TimeQuest Timing Analyzer report for Microcomputer
Mon Jan 16 20:59:21 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'cpuClock'
 12. Slow Model Setup: 'sdClock'
 13. Slow Model Setup: 'clk'
 14. Slow Model Setup: 'serialClkCount[15]'
 15. Slow Model Setup: 'T80s:cpu1|IORQ_n'
 16. Slow Model Hold: 'clk'
 17. Slow Model Hold: 'T80s:cpu1|IORQ_n'
 18. Slow Model Hold: 'cpuClock'
 19. Slow Model Hold: 'sdClock'
 20. Slow Model Hold: 'serialClkCount[15]'
 21. Slow Model Recovery: 'serialClkCount[15]'
 22. Slow Model Recovery: 'sdClock'
 23. Slow Model Recovery: 'T80s:cpu1|IORQ_n'
 24. Slow Model Removal: 'T80s:cpu1|IORQ_n'
 25. Slow Model Removal: 'serialClkCount[15]'
 26. Slow Model Removal: 'sdClock'
 27. Slow Model Minimum Pulse Width: 'clk'
 28. Slow Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'
 29. Slow Model Minimum Pulse Width: 'cpuClock'
 30. Slow Model Minimum Pulse Width: 'serialClkCount[15]'
 31. Slow Model Minimum Pulse Width: 'sdClock'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Output Enable Times
 37. Minimum Output Enable Times
 38. Output Disable Times
 39. Minimum Output Disable Times
 40. Fast Model Setup Summary
 41. Fast Model Hold Summary
 42. Fast Model Recovery Summary
 43. Fast Model Removal Summary
 44. Fast Model Minimum Pulse Width Summary
 45. Fast Model Setup: 'cpuClock'
 46. Fast Model Setup: 'sdClock'
 47. Fast Model Setup: 'serialClkCount[15]'
 48. Fast Model Setup: 'clk'
 49. Fast Model Setup: 'T80s:cpu1|IORQ_n'
 50. Fast Model Hold: 'clk'
 51. Fast Model Hold: 'serialClkCount[15]'
 52. Fast Model Hold: 'cpuClock'
 53. Fast Model Hold: 'T80s:cpu1|IORQ_n'
 54. Fast Model Hold: 'sdClock'
 55. Fast Model Recovery: 'serialClkCount[15]'
 56. Fast Model Recovery: 'T80s:cpu1|IORQ_n'
 57. Fast Model Recovery: 'sdClock'
 58. Fast Model Removal: 'serialClkCount[15]'
 59. Fast Model Removal: 'T80s:cpu1|IORQ_n'
 60. Fast Model Removal: 'sdClock'
 61. Fast Model Minimum Pulse Width: 'clk'
 62. Fast Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'
 63. Fast Model Minimum Pulse Width: 'cpuClock'
 64. Fast Model Minimum Pulse Width: 'serialClkCount[15]'
 65. Fast Model Minimum Pulse Width: 'sdClock'
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Output Enable Times
 71. Minimum Output Enable Times
 72. Output Disable Times
 73. Minimum Output Disable Times
 74. Multicorner Timing Analysis Summary
 75. Setup Times
 76. Hold Times
 77. Clock to Output Times
 78. Minimum Clock to Output Times
 79. Setup Transfers
 80. Hold Transfers
 81. Recovery Transfers
 82. Removal Transfers
 83. Report TCCS
 84. Report RSKM
 85. Unconstrained Paths
 86. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Microcomputer                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                 ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; Clock Name         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; clk                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                ;
; cpuClock           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cpuClock }           ;
; sdClock            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sdClock }            ;
; serialClkCount[15] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { serialClkCount[15] } ;
; T80s:cpu1|IORQ_n   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { T80s:cpu1|IORQ_n }   ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                   ;
+------------+-----------------+--------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name         ; Note                                                  ;
+------------+-----------------+--------------------+-------------------------------------------------------+
; 55.58 MHz  ; 55.58 MHz       ; cpuClock           ;                                                       ;
; 129.58 MHz ; 129.58 MHz      ; sdClock            ;                                                       ;
; 150.38 MHz ; 150.38 MHz      ; T80s:cpu1|IORQ_n   ;                                                       ;
; 167.59 MHz ; 167.59 MHz      ; serialClkCount[15] ;                                                       ;
; 239.29 MHz ; 180.05 MHz      ; clk                ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+--------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------+
; Slow Model Setup Summary                     ;
+--------------------+---------+---------------+
; Clock              ; Slack   ; End Point TNS ;
+--------------------+---------+---------------+
; cpuClock           ; -16.992 ; -4426.705     ;
; sdClock            ; -7.766  ; -744.944      ;
; clk                ; -7.432  ; -703.174      ;
; serialClkCount[15] ; -6.897  ; -989.392      ;
; T80s:cpu1|IORQ_n   ; -5.597  ; -200.626      ;
+--------------------+---------+---------------+


+---------------------------------------------+
; Slow Model Hold Summary                     ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -2.303 ; -6.126        ;
; T80s:cpu1|IORQ_n   ; -1.618 ; -6.894        ;
; cpuClock           ; 0.422  ; 0.000         ;
; sdClock            ; 0.499  ; 0.000         ;
; serialClkCount[15] ; 0.499  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Recovery Summary                 ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; serialClkCount[15] ; -4.961 ; -126.675      ;
; sdClock            ; -1.601 ; -14.118       ;
; T80s:cpu1|IORQ_n   ; -1.180 ; -2.360        ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Removal Summary                  ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -0.188 ; -0.376        ;
; serialClkCount[15] ; 0.257  ; 0.000         ;
; sdClock            ; 1.915  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -2.277 ; -928.249      ;
; T80s:cpu1|IORQ_n   ; -2.192 ; -308.268      ;
; cpuClock           ; -0.742 ; -513.464      ;
; serialClkCount[15] ; -0.742 ; -264.152      ;
; sdClock            ; -0.742 ; -210.728      ;
+--------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'cpuClock'                                                                                                                           ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -16.992 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 18.023     ;
; -16.989 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 18.020     ;
; -16.961 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 18.004     ;
; -16.958 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 18.001     ;
; -16.937 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 17.961     ;
; -16.906 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 17.942     ;
; -16.874 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 17.905     ;
; -16.871 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 17.902     ;
; -16.819 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 17.843     ;
; -16.799 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 17.825     ;
; -16.796 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 17.822     ;
; -16.749 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 17.785     ;
; -16.749 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 17.805     ;
; -16.746 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 17.802     ;
; -16.745 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 17.781     ;
; -16.744 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.021     ; 17.763     ;
; -16.718 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 17.766     ;
; -16.714 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 17.743     ;
; -16.714 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 17.762     ;
; -16.711 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 17.750     ;
; -16.694 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 17.743     ;
; -16.683 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 17.724     ;
; -16.680 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 17.731     ;
; -16.647 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 17.683     ;
; -16.638 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 17.662     ;
; -16.631 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 17.667     ;
; -16.627 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 17.663     ;
; -16.616 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 17.664     ;
; -16.614 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.021     ; 17.633     ;
; -16.612 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.021     ; 17.631     ;
; -16.607 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 17.643     ;
; -16.602 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 17.638     ;
; -16.596 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 17.625     ;
; -16.593 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.021     ; 17.612     ;
; -16.593 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.021     ; 17.612     ;
; -16.593 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 17.632     ;
; -16.583 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 17.614     ;
; -16.581 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 17.612     ;
; -16.571 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 17.619     ;
; -16.562 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 17.593     ;
; -16.562 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 17.593     ;
; -16.557 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 17.589     ;
; -16.556 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 17.587     ;
; -16.552 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 17.583     ;
; -16.537 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 17.561     ;
; -16.535 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.021     ; 17.554     ;
; -16.533 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.021     ; 17.552     ;
; -16.529 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 17.565     ;
; -16.526 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 17.570     ;
; -16.522 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 17.557     ;
; -16.521 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 17.545     ;
; -16.520 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 17.544     ;
; -16.519 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 17.554     ;
; -16.518 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 17.552     ;
; -16.514 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 17.540     ;
; -16.512 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 17.538     ;
; -16.507 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 17.558     ;
; -16.507 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 17.541     ;
; -16.506 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.021      ; 17.567     ;
; -16.506 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 17.542     ;
; -16.504 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 17.533     ;
; -16.504 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 17.538     ;
; -16.504 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 17.535     ;
; -16.503 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 17.550     ;
; -16.503 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 17.532     ;
; -16.502 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.021      ; 17.563     ;
; -16.502 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 17.533     ;
; -16.500 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|IncDecZ                  ; cpuClock     ; cpuClock    ; 1.000        ; -0.020     ; 17.520     ;
; -16.499 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 17.546     ;
; -16.496 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 17.546     ;
; -16.496 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.021     ; 17.515     ;
; -16.494 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.021     ; 17.513     ;
; -16.486 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 17.516     ;
; -16.484 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 17.520     ;
; -16.484 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 17.516     ;
; -16.483 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 17.513     ;
; -16.483 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 17.521     ;
; -16.481 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 17.513     ;
; -16.481 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 17.519     ;
; -16.476 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.023      ; 17.539     ;
; -16.475 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.021     ; 17.494     ;
; -16.475 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.021     ; 17.494     ;
; -16.473 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][0] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 17.514     ;
; -16.472 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 17.531     ;
; -16.472 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][0] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 17.513     ;
; -16.471 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 17.525     ;
; -16.469 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|IncDecZ                  ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 17.501     ;
; -16.468 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 17.532     ;
; -16.468 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 17.527     ;
; -16.467 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 17.495     ;
; -16.465 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.022      ; 17.527     ;
; -16.464 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 17.490     ;
; -16.454 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 17.485     ;
; -16.452 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.013     ; 17.479     ;
; -16.450 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 17.479     ;
; -16.445 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.021     ; 17.464     ;
; -16.439 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 17.471     ;
; -16.433 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 17.471     ;
; -16.431 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 17.468     ;
; -16.431 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 17.454     ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sdClock'                                                                                                                                            ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                         ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; -7.766 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[0]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.370     ; 4.936      ;
; -7.766 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[2]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.370     ; 4.936      ;
; -7.534 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[1]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.385     ; 4.689      ;
; -7.534 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[2]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.385     ; 4.689      ;
; -7.534 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[3]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.385     ; 4.689      ;
; -7.534 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[4]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.385     ; 4.689      ;
; -7.534 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[5]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.385     ; 4.689      ;
; -7.534 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[6]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.385     ; 4.689      ;
; -7.534 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[7]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.385     ; 4.689      ;
; -7.441 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[0]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.390     ; 5.591      ;
; -7.441 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[2]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.390     ; 5.591      ;
; -7.187 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[1]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.369     ; 4.358      ;
; -7.187 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[3]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.369     ; 4.358      ;
; -7.187 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[4]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.369     ; 4.358      ;
; -7.187 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[5]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.369     ; 4.358      ;
; -7.187 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[6]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.369     ; 4.358      ;
; -7.187 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[7]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.369     ; 4.358      ;
; -7.158 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.receive_byte            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.388     ; 4.310      ;
; -7.156 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[1]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.389     ; 5.307      ;
; -7.156 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[3]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.389     ; 5.307      ;
; -7.156 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[4]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.389     ; 5.307      ;
; -7.156 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[5]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.389     ; 5.307      ;
; -7.156 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[6]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.389     ; 5.307      ;
; -7.156 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[7]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.389     ; 5.307      ;
; -7.089 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[6]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.409     ; 5.220      ;
; -7.089 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[7]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.409     ; 5.220      ;
; -7.089 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[8]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.409     ; 5.220      ;
; -7.089 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[5]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.409     ; 5.220      ;
; -7.053 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[0]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.387     ; 4.206      ;
; -7.020 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.write_block_byte        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.366     ; 4.194      ;
; -7.010 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[0]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.410     ; 5.140      ;
; -7.010 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[2]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.410     ; 5.140      ;
; -7.010 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[3]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.410     ; 5.140      ;
; -7.010 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[4]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.410     ; 5.140      ;
; -7.010 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[9]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.410     ; 5.140      ;
; -7.010 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[1]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.410     ; 5.140      ;
; -6.977 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[6]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.389     ; 4.128      ;
; -6.977 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[7]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.389     ; 4.128      ;
; -6.977 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[8]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.389     ; 4.128      ;
; -6.977 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[5]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.389     ; 4.128      ;
; -6.898 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[0]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.390     ; 4.048      ;
; -6.898 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[2]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.390     ; 4.048      ;
; -6.898 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[3]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.390     ; 4.048      ;
; -6.898 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[4]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.390     ; 4.048      ;
; -6.898 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[9]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.390     ; 4.048      ;
; -6.898 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[1]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.390     ; 4.048      ;
; -6.717 ; sd_controller:sd1|byte_counter[9] ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.020      ; 7.777      ;
; -6.717 ; sd_controller:sd1|byte_counter[9] ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.020      ; 7.777      ;
; -6.702 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.write_block_wait ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.391     ; 4.851      ;
; -6.702 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.read_block_data  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.391     ; 4.851      ;
; -6.702 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.idle             ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.391     ; 4.851      ;
; -6.702 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.rst              ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.391     ; 4.851      ;
; -6.605 ; sd_controller:sd1|din_latched[0]  ; sd_controller:sd1|data_sig[0]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.387     ; 3.758      ;
; -6.464 ; sd_controller:sd1|byte_counter[9] ; sd_controller:sd1|data_sig[1]                   ; sdClock          ; sdClock     ; 1.000        ; 0.005      ; 7.509      ;
; -6.464 ; sd_controller:sd1|byte_counter[9] ; sd_controller:sd1|data_sig[2]                   ; sdClock          ; sdClock     ; 1.000        ; 0.005      ; 7.509      ;
; -6.464 ; sd_controller:sd1|byte_counter[9] ; sd_controller:sd1|data_sig[3]                   ; sdClock          ; sdClock     ; 1.000        ; 0.005      ; 7.509      ;
; -6.464 ; sd_controller:sd1|byte_counter[9] ; sd_controller:sd1|data_sig[4]                   ; sdClock          ; sdClock     ; 1.000        ; 0.005      ; 7.509      ;
; -6.464 ; sd_controller:sd1|byte_counter[9] ; sd_controller:sd1|data_sig[5]                   ; sdClock          ; sdClock     ; 1.000        ; 0.005      ; 7.509      ;
; -6.464 ; sd_controller:sd1|byte_counter[9] ; sd_controller:sd1|data_sig[6]                   ; sdClock          ; sdClock     ; 1.000        ; 0.005      ; 7.509      ;
; -6.464 ; sd_controller:sd1|byte_counter[9] ; sd_controller:sd1|data_sig[7]                   ; sdClock          ; sdClock     ; 1.000        ; 0.005      ; 7.509      ;
; -6.432 ; sd_controller:sd1|byte_counter[9] ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; 0.021      ; 7.493      ;
; -6.432 ; sd_controller:sd1|byte_counter[9] ; sd_controller:sd1|bit_counter[3]                ; sdClock          ; sdClock     ; 1.000        ; 0.021      ; 7.493      ;
; -6.432 ; sd_controller:sd1|byte_counter[9] ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.021      ; 7.493      ;
; -6.432 ; sd_controller:sd1|byte_counter[9] ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.021      ; 7.493      ;
; -6.432 ; sd_controller:sd1|byte_counter[9] ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.021      ; 7.493      ;
; -6.432 ; sd_controller:sd1|byte_counter[9] ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.021      ; 7.493      ;
; -6.311 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; -0.001     ; 7.350      ;
; -6.311 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; -0.001     ; 7.350      ;
; -6.279 ; sd_controller:sd1|bit_counter[6]  ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; -0.001     ; 7.318      ;
; -6.279 ; sd_controller:sd1|bit_counter[6]  ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; -0.001     ; 7.318      ;
; -6.276 ; sd_controller:sd1|bit_counter[0]  ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.316      ;
; -6.276 ; sd_controller:sd1|bit_counter[0]  ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.316      ;
; -6.241 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.write_block_init ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.391     ; 4.390      ;
; -6.240 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.read_block_wait  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.391     ; 4.389      ;
; -6.239 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.poll_cmd         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.391     ; 4.388      ;
; -6.238 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.cmd55            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.391     ; 4.387      ;
; -6.238 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.cmd41            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.391     ; 4.387      ;
; -6.232 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.019      ; 7.291      ;
; -6.232 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.019      ; 7.291      ;
; -6.213 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.019      ; 7.272      ;
; -6.213 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.019      ; 7.272      ;
; -6.162 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; -0.001     ; 7.201      ;
; -6.162 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; -0.001     ; 7.201      ;
; -6.149 ; sd_controller:sd1|byte_counter[9] ; sd_controller:sd1|byte_counter[6]               ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 7.190      ;
; -6.149 ; sd_controller:sd1|byte_counter[9] ; sd_controller:sd1|byte_counter[7]               ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 7.190      ;
; -6.149 ; sd_controller:sd1|byte_counter[9] ; sd_controller:sd1|byte_counter[8]               ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 7.190      ;
; -6.149 ; sd_controller:sd1|byte_counter[9] ; sd_controller:sd1|byte_counter[5]               ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 7.190      ;
; -6.140 ; sd_controller:sd1|bit_counter[2]  ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.180      ;
; -6.140 ; sd_controller:sd1|bit_counter[2]  ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.180      ;
; -6.126 ; sd_controller:sd1|bit_counter[3]  ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; -0.001     ; 7.165      ;
; -6.126 ; sd_controller:sd1|bit_counter[3]  ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; -0.001     ; 7.165      ;
; -6.122 ; sd_controller:sd1|bit_counter[5]  ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; -0.001     ; 7.161      ;
; -6.122 ; sd_controller:sd1|bit_counter[5]  ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; -0.001     ; 7.161      ;
; -6.079 ; sd_controller:sd1|byte_counter[9] ; sd_controller:sd1|dout[0]                       ; sdClock          ; sdClock     ; 1.000        ; 0.016      ; 7.135      ;
; -6.078 ; sd_controller:sd1|byte_counter[9] ; sd_controller:sd1|dout[3]                       ; sdClock          ; sdClock     ; 1.000        ; 0.016      ; 7.134      ;
; -6.075 ; sd_controller:sd1|byte_counter[9] ; sd_controller:sd1|dout[1]                       ; sdClock          ; sdClock     ; 1.000        ; 0.016      ; 7.131      ;
; -6.070 ; sd_controller:sd1|byte_counter[9] ; sd_controller:sd1|byte_counter[0]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.110      ;
; -6.070 ; sd_controller:sd1|byte_counter[9] ; sd_controller:sd1|byte_counter[2]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.110      ;
; -6.070 ; sd_controller:sd1|byte_counter[9] ; sd_controller:sd1|byte_counter[3]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.110      ;
; -6.070 ; sd_controller:sd1|byte_counter[9] ; sd_controller:sd1|byte_counter[4]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.110      ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                          ;
+--------+-----------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                                                                                 ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -7.432 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -2.879     ; 5.093      ;
; -7.367 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -2.879     ; 5.028      ;
; -7.203 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -2.879     ; 4.864      ;
; -6.997 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -2.879     ; 4.658      ;
; -6.684 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -2.879     ; 4.345      ;
; -6.227 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -2.879     ; 3.888      ;
; -4.222 ; bufferedUART:io1|rxInPointer[0]   ; bufferedUART:io1|n_rts                                                                                                  ; serialClkCount[15] ; clk         ; 1.000        ; -0.241     ; 5.021      ;
; -4.158 ; bufferedUART:io1|rxInPointer[1]   ; bufferedUART:io1|n_rts                                                                                                  ; serialClkCount[15] ; clk         ; 1.000        ; -0.241     ; 4.957      ;
; -4.093 ; bufferedUART:io1|rxInPointer[2]   ; bufferedUART:io1|n_rts                                                                                                  ; serialClkCount[15] ; clk         ; 1.000        ; -0.241     ; 4.892      ;
; -3.866 ; bufferedUART:io1|rxInPointer[3]   ; bufferedUART:io1|n_rts                                                                                                  ; serialClkCount[15] ; clk         ; 1.000        ; -0.241     ; 4.665      ;
; -3.786 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg11  ; cpuClock           ; clk         ; 1.000        ; -1.166     ; 3.574      ;
; -3.786 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg10  ; cpuClock           ; clk         ; 1.000        ; -1.166     ; 3.574      ;
; -3.786 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg9   ; cpuClock           ; clk         ; 1.000        ; -1.166     ; 3.574      ;
; -3.786 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg8   ; cpuClock           ; clk         ; 1.000        ; -1.166     ; 3.574      ;
; -3.786 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg7   ; cpuClock           ; clk         ; 1.000        ; -1.166     ; 3.574      ;
; -3.786 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg6   ; cpuClock           ; clk         ; 1.000        ; -1.166     ; 3.574      ;
; -3.786 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg5   ; cpuClock           ; clk         ; 1.000        ; -1.166     ; 3.574      ;
; -3.786 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg4   ; cpuClock           ; clk         ; 1.000        ; -1.166     ; 3.574      ;
; -3.786 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg3   ; cpuClock           ; clk         ; 1.000        ; -1.166     ; 3.574      ;
; -3.786 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg2   ; cpuClock           ; clk         ; 1.000        ; -1.166     ; 3.574      ;
; -3.786 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg1   ; cpuClock           ; clk         ; 1.000        ; -1.166     ; 3.574      ;
; -3.786 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg0   ; cpuClock           ; clk         ; 1.000        ; -1.166     ; 3.574      ;
; -3.769 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg11 ; cpuClock           ; clk         ; 1.000        ; -1.178     ; 3.545      ;
; -3.769 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg10 ; cpuClock           ; clk         ; 1.000        ; -1.178     ; 3.545      ;
; -3.769 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg9  ; cpuClock           ; clk         ; 1.000        ; -1.178     ; 3.545      ;
; -3.769 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg8  ; cpuClock           ; clk         ; 1.000        ; -1.178     ; 3.545      ;
; -3.769 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg7  ; cpuClock           ; clk         ; 1.000        ; -1.178     ; 3.545      ;
; -3.769 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg6  ; cpuClock           ; clk         ; 1.000        ; -1.178     ; 3.545      ;
; -3.769 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg5  ; cpuClock           ; clk         ; 1.000        ; -1.178     ; 3.545      ;
; -3.769 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg4  ; cpuClock           ; clk         ; 1.000        ; -1.178     ; 3.545      ;
; -3.769 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg3  ; cpuClock           ; clk         ; 1.000        ; -1.178     ; 3.545      ;
; -3.769 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg2  ; cpuClock           ; clk         ; 1.000        ; -1.178     ; 3.545      ;
; -3.769 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg1  ; cpuClock           ; clk         ; 1.000        ; -1.178     ; 3.545      ;
; -3.769 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg0  ; cpuClock           ; clk         ; 1.000        ; -1.178     ; 3.545      ;
; -3.759 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg11  ; cpuClock           ; clk         ; 1.000        ; -1.156     ; 3.557      ;
; -3.759 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg10  ; cpuClock           ; clk         ; 1.000        ; -1.156     ; 3.557      ;
; -3.759 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg9   ; cpuClock           ; clk         ; 1.000        ; -1.156     ; 3.557      ;
; -3.759 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg8   ; cpuClock           ; clk         ; 1.000        ; -1.156     ; 3.557      ;
; -3.759 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg7   ; cpuClock           ; clk         ; 1.000        ; -1.156     ; 3.557      ;
; -3.759 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg6   ; cpuClock           ; clk         ; 1.000        ; -1.156     ; 3.557      ;
; -3.759 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg5   ; cpuClock           ; clk         ; 1.000        ; -1.156     ; 3.557      ;
; -3.759 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg4   ; cpuClock           ; clk         ; 1.000        ; -1.156     ; 3.557      ;
; -3.759 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg3   ; cpuClock           ; clk         ; 1.000        ; -1.156     ; 3.557      ;
; -3.759 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg2   ; cpuClock           ; clk         ; 1.000        ; -1.156     ; 3.557      ;
; -3.759 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg1   ; cpuClock           ; clk         ; 1.000        ; -1.156     ; 3.557      ;
; -3.759 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg0   ; cpuClock           ; clk         ; 1.000        ; -1.156     ; 3.557      ;
; -3.724 ; bufferedUART:io1|rxInPointer[4]   ; bufferedUART:io1|n_rts                                                                                                  ; serialClkCount[15] ; clk         ; 1.000        ; -0.241     ; 4.523      ;
; -3.500 ; T80s:cpu1|T80:u0|A[0]             ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg0  ; cpuClock           ; clk         ; 1.000        ; -1.197     ; 3.257      ;
; -3.496 ; T80s:cpu1|T80:u0|A[0]             ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg0   ; cpuClock           ; clk         ; 1.000        ; -1.177     ; 3.273      ;
; -3.484 ; T80s:cpu1|T80:u0|A[0]             ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg0  ; cpuClock           ; clk         ; 1.000        ; -1.199     ; 3.239      ;
; -3.474 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg11  ; cpuClock           ; clk         ; 1.000        ; -1.182     ; 3.246      ;
; -3.474 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg10  ; cpuClock           ; clk         ; 1.000        ; -1.182     ; 3.246      ;
; -3.474 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg9   ; cpuClock           ; clk         ; 1.000        ; -1.182     ; 3.246      ;
; -3.474 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg8   ; cpuClock           ; clk         ; 1.000        ; -1.182     ; 3.246      ;
; -3.474 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg7   ; cpuClock           ; clk         ; 1.000        ; -1.182     ; 3.246      ;
; -3.474 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg6   ; cpuClock           ; clk         ; 1.000        ; -1.182     ; 3.246      ;
; -3.474 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg5   ; cpuClock           ; clk         ; 1.000        ; -1.182     ; 3.246      ;
; -3.474 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg4   ; cpuClock           ; clk         ; 1.000        ; -1.182     ; 3.246      ;
; -3.474 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg3   ; cpuClock           ; clk         ; 1.000        ; -1.182     ; 3.246      ;
; -3.474 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg2   ; cpuClock           ; clk         ; 1.000        ; -1.182     ; 3.246      ;
; -3.474 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg1   ; cpuClock           ; clk         ; 1.000        ; -1.182     ; 3.246      ;
; -3.474 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg0   ; cpuClock           ; clk         ; 1.000        ; -1.182     ; 3.246      ;
; -3.440 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg11  ; cpuClock           ; clk         ; 1.000        ; -1.160     ; 3.234      ;
; -3.440 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg10  ; cpuClock           ; clk         ; 1.000        ; -1.160     ; 3.234      ;
; -3.440 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg9   ; cpuClock           ; clk         ; 1.000        ; -1.160     ; 3.234      ;
; -3.440 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg8   ; cpuClock           ; clk         ; 1.000        ; -1.160     ; 3.234      ;
; -3.440 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg7   ; cpuClock           ; clk         ; 1.000        ; -1.160     ; 3.234      ;
; -3.440 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg6   ; cpuClock           ; clk         ; 1.000        ; -1.160     ; 3.234      ;
; -3.440 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg5   ; cpuClock           ; clk         ; 1.000        ; -1.160     ; 3.234      ;
; -3.440 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg4   ; cpuClock           ; clk         ; 1.000        ; -1.160     ; 3.234      ;
; -3.440 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg3   ; cpuClock           ; clk         ; 1.000        ; -1.160     ; 3.234      ;
; -3.440 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg2   ; cpuClock           ; clk         ; 1.000        ; -1.160     ; 3.234      ;
; -3.440 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg1   ; cpuClock           ; clk         ; 1.000        ; -1.160     ; 3.234      ;
; -3.440 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg0   ; cpuClock           ; clk         ; 1.000        ; -1.160     ; 3.234      ;
; -3.439 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg11 ; cpuClock           ; clk         ; 1.000        ; -1.163     ; 3.230      ;
; -3.439 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg10 ; cpuClock           ; clk         ; 1.000        ; -1.163     ; 3.230      ;
; -3.439 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg9  ; cpuClock           ; clk         ; 1.000        ; -1.163     ; 3.230      ;
; -3.439 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg8  ; cpuClock           ; clk         ; 1.000        ; -1.163     ; 3.230      ;
; -3.439 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg7  ; cpuClock           ; clk         ; 1.000        ; -1.163     ; 3.230      ;
; -3.439 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg6  ; cpuClock           ; clk         ; 1.000        ; -1.163     ; 3.230      ;
; -3.439 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg5  ; cpuClock           ; clk         ; 1.000        ; -1.163     ; 3.230      ;
; -3.439 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg4  ; cpuClock           ; clk         ; 1.000        ; -1.163     ; 3.230      ;
; -3.439 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg3  ; cpuClock           ; clk         ; 1.000        ; -1.163     ; 3.230      ;
; -3.439 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg2  ; cpuClock           ; clk         ; 1.000        ; -1.163     ; 3.230      ;
; -3.439 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg1  ; cpuClock           ; clk         ; 1.000        ; -1.163     ; 3.230      ;
; -3.439 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg0  ; cpuClock           ; clk         ; 1.000        ; -1.163     ; 3.230      ;
; -3.415 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg11  ; cpuClock           ; clk         ; 1.000        ; -1.148     ; 3.221      ;
; -3.415 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg10  ; cpuClock           ; clk         ; 1.000        ; -1.148     ; 3.221      ;
; -3.415 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg9   ; cpuClock           ; clk         ; 1.000        ; -1.148     ; 3.221      ;
; -3.415 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg8   ; cpuClock           ; clk         ; 1.000        ; -1.148     ; 3.221      ;
; -3.415 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg7   ; cpuClock           ; clk         ; 1.000        ; -1.148     ; 3.221      ;
; -3.415 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg6   ; cpuClock           ; clk         ; 1.000        ; -1.148     ; 3.221      ;
; -3.415 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg5   ; cpuClock           ; clk         ; 1.000        ; -1.148     ; 3.221      ;
; -3.415 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg4   ; cpuClock           ; clk         ; 1.000        ; -1.148     ; 3.221      ;
; -3.415 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg3   ; cpuClock           ; clk         ; 1.000        ; -1.148     ; 3.221      ;
; -3.415 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg2   ; cpuClock           ; clk         ; 1.000        ; -1.148     ; 3.221      ;
; -3.415 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg1   ; cpuClock           ; clk         ; 1.000        ; -1.148     ; 3.221      ;
; -3.415 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg0   ; cpuClock           ; clk         ; 1.000        ; -1.148     ; 3.221      ;
; -3.406 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg11  ; cpuClock           ; clk         ; 1.000        ; -1.150     ; 3.210      ;
; -3.406 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg10  ; cpuClock           ; clk         ; 1.000        ; -1.150     ; 3.210      ;
+--------+-----------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'serialClkCount[15]'                                                                                                                 ;
+--------+------------------------+-----------------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                 ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------------------------+--------------+--------------------+--------------+------------+------------+
; -6.897 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~33            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.037     ; 6.400      ;
; -6.802 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~14            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.044     ; 6.298      ;
; -6.658 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~33            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.037     ; 6.161      ;
; -6.564 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~130           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.067     ; 6.037      ;
; -6.563 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~14            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.044     ; 6.059      ;
; -6.543 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~33            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.042     ; 6.041      ;
; -6.535 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~36            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.033     ; 6.042      ;
; -6.481 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~129           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.064     ; 5.957      ;
; -6.448 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~14            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.049     ; 5.939      ;
; -6.325 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~130           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.067     ; 5.798      ;
; -6.296 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~36            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.033     ; 5.803      ;
; -6.242 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~129           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.064     ; 5.718      ;
; -6.210 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~130           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.072     ; 5.678      ;
; -6.181 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~36            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.038     ; 5.683      ;
; -6.162 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~138           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.064     ; 5.638      ;
; -6.132 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~33            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.854      ; 7.526      ;
; -6.127 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~129           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.069     ; 5.598      ;
; -6.118 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~16            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.062     ; 5.596      ;
; -6.118 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~17            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.062     ; 5.596      ;
; -6.118 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~20            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.062     ; 5.596      ;
; -6.118 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~19            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.062     ; 5.596      ;
; -6.118 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~18            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.062     ; 5.596      ;
; -6.118 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~15            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.062     ; 5.596      ;
; -6.118 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~13            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.062     ; 5.596      ;
; -6.113 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~96            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.059     ; 5.594      ;
; -6.113 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~94            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.059     ; 5.594      ;
; -6.113 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~97            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.059     ; 5.594      ;
; -6.113 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~100           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.059     ; 5.594      ;
; -6.113 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~99            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.059     ; 5.594      ;
; -6.113 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~98            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.059     ; 5.594      ;
; -6.113 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~95            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.059     ; 5.594      ;
; -6.113 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~93            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.059     ; 5.594      ;
; -6.068 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~120           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.061     ; 5.547      ;
; -6.068 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~118           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.061     ; 5.547      ;
; -6.068 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~122           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.061     ; 5.547      ;
; -6.068 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~119           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.061     ; 5.547      ;
; -6.068 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~117           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.061     ; 5.547      ;
; -6.065 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~121           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.063     ; 5.542      ;
; -6.065 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~124           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.063     ; 5.542      ;
; -6.065 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~123           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.063     ; 5.542      ;
; -6.038 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~46            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.044     ; 5.534      ;
; -6.037 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~14            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.847      ; 7.424      ;
; -6.025 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~33            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.919      ; 8.484      ;
; -5.939 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~40            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.039     ; 5.440      ;
; -5.939 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~38            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.039     ; 5.440      ;
; -5.939 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~41            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.039     ; 5.440      ;
; -5.939 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~44            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.039     ; 5.440      ;
; -5.939 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~43            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.039     ; 5.440      ;
; -5.939 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~42            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.039     ; 5.440      ;
; -5.939 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~39            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.039     ; 5.440      ;
; -5.939 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~37            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.039     ; 5.440      ;
; -5.930 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~14            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.912      ; 8.382      ;
; -5.923 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~138           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.064     ; 5.399      ;
; -5.882 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~33            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.919      ; 8.341      ;
; -5.879 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~16            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.062     ; 5.357      ;
; -5.879 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~17            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.062     ; 5.357      ;
; -5.879 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~20            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.062     ; 5.357      ;
; -5.879 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~19            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.062     ; 5.357      ;
; -5.879 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~18            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.062     ; 5.357      ;
; -5.879 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~15            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.062     ; 5.357      ;
; -5.879 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~13            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.062     ; 5.357      ;
; -5.874 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~96            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.059     ; 5.355      ;
; -5.874 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~94            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.059     ; 5.355      ;
; -5.874 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~97            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.059     ; 5.355      ;
; -5.874 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~100           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.059     ; 5.355      ;
; -5.874 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~99            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.059     ; 5.355      ;
; -5.874 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~98            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.059     ; 5.355      ;
; -5.874 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~95            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.059     ; 5.355      ;
; -5.874 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~93            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.059     ; 5.355      ;
; -5.871 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~136           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.064     ; 5.347      ;
; -5.871 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~134           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.064     ; 5.347      ;
; -5.871 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~137           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.064     ; 5.347      ;
; -5.871 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~140           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.064     ; 5.347      ;
; -5.871 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~139           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.064     ; 5.347      ;
; -5.871 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~135           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.064     ; 5.347      ;
; -5.871 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~133           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.064     ; 5.347      ;
; -5.862 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~112           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.064     ; 5.338      ;
; -5.862 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~110           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.064     ; 5.338      ;
; -5.862 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~113           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.064     ; 5.338      ;
; -5.862 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~116           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.064     ; 5.338      ;
; -5.862 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~115           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.064     ; 5.338      ;
; -5.862 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~114           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.064     ; 5.338      ;
; -5.862 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~111           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.064     ; 5.338      ;
; -5.862 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~109           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.064     ; 5.338      ;
; -5.856 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxCurrentByteBuffer[7] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.034     ; 5.362      ;
; -5.856 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxCurrentByteBuffer[6] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.034     ; 5.362      ;
; -5.856 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxCurrentByteBuffer[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.034     ; 5.362      ;
; -5.856 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxCurrentByteBuffer[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.034     ; 5.362      ;
; -5.856 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxCurrentByteBuffer[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.034     ; 5.362      ;
; -5.856 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxCurrentByteBuffer[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.034     ; 5.362      ;
; -5.856 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxCurrentByteBuffer[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.034     ; 5.362      ;
; -5.856 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxCurrentByteBuffer[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.034     ; 5.362      ;
; -5.837 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~128           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.061     ; 5.316      ;
; -5.837 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~126           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.061     ; 5.316      ;
; -5.837 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~132           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.061     ; 5.316      ;
; -5.837 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~131           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.061     ; 5.316      ;
; -5.837 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~127           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.061     ; 5.316      ;
; -5.837 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~125           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.061     ; 5.316      ;
; -5.835 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~80            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.049     ; 5.326      ;
; -5.835 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~88            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.049     ; 5.326      ;
+--------+------------------------+-----------------------------------------+--------------+--------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'T80s:cpu1|IORQ_n'                                                                                                                          ;
+--------+-----------------------------------+-----------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+------------------+------------------+--------------+------------+------------+
; -5.597 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.666     ; 5.971      ;
; -5.592 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.637     ; 5.995      ;
; -5.534 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.637     ; 5.937      ;
; -5.438 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.661     ; 5.817      ;
; -5.418 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.666     ; 5.792      ;
; -5.390 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.661     ; 5.769      ;
; -5.358 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.666     ; 5.732      ;
; -5.357 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.666     ; 5.731      ;
; -5.318 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.666     ; 5.692      ;
; -5.281 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.639     ; 5.682      ;
; -5.218 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.666     ; 5.592      ;
; -5.124 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.639     ; 5.525      ;
; -4.870 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.666     ; 5.244      ;
; -4.804 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.666     ; 5.178      ;
; -4.658 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.654     ; 5.044      ;
; -4.629 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.654     ; 5.015      ;
; -4.373 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.637     ; 4.776      ;
; -4.361 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.661     ; 4.740      ;
; -4.349 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.637     ; 4.752      ;
; -4.170 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|rxReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.651     ; 4.559      ;
; -4.170 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|rxReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.651     ; 4.559      ;
; -4.170 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|rxReadPointer[4] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.651     ; 4.559      ;
; -4.170 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|rxReadPointer[5] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.651     ; 4.559      ;
; -4.170 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|rxReadPointer[3] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.651     ; 4.559      ;
; -4.170 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|rxReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.651     ; 4.559      ;
; -4.146 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|rxReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.651     ; 4.535      ;
; -4.146 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|rxReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.651     ; 4.535      ;
; -4.146 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|rxReadPointer[4] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.651     ; 4.535      ;
; -4.146 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|rxReadPointer[5] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.651     ; 4.535      ;
; -4.146 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|rxReadPointer[3] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.651     ; 4.535      ;
; -4.146 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|rxReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.651     ; 4.535      ;
; -4.123 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.661     ; 4.502      ;
; -4.099 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.661     ; 4.478      ;
; -4.025 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|host_read_flag  ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.394     ; 4.171      ;
; -4.000 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.637     ; 4.403      ;
; -3.994 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.661     ; 4.373      ;
; -3.994 ; T80s:cpu1|T80:u0|DO[7]            ; sd_controller:sd1|block_read      ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.597      ; 5.131      ;
; -3.993 ; T80s:cpu1|T80:u0|DO[7]            ; sd_controller:sd1|block_write     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.597      ; 5.130      ;
; -3.901 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.637     ; 4.304      ;
; -3.894 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|address[17]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.592      ; 5.026      ;
; -3.894 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|address[18]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.592      ; 5.026      ;
; -3.726 ; T80s:cpu1|T80:u0|DO[4]            ; sd_controller:sd1|block_read      ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.594      ; 4.860      ;
; -3.725 ; T80s:cpu1|T80:u0|DO[4]            ; sd_controller:sd1|block_write     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.594      ; 4.859      ;
; -3.625 ; T80s:cpu1|T80:u0|A[0]             ; n_RomActive                       ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.470     ; 3.695      ;
; -3.617 ; T80s:cpu1|T80:u0|DO[2]            ; sd_controller:sd1|block_read      ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.592      ; 4.749      ;
; -3.616 ; T80s:cpu1|T80:u0|DO[2]            ; sd_controller:sd1|block_write     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.592      ; 4.748      ;
; -3.612 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.666     ; 3.986      ;
; -3.458 ; T80s:cpu1|T80:u0|DO[1]            ; sd_controller:sd1|block_read      ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.608      ; 4.606      ;
; -3.457 ; T80s:cpu1|T80:u0|DO[1]            ; sd_controller:sd1|block_write     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.608      ; 4.605      ;
; -3.396 ; T80s:cpu1|T80:u0|DO[3]            ; sd_controller:sd1|block_read      ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.599      ; 4.535      ;
; -3.395 ; T80s:cpu1|T80:u0|DO[3]            ; sd_controller:sd1|block_write     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.599      ; 4.534      ;
; -3.377 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|host_write_flag ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.578      ; 4.495      ;
; -3.334 ; T80s:cpu1|T80:u0|DO[6]            ; sd_controller:sd1|block_read      ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.592      ; 4.466      ;
; -3.333 ; T80s:cpu1|T80:u0|DO[6]            ; sd_controller:sd1|block_write     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.592      ; 4.465      ;
; -3.247 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|rxReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.651     ; 3.636      ;
; -3.247 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|rxReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.651     ; 3.636      ;
; -3.247 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|rxReadPointer[4] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.651     ; 3.636      ;
; -3.247 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|rxReadPointer[5] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.651     ; 3.636      ;
; -3.247 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|rxReadPointer[3] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.651     ; 3.636      ;
; -3.247 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|rxReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.651     ; 3.636      ;
; -3.222 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.666     ; 3.596      ;
; -3.195 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|address[19]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.600      ; 4.335      ;
; -3.195 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|address[20]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.600      ; 4.335      ;
; -3.195 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|address[21]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.600      ; 4.335      ;
; -3.195 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|address[22]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.600      ; 4.335      ;
; -3.195 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|address[23]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.600      ; 4.335      ;
; -3.195 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|address[24]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.600      ; 4.335      ;
; -3.193 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|address[25]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.600      ; 4.333      ;
; -3.193 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|address[26]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.600      ; 4.333      ;
; -3.193 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|address[27]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.600      ; 4.333      ;
; -3.193 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|address[28]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.600      ; 4.333      ;
; -3.193 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|address[29]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.600      ; 4.333      ;
; -3.193 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|address[30]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.600      ; 4.333      ;
; -3.193 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|address[31]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.600      ; 4.333      ;
; -3.170 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.654     ; 3.556      ;
; -3.152 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|rxReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.651     ; 3.541      ;
; -3.152 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|rxReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.651     ; 3.541      ;
; -3.152 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|rxReadPointer[4] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.651     ; 3.541      ;
; -3.152 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|rxReadPointer[5] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.651     ; 3.541      ;
; -3.152 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|rxReadPointer[3] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.651     ; 3.541      ;
; -3.152 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|rxReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.651     ; 3.541      ;
; -3.143 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|din_latched[0]  ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.450     ; 2.733      ;
; -3.143 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|din_latched[1]  ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.450     ; 2.733      ;
; -3.143 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|din_latched[2]  ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.450     ; 2.733      ;
; -3.143 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|din_latched[3]  ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.450     ; 2.733      ;
; -3.143 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|din_latched[4]  ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.450     ; 2.733      ;
; -3.143 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|din_latched[5]  ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.450     ; 2.733      ;
; -3.143 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|din_latched[6]  ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.450     ; 2.733      ;
; -3.143 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|din_latched[7]  ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.450     ; 2.733      ;
; -3.090 ; T80s:cpu1|T80:u0|DO[0]            ; sd_controller:sd1|block_read      ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.608      ; 4.238      ;
; -3.088 ; T80s:cpu1|T80:u0|DO[0]            ; sd_controller:sd1|block_write     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.608      ; 4.236      ;
; -3.045 ; T80s:cpu1|T80:u0|DO[2]            ; sd_controller:sd1|address[11]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.590      ; 4.175      ;
; -3.043 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.651     ; 3.432      ;
; -3.043 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.651     ; 3.432      ;
; -3.043 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[4] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.651     ; 3.432      ;
; -3.043 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[5] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.651     ; 3.432      ;
; -3.043 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[3] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.651     ; 3.432      ;
; -3.043 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.651     ; 3.432      ;
; -2.978 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|block_read      ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.603      ; 4.121      ;
; -2.977 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|block_write     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.603      ; 4.120      ;
+--------+-----------------------------------+-----------------------------------+------------------+------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                     ;
+--------+------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                                                                                                                ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -2.303 ; serialClkCount[15]           ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; 0.000        ; 2.752      ; 1.059      ;
; -1.803 ; serialClkCount[15]           ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; -0.500       ; 2.752      ; 1.059      ;
; -0.656 ; T80s:cpu1|T80:u0|A[5]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 1.777      ; 1.388      ;
; -0.637 ; T80s:cpu1|T80:u0|A[6]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 1.777      ; 1.407      ;
; -0.272 ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 1.777      ; 1.772      ;
; -0.266 ; T80s:cpu1|T80:u0|A[6]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 1.780      ; 1.781      ;
; -0.261 ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 1.777      ; 1.783      ;
; -0.249 ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 1.780      ; 1.798      ;
; -0.246 ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 1.777      ; 1.798      ;
; -0.206 ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 1.774      ; 1.835      ;
; -0.196 ; T80s:cpu1|T80:u0|A[6]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 1.774      ; 1.845      ;
; -0.186 ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 1.770      ; 1.851      ;
; -0.173 ; T80s:cpu1|T80:u0|A[6]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 1.770      ; 1.864      ;
; -0.165 ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 1.758      ; 1.860      ;
; -0.161 ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 1.752      ; 1.858      ;
; -0.149 ; T80s:cpu1|T80:u0|A[6]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 1.758      ; 1.876      ;
; 0.116  ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 1.780      ; 2.163      ;
; 0.117  ; T80s:cpu1|T80:u0|A[5]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 1.780      ; 2.164      ;
; 0.169  ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.774      ; 2.210      ;
; 0.191  ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 1.770      ; 2.228      ;
; 0.192  ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.453      ; 1.912      ;
; 0.199  ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 1.453      ; 1.919      ;
; 0.213  ; T80s:cpu1|T80:u0|A[6]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 1.752      ; 2.232      ;
; 0.215  ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.758      ; 2.240      ;
; 0.262  ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 1.766      ; 2.295      ;
; 0.275  ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 1.772      ; 2.314      ;
; 0.280  ; T80s:cpu1|T80:u0|A[6]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 1.772      ; 2.319      ;
; 0.280  ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 1.788      ; 2.335      ;
; 0.287  ; T80s:cpu1|T80:u0|A[6]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 1.766      ; 2.320      ;
; 0.287  ; T80s:cpu1|T80:u0|A[6]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 1.777      ; 2.331      ;
; 0.293  ; T80s:cpu1|T80:u0|A[6]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 1.788      ; 2.348      ;
; 0.295  ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 1.777      ; 2.339      ;
; 0.477  ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.456      ; 2.200      ;
; 0.499  ; serialClkCount[4]            ; serialClkCount[4]                                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:io1|rxdFiltered ; bufferedUART:io1|rxdFiltered                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.509  ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.780      ; 2.556      ;
; 0.591  ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 1.774      ; 2.632      ;
; 0.607  ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.450      ; 2.324      ;
; 0.628  ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 1.446      ; 2.341      ;
; 0.634  ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 1.752      ; 2.653      ;
; 0.638  ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 1.766      ; 2.671      ;
; 0.643  ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.752      ; 2.662      ;
; 0.653  ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.450      ; 2.370      ;
; 0.658  ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 1.790      ; 2.715      ;
; 0.664  ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 1.792      ; 2.723      ;
; 0.666  ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.428      ; 2.361      ;
; 0.670  ; T80s:cpu1|T80:u0|A[6]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 1.790      ; 2.727      ;
; 0.677  ; T80s:cpu1|T80:u0|A[6]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 1.792      ; 2.736      ;
; 0.682  ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.446      ; 2.395      ;
; 0.705  ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.434      ; 2.406      ;
; 0.733  ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.428      ; 2.428      ;
; 0.759  ; cpuClkCount[5]               ; cpuClkCount[5]                                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 1.065      ;
; 0.767  ; sdClkCount[5]                ; sdClkCount[5]                                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 1.073      ;
; 0.771  ; sdClkCount[5]                ; sdClock                                                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 1.077      ;
; 0.873  ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.456      ; 2.596      ;
; 0.931  ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.774      ; 2.972      ;
; 0.986  ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 1.774      ; 3.027      ;
; 1.018  ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 1.764      ; 3.049      ;
; 1.050  ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.434      ; 2.751      ;
; 1.054  ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.792      ; 3.113      ;
; 1.130  ; serialClkCount[5]            ; serialClkCount[5]                                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 1.436      ;
; 1.154  ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.442      ; 2.863      ;
; 1.155  ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.448      ; 2.870      ;
; 1.164  ; sdClkCount[1]                ; sdClkCount[1]                                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 1.470      ;
; 1.164  ; serialClkCount[10]           ; serialClkCount[10]                                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 1.470      ;
; 1.164  ; serialClkCount[12]           ; serialClkCount[12]                                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 1.470      ;
; 1.165  ; serialClkCount[8]            ; serialClkCount[8]                                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 1.471      ;
; 1.169  ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.448      ; 2.884      ;
; 1.169  ; cpuClkCount[0]               ; cpuClkCount[0]                                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 1.475      ;
; 1.169  ; serialClkCount[14]           ; serialClkCount[14]                                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 1.475      ;
; 1.172  ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 1.442      ; 2.881      ;
; 1.172  ; cpuClkCount[3]               ; cpuClkCount[3]                                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.174  ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.453      ; 2.894      ;
; 1.176  ; cpuClkCount[1]               ; cpuClkCount[1]                                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 1.482      ;
; 1.183  ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.464      ; 2.914      ;
; 1.185  ; sdClkCount[3]                ; sdClkCount[3]                                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.185  ; serialClkCount[11]           ; serialClkCount[11]                                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.190  ; sdClkCount[3]                ; sdClock                                                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 1.496      ;
; 1.194  ; bufferedUART:io1|rxFilter[0] ; bufferedUART:io1|rxFilter[0]                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 1.500      ;
; 1.195  ; bufferedUART:io1|rxFilter[2] ; bufferedUART:io1|rxFilter[2]                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 1.501      ;
; 1.213  ; serialClkCount[7]            ; serialClkCount[7]                                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 1.519      ;
; 1.217  ; serialClkCount[6]            ; serialClkCount[6]                                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 1.523      ;
; 1.217  ; serialClkCount[9]            ; serialClkCount[9]                                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 1.523      ;
; 1.218  ; serialClkCount[13]           ; serialClkCount[13]                                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 1.524      ;
; 1.225  ; sdClkCount[0]                ; sdClkCount[0]                                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.229  ; cpuClkCount[2]               ; cpuClkCount[2]                                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 1.535      ;
; 1.234  ; sdClkCount[2]                ; sdClkCount[2]                                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 1.540      ;
; 1.235  ; cpuClkCount[4]               ; cpuClkCount[4]                                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 1.541      ;
; 1.238  ; sdClkCount[4]                ; sdClkCount[4]                                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 1.544      ;
; 1.243  ; sdClkCount[4]                ; sdClock                                                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 1.549      ;
; 1.290  ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.450      ; 3.007      ;
; 1.316  ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 1.762      ; 3.345      ;
; 1.321  ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 1.774      ; 3.362      ;
; 1.325  ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 1.438      ; 3.030      ;
; 1.338  ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 1.762      ; 3.367      ;
; 1.356  ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 1.762      ; 3.385      ;
; 1.378  ; T80s:cpu1|T80:u0|A[5]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 1.766      ; 3.411      ;
; 1.378  ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 1.764      ; 3.409      ;
; 1.383  ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.784      ; 3.434      ;
; 1.404  ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 1.766      ; 3.437      ;
+--------+------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'T80s:cpu1|IORQ_n'                                                                                                                             ;
+--------+-----------------------------------+-----------------------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------------+------------------+--------------+------------+------------+
; -1.618 ; sd_controller:sd1|sd_write_flag   ; sd_controller:sd1|host_write_flag ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.390      ; 1.578      ;
; -0.951 ; sd_controller:sd1|block_read      ; sd_controller:sd1|block_read      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.450      ; 0.805      ;
; -0.951 ; sd_controller:sd1|block_write     ; sd_controller:sd1|block_write     ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.450      ; 0.805      ;
; -0.689 ; sd_controller:sd1|sd_read_flag    ; sd_controller:sd1|host_read_flag  ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 2.408      ; 1.525      ;
; -0.672 ; bufferedUART:io1|txByteSent       ; bufferedUART:io1|txByteWritten    ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.000        ; 2.697      ; 2.331      ;
; -0.412 ; bufferedUART:io1|txByteSent       ; bufferedUART:io1|dataOut[1]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 2.616      ; 2.010      ;
; -0.253 ; bufferedUART:io1|rxBuffer~106     ; bufferedUART:io1|dataOut[5]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 2.623      ; 2.176      ;
; -0.241 ; bufferedUART:io1|rxBuffer~120     ; bufferedUART:io1|dataOut[3]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 2.634      ; 2.199      ;
; -0.208 ; bufferedUART:io1|rxBuffer~103     ; bufferedUART:io1|dataOut[2]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 2.623      ; 2.221      ;
; -0.198 ; bufferedUART:io1|rxBuffer~111     ; bufferedUART:io1|dataOut[2]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 2.637      ; 2.245      ;
; -0.103 ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[9]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.688      ; 4.391      ;
; -0.103 ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[10]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.688      ; 4.391      ;
; -0.103 ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[11]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.688      ; 4.391      ;
; -0.103 ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[12]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.688      ; 4.391      ;
; -0.103 ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[13]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.688      ; 4.391      ;
; -0.103 ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[14]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.688      ; 4.391      ;
; -0.103 ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[15]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.688      ; 4.391      ;
; -0.103 ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[16]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.688      ; 4.391      ;
; -0.044 ; bufferedUART:io1|rxBuffer~33      ; bufferedUART:io1|dataOut[4]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 2.637      ; 2.399      ;
; -0.031 ; bufferedUART:io1|rxBuffer~107     ; bufferedUART:io1|dataOut[6]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 2.635      ; 2.410      ;
; -0.019 ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|host_write_flag ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.665      ; 4.452      ;
; 0.033  ; sd_controller:sd1|sd_write_flag   ; sd_controller:sd1|din_latched[0]  ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.390      ; 3.229      ;
; 0.033  ; sd_controller:sd1|sd_write_flag   ; sd_controller:sd1|din_latched[1]  ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.390      ; 3.229      ;
; 0.033  ; sd_controller:sd1|sd_write_flag   ; sd_controller:sd1|din_latched[2]  ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.390      ; 3.229      ;
; 0.033  ; sd_controller:sd1|sd_write_flag   ; sd_controller:sd1|din_latched[3]  ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.390      ; 3.229      ;
; 0.033  ; sd_controller:sd1|sd_write_flag   ; sd_controller:sd1|din_latched[4]  ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.390      ; 3.229      ;
; 0.033  ; sd_controller:sd1|sd_write_flag   ; sd_controller:sd1|din_latched[5]  ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.390      ; 3.229      ;
; 0.033  ; sd_controller:sd1|sd_write_flag   ; sd_controller:sd1|din_latched[6]  ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.390      ; 3.229      ;
; 0.033  ; sd_controller:sd1|sd_write_flag   ; sd_controller:sd1|din_latched[7]  ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.390      ; 3.229      ;
; 0.050  ; bufferedUART:io1|rxBuffer~127     ; bufferedUART:io1|dataOut[2]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 2.634      ; 2.490      ;
; 0.086  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[19]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.687      ; 4.579      ;
; 0.086  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[20]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.687      ; 4.579      ;
; 0.086  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[21]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.687      ; 4.579      ;
; 0.086  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[22]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.687      ; 4.579      ;
; 0.086  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[23]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.687      ; 4.579      ;
; 0.086  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[24]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.687      ; 4.579      ;
; 0.095  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|din_latched[0]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.665      ; 4.566      ;
; 0.095  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|din_latched[1]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.665      ; 4.566      ;
; 0.095  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|din_latched[2]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.665      ; 4.566      ;
; 0.095  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|din_latched[3]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.665      ; 4.566      ;
; 0.095  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|din_latched[4]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.665      ; 4.566      ;
; 0.095  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|din_latched[5]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.665      ; 4.566      ;
; 0.095  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|din_latched[6]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.665      ; 4.566      ;
; 0.095  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|din_latched[7]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.665      ; 4.566      ;
; 0.106  ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|rxReadPointer[5] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.651      ; 1.063      ;
; 0.112  ; bufferedUART:io1|rxBuffer~139     ; bufferedUART:io1|dataOut[6]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 2.649      ; 2.567      ;
; 0.127  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|din_latched[0]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.665      ; 4.598      ;
; 0.127  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|din_latched[1]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.665      ; 4.598      ;
; 0.127  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|din_latched[2]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.665      ; 4.598      ;
; 0.127  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|din_latched[3]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.665      ; 4.598      ;
; 0.127  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|din_latched[4]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.665      ; 4.598      ;
; 0.127  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|din_latched[5]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.665      ; 4.598      ;
; 0.127  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|din_latched[6]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.665      ; 4.598      ;
; 0.127  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|din_latched[7]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.665      ; 4.598      ;
; 0.143  ; bufferedUART:io1|rxBuffer~122     ; bufferedUART:io1|dataOut[5]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 2.634      ; 2.583      ;
; 0.147  ; bufferedUART:io1|rxBuffer~118     ; bufferedUART:io1|dataOut[1]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 2.634      ; 2.587      ;
; 0.161  ; bufferedUART:io1|rxBuffer~97      ; bufferedUART:io1|dataOut[4]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 2.659      ; 2.626      ;
; 0.189  ; bufferedUART:io1|rxBuffer~57      ; bufferedUART:io1|dataOut[4]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 2.643      ; 2.638      ;
; 0.190  ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|dataOut[6]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 1.580      ; 2.076      ;
; 0.209  ; bufferedUART:io1|rxBuffer~67      ; bufferedUART:io1|dataOut[6]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 2.632      ; 2.647      ;
; 0.212  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[25]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.687      ; 4.705      ;
; 0.212  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[26]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.687      ; 4.705      ;
; 0.212  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[27]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.687      ; 4.705      ;
; 0.212  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[28]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.687      ; 4.705      ;
; 0.212  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[29]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.687      ; 4.705      ;
; 0.212  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[30]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.687      ; 4.705      ;
; 0.212  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[31]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.687      ; 4.705      ;
; 0.248  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[19]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.687      ; 4.741      ;
; 0.248  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[20]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.687      ; 4.741      ;
; 0.248  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[21]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.687      ; 4.741      ;
; 0.248  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[22]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.687      ; 4.741      ;
; 0.248  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[23]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.687      ; 4.741      ;
; 0.248  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[24]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.687      ; 4.741      ;
; 0.251  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[25]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.687      ; 4.744      ;
; 0.251  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[26]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.687      ; 4.744      ;
; 0.251  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[27]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.687      ; 4.744      ;
; 0.251  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[28]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.687      ; 4.744      ;
; 0.251  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[29]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.687      ; 4.744      ;
; 0.251  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[30]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.687      ; 4.744      ;
; 0.251  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[31]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.687      ; 4.744      ;
; 0.271  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[9]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.688      ; 4.765      ;
; 0.271  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[10]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.688      ; 4.765      ;
; 0.271  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[11]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.688      ; 4.765      ;
; 0.271  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[12]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.688      ; 4.765      ;
; 0.271  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[13]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.688      ; 4.765      ;
; 0.271  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[14]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.688      ; 4.765      ;
; 0.271  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[15]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.688      ; 4.765      ;
; 0.271  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[16]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.688      ; 4.765      ;
; 0.288  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|host_write_flag ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.665      ; 4.759      ;
; 0.327  ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|dataOut[0]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 1.573      ; 2.206      ;
; 0.352  ; bufferedUART:io1|rxBuffer~119     ; bufferedUART:io1|dataOut[2]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 2.634      ; 2.792      ;
; 0.396  ; bufferedUART:io1|rxBuffer~137     ; bufferedUART:io1|dataOut[4]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 2.664      ; 2.866      ;
; 0.434  ; bufferedUART:io1|rxBuffer~130     ; bufferedUART:io1|dataOut[5]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 2.640      ; 2.880      ;
; 0.451  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|block_write     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.690      ; 4.947      ;
; 0.452  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|block_read      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.690      ; 4.948      ;
; 0.477  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|block_write     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.690      ; 4.973      ;
; 0.478  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|block_read      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.690      ; 4.974      ;
; 0.499  ; n_RomActive                       ; n_RomActive                       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.000      ; 0.805      ;
; 0.511  ; bufferedUART:io1|rxBuffer~125     ; bufferedUART:io1|dataOut[0]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 2.639      ; 2.956      ;
; 0.539  ; bufferedUART:io1|rxBuffer~18      ; bufferedUART:io1|dataOut[5]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 2.635      ; 2.980      ;
+--------+-----------------------------------+-----------------------------------+--------------------+------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'cpuClock'                                                                                                                                 ;
+-------+-------------------------------------------+-------------------------------+------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                       ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------+------------------+-------------+--------------+------------+------------+
; 0.422 ; T80s:cpu1|T80:u0|A[2]                     ; T80s:cpu1|DI_Reg[7]           ; cpuClock         ; cpuClock    ; 0.000        ; 2.635      ; 3.363      ;
; 0.499 ; T80s:cpu1|T80:u0|Alternate                ; T80s:cpu1|T80:u0|Alternate    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|Halt_FF                  ; T80s:cpu1|T80:u0|Halt_FF      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|R[7]                     ; T80s:cpu1|T80:u0|R[7]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|IntE_FF2                 ; T80s:cpu1|T80:u0|IntE_FF2     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|BTR_r                    ; T80s:cpu1|T80:u0|BTR_r        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[0]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[1]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TState[2]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|MCycle[0]                ; T80s:cpu1|T80:u0|MCycle[0]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.730 ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|DI_Reg[7]           ; cpuClock         ; cpuClock    ; 0.000        ; 2.635      ; 3.671      ;
; 0.761 ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|Ap[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.067      ;
; 0.912 ; T80s:cpu1|T80:u0|ACC[1]                   ; T80s:cpu1|T80:u0|Ap[1]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.218      ;
; 0.917 ; T80s:cpu1|T80:u0|F[1]                     ; T80s:cpu1|T80:u0|Fp[1]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.223      ;
; 0.918 ; T80s:cpu1|T80:u0|ACC[5]                   ; T80s:cpu1|T80:u0|Ap[5]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.224      ;
; 0.921 ; T80s:cpu1|T80:u0|F[6]                     ; T80s:cpu1|T80:u0|Fp[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.227      ;
; 0.925 ; T80s:cpu1|T80:u0|Ap[5]                    ; T80s:cpu1|T80:u0|ACC[5]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.231      ;
; 0.926 ; T80s:cpu1|T80:u0|ACC[3]                   ; T80s:cpu1|T80:u0|Ap[3]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.232      ;
; 0.926 ; T80s:cpu1|T80:u0|ACC[7]                   ; T80s:cpu1|T80:u0|Ap[7]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.232      ;
; 0.935 ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|Ap[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.241      ;
; 0.941 ; T80s:cpu1|T80:u0|F[4]                     ; T80s:cpu1|T80:u0|Fp[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.247      ;
; 0.948 ; T80s:cpu1|T80:u0|MCycle[2]                ; T80s:cpu1|T80:u0|MCycle[2]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.254      ;
; 0.980 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[7]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.029      ; 5.619      ;
; 1.058 ; sd_controller:sd1|dout[0]                 ; T80s:cpu1|T80:u0|IR[0]        ; sdClock          ; cpuClock    ; 0.000        ; 1.350      ; 2.714      ;
; 1.059 ; sd_controller:sd1|dout[0]                 ; T80s:cpu1|DI_Reg[0]           ; sdClock          ; cpuClock    ; 0.000        ; 1.350      ; 2.715      ;
; 1.118 ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|I[2]         ; cpuClock         ; cpuClock    ; 0.000        ; -0.003     ; 1.421      ;
; 1.161 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[1]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.467      ;
; 1.167 ; T80s:cpu1|T80:u0|Ap[3]                    ; T80s:cpu1|T80:u0|ACC[3]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.473      ;
; 1.172 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.478      ;
; 1.173 ; T80s:cpu1|T80:u0|Ap[0]                    ; T80s:cpu1|T80:u0|ACC[0]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.479      ;
; 1.176 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[2]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.482      ;
; 1.182 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.488      ;
; 1.195 ; T80s:cpu1|T80:u0|ISet[0]                  ; T80s:cpu1|T80:u0|MCycles[1]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.501      ;
; 1.205 ; sd_controller:sd1|dout[2]                 ; T80s:cpu1|DI_Reg[2]           ; sdClock          ; cpuClock    ; 0.000        ; 1.351      ; 2.862      ;
; 1.209 ; sd_controller:sd1|dout[2]                 ; T80s:cpu1|T80:u0|IR[2]        ; sdClock          ; cpuClock    ; 0.000        ; 1.351      ; 2.866      ;
; 1.216 ; T80s:cpu1|T80:u0|R[6]                     ; T80s:cpu1|T80:u0|R[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.522      ;
; 1.225 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; T80s:cpu1|T80:u0|Ap[7]                    ; T80s:cpu1|T80:u0|ACC[7]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.532      ;
; 1.228 ; T80s:cpu1|T80:u0|F[7]                     ; T80s:cpu1|T80:u0|Fp[7]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.534      ;
; 1.235 ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.541      ;
; 1.243 ; T80s:cpu1|T80:u0|Ap[2]                    ; T80s:cpu1|T80:u0|ACC[2]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.549      ;
; 1.261 ; T80s:cpu1|T80:u0|ISet[1]                  ; T80s:cpu1|T80:u0|MCycles[1]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.567      ;
; 1.270 ; sd_controller:sd1|dout[1]                 ; T80s:cpu1|T80:u0|IR[1]        ; sdClock          ; cpuClock    ; 0.000        ; 1.350      ; 2.926      ;
; 1.270 ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|Ap[2]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.576      ;
; 1.272 ; sd_controller:sd1|dout[1]                 ; T80s:cpu1|DI_Reg[1]           ; sdClock          ; cpuClock    ; 0.000        ; 1.350      ; 2.928      ;
; 1.480 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[7]           ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 4.029      ; 5.619      ;
; 1.480 ; T80s:cpu1|T80:u0|ACC[7]                   ; T80s:cpu1|T80:u0|I[7]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.013      ; 1.799      ;
; 1.483 ; T80s:cpu1|T80:u0|ACC[7]                   ; T80s:cpu1|T80:u0|R[7]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.013      ; 1.802      ;
; 1.494 ; T80s:cpu1|T80:u0|Ap[4]                    ; T80s:cpu1|T80:u0|ACC[4]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.800      ;
; 1.500 ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|ACC[6]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.806      ;
; 1.502 ; sd_controller:sd1|dout[3]                 ; T80s:cpu1|DI_Reg[3]           ; sdClock          ; cpuClock    ; 0.000        ; 1.352      ; 3.160      ;
; 1.507 ; sd_controller:sd1|dout[3]                 ; T80s:cpu1|T80:u0|IR[3]        ; sdClock          ; cpuClock    ; 0.000        ; 1.354      ; 3.167      ;
; 1.510 ; T80s:cpu1|T80:u0|A[2]                     ; T80s:cpu1|T80:u0|IR[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 2.641      ; 4.457      ;
; 1.511 ; T80s:cpu1|T80:u0|A[2]                     ; T80s:cpu1|DI_Reg[2]           ; cpuClock         ; cpuClock    ; 0.000        ; 2.641      ; 4.458      ;
; 1.513 ; T80s:cpu1|T80:u0|A[2]                     ; T80s:cpu1|DI_Reg[1]           ; cpuClock         ; cpuClock    ; 0.000        ; 2.641      ; 4.460      ;
; 1.514 ; T80s:cpu1|T80:u0|A[2]                     ; T80s:cpu1|T80:u0|IR[2]        ; cpuClock         ; cpuClock    ; 0.000        ; 2.641      ; 4.461      ;
; 1.515 ; T80s:cpu1|T80:u0|A[2]                     ; T80s:cpu1|DI_Reg[0]           ; cpuClock         ; cpuClock    ; 0.000        ; 2.641      ; 4.462      ;
; 1.515 ; T80s:cpu1|T80:u0|A[2]                     ; T80s:cpu1|T80:u0|IR[1]        ; cpuClock         ; cpuClock    ; 0.000        ; 2.641      ; 4.462      ;
; 1.525 ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|ACC[4]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.831      ;
; 1.563 ; T80s:cpu1|T80:u0|F[5]                     ; T80s:cpu1|T80:u0|Fp[5]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.007      ; 1.876      ;
; 1.564 ; T80s:cpu1|T80:u0|F[3]                     ; T80s:cpu1|T80:u0|Fp[3]        ; cpuClock         ; cpuClock    ; 0.000        ; -0.002     ; 1.868      ;
; 1.566 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[2]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.872      ;
; 1.634 ; T80s:cpu1|T80:u0|I[6]                     ; T80s:cpu1|T80:u0|ACC[6]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.940      ;
; 1.638 ; T80s:cpu1|T80:u0|Fp[0]                    ; T80s:cpu1|T80:u0|F[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.944      ;
; 1.651 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.957      ;
; 1.657 ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|I[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.013      ; 1.976      ;
; 1.658 ; T80s:cpu1|T80:u0|IncDecZ                  ; T80s:cpu1|T80:u0|IncDecZ      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.964      ;
; 1.660 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.966      ;
; 1.698 ; T80s:cpu1|T80:u0|ACC[5]                   ; T80s:cpu1|T80:u0|I[5]         ; cpuClock         ; cpuClock    ; 0.000        ; -0.003     ; 2.001      ;
; 1.698 ; T80s:cpu1|T80:u0|PreserveC_r              ; T80s:cpu1|T80:u0|F[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.004      ;
; 1.705 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.011      ;
; 1.706 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.012      ;
; 1.713 ; T80s:cpu1|T80:u0|ISet[1]                  ; T80s:cpu1|T80:u0|Save_ALU_r   ; cpuClock         ; cpuClock    ; 0.000        ; -0.006     ; 2.013      ;
; 1.715 ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.021      ;
; 1.719 ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|R[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.013      ; 2.038      ;
; 1.725 ; T80s:cpu1|T80:u0|XY_State[1]              ; T80s:cpu1|T80:u0|RegAddrC[2]  ; cpuClock         ; cpuClock    ; 0.000        ; -0.017     ; 2.014      ;
; 1.737 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.043      ;
; 1.739 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][4] ; T80s:cpu1|T80:u0|RegBusA_r[4] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.045      ;
; 1.742 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][0] ; T80s:cpu1|T80:u0|RegBusA_r[8] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.048      ;
; 1.746 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.052      ;
; 1.753 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][6] ; T80s:cpu1|T80:u0|RegBusA_r[6] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.059      ;
; 1.761 ; T80s:cpu1|T80:u0|PC[0]                    ; T80s:cpu1|T80:u0|PC[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.067      ;
; 1.786 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][7] ; T80s:cpu1|T80:u0|RegBusA_r[7] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.092      ;
; 1.789 ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[7]           ; cpuClock         ; cpuClock    ; 0.000        ; 2.959      ; 5.054      ;
; 1.791 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][5] ; T80s:cpu1|T80:u0|RegBusA_r[5] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.097      ;
; 1.791 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.097      ;
; 1.792 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.098      ;
; 1.809 ; T80s:cpu1|T80:u0|TmpAddr[11]              ; T80s:cpu1|T80:u0|A[11]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.115      ;
; 1.812 ; T80s:cpu1|T80:u0|Fp[4]                    ; T80s:cpu1|T80:u0|F[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.118      ;
; 1.818 ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|T80:u0|IR[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 2.641      ; 4.765      ;
; 1.819 ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|DI_Reg[2]           ; cpuClock         ; cpuClock    ; 0.000        ; 2.641      ; 4.766      ;
; 1.821 ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|DI_Reg[1]           ; cpuClock         ; cpuClock    ; 0.000        ; 2.641      ; 4.768      ;
; 1.822 ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|T80:u0|IR[2]        ; cpuClock         ; cpuClock    ; 0.000        ; 2.641      ; 4.769      ;
; 1.823 ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|DI_Reg[0]           ; cpuClock         ; cpuClock    ; 0.000        ; 2.641      ; 4.770      ;
; 1.823 ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|T80:u0|IR[1]        ; cpuClock         ; cpuClock    ; 0.000        ; 2.641      ; 4.770      ;
; 1.823 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.129      ;
; 1.832 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.138      ;
; 1.833 ; T80s:cpu1|T80:u0|ISet[1]                  ; T80s:cpu1|T80:u0|PreserveC_r  ; cpuClock         ; cpuClock    ; 0.000        ; 0.002      ; 2.141      ;
; 1.842 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|ACC[1]       ; cpuClock         ; cpuClock    ; 0.000        ; -0.013     ; 2.135      ;
+-------+-------------------------------------------+-------------------------------+------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sdClock'                                                                                                                                                      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.cmd41            ; sd_controller:sd1|return_state.cmd41            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.write_block_byte        ; sd_controller:sd1|state.write_block_byte        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sclk_sig                      ; sd_controller:sd1|sclk_sig                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sd_write_flag                 ; sd_controller:sd1|sd_write_flag                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|led_on_count[0]               ; sd_controller:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sdCS                          ; sd_controller:sd1|sdCS                          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[44]                   ; sd_controller:sd1|cmd_out[44]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[45]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[47]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_mode                      ; sd_controller:sd1|cmd_mode                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.736 ; sd_controller:sd1|cmd_out[6]                    ; sd_controller:sd1|cmd_out[7]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.042      ;
; 0.736 ; sd_controller:sd1|cmd_out[52]                   ; sd_controller:sd1|cmd_out[53]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.042      ;
; 0.741 ; sd_controller:sd1|cmd_out[4]                    ; sd_controller:sd1|cmd_out[5]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; sd_controller:sd1|cmd_out[53]                   ; sd_controller:sd1|cmd_out[54]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.047      ;
; 0.742 ; sd_controller:sd1|cmd_out[50]                   ; sd_controller:sd1|cmd_out[51]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.048      ;
; 0.743 ; sd_controller:sd1|recv_data[2]                  ; sd_controller:sd1|recv_data[3]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; sd_controller:sd1|cmd_out[49]                   ; sd_controller:sd1|cmd_out[50]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; sd_controller:sd1|cmd_out[51]                   ; sd_controller:sd1|cmd_out[52]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; sd_controller:sd1|recv_data[7]                  ; sd_controller:sd1|dout[7]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.049      ;
; 0.744 ; sd_controller:sd1|cmd_out[1]                    ; sd_controller:sd1|cmd_out[2]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.050      ;
; 0.750 ; sd_controller:sd1|recv_data[1]                  ; sd_controller:sd1|recv_data[2]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.056      ;
; 0.755 ; sd_controller:sd1|recv_data[4]                  ; sd_controller:sd1|recv_data[5]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.061      ;
; 0.761 ; sd_controller:sd1|recv_data[0]                  ; sd_controller:sd1|recv_data[1]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.067      ;
; 0.767 ; sd_controller:sd1|state.write_block_init        ; sd_controller:sd1|cmd_mode                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.073      ;
; 0.893 ; sd_controller:sd1|cmd_out[22]                   ; sd_controller:sd1|cmd_out[23]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.199      ;
; 0.897 ; sd_controller:sd1|cmd_out[25]                   ; sd_controller:sd1|cmd_out[26]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.203      ;
; 0.901 ; sd_controller:sd1|cmd_out[16]                   ; sd_controller:sd1|cmd_out[17]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.207      ;
; 0.902 ; sd_controller:sd1|data_sig[2]                   ; sd_controller:sd1|data_sig[3]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.902 ; sd_controller:sd1|data_sig[3]                   ; sd_controller:sd1|data_sig[4]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.902 ; sd_controller:sd1|cmd_out[20]                   ; sd_controller:sd1|cmd_out[21]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.902 ; sd_controller:sd1|cmd_out[32]                   ; sd_controller:sd1|cmd_out[33]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.902 ; sd_controller:sd1|cmd_out[35]                   ; sd_controller:sd1|cmd_out[36]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.903 ; sd_controller:sd1|cmd_out[34]                   ; sd_controller:sd1|cmd_out[35]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.209      ;
; 0.903 ; sd_controller:sd1|cmd_out[38]                   ; sd_controller:sd1|cmd_out[39]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.209      ;
; 0.904 ; sd_controller:sd1|data_sig[4]                   ; sd_controller:sd1|data_sig[5]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.210      ;
; 0.904 ; sd_controller:sd1|cmd_out[13]                   ; sd_controller:sd1|cmd_out[14]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.210      ;
; 0.904 ; sd_controller:sd1|cmd_out[37]                   ; sd_controller:sd1|cmd_out[38]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.210      ;
; 0.905 ; sd_controller:sd1|cmd_out[11]                   ; sd_controller:sd1|cmd_out[12]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.211      ;
; 0.905 ; sd_controller:sd1|cmd_out[12]                   ; sd_controller:sd1|cmd_out[13]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.211      ;
; 0.905 ; sd_controller:sd1|cmd_out[23]                   ; sd_controller:sd1|cmd_out[24]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.211      ;
; 0.905 ; sd_controller:sd1|cmd_out[33]                   ; sd_controller:sd1|cmd_out[34]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.211      ;
; 0.906 ; sd_controller:sd1|cmd_out[21]                   ; sd_controller:sd1|cmd_out[22]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.212      ;
; 0.907 ; sd_controller:sd1|data_sig[5]                   ; sd_controller:sd1|data_sig[6]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.213      ;
; 0.910 ; sd_controller:sd1|data_sig[6]                   ; sd_controller:sd1|data_sig[7]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.216      ;
; 1.031 ; sd_controller:sd1|cmd_out[48]                   ; sd_controller:sd1|cmd_out[49]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.337      ;
; 1.042 ; sd_controller:sd1|recv_data[6]                  ; sd_controller:sd1|recv_data[7]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.348      ;
; 1.043 ; sd_controller:sd1|cmd_out[3]                    ; sd_controller:sd1|cmd_out[4]                    ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 1.350      ;
; 1.048 ; sd_controller:sd1|return_state.cmd41            ; sd_controller:sd1|state.cmd41                   ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 1.352      ;
; 1.075 ; sd_controller:sd1|state.rst                     ; sd_controller:sd1|state.init                    ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 1.380      ;
; 1.126 ; sd_controller:sd1|cmd_out[15]                   ; sd_controller:sd1|cmd_out[16]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.432      ;
; 1.143 ; sd_controller:sd1|led_on_count[1]               ; sd_controller:sd1|led_on_count[1]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.449      ;
; 1.144 ; sd_controller:sd1|led_on_count[5]               ; sd_controller:sd1|led_on_count[5]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.450      ;
; 1.167 ; sd_controller:sd1|cmd_out[41]                   ; sd_controller:sd1|cmd_out[42]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.473      ;
; 1.168 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[46]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.474      ;
; 1.177 ; sd_controller:sd1|recv_data[5]                  ; sd_controller:sd1|dout[5]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.483      ;
; 1.182 ; sd_controller:sd1|recv_data[5]                  ; sd_controller:sd1|recv_data[6]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.488      ;
; 1.194 ; sd_controller:sd1|cmd_out[17]                   ; sd_controller:sd1|cmd_out[18]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.500      ;
; 1.197 ; sd_controller:sd1|cmd_out[31]                   ; sd_controller:sd1|cmd_out[32]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.503      ;
; 1.199 ; sd_controller:sd1|cmd_out[36]                   ; sd_controller:sd1|cmd_out[37]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.505      ;
; 1.201 ; sd_controller:sd1|cmd_out[8]                    ; sd_controller:sd1|cmd_out[9]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.507      ;
; 1.203 ; sd_controller:sd1|cmd_out[14]                   ; sd_controller:sd1|cmd_out[15]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.509      ;
; 1.203 ; sd_controller:sd1|cmd_out[28]                   ; sd_controller:sd1|cmd_out[29]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.509      ;
; 1.204 ; sd_controller:sd1|cmd_out[9]                    ; sd_controller:sd1|cmd_out[10]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.510      ;
; 1.207 ; sd_controller:sd1|cmd_out[7]                    ; sd_controller:sd1|cmd_out[8]                    ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 1.512      ;
; 1.208 ; sd_controller:sd1|cmd_out[10]                   ; sd_controller:sd1|cmd_out[11]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.514      ;
; 1.208 ; sd_controller:sd1|cmd_out[27]                   ; sd_controller:sd1|cmd_out[28]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.514      ;
; 1.210 ; sd_controller:sd1|state.idle                    ; sd_controller:sd1|state.write_block_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.516      ;
; 1.217 ; sd_controller:sd1|cmd_out[5]                    ; sd_controller:sd1|cmd_out[6]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.523      ;
; 1.229 ; sd_controller:sd1|led_on_count[2]               ; sd_controller:sd1|led_on_count[2]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.535      ;
; 1.229 ; sd_controller:sd1|led_on_count[4]               ; sd_controller:sd1|led_on_count[4]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.535      ;
; 1.232 ; sd_controller:sd1|recv_data[4]                  ; sd_controller:sd1|dout[4]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.538      ;
; 1.246 ; sd_controller:sd1|data_sig[1]                   ; sd_controller:sd1|data_sig[2]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.552      ;
; 1.255 ; sd_controller:sd1|state.idle                    ; sd_controller:sd1|state.read_block_cmd          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.561      ;
; 1.325 ; sd_controller:sd1|led_on_count[7]               ; sd_controller:sd1|led_on_count[7]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.631      ;
; 1.337 ; sd_controller:sd1|led_on_count[1]               ; sd_controller:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.643      ;
; 1.364 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|state.read_block_wait         ; sdClock      ; sdClock     ; 0.000        ; 0.004      ; 1.674      ;
; 1.380 ; sd_controller:sd1|cmd_out[2]                    ; sd_controller:sd1|cmd_out[3]                    ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 1.685      ;
; 1.446 ; sd_controller:sd1|state.cmd41                   ; sd_controller:sd1|return_state.poll_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 1.754      ;
; 1.460 ; sd_controller:sd1|led_on_count[2]               ; sd_controller:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.766      ;
; 1.469 ; sd_controller:sd1|state.rst                     ; sd_controller:sd1|bit_counter[7]                ; sdClock      ; sdClock     ; 0.000        ; -0.003     ; 1.772      ;
; 1.476 ; sd_controller:sd1|state.poll_cmd                ; sd_controller:sd1|state.idle                    ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 1.781      ;
; 1.526 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|state.cmd55                   ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 1.830      ;
; 1.530 ; sd_controller:sd1|recv_data[3]                  ; sd_controller:sd1|recv_data[4]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.836      ;
; 1.532 ; sd_controller:sd1|state.write_block_cmd         ; sd_controller:sd1|block_start_ack               ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 1.839      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'serialClkCount[15]'                                                                                                                                        ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.499 ; bufferedUART:io1|rxState.idle           ; bufferedUART:io1|rxState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[2]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[3]          ; bufferedUART:io1|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxState.stopBit        ; bufferedUART:io1|rxState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[0]          ; bufferedUART:io1|txBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[1]          ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[2]          ; bufferedUART:io1|txBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[3]          ; bufferedUART:io1|txBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txState.stopBit        ; bufferedUART:io1|txState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txByteSent             ; bufferedUART:io1|txByteSent             ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBuffer[7]            ; bufferedUART:io1|txBuffer[7]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txd                    ; bufferedUART:io1|txd                    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.751 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxCurrentByteBuffer[1] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.057      ;
; 0.752 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxCurrentByteBuffer[5] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.058      ;
; 0.757 ; bufferedUART:io1|rxClockCount[5]        ; bufferedUART:io1|rxClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.063      ;
; 0.760 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxCurrentByteBuffer[0] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.066      ;
; 0.763 ; bufferedUART:io1|txClockCount[5]        ; bufferedUART:io1|txClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.069      ;
; 0.776 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.082      ;
; 0.776 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.082      ;
; 0.778 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.084      ;
; 0.779 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.085      ;
; 0.791 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[7]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.980      ; 4.381      ;
; 0.811 ; bufferedUART:io1|rxInPointer[5]         ; bufferedUART:io1|rxInPointer[5]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.117      ;
; 0.843 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txd                    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.983      ; 4.436      ;
; 0.874 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxCurrentByteBuffer[6] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.180      ;
; 0.876 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxCurrentByteBuffer[3] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.182      ;
; 1.097 ; bufferedUART:io1|rxdFiltered            ; bufferedUART:io1|rxState.idle           ; clk                ; serialClkCount[15] ; 0.000        ; 0.241      ; 1.644      ;
; 1.136 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.442      ;
; 1.137 ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.443      ;
; 1.168 ; bufferedUART:io1|txClockCount[1]        ; bufferedUART:io1|txClockCount[1]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.474      ;
; 1.170 ; bufferedUART:io1|txBuffer[3]            ; bufferedUART:io1|txBuffer[2]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.476      ;
; 1.171 ; bufferedUART:io1|txBuffer[1]            ; bufferedUART:io1|txBuffer[0]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.477      ;
; 1.174 ; bufferedUART:io1|txBuffer[2]            ; bufferedUART:io1|txBuffer[1]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.480      ;
; 1.200 ; bufferedUART:io1|rxClockCount[3]        ; bufferedUART:io1|rxClockCount[3]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.506      ;
; 1.206 ; bufferedUART:io1|txBitCount[0]          ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.512      ;
; 1.212 ; bufferedUART:io1|rxdFiltered            ; bufferedUART:io1|rxCurrentByteBuffer[7] ; clk                ; serialClkCount[15] ; 0.000        ; 0.248      ; 1.766      ;
; 1.217 ; bufferedUART:io1|txBuffer[5]            ; bufferedUART:io1|txBuffer[4]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.523      ;
; 1.220 ; bufferedUART:io1|txClockCount[2]        ; bufferedUART:io1|txClockCount[2]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.526      ;
; 1.220 ; bufferedUART:io1|txBuffer[6]            ; bufferedUART:io1|txBuffer[5]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.526      ;
; 1.220 ; bufferedUART:io1|txBuffer[4]            ; bufferedUART:io1|txBuffer[3]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.526      ;
; 1.225 ; bufferedUART:io1|txClockCount[4]        ; bufferedUART:io1|txClockCount[4]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxBuffer~36            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 1.532      ;
; 1.229 ; bufferedUART:io1|rxClockCount[0]        ; bufferedUART:io1|rxClockCount[0]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.535      ;
; 1.234 ; bufferedUART:io1|rxInPointer[1]         ; bufferedUART:io1|rxInPointer[1]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.540      ;
; 1.241 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[7] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.992      ; 4.843      ;
; 1.241 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[6] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.992      ; 4.843      ;
; 1.241 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[5] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.992      ; 4.843      ;
; 1.241 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[4] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.992      ; 4.843      ;
; 1.241 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[3] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.992      ; 4.843      ;
; 1.241 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[2] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.992      ; 4.843      ;
; 1.241 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[1] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.992      ; 4.843      ;
; 1.241 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[0] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.992      ; 4.843      ;
; 1.242 ; bufferedUART:io1|rxInPointer[4]         ; bufferedUART:io1|rxInPointer[4]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.548      ;
; 1.258 ; bufferedUART:io1|rxInPointer[3]         ; bufferedUART:io1|rxInPointer[3]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.564      ;
; 1.275 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[6]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.985      ; 4.870      ;
; 1.275 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[5]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.985      ; 4.870      ;
; 1.275 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[4]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.985      ; 4.870      ;
; 1.275 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[3]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.985      ; 4.870      ;
; 1.275 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[2]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.985      ; 4.870      ;
; 1.275 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[1]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.985      ; 4.870      ;
; 1.275 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[0]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.985      ; 4.870      ;
; 1.291 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[7]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; -0.500       ; 2.980      ; 4.381      ;
; 1.314 ; bufferedUART:io1|rxInPointer[0]         ; bufferedUART:io1|rxInPointer[0]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.620      ;
; 1.317 ; bufferedUART:io1|rxInPointer[2]         ; bufferedUART:io1|rxInPointer[2]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.623      ;
; 1.343 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txd                    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; -0.500       ; 2.983      ; 4.436      ;
; 1.416 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxCurrentByteBuffer[2] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.722      ;
; 1.421 ; bufferedUART:io1|rxCurrentByteBuffer[0] ; bufferedUART:io1|rxBuffer~37            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.005     ; 1.722      ;
; 1.422 ; bufferedUART:io1|rxdFiltered            ; bufferedUART:io1|rxClockCount[1]        ; clk                ; serialClkCount[15] ; 0.000        ; 0.241      ; 1.969      ;
; 1.422 ; bufferedUART:io1|rxdFiltered            ; bufferedUART:io1|rxClockCount[2]        ; clk                ; serialClkCount[15] ; 0.000        ; 0.241      ; 1.969      ;
; 1.422 ; bufferedUART:io1|rxdFiltered            ; bufferedUART:io1|rxClockCount[3]        ; clk                ; serialClkCount[15] ; 0.000        ; 0.241      ; 1.969      ;
; 1.422 ; bufferedUART:io1|rxdFiltered            ; bufferedUART:io1|rxClockCount[4]        ; clk                ; serialClkCount[15] ; 0.000        ; 0.241      ; 1.969      ;
; 1.422 ; bufferedUART:io1|rxdFiltered            ; bufferedUART:io1|rxClockCount[5]        ; clk                ; serialClkCount[15] ; 0.000        ; 0.241      ; 1.969      ;
; 1.422 ; bufferedUART:io1|rxdFiltered            ; bufferedUART:io1|rxClockCount[0]        ; clk                ; serialClkCount[15] ; 0.000        ; 0.241      ; 1.969      ;
; 1.423 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.003      ; 1.732      ;
; 1.425 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.003      ; 1.734      ;
; 1.432 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxCurrentByteBuffer[4] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.738      ;
; 1.465 ; bufferedUART:io1|txClockCount[3]        ; bufferedUART:io1|txClockCount[3]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.771      ;
; 1.469 ; bufferedUART:io1|rxClockCount[4]        ; bufferedUART:io1|rxClockCount[4]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.775      ;
; 1.475 ; bufferedUART:io1|rxClockCount[2]        ; bufferedUART:io1|rxClockCount[2]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.781      ;
; 1.478 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxBuffer~43            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.005     ; 1.779      ;
; 1.486 ; bufferedUART:io1|txClockCount[0]        ; bufferedUART:io1|txClockCount[0]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.792      ;
; 1.505 ; bufferedUART:io1|txState.idle           ; bufferedUART:io1|txd                    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.811      ;
; 1.506 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxBuffer~66            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.013     ; 1.799      ;
; 1.513 ; bufferedUART:io1|rxClockCount[1]        ; bufferedUART:io1|rxClockCount[1]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.819      ;
; 1.513 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.003      ; 1.822      ;
; 1.515 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.003      ; 1.824      ;
; 1.527 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxBuffer~131           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.027     ; 1.806      ;
; 1.535 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxBuffer~90            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.015     ; 1.826      ;
; 1.535 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxBuffer~82            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.015     ; 1.826      ;
; 1.551 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxBuffer~35            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.025     ; 1.832      ;
; 1.551 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxBuffer~99            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.025     ; 1.832      ;
; 1.552 ; bufferedUART:io1|txState.idle           ; bufferedUART:io1|txByteSent             ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.858      ;
; 1.562 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~65            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.013     ; 1.855      ;
; 1.593 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~39            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.005     ; 1.894      ;
; 1.597 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~33            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.003     ; 1.900      ;
; 1.598 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxBuffer~44            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.005     ; 1.899      ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'serialClkCount[15]'                                                                                                       ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                          ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; -4.961 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.041     ; 4.460      ;
; -4.961 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.041     ; 4.460      ;
; -4.961 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.041     ; 4.460      ;
; -4.961 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.041     ; 4.460      ;
; -4.961 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.041     ; 4.460      ;
; -4.961 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.041     ; 4.460      ;
; -4.961 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.041     ; 4.460      ;
; -4.961 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.041     ; 4.460      ;
; -4.898 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.043     ; 4.395      ;
; -4.898 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.043     ; 4.395      ;
; -4.898 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.043     ; 4.395      ;
; -4.898 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.043     ; 4.395      ;
; -4.898 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.043     ; 4.395      ;
; -4.898 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.043     ; 4.395      ;
; -4.889 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.046     ; 4.383      ;
; -4.889 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.046     ; 4.383      ;
; -4.722 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.041     ; 4.221      ;
; -4.722 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.041     ; 4.221      ;
; -4.722 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.041     ; 4.221      ;
; -4.722 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.041     ; 4.221      ;
; -4.722 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.041     ; 4.221      ;
; -4.722 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.041     ; 4.221      ;
; -4.722 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.041     ; 4.221      ;
; -4.722 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.041     ; 4.221      ;
; -4.659 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.043     ; 4.156      ;
; -4.659 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.043     ; 4.156      ;
; -4.659 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.043     ; 4.156      ;
; -4.659 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.043     ; 4.156      ;
; -4.659 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.043     ; 4.156      ;
; -4.659 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.043     ; 4.156      ;
; -4.650 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.046     ; 4.144      ;
; -4.650 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.046     ; 4.144      ;
; -4.607 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.046     ; 4.101      ;
; -4.607 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.046     ; 4.101      ;
; -4.607 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.046     ; 4.101      ;
; -4.607 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.046     ; 4.101      ;
; -4.607 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.046     ; 4.101      ;
; -4.607 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.046     ; 4.101      ;
; -4.607 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.046     ; 4.101      ;
; -4.607 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.046     ; 4.101      ;
; -4.544 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.048     ; 4.036      ;
; -4.544 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.048     ; 4.036      ;
; -4.544 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.048     ; 4.036      ;
; -4.544 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.048     ; 4.036      ;
; -4.544 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.048     ; 4.036      ;
; -4.544 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.048     ; 4.036      ;
; -4.535 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.051     ; 4.024      ;
; -4.535 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.051     ; 4.024      ;
; -4.517 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.036     ; 4.021      ;
; -4.517 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.036     ; 4.021      ;
; -4.517 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.036     ; 4.021      ;
; -4.517 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.036     ; 4.021      ;
; -4.517 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.036     ; 4.021      ;
; -4.278 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.036     ; 3.782      ;
; -4.278 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.036     ; 3.782      ;
; -4.278 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.036     ; 3.782      ;
; -4.278 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.036     ; 3.782      ;
; -4.278 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.036     ; 3.782      ;
; -4.206 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.038     ; 3.708      ;
; -4.206 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.038     ; 3.708      ;
; -4.206 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.038     ; 3.708      ;
; -4.206 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.038     ; 3.708      ;
; -4.206 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.038     ; 3.708      ;
; -4.206 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.038     ; 3.708      ;
; -4.196 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.850      ; 5.586      ;
; -4.196 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.850      ; 5.586      ;
; -4.196 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.850      ; 5.586      ;
; -4.196 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.850      ; 5.586      ;
; -4.196 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.850      ; 5.586      ;
; -4.196 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.850      ; 5.586      ;
; -4.196 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.850      ; 5.586      ;
; -4.196 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.850      ; 5.586      ;
; -4.163 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.041     ; 3.662      ;
; -4.163 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.041     ; 3.662      ;
; -4.163 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.041     ; 3.662      ;
; -4.163 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.041     ; 3.662      ;
; -4.163 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.041     ; 3.662      ;
; -4.133 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.848      ; 5.521      ;
; -4.133 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.848      ; 5.521      ;
; -4.133 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.848      ; 5.521      ;
; -4.133 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.848      ; 5.521      ;
; -4.133 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.848      ; 5.521      ;
; -4.133 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.848      ; 5.521      ;
; -4.124 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.845      ; 5.509      ;
; -4.124 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.845      ; 5.509      ;
; -4.089 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.915      ; 6.544      ;
; -4.089 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.915      ; 6.544      ;
; -4.089 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.915      ; 6.544      ;
; -4.089 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.915      ; 6.544      ;
; -4.089 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.915      ; 6.544      ;
; -4.089 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.915      ; 6.544      ;
; -4.089 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.915      ; 6.544      ;
; -4.089 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.915      ; 6.544      ;
; -4.026 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.913      ; 6.479      ;
; -4.026 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.913      ; 6.479      ;
; -4.026 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.913      ; 6.479      ;
; -4.026 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.913      ; 6.479      ;
; -4.026 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.913      ; 6.479      ;
; -4.026 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.913      ; 6.479      ;
; -4.017 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.910      ; 6.467      ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'sdClock'                                                                                                                  ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.601 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.643      ;
; -1.601 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.643      ;
; -1.601 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.643      ;
; -1.601 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.643      ;
; -1.601 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.643      ;
; -1.601 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.643      ;
; -1.601 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.643      ;
; -1.601 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.643      ;
; -1.472 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.514      ;
; -1.472 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.514      ;
; -1.472 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.514      ;
; -1.472 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.514      ;
; -1.472 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.514      ;
; -1.472 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.514      ;
; -1.472 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.514      ;
; -1.472 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.514      ;
; -1.310 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.350      ;
; -1.181 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.221      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'T80s:cpu1|IORQ_n'                                                                                                               ;
+--------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                       ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; -1.180 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 1.941      ; 3.661      ;
; -1.180 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 1.941      ; 3.661      ;
; -0.528 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 1.941      ; 3.009      ;
; -0.528 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 1.941      ; 3.009      ;
+--------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'T80s:cpu1|IORQ_n'                                                                                                                ;
+--------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                       ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; -0.188 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 3.391      ; 3.009      ;
; -0.188 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 3.391      ; 3.009      ;
; 0.464  ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 3.391      ; 3.661      ;
; 0.464  ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 3.391      ; 3.661      ;
+--------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'serialClkCount[15]'                                                                                                          ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; 0.257 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.988      ; 3.855      ;
; 0.257 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.988      ; 3.855      ;
; 0.257 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.988      ; 3.855      ;
; 0.257 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.988      ; 3.855      ;
; 0.257 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.988      ; 3.855      ;
; 0.257 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.988      ; 3.855      ;
; 0.568 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.990      ; 4.168      ;
; 0.568 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.990      ; 4.168      ;
; 0.568 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.990      ; 4.168      ;
; 0.568 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.990      ; 4.168      ;
; 0.568 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.990      ; 4.168      ;
; 0.757 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.988      ; 3.855      ;
; 0.757 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.988      ; 3.855      ;
; 0.757 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.988      ; 3.855      ;
; 0.757 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.988      ; 3.855      ;
; 0.757 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.988      ; 3.855      ;
; 0.757 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.988      ; 3.855      ;
; 0.940 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.980      ; 4.530      ;
; 0.940 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.980      ; 4.530      ;
; 0.949 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.983      ; 4.542      ;
; 0.949 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.983      ; 4.542      ;
; 0.949 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.983      ; 4.542      ;
; 0.949 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.983      ; 4.542      ;
; 0.949 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.983      ; 4.542      ;
; 0.949 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.983      ; 4.542      ;
; 1.012 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.985      ; 4.607      ;
; 1.012 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.985      ; 4.607      ;
; 1.012 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.985      ; 4.607      ;
; 1.012 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.985      ; 4.607      ;
; 1.012 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.985      ; 4.607      ;
; 1.012 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.985      ; 4.607      ;
; 1.012 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.985      ; 4.607      ;
; 1.012 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.985      ; 4.607      ;
; 1.068 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.990      ; 4.168      ;
; 1.068 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.990      ; 4.168      ;
; 1.068 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.990      ; 4.168      ;
; 1.068 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.990      ; 4.168      ;
; 1.068 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.990      ; 4.168      ;
; 1.440 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.980      ; 4.530      ;
; 1.440 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.980      ; 4.530      ;
; 1.449 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.983      ; 4.542      ;
; 1.449 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.983      ; 4.542      ;
; 1.449 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.983      ; 4.542      ;
; 1.449 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.983      ; 4.542      ;
; 1.449 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.983      ; 4.542      ;
; 1.449 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.983      ; 4.542      ;
; 1.512 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.985      ; 4.607      ;
; 1.512 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.985      ; 4.607      ;
; 1.512 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.985      ; 4.607      ;
; 1.512 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.985      ; 4.607      ;
; 1.512 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.985      ; 4.607      ;
; 1.512 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.985      ; 4.607      ;
; 1.512 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.985      ; 4.607      ;
; 1.512 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.985      ; 4.607      ;
; 1.944 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.918      ; 3.668      ;
; 1.944 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.918      ; 3.668      ;
; 1.944 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.918      ; 3.668      ;
; 1.944 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.918      ; 3.668      ;
; 1.944 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.918      ; 3.668      ;
; 1.944 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.918      ; 3.668      ;
; 2.255 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.920      ; 3.981      ;
; 2.255 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.920      ; 3.981      ;
; 2.255 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.920      ; 3.981      ;
; 2.255 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.920      ; 3.981      ;
; 2.255 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.920      ; 3.981      ;
; 2.611 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.918      ; 4.335      ;
; 2.611 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.918      ; 4.335      ;
; 2.611 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.918      ; 4.335      ;
; 2.611 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.918      ; 4.335      ;
; 2.611 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.918      ; 4.335      ;
; 2.611 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.918      ; 4.335      ;
; 2.627 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.910      ; 4.343      ;
; 2.627 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.910      ; 4.343      ;
; 2.636 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.913      ; 4.355      ;
; 2.636 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.913      ; 4.355      ;
; 2.636 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.913      ; 4.355      ;
; 2.636 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.913      ; 4.355      ;
; 2.636 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.913      ; 4.355      ;
; 2.636 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txByteSent      ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.913      ; 4.355      ;
; 2.699 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.915      ; 4.420      ;
; 2.699 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.915      ; 4.420      ;
; 2.699 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.915      ; 4.420      ;
; 2.699 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.915      ; 4.420      ;
; 2.699 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.915      ; 4.420      ;
; 2.699 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.915      ; 4.420      ;
; 2.699 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.915      ; 4.420      ;
; 2.699 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.915      ; 4.420      ;
; 2.922 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.920      ; 4.648      ;
; 2.922 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.920      ; 4.648      ;
; 2.922 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.920      ; 4.648      ;
; 2.922 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.920      ; 4.648      ;
; 2.922 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.920      ; 4.648      ;
; 3.294 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.910      ; 5.010      ;
; 3.294 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.910      ; 5.010      ;
; 3.303 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.913      ; 5.022      ;
; 3.303 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.913      ; 5.022      ;
; 3.303 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.913      ; 5.022      ;
; 3.303 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.913      ; 5.022      ;
; 3.303 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.913      ; 5.022      ;
; 3.303 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txByteSent      ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.913      ; 5.022      ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'sdClock'                                                                                                                  ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.915 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 2.221      ;
; 2.044 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 2.350      ;
; 2.206 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.514      ;
; 2.206 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.514      ;
; 2.206 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.514      ;
; 2.206 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.514      ;
; 2.206 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.514      ;
; 2.206 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.514      ;
; 2.206 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.514      ;
; 2.206 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.514      ;
; 2.335 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.643      ;
; 2.335 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.643      ;
; 2.335 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.643      ;
; 2.335 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.643      ;
; 2.335 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.643      ;
; 2.335 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.643      ;
; 2.335 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.643      ;
; 2.335 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.643      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg1   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg1   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg10  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg10  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg11  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg11  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg2   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg2   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg3   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg3   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg4   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg4   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg5   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg5   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg6   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg6   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg7   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg7   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg8   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg8   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg9   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg9   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg10 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg10 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg11 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg11 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg8  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg8  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg9  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg9  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg10 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg10 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg11 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg11 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg8  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg8  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg9  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg9  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg10 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg10 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg11 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg11 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg8  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg8  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg9  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg9  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg1  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'                                                                            ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------------+
; -2.192 ; -0.950       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[10]     ;
; -2.192 ; -0.950       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[10]     ;
; -2.192 ; -0.950       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[11]     ;
; -2.192 ; -0.950       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[11]     ;
; -2.192 ; -0.950       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[12]     ;
; -2.192 ; -0.950       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[12]     ;
; -2.192 ; -0.950       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[13]     ;
; -2.192 ; -0.950       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[13]     ;
; -2.192 ; -0.950       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[14]     ;
; -2.192 ; -0.950       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[14]     ;
; -2.192 ; -0.950       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[15]     ;
; -2.192 ; -0.950       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[15]     ;
; -2.192 ; -0.950       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[16]     ;
; -2.192 ; -0.950       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[16]     ;
; -2.192 ; -0.950       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[17]     ;
; -2.192 ; -0.950       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[17]     ;
; -2.192 ; -0.950       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[18]     ;
; -2.192 ; -0.950       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[18]     ;
; -2.192 ; -0.950       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[19]     ;
; -2.192 ; -0.950       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[19]     ;
; -2.192 ; -0.950       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[20]     ;
; -2.192 ; -0.950       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[20]     ;
; -2.192 ; -0.950       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[21]     ;
; -2.192 ; -0.950       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[21]     ;
; -2.192 ; -0.950       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[22]     ;
; -2.192 ; -0.950       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[22]     ;
; -2.192 ; -0.950       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[23]     ;
; -2.192 ; -0.950       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[23]     ;
; -2.192 ; -0.950       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[24]     ;
; -2.192 ; -0.950       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[24]     ;
; -2.192 ; -0.950       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[25]     ;
; -2.192 ; -0.950       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[25]     ;
; -2.192 ; -0.950       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[26]     ;
; -2.192 ; -0.950       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[26]     ;
; -2.192 ; -0.950       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[27]     ;
; -2.192 ; -0.950       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[27]     ;
; -2.192 ; -0.950       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[28]     ;
; -2.192 ; -0.950       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[28]     ;
; -2.192 ; -0.950       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[29]     ;
; -2.192 ; -0.950       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[29]     ;
; -2.192 ; -0.950       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[30]     ;
; -2.192 ; -0.950       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[30]     ;
; -2.192 ; -0.950       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[31]     ;
; -2.192 ; -0.950       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[31]     ;
; -2.192 ; -0.950       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[9]      ;
; -2.192 ; -0.950       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[9]      ;
; -2.192 ; -0.950       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_read      ;
; -2.192 ; -0.950       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_read      ;
; -2.192 ; -0.950       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_write     ;
; -2.192 ; -0.950       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_write     ;
; -2.192 ; -0.950       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[0]  ;
; -2.192 ; -0.950       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[0]  ;
; -2.192 ; -0.950       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[1]  ;
; -2.192 ; -0.950       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[1]  ;
; -2.192 ; -0.950       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[2]  ;
; -2.192 ; -0.950       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[2]  ;
; -2.192 ; -0.950       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[3]  ;
; -2.192 ; -0.950       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[3]  ;
; -2.192 ; -0.950       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[4]  ;
; -2.192 ; -0.950       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[4]  ;
; -2.192 ; -0.950       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[5]  ;
; -2.192 ; -0.950       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[5]  ;
; -2.192 ; -0.950       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[6]  ;
; -2.192 ; -0.950       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[6]  ;
; -2.192 ; -0.950       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[7]  ;
; -2.192 ; -0.950       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[7]  ;
; -2.192 ; -0.950       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_write_flag ;
; -2.192 ; -0.950       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_write_flag ;
; -2.184 ; -0.942       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag  ;
; -2.184 ; -0.942       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag  ;
; -1.393 ; -0.151       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]       ;
; -1.393 ; -0.151       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]       ;
; -1.393 ; -0.151       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]       ;
; -1.393 ; -0.151       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]       ;
; -1.393 ; -0.151       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]       ;
; -1.393 ; -0.151       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]       ;
; -1.393 ; -0.151       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]       ;
; -1.393 ; -0.151       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]       ;
; -1.393 ; -0.151       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]       ;
; -1.393 ; -0.151       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]       ;
; -1.393 ; -0.151       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]       ;
; -1.393 ; -0.151       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]       ;
; -1.393 ; -0.151       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]       ;
; -1.393 ; -0.151       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]       ;
; -1.393 ; -0.151       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]       ;
; -1.393 ; -0.151       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]       ;
; -1.393 ; -0.151       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0] ;
; -1.393 ; -0.151       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0] ;
; -1.393 ; -0.151       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1] ;
; -1.393 ; -0.151       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1] ;
; -1.393 ; -0.151       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2] ;
; -1.393 ; -0.151       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2] ;
; -1.393 ; -0.151       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3] ;
; -1.393 ; -0.151       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3] ;
; -1.393 ; -0.151       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4] ;
; -1.393 ; -0.151       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4] ;
; -1.393 ; -0.151       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5] ;
; -1.393 ; -0.151       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5] ;
; -1.341 ; -0.099       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[5]    ;
; -1.341 ; -0.099       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[5]    ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'cpuClock'                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'serialClkCount[15]'                                                                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sdClock'                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; rxd1         ; clk        ; 8.514 ; 8.514 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 7.486 ; 7.486 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 5.026 ; 5.026 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 5.405 ; 5.405 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 5.367 ; 5.367 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 5.644 ; 5.644 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 6.379 ; 6.379 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 5.666 ; 5.666 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 7.486 ; 7.486 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 7.129 ; 7.129 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 9.099 ; 9.099 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 8.900 ; 8.900 ; Rise       ; sdClock         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; rxd1         ; clk        ; -5.844 ; -5.844 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -4.759 ; -4.759 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -4.759 ; -4.759 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -5.137 ; -5.137 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -5.097 ; -5.097 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -5.373 ; -5.373 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -6.112 ; -6.112 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -5.397 ; -5.397 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -6.500 ; -6.500 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -5.830 ; -5.830 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -5.683 ; -5.683 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -4.612 ; -4.612 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                     ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 10.072 ; 10.072 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 12.976 ; 12.976 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 13.435 ; 13.435 ; Fall       ; T80s:cpu1|IORQ_n   ;
; rts1             ; clk                ; 8.933  ; 8.933  ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 11.526 ; 11.526 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 14.430 ; 14.430 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 14.889 ; 14.889 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 11.190 ; 11.190 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 11.190 ; 11.190 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 7.680  ; 7.680  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 7.057  ; 7.057  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 7.312  ; 7.312  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 7.607  ; 7.607  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 8.816  ; 8.816  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 7.552  ; 7.552  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 7.621  ; 7.621  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 10.530 ; 10.530 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 10.156 ; 10.156 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 9.339  ; 9.339  ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 10.595 ; 10.595 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 9.646  ; 9.646  ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 9.956  ; 9.956  ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 10.465 ; 10.465 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 9.516  ; 9.516  ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 10.954 ; 10.954 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 10.638 ; 10.638 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 10.863 ; 10.863 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 10.954 ; 10.954 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 10.470 ; 10.470 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 10.476 ; 10.476 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 10.708 ; 10.708 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 10.926 ; 10.926 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 10.646 ; 10.646 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 8.572  ; 8.572  ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 8.958  ; 8.958  ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 9.985  ; 9.985  ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 9.529  ; 9.529  ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 9.430  ; 9.430  ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+-------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                             ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 10.072 ; 10.072 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 12.976 ; 12.976 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 13.435 ; 13.435 ; Fall       ; T80s:cpu1|IORQ_n   ;
; rts1             ; clk                ; 8.933  ; 8.933  ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 11.305 ; 11.305 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 8.542  ; 8.542  ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 8.573  ; 8.573  ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 7.057  ; 7.057  ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 11.190 ; 11.190 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 7.680  ; 7.680  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 7.057  ; 7.057  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 7.312  ; 7.312  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 7.607  ; 7.607  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 8.816  ; 8.816  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 7.552  ; 7.552  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 7.621  ; 7.621  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 10.530 ; 10.530 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 10.156 ; 10.156 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 9.339  ; 9.339  ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 10.595 ; 10.595 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 9.646  ; 9.646  ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 9.956  ; 9.956  ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 10.465 ; 10.465 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 9.516  ; 9.516  ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 10.470 ; 10.470 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 10.638 ; 10.638 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 10.863 ; 10.863 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 10.954 ; 10.954 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 10.470 ; 10.470 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 10.476 ; 10.476 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 10.708 ; 10.708 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 10.926 ; 10.926 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 10.646 ; 10.646 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 8.572  ; 8.572  ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 8.958  ; 8.958  ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 9.795  ; 9.795  ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 9.529  ; 9.529  ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 9.430  ; 9.430  ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 11.648 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 12.033 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 11.659 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 11.648 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 11.648 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 11.659 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 12.023 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 12.053 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 12.053 ;      ; Rise       ; cpuClock        ;
+--------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 10.194 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 10.579 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 10.205 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 10.194 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 10.194 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 10.205 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 10.569 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 10.599 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 10.599 ;      ; Rise       ; cpuClock        ;
+--------------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 11.648    ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 12.033    ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 11.659    ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 11.648    ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 11.648    ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 11.659    ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 12.023    ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 12.053    ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 12.053    ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 10.194    ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 10.579    ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 10.205    ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 10.194    ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 10.194    ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 10.205    ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 10.569    ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 10.599    ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 10.599    ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------+
; Fast Model Setup Summary                    ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; cpuClock           ; -4.648 ; -1157.829     ;
; sdClock            ; -2.146 ; -158.153      ;
; serialClkCount[15] ; -2.030 ; -269.440      ;
; clk                ; -1.798 ; -74.033       ;
; T80s:cpu1|IORQ_n   ; -1.404 ; -46.070       ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Hold Summary                     ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -1.332 ; -19.183       ;
; serialClkCount[15] ; -0.239 ; -0.469        ;
; cpuClock           ; -0.195 ; -0.195        ;
; T80s:cpu1|IORQ_n   ; -0.188 ; -0.665        ;
; sdClock            ; 0.215  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Recovery Summary                 ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; serialClkCount[15] ; -1.437 ; -36.422       ;
; T80s:cpu1|IORQ_n   ; -0.192 ; -0.384        ;
; sdClock            ; 0.000  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Removal Summary                  ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; serialClkCount[15] ; -0.225 ; -2.187        ;
; T80s:cpu1|IORQ_n   ; 0.449  ; 0.000         ;
; sdClock            ; 0.750  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -1.423 ; -582.812      ;
; T80s:cpu1|IORQ_n   ; -0.946 ; -99.716       ;
; cpuClock           ; -0.500 ; -346.000      ;
; serialClkCount[15] ; -0.500 ; -178.000      ;
; sdClock            ; -0.500 ; -142.000      ;
+--------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'cpuClock'                                                                                                                          ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.648 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 5.672      ;
; -4.644 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 5.668      ;
; -4.633 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.015     ; 5.650      ;
; -4.624 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 5.652      ;
; -4.619 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 5.643      ;
; -4.618 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 5.646      ;
; -4.615 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 5.639      ;
; -4.607 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 5.641      ;
; -4.604 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.015     ; 5.621      ;
; -4.603 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 5.637      ;
; -4.596 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 5.627      ;
; -4.595 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 5.623      ;
; -4.592 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 5.619      ;
; -4.589 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 5.617      ;
; -4.583 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 5.611      ;
; -4.583 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 5.621      ;
; -4.577 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 5.615      ;
; -4.575 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.015     ; 5.592      ;
; -4.570 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 5.593      ;
; -4.567 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 5.598      ;
; -4.555 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.596      ;
; -4.554 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 5.574      ;
; -4.554 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 5.582      ;
; -4.550 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 5.570      ;
; -4.548 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 5.594      ;
; -4.547 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.020     ; 5.559      ;
; -4.546 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.020     ; 5.558      ;
; -4.546 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.015     ; 5.563      ;
; -4.544 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 5.590      ;
; -4.543 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.020     ; 5.555      ;
; -4.542 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 5.580      ;
; -4.541 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 5.564      ;
; -4.540 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.020     ; 5.552      ;
; -4.539 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 5.552      ;
; -4.535 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 5.559      ;
; -4.534 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 5.561      ;
; -4.533 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.572      ;
; -4.532 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.015     ; 5.549      ;
; -4.531 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 5.559      ;
; -4.530 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 5.554      ;
; -4.529 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 5.562      ;
; -4.525 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|A[3]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.251     ; 4.306      ;
; -4.524 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 5.574      ;
; -4.524 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 5.548      ;
; -4.523 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|A[3]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.254     ; 4.301      ;
; -4.518 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|A[4]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.251     ; 4.299      ;
; -4.518 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 5.568      ;
; -4.518 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.020     ; 5.530      ;
; -4.517 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.020     ; 5.529      ;
; -4.516 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|A[6]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.251     ; 4.297      ;
; -4.516 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|A[4]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.254     ; 4.294      ;
; -4.514 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.020     ; 5.526      ;
; -4.514 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.020     ; 5.526      ;
; -4.514 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|A[6]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.254     ; 4.292      ;
; -4.513 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|A[7]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.251     ; 4.294      ;
; -4.511 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.020     ; 5.523      ;
; -4.511 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|A[7]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.254     ; 4.289      ;
; -4.510 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|A[5]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.251     ; 4.291      ;
; -4.510 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.020     ; 5.522      ;
; -4.508 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|A[5]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.254     ; 4.286      ;
; -4.506 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 5.528      ;
; -4.506 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 5.530      ;
; -4.505 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 5.527      ;
; -4.503 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.015     ; 5.520      ;
; -4.502 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 5.529      ;
; -4.502 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 5.524      ;
; -4.502 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 5.530      ;
; -4.501 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|A[3]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.253     ; 4.280      ;
; -4.499 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 5.521      ;
; -4.496 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 5.512      ;
; -4.496 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.015     ; 5.513      ;
; -4.496 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.021      ; 5.549      ;
; -4.495 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.015     ; 5.512      ;
; -4.495 ; T80s:cpu1|T80:u0|IR[7]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 5.523      ;
; -4.494 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 5.522      ;
; -4.494 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 5.528      ;
; -4.494 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|A[3]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.254     ; 4.272      ;
; -4.494 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|A[4]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.253     ; 4.273      ;
; -4.492 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|A[6]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.253     ; 4.271      ;
; -4.491 ; T80s:cpu1|T80:u0|IR[7]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 5.519      ;
; -4.491 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 5.518      ;
; -4.490 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 5.518      ;
; -4.490 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 5.528      ;
; -4.489 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 5.513      ;
; -4.489 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|A[7]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.253     ; 4.268      ;
; -4.487 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 5.514      ;
; -4.487 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|A[4]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.254     ; 4.265      ;
; -4.486 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|A[5]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.253     ; 4.265      ;
; -4.485 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.020     ; 5.497      ;
; -4.485 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|A[6]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.254     ; 4.263      ;
; -4.484 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 5.507      ;
; -4.484 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 5.507      ;
; -4.483 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 5.510      ;
; -4.483 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 5.533      ;
; -4.483 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|A[3]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.253     ; 4.262      ;
; -4.482 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|A[3]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.244     ; 4.270      ;
; -4.482 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|A[7]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.254     ; 4.260      ;
; -4.481 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 5.494      ;
; -4.481 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.020     ; 5.493      ;
; -4.481 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|A[3]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.252     ; 4.261      ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sdClock'                                                                                                                                            ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                         ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; -2.146 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[0]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.009     ; 1.669      ;
; -2.146 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[2]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.009     ; 1.669      ;
; -2.063 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[1]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.016     ; 1.579      ;
; -2.063 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[2]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.016     ; 1.579      ;
; -2.063 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[3]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.016     ; 1.579      ;
; -2.063 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[4]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.016     ; 1.579      ;
; -2.063 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[5]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.016     ; 1.579      ;
; -2.063 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[6]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.016     ; 1.579      ;
; -2.063 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[7]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.016     ; 1.579      ;
; -1.966 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[1]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.006     ; 1.492      ;
; -1.966 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[3]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.006     ; 1.492      ;
; -1.966 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[4]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.006     ; 1.492      ;
; -1.966 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[5]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.006     ; 1.492      ;
; -1.966 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[6]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.006     ; 1.492      ;
; -1.966 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[7]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.006     ; 1.492      ;
; -1.888 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[6]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.020     ; 1.400      ;
; -1.888 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[7]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.020     ; 1.400      ;
; -1.888 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[8]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.020     ; 1.400      ;
; -1.888 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[5]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.020     ; 1.400      ;
; -1.881 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[0]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.021     ; 1.392      ;
; -1.881 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[2]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.021     ; 1.392      ;
; -1.881 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[3]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.021     ; 1.392      ;
; -1.881 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[4]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.021     ; 1.392      ;
; -1.881 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[9]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.021     ; 1.392      ;
; -1.881 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[1]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.021     ; 1.392      ;
; -1.822 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[0]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.024     ; 1.330      ;
; -1.805 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.receive_byte            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.019     ; 1.318      ;
; -1.781 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.write_block_byte        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.004     ; 1.309      ;
; -1.772 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[0]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.451     ; 1.853      ;
; -1.772 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[2]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.451     ; 1.853      ;
; -1.745 ; sd_controller:sd1|din_latched[0]  ; sd_controller:sd1|data_sig[0]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.024     ; 1.253      ;
; -1.695 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[1]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.448     ; 1.779      ;
; -1.695 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[3]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.448     ; 1.779      ;
; -1.695 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[4]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.448     ; 1.779      ;
; -1.695 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[5]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.448     ; 1.779      ;
; -1.695 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[6]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.448     ; 1.779      ;
; -1.695 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[7]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.448     ; 1.779      ;
; -1.662 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[6]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.462     ; 1.732      ;
; -1.662 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[7]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.462     ; 1.732      ;
; -1.662 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[8]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.462     ; 1.732      ;
; -1.662 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[5]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.462     ; 1.732      ;
; -1.655 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[0]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.463     ; 1.724      ;
; -1.655 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[2]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.463     ; 1.724      ;
; -1.655 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[3]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.463     ; 1.724      ;
; -1.655 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[4]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.463     ; 1.724      ;
; -1.655 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[9]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.463     ; 1.724      ;
; -1.655 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[1]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.463     ; 1.724      ;
; -1.627 ; sd_controller:sd1|din_latched[6]  ; sd_controller:sd1|data_sig[6]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.016     ; 1.143      ;
; -1.556 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.write_block_wait ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.451     ; 1.637      ;
; -1.556 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.read_block_data  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.451     ; 1.637      ;
; -1.556 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.idle             ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.451     ; 1.637      ;
; -1.556 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.rst              ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.451     ; 1.637      ;
; -1.475 ; sd_controller:sd1|byte_counter[9] ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.012      ; 2.519      ;
; -1.475 ; sd_controller:sd1|byte_counter[9] ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.012      ; 2.519      ;
; -1.422 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.write_block_data        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.019     ; 0.935      ;
; -1.398 ; sd_controller:sd1|byte_counter[9] ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; 0.015      ; 2.445      ;
; -1.398 ; sd_controller:sd1|byte_counter[9] ; sd_controller:sd1|bit_counter[3]                ; sdClock          ; sdClock     ; 1.000        ; 0.015      ; 2.445      ;
; -1.398 ; sd_controller:sd1|byte_counter[9] ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.015      ; 2.445      ;
; -1.398 ; sd_controller:sd1|byte_counter[9] ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.015      ; 2.445      ;
; -1.398 ; sd_controller:sd1|byte_counter[9] ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.015      ; 2.445      ;
; -1.398 ; sd_controller:sd1|byte_counter[9] ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.015      ; 2.445      ;
; -1.389 ; sd_controller:sd1|byte_counter[9] ; sd_controller:sd1|data_sig[1]                   ; sdClock          ; sdClock     ; 1.000        ; 0.005      ; 2.426      ;
; -1.389 ; sd_controller:sd1|byte_counter[9] ; sd_controller:sd1|data_sig[2]                   ; sdClock          ; sdClock     ; 1.000        ; 0.005      ; 2.426      ;
; -1.389 ; sd_controller:sd1|byte_counter[9] ; sd_controller:sd1|data_sig[3]                   ; sdClock          ; sdClock     ; 1.000        ; 0.005      ; 2.426      ;
; -1.389 ; sd_controller:sd1|byte_counter[9] ; sd_controller:sd1|data_sig[4]                   ; sdClock          ; sdClock     ; 1.000        ; 0.005      ; 2.426      ;
; -1.389 ; sd_controller:sd1|byte_counter[9] ; sd_controller:sd1|data_sig[5]                   ; sdClock          ; sdClock     ; 1.000        ; 0.005      ; 2.426      ;
; -1.389 ; sd_controller:sd1|byte_counter[9] ; sd_controller:sd1|data_sig[6]                   ; sdClock          ; sdClock     ; 1.000        ; 0.005      ; 2.426      ;
; -1.389 ; sd_controller:sd1|byte_counter[9] ; sd_controller:sd1|data_sig[7]                   ; sdClock          ; sdClock     ; 1.000        ; 0.005      ; 2.426      ;
; -1.364 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 2.407      ;
; -1.364 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 2.407      ;
; -1.355 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 2.398      ;
; -1.355 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 2.398      ;
; -1.349 ; sd_controller:sd1|bit_counter[0]  ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.381      ;
; -1.349 ; sd_controller:sd1|bit_counter[0]  ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.381      ;
; -1.342 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.371      ;
; -1.342 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.371      ;
; -1.334 ; sd_controller:sd1|byte_counter[9] ; sd_controller:sd1|byte_counter[6]               ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 2.367      ;
; -1.334 ; sd_controller:sd1|byte_counter[9] ; sd_controller:sd1|byte_counter[7]               ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 2.367      ;
; -1.334 ; sd_controller:sd1|byte_counter[9] ; sd_controller:sd1|byte_counter[8]               ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 2.367      ;
; -1.334 ; sd_controller:sd1|byte_counter[9] ; sd_controller:sd1|byte_counter[5]               ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 2.367      ;
; -1.331 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.360      ;
; -1.331 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.360      ;
; -1.327 ; sd_controller:sd1|byte_counter[9] ; sd_controller:sd1|byte_counter[0]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.359      ;
; -1.327 ; sd_controller:sd1|byte_counter[9] ; sd_controller:sd1|byte_counter[2]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.359      ;
; -1.327 ; sd_controller:sd1|byte_counter[9] ; sd_controller:sd1|byte_counter[3]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.359      ;
; -1.327 ; sd_controller:sd1|byte_counter[9] ; sd_controller:sd1|byte_counter[4]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.359      ;
; -1.327 ; sd_controller:sd1|byte_counter[9] ; sd_controller:sd1|byte_counter[9]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.359      ;
; -1.327 ; sd_controller:sd1|byte_counter[9] ; sd_controller:sd1|byte_counter[1]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.359      ;
; -1.327 ; sd_controller:sd1|bit_counter[6]  ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.356      ;
; -1.327 ; sd_controller:sd1|bit_counter[6]  ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.356      ;
; -1.314 ; sd_controller:sd1|bit_counter[3]  ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.343      ;
; -1.314 ; sd_controller:sd1|bit_counter[3]  ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.343      ;
; -1.303 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.read_block_wait  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.451     ; 1.384      ;
; -1.303 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.write_block_init ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.451     ; 1.384      ;
; -1.302 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|cmd_out[27]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.331      ;
; -1.302 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|cmd_out[28]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.331      ;
; -1.302 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|cmd_out[29]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.331      ;
; -1.302 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|cmd_out[30]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.331      ;
; -1.302 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|cmd_out[31]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.331      ;
; -1.302 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|cmd_out[32]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.331      ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'serialClkCount[15]'                                                                                                       ;
+--------+------------------------+-------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                       ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------------------+--------------+--------------------+--------------+------------+------------+
; -2.030 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~33  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.385     ; 2.177      ;
; -2.003 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~14  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.391     ; 2.144      ;
; -1.989 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~33  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.385     ; 2.136      ;
; -1.962 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~14  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.391     ; 2.103      ;
; -1.961 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~33  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.388     ; 2.105      ;
; -1.934 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~14  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.394     ; 2.072      ;
; -1.917 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~36  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.382     ; 2.067      ;
; -1.890 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~130 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.410     ; 2.012      ;
; -1.876 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~36  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.382     ; 2.026      ;
; -1.852 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~129 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.411     ; 1.973      ;
; -1.849 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~130 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.410     ; 1.971      ;
; -1.848 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~36  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.385     ; 1.995      ;
; -1.821 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~130 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.413     ; 1.940      ;
; -1.811 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~129 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.411     ; 1.932      ;
; -1.806 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~16  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.408     ; 1.930      ;
; -1.806 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~17  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.408     ; 1.930      ;
; -1.806 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~20  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.408     ; 1.930      ;
; -1.806 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~19  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.408     ; 1.930      ;
; -1.806 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~18  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.408     ; 1.930      ;
; -1.806 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~15  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.408     ; 1.930      ;
; -1.806 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~13  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.408     ; 1.930      ;
; -1.783 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~129 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.414     ; 1.901      ;
; -1.782 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~96  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.405     ; 1.909      ;
; -1.782 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~94  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.405     ; 1.909      ;
; -1.782 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~97  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.405     ; 1.909      ;
; -1.782 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~100 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.405     ; 1.909      ;
; -1.782 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~99  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.405     ; 1.909      ;
; -1.782 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~98  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.405     ; 1.909      ;
; -1.782 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~95  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.405     ; 1.909      ;
; -1.782 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~93  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.405     ; 1.909      ;
; -1.768 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~138 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.411     ; 1.889      ;
; -1.765 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~16  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.408     ; 1.889      ;
; -1.765 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~17  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.408     ; 1.889      ;
; -1.765 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~20  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.408     ; 1.889      ;
; -1.765 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~19  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.408     ; 1.889      ;
; -1.765 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~18  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.408     ; 1.889      ;
; -1.765 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~15  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.408     ; 1.889      ;
; -1.765 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~13  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.408     ; 1.889      ;
; -1.749 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~120 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.406     ; 1.875      ;
; -1.749 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~118 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.406     ; 1.875      ;
; -1.749 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~121 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.409     ; 1.872      ;
; -1.749 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~124 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.409     ; 1.872      ;
; -1.749 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~123 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.409     ; 1.872      ;
; -1.749 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~122 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.406     ; 1.875      ;
; -1.749 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~119 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.406     ; 1.875      ;
; -1.749 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~117 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.406     ; 1.875      ;
; -1.741 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~96  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.405     ; 1.868      ;
; -1.741 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~94  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.405     ; 1.868      ;
; -1.741 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~97  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.405     ; 1.868      ;
; -1.741 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~100 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.405     ; 1.868      ;
; -1.741 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~99  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.405     ; 1.868      ;
; -1.741 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~98  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.405     ; 1.868      ;
; -1.741 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~95  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.405     ; 1.868      ;
; -1.741 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~93  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.405     ; 1.868      ;
; -1.737 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~16  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.411     ; 1.858      ;
; -1.737 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~17  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.411     ; 1.858      ;
; -1.737 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~20  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.411     ; 1.858      ;
; -1.737 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~19  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.411     ; 1.858      ;
; -1.737 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~18  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.411     ; 1.858      ;
; -1.737 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~15  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.411     ; 1.858      ;
; -1.737 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~13  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.411     ; 1.858      ;
; -1.727 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~138 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.411     ; 1.848      ;
; -1.713 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~46  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.391     ; 1.854      ;
; -1.713 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~96  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.408     ; 1.837      ;
; -1.713 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~94  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.408     ; 1.837      ;
; -1.713 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~97  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.408     ; 1.837      ;
; -1.713 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~100 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.408     ; 1.837      ;
; -1.713 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~99  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.408     ; 1.837      ;
; -1.713 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~98  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.408     ; 1.837      ;
; -1.713 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~95  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.408     ; 1.837      ;
; -1.713 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~93  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.408     ; 1.837      ;
; -1.708 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~120 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.406     ; 1.834      ;
; -1.708 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~118 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.406     ; 1.834      ;
; -1.708 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~121 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.409     ; 1.831      ;
; -1.708 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~124 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.409     ; 1.831      ;
; -1.708 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~123 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.409     ; 1.831      ;
; -1.708 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~122 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.406     ; 1.834      ;
; -1.708 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~119 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.406     ; 1.834      ;
; -1.708 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~117 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.406     ; 1.834      ;
; -1.702 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~32  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.405     ; 1.829      ;
; -1.702 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~30  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.405     ; 1.829      ;
; -1.702 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~35  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.405     ; 1.829      ;
; -1.702 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~34  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.405     ; 1.829      ;
; -1.702 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~31  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.405     ; 1.829      ;
; -1.702 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~29  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.405     ; 1.829      ;
; -1.699 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~138 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.414     ; 1.817      ;
; -1.690 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~136 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.410     ; 1.812      ;
; -1.690 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~134 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.410     ; 1.812      ;
; -1.690 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~137 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.410     ; 1.812      ;
; -1.690 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~140 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.410     ; 1.812      ;
; -1.690 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~139 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.410     ; 1.812      ;
; -1.690 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~135 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.410     ; 1.812      ;
; -1.690 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~133 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.410     ; 1.812      ;
; -1.689 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~112 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.410     ; 1.811      ;
; -1.689 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~110 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.410     ; 1.811      ;
; -1.689 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~113 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.410     ; 1.811      ;
; -1.689 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~116 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.410     ; 1.811      ;
; -1.689 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~115 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.410     ; 1.811      ;
; -1.689 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~114 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.410     ; 1.811      ;
; -1.689 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~111 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.410     ; 1.811      ;
+--------+------------------------+-------------------------------+--------------+--------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                          ;
+--------+-----------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                                                                                 ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -1.798 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -0.711     ; 1.619      ;
; -1.762 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -0.711     ; 1.583      ;
; -1.733 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -0.711     ; 1.554      ;
; -1.600 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -0.711     ; 1.421      ;
; -1.531 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -0.711     ; 1.352      ;
; -1.433 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -0.711     ; 1.254      ;
; -0.510 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg11  ; cpuClock           ; clk         ; 1.000        ; -0.213     ; 1.296      ;
; -0.510 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg10  ; cpuClock           ; clk         ; 1.000        ; -0.213     ; 1.296      ;
; -0.510 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg9   ; cpuClock           ; clk         ; 1.000        ; -0.213     ; 1.296      ;
; -0.510 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg8   ; cpuClock           ; clk         ; 1.000        ; -0.213     ; 1.296      ;
; -0.510 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg7   ; cpuClock           ; clk         ; 1.000        ; -0.213     ; 1.296      ;
; -0.510 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg6   ; cpuClock           ; clk         ; 1.000        ; -0.213     ; 1.296      ;
; -0.510 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg5   ; cpuClock           ; clk         ; 1.000        ; -0.213     ; 1.296      ;
; -0.510 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg4   ; cpuClock           ; clk         ; 1.000        ; -0.213     ; 1.296      ;
; -0.510 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg3   ; cpuClock           ; clk         ; 1.000        ; -0.213     ; 1.296      ;
; -0.510 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg2   ; cpuClock           ; clk         ; 1.000        ; -0.213     ; 1.296      ;
; -0.510 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg1   ; cpuClock           ; clk         ; 1.000        ; -0.213     ; 1.296      ;
; -0.510 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg0   ; cpuClock           ; clk         ; 1.000        ; -0.213     ; 1.296      ;
; -0.501 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg11 ; cpuClock           ; clk         ; 1.000        ; -0.226     ; 1.274      ;
; -0.501 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg10 ; cpuClock           ; clk         ; 1.000        ; -0.226     ; 1.274      ;
; -0.501 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg9  ; cpuClock           ; clk         ; 1.000        ; -0.226     ; 1.274      ;
; -0.501 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg8  ; cpuClock           ; clk         ; 1.000        ; -0.226     ; 1.274      ;
; -0.501 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg7  ; cpuClock           ; clk         ; 1.000        ; -0.226     ; 1.274      ;
; -0.501 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg6  ; cpuClock           ; clk         ; 1.000        ; -0.226     ; 1.274      ;
; -0.501 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg5  ; cpuClock           ; clk         ; 1.000        ; -0.226     ; 1.274      ;
; -0.501 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg4  ; cpuClock           ; clk         ; 1.000        ; -0.226     ; 1.274      ;
; -0.501 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg3  ; cpuClock           ; clk         ; 1.000        ; -0.226     ; 1.274      ;
; -0.501 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg2  ; cpuClock           ; clk         ; 1.000        ; -0.226     ; 1.274      ;
; -0.501 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg1  ; cpuClock           ; clk         ; 1.000        ; -0.226     ; 1.274      ;
; -0.501 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg0  ; cpuClock           ; clk         ; 1.000        ; -0.226     ; 1.274      ;
; -0.489 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg11  ; cpuClock           ; clk         ; 1.000        ; -0.205     ; 1.283      ;
; -0.489 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg10  ; cpuClock           ; clk         ; 1.000        ; -0.205     ; 1.283      ;
; -0.489 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg9   ; cpuClock           ; clk         ; 1.000        ; -0.205     ; 1.283      ;
; -0.489 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg8   ; cpuClock           ; clk         ; 1.000        ; -0.205     ; 1.283      ;
; -0.489 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg7   ; cpuClock           ; clk         ; 1.000        ; -0.205     ; 1.283      ;
; -0.489 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg6   ; cpuClock           ; clk         ; 1.000        ; -0.205     ; 1.283      ;
; -0.489 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg5   ; cpuClock           ; clk         ; 1.000        ; -0.205     ; 1.283      ;
; -0.489 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg4   ; cpuClock           ; clk         ; 1.000        ; -0.205     ; 1.283      ;
; -0.489 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg3   ; cpuClock           ; clk         ; 1.000        ; -0.205     ; 1.283      ;
; -0.489 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg2   ; cpuClock           ; clk         ; 1.000        ; -0.205     ; 1.283      ;
; -0.489 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg1   ; cpuClock           ; clk         ; 1.000        ; -0.205     ; 1.283      ;
; -0.489 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg0   ; cpuClock           ; clk         ; 1.000        ; -0.205     ; 1.283      ;
; -0.475 ; bufferedUART:io1|rxFilter[0]      ; bufferedUART:io1|rxFilter[0]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.507      ;
; -0.475 ; bufferedUART:io1|rxFilter[0]      ; bufferedUART:io1|rxFilter[2]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.507      ;
; -0.475 ; bufferedUART:io1|rxFilter[0]      ; bufferedUART:io1|rxFilter[4]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.507      ;
; -0.475 ; bufferedUART:io1|rxFilter[0]      ; bufferedUART:io1|rxFilter[5]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.507      ;
; -0.475 ; bufferedUART:io1|rxFilter[0]      ; bufferedUART:io1|rxFilter[1]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.507      ;
; -0.475 ; bufferedUART:io1|rxFilter[0]      ; bufferedUART:io1|rxFilter[3]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.507      ;
; -0.440 ; bufferedUART:io1|rxInPointer[1]   ; bufferedUART:io1|n_rts                                                                                                  ; serialClkCount[15] ; clk         ; 1.000        ; 0.099      ; 1.571      ;
; -0.436 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg11  ; cpuClock           ; clk         ; 1.000        ; -0.229     ; 1.206      ;
; -0.436 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg10  ; cpuClock           ; clk         ; 1.000        ; -0.229     ; 1.206      ;
; -0.436 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg9   ; cpuClock           ; clk         ; 1.000        ; -0.229     ; 1.206      ;
; -0.436 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg8   ; cpuClock           ; clk         ; 1.000        ; -0.229     ; 1.206      ;
; -0.436 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg7   ; cpuClock           ; clk         ; 1.000        ; -0.229     ; 1.206      ;
; -0.436 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg6   ; cpuClock           ; clk         ; 1.000        ; -0.229     ; 1.206      ;
; -0.436 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg5   ; cpuClock           ; clk         ; 1.000        ; -0.229     ; 1.206      ;
; -0.436 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg4   ; cpuClock           ; clk         ; 1.000        ; -0.229     ; 1.206      ;
; -0.436 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg3   ; cpuClock           ; clk         ; 1.000        ; -0.229     ; 1.206      ;
; -0.436 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg2   ; cpuClock           ; clk         ; 1.000        ; -0.229     ; 1.206      ;
; -0.436 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg1   ; cpuClock           ; clk         ; 1.000        ; -0.229     ; 1.206      ;
; -0.436 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg0   ; cpuClock           ; clk         ; 1.000        ; -0.229     ; 1.206      ;
; -0.434 ; bufferedUART:io1|rxInPointer[0]   ; bufferedUART:io1|n_rts                                                                                                  ; serialClkCount[15] ; clk         ; 1.000        ; 0.099      ; 1.565      ;
; -0.409 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg11  ; cpuClock           ; clk         ; 1.000        ; -0.207     ; 1.201      ;
; -0.409 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg10  ; cpuClock           ; clk         ; 1.000        ; -0.207     ; 1.201      ;
; -0.409 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg9   ; cpuClock           ; clk         ; 1.000        ; -0.207     ; 1.201      ;
; -0.409 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg8   ; cpuClock           ; clk         ; 1.000        ; -0.207     ; 1.201      ;
; -0.409 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg7   ; cpuClock           ; clk         ; 1.000        ; -0.207     ; 1.201      ;
; -0.409 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg6   ; cpuClock           ; clk         ; 1.000        ; -0.207     ; 1.201      ;
; -0.409 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg5   ; cpuClock           ; clk         ; 1.000        ; -0.207     ; 1.201      ;
; -0.409 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg4   ; cpuClock           ; clk         ; 1.000        ; -0.207     ; 1.201      ;
; -0.409 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg3   ; cpuClock           ; clk         ; 1.000        ; -0.207     ; 1.201      ;
; -0.409 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg2   ; cpuClock           ; clk         ; 1.000        ; -0.207     ; 1.201      ;
; -0.409 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg1   ; cpuClock           ; clk         ; 1.000        ; -0.207     ; 1.201      ;
; -0.409 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg0   ; cpuClock           ; clk         ; 1.000        ; -0.207     ; 1.201      ;
; -0.408 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg11 ; cpuClock           ; clk         ; 1.000        ; -0.209     ; 1.198      ;
; -0.408 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg10 ; cpuClock           ; clk         ; 1.000        ; -0.209     ; 1.198      ;
; -0.408 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg9  ; cpuClock           ; clk         ; 1.000        ; -0.209     ; 1.198      ;
; -0.408 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg8  ; cpuClock           ; clk         ; 1.000        ; -0.209     ; 1.198      ;
; -0.408 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg7  ; cpuClock           ; clk         ; 1.000        ; -0.209     ; 1.198      ;
; -0.408 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg6  ; cpuClock           ; clk         ; 1.000        ; -0.209     ; 1.198      ;
; -0.408 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg5  ; cpuClock           ; clk         ; 1.000        ; -0.209     ; 1.198      ;
; -0.408 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg4  ; cpuClock           ; clk         ; 1.000        ; -0.209     ; 1.198      ;
; -0.408 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg3  ; cpuClock           ; clk         ; 1.000        ; -0.209     ; 1.198      ;
; -0.408 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg2  ; cpuClock           ; clk         ; 1.000        ; -0.209     ; 1.198      ;
; -0.408 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg1  ; cpuClock           ; clk         ; 1.000        ; -0.209     ; 1.198      ;
; -0.408 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg0  ; cpuClock           ; clk         ; 1.000        ; -0.209     ; 1.198      ;
; -0.405 ; bufferedUART:io1|rxFilter[2]      ; bufferedUART:io1|rxFilter[0]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.437      ;
; -0.405 ; bufferedUART:io1|rxFilter[2]      ; bufferedUART:io1|rxFilter[2]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.437      ;
; -0.405 ; bufferedUART:io1|rxFilter[2]      ; bufferedUART:io1|rxFilter[4]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.437      ;
; -0.405 ; bufferedUART:io1|rxFilter[2]      ; bufferedUART:io1|rxFilter[5]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.437      ;
; -0.405 ; bufferedUART:io1|rxFilter[2]      ; bufferedUART:io1|rxFilter[1]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.437      ;
; -0.405 ; bufferedUART:io1|rxFilter[2]      ; bufferedUART:io1|rxFilter[3]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.437      ;
; -0.391 ; T80s:cpu1|T80:u0|A[0]             ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg0  ; cpuClock           ; clk         ; 1.000        ; -0.243     ; 1.147      ;
; -0.390 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg11  ; cpuClock           ; clk         ; 1.000        ; -0.197     ; 1.192      ;
; -0.390 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg10  ; cpuClock           ; clk         ; 1.000        ; -0.197     ; 1.192      ;
; -0.390 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg9   ; cpuClock           ; clk         ; 1.000        ; -0.197     ; 1.192      ;
; -0.390 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg8   ; cpuClock           ; clk         ; 1.000        ; -0.197     ; 1.192      ;
; -0.390 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg7   ; cpuClock           ; clk         ; 1.000        ; -0.197     ; 1.192      ;
; -0.390 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg6   ; cpuClock           ; clk         ; 1.000        ; -0.197     ; 1.192      ;
; -0.390 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg5   ; cpuClock           ; clk         ; 1.000        ; -0.197     ; 1.192      ;
+--------+-----------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'T80s:cpu1|IORQ_n'                                                                                                                          ;
+--------+-----------------------------------+-----------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+------------------+------------------+--------------+------------+------------+
; -1.404 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|host_read_flag  ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.458     ; 1.478      ;
; -1.132 ; T80s:cpu1|T80:u0|A[0]             ; n_RomActive                       ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.444     ; 1.220      ;
; -1.111 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|address[17]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.148      ; 1.791      ;
; -1.111 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|address[18]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.148      ; 1.791      ;
; -1.077 ; T80s:cpu1|T80:u0|DO[7]            ; sd_controller:sd1|block_read      ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.155      ; 1.764      ;
; -1.076 ; T80s:cpu1|T80:u0|DO[7]            ; sd_controller:sd1|block_write     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.155      ; 1.763      ;
; -1.042 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.194     ; 1.880      ;
; -1.038 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.168     ; 1.902      ;
; -1.011 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.168     ; 1.875      ;
; -0.963 ; T80s:cpu1|T80:u0|DO[4]            ; sd_controller:sd1|block_read      ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.155      ; 1.650      ;
; -0.962 ; T80s:cpu1|T80:u0|DO[4]            ; sd_controller:sd1|block_write     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.155      ; 1.649      ;
; -0.961 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.194     ; 1.799      ;
; -0.941 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.194     ; 1.779      ;
; -0.935 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.194     ; 1.773      ;
; -0.924 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.194     ; 1.762      ;
; -0.923 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.190     ; 1.765      ;
; -0.922 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|host_write_flag ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.143      ; 1.597      ;
; -0.909 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.190     ; 1.751      ;
; -0.906 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.169     ; 1.769      ;
; -0.902 ; T80s:cpu1|T80:u0|DO[2]            ; sd_controller:sd1|block_read      ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.153      ; 1.587      ;
; -0.901 ; T80s:cpu1|T80:u0|DO[2]            ; sd_controller:sd1|block_write     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.153      ; 1.586      ;
; -0.899 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.194     ; 1.737      ;
; -0.899 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|address[25]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.157      ; 1.588      ;
; -0.899 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|address[26]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.157      ; 1.588      ;
; -0.899 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|address[27]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.157      ; 1.588      ;
; -0.899 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|address[28]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.157      ; 1.588      ;
; -0.899 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|address[29]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.157      ; 1.588      ;
; -0.899 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|address[30]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.157      ; 1.588      ;
; -0.899 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|address[31]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.157      ; 1.588      ;
; -0.898 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|address[19]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.157      ; 1.587      ;
; -0.898 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|address[20]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.157      ; 1.587      ;
; -0.898 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|address[21]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.157      ; 1.587      ;
; -0.898 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|address[22]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.157      ; 1.587      ;
; -0.898 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|address[23]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.157      ; 1.587      ;
; -0.898 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|address[24]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.157      ; 1.587      ;
; -0.856 ; T80s:cpu1|T80:u0|DO[1]            ; sd_controller:sd1|block_read      ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.165      ; 1.553      ;
; -0.855 ; T80s:cpu1|T80:u0|DO[1]            ; sd_controller:sd1|block_write     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.165      ; 1.552      ;
; -0.848 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.169     ; 1.711      ;
; -0.844 ; T80s:cpu1|T80:u0|DO[6]            ; sd_controller:sd1|block_read      ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.153      ; 1.529      ;
; -0.843 ; T80s:cpu1|T80:u0|DO[6]            ; sd_controller:sd1|block_write     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.153      ; 1.528      ;
; -0.832 ; T80s:cpu1|T80:u0|DO[3]            ; sd_controller:sd1|block_read      ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.158      ; 1.522      ;
; -0.831 ; T80s:cpu1|T80:u0|DO[3]            ; sd_controller:sd1|block_write     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.158      ; 1.521      ;
; -0.804 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.194     ; 1.642      ;
; -0.791 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.194     ; 1.629      ;
; -0.789 ; T80s:cpu1|T80:u0|DO[2]            ; sd_controller:sd1|address[11]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.149      ; 1.470      ;
; -0.773 ; T80s:cpu1|T80:u0|DO[7]            ; sd_controller:sd1|address[16]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.151      ; 1.456      ;
; -0.720 ; T80s:cpu1|T80:u0|DO[1]            ; sd_controller:sd1|address[18]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.151      ; 1.403      ;
; -0.719 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|din_latched[0]  ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.143      ; 1.394      ;
; -0.719 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|din_latched[1]  ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.143      ; 1.394      ;
; -0.719 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|din_latched[2]  ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.143      ; 1.394      ;
; -0.719 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|din_latched[3]  ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.143      ; 1.394      ;
; -0.719 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|din_latched[4]  ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.143      ; 1.394      ;
; -0.719 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|din_latched[5]  ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.143      ; 1.394      ;
; -0.719 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|din_latched[6]  ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.143      ; 1.394      ;
; -0.719 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|din_latched[7]  ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.143      ; 1.394      ;
; -0.714 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.182     ; 1.564      ;
; -0.713 ; T80s:cpu1|T80:u0|DO[0]            ; sd_controller:sd1|block_read      ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.165      ; 1.410      ;
; -0.713 ; T80s:cpu1|T80:u0|DO[0]            ; sd_controller:sd1|block_write     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.165      ; 1.410      ;
; -0.711 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.182     ; 1.561      ;
; -0.708 ; T80s:cpu1|T80:u0|DO[5]            ; sd_controller:sd1|block_read      ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.165      ; 1.405      ;
; -0.707 ; T80s:cpu1|T80:u0|DO[5]            ; sd_controller:sd1|block_write     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.165      ; 1.404      ;
; -0.696 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|block_read      ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.162      ; 1.390      ;
; -0.695 ; T80s:cpu1|T80:u0|DO[0]            ; sd_controller:sd1|address[17]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.151      ; 1.378      ;
; -0.695 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|block_write     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.162      ; 1.389      ;
; -0.693 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|address[9]      ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.158      ; 1.383      ;
; -0.693 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|address[10]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.158      ; 1.383      ;
; -0.693 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|address[11]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.158      ; 1.383      ;
; -0.693 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|address[12]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.158      ; 1.383      ;
; -0.693 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|address[13]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.158      ; 1.383      ;
; -0.693 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|address[14]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.158      ; 1.383      ;
; -0.693 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|address[15]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.158      ; 1.383      ;
; -0.693 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|address[16]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.158      ; 1.383      ;
; -0.691 ; T80s:cpu1|T80:u0|DO[4]            ; sd_controller:sd1|din_latched[4]  ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.136      ; 1.359      ;
; -0.689 ; T80s:cpu1|T80:u0|DO[6]            ; sd_controller:sd1|address[15]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.149      ; 1.370      ;
; -0.688 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|rxReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.177     ; 1.543      ;
; -0.688 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|rxReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.177     ; 1.543      ;
; -0.688 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|rxReadPointer[4] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.177     ; 1.543      ;
; -0.688 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|rxReadPointer[5] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.177     ; 1.543      ;
; -0.688 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|rxReadPointer[3] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.177     ; 1.543      ;
; -0.688 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|rxReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.177     ; 1.543      ;
; -0.669 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|rxReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.177     ; 1.524      ;
; -0.669 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|rxReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.177     ; 1.524      ;
; -0.669 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|rxReadPointer[4] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.177     ; 1.524      ;
; -0.669 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|rxReadPointer[5] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.177     ; 1.524      ;
; -0.669 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|rxReadPointer[3] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.177     ; 1.524      ;
; -0.669 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|rxReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.177     ; 1.524      ;
; -0.667 ; T80s:cpu1|T80:u0|DO[7]            ; sd_controller:sd1|address[24]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.150      ; 1.349      ;
; -0.663 ; T80s:cpu1|T80:u0|DO[7]            ; sd_controller:sd1|din_latched[7]  ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.136      ; 1.331      ;
; -0.639 ; T80s:cpu1|T80:u0|DO[6]            ; sd_controller:sd1|din_latched[6]  ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.134      ; 1.305      ;
; -0.638 ; T80s:cpu1|T80:u0|DO[5]            ; sd_controller:sd1|address[14]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.161      ; 1.331      ;
; -0.628 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.168     ; 1.492      ;
; -0.625 ; T80s:cpu1|T80:u0|DO[2]            ; sd_controller:sd1|address[19]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.148      ; 1.305      ;
; -0.623 ; T80s:cpu1|T80:u0|DO[4]            ; sd_controller:sd1|address[29]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.150      ; 1.305      ;
; -0.622 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.190     ; 1.464      ;
; -0.622 ; T80s:cpu1|T80:u0|DO[2]            ; sd_controller:sd1|address[27]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.148      ; 1.302      ;
; -0.618 ; T80s:cpu1|T80:u0|DO[4]            ; sd_controller:sd1|address[21]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.150      ; 1.300      ;
; -0.609 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.168     ; 1.473      ;
; -0.604 ; T80s:cpu1|T80:u0|DO[1]            ; sd_controller:sd1|address[10]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.161      ; 1.297      ;
; -0.594 ; T80s:cpu1|T80:u0|DO[4]            ; sd_controller:sd1|address[13]     ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.151      ; 1.277      ;
; -0.578 ; T80s:cpu1|T80:u0|DO[2]            ; sd_controller:sd1|din_latched[2]  ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.134      ; 1.244      ;
+--------+-----------------------------------+-----------------------------------+------------------+------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                     ;
+--------+------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                                                                                                                ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -1.332 ; serialClkCount[15]           ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; 0.000        ; 1.434      ; 0.395      ;
; -0.832 ; serialClkCount[15]           ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; -0.500       ; 1.434      ; 0.395      ;
; -0.668 ; T80s:cpu1|T80:u0|A[5]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 1.021      ; 0.491      ;
; -0.661 ; T80s:cpu1|T80:u0|A[6]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 1.021      ; 0.498      ;
; -0.551 ; T80s:cpu1|T80:u0|A[6]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 1.023      ; 0.610      ;
; -0.549 ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 1.021      ; 0.610      ;
; -0.543 ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 1.023      ; 0.618      ;
; -0.541 ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 1.021      ; 0.618      ;
; -0.536 ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 1.021      ; 0.623      ;
; -0.522 ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 1.018      ; 0.634      ;
; -0.518 ; T80s:cpu1|T80:u0|A[6]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 1.018      ; 0.638      ;
; -0.501 ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 1.013      ; 0.650      ;
; -0.496 ; T80s:cpu1|T80:u0|A[6]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 1.013      ; 0.655      ;
; -0.480 ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 1.001      ; 0.659      ;
; -0.473 ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.997      ; 0.662      ;
; -0.471 ; T80s:cpu1|T80:u0|A[6]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 1.001      ; 0.668      ;
; -0.429 ; T80s:cpu1|T80:u0|A[5]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 1.023      ; 0.732      ;
; -0.429 ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 1.023      ; 0.732      ;
; -0.402 ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.018      ; 0.754      ;
; -0.381 ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 1.013      ; 0.770      ;
; -0.374 ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.928      ; 0.692      ;
; -0.373 ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 0.928      ; 0.693      ;
; -0.357 ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.001      ; 0.782      ;
; -0.355 ; T80s:cpu1|T80:u0|A[6]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.997      ; 0.780      ;
; -0.347 ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 1.011      ; 0.802      ;
; -0.335 ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 1.017      ; 0.820      ;
; -0.333 ; T80s:cpu1|T80:u0|A[6]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 1.011      ; 0.816      ;
; -0.332 ; T80s:cpu1|T80:u0|A[6]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 1.017      ; 0.823      ;
; -0.327 ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 1.029      ; 0.840      ;
; -0.325 ; T80s:cpu1|T80:u0|A[6]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 1.021      ; 0.834      ;
; -0.321 ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 1.021      ; 0.838      ;
; -0.321 ; T80s:cpu1|T80:u0|A[6]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 1.029      ; 0.846      ;
; -0.308 ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.930      ; 0.760      ;
; -0.301 ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.023      ; 0.860      ;
; -0.260 ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 1.018      ; 0.896      ;
; -0.244 ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.925      ; 0.819      ;
; -0.222 ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.920      ; 0.836      ;
; -0.220 ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 1.011      ; 0.929      ;
; -0.217 ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.925      ; 0.846      ;
; -0.215 ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.997      ; 0.920      ;
; -0.214 ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 1.032      ; 0.956      ;
; -0.211 ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.997      ; 0.924      ;
; -0.209 ; T80s:cpu1|T80:u0|A[6]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 1.032      ; 0.961      ;
; -0.208 ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 1.033      ; 0.963      ;
; -0.201 ; T80s:cpu1|T80:u0|A[6]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 1.033      ; 0.970      ;
; -0.189 ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 0.920      ; 0.869      ;
; -0.189 ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.930      ; 0.879      ;
; -0.188 ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.904      ; 0.854      ;
; -0.163 ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.908      ; 0.883      ;
; -0.153 ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.017      ; 1.002      ;
; -0.144 ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.904      ; 0.898      ;
; -0.126 ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 1.017      ; 1.029      ;
; -0.093 ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 1.005      ; 1.050      ;
; -0.078 ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.033      ; 1.093      ;
; -0.068 ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.908      ; 0.978      ;
; -0.042 ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.924      ; 1.020      ;
; -0.036 ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 1.017      ; 1.119      ;
; -0.025 ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 1.004      ; 1.117      ;
; -0.017 ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 0.918      ; 1.039      ;
; -0.017 ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 1.004      ; 1.125      ;
; -0.016 ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 1.004      ; 1.126      ;
; -0.011 ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.911      ; 1.038      ;
; -0.007 ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.924      ; 1.055      ;
; -0.004 ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.918      ; 1.052      ;
; -0.004 ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.924      ; 1.058      ;
; 0.002  ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.025      ; 1.165      ;
; 0.002  ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.928      ; 1.068      ;
; 0.004  ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 1.005      ; 1.147      ;
; 0.007  ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 0.936      ; 1.081      ;
; 0.009  ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 1.011      ; 1.158      ;
; 0.018  ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 1.025      ; 1.181      ;
; 0.023  ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 1.029      ; 1.190      ;
; 0.032  ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 1.017      ; 1.187      ;
; 0.058  ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.032      ; 1.228      ;
; 0.075  ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 1.029      ; 1.242      ;
; 0.095  ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.940      ; 1.173      ;
; 0.097  ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.021      ; 1.256      ;
; 0.100  ; T80s:cpu1|T80:u0|A[6]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 1.004      ; 1.242      ;
; 0.101  ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.017      ; 1.256      ;
; 0.103  ; T80s:cpu1|T80:u0|A[5]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 1.011      ; 1.252      ;
; 0.106  ; T80s:cpu1|T80:u0|A[5]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 1.017      ; 1.261      ;
; 0.114  ; T80s:cpu1|T80:u0|A[5]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 1.004      ; 1.256      ;
; 0.120  ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.932      ; 1.190      ;
; 0.121  ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 1.025      ; 1.284      ;
; 0.124  ; T80s:cpu1|T80:u0|A[6]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 1.025      ; 1.287      ;
; 0.125  ; T80s:cpu1|T80:u0|A[6]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 1.005      ; 1.268      ;
; 0.128  ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 1.005      ; 1.271      ;
; 0.141  ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.928      ; 1.207      ;
; 0.145  ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.936      ; 1.219      ;
; 0.156  ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 1.033      ; 1.327      ;
; 0.159  ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.940      ; 1.237      ;
; 0.165  ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.939      ; 1.242      ;
; 0.171  ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.939      ; 1.248      ;
; 0.175  ; T80s:cpu1|T80:u0|A[6]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 1.017      ; 1.330      ;
; 0.197  ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 1.013      ; 1.348      ;
; 0.197  ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.912      ; 1.247      ;
; 0.203  ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 1.001      ; 1.342      ;
; 0.215  ; serialClkCount[4]            ; serialClkCount[4]                                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxdFiltered ; bufferedUART:io1|rxdFiltered                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.240  ; T80s:cpu1|T80:u0|A[5]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 1.017      ; 1.395      ;
+--------+------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'serialClkCount[15]'                                                                                                                                  ;
+--------+----------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                 ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; -0.239 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|txBuffer[7]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.328      ; 1.382      ;
; -0.230 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|txd                    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.329      ; 1.392      ;
; 0.002  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.335      ; 1.630      ;
; 0.002  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.335      ; 1.630      ;
; 0.002  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.335      ; 1.630      ;
; 0.002  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.335      ; 1.630      ;
; 0.002  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.335      ; 1.630      ;
; 0.002  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.335      ; 1.630      ;
; 0.002  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.335      ; 1.630      ;
; 0.002  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxCurrentByteBuffer[0] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.335      ; 1.630      ;
; 0.012  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|txBuffer[6]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.331      ; 1.636      ;
; 0.012  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|txBuffer[5]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.331      ; 1.636      ;
; 0.012  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|txBuffer[4]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.331      ; 1.636      ;
; 0.012  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|txBuffer[3]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.331      ; 1.636      ;
; 0.012  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|txBuffer[2]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.331      ; 1.636      ;
; 0.012  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|txBuffer[1]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.331      ; 1.636      ;
; 0.012  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|txBuffer[0]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.331      ; 1.636      ;
; 0.205  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~64            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.325      ; 1.823      ;
; 0.205  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~56            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.328      ; 1.826      ;
; 0.205  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~54            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.328      ; 1.826      ;
; 0.205  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~62            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.325      ; 1.823      ;
; 0.205  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~65            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.325      ; 1.823      ;
; 0.205  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~57            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.328      ; 1.826      ;
; 0.205  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~68            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.325      ; 1.823      ;
; 0.205  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~60            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.328      ; 1.826      ;
; 0.205  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~67            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.325      ; 1.823      ;
; 0.205  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~59            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.328      ; 1.826      ;
; 0.205  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~58            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.328      ; 1.826      ;
; 0.205  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~66            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.325      ; 1.823      ;
; 0.205  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~55            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.328      ; 1.826      ;
; 0.205  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~63            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.325      ; 1.823      ;
; 0.205  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~53            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.328      ; 1.826      ;
; 0.205  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~61            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.325      ; 1.823      ;
; 0.209  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~104           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.323      ; 1.825      ;
; 0.209  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~102           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.323      ; 1.825      ;
; 0.209  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~105           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.323      ; 1.825      ;
; 0.209  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~108           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.323      ; 1.825      ;
; 0.209  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~107           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.323      ; 1.825      ;
; 0.209  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~106           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.323      ; 1.825      ;
; 0.209  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~103           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.323      ; 1.825      ;
; 0.209  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~101           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.323      ; 1.825      ;
; 0.210  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~48            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.328      ; 1.831      ;
; 0.210  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~49            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.328      ; 1.831      ;
; 0.210  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~52            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.328      ; 1.831      ;
; 0.210  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~51            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.328      ; 1.831      ;
; 0.210  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~50            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.328      ; 1.831      ;
; 0.210  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~47            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.328      ; 1.831      ;
; 0.210  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~45            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.328      ; 1.831      ;
; 0.215  ; bufferedUART:io1|rxState.idle    ; bufferedUART:io1|rxState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxState.dataBit ; bufferedUART:io1|rxState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxBitCount[0]   ; bufferedUART:io1|rxBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxBitCount[1]   ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxBitCount[2]   ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxBitCount[3]   ; bufferedUART:io1|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxState.stopBit ; bufferedUART:io1|rxState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txBitCount[0]   ; bufferedUART:io1|txBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txBitCount[1]   ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txBitCount[2]   ; bufferedUART:io1|txBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txBitCount[3]   ; bufferedUART:io1|txBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txState.stopBit ; bufferedUART:io1|txState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txState.dataBit ; bufferedUART:io1|txState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txByteSent      ; bufferedUART:io1|txByteSent             ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txBuffer[7]     ; bufferedUART:io1|txBuffer[7]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txd             ; bufferedUART:io1|txd                    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.225  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~72            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.320      ; 1.838      ;
; 0.225  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~70            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.320      ; 1.838      ;
; 0.225  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~73            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.320      ; 1.838      ;
; 0.225  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~76            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.320      ; 1.838      ;
; 0.225  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~75            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.320      ; 1.838      ;
; 0.225  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~74            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.320      ; 1.838      ;
; 0.225  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~71            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.320      ; 1.838      ;
; 0.225  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~69            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.320      ; 1.838      ;
; 0.232  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~80            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.324      ; 1.849      ;
; 0.232  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~88            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.324      ; 1.849      ;
; 0.232  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~86            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.324      ; 1.849      ;
; 0.232  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~78            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.324      ; 1.849      ;
; 0.232  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~89            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.324      ; 1.849      ;
; 0.232  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~81            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.324      ; 1.849      ;
; 0.232  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~92            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.324      ; 1.849      ;
; 0.232  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~84            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.324      ; 1.849      ;
; 0.232  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~83            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.324      ; 1.849      ;
; 0.232  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~91            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.324      ; 1.849      ;
; 0.232  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~90            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.324      ; 1.849      ;
; 0.232  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~82            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.324      ; 1.849      ;
; 0.232  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~79            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.324      ; 1.849      ;
; 0.232  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~87            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.324      ; 1.849      ;
; 0.232  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~77            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.324      ; 1.849      ;
; 0.232  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~85            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.324      ; 1.849      ;
; 0.235  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxInPointer[0]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.324      ; 1.852      ;
; 0.235  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxInPointer[3]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.324      ; 1.852      ;
; 0.235  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxInPointer[4]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.324      ; 1.852      ;
; 0.235  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxInPointer[5]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.324      ; 1.852      ;
; 0.235  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxInPointer[1]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.324      ; 1.852      ;
; 0.235  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxInPointer[2]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.324      ; 1.852      ;
; 0.240  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~128           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.312      ; 1.845      ;
; 0.240  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~126           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.312      ; 1.845      ;
; 0.240  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~132           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.312      ; 1.845      ;
; 0.240  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~131           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.312      ; 1.845      ;
; 0.240  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~127           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.312      ; 1.845      ;
; 0.240  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~125           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.312      ; 1.845      ;
+--------+----------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'cpuClock'                                                                                                                                  ;
+--------+-------------------------------------------+-------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                       ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------+------------------+-------------+--------------+------------+------------+
; -0.195 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[7]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.723      ; 1.821      ;
; -0.125 ; T80s:cpu1|T80:u0|A[2]                     ; T80s:cpu1|DI_Reg[7]           ; cpuClock         ; cpuClock    ; 0.000        ; 1.157      ; 1.184      ;
; -0.056 ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|DI_Reg[7]           ; cpuClock         ; cpuClock    ; 0.000        ; 1.157      ; 1.253      ;
; 0.068  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[6]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.724      ; 2.085      ;
; 0.141  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[2]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.724      ; 2.158      ;
; 0.145  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[1]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.724      ; 2.162      ;
; 0.145  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[0]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.724      ; 2.162      ;
; 0.145  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[0]        ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.724      ; 2.162      ;
; 0.147  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[1]        ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.724      ; 2.164      ;
; 0.148  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[2]        ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.724      ; 2.165      ;
; 0.211  ; T80s:cpu1|T80:u0|A[2]                     ; T80s:cpu1|DI_Reg[2]           ; cpuClock         ; cpuClock    ; 0.000        ; 1.158      ; 1.521      ;
; 0.215  ; T80s:cpu1|T80:u0|Alternate                ; T80s:cpu1|T80:u0|Alternate    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|Halt_FF                  ; T80s:cpu1|T80:u0|Halt_FF      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|A[2]                     ; T80s:cpu1|DI_Reg[1]           ; cpuClock         ; cpuClock    ; 0.000        ; 1.158      ; 1.525      ;
; 0.215  ; T80s:cpu1|T80:u0|R[7]                     ; T80s:cpu1|T80:u0|R[7]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|IntE_FF2                 ; T80s:cpu1|T80:u0|IntE_FF2     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|BTR_r                    ; T80s:cpu1|T80:u0|BTR_r        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|A[2]                     ; T80s:cpu1|DI_Reg[0]           ; cpuClock         ; cpuClock    ; 0.000        ; 1.158      ; 1.525      ;
; 0.215  ; T80s:cpu1|T80:u0|A[2]                     ; T80s:cpu1|T80:u0|IR[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 1.158      ; 1.525      ;
; 0.215  ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[0]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[1]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TState[2]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|MCycle[0]                ; T80s:cpu1|T80:u0|MCycle[0]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.217  ; T80s:cpu1|T80:u0|A[2]                     ; T80s:cpu1|T80:u0|IR[1]        ; cpuClock         ; cpuClock    ; 0.000        ; 1.158      ; 1.527      ;
; 0.218  ; T80s:cpu1|T80:u0|A[2]                     ; T80s:cpu1|T80:u0|IR[2]        ; cpuClock         ; cpuClock    ; 0.000        ; 1.158      ; 1.528      ;
; 0.248  ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|Ap[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.400      ;
; 0.249  ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[7]           ; cpuClock         ; cpuClock    ; 0.000        ; 1.250      ; 1.651      ;
; 0.257  ; sd_controller:sd1|dout[0]                 ; T80s:cpu1|T80:u0|IR[0]        ; sdClock          ; cpuClock    ; 0.000        ; 0.469      ; 0.878      ;
; 0.259  ; sd_controller:sd1|dout[0]                 ; T80s:cpu1|DI_Reg[0]           ; sdClock          ; cpuClock    ; 0.000        ; 0.469      ; 0.880      ;
; 0.280  ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|DI_Reg[2]           ; cpuClock         ; cpuClock    ; 0.000        ; 1.158      ; 1.590      ;
; 0.284  ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|DI_Reg[1]           ; cpuClock         ; cpuClock    ; 0.000        ; 1.158      ; 1.594      ;
; 0.284  ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|DI_Reg[0]           ; cpuClock         ; cpuClock    ; 0.000        ; 1.158      ; 1.594      ;
; 0.284  ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|T80:u0|IR[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 1.158      ; 1.594      ;
; 0.286  ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|T80:u0|IR[1]        ; cpuClock         ; cpuClock    ; 0.000        ; 1.158      ; 1.596      ;
; 0.287  ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|T80:u0|IR[2]        ; cpuClock         ; cpuClock    ; 0.000        ; 1.158      ; 1.597      ;
; 0.289  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[6]        ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.723      ; 2.305      ;
; 0.289  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[7]        ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.723      ; 2.305      ;
; 0.290  ; sd_controller:sd1|dout[2]                 ; T80s:cpu1|DI_Reg[2]           ; sdClock          ; cpuClock    ; 0.000        ; 0.470      ; 0.912      ;
; 0.291  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[3]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.725      ; 2.309      ;
; 0.293  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[3]        ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.726      ; 2.312      ;
; 0.294  ; sd_controller:sd1|dout[2]                 ; T80s:cpu1|T80:u0|IR[2]        ; sdClock          ; cpuClock    ; 0.000        ; 0.470      ; 0.916      ;
; 0.296  ; T80s:cpu1|T80:u0|Ap[5]                    ; T80s:cpu1|T80:u0|ACC[5]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.448      ;
; 0.305  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[7]           ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.723      ; 1.821      ;
; 0.326  ; sd_controller:sd1|dout[1]                 ; T80s:cpu1|T80:u0|IR[1]        ; sdClock          ; cpuClock    ; 0.000        ; 0.469      ; 0.947      ;
; 0.328  ; sd_controller:sd1|dout[1]                 ; T80s:cpu1|DI_Reg[1]           ; sdClock          ; cpuClock    ; 0.000        ; 0.469      ; 0.949      ;
; 0.332  ; T80s:cpu1|T80:u0|ACC[1]                   ; T80s:cpu1|T80:u0|Ap[1]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.484      ;
; 0.333  ; T80s:cpu1|T80:u0|ACC[5]                   ; T80s:cpu1|T80:u0|Ap[5]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.485      ;
; 0.334  ; T80s:cpu1|T80:u0|F[6]                     ; T80s:cpu1|T80:u0|Fp[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.486      ;
; 0.335  ; T80s:cpu1|T80:u0|F[1]                     ; T80s:cpu1|T80:u0|Fp[1]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.487      ;
; 0.337  ; T80s:cpu1|T80:u0|ACC[3]                   ; T80s:cpu1|T80:u0|Ap[3]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.489      ;
; 0.339  ; T80s:cpu1|T80:u0|ACC[7]                   ; T80s:cpu1|T80:u0|Ap[7]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.491      ;
; 0.343  ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|Ap[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.495      ;
; 0.347  ; T80s:cpu1|T80:u0|MCycle[2]                ; T80s:cpu1|T80:u0|MCycle[2]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.499      ;
; 0.348  ; T80s:cpu1|T80:u0|F[4]                     ; T80s:cpu1|T80:u0|Fp[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.500      ;
; 0.358  ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.510      ;
; 0.361  ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.513      ;
; 0.363  ; T80s:cpu1|T80:u0|Ap[3]                    ; T80s:cpu1|T80:u0|ACC[3]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.515      ;
; 0.366  ; T80s:cpu1|T80:u0|Ap[0]                    ; T80s:cpu1|T80:u0|ACC[0]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.518      ;
; 0.366  ; T80s:cpu1|T80:u0|R[6]                     ; T80s:cpu1|T80:u0|R[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.518      ;
; 0.369  ; T80s:cpu1|T80:u0|ISet[0]                  ; T80s:cpu1|T80:u0|MCycles[1]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.521      ;
; 0.371  ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.524      ;
; 0.375  ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.527      ;
; 0.376  ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[1]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.528      ;
; 0.379  ; T80s:cpu1|T80:u0|Ap[7]                    ; T80s:cpu1|T80:u0|ACC[7]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.531      ;
; 0.381  ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[2]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.533      ;
; 0.383  ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|I[2]         ; cpuClock         ; cpuClock    ; 0.000        ; -0.004     ; 0.531      ;
; 0.389  ; T80s:cpu1|T80:u0|Ap[2]                    ; T80s:cpu1|T80:u0|ACC[2]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.541      ;
; 0.400  ; sd_controller:sd1|dout[3]                 ; T80s:cpu1|DI_Reg[3]           ; sdClock          ; cpuClock    ; 0.000        ; 0.470      ; 1.022      ;
; 0.402  ; sd_controller:sd1|dout[3]                 ; T80s:cpu1|T80:u0|IR[3]        ; sdClock          ; cpuClock    ; 0.000        ; 0.471      ; 1.025      ;
; 0.418  ; T80s:cpu1|T80:u0|F[7]                     ; T80s:cpu1|T80:u0|Fp[7]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.570      ;
; 0.444  ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|Ap[2]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.596      ;
; 0.457  ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|ACC[6]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.609      ;
; 0.460  ; T80s:cpu1|T80:u0|Ap[4]                    ; T80s:cpu1|T80:u0|ACC[4]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.612      ;
; 0.466  ; T80s:cpu1|T80:u0|ACC[7]                   ; T80s:cpu1|T80:u0|R[7]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.013      ; 0.631      ;
; 0.472  ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[6]           ; cpuClock         ; cpuClock    ; 0.000        ; 1.251      ; 1.875      ;
; 0.474  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[4]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.705      ; 2.472      ;
; 0.474  ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|ACC[4]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.626      ;
; 0.475  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[4]        ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.705      ; 2.473      ;
; 0.487  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[5]        ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.705      ; 2.485      ;
; 0.487  ; T80s:cpu1|T80:u0|ACC[7]                   ; T80s:cpu1|T80:u0|I[7]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.013      ; 0.652      ;
; 0.490  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[5]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.705      ; 2.488      ;
; 0.494  ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[2]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.646      ;
; 0.496  ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.648      ;
; 0.498  ; T80s:cpu1|T80:u0|ISet[1]                  ; T80s:cpu1|T80:u0|MCycles[1]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.651      ;
; 0.503  ; T80s:cpu1|T80:u0|A[2]                     ; T80s:cpu1|DI_Reg[6]           ; cpuClock         ; cpuClock    ; 0.000        ; 1.158      ; 1.813      ;
; 0.506  ; T80s:cpu1|T80:u0|IncDecZ                  ; T80s:cpu1|T80:u0|IncDecZ      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.658      ;
; 0.508  ; sd_controller:sd1|dout[6]                 ; T80s:cpu1|DI_Reg[6]           ; sdClock          ; cpuClock    ; 0.000        ; 0.473      ; 1.133      ;
; 0.511  ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.663      ;
; 0.512  ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.664      ;
; 0.515  ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.667      ;
; 0.515  ; T80s:cpu1|T80:u0|F[5]                     ; T80s:cpu1|T80:u0|Fp[5]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.006      ; 0.673      ;
; 0.515  ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|I[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.013      ; 0.680      ;
; 0.516  ; T80s:cpu1|T80:u0|F[3]                     ; T80s:cpu1|T80:u0|Fp[3]        ; cpuClock         ; cpuClock    ; 0.000        ; -0.001     ; 0.667      ;
; 0.518  ; T80s:cpu1|T80:u0|A[7]                     ; T80s:cpu1|DI_Reg[7]           ; cpuClock         ; cpuClock    ; 0.000        ; 1.250      ; 1.920      ;
; 0.521  ; T80s:cpu1|T80:u0|PreserveC_r              ; T80s:cpu1|T80:u0|F[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.673      ;
; 0.526  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][4] ; T80s:cpu1|T80:u0|RegBusA_r[4] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.678      ;
; 0.528  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][0] ; T80s:cpu1|T80:u0|RegBusA_r[8] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.680      ;
; 0.530  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][6] ; T80s:cpu1|T80:u0|RegBusA_r[6] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.682      ;
+--------+-------------------------------------------+-------------------------------+------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'T80s:cpu1|IORQ_n'                                                                                                                             ;
+--------+-----------------------------------+-----------------------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------------+------------------+--------------+------------+------------+
; -0.188 ; sd_controller:sd1|block_read      ; sd_controller:sd1|block_read      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.403      ; 0.367      ;
; -0.188 ; sd_controller:sd1|block_write     ; sd_controller:sd1|block_write     ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.403      ; 0.367      ;
; -0.173 ; bufferedUART:io1|txByteSent       ; bufferedUART:io1|txByteWritten    ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.000        ; 0.857      ; 0.836      ;
; -0.116 ; sd_controller:sd1|sd_write_flag   ; sd_controller:sd1|host_write_flag ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 1.021      ; 0.557      ;
; 0.068  ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|rxReadPointer[5] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.177      ; 0.397      ;
; 0.195  ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|rxReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.177      ; 0.524      ;
; 0.196  ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|rxReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.177      ; 0.525      ;
; 0.203  ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|dataOut[0]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.400      ; 0.755      ;
; 0.210  ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|rxReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.177      ; 0.539      ;
; 0.214  ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[3] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.177      ; 0.543      ;
; 0.215  ; n_RomActive                       ; n_RomActive                       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.000      ; 0.367      ;
; 0.235  ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|dataOut[6]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.408      ; 0.795      ;
; 0.264  ; bufferedUART:io1|txByteSent       ; bufferedUART:io1|dataOut[1]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 0.788      ; 0.704      ;
; 0.288  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[9]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.716      ; 1.656      ;
; 0.288  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[10]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.716      ; 1.656      ;
; 0.288  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[11]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.716      ; 1.656      ;
; 0.288  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[12]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.716      ; 1.656      ;
; 0.288  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[13]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.716      ; 1.656      ;
; 0.288  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[14]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.716      ; 1.656      ;
; 0.288  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[15]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.716      ; 1.656      ;
; 0.288  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[16]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.716      ; 1.656      ;
; 0.291  ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|rxReadPointer[4] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.177      ; 0.620      ;
; 0.293  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[19]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.715      ; 1.660      ;
; 0.293  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[20]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.715      ; 1.660      ;
; 0.293  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[21]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.715      ; 1.660      ;
; 0.293  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[22]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.715      ; 1.660      ;
; 0.293  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[23]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.715      ; 1.660      ;
; 0.293  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[24]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.715      ; 1.660      ;
; 0.299  ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|dataOut[1]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.396      ; 0.847      ;
; 0.305  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|host_write_flag ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.701      ; 1.658      ;
; 0.306  ; bufferedUART:io1|rxBuffer~120     ; bufferedUART:io1|dataOut[3]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 0.805      ; 0.763      ;
; 0.306  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[25]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.715      ; 1.673      ;
; 0.306  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[26]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.715      ; 1.673      ;
; 0.306  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[27]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.715      ; 1.673      ;
; 0.306  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[28]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.715      ; 1.673      ;
; 0.306  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[29]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.715      ; 1.673      ;
; 0.306  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[30]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.715      ; 1.673      ;
; 0.306  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|address[31]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.715      ; 1.673      ;
; 0.320  ; bufferedUART:io1|rxBuffer~111     ; bufferedUART:io1|dataOut[2]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 0.809      ; 0.781      ;
; 0.330  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[25]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.715      ; 1.697      ;
; 0.330  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[26]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.715      ; 1.697      ;
; 0.330  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[27]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.715      ; 1.697      ;
; 0.330  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[28]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.715      ; 1.697      ;
; 0.330  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[29]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.715      ; 1.697      ;
; 0.330  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[30]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.715      ; 1.697      ;
; 0.330  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[31]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.715      ; 1.697      ;
; 0.332  ; bufferedUART:io1|rxBuffer~103     ; bufferedUART:io1|dataOut[2]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 0.794      ; 0.778      ;
; 0.333  ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|rxReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.177      ; 0.662      ;
; 0.334  ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|rxReadPointer[3] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.177      ; 0.663      ;
; 0.337  ; bufferedUART:io1|rxBuffer~106     ; bufferedUART:io1|dataOut[5]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 0.794      ; 0.783      ;
; 0.340  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|din_latched[0]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.701      ; 1.693      ;
; 0.340  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|din_latched[1]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.701      ; 1.693      ;
; 0.340  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|din_latched[2]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.701      ; 1.693      ;
; 0.340  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|din_latched[3]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.701      ; 1.693      ;
; 0.340  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|din_latched[4]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.701      ; 1.693      ;
; 0.340  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|din_latched[5]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.701      ; 1.693      ;
; 0.340  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|din_latched[6]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.701      ; 1.693      ;
; 0.340  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|din_latched[7]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.701      ; 1.693      ;
; 0.341  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|block_write     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.720      ; 1.713      ;
; 0.342  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|block_read      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.720      ; 1.714      ;
; 0.350  ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|rxReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.177      ; 0.679      ;
; 0.350  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|din_latched[0]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.701      ; 1.703      ;
; 0.350  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|din_latched[1]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.701      ; 1.703      ;
; 0.350  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|din_latched[2]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.701      ; 1.703      ;
; 0.350  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|din_latched[3]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.701      ; 1.703      ;
; 0.350  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|din_latched[4]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.701      ; 1.703      ;
; 0.350  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|din_latched[5]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.701      ; 1.703      ;
; 0.350  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|din_latched[6]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.701      ; 1.703      ;
; 0.350  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|din_latched[7]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.701      ; 1.703      ;
; 0.353  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[19]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.715      ; 1.720      ;
; 0.353  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[20]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.715      ; 1.720      ;
; 0.353  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[21]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.715      ; 1.720      ;
; 0.353  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[22]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.715      ; 1.720      ;
; 0.353  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[23]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.715      ; 1.720      ;
; 0.353  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[24]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.715      ; 1.720      ;
; 0.354  ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[4] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.177      ; 0.683      ;
; 0.359  ; bufferedUART:io1|rxBuffer~33      ; bufferedUART:io1|dataOut[4]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 0.809      ; 0.820      ;
; 0.362  ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|dataOut[3]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.396      ; 0.910      ;
; 0.362  ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|dataOut[5]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.396      ; 0.910      ;
; 0.362  ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|dataOut[2]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.396      ; 0.910      ;
; 0.368  ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|rxReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.177      ; 0.697      ;
; 0.369  ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|rxReadPointer[4] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.177      ; 0.698      ;
; 0.369  ; bufferedUART:io1|rxBuffer~107     ; bufferedUART:io1|dataOut[6]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 0.806      ; 0.827      ;
; 0.373  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|host_write_flag ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.701      ; 1.726      ;
; 0.383  ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|dataOut[4]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.421      ; 0.956      ;
; 0.385  ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|rxReadPointer[3] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.177      ; 0.714      ;
; 0.385  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[9]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.716      ; 1.753      ;
; 0.385  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[10]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.716      ; 1.753      ;
; 0.385  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[11]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.716      ; 1.753      ;
; 0.385  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[12]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.716      ; 1.753      ;
; 0.385  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[13]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.716      ; 1.753      ;
; 0.385  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[14]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.716      ; 1.753      ;
; 0.385  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[15]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.716      ; 1.753      ;
; 0.385  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[16]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.716      ; 1.753      ;
; 0.389  ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[5] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.177      ; 0.718      ;
; 0.394  ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|dataOut[7]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.422      ; 0.968      ;
; 0.396  ; bufferedUART:io1|rxBuffer~127     ; bufferedUART:io1|dataOut[2]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 0.805      ; 0.853      ;
; 0.396  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|block_write     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.720      ; 1.768      ;
; 0.397  ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|block_read      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.720      ; 1.769      ;
; 0.401  ; bufferedUART:io1|rxBuffer~67      ; bufferedUART:io1|dataOut[6]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 0.804      ; 0.857      ;
+--------+-----------------------------------+-----------------------------------+--------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sdClock'                                                                                                                                                      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.cmd41            ; sd_controller:sd1|return_state.cmd41            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.write_block_byte        ; sd_controller:sd1|state.write_block_byte        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|sclk_sig                      ; sd_controller:sd1|sclk_sig                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|sd_write_flag                 ; sd_controller:sd1|sd_write_flag                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|led_on_count[0]               ; sd_controller:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|sdCS                          ; sd_controller:sd1|sdCS                          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[44]                   ; sd_controller:sd1|cmd_out[44]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[45]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[47]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_mode                      ; sd_controller:sd1|cmd_mode                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; sd_controller:sd1|cmd_out[6]                    ; sd_controller:sd1|cmd_out[7]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; sd_controller:sd1|cmd_out[52]                   ; sd_controller:sd1|cmd_out[53]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; sd_controller:sd1|cmd_out[53]                   ; sd_controller:sd1|cmd_out[54]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; sd_controller:sd1|recv_data[2]                  ; sd_controller:sd1|recv_data[3]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sd_controller:sd1|cmd_out[4]                    ; sd_controller:sd1|cmd_out[5]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sd_controller:sd1|cmd_out[50]                   ; sd_controller:sd1|cmd_out[51]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; sd_controller:sd1|cmd_out[49]                   ; sd_controller:sd1|cmd_out[50]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sd_controller:sd1|recv_data[7]                  ; sd_controller:sd1|dout[7]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; sd_controller:sd1|recv_data[1]                  ; sd_controller:sd1|recv_data[2]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sd_controller:sd1|cmd_out[1]                    ; sd_controller:sd1|cmd_out[2]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sd_controller:sd1|cmd_out[51]                   ; sd_controller:sd1|cmd_out[52]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.393      ;
; 0.246 ; sd_controller:sd1|recv_data[4]                  ; sd_controller:sd1|recv_data[5]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; sd_controller:sd1|recv_data[0]                  ; sd_controller:sd1|recv_data[1]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; sd_controller:sd1|state.write_block_init        ; sd_controller:sd1|cmd_mode                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.399      ;
; 0.314 ; sd_controller:sd1|cmd_out[48]                   ; sd_controller:sd1|cmd_out[49]                   ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.467      ;
; 0.320 ; sd_controller:sd1|cmd_out[3]                    ; sd_controller:sd1|cmd_out[4]                    ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.473      ;
; 0.321 ; sd_controller:sd1|recv_data[6]                  ; sd_controller:sd1|recv_data[7]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.473      ;
; 0.324 ; sd_controller:sd1|return_state.cmd41            ; sd_controller:sd1|state.cmd41                   ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 0.474      ;
; 0.324 ; sd_controller:sd1|cmd_out[22]                   ; sd_controller:sd1|cmd_out[23]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.476      ;
; 0.325 ; sd_controller:sd1|cmd_out[25]                   ; sd_controller:sd1|cmd_out[26]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.477      ;
; 0.326 ; sd_controller:sd1|cmd_out[16]                   ; sd_controller:sd1|cmd_out[17]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; sd_controller:sd1|cmd_out[20]                   ; sd_controller:sd1|cmd_out[21]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.478      ;
; 0.327 ; sd_controller:sd1|data_sig[2]                   ; sd_controller:sd1|data_sig[3]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; sd_controller:sd1|data_sig[3]                   ; sd_controller:sd1|data_sig[4]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; sd_controller:sd1|cmd_out[32]                   ; sd_controller:sd1|cmd_out[33]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; sd_controller:sd1|cmd_out[35]                   ; sd_controller:sd1|cmd_out[36]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; sd_controller:sd1|cmd_out[34]                   ; sd_controller:sd1|cmd_out[35]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.480      ;
; 0.328 ; sd_controller:sd1|cmd_out[38]                   ; sd_controller:sd1|cmd_out[39]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.480      ;
; 0.329 ; sd_controller:sd1|data_sig[4]                   ; sd_controller:sd1|data_sig[5]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; sd_controller:sd1|data_sig[5]                   ; sd_controller:sd1|data_sig[6]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; sd_controller:sd1|cmd_out[12]                   ; sd_controller:sd1|cmd_out[13]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; sd_controller:sd1|cmd_out[13]                   ; sd_controller:sd1|cmd_out[14]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; sd_controller:sd1|cmd_out[33]                   ; sd_controller:sd1|cmd_out[34]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; sd_controller:sd1|cmd_out[37]                   ; sd_controller:sd1|cmd_out[38]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.330 ; sd_controller:sd1|cmd_out[11]                   ; sd_controller:sd1|cmd_out[12]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; sd_controller:sd1|cmd_out[21]                   ; sd_controller:sd1|cmd_out[22]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; sd_controller:sd1|cmd_out[23]                   ; sd_controller:sd1|cmd_out[24]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.482      ;
; 0.333 ; sd_controller:sd1|data_sig[6]                   ; sd_controller:sd1|data_sig[7]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.485      ;
; 0.355 ; sd_controller:sd1|state.rst                     ; sd_controller:sd1|state.init                    ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 0.506      ;
; 0.358 ; sd_controller:sd1|cmd_out[41]                   ; sd_controller:sd1|cmd_out[42]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[46]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.511      ;
; 0.362 ; sd_controller:sd1|led_on_count[5]               ; sd_controller:sd1|led_on_count[5]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; sd_controller:sd1|led_on_count[1]               ; sd_controller:sd1|led_on_count[1]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; sd_controller:sd1|recv_data[5]                  ; sd_controller:sd1|dout[5]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.514      ;
; 0.371 ; sd_controller:sd1|recv_data[5]                  ; sd_controller:sd1|recv_data[6]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.523      ;
; 0.373 ; sd_controller:sd1|led_on_count[2]               ; sd_controller:sd1|led_on_count[2]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; sd_controller:sd1|led_on_count[4]               ; sd_controller:sd1|led_on_count[4]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; sd_controller:sd1|recv_data[4]                  ; sd_controller:sd1|dout[4]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.526      ;
; 0.386 ; sd_controller:sd1|cmd_out[5]                    ; sd_controller:sd1|cmd_out[6]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.538      ;
; 0.390 ; sd_controller:sd1|state.idle                    ; sd_controller:sd1|state.write_block_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.542      ;
; 0.390 ; sd_controller:sd1|state.idle                    ; sd_controller:sd1|state.read_block_cmd          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.542      ;
; 0.403 ; sd_controller:sd1|cmd_out[15]                   ; sd_controller:sd1|cmd_out[16]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.555      ;
; 0.406 ; sd_controller:sd1|cmd_out[31]                   ; sd_controller:sd1|cmd_out[32]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.558      ;
; 0.407 ; sd_controller:sd1|cmd_out[17]                   ; sd_controller:sd1|cmd_out[18]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.559      ;
; 0.407 ; sd_controller:sd1|cmd_out[36]                   ; sd_controller:sd1|cmd_out[37]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.559      ;
; 0.409 ; sd_controller:sd1|cmd_out[14]                   ; sd_controller:sd1|cmd_out[15]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.561      ;
; 0.410 ; sd_controller:sd1|cmd_out[8]                    ; sd_controller:sd1|cmd_out[9]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.562      ;
; 0.410 ; sd_controller:sd1|cmd_out[10]                   ; sd_controller:sd1|cmd_out[11]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.562      ;
; 0.410 ; sd_controller:sd1|cmd_out[28]                   ; sd_controller:sd1|cmd_out[29]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.562      ;
; 0.411 ; sd_controller:sd1|cmd_out[7]                    ; sd_controller:sd1|cmd_out[8]                    ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 0.562      ;
; 0.411 ; sd_controller:sd1|cmd_out[9]                    ; sd_controller:sd1|cmd_out[10]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.563      ;
; 0.413 ; sd_controller:sd1|cmd_out[27]                   ; sd_controller:sd1|cmd_out[28]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.565      ;
; 0.417 ; sd_controller:sd1|cmd_out[2]                    ; sd_controller:sd1|cmd_out[3]                    ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 0.568      ;
; 0.418 ; sd_controller:sd1|led_on_count[1]               ; sd_controller:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.570      ;
; 0.433 ; sd_controller:sd1|data_sig[1]                   ; sd_controller:sd1|data_sig[2]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.585      ;
; 0.433 ; sd_controller:sd1|led_on_count[7]               ; sd_controller:sd1|led_on_count[7]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.585      ;
; 0.434 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|state.read_block_wait         ; sdClock      ; sdClock     ; 0.000        ; 0.004      ; 0.590      ;
; 0.444 ; sd_controller:sd1|state.cmd41                   ; sd_controller:sd1|return_state.poll_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 0.598      ;
; 0.455 ; sd_controller:sd1|state.poll_cmd                ; sd_controller:sd1|state.idle                    ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.608      ;
; 0.455 ; sd_controller:sd1|state.rst                     ; sd_controller:sd1|bit_counter[7]                ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 0.605      ;
; 0.456 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|state.cmd55                   ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 0.606      ;
; 0.458 ; sd_controller:sd1|state.cmd55                   ; sd_controller:sd1|return_state.cmd41            ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 0.612      ;
; 0.463 ; sd_controller:sd1|recv_data[3]                  ; sd_controller:sd1|recv_data[4]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.615      ;
; 0.468 ; sd_controller:sd1|led_on_count[2]               ; sd_controller:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.620      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'serialClkCount[15]'                                                                                                       ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                          ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; -1.437 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.388     ; 1.581      ;
; -1.437 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.388     ; 1.581      ;
; -1.437 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.388     ; 1.581      ;
; -1.437 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.388     ; 1.581      ;
; -1.437 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.388     ; 1.581      ;
; -1.437 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.388     ; 1.581      ;
; -1.437 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.388     ; 1.581      ;
; -1.437 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.388     ; 1.581      ;
; -1.409 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.389     ; 1.552      ;
; -1.409 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.389     ; 1.552      ;
; -1.409 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.389     ; 1.552      ;
; -1.409 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.389     ; 1.552      ;
; -1.409 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.389     ; 1.552      ;
; -1.409 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.389     ; 1.552      ;
; -1.405 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.390     ; 1.547      ;
; -1.405 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.390     ; 1.547      ;
; -1.396 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.388     ; 1.540      ;
; -1.396 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.388     ; 1.540      ;
; -1.396 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.388     ; 1.540      ;
; -1.396 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.388     ; 1.540      ;
; -1.396 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.388     ; 1.540      ;
; -1.396 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.388     ; 1.540      ;
; -1.396 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.388     ; 1.540      ;
; -1.396 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.388     ; 1.540      ;
; -1.368 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.391     ; 1.509      ;
; -1.368 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.391     ; 1.509      ;
; -1.368 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.391     ; 1.509      ;
; -1.368 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.391     ; 1.509      ;
; -1.368 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.391     ; 1.509      ;
; -1.368 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.391     ; 1.509      ;
; -1.368 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.391     ; 1.509      ;
; -1.368 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.391     ; 1.509      ;
; -1.368 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.389     ; 1.511      ;
; -1.368 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.389     ; 1.511      ;
; -1.368 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.389     ; 1.511      ;
; -1.368 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.389     ; 1.511      ;
; -1.368 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.389     ; 1.511      ;
; -1.368 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.389     ; 1.511      ;
; -1.364 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.390     ; 1.506      ;
; -1.364 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.390     ; 1.506      ;
; -1.340 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.392     ; 1.480      ;
; -1.340 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.392     ; 1.480      ;
; -1.340 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.392     ; 1.480      ;
; -1.340 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.392     ; 1.480      ;
; -1.340 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.392     ; 1.480      ;
; -1.340 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.392     ; 1.480      ;
; -1.336 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.393     ; 1.475      ;
; -1.336 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.393     ; 1.475      ;
; -1.290 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.385     ; 1.437      ;
; -1.290 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.385     ; 1.437      ;
; -1.290 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.385     ; 1.437      ;
; -1.290 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.385     ; 1.437      ;
; -1.290 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.385     ; 1.437      ;
; -1.249 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.385     ; 1.396      ;
; -1.249 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.385     ; 1.396      ;
; -1.249 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.385     ; 1.396      ;
; -1.249 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.385     ; 1.396      ;
; -1.249 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.385     ; 1.396      ;
; -1.221 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.388     ; 1.365      ;
; -1.221 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.388     ; 1.365      ;
; -1.221 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.388     ; 1.365      ;
; -1.221 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.388     ; 1.365      ;
; -1.221 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.388     ; 1.365      ;
; -1.202 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.385     ; 1.349      ;
; -1.202 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.385     ; 1.349      ;
; -1.202 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.385     ; 1.349      ;
; -1.202 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.385     ; 1.349      ;
; -1.202 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.385     ; 1.349      ;
; -1.202 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.385     ; 1.349      ;
; -1.161 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.385     ; 1.308      ;
; -1.161 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.385     ; 1.308      ;
; -1.161 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.385     ; 1.308      ;
; -1.161 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.385     ; 1.308      ;
; -1.161 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.385     ; 1.308      ;
; -1.161 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.385     ; 1.308      ;
; -1.133 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.388     ; 1.277      ;
; -1.133 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.388     ; 1.277      ;
; -1.133 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.388     ; 1.277      ;
; -1.133 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.388     ; 1.277      ;
; -1.133 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.388     ; 1.277      ;
; -1.133 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.388     ; 1.277      ;
; -0.897 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.532      ; 1.961      ;
; -0.897 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.532      ; 1.961      ;
; -0.897 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.532      ; 1.961      ;
; -0.897 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.532      ; 1.961      ;
; -0.897 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.532      ; 1.961      ;
; -0.897 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.532      ; 1.961      ;
; -0.897 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.532      ; 1.961      ;
; -0.897 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.532      ; 1.961      ;
; -0.869 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.531      ; 1.932      ;
; -0.869 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.531      ; 1.932      ;
; -0.869 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.531      ; 1.932      ;
; -0.869 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.531      ; 1.932      ;
; -0.869 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.531      ; 1.932      ;
; -0.869 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.531      ; 1.932      ;
; -0.865 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.530      ; 1.927      ;
; -0.865 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.530      ; 1.927      ;
; -0.834 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.857      ; 2.223      ;
; -0.834 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.857      ; 2.223      ;
; -0.834 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.857      ; 2.223      ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'T80s:cpu1|IORQ_n'                                                                                                               ;
+--------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                       ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; -0.192 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 0.620      ; 1.344      ;
; -0.192 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 0.620      ; 1.344      ;
; 0.028  ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 0.620      ; 1.124      ;
; 0.028  ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 0.620      ; 1.124      ;
+--------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'sdClock'                                                                                                                 ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.000 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 1.033      ;
; 0.000 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 1.033      ;
; 0.000 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 1.033      ;
; 0.000 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 1.033      ;
; 0.000 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 1.033      ;
; 0.000 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 1.033      ;
; 0.000 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 1.033      ;
; 0.000 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 1.033      ;
; 0.054 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 0.979      ;
; 0.054 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 0.979      ;
; 0.054 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 0.979      ;
; 0.054 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 0.979      ;
; 0.054 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 0.979      ;
; 0.054 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 0.979      ;
; 0.054 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 0.979      ;
; 0.054 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 0.979      ;
; 0.076 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.956      ;
; 0.130 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.902      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'serialClkCount[15]'                                                                                                           ;
+--------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                          ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; -0.225 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.333      ; 1.401      ;
; -0.225 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.333      ; 1.401      ;
; -0.225 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.333      ; 1.401      ;
; -0.225 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.333      ; 1.401      ;
; -0.225 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.333      ; 1.401      ;
; -0.225 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.333      ; 1.401      ;
; -0.137 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.333      ; 1.489      ;
; -0.137 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.333      ; 1.489      ;
; -0.137 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.333      ; 1.489      ;
; -0.137 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.333      ; 1.489      ;
; -0.137 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.333      ; 1.489      ;
; -0.022 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.328      ; 1.599      ;
; -0.022 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.328      ; 1.599      ;
; -0.018 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.329      ; 1.604      ;
; -0.018 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.329      ; 1.604      ;
; -0.018 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.329      ; 1.604      ;
; -0.018 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.329      ; 1.604      ;
; -0.018 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.329      ; 1.604      ;
; -0.018 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.329      ; 1.604      ;
; 0.010  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.330      ; 1.633      ;
; 0.010  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.330      ; 1.633      ;
; 0.010  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.330      ; 1.633      ;
; 0.010  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.330      ; 1.633      ;
; 0.010  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.330      ; 1.633      ;
; 0.010  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.330      ; 1.633      ;
; 0.010  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.330      ; 1.633      ;
; 0.010  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.330      ; 1.633      ;
; 0.275  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.333      ; 1.401      ;
; 0.275  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.333      ; 1.401      ;
; 0.275  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.333      ; 1.401      ;
; 0.275  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.333      ; 1.401      ;
; 0.275  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.333      ; 1.401      ;
; 0.275  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.333      ; 1.401      ;
; 0.363  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.333      ; 1.489      ;
; 0.363  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.333      ; 1.489      ;
; 0.363  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.333      ; 1.489      ;
; 0.363  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.333      ; 1.489      ;
; 0.363  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.333      ; 1.489      ;
; 0.478  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.328      ; 1.599      ;
; 0.478  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.328      ; 1.599      ;
; 0.482  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.329      ; 1.604      ;
; 0.482  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.329      ; 1.604      ;
; 0.482  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.329      ; 1.604      ;
; 0.482  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.329      ; 1.604      ;
; 0.482  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.329      ; 1.604      ;
; 0.482  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.329      ; 1.604      ;
; 0.510  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.330      ; 1.633      ;
; 0.510  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.330      ; 1.633      ;
; 0.510  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.330      ; 1.633      ;
; 0.510  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.330      ; 1.633      ;
; 0.510  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.330      ; 1.633      ;
; 0.510  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.330      ; 1.633      ;
; 0.510  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.330      ; 1.633      ;
; 0.510  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.330      ; 1.633      ;
; 0.845  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.860      ; 1.357      ;
; 0.845  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.860      ; 1.357      ;
; 0.845  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.860      ; 1.357      ;
; 0.845  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.860      ; 1.357      ;
; 0.845  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.860      ; 1.357      ;
; 0.845  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.860      ; 1.357      ;
; 0.933  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.860      ; 1.445      ;
; 0.933  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.860      ; 1.445      ;
; 0.933  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.860      ; 1.445      ;
; 0.933  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.860      ; 1.445      ;
; 0.933  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.860      ; 1.445      ;
; 1.048  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.855      ; 1.555      ;
; 1.048  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.855      ; 1.555      ;
; 1.052  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.856      ; 1.560      ;
; 1.052  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.856      ; 1.560      ;
; 1.052  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.856      ; 1.560      ;
; 1.052  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.856      ; 1.560      ;
; 1.052  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.856      ; 1.560      ;
; 1.052  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txByteSent      ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.856      ; 1.560      ;
; 1.077  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.860      ; 1.589      ;
; 1.077  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.860      ; 1.589      ;
; 1.077  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.860      ; 1.589      ;
; 1.077  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.860      ; 1.589      ;
; 1.077  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.860      ; 1.589      ;
; 1.077  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.860      ; 1.589      ;
; 1.080  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.857      ; 1.589      ;
; 1.080  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.857      ; 1.589      ;
; 1.080  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.857      ; 1.589      ;
; 1.080  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.857      ; 1.589      ;
; 1.080  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.857      ; 1.589      ;
; 1.080  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.857      ; 1.589      ;
; 1.080  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.857      ; 1.589      ;
; 1.080  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.857      ; 1.589      ;
; 1.165  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.860      ; 1.677      ;
; 1.165  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.860      ; 1.677      ;
; 1.165  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.860      ; 1.677      ;
; 1.165  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.860      ; 1.677      ;
; 1.165  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.860      ; 1.677      ;
; 1.280  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.855      ; 1.787      ;
; 1.280  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.855      ; 1.787      ;
; 1.284  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.856      ; 1.792      ;
; 1.284  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.856      ; 1.792      ;
; 1.284  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.856      ; 1.792      ;
; 1.284  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.856      ; 1.792      ;
; 1.284  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.856      ; 1.792      ;
; 1.284  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txByteSent      ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.856      ; 1.792      ;
+--------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'T80s:cpu1|IORQ_n'                                                                                                               ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                       ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; 0.449 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.023      ; 1.124      ;
; 0.449 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.023      ; 1.124      ;
; 0.669 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.023      ; 1.344      ;
; 0.669 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.023      ; 1.344      ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'sdClock'                                                                                                                  ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.750 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.902      ;
; 0.804 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.956      ;
; 0.826 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.979      ;
; 0.826 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.979      ;
; 0.826 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.979      ;
; 0.826 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.979      ;
; 0.826 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.979      ;
; 0.826 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.979      ;
; 0.826 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.979      ;
; 0.826 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.979      ;
; 0.880 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 1.033      ;
; 0.880 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 1.033      ;
; 0.880 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 1.033      ;
; 0.880 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 1.033      ;
; 0.880 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 1.033      ;
; 0.880 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 1.033      ;
; 0.880 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 1.033      ;
; 0.880 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 1.033      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg1   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg1   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg10  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg10  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg11  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg11  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg2   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg2   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg3   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg3   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg4   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg4   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg5   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg5   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg6   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg6   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg7   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg7   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg8   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg8   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg9   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg9   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg1  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'                                                                            ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------------+
; -0.946 ; 0.054        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag  ;
; -0.946 ; 0.054        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag  ;
; -0.903 ; 0.097        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[10]     ;
; -0.903 ; 0.097        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[10]     ;
; -0.903 ; 0.097        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[11]     ;
; -0.903 ; 0.097        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[11]     ;
; -0.903 ; 0.097        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[12]     ;
; -0.903 ; 0.097        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[12]     ;
; -0.903 ; 0.097        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[13]     ;
; -0.903 ; 0.097        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[13]     ;
; -0.903 ; 0.097        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[14]     ;
; -0.903 ; 0.097        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[14]     ;
; -0.903 ; 0.097        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[15]     ;
; -0.903 ; 0.097        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[15]     ;
; -0.903 ; 0.097        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[16]     ;
; -0.903 ; 0.097        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[16]     ;
; -0.903 ; 0.097        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[17]     ;
; -0.903 ; 0.097        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[17]     ;
; -0.903 ; 0.097        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[18]     ;
; -0.903 ; 0.097        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[18]     ;
; -0.903 ; 0.097        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[19]     ;
; -0.903 ; 0.097        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[19]     ;
; -0.903 ; 0.097        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[20]     ;
; -0.903 ; 0.097        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[20]     ;
; -0.903 ; 0.097        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[21]     ;
; -0.903 ; 0.097        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[21]     ;
; -0.903 ; 0.097        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[22]     ;
; -0.903 ; 0.097        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[22]     ;
; -0.903 ; 0.097        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[23]     ;
; -0.903 ; 0.097        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[23]     ;
; -0.903 ; 0.097        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[24]     ;
; -0.903 ; 0.097        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[24]     ;
; -0.903 ; 0.097        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[25]     ;
; -0.903 ; 0.097        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[25]     ;
; -0.903 ; 0.097        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[26]     ;
; -0.903 ; 0.097        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[26]     ;
; -0.903 ; 0.097        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[27]     ;
; -0.903 ; 0.097        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[27]     ;
; -0.903 ; 0.097        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[28]     ;
; -0.903 ; 0.097        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[28]     ;
; -0.903 ; 0.097        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[29]     ;
; -0.903 ; 0.097        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[29]     ;
; -0.903 ; 0.097        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[30]     ;
; -0.903 ; 0.097        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[30]     ;
; -0.903 ; 0.097        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[31]     ;
; -0.903 ; 0.097        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[31]     ;
; -0.903 ; 0.097        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[9]      ;
; -0.903 ; 0.097        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[9]      ;
; -0.903 ; 0.097        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_read      ;
; -0.903 ; 0.097        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_read      ;
; -0.903 ; 0.097        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_write     ;
; -0.903 ; 0.097        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_write     ;
; -0.903 ; 0.097        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[0]  ;
; -0.903 ; 0.097        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[0]  ;
; -0.903 ; 0.097        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[1]  ;
; -0.903 ; 0.097        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[1]  ;
; -0.903 ; 0.097        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[2]  ;
; -0.903 ; 0.097        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[2]  ;
; -0.903 ; 0.097        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[3]  ;
; -0.903 ; 0.097        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[3]  ;
; -0.903 ; 0.097        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[4]  ;
; -0.903 ; 0.097        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[4]  ;
; -0.903 ; 0.097        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[5]  ;
; -0.903 ; 0.097        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[5]  ;
; -0.903 ; 0.097        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[6]  ;
; -0.903 ; 0.097        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[6]  ;
; -0.903 ; 0.097        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[7]  ;
; -0.903 ; 0.097        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[7]  ;
; -0.903 ; 0.097        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_write_flag ;
; -0.903 ; 0.097        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_write_flag ;
; -0.686 ; 0.314        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[5]    ;
; -0.686 ; 0.314        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[5]    ;
; -0.686 ; 0.314        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[6]    ;
; -0.686 ; 0.314        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[6]    ;
; -0.686 ; 0.314        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[7]    ;
; -0.686 ; 0.314        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[7]    ;
; -0.686 ; 0.314        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[0]   ;
; -0.686 ; 0.314        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[0]   ;
; -0.686 ; 0.314        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[1]   ;
; -0.686 ; 0.314        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[1]   ;
; -0.686 ; 0.314        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[2]   ;
; -0.686 ; 0.314        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[2]   ;
; -0.686 ; 0.314        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[3]   ;
; -0.686 ; 0.314        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[3]   ;
; -0.686 ; 0.314        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[4]   ;
; -0.686 ; 0.314        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[4]   ;
; -0.686 ; 0.314        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[5]   ;
; -0.686 ; 0.314        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[5]   ;
; -0.686 ; 0.314        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[6]   ;
; -0.686 ; 0.314        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[6]   ;
; -0.686 ; 0.314        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[7]   ;
; -0.686 ; 0.314        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[7]   ;
; -0.686 ; 0.314        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteWritten    ;
; -0.686 ; 0.314        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteWritten    ;
; -0.677 ; 0.323        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]       ;
; -0.677 ; 0.323        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]       ;
; -0.677 ; 0.323        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]       ;
; -0.677 ; 0.323        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]       ;
; -0.677 ; 0.323        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]       ;
; -0.677 ; 0.323        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]       ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'cpuClock'                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'serialClkCount[15]'                                                                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sdClock'                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; rxd1         ; clk        ; 3.501 ; 3.501 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 3.023 ; 3.023 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 2.313 ; 2.313 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 2.433 ; 2.433 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 2.406 ; 2.406 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 2.514 ; 2.514 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 2.733 ; 2.733 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 2.499 ; 2.499 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.023 ; 3.023 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 2.946 ; 2.946 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 3.870 ; 3.870 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 3.754 ; 3.754 ; Rise       ; sdClock         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; rxd1         ; clk        ; -2.526 ; -2.526 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -2.191 ; -2.191 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -2.191 ; -2.191 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -2.311 ; -2.311 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -2.282 ; -2.282 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -2.392 ; -2.392 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -2.612 ; -2.612 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -2.376 ; -2.376 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -2.682 ; -2.682 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -2.518 ; -2.518 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -2.697 ; -2.697 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -2.292 ; -2.292 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                   ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 3.929 ; 3.929 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 4.884 ; 4.884 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 4.998 ; 4.998 ; Fall       ; T80s:cpu1|IORQ_n   ;
; rts1             ; clk                ; 4.043 ; 4.043 ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 4.633 ; 4.633 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 5.588 ; 5.588 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 5.702 ; 5.702 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 4.639 ; 4.639 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.639 ; 4.639 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 3.207 ; 3.207 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 3.064 ; 3.064 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 3.090 ; 3.090 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 3.170 ; 3.170 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 3.648 ; 3.648 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 3.133 ; 3.133 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 3.182 ; 3.182 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 4.379 ; 4.379 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.261 ; 4.261 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 3.993 ; 3.993 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.421 ; 4.421 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.034 ; 4.034 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 4.109 ; 4.109 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 4.298 ; 4.298 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 3.958 ; 3.958 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 4.581 ; 4.581 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 4.441 ; 4.441 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 4.479 ; 4.479 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 4.581 ; 4.581 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 4.363 ; 4.363 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.397 ; 4.397 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 4.457 ; 4.457 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 4.517 ; 4.517 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 4.496 ; 4.496 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 3.640 ; 3.640 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 3.740 ; 3.740 ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 4.111 ; 4.111 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 3.964 ; 3.964 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 4.030 ; 4.030 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 3.929 ; 3.929 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 4.884 ; 4.884 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 4.998 ; 4.998 ; Fall       ; T80s:cpu1|IORQ_n   ;
; rts1             ; clk                ; 4.043 ; 4.043 ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 4.594 ; 4.594 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 3.420 ; 3.420 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 3.436 ; 3.436 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 3.064 ; 3.064 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.639 ; 4.639 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 3.207 ; 3.207 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 3.064 ; 3.064 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 3.090 ; 3.090 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 3.170 ; 3.170 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 3.648 ; 3.648 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 3.133 ; 3.133 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 3.182 ; 3.182 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 4.379 ; 4.379 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.261 ; 4.261 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 3.993 ; 3.993 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.421 ; 4.421 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.034 ; 4.034 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 4.109 ; 4.109 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 4.298 ; 4.298 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 3.958 ; 3.958 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 4.363 ; 4.363 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 4.441 ; 4.441 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 4.479 ; 4.479 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 4.581 ; 4.581 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 4.363 ; 4.363 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.397 ; 4.397 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 4.457 ; 4.457 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 4.517 ; 4.517 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 4.496 ; 4.496 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 3.640 ; 3.640 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 3.740 ; 3.740 ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 4.026 ; 4.026 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 3.964 ; 3.964 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 4.030 ; 4.030 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 4.732 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.853 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.736 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.732 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.732 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.736 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 4.843 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.864 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.864 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.943 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.064 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.947 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.943 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.943 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.947 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 4.054 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.075 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.075 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 4.732     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.853     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.736     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.732     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.732     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.736     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 4.843     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.864     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.864     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.943     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.064     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.947     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.943     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.943     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.947     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 4.054     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.075     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.075     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                  ;
+---------------------+-----------+---------+----------+---------+---------------------+
; Clock               ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack    ; -16.992   ; -2.303  ; -4.961   ; -0.225  ; -2.277              ;
;  T80s:cpu1|IORQ_n   ; -5.597    ; -1.618  ; -1.180   ; -0.188  ; -2.192              ;
;  clk                ; -7.432    ; -2.303  ; N/A      ; N/A     ; -2.277              ;
;  cpuClock           ; -16.992   ; -0.195  ; N/A      ; N/A     ; -0.742              ;
;  sdClock            ; -7.766    ; 0.215   ; -1.601   ; 0.750   ; -0.742              ;
;  serialClkCount[15] ; -6.897    ; -0.239  ; -4.961   ; -0.225  ; -0.742              ;
; Design-wide TNS     ; -7064.841 ; -20.512 ; -143.153 ; -2.187  ; -2224.861           ;
;  T80s:cpu1|IORQ_n   ; -200.626  ; -6.894  ; -2.360   ; -0.376  ; -308.268            ;
;  clk                ; -703.174  ; -19.183 ; N/A      ; N/A     ; -928.249            ;
;  cpuClock           ; -4426.705 ; -0.195  ; N/A      ; N/A     ; -513.464            ;
;  sdClock            ; -744.944  ; 0.000   ; -14.118  ; 0.000   ; -210.728            ;
;  serialClkCount[15] ; -989.392  ; -0.469  ; -126.675 ; -2.187  ; -264.152            ;
+---------------------+-----------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; rxd1         ; clk        ; 8.514 ; 8.514 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 7.486 ; 7.486 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 5.026 ; 5.026 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 5.405 ; 5.405 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 5.367 ; 5.367 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 5.644 ; 5.644 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 6.379 ; 6.379 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 5.666 ; 5.666 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 7.486 ; 7.486 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 7.129 ; 7.129 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 9.099 ; 9.099 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 8.900 ; 8.900 ; Rise       ; sdClock         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; rxd1         ; clk        ; -2.526 ; -2.526 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -2.191 ; -2.191 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -2.191 ; -2.191 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -2.311 ; -2.311 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -2.282 ; -2.282 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -2.392 ; -2.392 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -2.612 ; -2.612 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -2.376 ; -2.376 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -2.682 ; -2.682 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -2.518 ; -2.518 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -2.697 ; -2.697 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -2.292 ; -2.292 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                     ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 10.072 ; 10.072 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 12.976 ; 12.976 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 13.435 ; 13.435 ; Fall       ; T80s:cpu1|IORQ_n   ;
; rts1             ; clk                ; 8.933  ; 8.933  ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 11.526 ; 11.526 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 14.430 ; 14.430 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 14.889 ; 14.889 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 11.190 ; 11.190 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 11.190 ; 11.190 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 7.680  ; 7.680  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 7.057  ; 7.057  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 7.312  ; 7.312  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 7.607  ; 7.607  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 8.816  ; 8.816  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 7.552  ; 7.552  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 7.621  ; 7.621  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 10.530 ; 10.530 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 10.156 ; 10.156 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 9.339  ; 9.339  ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 10.595 ; 10.595 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 9.646  ; 9.646  ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 9.956  ; 9.956  ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 10.465 ; 10.465 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 9.516  ; 9.516  ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 10.954 ; 10.954 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 10.638 ; 10.638 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 10.863 ; 10.863 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 10.954 ; 10.954 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 10.470 ; 10.470 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 10.476 ; 10.476 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 10.708 ; 10.708 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 10.926 ; 10.926 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 10.646 ; 10.646 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 8.572  ; 8.572  ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 8.958  ; 8.958  ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 9.985  ; 9.985  ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 9.529  ; 9.529  ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 9.430  ; 9.430  ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 3.929 ; 3.929 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 4.884 ; 4.884 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 4.998 ; 4.998 ; Fall       ; T80s:cpu1|IORQ_n   ;
; rts1             ; clk                ; 4.043 ; 4.043 ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 4.594 ; 4.594 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 3.420 ; 3.420 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 3.436 ; 3.436 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 3.064 ; 3.064 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.639 ; 4.639 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 3.207 ; 3.207 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 3.064 ; 3.064 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 3.090 ; 3.090 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 3.170 ; 3.170 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 3.648 ; 3.648 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 3.133 ; 3.133 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 3.182 ; 3.182 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 4.379 ; 4.379 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.261 ; 4.261 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 3.993 ; 3.993 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.421 ; 4.421 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.034 ; 4.034 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 4.109 ; 4.109 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 4.298 ; 4.298 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 3.958 ; 3.958 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 4.363 ; 4.363 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 4.441 ; 4.441 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 4.479 ; 4.479 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 4.581 ; 4.581 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 4.363 ; 4.363 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.397 ; 4.397 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 4.457 ; 4.457 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 4.517 ; 4.517 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 4.496 ; 4.496 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 3.640 ; 3.640 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 3.740 ; 3.740 ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 4.026 ; 4.026 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 3.964 ; 3.964 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 4.030 ; 4.030 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-------------------------------------------------------------------------------------+
; Setup Transfers                                                                     ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 190      ; 0        ; 0        ; 200      ;
; cpuClock           ; clk                ; 385      ; 0        ; 0        ; 0        ;
; serialClkCount[15] ; clk                ; 1        ; 1        ; 0        ; 57       ;
; T80s:cpu1|IORQ_n   ; clk                ; 0        ; 0        ; 56       ; 0        ;
; clk                ; cpuClock           ; 416      ; 0        ; 0        ; 0        ;
; cpuClock           ; cpuClock           ; 4925604  ; 0        ; 0        ; 0        ;
; sdClock            ; cpuClock           ; 24       ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; cpuClock           ; 192      ; 244      ; 0        ; 0        ;
; sdClock            ; sdClock            ; 4655     ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; sdClock            ; 0        ; 99       ; 0        ; 0        ;
; clk                ; serialClkCount[15] ; 0        ; 0        ; 0        ; 14       ;
; cpuClock           ; serialClkCount[15] ; 0        ; 0        ; 1963     ; 0        ;
; serialClkCount[15] ; serialClkCount[15] ; 0        ; 0        ; 0        ; 2262     ;
; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0        ; 0        ; 453      ; 484      ;
; cpuClock           ; T80s:cpu1|IORQ_n   ; 14       ; 0        ; 183      ; 0        ;
; sdClock            ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 10       ; 0        ;
; serialClkCount[15] ; T80s:cpu1|IORQ_n   ; 0        ; 178      ; 0        ; 1        ;
; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n   ; 225      ; 5        ; 0        ; 11       ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------+
; Hold Transfers                                                                      ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 190      ; 0        ; 0        ; 200      ;
; cpuClock           ; clk                ; 385      ; 0        ; 0        ; 0        ;
; serialClkCount[15] ; clk                ; 1        ; 1        ; 0        ; 57       ;
; T80s:cpu1|IORQ_n   ; clk                ; 0        ; 0        ; 56       ; 0        ;
; clk                ; cpuClock           ; 416      ; 0        ; 0        ; 0        ;
; cpuClock           ; cpuClock           ; 4925604  ; 0        ; 0        ; 0        ;
; sdClock            ; cpuClock           ; 24       ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; cpuClock           ; 192      ; 244      ; 0        ; 0        ;
; sdClock            ; sdClock            ; 4655     ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; sdClock            ; 0        ; 99       ; 0        ; 0        ;
; clk                ; serialClkCount[15] ; 0        ; 0        ; 0        ; 14       ;
; cpuClock           ; serialClkCount[15] ; 0        ; 0        ; 1963     ; 0        ;
; serialClkCount[15] ; serialClkCount[15] ; 0        ; 0        ; 0        ; 2262     ;
; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0        ; 0        ; 453      ; 484      ;
; cpuClock           ; T80s:cpu1|IORQ_n   ; 14       ; 0        ; 183      ; 0        ;
; sdClock            ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 10       ; 0        ;
; serialClkCount[15] ; T80s:cpu1|IORQ_n   ; 0        ; 178      ; 0        ; 1        ;
; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n   ; 225      ; 5        ; 0        ; 11       ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Recovery Transfers                                                                ;
+------------------+--------------------+----------+----------+----------+----------+
; From Clock       ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+--------------------+----------+----------+----------+----------+
; sdClock          ; sdClock            ; 18       ; 0        ; 0        ; 0        ;
; cpuClock         ; serialClkCount[15] ; 0        ; 0        ; 351      ; 0        ;
; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0        ; 0        ; 81       ; 81       ;
; sdClock          ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 4        ; 0        ;
+------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Removal Transfers                                                                 ;
+------------------+--------------------+----------+----------+----------+----------+
; From Clock       ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+--------------------+----------+----------+----------+----------+
; sdClock          ; sdClock            ; 18       ; 0        ; 0        ; 0        ;
; cpuClock         ; serialClkCount[15] ; 0        ; 0        ; 351      ; 0        ;
; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0        ; 0        ; 81       ; 81       ;
; sdClock          ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 4        ; 0        ;
+------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 374   ; 374  ;
; Unconstrained Output Ports      ; 33    ; 33   ;
; Unconstrained Output Port Paths ; 64    ; 64   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Jan 16 20:59:12 2017
Info: Command: quartus_sta Microcomputer -c Microcomputer
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Microcomputer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name sdClock sdClock
    Info (332105): create_clock -period 1.000 -name T80s:cpu1|IORQ_n T80s:cpu1|IORQ_n
    Info (332105): create_clock -period 1.000 -name cpuClock cpuClock
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name serialClkCount[15] serialClkCount[15]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -16.992
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -16.992     -4426.705 cpuClock 
    Info (332119):    -7.766      -744.944 sdClock 
    Info (332119):    -7.432      -703.174 clk 
    Info (332119):    -6.897      -989.392 serialClkCount[15] 
    Info (332119):    -5.597      -200.626 T80s:cpu1|IORQ_n 
Info (332146): Worst-case hold slack is -2.303
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.303        -6.126 clk 
    Info (332119):    -1.618        -6.894 T80s:cpu1|IORQ_n 
    Info (332119):     0.422         0.000 cpuClock 
    Info (332119):     0.499         0.000 sdClock 
    Info (332119):     0.499         0.000 serialClkCount[15] 
Info (332146): Worst-case recovery slack is -4.961
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.961      -126.675 serialClkCount[15] 
    Info (332119):    -1.601       -14.118 sdClock 
    Info (332119):    -1.180        -2.360 T80s:cpu1|IORQ_n 
Info (332146): Worst-case removal slack is -0.188
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.188        -0.376 T80s:cpu1|IORQ_n 
    Info (332119):     0.257         0.000 serialClkCount[15] 
    Info (332119):     1.915         0.000 sdClock 
Info (332146): Worst-case minimum pulse width slack is -2.277
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.277      -928.249 clk 
    Info (332119):    -2.192      -308.268 T80s:cpu1|IORQ_n 
    Info (332119):    -0.742      -513.464 cpuClock 
    Info (332119):    -0.742      -264.152 serialClkCount[15] 
    Info (332119):    -0.742      -210.728 sdClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.648
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.648     -1157.829 cpuClock 
    Info (332119):    -2.146      -158.153 sdClock 
    Info (332119):    -2.030      -269.440 serialClkCount[15] 
    Info (332119):    -1.798       -74.033 clk 
    Info (332119):    -1.404       -46.070 T80s:cpu1|IORQ_n 
Info (332146): Worst-case hold slack is -1.332
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.332       -19.183 clk 
    Info (332119):    -0.239        -0.469 serialClkCount[15] 
    Info (332119):    -0.195        -0.195 cpuClock 
    Info (332119):    -0.188        -0.665 T80s:cpu1|IORQ_n 
    Info (332119):     0.215         0.000 sdClock 
Info (332146): Worst-case recovery slack is -1.437
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.437       -36.422 serialClkCount[15] 
    Info (332119):    -0.192        -0.384 T80s:cpu1|IORQ_n 
    Info (332119):     0.000         0.000 sdClock 
Info (332146): Worst-case removal slack is -0.225
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.225        -2.187 serialClkCount[15] 
    Info (332119):     0.449         0.000 T80s:cpu1|IORQ_n 
    Info (332119):     0.750         0.000 sdClock 
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423      -582.812 clk 
    Info (332119):    -0.946       -99.716 T80s:cpu1|IORQ_n 
    Info (332119):    -0.500      -346.000 cpuClock 
    Info (332119):    -0.500      -178.000 serialClkCount[15] 
    Info (332119):    -0.500      -142.000 sdClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 459 megabytes
    Info: Processing ended: Mon Jan 16 20:59:21 2017
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:05


