<?xml version="1.0" encoding="UTF-8"?>
<ipxact:component xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014" xmlns:kactus2="http://kactus2.cs.tut.fi" xmlns:keysight="http://www.keysight.com" xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014 http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">
	<ipxact:vendor>keysight.com</ipxact:vendor>
	<ipxact:library>BSP</ipxact:library>
	<ipxact:name>TriggerSelector</ipxact:name>
	<ipxact:version>1.0</ipxact:version>
	<ipxact:busInterfaces>
		<ipxact:busInterface>
			<ipxact:name>nRst</ipxact:name>
			<ipxact:description>Reset input (active low)</ipxact:description>
			<ipxact:busType vendor="keysight.com" library="interfaces" name="nRst" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="keysight.com" library="interfaces" name="nRst.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>nRst</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>nRst</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:slave/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>clock</ipxact:name>
			<ipxact:description>Clock input</ipxact:description>
			<ipxact:busType vendor="keysight.com" library="interfaces" name="clock" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="keysight.com" library="interfaces" name="clock.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>clk</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>clk</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:slave/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>trigger_mode</ipxact:name>
			<ipxact:description>Selects the trigger mode</ipxact:description>
			<ipxact:busType vendor="keysight.com" library="interfaces" name="vector" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="keysight.com" library="interfaces" name="vector.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>Signal</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>trigger_mode</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:slave/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>trigger_msk</ipxact:name>
			<ipxact:description>Trigger Mask: enable analog triggering on specified channel</ipxact:description>
			<ipxact:busType vendor="keysight.com" library="interfaces" name="vector" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="keysight.com" library="interfaces" name="vector.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>Signal</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>trigger_msk</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:slave/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>trigger_sw</ipxact:name>
			<ipxact:description>Software trigger signal used when trigger_mode==1</ipxact:description>
			<ipxact:busType vendor="keysight.com" library="interfaces" name="wire" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="keysight.com" library="interfaces" name="wire.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>wire</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>trigger_sw</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:slave/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>trigger_hw</ipxact:name>
			<ipxact:description>Hardware trigger signal used when trigger_mode==2</ipxact:description>
			<ipxact:busType vendor="keysight.com" library="interfaces" name="wire" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="keysight.com" library="interfaces" name="wire.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>wire</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>trigger_hw</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:slave/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>trigger_o</ipxact:name>
			<ipxact:description>Trigger output signal selected by trigger_mode and trigger_msk. Supersampled by 5 (one bit per sample)</ipxact:description>
			<ipxact:busType vendor="keysight.com" library="interfaces" name="vector" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="keysight.com" library="interfaces" name="vector.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>Signal</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>trigger_o</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:master/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>triggerCh0</ipxact:name>
			<ipxact:description>Analog trigger signal for channel 0 used when trigger_mode==3 and trigger_msk[0]==1. Supersampled by 5 (one bit per sample)</ipxact:description>
			<ipxact:busType vendor="keysight.com" library="interfaces" name="vector" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="keysight.com" library="interfaces" name="vector.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>Signal</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>triggerCh0</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:slave/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>triggerCh1</ipxact:name>
			<ipxact:description>Analog trigger signal for channel 1 used when trigger_mode==3 and trigger_msk[1]==1. Supersampled by 5 (one bit per sample)</ipxact:description>
			<ipxact:busType vendor="keysight.com" library="interfaces" name="vector" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="keysight.com" library="interfaces" name="vector.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>Signal</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>triggerCh1</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:slave/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>triggerCh2</ipxact:name>
			<ipxact:description>Analog trigger signal for channel 2 used when trigger_mode==3 and trigger_msk[2]==1. Supersampled by 5 (one bit per sample)</ipxact:description>
			<ipxact:busType vendor="keysight.com" library="interfaces" name="vector" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="keysight.com" library="interfaces" name="vector.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>Signal</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>triggerCh2</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:slave/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>triggerCh3</ipxact:name>
			<ipxact:description>Analog trigger signal for channel 3 used when trigger_mode==3 and trigger_msk[3]==1. Supersampled by 5 (one bit per sample)</ipxact:description>
			<ipxact:busType vendor="keysight.com" library="interfaces" name="vector" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="keysight.com" library="interfaces" name="vector.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>Signal</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>triggerCh3</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:slave/>
		</ipxact:busInterface>
	</ipxact:busInterfaces>
	<ipxact:model>
		<ipxact:views>
			<ipxact:view>
				<ipxact:name>flat_vhdl</ipxact:name>
				<ipxact:envIdentifier>VHDL:Kactus2:</ipxact:envIdentifier>
				<ipxact:componentInstantiationRef>vhdl_implementation</ipxact:componentInstantiationRef>
			</ipxact:view>
		</ipxact:views>
		<ipxact:instantiations>
			<ipxact:componentInstantiation>
				<ipxact:name>vhdl_implementation</ipxact:name>
				<ipxact:language>VHDL</ipxact:language>
				<ipxact:moduleName>Trigger_Selector</ipxact:moduleName>
				<ipxact:architectureName>Behavioral</ipxact:architectureName>
				<ipxact:moduleParameters>
					<ipxact:moduleParameter parameterId="uuid_72e3a1ff_fa69_446f_bfec_e88c7ca7d5e9" type="int" usageType="typed">
						<ipxact:name>C_N_STREAMS</ipxact:name>
						<ipxact:value>uuid_5d381afa_02f6_4e9a_94b2_dd685d45c13d</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="uuid_aaa106b5_17ad_4c10_ab1a_0f0e064f6d5b" type="int" usageType="typed">
						<ipxact:name>C_N_CHANNELS</ipxact:name>
						<ipxact:description>8--4	-- 4 channels in 500 MSps AIN</ipxact:description>
						<ipxact:value>uuid_5ab9b97a_8d4d_4bd4_8d7c_31e6e13707a8</ipxact:value>
					</ipxact:moduleParameter>
				</ipxact:moduleParameters>
				<ipxact:fileSetRef>
					<ipxact:localName>src</ipxact:localName>
				</ipxact:fileSetRef>
			</ipxact:componentInstantiation>
		</ipxact:instantiations>
		<ipxact:ports>
			<ipxact:port>
				<ipxact:name>nRst</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>STD_LOGIC</ipxact:typeName>
							<ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>clk</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>STD_LOGIC</ipxact:typeName>
							<ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>trigger_mode</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>3</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>std_logic_vector</ipxact:typeName>
							<ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>triggerCh0</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_5d381afa_02f6_4e9a_94b2_dd685d45c13d-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>std_logic_vector</ipxact:typeName>
							<ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>triggerCh1</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_5d381afa_02f6_4e9a_94b2_dd685d45c13d-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>std_logic_vector</ipxact:typeName>
							<ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>triggerCh2</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_5d381afa_02f6_4e9a_94b2_dd685d45c13d-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>std_logic_vector</ipxact:typeName>
							<ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>triggerCh3</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_5d381afa_02f6_4e9a_94b2_dd685d45c13d-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>std_logic_vector</ipxact:typeName>
							<ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>trigger_msk</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_5ab9b97a_8d4d_4bd4_8d7c_31e6e13707a8-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>std_logic_vector</ipxact:typeName>
							<ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>trigger_sw</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>std_logic</ipxact:typeName>
							<ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>trigger_hw</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>std_logic</ipxact:typeName>
							<ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>trigger_o</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_5d381afa_02f6_4e9a_94b2_dd685d45c13d-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>std_logic_vector</ipxact:typeName>
							<ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
		</ipxact:ports>
	</ipxact:model>
	<ipxact:fileSets>
		<ipxact:fileSet>
			<ipxact:name>src</ipxact:name>
			<ipxact:file>
				<ipxact:name>src/Trigger_Selector_500.vhd</ipxact:name>
				<ipxact:fileType>vhdlSource</ipxact:fileType>
				<ipxact:vendorExtensions>
					<kactus2:hash>39596ce8925caaeb970f1144bd7fb23bb41e26ab</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
		</ipxact:fileSet>
	</ipxact:fileSets>
	<ipxact:description>Compares the analog trigger signals with the analog mask and generates a trigger event if necessary.</ipxact:description>
	<ipxact:parameters>
		<ipxact:parameter parameterId="uuid_5d381afa_02f6_4e9a_94b2_dd685d45c13d" resolve="immediate" type="int">
			<ipxact:name>C_N_STREAMS</ipxact:name>
			<ipxact:value>5</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter parameterId="uuid_5ab9b97a_8d4d_4bd4_8d7c_31e6e13707a8" resolve="immediate" type="int">
			<ipxact:name>C_N_CHANNELS</ipxact:name>
			<ipxact:description>8--4	-- 4 channels in 500 MSps AIN</ipxact:description>
			<ipxact:value>4</ipxact:value>
		</ipxact:parameter>
	</ipxact:parameters>
	<ipxact:vendorExtensions>
		<kactus2:author>Keysight</kactus2:author>
		<kactus2:version>3,5,0,0</kactus2:version>
		<kactus2:kts_attributes>
			<kactus2:kts_productHier>Flat</kactus2:kts_productHier>
			<kactus2:kts_implementation>HW</kactus2:kts_implementation>
			<kactus2:kts_firmness>Mutable</kactus2:kts_firmness>
		</kactus2:kts_attributes>
		<keysight:ipMetadata>
			<keysight:supportedHardware>
				<keysight:supportedBoards>
					<keysight:vendorBoards>
						<keysight:vendor>keysight.com</keysight:vendor>
						<keysight:boards>
							<keysight:board>M3102A</keysight:board>
						</keysight:boards>
					</keysight:vendorBoards>
				</keysight:supportedBoards>
			</keysight:supportedHardware>
		</keysight:ipMetadata>
	</ipxact:vendorExtensions>
</ipxact:component>
