---
layout: article
title: "硬件专题复习之vhdl数据类型"
date: 2021-12-07
modify_date: 2021-12-08
author: "Bedoom"
mathjax: true
sharing: true
mathjax_autoNumber: false
show_tags: true
tags:
  - HBU考试内容
---



## vhdl语言客体

在VHDL中，可以赋予一个值的对象就称为**客体**。客体主要包括：signal、variable、constant和file。在客体使用前必须说明。

| 客体类别 | 含义                               | 说明场合                      |
| -------- | ---------------------------------- | ----------------------------- |
| signal   | 信号是全局量                       | architecture，package，entity |
| variable | 共享变量是全局量；局部变量是局部量 | process、function、procedure  |
| constant | 常数是全局量                       | 上面两种场合均可              |
| file     | 文件是全局量                       | architecture、package、entity |

### 常数

顾名思义，常数是一个固定的数（废话 :dog: ）。

```vhdl
constant 常数名{, 常数名}: 数据类型 := 表达式;
```

常量一旦赋值就不能再改变，且常量所赋值和定义的数据类型应一致。
{:.warning}

<!--more-->

Eg:

```vhdl
constant width: integer := 8;
constant vcc: real := "1010"; --这样会报错，
		--"1010"是std_logic_vector类型，不兼容
```

### 变量

变量是暂存数据的量，分为**共享变量**和**局部变量**。

1. 局部变量

   局部变量只能在子程序和进程中使用，且必须加以说明。

   ```vhdl
   variable 变量名: 数据类型 约束条件:=表达式;
   ```

   Eg:

   ```vhdl
   variable count: integer range 0 to 99:=0;
   ```

   上面表示 count 只能表示 0~99 中的数，初始值为0。

2. 共享变量

   共享变量一般用于进程和子程序间的数据传递（~~虽然不建议~~），不多介绍了。

   ```vhdl
   shared variable 变量名: 子类型名 [:=初始值];
   ```

### 信号

信号是电子电路内部**硬件连接**的抽象。

```vhdl
signal 信号名: 数据类型 约束条件:=表达式;
```

Eg:

```vhdl
signal count: bit_vector(3 downto 0);
```

信号之间的传递有实际的附加延时。信号**不能**在进程中说明。

信号赋值格式：

```vhdl
目标信号名 <= 表达式;
```

### 变量 VS 信号

1. 变量具有即时性，变量之间传递立即生效；信号具有非立即性，信号之间通信有延迟。
2. 变量用作程序中暂存数据的量；信号用作电路中的信号连线。
3. 信号是全局量；变量是局部量。
4. 信号与变量的赋值语句不同。

```vhdl
	PROCESS (a，b，c，d)
	BEGIN
   		d<=a；
   		x<=b+d；
   		d<=c；
   		y<=b+d；
    END PROCESS；
结果：	  x<=b+c；
   		y<=b+c；
-------------------------
	PROCESS (a,b,c)
	VARIABLE d：std_logic_vector(3 downto 0);
	BEGIN
   		d：=a；
   		x<=b+d；
   		d：=c；
   		y<=b+d；
	END PROCESS;
结果：   x<=b+a；
		y<=b+c
```

当进程运行时，信号赋值语句从上到下顺序执行，但是由于赋值语句在进程结束后才能生效，所有 d 就被赋值成最后一次的值 c 。
{:.success}

### 文件

文件定义格式

```vhdl
type 类型名 is file of 类型/子类型;
```

## VHDL语言数据类型

VHDL语言是一种类型性很强的语言，每一种数据类型都规定了类属性和类操作。数据只能在数据的严格定义下来操作。

### 10种标准数据类型

![image-20211208173017491](https://s2.loli.net/2021/12/23/a6KYbcL3uIEiyge.png){:.shadow}

### 用户定义数据类型

用户定义数据类型说明语句的一般格式：

```vhdl
type 数据类型名 {, 数据类型名} is [数据类型定义];
```

Eg:

```vhdl
--枚举
type week is (sun, mom, tue, wed, thu, fri, sat);

--数组
type word is array(1 to 8) of std_logic;

--integer and real
type digit is integer range 0 to 9;

-- time
type current is range -1000000 to 1000000;
units nA:
	μA = 1000 nA;
	mA = 1000 μA;
	A = 1000 mA;
end units;

--记录类型
type bank is recode
    addr: std_logic_vector(7 downto 0);
	r0 : integer;
	inst: instruction;
end record;
```

### 用户定义的子类型

子类型是一个具有限制条件的类型，通常用来定义具有一定限制条件的基本数据类型对象。

```vhdl
subtype 子类型名 is 数据类型名[约束范围];
```

Eg:

```vhdl
subtype Byte is bit_vector(7 downto 0);
signal Byte1, Byte2, Byte3: Byte;
```

### 数据类型的转换

（1）类型标记法。用类型名称来实现关系密切的标量类型之间的转换。

```vhdl
variable x: integer;
variable y: real;

x:=integer(y);
```

（2）类型函数法。利用库中的转换函数实现类型转换。

```vhdl
to_bit();
to_std_logic();
```

引用时必须首先打开库和相应的程序包。
{:.warning}

### IEEE标准

STD_LOGIC类型数据的9中取值：

1. 'U' 初始值 
2. 'X' 不定态
3. '0' 强制0
4. '1' 强制1
5. 'Z' 高阻
6. 'W' 弱信号不定态
7. 'L' 弱信号0
8. 'H' 弱信号1
9. '_' 不可能情况

**X 方便系统仿真，Z 方便双向总线描述。**

## VHDL运算操作符

（1）算术操作符 普通加减乘除

（2）逻辑运算符 

not and or nand nor xor....

（3）关系运算符

< > =....

（4）并置运算符

&

```vhdl
a<="0100";
b<="0011";
y<=a&b;(y为"01000011")
```

并置运算也可以使用集合的方式，但仅能用于位连接。

```vhdl
dbus <= (d3, d2, d1, d0);
```

当运算操作符相同时，并没有从左到右依次进行计算的顺序，因此请使用括号。
{:.warning}

