TimeQuest Timing Analyzer report for usb_test
Wed Nov 11 21:26:07 2015
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'fpga_gclk'
 12. Slow 1200mV 85C Model Hold: 'fpga_gclk'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'fpga_gclk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Output Enable Times
 19. Minimum Output Enable Times
 20. Output Disable Times
 21. Minimum Output Disable Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'fpga_gclk'
 30. Slow 1200mV 0C Model Hold: 'fpga_gclk'
 31. Slow 1200mV 0C Model Minimum Pulse Width: 'fpga_gclk'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Output Enable Times
 37. Minimum Output Enable Times
 38. Output Disable Times
 39. Minimum Output Disable Times
 40. Slow 1200mV 0C Model Metastability Report
 41. Fast 1200mV 0C Model Setup Summary
 42. Fast 1200mV 0C Model Hold Summary
 43. Fast 1200mV 0C Model Recovery Summary
 44. Fast 1200mV 0C Model Removal Summary
 45. Fast 1200mV 0C Model Minimum Pulse Width Summary
 46. Fast 1200mV 0C Model Setup: 'fpga_gclk'
 47. Fast 1200mV 0C Model Hold: 'fpga_gclk'
 48. Fast 1200mV 0C Model Minimum Pulse Width: 'fpga_gclk'
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Output Enable Times
 54. Minimum Output Enable Times
 55. Output Disable Times
 56. Minimum Output Disable Times
 57. Fast 1200mV 0C Model Metastability Report
 58. Multicorner Timing Analysis Summary
 59. Setup Times
 60. Hold Times
 61. Clock to Output Times
 62. Minimum Clock to Output Times
 63. Board Trace Model Assignments
 64. Input Transition Times
 65. Signal Integrity Metrics (Slow 1200mv 0c Model)
 66. Signal Integrity Metrics (Slow 1200mv 85c Model)
 67. Signal Integrity Metrics (Fast 1200mv 0c Model)
 68. Setup Transfers
 69. Hold Transfers
 70. Report TCCS
 71. Report RSKM
 72. Unconstrained Paths
 73. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Full Version ;
; Revision Name      ; usb_test                                          ;
; Device Family      ; Cyclone IV E                                      ;
; Device Name        ; EP4CE30F23C8                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets       ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; fpga_gclk  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { fpga_gclk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 240.44 MHz ; 240.44 MHz      ; fpga_gclk  ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-----------+--------+----------------+
; Clock     ; Slack  ; End Point TNS  ;
+-----------+--------+----------------+
; fpga_gclk ; -3.159 ; -76.924        ;
+-----------+--------+----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-----------+-------+----------------+
; Clock     ; Slack ; End Point TNS  ;
+-----------+-------+----------------+
; fpga_gclk ; 0.452 ; 0.000          ;
+-----------+-------+----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-----------+--------+------------------------------+
; Clock     ; Slack  ; End Point TNS                ;
+-----------+--------+------------------------------+
; fpga_gclk ; -3.000 ; -53.558                      ;
+-----------+--------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'fpga_gclk'                                                                                     ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -3.159 ; i[0]                  ; i[1]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 4.078      ;
; -3.159 ; i[0]                  ; i[2]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 4.078      ;
; -3.159 ; i[0]                  ; i[3]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 4.078      ;
; -3.159 ; i[0]                  ; i[4]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 4.078      ;
; -3.159 ; i[0]                  ; i[0]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 4.078      ;
; -2.912 ; i[0]                  ; usb_sloe~reg0         ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.831      ;
; -2.894 ; i[0]                  ; usb_slrd~reg0         ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.813      ;
; -2.785 ; i[4]                  ; i[1]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.704      ;
; -2.785 ; i[4]                  ; i[2]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.704      ;
; -2.785 ; i[4]                  ; i[3]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.704      ;
; -2.785 ; i[4]                  ; i[4]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.704      ;
; -2.785 ; i[4]                  ; i[0]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.704      ;
; -2.690 ; i[1]                  ; i[1]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.609      ;
; -2.690 ; i[1]                  ; i[2]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.609      ;
; -2.690 ; i[1]                  ; i[3]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.609      ;
; -2.690 ; i[1]                  ; i[4]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.609      ;
; -2.690 ; i[1]                  ; i[0]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.609      ;
; -2.661 ; i[2]                  ; i[1]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.580      ;
; -2.661 ; i[2]                  ; i[2]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.580      ;
; -2.661 ; i[2]                  ; i[3]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.580      ;
; -2.661 ; i[2]                  ; i[4]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.580      ;
; -2.661 ; i[2]                  ; i[0]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.580      ;
; -2.576 ; i[3]                  ; i[1]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.495      ;
; -2.576 ; i[3]                  ; i[2]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.495      ;
; -2.576 ; i[3]                  ; i[3]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.495      ;
; -2.576 ; i[3]                  ; i[4]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.495      ;
; -2.576 ; i[3]                  ; i[0]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.495      ;
; -2.538 ; i[4]                  ; usb_sloe~reg0         ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.457      ;
; -2.531 ; usb_state.EP6_WR_CMD  ; i[1]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.450      ;
; -2.531 ; usb_state.EP6_WR_CMD  ; i[2]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.450      ;
; -2.531 ; usb_state.EP6_WR_CMD  ; i[3]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.450      ;
; -2.531 ; usb_state.EP6_WR_CMD  ; i[4]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.450      ;
; -2.531 ; usb_state.EP6_WR_CMD  ; i[0]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.450      ;
; -2.520 ; i[4]                  ; usb_slrd~reg0         ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.439      ;
; -2.480 ; usb_state.EP6_WR_OVER ; i[1]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.399      ;
; -2.480 ; usb_state.EP6_WR_OVER ; i[2]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.399      ;
; -2.480 ; usb_state.EP6_WR_OVER ; i[3]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.399      ;
; -2.480 ; usb_state.EP6_WR_OVER ; i[4]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.399      ;
; -2.480 ; usb_state.EP6_WR_OVER ; i[0]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.399      ;
; -2.381 ; usb_state.EP2_RD_DATA ; i[1]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.300      ;
; -2.381 ; usb_state.EP2_RD_DATA ; i[2]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.300      ;
; -2.381 ; usb_state.EP2_RD_DATA ; i[3]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.300      ;
; -2.381 ; usb_state.EP2_RD_DATA ; i[4]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.300      ;
; -2.381 ; usb_state.EP2_RD_DATA ; i[0]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.300      ;
; -2.355 ; i[1]                  ; usb_sloe~reg0         ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.274      ;
; -2.328 ; usb_state.EP2_RD_CMD  ; i[1]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.247      ;
; -2.328 ; usb_state.EP2_RD_CMD  ; i[2]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.247      ;
; -2.328 ; usb_state.EP2_RD_CMD  ; i[3]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.247      ;
; -2.328 ; usb_state.EP2_RD_CMD  ; i[4]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.247      ;
; -2.328 ; usb_state.EP2_RD_CMD  ; i[0]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.247      ;
; -2.326 ; i[2]                  ; usb_sloe~reg0         ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.245      ;
; -2.306 ; i[1]                  ; usb_slrd~reg0         ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.225      ;
; -2.277 ; i[2]                  ; usb_slrd~reg0         ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.196      ;
; -2.241 ; i[3]                  ; usb_sloe~reg0         ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.160      ;
; -2.200 ; i[3]                  ; usb_slrd~reg0         ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.119      ;
; -2.195 ; i[0]                  ; data_reg[0]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.395      ; 3.591      ;
; -2.195 ; i[0]                  ; data_reg[1]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.395      ; 3.591      ;
; -2.195 ; i[0]                  ; data_reg[2]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.395      ; 3.591      ;
; -2.195 ; i[0]                  ; data_reg[3]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.395      ; 3.591      ;
; -2.195 ; i[0]                  ; data_reg[4]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.395      ; 3.591      ;
; -2.195 ; i[0]                  ; data_reg[5]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.395      ; 3.591      ;
; -2.195 ; i[0]                  ; data_reg[6]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.395      ; 3.591      ;
; -2.195 ; i[0]                  ; data_reg[7]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.395      ; 3.591      ;
; -2.195 ; i[0]                  ; data_reg[8]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.395      ; 3.591      ;
; -2.195 ; i[0]                  ; data_reg[9]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.395      ; 3.591      ;
; -2.195 ; i[0]                  ; data_reg[10]          ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.395      ; 3.591      ;
; -2.195 ; i[0]                  ; data_reg[11]          ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.395      ; 3.591      ;
; -2.195 ; i[0]                  ; data_reg[12]          ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.395      ; 3.591      ;
; -2.195 ; i[0]                  ; data_reg[13]          ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.395      ; 3.591      ;
; -2.195 ; i[0]                  ; data_reg[14]          ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.395      ; 3.591      ;
; -2.195 ; i[0]                  ; data_reg[15]          ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.395      ; 3.591      ;
; -2.152 ; i[0]                  ; usb_fd_en             ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.071      ;
; -2.119 ; usb_state.EP2_RD_OVER ; i[1]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.038      ;
; -2.119 ; usb_state.EP2_RD_OVER ; i[2]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.038      ;
; -2.119 ; usb_state.EP2_RD_OVER ; i[3]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.038      ;
; -2.119 ; usb_state.EP2_RD_OVER ; i[4]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.038      ;
; -2.119 ; usb_state.EP2_RD_OVER ; i[0]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.038      ;
; -2.083 ; i[0]                  ; bus_busy              ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.002      ;
; -2.081 ; i[0]                  ; usb_state.IDLE        ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 3.000      ;
; -2.035 ; i[0]                  ; usb_fifoaddr[1]~reg0  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 2.954      ;
; -1.990 ; i[0]                  ; usb_state.EP6_WR_CMD  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 2.909      ;
; -1.898 ; i[0]                  ; usb_state.EP2_RD_CMD  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 2.817      ;
; -1.856 ; i[0]                  ; usb_state.EP2_RD_OVER ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 2.775      ;
; -1.843 ; i[0]                  ; usb_slwr~reg0         ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 2.762      ;
; -1.842 ; i[0]                  ; usb_state.EP6_WR_OVER ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 2.761      ;
; -1.836 ; i[0]                  ; usb_state.EP2_RD_DATA ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.082     ; 2.755      ;
; -1.821 ; i[4]                  ; data_reg[0]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.395      ; 3.217      ;
; -1.821 ; i[4]                  ; data_reg[1]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.395      ; 3.217      ;
; -1.821 ; i[4]                  ; data_reg[2]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.395      ; 3.217      ;
; -1.821 ; i[4]                  ; data_reg[3]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.395      ; 3.217      ;
; -1.821 ; i[4]                  ; data_reg[4]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.395      ; 3.217      ;
; -1.821 ; i[4]                  ; data_reg[5]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.395      ; 3.217      ;
; -1.821 ; i[4]                  ; data_reg[6]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.395      ; 3.217      ;
; -1.821 ; i[4]                  ; data_reg[7]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.395      ; 3.217      ;
; -1.821 ; i[4]                  ; data_reg[8]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.395      ; 3.217      ;
; -1.821 ; i[4]                  ; data_reg[9]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.395      ; 3.217      ;
; -1.821 ; i[4]                  ; data_reg[10]          ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.395      ; 3.217      ;
; -1.821 ; i[4]                  ; data_reg[11]          ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.395      ; 3.217      ;
; -1.821 ; i[4]                  ; data_reg[12]          ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.395      ; 3.217      ;
; -1.821 ; i[4]                  ; data_reg[13]          ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.395      ; 3.217      ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'fpga_gclk'                                                                                     ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.452 ; usb_state.EP2_RD_OVER ; usb_state.EP2_RD_OVER ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; usb_state.EP6_WR_CMD  ; usb_state.EP6_WR_CMD  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; usb_state.EP6_WR_OVER ; usb_state.EP6_WR_OVER ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; usb_state.IDLE        ; usb_state.IDLE        ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; bus_busy              ; bus_busy              ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; usb_state.EP2_RD_CMD  ; usb_state.EP2_RD_CMD  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; usb_state.EP2_RD_DATA ; usb_state.EP2_RD_DATA ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; usb_fd_en             ; usb_fd_en             ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; usb_fifoaddr[1]~reg0  ; usb_fifoaddr[1]~reg0  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; usb_slwr~reg0         ; usb_slwr~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 0.746      ;
; 0.490 ; i[4]                  ; i[4]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 0.784      ;
; 0.525 ; usb_state.EP6_WR_CMD  ; usb_slwr~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 0.819      ;
; 0.542 ; usb_state.EP2_RD_OVER ; usb_state.EP6_WR_CMD  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 0.836      ;
; 0.558 ; usb_state.IDLE        ; usb_fifoaddr[1]~reg0  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 0.852      ;
; 0.771 ; i[0]                  ; i[0]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.065      ;
; 0.777 ; i[3]                  ; i[3]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.071      ;
; 0.779 ; i[1]                  ; i[1]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.073      ;
; 0.779 ; usb_state.EP6_WR_CMD  ; usb_state.EP6_WR_OVER ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.073      ;
; 0.784 ; usb_state.EP2_RD_OVER ; usb_fifoaddr[1]~reg0  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.078      ;
; 0.797 ; i[2]                  ; i[2]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.091      ;
; 0.814 ; usb_state.EP6_WR_OVER ; usb_state.IDLE        ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.108      ;
; 0.864 ; usb_state.IDLE        ; bus_busy              ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.158      ;
; 0.983 ; usb_state.EP2_RD_DATA ; usb_state.EP2_RD_OVER ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.277      ;
; 1.034 ; usb_state.EP2_RD_OVER ; usb_sloe~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.328      ;
; 1.060 ; usb_state.EP2_RD_CMD  ; usb_state.EP2_RD_DATA ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.354      ;
; 1.066 ; usb_state.EP6_WR_OVER ; usb_fd_en             ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.360      ;
; 1.109 ; i[0]                  ; i[1]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.403      ;
; 1.111 ; bus_busy              ; access_req            ; fpga_gclk    ; fpga_gclk   ; -0.500       ; 0.166      ; 1.009      ;
; 1.118 ; i[0]                  ; i[2]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.412      ;
; 1.132 ; i[3]                  ; i[4]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.426      ;
; 1.133 ; i[1]                  ; i[2]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.427      ;
; 1.158 ; i[2]                  ; i[3]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.452      ;
; 1.167 ; i[2]                  ; i[4]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.461      ;
; 1.242 ; usb_state.IDLE        ; usb_state.EP2_RD_CMD  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.536      ;
; 1.249 ; i[0]                  ; i[3]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.543      ;
; 1.258 ; i[0]                  ; i[4]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.552      ;
; 1.264 ; i[1]                  ; i[3]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.558      ;
; 1.265 ; usb_state.EP2_RD_DATA ; usb_slrd~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.559      ;
; 1.273 ; i[1]                  ; i[4]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.567      ;
; 1.318 ; usb_state.IDLE        ; usb_sloe~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.612      ;
; 1.322 ; access_req            ; usb_state.EP2_RD_CMD  ; fpga_gclk    ; fpga_gclk   ; -0.500       ; -0.004     ; 1.050      ;
; 1.323 ; access_req            ; usb_state.IDLE        ; fpga_gclk    ; fpga_gclk   ; -0.500       ; -0.004     ; 1.051      ;
; 1.324 ; usb_state.IDLE        ; usb_slrd~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.618      ;
; 1.332 ; usb_sloe~reg0         ; usb_sloe~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.626      ;
; 1.333 ; usb_slrd~reg0         ; usb_slrd~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.627      ;
; 1.405 ; usb_state.EP2_RD_CMD  ; usb_slrd~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.699      ;
; 1.413 ; usb_state.EP6_WR_CMD  ; usb_fd_en             ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.707      ;
; 1.417 ; usb_state.EP2_RD_CMD  ; usb_sloe~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.711      ;
; 1.451 ; i[3]                  ; usb_state.EP6_WR_OVER ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.745      ;
; 1.490 ; i[1]                  ; usb_state.EP6_WR_OVER ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.784      ;
; 1.523 ; i[4]                  ; usb_state.EP6_WR_OVER ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.817      ;
; 1.573 ; usb_state.EP6_WR_CMD  ; usb_sloe~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.867      ;
; 1.595 ; usb_state.EP6_WR_OVER ; usb_slrd~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.889      ;
; 1.600 ; usb_state.EP6_WR_CMD  ; usb_slrd~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.894      ;
; 1.604 ; i[3]                  ; usb_sloe~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.898      ;
; 1.621 ; i[1]                  ; usb_state.EP2_RD_OVER ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.915      ;
; 1.628 ; usb_state.EP2_RD_DATA ; data_reg[0]           ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.578      ; 2.418      ;
; 1.628 ; usb_state.EP2_RD_DATA ; data_reg[1]           ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.578      ; 2.418      ;
; 1.628 ; usb_state.EP2_RD_DATA ; data_reg[2]           ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.578      ; 2.418      ;
; 1.628 ; usb_state.EP2_RD_DATA ; data_reg[3]           ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.578      ; 2.418      ;
; 1.628 ; usb_state.EP2_RD_DATA ; data_reg[4]           ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.578      ; 2.418      ;
; 1.628 ; usb_state.EP2_RD_DATA ; data_reg[5]           ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.578      ; 2.418      ;
; 1.628 ; usb_state.EP2_RD_DATA ; data_reg[6]           ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.578      ; 2.418      ;
; 1.628 ; usb_state.EP2_RD_DATA ; data_reg[7]           ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.578      ; 2.418      ;
; 1.628 ; usb_state.EP2_RD_DATA ; data_reg[8]           ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.578      ; 2.418      ;
; 1.628 ; usb_state.EP2_RD_DATA ; data_reg[9]           ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.578      ; 2.418      ;
; 1.628 ; usb_state.EP2_RD_DATA ; data_reg[10]          ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.578      ; 2.418      ;
; 1.628 ; usb_state.EP2_RD_DATA ; data_reg[11]          ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.578      ; 2.418      ;
; 1.628 ; usb_state.EP2_RD_DATA ; data_reg[12]          ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.578      ; 2.418      ;
; 1.628 ; usb_state.EP2_RD_DATA ; data_reg[13]          ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.578      ; 2.418      ;
; 1.628 ; usb_state.EP2_RD_DATA ; data_reg[14]          ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.578      ; 2.418      ;
; 1.628 ; usb_state.EP2_RD_DATA ; data_reg[15]          ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.578      ; 2.418      ;
; 1.629 ; usb_state.EP6_WR_OVER ; usb_sloe~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.923      ;
; 1.635 ; usb_state.EP6_WR_OVER ; bus_busy              ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.929      ;
; 1.647 ; i[2]                  ; usb_state.EP6_WR_OVER ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.941      ;
; 1.662 ; i[1]                  ; usb_slrd~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.956      ;
; 1.664 ; access_req            ; bus_busy              ; fpga_gclk    ; fpga_gclk   ; -0.500       ; -0.004     ; 1.392      ;
; 1.664 ; i[3]                  ; usb_state.EP2_RD_OVER ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.958      ;
; 1.670 ; usb_state.IDLE        ; i[1]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.964      ;
; 1.670 ; usb_state.IDLE        ; i[2]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.964      ;
; 1.670 ; usb_state.IDLE        ; i[3]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.964      ;
; 1.670 ; usb_state.IDLE        ; i[4]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.964      ;
; 1.670 ; usb_state.IDLE        ; i[0]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.964      ;
; 1.676 ; i[4]                  ; usb_sloe~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.970      ;
; 1.679 ; i[2]                  ; usb_state.EP2_RD_OVER ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.973      ;
; 1.686 ; i[1]                  ; usb_sloe~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.980      ;
; 1.695 ; i[3]                  ; usb_slrd~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.989      ;
; 1.697 ; i[1]                  ; usb_state.EP2_RD_DATA ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.991      ;
; 1.698 ; i[3]                  ; usb_state.EP2_RD_DATA ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 1.992      ;
; 1.709 ; i[4]                  ; usb_state.EP2_RD_OVER ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 2.003      ;
; 1.720 ; i[2]                  ; usb_slrd~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 2.014      ;
; 1.742 ; i[1]                  ; usb_state.EP6_WR_CMD  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 2.036      ;
; 1.746 ; i[1]                  ; usb_slwr~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 2.040      ;
; 1.750 ; i[4]                  ; usb_slrd~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 2.044      ;
; 1.754 ; i[3]                  ; usb_state.EP6_WR_CMD  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 2.048      ;
; 1.755 ; i[2]                  ; usb_state.EP2_RD_DATA ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 2.049      ;
; 1.757 ; i[3]                  ; usb_slwr~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 2.051      ;
; 1.761 ; usb_state.EP2_RD_OVER ; usb_fd_en             ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 2.055      ;
; 1.782 ; i[3]                  ; usb_state.EP2_RD_CMD  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 2.076      ;
; 1.785 ; i[1]                  ; usb_state.EP2_RD_CMD  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.082      ; 2.079      ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'fpga_gclk'                                                     ;
+--------+--------------+----------------+------------------+-----------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------+------------+-----------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; fpga_gclk ; Rise       ; fpga_gclk             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Fall       ; access_req            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; bus_busy              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; data_reg[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; data_reg[10]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; data_reg[11]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; data_reg[12]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; data_reg[13]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; data_reg[14]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; data_reg[15]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; data_reg[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; data_reg[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; data_reg[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; data_reg[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; data_reg[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; data_reg[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; data_reg[7]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; data_reg[8]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; data_reg[9]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; i[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; i[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; i[2]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; i[3]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; i[4]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; usb_fd_en             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; usb_fifoaddr[1]~reg0  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; usb_sloe~reg0         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; usb_slrd~reg0         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; usb_slwr~reg0         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; usb_state.EP2_RD_CMD  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; usb_state.EP2_RD_DATA ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; usb_state.EP2_RD_OVER ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; usb_state.EP6_WR_CMD  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; usb_state.EP6_WR_OVER ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; usb_state.IDLE        ;
; 0.207  ; 0.427        ; 0.220          ; High Pulse Width ; fpga_gclk ; Fall       ; access_req            ;
; 0.266  ; 0.454        ; 0.188          ; Low Pulse Width  ; fpga_gclk ; Rise       ; usb_fd_en             ;
; 0.266  ; 0.454        ; 0.188          ; Low Pulse Width  ; fpga_gclk ; Rise       ; usb_sloe~reg0         ;
; 0.266  ; 0.454        ; 0.188          ; Low Pulse Width  ; fpga_gclk ; Rise       ; usb_slrd~reg0         ;
; 0.267  ; 0.455        ; 0.188          ; Low Pulse Width  ; fpga_gclk ; Rise       ; bus_busy              ;
; 0.267  ; 0.455        ; 0.188          ; Low Pulse Width  ; fpga_gclk ; Rise       ; i[0]                  ;
; 0.267  ; 0.455        ; 0.188          ; Low Pulse Width  ; fpga_gclk ; Rise       ; i[1]                  ;
; 0.267  ; 0.455        ; 0.188          ; Low Pulse Width  ; fpga_gclk ; Rise       ; i[2]                  ;
; 0.267  ; 0.455        ; 0.188          ; Low Pulse Width  ; fpga_gclk ; Rise       ; i[3]                  ;
; 0.267  ; 0.455        ; 0.188          ; Low Pulse Width  ; fpga_gclk ; Rise       ; i[4]                  ;
; 0.267  ; 0.455        ; 0.188          ; Low Pulse Width  ; fpga_gclk ; Rise       ; usb_fifoaddr[1]~reg0  ;
; 0.267  ; 0.455        ; 0.188          ; Low Pulse Width  ; fpga_gclk ; Rise       ; usb_slwr~reg0         ;
; 0.267  ; 0.455        ; 0.188          ; Low Pulse Width  ; fpga_gclk ; Rise       ; usb_state.EP2_RD_CMD  ;
; 0.267  ; 0.455        ; 0.188          ; Low Pulse Width  ; fpga_gclk ; Rise       ; usb_state.EP2_RD_DATA ;
; 0.267  ; 0.455        ; 0.188          ; Low Pulse Width  ; fpga_gclk ; Rise       ; usb_state.EP2_RD_OVER ;
; 0.267  ; 0.455        ; 0.188          ; Low Pulse Width  ; fpga_gclk ; Rise       ; usb_state.EP6_WR_CMD  ;
; 0.267  ; 0.455        ; 0.188          ; Low Pulse Width  ; fpga_gclk ; Rise       ; usb_state.EP6_WR_OVER ;
; 0.267  ; 0.455        ; 0.188          ; Low Pulse Width  ; fpga_gclk ; Rise       ; usb_state.IDLE        ;
; 0.277  ; 0.465        ; 0.188          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[0]           ;
; 0.277  ; 0.465        ; 0.188          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[10]          ;
; 0.277  ; 0.465        ; 0.188          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[11]          ;
; 0.277  ; 0.465        ; 0.188          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[12]          ;
; 0.277  ; 0.465        ; 0.188          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[13]          ;
; 0.277  ; 0.465        ; 0.188          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[14]          ;
; 0.277  ; 0.465        ; 0.188          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[15]          ;
; 0.277  ; 0.465        ; 0.188          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[1]           ;
; 0.277  ; 0.465        ; 0.188          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[2]           ;
; 0.277  ; 0.465        ; 0.188          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[3]           ;
; 0.277  ; 0.465        ; 0.188          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[4]           ;
; 0.277  ; 0.465        ; 0.188          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[5]           ;
; 0.277  ; 0.465        ; 0.188          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[6]           ;
; 0.277  ; 0.465        ; 0.188          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[7]           ;
; 0.277  ; 0.465        ; 0.188          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[8]           ;
; 0.277  ; 0.465        ; 0.188          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[9]           ;
; 0.313  ; 0.533        ; 0.220          ; High Pulse Width ; fpga_gclk ; Rise       ; data_reg[0]           ;
; 0.313  ; 0.533        ; 0.220          ; High Pulse Width ; fpga_gclk ; Rise       ; data_reg[10]          ;
; 0.313  ; 0.533        ; 0.220          ; High Pulse Width ; fpga_gclk ; Rise       ; data_reg[11]          ;
; 0.313  ; 0.533        ; 0.220          ; High Pulse Width ; fpga_gclk ; Rise       ; data_reg[12]          ;
; 0.313  ; 0.533        ; 0.220          ; High Pulse Width ; fpga_gclk ; Rise       ; data_reg[13]          ;
; 0.313  ; 0.533        ; 0.220          ; High Pulse Width ; fpga_gclk ; Rise       ; data_reg[14]          ;
; 0.313  ; 0.533        ; 0.220          ; High Pulse Width ; fpga_gclk ; Rise       ; data_reg[15]          ;
; 0.313  ; 0.533        ; 0.220          ; High Pulse Width ; fpga_gclk ; Rise       ; data_reg[1]           ;
; 0.313  ; 0.533        ; 0.220          ; High Pulse Width ; fpga_gclk ; Rise       ; data_reg[2]           ;
; 0.313  ; 0.533        ; 0.220          ; High Pulse Width ; fpga_gclk ; Rise       ; data_reg[3]           ;
; 0.313  ; 0.533        ; 0.220          ; High Pulse Width ; fpga_gclk ; Rise       ; data_reg[4]           ;
; 0.313  ; 0.533        ; 0.220          ; High Pulse Width ; fpga_gclk ; Rise       ; data_reg[5]           ;
; 0.313  ; 0.533        ; 0.220          ; High Pulse Width ; fpga_gclk ; Rise       ; data_reg[6]           ;
; 0.313  ; 0.533        ; 0.220          ; High Pulse Width ; fpga_gclk ; Rise       ; data_reg[7]           ;
; 0.313  ; 0.533        ; 0.220          ; High Pulse Width ; fpga_gclk ; Rise       ; data_reg[8]           ;
; 0.313  ; 0.533        ; 0.220          ; High Pulse Width ; fpga_gclk ; Rise       ; data_reg[9]           ;
; 0.323  ; 0.543        ; 0.220          ; High Pulse Width ; fpga_gclk ; Rise       ; bus_busy              ;
; 0.323  ; 0.543        ; 0.220          ; High Pulse Width ; fpga_gclk ; Rise       ; i[0]                  ;
; 0.323  ; 0.543        ; 0.220          ; High Pulse Width ; fpga_gclk ; Rise       ; i[1]                  ;
; 0.323  ; 0.543        ; 0.220          ; High Pulse Width ; fpga_gclk ; Rise       ; i[2]                  ;
; 0.323  ; 0.543        ; 0.220          ; High Pulse Width ; fpga_gclk ; Rise       ; i[3]                  ;
; 0.323  ; 0.543        ; 0.220          ; High Pulse Width ; fpga_gclk ; Rise       ; i[4]                  ;
; 0.323  ; 0.543        ; 0.220          ; High Pulse Width ; fpga_gclk ; Rise       ; usb_fd_en             ;
; 0.323  ; 0.543        ; 0.220          ; High Pulse Width ; fpga_gclk ; Rise       ; usb_fifoaddr[1]~reg0  ;
; 0.323  ; 0.543        ; 0.220          ; High Pulse Width ; fpga_gclk ; Rise       ; usb_sloe~reg0         ;
; 0.323  ; 0.543        ; 0.220          ; High Pulse Width ; fpga_gclk ; Rise       ; usb_slrd~reg0         ;
; 0.323  ; 0.543        ; 0.220          ; High Pulse Width ; fpga_gclk ; Rise       ; usb_slwr~reg0         ;
; 0.323  ; 0.543        ; 0.220          ; High Pulse Width ; fpga_gclk ; Rise       ; usb_state.EP2_RD_CMD  ;
; 0.323  ; 0.543        ; 0.220          ; High Pulse Width ; fpga_gclk ; Rise       ; usb_state.EP2_RD_DATA ;
; 0.323  ; 0.543        ; 0.220          ; High Pulse Width ; fpga_gclk ; Rise       ; usb_state.EP2_RD_OVER ;
; 0.323  ; 0.543        ; 0.220          ; High Pulse Width ; fpga_gclk ; Rise       ; usb_state.EP6_WR_CMD  ;
+--------+--------------+----------------+------------------+-----------+------------+-----------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; reset_n     ; fpga_gclk  ; 3.356 ; 3.534 ; Rise       ; fpga_gclk       ;
; usb_fd[*]   ; fpga_gclk  ; 1.710 ; 1.942 ; Rise       ; fpga_gclk       ;
;  usb_fd[0]  ; fpga_gclk  ; 1.604 ; 1.902 ; Rise       ; fpga_gclk       ;
;  usb_fd[1]  ; fpga_gclk  ; 1.463 ; 1.722 ; Rise       ; fpga_gclk       ;
;  usb_fd[2]  ; fpga_gclk  ; 1.144 ; 1.441 ; Rise       ; fpga_gclk       ;
;  usb_fd[3]  ; fpga_gclk  ; 1.097 ; 1.395 ; Rise       ; fpga_gclk       ;
;  usb_fd[4]  ; fpga_gclk  ; 1.055 ; 1.348 ; Rise       ; fpga_gclk       ;
;  usb_fd[5]  ; fpga_gclk  ; 1.093 ; 1.391 ; Rise       ; fpga_gclk       ;
;  usb_fd[6]  ; fpga_gclk  ; 1.663 ; 1.942 ; Rise       ; fpga_gclk       ;
;  usb_fd[7]  ; fpga_gclk  ; 1.618 ; 1.901 ; Rise       ; fpga_gclk       ;
;  usb_fd[8]  ; fpga_gclk  ; 1.301 ; 1.607 ; Rise       ; fpga_gclk       ;
;  usb_fd[9]  ; fpga_gclk  ; 1.074 ; 1.372 ; Rise       ; fpga_gclk       ;
;  usb_fd[10] ; fpga_gclk  ; 1.218 ; 1.527 ; Rise       ; fpga_gclk       ;
;  usb_fd[11] ; fpga_gclk  ; 1.647 ; 1.924 ; Rise       ; fpga_gclk       ;
;  usb_fd[12] ; fpga_gclk  ; 1.461 ; 1.730 ; Rise       ; fpga_gclk       ;
;  usb_fd[13] ; fpga_gclk  ; 1.613 ; 1.899 ; Rise       ; fpga_gclk       ;
;  usb_fd[14] ; fpga_gclk  ; 1.710 ; 1.938 ; Rise       ; fpga_gclk       ;
;  usb_fd[15] ; fpga_gclk  ; 1.436 ; 1.708 ; Rise       ; fpga_gclk       ;
; usb_flaga   ; fpga_gclk  ; 1.913 ; 2.181 ; Fall       ; fpga_gclk       ;
; usb_flagc   ; fpga_gclk  ; 2.408 ; 2.641 ; Fall       ; fpga_gclk       ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; reset_n     ; fpga_gclk  ; -2.363 ; -2.627 ; Rise       ; fpga_gclk       ;
; usb_fd[*]   ; fpga_gclk  ; -0.569 ; -0.838 ; Rise       ; fpga_gclk       ;
;  usb_fd[0]  ; fpga_gclk  ; -1.112 ; -1.397 ; Rise       ; fpga_gclk       ;
;  usb_fd[1]  ; fpga_gclk  ; -0.959 ; -1.196 ; Rise       ; fpga_gclk       ;
;  usb_fd[2]  ; fpga_gclk  ; -0.654 ; -0.927 ; Rise       ; fpga_gclk       ;
;  usb_fd[3]  ; fpga_gclk  ; -0.609 ; -0.883 ; Rise       ; fpga_gclk       ;
;  usb_fd[4]  ; fpga_gclk  ; -0.569 ; -0.838 ; Rise       ; fpga_gclk       ;
;  usb_fd[5]  ; fpga_gclk  ; -0.605 ; -0.879 ; Rise       ; fpga_gclk       ;
;  usb_fd[6]  ; fpga_gclk  ; -1.168 ; -1.435 ; Rise       ; fpga_gclk       ;
;  usb_fd[7]  ; fpga_gclk  ; -1.126 ; -1.396 ; Rise       ; fpga_gclk       ;
;  usb_fd[8]  ; fpga_gclk  ; -0.820 ; -1.114 ; Rise       ; fpga_gclk       ;
;  usb_fd[9]  ; fpga_gclk  ; -0.586 ; -0.860 ; Rise       ; fpga_gclk       ;
;  usb_fd[10] ; fpga_gclk  ; -0.740 ; -1.035 ; Rise       ; fpga_gclk       ;
;  usb_fd[11] ; fpga_gclk  ; -1.153 ; -1.418 ; Rise       ; fpga_gclk       ;
;  usb_fd[12] ; fpga_gclk  ; -0.958 ; -1.204 ; Rise       ; fpga_gclk       ;
;  usb_fd[13] ; fpga_gclk  ; -1.119 ; -1.393 ; Rise       ; fpga_gclk       ;
;  usb_fd[14] ; fpga_gclk  ; -1.197 ; -1.404 ; Rise       ; fpga_gclk       ;
;  usb_fd[15] ; fpga_gclk  ; -0.934 ; -1.182 ; Rise       ; fpga_gclk       ;
; usb_flaga   ; fpga_gclk  ; -1.429 ; -1.674 ; Fall       ; fpga_gclk       ;
; usb_flagc   ; fpga_gclk  ; -1.883 ; -2.083 ; Fall       ; fpga_gclk       ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+------------------+------------+--------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+-------+------------+-----------------+
; usb_fd[*]        ; fpga_gclk  ; 10.351 ; 9.868 ; Rise       ; fpga_gclk       ;
;  usb_fd[0]       ; fpga_gclk  ; 8.319  ; 8.091 ; Rise       ; fpga_gclk       ;
;  usb_fd[1]       ; fpga_gclk  ; 8.322  ; 8.087 ; Rise       ; fpga_gclk       ;
;  usb_fd[2]       ; fpga_gclk  ; 7.977  ; 7.768 ; Rise       ; fpga_gclk       ;
;  usb_fd[3]       ; fpga_gclk  ; 7.932  ; 7.726 ; Rise       ; fpga_gclk       ;
;  usb_fd[4]       ; fpga_gclk  ; 7.974  ; 7.763 ; Rise       ; fpga_gclk       ;
;  usb_fd[5]       ; fpga_gclk  ; 7.965  ; 7.756 ; Rise       ; fpga_gclk       ;
;  usb_fd[6]       ; fpga_gclk  ; 8.331  ; 8.084 ; Rise       ; fpga_gclk       ;
;  usb_fd[7]       ; fpga_gclk  ; 8.299  ; 8.052 ; Rise       ; fpga_gclk       ;
;  usb_fd[8]       ; fpga_gclk  ; 7.965  ; 7.750 ; Rise       ; fpga_gclk       ;
;  usb_fd[9]       ; fpga_gclk  ; 8.169  ; 7.928 ; Rise       ; fpga_gclk       ;
;  usb_fd[10]      ; fpga_gclk  ; 9.937  ; 9.486 ; Rise       ; fpga_gclk       ;
;  usb_fd[11]      ; fpga_gclk  ; 8.357  ; 8.107 ; Rise       ; fpga_gclk       ;
;  usb_fd[12]      ; fpga_gclk  ; 8.339  ; 8.095 ; Rise       ; fpga_gclk       ;
;  usb_fd[13]      ; fpga_gclk  ; 10.351 ; 9.868 ; Rise       ; fpga_gclk       ;
;  usb_fd[14]      ; fpga_gclk  ; 8.328  ; 8.106 ; Rise       ; fpga_gclk       ;
;  usb_fd[15]      ; fpga_gclk  ; 8.314  ; 8.070 ; Rise       ; fpga_gclk       ;
; usb_fifoaddr[*]  ; fpga_gclk  ; 7.702  ; 7.443 ; Rise       ; fpga_gclk       ;
;  usb_fifoaddr[1] ; fpga_gclk  ; 7.702  ; 7.443 ; Rise       ; fpga_gclk       ;
; usb_sloe         ; fpga_gclk  ; 9.214  ; 9.712 ; Rise       ; fpga_gclk       ;
; usb_slrd         ; fpga_gclk  ; 7.398  ; 7.650 ; Rise       ; fpga_gclk       ;
; usb_slwr         ; fpga_gclk  ; 7.387  ; 7.641 ; Rise       ; fpga_gclk       ;
+------------------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+------------------+------------+--------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+-------+------------+-----------------+
; usb_fd[*]        ; fpga_gclk  ; 7.662  ; 7.458 ; Rise       ; fpga_gclk       ;
;  usb_fd[0]       ; fpga_gclk  ; 8.034  ; 7.808 ; Rise       ; fpga_gclk       ;
;  usb_fd[1]       ; fpga_gclk  ; 8.036  ; 7.803 ; Rise       ; fpga_gclk       ;
;  usb_fd[2]       ; fpga_gclk  ; 7.706  ; 7.498 ; Rise       ; fpga_gclk       ;
;  usb_fd[3]       ; fpga_gclk  ; 7.662  ; 7.458 ; Rise       ; fpga_gclk       ;
;  usb_fd[4]       ; fpga_gclk  ; 7.703  ; 7.493 ; Rise       ; fpga_gclk       ;
;  usb_fd[5]       ; fpga_gclk  ; 7.695  ; 7.487 ; Rise       ; fpga_gclk       ;
;  usb_fd[6]       ; fpga_gclk  ; 8.045  ; 7.800 ; Rise       ; fpga_gclk       ;
;  usb_fd[7]       ; fpga_gclk  ; 8.015  ; 7.770 ; Rise       ; fpga_gclk       ;
;  usb_fd[8]       ; fpga_gclk  ; 7.694  ; 7.479 ; Rise       ; fpga_gclk       ;
;  usb_fd[9]       ; fpga_gclk  ; 7.889  ; 7.650 ; Rise       ; fpga_gclk       ;
;  usb_fd[10]      ; fpga_gclk  ; 9.669  ; 9.218 ; Rise       ; fpga_gclk       ;
;  usb_fd[11]      ; fpga_gclk  ; 8.070  ; 7.823 ; Rise       ; fpga_gclk       ;
;  usb_fd[12]      ; fpga_gclk  ; 8.052  ; 7.811 ; Rise       ; fpga_gclk       ;
;  usb_fd[13]      ; fpga_gclk  ; 10.066 ; 9.585 ; Rise       ; fpga_gclk       ;
;  usb_fd[14]      ; fpga_gclk  ; 8.042  ; 7.822 ; Rise       ; fpga_gclk       ;
;  usb_fd[15]      ; fpga_gclk  ; 8.028  ; 7.787 ; Rise       ; fpga_gclk       ;
; usb_fifoaddr[*]  ; fpga_gclk  ; 7.441  ; 7.185 ; Rise       ; fpga_gclk       ;
;  usb_fifoaddr[1] ; fpga_gclk  ; 7.441  ; 7.185 ; Rise       ; fpga_gclk       ;
; usb_sloe         ; fpga_gclk  ; 8.956  ; 9.451 ; Rise       ; fpga_gclk       ;
; usb_slrd         ; fpga_gclk  ; 7.141  ; 7.390 ; Rise       ; fpga_gclk       ;
; usb_slwr         ; fpga_gclk  ; 7.129  ; 7.381 ; Rise       ; fpga_gclk       ;
+------------------+------------+--------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Output Enable Times                                                       ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; usb_fd[*]   ; fpga_gclk  ; 7.795  ; 7.537  ; Rise       ; fpga_gclk       ;
;  usb_fd[0]  ; fpga_gclk  ; 8.188  ; 7.930  ; Rise       ; fpga_gclk       ;
;  usb_fd[1]  ; fpga_gclk  ; 8.188  ; 7.930  ; Rise       ; fpga_gclk       ;
;  usb_fd[2]  ; fpga_gclk  ; 7.820  ; 7.562  ; Rise       ; fpga_gclk       ;
;  usb_fd[3]  ; fpga_gclk  ; 7.820  ; 7.562  ; Rise       ; fpga_gclk       ;
;  usb_fd[4]  ; fpga_gclk  ; 7.795  ; 7.537  ; Rise       ; fpga_gclk       ;
;  usb_fd[5]  ; fpga_gclk  ; 7.795  ; 7.537  ; Rise       ; fpga_gclk       ;
;  usb_fd[6]  ; fpga_gclk  ; 8.162  ; 7.904  ; Rise       ; fpga_gclk       ;
;  usb_fd[7]  ; fpga_gclk  ; 8.162  ; 7.904  ; Rise       ; fpga_gclk       ;
;  usb_fd[8]  ; fpga_gclk  ; 8.599  ; 8.341  ; Rise       ; fpga_gclk       ;
;  usb_fd[9]  ; fpga_gclk  ; 8.599  ; 8.341  ; Rise       ; fpga_gclk       ;
;  usb_fd[10] ; fpga_gclk  ; 10.272 ; 9.768  ; Rise       ; fpga_gclk       ;
;  usb_fd[11] ; fpga_gclk  ; 8.567  ; 8.309  ; Rise       ; fpga_gclk       ;
;  usb_fd[12] ; fpga_gclk  ; 8.567  ; 8.309  ; Rise       ; fpga_gclk       ;
;  usb_fd[13] ; fpga_gclk  ; 11.000 ; 10.496 ; Rise       ; fpga_gclk       ;
;  usb_fd[14] ; fpga_gclk  ; 8.977  ; 8.719  ; Rise       ; fpga_gclk       ;
;  usb_fd[15] ; fpga_gclk  ; 8.977  ; 8.719  ; Rise       ; fpga_gclk       ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Output Enable Times                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; usb_fd[*]   ; fpga_gclk  ; 7.544  ; 7.286  ; Rise       ; fpga_gclk       ;
;  usb_fd[0]  ; fpga_gclk  ; 7.921  ; 7.663  ; Rise       ; fpga_gclk       ;
;  usb_fd[1]  ; fpga_gclk  ; 7.921  ; 7.663  ; Rise       ; fpga_gclk       ;
;  usb_fd[2]  ; fpga_gclk  ; 7.567  ; 7.309  ; Rise       ; fpga_gclk       ;
;  usb_fd[3]  ; fpga_gclk  ; 7.567  ; 7.309  ; Rise       ; fpga_gclk       ;
;  usb_fd[4]  ; fpga_gclk  ; 7.544  ; 7.286  ; Rise       ; fpga_gclk       ;
;  usb_fd[5]  ; fpga_gclk  ; 7.544  ; 7.286  ; Rise       ; fpga_gclk       ;
;  usb_fd[6]  ; fpga_gclk  ; 7.896  ; 7.638  ; Rise       ; fpga_gclk       ;
;  usb_fd[7]  ; fpga_gclk  ; 7.896  ; 7.638  ; Rise       ; fpga_gclk       ;
;  usb_fd[8]  ; fpga_gclk  ; 8.315  ; 8.057  ; Rise       ; fpga_gclk       ;
;  usb_fd[9]  ; fpga_gclk  ; 8.315  ; 8.057  ; Rise       ; fpga_gclk       ;
;  usb_fd[10] ; fpga_gclk  ; 10.004 ; 9.500  ; Rise       ; fpga_gclk       ;
;  usb_fd[11] ; fpga_gclk  ; 8.285  ; 8.027  ; Rise       ; fpga_gclk       ;
;  usb_fd[12] ; fpga_gclk  ; 8.285  ; 8.027  ; Rise       ; fpga_gclk       ;
;  usb_fd[13] ; fpga_gclk  ; 10.703 ; 10.199 ; Rise       ; fpga_gclk       ;
;  usb_fd[14] ; fpga_gclk  ; 8.678  ; 8.420  ; Rise       ; fpga_gclk       ;
;  usb_fd[15] ; fpga_gclk  ; 8.678  ; 8.420  ; Rise       ; fpga_gclk       ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Output Disable Times                                                            ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; usb_fd[*]   ; fpga_gclk  ; 7.442     ; 7.700     ; Rise       ; fpga_gclk       ;
;  usb_fd[0]  ; fpga_gclk  ; 7.808     ; 8.066     ; Rise       ; fpga_gclk       ;
;  usb_fd[1]  ; fpga_gclk  ; 7.808     ; 8.066     ; Rise       ; fpga_gclk       ;
;  usb_fd[2]  ; fpga_gclk  ; 7.483     ; 7.741     ; Rise       ; fpga_gclk       ;
;  usb_fd[3]  ; fpga_gclk  ; 7.483     ; 7.741     ; Rise       ; fpga_gclk       ;
;  usb_fd[4]  ; fpga_gclk  ; 7.442     ; 7.700     ; Rise       ; fpga_gclk       ;
;  usb_fd[5]  ; fpga_gclk  ; 7.442     ; 7.700     ; Rise       ; fpga_gclk       ;
;  usb_fd[6]  ; fpga_gclk  ; 7.798     ; 8.056     ; Rise       ; fpga_gclk       ;
;  usb_fd[7]  ; fpga_gclk  ; 7.798     ; 8.056     ; Rise       ; fpga_gclk       ;
;  usb_fd[8]  ; fpga_gclk  ; 8.196     ; 8.454     ; Rise       ; fpga_gclk       ;
;  usb_fd[9]  ; fpga_gclk  ; 8.196     ; 8.454     ; Rise       ; fpga_gclk       ;
;  usb_fd[10] ; fpga_gclk  ; 9.640     ; 10.144    ; Rise       ; fpga_gclk       ;
;  usb_fd[11] ; fpga_gclk  ; 8.168     ; 8.426     ; Rise       ; fpga_gclk       ;
;  usb_fd[12] ; fpga_gclk  ; 8.168     ; 8.426     ; Rise       ; fpga_gclk       ;
;  usb_fd[13] ; fpga_gclk  ; 10.322    ; 10.826    ; Rise       ; fpga_gclk       ;
;  usb_fd[14] ; fpga_gclk  ; 8.561     ; 8.819     ; Rise       ; fpga_gclk       ;
;  usb_fd[15] ; fpga_gclk  ; 8.561     ; 8.819     ; Rise       ; fpga_gclk       ;
+-------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                    ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; usb_fd[*]   ; fpga_gclk  ; 7.195     ; 7.453     ; Rise       ; fpga_gclk       ;
;  usb_fd[0]  ; fpga_gclk  ; 7.546     ; 7.804     ; Rise       ; fpga_gclk       ;
;  usb_fd[1]  ; fpga_gclk  ; 7.546     ; 7.804     ; Rise       ; fpga_gclk       ;
;  usb_fd[2]  ; fpga_gclk  ; 7.233     ; 7.491     ; Rise       ; fpga_gclk       ;
;  usb_fd[3]  ; fpga_gclk  ; 7.233     ; 7.491     ; Rise       ; fpga_gclk       ;
;  usb_fd[4]  ; fpga_gclk  ; 7.195     ; 7.453     ; Rise       ; fpga_gclk       ;
;  usb_fd[5]  ; fpga_gclk  ; 7.195     ; 7.453     ; Rise       ; fpga_gclk       ;
;  usb_fd[6]  ; fpga_gclk  ; 7.536     ; 7.794     ; Rise       ; fpga_gclk       ;
;  usb_fd[7]  ; fpga_gclk  ; 7.536     ; 7.794     ; Rise       ; fpga_gclk       ;
;  usb_fd[8]  ; fpga_gclk  ; 7.918     ; 8.176     ; Rise       ; fpga_gclk       ;
;  usb_fd[9]  ; fpga_gclk  ; 7.918     ; 8.176     ; Rise       ; fpga_gclk       ;
;  usb_fd[10] ; fpga_gclk  ; 9.378     ; 9.882     ; Rise       ; fpga_gclk       ;
;  usb_fd[11] ; fpga_gclk  ; 7.891     ; 8.149     ; Rise       ; fpga_gclk       ;
;  usb_fd[12] ; fpga_gclk  ; 7.891     ; 8.149     ; Rise       ; fpga_gclk       ;
;  usb_fd[13] ; fpga_gclk  ; 10.032    ; 10.536    ; Rise       ; fpga_gclk       ;
;  usb_fd[14] ; fpga_gclk  ; 8.268     ; 8.526     ; Rise       ; fpga_gclk       ;
;  usb_fd[15] ; fpga_gclk  ; 8.268     ; 8.526     ; Rise       ; fpga_gclk       ;
+-------------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 256.41 MHz ; 250.0 MHz       ; fpga_gclk  ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; fpga_gclk ; -2.900 ; -69.317       ;
+-----------+--------+---------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; fpga_gclk ; 0.400 ; 0.000         ;
+-----------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------+--------+-----------------------------+
; Clock     ; Slack  ; End Point TNS               ;
+-----------+--------+-----------------------------+
; fpga_gclk ; -3.000 ; -53.558                     ;
+-----------+--------+-----------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'fpga_gclk'                                                                                      ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -2.900 ; i[0]                  ; i[1]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.074     ; 3.828      ;
; -2.900 ; i[0]                  ; i[2]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.074     ; 3.828      ;
; -2.900 ; i[0]                  ; i[3]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.074     ; 3.828      ;
; -2.900 ; i[0]                  ; i[4]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.074     ; 3.828      ;
; -2.900 ; i[0]                  ; i[0]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.074     ; 3.828      ;
; -2.624 ; i[0]                  ; usb_slrd~reg0         ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.073     ; 3.553      ;
; -2.604 ; i[0]                  ; usb_sloe~reg0         ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.073     ; 3.533      ;
; -2.572 ; i[4]                  ; i[1]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.074     ; 3.500      ;
; -2.572 ; i[4]                  ; i[2]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.074     ; 3.500      ;
; -2.572 ; i[4]                  ; i[3]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.074     ; 3.500      ;
; -2.572 ; i[4]                  ; i[4]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.074     ; 3.500      ;
; -2.572 ; i[4]                  ; i[0]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.074     ; 3.500      ;
; -2.455 ; i[1]                  ; i[1]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.074     ; 3.383      ;
; -2.455 ; i[1]                  ; i[2]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.074     ; 3.383      ;
; -2.455 ; i[1]                  ; i[3]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.074     ; 3.383      ;
; -2.455 ; i[1]                  ; i[4]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.074     ; 3.383      ;
; -2.455 ; i[1]                  ; i[0]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.074     ; 3.383      ;
; -2.444 ; i[2]                  ; i[1]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.074     ; 3.372      ;
; -2.444 ; i[2]                  ; i[2]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.074     ; 3.372      ;
; -2.444 ; i[2]                  ; i[3]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.074     ; 3.372      ;
; -2.444 ; i[2]                  ; i[4]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.074     ; 3.372      ;
; -2.444 ; i[2]                  ; i[0]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.074     ; 3.372      ;
; -2.390 ; i[3]                  ; i[1]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.074     ; 3.318      ;
; -2.390 ; i[3]                  ; i[2]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.074     ; 3.318      ;
; -2.390 ; i[3]                  ; i[3]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.074     ; 3.318      ;
; -2.390 ; i[3]                  ; i[4]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.074     ; 3.318      ;
; -2.390 ; i[3]                  ; i[0]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.074     ; 3.318      ;
; -2.307 ; usb_state.EP6_WR_CMD  ; i[1]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.074     ; 3.235      ;
; -2.307 ; usb_state.EP6_WR_CMD  ; i[2]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.074     ; 3.235      ;
; -2.307 ; usb_state.EP6_WR_CMD  ; i[3]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.074     ; 3.235      ;
; -2.307 ; usb_state.EP6_WR_CMD  ; i[4]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.074     ; 3.235      ;
; -2.307 ; usb_state.EP6_WR_CMD  ; i[0]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.074     ; 3.235      ;
; -2.296 ; i[4]                  ; usb_slrd~reg0         ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.073     ; 3.225      ;
; -2.276 ; i[4]                  ; usb_sloe~reg0         ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.073     ; 3.205      ;
; -2.256 ; usb_state.EP6_WR_OVER ; i[1]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.074     ; 3.184      ;
; -2.256 ; usb_state.EP6_WR_OVER ; i[2]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.074     ; 3.184      ;
; -2.256 ; usb_state.EP6_WR_OVER ; i[3]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.074     ; 3.184      ;
; -2.256 ; usb_state.EP6_WR_OVER ; i[4]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.074     ; 3.184      ;
; -2.256 ; usb_state.EP6_WR_OVER ; i[0]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.074     ; 3.184      ;
; -2.205 ; usb_state.EP2_RD_DATA ; i[1]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.074     ; 3.133      ;
; -2.205 ; usb_state.EP2_RD_DATA ; i[2]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.074     ; 3.133      ;
; -2.205 ; usb_state.EP2_RD_DATA ; i[3]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.074     ; 3.133      ;
; -2.205 ; usb_state.EP2_RD_DATA ; i[4]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.074     ; 3.133      ;
; -2.205 ; usb_state.EP2_RD_DATA ; i[0]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.074     ; 3.133      ;
; -2.141 ; usb_state.EP2_RD_CMD  ; i[1]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.074     ; 3.069      ;
; -2.141 ; usb_state.EP2_RD_CMD  ; i[2]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.074     ; 3.069      ;
; -2.141 ; usb_state.EP2_RD_CMD  ; i[3]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.074     ; 3.069      ;
; -2.141 ; usb_state.EP2_RD_CMD  ; i[4]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.074     ; 3.069      ;
; -2.141 ; usb_state.EP2_RD_CMD  ; i[0]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.074     ; 3.069      ;
; -2.086 ; i[1]                  ; usb_sloe~reg0         ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.073     ; 3.015      ;
; -2.071 ; i[2]                  ; usb_sloe~reg0         ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.073     ; 3.000      ;
; -2.045 ; i[1]                  ; usb_slrd~reg0         ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.073     ; 2.974      ;
; -2.030 ; i[2]                  ; usb_slrd~reg0         ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.073     ; 2.959      ;
; -2.021 ; i[3]                  ; usb_sloe~reg0         ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.073     ; 2.950      ;
; -1.980 ; i[3]                  ; usb_slrd~reg0         ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.073     ; 2.909      ;
; -1.974 ; i[0]                  ; data_reg[0]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.378      ; 3.354      ;
; -1.974 ; i[0]                  ; data_reg[1]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.378      ; 3.354      ;
; -1.974 ; i[0]                  ; data_reg[2]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.378      ; 3.354      ;
; -1.974 ; i[0]                  ; data_reg[3]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.378      ; 3.354      ;
; -1.974 ; i[0]                  ; data_reg[4]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.378      ; 3.354      ;
; -1.974 ; i[0]                  ; data_reg[5]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.378      ; 3.354      ;
; -1.974 ; i[0]                  ; data_reg[6]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.378      ; 3.354      ;
; -1.974 ; i[0]                  ; data_reg[7]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.378      ; 3.354      ;
; -1.974 ; i[0]                  ; data_reg[8]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.378      ; 3.354      ;
; -1.974 ; i[0]                  ; data_reg[9]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.378      ; 3.354      ;
; -1.974 ; i[0]                  ; data_reg[10]          ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.378      ; 3.354      ;
; -1.974 ; i[0]                  ; data_reg[11]          ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.378      ; 3.354      ;
; -1.974 ; i[0]                  ; data_reg[12]          ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.378      ; 3.354      ;
; -1.974 ; i[0]                  ; data_reg[13]          ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.378      ; 3.354      ;
; -1.974 ; i[0]                  ; data_reg[14]          ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.378      ; 3.354      ;
; -1.974 ; i[0]                  ; data_reg[15]          ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.378      ; 3.354      ;
; -1.948 ; usb_state.EP2_RD_OVER ; i[1]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.074     ; 2.876      ;
; -1.948 ; usb_state.EP2_RD_OVER ; i[2]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.074     ; 2.876      ;
; -1.948 ; usb_state.EP2_RD_OVER ; i[3]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.074     ; 2.876      ;
; -1.948 ; usb_state.EP2_RD_OVER ; i[4]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.074     ; 2.876      ;
; -1.948 ; usb_state.EP2_RD_OVER ; i[0]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.074     ; 2.876      ;
; -1.914 ; i[0]                  ; usb_fd_en             ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.073     ; 2.843      ;
; -1.874 ; i[0]                  ; bus_busy              ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.073     ; 2.803      ;
; -1.872 ; i[0]                  ; usb_state.IDLE        ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.073     ; 2.801      ;
; -1.828 ; i[0]                  ; usb_fifoaddr[1]~reg0  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.073     ; 2.757      ;
; -1.794 ; i[0]                  ; usb_state.EP6_WR_CMD  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.073     ; 2.723      ;
; -1.682 ; i[0]                  ; usb_state.EP2_RD_CMD  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.073     ; 2.611      ;
; -1.646 ; i[4]                  ; data_reg[0]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.378      ; 3.026      ;
; -1.646 ; i[4]                  ; data_reg[1]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.378      ; 3.026      ;
; -1.646 ; i[4]                  ; data_reg[2]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.378      ; 3.026      ;
; -1.646 ; i[4]                  ; data_reg[3]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.378      ; 3.026      ;
; -1.646 ; i[4]                  ; data_reg[4]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.378      ; 3.026      ;
; -1.646 ; i[4]                  ; data_reg[5]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.378      ; 3.026      ;
; -1.646 ; i[4]                  ; data_reg[6]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.378      ; 3.026      ;
; -1.646 ; i[4]                  ; data_reg[7]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.378      ; 3.026      ;
; -1.646 ; i[4]                  ; data_reg[8]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.378      ; 3.026      ;
; -1.646 ; i[4]                  ; data_reg[9]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.378      ; 3.026      ;
; -1.646 ; i[4]                  ; data_reg[10]          ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.378      ; 3.026      ;
; -1.646 ; i[4]                  ; data_reg[11]          ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.378      ; 3.026      ;
; -1.646 ; i[4]                  ; data_reg[12]          ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.378      ; 3.026      ;
; -1.646 ; i[4]                  ; data_reg[13]          ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.378      ; 3.026      ;
; -1.646 ; i[4]                  ; data_reg[14]          ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.378      ; 3.026      ;
; -1.646 ; i[4]                  ; data_reg[15]          ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.378      ; 3.026      ;
; -1.642 ; i[0]                  ; usb_state.EP2_RD_OVER ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.073     ; 2.571      ;
; -1.628 ; i[0]                  ; usb_state.EP6_WR_OVER ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.073     ; 2.557      ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'fpga_gclk'                                                                                      ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.400 ; usb_state.EP2_RD_DATA ; usb_state.EP2_RD_DATA ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.074      ; 0.669      ;
; 0.401 ; usb_state.EP2_RD_OVER ; usb_state.EP2_RD_OVER ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; usb_state.EP6_WR_CMD  ; usb_state.EP6_WR_CMD  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; usb_state.EP6_WR_OVER ; usb_state.EP6_WR_OVER ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; usb_state.IDLE        ; usb_state.IDLE        ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; bus_busy              ; bus_busy              ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; usb_state.EP2_RD_CMD  ; usb_state.EP2_RD_CMD  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; usb_fd_en             ; usb_fd_en             ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; usb_fifoaddr[1]~reg0  ; usb_fifoaddr[1]~reg0  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; usb_slwr~reg0         ; usb_slwr~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.073      ; 0.669      ;
; 0.453 ; i[4]                  ; i[4]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.074      ; 0.722      ;
; 0.487 ; usb_state.EP6_WR_CMD  ; usb_slwr~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.073      ; 0.755      ;
; 0.507 ; usb_state.EP2_RD_OVER ; usb_state.EP6_WR_CMD  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.073      ; 0.775      ;
; 0.523 ; usb_state.IDLE        ; usb_fifoaddr[1]~reg0  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.073      ; 0.791      ;
; 0.721 ; i[3]                  ; i[3]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.074      ; 0.990      ;
; 0.722 ; i[0]                  ; i[0]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.074      ; 0.991      ;
; 0.723 ; i[1]                  ; i[1]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.074      ; 0.992      ;
; 0.723 ; usb_state.EP6_WR_CMD  ; usb_state.EP6_WR_OVER ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.073      ; 0.991      ;
; 0.727 ; usb_state.EP2_RD_OVER ; usb_fifoaddr[1]~reg0  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.073      ; 0.995      ;
; 0.741 ; i[2]                  ; i[2]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.074      ; 1.010      ;
; 0.753 ; usb_state.EP6_WR_OVER ; usb_state.IDLE        ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.073      ; 1.021      ;
; 0.807 ; usb_state.IDLE        ; bus_busy              ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.073      ; 1.075      ;
; 0.891 ; usb_state.EP2_RD_DATA ; usb_state.EP2_RD_OVER ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.074      ; 1.160      ;
; 0.919 ; usb_state.EP2_RD_OVER ; usb_sloe~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.073      ; 1.187      ;
; 0.949 ; usb_state.EP6_WR_OVER ; usb_fd_en             ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.073      ; 1.217      ;
; 0.974 ; usb_state.EP2_RD_CMD  ; usb_state.EP2_RD_DATA ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.073      ; 1.242      ;
; 1.017 ; i[0]                  ; i[1]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.074      ; 1.286      ;
; 1.032 ; i[0]                  ; i[2]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.074      ; 1.301      ;
; 1.043 ; i[3]                  ; i[4]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.074      ; 1.312      ;
; 1.047 ; i[1]                  ; i[2]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.074      ; 1.316      ;
; 1.060 ; i[2]                  ; i[3]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.074      ; 1.329      ;
; 1.075 ; i[2]                  ; i[4]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.074      ; 1.344      ;
; 1.080 ; bus_busy              ; access_req            ; fpga_gclk    ; fpga_gclk   ; -0.500       ; 0.141      ; 0.936      ;
; 1.102 ; usb_state.IDLE        ; usb_state.EP2_RD_CMD  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.073      ; 1.370      ;
; 1.130 ; usb_state.EP2_RD_DATA ; usb_slrd~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.074      ; 1.399      ;
; 1.139 ; i[0]                  ; i[3]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.074      ; 1.408      ;
; 1.147 ; i[1]                  ; i[3]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.074      ; 1.416      ;
; 1.154 ; i[0]                  ; i[4]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.074      ; 1.423      ;
; 1.169 ; i[1]                  ; i[4]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.074      ; 1.438      ;
; 1.191 ; usb_state.IDLE        ; usb_slrd~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.073      ; 1.459      ;
; 1.217 ; usb_state.IDLE        ; usb_sloe~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.073      ; 1.485      ;
; 1.223 ; access_req            ; usb_state.EP2_RD_CMD  ; fpga_gclk    ; fpga_gclk   ; -0.500       ; 0.003      ; 0.941      ;
; 1.224 ; access_req            ; usb_state.IDLE        ; fpga_gclk    ; fpga_gclk   ; -0.500       ; 0.003      ; 0.942      ;
; 1.237 ; usb_sloe~reg0         ; usb_sloe~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.073      ; 1.505      ;
; 1.238 ; usb_slrd~reg0         ; usb_slrd~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.073      ; 1.506      ;
; 1.259 ; usb_state.EP6_WR_CMD  ; usb_fd_en             ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.073      ; 1.527      ;
; 1.265 ; usb_state.EP2_RD_CMD  ; usb_sloe~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.073      ; 1.533      ;
; 1.302 ; usb_state.EP2_RD_CMD  ; usb_slrd~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.073      ; 1.570      ;
; 1.307 ; i[3]                  ; usb_state.EP6_WR_OVER ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.074      ; 1.576      ;
; 1.353 ; i[1]                  ; usb_state.EP6_WR_OVER ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.074      ; 1.622      ;
; 1.374 ; i[4]                  ; usb_state.EP6_WR_OVER ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.074      ; 1.643      ;
; 1.415 ; usb_state.EP6_WR_CMD  ; usb_sloe~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.073      ; 1.683      ;
; 1.451 ; usb_state.EP6_WR_OVER ; usb_slrd~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.073      ; 1.719      ;
; 1.455 ; usb_state.EP6_WR_CMD  ; usb_slrd~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.073      ; 1.723      ;
; 1.463 ; usb_state.EP2_RD_DATA ; data_reg[0]           ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.545      ; 2.203      ;
; 1.463 ; usb_state.EP2_RD_DATA ; data_reg[1]           ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.545      ; 2.203      ;
; 1.463 ; usb_state.EP2_RD_DATA ; data_reg[2]           ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.545      ; 2.203      ;
; 1.463 ; usb_state.EP2_RD_DATA ; data_reg[3]           ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.545      ; 2.203      ;
; 1.463 ; usb_state.EP2_RD_DATA ; data_reg[4]           ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.545      ; 2.203      ;
; 1.463 ; usb_state.EP2_RD_DATA ; data_reg[5]           ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.545      ; 2.203      ;
; 1.463 ; usb_state.EP2_RD_DATA ; data_reg[6]           ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.545      ; 2.203      ;
; 1.463 ; usb_state.EP2_RD_DATA ; data_reg[7]           ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.545      ; 2.203      ;
; 1.463 ; usb_state.EP2_RD_DATA ; data_reg[8]           ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.545      ; 2.203      ;
; 1.463 ; usb_state.EP2_RD_DATA ; data_reg[9]           ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.545      ; 2.203      ;
; 1.463 ; usb_state.EP2_RD_DATA ; data_reg[10]          ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.545      ; 2.203      ;
; 1.463 ; usb_state.EP2_RD_DATA ; data_reg[11]          ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.545      ; 2.203      ;
; 1.463 ; usb_state.EP2_RD_DATA ; data_reg[12]          ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.545      ; 2.203      ;
; 1.463 ; usb_state.EP2_RD_DATA ; data_reg[13]          ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.545      ; 2.203      ;
; 1.463 ; usb_state.EP2_RD_DATA ; data_reg[14]          ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.545      ; 2.203      ;
; 1.463 ; usb_state.EP2_RD_DATA ; data_reg[15]          ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.545      ; 2.203      ;
; 1.469 ; i[1]                  ; usb_state.EP2_RD_OVER ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.074      ; 1.738      ;
; 1.469 ; usb_state.EP6_WR_OVER ; usb_sloe~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.073      ; 1.737      ;
; 1.471 ; i[2]                  ; usb_state.EP6_WR_OVER ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.074      ; 1.740      ;
; 1.479 ; i[3]                  ; usb_sloe~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.074      ; 1.748      ;
; 1.482 ; i[3]                  ; usb_state.EP2_RD_OVER ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.074      ; 1.751      ;
; 1.504 ; i[4]                  ; usb_sloe~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.074      ; 1.773      ;
; 1.509 ; i[1]                  ; usb_slrd~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.074      ; 1.778      ;
; 1.522 ; i[3]                  ; usb_slrd~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.074      ; 1.791      ;
; 1.526 ; usb_state.EP6_WR_OVER ; bus_busy              ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.073      ; 1.794      ;
; 1.531 ; access_req            ; bus_busy              ; fpga_gclk    ; fpga_gclk   ; -0.500       ; 0.003      ; 1.249      ;
; 1.541 ; i[2]                  ; usb_state.EP2_RD_OVER ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.074      ; 1.810      ;
; 1.541 ; i[4]                  ; usb_state.EP2_RD_OVER ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.074      ; 1.810      ;
; 1.542 ; i[1]                  ; usb_state.EP2_RD_DATA ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.074      ; 1.811      ;
; 1.552 ; i[1]                  ; usb_sloe~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.074      ; 1.821      ;
; 1.555 ; i[3]                  ; usb_state.EP2_RD_DATA ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.074      ; 1.824      ;
; 1.570 ; usb_state.IDLE        ; i[1]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.073      ; 1.838      ;
; 1.570 ; usb_state.IDLE        ; i[2]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.073      ; 1.838      ;
; 1.570 ; usb_state.IDLE        ; i[3]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.073      ; 1.838      ;
; 1.570 ; usb_state.IDLE        ; i[4]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.073      ; 1.838      ;
; 1.570 ; usb_state.IDLE        ; i[0]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.073      ; 1.838      ;
; 1.573 ; usb_state.EP2_RD_OVER ; usb_fd_en             ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.073      ; 1.841      ;
; 1.576 ; i[1]                  ; usb_state.EP6_WR_CMD  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.074      ; 1.845      ;
; 1.578 ; i[1]                  ; usb_slwr~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.074      ; 1.847      ;
; 1.581 ; i[2]                  ; usb_slrd~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.074      ; 1.850      ;
; 1.581 ; i[4]                  ; usb_slrd~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.074      ; 1.850      ;
; 1.589 ; i[3]                  ; usb_state.EP6_WR_CMD  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.074      ; 1.858      ;
; 1.591 ; i[3]                  ; usb_slwr~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.074      ; 1.860      ;
; 1.601 ; i[2]                  ; usb_sloe~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.074      ; 1.870      ;
; 1.613 ; i[1]                  ; usb_state.EP2_RD_CMD  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.074      ; 1.882      ;
; 1.614 ; i[2]                  ; usb_state.EP2_RD_DATA ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.074      ; 1.883      ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'fpga_gclk'                                                      ;
+--------+--------------+----------------+------------------+-----------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------+------------+-----------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; fpga_gclk ; Rise       ; fpga_gclk             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Fall       ; access_req            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; bus_busy              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; data_reg[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; data_reg[10]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; data_reg[11]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; data_reg[12]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; data_reg[13]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; data_reg[14]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; data_reg[15]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; data_reg[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; data_reg[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; data_reg[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; data_reg[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; data_reg[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; data_reg[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; data_reg[7]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; data_reg[8]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; data_reg[9]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; i[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; i[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; i[2]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; i[3]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; i[4]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; usb_fd_en             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; usb_fifoaddr[1]~reg0  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; usb_sloe~reg0         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; usb_slrd~reg0         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; usb_slwr~reg0         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; usb_state.EP2_RD_CMD  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; usb_state.EP2_RD_DATA ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; usb_state.EP2_RD_OVER ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; usb_state.EP6_WR_CMD  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; usb_state.EP6_WR_OVER ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fpga_gclk ; Rise       ; usb_state.IDLE        ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; fpga_gclk ; Fall       ; access_req            ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; fpga_gclk ; Rise       ; data_reg[0]           ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; fpga_gclk ; Rise       ; data_reg[10]          ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; fpga_gclk ; Rise       ; data_reg[11]          ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; fpga_gclk ; Rise       ; data_reg[12]          ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; fpga_gclk ; Rise       ; data_reg[13]          ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; fpga_gclk ; Rise       ; data_reg[14]          ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; fpga_gclk ; Rise       ; data_reg[15]          ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; fpga_gclk ; Rise       ; data_reg[1]           ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; fpga_gclk ; Rise       ; data_reg[2]           ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; fpga_gclk ; Rise       ; data_reg[3]           ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; fpga_gclk ; Rise       ; data_reg[4]           ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; fpga_gclk ; Rise       ; data_reg[5]           ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; fpga_gclk ; Rise       ; data_reg[6]           ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; fpga_gclk ; Rise       ; data_reg[7]           ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; fpga_gclk ; Rise       ; data_reg[8]           ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; fpga_gclk ; Rise       ; data_reg[9]           ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; bus_busy              ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; i[0]                  ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; i[1]                  ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; i[2]                  ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; i[3]                  ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; i[4]                  ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; usb_fd_en             ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; usb_fifoaddr[1]~reg0  ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; usb_sloe~reg0         ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; usb_slrd~reg0         ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; usb_slwr~reg0         ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; usb_state.EP2_RD_CMD  ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; usb_state.EP2_RD_DATA ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; usb_state.EP2_RD_OVER ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; usb_state.EP6_WR_CMD  ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; usb_state.EP6_WR_OVER ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; usb_state.IDLE        ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; fpga_gclk ; Rise       ; bus_busy              ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; fpga_gclk ; Rise       ; i[0]                  ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; fpga_gclk ; Rise       ; i[1]                  ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; fpga_gclk ; Rise       ; i[2]                  ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; fpga_gclk ; Rise       ; i[3]                  ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; fpga_gclk ; Rise       ; i[4]                  ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; fpga_gclk ; Rise       ; usb_fd_en             ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; fpga_gclk ; Rise       ; usb_fifoaddr[1]~reg0  ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; fpga_gclk ; Rise       ; usb_sloe~reg0         ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; fpga_gclk ; Rise       ; usb_slrd~reg0         ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; fpga_gclk ; Rise       ; usb_slwr~reg0         ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; fpga_gclk ; Rise       ; usb_state.EP2_RD_CMD  ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; fpga_gclk ; Rise       ; usb_state.EP2_RD_DATA ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; fpga_gclk ; Rise       ; usb_state.EP2_RD_OVER ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; fpga_gclk ; Rise       ; usb_state.EP6_WR_CMD  ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; fpga_gclk ; Rise       ; usb_state.EP6_WR_OVER ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; fpga_gclk ; Rise       ; usb_state.IDLE        ;
; 0.321  ; 0.505        ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[0]           ;
; 0.321  ; 0.505        ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[10]          ;
; 0.321  ; 0.505        ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[11]          ;
; 0.321  ; 0.505        ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[12]          ;
; 0.321  ; 0.505        ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[13]          ;
; 0.321  ; 0.505        ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[14]          ;
; 0.321  ; 0.505        ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[15]          ;
; 0.321  ; 0.505        ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[1]           ;
; 0.321  ; 0.505        ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[2]           ;
; 0.321  ; 0.505        ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[3]           ;
; 0.321  ; 0.505        ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[4]           ;
; 0.321  ; 0.505        ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[5]           ;
; 0.321  ; 0.505        ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[6]           ;
; 0.321  ; 0.505        ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[7]           ;
+--------+--------------+----------------+------------------+-----------+------------+-----------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; reset_n     ; fpga_gclk  ; 3.075 ; 3.029 ; Rise       ; fpga_gclk       ;
; usb_fd[*]   ; fpga_gclk  ; 1.519 ; 1.595 ; Rise       ; fpga_gclk       ;
;  usb_fd[0]  ; fpga_gclk  ; 1.397 ; 1.570 ; Rise       ; fpga_gclk       ;
;  usb_fd[1]  ; fpga_gclk  ; 1.277 ; 1.384 ; Rise       ; fpga_gclk       ;
;  usb_fd[2]  ; fpga_gclk  ; 0.973 ; 1.131 ; Rise       ; fpga_gclk       ;
;  usb_fd[3]  ; fpga_gclk  ; 0.927 ; 1.092 ; Rise       ; fpga_gclk       ;
;  usb_fd[4]  ; fpga_gclk  ; 0.888 ; 1.049 ; Rise       ; fpga_gclk       ;
;  usb_fd[5]  ; fpga_gclk  ; 0.924 ; 1.089 ; Rise       ; fpga_gclk       ;
;  usb_fd[6]  ; fpga_gclk  ; 1.457 ; 1.595 ; Rise       ; fpga_gclk       ;
;  usb_fd[7]  ; fpga_gclk  ; 1.415 ; 1.562 ; Rise       ; fpga_gclk       ;
;  usb_fd[8]  ; fpga_gclk  ; 1.114 ; 1.298 ; Rise       ; fpga_gclk       ;
;  usb_fd[9]  ; fpga_gclk  ; 0.905 ; 1.070 ; Rise       ; fpga_gclk       ;
;  usb_fd[10] ; fpga_gclk  ; 1.028 ; 1.221 ; Rise       ; fpga_gclk       ;
;  usb_fd[11] ; fpga_gclk  ; 1.441 ; 1.585 ; Rise       ; fpga_gclk       ;
;  usb_fd[12] ; fpga_gclk  ; 1.271 ; 1.397 ; Rise       ; fpga_gclk       ;
;  usb_fd[13] ; fpga_gclk  ; 1.407 ; 1.557 ; Rise       ; fpga_gclk       ;
;  usb_fd[14] ; fpga_gclk  ; 1.519 ; 1.574 ; Rise       ; fpga_gclk       ;
;  usb_fd[15] ; fpga_gclk  ; 1.253 ; 1.371 ; Rise       ; fpga_gclk       ;
; usb_flaga   ; fpga_gclk  ; 1.724 ; 1.825 ; Fall       ; fpga_gclk       ;
; usb_flagc   ; fpga_gclk  ; 2.195 ; 2.238 ; Fall       ; fpga_gclk       ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; reset_n     ; fpga_gclk  ; -2.137 ; -2.256 ; Rise       ; fpga_gclk       ;
; usb_fd[*]   ; fpga_gclk  ; -0.449 ; -0.595 ; Rise       ; fpga_gclk       ;
;  usb_fd[0]  ; fpga_gclk  ; -0.954 ; -1.120 ; Rise       ; fpga_gclk       ;
;  usb_fd[1]  ; fpga_gclk  ; -0.821 ; -0.915 ; Rise       ; fpga_gclk       ;
;  usb_fd[2]  ; fpga_gclk  ; -0.530 ; -0.673 ; Rise       ; fpga_gclk       ;
;  usb_fd[3]  ; fpga_gclk  ; -0.486 ; -0.637 ; Rise       ; fpga_gclk       ;
;  usb_fd[4]  ; fpga_gclk  ; -0.449 ; -0.595 ; Rise       ; fpga_gclk       ;
;  usb_fd[5]  ; fpga_gclk  ; -0.484 ; -0.634 ; Rise       ; fpga_gclk       ;
;  usb_fd[6]  ; fpga_gclk  ; -1.010 ; -1.142 ; Rise       ; fpga_gclk       ;
;  usb_fd[7]  ; fpga_gclk  ; -0.970 ; -1.112 ; Rise       ; fpga_gclk       ;
;  usb_fd[8]  ; fpga_gclk  ; -0.681 ; -0.858 ; Rise       ; fpga_gclk       ;
;  usb_fd[9]  ; fpga_gclk  ; -0.465 ; -0.615 ; Rise       ; fpga_gclk       ;
;  usb_fd[10] ; fpga_gclk  ; -0.597 ; -0.783 ; Rise       ; fpga_gclk       ;
;  usb_fd[11] ; fpga_gclk  ; -0.996 ; -1.134 ; Rise       ; fpga_gclk       ;
;  usb_fd[12] ; fpga_gclk  ; -0.816 ; -0.928 ; Rise       ; fpga_gclk       ;
;  usb_fd[13] ; fpga_gclk  ; -0.961 ; -1.106 ; Rise       ; fpga_gclk       ;
;  usb_fd[14] ; fpga_gclk  ; -1.054 ; -1.098 ; Rise       ; fpga_gclk       ;
;  usb_fd[15] ; fpga_gclk  ; -0.799 ; -0.903 ; Rise       ; fpga_gclk       ;
; usb_flaga   ; fpga_gclk  ; -1.287 ; -1.378 ; Fall       ; fpga_gclk       ;
; usb_flagc   ; fpga_gclk  ; -1.715 ; -1.743 ; Fall       ; fpga_gclk       ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; usb_fd[*]        ; fpga_gclk  ; 9.413 ; 8.811 ; Rise       ; fpga_gclk       ;
;  usb_fd[0]       ; fpga_gclk  ; 7.635 ; 7.338 ; Rise       ; fpga_gclk       ;
;  usb_fd[1]       ; fpga_gclk  ; 7.636 ; 7.330 ; Rise       ; fpga_gclk       ;
;  usb_fd[2]       ; fpga_gclk  ; 7.309 ; 7.046 ; Rise       ; fpga_gclk       ;
;  usb_fd[3]       ; fpga_gclk  ; 7.266 ; 7.010 ; Rise       ; fpga_gclk       ;
;  usb_fd[4]       ; fpga_gclk  ; 7.307 ; 7.040 ; Rise       ; fpga_gclk       ;
;  usb_fd[5]       ; fpga_gclk  ; 7.300 ; 7.034 ; Rise       ; fpga_gclk       ;
;  usb_fd[6]       ; fpga_gclk  ; 7.650 ; 7.329 ; Rise       ; fpga_gclk       ;
;  usb_fd[7]       ; fpga_gclk  ; 7.617 ; 7.302 ; Rise       ; fpga_gclk       ;
;  usb_fd[8]       ; fpga_gclk  ; 7.299 ; 7.029 ; Rise       ; fpga_gclk       ;
;  usb_fd[9]       ; fpga_gclk  ; 7.503 ; 7.187 ; Rise       ; fpga_gclk       ;
;  usb_fd[10]      ; fpga_gclk  ; 9.013 ; 8.466 ; Rise       ; fpga_gclk       ;
;  usb_fd[11]      ; fpga_gclk  ; 7.672 ; 7.349 ; Rise       ; fpga_gclk       ;
;  usb_fd[12]      ; fpga_gclk  ; 7.651 ; 7.342 ; Rise       ; fpga_gclk       ;
;  usb_fd[13]      ; fpga_gclk  ; 9.413 ; 8.811 ; Rise       ; fpga_gclk       ;
;  usb_fd[14]      ; fpga_gclk  ; 7.642 ; 7.348 ; Rise       ; fpga_gclk       ;
;  usb_fd[15]      ; fpga_gclk  ; 7.631 ; 7.319 ; Rise       ; fpga_gclk       ;
; usb_fifoaddr[*]  ; fpga_gclk  ; 7.058 ; 6.727 ; Rise       ; fpga_gclk       ;
;  usb_fifoaddr[1] ; fpga_gclk  ; 7.058 ; 6.727 ; Rise       ; fpga_gclk       ;
; usb_sloe         ; fpga_gclk  ; 8.193 ; 8.813 ; Rise       ; fpga_gclk       ;
; usb_slrd         ; fpga_gclk  ; 6.684 ; 7.004 ; Rise       ; fpga_gclk       ;
; usb_slwr         ; fpga_gclk  ; 6.672 ; 6.994 ; Rise       ; fpga_gclk       ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; usb_fd[*]        ; fpga_gclk  ; 7.002 ; 6.749 ; Rise       ; fpga_gclk       ;
;  usb_fd[0]       ; fpga_gclk  ; 7.357 ; 7.064 ; Rise       ; fpga_gclk       ;
;  usb_fd[1]       ; fpga_gclk  ; 7.356 ; 7.055 ; Rise       ; fpga_gclk       ;
;  usb_fd[2]       ; fpga_gclk  ; 7.043 ; 6.783 ; Rise       ; fpga_gclk       ;
;  usb_fd[3]       ; fpga_gclk  ; 7.002 ; 6.749 ; Rise       ; fpga_gclk       ;
;  usb_fd[4]       ; fpga_gclk  ; 7.041 ; 6.778 ; Rise       ; fpga_gclk       ;
;  usb_fd[5]       ; fpga_gclk  ; 7.035 ; 6.772 ; Rise       ; fpga_gclk       ;
;  usb_fd[6]       ; fpga_gclk  ; 7.369 ; 7.054 ; Rise       ; fpga_gclk       ;
;  usb_fd[7]       ; fpga_gclk  ; 7.338 ; 7.028 ; Rise       ; fpga_gclk       ;
;  usb_fd[8]       ; fpga_gclk  ; 7.033 ; 6.767 ; Rise       ; fpga_gclk       ;
;  usb_fd[9]       ; fpga_gclk  ; 7.229 ; 6.918 ; Rise       ; fpga_gclk       ;
;  usb_fd[10]      ; fpga_gclk  ; 8.750 ; 8.206 ; Rise       ; fpga_gclk       ;
;  usb_fd[11]      ; fpga_gclk  ; 7.391 ; 7.073 ; Rise       ; fpga_gclk       ;
;  usb_fd[12]      ; fpga_gclk  ; 7.371 ; 7.067 ; Rise       ; fpga_gclk       ;
;  usb_fd[13]      ; fpga_gclk  ; 9.134 ; 8.536 ; Rise       ; fpga_gclk       ;
;  usb_fd[14]      ; fpga_gclk  ; 7.362 ; 7.073 ; Rise       ; fpga_gclk       ;
;  usb_fd[15]      ; fpga_gclk  ; 7.352 ; 7.045 ; Rise       ; fpga_gclk       ;
; usb_fifoaddr[*]  ; fpga_gclk  ; 6.803 ; 6.478 ; Rise       ; fpga_gclk       ;
;  usb_fifoaddr[1] ; fpga_gclk  ; 6.803 ; 6.478 ; Rise       ; fpga_gclk       ;
; usb_sloe         ; fpga_gclk  ; 7.945 ; 8.558 ; Rise       ; fpga_gclk       ;
; usb_slrd         ; fpga_gclk  ; 6.436 ; 6.751 ; Rise       ; fpga_gclk       ;
; usb_slwr         ; fpga_gclk  ; 6.424 ; 6.741 ; Rise       ; fpga_gclk       ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+-------------+------------+--------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+-------+------------+-----------------+
; usb_fd[*]   ; fpga_gclk  ; 7.108  ; 6.859 ; Rise       ; fpga_gclk       ;
;  usb_fd[0]  ; fpga_gclk  ; 7.483  ; 7.234 ; Rise       ; fpga_gclk       ;
;  usb_fd[1]  ; fpga_gclk  ; 7.483  ; 7.234 ; Rise       ; fpga_gclk       ;
;  usb_fd[2]  ; fpga_gclk  ; 7.134  ; 6.885 ; Rise       ; fpga_gclk       ;
;  usb_fd[3]  ; fpga_gclk  ; 7.134  ; 6.885 ; Rise       ; fpga_gclk       ;
;  usb_fd[4]  ; fpga_gclk  ; 7.108  ; 6.859 ; Rise       ; fpga_gclk       ;
;  usb_fd[5]  ; fpga_gclk  ; 7.108  ; 6.859 ; Rise       ; fpga_gclk       ;
;  usb_fd[6]  ; fpga_gclk  ; 7.457  ; 7.208 ; Rise       ; fpga_gclk       ;
;  usb_fd[7]  ; fpga_gclk  ; 7.457  ; 7.208 ; Rise       ; fpga_gclk       ;
;  usb_fd[8]  ; fpga_gclk  ; 7.879  ; 7.630 ; Rise       ; fpga_gclk       ;
;  usb_fd[9]  ; fpga_gclk  ; 7.879  ; 7.630 ; Rise       ; fpga_gclk       ;
;  usb_fd[10] ; fpga_gclk  ; 9.316  ; 8.768 ; Rise       ; fpga_gclk       ;
;  usb_fd[11] ; fpga_gclk  ; 7.845  ; 7.596 ; Rise       ; fpga_gclk       ;
;  usb_fd[12] ; fpga_gclk  ; 7.845  ; 7.596 ; Rise       ; fpga_gclk       ;
;  usb_fd[13] ; fpga_gclk  ; 10.008 ; 9.460 ; Rise       ; fpga_gclk       ;
;  usb_fd[14] ; fpga_gclk  ; 8.239  ; 7.990 ; Rise       ; fpga_gclk       ;
;  usb_fd[15] ; fpga_gclk  ; 8.239  ; 7.990 ; Rise       ; fpga_gclk       ;
+-------------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; usb_fd[*]   ; fpga_gclk  ; 6.881 ; 6.632 ; Rise       ; fpga_gclk       ;
;  usb_fd[0]  ; fpga_gclk  ; 7.240 ; 6.991 ; Rise       ; fpga_gclk       ;
;  usb_fd[1]  ; fpga_gclk  ; 7.240 ; 6.991 ; Rise       ; fpga_gclk       ;
;  usb_fd[2]  ; fpga_gclk  ; 6.905 ; 6.656 ; Rise       ; fpga_gclk       ;
;  usb_fd[3]  ; fpga_gclk  ; 6.905 ; 6.656 ; Rise       ; fpga_gclk       ;
;  usb_fd[4]  ; fpga_gclk  ; 6.881 ; 6.632 ; Rise       ; fpga_gclk       ;
;  usb_fd[5]  ; fpga_gclk  ; 6.881 ; 6.632 ; Rise       ; fpga_gclk       ;
;  usb_fd[6]  ; fpga_gclk  ; 7.215 ; 6.966 ; Rise       ; fpga_gclk       ;
;  usb_fd[7]  ; fpga_gclk  ; 7.215 ; 6.966 ; Rise       ; fpga_gclk       ;
;  usb_fd[8]  ; fpga_gclk  ; 7.620 ; 7.371 ; Rise       ; fpga_gclk       ;
;  usb_fd[9]  ; fpga_gclk  ; 7.620 ; 7.371 ; Rise       ; fpga_gclk       ;
;  usb_fd[10] ; fpga_gclk  ; 9.073 ; 8.525 ; Rise       ; fpga_gclk       ;
;  usb_fd[11] ; fpga_gclk  ; 7.588 ; 7.339 ; Rise       ; fpga_gclk       ;
;  usb_fd[12] ; fpga_gclk  ; 7.588 ; 7.339 ; Rise       ; fpga_gclk       ;
;  usb_fd[13] ; fpga_gclk  ; 9.737 ; 9.189 ; Rise       ; fpga_gclk       ;
;  usb_fd[14] ; fpga_gclk  ; 7.966 ; 7.717 ; Rise       ; fpga_gclk       ;
;  usb_fd[15] ; fpga_gclk  ; 7.966 ; 7.717 ; Rise       ; fpga_gclk       ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Output Disable Times                                                            ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; usb_fd[*]   ; fpga_gclk  ; 6.701     ; 6.950     ; Rise       ; fpga_gclk       ;
;  usb_fd[0]  ; fpga_gclk  ; 7.030     ; 7.279     ; Rise       ; fpga_gclk       ;
;  usb_fd[1]  ; fpga_gclk  ; 7.030     ; 7.279     ; Rise       ; fpga_gclk       ;
;  usb_fd[2]  ; fpga_gclk  ; 6.740     ; 6.989     ; Rise       ; fpga_gclk       ;
;  usb_fd[3]  ; fpga_gclk  ; 6.740     ; 6.989     ; Rise       ; fpga_gclk       ;
;  usb_fd[4]  ; fpga_gclk  ; 6.701     ; 6.950     ; Rise       ; fpga_gclk       ;
;  usb_fd[5]  ; fpga_gclk  ; 6.701     ; 6.950     ; Rise       ; fpga_gclk       ;
;  usb_fd[6]  ; fpga_gclk  ; 7.018     ; 7.267     ; Rise       ; fpga_gclk       ;
;  usb_fd[7]  ; fpga_gclk  ; 7.018     ; 7.267     ; Rise       ; fpga_gclk       ;
;  usb_fd[8]  ; fpga_gclk  ; 7.379     ; 7.628     ; Rise       ; fpga_gclk       ;
;  usb_fd[9]  ; fpga_gclk  ; 7.379     ; 7.628     ; Rise       ; fpga_gclk       ;
;  usb_fd[10] ; fpga_gclk  ; 8.556     ; 9.104     ; Rise       ; fpga_gclk       ;
;  usb_fd[11] ; fpga_gclk  ; 7.354     ; 7.603     ; Rise       ; fpga_gclk       ;
;  usb_fd[12] ; fpga_gclk  ; 7.354     ; 7.603     ; Rise       ; fpga_gclk       ;
;  usb_fd[13] ; fpga_gclk  ; 9.167     ; 9.715     ; Rise       ; fpga_gclk       ;
;  usb_fd[14] ; fpga_gclk  ; 7.705     ; 7.954     ; Rise       ; fpga_gclk       ;
;  usb_fd[15] ; fpga_gclk  ; 7.705     ; 7.954     ; Rise       ; fpga_gclk       ;
+-------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                    ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; usb_fd[*]   ; fpga_gclk  ; 6.479     ; 6.728     ; Rise       ; fpga_gclk       ;
;  usb_fd[0]  ; fpga_gclk  ; 6.795     ; 7.044     ; Rise       ; fpga_gclk       ;
;  usb_fd[1]  ; fpga_gclk  ; 6.795     ; 7.044     ; Rise       ; fpga_gclk       ;
;  usb_fd[2]  ; fpga_gclk  ; 6.517     ; 6.766     ; Rise       ; fpga_gclk       ;
;  usb_fd[3]  ; fpga_gclk  ; 6.517     ; 6.766     ; Rise       ; fpga_gclk       ;
;  usb_fd[4]  ; fpga_gclk  ; 6.479     ; 6.728     ; Rise       ; fpga_gclk       ;
;  usb_fd[5]  ; fpga_gclk  ; 6.479     ; 6.728     ; Rise       ; fpga_gclk       ;
;  usb_fd[6]  ; fpga_gclk  ; 6.784     ; 7.033     ; Rise       ; fpga_gclk       ;
;  usb_fd[7]  ; fpga_gclk  ; 6.784     ; 7.033     ; Rise       ; fpga_gclk       ;
;  usb_fd[8]  ; fpga_gclk  ; 7.131     ; 7.380     ; Rise       ; fpga_gclk       ;
;  usb_fd[9]  ; fpga_gclk  ; 7.131     ; 7.380     ; Rise       ; fpga_gclk       ;
;  usb_fd[10] ; fpga_gclk  ; 8.321     ; 8.869     ; Rise       ; fpga_gclk       ;
;  usb_fd[11] ; fpga_gclk  ; 7.107     ; 7.356     ; Rise       ; fpga_gclk       ;
;  usb_fd[12] ; fpga_gclk  ; 7.107     ; 7.356     ; Rise       ; fpga_gclk       ;
;  usb_fd[13] ; fpga_gclk  ; 8.908     ; 9.456     ; Rise       ; fpga_gclk       ;
;  usb_fd[14] ; fpga_gclk  ; 7.444     ; 7.693     ; Rise       ; fpga_gclk       ;
;  usb_fd[15] ; fpga_gclk  ; 7.444     ; 7.693     ; Rise       ; fpga_gclk       ;
+-------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; fpga_gclk ; -0.748 ; -13.449       ;
+-----------+--------+---------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; fpga_gclk ; 0.186 ; 0.000         ;
+-----------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------+--------+-----------------------------+
; Clock     ; Slack  ; End Point TNS               ;
+-----------+--------+-----------------------------+
; fpga_gclk ; -3.000 ; -47.197                     ;
+-----------+--------+-----------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'fpga_gclk'                                                                                      ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.748 ; access_req            ; bus_busy              ; fpga_gclk    ; fpga_gclk   ; 0.500        ; -0.595     ; 0.640      ;
; -0.690 ; i[0]                  ; i[1]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.640      ;
; -0.690 ; i[0]                  ; i[2]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.640      ;
; -0.690 ; i[0]                  ; i[3]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.640      ;
; -0.690 ; i[0]                  ; i[4]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.640      ;
; -0.690 ; i[0]                  ; i[0]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.640      ;
; -0.631 ; i[0]                  ; usb_sloe~reg0         ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.581      ;
; -0.613 ; i[0]                  ; usb_slrd~reg0         ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.563      ;
; -0.592 ; access_req            ; usb_state.IDLE        ; fpga_gclk    ; fpga_gclk   ; 0.500        ; -0.595     ; 0.484      ;
; -0.591 ; access_req            ; usb_state.EP2_RD_CMD  ; fpga_gclk    ; fpga_gclk   ; 0.500        ; -0.595     ; 0.483      ;
; -0.534 ; i[4]                  ; i[1]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.484      ;
; -0.534 ; i[4]                  ; i[2]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.484      ;
; -0.534 ; i[4]                  ; i[3]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.484      ;
; -0.534 ; i[4]                  ; i[4]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.484      ;
; -0.534 ; i[4]                  ; i[0]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.484      ;
; -0.527 ; i[3]                  ; i[1]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.477      ;
; -0.527 ; i[3]                  ; i[2]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.477      ;
; -0.527 ; i[3]                  ; i[3]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.477      ;
; -0.527 ; i[3]                  ; i[4]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.477      ;
; -0.527 ; i[3]                  ; i[0]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.477      ;
; -0.519 ; usb_state.EP6_WR_CMD  ; i[1]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.469      ;
; -0.519 ; usb_state.EP6_WR_CMD  ; i[2]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.469      ;
; -0.519 ; usb_state.EP6_WR_CMD  ; i[3]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.469      ;
; -0.519 ; usb_state.EP6_WR_CMD  ; i[4]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.469      ;
; -0.519 ; usb_state.EP6_WR_CMD  ; i[0]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.469      ;
; -0.509 ; i[2]                  ; i[1]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.459      ;
; -0.509 ; i[2]                  ; i[2]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.459      ;
; -0.509 ; i[2]                  ; i[3]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.459      ;
; -0.509 ; i[2]                  ; i[4]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.459      ;
; -0.509 ; i[2]                  ; i[0]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.459      ;
; -0.498 ; usb_state.EP6_WR_OVER ; i[1]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.448      ;
; -0.498 ; usb_state.EP6_WR_OVER ; i[2]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.448      ;
; -0.498 ; usb_state.EP6_WR_OVER ; i[3]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.448      ;
; -0.498 ; usb_state.EP6_WR_OVER ; i[4]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.448      ;
; -0.498 ; usb_state.EP6_WR_OVER ; i[0]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.448      ;
; -0.491 ; i[1]                  ; i[1]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.441      ;
; -0.491 ; i[1]                  ; i[2]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.441      ;
; -0.491 ; i[1]                  ; i[3]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.441      ;
; -0.491 ; i[1]                  ; i[4]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.441      ;
; -0.491 ; i[1]                  ; i[0]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.441      ;
; -0.460 ; i[4]                  ; usb_sloe~reg0         ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.410      ;
; -0.457 ; i[4]                  ; usb_slrd~reg0         ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.407      ;
; -0.426 ; usb_state.EP2_RD_CMD  ; i[1]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.376      ;
; -0.426 ; usb_state.EP2_RD_CMD  ; i[2]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.376      ;
; -0.426 ; usb_state.EP2_RD_CMD  ; i[3]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.376      ;
; -0.426 ; usb_state.EP2_RD_CMD  ; i[4]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.376      ;
; -0.426 ; usb_state.EP2_RD_CMD  ; i[0]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.376      ;
; -0.425 ; usb_state.EP2_RD_DATA ; i[1]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.375      ;
; -0.425 ; usb_state.EP2_RD_DATA ; i[2]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.375      ;
; -0.425 ; usb_state.EP2_RD_DATA ; i[3]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.375      ;
; -0.425 ; usb_state.EP2_RD_DATA ; i[4]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.375      ;
; -0.425 ; usb_state.EP2_RD_DATA ; i[0]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.375      ;
; -0.414 ; i[3]                  ; usb_sloe~reg0         ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.364      ;
; -0.413 ; i[1]                  ; usb_sloe~reg0         ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.363      ;
; -0.395 ; i[3]                  ; usb_slrd~reg0         ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.345      ;
; -0.392 ; i[2]                  ; usb_sloe~reg0         ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.342      ;
; -0.388 ; i[1]                  ; usb_slrd~reg0         ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.338      ;
; -0.367 ; i[2]                  ; usb_slrd~reg0         ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.317      ;
; -0.331 ; usb_state.EP2_RD_OVER ; i[1]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.281      ;
; -0.331 ; usb_state.EP2_RD_OVER ; i[2]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.281      ;
; -0.331 ; usb_state.EP2_RD_OVER ; i[3]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.281      ;
; -0.331 ; usb_state.EP2_RD_OVER ; i[4]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.281      ;
; -0.331 ; usb_state.EP2_RD_OVER ; i[0]                  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.281      ;
; -0.325 ; i[0]                  ; data_reg[0]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.156      ; 1.468      ;
; -0.325 ; i[0]                  ; data_reg[1]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.156      ; 1.468      ;
; -0.325 ; i[0]                  ; data_reg[2]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.156      ; 1.468      ;
; -0.325 ; i[0]                  ; data_reg[3]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.156      ; 1.468      ;
; -0.325 ; i[0]                  ; data_reg[4]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.156      ; 1.468      ;
; -0.325 ; i[0]                  ; data_reg[5]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.156      ; 1.468      ;
; -0.325 ; i[0]                  ; data_reg[6]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.156      ; 1.468      ;
; -0.325 ; i[0]                  ; data_reg[7]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.156      ; 1.468      ;
; -0.325 ; i[0]                  ; data_reg[8]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.156      ; 1.468      ;
; -0.325 ; i[0]                  ; data_reg[9]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.156      ; 1.468      ;
; -0.325 ; i[0]                  ; data_reg[10]          ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.156      ; 1.468      ;
; -0.325 ; i[0]                  ; data_reg[11]          ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.156      ; 1.468      ;
; -0.325 ; i[0]                  ; data_reg[12]          ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.156      ; 1.468      ;
; -0.325 ; i[0]                  ; data_reg[13]          ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.156      ; 1.468      ;
; -0.325 ; i[0]                  ; data_reg[14]          ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.156      ; 1.468      ;
; -0.325 ; i[0]                  ; data_reg[15]          ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.156      ; 1.468      ;
; -0.321 ; i[0]                  ; usb_fd_en             ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.271      ;
; -0.284 ; i[0]                  ; usb_fifoaddr[1]~reg0  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.234      ;
; -0.272 ; i[0]                  ; bus_busy              ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.222      ;
; -0.270 ; i[0]                  ; usb_state.IDLE        ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.220      ;
; -0.251 ; i[0]                  ; usb_state.EP6_WR_CMD  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.201      ;
; -0.217 ; i[0]                  ; usb_state.EP2_RD_CMD  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.167      ;
; -0.205 ; i[0]                  ; usb_state.EP6_WR_OVER ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.155      ;
; -0.202 ; i[2]                  ; usb_fifoaddr[1]~reg0  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.152      ;
; -0.195 ; usb_state.EP2_RD_CMD  ; usb_fd_en             ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.145      ;
; -0.192 ; i[0]                  ; usb_slwr~reg0         ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.142      ;
; -0.192 ; usb_state.EP2_RD_DATA ; usb_fd_en             ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.142      ;
; -0.189 ; i[2]                  ; bus_busy              ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.139      ;
; -0.187 ; i[0]                  ; usb_state.EP2_RD_OVER ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.137      ;
; -0.186 ; i[2]                  ; usb_state.IDLE        ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.136      ;
; -0.184 ; i[0]                  ; usb_state.EP2_RD_DATA ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.134      ;
; -0.169 ; i[2]                  ; usb_state.EP6_WR_CMD  ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.119      ;
; -0.169 ; i[2]                  ; usb_fd_en             ; fpga_gclk    ; fpga_gclk   ; 1.000        ; -0.037     ; 1.119      ;
; -0.154 ; i[4]                  ; data_reg[0]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.156      ; 1.297      ;
; -0.154 ; i[4]                  ; data_reg[1]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.156      ; 1.297      ;
; -0.154 ; i[4]                  ; data_reg[2]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.156      ; 1.297      ;
; -0.154 ; i[4]                  ; data_reg[3]           ; fpga_gclk    ; fpga_gclk   ; 1.000        ; 0.156      ; 1.297      ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'fpga_gclk'                                                                                      ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; usb_state.EP2_RD_OVER ; usb_state.EP2_RD_OVER ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; usb_state.EP6_WR_CMD  ; usb_state.EP6_WR_CMD  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; usb_state.EP6_WR_OVER ; usb_state.EP6_WR_OVER ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; usb_state.IDLE        ; usb_state.IDLE        ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; bus_busy              ; bus_busy              ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; usb_state.EP2_RD_CMD  ; usb_state.EP2_RD_CMD  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; usb_state.EP2_RD_DATA ; usb_state.EP2_RD_DATA ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; usb_fd_en             ; usb_fd_en             ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; usb_fifoaddr[1]~reg0  ; usb_fifoaddr[1]~reg0  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; usb_slwr~reg0         ; usb_slwr~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.307      ;
; 0.196 ; i[4]                  ; i[4]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.317      ;
; 0.198 ; bus_busy              ; access_req            ; fpga_gclk    ; fpga_gclk   ; -0.500       ; 0.595      ; 0.397      ;
; 0.214 ; usb_state.EP2_RD_OVER ; usb_state.EP6_WR_CMD  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.335      ;
; 0.215 ; usb_state.EP6_WR_CMD  ; usb_slwr~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.336      ;
; 0.222 ; usb_state.IDLE        ; usb_fifoaddr[1]~reg0  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.343      ;
; 0.311 ; i[0]                  ; i[0]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.432      ;
; 0.314 ; i[1]                  ; i[1]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.435      ;
; 0.314 ; i[3]                  ; i[3]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.435      ;
; 0.314 ; usb_state.EP6_WR_CMD  ; usb_state.EP6_WR_OVER ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.435      ;
; 0.317 ; usb_state.EP2_RD_OVER ; usb_fifoaddr[1]~reg0  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.438      ;
; 0.323 ; i[2]                  ; i[2]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.444      ;
; 0.334 ; usb_state.EP6_WR_OVER ; usb_state.IDLE        ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.455      ;
; 0.349 ; usb_state.IDLE        ; bus_busy              ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.470      ;
; 0.380 ; usb_state.EP2_RD_DATA ; usb_state.EP2_RD_OVER ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.501      ;
; 0.405 ; usb_state.EP2_RD_OVER ; usb_sloe~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.526      ;
; 0.408 ; usb_state.EP2_RD_CMD  ; usb_state.EP2_RD_DATA ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.529      ;
; 0.421 ; usb_state.EP6_WR_OVER ; usb_fd_en             ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.542      ;
; 0.458 ; i[0]                  ; i[1]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.579      ;
; 0.461 ; i[0]                  ; i[2]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.582      ;
; 0.463 ; i[3]                  ; i[4]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; i[1]                  ; i[2]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.584      ;
; 0.481 ; i[2]                  ; i[3]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.602      ;
; 0.484 ; i[2]                  ; i[4]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.605      ;
; 0.491 ; usb_state.IDLE        ; usb_state.EP2_RD_CMD  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.612      ;
; 0.492 ; usb_state.EP2_RD_DATA ; usb_slrd~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.613      ;
; 0.517 ; usb_state.IDLE        ; usb_slrd~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.638      ;
; 0.524 ; i[0]                  ; i[3]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.645      ;
; 0.526 ; i[1]                  ; i[3]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.647      ;
; 0.527 ; usb_state.IDLE        ; usb_sloe~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.648      ;
; 0.527 ; i[0]                  ; i[4]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.648      ;
; 0.529 ; i[1]                  ; i[4]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.650      ;
; 0.544 ; usb_slrd~reg0         ; usb_slrd~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.665      ;
; 0.544 ; usb_sloe~reg0         ; usb_sloe~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.665      ;
; 0.553 ; usb_state.EP2_RD_CMD  ; usb_sloe~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.674      ;
; 0.556 ; usb_state.EP6_WR_CMD  ; usb_fd_en             ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.677      ;
; 0.576 ; usb_state.EP2_RD_CMD  ; usb_slrd~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.697      ;
; 0.584 ; i[3]                  ; usb_state.EP6_WR_OVER ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.705      ;
; 0.616 ; usb_state.EP6_WR_CMD  ; usb_sloe~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.737      ;
; 0.619 ; i[1]                  ; usb_state.EP6_WR_OVER ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.740      ;
; 0.636 ; usb_state.EP6_WR_CMD  ; usb_slrd~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.757      ;
; 0.638 ; usb_state.EP6_WR_OVER ; usb_sloe~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.759      ;
; 0.645 ; usb_state.EP6_WR_OVER ; usb_slrd~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.766      ;
; 0.651 ; usb_state.IDLE        ; i[1]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.772      ;
; 0.651 ; usb_state.IDLE        ; i[2]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.772      ;
; 0.651 ; usb_state.IDLE        ; i[3]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.772      ;
; 0.651 ; usb_state.IDLE        ; i[4]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.772      ;
; 0.651 ; usb_state.IDLE        ; i[0]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.772      ;
; 0.654 ; i[4]                  ; usb_state.EP6_WR_OVER ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.775      ;
; 0.654 ; i[2]                  ; usb_state.EP6_WR_OVER ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.775      ;
; 0.658 ; i[3]                  ; usb_sloe~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.779      ;
; 0.664 ; i[3]                  ; usb_state.EP2_RD_OVER ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.785      ;
; 0.665 ; usb_state.EP2_RD_DATA ; data_reg[0]           ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.238      ; 0.987      ;
; 0.665 ; usb_state.EP2_RD_DATA ; data_reg[1]           ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.238      ; 0.987      ;
; 0.665 ; usb_state.EP2_RD_DATA ; data_reg[2]           ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.238      ; 0.987      ;
; 0.665 ; usb_state.EP2_RD_DATA ; data_reg[3]           ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.238      ; 0.987      ;
; 0.665 ; usb_state.EP2_RD_DATA ; data_reg[4]           ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.238      ; 0.987      ;
; 0.665 ; usb_state.EP2_RD_DATA ; data_reg[5]           ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.238      ; 0.987      ;
; 0.665 ; usb_state.EP2_RD_DATA ; data_reg[6]           ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.238      ; 0.987      ;
; 0.665 ; usb_state.EP2_RD_DATA ; data_reg[7]           ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.238      ; 0.987      ;
; 0.665 ; usb_state.EP2_RD_DATA ; data_reg[8]           ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.238      ; 0.987      ;
; 0.665 ; usb_state.EP2_RD_DATA ; data_reg[9]           ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.238      ; 0.987      ;
; 0.665 ; usb_state.EP2_RD_DATA ; data_reg[10]          ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.238      ; 0.987      ;
; 0.665 ; usb_state.EP2_RD_DATA ; data_reg[11]          ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.238      ; 0.987      ;
; 0.665 ; usb_state.EP2_RD_DATA ; data_reg[12]          ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.238      ; 0.987      ;
; 0.665 ; usb_state.EP2_RD_DATA ; data_reg[13]          ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.238      ; 0.987      ;
; 0.665 ; usb_state.EP2_RD_DATA ; data_reg[14]          ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.238      ; 0.987      ;
; 0.665 ; usb_state.EP2_RD_DATA ; data_reg[15]          ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.238      ; 0.987      ;
; 0.671 ; usb_state.EP6_WR_OVER ; bus_busy              ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.792      ;
; 0.672 ; i[3]                  ; usb_state.EP2_RD_DATA ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.793      ;
; 0.676 ; i[3]                  ; usb_slrd~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.797      ;
; 0.690 ; usb_state.EP2_RD_OVER ; usb_fd_en             ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.811      ;
; 0.693 ; i[1]                  ; usb_sloe~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.814      ;
; 0.702 ; i[3]                  ; usb_state.EP6_WR_CMD  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.823      ;
; 0.706 ; i[1]                  ; usb_state.EP2_RD_OVER ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.827      ;
; 0.706 ; i[3]                  ; usb_slwr~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.827      ;
; 0.713 ; i[2]                  ; usb_state.EP2_RD_OVER ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.834      ;
; 0.717 ; i[1]                  ; usb_slrd~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.838      ;
; 0.720 ; i[3]                  ; usb_state.EP2_RD_CMD  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.841      ;
; 0.721 ; i[2]                  ; usb_sloe~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.842      ;
; 0.722 ; i[4]                  ; usb_sloe~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.843      ;
; 0.723 ; i[1]                  ; usb_state.EP2_RD_DATA ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.844      ;
; 0.724 ; i[2]                  ; usb_state.EP2_RD_DATA ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.845      ;
; 0.724 ; i[2]                  ; usb_slrd~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.845      ;
; 0.744 ; usb_state.EP2_RD_CMD  ; i[1]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.865      ;
; 0.744 ; usb_state.EP2_RD_CMD  ; i[2]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.865      ;
; 0.744 ; usb_state.EP2_RD_CMD  ; i[3]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.865      ;
; 0.744 ; usb_state.EP2_RD_CMD  ; i[4]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.865      ;
; 0.744 ; usb_state.EP2_RD_CMD  ; i[0]                  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.865      ;
; 0.745 ; i[1]                  ; usb_state.EP6_WR_CMD  ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.866      ;
; 0.748 ; i[1]                  ; usb_slwr~reg0         ; fpga_gclk    ; fpga_gclk   ; 0.000        ; 0.037      ; 0.869      ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'fpga_gclk'                                                          ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; fpga_gclk ; Rise       ; fpga_gclk                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fpga_gclk ; Fall       ; access_req                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fpga_gclk ; Rise       ; bus_busy                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fpga_gclk ; Rise       ; data_reg[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fpga_gclk ; Rise       ; data_reg[10]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fpga_gclk ; Rise       ; data_reg[11]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fpga_gclk ; Rise       ; data_reg[12]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fpga_gclk ; Rise       ; data_reg[13]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fpga_gclk ; Rise       ; data_reg[14]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fpga_gclk ; Rise       ; data_reg[15]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fpga_gclk ; Rise       ; data_reg[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fpga_gclk ; Rise       ; data_reg[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fpga_gclk ; Rise       ; data_reg[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fpga_gclk ; Rise       ; data_reg[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fpga_gclk ; Rise       ; data_reg[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fpga_gclk ; Rise       ; data_reg[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fpga_gclk ; Rise       ; data_reg[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fpga_gclk ; Rise       ; data_reg[8]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fpga_gclk ; Rise       ; data_reg[9]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fpga_gclk ; Rise       ; i[0]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fpga_gclk ; Rise       ; i[1]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fpga_gclk ; Rise       ; i[2]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fpga_gclk ; Rise       ; i[3]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fpga_gclk ; Rise       ; i[4]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fpga_gclk ; Rise       ; usb_fd_en                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fpga_gclk ; Rise       ; usb_fifoaddr[1]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fpga_gclk ; Rise       ; usb_sloe~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fpga_gclk ; Rise       ; usb_slrd~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fpga_gclk ; Rise       ; usb_slwr~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fpga_gclk ; Rise       ; usb_state.EP2_RD_CMD      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fpga_gclk ; Rise       ; usb_state.EP2_RD_DATA     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fpga_gclk ; Rise       ; usb_state.EP2_RD_OVER     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fpga_gclk ; Rise       ; usb_state.EP6_WR_CMD      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fpga_gclk ; Rise       ; usb_state.EP6_WR_OVER     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fpga_gclk ; Rise       ; usb_state.IDLE            ;
; -0.267 ; -0.051       ; 0.216          ; High Pulse Width ; fpga_gclk ; Fall       ; access_req                ;
; -0.252 ; -0.068       ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[0]               ;
; -0.252 ; -0.068       ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[10]              ;
; -0.252 ; -0.068       ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[11]              ;
; -0.252 ; -0.068       ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[12]              ;
; -0.252 ; -0.068       ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[13]              ;
; -0.252 ; -0.068       ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[14]              ;
; -0.252 ; -0.068       ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[15]              ;
; -0.252 ; -0.068       ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[1]               ;
; -0.252 ; -0.068       ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[2]               ;
; -0.252 ; -0.068       ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[3]               ;
; -0.252 ; -0.068       ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[4]               ;
; -0.252 ; -0.068       ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[5]               ;
; -0.252 ; -0.068       ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[6]               ;
; -0.252 ; -0.068       ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[7]               ;
; -0.252 ; -0.068       ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[8]               ;
; -0.252 ; -0.068       ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[9]               ;
; -0.224 ; -0.040       ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; bus_busy                  ;
; -0.224 ; -0.040       ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; i[0]                      ;
; -0.224 ; -0.040       ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; i[1]                      ;
; -0.224 ; -0.040       ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; i[2]                      ;
; -0.224 ; -0.040       ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; i[3]                      ;
; -0.224 ; -0.040       ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; i[4]                      ;
; -0.224 ; -0.040       ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; usb_fd_en                 ;
; -0.224 ; -0.040       ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; usb_fifoaddr[1]~reg0      ;
; -0.224 ; -0.040       ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; usb_sloe~reg0             ;
; -0.224 ; -0.040       ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; usb_slrd~reg0             ;
; -0.224 ; -0.040       ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; usb_slwr~reg0             ;
; -0.224 ; -0.040       ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; usb_state.EP2_RD_CMD      ;
; -0.224 ; -0.040       ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; usb_state.EP2_RD_DATA     ;
; -0.224 ; -0.040       ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; usb_state.EP2_RD_OVER     ;
; -0.224 ; -0.040       ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; usb_state.EP6_WR_CMD      ;
; -0.224 ; -0.040       ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; usb_state.EP6_WR_OVER     ;
; -0.224 ; -0.040       ; 0.184          ; Low Pulse Width  ; fpga_gclk ; Rise       ; usb_state.IDLE            ;
; -0.072 ; -0.072       ; 0.000          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[0]|clk           ;
; -0.072 ; -0.072       ; 0.000          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[10]|clk          ;
; -0.072 ; -0.072       ; 0.000          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[11]|clk          ;
; -0.072 ; -0.072       ; 0.000          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[12]|clk          ;
; -0.072 ; -0.072       ; 0.000          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[13]|clk          ;
; -0.072 ; -0.072       ; 0.000          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[14]|clk          ;
; -0.072 ; -0.072       ; 0.000          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[15]|clk          ;
; -0.072 ; -0.072       ; 0.000          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[1]|clk           ;
; -0.072 ; -0.072       ; 0.000          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[2]|clk           ;
; -0.072 ; -0.072       ; 0.000          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[3]|clk           ;
; -0.072 ; -0.072       ; 0.000          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[4]|clk           ;
; -0.072 ; -0.072       ; 0.000          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[5]|clk           ;
; -0.072 ; -0.072       ; 0.000          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[6]|clk           ;
; -0.072 ; -0.072       ; 0.000          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[7]|clk           ;
; -0.072 ; -0.072       ; 0.000          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[8]|clk           ;
; -0.072 ; -0.072       ; 0.000          ; Low Pulse Width  ; fpga_gclk ; Rise       ; data_reg[9]|clk           ;
; -0.052 ; -0.052       ; 0.000          ; Low Pulse Width  ; fpga_gclk ; Rise       ; fpga_gclk~input|o         ;
; -0.045 ; -0.045       ; 0.000          ; Low Pulse Width  ; fpga_gclk ; Rise       ; access_req|clk            ;
; -0.045 ; -0.045       ; 0.000          ; Low Pulse Width  ; fpga_gclk ; Rise       ; bus_busy|clk              ;
; -0.045 ; -0.045       ; 0.000          ; Low Pulse Width  ; fpga_gclk ; Rise       ; i[0]|clk                  ;
; -0.045 ; -0.045       ; 0.000          ; Low Pulse Width  ; fpga_gclk ; Rise       ; i[1]|clk                  ;
; -0.045 ; -0.045       ; 0.000          ; Low Pulse Width  ; fpga_gclk ; Rise       ; i[2]|clk                  ;
; -0.045 ; -0.045       ; 0.000          ; Low Pulse Width  ; fpga_gclk ; Rise       ; i[3]|clk                  ;
; -0.045 ; -0.045       ; 0.000          ; Low Pulse Width  ; fpga_gclk ; Rise       ; i[4]|clk                  ;
; -0.045 ; -0.045       ; 0.000          ; Low Pulse Width  ; fpga_gclk ; Rise       ; usb_fd_en|clk             ;
; -0.045 ; -0.045       ; 0.000          ; Low Pulse Width  ; fpga_gclk ; Rise       ; usb_fifoaddr[1]~reg0|clk  ;
; -0.045 ; -0.045       ; 0.000          ; Low Pulse Width  ; fpga_gclk ; Rise       ; usb_sloe~reg0|clk         ;
; -0.045 ; -0.045       ; 0.000          ; Low Pulse Width  ; fpga_gclk ; Rise       ; usb_slrd~reg0|clk         ;
; -0.045 ; -0.045       ; 0.000          ; Low Pulse Width  ; fpga_gclk ; Rise       ; usb_slwr~reg0|clk         ;
; -0.045 ; -0.045       ; 0.000          ; Low Pulse Width  ; fpga_gclk ; Rise       ; usb_state.EP2_RD_CMD|clk  ;
; -0.045 ; -0.045       ; 0.000          ; Low Pulse Width  ; fpga_gclk ; Rise       ; usb_state.EP2_RD_DATA|clk ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; reset_n     ; fpga_gclk  ; 1.476 ; 2.299 ; Rise       ; fpga_gclk       ;
; usb_fd[*]   ; fpga_gclk  ; 0.788 ; 1.558 ; Rise       ; fpga_gclk       ;
;  usb_fd[0]  ; fpga_gclk  ; 0.756 ; 1.511 ; Rise       ; fpga_gclk       ;
;  usb_fd[1]  ; fpga_gclk  ; 0.669 ; 1.442 ; Rise       ; fpga_gclk       ;
;  usb_fd[2]  ; fpga_gclk  ; 0.552 ; 1.307 ; Rise       ; fpga_gclk       ;
;  usb_fd[3]  ; fpga_gclk  ; 0.541 ; 1.290 ; Rise       ; fpga_gclk       ;
;  usb_fd[4]  ; fpga_gclk  ; 0.518 ; 1.261 ; Rise       ; fpga_gclk       ;
;  usb_fd[5]  ; fpga_gclk  ; 0.534 ; 1.284 ; Rise       ; fpga_gclk       ;
;  usb_fd[6]  ; fpga_gclk  ; 0.745 ; 1.509 ; Rise       ; fpga_gclk       ;
;  usb_fd[7]  ; fpga_gclk  ; 0.737 ; 1.494 ; Rise       ; fpga_gclk       ;
;  usb_fd[8]  ; fpga_gclk  ; 0.598 ; 1.344 ; Rise       ; fpga_gclk       ;
;  usb_fd[9]  ; fpga_gclk  ; 0.521 ; 1.270 ; Rise       ; fpga_gclk       ;
;  usb_fd[10] ; fpga_gclk  ; 0.545 ; 1.283 ; Rise       ; fpga_gclk       ;
;  usb_fd[11] ; fpga_gclk  ; 0.746 ; 1.512 ; Rise       ; fpga_gclk       ;
;  usb_fd[12] ; fpga_gclk  ; 0.688 ; 1.459 ; Rise       ; fpga_gclk       ;
;  usb_fd[13] ; fpga_gclk  ; 0.726 ; 1.485 ; Rise       ; fpga_gclk       ;
;  usb_fd[14] ; fpga_gclk  ; 0.788 ; 1.558 ; Rise       ; fpga_gclk       ;
;  usb_fd[15] ; fpga_gclk  ; 0.675 ; 1.443 ; Rise       ; fpga_gclk       ;
; usb_flaga   ; fpga_gclk  ; 0.325 ; 1.092 ; Fall       ; fpga_gclk       ;
; usb_flagc   ; fpga_gclk  ; 0.516 ; 1.306 ; Fall       ; fpga_gclk       ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; reset_n     ; fpga_gclk  ; -1.079 ; -1.852 ; Rise       ; fpga_gclk       ;
; usb_fd[*]   ; fpga_gclk  ; -0.303 ; -1.034 ; Rise       ; fpga_gclk       ;
;  usb_fd[0]  ; fpga_gclk  ; -0.536 ; -1.285 ; Rise       ; fpga_gclk       ;
;  usb_fd[1]  ; fpga_gclk  ; -0.447 ; -1.206 ; Rise       ; fpga_gclk       ;
;  usb_fd[2]  ; fpga_gclk  ; -0.335 ; -1.077 ; Rise       ; fpga_gclk       ;
;  usb_fd[3]  ; fpga_gclk  ; -0.325 ; -1.061 ; Rise       ; fpga_gclk       ;
;  usb_fd[4]  ; fpga_gclk  ; -0.303 ; -1.034 ; Rise       ; fpga_gclk       ;
;  usb_fd[5]  ; fpga_gclk  ; -0.319 ; -1.055 ; Rise       ; fpga_gclk       ;
;  usb_fd[6]  ; fpga_gclk  ; -0.524 ; -1.281 ; Rise       ; fpga_gclk       ;
;  usb_fd[7]  ; fpga_gclk  ; -0.517 ; -1.267 ; Rise       ; fpga_gclk       ;
;  usb_fd[8]  ; fpga_gclk  ; -0.384 ; -1.124 ; Rise       ; fpga_gclk       ;
;  usb_fd[9]  ; fpga_gclk  ; -0.305 ; -1.041 ; Rise       ; fpga_gclk       ;
;  usb_fd[10] ; fpga_gclk  ; -0.332 ; -1.064 ; Rise       ; fpga_gclk       ;
;  usb_fd[11] ; fpga_gclk  ; -0.526 ; -1.285 ; Rise       ; fpga_gclk       ;
;  usb_fd[12] ; fpga_gclk  ; -0.465 ; -1.222 ; Rise       ; fpga_gclk       ;
;  usb_fd[13] ; fpga_gclk  ; -0.505 ; -1.258 ; Rise       ; fpga_gclk       ;
;  usb_fd[14] ; fpga_gclk  ; -0.561 ; -1.318 ; Rise       ; fpga_gclk       ;
;  usb_fd[15] ; fpga_gclk  ; -0.453 ; -1.207 ; Rise       ; fpga_gclk       ;
; usb_flaga   ; fpga_gclk  ; -0.110 ; -0.863 ; Fall       ; fpga_gclk       ;
; usb_flagc   ; fpga_gclk  ; -0.286 ; -1.053 ; Fall       ; fpga_gclk       ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; usb_fd[*]        ; fpga_gclk  ; 5.332 ; 5.158 ; Rise       ; fpga_gclk       ;
;  usb_fd[0]       ; fpga_gclk  ; 3.925 ; 3.927 ; Rise       ; fpga_gclk       ;
;  usb_fd[1]       ; fpga_gclk  ; 3.901 ; 3.910 ; Rise       ; fpga_gclk       ;
;  usb_fd[2]       ; fpga_gclk  ; 3.769 ; 3.756 ; Rise       ; fpga_gclk       ;
;  usb_fd[3]       ; fpga_gclk  ; 3.757 ; 3.738 ; Rise       ; fpga_gclk       ;
;  usb_fd[4]       ; fpga_gclk  ; 3.769 ; 3.754 ; Rise       ; fpga_gclk       ;
;  usb_fd[5]       ; fpga_gclk  ; 3.766 ; 3.750 ; Rise       ; fpga_gclk       ;
;  usb_fd[6]       ; fpga_gclk  ; 3.902 ; 3.911 ; Rise       ; fpga_gclk       ;
;  usb_fd[7]       ; fpga_gclk  ; 3.894 ; 3.898 ; Rise       ; fpga_gclk       ;
;  usb_fd[8]       ; fpga_gclk  ; 3.757 ; 3.740 ; Rise       ; fpga_gclk       ;
;  usb_fd[9]       ; fpga_gclk  ; 3.837 ; 3.824 ; Rise       ; fpga_gclk       ;
;  usb_fd[10]      ; fpga_gclk  ; 5.151 ; 4.954 ; Rise       ; fpga_gclk       ;
;  usb_fd[11]      ; fpga_gclk  ; 3.918 ; 3.926 ; Rise       ; fpga_gclk       ;
;  usb_fd[12]      ; fpga_gclk  ; 3.915 ; 3.921 ; Rise       ; fpga_gclk       ;
;  usb_fd[13]      ; fpga_gclk  ; 5.332 ; 5.158 ; Rise       ; fpga_gclk       ;
;  usb_fd[14]      ; fpga_gclk  ; 3.923 ; 3.929 ; Rise       ; fpga_gclk       ;
;  usb_fd[15]      ; fpga_gclk  ; 3.905 ; 3.909 ; Rise       ; fpga_gclk       ;
; usb_fifoaddr[*]  ; fpga_gclk  ; 3.648 ; 3.635 ; Rise       ; fpga_gclk       ;
;  usb_fifoaddr[1] ; fpga_gclk  ; 3.648 ; 3.635 ; Rise       ; fpga_gclk       ;
; usb_sloe         ; fpga_gclk  ; 4.860 ; 5.050 ; Rise       ; fpga_gclk       ;
; usb_slrd         ; fpga_gclk  ; 3.593 ; 3.611 ; Rise       ; fpga_gclk       ;
; usb_slwr         ; fpga_gclk  ; 3.586 ; 3.602 ; Rise       ; fpga_gclk       ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; usb_fd[*]        ; fpga_gclk  ; 3.641 ; 3.620 ; Rise       ; fpga_gclk       ;
;  usb_fd[0]       ; fpga_gclk  ; 3.803 ; 3.802 ; Rise       ; fpga_gclk       ;
;  usb_fd[1]       ; fpga_gclk  ; 3.778 ; 3.784 ; Rise       ; fpga_gclk       ;
;  usb_fd[2]       ; fpga_gclk  ; 3.653 ; 3.637 ; Rise       ; fpga_gclk       ;
;  usb_fd[3]       ; fpga_gclk  ; 3.642 ; 3.620 ; Rise       ; fpga_gclk       ;
;  usb_fd[4]       ; fpga_gclk  ; 3.653 ; 3.635 ; Rise       ; fpga_gclk       ;
;  usb_fd[5]       ; fpga_gclk  ; 3.650 ; 3.632 ; Rise       ; fpga_gclk       ;
;  usb_fd[6]       ; fpga_gclk  ; 3.780 ; 3.785 ; Rise       ; fpga_gclk       ;
;  usb_fd[7]       ; fpga_gclk  ; 3.772 ; 3.773 ; Rise       ; fpga_gclk       ;
;  usb_fd[8]       ; fpga_gclk  ; 3.641 ; 3.621 ; Rise       ; fpga_gclk       ;
;  usb_fd[9]       ; fpga_gclk  ; 3.717 ; 3.702 ; Rise       ; fpga_gclk       ;
;  usb_fd[10]      ; fpga_gclk  ; 5.036 ; 4.837 ; Rise       ; fpga_gclk       ;
;  usb_fd[11]      ; fpga_gclk  ; 3.795 ; 3.800 ; Rise       ; fpga_gclk       ;
;  usb_fd[12]      ; fpga_gclk  ; 3.792 ; 3.795 ; Rise       ; fpga_gclk       ;
;  usb_fd[13]      ; fpga_gclk  ; 5.210 ; 5.032 ; Rise       ; fpga_gclk       ;
;  usb_fd[14]      ; fpga_gclk  ; 3.800 ; 3.803 ; Rise       ; fpga_gclk       ;
;  usb_fd[15]      ; fpga_gclk  ; 3.783 ; 3.784 ; Rise       ; fpga_gclk       ;
; usb_fifoaddr[*]  ; fpga_gclk  ; 3.537 ; 3.521 ; Rise       ; fpga_gclk       ;
;  usb_fifoaddr[1] ; fpga_gclk  ; 3.537 ; 3.521 ; Rise       ; fpga_gclk       ;
; usb_sloe         ; fpga_gclk  ; 4.746 ; 4.939 ; Rise       ; fpga_gclk       ;
; usb_slrd         ; fpga_gclk  ; 3.480 ; 3.500 ; Rise       ; fpga_gclk       ;
; usb_slwr         ; fpga_gclk  ; 3.473 ; 3.491 ; Rise       ; fpga_gclk       ;
+------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; usb_fd[*]   ; fpga_gclk  ; 3.697 ; 3.585 ; Rise       ; fpga_gclk       ;
;  usb_fd[0]  ; fpga_gclk  ; 3.869 ; 3.757 ; Rise       ; fpga_gclk       ;
;  usb_fd[1]  ; fpga_gclk  ; 3.869 ; 3.757 ; Rise       ; fpga_gclk       ;
;  usb_fd[2]  ; fpga_gclk  ; 3.710 ; 3.598 ; Rise       ; fpga_gclk       ;
;  usb_fd[3]  ; fpga_gclk  ; 3.710 ; 3.598 ; Rise       ; fpga_gclk       ;
;  usb_fd[4]  ; fpga_gclk  ; 3.697 ; 3.585 ; Rise       ; fpga_gclk       ;
;  usb_fd[5]  ; fpga_gclk  ; 3.697 ; 3.585 ; Rise       ; fpga_gclk       ;
;  usb_fd[6]  ; fpga_gclk  ; 3.853 ; 3.741 ; Rise       ; fpga_gclk       ;
;  usb_fd[7]  ; fpga_gclk  ; 3.853 ; 3.741 ; Rise       ; fpga_gclk       ;
;  usb_fd[8]  ; fpga_gclk  ; 4.045 ; 3.933 ; Rise       ; fpga_gclk       ;
;  usb_fd[9]  ; fpga_gclk  ; 4.045 ; 3.933 ; Rise       ; fpga_gclk       ;
;  usb_fd[10] ; fpga_gclk  ; 5.323 ; 5.026 ; Rise       ; fpga_gclk       ;
;  usb_fd[11] ; fpga_gclk  ; 4.035 ; 3.923 ; Rise       ; fpga_gclk       ;
;  usb_fd[12] ; fpga_gclk  ; 4.035 ; 3.923 ; Rise       ; fpga_gclk       ;
;  usb_fd[13] ; fpga_gclk  ; 5.640 ; 5.343 ; Rise       ; fpga_gclk       ;
;  usb_fd[14] ; fpga_gclk  ; 4.211 ; 4.099 ; Rise       ; fpga_gclk       ;
;  usb_fd[15] ; fpga_gclk  ; 4.211 ; 4.099 ; Rise       ; fpga_gclk       ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; usb_fd[*]   ; fpga_gclk  ; 3.589 ; 3.477 ; Rise       ; fpga_gclk       ;
;  usb_fd[0]  ; fpga_gclk  ; 3.754 ; 3.642 ; Rise       ; fpga_gclk       ;
;  usb_fd[1]  ; fpga_gclk  ; 3.754 ; 3.642 ; Rise       ; fpga_gclk       ;
;  usb_fd[2]  ; fpga_gclk  ; 3.601 ; 3.489 ; Rise       ; fpga_gclk       ;
;  usb_fd[3]  ; fpga_gclk  ; 3.601 ; 3.489 ; Rise       ; fpga_gclk       ;
;  usb_fd[4]  ; fpga_gclk  ; 3.589 ; 3.477 ; Rise       ; fpga_gclk       ;
;  usb_fd[5]  ; fpga_gclk  ; 3.589 ; 3.477 ; Rise       ; fpga_gclk       ;
;  usb_fd[6]  ; fpga_gclk  ; 3.738 ; 3.626 ; Rise       ; fpga_gclk       ;
;  usb_fd[7]  ; fpga_gclk  ; 3.738 ; 3.626 ; Rise       ; fpga_gclk       ;
;  usb_fd[8]  ; fpga_gclk  ; 3.923 ; 3.811 ; Rise       ; fpga_gclk       ;
;  usb_fd[9]  ; fpga_gclk  ; 3.923 ; 3.811 ; Rise       ; fpga_gclk       ;
;  usb_fd[10] ; fpga_gclk  ; 5.208 ; 4.911 ; Rise       ; fpga_gclk       ;
;  usb_fd[11] ; fpga_gclk  ; 3.913 ; 3.801 ; Rise       ; fpga_gclk       ;
;  usb_fd[12] ; fpga_gclk  ; 3.913 ; 3.801 ; Rise       ; fpga_gclk       ;
;  usb_fd[13] ; fpga_gclk  ; 5.513 ; 5.216 ; Rise       ; fpga_gclk       ;
;  usb_fd[14] ; fpga_gclk  ; 4.082 ; 3.970 ; Rise       ; fpga_gclk       ;
;  usb_fd[15] ; fpga_gclk  ; 4.082 ; 3.970 ; Rise       ; fpga_gclk       ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Output Disable Times                                                            ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; usb_fd[*]   ; fpga_gclk  ; 3.648     ; 3.760     ; Rise       ; fpga_gclk       ;
;  usb_fd[0]  ; fpga_gclk  ; 3.840     ; 3.952     ; Rise       ; fpga_gclk       ;
;  usb_fd[1]  ; fpga_gclk  ; 3.840     ; 3.952     ; Rise       ; fpga_gclk       ;
;  usb_fd[2]  ; fpga_gclk  ; 3.675     ; 3.787     ; Rise       ; fpga_gclk       ;
;  usb_fd[3]  ; fpga_gclk  ; 3.675     ; 3.787     ; Rise       ; fpga_gclk       ;
;  usb_fd[4]  ; fpga_gclk  ; 3.648     ; 3.760     ; Rise       ; fpga_gclk       ;
;  usb_fd[5]  ; fpga_gclk  ; 3.648     ; 3.760     ; Rise       ; fpga_gclk       ;
;  usb_fd[6]  ; fpga_gclk  ; 3.831     ; 3.943     ; Rise       ; fpga_gclk       ;
;  usb_fd[7]  ; fpga_gclk  ; 3.831     ; 3.943     ; Rise       ; fpga_gclk       ;
;  usb_fd[8]  ; fpga_gclk  ; 4.044     ; 4.156     ; Rise       ; fpga_gclk       ;
;  usb_fd[9]  ; fpga_gclk  ; 4.044     ; 4.156     ; Rise       ; fpga_gclk       ;
;  usb_fd[10] ; fpga_gclk  ; 5.114     ; 5.411     ; Rise       ; fpga_gclk       ;
;  usb_fd[11] ; fpga_gclk  ; 4.029     ; 4.141     ; Rise       ; fpga_gclk       ;
;  usb_fd[12] ; fpga_gclk  ; 4.029     ; 4.141     ; Rise       ; fpga_gclk       ;
;  usb_fd[13] ; fpga_gclk  ; 5.465     ; 5.762     ; Rise       ; fpga_gclk       ;
;  usb_fd[14] ; fpga_gclk  ; 4.232     ; 4.344     ; Rise       ; fpga_gclk       ;
;  usb_fd[15] ; fpga_gclk  ; 4.232     ; 4.344     ; Rise       ; fpga_gclk       ;
+-------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                    ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; usb_fd[*]   ; fpga_gclk  ; 3.537     ; 3.649     ; Rise       ; fpga_gclk       ;
;  usb_fd[0]  ; fpga_gclk  ; 3.722     ; 3.834     ; Rise       ; fpga_gclk       ;
;  usb_fd[1]  ; fpga_gclk  ; 3.722     ; 3.834     ; Rise       ; fpga_gclk       ;
;  usb_fd[2]  ; fpga_gclk  ; 3.563     ; 3.675     ; Rise       ; fpga_gclk       ;
;  usb_fd[3]  ; fpga_gclk  ; 3.563     ; 3.675     ; Rise       ; fpga_gclk       ;
;  usb_fd[4]  ; fpga_gclk  ; 3.537     ; 3.649     ; Rise       ; fpga_gclk       ;
;  usb_fd[5]  ; fpga_gclk  ; 3.537     ; 3.649     ; Rise       ; fpga_gclk       ;
;  usb_fd[6]  ; fpga_gclk  ; 3.713     ; 3.825     ; Rise       ; fpga_gclk       ;
;  usb_fd[7]  ; fpga_gclk  ; 3.713     ; 3.825     ; Rise       ; fpga_gclk       ;
;  usb_fd[8]  ; fpga_gclk  ; 3.917     ; 4.029     ; Rise       ; fpga_gclk       ;
;  usb_fd[9]  ; fpga_gclk  ; 3.917     ; 4.029     ; Rise       ; fpga_gclk       ;
;  usb_fd[10] ; fpga_gclk  ; 4.996     ; 5.293     ; Rise       ; fpga_gclk       ;
;  usb_fd[11] ; fpga_gclk  ; 3.903     ; 4.015     ; Rise       ; fpga_gclk       ;
;  usb_fd[12] ; fpga_gclk  ; 3.903     ; 4.015     ; Rise       ; fpga_gclk       ;
;  usb_fd[13] ; fpga_gclk  ; 5.333     ; 5.630     ; Rise       ; fpga_gclk       ;
;  usb_fd[14] ; fpga_gclk  ; 4.098     ; 4.210     ; Rise       ; fpga_gclk       ;
;  usb_fd[15] ; fpga_gclk  ; 4.098     ; 4.210     ; Rise       ; fpga_gclk       ;
+-------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.159  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  fpga_gclk       ; -3.159  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -76.924 ; 0.0   ; 0.0      ; 0.0     ; -53.558             ;
;  fpga_gclk       ; -76.924 ; 0.000 ; N/A      ; N/A     ; -53.558             ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; reset_n     ; fpga_gclk  ; 3.356 ; 3.534 ; Rise       ; fpga_gclk       ;
; usb_fd[*]   ; fpga_gclk  ; 1.710 ; 1.942 ; Rise       ; fpga_gclk       ;
;  usb_fd[0]  ; fpga_gclk  ; 1.604 ; 1.902 ; Rise       ; fpga_gclk       ;
;  usb_fd[1]  ; fpga_gclk  ; 1.463 ; 1.722 ; Rise       ; fpga_gclk       ;
;  usb_fd[2]  ; fpga_gclk  ; 1.144 ; 1.441 ; Rise       ; fpga_gclk       ;
;  usb_fd[3]  ; fpga_gclk  ; 1.097 ; 1.395 ; Rise       ; fpga_gclk       ;
;  usb_fd[4]  ; fpga_gclk  ; 1.055 ; 1.348 ; Rise       ; fpga_gclk       ;
;  usb_fd[5]  ; fpga_gclk  ; 1.093 ; 1.391 ; Rise       ; fpga_gclk       ;
;  usb_fd[6]  ; fpga_gclk  ; 1.663 ; 1.942 ; Rise       ; fpga_gclk       ;
;  usb_fd[7]  ; fpga_gclk  ; 1.618 ; 1.901 ; Rise       ; fpga_gclk       ;
;  usb_fd[8]  ; fpga_gclk  ; 1.301 ; 1.607 ; Rise       ; fpga_gclk       ;
;  usb_fd[9]  ; fpga_gclk  ; 1.074 ; 1.372 ; Rise       ; fpga_gclk       ;
;  usb_fd[10] ; fpga_gclk  ; 1.218 ; 1.527 ; Rise       ; fpga_gclk       ;
;  usb_fd[11] ; fpga_gclk  ; 1.647 ; 1.924 ; Rise       ; fpga_gclk       ;
;  usb_fd[12] ; fpga_gclk  ; 1.461 ; 1.730 ; Rise       ; fpga_gclk       ;
;  usb_fd[13] ; fpga_gclk  ; 1.613 ; 1.899 ; Rise       ; fpga_gclk       ;
;  usb_fd[14] ; fpga_gclk  ; 1.710 ; 1.938 ; Rise       ; fpga_gclk       ;
;  usb_fd[15] ; fpga_gclk  ; 1.436 ; 1.708 ; Rise       ; fpga_gclk       ;
; usb_flaga   ; fpga_gclk  ; 1.913 ; 2.181 ; Fall       ; fpga_gclk       ;
; usb_flagc   ; fpga_gclk  ; 2.408 ; 2.641 ; Fall       ; fpga_gclk       ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; reset_n     ; fpga_gclk  ; -1.079 ; -1.852 ; Rise       ; fpga_gclk       ;
; usb_fd[*]   ; fpga_gclk  ; -0.303 ; -0.595 ; Rise       ; fpga_gclk       ;
;  usb_fd[0]  ; fpga_gclk  ; -0.536 ; -1.120 ; Rise       ; fpga_gclk       ;
;  usb_fd[1]  ; fpga_gclk  ; -0.447 ; -0.915 ; Rise       ; fpga_gclk       ;
;  usb_fd[2]  ; fpga_gclk  ; -0.335 ; -0.673 ; Rise       ; fpga_gclk       ;
;  usb_fd[3]  ; fpga_gclk  ; -0.325 ; -0.637 ; Rise       ; fpga_gclk       ;
;  usb_fd[4]  ; fpga_gclk  ; -0.303 ; -0.595 ; Rise       ; fpga_gclk       ;
;  usb_fd[5]  ; fpga_gclk  ; -0.319 ; -0.634 ; Rise       ; fpga_gclk       ;
;  usb_fd[6]  ; fpga_gclk  ; -0.524 ; -1.142 ; Rise       ; fpga_gclk       ;
;  usb_fd[7]  ; fpga_gclk  ; -0.517 ; -1.112 ; Rise       ; fpga_gclk       ;
;  usb_fd[8]  ; fpga_gclk  ; -0.384 ; -0.858 ; Rise       ; fpga_gclk       ;
;  usb_fd[9]  ; fpga_gclk  ; -0.305 ; -0.615 ; Rise       ; fpga_gclk       ;
;  usb_fd[10] ; fpga_gclk  ; -0.332 ; -0.783 ; Rise       ; fpga_gclk       ;
;  usb_fd[11] ; fpga_gclk  ; -0.526 ; -1.134 ; Rise       ; fpga_gclk       ;
;  usb_fd[12] ; fpga_gclk  ; -0.465 ; -0.928 ; Rise       ; fpga_gclk       ;
;  usb_fd[13] ; fpga_gclk  ; -0.505 ; -1.106 ; Rise       ; fpga_gclk       ;
;  usb_fd[14] ; fpga_gclk  ; -0.561 ; -1.098 ; Rise       ; fpga_gclk       ;
;  usb_fd[15] ; fpga_gclk  ; -0.453 ; -0.903 ; Rise       ; fpga_gclk       ;
; usb_flaga   ; fpga_gclk  ; -0.110 ; -0.863 ; Fall       ; fpga_gclk       ;
; usb_flagc   ; fpga_gclk  ; -0.286 ; -1.053 ; Fall       ; fpga_gclk       ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+------------------+------------+--------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+-------+------------+-----------------+
; usb_fd[*]        ; fpga_gclk  ; 10.351 ; 9.868 ; Rise       ; fpga_gclk       ;
;  usb_fd[0]       ; fpga_gclk  ; 8.319  ; 8.091 ; Rise       ; fpga_gclk       ;
;  usb_fd[1]       ; fpga_gclk  ; 8.322  ; 8.087 ; Rise       ; fpga_gclk       ;
;  usb_fd[2]       ; fpga_gclk  ; 7.977  ; 7.768 ; Rise       ; fpga_gclk       ;
;  usb_fd[3]       ; fpga_gclk  ; 7.932  ; 7.726 ; Rise       ; fpga_gclk       ;
;  usb_fd[4]       ; fpga_gclk  ; 7.974  ; 7.763 ; Rise       ; fpga_gclk       ;
;  usb_fd[5]       ; fpga_gclk  ; 7.965  ; 7.756 ; Rise       ; fpga_gclk       ;
;  usb_fd[6]       ; fpga_gclk  ; 8.331  ; 8.084 ; Rise       ; fpga_gclk       ;
;  usb_fd[7]       ; fpga_gclk  ; 8.299  ; 8.052 ; Rise       ; fpga_gclk       ;
;  usb_fd[8]       ; fpga_gclk  ; 7.965  ; 7.750 ; Rise       ; fpga_gclk       ;
;  usb_fd[9]       ; fpga_gclk  ; 8.169  ; 7.928 ; Rise       ; fpga_gclk       ;
;  usb_fd[10]      ; fpga_gclk  ; 9.937  ; 9.486 ; Rise       ; fpga_gclk       ;
;  usb_fd[11]      ; fpga_gclk  ; 8.357  ; 8.107 ; Rise       ; fpga_gclk       ;
;  usb_fd[12]      ; fpga_gclk  ; 8.339  ; 8.095 ; Rise       ; fpga_gclk       ;
;  usb_fd[13]      ; fpga_gclk  ; 10.351 ; 9.868 ; Rise       ; fpga_gclk       ;
;  usb_fd[14]      ; fpga_gclk  ; 8.328  ; 8.106 ; Rise       ; fpga_gclk       ;
;  usb_fd[15]      ; fpga_gclk  ; 8.314  ; 8.070 ; Rise       ; fpga_gclk       ;
; usb_fifoaddr[*]  ; fpga_gclk  ; 7.702  ; 7.443 ; Rise       ; fpga_gclk       ;
;  usb_fifoaddr[1] ; fpga_gclk  ; 7.702  ; 7.443 ; Rise       ; fpga_gclk       ;
; usb_sloe         ; fpga_gclk  ; 9.214  ; 9.712 ; Rise       ; fpga_gclk       ;
; usb_slrd         ; fpga_gclk  ; 7.398  ; 7.650 ; Rise       ; fpga_gclk       ;
; usb_slwr         ; fpga_gclk  ; 7.387  ; 7.641 ; Rise       ; fpga_gclk       ;
+------------------+------------+--------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; usb_fd[*]        ; fpga_gclk  ; 3.641 ; 3.620 ; Rise       ; fpga_gclk       ;
;  usb_fd[0]       ; fpga_gclk  ; 3.803 ; 3.802 ; Rise       ; fpga_gclk       ;
;  usb_fd[1]       ; fpga_gclk  ; 3.778 ; 3.784 ; Rise       ; fpga_gclk       ;
;  usb_fd[2]       ; fpga_gclk  ; 3.653 ; 3.637 ; Rise       ; fpga_gclk       ;
;  usb_fd[3]       ; fpga_gclk  ; 3.642 ; 3.620 ; Rise       ; fpga_gclk       ;
;  usb_fd[4]       ; fpga_gclk  ; 3.653 ; 3.635 ; Rise       ; fpga_gclk       ;
;  usb_fd[5]       ; fpga_gclk  ; 3.650 ; 3.632 ; Rise       ; fpga_gclk       ;
;  usb_fd[6]       ; fpga_gclk  ; 3.780 ; 3.785 ; Rise       ; fpga_gclk       ;
;  usb_fd[7]       ; fpga_gclk  ; 3.772 ; 3.773 ; Rise       ; fpga_gclk       ;
;  usb_fd[8]       ; fpga_gclk  ; 3.641 ; 3.621 ; Rise       ; fpga_gclk       ;
;  usb_fd[9]       ; fpga_gclk  ; 3.717 ; 3.702 ; Rise       ; fpga_gclk       ;
;  usb_fd[10]      ; fpga_gclk  ; 5.036 ; 4.837 ; Rise       ; fpga_gclk       ;
;  usb_fd[11]      ; fpga_gclk  ; 3.795 ; 3.800 ; Rise       ; fpga_gclk       ;
;  usb_fd[12]      ; fpga_gclk  ; 3.792 ; 3.795 ; Rise       ; fpga_gclk       ;
;  usb_fd[13]      ; fpga_gclk  ; 5.210 ; 5.032 ; Rise       ; fpga_gclk       ;
;  usb_fd[14]      ; fpga_gclk  ; 3.800 ; 3.803 ; Rise       ; fpga_gclk       ;
;  usb_fd[15]      ; fpga_gclk  ; 3.783 ; 3.784 ; Rise       ; fpga_gclk       ;
; usb_fifoaddr[*]  ; fpga_gclk  ; 3.537 ; 3.521 ; Rise       ; fpga_gclk       ;
;  usb_fifoaddr[1] ; fpga_gclk  ; 3.537 ; 3.521 ; Rise       ; fpga_gclk       ;
; usb_sloe         ; fpga_gclk  ; 4.746 ; 4.939 ; Rise       ; fpga_gclk       ;
; usb_slrd         ; fpga_gclk  ; 3.480 ; 3.500 ; Rise       ; fpga_gclk       ;
; usb_slwr         ; fpga_gclk  ; 3.473 ; 3.491 ; Rise       ; fpga_gclk       ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; usb_fifoaddr[0] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; usb_fifoaddr[1] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; usb_slcs        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; usb_sloe        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; usb_slrd        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; usb_slwr        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; usb_fd[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; usb_fd[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; usb_fd[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; usb_fd[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; usb_fd[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; usb_fd[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; usb_fd[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; usb_fd[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; usb_fd[8]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; usb_fd[9]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; usb_fd[10]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; usb_fd[11]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; usb_fd[12]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; usb_fd[13]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; usb_fd[14]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; usb_fd[15]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+---------------------------------------------------------------+
; Input Transition Times                                        ;
+------------+--------------+-----------------+-----------------+
; Pin        ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+------------+--------------+-----------------+-----------------+
; usb_flagb  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; usb_fd[0]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; usb_fd[1]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; usb_fd[2]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; usb_fd[3]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; usb_fd[4]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; usb_fd[5]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; usb_fd[6]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; usb_fd[7]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; usb_fd[8]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; usb_fd[9]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; usb_fd[10] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; usb_fd[11] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; usb_fd[12] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; usb_fd[13] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; usb_fd[14] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; usb_fd[15] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fpga_gclk  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; reset_n    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; usb_flaga  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; usb_flagc  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; usb_fifoaddr[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; usb_fifoaddr[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; usb_slcs        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; usb_sloe        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.09 V              ; -0.00842 V          ; 0.277 V                              ; 0.268 V                              ; 5.24e-09 s                  ; 3.95e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.09 V             ; -0.00842 V         ; 0.277 V                             ; 0.268 V                             ; 5.24e-09 s                 ; 3.95e-09 s                 ; No                        ; Yes                       ;
; usb_slrd        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; usb_slwr        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; usb_fd[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; usb_fd[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; usb_fd[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; usb_fd[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; usb_fd[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; usb_fd[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; usb_fd[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; usb_fd[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; usb_fd[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; usb_fd[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; usb_fd[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.09 V              ; -0.00842 V          ; 0.277 V                              ; 0.268 V                              ; 5.24e-09 s                  ; 3.95e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.09 V             ; -0.00842 V         ; 0.277 V                             ; 0.268 V                             ; 5.24e-09 s                 ; 3.95e-09 s                 ; No                        ; Yes                       ;
; usb_fd[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; usb_fd[12]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; usb_fd[13]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.09 V              ; -0.00842 V          ; 0.277 V                              ; 0.268 V                              ; 5.24e-09 s                  ; 3.95e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.09 V             ; -0.00842 V         ; 0.277 V                             ; 0.268 V                             ; 5.24e-09 s                 ; 3.95e-09 s                 ; No                        ; Yes                       ;
; usb_fd[14]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; usb_fd[15]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; usb_fifoaddr[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; usb_fifoaddr[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; usb_slcs        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; usb_sloe        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.08 V              ; -0.00375 V          ; 0.284 V                              ; 0.246 V                              ; 6.17e-09 s                  ; 4.91e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.08 V             ; -0.00375 V         ; 0.284 V                             ; 0.246 V                             ; 6.17e-09 s                 ; 4.91e-09 s                 ; No                        ; Yes                       ;
; usb_slrd        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; usb_slwr        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; usb_fd[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; usb_fd[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; usb_fd[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; usb_fd[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; usb_fd[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; usb_fd[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; usb_fd[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; usb_fd[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; usb_fd[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; usb_fd[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; usb_fd[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.08 V              ; -0.00375 V          ; 0.284 V                              ; 0.246 V                              ; 6.17e-09 s                  ; 4.91e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.08 V             ; -0.00375 V         ; 0.284 V                             ; 0.246 V                             ; 6.17e-09 s                 ; 4.91e-09 s                 ; No                        ; Yes                       ;
; usb_fd[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; usb_fd[12]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; usb_fd[13]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.08 V              ; -0.00375 V          ; 0.284 V                              ; 0.246 V                              ; 6.17e-09 s                  ; 4.91e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.08 V             ; -0.00375 V         ; 0.284 V                             ; 0.246 V                             ; 6.17e-09 s                 ; 4.91e-09 s                 ; No                        ; Yes                       ;
; usb_fd[14]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; usb_fd[15]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; usb_fifoaddr[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; usb_fifoaddr[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; usb_slcs        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; usb_sloe        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.48 V              ; -0.0129 V           ; 0.351 V                              ; 0.278 V                              ; 4.12e-09 s                  ; 3.46e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.48 V             ; -0.0129 V          ; 0.351 V                             ; 0.278 V                             ; 4.12e-09 s                 ; 3.46e-09 s                 ; No                        ; No                        ;
; usb_slrd        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; usb_slwr        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; usb_fd[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; usb_fd[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; usb_fd[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; usb_fd[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; usb_fd[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; usb_fd[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; usb_fd[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; usb_fd[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; usb_fd[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; usb_fd[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; usb_fd[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.48 V              ; -0.0129 V           ; 0.351 V                              ; 0.278 V                              ; 4.12e-09 s                  ; 3.46e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.48 V             ; -0.0129 V          ; 0.351 V                             ; 0.278 V                             ; 4.12e-09 s                 ; 3.46e-09 s                 ; No                        ; No                        ;
; usb_fd[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; usb_fd[12]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; usb_fd[13]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.48 V              ; -0.0129 V           ; 0.351 V                              ; 0.278 V                              ; 4.12e-09 s                  ; 3.46e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.48 V             ; -0.0129 V          ; 0.351 V                             ; 0.278 V                             ; 4.12e-09 s                 ; 3.46e-09 s                 ; No                        ; No                        ;
; usb_fd[14]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; usb_fd[15]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; fpga_gclk  ; fpga_gclk ; 365      ; 3        ; 1        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; fpga_gclk  ; fpga_gclk ; 365      ; 3        ; 1        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 19    ; 19   ;
; Unconstrained Input Port Paths  ; 52    ; 52   ;
; Unconstrained Output Ports      ; 20    ; 20   ;
; Unconstrained Output Port Paths ; 36    ; 36   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Full Version
    Info: Processing started: Wed Nov 11 21:26:05 2015
Info: Command: quartus_sta usb_test -c usb_test
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'usb_test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name fpga_gclk fpga_gclk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.159
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.159       -76.924 fpga_gclk 
Info (332146): Worst-case hold slack is 0.452
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.452         0.000 fpga_gclk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -53.558 fpga_gclk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.900
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.900       -69.317 fpga_gclk 
Info (332146): Worst-case hold slack is 0.400
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.400         0.000 fpga_gclk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -53.558 fpga_gclk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.748
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.748       -13.449 fpga_gclk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.186         0.000 fpga_gclk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -47.197 fpga_gclk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 474 megabytes
    Info: Processing ended: Wed Nov 11 21:26:07 2015
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


