byd
- 建立组合逻辑电路模型使用阻塞赋值，建立时序逻辑电路模型使用非阻塞赋值。
- 用always块建立组合逻辑电路模型使用阻塞赋值。同一个always块中同时建立时序和组合逻辑电路模型使用非阻塞赋值。在同一个always块中不要既用非阻塞赋值又用阻塞赋值，且不要在一个以上的always块中为同一个变量赋值。
- 计数器count++是阻塞赋值自加，等同于count=count+1。
- 因为 Verilog 中的 for 循环没有类似 C 语言的 break 跳出机制，所以如果要让程序始终取的是左侧最高位的值，只需让 for 循环以正序从低位不断遍历至高位即可。
### nvboard


#### 设置环境变量
1. 打开终端。
2. 编辑 `~/.bashrc` 或 `~/.bash_profile` 文件，具体取决于您使用的 Shell。
3. 在文件中添加以下行：`export NVBOARD_HOME="/path/to/your/project/directory"`
4. 保存文件并退出编辑器。
5. 在终端中运行以下命令，使更改生效：`source ~/.bashrc` 或 `source ~/.bash_profile`
- 确保将 `/path/to/your/project/directory` 替换为实际的项目目录路径。
- 设置环境变量后，您可以在命令行或脚本中使用 `$NVBOARD_HOME` 来引用该环境变量，例如：`cd $NVBOARD_HOME`。
-------------

### doc
https://github.com/leesum1/doc/blob/main/%E4%B8%80%E7%94%9F%E4%B8%80%E8%8A%AF%E9%A2%84%E5%AD%A6%E4%B9%A0.md

非常庞大的 fpga 使用心得体会
http://static.kancloud.cn/dlover/fpga/1797858

### 关于开源 eda
-----


------—
夜里的奇怪问题
```
// synthesis verilog_input_version verilog_2001
module top_module(
    input clk,
    input a,
    input b,
    output wire out_assign,
    output reg out_always_comb,
    output reg out_always_ff   );
    assign out_assign = a ^ b;
    always@(*)
        out_always_comb = a ^ b;
    always@(posedge clk)
        out_always_ff = a ^ b;
endmodule
```

### 关于智能提示的原理是什么?

#### 如何去做一个针对某文件的扩展?

#### 如何输入有规律的一些东西
