aag 602 25 14 1 563
2
4
6
8
10
12
14
16
18
20
22
24
26
28
30
32
34
36
38
40
42
44
46
48
50
52 1
54 131
56 1138
58 1144
60 1150
62 1156
64 1162
66 1168
68 1174
70 1180
72 1186
74 1192
76 1198
78 1205
128
80 54 52
82 56 52
84 58 52
86 84 82
88 60 52
90 88 86
92 62 52
94 92 90
96 64 52
98 96 94
100 66 52
102 100 98
104 68 52
106 104 102
108 70 52
110 108 106
112 72 52
114 112 110
116 74 52
118 116 114
120 76 52
122 120 118
124 78 52
126 124 122
128 126 80
130 81 51
132 27 25
134 133 22
136 26 20
138 26 18
140 26 16
142 26 14
144 26 12
146 26 10
148 26 8
150 26 6
152 30 2
154 28 2
156 26 4
158 156 154
160 28 4
162 160 159
164 163 153
166 160 152
168 166 27
170 169 165
172 170 150
174 28 6
176 32 2
178 167 159
180 30 4
182 181 178
184 183 167
186 184 176
188 185 177
190 189 187
192 190 174
194 191 175
196 195 193
198 196 172
200 197 173
202 201 199
204 202 148
206 28 8
208 34 2
210 183 176
212 32 4
214 211 167
216 214 213
218 217 211
220 218 208
222 219 209
224 223 221
226 195 172
228 227 193
230 30 6
232 230 229
234 231 228
236 235 233
238 236 224
240 237 225
242 241 239
244 242 206
246 243 207
248 247 245
250 248 204
252 249 205
254 253 251
256 254 146
258 28 10
260 36 2
262 217 208
264 34 4
266 263 211
268 266 265
270 269 263
272 270 260
274 271 261
276 275 273
278 32 6
280 235 224
282 281 233
284 283 278
286 282 279
288 287 285
290 288 276
292 289 277
294 293 291
296 247 204
298 297 245
300 30 8
302 300 299
304 301 298
306 305 303
308 306 294
310 307 295
312 311 309
314 312 258
316 313 259
318 317 315
320 318 256
322 319 257
324 323 321
326 324 144
328 28 12
330 38 2
332 269 260
334 36 4
336 333 263
338 336 335
340 339 333
342 340 330
344 341 331
346 345 343
348 34 6
350 287 276
352 351 285
354 353 348
356 352 349
358 357 355
360 358 346
362 359 347
364 363 361
366 32 8
368 305 294
370 369 303
372 371 366
374 370 367
376 375 373
378 376 364
380 377 365
382 381 379
384 317 256
386 385 315
388 30 10
390 388 387
392 389 386
394 393 391
396 394 382
398 395 383
400 399 397
402 400 328
404 401 329
406 405 403
408 406 326
410 407 327
412 411 409
414 412 142
416 28 14
418 40 2
420 339 330
422 38 4
424 421 333
426 424 423
428 427 421
430 428 418
432 429 419
434 433 431
436 36 6
438 357 346
440 439 355
442 441 436
444 440 437
446 445 443
448 446 434
450 447 435
452 451 449
454 34 8
456 375 364
458 457 373
460 459 454
462 458 455
464 463 461
466 464 452
468 465 453
470 469 467
472 32 10
474 393 382
476 475 391
478 477 472
480 476 473
482 481 479
484 482 470
486 483 471
488 487 485
490 405 326
492 491 403
494 30 12
496 494 493
498 495 492
500 499 497
502 500 488
504 501 489
506 505 503
508 506 416
510 507 417
512 511 509
514 512 414
516 513 415
518 517 515
520 518 140
522 28 16
524 42 2
526 427 418
528 40 4
530 527 421
532 530 529
534 533 527
536 534 524
538 535 525
540 539 537
542 38 6
544 445 434
546 545 443
548 547 542
550 546 543
552 551 549
554 552 540
556 553 541
558 557 555
560 36 8
562 463 452
564 563 461
566 565 560
568 564 561
570 569 567
572 570 558
574 571 559
576 575 573
578 34 10
580 481 470
582 581 479
584 583 578
586 582 579
588 587 585
590 588 576
592 589 577
594 593 591
596 32 12
598 499 488
600 599 497
602 601 596
604 600 597
606 605 603
608 606 594
610 607 595
612 611 609
614 511 414
616 615 509
618 30 14
620 618 617
622 619 616
624 623 621
626 624 612
628 625 613
630 629 627
632 630 522
634 631 523
636 635 633
638 636 520
640 637 521
642 641 639
644 642 138
646 28 18
648 44 2
650 533 524
652 42 4
654 651 527
656 654 653
658 657 651
660 658 648
662 659 649
664 663 661
666 40 6
668 551 540
670 669 549
672 671 666
674 670 667
676 675 673
678 676 664
680 677 665
682 681 679
684 38 8
686 569 558
688 687 567
690 689 684
692 688 685
694 693 691
696 694 682
698 695 683
700 699 697
702 36 10
704 587 576
706 705 585
708 707 702
710 706 703
712 711 709
714 712 700
716 713 701
718 717 715
720 34 12
722 605 594
724 723 603
726 725 720
728 724 721
730 729 727
732 730 718
734 731 719
736 735 733
738 32 14
740 623 612
742 741 621
744 743 738
746 742 739
748 747 745
750 748 736
752 749 737
754 753 751
756 635 520
758 757 633
760 30 16
762 760 759
764 761 758
766 765 763
768 766 754
770 767 755
772 771 769
774 772 646
776 773 647
778 777 775
780 778 644
782 779 645
784 783 781
786 784 136
788 28 20
790 46 2
792 44 4
794 792 791
796 793 790
798 797 795
800 657 648
802 801 651
804 802 798
806 803 799
808 807 805
810 42 6
812 675 664
814 813 673
816 815 810
818 814 811
820 819 817
822 820 808
824 821 809
826 825 823
828 40 8
830 693 682
832 831 691
834 833 828
836 832 829
838 837 835
840 838 826
842 839 827
844 843 841
846 38 10
848 711 700
850 849 709
852 851 846
854 850 847
856 855 853
858 856 844
860 857 845
862 861 859
864 36 12
866 729 718
868 867 727
870 869 864
872 868 865
874 873 871
876 874 862
878 875 863
880 879 877
882 34 14
884 747 736
886 885 745
888 887 882
890 886 883
892 891 889
894 892 880
896 893 881
898 897 895
900 32 16
902 765 754
904 903 763
906 905 900
908 904 901
910 909 907
912 910 898
914 911 899
916 915 913
918 777 644
920 919 775
922 30 18
924 922 921
926 923 920
928 927 925
930 928 916
932 929 917
934 933 931
936 934 788
938 935 789
940 939 937
942 940 786
944 941 787
946 945 943
948 946 25
950 948 135
952 949 134
954 953 951
956 955 49
958 954 48
960 959 957
962 24 20
964 785 137
966 965 787
968 966 25
970 969 963
972 971 47
974 970 46
976 975 973
978 24 18
980 643 139
982 981 645
984 982 25
986 985 979
988 987 45
990 986 44
992 991 989
994 24 16
996 519 141
998 997 521
1000 998 25
1002 1001 995
1004 1003 43
1006 1002 42
1008 1007 1005
1010 24 14
1012 413 143
1014 1013 415
1016 1014 25
1018 1017 1011
1020 1019 41
1022 1018 40
1024 1023 1021
1026 24 12
1028 325 145
1030 1029 327
1032 1030 25
1034 1033 1027
1036 1035 39
1038 1034 38
1040 1039 1037
1042 24 10
1044 255 147
1046 1045 257
1048 1046 25
1050 1049 1043
1052 1051 37
1054 1050 36
1056 1055 1053
1058 24 8
1060 203 149
1062 1061 205
1064 1062 25
1066 1065 1059
1068 1067 35
1070 1066 34
1072 1071 1069
1074 24 6
1076 171 151
1078 1077 173
1080 1078 25
1082 1081 1075
1084 1083 33
1086 1082 32
1088 1087 1085
1090 31 5
1092 1090 154
1094 29 3
1096 1095 155
1098 1097 180
1100 1099 1093
1102 1101 24
1104 5 3
1106 1105 24
1108 1107 29
1110 1108 31
1112 1111 1103
1114 1113 27
1116 1114 1088
1118 1116 1072
1120 1118 1056
1122 1120 1040
1124 1122 1024
1126 1124 1008
1128 1126 992
1130 1128 976
1132 1130 960
1134 1133 82
1136 1132 83
1138 1137 1135
1140 1134 84
1142 1135 85
1144 1143 1141
1146 1140 88
1148 1141 89
1150 1149 1147
1152 1146 92
1154 1147 93
1156 1155 1153
1158 1152 96
1160 1153 97
1162 1161 1159
1164 1158 100
1166 1159 101
1168 1167 1165
1170 1164 104
1172 1165 105
1174 1173 1171
1176 1170 108
1178 1171 109
1180 1179 1177
1182 1176 112
1184 1177 113
1186 1185 1183
1188 1182 116
1190 1183 117
1192 1191 1189
1194 1188 120
1196 1189 121
1198 1197 1195
1200 1194 125
1202 1195 124
1204 1203 1201
i0 controllable_c<0>
i1 controllable_c<1>
i2 controllable_c<2>
i3 controllable_c<3>
i4 controllable_c<4>
i5 controllable_c<5>
i6 controllable_c<6>
i7 controllable_c<7>
i8 controllable_c<8>
i9 controllable_c<9>
i10 controllable_c<10>
i11 controllable_c<11>
i12 in<0>
i13 in<1>
i14 in<2>
i15 in<3>
i16 in<4>
i17 in<5>
i18 in<6>
i19 in<7>
i20 in<8>
i21 in<9>
i22 in<10>
i23 in<11>
i24 controllable_s
l0 bench|n53
l1 bench|bad_out
l2 bench|state<0>_out
l3 bench|state<1>_out
l4 bench|state<2>_out
l5 bench|state<3>_out
l6 bench|state<4>_out
l7 bench|state<5>_out
l8 bench|state<6>_out
l9 bench|state<7>_out
l10 bench|state<8>_out
l11 bench|state<9>_out
l12 bench|state<10>_out
l13 bench|state<11>_out
o0 err
c
bench
This file was written by ABC on Sat Aug 31 20:25:02 2013
For information about AIGER format, refer to http://fmv.jku.at/aiger
-------------------------------
This AIGER file has been created by the following sequence of commands:
> vl2mv stay12.v   ---gives--> stay12.mv
> abc -c "read_blif_mv stay12.mv; strash; refactor; rewrite; dfraig; rewrite; dfraig; write_aiger -s stay12y.aig"   ---gives--> stay12y.aig
> aigtoaig stay12y.aig stay12y.aag   ---gives--> stay12y.aag (this file)
Content of stay12.v:
// realizable
module bench(clk, in, controllable_s, controllable_c, err);
  input clk;
  input [11:0] in;
  input controllable_s;
  input [11:0] controllable_c;
  output err;
  reg [11:0] state;
  reg bad;
  wire [11:0] mul;
  wire [11:0] choose;

  assign err = bad & (state == 12'b111111111111);
  mult12 m(in, controllable_c, mul);
  assign choose = controllable_c[11] ? {controllable_c[10:0],1'b0} : {mul[10:0],1'b0};

  initial
  begin
    state = 0;
    bad = 0;
  end

  always @ (posedge clk)
  begin
    state = state + (in != choose);
    if(bad | controllable_s)
      begin
        bad = 1;
      end
  end
endmodule

module mult12(a,b,r);
  input [11:0] a;
  input [11:0] b;
  output [11:0] r;
  wire [11:0] s0;
  wire [11:0] s1;
  wire [11:0] s2;
  wire [11:0] s3;
  wire [11:0] s4;
  wire [11:0] s5;
  wire [11:0] s6;
  wire [11:0] s7;
  wire [11:0] s8;
  wire [11:0] s9;
  wire [11:0] s10;
  wire [11:0] s11;
  assign s0 = b[0] ? a : 0;
  assign s1 = b[1] ? {a[10:0],1'b0} : 0;
  assign s2 = b[2] ? {a[9:0],2'b00} : 0;
  assign s3 = b[3] ? {a[8:0],3'b000} : 0;
  assign s4 = b[4] ? {a[7:0],4'b0000} : 0;
  assign s5 = b[5] ? {a[6:0],5'b00000} : 0;
  assign s6 = b[6] ? {a[5:0],6'b000000} : 0;
  assign s7 = b[7] ? {a[4:0],7'b0000000} : 0;
  assign s8 = b[8] ? {a[3:0],8'b00000000} : 0;
  assign s9 = b[9] ? {a[2:0],9'b000000000} : 0;
  assign s10 = b[10] ? {a[1:0],10'b0000000000} : 0;
  assign s11 = b[11] ? {a[0:0],11'b00000000000} : 0;
  assign r  = s0+s1+s2+s3+s4+s5+s6+s7+s8+s9+s10+s11;
endmodule
-------------------------------
#!SYNTCOMP
SOLVED_BY : 8/8 [SYNTCOMP2014-RealSeq], 4/4 [SYNTCOMP2015-SyntSeq], 3/3 [SYNTCOMP2015-SyntPar], 7/7 [SYNTCOMP2015-RealSeq], 4/4 [SYNTCOMP2015-RealPar], 7/7 [SYNTCOMP2016-SyntSeq], 4/4 [SYNTCOMP2016-SyntPar], 11/11 [SYNTCOMP2016-RealSeq], 6/6 [SYNTCOMP2016-RealPar], 10/10 [SYNTCOMP2017-RealSeq], 6/6 [SYNTCOMP2017-RealPar], 6/6 [SYNTCOMP2017-SyntSeq], 4/4 [SYNTCOMP2017-SyntPar]
SOLVED_IN : 1.10407 [SYNTCOMP2014-RealSeq], 0.912251 [SYNTCOMP2015-RealSeq], 0.011664 [SYNTCOMP2015-RealPar], 0.62 [SYNTCOMP2016-RealSeq], 0.01191 [SYNTCOMP2016-RealPar], 0.616 [SYNTCOMP2017-RealSeq], 0.012395 [SYNTCOMP2017-RealPar]
REF_SIZE : 576
STATUS : realizable
#.
