/*
 * Copyright (c) 2009-2019 ARM Limited. All rights reserved.
 * 
 * SPDX-License-Identifier: Apache-2.0
 * 
 * Licensed under the Apache License, Version 2.0 (the License); you may
 * not use this file except in compliance with the License.
 * You may obtain a copy of the License at
 * 
 * http://www.apache.org/licenses/LICENSE-2.0
 * 
 * Unless required by applicable law or agreed to in writing, software
 * distributed under the License is distributed on an AS IS BASIS, WITHOUT
 * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.
 * See the License for the specific language governing permissions and
 * limitations under the License.
 *
 * @file     STM32F102xx.sfd
 * @brief    CMSIS-SVD SFD File
 * @version  1.1
 * @date     08. January 2022
 * @note     Generated by SVDConv V3.3.35 on Saturday, 08.01.2022 10:56:31
 *           from File 'STM32F102xx.svd',
 *           last modified on Friday, 11.11.2016 03:18:04
 */




// ------------------------------  Register Item Address: PWR_CR  ---------------------------------
// SVD Line: 35

unsigned int PWR_CR __AT (0x40007000);



// ---------------------------------  Field Item: PWR_CR_LPDS  ------------------------------------
// SVD Line: 45

//  <item> SFDITEM_FIELD__PWR_CR_LPDS
//    <name> LPDS </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40007000) Low Power Deep Sleep </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR ) </loc>
//      <o.0..0> LPDS
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CR_PDDS  ------------------------------------
// SVD Line: 51

//  <item> SFDITEM_FIELD__PWR_CR_PDDS
//    <name> PDDS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40007000) Power Down Deep Sleep </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR ) </loc>
//      <o.1..1> PDDS
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CR_CWUF  ------------------------------------
// SVD Line: 57

//  <item> SFDITEM_FIELD__PWR_CR_CWUF
//    <name> CWUF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40007000) Clear Wake-up Flag </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR ) </loc>
//      <o.2..2> CWUF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CR_CSBF  ------------------------------------
// SVD Line: 63

//  <item> SFDITEM_FIELD__PWR_CR_CSBF
//    <name> CSBF </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40007000) Clear STANDBY Flag </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR ) </loc>
//      <o.3..3> CSBF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CR_PVDE  ------------------------------------
// SVD Line: 69

//  <item> SFDITEM_FIELD__PWR_CR_PVDE
//    <name> PVDE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40007000) Power Voltage Detector  Enable </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR ) </loc>
//      <o.4..4> PVDE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CR_PLS  -------------------------------------
// SVD Line: 76

//  <item> SFDITEM_FIELD__PWR_CR_PLS
//    <name> PLS </name>
//    <rw> 
//    <i> [Bits 7..5] RW (@ 0x40007000) PVD Level Selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((PWR_CR >> 5) & 0x7), ((PWR_CR = (PWR_CR & ~(0x7UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CR_DBP  -------------------------------------
// SVD Line: 82

//  <item> SFDITEM_FIELD__PWR_CR_DBP
//    <name> DBP </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40007000) Disable Backup Domain write  protection </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR ) </loc>
//      <o.8..8> DBP
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: PWR_CR  -------------------------------------
// SVD Line: 35

//  <rtree> SFDITEM_REG__PWR_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007000) Power control register  (PWR_CR) </i>
//    <loc> ( (unsigned int)((PWR_CR >> 0) & 0xFFFFFFFF), ((PWR_CR = (PWR_CR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__PWR_CR_LPDS </item>
//    <item> SFDITEM_FIELD__PWR_CR_PDDS </item>
//    <item> SFDITEM_FIELD__PWR_CR_CWUF </item>
//    <item> SFDITEM_FIELD__PWR_CR_CSBF </item>
//    <item> SFDITEM_FIELD__PWR_CR_PVDE </item>
//    <item> SFDITEM_FIELD__PWR_CR_PLS </item>
//    <item> SFDITEM_FIELD__PWR_CR_DBP </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: PWR_CSR  ---------------------------------
// SVD Line: 91

unsigned int PWR_CSR __AT (0x40007004);



// ---------------------------------  Field Item: PWR_CSR_WUF  ------------------------------------
// SVD Line: 100

//  <item> SFDITEM_FIELD__PWR_CSR_WUF
//    <name> WUF </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40007004) Wake-Up Flag </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CSR ) </loc>
//      <o.0..0> WUF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CSR_SBF  ------------------------------------
// SVD Line: 107

//  <item> SFDITEM_FIELD__PWR_CSR_SBF
//    <name> SBF </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40007004) STANDBY Flag </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CSR ) </loc>
//      <o.1..1> SBF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_CSR_PVDO  ------------------------------------
// SVD Line: 114

//  <item> SFDITEM_FIELD__PWR_CSR_PVDO
//    <name> PVDO </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40007004) PVD Output </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CSR ) </loc>
//      <o.2..2> PVDO
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_CSR_EWUP  ------------------------------------
// SVD Line: 121

//  <item> SFDITEM_FIELD__PWR_CSR_EWUP
//    <name> EWUP </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40007004) Enable WKUP pin </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CSR ) </loc>
//      <o.8..8> EWUP
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: PWR_CSR  ------------------------------------
// SVD Line: 91

//  <rtree> SFDITEM_REG__PWR_CSR
//    <name> CSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007004) Power control register  (PWR_CR) </i>
//    <loc> ( (unsigned int)((PWR_CSR >> 0) & 0xFFFFFFFF), ((PWR_CSR = (PWR_CSR & ~(0x100UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x100) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__PWR_CSR_WUF </item>
//    <item> SFDITEM_FIELD__PWR_CSR_SBF </item>
//    <item> SFDITEM_FIELD__PWR_CSR_PVDO </item>
//    <item> SFDITEM_FIELD__PWR_CSR_EWUP </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: PWR  --------------------------------------
// SVD Line: 18

//  <view> PWR
//    <name> PWR </name>
//    <item> SFDITEM_REG__PWR_CR </item>
//    <item> SFDITEM_REG__PWR_CSR </item>
//  </view>
//  


// ------------------------------  Register Item Address: RCC_CR  ---------------------------------
// SVD Line: 148

unsigned int RCC_CR __AT (0x40021000);



// --------------------------------  Field Item: RCC_CR_HSION  ------------------------------------
// SVD Line: 156

//  <item> SFDITEM_FIELD__RCC_CR_HSION
//    <name> HSION </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021000) Internal High Speed clock  enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.0..0> HSION
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_HSIRDY  -----------------------------------
// SVD Line: 164

//  <item> SFDITEM_FIELD__RCC_CR_HSIRDY
//    <name> HSIRDY </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40021000) Internal High Speed clock ready  flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.1..1> HSIRDY
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CR_HSITRIM  -----------------------------------
// SVD Line: 172

//  <item> SFDITEM_FIELD__RCC_CR_HSITRIM
//    <name> HSITRIM </name>
//    <rw> 
//    <i> [Bits 7..3] RW (@ 0x40021000) Internal High Speed clock  trimming </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CR >> 3) & 0x1F), ((RCC_CR = (RCC_CR & ~(0x1FUL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_HSICAL  -----------------------------------
// SVD Line: 180

//  <item> SFDITEM_FIELD__RCC_CR_HSICAL
//    <name> HSICAL </name>
//    <r> 
//    <i> [Bits 15..8] RO (@ 0x40021000) Internal High Speed clock  Calibration </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CR >> 8) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_HSEON  ------------------------------------
// SVD Line: 188

//  <item> SFDITEM_FIELD__RCC_CR_HSEON
//    <name> HSEON </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40021000) External High Speed clock  enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.16..16> HSEON
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_HSERDY  -----------------------------------
// SVD Line: 196

//  <item> SFDITEM_FIELD__RCC_CR_HSERDY
//    <name> HSERDY </name>
//    <r> 
//    <i> [Bit 17] RO (@ 0x40021000) External High Speed clock ready  flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.17..17> HSERDY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_HSEBYP  -----------------------------------
// SVD Line: 204

//  <item> SFDITEM_FIELD__RCC_CR_HSEBYP
//    <name> HSEBYP </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40021000) External High Speed clock  Bypass </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.18..18> HSEBYP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_CSSON  ------------------------------------
// SVD Line: 212

//  <item> SFDITEM_FIELD__RCC_CR_CSSON
//    <name> CSSON </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40021000) Clock Security System  enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.19..19> CSSON
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_PLLON  ------------------------------------
// SVD Line: 220

//  <item> SFDITEM_FIELD__RCC_CR_PLLON
//    <name> PLLON </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40021000) PLL enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.24..24> PLLON
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_PLLRDY  -----------------------------------
// SVD Line: 227

//  <item> SFDITEM_FIELD__RCC_CR_PLLRDY
//    <name> PLLRDY </name>
//    <r> 
//    <i> [Bit 25] RO (@ 0x40021000) PLL clock ready flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.25..25> PLLRDY
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RCC_CR  -------------------------------------
// SVD Line: 148

//  <rtree> SFDITEM_REG__RCC_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021000) Clock control register </i>
//    <loc> ( (unsigned int)((RCC_CR >> 0) & 0xFFFFFFFF), ((RCC_CR = (RCC_CR & ~(0x10D00F9UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x10D00F9) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_CR_HSION </item>
//    <item> SFDITEM_FIELD__RCC_CR_HSIRDY </item>
//    <item> SFDITEM_FIELD__RCC_CR_HSITRIM </item>
//    <item> SFDITEM_FIELD__RCC_CR_HSICAL </item>
//    <item> SFDITEM_FIELD__RCC_CR_HSEON </item>
//    <item> SFDITEM_FIELD__RCC_CR_HSERDY </item>
//    <item> SFDITEM_FIELD__RCC_CR_HSEBYP </item>
//    <item> SFDITEM_FIELD__RCC_CR_CSSON </item>
//    <item> SFDITEM_FIELD__RCC_CR_PLLON </item>
//    <item> SFDITEM_FIELD__RCC_CR_PLLRDY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_CFGR  --------------------------------
// SVD Line: 236

unsigned int RCC_CFGR __AT (0x40021004);



// ---------------------------------  Field Item: RCC_CFGR_SW  ------------------------------------
// SVD Line: 245

//  <item> SFDITEM_FIELD__RCC_CFGR_SW
//    <name> SW </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40021004) System clock Switch </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 0) & 0x3), ((RCC_CFGR = (RCC_CFGR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RCC_CFGR_SWS  ------------------------------------
// SVD Line: 252

//  <item> SFDITEM_FIELD__RCC_CFGR_SWS
//    <name> SWS </name>
//    <r> 
//    <i> [Bits 3..2] RO (@ 0x40021004) System Clock Switch Status </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 2) & 0x3) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RCC_CFGR_HPRE  -----------------------------------
// SVD Line: 259

//  <item> SFDITEM_FIELD__RCC_CFGR_HPRE
//    <name> HPRE </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40021004) AHB prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 4) & 0xF), ((RCC_CFGR = (RCC_CFGR & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RCC_CFGR_PPRE1  -----------------------------------
// SVD Line: 266

//  <item> SFDITEM_FIELD__RCC_CFGR_PPRE1
//    <name> PPRE1 </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x40021004) APB Low speed prescaler  (APB1) </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 8) & 0x7), ((RCC_CFGR = (RCC_CFGR & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RCC_CFGR_PPRE2  -----------------------------------
// SVD Line: 274

//  <item> SFDITEM_FIELD__RCC_CFGR_PPRE2
//    <name> PPRE2 </name>
//    <rw> 
//    <i> [Bits 13..11] RW (@ 0x40021004) APB High speed prescaler  (APB2) </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 11) & 0x7), ((RCC_CFGR = (RCC_CFGR & ~(0x7UL << 11 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 11 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RCC_CFGR_ADCPRE  ----------------------------------
// SVD Line: 282

//  <item> SFDITEM_FIELD__RCC_CFGR_ADCPRE
//    <name> ADCPRE </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x40021004) ADC prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 14) & 0x3), ((RCC_CFGR = (RCC_CFGR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RCC_CFGR_PLLSRC  ----------------------------------
// SVD Line: 289

//  <item> SFDITEM_FIELD__RCC_CFGR_PLLSRC
//    <name> PLLSRC </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40021004) PLL entry clock source </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CFGR ) </loc>
//      <o.16..16> PLLSRC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CFGR_PLLXTPRE  ---------------------------------
// SVD Line: 296

//  <item> SFDITEM_FIELD__RCC_CFGR_PLLXTPRE
//    <name> PLLXTPRE </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40021004) HSE divider for PLL entry </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CFGR ) </loc>
//      <o.17..17> PLLXTPRE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CFGR_PLLMUL  ----------------------------------
// SVD Line: 303

//  <item> SFDITEM_FIELD__RCC_CFGR_PLLMUL
//    <name> PLLMUL </name>
//    <rw> 
//    <i> [Bits 21..18] RW (@ 0x40021004) PLL Multiplication Factor </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 18) & 0xF), ((RCC_CFGR = (RCC_CFGR & ~(0xFUL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RCC_CFGR_MCO  ------------------------------------
// SVD Line: 310

//  <item> SFDITEM_FIELD__RCC_CFGR_MCO
//    <name> MCO </name>
//    <rw> 
//    <i> [Bits 26..24] RW (@ 0x40021004) Microcontroller clock  output </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 24) & 0x7), ((RCC_CFGR = (RCC_CFGR & ~(0x7UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RCC_CFGR  ------------------------------------
// SVD Line: 236

//  <rtree> SFDITEM_REG__RCC_CFGR
//    <name> CFGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021004) Clock configuration register  (RCC_CFGR) </i>
//    <loc> ( (unsigned int)((RCC_CFGR >> 0) & 0xFFFFFFFF), ((RCC_CFGR = (RCC_CFGR & ~(0x73FFFF3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x73FFFF3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_CFGR_SW </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_SWS </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_HPRE </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_PPRE1 </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_PPRE2 </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_ADCPRE </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_PLLSRC </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_PLLXTPRE </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_PLLMUL </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_MCO </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_CIR  ---------------------------------
// SVD Line: 320

unsigned int RCC_CIR __AT (0x40021008);



// -------------------------------  Field Item: RCC_CIR_LSIRDYF  ----------------------------------
// SVD Line: 329

//  <item> SFDITEM_FIELD__RCC_CIR_LSIRDYF
//    <name> LSIRDYF </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40021008) LSI Ready Interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.0..0> LSIRDYF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CIR_LSERDYF  ----------------------------------
// SVD Line: 336

//  <item> SFDITEM_FIELD__RCC_CIR_LSERDYF
//    <name> LSERDYF </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40021008) LSE Ready Interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.1..1> LSERDYF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CIR_HSIRDYF  ----------------------------------
// SVD Line: 343

//  <item> SFDITEM_FIELD__RCC_CIR_HSIRDYF
//    <name> HSIRDYF </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40021008) HSI Ready Interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.2..2> HSIRDYF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CIR_HSERDYF  ----------------------------------
// SVD Line: 350

//  <item> SFDITEM_FIELD__RCC_CIR_HSERDYF
//    <name> HSERDYF </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40021008) HSE Ready Interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.3..3> HSERDYF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CIR_PLLRDYF  ----------------------------------
// SVD Line: 357

//  <item> SFDITEM_FIELD__RCC_CIR_PLLRDYF
//    <name> PLLRDYF </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40021008) PLL Ready Interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.4..4> PLLRDYF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CIR_CSSF  ------------------------------------
// SVD Line: 364

//  <item> SFDITEM_FIELD__RCC_CIR_CSSF
//    <name> CSSF </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40021008) Clock Security System Interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.7..7> CSSF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIR_LSIRDYIE  ----------------------------------
// SVD Line: 372

//  <item> SFDITEM_FIELD__RCC_CIR_LSIRDYIE
//    <name> LSIRDYIE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40021008) LSI Ready Interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.8..8> LSIRDYIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIR_LSERDYIE  ----------------------------------
// SVD Line: 379

//  <item> SFDITEM_FIELD__RCC_CIR_LSERDYIE
//    <name> LSERDYIE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40021008) LSE Ready Interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.9..9> LSERDYIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIR_HSIRDYIE  ----------------------------------
// SVD Line: 386

//  <item> SFDITEM_FIELD__RCC_CIR_HSIRDYIE
//    <name> HSIRDYIE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40021008) HSI Ready Interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.10..10> HSIRDYIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIR_HSERDYIE  ----------------------------------
// SVD Line: 393

//  <item> SFDITEM_FIELD__RCC_CIR_HSERDYIE
//    <name> HSERDYIE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40021008) HSE Ready Interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.11..11> HSERDYIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIR_PLLRDYIE  ----------------------------------
// SVD Line: 400

//  <item> SFDITEM_FIELD__RCC_CIR_PLLRDYIE
//    <name> PLLRDYIE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40021008) PLL Ready Interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.12..12> PLLRDYIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CIR_LSIRDYC  ----------------------------------
// SVD Line: 407

//  <item> SFDITEM_FIELD__RCC_CIR_LSIRDYC
//    <name> LSIRDYC </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x40021008) LSI Ready Interrupt Clear </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.16..16> LSIRDYC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CIR_LSERDYC  ----------------------------------
// SVD Line: 414

//  <item> SFDITEM_FIELD__RCC_CIR_LSERDYC
//    <name> LSERDYC </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x40021008) LSE Ready Interrupt Clear </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.17..17> LSERDYC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CIR_HSIRDYC  ----------------------------------
// SVD Line: 421

//  <item> SFDITEM_FIELD__RCC_CIR_HSIRDYC
//    <name> HSIRDYC </name>
//    <w> 
//    <i> [Bit 18] WO (@ 0x40021008) HSI Ready Interrupt Clear </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.18..18> HSIRDYC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CIR_HSERDYC  ----------------------------------
// SVD Line: 428

//  <item> SFDITEM_FIELD__RCC_CIR_HSERDYC
//    <name> HSERDYC </name>
//    <w> 
//    <i> [Bit 19] WO (@ 0x40021008) HSE Ready Interrupt Clear </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.19..19> HSERDYC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CIR_PLLRDYC  ----------------------------------
// SVD Line: 435

//  <item> SFDITEM_FIELD__RCC_CIR_PLLRDYC
//    <name> PLLRDYC </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x40021008) PLL Ready Interrupt Clear </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.20..20> PLLRDYC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CIR_CSSC  ------------------------------------
// SVD Line: 442

//  <item> SFDITEM_FIELD__RCC_CIR_CSSC
//    <name> CSSC </name>
//    <w> 
//    <i> [Bit 23] WO (@ 0x40021008) Clock security system interrupt  clear </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.23..23> CSSC
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RCC_CIR  ------------------------------------
// SVD Line: 320

//  <rtree> SFDITEM_REG__RCC_CIR
//    <name> CIR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021008) Clock interrupt register  (RCC_CIR) </i>
//    <loc> ( (unsigned int)((RCC_CIR >> 0) & 0xFFFFFFFF), ((RCC_CIR = (RCC_CIR & ~(0x9F1F00UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x9F1F00) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_CIR_LSIRDYF </item>
//    <item> SFDITEM_FIELD__RCC_CIR_LSERDYF </item>
//    <item> SFDITEM_FIELD__RCC_CIR_HSIRDYF </item>
//    <item> SFDITEM_FIELD__RCC_CIR_HSERDYF </item>
//    <item> SFDITEM_FIELD__RCC_CIR_PLLRDYF </item>
//    <item> SFDITEM_FIELD__RCC_CIR_CSSF </item>
//    <item> SFDITEM_FIELD__RCC_CIR_LSIRDYIE </item>
//    <item> SFDITEM_FIELD__RCC_CIR_LSERDYIE </item>
//    <item> SFDITEM_FIELD__RCC_CIR_HSIRDYIE </item>
//    <item> SFDITEM_FIELD__RCC_CIR_HSERDYIE </item>
//    <item> SFDITEM_FIELD__RCC_CIR_PLLRDYIE </item>
//    <item> SFDITEM_FIELD__RCC_CIR_LSIRDYC </item>
//    <item> SFDITEM_FIELD__RCC_CIR_LSERDYC </item>
//    <item> SFDITEM_FIELD__RCC_CIR_HSIRDYC </item>
//    <item> SFDITEM_FIELD__RCC_CIR_HSERDYC </item>
//    <item> SFDITEM_FIELD__RCC_CIR_PLLRDYC </item>
//    <item> SFDITEM_FIELD__RCC_CIR_CSSC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APB2RSTR  ------------------------------
// SVD Line: 452

unsigned int RCC_APB2RSTR __AT (0x4002100C);



// ----------------------------  Field Item: RCC_APB2RSTR_AFIORST  --------------------------------
// SVD Line: 462

//  <item> SFDITEM_FIELD__RCC_APB2RSTR_AFIORST
//    <name> AFIORST </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002100C) Alternate function I/O  reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2RSTR ) </loc>
//      <o.0..0> AFIORST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB2RSTR_IOPARST  --------------------------------
// SVD Line: 469

//  <item> SFDITEM_FIELD__RCC_APB2RSTR_IOPARST
//    <name> IOPARST </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4002100C) IO port A reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2RSTR ) </loc>
//      <o.2..2> IOPARST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB2RSTR_IOPBRST  --------------------------------
// SVD Line: 475

//  <item> SFDITEM_FIELD__RCC_APB2RSTR_IOPBRST
//    <name> IOPBRST </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4002100C) IO port B reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2RSTR ) </loc>
//      <o.3..3> IOPBRST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB2RSTR_IOPCRST  --------------------------------
// SVD Line: 481

//  <item> SFDITEM_FIELD__RCC_APB2RSTR_IOPCRST
//    <name> IOPCRST </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4002100C) IO port C reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2RSTR ) </loc>
//      <o.4..4> IOPCRST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB2RSTR_IOPDRST  --------------------------------
// SVD Line: 487

//  <item> SFDITEM_FIELD__RCC_APB2RSTR_IOPDRST
//    <name> IOPDRST </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4002100C) IO port D reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2RSTR ) </loc>
//      <o.5..5> IOPDRST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB2RSTR_ADC1RST  --------------------------------
// SVD Line: 493

//  <item> SFDITEM_FIELD__RCC_APB2RSTR_ADC1RST
//    <name> ADC1RST </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4002100C) ADC 1 interface reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2RSTR ) </loc>
//      <o.9..9> ADC1RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB2RSTR_SPI1RST  --------------------------------
// SVD Line: 499

//  <item> SFDITEM_FIELD__RCC_APB2RSTR_SPI1RST
//    <name> SPI1RST </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4002100C) SPI 1 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2RSTR ) </loc>
//      <o.12..12> SPI1RST
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_APB2RSTR_USART1RST  -------------------------------
// SVD Line: 505

//  <item> SFDITEM_FIELD__RCC_APB2RSTR_USART1RST
//    <name> USART1RST </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4002100C) USART1 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2RSTR ) </loc>
//      <o.14..14> USART1RST
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: RCC_APB2RSTR  ----------------------------------
// SVD Line: 452

//  <rtree> SFDITEM_REG__RCC_APB2RSTR
//    <name> APB2RSTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002100C) APB2 peripheral reset register  (RCC_APB2RSTR) </i>
//    <loc> ( (unsigned int)((RCC_APB2RSTR >> 0) & 0xFFFFFFFF), ((RCC_APB2RSTR = (RCC_APB2RSTR & ~(0x523DUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x523D) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APB2RSTR_AFIORST </item>
//    <item> SFDITEM_FIELD__RCC_APB2RSTR_IOPARST </item>
//    <item> SFDITEM_FIELD__RCC_APB2RSTR_IOPBRST </item>
//    <item> SFDITEM_FIELD__RCC_APB2RSTR_IOPCRST </item>
//    <item> SFDITEM_FIELD__RCC_APB2RSTR_IOPDRST </item>
//    <item> SFDITEM_FIELD__RCC_APB2RSTR_ADC1RST </item>
//    <item> SFDITEM_FIELD__RCC_APB2RSTR_SPI1RST </item>
//    <item> SFDITEM_FIELD__RCC_APB2RSTR_USART1RST </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APB1RSTR  ------------------------------
// SVD Line: 513

unsigned int RCC_APB1RSTR __AT (0x40021010);



// ----------------------------  Field Item: RCC_APB1RSTR_TIM2RST  --------------------------------
// SVD Line: 523

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_TIM2RST
//    <name> TIM2RST </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021010) Timer 2 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.0..0> TIM2RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1RSTR_TIM3RST  --------------------------------
// SVD Line: 529

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_TIM3RST
//    <name> TIM3RST </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021010) Timer 3 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.1..1> TIM3RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1RSTR_WWDGRST  --------------------------------
// SVD Line: 535

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_WWDGRST
//    <name> WWDGRST </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40021010) Window watchdog reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.11..11> WWDGRST
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_APB1RSTR_USART2RST  -------------------------------
// SVD Line: 541

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_USART2RST
//    <name> USART2RST </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40021010) USART 2 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.17..17> USART2RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1RSTR_I2C1RST  --------------------------------
// SVD Line: 547

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_I2C1RST
//    <name> I2C1RST </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40021010) I2C1 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.21..21> I2C1RST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1RSTR_BKPRST  --------------------------------
// SVD Line: 553

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_BKPRST
//    <name> BKPRST </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40021010) Backup interface reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.27..27> BKPRST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1RSTR_PWRRST  --------------------------------
// SVD Line: 559

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_PWRRST
//    <name> PWRRST </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40021010) Power interface reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.28..28> PWRRST
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: RCC_APB1RSTR  ----------------------------------
// SVD Line: 513

//  <rtree> SFDITEM_REG__RCC_APB1RSTR
//    <name> APB1RSTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021010) APB1 peripheral reset register  (RCC_APB1RSTR) </i>
//    <loc> ( (unsigned int)((RCC_APB1RSTR >> 0) & 0xFFFFFFFF), ((RCC_APB1RSTR = (RCC_APB1RSTR & ~(0x18220803UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x18220803) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_TIM2RST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_TIM3RST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_WWDGRST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_USART2RST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_I2C1RST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_BKPRST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_PWRRST </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RCC_AHBENR  -------------------------------
// SVD Line: 567

unsigned int RCC_AHBENR __AT (0x40021014);



// ------------------------------  Field Item: RCC_AHBENR_DMA1EN  ---------------------------------
// SVD Line: 577

//  <item> SFDITEM_FIELD__RCC_AHBENR_DMA1EN
//    <name> DMA1EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021014) DMA1 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.0..0> DMA1EN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_AHBENR_DMA2EN  ---------------------------------
// SVD Line: 583

//  <item> SFDITEM_FIELD__RCC_AHBENR_DMA2EN
//    <name> DMA2EN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021014) DMA2 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.1..1> DMA2EN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_AHBENR_SRAMEN  ---------------------------------
// SVD Line: 589

//  <item> SFDITEM_FIELD__RCC_AHBENR_SRAMEN
//    <name> SRAMEN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40021014) SRAM interface clock  enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.2..2> SRAMEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_AHBENR_FLITFEN  ---------------------------------
// SVD Line: 596

//  <item> SFDITEM_FIELD__RCC_AHBENR_FLITFEN
//    <name> FLITFEN </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40021014) FLITF clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.4..4> FLITFEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_AHBENR_CRCEN  ----------------------------------
// SVD Line: 602

//  <item> SFDITEM_FIELD__RCC_AHBENR_CRCEN
//    <name> CRCEN </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40021014) CRC clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.6..6> CRCEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_AHBENR  -----------------------------------
// SVD Line: 567

//  <rtree> SFDITEM_REG__RCC_AHBENR
//    <name> AHBENR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021014) AHB Peripheral Clock enable register  (RCC_AHBENR) </i>
//    <loc> ( (unsigned int)((RCC_AHBENR >> 0) & 0xFFFFFFFF), ((RCC_AHBENR = (RCC_AHBENR & ~(0x57UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x57) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_AHBENR_DMA1EN </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_DMA2EN </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_SRAMEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_FLITFEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_CRCEN </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APB2ENR  -------------------------------
// SVD Line: 610

unsigned int RCC_APB2ENR __AT (0x40021018);



// -----------------------------  Field Item: RCC_APB2ENR_AFIOEN  ---------------------------------
// SVD Line: 620

//  <item> SFDITEM_FIELD__RCC_APB2ENR_AFIOEN
//    <name> AFIOEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021018) Alternate function I/O clock  enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2ENR ) </loc>
//      <o.0..0> AFIOEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB2ENR_IOPAEN  ---------------------------------
// SVD Line: 627

//  <item> SFDITEM_FIELD__RCC_APB2ENR_IOPAEN
//    <name> IOPAEN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40021018) I/O port A clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2ENR ) </loc>
//      <o.2..2> IOPAEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB2ENR_IOPBEN  ---------------------------------
// SVD Line: 633

//  <item> SFDITEM_FIELD__RCC_APB2ENR_IOPBEN
//    <name> IOPBEN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40021018) I/O port B clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2ENR ) </loc>
//      <o.3..3> IOPBEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB2ENR_IOPCEN  ---------------------------------
// SVD Line: 639

//  <item> SFDITEM_FIELD__RCC_APB2ENR_IOPCEN
//    <name> IOPCEN </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40021018) I/O port C clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2ENR ) </loc>
//      <o.4..4> IOPCEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB2ENR_IOPDEN  ---------------------------------
// SVD Line: 645

//  <item> SFDITEM_FIELD__RCC_APB2ENR_IOPDEN
//    <name> IOPDEN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40021018) I/O port D clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2ENR ) </loc>
//      <o.5..5> IOPDEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB2ENR_ADC1EN  ---------------------------------
// SVD Line: 651

//  <item> SFDITEM_FIELD__RCC_APB2ENR_ADC1EN
//    <name> ADC1EN </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40021018) ADC 1 interface clock  enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2ENR ) </loc>
//      <o.9..9> ADC1EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB2ENR_SPI1EN  ---------------------------------
// SVD Line: 658

//  <item> SFDITEM_FIELD__RCC_APB2ENR_SPI1EN
//    <name> SPI1EN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40021018) SPI 1 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2ENR ) </loc>
//      <o.12..12> SPI1EN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB2ENR_USART1EN  --------------------------------
// SVD Line: 664

//  <item> SFDITEM_FIELD__RCC_APB2ENR_USART1EN
//    <name> USART1EN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40021018) USART1 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2ENR ) </loc>
//      <o.14..14> USART1EN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_APB2ENR  ----------------------------------
// SVD Line: 610

//  <rtree> SFDITEM_REG__RCC_APB2ENR
//    <name> APB2ENR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021018) APB2 peripheral clock enable register  (RCC_APB2ENR) </i>
//    <loc> ( (unsigned int)((RCC_APB2ENR >> 0) & 0xFFFFFFFF), ((RCC_APB2ENR = (RCC_APB2ENR & ~(0x523DUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x523D) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APB2ENR_AFIOEN </item>
//    <item> SFDITEM_FIELD__RCC_APB2ENR_IOPAEN </item>
//    <item> SFDITEM_FIELD__RCC_APB2ENR_IOPBEN </item>
//    <item> SFDITEM_FIELD__RCC_APB2ENR_IOPCEN </item>
//    <item> SFDITEM_FIELD__RCC_APB2ENR_IOPDEN </item>
//    <item> SFDITEM_FIELD__RCC_APB2ENR_ADC1EN </item>
//    <item> SFDITEM_FIELD__RCC_APB2ENR_SPI1EN </item>
//    <item> SFDITEM_FIELD__RCC_APB2ENR_USART1EN </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APB1ENR  -------------------------------
// SVD Line: 672

unsigned int RCC_APB1ENR __AT (0x4002101C);



// -----------------------------  Field Item: RCC_APB1ENR_TIM2EN  ---------------------------------
// SVD Line: 682

//  <item> SFDITEM_FIELD__RCC_APB1ENR_TIM2EN
//    <name> TIM2EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002101C) Timer 2 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.0..0> TIM2EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1ENR_TIM3EN  ---------------------------------
// SVD Line: 688

//  <item> SFDITEM_FIELD__RCC_APB1ENR_TIM3EN
//    <name> TIM3EN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4002101C) Timer 3 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.1..1> TIM3EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1ENR_WWDGEN  ---------------------------------
// SVD Line: 694

//  <item> SFDITEM_FIELD__RCC_APB1ENR_WWDGEN
//    <name> WWDGEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4002101C) Window watchdog clock  enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.11..11> WWDGEN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1ENR_USART2EN  --------------------------------
// SVD Line: 701

//  <item> SFDITEM_FIELD__RCC_APB1ENR_USART2EN
//    <name> USART2EN </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x4002101C) USART 2 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.17..17> USART2EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1ENR_I2C1EN  ---------------------------------
// SVD Line: 707

//  <item> SFDITEM_FIELD__RCC_APB1ENR_I2C1EN
//    <name> I2C1EN </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x4002101C) I2C 1 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.21..21> I2C1EN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APB1ENR_BKPEN  ---------------------------------
// SVD Line: 713

//  <item> SFDITEM_FIELD__RCC_APB1ENR_BKPEN
//    <name> BKPEN </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x4002101C) Backup interface clock  enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.27..27> BKPEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APB1ENR_PWREN  ---------------------------------
// SVD Line: 720

//  <item> SFDITEM_FIELD__RCC_APB1ENR_PWREN
//    <name> PWREN </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x4002101C) Power interface clock  enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.28..28> PWREN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_APB1ENR  ----------------------------------
// SVD Line: 672

//  <rtree> SFDITEM_REG__RCC_APB1ENR
//    <name> APB1ENR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002101C) APB1 peripheral clock enable register  (RCC_APB1ENR) </i>
//    <loc> ( (unsigned int)((RCC_APB1ENR >> 0) & 0xFFFFFFFF), ((RCC_APB1ENR = (RCC_APB1ENR & ~(0x18220803UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x18220803) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_TIM2EN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_TIM3EN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_WWDGEN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_USART2EN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_I2C1EN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_BKPEN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_PWREN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_BDCR  --------------------------------
// SVD Line: 729

unsigned int RCC_BDCR __AT (0x40021020);



// -------------------------------  Field Item: RCC_BDCR_LSEON  -----------------------------------
// SVD Line: 738

//  <item> SFDITEM_FIELD__RCC_BDCR_LSEON
//    <name> LSEON </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021020) External Low Speed oscillator  enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.0..0> LSEON
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_BDCR_LSERDY  ----------------------------------
// SVD Line: 746

//  <item> SFDITEM_FIELD__RCC_BDCR_LSERDY
//    <name> LSERDY </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40021020) External Low Speed oscillator  ready </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.1..1> LSERDY
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_BDCR_LSEBYP  ----------------------------------
// SVD Line: 754

//  <item> SFDITEM_FIELD__RCC_BDCR_LSEBYP
//    <name> LSEBYP </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40021020) External Low Speed oscillator  bypass </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.2..2> LSEBYP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_BDCR_RTCSEL  ----------------------------------
// SVD Line: 762

//  <item> SFDITEM_FIELD__RCC_BDCR_RTCSEL
//    <name> RTCSEL </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40021020) RTC clock source selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_BDCR >> 8) & 0x3), ((RCC_BDCR = (RCC_BDCR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RCC_BDCR_RTCEN  -----------------------------------
// SVD Line: 769

//  <item> SFDITEM_FIELD__RCC_BDCR_RTCEN
//    <name> RTCEN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40021020) RTC clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.15..15> RTCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_BDCR_BDRST  -----------------------------------
// SVD Line: 776

//  <item> SFDITEM_FIELD__RCC_BDCR_BDRST
//    <name> BDRST </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40021020) Backup domain software  reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.16..16> BDRST
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: RCC_BDCR  ------------------------------------
// SVD Line: 729

//  <rtree> SFDITEM_REG__RCC_BDCR
//    <name> BDCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021020) Backup domain control register  (RCC_BDCR) </i>
//    <loc> ( (unsigned int)((RCC_BDCR >> 0) & 0xFFFFFFFF), ((RCC_BDCR = (RCC_BDCR & ~(0x18305UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x18305) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_BDCR_LSEON </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_LSERDY </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_LSEBYP </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_RTCSEL </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_RTCEN </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_BDRST </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_CSR  ---------------------------------
// SVD Line: 786

unsigned int RCC_CSR __AT (0x40021024);



// --------------------------------  Field Item: RCC_CSR_LSION  -----------------------------------
// SVD Line: 795

//  <item> SFDITEM_FIELD__RCC_CSR_LSION
//    <name> LSION </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021024) Internal low speed oscillator  enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.0..0> LSION
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CSR_LSIRDY  -----------------------------------
// SVD Line: 803

//  <item> SFDITEM_FIELD__RCC_CSR_LSIRDY
//    <name> LSIRDY </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40021024) Internal low speed oscillator  ready </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.1..1> LSIRDY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CSR_RMVF  ------------------------------------
// SVD Line: 811

//  <item> SFDITEM_FIELD__RCC_CSR_RMVF
//    <name> RMVF </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40021024) Remove reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.24..24> RMVF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CSR_PINRSTF  ----------------------------------
// SVD Line: 818

//  <item> SFDITEM_FIELD__RCC_CSR_PINRSTF
//    <name> PINRSTF </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40021024) PIN reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.26..26> PINRSTF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CSR_PORRSTF  ----------------------------------
// SVD Line: 825

//  <item> SFDITEM_FIELD__RCC_CSR_PORRSTF
//    <name> PORRSTF </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40021024) POR/PDR reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.27..27> PORRSTF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CSR_SFTRSTF  ----------------------------------
// SVD Line: 832

//  <item> SFDITEM_FIELD__RCC_CSR_SFTRSTF
//    <name> SFTRSTF </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40021024) Software reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.28..28> SFTRSTF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CSR_IWDGRSTF  ----------------------------------
// SVD Line: 839

//  <item> SFDITEM_FIELD__RCC_CSR_IWDGRSTF
//    <name> IWDGRSTF </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40021024) Independent watchdog reset  flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.29..29> IWDGRSTF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CSR_WWDGRSTF  ----------------------------------
// SVD Line: 847

//  <item> SFDITEM_FIELD__RCC_CSR_WWDGRSTF
//    <name> WWDGRSTF </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40021024) Window watchdog reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.30..30> WWDGRSTF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CSR_LPWRRSTF  ----------------------------------
// SVD Line: 854

//  <item> SFDITEM_FIELD__RCC_CSR_LPWRRSTF
//    <name> LPWRRSTF </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40021024) Low-power reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.31..31> LPWRRSTF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RCC_CSR  ------------------------------------
// SVD Line: 786

//  <rtree> SFDITEM_REG__RCC_CSR
//    <name> CSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021024) Control/status register  (RCC_CSR) </i>
//    <loc> ( (unsigned int)((RCC_CSR >> 0) & 0xFFFFFFFF), ((RCC_CSR = (RCC_CSR & ~(0xFD000001UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFD000001) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_CSR_LSION </item>
//    <item> SFDITEM_FIELD__RCC_CSR_LSIRDY </item>
//    <item> SFDITEM_FIELD__RCC_CSR_RMVF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_PINRSTF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_PORRSTF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_SFTRSTF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_IWDGRSTF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_WWDGRSTF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_LPWRRSTF </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: RCC  --------------------------------------
// SVD Line: 132

//  <view> RCC
//    <name> RCC </name>
//    <item> SFDITEM_REG__RCC_CR </item>
//    <item> SFDITEM_REG__RCC_CFGR </item>
//    <item> SFDITEM_REG__RCC_CIR </item>
//    <item> SFDITEM_REG__RCC_APB2RSTR </item>
//    <item> SFDITEM_REG__RCC_APB1RSTR </item>
//    <item> SFDITEM_REG__RCC_AHBENR </item>
//    <item> SFDITEM_REG__RCC_APB2ENR </item>
//    <item> SFDITEM_REG__RCC_APB1ENR </item>
//    <item> SFDITEM_REG__RCC_BDCR </item>
//    <item> SFDITEM_REG__RCC_CSR </item>
//  </view>
//  


// ----------------------------  Register Item Address: GPIOA_CRL  --------------------------------
// SVD Line: 876

unsigned int GPIOA_CRL __AT (0x40010800);



// -------------------------------  Field Item: GPIOA_CRL_MODE0  ----------------------------------
// SVD Line: 886

//  <item> SFDITEM_FIELD__GPIOA_CRL_MODE0
//    <name> MODE0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40010800) Port n.0 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRL >> 0) & 0x3), ((GPIOA_CRL = (GPIOA_CRL & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_CRL_CNF0  -----------------------------------
// SVD Line: 892

//  <item> SFDITEM_FIELD__GPIOA_CRL_CNF0
//    <name> CNF0 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40010800) Port n.0 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRL >> 2) & 0x3), ((GPIOA_CRL = (GPIOA_CRL & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_CRL_MODE1  ----------------------------------
// SVD Line: 899

//  <item> SFDITEM_FIELD__GPIOA_CRL_MODE1
//    <name> MODE1 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40010800) Port n.1 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRL >> 4) & 0x3), ((GPIOA_CRL = (GPIOA_CRL & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_CRL_CNF1  -----------------------------------
// SVD Line: 905

//  <item> SFDITEM_FIELD__GPIOA_CRL_CNF1
//    <name> CNF1 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40010800) Port n.1 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRL >> 6) & 0x3), ((GPIOA_CRL = (GPIOA_CRL & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_CRL_MODE2  ----------------------------------
// SVD Line: 912

//  <item> SFDITEM_FIELD__GPIOA_CRL_MODE2
//    <name> MODE2 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40010800) Port n.2 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRL >> 8) & 0x3), ((GPIOA_CRL = (GPIOA_CRL & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_CRL_CNF2  -----------------------------------
// SVD Line: 918

//  <item> SFDITEM_FIELD__GPIOA_CRL_CNF2
//    <name> CNF2 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40010800) Port n.2 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRL >> 10) & 0x3), ((GPIOA_CRL = (GPIOA_CRL & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_CRL_MODE3  ----------------------------------
// SVD Line: 925

//  <item> SFDITEM_FIELD__GPIOA_CRL_MODE3
//    <name> MODE3 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40010800) Port n.3 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRL >> 12) & 0x3), ((GPIOA_CRL = (GPIOA_CRL & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_CRL_CNF3  -----------------------------------
// SVD Line: 931

//  <item> SFDITEM_FIELD__GPIOA_CRL_CNF3
//    <name> CNF3 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x40010800) Port n.3 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRL >> 14) & 0x3), ((GPIOA_CRL = (GPIOA_CRL & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_CRL_MODE4  ----------------------------------
// SVD Line: 938

//  <item> SFDITEM_FIELD__GPIOA_CRL_MODE4
//    <name> MODE4 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40010800) Port n.4 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRL >> 16) & 0x3), ((GPIOA_CRL = (GPIOA_CRL & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_CRL_CNF4  -----------------------------------
// SVD Line: 944

//  <item> SFDITEM_FIELD__GPIOA_CRL_CNF4
//    <name> CNF4 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x40010800) Port n.4 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRL >> 18) & 0x3), ((GPIOA_CRL = (GPIOA_CRL & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_CRL_MODE5  ----------------------------------
// SVD Line: 951

//  <item> SFDITEM_FIELD__GPIOA_CRL_MODE5
//    <name> MODE5 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40010800) Port n.5 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRL >> 20) & 0x3), ((GPIOA_CRL = (GPIOA_CRL & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_CRL_CNF5  -----------------------------------
// SVD Line: 957

//  <item> SFDITEM_FIELD__GPIOA_CRL_CNF5
//    <name> CNF5 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x40010800) Port n.5 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRL >> 22) & 0x3), ((GPIOA_CRL = (GPIOA_CRL & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_CRL_MODE6  ----------------------------------
// SVD Line: 964

//  <item> SFDITEM_FIELD__GPIOA_CRL_MODE6
//    <name> MODE6 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x40010800) Port n.6 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRL >> 24) & 0x3), ((GPIOA_CRL = (GPIOA_CRL & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_CRL_CNF6  -----------------------------------
// SVD Line: 970

//  <item> SFDITEM_FIELD__GPIOA_CRL_CNF6
//    <name> CNF6 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x40010800) Port n.6 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRL >> 26) & 0x3), ((GPIOA_CRL = (GPIOA_CRL & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_CRL_MODE7  ----------------------------------
// SVD Line: 977

//  <item> SFDITEM_FIELD__GPIOA_CRL_MODE7
//    <name> MODE7 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x40010800) Port n.7 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRL >> 28) & 0x3), ((GPIOA_CRL = (GPIOA_CRL & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_CRL_CNF7  -----------------------------------
// SVD Line: 983

//  <item> SFDITEM_FIELD__GPIOA_CRL_CNF7
//    <name> CNF7 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x40010800) Port n.7 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRL >> 30) & 0x3), ((GPIOA_CRL = (GPIOA_CRL & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: GPIOA_CRL  -----------------------------------
// SVD Line: 876

//  <rtree> SFDITEM_REG__GPIOA_CRL
//    <name> CRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010800) Port configuration register low  (GPIOn_CRL) </i>
//    <loc> ( (unsigned int)((GPIOA_CRL >> 0) & 0xFFFFFFFF), ((GPIOA_CRL = (GPIOA_CRL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_CRL_MODE0 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRL_CNF0 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRL_MODE1 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRL_CNF1 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRL_MODE2 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRL_CNF2 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRL_MODE3 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRL_CNF3 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRL_MODE4 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRL_CNF4 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRL_MODE5 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRL_CNF5 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRL_MODE6 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRL_CNF6 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRL_MODE7 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRL_CNF7 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_CRH  --------------------------------
// SVD Line: 992

unsigned int GPIOA_CRH __AT (0x40010804);



// -------------------------------  Field Item: GPIOA_CRH_MODE8  ----------------------------------
// SVD Line: 1002

//  <item> SFDITEM_FIELD__GPIOA_CRH_MODE8
//    <name> MODE8 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40010804) Port n.8 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRH >> 0) & 0x3), ((GPIOA_CRH = (GPIOA_CRH & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_CRH_CNF8  -----------------------------------
// SVD Line: 1008

//  <item> SFDITEM_FIELD__GPIOA_CRH_CNF8
//    <name> CNF8 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40010804) Port n.8 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRH >> 2) & 0x3), ((GPIOA_CRH = (GPIOA_CRH & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_CRH_MODE9  ----------------------------------
// SVD Line: 1015

//  <item> SFDITEM_FIELD__GPIOA_CRH_MODE9
//    <name> MODE9 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40010804) Port n.9 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRH >> 4) & 0x3), ((GPIOA_CRH = (GPIOA_CRH & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_CRH_CNF9  -----------------------------------
// SVD Line: 1021

//  <item> SFDITEM_FIELD__GPIOA_CRH_CNF9
//    <name> CNF9 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40010804) Port n.9 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRH >> 6) & 0x3), ((GPIOA_CRH = (GPIOA_CRH & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_CRH_MODE10  ----------------------------------
// SVD Line: 1028

//  <item> SFDITEM_FIELD__GPIOA_CRH_MODE10
//    <name> MODE10 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40010804) Port n.10 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRH >> 8) & 0x3), ((GPIOA_CRH = (GPIOA_CRH & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_CRH_CNF10  ----------------------------------
// SVD Line: 1034

//  <item> SFDITEM_FIELD__GPIOA_CRH_CNF10
//    <name> CNF10 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40010804) Port n.10 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRH >> 10) & 0x3), ((GPIOA_CRH = (GPIOA_CRH & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_CRH_MODE11  ----------------------------------
// SVD Line: 1041

//  <item> SFDITEM_FIELD__GPIOA_CRH_MODE11
//    <name> MODE11 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40010804) Port n.11 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRH >> 12) & 0x3), ((GPIOA_CRH = (GPIOA_CRH & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_CRH_CNF11  ----------------------------------
// SVD Line: 1047

//  <item> SFDITEM_FIELD__GPIOA_CRH_CNF11
//    <name> CNF11 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x40010804) Port n.11 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRH >> 14) & 0x3), ((GPIOA_CRH = (GPIOA_CRH & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_CRH_MODE12  ----------------------------------
// SVD Line: 1054

//  <item> SFDITEM_FIELD__GPIOA_CRH_MODE12
//    <name> MODE12 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40010804) Port n.12 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRH >> 16) & 0x3), ((GPIOA_CRH = (GPIOA_CRH & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_CRH_CNF12  ----------------------------------
// SVD Line: 1060

//  <item> SFDITEM_FIELD__GPIOA_CRH_CNF12
//    <name> CNF12 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x40010804) Port n.12 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRH >> 18) & 0x3), ((GPIOA_CRH = (GPIOA_CRH & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_CRH_MODE13  ----------------------------------
// SVD Line: 1067

//  <item> SFDITEM_FIELD__GPIOA_CRH_MODE13
//    <name> MODE13 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40010804) Port n.13 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRH >> 20) & 0x3), ((GPIOA_CRH = (GPIOA_CRH & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_CRH_CNF13  ----------------------------------
// SVD Line: 1073

//  <item> SFDITEM_FIELD__GPIOA_CRH_CNF13
//    <name> CNF13 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x40010804) Port n.13 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRH >> 22) & 0x3), ((GPIOA_CRH = (GPIOA_CRH & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_CRH_MODE14  ----------------------------------
// SVD Line: 1080

//  <item> SFDITEM_FIELD__GPIOA_CRH_MODE14
//    <name> MODE14 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x40010804) Port n.14 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRH >> 24) & 0x3), ((GPIOA_CRH = (GPIOA_CRH & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_CRH_CNF14  ----------------------------------
// SVD Line: 1086

//  <item> SFDITEM_FIELD__GPIOA_CRH_CNF14
//    <name> CNF14 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x40010804) Port n.14 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRH >> 26) & 0x3), ((GPIOA_CRH = (GPIOA_CRH & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_CRH_MODE15  ----------------------------------
// SVD Line: 1093

//  <item> SFDITEM_FIELD__GPIOA_CRH_MODE15
//    <name> MODE15 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x40010804) Port n.15 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRH >> 28) & 0x3), ((GPIOA_CRH = (GPIOA_CRH & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_CRH_CNF15  ----------------------------------
// SVD Line: 1099

//  <item> SFDITEM_FIELD__GPIOA_CRH_CNF15
//    <name> CNF15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x40010804) Port n.15 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRH >> 30) & 0x3), ((GPIOA_CRH = (GPIOA_CRH & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: GPIOA_CRH  -----------------------------------
// SVD Line: 992

//  <rtree> SFDITEM_REG__GPIOA_CRH
//    <name> CRH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010804) Port configuration register high  (GPIOn_CRL) </i>
//    <loc> ( (unsigned int)((GPIOA_CRH >> 0) & 0xFFFFFFFF), ((GPIOA_CRH = (GPIOA_CRH & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_CRH_MODE8 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRH_CNF8 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRH_MODE9 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRH_CNF9 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRH_MODE10 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRH_CNF10 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRH_MODE11 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRH_CNF11 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRH_MODE12 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRH_CNF12 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRH_MODE13 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRH_CNF13 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRH_MODE14 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRH_CNF14 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRH_MODE15 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRH_CNF15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_IDR  --------------------------------
// SVD Line: 1108

unsigned int GPIOA_IDR __AT (0x40010808);



// -------------------------------  Field Item: GPIOA_IDR_IDR0  -----------------------------------
// SVD Line: 1118

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR0
//    <name> IDR0 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40010808) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.0..0> IDR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR1  -----------------------------------
// SVD Line: 1124

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR1
//    <name> IDR1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40010808) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.1..1> IDR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR2  -----------------------------------
// SVD Line: 1130

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR2
//    <name> IDR2 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40010808) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.2..2> IDR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR3  -----------------------------------
// SVD Line: 1136

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR3
//    <name> IDR3 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40010808) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.3..3> IDR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR4  -----------------------------------
// SVD Line: 1142

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR4
//    <name> IDR4 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40010808) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.4..4> IDR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR5  -----------------------------------
// SVD Line: 1148

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR5
//    <name> IDR5 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40010808) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.5..5> IDR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR6  -----------------------------------
// SVD Line: 1154

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR6
//    <name> IDR6 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40010808) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.6..6> IDR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR7  -----------------------------------
// SVD Line: 1160

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR7
//    <name> IDR7 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40010808) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.7..7> IDR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR8  -----------------------------------
// SVD Line: 1166

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR8
//    <name> IDR8 </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40010808) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.8..8> IDR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR9  -----------------------------------
// SVD Line: 1172

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR9
//    <name> IDR9 </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40010808) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.9..9> IDR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR10  ----------------------------------
// SVD Line: 1178

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR10
//    <name> IDR10 </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x40010808) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.10..10> IDR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR11  ----------------------------------
// SVD Line: 1184

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR11
//    <name> IDR11 </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x40010808) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.11..11> IDR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR12  ----------------------------------
// SVD Line: 1190

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR12
//    <name> IDR12 </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x40010808) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.12..12> IDR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR13  ----------------------------------
// SVD Line: 1196

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR13
//    <name> IDR13 </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x40010808) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.13..13> IDR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR14  ----------------------------------
// SVD Line: 1202

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR14
//    <name> IDR14 </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x40010808) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.14..14> IDR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR15  ----------------------------------
// SVD Line: 1208

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR15
//    <name> IDR15 </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x40010808) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.15..15> IDR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOA_IDR  -----------------------------------
// SVD Line: 1108

//  <rtree> SFDITEM_REG__GPIOA_IDR
//    <name> IDR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40010808) Port input data register  (GPIOn_IDR) </i>
//    <loc> ( (unsigned int)((GPIOA_IDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR0 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR1 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR2 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR3 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR4 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR5 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR6 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR7 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR8 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR9 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR10 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR11 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR12 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR13 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR14 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_ODR  --------------------------------
// SVD Line: 1216

unsigned int GPIOA_ODR __AT (0x4001080C);



// -------------------------------  Field Item: GPIOA_ODR_ODR0  -----------------------------------
// SVD Line: 1226

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR0
//    <name> ODR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001080C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.0..0> ODR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR1  -----------------------------------
// SVD Line: 1232

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR1
//    <name> ODR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4001080C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.1..1> ODR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR2  -----------------------------------
// SVD Line: 1238

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR2
//    <name> ODR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4001080C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.2..2> ODR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR3  -----------------------------------
// SVD Line: 1244

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR3
//    <name> ODR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4001080C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.3..3> ODR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR4  -----------------------------------
// SVD Line: 1250

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR4
//    <name> ODR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4001080C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.4..4> ODR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR5  -----------------------------------
// SVD Line: 1256

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR5
//    <name> ODR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4001080C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.5..5> ODR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR6  -----------------------------------
// SVD Line: 1262

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR6
//    <name> ODR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4001080C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.6..6> ODR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR7  -----------------------------------
// SVD Line: 1268

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR7
//    <name> ODR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4001080C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.7..7> ODR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR8  -----------------------------------
// SVD Line: 1274

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR8
//    <name> ODR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4001080C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.8..8> ODR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR9  -----------------------------------
// SVD Line: 1280

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR9
//    <name> ODR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4001080C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.9..9> ODR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR10  ----------------------------------
// SVD Line: 1286

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR10
//    <name> ODR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4001080C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.10..10> ODR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR11  ----------------------------------
// SVD Line: 1292

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR11
//    <name> ODR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4001080C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.11..11> ODR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR12  ----------------------------------
// SVD Line: 1298

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR12
//    <name> ODR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4001080C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.12..12> ODR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR13  ----------------------------------
// SVD Line: 1304

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR13
//    <name> ODR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4001080C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.13..13> ODR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR14  ----------------------------------
// SVD Line: 1310

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR14
//    <name> ODR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4001080C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.14..14> ODR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR15  ----------------------------------
// SVD Line: 1316

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR15
//    <name> ODR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4001080C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.15..15> ODR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOA_ODR  -----------------------------------
// SVD Line: 1216

//  <rtree> SFDITEM_REG__GPIOA_ODR
//    <name> ODR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001080C) Port output data register  (GPIOn_ODR) </i>
//    <loc> ( (unsigned int)((GPIOA_ODR >> 0) & 0xFFFFFFFF), ((GPIOA_ODR = (GPIOA_ODR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR0 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR1 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR2 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR3 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR4 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR5 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR6 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR7 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR8 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR9 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR10 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR11 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR12 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR13 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR14 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_BSRR  -------------------------------
// SVD Line: 1324

unsigned int GPIOA_BSRR __AT (0x40010810);



// -------------------------------  Field Item: GPIOA_BSRR_BS0  -----------------------------------
// SVD Line: 1334

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS0
//    <name> BS0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40010810) Set bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.0..0> BS0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS1  -----------------------------------
// SVD Line: 1340

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS1
//    <name> BS1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40010810) Set bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.1..1> BS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS2  -----------------------------------
// SVD Line: 1346

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS2
//    <name> BS2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40010810) Set bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.2..2> BS2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS3  -----------------------------------
// SVD Line: 1352

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS3
//    <name> BS3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40010810) Set bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.3..3> BS3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS4  -----------------------------------
// SVD Line: 1358

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS4
//    <name> BS4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40010810) Set bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.4..4> BS4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS5  -----------------------------------
// SVD Line: 1364

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS5
//    <name> BS5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40010810) Set bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.5..5> BS5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS6  -----------------------------------
// SVD Line: 1370

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS6
//    <name> BS6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40010810) Set bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.6..6> BS6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS7  -----------------------------------
// SVD Line: 1376

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS7
//    <name> BS7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40010810) Set bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.7..7> BS7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS8  -----------------------------------
// SVD Line: 1382

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS8
//    <name> BS8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x40010810) Set bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.8..8> BS8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS9  -----------------------------------
// SVD Line: 1388

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS9
//    <name> BS9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x40010810) Set bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.9..9> BS9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS10  ----------------------------------
// SVD Line: 1394

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS10
//    <name> BS10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x40010810) Set bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.10..10> BS10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS11  ----------------------------------
// SVD Line: 1400

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS11
//    <name> BS11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x40010810) Set bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.11..11> BS11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS12  ----------------------------------
// SVD Line: 1406

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS12
//    <name> BS12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x40010810) Set bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.12..12> BS12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS13  ----------------------------------
// SVD Line: 1412

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS13
//    <name> BS13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x40010810) Set bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.13..13> BS13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS14  ----------------------------------
// SVD Line: 1418

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS14
//    <name> BS14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x40010810) Set bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.14..14> BS14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS15  ----------------------------------
// SVD Line: 1424

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS15
//    <name> BS15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x40010810) Set bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.15..15> BS15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR0  -----------------------------------
// SVD Line: 1430

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x40010810) Reset bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.16..16> BR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR1  -----------------------------------
// SVD Line: 1436

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x40010810) Reset bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.17..17> BR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR2  -----------------------------------
// SVD Line: 1442

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 18] WO (@ 0x40010810) Reset bit 2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.18..18> BR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR3  -----------------------------------
// SVD Line: 1448

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 19] WO (@ 0x40010810) Reset bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.19..19> BR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR4  -----------------------------------
// SVD Line: 1454

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x40010810) Reset bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.20..20> BR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR5  -----------------------------------
// SVD Line: 1460

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 21] WO (@ 0x40010810) Reset bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.21..21> BR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR6  -----------------------------------
// SVD Line: 1466

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 22] WO (@ 0x40010810) Reset bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.22..22> BR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR7  -----------------------------------
// SVD Line: 1472

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 23] WO (@ 0x40010810) Reset bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.23..23> BR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR8  -----------------------------------
// SVD Line: 1478

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 24] WO (@ 0x40010810) Reset bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.24..24> BR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR9  -----------------------------------
// SVD Line: 1484

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR9
//    <name> BR9 </name>
//    <w> 
//    <i> [Bit 25] WO (@ 0x40010810) Reset bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.25..25> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR10  ----------------------------------
// SVD Line: 1490

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR10
//    <name> BR10 </name>
//    <w> 
//    <i> [Bit 26] WO (@ 0x40010810) Reset bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.26..26> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR11  ----------------------------------
// SVD Line: 1496

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR11
//    <name> BR11 </name>
//    <w> 
//    <i> [Bit 27] WO (@ 0x40010810) Reset bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.27..27> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR12  ----------------------------------
// SVD Line: 1502

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR12
//    <name> BR12 </name>
//    <w> 
//    <i> [Bit 28] WO (@ 0x40010810) Reset bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.28..28> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR13  ----------------------------------
// SVD Line: 1508

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR13
//    <name> BR13 </name>
//    <w> 
//    <i> [Bit 29] WO (@ 0x40010810) Reset bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.29..29> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR14  ----------------------------------
// SVD Line: 1514

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR14
//    <name> BR14 </name>
//    <w> 
//    <i> [Bit 30] WO (@ 0x40010810) Reset bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.30..30> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR15  ----------------------------------
// SVD Line: 1520

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR15
//    <name> BR15 </name>
//    <w> 
//    <i> [Bit 31] WO (@ 0x40010810) Reset bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.31..31> BR15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_BSRR  -----------------------------------
// SVD Line: 1324

//  <rtree> SFDITEM_REG__GPIOA_BSRR
//    <name> BSRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40010810) Port bit set/reset register  (GPIOn_BSRR) </i>
//    <loc> ( (unsigned int)((GPIOA_BSRR >> 0) & 0xFFFFFFFF), ((GPIOA_BSRR = (GPIOA_BSRR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS0 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS1 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS2 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS3 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS4 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS5 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS6 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS7 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS8 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS9 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS10 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS11 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS12 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS13 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS14 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS15 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_BRR  --------------------------------
// SVD Line: 1528

unsigned int GPIOA_BRR __AT (0x40010814);



// --------------------------------  Field Item: GPIOA_BRR_BR0  -----------------------------------
// SVD Line: 1538

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40010814) Reset bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.0..0> BR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR1  -----------------------------------
// SVD Line: 1544

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40010814) Reset bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.1..1> BR1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR2  -----------------------------------
// SVD Line: 1550

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40010814) Reset bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.2..2> BR2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR3  -----------------------------------
// SVD Line: 1556

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40010814) Reset bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.3..3> BR3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR4  -----------------------------------
// SVD Line: 1562

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40010814) Reset bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.4..4> BR4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR5  -----------------------------------
// SVD Line: 1568

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40010814) Reset bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.5..5> BR5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR6  -----------------------------------
// SVD Line: 1574

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40010814) Reset bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.6..6> BR6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR7  -----------------------------------
// SVD Line: 1580

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40010814) Reset bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.7..7> BR7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR8  -----------------------------------
// SVD Line: 1586

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x40010814) Reset bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.8..8> BR8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR9  -----------------------------------
// SVD Line: 1592

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR9
//    <name> BR9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x40010814) Reset bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.9..9> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_BR10  -----------------------------------
// SVD Line: 1598

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR10
//    <name> BR10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x40010814) Reset bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.10..10> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_BR11  -----------------------------------
// SVD Line: 1604

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR11
//    <name> BR11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x40010814) Reset bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.11..11> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_BR12  -----------------------------------
// SVD Line: 1610

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR12
//    <name> BR12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x40010814) Reset bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.12..12> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_BR13  -----------------------------------
// SVD Line: 1616

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR13
//    <name> BR13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x40010814) Reset bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.13..13> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_BR14  -----------------------------------
// SVD Line: 1622

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR14
//    <name> BR14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x40010814) Reset bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.14..14> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_BR15  -----------------------------------
// SVD Line: 1628

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR15
//    <name> BR15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x40010814) Reset bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.15..15> BR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOA_BRR  -----------------------------------
// SVD Line: 1528

//  <rtree> SFDITEM_REG__GPIOA_BRR
//    <name> BRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40010814) Port bit reset register  (GPIOn_BRR) </i>
//    <loc> ( (unsigned int)((GPIOA_BRR >> 0) & 0xFFFFFFFF), ((GPIOA_BRR = (GPIOA_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_LCKR  -------------------------------
// SVD Line: 1636

unsigned int GPIOA_LCKR __AT (0x40010818);



// -------------------------------  Field Item: GPIOA_LCKR_LCK0  ----------------------------------
// SVD Line: 1646

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK0
//    <name> LCK0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010818) Port A Lock bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.0..0> LCK0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK1  ----------------------------------
// SVD Line: 1652

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK1
//    <name> LCK1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010818) Port A Lock bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.1..1> LCK1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK2  ----------------------------------
// SVD Line: 1658

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK2
//    <name> LCK2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40010818) Port A Lock bit 2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.2..2> LCK2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK3  ----------------------------------
// SVD Line: 1664

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK3
//    <name> LCK3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40010818) Port A Lock bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.3..3> LCK3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK4  ----------------------------------
// SVD Line: 1670

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK4
//    <name> LCK4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40010818) Port A Lock bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.4..4> LCK4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK5  ----------------------------------
// SVD Line: 1676

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK5
//    <name> LCK5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40010818) Port A Lock bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.5..5> LCK5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK6  ----------------------------------
// SVD Line: 1682

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK6
//    <name> LCK6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40010818) Port A Lock bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.6..6> LCK6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK7  ----------------------------------
// SVD Line: 1688

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK7
//    <name> LCK7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40010818) Port A Lock bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.7..7> LCK7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK8  ----------------------------------
// SVD Line: 1694

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK8
//    <name> LCK8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40010818) Port A Lock bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.8..8> LCK8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK9  ----------------------------------
// SVD Line: 1700

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK9
//    <name> LCK9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40010818) Port A Lock bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.9..9> LCK9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LCKR_LCK10  ----------------------------------
// SVD Line: 1706

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK10
//    <name> LCK10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40010818) Port A Lock bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.10..10> LCK10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LCKR_LCK11  ----------------------------------
// SVD Line: 1712

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK11
//    <name> LCK11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40010818) Port A Lock bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.11..11> LCK11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LCKR_LCK12  ----------------------------------
// SVD Line: 1718

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK12
//    <name> LCK12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40010818) Port A Lock bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.12..12> LCK12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LCKR_LCK13  ----------------------------------
// SVD Line: 1724

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK13
//    <name> LCK13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40010818) Port A Lock bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.13..13> LCK13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LCKR_LCK14  ----------------------------------
// SVD Line: 1730

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK14
//    <name> LCK14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40010818) Port A Lock bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.14..14> LCK14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LCKR_LCK15  ----------------------------------
// SVD Line: 1736

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK15
//    <name> LCK15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40010818) Port A Lock bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.15..15> LCK15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCKK  ----------------------------------
// SVD Line: 1742

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCKK
//    <name> LCKK </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40010818) Lock key </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.16..16> LCKK
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_LCKR  -----------------------------------
// SVD Line: 1636

//  <rtree> SFDITEM_REG__GPIOA_LCKR
//    <name> LCKR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010818) Port configuration lock  register </i>
//    <loc> ( (unsigned int)((GPIOA_LCKR >> 0) & 0xFFFFFFFF), ((GPIOA_LCKR = (GPIOA_LCKR & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK0 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK1 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK2 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK3 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK4 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK5 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK6 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK7 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK8 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK9 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK10 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK11 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK12 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK13 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK14 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK15 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCKK </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOA  -------------------------------------
// SVD Line: 865

//  <view> GPIOA
//    <name> GPIOA </name>
//    <item> SFDITEM_REG__GPIOA_CRL </item>
//    <item> SFDITEM_REG__GPIOA_CRH </item>
//    <item> SFDITEM_REG__GPIOA_IDR </item>
//    <item> SFDITEM_REG__GPIOA_ODR </item>
//    <item> SFDITEM_REG__GPIOA_BSRR </item>
//    <item> SFDITEM_REG__GPIOA_BRR </item>
//    <item> SFDITEM_REG__GPIOA_LCKR </item>
//  </view>
//  


// ----------------------------  Register Item Address: GPIOB_CRL  --------------------------------
// SVD Line: 876

unsigned int GPIOB_CRL __AT (0x40010C00);



// -------------------------------  Field Item: GPIOB_CRL_MODE0  ----------------------------------
// SVD Line: 886

//  <item> SFDITEM_FIELD__GPIOB_CRL_MODE0
//    <name> MODE0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40010C00) Port n.0 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRL >> 0) & 0x3), ((GPIOB_CRL = (GPIOB_CRL & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_CRL_CNF0  -----------------------------------
// SVD Line: 892

//  <item> SFDITEM_FIELD__GPIOB_CRL_CNF0
//    <name> CNF0 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40010C00) Port n.0 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRL >> 2) & 0x3), ((GPIOB_CRL = (GPIOB_CRL & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_CRL_MODE1  ----------------------------------
// SVD Line: 899

//  <item> SFDITEM_FIELD__GPIOB_CRL_MODE1
//    <name> MODE1 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40010C00) Port n.1 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRL >> 4) & 0x3), ((GPIOB_CRL = (GPIOB_CRL & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_CRL_CNF1  -----------------------------------
// SVD Line: 905

//  <item> SFDITEM_FIELD__GPIOB_CRL_CNF1
//    <name> CNF1 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40010C00) Port n.1 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRL >> 6) & 0x3), ((GPIOB_CRL = (GPIOB_CRL & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_CRL_MODE2  ----------------------------------
// SVD Line: 912

//  <item> SFDITEM_FIELD__GPIOB_CRL_MODE2
//    <name> MODE2 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40010C00) Port n.2 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRL >> 8) & 0x3), ((GPIOB_CRL = (GPIOB_CRL & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_CRL_CNF2  -----------------------------------
// SVD Line: 918

//  <item> SFDITEM_FIELD__GPIOB_CRL_CNF2
//    <name> CNF2 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40010C00) Port n.2 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRL >> 10) & 0x3), ((GPIOB_CRL = (GPIOB_CRL & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_CRL_MODE3  ----------------------------------
// SVD Line: 925

//  <item> SFDITEM_FIELD__GPIOB_CRL_MODE3
//    <name> MODE3 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40010C00) Port n.3 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRL >> 12) & 0x3), ((GPIOB_CRL = (GPIOB_CRL & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_CRL_CNF3  -----------------------------------
// SVD Line: 931

//  <item> SFDITEM_FIELD__GPIOB_CRL_CNF3
//    <name> CNF3 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x40010C00) Port n.3 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRL >> 14) & 0x3), ((GPIOB_CRL = (GPIOB_CRL & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_CRL_MODE4  ----------------------------------
// SVD Line: 938

//  <item> SFDITEM_FIELD__GPIOB_CRL_MODE4
//    <name> MODE4 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40010C00) Port n.4 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRL >> 16) & 0x3), ((GPIOB_CRL = (GPIOB_CRL & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_CRL_CNF4  -----------------------------------
// SVD Line: 944

//  <item> SFDITEM_FIELD__GPIOB_CRL_CNF4
//    <name> CNF4 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x40010C00) Port n.4 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRL >> 18) & 0x3), ((GPIOB_CRL = (GPIOB_CRL & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_CRL_MODE5  ----------------------------------
// SVD Line: 951

//  <item> SFDITEM_FIELD__GPIOB_CRL_MODE5
//    <name> MODE5 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40010C00) Port n.5 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRL >> 20) & 0x3), ((GPIOB_CRL = (GPIOB_CRL & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_CRL_CNF5  -----------------------------------
// SVD Line: 957

//  <item> SFDITEM_FIELD__GPIOB_CRL_CNF5
//    <name> CNF5 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x40010C00) Port n.5 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRL >> 22) & 0x3), ((GPIOB_CRL = (GPIOB_CRL & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_CRL_MODE6  ----------------------------------
// SVD Line: 964

//  <item> SFDITEM_FIELD__GPIOB_CRL_MODE6
//    <name> MODE6 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x40010C00) Port n.6 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRL >> 24) & 0x3), ((GPIOB_CRL = (GPIOB_CRL & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_CRL_CNF6  -----------------------------------
// SVD Line: 970

//  <item> SFDITEM_FIELD__GPIOB_CRL_CNF6
//    <name> CNF6 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x40010C00) Port n.6 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRL >> 26) & 0x3), ((GPIOB_CRL = (GPIOB_CRL & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_CRL_MODE7  ----------------------------------
// SVD Line: 977

//  <item> SFDITEM_FIELD__GPIOB_CRL_MODE7
//    <name> MODE7 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x40010C00) Port n.7 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRL >> 28) & 0x3), ((GPIOB_CRL = (GPIOB_CRL & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_CRL_CNF7  -----------------------------------
// SVD Line: 983

//  <item> SFDITEM_FIELD__GPIOB_CRL_CNF7
//    <name> CNF7 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x40010C00) Port n.7 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRL >> 30) & 0x3), ((GPIOB_CRL = (GPIOB_CRL & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: GPIOB_CRL  -----------------------------------
// SVD Line: 876

//  <rtree> SFDITEM_REG__GPIOB_CRL
//    <name> CRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010C00) Port configuration register low  (GPIOn_CRL) </i>
//    <loc> ( (unsigned int)((GPIOB_CRL >> 0) & 0xFFFFFFFF), ((GPIOB_CRL = (GPIOB_CRL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_CRL_MODE0 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRL_CNF0 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRL_MODE1 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRL_CNF1 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRL_MODE2 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRL_CNF2 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRL_MODE3 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRL_CNF3 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRL_MODE4 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRL_CNF4 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRL_MODE5 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRL_CNF5 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRL_MODE6 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRL_CNF6 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRL_MODE7 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRL_CNF7 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_CRH  --------------------------------
// SVD Line: 992

unsigned int GPIOB_CRH __AT (0x40010C04);



// -------------------------------  Field Item: GPIOB_CRH_MODE8  ----------------------------------
// SVD Line: 1002

//  <item> SFDITEM_FIELD__GPIOB_CRH_MODE8
//    <name> MODE8 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40010C04) Port n.8 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRH >> 0) & 0x3), ((GPIOB_CRH = (GPIOB_CRH & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_CRH_CNF8  -----------------------------------
// SVD Line: 1008

//  <item> SFDITEM_FIELD__GPIOB_CRH_CNF8
//    <name> CNF8 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40010C04) Port n.8 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRH >> 2) & 0x3), ((GPIOB_CRH = (GPIOB_CRH & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_CRH_MODE9  ----------------------------------
// SVD Line: 1015

//  <item> SFDITEM_FIELD__GPIOB_CRH_MODE9
//    <name> MODE9 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40010C04) Port n.9 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRH >> 4) & 0x3), ((GPIOB_CRH = (GPIOB_CRH & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_CRH_CNF9  -----------------------------------
// SVD Line: 1021

//  <item> SFDITEM_FIELD__GPIOB_CRH_CNF9
//    <name> CNF9 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40010C04) Port n.9 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRH >> 6) & 0x3), ((GPIOB_CRH = (GPIOB_CRH & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_CRH_MODE10  ----------------------------------
// SVD Line: 1028

//  <item> SFDITEM_FIELD__GPIOB_CRH_MODE10
//    <name> MODE10 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40010C04) Port n.10 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRH >> 8) & 0x3), ((GPIOB_CRH = (GPIOB_CRH & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_CRH_CNF10  ----------------------------------
// SVD Line: 1034

//  <item> SFDITEM_FIELD__GPIOB_CRH_CNF10
//    <name> CNF10 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40010C04) Port n.10 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRH >> 10) & 0x3), ((GPIOB_CRH = (GPIOB_CRH & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_CRH_MODE11  ----------------------------------
// SVD Line: 1041

//  <item> SFDITEM_FIELD__GPIOB_CRH_MODE11
//    <name> MODE11 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40010C04) Port n.11 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRH >> 12) & 0x3), ((GPIOB_CRH = (GPIOB_CRH & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_CRH_CNF11  ----------------------------------
// SVD Line: 1047

//  <item> SFDITEM_FIELD__GPIOB_CRH_CNF11
//    <name> CNF11 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x40010C04) Port n.11 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRH >> 14) & 0x3), ((GPIOB_CRH = (GPIOB_CRH & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_CRH_MODE12  ----------------------------------
// SVD Line: 1054

//  <item> SFDITEM_FIELD__GPIOB_CRH_MODE12
//    <name> MODE12 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40010C04) Port n.12 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRH >> 16) & 0x3), ((GPIOB_CRH = (GPIOB_CRH & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_CRH_CNF12  ----------------------------------
// SVD Line: 1060

//  <item> SFDITEM_FIELD__GPIOB_CRH_CNF12
//    <name> CNF12 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x40010C04) Port n.12 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRH >> 18) & 0x3), ((GPIOB_CRH = (GPIOB_CRH & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_CRH_MODE13  ----------------------------------
// SVD Line: 1067

//  <item> SFDITEM_FIELD__GPIOB_CRH_MODE13
//    <name> MODE13 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40010C04) Port n.13 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRH >> 20) & 0x3), ((GPIOB_CRH = (GPIOB_CRH & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_CRH_CNF13  ----------------------------------
// SVD Line: 1073

//  <item> SFDITEM_FIELD__GPIOB_CRH_CNF13
//    <name> CNF13 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x40010C04) Port n.13 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRH >> 22) & 0x3), ((GPIOB_CRH = (GPIOB_CRH & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_CRH_MODE14  ----------------------------------
// SVD Line: 1080

//  <item> SFDITEM_FIELD__GPIOB_CRH_MODE14
//    <name> MODE14 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x40010C04) Port n.14 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRH >> 24) & 0x3), ((GPIOB_CRH = (GPIOB_CRH & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_CRH_CNF14  ----------------------------------
// SVD Line: 1086

//  <item> SFDITEM_FIELD__GPIOB_CRH_CNF14
//    <name> CNF14 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x40010C04) Port n.14 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRH >> 26) & 0x3), ((GPIOB_CRH = (GPIOB_CRH & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_CRH_MODE15  ----------------------------------
// SVD Line: 1093

//  <item> SFDITEM_FIELD__GPIOB_CRH_MODE15
//    <name> MODE15 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x40010C04) Port n.15 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRH >> 28) & 0x3), ((GPIOB_CRH = (GPIOB_CRH & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_CRH_CNF15  ----------------------------------
// SVD Line: 1099

//  <item> SFDITEM_FIELD__GPIOB_CRH_CNF15
//    <name> CNF15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x40010C04) Port n.15 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRH >> 30) & 0x3), ((GPIOB_CRH = (GPIOB_CRH & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: GPIOB_CRH  -----------------------------------
// SVD Line: 992

//  <rtree> SFDITEM_REG__GPIOB_CRH
//    <name> CRH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010C04) Port configuration register high  (GPIOn_CRL) </i>
//    <loc> ( (unsigned int)((GPIOB_CRH >> 0) & 0xFFFFFFFF), ((GPIOB_CRH = (GPIOB_CRH & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_CRH_MODE8 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRH_CNF8 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRH_MODE9 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRH_CNF9 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRH_MODE10 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRH_CNF10 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRH_MODE11 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRH_CNF11 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRH_MODE12 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRH_CNF12 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRH_MODE13 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRH_CNF13 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRH_MODE14 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRH_CNF14 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRH_MODE15 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRH_CNF15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_IDR  --------------------------------
// SVD Line: 1108

unsigned int GPIOB_IDR __AT (0x40010C08);



// -------------------------------  Field Item: GPIOB_IDR_IDR0  -----------------------------------
// SVD Line: 1118

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR0
//    <name> IDR0 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40010C08) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.0..0> IDR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR1  -----------------------------------
// SVD Line: 1124

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR1
//    <name> IDR1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40010C08) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.1..1> IDR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR2  -----------------------------------
// SVD Line: 1130

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR2
//    <name> IDR2 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40010C08) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.2..2> IDR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR3  -----------------------------------
// SVD Line: 1136

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR3
//    <name> IDR3 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40010C08) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.3..3> IDR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR4  -----------------------------------
// SVD Line: 1142

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR4
//    <name> IDR4 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40010C08) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.4..4> IDR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR5  -----------------------------------
// SVD Line: 1148

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR5
//    <name> IDR5 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40010C08) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.5..5> IDR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR6  -----------------------------------
// SVD Line: 1154

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR6
//    <name> IDR6 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40010C08) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.6..6> IDR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR7  -----------------------------------
// SVD Line: 1160

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR7
//    <name> IDR7 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40010C08) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.7..7> IDR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR8  -----------------------------------
// SVD Line: 1166

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR8
//    <name> IDR8 </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40010C08) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.8..8> IDR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR9  -----------------------------------
// SVD Line: 1172

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR9
//    <name> IDR9 </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40010C08) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.9..9> IDR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR10  ----------------------------------
// SVD Line: 1178

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR10
//    <name> IDR10 </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x40010C08) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.10..10> IDR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR11  ----------------------------------
// SVD Line: 1184

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR11
//    <name> IDR11 </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x40010C08) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.11..11> IDR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR12  ----------------------------------
// SVD Line: 1190

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR12
//    <name> IDR12 </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x40010C08) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.12..12> IDR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR13  ----------------------------------
// SVD Line: 1196

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR13
//    <name> IDR13 </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x40010C08) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.13..13> IDR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR14  ----------------------------------
// SVD Line: 1202

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR14
//    <name> IDR14 </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x40010C08) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.14..14> IDR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR15  ----------------------------------
// SVD Line: 1208

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR15
//    <name> IDR15 </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x40010C08) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.15..15> IDR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOB_IDR  -----------------------------------
// SVD Line: 1108

//  <rtree> SFDITEM_REG__GPIOB_IDR
//    <name> IDR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40010C08) Port input data register  (GPIOn_IDR) </i>
//    <loc> ( (unsigned int)((GPIOB_IDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR0 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR1 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR2 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR3 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR4 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR5 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR6 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR7 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR8 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR9 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR10 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR11 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR12 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR13 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR14 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_ODR  --------------------------------
// SVD Line: 1216

unsigned int GPIOB_ODR __AT (0x40010C0C);



// -------------------------------  Field Item: GPIOB_ODR_ODR0  -----------------------------------
// SVD Line: 1226

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR0
//    <name> ODR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010C0C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.0..0> ODR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR1  -----------------------------------
// SVD Line: 1232

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR1
//    <name> ODR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010C0C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.1..1> ODR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR2  -----------------------------------
// SVD Line: 1238

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR2
//    <name> ODR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40010C0C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.2..2> ODR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR3  -----------------------------------
// SVD Line: 1244

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR3
//    <name> ODR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40010C0C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.3..3> ODR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR4  -----------------------------------
// SVD Line: 1250

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR4
//    <name> ODR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40010C0C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.4..4> ODR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR5  -----------------------------------
// SVD Line: 1256

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR5
//    <name> ODR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40010C0C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.5..5> ODR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR6  -----------------------------------
// SVD Line: 1262

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR6
//    <name> ODR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40010C0C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.6..6> ODR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR7  -----------------------------------
// SVD Line: 1268

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR7
//    <name> ODR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40010C0C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.7..7> ODR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR8  -----------------------------------
// SVD Line: 1274

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR8
//    <name> ODR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40010C0C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.8..8> ODR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR9  -----------------------------------
// SVD Line: 1280

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR9
//    <name> ODR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40010C0C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.9..9> ODR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR10  ----------------------------------
// SVD Line: 1286

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR10
//    <name> ODR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40010C0C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.10..10> ODR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR11  ----------------------------------
// SVD Line: 1292

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR11
//    <name> ODR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40010C0C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.11..11> ODR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR12  ----------------------------------
// SVD Line: 1298

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR12
//    <name> ODR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40010C0C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.12..12> ODR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR13  ----------------------------------
// SVD Line: 1304

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR13
//    <name> ODR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40010C0C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.13..13> ODR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR14  ----------------------------------
// SVD Line: 1310

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR14
//    <name> ODR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40010C0C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.14..14> ODR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR15  ----------------------------------
// SVD Line: 1316

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR15
//    <name> ODR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40010C0C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.15..15> ODR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOB_ODR  -----------------------------------
// SVD Line: 1216

//  <rtree> SFDITEM_REG__GPIOB_ODR
//    <name> ODR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010C0C) Port output data register  (GPIOn_ODR) </i>
//    <loc> ( (unsigned int)((GPIOB_ODR >> 0) & 0xFFFFFFFF), ((GPIOB_ODR = (GPIOB_ODR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR0 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR1 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR2 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR3 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR4 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR5 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR6 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR7 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR8 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR9 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR10 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR11 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR12 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR13 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR14 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_BSRR  -------------------------------
// SVD Line: 1324

unsigned int GPIOB_BSRR __AT (0x40010C10);



// -------------------------------  Field Item: GPIOB_BSRR_BS0  -----------------------------------
// SVD Line: 1334

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS0
//    <name> BS0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40010C10) Set bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.0..0> BS0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS1  -----------------------------------
// SVD Line: 1340

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS1
//    <name> BS1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40010C10) Set bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.1..1> BS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS2  -----------------------------------
// SVD Line: 1346

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS2
//    <name> BS2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40010C10) Set bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.2..2> BS2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS3  -----------------------------------
// SVD Line: 1352

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS3
//    <name> BS3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40010C10) Set bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.3..3> BS3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS4  -----------------------------------
// SVD Line: 1358

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS4
//    <name> BS4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40010C10) Set bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.4..4> BS4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS5  -----------------------------------
// SVD Line: 1364

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS5
//    <name> BS5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40010C10) Set bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.5..5> BS5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS6  -----------------------------------
// SVD Line: 1370

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS6
//    <name> BS6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40010C10) Set bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.6..6> BS6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS7  -----------------------------------
// SVD Line: 1376

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS7
//    <name> BS7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40010C10) Set bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.7..7> BS7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS8  -----------------------------------
// SVD Line: 1382

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS8
//    <name> BS8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x40010C10) Set bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.8..8> BS8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS9  -----------------------------------
// SVD Line: 1388

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS9
//    <name> BS9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x40010C10) Set bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.9..9> BS9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS10  ----------------------------------
// SVD Line: 1394

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS10
//    <name> BS10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x40010C10) Set bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.10..10> BS10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS11  ----------------------------------
// SVD Line: 1400

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS11
//    <name> BS11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x40010C10) Set bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.11..11> BS11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS12  ----------------------------------
// SVD Line: 1406

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS12
//    <name> BS12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x40010C10) Set bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.12..12> BS12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS13  ----------------------------------
// SVD Line: 1412

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS13
//    <name> BS13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x40010C10) Set bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.13..13> BS13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS14  ----------------------------------
// SVD Line: 1418

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS14
//    <name> BS14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x40010C10) Set bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.14..14> BS14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS15  ----------------------------------
// SVD Line: 1424

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS15
//    <name> BS15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x40010C10) Set bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.15..15> BS15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR0  -----------------------------------
// SVD Line: 1430

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x40010C10) Reset bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.16..16> BR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR1  -----------------------------------
// SVD Line: 1436

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x40010C10) Reset bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.17..17> BR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR2  -----------------------------------
// SVD Line: 1442

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 18] WO (@ 0x40010C10) Reset bit 2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.18..18> BR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR3  -----------------------------------
// SVD Line: 1448

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 19] WO (@ 0x40010C10) Reset bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.19..19> BR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR4  -----------------------------------
// SVD Line: 1454

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x40010C10) Reset bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.20..20> BR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR5  -----------------------------------
// SVD Line: 1460

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 21] WO (@ 0x40010C10) Reset bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.21..21> BR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR6  -----------------------------------
// SVD Line: 1466

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 22] WO (@ 0x40010C10) Reset bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.22..22> BR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR7  -----------------------------------
// SVD Line: 1472

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 23] WO (@ 0x40010C10) Reset bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.23..23> BR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR8  -----------------------------------
// SVD Line: 1478

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 24] WO (@ 0x40010C10) Reset bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.24..24> BR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR9  -----------------------------------
// SVD Line: 1484

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR9
//    <name> BR9 </name>
//    <w> 
//    <i> [Bit 25] WO (@ 0x40010C10) Reset bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.25..25> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR10  ----------------------------------
// SVD Line: 1490

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR10
//    <name> BR10 </name>
//    <w> 
//    <i> [Bit 26] WO (@ 0x40010C10) Reset bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.26..26> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR11  ----------------------------------
// SVD Line: 1496

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR11
//    <name> BR11 </name>
//    <w> 
//    <i> [Bit 27] WO (@ 0x40010C10) Reset bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.27..27> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR12  ----------------------------------
// SVD Line: 1502

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR12
//    <name> BR12 </name>
//    <w> 
//    <i> [Bit 28] WO (@ 0x40010C10) Reset bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.28..28> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR13  ----------------------------------
// SVD Line: 1508

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR13
//    <name> BR13 </name>
//    <w> 
//    <i> [Bit 29] WO (@ 0x40010C10) Reset bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.29..29> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR14  ----------------------------------
// SVD Line: 1514

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR14
//    <name> BR14 </name>
//    <w> 
//    <i> [Bit 30] WO (@ 0x40010C10) Reset bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.30..30> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR15  ----------------------------------
// SVD Line: 1520

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR15
//    <name> BR15 </name>
//    <w> 
//    <i> [Bit 31] WO (@ 0x40010C10) Reset bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.31..31> BR15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_BSRR  -----------------------------------
// SVD Line: 1324

//  <rtree> SFDITEM_REG__GPIOB_BSRR
//    <name> BSRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40010C10) Port bit set/reset register  (GPIOn_BSRR) </i>
//    <loc> ( (unsigned int)((GPIOB_BSRR >> 0) & 0xFFFFFFFF), ((GPIOB_BSRR = (GPIOB_BSRR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS0 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS1 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS2 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS3 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS4 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS5 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS6 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS7 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS8 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS9 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS10 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS11 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS12 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS13 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS14 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS15 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_BRR  --------------------------------
// SVD Line: 1528

unsigned int GPIOB_BRR __AT (0x40010C14);



// --------------------------------  Field Item: GPIOB_BRR_BR0  -----------------------------------
// SVD Line: 1538

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40010C14) Reset bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.0..0> BR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR1  -----------------------------------
// SVD Line: 1544

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40010C14) Reset bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.1..1> BR1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR2  -----------------------------------
// SVD Line: 1550

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40010C14) Reset bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.2..2> BR2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR3  -----------------------------------
// SVD Line: 1556

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40010C14) Reset bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.3..3> BR3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR4  -----------------------------------
// SVD Line: 1562

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40010C14) Reset bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.4..4> BR4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR5  -----------------------------------
// SVD Line: 1568

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40010C14) Reset bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.5..5> BR5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR6  -----------------------------------
// SVD Line: 1574

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40010C14) Reset bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.6..6> BR6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR7  -----------------------------------
// SVD Line: 1580

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40010C14) Reset bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.7..7> BR7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR8  -----------------------------------
// SVD Line: 1586

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x40010C14) Reset bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.8..8> BR8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR9  -----------------------------------
// SVD Line: 1592

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR9
//    <name> BR9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x40010C14) Reset bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.9..9> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BRR_BR10  -----------------------------------
// SVD Line: 1598

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR10
//    <name> BR10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x40010C14) Reset bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.10..10> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BRR_BR11  -----------------------------------
// SVD Line: 1604

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR11
//    <name> BR11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x40010C14) Reset bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.11..11> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BRR_BR12  -----------------------------------
// SVD Line: 1610

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR12
//    <name> BR12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x40010C14) Reset bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.12..12> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BRR_BR13  -----------------------------------
// SVD Line: 1616

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR13
//    <name> BR13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x40010C14) Reset bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.13..13> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BRR_BR14  -----------------------------------
// SVD Line: 1622

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR14
//    <name> BR14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x40010C14) Reset bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.14..14> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BRR_BR15  -----------------------------------
// SVD Line: 1628

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR15
//    <name> BR15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x40010C14) Reset bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.15..15> BR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOB_BRR  -----------------------------------
// SVD Line: 1528

//  <rtree> SFDITEM_REG__GPIOB_BRR
//    <name> BRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40010C14) Port bit reset register  (GPIOn_BRR) </i>
//    <loc> ( (unsigned int)((GPIOB_BRR >> 0) & 0xFFFFFFFF), ((GPIOB_BRR = (GPIOB_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_LCKR  -------------------------------
// SVD Line: 1636

unsigned int GPIOB_LCKR __AT (0x40010C18);



// -------------------------------  Field Item: GPIOB_LCKR_LCK0  ----------------------------------
// SVD Line: 1646

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK0
//    <name> LCK0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010C18) Port A Lock bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.0..0> LCK0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK1  ----------------------------------
// SVD Line: 1652

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK1
//    <name> LCK1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010C18) Port A Lock bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.1..1> LCK1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK2  ----------------------------------
// SVD Line: 1658

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK2
//    <name> LCK2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40010C18) Port A Lock bit 2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.2..2> LCK2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK3  ----------------------------------
// SVD Line: 1664

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK3
//    <name> LCK3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40010C18) Port A Lock bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.3..3> LCK3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK4  ----------------------------------
// SVD Line: 1670

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK4
//    <name> LCK4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40010C18) Port A Lock bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.4..4> LCK4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK5  ----------------------------------
// SVD Line: 1676

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK5
//    <name> LCK5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40010C18) Port A Lock bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.5..5> LCK5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK6  ----------------------------------
// SVD Line: 1682

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK6
//    <name> LCK6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40010C18) Port A Lock bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.6..6> LCK6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK7  ----------------------------------
// SVD Line: 1688

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK7
//    <name> LCK7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40010C18) Port A Lock bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.7..7> LCK7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK8  ----------------------------------
// SVD Line: 1694

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK8
//    <name> LCK8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40010C18) Port A Lock bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.8..8> LCK8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK9  ----------------------------------
// SVD Line: 1700

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK9
//    <name> LCK9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40010C18) Port A Lock bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.9..9> LCK9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_LCKR_LCK10  ----------------------------------
// SVD Line: 1706

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK10
//    <name> LCK10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40010C18) Port A Lock bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.10..10> LCK10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_LCKR_LCK11  ----------------------------------
// SVD Line: 1712

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK11
//    <name> LCK11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40010C18) Port A Lock bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.11..11> LCK11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_LCKR_LCK12  ----------------------------------
// SVD Line: 1718

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK12
//    <name> LCK12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40010C18) Port A Lock bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.12..12> LCK12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_LCKR_LCK13  ----------------------------------
// SVD Line: 1724

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK13
//    <name> LCK13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40010C18) Port A Lock bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.13..13> LCK13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_LCKR_LCK14  ----------------------------------
// SVD Line: 1730

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK14
//    <name> LCK14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40010C18) Port A Lock bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.14..14> LCK14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_LCKR_LCK15  ----------------------------------
// SVD Line: 1736

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK15
//    <name> LCK15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40010C18) Port A Lock bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.15..15> LCK15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCKK  ----------------------------------
// SVD Line: 1742

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCKK
//    <name> LCKK </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40010C18) Lock key </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.16..16> LCKK
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_LCKR  -----------------------------------
// SVD Line: 1636

//  <rtree> SFDITEM_REG__GPIOB_LCKR
//    <name> LCKR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010C18) Port configuration lock  register </i>
//    <loc> ( (unsigned int)((GPIOB_LCKR >> 0) & 0xFFFFFFFF), ((GPIOB_LCKR = (GPIOB_LCKR & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK0 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK1 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK2 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK3 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK4 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK5 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK6 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK7 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK8 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK9 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK10 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK11 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK12 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK13 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK14 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK15 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCKK </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOB  -------------------------------------
// SVD Line: 1752

//  <view> GPIOB
//    <name> GPIOB </name>
//    <item> SFDITEM_REG__GPIOB_CRL </item>
//    <item> SFDITEM_REG__GPIOB_CRH </item>
//    <item> SFDITEM_REG__GPIOB_IDR </item>
//    <item> SFDITEM_REG__GPIOB_ODR </item>
//    <item> SFDITEM_REG__GPIOB_BSRR </item>
//    <item> SFDITEM_REG__GPIOB_BRR </item>
//    <item> SFDITEM_REG__GPIOB_LCKR </item>
//  </view>
//  


// ----------------------------  Register Item Address: GPIOC_CRL  --------------------------------
// SVD Line: 876

unsigned int GPIOC_CRL __AT (0x40011000);



// -------------------------------  Field Item: GPIOC_CRL_MODE0  ----------------------------------
// SVD Line: 886

//  <item> SFDITEM_FIELD__GPIOC_CRL_MODE0
//    <name> MODE0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40011000) Port n.0 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRL >> 0) & 0x3), ((GPIOC_CRL = (GPIOC_CRL & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_CRL_CNF0  -----------------------------------
// SVD Line: 892

//  <item> SFDITEM_FIELD__GPIOC_CRL_CNF0
//    <name> CNF0 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40011000) Port n.0 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRL >> 2) & 0x3), ((GPIOC_CRL = (GPIOC_CRL & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_CRL_MODE1  ----------------------------------
// SVD Line: 899

//  <item> SFDITEM_FIELD__GPIOC_CRL_MODE1
//    <name> MODE1 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40011000) Port n.1 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRL >> 4) & 0x3), ((GPIOC_CRL = (GPIOC_CRL & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_CRL_CNF1  -----------------------------------
// SVD Line: 905

//  <item> SFDITEM_FIELD__GPIOC_CRL_CNF1
//    <name> CNF1 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40011000) Port n.1 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRL >> 6) & 0x3), ((GPIOC_CRL = (GPIOC_CRL & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_CRL_MODE2  ----------------------------------
// SVD Line: 912

//  <item> SFDITEM_FIELD__GPIOC_CRL_MODE2
//    <name> MODE2 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40011000) Port n.2 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRL >> 8) & 0x3), ((GPIOC_CRL = (GPIOC_CRL & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_CRL_CNF2  -----------------------------------
// SVD Line: 918

//  <item> SFDITEM_FIELD__GPIOC_CRL_CNF2
//    <name> CNF2 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40011000) Port n.2 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRL >> 10) & 0x3), ((GPIOC_CRL = (GPIOC_CRL & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_CRL_MODE3  ----------------------------------
// SVD Line: 925

//  <item> SFDITEM_FIELD__GPIOC_CRL_MODE3
//    <name> MODE3 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40011000) Port n.3 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRL >> 12) & 0x3), ((GPIOC_CRL = (GPIOC_CRL & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_CRL_CNF3  -----------------------------------
// SVD Line: 931

//  <item> SFDITEM_FIELD__GPIOC_CRL_CNF3
//    <name> CNF3 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x40011000) Port n.3 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRL >> 14) & 0x3), ((GPIOC_CRL = (GPIOC_CRL & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_CRL_MODE4  ----------------------------------
// SVD Line: 938

//  <item> SFDITEM_FIELD__GPIOC_CRL_MODE4
//    <name> MODE4 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40011000) Port n.4 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRL >> 16) & 0x3), ((GPIOC_CRL = (GPIOC_CRL & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_CRL_CNF4  -----------------------------------
// SVD Line: 944

//  <item> SFDITEM_FIELD__GPIOC_CRL_CNF4
//    <name> CNF4 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x40011000) Port n.4 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRL >> 18) & 0x3), ((GPIOC_CRL = (GPIOC_CRL & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_CRL_MODE5  ----------------------------------
// SVD Line: 951

//  <item> SFDITEM_FIELD__GPIOC_CRL_MODE5
//    <name> MODE5 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40011000) Port n.5 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRL >> 20) & 0x3), ((GPIOC_CRL = (GPIOC_CRL & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_CRL_CNF5  -----------------------------------
// SVD Line: 957

//  <item> SFDITEM_FIELD__GPIOC_CRL_CNF5
//    <name> CNF5 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x40011000) Port n.5 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRL >> 22) & 0x3), ((GPIOC_CRL = (GPIOC_CRL & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_CRL_MODE6  ----------------------------------
// SVD Line: 964

//  <item> SFDITEM_FIELD__GPIOC_CRL_MODE6
//    <name> MODE6 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x40011000) Port n.6 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRL >> 24) & 0x3), ((GPIOC_CRL = (GPIOC_CRL & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_CRL_CNF6  -----------------------------------
// SVD Line: 970

//  <item> SFDITEM_FIELD__GPIOC_CRL_CNF6
//    <name> CNF6 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x40011000) Port n.6 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRL >> 26) & 0x3), ((GPIOC_CRL = (GPIOC_CRL & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_CRL_MODE7  ----------------------------------
// SVD Line: 977

//  <item> SFDITEM_FIELD__GPIOC_CRL_MODE7
//    <name> MODE7 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x40011000) Port n.7 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRL >> 28) & 0x3), ((GPIOC_CRL = (GPIOC_CRL & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_CRL_CNF7  -----------------------------------
// SVD Line: 983

//  <item> SFDITEM_FIELD__GPIOC_CRL_CNF7
//    <name> CNF7 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x40011000) Port n.7 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRL >> 30) & 0x3), ((GPIOC_CRL = (GPIOC_CRL & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: GPIOC_CRL  -----------------------------------
// SVD Line: 876

//  <rtree> SFDITEM_REG__GPIOC_CRL
//    <name> CRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011000) Port configuration register low  (GPIOn_CRL) </i>
//    <loc> ( (unsigned int)((GPIOC_CRL >> 0) & 0xFFFFFFFF), ((GPIOC_CRL = (GPIOC_CRL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_CRL_MODE0 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRL_CNF0 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRL_MODE1 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRL_CNF1 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRL_MODE2 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRL_CNF2 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRL_MODE3 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRL_CNF3 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRL_MODE4 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRL_CNF4 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRL_MODE5 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRL_CNF5 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRL_MODE6 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRL_CNF6 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRL_MODE7 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRL_CNF7 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_CRH  --------------------------------
// SVD Line: 992

unsigned int GPIOC_CRH __AT (0x40011004);



// -------------------------------  Field Item: GPIOC_CRH_MODE8  ----------------------------------
// SVD Line: 1002

//  <item> SFDITEM_FIELD__GPIOC_CRH_MODE8
//    <name> MODE8 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40011004) Port n.8 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRH >> 0) & 0x3), ((GPIOC_CRH = (GPIOC_CRH & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_CRH_CNF8  -----------------------------------
// SVD Line: 1008

//  <item> SFDITEM_FIELD__GPIOC_CRH_CNF8
//    <name> CNF8 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40011004) Port n.8 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRH >> 2) & 0x3), ((GPIOC_CRH = (GPIOC_CRH & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_CRH_MODE9  ----------------------------------
// SVD Line: 1015

//  <item> SFDITEM_FIELD__GPIOC_CRH_MODE9
//    <name> MODE9 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40011004) Port n.9 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRH >> 4) & 0x3), ((GPIOC_CRH = (GPIOC_CRH & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_CRH_CNF9  -----------------------------------
// SVD Line: 1021

//  <item> SFDITEM_FIELD__GPIOC_CRH_CNF9
//    <name> CNF9 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40011004) Port n.9 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRH >> 6) & 0x3), ((GPIOC_CRH = (GPIOC_CRH & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_CRH_MODE10  ----------------------------------
// SVD Line: 1028

//  <item> SFDITEM_FIELD__GPIOC_CRH_MODE10
//    <name> MODE10 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40011004) Port n.10 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRH >> 8) & 0x3), ((GPIOC_CRH = (GPIOC_CRH & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_CRH_CNF10  ----------------------------------
// SVD Line: 1034

//  <item> SFDITEM_FIELD__GPIOC_CRH_CNF10
//    <name> CNF10 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40011004) Port n.10 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRH >> 10) & 0x3), ((GPIOC_CRH = (GPIOC_CRH & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_CRH_MODE11  ----------------------------------
// SVD Line: 1041

//  <item> SFDITEM_FIELD__GPIOC_CRH_MODE11
//    <name> MODE11 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40011004) Port n.11 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRH >> 12) & 0x3), ((GPIOC_CRH = (GPIOC_CRH & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_CRH_CNF11  ----------------------------------
// SVD Line: 1047

//  <item> SFDITEM_FIELD__GPIOC_CRH_CNF11
//    <name> CNF11 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x40011004) Port n.11 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRH >> 14) & 0x3), ((GPIOC_CRH = (GPIOC_CRH & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_CRH_MODE12  ----------------------------------
// SVD Line: 1054

//  <item> SFDITEM_FIELD__GPIOC_CRH_MODE12
//    <name> MODE12 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40011004) Port n.12 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRH >> 16) & 0x3), ((GPIOC_CRH = (GPIOC_CRH & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_CRH_CNF12  ----------------------------------
// SVD Line: 1060

//  <item> SFDITEM_FIELD__GPIOC_CRH_CNF12
//    <name> CNF12 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x40011004) Port n.12 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRH >> 18) & 0x3), ((GPIOC_CRH = (GPIOC_CRH & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_CRH_MODE13  ----------------------------------
// SVD Line: 1067

//  <item> SFDITEM_FIELD__GPIOC_CRH_MODE13
//    <name> MODE13 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40011004) Port n.13 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRH >> 20) & 0x3), ((GPIOC_CRH = (GPIOC_CRH & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_CRH_CNF13  ----------------------------------
// SVD Line: 1073

//  <item> SFDITEM_FIELD__GPIOC_CRH_CNF13
//    <name> CNF13 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x40011004) Port n.13 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRH >> 22) & 0x3), ((GPIOC_CRH = (GPIOC_CRH & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_CRH_MODE14  ----------------------------------
// SVD Line: 1080

//  <item> SFDITEM_FIELD__GPIOC_CRH_MODE14
//    <name> MODE14 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x40011004) Port n.14 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRH >> 24) & 0x3), ((GPIOC_CRH = (GPIOC_CRH & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_CRH_CNF14  ----------------------------------
// SVD Line: 1086

//  <item> SFDITEM_FIELD__GPIOC_CRH_CNF14
//    <name> CNF14 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x40011004) Port n.14 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRH >> 26) & 0x3), ((GPIOC_CRH = (GPIOC_CRH & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_CRH_MODE15  ----------------------------------
// SVD Line: 1093

//  <item> SFDITEM_FIELD__GPIOC_CRH_MODE15
//    <name> MODE15 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x40011004) Port n.15 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRH >> 28) & 0x3), ((GPIOC_CRH = (GPIOC_CRH & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_CRH_CNF15  ----------------------------------
// SVD Line: 1099

//  <item> SFDITEM_FIELD__GPIOC_CRH_CNF15
//    <name> CNF15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x40011004) Port n.15 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRH >> 30) & 0x3), ((GPIOC_CRH = (GPIOC_CRH & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: GPIOC_CRH  -----------------------------------
// SVD Line: 992

//  <rtree> SFDITEM_REG__GPIOC_CRH
//    <name> CRH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011004) Port configuration register high  (GPIOn_CRL) </i>
//    <loc> ( (unsigned int)((GPIOC_CRH >> 0) & 0xFFFFFFFF), ((GPIOC_CRH = (GPIOC_CRH & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_CRH_MODE8 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRH_CNF8 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRH_MODE9 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRH_CNF9 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRH_MODE10 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRH_CNF10 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRH_MODE11 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRH_CNF11 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRH_MODE12 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRH_CNF12 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRH_MODE13 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRH_CNF13 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRH_MODE14 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRH_CNF14 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRH_MODE15 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRH_CNF15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_IDR  --------------------------------
// SVD Line: 1108

unsigned int GPIOC_IDR __AT (0x40011008);



// -------------------------------  Field Item: GPIOC_IDR_IDR0  -----------------------------------
// SVD Line: 1118

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR0
//    <name> IDR0 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40011008) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.0..0> IDR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR1  -----------------------------------
// SVD Line: 1124

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR1
//    <name> IDR1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40011008) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.1..1> IDR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR2  -----------------------------------
// SVD Line: 1130

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR2
//    <name> IDR2 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40011008) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.2..2> IDR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR3  -----------------------------------
// SVD Line: 1136

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR3
//    <name> IDR3 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40011008) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.3..3> IDR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR4  -----------------------------------
// SVD Line: 1142

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR4
//    <name> IDR4 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40011008) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.4..4> IDR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR5  -----------------------------------
// SVD Line: 1148

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR5
//    <name> IDR5 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40011008) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.5..5> IDR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR6  -----------------------------------
// SVD Line: 1154

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR6
//    <name> IDR6 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40011008) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.6..6> IDR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR7  -----------------------------------
// SVD Line: 1160

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR7
//    <name> IDR7 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40011008) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.7..7> IDR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR8  -----------------------------------
// SVD Line: 1166

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR8
//    <name> IDR8 </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40011008) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.8..8> IDR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR9  -----------------------------------
// SVD Line: 1172

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR9
//    <name> IDR9 </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40011008) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.9..9> IDR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR10  ----------------------------------
// SVD Line: 1178

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR10
//    <name> IDR10 </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x40011008) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.10..10> IDR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR11  ----------------------------------
// SVD Line: 1184

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR11
//    <name> IDR11 </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x40011008) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.11..11> IDR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR12  ----------------------------------
// SVD Line: 1190

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR12
//    <name> IDR12 </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x40011008) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.12..12> IDR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR13  ----------------------------------
// SVD Line: 1196

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR13
//    <name> IDR13 </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x40011008) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.13..13> IDR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR14  ----------------------------------
// SVD Line: 1202

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR14
//    <name> IDR14 </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x40011008) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.14..14> IDR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR15  ----------------------------------
// SVD Line: 1208

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR15
//    <name> IDR15 </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x40011008) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.15..15> IDR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOC_IDR  -----------------------------------
// SVD Line: 1108

//  <rtree> SFDITEM_REG__GPIOC_IDR
//    <name> IDR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40011008) Port input data register  (GPIOn_IDR) </i>
//    <loc> ( (unsigned int)((GPIOC_IDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR0 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR1 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR2 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR3 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR4 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR5 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR6 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR7 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR8 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR9 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR10 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR11 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR12 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR13 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR14 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_ODR  --------------------------------
// SVD Line: 1216

unsigned int GPIOC_ODR __AT (0x4001100C);



// -------------------------------  Field Item: GPIOC_ODR_ODR0  -----------------------------------
// SVD Line: 1226

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR0
//    <name> ODR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001100C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.0..0> ODR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR1  -----------------------------------
// SVD Line: 1232

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR1
//    <name> ODR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4001100C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.1..1> ODR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR2  -----------------------------------
// SVD Line: 1238

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR2
//    <name> ODR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4001100C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.2..2> ODR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR3  -----------------------------------
// SVD Line: 1244

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR3
//    <name> ODR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4001100C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.3..3> ODR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR4  -----------------------------------
// SVD Line: 1250

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR4
//    <name> ODR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4001100C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.4..4> ODR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR5  -----------------------------------
// SVD Line: 1256

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR5
//    <name> ODR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4001100C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.5..5> ODR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR6  -----------------------------------
// SVD Line: 1262

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR6
//    <name> ODR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4001100C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.6..6> ODR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR7  -----------------------------------
// SVD Line: 1268

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR7
//    <name> ODR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4001100C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.7..7> ODR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR8  -----------------------------------
// SVD Line: 1274

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR8
//    <name> ODR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4001100C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.8..8> ODR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR9  -----------------------------------
// SVD Line: 1280

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR9
//    <name> ODR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4001100C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.9..9> ODR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR10  ----------------------------------
// SVD Line: 1286

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR10
//    <name> ODR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4001100C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.10..10> ODR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR11  ----------------------------------
// SVD Line: 1292

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR11
//    <name> ODR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4001100C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.11..11> ODR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR12  ----------------------------------
// SVD Line: 1298

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR12
//    <name> ODR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4001100C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.12..12> ODR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR13  ----------------------------------
// SVD Line: 1304

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR13
//    <name> ODR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4001100C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.13..13> ODR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR14  ----------------------------------
// SVD Line: 1310

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR14
//    <name> ODR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4001100C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.14..14> ODR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR15  ----------------------------------
// SVD Line: 1316

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR15
//    <name> ODR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4001100C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.15..15> ODR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOC_ODR  -----------------------------------
// SVD Line: 1216

//  <rtree> SFDITEM_REG__GPIOC_ODR
//    <name> ODR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001100C) Port output data register  (GPIOn_ODR) </i>
//    <loc> ( (unsigned int)((GPIOC_ODR >> 0) & 0xFFFFFFFF), ((GPIOC_ODR = (GPIOC_ODR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR0 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR1 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR2 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR3 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR4 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR5 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR6 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR7 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR8 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR9 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR10 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR11 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR12 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR13 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR14 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_BSRR  -------------------------------
// SVD Line: 1324

unsigned int GPIOC_BSRR __AT (0x40011010);



// -------------------------------  Field Item: GPIOC_BSRR_BS0  -----------------------------------
// SVD Line: 1334

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS0
//    <name> BS0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40011010) Set bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.0..0> BS0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS1  -----------------------------------
// SVD Line: 1340

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS1
//    <name> BS1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40011010) Set bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.1..1> BS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS2  -----------------------------------
// SVD Line: 1346

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS2
//    <name> BS2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40011010) Set bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.2..2> BS2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS3  -----------------------------------
// SVD Line: 1352

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS3
//    <name> BS3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40011010) Set bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.3..3> BS3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS4  -----------------------------------
// SVD Line: 1358

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS4
//    <name> BS4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40011010) Set bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.4..4> BS4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS5  -----------------------------------
// SVD Line: 1364

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS5
//    <name> BS5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40011010) Set bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.5..5> BS5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS6  -----------------------------------
// SVD Line: 1370

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS6
//    <name> BS6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40011010) Set bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.6..6> BS6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS7  -----------------------------------
// SVD Line: 1376

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS7
//    <name> BS7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40011010) Set bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.7..7> BS7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS8  -----------------------------------
// SVD Line: 1382

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS8
//    <name> BS8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x40011010) Set bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.8..8> BS8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS9  -----------------------------------
// SVD Line: 1388

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS9
//    <name> BS9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x40011010) Set bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.9..9> BS9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS10  ----------------------------------
// SVD Line: 1394

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS10
//    <name> BS10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x40011010) Set bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.10..10> BS10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS11  ----------------------------------
// SVD Line: 1400

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS11
//    <name> BS11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x40011010) Set bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.11..11> BS11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS12  ----------------------------------
// SVD Line: 1406

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS12
//    <name> BS12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x40011010) Set bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.12..12> BS12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS13  ----------------------------------
// SVD Line: 1412

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS13
//    <name> BS13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x40011010) Set bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.13..13> BS13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS14  ----------------------------------
// SVD Line: 1418

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS14
//    <name> BS14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x40011010) Set bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.14..14> BS14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS15  ----------------------------------
// SVD Line: 1424

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS15
//    <name> BS15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x40011010) Set bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.15..15> BS15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR0  -----------------------------------
// SVD Line: 1430

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x40011010) Reset bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.16..16> BR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR1  -----------------------------------
// SVD Line: 1436

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x40011010) Reset bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.17..17> BR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR2  -----------------------------------
// SVD Line: 1442

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 18] WO (@ 0x40011010) Reset bit 2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.18..18> BR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR3  -----------------------------------
// SVD Line: 1448

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 19] WO (@ 0x40011010) Reset bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.19..19> BR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR4  -----------------------------------
// SVD Line: 1454

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x40011010) Reset bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.20..20> BR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR5  -----------------------------------
// SVD Line: 1460

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 21] WO (@ 0x40011010) Reset bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.21..21> BR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR6  -----------------------------------
// SVD Line: 1466

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 22] WO (@ 0x40011010) Reset bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.22..22> BR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR7  -----------------------------------
// SVD Line: 1472

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 23] WO (@ 0x40011010) Reset bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.23..23> BR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR8  -----------------------------------
// SVD Line: 1478

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 24] WO (@ 0x40011010) Reset bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.24..24> BR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR9  -----------------------------------
// SVD Line: 1484

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR9
//    <name> BR9 </name>
//    <w> 
//    <i> [Bit 25] WO (@ 0x40011010) Reset bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.25..25> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR10  ----------------------------------
// SVD Line: 1490

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR10
//    <name> BR10 </name>
//    <w> 
//    <i> [Bit 26] WO (@ 0x40011010) Reset bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.26..26> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR11  ----------------------------------
// SVD Line: 1496

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR11
//    <name> BR11 </name>
//    <w> 
//    <i> [Bit 27] WO (@ 0x40011010) Reset bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.27..27> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR12  ----------------------------------
// SVD Line: 1502

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR12
//    <name> BR12 </name>
//    <w> 
//    <i> [Bit 28] WO (@ 0x40011010) Reset bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.28..28> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR13  ----------------------------------
// SVD Line: 1508

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR13
//    <name> BR13 </name>
//    <w> 
//    <i> [Bit 29] WO (@ 0x40011010) Reset bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.29..29> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR14  ----------------------------------
// SVD Line: 1514

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR14
//    <name> BR14 </name>
//    <w> 
//    <i> [Bit 30] WO (@ 0x40011010) Reset bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.30..30> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR15  ----------------------------------
// SVD Line: 1520

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR15
//    <name> BR15 </name>
//    <w> 
//    <i> [Bit 31] WO (@ 0x40011010) Reset bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.31..31> BR15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOC_BSRR  -----------------------------------
// SVD Line: 1324

//  <rtree> SFDITEM_REG__GPIOC_BSRR
//    <name> BSRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40011010) Port bit set/reset register  (GPIOn_BSRR) </i>
//    <loc> ( (unsigned int)((GPIOC_BSRR >> 0) & 0xFFFFFFFF), ((GPIOC_BSRR = (GPIOC_BSRR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS0 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS1 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS2 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS3 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS4 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS5 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS6 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS7 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS8 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS9 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS10 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS11 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS12 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS13 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS14 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS15 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_BRR  --------------------------------
// SVD Line: 1528

unsigned int GPIOC_BRR __AT (0x40011014);



// --------------------------------  Field Item: GPIOC_BRR_BR0  -----------------------------------
// SVD Line: 1538

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40011014) Reset bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.0..0> BR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BRR_BR1  -----------------------------------
// SVD Line: 1544

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40011014) Reset bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.1..1> BR1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BRR_BR2  -----------------------------------
// SVD Line: 1550

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40011014) Reset bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.2..2> BR2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BRR_BR3  -----------------------------------
// SVD Line: 1556

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40011014) Reset bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.3..3> BR3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BRR_BR4  -----------------------------------
// SVD Line: 1562

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40011014) Reset bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.4..4> BR4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BRR_BR5  -----------------------------------
// SVD Line: 1568

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40011014) Reset bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.5..5> BR5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BRR_BR6  -----------------------------------
// SVD Line: 1574

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40011014) Reset bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.6..6> BR6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BRR_BR7  -----------------------------------
// SVD Line: 1580

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40011014) Reset bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.7..7> BR7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BRR_BR8  -----------------------------------
// SVD Line: 1586

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x40011014) Reset bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.8..8> BR8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BRR_BR9  -----------------------------------
// SVD Line: 1592

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR9
//    <name> BR9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x40011014) Reset bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.9..9> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BRR_BR10  -----------------------------------
// SVD Line: 1598

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR10
//    <name> BR10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x40011014) Reset bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.10..10> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BRR_BR11  -----------------------------------
// SVD Line: 1604

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR11
//    <name> BR11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x40011014) Reset bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.11..11> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BRR_BR12  -----------------------------------
// SVD Line: 1610

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR12
//    <name> BR12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x40011014) Reset bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.12..12> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BRR_BR13  -----------------------------------
// SVD Line: 1616

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR13
//    <name> BR13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x40011014) Reset bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.13..13> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BRR_BR14  -----------------------------------
// SVD Line: 1622

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR14
//    <name> BR14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x40011014) Reset bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.14..14> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BRR_BR15  -----------------------------------
// SVD Line: 1628

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR15
//    <name> BR15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x40011014) Reset bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.15..15> BR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOC_BRR  -----------------------------------
// SVD Line: 1528

//  <rtree> SFDITEM_REG__GPIOC_BRR
//    <name> BRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40011014) Port bit reset register  (GPIOn_BRR) </i>
//    <loc> ( (unsigned int)((GPIOC_BRR >> 0) & 0xFFFFFFFF), ((GPIOC_BRR = (GPIOC_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_LCKR  -------------------------------
// SVD Line: 1636

unsigned int GPIOC_LCKR __AT (0x40011018);



// -------------------------------  Field Item: GPIOC_LCKR_LCK0  ----------------------------------
// SVD Line: 1646

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK0
//    <name> LCK0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40011018) Port A Lock bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.0..0> LCK0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_LCKR_LCK1  ----------------------------------
// SVD Line: 1652

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK1
//    <name> LCK1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40011018) Port A Lock bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.1..1> LCK1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_LCKR_LCK2  ----------------------------------
// SVD Line: 1658

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK2
//    <name> LCK2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40011018) Port A Lock bit 2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.2..2> LCK2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_LCKR_LCK3  ----------------------------------
// SVD Line: 1664

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK3
//    <name> LCK3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40011018) Port A Lock bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.3..3> LCK3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_LCKR_LCK4  ----------------------------------
// SVD Line: 1670

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK4
//    <name> LCK4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40011018) Port A Lock bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.4..4> LCK4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_LCKR_LCK5  ----------------------------------
// SVD Line: 1676

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK5
//    <name> LCK5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40011018) Port A Lock bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.5..5> LCK5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_LCKR_LCK6  ----------------------------------
// SVD Line: 1682

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK6
//    <name> LCK6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40011018) Port A Lock bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.6..6> LCK6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_LCKR_LCK7  ----------------------------------
// SVD Line: 1688

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK7
//    <name> LCK7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40011018) Port A Lock bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.7..7> LCK7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_LCKR_LCK8  ----------------------------------
// SVD Line: 1694

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK8
//    <name> LCK8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40011018) Port A Lock bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.8..8> LCK8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_LCKR_LCK9  ----------------------------------
// SVD Line: 1700

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK9
//    <name> LCK9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40011018) Port A Lock bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.9..9> LCK9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_LCKR_LCK10  ----------------------------------
// SVD Line: 1706

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK10
//    <name> LCK10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40011018) Port A Lock bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.10..10> LCK10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_LCKR_LCK11  ----------------------------------
// SVD Line: 1712

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK11
//    <name> LCK11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40011018) Port A Lock bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.11..11> LCK11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_LCKR_LCK12  ----------------------------------
// SVD Line: 1718

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK12
//    <name> LCK12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40011018) Port A Lock bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.12..12> LCK12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_LCKR_LCK13  ----------------------------------
// SVD Line: 1724

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK13
//    <name> LCK13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40011018) Port A Lock bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.13..13> LCK13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_LCKR_LCK14  ----------------------------------
// SVD Line: 1730

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK14
//    <name> LCK14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40011018) Port A Lock bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.14..14> LCK14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_LCKR_LCK15  ----------------------------------
// SVD Line: 1736

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK15
//    <name> LCK15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40011018) Port A Lock bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.15..15> LCK15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_LCKR_LCKK  ----------------------------------
// SVD Line: 1742

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCKK
//    <name> LCKK </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40011018) Lock key </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.16..16> LCKK
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOC_LCKR  -----------------------------------
// SVD Line: 1636

//  <rtree> SFDITEM_REG__GPIOC_LCKR
//    <name> LCKR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011018) Port configuration lock  register </i>
//    <loc> ( (unsigned int)((GPIOC_LCKR >> 0) & 0xFFFFFFFF), ((GPIOC_LCKR = (GPIOC_LCKR & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK0 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK1 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK2 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK3 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK4 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK5 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK6 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK7 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK8 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK9 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK10 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK11 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK12 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK13 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK14 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK15 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCKK </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOC  -------------------------------------
// SVD Line: 1756

//  <view> GPIOC
//    <name> GPIOC </name>
//    <item> SFDITEM_REG__GPIOC_CRL </item>
//    <item> SFDITEM_REG__GPIOC_CRH </item>
//    <item> SFDITEM_REG__GPIOC_IDR </item>
//    <item> SFDITEM_REG__GPIOC_ODR </item>
//    <item> SFDITEM_REG__GPIOC_BSRR </item>
//    <item> SFDITEM_REG__GPIOC_BRR </item>
//    <item> SFDITEM_REG__GPIOC_LCKR </item>
//  </view>
//  


// ----------------------------  Register Item Address: GPIOD_CRL  --------------------------------
// SVD Line: 876

unsigned int GPIOD_CRL __AT (0x40011400);



// -------------------------------  Field Item: GPIOD_CRL_MODE0  ----------------------------------
// SVD Line: 886

//  <item> SFDITEM_FIELD__GPIOD_CRL_MODE0
//    <name> MODE0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40011400) Port n.0 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRL >> 0) & 0x3), ((GPIOD_CRL = (GPIOD_CRL & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_CRL_CNF0  -----------------------------------
// SVD Line: 892

//  <item> SFDITEM_FIELD__GPIOD_CRL_CNF0
//    <name> CNF0 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40011400) Port n.0 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRL >> 2) & 0x3), ((GPIOD_CRL = (GPIOD_CRL & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_CRL_MODE1  ----------------------------------
// SVD Line: 899

//  <item> SFDITEM_FIELD__GPIOD_CRL_MODE1
//    <name> MODE1 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40011400) Port n.1 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRL >> 4) & 0x3), ((GPIOD_CRL = (GPIOD_CRL & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_CRL_CNF1  -----------------------------------
// SVD Line: 905

//  <item> SFDITEM_FIELD__GPIOD_CRL_CNF1
//    <name> CNF1 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40011400) Port n.1 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRL >> 6) & 0x3), ((GPIOD_CRL = (GPIOD_CRL & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_CRL_MODE2  ----------------------------------
// SVD Line: 912

//  <item> SFDITEM_FIELD__GPIOD_CRL_MODE2
//    <name> MODE2 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40011400) Port n.2 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRL >> 8) & 0x3), ((GPIOD_CRL = (GPIOD_CRL & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_CRL_CNF2  -----------------------------------
// SVD Line: 918

//  <item> SFDITEM_FIELD__GPIOD_CRL_CNF2
//    <name> CNF2 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40011400) Port n.2 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRL >> 10) & 0x3), ((GPIOD_CRL = (GPIOD_CRL & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_CRL_MODE3  ----------------------------------
// SVD Line: 925

//  <item> SFDITEM_FIELD__GPIOD_CRL_MODE3
//    <name> MODE3 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40011400) Port n.3 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRL >> 12) & 0x3), ((GPIOD_CRL = (GPIOD_CRL & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_CRL_CNF3  -----------------------------------
// SVD Line: 931

//  <item> SFDITEM_FIELD__GPIOD_CRL_CNF3
//    <name> CNF3 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x40011400) Port n.3 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRL >> 14) & 0x3), ((GPIOD_CRL = (GPIOD_CRL & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_CRL_MODE4  ----------------------------------
// SVD Line: 938

//  <item> SFDITEM_FIELD__GPIOD_CRL_MODE4
//    <name> MODE4 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40011400) Port n.4 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRL >> 16) & 0x3), ((GPIOD_CRL = (GPIOD_CRL & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_CRL_CNF4  -----------------------------------
// SVD Line: 944

//  <item> SFDITEM_FIELD__GPIOD_CRL_CNF4
//    <name> CNF4 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x40011400) Port n.4 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRL >> 18) & 0x3), ((GPIOD_CRL = (GPIOD_CRL & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_CRL_MODE5  ----------------------------------
// SVD Line: 951

//  <item> SFDITEM_FIELD__GPIOD_CRL_MODE5
//    <name> MODE5 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40011400) Port n.5 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRL >> 20) & 0x3), ((GPIOD_CRL = (GPIOD_CRL & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_CRL_CNF5  -----------------------------------
// SVD Line: 957

//  <item> SFDITEM_FIELD__GPIOD_CRL_CNF5
//    <name> CNF5 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x40011400) Port n.5 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRL >> 22) & 0x3), ((GPIOD_CRL = (GPIOD_CRL & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_CRL_MODE6  ----------------------------------
// SVD Line: 964

//  <item> SFDITEM_FIELD__GPIOD_CRL_MODE6
//    <name> MODE6 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x40011400) Port n.6 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRL >> 24) & 0x3), ((GPIOD_CRL = (GPIOD_CRL & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_CRL_CNF6  -----------------------------------
// SVD Line: 970

//  <item> SFDITEM_FIELD__GPIOD_CRL_CNF6
//    <name> CNF6 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x40011400) Port n.6 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRL >> 26) & 0x3), ((GPIOD_CRL = (GPIOD_CRL & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_CRL_MODE7  ----------------------------------
// SVD Line: 977

//  <item> SFDITEM_FIELD__GPIOD_CRL_MODE7
//    <name> MODE7 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x40011400) Port n.7 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRL >> 28) & 0x3), ((GPIOD_CRL = (GPIOD_CRL & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_CRL_CNF7  -----------------------------------
// SVD Line: 983

//  <item> SFDITEM_FIELD__GPIOD_CRL_CNF7
//    <name> CNF7 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x40011400) Port n.7 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRL >> 30) & 0x3), ((GPIOD_CRL = (GPIOD_CRL & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: GPIOD_CRL  -----------------------------------
// SVD Line: 876

//  <rtree> SFDITEM_REG__GPIOD_CRL
//    <name> CRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011400) Port configuration register low  (GPIOn_CRL) </i>
//    <loc> ( (unsigned int)((GPIOD_CRL >> 0) & 0xFFFFFFFF), ((GPIOD_CRL = (GPIOD_CRL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_CRL_MODE0 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRL_CNF0 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRL_MODE1 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRL_CNF1 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRL_MODE2 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRL_CNF2 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRL_MODE3 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRL_CNF3 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRL_MODE4 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRL_CNF4 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRL_MODE5 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRL_CNF5 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRL_MODE6 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRL_CNF6 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRL_MODE7 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRL_CNF7 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOD_CRH  --------------------------------
// SVD Line: 992

unsigned int GPIOD_CRH __AT (0x40011404);



// -------------------------------  Field Item: GPIOD_CRH_MODE8  ----------------------------------
// SVD Line: 1002

//  <item> SFDITEM_FIELD__GPIOD_CRH_MODE8
//    <name> MODE8 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40011404) Port n.8 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRH >> 0) & 0x3), ((GPIOD_CRH = (GPIOD_CRH & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_CRH_CNF8  -----------------------------------
// SVD Line: 1008

//  <item> SFDITEM_FIELD__GPIOD_CRH_CNF8
//    <name> CNF8 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40011404) Port n.8 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRH >> 2) & 0x3), ((GPIOD_CRH = (GPIOD_CRH & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_CRH_MODE9  ----------------------------------
// SVD Line: 1015

//  <item> SFDITEM_FIELD__GPIOD_CRH_MODE9
//    <name> MODE9 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40011404) Port n.9 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRH >> 4) & 0x3), ((GPIOD_CRH = (GPIOD_CRH & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_CRH_CNF9  -----------------------------------
// SVD Line: 1021

//  <item> SFDITEM_FIELD__GPIOD_CRH_CNF9
//    <name> CNF9 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40011404) Port n.9 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRH >> 6) & 0x3), ((GPIOD_CRH = (GPIOD_CRH & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_CRH_MODE10  ----------------------------------
// SVD Line: 1028

//  <item> SFDITEM_FIELD__GPIOD_CRH_MODE10
//    <name> MODE10 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40011404) Port n.10 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRH >> 8) & 0x3), ((GPIOD_CRH = (GPIOD_CRH & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_CRH_CNF10  ----------------------------------
// SVD Line: 1034

//  <item> SFDITEM_FIELD__GPIOD_CRH_CNF10
//    <name> CNF10 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40011404) Port n.10 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRH >> 10) & 0x3), ((GPIOD_CRH = (GPIOD_CRH & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_CRH_MODE11  ----------------------------------
// SVD Line: 1041

//  <item> SFDITEM_FIELD__GPIOD_CRH_MODE11
//    <name> MODE11 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40011404) Port n.11 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRH >> 12) & 0x3), ((GPIOD_CRH = (GPIOD_CRH & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_CRH_CNF11  ----------------------------------
// SVD Line: 1047

//  <item> SFDITEM_FIELD__GPIOD_CRH_CNF11
//    <name> CNF11 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x40011404) Port n.11 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRH >> 14) & 0x3), ((GPIOD_CRH = (GPIOD_CRH & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_CRH_MODE12  ----------------------------------
// SVD Line: 1054

//  <item> SFDITEM_FIELD__GPIOD_CRH_MODE12
//    <name> MODE12 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40011404) Port n.12 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRH >> 16) & 0x3), ((GPIOD_CRH = (GPIOD_CRH & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_CRH_CNF12  ----------------------------------
// SVD Line: 1060

//  <item> SFDITEM_FIELD__GPIOD_CRH_CNF12
//    <name> CNF12 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x40011404) Port n.12 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRH >> 18) & 0x3), ((GPIOD_CRH = (GPIOD_CRH & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_CRH_MODE13  ----------------------------------
// SVD Line: 1067

//  <item> SFDITEM_FIELD__GPIOD_CRH_MODE13
//    <name> MODE13 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40011404) Port n.13 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRH >> 20) & 0x3), ((GPIOD_CRH = (GPIOD_CRH & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_CRH_CNF13  ----------------------------------
// SVD Line: 1073

//  <item> SFDITEM_FIELD__GPIOD_CRH_CNF13
//    <name> CNF13 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x40011404) Port n.13 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRH >> 22) & 0x3), ((GPIOD_CRH = (GPIOD_CRH & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_CRH_MODE14  ----------------------------------
// SVD Line: 1080

//  <item> SFDITEM_FIELD__GPIOD_CRH_MODE14
//    <name> MODE14 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x40011404) Port n.14 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRH >> 24) & 0x3), ((GPIOD_CRH = (GPIOD_CRH & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_CRH_CNF14  ----------------------------------
// SVD Line: 1086

//  <item> SFDITEM_FIELD__GPIOD_CRH_CNF14
//    <name> CNF14 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x40011404) Port n.14 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRH >> 26) & 0x3), ((GPIOD_CRH = (GPIOD_CRH & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_CRH_MODE15  ----------------------------------
// SVD Line: 1093

//  <item> SFDITEM_FIELD__GPIOD_CRH_MODE15
//    <name> MODE15 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x40011404) Port n.15 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRH >> 28) & 0x3), ((GPIOD_CRH = (GPIOD_CRH & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_CRH_CNF15  ----------------------------------
// SVD Line: 1099

//  <item> SFDITEM_FIELD__GPIOD_CRH_CNF15
//    <name> CNF15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x40011404) Port n.15 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRH >> 30) & 0x3), ((GPIOD_CRH = (GPIOD_CRH & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: GPIOD_CRH  -----------------------------------
// SVD Line: 992

//  <rtree> SFDITEM_REG__GPIOD_CRH
//    <name> CRH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011404) Port configuration register high  (GPIOn_CRL) </i>
//    <loc> ( (unsigned int)((GPIOD_CRH >> 0) & 0xFFFFFFFF), ((GPIOD_CRH = (GPIOD_CRH & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_CRH_MODE8 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRH_CNF8 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRH_MODE9 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRH_CNF9 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRH_MODE10 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRH_CNF10 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRH_MODE11 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRH_CNF11 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRH_MODE12 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRH_CNF12 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRH_MODE13 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRH_CNF13 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRH_MODE14 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRH_CNF14 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRH_MODE15 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRH_CNF15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOD_IDR  --------------------------------
// SVD Line: 1108

unsigned int GPIOD_IDR __AT (0x40011408);



// -------------------------------  Field Item: GPIOD_IDR_IDR0  -----------------------------------
// SVD Line: 1118

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR0
//    <name> IDR0 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40011408) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.0..0> IDR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR1  -----------------------------------
// SVD Line: 1124

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR1
//    <name> IDR1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40011408) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.1..1> IDR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR2  -----------------------------------
// SVD Line: 1130

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR2
//    <name> IDR2 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40011408) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.2..2> IDR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR3  -----------------------------------
// SVD Line: 1136

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR3
//    <name> IDR3 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40011408) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.3..3> IDR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR4  -----------------------------------
// SVD Line: 1142

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR4
//    <name> IDR4 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40011408) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.4..4> IDR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR5  -----------------------------------
// SVD Line: 1148

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR5
//    <name> IDR5 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40011408) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.5..5> IDR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR6  -----------------------------------
// SVD Line: 1154

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR6
//    <name> IDR6 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40011408) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.6..6> IDR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR7  -----------------------------------
// SVD Line: 1160

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR7
//    <name> IDR7 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40011408) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.7..7> IDR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR8  -----------------------------------
// SVD Line: 1166

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR8
//    <name> IDR8 </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40011408) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.8..8> IDR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR9  -----------------------------------
// SVD Line: 1172

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR9
//    <name> IDR9 </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40011408) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.9..9> IDR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR10  ----------------------------------
// SVD Line: 1178

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR10
//    <name> IDR10 </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x40011408) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.10..10> IDR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR11  ----------------------------------
// SVD Line: 1184

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR11
//    <name> IDR11 </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x40011408) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.11..11> IDR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR12  ----------------------------------
// SVD Line: 1190

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR12
//    <name> IDR12 </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x40011408) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.12..12> IDR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR13  ----------------------------------
// SVD Line: 1196

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR13
//    <name> IDR13 </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x40011408) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.13..13> IDR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR14  ----------------------------------
// SVD Line: 1202

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR14
//    <name> IDR14 </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x40011408) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.14..14> IDR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR15  ----------------------------------
// SVD Line: 1208

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR15
//    <name> IDR15 </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x40011408) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.15..15> IDR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOD_IDR  -----------------------------------
// SVD Line: 1108

//  <rtree> SFDITEM_REG__GPIOD_IDR
//    <name> IDR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40011408) Port input data register  (GPIOn_IDR) </i>
//    <loc> ( (unsigned int)((GPIOD_IDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR0 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR1 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR2 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR3 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR4 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR5 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR6 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR7 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR8 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR9 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR10 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR11 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR12 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR13 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR14 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOD_ODR  --------------------------------
// SVD Line: 1216

unsigned int GPIOD_ODR __AT (0x4001140C);



// -------------------------------  Field Item: GPIOD_ODR_ODR0  -----------------------------------
// SVD Line: 1226

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR0
//    <name> ODR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001140C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.0..0> ODR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR1  -----------------------------------
// SVD Line: 1232

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR1
//    <name> ODR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4001140C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.1..1> ODR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR2  -----------------------------------
// SVD Line: 1238

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR2
//    <name> ODR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4001140C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.2..2> ODR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR3  -----------------------------------
// SVD Line: 1244

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR3
//    <name> ODR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4001140C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.3..3> ODR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR4  -----------------------------------
// SVD Line: 1250

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR4
//    <name> ODR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4001140C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.4..4> ODR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR5  -----------------------------------
// SVD Line: 1256

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR5
//    <name> ODR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4001140C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.5..5> ODR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR6  -----------------------------------
// SVD Line: 1262

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR6
//    <name> ODR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4001140C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.6..6> ODR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR7  -----------------------------------
// SVD Line: 1268

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR7
//    <name> ODR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4001140C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.7..7> ODR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR8  -----------------------------------
// SVD Line: 1274

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR8
//    <name> ODR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4001140C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.8..8> ODR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR9  -----------------------------------
// SVD Line: 1280

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR9
//    <name> ODR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4001140C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.9..9> ODR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR10  ----------------------------------
// SVD Line: 1286

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR10
//    <name> ODR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4001140C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.10..10> ODR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR11  ----------------------------------
// SVD Line: 1292

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR11
//    <name> ODR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4001140C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.11..11> ODR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR12  ----------------------------------
// SVD Line: 1298

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR12
//    <name> ODR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4001140C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.12..12> ODR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR13  ----------------------------------
// SVD Line: 1304

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR13
//    <name> ODR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4001140C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.13..13> ODR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR14  ----------------------------------
// SVD Line: 1310

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR14
//    <name> ODR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4001140C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.14..14> ODR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR15  ----------------------------------
// SVD Line: 1316

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR15
//    <name> ODR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4001140C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.15..15> ODR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOD_ODR  -----------------------------------
// SVD Line: 1216

//  <rtree> SFDITEM_REG__GPIOD_ODR
//    <name> ODR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001140C) Port output data register  (GPIOn_ODR) </i>
//    <loc> ( (unsigned int)((GPIOD_ODR >> 0) & 0xFFFFFFFF), ((GPIOD_ODR = (GPIOD_ODR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR0 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR1 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR2 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR3 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR4 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR5 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR6 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR7 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR8 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR9 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR10 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR11 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR12 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR13 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR14 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOD_BSRR  -------------------------------
// SVD Line: 1324

unsigned int GPIOD_BSRR __AT (0x40011410);



// -------------------------------  Field Item: GPIOD_BSRR_BS0  -----------------------------------
// SVD Line: 1334

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS0
//    <name> BS0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40011410) Set bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.0..0> BS0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS1  -----------------------------------
// SVD Line: 1340

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS1
//    <name> BS1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40011410) Set bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.1..1> BS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS2  -----------------------------------
// SVD Line: 1346

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS2
//    <name> BS2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40011410) Set bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.2..2> BS2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS3  -----------------------------------
// SVD Line: 1352

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS3
//    <name> BS3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40011410) Set bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.3..3> BS3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS4  -----------------------------------
// SVD Line: 1358

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS4
//    <name> BS4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40011410) Set bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.4..4> BS4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS5  -----------------------------------
// SVD Line: 1364

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS5
//    <name> BS5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40011410) Set bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.5..5> BS5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS6  -----------------------------------
// SVD Line: 1370

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS6
//    <name> BS6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40011410) Set bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.6..6> BS6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS7  -----------------------------------
// SVD Line: 1376

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS7
//    <name> BS7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40011410) Set bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.7..7> BS7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS8  -----------------------------------
// SVD Line: 1382

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS8
//    <name> BS8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x40011410) Set bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.8..8> BS8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS9  -----------------------------------
// SVD Line: 1388

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS9
//    <name> BS9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x40011410) Set bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.9..9> BS9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS10  ----------------------------------
// SVD Line: 1394

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS10
//    <name> BS10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x40011410) Set bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.10..10> BS10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS11  ----------------------------------
// SVD Line: 1400

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS11
//    <name> BS11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x40011410) Set bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.11..11> BS11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS12  ----------------------------------
// SVD Line: 1406

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS12
//    <name> BS12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x40011410) Set bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.12..12> BS12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS13  ----------------------------------
// SVD Line: 1412

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS13
//    <name> BS13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x40011410) Set bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.13..13> BS13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS14  ----------------------------------
// SVD Line: 1418

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS14
//    <name> BS14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x40011410) Set bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.14..14> BS14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS15  ----------------------------------
// SVD Line: 1424

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS15
//    <name> BS15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x40011410) Set bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.15..15> BS15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR0  -----------------------------------
// SVD Line: 1430

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x40011410) Reset bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.16..16> BR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR1  -----------------------------------
// SVD Line: 1436

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x40011410) Reset bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.17..17> BR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR2  -----------------------------------
// SVD Line: 1442

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 18] WO (@ 0x40011410) Reset bit 2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.18..18> BR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR3  -----------------------------------
// SVD Line: 1448

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 19] WO (@ 0x40011410) Reset bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.19..19> BR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR4  -----------------------------------
// SVD Line: 1454

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x40011410) Reset bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.20..20> BR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR5  -----------------------------------
// SVD Line: 1460

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 21] WO (@ 0x40011410) Reset bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.21..21> BR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR6  -----------------------------------
// SVD Line: 1466

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 22] WO (@ 0x40011410) Reset bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.22..22> BR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR7  -----------------------------------
// SVD Line: 1472

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 23] WO (@ 0x40011410) Reset bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.23..23> BR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR8  -----------------------------------
// SVD Line: 1478

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 24] WO (@ 0x40011410) Reset bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.24..24> BR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR9  -----------------------------------
// SVD Line: 1484

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR9
//    <name> BR9 </name>
//    <w> 
//    <i> [Bit 25] WO (@ 0x40011410) Reset bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.25..25> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR10  ----------------------------------
// SVD Line: 1490

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR10
//    <name> BR10 </name>
//    <w> 
//    <i> [Bit 26] WO (@ 0x40011410) Reset bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.26..26> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR11  ----------------------------------
// SVD Line: 1496

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR11
//    <name> BR11 </name>
//    <w> 
//    <i> [Bit 27] WO (@ 0x40011410) Reset bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.27..27> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR12  ----------------------------------
// SVD Line: 1502

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR12
//    <name> BR12 </name>
//    <w> 
//    <i> [Bit 28] WO (@ 0x40011410) Reset bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.28..28> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR13  ----------------------------------
// SVD Line: 1508

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR13
//    <name> BR13 </name>
//    <w> 
//    <i> [Bit 29] WO (@ 0x40011410) Reset bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.29..29> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR14  ----------------------------------
// SVD Line: 1514

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR14
//    <name> BR14 </name>
//    <w> 
//    <i> [Bit 30] WO (@ 0x40011410) Reset bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.30..30> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR15  ----------------------------------
// SVD Line: 1520

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR15
//    <name> BR15 </name>
//    <w> 
//    <i> [Bit 31] WO (@ 0x40011410) Reset bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.31..31> BR15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOD_BSRR  -----------------------------------
// SVD Line: 1324

//  <rtree> SFDITEM_REG__GPIOD_BSRR
//    <name> BSRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40011410) Port bit set/reset register  (GPIOn_BSRR) </i>
//    <loc> ( (unsigned int)((GPIOD_BSRR >> 0) & 0xFFFFFFFF), ((GPIOD_BSRR = (GPIOD_BSRR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS0 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS1 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS2 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS3 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS4 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS5 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS6 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS7 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS8 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS9 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS10 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS11 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS12 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS13 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS14 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS15 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOD_BRR  --------------------------------
// SVD Line: 1528

unsigned int GPIOD_BRR __AT (0x40011414);



// --------------------------------  Field Item: GPIOD_BRR_BR0  -----------------------------------
// SVD Line: 1538

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40011414) Reset bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.0..0> BR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BRR_BR1  -----------------------------------
// SVD Line: 1544

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40011414) Reset bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.1..1> BR1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BRR_BR2  -----------------------------------
// SVD Line: 1550

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40011414) Reset bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.2..2> BR2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BRR_BR3  -----------------------------------
// SVD Line: 1556

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40011414) Reset bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.3..3> BR3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BRR_BR4  -----------------------------------
// SVD Line: 1562

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40011414) Reset bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.4..4> BR4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BRR_BR5  -----------------------------------
// SVD Line: 1568

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40011414) Reset bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.5..5> BR5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BRR_BR6  -----------------------------------
// SVD Line: 1574

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40011414) Reset bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.6..6> BR6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BRR_BR7  -----------------------------------
// SVD Line: 1580

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40011414) Reset bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.7..7> BR7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BRR_BR8  -----------------------------------
// SVD Line: 1586

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x40011414) Reset bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.8..8> BR8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BRR_BR9  -----------------------------------
// SVD Line: 1592

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR9
//    <name> BR9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x40011414) Reset bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.9..9> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BRR_BR10  -----------------------------------
// SVD Line: 1598

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR10
//    <name> BR10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x40011414) Reset bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.10..10> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BRR_BR11  -----------------------------------
// SVD Line: 1604

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR11
//    <name> BR11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x40011414) Reset bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.11..11> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BRR_BR12  -----------------------------------
// SVD Line: 1610

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR12
//    <name> BR12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x40011414) Reset bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.12..12> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BRR_BR13  -----------------------------------
// SVD Line: 1616

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR13
//    <name> BR13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x40011414) Reset bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.13..13> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BRR_BR14  -----------------------------------
// SVD Line: 1622

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR14
//    <name> BR14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x40011414) Reset bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.14..14> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BRR_BR15  -----------------------------------
// SVD Line: 1628

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR15
//    <name> BR15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x40011414) Reset bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.15..15> BR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOD_BRR  -----------------------------------
// SVD Line: 1528

//  <rtree> SFDITEM_REG__GPIOD_BRR
//    <name> BRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40011414) Port bit reset register  (GPIOn_BRR) </i>
//    <loc> ( (unsigned int)((GPIOD_BRR >> 0) & 0xFFFFFFFF), ((GPIOD_BRR = (GPIOD_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOD_LCKR  -------------------------------
// SVD Line: 1636

unsigned int GPIOD_LCKR __AT (0x40011418);



// -------------------------------  Field Item: GPIOD_LCKR_LCK0  ----------------------------------
// SVD Line: 1646

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK0
//    <name> LCK0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40011418) Port A Lock bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.0..0> LCK0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_LCKR_LCK1  ----------------------------------
// SVD Line: 1652

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK1
//    <name> LCK1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40011418) Port A Lock bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.1..1> LCK1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_LCKR_LCK2  ----------------------------------
// SVD Line: 1658

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK2
//    <name> LCK2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40011418) Port A Lock bit 2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.2..2> LCK2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_LCKR_LCK3  ----------------------------------
// SVD Line: 1664

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK3
//    <name> LCK3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40011418) Port A Lock bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.3..3> LCK3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_LCKR_LCK4  ----------------------------------
// SVD Line: 1670

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK4
//    <name> LCK4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40011418) Port A Lock bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.4..4> LCK4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_LCKR_LCK5  ----------------------------------
// SVD Line: 1676

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK5
//    <name> LCK5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40011418) Port A Lock bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.5..5> LCK5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_LCKR_LCK6  ----------------------------------
// SVD Line: 1682

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK6
//    <name> LCK6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40011418) Port A Lock bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.6..6> LCK6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_LCKR_LCK7  ----------------------------------
// SVD Line: 1688

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK7
//    <name> LCK7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40011418) Port A Lock bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.7..7> LCK7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_LCKR_LCK8  ----------------------------------
// SVD Line: 1694

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK8
//    <name> LCK8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40011418) Port A Lock bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.8..8> LCK8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_LCKR_LCK9  ----------------------------------
// SVD Line: 1700

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK9
//    <name> LCK9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40011418) Port A Lock bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.9..9> LCK9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_LCKR_LCK10  ----------------------------------
// SVD Line: 1706

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK10
//    <name> LCK10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40011418) Port A Lock bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.10..10> LCK10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_LCKR_LCK11  ----------------------------------
// SVD Line: 1712

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK11
//    <name> LCK11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40011418) Port A Lock bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.11..11> LCK11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_LCKR_LCK12  ----------------------------------
// SVD Line: 1718

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK12
//    <name> LCK12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40011418) Port A Lock bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.12..12> LCK12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_LCKR_LCK13  ----------------------------------
// SVD Line: 1724

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK13
//    <name> LCK13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40011418) Port A Lock bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.13..13> LCK13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_LCKR_LCK14  ----------------------------------
// SVD Line: 1730

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK14
//    <name> LCK14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40011418) Port A Lock bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.14..14> LCK14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_LCKR_LCK15  ----------------------------------
// SVD Line: 1736

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK15
//    <name> LCK15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40011418) Port A Lock bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.15..15> LCK15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_LCKR_LCKK  ----------------------------------
// SVD Line: 1742

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCKK
//    <name> LCKK </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40011418) Lock key </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.16..16> LCKK
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOD_LCKR  -----------------------------------
// SVD Line: 1636

//  <rtree> SFDITEM_REG__GPIOD_LCKR
//    <name> LCKR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011418) Port configuration lock  register </i>
//    <loc> ( (unsigned int)((GPIOD_LCKR >> 0) & 0xFFFFFFFF), ((GPIOD_LCKR = (GPIOD_LCKR & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK0 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK1 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK2 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK3 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK4 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK5 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK6 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK7 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK8 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK9 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK10 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK11 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK12 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK13 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK14 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK15 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCKK </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOD  -------------------------------------
// SVD Line: 1760

//  <view> GPIOD
//    <name> GPIOD </name>
//    <item> SFDITEM_REG__GPIOD_CRL </item>
//    <item> SFDITEM_REG__GPIOD_CRH </item>
//    <item> SFDITEM_REG__GPIOD_IDR </item>
//    <item> SFDITEM_REG__GPIOD_ODR </item>
//    <item> SFDITEM_REG__GPIOD_BSRR </item>
//    <item> SFDITEM_REG__GPIOD_BRR </item>
//    <item> SFDITEM_REG__GPIOD_LCKR </item>
//  </view>
//  


// ----------------------------  Register Item Address: AFIO_EVCR  --------------------------------
// SVD Line: 1775

unsigned int AFIO_EVCR __AT (0x40010000);



// --------------------------------  Field Item: AFIO_EVCR_PIN  -----------------------------------
// SVD Line: 1785

//  <item> SFDITEM_FIELD__AFIO_EVCR_PIN
//    <name> PIN </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40010000) Pin selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIO_EVCR >> 0) & 0xF), ((AFIO_EVCR = (AFIO_EVCR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIO_EVCR_PORT  -----------------------------------
// SVD Line: 1791

//  <item> SFDITEM_FIELD__AFIO_EVCR_PORT
//    <name> PORT </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40010000) Port selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIO_EVCR >> 4) & 0x7), ((AFIO_EVCR = (AFIO_EVCR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIO_EVCR_EVOE  -----------------------------------
// SVD Line: 1797

//  <item> SFDITEM_FIELD__AFIO_EVCR_EVOE
//    <name> EVOE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40010000) Event Output Enable </i>
//    <check> 
//      <loc> ( (unsigned int) AFIO_EVCR ) </loc>
//      <o.7..7> EVOE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: AFIO_EVCR  -----------------------------------
// SVD Line: 1775

//  <rtree> SFDITEM_REG__AFIO_EVCR
//    <name> EVCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010000) Event Control Register  (AFIO_EVCR) </i>
//    <loc> ( (unsigned int)((AFIO_EVCR >> 0) & 0xFFFFFFFF), ((AFIO_EVCR = (AFIO_EVCR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIO_EVCR_PIN </item>
//    <item> SFDITEM_FIELD__AFIO_EVCR_PORT </item>
//    <item> SFDITEM_FIELD__AFIO_EVCR_EVOE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: AFIO_MAPR  --------------------------------
// SVD Line: 1805

unsigned int AFIO_MAPR __AT (0x40010004);



// ----------------------------  Field Item: AFIO_MAPR_SPI1_REMAP  --------------------------------
// SVD Line: 1814

//  <item> SFDITEM_FIELD__AFIO_MAPR_SPI1_REMAP
//    <name> SPI1_REMAP </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010004) SPI1 remapping </i>
//    <check> 
//      <loc> ( (unsigned int) AFIO_MAPR ) </loc>
//      <o.0..0> SPI1_REMAP
//    </check>
//  </item>
//  


// ----------------------------  Field Item: AFIO_MAPR_I2C1_REMAP  --------------------------------
// SVD Line: 1821

//  <item> SFDITEM_FIELD__AFIO_MAPR_I2C1_REMAP
//    <name> I2C1_REMAP </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010004) I2C1 remapping </i>
//    <check> 
//      <loc> ( (unsigned int) AFIO_MAPR ) </loc>
//      <o.1..1> I2C1_REMAP
//    </check>
//  </item>
//  


// ---------------------------  Field Item: AFIO_MAPR_USART1_REMAP  -------------------------------
// SVD Line: 1828

//  <item> SFDITEM_FIELD__AFIO_MAPR_USART1_REMAP
//    <name> USART1_REMAP </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40010004) USART1 remapping </i>
//    <check> 
//      <loc> ( (unsigned int) AFIO_MAPR ) </loc>
//      <o.2..2> USART1_REMAP
//    </check>
//  </item>
//  


// ---------------------------  Field Item: AFIO_MAPR_USART2_REMAP  -------------------------------
// SVD Line: 1835

//  <item> SFDITEM_FIELD__AFIO_MAPR_USART2_REMAP
//    <name> USART2_REMAP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40010004) USART2 remapping </i>
//    <check> 
//      <loc> ( (unsigned int) AFIO_MAPR ) </loc>
//      <o.3..3> USART2_REMAP
//    </check>
//  </item>
//  


// ---------------------------  Field Item: AFIO_MAPR_USART3_REMAP  -------------------------------
// SVD Line: 1842

//  <item> SFDITEM_FIELD__AFIO_MAPR_USART3_REMAP
//    <name> USART3_REMAP </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40010004) USART3 remapping </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIO_MAPR >> 4) & 0x3), ((AFIO_MAPR = (AFIO_MAPR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: AFIO_MAPR_TIM1_REMAP  --------------------------------
// SVD Line: 1849

//  <item> SFDITEM_FIELD__AFIO_MAPR_TIM1_REMAP
//    <name> TIM1_REMAP </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40010004) TIM1 remapping </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIO_MAPR >> 6) & 0x3), ((AFIO_MAPR = (AFIO_MAPR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: AFIO_MAPR_TIM2_REMAP  --------------------------------
// SVD Line: 1856

//  <item> SFDITEM_FIELD__AFIO_MAPR_TIM2_REMAP
//    <name> TIM2_REMAP </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40010004) TIM2 remapping </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIO_MAPR >> 8) & 0x3), ((AFIO_MAPR = (AFIO_MAPR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: AFIO_MAPR_TIM3_REMAP  --------------------------------
// SVD Line: 1863

//  <item> SFDITEM_FIELD__AFIO_MAPR_TIM3_REMAP
//    <name> TIM3_REMAP </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40010004) TIM3 remapping </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIO_MAPR >> 10) & 0x3), ((AFIO_MAPR = (AFIO_MAPR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: AFIO_MAPR_TIM4_REMAP  --------------------------------
// SVD Line: 1870

//  <item> SFDITEM_FIELD__AFIO_MAPR_TIM4_REMAP
//    <name> TIM4_REMAP </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40010004) TIM4 remapping </i>
//    <check> 
//      <loc> ( (unsigned int) AFIO_MAPR ) </loc>
//      <o.12..12> TIM4_REMAP
//    </check>
//  </item>
//  


// -----------------------------  Field Item: AFIO_MAPR_CAN_REMAP  --------------------------------
// SVD Line: 1877

//  <item> SFDITEM_FIELD__AFIO_MAPR_CAN_REMAP
//    <name> CAN_REMAP </name>
//    <rw> 
//    <i> [Bits 14..13] RW (@ 0x40010004) CAN1 remapping </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIO_MAPR >> 13) & 0x3), ((AFIO_MAPR = (AFIO_MAPR & ~(0x3UL << 13 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 13 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: AFIO_MAPR_PD01_REMAP  --------------------------------
// SVD Line: 1884

//  <item> SFDITEM_FIELD__AFIO_MAPR_PD01_REMAP
//    <name> PD01_REMAP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40010004) Port D0/Port D1 mapping on  OSCIN/OSCOUT </i>
//    <check> 
//      <loc> ( (unsigned int) AFIO_MAPR ) </loc>
//      <o.15..15> PD01_REMAP
//    </check>
//  </item>
//  


// --------------------------  Field Item: AFIO_MAPR_TIM5CH4_IREMAP  ------------------------------
// SVD Line: 1892

//  <item> SFDITEM_FIELD__AFIO_MAPR_TIM5CH4_IREMAP
//    <name> TIM5CH4_IREMAP </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40010004) Set and cleared by  software </i>
//    <check> 
//      <loc> ( (unsigned int) AFIO_MAPR ) </loc>
//      <o.16..16> TIM5CH4_IREMAP
//    </check>
//  </item>
//  


// ------------------------  Field Item: AFIO_MAPR_ADC1_ETRGINJ_REMAP  ----------------------------
// SVD Line: 1900

//  <item> SFDITEM_FIELD__AFIO_MAPR_ADC1_ETRGINJ_REMAP
//    <name> ADC1_ETRGINJ_REMAP </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40010004) ADC 1 External trigger injected  conversion remapping </i>
//    <check> 
//      <loc> ( (unsigned int) AFIO_MAPR ) </loc>
//      <o.17..17> ADC1_ETRGINJ_REMAP
//    </check>
//  </item>
//  


// ------------------------  Field Item: AFIO_MAPR_ADC1_ETRGREG_REMAP  ----------------------------
// SVD Line: 1908

//  <item> SFDITEM_FIELD__AFIO_MAPR_ADC1_ETRGREG_REMAP
//    <name> ADC1_ETRGREG_REMAP </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40010004) ADC 1 external trigger regular  conversion remapping </i>
//    <check> 
//      <loc> ( (unsigned int) AFIO_MAPR ) </loc>
//      <o.18..18> ADC1_ETRGREG_REMAP
//    </check>
//  </item>
//  


// ------------------------  Field Item: AFIO_MAPR_ADC2_ETRGINJ_REMAP  ----------------------------
// SVD Line: 1916

//  <item> SFDITEM_FIELD__AFIO_MAPR_ADC2_ETRGINJ_REMAP
//    <name> ADC2_ETRGINJ_REMAP </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40010004) ADC 2 external trigger injected  conversion remapping </i>
//    <check> 
//      <loc> ( (unsigned int) AFIO_MAPR ) </loc>
//      <o.19..19> ADC2_ETRGINJ_REMAP
//    </check>
//  </item>
//  


// ------------------------  Field Item: AFIO_MAPR_ADC2_ETRGREG_REMAP  ----------------------------
// SVD Line: 1924

//  <item> SFDITEM_FIELD__AFIO_MAPR_ADC2_ETRGREG_REMAP
//    <name> ADC2_ETRGREG_REMAP </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40010004) ADC 2 external trigger regular  conversion remapping </i>
//    <check> 
//      <loc> ( (unsigned int) AFIO_MAPR ) </loc>
//      <o.20..20> ADC2_ETRGREG_REMAP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIO_MAPR_SWJ_CFG  ---------------------------------
// SVD Line: 1932

//  <item> SFDITEM_FIELD__AFIO_MAPR_SWJ_CFG
//    <name> SWJ_CFG </name>
//    <w> 
//    <i> [Bits 26..24] WO (@ 0x40010004) Serial wire JTAG  configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIO_MAPR >> 24) & 0x0), ((AFIO_MAPR = (AFIO_MAPR & ~(0x7UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: AFIO_MAPR  -----------------------------------
// SVD Line: 1805

//  <rtree> SFDITEM_REG__AFIO_MAPR
//    <name> MAPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010004) AF remap and debug I/O configuration  register (AFIO_MAPR) </i>
//    <loc> ( (unsigned int)((AFIO_MAPR >> 0) & 0xFFFFFFFF), ((AFIO_MAPR = (AFIO_MAPR & ~(0x71FFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x71FFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIO_MAPR_SPI1_REMAP </item>
//    <item> SFDITEM_FIELD__AFIO_MAPR_I2C1_REMAP </item>
//    <item> SFDITEM_FIELD__AFIO_MAPR_USART1_REMAP </item>
//    <item> SFDITEM_FIELD__AFIO_MAPR_USART2_REMAP </item>
//    <item> SFDITEM_FIELD__AFIO_MAPR_USART3_REMAP </item>
//    <item> SFDITEM_FIELD__AFIO_MAPR_TIM1_REMAP </item>
//    <item> SFDITEM_FIELD__AFIO_MAPR_TIM2_REMAP </item>
//    <item> SFDITEM_FIELD__AFIO_MAPR_TIM3_REMAP </item>
//    <item> SFDITEM_FIELD__AFIO_MAPR_TIM4_REMAP </item>
//    <item> SFDITEM_FIELD__AFIO_MAPR_CAN_REMAP </item>
//    <item> SFDITEM_FIELD__AFIO_MAPR_PD01_REMAP </item>
//    <item> SFDITEM_FIELD__AFIO_MAPR_TIM5CH4_IREMAP </item>
//    <item> SFDITEM_FIELD__AFIO_MAPR_ADC1_ETRGINJ_REMAP </item>
//    <item> SFDITEM_FIELD__AFIO_MAPR_ADC1_ETRGREG_REMAP </item>
//    <item> SFDITEM_FIELD__AFIO_MAPR_ADC2_ETRGINJ_REMAP </item>
//    <item> SFDITEM_FIELD__AFIO_MAPR_ADC2_ETRGREG_REMAP </item>
//    <item> SFDITEM_FIELD__AFIO_MAPR_SWJ_CFG </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: AFIO_EXTICR1  ------------------------------
// SVD Line: 1942

unsigned int AFIO_EXTICR1 __AT (0x40010008);



// -----------------------------  Field Item: AFIO_EXTICR1_EXTI0  ---------------------------------
// SVD Line: 1952

//  <item> SFDITEM_FIELD__AFIO_EXTICR1_EXTI0
//    <name> EXTI0 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40010008) EXTI0 configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIO_EXTICR1 >> 0) & 0xF), ((AFIO_EXTICR1 = (AFIO_EXTICR1 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: AFIO_EXTICR1_EXTI1  ---------------------------------
// SVD Line: 1958

//  <item> SFDITEM_FIELD__AFIO_EXTICR1_EXTI1
//    <name> EXTI1 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40010008) EXTI1 configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIO_EXTICR1 >> 4) & 0xF), ((AFIO_EXTICR1 = (AFIO_EXTICR1 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: AFIO_EXTICR1_EXTI2  ---------------------------------
// SVD Line: 1964

//  <item> SFDITEM_FIELD__AFIO_EXTICR1_EXTI2
//    <name> EXTI2 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40010008) EXTI2 configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIO_EXTICR1 >> 8) & 0xF), ((AFIO_EXTICR1 = (AFIO_EXTICR1 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: AFIO_EXTICR1_EXTI3  ---------------------------------
// SVD Line: 1970

//  <item> SFDITEM_FIELD__AFIO_EXTICR1_EXTI3
//    <name> EXTI3 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40010008) EXTI3 configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIO_EXTICR1 >> 12) & 0xF), ((AFIO_EXTICR1 = (AFIO_EXTICR1 & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: AFIO_EXTICR1  ----------------------------------
// SVD Line: 1942

//  <rtree> SFDITEM_REG__AFIO_EXTICR1
//    <name> EXTICR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010008) External interrupt configuration register 1  (AFIO_EXTICR1) </i>
//    <loc> ( (unsigned int)((AFIO_EXTICR1 >> 0) & 0xFFFFFFFF), ((AFIO_EXTICR1 = (AFIO_EXTICR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIO_EXTICR1_EXTI0 </item>
//    <item> SFDITEM_FIELD__AFIO_EXTICR1_EXTI1 </item>
//    <item> SFDITEM_FIELD__AFIO_EXTICR1_EXTI2 </item>
//    <item> SFDITEM_FIELD__AFIO_EXTICR1_EXTI3 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: AFIO_EXTICR2  ------------------------------
// SVD Line: 1978

unsigned int AFIO_EXTICR2 __AT (0x4001000C);



// -----------------------------  Field Item: AFIO_EXTICR2_EXTI4  ---------------------------------
// SVD Line: 1988

//  <item> SFDITEM_FIELD__AFIO_EXTICR2_EXTI4
//    <name> EXTI4 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x4001000C) EXTI4 configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIO_EXTICR2 >> 0) & 0xF), ((AFIO_EXTICR2 = (AFIO_EXTICR2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: AFIO_EXTICR2_EXTI5  ---------------------------------
// SVD Line: 1994

//  <item> SFDITEM_FIELD__AFIO_EXTICR2_EXTI5
//    <name> EXTI5 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x4001000C) EXTI5 configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIO_EXTICR2 >> 4) & 0xF), ((AFIO_EXTICR2 = (AFIO_EXTICR2 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: AFIO_EXTICR2_EXTI6  ---------------------------------
// SVD Line: 2000

//  <item> SFDITEM_FIELD__AFIO_EXTICR2_EXTI6
//    <name> EXTI6 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x4001000C) EXTI6 configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIO_EXTICR2 >> 8) & 0xF), ((AFIO_EXTICR2 = (AFIO_EXTICR2 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: AFIO_EXTICR2_EXTI7  ---------------------------------
// SVD Line: 2006

//  <item> SFDITEM_FIELD__AFIO_EXTICR2_EXTI7
//    <name> EXTI7 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x4001000C) EXTI7 configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIO_EXTICR2 >> 12) & 0xF), ((AFIO_EXTICR2 = (AFIO_EXTICR2 & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: AFIO_EXTICR2  ----------------------------------
// SVD Line: 1978

//  <rtree> SFDITEM_REG__AFIO_EXTICR2
//    <name> EXTICR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001000C) External interrupt configuration register 2  (AFIO_EXTICR2) </i>
//    <loc> ( (unsigned int)((AFIO_EXTICR2 >> 0) & 0xFFFFFFFF), ((AFIO_EXTICR2 = (AFIO_EXTICR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIO_EXTICR2_EXTI4 </item>
//    <item> SFDITEM_FIELD__AFIO_EXTICR2_EXTI5 </item>
//    <item> SFDITEM_FIELD__AFIO_EXTICR2_EXTI6 </item>
//    <item> SFDITEM_FIELD__AFIO_EXTICR2_EXTI7 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: AFIO_EXTICR3  ------------------------------
// SVD Line: 2014

unsigned int AFIO_EXTICR3 __AT (0x40010010);



// -----------------------------  Field Item: AFIO_EXTICR3_EXTI8  ---------------------------------
// SVD Line: 2024

//  <item> SFDITEM_FIELD__AFIO_EXTICR3_EXTI8
//    <name> EXTI8 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40010010) EXTI8 configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIO_EXTICR3 >> 0) & 0xF), ((AFIO_EXTICR3 = (AFIO_EXTICR3 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: AFIO_EXTICR3_EXTI9  ---------------------------------
// SVD Line: 2030

//  <item> SFDITEM_FIELD__AFIO_EXTICR3_EXTI9
//    <name> EXTI9 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40010010) EXTI9 configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIO_EXTICR3 >> 4) & 0xF), ((AFIO_EXTICR3 = (AFIO_EXTICR3 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: AFIO_EXTICR3_EXTI10  --------------------------------
// SVD Line: 2036

//  <item> SFDITEM_FIELD__AFIO_EXTICR3_EXTI10
//    <name> EXTI10 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40010010) EXTI10 configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIO_EXTICR3 >> 8) & 0xF), ((AFIO_EXTICR3 = (AFIO_EXTICR3 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: AFIO_EXTICR3_EXTI11  --------------------------------
// SVD Line: 2042

//  <item> SFDITEM_FIELD__AFIO_EXTICR3_EXTI11
//    <name> EXTI11 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40010010) EXTI11 configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIO_EXTICR3 >> 12) & 0xF), ((AFIO_EXTICR3 = (AFIO_EXTICR3 & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: AFIO_EXTICR3  ----------------------------------
// SVD Line: 2014

//  <rtree> SFDITEM_REG__AFIO_EXTICR3
//    <name> EXTICR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010010) External interrupt configuration register 3  (AFIO_EXTICR3) </i>
//    <loc> ( (unsigned int)((AFIO_EXTICR3 >> 0) & 0xFFFFFFFF), ((AFIO_EXTICR3 = (AFIO_EXTICR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIO_EXTICR3_EXTI8 </item>
//    <item> SFDITEM_FIELD__AFIO_EXTICR3_EXTI9 </item>
//    <item> SFDITEM_FIELD__AFIO_EXTICR3_EXTI10 </item>
//    <item> SFDITEM_FIELD__AFIO_EXTICR3_EXTI11 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: AFIO_EXTICR4  ------------------------------
// SVD Line: 2050

unsigned int AFIO_EXTICR4 __AT (0x40010014);



// -----------------------------  Field Item: AFIO_EXTICR4_EXTI12  --------------------------------
// SVD Line: 2060

//  <item> SFDITEM_FIELD__AFIO_EXTICR4_EXTI12
//    <name> EXTI12 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40010014) EXTI12 configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIO_EXTICR4 >> 0) & 0xF), ((AFIO_EXTICR4 = (AFIO_EXTICR4 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: AFIO_EXTICR4_EXTI13  --------------------------------
// SVD Line: 2066

//  <item> SFDITEM_FIELD__AFIO_EXTICR4_EXTI13
//    <name> EXTI13 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40010014) EXTI13 configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIO_EXTICR4 >> 4) & 0xF), ((AFIO_EXTICR4 = (AFIO_EXTICR4 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: AFIO_EXTICR4_EXTI14  --------------------------------
// SVD Line: 2072

//  <item> SFDITEM_FIELD__AFIO_EXTICR4_EXTI14
//    <name> EXTI14 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40010014) EXTI14 configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIO_EXTICR4 >> 8) & 0xF), ((AFIO_EXTICR4 = (AFIO_EXTICR4 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: AFIO_EXTICR4_EXTI15  --------------------------------
// SVD Line: 2078

//  <item> SFDITEM_FIELD__AFIO_EXTICR4_EXTI15
//    <name> EXTI15 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40010014) EXTI15 configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIO_EXTICR4 >> 12) & 0xF), ((AFIO_EXTICR4 = (AFIO_EXTICR4 & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: AFIO_EXTICR4  ----------------------------------
// SVD Line: 2050

//  <rtree> SFDITEM_REG__AFIO_EXTICR4
//    <name> EXTICR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010014) External interrupt configuration register 4  (AFIO_EXTICR4) </i>
//    <loc> ( (unsigned int)((AFIO_EXTICR4 >> 0) & 0xFFFFFFFF), ((AFIO_EXTICR4 = (AFIO_EXTICR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIO_EXTICR4_EXTI12 </item>
//    <item> SFDITEM_FIELD__AFIO_EXTICR4_EXTI13 </item>
//    <item> SFDITEM_FIELD__AFIO_EXTICR4_EXTI14 </item>
//    <item> SFDITEM_FIELD__AFIO_EXTICR4_EXTI15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: AFIO_MAPR2  -------------------------------
// SVD Line: 2086

unsigned int AFIO_MAPR2 __AT (0x4001001C);



// ----------------------------  Field Item: AFIO_MAPR2_TIM9_REMAP  -------------------------------
// SVD Line: 2096

//  <item> SFDITEM_FIELD__AFIO_MAPR2_TIM9_REMAP
//    <name> TIM9_REMAP </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4001001C) TIM9 remapping </i>
//    <check> 
//      <loc> ( (unsigned int) AFIO_MAPR2 ) </loc>
//      <o.5..5> TIM9_REMAP
//    </check>
//  </item>
//  


// ---------------------------  Field Item: AFIO_MAPR2_TIM10_REMAP  -------------------------------
// SVD Line: 2102

//  <item> SFDITEM_FIELD__AFIO_MAPR2_TIM10_REMAP
//    <name> TIM10_REMAP </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4001001C) TIM10 remapping </i>
//    <check> 
//      <loc> ( (unsigned int) AFIO_MAPR2 ) </loc>
//      <o.6..6> TIM10_REMAP
//    </check>
//  </item>
//  


// ---------------------------  Field Item: AFIO_MAPR2_TIM11_REMAP  -------------------------------
// SVD Line: 2108

//  <item> SFDITEM_FIELD__AFIO_MAPR2_TIM11_REMAP
//    <name> TIM11_REMAP </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4001001C) TIM11 remapping </i>
//    <check> 
//      <loc> ( (unsigned int) AFIO_MAPR2 ) </loc>
//      <o.7..7> TIM11_REMAP
//    </check>
//  </item>
//  


// ---------------------------  Field Item: AFIO_MAPR2_TIM13_REMAP  -------------------------------
// SVD Line: 2114

//  <item> SFDITEM_FIELD__AFIO_MAPR2_TIM13_REMAP
//    <name> TIM13_REMAP </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4001001C) TIM13 remapping </i>
//    <check> 
//      <loc> ( (unsigned int) AFIO_MAPR2 ) </loc>
//      <o.8..8> TIM13_REMAP
//    </check>
//  </item>
//  


// ---------------------------  Field Item: AFIO_MAPR2_TIM14_REMAP  -------------------------------
// SVD Line: 2120

//  <item> SFDITEM_FIELD__AFIO_MAPR2_TIM14_REMAP
//    <name> TIM14_REMAP </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4001001C) TIM14 remapping </i>
//    <check> 
//      <loc> ( (unsigned int) AFIO_MAPR2 ) </loc>
//      <o.9..9> TIM14_REMAP
//    </check>
//  </item>
//  


// ----------------------------  Field Item: AFIO_MAPR2_FSMC_NADV  --------------------------------
// SVD Line: 2126

//  <item> SFDITEM_FIELD__AFIO_MAPR2_FSMC_NADV
//    <name> FSMC_NADV </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4001001C) NADV connect/disconnect </i>
//    <check> 
//      <loc> ( (unsigned int) AFIO_MAPR2 ) </loc>
//      <o.10..10> FSMC_NADV
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: AFIO_MAPR2  -----------------------------------
// SVD Line: 2086

//  <rtree> SFDITEM_REG__AFIO_MAPR2
//    <name> MAPR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001001C) AF remap and debug I/O configuration  register </i>
//    <loc> ( (unsigned int)((AFIO_MAPR2 >> 0) & 0xFFFFFFFF), ((AFIO_MAPR2 = (AFIO_MAPR2 & ~(0x7E0UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7E0) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIO_MAPR2_TIM9_REMAP </item>
//    <item> SFDITEM_FIELD__AFIO_MAPR2_TIM10_REMAP </item>
//    <item> SFDITEM_FIELD__AFIO_MAPR2_TIM11_REMAP </item>
//    <item> SFDITEM_FIELD__AFIO_MAPR2_TIM13_REMAP </item>
//    <item> SFDITEM_FIELD__AFIO_MAPR2_TIM14_REMAP </item>
//    <item> SFDITEM_FIELD__AFIO_MAPR2_FSMC_NADV </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: AFIO  -------------------------------------
// SVD Line: 1764

//  <view> AFIO
//    <name> AFIO </name>
//    <item> SFDITEM_REG__AFIO_EVCR </item>
//    <item> SFDITEM_REG__AFIO_MAPR </item>
//    <item> SFDITEM_REG__AFIO_EXTICR1 </item>
//    <item> SFDITEM_REG__AFIO_EXTICR2 </item>
//    <item> SFDITEM_REG__AFIO_EXTICR3 </item>
//    <item> SFDITEM_REG__AFIO_EXTICR4 </item>
//    <item> SFDITEM_REG__AFIO_MAPR2 </item>
//  </view>
//  


// -----------------------------  Register Item Address: EXTI_IMR  --------------------------------
// SVD Line: 2187

unsigned int EXTI_IMR __AT (0x40010400);



// --------------------------------  Field Item: EXTI_IMR_MR0  ------------------------------------
// SVD Line: 2197

//  <item> SFDITEM_FIELD__EXTI_IMR_MR0
//    <name> MR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010400) Interrupt Mask on line 0 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.0..0> MR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_MR1  ------------------------------------
// SVD Line: 2203

//  <item> SFDITEM_FIELD__EXTI_IMR_MR1
//    <name> MR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010400) Interrupt Mask on line 1 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.1..1> MR1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_MR2  ------------------------------------
// SVD Line: 2209

//  <item> SFDITEM_FIELD__EXTI_IMR_MR2
//    <name> MR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40010400) Interrupt Mask on line 2 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.2..2> MR2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_MR3  ------------------------------------
// SVD Line: 2215

//  <item> SFDITEM_FIELD__EXTI_IMR_MR3
//    <name> MR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40010400) Interrupt Mask on line 3 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.3..3> MR3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_MR4  ------------------------------------
// SVD Line: 2221

//  <item> SFDITEM_FIELD__EXTI_IMR_MR4
//    <name> MR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40010400) Interrupt Mask on line 4 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.4..4> MR4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_MR5  ------------------------------------
// SVD Line: 2227

//  <item> SFDITEM_FIELD__EXTI_IMR_MR5
//    <name> MR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40010400) Interrupt Mask on line 5 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.5..5> MR5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_MR6  ------------------------------------
// SVD Line: 2233

//  <item> SFDITEM_FIELD__EXTI_IMR_MR6
//    <name> MR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40010400) Interrupt Mask on line 6 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.6..6> MR6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_MR7  ------------------------------------
// SVD Line: 2239

//  <item> SFDITEM_FIELD__EXTI_IMR_MR7
//    <name> MR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40010400) Interrupt Mask on line 7 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.7..7> MR7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_MR8  ------------------------------------
// SVD Line: 2245

//  <item> SFDITEM_FIELD__EXTI_IMR_MR8
//    <name> MR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40010400) Interrupt Mask on line 8 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.8..8> MR8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_MR9  ------------------------------------
// SVD Line: 2251

//  <item> SFDITEM_FIELD__EXTI_IMR_MR9
//    <name> MR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40010400) Interrupt Mask on line 9 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.9..9> MR9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_MR10  -----------------------------------
// SVD Line: 2257

//  <item> SFDITEM_FIELD__EXTI_IMR_MR10
//    <name> MR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40010400) Interrupt Mask on line 10 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.10..10> MR10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_MR11  -----------------------------------
// SVD Line: 2263

//  <item> SFDITEM_FIELD__EXTI_IMR_MR11
//    <name> MR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40010400) Interrupt Mask on line 11 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.11..11> MR11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_MR12  -----------------------------------
// SVD Line: 2269

//  <item> SFDITEM_FIELD__EXTI_IMR_MR12
//    <name> MR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40010400) Interrupt Mask on line 12 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.12..12> MR12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_MR13  -----------------------------------
// SVD Line: 2275

//  <item> SFDITEM_FIELD__EXTI_IMR_MR13
//    <name> MR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40010400) Interrupt Mask on line 13 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.13..13> MR13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_MR14  -----------------------------------
// SVD Line: 2281

//  <item> SFDITEM_FIELD__EXTI_IMR_MR14
//    <name> MR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40010400) Interrupt Mask on line 14 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.14..14> MR14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_MR15  -----------------------------------
// SVD Line: 2287

//  <item> SFDITEM_FIELD__EXTI_IMR_MR15
//    <name> MR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40010400) Interrupt Mask on line 15 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.15..15> MR15
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_MR16  -----------------------------------
// SVD Line: 2293

//  <item> SFDITEM_FIELD__EXTI_IMR_MR16
//    <name> MR16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40010400) Interrupt Mask on line 16 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.16..16> MR16
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_MR17  -----------------------------------
// SVD Line: 2299

//  <item> SFDITEM_FIELD__EXTI_IMR_MR17
//    <name> MR17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40010400) Interrupt Mask on line 17 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.17..17> MR17
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_MR18  -----------------------------------
// SVD Line: 2305

//  <item> SFDITEM_FIELD__EXTI_IMR_MR18
//    <name> MR18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40010400) Interrupt Mask on line 18 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.18..18> MR18
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTI_IMR  ------------------------------------
// SVD Line: 2187

//  <rtree> SFDITEM_REG__EXTI_IMR
//    <name> IMR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010400) Interrupt mask register  (EXTI_IMR) </i>
//    <loc> ( (unsigned int)((EXTI_IMR >> 0) & 0xFFFFFFFF), ((EXTI_IMR = (EXTI_IMR & ~(0x7FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_IMR_MR0 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_MR1 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_MR2 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_MR3 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_MR4 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_MR5 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_MR6 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_MR7 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_MR8 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_MR9 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_MR10 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_MR11 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_MR12 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_MR13 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_MR14 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_MR15 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_MR16 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_MR17 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_MR18 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: EXTI_EMR  --------------------------------
// SVD Line: 2313

unsigned int EXTI_EMR __AT (0x40010404);



// --------------------------------  Field Item: EXTI_EMR_MR0  ------------------------------------
// SVD Line: 2322

//  <item> SFDITEM_FIELD__EXTI_EMR_MR0
//    <name> MR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010404) Event Mask on line 0 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.0..0> MR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_MR1  ------------------------------------
// SVD Line: 2328

//  <item> SFDITEM_FIELD__EXTI_EMR_MR1
//    <name> MR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010404) Event Mask on line 1 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.1..1> MR1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_MR2  ------------------------------------
// SVD Line: 2334

//  <item> SFDITEM_FIELD__EXTI_EMR_MR2
//    <name> MR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40010404) Event Mask on line 2 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.2..2> MR2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_MR3  ------------------------------------
// SVD Line: 2340

//  <item> SFDITEM_FIELD__EXTI_EMR_MR3
//    <name> MR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40010404) Event Mask on line 3 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.3..3> MR3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_MR4  ------------------------------------
// SVD Line: 2346

//  <item> SFDITEM_FIELD__EXTI_EMR_MR4
//    <name> MR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40010404) Event Mask on line 4 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.4..4> MR4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_MR5  ------------------------------------
// SVD Line: 2352

//  <item> SFDITEM_FIELD__EXTI_EMR_MR5
//    <name> MR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40010404) Event Mask on line 5 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.5..5> MR5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_MR6  ------------------------------------
// SVD Line: 2358

//  <item> SFDITEM_FIELD__EXTI_EMR_MR6
//    <name> MR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40010404) Event Mask on line 6 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.6..6> MR6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_MR7  ------------------------------------
// SVD Line: 2364

//  <item> SFDITEM_FIELD__EXTI_EMR_MR7
//    <name> MR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40010404) Event Mask on line 7 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.7..7> MR7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_MR8  ------------------------------------
// SVD Line: 2370

//  <item> SFDITEM_FIELD__EXTI_EMR_MR8
//    <name> MR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40010404) Event Mask on line 8 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.8..8> MR8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_MR9  ------------------------------------
// SVD Line: 2376

//  <item> SFDITEM_FIELD__EXTI_EMR_MR9
//    <name> MR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40010404) Event Mask on line 9 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.9..9> MR9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_MR10  -----------------------------------
// SVD Line: 2382

//  <item> SFDITEM_FIELD__EXTI_EMR_MR10
//    <name> MR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40010404) Event Mask on line 10 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.10..10> MR10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_MR11  -----------------------------------
// SVD Line: 2388

//  <item> SFDITEM_FIELD__EXTI_EMR_MR11
//    <name> MR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40010404) Event Mask on line 11 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.11..11> MR11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_MR12  -----------------------------------
// SVD Line: 2394

//  <item> SFDITEM_FIELD__EXTI_EMR_MR12
//    <name> MR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40010404) Event Mask on line 12 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.12..12> MR12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_MR13  -----------------------------------
// SVD Line: 2400

//  <item> SFDITEM_FIELD__EXTI_EMR_MR13
//    <name> MR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40010404) Event Mask on line 13 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.13..13> MR13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_MR14  -----------------------------------
// SVD Line: 2406

//  <item> SFDITEM_FIELD__EXTI_EMR_MR14
//    <name> MR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40010404) Event Mask on line 14 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.14..14> MR14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_MR15  -----------------------------------
// SVD Line: 2412

//  <item> SFDITEM_FIELD__EXTI_EMR_MR15
//    <name> MR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40010404) Event Mask on line 15 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.15..15> MR15
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_MR16  -----------------------------------
// SVD Line: 2418

//  <item> SFDITEM_FIELD__EXTI_EMR_MR16
//    <name> MR16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40010404) Event Mask on line 16 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.16..16> MR16
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_MR17  -----------------------------------
// SVD Line: 2424

//  <item> SFDITEM_FIELD__EXTI_EMR_MR17
//    <name> MR17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40010404) Event Mask on line 17 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.17..17> MR17
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_MR18  -----------------------------------
// SVD Line: 2430

//  <item> SFDITEM_FIELD__EXTI_EMR_MR18
//    <name> MR18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40010404) Event Mask on line 18 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.18..18> MR18
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTI_EMR  ------------------------------------
// SVD Line: 2313

//  <rtree> SFDITEM_REG__EXTI_EMR
//    <name> EMR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010404) Event mask register (EXTI_EMR) </i>
//    <loc> ( (unsigned int)((EXTI_EMR >> 0) & 0xFFFFFFFF), ((EXTI_EMR = (EXTI_EMR & ~(0x7FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_EMR_MR0 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_MR1 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_MR2 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_MR3 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_MR4 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_MR5 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_MR6 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_MR7 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_MR8 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_MR9 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_MR10 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_MR11 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_MR12 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_MR13 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_MR14 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_MR15 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_MR16 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_MR17 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_MR18 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: EXTI_RTSR  --------------------------------
// SVD Line: 2438

unsigned int EXTI_RTSR __AT (0x40010408);



// --------------------------------  Field Item: EXTI_RTSR_TR0  -----------------------------------
// SVD Line: 2448

//  <item> SFDITEM_FIELD__EXTI_RTSR_TR0
//    <name> TR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010408) Rising trigger event configuration of  line 0 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.0..0> TR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_RTSR_TR1  -----------------------------------
// SVD Line: 2455

//  <item> SFDITEM_FIELD__EXTI_RTSR_TR1
//    <name> TR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010408) Rising trigger event configuration of  line 1 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.1..1> TR1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_RTSR_TR2  -----------------------------------
// SVD Line: 2462

//  <item> SFDITEM_FIELD__EXTI_RTSR_TR2
//    <name> TR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40010408) Rising trigger event configuration of  line 2 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.2..2> TR2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_RTSR_TR3  -----------------------------------
// SVD Line: 2469

//  <item> SFDITEM_FIELD__EXTI_RTSR_TR3
//    <name> TR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40010408) Rising trigger event configuration of  line 3 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.3..3> TR3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_RTSR_TR4  -----------------------------------
// SVD Line: 2476

//  <item> SFDITEM_FIELD__EXTI_RTSR_TR4
//    <name> TR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40010408) Rising trigger event configuration of  line 4 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.4..4> TR4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_RTSR_TR5  -----------------------------------
// SVD Line: 2483

//  <item> SFDITEM_FIELD__EXTI_RTSR_TR5
//    <name> TR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40010408) Rising trigger event configuration of  line 5 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.5..5> TR5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_RTSR_TR6  -----------------------------------
// SVD Line: 2490

//  <item> SFDITEM_FIELD__EXTI_RTSR_TR6
//    <name> TR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40010408) Rising trigger event configuration of  line 6 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.6..6> TR6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_RTSR_TR7  -----------------------------------
// SVD Line: 2497

//  <item> SFDITEM_FIELD__EXTI_RTSR_TR7
//    <name> TR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40010408) Rising trigger event configuration of  line 7 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.7..7> TR7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_RTSR_TR8  -----------------------------------
// SVD Line: 2504

//  <item> SFDITEM_FIELD__EXTI_RTSR_TR8
//    <name> TR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40010408) Rising trigger event configuration of  line 8 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.8..8> TR8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_RTSR_TR9  -----------------------------------
// SVD Line: 2511

//  <item> SFDITEM_FIELD__EXTI_RTSR_TR9
//    <name> TR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40010408) Rising trigger event configuration of  line 9 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.9..9> TR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR_TR10  -----------------------------------
// SVD Line: 2518

//  <item> SFDITEM_FIELD__EXTI_RTSR_TR10
//    <name> TR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40010408) Rising trigger event configuration of  line 10 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.10..10> TR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR_TR11  -----------------------------------
// SVD Line: 2525

//  <item> SFDITEM_FIELD__EXTI_RTSR_TR11
//    <name> TR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40010408) Rising trigger event configuration of  line 11 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.11..11> TR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR_TR12  -----------------------------------
// SVD Line: 2532

//  <item> SFDITEM_FIELD__EXTI_RTSR_TR12
//    <name> TR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40010408) Rising trigger event configuration of  line 12 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.12..12> TR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR_TR13  -----------------------------------
// SVD Line: 2539

//  <item> SFDITEM_FIELD__EXTI_RTSR_TR13
//    <name> TR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40010408) Rising trigger event configuration of  line 13 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.13..13> TR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR_TR14  -----------------------------------
// SVD Line: 2546

//  <item> SFDITEM_FIELD__EXTI_RTSR_TR14
//    <name> TR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40010408) Rising trigger event configuration of  line 14 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.14..14> TR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR_TR15  -----------------------------------
// SVD Line: 2553

//  <item> SFDITEM_FIELD__EXTI_RTSR_TR15
//    <name> TR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40010408) Rising trigger event configuration of  line 15 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.15..15> TR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR_TR16  -----------------------------------
// SVD Line: 2560

//  <item> SFDITEM_FIELD__EXTI_RTSR_TR16
//    <name> TR16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40010408) Rising trigger event configuration of  line 16 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.16..16> TR16
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR_TR17  -----------------------------------
// SVD Line: 2567

//  <item> SFDITEM_FIELD__EXTI_RTSR_TR17
//    <name> TR17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40010408) Rising trigger event configuration of  line 17 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.17..17> TR17
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR_TR18  -----------------------------------
// SVD Line: 2574

//  <item> SFDITEM_FIELD__EXTI_RTSR_TR18
//    <name> TR18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40010408) Rising trigger event configuration of  line 18 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.18..18> TR18
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTI_RTSR  -----------------------------------
// SVD Line: 2438

//  <rtree> SFDITEM_REG__EXTI_RTSR
//    <name> RTSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010408) Rising Trigger selection register  (EXTI_RTSR) </i>
//    <loc> ( (unsigned int)((EXTI_RTSR >> 0) & 0xFFFFFFFF), ((EXTI_RTSR = (EXTI_RTSR & ~(0x7FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_RTSR_TR0 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_TR1 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_TR2 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_TR3 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_TR4 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_TR5 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_TR6 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_TR7 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_TR8 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_TR9 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_TR10 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_TR11 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_TR12 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_TR13 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_TR14 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_TR15 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_TR16 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_TR17 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_TR18 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: EXTI_FTSR  --------------------------------
// SVD Line: 2583

unsigned int EXTI_FTSR __AT (0x4001040C);



// --------------------------------  Field Item: EXTI_FTSR_TR0  -----------------------------------
// SVD Line: 2593

//  <item> SFDITEM_FIELD__EXTI_FTSR_TR0
//    <name> TR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001040C) Falling trigger event configuration of  line 0 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.0..0> TR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_FTSR_TR1  -----------------------------------
// SVD Line: 2600

//  <item> SFDITEM_FIELD__EXTI_FTSR_TR1
//    <name> TR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4001040C) Falling trigger event configuration of  line 1 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.1..1> TR1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_FTSR_TR2  -----------------------------------
// SVD Line: 2607

//  <item> SFDITEM_FIELD__EXTI_FTSR_TR2
//    <name> TR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4001040C) Falling trigger event configuration of  line 2 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.2..2> TR2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_FTSR_TR3  -----------------------------------
// SVD Line: 2614

//  <item> SFDITEM_FIELD__EXTI_FTSR_TR3
//    <name> TR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4001040C) Falling trigger event configuration of  line 3 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.3..3> TR3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_FTSR_TR4  -----------------------------------
// SVD Line: 2621

//  <item> SFDITEM_FIELD__EXTI_FTSR_TR4
//    <name> TR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4001040C) Falling trigger event configuration of  line 4 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.4..4> TR4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_FTSR_TR5  -----------------------------------
// SVD Line: 2628

//  <item> SFDITEM_FIELD__EXTI_FTSR_TR5
//    <name> TR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4001040C) Falling trigger event configuration of  line 5 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.5..5> TR5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_FTSR_TR6  -----------------------------------
// SVD Line: 2635

//  <item> SFDITEM_FIELD__EXTI_FTSR_TR6
//    <name> TR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4001040C) Falling trigger event configuration of  line 6 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.6..6> TR6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_FTSR_TR7  -----------------------------------
// SVD Line: 2642

//  <item> SFDITEM_FIELD__EXTI_FTSR_TR7
//    <name> TR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4001040C) Falling trigger event configuration of  line 7 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.7..7> TR7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_FTSR_TR8  -----------------------------------
// SVD Line: 2649

//  <item> SFDITEM_FIELD__EXTI_FTSR_TR8
//    <name> TR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4001040C) Falling trigger event configuration of  line 8 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.8..8> TR8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_FTSR_TR9  -----------------------------------
// SVD Line: 2656

//  <item> SFDITEM_FIELD__EXTI_FTSR_TR9
//    <name> TR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4001040C) Falling trigger event configuration of  line 9 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.9..9> TR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR_TR10  -----------------------------------
// SVD Line: 2663

//  <item> SFDITEM_FIELD__EXTI_FTSR_TR10
//    <name> TR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4001040C) Falling trigger event configuration of  line 10 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.10..10> TR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR_TR11  -----------------------------------
// SVD Line: 2670

//  <item> SFDITEM_FIELD__EXTI_FTSR_TR11
//    <name> TR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4001040C) Falling trigger event configuration of  line 11 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.11..11> TR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR_TR12  -----------------------------------
// SVD Line: 2677

//  <item> SFDITEM_FIELD__EXTI_FTSR_TR12
//    <name> TR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4001040C) Falling trigger event configuration of  line 12 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.12..12> TR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR_TR13  -----------------------------------
// SVD Line: 2684

//  <item> SFDITEM_FIELD__EXTI_FTSR_TR13
//    <name> TR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4001040C) Falling trigger event configuration of  line 13 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.13..13> TR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR_TR14  -----------------------------------
// SVD Line: 2691

//  <item> SFDITEM_FIELD__EXTI_FTSR_TR14
//    <name> TR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4001040C) Falling trigger event configuration of  line 14 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.14..14> TR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR_TR15  -----------------------------------
// SVD Line: 2698

//  <item> SFDITEM_FIELD__EXTI_FTSR_TR15
//    <name> TR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4001040C) Falling trigger event configuration of  line 15 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.15..15> TR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR_TR16  -----------------------------------
// SVD Line: 2705

//  <item> SFDITEM_FIELD__EXTI_FTSR_TR16
//    <name> TR16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4001040C) Falling trigger event configuration of  line 16 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.16..16> TR16
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR_TR17  -----------------------------------
// SVD Line: 2712

//  <item> SFDITEM_FIELD__EXTI_FTSR_TR17
//    <name> TR17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x4001040C) Falling trigger event configuration of  line 17 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.17..17> TR17
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR_TR18  -----------------------------------
// SVD Line: 2719

//  <item> SFDITEM_FIELD__EXTI_FTSR_TR18
//    <name> TR18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x4001040C) Falling trigger event configuration of  line 18 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.18..18> TR18
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTI_FTSR  -----------------------------------
// SVD Line: 2583

//  <rtree> SFDITEM_REG__EXTI_FTSR
//    <name> FTSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001040C) Falling Trigger selection register  (EXTI_FTSR) </i>
//    <loc> ( (unsigned int)((EXTI_FTSR >> 0) & 0xFFFFFFFF), ((EXTI_FTSR = (EXTI_FTSR & ~(0x7FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_FTSR_TR0 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_TR1 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_TR2 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_TR3 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_TR4 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_TR5 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_TR6 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_TR7 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_TR8 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_TR9 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_TR10 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_TR11 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_TR12 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_TR13 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_TR14 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_TR15 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_TR16 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_TR17 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_TR18 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: EXTI_SWIER  -------------------------------
// SVD Line: 2728

unsigned int EXTI_SWIER __AT (0x40010410);



// ------------------------------  Field Item: EXTI_SWIER_SWIER0  ---------------------------------
// SVD Line: 2738

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIER0
//    <name> SWIER0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010410) Software Interrupt on line  0 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.0..0> SWIER0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWIER1  ---------------------------------
// SVD Line: 2745

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIER1
//    <name> SWIER1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010410) Software Interrupt on line  1 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.1..1> SWIER1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWIER2  ---------------------------------
// SVD Line: 2752

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIER2
//    <name> SWIER2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40010410) Software Interrupt on line  2 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.2..2> SWIER2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWIER3  ---------------------------------
// SVD Line: 2759

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIER3
//    <name> SWIER3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40010410) Software Interrupt on line  3 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.3..3> SWIER3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWIER4  ---------------------------------
// SVD Line: 2766

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIER4
//    <name> SWIER4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40010410) Software Interrupt on line  4 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.4..4> SWIER4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWIER5  ---------------------------------
// SVD Line: 2773

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIER5
//    <name> SWIER5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40010410) Software Interrupt on line  5 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.5..5> SWIER5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWIER6  ---------------------------------
// SVD Line: 2780

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIER6
//    <name> SWIER6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40010410) Software Interrupt on line  6 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.6..6> SWIER6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWIER7  ---------------------------------
// SVD Line: 2787

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIER7
//    <name> SWIER7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40010410) Software Interrupt on line  7 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.7..7> SWIER7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWIER8  ---------------------------------
// SVD Line: 2794

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIER8
//    <name> SWIER8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40010410) Software Interrupt on line  8 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.8..8> SWIER8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWIER9  ---------------------------------
// SVD Line: 2801

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIER9
//    <name> SWIER9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40010410) Software Interrupt on line  9 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.9..9> SWIER9
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER_SWIER10  ---------------------------------
// SVD Line: 2808

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIER10
//    <name> SWIER10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40010410) Software Interrupt on line  10 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.10..10> SWIER10
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER_SWIER11  ---------------------------------
// SVD Line: 2815

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIER11
//    <name> SWIER11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40010410) Software Interrupt on line  11 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.11..11> SWIER11
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER_SWIER12  ---------------------------------
// SVD Line: 2822

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIER12
//    <name> SWIER12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40010410) Software Interrupt on line  12 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.12..12> SWIER12
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER_SWIER13  ---------------------------------
// SVD Line: 2829

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIER13
//    <name> SWIER13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40010410) Software Interrupt on line  13 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.13..13> SWIER13
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER_SWIER14  ---------------------------------
// SVD Line: 2836

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIER14
//    <name> SWIER14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40010410) Software Interrupt on line  14 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.14..14> SWIER14
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER_SWIER15  ---------------------------------
// SVD Line: 2843

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIER15
//    <name> SWIER15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40010410) Software Interrupt on line  15 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.15..15> SWIER15
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER_SWIER16  ---------------------------------
// SVD Line: 2850

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIER16
//    <name> SWIER16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40010410) Software Interrupt on line  16 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.16..16> SWIER16
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER_SWIER17  ---------------------------------
// SVD Line: 2857

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIER17
//    <name> SWIER17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40010410) Software Interrupt on line  17 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.17..17> SWIER17
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER_SWIER18  ---------------------------------
// SVD Line: 2864

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIER18
//    <name> SWIER18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40010410) Software Interrupt on line  18 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.18..18> SWIER18
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: EXTI_SWIER  -----------------------------------
// SVD Line: 2728

//  <rtree> SFDITEM_REG__EXTI_SWIER
//    <name> SWIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010410) Software interrupt event register  (EXTI_SWIER) </i>
//    <loc> ( (unsigned int)((EXTI_SWIER >> 0) & 0xFFFFFFFF), ((EXTI_SWIER = (EXTI_SWIER & ~(0x7FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIER0 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIER1 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIER2 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIER3 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIER4 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIER5 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIER6 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIER7 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIER8 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIER9 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIER10 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIER11 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIER12 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIER13 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIER14 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIER15 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIER16 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIER17 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIER18 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: EXTI_PR  ---------------------------------
// SVD Line: 2873

unsigned int EXTI_PR __AT (0x40010414);



// ---------------------------------  Field Item: EXTI_PR_PR0  ------------------------------------
// SVD Line: 2882

//  <item> SFDITEM_FIELD__EXTI_PR_PR0
//    <name> PR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010414) Pending bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.0..0> PR0
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: EXTI_PR_PR1  ------------------------------------
// SVD Line: 2888

//  <item> SFDITEM_FIELD__EXTI_PR_PR1
//    <name> PR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010414) Pending bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.1..1> PR1
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: EXTI_PR_PR2  ------------------------------------
// SVD Line: 2894

//  <item> SFDITEM_FIELD__EXTI_PR_PR2
//    <name> PR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40010414) Pending bit 2 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.2..2> PR2
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: EXTI_PR_PR3  ------------------------------------
// SVD Line: 2900

//  <item> SFDITEM_FIELD__EXTI_PR_PR3
//    <name> PR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40010414) Pending bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.3..3> PR3
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: EXTI_PR_PR4  ------------------------------------
// SVD Line: 2906

//  <item> SFDITEM_FIELD__EXTI_PR_PR4
//    <name> PR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40010414) Pending bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.4..4> PR4
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: EXTI_PR_PR5  ------------------------------------
// SVD Line: 2912

//  <item> SFDITEM_FIELD__EXTI_PR_PR5
//    <name> PR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40010414) Pending bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.5..5> PR5
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: EXTI_PR_PR6  ------------------------------------
// SVD Line: 2918

//  <item> SFDITEM_FIELD__EXTI_PR_PR6
//    <name> PR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40010414) Pending bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.6..6> PR6
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: EXTI_PR_PR7  ------------------------------------
// SVD Line: 2924

//  <item> SFDITEM_FIELD__EXTI_PR_PR7
//    <name> PR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40010414) Pending bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.7..7> PR7
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: EXTI_PR_PR8  ------------------------------------
// SVD Line: 2930

//  <item> SFDITEM_FIELD__EXTI_PR_PR8
//    <name> PR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40010414) Pending bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.8..8> PR8
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: EXTI_PR_PR9  ------------------------------------
// SVD Line: 2936

//  <item> SFDITEM_FIELD__EXTI_PR_PR9
//    <name> PR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40010414) Pending bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.9..9> PR9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR_PR10  ------------------------------------
// SVD Line: 2942

//  <item> SFDITEM_FIELD__EXTI_PR_PR10
//    <name> PR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40010414) Pending bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.10..10> PR10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR_PR11  ------------------------------------
// SVD Line: 2948

//  <item> SFDITEM_FIELD__EXTI_PR_PR11
//    <name> PR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40010414) Pending bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.11..11> PR11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR_PR12  ------------------------------------
// SVD Line: 2954

//  <item> SFDITEM_FIELD__EXTI_PR_PR12
//    <name> PR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40010414) Pending bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.12..12> PR12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR_PR13  ------------------------------------
// SVD Line: 2960

//  <item> SFDITEM_FIELD__EXTI_PR_PR13
//    <name> PR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40010414) Pending bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.13..13> PR13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR_PR14  ------------------------------------
// SVD Line: 2966

//  <item> SFDITEM_FIELD__EXTI_PR_PR14
//    <name> PR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40010414) Pending bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.14..14> PR14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR_PR15  ------------------------------------
// SVD Line: 2972

//  <item> SFDITEM_FIELD__EXTI_PR_PR15
//    <name> PR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40010414) Pending bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.15..15> PR15
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR_PR16  ------------------------------------
// SVD Line: 2978

//  <item> SFDITEM_FIELD__EXTI_PR_PR16
//    <name> PR16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40010414) Pending bit 16 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.16..16> PR16
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR_PR17  ------------------------------------
// SVD Line: 2984

//  <item> SFDITEM_FIELD__EXTI_PR_PR17
//    <name> PR17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40010414) Pending bit 17 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.17..17> PR17
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR_PR18  ------------------------------------
// SVD Line: 2990

//  <item> SFDITEM_FIELD__EXTI_PR_PR18
//    <name> PR18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40010414) Pending bit 18 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.18..18> PR18
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: EXTI_PR  ------------------------------------
// SVD Line: 2873

//  <rtree> SFDITEM_REG__EXTI_PR
//    <name> PR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010414) Pending register (EXTI_PR) </i>
//    <loc> ( (unsigned int)((EXTI_PR >> 0) & 0xFFFFFFFF), ((EXTI_PR = (EXTI_PR & ~(0x7FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_PR_PR0 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR1 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR2 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR3 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR4 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR5 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR6 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR7 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR8 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR9 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR10 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR11 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR12 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR13 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR14 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR15 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR16 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR17 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR18 </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: EXTI  -------------------------------------
// SVD Line: 2136

//  <view> EXTI
//    <name> EXTI </name>
//    <item> SFDITEM_REG__EXTI_IMR </item>
//    <item> SFDITEM_REG__EXTI_EMR </item>
//    <item> SFDITEM_REG__EXTI_RTSR </item>
//    <item> SFDITEM_REG__EXTI_FTSR </item>
//    <item> SFDITEM_REG__EXTI_SWIER </item>
//    <item> SFDITEM_REG__EXTI_PR </item>
//  </view>
//  


// -----------------------------  Register Item Address: DMA1_ISR  --------------------------------
// SVD Line: 3046

unsigned int DMA1_ISR __AT (0x40020000);



// --------------------------------  Field Item: DMA1_ISR_GIF1  -----------------------------------
// SVD Line: 3056

//  <item> SFDITEM_FIELD__DMA1_ISR_GIF1
//    <name> GIF1 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40020000) Channel 1 Global interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.0..0> GIF1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TCIF1  -----------------------------------
// SVD Line: 3063

//  <item> SFDITEM_FIELD__DMA1_ISR_TCIF1
//    <name> TCIF1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40020000) Channel 1 Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.1..1> TCIF1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_HTIF1  -----------------------------------
// SVD Line: 3070

//  <item> SFDITEM_FIELD__DMA1_ISR_HTIF1
//    <name> HTIF1 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40020000) Channel 1 Half Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.2..2> HTIF1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TEIF1  -----------------------------------
// SVD Line: 3077

//  <item> SFDITEM_FIELD__DMA1_ISR_TEIF1
//    <name> TEIF1 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40020000) Channel 1 Transfer Error  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.3..3> TEIF1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_ISR_GIF2  -----------------------------------
// SVD Line: 3084

//  <item> SFDITEM_FIELD__DMA1_ISR_GIF2
//    <name> GIF2 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40020000) Channel 2 Global interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.4..4> GIF2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TCIF2  -----------------------------------
// SVD Line: 3091

//  <item> SFDITEM_FIELD__DMA1_ISR_TCIF2
//    <name> TCIF2 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40020000) Channel 2 Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.5..5> TCIF2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_HTIF2  -----------------------------------
// SVD Line: 3098

//  <item> SFDITEM_FIELD__DMA1_ISR_HTIF2
//    <name> HTIF2 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40020000) Channel 2 Half Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.6..6> HTIF2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TEIF2  -----------------------------------
// SVD Line: 3105

//  <item> SFDITEM_FIELD__DMA1_ISR_TEIF2
//    <name> TEIF2 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40020000) Channel 2 Transfer Error  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.7..7> TEIF2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_ISR_GIF3  -----------------------------------
// SVD Line: 3112

//  <item> SFDITEM_FIELD__DMA1_ISR_GIF3
//    <name> GIF3 </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40020000) Channel 3 Global interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.8..8> GIF3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TCIF3  -----------------------------------
// SVD Line: 3119

//  <item> SFDITEM_FIELD__DMA1_ISR_TCIF3
//    <name> TCIF3 </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40020000) Channel 3 Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.9..9> TCIF3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_HTIF3  -----------------------------------
// SVD Line: 3126

//  <item> SFDITEM_FIELD__DMA1_ISR_HTIF3
//    <name> HTIF3 </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x40020000) Channel 3 Half Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.10..10> HTIF3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TEIF3  -----------------------------------
// SVD Line: 3133

//  <item> SFDITEM_FIELD__DMA1_ISR_TEIF3
//    <name> TEIF3 </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x40020000) Channel 3 Transfer Error  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.11..11> TEIF3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_ISR_GIF4  -----------------------------------
// SVD Line: 3140

//  <item> SFDITEM_FIELD__DMA1_ISR_GIF4
//    <name> GIF4 </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x40020000) Channel 4 Global interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.12..12> GIF4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TCIF4  -----------------------------------
// SVD Line: 3147

//  <item> SFDITEM_FIELD__DMA1_ISR_TCIF4
//    <name> TCIF4 </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x40020000) Channel 4 Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.13..13> TCIF4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_HTIF4  -----------------------------------
// SVD Line: 3154

//  <item> SFDITEM_FIELD__DMA1_ISR_HTIF4
//    <name> HTIF4 </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x40020000) Channel 4 Half Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.14..14> HTIF4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TEIF4  -----------------------------------
// SVD Line: 3161

//  <item> SFDITEM_FIELD__DMA1_ISR_TEIF4
//    <name> TEIF4 </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x40020000) Channel 4 Transfer Error  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.15..15> TEIF4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_ISR_GIF5  -----------------------------------
// SVD Line: 3168

//  <item> SFDITEM_FIELD__DMA1_ISR_GIF5
//    <name> GIF5 </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x40020000) Channel 5 Global interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.16..16> GIF5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TCIF5  -----------------------------------
// SVD Line: 3175

//  <item> SFDITEM_FIELD__DMA1_ISR_TCIF5
//    <name> TCIF5 </name>
//    <r> 
//    <i> [Bit 17] RO (@ 0x40020000) Channel 5 Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.17..17> TCIF5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_HTIF5  -----------------------------------
// SVD Line: 3182

//  <item> SFDITEM_FIELD__DMA1_ISR_HTIF5
//    <name> HTIF5 </name>
//    <r> 
//    <i> [Bit 18] RO (@ 0x40020000) Channel 5 Half Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.18..18> HTIF5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TEIF5  -----------------------------------
// SVD Line: 3189

//  <item> SFDITEM_FIELD__DMA1_ISR_TEIF5
//    <name> TEIF5 </name>
//    <r> 
//    <i> [Bit 19] RO (@ 0x40020000) Channel 5 Transfer Error  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.19..19> TEIF5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_ISR_GIF6  -----------------------------------
// SVD Line: 3196

//  <item> SFDITEM_FIELD__DMA1_ISR_GIF6
//    <name> GIF6 </name>
//    <r> 
//    <i> [Bit 20] RO (@ 0x40020000) Channel 6 Global interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.20..20> GIF6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TCIF6  -----------------------------------
// SVD Line: 3203

//  <item> SFDITEM_FIELD__DMA1_ISR_TCIF6
//    <name> TCIF6 </name>
//    <r> 
//    <i> [Bit 21] RO (@ 0x40020000) Channel 6 Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.21..21> TCIF6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_HTIF6  -----------------------------------
// SVD Line: 3210

//  <item> SFDITEM_FIELD__DMA1_ISR_HTIF6
//    <name> HTIF6 </name>
//    <r> 
//    <i> [Bit 22] RO (@ 0x40020000) Channel 6 Half Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.22..22> HTIF6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TEIF6  -----------------------------------
// SVD Line: 3217

//  <item> SFDITEM_FIELD__DMA1_ISR_TEIF6
//    <name> TEIF6 </name>
//    <r> 
//    <i> [Bit 23] RO (@ 0x40020000) Channel 6 Transfer Error  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.23..23> TEIF6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_ISR_GIF7  -----------------------------------
// SVD Line: 3224

//  <item> SFDITEM_FIELD__DMA1_ISR_GIF7
//    <name> GIF7 </name>
//    <r> 
//    <i> [Bit 24] RO (@ 0x40020000) Channel 7 Global interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.24..24> GIF7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TCIF7  -----------------------------------
// SVD Line: 3231

//  <item> SFDITEM_FIELD__DMA1_ISR_TCIF7
//    <name> TCIF7 </name>
//    <r> 
//    <i> [Bit 25] RO (@ 0x40020000) Channel 7 Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.25..25> TCIF7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_HTIF7  -----------------------------------
// SVD Line: 3238

//  <item> SFDITEM_FIELD__DMA1_ISR_HTIF7
//    <name> HTIF7 </name>
//    <r> 
//    <i> [Bit 26] RO (@ 0x40020000) Channel 7 Half Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.26..26> HTIF7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TEIF7  -----------------------------------
// SVD Line: 3245

//  <item> SFDITEM_FIELD__DMA1_ISR_TEIF7
//    <name> TEIF7 </name>
//    <r> 
//    <i> [Bit 27] RO (@ 0x40020000) Channel 7 Transfer Error  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.27..27> TEIF7
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA1_ISR  ------------------------------------
// SVD Line: 3046

//  <rtree> SFDITEM_REG__DMA1_ISR
//    <name> ISR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40020000) DMA interrupt status register  (DMA_ISR) </i>
//    <loc> ( (unsigned int)((DMA1_ISR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__DMA1_ISR_GIF1 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TCIF1 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_HTIF1 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TEIF1 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_GIF2 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TCIF2 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_HTIF2 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TEIF2 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_GIF3 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TCIF3 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_HTIF3 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TEIF3 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_GIF4 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TCIF4 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_HTIF4 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TEIF4 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_GIF5 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TCIF5 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_HTIF5 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TEIF5 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_GIF6 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TCIF6 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_HTIF6 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TEIF6 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_GIF7 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TCIF7 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_HTIF7 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TEIF7 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_IFCR  --------------------------------
// SVD Line: 3254

unsigned int DMA1_IFCR __AT (0x40020004);



// -------------------------------  Field Item: DMA1_IFCR_CGIF1  ----------------------------------
// SVD Line: 3264

//  <item> SFDITEM_FIELD__DMA1_IFCR_CGIF1
//    <name> CGIF1 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40020004) Channel 1 Global interrupt  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.0..0> CGIF1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_IFCR_CGIF2  ----------------------------------
// SVD Line: 3271

//  <item> SFDITEM_FIELD__DMA1_IFCR_CGIF2
//    <name> CGIF2 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40020004) Channel 2 Global interrupt  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.4..4> CGIF2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_IFCR_CGIF3  ----------------------------------
// SVD Line: 3278

//  <item> SFDITEM_FIELD__DMA1_IFCR_CGIF3
//    <name> CGIF3 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x40020004) Channel 3 Global interrupt  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.8..8> CGIF3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_IFCR_CGIF4  ----------------------------------
// SVD Line: 3285

//  <item> SFDITEM_FIELD__DMA1_IFCR_CGIF4
//    <name> CGIF4 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x40020004) Channel 4 Global interrupt  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.12..12> CGIF4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_IFCR_CGIF5  ----------------------------------
// SVD Line: 3292

//  <item> SFDITEM_FIELD__DMA1_IFCR_CGIF5
//    <name> CGIF5 </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x40020004) Channel 5 Global interrupt  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.16..16> CGIF5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_IFCR_CGIF6  ----------------------------------
// SVD Line: 3299

//  <item> SFDITEM_FIELD__DMA1_IFCR_CGIF6
//    <name> CGIF6 </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x40020004) Channel 6 Global interrupt  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.20..20> CGIF6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_IFCR_CGIF7  ----------------------------------
// SVD Line: 3306

//  <item> SFDITEM_FIELD__DMA1_IFCR_CGIF7
//    <name> CGIF7 </name>
//    <w> 
//    <i> [Bit 24] WO (@ 0x40020004) Channel 7 Global interrupt  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.24..24> CGIF7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTCIF1  ----------------------------------
// SVD Line: 3313

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF1
//    <name> CTCIF1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40020004) Channel 1 Transfer Complete  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.1..1> CTCIF1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTCIF2  ----------------------------------
// SVD Line: 3320

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF2
//    <name> CTCIF2 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40020004) Channel 2 Transfer Complete  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.5..5> CTCIF2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTCIF3  ----------------------------------
// SVD Line: 3327

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF3
//    <name> CTCIF3 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x40020004) Channel 3 Transfer Complete  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.9..9> CTCIF3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTCIF4  ----------------------------------
// SVD Line: 3334

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF4
//    <name> CTCIF4 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x40020004) Channel 4 Transfer Complete  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.13..13> CTCIF4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTCIF5  ----------------------------------
// SVD Line: 3341

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF5
//    <name> CTCIF5 </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x40020004) Channel 5 Transfer Complete  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.17..17> CTCIF5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTCIF6  ----------------------------------
// SVD Line: 3348

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF6
//    <name> CTCIF6 </name>
//    <w> 
//    <i> [Bit 21] WO (@ 0x40020004) Channel 6 Transfer Complete  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.21..21> CTCIF6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTCIF7  ----------------------------------
// SVD Line: 3355

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF7
//    <name> CTCIF7 </name>
//    <w> 
//    <i> [Bit 25] WO (@ 0x40020004) Channel 7 Transfer Complete  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.25..25> CTCIF7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CHTIF1  ----------------------------------
// SVD Line: 3362

//  <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF1
//    <name> CHTIF1 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40020004) Channel 1 Half Transfer  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.2..2> CHTIF1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CHTIF2  ----------------------------------
// SVD Line: 3369

//  <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF2
//    <name> CHTIF2 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40020004) Channel 2 Half Transfer  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.6..6> CHTIF2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CHTIF3  ----------------------------------
// SVD Line: 3376

//  <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF3
//    <name> CHTIF3 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x40020004) Channel 3 Half Transfer  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.10..10> CHTIF3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CHTIF4  ----------------------------------
// SVD Line: 3383

//  <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF4
//    <name> CHTIF4 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x40020004) Channel 4 Half Transfer  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.14..14> CHTIF4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CHTIF5  ----------------------------------
// SVD Line: 3390

//  <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF5
//    <name> CHTIF5 </name>
//    <w> 
//    <i> [Bit 18] WO (@ 0x40020004) Channel 5 Half Transfer  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.18..18> CHTIF5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CHTIF6  ----------------------------------
// SVD Line: 3397

//  <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF6
//    <name> CHTIF6 </name>
//    <w> 
//    <i> [Bit 22] WO (@ 0x40020004) Channel 6 Half Transfer  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.22..22> CHTIF6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CHTIF7  ----------------------------------
// SVD Line: 3404

//  <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF7
//    <name> CHTIF7 </name>
//    <w> 
//    <i> [Bit 26] WO (@ 0x40020004) Channel 7 Half Transfer  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.26..26> CHTIF7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTEIF1  ----------------------------------
// SVD Line: 3411

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF1
//    <name> CTEIF1 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40020004) Channel 1 Transfer Error  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.3..3> CTEIF1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTEIF2  ----------------------------------
// SVD Line: 3418

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF2
//    <name> CTEIF2 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40020004) Channel 2 Transfer Error  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.7..7> CTEIF2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTEIF3  ----------------------------------
// SVD Line: 3425

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF3
//    <name> CTEIF3 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x40020004) Channel 3 Transfer Error  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.11..11> CTEIF3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTEIF4  ----------------------------------
// SVD Line: 3432

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF4
//    <name> CTEIF4 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x40020004) Channel 4 Transfer Error  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.15..15> CTEIF4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTEIF5  ----------------------------------
// SVD Line: 3439

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF5
//    <name> CTEIF5 </name>
//    <w> 
//    <i> [Bit 19] WO (@ 0x40020004) Channel 5 Transfer Error  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.19..19> CTEIF5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTEIF6  ----------------------------------
// SVD Line: 3446

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF6
//    <name> CTEIF6 </name>
//    <w> 
//    <i> [Bit 23] WO (@ 0x40020004) Channel 6 Transfer Error  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.23..23> CTEIF6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTEIF7  ----------------------------------
// SVD Line: 3453

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF7
//    <name> CTEIF7 </name>
//    <w> 
//    <i> [Bit 27] WO (@ 0x40020004) Channel 7 Transfer Error  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.27..27> CTEIF7
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA1_IFCR  -----------------------------------
// SVD Line: 3254

//  <rtree> SFDITEM_REG__DMA1_IFCR
//    <name> IFCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40020004) DMA interrupt flag clear register  (DMA_IFCR) </i>
//    <loc> ( (unsigned int)((DMA1_IFCR >> 0) & 0xFFFFFFFF), ((DMA1_IFCR = (DMA1_IFCR & ~(0xFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CGIF1 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CGIF2 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CGIF3 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CGIF4 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CGIF5 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CGIF6 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CGIF7 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF1 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF2 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF3 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF4 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF5 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF6 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF7 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF1 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF2 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF3 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF4 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF5 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF6 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF7 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF1 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF2 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF3 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF4 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF5 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF6 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF7 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CCR1  --------------------------------
// SVD Line: 3462

unsigned int DMA1_CCR1 __AT (0x40020008);



// --------------------------------  Field Item: DMA1_CCR1_EN  ------------------------------------
// SVD Line: 3472

//  <item> SFDITEM_FIELD__DMA1_CCR1_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020008) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR1 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR1_TCIE  -----------------------------------
// SVD Line: 3478

//  <item> SFDITEM_FIELD__DMA1_CCR1_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020008) Transfer complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR1 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR1_HTIE  -----------------------------------
// SVD Line: 3485

//  <item> SFDITEM_FIELD__DMA1_CCR1_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020008) Half Transfer interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR1 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR1_TEIE  -----------------------------------
// SVD Line: 3492

//  <item> SFDITEM_FIELD__DMA1_CCR1_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020008) Transfer error interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR1 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR1_DIR  -----------------------------------
// SVD Line: 3499

//  <item> SFDITEM_FIELD__DMA1_CCR1_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020008) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR1 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR1_CIRC  -----------------------------------
// SVD Line: 3505

//  <item> SFDITEM_FIELD__DMA1_CCR1_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020008) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR1 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR1_PINC  -----------------------------------
// SVD Line: 3511

//  <item> SFDITEM_FIELD__DMA1_CCR1_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020008) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR1 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR1_MINC  -----------------------------------
// SVD Line: 3517

//  <item> SFDITEM_FIELD__DMA1_CCR1_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40020008) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR1 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR1_PSIZE  ----------------------------------
// SVD Line: 3523

//  <item> SFDITEM_FIELD__DMA1_CCR1_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40020008) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR1 >> 8) & 0x3), ((DMA1_CCR1 = (DMA1_CCR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR1_MSIZE  ----------------------------------
// SVD Line: 3529

//  <item> SFDITEM_FIELD__DMA1_CCR1_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40020008) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR1 >> 10) & 0x3), ((DMA1_CCR1 = (DMA1_CCR1 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR1_PL  ------------------------------------
// SVD Line: 3535

//  <item> SFDITEM_FIELD__DMA1_CCR1_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40020008) Channel Priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR1 >> 12) & 0x3), ((DMA1_CCR1 = (DMA1_CCR1 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMA1_CCR1_MEM2MEM  ---------------------------------
// SVD Line: 3541

//  <item> SFDITEM_FIELD__DMA1_CCR1_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40020008) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR1 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA1_CCR1  -----------------------------------
// SVD Line: 3462

//  <rtree> SFDITEM_REG__DMA1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020008) DMA channel configuration register  (DMA_CCR) </i>
//    <loc> ( (unsigned int)((DMA1_CCR1 >> 0) & 0xFFFFFFFF), ((DMA1_CCR1 = (DMA1_CCR1 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CCR1_EN </item>
//    <item> SFDITEM_FIELD__DMA1_CCR1_TCIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR1_HTIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR1_TEIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR1_DIR </item>
//    <item> SFDITEM_FIELD__DMA1_CCR1_CIRC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR1_PINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR1_MINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR1_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR1_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR1_PL </item>
//    <item> SFDITEM_FIELD__DMA1_CCR1_MEM2MEM </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA1_CNDTR1  -------------------------------
// SVD Line: 3549

unsigned int DMA1_CNDTR1 __AT (0x4002000C);



// -------------------------------  Field Item: DMA1_CNDTR1_NDT  ----------------------------------
// SVD Line: 3559

//  <item> SFDITEM_FIELD__DMA1_CNDTR1_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4002000C) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA1_CNDTR1 >> 0) & 0xFFFF), ((DMA1_CNDTR1 = (DMA1_CNDTR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CNDTR1  ----------------------------------
// SVD Line: 3549

//  <rtree> SFDITEM_REG__DMA1_CNDTR1
//    <name> CNDTR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002000C) DMA channel 1 number of data  register </i>
//    <loc> ( (unsigned int)((DMA1_CNDTR1 >> 0) & 0xFFFFFFFF), ((DMA1_CNDTR1 = (DMA1_CNDTR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CNDTR1_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CPAR1  -------------------------------
// SVD Line: 3567

unsigned int DMA1_CPAR1 __AT (0x40020010);



// --------------------------------  Field Item: DMA1_CPAR1_PA  -----------------------------------
// SVD Line: 3577

//  <item> SFDITEM_FIELD__DMA1_CPAR1_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020010) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CPAR1 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR1 = (DMA1_CPAR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CPAR1  -----------------------------------
// SVD Line: 3567

//  <rtree> SFDITEM_REG__DMA1_CPAR1
//    <name> CPAR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020010) DMA channel 1 peripheral address  register </i>
//    <loc> ( (unsigned int)((DMA1_CPAR1 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR1 = (DMA1_CPAR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CPAR1_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CMAR1  -------------------------------
// SVD Line: 3585

unsigned int DMA1_CMAR1 __AT (0x40020014);



// --------------------------------  Field Item: DMA1_CMAR1_MA  -----------------------------------
// SVD Line: 3595

//  <item> SFDITEM_FIELD__DMA1_CMAR1_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020014) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CMAR1 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR1 = (DMA1_CMAR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CMAR1  -----------------------------------
// SVD Line: 3585

//  <rtree> SFDITEM_REG__DMA1_CMAR1
//    <name> CMAR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020014) DMA channel 1 memory address  register </i>
//    <loc> ( (unsigned int)((DMA1_CMAR1 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR1 = (DMA1_CMAR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CMAR1_MA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CCR2  --------------------------------
// SVD Line: 3603

unsigned int DMA1_CCR2 __AT (0x4002001C);



// --------------------------------  Field Item: DMA1_CCR2_EN  ------------------------------------
// SVD Line: 3613

//  <item> SFDITEM_FIELD__DMA1_CCR2_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002001C) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR2 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR2_TCIE  -----------------------------------
// SVD Line: 3619

//  <item> SFDITEM_FIELD__DMA1_CCR2_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4002001C) Transfer complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR2 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR2_HTIE  -----------------------------------
// SVD Line: 3626

//  <item> SFDITEM_FIELD__DMA1_CCR2_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4002001C) Half Transfer interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR2 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR2_TEIE  -----------------------------------
// SVD Line: 3633

//  <item> SFDITEM_FIELD__DMA1_CCR2_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4002001C) Transfer error interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR2 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR2_DIR  -----------------------------------
// SVD Line: 3640

//  <item> SFDITEM_FIELD__DMA1_CCR2_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4002001C) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR2 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR2_CIRC  -----------------------------------
// SVD Line: 3646

//  <item> SFDITEM_FIELD__DMA1_CCR2_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4002001C) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR2 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR2_PINC  -----------------------------------
// SVD Line: 3652

//  <item> SFDITEM_FIELD__DMA1_CCR2_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4002001C) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR2 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR2_MINC  -----------------------------------
// SVD Line: 3658

//  <item> SFDITEM_FIELD__DMA1_CCR2_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4002001C) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR2 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR2_PSIZE  ----------------------------------
// SVD Line: 3664

//  <item> SFDITEM_FIELD__DMA1_CCR2_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4002001C) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR2 >> 8) & 0x3), ((DMA1_CCR2 = (DMA1_CCR2 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR2_MSIZE  ----------------------------------
// SVD Line: 3670

//  <item> SFDITEM_FIELD__DMA1_CCR2_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4002001C) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR2 >> 10) & 0x3), ((DMA1_CCR2 = (DMA1_CCR2 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR2_PL  ------------------------------------
// SVD Line: 3676

//  <item> SFDITEM_FIELD__DMA1_CCR2_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x4002001C) Channel Priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR2 >> 12) & 0x3), ((DMA1_CCR2 = (DMA1_CCR2 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMA1_CCR2_MEM2MEM  ---------------------------------
// SVD Line: 3682

//  <item> SFDITEM_FIELD__DMA1_CCR2_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4002001C) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR2 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA1_CCR2  -----------------------------------
// SVD Line: 3603

//  <rtree> SFDITEM_REG__DMA1_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002001C) DMA channel configuration register  (DMA_CCR) </i>
//    <loc> ( (unsigned int)((DMA1_CCR2 >> 0) & 0xFFFFFFFF), ((DMA1_CCR2 = (DMA1_CCR2 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CCR2_EN </item>
//    <item> SFDITEM_FIELD__DMA1_CCR2_TCIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR2_HTIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR2_TEIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR2_DIR </item>
//    <item> SFDITEM_FIELD__DMA1_CCR2_CIRC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR2_PINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR2_MINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR2_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR2_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR2_PL </item>
//    <item> SFDITEM_FIELD__DMA1_CCR2_MEM2MEM </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA1_CNDTR2  -------------------------------
// SVD Line: 3690

unsigned int DMA1_CNDTR2 __AT (0x40020020);



// -------------------------------  Field Item: DMA1_CNDTR2_NDT  ----------------------------------
// SVD Line: 3700

//  <item> SFDITEM_FIELD__DMA1_CNDTR2_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40020020) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA1_CNDTR2 >> 0) & 0xFFFF), ((DMA1_CNDTR2 = (DMA1_CNDTR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CNDTR2  ----------------------------------
// SVD Line: 3690

//  <rtree> SFDITEM_REG__DMA1_CNDTR2
//    <name> CNDTR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020020) DMA channel 2 number of data  register </i>
//    <loc> ( (unsigned int)((DMA1_CNDTR2 >> 0) & 0xFFFFFFFF), ((DMA1_CNDTR2 = (DMA1_CNDTR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CNDTR2_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CPAR2  -------------------------------
// SVD Line: 3708

unsigned int DMA1_CPAR2 __AT (0x40020024);



// --------------------------------  Field Item: DMA1_CPAR2_PA  -----------------------------------
// SVD Line: 3718

//  <item> SFDITEM_FIELD__DMA1_CPAR2_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020024) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CPAR2 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR2 = (DMA1_CPAR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CPAR2  -----------------------------------
// SVD Line: 3708

//  <rtree> SFDITEM_REG__DMA1_CPAR2
//    <name> CPAR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020024) DMA channel 2 peripheral address  register </i>
//    <loc> ( (unsigned int)((DMA1_CPAR2 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR2 = (DMA1_CPAR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CPAR2_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CMAR2  -------------------------------
// SVD Line: 3726

unsigned int DMA1_CMAR2 __AT (0x40020028);



// --------------------------------  Field Item: DMA1_CMAR2_MA  -----------------------------------
// SVD Line: 3736

//  <item> SFDITEM_FIELD__DMA1_CMAR2_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020028) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CMAR2 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR2 = (DMA1_CMAR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CMAR2  -----------------------------------
// SVD Line: 3726

//  <rtree> SFDITEM_REG__DMA1_CMAR2
//    <name> CMAR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020028) DMA channel 2 memory address  register </i>
//    <loc> ( (unsigned int)((DMA1_CMAR2 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR2 = (DMA1_CMAR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CMAR2_MA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CCR3  --------------------------------
// SVD Line: 3744

unsigned int DMA1_CCR3 __AT (0x40020030);



// --------------------------------  Field Item: DMA1_CCR3_EN  ------------------------------------
// SVD Line: 3754

//  <item> SFDITEM_FIELD__DMA1_CCR3_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020030) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR3 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR3_TCIE  -----------------------------------
// SVD Line: 3760

//  <item> SFDITEM_FIELD__DMA1_CCR3_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020030) Transfer complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR3 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR3_HTIE  -----------------------------------
// SVD Line: 3767

//  <item> SFDITEM_FIELD__DMA1_CCR3_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020030) Half Transfer interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR3 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR3_TEIE  -----------------------------------
// SVD Line: 3774

//  <item> SFDITEM_FIELD__DMA1_CCR3_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020030) Transfer error interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR3 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR3_DIR  -----------------------------------
// SVD Line: 3781

//  <item> SFDITEM_FIELD__DMA1_CCR3_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020030) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR3 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR3_CIRC  -----------------------------------
// SVD Line: 3787

//  <item> SFDITEM_FIELD__DMA1_CCR3_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020030) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR3 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR3_PINC  -----------------------------------
// SVD Line: 3793

//  <item> SFDITEM_FIELD__DMA1_CCR3_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020030) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR3 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR3_MINC  -----------------------------------
// SVD Line: 3799

//  <item> SFDITEM_FIELD__DMA1_CCR3_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40020030) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR3 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR3_PSIZE  ----------------------------------
// SVD Line: 3805

//  <item> SFDITEM_FIELD__DMA1_CCR3_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40020030) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR3 >> 8) & 0x3), ((DMA1_CCR3 = (DMA1_CCR3 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR3_MSIZE  ----------------------------------
// SVD Line: 3811

//  <item> SFDITEM_FIELD__DMA1_CCR3_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40020030) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR3 >> 10) & 0x3), ((DMA1_CCR3 = (DMA1_CCR3 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR3_PL  ------------------------------------
// SVD Line: 3817

//  <item> SFDITEM_FIELD__DMA1_CCR3_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40020030) Channel Priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR3 >> 12) & 0x3), ((DMA1_CCR3 = (DMA1_CCR3 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMA1_CCR3_MEM2MEM  ---------------------------------
// SVD Line: 3823

//  <item> SFDITEM_FIELD__DMA1_CCR3_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40020030) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR3 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA1_CCR3  -----------------------------------
// SVD Line: 3744

//  <rtree> SFDITEM_REG__DMA1_CCR3
//    <name> CCR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020030) DMA channel configuration register  (DMA_CCR) </i>
//    <loc> ( (unsigned int)((DMA1_CCR3 >> 0) & 0xFFFFFFFF), ((DMA1_CCR3 = (DMA1_CCR3 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CCR3_EN </item>
//    <item> SFDITEM_FIELD__DMA1_CCR3_TCIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR3_HTIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR3_TEIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR3_DIR </item>
//    <item> SFDITEM_FIELD__DMA1_CCR3_CIRC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR3_PINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR3_MINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR3_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR3_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR3_PL </item>
//    <item> SFDITEM_FIELD__DMA1_CCR3_MEM2MEM </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA1_CNDTR3  -------------------------------
// SVD Line: 3831

unsigned int DMA1_CNDTR3 __AT (0x40020034);



// -------------------------------  Field Item: DMA1_CNDTR3_NDT  ----------------------------------
// SVD Line: 3841

//  <item> SFDITEM_FIELD__DMA1_CNDTR3_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40020034) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA1_CNDTR3 >> 0) & 0xFFFF), ((DMA1_CNDTR3 = (DMA1_CNDTR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CNDTR3  ----------------------------------
// SVD Line: 3831

//  <rtree> SFDITEM_REG__DMA1_CNDTR3
//    <name> CNDTR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020034) DMA channel 3 number of data  register </i>
//    <loc> ( (unsigned int)((DMA1_CNDTR3 >> 0) & 0xFFFFFFFF), ((DMA1_CNDTR3 = (DMA1_CNDTR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CNDTR3_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CPAR3  -------------------------------
// SVD Line: 3849

unsigned int DMA1_CPAR3 __AT (0x40020038);



// --------------------------------  Field Item: DMA1_CPAR3_PA  -----------------------------------
// SVD Line: 3859

//  <item> SFDITEM_FIELD__DMA1_CPAR3_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020038) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CPAR3 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR3 = (DMA1_CPAR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CPAR3  -----------------------------------
// SVD Line: 3849

//  <rtree> SFDITEM_REG__DMA1_CPAR3
//    <name> CPAR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020038) DMA channel 3 peripheral address  register </i>
//    <loc> ( (unsigned int)((DMA1_CPAR3 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR3 = (DMA1_CPAR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CPAR3_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CMAR3  -------------------------------
// SVD Line: 3867

unsigned int DMA1_CMAR3 __AT (0x4002003C);



// --------------------------------  Field Item: DMA1_CMAR3_MA  -----------------------------------
// SVD Line: 3877

//  <item> SFDITEM_FIELD__DMA1_CMAR3_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002003C) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CMAR3 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR3 = (DMA1_CMAR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CMAR3  -----------------------------------
// SVD Line: 3867

//  <rtree> SFDITEM_REG__DMA1_CMAR3
//    <name> CMAR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002003C) DMA channel 3 memory address  register </i>
//    <loc> ( (unsigned int)((DMA1_CMAR3 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR3 = (DMA1_CMAR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CMAR3_MA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CCR4  --------------------------------
// SVD Line: 3885

unsigned int DMA1_CCR4 __AT (0x40020044);



// --------------------------------  Field Item: DMA1_CCR4_EN  ------------------------------------
// SVD Line: 3895

//  <item> SFDITEM_FIELD__DMA1_CCR4_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020044) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR4 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR4_TCIE  -----------------------------------
// SVD Line: 3901

//  <item> SFDITEM_FIELD__DMA1_CCR4_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020044) Transfer complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR4 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR4_HTIE  -----------------------------------
// SVD Line: 3908

//  <item> SFDITEM_FIELD__DMA1_CCR4_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020044) Half Transfer interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR4 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR4_TEIE  -----------------------------------
// SVD Line: 3915

//  <item> SFDITEM_FIELD__DMA1_CCR4_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020044) Transfer error interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR4 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR4_DIR  -----------------------------------
// SVD Line: 3922

//  <item> SFDITEM_FIELD__DMA1_CCR4_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020044) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR4 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR4_CIRC  -----------------------------------
// SVD Line: 3928

//  <item> SFDITEM_FIELD__DMA1_CCR4_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020044) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR4 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR4_PINC  -----------------------------------
// SVD Line: 3934

//  <item> SFDITEM_FIELD__DMA1_CCR4_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020044) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR4 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR4_MINC  -----------------------------------
// SVD Line: 3940

//  <item> SFDITEM_FIELD__DMA1_CCR4_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40020044) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR4 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR4_PSIZE  ----------------------------------
// SVD Line: 3946

//  <item> SFDITEM_FIELD__DMA1_CCR4_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40020044) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR4 >> 8) & 0x3), ((DMA1_CCR4 = (DMA1_CCR4 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR4_MSIZE  ----------------------------------
// SVD Line: 3952

//  <item> SFDITEM_FIELD__DMA1_CCR4_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40020044) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR4 >> 10) & 0x3), ((DMA1_CCR4 = (DMA1_CCR4 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR4_PL  ------------------------------------
// SVD Line: 3958

//  <item> SFDITEM_FIELD__DMA1_CCR4_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40020044) Channel Priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR4 >> 12) & 0x3), ((DMA1_CCR4 = (DMA1_CCR4 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMA1_CCR4_MEM2MEM  ---------------------------------
// SVD Line: 3964

//  <item> SFDITEM_FIELD__DMA1_CCR4_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40020044) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR4 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA1_CCR4  -----------------------------------
// SVD Line: 3885

//  <rtree> SFDITEM_REG__DMA1_CCR4
//    <name> CCR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020044) DMA channel configuration register  (DMA_CCR) </i>
//    <loc> ( (unsigned int)((DMA1_CCR4 >> 0) & 0xFFFFFFFF), ((DMA1_CCR4 = (DMA1_CCR4 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CCR4_EN </item>
//    <item> SFDITEM_FIELD__DMA1_CCR4_TCIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR4_HTIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR4_TEIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR4_DIR </item>
//    <item> SFDITEM_FIELD__DMA1_CCR4_CIRC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR4_PINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR4_MINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR4_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR4_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR4_PL </item>
//    <item> SFDITEM_FIELD__DMA1_CCR4_MEM2MEM </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA1_CNDTR4  -------------------------------
// SVD Line: 3972

unsigned int DMA1_CNDTR4 __AT (0x40020048);



// -------------------------------  Field Item: DMA1_CNDTR4_NDT  ----------------------------------
// SVD Line: 3982

//  <item> SFDITEM_FIELD__DMA1_CNDTR4_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40020048) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA1_CNDTR4 >> 0) & 0xFFFF), ((DMA1_CNDTR4 = (DMA1_CNDTR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CNDTR4  ----------------------------------
// SVD Line: 3972

//  <rtree> SFDITEM_REG__DMA1_CNDTR4
//    <name> CNDTR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020048) DMA channel 4 number of data  register </i>
//    <loc> ( (unsigned int)((DMA1_CNDTR4 >> 0) & 0xFFFFFFFF), ((DMA1_CNDTR4 = (DMA1_CNDTR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CNDTR4_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CPAR4  -------------------------------
// SVD Line: 3990

unsigned int DMA1_CPAR4 __AT (0x4002004C);



// --------------------------------  Field Item: DMA1_CPAR4_PA  -----------------------------------
// SVD Line: 4000

//  <item> SFDITEM_FIELD__DMA1_CPAR4_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002004C) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CPAR4 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR4 = (DMA1_CPAR4 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CPAR4  -----------------------------------
// SVD Line: 3990

//  <rtree> SFDITEM_REG__DMA1_CPAR4
//    <name> CPAR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002004C) DMA channel 4 peripheral address  register </i>
//    <loc> ( (unsigned int)((DMA1_CPAR4 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR4 = (DMA1_CPAR4 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CPAR4_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CMAR4  -------------------------------
// SVD Line: 4008

unsigned int DMA1_CMAR4 __AT (0x40020050);



// --------------------------------  Field Item: DMA1_CMAR4_MA  -----------------------------------
// SVD Line: 4018

//  <item> SFDITEM_FIELD__DMA1_CMAR4_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020050) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CMAR4 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR4 = (DMA1_CMAR4 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CMAR4  -----------------------------------
// SVD Line: 4008

//  <rtree> SFDITEM_REG__DMA1_CMAR4
//    <name> CMAR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020050) DMA channel 4 memory address  register </i>
//    <loc> ( (unsigned int)((DMA1_CMAR4 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR4 = (DMA1_CMAR4 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CMAR4_MA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CCR5  --------------------------------
// SVD Line: 4026

unsigned int DMA1_CCR5 __AT (0x40020058);



// --------------------------------  Field Item: DMA1_CCR5_EN  ------------------------------------
// SVD Line: 4036

//  <item> SFDITEM_FIELD__DMA1_CCR5_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020058) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR5 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR5_TCIE  -----------------------------------
// SVD Line: 4042

//  <item> SFDITEM_FIELD__DMA1_CCR5_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020058) Transfer complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR5 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR5_HTIE  -----------------------------------
// SVD Line: 4049

//  <item> SFDITEM_FIELD__DMA1_CCR5_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020058) Half Transfer interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR5 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR5_TEIE  -----------------------------------
// SVD Line: 4056

//  <item> SFDITEM_FIELD__DMA1_CCR5_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020058) Transfer error interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR5 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR5_DIR  -----------------------------------
// SVD Line: 4063

//  <item> SFDITEM_FIELD__DMA1_CCR5_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020058) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR5 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR5_CIRC  -----------------------------------
// SVD Line: 4069

//  <item> SFDITEM_FIELD__DMA1_CCR5_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020058) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR5 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR5_PINC  -----------------------------------
// SVD Line: 4075

//  <item> SFDITEM_FIELD__DMA1_CCR5_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020058) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR5 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR5_MINC  -----------------------------------
// SVD Line: 4081

//  <item> SFDITEM_FIELD__DMA1_CCR5_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40020058) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR5 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR5_PSIZE  ----------------------------------
// SVD Line: 4087

//  <item> SFDITEM_FIELD__DMA1_CCR5_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40020058) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR5 >> 8) & 0x3), ((DMA1_CCR5 = (DMA1_CCR5 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR5_MSIZE  ----------------------------------
// SVD Line: 4093

//  <item> SFDITEM_FIELD__DMA1_CCR5_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40020058) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR5 >> 10) & 0x3), ((DMA1_CCR5 = (DMA1_CCR5 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR5_PL  ------------------------------------
// SVD Line: 4099

//  <item> SFDITEM_FIELD__DMA1_CCR5_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40020058) Channel Priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR5 >> 12) & 0x3), ((DMA1_CCR5 = (DMA1_CCR5 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMA1_CCR5_MEM2MEM  ---------------------------------
// SVD Line: 4105

//  <item> SFDITEM_FIELD__DMA1_CCR5_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40020058) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR5 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA1_CCR5  -----------------------------------
// SVD Line: 4026

//  <rtree> SFDITEM_REG__DMA1_CCR5
//    <name> CCR5 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020058) DMA channel configuration register  (DMA_CCR) </i>
//    <loc> ( (unsigned int)((DMA1_CCR5 >> 0) & 0xFFFFFFFF), ((DMA1_CCR5 = (DMA1_CCR5 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CCR5_EN </item>
//    <item> SFDITEM_FIELD__DMA1_CCR5_TCIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR5_HTIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR5_TEIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR5_DIR </item>
//    <item> SFDITEM_FIELD__DMA1_CCR5_CIRC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR5_PINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR5_MINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR5_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR5_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR5_PL </item>
//    <item> SFDITEM_FIELD__DMA1_CCR5_MEM2MEM </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA1_CNDTR5  -------------------------------
// SVD Line: 4113

unsigned int DMA1_CNDTR5 __AT (0x4002005C);



// -------------------------------  Field Item: DMA1_CNDTR5_NDT  ----------------------------------
// SVD Line: 4123

//  <item> SFDITEM_FIELD__DMA1_CNDTR5_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4002005C) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA1_CNDTR5 >> 0) & 0xFFFF), ((DMA1_CNDTR5 = (DMA1_CNDTR5 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CNDTR5  ----------------------------------
// SVD Line: 4113

//  <rtree> SFDITEM_REG__DMA1_CNDTR5
//    <name> CNDTR5 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002005C) DMA channel 5 number of data  register </i>
//    <loc> ( (unsigned int)((DMA1_CNDTR5 >> 0) & 0xFFFFFFFF), ((DMA1_CNDTR5 = (DMA1_CNDTR5 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CNDTR5_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CPAR5  -------------------------------
// SVD Line: 4131

unsigned int DMA1_CPAR5 __AT (0x40020060);



// --------------------------------  Field Item: DMA1_CPAR5_PA  -----------------------------------
// SVD Line: 4141

//  <item> SFDITEM_FIELD__DMA1_CPAR5_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020060) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CPAR5 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR5 = (DMA1_CPAR5 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CPAR5  -----------------------------------
// SVD Line: 4131

//  <rtree> SFDITEM_REG__DMA1_CPAR5
//    <name> CPAR5 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020060) DMA channel 5 peripheral address  register </i>
//    <loc> ( (unsigned int)((DMA1_CPAR5 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR5 = (DMA1_CPAR5 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CPAR5_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CMAR5  -------------------------------
// SVD Line: 4149

unsigned int DMA1_CMAR5 __AT (0x40020064);



// --------------------------------  Field Item: DMA1_CMAR5_MA  -----------------------------------
// SVD Line: 4159

//  <item> SFDITEM_FIELD__DMA1_CMAR5_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020064) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CMAR5 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR5 = (DMA1_CMAR5 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CMAR5  -----------------------------------
// SVD Line: 4149

//  <rtree> SFDITEM_REG__DMA1_CMAR5
//    <name> CMAR5 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020064) DMA channel 5 memory address  register </i>
//    <loc> ( (unsigned int)((DMA1_CMAR5 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR5 = (DMA1_CMAR5 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CMAR5_MA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CCR6  --------------------------------
// SVD Line: 4167

unsigned int DMA1_CCR6 __AT (0x4002006C);



// --------------------------------  Field Item: DMA1_CCR6_EN  ------------------------------------
// SVD Line: 4177

//  <item> SFDITEM_FIELD__DMA1_CCR6_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002006C) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR6 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR6_TCIE  -----------------------------------
// SVD Line: 4183

//  <item> SFDITEM_FIELD__DMA1_CCR6_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4002006C) Transfer complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR6 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR6_HTIE  -----------------------------------
// SVD Line: 4190

//  <item> SFDITEM_FIELD__DMA1_CCR6_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4002006C) Half Transfer interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR6 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR6_TEIE  -----------------------------------
// SVD Line: 4197

//  <item> SFDITEM_FIELD__DMA1_CCR6_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4002006C) Transfer error interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR6 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR6_DIR  -----------------------------------
// SVD Line: 4204

//  <item> SFDITEM_FIELD__DMA1_CCR6_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4002006C) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR6 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR6_CIRC  -----------------------------------
// SVD Line: 4210

//  <item> SFDITEM_FIELD__DMA1_CCR6_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4002006C) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR6 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR6_PINC  -----------------------------------
// SVD Line: 4216

//  <item> SFDITEM_FIELD__DMA1_CCR6_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4002006C) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR6 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR6_MINC  -----------------------------------
// SVD Line: 4222

//  <item> SFDITEM_FIELD__DMA1_CCR6_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4002006C) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR6 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR6_PSIZE  ----------------------------------
// SVD Line: 4228

//  <item> SFDITEM_FIELD__DMA1_CCR6_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4002006C) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR6 >> 8) & 0x3), ((DMA1_CCR6 = (DMA1_CCR6 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR6_MSIZE  ----------------------------------
// SVD Line: 4234

//  <item> SFDITEM_FIELD__DMA1_CCR6_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4002006C) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR6 >> 10) & 0x3), ((DMA1_CCR6 = (DMA1_CCR6 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR6_PL  ------------------------------------
// SVD Line: 4240

//  <item> SFDITEM_FIELD__DMA1_CCR6_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x4002006C) Channel Priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR6 >> 12) & 0x3), ((DMA1_CCR6 = (DMA1_CCR6 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMA1_CCR6_MEM2MEM  ---------------------------------
// SVD Line: 4246

//  <item> SFDITEM_FIELD__DMA1_CCR6_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4002006C) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR6 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA1_CCR6  -----------------------------------
// SVD Line: 4167

//  <rtree> SFDITEM_REG__DMA1_CCR6
//    <name> CCR6 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002006C) DMA channel configuration register  (DMA_CCR) </i>
//    <loc> ( (unsigned int)((DMA1_CCR6 >> 0) & 0xFFFFFFFF), ((DMA1_CCR6 = (DMA1_CCR6 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CCR6_EN </item>
//    <item> SFDITEM_FIELD__DMA1_CCR6_TCIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR6_HTIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR6_TEIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR6_DIR </item>
//    <item> SFDITEM_FIELD__DMA1_CCR6_CIRC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR6_PINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR6_MINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR6_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR6_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR6_PL </item>
//    <item> SFDITEM_FIELD__DMA1_CCR6_MEM2MEM </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA1_CNDTR6  -------------------------------
// SVD Line: 4254

unsigned int DMA1_CNDTR6 __AT (0x40020070);



// -------------------------------  Field Item: DMA1_CNDTR6_NDT  ----------------------------------
// SVD Line: 4264

//  <item> SFDITEM_FIELD__DMA1_CNDTR6_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40020070) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA1_CNDTR6 >> 0) & 0xFFFF), ((DMA1_CNDTR6 = (DMA1_CNDTR6 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CNDTR6  ----------------------------------
// SVD Line: 4254

//  <rtree> SFDITEM_REG__DMA1_CNDTR6
//    <name> CNDTR6 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020070) DMA channel 6 number of data  register </i>
//    <loc> ( (unsigned int)((DMA1_CNDTR6 >> 0) & 0xFFFFFFFF), ((DMA1_CNDTR6 = (DMA1_CNDTR6 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CNDTR6_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CPAR6  -------------------------------
// SVD Line: 4272

unsigned int DMA1_CPAR6 __AT (0x40020074);



// --------------------------------  Field Item: DMA1_CPAR6_PA  -----------------------------------
// SVD Line: 4282

//  <item> SFDITEM_FIELD__DMA1_CPAR6_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020074) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CPAR6 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR6 = (DMA1_CPAR6 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CPAR6  -----------------------------------
// SVD Line: 4272

//  <rtree> SFDITEM_REG__DMA1_CPAR6
//    <name> CPAR6 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020074) DMA channel 6 peripheral address  register </i>
//    <loc> ( (unsigned int)((DMA1_CPAR6 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR6 = (DMA1_CPAR6 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CPAR6_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CMAR6  -------------------------------
// SVD Line: 4290

unsigned int DMA1_CMAR6 __AT (0x40020078);



// --------------------------------  Field Item: DMA1_CMAR6_MA  -----------------------------------
// SVD Line: 4300

//  <item> SFDITEM_FIELD__DMA1_CMAR6_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020078) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CMAR6 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR6 = (DMA1_CMAR6 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CMAR6  -----------------------------------
// SVD Line: 4290

//  <rtree> SFDITEM_REG__DMA1_CMAR6
//    <name> CMAR6 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020078) DMA channel 6 memory address  register </i>
//    <loc> ( (unsigned int)((DMA1_CMAR6 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR6 = (DMA1_CMAR6 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CMAR6_MA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CCR7  --------------------------------
// SVD Line: 4308

unsigned int DMA1_CCR7 __AT (0x40020080);



// --------------------------------  Field Item: DMA1_CCR7_EN  ------------------------------------
// SVD Line: 4318

//  <item> SFDITEM_FIELD__DMA1_CCR7_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020080) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR7 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR7_TCIE  -----------------------------------
// SVD Line: 4324

//  <item> SFDITEM_FIELD__DMA1_CCR7_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020080) Transfer complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR7 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR7_HTIE  -----------------------------------
// SVD Line: 4331

//  <item> SFDITEM_FIELD__DMA1_CCR7_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020080) Half Transfer interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR7 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR7_TEIE  -----------------------------------
// SVD Line: 4338

//  <item> SFDITEM_FIELD__DMA1_CCR7_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020080) Transfer error interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR7 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR7_DIR  -----------------------------------
// SVD Line: 4345

//  <item> SFDITEM_FIELD__DMA1_CCR7_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020080) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR7 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR7_CIRC  -----------------------------------
// SVD Line: 4351

//  <item> SFDITEM_FIELD__DMA1_CCR7_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020080) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR7 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR7_PINC  -----------------------------------
// SVD Line: 4357

//  <item> SFDITEM_FIELD__DMA1_CCR7_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020080) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR7 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR7_MINC  -----------------------------------
// SVD Line: 4363

//  <item> SFDITEM_FIELD__DMA1_CCR7_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40020080) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR7 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR7_PSIZE  ----------------------------------
// SVD Line: 4369

//  <item> SFDITEM_FIELD__DMA1_CCR7_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40020080) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR7 >> 8) & 0x3), ((DMA1_CCR7 = (DMA1_CCR7 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR7_MSIZE  ----------------------------------
// SVD Line: 4375

//  <item> SFDITEM_FIELD__DMA1_CCR7_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40020080) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR7 >> 10) & 0x3), ((DMA1_CCR7 = (DMA1_CCR7 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR7_PL  ------------------------------------
// SVD Line: 4381

//  <item> SFDITEM_FIELD__DMA1_CCR7_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40020080) Channel Priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR7 >> 12) & 0x3), ((DMA1_CCR7 = (DMA1_CCR7 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMA1_CCR7_MEM2MEM  ---------------------------------
// SVD Line: 4387

//  <item> SFDITEM_FIELD__DMA1_CCR7_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40020080) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR7 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA1_CCR7  -----------------------------------
// SVD Line: 4308

//  <rtree> SFDITEM_REG__DMA1_CCR7
//    <name> CCR7 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020080) DMA channel configuration register  (DMA_CCR) </i>
//    <loc> ( (unsigned int)((DMA1_CCR7 >> 0) & 0xFFFFFFFF), ((DMA1_CCR7 = (DMA1_CCR7 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CCR7_EN </item>
//    <item> SFDITEM_FIELD__DMA1_CCR7_TCIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR7_HTIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR7_TEIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR7_DIR </item>
//    <item> SFDITEM_FIELD__DMA1_CCR7_CIRC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR7_PINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR7_MINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR7_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR7_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR7_PL </item>
//    <item> SFDITEM_FIELD__DMA1_CCR7_MEM2MEM </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA1_CNDTR7  -------------------------------
// SVD Line: 4395

unsigned int DMA1_CNDTR7 __AT (0x40020084);



// -------------------------------  Field Item: DMA1_CNDTR7_NDT  ----------------------------------
// SVD Line: 4405

//  <item> SFDITEM_FIELD__DMA1_CNDTR7_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40020084) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA1_CNDTR7 >> 0) & 0xFFFF), ((DMA1_CNDTR7 = (DMA1_CNDTR7 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CNDTR7  ----------------------------------
// SVD Line: 4395

//  <rtree> SFDITEM_REG__DMA1_CNDTR7
//    <name> CNDTR7 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020084) DMA channel 7 number of data  register </i>
//    <loc> ( (unsigned int)((DMA1_CNDTR7 >> 0) & 0xFFFFFFFF), ((DMA1_CNDTR7 = (DMA1_CNDTR7 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CNDTR7_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CPAR7  -------------------------------
// SVD Line: 4413

unsigned int DMA1_CPAR7 __AT (0x40020088);



// --------------------------------  Field Item: DMA1_CPAR7_PA  -----------------------------------
// SVD Line: 4423

//  <item> SFDITEM_FIELD__DMA1_CPAR7_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020088) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CPAR7 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR7 = (DMA1_CPAR7 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CPAR7  -----------------------------------
// SVD Line: 4413

//  <rtree> SFDITEM_REG__DMA1_CPAR7
//    <name> CPAR7 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020088) DMA channel 7 peripheral address  register </i>
//    <loc> ( (unsigned int)((DMA1_CPAR7 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR7 = (DMA1_CPAR7 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CPAR7_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CMAR7  -------------------------------
// SVD Line: 4431

unsigned int DMA1_CMAR7 __AT (0x4002008C);



// --------------------------------  Field Item: DMA1_CMAR7_MA  -----------------------------------
// SVD Line: 4441

//  <item> SFDITEM_FIELD__DMA1_CMAR7_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002008C) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CMAR7 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR7 = (DMA1_CMAR7 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CMAR7  -----------------------------------
// SVD Line: 4431

//  <rtree> SFDITEM_REG__DMA1_CMAR7
//    <name> CMAR7 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002008C) DMA channel 7 memory address  register </i>
//    <loc> ( (unsigned int)((DMA1_CMAR7 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR7 = (DMA1_CMAR7 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CMAR7_MA </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: DMA1  -------------------------------------
// SVD Line: 3000

//  <view> DMA1
//    <name> DMA1 </name>
//    <item> SFDITEM_REG__DMA1_ISR </item>
//    <item> SFDITEM_REG__DMA1_IFCR </item>
//    <item> SFDITEM_REG__DMA1_CCR1 </item>
//    <item> SFDITEM_REG__DMA1_CNDTR1 </item>
//    <item> SFDITEM_REG__DMA1_CPAR1 </item>
//    <item> SFDITEM_REG__DMA1_CMAR1 </item>
//    <item> SFDITEM_REG__DMA1_CCR2 </item>
//    <item> SFDITEM_REG__DMA1_CNDTR2 </item>
//    <item> SFDITEM_REG__DMA1_CPAR2 </item>
//    <item> SFDITEM_REG__DMA1_CMAR2 </item>
//    <item> SFDITEM_REG__DMA1_CCR3 </item>
//    <item> SFDITEM_REG__DMA1_CNDTR3 </item>
//    <item> SFDITEM_REG__DMA1_CPAR3 </item>
//    <item> SFDITEM_REG__DMA1_CMAR3 </item>
//    <item> SFDITEM_REG__DMA1_CCR4 </item>
//    <item> SFDITEM_REG__DMA1_CNDTR4 </item>
//    <item> SFDITEM_REG__DMA1_CPAR4 </item>
//    <item> SFDITEM_REG__DMA1_CMAR4 </item>
//    <item> SFDITEM_REG__DMA1_CCR5 </item>
//    <item> SFDITEM_REG__DMA1_CNDTR5 </item>
//    <item> SFDITEM_REG__DMA1_CPAR5 </item>
//    <item> SFDITEM_REG__DMA1_CMAR5 </item>
//    <item> SFDITEM_REG__DMA1_CCR6 </item>
//    <item> SFDITEM_REG__DMA1_CNDTR6 </item>
//    <item> SFDITEM_REG__DMA1_CPAR6 </item>
//    <item> SFDITEM_REG__DMA1_CMAR6 </item>
//    <item> SFDITEM_REG__DMA1_CCR7 </item>
//    <item> SFDITEM_REG__DMA1_CNDTR7 </item>
//    <item> SFDITEM_REG__DMA1_CPAR7 </item>
//    <item> SFDITEM_REG__DMA1_CMAR7 </item>
//  </view>
//  


// -----------------------------  Register Item Address: DMA2_ISR  --------------------------------
// SVD Line: 3046

unsigned int DMA2_ISR __AT (0x40020400);



// --------------------------------  Field Item: DMA2_ISR_GIF1  -----------------------------------
// SVD Line: 3056

//  <item> SFDITEM_FIELD__DMA2_ISR_GIF1
//    <name> GIF1 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40020400) Channel 1 Global interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.0..0> GIF1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_TCIF1  -----------------------------------
// SVD Line: 3063

//  <item> SFDITEM_FIELD__DMA2_ISR_TCIF1
//    <name> TCIF1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40020400) Channel 1 Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.1..1> TCIF1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_HTIF1  -----------------------------------
// SVD Line: 3070

//  <item> SFDITEM_FIELD__DMA2_ISR_HTIF1
//    <name> HTIF1 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40020400) Channel 1 Half Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.2..2> HTIF1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_TEIF1  -----------------------------------
// SVD Line: 3077

//  <item> SFDITEM_FIELD__DMA2_ISR_TEIF1
//    <name> TEIF1 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40020400) Channel 1 Transfer Error  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.3..3> TEIF1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_ISR_GIF2  -----------------------------------
// SVD Line: 3084

//  <item> SFDITEM_FIELD__DMA2_ISR_GIF2
//    <name> GIF2 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40020400) Channel 2 Global interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.4..4> GIF2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_TCIF2  -----------------------------------
// SVD Line: 3091

//  <item> SFDITEM_FIELD__DMA2_ISR_TCIF2
//    <name> TCIF2 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40020400) Channel 2 Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.5..5> TCIF2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_HTIF2  -----------------------------------
// SVD Line: 3098

//  <item> SFDITEM_FIELD__DMA2_ISR_HTIF2
//    <name> HTIF2 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40020400) Channel 2 Half Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.6..6> HTIF2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_TEIF2  -----------------------------------
// SVD Line: 3105

//  <item> SFDITEM_FIELD__DMA2_ISR_TEIF2
//    <name> TEIF2 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40020400) Channel 2 Transfer Error  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.7..7> TEIF2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_ISR_GIF3  -----------------------------------
// SVD Line: 3112

//  <item> SFDITEM_FIELD__DMA2_ISR_GIF3
//    <name> GIF3 </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40020400) Channel 3 Global interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.8..8> GIF3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_TCIF3  -----------------------------------
// SVD Line: 3119

//  <item> SFDITEM_FIELD__DMA2_ISR_TCIF3
//    <name> TCIF3 </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40020400) Channel 3 Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.9..9> TCIF3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_HTIF3  -----------------------------------
// SVD Line: 3126

//  <item> SFDITEM_FIELD__DMA2_ISR_HTIF3
//    <name> HTIF3 </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x40020400) Channel 3 Half Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.10..10> HTIF3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_TEIF3  -----------------------------------
// SVD Line: 3133

//  <item> SFDITEM_FIELD__DMA2_ISR_TEIF3
//    <name> TEIF3 </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x40020400) Channel 3 Transfer Error  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.11..11> TEIF3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_ISR_GIF4  -----------------------------------
// SVD Line: 3140

//  <item> SFDITEM_FIELD__DMA2_ISR_GIF4
//    <name> GIF4 </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x40020400) Channel 4 Global interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.12..12> GIF4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_TCIF4  -----------------------------------
// SVD Line: 3147

//  <item> SFDITEM_FIELD__DMA2_ISR_TCIF4
//    <name> TCIF4 </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x40020400) Channel 4 Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.13..13> TCIF4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_HTIF4  -----------------------------------
// SVD Line: 3154

//  <item> SFDITEM_FIELD__DMA2_ISR_HTIF4
//    <name> HTIF4 </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x40020400) Channel 4 Half Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.14..14> HTIF4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_TEIF4  -----------------------------------
// SVD Line: 3161

//  <item> SFDITEM_FIELD__DMA2_ISR_TEIF4
//    <name> TEIF4 </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x40020400) Channel 4 Transfer Error  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.15..15> TEIF4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_ISR_GIF5  -----------------------------------
// SVD Line: 3168

//  <item> SFDITEM_FIELD__DMA2_ISR_GIF5
//    <name> GIF5 </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x40020400) Channel 5 Global interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.16..16> GIF5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_TCIF5  -----------------------------------
// SVD Line: 3175

//  <item> SFDITEM_FIELD__DMA2_ISR_TCIF5
//    <name> TCIF5 </name>
//    <r> 
//    <i> [Bit 17] RO (@ 0x40020400) Channel 5 Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.17..17> TCIF5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_HTIF5  -----------------------------------
// SVD Line: 3182

//  <item> SFDITEM_FIELD__DMA2_ISR_HTIF5
//    <name> HTIF5 </name>
//    <r> 
//    <i> [Bit 18] RO (@ 0x40020400) Channel 5 Half Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.18..18> HTIF5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_TEIF5  -----------------------------------
// SVD Line: 3189

//  <item> SFDITEM_FIELD__DMA2_ISR_TEIF5
//    <name> TEIF5 </name>
//    <r> 
//    <i> [Bit 19] RO (@ 0x40020400) Channel 5 Transfer Error  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.19..19> TEIF5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_ISR_GIF6  -----------------------------------
// SVD Line: 3196

//  <item> SFDITEM_FIELD__DMA2_ISR_GIF6
//    <name> GIF6 </name>
//    <r> 
//    <i> [Bit 20] RO (@ 0x40020400) Channel 6 Global interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.20..20> GIF6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_TCIF6  -----------------------------------
// SVD Line: 3203

//  <item> SFDITEM_FIELD__DMA2_ISR_TCIF6
//    <name> TCIF6 </name>
//    <r> 
//    <i> [Bit 21] RO (@ 0x40020400) Channel 6 Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.21..21> TCIF6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_HTIF6  -----------------------------------
// SVD Line: 3210

//  <item> SFDITEM_FIELD__DMA2_ISR_HTIF6
//    <name> HTIF6 </name>
//    <r> 
//    <i> [Bit 22] RO (@ 0x40020400) Channel 6 Half Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.22..22> HTIF6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_TEIF6  -----------------------------------
// SVD Line: 3217

//  <item> SFDITEM_FIELD__DMA2_ISR_TEIF6
//    <name> TEIF6 </name>
//    <r> 
//    <i> [Bit 23] RO (@ 0x40020400) Channel 6 Transfer Error  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.23..23> TEIF6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_ISR_GIF7  -----------------------------------
// SVD Line: 3224

//  <item> SFDITEM_FIELD__DMA2_ISR_GIF7
//    <name> GIF7 </name>
//    <r> 
//    <i> [Bit 24] RO (@ 0x40020400) Channel 7 Global interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.24..24> GIF7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_TCIF7  -----------------------------------
// SVD Line: 3231

//  <item> SFDITEM_FIELD__DMA2_ISR_TCIF7
//    <name> TCIF7 </name>
//    <r> 
//    <i> [Bit 25] RO (@ 0x40020400) Channel 7 Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.25..25> TCIF7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_HTIF7  -----------------------------------
// SVD Line: 3238

//  <item> SFDITEM_FIELD__DMA2_ISR_HTIF7
//    <name> HTIF7 </name>
//    <r> 
//    <i> [Bit 26] RO (@ 0x40020400) Channel 7 Half Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.26..26> HTIF7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_TEIF7  -----------------------------------
// SVD Line: 3245

//  <item> SFDITEM_FIELD__DMA2_ISR_TEIF7
//    <name> TEIF7 </name>
//    <r> 
//    <i> [Bit 27] RO (@ 0x40020400) Channel 7 Transfer Error  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.27..27> TEIF7
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA2_ISR  ------------------------------------
// SVD Line: 3046

//  <rtree> SFDITEM_REG__DMA2_ISR
//    <name> ISR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40020400) DMA interrupt status register  (DMA_ISR) </i>
//    <loc> ( (unsigned int)((DMA2_ISR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__DMA2_ISR_GIF1 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_TCIF1 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_HTIF1 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_TEIF1 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_GIF2 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_TCIF2 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_HTIF2 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_TEIF2 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_GIF3 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_TCIF3 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_HTIF3 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_TEIF3 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_GIF4 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_TCIF4 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_HTIF4 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_TEIF4 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_GIF5 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_TCIF5 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_HTIF5 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_TEIF5 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_GIF6 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_TCIF6 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_HTIF6 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_TEIF6 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_GIF7 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_TCIF7 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_HTIF7 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_TEIF7 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_IFCR  --------------------------------
// SVD Line: 3254

unsigned int DMA2_IFCR __AT (0x40020404);



// -------------------------------  Field Item: DMA2_IFCR_CGIF1  ----------------------------------
// SVD Line: 3264

//  <item> SFDITEM_FIELD__DMA2_IFCR_CGIF1
//    <name> CGIF1 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40020404) Channel 1 Global interrupt  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.0..0> CGIF1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_IFCR_CGIF2  ----------------------------------
// SVD Line: 3271

//  <item> SFDITEM_FIELD__DMA2_IFCR_CGIF2
//    <name> CGIF2 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40020404) Channel 2 Global interrupt  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.4..4> CGIF2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_IFCR_CGIF3  ----------------------------------
// SVD Line: 3278

//  <item> SFDITEM_FIELD__DMA2_IFCR_CGIF3
//    <name> CGIF3 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x40020404) Channel 3 Global interrupt  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.8..8> CGIF3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_IFCR_CGIF4  ----------------------------------
// SVD Line: 3285

//  <item> SFDITEM_FIELD__DMA2_IFCR_CGIF4
//    <name> CGIF4 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x40020404) Channel 4 Global interrupt  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.12..12> CGIF4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_IFCR_CGIF5  ----------------------------------
// SVD Line: 3292

//  <item> SFDITEM_FIELD__DMA2_IFCR_CGIF5
//    <name> CGIF5 </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x40020404) Channel 5 Global interrupt  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.16..16> CGIF5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_IFCR_CGIF6  ----------------------------------
// SVD Line: 3299

//  <item> SFDITEM_FIELD__DMA2_IFCR_CGIF6
//    <name> CGIF6 </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x40020404) Channel 6 Global interrupt  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.20..20> CGIF6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_IFCR_CGIF7  ----------------------------------
// SVD Line: 3306

//  <item> SFDITEM_FIELD__DMA2_IFCR_CGIF7
//    <name> CGIF7 </name>
//    <w> 
//    <i> [Bit 24] WO (@ 0x40020404) Channel 7 Global interrupt  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.24..24> CGIF7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CTCIF1  ----------------------------------
// SVD Line: 3313

//  <item> SFDITEM_FIELD__DMA2_IFCR_CTCIF1
//    <name> CTCIF1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40020404) Channel 1 Transfer Complete  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.1..1> CTCIF1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CTCIF2  ----------------------------------
// SVD Line: 3320

//  <item> SFDITEM_FIELD__DMA2_IFCR_CTCIF2
//    <name> CTCIF2 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40020404) Channel 2 Transfer Complete  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.5..5> CTCIF2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CTCIF3  ----------------------------------
// SVD Line: 3327

//  <item> SFDITEM_FIELD__DMA2_IFCR_CTCIF3
//    <name> CTCIF3 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x40020404) Channel 3 Transfer Complete  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.9..9> CTCIF3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CTCIF4  ----------------------------------
// SVD Line: 3334

//  <item> SFDITEM_FIELD__DMA2_IFCR_CTCIF4
//    <name> CTCIF4 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x40020404) Channel 4 Transfer Complete  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.13..13> CTCIF4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CTCIF5  ----------------------------------
// SVD Line: 3341

//  <item> SFDITEM_FIELD__DMA2_IFCR_CTCIF5
//    <name> CTCIF5 </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x40020404) Channel 5 Transfer Complete  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.17..17> CTCIF5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CTCIF6  ----------------------------------
// SVD Line: 3348

//  <item> SFDITEM_FIELD__DMA2_IFCR_CTCIF6
//    <name> CTCIF6 </name>
//    <w> 
//    <i> [Bit 21] WO (@ 0x40020404) Channel 6 Transfer Complete  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.21..21> CTCIF6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CTCIF7  ----------------------------------
// SVD Line: 3355

//  <item> SFDITEM_FIELD__DMA2_IFCR_CTCIF7
//    <name> CTCIF7 </name>
//    <w> 
//    <i> [Bit 25] WO (@ 0x40020404) Channel 7 Transfer Complete  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.25..25> CTCIF7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CHTIF1  ----------------------------------
// SVD Line: 3362

//  <item> SFDITEM_FIELD__DMA2_IFCR_CHTIF1
//    <name> CHTIF1 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40020404) Channel 1 Half Transfer  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.2..2> CHTIF1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CHTIF2  ----------------------------------
// SVD Line: 3369

//  <item> SFDITEM_FIELD__DMA2_IFCR_CHTIF2
//    <name> CHTIF2 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40020404) Channel 2 Half Transfer  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.6..6> CHTIF2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CHTIF3  ----------------------------------
// SVD Line: 3376

//  <item> SFDITEM_FIELD__DMA2_IFCR_CHTIF3
//    <name> CHTIF3 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x40020404) Channel 3 Half Transfer  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.10..10> CHTIF3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CHTIF4  ----------------------------------
// SVD Line: 3383

//  <item> SFDITEM_FIELD__DMA2_IFCR_CHTIF4
//    <name> CHTIF4 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x40020404) Channel 4 Half Transfer  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.14..14> CHTIF4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CHTIF5  ----------------------------------
// SVD Line: 3390

//  <item> SFDITEM_FIELD__DMA2_IFCR_CHTIF5
//    <name> CHTIF5 </name>
//    <w> 
//    <i> [Bit 18] WO (@ 0x40020404) Channel 5 Half Transfer  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.18..18> CHTIF5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CHTIF6  ----------------------------------
// SVD Line: 3397

//  <item> SFDITEM_FIELD__DMA2_IFCR_CHTIF6
//    <name> CHTIF6 </name>
//    <w> 
//    <i> [Bit 22] WO (@ 0x40020404) Channel 6 Half Transfer  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.22..22> CHTIF6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CHTIF7  ----------------------------------
// SVD Line: 3404

//  <item> SFDITEM_FIELD__DMA2_IFCR_CHTIF7
//    <name> CHTIF7 </name>
//    <w> 
//    <i> [Bit 26] WO (@ 0x40020404) Channel 7 Half Transfer  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.26..26> CHTIF7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CTEIF1  ----------------------------------
// SVD Line: 3411

//  <item> SFDITEM_FIELD__DMA2_IFCR_CTEIF1
//    <name> CTEIF1 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40020404) Channel 1 Transfer Error  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.3..3> CTEIF1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CTEIF2  ----------------------------------
// SVD Line: 3418

//  <item> SFDITEM_FIELD__DMA2_IFCR_CTEIF2
//    <name> CTEIF2 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40020404) Channel 2 Transfer Error  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.7..7> CTEIF2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CTEIF3  ----------------------------------
// SVD Line: 3425

//  <item> SFDITEM_FIELD__DMA2_IFCR_CTEIF3
//    <name> CTEIF3 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x40020404) Channel 3 Transfer Error  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.11..11> CTEIF3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CTEIF4  ----------------------------------
// SVD Line: 3432

//  <item> SFDITEM_FIELD__DMA2_IFCR_CTEIF4
//    <name> CTEIF4 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x40020404) Channel 4 Transfer Error  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.15..15> CTEIF4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CTEIF5  ----------------------------------
// SVD Line: 3439

//  <item> SFDITEM_FIELD__DMA2_IFCR_CTEIF5
//    <name> CTEIF5 </name>
//    <w> 
//    <i> [Bit 19] WO (@ 0x40020404) Channel 5 Transfer Error  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.19..19> CTEIF5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CTEIF6  ----------------------------------
// SVD Line: 3446

//  <item> SFDITEM_FIELD__DMA2_IFCR_CTEIF6
//    <name> CTEIF6 </name>
//    <w> 
//    <i> [Bit 23] WO (@ 0x40020404) Channel 6 Transfer Error  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.23..23> CTEIF6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CTEIF7  ----------------------------------
// SVD Line: 3453

//  <item> SFDITEM_FIELD__DMA2_IFCR_CTEIF7
//    <name> CTEIF7 </name>
//    <w> 
//    <i> [Bit 27] WO (@ 0x40020404) Channel 7 Transfer Error  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.27..27> CTEIF7
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA2_IFCR  -----------------------------------
// SVD Line: 3254

//  <rtree> SFDITEM_REG__DMA2_IFCR
//    <name> IFCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40020404) DMA interrupt flag clear register  (DMA_IFCR) </i>
//    <loc> ( (unsigned int)((DMA2_IFCR >> 0) & 0xFFFFFFFF), ((DMA2_IFCR = (DMA2_IFCR & ~(0xFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CGIF1 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CGIF2 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CGIF3 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CGIF4 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CGIF5 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CGIF6 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CGIF7 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CTCIF1 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CTCIF2 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CTCIF3 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CTCIF4 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CTCIF5 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CTCIF6 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CTCIF7 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CHTIF1 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CHTIF2 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CHTIF3 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CHTIF4 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CHTIF5 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CHTIF6 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CHTIF7 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CTEIF1 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CTEIF2 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CTEIF3 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CTEIF4 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CTEIF5 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CTEIF6 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CTEIF7 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CCR1  --------------------------------
// SVD Line: 3462

unsigned int DMA2_CCR1 __AT (0x40020408);



// --------------------------------  Field Item: DMA2_CCR1_EN  ------------------------------------
// SVD Line: 3472

//  <item> SFDITEM_FIELD__DMA2_CCR1_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020408) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR1 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR1_TCIE  -----------------------------------
// SVD Line: 3478

//  <item> SFDITEM_FIELD__DMA2_CCR1_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020408) Transfer complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR1 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR1_HTIE  -----------------------------------
// SVD Line: 3485

//  <item> SFDITEM_FIELD__DMA2_CCR1_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020408) Half Transfer interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR1 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR1_TEIE  -----------------------------------
// SVD Line: 3492

//  <item> SFDITEM_FIELD__DMA2_CCR1_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020408) Transfer error interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR1 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_CCR1_DIR  -----------------------------------
// SVD Line: 3499

//  <item> SFDITEM_FIELD__DMA2_CCR1_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020408) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR1 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR1_CIRC  -----------------------------------
// SVD Line: 3505

//  <item> SFDITEM_FIELD__DMA2_CCR1_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020408) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR1 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR1_PINC  -----------------------------------
// SVD Line: 3511

//  <item> SFDITEM_FIELD__DMA2_CCR1_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020408) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR1 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR1_MINC  -----------------------------------
// SVD Line: 3517

//  <item> SFDITEM_FIELD__DMA2_CCR1_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40020408) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR1 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR1_PSIZE  ----------------------------------
// SVD Line: 3523

//  <item> SFDITEM_FIELD__DMA2_CCR1_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40020408) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR1 >> 8) & 0x3), ((DMA2_CCR1 = (DMA2_CCR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR1_MSIZE  ----------------------------------
// SVD Line: 3529

//  <item> SFDITEM_FIELD__DMA2_CCR1_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40020408) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR1 >> 10) & 0x3), ((DMA2_CCR1 = (DMA2_CCR1 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DMA2_CCR1_PL  ------------------------------------
// SVD Line: 3535

//  <item> SFDITEM_FIELD__DMA2_CCR1_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40020408) Channel Priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR1 >> 12) & 0x3), ((DMA2_CCR1 = (DMA2_CCR1 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMA2_CCR1_MEM2MEM  ---------------------------------
// SVD Line: 3541

//  <item> SFDITEM_FIELD__DMA2_CCR1_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40020408) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR1 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA2_CCR1  -----------------------------------
// SVD Line: 3462

//  <rtree> SFDITEM_REG__DMA2_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020408) DMA channel configuration register  (DMA_CCR) </i>
//    <loc> ( (unsigned int)((DMA2_CCR1 >> 0) & 0xFFFFFFFF), ((DMA2_CCR1 = (DMA2_CCR1 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CCR1_EN </item>
//    <item> SFDITEM_FIELD__DMA2_CCR1_TCIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR1_HTIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR1_TEIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR1_DIR </item>
//    <item> SFDITEM_FIELD__DMA2_CCR1_CIRC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR1_PINC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR1_MINC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR1_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR1_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR1_PL </item>
//    <item> SFDITEM_FIELD__DMA2_CCR1_MEM2MEM </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA2_CNDTR1  -------------------------------
// SVD Line: 3549

unsigned int DMA2_CNDTR1 __AT (0x4002040C);



// -------------------------------  Field Item: DMA2_CNDTR1_NDT  ----------------------------------
// SVD Line: 3559

//  <item> SFDITEM_FIELD__DMA2_CNDTR1_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4002040C) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA2_CNDTR1 >> 0) & 0xFFFF), ((DMA2_CNDTR1 = (DMA2_CNDTR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CNDTR1  ----------------------------------
// SVD Line: 3549

//  <rtree> SFDITEM_REG__DMA2_CNDTR1
//    <name> CNDTR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002040C) DMA channel 1 number of data  register </i>
//    <loc> ( (unsigned int)((DMA2_CNDTR1 >> 0) & 0xFFFFFFFF), ((DMA2_CNDTR1 = (DMA2_CNDTR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CNDTR1_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CPAR1  -------------------------------
// SVD Line: 3567

unsigned int DMA2_CPAR1 __AT (0x40020410);



// --------------------------------  Field Item: DMA2_CPAR1_PA  -----------------------------------
// SVD Line: 3577

//  <item> SFDITEM_FIELD__DMA2_CPAR1_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020410) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA2_CPAR1 >> 0) & 0xFFFFFFFF), ((DMA2_CPAR1 = (DMA2_CPAR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CPAR1  -----------------------------------
// SVD Line: 3567

//  <rtree> SFDITEM_REG__DMA2_CPAR1
//    <name> CPAR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020410) DMA channel 1 peripheral address  register </i>
//    <loc> ( (unsigned int)((DMA2_CPAR1 >> 0) & 0xFFFFFFFF), ((DMA2_CPAR1 = (DMA2_CPAR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CPAR1_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CMAR1  -------------------------------
// SVD Line: 3585

unsigned int DMA2_CMAR1 __AT (0x40020414);



// --------------------------------  Field Item: DMA2_CMAR1_MA  -----------------------------------
// SVD Line: 3595

//  <item> SFDITEM_FIELD__DMA2_CMAR1_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020414) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA2_CMAR1 >> 0) & 0xFFFFFFFF), ((DMA2_CMAR1 = (DMA2_CMAR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CMAR1  -----------------------------------
// SVD Line: 3585

//  <rtree> SFDITEM_REG__DMA2_CMAR1
//    <name> CMAR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020414) DMA channel 1 memory address  register </i>
//    <loc> ( (unsigned int)((DMA2_CMAR1 >> 0) & 0xFFFFFFFF), ((DMA2_CMAR1 = (DMA2_CMAR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CMAR1_MA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CCR2  --------------------------------
// SVD Line: 3603

unsigned int DMA2_CCR2 __AT (0x4002041C);



// --------------------------------  Field Item: DMA2_CCR2_EN  ------------------------------------
// SVD Line: 3613

//  <item> SFDITEM_FIELD__DMA2_CCR2_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002041C) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR2 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR2_TCIE  -----------------------------------
// SVD Line: 3619

//  <item> SFDITEM_FIELD__DMA2_CCR2_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4002041C) Transfer complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR2 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR2_HTIE  -----------------------------------
// SVD Line: 3626

//  <item> SFDITEM_FIELD__DMA2_CCR2_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4002041C) Half Transfer interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR2 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR2_TEIE  -----------------------------------
// SVD Line: 3633

//  <item> SFDITEM_FIELD__DMA2_CCR2_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4002041C) Transfer error interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR2 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_CCR2_DIR  -----------------------------------
// SVD Line: 3640

//  <item> SFDITEM_FIELD__DMA2_CCR2_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4002041C) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR2 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR2_CIRC  -----------------------------------
// SVD Line: 3646

//  <item> SFDITEM_FIELD__DMA2_CCR2_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4002041C) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR2 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR2_PINC  -----------------------------------
// SVD Line: 3652

//  <item> SFDITEM_FIELD__DMA2_CCR2_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4002041C) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR2 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR2_MINC  -----------------------------------
// SVD Line: 3658

//  <item> SFDITEM_FIELD__DMA2_CCR2_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4002041C) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR2 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR2_PSIZE  ----------------------------------
// SVD Line: 3664

//  <item> SFDITEM_FIELD__DMA2_CCR2_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4002041C) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR2 >> 8) & 0x3), ((DMA2_CCR2 = (DMA2_CCR2 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR2_MSIZE  ----------------------------------
// SVD Line: 3670

//  <item> SFDITEM_FIELD__DMA2_CCR2_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4002041C) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR2 >> 10) & 0x3), ((DMA2_CCR2 = (DMA2_CCR2 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DMA2_CCR2_PL  ------------------------------------
// SVD Line: 3676

//  <item> SFDITEM_FIELD__DMA2_CCR2_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x4002041C) Channel Priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR2 >> 12) & 0x3), ((DMA2_CCR2 = (DMA2_CCR2 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMA2_CCR2_MEM2MEM  ---------------------------------
// SVD Line: 3682

//  <item> SFDITEM_FIELD__DMA2_CCR2_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4002041C) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR2 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA2_CCR2  -----------------------------------
// SVD Line: 3603

//  <rtree> SFDITEM_REG__DMA2_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002041C) DMA channel configuration register  (DMA_CCR) </i>
//    <loc> ( (unsigned int)((DMA2_CCR2 >> 0) & 0xFFFFFFFF), ((DMA2_CCR2 = (DMA2_CCR2 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CCR2_EN </item>
//    <item> SFDITEM_FIELD__DMA2_CCR2_TCIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR2_HTIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR2_TEIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR2_DIR </item>
//    <item> SFDITEM_FIELD__DMA2_CCR2_CIRC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR2_PINC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR2_MINC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR2_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR2_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR2_PL </item>
//    <item> SFDITEM_FIELD__DMA2_CCR2_MEM2MEM </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA2_CNDTR2  -------------------------------
// SVD Line: 3690

unsigned int DMA2_CNDTR2 __AT (0x40020420);



// -------------------------------  Field Item: DMA2_CNDTR2_NDT  ----------------------------------
// SVD Line: 3700

//  <item> SFDITEM_FIELD__DMA2_CNDTR2_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40020420) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA2_CNDTR2 >> 0) & 0xFFFF), ((DMA2_CNDTR2 = (DMA2_CNDTR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CNDTR2  ----------------------------------
// SVD Line: 3690

//  <rtree> SFDITEM_REG__DMA2_CNDTR2
//    <name> CNDTR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020420) DMA channel 2 number of data  register </i>
//    <loc> ( (unsigned int)((DMA2_CNDTR2 >> 0) & 0xFFFFFFFF), ((DMA2_CNDTR2 = (DMA2_CNDTR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CNDTR2_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CPAR2  -------------------------------
// SVD Line: 3708

unsigned int DMA2_CPAR2 __AT (0x40020424);



// --------------------------------  Field Item: DMA2_CPAR2_PA  -----------------------------------
// SVD Line: 3718

//  <item> SFDITEM_FIELD__DMA2_CPAR2_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020424) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA2_CPAR2 >> 0) & 0xFFFFFFFF), ((DMA2_CPAR2 = (DMA2_CPAR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CPAR2  -----------------------------------
// SVD Line: 3708

//  <rtree> SFDITEM_REG__DMA2_CPAR2
//    <name> CPAR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020424) DMA channel 2 peripheral address  register </i>
//    <loc> ( (unsigned int)((DMA2_CPAR2 >> 0) & 0xFFFFFFFF), ((DMA2_CPAR2 = (DMA2_CPAR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CPAR2_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CMAR2  -------------------------------
// SVD Line: 3726

unsigned int DMA2_CMAR2 __AT (0x40020428);



// --------------------------------  Field Item: DMA2_CMAR2_MA  -----------------------------------
// SVD Line: 3736

//  <item> SFDITEM_FIELD__DMA2_CMAR2_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020428) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA2_CMAR2 >> 0) & 0xFFFFFFFF), ((DMA2_CMAR2 = (DMA2_CMAR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CMAR2  -----------------------------------
// SVD Line: 3726

//  <rtree> SFDITEM_REG__DMA2_CMAR2
//    <name> CMAR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020428) DMA channel 2 memory address  register </i>
//    <loc> ( (unsigned int)((DMA2_CMAR2 >> 0) & 0xFFFFFFFF), ((DMA2_CMAR2 = (DMA2_CMAR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CMAR2_MA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CCR3  --------------------------------
// SVD Line: 3744

unsigned int DMA2_CCR3 __AT (0x40020430);



// --------------------------------  Field Item: DMA2_CCR3_EN  ------------------------------------
// SVD Line: 3754

//  <item> SFDITEM_FIELD__DMA2_CCR3_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020430) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR3 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR3_TCIE  -----------------------------------
// SVD Line: 3760

//  <item> SFDITEM_FIELD__DMA2_CCR3_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020430) Transfer complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR3 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR3_HTIE  -----------------------------------
// SVD Line: 3767

//  <item> SFDITEM_FIELD__DMA2_CCR3_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020430) Half Transfer interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR3 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR3_TEIE  -----------------------------------
// SVD Line: 3774

//  <item> SFDITEM_FIELD__DMA2_CCR3_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020430) Transfer error interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR3 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_CCR3_DIR  -----------------------------------
// SVD Line: 3781

//  <item> SFDITEM_FIELD__DMA2_CCR3_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020430) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR3 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR3_CIRC  -----------------------------------
// SVD Line: 3787

//  <item> SFDITEM_FIELD__DMA2_CCR3_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020430) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR3 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR3_PINC  -----------------------------------
// SVD Line: 3793

//  <item> SFDITEM_FIELD__DMA2_CCR3_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020430) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR3 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR3_MINC  -----------------------------------
// SVD Line: 3799

//  <item> SFDITEM_FIELD__DMA2_CCR3_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40020430) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR3 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR3_PSIZE  ----------------------------------
// SVD Line: 3805

//  <item> SFDITEM_FIELD__DMA2_CCR3_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40020430) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR3 >> 8) & 0x3), ((DMA2_CCR3 = (DMA2_CCR3 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR3_MSIZE  ----------------------------------
// SVD Line: 3811

//  <item> SFDITEM_FIELD__DMA2_CCR3_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40020430) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR3 >> 10) & 0x3), ((DMA2_CCR3 = (DMA2_CCR3 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DMA2_CCR3_PL  ------------------------------------
// SVD Line: 3817

//  <item> SFDITEM_FIELD__DMA2_CCR3_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40020430) Channel Priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR3 >> 12) & 0x3), ((DMA2_CCR3 = (DMA2_CCR3 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMA2_CCR3_MEM2MEM  ---------------------------------
// SVD Line: 3823

//  <item> SFDITEM_FIELD__DMA2_CCR3_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40020430) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR3 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA2_CCR3  -----------------------------------
// SVD Line: 3744

//  <rtree> SFDITEM_REG__DMA2_CCR3
//    <name> CCR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020430) DMA channel configuration register  (DMA_CCR) </i>
//    <loc> ( (unsigned int)((DMA2_CCR3 >> 0) & 0xFFFFFFFF), ((DMA2_CCR3 = (DMA2_CCR3 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CCR3_EN </item>
//    <item> SFDITEM_FIELD__DMA2_CCR3_TCIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR3_HTIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR3_TEIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR3_DIR </item>
//    <item> SFDITEM_FIELD__DMA2_CCR3_CIRC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR3_PINC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR3_MINC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR3_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR3_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR3_PL </item>
//    <item> SFDITEM_FIELD__DMA2_CCR3_MEM2MEM </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA2_CNDTR3  -------------------------------
// SVD Line: 3831

unsigned int DMA2_CNDTR3 __AT (0x40020434);



// -------------------------------  Field Item: DMA2_CNDTR3_NDT  ----------------------------------
// SVD Line: 3841

//  <item> SFDITEM_FIELD__DMA2_CNDTR3_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40020434) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA2_CNDTR3 >> 0) & 0xFFFF), ((DMA2_CNDTR3 = (DMA2_CNDTR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CNDTR3  ----------------------------------
// SVD Line: 3831

//  <rtree> SFDITEM_REG__DMA2_CNDTR3
//    <name> CNDTR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020434) DMA channel 3 number of data  register </i>
//    <loc> ( (unsigned int)((DMA2_CNDTR3 >> 0) & 0xFFFFFFFF), ((DMA2_CNDTR3 = (DMA2_CNDTR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CNDTR3_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CPAR3  -------------------------------
// SVD Line: 3849

unsigned int DMA2_CPAR3 __AT (0x40020438);



// --------------------------------  Field Item: DMA2_CPAR3_PA  -----------------------------------
// SVD Line: 3859

//  <item> SFDITEM_FIELD__DMA2_CPAR3_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020438) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA2_CPAR3 >> 0) & 0xFFFFFFFF), ((DMA2_CPAR3 = (DMA2_CPAR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CPAR3  -----------------------------------
// SVD Line: 3849

//  <rtree> SFDITEM_REG__DMA2_CPAR3
//    <name> CPAR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020438) DMA channel 3 peripheral address  register </i>
//    <loc> ( (unsigned int)((DMA2_CPAR3 >> 0) & 0xFFFFFFFF), ((DMA2_CPAR3 = (DMA2_CPAR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CPAR3_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CMAR3  -------------------------------
// SVD Line: 3867

unsigned int DMA2_CMAR3 __AT (0x4002043C);



// --------------------------------  Field Item: DMA2_CMAR3_MA  -----------------------------------
// SVD Line: 3877

//  <item> SFDITEM_FIELD__DMA2_CMAR3_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002043C) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA2_CMAR3 >> 0) & 0xFFFFFFFF), ((DMA2_CMAR3 = (DMA2_CMAR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CMAR3  -----------------------------------
// SVD Line: 3867

//  <rtree> SFDITEM_REG__DMA2_CMAR3
//    <name> CMAR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002043C) DMA channel 3 memory address  register </i>
//    <loc> ( (unsigned int)((DMA2_CMAR3 >> 0) & 0xFFFFFFFF), ((DMA2_CMAR3 = (DMA2_CMAR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CMAR3_MA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CCR4  --------------------------------
// SVD Line: 3885

unsigned int DMA2_CCR4 __AT (0x40020444);



// --------------------------------  Field Item: DMA2_CCR4_EN  ------------------------------------
// SVD Line: 3895

//  <item> SFDITEM_FIELD__DMA2_CCR4_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020444) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR4 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR4_TCIE  -----------------------------------
// SVD Line: 3901

//  <item> SFDITEM_FIELD__DMA2_CCR4_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020444) Transfer complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR4 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR4_HTIE  -----------------------------------
// SVD Line: 3908

//  <item> SFDITEM_FIELD__DMA2_CCR4_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020444) Half Transfer interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR4 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR4_TEIE  -----------------------------------
// SVD Line: 3915

//  <item> SFDITEM_FIELD__DMA2_CCR4_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020444) Transfer error interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR4 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_CCR4_DIR  -----------------------------------
// SVD Line: 3922

//  <item> SFDITEM_FIELD__DMA2_CCR4_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020444) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR4 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR4_CIRC  -----------------------------------
// SVD Line: 3928

//  <item> SFDITEM_FIELD__DMA2_CCR4_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020444) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR4 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR4_PINC  -----------------------------------
// SVD Line: 3934

//  <item> SFDITEM_FIELD__DMA2_CCR4_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020444) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR4 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR4_MINC  -----------------------------------
// SVD Line: 3940

//  <item> SFDITEM_FIELD__DMA2_CCR4_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40020444) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR4 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR4_PSIZE  ----------------------------------
// SVD Line: 3946

//  <item> SFDITEM_FIELD__DMA2_CCR4_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40020444) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR4 >> 8) & 0x3), ((DMA2_CCR4 = (DMA2_CCR4 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR4_MSIZE  ----------------------------------
// SVD Line: 3952

//  <item> SFDITEM_FIELD__DMA2_CCR4_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40020444) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR4 >> 10) & 0x3), ((DMA2_CCR4 = (DMA2_CCR4 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DMA2_CCR4_PL  ------------------------------------
// SVD Line: 3958

//  <item> SFDITEM_FIELD__DMA2_CCR4_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40020444) Channel Priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR4 >> 12) & 0x3), ((DMA2_CCR4 = (DMA2_CCR4 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMA2_CCR4_MEM2MEM  ---------------------------------
// SVD Line: 3964

//  <item> SFDITEM_FIELD__DMA2_CCR4_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40020444) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR4 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA2_CCR4  -----------------------------------
// SVD Line: 3885

//  <rtree> SFDITEM_REG__DMA2_CCR4
//    <name> CCR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020444) DMA channel configuration register  (DMA_CCR) </i>
//    <loc> ( (unsigned int)((DMA2_CCR4 >> 0) & 0xFFFFFFFF), ((DMA2_CCR4 = (DMA2_CCR4 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CCR4_EN </item>
//    <item> SFDITEM_FIELD__DMA2_CCR4_TCIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR4_HTIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR4_TEIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR4_DIR </item>
//    <item> SFDITEM_FIELD__DMA2_CCR4_CIRC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR4_PINC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR4_MINC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR4_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR4_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR4_PL </item>
//    <item> SFDITEM_FIELD__DMA2_CCR4_MEM2MEM </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA2_CNDTR4  -------------------------------
// SVD Line: 3972

unsigned int DMA2_CNDTR4 __AT (0x40020448);



// -------------------------------  Field Item: DMA2_CNDTR4_NDT  ----------------------------------
// SVD Line: 3982

//  <item> SFDITEM_FIELD__DMA2_CNDTR4_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40020448) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA2_CNDTR4 >> 0) & 0xFFFF), ((DMA2_CNDTR4 = (DMA2_CNDTR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CNDTR4  ----------------------------------
// SVD Line: 3972

//  <rtree> SFDITEM_REG__DMA2_CNDTR4
//    <name> CNDTR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020448) DMA channel 4 number of data  register </i>
//    <loc> ( (unsigned int)((DMA2_CNDTR4 >> 0) & 0xFFFFFFFF), ((DMA2_CNDTR4 = (DMA2_CNDTR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CNDTR4_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CPAR4  -------------------------------
// SVD Line: 3990

unsigned int DMA2_CPAR4 __AT (0x4002044C);



// --------------------------------  Field Item: DMA2_CPAR4_PA  -----------------------------------
// SVD Line: 4000

//  <item> SFDITEM_FIELD__DMA2_CPAR4_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002044C) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA2_CPAR4 >> 0) & 0xFFFFFFFF), ((DMA2_CPAR4 = (DMA2_CPAR4 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CPAR4  -----------------------------------
// SVD Line: 3990

//  <rtree> SFDITEM_REG__DMA2_CPAR4
//    <name> CPAR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002044C) DMA channel 4 peripheral address  register </i>
//    <loc> ( (unsigned int)((DMA2_CPAR4 >> 0) & 0xFFFFFFFF), ((DMA2_CPAR4 = (DMA2_CPAR4 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CPAR4_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CMAR4  -------------------------------
// SVD Line: 4008

unsigned int DMA2_CMAR4 __AT (0x40020450);



// --------------------------------  Field Item: DMA2_CMAR4_MA  -----------------------------------
// SVD Line: 4018

//  <item> SFDITEM_FIELD__DMA2_CMAR4_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020450) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA2_CMAR4 >> 0) & 0xFFFFFFFF), ((DMA2_CMAR4 = (DMA2_CMAR4 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CMAR4  -----------------------------------
// SVD Line: 4008

//  <rtree> SFDITEM_REG__DMA2_CMAR4
//    <name> CMAR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020450) DMA channel 4 memory address  register </i>
//    <loc> ( (unsigned int)((DMA2_CMAR4 >> 0) & 0xFFFFFFFF), ((DMA2_CMAR4 = (DMA2_CMAR4 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CMAR4_MA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CCR5  --------------------------------
// SVD Line: 4026

unsigned int DMA2_CCR5 __AT (0x40020458);



// --------------------------------  Field Item: DMA2_CCR5_EN  ------------------------------------
// SVD Line: 4036

//  <item> SFDITEM_FIELD__DMA2_CCR5_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020458) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR5 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR5_TCIE  -----------------------------------
// SVD Line: 4042

//  <item> SFDITEM_FIELD__DMA2_CCR5_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020458) Transfer complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR5 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR5_HTIE  -----------------------------------
// SVD Line: 4049

//  <item> SFDITEM_FIELD__DMA2_CCR5_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020458) Half Transfer interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR5 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR5_TEIE  -----------------------------------
// SVD Line: 4056

//  <item> SFDITEM_FIELD__DMA2_CCR5_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020458) Transfer error interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR5 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_CCR5_DIR  -----------------------------------
// SVD Line: 4063

//  <item> SFDITEM_FIELD__DMA2_CCR5_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020458) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR5 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR5_CIRC  -----------------------------------
// SVD Line: 4069

//  <item> SFDITEM_FIELD__DMA2_CCR5_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020458) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR5 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR5_PINC  -----------------------------------
// SVD Line: 4075

//  <item> SFDITEM_FIELD__DMA2_CCR5_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020458) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR5 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR5_MINC  -----------------------------------
// SVD Line: 4081

//  <item> SFDITEM_FIELD__DMA2_CCR5_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40020458) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR5 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR5_PSIZE  ----------------------------------
// SVD Line: 4087

//  <item> SFDITEM_FIELD__DMA2_CCR5_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40020458) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR5 >> 8) & 0x3), ((DMA2_CCR5 = (DMA2_CCR5 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR5_MSIZE  ----------------------------------
// SVD Line: 4093

//  <item> SFDITEM_FIELD__DMA2_CCR5_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40020458) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR5 >> 10) & 0x3), ((DMA2_CCR5 = (DMA2_CCR5 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DMA2_CCR5_PL  ------------------------------------
// SVD Line: 4099

//  <item> SFDITEM_FIELD__DMA2_CCR5_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40020458) Channel Priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR5 >> 12) & 0x3), ((DMA2_CCR5 = (DMA2_CCR5 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMA2_CCR5_MEM2MEM  ---------------------------------
// SVD Line: 4105

//  <item> SFDITEM_FIELD__DMA2_CCR5_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40020458) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR5 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA2_CCR5  -----------------------------------
// SVD Line: 4026

//  <rtree> SFDITEM_REG__DMA2_CCR5
//    <name> CCR5 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020458) DMA channel configuration register  (DMA_CCR) </i>
//    <loc> ( (unsigned int)((DMA2_CCR5 >> 0) & 0xFFFFFFFF), ((DMA2_CCR5 = (DMA2_CCR5 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CCR5_EN </item>
//    <item> SFDITEM_FIELD__DMA2_CCR5_TCIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR5_HTIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR5_TEIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR5_DIR </item>
//    <item> SFDITEM_FIELD__DMA2_CCR5_CIRC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR5_PINC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR5_MINC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR5_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR5_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR5_PL </item>
//    <item> SFDITEM_FIELD__DMA2_CCR5_MEM2MEM </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA2_CNDTR5  -------------------------------
// SVD Line: 4113

unsigned int DMA2_CNDTR5 __AT (0x4002045C);



// -------------------------------  Field Item: DMA2_CNDTR5_NDT  ----------------------------------
// SVD Line: 4123

//  <item> SFDITEM_FIELD__DMA2_CNDTR5_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4002045C) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA2_CNDTR5 >> 0) & 0xFFFF), ((DMA2_CNDTR5 = (DMA2_CNDTR5 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CNDTR5  ----------------------------------
// SVD Line: 4113

//  <rtree> SFDITEM_REG__DMA2_CNDTR5
//    <name> CNDTR5 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002045C) DMA channel 5 number of data  register </i>
//    <loc> ( (unsigned int)((DMA2_CNDTR5 >> 0) & 0xFFFFFFFF), ((DMA2_CNDTR5 = (DMA2_CNDTR5 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CNDTR5_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CPAR5  -------------------------------
// SVD Line: 4131

unsigned int DMA2_CPAR5 __AT (0x40020460);



// --------------------------------  Field Item: DMA2_CPAR5_PA  -----------------------------------
// SVD Line: 4141

//  <item> SFDITEM_FIELD__DMA2_CPAR5_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020460) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA2_CPAR5 >> 0) & 0xFFFFFFFF), ((DMA2_CPAR5 = (DMA2_CPAR5 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CPAR5  -----------------------------------
// SVD Line: 4131

//  <rtree> SFDITEM_REG__DMA2_CPAR5
//    <name> CPAR5 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020460) DMA channel 5 peripheral address  register </i>
//    <loc> ( (unsigned int)((DMA2_CPAR5 >> 0) & 0xFFFFFFFF), ((DMA2_CPAR5 = (DMA2_CPAR5 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CPAR5_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CMAR5  -------------------------------
// SVD Line: 4149

unsigned int DMA2_CMAR5 __AT (0x40020464);



// --------------------------------  Field Item: DMA2_CMAR5_MA  -----------------------------------
// SVD Line: 4159

//  <item> SFDITEM_FIELD__DMA2_CMAR5_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020464) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA2_CMAR5 >> 0) & 0xFFFFFFFF), ((DMA2_CMAR5 = (DMA2_CMAR5 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CMAR5  -----------------------------------
// SVD Line: 4149

//  <rtree> SFDITEM_REG__DMA2_CMAR5
//    <name> CMAR5 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020464) DMA channel 5 memory address  register </i>
//    <loc> ( (unsigned int)((DMA2_CMAR5 >> 0) & 0xFFFFFFFF), ((DMA2_CMAR5 = (DMA2_CMAR5 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CMAR5_MA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CCR6  --------------------------------
// SVD Line: 4167

unsigned int DMA2_CCR6 __AT (0x4002046C);



// --------------------------------  Field Item: DMA2_CCR6_EN  ------------------------------------
// SVD Line: 4177

//  <item> SFDITEM_FIELD__DMA2_CCR6_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002046C) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR6 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR6_TCIE  -----------------------------------
// SVD Line: 4183

//  <item> SFDITEM_FIELD__DMA2_CCR6_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4002046C) Transfer complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR6 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR6_HTIE  -----------------------------------
// SVD Line: 4190

//  <item> SFDITEM_FIELD__DMA2_CCR6_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4002046C) Half Transfer interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR6 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR6_TEIE  -----------------------------------
// SVD Line: 4197

//  <item> SFDITEM_FIELD__DMA2_CCR6_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4002046C) Transfer error interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR6 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_CCR6_DIR  -----------------------------------
// SVD Line: 4204

//  <item> SFDITEM_FIELD__DMA2_CCR6_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4002046C) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR6 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR6_CIRC  -----------------------------------
// SVD Line: 4210

//  <item> SFDITEM_FIELD__DMA2_CCR6_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4002046C) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR6 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR6_PINC  -----------------------------------
// SVD Line: 4216

//  <item> SFDITEM_FIELD__DMA2_CCR6_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4002046C) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR6 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR6_MINC  -----------------------------------
// SVD Line: 4222

//  <item> SFDITEM_FIELD__DMA2_CCR6_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4002046C) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR6 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR6_PSIZE  ----------------------------------
// SVD Line: 4228

//  <item> SFDITEM_FIELD__DMA2_CCR6_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4002046C) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR6 >> 8) & 0x3), ((DMA2_CCR6 = (DMA2_CCR6 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR6_MSIZE  ----------------------------------
// SVD Line: 4234

//  <item> SFDITEM_FIELD__DMA2_CCR6_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4002046C) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR6 >> 10) & 0x3), ((DMA2_CCR6 = (DMA2_CCR6 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DMA2_CCR6_PL  ------------------------------------
// SVD Line: 4240

//  <item> SFDITEM_FIELD__DMA2_CCR6_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x4002046C) Channel Priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR6 >> 12) & 0x3), ((DMA2_CCR6 = (DMA2_CCR6 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMA2_CCR6_MEM2MEM  ---------------------------------
// SVD Line: 4246

//  <item> SFDITEM_FIELD__DMA2_CCR6_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4002046C) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR6 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA2_CCR6  -----------------------------------
// SVD Line: 4167

//  <rtree> SFDITEM_REG__DMA2_CCR6
//    <name> CCR6 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002046C) DMA channel configuration register  (DMA_CCR) </i>
//    <loc> ( (unsigned int)((DMA2_CCR6 >> 0) & 0xFFFFFFFF), ((DMA2_CCR6 = (DMA2_CCR6 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CCR6_EN </item>
//    <item> SFDITEM_FIELD__DMA2_CCR6_TCIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR6_HTIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR6_TEIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR6_DIR </item>
//    <item> SFDITEM_FIELD__DMA2_CCR6_CIRC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR6_PINC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR6_MINC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR6_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR6_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR6_PL </item>
//    <item> SFDITEM_FIELD__DMA2_CCR6_MEM2MEM </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA2_CNDTR6  -------------------------------
// SVD Line: 4254

unsigned int DMA2_CNDTR6 __AT (0x40020470);



// -------------------------------  Field Item: DMA2_CNDTR6_NDT  ----------------------------------
// SVD Line: 4264

//  <item> SFDITEM_FIELD__DMA2_CNDTR6_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40020470) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA2_CNDTR6 >> 0) & 0xFFFF), ((DMA2_CNDTR6 = (DMA2_CNDTR6 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CNDTR6  ----------------------------------
// SVD Line: 4254

//  <rtree> SFDITEM_REG__DMA2_CNDTR6
//    <name> CNDTR6 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020470) DMA channel 6 number of data  register </i>
//    <loc> ( (unsigned int)((DMA2_CNDTR6 >> 0) & 0xFFFFFFFF), ((DMA2_CNDTR6 = (DMA2_CNDTR6 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CNDTR6_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CPAR6  -------------------------------
// SVD Line: 4272

unsigned int DMA2_CPAR6 __AT (0x40020474);



// --------------------------------  Field Item: DMA2_CPAR6_PA  -----------------------------------
// SVD Line: 4282

//  <item> SFDITEM_FIELD__DMA2_CPAR6_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020474) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA2_CPAR6 >> 0) & 0xFFFFFFFF), ((DMA2_CPAR6 = (DMA2_CPAR6 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CPAR6  -----------------------------------
// SVD Line: 4272

//  <rtree> SFDITEM_REG__DMA2_CPAR6
//    <name> CPAR6 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020474) DMA channel 6 peripheral address  register </i>
//    <loc> ( (unsigned int)((DMA2_CPAR6 >> 0) & 0xFFFFFFFF), ((DMA2_CPAR6 = (DMA2_CPAR6 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CPAR6_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CMAR6  -------------------------------
// SVD Line: 4290

unsigned int DMA2_CMAR6 __AT (0x40020478);



// --------------------------------  Field Item: DMA2_CMAR6_MA  -----------------------------------
// SVD Line: 4300

//  <item> SFDITEM_FIELD__DMA2_CMAR6_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020478) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA2_CMAR6 >> 0) & 0xFFFFFFFF), ((DMA2_CMAR6 = (DMA2_CMAR6 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CMAR6  -----------------------------------
// SVD Line: 4290

//  <rtree> SFDITEM_REG__DMA2_CMAR6
//    <name> CMAR6 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020478) DMA channel 6 memory address  register </i>
//    <loc> ( (unsigned int)((DMA2_CMAR6 >> 0) & 0xFFFFFFFF), ((DMA2_CMAR6 = (DMA2_CMAR6 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CMAR6_MA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CCR7  --------------------------------
// SVD Line: 4308

unsigned int DMA2_CCR7 __AT (0x40020480);



// --------------------------------  Field Item: DMA2_CCR7_EN  ------------------------------------
// SVD Line: 4318

//  <item> SFDITEM_FIELD__DMA2_CCR7_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020480) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR7 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR7_TCIE  -----------------------------------
// SVD Line: 4324

//  <item> SFDITEM_FIELD__DMA2_CCR7_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020480) Transfer complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR7 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR7_HTIE  -----------------------------------
// SVD Line: 4331

//  <item> SFDITEM_FIELD__DMA2_CCR7_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020480) Half Transfer interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR7 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR7_TEIE  -----------------------------------
// SVD Line: 4338

//  <item> SFDITEM_FIELD__DMA2_CCR7_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020480) Transfer error interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR7 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_CCR7_DIR  -----------------------------------
// SVD Line: 4345

//  <item> SFDITEM_FIELD__DMA2_CCR7_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020480) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR7 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR7_CIRC  -----------------------------------
// SVD Line: 4351

//  <item> SFDITEM_FIELD__DMA2_CCR7_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020480) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR7 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR7_PINC  -----------------------------------
// SVD Line: 4357

//  <item> SFDITEM_FIELD__DMA2_CCR7_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020480) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR7 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR7_MINC  -----------------------------------
// SVD Line: 4363

//  <item> SFDITEM_FIELD__DMA2_CCR7_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40020480) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR7 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR7_PSIZE  ----------------------------------
// SVD Line: 4369

//  <item> SFDITEM_FIELD__DMA2_CCR7_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40020480) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR7 >> 8) & 0x3), ((DMA2_CCR7 = (DMA2_CCR7 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR7_MSIZE  ----------------------------------
// SVD Line: 4375

//  <item> SFDITEM_FIELD__DMA2_CCR7_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40020480) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR7 >> 10) & 0x3), ((DMA2_CCR7 = (DMA2_CCR7 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DMA2_CCR7_PL  ------------------------------------
// SVD Line: 4381

//  <item> SFDITEM_FIELD__DMA2_CCR7_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40020480) Channel Priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR7 >> 12) & 0x3), ((DMA2_CCR7 = (DMA2_CCR7 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMA2_CCR7_MEM2MEM  ---------------------------------
// SVD Line: 4387

//  <item> SFDITEM_FIELD__DMA2_CCR7_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40020480) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR7 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA2_CCR7  -----------------------------------
// SVD Line: 4308

//  <rtree> SFDITEM_REG__DMA2_CCR7
//    <name> CCR7 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020480) DMA channel configuration register  (DMA_CCR) </i>
//    <loc> ( (unsigned int)((DMA2_CCR7 >> 0) & 0xFFFFFFFF), ((DMA2_CCR7 = (DMA2_CCR7 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CCR7_EN </item>
//    <item> SFDITEM_FIELD__DMA2_CCR7_TCIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR7_HTIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR7_TEIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR7_DIR </item>
//    <item> SFDITEM_FIELD__DMA2_CCR7_CIRC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR7_PINC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR7_MINC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR7_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR7_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR7_PL </item>
//    <item> SFDITEM_FIELD__DMA2_CCR7_MEM2MEM </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA2_CNDTR7  -------------------------------
// SVD Line: 4395

unsigned int DMA2_CNDTR7 __AT (0x40020484);



// -------------------------------  Field Item: DMA2_CNDTR7_NDT  ----------------------------------
// SVD Line: 4405

//  <item> SFDITEM_FIELD__DMA2_CNDTR7_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40020484) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA2_CNDTR7 >> 0) & 0xFFFF), ((DMA2_CNDTR7 = (DMA2_CNDTR7 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CNDTR7  ----------------------------------
// SVD Line: 4395

//  <rtree> SFDITEM_REG__DMA2_CNDTR7
//    <name> CNDTR7 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020484) DMA channel 7 number of data  register </i>
//    <loc> ( (unsigned int)((DMA2_CNDTR7 >> 0) & 0xFFFFFFFF), ((DMA2_CNDTR7 = (DMA2_CNDTR7 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CNDTR7_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CPAR7  -------------------------------
// SVD Line: 4413

unsigned int DMA2_CPAR7 __AT (0x40020488);



// --------------------------------  Field Item: DMA2_CPAR7_PA  -----------------------------------
// SVD Line: 4423

//  <item> SFDITEM_FIELD__DMA2_CPAR7_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020488) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA2_CPAR7 >> 0) & 0xFFFFFFFF), ((DMA2_CPAR7 = (DMA2_CPAR7 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CPAR7  -----------------------------------
// SVD Line: 4413

//  <rtree> SFDITEM_REG__DMA2_CPAR7
//    <name> CPAR7 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020488) DMA channel 7 peripheral address  register </i>
//    <loc> ( (unsigned int)((DMA2_CPAR7 >> 0) & 0xFFFFFFFF), ((DMA2_CPAR7 = (DMA2_CPAR7 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CPAR7_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CMAR7  -------------------------------
// SVD Line: 4431

unsigned int DMA2_CMAR7 __AT (0x4002048C);



// --------------------------------  Field Item: DMA2_CMAR7_MA  -----------------------------------
// SVD Line: 4441

//  <item> SFDITEM_FIELD__DMA2_CMAR7_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002048C) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA2_CMAR7 >> 0) & 0xFFFFFFFF), ((DMA2_CMAR7 = (DMA2_CMAR7 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CMAR7  -----------------------------------
// SVD Line: 4431

//  <rtree> SFDITEM_REG__DMA2_CMAR7
//    <name> CMAR7 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002048C) DMA channel 7 memory address  register </i>
//    <loc> ( (unsigned int)((DMA2_CMAR7 >> 0) & 0xFFFFFFFF), ((DMA2_CMAR7 = (DMA2_CMAR7 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CMAR7_MA </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: DMA2  -------------------------------------
// SVD Line: 4451

//  <view> DMA2
//    <name> DMA2 </name>
//    <item> SFDITEM_REG__DMA2_ISR </item>
//    <item> SFDITEM_REG__DMA2_IFCR </item>
//    <item> SFDITEM_REG__DMA2_CCR1 </item>
//    <item> SFDITEM_REG__DMA2_CNDTR1 </item>
//    <item> SFDITEM_REG__DMA2_CPAR1 </item>
//    <item> SFDITEM_REG__DMA2_CMAR1 </item>
//    <item> SFDITEM_REG__DMA2_CCR2 </item>
//    <item> SFDITEM_REG__DMA2_CNDTR2 </item>
//    <item> SFDITEM_REG__DMA2_CPAR2 </item>
//    <item> SFDITEM_REG__DMA2_CMAR2 </item>
//    <item> SFDITEM_REG__DMA2_CCR3 </item>
//    <item> SFDITEM_REG__DMA2_CNDTR3 </item>
//    <item> SFDITEM_REG__DMA2_CPAR3 </item>
//    <item> SFDITEM_REG__DMA2_CMAR3 </item>
//    <item> SFDITEM_REG__DMA2_CCR4 </item>
//    <item> SFDITEM_REG__DMA2_CNDTR4 </item>
//    <item> SFDITEM_REG__DMA2_CPAR4 </item>
//    <item> SFDITEM_REG__DMA2_CMAR4 </item>
//    <item> SFDITEM_REG__DMA2_CCR5 </item>
//    <item> SFDITEM_REG__DMA2_CNDTR5 </item>
//    <item> SFDITEM_REG__DMA2_CPAR5 </item>
//    <item> SFDITEM_REG__DMA2_CMAR5 </item>
//    <item> SFDITEM_REG__DMA2_CCR6 </item>
//    <item> SFDITEM_REG__DMA2_CNDTR6 </item>
//    <item> SFDITEM_REG__DMA2_CPAR6 </item>
//    <item> SFDITEM_REG__DMA2_CMAR6 </item>
//    <item> SFDITEM_REG__DMA2_CCR7 </item>
//    <item> SFDITEM_REG__DMA2_CNDTR7 </item>
//    <item> SFDITEM_REG__DMA2_CPAR7 </item>
//    <item> SFDITEM_REG__DMA2_CMAR7 </item>
//  </view>
//  


// -----------------------------  Register Item Address: RTC_CRH  ---------------------------------
// SVD Line: 4498

unsigned int RTC_CRH __AT (0x40002800);



// --------------------------------  Field Item: RTC_CRH_SECIE  -----------------------------------
// SVD Line: 4507

//  <item> SFDITEM_FIELD__RTC_CRH_SECIE
//    <name> SECIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40002800) Second interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CRH ) </loc>
//      <o.0..0> SECIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CRH_ALRIE  -----------------------------------
// SVD Line: 4513

//  <item> SFDITEM_FIELD__RTC_CRH_ALRIE
//    <name> ALRIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40002800) Alarm interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CRH ) </loc>
//      <o.1..1> ALRIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CRH_OWIE  ------------------------------------
// SVD Line: 4519

//  <item> SFDITEM_FIELD__RTC_CRH_OWIE
//    <name> OWIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40002800) Overflow interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CRH ) </loc>
//      <o.2..2> OWIE
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RTC_CRH  ------------------------------------
// SVD Line: 4498

//  <rtree> SFDITEM_REG__RTC_CRH
//    <name> CRH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002800) RTC Control Register High </i>
//    <loc> ( (unsigned int)((RTC_CRH >> 0) & 0xFFFFFFFF), ((RTC_CRH = (RTC_CRH & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_CRH_SECIE </item>
//    <item> SFDITEM_FIELD__RTC_CRH_ALRIE </item>
//    <item> SFDITEM_FIELD__RTC_CRH_OWIE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_CRL  ---------------------------------
// SVD Line: 4527

unsigned int RTC_CRL __AT (0x40002804);



// --------------------------------  Field Item: RTC_CRL_SECF  ------------------------------------
// SVD Line: 4535

//  <item> SFDITEM_FIELD__RTC_CRL_SECF
//    <name> SECF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40002804) Second Flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CRL ) </loc>
//      <o.0..0> SECF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CRL_ALRF  ------------------------------------
// SVD Line: 4542

//  <item> SFDITEM_FIELD__RTC_CRL_ALRF
//    <name> ALRF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40002804) Alarm Flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CRL ) </loc>
//      <o.1..1> ALRF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_CRL_OWF  ------------------------------------
// SVD Line: 4549

//  <item> SFDITEM_FIELD__RTC_CRL_OWF
//    <name> OWF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40002804) Overflow Flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CRL ) </loc>
//      <o.2..2> OWF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_CRL_RSF  ------------------------------------
// SVD Line: 4556

//  <item> SFDITEM_FIELD__RTC_CRL_RSF
//    <name> RSF </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40002804) Registers Synchronized  Flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CRL ) </loc>
//      <o.3..3> RSF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_CRL_CNF  ------------------------------------
// SVD Line: 4564

//  <item> SFDITEM_FIELD__RTC_CRL_CNF
//    <name> CNF </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40002804) Configuration Flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CRL ) </loc>
//      <o.4..4> CNF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CRL_RTOFF  -----------------------------------
// SVD Line: 4571

//  <item> SFDITEM_FIELD__RTC_CRL_RTOFF
//    <name> RTOFF </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40002804) RTC operation OFF </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CRL ) </loc>
//      <o.5..5> RTOFF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RTC_CRL  ------------------------------------
// SVD Line: 4527

//  <rtree> SFDITEM_REG__RTC_CRL
//    <name> CRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002804) RTC Control Register Low </i>
//    <loc> ( (unsigned int)((RTC_CRL >> 0) & 0xFFFFFFFF), ((RTC_CRL = (RTC_CRL & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_CRL_SECF </item>
//    <item> SFDITEM_FIELD__RTC_CRL_ALRF </item>
//    <item> SFDITEM_FIELD__RTC_CRL_OWF </item>
//    <item> SFDITEM_FIELD__RTC_CRL_RSF </item>
//    <item> SFDITEM_FIELD__RTC_CRL_CNF </item>
//    <item> SFDITEM_FIELD__RTC_CRL_RTOFF </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_PRLH  --------------------------------
// SVD Line: 4580

unsigned int RTC_PRLH __AT (0x40002808);



// --------------------------------  Field Item: RTC_PRLH_PRLH  -----------------------------------
// SVD Line: 4590

//  <item> SFDITEM_FIELD__RTC_PRLH_PRLH
//    <name> PRLH </name>
//    <w> 
//    <i> [Bits 3..0] WO (@ 0x40002808) RTC Prescaler Load Register  High </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_PRLH >> 0) & 0x0), ((RTC_PRLH = (RTC_PRLH & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_PRLH  ------------------------------------
// SVD Line: 4580

//  <rtree> SFDITEM_REG__RTC_PRLH
//    <name> PRLH </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40002808) RTC Prescaler Load Register  High </i>
//    <loc> ( (unsigned int)((RTC_PRLH >> 0) & 0xFFFFFFFF), ((RTC_PRLH = (RTC_PRLH & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_PRLH_PRLH </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_PRLL  --------------------------------
// SVD Line: 4599

unsigned int RTC_PRLL __AT (0x4000280C);



// --------------------------------  Field Item: RTC_PRLL_PRLL  -----------------------------------
// SVD Line: 4609

//  <item> SFDITEM_FIELD__RTC_PRLL_PRLL
//    <name> PRLL </name>
//    <w> 
//    <i> [Bits 15..0] WO (@ 0x4000280C) RTC Prescaler Divider Register  Low </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_PRLL >> 0) & 0x0), ((RTC_PRLL = (RTC_PRLL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_PRLL  ------------------------------------
// SVD Line: 4599

//  <rtree> SFDITEM_REG__RTC_PRLL
//    <name> PRLL </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x4000280C) RTC Prescaler Load Register  Low </i>
//    <loc> ( (unsigned int)((RTC_PRLL >> 0) & 0xFFFFFFFF), ((RTC_PRLL = (RTC_PRLL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_PRLL_PRLL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_DIVH  --------------------------------
// SVD Line: 4618

unsigned int RTC_DIVH __AT (0x40002810);



// --------------------------------  Field Item: RTC_DIVH_DIVH  -----------------------------------
// SVD Line: 4628

//  <item> SFDITEM_FIELD__RTC_DIVH_DIVH
//    <name> DIVH </name>
//    <r> 
//    <i> [Bits 3..0] RO (@ 0x40002810) RTC prescaler divider register  high </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_DIVH >> 0) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_DIVH  ------------------------------------
// SVD Line: 4618

//  <rtree> SFDITEM_REG__RTC_DIVH
//    <name> DIVH </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40002810) RTC Prescaler Divider Register  High </i>
//    <loc> ( (unsigned int)((RTC_DIVH >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__RTC_DIVH_DIVH </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_DIVL  --------------------------------
// SVD Line: 4637

unsigned int RTC_DIVL __AT (0x40002814);



// --------------------------------  Field Item: RTC_DIVL_DIVL  -----------------------------------
// SVD Line: 4647

//  <item> SFDITEM_FIELD__RTC_DIVL_DIVL
//    <name> DIVL </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40002814) RTC prescaler divider register  Low </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_DIVL >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_DIVL  ------------------------------------
// SVD Line: 4637

//  <rtree> SFDITEM_REG__RTC_DIVL
//    <name> DIVL </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40002814) RTC Prescaler Divider Register  Low </i>
//    <loc> ( (unsigned int)((RTC_DIVL >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__RTC_DIVL_DIVL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_CNTH  --------------------------------
// SVD Line: 4656

unsigned int RTC_CNTH __AT (0x40002818);



// --------------------------------  Field Item: RTC_CNTH_CNTH  -----------------------------------
// SVD Line: 4665

//  <item> SFDITEM_FIELD__RTC_CNTH_CNTH
//    <name> CNTH </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40002818) RTC counter register high </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_CNTH >> 0) & 0xFFFF), ((RTC_CNTH = (RTC_CNTH & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_CNTH  ------------------------------------
// SVD Line: 4656

//  <rtree> SFDITEM_REG__RTC_CNTH
//    <name> CNTH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002818) RTC Counter Register High </i>
//    <loc> ( (unsigned int)((RTC_CNTH >> 0) & 0xFFFFFFFF), ((RTC_CNTH = (RTC_CNTH & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_CNTH_CNTH </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_CNTL  --------------------------------
// SVD Line: 4673

unsigned int RTC_CNTL __AT (0x4000281C);



// --------------------------------  Field Item: RTC_CNTL_CNTL  -----------------------------------
// SVD Line: 4682

//  <item> SFDITEM_FIELD__RTC_CNTL_CNTL
//    <name> CNTL </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000281C) RTC counter register Low </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_CNTL >> 0) & 0xFFFF), ((RTC_CNTL = (RTC_CNTL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_CNTL  ------------------------------------
// SVD Line: 4673

//  <rtree> SFDITEM_REG__RTC_CNTL
//    <name> CNTL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000281C) RTC Counter Register Low </i>
//    <loc> ( (unsigned int)((RTC_CNTL >> 0) & 0xFFFFFFFF), ((RTC_CNTL = (RTC_CNTL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_CNTL_CNTL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_ALRH  --------------------------------
// SVD Line: 4690

unsigned int RTC_ALRH __AT (0x40002820);



// --------------------------------  Field Item: RTC_ALRH_ALRH  -----------------------------------
// SVD Line: 4699

//  <item> SFDITEM_FIELD__RTC_ALRH_ALRH
//    <name> ALRH </name>
//    <w> 
//    <i> [Bits 15..0] WO (@ 0x40002820) RTC alarm register high </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_ALRH >> 0) & 0x0), ((RTC_ALRH = (RTC_ALRH & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_ALRH  ------------------------------------
// SVD Line: 4690

//  <rtree> SFDITEM_REG__RTC_ALRH
//    <name> ALRH </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40002820) RTC Alarm Register High </i>
//    <loc> ( (unsigned int)((RTC_ALRH >> 0) & 0xFFFFFFFF), ((RTC_ALRH = (RTC_ALRH & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_ALRH_ALRH </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_ALRL  --------------------------------
// SVD Line: 4707

unsigned int RTC_ALRL __AT (0x40002824);



// --------------------------------  Field Item: RTC_ALRL_ALRL  -----------------------------------
// SVD Line: 4716

//  <item> SFDITEM_FIELD__RTC_ALRL_ALRL
//    <name> ALRL </name>
//    <w> 
//    <i> [Bits 15..0] WO (@ 0x40002824) RTC alarm register low </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_ALRL >> 0) & 0x0), ((RTC_ALRL = (RTC_ALRL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_ALRL  ------------------------------------
// SVD Line: 4707

//  <rtree> SFDITEM_REG__RTC_ALRL
//    <name> ALRL </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40002824) RTC Alarm Register Low </i>
//    <loc> ( (unsigned int)((RTC_ALRL >> 0) & 0xFFFFFFFF), ((RTC_ALRL = (RTC_ALRL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_ALRL_ALRL </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: RTC  --------------------------------------
// SVD Line: 4476

//  <view> RTC
//    <name> RTC </name>
//    <item> SFDITEM_REG__RTC_CRH </item>
//    <item> SFDITEM_REG__RTC_CRL </item>
//    <item> SFDITEM_REG__RTC_PRLH </item>
//    <item> SFDITEM_REG__RTC_PRLL </item>
//    <item> SFDITEM_REG__RTC_DIVH </item>
//    <item> SFDITEM_REG__RTC_DIVL </item>
//    <item> SFDITEM_REG__RTC_CNTH </item>
//    <item> SFDITEM_REG__RTC_CNTL </item>
//    <item> SFDITEM_REG__RTC_ALRH </item>
//    <item> SFDITEM_REG__RTC_ALRL </item>
//  </view>
//  


// -----------------------------  Register Item Address: IWDG_KR  ---------------------------------
// SVD Line: 4737

unsigned int IWDG_KR __AT (0x40003000);



// ---------------------------------  Field Item: IWDG_KR_KEY  ------------------------------------
// SVD Line: 4746

//  <item> SFDITEM_FIELD__IWDG_KR_KEY
//    <name> KEY </name>
//    <w> 
//    <i> [Bits 15..0] WO (@ 0x40003000) Key value </i>
//    <edit> 
//      <loc> ( (unsigned short)((IWDG_KR >> 0) & 0x0), ((IWDG_KR = (IWDG_KR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: IWDG_KR  ------------------------------------
// SVD Line: 4737

//  <rtree> SFDITEM_REG__IWDG_KR
//    <name> KR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40003000) Key register (IWDG_KR) </i>
//    <loc> ( (unsigned int)((IWDG_KR >> 0) & 0xFFFFFFFF), ((IWDG_KR = (IWDG_KR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IWDG_KR_KEY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IWDG_PR  ---------------------------------
// SVD Line: 4754

unsigned int IWDG_PR __AT (0x40003004);



// ---------------------------------  Field Item: IWDG_PR_PR  -------------------------------------
// SVD Line: 4763

//  <item> SFDITEM_FIELD__IWDG_PR_PR
//    <name> PR </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40003004) Prescaler divider </i>
//    <edit> 
//      <loc> ( (unsigned char)((IWDG_PR >> 0) & 0x7), ((IWDG_PR = (IWDG_PR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: IWDG_PR  ------------------------------------
// SVD Line: 4754

//  <rtree> SFDITEM_REG__IWDG_PR
//    <name> PR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003004) Prescaler register (IWDG_PR) </i>
//    <loc> ( (unsigned int)((IWDG_PR >> 0) & 0xFFFFFFFF), ((IWDG_PR = (IWDG_PR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IWDG_PR_PR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IWDG_RLR  --------------------------------
// SVD Line: 4771

unsigned int IWDG_RLR __AT (0x40003008);



// ---------------------------------  Field Item: IWDG_RLR_RL  ------------------------------------
// SVD Line: 4780

//  <item> SFDITEM_FIELD__IWDG_RLR_RL
//    <name> RL </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40003008) Watchdog counter reload  value </i>
//    <edit> 
//      <loc> ( (unsigned short)((IWDG_RLR >> 0) & 0xFFF), ((IWDG_RLR = (IWDG_RLR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: IWDG_RLR  ------------------------------------
// SVD Line: 4771

//  <rtree> SFDITEM_REG__IWDG_RLR
//    <name> RLR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003008) Reload register (IWDG_RLR) </i>
//    <loc> ( (unsigned int)((IWDG_RLR >> 0) & 0xFFFFFFFF), ((IWDG_RLR = (IWDG_RLR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IWDG_RLR_RL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IWDG_SR  ---------------------------------
// SVD Line: 4789

unsigned int IWDG_SR __AT (0x4000300C);



// ---------------------------------  Field Item: IWDG_SR_PVU  ------------------------------------
// SVD Line: 4798

//  <item> SFDITEM_FIELD__IWDG_SR_PVU
//    <name> PVU </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x4000300C) Watchdog prescaler value  update </i>
//    <check> 
//      <loc> ( (unsigned int) IWDG_SR ) </loc>
//      <o.0..0> PVU
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: IWDG_SR_RVU  ------------------------------------
// SVD Line: 4805

//  <item> SFDITEM_FIELD__IWDG_SR_RVU
//    <name> RVU </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x4000300C) Watchdog counter reload value  update </i>
//    <check> 
//      <loc> ( (unsigned int) IWDG_SR ) </loc>
//      <o.1..1> RVU
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: IWDG_SR  ------------------------------------
// SVD Line: 4789

//  <rtree> SFDITEM_REG__IWDG_SR
//    <name> SR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4000300C) Status register (IWDG_SR) </i>
//    <loc> ( (unsigned int)((IWDG_SR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__IWDG_SR_PVU </item>
//    <item> SFDITEM_FIELD__IWDG_SR_RVU </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: IWDG  -------------------------------------
// SVD Line: 4726

//  <view> IWDG
//    <name> IWDG </name>
//    <item> SFDITEM_REG__IWDG_KR </item>
//    <item> SFDITEM_REG__IWDG_PR </item>
//    <item> SFDITEM_REG__IWDG_RLR </item>
//    <item> SFDITEM_REG__IWDG_SR </item>
//  </view>
//  


// -----------------------------  Register Item Address: WWDG_CR  ---------------------------------
// SVD Line: 4832

unsigned int WWDG_CR __AT (0x40002C00);



// ----------------------------------  Field Item: WWDG_CR_T  -------------------------------------
// SVD Line: 4841

//  <item> SFDITEM_FIELD__WWDG_CR_T
//    <name> T </name>
//    <rw> 
//    <i> [Bits 6..0] RW (@ 0x40002C00) 7-bit counter (MSB to LSB) </i>
//    <edit> 
//      <loc> ( (unsigned char)((WWDG_CR >> 0) & 0x7F), ((WWDG_CR = (WWDG_CR & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: WWDG_CR_WDGA  ------------------------------------
// SVD Line: 4847

//  <item> SFDITEM_FIELD__WWDG_CR_WDGA
//    <name> WDGA </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40002C00) Activation bit </i>
//    <check> 
//      <loc> ( (unsigned int) WWDG_CR ) </loc>
//      <o.7..7> WDGA
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: WWDG_CR  ------------------------------------
// SVD Line: 4832

//  <rtree> SFDITEM_REG__WWDG_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002C00) Control register (WWDG_CR) </i>
//    <loc> ( (unsigned int)((WWDG_CR >> 0) & 0xFFFFFFFF), ((WWDG_CR = (WWDG_CR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__WWDG_CR_T </item>
//    <item> SFDITEM_FIELD__WWDG_CR_WDGA </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: WWDG_CFR  --------------------------------
// SVD Line: 4855

unsigned int WWDG_CFR __AT (0x40002C04);



// ---------------------------------  Field Item: WWDG_CFR_W  -------------------------------------
// SVD Line: 4865

//  <item> SFDITEM_FIELD__WWDG_CFR_W
//    <name> W </name>
//    <rw> 
//    <i> [Bits 6..0] RW (@ 0x40002C04) 7-bit window value </i>
//    <edit> 
//      <loc> ( (unsigned char)((WWDG_CFR >> 0) & 0x7F), ((WWDG_CFR = (WWDG_CFR & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: WWDG_CFR_WDGTB  -----------------------------------
// SVD Line: 4871

//  <item> SFDITEM_FIELD__WWDG_CFR_WDGTB
//    <name> WDGTB </name>
//    <rw> 
//    <i> [Bits 8..7] RW (@ 0x40002C04) Timer Base </i>
//    <edit> 
//      <loc> ( (unsigned char)((WWDG_CFR >> 7) & 0x3), ((WWDG_CFR = (WWDG_CFR & ~(0x3UL << 7 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 7 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: WWDG_CFR_EWI  ------------------------------------
// SVD Line: 4877

//  <item> SFDITEM_FIELD__WWDG_CFR_EWI
//    <name> EWI </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40002C04) Early Wakeup Interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) WWDG_CFR ) </loc>
//      <o.9..9> EWI
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: WWDG_CFR  ------------------------------------
// SVD Line: 4855

//  <rtree> SFDITEM_REG__WWDG_CFR
//    <name> CFR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002C04) Configuration register  (WWDG_CFR) </i>
//    <loc> ( (unsigned int)((WWDG_CFR >> 0) & 0xFFFFFFFF), ((WWDG_CFR = (WWDG_CFR & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__WWDG_CFR_W </item>
//    <item> SFDITEM_FIELD__WWDG_CFR_WDGTB </item>
//    <item> SFDITEM_FIELD__WWDG_CFR_EWI </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: WWDG_SR  ---------------------------------
// SVD Line: 4885

unsigned int WWDG_SR __AT (0x40002C08);



// ---------------------------------  Field Item: WWDG_SR_EWI  ------------------------------------
// SVD Line: 4894

//  <item> SFDITEM_FIELD__WWDG_SR_EWI
//    <name> EWI </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40002C08) Early Wakeup Interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) WWDG_SR ) </loc>
//      <o.0..0> EWI
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: WWDG_SR  ------------------------------------
// SVD Line: 4885

//  <rtree> SFDITEM_REG__WWDG_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002C08) Status register (WWDG_SR) </i>
//    <loc> ( (unsigned int)((WWDG_SR >> 0) & 0xFFFFFFFF), ((WWDG_SR = (WWDG_SR & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__WWDG_SR_EWI </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: WWDG  -------------------------------------
// SVD Line: 4816

//  <view> WWDG
//    <name> WWDG </name>
//    <item> SFDITEM_REG__WWDG_CR </item>
//    <item> SFDITEM_REG__WWDG_CFR </item>
//    <item> SFDITEM_REG__WWDG_SR </item>
//  </view>
//  


// -----------------------------  Register Item Address: TIM2_CR1  --------------------------------
// SVD Line: 4920

unsigned int TIM2_CR1 __AT (0x40000000);



// --------------------------------  Field Item: TIM2_CR1_CKD  ------------------------------------
// SVD Line: 4929

//  <item> SFDITEM_FIELD__TIM2_CR1_CKD
//    <name> CKD </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40000000) Clock division </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CR1 >> 8) & 0x3), ((TIM2_CR1 = (TIM2_CR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM2_CR1_ARPE  -----------------------------------
// SVD Line: 4935

//  <item> SFDITEM_FIELD__TIM2_CR1_ARPE
//    <name> ARPE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000000) Auto-reload preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CR1 ) </loc>
//      <o.7..7> ARPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_CR1_CMS  ------------------------------------
// SVD Line: 4941

//  <item> SFDITEM_FIELD__TIM2_CR1_CMS
//    <name> CMS </name>
//    <rw> 
//    <i> [Bits 6..5] RW (@ 0x40000000) Center-aligned mode  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CR1 >> 5) & 0x3), ((TIM2_CR1 = (TIM2_CR1 & ~(0x3UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM2_CR1_DIR  ------------------------------------
// SVD Line: 4948

//  <item> SFDITEM_FIELD__TIM2_CR1_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000000) Direction </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CR1 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_CR1_OPM  ------------------------------------
// SVD Line: 4954

//  <item> SFDITEM_FIELD__TIM2_CR1_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000000) One-pulse mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CR1 ) </loc>
//      <o.3..3> OPM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_CR1_URS  ------------------------------------
// SVD Line: 4960

//  <item> SFDITEM_FIELD__TIM2_CR1_URS
//    <name> URS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000000) Update request source </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CR1 ) </loc>
//      <o.2..2> URS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_CR1_UDIS  -----------------------------------
// SVD Line: 4966

//  <item> SFDITEM_FIELD__TIM2_CR1_UDIS
//    <name> UDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000000) Update disable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CR1 ) </loc>
//      <o.1..1> UDIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_CR1_CEN  ------------------------------------
// SVD Line: 4972

//  <item> SFDITEM_FIELD__TIM2_CR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000000) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_CR1  ------------------------------------
// SVD Line: 4920

//  <rtree> SFDITEM_REG__TIM2_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000000) control register 1 </i>
//    <loc> ( (unsigned int)((TIM2_CR1 >> 0) & 0xFFFFFFFF), ((TIM2_CR1 = (TIM2_CR1 & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CR1_CKD </item>
//    <item> SFDITEM_FIELD__TIM2_CR1_ARPE </item>
//    <item> SFDITEM_FIELD__TIM2_CR1_CMS </item>
//    <item> SFDITEM_FIELD__TIM2_CR1_DIR </item>
//    <item> SFDITEM_FIELD__TIM2_CR1_OPM </item>
//    <item> SFDITEM_FIELD__TIM2_CR1_URS </item>
//    <item> SFDITEM_FIELD__TIM2_CR1_UDIS </item>
//    <item> SFDITEM_FIELD__TIM2_CR1_CEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM2_CR2  --------------------------------
// SVD Line: 4980

unsigned int TIM2_CR2 __AT (0x40000004);



// --------------------------------  Field Item: TIM2_CR2_TI1S  -----------------------------------
// SVD Line: 4989

//  <item> SFDITEM_FIELD__TIM2_CR2_TI1S
//    <name> TI1S </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000004) TI1 selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CR2 ) </loc>
//      <o.7..7> TI1S
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_CR2_MMS  ------------------------------------
// SVD Line: 4995

//  <item> SFDITEM_FIELD__TIM2_CR2_MMS
//    <name> MMS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000004) Master mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CR2 >> 4) & 0x7), ((TIM2_CR2 = (TIM2_CR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM2_CR2_CCDS  -----------------------------------
// SVD Line: 5001

//  <item> SFDITEM_FIELD__TIM2_CR2_CCDS
//    <name> CCDS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000004) Capture/compare DMA  selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CR2 ) </loc>
//      <o.3..3> CCDS
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_CR2  ------------------------------------
// SVD Line: 4980

//  <rtree> SFDITEM_REG__TIM2_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000004) control register 2 </i>
//    <loc> ( (unsigned int)((TIM2_CR2 >> 0) & 0xFFFFFFFF), ((TIM2_CR2 = (TIM2_CR2 & ~(0xF8UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF8) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CR2_TI1S </item>
//    <item> SFDITEM_FIELD__TIM2_CR2_MMS </item>
//    <item> SFDITEM_FIELD__TIM2_CR2_CCDS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_SMCR  --------------------------------
// SVD Line: 5010

unsigned int TIM2_SMCR __AT (0x40000008);



// --------------------------------  Field Item: TIM2_SMCR_ETP  -----------------------------------
// SVD Line: 5019

//  <item> SFDITEM_FIELD__TIM2_SMCR_ETP
//    <name> ETP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40000008) External trigger polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SMCR ) </loc>
//      <o.15..15> ETP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SMCR_ECE  -----------------------------------
// SVD Line: 5025

//  <item> SFDITEM_FIELD__TIM2_SMCR_ECE
//    <name> ECE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40000008) External clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SMCR ) </loc>
//      <o.14..14> ECE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_SMCR_ETPS  -----------------------------------
// SVD Line: 5031

//  <item> SFDITEM_FIELD__TIM2_SMCR_ETPS
//    <name> ETPS </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40000008) External trigger prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_SMCR >> 12) & 0x3), ((TIM2_SMCR = (TIM2_SMCR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SMCR_ETF  -----------------------------------
// SVD Line: 5037

//  <item> SFDITEM_FIELD__TIM2_SMCR_ETF
//    <name> ETF </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40000008) External trigger filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_SMCR >> 8) & 0xF), ((TIM2_SMCR = (TIM2_SMCR & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SMCR_MSM  -----------------------------------
// SVD Line: 5043

//  <item> SFDITEM_FIELD__TIM2_SMCR_MSM
//    <name> MSM </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000008) Master/Slave mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SMCR ) </loc>
//      <o.7..7> MSM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SMCR_TS  ------------------------------------
// SVD Line: 5049

//  <item> SFDITEM_FIELD__TIM2_SMCR_TS
//    <name> TS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000008) Trigger selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_SMCR >> 4) & 0x7), ((TIM2_SMCR = (TIM2_SMCR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SMCR_SMS  -----------------------------------
// SVD Line: 5055

//  <item> SFDITEM_FIELD__TIM2_SMCR_SMS
//    <name> SMS </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40000008) Slave mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_SMCR >> 0) & 0x7), ((TIM2_SMCR = (TIM2_SMCR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_SMCR  -----------------------------------
// SVD Line: 5010

//  <rtree> SFDITEM_REG__TIM2_SMCR
//    <name> SMCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000008) slave mode control register </i>
//    <loc> ( (unsigned int)((TIM2_SMCR >> 0) & 0xFFFFFFFF), ((TIM2_SMCR = (TIM2_SMCR & ~(0xFFF7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_SMCR_ETP </item>
//    <item> SFDITEM_FIELD__TIM2_SMCR_ECE </item>
//    <item> SFDITEM_FIELD__TIM2_SMCR_ETPS </item>
//    <item> SFDITEM_FIELD__TIM2_SMCR_ETF </item>
//    <item> SFDITEM_FIELD__TIM2_SMCR_MSM </item>
//    <item> SFDITEM_FIELD__TIM2_SMCR_TS </item>
//    <item> SFDITEM_FIELD__TIM2_SMCR_SMS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_DIER  --------------------------------
// SVD Line: 5063

unsigned int TIM2_DIER __AT (0x4000000C);



// --------------------------------  Field Item: TIM2_DIER_TDE  -----------------------------------
// SVD Line: 5072

//  <item> SFDITEM_FIELD__TIM2_DIER_TDE
//    <name> TDE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4000000C) Trigger DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.14..14> TDE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_DIER_CC4DE  ----------------------------------
// SVD Line: 5078

//  <item> SFDITEM_FIELD__TIM2_DIER_CC4DE
//    <name> CC4DE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4000000C) Capture/Compare 4 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.12..12> CC4DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_DIER_CC3DE  ----------------------------------
// SVD Line: 5085

//  <item> SFDITEM_FIELD__TIM2_DIER_CC3DE
//    <name> CC3DE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000000C) Capture/Compare 3 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.11..11> CC3DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_DIER_CC2DE  ----------------------------------
// SVD Line: 5092

//  <item> SFDITEM_FIELD__TIM2_DIER_CC2DE
//    <name> CC2DE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000000C) Capture/Compare 2 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.10..10> CC2DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_DIER_CC1DE  ----------------------------------
// SVD Line: 5099

//  <item> SFDITEM_FIELD__TIM2_DIER_CC1DE
//    <name> CC1DE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4000000C) Capture/Compare 1 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.9..9> CC1DE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_DIER_UDE  -----------------------------------
// SVD Line: 5106

//  <item> SFDITEM_FIELD__TIM2_DIER_UDE
//    <name> UDE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000000C) Update DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.8..8> UDE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_DIER_TIE  -----------------------------------
// SVD Line: 5112

//  <item> SFDITEM_FIELD__TIM2_DIER_TIE
//    <name> TIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4000000C) Trigger interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.6..6> TIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_DIER_CC4IE  ----------------------------------
// SVD Line: 5118

//  <item> SFDITEM_FIELD__TIM2_DIER_CC4IE
//    <name> CC4IE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4000000C) Capture/Compare 4 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.4..4> CC4IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_DIER_CC3IE  ----------------------------------
// SVD Line: 5125

//  <item> SFDITEM_FIELD__TIM2_DIER_CC3IE
//    <name> CC3IE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000000C) Capture/Compare 3 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.3..3> CC3IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_DIER_CC2IE  ----------------------------------
// SVD Line: 5132

//  <item> SFDITEM_FIELD__TIM2_DIER_CC2IE
//    <name> CC2IE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000000C) Capture/Compare 2 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.2..2> CC2IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_DIER_CC1IE  ----------------------------------
// SVD Line: 5139

//  <item> SFDITEM_FIELD__TIM2_DIER_CC1IE
//    <name> CC1IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000000C) Capture/Compare 1 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.1..1> CC1IE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_DIER_UIE  -----------------------------------
// SVD Line: 5146

//  <item> SFDITEM_FIELD__TIM2_DIER_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000000C) Update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.0..0> UIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_DIER  -----------------------------------
// SVD Line: 5063

//  <rtree> SFDITEM_REG__TIM2_DIER
//    <name> DIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000000C) DMA/Interrupt enable register </i>
//    <loc> ( (unsigned int)((TIM2_DIER >> 0) & 0xFFFFFFFF), ((TIM2_DIER = (TIM2_DIER & ~(0x5F5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x5F5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_DIER_TDE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_CC4DE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_CC3DE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_CC2DE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_CC1DE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_UDE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_TIE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_CC4IE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_CC3IE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_CC2IE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_CC1IE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_UIE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM2_SR  ---------------------------------
// SVD Line: 5154

unsigned int TIM2_SR __AT (0x40000010);



// --------------------------------  Field Item: TIM2_SR_CC4OF  -----------------------------------
// SVD Line: 5163

//  <item> SFDITEM_FIELD__TIM2_SR_CC4OF
//    <name> CC4OF </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40000010) Capture/Compare 4 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SR ) </loc>
//      <o.12..12> CC4OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SR_CC3OF  -----------------------------------
// SVD Line: 5170

//  <item> SFDITEM_FIELD__TIM2_SR_CC3OF
//    <name> CC3OF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000010) Capture/Compare 3 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SR ) </loc>
//      <o.11..11> CC3OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SR_CC2OF  -----------------------------------
// SVD Line: 5177

//  <item> SFDITEM_FIELD__TIM2_SR_CC2OF
//    <name> CC2OF </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40000010) Capture/compare 2 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SR ) </loc>
//      <o.10..10> CC2OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SR_CC1OF  -----------------------------------
// SVD Line: 5184

//  <item> SFDITEM_FIELD__TIM2_SR_CC1OF
//    <name> CC1OF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40000010) Capture/Compare 1 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SR ) </loc>
//      <o.9..9> CC1OF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM2_SR_TIF  ------------------------------------
// SVD Line: 5191

//  <item> SFDITEM_FIELD__TIM2_SR_TIF
//    <name> TIF </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40000010) Trigger interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SR ) </loc>
//      <o.6..6> TIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SR_CC4IF  -----------------------------------
// SVD Line: 5197

//  <item> SFDITEM_FIELD__TIM2_SR_CC4IF
//    <name> CC4IF </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000010) Capture/Compare 4 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SR ) </loc>
//      <o.4..4> CC4IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SR_CC3IF  -----------------------------------
// SVD Line: 5204

//  <item> SFDITEM_FIELD__TIM2_SR_CC3IF
//    <name> CC3IF </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000010) Capture/Compare 3 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SR ) </loc>
//      <o.3..3> CC3IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SR_CC2IF  -----------------------------------
// SVD Line: 5211

//  <item> SFDITEM_FIELD__TIM2_SR_CC2IF
//    <name> CC2IF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000010) Capture/Compare 2 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SR ) </loc>
//      <o.2..2> CC2IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SR_CC1IF  -----------------------------------
// SVD Line: 5218

//  <item> SFDITEM_FIELD__TIM2_SR_CC1IF
//    <name> CC1IF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000010) Capture/compare 1 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SR ) </loc>
//      <o.1..1> CC1IF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM2_SR_UIF  ------------------------------------
// SVD Line: 5225

//  <item> SFDITEM_FIELD__TIM2_SR_UIF
//    <name> UIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000010) Update interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SR ) </loc>
//      <o.0..0> UIF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: TIM2_SR  ------------------------------------
// SVD Line: 5154

//  <rtree> SFDITEM_REG__TIM2_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000010) status register </i>
//    <loc> ( (unsigned int)((TIM2_SR >> 0) & 0xFFFFFFFF), ((TIM2_SR = (TIM2_SR & ~(0x1E5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1E5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_SR_CC4OF </item>
//    <item> SFDITEM_FIELD__TIM2_SR_CC3OF </item>
//    <item> SFDITEM_FIELD__TIM2_SR_CC2OF </item>
//    <item> SFDITEM_FIELD__TIM2_SR_CC1OF </item>
//    <item> SFDITEM_FIELD__TIM2_SR_TIF </item>
//    <item> SFDITEM_FIELD__TIM2_SR_CC4IF </item>
//    <item> SFDITEM_FIELD__TIM2_SR_CC3IF </item>
//    <item> SFDITEM_FIELD__TIM2_SR_CC2IF </item>
//    <item> SFDITEM_FIELD__TIM2_SR_CC1IF </item>
//    <item> SFDITEM_FIELD__TIM2_SR_UIF </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM2_EGR  --------------------------------
// SVD Line: 5233

unsigned int TIM2_EGR __AT (0x40000014);



// ---------------------------------  Field Item: TIM2_EGR_TG  ------------------------------------
// SVD Line: 5242

//  <item> SFDITEM_FIELD__TIM2_EGR_TG
//    <name> TG </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40000014) Trigger generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_EGR ) </loc>
//      <o.6..6> TG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_EGR_CC4G  -----------------------------------
// SVD Line: 5248

//  <item> SFDITEM_FIELD__TIM2_EGR_CC4G
//    <name> CC4G </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40000014) Capture/compare 4  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_EGR ) </loc>
//      <o.4..4> CC4G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_EGR_CC3G  -----------------------------------
// SVD Line: 5255

//  <item> SFDITEM_FIELD__TIM2_EGR_CC3G
//    <name> CC3G </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40000014) Capture/compare 3  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_EGR ) </loc>
//      <o.3..3> CC3G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_EGR_CC2G  -----------------------------------
// SVD Line: 5262

//  <item> SFDITEM_FIELD__TIM2_EGR_CC2G
//    <name> CC2G </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40000014) Capture/compare 2  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_EGR ) </loc>
//      <o.2..2> CC2G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_EGR_CC1G  -----------------------------------
// SVD Line: 5269

//  <item> SFDITEM_FIELD__TIM2_EGR_CC1G
//    <name> CC1G </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40000014) Capture/compare 1  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_EGR ) </loc>
//      <o.1..1> CC1G
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM2_EGR_UG  ------------------------------------
// SVD Line: 5276

//  <item> SFDITEM_FIELD__TIM2_EGR_UG
//    <name> UG </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40000014) Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_EGR ) </loc>
//      <o.0..0> UG
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_EGR  ------------------------------------
// SVD Line: 5233

//  <rtree> SFDITEM_REG__TIM2_EGR
//    <name> EGR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40000014) event generation register </i>
//    <loc> ( (unsigned int)((TIM2_EGR >> 0) & 0xFFFFFFFF), ((TIM2_EGR = (TIM2_EGR & ~(0x5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_EGR_TG </item>
//    <item> SFDITEM_FIELD__TIM2_EGR_CC4G </item>
//    <item> SFDITEM_FIELD__TIM2_EGR_CC3G </item>
//    <item> SFDITEM_FIELD__TIM2_EGR_CC2G </item>
//    <item> SFDITEM_FIELD__TIM2_EGR_CC1G </item>
//    <item> SFDITEM_FIELD__TIM2_EGR_UG </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM2_CCMR1_Output  ----------------------------
// SVD Line: 5284

unsigned int TIM2_CCMR1_Output __AT (0x40000018);



// ---------------------------  Field Item: TIM2_CCMR1_Output_OC2CE  ------------------------------
// SVD Line: 5294

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC2CE
//    <name> OC2CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40000018) Output compare 2 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR1_Output ) </loc>
//      <o.15..15> OC2CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Output_OC2M  -------------------------------
// SVD Line: 5301

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC2M
//    <name> OC2M </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40000018) Output compare 2 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR1_Output >> 12) & 0x7), ((TIM2_CCMR1_Output = (TIM2_CCMR1_Output & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Output_OC2PE  ------------------------------
// SVD Line: 5307

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC2PE
//    <name> OC2PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000018) Output compare 2 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR1_Output ) </loc>
//      <o.11..11> OC2PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Output_OC2FE  ------------------------------
// SVD Line: 5314

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC2FE
//    <name> OC2FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40000018) Output compare 2 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR1_Output ) </loc>
//      <o.10..10> OC2FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Output_CC2S  -------------------------------
// SVD Line: 5321

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40000018) Capture/Compare 2  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR1_Output >> 8) & 0x3), ((TIM2_CCMR1_Output = (TIM2_CCMR1_Output & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Output_OC1CE  ------------------------------
// SVD Line: 5328

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC1CE
//    <name> OC1CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000018) Output compare 1 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR1_Output ) </loc>
//      <o.7..7> OC1CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Output_OC1M  -------------------------------
// SVD Line: 5335

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC1M
//    <name> OC1M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000018) Output compare 1 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR1_Output >> 4) & 0x7), ((TIM2_CCMR1_Output = (TIM2_CCMR1_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Output_OC1PE  ------------------------------
// SVD Line: 5341

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC1PE
//    <name> OC1PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000018) Output compare 1 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR1_Output ) </loc>
//      <o.3..3> OC1PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Output_OC1FE  ------------------------------
// SVD Line: 5348

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC1FE
//    <name> OC1FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000018) Output compare 1 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR1_Output ) </loc>
//      <o.2..2> OC1FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Output_CC1S  -------------------------------
// SVD Line: 5355

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40000018) Capture/Compare 1  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR1_Output >> 0) & 0x3), ((TIM2_CCMR1_Output = (TIM2_CCMR1_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM2_CCMR1_Output  -------------------------------
// SVD Line: 5284

//  <rtree> SFDITEM_REG__TIM2_CCMR1_Output
//    <name> CCMR1_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000018) capture/compare mode register 1 (output  mode) </i>
//    <loc> ( (unsigned int)((TIM2_CCMR1_Output >> 0) & 0xFFFFFFFF), ((TIM2_CCMR1_Output = (TIM2_CCMR1_Output & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC2CE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC2M </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC2PE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC2FE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_CC2S </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC1CE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC1M </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC1PE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC1FE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_CC1S </item>
//  </rtree>
//  


// -------------------------  Register Item Address: TIM2_CCMR1_Input  ----------------------------
// SVD Line: 5364

unsigned int TIM2_CCMR1_Input __AT (0x40000018);



// ----------------------------  Field Item: TIM2_CCMR1_Input_IC2F  -------------------------------
// SVD Line: 5375

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Input_IC2F
//    <name> IC2F </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40000018) Input capture 2 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR1_Input >> 12) & 0xF), ((TIM2_CCMR1_Input = (TIM2_CCMR1_Input & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Input_IC2PSC  ------------------------------
// SVD Line: 5381

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Input_IC2PSC
//    <name> IC2PSC </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40000018) Input capture 2 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR1_Input >> 10) & 0x3), ((TIM2_CCMR1_Input = (TIM2_CCMR1_Input & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM2_CCMR1_Input_CC2S  -------------------------------
// SVD Line: 5387

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Input_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40000018) Capture/compare 2  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR1_Input >> 8) & 0x3), ((TIM2_CCMR1_Input = (TIM2_CCMR1_Input & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM2_CCMR1_Input_IC1F  -------------------------------
// SVD Line: 5394

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Input_IC1F
//    <name> IC1F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40000018) Input capture 1 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR1_Input >> 4) & 0xF), ((TIM2_CCMR1_Input = (TIM2_CCMR1_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Input_IC1PSC  ------------------------------
// SVD Line: 5400

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Input_IC1PSC
//    <name> IC1PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40000018) Input capture 1 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR1_Input >> 2) & 0x3), ((TIM2_CCMR1_Input = (TIM2_CCMR1_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM2_CCMR1_Input_CC1S  -------------------------------
// SVD Line: 5406

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Input_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40000018) Capture/Compare 1  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR1_Input >> 0) & 0x3), ((TIM2_CCMR1_Input = (TIM2_CCMR1_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM2_CCMR1_Input  --------------------------------
// SVD Line: 5364

//  <rtree> SFDITEM_REG__TIM2_CCMR1_Input
//    <name> CCMR1_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000018) capture/compare mode register 1 (input  mode) </i>
//    <loc> ( (unsigned int)((TIM2_CCMR1_Input >> 0) & 0xFFFFFFFF), ((TIM2_CCMR1_Input = (TIM2_CCMR1_Input & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Input_IC2F </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Input_IC2PSC </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Input_CC2S </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Input_IC1F </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Input_IC1PSC </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Input_CC1S </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM2_CCMR2_Output  ----------------------------
// SVD Line: 5415

unsigned int TIM2_CCMR2_Output __AT (0x4000001C);



// ---------------------------  Field Item: TIM2_CCMR2_Output_O24CE  ------------------------------
// SVD Line: 5425

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_O24CE
//    <name> O24CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000001C) Output compare 4 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR2_Output ) </loc>
//      <o.15..15> O24CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Output_OC4M  -------------------------------
// SVD Line: 5432

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC4M
//    <name> OC4M </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x4000001C) Output compare 4 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR2_Output >> 12) & 0x7), ((TIM2_CCMR2_Output = (TIM2_CCMR2_Output & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Output_OC4PE  ------------------------------
// SVD Line: 5438

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC4PE
//    <name> OC4PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000001C) Output compare 4 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR2_Output ) </loc>
//      <o.11..11> OC4PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Output_OC4FE  ------------------------------
// SVD Line: 5445

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC4FE
//    <name> OC4FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000001C) Output compare 4 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR2_Output ) </loc>
//      <o.10..10> OC4FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Output_CC4S  -------------------------------
// SVD Line: 5452

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_CC4S
//    <name> CC4S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4000001C) Capture/Compare 4  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR2_Output >> 8) & 0x3), ((TIM2_CCMR2_Output = (TIM2_CCMR2_Output & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Output_OC3CE  ------------------------------
// SVD Line: 5459

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC3CE
//    <name> OC3CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000001C) Output compare 3 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR2_Output ) </loc>
//      <o.7..7> OC3CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Output_OC3M  -------------------------------
// SVD Line: 5466

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC3M
//    <name> OC3M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x4000001C) Output compare 3 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR2_Output >> 4) & 0x7), ((TIM2_CCMR2_Output = (TIM2_CCMR2_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Output_OC3PE  ------------------------------
// SVD Line: 5472

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC3PE
//    <name> OC3PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000001C) Output compare 3 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR2_Output ) </loc>
//      <o.3..3> OC3PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Output_OC3FE  ------------------------------
// SVD Line: 5479

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC3FE
//    <name> OC3FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000001C) Output compare 3 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR2_Output ) </loc>
//      <o.2..2> OC3FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Output_CC3S  -------------------------------
// SVD Line: 5486

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_CC3S
//    <name> CC3S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4000001C) Capture/Compare 3  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR2_Output >> 0) & 0x3), ((TIM2_CCMR2_Output = (TIM2_CCMR2_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM2_CCMR2_Output  -------------------------------
// SVD Line: 5415

//  <rtree> SFDITEM_REG__TIM2_CCMR2_Output
//    <name> CCMR2_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000001C) capture/compare mode register 2 (output  mode) </i>
//    <loc> ( (unsigned int)((TIM2_CCMR2_Output >> 0) & 0xFFFFFFFF), ((TIM2_CCMR2_Output = (TIM2_CCMR2_Output & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_O24CE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC4M </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC4PE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC4FE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_CC4S </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC3CE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC3M </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC3PE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC3FE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_CC3S </item>
//  </rtree>
//  


// -------------------------  Register Item Address: TIM2_CCMR2_Input  ----------------------------
// SVD Line: 5495

unsigned int TIM2_CCMR2_Input __AT (0x4000001C);



// ----------------------------  Field Item: TIM2_CCMR2_Input_IC4F  -------------------------------
// SVD Line: 5506

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Input_IC4F
//    <name> IC4F </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x4000001C) Input capture 4 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR2_Input >> 12) & 0xF), ((TIM2_CCMR2_Input = (TIM2_CCMR2_Input & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Input_IC4PSC  ------------------------------
// SVD Line: 5512

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Input_IC4PSC
//    <name> IC4PSC </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4000001C) Input capture 4 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR2_Input >> 10) & 0x3), ((TIM2_CCMR2_Input = (TIM2_CCMR2_Input & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM2_CCMR2_Input_CC4S  -------------------------------
// SVD Line: 5518

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Input_CC4S
//    <name> CC4S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4000001C) Capture/Compare 4  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR2_Input >> 8) & 0x3), ((TIM2_CCMR2_Input = (TIM2_CCMR2_Input & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM2_CCMR2_Input_IC3F  -------------------------------
// SVD Line: 5525

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Input_IC3F
//    <name> IC3F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x4000001C) Input capture 3 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR2_Input >> 4) & 0xF), ((TIM2_CCMR2_Input = (TIM2_CCMR2_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Input_IC3PSC  ------------------------------
// SVD Line: 5531

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Input_IC3PSC
//    <name> IC3PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x4000001C) Input capture 3 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR2_Input >> 2) & 0x3), ((TIM2_CCMR2_Input = (TIM2_CCMR2_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM2_CCMR2_Input_CC3S  -------------------------------
// SVD Line: 5537

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Input_CC3S
//    <name> CC3S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4000001C) Capture/Compare 3  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR2_Input >> 0) & 0x3), ((TIM2_CCMR2_Input = (TIM2_CCMR2_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM2_CCMR2_Input  --------------------------------
// SVD Line: 5495

//  <rtree> SFDITEM_REG__TIM2_CCMR2_Input
//    <name> CCMR2_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000001C) capture/compare mode register 2 (input  mode) </i>
//    <loc> ( (unsigned int)((TIM2_CCMR2_Input >> 0) & 0xFFFFFFFF), ((TIM2_CCMR2_Input = (TIM2_CCMR2_Input & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Input_IC4F </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Input_IC4PSC </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Input_CC4S </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Input_IC3F </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Input_IC3PSC </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Input_CC3S </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_CCER  --------------------------------
// SVD Line: 5546

unsigned int TIM2_CCER __AT (0x40000020);



// -------------------------------  Field Item: TIM2_CCER_CC4P  -----------------------------------
// SVD Line: 5556

//  <item> SFDITEM_FIELD__TIM2_CCER_CC4P
//    <name> CC4P </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40000020) Capture/Compare 3 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCER ) </loc>
//      <o.13..13> CC4P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CCER_CC4E  -----------------------------------
// SVD Line: 5563

//  <item> SFDITEM_FIELD__TIM2_CCER_CC4E
//    <name> CC4E </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40000020) Capture/Compare 4 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCER ) </loc>
//      <o.12..12> CC4E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CCER_CC3P  -----------------------------------
// SVD Line: 5570

//  <item> SFDITEM_FIELD__TIM2_CCER_CC3P
//    <name> CC3P </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40000020) Capture/Compare 3 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCER ) </loc>
//      <o.9..9> CC3P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CCER_CC3E  -----------------------------------
// SVD Line: 5577

//  <item> SFDITEM_FIELD__TIM2_CCER_CC3E
//    <name> CC3E </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40000020) Capture/Compare 3 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCER ) </loc>
//      <o.8..8> CC3E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CCER_CC2P  -----------------------------------
// SVD Line: 5584

//  <item> SFDITEM_FIELD__TIM2_CCER_CC2P
//    <name> CC2P </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40000020) Capture/Compare 2 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCER ) </loc>
//      <o.5..5> CC2P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CCER_CC2E  -----------------------------------
// SVD Line: 5591

//  <item> SFDITEM_FIELD__TIM2_CCER_CC2E
//    <name> CC2E </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000020) Capture/Compare 2 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCER ) </loc>
//      <o.4..4> CC2E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CCER_CC1P  -----------------------------------
// SVD Line: 5598

//  <item> SFDITEM_FIELD__TIM2_CCER_CC1P
//    <name> CC1P </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000020) Capture/Compare 1 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCER ) </loc>
//      <o.1..1> CC1P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CCER_CC1E  -----------------------------------
// SVD Line: 5605

//  <item> SFDITEM_FIELD__TIM2_CCER_CC1E
//    <name> CC1E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000020) Capture/Compare 1 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCER ) </loc>
//      <o.0..0> CC1E
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_CCER  -----------------------------------
// SVD Line: 5546

//  <rtree> SFDITEM_REG__TIM2_CCER
//    <name> CCER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000020) capture/compare enable  register </i>
//    <loc> ( (unsigned int)((TIM2_CCER >> 0) & 0xFFFFFFFF), ((TIM2_CCER = (TIM2_CCER & ~(0x3333UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3333) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CCER_CC4P </item>
//    <item> SFDITEM_FIELD__TIM2_CCER_CC4E </item>
//    <item> SFDITEM_FIELD__TIM2_CCER_CC3P </item>
//    <item> SFDITEM_FIELD__TIM2_CCER_CC3E </item>
//    <item> SFDITEM_FIELD__TIM2_CCER_CC2P </item>
//    <item> SFDITEM_FIELD__TIM2_CCER_CC2E </item>
//    <item> SFDITEM_FIELD__TIM2_CCER_CC1P </item>
//    <item> SFDITEM_FIELD__TIM2_CCER_CC1E </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM2_CNT  --------------------------------
// SVD Line: 5614

unsigned int TIM2_CNT __AT (0x40000024);



// --------------------------------  Field Item: TIM2_CNT_CNT  ------------------------------------
// SVD Line: 5623

//  <item> SFDITEM_FIELD__TIM2_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000024) counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_CNT >> 0) & 0xFFFF), ((TIM2_CNT = (TIM2_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_CNT  ------------------------------------
// SVD Line: 5614

//  <rtree> SFDITEM_REG__TIM2_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000024) counter </i>
//    <loc> ( (unsigned int)((TIM2_CNT >> 0) & 0xFFFFFFFF), ((TIM2_CNT = (TIM2_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CNT_CNT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM2_PSC  --------------------------------
// SVD Line: 5631

unsigned int TIM2_PSC __AT (0x40000028);



// --------------------------------  Field Item: TIM2_PSC_PSC  ------------------------------------
// SVD Line: 5640

//  <item> SFDITEM_FIELD__TIM2_PSC_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000028) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_PSC >> 0) & 0xFFFF), ((TIM2_PSC = (TIM2_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_PSC  ------------------------------------
// SVD Line: 5631

//  <rtree> SFDITEM_REG__TIM2_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000028) prescaler </i>
//    <loc> ( (unsigned int)((TIM2_PSC >> 0) & 0xFFFFFFFF), ((TIM2_PSC = (TIM2_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_PSC_PSC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM2_ARR  --------------------------------
// SVD Line: 5648

unsigned int TIM2_ARR __AT (0x4000002C);



// --------------------------------  Field Item: TIM2_ARR_ARR  ------------------------------------
// SVD Line: 5657

//  <item> SFDITEM_FIELD__TIM2_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000002C) Auto-reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_ARR >> 0) & 0xFFFF), ((TIM2_ARR = (TIM2_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_ARR  ------------------------------------
// SVD Line: 5648

//  <rtree> SFDITEM_REG__TIM2_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000002C) auto-reload register </i>
//    <loc> ( (unsigned int)((TIM2_ARR >> 0) & 0xFFFFFFFF), ((TIM2_ARR = (TIM2_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_CCR1  --------------------------------
// SVD Line: 5665

unsigned int TIM2_CCR1 __AT (0x40000034);



// -------------------------------  Field Item: TIM2_CCR1_CCR1  -----------------------------------
// SVD Line: 5674

//  <item> SFDITEM_FIELD__TIM2_CCR1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000034) Capture/Compare 1 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_CCR1 >> 0) & 0xFFFF), ((TIM2_CCR1 = (TIM2_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_CCR1  -----------------------------------
// SVD Line: 5665

//  <rtree> SFDITEM_REG__TIM2_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000034) capture/compare register 1 </i>
//    <loc> ( (unsigned int)((TIM2_CCR1 >> 0) & 0xFFFFFFFF), ((TIM2_CCR1 = (TIM2_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CCR1_CCR1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_CCR2  --------------------------------
// SVD Line: 5682

unsigned int TIM2_CCR2 __AT (0x40000038);



// -------------------------------  Field Item: TIM2_CCR2_CCR2  -----------------------------------
// SVD Line: 5691

//  <item> SFDITEM_FIELD__TIM2_CCR2_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000038) Capture/Compare 2 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_CCR2 >> 0) & 0xFFFF), ((TIM2_CCR2 = (TIM2_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_CCR2  -----------------------------------
// SVD Line: 5682

//  <rtree> SFDITEM_REG__TIM2_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000038) capture/compare register 2 </i>
//    <loc> ( (unsigned int)((TIM2_CCR2 >> 0) & 0xFFFFFFFF), ((TIM2_CCR2 = (TIM2_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CCR2_CCR2 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_CCR3  --------------------------------
// SVD Line: 5699

unsigned int TIM2_CCR3 __AT (0x4000003C);



// -------------------------------  Field Item: TIM2_CCR3_CCR3  -----------------------------------
// SVD Line: 5708

//  <item> SFDITEM_FIELD__TIM2_CCR3_CCR3
//    <name> CCR3 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000003C) Capture/Compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_CCR3 >> 0) & 0xFFFF), ((TIM2_CCR3 = (TIM2_CCR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_CCR3  -----------------------------------
// SVD Line: 5699

//  <rtree> SFDITEM_REG__TIM2_CCR3
//    <name> CCR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000003C) capture/compare register 3 </i>
//    <loc> ( (unsigned int)((TIM2_CCR3 >> 0) & 0xFFFFFFFF), ((TIM2_CCR3 = (TIM2_CCR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CCR3_CCR3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_CCR4  --------------------------------
// SVD Line: 5716

unsigned int TIM2_CCR4 __AT (0x40000040);



// -------------------------------  Field Item: TIM2_CCR4_CCR4  -----------------------------------
// SVD Line: 5725

//  <item> SFDITEM_FIELD__TIM2_CCR4_CCR4
//    <name> CCR4 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000040) Capture/Compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_CCR4 >> 0) & 0xFFFF), ((TIM2_CCR4 = (TIM2_CCR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_CCR4  -----------------------------------
// SVD Line: 5716

//  <rtree> SFDITEM_REG__TIM2_CCR4
//    <name> CCR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000040) capture/compare register 4 </i>
//    <loc> ( (unsigned int)((TIM2_CCR4 >> 0) & 0xFFFFFFFF), ((TIM2_CCR4 = (TIM2_CCR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CCR4_CCR4 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM2_DCR  --------------------------------
// SVD Line: 5733

unsigned int TIM2_DCR __AT (0x40000048);



// --------------------------------  Field Item: TIM2_DCR_DBL  ------------------------------------
// SVD Line: 5742

//  <item> SFDITEM_FIELD__TIM2_DCR_DBL
//    <name> DBL </name>
//    <rw> 
//    <i> [Bits 12..8] RW (@ 0x40000048) DMA burst length </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_DCR >> 8) & 0x1F), ((TIM2_DCR = (TIM2_DCR & ~(0x1FUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM2_DCR_DBA  ------------------------------------
// SVD Line: 5748

//  <item> SFDITEM_FIELD__TIM2_DCR_DBA
//    <name> DBA </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40000048) DMA base address </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_DCR >> 0) & 0x1F), ((TIM2_DCR = (TIM2_DCR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_DCR  ------------------------------------
// SVD Line: 5733

//  <rtree> SFDITEM_REG__TIM2_DCR
//    <name> DCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000048) DMA control register </i>
//    <loc> ( (unsigned int)((TIM2_DCR >> 0) & 0xFFFFFFFF), ((TIM2_DCR = (TIM2_DCR & ~(0x1F1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_DCR_DBL </item>
//    <item> SFDITEM_FIELD__TIM2_DCR_DBA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_DMAR  --------------------------------
// SVD Line: 5756

unsigned int TIM2_DMAR __AT (0x4000004C);



// -------------------------------  Field Item: TIM2_DMAR_DMAB  -----------------------------------
// SVD Line: 5765

//  <item> SFDITEM_FIELD__TIM2_DMAR_DMAB
//    <name> DMAB </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000004C) DMA register for burst  accesses </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_DMAR >> 0) & 0xFFFF), ((TIM2_DMAR = (TIM2_DMAR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_DMAR  -----------------------------------
// SVD Line: 5756

//  <rtree> SFDITEM_REG__TIM2_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000004C) DMA address for full transfer </i>
//    <loc> ( (unsigned int)((TIM2_DMAR >> 0) & 0xFFFFFFFF), ((TIM2_DMAR = (TIM2_DMAR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_DMAR_DMAB </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: TIM2  -------------------------------------
// SVD Line: 4904

//  <view> TIM2
//    <name> TIM2 </name>
//    <item> SFDITEM_REG__TIM2_CR1 </item>
//    <item> SFDITEM_REG__TIM2_CR2 </item>
//    <item> SFDITEM_REG__TIM2_SMCR </item>
//    <item> SFDITEM_REG__TIM2_DIER </item>
//    <item> SFDITEM_REG__TIM2_SR </item>
//    <item> SFDITEM_REG__TIM2_EGR </item>
//    <item> SFDITEM_REG__TIM2_CCMR1_Output </item>
//    <item> SFDITEM_REG__TIM2_CCMR1_Input </item>
//    <item> SFDITEM_REG__TIM2_CCMR2_Output </item>
//    <item> SFDITEM_REG__TIM2_CCMR2_Input </item>
//    <item> SFDITEM_REG__TIM2_CCER </item>
//    <item> SFDITEM_REG__TIM2_CNT </item>
//    <item> SFDITEM_REG__TIM2_PSC </item>
//    <item> SFDITEM_REG__TIM2_ARR </item>
//    <item> SFDITEM_REG__TIM2_CCR1 </item>
//    <item> SFDITEM_REG__TIM2_CCR2 </item>
//    <item> SFDITEM_REG__TIM2_CCR3 </item>
//    <item> SFDITEM_REG__TIM2_CCR4 </item>
//    <item> SFDITEM_REG__TIM2_DCR </item>
//    <item> SFDITEM_REG__TIM2_DMAR </item>
//  </view>
//  


// -----------------------------  Register Item Address: TIM3_CR1  --------------------------------
// SVD Line: 4920

unsigned int TIM3_CR1 __AT (0x40000400);



// --------------------------------  Field Item: TIM3_CR1_CKD  ------------------------------------
// SVD Line: 4929

//  <item> SFDITEM_FIELD__TIM3_CR1_CKD
//    <name> CKD </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40000400) Clock division </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CR1 >> 8) & 0x3), ((TIM3_CR1 = (TIM3_CR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR1_ARPE  -----------------------------------
// SVD Line: 4935

//  <item> SFDITEM_FIELD__TIM3_CR1_ARPE
//    <name> ARPE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000400) Auto-reload preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR1 ) </loc>
//      <o.7..7> ARPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR1_CMS  ------------------------------------
// SVD Line: 4941

//  <item> SFDITEM_FIELD__TIM3_CR1_CMS
//    <name> CMS </name>
//    <rw> 
//    <i> [Bits 6..5] RW (@ 0x40000400) Center-aligned mode  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CR1 >> 5) & 0x3), ((TIM3_CR1 = (TIM3_CR1 & ~(0x3UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR1_DIR  ------------------------------------
// SVD Line: 4948

//  <item> SFDITEM_FIELD__TIM3_CR1_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000400) Direction </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR1 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR1_OPM  ------------------------------------
// SVD Line: 4954

//  <item> SFDITEM_FIELD__TIM3_CR1_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000400) One-pulse mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR1 ) </loc>
//      <o.3..3> OPM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR1_URS  ------------------------------------
// SVD Line: 4960

//  <item> SFDITEM_FIELD__TIM3_CR1_URS
//    <name> URS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000400) Update request source </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR1 ) </loc>
//      <o.2..2> URS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR1_UDIS  -----------------------------------
// SVD Line: 4966

//  <item> SFDITEM_FIELD__TIM3_CR1_UDIS
//    <name> UDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000400) Update disable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR1 ) </loc>
//      <o.1..1> UDIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR1_CEN  ------------------------------------
// SVD Line: 4972

//  <item> SFDITEM_FIELD__TIM3_CR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000400) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_CR1  ------------------------------------
// SVD Line: 4920

//  <rtree> SFDITEM_REG__TIM3_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000400) control register 1 </i>
//    <loc> ( (unsigned int)((TIM3_CR1 >> 0) & 0xFFFFFFFF), ((TIM3_CR1 = (TIM3_CR1 & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CR1_CKD </item>
//    <item> SFDITEM_FIELD__TIM3_CR1_ARPE </item>
//    <item> SFDITEM_FIELD__TIM3_CR1_CMS </item>
//    <item> SFDITEM_FIELD__TIM3_CR1_DIR </item>
//    <item> SFDITEM_FIELD__TIM3_CR1_OPM </item>
//    <item> SFDITEM_FIELD__TIM3_CR1_URS </item>
//    <item> SFDITEM_FIELD__TIM3_CR1_UDIS </item>
//    <item> SFDITEM_FIELD__TIM3_CR1_CEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM3_CR2  --------------------------------
// SVD Line: 4980

unsigned int TIM3_CR2 __AT (0x40000404);



// --------------------------------  Field Item: TIM3_CR2_TI1S  -----------------------------------
// SVD Line: 4989

//  <item> SFDITEM_FIELD__TIM3_CR2_TI1S
//    <name> TI1S </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000404) TI1 selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR2 ) </loc>
//      <o.7..7> TI1S
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR2_MMS  ------------------------------------
// SVD Line: 4995

//  <item> SFDITEM_FIELD__TIM3_CR2_MMS
//    <name> MMS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000404) Master mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CR2 >> 4) & 0x7), ((TIM3_CR2 = (TIM3_CR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR2_CCDS  -----------------------------------
// SVD Line: 5001

//  <item> SFDITEM_FIELD__TIM3_CR2_CCDS
//    <name> CCDS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000404) Capture/compare DMA  selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR2 ) </loc>
//      <o.3..3> CCDS
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_CR2  ------------------------------------
// SVD Line: 4980

//  <rtree> SFDITEM_REG__TIM3_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000404) control register 2 </i>
//    <loc> ( (unsigned int)((TIM3_CR2 >> 0) & 0xFFFFFFFF), ((TIM3_CR2 = (TIM3_CR2 & ~(0xF8UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF8) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CR2_TI1S </item>
//    <item> SFDITEM_FIELD__TIM3_CR2_MMS </item>
//    <item> SFDITEM_FIELD__TIM3_CR2_CCDS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_SMCR  --------------------------------
// SVD Line: 5010

unsigned int TIM3_SMCR __AT (0x40000408);



// --------------------------------  Field Item: TIM3_SMCR_ETP  -----------------------------------
// SVD Line: 5019

//  <item> SFDITEM_FIELD__TIM3_SMCR_ETP
//    <name> ETP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40000408) External trigger polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SMCR ) </loc>
//      <o.15..15> ETP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SMCR_ECE  -----------------------------------
// SVD Line: 5025

//  <item> SFDITEM_FIELD__TIM3_SMCR_ECE
//    <name> ECE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40000408) External clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SMCR ) </loc>
//      <o.14..14> ECE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_SMCR_ETPS  -----------------------------------
// SVD Line: 5031

//  <item> SFDITEM_FIELD__TIM3_SMCR_ETPS
//    <name> ETPS </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40000408) External trigger prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_SMCR >> 12) & 0x3), ((TIM3_SMCR = (TIM3_SMCR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SMCR_ETF  -----------------------------------
// SVD Line: 5037

//  <item> SFDITEM_FIELD__TIM3_SMCR_ETF
//    <name> ETF </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40000408) External trigger filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_SMCR >> 8) & 0xF), ((TIM3_SMCR = (TIM3_SMCR & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SMCR_MSM  -----------------------------------
// SVD Line: 5043

//  <item> SFDITEM_FIELD__TIM3_SMCR_MSM
//    <name> MSM </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000408) Master/Slave mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SMCR ) </loc>
//      <o.7..7> MSM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SMCR_TS  ------------------------------------
// SVD Line: 5049

//  <item> SFDITEM_FIELD__TIM3_SMCR_TS
//    <name> TS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000408) Trigger selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_SMCR >> 4) & 0x7), ((TIM3_SMCR = (TIM3_SMCR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SMCR_SMS  -----------------------------------
// SVD Line: 5055

//  <item> SFDITEM_FIELD__TIM3_SMCR_SMS
//    <name> SMS </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40000408) Slave mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_SMCR >> 0) & 0x7), ((TIM3_SMCR = (TIM3_SMCR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_SMCR  -----------------------------------
// SVD Line: 5010

//  <rtree> SFDITEM_REG__TIM3_SMCR
//    <name> SMCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000408) slave mode control register </i>
//    <loc> ( (unsigned int)((TIM3_SMCR >> 0) & 0xFFFFFFFF), ((TIM3_SMCR = (TIM3_SMCR & ~(0xFFF7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_SMCR_ETP </item>
//    <item> SFDITEM_FIELD__TIM3_SMCR_ECE </item>
//    <item> SFDITEM_FIELD__TIM3_SMCR_ETPS </item>
//    <item> SFDITEM_FIELD__TIM3_SMCR_ETF </item>
//    <item> SFDITEM_FIELD__TIM3_SMCR_MSM </item>
//    <item> SFDITEM_FIELD__TIM3_SMCR_TS </item>
//    <item> SFDITEM_FIELD__TIM3_SMCR_SMS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_DIER  --------------------------------
// SVD Line: 5063

unsigned int TIM3_DIER __AT (0x4000040C);



// --------------------------------  Field Item: TIM3_DIER_TDE  -----------------------------------
// SVD Line: 5072

//  <item> SFDITEM_FIELD__TIM3_DIER_TDE
//    <name> TDE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4000040C) Trigger DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.14..14> TDE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_DIER_CC4DE  ----------------------------------
// SVD Line: 5078

//  <item> SFDITEM_FIELD__TIM3_DIER_CC4DE
//    <name> CC4DE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4000040C) Capture/Compare 4 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.12..12> CC4DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_DIER_CC3DE  ----------------------------------
// SVD Line: 5085

//  <item> SFDITEM_FIELD__TIM3_DIER_CC3DE
//    <name> CC3DE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000040C) Capture/Compare 3 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.11..11> CC3DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_DIER_CC2DE  ----------------------------------
// SVD Line: 5092

//  <item> SFDITEM_FIELD__TIM3_DIER_CC2DE
//    <name> CC2DE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000040C) Capture/Compare 2 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.10..10> CC2DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_DIER_CC1DE  ----------------------------------
// SVD Line: 5099

//  <item> SFDITEM_FIELD__TIM3_DIER_CC1DE
//    <name> CC1DE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4000040C) Capture/Compare 1 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.9..9> CC1DE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_DIER_UDE  -----------------------------------
// SVD Line: 5106

//  <item> SFDITEM_FIELD__TIM3_DIER_UDE
//    <name> UDE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000040C) Update DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.8..8> UDE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_DIER_TIE  -----------------------------------
// SVD Line: 5112

//  <item> SFDITEM_FIELD__TIM3_DIER_TIE
//    <name> TIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4000040C) Trigger interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.6..6> TIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_DIER_CC4IE  ----------------------------------
// SVD Line: 5118

//  <item> SFDITEM_FIELD__TIM3_DIER_CC4IE
//    <name> CC4IE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4000040C) Capture/Compare 4 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.4..4> CC4IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_DIER_CC3IE  ----------------------------------
// SVD Line: 5125

//  <item> SFDITEM_FIELD__TIM3_DIER_CC3IE
//    <name> CC3IE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000040C) Capture/Compare 3 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.3..3> CC3IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_DIER_CC2IE  ----------------------------------
// SVD Line: 5132

//  <item> SFDITEM_FIELD__TIM3_DIER_CC2IE
//    <name> CC2IE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000040C) Capture/Compare 2 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.2..2> CC2IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_DIER_CC1IE  ----------------------------------
// SVD Line: 5139

//  <item> SFDITEM_FIELD__TIM3_DIER_CC1IE
//    <name> CC1IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000040C) Capture/Compare 1 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.1..1> CC1IE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_DIER_UIE  -----------------------------------
// SVD Line: 5146

//  <item> SFDITEM_FIELD__TIM3_DIER_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000040C) Update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.0..0> UIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_DIER  -----------------------------------
// SVD Line: 5063

//  <rtree> SFDITEM_REG__TIM3_DIER
//    <name> DIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000040C) DMA/Interrupt enable register </i>
//    <loc> ( (unsigned int)((TIM3_DIER >> 0) & 0xFFFFFFFF), ((TIM3_DIER = (TIM3_DIER & ~(0x5F5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x5F5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_DIER_TDE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_CC4DE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_CC3DE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_CC2DE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_CC1DE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_UDE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_TIE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_CC4IE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_CC3IE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_CC2IE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_CC1IE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_UIE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM3_SR  ---------------------------------
// SVD Line: 5154

unsigned int TIM3_SR __AT (0x40000410);



// --------------------------------  Field Item: TIM3_SR_CC4OF  -----------------------------------
// SVD Line: 5163

//  <item> SFDITEM_FIELD__TIM3_SR_CC4OF
//    <name> CC4OF </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40000410) Capture/Compare 4 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.12..12> CC4OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_CC3OF  -----------------------------------
// SVD Line: 5170

//  <item> SFDITEM_FIELD__TIM3_SR_CC3OF
//    <name> CC3OF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000410) Capture/Compare 3 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.11..11> CC3OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_CC2OF  -----------------------------------
// SVD Line: 5177

//  <item> SFDITEM_FIELD__TIM3_SR_CC2OF
//    <name> CC2OF </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40000410) Capture/compare 2 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.10..10> CC2OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_CC1OF  -----------------------------------
// SVD Line: 5184

//  <item> SFDITEM_FIELD__TIM3_SR_CC1OF
//    <name> CC1OF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40000410) Capture/Compare 1 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.9..9> CC1OF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM3_SR_TIF  ------------------------------------
// SVD Line: 5191

//  <item> SFDITEM_FIELD__TIM3_SR_TIF
//    <name> TIF </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40000410) Trigger interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.6..6> TIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_CC4IF  -----------------------------------
// SVD Line: 5197

//  <item> SFDITEM_FIELD__TIM3_SR_CC4IF
//    <name> CC4IF </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000410) Capture/Compare 4 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.4..4> CC4IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_CC3IF  -----------------------------------
// SVD Line: 5204

//  <item> SFDITEM_FIELD__TIM3_SR_CC3IF
//    <name> CC3IF </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000410) Capture/Compare 3 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.3..3> CC3IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_CC2IF  -----------------------------------
// SVD Line: 5211

//  <item> SFDITEM_FIELD__TIM3_SR_CC2IF
//    <name> CC2IF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000410) Capture/Compare 2 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.2..2> CC2IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_CC1IF  -----------------------------------
// SVD Line: 5218

//  <item> SFDITEM_FIELD__TIM3_SR_CC1IF
//    <name> CC1IF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000410) Capture/compare 1 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.1..1> CC1IF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM3_SR_UIF  ------------------------------------
// SVD Line: 5225

//  <item> SFDITEM_FIELD__TIM3_SR_UIF
//    <name> UIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000410) Update interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.0..0> UIF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: TIM3_SR  ------------------------------------
// SVD Line: 5154

//  <rtree> SFDITEM_REG__TIM3_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000410) status register </i>
//    <loc> ( (unsigned int)((TIM3_SR >> 0) & 0xFFFFFFFF), ((TIM3_SR = (TIM3_SR & ~(0x1E5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1E5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_SR_CC4OF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_CC3OF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_CC2OF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_CC1OF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_TIF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_CC4IF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_CC3IF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_CC2IF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_CC1IF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_UIF </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM3_EGR  --------------------------------
// SVD Line: 5233

unsigned int TIM3_EGR __AT (0x40000414);



// ---------------------------------  Field Item: TIM3_EGR_TG  ------------------------------------
// SVD Line: 5242

//  <item> SFDITEM_FIELD__TIM3_EGR_TG
//    <name> TG </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40000414) Trigger generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_EGR ) </loc>
//      <o.6..6> TG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_EGR_CC4G  -----------------------------------
// SVD Line: 5248

//  <item> SFDITEM_FIELD__TIM3_EGR_CC4G
//    <name> CC4G </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40000414) Capture/compare 4  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_EGR ) </loc>
//      <o.4..4> CC4G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_EGR_CC3G  -----------------------------------
// SVD Line: 5255

//  <item> SFDITEM_FIELD__TIM3_EGR_CC3G
//    <name> CC3G </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40000414) Capture/compare 3  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_EGR ) </loc>
//      <o.3..3> CC3G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_EGR_CC2G  -----------------------------------
// SVD Line: 5262

//  <item> SFDITEM_FIELD__TIM3_EGR_CC2G
//    <name> CC2G </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40000414) Capture/compare 2  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_EGR ) </loc>
//      <o.2..2> CC2G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_EGR_CC1G  -----------------------------------
// SVD Line: 5269

//  <item> SFDITEM_FIELD__TIM3_EGR_CC1G
//    <name> CC1G </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40000414) Capture/compare 1  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_EGR ) </loc>
//      <o.1..1> CC1G
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM3_EGR_UG  ------------------------------------
// SVD Line: 5276

//  <item> SFDITEM_FIELD__TIM3_EGR_UG
//    <name> UG </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40000414) Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_EGR ) </loc>
//      <o.0..0> UG
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_EGR  ------------------------------------
// SVD Line: 5233

//  <rtree> SFDITEM_REG__TIM3_EGR
//    <name> EGR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40000414) event generation register </i>
//    <loc> ( (unsigned int)((TIM3_EGR >> 0) & 0xFFFFFFFF), ((TIM3_EGR = (TIM3_EGR & ~(0x5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_EGR_TG </item>
//    <item> SFDITEM_FIELD__TIM3_EGR_CC4G </item>
//    <item> SFDITEM_FIELD__TIM3_EGR_CC3G </item>
//    <item> SFDITEM_FIELD__TIM3_EGR_CC2G </item>
//    <item> SFDITEM_FIELD__TIM3_EGR_CC1G </item>
//    <item> SFDITEM_FIELD__TIM3_EGR_UG </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM3_CCMR1_Output  ----------------------------
// SVD Line: 5284

unsigned int TIM3_CCMR1_Output __AT (0x40000418);



// ---------------------------  Field Item: TIM3_CCMR1_Output_OC2CE  ------------------------------
// SVD Line: 5294

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC2CE
//    <name> OC2CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40000418) Output compare 2 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR1_Output ) </loc>
//      <o.15..15> OC2CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Output_OC2M  -------------------------------
// SVD Line: 5301

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC2M
//    <name> OC2M </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40000418) Output compare 2 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_Output >> 12) & 0x7), ((TIM3_CCMR1_Output = (TIM3_CCMR1_Output & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Output_OC2PE  ------------------------------
// SVD Line: 5307

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC2PE
//    <name> OC2PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000418) Output compare 2 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR1_Output ) </loc>
//      <o.11..11> OC2PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Output_OC2FE  ------------------------------
// SVD Line: 5314

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC2FE
//    <name> OC2FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40000418) Output compare 2 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR1_Output ) </loc>
//      <o.10..10> OC2FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Output_CC2S  -------------------------------
// SVD Line: 5321

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Output_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40000418) Capture/Compare 2  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_Output >> 8) & 0x3), ((TIM3_CCMR1_Output = (TIM3_CCMR1_Output & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Output_OC1CE  ------------------------------
// SVD Line: 5328

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC1CE
//    <name> OC1CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000418) Output compare 1 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR1_Output ) </loc>
//      <o.7..7> OC1CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Output_OC1M  -------------------------------
// SVD Line: 5335

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC1M
//    <name> OC1M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000418) Output compare 1 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_Output >> 4) & 0x7), ((TIM3_CCMR1_Output = (TIM3_CCMR1_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Output_OC1PE  ------------------------------
// SVD Line: 5341

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC1PE
//    <name> OC1PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000418) Output compare 1 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR1_Output ) </loc>
//      <o.3..3> OC1PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Output_OC1FE  ------------------------------
// SVD Line: 5348

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC1FE
//    <name> OC1FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000418) Output compare 1 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR1_Output ) </loc>
//      <o.2..2> OC1FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Output_CC1S  -------------------------------
// SVD Line: 5355

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Output_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40000418) Capture/Compare 1  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_Output >> 0) & 0x3), ((TIM3_CCMR1_Output = (TIM3_CCMR1_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM3_CCMR1_Output  -------------------------------
// SVD Line: 5284

//  <rtree> SFDITEM_REG__TIM3_CCMR1_Output
//    <name> CCMR1_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000418) capture/compare mode register 1 (output  mode) </i>
//    <loc> ( (unsigned int)((TIM3_CCMR1_Output >> 0) & 0xFFFFFFFF), ((TIM3_CCMR1_Output = (TIM3_CCMR1_Output & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC2CE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC2M </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC2PE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC2FE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Output_CC2S </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC1CE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC1M </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC1PE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC1FE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Output_CC1S </item>
//  </rtree>
//  


// -------------------------  Register Item Address: TIM3_CCMR1_Input  ----------------------------
// SVD Line: 5364

unsigned int TIM3_CCMR1_Input __AT (0x40000418);



// ----------------------------  Field Item: TIM3_CCMR1_Input_IC2F  -------------------------------
// SVD Line: 5375

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Input_IC2F
//    <name> IC2F </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40000418) Input capture 2 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_Input >> 12) & 0xF), ((TIM3_CCMR1_Input = (TIM3_CCMR1_Input & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Input_IC2PSC  ------------------------------
// SVD Line: 5381

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Input_IC2PSC
//    <name> IC2PSC </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40000418) Input capture 2 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_Input >> 10) & 0x3), ((TIM3_CCMR1_Input = (TIM3_CCMR1_Input & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM3_CCMR1_Input_CC2S  -------------------------------
// SVD Line: 5387

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Input_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40000418) Capture/compare 2  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_Input >> 8) & 0x3), ((TIM3_CCMR1_Input = (TIM3_CCMR1_Input & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM3_CCMR1_Input_IC1F  -------------------------------
// SVD Line: 5394

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Input_IC1F
//    <name> IC1F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40000418) Input capture 1 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_Input >> 4) & 0xF), ((TIM3_CCMR1_Input = (TIM3_CCMR1_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Input_IC1PSC  ------------------------------
// SVD Line: 5400

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Input_IC1PSC
//    <name> IC1PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40000418) Input capture 1 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_Input >> 2) & 0x3), ((TIM3_CCMR1_Input = (TIM3_CCMR1_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM3_CCMR1_Input_CC1S  -------------------------------
// SVD Line: 5406

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Input_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40000418) Capture/Compare 1  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_Input >> 0) & 0x3), ((TIM3_CCMR1_Input = (TIM3_CCMR1_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM3_CCMR1_Input  --------------------------------
// SVD Line: 5364

//  <rtree> SFDITEM_REG__TIM3_CCMR1_Input
//    <name> CCMR1_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000418) capture/compare mode register 1 (input  mode) </i>
//    <loc> ( (unsigned int)((TIM3_CCMR1_Input >> 0) & 0xFFFFFFFF), ((TIM3_CCMR1_Input = (TIM3_CCMR1_Input & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Input_IC2F </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Input_IC2PSC </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Input_CC2S </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Input_IC1F </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Input_IC1PSC </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Input_CC1S </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM3_CCMR2_Output  ----------------------------
// SVD Line: 5415

unsigned int TIM3_CCMR2_Output __AT (0x4000041C);



// ---------------------------  Field Item: TIM3_CCMR2_Output_O24CE  ------------------------------
// SVD Line: 5425

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Output_O24CE
//    <name> O24CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000041C) Output compare 4 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR2_Output ) </loc>
//      <o.15..15> O24CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Output_OC4M  -------------------------------
// SVD Line: 5432

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC4M
//    <name> OC4M </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x4000041C) Output compare 4 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_Output >> 12) & 0x7), ((TIM3_CCMR2_Output = (TIM3_CCMR2_Output & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Output_OC4PE  ------------------------------
// SVD Line: 5438

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC4PE
//    <name> OC4PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000041C) Output compare 4 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR2_Output ) </loc>
//      <o.11..11> OC4PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Output_OC4FE  ------------------------------
// SVD Line: 5445

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC4FE
//    <name> OC4FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000041C) Output compare 4 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR2_Output ) </loc>
//      <o.10..10> OC4FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Output_CC4S  -------------------------------
// SVD Line: 5452

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Output_CC4S
//    <name> CC4S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4000041C) Capture/Compare 4  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_Output >> 8) & 0x3), ((TIM3_CCMR2_Output = (TIM3_CCMR2_Output & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Output_OC3CE  ------------------------------
// SVD Line: 5459

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC3CE
//    <name> OC3CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000041C) Output compare 3 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR2_Output ) </loc>
//      <o.7..7> OC3CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Output_OC3M  -------------------------------
// SVD Line: 5466

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC3M
//    <name> OC3M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x4000041C) Output compare 3 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_Output >> 4) & 0x7), ((TIM3_CCMR2_Output = (TIM3_CCMR2_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Output_OC3PE  ------------------------------
// SVD Line: 5472

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC3PE
//    <name> OC3PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000041C) Output compare 3 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR2_Output ) </loc>
//      <o.3..3> OC3PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Output_OC3FE  ------------------------------
// SVD Line: 5479

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC3FE
//    <name> OC3FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000041C) Output compare 3 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR2_Output ) </loc>
//      <o.2..2> OC3FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Output_CC3S  -------------------------------
// SVD Line: 5486

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Output_CC3S
//    <name> CC3S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4000041C) Capture/Compare 3  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_Output >> 0) & 0x3), ((TIM3_CCMR2_Output = (TIM3_CCMR2_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM3_CCMR2_Output  -------------------------------
// SVD Line: 5415

//  <rtree> SFDITEM_REG__TIM3_CCMR2_Output
//    <name> CCMR2_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000041C) capture/compare mode register 2 (output  mode) </i>
//    <loc> ( (unsigned int)((TIM3_CCMR2_Output >> 0) & 0xFFFFFFFF), ((TIM3_CCMR2_Output = (TIM3_CCMR2_Output & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Output_O24CE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC4M </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC4PE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC4FE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Output_CC4S </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC3CE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC3M </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC3PE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC3FE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Output_CC3S </item>
//  </rtree>
//  


// -------------------------  Register Item Address: TIM3_CCMR2_Input  ----------------------------
// SVD Line: 5495

unsigned int TIM3_CCMR2_Input __AT (0x4000041C);



// ----------------------------  Field Item: TIM3_CCMR2_Input_IC4F  -------------------------------
// SVD Line: 5506

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Input_IC4F
//    <name> IC4F </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x4000041C) Input capture 4 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_Input >> 12) & 0xF), ((TIM3_CCMR2_Input = (TIM3_CCMR2_Input & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Input_IC4PSC  ------------------------------
// SVD Line: 5512

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Input_IC4PSC
//    <name> IC4PSC </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4000041C) Input capture 4 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_Input >> 10) & 0x3), ((TIM3_CCMR2_Input = (TIM3_CCMR2_Input & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM3_CCMR2_Input_CC4S  -------------------------------
// SVD Line: 5518

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Input_CC4S
//    <name> CC4S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4000041C) Capture/Compare 4  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_Input >> 8) & 0x3), ((TIM3_CCMR2_Input = (TIM3_CCMR2_Input & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM3_CCMR2_Input_IC3F  -------------------------------
// SVD Line: 5525

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Input_IC3F
//    <name> IC3F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x4000041C) Input capture 3 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_Input >> 4) & 0xF), ((TIM3_CCMR2_Input = (TIM3_CCMR2_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Input_IC3PSC  ------------------------------
// SVD Line: 5531

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Input_IC3PSC
//    <name> IC3PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x4000041C) Input capture 3 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_Input >> 2) & 0x3), ((TIM3_CCMR2_Input = (TIM3_CCMR2_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM3_CCMR2_Input_CC3S  -------------------------------
// SVD Line: 5537

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Input_CC3S
//    <name> CC3S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4000041C) Capture/Compare 3  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_Input >> 0) & 0x3), ((TIM3_CCMR2_Input = (TIM3_CCMR2_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM3_CCMR2_Input  --------------------------------
// SVD Line: 5495

//  <rtree> SFDITEM_REG__TIM3_CCMR2_Input
//    <name> CCMR2_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000041C) capture/compare mode register 2 (input  mode) </i>
//    <loc> ( (unsigned int)((TIM3_CCMR2_Input >> 0) & 0xFFFFFFFF), ((TIM3_CCMR2_Input = (TIM3_CCMR2_Input & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Input_IC4F </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Input_IC4PSC </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Input_CC4S </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Input_IC3F </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Input_IC3PSC </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Input_CC3S </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_CCER  --------------------------------
// SVD Line: 5546

unsigned int TIM3_CCER __AT (0x40000420);



// -------------------------------  Field Item: TIM3_CCER_CC4P  -----------------------------------
// SVD Line: 5556

//  <item> SFDITEM_FIELD__TIM3_CCER_CC4P
//    <name> CC4P </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40000420) Capture/Compare 3 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.13..13> CC4P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC4E  -----------------------------------
// SVD Line: 5563

//  <item> SFDITEM_FIELD__TIM3_CCER_CC4E
//    <name> CC4E </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40000420) Capture/Compare 4 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.12..12> CC4E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC3P  -----------------------------------
// SVD Line: 5570

//  <item> SFDITEM_FIELD__TIM3_CCER_CC3P
//    <name> CC3P </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40000420) Capture/Compare 3 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.9..9> CC3P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC3E  -----------------------------------
// SVD Line: 5577

//  <item> SFDITEM_FIELD__TIM3_CCER_CC3E
//    <name> CC3E </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40000420) Capture/Compare 3 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.8..8> CC3E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC2P  -----------------------------------
// SVD Line: 5584

//  <item> SFDITEM_FIELD__TIM3_CCER_CC2P
//    <name> CC2P </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40000420) Capture/Compare 2 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.5..5> CC2P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC2E  -----------------------------------
// SVD Line: 5591

//  <item> SFDITEM_FIELD__TIM3_CCER_CC2E
//    <name> CC2E </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000420) Capture/Compare 2 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.4..4> CC2E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC1P  -----------------------------------
// SVD Line: 5598

//  <item> SFDITEM_FIELD__TIM3_CCER_CC1P
//    <name> CC1P </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000420) Capture/Compare 1 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.1..1> CC1P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC1E  -----------------------------------
// SVD Line: 5605

//  <item> SFDITEM_FIELD__TIM3_CCER_CC1E
//    <name> CC1E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000420) Capture/Compare 1 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.0..0> CC1E
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_CCER  -----------------------------------
// SVD Line: 5546

//  <rtree> SFDITEM_REG__TIM3_CCER
//    <name> CCER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000420) capture/compare enable  register </i>
//    <loc> ( (unsigned int)((TIM3_CCER >> 0) & 0xFFFFFFFF), ((TIM3_CCER = (TIM3_CCER & ~(0x3333UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3333) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC4P </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC4E </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC3P </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC3E </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC2P </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC2E </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC1P </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC1E </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM3_CNT  --------------------------------
// SVD Line: 5614

unsigned int TIM3_CNT __AT (0x40000424);



// --------------------------------  Field Item: TIM3_CNT_CNT  ------------------------------------
// SVD Line: 5623

//  <item> SFDITEM_FIELD__TIM3_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000424) counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_CNT >> 0) & 0xFFFF), ((TIM3_CNT = (TIM3_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_CNT  ------------------------------------
// SVD Line: 5614

//  <rtree> SFDITEM_REG__TIM3_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000424) counter </i>
//    <loc> ( (unsigned int)((TIM3_CNT >> 0) & 0xFFFFFFFF), ((TIM3_CNT = (TIM3_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CNT_CNT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM3_PSC  --------------------------------
// SVD Line: 5631

unsigned int TIM3_PSC __AT (0x40000428);



// --------------------------------  Field Item: TIM3_PSC_PSC  ------------------------------------
// SVD Line: 5640

//  <item> SFDITEM_FIELD__TIM3_PSC_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000428) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_PSC >> 0) & 0xFFFF), ((TIM3_PSC = (TIM3_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_PSC  ------------------------------------
// SVD Line: 5631

//  <rtree> SFDITEM_REG__TIM3_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000428) prescaler </i>
//    <loc> ( (unsigned int)((TIM3_PSC >> 0) & 0xFFFFFFFF), ((TIM3_PSC = (TIM3_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_PSC_PSC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM3_ARR  --------------------------------
// SVD Line: 5648

unsigned int TIM3_ARR __AT (0x4000042C);



// --------------------------------  Field Item: TIM3_ARR_ARR  ------------------------------------
// SVD Line: 5657

//  <item> SFDITEM_FIELD__TIM3_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000042C) Auto-reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_ARR >> 0) & 0xFFFF), ((TIM3_ARR = (TIM3_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_ARR  ------------------------------------
// SVD Line: 5648

//  <rtree> SFDITEM_REG__TIM3_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000042C) auto-reload register </i>
//    <loc> ( (unsigned int)((TIM3_ARR >> 0) & 0xFFFFFFFF), ((TIM3_ARR = (TIM3_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_CCR1  --------------------------------
// SVD Line: 5665

unsigned int TIM3_CCR1 __AT (0x40000434);



// -------------------------------  Field Item: TIM3_CCR1_CCR1  -----------------------------------
// SVD Line: 5674

//  <item> SFDITEM_FIELD__TIM3_CCR1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000434) Capture/Compare 1 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_CCR1 >> 0) & 0xFFFF), ((TIM3_CCR1 = (TIM3_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_CCR1  -----------------------------------
// SVD Line: 5665

//  <rtree> SFDITEM_REG__TIM3_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000434) capture/compare register 1 </i>
//    <loc> ( (unsigned int)((TIM3_CCR1 >> 0) & 0xFFFFFFFF), ((TIM3_CCR1 = (TIM3_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCR1_CCR1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_CCR2  --------------------------------
// SVD Line: 5682

unsigned int TIM3_CCR2 __AT (0x40000438);



// -------------------------------  Field Item: TIM3_CCR2_CCR2  -----------------------------------
// SVD Line: 5691

//  <item> SFDITEM_FIELD__TIM3_CCR2_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000438) Capture/Compare 2 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_CCR2 >> 0) & 0xFFFF), ((TIM3_CCR2 = (TIM3_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_CCR2  -----------------------------------
// SVD Line: 5682

//  <rtree> SFDITEM_REG__TIM3_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000438) capture/compare register 2 </i>
//    <loc> ( (unsigned int)((TIM3_CCR2 >> 0) & 0xFFFFFFFF), ((TIM3_CCR2 = (TIM3_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCR2_CCR2 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_CCR3  --------------------------------
// SVD Line: 5699

unsigned int TIM3_CCR3 __AT (0x4000043C);



// -------------------------------  Field Item: TIM3_CCR3_CCR3  -----------------------------------
// SVD Line: 5708

//  <item> SFDITEM_FIELD__TIM3_CCR3_CCR3
//    <name> CCR3 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000043C) Capture/Compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_CCR3 >> 0) & 0xFFFF), ((TIM3_CCR3 = (TIM3_CCR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_CCR3  -----------------------------------
// SVD Line: 5699

//  <rtree> SFDITEM_REG__TIM3_CCR3
//    <name> CCR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000043C) capture/compare register 3 </i>
//    <loc> ( (unsigned int)((TIM3_CCR3 >> 0) & 0xFFFFFFFF), ((TIM3_CCR3 = (TIM3_CCR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCR3_CCR3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_CCR4  --------------------------------
// SVD Line: 5716

unsigned int TIM3_CCR4 __AT (0x40000440);



// -------------------------------  Field Item: TIM3_CCR4_CCR4  -----------------------------------
// SVD Line: 5725

//  <item> SFDITEM_FIELD__TIM3_CCR4_CCR4
//    <name> CCR4 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000440) Capture/Compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_CCR4 >> 0) & 0xFFFF), ((TIM3_CCR4 = (TIM3_CCR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_CCR4  -----------------------------------
// SVD Line: 5716

//  <rtree> SFDITEM_REG__TIM3_CCR4
//    <name> CCR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000440) capture/compare register 4 </i>
//    <loc> ( (unsigned int)((TIM3_CCR4 >> 0) & 0xFFFFFFFF), ((TIM3_CCR4 = (TIM3_CCR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCR4_CCR4 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM3_DCR  --------------------------------
// SVD Line: 5733

unsigned int TIM3_DCR __AT (0x40000448);



// --------------------------------  Field Item: TIM3_DCR_DBL  ------------------------------------
// SVD Line: 5742

//  <item> SFDITEM_FIELD__TIM3_DCR_DBL
//    <name> DBL </name>
//    <rw> 
//    <i> [Bits 12..8] RW (@ 0x40000448) DMA burst length </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_DCR >> 8) & 0x1F), ((TIM3_DCR = (TIM3_DCR & ~(0x1FUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM3_DCR_DBA  ------------------------------------
// SVD Line: 5748

//  <item> SFDITEM_FIELD__TIM3_DCR_DBA
//    <name> DBA </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40000448) DMA base address </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_DCR >> 0) & 0x1F), ((TIM3_DCR = (TIM3_DCR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_DCR  ------------------------------------
// SVD Line: 5733

//  <rtree> SFDITEM_REG__TIM3_DCR
//    <name> DCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000448) DMA control register </i>
//    <loc> ( (unsigned int)((TIM3_DCR >> 0) & 0xFFFFFFFF), ((TIM3_DCR = (TIM3_DCR & ~(0x1F1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_DCR_DBL </item>
//    <item> SFDITEM_FIELD__TIM3_DCR_DBA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_DMAR  --------------------------------
// SVD Line: 5756

unsigned int TIM3_DMAR __AT (0x4000044C);



// -------------------------------  Field Item: TIM3_DMAR_DMAB  -----------------------------------
// SVD Line: 5765

//  <item> SFDITEM_FIELD__TIM3_DMAR_DMAB
//    <name> DMAB </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000044C) DMA register for burst  accesses </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_DMAR >> 0) & 0xFFFF), ((TIM3_DMAR = (TIM3_DMAR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_DMAR  -----------------------------------
// SVD Line: 5756

//  <rtree> SFDITEM_REG__TIM3_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000044C) DMA address for full transfer </i>
//    <loc> ( (unsigned int)((TIM3_DMAR >> 0) & 0xFFFFFFFF), ((TIM3_DMAR = (TIM3_DMAR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_DMAR_DMAB </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: TIM3  -------------------------------------
// SVD Line: 5776

//  <view> TIM3
//    <name> TIM3 </name>
//    <item> SFDITEM_REG__TIM3_CR1 </item>
//    <item> SFDITEM_REG__TIM3_CR2 </item>
//    <item> SFDITEM_REG__TIM3_SMCR </item>
//    <item> SFDITEM_REG__TIM3_DIER </item>
//    <item> SFDITEM_REG__TIM3_SR </item>
//    <item> SFDITEM_REG__TIM3_EGR </item>
//    <item> SFDITEM_REG__TIM3_CCMR1_Output </item>
//    <item> SFDITEM_REG__TIM3_CCMR1_Input </item>
//    <item> SFDITEM_REG__TIM3_CCMR2_Output </item>
//    <item> SFDITEM_REG__TIM3_CCMR2_Input </item>
//    <item> SFDITEM_REG__TIM3_CCER </item>
//    <item> SFDITEM_REG__TIM3_CNT </item>
//    <item> SFDITEM_REG__TIM3_PSC </item>
//    <item> SFDITEM_REG__TIM3_ARR </item>
//    <item> SFDITEM_REG__TIM3_CCR1 </item>
//    <item> SFDITEM_REG__TIM3_CCR2 </item>
//    <item> SFDITEM_REG__TIM3_CCR3 </item>
//    <item> SFDITEM_REG__TIM3_CCR4 </item>
//    <item> SFDITEM_REG__TIM3_DCR </item>
//    <item> SFDITEM_REG__TIM3_DMAR </item>
//  </view>
//  


// -----------------------------  Register Item Address: I2C1_CR1  --------------------------------
// SVD Line: 5806

unsigned int I2C1_CR1 __AT (0x40005400);



// -------------------------------  Field Item: I2C1_CR1_SWRST  -----------------------------------
// SVD Line: 5815

//  <item> SFDITEM_FIELD__I2C1_CR1_SWRST
//    <name> SWRST </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005400) Software reset </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.15..15> SWRST
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR1_ALERT  -----------------------------------
// SVD Line: 5821

//  <item> SFDITEM_FIELD__I2C1_CR1_ALERT
//    <name> ALERT </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40005400) SMBus alert </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.13..13> ALERT
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_CR1_PEC  ------------------------------------
// SVD Line: 5827

//  <item> SFDITEM_FIELD__I2C1_CR1_PEC
//    <name> PEC </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40005400) Packet error checking </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.12..12> PEC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_CR1_POS  ------------------------------------
// SVD Line: 5833

//  <item> SFDITEM_FIELD__I2C1_CR1_POS
//    <name> POS </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005400) Acknowledge/PEC Position (for data  reception) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.11..11> POS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_CR1_ACK  ------------------------------------
// SVD Line: 5840

//  <item> SFDITEM_FIELD__I2C1_CR1_ACK
//    <name> ACK </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40005400) Acknowledge enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.10..10> ACK
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_CR1_STOP  -----------------------------------
// SVD Line: 5846

//  <item> SFDITEM_FIELD__I2C1_CR1_STOP
//    <name> STOP </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40005400) Stop generation </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.9..9> STOP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR1_START  -----------------------------------
// SVD Line: 5852

//  <item> SFDITEM_FIELD__I2C1_CR1_START
//    <name> START </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005400) Start generation </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.8..8> START
//    </check>
//  </item>
//  


// -----------------------------  Field Item: I2C1_CR1_NOSTRETCH  ---------------------------------
// SVD Line: 5858

//  <item> SFDITEM_FIELD__I2C1_CR1_NOSTRETCH
//    <name> NOSTRETCH </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40005400) Clock stretching disable (Slave  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.7..7> NOSTRETCH
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_CR1_ENGC  -----------------------------------
// SVD Line: 5865

//  <item> SFDITEM_FIELD__I2C1_CR1_ENGC
//    <name> ENGC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40005400) General call enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.6..6> ENGC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR1_ENPEC  -----------------------------------
// SVD Line: 5871

//  <item> SFDITEM_FIELD__I2C1_CR1_ENPEC
//    <name> ENPEC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40005400) PEC enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.5..5> ENPEC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR1_ENARP  -----------------------------------
// SVD Line: 5877

//  <item> SFDITEM_FIELD__I2C1_CR1_ENARP
//    <name> ENARP </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40005400) ARP enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.4..4> ENARP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_CR1_SMBTYPE  ----------------------------------
// SVD Line: 5883

//  <item> SFDITEM_FIELD__I2C1_CR1_SMBTYPE
//    <name> SMBTYPE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40005400) SMBus type </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.3..3> SMBTYPE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR1_SMBUS  -----------------------------------
// SVD Line: 5889

//  <item> SFDITEM_FIELD__I2C1_CR1_SMBUS
//    <name> SMBUS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40005400) SMBus mode </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.1..1> SMBUS
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C1_CR1_PE  ------------------------------------
// SVD Line: 5895

//  <item> SFDITEM_FIELD__I2C1_CR1_PE
//    <name> PE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40005400) Peripheral enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.0..0> PE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C1_CR1  ------------------------------------
// SVD Line: 5806

//  <rtree> SFDITEM_REG__I2C1_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005400) Control register 1 </i>
//    <loc> ( (unsigned int)((I2C1_CR1 >> 0) & 0xFFFFFFFF), ((I2C1_CR1 = (I2C1_CR1 & ~(0xBFFBUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xBFFB) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_CR1_SWRST </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_ALERT </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_PEC </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_POS </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_ACK </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_STOP </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_START </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_NOSTRETCH </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_ENGC </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_ENPEC </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_ENARP </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_SMBTYPE </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_SMBUS </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_PE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C1_CR2  --------------------------------
// SVD Line: 5903

unsigned int I2C1_CR2 __AT (0x40005404);



// --------------------------------  Field Item: I2C1_CR2_LAST  -----------------------------------
// SVD Line: 5912

//  <item> SFDITEM_FIELD__I2C1_CR2_LAST
//    <name> LAST </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40005404) DMA last transfer </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR2 ) </loc>
//      <o.12..12> LAST
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR2_DMAEN  -----------------------------------
// SVD Line: 5918

//  <item> SFDITEM_FIELD__I2C1_CR2_DMAEN
//    <name> DMAEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005404) DMA requests enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR2 ) </loc>
//      <o.11..11> DMAEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_CR2_ITBUFEN  ----------------------------------
// SVD Line: 5924

//  <item> SFDITEM_FIELD__I2C1_CR2_ITBUFEN
//    <name> ITBUFEN </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40005404) Buffer interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR2 ) </loc>
//      <o.10..10> ITBUFEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_CR2_ITEVTEN  ----------------------------------
// SVD Line: 5930

//  <item> SFDITEM_FIELD__I2C1_CR2_ITEVTEN
//    <name> ITEVTEN </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40005404) Event interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR2 ) </loc>
//      <o.9..9> ITEVTEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_CR2_ITERREN  ----------------------------------
// SVD Line: 5936

//  <item> SFDITEM_FIELD__I2C1_CR2_ITERREN
//    <name> ITERREN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005404) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR2 ) </loc>
//      <o.8..8> ITERREN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_CR2_FREQ  -----------------------------------
// SVD Line: 5942

//  <item> SFDITEM_FIELD__I2C1_CR2_FREQ
//    <name> FREQ </name>
//    <rw> 
//    <i> [Bits 5..0] RW (@ 0x40005404) Peripheral clock frequency </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_CR2 >> 0) & 0x3F), ((I2C1_CR2 = (I2C1_CR2 & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: I2C1_CR2  ------------------------------------
// SVD Line: 5903

//  <rtree> SFDITEM_REG__I2C1_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005404) Control register 2 </i>
//    <loc> ( (unsigned int)((I2C1_CR2 >> 0) & 0xFFFFFFFF), ((I2C1_CR2 = (I2C1_CR2 & ~(0x1F3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_CR2_LAST </item>
//    <item> SFDITEM_FIELD__I2C1_CR2_DMAEN </item>
//    <item> SFDITEM_FIELD__I2C1_CR2_ITBUFEN </item>
//    <item> SFDITEM_FIELD__I2C1_CR2_ITEVTEN </item>
//    <item> SFDITEM_FIELD__I2C1_CR2_ITERREN </item>
//    <item> SFDITEM_FIELD__I2C1_CR2_FREQ </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C1_OAR1  --------------------------------
// SVD Line: 5950

unsigned int I2C1_OAR1 __AT (0x40005408);



// ------------------------------  Field Item: I2C1_OAR1_ADDMODE  ---------------------------------
// SVD Line: 5959

//  <item> SFDITEM_FIELD__I2C1_OAR1_ADDMODE
//    <name> ADDMODE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005408) Addressing mode (slave  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_OAR1 ) </loc>
//      <o.15..15> ADDMODE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_OAR1_ADD10  ----------------------------------
// SVD Line: 5966

//  <item> SFDITEM_FIELD__I2C1_OAR1_ADD10
//    <name> ADD10 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40005408) Interface address </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_OAR1 >> 8) & 0x3), ((I2C1_OAR1 = (I2C1_OAR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: I2C1_OAR1_ADD7  -----------------------------------
// SVD Line: 5972

//  <item> SFDITEM_FIELD__I2C1_OAR1_ADD7
//    <name> ADD7 </name>
//    <rw> 
//    <i> [Bits 7..1] RW (@ 0x40005408) Interface address </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_OAR1 >> 1) & 0x7F), ((I2C1_OAR1 = (I2C1_OAR1 & ~(0x7FUL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: I2C1_OAR1_ADD0  -----------------------------------
// SVD Line: 5978

//  <item> SFDITEM_FIELD__I2C1_OAR1_ADD0
//    <name> ADD0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40005408) Interface address </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_OAR1 ) </loc>
//      <o.0..0> ADD0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C1_OAR1  -----------------------------------
// SVD Line: 5950

//  <rtree> SFDITEM_REG__I2C1_OAR1
//    <name> OAR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005408) Own address register 1 </i>
//    <loc> ( (unsigned int)((I2C1_OAR1 >> 0) & 0xFFFFFFFF), ((I2C1_OAR1 = (I2C1_OAR1 & ~(0x83FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x83FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_OAR1_ADDMODE </item>
//    <item> SFDITEM_FIELD__I2C1_OAR1_ADD10 </item>
//    <item> SFDITEM_FIELD__I2C1_OAR1_ADD7 </item>
//    <item> SFDITEM_FIELD__I2C1_OAR1_ADD0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C1_OAR2  --------------------------------
// SVD Line: 5986

unsigned int I2C1_OAR2 __AT (0x4000540C);



// -------------------------------  Field Item: I2C1_OAR2_ADD2  -----------------------------------
// SVD Line: 5995

//  <item> SFDITEM_FIELD__I2C1_OAR2_ADD2
//    <name> ADD2 </name>
//    <rw> 
//    <i> [Bits 7..1] RW (@ 0x4000540C) Interface address </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_OAR2 >> 1) & 0x7F), ((I2C1_OAR2 = (I2C1_OAR2 & ~(0x7FUL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: I2C1_OAR2_ENDUAL  ----------------------------------
// SVD Line: 6001

//  <item> SFDITEM_FIELD__I2C1_OAR2_ENDUAL
//    <name> ENDUAL </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000540C) Dual addressing mode  enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_OAR2 ) </loc>
//      <o.0..0> ENDUAL
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C1_OAR2  -----------------------------------
// SVD Line: 5986

//  <rtree> SFDITEM_REG__I2C1_OAR2
//    <name> OAR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000540C) Own address register 2 </i>
//    <loc> ( (unsigned int)((I2C1_OAR2 >> 0) & 0xFFFFFFFF), ((I2C1_OAR2 = (I2C1_OAR2 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_OAR2_ADD2 </item>
//    <item> SFDITEM_FIELD__I2C1_OAR2_ENDUAL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C1_DR  ---------------------------------
// SVD Line: 6010

unsigned int I2C1_DR __AT (0x40005410);



// ---------------------------------  Field Item: I2C1_DR_DR  -------------------------------------
// SVD Line: 6019

//  <item> SFDITEM_FIELD__I2C1_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40005410) 8-bit data register </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_DR >> 0) & 0xFF), ((I2C1_DR = (I2C1_DR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: I2C1_DR  ------------------------------------
// SVD Line: 6010

//  <rtree> SFDITEM_REG__I2C1_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005410) Data register </i>
//    <loc> ( (unsigned int)((I2C1_DR >> 0) & 0xFFFFFFFF), ((I2C1_DR = (I2C1_DR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_DR_DR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C1_SR1  --------------------------------
// SVD Line: 6027

unsigned int I2C1_SR1 __AT (0x40005414);



// ------------------------------  Field Item: I2C1_SR1_SMBALERT  ---------------------------------
// SVD Line: 6035

//  <item> SFDITEM_FIELD__I2C1_SR1_SMBALERT
//    <name> SMBALERT </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005414) SMBus alert </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.15..15> SMBALERT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_SR1_TIMEOUT  ----------------------------------
// SVD Line: 6042

//  <item> SFDITEM_FIELD__I2C1_SR1_TIMEOUT
//    <name> TIMEOUT </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40005414) Timeout or Tlow error </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.14..14> TIMEOUT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_SR1_PECERR  ----------------------------------
// SVD Line: 6049

//  <item> SFDITEM_FIELD__I2C1_SR1_PECERR
//    <name> PECERR </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40005414) PEC Error in reception </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.12..12> PECERR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_SR1_OVR  ------------------------------------
// SVD Line: 6056

//  <item> SFDITEM_FIELD__I2C1_SR1_OVR
//    <name> OVR </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005414) Overrun/Underrun </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.11..11> OVR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C1_SR1_AF  ------------------------------------
// SVD Line: 6063

//  <item> SFDITEM_FIELD__I2C1_SR1_AF
//    <name> AF </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40005414) Acknowledge failure </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.10..10> AF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_SR1_ARLO  -----------------------------------
// SVD Line: 6070

//  <item> SFDITEM_FIELD__I2C1_SR1_ARLO
//    <name> ARLO </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40005414) Arbitration lost (master  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.9..9> ARLO
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_SR1_BERR  -----------------------------------
// SVD Line: 6078

//  <item> SFDITEM_FIELD__I2C1_SR1_BERR
//    <name> BERR </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005414) Bus error </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.8..8> BERR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_SR1_TxE  ------------------------------------
// SVD Line: 6085

//  <item> SFDITEM_FIELD__I2C1_SR1_TxE
//    <name> TxE </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40005414) Data register empty  (transmitters) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.7..7> TxE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_SR1_RxNE  -----------------------------------
// SVD Line: 6093

//  <item> SFDITEM_FIELD__I2C1_SR1_RxNE
//    <name> RxNE </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40005414) Data register not empty  (receivers) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.6..6> RxNE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_SR1_STOPF  -----------------------------------
// SVD Line: 6101

//  <item> SFDITEM_FIELD__I2C1_SR1_STOPF
//    <name> STOPF </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40005414) Stop detection (slave  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.4..4> STOPF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_SR1_ADD10  -----------------------------------
// SVD Line: 6109

//  <item> SFDITEM_FIELD__I2C1_SR1_ADD10
//    <name> ADD10 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40005414) 10-bit header sent (Master  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.3..3> ADD10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_SR1_BTF  ------------------------------------
// SVD Line: 6117

//  <item> SFDITEM_FIELD__I2C1_SR1_BTF
//    <name> BTF </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40005414) Byte transfer finished </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.2..2> BTF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_SR1_ADDR  -----------------------------------
// SVD Line: 6124

//  <item> SFDITEM_FIELD__I2C1_SR1_ADDR
//    <name> ADDR </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40005414) Address sent (master mode)/matched  (slave mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.1..1> ADDR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C1_SR1_SB  ------------------------------------
// SVD Line: 6132

//  <item> SFDITEM_FIELD__I2C1_SR1_SB
//    <name> SB </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40005414) Start bit (Master mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.0..0> SB
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C1_SR1  ------------------------------------
// SVD Line: 6027

//  <rtree> SFDITEM_REG__I2C1_SR1
//    <name> SR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005414) Status register 1 </i>
//    <loc> ( (unsigned int)((I2C1_SR1 >> 0) & 0xFFFFFFFF), ((I2C1_SR1 = (I2C1_SR1 & ~(0xDF00UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xDF00) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_SR1_SMBALERT </item>
//    <item> SFDITEM_FIELD__I2C1_SR1_TIMEOUT </item>
//    <item> SFDITEM_FIELD__I2C1_SR1_PECERR </item>
//    <item> SFDITEM_FIELD__I2C1_SR1_OVR </item>
//    <item> SFDITEM_FIELD__I2C1_SR1_AF </item>
//    <item> SFDITEM_FIELD__I2C1_SR1_ARLO </item>
//    <item> SFDITEM_FIELD__I2C1_SR1_BERR </item>
//    <item> SFDITEM_FIELD__I2C1_SR1_TxE </item>
//    <item> SFDITEM_FIELD__I2C1_SR1_RxNE </item>
//    <item> SFDITEM_FIELD__I2C1_SR1_STOPF </item>
//    <item> SFDITEM_FIELD__I2C1_SR1_ADD10 </item>
//    <item> SFDITEM_FIELD__I2C1_SR1_BTF </item>
//    <item> SFDITEM_FIELD__I2C1_SR1_ADDR </item>
//    <item> SFDITEM_FIELD__I2C1_SR1_SB </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C1_SR2  --------------------------------
// SVD Line: 6141

unsigned int I2C1_SR2 __AT (0x40005418);



// --------------------------------  Field Item: I2C1_SR2_PEC  ------------------------------------
// SVD Line: 6150

//  <item> SFDITEM_FIELD__I2C1_SR2_PEC
//    <name> PEC </name>
//    <r> 
//    <i> [Bits 15..8] RO (@ 0x40005418) acket error checking  register </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_SR2 >> 8) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: I2C1_SR2_DUALF  -----------------------------------
// SVD Line: 6157

//  <item> SFDITEM_FIELD__I2C1_SR2_DUALF
//    <name> DUALF </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40005418) Dual flag (Slave mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR2 ) </loc>
//      <o.7..7> DUALF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_SR2_SMBHOST  ----------------------------------
// SVD Line: 6163

//  <item> SFDITEM_FIELD__I2C1_SR2_SMBHOST
//    <name> SMBHOST </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40005418) SMBus host header (Slave  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR2 ) </loc>
//      <o.6..6> SMBHOST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: I2C1_SR2_SMBDEFAULT  --------------------------------
// SVD Line: 6170

//  <item> SFDITEM_FIELD__I2C1_SR2_SMBDEFAULT
//    <name> SMBDEFAULT </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40005418) SMBus device default address (Slave  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR2 ) </loc>
//      <o.5..5> SMBDEFAULT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_SR2_GENCALL  ----------------------------------
// SVD Line: 6177

//  <item> SFDITEM_FIELD__I2C1_SR2_GENCALL
//    <name> GENCALL </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40005418) General call address (Slave  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR2 ) </loc>
//      <o.4..4> GENCALL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_SR2_TRA  ------------------------------------
// SVD Line: 6184

//  <item> SFDITEM_FIELD__I2C1_SR2_TRA
//    <name> TRA </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40005418) Transmitter/receiver </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR2 ) </loc>
//      <o.2..2> TRA
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_SR2_BUSY  -----------------------------------
// SVD Line: 6190

//  <item> SFDITEM_FIELD__I2C1_SR2_BUSY
//    <name> BUSY </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40005418) Bus busy </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR2 ) </loc>
//      <o.1..1> BUSY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_SR2_MSL  ------------------------------------
// SVD Line: 6196

//  <item> SFDITEM_FIELD__I2C1_SR2_MSL
//    <name> MSL </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40005418) Master/slave </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR2 ) </loc>
//      <o.0..0> MSL
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C1_SR2  ------------------------------------
// SVD Line: 6141

//  <rtree> SFDITEM_REG__I2C1_SR2
//    <name> SR2 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40005418) Status register 2 </i>
//    <loc> ( (unsigned int)((I2C1_SR2 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__I2C1_SR2_PEC </item>
//    <item> SFDITEM_FIELD__I2C1_SR2_DUALF </item>
//    <item> SFDITEM_FIELD__I2C1_SR2_SMBHOST </item>
//    <item> SFDITEM_FIELD__I2C1_SR2_SMBDEFAULT </item>
//    <item> SFDITEM_FIELD__I2C1_SR2_GENCALL </item>
//    <item> SFDITEM_FIELD__I2C1_SR2_TRA </item>
//    <item> SFDITEM_FIELD__I2C1_SR2_BUSY </item>
//    <item> SFDITEM_FIELD__I2C1_SR2_MSL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C1_CCR  --------------------------------
// SVD Line: 6204

unsigned int I2C1_CCR __AT (0x4000541C);



// --------------------------------  Field Item: I2C1_CCR_F_S  ------------------------------------
// SVD Line: 6213

//  <item> SFDITEM_FIELD__I2C1_CCR_F_S
//    <name> F_S </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000541C) I2C master mode selection </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CCR ) </loc>
//      <o.15..15> F_S
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_CCR_DUTY  -----------------------------------
// SVD Line: 6219

//  <item> SFDITEM_FIELD__I2C1_CCR_DUTY
//    <name> DUTY </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4000541C) Fast mode duty cycle </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CCR ) </loc>
//      <o.14..14> DUTY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_CCR_CCR  ------------------------------------
// SVD Line: 6225

//  <item> SFDITEM_FIELD__I2C1_CCR_CCR
//    <name> CCR </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x4000541C) Clock control register in Fast/Standard  mode (Master mode) </i>
//    <edit> 
//      <loc> ( (unsigned short)((I2C1_CCR >> 0) & 0xFFF), ((I2C1_CCR = (I2C1_CCR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: I2C1_CCR  ------------------------------------
// SVD Line: 6204

//  <rtree> SFDITEM_REG__I2C1_CCR
//    <name> CCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000541C) Clock control register </i>
//    <loc> ( (unsigned int)((I2C1_CCR >> 0) & 0xFFFFFFFF), ((I2C1_CCR = (I2C1_CCR & ~(0xCFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xCFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_CCR_F_S </item>
//    <item> SFDITEM_FIELD__I2C1_CCR_DUTY </item>
//    <item> SFDITEM_FIELD__I2C1_CCR_CCR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C1_TRISE  -------------------------------
// SVD Line: 6234

unsigned int I2C1_TRISE __AT (0x40005420);



// ------------------------------  Field Item: I2C1_TRISE_TRISE  ----------------------------------
// SVD Line: 6243

//  <item> SFDITEM_FIELD__I2C1_TRISE_TRISE
//    <name> TRISE </name>
//    <rw> 
//    <i> [Bits 5..0] RW (@ 0x40005420) Maximum rise time in Fast/Standard mode  (Master mode) </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_TRISE >> 0) & 0x3F), ((I2C1_TRISE = (I2C1_TRISE & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: I2C1_TRISE  -----------------------------------
// SVD Line: 6234

//  <rtree> SFDITEM_REG__I2C1_TRISE
//    <name> TRISE </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005420) TRISE register </i>
//    <loc> ( (unsigned int)((I2C1_TRISE >> 0) & 0xFFFFFFFF), ((I2C1_TRISE = (I2C1_TRISE & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_TRISE_TRISE </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: I2C1  -------------------------------------
// SVD Line: 5785

//  <view> I2C1
//    <name> I2C1 </name>
//    <item> SFDITEM_REG__I2C1_CR1 </item>
//    <item> SFDITEM_REG__I2C1_CR2 </item>
//    <item> SFDITEM_REG__I2C1_OAR1 </item>
//    <item> SFDITEM_REG__I2C1_OAR2 </item>
//    <item> SFDITEM_REG__I2C1_DR </item>
//    <item> SFDITEM_REG__I2C1_SR1 </item>
//    <item> SFDITEM_REG__I2C1_SR2 </item>
//    <item> SFDITEM_REG__I2C1_CCR </item>
//    <item> SFDITEM_REG__I2C1_TRISE </item>
//  </view>
//  


// -----------------------------  Register Item Address: SPI1_CR1  --------------------------------
// SVD Line: 6270

unsigned int SPI1_CR1 __AT (0x40013000);



// ------------------------------  Field Item: SPI1_CR1_BIDIMODE  ---------------------------------
// SVD Line: 6279

//  <item> SFDITEM_FIELD__SPI1_CR1_BIDIMODE
//    <name> BIDIMODE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40013000) Bidirectional data mode  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.15..15> BIDIMODE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CR1_BIDIOE  ----------------------------------
// SVD Line: 6286

//  <item> SFDITEM_FIELD__SPI1_CR1_BIDIOE
//    <name> BIDIOE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40013000) Output enable in bidirectional  mode </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.14..14> BIDIOE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CR1_CRCEN  -----------------------------------
// SVD Line: 6293

//  <item> SFDITEM_FIELD__SPI1_CR1_CRCEN
//    <name> CRCEN </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40013000) Hardware CRC calculation  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.13..13> CRCEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI1_CR1_CRCNEXT  ----------------------------------
// SVD Line: 6300

//  <item> SFDITEM_FIELD__SPI1_CR1_CRCNEXT
//    <name> CRCNEXT </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40013000) CRC transfer next </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.12..12> CRCNEXT
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR1_DFF  ------------------------------------
// SVD Line: 6306

//  <item> SFDITEM_FIELD__SPI1_CR1_DFF
//    <name> DFF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40013000) Data frame format </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.11..11> DFF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CR1_RXONLY  ----------------------------------
// SVD Line: 6312

//  <item> SFDITEM_FIELD__SPI1_CR1_RXONLY
//    <name> RXONLY </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40013000) Receive only </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.10..10> RXONLY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR1_SSM  ------------------------------------
// SVD Line: 6318

//  <item> SFDITEM_FIELD__SPI1_CR1_SSM
//    <name> SSM </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40013000) Software slave management </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.9..9> SSM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR1_SSI  ------------------------------------
// SVD Line: 6324

//  <item> SFDITEM_FIELD__SPI1_CR1_SSI
//    <name> SSI </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013000) Internal slave select </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.8..8> SSI
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI1_CR1_LSBFIRST  ---------------------------------
// SVD Line: 6330

//  <item> SFDITEM_FIELD__SPI1_CR1_LSBFIRST
//    <name> LSBFIRST </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40013000) Frame format </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.7..7> LSBFIRST
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR1_SPE  ------------------------------------
// SVD Line: 6336

//  <item> SFDITEM_FIELD__SPI1_CR1_SPE
//    <name> SPE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40013000) SPI enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.6..6> SPE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI1_CR1_BR  ------------------------------------
// SVD Line: 6342

//  <item> SFDITEM_FIELD__SPI1_CR1_BR
//    <name> BR </name>
//    <rw> 
//    <i> [Bits 5..3] RW (@ 0x40013000) Baud rate control </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI1_CR1 >> 3) & 0x7), ((SPI1_CR1 = (SPI1_CR1 & ~(0x7UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR1_MSTR  -----------------------------------
// SVD Line: 6348

//  <item> SFDITEM_FIELD__SPI1_CR1_MSTR
//    <name> MSTR </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40013000) Master selection </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.2..2> MSTR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR1_CPOL  -----------------------------------
// SVD Line: 6354

//  <item> SFDITEM_FIELD__SPI1_CR1_CPOL
//    <name> CPOL </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40013000) Clock polarity </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.1..1> CPOL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR1_CPHA  -----------------------------------
// SVD Line: 6360

//  <item> SFDITEM_FIELD__SPI1_CR1_CPHA
//    <name> CPHA </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013000) Clock phase </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.0..0> CPHA
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SPI1_CR1  ------------------------------------
// SVD Line: 6270

//  <rtree> SFDITEM_REG__SPI1_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013000) control register 1 </i>
//    <loc> ( (unsigned int)((SPI1_CR1 >> 0) & 0xFFFFFFFF), ((SPI1_CR1 = (SPI1_CR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI1_CR1_BIDIMODE </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_BIDIOE </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_CRCEN </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_CRCNEXT </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_DFF </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_RXONLY </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_SSM </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_SSI </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_LSBFIRST </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_SPE </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_BR </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_MSTR </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_CPOL </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_CPHA </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI1_CR2  --------------------------------
// SVD Line: 6368

unsigned int SPI1_CR2 __AT (0x40013004);



// -------------------------------  Field Item: SPI1_CR2_TXEIE  -----------------------------------
// SVD Line: 6377

//  <item> SFDITEM_FIELD__SPI1_CR2_TXEIE
//    <name> TXEIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40013004) Tx buffer empty interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.7..7> TXEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CR2_RXNEIE  ----------------------------------
// SVD Line: 6384

//  <item> SFDITEM_FIELD__SPI1_CR2_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40013004) RX buffer not empty interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.6..6> RXNEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CR2_ERRIE  -----------------------------------
// SVD Line: 6391

//  <item> SFDITEM_FIELD__SPI1_CR2_ERRIE
//    <name> ERRIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40013004) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.5..5> ERRIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR2_SSOE  -----------------------------------
// SVD Line: 6397

//  <item> SFDITEM_FIELD__SPI1_CR2_SSOE
//    <name> SSOE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40013004) SS output enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.2..2> SSOE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI1_CR2_TXDMAEN  ----------------------------------
// SVD Line: 6403

//  <item> SFDITEM_FIELD__SPI1_CR2_TXDMAEN
//    <name> TXDMAEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40013004) Tx buffer DMA enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.1..1> TXDMAEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI1_CR2_RXDMAEN  ----------------------------------
// SVD Line: 6409

//  <item> SFDITEM_FIELD__SPI1_CR2_RXDMAEN
//    <name> RXDMAEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013004) Rx buffer DMA enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.0..0> RXDMAEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SPI1_CR2  ------------------------------------
// SVD Line: 6368

//  <rtree> SFDITEM_REG__SPI1_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013004) control register 2 </i>
//    <loc> ( (unsigned int)((SPI1_CR2 >> 0) & 0xFFFFFFFF), ((SPI1_CR2 = (SPI1_CR2 & ~(0xE7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xE7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI1_CR2_TXEIE </item>
//    <item> SFDITEM_FIELD__SPI1_CR2_RXNEIE </item>
//    <item> SFDITEM_FIELD__SPI1_CR2_ERRIE </item>
//    <item> SFDITEM_FIELD__SPI1_CR2_SSOE </item>
//    <item> SFDITEM_FIELD__SPI1_CR2_TXDMAEN </item>
//    <item> SFDITEM_FIELD__SPI1_CR2_RXDMAEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI1_SR  ---------------------------------
// SVD Line: 6417

unsigned int SPI1_SR __AT (0x40013008);



// ---------------------------------  Field Item: SPI1_SR_BSY  ------------------------------------
// SVD Line: 6425

//  <item> SFDITEM_FIELD__SPI1_SR_BSY
//    <name> BSY </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40013008) Busy flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.7..7> BSY
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI1_SR_OVR  ------------------------------------
// SVD Line: 6432

//  <item> SFDITEM_FIELD__SPI1_SR_OVR
//    <name> OVR </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40013008) Overrun flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.6..6> OVR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_SR_MODF  ------------------------------------
// SVD Line: 6439

//  <item> SFDITEM_FIELD__SPI1_SR_MODF
//    <name> MODF </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40013008) Mode fault </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.5..5> MODF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_SR_CRCERR  -----------------------------------
// SVD Line: 6446

//  <item> SFDITEM_FIELD__SPI1_SR_CRCERR
//    <name> CRCERR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40013008) CRC error flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.4..4> CRCERR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI1_SR_UDR  ------------------------------------
// SVD Line: 6453

//  <item> SFDITEM_FIELD__SPI1_SR_UDR
//    <name> UDR </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40013008) Underrun flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.3..3> UDR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_SR_CHSIDE  -----------------------------------
// SVD Line: 6460

//  <item> SFDITEM_FIELD__SPI1_SR_CHSIDE
//    <name> CHSIDE </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40013008) Channel side </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.2..2> CHSIDE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI1_SR_TXE  ------------------------------------
// SVD Line: 6467

//  <item> SFDITEM_FIELD__SPI1_SR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40013008) Transmit buffer empty </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.1..1> TXE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_SR_RXNE  ------------------------------------
// SVD Line: 6474

//  <item> SFDITEM_FIELD__SPI1_SR_RXNE
//    <name> RXNE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40013008) Receive buffer not empty </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.0..0> RXNE
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: SPI1_SR  ------------------------------------
// SVD Line: 6417

//  <rtree> SFDITEM_REG__SPI1_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013008) status register </i>
//    <loc> ( (unsigned int)((SPI1_SR >> 0) & 0xFFFFFFFF), ((SPI1_SR = (SPI1_SR & ~(0x10UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x10) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI1_SR_BSY </item>
//    <item> SFDITEM_FIELD__SPI1_SR_OVR </item>
//    <item> SFDITEM_FIELD__SPI1_SR_MODF </item>
//    <item> SFDITEM_FIELD__SPI1_SR_CRCERR </item>
//    <item> SFDITEM_FIELD__SPI1_SR_UDR </item>
//    <item> SFDITEM_FIELD__SPI1_SR_CHSIDE </item>
//    <item> SFDITEM_FIELD__SPI1_SR_TXE </item>
//    <item> SFDITEM_FIELD__SPI1_SR_RXNE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI1_DR  ---------------------------------
// SVD Line: 6483

unsigned int SPI1_DR __AT (0x4001300C);



// ---------------------------------  Field Item: SPI1_DR_DR  -------------------------------------
// SVD Line: 6492

//  <item> SFDITEM_FIELD__SPI1_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4001300C) Data register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI1_DR >> 0) & 0xFFFF), ((SPI1_DR = (SPI1_DR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: SPI1_DR  ------------------------------------
// SVD Line: 6483

//  <rtree> SFDITEM_REG__SPI1_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001300C) data register </i>
//    <loc> ( (unsigned int)((SPI1_DR >> 0) & 0xFFFFFFFF), ((SPI1_DR = (SPI1_DR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI1_DR_DR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SPI1_CRCPR  -------------------------------
// SVD Line: 6500

unsigned int SPI1_CRCPR __AT (0x40013010);



// -----------------------------  Field Item: SPI1_CRCPR_CRCPOLY  ---------------------------------
// SVD Line: 6509

//  <item> SFDITEM_FIELD__SPI1_CRCPR_CRCPOLY
//    <name> CRCPOLY </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40013010) CRC polynomial register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI1_CRCPR >> 0) & 0xFFFF), ((SPI1_CRCPR = (SPI1_CRCPR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SPI1_CRCPR  -----------------------------------
// SVD Line: 6500

//  <rtree> SFDITEM_REG__SPI1_CRCPR
//    <name> CRCPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013010) CRC polynomial register </i>
//    <loc> ( (unsigned int)((SPI1_CRCPR >> 0) & 0xFFFFFFFF), ((SPI1_CRCPR = (SPI1_CRCPR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI1_CRCPR_CRCPOLY </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SPI1_RXCRCR  -------------------------------
// SVD Line: 6517

unsigned int SPI1_RXCRCR __AT (0x40013014);



// ------------------------------  Field Item: SPI1_RXCRCR_RxCRC  ---------------------------------
// SVD Line: 6526

//  <item> SFDITEM_FIELD__SPI1_RXCRCR_RxCRC
//    <name> RxCRC </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40013014) Rx CRC register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI1_RXCRCR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SPI1_RXCRCR  ----------------------------------
// SVD Line: 6517

//  <rtree> SFDITEM_REG__SPI1_RXCRCR
//    <name> RXCRCR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40013014) RX CRC register </i>
//    <loc> ( (unsigned int)((SPI1_RXCRCR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SPI1_RXCRCR_RxCRC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SPI1_TXCRCR  -------------------------------
// SVD Line: 6534

unsigned int SPI1_TXCRCR __AT (0x40013018);



// ------------------------------  Field Item: SPI1_TXCRCR_TxCRC  ---------------------------------
// SVD Line: 6543

//  <item> SFDITEM_FIELD__SPI1_TXCRCR_TxCRC
//    <name> TxCRC </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40013018) Tx CRC register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI1_TXCRCR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SPI1_TXCRCR  ----------------------------------
// SVD Line: 6534

//  <rtree> SFDITEM_REG__SPI1_TXCRCR
//    <name> TXCRCR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40013018) TX CRC register </i>
//    <loc> ( (unsigned int)((SPI1_TXCRCR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SPI1_TXCRCR_TxCRC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SPI1_I2SCFGR  ------------------------------
// SVD Line: 6551

unsigned int SPI1_I2SCFGR __AT (0x4001301C);



// -----------------------------  Field Item: SPI1_I2SCFGR_I2SMOD  --------------------------------
// SVD Line: 6560

//  <item> SFDITEM_FIELD__SPI1_I2SCFGR_I2SMOD
//    <name> I2SMOD </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4001301C) I2S mode selection </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_I2SCFGR ) </loc>
//      <o.11..11> I2SMOD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI1_I2SCFGR_I2SE  ---------------------------------
// SVD Line: 6566

//  <item> SFDITEM_FIELD__SPI1_I2SCFGR_I2SE
//    <name> I2SE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4001301C) I2S Enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_I2SCFGR ) </loc>
//      <o.10..10> I2SE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI1_I2SCFGR_I2SCFG  --------------------------------
// SVD Line: 6572

//  <item> SFDITEM_FIELD__SPI1_I2SCFGR_I2SCFG
//    <name> I2SCFG </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4001301C) I2S configuration mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI1_I2SCFGR >> 8) & 0x3), ((SPI1_I2SCFGR = (SPI1_I2SCFGR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: SPI1_I2SCFGR_PCMSYNC  --------------------------------
// SVD Line: 6578

//  <item> SFDITEM_FIELD__SPI1_I2SCFGR_PCMSYNC
//    <name> PCMSYNC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4001301C) PCM frame synchronization </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_I2SCFGR ) </loc>
//      <o.7..7> PCMSYNC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI1_I2SCFGR_I2SSTD  --------------------------------
// SVD Line: 6584

//  <item> SFDITEM_FIELD__SPI1_I2SCFGR_I2SSTD
//    <name> I2SSTD </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x4001301C) I2S standard selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI1_I2SCFGR >> 4) & 0x3), ((SPI1_I2SCFGR = (SPI1_I2SCFGR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: SPI1_I2SCFGR_CKPOL  ---------------------------------
// SVD Line: 6590

//  <item> SFDITEM_FIELD__SPI1_I2SCFGR_CKPOL
//    <name> CKPOL </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4001301C) Steady state clock  polarity </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_I2SCFGR ) </loc>
//      <o.3..3> CKPOL
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI1_I2SCFGR_DATLEN  --------------------------------
// SVD Line: 6597

//  <item> SFDITEM_FIELD__SPI1_I2SCFGR_DATLEN
//    <name> DATLEN </name>
//    <rw> 
//    <i> [Bits 2..1] RW (@ 0x4001301C) Data length to be  transferred </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI1_I2SCFGR >> 1) & 0x3), ((SPI1_I2SCFGR = (SPI1_I2SCFGR & ~(0x3UL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: SPI1_I2SCFGR_CHLEN  ---------------------------------
// SVD Line: 6604

//  <item> SFDITEM_FIELD__SPI1_I2SCFGR_CHLEN
//    <name> CHLEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001301C) Channel length (number of bits per audio  channel) </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_I2SCFGR ) </loc>
//      <o.0..0> CHLEN
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: SPI1_I2SCFGR  ----------------------------------
// SVD Line: 6551

//  <rtree> SFDITEM_REG__SPI1_I2SCFGR
//    <name> I2SCFGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001301C) I2S configuration register </i>
//    <loc> ( (unsigned int)((SPI1_I2SCFGR >> 0) & 0xFFFFFFFF), ((SPI1_I2SCFGR = (SPI1_I2SCFGR & ~(0xFBFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFBF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI1_I2SCFGR_I2SMOD </item>
//    <item> SFDITEM_FIELD__SPI1_I2SCFGR_I2SE </item>
//    <item> SFDITEM_FIELD__SPI1_I2SCFGR_I2SCFG </item>
//    <item> SFDITEM_FIELD__SPI1_I2SCFGR_PCMSYNC </item>
//    <item> SFDITEM_FIELD__SPI1_I2SCFGR_I2SSTD </item>
//    <item> SFDITEM_FIELD__SPI1_I2SCFGR_CKPOL </item>
//    <item> SFDITEM_FIELD__SPI1_I2SCFGR_DATLEN </item>
//    <item> SFDITEM_FIELD__SPI1_I2SCFGR_CHLEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SPI1_I2SPR  -------------------------------
// SVD Line: 6613

unsigned int SPI1_I2SPR __AT (0x40013020);



// ------------------------------  Field Item: SPI1_I2SPR_MCKOE  ----------------------------------
// SVD Line: 6622

//  <item> SFDITEM_FIELD__SPI1_I2SPR_MCKOE
//    <name> MCKOE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40013020) Master clock output enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_I2SPR ) </loc>
//      <o.9..9> MCKOE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_I2SPR_ODD  -----------------------------------
// SVD Line: 6628

//  <item> SFDITEM_FIELD__SPI1_I2SPR_ODD
//    <name> ODD </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013020) Odd factor for the  prescaler </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_I2SPR ) </loc>
//      <o.8..8> ODD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI1_I2SPR_I2SDIV  ---------------------------------
// SVD Line: 6635

//  <item> SFDITEM_FIELD__SPI1_I2SPR_I2SDIV
//    <name> I2SDIV </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40013020) I2S Linear prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI1_I2SPR >> 0) & 0xFF), ((SPI1_I2SPR = (SPI1_I2SPR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SPI1_I2SPR  -----------------------------------
// SVD Line: 6613

//  <rtree> SFDITEM_REG__SPI1_I2SPR
//    <name> I2SPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013020) I2S prescaler register </i>
//    <loc> ( (unsigned int)((SPI1_I2SPR >> 0) & 0xFFFFFFFF), ((SPI1_I2SPR = (SPI1_I2SPR & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI1_I2SPR_MCKOE </item>
//    <item> SFDITEM_FIELD__SPI1_I2SPR_ODD </item>
//    <item> SFDITEM_FIELD__SPI1_I2SPR_I2SDIV </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: SPI1  -------------------------------------
// SVD Line: 6254

//  <view> SPI1
//    <name> SPI1 </name>
//    <item> SFDITEM_REG__SPI1_CR1 </item>
//    <item> SFDITEM_REG__SPI1_CR2 </item>
//    <item> SFDITEM_REG__SPI1_SR </item>
//    <item> SFDITEM_REG__SPI1_DR </item>
//    <item> SFDITEM_REG__SPI1_CRCPR </item>
//    <item> SFDITEM_REG__SPI1_RXCRCR </item>
//    <item> SFDITEM_REG__SPI1_TXCRCR </item>
//    <item> SFDITEM_REG__SPI1_I2SCFGR </item>
//    <item> SFDITEM_REG__SPI1_I2SPR </item>
//  </view>
//  


// ----------------------------  Register Item Address: USART1_SR  --------------------------------
// SVD Line: 6662

unsigned int USART1_SR __AT (0x40013800);



// --------------------------------  Field Item: USART1_SR_CTS  -----------------------------------
// SVD Line: 6670

//  <item> SFDITEM_FIELD__USART1_SR_CTS
//    <name> CTS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40013800) CTS flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.9..9> CTS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_SR_LBD  -----------------------------------
// SVD Line: 6677

//  <item> SFDITEM_FIELD__USART1_SR_LBD
//    <name> LBD </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013800) LIN break detection flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.8..8> LBD
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_SR_TXE  -----------------------------------
// SVD Line: 6684

//  <item> SFDITEM_FIELD__USART1_SR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40013800) Transmit data register  empty </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.7..7> TXE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_SR_TC  ------------------------------------
// SVD Line: 6692

//  <item> SFDITEM_FIELD__USART1_SR_TC
//    <name> TC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40013800) Transmission complete </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.6..6> TC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_SR_RXNE  -----------------------------------
// SVD Line: 6699

//  <item> SFDITEM_FIELD__USART1_SR_RXNE
//    <name> RXNE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40013800) Read data register not  empty </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.5..5> RXNE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_SR_IDLE  -----------------------------------
// SVD Line: 6707

//  <item> SFDITEM_FIELD__USART1_SR_IDLE
//    <name> IDLE </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40013800) IDLE line detected </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.4..4> IDLE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_SR_ORE  -----------------------------------
// SVD Line: 6714

//  <item> SFDITEM_FIELD__USART1_SR_ORE
//    <name> ORE </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40013800) Overrun error </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.3..3> ORE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_SR_NE  ------------------------------------
// SVD Line: 6721

//  <item> SFDITEM_FIELD__USART1_SR_NE
//    <name> NE </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40013800) Noise error flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.2..2> NE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_SR_FE  ------------------------------------
// SVD Line: 6728

//  <item> SFDITEM_FIELD__USART1_SR_FE
//    <name> FE </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40013800) Framing error </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.1..1> FE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_SR_PE  ------------------------------------
// SVD Line: 6735

//  <item> SFDITEM_FIELD__USART1_SR_PE
//    <name> PE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40013800) Parity error </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.0..0> PE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: USART1_SR  -----------------------------------
// SVD Line: 6662

//  <rtree> SFDITEM_REG__USART1_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013800) Status register </i>
//    <loc> ( (unsigned int)((USART1_SR >> 0) & 0xFFFFFFFF), ((USART1_SR = (USART1_SR & ~(0x360UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x360) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_SR_CTS </item>
//    <item> SFDITEM_FIELD__USART1_SR_LBD </item>
//    <item> SFDITEM_FIELD__USART1_SR_TXE </item>
//    <item> SFDITEM_FIELD__USART1_SR_TC </item>
//    <item> SFDITEM_FIELD__USART1_SR_RXNE </item>
//    <item> SFDITEM_FIELD__USART1_SR_IDLE </item>
//    <item> SFDITEM_FIELD__USART1_SR_ORE </item>
//    <item> SFDITEM_FIELD__USART1_SR_NE </item>
//    <item> SFDITEM_FIELD__USART1_SR_FE </item>
//    <item> SFDITEM_FIELD__USART1_SR_PE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART1_DR  --------------------------------
// SVD Line: 6744

unsigned int USART1_DR __AT (0x40013804);



// --------------------------------  Field Item: USART1_DR_DR  ------------------------------------
// SVD Line: 6753

//  <item> SFDITEM_FIELD__USART1_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40013804) Data value </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART1_DR >> 0) & 0x1FF), ((USART1_DR = (USART1_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: USART1_DR  -----------------------------------
// SVD Line: 6744

//  <rtree> SFDITEM_REG__USART1_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013804) Data register </i>
//    <loc> ( (unsigned int)((USART1_DR >> 0) & 0xFFFFFFFF), ((USART1_DR = (USART1_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_DR_DR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART1_BRR  -------------------------------
// SVD Line: 6761

unsigned int USART1_BRR __AT (0x40013808);



// ---------------------------  Field Item: USART1_BRR_DIV_Mantissa  ------------------------------
// SVD Line: 6770

//  <item> SFDITEM_FIELD__USART1_BRR_DIV_Mantissa
//    <name> DIV_Mantissa </name>
//    <rw> 
//    <i> [Bits 15..4] RW (@ 0x40013808) mantissa of USARTDIV </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART1_BRR >> 4) & 0xFFF), ((USART1_BRR = (USART1_BRR & ~(0xFFFUL << 4 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: USART1_BRR_DIV_Fraction  ------------------------------
// SVD Line: 6776

//  <item> SFDITEM_FIELD__USART1_BRR_DIV_Fraction
//    <name> DIV_Fraction </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40013808) fraction of USARTDIV </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_BRR >> 0) & 0xF), ((USART1_BRR = (USART1_BRR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART1_BRR  -----------------------------------
// SVD Line: 6761

//  <rtree> SFDITEM_REG__USART1_BRR
//    <name> BRR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013808) Baud rate register </i>
//    <loc> ( (unsigned int)((USART1_BRR >> 0) & 0xFFFFFFFF), ((USART1_BRR = (USART1_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_BRR_DIV_Mantissa </item>
//    <item> SFDITEM_FIELD__USART1_BRR_DIV_Fraction </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART1_CR1  -------------------------------
// SVD Line: 6784

unsigned int USART1_CR1 __AT (0x4001380C);



// --------------------------------  Field Item: USART1_CR1_UE  -----------------------------------
// SVD Line: 6793

//  <item> SFDITEM_FIELD__USART1_CR1_UE
//    <name> UE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4001380C) USART enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.13..13> UE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_CR1_M  ------------------------------------
// SVD Line: 6799

//  <item> SFDITEM_FIELD__USART1_CR1_M
//    <name> M </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4001380C) Word length </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.12..12> M
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR1_WAKE  ----------------------------------
// SVD Line: 6805

//  <item> SFDITEM_FIELD__USART1_CR1_WAKE
//    <name> WAKE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4001380C) Wakeup method </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.11..11> WAKE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR1_PCE  -----------------------------------
// SVD Line: 6811

//  <item> SFDITEM_FIELD__USART1_CR1_PCE
//    <name> PCE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4001380C) Parity control enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.10..10> PCE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_CR1_PS  -----------------------------------
// SVD Line: 6817

//  <item> SFDITEM_FIELD__USART1_CR1_PS
//    <name> PS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4001380C) Parity selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.9..9> PS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR1_PEIE  ----------------------------------
// SVD Line: 6823

//  <item> SFDITEM_FIELD__USART1_CR1_PEIE
//    <name> PEIE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4001380C) PE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.8..8> PEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR1_TXEIE  ----------------------------------
// SVD Line: 6829

//  <item> SFDITEM_FIELD__USART1_CR1_TXEIE
//    <name> TXEIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4001380C) TXE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.7..7> TXEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR1_TCIE  ----------------------------------
// SVD Line: 6835

//  <item> SFDITEM_FIELD__USART1_CR1_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4001380C) Transmission complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.6..6> TCIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR1_RXNEIE  ---------------------------------
// SVD Line: 6842

//  <item> SFDITEM_FIELD__USART1_CR1_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4001380C) RXNE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.5..5> RXNEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR1_IDLEIE  ---------------------------------
// SVD Line: 6848

//  <item> SFDITEM_FIELD__USART1_CR1_IDLEIE
//    <name> IDLEIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4001380C) IDLE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.4..4> IDLEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_CR1_TE  -----------------------------------
// SVD Line: 6854

//  <item> SFDITEM_FIELD__USART1_CR1_TE
//    <name> TE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4001380C) Transmitter enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.3..3> TE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_CR1_RE  -----------------------------------
// SVD Line: 6860

//  <item> SFDITEM_FIELD__USART1_CR1_RE
//    <name> RE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4001380C) Receiver enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.2..2> RE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR1_RWU  -----------------------------------
// SVD Line: 6866

//  <item> SFDITEM_FIELD__USART1_CR1_RWU
//    <name> RWU </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4001380C) Receiver wakeup </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.1..1> RWU
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR1_SBK  -----------------------------------
// SVD Line: 6872

//  <item> SFDITEM_FIELD__USART1_CR1_SBK
//    <name> SBK </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001380C) Send break </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.0..0> SBK
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART1_CR1  -----------------------------------
// SVD Line: 6784

//  <rtree> SFDITEM_REG__USART1_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001380C) Control register 1 </i>
//    <loc> ( (unsigned int)((USART1_CR1 >> 0) & 0xFFFFFFFF), ((USART1_CR1 = (USART1_CR1 & ~(0x3FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_CR1_UE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_M </item>
//    <item> SFDITEM_FIELD__USART1_CR1_WAKE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_PCE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_PS </item>
//    <item> SFDITEM_FIELD__USART1_CR1_PEIE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_TXEIE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_TCIE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_RXNEIE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_IDLEIE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_TE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_RE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_RWU </item>
//    <item> SFDITEM_FIELD__USART1_CR1_SBK </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART1_CR2  -------------------------------
// SVD Line: 6880

unsigned int USART1_CR2 __AT (0x40013810);



// ------------------------------  Field Item: USART1_CR2_LINEN  ----------------------------------
// SVD Line: 6889

//  <item> SFDITEM_FIELD__USART1_CR2_LINEN
//    <name> LINEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40013810) LIN mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.14..14> LINEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR2_STOP  ----------------------------------
// SVD Line: 6895

//  <item> SFDITEM_FIELD__USART1_CR2_STOP
//    <name> STOP </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40013810) STOP bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_CR2 >> 12) & 0x3), ((USART1_CR2 = (USART1_CR2 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR2_CLKEN  ----------------------------------
// SVD Line: 6901

//  <item> SFDITEM_FIELD__USART1_CR2_CLKEN
//    <name> CLKEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40013810) Clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.11..11> CLKEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR2_CPOL  ----------------------------------
// SVD Line: 6907

//  <item> SFDITEM_FIELD__USART1_CR2_CPOL
//    <name> CPOL </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40013810) Clock polarity </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.10..10> CPOL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR2_CPHA  ----------------------------------
// SVD Line: 6913

//  <item> SFDITEM_FIELD__USART1_CR2_CPHA
//    <name> CPHA </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40013810) Clock phase </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.9..9> CPHA
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR2_LBCL  ----------------------------------
// SVD Line: 6919

//  <item> SFDITEM_FIELD__USART1_CR2_LBCL
//    <name> LBCL </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013810) Last bit clock pulse </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.8..8> LBCL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR2_LBDIE  ----------------------------------
// SVD Line: 6925

//  <item> SFDITEM_FIELD__USART1_CR2_LBDIE
//    <name> LBDIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40013810) LIN break detection interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.6..6> LBDIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR2_LBDL  ----------------------------------
// SVD Line: 6932

//  <item> SFDITEM_FIELD__USART1_CR2_LBDL
//    <name> LBDL </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40013810) lin break detection length </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.5..5> LBDL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR2_ADD  -----------------------------------
// SVD Line: 6938

//  <item> SFDITEM_FIELD__USART1_CR2_ADD
//    <name> ADD </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40013810) Address of the USART node </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_CR2 >> 0) & 0xF), ((USART1_CR2 = (USART1_CR2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART1_CR2  -----------------------------------
// SVD Line: 6880

//  <rtree> SFDITEM_REG__USART1_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013810) Control register 2 </i>
//    <loc> ( (unsigned int)((USART1_CR2 >> 0) & 0xFFFFFFFF), ((USART1_CR2 = (USART1_CR2 & ~(0x7F6FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F6F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_CR2_LINEN </item>
//    <item> SFDITEM_FIELD__USART1_CR2_STOP </item>
//    <item> SFDITEM_FIELD__USART1_CR2_CLKEN </item>
//    <item> SFDITEM_FIELD__USART1_CR2_CPOL </item>
//    <item> SFDITEM_FIELD__USART1_CR2_CPHA </item>
//    <item> SFDITEM_FIELD__USART1_CR2_LBCL </item>
//    <item> SFDITEM_FIELD__USART1_CR2_LBDIE </item>
//    <item> SFDITEM_FIELD__USART1_CR2_LBDL </item>
//    <item> SFDITEM_FIELD__USART1_CR2_ADD </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART1_CR3  -------------------------------
// SVD Line: 6946

unsigned int USART1_CR3 __AT (0x40013814);



// ------------------------------  Field Item: USART1_CR3_CTSIE  ----------------------------------
// SVD Line: 6955

//  <item> SFDITEM_FIELD__USART1_CR3_CTSIE
//    <name> CTSIE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40013814) CTS interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.10..10> CTSIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_CTSE  ----------------------------------
// SVD Line: 6961

//  <item> SFDITEM_FIELD__USART1_CR3_CTSE
//    <name> CTSE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40013814) CTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.9..9> CTSE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_RTSE  ----------------------------------
// SVD Line: 6967

//  <item> SFDITEM_FIELD__USART1_CR3_RTSE
//    <name> RTSE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013814) RTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.8..8> RTSE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_DMAT  ----------------------------------
// SVD Line: 6973

//  <item> SFDITEM_FIELD__USART1_CR3_DMAT
//    <name> DMAT </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40013814) DMA enable transmitter </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.7..7> DMAT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_DMAR  ----------------------------------
// SVD Line: 6979

//  <item> SFDITEM_FIELD__USART1_CR3_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40013814) DMA enable receiver </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.6..6> DMAR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_SCEN  ----------------------------------
// SVD Line: 6985

//  <item> SFDITEM_FIELD__USART1_CR3_SCEN
//    <name> SCEN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40013814) Smartcard mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.5..5> SCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_NACK  ----------------------------------
// SVD Line: 6991

//  <item> SFDITEM_FIELD__USART1_CR3_NACK
//    <name> NACK </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40013814) Smartcard NACK enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.4..4> NACK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR3_HDSEL  ----------------------------------
// SVD Line: 6997

//  <item> SFDITEM_FIELD__USART1_CR3_HDSEL
//    <name> HDSEL </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40013814) Half-duplex selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.3..3> HDSEL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_IRLP  ----------------------------------
// SVD Line: 7003

//  <item> SFDITEM_FIELD__USART1_CR3_IRLP
//    <name> IRLP </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40013814) IrDA low-power </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.2..2> IRLP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_IREN  ----------------------------------
// SVD Line: 7009

//  <item> SFDITEM_FIELD__USART1_CR3_IREN
//    <name> IREN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40013814) IrDA mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.1..1> IREN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_EIE  -----------------------------------
// SVD Line: 7015

//  <item> SFDITEM_FIELD__USART1_CR3_EIE
//    <name> EIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013814) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.0..0> EIE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART1_CR3  -----------------------------------
// SVD Line: 6946

//  <rtree> SFDITEM_REG__USART1_CR3
//    <name> CR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013814) Control register 3 </i>
//    <loc> ( (unsigned int)((USART1_CR3 >> 0) & 0xFFFFFFFF), ((USART1_CR3 = (USART1_CR3 & ~(0x7FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_CR3_CTSIE </item>
//    <item> SFDITEM_FIELD__USART1_CR3_CTSE </item>
//    <item> SFDITEM_FIELD__USART1_CR3_RTSE </item>
//    <item> SFDITEM_FIELD__USART1_CR3_DMAT </item>
//    <item> SFDITEM_FIELD__USART1_CR3_DMAR </item>
//    <item> SFDITEM_FIELD__USART1_CR3_SCEN </item>
//    <item> SFDITEM_FIELD__USART1_CR3_NACK </item>
//    <item> SFDITEM_FIELD__USART1_CR3_HDSEL </item>
//    <item> SFDITEM_FIELD__USART1_CR3_IRLP </item>
//    <item> SFDITEM_FIELD__USART1_CR3_IREN </item>
//    <item> SFDITEM_FIELD__USART1_CR3_EIE </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART1_GTPR  -------------------------------
// SVD Line: 7023

unsigned int USART1_GTPR __AT (0x40013818);



// -------------------------------  Field Item: USART1_GTPR_GT  -----------------------------------
// SVD Line: 7033

//  <item> SFDITEM_FIELD__USART1_GTPR_GT
//    <name> GT </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40013818) Guard time value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_GTPR >> 8) & 0xFF), ((USART1_GTPR = (USART1_GTPR & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: USART1_GTPR_PSC  ----------------------------------
// SVD Line: 7039

//  <item> SFDITEM_FIELD__USART1_GTPR_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40013818) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_GTPR >> 0) & 0xFF), ((USART1_GTPR = (USART1_GTPR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART1_GTPR  ----------------------------------
// SVD Line: 7023

//  <rtree> SFDITEM_REG__USART1_GTPR
//    <name> GTPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013818) Guard time and prescaler  register </i>
//    <loc> ( (unsigned int)((USART1_GTPR >> 0) & 0xFFFFFFFF), ((USART1_GTPR = (USART1_GTPR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_GTPR_GT </item>
//    <item> SFDITEM_FIELD__USART1_GTPR_PSC </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: USART1  ------------------------------------
// SVD Line: 6645

//  <view> USART1
//    <name> USART1 </name>
//    <item> SFDITEM_REG__USART1_SR </item>
//    <item> SFDITEM_REG__USART1_DR </item>
//    <item> SFDITEM_REG__USART1_BRR </item>
//    <item> SFDITEM_REG__USART1_CR1 </item>
//    <item> SFDITEM_REG__USART1_CR2 </item>
//    <item> SFDITEM_REG__USART1_CR3 </item>
//    <item> SFDITEM_REG__USART1_GTPR </item>
//  </view>
//  


// ----------------------------  Register Item Address: USART2_SR  --------------------------------
// SVD Line: 6662

unsigned int USART2_SR __AT (0x40004400);



// --------------------------------  Field Item: USART2_SR_CTS  -----------------------------------
// SVD Line: 6670

//  <item> SFDITEM_FIELD__USART2_SR_CTS
//    <name> CTS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004400) CTS flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.9..9> CTS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_SR_LBD  -----------------------------------
// SVD Line: 6677

//  <item> SFDITEM_FIELD__USART2_SR_LBD
//    <name> LBD </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004400) LIN break detection flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.8..8> LBD
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_SR_TXE  -----------------------------------
// SVD Line: 6684

//  <item> SFDITEM_FIELD__USART2_SR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40004400) Transmit data register  empty </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.7..7> TXE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_SR_TC  ------------------------------------
// SVD Line: 6692

//  <item> SFDITEM_FIELD__USART2_SR_TC
//    <name> TC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004400) Transmission complete </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.6..6> TC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_SR_RXNE  -----------------------------------
// SVD Line: 6699

//  <item> SFDITEM_FIELD__USART2_SR_RXNE
//    <name> RXNE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004400) Read data register not  empty </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.5..5> RXNE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_SR_IDLE  -----------------------------------
// SVD Line: 6707

//  <item> SFDITEM_FIELD__USART2_SR_IDLE
//    <name> IDLE </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40004400) IDLE line detected </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.4..4> IDLE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_SR_ORE  -----------------------------------
// SVD Line: 6714

//  <item> SFDITEM_FIELD__USART2_SR_ORE
//    <name> ORE </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40004400) Overrun error </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.3..3> ORE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_SR_NE  ------------------------------------
// SVD Line: 6721

//  <item> SFDITEM_FIELD__USART2_SR_NE
//    <name> NE </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40004400) Noise error flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.2..2> NE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_SR_FE  ------------------------------------
// SVD Line: 6728

//  <item> SFDITEM_FIELD__USART2_SR_FE
//    <name> FE </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40004400) Framing error </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.1..1> FE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_SR_PE  ------------------------------------
// SVD Line: 6735

//  <item> SFDITEM_FIELD__USART2_SR_PE
//    <name> PE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40004400) Parity error </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.0..0> PE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: USART2_SR  -----------------------------------
// SVD Line: 6662

//  <rtree> SFDITEM_REG__USART2_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004400) Status register </i>
//    <loc> ( (unsigned int)((USART2_SR >> 0) & 0xFFFFFFFF), ((USART2_SR = (USART2_SR & ~(0x360UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x360) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_SR_CTS </item>
//    <item> SFDITEM_FIELD__USART2_SR_LBD </item>
//    <item> SFDITEM_FIELD__USART2_SR_TXE </item>
//    <item> SFDITEM_FIELD__USART2_SR_TC </item>
//    <item> SFDITEM_FIELD__USART2_SR_RXNE </item>
//    <item> SFDITEM_FIELD__USART2_SR_IDLE </item>
//    <item> SFDITEM_FIELD__USART2_SR_ORE </item>
//    <item> SFDITEM_FIELD__USART2_SR_NE </item>
//    <item> SFDITEM_FIELD__USART2_SR_FE </item>
//    <item> SFDITEM_FIELD__USART2_SR_PE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART2_DR  --------------------------------
// SVD Line: 6744

unsigned int USART2_DR __AT (0x40004404);



// --------------------------------  Field Item: USART2_DR_DR  ------------------------------------
// SVD Line: 6753

//  <item> SFDITEM_FIELD__USART2_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40004404) Data value </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART2_DR >> 0) & 0x1FF), ((USART2_DR = (USART2_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: USART2_DR  -----------------------------------
// SVD Line: 6744

//  <rtree> SFDITEM_REG__USART2_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004404) Data register </i>
//    <loc> ( (unsigned int)((USART2_DR >> 0) & 0xFFFFFFFF), ((USART2_DR = (USART2_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_DR_DR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART2_BRR  -------------------------------
// SVD Line: 6761

unsigned int USART2_BRR __AT (0x40004408);



// ---------------------------  Field Item: USART2_BRR_DIV_Mantissa  ------------------------------
// SVD Line: 6770

//  <item> SFDITEM_FIELD__USART2_BRR_DIV_Mantissa
//    <name> DIV_Mantissa </name>
//    <rw> 
//    <i> [Bits 15..4] RW (@ 0x40004408) mantissa of USARTDIV </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART2_BRR >> 4) & 0xFFF), ((USART2_BRR = (USART2_BRR & ~(0xFFFUL << 4 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: USART2_BRR_DIV_Fraction  ------------------------------
// SVD Line: 6776

//  <item> SFDITEM_FIELD__USART2_BRR_DIV_Fraction
//    <name> DIV_Fraction </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40004408) fraction of USARTDIV </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_BRR >> 0) & 0xF), ((USART2_BRR = (USART2_BRR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART2_BRR  -----------------------------------
// SVD Line: 6761

//  <rtree> SFDITEM_REG__USART2_BRR
//    <name> BRR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004408) Baud rate register </i>
//    <loc> ( (unsigned int)((USART2_BRR >> 0) & 0xFFFFFFFF), ((USART2_BRR = (USART2_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_BRR_DIV_Mantissa </item>
//    <item> SFDITEM_FIELD__USART2_BRR_DIV_Fraction </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART2_CR1  -------------------------------
// SVD Line: 6784

unsigned int USART2_CR1 __AT (0x4000440C);



// --------------------------------  Field Item: USART2_CR1_UE  -----------------------------------
// SVD Line: 6793

//  <item> SFDITEM_FIELD__USART2_CR1_UE
//    <name> UE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4000440C) USART enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.13..13> UE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_CR1_M  ------------------------------------
// SVD Line: 6799

//  <item> SFDITEM_FIELD__USART2_CR1_M
//    <name> M </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4000440C) Word length </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.12..12> M
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR1_WAKE  ----------------------------------
// SVD Line: 6805

//  <item> SFDITEM_FIELD__USART2_CR1_WAKE
//    <name> WAKE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000440C) Wakeup method </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.11..11> WAKE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR1_PCE  -----------------------------------
// SVD Line: 6811

//  <item> SFDITEM_FIELD__USART2_CR1_PCE
//    <name> PCE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000440C) Parity control enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.10..10> PCE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_CR1_PS  -----------------------------------
// SVD Line: 6817

//  <item> SFDITEM_FIELD__USART2_CR1_PS
//    <name> PS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4000440C) Parity selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.9..9> PS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR1_PEIE  ----------------------------------
// SVD Line: 6823

//  <item> SFDITEM_FIELD__USART2_CR1_PEIE
//    <name> PEIE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000440C) PE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.8..8> PEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR1_TXEIE  ----------------------------------
// SVD Line: 6829

//  <item> SFDITEM_FIELD__USART2_CR1_TXEIE
//    <name> TXEIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000440C) TXE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.7..7> TXEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR1_TCIE  ----------------------------------
// SVD Line: 6835

//  <item> SFDITEM_FIELD__USART2_CR1_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4000440C) Transmission complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.6..6> TCIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR1_RXNEIE  ---------------------------------
// SVD Line: 6842

//  <item> SFDITEM_FIELD__USART2_CR1_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4000440C) RXNE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.5..5> RXNEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR1_IDLEIE  ---------------------------------
// SVD Line: 6848

//  <item> SFDITEM_FIELD__USART2_CR1_IDLEIE
//    <name> IDLEIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4000440C) IDLE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.4..4> IDLEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_CR1_TE  -----------------------------------
// SVD Line: 6854

//  <item> SFDITEM_FIELD__USART2_CR1_TE
//    <name> TE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000440C) Transmitter enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.3..3> TE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_CR1_RE  -----------------------------------
// SVD Line: 6860

//  <item> SFDITEM_FIELD__USART2_CR1_RE
//    <name> RE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000440C) Receiver enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.2..2> RE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR1_RWU  -----------------------------------
// SVD Line: 6866

//  <item> SFDITEM_FIELD__USART2_CR1_RWU
//    <name> RWU </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000440C) Receiver wakeup </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.1..1> RWU
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR1_SBK  -----------------------------------
// SVD Line: 6872

//  <item> SFDITEM_FIELD__USART2_CR1_SBK
//    <name> SBK </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000440C) Send break </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.0..0> SBK
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART2_CR1  -----------------------------------
// SVD Line: 6784

//  <rtree> SFDITEM_REG__USART2_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000440C) Control register 1 </i>
//    <loc> ( (unsigned int)((USART2_CR1 >> 0) & 0xFFFFFFFF), ((USART2_CR1 = (USART2_CR1 & ~(0x3FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_CR1_UE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_M </item>
//    <item> SFDITEM_FIELD__USART2_CR1_WAKE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_PCE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_PS </item>
//    <item> SFDITEM_FIELD__USART2_CR1_PEIE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_TXEIE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_TCIE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_RXNEIE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_IDLEIE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_TE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_RE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_RWU </item>
//    <item> SFDITEM_FIELD__USART2_CR1_SBK </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART2_CR2  -------------------------------
// SVD Line: 6880

unsigned int USART2_CR2 __AT (0x40004410);



// ------------------------------  Field Item: USART2_CR2_LINEN  ----------------------------------
// SVD Line: 6889

//  <item> SFDITEM_FIELD__USART2_CR2_LINEN
//    <name> LINEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40004410) LIN mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.14..14> LINEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR2_STOP  ----------------------------------
// SVD Line: 6895

//  <item> SFDITEM_FIELD__USART2_CR2_STOP
//    <name> STOP </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40004410) STOP bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_CR2 >> 12) & 0x3), ((USART2_CR2 = (USART2_CR2 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR2_CLKEN  ----------------------------------
// SVD Line: 6901

//  <item> SFDITEM_FIELD__USART2_CR2_CLKEN
//    <name> CLKEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40004410) Clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.11..11> CLKEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR2_CPOL  ----------------------------------
// SVD Line: 6907

//  <item> SFDITEM_FIELD__USART2_CR2_CPOL
//    <name> CPOL </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40004410) Clock polarity </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.10..10> CPOL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR2_CPHA  ----------------------------------
// SVD Line: 6913

//  <item> SFDITEM_FIELD__USART2_CR2_CPHA
//    <name> CPHA </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004410) Clock phase </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.9..9> CPHA
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR2_LBCL  ----------------------------------
// SVD Line: 6919

//  <item> SFDITEM_FIELD__USART2_CR2_LBCL
//    <name> LBCL </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004410) Last bit clock pulse </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.8..8> LBCL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR2_LBDIE  ----------------------------------
// SVD Line: 6925

//  <item> SFDITEM_FIELD__USART2_CR2_LBDIE
//    <name> LBDIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004410) LIN break detection interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.6..6> LBDIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR2_LBDL  ----------------------------------
// SVD Line: 6932

//  <item> SFDITEM_FIELD__USART2_CR2_LBDL
//    <name> LBDL </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004410) lin break detection length </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.5..5> LBDL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR2_ADD  -----------------------------------
// SVD Line: 6938

//  <item> SFDITEM_FIELD__USART2_CR2_ADD
//    <name> ADD </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40004410) Address of the USART node </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_CR2 >> 0) & 0xF), ((USART2_CR2 = (USART2_CR2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART2_CR2  -----------------------------------
// SVD Line: 6880

//  <rtree> SFDITEM_REG__USART2_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004410) Control register 2 </i>
//    <loc> ( (unsigned int)((USART2_CR2 >> 0) & 0xFFFFFFFF), ((USART2_CR2 = (USART2_CR2 & ~(0x7F6FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F6F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_CR2_LINEN </item>
//    <item> SFDITEM_FIELD__USART2_CR2_STOP </item>
//    <item> SFDITEM_FIELD__USART2_CR2_CLKEN </item>
//    <item> SFDITEM_FIELD__USART2_CR2_CPOL </item>
//    <item> SFDITEM_FIELD__USART2_CR2_CPHA </item>
//    <item> SFDITEM_FIELD__USART2_CR2_LBCL </item>
//    <item> SFDITEM_FIELD__USART2_CR2_LBDIE </item>
//    <item> SFDITEM_FIELD__USART2_CR2_LBDL </item>
//    <item> SFDITEM_FIELD__USART2_CR2_ADD </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART2_CR3  -------------------------------
// SVD Line: 6946

unsigned int USART2_CR3 __AT (0x40004414);



// ------------------------------  Field Item: USART2_CR3_CTSIE  ----------------------------------
// SVD Line: 6955

//  <item> SFDITEM_FIELD__USART2_CR3_CTSIE
//    <name> CTSIE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40004414) CTS interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.10..10> CTSIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_CTSE  ----------------------------------
// SVD Line: 6961

//  <item> SFDITEM_FIELD__USART2_CR3_CTSE
//    <name> CTSE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004414) CTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.9..9> CTSE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_RTSE  ----------------------------------
// SVD Line: 6967

//  <item> SFDITEM_FIELD__USART2_CR3_RTSE
//    <name> RTSE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004414) RTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.8..8> RTSE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_DMAT  ----------------------------------
// SVD Line: 6973

//  <item> SFDITEM_FIELD__USART2_CR3_DMAT
//    <name> DMAT </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40004414) DMA enable transmitter </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.7..7> DMAT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_DMAR  ----------------------------------
// SVD Line: 6979

//  <item> SFDITEM_FIELD__USART2_CR3_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004414) DMA enable receiver </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.6..6> DMAR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_SCEN  ----------------------------------
// SVD Line: 6985

//  <item> SFDITEM_FIELD__USART2_CR3_SCEN
//    <name> SCEN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004414) Smartcard mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.5..5> SCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_NACK  ----------------------------------
// SVD Line: 6991

//  <item> SFDITEM_FIELD__USART2_CR3_NACK
//    <name> NACK </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004414) Smartcard NACK enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.4..4> NACK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR3_HDSEL  ----------------------------------
// SVD Line: 6997

//  <item> SFDITEM_FIELD__USART2_CR3_HDSEL
//    <name> HDSEL </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40004414) Half-duplex selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.3..3> HDSEL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_IRLP  ----------------------------------
// SVD Line: 7003

//  <item> SFDITEM_FIELD__USART2_CR3_IRLP
//    <name> IRLP </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40004414) IrDA low-power </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.2..2> IRLP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_IREN  ----------------------------------
// SVD Line: 7009

//  <item> SFDITEM_FIELD__USART2_CR3_IREN
//    <name> IREN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40004414) IrDA mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.1..1> IREN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_EIE  -----------------------------------
// SVD Line: 7015

//  <item> SFDITEM_FIELD__USART2_CR3_EIE
//    <name> EIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004414) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.0..0> EIE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART2_CR3  -----------------------------------
// SVD Line: 6946

//  <rtree> SFDITEM_REG__USART2_CR3
//    <name> CR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004414) Control register 3 </i>
//    <loc> ( (unsigned int)((USART2_CR3 >> 0) & 0xFFFFFFFF), ((USART2_CR3 = (USART2_CR3 & ~(0x7FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_CR3_CTSIE </item>
//    <item> SFDITEM_FIELD__USART2_CR3_CTSE </item>
//    <item> SFDITEM_FIELD__USART2_CR3_RTSE </item>
//    <item> SFDITEM_FIELD__USART2_CR3_DMAT </item>
//    <item> SFDITEM_FIELD__USART2_CR3_DMAR </item>
//    <item> SFDITEM_FIELD__USART2_CR3_SCEN </item>
//    <item> SFDITEM_FIELD__USART2_CR3_NACK </item>
//    <item> SFDITEM_FIELD__USART2_CR3_HDSEL </item>
//    <item> SFDITEM_FIELD__USART2_CR3_IRLP </item>
//    <item> SFDITEM_FIELD__USART2_CR3_IREN </item>
//    <item> SFDITEM_FIELD__USART2_CR3_EIE </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART2_GTPR  -------------------------------
// SVD Line: 7023

unsigned int USART2_GTPR __AT (0x40004418);



// -------------------------------  Field Item: USART2_GTPR_GT  -----------------------------------
// SVD Line: 7033

//  <item> SFDITEM_FIELD__USART2_GTPR_GT
//    <name> GT </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40004418) Guard time value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_GTPR >> 8) & 0xFF), ((USART2_GTPR = (USART2_GTPR & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: USART2_GTPR_PSC  ----------------------------------
// SVD Line: 7039

//  <item> SFDITEM_FIELD__USART2_GTPR_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40004418) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_GTPR >> 0) & 0xFF), ((USART2_GTPR = (USART2_GTPR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART2_GTPR  ----------------------------------
// SVD Line: 7023

//  <rtree> SFDITEM_REG__USART2_GTPR
//    <name> GTPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004418) Guard time and prescaler  register </i>
//    <loc> ( (unsigned int)((USART2_GTPR >> 0) & 0xFFFFFFFF), ((USART2_GTPR = (USART2_GTPR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_GTPR_GT </item>
//    <item> SFDITEM_FIELD__USART2_GTPR_PSC </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: USART2  ------------------------------------
// SVD Line: 7049

//  <view> USART2
//    <name> USART2 </name>
//    <item> SFDITEM_REG__USART2_SR </item>
//    <item> SFDITEM_REG__USART2_DR </item>
//    <item> SFDITEM_REG__USART2_BRR </item>
//    <item> SFDITEM_REG__USART2_CR1 </item>
//    <item> SFDITEM_REG__USART2_CR2 </item>
//    <item> SFDITEM_REG__USART2_CR3 </item>
//    <item> SFDITEM_REG__USART2_GTPR </item>
//  </view>
//  


// -----------------------------  Register Item Address: ADC1_SR  ---------------------------------
// SVD Line: 7074

unsigned int ADC1_SR __AT (0x40012400);



// --------------------------------  Field Item: ADC1_SR_STRT  ------------------------------------
// SVD Line: 7083

//  <item> SFDITEM_FIELD__ADC1_SR_STRT
//    <name> STRT </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012400) Regular channel start flag </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_SR ) </loc>
//      <o.4..4> STRT
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC1_SR_JSTRT  -----------------------------------
// SVD Line: 7089

//  <item> SFDITEM_FIELD__ADC1_SR_JSTRT
//    <name> JSTRT </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012400) Injected channel start  flag </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_SR ) </loc>
//      <o.3..3> JSTRT
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC1_SR_JEOC  ------------------------------------
// SVD Line: 7096

//  <item> SFDITEM_FIELD__ADC1_SR_JEOC
//    <name> JEOC </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012400) Injected channel end of  conversion </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_SR ) </loc>
//      <o.2..2> JEOC
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: ADC1_SR_EOC  ------------------------------------
// SVD Line: 7103

//  <item> SFDITEM_FIELD__ADC1_SR_EOC
//    <name> EOC </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012400) Regular channel end of  conversion </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_SR ) </loc>
//      <o.1..1> EOC
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: ADC1_SR_AWD  ------------------------------------
// SVD Line: 7110

//  <item> SFDITEM_FIELD__ADC1_SR_AWD
//    <name> AWD </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012400) Analog watchdog flag </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_SR ) </loc>
//      <o.0..0> AWD
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: ADC1_SR  ------------------------------------
// SVD Line: 7074

//  <rtree> SFDITEM_REG__ADC1_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012400) status register </i>
//    <loc> ( (unsigned int)((ADC1_SR >> 0) & 0xFFFFFFFF), ((ADC1_SR = (ADC1_SR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC1_SR_STRT </item>
//    <item> SFDITEM_FIELD__ADC1_SR_JSTRT </item>
//    <item> SFDITEM_FIELD__ADC1_SR_JEOC </item>
//    <item> SFDITEM_FIELD__ADC1_SR_EOC </item>
//    <item> SFDITEM_FIELD__ADC1_SR_AWD </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC1_CR1  --------------------------------
// SVD Line: 7118

unsigned int ADC1_CR1 __AT (0x40012404);



// -------------------------------  Field Item: ADC1_CR1_AWDEN  -----------------------------------
// SVD Line: 7127

//  <item> SFDITEM_FIELD__ADC1_CR1_AWDEN
//    <name> AWDEN </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40012404) Analog watchdog enable on regular  channels </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CR1 ) </loc>
//      <o.23..23> AWDEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC1_CR1_JAWDEN  ----------------------------------
// SVD Line: 7134

//  <item> SFDITEM_FIELD__ADC1_CR1_JAWDEN
//    <name> JAWDEN </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40012404) Analog watchdog enable on injected  channels </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CR1 ) </loc>
//      <o.22..22> JAWDEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC1_CR1_DUALMOD  ----------------------------------
// SVD Line: 7141

//  <item> SFDITEM_FIELD__ADC1_CR1_DUALMOD
//    <name> DUALMOD </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x40012404) Dual mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_CR1 >> 16) & 0xF), ((ADC1_CR1 = (ADC1_CR1 & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC1_CR1_DISCNUM  ----------------------------------
// SVD Line: 7147

//  <item> SFDITEM_FIELD__ADC1_CR1_DISCNUM
//    <name> DISCNUM </name>
//    <rw> 
//    <i> [Bits 15..13] RW (@ 0x40012404) Discontinuous mode channel  count </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_CR1 >> 13) & 0x7), ((ADC1_CR1 = (ADC1_CR1 & ~(0x7UL << 13 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 13 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC1_CR1_JDISCEN  ----------------------------------
// SVD Line: 7154

//  <item> SFDITEM_FIELD__ADC1_CR1_JDISCEN
//    <name> JDISCEN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40012404) Discontinuous mode on injected  channels </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CR1 ) </loc>
//      <o.12..12> JDISCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC1_CR1_DISCEN  ----------------------------------
// SVD Line: 7161

//  <item> SFDITEM_FIELD__ADC1_CR1_DISCEN
//    <name> DISCEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012404) Discontinuous mode on regular  channels </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CR1 ) </loc>
//      <o.11..11> DISCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC1_CR1_JAUTO  -----------------------------------
// SVD Line: 7168

//  <item> SFDITEM_FIELD__ADC1_CR1_JAUTO
//    <name> JAUTO </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012404) Automatic injected group  conversion </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CR1 ) </loc>
//      <o.10..10> JAUTO
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC1_CR1_AWDSGL  ----------------------------------
// SVD Line: 7175

//  <item> SFDITEM_FIELD__ADC1_CR1_AWDSGL
//    <name> AWDSGL </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012404) Enable the watchdog on a single channel  in scan mode </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CR1 ) </loc>
//      <o.9..9> AWDSGL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC1_CR1_SCAN  -----------------------------------
// SVD Line: 7182

//  <item> SFDITEM_FIELD__ADC1_CR1_SCAN
//    <name> SCAN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40012404) Scan mode </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CR1 ) </loc>
//      <o.8..8> SCAN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC1_CR1_JEOCIE  ----------------------------------
// SVD Line: 7188

//  <item> SFDITEM_FIELD__ADC1_CR1_JEOCIE
//    <name> JEOCIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012404) Interrupt enable for injected  channels </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CR1 ) </loc>
//      <o.7..7> JEOCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC1_CR1_AWDIE  -----------------------------------
// SVD Line: 7195

//  <item> SFDITEM_FIELD__ADC1_CR1_AWDIE
//    <name> AWDIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40012404) Analog watchdog interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CR1 ) </loc>
//      <o.6..6> AWDIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC1_CR1_EOCIE  -----------------------------------
// SVD Line: 7202

//  <item> SFDITEM_FIELD__ADC1_CR1_EOCIE
//    <name> EOCIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40012404) Interrupt enable for EOC </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CR1 ) </loc>
//      <o.5..5> EOCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC1_CR1_AWDCH  -----------------------------------
// SVD Line: 7208

//  <item> SFDITEM_FIELD__ADC1_CR1_AWDCH
//    <name> AWDCH </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40012404) Analog watchdog channel select  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_CR1 >> 0) & 0x1F), ((ADC1_CR1 = (ADC1_CR1 & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC1_CR1  ------------------------------------
// SVD Line: 7118

//  <rtree> SFDITEM_REG__ADC1_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012404) control register 1 </i>
//    <loc> ( (unsigned int)((ADC1_CR1 >> 0) & 0xFFFFFFFF), ((ADC1_CR1 = (ADC1_CR1 & ~(0xCFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xCFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC1_CR1_AWDEN </item>
//    <item> SFDITEM_FIELD__ADC1_CR1_JAWDEN </item>
//    <item> SFDITEM_FIELD__ADC1_CR1_DUALMOD </item>
//    <item> SFDITEM_FIELD__ADC1_CR1_DISCNUM </item>
//    <item> SFDITEM_FIELD__ADC1_CR1_JDISCEN </item>
//    <item> SFDITEM_FIELD__ADC1_CR1_DISCEN </item>
//    <item> SFDITEM_FIELD__ADC1_CR1_JAUTO </item>
//    <item> SFDITEM_FIELD__ADC1_CR1_AWDSGL </item>
//    <item> SFDITEM_FIELD__ADC1_CR1_SCAN </item>
//    <item> SFDITEM_FIELD__ADC1_CR1_JEOCIE </item>
//    <item> SFDITEM_FIELD__ADC1_CR1_AWDIE </item>
//    <item> SFDITEM_FIELD__ADC1_CR1_EOCIE </item>
//    <item> SFDITEM_FIELD__ADC1_CR1_AWDCH </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC1_CR2  --------------------------------
// SVD Line: 7217

unsigned int ADC1_CR2 __AT (0x40012408);



// ------------------------------  Field Item: ADC1_CR2_TSVREFE  ----------------------------------
// SVD Line: 7226

//  <item> SFDITEM_FIELD__ADC1_CR2_TSVREFE
//    <name> TSVREFE </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40012408) Temperature sensor and VREFINT  enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CR2 ) </loc>
//      <o.23..23> TSVREFE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC1_CR2_SWSTART  ----------------------------------
// SVD Line: 7233

//  <item> SFDITEM_FIELD__ADC1_CR2_SWSTART
//    <name> SWSTART </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40012408) Start conversion of regular  channels </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CR2 ) </loc>
//      <o.22..22> SWSTART
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC1_CR2_JSWSTART  ---------------------------------
// SVD Line: 7240

//  <item> SFDITEM_FIELD__ADC1_CR2_JSWSTART
//    <name> JSWSTART </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40012408) Start conversion of injected  channels </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CR2 ) </loc>
//      <o.21..21> JSWSTART
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC1_CR2_EXTTRIG  ----------------------------------
// SVD Line: 7247

//  <item> SFDITEM_FIELD__ADC1_CR2_EXTTRIG
//    <name> EXTTRIG </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40012408) External trigger conversion mode for  regular channels </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CR2 ) </loc>
//      <o.20..20> EXTTRIG
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC1_CR2_EXTSEL  ----------------------------------
// SVD Line: 7254

//  <item> SFDITEM_FIELD__ADC1_CR2_EXTSEL
//    <name> EXTSEL </name>
//    <rw> 
//    <i> [Bits 19..17] RW (@ 0x40012408) External event select for regular  group </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_CR2 >> 17) & 0x7), ((ADC1_CR2 = (ADC1_CR2 & ~(0x7UL << 17 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 17 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC1_CR2_JEXTTRIG  ---------------------------------
// SVD Line: 7261

//  <item> SFDITEM_FIELD__ADC1_CR2_JEXTTRIG
//    <name> JEXTTRIG </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40012408) External trigger conversion mode for  injected channels </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CR2 ) </loc>
//      <o.15..15> JEXTTRIG
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC1_CR2_JEXTSEL  ----------------------------------
// SVD Line: 7268

//  <item> SFDITEM_FIELD__ADC1_CR2_JEXTSEL
//    <name> JEXTSEL </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40012408) External event select for injected  group </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_CR2 >> 12) & 0x7), ((ADC1_CR2 = (ADC1_CR2 & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC1_CR2_ALIGN  -----------------------------------
// SVD Line: 7275

//  <item> SFDITEM_FIELD__ADC1_CR2_ALIGN
//    <name> ALIGN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012408) Data alignment </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CR2 ) </loc>
//      <o.11..11> ALIGN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC1_CR2_DMA  ------------------------------------
// SVD Line: 7281

//  <item> SFDITEM_FIELD__ADC1_CR2_DMA
//    <name> DMA </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40012408) Direct memory access mode </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CR2 ) </loc>
//      <o.8..8> DMA
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC1_CR2_RSTCAL  ----------------------------------
// SVD Line: 7287

//  <item> SFDITEM_FIELD__ADC1_CR2_RSTCAL
//    <name> RSTCAL </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012408) Reset calibration </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CR2 ) </loc>
//      <o.3..3> RSTCAL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC1_CR2_CAL  ------------------------------------
// SVD Line: 7293

//  <item> SFDITEM_FIELD__ADC1_CR2_CAL
//    <name> CAL </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012408) A/D calibration </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CR2 ) </loc>
//      <o.2..2> CAL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC1_CR2_CONT  -----------------------------------
// SVD Line: 7299

//  <item> SFDITEM_FIELD__ADC1_CR2_CONT
//    <name> CONT </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012408) Continuous conversion </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CR2 ) </loc>
//      <o.1..1> CONT
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC1_CR2_ADON  -----------------------------------
// SVD Line: 7305

//  <item> SFDITEM_FIELD__ADC1_CR2_ADON
//    <name> ADON </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012408) A/D converter ON / OFF </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CR2 ) </loc>
//      <o.0..0> ADON
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: ADC1_CR2  ------------------------------------
// SVD Line: 7217

//  <rtree> SFDITEM_REG__ADC1_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012408) control register 2 </i>
//    <loc> ( (unsigned int)((ADC1_CR2 >> 0) & 0xFFFFFFFF), ((ADC1_CR2 = (ADC1_CR2 & ~(0xFEF90FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFEF90F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC1_CR2_TSVREFE </item>
//    <item> SFDITEM_FIELD__ADC1_CR2_SWSTART </item>
//    <item> SFDITEM_FIELD__ADC1_CR2_JSWSTART </item>
//    <item> SFDITEM_FIELD__ADC1_CR2_EXTTRIG </item>
//    <item> SFDITEM_FIELD__ADC1_CR2_EXTSEL </item>
//    <item> SFDITEM_FIELD__ADC1_CR2_JEXTTRIG </item>
//    <item> SFDITEM_FIELD__ADC1_CR2_JEXTSEL </item>
//    <item> SFDITEM_FIELD__ADC1_CR2_ALIGN </item>
//    <item> SFDITEM_FIELD__ADC1_CR2_DMA </item>
//    <item> SFDITEM_FIELD__ADC1_CR2_RSTCAL </item>
//    <item> SFDITEM_FIELD__ADC1_CR2_CAL </item>
//    <item> SFDITEM_FIELD__ADC1_CR2_CONT </item>
//    <item> SFDITEM_FIELD__ADC1_CR2_ADON </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC1_SMPR1  -------------------------------
// SVD Line: 7313

unsigned int ADC1_SMPR1 __AT (0x4001240C);



// ------------------------------  Field Item: ADC1_SMPR1_SMPx_x  ---------------------------------
// SVD Line: 7322

//  <item> SFDITEM_FIELD__ADC1_SMPR1_SMPx_x
//    <name> SMPx_x </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001240C) Sample time bits </i>
//    <edit> 
//      <loc> ( (unsigned int)((ADC1_SMPR1 >> 0) & 0xFFFFFFFF), ((ADC1_SMPR1 = (ADC1_SMPR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC1_SMPR1  -----------------------------------
// SVD Line: 7313

//  <rtree> SFDITEM_REG__ADC1_SMPR1
//    <name> SMPR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001240C) sample time register 1 </i>
//    <loc> ( (unsigned int)((ADC1_SMPR1 >> 0) & 0xFFFFFFFF), ((ADC1_SMPR1 = (ADC1_SMPR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC1_SMPR1_SMPx_x </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC1_SMPR2  -------------------------------
// SVD Line: 7330

unsigned int ADC1_SMPR2 __AT (0x40012410);



// ------------------------------  Field Item: ADC1_SMPR2_SMPx_x  ---------------------------------
// SVD Line: 7339

//  <item> SFDITEM_FIELD__ADC1_SMPR2_SMPx_x
//    <name> SMPx_x </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012410) Sample time bits </i>
//    <edit> 
//      <loc> ( (unsigned int)((ADC1_SMPR2 >> 0) & 0xFFFFFFFF), ((ADC1_SMPR2 = (ADC1_SMPR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC1_SMPR2  -----------------------------------
// SVD Line: 7330

//  <rtree> SFDITEM_REG__ADC1_SMPR2
//    <name> SMPR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012410) sample time register 2 </i>
//    <loc> ( (unsigned int)((ADC1_SMPR2 >> 0) & 0xFFFFFFFF), ((ADC1_SMPR2 = (ADC1_SMPR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC1_SMPR2_SMPx_x </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC1_JOFR1  -------------------------------
// SVD Line: 7347

unsigned int ADC1_JOFR1 __AT (0x40012414);



// -----------------------------  Field Item: ADC1_JOFR1_JOFFSET1  --------------------------------
// SVD Line: 7357

//  <item> SFDITEM_FIELD__ADC1_JOFR1_JOFFSET1
//    <name> JOFFSET1 </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40012414) Data offset for injected channel  x </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC1_JOFR1 >> 0) & 0xFFF), ((ADC1_JOFR1 = (ADC1_JOFR1 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC1_JOFR1  -----------------------------------
// SVD Line: 7347

//  <rtree> SFDITEM_REG__ADC1_JOFR1
//    <name> JOFR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012414) injected channel data offset register  x </i>
//    <loc> ( (unsigned int)((ADC1_JOFR1 >> 0) & 0xFFFFFFFF), ((ADC1_JOFR1 = (ADC1_JOFR1 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC1_JOFR1_JOFFSET1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC1_JOFR2  -------------------------------
// SVD Line: 7366

unsigned int ADC1_JOFR2 __AT (0x40012418);



// -----------------------------  Field Item: ADC1_JOFR2_JOFFSET2  --------------------------------
// SVD Line: 7376

//  <item> SFDITEM_FIELD__ADC1_JOFR2_JOFFSET2
//    <name> JOFFSET2 </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40012418) Data offset for injected channel  x </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC1_JOFR2 >> 0) & 0xFFF), ((ADC1_JOFR2 = (ADC1_JOFR2 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC1_JOFR2  -----------------------------------
// SVD Line: 7366

//  <rtree> SFDITEM_REG__ADC1_JOFR2
//    <name> JOFR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012418) injected channel data offset register  x </i>
//    <loc> ( (unsigned int)((ADC1_JOFR2 >> 0) & 0xFFFFFFFF), ((ADC1_JOFR2 = (ADC1_JOFR2 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC1_JOFR2_JOFFSET2 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC1_JOFR3  -------------------------------
// SVD Line: 7385

unsigned int ADC1_JOFR3 __AT (0x4001241C);



// -----------------------------  Field Item: ADC1_JOFR3_JOFFSET3  --------------------------------
// SVD Line: 7395

//  <item> SFDITEM_FIELD__ADC1_JOFR3_JOFFSET3
//    <name> JOFFSET3 </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x4001241C) Data offset for injected channel  x </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC1_JOFR3 >> 0) & 0xFFF), ((ADC1_JOFR3 = (ADC1_JOFR3 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC1_JOFR3  -----------------------------------
// SVD Line: 7385

//  <rtree> SFDITEM_REG__ADC1_JOFR3
//    <name> JOFR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001241C) injected channel data offset register  x </i>
//    <loc> ( (unsigned int)((ADC1_JOFR3 >> 0) & 0xFFFFFFFF), ((ADC1_JOFR3 = (ADC1_JOFR3 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC1_JOFR3_JOFFSET3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC1_JOFR4  -------------------------------
// SVD Line: 7404

unsigned int ADC1_JOFR4 __AT (0x40012420);



// -----------------------------  Field Item: ADC1_JOFR4_JOFFSET4  --------------------------------
// SVD Line: 7414

//  <item> SFDITEM_FIELD__ADC1_JOFR4_JOFFSET4
//    <name> JOFFSET4 </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40012420) Data offset for injected channel  x </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC1_JOFR4 >> 0) & 0xFFF), ((ADC1_JOFR4 = (ADC1_JOFR4 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC1_JOFR4  -----------------------------------
// SVD Line: 7404

//  <rtree> SFDITEM_REG__ADC1_JOFR4
//    <name> JOFR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012420) injected channel data offset register  x </i>
//    <loc> ( (unsigned int)((ADC1_JOFR4 >> 0) & 0xFFFFFFFF), ((ADC1_JOFR4 = (ADC1_JOFR4 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC1_JOFR4_JOFFSET4 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC1_HTR  --------------------------------
// SVD Line: 7423

unsigned int ADC1_HTR __AT (0x40012424);



// ---------------------------------  Field Item: ADC1_HTR_HT  ------------------------------------
// SVD Line: 7433

//  <item> SFDITEM_FIELD__ADC1_HTR_HT
//    <name> HT </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40012424) Analog watchdog higher  threshold </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC1_HTR >> 0) & 0xFFF), ((ADC1_HTR = (ADC1_HTR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC1_HTR  ------------------------------------
// SVD Line: 7423

//  <rtree> SFDITEM_REG__ADC1_HTR
//    <name> HTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012424) watchdog higher threshold  register </i>
//    <loc> ( (unsigned int)((ADC1_HTR >> 0) & 0xFFFFFFFF), ((ADC1_HTR = (ADC1_HTR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC1_HTR_HT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC1_LTR  --------------------------------
// SVD Line: 7442

unsigned int ADC1_LTR __AT (0x40012428);



// ---------------------------------  Field Item: ADC1_LTR_LT  ------------------------------------
// SVD Line: 7452

//  <item> SFDITEM_FIELD__ADC1_LTR_LT
//    <name> LT </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40012428) Analog watchdog lower  threshold </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC1_LTR >> 0) & 0xFFF), ((ADC1_LTR = (ADC1_LTR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC1_LTR  ------------------------------------
// SVD Line: 7442

//  <rtree> SFDITEM_REG__ADC1_LTR
//    <name> LTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012428) watchdog lower threshold  register </i>
//    <loc> ( (unsigned int)((ADC1_LTR >> 0) & 0xFFFFFFFF), ((ADC1_LTR = (ADC1_LTR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC1_LTR_LT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC1_SQR1  --------------------------------
// SVD Line: 7461

unsigned int ADC1_SQR1 __AT (0x4001242C);



// ---------------------------------  Field Item: ADC1_SQR1_L  ------------------------------------
// SVD Line: 7470

//  <item> SFDITEM_FIELD__ADC1_SQR1_L
//    <name> L </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x4001242C) Regular channel sequence  length </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SQR1 >> 20) & 0xF), ((ADC1_SQR1 = (ADC1_SQR1 & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC1_SQR1_SQ16  -----------------------------------
// SVD Line: 7477

//  <item> SFDITEM_FIELD__ADC1_SQR1_SQ16
//    <name> SQ16 </name>
//    <rw> 
//    <i> [Bits 19..15] RW (@ 0x4001242C) 16th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SQR1 >> 15) & 0x1F), ((ADC1_SQR1 = (ADC1_SQR1 & ~(0x1FUL << 15 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 15 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC1_SQR1_SQ15  -----------------------------------
// SVD Line: 7484

//  <item> SFDITEM_FIELD__ADC1_SQR1_SQ15
//    <name> SQ15 </name>
//    <rw> 
//    <i> [Bits 14..10] RW (@ 0x4001242C) 15th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SQR1 >> 10) & 0x1F), ((ADC1_SQR1 = (ADC1_SQR1 & ~(0x1FUL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC1_SQR1_SQ14  -----------------------------------
// SVD Line: 7491

//  <item> SFDITEM_FIELD__ADC1_SQR1_SQ14
//    <name> SQ14 </name>
//    <rw> 
//    <i> [Bits 9..5] RW (@ 0x4001242C) 14th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SQR1 >> 5) & 0x1F), ((ADC1_SQR1 = (ADC1_SQR1 & ~(0x1FUL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC1_SQR1_SQ13  -----------------------------------
// SVD Line: 7498

//  <item> SFDITEM_FIELD__ADC1_SQR1_SQ13
//    <name> SQ13 </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x4001242C) 13th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SQR1 >> 0) & 0x1F), ((ADC1_SQR1 = (ADC1_SQR1 & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC1_SQR1  -----------------------------------
// SVD Line: 7461

//  <rtree> SFDITEM_REG__ADC1_SQR1
//    <name> SQR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001242C) regular sequence register 1 </i>
//    <loc> ( (unsigned int)((ADC1_SQR1 >> 0) & 0xFFFFFFFF), ((ADC1_SQR1 = (ADC1_SQR1 & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC1_SQR1_L </item>
//    <item> SFDITEM_FIELD__ADC1_SQR1_SQ16 </item>
//    <item> SFDITEM_FIELD__ADC1_SQR1_SQ15 </item>
//    <item> SFDITEM_FIELD__ADC1_SQR1_SQ14 </item>
//    <item> SFDITEM_FIELD__ADC1_SQR1_SQ13 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC1_SQR2  --------------------------------
// SVD Line: 7507

unsigned int ADC1_SQR2 __AT (0x40012430);



// -------------------------------  Field Item: ADC1_SQR2_SQ12  -----------------------------------
// SVD Line: 7516

//  <item> SFDITEM_FIELD__ADC1_SQR2_SQ12
//    <name> SQ12 </name>
//    <rw> 
//    <i> [Bits 29..25] RW (@ 0x40012430) 12th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SQR2 >> 25) & 0x1F), ((ADC1_SQR2 = (ADC1_SQR2 & ~(0x1FUL << 25 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 25 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC1_SQR2_SQ11  -----------------------------------
// SVD Line: 7523

//  <item> SFDITEM_FIELD__ADC1_SQR2_SQ11
//    <name> SQ11 </name>
//    <rw> 
//    <i> [Bits 24..20] RW (@ 0x40012430) 11th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SQR2 >> 20) & 0x1F), ((ADC1_SQR2 = (ADC1_SQR2 & ~(0x1FUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC1_SQR2_SQ10  -----------------------------------
// SVD Line: 7530

//  <item> SFDITEM_FIELD__ADC1_SQR2_SQ10
//    <name> SQ10 </name>
//    <rw> 
//    <i> [Bits 19..15] RW (@ 0x40012430) 10th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SQR2 >> 15) & 0x1F), ((ADC1_SQR2 = (ADC1_SQR2 & ~(0x1FUL << 15 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 15 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC1_SQR2_SQ9  -----------------------------------
// SVD Line: 7537

//  <item> SFDITEM_FIELD__ADC1_SQR2_SQ9
//    <name> SQ9 </name>
//    <rw> 
//    <i> [Bits 14..10] RW (@ 0x40012430) 9th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SQR2 >> 10) & 0x1F), ((ADC1_SQR2 = (ADC1_SQR2 & ~(0x1FUL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC1_SQR2_SQ8  -----------------------------------
// SVD Line: 7544

//  <item> SFDITEM_FIELD__ADC1_SQR2_SQ8
//    <name> SQ8 </name>
//    <rw> 
//    <i> [Bits 9..5] RW (@ 0x40012430) 8th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SQR2 >> 5) & 0x1F), ((ADC1_SQR2 = (ADC1_SQR2 & ~(0x1FUL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC1_SQR2_SQ7  -----------------------------------
// SVD Line: 7551

//  <item> SFDITEM_FIELD__ADC1_SQR2_SQ7
//    <name> SQ7 </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40012430) 7th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SQR2 >> 0) & 0x1F), ((ADC1_SQR2 = (ADC1_SQR2 & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC1_SQR2  -----------------------------------
// SVD Line: 7507

//  <rtree> SFDITEM_REG__ADC1_SQR2
//    <name> SQR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012430) regular sequence register 2 </i>
//    <loc> ( (unsigned int)((ADC1_SQR2 >> 0) & 0xFFFFFFFF), ((ADC1_SQR2 = (ADC1_SQR2 & ~(0x3FFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC1_SQR2_SQ12 </item>
//    <item> SFDITEM_FIELD__ADC1_SQR2_SQ11 </item>
//    <item> SFDITEM_FIELD__ADC1_SQR2_SQ10 </item>
//    <item> SFDITEM_FIELD__ADC1_SQR2_SQ9 </item>
//    <item> SFDITEM_FIELD__ADC1_SQR2_SQ8 </item>
//    <item> SFDITEM_FIELD__ADC1_SQR2_SQ7 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC1_SQR3  --------------------------------
// SVD Line: 7560

unsigned int ADC1_SQR3 __AT (0x40012434);



// --------------------------------  Field Item: ADC1_SQR3_SQ6  -----------------------------------
// SVD Line: 7569

//  <item> SFDITEM_FIELD__ADC1_SQR3_SQ6
//    <name> SQ6 </name>
//    <rw> 
//    <i> [Bits 29..25] RW (@ 0x40012434) 6th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SQR3 >> 25) & 0x1F), ((ADC1_SQR3 = (ADC1_SQR3 & ~(0x1FUL << 25 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 25 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC1_SQR3_SQ5  -----------------------------------
// SVD Line: 7576

//  <item> SFDITEM_FIELD__ADC1_SQR3_SQ5
//    <name> SQ5 </name>
//    <rw> 
//    <i> [Bits 24..20] RW (@ 0x40012434) 5th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SQR3 >> 20) & 0x1F), ((ADC1_SQR3 = (ADC1_SQR3 & ~(0x1FUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC1_SQR3_SQ4  -----------------------------------
// SVD Line: 7583

//  <item> SFDITEM_FIELD__ADC1_SQR3_SQ4
//    <name> SQ4 </name>
//    <rw> 
//    <i> [Bits 19..15] RW (@ 0x40012434) 4th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SQR3 >> 15) & 0x1F), ((ADC1_SQR3 = (ADC1_SQR3 & ~(0x1FUL << 15 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 15 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC1_SQR3_SQ3  -----------------------------------
// SVD Line: 7590

//  <item> SFDITEM_FIELD__ADC1_SQR3_SQ3
//    <name> SQ3 </name>
//    <rw> 
//    <i> [Bits 14..10] RW (@ 0x40012434) 3rd conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SQR3 >> 10) & 0x1F), ((ADC1_SQR3 = (ADC1_SQR3 & ~(0x1FUL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC1_SQR3_SQ2  -----------------------------------
// SVD Line: 7597

//  <item> SFDITEM_FIELD__ADC1_SQR3_SQ2
//    <name> SQ2 </name>
//    <rw> 
//    <i> [Bits 9..5] RW (@ 0x40012434) 2nd conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SQR3 >> 5) & 0x1F), ((ADC1_SQR3 = (ADC1_SQR3 & ~(0x1FUL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC1_SQR3_SQ1  -----------------------------------
// SVD Line: 7604

//  <item> SFDITEM_FIELD__ADC1_SQR3_SQ1
//    <name> SQ1 </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40012434) 1st conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SQR3 >> 0) & 0x1F), ((ADC1_SQR3 = (ADC1_SQR3 & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC1_SQR3  -----------------------------------
// SVD Line: 7560

//  <rtree> SFDITEM_REG__ADC1_SQR3
//    <name> SQR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012434) regular sequence register 3 </i>
//    <loc> ( (unsigned int)((ADC1_SQR3 >> 0) & 0xFFFFFFFF), ((ADC1_SQR3 = (ADC1_SQR3 & ~(0x3FFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC1_SQR3_SQ6 </item>
//    <item> SFDITEM_FIELD__ADC1_SQR3_SQ5 </item>
//    <item> SFDITEM_FIELD__ADC1_SQR3_SQ4 </item>
//    <item> SFDITEM_FIELD__ADC1_SQR3_SQ3 </item>
//    <item> SFDITEM_FIELD__ADC1_SQR3_SQ2 </item>
//    <item> SFDITEM_FIELD__ADC1_SQR3_SQ1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC1_JSQR  --------------------------------
// SVD Line: 7613

unsigned int ADC1_JSQR __AT (0x40012438);



// --------------------------------  Field Item: ADC1_JSQR_JL  ------------------------------------
// SVD Line: 7622

//  <item> SFDITEM_FIELD__ADC1_JSQR_JL
//    <name> JL </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40012438) Injected sequence length </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_JSQR >> 20) & 0x3), ((ADC1_JSQR = (ADC1_JSQR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC1_JSQR_JSQ4  -----------------------------------
// SVD Line: 7628

//  <item> SFDITEM_FIELD__ADC1_JSQR_JSQ4
//    <name> JSQ4 </name>
//    <rw> 
//    <i> [Bits 19..15] RW (@ 0x40012438) 4th conversion in injected  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_JSQR >> 15) & 0x1F), ((ADC1_JSQR = (ADC1_JSQR & ~(0x1FUL << 15 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 15 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC1_JSQR_JSQ3  -----------------------------------
// SVD Line: 7635

//  <item> SFDITEM_FIELD__ADC1_JSQR_JSQ3
//    <name> JSQ3 </name>
//    <rw> 
//    <i> [Bits 14..10] RW (@ 0x40012438) 3rd conversion in injected  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_JSQR >> 10) & 0x1F), ((ADC1_JSQR = (ADC1_JSQR & ~(0x1FUL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC1_JSQR_JSQ2  -----------------------------------
// SVD Line: 7642

//  <item> SFDITEM_FIELD__ADC1_JSQR_JSQ2
//    <name> JSQ2 </name>
//    <rw> 
//    <i> [Bits 9..5] RW (@ 0x40012438) 2nd conversion in injected  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_JSQR >> 5) & 0x1F), ((ADC1_JSQR = (ADC1_JSQR & ~(0x1FUL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC1_JSQR_JSQ1  -----------------------------------
// SVD Line: 7649

//  <item> SFDITEM_FIELD__ADC1_JSQR_JSQ1
//    <name> JSQ1 </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40012438) 1st conversion in injected  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_JSQR >> 0) & 0x1F), ((ADC1_JSQR = (ADC1_JSQR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC1_JSQR  -----------------------------------
// SVD Line: 7613

//  <rtree> SFDITEM_REG__ADC1_JSQR
//    <name> JSQR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012438) injected sequence register </i>
//    <loc> ( (unsigned int)((ADC1_JSQR >> 0) & 0xFFFFFFFF), ((ADC1_JSQR = (ADC1_JSQR & ~(0x3FFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC1_JSQR_JL </item>
//    <item> SFDITEM_FIELD__ADC1_JSQR_JSQ4 </item>
//    <item> SFDITEM_FIELD__ADC1_JSQR_JSQ3 </item>
//    <item> SFDITEM_FIELD__ADC1_JSQR_JSQ2 </item>
//    <item> SFDITEM_FIELD__ADC1_JSQR_JSQ1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC1_JDR1  --------------------------------
// SVD Line: 7658

unsigned int ADC1_JDR1 __AT (0x4001243C);



// -------------------------------  Field Item: ADC1_JDR1_JDATA  ----------------------------------
// SVD Line: 7667

//  <item> SFDITEM_FIELD__ADC1_JDR1_JDATA
//    <name> JDATA </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x4001243C) Injected data </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC1_JDR1 >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC1_JDR1  -----------------------------------
// SVD Line: 7658

//  <rtree> SFDITEM_REG__ADC1_JDR1
//    <name> JDR1 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4001243C) injected data register x </i>
//    <loc> ( (unsigned int)((ADC1_JDR1 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC1_JDR1_JDATA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC1_JDR2  --------------------------------
// SVD Line: 7675

unsigned int ADC1_JDR2 __AT (0x40012440);



// -------------------------------  Field Item: ADC1_JDR2_JDATA  ----------------------------------
// SVD Line: 7684

//  <item> SFDITEM_FIELD__ADC1_JDR2_JDATA
//    <name> JDATA </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40012440) Injected data </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC1_JDR2 >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC1_JDR2  -----------------------------------
// SVD Line: 7675

//  <rtree> SFDITEM_REG__ADC1_JDR2
//    <name> JDR2 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40012440) injected data register x </i>
//    <loc> ( (unsigned int)((ADC1_JDR2 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC1_JDR2_JDATA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC1_JDR3  --------------------------------
// SVD Line: 7692

unsigned int ADC1_JDR3 __AT (0x40012444);



// -------------------------------  Field Item: ADC1_JDR3_JDATA  ----------------------------------
// SVD Line: 7701

//  <item> SFDITEM_FIELD__ADC1_JDR3_JDATA
//    <name> JDATA </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40012444) Injected data </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC1_JDR3 >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC1_JDR3  -----------------------------------
// SVD Line: 7692

//  <rtree> SFDITEM_REG__ADC1_JDR3
//    <name> JDR3 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40012444) injected data register x </i>
//    <loc> ( (unsigned int)((ADC1_JDR3 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC1_JDR3_JDATA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC1_JDR4  --------------------------------
// SVD Line: 7709

unsigned int ADC1_JDR4 __AT (0x40012448);



// -------------------------------  Field Item: ADC1_JDR4_JDATA  ----------------------------------
// SVD Line: 7718

//  <item> SFDITEM_FIELD__ADC1_JDR4_JDATA
//    <name> JDATA </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40012448) Injected data </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC1_JDR4 >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC1_JDR4  -----------------------------------
// SVD Line: 7709

//  <rtree> SFDITEM_REG__ADC1_JDR4
//    <name> JDR4 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40012448) injected data register x </i>
//    <loc> ( (unsigned int)((ADC1_JDR4 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC1_JDR4_JDATA </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC1_DR  ---------------------------------
// SVD Line: 7726

unsigned int ADC1_DR __AT (0x4001244C);



// --------------------------------  Field Item: ADC1_DR_DATA  ------------------------------------
// SVD Line: 7735

//  <item> SFDITEM_FIELD__ADC1_DR_DATA
//    <name> DATA </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x4001244C) Regular data </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC1_DR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: ADC1_DR  ------------------------------------
// SVD Line: 7726

//  <rtree> SFDITEM_REG__ADC1_DR
//    <name> DR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4001244C) regular data register </i>
//    <loc> ( (unsigned int)((ADC1_DR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC1_DR_DATA </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: ADC1  -------------------------------------
// SVD Line: 7058

//  <view> ADC1
//    <name> ADC1 </name>
//    <item> SFDITEM_REG__ADC1_SR </item>
//    <item> SFDITEM_REG__ADC1_CR1 </item>
//    <item> SFDITEM_REG__ADC1_CR2 </item>
//    <item> SFDITEM_REG__ADC1_SMPR1 </item>
//    <item> SFDITEM_REG__ADC1_SMPR2 </item>
//    <item> SFDITEM_REG__ADC1_JOFR1 </item>
//    <item> SFDITEM_REG__ADC1_JOFR2 </item>
//    <item> SFDITEM_REG__ADC1_JOFR3 </item>
//    <item> SFDITEM_REG__ADC1_JOFR4 </item>
//    <item> SFDITEM_REG__ADC1_HTR </item>
//    <item> SFDITEM_REG__ADC1_LTR </item>
//    <item> SFDITEM_REG__ADC1_SQR1 </item>
//    <item> SFDITEM_REG__ADC1_SQR2 </item>
//    <item> SFDITEM_REG__ADC1_SQR3 </item>
//    <item> SFDITEM_REG__ADC1_JSQR </item>
//    <item> SFDITEM_REG__ADC1_JDR1 </item>
//    <item> SFDITEM_REG__ADC1_JDR2 </item>
//    <item> SFDITEM_REG__ADC1_JDR3 </item>
//    <item> SFDITEM_REG__ADC1_JDR4 </item>
//    <item> SFDITEM_REG__ADC1_DR </item>
//  </view>
//  


// ------------------------------  Register Item Address: CRC_DR  ---------------------------------
// SVD Line: 7756

unsigned int CRC_DR __AT (0x40023000);



// ----------------------------------  Field Item: CRC_DR_DR  -------------------------------------
// SVD Line: 7765

//  <item> SFDITEM_FIELD__CRC_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023000) Data Register </i>
//    <edit> 
//      <loc> ( (unsigned int)((CRC_DR >> 0) & 0xFFFFFFFF), ((CRC_DR = (CRC_DR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: CRC_DR  -------------------------------------
// SVD Line: 7756

//  <rtree> SFDITEM_REG__CRC_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023000) Data register </i>
//    <loc> ( (unsigned int)((CRC_DR >> 0) & 0xFFFFFFFF), ((CRC_DR = (CRC_DR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CRC_DR_DR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: CRC_IDR  ---------------------------------
// SVD Line: 7773

unsigned int CRC_IDR __AT (0x40023004);



// ---------------------------------  Field Item: CRC_IDR_IDR  ------------------------------------
// SVD Line: 7782

//  <item> SFDITEM_FIELD__CRC_IDR_IDR
//    <name> IDR </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40023004) Independent Data register </i>
//    <edit> 
//      <loc> ( (unsigned char)((CRC_IDR >> 0) & 0xFF), ((CRC_IDR = (CRC_IDR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: CRC_IDR  ------------------------------------
// SVD Line: 7773

//  <rtree> SFDITEM_REG__CRC_IDR
//    <name> IDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023004) Independent Data register </i>
//    <loc> ( (unsigned int)((CRC_IDR >> 0) & 0xFFFFFFFF), ((CRC_IDR = (CRC_IDR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CRC_IDR_IDR </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: CRC_CR  ---------------------------------
// SVD Line: 7790

unsigned int CRC_CR __AT (0x40023008);



// --------------------------------  Field Item: CRC_CR_RESET  ------------------------------------
// SVD Line: 7799

//  <item> SFDITEM_FIELD__CRC_CR_RESET
//    <name> RESET </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40023008) Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) CRC_CR ) </loc>
//      <o.0..0> RESET
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: CRC_CR  -------------------------------------
// SVD Line: 7790

//  <rtree> SFDITEM_REG__CRC_CR
//    <name> CR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40023008) Control register </i>
//    <loc> ( (unsigned int)((CRC_CR >> 0) & 0xFFFFFFFF), ((CRC_CR = (CRC_CR & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CRC_CR_RESET </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: CRC  --------------------------------------
// SVD Line: 7745

//  <view> CRC
//    <name> CRC </name>
//    <item> SFDITEM_REG__CRC_DR </item>
//    <item> SFDITEM_REG__CRC_IDR </item>
//    <item> SFDITEM_REG__CRC_CR </item>
//  </view>
//  


// ----------------------------  Register Item Address: FLASH_ACR  --------------------------------
// SVD Line: 7825

unsigned int FLASH_ACR __AT (0x40022000);



// ------------------------------  Field Item: FLASH_ACR_LATENCY  ---------------------------------
// SVD Line: 7833

//  <item> SFDITEM_FIELD__FLASH_ACR_LATENCY
//    <name> LATENCY </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40022000) Latency </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_ACR >> 0) & 0x7), ((FLASH_ACR = (FLASH_ACR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FLASH_ACR_HLFCYA  ----------------------------------
// SVD Line: 7840

//  <item> SFDITEM_FIELD__FLASH_ACR_HLFCYA
//    <name> HLFCYA </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40022000) Flash half cycle access  enable </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_ACR ) </loc>
//      <o.3..3> HLFCYA
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FLASH_ACR_PRFTBE  ----------------------------------
// SVD Line: 7848

//  <item> SFDITEM_FIELD__FLASH_ACR_PRFTBE
//    <name> PRFTBE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40022000) Prefetch buffer enable </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_ACR ) </loc>
//      <o.4..4> PRFTBE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FLASH_ACR_PRFTBS  ----------------------------------
// SVD Line: 7855

//  <item> SFDITEM_FIELD__FLASH_ACR_PRFTBS
//    <name> PRFTBS </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40022000) Prefetch buffer status </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_ACR ) </loc>
//      <o.5..5> PRFTBS
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: FLASH_ACR  -----------------------------------
// SVD Line: 7825

//  <rtree> SFDITEM_REG__FLASH_ACR
//    <name> ACR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022000) Flash access control register </i>
//    <loc> ( (unsigned int)((FLASH_ACR >> 0) & 0xFFFFFFFF), ((FLASH_ACR = (FLASH_ACR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_ACR_LATENCY </item>
//    <item> SFDITEM_FIELD__FLASH_ACR_HLFCYA </item>
//    <item> SFDITEM_FIELD__FLASH_ACR_PRFTBE </item>
//    <item> SFDITEM_FIELD__FLASH_ACR_PRFTBS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FLASH_KEYR  -------------------------------
// SVD Line: 7864

unsigned int FLASH_KEYR __AT (0x40022004);



// -------------------------------  Field Item: FLASH_KEYR_KEY  -----------------------------------
// SVD Line: 7873

//  <item> SFDITEM_FIELD__FLASH_KEYR_KEY
//    <name> KEY </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40022004) FPEC key </i>
//    <edit> 
//      <loc> ( (unsigned int)((FLASH_KEYR >> 0) & 0x0), ((FLASH_KEYR = (FLASH_KEYR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: FLASH_KEYR  -----------------------------------
// SVD Line: 7864

//  <rtree> SFDITEM_REG__FLASH_KEYR
//    <name> KEYR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40022004) Flash key register </i>
//    <loc> ( (unsigned int)((FLASH_KEYR >> 0) & 0xFFFFFFFF), ((FLASH_KEYR = (FLASH_KEYR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_KEYR_KEY </item>
//  </rtree>
//  


// --------------------------  Register Item Address: FLASH_OPTKEYR  ------------------------------
// SVD Line: 7881

unsigned int FLASH_OPTKEYR __AT (0x40022008);



// ----------------------------  Field Item: FLASH_OPTKEYR_OPTKEY  --------------------------------
// SVD Line: 7890

//  <item> SFDITEM_FIELD__FLASH_OPTKEYR_OPTKEY
//    <name> OPTKEY </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40022008) Option byte key </i>
//    <edit> 
//      <loc> ( (unsigned int)((FLASH_OPTKEYR >> 0) & 0x0), ((FLASH_OPTKEYR = (FLASH_OPTKEYR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: FLASH_OPTKEYR  ---------------------------------
// SVD Line: 7881

//  <rtree> SFDITEM_REG__FLASH_OPTKEYR
//    <name> OPTKEYR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40022008) Flash option key register </i>
//    <loc> ( (unsigned int)((FLASH_OPTKEYR >> 0) & 0xFFFFFFFF), ((FLASH_OPTKEYR = (FLASH_OPTKEYR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_OPTKEYR_OPTKEY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: FLASH_SR  --------------------------------
// SVD Line: 7898

unsigned int FLASH_SR __AT (0x4002200C);



// --------------------------------  Field Item: FLASH_SR_EOP  ------------------------------------
// SVD Line: 7906

//  <item> SFDITEM_FIELD__FLASH_SR_EOP
//    <name> EOP </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4002200C) End of operation </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_SR ) </loc>
//      <o.5..5> EOP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FLASH_SR_WRPRTERR  ---------------------------------
// SVD Line: 7913

//  <item> SFDITEM_FIELD__FLASH_SR_WRPRTERR
//    <name> WRPRTERR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4002200C) Write protection error </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_SR ) </loc>
//      <o.4..4> WRPRTERR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FLASH_SR_PGERR  -----------------------------------
// SVD Line: 7920

//  <item> SFDITEM_FIELD__FLASH_SR_PGERR
//    <name> PGERR </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4002200C) Programming error </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_SR ) </loc>
//      <o.2..2> PGERR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FLASH_SR_BSY  ------------------------------------
// SVD Line: 7927

//  <item> SFDITEM_FIELD__FLASH_SR_BSY
//    <name> BSY </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x4002200C) Busy </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_SR ) </loc>
//      <o.0..0> BSY
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: FLASH_SR  ------------------------------------
// SVD Line: 7898

//  <rtree> SFDITEM_REG__FLASH_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002200C) Status register </i>
//    <loc> ( (unsigned int)((FLASH_SR >> 0) & 0xFFFFFFFF), ((FLASH_SR = (FLASH_SR & ~(0x34UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x34) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_SR_EOP </item>
//    <item> SFDITEM_FIELD__FLASH_SR_WRPRTERR </item>
//    <item> SFDITEM_FIELD__FLASH_SR_PGERR </item>
//    <item> SFDITEM_FIELD__FLASH_SR_BSY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: FLASH_CR  --------------------------------
// SVD Line: 7936

unsigned int FLASH_CR __AT (0x40022010);



// ---------------------------------  Field Item: FLASH_CR_PG  ------------------------------------
// SVD Line: 7945

//  <item> SFDITEM_FIELD__FLASH_CR_PG
//    <name> PG </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40022010) Programming </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.0..0> PG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FLASH_CR_PER  ------------------------------------
// SVD Line: 7951

//  <item> SFDITEM_FIELD__FLASH_CR_PER
//    <name> PER </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40022010) Page Erase </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.1..1> PER
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FLASH_CR_MER  ------------------------------------
// SVD Line: 7957

//  <item> SFDITEM_FIELD__FLASH_CR_MER
//    <name> MER </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40022010) Mass Erase </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.2..2> MER
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FLASH_CR_OPTPG  -----------------------------------
// SVD Line: 7963

//  <item> SFDITEM_FIELD__FLASH_CR_OPTPG
//    <name> OPTPG </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40022010) Option byte programming </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.4..4> OPTPG
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FLASH_CR_OPTER  -----------------------------------
// SVD Line: 7969

//  <item> SFDITEM_FIELD__FLASH_CR_OPTER
//    <name> OPTER </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40022010) Option byte erase </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.5..5> OPTER
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FLASH_CR_STRT  -----------------------------------
// SVD Line: 7975

//  <item> SFDITEM_FIELD__FLASH_CR_STRT
//    <name> STRT </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40022010) Start </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.6..6> STRT
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FLASH_CR_LOCK  -----------------------------------
// SVD Line: 7981

//  <item> SFDITEM_FIELD__FLASH_CR_LOCK
//    <name> LOCK </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40022010) Lock </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.7..7> LOCK
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FLASH_CR_OPTWRE  ----------------------------------
// SVD Line: 7987

//  <item> SFDITEM_FIELD__FLASH_CR_OPTWRE
//    <name> OPTWRE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40022010) Option bytes write enable </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.9..9> OPTWRE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FLASH_CR_ERRIE  -----------------------------------
// SVD Line: 7993

//  <item> SFDITEM_FIELD__FLASH_CR_ERRIE
//    <name> ERRIE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40022010) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.10..10> ERRIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FLASH_CR_EOPIE  -----------------------------------
// SVD Line: 7999

//  <item> SFDITEM_FIELD__FLASH_CR_EOPIE
//    <name> EOPIE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40022010) End of operation interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.12..12> EOPIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: FLASH_CR  ------------------------------------
// SVD Line: 7936

//  <rtree> SFDITEM_REG__FLASH_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022010) Control register </i>
//    <loc> ( (unsigned int)((FLASH_CR >> 0) & 0xFFFFFFFF), ((FLASH_CR = (FLASH_CR & ~(0x16F7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x16F7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_CR_PG </item>
//    <item> SFDITEM_FIELD__FLASH_CR_PER </item>
//    <item> SFDITEM_FIELD__FLASH_CR_MER </item>
//    <item> SFDITEM_FIELD__FLASH_CR_OPTPG </item>
//    <item> SFDITEM_FIELD__FLASH_CR_OPTER </item>
//    <item> SFDITEM_FIELD__FLASH_CR_STRT </item>
//    <item> SFDITEM_FIELD__FLASH_CR_LOCK </item>
//    <item> SFDITEM_FIELD__FLASH_CR_OPTWRE </item>
//    <item> SFDITEM_FIELD__FLASH_CR_ERRIE </item>
//    <item> SFDITEM_FIELD__FLASH_CR_EOPIE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: FLASH_AR  --------------------------------
// SVD Line: 8008

unsigned int FLASH_AR __AT (0x40022014);



// --------------------------------  Field Item: FLASH_AR_FAR  ------------------------------------
// SVD Line: 8017

//  <item> SFDITEM_FIELD__FLASH_AR_FAR
//    <name> FAR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40022014) Flash Address </i>
//    <edit> 
//      <loc> ( (unsigned int)((FLASH_AR >> 0) & 0x0), ((FLASH_AR = (FLASH_AR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: FLASH_AR  ------------------------------------
// SVD Line: 8008

//  <rtree> SFDITEM_REG__FLASH_AR
//    <name> AR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40022014) Flash address register </i>
//    <loc> ( (unsigned int)((FLASH_AR >> 0) & 0xFFFFFFFF), ((FLASH_AR = (FLASH_AR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_AR_FAR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FLASH_OBR  --------------------------------
// SVD Line: 8025

unsigned int FLASH_OBR __AT (0x4002201C);



// ------------------------------  Field Item: FLASH_OBR_OPTERR  ----------------------------------
// SVD Line: 8034

//  <item> SFDITEM_FIELD__FLASH_OBR_OPTERR
//    <name> OPTERR </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x4002201C) Option byte error </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_OBR ) </loc>
//      <o.0..0> OPTERR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FLASH_OBR_RDPRT  ----------------------------------
// SVD Line: 8040

//  <item> SFDITEM_FIELD__FLASH_OBR_RDPRT
//    <name> RDPRT </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x4002201C) Read protection </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_OBR ) </loc>
//      <o.1..1> RDPRT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FLASH_OBR_WDG_SW  ----------------------------------
// SVD Line: 8046

//  <item> SFDITEM_FIELD__FLASH_OBR_WDG_SW
//    <name> WDG_SW </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x4002201C) WDG_SW </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_OBR ) </loc>
//      <o.2..2> WDG_SW
//    </check>
//  </item>
//  


// -----------------------------  Field Item: FLASH_OBR_nRST_STOP  --------------------------------
// SVD Line: 8052

//  <item> SFDITEM_FIELD__FLASH_OBR_nRST_STOP
//    <name> nRST_STOP </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x4002201C) nRST_STOP </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_OBR ) </loc>
//      <o.3..3> nRST_STOP
//    </check>
//  </item>
//  


// ----------------------------  Field Item: FLASH_OBR_nRST_STDBY  --------------------------------
// SVD Line: 8058

//  <item> SFDITEM_FIELD__FLASH_OBR_nRST_STDBY
//    <name> nRST_STDBY </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x4002201C) nRST_STDBY </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_OBR ) </loc>
//      <o.4..4> nRST_STDBY
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FLASH_OBR_Data0  ----------------------------------
// SVD Line: 8064

//  <item> SFDITEM_FIELD__FLASH_OBR_Data0
//    <name> Data0 </name>
//    <r> 
//    <i> [Bits 17..10] RO (@ 0x4002201C) Data0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_OBR >> 10) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: FLASH_OBR_Data1  ----------------------------------
// SVD Line: 8070

//  <item> SFDITEM_FIELD__FLASH_OBR_Data1
//    <name> Data1 </name>
//    <r> 
//    <i> [Bits 25..18] RO (@ 0x4002201C) Data1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_OBR >> 18) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: FLASH_OBR  -----------------------------------
// SVD Line: 8025

//  <rtree> SFDITEM_REG__FLASH_OBR
//    <name> OBR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4002201C) Option byte register </i>
//    <loc> ( (unsigned int)((FLASH_OBR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__FLASH_OBR_OPTERR </item>
//    <item> SFDITEM_FIELD__FLASH_OBR_RDPRT </item>
//    <item> SFDITEM_FIELD__FLASH_OBR_WDG_SW </item>
//    <item> SFDITEM_FIELD__FLASH_OBR_nRST_STOP </item>
//    <item> SFDITEM_FIELD__FLASH_OBR_nRST_STDBY </item>
//    <item> SFDITEM_FIELD__FLASH_OBR_Data0 </item>
//    <item> SFDITEM_FIELD__FLASH_OBR_Data1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FLASH_WRPR  -------------------------------
// SVD Line: 8078

unsigned int FLASH_WRPR __AT (0x40022020);



// -------------------------------  Field Item: FLASH_WRPR_WRP  -----------------------------------
// SVD Line: 8087

//  <item> SFDITEM_FIELD__FLASH_WRPR_WRP
//    <name> WRP </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40022020) Write protect </i>
//    <edit> 
//      <loc> ( (unsigned int)((FLASH_WRPR >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: FLASH_WRPR  -----------------------------------
// SVD Line: 8078

//  <rtree> SFDITEM_REG__FLASH_WRPR
//    <name> WRPR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40022020) Write protection register </i>
//    <loc> ( (unsigned int)((FLASH_WRPR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__FLASH_WRPR_WRP </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: FLASH  -------------------------------------
// SVD Line: 7809

//  <view> FLASH
//    <name> FLASH </name>
//    <item> SFDITEM_REG__FLASH_ACR </item>
//    <item> SFDITEM_REG__FLASH_KEYR </item>
//    <item> SFDITEM_REG__FLASH_OPTKEYR </item>
//    <item> SFDITEM_REG__FLASH_SR </item>
//    <item> SFDITEM_REG__FLASH_CR </item>
//    <item> SFDITEM_REG__FLASH_AR </item>
//    <item> SFDITEM_REG__FLASH_OBR </item>
//    <item> SFDITEM_REG__FLASH_WRPR </item>
//  </view>
//  


// ----------------------------  Register Item Address: DBG_IDCODE  -------------------------------
// SVD Line: 8108

unsigned int DBG_IDCODE __AT (0xE0042000);



// ------------------------------  Field Item: DBG_IDCODE_DEV_ID  ---------------------------------
// SVD Line: 8117

//  <item> SFDITEM_FIELD__DBG_IDCODE_DEV_ID
//    <name> DEV_ID </name>
//    <r> 
//    <i> [Bits 11..0] RO (@ 0xE0042000) DEV_ID </i>
//    <edit> 
//      <loc> ( (unsigned short)((DBG_IDCODE >> 0) & 0xFFF) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DBG_IDCODE_REV_ID  ---------------------------------
// SVD Line: 8123

//  <item> SFDITEM_FIELD__DBG_IDCODE_REV_ID
//    <name> REV_ID </name>
//    <r> 
//    <i> [Bits 31..16] RO (@ 0xE0042000) REV_ID </i>
//    <edit> 
//      <loc> ( (unsigned short)((DBG_IDCODE >> 16) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DBG_IDCODE  -----------------------------------
// SVD Line: 8108

//  <rtree> SFDITEM_REG__DBG_IDCODE
//    <name> IDCODE </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0xE0042000) DBGMCU_IDCODE </i>
//    <loc> ( (unsigned int)((DBG_IDCODE >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__DBG_IDCODE_DEV_ID </item>
//    <item> SFDITEM_FIELD__DBG_IDCODE_REV_ID </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: DBG_CR  ---------------------------------
// SVD Line: 8131

unsigned int DBG_CR __AT (0xE0042004);



// ------------------------------  Field Item: DBG_CR_DBG_SLEEP  ----------------------------------
// SVD Line: 8140

//  <item> SFDITEM_FIELD__DBG_CR_DBG_SLEEP
//    <name> DBG_SLEEP </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0xE0042004) DBG_SLEEP </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_CR ) </loc>
//      <o.0..0> DBG_SLEEP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DBG_CR_DBG_STOP  ----------------------------------
// SVD Line: 8146

//  <item> SFDITEM_FIELD__DBG_CR_DBG_STOP
//    <name> DBG_STOP </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0xE0042004) DBG_STOP </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_CR ) </loc>
//      <o.1..1> DBG_STOP
//    </check>
//  </item>
//  


// -----------------------------  Field Item: DBG_CR_DBG_STANDBY  ---------------------------------
// SVD Line: 8152

//  <item> SFDITEM_FIELD__DBG_CR_DBG_STANDBY
//    <name> DBG_STANDBY </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0xE0042004) DBG_STANDBY </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_CR ) </loc>
//      <o.2..2> DBG_STANDBY
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DBG_CR_TRACE_IOEN  ---------------------------------
// SVD Line: 8158

//  <item> SFDITEM_FIELD__DBG_CR_TRACE_IOEN
//    <name> TRACE_IOEN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0xE0042004) TRACE_IOEN </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_CR ) </loc>
//      <o.5..5> TRACE_IOEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DBG_CR_TRACE_MODE  ---------------------------------
// SVD Line: 8164

//  <item> SFDITEM_FIELD__DBG_CR_TRACE_MODE
//    <name> TRACE_MODE </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0xE0042004) TRACE_MODE </i>
//    <edit> 
//      <loc> ( (unsigned char)((DBG_CR >> 6) & 0x3), ((DBG_CR = (DBG_CR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: DBG_CR_DBG_IWDG_STOP  --------------------------------
// SVD Line: 8170

//  <item> SFDITEM_FIELD__DBG_CR_DBG_IWDG_STOP
//    <name> DBG_IWDG_STOP </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0xE0042004) DBG_IWDG_STOP </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_CR ) </loc>
//      <o.8..8> DBG_IWDG_STOP
//    </check>
//  </item>
//  


// ----------------------------  Field Item: DBG_CR_DBG_WWDG_STOP  --------------------------------
// SVD Line: 8176

//  <item> SFDITEM_FIELD__DBG_CR_DBG_WWDG_STOP
//    <name> DBG_WWDG_STOP </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0xE0042004) DBG_WWDG_STOP </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_CR ) </loc>
//      <o.9..9> DBG_WWDG_STOP
//    </check>
//  </item>
//  


// ----------------------------  Field Item: DBG_CR_DBG_TIM2_STOP  --------------------------------
// SVD Line: 8182

//  <item> SFDITEM_FIELD__DBG_CR_DBG_TIM2_STOP
//    <name> DBG_TIM2_STOP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0xE0042004) DBG_TIM2_STOP </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_CR ) </loc>
//      <o.11..11> DBG_TIM2_STOP
//    </check>
//  </item>
//  


// ----------------------------  Field Item: DBG_CR_DBG_TIM3_STOP  --------------------------------
// SVD Line: 8188

//  <item> SFDITEM_FIELD__DBG_CR_DBG_TIM3_STOP
//    <name> DBG_TIM3_STOP </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0xE0042004) DBG_TIM3_STOP </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_CR ) </loc>
//      <o.12..12> DBG_TIM3_STOP
//    </check>
//  </item>
//  


// ------------------------  Field Item: DBG_CR_DBG_I2C1_SMBUS_TIMEOUT  ---------------------------
// SVD Line: 8194

//  <item> SFDITEM_FIELD__DBG_CR_DBG_I2C1_SMBUS_TIMEOUT
//    <name> DBG_I2C1_SMBUS_TIMEOUT </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0xE0042004) DBG_I2C1_SMBUS_TIMEOUT </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_CR ) </loc>
//      <o.15..15> DBG_I2C1_SMBUS_TIMEOUT
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: DBG_CR  -------------------------------------
// SVD Line: 8131

//  <rtree> SFDITEM_REG__DBG_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE0042004) DBGMCU_CR </i>
//    <loc> ( (unsigned int)((DBG_CR >> 0) & 0xFFFFFFFF), ((DBG_CR = (DBG_CR & ~(0x9BE7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x9BE7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DBG_CR_DBG_SLEEP </item>
//    <item> SFDITEM_FIELD__DBG_CR_DBG_STOP </item>
//    <item> SFDITEM_FIELD__DBG_CR_DBG_STANDBY </item>
//    <item> SFDITEM_FIELD__DBG_CR_TRACE_IOEN </item>
//    <item> SFDITEM_FIELD__DBG_CR_TRACE_MODE </item>
//    <item> SFDITEM_FIELD__DBG_CR_DBG_IWDG_STOP </item>
//    <item> SFDITEM_FIELD__DBG_CR_DBG_WWDG_STOP </item>
//    <item> SFDITEM_FIELD__DBG_CR_DBG_TIM2_STOP </item>
//    <item> SFDITEM_FIELD__DBG_CR_DBG_TIM3_STOP </item>
//    <item> SFDITEM_FIELD__DBG_CR_DBG_I2C1_SMBUS_TIMEOUT </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: DBG  --------------------------------------
// SVD Line: 8097

//  <view> DBG
//    <name> DBG </name>
//    <item> SFDITEM_REG__DBG_IDCODE </item>
//    <item> SFDITEM_REG__DBG_CR </item>
//  </view>
//  


// -----------------------------  Register Item Address: BKP_DR1  ---------------------------------
// SVD Line: 8215

unsigned int BKP_DR1 __AT (0x40006C04);



// ---------------------------------  Field Item: BKP_DR1_D1  -------------------------------------
// SVD Line: 8224

//  <item> SFDITEM_FIELD__BKP_DR1_D1
//    <name> D1 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C04) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR1 >> 0) & 0xFFFF), ((BKP_DR1 = (BKP_DR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: BKP_DR1  ------------------------------------
// SVD Line: 8215

//  <rtree> SFDITEM_REG__BKP_DR1
//    <name> DR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C04) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR1 >> 0) & 0xFFFFFFFF), ((BKP_DR1 = (BKP_DR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR1_D1 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR2  ---------------------------------
// SVD Line: 8232

unsigned int BKP_DR2 __AT (0x40006C08);



// ---------------------------------  Field Item: BKP_DR2_D2  -------------------------------------
// SVD Line: 8241

//  <item> SFDITEM_FIELD__BKP_DR2_D2
//    <name> D2 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C08) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR2 >> 0) & 0xFFFF), ((BKP_DR2 = (BKP_DR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: BKP_DR2  ------------------------------------
// SVD Line: 8232

//  <rtree> SFDITEM_REG__BKP_DR2
//    <name> DR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C08) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR2 >> 0) & 0xFFFFFFFF), ((BKP_DR2 = (BKP_DR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR2_D2 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR3  ---------------------------------
// SVD Line: 8249

unsigned int BKP_DR3 __AT (0x40006C0C);



// ---------------------------------  Field Item: BKP_DR3_D3  -------------------------------------
// SVD Line: 8258

//  <item> SFDITEM_FIELD__BKP_DR3_D3
//    <name> D3 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C0C) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR3 >> 0) & 0xFFFF), ((BKP_DR3 = (BKP_DR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: BKP_DR3  ------------------------------------
// SVD Line: 8249

//  <rtree> SFDITEM_REG__BKP_DR3
//    <name> DR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C0C) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR3 >> 0) & 0xFFFFFFFF), ((BKP_DR3 = (BKP_DR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR3_D3 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR4  ---------------------------------
// SVD Line: 8266

unsigned int BKP_DR4 __AT (0x40006C10);



// ---------------------------------  Field Item: BKP_DR4_D4  -------------------------------------
// SVD Line: 8275

//  <item> SFDITEM_FIELD__BKP_DR4_D4
//    <name> D4 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C10) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR4 >> 0) & 0xFFFF), ((BKP_DR4 = (BKP_DR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: BKP_DR4  ------------------------------------
// SVD Line: 8266

//  <rtree> SFDITEM_REG__BKP_DR4
//    <name> DR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C10) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR4 >> 0) & 0xFFFFFFFF), ((BKP_DR4 = (BKP_DR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR4_D4 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR5  ---------------------------------
// SVD Line: 8283

unsigned int BKP_DR5 __AT (0x40006C14);



// ---------------------------------  Field Item: BKP_DR5_D5  -------------------------------------
// SVD Line: 8292

//  <item> SFDITEM_FIELD__BKP_DR5_D5
//    <name> D5 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C14) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR5 >> 0) & 0xFFFF), ((BKP_DR5 = (BKP_DR5 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: BKP_DR5  ------------------------------------
// SVD Line: 8283

//  <rtree> SFDITEM_REG__BKP_DR5
//    <name> DR5 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C14) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR5 >> 0) & 0xFFFFFFFF), ((BKP_DR5 = (BKP_DR5 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR5_D5 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR6  ---------------------------------
// SVD Line: 8300

unsigned int BKP_DR6 __AT (0x40006C18);



// ---------------------------------  Field Item: BKP_DR6_D6  -------------------------------------
// SVD Line: 8309

//  <item> SFDITEM_FIELD__BKP_DR6_D6
//    <name> D6 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C18) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR6 >> 0) & 0xFFFF), ((BKP_DR6 = (BKP_DR6 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: BKP_DR6  ------------------------------------
// SVD Line: 8300

//  <rtree> SFDITEM_REG__BKP_DR6
//    <name> DR6 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C18) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR6 >> 0) & 0xFFFFFFFF), ((BKP_DR6 = (BKP_DR6 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR6_D6 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR7  ---------------------------------
// SVD Line: 8317

unsigned int BKP_DR7 __AT (0x40006C1C);



// ---------------------------------  Field Item: BKP_DR7_D7  -------------------------------------
// SVD Line: 8326

//  <item> SFDITEM_FIELD__BKP_DR7_D7
//    <name> D7 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C1C) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR7 >> 0) & 0xFFFF), ((BKP_DR7 = (BKP_DR7 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: BKP_DR7  ------------------------------------
// SVD Line: 8317

//  <rtree> SFDITEM_REG__BKP_DR7
//    <name> DR7 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C1C) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR7 >> 0) & 0xFFFFFFFF), ((BKP_DR7 = (BKP_DR7 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR7_D7 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR8  ---------------------------------
// SVD Line: 8334

unsigned int BKP_DR8 __AT (0x40006C20);



// ---------------------------------  Field Item: BKP_DR8_D8  -------------------------------------
// SVD Line: 8343

//  <item> SFDITEM_FIELD__BKP_DR8_D8
//    <name> D8 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C20) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR8 >> 0) & 0xFFFF), ((BKP_DR8 = (BKP_DR8 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: BKP_DR8  ------------------------------------
// SVD Line: 8334

//  <rtree> SFDITEM_REG__BKP_DR8
//    <name> DR8 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C20) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR8 >> 0) & 0xFFFFFFFF), ((BKP_DR8 = (BKP_DR8 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR8_D8 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR9  ---------------------------------
// SVD Line: 8351

unsigned int BKP_DR9 __AT (0x40006C24);



// ---------------------------------  Field Item: BKP_DR9_D9  -------------------------------------
// SVD Line: 8360

//  <item> SFDITEM_FIELD__BKP_DR9_D9
//    <name> D9 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C24) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR9 >> 0) & 0xFFFF), ((BKP_DR9 = (BKP_DR9 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: BKP_DR9  ------------------------------------
// SVD Line: 8351

//  <rtree> SFDITEM_REG__BKP_DR9
//    <name> DR9 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C24) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR9 >> 0) & 0xFFFFFFFF), ((BKP_DR9 = (BKP_DR9 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR9_D9 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR10  --------------------------------
// SVD Line: 8368

unsigned int BKP_DR10 __AT (0x40006C28);



// --------------------------------  Field Item: BKP_DR10_D10  ------------------------------------
// SVD Line: 8377

//  <item> SFDITEM_FIELD__BKP_DR10_D10
//    <name> D10 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C28) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR10 >> 0) & 0xFFFF), ((BKP_DR10 = (BKP_DR10 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR10  ------------------------------------
// SVD Line: 8368

//  <rtree> SFDITEM_REG__BKP_DR10
//    <name> DR10 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C28) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR10 >> 0) & 0xFFFFFFFF), ((BKP_DR10 = (BKP_DR10 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR10_D10 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR11  --------------------------------
// SVD Line: 8385

unsigned int BKP_DR11 __AT (0x40006C40);



// --------------------------------  Field Item: BKP_DR11_DR11  -----------------------------------
// SVD Line: 8394

//  <item> SFDITEM_FIELD__BKP_DR11_DR11
//    <name> DR11 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C40) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR11 >> 0) & 0xFFFF), ((BKP_DR11 = (BKP_DR11 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR11  ------------------------------------
// SVD Line: 8385

//  <rtree> SFDITEM_REG__BKP_DR11
//    <name> DR11 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C40) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR11 >> 0) & 0xFFFFFFFF), ((BKP_DR11 = (BKP_DR11 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR11_DR11 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR12  --------------------------------
// SVD Line: 8402

unsigned int BKP_DR12 __AT (0x40006C44);



// --------------------------------  Field Item: BKP_DR12_DR12  -----------------------------------
// SVD Line: 8411

//  <item> SFDITEM_FIELD__BKP_DR12_DR12
//    <name> DR12 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C44) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR12 >> 0) & 0xFFFF), ((BKP_DR12 = (BKP_DR12 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR12  ------------------------------------
// SVD Line: 8402

//  <rtree> SFDITEM_REG__BKP_DR12
//    <name> DR12 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C44) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR12 >> 0) & 0xFFFFFFFF), ((BKP_DR12 = (BKP_DR12 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR12_DR12 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR13  --------------------------------
// SVD Line: 8419

unsigned int BKP_DR13 __AT (0x40006C48);



// --------------------------------  Field Item: BKP_DR13_DR13  -----------------------------------
// SVD Line: 8428

//  <item> SFDITEM_FIELD__BKP_DR13_DR13
//    <name> DR13 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C48) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR13 >> 0) & 0xFFFF), ((BKP_DR13 = (BKP_DR13 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR13  ------------------------------------
// SVD Line: 8419

//  <rtree> SFDITEM_REG__BKP_DR13
//    <name> DR13 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C48) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR13 >> 0) & 0xFFFFFFFF), ((BKP_DR13 = (BKP_DR13 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR13_DR13 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR14  --------------------------------
// SVD Line: 8436

unsigned int BKP_DR14 __AT (0x40006C4C);



// --------------------------------  Field Item: BKP_DR14_D14  ------------------------------------
// SVD Line: 8445

//  <item> SFDITEM_FIELD__BKP_DR14_D14
//    <name> D14 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C4C) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR14 >> 0) & 0xFFFF), ((BKP_DR14 = (BKP_DR14 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR14  ------------------------------------
// SVD Line: 8436

//  <rtree> SFDITEM_REG__BKP_DR14
//    <name> DR14 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C4C) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR14 >> 0) & 0xFFFFFFFF), ((BKP_DR14 = (BKP_DR14 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR14_D14 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR15  --------------------------------
// SVD Line: 8453

unsigned int BKP_DR15 __AT (0x40006C50);



// --------------------------------  Field Item: BKP_DR15_D15  ------------------------------------
// SVD Line: 8462

//  <item> SFDITEM_FIELD__BKP_DR15_D15
//    <name> D15 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C50) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR15 >> 0) & 0xFFFF), ((BKP_DR15 = (BKP_DR15 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR15  ------------------------------------
// SVD Line: 8453

//  <rtree> SFDITEM_REG__BKP_DR15
//    <name> DR15 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C50) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR15 >> 0) & 0xFFFFFFFF), ((BKP_DR15 = (BKP_DR15 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR15_D15 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR16  --------------------------------
// SVD Line: 8470

unsigned int BKP_DR16 __AT (0x40006C54);



// --------------------------------  Field Item: BKP_DR16_D16  ------------------------------------
// SVD Line: 8479

//  <item> SFDITEM_FIELD__BKP_DR16_D16
//    <name> D16 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C54) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR16 >> 0) & 0xFFFF), ((BKP_DR16 = (BKP_DR16 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR16  ------------------------------------
// SVD Line: 8470

//  <rtree> SFDITEM_REG__BKP_DR16
//    <name> DR16 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C54) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR16 >> 0) & 0xFFFFFFFF), ((BKP_DR16 = (BKP_DR16 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR16_D16 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR17  --------------------------------
// SVD Line: 8487

unsigned int BKP_DR17 __AT (0x40006C58);



// --------------------------------  Field Item: BKP_DR17_D17  ------------------------------------
// SVD Line: 8496

//  <item> SFDITEM_FIELD__BKP_DR17_D17
//    <name> D17 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C58) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR17 >> 0) & 0xFFFF), ((BKP_DR17 = (BKP_DR17 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR17  ------------------------------------
// SVD Line: 8487

//  <rtree> SFDITEM_REG__BKP_DR17
//    <name> DR17 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C58) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR17 >> 0) & 0xFFFFFFFF), ((BKP_DR17 = (BKP_DR17 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR17_D17 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR18  --------------------------------
// SVD Line: 8504

unsigned int BKP_DR18 __AT (0x40006C5C);



// --------------------------------  Field Item: BKP_DR18_D18  ------------------------------------
// SVD Line: 8513

//  <item> SFDITEM_FIELD__BKP_DR18_D18
//    <name> D18 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C5C) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR18 >> 0) & 0xFFFF), ((BKP_DR18 = (BKP_DR18 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR18  ------------------------------------
// SVD Line: 8504

//  <rtree> SFDITEM_REG__BKP_DR18
//    <name> DR18 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C5C) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR18 >> 0) & 0xFFFFFFFF), ((BKP_DR18 = (BKP_DR18 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR18_D18 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR19  --------------------------------
// SVD Line: 8521

unsigned int BKP_DR19 __AT (0x40006C60);



// --------------------------------  Field Item: BKP_DR19_D19  ------------------------------------
// SVD Line: 8530

//  <item> SFDITEM_FIELD__BKP_DR19_D19
//    <name> D19 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C60) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR19 >> 0) & 0xFFFF), ((BKP_DR19 = (BKP_DR19 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR19  ------------------------------------
// SVD Line: 8521

//  <rtree> SFDITEM_REG__BKP_DR19
//    <name> DR19 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C60) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR19 >> 0) & 0xFFFFFFFF), ((BKP_DR19 = (BKP_DR19 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR19_D19 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR20  --------------------------------
// SVD Line: 8538

unsigned int BKP_DR20 __AT (0x40006C64);



// --------------------------------  Field Item: BKP_DR20_D20  ------------------------------------
// SVD Line: 8547

//  <item> SFDITEM_FIELD__BKP_DR20_D20
//    <name> D20 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C64) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR20 >> 0) & 0xFFFF), ((BKP_DR20 = (BKP_DR20 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR20  ------------------------------------
// SVD Line: 8538

//  <rtree> SFDITEM_REG__BKP_DR20
//    <name> DR20 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C64) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR20 >> 0) & 0xFFFFFFFF), ((BKP_DR20 = (BKP_DR20 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR20_D20 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR21  --------------------------------
// SVD Line: 8555

unsigned int BKP_DR21 __AT (0x40006C68);



// --------------------------------  Field Item: BKP_DR21_D21  ------------------------------------
// SVD Line: 8564

//  <item> SFDITEM_FIELD__BKP_DR21_D21
//    <name> D21 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C68) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR21 >> 0) & 0xFFFF), ((BKP_DR21 = (BKP_DR21 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR21  ------------------------------------
// SVD Line: 8555

//  <rtree> SFDITEM_REG__BKP_DR21
//    <name> DR21 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C68) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR21 >> 0) & 0xFFFFFFFF), ((BKP_DR21 = (BKP_DR21 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR21_D21 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR22  --------------------------------
// SVD Line: 8572

unsigned int BKP_DR22 __AT (0x40006C6C);



// --------------------------------  Field Item: BKP_DR22_D22  ------------------------------------
// SVD Line: 8581

//  <item> SFDITEM_FIELD__BKP_DR22_D22
//    <name> D22 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C6C) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR22 >> 0) & 0xFFFF), ((BKP_DR22 = (BKP_DR22 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR22  ------------------------------------
// SVD Line: 8572

//  <rtree> SFDITEM_REG__BKP_DR22
//    <name> DR22 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C6C) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR22 >> 0) & 0xFFFFFFFF), ((BKP_DR22 = (BKP_DR22 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR22_D22 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR23  --------------------------------
// SVD Line: 8589

unsigned int BKP_DR23 __AT (0x40006C70);



// --------------------------------  Field Item: BKP_DR23_D23  ------------------------------------
// SVD Line: 8598

//  <item> SFDITEM_FIELD__BKP_DR23_D23
//    <name> D23 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C70) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR23 >> 0) & 0xFFFF), ((BKP_DR23 = (BKP_DR23 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR23  ------------------------------------
// SVD Line: 8589

//  <rtree> SFDITEM_REG__BKP_DR23
//    <name> DR23 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C70) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR23 >> 0) & 0xFFFFFFFF), ((BKP_DR23 = (BKP_DR23 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR23_D23 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR24  --------------------------------
// SVD Line: 8606

unsigned int BKP_DR24 __AT (0x40006C74);



// --------------------------------  Field Item: BKP_DR24_D24  ------------------------------------
// SVD Line: 8615

//  <item> SFDITEM_FIELD__BKP_DR24_D24
//    <name> D24 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C74) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR24 >> 0) & 0xFFFF), ((BKP_DR24 = (BKP_DR24 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR24  ------------------------------------
// SVD Line: 8606

//  <rtree> SFDITEM_REG__BKP_DR24
//    <name> DR24 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C74) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR24 >> 0) & 0xFFFFFFFF), ((BKP_DR24 = (BKP_DR24 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR24_D24 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR25  --------------------------------
// SVD Line: 8623

unsigned int BKP_DR25 __AT (0x40006C78);



// --------------------------------  Field Item: BKP_DR25_D25  ------------------------------------
// SVD Line: 8632

//  <item> SFDITEM_FIELD__BKP_DR25_D25
//    <name> D25 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C78) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR25 >> 0) & 0xFFFF), ((BKP_DR25 = (BKP_DR25 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR25  ------------------------------------
// SVD Line: 8623

//  <rtree> SFDITEM_REG__BKP_DR25
//    <name> DR25 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C78) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR25 >> 0) & 0xFFFFFFFF), ((BKP_DR25 = (BKP_DR25 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR25_D25 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR26  --------------------------------
// SVD Line: 8640

unsigned int BKP_DR26 __AT (0x40006C7C);



// --------------------------------  Field Item: BKP_DR26_D26  ------------------------------------
// SVD Line: 8649

//  <item> SFDITEM_FIELD__BKP_DR26_D26
//    <name> D26 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C7C) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR26 >> 0) & 0xFFFF), ((BKP_DR26 = (BKP_DR26 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR26  ------------------------------------
// SVD Line: 8640

//  <rtree> SFDITEM_REG__BKP_DR26
//    <name> DR26 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C7C) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR26 >> 0) & 0xFFFFFFFF), ((BKP_DR26 = (BKP_DR26 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR26_D26 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR27  --------------------------------
// SVD Line: 8657

unsigned int BKP_DR27 __AT (0x40006C80);



// --------------------------------  Field Item: BKP_DR27_D27  ------------------------------------
// SVD Line: 8666

//  <item> SFDITEM_FIELD__BKP_DR27_D27
//    <name> D27 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C80) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR27 >> 0) & 0xFFFF), ((BKP_DR27 = (BKP_DR27 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR27  ------------------------------------
// SVD Line: 8657

//  <rtree> SFDITEM_REG__BKP_DR27
//    <name> DR27 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C80) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR27 >> 0) & 0xFFFFFFFF), ((BKP_DR27 = (BKP_DR27 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR27_D27 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR28  --------------------------------
// SVD Line: 8674

unsigned int BKP_DR28 __AT (0x40006C84);



// --------------------------------  Field Item: BKP_DR28_D28  ------------------------------------
// SVD Line: 8683

//  <item> SFDITEM_FIELD__BKP_DR28_D28
//    <name> D28 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C84) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR28 >> 0) & 0xFFFF), ((BKP_DR28 = (BKP_DR28 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR28  ------------------------------------
// SVD Line: 8674

//  <rtree> SFDITEM_REG__BKP_DR28
//    <name> DR28 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C84) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR28 >> 0) & 0xFFFFFFFF), ((BKP_DR28 = (BKP_DR28 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR28_D28 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR29  --------------------------------
// SVD Line: 8691

unsigned int BKP_DR29 __AT (0x40006C88);



// --------------------------------  Field Item: BKP_DR29_D29  ------------------------------------
// SVD Line: 8700

//  <item> SFDITEM_FIELD__BKP_DR29_D29
//    <name> D29 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C88) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR29 >> 0) & 0xFFFF), ((BKP_DR29 = (BKP_DR29 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR29  ------------------------------------
// SVD Line: 8691

//  <rtree> SFDITEM_REG__BKP_DR29
//    <name> DR29 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C88) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR29 >> 0) & 0xFFFFFFFF), ((BKP_DR29 = (BKP_DR29 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR29_D29 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR30  --------------------------------
// SVD Line: 8708

unsigned int BKP_DR30 __AT (0x40006C8C);



// --------------------------------  Field Item: BKP_DR30_D30  ------------------------------------
// SVD Line: 8717

//  <item> SFDITEM_FIELD__BKP_DR30_D30
//    <name> D30 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C8C) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR30 >> 0) & 0xFFFF), ((BKP_DR30 = (BKP_DR30 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR30  ------------------------------------
// SVD Line: 8708

//  <rtree> SFDITEM_REG__BKP_DR30
//    <name> DR30 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C8C) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR30 >> 0) & 0xFFFFFFFF), ((BKP_DR30 = (BKP_DR30 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR30_D30 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR31  --------------------------------
// SVD Line: 8725

unsigned int BKP_DR31 __AT (0x40006C90);



// --------------------------------  Field Item: BKP_DR31_D31  ------------------------------------
// SVD Line: 8734

//  <item> SFDITEM_FIELD__BKP_DR31_D31
//    <name> D31 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C90) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR31 >> 0) & 0xFFFF), ((BKP_DR31 = (BKP_DR31 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR31  ------------------------------------
// SVD Line: 8725

//  <rtree> SFDITEM_REG__BKP_DR31
//    <name> DR31 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C90) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR31 >> 0) & 0xFFFFFFFF), ((BKP_DR31 = (BKP_DR31 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR31_D31 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR32  --------------------------------
// SVD Line: 8742

unsigned int BKP_DR32 __AT (0x40006C94);



// --------------------------------  Field Item: BKP_DR32_D32  ------------------------------------
// SVD Line: 8751

//  <item> SFDITEM_FIELD__BKP_DR32_D32
//    <name> D32 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C94) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR32 >> 0) & 0xFFFF), ((BKP_DR32 = (BKP_DR32 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR32  ------------------------------------
// SVD Line: 8742

//  <rtree> SFDITEM_REG__BKP_DR32
//    <name> DR32 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C94) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR32 >> 0) & 0xFFFFFFFF), ((BKP_DR32 = (BKP_DR32 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR32_D32 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR33  --------------------------------
// SVD Line: 8759

unsigned int BKP_DR33 __AT (0x40006C98);



// --------------------------------  Field Item: BKP_DR33_D33  ------------------------------------
// SVD Line: 8768

//  <item> SFDITEM_FIELD__BKP_DR33_D33
//    <name> D33 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C98) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR33 >> 0) & 0xFFFF), ((BKP_DR33 = (BKP_DR33 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR33  ------------------------------------
// SVD Line: 8759

//  <rtree> SFDITEM_REG__BKP_DR33
//    <name> DR33 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C98) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR33 >> 0) & 0xFFFFFFFF), ((BKP_DR33 = (BKP_DR33 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR33_D33 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR34  --------------------------------
// SVD Line: 8776

unsigned int BKP_DR34 __AT (0x40006C9C);



// --------------------------------  Field Item: BKP_DR34_D34  ------------------------------------
// SVD Line: 8785

//  <item> SFDITEM_FIELD__BKP_DR34_D34
//    <name> D34 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C9C) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR34 >> 0) & 0xFFFF), ((BKP_DR34 = (BKP_DR34 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR34  ------------------------------------
// SVD Line: 8776

//  <rtree> SFDITEM_REG__BKP_DR34
//    <name> DR34 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C9C) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR34 >> 0) & 0xFFFFFFFF), ((BKP_DR34 = (BKP_DR34 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR34_D34 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR35  --------------------------------
// SVD Line: 8793

unsigned int BKP_DR35 __AT (0x40006CA0);



// --------------------------------  Field Item: BKP_DR35_D35  ------------------------------------
// SVD Line: 8802

//  <item> SFDITEM_FIELD__BKP_DR35_D35
//    <name> D35 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006CA0) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR35 >> 0) & 0xFFFF), ((BKP_DR35 = (BKP_DR35 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR35  ------------------------------------
// SVD Line: 8793

//  <rtree> SFDITEM_REG__BKP_DR35
//    <name> DR35 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006CA0) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR35 >> 0) & 0xFFFFFFFF), ((BKP_DR35 = (BKP_DR35 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR35_D35 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR36  --------------------------------
// SVD Line: 8810

unsigned int BKP_DR36 __AT (0x40006CA4);



// --------------------------------  Field Item: BKP_DR36_D36  ------------------------------------
// SVD Line: 8819

//  <item> SFDITEM_FIELD__BKP_DR36_D36
//    <name> D36 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006CA4) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR36 >> 0) & 0xFFFF), ((BKP_DR36 = (BKP_DR36 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR36  ------------------------------------
// SVD Line: 8810

//  <rtree> SFDITEM_REG__BKP_DR36
//    <name> DR36 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006CA4) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR36 >> 0) & 0xFFFFFFFF), ((BKP_DR36 = (BKP_DR36 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR36_D36 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR37  --------------------------------
// SVD Line: 8827

unsigned int BKP_DR37 __AT (0x40006CA8);



// --------------------------------  Field Item: BKP_DR37_D37  ------------------------------------
// SVD Line: 8836

//  <item> SFDITEM_FIELD__BKP_DR37_D37
//    <name> D37 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006CA8) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR37 >> 0) & 0xFFFF), ((BKP_DR37 = (BKP_DR37 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR37  ------------------------------------
// SVD Line: 8827

//  <rtree> SFDITEM_REG__BKP_DR37
//    <name> DR37 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006CA8) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR37 >> 0) & 0xFFFFFFFF), ((BKP_DR37 = (BKP_DR37 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR37_D37 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR38  --------------------------------
// SVD Line: 8844

unsigned int BKP_DR38 __AT (0x40006CAC);



// --------------------------------  Field Item: BKP_DR38_D38  ------------------------------------
// SVD Line: 8853

//  <item> SFDITEM_FIELD__BKP_DR38_D38
//    <name> D38 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006CAC) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR38 >> 0) & 0xFFFF), ((BKP_DR38 = (BKP_DR38 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR38  ------------------------------------
// SVD Line: 8844

//  <rtree> SFDITEM_REG__BKP_DR38
//    <name> DR38 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006CAC) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR38 >> 0) & 0xFFFFFFFF), ((BKP_DR38 = (BKP_DR38 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR38_D38 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR39  --------------------------------
// SVD Line: 8861

unsigned int BKP_DR39 __AT (0x40006CB0);



// --------------------------------  Field Item: BKP_DR39_D39  ------------------------------------
// SVD Line: 8870

//  <item> SFDITEM_FIELD__BKP_DR39_D39
//    <name> D39 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006CB0) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR39 >> 0) & 0xFFFF), ((BKP_DR39 = (BKP_DR39 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR39  ------------------------------------
// SVD Line: 8861

//  <rtree> SFDITEM_REG__BKP_DR39
//    <name> DR39 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006CB0) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR39 >> 0) & 0xFFFFFFFF), ((BKP_DR39 = (BKP_DR39 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR39_D39 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR40  --------------------------------
// SVD Line: 8878

unsigned int BKP_DR40 __AT (0x40006CB4);



// --------------------------------  Field Item: BKP_DR40_D40  ------------------------------------
// SVD Line: 8887

//  <item> SFDITEM_FIELD__BKP_DR40_D40
//    <name> D40 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006CB4) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR40 >> 0) & 0xFFFF), ((BKP_DR40 = (BKP_DR40 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR40  ------------------------------------
// SVD Line: 8878

//  <rtree> SFDITEM_REG__BKP_DR40
//    <name> DR40 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006CB4) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR40 >> 0) & 0xFFFFFFFF), ((BKP_DR40 = (BKP_DR40 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR40_D40 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR41  --------------------------------
// SVD Line: 8895

unsigned int BKP_DR41 __AT (0x40006CB8);



// --------------------------------  Field Item: BKP_DR41_D41  ------------------------------------
// SVD Line: 8904

//  <item> SFDITEM_FIELD__BKP_DR41_D41
//    <name> D41 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006CB8) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR41 >> 0) & 0xFFFF), ((BKP_DR41 = (BKP_DR41 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR41  ------------------------------------
// SVD Line: 8895

//  <rtree> SFDITEM_REG__BKP_DR41
//    <name> DR41 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006CB8) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR41 >> 0) & 0xFFFFFFFF), ((BKP_DR41 = (BKP_DR41 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR41_D41 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR42  --------------------------------
// SVD Line: 8912

unsigned int BKP_DR42 __AT (0x40006CBC);



// --------------------------------  Field Item: BKP_DR42_D42  ------------------------------------
// SVD Line: 8921

//  <item> SFDITEM_FIELD__BKP_DR42_D42
//    <name> D42 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006CBC) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR42 >> 0) & 0xFFFF), ((BKP_DR42 = (BKP_DR42 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR42  ------------------------------------
// SVD Line: 8912

//  <rtree> SFDITEM_REG__BKP_DR42
//    <name> DR42 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006CBC) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR42 >> 0) & 0xFFFFFFFF), ((BKP_DR42 = (BKP_DR42 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR42_D42 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: BKP_RTCCR  --------------------------------
// SVD Line: 8929

unsigned int BKP_RTCCR __AT (0x40006C2C);



// --------------------------------  Field Item: BKP_RTCCR_CAL  -----------------------------------
// SVD Line: 8939

//  <item> SFDITEM_FIELD__BKP_RTCCR_CAL
//    <name> CAL </name>
//    <rw> 
//    <i> [Bits 6..0] RW (@ 0x40006C2C) Calibration value </i>
//    <edit> 
//      <loc> ( (unsigned char)((BKP_RTCCR >> 0) & 0x7F), ((BKP_RTCCR = (BKP_RTCCR & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: BKP_RTCCR_CCO  -----------------------------------
// SVD Line: 8945

//  <item> SFDITEM_FIELD__BKP_RTCCR_CCO
//    <name> CCO </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40006C2C) Calibration Clock Output </i>
//    <check> 
//      <loc> ( (unsigned int) BKP_RTCCR ) </loc>
//      <o.7..7> CCO
//    </check>
//  </item>
//  


// -------------------------------  Field Item: BKP_RTCCR_ASOE  -----------------------------------
// SVD Line: 8951

//  <item> SFDITEM_FIELD__BKP_RTCCR_ASOE
//    <name> ASOE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40006C2C) Alarm or second output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) BKP_RTCCR ) </loc>
//      <o.8..8> ASOE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: BKP_RTCCR_ASOS  -----------------------------------
// SVD Line: 8958

//  <item> SFDITEM_FIELD__BKP_RTCCR_ASOS
//    <name> ASOS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40006C2C) Alarm or second output  selection </i>
//    <check> 
//      <loc> ( (unsigned int) BKP_RTCCR ) </loc>
//      <o.9..9> ASOS
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: BKP_RTCCR  -----------------------------------
// SVD Line: 8929

//  <rtree> SFDITEM_REG__BKP_RTCCR
//    <name> RTCCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C2C) RTC clock calibration register  (BKP_RTCCR) </i>
//    <loc> ( (unsigned int)((BKP_RTCCR >> 0) & 0xFFFFFFFF), ((BKP_RTCCR = (BKP_RTCCR & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_RTCCR_CAL </item>
//    <item> SFDITEM_FIELD__BKP_RTCCR_CCO </item>
//    <item> SFDITEM_FIELD__BKP_RTCCR_ASOE </item>
//    <item> SFDITEM_FIELD__BKP_RTCCR_ASOS </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: BKP_CR  ---------------------------------
// SVD Line: 8967

unsigned int BKP_CR __AT (0x40006C30);



// ---------------------------------  Field Item: BKP_CR_TPE  -------------------------------------
// SVD Line: 8977

//  <item> SFDITEM_FIELD__BKP_CR_TPE
//    <name> TPE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40006C30) Tamper pin enable </i>
//    <check> 
//      <loc> ( (unsigned int) BKP_CR ) </loc>
//      <o.0..0> TPE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: BKP_CR_TPAL  ------------------------------------
// SVD Line: 8983

//  <item> SFDITEM_FIELD__BKP_CR_TPAL
//    <name> TPAL </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40006C30) Tamper pin active level </i>
//    <check> 
//      <loc> ( (unsigned int) BKP_CR ) </loc>
//      <o.1..1> TPAL
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: BKP_CR  -------------------------------------
// SVD Line: 8967

//  <rtree> SFDITEM_REG__BKP_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C30) Backup control register  (BKP_CR) </i>
//    <loc> ( (unsigned int)((BKP_CR >> 0) & 0xFFFFFFFF), ((BKP_CR = (BKP_CR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_CR_TPE </item>
//    <item> SFDITEM_FIELD__BKP_CR_TPAL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_CSR  ---------------------------------
// SVD Line: 8991

unsigned int BKP_CSR __AT (0x40006C34);



// ---------------------------------  Field Item: BKP_CSR_CTE  ------------------------------------
// SVD Line: 9000

//  <item> SFDITEM_FIELD__BKP_CSR_CTE
//    <name> CTE </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40006C34) Clear Tamper event </i>
//    <check> 
//      <loc> ( (unsigned int) BKP_CSR ) </loc>
//      <o.0..0> CTE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: BKP_CSR_CTI  ------------------------------------
// SVD Line: 9007

//  <item> SFDITEM_FIELD__BKP_CSR_CTI
//    <name> CTI </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40006C34) Clear Tamper Interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) BKP_CSR ) </loc>
//      <o.1..1> CTI
//    </check>
//  </item>
//  


// --------------------------------  Field Item: BKP_CSR_TPIE  ------------------------------------
// SVD Line: 9014

//  <item> SFDITEM_FIELD__BKP_CSR_TPIE
//    <name> TPIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40006C34) Tamper Pin interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) BKP_CSR ) </loc>
//      <o.2..2> TPIE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: BKP_CSR_TEF  ------------------------------------
// SVD Line: 9022

//  <item> SFDITEM_FIELD__BKP_CSR_TEF
//    <name> TEF </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40006C34) Tamper Event Flag </i>
//    <check> 
//      <loc> ( (unsigned int) BKP_CSR ) </loc>
//      <o.8..8> TEF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: BKP_CSR_TIF  ------------------------------------
// SVD Line: 9029

//  <item> SFDITEM_FIELD__BKP_CSR_TIF
//    <name> TIF </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40006C34) Tamper Interrupt Flag </i>
//    <check> 
//      <loc> ( (unsigned int) BKP_CSR ) </loc>
//      <o.9..9> TIF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: BKP_CSR  ------------------------------------
// SVD Line: 8991

//  <rtree> SFDITEM_REG__BKP_CSR
//    <name> CSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C34) BKP_CSR control/status register  (BKP_CSR) </i>
//    <loc> ( (unsigned int)((BKP_CSR >> 0) & 0xFFFFFFFF), ((BKP_CSR = (BKP_CSR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_CSR_CTE </item>
//    <item> SFDITEM_FIELD__BKP_CSR_CTI </item>
//    <item> SFDITEM_FIELD__BKP_CSR_TPIE </item>
//    <item> SFDITEM_FIELD__BKP_CSR_TEF </item>
//    <item> SFDITEM_FIELD__BKP_CSR_TIF </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: BKP  --------------------------------------
// SVD Line: 8204

//  <view> BKP
//    <name> BKP </name>
//    <item> SFDITEM_REG__BKP_DR1 </item>
//    <item> SFDITEM_REG__BKP_DR2 </item>
//    <item> SFDITEM_REG__BKP_DR3 </item>
//    <item> SFDITEM_REG__BKP_DR4 </item>
//    <item> SFDITEM_REG__BKP_DR5 </item>
//    <item> SFDITEM_REG__BKP_DR6 </item>
//    <item> SFDITEM_REG__BKP_DR7 </item>
//    <item> SFDITEM_REG__BKP_DR8 </item>
//    <item> SFDITEM_REG__BKP_DR9 </item>
//    <item> SFDITEM_REG__BKP_DR10 </item>
//    <item> SFDITEM_REG__BKP_DR11 </item>
//    <item> SFDITEM_REG__BKP_DR12 </item>
//    <item> SFDITEM_REG__BKP_DR13 </item>
//    <item> SFDITEM_REG__BKP_DR14 </item>
//    <item> SFDITEM_REG__BKP_DR15 </item>
//    <item> SFDITEM_REG__BKP_DR16 </item>
//    <item> SFDITEM_REG__BKP_DR17 </item>
//    <item> SFDITEM_REG__BKP_DR18 </item>
//    <item> SFDITEM_REG__BKP_DR19 </item>
//    <item> SFDITEM_REG__BKP_DR20 </item>
//    <item> SFDITEM_REG__BKP_DR21 </item>
//    <item> SFDITEM_REG__BKP_DR22 </item>
//    <item> SFDITEM_REG__BKP_DR23 </item>
//    <item> SFDITEM_REG__BKP_DR24 </item>
//    <item> SFDITEM_REG__BKP_DR25 </item>
//    <item> SFDITEM_REG__BKP_DR26 </item>
//    <item> SFDITEM_REG__BKP_DR27 </item>
//    <item> SFDITEM_REG__BKP_DR28 </item>
//    <item> SFDITEM_REG__BKP_DR29 </item>
//    <item> SFDITEM_REG__BKP_DR30 </item>
//    <item> SFDITEM_REG__BKP_DR31 </item>
//    <item> SFDITEM_REG__BKP_DR32 </item>
//    <item> SFDITEM_REG__BKP_DR33 </item>
//    <item> SFDITEM_REG__BKP_DR34 </item>
//    <item> SFDITEM_REG__BKP_DR35 </item>
//    <item> SFDITEM_REG__BKP_DR36 </item>
//    <item> SFDITEM_REG__BKP_DR37 </item>
//    <item> SFDITEM_REG__BKP_DR38 </item>
//    <item> SFDITEM_REG__BKP_DR39 </item>
//    <item> SFDITEM_REG__BKP_DR40 </item>
//    <item> SFDITEM_REG__BKP_DR41 </item>
//    <item> SFDITEM_REG__BKP_DR42 </item>
//    <item> SFDITEM_REG__BKP_RTCCR </item>
//    <item> SFDITEM_REG__BKP_CR </item>
//    <item> SFDITEM_REG__BKP_CSR </item>
//  </view>
//  


// ----------------------------  Register Item Address: NVIC_ICTR  --------------------------------
// SVD Line: 9040

unsigned int NVIC_ICTR __AT (0xE000E004);



// ----------------------------  Field Item: NVIC_ICTR_INTLINESNUM  -------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_ICTR_INTLINESNUM
//    <name> INTLINESNUM </name>
//    <r> 
//    <i> [Bits 3..0] RO (@ 0xE000E004) Total number of interrupt lines in groups </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_ICTR >> 0) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_ICTR  -----------------------------------
// SVD Line: 9040

//  <rtree> SFDITEM_REG__NVIC_ICTR
//    <name> ICTR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0xE000E004) Interrupt Controller Type Register </i>
//    <loc> ( (unsigned int)((NVIC_ICTR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__NVIC_ICTR_INTLINESNUM </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_STIR  --------------------------------
// SVD Line: 9040

unsigned int NVIC_STIR __AT (0xE000EF00);



// -------------------------------  Field Item: NVIC_STIR_INTID  ----------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_STIR_INTID
//    <name> INTID </name>
//    <w> 
//    <i> [Bits 8..0] WO (@ 0xE000EF00) interrupt to be triggered </i>
//    <edit> 
//      <loc> ( (unsigned short)((NVIC_STIR >> 0) & 0x0), ((NVIC_STIR = (NVIC_STIR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_STIR  -----------------------------------
// SVD Line: 9040

//  <rtree> SFDITEM_REG__NVIC_STIR
//    <name> STIR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0xE000EF00) Software Triggered Interrupt Register </i>
//    <loc> ( (unsigned int)((NVIC_STIR >> 0) & 0xFFFFFFFF), ((NVIC_STIR = (NVIC_STIR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_STIR_INTID </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_ISER0  -------------------------------
// SVD Line: 9040

unsigned int NVIC_ISER0 __AT (0xE000E100);



// ------------------------------  Field Item: NVIC_ISER0_SETENA  ---------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_ISER0_SETENA
//    <name> SETENA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E100) SETENA </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_ISER0 >> 0) & 0xFFFFFFFF), ((NVIC_ISER0 = (NVIC_ISER0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_ISER0  -----------------------------------
// SVD Line: 9040

//  <rtree> SFDITEM_REG__NVIC_ISER0
//    <name> ISER0 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E100) Interrupt Set-Enable Register </i>
//    <loc> ( (unsigned int)((NVIC_ISER0 >> 0) & 0xFFFFFFFF), ((NVIC_ISER0 = (NVIC_ISER0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_ISER0_SETENA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_ISER1  -------------------------------
// SVD Line: 9040

unsigned int NVIC_ISER1 __AT (0xE000E104);



// ------------------------------  Field Item: NVIC_ISER1_SETENA  ---------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_ISER1_SETENA
//    <name> SETENA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E104) SETENA </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_ISER1 >> 0) & 0xFFFFFFFF), ((NVIC_ISER1 = (NVIC_ISER1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_ISER1  -----------------------------------
// SVD Line: 9040

//  <rtree> SFDITEM_REG__NVIC_ISER1
//    <name> ISER1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E104) Interrupt Set-Enable Register </i>
//    <loc> ( (unsigned int)((NVIC_ISER1 >> 0) & 0xFFFFFFFF), ((NVIC_ISER1 = (NVIC_ISER1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_ISER1_SETENA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_ICER0  -------------------------------
// SVD Line: 9040

unsigned int NVIC_ICER0 __AT (0xE000E180);



// ------------------------------  Field Item: NVIC_ICER0_CLRENA  ---------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_ICER0_CLRENA
//    <name> CLRENA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E180) CLRENA </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_ICER0 >> 0) & 0xFFFFFFFF), ((NVIC_ICER0 = (NVIC_ICER0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_ICER0  -----------------------------------
// SVD Line: 9040

//  <rtree> SFDITEM_REG__NVIC_ICER0
//    <name> ICER0 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E180) Interrupt Clear-Enable Register </i>
//    <loc> ( (unsigned int)((NVIC_ICER0 >> 0) & 0xFFFFFFFF), ((NVIC_ICER0 = (NVIC_ICER0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_ICER0_CLRENA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_ICER1  -------------------------------
// SVD Line: 9040

unsigned int NVIC_ICER1 __AT (0xE000E184);



// ------------------------------  Field Item: NVIC_ICER1_CLRENA  ---------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_ICER1_CLRENA
//    <name> CLRENA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E184) CLRENA </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_ICER1 >> 0) & 0xFFFFFFFF), ((NVIC_ICER1 = (NVIC_ICER1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_ICER1  -----------------------------------
// SVD Line: 9040

//  <rtree> SFDITEM_REG__NVIC_ICER1
//    <name> ICER1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E184) Interrupt Clear-Enable Register </i>
//    <loc> ( (unsigned int)((NVIC_ICER1 >> 0) & 0xFFFFFFFF), ((NVIC_ICER1 = (NVIC_ICER1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_ICER1_CLRENA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_ISPR0  -------------------------------
// SVD Line: 9040

unsigned int NVIC_ISPR0 __AT (0xE000E200);



// -----------------------------  Field Item: NVIC_ISPR0_SETPEND  ---------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_ISPR0_SETPEND
//    <name> SETPEND </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E200) SETPEND </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_ISPR0 >> 0) & 0xFFFFFFFF), ((NVIC_ISPR0 = (NVIC_ISPR0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_ISPR0  -----------------------------------
// SVD Line: 9040

//  <rtree> SFDITEM_REG__NVIC_ISPR0
//    <name> ISPR0 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E200) Interrupt Set-Pending Register </i>
//    <loc> ( (unsigned int)((NVIC_ISPR0 >> 0) & 0xFFFFFFFF), ((NVIC_ISPR0 = (NVIC_ISPR0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_ISPR0_SETPEND </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_ISPR1  -------------------------------
// SVD Line: 9040

unsigned int NVIC_ISPR1 __AT (0xE000E204);



// -----------------------------  Field Item: NVIC_ISPR1_SETPEND  ---------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_ISPR1_SETPEND
//    <name> SETPEND </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E204) SETPEND </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_ISPR1 >> 0) & 0xFFFFFFFF), ((NVIC_ISPR1 = (NVIC_ISPR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_ISPR1  -----------------------------------
// SVD Line: 9040

//  <rtree> SFDITEM_REG__NVIC_ISPR1
//    <name> ISPR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E204) Interrupt Set-Pending Register </i>
//    <loc> ( (unsigned int)((NVIC_ISPR1 >> 0) & 0xFFFFFFFF), ((NVIC_ISPR1 = (NVIC_ISPR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_ISPR1_SETPEND </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_ICPR0  -------------------------------
// SVD Line: 9040

unsigned int NVIC_ICPR0 __AT (0xE000E280);



// -----------------------------  Field Item: NVIC_ICPR0_CLRPEND  ---------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_ICPR0_CLRPEND
//    <name> CLRPEND </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E280) CLRPEND </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_ICPR0 >> 0) & 0xFFFFFFFF), ((NVIC_ICPR0 = (NVIC_ICPR0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_ICPR0  -----------------------------------
// SVD Line: 9040

//  <rtree> SFDITEM_REG__NVIC_ICPR0
//    <name> ICPR0 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E280) Interrupt Clear-Pending Register </i>
//    <loc> ( (unsigned int)((NVIC_ICPR0 >> 0) & 0xFFFFFFFF), ((NVIC_ICPR0 = (NVIC_ICPR0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_ICPR0_CLRPEND </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_ICPR1  -------------------------------
// SVD Line: 9040

unsigned int NVIC_ICPR1 __AT (0xE000E284);



// -----------------------------  Field Item: NVIC_ICPR1_CLRPEND  ---------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_ICPR1_CLRPEND
//    <name> CLRPEND </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E284) CLRPEND </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_ICPR1 >> 0) & 0xFFFFFFFF), ((NVIC_ICPR1 = (NVIC_ICPR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_ICPR1  -----------------------------------
// SVD Line: 9040

//  <rtree> SFDITEM_REG__NVIC_ICPR1
//    <name> ICPR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E284) Interrupt Clear-Pending Register </i>
//    <loc> ( (unsigned int)((NVIC_ICPR1 >> 0) & 0xFFFFFFFF), ((NVIC_ICPR1 = (NVIC_ICPR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_ICPR1_CLRPEND </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IABR0  -------------------------------
// SVD Line: 9040

unsigned int NVIC_IABR0 __AT (0xE000E300);



// ------------------------------  Field Item: NVIC_IABR0_ACTIVE  ---------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IABR0_ACTIVE
//    <name> ACTIVE </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0xE000E300) ACTIVE </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_IABR0 >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_IABR0  -----------------------------------
// SVD Line: 9040

//  <rtree> SFDITEM_REG__NVIC_IABR0
//    <name> IABR0 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0xE000E300) Interrupt Active Bit Register </i>
//    <loc> ( (unsigned int)((NVIC_IABR0 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__NVIC_IABR0_ACTIVE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IABR1  -------------------------------
// SVD Line: 9040

unsigned int NVIC_IABR1 __AT (0xE000E304);



// ------------------------------  Field Item: NVIC_IABR1_ACTIVE  ---------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IABR1_ACTIVE
//    <name> ACTIVE </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0xE000E304) ACTIVE </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_IABR1 >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_IABR1  -----------------------------------
// SVD Line: 9040

//  <rtree> SFDITEM_REG__NVIC_IABR1
//    <name> IABR1 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0xE000E304) Interrupt Active Bit Register </i>
//    <loc> ( (unsigned int)((NVIC_IABR1 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__NVIC_IABR1_ACTIVE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR0  --------------------------------
// SVD Line: 9040

unsigned int NVIC_IPR0 __AT (0xE000E400);



// ------------------------------  Field Item: NVIC_IPR0_IPR_N0  ----------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR0_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E400) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR0 >> 0) & 0xFF), ((NVIC_IPR0 = (NVIC_IPR0 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR0_IPR_N1  ----------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR0_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E400) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR0 >> 8) & 0xFF), ((NVIC_IPR0 = (NVIC_IPR0 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR0_IPR_N2  ----------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR0_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E400) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR0 >> 16) & 0xFF), ((NVIC_IPR0 = (NVIC_IPR0 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR0_IPR_N3  ----------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR0_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E400) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR0 >> 24) & 0xFF), ((NVIC_IPR0 = (NVIC_IPR0 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR0  -----------------------------------
// SVD Line: 9040

//  <rtree> SFDITEM_REG__NVIC_IPR0
//    <name> IPR0 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E400) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR0 >> 0) & 0xFFFFFFFF), ((NVIC_IPR0 = (NVIC_IPR0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR0_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR0_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR0_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR0_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR1  --------------------------------
// SVD Line: 9040

unsigned int NVIC_IPR1 __AT (0xE000E404);



// ------------------------------  Field Item: NVIC_IPR1_IPR_N0  ----------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR1_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E404) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR1 >> 0) & 0xFF), ((NVIC_IPR1 = (NVIC_IPR1 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR1_IPR_N1  ----------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR1_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E404) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR1 >> 8) & 0xFF), ((NVIC_IPR1 = (NVIC_IPR1 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR1_IPR_N2  ----------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR1_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E404) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR1 >> 16) & 0xFF), ((NVIC_IPR1 = (NVIC_IPR1 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR1_IPR_N3  ----------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR1_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E404) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR1 >> 24) & 0xFF), ((NVIC_IPR1 = (NVIC_IPR1 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR1  -----------------------------------
// SVD Line: 9040

//  <rtree> SFDITEM_REG__NVIC_IPR1
//    <name> IPR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E404) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR1 >> 0) & 0xFFFFFFFF), ((NVIC_IPR1 = (NVIC_IPR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR1_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR1_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR1_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR1_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR2  --------------------------------
// SVD Line: 9040

unsigned int NVIC_IPR2 __AT (0xE000E408);



// ------------------------------  Field Item: NVIC_IPR2_IPR_N0  ----------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR2_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E408) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR2 >> 0) & 0xFF), ((NVIC_IPR2 = (NVIC_IPR2 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR2_IPR_N1  ----------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR2_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E408) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR2 >> 8) & 0xFF), ((NVIC_IPR2 = (NVIC_IPR2 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR2_IPR_N2  ----------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR2_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E408) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR2 >> 16) & 0xFF), ((NVIC_IPR2 = (NVIC_IPR2 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR2_IPR_N3  ----------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR2_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E408) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR2 >> 24) & 0xFF), ((NVIC_IPR2 = (NVIC_IPR2 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR2  -----------------------------------
// SVD Line: 9040

//  <rtree> SFDITEM_REG__NVIC_IPR2
//    <name> IPR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E408) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR2 >> 0) & 0xFFFFFFFF), ((NVIC_IPR2 = (NVIC_IPR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR2_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR2_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR2_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR2_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR3  --------------------------------
// SVD Line: 9040

unsigned int NVIC_IPR3 __AT (0xE000E40C);



// ------------------------------  Field Item: NVIC_IPR3_IPR_N0  ----------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR3_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E40C) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR3 >> 0) & 0xFF), ((NVIC_IPR3 = (NVIC_IPR3 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR3_IPR_N1  ----------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR3_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E40C) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR3 >> 8) & 0xFF), ((NVIC_IPR3 = (NVIC_IPR3 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR3_IPR_N2  ----------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR3_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E40C) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR3 >> 16) & 0xFF), ((NVIC_IPR3 = (NVIC_IPR3 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR3_IPR_N3  ----------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR3_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E40C) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR3 >> 24) & 0xFF), ((NVIC_IPR3 = (NVIC_IPR3 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR3  -----------------------------------
// SVD Line: 9040

//  <rtree> SFDITEM_REG__NVIC_IPR3
//    <name> IPR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E40C) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR3 >> 0) & 0xFFFFFFFF), ((NVIC_IPR3 = (NVIC_IPR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR3_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR3_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR3_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR3_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR4  --------------------------------
// SVD Line: 9040

unsigned int NVIC_IPR4 __AT (0xE000E410);



// ------------------------------  Field Item: NVIC_IPR4_IPR_N0  ----------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR4_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E410) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR4 >> 0) & 0xFF), ((NVIC_IPR4 = (NVIC_IPR4 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR4_IPR_N1  ----------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR4_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E410) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR4 >> 8) & 0xFF), ((NVIC_IPR4 = (NVIC_IPR4 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR4_IPR_N2  ----------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR4_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E410) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR4 >> 16) & 0xFF), ((NVIC_IPR4 = (NVIC_IPR4 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR4_IPR_N3  ----------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR4_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E410) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR4 >> 24) & 0xFF), ((NVIC_IPR4 = (NVIC_IPR4 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR4  -----------------------------------
// SVD Line: 9040

//  <rtree> SFDITEM_REG__NVIC_IPR4
//    <name> IPR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E410) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR4 >> 0) & 0xFFFFFFFF), ((NVIC_IPR4 = (NVIC_IPR4 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR4_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR4_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR4_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR4_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR5  --------------------------------
// SVD Line: 9040

unsigned int NVIC_IPR5 __AT (0xE000E414);



// ------------------------------  Field Item: NVIC_IPR5_IPR_N0  ----------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR5_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E414) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR5 >> 0) & 0xFF), ((NVIC_IPR5 = (NVIC_IPR5 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR5_IPR_N1  ----------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR5_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E414) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR5 >> 8) & 0xFF), ((NVIC_IPR5 = (NVIC_IPR5 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR5_IPR_N2  ----------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR5_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E414) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR5 >> 16) & 0xFF), ((NVIC_IPR5 = (NVIC_IPR5 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR5_IPR_N3  ----------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR5_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E414) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR5 >> 24) & 0xFF), ((NVIC_IPR5 = (NVIC_IPR5 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR5  -----------------------------------
// SVD Line: 9040

//  <rtree> SFDITEM_REG__NVIC_IPR5
//    <name> IPR5 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E414) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR5 >> 0) & 0xFFFFFFFF), ((NVIC_IPR5 = (NVIC_IPR5 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR5_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR5_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR5_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR5_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR6  --------------------------------
// SVD Line: 9040

unsigned int NVIC_IPR6 __AT (0xE000E418);



// ------------------------------  Field Item: NVIC_IPR6_IPR_N0  ----------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR6_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E418) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR6 >> 0) & 0xFF), ((NVIC_IPR6 = (NVIC_IPR6 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR6_IPR_N1  ----------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR6_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E418) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR6 >> 8) & 0xFF), ((NVIC_IPR6 = (NVIC_IPR6 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR6_IPR_N2  ----------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR6_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E418) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR6 >> 16) & 0xFF), ((NVIC_IPR6 = (NVIC_IPR6 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR6_IPR_N3  ----------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR6_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E418) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR6 >> 24) & 0xFF), ((NVIC_IPR6 = (NVIC_IPR6 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR6  -----------------------------------
// SVD Line: 9040

//  <rtree> SFDITEM_REG__NVIC_IPR6
//    <name> IPR6 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E418) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR6 >> 0) & 0xFFFFFFFF), ((NVIC_IPR6 = (NVIC_IPR6 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR6_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR6_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR6_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR6_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR7  --------------------------------
// SVD Line: 9040

unsigned int NVIC_IPR7 __AT (0xE000E41C);



// ------------------------------  Field Item: NVIC_IPR7_IPR_N0  ----------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR7_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E41C) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR7 >> 0) & 0xFF), ((NVIC_IPR7 = (NVIC_IPR7 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR7_IPR_N1  ----------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR7_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E41C) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR7 >> 8) & 0xFF), ((NVIC_IPR7 = (NVIC_IPR7 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR7_IPR_N2  ----------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR7_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E41C) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR7 >> 16) & 0xFF), ((NVIC_IPR7 = (NVIC_IPR7 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR7_IPR_N3  ----------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR7_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E41C) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR7 >> 24) & 0xFF), ((NVIC_IPR7 = (NVIC_IPR7 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR7  -----------------------------------
// SVD Line: 9040

//  <rtree> SFDITEM_REG__NVIC_IPR7
//    <name> IPR7 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E41C) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR7 >> 0) & 0xFFFFFFFF), ((NVIC_IPR7 = (NVIC_IPR7 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR7_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR7_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR7_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR7_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR8  --------------------------------
// SVD Line: 9040

unsigned int NVIC_IPR8 __AT (0xE000E420);



// ------------------------------  Field Item: NVIC_IPR8_IPR_N0  ----------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR8_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E420) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR8 >> 0) & 0xFF), ((NVIC_IPR8 = (NVIC_IPR8 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR8_IPR_N1  ----------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR8_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E420) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR8 >> 8) & 0xFF), ((NVIC_IPR8 = (NVIC_IPR8 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR8_IPR_N2  ----------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR8_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E420) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR8 >> 16) & 0xFF), ((NVIC_IPR8 = (NVIC_IPR8 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR8_IPR_N3  ----------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR8_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E420) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR8 >> 24) & 0xFF), ((NVIC_IPR8 = (NVIC_IPR8 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR8  -----------------------------------
// SVD Line: 9040

//  <rtree> SFDITEM_REG__NVIC_IPR8
//    <name> IPR8 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E420) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR8 >> 0) & 0xFFFFFFFF), ((NVIC_IPR8 = (NVIC_IPR8 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR8_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR8_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR8_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR8_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR9  --------------------------------
// SVD Line: 9040

unsigned int NVIC_IPR9 __AT (0xE000E424);



// ------------------------------  Field Item: NVIC_IPR9_IPR_N0  ----------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR9_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E424) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR9 >> 0) & 0xFF), ((NVIC_IPR9 = (NVIC_IPR9 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR9_IPR_N1  ----------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR9_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E424) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR9 >> 8) & 0xFF), ((NVIC_IPR9 = (NVIC_IPR9 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR9_IPR_N2  ----------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR9_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E424) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR9 >> 16) & 0xFF), ((NVIC_IPR9 = (NVIC_IPR9 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR9_IPR_N3  ----------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR9_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E424) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR9 >> 24) & 0xFF), ((NVIC_IPR9 = (NVIC_IPR9 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR9  -----------------------------------
// SVD Line: 9040

//  <rtree> SFDITEM_REG__NVIC_IPR9
//    <name> IPR9 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E424) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR9 >> 0) & 0xFFFFFFFF), ((NVIC_IPR9 = (NVIC_IPR9 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR9_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR9_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR9_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR9_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR10  -------------------------------
// SVD Line: 9040

unsigned int NVIC_IPR10 __AT (0xE000E428);



// ------------------------------  Field Item: NVIC_IPR10_IPR_N0  ---------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR10_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E428) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR10 >> 0) & 0xFF), ((NVIC_IPR10 = (NVIC_IPR10 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR10_IPR_N1  ---------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR10_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E428) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR10 >> 8) & 0xFF), ((NVIC_IPR10 = (NVIC_IPR10 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR10_IPR_N2  ---------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR10_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E428) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR10 >> 16) & 0xFF), ((NVIC_IPR10 = (NVIC_IPR10 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR10_IPR_N3  ---------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR10_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E428) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR10 >> 24) & 0xFF), ((NVIC_IPR10 = (NVIC_IPR10 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_IPR10  -----------------------------------
// SVD Line: 9040

//  <rtree> SFDITEM_REG__NVIC_IPR10
//    <name> IPR10 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E428) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR10 >> 0) & 0xFFFFFFFF), ((NVIC_IPR10 = (NVIC_IPR10 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR10_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR10_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR10_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR10_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR11  -------------------------------
// SVD Line: 9040

unsigned int NVIC_IPR11 __AT (0xE000E42C);



// ------------------------------  Field Item: NVIC_IPR11_IPR_N0  ---------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR11_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E42C) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR11 >> 0) & 0xFF), ((NVIC_IPR11 = (NVIC_IPR11 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR11_IPR_N1  ---------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR11_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E42C) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR11 >> 8) & 0xFF), ((NVIC_IPR11 = (NVIC_IPR11 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR11_IPR_N2  ---------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR11_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E42C) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR11 >> 16) & 0xFF), ((NVIC_IPR11 = (NVIC_IPR11 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR11_IPR_N3  ---------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR11_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E42C) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR11 >> 24) & 0xFF), ((NVIC_IPR11 = (NVIC_IPR11 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_IPR11  -----------------------------------
// SVD Line: 9040

//  <rtree> SFDITEM_REG__NVIC_IPR11
//    <name> IPR11 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E42C) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR11 >> 0) & 0xFFFFFFFF), ((NVIC_IPR11 = (NVIC_IPR11 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR11_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR11_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR11_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR11_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR12  -------------------------------
// SVD Line: 9040

unsigned int NVIC_IPR12 __AT (0xE000E430);



// ------------------------------  Field Item: NVIC_IPR12_IPR_N0  ---------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR12_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E430) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR12 >> 0) & 0xFF), ((NVIC_IPR12 = (NVIC_IPR12 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR12_IPR_N1  ---------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR12_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E430) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR12 >> 8) & 0xFF), ((NVIC_IPR12 = (NVIC_IPR12 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR12_IPR_N2  ---------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR12_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E430) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR12 >> 16) & 0xFF), ((NVIC_IPR12 = (NVIC_IPR12 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR12_IPR_N3  ---------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR12_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E430) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR12 >> 24) & 0xFF), ((NVIC_IPR12 = (NVIC_IPR12 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_IPR12  -----------------------------------
// SVD Line: 9040

//  <rtree> SFDITEM_REG__NVIC_IPR12
//    <name> IPR12 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E430) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR12 >> 0) & 0xFFFFFFFF), ((NVIC_IPR12 = (NVIC_IPR12 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR12_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR12_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR12_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR12_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR13  -------------------------------
// SVD Line: 9040

unsigned int NVIC_IPR13 __AT (0xE000E434);



// ------------------------------  Field Item: NVIC_IPR13_IPR_N0  ---------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR13_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E434) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR13 >> 0) & 0xFF), ((NVIC_IPR13 = (NVIC_IPR13 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR13_IPR_N1  ---------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR13_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E434) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR13 >> 8) & 0xFF), ((NVIC_IPR13 = (NVIC_IPR13 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR13_IPR_N2  ---------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR13_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E434) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR13 >> 16) & 0xFF), ((NVIC_IPR13 = (NVIC_IPR13 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR13_IPR_N3  ---------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR13_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E434) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR13 >> 24) & 0xFF), ((NVIC_IPR13 = (NVIC_IPR13 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_IPR13  -----------------------------------
// SVD Line: 9040

//  <rtree> SFDITEM_REG__NVIC_IPR13
//    <name> IPR13 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E434) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR13 >> 0) & 0xFFFFFFFF), ((NVIC_IPR13 = (NVIC_IPR13 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR13_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR13_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR13_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR13_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR14  -------------------------------
// SVD Line: 9040

unsigned int NVIC_IPR14 __AT (0xE000E438);



// ------------------------------  Field Item: NVIC_IPR14_IPR_N0  ---------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR14_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E438) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR14 >> 0) & 0xFF), ((NVIC_IPR14 = (NVIC_IPR14 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR14_IPR_N1  ---------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR14_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E438) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR14 >> 8) & 0xFF), ((NVIC_IPR14 = (NVIC_IPR14 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR14_IPR_N2  ---------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR14_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E438) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR14 >> 16) & 0xFF), ((NVIC_IPR14 = (NVIC_IPR14 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR14_IPR_N3  ---------------------------------
// SVD Line: 9040

//  <item> SFDITEM_FIELD__NVIC_IPR14_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E438) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR14 >> 24) & 0xFF), ((NVIC_IPR14 = (NVIC_IPR14 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_IPR14  -----------------------------------
// SVD Line: 9040

//  <rtree> SFDITEM_REG__NVIC_IPR14
//    <name> IPR14 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E438) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR14 >> 0) & 0xFFFFFFFF), ((NVIC_IPR14 = (NVIC_IPR14 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR14_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR14_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR14_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR14_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: NVIC  -------------------------------------
// SVD Line: 9040

//  <view> NVIC
//    <name> NVIC </name>
//    <item> SFDITEM_REG__NVIC_ICTR </item>
//    <item> SFDITEM_REG__NVIC_STIR </item>
//    <item> SFDITEM_REG__NVIC_ISER0 </item>
//    <item> SFDITEM_REG__NVIC_ISER1 </item>
//    <item> SFDITEM_REG__NVIC_ICER0 </item>
//    <item> SFDITEM_REG__NVIC_ICER1 </item>
//    <item> SFDITEM_REG__NVIC_ISPR0 </item>
//    <item> SFDITEM_REG__NVIC_ISPR1 </item>
//    <item> SFDITEM_REG__NVIC_ICPR0 </item>
//    <item> SFDITEM_REG__NVIC_ICPR1 </item>
//    <item> SFDITEM_REG__NVIC_IABR0 </item>
//    <item> SFDITEM_REG__NVIC_IABR1 </item>
//    <item> SFDITEM_REG__NVIC_IPR0 </item>
//    <item> SFDITEM_REG__NVIC_IPR1 </item>
//    <item> SFDITEM_REG__NVIC_IPR2 </item>
//    <item> SFDITEM_REG__NVIC_IPR3 </item>
//    <item> SFDITEM_REG__NVIC_IPR4 </item>
//    <item> SFDITEM_REG__NVIC_IPR5 </item>
//    <item> SFDITEM_REG__NVIC_IPR6 </item>
//    <item> SFDITEM_REG__NVIC_IPR7 </item>
//    <item> SFDITEM_REG__NVIC_IPR8 </item>
//    <item> SFDITEM_REG__NVIC_IPR9 </item>
//    <item> SFDITEM_REG__NVIC_IPR10 </item>
//    <item> SFDITEM_REG__NVIC_IPR11 </item>
//    <item> SFDITEM_REG__NVIC_IPR12 </item>
//    <item> SFDITEM_REG__NVIC_IPR13 </item>
//    <item> SFDITEM_REG__NVIC_IPR14 </item>
//  </view>
//  


// ----------------------------   IRQ Num definition: STM32F102xx  --------------------------------
// SVD Line: 4



// ------------------------------------------------------------------------------------------------
// -----                              Interrupt Number Definition                             -----
// ------------------------------------------------------------------------------------------------



// -------------------------  STM32F102xx Specific Interrupt Numbers  -----------------------------

//  <qitem> WWDG_IRQ
//    <name> WWDG </name>
//    <i> Window Watchdog interrupt </i>
//    <loc> 16 </loc>
//  </qitem>
//  
//  <qitem> PVD_IRQ
//    <name> PVD </name>
//    <i> PVD through EXTI line detection  interrupt </i>
//    <loc> 17 </loc>
//  </qitem>
//  
//  <qitem> TAMPER_IRQ
//    <name> TAMPER </name>
//    <i> Tamper interrupt </i>
//    <loc> 18 </loc>
//  </qitem>
//  
//  <qitem> RTC_IRQ
//    <name> RTC </name>
//    <i> RTC global interrupt </i>
//    <loc> 19 </loc>
//  </qitem>
//  
//  <qitem> FLASH_IRQ
//    <name> FLASH </name>
//    <i> Flash global interrupt </i>
//    <loc> 20 </loc>
//  </qitem>
//  
//  <qitem> RCC_IRQ
//    <name> RCC </name>
//    <i> RCC global interrupt </i>
//    <loc> 21 </loc>
//  </qitem>
//  
//  <qitem> EXTI0_IRQ
//    <name> EXTI0 </name>
//    <i> EXTI Line0 interrupt </i>
//    <loc> 22 </loc>
//  </qitem>
//  
//  <qitem> EXTI1_IRQ
//    <name> EXTI1 </name>
//    <i> EXTI Line1 interrupt </i>
//    <loc> 23 </loc>
//  </qitem>
//  
//  <qitem> EXTI2_IRQ
//    <name> EXTI2 </name>
//    <i> EXTI Line2 interrupt </i>
//    <loc> 24 </loc>
//  </qitem>
//  
//  <qitem> EXTI3_IRQ
//    <name> EXTI3 </name>
//    <i> EXTI Line3 interrupt </i>
//    <loc> 25 </loc>
//  </qitem>
//  
//  <qitem> EXTI4_IRQ
//    <name> EXTI4 </name>
//    <i> EXTI Line4 interrupt </i>
//    <loc> 26 </loc>
//  </qitem>
//  
//  <qitem> DMA1_Channel1_IRQ
//    <name> DMA1_Channel1 </name>
//    <i> DMA1 Channel1 global interrupt </i>
//    <loc> 27 </loc>
//  </qitem>
//  
//  <qitem> DMA1_Channel2_IRQ
//    <name> DMA1_Channel2 </name>
//    <i> DMA1 Channel2 global interrupt </i>
//    <loc> 28 </loc>
//  </qitem>
//  
//  <qitem> DMA1_Channel3_IRQ
//    <name> DMA1_Channel3 </name>
//    <i> DMA1 Channel3 global interrupt </i>
//    <loc> 29 </loc>
//  </qitem>
//  
//  <qitem> DMA1_Channel4_IRQ
//    <name> DMA1_Channel4 </name>
//    <i> DMA1 Channel4 global interrupt </i>
//    <loc> 30 </loc>
//  </qitem>
//  
//  <qitem> DMA1_Channel5_IRQ
//    <name> DMA1_Channel5 </name>
//    <i> DMA1 Channel5 global interrupt </i>
//    <loc> 31 </loc>
//  </qitem>
//  
//  <qitem> DMA1_Channel6_IRQ
//    <name> DMA1_Channel6 </name>
//    <i> DMA1 Channel6 global interrupt </i>
//    <loc> 32 </loc>
//  </qitem>
//  
//  <qitem> DMA1_Channel7_IRQ
//    <name> DMA1_Channel7 </name>
//    <i> DMA1 Channel7 global interrupt </i>
//    <loc> 33 </loc>
//  </qitem>
//  
//  <qitem> ADC_IRQ
//    <name> ADC </name>
//    <i> ADC1 global interrupt </i>
//    <loc> 34 </loc>
//  </qitem>
//  
//  <qitem> EXTI9_5_IRQ
//    <name> EXTI9_5 </name>
//    <i> EXTI Line[9:5] interrupts </i>
//    <loc> 39 </loc>
//  </qitem>
//  
//  <qitem> TIM2_IRQ
//    <name> TIM2 </name>
//    <i> TIM2 global interrupt </i>
//    <loc> 44 </loc>
//  </qitem>
//  
//  <qitem> TIM3_IRQ
//    <name> TIM3 </name>
//    <i> TIM3 global interrupt </i>
//    <loc> 45 </loc>
//  </qitem>
//  
//  <qitem> I2C_EV_IRQ
//    <name> I2C_EV </name>
//    <i> I2C event interrupt </i>
//    <loc> 47 </loc>
//  </qitem>
//  
//  <qitem> I2C_ER_IRQ
//    <name> I2C_ER </name>
//    <i> I2C errot interrupt </i>
//    <loc> 48 </loc>
//  </qitem>
//  
//  <qitem> SPI_IRQ
//    <name> SPI </name>
//    <i> SPI global interrupt </i>
//    <loc> 51 </loc>
//  </qitem>
//  
//  <qitem> USART1_IRQ
//    <name> USART1 </name>
//    <i> USART1 global interrupt </i>
//    <loc> 53 </loc>
//  </qitem>
//  
//  <qitem> USART2_IRQ
//    <name> USART2 </name>
//    <i> USART2 global interrupt </i>
//    <loc> 54 </loc>
//  </qitem>
//  
//  <qitem> EXTI15_10_IRQ
//    <name> EXTI15_10 </name>
//    <i> EXTI Line[15:10] interrupts </i>
//    <loc> 56 </loc>
//  </qitem>
//  
//  <qitem> RTCAlarm_IRQ
//    <name> RTCAlarm </name>
//    <i> RTC Alarms through EXTI line  interrupt </i>
//    <loc> 57 </loc>
//  </qitem>
//  
//  <qitem> DMA2_Channel1_IRQ
//    <name> DMA2_Channel1 </name>
//    <i> DMA2 Channel1 global interrupt </i>
//    <loc> 72 </loc>
//  </qitem>
//  
//  <qitem> DMA2_Channel2_IRQ
//    <name> DMA2_Channel2 </name>
//    <i> DMA2 Channel2 global interrupt </i>
//    <loc> 73 </loc>
//  </qitem>
//  
//  <qitem> DMA2_Channel3_IRQ
//    <name> DMA2_Channel3 </name>
//    <i> DMA2 Channel3 global interrupt </i>
//    <loc> 74 </loc>
//  </qitem>
//  
//  <qitem> DMA2_Channel4_5_IRQ
//    <name> DMA2_Channel4_5 </name>
//    <i> DMA2 Channel4 and DMA2 Channel5 global  interrupt </i>
//    <loc> 75 </loc>
//  </qitem>
//  
//  <irqtable> STM32F102xx_IRQTable
//    <name> STM32F102xx Interrupt Table </name>
//    <qitem> WWDG_IRQ </qitem>
//    <qitem> PVD_IRQ </qitem>
//    <qitem> TAMPER_IRQ </qitem>
//    <qitem> RTC_IRQ </qitem>
//    <qitem> FLASH_IRQ </qitem>
//    <qitem> RCC_IRQ </qitem>
//    <qitem> EXTI0_IRQ </qitem>
//    <qitem> EXTI1_IRQ </qitem>
//    <qitem> EXTI2_IRQ </qitem>
//    <qitem> EXTI3_IRQ </qitem>
//    <qitem> EXTI4_IRQ </qitem>
//    <qitem> DMA1_Channel1_IRQ </qitem>
//    <qitem> DMA1_Channel2_IRQ </qitem>
//    <qitem> DMA1_Channel3_IRQ </qitem>
//    <qitem> DMA1_Channel4_IRQ </qitem>
//    <qitem> DMA1_Channel5_IRQ </qitem>
//    <qitem> DMA1_Channel6_IRQ </qitem>
//    <qitem> DMA1_Channel7_IRQ </qitem>
//    <qitem> ADC_IRQ </qitem>
//    <qitem> EXTI9_5_IRQ </qitem>
//    <qitem> TIM2_IRQ </qitem>
//    <qitem> TIM3_IRQ </qitem>
//    <qitem> I2C_EV_IRQ </qitem>
//    <qitem> I2C_ER_IRQ </qitem>
//    <qitem> SPI_IRQ </qitem>
//    <qitem> USART1_IRQ </qitem>
//    <qitem> USART2_IRQ </qitem>
//    <qitem> EXTI15_10_IRQ </qitem>
//    <qitem> RTCAlarm_IRQ </qitem>
//    <qitem> DMA2_Channel1_IRQ </qitem>
//    <qitem> DMA2_Channel2_IRQ </qitem>
//    <qitem> DMA2_Channel3_IRQ </qitem>
//    <qitem> DMA2_Channel4_5_IRQ </qitem>
//  </irqtable>


// -----------------------------------   Menu: STM32F102xx  ---------------------------------------
// SVD Line: 4



// -----------------------------  Peripheral Menu: 'STM32F102xx'  ---------------------------------



// ------------------------------------------------------------------------------------------------
// -----                                       Main Menu                                      -----
// ------------------------------------------------------------------------------------------------

//  <b> ADC
//    <m> ADC1 </m>
//  </b>
//  
//  <b> AFIO
//    <m> AFIO </m>
//  </b>
//  
//  <b> BKP
//    <m> BKP </m>
//  </b>
//  
//  <b> CRC
//    <m> CRC </m>
//  </b>
//  
//  <b> DBG
//    <m> DBG </m>
//  </b>
//  
//  <b> DMA
//    <m> DMA1 </m>
//    <m> DMA2 </m>
//  </b>
//  
//  <b> EXTI
//    <m> EXTI </m>
//  </b>
//  
//  <b> FLASH
//    <m> FLASH </m>
//  </b>
//  
//  <b> GPIO
//    <m> GPIOA </m>
//    <m> GPIOB </m>
//    <m> GPIOC </m>
//    <m> GPIOD </m>
//  </b>
//  
//  <b> I2C
//    <m> I2C1 </m>
//  </b>
//  
//  <b> IWDG
//    <m> IWDG </m>
//  </b>
//  
//  <b> NVIC
//    <m> NVIC </m>
//  </b>
//  
//  <b> PWR
//    <m> PWR </m>
//  </b>
//  
//  <b> RCC
//    <m> RCC </m>
//  </b>
//  
//  <b> RTC
//    <m> RTC </m>
//  </b>
//  
//  <b> SPI
//    <m> SPI1 </m>
//  </b>
//  
//  <b> TIM
//    <m> TIM2 </m>
//    <m> TIM3 </m>
//  </b>
//  
//  <b> USART
//    <m> USART1 </m>
//    <m> USART2 </m>
//  </b>
//  
//  <b> WWDG
//    <m> WWDG </m>
//  </b>
//  
