+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                                              ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; rst_controller|alt_rst_req_sync_uq1                                                                                                                                                                    ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller|alt_rst_sync_uq1                                                                                                                                                                        ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller                                                                                                                                                                                         ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|if0_avl_translator                                                                                                                                                                   ; 1138  ; 5              ; 6            ; 5              ; 1118   ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|d0_avl_translator                                                                                                                                                                    ; 1135  ; 15             ; 3            ; 15             ; 1131   ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0                                                                                                                                                                                      ; 1127  ; 0              ; 1            ; 0              ; 1118   ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|read_compare_inst|written_data_fifo|scfifo_inst|auto_generated|dpfifo|wr_ptr                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|read_compare_inst|written_data_fifo|scfifo_inst|auto_generated|dpfifo|rd_ptr_count                                                                                              ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|read_compare_inst|written_data_fifo|scfifo_inst|auto_generated|dpfifo|FIFOram|altsyncram1                                                                                       ; 590   ; 0              ; 0            ; 0              ; 576    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|read_compare_inst|written_data_fifo|scfifo_inst|auto_generated|dpfifo|FIFOram                                                                                                   ; 590   ; 0              ; 0            ; 0              ; 576    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|read_compare_inst|written_data_fifo|scfifo_inst|auto_generated|dpfifo|fifo_state|count_usedw                                                                                    ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|read_compare_inst|written_data_fifo|scfifo_inst|auto_generated|dpfifo|fifo_state                                                                                                ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|read_compare_inst|written_data_fifo|scfifo_inst|auto_generated|dpfifo                                                                                                           ; 581   ; 0              ; 0            ; 0              ; 583    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|read_compare_inst|written_data_fifo|scfifo_inst|auto_generated                                                                                                                  ; 581   ; 0              ; 0            ; 0              ; 579    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|read_compare_inst|written_data_fifo                                                                                                                                             ; 580   ; 0              ; 0            ; 0              ; 578    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|read_compare_inst                                                                                                                                                               ; 1093  ; 1              ; 0            ; 1              ; 514    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|avalon_traffic_gen_inst|be_fifo_gen.avalon_traffic_be_fifo|scfifo_inst|auto_generated|dpfifo|wr_ptr                                                                             ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|avalon_traffic_gen_inst|be_fifo_gen.avalon_traffic_be_fifo|scfifo_inst|auto_generated|dpfifo|usedw_counter                                                                      ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|avalon_traffic_gen_inst|be_fifo_gen.avalon_traffic_be_fifo|scfifo_inst|auto_generated|dpfifo|rd_ptr_msb                                                                         ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|avalon_traffic_gen_inst|be_fifo_gen.avalon_traffic_be_fifo|scfifo_inst|auto_generated|dpfifo|three_comparison                                                                   ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|avalon_traffic_gen_inst|be_fifo_gen.avalon_traffic_be_fifo|scfifo_inst|auto_generated|dpfifo|almost_full_comparer                                                               ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|avalon_traffic_gen_inst|be_fifo_gen.avalon_traffic_be_fifo|scfifo_inst|auto_generated|dpfifo|FIFOram                                                                            ; 72    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|avalon_traffic_gen_inst|be_fifo_gen.avalon_traffic_be_fifo|scfifo_inst|auto_generated|dpfifo                                                                                    ; 69    ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|avalon_traffic_gen_inst|be_fifo_gen.avalon_traffic_be_fifo|scfifo_inst|auto_generated                                                                                           ; 69    ; 0              ; 0            ; 0              ; 67     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|avalon_traffic_gen_inst|be_fifo_gen.avalon_traffic_be_fifo                                                                                                                      ; 68    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|avalon_traffic_gen_inst|avalon_traffic_fifo|scfifo_inst|auto_generated|dpfifo|wr_ptr                                                                                            ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|avalon_traffic_gen_inst|avalon_traffic_fifo|scfifo_inst|auto_generated|dpfifo|usedw_counter                                                                                     ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|avalon_traffic_gen_inst|avalon_traffic_fifo|scfifo_inst|auto_generated|dpfifo|rd_ptr_msb                                                                                        ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|avalon_traffic_gen_inst|avalon_traffic_fifo|scfifo_inst|auto_generated|dpfifo|three_comparison                                                                                  ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|avalon_traffic_gen_inst|avalon_traffic_fifo|scfifo_inst|auto_generated|dpfifo|almost_full_comparer                                                                              ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|avalon_traffic_gen_inst|avalon_traffic_fifo|scfifo_inst|auto_generated|dpfifo|FIFOram                                                                                           ; 554   ; 0              ; 0            ; 0              ; 546    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|avalon_traffic_gen_inst|avalon_traffic_fifo|scfifo_inst|auto_generated|dpfifo                                                                                                   ; 551   ; 0              ; 0            ; 0              ; 551    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|avalon_traffic_gen_inst|avalon_traffic_fifo|scfifo_inst|auto_generated                                                                                                          ; 551   ; 0              ; 0            ; 0              ; 549    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|avalon_traffic_gen_inst|avalon_traffic_fifo                                                                                                                                     ; 550   ; 0              ; 0            ; 0              ; 548    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|avalon_traffic_gen_inst                                                                                                                                                         ; 643   ; 0              ; 0            ; 0              ; 612    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|driver_fsm_inst|template_stage_inst                                                                                                                                             ; 6     ; 32             ; 0            ; 32             ; 35     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|driver_fsm_inst|block_rw_stage_inst                                                                                                                                             ; 6     ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|driver_fsm_inst|single_rw_stage_inst                                                                                                                                            ; 6     ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|driver_fsm_inst                                                                                                                                                                 ; 6     ; 32             ; 0            ; 32             ; 68     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_burstcount_fifo|scfifo_inst|auto_generated|dpfifo|wr_ptr                                                                                                                   ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_burstcount_fifo|scfifo_inst|auto_generated|dpfifo|usedw_counter                                                                                                            ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_burstcount_fifo|scfifo_inst|auto_generated|dpfifo|rd_ptr_msb                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_burstcount_fifo|scfifo_inst|auto_generated|dpfifo|three_comparison                                                                                                         ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_burstcount_fifo|scfifo_inst|auto_generated|dpfifo|almost_full_comparer                                                                                                     ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_burstcount_fifo|scfifo_inst|auto_generated|dpfifo|FIFOram                                                                                                                  ; 39    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_burstcount_fifo|scfifo_inst|auto_generated|dpfifo                                                                                                                          ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_burstcount_fifo|scfifo_inst|auto_generated                                                                                                                                 ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_burstcount_fifo                                                                                                                                                            ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|be_gen.be_gen_inst|lfsr_gen[1].lfsr_inst                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|be_gen.be_gen_inst|lfsr_gen[0].lfsr_inst                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|be_gen.be_gen_inst                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|data_gen_inst|lfsr_gen[15].lfsr_inst                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|data_gen_inst|lfsr_gen[14].lfsr_inst                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|data_gen_inst|lfsr_gen[13].lfsr_inst                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|data_gen_inst|lfsr_gen[12].lfsr_inst                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|data_gen_inst|lfsr_gen[11].lfsr_inst                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|data_gen_inst|lfsr_gen[10].lfsr_inst                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|data_gen_inst|lfsr_gen[9].lfsr_inst                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|data_gen_inst|lfsr_gen[8].lfsr_inst                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|data_gen_inst|lfsr_gen[7].lfsr_inst                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|data_gen_inst|lfsr_gen[6].lfsr_inst                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|data_gen_inst|lfsr_gen[5].lfsr_inst                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|data_gen_inst|lfsr_gen[4].lfsr_inst                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|data_gen_inst|lfsr_gen[3].lfsr_inst                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|data_gen_inst|lfsr_gen[2].lfsr_inst                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|data_gen_inst|lfsr_gen[1].lfsr_inst                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|data_gen_inst|lfsr_gen[0].lfsr_inst                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|data_gen_inst                                                                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 512    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_gen_inst|template_addr_gen_inst                                                                                                                                            ; 3     ; 25             ; 0            ; 25             ; 26     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_gen_inst|rand_seq_addr_gen_inst|burst_boundary_addr_gen_inst                                                                                                               ; 25    ; 0              ; 1            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_gen_inst|rand_seq_addr_gen_inst|rand_seq_prob|random_gen.lfsr_inst                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_gen_inst|rand_seq_addr_gen_inst|rand_seq_prob                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_gen_inst|rand_seq_addr_gen_inst|rand_burstcount|power_of_two_false.rand_burstcount                                                                                         ; 3     ; 2              ; 3            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_gen_inst|rand_seq_addr_gen_inst|rand_burstcount                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_gen_inst|rand_seq_addr_gen_inst|rand_addr_high                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_gen_inst|rand_seq_addr_gen_inst|rand_addr_low                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_gen_inst|rand_seq_addr_gen_inst                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_gen_inst|rand_addr_gen_inst|burst_boundary_addr_gen_inst                                                                                                                   ; 25    ; 1              ; 1            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_gen_inst|rand_addr_gen_inst|rand_burstcount|power_of_two_false.rand_burstcount                                                                                             ; 3     ; 2              ; 3            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_gen_inst|rand_addr_gen_inst|rand_burstcount                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_gen_inst|rand_addr_gen_inst|rand_addr_high                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_gen_inst|rand_addr_gen_inst|rand_addr_low                                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_gen_inst|rand_addr_gen_inst                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_gen_inst|seq_addr_gen_inst|burst_boundary_addr_gen_inst                                                                                                                    ; 25    ; 0              ; 1            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_gen_inst|seq_addr_gen_inst|rand_burstcount|power_of_two_false.rand_burstcount                                                                                              ; 3     ; 2              ; 3            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_gen_inst|seq_addr_gen_inst|rand_burstcount                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_gen_inst|seq_addr_gen_inst                                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_gen_inst                                                                                                                                                                   ; 35    ; 6              ; 0            ; 6              ; 32     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|ureset_driver_clk                                                                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0                                                                                                                                                                                 ; 567   ; 51             ; 0            ; 51             ; 613    ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0                                                                                                                                                                                                     ; 516   ; 0              ; 0            ; 0              ; 613    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|mm_interconnect_0|s0_seq_debug_translator                                                                                                                                                          ; 116   ; 5              ; 0            ; 5              ; 105    ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|mm_interconnect_0|dmaster_master_translator                                                                                                                                                        ; 117   ; 14             ; 2            ; 14             ; 109    ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|mm_interconnect_0                                                                                                                                                                                  ; 107   ; 0              ; 1            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|dll0                                                                                                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|oct0                                                                                                                                                                                               ; 1     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|a0                                                                                                                                                                                              ; 1137  ; 22             ; 13           ; 22             ; 1140   ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|timing_param_inst                                                                                                                          ; 191   ; 0              ; 4            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rank_timer_inst                                                                                                                            ; 72    ; 0              ; 8            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|sideband_inst                                                                                                                              ; 90    ; 2              ; 6            ; 2              ; 20     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[7].decoder_inst                                                                    ; 84    ; 0              ; 16           ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[6].decoder_inst                                                                    ; 84    ; 0              ; 16           ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[5].decoder_inst                                                                    ; 84    ; 0              ; 16           ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[4].decoder_inst                                                                    ; 84    ; 0              ; 16           ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[3].decoder_inst                                                                    ; 84    ; 0              ; 16           ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[2].decoder_inst                                                                    ; 84    ; 0              ; 16           ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[1].decoder_inst                                                                    ; 84    ; 0              ; 16           ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[0].decoder_inst                                                                    ; 84    ; 0              ; 16           ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[7].rmw_correct_encoder_inst                                                        ; 92    ; 0              ; 16           ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[7].rmw_partial_encoder_inst                                                        ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[7].encoder_inst                                                                    ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[6].rmw_correct_encoder_inst                                                        ; 92    ; 0              ; 16           ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[6].rmw_partial_encoder_inst                                                        ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[6].encoder_inst                                                                    ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[5].rmw_correct_encoder_inst                                                        ; 92    ; 0              ; 16           ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[5].rmw_partial_encoder_inst                                                        ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[5].encoder_inst                                                                    ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[4].rmw_correct_encoder_inst                                                        ; 92    ; 0              ; 16           ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[4].rmw_partial_encoder_inst                                                        ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[4].encoder_inst                                                                    ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[3].rmw_correct_encoder_inst                                                        ; 92    ; 0              ; 16           ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[3].rmw_partial_encoder_inst                                                        ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[3].encoder_inst                                                                    ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[2].rmw_correct_encoder_inst                                                        ; 92    ; 0              ; 16           ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[2].rmw_partial_encoder_inst                                                        ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[2].encoder_inst                                                                    ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_correct_encoder_inst                                                        ; 92    ; 0              ; 16           ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_partial_encoder_inst                                                        ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].encoder_inst                                                                    ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_correct_encoder_inst                                                        ; 92    ; 0              ; 16           ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_partial_encoder_inst                                                        ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].encoder_inst                                                                    ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst                                                                                                           ; 2234  ; 0              ; 3            ; 0              ; 1245   ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|wr_ptr                                           ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|usedw_counter                                    ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                       ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|three_comparison                                 ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|almost_full_comparer                             ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|FIFOram                                          ; 48    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo                                                  ; 43    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated                                                         ; 43    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst                                                                                                           ; 42    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|wr_ptr                                            ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|usedw_counter                                     ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                        ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|three_comparison                                  ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|almost_full_comparer                              ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|FIFOram                                           ; 57    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo                                                   ; 50    ; 0              ; 0            ; 0              ; 47     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated                                                          ; 50    ; 0              ; 0            ; 0              ; 47     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo                                                                                                            ; 49    ; 0              ; 0            ; 0              ; 47     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst                                                                                                                            ; 716   ; 5              ; 14           ; 5              ; 1178   ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|wr_ptr                                         ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|usedw_counter                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|almost_full_comparer                           ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|FIFOram                                        ; 590   ; 0              ; 0            ; 0              ; 584    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo                                                ; 589   ; 0              ; 0            ; 0              ; 586    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated                                                       ; 589   ; 0              ; 0            ; 0              ; 586    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst                                                                                                         ; 588   ; 0              ; 0            ; 0              ; 586    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[7].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated   ; 22    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[7].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                       ; 24    ; 0              ; 2            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[7].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated ; 78    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[7].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                     ; 80    ; 0              ; 2            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[6].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated   ; 22    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[6].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                       ; 24    ; 0              ; 2            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[6].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated ; 78    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[6].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                     ; 80    ; 0              ; 2            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[5].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated   ; 22    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[5].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                       ; 24    ; 0              ; 2            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[5].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated ; 78    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[5].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                     ; 80    ; 0              ; 2            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[4].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated   ; 22    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[4].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                       ; 24    ; 0              ; 2            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[4].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated ; 78    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[4].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                     ; 80    ; 0              ; 2            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated   ; 22    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                       ; 24    ; 0              ; 2            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated ; 78    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                     ; 80    ; 0              ; 2            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated   ; 22    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                       ; 24    ; 0              ; 2            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated ; 78    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                     ; 80    ; 0              ; 2            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated   ; 22    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                       ; 24    ; 0              ; 2            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated ; 78    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                     ; 80    ; 0              ; 2            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated   ; 22    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                       ; 24    ; 0              ; 2            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated ; 78    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                     ; 80    ; 0              ; 2            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdatap_dataid_manager_inst|burstcount_list                                                                                 ; 6     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdatap_dataid_manager_inst                                                                                                 ; 83    ; 1              ; 39           ; 1              ; 22     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdatap_burst_tracking_inst                                                                                                 ; 7     ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdatap_list_allocated_id_inst                                                                                              ; 7     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdatap_list_freeid_inst                                                                                                    ; 7     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst                                                                                                                            ; 1236  ; 0              ; 6            ; 0              ; 1682   ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdwr_data_tmg_inst                                                                                                                         ; 605   ; 64             ; 7            ; 64             ; 891    ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].odt_gen_inst|ddr3_odt_gen[0].alt_mem_ddrx_ddr3_odt_gen_inst                                 ; 15    ; 0              ; 1            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].odt_gen_inst|ddr2_odt_gen[0].alt_mem_ddrx_ddr2_odt_gen_inst                                 ; 19    ; 2              ; 19           ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].odt_gen_inst                                                                                ; 30    ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].alt_mem_ddrx_addr_cmd_inst                                                                  ; 68    ; 2              ; 0            ; 2              ; 23     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].odt_gen_inst|ddr3_odt_gen[0].alt_mem_ddrx_ddr3_odt_gen_inst                                 ; 15    ; 0              ; 1            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].odt_gen_inst|ddr2_odt_gen[0].alt_mem_ddrx_ddr2_odt_gen_inst                                 ; 19    ; 2              ; 19           ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].odt_gen_inst                                                                                ; 30    ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].alt_mem_ddrx_addr_cmd_inst                                                                  ; 68    ; 6              ; 0            ; 6              ; 23     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst                                                                                                                         ; 154   ; 24             ; 23           ; 24             ; 96     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|burst_gen_inst                                                                                                                             ; 121   ; 1              ; 7            ; 1              ; 128    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|arbiter_inst                                                                                                                               ; 73    ; 15             ; 5            ; 15             ; 125    ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|tbp_inst                                                                                                                                   ; 127   ; 18             ; 31           ; 18             ; 83     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|cmd_gen_inst                                                                                                                               ; 171   ; 3              ; 1            ; 3              ; 81     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|input_if_inst                                                                                                                              ; 1176  ; 0              ; 6            ; 0              ; 1171   ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst                                                                                                                                            ; 1408  ; 319            ; 1            ; 319            ; 1487   ; 319             ; 319           ; 319             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst                                                                                                                                                            ; 1217  ; 91             ; 55           ; 91             ; 1446   ; 91              ; 91            ; 91              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0                                                                                                                                                                                             ; 1216  ; 54             ; 0            ; 54             ; 1279   ; 54              ; 54            ; 54              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0                                                                                                                                                                                                 ; 1140  ; 0              ; 0            ; 0              ; 1267   ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|dmaster|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                        ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|dmaster|rst_controller|alt_rst_sync_uq1                                                                                                                                                            ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|dmaster|rst_controller                                                                                                                                                                             ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|dmaster|p2b_adapter                                                                                                                                                                                ; 14    ; 8              ; 2            ; 8              ; 20     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|dmaster|b2p_adapter                                                                                                                                                                                ; 22    ; 0              ; 2            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|dmaster|transacto|p2m                                                                                                                                                                              ; 48    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|dmaster|transacto                                                                                                                                                                                  ; 48    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|dmaster|p2b                                                                                                                                                                                        ; 22    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|dmaster|b2p                                                                                                                                                                                        ; 12    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|dmaster|fifo                                                                                                                                                                                       ; 53    ; 41             ; 0            ; 41             ; 10     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|dmaster|timing_adt                                                                                                                                                                                 ; 12    ; 0              ; 3            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|crosser                                                                                                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser                                                                                                                   ; 13    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage                                                                                                        ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser                                                                                                                     ; 14    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_inserter                                                                                                     ; 12    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_remover                                                                                                      ; 12    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|node                                                                                                              ; 4     ; 8              ; 0            ; 8              ; 13     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming                                                                                                                   ; 12    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming                                                                                                                                  ; 11    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|dmaster|jtag_phy_embedded_in_jtag_master                                                                                                                                                           ; 12    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|dmaster                                                                                                                                                                                            ; 36    ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|irq_mapper                                                                                                                                                                                      ; 2     ; 32             ; 2            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|rsp_mux_004                                                                                                                                                                   ; 122   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|rsp_mux_003|arb|adder                                                                                                                                                         ; 20    ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|rsp_mux_003|arb                                                                                                                                                               ; 9     ; 0              ; 4            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|rsp_mux_003                                                                                                                                                                   ; 598   ; 0              ; 0            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|rsp_mux_002|arb|adder                                                                                                                                                         ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|rsp_mux_002|arb                                                                                                                                                               ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|rsp_mux_002                                                                                                                                                                   ; 241   ; 0              ; 0            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|rsp_mux_001                                                                                                                                                                   ; 122   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                                             ; 12    ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|rsp_mux|arb                                                                                                                                                                   ; 7     ; 0              ; 4            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|rsp_mux                                                                                                                                                                       ; 360   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|rsp_demux_007                                                                                                                                                                 ; 122   ; 1              ; 2            ; 1              ; 120    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|rsp_demux_006                                                                                                                                                                 ; 122   ; 1              ; 2            ; 1              ; 120    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|rsp_demux_005                                                                                                                                                                 ; 122   ; 1              ; 2            ; 1              ; 120    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|rsp_demux_004                                                                                                                                                                 ; 122   ; 1              ; 2            ; 1              ; 120    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|rsp_demux_003                                                                                                                                                                 ; 123   ; 4              ; 2            ; 4              ; 239    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|rsp_demux_002                                                                                                                                                                 ; 122   ; 1              ; 2            ; 1              ; 120    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|rsp_demux_001                                                                                                                                                                 ; 124   ; 9              ; 2            ; 9              ; 358    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|rsp_demux                                                                                                                                                                     ; 123   ; 4              ; 2            ; 4              ; 239    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|cmd_mux_007                                                                                                                                                                   ; 122   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|cmd_mux_006                                                                                                                                                                   ; 122   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|cmd_mux_005                                                                                                                                                                   ; 122   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|cmd_mux_004                                                                                                                                                                   ; 122   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|cmd_mux_003|arb|adder                                                                                                                                                         ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|cmd_mux_003|arb                                                                                                                                                               ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|cmd_mux_003                                                                                                                                                                   ; 241   ; 0              ; 0            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|cmd_mux_002                                                                                                                                                                   ; 122   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|cmd_mux_001|arb|adder                                                                                                                                                         ; 12    ; 3              ; 0            ; 3              ; 6      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|cmd_mux_001|arb                                                                                                                                                               ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|cmd_mux_001                                                                                                                                                                   ; 360   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|cmd_mux|arb|adder                                                                                                                                                             ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|cmd_mux|arb                                                                                                                                                                   ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|cmd_mux                                                                                                                                                                       ; 241   ; 0              ; 0            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|cmd_demux_004                                                                                                                                                                 ; 122   ; 1              ; 2            ; 1              ; 120    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|cmd_demux_003                                                                                                                                                                 ; 133   ; 25             ; 5            ; 25             ; 596    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|cmd_demux_002                                                                                                                                                                 ; 130   ; 4              ; 8            ; 4              ; 239    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|cmd_demux_001                                                                                                                                                                 ; 122   ; 1              ; 2            ; 1              ; 120    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|cmd_demux                                                                                                                                                                     ; 124   ; 9              ; 2            ; 9              ; 358    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|trk_mm_bridge_m0_limiter                                                                                                                                                      ; 242   ; 0              ; 0            ; 0              ; 247    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|seq_bridge_m0_limiter                                                                                                                                                         ; 242   ; 0              ; 0            ; 0              ; 247    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|router_012|the_default_decode                                                                                                                                                 ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|router_012                                                                                                                                                                    ; 114   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|router_011|the_default_decode                                                                                                                                                 ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|router_011                                                                                                                                                                    ; 114   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|router_010|the_default_decode                                                                                                                                                 ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|router_010                                                                                                                                                                    ; 114   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|router_009|the_default_decode                                                                                                                                                 ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|router_009                                                                                                                                                                    ; 114   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|router_008|the_default_decode                                                                                                                                                 ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|router_008                                                                                                                                                                    ; 114   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|router_007|the_default_decode                                                                                                                                                 ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|router_007                                                                                                                                                                    ; 114   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|router_006|the_default_decode                                                                                                                                                 ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|router_006                                                                                                                                                                    ; 114   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|router_005|the_default_decode                                                                                                                                                 ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|router_005                                                                                                                                                                    ; 114   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|router_004|the_default_decode                                                                                                                                                 ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|router_004                                                                                                                                                                    ; 114   ; 11             ; 5            ; 11             ; 120    ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|router_003|the_default_decode                                                                                                                                                 ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|router_003                                                                                                                                                                    ; 114   ; 0              ; 5            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|router_002|the_default_decode                                                                                                                                                 ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|router_002                                                                                                                                                                    ; 114   ; 0              ; 5            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|router_001|the_default_decode                                                                                                                                                 ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|router_001                                                                                                                                                                    ; 114   ; 11             ; 5            ; 11             ; 120    ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|router|the_default_decode                                                                                                                                                     ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|router                                                                                                                                                                        ; 114   ; 0              ; 5            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_scc_mgr_inst_avl_agent_rsp_fifo                                                                                                                                     ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_scc_mgr_inst_avl_agent|uncompressor                                                                                                                                 ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_scc_mgr_inst_avl_agent                                                                                                                                              ; 308   ; 39             ; 45           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_rw_mgr_inst_avl_agent_rsp_fifo                                                                                                                                      ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_rw_mgr_inst_avl_agent|uncompressor                                                                                                                                  ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_rw_mgr_inst_avl_agent                                                                                                                                               ; 308   ; 39             ; 45           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_data_mgr_inst_avl_agent_rsp_fifo                                                                                                                                    ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_data_mgr_inst_avl_agent|uncompressor                                                                                                                                ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_data_mgr_inst_avl_agent                                                                                                                                             ; 308   ; 39             ; 45           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_phy_mgr_inst_avl_agent_rsp_fifo                                                                                                                                     ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_phy_mgr_inst_avl_agent|uncompressor                                                                                                                                 ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_phy_mgr_inst_avl_agent                                                                                                                                              ; 308   ; 39             ; 45           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_reg_file_inst_avl_agent_rsp_fifo                                                                                                                                    ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_reg_file_inst_avl_agent|uncompressor                                                                                                                                ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_reg_file_inst_avl_agent                                                                                                                                             ; 308   ; 39             ; 45           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_trk_mgr_inst_trks_agent_rsp_fifo                                                                                                                                    ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_trk_mgr_inst_trks_agent|uncompressor                                                                                                                                ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_trk_mgr_inst_trks_agent                                                                                                                                             ; 308   ; 39             ; 45           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_mem_s1_agent_rsp_fifo                                                                                                                                               ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_mem_s1_agent|uncompressor                                                                                                                                           ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_mem_s1_agent                                                                                                                                                        ; 308   ; 39             ; 45           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|trk_mm_bridge_s0_agent_rsp_fifo                                                                                                                                               ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|trk_mm_bridge_s0_agent|uncompressor                                                                                                                                           ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|trk_mm_bridge_s0_agent                                                                                                                                                        ; 308   ; 39             ; 45           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_trk_mgr_inst_trkm_agent                                                                                                                                             ; 198   ; 38             ; 87           ; 38             ; 146    ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|trk_mm_bridge_m0_agent                                                                                                                                                        ; 198   ; 38             ; 87           ; 38             ; 146    ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|seq_bridge_m0_agent                                                                                                                                                           ; 198   ; 38             ; 87           ; 38             ; 146    ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|cpu_inst_instruction_master_agent                                                                                                                                             ; 198   ; 38             ; 87           ; 38             ; 146    ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|cpu_inst_data_master_agent                                                                                                                                                    ; 198   ; 38             ; 87           ; 38             ; 146    ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_scc_mgr_inst_avl_translator                                                                                                                                         ; 116   ; 6              ; 19           ; 6              ; 81     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_rw_mgr_inst_avl_translator                                                                                                                                          ; 116   ; 6              ; 19           ; 6              ; 81     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_data_mgr_inst_avl_translator                                                                                                                                        ; 116   ; 6              ; 19           ; 6              ; 81     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_phy_mgr_inst_avl_translator                                                                                                                                         ; 116   ; 6              ; 19           ; 6              ; 81     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_reg_file_inst_avl_translator                                                                                                                                        ; 116   ; 6              ; 28           ; 6              ; 76     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_trk_mgr_inst_trks_translator                                                                                                                                        ; 116   ; 6              ; 26           ; 6              ; 74     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_mem_s1_translator                                                                                                                                                   ; 116   ; 7              ; 19           ; 7              ; 85     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|trk_mm_bridge_s0_translator                                                                                                                                                   ; 116   ; 5              ; 16           ; 5              ; 90     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_trk_mgr_inst_trkm_translator                                                                                                                                        ; 105   ; 30             ; 0            ; 30             ; 108    ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|trk_mm_bridge_m0_translator                                                                                                                                                   ; 101   ; 27             ; 2            ; 27             ; 109    ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|seq_bridge_m0_translator                                                                                                                                                      ; 117   ; 11             ; 2            ; 11             ; 109    ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|cpu_inst_instruction_master_translator                                                                                                                                        ; 102   ; 67             ; 0            ; 67             ; 108    ; 67              ; 67            ; 67              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|cpu_inst_data_master_translator                                                                                                                                               ; 105   ; 26             ; 0            ; 26             ; 108    ; 26              ; 26            ; 26              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0                                                                                                                                                                               ; 525   ; 0              ; 1            ; 0              ; 544    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|seq_bridge                                                                                                                                                                                      ; 108   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_mem|the_altsyncram|auto_generated                                                                                                                                                     ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_mem                                                                                                                                                                                   ; 54    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_trk_mgr_inst                                                                                                                                                                          ; 77    ; 0              ; 1            ; 0              ; 88     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|mux_iter[7].datamux_i                                                                                                                        ; 72    ; 0              ; 5            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|mux_iter[6].datamux_i                                                                                                                        ; 72    ; 0              ; 5            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|mux_iter[5].datamux_i                                                                                                                        ; 72    ; 0              ; 5            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|mux_iter[4].datamux_i                                                                                                                        ; 72    ; 0              ; 5            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|mux_iter[3].datamux_i                                                                                                                        ; 72    ; 0              ; 5            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|mux_iter[2].datamux_i                                                                                                                        ; 72    ; 0              ; 5            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|mux_iter[1].datamux_i                                                                                                                        ; 72    ; 0              ; 5            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|mux_iter[0].datamux_i                                                                                                                        ; 72    ; 0              ; 5            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|jumplogic_i                                                                                                                                  ; 25    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|data_broadcast_i                                                                                                                             ; 72    ; 0              ; 0            ; 0              ; 576    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|pattern_fifo_i|altsyncram_component|auto_generated                                                                           ; 21    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|pattern_fifo_i                                                                                                               ; 21    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|write_decoder_i|dm_lfsr_i                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|write_decoder_i|do_lfsr_i                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|write_decoder_i|DM_decoder_i                                                                                                 ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|write_decoder_i|DO_decoder                                                                                                   ; 6     ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|write_decoder_i                                                                                                              ; 13    ; 0              ; 0            ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|bitcheck_i                                                                                                                   ; 140   ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i                                                                                                                              ; 78    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|write_decoder_i|dm_lfsr_i                                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|write_decoder_i|do_lfsr_i                                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|write_decoder_i|DM_decoder_i                                                                                                                 ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|write_decoder_i|DO_decoder                                                                                                                   ; 6     ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|write_decoder_i                                                                                                                              ; 13    ; 0              ; 0            ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|di_buffer_wrap_i|rw_manager_datamux_i                                                                                                        ; 65    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|di_buffer_wrap_i|rw_manager_di_buffer_i|altsyncram_component|auto_generated                                                                  ; 70    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|di_buffer_wrap_i|rw_manager_di_buffer_i                                                                                                      ; 71    ; 1              ; 1            ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|di_buffer_wrap_i                                                                                                                             ; 71    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|ac_ROM_i|altsyncram_component|auto_generated                                                                                                 ; 46    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|ac_ROM_i                                                                                                                                     ; 46    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|inst_ROM_i|altsyncram_component|auto_generated|rd_mux                                                                                        ; 41    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|inst_ROM_i|altsyncram_component|auto_generated|wr_decode                                                                                     ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|inst_ROM_i|altsyncram_component|auto_generated                                                                                               ; 8     ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|inst_ROM_i                                                                                                                                   ; 36    ; 0              ; 28           ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst                                                                                                                                              ; 567   ; 3              ; 6            ; 3              ; 711    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst                                                                                                                                                               ; 567   ; 0              ; 0            ; 0              ; 711    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst                                                                                                                                                                           ; 567   ; 4              ; 3            ; 4              ; 777    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_data_mgr_inst                                                                                                                                                                         ; 49    ; 0              ; 39           ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_phy_mgr_inst                                                                                                                                                                          ; 571   ; 0              ; 528          ; 0              ; 141    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|trk_mm_bridge                                                                                                                                                                                   ; 92    ; 0              ; 2            ; 0              ; 90     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_reg_file_inst|altsyncram_component|auto_generated                                                                                                                                     ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_reg_file_inst                                                                                                                                                                         ; 44    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_scc_mgr_inst|sequencer_scc_family_wrapper|sequencer_scc_phase_decode_dqdqs_inst                                                                                                       ; 42    ; 37             ; 0            ; 37             ; 14     ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_scc_mgr_inst|sequencer_scc_family_wrapper|sequencer_scc_phase_decode_dqe_inst                                                                                                         ; 42    ; 42             ; 0            ; 42             ; 9      ; 42              ; 42            ; 42              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_scc_mgr_inst|sequencer_scc_family_wrapper                                                                                                                                             ; 44    ; 0              ; 0            ; 0              ; 165    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst|altdpram_component|auto_generated                                                                                                            ; 56    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst                                                                                                                                              ; 56    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_scc_mgr_inst                                                                                                                                                                          ; 61    ; 0              ; 20           ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|cpu_inst|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst_register_bank_b|the_altsyncram|auto_generated                                                                               ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|cpu_inst|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst_register_bank_b                                                                                                             ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|cpu_inst|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst_register_bank_a|the_altsyncram|auto_generated                                                                               ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|cpu_inst|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst_register_bank_a                                                                                                             ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|cpu_inst|the_altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst_test_bench                                                                                                              ; 461   ; 3              ; 424          ; 3              ; 34     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|cpu_inst                                                                                                                                                                                        ; 100   ; 0              ; 32           ; 0              ; 76     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rst                                                                                                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0                                                                                                                                                                                                 ; 1128  ; 1              ; 0            ; 1              ; 984    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|m0                                                                                                                                                                                                 ; 2020  ; 0              ; 0            ; 0              ; 1790   ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                       ; 122   ; 19             ; 4            ; 19             ; 35     ; 19              ; 19            ; 19              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|dq_ddio[7].ubidir_dq_dqs                                                                                                                                                       ; 119   ; 17             ; 0            ; 17             ; 35     ; 17              ; 17            ; 17              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                       ; 122   ; 19             ; 4            ; 19             ; 35     ; 19              ; 19            ; 19              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|dq_ddio[6].ubidir_dq_dqs                                                                                                                                                       ; 119   ; 17             ; 0            ; 17             ; 35     ; 17              ; 17            ; 17              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                       ; 122   ; 19             ; 4            ; 19             ; 35     ; 19              ; 19            ; 19              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|dq_ddio[5].ubidir_dq_dqs                                                                                                                                                       ; 119   ; 17             ; 0            ; 17             ; 35     ; 17              ; 17            ; 17              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                       ; 122   ; 19             ; 4            ; 19             ; 35     ; 19              ; 19            ; 19              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|dq_ddio[4].ubidir_dq_dqs                                                                                                                                                       ; 119   ; 17             ; 0            ; 17             ; 35     ; 17              ; 17            ; 17              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                       ; 122   ; 19             ; 4            ; 19             ; 35     ; 19              ; 19            ; 19              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs                                                                                                                                                       ; 119   ; 17             ; 0            ; 17             ; 35     ; 17              ; 17            ; 17              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                       ; 122   ; 19             ; 4            ; 19             ; 35     ; 19              ; 19            ; 19              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs                                                                                                                                                       ; 119   ; 17             ; 0            ; 17             ; 35     ; 17              ; 17            ; 17              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                       ; 122   ; 19             ; 4            ; 19             ; 35     ; 19              ; 19            ; 19              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs                                                                                                                                                       ; 119   ; 17             ; 0            ; 17             ; 35     ; 17              ; 17            ; 17              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                       ; 122   ; 19             ; 4            ; 19             ; 35     ; 19              ; 19            ; 19              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs                                                                                                                                                       ; 119   ; 17             ; 0            ; 17             ; 35     ; 17              ; 17            ; 17              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].uclk_generator                                                                                                                                     ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].umem_ck_pad|auto_generated                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|uaddr_cmd_pads|ureset_n_pad|fr_ddio_out                                                                                                                                        ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|uaddr_cmd_pads|ureset_n_pad|qr_to_hr                                                                                                                                           ; 8     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|uaddr_cmd_pads|ureset_n_pad                                                                                                                                                    ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|uaddr_cmd_pads|ucas_n_pad|hr_to_fr                                                                                                                                             ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|uaddr_cmd_pads|ucas_n_pad|qr_to_hr                                                                                                                                             ; 8     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|uaddr_cmd_pads|ucas_n_pad                                                                                                                                                      ; 15    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|uaddr_cmd_pads|uras_n_pad|hr_to_fr                                                                                                                                             ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|uaddr_cmd_pads|uras_n_pad|qr_to_hr                                                                                                                                             ; 8     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|uaddr_cmd_pads|uras_n_pad                                                                                                                                                      ; 15    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|uaddr_cmd_pads|uwe_n_pad|hr_to_fr                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|uaddr_cmd_pads|uwe_n_pad|qr_to_hr                                                                                                                                              ; 8     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|uaddr_cmd_pads|uwe_n_pad                                                                                                                                                       ; 15    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|uaddr_cmd_pads|uodt_pad|hr_to_fr                                                                                                                                               ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|uaddr_cmd_pads|uodt_pad|qr_to_hr                                                                                                                                               ; 8     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|uaddr_cmd_pads|uodt_pad                                                                                                                                                        ; 15    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|uaddr_cmd_pads|ucke_pad|hr_to_fr                                                                                                                                               ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|uaddr_cmd_pads|ucke_pad|qr_to_hr                                                                                                                                               ; 8     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|uaddr_cmd_pads|ucke_pad                                                                                                                                                        ; 15    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|uaddr_cmd_pads|ucs_n_pad|hr_to_fr                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|uaddr_cmd_pads|ucs_n_pad|qr_to_hr                                                                                                                                              ; 8     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|uaddr_cmd_pads|ucs_n_pad                                                                                                                                                       ; 15    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|uaddr_cmd_pads|ubank_pad|hr_to_fr                                                                                                                                              ; 8     ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|uaddr_cmd_pads|ubank_pad|qr_to_hr                                                                                                                                              ; 16    ; 2              ; 0            ; 2              ; 6      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|uaddr_cmd_pads|ubank_pad                                                                                                                                                       ; 23    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|uaddr_cmd_pads|uaddress_pad|hr_to_fr                                                                                                                                           ; 30    ; 1              ; 0            ; 1              ; 14     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|uaddr_cmd_pads|uaddress_pad|qr_to_hr                                                                                                                                           ; 60    ; 2              ; 0            ; 2              ; 28     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|uaddr_cmd_pads|uaddress_pad                                                                                                                                                    ; 67    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|uaddr_cmd_pads                                                                                                                                                                 ; 112   ; 0              ; 4            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|oct_ena_qr_to_hr                                                                                                                                                               ; 36    ; 2              ; 0            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|dqs_en_qr_to_hr                                                                                                                                                                ; 36    ; 2              ; 0            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|wrdata_en_qr_to_hr                                                                                                                                                             ; 36    ; 2              ; 0            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|wrdata_mask_qr_to_hr                                                                                                                                                           ; 68    ; 2              ; 0            ; 2              ; 32     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|dq_qr_to_hr                                                                                                                                                                    ; 516   ; 2              ; 0            ; 2              ; 256    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads                                                                                                                                                                                ; 957   ; 0              ; 25           ; 0              ; 178    ; 0               ; 0             ; 0               ; 80    ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[7].uread_read_fifo_hard                                                                                                                                   ; 20    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[7].read_enable_from_lfifo_qr_to_hr                                                                                                                        ; 6     ; 2              ; 0            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[7].rd_enable_lfifo_sel[1].uread_valid_full_selector|uvalid_select|auto_generated                                                                          ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[7].rd_enable_lfifo_sel[1].uread_valid_full_selector                                                                                                       ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[7].rd_enable_lfifo_sel[0].uread_valid_full_selector|uvalid_select|auto_generated                                                                          ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[7].rd_enable_lfifo_sel[0].uread_valid_full_selector                                                                                                       ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[7].rd_valid_lfifo_sel[3].uread_valid_selector|uvalid_select|auto_generated                                                                                ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[7].rd_valid_lfifo_sel[3].uread_valid_selector                                                                                                             ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[7].rd_valid_lfifo_sel[2].uread_valid_selector|uvalid_select|auto_generated                                                                                ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[7].rd_valid_lfifo_sel[2].uread_valid_selector                                                                                                             ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[7].rd_valid_lfifo_sel[1].uread_valid_selector|uvalid_select|auto_generated                                                                                ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[7].rd_valid_lfifo_sel[1].uread_valid_selector                                                                                                             ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[7].rd_valid_lfifo_sel[0].uread_valid_selector|uvalid_select|auto_generated                                                                                ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[7].rd_valid_lfifo_sel[0].uread_valid_selector                                                                                                             ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[6].uread_read_fifo_hard                                                                                                                                   ; 20    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[6].read_enable_from_lfifo_qr_to_hr                                                                                                                        ; 6     ; 2              ; 0            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[6].rd_enable_lfifo_sel[1].uread_valid_full_selector|uvalid_select|auto_generated                                                                          ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[6].rd_enable_lfifo_sel[1].uread_valid_full_selector                                                                                                       ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[6].rd_enable_lfifo_sel[0].uread_valid_full_selector|uvalid_select|auto_generated                                                                          ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[6].rd_enable_lfifo_sel[0].uread_valid_full_selector                                                                                                       ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[6].rd_valid_lfifo_sel[3].uread_valid_selector|uvalid_select|auto_generated                                                                                ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[6].rd_valid_lfifo_sel[3].uread_valid_selector                                                                                                             ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[6].rd_valid_lfifo_sel[2].uread_valid_selector|uvalid_select|auto_generated                                                                                ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[6].rd_valid_lfifo_sel[2].uread_valid_selector                                                                                                             ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[6].rd_valid_lfifo_sel[1].uread_valid_selector|uvalid_select|auto_generated                                                                                ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[6].rd_valid_lfifo_sel[1].uread_valid_selector                                                                                                             ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[6].rd_valid_lfifo_sel[0].uread_valid_selector|uvalid_select|auto_generated                                                                                ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[6].rd_valid_lfifo_sel[0].uread_valid_selector                                                                                                             ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[5].uread_read_fifo_hard                                                                                                                                   ; 20    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[5].read_enable_from_lfifo_qr_to_hr                                                                                                                        ; 6     ; 2              ; 0            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[5].rd_enable_lfifo_sel[1].uread_valid_full_selector|uvalid_select|auto_generated                                                                          ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[5].rd_enable_lfifo_sel[1].uread_valid_full_selector                                                                                                       ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[5].rd_enable_lfifo_sel[0].uread_valid_full_selector|uvalid_select|auto_generated                                                                          ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[5].rd_enable_lfifo_sel[0].uread_valid_full_selector                                                                                                       ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[5].rd_valid_lfifo_sel[3].uread_valid_selector|uvalid_select|auto_generated                                                                                ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[5].rd_valid_lfifo_sel[3].uread_valid_selector                                                                                                             ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[5].rd_valid_lfifo_sel[2].uread_valid_selector|uvalid_select|auto_generated                                                                                ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[5].rd_valid_lfifo_sel[2].uread_valid_selector                                                                                                             ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[5].rd_valid_lfifo_sel[1].uread_valid_selector|uvalid_select|auto_generated                                                                                ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[5].rd_valid_lfifo_sel[1].uread_valid_selector                                                                                                             ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[5].rd_valid_lfifo_sel[0].uread_valid_selector|uvalid_select|auto_generated                                                                                ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[5].rd_valid_lfifo_sel[0].uread_valid_selector                                                                                                             ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[4].uread_read_fifo_hard                                                                                                                                   ; 20    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[4].read_enable_from_lfifo_qr_to_hr                                                                                                                        ; 6     ; 2              ; 0            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[4].rd_enable_lfifo_sel[1].uread_valid_full_selector|uvalid_select|auto_generated                                                                          ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[4].rd_enable_lfifo_sel[1].uread_valid_full_selector                                                                                                       ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[4].rd_enable_lfifo_sel[0].uread_valid_full_selector|uvalid_select|auto_generated                                                                          ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[4].rd_enable_lfifo_sel[0].uread_valid_full_selector                                                                                                       ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[4].rd_valid_lfifo_sel[3].uread_valid_selector|uvalid_select|auto_generated                                                                                ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[4].rd_valid_lfifo_sel[3].uread_valid_selector                                                                                                             ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[4].rd_valid_lfifo_sel[2].uread_valid_selector|uvalid_select|auto_generated                                                                                ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[4].rd_valid_lfifo_sel[2].uread_valid_selector                                                                                                             ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[4].rd_valid_lfifo_sel[1].uread_valid_selector|uvalid_select|auto_generated                                                                                ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[4].rd_valid_lfifo_sel[1].uread_valid_selector                                                                                                             ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[4].rd_valid_lfifo_sel[0].uread_valid_selector|uvalid_select|auto_generated                                                                                ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[4].rd_valid_lfifo_sel[0].uread_valid_selector                                                                                                             ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[3].uread_read_fifo_hard                                                                                                                                   ; 20    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[3].read_enable_from_lfifo_qr_to_hr                                                                                                                        ; 6     ; 2              ; 0            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[3].rd_enable_lfifo_sel[1].uread_valid_full_selector|uvalid_select|auto_generated                                                                          ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[3].rd_enable_lfifo_sel[1].uread_valid_full_selector                                                                                                       ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[3].rd_enable_lfifo_sel[0].uread_valid_full_selector|uvalid_select|auto_generated                                                                          ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[3].rd_enable_lfifo_sel[0].uread_valid_full_selector                                                                                                       ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[3].rd_valid_lfifo_sel[3].uread_valid_selector|uvalid_select|auto_generated                                                                                ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[3].rd_valid_lfifo_sel[3].uread_valid_selector                                                                                                             ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[3].rd_valid_lfifo_sel[2].uread_valid_selector|uvalid_select|auto_generated                                                                                ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[3].rd_valid_lfifo_sel[2].uread_valid_selector                                                                                                             ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[3].rd_valid_lfifo_sel[1].uread_valid_selector|uvalid_select|auto_generated                                                                                ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[3].rd_valid_lfifo_sel[1].uread_valid_selector                                                                                                             ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[3].rd_valid_lfifo_sel[0].uread_valid_selector|uvalid_select|auto_generated                                                                                ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[3].rd_valid_lfifo_sel[0].uread_valid_selector                                                                                                             ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[2].uread_read_fifo_hard                                                                                                                                   ; 20    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[2].read_enable_from_lfifo_qr_to_hr                                                                                                                        ; 6     ; 2              ; 0            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[2].rd_enable_lfifo_sel[1].uread_valid_full_selector|uvalid_select|auto_generated                                                                          ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[2].rd_enable_lfifo_sel[1].uread_valid_full_selector                                                                                                       ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[2].rd_enable_lfifo_sel[0].uread_valid_full_selector|uvalid_select|auto_generated                                                                          ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[2].rd_enable_lfifo_sel[0].uread_valid_full_selector                                                                                                       ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[2].rd_valid_lfifo_sel[3].uread_valid_selector|uvalid_select|auto_generated                                                                                ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[2].rd_valid_lfifo_sel[3].uread_valid_selector                                                                                                             ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[2].rd_valid_lfifo_sel[2].uread_valid_selector|uvalid_select|auto_generated                                                                                ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[2].rd_valid_lfifo_sel[2].uread_valid_selector                                                                                                             ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[2].rd_valid_lfifo_sel[1].uread_valid_selector|uvalid_select|auto_generated                                                                                ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[2].rd_valid_lfifo_sel[1].uread_valid_selector                                                                                                             ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[2].rd_valid_lfifo_sel[0].uread_valid_selector|uvalid_select|auto_generated                                                                                ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[2].rd_valid_lfifo_sel[0].uread_valid_selector                                                                                                             ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[1].uread_read_fifo_hard                                                                                                                                   ; 20    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[1].read_enable_from_lfifo_qr_to_hr                                                                                                                        ; 6     ; 2              ; 0            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[1].rd_enable_lfifo_sel[1].uread_valid_full_selector|uvalid_select|auto_generated                                                                          ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[1].rd_enable_lfifo_sel[1].uread_valid_full_selector                                                                                                       ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[1].rd_enable_lfifo_sel[0].uread_valid_full_selector|uvalid_select|auto_generated                                                                          ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[1].rd_enable_lfifo_sel[0].uread_valid_full_selector                                                                                                       ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[1].rd_valid_lfifo_sel[3].uread_valid_selector|uvalid_select|auto_generated                                                                                ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[1].rd_valid_lfifo_sel[3].uread_valid_selector                                                                                                             ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[1].rd_valid_lfifo_sel[2].uread_valid_selector|uvalid_select|auto_generated                                                                                ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[1].rd_valid_lfifo_sel[2].uread_valid_selector                                                                                                             ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[1].rd_valid_lfifo_sel[1].uread_valid_selector|uvalid_select|auto_generated                                                                                ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[1].rd_valid_lfifo_sel[1].uread_valid_selector                                                                                                             ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[1].rd_valid_lfifo_sel[0].uread_valid_selector|uvalid_select|auto_generated                                                                                ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[1].rd_valid_lfifo_sel[0].uread_valid_selector                                                                                                             ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[0].uread_read_fifo_hard                                                                                                                                   ; 20    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[0].read_enable_from_lfifo_qr_to_hr                                                                                                                        ; 6     ; 2              ; 0            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[0].rd_enable_lfifo_sel[1].uread_valid_full_selector|uvalid_select|auto_generated                                                                          ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[0].rd_enable_lfifo_sel[1].uread_valid_full_selector                                                                                                       ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[0].rd_enable_lfifo_sel[0].uread_valid_full_selector|uvalid_select|auto_generated                                                                          ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[0].rd_enable_lfifo_sel[0].uread_valid_full_selector                                                                                                       ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[0].rd_valid_lfifo_sel[3].uread_valid_selector|uvalid_select|auto_generated                                                                                ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[0].rd_valid_lfifo_sel[3].uread_valid_selector                                                                                                             ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[0].rd_valid_lfifo_sel[2].uread_valid_selector|uvalid_select|auto_generated                                                                                ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[0].rd_valid_lfifo_sel[2].uread_valid_selector                                                                                                             ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[0].rd_valid_lfifo_sel[1].uread_valid_selector|uvalid_select|auto_generated                                                                                ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[0].rd_valid_lfifo_sel[1].uread_valid_selector                                                                                                             ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[0].rd_valid_lfifo_sel[0].uread_valid_selector|uvalid_select|auto_generated                                                                                ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_buffering[0].rd_valid_lfifo_sel[0].uread_valid_selector                                                                                                             ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_valid_predict[7].vfifo_out_qr_to_hr                                                                                                                                 ; 8     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_valid_predict[7].uread_fr_cycle_shifter                                                                                                                             ; 8     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_valid_predict[6].vfifo_out_qr_to_hr                                                                                                                                 ; 8     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_valid_predict[6].uread_fr_cycle_shifter                                                                                                                             ; 8     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_valid_predict[5].vfifo_out_qr_to_hr                                                                                                                                 ; 8     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_valid_predict[5].uread_fr_cycle_shifter                                                                                                                             ; 8     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_valid_predict[4].vfifo_out_qr_to_hr                                                                                                                                 ; 8     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_valid_predict[4].uread_fr_cycle_shifter                                                                                                                             ; 8     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_valid_predict[3].vfifo_out_qr_to_hr                                                                                                                                 ; 8     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_valid_predict[3].uread_fr_cycle_shifter                                                                                                                             ; 8     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_valid_predict[2].vfifo_out_qr_to_hr                                                                                                                                 ; 8     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_valid_predict[2].uread_fr_cycle_shifter                                                                                                                             ; 8     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_valid_predict[1].vfifo_out_qr_to_hr                                                                                                                                 ; 8     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_valid_predict[1].uread_fr_cycle_shifter                                                                                                                             ; 8     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_valid_predict[0].vfifo_out_qr_to_hr                                                                                                                                 ; 8     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|read_valid_predict[0].uread_fr_cycle_shifter                                                                                                                             ; 8     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath                                                                                                                                                                          ; 196   ; 0              ; 12           ; 0              ; 1076   ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|bs_wr_grp[7].oct_ena_shifter                                                                                                                                            ; 8     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|bs_wr_grp[7].dqs_en_shifter                                                                                                                                             ; 8     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|bs_wr_grp[7].wrdata_en_shifter                                                                                                                                          ; 8     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|bs_wr_grp[7].wrdata_mask_shifter                                                                                                                                        ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|bs_wr_grp[7].dq_shifter                                                                                                                                                 ; 68    ; 1              ; 0            ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|bs_wr_grp[6].oct_ena_shifter                                                                                                                                            ; 8     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|bs_wr_grp[6].dqs_en_shifter                                                                                                                                             ; 8     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|bs_wr_grp[6].wrdata_en_shifter                                                                                                                                          ; 8     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|bs_wr_grp[6].wrdata_mask_shifter                                                                                                                                        ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|bs_wr_grp[6].dq_shifter                                                                                                                                                 ; 68    ; 1              ; 0            ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|bs_wr_grp[5].oct_ena_shifter                                                                                                                                            ; 8     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|bs_wr_grp[5].dqs_en_shifter                                                                                                                                             ; 8     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|bs_wr_grp[5].wrdata_en_shifter                                                                                                                                          ; 8     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|bs_wr_grp[5].wrdata_mask_shifter                                                                                                                                        ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|bs_wr_grp[5].dq_shifter                                                                                                                                                 ; 68    ; 1              ; 0            ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|bs_wr_grp[4].oct_ena_shifter                                                                                                                                            ; 8     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|bs_wr_grp[4].dqs_en_shifter                                                                                                                                             ; 8     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|bs_wr_grp[4].wrdata_en_shifter                                                                                                                                          ; 8     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|bs_wr_grp[4].wrdata_mask_shifter                                                                                                                                        ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|bs_wr_grp[4].dq_shifter                                                                                                                                                 ; 68    ; 1              ; 0            ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|bs_wr_grp[3].oct_ena_shifter                                                                                                                                            ; 8     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|bs_wr_grp[3].dqs_en_shifter                                                                                                                                             ; 8     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|bs_wr_grp[3].wrdata_en_shifter                                                                                                                                          ; 8     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|bs_wr_grp[3].wrdata_mask_shifter                                                                                                                                        ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|bs_wr_grp[3].dq_shifter                                                                                                                                                 ; 68    ; 1              ; 0            ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|bs_wr_grp[2].oct_ena_shifter                                                                                                                                            ; 8     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|bs_wr_grp[2].dqs_en_shifter                                                                                                                                             ; 8     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|bs_wr_grp[2].wrdata_en_shifter                                                                                                                                          ; 8     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|bs_wr_grp[2].wrdata_mask_shifter                                                                                                                                        ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|bs_wr_grp[2].dq_shifter                                                                                                                                                 ; 68    ; 1              ; 0            ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|bs_wr_grp[1].oct_ena_shifter                                                                                                                                            ; 8     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|bs_wr_grp[1].dqs_en_shifter                                                                                                                                             ; 8     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|bs_wr_grp[1].wrdata_en_shifter                                                                                                                                          ; 8     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|bs_wr_grp[1].wrdata_mask_shifter                                                                                                                                        ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|bs_wr_grp[1].dq_shifter                                                                                                                                                 ; 68    ; 1              ; 0            ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|bs_wr_grp[0].oct_ena_shifter                                                                                                                                            ; 8     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|bs_wr_grp[0].dqs_en_shifter                                                                                                                                             ; 8     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|bs_wr_grp[0].wrdata_en_shifter                                                                                                                                          ; 8     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|bs_wr_grp[0].wrdata_mask_shifter                                                                                                                                        ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|bs_wr_grp[0].dq_shifter                                                                                                                                                 ; 68    ; 1              ; 0            ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|afi_dm_shifter                                                                                                                                                          ; 68    ; 3              ; 0            ; 3              ; 64     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|afi_wdata_valid_extender                                                                                                                                                ; 36    ; 3              ; 0            ; 3              ; 32     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|afi_wdata_shifter                                                                                                                                                       ; 516   ; 3              ; 0            ; 3              ; 512    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|afi_dqs_en_shifter                                                                                                                                                      ; 36    ; 3              ; 0            ; 3              ; 32     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|oct_ena_source_extender                                                                                                                                                 ; 36    ; 3              ; 0            ; 3              ; 32     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath                                                                                                                                                                         ; 690   ; 0              ; 17           ; 0              ; 672    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_rst_n                                                                                                                                                ; 8     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_we_n                                                                                                                                                 ; 8     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_cas_n                                                                                                                                                ; 8     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_ras_n                                                                                                                                                ; 8     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_odt                                                                                                                                                  ; 8     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_cs_n                                                                                                                                                 ; 8     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_cke                                                                                                                                                  ; 8     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_bank                                                                                                                                                 ; 16    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_address                                                                                                                                              ; 60    ; 0              ; 0            ; 0              ; 56     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uaddr_cmd_datapath                                                                                                                                                                      ; 100   ; 0              ; 2            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|ureset|read_capture_reset[7].ureset_read_capture_clk                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|ureset|read_capture_reset[6].ureset_read_capture_clk                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|ureset|read_capture_reset[5].ureset_read_capture_clk                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|ureset|read_capture_reset[4].ureset_read_capture_clk                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|ureset|read_capture_reset[3].ureset_read_capture_clk                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|ureset|read_capture_reset[2].ureset_read_capture_clk                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|ureset|read_capture_reset[1].ureset_read_capture_clk                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|ureset|read_capture_reset[0].ureset_read_capture_clk                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|ureset|ureset_avl_clk                                                                                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|ureset|ureset_scc_clk                                                                                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|ureset|ureset_seq_clk                                                                                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|ureset|ureset_resync_clk                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|ureset|ureset_p2c_read_clk                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|ureset|ureset_hr_clk                                                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|ureset|ureset_addr_cmd_clk                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|ureset|ureset_ctl_reset_clk                                                                                                                                                             ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|ureset|ureset_afi_clk                                                                                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|ureset                                                                                                                                                                                  ; 19    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy                                                                                                                                                                                         ; 1004  ; 0              ; 11           ; 0              ; 1086   ; 0               ; 0             ; 0               ; 80    ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0                                                                                                                                                                                                 ; 1003  ; 12             ; 0            ; 12             ; 1102   ; 12              ; 12            ; 12              ; 80    ; 0              ; 0            ; 0                ; 0                 ;
; if0|pll0                                                                                                                                                                                               ; 2     ; 1              ; 0            ; 1              ; 12     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0                                                                                                                                                                                                    ; 610   ; 0              ; 0            ; 0              ; 554    ; 0               ; 0             ; 0               ; 80    ; 0              ; 0            ; 0                ; 0                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
