
22/08/06

## 绪论
- 建模、结构平衡、功能验证、故障模拟、逻辑综合  
- 算法级、门级、开关级等逻辑抽象  
- EDA  
- verilog HDL（1364）、VHDL（1076）  
- 高层次、基于语言的抽象电路  
- 功能和定时特性  
- 状态机、状态转移图、算法状态图ASM  
- 有限状态机  
- 数据通道  
- RISC状态机、汇编器  
- RTL，寄存器传输级  
- 卡诺图  
- 面积限制、定时约束  
- 图形发生器  
- UUT  
- 激励发生器  
- 最优布尔描述  
- 目标FPGA的标准单元网表或数据库  
- 软竞争条件  
- 金属线导致的电容性延时，金属材料特性和制造掩膜的集和形状  
- 时钟树  
- 扫描路径  
- 


## 第一章 数字设计方法概论  
- 电路原理的人工设计方法  
- 门  
- 网表netlist  
- 功能模型、行为模型 
  - 设计规范，功能特性;功能、定时、硅面积、功耗、可测性、故障覆盖率；状态转移图、时序图、ASM（描述时序机）  
  - 设计划分，自顶向下、分层设计  
  - 设计输入，基于语言的描述文件，综合工具转换引擎技术；行为建模，  
  - 仿真与功能验证，待测试单元UUT，  
  - 设计整合和验证  
  - 预综合结束  
  - 门级综合和工艺映射，综合工具产生布尔描述和设计描述  
  - 后综合设计确认，与行为模型，响应比较器  
  - 后综合定时验证，定时边界，信号通道上的速度。  
  - 测试生成与故障模拟，验证行为模型的模板  
  - 校验物理和电器设计规则，扇出约束，电串扰，电源栅压降，噪声电平，功率耗散。  
  - 提取寄生参量，寄生电容  
  - 设计结束，生成掩膜集，（由几何数据构词，GDS——II）  
### 1.2 IC工艺选择  
- PLD、FPGA、标准单元、全定制IC  

## 第二章 组合逻辑设计回顾  
- 输出=瞬时输入变量的布尔函数形式  
- 时序逻辑电路：输出与时刻t之前的历史输入有关  
- 正逻辑：高5V，1；低0V，0；
- 负逻辑：低电平1，高电平0；  
- 
### ASIC库单元  
- 逻辑门，晶体管电路实现  
- CMOS，互补金属氧化物  
- 库： 逻辑门、触发器锁存器、多路服用器、加法器  
- 布尔代数  
- 多纬Bn，中的一个点称为顶点  
- 帝摩根定律，积之和改为和之积  
- venn图  
### 2.3 组合逻辑的表示
- 机构化原理图   
- 真值表  
- 布尔方程式  
- 二进制判定图BDD  
- SOP积之和表示-sum-of-product  
- 蕴涵项implicant  
- 最小项  
- 规范的SOP  
- 标准SOP，SSOP；  
### 2.4 布尔表达式的化简  
- 卡诺图，手工作图法  
- 奎恩-麦克洛斯基  
- 布尔化简法，手工  
- 将布尔化简的定理潜入到mis-II现代综合工具中  
- 逻辑相临性  
- 增加冗余项  
- 任意项:输入不可能出现或输出不起作用  
- 
### 2.5 假信号与冒险  
- 
- ghich：组合逻辑电路的输出即时没有输入也会变化。  
- 冒险：施加合理输入的假信号脉冲电路存在hazard。静态冒险、动态冒险  
- 静态1冒险、静态0冒险  
- 静态冒险：不同汇聚扇出路径上的不同传播时延造成  
- 时钟周期可以扩展，同步时序  
- 消除冒险：覆盖冒险，输出表达式引入冗余乘积。  
- 乘之和覆盖相邻乘积项中每一对相邻1格。  
- 多级：乘积因式展开成2级  
- 变量与补变量的乘积项，静态0冒险  
- 变量与补变量之和因式，静态1冒险  
- 瞬时输出函数Ftof  
- 动态冒险：一个输入跃变造成了输出达到期望值前发生了2次或以上的跃变。  
- 多条重新汇聚路径  
-   
### 2.6 逻辑设计模块  
- CMOS，与非和或非高效  
- 多路复用器multiplexer  
- 多路解复用器  
- 输入位的真值表完全译码，不太高效  
- 编码器，减少数据通道数目作用    
- 优先编码器  
- 译码器  
- 
## 第三章 时序逻辑设计基础  

- "时序机"：计算机及具有存储器，按照存储信息执行一系列操作的系统  
- 同步确定时序机
- 存储单元  
- 锁存器latch，电平触发，
  - S-R锁存器，set-reset  
  - 透明锁存器、D锁存器、数据锁存器  
- 触发器Flip-Flop，边沿触发  
  - D触发器Qnext=D，可以由2级锁存器实现，CMOS中由传输门实现  
  - 主从触发器：主级充电，从级靠反馈回路保持，触发边沿有效时，主级输出靠反馈保持，在从周期期间给从级输出端充电。  
  - J-K触发器：特征方程：Qnext=JQ'+J'Q  
  - T触发器，反转T，Qnext = Q异或T
- 存储器可以或可以不受时钟控制  



