module dm_1k(
    input [11:0] addr,
    input [31:0] din,
    input we,
    input clk,
    output [31:0] dout
    );

    reg [7:0] dm[1023:0];

    
endmodule
