TimeQuest Timing Analyzer report for Astroids
Tue Nov 26 04:59:26 2013
Quartus II 32-bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk_60hz:comb_145|q'
 12. Slow Model Setup: 'CLOCK_50'
 13. Slow Model Setup: 'CLOCK_27'
 14. Slow Model Setup: 'p1|altpll_component|pll|clk[0]'
 15. Slow Model Hold: 'CLOCK_50'
 16. Slow Model Hold: 'clk_60hz:comb_145|q'
 17. Slow Model Hold: 'p1|altpll_component|pll|clk[0]'
 18. Slow Model Hold: 'CLOCK_27'
 19. Slow Model Recovery: 'p1|altpll_component|pll|clk[0]'
 20. Slow Model Removal: 'p1|altpll_component|pll|clk[0]'
 21. Slow Model Minimum Pulse Width: 'CLOCK_50'
 22. Slow Model Minimum Pulse Width: 'clk_60hz:comb_145|q'
 23. Slow Model Minimum Pulse Width: 'CLOCK_27'
 24. Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Propagation Delay
 30. Minimum Propagation Delay
 31. Fast Model Setup Summary
 32. Fast Model Hold Summary
 33. Fast Model Recovery Summary
 34. Fast Model Removal Summary
 35. Fast Model Minimum Pulse Width Summary
 36. Fast Model Setup: 'CLOCK_50'
 37. Fast Model Setup: 'clk_60hz:comb_145|q'
 38. Fast Model Setup: 'CLOCK_27'
 39. Fast Model Setup: 'p1|altpll_component|pll|clk[0]'
 40. Fast Model Hold: 'CLOCK_50'
 41. Fast Model Hold: 'clk_60hz:comb_145|q'
 42. Fast Model Hold: 'p1|altpll_component|pll|clk[0]'
 43. Fast Model Hold: 'CLOCK_27'
 44. Fast Model Recovery: 'p1|altpll_component|pll|clk[0]'
 45. Fast Model Removal: 'p1|altpll_component|pll|clk[0]'
 46. Fast Model Minimum Pulse Width: 'CLOCK_50'
 47. Fast Model Minimum Pulse Width: 'clk_60hz:comb_145|q'
 48. Fast Model Minimum Pulse Width: 'CLOCK_27'
 49. Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Propagation Delay
 55. Minimum Propagation Delay
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Progagation Delay
 62. Minimum Progagation Delay
 63. Setup Transfers
 64. Hold Transfers
 65. Recovery Transfers
 66. Removal Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition ;
; Revision Name      ; Astroids                                                        ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C35F672C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                            ;
+--------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+------------------------------------+
; Clock Name                     ; Type      ; Period ; Frequency  ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                           ; Targets                            ;
+--------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+------------------------------------+
; clk_60hz:comb_145|q            ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { clk_60hz:comb_145|q }            ;
; CLOCK_27                       ; Base      ; 37.037 ; 27.0 MHz   ; 0.000  ; 18.518 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { CLOCK_27 }                       ;
; CLOCK_50                       ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { CLOCK_50 }                       ;
; p1|altpll_component|pll|clk[0] ; Generated ; 39.682 ; 25.2 MHz   ; 0.000  ; 19.841 ; 50.00      ; 15        ; 14          ;       ;        ;           ;            ; false    ; CLOCK_27 ; p1|altpll_component|pll|inclk[0] ; { p1|altpll_component|pll|clk[0] } ;
; p1|altpll_component|pll|clk[2] ; Generated ; 39.682 ; 25.2 MHz   ; -9.920 ; 9.921  ; 50.00      ; 15        ; 14          ; -90.0 ;        ;           ;            ; false    ; CLOCK_27 ; p1|altpll_component|pll|inclk[0] ; { p1|altpll_component|pll|clk[2] } ;
+--------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+------------------------------------+


+----------------------------------------------------------------------+
; Slow Model Fmax Summary                                              ;
+------------+-----------------+--------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note ;
+------------+-----------------+--------------------------------+------+
; 254.19 MHz ; 254.19 MHz      ; clk_60hz:comb_145|q            ;      ;
; 261.44 MHz ; 261.44 MHz      ; CLOCK_50                       ;      ;
; 262.47 MHz ; 262.47 MHz      ; CLOCK_27                       ;      ;
; 319.69 MHz ; 319.69 MHz      ; p1|altpll_component|pll|clk[0] ;      ;
+------------+-----------------+--------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk_60hz:comb_145|q            ; -2.934 ; -111.316      ;
; CLOCK_50                       ; -2.825 ; -53.466       ;
; CLOCK_27                       ; 33.227 ; 0.000         ;
; p1|altpll_component|pll|clk[0] ; 36.554 ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow Model Hold Summary                                ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; CLOCK_50                       ; 0.391 ; 0.000         ;
; clk_60hz:comb_145|q            ; 0.391 ; 0.000         ;
; p1|altpll_component|pll|clk[0] ; 0.391 ; 0.000         ;
; CLOCK_27                       ; 0.802 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Slow Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; p1|altpll_component|pll|clk[0] ; -3.895 ; -83.756       ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow Model Removal Summary                             ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; p1|altpll_component|pll|clk[0] ; 3.478 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -1.380 ; -22.380       ;
; clk_60hz:comb_145|q            ; -0.500 ; -89.000       ;
; CLOCK_27                       ; 17.518 ; 0.000         ;
; p1|altpll_component|pll|clk[0] ; 18.841 ; 0.000         ;
+--------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_60hz:comb_145|q'                                                                                                                                       ;
+--------+-------------------------------------+-------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                                   ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; -2.934 ; Spaceship:c1|shipX[7]               ; Spaceship:c1|shipX[9]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.970      ;
; -2.933 ; Spaceship:c1|shipX[8]               ; Spaceship:c1|shipX[9]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.969      ;
; -2.863 ; Spaceship:c1|shipX[7]               ; Spaceship:c1|shipX[8]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.899      ;
; -2.862 ; Spaceship:c1|shipX[8]               ; Spaceship:c1|shipX[8]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.898      ;
; -2.830 ; Spaceship:c1|shipX[9]               ; Spaceship:c1|shipX[9]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.866      ;
; -2.795 ; Spaceship:c1|shipX[5]               ; Spaceship:c1|shipX[9]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.831      ;
; -2.792 ; Spaceship:c1|shipX[7]               ; Spaceship:c1|shipX[7]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.828      ;
; -2.791 ; Spaceship:c1|shipX[8]               ; Spaceship:c1|shipX[7]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.827      ;
; -2.759 ; Spaceship:c1|shipX[9]               ; Spaceship:c1|shipX[8]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.795      ;
; -2.724 ; Spaceship:c1|shipX[5]               ; Spaceship:c1|shipX[8]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.760      ;
; -2.721 ; Spaceship:c1|shipX[7]               ; Spaceship:c1|shipX[6]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.757      ;
; -2.720 ; Spaceship:c1|shipX[8]               ; Spaceship:c1|shipX[6]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.756      ;
; -2.688 ; Spaceship:c1|shipX[9]               ; Spaceship:c1|shipX[7]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.724      ;
; -2.670 ; Spaceship:c1|shipX[3]               ; Spaceship:c1|shipX[9]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.706      ;
; -2.653 ; Spaceship:c1|shipX[5]               ; Spaceship:c1|shipX[7]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.689      ;
; -2.650 ; Spaceship:c1|shipX[7]               ; Spaceship:c1|shipX[5]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.686      ;
; -2.649 ; Spaceship:c1|shipX[8]               ; Spaceship:c1|shipX[5]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.685      ;
; -2.622 ; Spaceship:c1|shipX[4]               ; Spaceship:c1|shipX[9]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.658      ;
; -2.617 ; Spaceship:c1|shipX[9]               ; Spaceship:c1|shipX[6]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.653      ;
; -2.599 ; Spaceship:c1|shipX[3]               ; Spaceship:c1|shipX[8]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.635      ;
; -2.582 ; Spaceship:c1|shipX[5]               ; Spaceship:c1|shipX[6]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.618      ;
; -2.551 ; Spaceship:c1|shipX[4]               ; Spaceship:c1|shipX[8]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.587      ;
; -2.546 ; Spaceship:c1|shipX[9]               ; Spaceship:c1|shipX[5]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.582      ;
; -2.529 ; Spaceship:c1|shipX[2]               ; Spaceship:c1|shipX[9]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.565      ;
; -2.528 ; Spaceship:c1|shipX[3]               ; Spaceship:c1|shipX[7]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.564      ;
; -2.511 ; Spaceship:c1|shipX[5]               ; Spaceship:c1|shipX[5]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.547      ;
; -2.491 ; Spaceship:c1|shipX[7]               ; Spaceship:c1|shipX[4]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.527      ;
; -2.490 ; Spaceship:c1|shipX[8]               ; Spaceship:c1|shipX[4]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.526      ;
; -2.480 ; Spaceship:c1|shipX[1]               ; Spaceship:c1|shipX[9]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.516      ;
; -2.480 ; Spaceship:c1|shipX[4]               ; Spaceship:c1|shipX[7]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.516      ;
; -2.458 ; Spaceship:c1|shipX[2]               ; Spaceship:c1|shipX[8]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.494      ;
; -2.457 ; Spaceship:c1|shipX[3]               ; Spaceship:c1|shipX[6]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.493      ;
; -2.420 ; Spaceship:c1|shipX[7]               ; Spaceship:c1|shipX[3]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.456      ;
; -2.419 ; Spaceship:c1|shipX[8]               ; Spaceship:c1|shipX[3]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.455      ;
; -2.409 ; Spaceship:c1|shipX[1]               ; Spaceship:c1|shipX[8]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.445      ;
; -2.409 ; Spaceship:c1|shipX[4]               ; Spaceship:c1|shipX[6]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.445      ;
; -2.387 ; Spaceship:c1|shipX[2]               ; Spaceship:c1|shipX[7]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.423      ;
; -2.387 ; Spaceship:c1|shipX[9]               ; Spaceship:c1|shipX[4]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.423      ;
; -2.386 ; Spaceship:c1|shipX[3]               ; Spaceship:c1|shipX[5]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.422      ;
; -2.352 ; Spaceship:c1|shipX[5]               ; Spaceship:c1|shipX[4]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.388      ;
; -2.349 ; Spaceship:c1|shipX[7]               ; Spaceship:c1|shipX[2]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.385      ;
; -2.348 ; Spaceship:c1|shipX[8]               ; Spaceship:c1|shipX[2]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.384      ;
; -2.338 ; Spaceship:c1|shipX[1]               ; Spaceship:c1|shipX[7]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.374      ;
; -2.338 ; Spaceship:c1|shipX[4]               ; Spaceship:c1|shipX[5]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.374      ;
; -2.316 ; Spaceship:c1|shipX[2]               ; Spaceship:c1|shipX[6]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.352      ;
; -2.316 ; Spaceship:c1|shipX[9]               ; Spaceship:c1|shipX[3]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.352      ;
; -2.281 ; Spaceship:c1|shipX[5]               ; Spaceship:c1|shipX[3]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.317      ;
; -2.267 ; Spaceship:c1|shipX[1]               ; Spaceship:c1|shipX[6]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.303      ;
; -2.245 ; Spaceship:c1|shipX[2]               ; Spaceship:c1|shipX[5]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.281      ;
; -2.245 ; Spaceship:c1|shipX[9]               ; Spaceship:c1|shipX[2]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.281      ;
; -2.227 ; Spaceship:c1|shipX[3]               ; Spaceship:c1|shipX[4]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.263      ;
; -2.220 ; Spaceship:c1|shipX[6]               ; Spaceship:c1|shipX[9]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.256      ;
; -2.210 ; Spaceship:c1|shipX[5]               ; Spaceship:c1|shipX[2]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.246      ;
; -2.196 ; Spaceship:c1|shipX[1]               ; Spaceship:c1|shipX[5]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.232      ;
; -2.179 ; Spaceship:c1|shipX[4]               ; Spaceship:c1|shipX[4]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.215      ;
; -2.156 ; Spaceship:c1|shipX[3]               ; Spaceship:c1|shipX[3]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.192      ;
; -2.149 ; Spaceship:c1|shipX[6]               ; Spaceship:c1|shipX[8]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.185      ;
; -2.108 ; Spaceship:c1|shipX[4]               ; Spaceship:c1|shipX[3]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.144      ;
; -2.086 ; Spaceship:c1|shipX[2]               ; Spaceship:c1|shipX[4]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.122      ;
; -2.085 ; Spaceship:c1|shipX[3]               ; Spaceship:c1|shipX[2]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.121      ;
; -2.078 ; Spaceship:c1|shipX[6]               ; Spaceship:c1|shipX[7]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.114      ;
; -2.037 ; Spaceship:c1|shipX[1]               ; Spaceship:c1|shipX[4]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.073      ;
; -2.037 ; Spaceship:c1|shipX[4]               ; Spaceship:c1|shipX[2]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.073      ;
; -2.015 ; Spaceship:c1|shipX[2]               ; Spaceship:c1|shipX[3]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.051      ;
; -2.007 ; Spaceship:c1|shipX[6]               ; Spaceship:c1|shipX[6]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.043      ;
; -1.966 ; Spaceship:c1|shipX[7]               ; Spaceship:c1|shipX[1]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.002      ;
; -1.966 ; Spaceship:c1|shipX[1]               ; Spaceship:c1|shipX[3]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.002      ;
; -1.965 ; Spaceship:c1|shipX[8]               ; Spaceship:c1|shipX[1]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.001      ;
; -1.944 ; Spaceship:c1|shipX[2]               ; Spaceship:c1|shipX[2]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 2.980      ;
; -1.936 ; Spaceship:c1|shipX[6]               ; Spaceship:c1|shipX[5]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 2.972      ;
; -1.895 ; Spaceship:c1|shipX[1]               ; Spaceship:c1|shipX[2]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 2.931      ;
; -1.862 ; Spaceship:c1|shipX[9]               ; Spaceship:c1|shipX[1]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 2.898      ;
; -1.827 ; Spaceship:c1|shipX[5]               ; Spaceship:c1|shipX[1]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 2.863      ;
; -1.777 ; Spaceship:c1|shipX[6]               ; Spaceship:c1|shipX[4]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 2.813      ;
; -1.706 ; Spaceship:c1|shipX[6]               ; Spaceship:c1|shipX[3]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 2.742      ;
; -1.702 ; Spaceship:c1|shipX[3]               ; Spaceship:c1|shipX[1]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 2.738      ;
; -1.654 ; Spaceship:c1|shipX[4]               ; Spaceship:c1|shipX[1]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 2.690      ;
; -1.635 ; Spaceship:c1|shipX[6]               ; Spaceship:c1|shipX[2]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 2.671      ;
; -1.561 ; Spaceship:c1|shipX[2]               ; Spaceship:c1|shipX[1]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 2.597      ;
; -1.512 ; Spaceship:c1|shipX[1]               ; Spaceship:c1|shipX[1]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 2.548      ;
; -1.502 ; Bullet_Man:Bm1|Bullet:B3|inUse      ; Bullet_Man:Bm1|Bullet:B3|bulletX[1]       ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.010      ; 2.548      ;
; -1.502 ; Bullet_Man:Bm1|Bullet:B3|inUse      ; Bullet_Man:Bm1|Bullet:B3|bulletX[2]       ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.010      ; 2.548      ;
; -1.502 ; Bullet_Man:Bm1|Bullet:B3|inUse      ; Bullet_Man:Bm1|Bullet:B3|bulletX[3]       ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.010      ; 2.548      ;
; -1.502 ; Bullet_Man:Bm1|Bullet:B3|inUse      ; Bullet_Man:Bm1|Bullet:B3|bulletX[4]       ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.010      ; 2.548      ;
; -1.502 ; Bullet_Man:Bm1|Bullet:B3|inUse      ; Bullet_Man:Bm1|Bullet:B3|bulletX[5]       ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.010      ; 2.548      ;
; -1.502 ; Bullet_Man:Bm1|Bullet:B3|inUse      ; Bullet_Man:Bm1|Bullet:B3|bulletX[7]       ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.010      ; 2.548      ;
; -1.502 ; Bullet_Man:Bm1|Bullet:B3|inUse      ; Bullet_Man:Bm1|Bullet:B3|bulletX[9]       ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.010      ; 2.548      ;
; -1.423 ; Bullet_Man:Bm1|Bullet:B1|inUse      ; Bullet_Man:Bm1|Bullet:B1|bulletX[1]       ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.009      ; 2.468      ;
; -1.423 ; Bullet_Man:Bm1|Bullet:B1|inUse      ; Bullet_Man:Bm1|Bullet:B1|bulletX[2]       ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.009      ; 2.468      ;
; -1.423 ; Bullet_Man:Bm1|Bullet:B1|inUse      ; Bullet_Man:Bm1|Bullet:B1|bulletX[3]       ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.009      ; 2.468      ;
; -1.423 ; Bullet_Man:Bm1|Bullet:B1|inUse      ; Bullet_Man:Bm1|Bullet:B1|bulletX[4]       ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.009      ; 2.468      ;
; -1.423 ; Bullet_Man:Bm1|Bullet:B1|inUse      ; Bullet_Man:Bm1|Bullet:B1|bulletX[5]       ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.009      ; 2.468      ;
; -1.423 ; Bullet_Man:Bm1|Bullet:B1|inUse      ; Bullet_Man:Bm1|Bullet:B1|bulletX[7]       ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.009      ; 2.468      ;
; -1.423 ; Bullet_Man:Bm1|Bullet:B1|inUse      ; Bullet_Man:Bm1|Bullet:B1|bulletX[9]       ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.009      ; 2.468      ;
; -1.261 ; Spaceship:c1|shipX[6]               ; Bullet_Man:Bm1|Bullet:B0|bulletX[6]       ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; -0.009     ; 2.288      ;
; -1.252 ; Spaceship:c1|shipX[6]               ; Spaceship:c1|shipX[1]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 2.288      ;
; -1.241 ; Bullet_Man:Bm1|Bullet:B3|bulletY[4] ; Bullet_Man:Bm1|Bullet:B3|bulletY[9]       ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 2.277      ;
; -1.196 ; Bullet_Man:Bm1|Bullet:B3|inUse      ; Bullet_Man:Bm1|Bullet:B3|bullet_direction ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.001      ; 2.233      ;
; -1.196 ; Bullet_Man:Bm1|Bullet:B3|inUse      ; Bullet_Man:Bm1|Bullet:B3|bulletX[6]       ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.001      ; 2.233      ;
; -1.196 ; Bullet_Man:Bm1|Bullet:B3|inUse      ; Bullet_Man:Bm1|Bullet:B3|bulletX[8]       ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.001      ; 2.233      ;
+--------+-------------------------------------+-------------------------------------------+---------------------+---------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                    ;
+--------+-------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -2.825 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.861      ;
; -2.825 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.861      ;
; -2.825 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.861      ;
; -2.825 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.861      ;
; -2.825 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.861      ;
; -2.825 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.861      ;
; -2.825 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.861      ;
; -2.825 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.861      ;
; -2.825 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.861      ;
; -2.774 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.812      ;
; -2.774 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.812      ;
; -2.774 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.812      ;
; -2.774 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.812      ;
; -2.774 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.812      ;
; -2.774 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.812      ;
; -2.774 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.812      ;
; -2.774 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.812      ;
; -2.774 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.812      ;
; -2.767 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.803      ;
; -2.767 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.803      ;
; -2.767 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.803      ;
; -2.767 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.803      ;
; -2.767 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.803      ;
; -2.767 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.803      ;
; -2.767 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.803      ;
; -2.767 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.803      ;
; -2.767 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.803      ;
; -2.766 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.802      ;
; -2.766 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.802      ;
; -2.766 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.802      ;
; -2.766 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.802      ;
; -2.766 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.802      ;
; -2.766 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.802      ;
; -2.766 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.802      ;
; -2.766 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.802      ;
; -2.766 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.802      ;
; -2.758 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.796      ;
; -2.758 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.796      ;
; -2.758 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.796      ;
; -2.758 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.796      ;
; -2.758 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.796      ;
; -2.758 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.796      ;
; -2.758 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.796      ;
; -2.758 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.796      ;
; -2.758 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.796      ;
; -2.731 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.767      ;
; -2.731 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.767      ;
; -2.731 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.767      ;
; -2.731 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.767      ;
; -2.731 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.767      ;
; -2.731 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.767      ;
; -2.731 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.767      ;
; -2.731 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.767      ;
; -2.731 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.767      ;
; -2.664 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.700      ;
; -2.664 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.700      ;
; -2.664 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.700      ;
; -2.664 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.700      ;
; -2.664 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.700      ;
; -2.664 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.700      ;
; -2.664 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.700      ;
; -2.664 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.700      ;
; -2.664 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.700      ;
; -2.658 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.696      ;
; -2.658 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.696      ;
; -2.658 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.696      ;
; -2.658 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.696      ;
; -2.658 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.696      ;
; -2.658 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.696      ;
; -2.658 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.696      ;
; -2.658 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.696      ;
; -2.658 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.696      ;
; -2.651 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.689      ;
; -2.651 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.689      ;
; -2.651 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.689      ;
; -2.651 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.689      ;
; -2.651 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.689      ;
; -2.651 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.689      ;
; -2.651 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.689      ;
; -2.651 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.689      ;
; -2.651 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.689      ;
; -2.649 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.685      ;
; -2.649 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.685      ;
; -2.649 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.685      ;
; -2.649 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.685      ;
; -2.649 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.685      ;
; -2.649 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.685      ;
; -2.649 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.685      ;
; -2.649 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.685      ;
; -2.649 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.685      ;
; -2.589 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.625      ;
; -2.589 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.625      ;
; -2.589 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.625      ;
; -2.589 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.625      ;
; -2.589 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.625      ;
; -2.589 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.625      ;
; -2.589 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.625      ;
; -2.589 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.625      ;
; -2.589 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.625      ;
; -2.584 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.622      ;
+--------+-------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_27'                                                                                                                 ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 33.227 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.844      ;
; 33.431 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.640      ;
; 33.456 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.615      ;
; 33.484 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.587      ;
; 33.495 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.576      ;
; 33.506 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.565      ;
; 33.535 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.536      ;
; 33.635 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.436      ;
; 33.672 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.401      ;
; 33.688 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.383      ;
; 33.701 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.372      ;
; 33.703 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.370      ;
; 33.703 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.370      ;
; 33.705 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.368      ;
; 33.711 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.362      ;
; 33.712 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.361      ;
; 33.713 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.358      ;
; 33.724 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.349      ;
; 33.725 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.346      ;
; 33.738 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.337      ;
; 33.740 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.333      ;
; 33.741 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.332      ;
; 33.742 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.331      ;
; 33.742 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.331      ;
; 33.743 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.330      ;
; 33.743 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.330      ;
; 33.744 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.329      ;
; 33.745 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.328      ;
; 33.752 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.319      ;
; 33.753 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.320      ;
; 33.755 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.318      ;
; 33.755 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.318      ;
; 33.757 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.316      ;
; 33.760 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.311      ;
; 33.763 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.308      ;
; 33.767 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.308      ;
; 33.769 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.306      ;
; 33.769 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.306      ;
; 33.771 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.304      ;
; 33.792 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.279      ;
; 33.806 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.267      ;
; 33.810 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.261      ;
; 33.835 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.238      ;
; 33.837 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.236      ;
; 33.837 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.236      ;
; 33.839 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.234      ;
; 33.892 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.179      ;
; 33.902 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.169      ;
; 33.926 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.147      ;
; 33.929 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.142      ;
; 33.933 ; clk_60hz:comb_145|counter[14] ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.142      ;
; 33.940 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.133      ;
; 33.947 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.124      ;
; 33.948 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.123      ;
; 33.949 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.122      ;
; 33.951 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.120      ;
; 33.951 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.120      ;
; 33.954 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.117      ;
; 33.955 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.118      ;
; 33.957 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.116      ;
; 33.957 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.116      ;
; 33.959 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.114      ;
; 33.962 ; clk_60hz:comb_145|counter[14] ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.113      ;
; 33.964 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.107      ;
; 33.964 ; clk_60hz:comb_145|counter[14] ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.111      ;
; 33.964 ; clk_60hz:comb_145|counter[14] ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.111      ;
; 33.966 ; clk_60hz:comb_145|counter[14] ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.109      ;
; 33.969 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.104      ;
; 33.971 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.102      ;
; 33.971 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.102      ;
; 33.973 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.100      ;
; 33.986 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.085      ;
; 33.987 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.084      ;
; 33.987 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.084      ;
; 33.988 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.083      ;
; 33.988 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.083      ;
; 33.989 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.082      ;
; 33.989 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.082      ;
; 33.990 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.081      ;
; 33.990 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.081      ;
; 33.991 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.080      ;
; 34.010 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.061      ;
; 34.013 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.060      ;
; 34.014 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.057      ;
; 34.014 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.059      ;
; 34.015 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.058      ;
; 34.017 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.056      ;
; 34.017 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.056      ;
; 34.021 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.050      ;
; 34.028 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.043      ;
; 34.039 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.032      ;
; 34.039 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.032      ;
; 34.059 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.014      ;
; 34.068 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.003      ;
; 34.078 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 2.993      ;
; 34.081 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 2.990      ;
; 34.082 ; clk_60hz:comb_145|counter[9]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 2.993      ;
; 34.087 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 2.986      ;
; 34.088 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 2.985      ;
; 34.089 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 2.982      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'p1|altpll_component|pll|clk[0]'                                                                                                                  ;
+--------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 36.554 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.164      ;
; 36.554 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.164      ;
; 36.554 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.164      ;
; 36.554 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.164      ;
; 36.554 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.164      ;
; 36.554 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.164      ;
; 36.554 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.164      ;
; 36.554 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.164      ;
; 36.554 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.164      ;
; 36.554 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.164      ;
; 36.588 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.130      ;
; 36.588 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.130      ;
; 36.588 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.130      ;
; 36.588 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.130      ;
; 36.588 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.130      ;
; 36.588 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.130      ;
; 36.588 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.130      ;
; 36.588 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.130      ;
; 36.588 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.130      ;
; 36.588 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.130      ;
; 36.705 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.013      ;
; 36.705 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.013      ;
; 36.705 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.013      ;
; 36.705 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.013      ;
; 36.705 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.013      ;
; 36.705 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.013      ;
; 36.705 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.013      ;
; 36.705 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.013      ;
; 36.705 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.013      ;
; 36.705 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.013      ;
; 36.838 ; vga_sync:u1|h_count[2] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.879      ;
; 36.851 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.867      ;
; 36.851 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.867      ;
; 36.851 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.867      ;
; 36.851 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.867      ;
; 36.851 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.867      ;
; 36.851 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.867      ;
; 36.851 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.867      ;
; 36.851 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.867      ;
; 36.851 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.867      ;
; 36.851 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.867      ;
; 36.892 ; vga_sync:u1|v_count[8] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.826      ;
; 36.896 ; vga_sync:u1|v_count[6] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.822      ;
; 36.901 ; vga_sync:u1|h_count[3] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.816      ;
; 36.921 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.797      ;
; 36.921 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.797      ;
; 36.921 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.797      ;
; 36.921 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.797      ;
; 36.921 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.797      ;
; 36.921 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.797      ;
; 36.921 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.797      ;
; 36.921 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.797      ;
; 36.921 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.797      ;
; 36.921 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.797      ;
; 36.955 ; vga_sync:u1|h_count[1] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.763      ;
; 36.955 ; vga_sync:u1|h_count[1] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.763      ;
; 36.955 ; vga_sync:u1|h_count[1] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.763      ;
; 36.955 ; vga_sync:u1|h_count[1] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.763      ;
; 36.955 ; vga_sync:u1|h_count[1] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.763      ;
; 36.955 ; vga_sync:u1|h_count[1] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.763      ;
; 36.955 ; vga_sync:u1|h_count[1] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.763      ;
; 36.955 ; vga_sync:u1|h_count[1] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.763      ;
; 36.955 ; vga_sync:u1|h_count[1] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.763      ;
; 36.955 ; vga_sync:u1|h_count[1] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.763      ;
; 36.979 ; vga_sync:u1|v_count[5] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.739      ;
; 37.072 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.646      ;
; 37.072 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.646      ;
; 37.072 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.646      ;
; 37.072 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.646      ;
; 37.072 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.646      ;
; 37.072 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.646      ;
; 37.072 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.646      ;
; 37.072 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.646      ;
; 37.072 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.646      ;
; 37.072 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.646      ;
; 37.085 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.633      ;
; 37.085 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.633      ;
; 37.085 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.633      ;
; 37.085 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.633      ;
; 37.085 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.633      ;
; 37.085 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.633      ;
; 37.085 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.633      ;
; 37.085 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.633      ;
; 37.085 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.633      ;
; 37.085 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.633      ;
; 37.085 ; vga_sync:u1|h_count[3] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.633      ;
; 37.099 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.619      ;
; 37.099 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.619      ;
; 37.099 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.619      ;
; 37.099 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.619      ;
; 37.099 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.619      ;
; 37.099 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.619      ;
; 37.099 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.619      ;
; 37.099 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.619      ;
; 37.099 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.619      ;
; 37.099 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.619      ;
; 37.119 ; vga_sync:u1|h_count[1] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.599      ;
; 37.120 ; vga_sync:u1|h_count[1] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.597      ;
; 37.120 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.598      ;
; 37.120 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.598      ;
+--------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                     ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.534 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.800      ;
; 0.795 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.801 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.802 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.804 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.070      ;
; 0.806 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.809 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.075      ;
; 0.810 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.814 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.831 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.097      ;
; 0.832 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.098      ;
; 0.838 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.841 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.107      ;
; 0.842 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.108      ;
; 0.846 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 1.184 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.450      ;
; 1.185 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.451      ;
; 1.187 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.453      ;
; 1.189 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.192 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.458      ;
; 1.193 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.459      ;
; 1.218 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.484      ;
; 1.224 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.227 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.493      ;
; 1.228 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.494      ;
; 1.232 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.498      ;
; 1.240 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.506      ;
; 1.255 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.521      ;
; 1.256 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.522      ;
; 1.258 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.524      ;
; 1.260 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.263 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.529      ;
; 1.264 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.530      ;
; 1.270 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.536      ;
; 1.283 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.547      ;
; 1.289 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.555      ;
; 1.295 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.561      ;
; 1.298 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.564      ;
; 1.299 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.565      ;
; 1.308 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.574      ;
; 1.326 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.592      ;
; 1.327 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.593      ;
; 1.329 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.595      ;
; 1.334 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.600      ;
; 1.335 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.601      ;
; 1.337 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.601      ;
; 1.341 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.607      ;
; 1.354 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.618      ;
; 1.360 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.626      ;
; 1.366 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.632      ;
; 1.366 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.632      ;
; 1.366 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.632      ;
; 1.369 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.635      ;
; 1.379 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.645      ;
; 1.391 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.657      ;
; 1.397 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.663      ;
; 1.398 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.664      ;
; 1.400 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.666      ;
; 1.405 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.671      ;
; 1.408 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.672      ;
; 1.408 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.672      ;
; 1.412 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.678      ;
; 1.425 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.689      ;
; 1.437 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.703      ;
; 1.437 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.703      ;
; 1.440 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.706      ;
; 1.450 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.716      ;
; 1.458 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.724      ;
; 1.462 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.728      ;
; 1.468 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.734      ;
; 1.471 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.737      ;
; 1.476 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.742      ;
; 1.479 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.743      ;
; 1.479 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.743      ;
; 1.483 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.749      ;
; 1.494 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.760      ;
; 1.496 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.760      ;
; 1.508 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.774      ;
; 1.508 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.774      ;
; 1.514 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.778      ;
; 1.521 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.787      ;
; 1.529 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.795      ;
; 1.539 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.805      ;
; 1.542 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.808      ;
; 1.546 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.810      ;
; 1.550 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.814      ;
; 1.550 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.814      ;
; 1.554 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.820      ;
; 1.565 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.831      ;
; 1.567 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.831      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_60hz:comb_145|q'                                                                                                                                       ;
+-------+-------------------------------------------+-------------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                             ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.391 ; Bullet_Man:Bm1|Bullet:B0|inUse            ; Bullet_Man:Bm1|Bullet:B0|inUse      ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Bullet_Man:Bm1|Bullet:B1|inUse            ; Bullet_Man:Bm1|Bullet:B1|inUse      ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Bullet_Man:Bm1|Bullet:B2|inUse            ; Bullet_Man:Bm1|Bullet:B2|inUse      ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Bullet_Man:Bm1|Bullet:B3|inUse            ; Bullet_Man:Bm1|Bullet:B3|inUse      ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.657      ;
; 0.521 ; Bullet_Man:Bm1|Bullet:B0|bulletY[9]       ; Bullet_Man:Bm1|Bullet:B0|bulletY[9] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; Bullet_Man:Bm1|Bullet:B1|bulletY[9]       ; Bullet_Man:Bm1|Bullet:B1|bulletY[9] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; Bullet_Man:Bm1|Bullet:B2|bulletY[9]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[9] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.787      ;
; 0.818 ; Spaceship:c1|shipX[6]                     ; Spaceship:c1|shipX[6]               ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.084      ;
; 0.827 ; Bullet_Man:Bm1|Bullet:B0|bulletY[5]       ; Bullet_Man:Bm1|Bullet:B0|bulletY[5] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.093      ;
; 0.828 ; Bullet_Man:Bm1|Bullet:B1|bulletY[1]       ; Bullet_Man:Bm1|Bullet:B1|bulletY[1] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.094      ;
; 0.828 ; Bullet_Man:Bm1|Bullet:B2|bulletY[1]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[1] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.094      ;
; 0.831 ; Bullet_Man:Bm1|Bullet:B3|bulletY[1]       ; Bullet_Man:Bm1|Bullet:B3|bulletY[1] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.097      ;
; 0.835 ; Bullet_Man:Bm1|Bullet:B0|bulletY[8]       ; Bullet_Man:Bm1|Bullet:B0|bulletY[8] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.101      ;
; 0.835 ; Bullet_Man:Bm1|Bullet:B0|bulletY[6]       ; Bullet_Man:Bm1|Bullet:B0|bulletY[6] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.101      ;
; 0.835 ; Bullet_Man:Bm1|Bullet:B3|bulletY[3]       ; Bullet_Man:Bm1|Bullet:B3|bulletY[3] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.101      ;
; 0.837 ; Bullet_Man:Bm1|Bullet:B1|bullet_direction ; Bullet_Man:Bm1|Bullet:B1|bulletY[2] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.103      ;
; 0.837 ; Bullet_Man:Bm1|Bullet:B2|bullet_direction ; Bullet_Man:Bm1|Bullet:B2|bulletY[2] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.103      ;
; 0.838 ; Bullet_Man:Bm1|Bullet:B0|bulletY[1]       ; Bullet_Man:Bm1|Bullet:B0|bulletY[1] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Bullet_Man:Bm1|Bullet:B1|bulletY[7]       ; Bullet_Man:Bm1|Bullet:B1|bulletY[7] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Bullet_Man:Bm1|Bullet:B1|bulletY[5]       ; Bullet_Man:Bm1|Bullet:B1|bulletY[5] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Bullet_Man:Bm1|Bullet:B1|bulletY[3]       ; Bullet_Man:Bm1|Bullet:B1|bulletY[3] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Bullet_Man:Bm1|Bullet:B2|bulletY[7]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[7] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Bullet_Man:Bm1|Bullet:B2|bulletY[5]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[5] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Bullet_Man:Bm1|Bullet:B2|bulletY[3]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[3] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Bullet_Man:Bm1|Bullet:B3|bulletY[9]       ; Bullet_Man:Bm1|Bullet:B3|bulletY[9] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Bullet_Man:Bm1|Bullet:B3|bulletY[7]       ; Bullet_Man:Bm1|Bullet:B3|bulletY[7] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Bullet_Man:Bm1|Bullet:B3|bulletY[5]       ; Bullet_Man:Bm1|Bullet:B3|bulletY[5] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; Bullet_Man:Bm1|Bullet:B0|bulletY[4]       ; Bullet_Man:Bm1|Bullet:B0|bulletY[4] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; Bullet_Man:Bm1|Bullet:B0|bulletY[3]       ; Bullet_Man:Bm1|Bullet:B0|bulletY[3] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.105      ;
; 0.840 ; Bullet_Man:Bm1|Bullet:B3|bullet_direction ; Bullet_Man:Bm1|Bullet:B3|bulletY[2] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.106      ;
; 0.841 ; Bullet_Man:Bm1|Bullet:B0|bullet_direction ; Bullet_Man:Bm1|Bullet:B0|bulletY[2] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.107      ;
; 0.843 ; Bullet_Man:Bm1|Bullet:B3|bullet_direction ; Bullet_Man:Bm1|Bullet:B3|bulletY[4] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.109      ;
; 0.843 ; Bullet_Man:Bm1|Bullet:B3|bulletY[2]       ; Bullet_Man:Bm1|Bullet:B3|bulletY[2] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.109      ;
; 0.844 ; Bullet_Man:Bm1|Bullet:B1|bullet_direction ; Bullet_Man:Bm1|Bullet:B1|bulletY[8] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.110      ;
; 0.844 ; Bullet_Man:Bm1|Bullet:B2|bullet_direction ; Bullet_Man:Bm1|Bullet:B2|bulletY[8] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.110      ;
; 0.844 ; Bullet_Man:Bm1|Bullet:B0|bullet_direction ; Bullet_Man:Bm1|Bullet:B0|bulletY[4] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.110      ;
; 0.845 ; Bullet_Man:Bm1|Bullet:B0|bullet_direction ; Bullet_Man:Bm1|Bullet:B0|bulletY[3] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; Bullet_Man:Bm1|Bullet:B1|bullet_direction ; Bullet_Man:Bm1|Bullet:B1|bulletY[6] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; Bullet_Man:Bm1|Bullet:B2|bullet_direction ; Bullet_Man:Bm1|Bullet:B2|bulletY[6] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.112      ;
; 0.847 ; Bullet_Man:Bm1|Bullet:B1|bullet_direction ; Bullet_Man:Bm1|Bullet:B1|bulletY[4] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.113      ;
; 0.847 ; Bullet_Man:Bm1|Bullet:B2|bullet_direction ; Bullet_Man:Bm1|Bullet:B2|bulletY[4] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.113      ;
; 0.847 ; Bullet_Man:Bm1|Bullet:B1|bullet_direction ; Bullet_Man:Bm1|Bullet:B1|bulletY[9] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.113      ;
; 0.847 ; Bullet_Man:Bm1|Bullet:B2|bullet_direction ; Bullet_Man:Bm1|Bullet:B2|bulletY[9] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.113      ;
; 0.847 ; Bullet_Man:Bm1|Bullet:B3|bullet_direction ; Bullet_Man:Bm1|Bullet:B3|bulletY[3] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.113      ;
; 0.849 ; Spaceship:c1|shipX[5]                     ; Spaceship:c1|shipX[5]               ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.115      ;
; 0.849 ; Bullet_Man:Bm1|Bullet:B0|bullet_direction ; Bullet_Man:Bm1|Bullet:B0|bulletY[8] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.115      ;
; 0.850 ; Bullet_Man:Bm1|Bullet:B3|bullet_direction ; Bullet_Man:Bm1|Bullet:B3|bulletY[8] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.116      ;
; 0.850 ; Bullet_Man:Bm1|Bullet:B0|bullet_direction ; Bullet_Man:Bm1|Bullet:B0|bulletY[6] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.116      ;
; 0.850 ; Bullet_Man:Bm1|Bullet:B1|bullet_direction ; Bullet_Man:Bm1|Bullet:B1|bulletY[7] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.116      ;
; 0.850 ; Bullet_Man:Bm1|Bullet:B2|bullet_direction ; Bullet_Man:Bm1|Bullet:B2|bulletY[7] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.116      ;
; 0.851 ; Bullet_Man:Bm1|Bullet:B3|bullet_direction ; Bullet_Man:Bm1|Bullet:B3|bulletY[6] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.117      ;
; 0.851 ; Bullet_Man:Bm1|Bullet:B0|bullet_direction ; Bullet_Man:Bm1|Bullet:B0|bulletY[9] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.117      ;
; 0.851 ; Bullet_Man:Bm1|Bullet:B1|bullet_direction ; Bullet_Man:Bm1|Bullet:B1|bulletY[5] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.117      ;
; 0.851 ; Bullet_Man:Bm1|Bullet:B1|bullet_direction ; Bullet_Man:Bm1|Bullet:B1|bulletY[3] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.117      ;
; 0.851 ; Bullet_Man:Bm1|Bullet:B2|bullet_direction ; Bullet_Man:Bm1|Bullet:B2|bulletY[5] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.117      ;
; 0.851 ; Bullet_Man:Bm1|Bullet:B2|bullet_direction ; Bullet_Man:Bm1|Bullet:B2|bulletY[3] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.117      ;
; 0.853 ; Bullet_Man:Bm1|Bullet:B0|bullet_direction ; Bullet_Man:Bm1|Bullet:B0|bulletY[7] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.119      ;
; 0.854 ; Bullet_Man:Bm1|Bullet:B3|bullet_direction ; Bullet_Man:Bm1|Bullet:B3|bulletY[9] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.120      ;
; 0.855 ; Bullet_Man:Bm1|Bullet:B3|bullet_direction ; Bullet_Man:Bm1|Bullet:B3|bulletY[7] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.121      ;
; 0.855 ; Bullet_Man:Bm1|Bullet:B3|bullet_direction ; Bullet_Man:Bm1|Bullet:B3|bulletY[5] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.121      ;
; 0.857 ; Spaceship:c1|shipX[3]                     ; Spaceship:c1|shipX[3]               ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.123      ;
; 0.978 ; Bullet_Man:Bm1|Bullet:B2|bulletY[2]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[2] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.244      ;
; 0.979 ; Bullet_Man:Bm1|Bullet:B1|bulletY[2]       ; Bullet_Man:Bm1|Bullet:B1|bulletY[2] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.245      ;
; 0.986 ; Spaceship:c1|shipX[7]                     ; Spaceship:c1|shipX[7]               ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.252      ;
; 0.995 ; Spaceship:c1|shipX[2]                     ; Spaceship:c1|shipX[2]               ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.261      ;
; 1.008 ; Spaceship:c1|shipX[4]                     ; Spaceship:c1|shipX[4]               ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.274      ;
; 1.015 ; Bullet_Man:Bm1|Bullet:B1|bulletY[4]       ; Bullet_Man:Bm1|Bullet:B1|bulletY[4] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.281      ;
; 1.016 ; Bullet_Man:Bm1|Bullet:B2|bulletY[4]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[4] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.282      ;
; 1.016 ; Bullet_Man:Bm1|Bullet:B3|bulletY[6]       ; Bullet_Man:Bm1|Bullet:B3|bulletY[6] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.282      ;
; 1.016 ; Bullet_Man:Bm1|Bullet:B0|bulletY[7]       ; Bullet_Man:Bm1|Bullet:B0|bulletY[7] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.282      ;
; 1.018 ; Bullet_Man:Bm1|Bullet:B0|bulletY[2]       ; Bullet_Man:Bm1|Bullet:B0|bulletY[2] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.284      ;
; 1.020 ; Bullet_Man:Bm1|Bullet:B1|bulletY[8]       ; Bullet_Man:Bm1|Bullet:B1|bulletY[8] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.286      ;
; 1.025 ; Bullet_Man:Bm1|Bullet:B0|bullet_direction ; Bullet_Man:Bm1|Bullet:B0|bulletY[5] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.291      ;
; 1.027 ; Bullet_Man:Bm1|Bullet:B1|bulletY[6]       ; Bullet_Man:Bm1|Bullet:B1|bulletY[6] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.293      ;
; 1.032 ; Spaceship:c1|shipX[1]                     ; Spaceship:c1|shipX[1]               ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.298      ;
; 1.039 ; Bullet_Man:Bm1|Bullet:B2|bulletY[6]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[6] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.305      ;
; 1.043 ; Bullet_Man:Bm1|Bullet:B2|bulletY[8]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[8] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.309      ;
; 1.052 ; Spaceship:c1|shipX[8]                     ; Bullet_Man:Bm1|Bullet:B1|bulletX[8] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; -0.011     ; 1.307      ;
; 1.053 ; Spaceship:c1|shipX[6]                     ; Bullet_Man:Bm1|Bullet:B3|bulletX[6] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; -0.011     ; 1.308      ;
; 1.143 ; Spaceship:c1|shipX[7]                     ; Bullet_Man:Bm1|Bullet:B3|bulletX[7] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; -0.002     ; 1.407      ;
; 1.147 ; Spaceship:c1|shipX[9]                     ; Bullet_Man:Bm1|Bullet:B1|bulletX[9] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; -0.004     ; 1.409      ;
; 1.168 ; Spaceship:c1|shipX[1]                     ; Bullet_Man:Bm1|Bullet:B3|bulletX[1] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; -0.002     ; 1.432      ;
; 1.170 ; Spaceship:c1|shipX[2]                     ; Bullet_Man:Bm1|Bullet:B1|bulletX[2] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; -0.004     ; 1.432      ;
; 1.181 ; Spaceship:c1|shipX[7]                     ; Bullet_Man:Bm1|Bullet:B1|bulletX[7] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; -0.004     ; 1.443      ;
; 1.187 ; Spaceship:c1|shipX[4]                     ; Bullet_Man:Bm1|Bullet:B1|bulletX[4] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; -0.004     ; 1.449      ;
; 1.201 ; Spaceship:c1|shipX[6]                     ; Spaceship:c1|shipX[7]               ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.467      ;
; 1.214 ; Bullet_Man:Bm1|Bullet:B1|bulletY[1]       ; Bullet_Man:Bm1|Bullet:B1|bulletY[2] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.480      ;
; 1.214 ; Bullet_Man:Bm1|Bullet:B2|bulletY[1]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[2] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.480      ;
; 1.214 ; Bullet_Man:Bm1|Bullet:B3|bulletY[1]       ; Bullet_Man:Bm1|Bullet:B3|bulletY[2] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.480      ;
; 1.221 ; Bullet_Man:Bm1|Bullet:B0|bulletY[8]       ; Bullet_Man:Bm1|Bullet:B0|bulletY[9] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.487      ;
; 1.221 ; Bullet_Man:Bm1|Bullet:B3|bulletY[3]       ; Bullet_Man:Bm1|Bullet:B3|bulletY[4] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.487      ;
; 1.221 ; Bullet_Man:Bm1|Bullet:B0|bulletY[6]       ; Bullet_Man:Bm1|Bullet:B0|bulletY[7] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.487      ;
; 1.223 ; Spaceship:c1|shipX[8]                     ; Spaceship:c1|shipX[8]               ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.489      ;
; 1.224 ; Bullet_Man:Bm1|Bullet:B0|bulletY[1]       ; Bullet_Man:Bm1|Bullet:B0|bulletY[2] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; Bullet_Man:Bm1|Bullet:B1|bulletY[7]       ; Bullet_Man:Bm1|Bullet:B1|bulletY[8] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; Bullet_Man:Bm1|Bullet:B2|bulletY[7]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[8] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; Bullet_Man:Bm1|Bullet:B1|bulletY[5]       ; Bullet_Man:Bm1|Bullet:B1|bulletY[6] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; Bullet_Man:Bm1|Bullet:B2|bulletY[5]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[6] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; Bullet_Man:Bm1|Bullet:B1|bulletY[3]       ; Bullet_Man:Bm1|Bullet:B1|bulletY[4] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; Bullet_Man:Bm1|Bullet:B2|bulletY[3]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[4] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.490      ;
+-------+-------------------------------------------+-------------------------------------+---------------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'p1|altpll_component|pll|clk[0]'                                                                                                                  ;
+-------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; vga_sync:u1|VGA_V_SYNC ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.549 ; vga_sync:u1|v_count[9] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.815      ;
; 0.553 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.819      ;
; 0.759 ; vga_sync:u1|h_count[9] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.024      ;
; 0.811 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.077      ;
; 0.820 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.086      ;
; 0.821 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.087      ;
; 0.825 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.091      ;
; 0.825 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.091      ;
; 0.825 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.091      ;
; 0.826 ; vga_sync:u1|v_count[5] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.092      ;
; 0.827 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.093      ;
; 0.829 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.095      ;
; 0.844 ; vga_sync:u1|v_count[6] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.110      ;
; 0.851 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.117      ;
; 0.853 ; vga_sync:u1|v_count[8] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.119      ;
; 0.859 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.125      ;
; 0.860 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.126      ;
; 0.864 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.130      ;
; 0.865 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.131      ;
; 0.865 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.131      ;
; 0.866 ; vga_sync:u1|h_count[8] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.131      ;
; 0.872 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.138      ;
; 0.948 ; vga_sync:u1|v_count[9] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.214      ;
; 0.992 ; vga_sync:u1|h_count[7] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.257      ;
; 1.194 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.460      ;
; 1.203 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.469      ;
; 1.204 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.470      ;
; 1.208 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.474      ;
; 1.208 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.474      ;
; 1.210 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.476      ;
; 1.212 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.478      ;
; 1.222 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.488      ;
; 1.222 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.488      ;
; 1.222 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.488      ;
; 1.222 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.488      ;
; 1.222 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.488      ;
; 1.222 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.488      ;
; 1.222 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.488      ;
; 1.222 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.488      ;
; 1.222 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.488      ;
; 1.230 ; vga_sync:u1|v_count[6] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.496      ;
; 1.237 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.503      ;
; 1.239 ; vga_sync:u1|v_count[8] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.505      ;
; 1.245 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.511      ;
; 1.246 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.512      ;
; 1.250 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.516      ;
; 1.251 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.517      ;
; 1.251 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.517      ;
; 1.263 ; vga_sync:u1|v_count[4] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.529      ;
; 1.265 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.531      ;
; 1.274 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.540      ;
; 1.275 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.541      ;
; 1.279 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.545      ;
; 1.279 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.545      ;
; 1.281 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.547      ;
; 1.283 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.549      ;
; 1.300 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.566      ;
; 1.301 ; vga_sync:u1|v_count[5] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.567      ;
; 1.301 ; vga_sync:u1|v_count[6] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.567      ;
; 1.316 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.582      ;
; 1.317 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.583      ;
; 1.322 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.588      ;
; 1.336 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.602      ;
; 1.336 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.602      ;
; 1.336 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.602      ;
; 1.336 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.602      ;
; 1.336 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.602      ;
; 1.336 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.602      ;
; 1.336 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.602      ;
; 1.336 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.602      ;
; 1.336 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.602      ;
; 1.346 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.612      ;
; 1.350 ; vga_sync:u1|v_count[9] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.616      ;
; 1.350 ; vga_sync:u1|v_count[9] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.616      ;
; 1.350 ; vga_sync:u1|v_count[9] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.616      ;
; 1.350 ; vga_sync:u1|v_count[9] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.616      ;
; 1.350 ; vga_sync:u1|v_count[9] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.616      ;
; 1.350 ; vga_sync:u1|v_count[9] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.616      ;
; 1.350 ; vga_sync:u1|v_count[9] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.616      ;
; 1.350 ; vga_sync:u1|v_count[9] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.616      ;
; 1.350 ; vga_sync:u1|v_count[9] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.616      ;
; 1.350 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.616      ;
; 1.350 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.616      ;
; 1.352 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.618      ;
; 1.354 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.620      ;
; 1.371 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.637      ;
; 1.372 ; vga_sync:u1|v_count[5] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.638      ;
; 1.372 ; vga_sync:u1|v_count[6] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.638      ;
; 1.387 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.653      ;
; 1.388 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.654      ;
; 1.396 ; vga_sync:u1|h_count[6] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.662      ;
; 1.407 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.673      ;
; 1.409 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.675      ;
; 1.410 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.676      ;
; 1.417 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.683      ;
; 1.421 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.687      ;
; 1.423 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.689      ;
; 1.443 ; vga_sync:u1|v_count[5] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.709      ;
; 1.458 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.724      ;
+-------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_27'                                                                                                                 ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.802 ; clk_60hz:comb_145|counter[13] ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.068      ;
; 0.804 ; clk_60hz:comb_145|counter[9]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.070      ;
; 0.805 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[2]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; clk_60hz:comb_145|counter[16] ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.072      ;
; 0.838 ; clk_60hz:comb_145|counter[16] ; clk_60hz:comb_145|q           ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[3]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.104      ;
; 1.014 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|q           ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.280      ;
; 1.188 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[3]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.454      ;
; 1.202 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.468      ;
; 1.220 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.486      ;
; 1.229 ; clk_60hz:comb_145|counter[18] ; clk_60hz:comb_145|q           ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.495      ;
; 1.232 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[1]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.498      ;
; 1.245 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.511      ;
; 1.259 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.525      ;
; 1.263 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.529      ;
; 1.287 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[1]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.553      ;
; 1.295 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.561      ;
; 1.299 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 1.563      ;
; 1.327 ; clk_60hz:comb_145|counter[13] ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.593      ;
; 1.330 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.596      ;
; 1.338 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.604      ;
; 1.339 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.605      ;
; 1.358 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[2]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.624      ;
; 1.371 ; clk_60hz:comb_145|counter[15] ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.637      ;
; 1.395 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 1.659      ;
; 1.400 ; clk_60hz:comb_145|counter[9]  ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.666      ;
; 1.406 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 1.670      ;
; 1.410 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.676      ;
; 1.418 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 1.686      ;
; 1.429 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[3]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.695      ;
; 1.480 ; clk_60hz:comb_145|counter[11] ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.746      ;
; 1.484 ; clk_60hz:comb_145|counter[14] ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.750      ;
; 1.508 ; clk_60hz:comb_145|counter[10] ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.774      ;
; 1.514 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 1.778      ;
; 1.557 ; clk_60hz:comb_145|counter[16] ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 1.825      ;
; 1.571 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.837      ;
; 1.583 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 1.847      ;
; 1.585 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.851      ;
; 1.606 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 1.870      ;
; 1.613 ; clk_60hz:comb_145|counter[9]  ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.879      ;
; 1.615 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[2]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.881      ;
; 1.622 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.888      ;
; 1.623 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.889      ;
; 1.628 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.894      ;
; 1.645 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.911      ;
; 1.656 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 1.920      ;
; 1.656 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.922      ;
; 1.663 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.929      ;
; 1.679 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 1.943      ;
; 1.686 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[3]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.952      ;
; 1.690 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 1.954      ;
; 1.691 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 1.955      ;
; 1.693 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.959      ;
; 1.693 ; clk_60hz:comb_145|counter[11] ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.959      ;
; 1.699 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 1.967      ;
; 1.701 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 1.969      ;
; 1.701 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 1.969      ;
; 1.701 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 1.969      ;
; 1.705 ; clk_60hz:comb_145|counter[18] ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.971      ;
; 1.714 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.980      ;
; 1.721 ; clk_60hz:comb_145|counter[15] ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.987      ;
; 1.721 ; clk_60hz:comb_145|counter[10] ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.987      ;
; 1.755 ; clk_60hz:comb_145|counter[14] ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.021      ;
; 1.764 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.030      ;
; 1.764 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.030      ;
; 1.773 ; clk_60hz:comb_145|counter[18] ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 2.041      ;
; 1.785 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.051      ;
; 1.796 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 2.060      ;
; 1.798 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 2.062      ;
; 1.799 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.065      ;
; 1.812 ; clk_60hz:comb_145|counter[16] ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.078      ;
; 1.828 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.094      ;
; 1.835 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.101      ;
; 1.838 ; clk_60hz:comb_145|counter[16] ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 2.106      ;
; 1.840 ; clk_60hz:comb_145|counter[16] ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 2.108      ;
; 1.840 ; clk_60hz:comb_145|counter[16] ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 2.108      ;
; 1.840 ; clk_60hz:comb_145|counter[16] ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 2.108      ;
; 1.854 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.120      ;
; 1.856 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.122      ;
; 1.870 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.136      ;
; 1.890 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 2.154      ;
; 1.892 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 2.156      ;
; 1.895 ; clk_60hz:comb_145|counter[10] ; clk_60hz:comb_145|counter[10] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.161      ;
; 1.903 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 2.167      ;
; 1.904 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.170      ;
; 1.906 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.172      ;
; 1.909 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|counter[11] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.175      ;
; 1.909 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.175      ;
; 1.909 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.175      ;
; 1.912 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|counter[12] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.178      ;
; 1.912 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|counter[10] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.178      ;
; 1.913 ; clk_60hz:comb_145|counter[13] ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.179      ;
; 1.932 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 2.196      ;
; 1.934 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[12] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.200      ;
; 1.940 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 2.204      ;
; 1.941 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.207      ;
; 1.975 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 2.239      ;
; 1.991 ; clk_60hz:comb_145|counter[13] ; clk_60hz:comb_145|q           ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.257      ;
; 1.992 ; clk_60hz:comb_145|counter[13] ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.258      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'p1|altpll_component|pll|clk[0]'                                                                                            ;
+--------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; -3.895 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_H_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.436     ; 1.497      ;
; -3.891 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.494      ;
; -3.891 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.494      ;
; -3.891 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.494      ;
; -3.891 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.494      ;
; -3.891 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.494      ;
; -3.891 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.494      ;
; -3.891 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.494      ;
; -3.891 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.494      ;
; -3.891 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.494      ;
; -3.891 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.494      ;
; -3.891 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_V_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.494      ;
; -3.706 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.309      ;
; -3.706 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.309      ;
; -3.706 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.309      ;
; -3.706 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.309      ;
; -3.706 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.309      ;
; -3.706 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.309      ;
; -3.706 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.309      ;
; -3.706 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.309      ;
; -3.706 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.309      ;
; -3.706 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.309      ;
+--------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'p1|altpll_component|pll|clk[0]'                                                                                            ;
+-------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; 3.478 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.309      ;
; 3.478 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.309      ;
; 3.478 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.309      ;
; 3.478 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.309      ;
; 3.478 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.309      ;
; 3.478 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.309      ;
; 3.478 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.309      ;
; 3.478 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.309      ;
; 3.478 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.309      ;
; 3.478 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.309      ;
; 3.663 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.494      ;
; 3.663 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.494      ;
; 3.663 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.494      ;
; 3.663 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.494      ;
; 3.663 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.494      ;
; 3.663 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.494      ;
; 3.663 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.494      ;
; 3.663 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.494      ;
; 3.663 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.494      ;
; 3.663 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.494      ;
; 3.663 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_V_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.494      ;
; 3.667 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_H_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.436     ; 1.497      ;
+-------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|oRESET|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|oRESET|clk             ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_60hz:comb_145|q'                                                                                    ;
+--------+--------------+----------------+------------------+---------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+---------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bullet_direction ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bullet_direction ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|inUse            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|inUse            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bullet_direction ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bullet_direction ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|inUse            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|inUse            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletY[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletY[1]       ;
+--------+--------------+----------------+------------------+---------------------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_27'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[0]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[10]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[11]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[12]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[13]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[14]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[15]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[16]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[17]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[18]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[1]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[2]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[3]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[4]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[5]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[6]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[7]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[8]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[9]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|q              ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[0]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[10]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[11]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[12]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[13]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[14]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[15]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[16]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[17]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[18]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[1]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[2]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[3]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[4]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[5]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[6]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[7]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[8]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[9]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|q              ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|inclk[0]        ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|outclk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[0]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[10]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[11]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[12]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[13]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[14]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[15]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[16]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[17]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[18]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[1]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[2]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[3]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[4]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[5]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[6]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[7]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[8]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[9]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|q|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[2]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|inclk[0]        ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|outclk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[0]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[10]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[11]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[12]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[13]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[14]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[15]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[16]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[17]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[18]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[1]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[2]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[3]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[4]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[5]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[6]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[7]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[8]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[9]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|q|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[2]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_H_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_H_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_V_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_V_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[9]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[9]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[9]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[9]                     ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|inclk[0] ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|inclk[0] ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|outclk   ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|outclk   ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_H_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_H_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_V_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_V_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[9]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[9]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[9]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[9]|clk                          ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; KEY[*]    ; clk_60hz:comb_145|q ; 6.676 ; 6.676 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[1]   ; clk_60hz:comb_145|q ; 5.162 ; 5.162 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[2]   ; clk_60hz:comb_145|q ; 5.785 ; 5.785 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[3]   ; clk_60hz:comb_145|q ; 6.676 ; 6.676 ; Rise       ; clk_60hz:comb_145|q ;
; SW[*]     ; clk_60hz:comb_145|q ; 2.106 ; 2.106 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[1]    ; clk_60hz:comb_145|q ; 1.750 ; 1.750 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[2]    ; clk_60hz:comb_145|q ; 1.790 ; 1.790 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[3]    ; clk_60hz:comb_145|q ; 2.106 ; 2.106 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[4]    ; clk_60hz:comb_145|q ; 2.097 ; 2.097 ; Rise       ; clk_60hz:comb_145|q ;
+-----------+---------------------+-------+-------+------------+---------------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+-----------+---------------------+--------+--------+------------+---------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+--------+--------+------------+---------------------+
; KEY[*]    ; clk_60hz:comb_145|q ; -4.143 ; -4.143 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[1]   ; clk_60hz:comb_145|q ; -4.143 ; -4.143 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[2]   ; clk_60hz:comb_145|q ; -4.587 ; -4.587 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[3]   ; clk_60hz:comb_145|q ; -4.910 ; -4.910 ; Rise       ; clk_60hz:comb_145|q ;
; SW[*]     ; clk_60hz:comb_145|q ; -1.239 ; -1.239 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[1]    ; clk_60hz:comb_145|q ; -1.239 ; -1.239 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[2]    ; clk_60hz:comb_145|q ; -1.254 ; -1.254 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[3]    ; clk_60hz:comb_145|q ; -1.854 ; -1.854 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[4]    ; clk_60hz:comb_145|q ; -1.543 ; -1.543 ; Rise       ; clk_60hz:comb_145|q ;
+-----------+---------------------+--------+--------+------------+---------------------+


+-------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                           ;
+-----------+---------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+---------------------+--------+--------+------------+--------------------------------+
; LEDR[*]   ; clk_60hz:comb_145|q ; 8.438  ; 8.438  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[0]  ; clk_60hz:comb_145|q ; 8.200  ; 8.200  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[1]  ; clk_60hz:comb_145|q ; 8.438  ; 8.438  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[2]  ; clk_60hz:comb_145|q ; 7.798  ; 7.798  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[3]  ; clk_60hz:comb_145|q ; 8.290  ; 8.290  ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_B[*]  ; clk_60hz:comb_145|q ; 14.533 ; 14.533 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[0] ; clk_60hz:comb_145|q ; 14.533 ; 14.533 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[1] ; clk_60hz:comb_145|q ; 14.533 ; 14.533 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[2] ; clk_60hz:comb_145|q ; 14.282 ; 14.282 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[3] ; clk_60hz:comb_145|q ; 14.272 ; 14.272 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[4] ; clk_60hz:comb_145|q ; 14.352 ; 14.352 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[5] ; clk_60hz:comb_145|q ; 14.342 ; 14.342 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[6] ; clk_60hz:comb_145|q ; 14.322 ; 14.322 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[7] ; clk_60hz:comb_145|q ; 14.322 ; 14.322 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[8] ; clk_60hz:comb_145|q ; 14.286 ; 14.286 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[9] ; clk_60hz:comb_145|q ; 14.286 ; 14.286 ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_G[*]  ; clk_60hz:comb_145|q ; 14.339 ; 14.339 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[0] ; clk_60hz:comb_145|q ; 14.339 ; 14.339 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[1] ; clk_60hz:comb_145|q ; 14.339 ; 14.339 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[2] ; clk_60hz:comb_145|q ; 14.321 ; 14.321 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[3] ; clk_60hz:comb_145|q ; 14.321 ; 14.321 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[4] ; clk_60hz:comb_145|q ; 14.335 ; 14.335 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[5] ; clk_60hz:comb_145|q ; 14.335 ; 14.335 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[6] ; clk_60hz:comb_145|q ; 14.295 ; 14.295 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[7] ; clk_60hz:comb_145|q ; 14.315 ; 14.315 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[8] ; clk_60hz:comb_145|q ; 14.309 ; 14.309 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[9] ; clk_60hz:comb_145|q ; 14.309 ; 14.309 ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_R[*]  ; clk_60hz:comb_145|q ; 14.606 ; 14.606 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[0] ; clk_60hz:comb_145|q ; 14.568 ; 14.568 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[1] ; clk_60hz:comb_145|q ; 14.548 ; 14.548 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[2] ; clk_60hz:comb_145|q ; 14.548 ; 14.548 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[3] ; clk_60hz:comb_145|q ; 14.606 ; 14.606 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[4] ; clk_60hz:comb_145|q ; 14.606 ; 14.606 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[5] ; clk_60hz:comb_145|q ; 14.345 ; 14.345 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[6] ; clk_60hz:comb_145|q ; 14.325 ; 14.325 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[7] ; clk_60hz:comb_145|q ; 14.335 ; 14.335 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[8] ; clk_60hz:comb_145|q ; 14.309 ; 14.309 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[9] ; clk_60hz:comb_145|q ; 14.309 ; 14.309 ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_B[*]  ; CLOCK_27            ; 12.992 ; 12.992 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_27            ; 12.992 ; 12.992 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_27            ; 12.992 ; 12.992 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_27            ; 12.741 ; 12.741 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_27            ; 12.731 ; 12.731 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_27            ; 12.811 ; 12.811 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_27            ; 12.801 ; 12.801 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_27            ; 12.781 ; 12.781 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_27            ; 12.781 ; 12.781 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27            ; 12.745 ; 12.745 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27            ; 12.745 ; 12.745 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27            ; 6.697  ; 6.697  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27            ; 12.798 ; 12.798 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_27            ; 12.798 ; 12.798 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_27            ; 12.798 ; 12.798 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_27            ; 12.780 ; 12.780 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_27            ; 12.780 ; 12.780 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_27            ; 12.794 ; 12.794 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_27            ; 12.794 ; 12.794 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_27            ; 12.754 ; 12.754 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_27            ; 12.774 ; 12.774 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27            ; 12.768 ; 12.768 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27            ; 12.768 ; 12.768 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27            ; 5.701  ; 5.701  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_27            ; 13.065 ; 13.065 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_27            ; 13.027 ; 13.027 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_27            ; 13.007 ; 13.007 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_27            ; 13.007 ; 13.007 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_27            ; 13.065 ; 13.065 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[4] ; CLOCK_27            ; 13.065 ; 13.065 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[5] ; CLOCK_27            ; 12.804 ; 12.804 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[6] ; CLOCK_27            ; 12.784 ; 12.784 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[7] ; CLOCK_27            ; 12.794 ; 12.794 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_27            ; 12.768 ; 12.768 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_27            ; 12.768 ; 12.768 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27            ; 5.951  ; 5.951  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27            ; -7.035 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK   ; CLOCK_27            ;        ; -7.035 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+-----------+---------------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+-----------+---------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+---------------------+--------+--------+------------+--------------------------------+
; LEDR[*]   ; clk_60hz:comb_145|q ; 7.798  ; 7.798  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[0]  ; clk_60hz:comb_145|q ; 8.200  ; 8.200  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[1]  ; clk_60hz:comb_145|q ; 8.438  ; 8.438  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[2]  ; clk_60hz:comb_145|q ; 7.798  ; 7.798  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[3]  ; clk_60hz:comb_145|q ; 8.290  ; 8.290  ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_B[*]  ; clk_60hz:comb_145|q ; 11.047 ; 11.047 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[0] ; clk_60hz:comb_145|q ; 11.308 ; 11.308 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[1] ; clk_60hz:comb_145|q ; 11.308 ; 11.308 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[2] ; clk_60hz:comb_145|q ; 11.057 ; 11.057 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[3] ; clk_60hz:comb_145|q ; 11.047 ; 11.047 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[4] ; clk_60hz:comb_145|q ; 11.127 ; 11.127 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[5] ; clk_60hz:comb_145|q ; 11.117 ; 11.117 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[6] ; clk_60hz:comb_145|q ; 11.097 ; 11.097 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[7] ; clk_60hz:comb_145|q ; 11.097 ; 11.097 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[8] ; clk_60hz:comb_145|q ; 11.061 ; 11.061 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[9] ; clk_60hz:comb_145|q ; 11.061 ; 11.061 ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_G[*]  ; clk_60hz:comb_145|q ; 11.070 ; 11.070 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[0] ; clk_60hz:comb_145|q ; 11.114 ; 11.114 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[1] ; clk_60hz:comb_145|q ; 11.114 ; 11.114 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[2] ; clk_60hz:comb_145|q ; 11.096 ; 11.096 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[3] ; clk_60hz:comb_145|q ; 11.096 ; 11.096 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[4] ; clk_60hz:comb_145|q ; 11.110 ; 11.110 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[5] ; clk_60hz:comb_145|q ; 11.110 ; 11.110 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[6] ; clk_60hz:comb_145|q ; 11.070 ; 11.070 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[7] ; clk_60hz:comb_145|q ; 11.090 ; 11.090 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[8] ; clk_60hz:comb_145|q ; 11.084 ; 11.084 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[9] ; clk_60hz:comb_145|q ; 11.084 ; 11.084 ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_R[*]  ; clk_60hz:comb_145|q ; 11.084 ; 11.084 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[0] ; clk_60hz:comb_145|q ; 11.343 ; 11.343 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[1] ; clk_60hz:comb_145|q ; 11.323 ; 11.323 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[2] ; clk_60hz:comb_145|q ; 11.323 ; 11.323 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[3] ; clk_60hz:comb_145|q ; 11.381 ; 11.381 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[4] ; clk_60hz:comb_145|q ; 11.381 ; 11.381 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[5] ; clk_60hz:comb_145|q ; 11.120 ; 11.120 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[6] ; clk_60hz:comb_145|q ; 11.100 ; 11.100 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[7] ; clk_60hz:comb_145|q ; 11.110 ; 11.110 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[8] ; clk_60hz:comb_145|q ; 11.084 ; 11.084 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[9] ; clk_60hz:comb_145|q ; 11.084 ; 11.084 ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_B[*]  ; CLOCK_27            ; 7.131  ; 7.131  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_27            ; 7.392  ; 7.392  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_27            ; 7.392  ; 7.392  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_27            ; 7.141  ; 7.141  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_27            ; 7.131  ; 7.131  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_27            ; 7.211  ; 7.211  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_27            ; 7.201  ; 7.201  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_27            ; 7.181  ; 7.181  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_27            ; 7.181  ; 7.181  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27            ; 7.145  ; 7.145  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27            ; 7.145  ; 7.145  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27            ; 6.547  ; 6.547  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27            ; 7.154  ; 7.154  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_27            ; 7.198  ; 7.198  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_27            ; 7.198  ; 7.198  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_27            ; 7.180  ; 7.180  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_27            ; 7.180  ; 7.180  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_27            ; 7.194  ; 7.194  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_27            ; 7.194  ; 7.194  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_27            ; 7.154  ; 7.154  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_27            ; 7.174  ; 7.174  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27            ; 7.168  ; 7.168  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27            ; 7.168  ; 7.168  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27            ; 5.701  ; 5.701  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_27            ; 7.168  ; 7.168  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_27            ; 7.427  ; 7.427  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_27            ; 7.407  ; 7.407  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_27            ; 7.407  ; 7.407  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_27            ; 7.465  ; 7.465  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[4] ; CLOCK_27            ; 7.465  ; 7.465  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[5] ; CLOCK_27            ; 7.204  ; 7.204  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[6] ; CLOCK_27            ; 7.184  ; 7.184  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[7] ; CLOCK_27            ; 7.194  ; 7.194  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_27            ; 7.168  ; 7.168  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_27            ; 7.168  ; 7.168  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27            ; 5.951  ; 5.951  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27            ; -7.035 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK   ; CLOCK_27            ;        ; -7.035 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+-----------+---------------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; KEY[0]     ; LEDG[0]     ;    ; 9.949 ; 9.949 ;    ;
; KEY[1]     ; LEDG[1]     ;    ; 9.479 ; 9.479 ;    ;
; KEY[2]     ; LEDG[2]     ;    ; 9.421 ; 9.421 ;    ;
; KEY[3]     ; LEDG[3]     ;    ; 9.315 ; 9.315 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; KEY[0]     ; LEDG[0]     ;    ; 9.949 ; 9.949 ;    ;
; KEY[1]     ; LEDG[1]     ;    ; 9.479 ; 9.479 ;    ;
; KEY[2]     ; LEDG[2]     ;    ; 9.421 ; 9.421 ;    ;
; KEY[3]     ; LEDG[3]     ;    ; 9.315 ; 9.315 ;    ;
+------------+-------------+----+-------+-------+----+


+---------------------------------------------------------+
; Fast Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -0.815 ; -14.388       ;
; clk_60hz:comb_145|q            ; -0.765 ; -9.988        ;
; CLOCK_27                       ; 35.268 ; 0.000         ;
; p1|altpll_component|pll|clk[0] ; 38.224 ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast Model Hold Summary                                ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; CLOCK_50                       ; 0.215 ; 0.000         ;
; clk_60hz:comb_145|q            ; 0.215 ; 0.000         ;
; p1|altpll_component|pll|clk[0] ; 0.215 ; 0.000         ;
; CLOCK_27                       ; 0.359 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Fast Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; p1|altpll_component|pll|clk[0] ; -2.435 ; -52.698       ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast Model Removal Summary                             ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; p1|altpll_component|pll|clk[0] ; 2.232 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -1.380 ; -22.380       ;
; clk_60hz:comb_145|q            ; -0.500 ; -89.000       ;
; CLOCK_27                       ; 17.518 ; 0.000         ;
; p1|altpll_component|pll|clk[0] ; 18.841 ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                    ;
+--------+-------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -0.815 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.847      ;
; -0.815 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.847      ;
; -0.815 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.847      ;
; -0.815 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.847      ;
; -0.815 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.847      ;
; -0.815 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.847      ;
; -0.815 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.847      ;
; -0.815 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.847      ;
; -0.815 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.847      ;
; -0.801 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.833      ;
; -0.801 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.833      ;
; -0.801 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.833      ;
; -0.801 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.833      ;
; -0.801 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.833      ;
; -0.801 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.833      ;
; -0.801 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.833      ;
; -0.801 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.833      ;
; -0.801 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.833      ;
; -0.778 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.810      ;
; -0.778 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.810      ;
; -0.778 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.810      ;
; -0.778 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.810      ;
; -0.778 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.810      ;
; -0.778 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.810      ;
; -0.778 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.810      ;
; -0.778 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.810      ;
; -0.778 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.810      ;
; -0.773 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.806      ;
; -0.773 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.806      ;
; -0.773 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.806      ;
; -0.773 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.806      ;
; -0.773 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.806      ;
; -0.773 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.806      ;
; -0.773 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.806      ;
; -0.773 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.806      ;
; -0.773 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.806      ;
; -0.764 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.796      ;
; -0.764 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.796      ;
; -0.764 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.796      ;
; -0.764 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.796      ;
; -0.764 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.796      ;
; -0.764 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.796      ;
; -0.764 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.796      ;
; -0.764 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.796      ;
; -0.764 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.796      ;
; -0.757 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.790      ;
; -0.757 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.790      ;
; -0.757 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.790      ;
; -0.757 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.790      ;
; -0.757 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.790      ;
; -0.757 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.790      ;
; -0.757 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.790      ;
; -0.757 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.790      ;
; -0.757 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.790      ;
; -0.753 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.785      ;
; -0.753 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.785      ;
; -0.753 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.785      ;
; -0.753 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.785      ;
; -0.753 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.785      ;
; -0.753 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.785      ;
; -0.753 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.785      ;
; -0.753 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.785      ;
; -0.753 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.785      ;
; -0.746 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.779      ;
; -0.746 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.779      ;
; -0.746 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.779      ;
; -0.746 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.779      ;
; -0.746 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.779      ;
; -0.746 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.779      ;
; -0.746 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.779      ;
; -0.746 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.779      ;
; -0.746 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.779      ;
; -0.741 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.773      ;
; -0.741 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.773      ;
; -0.741 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.773      ;
; -0.741 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.773      ;
; -0.741 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.773      ;
; -0.741 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.773      ;
; -0.741 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.773      ;
; -0.741 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.773      ;
; -0.741 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.773      ;
; -0.723 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.755      ;
; -0.723 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.755      ;
; -0.723 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.755      ;
; -0.723 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.755      ;
; -0.723 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.755      ;
; -0.723 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.755      ;
; -0.723 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.755      ;
; -0.723 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.755      ;
; -0.723 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.755      ;
; -0.714 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.747      ;
; -0.714 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.747      ;
; -0.714 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.747      ;
; -0.714 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.747      ;
; -0.714 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.747      ;
; -0.714 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.747      ;
; -0.714 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.747      ;
; -0.714 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.747      ;
; -0.714 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.747      ;
; -0.712 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.745      ;
+--------+-------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_60hz:comb_145|q'                                                                                                                                  ;
+--------+--------------------------------+-------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                   ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; -0.765 ; Spaceship:c1|shipX[7]          ; Spaceship:c1|shipX[9]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.797      ;
; -0.749 ; Spaceship:c1|shipX[8]          ; Spaceship:c1|shipX[9]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.781      ;
; -0.730 ; Spaceship:c1|shipX[7]          ; Spaceship:c1|shipX[8]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.762      ;
; -0.714 ; Spaceship:c1|shipX[8]          ; Spaceship:c1|shipX[8]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.746      ;
; -0.700 ; Spaceship:c1|shipX[9]          ; Spaceship:c1|shipX[9]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.732      ;
; -0.695 ; Spaceship:c1|shipX[7]          ; Spaceship:c1|shipX[7]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.727      ;
; -0.682 ; Spaceship:c1|shipX[5]          ; Spaceship:c1|shipX[9]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.714      ;
; -0.679 ; Spaceship:c1|shipX[8]          ; Spaceship:c1|shipX[7]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.711      ;
; -0.665 ; Spaceship:c1|shipX[9]          ; Spaceship:c1|shipX[8]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.697      ;
; -0.660 ; Spaceship:c1|shipX[7]          ; Spaceship:c1|shipX[6]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.692      ;
; -0.647 ; Spaceship:c1|shipX[5]          ; Spaceship:c1|shipX[8]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.679      ;
; -0.644 ; Spaceship:c1|shipX[8]          ; Spaceship:c1|shipX[6]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.676      ;
; -0.630 ; Spaceship:c1|shipX[9]          ; Spaceship:c1|shipX[7]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.662      ;
; -0.629 ; Spaceship:c1|shipX[3]          ; Spaceship:c1|shipX[9]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.661      ;
; -0.625 ; Spaceship:c1|shipX[7]          ; Spaceship:c1|shipX[5]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.657      ;
; -0.617 ; Spaceship:c1|shipX[4]          ; Spaceship:c1|shipX[9]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.649      ;
; -0.612 ; Spaceship:c1|shipX[5]          ; Spaceship:c1|shipX[7]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.644      ;
; -0.609 ; Spaceship:c1|shipX[8]          ; Spaceship:c1|shipX[5]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.641      ;
; -0.595 ; Spaceship:c1|shipX[9]          ; Spaceship:c1|shipX[6]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.627      ;
; -0.594 ; Spaceship:c1|shipX[3]          ; Spaceship:c1|shipX[8]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.626      ;
; -0.582 ; Spaceship:c1|shipX[4]          ; Spaceship:c1|shipX[8]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.614      ;
; -0.577 ; Spaceship:c1|shipX[5]          ; Spaceship:c1|shipX[6]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.609      ;
; -0.565 ; Spaceship:c1|shipX[2]          ; Spaceship:c1|shipX[9]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.597      ;
; -0.560 ; Spaceship:c1|shipX[9]          ; Spaceship:c1|shipX[5]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.592      ;
; -0.559 ; Spaceship:c1|shipX[3]          ; Spaceship:c1|shipX[7]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.591      ;
; -0.547 ; Spaceship:c1|shipX[1]          ; Spaceship:c1|shipX[9]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.579      ;
; -0.547 ; Spaceship:c1|shipX[4]          ; Spaceship:c1|shipX[7]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.579      ;
; -0.542 ; Spaceship:c1|shipX[5]          ; Spaceship:c1|shipX[5]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.574      ;
; -0.531 ; Spaceship:c1|shipX[7]          ; Spaceship:c1|shipX[4]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.563      ;
; -0.530 ; Spaceship:c1|shipX[2]          ; Spaceship:c1|shipX[8]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.562      ;
; -0.524 ; Spaceship:c1|shipX[3]          ; Spaceship:c1|shipX[6]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.556      ;
; -0.515 ; Spaceship:c1|shipX[8]          ; Spaceship:c1|shipX[4]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.547      ;
; -0.512 ; Spaceship:c1|shipX[1]          ; Spaceship:c1|shipX[8]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.544      ;
; -0.512 ; Spaceship:c1|shipX[4]          ; Spaceship:c1|shipX[6]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.544      ;
; -0.496 ; Spaceship:c1|shipX[7]          ; Spaceship:c1|shipX[3]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.528      ;
; -0.495 ; Spaceship:c1|shipX[2]          ; Spaceship:c1|shipX[7]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.527      ;
; -0.489 ; Spaceship:c1|shipX[3]          ; Spaceship:c1|shipX[5]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.521      ;
; -0.480 ; Spaceship:c1|shipX[8]          ; Spaceship:c1|shipX[3]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.512      ;
; -0.477 ; Spaceship:c1|shipX[1]          ; Spaceship:c1|shipX[7]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.509      ;
; -0.477 ; Spaceship:c1|shipX[4]          ; Spaceship:c1|shipX[5]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.509      ;
; -0.466 ; Spaceship:c1|shipX[9]          ; Spaceship:c1|shipX[4]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.498      ;
; -0.461 ; Spaceship:c1|shipX[7]          ; Spaceship:c1|shipX[2]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.493      ;
; -0.460 ; Spaceship:c1|shipX[2]          ; Spaceship:c1|shipX[6]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.492      ;
; -0.450 ; Spaceship:c1|shipX[6]          ; Spaceship:c1|shipX[9]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.482      ;
; -0.448 ; Spaceship:c1|shipX[5]          ; Spaceship:c1|shipX[4]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.480      ;
; -0.445 ; Spaceship:c1|shipX[8]          ; Spaceship:c1|shipX[2]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.477      ;
; -0.442 ; Spaceship:c1|shipX[1]          ; Spaceship:c1|shipX[6]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.474      ;
; -0.431 ; Spaceship:c1|shipX[9]          ; Spaceship:c1|shipX[3]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.463      ;
; -0.425 ; Spaceship:c1|shipX[2]          ; Spaceship:c1|shipX[5]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.457      ;
; -0.415 ; Spaceship:c1|shipX[6]          ; Spaceship:c1|shipX[8]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.447      ;
; -0.413 ; Spaceship:c1|shipX[5]          ; Spaceship:c1|shipX[3]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.445      ;
; -0.407 ; Spaceship:c1|shipX[1]          ; Spaceship:c1|shipX[5]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.439      ;
; -0.396 ; Spaceship:c1|shipX[9]          ; Spaceship:c1|shipX[2]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.428      ;
; -0.395 ; Spaceship:c1|shipX[3]          ; Spaceship:c1|shipX[4]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.427      ;
; -0.383 ; Spaceship:c1|shipX[4]          ; Spaceship:c1|shipX[4]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.415      ;
; -0.380 ; Spaceship:c1|shipX[6]          ; Spaceship:c1|shipX[7]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.412      ;
; -0.378 ; Spaceship:c1|shipX[5]          ; Spaceship:c1|shipX[2]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.410      ;
; -0.360 ; Spaceship:c1|shipX[3]          ; Spaceship:c1|shipX[3]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.392      ;
; -0.348 ; Spaceship:c1|shipX[4]          ; Spaceship:c1|shipX[3]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.380      ;
; -0.345 ; Spaceship:c1|shipX[6]          ; Spaceship:c1|shipX[6]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.377      ;
; -0.331 ; Spaceship:c1|shipX[2]          ; Spaceship:c1|shipX[4]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.363      ;
; -0.326 ; Spaceship:c1|shipX[7]          ; Spaceship:c1|shipX[1]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.358      ;
; -0.325 ; Spaceship:c1|shipX[3]          ; Spaceship:c1|shipX[2]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.357      ;
; -0.313 ; Spaceship:c1|shipX[1]          ; Spaceship:c1|shipX[4]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.345      ;
; -0.313 ; Spaceship:c1|shipX[4]          ; Spaceship:c1|shipX[2]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.345      ;
; -0.310 ; Spaceship:c1|shipX[6]          ; Spaceship:c1|shipX[5]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.342      ;
; -0.310 ; Spaceship:c1|shipX[8]          ; Spaceship:c1|shipX[1]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.342      ;
; -0.296 ; Spaceship:c1|shipX[2]          ; Spaceship:c1|shipX[3]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.328      ;
; -0.278 ; Spaceship:c1|shipX[1]          ; Spaceship:c1|shipX[3]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.310      ;
; -0.261 ; Spaceship:c1|shipX[9]          ; Spaceship:c1|shipX[1]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.293      ;
; -0.261 ; Spaceship:c1|shipX[2]          ; Spaceship:c1|shipX[2]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.293      ;
; -0.243 ; Spaceship:c1|shipX[5]          ; Spaceship:c1|shipX[1]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.275      ;
; -0.243 ; Spaceship:c1|shipX[1]          ; Spaceship:c1|shipX[2]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.275      ;
; -0.225 ; Bullet_Man:Bm1|Bullet:B3|inUse ; Bullet_Man:Bm1|Bullet:B3|bulletX[1]       ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.011      ; 1.268      ;
; -0.225 ; Bullet_Man:Bm1|Bullet:B3|inUse ; Bullet_Man:Bm1|Bullet:B3|bulletX[2]       ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.011      ; 1.268      ;
; -0.225 ; Bullet_Man:Bm1|Bullet:B3|inUse ; Bullet_Man:Bm1|Bullet:B3|bulletX[3]       ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.011      ; 1.268      ;
; -0.225 ; Bullet_Man:Bm1|Bullet:B3|inUse ; Bullet_Man:Bm1|Bullet:B3|bulletX[4]       ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.011      ; 1.268      ;
; -0.225 ; Bullet_Man:Bm1|Bullet:B3|inUse ; Bullet_Man:Bm1|Bullet:B3|bulletX[5]       ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.011      ; 1.268      ;
; -0.225 ; Bullet_Man:Bm1|Bullet:B3|inUse ; Bullet_Man:Bm1|Bullet:B3|bulletX[7]       ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.011      ; 1.268      ;
; -0.225 ; Bullet_Man:Bm1|Bullet:B3|inUse ; Bullet_Man:Bm1|Bullet:B3|bulletX[9]       ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.011      ; 1.268      ;
; -0.216 ; Spaceship:c1|shipX[6]          ; Spaceship:c1|shipX[4]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.248      ;
; -0.190 ; Spaceship:c1|shipX[3]          ; Spaceship:c1|shipX[1]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.222      ;
; -0.181 ; Spaceship:c1|shipX[6]          ; Spaceship:c1|shipX[3]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.213      ;
; -0.178 ; Bullet_Man:Bm1|Bullet:B1|inUse ; Bullet_Man:Bm1|Bullet:B1|bulletX[1]       ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.008      ; 1.218      ;
; -0.178 ; Bullet_Man:Bm1|Bullet:B1|inUse ; Bullet_Man:Bm1|Bullet:B1|bulletX[2]       ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.008      ; 1.218      ;
; -0.178 ; Bullet_Man:Bm1|Bullet:B1|inUse ; Bullet_Man:Bm1|Bullet:B1|bulletX[3]       ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.008      ; 1.218      ;
; -0.178 ; Bullet_Man:Bm1|Bullet:B1|inUse ; Bullet_Man:Bm1|Bullet:B1|bulletX[4]       ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.008      ; 1.218      ;
; -0.178 ; Bullet_Man:Bm1|Bullet:B1|inUse ; Bullet_Man:Bm1|Bullet:B1|bulletX[5]       ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.008      ; 1.218      ;
; -0.178 ; Bullet_Man:Bm1|Bullet:B1|inUse ; Bullet_Man:Bm1|Bullet:B1|bulletX[7]       ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.008      ; 1.218      ;
; -0.178 ; Bullet_Man:Bm1|Bullet:B1|inUse ; Bullet_Man:Bm1|Bullet:B1|bulletX[9]       ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.008      ; 1.218      ;
; -0.178 ; Spaceship:c1|shipX[4]          ; Spaceship:c1|shipX[1]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.210      ;
; -0.146 ; Spaceship:c1|shipX[6]          ; Spaceship:c1|shipX[2]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.178      ;
; -0.126 ; Spaceship:c1|shipX[2]          ; Spaceship:c1|shipX[1]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.158      ;
; -0.108 ; Spaceship:c1|shipX[1]          ; Spaceship:c1|shipX[1]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.140      ;
; -0.084 ; Bullet_Man:Bm1|Bullet:B3|inUse ; Bullet_Man:Bm1|Bullet:B3|bullet_direction ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.002      ; 1.118      ;
; -0.084 ; Bullet_Man:Bm1|Bullet:B3|inUse ; Bullet_Man:Bm1|Bullet:B3|bulletX[6]       ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.002      ; 1.118      ;
; -0.084 ; Bullet_Man:Bm1|Bullet:B3|inUse ; Bullet_Man:Bm1|Bullet:B3|bulletX[8]       ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.002      ; 1.118      ;
; -0.076 ; Bullet_Man:Bm1|Bullet:B3|inUse ; Bullet_Man:Bm1|Bullet:B3|bulletY[9]       ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.002      ; 1.110      ;
; -0.076 ; Bullet_Man:Bm1|Bullet:B3|inUse ; Bullet_Man:Bm1|Bullet:B3|bulletY[8]       ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.002      ; 1.110      ;
; -0.076 ; Bullet_Man:Bm1|Bullet:B3|inUse ; Bullet_Man:Bm1|Bullet:B3|bulletY[7]       ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.002      ; 1.110      ;
+--------+--------------------------------+-------------------------------------------+---------------------+---------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_27'                                                                                                                 ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 35.268 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.799      ;
; 35.345 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.722      ;
; 35.367 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.700      ;
; 35.379 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.688      ;
; 35.414 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.653      ;
; 35.420 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.647      ;
; 35.426 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.641      ;
; 35.444 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.623      ;
; 35.478 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.589      ;
; 35.489 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.580      ;
; 35.490 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.579      ;
; 35.490 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.579      ;
; 35.490 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.579      ;
; 35.491 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.578      ;
; 35.495 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.572      ;
; 35.496 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.571      ;
; 35.503 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.566      ;
; 35.504 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.565      ;
; 35.504 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.565      ;
; 35.504 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.565      ;
; 35.505 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.564      ;
; 35.513 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.554      ;
; 35.514 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.555      ;
; 35.515 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.554      ;
; 35.515 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.554      ;
; 35.515 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.554      ;
; 35.516 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.553      ;
; 35.517 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.550      ;
; 35.519 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.548      ;
; 35.525 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.542      ;
; 35.531 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.538      ;
; 35.532 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.537      ;
; 35.532 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.537      ;
; 35.532 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.537      ;
; 35.533 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.536      ;
; 35.534 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 1.537      ;
; 35.535 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 1.536      ;
; 35.535 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 1.536      ;
; 35.535 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 1.536      ;
; 35.536 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 1.535      ;
; 35.537 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.530      ;
; 35.573 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.494      ;
; 35.582 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.487      ;
; 35.583 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.486      ;
; 35.583 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.486      ;
; 35.583 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.486      ;
; 35.584 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.485      ;
; 35.587 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.480      ;
; 35.594 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.473      ;
; 35.594 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.473      ;
; 35.600 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.467      ;
; 35.601 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.466      ;
; 35.604 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.463      ;
; 35.605 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.462      ;
; 35.605 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.462      ;
; 35.607 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.460      ;
; 35.614 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.453      ;
; 35.614 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.455      ;
; 35.614 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.453      ;
; 35.615 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.454      ;
; 35.615 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.454      ;
; 35.615 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.454      ;
; 35.615 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.452      ;
; 35.616 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.453      ;
; 35.618 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.449      ;
; 35.619 ; clk_60hz:comb_145|counter[14] ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 1.452      ;
; 35.619 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.448      ;
; 35.619 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.448      ;
; 35.620 ; clk_60hz:comb_145|counter[14] ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 1.451      ;
; 35.620 ; clk_60hz:comb_145|counter[14] ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 1.451      ;
; 35.620 ; clk_60hz:comb_145|counter[14] ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 1.451      ;
; 35.621 ; clk_60hz:comb_145|counter[14] ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 1.450      ;
; 35.625 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.444      ;
; 35.625 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.442      ;
; 35.626 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.443      ;
; 35.626 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.443      ;
; 35.626 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.443      ;
; 35.626 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.441      ;
; 35.627 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.442      ;
; 35.628 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.439      ;
; 35.629 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.438      ;
; 35.630 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.437      ;
; 35.637 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.430      ;
; 35.644 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.423      ;
; 35.645 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.424      ;
; 35.646 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.423      ;
; 35.648 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.419      ;
; 35.649 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.420      ;
; 35.650 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.419      ;
; 35.650 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.419      ;
; 35.663 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.404      ;
; 35.664 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.403      ;
; 35.669 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.398      ;
; 35.675 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.392      ;
; 35.681 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.386      ;
; 35.683 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 1.384      ;
; 35.683 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.386      ;
; 35.684 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.385      ;
; 35.684 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.385      ;
; 35.684 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.385      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'p1|altpll_component|pll|clk[0]'                                                                                                                  ;
+--------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 38.224 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.490      ;
; 38.224 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.490      ;
; 38.224 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.490      ;
; 38.224 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.490      ;
; 38.224 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.490      ;
; 38.224 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.490      ;
; 38.224 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.490      ;
; 38.224 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.490      ;
; 38.224 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.490      ;
; 38.224 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.490      ;
; 38.238 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.476      ;
; 38.238 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.476      ;
; 38.238 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.476      ;
; 38.238 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.476      ;
; 38.238 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.476      ;
; 38.238 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.476      ;
; 38.238 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.476      ;
; 38.238 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.476      ;
; 38.238 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.476      ;
; 38.238 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.476      ;
; 38.286 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.428      ;
; 38.286 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.428      ;
; 38.286 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.428      ;
; 38.286 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.428      ;
; 38.286 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.428      ;
; 38.286 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.428      ;
; 38.286 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.428      ;
; 38.286 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.428      ;
; 38.286 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.428      ;
; 38.286 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.428      ;
; 38.346 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.368      ;
; 38.346 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.368      ;
; 38.346 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.368      ;
; 38.346 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.368      ;
; 38.346 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.368      ;
; 38.346 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.368      ;
; 38.346 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.368      ;
; 38.346 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.368      ;
; 38.346 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.368      ;
; 38.346 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.368      ;
; 38.360 ; vga_sync:u1|h_count[1] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.354      ;
; 38.360 ; vga_sync:u1|h_count[1] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.354      ;
; 38.360 ; vga_sync:u1|h_count[1] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.354      ;
; 38.360 ; vga_sync:u1|h_count[1] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.354      ;
; 38.360 ; vga_sync:u1|h_count[1] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.354      ;
; 38.360 ; vga_sync:u1|h_count[1] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.354      ;
; 38.360 ; vga_sync:u1|h_count[1] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.354      ;
; 38.360 ; vga_sync:u1|h_count[1] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.354      ;
; 38.360 ; vga_sync:u1|h_count[1] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.354      ;
; 38.360 ; vga_sync:u1|h_count[1] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.354      ;
; 38.371 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.343      ;
; 38.371 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.343      ;
; 38.371 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.343      ;
; 38.371 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.343      ;
; 38.371 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.343      ;
; 38.371 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.343      ;
; 38.371 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.343      ;
; 38.371 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.343      ;
; 38.371 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.343      ;
; 38.371 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.343      ;
; 38.408 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.306      ;
; 38.408 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.306      ;
; 38.408 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.306      ;
; 38.408 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.306      ;
; 38.408 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.306      ;
; 38.408 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.306      ;
; 38.408 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.306      ;
; 38.408 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.306      ;
; 38.408 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.306      ;
; 38.408 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.306      ;
; 38.410 ; vga_sync:u1|h_count[2] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 1.303      ;
; 38.412 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.302      ;
; 38.412 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.302      ;
; 38.412 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.302      ;
; 38.412 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.302      ;
; 38.412 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.302      ;
; 38.412 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.302      ;
; 38.412 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.302      ;
; 38.412 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.302      ;
; 38.412 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.302      ;
; 38.412 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.302      ;
; 38.414 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.300      ;
; 38.414 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.300      ;
; 38.414 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.300      ;
; 38.414 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.300      ;
; 38.414 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.300      ;
; 38.414 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.300      ;
; 38.414 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.300      ;
; 38.414 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.300      ;
; 38.414 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.300      ;
; 38.414 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.300      ;
; 38.431 ; vga_sync:u1|v_count[8] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.283      ;
; 38.433 ; vga_sync:u1|h_count[3] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 1.280      ;
; 38.436 ; vga_sync:u1|v_count[6] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.278      ;
; 38.444 ; vga_sync:u1|v_count[5] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.270      ;
; 38.461 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.253      ;
; 38.461 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.253      ;
; 38.461 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.253      ;
; 38.461 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.253      ;
; 38.461 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.253      ;
+--------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                     ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.245 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.397      ;
; 0.358 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.361 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.364 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.366 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.368 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.371 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.375 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.496 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.499 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.502 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.654      ;
; 0.504 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.656      ;
; 0.508 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.660      ;
; 0.511 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.515 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.531 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.683      ;
; 0.534 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.686      ;
; 0.537 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.689      ;
; 0.539 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.691      ;
; 0.546 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.698      ;
; 0.547 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.699      ;
; 0.548 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.700      ;
; 0.549 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.701      ;
; 0.550 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.702      ;
; 0.551 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.703      ;
; 0.559 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.711      ;
; 0.562 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.714      ;
; 0.566 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.718      ;
; 0.569 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.721      ;
; 0.572 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.724      ;
; 0.574 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.726      ;
; 0.581 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.733      ;
; 0.582 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.733      ;
; 0.582 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.734      ;
; 0.584 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.736      ;
; 0.585 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.737      ;
; 0.587 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.738      ;
; 0.594 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.746      ;
; 0.597 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.749      ;
; 0.601 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.753      ;
; 0.601 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.753      ;
; 0.604 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.756      ;
; 0.607 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.759      ;
; 0.610 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.762      ;
; 0.616 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.768      ;
; 0.616 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.768      ;
; 0.617 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.768      ;
; 0.619 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.771      ;
; 0.620 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.772      ;
; 0.622 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.773      ;
; 0.622 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.773      ;
; 0.632 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.784      ;
; 0.636 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.788      ;
; 0.639 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.791      ;
; 0.642 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.794      ;
; 0.645 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.645 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.651 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.803      ;
; 0.651 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.803      ;
; 0.652 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.803      ;
; 0.654 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.806      ;
; 0.657 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.808      ;
; 0.657 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.808      ;
; 0.667 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.819      ;
; 0.668 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.820      ;
; 0.670 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.821      ;
; 0.671 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.823      ;
; 0.674 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.826      ;
; 0.680 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.832      ;
; 0.686 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.838      ;
; 0.687 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.838      ;
; 0.688 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.840      ;
; 0.689 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.841      ;
; 0.689 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.840      ;
; 0.692 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.843      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_60hz:comb_145|q'                                                                                                                                       ;
+-------+-------------------------------------------+-------------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                             ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.215 ; Bullet_Man:Bm1|Bullet:B0|inUse            ; Bullet_Man:Bm1|Bullet:B0|inUse      ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Bullet_Man:Bm1|Bullet:B1|inUse            ; Bullet_Man:Bm1|Bullet:B1|inUse      ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Bullet_Man:Bm1|Bullet:B2|inUse            ; Bullet_Man:Bm1|Bullet:B2|inUse      ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Bullet_Man:Bm1|Bullet:B3|inUse            ; Bullet_Man:Bm1|Bullet:B3|inUse      ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; Bullet_Man:Bm1|Bullet:B0|bulletY[9]       ; Bullet_Man:Bm1|Bullet:B0|bulletY[9] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Bullet_Man:Bm1|Bullet:B1|bulletY[9]       ; Bullet_Man:Bm1|Bullet:B1|bulletY[9] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Bullet_Man:Bm1|Bullet:B2|bulletY[9]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[9] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.390      ;
; 0.367 ; Spaceship:c1|shipX[6]                     ; Spaceship:c1|shipX[6]               ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; Bullet_Man:Bm1|Bullet:B1|bulletY[1]       ; Bullet_Man:Bm1|Bullet:B1|bulletY[1] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; Bullet_Man:Bm1|Bullet:B2|bulletY[1]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[1] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; Bullet_Man:Bm1|Bullet:B0|bulletY[8]       ; Bullet_Man:Bm1|Bullet:B0|bulletY[8] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; Bullet_Man:Bm1|Bullet:B0|bulletY[6]       ; Bullet_Man:Bm1|Bullet:B0|bulletY[6] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; Bullet_Man:Bm1|Bullet:B3|bulletY[3]       ; Bullet_Man:Bm1|Bullet:B3|bulletY[3] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; Bullet_Man:Bm1|Bullet:B0|bulletY[1]       ; Bullet_Man:Bm1|Bullet:B0|bulletY[1] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Bullet_Man:Bm1|Bullet:B1|bulletY[5]       ; Bullet_Man:Bm1|Bullet:B1|bulletY[5] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Bullet_Man:Bm1|Bullet:B1|bulletY[3]       ; Bullet_Man:Bm1|Bullet:B1|bulletY[3] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Bullet_Man:Bm1|Bullet:B2|bulletY[5]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[5] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Bullet_Man:Bm1|Bullet:B2|bulletY[3]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[3] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Bullet_Man:Bm1|Bullet:B3|bulletY[7]       ; Bullet_Man:Bm1|Bullet:B3|bulletY[7] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Bullet_Man:Bm1|Bullet:B3|bulletY[5]       ; Bullet_Man:Bm1|Bullet:B3|bulletY[5] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; Bullet_Man:Bm1|Bullet:B0|bulletY[5]       ; Bullet_Man:Bm1|Bullet:B0|bulletY[5] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Bullet_Man:Bm1|Bullet:B0|bulletY[4]       ; Bullet_Man:Bm1|Bullet:B0|bulletY[4] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Bullet_Man:Bm1|Bullet:B0|bulletY[3]       ; Bullet_Man:Bm1|Bullet:B0|bulletY[3] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Bullet_Man:Bm1|Bullet:B1|bulletY[7]       ; Bullet_Man:Bm1|Bullet:B1|bulletY[7] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Bullet_Man:Bm1|Bullet:B2|bulletY[7]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[7] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Bullet_Man:Bm1|Bullet:B3|bulletY[9]       ; Bullet_Man:Bm1|Bullet:B3|bulletY[9] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Bullet_Man:Bm1|Bullet:B3|bulletY[2]       ; Bullet_Man:Bm1|Bullet:B3|bulletY[2] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; Bullet_Man:Bm1|Bullet:B3|bulletY[1]       ; Bullet_Man:Bm1|Bullet:B3|bulletY[1] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.526      ;
; 0.377 ; Spaceship:c1|shipX[5]                     ; Spaceship:c1|shipX[5]               ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.529      ;
; 0.381 ; Spaceship:c1|shipX[3]                     ; Spaceship:c1|shipX[3]               ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.533      ;
; 0.382 ; Bullet_Man:Bm1|Bullet:B0|bullet_direction ; Bullet_Man:Bm1|Bullet:B0|bulletY[2] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; Bullet_Man:Bm1|Bullet:B1|bullet_direction ; Bullet_Man:Bm1|Bullet:B1|bulletY[2] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; Bullet_Man:Bm1|Bullet:B2|bullet_direction ; Bullet_Man:Bm1|Bullet:B2|bulletY[2] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; Bullet_Man:Bm1|Bullet:B0|bullet_direction ; Bullet_Man:Bm1|Bullet:B0|bulletY[3] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; Bullet_Man:Bm1|Bullet:B3|bullet_direction ; Bullet_Man:Bm1|Bullet:B3|bulletY[2] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.535      ;
; 0.384 ; Bullet_Man:Bm1|Bullet:B0|bullet_direction ; Bullet_Man:Bm1|Bullet:B0|bulletY[4] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.536      ;
; 0.386 ; Bullet_Man:Bm1|Bullet:B3|bullet_direction ; Bullet_Man:Bm1|Bullet:B3|bulletY[4] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.538      ;
; 0.386 ; Bullet_Man:Bm1|Bullet:B3|bullet_direction ; Bullet_Man:Bm1|Bullet:B3|bulletY[3] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.538      ;
; 0.387 ; Bullet_Man:Bm1|Bullet:B1|bullet_direction ; Bullet_Man:Bm1|Bullet:B1|bulletY[8] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.539      ;
; 0.387 ; Bullet_Man:Bm1|Bullet:B2|bullet_direction ; Bullet_Man:Bm1|Bullet:B2|bulletY[8] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.539      ;
; 0.387 ; Bullet_Man:Bm1|Bullet:B1|bullet_direction ; Bullet_Man:Bm1|Bullet:B1|bulletY[9] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.539      ;
; 0.387 ; Bullet_Man:Bm1|Bullet:B2|bullet_direction ; Bullet_Man:Bm1|Bullet:B2|bulletY[9] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.539      ;
; 0.388 ; Bullet_Man:Bm1|Bullet:B1|bullet_direction ; Bullet_Man:Bm1|Bullet:B1|bulletY[6] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.540      ;
; 0.388 ; Bullet_Man:Bm1|Bullet:B2|bullet_direction ; Bullet_Man:Bm1|Bullet:B2|bulletY[6] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.540      ;
; 0.388 ; Bullet_Man:Bm1|Bullet:B0|bullet_direction ; Bullet_Man:Bm1|Bullet:B0|bulletY[9] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.540      ;
; 0.388 ; Bullet_Man:Bm1|Bullet:B1|bullet_direction ; Bullet_Man:Bm1|Bullet:B1|bulletY[7] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.540      ;
; 0.388 ; Bullet_Man:Bm1|Bullet:B2|bullet_direction ; Bullet_Man:Bm1|Bullet:B2|bulletY[7] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.540      ;
; 0.389 ; Bullet_Man:Bm1|Bullet:B0|bullet_direction ; Bullet_Man:Bm1|Bullet:B0|bulletY[7] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.541      ;
; 0.389 ; Bullet_Man:Bm1|Bullet:B1|bullet_direction ; Bullet_Man:Bm1|Bullet:B1|bulletY[4] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.541      ;
; 0.389 ; Bullet_Man:Bm1|Bullet:B2|bullet_direction ; Bullet_Man:Bm1|Bullet:B2|bulletY[4] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.541      ;
; 0.389 ; Bullet_Man:Bm1|Bullet:B0|bullet_direction ; Bullet_Man:Bm1|Bullet:B0|bulletY[8] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.541      ;
; 0.389 ; Bullet_Man:Bm1|Bullet:B1|bullet_direction ; Bullet_Man:Bm1|Bullet:B1|bulletY[5] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.541      ;
; 0.389 ; Bullet_Man:Bm1|Bullet:B2|bullet_direction ; Bullet_Man:Bm1|Bullet:B2|bulletY[5] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.541      ;
; 0.390 ; Bullet_Man:Bm1|Bullet:B0|bullet_direction ; Bullet_Man:Bm1|Bullet:B0|bulletY[6] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.542      ;
; 0.390 ; Bullet_Man:Bm1|Bullet:B1|bullet_direction ; Bullet_Man:Bm1|Bullet:B1|bulletY[3] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.542      ;
; 0.390 ; Bullet_Man:Bm1|Bullet:B2|bullet_direction ; Bullet_Man:Bm1|Bullet:B2|bulletY[3] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.542      ;
; 0.391 ; Bullet_Man:Bm1|Bullet:B3|bullet_direction ; Bullet_Man:Bm1|Bullet:B3|bulletY[8] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.543      ;
; 0.391 ; Bullet_Man:Bm1|Bullet:B3|bullet_direction ; Bullet_Man:Bm1|Bullet:B3|bulletY[9] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.543      ;
; 0.392 ; Bullet_Man:Bm1|Bullet:B3|bullet_direction ; Bullet_Man:Bm1|Bullet:B3|bulletY[6] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.544      ;
; 0.392 ; Bullet_Man:Bm1|Bullet:B3|bullet_direction ; Bullet_Man:Bm1|Bullet:B3|bulletY[7] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.544      ;
; 0.392 ; Bullet_Man:Bm1|Bullet:B3|bullet_direction ; Bullet_Man:Bm1|Bullet:B3|bulletY[5] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.544      ;
; 0.440 ; Spaceship:c1|shipX[7]                     ; Spaceship:c1|shipX[7]               ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.592      ;
; 0.440 ; Bullet_Man:Bm1|Bullet:B2|bulletY[2]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[2] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.592      ;
; 0.442 ; Bullet_Man:Bm1|Bullet:B1|bulletY[2]       ; Bullet_Man:Bm1|Bullet:B1|bulletY[2] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.594      ;
; 0.450 ; Spaceship:c1|shipX[2]                     ; Spaceship:c1|shipX[2]               ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.602      ;
; 0.451 ; Bullet_Man:Bm1|Bullet:B0|bulletY[2]       ; Bullet_Man:Bm1|Bullet:B0|bulletY[2] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.603      ;
; 0.451 ; Bullet_Man:Bm1|Bullet:B0|bulletY[7]       ; Bullet_Man:Bm1|Bullet:B0|bulletY[7] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.603      ;
; 0.451 ; Bullet_Man:Bm1|Bullet:B2|bulletY[4]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[4] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.603      ;
; 0.452 ; Bullet_Man:Bm1|Bullet:B3|bulletY[6]       ; Bullet_Man:Bm1|Bullet:B3|bulletY[6] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.604      ;
; 0.453 ; Bullet_Man:Bm1|Bullet:B1|bulletY[4]       ; Bullet_Man:Bm1|Bullet:B1|bulletY[4] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.605      ;
; 0.455 ; Spaceship:c1|shipX[4]                     ; Spaceship:c1|shipX[4]               ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.607      ;
; 0.456 ; Bullet_Man:Bm1|Bullet:B0|bullet_direction ; Bullet_Man:Bm1|Bullet:B0|bulletY[5] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.608      ;
; 0.456 ; Bullet_Man:Bm1|Bullet:B1|bulletY[8]       ; Bullet_Man:Bm1|Bullet:B1|bulletY[8] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.608      ;
; 0.458 ; Spaceship:c1|shipX[1]                     ; Spaceship:c1|shipX[1]               ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.610      ;
; 0.459 ; Bullet_Man:Bm1|Bullet:B1|bulletY[6]       ; Bullet_Man:Bm1|Bullet:B1|bulletY[6] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.611      ;
; 0.466 ; Bullet_Man:Bm1|Bullet:B2|bulletY[6]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[6] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.618      ;
; 0.468 ; Bullet_Man:Bm1|Bullet:B2|bulletY[8]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[8] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.620      ;
; 0.505 ; Spaceship:c1|shipX[6]                     ; Spaceship:c1|shipX[7]               ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.657      ;
; 0.507 ; Bullet_Man:Bm1|Bullet:B1|bulletY[1]       ; Bullet_Man:Bm1|Bullet:B1|bulletY[2] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.659      ;
; 0.507 ; Bullet_Man:Bm1|Bullet:B2|bulletY[1]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[2] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.659      ;
; 0.509 ; Bullet_Man:Bm1|Bullet:B0|bulletY[8]       ; Bullet_Man:Bm1|Bullet:B0|bulletY[9] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; Bullet_Man:Bm1|Bullet:B3|bulletY[3]       ; Bullet_Man:Bm1|Bullet:B3|bulletY[4] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; Bullet_Man:Bm1|Bullet:B0|bulletY[6]       ; Bullet_Man:Bm1|Bullet:B0|bulletY[7] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.661      ;
; 0.511 ; Bullet_Man:Bm1|Bullet:B0|bulletY[1]       ; Bullet_Man:Bm1|Bullet:B0|bulletY[2] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; Bullet_Man:Bm1|Bullet:B1|bulletY[5]       ; Bullet_Man:Bm1|Bullet:B1|bulletY[6] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; Bullet_Man:Bm1|Bullet:B2|bulletY[5]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[6] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; Bullet_Man:Bm1|Bullet:B1|bulletY[3]       ; Bullet_Man:Bm1|Bullet:B1|bulletY[4] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; Bullet_Man:Bm1|Bullet:B2|bulletY[3]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[4] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; Bullet_Man:Bm1|Bullet:B3|bulletY[7]       ; Bullet_Man:Bm1|Bullet:B3|bulletY[8] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; Bullet_Man:Bm1|Bullet:B3|bulletY[5]       ; Bullet_Man:Bm1|Bullet:B3|bulletY[6] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; Spaceship:c1|shipX[8]                     ; Bullet_Man:Bm1|Bullet:B1|bulletX[8] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; -0.010     ; 0.654      ;
; 0.512 ; Bullet_Man:Bm1|Bullet:B3|bulletY[2]       ; Bullet_Man:Bm1|Bullet:B3|bulletY[3] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; Bullet_Man:Bm1|Bullet:B0|bulletY[4]       ; Bullet_Man:Bm1|Bullet:B0|bulletY[5] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; Bullet_Man:Bm1|Bullet:B0|bulletY[3]       ; Bullet_Man:Bm1|Bullet:B0|bulletY[4] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; Bullet_Man:Bm1|Bullet:B3|bulletY[1]       ; Bullet_Man:Bm1|Bullet:B3|bulletY[2] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; Bullet_Man:Bm1|Bullet:B1|bulletY[7]       ; Bullet_Man:Bm1|Bullet:B1|bulletY[8] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; Bullet_Man:Bm1|Bullet:B2|bulletY[7]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[8] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.664      ;
; 0.515 ; Spaceship:c1|shipX[6]                     ; Bullet_Man:Bm1|Bullet:B3|bulletX[6] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; -0.010     ; 0.657      ;
; 0.517 ; Spaceship:c1|shipX[5]                     ; Spaceship:c1|shipX[6]               ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.669      ;
; 0.521 ; Spaceship:c1|shipX[3]                     ; Spaceship:c1|shipX[4]               ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.673      ;
+-------+-------------------------------------------+-------------------------------------+---------------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'p1|altpll_component|pll|clk[0]'                                                                                                                  ;
+-------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; vga_sync:u1|VGA_V_SYNC ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.253 ; vga_sync:u1|v_count[9] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.405      ;
; 0.255 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.407      ;
; 0.362 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.514      ;
; 0.368 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.520      ;
; 0.370 ; vga_sync:u1|h_count[9] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.521      ;
; 0.372 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; vga_sync:u1|v_count[5] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; vga_sync:u1|v_count[6] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.379 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; vga_sync:u1|v_count[8] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.531      ;
; 0.383 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.535      ;
; 0.384 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.536      ;
; 0.387 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.539      ;
; 0.387 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.539      ;
; 0.387 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.539      ;
; 0.389 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.541      ;
; 0.405 ; vga_sync:u1|h_count[8] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.556      ;
; 0.425 ; vga_sync:u1|v_count[9] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.577      ;
; 0.458 ; vga_sync:u1|h_count[7] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.609      ;
; 0.500 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.652      ;
; 0.506 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.658      ;
; 0.506 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.658      ;
; 0.510 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.512 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.514 ; vga_sync:u1|v_count[6] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.666      ;
; 0.519 ; vga_sync:u1|v_count[8] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.671      ;
; 0.519 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.671      ;
; 0.523 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.675      ;
; 0.524 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.676      ;
; 0.527 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.679      ;
; 0.527 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.679      ;
; 0.527 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.679      ;
; 0.529 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.681      ;
; 0.535 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.687      ;
; 0.541 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.693      ;
; 0.541 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.693      ;
; 0.545 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.697      ;
; 0.545 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.697      ;
; 0.545 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.697      ;
; 0.547 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.549 ; vga_sync:u1|v_count[6] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.701      ;
; 0.556 ; vga_sync:u1|v_count[4] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.708      ;
; 0.558 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.710      ;
; 0.559 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.711      ;
; 0.562 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.714      ;
; 0.564 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.716      ;
; 0.565 ; vga_sync:u1|v_count[5] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.717      ;
; 0.565 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.717      ;
; 0.570 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.722      ;
; 0.576 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.728      ;
; 0.580 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.732      ;
; 0.580 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.732      ;
; 0.580 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.732      ;
; 0.582 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.734      ;
; 0.584 ; vga_sync:u1|v_count[6] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.736      ;
; 0.593 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.745      ;
; 0.594 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.746      ;
; 0.600 ; vga_sync:u1|v_count[5] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.752      ;
; 0.600 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.752      ;
; 0.605 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.757      ;
; 0.610 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.762      ;
; 0.610 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.762      ;
; 0.610 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.762      ;
; 0.610 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.762      ;
; 0.610 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.762      ;
; 0.610 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.762      ;
; 0.610 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.762      ;
; 0.611 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.763      ;
; 0.615 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.767      ;
; 0.615 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.767      ;
; 0.621 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.773      ;
; 0.621 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.773      ;
; 0.628 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.780      ;
; 0.629 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.781      ;
; 0.630 ; vga_sync:u1|h_count[6] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.782      ;
; 0.635 ; vga_sync:u1|v_count[5] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.787      ;
; 0.640 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.792      ;
; 0.646 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.798      ;
; 0.650 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.802      ;
; 0.650 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.802      ;
; 0.656 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.808      ;
; 0.656 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.808      ;
; 0.656 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.808      ;
; 0.670 ; vga_sync:u1|v_count[5] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.822      ;
; 0.673 ; vga_sync:u1|v_count[9] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.825      ;
; 0.673 ; vga_sync:u1|v_count[9] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.825      ;
; 0.673 ; vga_sync:u1|v_count[9] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.825      ;
; 0.673 ; vga_sync:u1|v_count[9] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.825      ;
; 0.673 ; vga_sync:u1|v_count[9] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.825      ;
; 0.673 ; vga_sync:u1|v_count[9] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.825      ;
; 0.673 ; vga_sync:u1|v_count[9] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.825      ;
; 0.673 ; vga_sync:u1|v_count[9] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.825      ;
+-------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_27'                                                                                                                 ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.359 ; clk_60hz:comb_145|counter[9]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.511      ;
; 0.361 ; clk_60hz:comb_145|counter[16] ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; clk_60hz:comb_145|counter[13] ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[2]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.513      ;
; 0.373 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[3]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.525      ;
; 0.385 ; clk_60hz:comb_145|counter[16] ; clk_60hz:comb_145|q           ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.537      ;
; 0.483 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|q           ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.635      ;
; 0.499 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[3]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.651      ;
; 0.527 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.679      ;
; 0.528 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.680      ;
; 0.538 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.690      ;
; 0.548 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.700      ;
; 0.553 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.705      ;
; 0.554 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[1]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.706      ;
; 0.558 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 0.708      ;
; 0.558 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[1]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.710      ;
; 0.559 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.711      ;
; 0.569 ; clk_60hz:comb_145|counter[13] ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.721      ;
; 0.569 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.721      ;
; 0.570 ; clk_60hz:comb_145|counter[18] ; clk_60hz:comb_145|q           ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.722      ;
; 0.588 ; clk_60hz:comb_145|counter[15] ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.740      ;
; 0.593 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[2]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.745      ;
; 0.597 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.749      ;
; 0.602 ; clk_60hz:comb_145|counter[9]  ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.754      ;
; 0.604 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.756      ;
; 0.604 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.756      ;
; 0.615 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 0.765      ;
; 0.622 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 0.772      ;
; 0.628 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[3]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.780      ;
; 0.631 ; clk_60hz:comb_145|counter[11] ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.783      ;
; 0.632 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 0.786      ;
; 0.634 ; clk_60hz:comb_145|counter[14] ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.786      ;
; 0.648 ; clk_60hz:comb_145|counter[10] ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.800      ;
; 0.665 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.817      ;
; 0.672 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 0.822      ;
; 0.680 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.832      ;
; 0.684 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.836      ;
; 0.688 ; clk_60hz:comb_145|counter[16] ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 0.842      ;
; 0.692 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[2]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.844      ;
; 0.693 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.845      ;
; 0.698 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.850      ;
; 0.698 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 0.848      ;
; 0.700 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.852      ;
; 0.702 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.854      ;
; 0.705 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.857      ;
; 0.707 ; clk_60hz:comb_145|counter[9]  ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.859      ;
; 0.715 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.867      ;
; 0.722 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 0.872      ;
; 0.727 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[3]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.879      ;
; 0.730 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.882      ;
; 0.736 ; clk_60hz:comb_145|counter[11] ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.888      ;
; 0.742 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 0.892      ;
; 0.750 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.902      ;
; 0.750 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.902      ;
; 0.752 ; clk_60hz:comb_145|counter[18] ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.904      ;
; 0.753 ; clk_60hz:comb_145|counter[10] ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.905      ;
; 0.755 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 0.905      ;
; 0.758 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 0.912      ;
; 0.760 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 0.914      ;
; 0.760 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 0.914      ;
; 0.760 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 0.914      ;
; 0.762 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 0.912      ;
; 0.763 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 0.913      ;
; 0.765 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.917      ;
; 0.771 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.923      ;
; 0.784 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.936      ;
; 0.785 ; clk_60hz:comb_145|counter[15] ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.937      ;
; 0.785 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.937      ;
; 0.790 ; clk_60hz:comb_145|counter[14] ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.942      ;
; 0.796 ; clk_60hz:comb_145|counter[16] ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.948      ;
; 0.797 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.949      ;
; 0.800 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.952      ;
; 0.803 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 0.953      ;
; 0.806 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.958      ;
; 0.812 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 0.962      ;
; 0.814 ; clk_60hz:comb_145|counter[16] ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 0.968      ;
; 0.816 ; clk_60hz:comb_145|counter[16] ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 0.970      ;
; 0.816 ; clk_60hz:comb_145|counter[16] ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 0.970      ;
; 0.816 ; clk_60hz:comb_145|counter[16] ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 0.970      ;
; 0.820 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.972      ;
; 0.827 ; clk_60hz:comb_145|counter[18] ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 0.981      ;
; 0.830 ; clk_60hz:comb_145|counter[13] ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.982      ;
; 0.834 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.986      ;
; 0.836 ; clk_60hz:comb_145|counter[10] ; clk_60hz:comb_145|counter[10] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.988      ;
; 0.841 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.993      ;
; 0.852 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[12] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.004      ;
; 0.855 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.007      ;
; 0.856 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|counter[11] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.008      ;
; 0.856 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.008      ;
; 0.857 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|counter[10] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.009      ;
; 0.857 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|counter[12] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.009      ;
; 0.860 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 1.010      ;
; 0.862 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 1.012      ;
; 0.867 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 1.017      ;
; 0.871 ; clk_60hz:comb_145|counter[13] ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.023      ;
; 0.873 ; clk_60hz:comb_145|counter[16] ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.025      ;
; 0.882 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 1.032      ;
; 0.883 ; clk_60hz:comb_145|counter[13] ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.035      ;
; 0.892 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 1.042      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'p1|altpll_component|pll|clk[0]'                                                                                            ;
+--------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; -2.435 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_H_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.647     ; 0.822      ;
; -2.433 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.821      ;
; -2.433 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.821      ;
; -2.433 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.821      ;
; -2.433 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.821      ;
; -2.433 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.821      ;
; -2.433 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.821      ;
; -2.433 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.821      ;
; -2.433 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.821      ;
; -2.433 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.821      ;
; -2.433 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.821      ;
; -2.433 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_V_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.821      ;
; -2.350 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.738      ;
; -2.350 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.738      ;
; -2.350 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.738      ;
; -2.350 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.738      ;
; -2.350 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.738      ;
; -2.350 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.738      ;
; -2.350 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.738      ;
; -2.350 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.738      ;
; -2.350 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.738      ;
; -2.350 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.738      ;
+--------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'p1|altpll_component|pll|clk[0]'                                                                                            ;
+-------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; 2.232 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.738      ;
; 2.232 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.738      ;
; 2.232 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.738      ;
; 2.232 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.738      ;
; 2.232 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.738      ;
; 2.232 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.738      ;
; 2.232 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.738      ;
; 2.232 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.738      ;
; 2.232 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.738      ;
; 2.232 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.738      ;
; 2.315 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.821      ;
; 2.315 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.821      ;
; 2.315 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.821      ;
; 2.315 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.821      ;
; 2.315 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.821      ;
; 2.315 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.821      ;
; 2.315 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.821      ;
; 2.315 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.821      ;
; 2.315 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.821      ;
; 2.315 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.821      ;
; 2.315 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_V_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.821      ;
; 2.317 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_H_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.647     ; 0.822      ;
+-------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|oRESET|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|oRESET|clk             ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_60hz:comb_145|q'                                                                                    ;
+--------+--------------+----------------+------------------+---------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+---------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bullet_direction ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bullet_direction ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|inUse            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|inUse            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bullet_direction ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bullet_direction ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|inUse            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|inUse            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletY[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletY[1]       ;
+--------+--------------+----------------+------------------+---------------------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_27'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[0]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[10]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[11]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[12]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[13]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[14]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[15]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[16]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[17]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[18]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[1]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[2]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[3]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[4]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[5]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[6]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[7]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[8]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[9]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|q              ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[0]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[10]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[11]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[12]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[13]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[14]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[15]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[16]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[17]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[18]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[1]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[2]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[3]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[4]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[5]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[6]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[7]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[8]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[9]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|q              ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|inclk[0]        ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|outclk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[0]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[10]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[11]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[12]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[13]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[14]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[15]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[16]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[17]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[18]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[1]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[2]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[3]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[4]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[5]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[6]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[7]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[8]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[9]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|q|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[2]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|inclk[0]        ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|outclk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[0]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[10]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[11]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[12]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[13]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[14]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[15]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[16]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[17]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[18]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[1]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[2]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[3]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[4]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[5]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[6]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[7]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[8]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[9]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|q|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[2]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_H_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_H_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_V_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_V_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[9]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[9]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[9]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[9]                     ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|inclk[0] ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|inclk[0] ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|outclk   ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|outclk   ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_H_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_H_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_V_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_V_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[9]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[9]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[9]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[9]|clk                          ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; KEY[*]    ; clk_60hz:comb_145|q ; 3.448 ; 3.448 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[1]   ; clk_60hz:comb_145|q ; 2.837 ; 2.837 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[2]   ; clk_60hz:comb_145|q ; 3.000 ; 3.000 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[3]   ; clk_60hz:comb_145|q ; 3.448 ; 3.448 ; Rise       ; clk_60hz:comb_145|q ;
; SW[*]     ; clk_60hz:comb_145|q ; 0.835 ; 0.835 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[1]    ; clk_60hz:comb_145|q ; 0.649 ; 0.649 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[2]    ; clk_60hz:comb_145|q ; 0.679 ; 0.679 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[3]    ; clk_60hz:comb_145|q ; 0.835 ; 0.835 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[4]    ; clk_60hz:comb_145|q ; 0.831 ; 0.831 ; Rise       ; clk_60hz:comb_145|q ;
+-----------+---------------------+-------+-------+------------+---------------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+-----------+---------------------+--------+--------+------------+---------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+--------+--------+------------+---------------------+
; KEY[*]    ; clk_60hz:comb_145|q ; -2.351 ; -2.351 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[1]   ; clk_60hz:comb_145|q ; -2.351 ; -2.351 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[2]   ; clk_60hz:comb_145|q ; -2.441 ; -2.441 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[3]   ; clk_60hz:comb_145|q ; -2.648 ; -2.648 ; Rise       ; clk_60hz:comb_145|q ;
; SW[*]     ; clk_60hz:comb_145|q ; -0.404 ; -0.404 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[1]    ; clk_60hz:comb_145|q ; -0.404 ; -0.404 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[2]    ; clk_60hz:comb_145|q ; -0.420 ; -0.420 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[3]    ; clk_60hz:comb_145|q ; -0.703 ; -0.703 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[4]    ; clk_60hz:comb_145|q ; -0.557 ; -0.557 ; Rise       ; clk_60hz:comb_145|q ;
+-----------+---------------------+--------+--------+------------+---------------------+


+-------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                           ;
+-----------+---------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+---------------------+--------+--------+------------+--------------------------------+
; LEDR[*]   ; clk_60hz:comb_145|q ; 4.622  ; 4.622  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[0]  ; clk_60hz:comb_145|q ; 4.448  ; 4.448  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[1]  ; clk_60hz:comb_145|q ; 4.622  ; 4.622  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[2]  ; clk_60hz:comb_145|q ; 4.259  ; 4.259  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[3]  ; clk_60hz:comb_145|q ; 4.451  ; 4.451  ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_B[*]  ; clk_60hz:comb_145|q ; 7.304  ; 7.304  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[0] ; clk_60hz:comb_145|q ; 7.304  ; 7.304  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[1] ; clk_60hz:comb_145|q ; 7.304  ; 7.304  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[2] ; clk_60hz:comb_145|q ; 7.171  ; 7.171  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[3] ; clk_60hz:comb_145|q ; 7.161  ; 7.161  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[4] ; clk_60hz:comb_145|q ; 7.234  ; 7.234  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[5] ; clk_60hz:comb_145|q ; 7.224  ; 7.224  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[6] ; clk_60hz:comb_145|q ; 7.204  ; 7.204  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[7] ; clk_60hz:comb_145|q ; 7.204  ; 7.204  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[8] ; clk_60hz:comb_145|q ; 7.179  ; 7.179  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[9] ; clk_60hz:comb_145|q ; 7.179  ; 7.179  ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_G[*]  ; clk_60hz:comb_145|q ; 7.218  ; 7.218  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[0] ; clk_60hz:comb_145|q ; 7.218  ; 7.218  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[1] ; clk_60hz:comb_145|q ; 7.218  ; 7.218  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[2] ; clk_60hz:comb_145|q ; 7.204  ; 7.204  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[3] ; clk_60hz:comb_145|q ; 7.204  ; 7.204  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[4] ; clk_60hz:comb_145|q ; 7.215  ; 7.215  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[5] ; clk_60hz:comb_145|q ; 7.215  ; 7.215  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[6] ; clk_60hz:comb_145|q ; 7.175  ; 7.175  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[7] ; clk_60hz:comb_145|q ; 7.195  ; 7.195  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[8] ; clk_60hz:comb_145|q ; 7.196  ; 7.196  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[9] ; clk_60hz:comb_145|q ; 7.196  ; 7.196  ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_R[*]  ; clk_60hz:comb_145|q ; 7.348  ; 7.348  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[0] ; clk_60hz:comb_145|q ; 7.334  ; 7.334  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[1] ; clk_60hz:comb_145|q ; 7.314  ; 7.314  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[2] ; clk_60hz:comb_145|q ; 7.314  ; 7.314  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[3] ; clk_60hz:comb_145|q ; 7.348  ; 7.348  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[4] ; clk_60hz:comb_145|q ; 7.348  ; 7.348  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[5] ; clk_60hz:comb_145|q ; 7.221  ; 7.221  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[6] ; clk_60hz:comb_145|q ; 7.201  ; 7.201  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[7] ; clk_60hz:comb_145|q ; 7.211  ; 7.211  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[8] ; clk_60hz:comb_145|q ; 7.188  ; 7.188  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[9] ; clk_60hz:comb_145|q ; 7.188  ; 7.188  ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_B[*]  ; CLOCK_27            ; 6.082  ; 6.082  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_27            ; 6.082  ; 6.082  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_27            ; 6.082  ; 6.082  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_27            ; 5.949  ; 5.949  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_27            ; 5.939  ; 5.939  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_27            ; 6.012  ; 6.012  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_27            ; 6.002  ; 6.002  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_27            ; 5.982  ; 5.982  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_27            ; 5.982  ; 5.982  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27            ; 5.957  ; 5.957  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27            ; 5.957  ; 5.957  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27            ; 3.378  ; 3.378  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27            ; 5.996  ; 5.996  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_27            ; 5.996  ; 5.996  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_27            ; 5.996  ; 5.996  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_27            ; 5.982  ; 5.982  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_27            ; 5.982  ; 5.982  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_27            ; 5.993  ; 5.993  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_27            ; 5.993  ; 5.993  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_27            ; 5.953  ; 5.953  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_27            ; 5.973  ; 5.973  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27            ; 5.974  ; 5.974  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27            ; 5.974  ; 5.974  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27            ; 2.930  ; 2.930  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_27            ; 6.126  ; 6.126  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_27            ; 6.112  ; 6.112  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_27            ; 6.092  ; 6.092  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_27            ; 6.092  ; 6.092  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_27            ; 6.126  ; 6.126  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[4] ; CLOCK_27            ; 6.126  ; 6.126  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[5] ; CLOCK_27            ; 5.999  ; 5.999  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[6] ; CLOCK_27            ; 5.979  ; 5.979  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[7] ; CLOCK_27            ; 5.989  ; 5.989  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_27            ; 5.966  ; 5.966  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_27            ; 5.966  ; 5.966  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27            ; 3.036  ; 3.036  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27            ; -8.488 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK   ; CLOCK_27            ;        ; -8.488 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+-----------+---------------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+-----------+---------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+---------------------+--------+--------+------------+--------------------------------+
; LEDR[*]   ; clk_60hz:comb_145|q ; 4.259  ; 4.259  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[0]  ; clk_60hz:comb_145|q ; 4.448  ; 4.448  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[1]  ; clk_60hz:comb_145|q ; 4.622  ; 4.622  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[2]  ; clk_60hz:comb_145|q ; 4.259  ; 4.259  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[3]  ; clk_60hz:comb_145|q ; 4.451  ; 4.451  ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_B[*]  ; clk_60hz:comb_145|q ; 5.701  ; 5.701  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[0] ; clk_60hz:comb_145|q ; 5.844  ; 5.844  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[1] ; clk_60hz:comb_145|q ; 5.844  ; 5.844  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[2] ; clk_60hz:comb_145|q ; 5.711  ; 5.711  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[3] ; clk_60hz:comb_145|q ; 5.701  ; 5.701  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[4] ; clk_60hz:comb_145|q ; 5.774  ; 5.774  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[5] ; clk_60hz:comb_145|q ; 5.764  ; 5.764  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[6] ; clk_60hz:comb_145|q ; 5.744  ; 5.744  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[7] ; clk_60hz:comb_145|q ; 5.744  ; 5.744  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[8] ; clk_60hz:comb_145|q ; 5.719  ; 5.719  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[9] ; clk_60hz:comb_145|q ; 5.719  ; 5.719  ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_G[*]  ; clk_60hz:comb_145|q ; 5.715  ; 5.715  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[0] ; clk_60hz:comb_145|q ; 5.758  ; 5.758  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[1] ; clk_60hz:comb_145|q ; 5.758  ; 5.758  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[2] ; clk_60hz:comb_145|q ; 5.744  ; 5.744  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[3] ; clk_60hz:comb_145|q ; 5.744  ; 5.744  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[4] ; clk_60hz:comb_145|q ; 5.755  ; 5.755  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[5] ; clk_60hz:comb_145|q ; 5.755  ; 5.755  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[6] ; clk_60hz:comb_145|q ; 5.715  ; 5.715  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[7] ; clk_60hz:comb_145|q ; 5.735  ; 5.735  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[8] ; clk_60hz:comb_145|q ; 5.736  ; 5.736  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[9] ; clk_60hz:comb_145|q ; 5.736  ; 5.736  ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_R[*]  ; clk_60hz:comb_145|q ; 5.728  ; 5.728  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[0] ; clk_60hz:comb_145|q ; 5.874  ; 5.874  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[1] ; clk_60hz:comb_145|q ; 5.854  ; 5.854  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[2] ; clk_60hz:comb_145|q ; 5.854  ; 5.854  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[3] ; clk_60hz:comb_145|q ; 5.888  ; 5.888  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[4] ; clk_60hz:comb_145|q ; 5.888  ; 5.888  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[5] ; clk_60hz:comb_145|q ; 5.761  ; 5.761  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[6] ; clk_60hz:comb_145|q ; 5.741  ; 5.741  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[7] ; clk_60hz:comb_145|q ; 5.751  ; 5.751  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[8] ; clk_60hz:comb_145|q ; 5.728  ; 5.728  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[9] ; clk_60hz:comb_145|q ; 5.728  ; 5.728  ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_B[*]  ; CLOCK_27            ; 3.482  ; 3.482  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_27            ; 3.625  ; 3.625  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_27            ; 3.625  ; 3.625  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_27            ; 3.492  ; 3.492  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_27            ; 3.482  ; 3.482  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_27            ; 3.555  ; 3.555  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_27            ; 3.545  ; 3.545  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_27            ; 3.525  ; 3.525  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_27            ; 3.525  ; 3.525  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27            ; 3.500  ; 3.500  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27            ; 3.500  ; 3.500  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27            ; 3.287  ; 3.287  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27            ; 3.496  ; 3.496  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_27            ; 3.539  ; 3.539  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_27            ; 3.539  ; 3.539  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_27            ; 3.525  ; 3.525  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_27            ; 3.525  ; 3.525  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_27            ; 3.536  ; 3.536  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_27            ; 3.536  ; 3.536  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_27            ; 3.496  ; 3.496  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_27            ; 3.516  ; 3.516  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27            ; 3.517  ; 3.517  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27            ; 3.517  ; 3.517  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27            ; 2.930  ; 2.930  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_27            ; 3.509  ; 3.509  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_27            ; 3.655  ; 3.655  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_27            ; 3.635  ; 3.635  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_27            ; 3.635  ; 3.635  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_27            ; 3.669  ; 3.669  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[4] ; CLOCK_27            ; 3.669  ; 3.669  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[5] ; CLOCK_27            ; 3.542  ; 3.542  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[6] ; CLOCK_27            ; 3.522  ; 3.522  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[7] ; CLOCK_27            ; 3.532  ; 3.532  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_27            ; 3.509  ; 3.509  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_27            ; 3.509  ; 3.509  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27            ; 3.036  ; 3.036  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27            ; -8.488 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK   ; CLOCK_27            ;        ; -8.488 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+-----------+---------------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; KEY[0]     ; LEDG[0]     ;    ; 5.707 ; 5.707 ;    ;
; KEY[1]     ; LEDG[1]     ;    ; 5.433 ; 5.433 ;    ;
; KEY[2]     ; LEDG[2]     ;    ; 5.392 ; 5.392 ;    ;
; KEY[3]     ; LEDG[3]     ;    ; 5.318 ; 5.318 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; KEY[0]     ; LEDG[0]     ;    ; 5.707 ; 5.707 ;    ;
; KEY[1]     ; LEDG[1]     ;    ; 5.433 ; 5.433 ;    ;
; KEY[2]     ; LEDG[2]     ;    ; 5.392 ; 5.392 ;    ;
; KEY[3]     ; LEDG[3]     ;    ; 5.318 ; 5.318 ;    ;
+------------+-------------+----+-------+-------+----+


+-----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                           ;
+---------------------------------+----------+-------+----------+---------+---------------------+
; Clock                           ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                ; -2.934   ; 0.215 ; -3.895   ; 2.232   ; -1.380              ;
;  CLOCK_27                       ; 33.227   ; 0.359 ; N/A      ; N/A     ; 17.518              ;
;  CLOCK_50                       ; -2.825   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  clk_60hz:comb_145|q            ; -2.934   ; 0.215 ; N/A      ; N/A     ; -0.500              ;
;  p1|altpll_component|pll|clk[0] ; 36.554   ; 0.215 ; -3.895   ; 2.232   ; 18.841              ;
; Design-wide TNS                 ; -164.782 ; 0.0   ; -83.756  ; 0.0     ; -111.38             ;
;  CLOCK_27                       ; 0.000    ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  CLOCK_50                       ; -53.466  ; 0.000 ; N/A      ; N/A     ; -22.380             ;
;  clk_60hz:comb_145|q            ; -111.316 ; 0.000 ; N/A      ; N/A     ; -89.000             ;
;  p1|altpll_component|pll|clk[0] ; 0.000    ; 0.000 ; -83.756  ; 0.000   ; 0.000               ;
+---------------------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; KEY[*]    ; clk_60hz:comb_145|q ; 6.676 ; 6.676 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[1]   ; clk_60hz:comb_145|q ; 5.162 ; 5.162 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[2]   ; clk_60hz:comb_145|q ; 5.785 ; 5.785 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[3]   ; clk_60hz:comb_145|q ; 6.676 ; 6.676 ; Rise       ; clk_60hz:comb_145|q ;
; SW[*]     ; clk_60hz:comb_145|q ; 2.106 ; 2.106 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[1]    ; clk_60hz:comb_145|q ; 1.750 ; 1.750 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[2]    ; clk_60hz:comb_145|q ; 1.790 ; 1.790 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[3]    ; clk_60hz:comb_145|q ; 2.106 ; 2.106 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[4]    ; clk_60hz:comb_145|q ; 2.097 ; 2.097 ; Rise       ; clk_60hz:comb_145|q ;
+-----------+---------------------+-------+-------+------------+---------------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+-----------+---------------------+--------+--------+------------+---------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+--------+--------+------------+---------------------+
; KEY[*]    ; clk_60hz:comb_145|q ; -2.351 ; -2.351 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[1]   ; clk_60hz:comb_145|q ; -2.351 ; -2.351 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[2]   ; clk_60hz:comb_145|q ; -2.441 ; -2.441 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[3]   ; clk_60hz:comb_145|q ; -2.648 ; -2.648 ; Rise       ; clk_60hz:comb_145|q ;
; SW[*]     ; clk_60hz:comb_145|q ; -0.404 ; -0.404 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[1]    ; clk_60hz:comb_145|q ; -0.404 ; -0.404 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[2]    ; clk_60hz:comb_145|q ; -0.420 ; -0.420 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[3]    ; clk_60hz:comb_145|q ; -0.703 ; -0.703 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[4]    ; clk_60hz:comb_145|q ; -0.557 ; -0.557 ; Rise       ; clk_60hz:comb_145|q ;
+-----------+---------------------+--------+--------+------------+---------------------+


+-------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                           ;
+-----------+---------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+---------------------+--------+--------+------------+--------------------------------+
; LEDR[*]   ; clk_60hz:comb_145|q ; 8.438  ; 8.438  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[0]  ; clk_60hz:comb_145|q ; 8.200  ; 8.200  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[1]  ; clk_60hz:comb_145|q ; 8.438  ; 8.438  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[2]  ; clk_60hz:comb_145|q ; 7.798  ; 7.798  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[3]  ; clk_60hz:comb_145|q ; 8.290  ; 8.290  ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_B[*]  ; clk_60hz:comb_145|q ; 14.533 ; 14.533 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[0] ; clk_60hz:comb_145|q ; 14.533 ; 14.533 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[1] ; clk_60hz:comb_145|q ; 14.533 ; 14.533 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[2] ; clk_60hz:comb_145|q ; 14.282 ; 14.282 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[3] ; clk_60hz:comb_145|q ; 14.272 ; 14.272 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[4] ; clk_60hz:comb_145|q ; 14.352 ; 14.352 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[5] ; clk_60hz:comb_145|q ; 14.342 ; 14.342 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[6] ; clk_60hz:comb_145|q ; 14.322 ; 14.322 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[7] ; clk_60hz:comb_145|q ; 14.322 ; 14.322 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[8] ; clk_60hz:comb_145|q ; 14.286 ; 14.286 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[9] ; clk_60hz:comb_145|q ; 14.286 ; 14.286 ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_G[*]  ; clk_60hz:comb_145|q ; 14.339 ; 14.339 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[0] ; clk_60hz:comb_145|q ; 14.339 ; 14.339 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[1] ; clk_60hz:comb_145|q ; 14.339 ; 14.339 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[2] ; clk_60hz:comb_145|q ; 14.321 ; 14.321 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[3] ; clk_60hz:comb_145|q ; 14.321 ; 14.321 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[4] ; clk_60hz:comb_145|q ; 14.335 ; 14.335 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[5] ; clk_60hz:comb_145|q ; 14.335 ; 14.335 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[6] ; clk_60hz:comb_145|q ; 14.295 ; 14.295 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[7] ; clk_60hz:comb_145|q ; 14.315 ; 14.315 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[8] ; clk_60hz:comb_145|q ; 14.309 ; 14.309 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[9] ; clk_60hz:comb_145|q ; 14.309 ; 14.309 ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_R[*]  ; clk_60hz:comb_145|q ; 14.606 ; 14.606 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[0] ; clk_60hz:comb_145|q ; 14.568 ; 14.568 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[1] ; clk_60hz:comb_145|q ; 14.548 ; 14.548 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[2] ; clk_60hz:comb_145|q ; 14.548 ; 14.548 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[3] ; clk_60hz:comb_145|q ; 14.606 ; 14.606 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[4] ; clk_60hz:comb_145|q ; 14.606 ; 14.606 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[5] ; clk_60hz:comb_145|q ; 14.345 ; 14.345 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[6] ; clk_60hz:comb_145|q ; 14.325 ; 14.325 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[7] ; clk_60hz:comb_145|q ; 14.335 ; 14.335 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[8] ; clk_60hz:comb_145|q ; 14.309 ; 14.309 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[9] ; clk_60hz:comb_145|q ; 14.309 ; 14.309 ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_B[*]  ; CLOCK_27            ; 12.992 ; 12.992 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_27            ; 12.992 ; 12.992 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_27            ; 12.992 ; 12.992 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_27            ; 12.741 ; 12.741 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_27            ; 12.731 ; 12.731 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_27            ; 12.811 ; 12.811 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_27            ; 12.801 ; 12.801 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_27            ; 12.781 ; 12.781 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_27            ; 12.781 ; 12.781 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27            ; 12.745 ; 12.745 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27            ; 12.745 ; 12.745 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27            ; 6.697  ; 6.697  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27            ; 12.798 ; 12.798 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_27            ; 12.798 ; 12.798 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_27            ; 12.798 ; 12.798 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_27            ; 12.780 ; 12.780 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_27            ; 12.780 ; 12.780 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_27            ; 12.794 ; 12.794 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_27            ; 12.794 ; 12.794 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_27            ; 12.754 ; 12.754 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_27            ; 12.774 ; 12.774 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27            ; 12.768 ; 12.768 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27            ; 12.768 ; 12.768 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27            ; 5.701  ; 5.701  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_27            ; 13.065 ; 13.065 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_27            ; 13.027 ; 13.027 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_27            ; 13.007 ; 13.007 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_27            ; 13.007 ; 13.007 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_27            ; 13.065 ; 13.065 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[4] ; CLOCK_27            ; 13.065 ; 13.065 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[5] ; CLOCK_27            ; 12.804 ; 12.804 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[6] ; CLOCK_27            ; 12.784 ; 12.784 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[7] ; CLOCK_27            ; 12.794 ; 12.794 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_27            ; 12.768 ; 12.768 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_27            ; 12.768 ; 12.768 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27            ; 5.951  ; 5.951  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27            ; -7.035 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK   ; CLOCK_27            ;        ; -7.035 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+-----------+---------------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+-----------+---------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+---------------------+--------+--------+------------+--------------------------------+
; LEDR[*]   ; clk_60hz:comb_145|q ; 4.259  ; 4.259  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[0]  ; clk_60hz:comb_145|q ; 4.448  ; 4.448  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[1]  ; clk_60hz:comb_145|q ; 4.622  ; 4.622  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[2]  ; clk_60hz:comb_145|q ; 4.259  ; 4.259  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[3]  ; clk_60hz:comb_145|q ; 4.451  ; 4.451  ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_B[*]  ; clk_60hz:comb_145|q ; 5.701  ; 5.701  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[0] ; clk_60hz:comb_145|q ; 5.844  ; 5.844  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[1] ; clk_60hz:comb_145|q ; 5.844  ; 5.844  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[2] ; clk_60hz:comb_145|q ; 5.711  ; 5.711  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[3] ; clk_60hz:comb_145|q ; 5.701  ; 5.701  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[4] ; clk_60hz:comb_145|q ; 5.774  ; 5.774  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[5] ; clk_60hz:comb_145|q ; 5.764  ; 5.764  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[6] ; clk_60hz:comb_145|q ; 5.744  ; 5.744  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[7] ; clk_60hz:comb_145|q ; 5.744  ; 5.744  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[8] ; clk_60hz:comb_145|q ; 5.719  ; 5.719  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[9] ; clk_60hz:comb_145|q ; 5.719  ; 5.719  ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_G[*]  ; clk_60hz:comb_145|q ; 5.715  ; 5.715  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[0] ; clk_60hz:comb_145|q ; 5.758  ; 5.758  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[1] ; clk_60hz:comb_145|q ; 5.758  ; 5.758  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[2] ; clk_60hz:comb_145|q ; 5.744  ; 5.744  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[3] ; clk_60hz:comb_145|q ; 5.744  ; 5.744  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[4] ; clk_60hz:comb_145|q ; 5.755  ; 5.755  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[5] ; clk_60hz:comb_145|q ; 5.755  ; 5.755  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[6] ; clk_60hz:comb_145|q ; 5.715  ; 5.715  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[7] ; clk_60hz:comb_145|q ; 5.735  ; 5.735  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[8] ; clk_60hz:comb_145|q ; 5.736  ; 5.736  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[9] ; clk_60hz:comb_145|q ; 5.736  ; 5.736  ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_R[*]  ; clk_60hz:comb_145|q ; 5.728  ; 5.728  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[0] ; clk_60hz:comb_145|q ; 5.874  ; 5.874  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[1] ; clk_60hz:comb_145|q ; 5.854  ; 5.854  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[2] ; clk_60hz:comb_145|q ; 5.854  ; 5.854  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[3] ; clk_60hz:comb_145|q ; 5.888  ; 5.888  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[4] ; clk_60hz:comb_145|q ; 5.888  ; 5.888  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[5] ; clk_60hz:comb_145|q ; 5.761  ; 5.761  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[6] ; clk_60hz:comb_145|q ; 5.741  ; 5.741  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[7] ; clk_60hz:comb_145|q ; 5.751  ; 5.751  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[8] ; clk_60hz:comb_145|q ; 5.728  ; 5.728  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[9] ; clk_60hz:comb_145|q ; 5.728  ; 5.728  ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_B[*]  ; CLOCK_27            ; 3.482  ; 3.482  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_27            ; 3.625  ; 3.625  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_27            ; 3.625  ; 3.625  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_27            ; 3.492  ; 3.492  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_27            ; 3.482  ; 3.482  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_27            ; 3.555  ; 3.555  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_27            ; 3.545  ; 3.545  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_27            ; 3.525  ; 3.525  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_27            ; 3.525  ; 3.525  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27            ; 3.500  ; 3.500  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27            ; 3.500  ; 3.500  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27            ; 3.287  ; 3.287  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27            ; 3.496  ; 3.496  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_27            ; 3.539  ; 3.539  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_27            ; 3.539  ; 3.539  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_27            ; 3.525  ; 3.525  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_27            ; 3.525  ; 3.525  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_27            ; 3.536  ; 3.536  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_27            ; 3.536  ; 3.536  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_27            ; 3.496  ; 3.496  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_27            ; 3.516  ; 3.516  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27            ; 3.517  ; 3.517  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27            ; 3.517  ; 3.517  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27            ; 2.930  ; 2.930  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_27            ; 3.509  ; 3.509  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_27            ; 3.655  ; 3.655  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_27            ; 3.635  ; 3.635  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_27            ; 3.635  ; 3.635  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_27            ; 3.669  ; 3.669  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[4] ; CLOCK_27            ; 3.669  ; 3.669  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[5] ; CLOCK_27            ; 3.542  ; 3.542  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[6] ; CLOCK_27            ; 3.522  ; 3.522  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[7] ; CLOCK_27            ; 3.532  ; 3.532  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_27            ; 3.509  ; 3.509  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_27            ; 3.509  ; 3.509  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27            ; 3.036  ; 3.036  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27            ; -8.488 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK   ; CLOCK_27            ;        ; -8.488 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+-----------+---------------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; KEY[0]     ; LEDG[0]     ;    ; 9.949 ; 9.949 ;    ;
; KEY[1]     ; LEDG[1]     ;    ; 9.479 ; 9.479 ;    ;
; KEY[2]     ; LEDG[2]     ;    ; 9.421 ; 9.421 ;    ;
; KEY[3]     ; LEDG[3]     ;    ; 9.315 ; 9.315 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; KEY[0]     ; LEDG[0]     ;    ; 5.707 ; 5.707 ;    ;
; KEY[1]     ; LEDG[1]     ;    ; 5.433 ; 5.433 ;    ;
; KEY[2]     ; LEDG[2]     ;    ; 5.392 ; 5.392 ;    ;
; KEY[3]     ; LEDG[3]     ;    ; 5.318 ; 5.318 ;    ;
+------------+-------------+----+-------+-------+----+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; clk_60hz:comb_145|q            ; clk_60hz:comb_145|q            ; 998      ; 0        ; 0        ; 0        ;
; CLOCK_27                       ; CLOCK_27                       ; 437      ; 0        ; 0        ; 0        ;
; CLOCK_50                       ; CLOCK_50                       ; 630      ; 0        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 421      ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; clk_60hz:comb_145|q            ; clk_60hz:comb_145|q            ; 998      ; 0        ; 0        ; 0        ;
; CLOCK_27                       ; CLOCK_27                       ; 437      ; 0        ; 0        ; 0        ;
; CLOCK_50                       ; CLOCK_50                       ; 630      ; 0        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 421      ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Recovery Transfers                                                                      ;
+------------+--------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+--------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; p1|altpll_component|pll|clk[0] ; 22       ; 0        ; 0        ; 0        ;
+------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Removal Transfers                                                                       ;
+------------+--------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+--------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; p1|altpll_component|pll|clk[0] ; 22       ; 0        ; 0        ; 0        ;
+------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 115   ; 115  ;
; Unconstrained Output Ports      ; 46    ; 46   ;
; Unconstrained Output Port Paths ; 1007  ; 1007 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue Nov 26 04:59:23 2013
Info: Command: quartus_sta asteroids-verilog-project -c Astroids
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): Timing Analysis is analyzing one or more combinational loops as latches
    Warning (335094): Node "Bm1|fire[0]|combout" is a latch
    Warning (335094): Node "Bm1|fire[1]|combout" is a latch
    Warning (335094): Node "Bm1|fire[2]|combout" is a latch
    Warning (335094): Node "Bm1|fire[3]|combout" is a latch
    Warning (335094): Node "Bm1|B1|pixel|combout" is a latch
    Warning (335094): Node "Bm1|B2|pixel|combout" is a latch
    Warning (335094): Node "Bm1|B0|pixel|combout" is a latch
    Warning (335094): Node "Bm1|B3|pixel|combout" is a latch
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Astroids.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL Clocks
    Info (332110): create_clock -period 37.037 -waveform {0.000 18.518} -name CLOCK_27 CLOCK_27
    Info (332110): create_generated_clock -source {p1|altpll_component|pll|inclk[0]} -divide_by 15 -multiply_by 14 -duty_cycle 50.00 -name {p1|altpll_component|pll|clk[0]} {p1|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {p1|altpll_component|pll|inclk[0]} -divide_by 15 -multiply_by 14 -phase -90.00 -duty_cycle 50.00 -name {p1|altpll_component|pll|clk[2]} {p1|altpll_component|pll|clk[2]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name clk_60hz:comb_145|q clk_60hz:comb_145|q
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.934
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.934      -111.316 clk_60hz:comb_145|q 
    Info (332119):    -2.825       -53.466 CLOCK_50 
    Info (332119):    33.227         0.000 CLOCK_27 
    Info (332119):    36.554         0.000 p1|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLOCK_50 
    Info (332119):     0.391         0.000 clk_60hz:comb_145|q 
    Info (332119):     0.391         0.000 p1|altpll_component|pll|clk[0] 
    Info (332119):     0.802         0.000 CLOCK_27 
Info (332146): Worst-case recovery slack is -3.895
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.895       -83.756 p1|altpll_component|pll|clk[0] 
Info (332146): Worst-case removal slack is 3.478
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.478         0.000 p1|altpll_component|pll|clk[0] 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -22.380 CLOCK_50 
    Info (332119):    -0.500       -89.000 clk_60hz:comb_145|q 
    Info (332119):    17.518         0.000 CLOCK_27 
    Info (332119):    18.841         0.000 p1|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 191 output pins without output pin load capacitance assignment
    Info (306007): Pin "GPIO_0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "TD_RESET" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_HS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_VS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_BLANK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_SYNC" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.815
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.815       -14.388 CLOCK_50 
    Info (332119):    -0.765        -9.988 clk_60hz:comb_145|q 
    Info (332119):    35.268         0.000 CLOCK_27 
    Info (332119):    38.224         0.000 p1|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50 
    Info (332119):     0.215         0.000 clk_60hz:comb_145|q 
    Info (332119):     0.215         0.000 p1|altpll_component|pll|clk[0] 
    Info (332119):     0.359         0.000 CLOCK_27 
Info (332146): Worst-case recovery slack is -2.435
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.435       -52.698 p1|altpll_component|pll|clk[0] 
Info (332146): Worst-case removal slack is 2.232
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.232         0.000 p1|altpll_component|pll|clk[0] 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -22.380 CLOCK_50 
    Info (332119):    -0.500       -89.000 clk_60hz:comb_145|q 
    Info (332119):    17.518         0.000 CLOCK_27 
    Info (332119):    18.841         0.000 p1|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 14 warnings
    Info: Peak virtual memory: 310 megabytes
    Info: Processing ended: Tue Nov 26 04:59:26 2013
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


