<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:31:11.3111</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.08.18</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-7043464</applicationNumber><claimCount>25</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>후면 다이 대 패키지 인터커넥트들을 갖는 마이크로전자 어셈블리들</inventionTitle><inventionTitleEng>MICROELECTRONIC ASSEMBLIES HAVING BACKSIDE DIE-TO-PACKAGE INTERCONNECTS</inventionTitleEng><openDate>2024.04.24</openDate><openNumber>10-2024-0053562</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.08.18</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2023.12.15</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/065</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/18</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/683</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/56</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/768</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/528</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 마이크로전자 어셈블리들, 관련 디바이스들 및 방법들이 본 명세서에 개시되어 있다. 일부 실시예들에서, 마이크로전자 어셈블리는 제1 층 내의, 제1 표면 및 대향하는 제2 표면을 갖는, 제1 다이 - 제1 다이는 제1 표면에 있는 제1 금속 배선 스택; 제1 금속 배선 스택 상의 디바이스 층; 디바이스 층 상의 제2 금속 배선 스택; 및 제1 금속 배선 스택에 전기적으로 결합되는 다이의 제1 표면 상의 인터커넥트를 포함함 -; 제1 층 내의 전도성 필라; 및 제1 층 상의 제2 층 내의, 제1 표면 및 대향하는 제2 표면을 갖는, 제2 다이 - 제2 다이의 제1 표면은 하이브리드 본딩 영역에 의해 전도성 필라 및 제1 다이의 제2 표면에 결합됨 - 를 포함할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.03.16</internationOpenDate><internationOpenNumber>WO2023038774</internationOpenNumber><internationalApplicationDate>2022.08.18</internationalApplicationDate><internationalApplicationNumber>PCT/US2022/040822</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 마이크로전자 어셈블리로서,제1 층 내의, 제1 표면 및 대향하는 제2 표면을 갖는, 제1 다이 - 상기 제1 다이는: 상기 제1 표면에 있는 제1 금속 배선 스택; 상기 제1 금속 배선 스택 상의, 디바이스를 포함하는, 디바이스 층; 상기 디바이스 층 상의 제2 금속 배선 스택; 및 상기 제1 금속 배선 스택에 전기적으로 결합되는 상기 제1 표면에 있는 인터커넥트를 포함함 -;상기 제1 층 내의 전도성 필라; 및상기 제1 층 상의 제2 층 내의, 제1 표면 및 대향하는 제2 표면을 갖는, 제2 다이 - 상기 제2 다이의 상기 제1 표면은 하이브리드 본딩 영역에 의해 상기 제1 다이의 상기 제2 표면에 결합되고 상기 전도성 필라에 결합됨 - 를 포함하는, 마이크로전자 어셈블리.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 하이브리드 본딩 영역은 제1 하이브리드 본딩 영역이고,상기 제2 층 내의, 제1 표면 및 대향하는 제2 표면을 갖는, 제3 다이 - 상기 제3 다이의 상기 제1 표면은 제2 하이브리드 본딩 영역에 의해 상기 제1 다이의 상기 제2 표면에 결합됨 - 를 더 포함하는, 마이크로전자 어셈블리.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 상기 인터커넥트는 전력 전달 네트워크의 일부인, 마이크로전자 어셈블리.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 제1 금속 배선 스택과 상기 디바이스 층 사이에, 마이크로 실리콘 관통 비아(μTSV)를 포함하는, 기판 층을 더 포함하는, 마이크로전자 어셈블리.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서, 상기 μTSV는 상기 디바이스 층 내의 상기 디바이스를 상기 제1 금속 배선 스택에 전기적으로 결합하는, 마이크로전자 어셈블리.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 인터커넥트에 의해 상기 제1 다이의 상기 제1 표면에 전기적으로 결합되고 상기 전도성 필라에 의해 상기 제2 다이의 상기 제1 표면에 전기적으로 결합되는 패키지 기판을 더 포함하는, 마이크로전자 어셈블리.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서, 상기 제1 금속 배선 스택의 전도성 구조들은 상기 제2 금속 배선 스택의 전도성 구조들보다 두꺼운, 마이크로전자 어셈블리.</claim></claimInfo><claimInfo><claim>8. 마이크로전자 어셈블리로서,제1 층 내의, 제1 표면 및 대향하는 제2 표면을 갖는, 제1 다이 - 상기 제1 다이는: 상기 제1 표면에 있는 기판 관통 비아(TSV)를 포함하는 기판; 상기 기판 상의 제1 금속 배선 스택; 상기 제1 금속 배선 스택 상의, 디바이스를 포함하는, 디바이스 층; 상기 디바이스 층 상의 제2 금속 배선 스택; 및 상기 기판 내의 상기 TSV에 의해 상기 제1 금속 배선 스택에 전기적으로 결합되는 상기 제1 표면에 있는 인터커넥트를 포함함 -;상기 제1 층 내의 전도성 필라; 및상기 제1 층 상의 제2 층 내의, 제1 표면 및 대향하는 제2 표면을 갖는, 제2 다이 - 상기 제2 다이의 상기 제1 표면은 하이브리드 본딩 영역에 의해 상기 전도성 필라 및 상기 제1 다이의 상기 제2 표면에 결합됨 - 를 포함하는, 마이크로전자 어셈블리.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서, 상기 인터커넥트는 전력 전달 네트워크의 일부인, 마이크로전자 어셈블리.</claim></claimInfo><claimInfo><claim>10. 제8항에 있어서, 상기 기판은 제1 기판이고,상기 제1 금속 배선 스택과 상기 디바이스 층 사이에, 마이크로 실리콘 관통 비아(μTSV)를 포함하는, 제2 기판을 더 포함하는, 마이크로전자 어셈블리.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서, 상기 μTSV는 상기 디바이스 층 내의 상기 디바이스를 상기 제1 금속 배선 스택에 전기적으로 결합하는, 마이크로전자 어셈블리.</claim></claimInfo><claimInfo><claim>12. 제8항에 있어서,상기 인터커넥트에 의해 상기 제1 다이의 상기 제1 표면에 전기적으로 결합되고 상기 전도성 필라에 의해 상기 제2 다이의 상기 제1 표면에 전기적으로 결합되는 패키지 기판을 더 포함하는, 마이크로전자 어셈블리.</claim></claimInfo><claimInfo><claim>13. 제8항에 있어서,제1 표면 및 대향하는 제2 표면을 갖는, 제3 다이 - 상기 제3 다이의 제2 표면은 상기 인터커넥트에 의해 상기 제1 다이의 상기 제1 표면에 전기적으로 결합되고 상기 전도성 필라에 의해 상기 제2 다이의 상기 제1 표면에 전기적으로 결합됨 - 를 더 포함하는, 마이크로전자 어셈블리.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서, 상기 제3 다이의 상기 제1 표면은 제2 인터커넥트를 더 포함하고, 상기 마이크로전자 어셈블리는:상기 제2 인터커넥트에 의해 상기 제3 다이의 상기 제1 표면에 전기적으로 결합되는 패키지 기판을 더 포함하는, 마이크로전자 어셈블리.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서, 상기 제2 인터커넥트는 전력 전달 네트워크의 일부인, 마이크로전자 어셈블리.</claim></claimInfo><claimInfo><claim>16. 제8항에 있어서, 상기 제1 금속 배선 스택의 전도성 구조들은 상기 제2 금속 배선 스택의 전도성 구조들보다 두꺼운, 마이크로전자 어셈블리.</claim></claimInfo><claimInfo><claim>17. 마이크로전자 어셈블리로서,제1 유전체 층 내의 제1 다이 - 상기 제1 유전체 층은 제1 표면 및 대향하는 제2 표면을 갖고, 상기 제1 다이는: 상기 제1 표면에 있는 기판 관통 비아(TSV)를 포함하는 기판; 상기 기판 상의 제1 금속 배선 스택; 상기 제1 금속 배선 스택 상의, 디바이스를 포함하는, 디바이스 층; 상기 디바이스 층 상의 제2 금속 배선 스택; 및 상기 기판 내의 상기 TSV에 의해 상기 제1 금속 배선 스택에 전기적으로 결합되는 상기 제1 표면에 있는 제1 인터커넥트들을 포함함 -;상기 제1 유전체 층 내의 제2 다이 - 상기 제2 다이는: 상기 제1 표면에 있는 기판 관통 비아(TSV)를 포함하는 기판; 상기 기판 상의 제1 금속 배선 스택; 상기 제1 금속 배선 스택 상의, 디바이스를 포함하는, 디바이스 층; 상기 디바이스 층 상의 제2 금속 배선 스택; 및 상기 기판 내의 상기 TSV에 의해 상기 제1 금속 배선 스택에 전기적으로 결합되는 상기 제1 표면에 있는 제2 인터커넥트들을 포함함 -;상기 제1 유전체 층 내의 전도성 필라;상기 전도성 필라에 전기적으로 결합되고, 상기 제1 유전체 층의 상기 제2 표면에 있는 제1 하이브리드 본딩 영역에 의해 상기 제1 다이에 전기적으로 결합되며, 상기 제1 유전체 층의 상기 제2 표면에 있는 제2 하이브리드 본딩 영역에 의해 상기 제2 다이에 전기적으로 결합되는, 상기 제1 유전체 층의 상기 제2 표면 상의 제2 유전체 층 내의, 제3 다이; 및상기 제1 유전체 층의 상기 제1 표면에 있는, 제1 표면 및 대향하는 제2 표면을 갖는, 재배선 층(RDL) - 상기 RDL의 상기 제2 표면은 상기 제1 유전체 층의 상기 제1 표면에 전기적으로 결합되고, 상기 RDL의 상기 제1 표면은 상기 RDL 내의 전도성 경로들에 의해 상기 전도성 필라, 상기 제1 인터커넥트들, 및 상기 제2 인터커넥트들에 전기적으로 결합되는 제3 인터커넥트들을 포함함 - 을 포함하는, 마이크로전자 어셈블리.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서, 상기 제1 인터커넥트들, 상기 제2 인터커넥트들, 및 상기 제3 인터커넥트들은 전력 전달 네트워크의 일부인, 마이크로전자 어셈블리.</claim></claimInfo><claimInfo><claim>19. 제17항에 있어서, 상기 제1 다이의 상기 기판은 제1 기판이고,상기 제1 금속 배선 스택과 상기 디바이스 층 사이에, 마이크로 실리콘 관통 비아(μTSV)를 포함하는, 제2 기판 - 상기 μTSV는 상기 디바이스 층 내의 상기 디바이스를 상기 제1 금속 배선 스택에 전기적으로 결합함 - 을 더 포함하는, 마이크로전자 어셈블리.</claim></claimInfo><claimInfo><claim>20. 제17항에 있어서,상기 제3 인터커넥트들에 의해 상기 RDL의 상기 제1 표면에 전기적으로 결합되는 패키지 기판을 더 포함하는, 마이크로전자 어셈블리.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미합중국 캘리포니아 ***** 산타클라라 미션 칼리지 블러바드 ****</address><code>519980776869</code><country>미국</country><engName>Intel Corporation</engName><name>인텔 코포레이션</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포니아 ...</address><code> </code><country> </country><engName>ELSHERBINI, Adel</engName><name>엘셔비니, 아델</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아 ...</address><code> </code><country> </country><engName>JUN, Kimin</engName><name>전, 기민</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아 ...</address><code> </code><country> </country><engName>SWAN, Johanna</engName><name>스완, 존하나</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아 ...</address><code> </code><country> </country><engName>LIFF, Shawna</engName><name>리프, 쇼나</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아 ...</address><code> </code><country> </country><engName>THEN, Han Wan</engName><name>텐, 한 완</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>920010003368</code><country>대한민국</country><engName>Kim Yeon Song</engName><name>김연송</name></agentInfo><agentInfo><address>서울특별시 종로구 사직로*길 **, 세양빌딩 (내자동) *층(김.장법률사무소)</address><code>919980003619</code><country>대한민국</country><engName>YANG, Young June</engName><name>양영준</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>919990005000</code><country>대한민국</country><engName>PAIK MAN GI</engName><name>백만기</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.09.09</priorityApplicationDate><priorityApplicationNumber>17/470,189</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2023.12.15</receiptDate><receiptNumber>1-1-2023-1408836-10</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.04.11</receiptDate><receiptNumber>1-5-2024-0061901-01</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.08.18</receiptDate><receiptNumber>1-1-2025-0937360-09</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.08.18</receiptDate><receiptNumber>1-1-2025-0937373-92</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020237043464.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c930ca9b2be3107b7230010f2f46d12fcd0b0f77f13aeadd48e7fde61e7f5bdf7facdcf323014a76ef44528b08918c2ebac272c0502fcba569f</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfcd2c9edd60234fd1743da584447867100f840af0a0f4a0494b193efe0e64ffa21836a1c75d26e0f51a0d1cd9eba23631ddf444e1525eb15e</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>