Simulator report for Projeto_final
Sun Jun 16 03:17:33 2013
Quartus II Version 9.0 Build 132 02/25/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.0 us       ;
; Simulation Netlist Size     ; 91 nodes     ;
; Simulation Coverage         ;      23.91 % ;
; Total Number of Transitions ; 7780         ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Stratix II   ;
+-----------------------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                                                    ;
+--------------------------------------------------------------------------------------------+------------------------------------------+---------------+
; Option                                                                                     ; Setting                                  ; Default Value ;
+--------------------------------------------------------------------------------------------+------------------------------------------+---------------+
; Simulation mode                                                                            ; Functional                               ; Timing        ;
; Start time                                                                                 ; 0 ns                                     ; 0 ns          ;
; Simulation results format                                                                  ; CVWF                                     ;               ;
; Vector input source                                                                        ; ../componente_contador/Projeto_final.vwf ;               ;
; Add pins automatically to simulation output waveforms                                      ; On                                       ; On            ;
; Check outputs                                                                              ; Off                                      ; Off           ;
; Report simulation coverage                                                                 ; On                                       ; On            ;
; Display complete 1/0 value coverage report                                                 ; On                                       ; On            ;
; Display missing 1-value coverage report                                                    ; On                                       ; On            ;
; Display missing 0-value coverage report                                                    ; On                                       ; On            ;
; Detect setup and hold time violations                                                      ; Off                                      ; Off           ;
; Detect glitches                                                                            ; Off                                      ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off                                      ; Off           ;
; Generate Signal Activity File                                                              ; Off                                      ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off                                      ; Off           ;
; Group bus channels in simulation results                                                   ; Off                                      ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On                                       ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE                               ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off                                      ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off                                      ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto                                     ; Auto          ;
+--------------------------------------------------------------------------------------------+------------------------------------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      23.91 % ;
; Total nodes checked                                 ; 91           ;
; Total output ports checked                          ; 92           ;
; Total output ports with complete 1/0-value coverage ; 22           ;
; Total output ports with no 1/0-value coverage       ; 70           ;
; Total output ports with no 1-value coverage         ; 70           ;
; Total output ports with no 0-value coverage         ; 70           ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                                                                                    ;
+----------------------------------------------------------------------+----------------------------------------------------------------------+------------------+
; Node Name                                                            ; Output Port Name                                                     ; Output Port Type ;
+----------------------------------------------------------------------+----------------------------------------------------------------------+------------------+
; |Projeto_final|reset                                                 ; |Projeto_final|reset                                                 ; out              ;
; |Projeto_final|reset                                                 ; |Projeto_final|reset~result                                          ; pin_out          ;
; |Projeto_final|bot                                                   ; |Projeto_final|bot                                                   ; out              ;
; |Projeto_final|bot                                                   ; |Projeto_final|bot~result                                            ; pin_out          ;
; |Projeto_final|reset~0                                               ; |Projeto_final|reset~0                                               ; out0             ;
; |Projeto_final|bot~0                                                 ; |Projeto_final|bot~0                                                 ; out0             ;
; |Projeto_final|bloco_controle:controller|process_0~1                 ; |Projeto_final|bloco_controle:controller|process_0~1                 ; out0             ;
; |Projeto_final|bloco_controle:controller|process_0~2                 ; |Projeto_final|bloco_controle:controller|process_0~2                 ; out0             ;
; |Projeto_final|bloco_controle:controller|process_0~4                 ; |Projeto_final|bloco_controle:controller|process_0~4                 ; out0             ;
; |Projeto_final|bloco_controle:controller|process_0~5                 ; |Projeto_final|bloco_controle:controller|process_0~5                 ; out0             ;
; |Projeto_final|bloco_controle:controller|estado_seguinte.INICIAR~0   ; |Projeto_final|bloco_controle:controller|estado_seguinte.INICIAR~0   ; out              ;
; |Projeto_final|bloco_controle:controller|estado_seguinte.LIGA~0      ; |Projeto_final|bloco_controle:controller|estado_seguinte.LIGA~0      ; out              ;
; |Projeto_final|bloco_controle:controller|comb~0                      ; |Projeto_final|bloco_controle:controller|comb~0                      ; out0             ;
; |Projeto_final|bloco_controle:controller|comb~1                      ; |Projeto_final|bloco_controle:controller|comb~1                      ; out0             ;
; |Projeto_final|bloco_controle:controller|estado_seguinte.CONTADOR2~2 ; |Projeto_final|bloco_controle:controller|estado_seguinte.CONTADOR2~2 ; out0             ;
; |Projeto_final|bloco_controle:controller|estado_seguinte.CONTADOR2~3 ; |Projeto_final|bloco_controle:controller|estado_seguinte.CONTADOR2~3 ; out0             ;
; |Projeto_final|bloco_controle:controller|estado_seguinte.CONTADOR2~4 ; |Projeto_final|bloco_controle:controller|estado_seguinte.CONTADOR2~4 ; out0             ;
; |Projeto_final|bloco_controle:controller|estado_seguinte.RESULTADO~0 ; |Projeto_final|bloco_controle:controller|estado_seguinte.RESULTADO~0 ; out              ;
; |Projeto_final|bloco_controle:controller|estado_seguinte.RESULTADO~1 ; |Projeto_final|bloco_controle:controller|estado_seguinte.RESULTADO~1 ; out              ;
; |Projeto_final|bloco_controle:controller|estado_seguinte.SLOW~0      ; |Projeto_final|bloco_controle:controller|estado_seguinte.SLOW~0      ; out              ;
; |Projeto_final|bloco_controle:controller|estado_seguinte.INICIAR~1   ; |Projeto_final|bloco_controle:controller|estado_seguinte.INICIAR~1   ; out              ;
; |Projeto_final|bloco_controle:controller|estado_seguinte.INICIAR~2   ; |Projeto_final|bloco_controle:controller|estado_seguinte.INICIAR~2   ; out              ;
+----------------------------------------------------------------------+----------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                                                                                                   ;
+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------+
; Node Name                                                                          ; Output Port Name                                                                   ; Output Port Type ;
+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------+
; |Projeto_final|leno                                                                ; |Projeto_final|leno                                                                ; pin_out          ;
; |Projeto_final|lentoo                                                              ; |Projeto_final|lentoo                                                              ; pin_out          ;
; |Projeto_final|bloco_controle:controller|process_0~0                               ; |Projeto_final|bloco_controle:controller|process_0~0                               ; out0             ;
; |Projeto_final|bloco_controle:controller|process_0~3                               ; |Projeto_final|bloco_controle:controller|process_0~3                               ; out0             ;
; |Projeto_final|bloco_controle:controller|estado_atual.INICIAR                      ; |Projeto_final|bloco_controle:controller|estado_atual.INICIAR                      ; regout           ;
; |Projeto_final|bloco_controle:controller|estado_atual.SLOW                         ; |Projeto_final|bloco_controle:controller|estado_atual.SLOW                         ; regout           ;
; |Projeto_final|bloco_controle:controller|estado_atual.RESULTADO                    ; |Projeto_final|bloco_controle:controller|estado_atual.RESULTADO                    ; regout           ;
; |Projeto_final|bloco_controle:controller|estado_atual.CONTADOR1                    ; |Projeto_final|bloco_controle:controller|estado_atual.CONTADOR1                    ; regout           ;
; |Projeto_final|bloco_controle:controller|WideOr0                                   ; |Projeto_final|bloco_controle:controller|WideOr0                                   ; out0             ;
; |Projeto_final|bloco_controle:controller|estado_atual.LIGA                         ; |Projeto_final|bloco_controle:controller|estado_atual.LIGA                         ; regout           ;
; |Projeto_final|bloco_controle:controller|clr_r~0                                   ; |Projeto_final|bloco_controle:controller|clr_r~0                                   ; out0             ;
; |Projeto_final|bloco_controle:controller|estado_atual.CONTADOR2                    ; |Projeto_final|bloco_controle:controller|estado_atual.CONTADOR2                    ; regout           ;
; |Projeto_final|bloco_controle:controller|load_r~0                                  ; |Projeto_final|bloco_controle:controller|load_r~0                                  ; out0             ;
; |Projeto_final|bloco_controle:controller|estado_seguinte.CONTADOR2_243             ; |Projeto_final|bloco_controle:controller|estado_seguinte.CONTADOR2_243             ; out              ;
; |Projeto_final|bloco_controle:controller|estado_seguinte.CONTADOR2~0               ; |Projeto_final|bloco_controle:controller|estado_seguinte.CONTADOR2~0               ; out0             ;
; |Projeto_final|bloco_controle:controller|estado_seguinte.CONTADOR2~1               ; |Projeto_final|bloco_controle:controller|estado_seguinte.CONTADOR2~1               ; out0             ;
; |Projeto_final|bloco_controle:controller|estado_seguinte.LIGA_269                  ; |Projeto_final|bloco_controle:controller|estado_seguinte.LIGA_269                  ; out              ;
; |Projeto_final|bloco_controle:controller|estado_seguinte.CONTADOR1_295             ; |Projeto_final|bloco_controle:controller|estado_seguinte.CONTADOR1_295             ; out              ;
; |Projeto_final|bloco_controle:controller|estado_seguinte.RESULTADO_321             ; |Projeto_final|bloco_controle:controller|estado_seguinte.RESULTADO_321             ; out              ;
; |Projeto_final|bloco_controle:controller|estado_seguinte.SLOW_347                  ; |Projeto_final|bloco_controle:controller|estado_seguinte.SLOW_347                  ; out              ;
; |Projeto_final|bloco_controle:controller|estado_seguinte.INICIAR_373               ; |Projeto_final|bloco_controle:controller|estado_seguinte.INICIAR_373               ; out              ;
; |Projeto_final|bloco_controle:controller|estado_atual~0                            ; |Projeto_final|bloco_controle:controller|estado_atual~0                            ; out0             ;
; |Projeto_final|bloco_controle:controller|estado_atual.INICIAR~0                    ; |Projeto_final|bloco_controle:controller|estado_atual.INICIAR~0                    ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector0~0                               ; |Projeto_final|bloco_controle:controller|Selector0~0                               ; out0             ;
; |Projeto_final|bloco_controle:controller|estado_atual.SLOW~0                       ; |Projeto_final|bloco_controle:controller|estado_atual.SLOW~0                       ; out0             ;
; |Projeto_final|bloco_controle:controller|lento                                     ; |Projeto_final|bloco_controle:controller|lento                                     ; out0             ;
; |Projeto_final|bloco_controle:controller|estado_atual.RESULTADO~0                  ; |Projeto_final|bloco_controle:controller|estado_atual.RESULTADO~0                  ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector0~1                               ; |Projeto_final|bloco_controle:controller|Selector0~1                               ; out0             ;
; |Projeto_final|bloco_controle:controller|estado_atual.CONTADOR1~0                  ; |Projeto_final|bloco_controle:controller|estado_atual.CONTADOR1~0                  ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector0~2                               ; |Projeto_final|bloco_controle:controller|Selector0~2                               ; out0             ;
; |Projeto_final|bloco_controle:controller|estado_atual.LIGA~0                       ; |Projeto_final|bloco_controle:controller|estado_atual.LIGA~0                       ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector0~3                               ; |Projeto_final|bloco_controle:controller|Selector0~3                               ; out0             ;
; |Projeto_final|bloco_controle:controller|estado_atual.CONTADOR2~0                  ; |Projeto_final|bloco_controle:controller|estado_atual.CONTADOR2~0                  ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector0~4                               ; |Projeto_final|bloco_controle:controller|Selector0~4                               ; out0             ;
; |Projeto_final|bloco_operacional:operation|componente_contador:cont1|reg[1]        ; |Projeto_final|bloco_operacional:operation|componente_contador:cont1|reg[1]        ; regout           ;
; |Projeto_final|bloco_operacional:operation|componente_contador:cont1|reg[2]        ; |Projeto_final|bloco_operacional:operation|componente_contador:cont1|reg[2]        ; regout           ;
; |Projeto_final|bloco_operacional:operation|componente_contador:cont1|reg[3]        ; |Projeto_final|bloco_operacional:operation|componente_contador:cont1|reg[3]        ; regout           ;
; |Projeto_final|bloco_controle:controller|Selector0~5                               ; |Projeto_final|bloco_controle:controller|Selector0~5                               ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector0~6                               ; |Projeto_final|bloco_controle:controller|Selector0~6                               ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector0~7                               ; |Projeto_final|bloco_controle:controller|Selector0~7                               ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector0~8                               ; |Projeto_final|bloco_controle:controller|Selector0~8                               ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector0~9                               ; |Projeto_final|bloco_controle:controller|Selector0~9                               ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector0~10                              ; |Projeto_final|bloco_controle:controller|Selector0~10                              ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector1~0                               ; |Projeto_final|bloco_controle:controller|Selector1~0                               ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector1~1                               ; |Projeto_final|bloco_controle:controller|Selector1~1                               ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector1~2                               ; |Projeto_final|bloco_controle:controller|Selector1~2                               ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector2~0                               ; |Projeto_final|bloco_controle:controller|Selector2~0                               ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector2~1                               ; |Projeto_final|bloco_controle:controller|Selector2~1                               ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector2~2                               ; |Projeto_final|bloco_controle:controller|Selector2~2                               ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector3~0                               ; |Projeto_final|bloco_controle:controller|Selector3~0                               ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector3~1                               ; |Projeto_final|bloco_controle:controller|Selector3~1                               ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector4~0                               ; |Projeto_final|bloco_controle:controller|Selector4~0                               ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector11~0                              ; |Projeto_final|bloco_controle:controller|Selector11~0                              ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector11~1                              ; |Projeto_final|bloco_controle:controller|Selector11~1                              ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector11~2                              ; |Projeto_final|bloco_controle:controller|Selector11~2                              ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector12~0                              ; |Projeto_final|bloco_controle:controller|Selector12~0                              ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector12~1                              ; |Projeto_final|bloco_controle:controller|Selector12~1                              ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector12~2                              ; |Projeto_final|bloco_controle:controller|Selector12~2                              ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector13~0                              ; |Projeto_final|bloco_controle:controller|Selector13~0                              ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector13~1                              ; |Projeto_final|bloco_controle:controller|Selector13~1                              ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector13~2                              ; |Projeto_final|bloco_controle:controller|Selector13~2                              ; out0             ;
; |Projeto_final|bloco_operacional:operation|componete_comparador2:comp3|LessThan0~0 ; |Projeto_final|bloco_operacional:operation|componete_comparador2:comp3|LessThan0~0 ; out0             ;
; |Projeto_final|bloco_operacional:operation|componete_comparador2:comp3|LessThan0~1 ; |Projeto_final|bloco_operacional:operation|componete_comparador2:comp3|LessThan0~1 ; out0             ;
; |Projeto_final|bloco_operacional:operation|componente_comparador:comp2|LessThan0~0 ; |Projeto_final|bloco_operacional:operation|componente_comparador:comp2|LessThan0~0 ; out0             ;
; |Projeto_final|bloco_operacional:operation|componente_comparador:comp2|LessThan0~1 ; |Projeto_final|bloco_operacional:operation|componente_comparador:comp2|LessThan0~1 ; out0             ;
; |Projeto_final|bloco_operacional:operation|componente_contador:cont1|Add0~0        ; |Projeto_final|bloco_operacional:operation|componente_contador:cont1|Add0~0        ; out0             ;
; |Projeto_final|bloco_operacional:operation|componente_contador:cont1|Add0~1        ; |Projeto_final|bloco_operacional:operation|componente_contador:cont1|Add0~1        ; out0             ;
; |Projeto_final|bloco_operacional:operation|componente_contador:cont1|Add0~2        ; |Projeto_final|bloco_operacional:operation|componente_contador:cont1|Add0~2        ; out0             ;
; |Projeto_final|bloco_operacional:operation|componente_contador:cont1|Add0~3        ; |Projeto_final|bloco_operacional:operation|componente_contador:cont1|Add0~3        ; out0             ;
; |Projeto_final|bloco_operacional:operation|componente_contador:cont1|Add0~4        ; |Projeto_final|bloco_operacional:operation|componente_contador:cont1|Add0~4        ; out0             ;
+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                                                                                                                   ;
+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------+
; Node Name                                                                          ; Output Port Name                                                                   ; Output Port Type ;
+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------+
; |Projeto_final|leno                                                                ; |Projeto_final|leno                                                                ; pin_out          ;
; |Projeto_final|lentoo                                                              ; |Projeto_final|lentoo                                                              ; pin_out          ;
; |Projeto_final|bloco_controle:controller|process_0~0                               ; |Projeto_final|bloco_controle:controller|process_0~0                               ; out0             ;
; |Projeto_final|bloco_controle:controller|process_0~3                               ; |Projeto_final|bloco_controle:controller|process_0~3                               ; out0             ;
; |Projeto_final|bloco_controle:controller|estado_atual.INICIAR                      ; |Projeto_final|bloco_controle:controller|estado_atual.INICIAR                      ; regout           ;
; |Projeto_final|bloco_controle:controller|estado_atual.SLOW                         ; |Projeto_final|bloco_controle:controller|estado_atual.SLOW                         ; regout           ;
; |Projeto_final|bloco_controle:controller|estado_atual.RESULTADO                    ; |Projeto_final|bloco_controle:controller|estado_atual.RESULTADO                    ; regout           ;
; |Projeto_final|bloco_controle:controller|estado_atual.CONTADOR1                    ; |Projeto_final|bloco_controle:controller|estado_atual.CONTADOR1                    ; regout           ;
; |Projeto_final|bloco_controle:controller|WideOr0                                   ; |Projeto_final|bloco_controle:controller|WideOr0                                   ; out0             ;
; |Projeto_final|bloco_controle:controller|estado_atual.LIGA                         ; |Projeto_final|bloco_controle:controller|estado_atual.LIGA                         ; regout           ;
; |Projeto_final|bloco_controle:controller|clr_r~0                                   ; |Projeto_final|bloco_controle:controller|clr_r~0                                   ; out0             ;
; |Projeto_final|bloco_controle:controller|estado_atual.CONTADOR2                    ; |Projeto_final|bloco_controle:controller|estado_atual.CONTADOR2                    ; regout           ;
; |Projeto_final|bloco_controle:controller|load_r~0                                  ; |Projeto_final|bloco_controle:controller|load_r~0                                  ; out0             ;
; |Projeto_final|bloco_controle:controller|estado_seguinte.CONTADOR2_243             ; |Projeto_final|bloco_controle:controller|estado_seguinte.CONTADOR2_243             ; out              ;
; |Projeto_final|bloco_controle:controller|estado_seguinte.CONTADOR2~0               ; |Projeto_final|bloco_controle:controller|estado_seguinte.CONTADOR2~0               ; out0             ;
; |Projeto_final|bloco_controle:controller|estado_seguinte.CONTADOR2~1               ; |Projeto_final|bloco_controle:controller|estado_seguinte.CONTADOR2~1               ; out0             ;
; |Projeto_final|bloco_controle:controller|estado_seguinte.LIGA_269                  ; |Projeto_final|bloco_controle:controller|estado_seguinte.LIGA_269                  ; out              ;
; |Projeto_final|bloco_controle:controller|estado_seguinte.CONTADOR1_295             ; |Projeto_final|bloco_controle:controller|estado_seguinte.CONTADOR1_295             ; out              ;
; |Projeto_final|bloco_controle:controller|estado_seguinte.RESULTADO_321             ; |Projeto_final|bloco_controle:controller|estado_seguinte.RESULTADO_321             ; out              ;
; |Projeto_final|bloco_controle:controller|estado_seguinte.SLOW_347                  ; |Projeto_final|bloco_controle:controller|estado_seguinte.SLOW_347                  ; out              ;
; |Projeto_final|bloco_controle:controller|estado_seguinte.INICIAR_373               ; |Projeto_final|bloco_controle:controller|estado_seguinte.INICIAR_373               ; out              ;
; |Projeto_final|bloco_controle:controller|estado_atual~0                            ; |Projeto_final|bloco_controle:controller|estado_atual~0                            ; out0             ;
; |Projeto_final|bloco_controle:controller|estado_atual.INICIAR~0                    ; |Projeto_final|bloco_controle:controller|estado_atual.INICIAR~0                    ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector0~0                               ; |Projeto_final|bloco_controle:controller|Selector0~0                               ; out0             ;
; |Projeto_final|bloco_controle:controller|estado_atual.SLOW~0                       ; |Projeto_final|bloco_controle:controller|estado_atual.SLOW~0                       ; out0             ;
; |Projeto_final|bloco_controle:controller|lento                                     ; |Projeto_final|bloco_controle:controller|lento                                     ; out0             ;
; |Projeto_final|bloco_controle:controller|estado_atual.RESULTADO~0                  ; |Projeto_final|bloco_controle:controller|estado_atual.RESULTADO~0                  ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector0~1                               ; |Projeto_final|bloco_controle:controller|Selector0~1                               ; out0             ;
; |Projeto_final|bloco_controle:controller|estado_atual.CONTADOR1~0                  ; |Projeto_final|bloco_controle:controller|estado_atual.CONTADOR1~0                  ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector0~2                               ; |Projeto_final|bloco_controle:controller|Selector0~2                               ; out0             ;
; |Projeto_final|bloco_controle:controller|estado_atual.LIGA~0                       ; |Projeto_final|bloco_controle:controller|estado_atual.LIGA~0                       ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector0~3                               ; |Projeto_final|bloco_controle:controller|Selector0~3                               ; out0             ;
; |Projeto_final|bloco_controle:controller|estado_atual.CONTADOR2~0                  ; |Projeto_final|bloco_controle:controller|estado_atual.CONTADOR2~0                  ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector0~4                               ; |Projeto_final|bloco_controle:controller|Selector0~4                               ; out0             ;
; |Projeto_final|bloco_operacional:operation|componente_contador:cont1|reg[1]        ; |Projeto_final|bloco_operacional:operation|componente_contador:cont1|reg[1]        ; regout           ;
; |Projeto_final|bloco_operacional:operation|componente_contador:cont1|reg[2]        ; |Projeto_final|bloco_operacional:operation|componente_contador:cont1|reg[2]        ; regout           ;
; |Projeto_final|bloco_operacional:operation|componente_contador:cont1|reg[3]        ; |Projeto_final|bloco_operacional:operation|componente_contador:cont1|reg[3]        ; regout           ;
; |Projeto_final|bloco_controle:controller|Selector0~5                               ; |Projeto_final|bloco_controle:controller|Selector0~5                               ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector0~6                               ; |Projeto_final|bloco_controle:controller|Selector0~6                               ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector0~7                               ; |Projeto_final|bloco_controle:controller|Selector0~7                               ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector0~8                               ; |Projeto_final|bloco_controle:controller|Selector0~8                               ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector0~9                               ; |Projeto_final|bloco_controle:controller|Selector0~9                               ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector0~10                              ; |Projeto_final|bloco_controle:controller|Selector0~10                              ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector1~0                               ; |Projeto_final|bloco_controle:controller|Selector1~0                               ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector1~1                               ; |Projeto_final|bloco_controle:controller|Selector1~1                               ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector1~2                               ; |Projeto_final|bloco_controle:controller|Selector1~2                               ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector2~0                               ; |Projeto_final|bloco_controle:controller|Selector2~0                               ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector2~1                               ; |Projeto_final|bloco_controle:controller|Selector2~1                               ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector2~2                               ; |Projeto_final|bloco_controle:controller|Selector2~2                               ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector3~0                               ; |Projeto_final|bloco_controle:controller|Selector3~0                               ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector3~1                               ; |Projeto_final|bloco_controle:controller|Selector3~1                               ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector4~0                               ; |Projeto_final|bloco_controle:controller|Selector4~0                               ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector11~0                              ; |Projeto_final|bloco_controle:controller|Selector11~0                              ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector11~1                              ; |Projeto_final|bloco_controle:controller|Selector11~1                              ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector11~2                              ; |Projeto_final|bloco_controle:controller|Selector11~2                              ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector12~0                              ; |Projeto_final|bloco_controle:controller|Selector12~0                              ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector12~1                              ; |Projeto_final|bloco_controle:controller|Selector12~1                              ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector12~2                              ; |Projeto_final|bloco_controle:controller|Selector12~2                              ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector13~0                              ; |Projeto_final|bloco_controle:controller|Selector13~0                              ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector13~1                              ; |Projeto_final|bloco_controle:controller|Selector13~1                              ; out0             ;
; |Projeto_final|bloco_controle:controller|Selector13~2                              ; |Projeto_final|bloco_controle:controller|Selector13~2                              ; out0             ;
; |Projeto_final|bloco_operacional:operation|componete_comparador2:comp3|LessThan0~0 ; |Projeto_final|bloco_operacional:operation|componete_comparador2:comp3|LessThan0~0 ; out0             ;
; |Projeto_final|bloco_operacional:operation|componete_comparador2:comp3|LessThan0~1 ; |Projeto_final|bloco_operacional:operation|componete_comparador2:comp3|LessThan0~1 ; out0             ;
; |Projeto_final|bloco_operacional:operation|componente_comparador:comp2|LessThan0~0 ; |Projeto_final|bloco_operacional:operation|componente_comparador:comp2|LessThan0~0 ; out0             ;
; |Projeto_final|bloco_operacional:operation|componente_comparador:comp2|LessThan0~1 ; |Projeto_final|bloco_operacional:operation|componente_comparador:comp2|LessThan0~1 ; out0             ;
; |Projeto_final|bloco_operacional:operation|componente_contador:cont1|Add0~0        ; |Projeto_final|bloco_operacional:operation|componente_contador:cont1|Add0~0        ; out0             ;
; |Projeto_final|bloco_operacional:operation|componente_contador:cont1|Add0~1        ; |Projeto_final|bloco_operacional:operation|componente_contador:cont1|Add0~1        ; out0             ;
; |Projeto_final|bloco_operacional:operation|componente_contador:cont1|Add0~2        ; |Projeto_final|bloco_operacional:operation|componente_contador:cont1|Add0~2        ; out0             ;
; |Projeto_final|bloco_operacional:operation|componente_contador:cont1|Add0~3        ; |Projeto_final|bloco_operacional:operation|componente_contador:cont1|Add0~3        ; out0             ;
; |Projeto_final|bloco_operacional:operation|componente_contador:cont1|Add0~4        ; |Projeto_final|bloco_operacional:operation|componente_contador:cont1|Add0~4        ; out0             ;
+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
    Info: Version 9.0 Build 132 02/25/2009 SJ Web Edition
    Info: Processing started: Sun Jun 16 03:17:32 2013
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off Projeto_final -c Projeto_final
Info: Using vector source file "../componente_contador/Projeto_final.vwf"
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is      23.91 %
Info: Number of transitions in simulation is 7780
Info: Quartus II Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 155 megabytes
    Info: Processing ended: Sun Jun 16 03:17:33 2013
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


