set tool_name "ModelSim-Altera (Verilog)"
set corner_file_list {
	{{"Slow Model"} {decodificador_case.vo decodificador_case_v.sdo}}
	{{"Fast Model"} {decodificador_case_fast.vo decodificador_case_v_fast.sdo}}
}
