Fitter report for 01
Tue Jan 01 23:04:26 2019
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. I/O Bank Usage
 10. All Package Pins
 11. Output Pin Default Load For Reported TCO
 12. Fitter Resource Utilization by Entity
 13. Delay Chain Summary
 14. Control Signals
 15. Global & Other Fast Signals
 16. Routing Usage Summary
 17. LAB Logic Elements
 18. LAB-wide Signals
 19. LAB Signals Sourced
 20. LAB Signals Sourced Out
 21. LAB Distinct Inputs
 22. Fitter Device Options
 23. Estimated Delay Added for Hold Timing Summary
 24. Estimated Delay Added for Hold Timing Details
 25. Fitter Messages
 26. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+---------------------------------------------------------------------+
; Fitter Summary                                                      ;
+-----------------------+---------------------------------------------+
; Fitter Status         ; Successful - Tue Jan 01 23:04:25 2019       ;
; Quartus Prime Version ; 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Revision Name         ; 01                                          ;
; Top-level Entity Name ; metro                                       ;
; Family                ; MAX II                                      ;
; Device                ; EPM1270T144C3                               ;
; Timing Models         ; Final                                       ;
; Total logic elements  ; 1,244 / 1,270 ( 98 % )                      ;
; Total pins            ; 51 / 116 ( 44 % )                           ;
; Total virtual pins    ; 0                                           ;
; UFM blocks            ; 0 / 1 ( 0 % )                               ;
+-----------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EPM1270T144C3                  ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; Guarantee I/O Paths Have Zero Hold Time at Fast Corner                     ; On                             ; On                             ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; Periphery to Core Placement and Routing Optimization                       ; Off                            ; Off                            ;
; Slow Slew Rate                                                             ; Off                            ; Off                            ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                           ; Auto                           ;
; Auto Register Duplication                                                  ; Auto                           ; Auto                           ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.2%      ;
+----------------------------+-------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/intelFPGA_lite/METRO/01/output_files/01.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 1,244 / 1,270 ( 98 % ) ;
;     -- Combinational with no register       ; 1119                   ;
;     -- Register only                        ; 9                      ;
;     -- Combinational with a register        ; 116                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 306                    ;
;     -- 3 input functions                    ; 344                    ;
;     -- 2 input functions                    ; 362                    ;
;     -- 1 input functions                    ; 221                    ;
;     -- 0 input functions                    ; 2                      ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 868                    ;
;     -- arithmetic mode                      ; 376                    ;
;     -- qfbk mode                            ; 15                     ;
;     -- register cascade mode                ; 0                      ;
;     -- synchronous clear/load mode          ; 36                     ;
;     -- asynchronous clear/load mode         ; 51                     ;
;                                             ;                        ;
; Total registers                             ; 125 / 1,270 ( 10 % )   ;
; Total LABs                                  ; 127 / 127 ( 100 % )    ;
; Logic elements in carry chains              ; 501                    ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 51 / 116 ( 44 % )      ;
;     -- Clock pins                           ; 4 / 4 ( 100 % )        ;
;                                             ;                        ;
; UFM blocks                                  ; 0 / 1 ( 0 % )          ;
;                                             ;                        ;
;     -- Total Fixed Point DSP Blocks         ; 0                      ;
;     -- Total Floating Point DSP Blocks      ; 0                      ;
;                                             ;                        ;
; Global signals                              ; 4                      ;
;     -- Global clocks                        ; 4 / 4 ( 100 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 34.0% / 36.6% / 31.2%  ;
; Peak interconnect usage (total/H/V)         ; 34.4% / 38.6% / 32.2%  ;
; Maximum fan-out                             ; 86                     ;
; Highest non-global fan-out                  ; 66                     ;
; Total fan-out                               ; 3479                   ;
; Average fan-out                             ; 2.69                   ;
+---------------------------------------------+------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                     ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+----------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Location assigned by ; Slow Slew Rate ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+----------------+
; btn[0] ; 61    ; 4        ; 10           ; 3            ; 3           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ; no             ;
; btn[1] ; 20    ; 1        ; 0            ; 7            ; 6           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ; no             ;
; btn[2] ; 89    ; 3        ; 17           ; 5            ; 1           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ; no             ;
; btn[3] ; 91    ; 3        ; 17           ; 5            ; 0           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ; no             ;
; btn[4] ; 121   ; 2        ; 10           ; 11           ; 1           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ; no             ;
; btn[5] ; 122   ; 2        ; 10           ; 11           ; 2           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ; no             ;
; btn[6] ; 123   ; 2        ; 9            ; 11           ; 0           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ; no             ;
; btn[7] ; 124   ; 2        ; 9            ; 11           ; 1           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ; no             ;
; clk    ; 18    ; 1        ; 0            ; 7            ; 5           ; 86                    ; 0                  ; yes    ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ; no             ;
; rst    ; 133   ; 2        ; 7            ; 11           ; 1           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ; no             ;
; sw     ; 134   ; 2        ; 7            ; 11           ; 2           ; 36                    ; 0                  ; yes    ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ; no             ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                               ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Fast Output Connection ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; ds[0]   ; 63    ; 4        ; 10           ; 3            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; ds[1]   ; 66    ; 4        ; 12           ; 0            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; ds[2]   ; 67    ; 4        ; 12           ; 0            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; ds[3]   ; 68    ; 4        ; 13           ; 0            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; ds[4]   ; 69    ; 4        ; 14           ; 0            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; ds[5]   ; 70    ; 4        ; 15           ; 0            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; ds[6]   ; 30    ; 1        ; 0            ; 5            ; 6           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; ds[7]   ; 31    ; 1        ; 0            ; 4            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; gcol[0] ; 38    ; 4        ; 2            ; 3            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; gcol[1] ; 39    ; 4        ; 2            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; gcol[2] ; 40    ; 4        ; 3            ; 3            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; gcol[3] ; 41    ; 4        ; 3            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; gcol[4] ; 42    ; 4        ; 4            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; gcol[5] ; 43    ; 4        ; 5            ; 3            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; gcol[6] ; 44    ; 4        ; 5            ; 3            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; gcol[7] ; 45    ; 4        ; 6            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; rcol[0] ; 11    ; 1        ; 0            ; 8            ; 6           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; rcol[1] ; 12    ; 1        ; 0            ; 7            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; rcol[2] ; 13    ; 1        ; 0            ; 7            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; rcol[3] ; 14    ; 1        ; 0            ; 7            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; rcol[4] ; 15    ; 1        ; 0            ; 7            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; rcol[5] ; 16    ; 1        ; 0            ; 7            ; 4           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; rcol[6] ; 21    ; 1        ; 0            ; 6            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; rcol[7] ; 22    ; 1        ; 0            ; 6            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; row[0]  ; 8     ; 1        ; 0            ; 8            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; row[1]  ; 7     ; 1        ; 0            ; 8            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; row[2]  ; 6     ; 1        ; 0            ; 9            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; row[3]  ; 5     ; 1        ; 0            ; 9            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; User                 ; 10 pF ; -                    ; -                   ;
; row[4]  ; 4     ; 1        ; 0            ; 9            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; row[5]  ; 3     ; 1        ; 0            ; 10           ; 5           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; row[6]  ; 2     ; 1        ; 0            ; 10           ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; User                 ; 10 pF ; -                    ; -                   ;
; row[7]  ; 1     ; 1        ; 0            ; 10           ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; seg[0]  ; 62    ; 4        ; 10           ; 3            ; 2           ; no              ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; seg[1]  ; 59    ; 4        ; 9            ; 3            ; 1           ; no              ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; seg[2]  ; 58    ; 4        ; 9            ; 3            ; 2           ; no              ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; seg[3]  ; 57    ; 4        ; 8            ; 3            ; 0           ; no              ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; seg[4]  ; 55    ; 4        ; 8            ; 3            ; 1           ; no              ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; seg[5]  ; 53    ; 4        ; 8            ; 3            ; 2           ; no              ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; seg[6]  ; 52    ; 4        ; 8            ; 3            ; 3           ; no              ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; seg[7]  ; 51    ; 4        ; 7            ; 3            ; 0           ; no              ; no             ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 20 / 26 ( 77 % ) ; 3.3V          ; --           ;
; 2        ; 6 / 30 ( 20 % )  ; 3.3V          ; --           ;
; 3        ; 2 / 30 ( 7 % )   ; 3.3V          ; --           ;
; 4        ; 23 / 30 ( 77 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                               ;
+----------+------------+----------+----------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage   ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+----------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
; 1        ; 2          ; 1        ; row[7]         ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 2        ; 3          ; 1        ; row[6]         ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 3        ; 5          ; 1        ; row[5]         ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ; 7          ; 1        ; row[4]         ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ; 9          ; 1        ; row[3]         ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 6        ; 10         ; 1        ; row[2]         ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 7        ; 14         ; 1        ; row[1]         ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 15         ; 1        ; row[0]         ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 9        ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 10       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 11       ; 20         ; 1        ; rcol[0]        ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 12       ; 21         ; 1        ; rcol[1]        ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 13       ; 22         ; 1        ; rcol[2]        ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 14       ; 23         ; 1        ; rcol[3]        ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 15       ; 24         ; 1        ; rcol[4]        ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 16       ; 25         ; 1        ; rcol[5]        ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 17       ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 18       ; 26         ; 1        ; clk            ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 19       ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 20       ; 27         ; 1        ; btn[1]         ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 21       ; 28         ; 1        ; rcol[6]        ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 22       ; 29         ; 1        ; rcol[7]        ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 23       ; 30         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 24       ; 31         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 25       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 26       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 27       ; 33         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 28       ; 36         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 29       ; 37         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 30       ; 41         ; 1        ; ds[6]          ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 44         ; 1        ; ds[7]          ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 47         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 33       ; 50         ; 1        ; #TMS           ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; 34       ; 51         ; 1        ; #TDI           ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; 35       ; 52         ; 1        ; #TCK           ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; 36       ; 53         ; 1        ; #TDO           ; output ;              ;           ; --         ;                 ; --       ; --           ;
; 37       ; 56         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 38       ; 57         ; 4        ; gcol[0]        ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 39       ; 60         ; 4        ; gcol[1]        ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 40       ; 62         ; 4        ; gcol[2]        ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 41       ; 63         ; 4        ; gcol[3]        ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 42       ; 67         ; 4        ; gcol[4]        ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 68         ; 4        ; gcol[5]        ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 69         ; 4        ; gcol[6]        ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 45       ; 74         ; 4        ; gcol[7]        ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 47       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 48       ; 75         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 49       ; 76         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 50       ; 77         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 51       ; 78         ; 4        ; seg[7]         ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 79         ; 4        ; seg[6]         ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 80         ; 4        ; seg[5]         ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 54       ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 55       ; 81         ; 4        ; seg[4]         ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 57       ; 82         ; 4        ; seg[3]         ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 83         ; 4        ; seg[2]         ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 84         ; 4        ; seg[1]         ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 85         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 61       ; 86         ; 4        ; btn[0]         ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 62       ; 87         ; 4        ; seg[0]         ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 63       ; 88         ; 4        ; ds[0]          ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 64       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 65       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 66       ; 91         ; 4        ; ds[1]          ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 67       ; 92         ; 4        ; ds[2]          ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 68       ; 95         ; 4        ; ds[3]          ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 98         ; 4        ; ds[4]          ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 101        ; 4        ; ds[5]          ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 104        ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 107        ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 111        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 112        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 75       ; 113        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 76       ; 115        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 77       ; 118        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 78       ; 122        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 79       ; 123        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 80       ; 124        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 81       ; 127        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 82       ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 83       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 84       ; 129        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 85       ; 130        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 86       ; 131        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 87       ; 132        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 88       ; 133        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 89       ; 134        ; 3        ; btn[2]         ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 90       ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 91       ; 135        ; 3        ; btn[3]         ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 92       ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 93       ; 136        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 94       ; 137        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 95       ; 138        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 96       ; 139        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 97       ; 140        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 98       ; 141        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 99       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 100      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 101      ; 142        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 102      ; 146        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 103      ; 147        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 151        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 105      ; 152        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 106      ; 154        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 107      ; 156        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 108      ; 158        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 109      ; 164        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 110      ; 165        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 111      ; 166        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 112      ; 171        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 174        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 177        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 115      ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 116      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 117      ; 180        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 118      ; 181        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 182        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 183        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 121      ; 184        ; 2        ; btn[4]         ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 122      ; 185        ; 2        ; btn[5]         ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 123      ; 186        ; 2        ; btn[6]         ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 124      ; 187        ; 2        ; btn[7]         ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 125      ; 188        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 126      ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 127      ; 189        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 128      ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 129      ; 190        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 130      ; 191        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 131      ; 192        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 132      ; 193        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 133      ; 194        ; 2        ; rst            ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 134      ; 195        ; 2        ; sw             ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 135      ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 136      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 137      ; 199        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 138      ; 200        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 139      ; 201        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 140      ; 204        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 141      ; 205        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 208        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 212        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 215        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+----------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                    ;
+----------------------------+-------+------------------------+
; I/O Standard               ; Load  ; Termination Resistance ;
+----------------------------+-------+------------------------+
; 3.3-V LVTTL                ; 10 pF ; Not Available          ;
; 3.3-V LVCMOS               ; 10 pF ; Not Available          ;
; 2.5 V                      ; 10 pF ; Not Available          ;
; 1.8 V                      ; 10 pF ; Not Available          ;
; 1.5 V                      ; 10 pF ; Not Available          ;
; 3.3V Schmitt Trigger Input ; 10 pF ; Not Available          ;
; 2.5V Schmitt Trigger Input ; 10 pF ; Not Available          ;
; 3.3-V PCI                  ; 10 pF ; 25 Ohm (Parallel)      ;
+----------------------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; Compilation Hierarchy Node              ; Logic Cells ; LC Registers ; UFM Blocks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                           ; Entity Name         ; Library Name ;
+-----------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; |metro                                  ; 1244 (442)  ; 125          ; 0          ; 51   ; 0            ; 1119 (381)   ; 9 (0)             ; 116 (61)         ; 501 (97)        ; 15 (0)     ; |metro                                                                                                                        ; metro               ; work         ;
;    |debounce:u1|                        ; 9 (9)       ; 8            ; 0          ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 7 (7)            ; 0 (0)           ; 2 (2)      ; |metro|debounce:u1                                                                                                            ; debounce            ; work         ;
;    |debounce:u2|                        ; 9 (9)       ; 8            ; 0          ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 7 (7)            ; 0 (0)           ; 2 (2)      ; |metro|debounce:u2                                                                                                            ; debounce            ; work         ;
;    |debounce:u3|                        ; 9 (9)       ; 8            ; 0          ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 7 (7)            ; 0 (0)           ; 2 (2)      ; |metro|debounce:u3                                                                                                            ; debounce            ; work         ;
;    |debounce:u4|                        ; 9 (9)       ; 8            ; 0          ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 7 (7)            ; 0 (0)           ; 2 (2)      ; |metro|debounce:u4                                                                                                            ; debounce            ; work         ;
;    |debounce:u5|                        ; 9 (9)       ; 8            ; 0          ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 7 (7)            ; 0 (0)           ; 2 (2)      ; |metro|debounce:u5                                                                                                            ; debounce            ; work         ;
;    |debounce:u6|                        ; 10 (10)     ; 8            ; 0          ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 6 (6)            ; 0 (0)           ; 1 (1)      ; |metro|debounce:u6                                                                                                            ; debounce            ; work         ;
;    |debounce:u7|                        ; 9 (9)       ; 8            ; 0          ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 7 (7)            ; 0 (0)           ; 2 (2)      ; |metro|debounce:u7                                                                                                            ; debounce            ; work         ;
;    |debounce:u8|                        ; 9 (9)       ; 8            ; 0          ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 7 (7)            ; 0 (0)           ; 2 (2)      ; |metro|debounce:u8                                                                                                            ; debounce            ; work         ;
;    |lpm_divide:Div0|                    ; 58 (0)      ; 0            ; 0          ; 0    ; 0            ; 58 (0)       ; 0 (0)             ; 0 (0)            ; 32 (0)          ; 0 (0)      ; |metro|lpm_divide:Div0                                                                                                        ; lpm_divide          ; work         ;
;       |lpm_divide_qvl:auto_generated|   ; 58 (0)      ; 0            ; 0          ; 0    ; 0            ; 58 (0)       ; 0 (0)             ; 0 (0)            ; 32 (0)          ; 0 (0)      ; |metro|lpm_divide:Div0|lpm_divide_qvl:auto_generated                                                                          ; lpm_divide_qvl      ; work         ;
;          |sign_div_unsign_bkh:divider|  ; 58 (0)      ; 0            ; 0          ; 0    ; 0            ; 58 (0)       ; 0 (0)             ; 0 (0)            ; 32 (0)          ; 0 (0)      ; |metro|lpm_divide:Div0|lpm_divide_qvl:auto_generated|sign_div_unsign_bkh:divider                                              ; sign_div_unsign_bkh ; work         ;
;             |alt_u_div_hie:divider|     ; 58 (26)     ; 0            ; 0          ; 0    ; 0            ; 58 (26)      ; 0 (0)             ; 0 (0)            ; 32 (0)          ; 0 (0)      ; |metro|lpm_divide:Div0|lpm_divide_qvl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_hie:divider                        ; alt_u_div_hie       ; work         ;
;                |add_sub_h7c:add_sub_3|  ; 6 (6)       ; 0            ; 0          ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |metro|lpm_divide:Div0|lpm_divide_qvl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3  ; add_sub_h7c         ; work         ;
;                |add_sub_i7c:add_sub_4|  ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |metro|lpm_divide:Div0|lpm_divide_qvl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4  ; add_sub_i7c         ; work         ;
;                |add_sub_i7c:add_sub_5|  ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |metro|lpm_divide:Div0|lpm_divide_qvl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5  ; add_sub_i7c         ; work         ;
;                |add_sub_i7c:add_sub_6|  ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |metro|lpm_divide:Div0|lpm_divide_qvl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_6  ; add_sub_i7c         ; work         ;
;                |add_sub_i7c:add_sub_7|  ; 5 (5)       ; 0            ; 0          ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |metro|lpm_divide:Div0|lpm_divide_qvl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_7  ; add_sub_i7c         ; work         ;
;    |lpm_divide:Div1|                    ; 27 (0)      ; 0            ; 0          ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 0 (0)            ; 15 (0)          ; 0 (0)      ; |metro|lpm_divide:Div1                                                                                                        ; lpm_divide          ; work         ;
;       |lpm_divide_tvl:auto_generated|   ; 27 (0)      ; 0            ; 0          ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 0 (0)            ; 15 (0)          ; 0 (0)      ; |metro|lpm_divide:Div1|lpm_divide_tvl:auto_generated                                                                          ; lpm_divide_tvl      ; work         ;
;          |sign_div_unsign_ekh:divider|  ; 27 (0)      ; 0            ; 0          ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 0 (0)            ; 15 (0)          ; 0 (0)      ; |metro|lpm_divide:Div1|lpm_divide_tvl:auto_generated|sign_div_unsign_ekh:divider                                              ; sign_div_unsign_ekh ; work         ;
;             |alt_u_div_nie:divider|     ; 27 (12)     ; 0            ; 0          ; 0    ; 0            ; 27 (12)      ; 0 (0)             ; 0 (0)            ; 15 (0)          ; 0 (0)      ; |metro|lpm_divide:Div1|lpm_divide_tvl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_nie:divider                        ; alt_u_div_nie       ; work         ;
;                |add_sub_k7c:add_sub_6|  ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |metro|lpm_divide:Div1|lpm_divide_tvl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_nie:divider|add_sub_k7c:add_sub_6  ; add_sub_k7c         ; work         ;
;                |add_sub_l7c:add_sub_7|  ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |metro|lpm_divide:Div1|lpm_divide_tvl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_nie:divider|add_sub_l7c:add_sub_7  ; add_sub_l7c         ; work         ;
;    |lpm_divide:Div2|                    ; 368 (0)     ; 0            ; 0          ; 0    ; 0            ; 368 (0)      ; 0 (0)             ; 0 (0)            ; 200 (0)         ; 0 (0)      ; |metro|lpm_divide:Div2                                                                                                        ; lpm_divide          ; work         ;
;       |lpm_divide_71m:auto_generated|   ; 368 (0)     ; 0            ; 0          ; 0    ; 0            ; 368 (0)      ; 0 (0)             ; 0 (0)            ; 200 (0)         ; 0 (0)      ; |metro|lpm_divide:Div2|lpm_divide_71m:auto_generated                                                                          ; lpm_divide_71m      ; work         ;
;          |sign_div_unsign_olh:divider|  ; 368 (0)     ; 0            ; 0          ; 0    ; 0            ; 368 (0)      ; 0 (0)             ; 0 (0)            ; 200 (0)         ; 0 (0)      ; |metro|lpm_divide:Div2|lpm_divide_71m:auto_generated|sign_div_unsign_olh:divider                                              ; sign_div_unsign_olh ; work         ;
;             |alt_u_div_ble:divider|     ; 368 (168)   ; 0            ; 0          ; 0    ; 0            ; 368 (168)    ; 0 (0)             ; 0 (0)            ; 200 (0)         ; 0 (0)      ; |metro|lpm_divide:Div2|lpm_divide_71m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_ble:divider                        ; alt_u_div_ble       ; work         ;
;                |add_sub_h7c:add_sub_3|  ; 6 (6)       ; 0            ; 0          ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |metro|lpm_divide:Div2|lpm_divide_71m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_ble:divider|add_sub_h7c:add_sub_3  ; add_sub_h7c         ; work         ;
;                |add_sub_i7c:add_sub_10| ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |metro|lpm_divide:Div2|lpm_divide_71m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_ble:divider|add_sub_i7c:add_sub_10 ; add_sub_i7c         ; work         ;
;                |add_sub_i7c:add_sub_11| ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |metro|lpm_divide:Div2|lpm_divide_71m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_ble:divider|add_sub_i7c:add_sub_11 ; add_sub_i7c         ; work         ;
;                |add_sub_i7c:add_sub_12| ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |metro|lpm_divide:Div2|lpm_divide_71m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_ble:divider|add_sub_i7c:add_sub_12 ; add_sub_i7c         ; work         ;
;                |add_sub_i7c:add_sub_13| ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |metro|lpm_divide:Div2|lpm_divide_71m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_ble:divider|add_sub_i7c:add_sub_13 ; add_sub_i7c         ; work         ;
;                |add_sub_i7c:add_sub_14| ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |metro|lpm_divide:Div2|lpm_divide_71m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_ble:divider|add_sub_i7c:add_sub_14 ; add_sub_i7c         ; work         ;
;                |add_sub_i7c:add_sub_15| ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |metro|lpm_divide:Div2|lpm_divide_71m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_ble:divider|add_sub_i7c:add_sub_15 ; add_sub_i7c         ; work         ;
;                |add_sub_i7c:add_sub_16| ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |metro|lpm_divide:Div2|lpm_divide_71m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_ble:divider|add_sub_i7c:add_sub_16 ; add_sub_i7c         ; work         ;
;                |add_sub_i7c:add_sub_17| ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |metro|lpm_divide:Div2|lpm_divide_71m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_ble:divider|add_sub_i7c:add_sub_17 ; add_sub_i7c         ; work         ;
;                |add_sub_i7c:add_sub_18| ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |metro|lpm_divide:Div2|lpm_divide_71m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_ble:divider|add_sub_i7c:add_sub_18 ; add_sub_i7c         ; work         ;
;                |add_sub_i7c:add_sub_19| ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |metro|lpm_divide:Div2|lpm_divide_71m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_ble:divider|add_sub_i7c:add_sub_19 ; add_sub_i7c         ; work         ;
;                |add_sub_i7c:add_sub_20| ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |metro|lpm_divide:Div2|lpm_divide_71m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_ble:divider|add_sub_i7c:add_sub_20 ; add_sub_i7c         ; work         ;
;                |add_sub_i7c:add_sub_21| ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |metro|lpm_divide:Div2|lpm_divide_71m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_ble:divider|add_sub_i7c:add_sub_21 ; add_sub_i7c         ; work         ;
;                |add_sub_i7c:add_sub_22| ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |metro|lpm_divide:Div2|lpm_divide_71m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_ble:divider|add_sub_i7c:add_sub_22 ; add_sub_i7c         ; work         ;
;                |add_sub_i7c:add_sub_23| ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |metro|lpm_divide:Div2|lpm_divide_71m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_ble:divider|add_sub_i7c:add_sub_23 ; add_sub_i7c         ; work         ;
;                |add_sub_i7c:add_sub_24| ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |metro|lpm_divide:Div2|lpm_divide_71m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_ble:divider|add_sub_i7c:add_sub_24 ; add_sub_i7c         ; work         ;
;                |add_sub_i7c:add_sub_25| ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |metro|lpm_divide:Div2|lpm_divide_71m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_ble:divider|add_sub_i7c:add_sub_25 ; add_sub_i7c         ; work         ;
;                |add_sub_i7c:add_sub_26| ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |metro|lpm_divide:Div2|lpm_divide_71m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_ble:divider|add_sub_i7c:add_sub_26 ; add_sub_i7c         ; work         ;
;                |add_sub_i7c:add_sub_27| ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |metro|lpm_divide:Div2|lpm_divide_71m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_ble:divider|add_sub_i7c:add_sub_27 ; add_sub_i7c         ; work         ;
;                |add_sub_i7c:add_sub_28| ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |metro|lpm_divide:Div2|lpm_divide_71m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_ble:divider|add_sub_i7c:add_sub_28 ; add_sub_i7c         ; work         ;
;                |add_sub_i7c:add_sub_29| ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |metro|lpm_divide:Div2|lpm_divide_71m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_ble:divider|add_sub_i7c:add_sub_29 ; add_sub_i7c         ; work         ;
;                |add_sub_i7c:add_sub_30| ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |metro|lpm_divide:Div2|lpm_divide_71m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_ble:divider|add_sub_i7c:add_sub_30 ; add_sub_i7c         ; work         ;
;                |add_sub_i7c:add_sub_31| ; 5 (5)       ; 0            ; 0          ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |metro|lpm_divide:Div2|lpm_divide_71m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_ble:divider|add_sub_i7c:add_sub_31 ; add_sub_i7c         ; work         ;
;                |add_sub_i7c:add_sub_4|  ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |metro|lpm_divide:Div2|lpm_divide_71m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_ble:divider|add_sub_i7c:add_sub_4  ; add_sub_i7c         ; work         ;
;                |add_sub_i7c:add_sub_5|  ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |metro|lpm_divide:Div2|lpm_divide_71m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_ble:divider|add_sub_i7c:add_sub_5  ; add_sub_i7c         ; work         ;
;                |add_sub_i7c:add_sub_6|  ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |metro|lpm_divide:Div2|lpm_divide_71m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_ble:divider|add_sub_i7c:add_sub_6  ; add_sub_i7c         ; work         ;
;                |add_sub_i7c:add_sub_7|  ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |metro|lpm_divide:Div2|lpm_divide_71m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_ble:divider|add_sub_i7c:add_sub_7  ; add_sub_i7c         ; work         ;
;                |add_sub_i7c:add_sub_8|  ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |metro|lpm_divide:Div2|lpm_divide_71m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_ble:divider|add_sub_i7c:add_sub_8  ; add_sub_i7c         ; work         ;
;                |add_sub_i7c:add_sub_9|  ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |metro|lpm_divide:Div2|lpm_divide_71m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_ble:divider|add_sub_i7c:add_sub_9  ; add_sub_i7c         ; work         ;
;    |lpm_divide:Div3|                    ; 58 (0)      ; 0            ; 0          ; 0    ; 0            ; 58 (0)       ; 0 (0)             ; 0 (0)            ; 32 (0)          ; 0 (0)      ; |metro|lpm_divide:Div3                                                                                                        ; lpm_divide          ; work         ;
;       |lpm_divide_qvl:auto_generated|   ; 58 (0)      ; 0            ; 0          ; 0    ; 0            ; 58 (0)       ; 0 (0)             ; 0 (0)            ; 32 (0)          ; 0 (0)      ; |metro|lpm_divide:Div3|lpm_divide_qvl:auto_generated                                                                          ; lpm_divide_qvl      ; work         ;
;          |sign_div_unsign_bkh:divider|  ; 58 (0)      ; 0            ; 0          ; 0    ; 0            ; 58 (0)       ; 0 (0)             ; 0 (0)            ; 32 (0)          ; 0 (0)      ; |metro|lpm_divide:Div3|lpm_divide_qvl:auto_generated|sign_div_unsign_bkh:divider                                              ; sign_div_unsign_bkh ; work         ;
;             |alt_u_div_hie:divider|     ; 58 (26)     ; 0            ; 0          ; 0    ; 0            ; 58 (26)      ; 0 (0)             ; 0 (0)            ; 32 (0)          ; 0 (0)      ; |metro|lpm_divide:Div3|lpm_divide_qvl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_hie:divider                        ; alt_u_div_hie       ; work         ;
;                |add_sub_h7c:add_sub_3|  ; 6 (6)       ; 0            ; 0          ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |metro|lpm_divide:Div3|lpm_divide_qvl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3  ; add_sub_h7c         ; work         ;
;                |add_sub_i7c:add_sub_4|  ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |metro|lpm_divide:Div3|lpm_divide_qvl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4  ; add_sub_i7c         ; work         ;
;                |add_sub_i7c:add_sub_5|  ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |metro|lpm_divide:Div3|lpm_divide_qvl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5  ; add_sub_i7c         ; work         ;
;                |add_sub_i7c:add_sub_6|  ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |metro|lpm_divide:Div3|lpm_divide_qvl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_6  ; add_sub_i7c         ; work         ;
;                |add_sub_i7c:add_sub_7|  ; 5 (5)       ; 0            ; 0          ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |metro|lpm_divide:Div3|lpm_divide_qvl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_7  ; add_sub_i7c         ; work         ;
;    |lpm_divide:Div4|                    ; 27 (0)      ; 0            ; 0          ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 0 (0)            ; 15 (0)          ; 0 (0)      ; |metro|lpm_divide:Div4                                                                                                        ; lpm_divide          ; work         ;
;       |lpm_divide_tvl:auto_generated|   ; 27 (0)      ; 0            ; 0          ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 0 (0)            ; 15 (0)          ; 0 (0)      ; |metro|lpm_divide:Div4|lpm_divide_tvl:auto_generated                                                                          ; lpm_divide_tvl      ; work         ;
;          |sign_div_unsign_ekh:divider|  ; 27 (0)      ; 0            ; 0          ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 0 (0)            ; 15 (0)          ; 0 (0)      ; |metro|lpm_divide:Div4|lpm_divide_tvl:auto_generated|sign_div_unsign_ekh:divider                                              ; sign_div_unsign_ekh ; work         ;
;             |alt_u_div_nie:divider|     ; 27 (12)     ; 0            ; 0          ; 0    ; 0            ; 27 (12)      ; 0 (0)             ; 0 (0)            ; 15 (0)          ; 0 (0)      ; |metro|lpm_divide:Div4|lpm_divide_tvl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_nie:divider                        ; alt_u_div_nie       ; work         ;
;                |add_sub_k7c:add_sub_6|  ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |metro|lpm_divide:Div4|lpm_divide_tvl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_nie:divider|add_sub_k7c:add_sub_6  ; add_sub_k7c         ; work         ;
;                |add_sub_l7c:add_sub_7|  ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |metro|lpm_divide:Div4|lpm_divide_tvl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_nie:divider|add_sub_l7c:add_sub_7  ; add_sub_l7c         ; work         ;
;    |lpm_divide:Mod0|                    ; 58 (0)      ; 0            ; 0          ; 0    ; 0            ; 58 (0)       ; 0 (0)             ; 0 (0)            ; 34 (0)          ; 0 (0)      ; |metro|lpm_divide:Mod0                                                                                                        ; lpm_divide          ; work         ;
;       |lpm_divide_tnl:auto_generated|   ; 58 (0)      ; 0            ; 0          ; 0    ; 0            ; 58 (0)       ; 0 (0)             ; 0 (0)            ; 34 (0)          ; 0 (0)      ; |metro|lpm_divide:Mod0|lpm_divide_tnl:auto_generated                                                                          ; lpm_divide_tnl      ; work         ;
;          |sign_div_unsign_bkh:divider|  ; 58 (0)      ; 0            ; 0          ; 0    ; 0            ; 58 (0)       ; 0 (0)             ; 0 (0)            ; 34 (0)          ; 0 (0)      ; |metro|lpm_divide:Mod0|lpm_divide_tnl:auto_generated|sign_div_unsign_bkh:divider                                              ; sign_div_unsign_bkh ; work         ;
;             |alt_u_div_hie:divider|     ; 58 (24)     ; 0            ; 0          ; 0    ; 0            ; 58 (24)      ; 0 (0)             ; 0 (0)            ; 34 (0)          ; 0 (0)      ; |metro|lpm_divide:Mod0|lpm_divide_tnl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_hie:divider                        ; alt_u_div_hie       ; work         ;
;                |add_sub_h7c:add_sub_3|  ; 6 (6)       ; 0            ; 0          ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |metro|lpm_divide:Mod0|lpm_divide_tnl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3  ; add_sub_h7c         ; work         ;
;                |add_sub_i7c:add_sub_4|  ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |metro|lpm_divide:Mod0|lpm_divide_tnl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4  ; add_sub_i7c         ; work         ;
;                |add_sub_i7c:add_sub_5|  ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |metro|lpm_divide:Mod0|lpm_divide_tnl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5  ; add_sub_i7c         ; work         ;
;                |add_sub_i7c:add_sub_6|  ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |metro|lpm_divide:Mod0|lpm_divide_tnl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_6  ; add_sub_i7c         ; work         ;
;                |add_sub_i7c:add_sub_7|  ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |metro|lpm_divide:Mod0|lpm_divide_tnl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_7  ; add_sub_i7c         ; work         ;
;    |lpm_divide:Mod1|                    ; 21 (0)      ; 0            ; 0          ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 0 (0)            ; 12 (0)          ; 0 (0)      ; |metro|lpm_divide:Mod1                                                                                                        ; lpm_divide          ; work         ;
;       |lpm_divide_tnl:auto_generated|   ; 21 (0)      ; 0            ; 0          ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 0 (0)            ; 12 (0)          ; 0 (0)      ; |metro|lpm_divide:Mod1|lpm_divide_tnl:auto_generated                                                                          ; lpm_divide_tnl      ; work         ;
;          |sign_div_unsign_bkh:divider|  ; 21 (0)      ; 0            ; 0          ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 0 (0)            ; 12 (0)          ; 0 (0)      ; |metro|lpm_divide:Mod1|lpm_divide_tnl:auto_generated|sign_div_unsign_bkh:divider                                              ; sign_div_unsign_bkh ; work         ;
;             |alt_u_div_hie:divider|     ; 21 (9)      ; 0            ; 0          ; 0    ; 0            ; 21 (9)       ; 0 (0)             ; 0 (0)            ; 12 (0)          ; 0 (0)      ; |metro|lpm_divide:Mod1|lpm_divide_tnl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_hie:divider                        ; alt_u_div_hie       ; work         ;
;                |add_sub_i7c:add_sub_6|  ; 5 (5)       ; 0            ; 0          ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |metro|lpm_divide:Mod1|lpm_divide_tnl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_6  ; add_sub_i7c         ; work         ;
;                |add_sub_i7c:add_sub_7|  ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |metro|lpm_divide:Mod1|lpm_divide_tnl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_7  ; add_sub_i7c         ; work         ;
;    |lpm_divide:Mod2|                    ; 58 (0)      ; 0            ; 0          ; 0    ; 0            ; 58 (0)       ; 0 (0)             ; 0 (0)            ; 34 (0)          ; 0 (0)      ; |metro|lpm_divide:Mod2                                                                                                        ; lpm_divide          ; work         ;
;       |lpm_divide_tnl:auto_generated|   ; 58 (0)      ; 0            ; 0          ; 0    ; 0            ; 58 (0)       ; 0 (0)             ; 0 (0)            ; 34 (0)          ; 0 (0)      ; |metro|lpm_divide:Mod2|lpm_divide_tnl:auto_generated                                                                          ; lpm_divide_tnl      ; work         ;
;          |sign_div_unsign_bkh:divider|  ; 58 (0)      ; 0            ; 0          ; 0    ; 0            ; 58 (0)       ; 0 (0)             ; 0 (0)            ; 34 (0)          ; 0 (0)      ; |metro|lpm_divide:Mod2|lpm_divide_tnl:auto_generated|sign_div_unsign_bkh:divider                                              ; sign_div_unsign_bkh ; work         ;
;             |alt_u_div_hie:divider|     ; 58 (24)     ; 0            ; 0          ; 0    ; 0            ; 58 (24)      ; 0 (0)             ; 0 (0)            ; 34 (0)          ; 0 (0)      ; |metro|lpm_divide:Mod2|lpm_divide_tnl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_hie:divider                        ; alt_u_div_hie       ; work         ;
;                |add_sub_h7c:add_sub_3|  ; 6 (6)       ; 0            ; 0          ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |metro|lpm_divide:Mod2|lpm_divide_tnl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3  ; add_sub_h7c         ; work         ;
;                |add_sub_i7c:add_sub_4|  ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |metro|lpm_divide:Mod2|lpm_divide_tnl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4  ; add_sub_i7c         ; work         ;
;                |add_sub_i7c:add_sub_5|  ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |metro|lpm_divide:Mod2|lpm_divide_tnl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5  ; add_sub_i7c         ; work         ;
;                |add_sub_i7c:add_sub_6|  ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |metro|lpm_divide:Mod2|lpm_divide_tnl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_6  ; add_sub_i7c         ; work         ;
;                |add_sub_i7c:add_sub_7|  ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |metro|lpm_divide:Mod2|lpm_divide_tnl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_7  ; add_sub_i7c         ; work         ;
;    |lpm_divide:Mod3|                    ; 18 (0)      ; 0            ; 0          ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; 12 (0)          ; 0 (0)      ; |metro|lpm_divide:Mod3                                                                                                        ; lpm_divide          ; work         ;
;       |lpm_divide_tnl:auto_generated|   ; 18 (0)      ; 0            ; 0          ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; 12 (0)          ; 0 (0)      ; |metro|lpm_divide:Mod3|lpm_divide_tnl:auto_generated                                                                          ; lpm_divide_tnl      ; work         ;
;          |sign_div_unsign_bkh:divider|  ; 18 (0)      ; 0            ; 0          ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; 12 (0)          ; 0 (0)      ; |metro|lpm_divide:Mod3|lpm_divide_tnl:auto_generated|sign_div_unsign_bkh:divider                                              ; sign_div_unsign_bkh ; work         ;
;             |alt_u_div_hie:divider|     ; 18 (6)      ; 0            ; 0          ; 0    ; 0            ; 18 (6)       ; 0 (0)             ; 0 (0)            ; 12 (0)          ; 0 (0)      ; |metro|lpm_divide:Mod3|lpm_divide_tnl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_hie:divider                        ; alt_u_div_hie       ; work         ;
;                |add_sub_i7c:add_sub_6|  ; 5 (5)       ; 0            ; 0          ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |metro|lpm_divide:Mod3|lpm_divide_tnl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_6  ; add_sub_i7c         ; work         ;
;                |add_sub_i7c:add_sub_7|  ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |metro|lpm_divide:Mod3|lpm_divide_tnl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_7  ; add_sub_i7c         ; work         ;
;    |lpm_mult:Mult0|                     ; 36 (0)      ; 0            ; 0          ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; 18 (0)          ; 0 (0)      ; |metro|lpm_mult:Mult0                                                                                                         ; lpm_mult            ; work         ;
;       |mult_9os:auto_generated|         ; 36 (36)     ; 0            ; 0          ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 0 (0)            ; 18 (18)         ; 0 (0)      ; |metro|lpm_mult:Mult0|mult_9os:auto_generated                                                                                 ; mult_9os            ; work         ;
+-----------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------+
; Delay Chain Summary                ;
+---------+----------+---------------+
; Name    ; Pin Type ; Pad to Core 0 ;
+---------+----------+---------------+
; ds[0]   ; Output   ; --            ;
; ds[1]   ; Output   ; --            ;
; ds[2]   ; Output   ; --            ;
; ds[3]   ; Output   ; --            ;
; ds[4]   ; Output   ; --            ;
; ds[5]   ; Output   ; --            ;
; ds[6]   ; Output   ; --            ;
; ds[7]   ; Output   ; --            ;
; seg[0]  ; Output   ; --            ;
; seg[1]  ; Output   ; --            ;
; seg[2]  ; Output   ; --            ;
; seg[3]  ; Output   ; --            ;
; seg[4]  ; Output   ; --            ;
; seg[5]  ; Output   ; --            ;
; seg[6]  ; Output   ; --            ;
; seg[7]  ; Output   ; --            ;
; row[0]  ; Output   ; --            ;
; row[1]  ; Output   ; --            ;
; row[2]  ; Output   ; --            ;
; row[3]  ; Output   ; --            ;
; row[4]  ; Output   ; --            ;
; row[5]  ; Output   ; --            ;
; row[6]  ; Output   ; --            ;
; row[7]  ; Output   ; --            ;
; rcol[0] ; Output   ; --            ;
; rcol[1] ; Output   ; --            ;
; rcol[2] ; Output   ; --            ;
; rcol[3] ; Output   ; --            ;
; rcol[4] ; Output   ; --            ;
; rcol[5] ; Output   ; --            ;
; rcol[6] ; Output   ; --            ;
; rcol[7] ; Output   ; --            ;
; gcol[0] ; Output   ; --            ;
; gcol[1] ; Output   ; --            ;
; gcol[2] ; Output   ; --            ;
; gcol[3] ; Output   ; --            ;
; gcol[4] ; Output   ; --            ;
; gcol[5] ; Output   ; --            ;
; gcol[6] ; Output   ; --            ;
; gcol[7] ; Output   ; --            ;
; sw      ; Input    ; (0)           ;
; clk     ; Input    ; (0)           ;
; rst     ; Input    ; (0)           ;
; btn[6]  ; Input    ; (0)           ;
; btn[7]  ; Input    ; (0)           ;
; btn[0]  ; Input    ; (0)           ;
; btn[1]  ; Input    ; (0)           ;
; btn[2]  ; Input    ; (0)           ;
; btn[3]  ; Input    ; (0)           ;
; btn[4]  ; Input    ; (0)           ;
; btn[5]  ; Input    ; (0)           ;
+---------+----------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                    ;
+--------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+
; Name                     ; Location      ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ;
+--------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+
; LessThan0~1              ; LC_X11_Y10_N4 ; 4       ; Sync. clear                ; no     ; --                   ; --               ;
; LessThan3~2              ; LC_X15_Y7_N9  ; 8       ; Sync. clear                ; no     ; --                   ; --               ;
; LessThan4~2              ; LC_X12_Y7_N8  ; 8       ; Sync. clear                ; no     ; --                   ; --               ;
; Mux27~0                  ; LC_X16_Y2_N7  ; 8       ; Output enable              ; no     ; --                   ; --               ;
; always0~2                ; LC_X11_Y9_N8  ; 12      ; Async. clear               ; no     ; --                   ; --               ;
; change[0]~0              ; LC_X11_Y7_N7  ; 16      ; Latch enable               ; yes    ; Global Clock         ; GCLK3            ;
; clk                      ; PIN_18        ; 86      ; Clock                      ; yes    ; Global Clock         ; GCLK0            ;
; cntp[9]                  ; LC_X13_Y6_N8  ; 42      ; Clock                      ; no     ; --                   ; --               ;
; debounce:u1|key_pulse[0] ; LC_X16_Y9_N3  ; 5       ; Clock                      ; no     ; --                   ; --               ;
; debounce:u2|key_pulse[0] ; LC_X12_Y9_N8  ; 5       ; Clock                      ; no     ; --                   ; --               ;
; debounce:u3|key_pulse[0] ; LC_X14_Y5_N4  ; 5       ; Clock                      ; no     ; --                   ; --               ;
; debounce:u4|key_pulse[0] ; LC_X16_Y7_N4  ; 9       ; Clock                      ; no     ; --                   ; --               ;
; debounce:u5|key_pulse[0] ; LC_X12_Y6_N5  ; 9       ; Clock                      ; no     ; --                   ; --               ;
; debounce:u6|key_pulse[0] ; LC_X14_Y9_N0  ; 8       ; Clock                      ; no     ; --                   ; --               ;
; debounce:u7|key_pulse[0] ; LC_X12_Y10_N6 ; 2       ; Clock                      ; no     ; --                   ; --               ;
; debounce:u8|key_pulse[0] ; LC_X6_Y9_N8   ; 2       ; Clock                      ; no     ; --                   ; --               ;
; r7[1]~0                  ; LC_X10_Y7_N1  ; 28      ; Latch enable               ; yes    ; Global Clock         ; GCLK1            ;
; std.111~1                ; LC_X8_Y7_N5   ; 5       ; Latch enable               ; no     ; --                   ; --               ;
; sw                       ; PIN_134       ; 36      ; Async. clear, Latch enable ; yes    ; Global Clock         ; GCLK2            ;
; zero~1                   ; LC_X10_Y7_N7  ; 37      ; Async. clear               ; no     ; --                   ; --               ;
+--------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+


+--------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                    ;
+-------------+--------------+---------+----------------------+------------------+
; Name        ; Location     ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-------------+--------------+---------+----------------------+------------------+
; change[0]~0 ; LC_X11_Y7_N7 ; 16      ; Global Clock         ; GCLK3            ;
; clk         ; PIN_18       ; 86      ; Global Clock         ; GCLK0            ;
; r7[1]~0     ; LC_X10_Y7_N1 ; 28      ; Global Clock         ; GCLK1            ;
; sw          ; PIN_134      ; 36      ; Global Clock         ; GCLK2            ;
+-------------+--------------+---------+----------------------+------------------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; C4s                   ; 731 / 2,870 ( 25 % )   ;
; Direct links          ; 337 / 3,938 ( 9 % )    ;
; Global clocks         ; 4 / 4 ( 100 % )        ;
; LAB clocks            ; 37 / 72 ( 51 % )       ;
; LUT chains            ; 92 / 1,143 ( 8 % )     ;
; Local interconnects   ; 1,484 / 3,938 ( 38 % ) ;
; R4s                   ; 891 / 2,832 ( 31 % )   ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+--------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 9.80) ; Number of LABs  (Total = 127) ;
+--------------------------------------------+-------------------------------+
; 1                                          ; 0                             ;
; 2                                          ; 0                             ;
; 3                                          ; 0                             ;
; 4                                          ; 1                             ;
; 5                                          ; 1                             ;
; 6                                          ; 0                             ;
; 7                                          ; 1                             ;
; 8                                          ; 3                             ;
; 9                                          ; 6                             ;
; 10                                         ; 115                           ;
+--------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.22) ; Number of LABs  (Total = 127) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 7                             ;
; 1 Clock                            ; 18                            ;
; 2 Async. clears                    ; 1                             ;
; 2 Clocks                           ; 2                             ;
+------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+---------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 8.87) ; Number of LABs  (Total = 127) ;
+---------------------------------------------+-------------------------------+
; 0                                           ; 0                             ;
; 1                                           ; 0                             ;
; 2                                           ; 0                             ;
; 3                                           ; 1                             ;
; 4                                           ; 3                             ;
; 5                                           ; 1                             ;
; 6                                           ; 3                             ;
; 7                                           ; 1                             ;
; 8                                           ; 47                            ;
; 9                                           ; 11                            ;
; 10                                          ; 53                            ;
; 11                                          ; 7                             ;
+---------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 5.35) ; Number of LABs  (Total = 127) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 5                             ;
; 2                                               ; 12                            ;
; 3                                               ; 10                            ;
; 4                                               ; 31                            ;
; 5                                               ; 18                            ;
; 6                                               ; 11                            ;
; 7                                               ; 10                            ;
; 8                                               ; 11                            ;
; 9                                               ; 7                             ;
; 10                                              ; 12                            ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 10.07) ; Number of LABs  (Total = 127) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 2                             ;
; 3                                            ; 5                             ;
; 4                                            ; 7                             ;
; 5                                            ; 10                            ;
; 6                                            ; 7                             ;
; 7                                            ; 3                             ;
; 8                                            ; 7                             ;
; 9                                            ; 7                             ;
; 10                                           ; 16                            ;
; 11                                           ; 26                            ;
; 12                                           ; 7                             ;
; 13                                           ; 12                            ;
; 14                                           ; 5                             ;
; 15                                           ; 2                             ;
; 16                                           ; 2                             ;
; 17                                           ; 2                             ;
; 18                                           ; 1                             ;
; 19                                           ; 1                             ;
; 20                                           ; 1                             ;
; 21                                           ; 1                             ;
; 22                                           ; 0                             ;
; 23                                           ; 2                             ;
; 24                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; Reserve all unused pins                      ; As output driving ground ;
+----------------------------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                           ;
+--------------------------------------------------------------+----------------------+-------------------+
; Source Clock(s)                                              ; Destination Clock(s) ; Delay Added in ns ;
+--------------------------------------------------------------+----------------------+-------------------+
; sw,cntp[9],debounce:u7|key_sec[0],debounce:u8|key_sec[0],I/O ; sw                   ; 2.6               ;
+--------------------------------------------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details              ;
+-----------------+----------------------+-------------------+
; Source Register ; Destination Register ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; key[7]          ; std.111_3908         ; 2.641             ;
; key[6]          ; std.111_3908         ; 2.641             ;
; test[0]         ; std.111_3908         ; 2.641             ;
; test[1]         ; std.111_3908         ; 2.641             ;
; std.100_3940    ; std.111_3908         ; 2.641             ;
; sw              ; std.111_3908         ; 2.641             ;
+-----------------+----------------------+-------------------+
Note: This table only shows the top 6 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device EPM1270T144C3 for design "01"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EPM570T144C3 is compatible
Warning (335093): TimeQuest Timing Analyzer is analyzing 69 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: '01.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332128): Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info (332127): Assuming a default timing requirement
Info (332111): Found 12 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    1.000          clk
    Info (332111):    1.000      cntp[9]
    Info (332111):    1.000 debounce:u1|key_sec[0]
    Info (332111):    1.000 debounce:u2|key_sec[0]
    Info (332111):    1.000 debounce:u3|key_sec[0]
    Info (332111):    1.000 debounce:u4|key_sec[0]
    Info (332111):    1.000 debounce:u5|key_sec[0]
    Info (332111):    1.000 debounce:u6|key_sec[0]
    Info (332111):    1.000 debounce:u7|key_sec[0]
    Info (332111):    1.000 debounce:u8|key_sec[0]
    Info (332111):    1.000 std.000_3972
    Info (332111):    1.000           sw
Info (186079): Completed User Assigned Global Signals Promotion Operation
Info (186215): Automatically promoted signal "clk" to use Global clock in PIN 18 File: C:/intelFPGA_lite/METRO/01/01.v Line: 2
Info (186215): Automatically promoted signal "r7[1]~0" to use Global clock File: C:/intelFPGA_lite/METRO/01/01.v Line: 364
Info (186216): Automatically promoted some destinations of signal "sw" to use Global clock File: C:/intelFPGA_lite/METRO/01/01.v Line: 3
    Info (186217): Destination "ds~2" may be non-global or may not use global clock File: C:/intelFPGA_lite/METRO/01/01.v Line: 231
    Info (186217): Destination "ds~4" may be non-global or may not use global clock File: C:/intelFPGA_lite/METRO/01/01.v Line: 231
    Info (186217): Destination "row~2" may be non-global or may not use global clock File: C:/intelFPGA_lite/METRO/01/01.v Line: 300
    Info (186217): Destination "row~3" may be non-global or may not use global clock File: C:/intelFPGA_lite/METRO/01/01.v Line: 300
    Info (186217): Destination "row~4" may be non-global or may not use global clock File: C:/intelFPGA_lite/METRO/01/01.v Line: 300
    Info (186217): Destination "row~5" may be non-global or may not use global clock File: C:/intelFPGA_lite/METRO/01/01.v Line: 300
    Info (186217): Destination "row~6" may be non-global or may not use global clock File: C:/intelFPGA_lite/METRO/01/01.v Line: 300
    Info (186217): Destination "row~7" may be non-global or may not use global clock File: C:/intelFPGA_lite/METRO/01/01.v Line: 300
    Info (186217): Destination "row~8" may be non-global or may not use global clock File: C:/intelFPGA_lite/METRO/01/01.v Line: 300
    Info (186217): Destination "row~9" may be non-global or may not use global clock File: C:/intelFPGA_lite/METRO/01/01.v Line: 300
    Info (186218): Limited to 10 non-global destinations
Info (186228): Pin "sw" drives global clock, but is not placed in a dedicated clock pin position File: C:/intelFPGA_lite/METRO/01/01.v Line: 3
Info (186215): Automatically promoted signal "change[0]~0" to use Global clock File: C:/intelFPGA_lite/METRO/01/01.v Line: 174
Info (186079): Completed Auto Global Promotion Operation
Info (176234): Starting register packing
Info (186468): Started processing fast register assignments
Info (186469): Finished processing fast register assignments
Info (176235): Finished register packing
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 28% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 28% of the available device resources in the region that extends from location X9_Y0 to location X17_Y11
Info (170202): The Fitter performed an Auto Fit compilation.  No optimizations were skipped because the design's timing and routability requirements required full optimization.
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (11888): Total time spent on timing analysis during the Fitter is 2.10 seconds.
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/intelFPGA_lite/METRO/01/output_files/01.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 5133 megabytes
    Info: Processing ended: Tue Jan 01 23:04:26 2019
    Info: Elapsed time: 00:00:32
    Info: Total CPU time (on all processors): 00:00:20


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/intelFPGA_lite/METRO/01/output_files/01.fit.smsg.


