<!doctype html><html lang=zh dir=ltr><head><script src="/livereload.js?mindelay=10&amp;v=2&amp;port=1313&amp;path=livereload" data-no-instant defer></script><meta charset=UTF-8><meta name=viewport content="width=device-width,initial-scale=1"><meta name=description content="
  实验3 异步FIFO
  #


  1. 异步FIFO概述
  #

异步FIFO（Asynchronous FIFO）是一种跨时钟域的数据缓冲结构，适用于读写时钟不一致的场景。其主要特点是跨时钟域操作，并通过双口RAM和读写控制逻辑实现数据存储与传输。

  1.1 系统结构
  #

异步FIFO的系统结构如下图所示：


  1.2 关键特性
  #


跨时钟域：读写操作分别使用不同的时钟，频率、相位和来源可能不同。
数据完整性：解决异步时钟引起的亚稳态问题，保证数据传输的正确性。
空满指示：利用读写指针计算FIFO的状态，包括空、满、虚空与虚满状态。



  2. 亚稳态问题及解决方案
  #


  2.1 亚稳态产生的原因
  #


  同步时钟场景
  #


在同步时钟中，时钟上升沿与数据跳变不同步，时钟采样可以准确捕获数据值。

  异步时钟场景
  #


当时钟与数据跳变时间不一致时，时钟上升沿可能正好落在数据跳变区域，导致以下问题：

数据采样不确定：输出值可能为0、1或中间不稳定电平。
亚稳态传播：亚稳态可能影响后续电路的运行，导致系统不稳定。


  2.2 解决方案
  #

为解决亚稳态问题，常用的方法包括打两拍同步机制和格雷码编码。

  2.2.1 打两拍同步机制
  #

通过两级D触发器对数据进行同步，减少亚稳态的传播概率。
示意图：
A时钟域 → Q1 → Q2 (B时钟域打2拍) → Q3


Q1：数据进入目标时钟域的第一级触发器。
Q2：可能出现亚稳态，通过第二级D触发器进一步稳定。
Q3：数据在目标时钟域内安全使用。

优势："><meta name=theme-color media="(prefers-color-scheme: light)" content="#ffffff"><meta name=theme-color media="(prefers-color-scheme: dark)" content="#343a40"><meta name=color-scheme content="light dark"><meta property="og:url" content="http://localhost:1313/docs/%E5%89%8D%E7%AB%AF%E8%AE%BE%E8%AE%A1/vcs%E4%B8%8Everdi/%E5%AE%9E%E9%AA%8C/lab03/"><meta property="og:site_name" content="XMU EDA教程"><meta property="og:title" content="XMU EDA教程"><meta property="og:description" content="实验3 异步FIFO#1. 异步FIFO概述#异步FIFO（Asynchronous FIFO）是一种跨时钟域的数据缓冲结构，适用于读写时钟不一致的场景。其主要特点是跨时钟域操作，并通过双口RAM和读写控制逻辑实现数据存储与传输。
1.1 系统结构#异步FIFO的系统结构如下图所示：
1.2 关键特性#跨时钟域：读写操作分别使用不同的时钟，频率、相位和来源可能不同。 数据完整性：解决异步时钟引起的亚稳态问题，保证数据传输的正确性。 空满指示：利用读写指针计算FIFO的状态，包括空、满、虚空与虚满状态。 2. 亚稳态问题及解决方案#2.1 亚稳态产生的原因#同步时钟场景#在同步时钟中，时钟上升沿与数据跳变不同步，时钟采样可以准确捕获数据值。
异步时钟场景#当时钟与数据跳变时间不一致时，时钟上升沿可能正好落在数据跳变区域，导致以下问题：
数据采样不确定：输出值可能为0、1或中间不稳定电平。 亚稳态传播：亚稳态可能影响后续电路的运行，导致系统不稳定。 2.2 解决方案#为解决亚稳态问题，常用的方法包括打两拍同步机制和格雷码编码。
2.2.1 打两拍同步机制#通过两级D触发器对数据进行同步，减少亚稳态的传播概率。
示意图：
A时钟域 → Q1 → Q2 (B时钟域打2拍) → Q3
Q1：数据进入目标时钟域的第一级触发器。 Q2：可能出现亚稳态，通过第二级D触发器进一步稳定。 Q3：数据在目标时钟域内安全使用。 优势："><meta property="og:locale" content="zh"><meta property="og:type" content="website"><title>Lab03 | XMU EDA教程</title>
<link rel=icon href=/favicon.png><link rel=manifest href=/manifest.json><link rel=canonical href=http://localhost:1313/docs/%E5%89%8D%E7%AB%AF%E8%AE%BE%E8%AE%A1/vcs%E4%B8%8Everdi/%E5%AE%9E%E9%AA%8C/lab03/><link rel=stylesheet href=/book.min.6c8b9d2a1fc95075ed7da46ca81060b39add8fff6741ac51259f768929281e2c.css integrity="sha256-bIudKh/JUHXtfaRsqBBgs5rdj/9nQaxRJZ92iSkoHiw=" crossorigin=anonymous><script defer src=/fuse.min.js></script><script defer src=/en.search.min.920b0030a83b580c71bfecd26e1a22b249ddac2eb652424680a4340b06a96ea8.js integrity="sha256-kgsAMKg7WAxxv+zSbhoiskndrC62UkJGgKQ0Cwapbqg=" crossorigin=anonymous></script><link rel=alternate type=application/rss+xml href=http://localhost:1313/docs/%E5%89%8D%E7%AB%AF%E8%AE%BE%E8%AE%A1/vcs%E4%B8%8Everdi/%E5%AE%9E%E9%AA%8C/lab03/index.xml title="XMU EDA教程"></head><body dir=ltr><input type=checkbox class="hidden toggle" id=menu-control>
<input type=checkbox class="hidden toggle" id=toc-control><main class="container flex"><aside class=book-menu><div class=book-menu-content><nav><h2 class=book-brand><a class="flex align-center" href=/><span>XMU EDA教程</span></a></h2><div class="book-search hidden"><input type=text id=book-search-input placeholder=Search aria-label=Search maxlength=64 data-hotkeys=s/><div class="book-search-spinner hidden"></div><ul id=book-search-results></ul></div><script>document.querySelector(".book-search").classList.remove("hidden")</script><ul><li class=book-section-flat><a href=/docs/%E4%BB%8B%E7%BB%8D/>介绍</a><ul></ul></li><li class=book-section-flat><a href=/docs/%E5%89%8D%E7%AB%AF%E8%AE%BE%E8%AE%A1/>前端设计</a><ul><li><input type=checkbox id=section-ff0ad6e9724d030785a4407217b340a0 class=toggle checked>
<label for=section-ff0ad6e9724d030785a4407217b340a0 class="flex justify-between"><a role=button>Vcs与 Verdi</a></label><ul><li><a href=/docs/%E5%89%8D%E7%AB%AF%E8%AE%BE%E8%AE%A1/vcs%E4%B8%8Everdi/%E8%AE%B2%E4%B9%89/>讲义</a><ul></ul></li><li><span>实验</span><ul><li><a href=/docs/%E5%89%8D%E7%AB%AF%E8%AE%BE%E8%AE%A1/vcs%E4%B8%8Everdi/%E5%AE%9E%E9%AA%8C/lab01/>Lab01</a><ul></ul></li><li><a href=/docs/%E5%89%8D%E7%AB%AF%E8%AE%BE%E8%AE%A1/vcs%E4%B8%8Everdi/%E5%AE%9E%E9%AA%8C/lab02/>Lab02</a><ul></ul></li><li><a href=/docs/%E5%89%8D%E7%AB%AF%E8%AE%BE%E8%AE%A1/vcs%E4%B8%8Everdi/%E5%AE%9E%E9%AA%8C/lab03/ class=active>Lab03</a><ul></ul></li></ul></li></ul></li></ul></li><li class=book-section-flat><a href=/docs/%E5%90%8E%E7%AB%AF%E8%AE%BE%E8%AE%A1/>后端设计</a><ul><li><a href=/docs/%E5%90%8E%E7%AB%AF%E8%AE%BE%E8%AE%A1/table-of-contents/>Table of Contents</a><ul><li><a href=/docs/%E5%90%8E%E7%AB%AF%E8%AE%BE%E8%AE%A1/table-of-contents/with-toc/>With ToC</a></li><li><a href=/docs/%E5%90%8E%E7%AB%AF%E8%AE%BE%E8%AE%A1/table-of-contents/without-toc/>Without ToC</a></li></ul></li><li><input type=checkbox id=section-3950703a7fe71671a1d5574433599622 class=toggle>
<label for=section-3950703a7fe71671a1d5574433599622 class="flex justify-between"><a role=button>Collapsed</a></label><ul><li><a href=/docs/%E5%90%8E%E7%AB%AF%E8%AE%BE%E8%AE%A1/collapsed/3rd-level/>3rd Level</a><ul><li><a href=/docs/%E5%90%8E%E7%AB%AF%E8%AE%BE%E8%AE%A1/collapsed/3rd-level/4th-level/>4th Level</a></li></ul></li></ul></li></ul></li><li class=book-section-flat><span>Shortcodes</span><ul><li><a href=/docs/shortcodes/buttons/>Buttons</a></li><li><a href=/docs/shortcodes/columns/>Columns</a></li><li><a href=/docs/shortcodes/details/>Details</a></li><li><a href=/docs/shortcodes/hints/>Hints</a></li><li><a href=/docs/shortcodes/mermaid/>Mermaid</a></li><li><a href=/docs/shortcodes/tabs/>Tabs</a></li><li><a href=/docs/shortcodes/katex/>KaTeX</a></li></ul></li></ul><ul><li><a href=/posts/>Blog</a></li></ul></nav><script>(function(){var e=document.querySelector("aside .book-menu-content");addEventListener("beforeunload",function(){localStorage.setItem("menu.scrollTop",e.scrollTop)}),e.scrollTop=localStorage.getItem("menu.scrollTop")})()</script></div></aside><div class=book-page><header class=book-header><div class="flex align-center justify-between"><label for=menu-control><img src=/svg/menu.svg class=book-icon alt=Menu></label><h3>Lab03</h3><label for=toc-control></label></div></header><article class="markdown book-article"><h1 id=实验3-异步fifo>实验3 异步FIFO
<a class=anchor href=#%e5%ae%9e%e9%aa%8c3-%e5%bc%82%e6%ad%a5fifo>#</a></h1><h2 id=1-异步fifo概述>1. 异步FIFO概述
<a class=anchor href=#1-%e5%bc%82%e6%ad%a5fifo%e6%a6%82%e8%bf%b0>#</a></h2><p>异步FIFO（Asynchronous FIFO）是一种跨时钟域的数据缓冲结构，适用于读写时钟不一致的场景。其主要特点是<strong>跨时钟域操作</strong>，并通过<strong>双口RAM</strong>和<strong>读写控制逻辑</strong>实现数据存储与传输。</p><h3 id=11-系统结构>1.1 系统结构
<a class=anchor href=#11-%e7%b3%bb%e7%bb%9f%e7%bb%93%e6%9e%84>#</a></h3><p>异步FIFO的系统结构如下图所示：</p><p><img src=image.png alt=异步FIFO系统框图></p><h3 id=12-关键特性>1.2 关键特性
<a class=anchor href=#12-%e5%85%b3%e9%94%ae%e7%89%b9%e6%80%a7>#</a></h3><ul><li><strong>跨时钟域</strong>：读写操作分别使用不同的时钟，频率、相位和来源可能不同。</li><li><strong>数据完整性</strong>：解决异步时钟引起的亚稳态问题，保证数据传输的正确性。</li><li><strong>空满指示</strong>：利用读写指针计算FIFO的状态，包括空、满、虚空与虚满状态。</li></ul><hr><h2 id=2-亚稳态问题及解决方案>2. 亚稳态问题及解决方案
<a class=anchor href=#2-%e4%ba%9a%e7%a8%b3%e6%80%81%e9%97%ae%e9%a2%98%e5%8f%8a%e8%a7%a3%e5%86%b3%e6%96%b9%e6%a1%88>#</a></h2><h3 id=21-亚稳态产生的原因>2.1 亚稳态产生的原因
<a class=anchor href=#21-%e4%ba%9a%e7%a8%b3%e6%80%81%e4%ba%a7%e7%94%9f%e7%9a%84%e5%8e%9f%e5%9b%a0>#</a></h3><h4 id=同步时钟场景>同步时钟场景
<a class=anchor href=#%e5%90%8c%e6%ad%a5%e6%97%b6%e9%92%9f%e5%9c%ba%e6%99%af>#</a></h4><p><img src=image-1.png alt=同步时钟></p><p>在同步时钟中，时钟上升沿与数据跳变不同步，时钟采样可以准确捕获数据值。</p><h4 id=异步时钟场景>异步时钟场景
<a class=anchor href=#%e5%bc%82%e6%ad%a5%e6%97%b6%e9%92%9f%e5%9c%ba%e6%99%af>#</a></h4><p><img src=image-2.png alt=异步时钟></p><p>当时钟与数据跳变时间不一致时，时钟上升沿可能正好落在数据跳变区域，导致以下问题：</p><ul><li><strong>数据采样不确定</strong>：输出值可能为<code>0</code>、<code>1</code>或中间不稳定电平。</li><li><strong>亚稳态传播</strong>：亚稳态可能影响后续电路的运行，导致系统不稳定。</li></ul><h3 id=22-解决方案>2.2 解决方案
<a class=anchor href=#22-%e8%a7%a3%e5%86%b3%e6%96%b9%e6%a1%88>#</a></h3><p>为解决亚稳态问题，常用的方法包括<strong>打两拍同步机制</strong>和<strong>格雷码编码</strong>。</p><h4 id=221-打两拍同步机制>2.2.1 打两拍同步机制
<a class=anchor href=#221-%e6%89%93%e4%b8%a4%e6%8b%8d%e5%90%8c%e6%ad%a5%e6%9c%ba%e5%88%b6>#</a></h4><p>通过两级D触发器对数据进行同步，减少亚稳态的传播概率。</p><p><strong>示意图</strong>：</p><p>A时钟域 → Q1 → Q2 (B时钟域打2拍) → Q3</p><p><img src=image-3.png alt=打两拍示意图></p><ul><li><strong>Q1</strong>：数据进入目标时钟域的第一级触发器。</li><li><strong>Q2</strong>：可能出现亚稳态，通过第二级D触发器进一步稳定。</li><li><strong>Q3</strong>：数据在目标时钟域内安全使用。</li></ul><p><strong>优势</strong>：</p><ul><li>两级同步触发器大大降低了亚稳态的传播概率。</li><li>实现简单，硬件开销小。</li></ul><h4 id=222-使用格雷码编码>2.2.2 使用格雷码编码
<a class=anchor href=#222-%e4%bd%bf%e7%94%a8%e6%a0%bc%e9%9b%b7%e7%a0%81%e7%bc%96%e7%a0%81>#</a></h4><p>格雷码的特点是<strong>相邻数据只有1位发生变化</strong>，大大减少了亚稳态发生的概率。</p><ul><li><strong>二进制跳变问题</strong>：
例如从<code>3(0011)</code>到<code>4(0100)</code>，有3位数据发生跳变，亚稳态发生概率较高。</li><li><strong>格雷码跳变优势</strong>：
相邻数据只发生1位变化，降低了亚稳态出现的可能性。</li></ul><p><strong>二进制转格雷码方法</strong>：
将二进制数右移一位并与原数按位异或，得到格雷码。</p><p><strong>示例</strong>：</p><table><thead><tr><th>十进制</th><th>二进制</th><th>格雷码</th></tr></thead><tbody><tr><td>0</td><td>0000</td><td>0000</td></tr><tr><td>1</td><td>0001</td><td>0001</td></tr><tr><td>2</td><td>0010</td><td>0011</td></tr><tr><td>3</td><td>0011</td><td>0010</td></tr><tr><td>4</td><td>0100</td><td>0110</td></tr><tr><td>5</td><td>0101</td><td>0111</td></tr><tr><td>6</td><td>0110</td><td>0101</td></tr><tr><td>7</td><td>0111</td><td>0100</td></tr><tr><td>8</td><td>1000</td><td>1100</td></tr><tr><td>9</td><td>1001</td><td>1101</td></tr><tr><td>10</td><td>1010</td><td>1111</td></tr><tr><td>11</td><td>1011</td><td>1110</td></tr><tr><td>12</td><td>1100</td><td>1010</td></tr><tr><td>13</td><td>1101</td><td>1011</td></tr><tr><td>14</td><td>1110</td><td>1001</td></tr><tr><td>15</td><td>1111</td><td>1000</td></tr></tbody></table><h2 id=3-空满状态判断>3. 空满状态判断
<a class=anchor href=#3-%e7%a9%ba%e6%bb%a1%e7%8a%b6%e6%80%81%e5%88%a4%e6%96%ad>#</a></h2><h3 id=31-空状态判断>3.1 空状态判断
<a class=anchor href=#31-%e7%a9%ba%e7%8a%b6%e6%80%81%e5%88%a4%e6%96%ad>#</a></h3><p>当<strong>读地址指针</strong>与<strong>写地址指针</strong>相等时，表示FIFO为空。</p><h3 id=32-满状态判断>3.2 满状态判断
<a class=anchor href=#32-%e6%bb%a1%e7%8a%b6%e6%80%81%e5%88%a4%e6%96%ad>#</a></h3><p>当<strong>写地址指针</strong>即将追上<strong>读地址指针</strong>时，表示FIFO已满。</p><h3 id=33-虚空与虚满>3.3 虚空与虚满
<a class=anchor href=#33-%e8%99%9a%e7%a9%ba%e4%b8%8e%e8%99%9a%e6%bb%a1>#</a></h3><ul><li><strong>虚空</strong>：写指针同步到读时钟域时存在延迟，导致判断为空时实际仍在写入数据。</li><li><strong>虚满</strong>：读指针同步到写时钟域时存在延迟，导致判断为满时实际仍在读取数据。</li></ul><p><strong>解决方案</strong>：</p><ul><li>精确同步读写指针，减少误判。</li><li>增加保护机制，避免数据丢失或覆盖。</li></ul><hr><h2 id=4-fifo深度选择>4. FIFO深度选择
<a class=anchor href=#4-fifo%e6%b7%b1%e5%ba%a6%e9%80%89%e6%8b%a9>#</a></h2><p>FIFO的深度取决于读写速率的关系和数据传输的需求：</p><ul><li><p>写速率 > 读速率
需要根据连续写入的数据量（Burst Length）与读取数据量之间的差值，合理选择FIFO深度，以保证数据不会丢失。</p></li><li><p>读速率 > 写速率
FIFO深度设置为<code>1</code>即可满足需求，因为数据读取速度快于写入速度。</p></li><li><p>读写速率相同
FIFO深度设置为<code>1</code>即可保证数据传输的正确性。</p></li></ul><hr><h2 id=5-异步-fifo-基本接口定义>5. 异步 FIFO 基本接口定义
<a class=anchor href=#5-%e5%bc%82%e6%ad%a5-fifo-%e5%9f%ba%e6%9c%ac%e6%8e%a5%e5%8f%a3%e5%ae%9a%e4%b9%89>#</a></h2><p>异步fifo的接口信号与同步fifo基本一致，但是要注意跨时钟域的处理。</p><div class=highlight><pre tabindex=0 style=color:#f8f8f2;background-color:#272822;-moz-tab-size:4;-o-tab-size:4;tab-size:4><code class=language-verilog data-lang=verilog><span style=display:flex><span><span style=color:#66d9ef>module</span> async_fifo#(<span style=color:#66d9ef>parameter</span> BUF_SIZE<span style=color:#f92672>=</span><span style=color:#960050;background-color:#1e0010>？</span>, BUF_WIDTH<span style=color:#f92672>=</span><span style=color:#960050;background-color:#1e0010>？</span>) (
</span></span><span style=display:flex><span>    <span style=color:#66d9ef>input</span>                      i_clk,       <span style=color:#75715e>// 系统时钟
</span></span></span><span style=display:flex><span><span style=color:#75715e></span>    <span style=color:#66d9ef>input</span>                      i_rst,       <span style=color:#75715e>// 复位信号
</span></span></span><span style=display:flex><span><span style=color:#75715e></span>    <span style=color:#66d9ef>input</span>                      i_w_en,      <span style=color:#75715e>// 写使能信号
</span></span></span><span style=display:flex><span><span style=color:#75715e></span>    <span style=color:#66d9ef>input</span>                      i_r_en,      <span style=color:#75715e>// 读使能信号
</span></span></span><span style=display:flex><span><span style=color:#75715e></span>    <span style=color:#66d9ef>input</span>      [BUF_WIDTH<span style=color:#f92672>-</span><span style=color:#ae81ff>1</span><span style=color:#f92672>:</span><span style=color:#ae81ff>0</span>] i_data,      <span style=color:#75715e>// 写入数据
</span></span></span><span style=display:flex><span><span style=color:#75715e></span>   
</span></span><span style=display:flex><span>    <span style=color:#66d9ef>output</span> <span style=color:#66d9ef>reg</span> [BUF_WIDTH<span style=color:#f92672>-</span><span style=color:#ae81ff>1</span><span style=color:#f92672>:</span><span style=color:#ae81ff>0</span>] o_data,      <span style=color:#75715e>// 读出数据
</span></span></span><span style=display:flex><span><span style=color:#75715e></span>    <span style=color:#66d9ef>output</span>                     o_buf_empty, <span style=color:#75715e>// FIFO 空标志位
</span></span></span><span style=display:flex><span><span style=color:#75715e></span>    <span style=color:#66d9ef>output</span>                     o_buf_full   <span style=color:#75715e>// FIFO 满标志位
</span></span></span><span style=display:flex><span><span style=color:#75715e></span>);
</span></span><span style=display:flex><span>
</span></span><span style=display:flex><span>    <span style=color:#75715e>// 在此添加设计逻辑
</span></span></span><span style=display:flex><span><span style=color:#75715e></span>
</span></span><span style=display:flex><span><span style=color:#66d9ef>endmodule</span>
</span></span></code></pre></div><h2 id=8-设计实现要求>8. 设计实现要求
<a class=anchor href=#8-%e8%ae%be%e8%ae%a1%e5%ae%9e%e7%8e%b0%e8%a6%81%e6%b1%82>#</a></h2><ol><li>完成 <code>async_fifo</code> 模块的 Verilog 代码设计,要求宽度为512，深度为10。</li><li>例化双端口RAM用于存储数据。</li><li>编写<strong>测试文件</strong>（Testbench）验证设计。</li><li>最终检查：使用给定的 TB 文件验证设计的正确性。</li></ol></article><footer class=book-footer><div class="flex flex-wrap justify-between"></div><script>(function(){function e(e){const t=window.getSelection(),n=document.createRange();n.selectNodeContents(e),t.removeAllRanges(),t.addRange(n)}document.querySelectorAll("pre code").forEach(t=>{t.addEventListener("click",function(){if(window.getSelection().toString())return;e(t.parentElement),navigator.clipboard&&navigator.clipboard.writeText(t.parentElement.textContent)})})})()</script></footer><div class=book-comments></div><label for=menu-control class="hidden book-menu-overlay"></label></div></main></body></html>