+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                   ;
+---------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                               ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+---------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; u_wishbone_arbiter                                                                                      ; 483   ; 116            ; 0            ; 116            ; 778    ; 116             ; 116           ; 116             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_sdram|arbiter|wbports[0].wb_port|wrfifo                                                               ; 78    ; 6              ; 0            ; 6              ; 74     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_sdram|arbiter|wbports[0].wb_port|bufram|dpram_altera.dpram_altera|altsyncram_component|auto_generated ; 84    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_sdram|arbiter|wbports[0].wb_port|bufram|dpram_altera.dpram_altera                                     ; 80    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_sdram|arbiter|wbports[0].wb_port|bufram                                                               ; 80    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_sdram|arbiter|wbports[0].wb_port                                                                      ; 198   ; 0              ; 32           ; 0              ; 85     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_sdram|arbiter                                                                                         ; 130   ; 0              ; 0            ; 0              ; 85     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_sdram|sdram_ctrl                                                                                      ; 70    ; 2              ; 0            ; 2              ; 89     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_sdram                                                                                                 ; 94    ; 3              ; 0            ; 3              ; 72     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_interrupt_controller                                                                                  ; 80    ; 2              ; 21           ; 2              ; 36     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_timer_module                                                                                          ; 72    ; 1              ; 37           ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_test_module                                                                                           ; 72    ; 1              ; 21           ; 1              ; 38     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_uart0                                                                                                 ; 74    ; 2              ; 45           ; 2              ; 37     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; boot_mem32.u_boot_mem|u_mem|sram|altsyncram_component|auto_generated                                    ; 49    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; boot_mem32.u_boot_mem|u_mem|sram                                                                        ; 49    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; boot_mem32.u_boot_mem|u_mem                                                                             ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; boot_mem32.u_boot_mem                                                                                   ; 72    ; 1              ; 21           ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_spi_1                                                                                                 ; 41    ; 24             ; 24           ; 24             ; 35     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_gpio                                                                                                  ; 49    ; 0              ; 1            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_spi_0                                                                                                 ; 41    ; 24             ; 24           ; 24             ; 36     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_amber|u_coprocessor                                                                                   ; 95    ; 0              ; 14           ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_amber|u_execute|u_register_bank                                                                       ; 102   ; 8              ; 0            ; 8              ; 160    ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_amber|u_execute|u_multiply                                                                            ; 69    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_amber|u_execute|u_alu                                                                                 ; 75    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_amber|u_execute|u_barrel_shift                                                                        ; 44    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_amber|u_execute                                                                                       ; 191   ; 24             ; 0            ; 24             ; 171    ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_amber|u_decode                                                                                        ; 112   ; 10             ; 24           ; 10             ; 259    ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_amber|u_fetch|u_wishbone                                                                              ; 108   ; 0              ; 36           ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_amber|u_fetch|u_cache|rams[3].u_data|sram|altsyncram_component|auto_generated                         ; 154   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_amber|u_fetch|u_cache|rams[3].u_data|sram                                                             ; 154   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_amber|u_fetch|u_cache|rams[3].u_data                                                                  ; 154   ; 16             ; 0            ; 16             ; 128    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_amber|u_fetch|u_cache|rams[3].u_tag|sram|altsyncram_component|auto_generated                          ; 31    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_amber|u_fetch|u_cache|rams[3].u_tag|sram                                                              ; 31    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_amber|u_fetch|u_cache|rams[3].u_tag                                                                   ; 31    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_amber|u_fetch|u_cache|rams[2].u_data|sram|altsyncram_component|auto_generated                         ; 154   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_amber|u_fetch|u_cache|rams[2].u_data|sram                                                             ; 154   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_amber|u_fetch|u_cache|rams[2].u_data                                                                  ; 154   ; 16             ; 0            ; 16             ; 128    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_amber|u_fetch|u_cache|rams[2].u_tag|sram|altsyncram_component|auto_generated                          ; 31    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_amber|u_fetch|u_cache|rams[2].u_tag|sram                                                              ; 31    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_amber|u_fetch|u_cache|rams[2].u_tag                                                                   ; 31    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_amber|u_fetch|u_cache|rams[1].u_data|sram|altsyncram_component|auto_generated                         ; 154   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_amber|u_fetch|u_cache|rams[1].u_data|sram                                                             ; 154   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_amber|u_fetch|u_cache|rams[1].u_data                                                                  ; 154   ; 16             ; 0            ; 16             ; 128    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_amber|u_fetch|u_cache|rams[1].u_tag|sram|altsyncram_component|auto_generated                          ; 31    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_amber|u_fetch|u_cache|rams[1].u_tag|sram                                                              ; 31    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_amber|u_fetch|u_cache|rams[1].u_tag                                                                   ; 31    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_amber|u_fetch|u_cache|rams[0].u_data|sram|altsyncram_component|auto_generated                         ; 154   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_amber|u_fetch|u_cache|rams[0].u_data|sram                                                             ; 154   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_amber|u_fetch|u_cache|rams[0].u_data                                                                  ; 154   ; 16             ; 0            ; 16             ; 128    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_amber|u_fetch|u_cache|rams[0].u_tag|sram|altsyncram_component|auto_generated                          ; 31    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_amber|u_fetch|u_cache|rams[0].u_tag|sram                                                              ; 31    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_amber|u_fetch|u_cache|rams[0].u_tag                                                                   ; 31    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_amber|u_fetch|u_cache                                                                                 ; 172   ; 0              ; 24           ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_amber|u_fetch                                                                                         ; 175   ; 2              ; 1            ; 2              ; 104    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_amber                                                                                                 ; 38    ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_clk_r|my_pll_inst|altpll_component|auto_generated                                                     ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_clk_r|my_pll_inst                                                                                     ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_clk_r                                                                                                 ; 3     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+---------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
