
# iVerilog 进一步调研
## iVerilog 的 pform 有没有输出文件


## iVerilog 的反标实现了什么


# VCS 仿真关键
- IEEE 1364: 

# ncverilog



# Verilog 的 specify 和 initial


# SDF 支持的延迟

- port:   端口输入延迟， 12 种变化，每组代表一种
- iopath: 输入端口到输出的延迟， 12 种变化，每组代表一种


# 离散和连续时间延迟




# YAML 扁平网表示例
``` yaml





```

# 短脉冲滤除

