---
layout: post
category: ARMv8
title: Memory Mangement Unit (2)
tagline: 
tags:
  - armv8
published: true
---

[armv8-a programmer's guide](http://infocenter.arm.com/help/topic/com.arm.doc.den0024a/DEN0024A_v8_architecture_PG.pdf)

12장 Memory Mangement Unit을 google번역기와 papago를 이용해 번역하였다. (즉,  오역이 많다.) 

**Secure and Non-secure addresses**

이론적으로 Secure와 Non-secure 물리적 주소 공간은 서로 독립적으로 존재한다. Secure와 Non-secure 주소 공간을 완전히 다른 메모리 시스템을 갖도록 설계할 수 있다. 그러나 대부분의 시스템은 Secure및 Non-secure를 액세스 제어의 속성으로 취급한다. Normal (Non-secure) World는 Non-secure Physical Address space에만 액세스 할 수 있다. Secure world는 Secure 및 Non-secure Address space에 모두 접근 할 수 있다. 다시 이것은 translation table을 통해 제어된다.

![Image Alt 텍스트](/assets/images/post/180930/image1.png)

여기에는 캐시 일관성도 포함된 . 예를 들어 Secure 0x8000과 비보안 0x8000은 기술적으로 서로 다른 물리적 주소이므로 둘 다 동시에 캐시에 있을 수 있다.


Secure 메모리와 Non-secure 메모리가 서로 다른 위치에 있는 시스템에서는 문제가 없지만, 두 메모리는 같은 위치에 있을 가능성이 더 높다. 메모리 시스템이 Non-secure 메모리에 대한 Secure 액세스와 Secure 메모리에 대한 Non-secure 액세스를 차단하는 것이 이상적이지만, 실제로는 대부분의 경우 Secure 메모리에 대한  Non-secure 액세스만 차단한다. 즉, 캐시에 Secure 및 Non-secure의 동일한 물리적 메모리가 두 번 추가될 수 있고, 오류를 발생시킨다. 이 문제를 방지하려면 Secure 세계에서는 항상 Non-secure 메모리에 대한 Non-secure 액세스를 사용해야 한다.


**Configuring and enabling the MMU**


MMU를 제어하는 시스템 레지스터에 대한 쓰기는 컨텍스트를 변경하는 이벤트이며 이들 사이에는 순서 요구 사항이 없다. 이러한 이벤트의 결과는 컨텍스트 동기화 이벤트가 발생할 때까지는 보장되지 않는다.

```nasm
MSR TTBR0_EL1, X0
MSR TTBR1_EL1, X1
MSR TCR_EL1, X2
ISB
MRS X0, SCTLR_EL1
ORR X0, X0, #1
MSR SCTLR_EL1, X0
ISB
```

This is aside from the requirement for flat mapping, which is to make sure we know which instruction is executed directly after the write to SCTLR_EL1.M. If we see the result of the write it is the instruction at VA+4 using the new translation regime. If we don’t see the result it is still the instruction at VA+4 but where the VA = PA. The ISB doesn't help here as we cannot guarantee it is the next instruction executed unless we flat map.

**Operation when the Memory Management Unit is disabled**

When the stage 1 MMU is disabled, for Non-secure EL0 and EL1 accesses when the HCR_EL2. DC bit is set to enable the data cache, the default memory type is Normal Non-shareable, Inner Write-Back Read-Write Allocate, Outer Write-Back Read-Write Allocate.

**Translation tables in ARMv8-A**

ARMv8-AARMv8-A 아키텍처는 다음과 같은 세 가지 변환 테이블 형식을 지원한다.

1. ARMv8-A AArch64 Long Descriptor format.
2. ARMv7-A Long Descriptor format such as the Large Physical Address Extension (LPAE) to the ARMv7-A architecture, found in, for example, the ARM Cortex-A15 processor.
3. ARMv7-A Short Descriptor format.


AArch32 상태에서는 기존 ARMv7-A long and short descriptor format을 사용하여 기존 guest os 및 기존 application 코드를 수정하지 않고 실행할 수 있다. ARMv7-A short descriptor는 EL0 및 EL1 1 단계 변환에서만 사용할 수 있다. 따라서 hyperviosr 또는 secure monitor code에서 사용할 수 없다.


AArch64 실행 상태에서 항상 ARMv8-A long descriptor format을 사용한다. ARMv7-A long descriptor format 동일한 64 long descriptor format을 사용하지만 일부 차이가 있다. level 1 테이블과 동일한 descriptor format을 사용하는 level 0 table index가 도입되었고, 최대 48비트 input 및 output address에 대한 지원이 추가되었다. input virtual address는 64 비트 레지스터에서 가져오지만, 아키텍처가 full 64 bit addressing을 지원하지 않으므로 주소의 비트 63:48은 모두 동일해야한다. 즉 [63:48]비트는 0 또는 1이거나 VA 태그 지정에 상위 8비트를 사용한다.


AArch64는 세 가지 다른 translation granule을 지원한다. granule은 translation table의 가장 낮은 수준에서 block size를 정의하고 사용 중인 translation table의 크기를 제어한다. 더 lager granule은 필요한 page table 수를 줄여 주며 하이퍼 바이저를 사용하여 가상화를 제공하는 시스템에서 중요한 고려 사항이 될 수 있다.


지원되는 granule의 크기는 4KB, 16KB, 64KB이다. 시스템 레지스터 ID_AA64MMFR0_EL1을 읽어 지원되는 크기를 확인할 수 있다. Cortex-A53은 세 가지 크기를 모두 지원하지만, Cortex-A57과 같은 일부 프로세서의 초기버전은 16KB granule을 지원하지 않는다. 각각 translation table의 크기는 Translation Control Register (TCR_EL1)에서 구성할 수 있다.

**AArch64 descriptor format**

level 0부터 level 3까지 모든 table level에서 descriptor format을 사용할 수 있습니다. level 0 descriptor는 level 1 table의 주소만 확인할 수 있습니다. level 3 descriptor는 다른 테이블을 가리킬 수 없으며 block address만 출력할 수 있다. 따라서 level 3 table format은 다른 table과 다르다.

table descriptor type이 entry의 [1:0]에 따라 다음 중 하나를 나타낼 수 있다.
1. The address of a next level table, in which case memory can be further subdivided into smaller blocks.
2. The address of a variable sized block of memory.
3. Table entries, which can be marked Fault, or Invalid.

![Image Alt 텍스트](/assets/images/post/180930/image2.png)



**Effect of granule sizes on translation tables**

granule size는 translation table의 수와 크기에 영향을 줄 수 있다.

VA 입력 범위가 42비트로 제한된 경우 첫 번째 테이블 레벨(first level of table)을 생략할 수 있다. VA 범위의 크기에 따라 level이 훨씬 더 적을 수 있다. 4KB granule을 사용하는 경우 TTBCR이 낮은 주소에 1GB만 확장되도록 설정되면 level 0과 level 1은 필요하지 않으며 변환은 level 2에서 4KB page의 level 3으로 내려간다.

**4KB**

4KB 크기의 granule을 사용하면 4단계 look-up 프로세스를 사용할 수 있다. 48bit 주소에는 레벨당 9개의 address bit(각 512 entry)가 있으며, 최종 12 비트는 original address에서 직접 오는 4kB 내의 바이트를 선택한다(?).


Virtual Address[47:39]를 512 entry를 가진 L0 테이블에 넣는다. 이러한 각 table entry는 512GB 범위에 걸쳐 있으며 L1 테이블을 가리킨다. [38:30]은 L1 table 내에서, 엔트리를 선택하는 인덱스로서 사용되며, 각 entry는 1GB 블록 또는 L2 테이블을 가리킨다. [29:21]은 L2 table 내에서 인덱스로 사용되며, 각 항목은 2MB 블록 또는 next table level을 가리킨다.[20:12]는 last level의 인덱스이며, 각 entry는 4KB block을 가리킨다.

![Image Alt 텍스트](/assets/images/post/180930/image3.png)

**16KB**

16KB 크기의 granule을 사용하면 4단계 look-up 프로세스를 사용할 수 있다. 48bit 주소에는 레벨당 11개의 address bit(각 2048 entry)가 있으며, 최종 14 비트는 original address에서 직접 오는 4kB 내의 바이트를 선택한다(?). level 0 table에는 두 개의 entry만 포함된다. Virtual Address의 비트[47]은 L0테이블에서 descriptor를 선택하기 위해 사용된다. table entry는 128TB 범위에 걸쳐 있으며 L1 table을 가리킨다. L1 table(2048 entry)에서 Virtual Address의 [46:36]비트가 entry를 선택하고, entry는 L2 table을 가리킨다. L2 table(2048 entry) Virtual Address의 [35:25]비트가 entry를 선택하고, entry는 32MB블록 또는 next table level을 가리킨다. 최종 translation stage에서 [24:14]는 last level의 index가 되며, 16KB block을 가리킨다.

![Image Alt 텍스트](/assets/images/post/180930/image4.png)

**64KB**

64KB 크기의 granule을 사용하면 3단계 look-up 프로세스를 사용할 수 있다. level 1 table에는 64개의 entry만 포함된다. Virtual Address의 [47:42]비트를 사용해 L1 table에서 descriptor를 선택한다. 각 테이블 항목은 4TB 범위를 가지며, L2 테이블을 가리킨다. L2 table(8192 entry)에서 Virtual Address의 [41:29]비트가 entry를 선택하고, entry는 512MB block 또는 L3 table을 가리킨다.  최종 변환 단계에서 [28:16]비트를 L3테이블의 index로 사용하며, entry는 64KB block을 가리킨다.

![Image Alt 텍스트](/assets/images/post/180930/image5.png)

**Cache configuration**

MMU는 translation table과 translation register를 사용하여 cacheable과 memory location을 제어한다. MMU는 cache policy, memory attributes, access permission을 제어하고 Virtual-Physical Address translation을 제공한다.

![Image Alt 텍스트](/assets/images/post/180930/image6.png)

**Cache policies**
MMU translation table은 메모리 시스템 내의 각 블록에 대한 캐시 정책도 정의한다. normal로 정의된 메모리 영역은 cacheable 또는 non-cacheable로 표시 될 수 있다. translation table entry의 비트 [4:2]는 MAIR (Memory Attribute Indirection Register)에있는 8 개의 memory attribute encoding 중 하나를 참조한다. memory attribute encoding은 해당 메모리에 액세스 할 때 사용할 cache policiy를 지정한다. 이것은 프로세서에 대한 힌트이며 특정 구현에서 모든 캐시 정책이 지원되고 캐시 데이터가 일관된 것으로 간주되는지 여부는 "IMPLEMENTATION DEFINED"이다. 메모리 영역은 shareability property로 정의 될 수 있다.