1.发送端设置时钟是否连续，若为连续，则接收端必须先准备好，才能够正确接收数据；若为不连续，发送端可以先启动，接收端随时可以接收到数据。
2.接收端PCLK需要连接在FPGA的全局时钟；发送端的PCLK不做要求。
3.发送端应采用PCLK的下降沿送数据，接收端根据寄存器配置进行正确接收。
