/***************************************************************************
 *     Copyright (c) 1999-2012, Broadcom Corporation
 *     All Rights Reserved
 *     Confidential Property of Broadcom Corporation
 *
 *
 * THIS SOFTWARE MAY ONLY BE USED SUBJECT TO AN EXECUTED SOFTWARE LICENSE
 * AGREEMENT  BETWEEN THE USER AND BROADCOM.  YOU HAVE NO RIGHT TO USE OR
 * EXPLOIT THIS MATERIAL EXCEPT SUBJECT TO THE TERMS OF SUCH AN AGREEMENT.
 *
 * $brcm_Workfile: bchp_sid_arc.h $
 * $brcm_Revision: Hydra_Software_Devel/1 $
 * $brcm_Date: 2/28/12 6:09p $
 *
 * Module Description:
 *                     DO NOT EDIT THIS FILE DIRECTLY
 *
 * This module was generated magically with RDB from a source description
 * file. You must edit the source file for changes to be made to this file.
 *
 *
 * Date:           Generated on         Tue Feb 28 11:03:20 2012
 *                 MD5 Checksum         d41d8cd98f00b204e9800998ecf8427e
 *
 * Compiled with:  RDB Utility          combo_header.pl
 *                 RDB Parser           3.0
 *                 unknown              unknown
 *                 Perl Interpreter     5.008008
 *                 Operating System     linux
 *
 * Revision History:
 *
 * $brcm_Log: /magnum/basemodules/chp/7435/rdb/b0/bchp_sid_arc.h $
 * 
 * Hydra_Software_Devel/1   2/28/12 6:09p tdo
 * SW7435-40: Need 7435B0 public/central RDB (magnum) headers checked into
 * clearcase
 *
 ***************************************************************************/

#ifndef BCHP_SID_ARC_H__
#define BCHP_SID_ARC_H__

/***************************************************************************
 *SID_ARC - ARC
 ***************************************************************************/
#define BCHP_SID_ARC_HST2CPU_MBX                 0x00bc0f00 /* Host to CPU Mailbox */
#define BCHP_SID_ARC_CPU2HST_MBX                 0x00bc0f04 /* CPU to Host Mailbox */
#define BCHP_SID_ARC_MBX_STAT                    0x00bc0f08 /* Mailbox Status */
#define BCHP_SID_ARC_CPU_INST_BASE               0x00bc0f0c /* CPU Instruction Base */
#define BCHP_SID_ARC_CPU_INT_ENA                 0x00bc0f10 /* CPU Interrupt Enable */
#define BCHP_SID_ARC_CPU_INT_STAT                0x00bc0f14 /* CPU Interrupt Status */
#define BCHP_SID_ARC_HST2CPU_STAT                0x00bc0f18 /* Host to CPU Status */
#define BCHP_SID_ARC_CPU2HST_STAT                0x00bc0f1c /* CPU to Host Status */
#define BCHP_SID_ARC_CPU_INTGEN_SET              0x00bc0f20 /* CPU Interrupt Set */
#define BCHP_SID_ARC_CPU_INTGEN_CLR              0x00bc0f24 /* CPU Interrupt Clear */
#define BCHP_SID_ARC_CPU_ICACHE_MISS             0x00bc0f28 /* CPU Instruction Cache Miss */
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE           0x00bc0f2c /* CPU Interrupt Enable */
#define BCHP_SID_ARC_CPU_END_OF_CODE             0x00bc0f34 /* CPU Instruction End Addx */
#define BCHP_SID_ARC_REG_GLOBAL_IO_BASE          0x00bc0f38 /* CPU Global Base Addx */
#define BCHP_SID_ARC_REG_MEM_WINDOW_OFFSET       0x00bc0f3c /* CPU Memory Window Offset */

/***************************************************************************
 *HST2CPU_MBX - Host to CPU Mailbox
 ***************************************************************************/
/* SID_ARC :: HST2CPU_MBX :: VALUE [31:00] */
#define BCHP_SID_ARC_HST2CPU_MBX_VALUE_MASK                        0xffffffff
#define BCHP_SID_ARC_HST2CPU_MBX_VALUE_SHIFT                       0
#define BCHP_SID_ARC_HST2CPU_MBX_VALUE_DEFAULT                     0x00000000

/***************************************************************************
 *CPU2HST_MBX - CPU to Host Mailbox
 ***************************************************************************/
/* SID_ARC :: CPU2HST_MBX :: VALUE [31:00] */
#define BCHP_SID_ARC_CPU2HST_MBX_VALUE_MASK                        0xffffffff
#define BCHP_SID_ARC_CPU2HST_MBX_VALUE_SHIFT                       0
#define BCHP_SID_ARC_CPU2HST_MBX_VALUE_DEFAULT                     0x00000000

/***************************************************************************
 *MBX_STAT - Mailbox Status
 ***************************************************************************/
/* SID_ARC :: MBX_STAT :: reserved0 [31:02] */
#define BCHP_SID_ARC_MBX_STAT_reserved0_MASK                       0xfffffffc
#define BCHP_SID_ARC_MBX_STAT_reserved0_SHIFT                      2

/* SID_ARC :: MBX_STAT :: C2H [01:01] */
#define BCHP_SID_ARC_MBX_STAT_C2H_MASK                             0x00000002
#define BCHP_SID_ARC_MBX_STAT_C2H_SHIFT                            1
#define BCHP_SID_ARC_MBX_STAT_C2H_DEFAULT                          0x00000000

/* SID_ARC :: MBX_STAT :: H2C [00:00] */
#define BCHP_SID_ARC_MBX_STAT_H2C_MASK                             0x00000001
#define BCHP_SID_ARC_MBX_STAT_H2C_SHIFT                            0
#define BCHP_SID_ARC_MBX_STAT_H2C_DEFAULT                          0x00000000

/***************************************************************************
 *CPU_INST_BASE - CPU Instruction Base
 ***************************************************************************/
/* SID_ARC :: CPU_INST_BASE :: BASE_ADDX [31:10] */
#define BCHP_SID_ARC_CPU_INST_BASE_BASE_ADDX_MASK                  0xfffffc00
#define BCHP_SID_ARC_CPU_INST_BASE_BASE_ADDX_SHIFT                 10
#define BCHP_SID_ARC_CPU_INST_BASE_BASE_ADDX_DEFAULT               0x00000000

/* SID_ARC :: CPU_INST_BASE :: reserved0 [09:00] */
#define BCHP_SID_ARC_CPU_INST_BASE_reserved0_MASK                  0x000003ff
#define BCHP_SID_ARC_CPU_INST_BASE_reserved0_SHIFT                 0

/***************************************************************************
 *CPU_INT_ENA - CPU Interrupt Enable
 ***************************************************************************/
/* SID_ARC :: CPU_INT_ENA :: MBX [31:31] */
#define BCHP_SID_ARC_CPU_INT_ENA_MBX_MASK                          0x80000000
#define BCHP_SID_ARC_CPU_INT_ENA_MBX_SHIFT                         31
#define BCHP_SID_ARC_CPU_INT_ENA_MBX_DEFAULT                       0x00000000

/* SID_ARC :: CPU_INT_ENA :: UNDEF [30:24] */
#define BCHP_SID_ARC_CPU_INT_ENA_UNDEF_MASK                        0x7f000000
#define BCHP_SID_ARC_CPU_INT_ENA_UNDEF_SHIFT                       24
#define BCHP_SID_ARC_CPU_INT_ENA_UNDEF_DEFAULT                     0x00000000

/* SID_ARC :: CPU_INT_ENA :: COM7 [23:23] */
#define BCHP_SID_ARC_CPU_INT_ENA_COM7_MASK                         0x00800000
#define BCHP_SID_ARC_CPU_INT_ENA_COM7_SHIFT                        23
#define BCHP_SID_ARC_CPU_INT_ENA_COM7_DEFAULT                      0x00000000

/* SID_ARC :: CPU_INT_ENA :: COM6 [22:22] */
#define BCHP_SID_ARC_CPU_INT_ENA_COM6_MASK                         0x00400000
#define BCHP_SID_ARC_CPU_INT_ENA_COM6_SHIFT                        22
#define BCHP_SID_ARC_CPU_INT_ENA_COM6_DEFAULT                      0x00000000

/* SID_ARC :: CPU_INT_ENA :: COM5 [21:21] */
#define BCHP_SID_ARC_CPU_INT_ENA_COM5_MASK                         0x00200000
#define BCHP_SID_ARC_CPU_INT_ENA_COM5_SHIFT                        21
#define BCHP_SID_ARC_CPU_INT_ENA_COM5_DEFAULT                      0x00000000

/* SID_ARC :: CPU_INT_ENA :: COM4 [20:20] */
#define BCHP_SID_ARC_CPU_INT_ENA_COM4_MASK                         0x00100000
#define BCHP_SID_ARC_CPU_INT_ENA_COM4_SHIFT                        20
#define BCHP_SID_ARC_CPU_INT_ENA_COM4_DEFAULT                      0x00000000

/* SID_ARC :: CPU_INT_ENA :: COM3 [19:19] */
#define BCHP_SID_ARC_CPU_INT_ENA_COM3_MASK                         0x00080000
#define BCHP_SID_ARC_CPU_INT_ENA_COM3_SHIFT                        19
#define BCHP_SID_ARC_CPU_INT_ENA_COM3_DEFAULT                      0x00000000

/* SID_ARC :: CPU_INT_ENA :: COM2 [18:18] */
#define BCHP_SID_ARC_CPU_INT_ENA_COM2_MASK                         0x00040000
#define BCHP_SID_ARC_CPU_INT_ENA_COM2_SHIFT                        18
#define BCHP_SID_ARC_CPU_INT_ENA_COM2_DEFAULT                      0x00000000

/* SID_ARC :: CPU_INT_ENA :: COM1 [17:17] */
#define BCHP_SID_ARC_CPU_INT_ENA_COM1_MASK                         0x00020000
#define BCHP_SID_ARC_CPU_INT_ENA_COM1_SHIFT                        17
#define BCHP_SID_ARC_CPU_INT_ENA_COM1_DEFAULT                      0x00000000

/* SID_ARC :: CPU_INT_ENA :: COM0 [16:16] */
#define BCHP_SID_ARC_CPU_INT_ENA_COM0_MASK                         0x00010000
#define BCHP_SID_ARC_CPU_INT_ENA_COM0_SHIFT                        16
#define BCHP_SID_ARC_CPU_INT_ENA_COM0_DEFAULT                      0x00000000

/* SID_ARC :: CPU_INT_ENA :: HW7 [15:15] */
#define BCHP_SID_ARC_CPU_INT_ENA_HW7_MASK                          0x00008000
#define BCHP_SID_ARC_CPU_INT_ENA_HW7_SHIFT                         15
#define BCHP_SID_ARC_CPU_INT_ENA_HW7_DEFAULT                       0x00000000

/* SID_ARC :: CPU_INT_ENA :: HW6 [14:14] */
#define BCHP_SID_ARC_CPU_INT_ENA_HW6_MASK                          0x00004000
#define BCHP_SID_ARC_CPU_INT_ENA_HW6_SHIFT                         14
#define BCHP_SID_ARC_CPU_INT_ENA_HW6_DEFAULT                       0x00000000

/* SID_ARC :: CPU_INT_ENA :: HW5 [13:13] */
#define BCHP_SID_ARC_CPU_INT_ENA_HW5_MASK                          0x00002000
#define BCHP_SID_ARC_CPU_INT_ENA_HW5_SHIFT                         13
#define BCHP_SID_ARC_CPU_INT_ENA_HW5_DEFAULT                       0x00000000

/* SID_ARC :: CPU_INT_ENA :: HW4 [12:12] */
#define BCHP_SID_ARC_CPU_INT_ENA_HW4_MASK                          0x00001000
#define BCHP_SID_ARC_CPU_INT_ENA_HW4_SHIFT                         12
#define BCHP_SID_ARC_CPU_INT_ENA_HW4_DEFAULT                       0x00000000

/* SID_ARC :: CPU_INT_ENA :: HW3 [11:11] */
#define BCHP_SID_ARC_CPU_INT_ENA_HW3_MASK                          0x00000800
#define BCHP_SID_ARC_CPU_INT_ENA_HW3_SHIFT                         11
#define BCHP_SID_ARC_CPU_INT_ENA_HW3_DEFAULT                       0x00000000

/* SID_ARC :: CPU_INT_ENA :: HW2 [10:10] */
#define BCHP_SID_ARC_CPU_INT_ENA_HW2_MASK                          0x00000400
#define BCHP_SID_ARC_CPU_INT_ENA_HW2_SHIFT                         10
#define BCHP_SID_ARC_CPU_INT_ENA_HW2_DEFAULT                       0x00000000

/* SID_ARC :: CPU_INT_ENA :: HW1 [09:09] */
#define BCHP_SID_ARC_CPU_INT_ENA_HW1_MASK                          0x00000200
#define BCHP_SID_ARC_CPU_INT_ENA_HW1_SHIFT                         9
#define BCHP_SID_ARC_CPU_INT_ENA_HW1_DEFAULT                       0x00000000

/* SID_ARC :: CPU_INT_ENA :: HW0 [08:08] */
#define BCHP_SID_ARC_CPU_INT_ENA_HW0_MASK                          0x00000100
#define BCHP_SID_ARC_CPU_INT_ENA_HW0_SHIFT                         8
#define BCHP_SID_ARC_CPU_INT_ENA_HW0_DEFAULT                       0x00000000

/* SID_ARC :: CPU_INT_ENA :: DB7 [07:07] */
#define BCHP_SID_ARC_CPU_INT_ENA_DB7_MASK                          0x00000080
#define BCHP_SID_ARC_CPU_INT_ENA_DB7_SHIFT                         7
#define BCHP_SID_ARC_CPU_INT_ENA_DB7_DEFAULT                       0x00000000

/* SID_ARC :: CPU_INT_ENA :: DB6 [06:06] */
#define BCHP_SID_ARC_CPU_INT_ENA_DB6_MASK                          0x00000040
#define BCHP_SID_ARC_CPU_INT_ENA_DB6_SHIFT                         6
#define BCHP_SID_ARC_CPU_INT_ENA_DB6_DEFAULT                       0x00000000

/* SID_ARC :: CPU_INT_ENA :: DB5 [05:05] */
#define BCHP_SID_ARC_CPU_INT_ENA_DB5_MASK                          0x00000020
#define BCHP_SID_ARC_CPU_INT_ENA_DB5_SHIFT                         5
#define BCHP_SID_ARC_CPU_INT_ENA_DB5_DEFAULT                       0x00000000

/* SID_ARC :: CPU_INT_ENA :: DB4 [04:04] */
#define BCHP_SID_ARC_CPU_INT_ENA_DB4_MASK                          0x00000010
#define BCHP_SID_ARC_CPU_INT_ENA_DB4_SHIFT                         4
#define BCHP_SID_ARC_CPU_INT_ENA_DB4_DEFAULT                       0x00000000

/* SID_ARC :: CPU_INT_ENA :: DB3 [03:03] */
#define BCHP_SID_ARC_CPU_INT_ENA_DB3_MASK                          0x00000008
#define BCHP_SID_ARC_CPU_INT_ENA_DB3_SHIFT                         3
#define BCHP_SID_ARC_CPU_INT_ENA_DB3_DEFAULT                       0x00000000

/* SID_ARC :: CPU_INT_ENA :: DB2 [02:02] */
#define BCHP_SID_ARC_CPU_INT_ENA_DB2_MASK                          0x00000004
#define BCHP_SID_ARC_CPU_INT_ENA_DB2_SHIFT                         2
#define BCHP_SID_ARC_CPU_INT_ENA_DB2_DEFAULT                       0x00000000

/* SID_ARC :: CPU_INT_ENA :: DB1 [01:01] */
#define BCHP_SID_ARC_CPU_INT_ENA_DB1_MASK                          0x00000002
#define BCHP_SID_ARC_CPU_INT_ENA_DB1_SHIFT                         1
#define BCHP_SID_ARC_CPU_INT_ENA_DB1_DEFAULT                       0x00000000

/* SID_ARC :: CPU_INT_ENA :: DB0 [00:00] */
#define BCHP_SID_ARC_CPU_INT_ENA_DB0_MASK                          0x00000001
#define BCHP_SID_ARC_CPU_INT_ENA_DB0_SHIFT                         0
#define BCHP_SID_ARC_CPU_INT_ENA_DB0_DEFAULT                       0x00000000

/***************************************************************************
 *CPU_INT_STAT - CPU Interrupt Status
 ***************************************************************************/
/* SID_ARC :: CPU_INT_STAT :: MBX [31:31] */
#define BCHP_SID_ARC_CPU_INT_STAT_MBX_MASK                         0x80000000
#define BCHP_SID_ARC_CPU_INT_STAT_MBX_SHIFT                        31
#define BCHP_SID_ARC_CPU_INT_STAT_MBX_DEFAULT                      0x00000000

/* SID_ARC :: CPU_INT_STAT :: reserved0 [30:24] */
#define BCHP_SID_ARC_CPU_INT_STAT_reserved0_MASK                   0x7f000000
#define BCHP_SID_ARC_CPU_INT_STAT_reserved0_SHIFT                  24

/* SID_ARC :: CPU_INT_STAT :: COM7 [23:23] */
#define BCHP_SID_ARC_CPU_INT_STAT_COM7_MASK                        0x00800000
#define BCHP_SID_ARC_CPU_INT_STAT_COM7_SHIFT                       23
#define BCHP_SID_ARC_CPU_INT_STAT_COM7_DEFAULT                     0x00000000

/* SID_ARC :: CPU_INT_STAT :: COM6 [22:22] */
#define BCHP_SID_ARC_CPU_INT_STAT_COM6_MASK                        0x00400000
#define BCHP_SID_ARC_CPU_INT_STAT_COM6_SHIFT                       22
#define BCHP_SID_ARC_CPU_INT_STAT_COM6_DEFAULT                     0x00000000

/* SID_ARC :: CPU_INT_STAT :: COM5 [21:21] */
#define BCHP_SID_ARC_CPU_INT_STAT_COM5_MASK                        0x00200000
#define BCHP_SID_ARC_CPU_INT_STAT_COM5_SHIFT                       21
#define BCHP_SID_ARC_CPU_INT_STAT_COM5_DEFAULT                     0x00000000

/* SID_ARC :: CPU_INT_STAT :: COM4 [20:20] */
#define BCHP_SID_ARC_CPU_INT_STAT_COM4_MASK                        0x00100000
#define BCHP_SID_ARC_CPU_INT_STAT_COM4_SHIFT                       20
#define BCHP_SID_ARC_CPU_INT_STAT_COM4_DEFAULT                     0x00000000

/* SID_ARC :: CPU_INT_STAT :: COM3 [19:19] */
#define BCHP_SID_ARC_CPU_INT_STAT_COM3_MASK                        0x00080000
#define BCHP_SID_ARC_CPU_INT_STAT_COM3_SHIFT                       19
#define BCHP_SID_ARC_CPU_INT_STAT_COM3_DEFAULT                     0x00000000

/* SID_ARC :: CPU_INT_STAT :: COM2 [18:18] */
#define BCHP_SID_ARC_CPU_INT_STAT_COM2_MASK                        0x00040000
#define BCHP_SID_ARC_CPU_INT_STAT_COM2_SHIFT                       18
#define BCHP_SID_ARC_CPU_INT_STAT_COM2_DEFAULT                     0x00000000

/* SID_ARC :: CPU_INT_STAT :: COM1 [17:17] */
#define BCHP_SID_ARC_CPU_INT_STAT_COM1_MASK                        0x00020000
#define BCHP_SID_ARC_CPU_INT_STAT_COM1_SHIFT                       17
#define BCHP_SID_ARC_CPU_INT_STAT_COM1_DEFAULT                     0x00000000

/* SID_ARC :: CPU_INT_STAT :: COM0 [16:16] */
#define BCHP_SID_ARC_CPU_INT_STAT_COM0_MASK                        0x00010000
#define BCHP_SID_ARC_CPU_INT_STAT_COM0_SHIFT                       16
#define BCHP_SID_ARC_CPU_INT_STAT_COM0_DEFAULT                     0x00000000

/* SID_ARC :: CPU_INT_STAT :: HW7 [15:15] */
#define BCHP_SID_ARC_CPU_INT_STAT_HW7_MASK                         0x00008000
#define BCHP_SID_ARC_CPU_INT_STAT_HW7_SHIFT                        15
#define BCHP_SID_ARC_CPU_INT_STAT_HW7_DEFAULT                      0x00000000

/* SID_ARC :: CPU_INT_STAT :: HW6 [14:14] */
#define BCHP_SID_ARC_CPU_INT_STAT_HW6_MASK                         0x00004000
#define BCHP_SID_ARC_CPU_INT_STAT_HW6_SHIFT                        14
#define BCHP_SID_ARC_CPU_INT_STAT_HW6_DEFAULT                      0x00000000

/* SID_ARC :: CPU_INT_STAT :: HW5 [13:13] */
#define BCHP_SID_ARC_CPU_INT_STAT_HW5_MASK                         0x00002000
#define BCHP_SID_ARC_CPU_INT_STAT_HW5_SHIFT                        13
#define BCHP_SID_ARC_CPU_INT_STAT_HW5_DEFAULT                      0x00000000

/* SID_ARC :: CPU_INT_STAT :: HW4 [12:12] */
#define BCHP_SID_ARC_CPU_INT_STAT_HW4_MASK                         0x00001000
#define BCHP_SID_ARC_CPU_INT_STAT_HW4_SHIFT                        12
#define BCHP_SID_ARC_CPU_INT_STAT_HW4_DEFAULT                      0x00000000

/* SID_ARC :: CPU_INT_STAT :: HW3 [11:11] */
#define BCHP_SID_ARC_CPU_INT_STAT_HW3_MASK                         0x00000800
#define BCHP_SID_ARC_CPU_INT_STAT_HW3_SHIFT                        11
#define BCHP_SID_ARC_CPU_INT_STAT_HW3_DEFAULT                      0x00000000

/* SID_ARC :: CPU_INT_STAT :: HW2 [10:10] */
#define BCHP_SID_ARC_CPU_INT_STAT_HW2_MASK                         0x00000400
#define BCHP_SID_ARC_CPU_INT_STAT_HW2_SHIFT                        10
#define BCHP_SID_ARC_CPU_INT_STAT_HW2_DEFAULT                      0x00000000

/* SID_ARC :: CPU_INT_STAT :: HW1 [09:09] */
#define BCHP_SID_ARC_CPU_INT_STAT_HW1_MASK                         0x00000200
#define BCHP_SID_ARC_CPU_INT_STAT_HW1_SHIFT                        9
#define BCHP_SID_ARC_CPU_INT_STAT_HW1_DEFAULT                      0x00000000

/* SID_ARC :: CPU_INT_STAT :: HW0 [08:08] */
#define BCHP_SID_ARC_CPU_INT_STAT_HW0_MASK                         0x00000100
#define BCHP_SID_ARC_CPU_INT_STAT_HW0_SHIFT                        8
#define BCHP_SID_ARC_CPU_INT_STAT_HW0_DEFAULT                      0x00000000

/* SID_ARC :: CPU_INT_STAT :: DB7 [07:07] */
#define BCHP_SID_ARC_CPU_INT_STAT_DB7_MASK                         0x00000080
#define BCHP_SID_ARC_CPU_INT_STAT_DB7_SHIFT                        7
#define BCHP_SID_ARC_CPU_INT_STAT_DB7_DEFAULT                      0x00000000

/* SID_ARC :: CPU_INT_STAT :: DB6 [06:06] */
#define BCHP_SID_ARC_CPU_INT_STAT_DB6_MASK                         0x00000040
#define BCHP_SID_ARC_CPU_INT_STAT_DB6_SHIFT                        6
#define BCHP_SID_ARC_CPU_INT_STAT_DB6_DEFAULT                      0x00000000

/* SID_ARC :: CPU_INT_STAT :: DB5 [05:05] */
#define BCHP_SID_ARC_CPU_INT_STAT_DB5_MASK                         0x00000020
#define BCHP_SID_ARC_CPU_INT_STAT_DB5_SHIFT                        5
#define BCHP_SID_ARC_CPU_INT_STAT_DB5_DEFAULT                      0x00000000

/* SID_ARC :: CPU_INT_STAT :: DB4 [04:04] */
#define BCHP_SID_ARC_CPU_INT_STAT_DB4_MASK                         0x00000010
#define BCHP_SID_ARC_CPU_INT_STAT_DB4_SHIFT                        4
#define BCHP_SID_ARC_CPU_INT_STAT_DB4_DEFAULT                      0x00000000

/* SID_ARC :: CPU_INT_STAT :: DB3 [03:03] */
#define BCHP_SID_ARC_CPU_INT_STAT_DB3_MASK                         0x00000008
#define BCHP_SID_ARC_CPU_INT_STAT_DB3_SHIFT                        3
#define BCHP_SID_ARC_CPU_INT_STAT_DB3_DEFAULT                      0x00000000

/* SID_ARC :: CPU_INT_STAT :: DB2 [02:02] */
#define BCHP_SID_ARC_CPU_INT_STAT_DB2_MASK                         0x00000004
#define BCHP_SID_ARC_CPU_INT_STAT_DB2_SHIFT                        2
#define BCHP_SID_ARC_CPU_INT_STAT_DB2_DEFAULT                      0x00000000

/* SID_ARC :: CPU_INT_STAT :: DB1 [01:01] */
#define BCHP_SID_ARC_CPU_INT_STAT_DB1_MASK                         0x00000002
#define BCHP_SID_ARC_CPU_INT_STAT_DB1_SHIFT                        1
#define BCHP_SID_ARC_CPU_INT_STAT_DB1_DEFAULT                      0x00000000

/* SID_ARC :: CPU_INT_STAT :: DB0 [00:00] */
#define BCHP_SID_ARC_CPU_INT_STAT_DB0_MASK                         0x00000001
#define BCHP_SID_ARC_CPU_INT_STAT_DB0_SHIFT                        0
#define BCHP_SID_ARC_CPU_INT_STAT_DB0_DEFAULT                      0x00000000

/***************************************************************************
 *HST2CPU_STAT - Host to CPU Status
 ***************************************************************************/
/* SID_ARC :: HST2CPU_STAT :: VALUE [31:00] */
#define BCHP_SID_ARC_HST2CPU_STAT_VALUE_MASK                       0xffffffff
#define BCHP_SID_ARC_HST2CPU_STAT_VALUE_SHIFT                      0
#define BCHP_SID_ARC_HST2CPU_STAT_VALUE_DEFAULT                    0x00000000

/***************************************************************************
 *CPU2HST_STAT - CPU to Host Status
 ***************************************************************************/
/* SID_ARC :: CPU2HST_STAT :: VALUE [31:00] */
#define BCHP_SID_ARC_CPU2HST_STAT_VALUE_MASK                       0xffffffff
#define BCHP_SID_ARC_CPU2HST_STAT_VALUE_SHIFT                      0
#define BCHP_SID_ARC_CPU2HST_STAT_VALUE_DEFAULT                    0x00000000

/***************************************************************************
 *CPU_INTGEN_SET - CPU Interrupt Set
 ***************************************************************************/
/* SID_ARC :: CPU_INTGEN_SET :: CPU_2_HST [31:31] */
#define BCHP_SID_ARC_CPU_INTGEN_SET_CPU_2_HST_MASK                 0x80000000
#define BCHP_SID_ARC_CPU_INTGEN_SET_CPU_2_HST_SHIFT                31
#define BCHP_SID_ARC_CPU_INTGEN_SET_CPU_2_HST_DEFAULT              0x00000000

/* SID_ARC :: CPU_INTGEN_SET :: reserved0 [30:16] */
#define BCHP_SID_ARC_CPU_INTGEN_SET_reserved0_MASK                 0x7fff0000
#define BCHP_SID_ARC_CPU_INTGEN_SET_reserved0_SHIFT                16

/* SID_ARC :: CPU_INTGEN_SET :: INT_15 [15:15] */
#define BCHP_SID_ARC_CPU_INTGEN_SET_INT_15_MASK                    0x00008000
#define BCHP_SID_ARC_CPU_INTGEN_SET_INT_15_SHIFT                   15
#define BCHP_SID_ARC_CPU_INTGEN_SET_INT_15_DEFAULT                 0x00000000

/* SID_ARC :: CPU_INTGEN_SET :: INT_14 [14:14] */
#define BCHP_SID_ARC_CPU_INTGEN_SET_INT_14_MASK                    0x00004000
#define BCHP_SID_ARC_CPU_INTGEN_SET_INT_14_SHIFT                   14
#define BCHP_SID_ARC_CPU_INTGEN_SET_INT_14_DEFAULT                 0x00000000

/* SID_ARC :: CPU_INTGEN_SET :: INT_13 [13:13] */
#define BCHP_SID_ARC_CPU_INTGEN_SET_INT_13_MASK                    0x00002000
#define BCHP_SID_ARC_CPU_INTGEN_SET_INT_13_SHIFT                   13
#define BCHP_SID_ARC_CPU_INTGEN_SET_INT_13_DEFAULT                 0x00000000

/* SID_ARC :: CPU_INTGEN_SET :: INT_12 [12:12] */
#define BCHP_SID_ARC_CPU_INTGEN_SET_INT_12_MASK                    0x00001000
#define BCHP_SID_ARC_CPU_INTGEN_SET_INT_12_SHIFT                   12
#define BCHP_SID_ARC_CPU_INTGEN_SET_INT_12_DEFAULT                 0x00000000

/* SID_ARC :: CPU_INTGEN_SET :: INT_11 [11:11] */
#define BCHP_SID_ARC_CPU_INTGEN_SET_INT_11_MASK                    0x00000800
#define BCHP_SID_ARC_CPU_INTGEN_SET_INT_11_SHIFT                   11
#define BCHP_SID_ARC_CPU_INTGEN_SET_INT_11_DEFAULT                 0x00000000

/* SID_ARC :: CPU_INTGEN_SET :: INT_10 [10:10] */
#define BCHP_SID_ARC_CPU_INTGEN_SET_INT_10_MASK                    0x00000400
#define BCHP_SID_ARC_CPU_INTGEN_SET_INT_10_SHIFT                   10
#define BCHP_SID_ARC_CPU_INTGEN_SET_INT_10_DEFAULT                 0x00000000

/* SID_ARC :: CPU_INTGEN_SET :: INT_09 [09:09] */
#define BCHP_SID_ARC_CPU_INTGEN_SET_INT_09_MASK                    0x00000200
#define BCHP_SID_ARC_CPU_INTGEN_SET_INT_09_SHIFT                   9
#define BCHP_SID_ARC_CPU_INTGEN_SET_INT_09_DEFAULT                 0x00000000

/* SID_ARC :: CPU_INTGEN_SET :: INT_08 [08:08] */
#define BCHP_SID_ARC_CPU_INTGEN_SET_INT_08_MASK                    0x00000100
#define BCHP_SID_ARC_CPU_INTGEN_SET_INT_08_SHIFT                   8
#define BCHP_SID_ARC_CPU_INTGEN_SET_INT_08_DEFAULT                 0x00000000

/* SID_ARC :: CPU_INTGEN_SET :: INT_07 [07:07] */
#define BCHP_SID_ARC_CPU_INTGEN_SET_INT_07_MASK                    0x00000080
#define BCHP_SID_ARC_CPU_INTGEN_SET_INT_07_SHIFT                   7
#define BCHP_SID_ARC_CPU_INTGEN_SET_INT_07_DEFAULT                 0x00000000

/* SID_ARC :: CPU_INTGEN_SET :: INT_06 [06:06] */
#define BCHP_SID_ARC_CPU_INTGEN_SET_INT_06_MASK                    0x00000040
#define BCHP_SID_ARC_CPU_INTGEN_SET_INT_06_SHIFT                   6
#define BCHP_SID_ARC_CPU_INTGEN_SET_INT_06_DEFAULT                 0x00000000

/* SID_ARC :: CPU_INTGEN_SET :: INT_05 [05:05] */
#define BCHP_SID_ARC_CPU_INTGEN_SET_INT_05_MASK                    0x00000020
#define BCHP_SID_ARC_CPU_INTGEN_SET_INT_05_SHIFT                   5
#define BCHP_SID_ARC_CPU_INTGEN_SET_INT_05_DEFAULT                 0x00000000

/* SID_ARC :: CPU_INTGEN_SET :: INT_04 [04:04] */
#define BCHP_SID_ARC_CPU_INTGEN_SET_INT_04_MASK                    0x00000010
#define BCHP_SID_ARC_CPU_INTGEN_SET_INT_04_SHIFT                   4
#define BCHP_SID_ARC_CPU_INTGEN_SET_INT_04_DEFAULT                 0x00000000

/* SID_ARC :: CPU_INTGEN_SET :: INT_03 [03:03] */
#define BCHP_SID_ARC_CPU_INTGEN_SET_INT_03_MASK                    0x00000008
#define BCHP_SID_ARC_CPU_INTGEN_SET_INT_03_SHIFT                   3
#define BCHP_SID_ARC_CPU_INTGEN_SET_INT_03_DEFAULT                 0x00000000

/* SID_ARC :: CPU_INTGEN_SET :: INT_02 [02:02] */
#define BCHP_SID_ARC_CPU_INTGEN_SET_INT_02_MASK                    0x00000004
#define BCHP_SID_ARC_CPU_INTGEN_SET_INT_02_SHIFT                   2
#define BCHP_SID_ARC_CPU_INTGEN_SET_INT_02_DEFAULT                 0x00000000

/* SID_ARC :: CPU_INTGEN_SET :: INT_01 [01:01] */
#define BCHP_SID_ARC_CPU_INTGEN_SET_INT_01_MASK                    0x00000002
#define BCHP_SID_ARC_CPU_INTGEN_SET_INT_01_SHIFT                   1
#define BCHP_SID_ARC_CPU_INTGEN_SET_INT_01_DEFAULT                 0x00000000

/* SID_ARC :: CPU_INTGEN_SET :: INT_00 [00:00] */
#define BCHP_SID_ARC_CPU_INTGEN_SET_INT_00_MASK                    0x00000001
#define BCHP_SID_ARC_CPU_INTGEN_SET_INT_00_SHIFT                   0
#define BCHP_SID_ARC_CPU_INTGEN_SET_INT_00_DEFAULT                 0x00000000

/***************************************************************************
 *CPU_INTGEN_CLR - CPU Interrupt Clear
 ***************************************************************************/
/* SID_ARC :: CPU_INTGEN_CLR :: CPU_2_HST [31:31] */
#define BCHP_SID_ARC_CPU_INTGEN_CLR_CPU_2_HST_MASK                 0x80000000
#define BCHP_SID_ARC_CPU_INTGEN_CLR_CPU_2_HST_SHIFT                31
#define BCHP_SID_ARC_CPU_INTGEN_CLR_CPU_2_HST_DEFAULT              0x00000000

/* SID_ARC :: CPU_INTGEN_CLR :: reserved0 [30:16] */
#define BCHP_SID_ARC_CPU_INTGEN_CLR_reserved0_MASK                 0x7fff0000
#define BCHP_SID_ARC_CPU_INTGEN_CLR_reserved0_SHIFT                16

/* SID_ARC :: CPU_INTGEN_CLR :: INT_15 [15:15] */
#define BCHP_SID_ARC_CPU_INTGEN_CLR_INT_15_MASK                    0x00008000
#define BCHP_SID_ARC_CPU_INTGEN_CLR_INT_15_SHIFT                   15
#define BCHP_SID_ARC_CPU_INTGEN_CLR_INT_15_DEFAULT                 0x00000000

/* SID_ARC :: CPU_INTGEN_CLR :: INT_14 [14:14] */
#define BCHP_SID_ARC_CPU_INTGEN_CLR_INT_14_MASK                    0x00004000
#define BCHP_SID_ARC_CPU_INTGEN_CLR_INT_14_SHIFT                   14
#define BCHP_SID_ARC_CPU_INTGEN_CLR_INT_14_DEFAULT                 0x00000000

/* SID_ARC :: CPU_INTGEN_CLR :: INT_13 [13:13] */
#define BCHP_SID_ARC_CPU_INTGEN_CLR_INT_13_MASK                    0x00002000
#define BCHP_SID_ARC_CPU_INTGEN_CLR_INT_13_SHIFT                   13
#define BCHP_SID_ARC_CPU_INTGEN_CLR_INT_13_DEFAULT                 0x00000000

/* SID_ARC :: CPU_INTGEN_CLR :: INT_12 [12:12] */
#define BCHP_SID_ARC_CPU_INTGEN_CLR_INT_12_MASK                    0x00001000
#define BCHP_SID_ARC_CPU_INTGEN_CLR_INT_12_SHIFT                   12
#define BCHP_SID_ARC_CPU_INTGEN_CLR_INT_12_DEFAULT                 0x00000000

/* SID_ARC :: CPU_INTGEN_CLR :: INT_11 [11:11] */
#define BCHP_SID_ARC_CPU_INTGEN_CLR_INT_11_MASK                    0x00000800
#define BCHP_SID_ARC_CPU_INTGEN_CLR_INT_11_SHIFT                   11
#define BCHP_SID_ARC_CPU_INTGEN_CLR_INT_11_DEFAULT                 0x00000000

/* SID_ARC :: CPU_INTGEN_CLR :: INT_10 [10:10] */
#define BCHP_SID_ARC_CPU_INTGEN_CLR_INT_10_MASK                    0x00000400
#define BCHP_SID_ARC_CPU_INTGEN_CLR_INT_10_SHIFT                   10
#define BCHP_SID_ARC_CPU_INTGEN_CLR_INT_10_DEFAULT                 0x00000000

/* SID_ARC :: CPU_INTGEN_CLR :: INT_09 [09:09] */
#define BCHP_SID_ARC_CPU_INTGEN_CLR_INT_09_MASK                    0x00000200
#define BCHP_SID_ARC_CPU_INTGEN_CLR_INT_09_SHIFT                   9
#define BCHP_SID_ARC_CPU_INTGEN_CLR_INT_09_DEFAULT                 0x00000000

/* SID_ARC :: CPU_INTGEN_CLR :: INT_08 [08:08] */
#define BCHP_SID_ARC_CPU_INTGEN_CLR_INT_08_MASK                    0x00000100
#define BCHP_SID_ARC_CPU_INTGEN_CLR_INT_08_SHIFT                   8
#define BCHP_SID_ARC_CPU_INTGEN_CLR_INT_08_DEFAULT                 0x00000000

/* SID_ARC :: CPU_INTGEN_CLR :: INT_07 [07:07] */
#define BCHP_SID_ARC_CPU_INTGEN_CLR_INT_07_MASK                    0x00000080
#define BCHP_SID_ARC_CPU_INTGEN_CLR_INT_07_SHIFT                   7
#define BCHP_SID_ARC_CPU_INTGEN_CLR_INT_07_DEFAULT                 0x00000000

/* SID_ARC :: CPU_INTGEN_CLR :: INT_06 [06:06] */
#define BCHP_SID_ARC_CPU_INTGEN_CLR_INT_06_MASK                    0x00000040
#define BCHP_SID_ARC_CPU_INTGEN_CLR_INT_06_SHIFT                   6
#define BCHP_SID_ARC_CPU_INTGEN_CLR_INT_06_DEFAULT                 0x00000000

/* SID_ARC :: CPU_INTGEN_CLR :: INT_05 [05:05] */
#define BCHP_SID_ARC_CPU_INTGEN_CLR_INT_05_MASK                    0x00000020
#define BCHP_SID_ARC_CPU_INTGEN_CLR_INT_05_SHIFT                   5
#define BCHP_SID_ARC_CPU_INTGEN_CLR_INT_05_DEFAULT                 0x00000000

/* SID_ARC :: CPU_INTGEN_CLR :: INT_04 [04:04] */
#define BCHP_SID_ARC_CPU_INTGEN_CLR_INT_04_MASK                    0x00000010
#define BCHP_SID_ARC_CPU_INTGEN_CLR_INT_04_SHIFT                   4
#define BCHP_SID_ARC_CPU_INTGEN_CLR_INT_04_DEFAULT                 0x00000000

/* SID_ARC :: CPU_INTGEN_CLR :: INT_03 [03:03] */
#define BCHP_SID_ARC_CPU_INTGEN_CLR_INT_03_MASK                    0x00000008
#define BCHP_SID_ARC_CPU_INTGEN_CLR_INT_03_SHIFT                   3
#define BCHP_SID_ARC_CPU_INTGEN_CLR_INT_03_DEFAULT                 0x00000000

/* SID_ARC :: CPU_INTGEN_CLR :: INT_02 [02:02] */
#define BCHP_SID_ARC_CPU_INTGEN_CLR_INT_02_MASK                    0x00000004
#define BCHP_SID_ARC_CPU_INTGEN_CLR_INT_02_SHIFT                   2
#define BCHP_SID_ARC_CPU_INTGEN_CLR_INT_02_DEFAULT                 0x00000000

/* SID_ARC :: CPU_INTGEN_CLR :: INT_01 [01:01] */
#define BCHP_SID_ARC_CPU_INTGEN_CLR_INT_01_MASK                    0x00000002
#define BCHP_SID_ARC_CPU_INTGEN_CLR_INT_01_SHIFT                   1
#define BCHP_SID_ARC_CPU_INTGEN_CLR_INT_01_DEFAULT                 0x00000000

/* SID_ARC :: CPU_INTGEN_CLR :: INT_00 [00:00] */
#define BCHP_SID_ARC_CPU_INTGEN_CLR_INT_00_MASK                    0x00000001
#define BCHP_SID_ARC_CPU_INTGEN_CLR_INT_00_SHIFT                   0
#define BCHP_SID_ARC_CPU_INTGEN_CLR_INT_00_DEFAULT                 0x00000000

/***************************************************************************
 *CPU_ICACHE_MISS - CPU Instruction Cache Miss
 ***************************************************************************/
/* SID_ARC :: CPU_ICACHE_MISS :: MISS [31:00] */
#define BCHP_SID_ARC_CPU_ICACHE_MISS_MISS_MASK                     0xffffffff
#define BCHP_SID_ARC_CPU_ICACHE_MISS_MISS_SHIFT                    0
#define BCHP_SID_ARC_CPU_ICACHE_MISS_MISS_DEFAULT                  0x00000000

/***************************************************************************
 *CPU_INTGEN_ENABLE - CPU Interrupt Enable
 ***************************************************************************/
/* SID_ARC :: CPU_INTGEN_ENABLE :: CPU_2_HST [31:31] */
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_CPU_2_HST_MASK              0x80000000
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_CPU_2_HST_SHIFT             31
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_CPU_2_HST_DEFAULT           0x00000001

/* SID_ARC :: CPU_INTGEN_ENABLE :: WATCHDOG_ENA [30:30] */
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_WATCHDOG_ENA_MASK           0x40000000
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_WATCHDOG_ENA_SHIFT          30
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_WATCHDOG_ENA_DEFAULT        0x00000001

/* SID_ARC :: CPU_INTGEN_ENABLE :: reserved0 [29:16] */
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_reserved0_MASK              0x3fff0000
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_reserved0_SHIFT             16

/* SID_ARC :: CPU_INTGEN_ENABLE :: INT_15 [15:15] */
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_INT_15_MASK                 0x00008000
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_INT_15_SHIFT                15
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_INT_15_DEFAULT              0x00000001

/* SID_ARC :: CPU_INTGEN_ENABLE :: INT_14 [14:14] */
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_INT_14_MASK                 0x00004000
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_INT_14_SHIFT                14
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_INT_14_DEFAULT              0x00000001

/* SID_ARC :: CPU_INTGEN_ENABLE :: INT_13 [13:13] */
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_INT_13_MASK                 0x00002000
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_INT_13_SHIFT                13
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_INT_13_DEFAULT              0x00000001

/* SID_ARC :: CPU_INTGEN_ENABLE :: INT_12 [12:12] */
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_INT_12_MASK                 0x00001000
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_INT_12_SHIFT                12
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_INT_12_DEFAULT              0x00000001

/* SID_ARC :: CPU_INTGEN_ENABLE :: INT_11 [11:11] */
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_INT_11_MASK                 0x00000800
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_INT_11_SHIFT                11
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_INT_11_DEFAULT              0x00000001

/* SID_ARC :: CPU_INTGEN_ENABLE :: INT_10 [10:10] */
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_INT_10_MASK                 0x00000400
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_INT_10_SHIFT                10
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_INT_10_DEFAULT              0x00000001

/* SID_ARC :: CPU_INTGEN_ENABLE :: INT_09 [09:09] */
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_INT_09_MASK                 0x00000200
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_INT_09_SHIFT                9
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_INT_09_DEFAULT              0x00000001

/* SID_ARC :: CPU_INTGEN_ENABLE :: INT_08 [08:08] */
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_INT_08_MASK                 0x00000100
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_INT_08_SHIFT                8
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_INT_08_DEFAULT              0x00000001

/* SID_ARC :: CPU_INTGEN_ENABLE :: INT_07 [07:07] */
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_INT_07_MASK                 0x00000080
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_INT_07_SHIFT                7
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_INT_07_DEFAULT              0x00000001

/* SID_ARC :: CPU_INTGEN_ENABLE :: INT_06 [06:06] */
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_INT_06_MASK                 0x00000040
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_INT_06_SHIFT                6
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_INT_06_DEFAULT              0x00000001

/* SID_ARC :: CPU_INTGEN_ENABLE :: INT_05 [05:05] */
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_INT_05_MASK                 0x00000020
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_INT_05_SHIFT                5
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_INT_05_DEFAULT              0x00000001

/* SID_ARC :: CPU_INTGEN_ENABLE :: INT_04 [04:04] */
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_INT_04_MASK                 0x00000010
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_INT_04_SHIFT                4
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_INT_04_DEFAULT              0x00000001

/* SID_ARC :: CPU_INTGEN_ENABLE :: INT_03 [03:03] */
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_INT_03_MASK                 0x00000008
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_INT_03_SHIFT                3
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_INT_03_DEFAULT              0x00000001

/* SID_ARC :: CPU_INTGEN_ENABLE :: INT_02 [02:02] */
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_INT_02_MASK                 0x00000004
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_INT_02_SHIFT                2
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_INT_02_DEFAULT              0x00000001

/* SID_ARC :: CPU_INTGEN_ENABLE :: INT_01 [01:01] */
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_INT_01_MASK                 0x00000002
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_INT_01_SHIFT                1
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_INT_01_DEFAULT              0x00000001

/* SID_ARC :: CPU_INTGEN_ENABLE :: INT_00 [00:00] */
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_INT_00_MASK                 0x00000001
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_INT_00_SHIFT                0
#define BCHP_SID_ARC_CPU_INTGEN_ENABLE_INT_00_DEFAULT              0x00000001

/***************************************************************************
 *CPU_END_OF_CODE - CPU Instruction End Addx
 ***************************************************************************/
/* SID_ARC :: CPU_END_OF_CODE :: END_OF_CODE [31:10] */
#define BCHP_SID_ARC_CPU_END_OF_CODE_END_OF_CODE_MASK              0xfffffc00
#define BCHP_SID_ARC_CPU_END_OF_CODE_END_OF_CODE_SHIFT             10
#define BCHP_SID_ARC_CPU_END_OF_CODE_END_OF_CODE_DEFAULT           0x00000000

/* SID_ARC :: CPU_END_OF_CODE :: reserved0 [09:00] */
#define BCHP_SID_ARC_CPU_END_OF_CODE_reserved0_MASK                0x000003ff
#define BCHP_SID_ARC_CPU_END_OF_CODE_reserved0_SHIFT               0

/***************************************************************************
 *REG_GLOBAL_IO_BASE - CPU Global Base Addx
 ***************************************************************************/
/* SID_ARC :: REG_GLOBAL_IO_BASE :: GLOBAL_IO_BASE [31:10] */
#define BCHP_SID_ARC_REG_GLOBAL_IO_BASE_GLOBAL_IO_BASE_MASK        0xfffffc00
#define BCHP_SID_ARC_REG_GLOBAL_IO_BASE_GLOBAL_IO_BASE_SHIFT       10
#define BCHP_SID_ARC_REG_GLOBAL_IO_BASE_GLOBAL_IO_BASE_DEFAULT     0x00000000

/* SID_ARC :: REG_GLOBAL_IO_BASE :: reserved0 [09:00] */
#define BCHP_SID_ARC_REG_GLOBAL_IO_BASE_reserved0_MASK             0x000003ff
#define BCHP_SID_ARC_REG_GLOBAL_IO_BASE_reserved0_SHIFT            0

/***************************************************************************
 *REG_MEM_WINDOW_OFFSET - CPU Memory Window Offset
 ***************************************************************************/
/* SID_ARC :: REG_MEM_WINDOW_OFFSET :: MEM_OFFSET [31:28] */
#define BCHP_SID_ARC_REG_MEM_WINDOW_OFFSET_MEM_OFFSET_MASK         0xf0000000
#define BCHP_SID_ARC_REG_MEM_WINDOW_OFFSET_MEM_OFFSET_SHIFT        28
#define BCHP_SID_ARC_REG_MEM_WINDOW_OFFSET_MEM_OFFSET_DEFAULT      0x00000000

/* SID_ARC :: REG_MEM_WINDOW_OFFSET :: reserved0 [27:00] */
#define BCHP_SID_ARC_REG_MEM_WINDOW_OFFSET_reserved0_MASK          0x0fffffff
#define BCHP_SID_ARC_REG_MEM_WINDOW_OFFSET_reserved0_SHIFT         0

#endif /* #ifndef BCHP_SID_ARC_H__ */

/* End of File */
