Analysis & Synthesis report for Account
Thu May  2 20:06:23 2024
Quartus Prime Version 22.1std.1 Build 917 02/14/2023 SC Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. User-Specified and Inferred Latches
  9. General Register Statistics
 10. Multiplexer Restructuring Statistics (Restructuring Performed)
 11. Post-Synthesis Netlist Statistics for Top Partition
 12. Elapsed Time Per Partition
 13. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                            ;
+------------------------------------+----------------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Thu May  2 20:06:23 2024              ;
; Quartus Prime Version              ; 22.1std.1 Build 917 02/14/2023 SC Standard Edition ;
; Revision Name                      ; Account                                            ;
; Top-level Entity Name              ; ATM                                                ;
; Family                             ; Cyclone IV E                                       ;
; Total logic elements               ; 1,514                                              ;
;     Total combinational functions  ; 802                                                ;
;     Dedicated logic registers      ; 723                                                ;
; Total registers                    ; 723                                                ;
; Total pins                         ; 51                                                 ;
; Total virtual pins                 ; 0                                                  ;
; Total memory bits                  ; 0                                                  ;
; Embedded Multiplier 9-bit elements ; 0                                                  ;
; Total PLLs                         ; 0                                                  ;
+------------------------------------+----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                              ;
+------------------------------------------------------------------+--------------------+--------------------+
; Option                                                           ; Setting            ; Default Value      ;
+------------------------------------------------------------------+--------------------+--------------------+
; Device                                                           ; EP4CE115F29C7      ;                    ;
; Top-level entity name                                            ; ATM                ; Account            ;
; Family name                                                      ; Cyclone IV E       ; Cyclone V          ;
; Use smart compilation                                            ; Off                ; Off                ;
; Enable parallel Assembler and Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                      ; Off                ; Off                ;
; Restructure Multiplexers                                         ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                              ; Off                ; Off                ;
; Preserve fewer node names                                        ; On                 ; On                 ;
; Intel FPGA IP Evaluation Mode                                    ; Enable             ; Enable             ;
; Verilog Version                                                  ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                     ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                         ; Auto               ; Auto               ;
; Safe State Machine                                               ; Off                ; Off                ;
; Extract Verilog State Machines                                   ; On                 ; On                 ;
; Extract VHDL State Machines                                      ; On                 ; On                 ;
; Ignore Verilog initial constructs                                ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                       ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                   ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                          ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                        ; On                 ; On                 ;
; Parallel Synthesis                                               ; On                 ; On                 ;
; DSP Block Balancing                                              ; Auto               ; Auto               ;
; NOT Gate Push-Back                                               ; On                 ; On                 ;
; Power-Up Don't Care                                              ; On                 ; On                 ;
; Remove Redundant Logic Cells                                     ; Off                ; Off                ;
; Remove Duplicate Registers                                       ; On                 ; On                 ;
; Ignore CARRY Buffers                                             ; Off                ; Off                ;
; Ignore CASCADE Buffers                                           ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                            ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                        ; Off                ; Off                ;
; Ignore LCELL Buffers                                             ; Off                ; Off                ;
; Ignore SOFT Buffers                                              ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                   ; Off                ; Off                ;
; Optimization Technique                                           ; Balanced           ; Balanced           ;
; Carry Chain Length                                               ; 70                 ; 70                 ;
; Auto Carry Chains                                                ; On                 ; On                 ;
; Auto Open-Drain Pins                                             ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                            ; Off                ; Off                ;
; Auto ROM Replacement                                             ; On                 ; On                 ;
; Auto RAM Replacement                                             ; On                 ; On                 ;
; Auto DSP Block Replacement                                       ; On                 ; On                 ;
; Auto Shift Register Replacement                                  ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                  ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                    ; On                 ; On                 ;
; Strict RAM Replacement                                           ; Off                ; Off                ;
; Allow Synchronous Control Signals                                ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                           ; Off                ; Off                ;
; Auto RAM Block Balancing                                         ; On                 ; On                 ;
; Auto RAM to Logic Cell Conversion                                ; Off                ; Off                ;
; Auto Resource Sharing                                            ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                               ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                               ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                    ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing              ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                ; Off                ; Off                ;
; Timing-Driven Synthesis                                          ; On                 ; On                 ;
; Report Parameter Settings                                        ; On                 ; On                 ;
; Report Source Assignments                                        ; On                 ; On                 ;
; Report Connectivity Checks                                       ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                               ; Off                ; Off                ;
; Synchronization Register Chain Length                            ; 2                  ; 2                  ;
; Power Optimization During Synthesis                              ; Normal compilation ; Normal compilation ;
; HDL message level                                                ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                  ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report         ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report               ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report        ; 100                ; 100                ;
; Clock MUX Protection                                             ; On                 ; On                 ;
; Auto Gated Clock Conversion                                      ; Off                ; Off                ;
; Block Design Naming                                              ; Auto               ; Auto               ;
; SDC constraint protection                                        ; Off                ; Off                ;
; Synthesis Effort                                                 ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal     ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                             ; Off                ; Off                ;
; Analysis & Synthesis Message Level                               ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                      ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                           ; On                 ; On                 ;
+------------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.1%      ;
;     Processor 3            ;   0.1%      ;
;     Processor 4            ;   0.1%      ;
;     Processor 5            ;   0.1%      ;
;     Processor 6            ;   0.1%      ;
;     Processor 7            ;   0.1%      ;
;     Processor 8            ;   0.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                   ;
+----------------------------------+-----------------+------------------------------------+------------------------------------------------------+---------+
; File Name with User-Entered Path ; Used in Netlist ; File Type                          ; File Name with Absolute Path                         ; Library ;
+----------------------------------+-----------------+------------------------------------+------------------------------------------------------+---------+
; reg4b.bdf                        ; yes             ; User Block Diagram/Schematic File  ; U:/CPRE281/Final Project/Account/reg4b.bdf           ;         ;
; reg8b.bdf                        ; yes             ; User Block Diagram/Schematic File  ; U:/CPRE281/Final Project/Account/reg8b.bdf           ;         ;
; Decoder4to16.v                   ; yes             ; User Verilog HDL File              ; U:/CPRE281/Final Project/Account/Decoder4to16.v      ;         ;
; RegisterFile16_8b.v              ; yes             ; User Verilog HDL File              ; U:/CPRE281/Final Project/Account/RegisterFile16_8b.v ;         ;
; ATM.bdf                          ; yes             ; User Block Diagram/Schematic File  ; U:/CPRE281/Final Project/Account/ATM.bdf             ;         ;
; Mux16to1_8b.v                    ; yes             ; User Verilog HDL File              ; U:/CPRE281/Final Project/Account/Mux16to1_8b.v       ;         ;
; Demux1to4_4b.v                   ; yes             ; User Verilog HDL File              ; U:/CPRE281/Final Project/Account/Demux1to4_4b.v      ;         ;
; Mux4to1_8b.v                     ; yes             ; User Verilog HDL File              ; U:/CPRE281/Final Project/Account/Mux4to1_8b.v        ;         ;
; AccountBalances.bdf              ; yes             ; User Block Diagram/Schematic File  ; U:/CPRE281/Final Project/Account/AccountBalances.bdf ;         ;
; Mux16to1_4b.v                    ; yes             ; User Verilog HDL File              ; U:/CPRE281/Final Project/Account/Mux16to1_4b.v       ;         ;
; RegisterFile16_4b.v              ; yes             ; User Verilog HDL File              ; U:/CPRE281/Final Project/Account/RegisterFile16_4b.v ;         ;
; AccountPins.bdf                  ; yes             ; User Block Diagram/Schematic File  ; U:/CPRE281/Final Project/Account/AccountPins.bdf     ;         ;
; Mux4to1_4b.v                     ; yes             ; User Verilog HDL File              ; U:/CPRE281/Final Project/Account/Mux4to1_4b.v        ;         ;
; Mux2to1.v                        ; yes             ; User Verilog HDL File              ; U:/CPRE281/Final Project/Account/Mux2to1.v           ;         ;
; Register.bdf                     ; yes             ; User Block Diagram/Schematic File  ; U:/CPRE281/Final Project/Account/Register.bdf        ;         ;
; Demux1to4.v                      ; yes             ; User Verilog HDL File              ; U:/CPRE281/Final Project/Account/Demux1to4.v         ;         ;
; FA.v                             ; yes             ; User Verilog HDL File              ; U:/CPRE281/Final Project/Account/FA.v                ;         ;
; adder_8bit.bdf                   ; yes             ; User Block Diagram/Schematic File  ; U:/CPRE281/Final Project/Account/adder_8bit.bdf      ;         ;
; comparator.v                     ; yes             ; User Verilog HDL File              ; U:/CPRE281/Final Project/Account/comparator.v        ;         ;
; comparatorEQ.v                   ; yes             ; User Verilog HDL File              ; U:/CPRE281/Final Project/Account/comparatorEQ.v      ;         ;
; State2.v                         ; yes             ; User Verilog HDL File              ; U:/CPRE281/Final Project/Account/State2.v            ;         ;
; State1.v                         ; yes             ; User Verilog HDL File              ; U:/CPRE281/Final Project/Account/State1.v            ;         ;
; Decoder3to8.v                    ; yes             ; User Verilog HDL File              ; U:/CPRE281/Final Project/Account/Decoder3to8.v       ;         ;
; State0.v                         ; yes             ; User Verilog HDL File              ; U:/CPRE281/Final Project/Account/State0.v            ;         ;
; seven_seg_decoder.v              ; yes             ; User Verilog HDL File              ; U:/CPRE281/Final Project/Account/seven_seg_decoder.v ;         ;
; Display3Decoder.v                ; yes             ; User Verilog HDL File              ; U:/CPRE281/Final Project/Account/Display3Decoder.v   ;         ;
; bin2bcd.v                        ; yes             ; User Verilog HDL File              ; U:/CPRE281/Final Project/Account/bin2bcd.v           ;         ;
; Mux2to1_11b.v                    ; yes             ; User Verilog HDL File              ; U:/CPRE281/Final Project/Account/Mux2to1_11b.v       ;         ;
+----------------------------------+-----------------+------------------------------------+------------------------------------------------------+---------+


+-----------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary               ;
+---------------------------------------------+-------------+
; Resource                                    ; Usage       ;
+---------------------------------------------+-------------+
; Estimated Total logic elements              ; 1,514       ;
;                                             ;             ;
; Total combinational functions               ; 802         ;
; Logic element usage by number of LUT inputs ;             ;
;     -- 4 input functions                    ; 721         ;
;     -- 3 input functions                    ; 63          ;
;     -- <=2 input functions                  ; 18          ;
;                                             ;             ;
; Logic elements by mode                      ;             ;
;     -- normal mode                          ; 795         ;
;     -- arithmetic mode                      ; 7           ;
;                                             ;             ;
; Total registers                             ; 723         ;
;     -- Dedicated logic registers            ; 723         ;
;     -- I/O registers                        ; 0           ;
;                                             ;             ;
; I/O pins                                    ; 51          ;
;                                             ;             ;
; Embedded Multiplier 9-bit elements          ; 0           ;
;                                             ;             ;
; Maximum fan-out node                        ; Clock~input ;
; Maximum fan-out                             ; 723         ;
; Total fan-out                               ; 6080        ;
; Average fan-out                             ; 3.74        ;
+---------------------------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                            ;
+----------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+-------------------------------------------------------------------------------+-------------------+--------------+
; Compilation Hierarchy Node       ; Combinational ALUTs ; Dedicated Logic Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                           ; Entity Name       ; Library Name ;
+----------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+-------------------------------------------------------------------------------+-------------------+--------------+
; |ATM                             ; 802 (4)             ; 723 (3)                   ; 0           ; 0            ; 0       ; 0         ; 51   ; 0            ; |ATM                                                                          ; ATM               ; work         ;
;    |AccountBalances:inst|        ; 475 (0)             ; 480 (0)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst                                                     ; AccountBalances   ; work         ;
;       |Demux1to4_4b:inst|        ; 18 (18)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|Demux1to4_4b:inst                                   ; Demux1to4_4b      ; work         ;
;       |Mux4to1_8b:inst14|        ; 337 (337)           ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|Mux4to1_8b:inst14                                   ; Mux4to1_8b        ; work         ;
;       |RegisterFile16_8b:inst10| ; 30 (0)              ; 120 (0)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10                            ; RegisterFile16_8b ; work         ;
;          |Decoder4to16:decoder|  ; 30 (30)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|Decoder4to16:decoder       ; Decoder4to16      ; work         ;
;          |reg8b:reg0|            ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg0                 ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg0|Register:inst1  ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg0|Register:inst2  ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg0|Register:inst3  ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg0|Register:inst4  ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg0|Register:inst5  ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg0|Register:inst6  ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg0|Register:inst7  ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg0|Register:inst   ; Register          ; work         ;
;          |reg8b:reg10|           ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg10                ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg10|Register:inst1 ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg10|Register:inst2 ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg10|Register:inst3 ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg10|Register:inst4 ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg10|Register:inst5 ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg10|Register:inst6 ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg10|Register:inst7 ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg10|Register:inst  ; Register          ; work         ;
;          |reg8b:reg11|           ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg11                ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg11|Register:inst1 ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg11|Register:inst2 ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg11|Register:inst3 ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg11|Register:inst4 ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg11|Register:inst5 ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg11|Register:inst6 ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg11|Register:inst7 ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg11|Register:inst  ; Register          ; work         ;
;          |reg8b:reg13|           ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg13                ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg13|Register:inst1 ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg13|Register:inst2 ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg13|Register:inst3 ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg13|Register:inst4 ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg13|Register:inst5 ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg13|Register:inst6 ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg13|Register:inst7 ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg13|Register:inst  ; Register          ; work         ;
;          |reg8b:reg14|           ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg14                ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg14|Register:inst1 ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg14|Register:inst2 ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg14|Register:inst3 ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg14|Register:inst4 ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg14|Register:inst5 ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg14|Register:inst6 ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg14|Register:inst7 ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg14|Register:inst  ; Register          ; work         ;
;          |reg8b:reg15|           ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg15                ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg15|Register:inst1 ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg15|Register:inst2 ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg15|Register:inst3 ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg15|Register:inst4 ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg15|Register:inst5 ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg15|Register:inst6 ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg15|Register:inst7 ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg15|Register:inst  ; Register          ; work         ;
;          |reg8b:reg1|            ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg1                 ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg1|Register:inst1  ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg1|Register:inst2  ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg1|Register:inst3  ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg1|Register:inst4  ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg1|Register:inst5  ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg1|Register:inst6  ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg1|Register:inst7  ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg1|Register:inst   ; Register          ; work         ;
;          |reg8b:reg2|            ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg2                 ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg2|Register:inst1  ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg2|Register:inst2  ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg2|Register:inst3  ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg2|Register:inst4  ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg2|Register:inst5  ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg2|Register:inst6  ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg2|Register:inst7  ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg2|Register:inst   ; Register          ; work         ;
;          |reg8b:reg3|            ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg3                 ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg3|Register:inst1  ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg3|Register:inst2  ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg3|Register:inst3  ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg3|Register:inst4  ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg3|Register:inst5  ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg3|Register:inst6  ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg3|Register:inst7  ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg3|Register:inst   ; Register          ; work         ;
;          |reg8b:reg4|            ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg4                 ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg4|Register:inst1  ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg4|Register:inst2  ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg4|Register:inst3  ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg4|Register:inst4  ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg4|Register:inst5  ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg4|Register:inst6  ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg4|Register:inst7  ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg4|Register:inst   ; Register          ; work         ;
;          |reg8b:reg5|            ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg5                 ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg5|Register:inst1  ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg5|Register:inst2  ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg5|Register:inst3  ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg5|Register:inst4  ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg5|Register:inst5  ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg5|Register:inst6  ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg5|Register:inst7  ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg5|Register:inst   ; Register          ; work         ;
;          |reg8b:reg6|            ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg6                 ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg6|Register:inst1  ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg6|Register:inst2  ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg6|Register:inst3  ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg6|Register:inst4  ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg6|Register:inst5  ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg6|Register:inst6  ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg6|Register:inst7  ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg6|Register:inst   ; Register          ; work         ;
;          |reg8b:reg7|            ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg7                 ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg7|Register:inst1  ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg7|Register:inst2  ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg7|Register:inst3  ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg7|Register:inst4  ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg7|Register:inst5  ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg7|Register:inst6  ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg7|Register:inst7  ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg7|Register:inst   ; Register          ; work         ;
;          |reg8b:reg8|            ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg8                 ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg8|Register:inst1  ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg8|Register:inst2  ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg8|Register:inst3  ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg8|Register:inst4  ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg8|Register:inst5  ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg8|Register:inst6  ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg8|Register:inst7  ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg8|Register:inst   ; Register          ; work         ;
;          |reg8b:reg9|            ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg9                 ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg9|Register:inst1  ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg9|Register:inst2  ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg9|Register:inst3  ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg9|Register:inst4  ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg9|Register:inst5  ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg9|Register:inst6  ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg9|Register:inst7  ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst10|reg8b:reg9|Register:inst   ; Register          ; work         ;
;       |RegisterFile16_8b:inst11| ; 30 (0)              ; 120 (0)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11                            ; RegisterFile16_8b ; work         ;
;          |Decoder4to16:decoder|  ; 30 (30)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|Decoder4to16:decoder       ; Decoder4to16      ; work         ;
;          |reg8b:reg0|            ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg0                 ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg0|Register:inst1  ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg0|Register:inst2  ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg0|Register:inst3  ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg0|Register:inst4  ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg0|Register:inst5  ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg0|Register:inst6  ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg0|Register:inst7  ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg0|Register:inst   ; Register          ; work         ;
;          |reg8b:reg10|           ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg10                ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg10|Register:inst1 ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg10|Register:inst2 ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg10|Register:inst3 ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg10|Register:inst4 ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg10|Register:inst5 ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg10|Register:inst6 ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg10|Register:inst7 ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg10|Register:inst  ; Register          ; work         ;
;          |reg8b:reg11|           ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg11                ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg11|Register:inst1 ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg11|Register:inst2 ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg11|Register:inst3 ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg11|Register:inst4 ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg11|Register:inst5 ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg11|Register:inst6 ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg11|Register:inst7 ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg11|Register:inst  ; Register          ; work         ;
;          |reg8b:reg13|           ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg13                ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg13|Register:inst1 ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg13|Register:inst2 ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg13|Register:inst3 ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg13|Register:inst4 ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg13|Register:inst5 ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg13|Register:inst6 ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg13|Register:inst7 ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg13|Register:inst  ; Register          ; work         ;
;          |reg8b:reg14|           ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg14                ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg14|Register:inst1 ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg14|Register:inst2 ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg14|Register:inst3 ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg14|Register:inst4 ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg14|Register:inst5 ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg14|Register:inst6 ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg14|Register:inst7 ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg14|Register:inst  ; Register          ; work         ;
;          |reg8b:reg15|           ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg15                ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg15|Register:inst1 ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg15|Register:inst2 ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg15|Register:inst3 ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg15|Register:inst4 ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg15|Register:inst5 ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg15|Register:inst6 ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg15|Register:inst7 ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg15|Register:inst  ; Register          ; work         ;
;          |reg8b:reg1|            ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg1                 ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg1|Register:inst1  ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg1|Register:inst2  ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg1|Register:inst3  ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg1|Register:inst4  ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg1|Register:inst5  ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg1|Register:inst6  ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg1|Register:inst7  ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg1|Register:inst   ; Register          ; work         ;
;          |reg8b:reg2|            ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg2                 ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg2|Register:inst1  ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg2|Register:inst2  ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg2|Register:inst3  ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg2|Register:inst4  ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg2|Register:inst5  ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg2|Register:inst6  ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg2|Register:inst7  ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg2|Register:inst   ; Register          ; work         ;
;          |reg8b:reg3|            ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg3                 ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg3|Register:inst1  ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg3|Register:inst2  ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg3|Register:inst3  ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg3|Register:inst4  ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg3|Register:inst5  ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg3|Register:inst6  ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg3|Register:inst7  ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg3|Register:inst   ; Register          ; work         ;
;          |reg8b:reg4|            ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg4                 ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg4|Register:inst1  ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg4|Register:inst2  ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg4|Register:inst3  ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg4|Register:inst4  ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg4|Register:inst5  ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg4|Register:inst6  ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg4|Register:inst7  ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg4|Register:inst   ; Register          ; work         ;
;          |reg8b:reg5|            ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg5                 ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg5|Register:inst1  ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg5|Register:inst2  ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg5|Register:inst3  ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg5|Register:inst4  ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg5|Register:inst5  ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg5|Register:inst6  ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg5|Register:inst7  ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg5|Register:inst   ; Register          ; work         ;
;          |reg8b:reg6|            ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg6                 ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg6|Register:inst1  ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg6|Register:inst2  ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg6|Register:inst3  ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg6|Register:inst4  ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg6|Register:inst5  ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg6|Register:inst6  ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg6|Register:inst7  ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg6|Register:inst   ; Register          ; work         ;
;          |reg8b:reg7|            ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg7                 ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg7|Register:inst1  ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg7|Register:inst2  ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg7|Register:inst3  ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg7|Register:inst4  ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg7|Register:inst5  ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg7|Register:inst6  ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg7|Register:inst7  ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg7|Register:inst   ; Register          ; work         ;
;          |reg8b:reg8|            ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg8                 ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg8|Register:inst1  ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg8|Register:inst2  ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg8|Register:inst3  ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg8|Register:inst4  ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg8|Register:inst5  ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg8|Register:inst6  ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg8|Register:inst7  ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg8|Register:inst   ; Register          ; work         ;
;          |reg8b:reg9|            ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg9                 ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg9|Register:inst1  ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg9|Register:inst2  ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg9|Register:inst3  ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg9|Register:inst4  ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg9|Register:inst5  ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg9|Register:inst6  ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg9|Register:inst7  ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst11|reg8b:reg9|Register:inst   ; Register          ; work         ;
;       |RegisterFile16_8b:inst12| ; 30 (0)              ; 120 (0)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12                            ; RegisterFile16_8b ; work         ;
;          |Decoder4to16:decoder|  ; 30 (30)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|Decoder4to16:decoder       ; Decoder4to16      ; work         ;
;          |reg8b:reg0|            ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg0                 ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg0|Register:inst1  ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg0|Register:inst2  ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg0|Register:inst3  ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg0|Register:inst4  ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg0|Register:inst5  ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg0|Register:inst6  ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg0|Register:inst7  ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg0|Register:inst   ; Register          ; work         ;
;          |reg8b:reg10|           ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg10                ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg10|Register:inst1 ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg10|Register:inst2 ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg10|Register:inst3 ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg10|Register:inst4 ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg10|Register:inst5 ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg10|Register:inst6 ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg10|Register:inst7 ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg10|Register:inst  ; Register          ; work         ;
;          |reg8b:reg11|           ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg11                ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg11|Register:inst1 ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg11|Register:inst2 ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg11|Register:inst3 ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg11|Register:inst4 ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg11|Register:inst5 ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg11|Register:inst6 ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg11|Register:inst7 ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg11|Register:inst  ; Register          ; work         ;
;          |reg8b:reg13|           ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg13                ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg13|Register:inst1 ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg13|Register:inst2 ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg13|Register:inst3 ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg13|Register:inst4 ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg13|Register:inst5 ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg13|Register:inst6 ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg13|Register:inst7 ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg13|Register:inst  ; Register          ; work         ;
;          |reg8b:reg14|           ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg14                ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg14|Register:inst1 ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg14|Register:inst2 ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg14|Register:inst3 ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg14|Register:inst4 ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg14|Register:inst5 ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg14|Register:inst6 ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg14|Register:inst7 ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg14|Register:inst  ; Register          ; work         ;
;          |reg8b:reg15|           ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg15                ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg15|Register:inst1 ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg15|Register:inst2 ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg15|Register:inst3 ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg15|Register:inst4 ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg15|Register:inst5 ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg15|Register:inst6 ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg15|Register:inst7 ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg15|Register:inst  ; Register          ; work         ;
;          |reg8b:reg1|            ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg1                 ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg1|Register:inst1  ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg1|Register:inst2  ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg1|Register:inst3  ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg1|Register:inst4  ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg1|Register:inst5  ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg1|Register:inst6  ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg1|Register:inst7  ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg1|Register:inst   ; Register          ; work         ;
;          |reg8b:reg2|            ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg2                 ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg2|Register:inst1  ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg2|Register:inst2  ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg2|Register:inst3  ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg2|Register:inst4  ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg2|Register:inst5  ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg2|Register:inst6  ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg2|Register:inst7  ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg2|Register:inst   ; Register          ; work         ;
;          |reg8b:reg3|            ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg3                 ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg3|Register:inst1  ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg3|Register:inst2  ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg3|Register:inst3  ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg3|Register:inst4  ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg3|Register:inst5  ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg3|Register:inst6  ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg3|Register:inst7  ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg3|Register:inst   ; Register          ; work         ;
;          |reg8b:reg4|            ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg4                 ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg4|Register:inst1  ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg4|Register:inst2  ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg4|Register:inst3  ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg4|Register:inst4  ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg4|Register:inst5  ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg4|Register:inst6  ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg4|Register:inst7  ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg4|Register:inst   ; Register          ; work         ;
;          |reg8b:reg5|            ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg5                 ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg5|Register:inst1  ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg5|Register:inst2  ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg5|Register:inst3  ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg5|Register:inst4  ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg5|Register:inst5  ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg5|Register:inst6  ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg5|Register:inst7  ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg5|Register:inst   ; Register          ; work         ;
;          |reg8b:reg6|            ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg6                 ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg6|Register:inst1  ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg6|Register:inst2  ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg6|Register:inst3  ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg6|Register:inst4  ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg6|Register:inst5  ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg6|Register:inst6  ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg6|Register:inst7  ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg6|Register:inst   ; Register          ; work         ;
;          |reg8b:reg7|            ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg7                 ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg7|Register:inst1  ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg7|Register:inst2  ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg7|Register:inst3  ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg7|Register:inst4  ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg7|Register:inst5  ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg7|Register:inst6  ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg7|Register:inst7  ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg7|Register:inst   ; Register          ; work         ;
;          |reg8b:reg8|            ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg8                 ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg8|Register:inst1  ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg8|Register:inst2  ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg8|Register:inst3  ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg8|Register:inst4  ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg8|Register:inst5  ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg8|Register:inst6  ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg8|Register:inst7  ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg8|Register:inst   ; Register          ; work         ;
;          |reg8b:reg9|            ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg9                 ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg9|Register:inst1  ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg9|Register:inst2  ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg9|Register:inst3  ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg9|Register:inst4  ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg9|Register:inst5  ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg9|Register:inst6  ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg9|Register:inst7  ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst12|reg8b:reg9|Register:inst   ; Register          ; work         ;
;       |RegisterFile16_8b:inst9|  ; 30 (0)              ; 120 (0)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9                             ; RegisterFile16_8b ; work         ;
;          |Decoder4to16:decoder|  ; 30 (30)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|Decoder4to16:decoder        ; Decoder4to16      ; work         ;
;          |reg8b:reg0|            ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg0                  ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg0|Register:inst1   ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg0|Register:inst2   ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg0|Register:inst3   ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg0|Register:inst4   ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg0|Register:inst5   ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg0|Register:inst6   ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg0|Register:inst7   ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg0|Register:inst    ; Register          ; work         ;
;          |reg8b:reg10|           ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg10                 ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg10|Register:inst1  ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg10|Register:inst2  ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg10|Register:inst3  ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg10|Register:inst4  ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg10|Register:inst5  ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg10|Register:inst6  ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg10|Register:inst7  ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg10|Register:inst   ; Register          ; work         ;
;          |reg8b:reg11|           ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg11                 ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg11|Register:inst1  ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg11|Register:inst2  ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg11|Register:inst3  ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg11|Register:inst4  ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg11|Register:inst5  ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg11|Register:inst6  ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg11|Register:inst7  ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg11|Register:inst   ; Register          ; work         ;
;          |reg8b:reg13|           ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg13                 ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg13|Register:inst1  ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg13|Register:inst2  ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg13|Register:inst3  ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg13|Register:inst4  ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg13|Register:inst5  ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg13|Register:inst6  ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg13|Register:inst7  ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg13|Register:inst   ; Register          ; work         ;
;          |reg8b:reg14|           ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg14                 ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg14|Register:inst1  ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg14|Register:inst2  ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg14|Register:inst3  ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg14|Register:inst4  ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg14|Register:inst5  ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg14|Register:inst6  ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg14|Register:inst7  ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg14|Register:inst   ; Register          ; work         ;
;          |reg8b:reg15|           ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg15                 ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg15|Register:inst1  ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg15|Register:inst2  ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg15|Register:inst3  ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg15|Register:inst4  ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg15|Register:inst5  ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg15|Register:inst6  ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg15|Register:inst7  ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg15|Register:inst   ; Register          ; work         ;
;          |reg8b:reg1|            ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg1                  ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg1|Register:inst1   ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg1|Register:inst2   ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg1|Register:inst3   ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg1|Register:inst4   ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg1|Register:inst5   ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg1|Register:inst6   ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg1|Register:inst7   ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg1|Register:inst    ; Register          ; work         ;
;          |reg8b:reg2|            ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg2                  ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg2|Register:inst1   ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg2|Register:inst2   ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg2|Register:inst3   ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg2|Register:inst4   ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg2|Register:inst5   ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg2|Register:inst6   ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg2|Register:inst7   ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg2|Register:inst    ; Register          ; work         ;
;          |reg8b:reg3|            ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg3                  ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg3|Register:inst1   ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg3|Register:inst2   ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg3|Register:inst3   ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg3|Register:inst4   ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg3|Register:inst5   ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg3|Register:inst6   ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg3|Register:inst7   ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg3|Register:inst    ; Register          ; work         ;
;          |reg8b:reg4|            ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg4                  ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg4|Register:inst1   ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg4|Register:inst2   ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg4|Register:inst3   ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg4|Register:inst4   ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg4|Register:inst5   ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg4|Register:inst6   ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg4|Register:inst7   ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg4|Register:inst    ; Register          ; work         ;
;          |reg8b:reg5|            ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg5                  ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg5|Register:inst1   ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg5|Register:inst2   ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg5|Register:inst3   ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg5|Register:inst4   ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg5|Register:inst5   ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg5|Register:inst6   ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg5|Register:inst7   ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg5|Register:inst    ; Register          ; work         ;
;          |reg8b:reg6|            ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg6                  ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg6|Register:inst1   ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg6|Register:inst2   ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg6|Register:inst3   ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg6|Register:inst4   ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg6|Register:inst5   ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg6|Register:inst6   ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg6|Register:inst7   ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg6|Register:inst    ; Register          ; work         ;
;          |reg8b:reg7|            ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg7                  ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg7|Register:inst1   ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg7|Register:inst2   ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg7|Register:inst3   ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg7|Register:inst4   ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg7|Register:inst5   ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg7|Register:inst6   ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg7|Register:inst7   ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg7|Register:inst    ; Register          ; work         ;
;          |reg8b:reg8|            ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg8                  ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg8|Register:inst1   ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg8|Register:inst2   ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg8|Register:inst3   ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg8|Register:inst4   ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg8|Register:inst5   ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg8|Register:inst6   ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg8|Register:inst7   ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg8|Register:inst    ; Register          ; work         ;
;          |reg8b:reg9|            ; 0 (0)               ; 8 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg9                  ; reg8b             ; work         ;
;             |Register:inst1|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg9|Register:inst1   ; Register          ; work         ;
;             |Register:inst2|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg9|Register:inst2   ; Register          ; work         ;
;             |Register:inst3|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg9|Register:inst3   ; Register          ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg9|Register:inst4   ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg9|Register:inst5   ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg9|Register:inst6   ; Register          ; work         ;
;             |Register:inst7|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg9|Register:inst7   ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg9|Register:inst    ; Register          ; work         ;
;    |AccountPins:inst10|          ; 216 (0)             ; 240 (0)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10                                                       ; AccountPins       ; work         ;
;       |Mux4to1_4b:inst4|         ; 156 (156)           ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|Mux4to1_4b:inst4                                      ; Mux4to1_4b        ; work         ;
;       |RegisterFile16_4b:inst1|  ; 15 (0)              ; 60 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1                               ; RegisterFile16_4b ; work         ;
;          |Decoder4to16:decoder|  ; 15 (15)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|Decoder4to16:decoder          ; Decoder4to16      ; work         ;
;          |reg4b:reg0|            ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg0                    ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg0|Register:inst4     ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg0|Register:inst5     ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg0|Register:inst6     ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg0|Register:inst      ; Register          ; work         ;
;          |reg4b:reg10|           ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg10                   ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg10|Register:inst4    ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg10|Register:inst5    ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg10|Register:inst6    ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg10|Register:inst     ; Register          ; work         ;
;          |reg4b:reg11|           ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg11                   ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg11|Register:inst4    ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg11|Register:inst5    ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg11|Register:inst6    ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg11|Register:inst     ; Register          ; work         ;
;          |reg4b:reg13|           ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg13                   ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg13|Register:inst4    ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg13|Register:inst5    ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg13|Register:inst6    ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg13|Register:inst     ; Register          ; work         ;
;          |reg4b:reg14|           ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg14                   ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg14|Register:inst4    ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg14|Register:inst5    ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg14|Register:inst6    ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg14|Register:inst     ; Register          ; work         ;
;          |reg4b:reg15|           ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg15                   ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg15|Register:inst4    ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg15|Register:inst5    ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg15|Register:inst6    ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg15|Register:inst     ; Register          ; work         ;
;          |reg4b:reg1|            ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg1                    ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg1|Register:inst4     ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg1|Register:inst5     ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg1|Register:inst6     ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg1|Register:inst      ; Register          ; work         ;
;          |reg4b:reg2|            ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg2                    ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg2|Register:inst4     ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg2|Register:inst5     ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg2|Register:inst6     ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg2|Register:inst      ; Register          ; work         ;
;          |reg4b:reg3|            ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg3                    ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg3|Register:inst4     ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg3|Register:inst5     ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg3|Register:inst6     ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg3|Register:inst      ; Register          ; work         ;
;          |reg4b:reg4|            ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg4                    ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg4|Register:inst4     ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg4|Register:inst5     ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg4|Register:inst6     ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg4|Register:inst      ; Register          ; work         ;
;          |reg4b:reg5|            ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg5                    ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg5|Register:inst4     ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg5|Register:inst5     ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg5|Register:inst6     ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg5|Register:inst      ; Register          ; work         ;
;          |reg4b:reg6|            ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg6                    ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg6|Register:inst4     ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg6|Register:inst5     ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg6|Register:inst6     ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg6|Register:inst      ; Register          ; work         ;
;          |reg4b:reg7|            ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg7                    ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg7|Register:inst4     ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg7|Register:inst5     ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg7|Register:inst6     ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg7|Register:inst      ; Register          ; work         ;
;          |reg4b:reg8|            ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg8                    ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg8|Register:inst4     ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg8|Register:inst5     ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg8|Register:inst6     ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg8|Register:inst      ; Register          ; work         ;
;          |reg4b:reg9|            ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg9                    ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg9|Register:inst4     ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg9|Register:inst5     ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg9|Register:inst6     ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst1|reg4b:reg9|Register:inst      ; Register          ; work         ;
;       |RegisterFile16_4b:inst2|  ; 15 (0)              ; 60 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2                               ; RegisterFile16_4b ; work         ;
;          |Decoder4to16:decoder|  ; 15 (15)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|Decoder4to16:decoder          ; Decoder4to16      ; work         ;
;          |reg4b:reg0|            ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg0                    ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg0|Register:inst4     ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg0|Register:inst5     ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg0|Register:inst6     ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg0|Register:inst      ; Register          ; work         ;
;          |reg4b:reg10|           ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg10                   ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg10|Register:inst4    ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg10|Register:inst5    ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg10|Register:inst6    ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg10|Register:inst     ; Register          ; work         ;
;          |reg4b:reg11|           ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg11                   ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg11|Register:inst4    ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg11|Register:inst5    ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg11|Register:inst6    ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg11|Register:inst     ; Register          ; work         ;
;          |reg4b:reg13|           ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg13                   ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg13|Register:inst4    ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg13|Register:inst5    ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg13|Register:inst6    ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg13|Register:inst     ; Register          ; work         ;
;          |reg4b:reg14|           ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg14                   ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg14|Register:inst4    ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg14|Register:inst5    ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg14|Register:inst6    ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg14|Register:inst     ; Register          ; work         ;
;          |reg4b:reg15|           ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg15                   ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg15|Register:inst4    ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg15|Register:inst5    ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg15|Register:inst6    ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg15|Register:inst     ; Register          ; work         ;
;          |reg4b:reg1|            ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg1                    ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg1|Register:inst4     ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg1|Register:inst5     ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg1|Register:inst6     ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg1|Register:inst      ; Register          ; work         ;
;          |reg4b:reg2|            ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg2                    ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg2|Register:inst4     ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg2|Register:inst5     ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg2|Register:inst6     ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg2|Register:inst      ; Register          ; work         ;
;          |reg4b:reg3|            ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg3                    ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg3|Register:inst4     ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg3|Register:inst5     ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg3|Register:inst6     ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg3|Register:inst      ; Register          ; work         ;
;          |reg4b:reg4|            ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg4                    ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg4|Register:inst4     ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg4|Register:inst5     ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg4|Register:inst6     ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg4|Register:inst      ; Register          ; work         ;
;          |reg4b:reg5|            ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg5                    ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg5|Register:inst4     ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg5|Register:inst5     ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg5|Register:inst6     ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg5|Register:inst      ; Register          ; work         ;
;          |reg4b:reg6|            ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg6                    ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg6|Register:inst4     ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg6|Register:inst5     ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg6|Register:inst6     ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg6|Register:inst      ; Register          ; work         ;
;          |reg4b:reg7|            ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg7                    ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg7|Register:inst4     ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg7|Register:inst5     ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg7|Register:inst6     ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg7|Register:inst      ; Register          ; work         ;
;          |reg4b:reg8|            ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg8                    ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg8|Register:inst4     ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg8|Register:inst5     ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg8|Register:inst6     ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg8|Register:inst      ; Register          ; work         ;
;          |reg4b:reg9|            ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg9                    ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg9|Register:inst4     ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg9|Register:inst5     ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg9|Register:inst6     ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst2|reg4b:reg9|Register:inst      ; Register          ; work         ;
;       |RegisterFile16_4b:inst3|  ; 15 (0)              ; 60 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3                               ; RegisterFile16_4b ; work         ;
;          |Decoder4to16:decoder|  ; 15 (15)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|Decoder4to16:decoder          ; Decoder4to16      ; work         ;
;          |reg4b:reg0|            ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg0                    ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg0|Register:inst4     ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg0|Register:inst5     ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg0|Register:inst6     ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg0|Register:inst      ; Register          ; work         ;
;          |reg4b:reg10|           ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg10                   ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg10|Register:inst4    ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg10|Register:inst5    ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg10|Register:inst6    ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg10|Register:inst     ; Register          ; work         ;
;          |reg4b:reg11|           ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg11                   ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg11|Register:inst4    ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg11|Register:inst5    ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg11|Register:inst6    ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg11|Register:inst     ; Register          ; work         ;
;          |reg4b:reg13|           ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg13                   ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg13|Register:inst4    ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg13|Register:inst5    ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg13|Register:inst6    ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg13|Register:inst     ; Register          ; work         ;
;          |reg4b:reg14|           ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg14                   ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg14|Register:inst4    ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg14|Register:inst5    ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg14|Register:inst6    ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg14|Register:inst     ; Register          ; work         ;
;          |reg4b:reg15|           ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg15                   ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg15|Register:inst4    ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg15|Register:inst5    ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg15|Register:inst6    ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg15|Register:inst     ; Register          ; work         ;
;          |reg4b:reg1|            ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg1                    ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg1|Register:inst4     ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg1|Register:inst5     ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg1|Register:inst6     ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg1|Register:inst      ; Register          ; work         ;
;          |reg4b:reg2|            ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg2                    ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg2|Register:inst4     ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg2|Register:inst5     ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg2|Register:inst6     ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg2|Register:inst      ; Register          ; work         ;
;          |reg4b:reg3|            ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg3                    ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg3|Register:inst4     ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg3|Register:inst5     ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg3|Register:inst6     ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg3|Register:inst      ; Register          ; work         ;
;          |reg4b:reg4|            ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg4                    ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg4|Register:inst4     ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg4|Register:inst5     ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg4|Register:inst6     ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg4|Register:inst      ; Register          ; work         ;
;          |reg4b:reg5|            ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg5                    ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg5|Register:inst4     ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg5|Register:inst5     ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg5|Register:inst6     ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg5|Register:inst      ; Register          ; work         ;
;          |reg4b:reg6|            ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg6                    ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg6|Register:inst4     ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg6|Register:inst5     ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg6|Register:inst6     ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg6|Register:inst      ; Register          ; work         ;
;          |reg4b:reg7|            ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg7                    ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg7|Register:inst4     ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg7|Register:inst5     ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg7|Register:inst6     ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg7|Register:inst      ; Register          ; work         ;
;          |reg4b:reg8|            ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg8                    ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg8|Register:inst4     ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg8|Register:inst5     ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg8|Register:inst6     ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg8|Register:inst      ; Register          ; work         ;
;          |reg4b:reg9|            ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg9                    ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg9|Register:inst4     ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg9|Register:inst5     ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg9|Register:inst6     ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst3|reg4b:reg9|Register:inst      ; Register          ; work         ;
;       |RegisterFile16_4b:inst|   ; 15 (0)              ; 60 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst                                ; RegisterFile16_4b ; work         ;
;          |Decoder4to16:decoder|  ; 15 (15)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|Decoder4to16:decoder           ; Decoder4to16      ; work         ;
;          |reg4b:reg0|            ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg0                     ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg0|Register:inst4      ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg0|Register:inst5      ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg0|Register:inst6      ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg0|Register:inst       ; Register          ; work         ;
;          |reg4b:reg10|           ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg10                    ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg10|Register:inst4     ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg10|Register:inst5     ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg10|Register:inst6     ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg10|Register:inst      ; Register          ; work         ;
;          |reg4b:reg11|           ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg11                    ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg11|Register:inst4     ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg11|Register:inst5     ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg11|Register:inst6     ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg11|Register:inst      ; Register          ; work         ;
;          |reg4b:reg13|           ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg13                    ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg13|Register:inst4     ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg13|Register:inst5     ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg13|Register:inst6     ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg13|Register:inst      ; Register          ; work         ;
;          |reg4b:reg14|           ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg14                    ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg14|Register:inst4     ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg14|Register:inst5     ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg14|Register:inst6     ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg14|Register:inst      ; Register          ; work         ;
;          |reg4b:reg15|           ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg15                    ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg15|Register:inst4     ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg15|Register:inst5     ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg15|Register:inst6     ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg15|Register:inst      ; Register          ; work         ;
;          |reg4b:reg1|            ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg1                     ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg1|Register:inst4      ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg1|Register:inst5      ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg1|Register:inst6      ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg1|Register:inst       ; Register          ; work         ;
;          |reg4b:reg2|            ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg2                     ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg2|Register:inst4      ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg2|Register:inst5      ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg2|Register:inst6      ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg2|Register:inst       ; Register          ; work         ;
;          |reg4b:reg3|            ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg3                     ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg3|Register:inst4      ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg3|Register:inst5      ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg3|Register:inst6      ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg3|Register:inst       ; Register          ; work         ;
;          |reg4b:reg4|            ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg4                     ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg4|Register:inst4      ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg4|Register:inst5      ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg4|Register:inst6      ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg4|Register:inst       ; Register          ; work         ;
;          |reg4b:reg5|            ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg5                     ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg5|Register:inst4      ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg5|Register:inst5      ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg5|Register:inst6      ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg5|Register:inst       ; Register          ; work         ;
;          |reg4b:reg6|            ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg6                     ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg6|Register:inst4      ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg6|Register:inst5      ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg6|Register:inst6      ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg6|Register:inst       ; Register          ; work         ;
;          |reg4b:reg7|            ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg7                     ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg7|Register:inst4      ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg7|Register:inst5      ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg7|Register:inst6      ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg7|Register:inst       ; Register          ; work         ;
;          |reg4b:reg8|            ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg8                     ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg8|Register:inst4      ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg8|Register:inst5      ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg8|Register:inst6      ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg8|Register:inst       ; Register          ; work         ;
;          |reg4b:reg9|            ; 0 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg9                     ; reg4b             ; work         ;
;             |Register:inst4|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg9|Register:inst4      ; Register          ; work         ;
;             |Register:inst5|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg9|Register:inst5      ; Register          ; work         ;
;             |Register:inst6|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg9|Register:inst6      ; Register          ; work         ;
;             |Register:inst|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg9|Register:inst       ; Register          ; work         ;
;    |Decoder3to8:inst20|          ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|Decoder3to8:inst20                                                       ; Decoder3to8       ; work         ;
;    |Display3Decoder:inst3|       ; 12 (12)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|Display3Decoder:inst3                                                    ; Display3Decoder   ; work         ;
;    |Mux2to1_11b:inst24|          ; 8 (8)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|Mux2to1_11b:inst24                                                       ; Mux2to1_11b       ; work         ;
;    |State0:inst22|               ; 5 (5)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|State0:inst22                                                            ; State0            ; work         ;
;    |State1:inst13|               ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|State1:inst13                                                            ; State1            ; work         ;
;    |State2:inst21|               ; 5 (5)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|State2:inst21                                                            ; State2            ; work         ;
;    |adder_8bit:inst11|           ; 17 (1)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|adder_8bit:inst11                                                        ; adder_8bit        ; work         ;
;       |FA:inst10|                ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|adder_8bit:inst11|FA:inst10                                              ; FA                ; work         ;
;       |FA:inst11|                ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|adder_8bit:inst11|FA:inst11                                              ; FA                ; work         ;
;       |FA:inst1|                 ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|adder_8bit:inst11|FA:inst1                                               ; FA                ; work         ;
;       |FA:inst22|                ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|adder_8bit:inst11|FA:inst22                                              ; FA                ; work         ;
;       |FA:inst2|                 ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|adder_8bit:inst11|FA:inst2                                               ; FA                ; work         ;
;       |FA:inst3|                 ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|adder_8bit:inst11|FA:inst3                                               ; FA                ; work         ;
;       |FA:inst4|                 ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|adder_8bit:inst11|FA:inst4                                               ; FA                ; work         ;
;       |FA:inst|                  ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|adder_8bit:inst11|FA:inst                                                ; FA                ; work         ;
;    |bin2bcd:inst23|              ; 24 (24)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|bin2bcd:inst23                                                           ; bin2bcd           ; work         ;
;    |comparator:inst14|           ; 8 (8)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|comparator:inst14                                                        ; comparator        ; work         ;
;    |comparatorEQ:inst19|         ; 5 (5)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|comparatorEQ:inst19                                                      ; comparatorEQ      ; work         ;
;    |seven_seg_decoder:inst12|    ; 5 (5)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|seven_seg_decoder:inst12                                                 ; seven_seg_decoder ; work         ;
;    |seven_seg_decoder:inst8|     ; 7 (7)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|seven_seg_decoder:inst8                                                  ; seven_seg_decoder ; work         ;
;    |seven_seg_decoder:inst9|     ; 7 (7)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |ATM|seven_seg_decoder:inst9                                                  ; seven_seg_decoder ; work         ;
+----------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+-------------------------------------------------------------------------------+-------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------+
; User-Specified and Inferred Latches                                                                                            ;
+-----------------------------------------------------+-------------------------------------------------+------------------------+
; Latch Name                                          ; Latch Enable Signal                             ; Free of Timing Hazards ;
+-----------------------------------------------------+-------------------------------------------------+------------------------+
; AccountBalances:inst|Demux1to4_4b:inst|Y0[1]        ; AccountBalances:inst|Mux4to1_8b:inst14|Mux5     ; yes                    ;
; AccountBalances:inst|Demux1to4_4b:inst|Y0[0]        ; AccountBalances:inst|Mux4to1_8b:inst14|Mux5     ; yes                    ;
; AccountBalances:inst|Demux1to4_4b:inst|Y0[2]        ; AccountBalances:inst|Mux4to1_8b:inst14|Mux5     ; yes                    ;
; AccountBalances:inst|Demux1to4_4b:inst|Y2[1]        ; AccountBalances:inst|Mux4to1_8b:inst14|Mux5     ; yes                    ;
; AccountBalances:inst|Demux1to4_4b:inst|Y2[0]        ; AccountBalances:inst|Mux4to1_8b:inst14|Mux5     ; yes                    ;
; AccountBalances:inst|Demux1to4_4b:inst|Y2[2]        ; AccountBalances:inst|Mux4to1_8b:inst14|Mux5     ; yes                    ;
; AccountBalances:inst|Demux1to4_4b:inst|Y2[3]        ; AccountBalances:inst|Mux4to1_8b:inst14|Mux5     ; yes                    ;
; AccountBalances:inst|Demux1to4_4b:inst|Y1[1]        ; AccountBalances:inst|Demux1to4_4b:inst|Decoder0 ; yes                    ;
; AccountBalances:inst|Demux1to4_4b:inst|Y1[0]        ; AccountBalances:inst|Demux1to4_4b:inst|Decoder0 ; yes                    ;
; AccountBalances:inst|Demux1to4_4b:inst|Y1[2]        ; AccountBalances:inst|Demux1to4_4b:inst|Decoder0 ; yes                    ;
; AccountBalances:inst|Demux1to4_4b:inst|Y1[3]        ; AccountBalances:inst|Demux1to4_4b:inst|Decoder0 ; yes                    ;
; AccountBalances:inst|Demux1to4_4b:inst|Y3[1]        ; AccountBalances:inst|Demux1to4_4b:inst|Decoder0 ; yes                    ;
; AccountBalances:inst|Demux1to4_4b:inst|Y3[0]        ; AccountBalances:inst|Demux1to4_4b:inst|Decoder0 ; yes                    ;
; AccountBalances:inst|Demux1to4_4b:inst|Y3[2]        ; AccountBalances:inst|Demux1to4_4b:inst|Decoder0 ; yes                    ;
; AccountBalances:inst|Demux1to4_4b:inst|Y3[3]        ; AccountBalances:inst|Demux1to4_4b:inst|Decoder0 ; yes                    ;
; AccountBalances:inst|Demux1to4_4b:inst|Y0[3]        ; AccountBalances:inst|Mux4to1_8b:inst14|Mux5     ; yes                    ;
; Display3Decoder:inst3|F[6]                          ; Display3Decoder:inst3|Mux6                      ; yes                    ;
; Display3Decoder:inst3|F[5]                          ; Display3Decoder:inst3|Mux6                      ; yes                    ;
; Display3Decoder:inst3|F[4]                          ; Display3Decoder:inst3|Mux6                      ; yes                    ;
; Display3Decoder:inst3|F[3]                          ; Display3Decoder:inst3|Mux6                      ; yes                    ;
; Display3Decoder:inst3|F[1]                          ; Display3Decoder:inst3|Mux6                      ; yes                    ;
; Display3Decoder:inst3|F[0]                          ; Display3Decoder:inst3|Mux6                      ; yes                    ;
; AccountPins:inst10|Demux1to4_4b:inst5|Y0[1]         ; AccountBalances:inst|Mux4to1_8b:inst14|Mux5     ; yes                    ;
; AccountPins:inst10|Demux1to4_4b:inst5|Y0[0]         ; AccountBalances:inst|Mux4to1_8b:inst14|Mux5     ; yes                    ;
; AccountPins:inst10|Demux1to4_4b:inst5|Y0[2]         ; AccountBalances:inst|Mux4to1_8b:inst14|Mux5     ; yes                    ;
; AccountPins:inst10|Demux1to4_4b:inst5|Y1[3]         ; AccountBalances:inst|Demux1to4_4b:inst|Decoder0 ; yes                    ;
; AccountPins:inst10|Demux1to4_4b:inst5|Y1[0]         ; AccountBalances:inst|Demux1to4_4b:inst|Decoder0 ; yes                    ;
; AccountPins:inst10|Demux1to4_4b:inst5|Y1[1]         ; AccountBalances:inst|Demux1to4_4b:inst|Decoder0 ; yes                    ;
; AccountPins:inst10|Demux1to4_4b:inst5|Y1[2]         ; AccountBalances:inst|Demux1to4_4b:inst|Decoder0 ; yes                    ;
; AccountPins:inst10|Demux1to4_4b:inst5|Y2[3]         ; AccountBalances:inst|Mux4to1_8b:inst14|Mux5     ; yes                    ;
; AccountPins:inst10|Demux1to4_4b:inst5|Y2[0]         ; AccountBalances:inst|Mux4to1_8b:inst14|Mux5     ; yes                    ;
; AccountPins:inst10|Demux1to4_4b:inst5|Y2[1]         ; AccountBalances:inst|Mux4to1_8b:inst14|Mux5     ; yes                    ;
; AccountPins:inst10|Demux1to4_4b:inst5|Y2[2]         ; AccountBalances:inst|Mux4to1_8b:inst14|Mux5     ; yes                    ;
; AccountPins:inst10|Demux1to4_4b:inst5|Y3[3]         ; AccountBalances:inst|Demux1to4_4b:inst|Decoder0 ; yes                    ;
; AccountPins:inst10|Demux1to4_4b:inst5|Y3[0]         ; AccountBalances:inst|Demux1to4_4b:inst|Decoder0 ; yes                    ;
; AccountPins:inst10|Demux1to4_4b:inst5|Y3[1]         ; AccountBalances:inst|Demux1to4_4b:inst|Decoder0 ; yes                    ;
; AccountPins:inst10|Demux1to4_4b:inst5|Y3[2]         ; AccountBalances:inst|Demux1to4_4b:inst|Decoder0 ; yes                    ;
; AccountPins:inst10|Demux1to4_4b:inst5|Y0[3]         ; AccountBalances:inst|Mux4to1_8b:inst14|Mux5     ; yes                    ;
; Number of user-specified and inferred latches = 38  ;                                                 ;                        ;
+-----------------------------------------------------+-------------------------------------------------+------------------------+
Note: All latches listed above may not be present at the end of synthesis due to various synthesis optimizations.


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 723   ;
; Number of registers using Synchronous Clear  ; 0     ;
; Number of registers using Synchronous Load   ; 2     ;
; Number of registers using Asynchronous Clear ; 723   ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 720   ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                 ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+--------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                       ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+--------------------------------------------------+
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |ATM|Mux2to1_11b:inst24|F[1]                     ;
; 3:1                ; 3 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; No         ; |ATM|Mux2to1_11b:inst24|F[7]                     ;
; 64:1               ; 8 bits    ; 336 LEs       ; 320 LEs              ; 16 LEs                 ; No         ; |ATM|AccountBalances:inst|Mux4to1_8b:inst14|Mux5 ;
; 64:1               ; 4 bits    ; 168 LEs       ; 160 LEs              ; 8 LEs                  ; No         ; |ATM|AccountPins:inst10|Mux4to1_4b:inst4|Mux3    ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+--------------------------------------------------+


+-----------------------------------------------------+
; Post-Synthesis Netlist Statistics for Top Partition ;
+-----------------------+-----------------------------+
; Type                  ; Count                       ;
+-----------------------+-----------------------------+
; boundary_port         ; 51                          ;
; cycloneiii_ff         ; 723                         ;
;     CLR               ; 1                           ;
;     CLR SLD           ; 2                           ;
;     ENA CLR           ; 720                         ;
; cycloneiii_lcell_comb ; 807                         ;
;     arith             ; 7                           ;
;         3 data inputs ; 7                           ;
;     normal            ; 800                         ;
;         0 data inputs ; 1                           ;
;         1 data inputs ; 4                           ;
;         2 data inputs ; 18                          ;
;         3 data inputs ; 56                          ;
;         4 data inputs ; 721                         ;
;                       ;                             ;
; Max LUT depth         ; 19.00                       ;
; Average LUT depth     ; 11.49                       ;
+-----------------------+-----------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:02     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Analysis & Synthesis
    Info: Version 22.1std.1 Build 917 02/14/2023 SC Standard Edition
    Info: Processing started: Thu May  2 20:06:12 2024
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off Account -c Account
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (12021): Found 1 design units, including 1 entities, in source file reg4b.bdf
    Info (12023): Found entity 1: reg4b
Info (12021): Found 1 design units, including 1 entities, in source file reg8b.bdf
    Info (12023): Found entity 1: reg8b
Warning (12018): Entity "dff" will be ignored because it conflicts with Quartus Prime primitive name
Info (12021): Found 1 design units, including 1 entities, in source file /cpre281/lab12/step1/dff.bdf
Info (12021): Found 1 design units, including 1 entities, in source file decoder4to16.v
    Info (12023): Found entity 1: Decoder4to16 File: U:/CPRE281/Final Project/Account/Decoder4to16.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file registerfile16_8b.v
    Info (12023): Found entity 1: RegisterFile16_8b File: U:/CPRE281/Final Project/Account/RegisterFile16_8b.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file atm.bdf
    Info (12023): Found entity 1: ATM
Info (12021): Found 1 design units, including 1 entities, in source file mux16to1_8b.v
    Info (12023): Found entity 1: Mux16to1_8b File: U:/CPRE281/Final Project/Account/Mux16to1_8b.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file demux1to4_4b.v
    Info (12023): Found entity 1: Demux1to4_4b File: U:/CPRE281/Final Project/Account/Demux1to4_4b.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file mux4to1_8b.v
    Info (12023): Found entity 1: Mux4to1_8b File: U:/CPRE281/Final Project/Account/Mux4to1_8b.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file accountbalances.bdf
    Info (12023): Found entity 1: AccountBalances
Info (12021): Found 1 design units, including 1 entities, in source file mux16to1_4b.v
    Info (12023): Found entity 1: Mux16to1_4b File: U:/CPRE281/Final Project/Account/Mux16to1_4b.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file registerfile16_4b.v
    Info (12023): Found entity 1: RegisterFile16_4b File: U:/CPRE281/Final Project/Account/RegisterFile16_4b.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file accountpins.bdf
    Info (12023): Found entity 1: AccountPins
Info (12021): Found 1 design units, including 1 entities, in source file mux4to1_4b.v
    Info (12023): Found entity 1: Mux4to1_4b File: U:/CPRE281/Final Project/Account/Mux4to1_4b.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file mux2to1.v
    Info (12023): Found entity 1: Mux2to1 File: U:/CPRE281/Final Project/Account/Mux2to1.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file register.bdf
    Info (12023): Found entity 1: Register
Info (12021): Found 1 design units, including 1 entities, in source file demux1to4.v
    Info (12023): Found entity 1: Demux1to4 File: U:/CPRE281/Final Project/Account/Demux1to4.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file registerfile16_7b.v
    Info (12023): Found entity 1: RegisterFile16_7b File: U:/CPRE281/Final Project/Account/RegisterFile16_7b.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file mux16to1_7b.v
    Info (12023): Found entity 1: Mux16to1_7b File: U:/CPRE281/Final Project/Account/Mux16to1_7b.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file sevensegregfile1.v
    Info (12023): Found entity 1: SevenSegRegFile1 File: U:/CPRE281/Final Project/Account/SevenSegRegFile1.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file display.bdf
    Info (12023): Found entity 1: Display
Info (12021): Found 1 design units, including 1 entities, in source file sevensegregfile2.v
    Info (12023): Found entity 1: SevenSegRegFile2 File: U:/CPRE281/Final Project/Account/SevenSegRegFile2.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file sevensegregfile3.v
    Info (12023): Found entity 1: SevenSegRegFile3 File: U:/CPRE281/Final Project/Account/SevenSegRegFile3.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file sevensegregfile0.v
    Info (12023): Found entity 1: SevenSegRegFile0 File: U:/CPRE281/Final Project/Account/SevenSegRegFile0.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file mux4to1.v
    Info (12023): Found entity 1: Mux4to1 File: U:/CPRE281/Final Project/Account/Mux4to1.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file fa.v
    Info (12023): Found entity 1: FA File: U:/CPRE281/Final Project/Account/FA.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file adder_8bit.bdf
    Info (12023): Found entity 1: adder_8bit
Info (12021): Found 1 design units, including 1 entities, in source file comparator.v
    Info (12023): Found entity 1: comparator File: U:/CPRE281/Final Project/Account/comparator.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file comparatoreq.v
    Info (12023): Found entity 1: comparatorEQ File: U:/CPRE281/Final Project/Account/comparatorEQ.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file state2.v
    Info (12023): Found entity 1: State2 File: U:/CPRE281/Final Project/Account/State2.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file state1.v
    Info (12023): Found entity 1: State1 File: U:/CPRE281/Final Project/Account/State1.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file decoder3to8.v
    Info (12023): Found entity 1: Decoder3to8 File: U:/CPRE281/Final Project/Account/Decoder3to8.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file state0.v
    Info (12023): Found entity 1: State0 File: U:/CPRE281/Final Project/Account/State0.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file reg7b.bdf
    Info (12023): Found entity 1: reg7b
Info (12021): Found 1 design units, including 1 entities, in source file seven_seg_decoder.v
    Info (12023): Found entity 1: seven_seg_decoder File: U:/CPRE281/Final Project/Account/seven_seg_decoder.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file displaydecoder.v
    Info (12023): Found entity 1: DisplayDecoder File: U:/CPRE281/Final Project/Account/DisplayDecoder.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file display3decoder.v
    Info (12023): Found entity 1: Display3Decoder File: U:/CPRE281/Final Project/Account/Display3Decoder.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file bin2bcd.v
    Info (12023): Found entity 1: bin2bcd File: U:/CPRE281/Final Project/Account/bin2bcd.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file mux2to1_11b.v
    Info (12023): Found entity 1: Mux2to1_11b File: U:/CPRE281/Final Project/Account/Mux2to1_11b.v Line: 1
Warning (10236): Verilog HDL Implicit Net warning at RegisterFile16_8b.v(16): created implicit net for "Y0" File: U:/CPRE281/Final Project/Account/RegisterFile16_8b.v Line: 16
Warning (10236): Verilog HDL Implicit Net warning at RegisterFile16_8b.v(16): created implicit net for "Y1" File: U:/CPRE281/Final Project/Account/RegisterFile16_8b.v Line: 16
Warning (10236): Verilog HDL Implicit Net warning at RegisterFile16_8b.v(16): created implicit net for "Y2" File: U:/CPRE281/Final Project/Account/RegisterFile16_8b.v Line: 16
Warning (10236): Verilog HDL Implicit Net warning at RegisterFile16_8b.v(16): created implicit net for "Y3" File: U:/CPRE281/Final Project/Account/RegisterFile16_8b.v Line: 16
Warning (10236): Verilog HDL Implicit Net warning at RegisterFile16_8b.v(16): created implicit net for "Y4" File: U:/CPRE281/Final Project/Account/RegisterFile16_8b.v Line: 16
Warning (10236): Verilog HDL Implicit Net warning at RegisterFile16_8b.v(16): created implicit net for "Y5" File: U:/CPRE281/Final Project/Account/RegisterFile16_8b.v Line: 16
Warning (10236): Verilog HDL Implicit Net warning at RegisterFile16_8b.v(16): created implicit net for "Y6" File: U:/CPRE281/Final Project/Account/RegisterFile16_8b.v Line: 16
Warning (10236): Verilog HDL Implicit Net warning at RegisterFile16_8b.v(16): created implicit net for "Y7" File: U:/CPRE281/Final Project/Account/RegisterFile16_8b.v Line: 16
Warning (10236): Verilog HDL Implicit Net warning at RegisterFile16_8b.v(16): created implicit net for "Y8" File: U:/CPRE281/Final Project/Account/RegisterFile16_8b.v Line: 16
Warning (10236): Verilog HDL Implicit Net warning at RegisterFile16_8b.v(16): created implicit net for "Y9" File: U:/CPRE281/Final Project/Account/RegisterFile16_8b.v Line: 16
Warning (10236): Verilog HDL Implicit Net warning at RegisterFile16_8b.v(16): created implicit net for "Y10" File: U:/CPRE281/Final Project/Account/RegisterFile16_8b.v Line: 16
Warning (10236): Verilog HDL Implicit Net warning at RegisterFile16_8b.v(16): created implicit net for "Y11" File: U:/CPRE281/Final Project/Account/RegisterFile16_8b.v Line: 16
Warning (10236): Verilog HDL Implicit Net warning at RegisterFile16_8b.v(16): created implicit net for "Y12" File: U:/CPRE281/Final Project/Account/RegisterFile16_8b.v Line: 16
Warning (10236): Verilog HDL Implicit Net warning at RegisterFile16_8b.v(16): created implicit net for "Y13" File: U:/CPRE281/Final Project/Account/RegisterFile16_8b.v Line: 16
Warning (10236): Verilog HDL Implicit Net warning at RegisterFile16_8b.v(16): created implicit net for "Y14" File: U:/CPRE281/Final Project/Account/RegisterFile16_8b.v Line: 16
Warning (10236): Verilog HDL Implicit Net warning at RegisterFile16_8b.v(16): created implicit net for "Y15" File: U:/CPRE281/Final Project/Account/RegisterFile16_8b.v Line: 16
Warning (10236): Verilog HDL Implicit Net warning at RegisterFile16_4b.v(16): created implicit net for "Y0" File: U:/CPRE281/Final Project/Account/RegisterFile16_4b.v Line: 16
Warning (10236): Verilog HDL Implicit Net warning at RegisterFile16_4b.v(16): created implicit net for "Y1" File: U:/CPRE281/Final Project/Account/RegisterFile16_4b.v Line: 16
Warning (10236): Verilog HDL Implicit Net warning at RegisterFile16_4b.v(16): created implicit net for "Y2" File: U:/CPRE281/Final Project/Account/RegisterFile16_4b.v Line: 16
Warning (10236): Verilog HDL Implicit Net warning at RegisterFile16_4b.v(16): created implicit net for "Y3" File: U:/CPRE281/Final Project/Account/RegisterFile16_4b.v Line: 16
Warning (10236): Verilog HDL Implicit Net warning at RegisterFile16_4b.v(16): created implicit net for "Y4" File: U:/CPRE281/Final Project/Account/RegisterFile16_4b.v Line: 16
Warning (10236): Verilog HDL Implicit Net warning at RegisterFile16_4b.v(16): created implicit net for "Y5" File: U:/CPRE281/Final Project/Account/RegisterFile16_4b.v Line: 16
Warning (10236): Verilog HDL Implicit Net warning at RegisterFile16_4b.v(16): created implicit net for "Y6" File: U:/CPRE281/Final Project/Account/RegisterFile16_4b.v Line: 16
Warning (10236): Verilog HDL Implicit Net warning at RegisterFile16_4b.v(16): created implicit net for "Y7" File: U:/CPRE281/Final Project/Account/RegisterFile16_4b.v Line: 16
Warning (10236): Verilog HDL Implicit Net warning at RegisterFile16_4b.v(16): created implicit net for "Y8" File: U:/CPRE281/Final Project/Account/RegisterFile16_4b.v Line: 16
Warning (10236): Verilog HDL Implicit Net warning at RegisterFile16_4b.v(16): created implicit net for "Y9" File: U:/CPRE281/Final Project/Account/RegisterFile16_4b.v Line: 16
Warning (10236): Verilog HDL Implicit Net warning at RegisterFile16_4b.v(16): created implicit net for "Y10" File: U:/CPRE281/Final Project/Account/RegisterFile16_4b.v Line: 16
Warning (10236): Verilog HDL Implicit Net warning at RegisterFile16_4b.v(16): created implicit net for "Y11" File: U:/CPRE281/Final Project/Account/RegisterFile16_4b.v Line: 16
Warning (10236): Verilog HDL Implicit Net warning at RegisterFile16_4b.v(16): created implicit net for "Y12" File: U:/CPRE281/Final Project/Account/RegisterFile16_4b.v Line: 16
Warning (10236): Verilog HDL Implicit Net warning at RegisterFile16_4b.v(16): created implicit net for "Y13" File: U:/CPRE281/Final Project/Account/RegisterFile16_4b.v Line: 16
Warning (10236): Verilog HDL Implicit Net warning at RegisterFile16_4b.v(16): created implicit net for "Y14" File: U:/CPRE281/Final Project/Account/RegisterFile16_4b.v Line: 16
Warning (10236): Verilog HDL Implicit Net warning at RegisterFile16_4b.v(16): created implicit net for "Y15" File: U:/CPRE281/Final Project/Account/RegisterFile16_4b.v Line: 16
Info (12127): Elaborating entity "ATM" for the top level hierarchy
Info (12128): Elaborating entity "seven_seg_decoder" for hierarchy "seven_seg_decoder:inst8"
Info (12128): Elaborating entity "Mux2to1_11b" for hierarchy "Mux2to1_11b:inst24"
Info (12128): Elaborating entity "Decoder3to8" for hierarchy "Decoder3to8:inst20"
Info (12128): Elaborating entity "State2" for hierarchy "State2:inst21"
Info (12128): Elaborating entity "State1" for hierarchy "State1:inst13"
Warning (10270): Verilog HDL Case Statement warning at State1.v(49): incomplete case statement has no default case item File: U:/CPRE281/Final Project/Account/State1.v Line: 49
Warning (10270): Verilog HDL Case Statement warning at State1.v(64): incomplete case statement has no default case item File: U:/CPRE281/Final Project/Account/State1.v Line: 64
Info (12128): Elaborating entity "State0" for hierarchy "State0:inst22"
Warning (10270): Verilog HDL Case Statement warning at State0.v(30): incomplete case statement has no default case item File: U:/CPRE281/Final Project/Account/State0.v Line: 30
Info (12128): Elaborating entity "comparatorEQ" for hierarchy "comparatorEQ:inst19"
Info (12128): Elaborating entity "AccountPins" for hierarchy "AccountPins:inst10"
Info (12128): Elaborating entity "Mux4to1_4b" for hierarchy "AccountPins:inst10|Mux4to1_4b:inst4"
Info (12128): Elaborating entity "RegisterFile16_4b" for hierarchy "AccountPins:inst10|RegisterFile16_4b:inst"
Info (12128): Elaborating entity "Decoder4to16" for hierarchy "AccountPins:inst10|RegisterFile16_4b:inst|Decoder4to16:decoder" File: U:/CPRE281/Final Project/Account/RegisterFile16_4b.v Line: 16
Info (12128): Elaborating entity "reg4b" for hierarchy "AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg0" File: U:/CPRE281/Final Project/Account/RegisterFile16_4b.v Line: 19
Info (12128): Elaborating entity "Register" for hierarchy "AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg0|Register:inst4"
Info (12128): Elaborating entity "Mux2to1" for hierarchy "AccountPins:inst10|RegisterFile16_4b:inst|reg4b:reg0|Register:inst4|Mux2to1:inst"
Info (12128): Elaborating entity "Mux16to1_4b" for hierarchy "AccountPins:inst10|RegisterFile16_4b:inst|Mux16to1_4b:mux" File: U:/CPRE281/Final Project/Account/RegisterFile16_4b.v Line: 37
Info (12128): Elaborating entity "Demux1to4_4b" for hierarchy "AccountPins:inst10|Demux1to4_4b:inst5"
Warning (10240): Verilog HDL Always Construct warning at Demux1to4_4b.v(8): inferring latch(es) for variable "Y3", which holds its previous value in one or more paths through the always construct File: U:/CPRE281/Final Project/Account/Demux1to4_4b.v Line: 8
Warning (10240): Verilog HDL Always Construct warning at Demux1to4_4b.v(8): inferring latch(es) for variable "Y2", which holds its previous value in one or more paths through the always construct File: U:/CPRE281/Final Project/Account/Demux1to4_4b.v Line: 8
Warning (10240): Verilog HDL Always Construct warning at Demux1to4_4b.v(8): inferring latch(es) for variable "Y1", which holds its previous value in one or more paths through the always construct File: U:/CPRE281/Final Project/Account/Demux1to4_4b.v Line: 8
Warning (10240): Verilog HDL Always Construct warning at Demux1to4_4b.v(8): inferring latch(es) for variable "Y0", which holds its previous value in one or more paths through the always construct File: U:/CPRE281/Final Project/Account/Demux1to4_4b.v Line: 8
Info (10041): Inferred latch for "Y0[0]" at Demux1to4_4b.v(8) File: U:/CPRE281/Final Project/Account/Demux1to4_4b.v Line: 8
Info (10041): Inferred latch for "Y0[1]" at Demux1to4_4b.v(8) File: U:/CPRE281/Final Project/Account/Demux1to4_4b.v Line: 8
Info (10041): Inferred latch for "Y0[2]" at Demux1to4_4b.v(8) File: U:/CPRE281/Final Project/Account/Demux1to4_4b.v Line: 8
Info (10041): Inferred latch for "Y0[3]" at Demux1to4_4b.v(8) File: U:/CPRE281/Final Project/Account/Demux1to4_4b.v Line: 8
Info (10041): Inferred latch for "Y1[0]" at Demux1to4_4b.v(8) File: U:/CPRE281/Final Project/Account/Demux1to4_4b.v Line: 8
Info (10041): Inferred latch for "Y1[1]" at Demux1to4_4b.v(8) File: U:/CPRE281/Final Project/Account/Demux1to4_4b.v Line: 8
Info (10041): Inferred latch for "Y1[2]" at Demux1to4_4b.v(8) File: U:/CPRE281/Final Project/Account/Demux1to4_4b.v Line: 8
Info (10041): Inferred latch for "Y1[3]" at Demux1to4_4b.v(8) File: U:/CPRE281/Final Project/Account/Demux1to4_4b.v Line: 8
Info (10041): Inferred latch for "Y2[0]" at Demux1to4_4b.v(8) File: U:/CPRE281/Final Project/Account/Demux1to4_4b.v Line: 8
Info (10041): Inferred latch for "Y2[1]" at Demux1to4_4b.v(8) File: U:/CPRE281/Final Project/Account/Demux1to4_4b.v Line: 8
Info (10041): Inferred latch for "Y2[2]" at Demux1to4_4b.v(8) File: U:/CPRE281/Final Project/Account/Demux1to4_4b.v Line: 8
Info (10041): Inferred latch for "Y2[3]" at Demux1to4_4b.v(8) File: U:/CPRE281/Final Project/Account/Demux1to4_4b.v Line: 8
Info (10041): Inferred latch for "Y3[0]" at Demux1to4_4b.v(8) File: U:/CPRE281/Final Project/Account/Demux1to4_4b.v Line: 8
Info (10041): Inferred latch for "Y3[1]" at Demux1to4_4b.v(8) File: U:/CPRE281/Final Project/Account/Demux1to4_4b.v Line: 8
Info (10041): Inferred latch for "Y3[2]" at Demux1to4_4b.v(8) File: U:/CPRE281/Final Project/Account/Demux1to4_4b.v Line: 8
Info (10041): Inferred latch for "Y3[3]" at Demux1to4_4b.v(8) File: U:/CPRE281/Final Project/Account/Demux1to4_4b.v Line: 8
Info (12128): Elaborating entity "Demux1to4" for hierarchy "AccountPins:inst10|Demux1to4:inst6"
Info (12128): Elaborating entity "adder_8bit" for hierarchy "adder_8bit:inst11"
Info (12128): Elaborating entity "FA" for hierarchy "adder_8bit:inst11|FA:inst22"
Info (12128): Elaborating entity "AccountBalances" for hierarchy "AccountBalances:inst"
Info (12128): Elaborating entity "Mux4to1_8b" for hierarchy "AccountBalances:inst|Mux4to1_8b:inst14"
Info (12128): Elaborating entity "RegisterFile16_8b" for hierarchy "AccountBalances:inst|RegisterFile16_8b:inst9"
Info (12128): Elaborating entity "reg8b" for hierarchy "AccountBalances:inst|RegisterFile16_8b:inst9|reg8b:reg0" File: U:/CPRE281/Final Project/Account/RegisterFile16_8b.v Line: 19
Info (12128): Elaborating entity "Mux16to1_8b" for hierarchy "AccountBalances:inst|RegisterFile16_8b:inst9|Mux16to1_8b:mux" File: U:/CPRE281/Final Project/Account/RegisterFile16_8b.v Line: 37
Info (12128): Elaborating entity "comparator" for hierarchy "comparator:inst14"
Info (12128): Elaborating entity "bin2bcd" for hierarchy "bin2bcd:inst23"
Warning (10230): Verilog HDL assignment warning at bin2bcd.v(17): truncated value with size 32 to match size of target (4) File: U:/CPRE281/Final Project/Account/bin2bcd.v Line: 17
Warning (10230): Verilog HDL assignment warning at bin2bcd.v(23): truncated value with size 32 to match size of target (4) File: U:/CPRE281/Final Project/Account/bin2bcd.v Line: 23
Warning (10230): Verilog HDL assignment warning at bin2bcd.v(25): truncated value with size 32 to match size of target (4) File: U:/CPRE281/Final Project/Account/bin2bcd.v Line: 25
Info (12128): Elaborating entity "Display3Decoder" for hierarchy "Display3Decoder:inst3"
Warning (10270): Verilog HDL Case Statement warning at Display3Decoder.v(6): incomplete case statement has no default case item File: U:/CPRE281/Final Project/Account/Display3Decoder.v Line: 6
Warning (10240): Verilog HDL Always Construct warning at Display3Decoder.v(6): inferring latch(es) for variable "F", which holds its previous value in one or more paths through the always construct File: U:/CPRE281/Final Project/Account/Display3Decoder.v Line: 6
Info (10041): Inferred latch for "F[0]" at Display3Decoder.v(6) File: U:/CPRE281/Final Project/Account/Display3Decoder.v Line: 6
Info (10041): Inferred latch for "F[1]" at Display3Decoder.v(6) File: U:/CPRE281/Final Project/Account/Display3Decoder.v Line: 6
Info (10041): Inferred latch for "F[2]" at Display3Decoder.v(6) File: U:/CPRE281/Final Project/Account/Display3Decoder.v Line: 6
Info (10041): Inferred latch for "F[3]" at Display3Decoder.v(6) File: U:/CPRE281/Final Project/Account/Display3Decoder.v Line: 6
Info (10041): Inferred latch for "F[4]" at Display3Decoder.v(6) File: U:/CPRE281/Final Project/Account/Display3Decoder.v Line: 6
Info (10041): Inferred latch for "F[5]" at Display3Decoder.v(6) File: U:/CPRE281/Final Project/Account/Display3Decoder.v Line: 6
Info (10041): Inferred latch for "F[6]" at Display3Decoder.v(6) File: U:/CPRE281/Final Project/Account/Display3Decoder.v Line: 6
Info (13025): Duplicate LATCH primitives merged into single LATCH primitive
    Info (13026): Duplicate LATCH primitive "AccountPins:inst10|Demux1to4_4b:inst5|Y0[1]" merged with LATCH primitive "AccountBalances:inst|Demux1to4_4b:inst|Y0[1]" File: U:/CPRE281/Final Project/Account/Demux1to4_4b.v Line: 8
    Info (13026): Duplicate LATCH primitive "AccountPins:inst10|Demux1to4_4b:inst5|Y0[0]" merged with LATCH primitive "AccountBalances:inst|Demux1to4_4b:inst|Y0[0]" File: U:/CPRE281/Final Project/Account/Demux1to4_4b.v Line: 8
    Info (13026): Duplicate LATCH primitive "AccountPins:inst10|Demux1to4_4b:inst5|Y0[2]" merged with LATCH primitive "AccountBalances:inst|Demux1to4_4b:inst|Y0[2]" File: U:/CPRE281/Final Project/Account/Demux1to4_4b.v Line: 8
    Info (13026): Duplicate LATCH primitive "AccountPins:inst10|Demux1to4_4b:inst5|Y2[1]" merged with LATCH primitive "AccountBalances:inst|Demux1to4_4b:inst|Y2[1]" File: U:/CPRE281/Final Project/Account/Demux1to4_4b.v Line: 8
    Info (13026): Duplicate LATCH primitive "AccountPins:inst10|Demux1to4_4b:inst5|Y2[0]" merged with LATCH primitive "AccountBalances:inst|Demux1to4_4b:inst|Y2[0]" File: U:/CPRE281/Final Project/Account/Demux1to4_4b.v Line: 8
    Info (13026): Duplicate LATCH primitive "AccountPins:inst10|Demux1to4_4b:inst5|Y2[2]" merged with LATCH primitive "AccountBalances:inst|Demux1to4_4b:inst|Y2[2]" File: U:/CPRE281/Final Project/Account/Demux1to4_4b.v Line: 8
    Info (13026): Duplicate LATCH primitive "AccountPins:inst10|Demux1to4_4b:inst5|Y2[3]" merged with LATCH primitive "AccountBalances:inst|Demux1to4_4b:inst|Y2[3]" File: U:/CPRE281/Final Project/Account/Demux1to4_4b.v Line: 8
    Info (13026): Duplicate LATCH primitive "AccountPins:inst10|Demux1to4_4b:inst5|Y1[1]" merged with LATCH primitive "AccountBalances:inst|Demux1to4_4b:inst|Y1[1]" File: U:/CPRE281/Final Project/Account/Demux1to4_4b.v Line: 8
    Info (13026): Duplicate LATCH primitive "AccountPins:inst10|Demux1to4_4b:inst5|Y1[0]" merged with LATCH primitive "AccountBalances:inst|Demux1to4_4b:inst|Y1[0]" File: U:/CPRE281/Final Project/Account/Demux1to4_4b.v Line: 8
    Info (13026): Duplicate LATCH primitive "AccountPins:inst10|Demux1to4_4b:inst5|Y1[2]" merged with LATCH primitive "AccountBalances:inst|Demux1to4_4b:inst|Y1[2]" File: U:/CPRE281/Final Project/Account/Demux1to4_4b.v Line: 8
    Info (13026): Duplicate LATCH primitive "AccountPins:inst10|Demux1to4_4b:inst5|Y1[3]" merged with LATCH primitive "AccountBalances:inst|Demux1to4_4b:inst|Y1[3]" File: U:/CPRE281/Final Project/Account/Demux1to4_4b.v Line: 8
    Info (13026): Duplicate LATCH primitive "AccountPins:inst10|Demux1to4_4b:inst5|Y3[1]" merged with LATCH primitive "AccountBalances:inst|Demux1to4_4b:inst|Y3[1]" File: U:/CPRE281/Final Project/Account/Demux1to4_4b.v Line: 8
    Info (13026): Duplicate LATCH primitive "AccountPins:inst10|Demux1to4_4b:inst5|Y3[0]" merged with LATCH primitive "AccountBalances:inst|Demux1to4_4b:inst|Y3[0]" File: U:/CPRE281/Final Project/Account/Demux1to4_4b.v Line: 8
    Info (13026): Duplicate LATCH primitive "AccountPins:inst10|Demux1to4_4b:inst5|Y3[2]" merged with LATCH primitive "AccountBalances:inst|Demux1to4_4b:inst|Y3[2]" File: U:/CPRE281/Final Project/Account/Demux1to4_4b.v Line: 8
    Info (13026): Duplicate LATCH primitive "AccountPins:inst10|Demux1to4_4b:inst5|Y3[3]" merged with LATCH primitive "AccountBalances:inst|Demux1to4_4b:inst|Y3[3]" File: U:/CPRE281/Final Project/Account/Demux1to4_4b.v Line: 8
    Info (13026): Duplicate LATCH primitive "AccountPins:inst10|Demux1to4_4b:inst5|Y0[3]" merged with LATCH primitive "AccountBalances:inst|Demux1to4_4b:inst|Y0[3]" File: U:/CPRE281/Final Project/Account/Demux1to4_4b.v Line: 8
Warning (13012): Latch Display3Decoder:inst3|F[6] has unsafe behavior File: U:/CPRE281/Final Project/Account/Display3Decoder.v Line: 6
    Warning (13013): Ports D and ENA on the latch are fed by the same signal inst4
Warning (13012): Latch Display3Decoder:inst3|F[5] has unsafe behavior File: U:/CPRE281/Final Project/Account/Display3Decoder.v Line: 6
    Warning (13013): Ports D and ENA on the latch are fed by the same signal inst4
Warning (13012): Latch Display3Decoder:inst3|F[4] has unsafe behavior File: U:/CPRE281/Final Project/Account/Display3Decoder.v Line: 6
    Warning (13013): Ports D and ENA on the latch are fed by the same signal inst6
Warning (13012): Latch Display3Decoder:inst3|F[3] has unsafe behavior File: U:/CPRE281/Final Project/Account/Display3Decoder.v Line: 6
    Warning (13013): Ports D and ENA on the latch are fed by the same signal inst4
Warning (13012): Latch Display3Decoder:inst3|F[1] has unsafe behavior File: U:/CPRE281/Final Project/Account/Display3Decoder.v Line: 6
    Warning (13013): Ports D and ENA on the latch are fed by the same signal inst4
Warning (13012): Latch Display3Decoder:inst3|F[0] has unsafe behavior File: U:/CPRE281/Final Project/Account/Display3Decoder.v Line: 6
    Warning (13013): Ports D and ENA on the latch are fed by the same signal inst5
Warning (13024): Output pins are stuck at VCC or GND
    Warning (13410): Pin "Display3[2]" is stuck at GND
Info (286030): Timing-Driven Synthesis is running
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 1573 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 23 input pins
    Info (21059): Implemented 28 output pins
    Info (21061): Implemented 1522 logic cells
Info: Quartus Prime Analysis & Synthesis was successful. 0 errors, 60 warnings
    Info: Peak virtual memory: 4845 megabytes
    Info: Processing ended: Thu May  2 20:06:23 2024
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:09


