Fitter report for warmup
Thu Sep 25 15:28:00 2014
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing Summary
 38. Estimated Delay Added for Hold Timing Details
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Thu Sep 25 15:28:00 2014      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; warmup                                     ;
; Top-level Entity Name              ; Main                                       ;
; Family                             ; Cyclone III                                ;
; Device                             ; EP3C25F324I7                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 223 / 24,624 ( < 1 % )                     ;
;     Total combinational functions  ; 194 / 24,624 ( < 1 % )                     ;
;     Dedicated logic registers      ; 84 / 24,624 ( < 1 % )                      ;
; Total registers                    ; 84                                         ;
; Total pins                         ; 12 / 216 ( 6 % )                           ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 608,256 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 1 / 132 ( < 1 % )                          ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C25F324I7                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; -40                                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 100                                   ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------+
; I/O Assignment Warnings                       ;
+---------------+-------------------------------+
; Pin Name      ; Reason                        ;
+---------------+-------------------------------+
; overflow      ; Incomplete set of assignments ;
; result_alu[7] ; Incomplete set of assignments ;
; result_alu[6] ; Incomplete set of assignments ;
; result_alu[5] ; Incomplete set of assignments ;
; result_alu[4] ; Incomplete set of assignments ;
; result_alu[3] ; Incomplete set of assignments ;
; result_alu[2] ; Incomplete set of assignments ;
; result_alu[1] ; Incomplete set of assignments ;
; result_alu[0] ; Incomplete set of assignments ;
; reset         ; Incomplete set of assignments ;
; clock         ; Incomplete set of assignments ;
; rx            ; Incomplete set of assignments ;
+---------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                         ;
+------------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------------------+------------------+-----------------------+
; Node                               ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                             ; Destination Port ; Destination Port Name ;
+------------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------------------+------------------+-----------------------+
; Interface_Control:inst|rx_dataA[0] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ula_k:inst1|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Interface_Control:inst|rx_dataA[0] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Interface_Control:inst|rx_dataA[0]~_Duplicate_1              ; Q                ;                       ;
; Interface_Control:inst|rx_dataA[1] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ula_k:inst1|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Interface_Control:inst|rx_dataA[1] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Interface_Control:inst|rx_dataA[1]~_Duplicate_1              ; Q                ;                       ;
; Interface_Control:inst|rx_dataA[2] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ula_k:inst1|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Interface_Control:inst|rx_dataA[2] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Interface_Control:inst|rx_dataA[2]~_Duplicate_1              ; Q                ;                       ;
; Interface_Control:inst|rx_dataA[3] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ula_k:inst1|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Interface_Control:inst|rx_dataA[3] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Interface_Control:inst|rx_dataA[3]~_Duplicate_1              ; Q                ;                       ;
; Interface_Control:inst|rx_dataA[4] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ula_k:inst1|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Interface_Control:inst|rx_dataA[4] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Interface_Control:inst|rx_dataA[4]~_Duplicate_1              ; Q                ;                       ;
; Interface_Control:inst|rx_dataA[5] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ula_k:inst1|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Interface_Control:inst|rx_dataA[5] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Interface_Control:inst|rx_dataA[5]~_Duplicate_1              ; Q                ;                       ;
; Interface_Control:inst|rx_dataA[6] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ula_k:inst1|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Interface_Control:inst|rx_dataA[6] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Interface_Control:inst|rx_dataA[6]~_Duplicate_1              ; Q                ;                       ;
; Interface_Control:inst|rx_dataA[7] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ula_k:inst1|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Interface_Control:inst|rx_dataA[7] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Interface_Control:inst|rx_dataA[7]~_Duplicate_1              ; Q                ;                       ;
; Interface_Control:inst|rx_dataB[0] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ula_k:inst1|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Interface_Control:inst|rx_dataB[0] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Interface_Control:inst|rx_dataB[0]~_Duplicate_1              ; Q                ;                       ;
; Interface_Control:inst|rx_dataB[1] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ula_k:inst1|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Interface_Control:inst|rx_dataB[1] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Interface_Control:inst|rx_dataB[1]~_Duplicate_1              ; Q                ;                       ;
; Interface_Control:inst|rx_dataB[2] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ula_k:inst1|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Interface_Control:inst|rx_dataB[2] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Interface_Control:inst|rx_dataB[2]~_Duplicate_1              ; Q                ;                       ;
; Interface_Control:inst|rx_dataB[3] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ula_k:inst1|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Interface_Control:inst|rx_dataB[3] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Interface_Control:inst|rx_dataB[3]~_Duplicate_1              ; Q                ;                       ;
; Interface_Control:inst|rx_dataB[4] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ula_k:inst1|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Interface_Control:inst|rx_dataB[4] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Interface_Control:inst|rx_dataB[4]~_Duplicate_1              ; Q                ;                       ;
; Interface_Control:inst|rx_dataB[5] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ula_k:inst1|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Interface_Control:inst|rx_dataB[5] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Interface_Control:inst|rx_dataB[5]~_Duplicate_1              ; Q                ;                       ;
; Interface_Control:inst|rx_dataB[6] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ula_k:inst1|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Interface_Control:inst|rx_dataB[6] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Interface_Control:inst|rx_dataB[6]~_Duplicate_1              ; Q                ;                       ;
; Interface_Control:inst|rx_dataB[7] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ula_k:inst1|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Interface_Control:inst|rx_dataB[7] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Interface_Control:inst|rx_dataB[7]~_Duplicate_1              ; Q                ;                       ;
+------------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 317 ) ; 0.00 % ( 0 / 317 )         ; 0.00 % ( 0 / 317 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 317 ) ; 0.00 % ( 0 / 317 )         ; 0.00 % ( 0 / 317 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 307 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/di3go/workspace/t02-warmup/rtl/output_files/warmup.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 223 / 24,624 ( < 1 % ) ;
;     -- Combinational with no register       ; 139                    ;
;     -- Register only                        ; 29                     ;
;     -- Combinational with a register        ; 55                     ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 70                     ;
;     -- 3 input functions                    ; 75                     ;
;     -- <=2 input functions                  ; 49                     ;
;     -- Register only                        ; 29                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 134                    ;
;     -- arithmetic mode                      ; 60                     ;
;                                             ;                        ;
; Total registers*                            ; 84 / 25,629 ( < 1 % )  ;
;     -- Dedicated logic registers            ; 84 / 24,624 ( < 1 % )  ;
;     -- I/O registers                        ; 0 / 1,005 ( 0 % )      ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 19 / 1,539 ( 1 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 12 / 216 ( 6 % )       ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; Global signals                              ; 2                      ;
; M9Ks                                        ; 0 / 66 ( 0 % )         ;
; Total block memory bits                     ; 0 / 608,256 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 608,256 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 1 / 132 ( < 1 % )      ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 2 / 20 ( 10 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%           ;
; Peak interconnect usage (total/H/V)         ; 3% / 4% / 3%           ;
; Maximum fan-out                             ; 79                     ;
; Highest non-global fan-out                  ; 27                     ;
; Total fan-out                               ; 904                    ;
; Average fan-out                             ; 2.62                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 223 / 24624 ( < 1 % ) ; 0 / 24624 ( 0 % )              ;
;     -- Combinational with no register       ; 139                   ; 0                              ;
;     -- Register only                        ; 29                    ; 0                              ;
;     -- Combinational with a register        ; 55                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 70                    ; 0                              ;
;     -- 3 input functions                    ; 75                    ; 0                              ;
;     -- <=2 input functions                  ; 49                    ; 0                              ;
;     -- Register only                        ; 29                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 134                   ; 0                              ;
;     -- arithmetic mode                      ; 60                    ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 84                    ; 0                              ;
;     -- Dedicated logic registers            ; 84 / 24624 ( < 1 % )  ; 0 / 24624 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 19 / 1539 ( 1 % )     ; 0 / 1539 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 12                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 1 / 132 ( < 1 % )     ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 2 / 24 ( 8 % )        ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 916                   ; 5                              ;
;     -- Registered Connections               ; 318                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 3                     ; 0                              ;
;     -- Output Ports                         ; 9                     ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                 ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clock ; F2    ; 1        ; 0            ; 16           ; 0            ; 85                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; reset ; T11   ; 4        ; 38           ; 0            ; 0            ; 27                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; rx    ; B16   ; 7        ; 38           ; 34           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; overflow      ; L15   ; 5        ; 53           ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result_alu[0] ; P11   ; 4        ; 36           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result_alu[1] ; V12   ; 4        ; 29           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result_alu[2] ; U13   ; 4        ; 34           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result_alu[3] ; L17   ; 5        ; 53           ; 14           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result_alu[4] ; M18   ; 5        ; 53           ; 14           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result_alu[5] ; U14   ; 4        ; 36           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result_alu[6] ; N10   ; 4        ; 40           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result_alu[7] ; K18   ; 5        ; 53           ; 15           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L3n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L4p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; G5       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H4       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H3       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; K6       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; DIFFIO_R9n, DEV_OE          ; Use as regular IO        ; result_alu[4]           ; Dual Purpose Pin          ;
; L17      ; DIFFIO_R9p, DEV_CLRn        ; Use as regular IO        ; result_alu[3]           ; Dual Purpose Pin          ;
; K14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; K13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; J18      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; J17      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; J14      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; E18      ; DIFFIO_R4n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; B16      ; DIFFIO_T19p, PADD2          ; Use as regular IO        ; rx                      ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 5 / 20 ( 25 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 25 ( 0 % )  ; 2.5V          ; --           ;
; 3        ; 0 / 31 ( 0 % )  ; 2.5V          ; --           ;
; 4        ; 6 / 32 ( 19 % ) ; 2.5V          ; --           ;
; 5        ; 4 / 23 ( 17 % ) ; 2.5V          ; --           ;
; 6        ; 1 / 20 ( 5 % )  ; 2.5V          ; --           ;
; 7        ; 1 / 33 ( 3 % )  ; 2.5V          ; --           ;
; 8        ; 0 / 32 ( 0 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A2       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 232        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 225        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 222        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 220        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A11      ; 204        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 202        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 196        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 191        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 180        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 179        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B1       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 237        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 223        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B11      ; 205        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 203        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 201        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 192        ; 7        ; rx                                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B18      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C5       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C7       ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 214        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 207        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ; 195        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 177        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 172        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C18      ; 171        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D7       ; 228        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D9       ; 215        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 208        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ; 190        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D14      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D16      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 166        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D18      ; 165        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E4       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 234        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 216        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 213        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 206        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 189        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 184        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E18      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 26         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F2       ; 25         ; 1        ; clock                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F6       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 235        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 230        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 194        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 193        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 187        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F16      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F17      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F18      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G5       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ; 247        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G15      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G17      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H4       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H13      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H14      ; 168        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H15      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 158        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 157        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J5       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J17      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J18      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K1       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 145        ; 5        ; result_alu[7]                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L6       ; 33         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 137        ; 5        ; overflow                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L16      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 143        ; 5        ; result_alu[3]                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L18      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M5       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M6       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ; 121        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M14      ; 135        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M18      ; 142        ; 5        ; result_alu[4]                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ; 28         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N8       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ; 109        ; 4        ; result_alu[6]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N11      ; 110        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 118        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 122        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N14      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N15      ; 125        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N17      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N18      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P1       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P7       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P8       ; 78         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 99         ; 4        ; result_alu[0]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P12      ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R8       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R11      ; 104        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R13      ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R15      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R16      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R17      ; 131        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R18      ; 130        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T8       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 106        ; 4        ; reset                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T17      ; 129        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U2       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U3       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U4       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U5       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U6       ; 80         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 84         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 86         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U10      ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U11      ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 96         ; 4        ; result_alu[2]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U14      ; 100        ; 4        ; result_alu[5]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U15      ; 102        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U17      ; 113        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U18      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V1       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V2       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V3       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V4       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 83         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 87         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V11      ; 91         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 93         ; 4        ; result_alu[1]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V13      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 103        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 114        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                               ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------+--------------+
; |Main                                     ; 223 (0)     ; 84 (0)                    ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 12   ; 0            ; 139 (0)      ; 29 (0)            ; 55 (0)           ; |Main                                                                                                             ; work         ;
;    |Interface_Control:inst|               ; 53 (53)     ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 15 (15)           ; 34 (34)          ; |Main|Interface_Control:inst                                                                                      ; work         ;
;    |uart:inst3|                           ; 51 (51)     ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 14 (14)           ; 28 (28)          ; |Main|uart:inst3                                                                                                  ; work         ;
;    |ula_k:inst1|                          ; 135 (62)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 126 (58)     ; 0 (0)             ; 9 (4)            ; |Main|ula_k:inst1                                                                                                 ; work         ;
;       |lpm_divide:Div0|                   ; 73 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (0)       ; 0 (0)             ; 5 (0)            ; |Main|ula_k:inst1|lpm_divide:Div0                                                                                 ; work         ;
;          |lpm_divide_egm:auto_generated|  ; 73 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (0)       ; 0 (0)             ; 5 (0)            ; |Main|ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_fkh:divider| ; 73 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (0)       ; 0 (0)             ; 5 (0)            ; |Main|ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider                       ; work         ;
;                |alt_u_div_93f:divider|    ; 73 (73)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (68)      ; 0 (0)             ; 5 (5)            ; |Main|ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider ; work         ;
;       |lpm_mult:Mult0|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Main|ula_k:inst1|lpm_mult:Mult0                                                                                  ; work         ;
;          |mult_19t:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Main|ula_k:inst1|lpm_mult:Mult0|mult_19t:auto_generated                                                          ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; overflow      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result_alu[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result_alu[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result_alu[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result_alu[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result_alu[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result_alu[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result_alu[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result_alu[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reset         ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; clock         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rx            ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                   ;
+----------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                ; Pad To Core Index ; Setting ;
+----------------------------------------------------+-------------------+---------+
; reset                                              ;                   ;         ;
;      - Interface_Control:inst|counter[1]           ; 0                 ; 6       ;
;      - Interface_Control:inst|rx_dataA~0           ; 0                 ; 6       ;
;      - Interface_Control:inst|rx_dataB[2]~0        ; 0                 ; 6       ;
;      - Interface_Control:inst|rx_dataB~1           ; 0                 ; 6       ;
;      - Interface_Control:inst|rx_dataA~1           ; 0                 ; 6       ;
;      - Interface_Control:inst|rx_dataB~2           ; 0                 ; 6       ;
;      - Interface_Control:inst|rx_dataA~2           ; 0                 ; 6       ;
;      - Interface_Control:inst|rx_dataB~3           ; 0                 ; 6       ;
;      - Interface_Control:inst|rx_dataA~3           ; 0                 ; 6       ;
;      - Interface_Control:inst|rx_dataB~4           ; 0                 ; 6       ;
;      - Interface_Control:inst|rx_dataA~4           ; 0                 ; 6       ;
;      - Interface_Control:inst|rx_dataB~5           ; 0                 ; 6       ;
;      - Interface_Control:inst|rx_dataA~5           ; 0                 ; 6       ;
;      - Interface_Control:inst|rx_dataB~6           ; 0                 ; 6       ;
;      - Interface_Control:inst|rx_dataA~6           ; 0                 ; 6       ;
;      - Interface_Control:inst|rx_dataB~7           ; 0                 ; 6       ;
;      - Interface_Control:inst|rx_dataA~7           ; 0                 ; 6       ;
;      - Interface_Control:inst|rx_dataB~8           ; 0                 ; 6       ;
;      - Interface_Control:inst|counter~0            ; 0                 ; 6       ;
;      - Interface_Control:inst|rx_dataOperation~0   ; 0                 ; 6       ;
;      - Interface_Control:inst|rx_dataOperation~1   ; 0                 ; 6       ;
;      - Interface_Control:inst|rx_dataOperation~2   ; 0                 ; 6       ;
;      - Interface_Control:inst|rx_dataOperation~3   ; 0                 ; 6       ;
;      - Interface_Control:inst|rx_dataOperation~4   ; 0                 ; 6       ;
;      - Interface_Control:inst|rx_dataOperation~5   ; 0                 ; 6       ;
;      - Interface_Control:inst|rx_dataOperation~6   ; 0                 ; 6       ;
;      - Interface_Control:inst|rx_dataOperation~7   ; 0                 ; 6       ;
; clock                                              ;                   ;         ;
; rx                                                 ;                   ;         ;
;      - uart:inst3|rx_data[7]                       ; 0                 ; 6       ;
;      - uart:inst3|\rx_debounceer:deb_buf[0]~feeder ; 0                 ; 6       ;
;      - uart:inst3|rx_data_tmp[0]~feeder            ; 0                 ; 6       ;
+----------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                    ;
+---------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                  ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Interface_Control:inst|dataA[7]~0     ; LCCOMB_X40_Y13_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Interface_Control:inst|operation[0]~0 ; LCCOMB_X39_Y13_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Interface_Control:inst|rx_dataB[2]~0  ; LCCOMB_X39_Y13_N6  ; 25      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; clock                                 ; PIN_F2             ; 7       ; Clock        ; no     ; --                   ; --               ; --                        ;
; clock                                 ; PIN_F2             ; 79      ; Clock        ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; reset                                 ; PIN_T11            ; 27      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; uart:inst3|rx_clk_en                  ; FF_X39_Y14_N17     ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; uart:inst3|rx_clk_gen~0               ; LCCOMB_X40_Y14_N2  ; 14      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; uart:inst3|rx_data_tmp[0]~0           ; LCCOMB_X38_Y13_N20 ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; uart:inst3|rx_ready~0                 ; LCCOMB_X38_Y14_N20 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ula_k:inst1|WideOr0~1                 ; LCCOMB_X29_Y14_N14 ; 8       ; Latch enable ; yes    ; Global Clock         ; GCLK19           ; --                        ;
+---------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                       ;
+-----------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                  ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clock                 ; PIN_F2             ; 79      ; 32                                   ; Global Clock         ; GCLK4            ; --                        ;
; ula_k:inst1|WideOr0~1 ; LCCOMB_X29_Y14_N14 ; 8       ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
+-----------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                  ;
+----------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                   ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------+---------+
; reset~input                                                                                                                            ; 27      ;
; Interface_Control:inst|rx_dataB[2]~0                                                                                                   ; 25      ;
; Interface_Control:inst|rx_dataOperation[0]                                                                                             ; 18      ;
; Interface_Control:inst|rx_dataOperation[1]                                                                                             ; 17      ;
; Interface_Control:inst|rx_dataA[7]~_Duplicate_1                                                                                        ; 15      ;
; uart:inst3|rx_clk_gen~0                                                                                                                ; 14      ;
; Interface_Control:inst|rx_dataA[0]~_Duplicate_1                                                                                        ; 13      ;
; Interface_Control:inst|rx_dataA[2]~_Duplicate_1                                                                                        ; 13      ;
; Interface_Control:inst|rx_dataA[1]~_Duplicate_1                                                                                        ; 12      ;
; Interface_Control:inst|rx_dataA[3]~_Duplicate_1                                                                                        ; 12      ;
; Interface_Control:inst|rx_dataOperation[2]                                                                                             ; 11      ;
; uart:inst3|rx_ready~0                                                                                                                  ; 9       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|selnose[27]~0              ; 9       ;
; Interface_Control:inst|operation[0]~0                                                                                                  ; 8       ;
; uart:inst3|rx_fsm.data                                                                                                                 ; 8       ;
; Interface_Control:inst|dataA[7]~0                                                                                                      ; 8       ;
; Interface_Control:inst|rx_dataA[4]~_Duplicate_1                                                                                        ; 8       ;
; Interface_Control:inst|rx_dataA[5]~_Duplicate_1                                                                                        ; 8       ;
; Interface_Control:inst|rx_dataA[6]~_Duplicate_1                                                                                        ; 8       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_6_result_int[7]~14 ; 8       ;
; uart:inst3|rx_data_tmp[0]~0                                                                                                            ; 7       ;
; uart:inst3|rx_clk_en                                                                                                                   ; 7       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|selnose[45]~4              ; 7       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_5_result_int[6]~12 ; 7       ;
; clock~input                                                                                                                            ; 6       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|selnose[36]~3              ; 6       ;
; Interface_Control:inst|rx_dataB[6]~_Duplicate_1                                                                                        ; 6       ;
; Interface_Control:inst|rx_dataB[7]~_Duplicate_1                                                                                        ; 6       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_4_result_int[5]~10 ; 6       ;
; uart:inst3|rx_data_deb                                                                                                                 ; 5       ;
; ula_k:inst1|Selector7~6                                                                                                                ; 5       ;
; uart:inst3|rx_ready                                                                                                                    ; 5       ;
; Interface_Control:inst|counter[0]                                                                                                      ; 5       ;
; Interface_Control:inst|rx_dataB[1]~_Duplicate_1                                                                                        ; 5       ;
; Interface_Control:inst|rx_dataB[2]~_Duplicate_1                                                                                        ; 5       ;
; Interface_Control:inst|rx_dataB[3]~_Duplicate_1                                                                                        ; 5       ;
; Interface_Control:inst|rx_dataB[4]~_Duplicate_1                                                                                        ; 5       ;
; Interface_Control:inst|rx_dataB[5]~_Duplicate_1                                                                                        ; 5       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_3_result_int[4]~8  ; 5       ;
; uart:inst3|Equal5~0                                                                                                                    ; 4       ;
; uart:inst3|rx_data_cnt[1]                                                                                                              ; 4       ;
; uart:inst3|rx_data_cnt[0]                                                                                                              ; 4       ;
; uart:inst3|rx_data_cnt[2]                                                                                                              ; 4       ;
; Interface_Control:inst|rx_dataB[0]~_Duplicate_1                                                                                        ; 4       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_2_result_int[3]~6  ; 4       ;
; Interface_Control:inst|counter[1]                                                                                                      ; 4       ;
; rx~input                                                                                                                               ; 3       ;
; uart:inst3|\rx_debounceer:deb_buf[1]                                                                                                   ; 3       ;
; uart:inst3|rx_data[0]                                                                                                                  ; 3       ;
; uart:inst3|rx_data[1]                                                                                                                  ; 3       ;
; uart:inst3|rx_data[2]                                                                                                                  ; 3       ;
; uart:inst3|rx_data[3]                                                                                                                  ; 3       ;
; uart:inst3|rx_data[4]                                                                                                                  ; 3       ;
; uart:inst3|rx_data[5]                                                                                                                  ; 3       ;
; uart:inst3|rx_data[6]                                                                                                                  ; 3       ;
; uart:inst3|rx_data[7]                                                                                                                  ; 3       ;
; ula_k:inst1|result_alu[0]                                                                                                              ; 2       ;
; ula_k:inst1|result_alu[1]                                                                                                              ; 2       ;
; ula_k:inst1|result_alu[2]                                                                                                              ; 2       ;
; ula_k:inst1|result_alu[3]                                                                                                              ; 2       ;
; ula_k:inst1|result_alu[4]                                                                                                              ; 2       ;
; ula_k:inst1|result_alu[5]                                                                                                              ; 2       ;
; ula_k:inst1|result_alu[6]                                                                                                              ; 2       ;
; ula_k:inst1|result_alu[7]                                                                                                              ; 2       ;
; uart:inst3|\rx_debounceer:deb_buf[2]                                                                                                   ; 2       ;
; uart:inst3|\rx_debounceer:deb_buf[0]                                                                                                   ; 2       ;
; uart:inst3|rx_fsm.idle                                                                                                                 ; 2       ;
; uart:inst3|rx_data_tmp[5]                                                                                                              ; 2       ;
; uart:inst3|rx_data_tmp[4]                                                                                                              ; 2       ;
; uart:inst3|rx_data_tmp[3]                                                                                                              ; 2       ;
; uart:inst3|rx_data_tmp[2]                                                                                                              ; 2       ;
; uart:inst3|rx_data_tmp[1]                                                                                                              ; 2       ;
; uart:inst3|rx_data_tmp[0]                                                                                                              ; 2       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[40]~21            ; 2       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[41]~20            ; 2       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[42]~19            ; 2       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[43]~18            ; 2       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[44]~17            ; 2       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[45]~16            ; 2       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[32]~15            ; 2       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[33]~14            ; 2       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[34]~13            ; 2       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[35]~12            ; 2       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[36]~11            ; 2       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[24]~10            ; 2       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[25]~9             ; 2       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[26]~8             ; 2       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[27]~7             ; 2       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[16]~6             ; 2       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[17]~5             ; 2       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[18]~4             ; 2       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[8]~3              ; 2       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[9]~1              ; 2       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|selnose[9]~1               ; 2       ;
; Interface_Control:inst|rx_dataB~8                                                                                                      ; 2       ;
; Interface_Control:inst|rx_dataA~7                                                                                                      ; 2       ;
; Interface_Control:inst|rx_dataB~7                                                                                                      ; 2       ;
; Interface_Control:inst|rx_dataA~6                                                                                                      ; 2       ;
; Interface_Control:inst|rx_dataB~6                                                                                                      ; 2       ;
; Interface_Control:inst|rx_dataA~5                                                                                                      ; 2       ;
; Interface_Control:inst|rx_dataB~5                                                                                                      ; 2       ;
; Interface_Control:inst|rx_dataA~4                                                                                                      ; 2       ;
; Interface_Control:inst|rx_dataB~4                                                                                                      ; 2       ;
; Interface_Control:inst|rx_dataA~3                                                                                                      ; 2       ;
; Interface_Control:inst|rx_dataB~3                                                                                                      ; 2       ;
; Interface_Control:inst|rx_dataA~2                                                                                                      ; 2       ;
; Interface_Control:inst|rx_dataB~2                                                                                                      ; 2       ;
; Interface_Control:inst|rx_dataA~1                                                                                                      ; 2       ;
; Interface_Control:inst|rx_dataB~1                                                                                                      ; 2       ;
; Interface_Control:inst|rx_dataA~0                                                                                                      ; 2       ;
; uart:inst3|\rx_clk_gen:counter[11]                                                                                                     ; 2       ;
; uart:inst3|\rx_clk_gen:counter[9]                                                                                                      ; 2       ;
; uart:inst3|\rx_clk_gen:counter[8]                                                                                                      ; 2       ;
; uart:inst3|\rx_clk_gen:counter[10]                                                                                                     ; 2       ;
; uart:inst3|\rx_clk_gen:counter[12]                                                                                                     ; 2       ;
; uart:inst3|\rx_clk_gen:counter[7]                                                                                                      ; 2       ;
; uart:inst3|\rx_clk_gen:counter[5]                                                                                                      ; 2       ;
; uart:inst3|\rx_clk_gen:counter[6]                                                                                                      ; 2       ;
; uart:inst3|\rx_clk_gen:counter[4]                                                                                                      ; 2       ;
; uart:inst3|\rx_clk_gen:counter[3]                                                                                                      ; 2       ;
; uart:inst3|\rx_clk_gen:counter[2]                                                                                                      ; 2       ;
; uart:inst3|\rx_clk_gen:counter[1]                                                                                                      ; 2       ;
; uart:inst3|\rx_clk_gen:counter[0]                                                                                                      ; 2       ;
; ula_k:inst1|Selector0~3                                                                                                                ; 1       ;
; ula_k:inst1|Selector0~2                                                                                                                ; 1       ;
; uart:inst3|rx_fsm.idle~0                                                                                                               ; 1       ;
; uart:inst3|rx_fsm~12                                                                                                                   ; 1       ;
; uart:inst3|rx_data_deb~1                                                                                                               ; 1       ;
; uart:inst3|rx_data_deb~0                                                                                                               ; 1       ;
; uart:inst3|\rx_debounceer:deb_buf[3]                                                                                                   ; 1       ;
; uart:inst3|rx_start_detect~1                                                                                                           ; 1       ;
; uart:inst3|\rx_start_detect:rx_data_old                                                                                                ; 1       ;
; uart:inst3|rx_fsm~11                                                                                                                   ; 1       ;
; uart:inst3|Equal4~3                                                                                                                    ; 1       ;
; uart:inst3|Equal4~2                                                                                                                    ; 1       ;
; uart:inst3|Equal4~1                                                                                                                    ; 1       ;
; uart:inst3|Equal4~0                                                                                                                    ; 1       ;
; uart:inst3|rx_rcv_init                                                                                                                 ; 1       ;
; uart:inst3|Selector25~0                                                                                                                ; 1       ;
; uart:inst3|Selector26~0                                                                                                                ; 1       ;
; uart:inst3|Selector24~0                                                                                                                ; 1       ;
; Interface_Control:inst|rx_dataOperation~7                                                                                              ; 1       ;
; Interface_Control:inst|operation[4]                                                                                                    ; 1       ;
; Interface_Control:inst|rx_dataOperation~6                                                                                              ; 1       ;
; Interface_Control:inst|operation[3]                                                                                                    ; 1       ;
; Interface_Control:inst|rx_dataOperation~5                                                                                              ; 1       ;
; Interface_Control:inst|operation[7]                                                                                                    ; 1       ;
; Interface_Control:inst|rx_dataOperation~4                                                                                              ; 1       ;
; Interface_Control:inst|operation[6]                                                                                                    ; 1       ;
; Interface_Control:inst|rx_dataOperation~3                                                                                              ; 1       ;
; Interface_Control:inst|operation[5]                                                                                                    ; 1       ;
; Interface_Control:inst|rx_dataOperation~2                                                                                              ; 1       ;
; Interface_Control:inst|operation[2]                                                                                                    ; 1       ;
; Interface_Control:inst|rx_dataOperation~1                                                                                              ; 1       ;
; Interface_Control:inst|operation[0]                                                                                                    ; 1       ;
; Interface_Control:inst|rx_dataOperation~0                                                                                              ; 1       ;
; Interface_Control:inst|operation[1]                                                                                                    ; 1       ;
; uart:inst3|rx_data_tmp[6]                                                                                                              ; 1       ;
; Interface_Control:inst|counter~1                                                                                                       ; 1       ;
; Interface_Control:inst|counter~0                                                                                                       ; 1       ;
; ula_k:inst1|Selector0~1                                                                                                                ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[48]~28            ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[49]~27            ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[50]~26            ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[51]~25            ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[52]~24            ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[53]~23            ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[54]~22            ; 1       ;
; ula_k:inst1|Selector0~0                                                                                                                ; 1       ;
; ula_k:inst1|Selector1~3                                                                                                                ; 1       ;
; ula_k:inst1|Selector1~2                                                                                                                ; 1       ;
; ula_k:inst1|Selector1~1                                                                                                                ; 1       ;
; ula_k:inst1|Selector1~0                                                                                                                ; 1       ;
; ula_k:inst1|Selector2~3                                                                                                                ; 1       ;
; ula_k:inst1|Selector2~2                                                                                                                ; 1       ;
; ula_k:inst1|Selector2~1                                                                                                                ; 1       ;
; ula_k:inst1|Selector2~0                                                                                                                ; 1       ;
; ula_k:inst1|Selector3~3                                                                                                                ; 1       ;
; ula_k:inst1|Selector3~2                                                                                                                ; 1       ;
; ula_k:inst1|Selector3~1                                                                                                                ; 1       ;
; ula_k:inst1|Selector3~0                                                                                                                ; 1       ;
; ula_k:inst1|Selector4~3                                                                                                                ; 1       ;
; ula_k:inst1|Selector4~2                                                                                                                ; 1       ;
; ula_k:inst1|Selector4~1                                                                                                                ; 1       ;
; ula_k:inst1|Selector4~0                                                                                                                ; 1       ;
; ula_k:inst1|Selector5~3                                                                                                                ; 1       ;
; ula_k:inst1|Selector5~2                                                                                                                ; 1       ;
; ula_k:inst1|Selector5~1                                                                                                                ; 1       ;
; ula_k:inst1|Selector5~0                                                                                                                ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[8]~2              ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[9]~0              ; 1       ;
; ula_k:inst1|Selector6~3                                                                                                                ; 1       ;
; ula_k:inst1|Selector6~2                                                                                                                ; 1       ;
; ula_k:inst1|Selector6~1                                                                                                                ; 1       ;
; ula_k:inst1|Selector6~0                                                                                                                ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|selnose[9]~2               ; 1       ;
; ula_k:inst1|WideOr0~0                                                                                                                  ; 1       ;
; Interface_Control:inst|rx_dataOperation[4]                                                                                             ; 1       ;
; Interface_Control:inst|rx_dataOperation[3]                                                                                             ; 1       ;
; Interface_Control:inst|rx_dataOperation[7]                                                                                             ; 1       ;
; Interface_Control:inst|rx_dataOperation[6]                                                                                             ; 1       ;
; Interface_Control:inst|rx_dataOperation[5]                                                                                             ; 1       ;
; ula_k:inst1|Selector7~5                                                                                                                ; 1       ;
; ula_k:inst1|Selector7~4                                                                                                                ; 1       ;
; ula_k:inst1|Selector7~3                                                                                                                ; 1       ;
; ula_k:inst1|Selector7~2                                                                                                                ; 1       ;
; ula_k:inst1|Selector7~1                                                                                                                ; 1       ;
; ula_k:inst1|Selector7~0                                                                                                                ; 1       ;
; Interface_Control:inst|dataA[0]                                                                                                        ; 1       ;
; Interface_Control:inst|dataA[1]                                                                                                        ; 1       ;
; Interface_Control:inst|dataA[2]                                                                                                        ; 1       ;
; Interface_Control:inst|dataA[3]                                                                                                        ; 1       ;
; Interface_Control:inst|dataA[4]                                                                                                        ; 1       ;
; Interface_Control:inst|dataA[5]                                                                                                        ; 1       ;
; Interface_Control:inst|dataA[6]                                                                                                        ; 1       ;
; Interface_Control:inst|dataA[7]                                                                                                        ; 1       ;
; uart:inst3|\rx_clk_gen:counter[12]~1                                                                                                   ; 1       ;
; uart:inst3|\rx_clk_gen:counter[11]~2                                                                                                   ; 1       ;
; uart:inst3|\rx_clk_gen:counter[11]~1                                                                                                   ; 1       ;
; uart:inst3|\rx_clk_gen:counter[10]~2                                                                                                   ; 1       ;
; uart:inst3|\rx_clk_gen:counter[10]~1                                                                                                   ; 1       ;
; uart:inst3|\rx_clk_gen:counter[9]~2                                                                                                    ; 1       ;
; uart:inst3|\rx_clk_gen:counter[9]~1                                                                                                    ; 1       ;
; uart:inst3|\rx_clk_gen:counter[8]~2                                                                                                    ; 1       ;
; uart:inst3|\rx_clk_gen:counter[8]~1                                                                                                    ; 1       ;
; uart:inst3|\rx_clk_gen:counter[7]~2                                                                                                    ; 1       ;
; uart:inst3|\rx_clk_gen:counter[7]~1                                                                                                    ; 1       ;
; uart:inst3|\rx_clk_gen:counter[6]~2                                                                                                    ; 1       ;
; uart:inst3|\rx_clk_gen:counter[6]~1                                                                                                    ; 1       ;
; uart:inst3|\rx_clk_gen:counter[5]~2                                                                                                    ; 1       ;
; uart:inst3|\rx_clk_gen:counter[5]~1                                                                                                    ; 1       ;
; uart:inst3|\rx_clk_gen:counter[4]~2                                                                                                    ; 1       ;
; uart:inst3|\rx_clk_gen:counter[4]~1                                                                                                    ; 1       ;
; uart:inst3|\rx_clk_gen:counter[3]~2                                                                                                    ; 1       ;
; uart:inst3|\rx_clk_gen:counter[3]~1                                                                                                    ; 1       ;
; uart:inst3|\rx_clk_gen:counter[2]~2                                                                                                    ; 1       ;
; uart:inst3|\rx_clk_gen:counter[2]~1                                                                                                    ; 1       ;
; uart:inst3|\rx_clk_gen:counter[1]~2                                                                                                    ; 1       ;
; uart:inst3|\rx_clk_gen:counter[1]~1                                                                                                    ; 1       ;
; uart:inst3|\rx_clk_gen:counter[0]~2                                                                                                    ; 1       ;
; uart:inst3|\rx_clk_gen:counter[0]~1                                                                                                    ; 1       ;
; ula_k:inst1|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~1                                                                         ; 1       ;
; ula_k:inst1|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~0                                                                         ; 1       ;
; ula_k:inst1|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT15                                                                 ; 1       ;
; ula_k:inst1|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT14                                                                 ; 1       ;
; ula_k:inst1|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT13                                                                 ; 1       ;
; ula_k:inst1|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT12                                                                 ; 1       ;
; ula_k:inst1|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT11                                                                 ; 1       ;
; ula_k:inst1|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT10                                                                 ; 1       ;
; ula_k:inst1|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT9                                                                  ; 1       ;
; ula_k:inst1|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT8                                                                  ; 1       ;
; ula_k:inst1|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT7                                                                  ; 1       ;
; ula_k:inst1|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT6                                                                  ; 1       ;
; ula_k:inst1|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT5                                                                  ; 1       ;
; ula_k:inst1|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT4                                                                  ; 1       ;
; ula_k:inst1|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT3                                                                  ; 1       ;
; ula_k:inst1|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT2                                                                  ; 1       ;
; ula_k:inst1|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT1                                                                  ; 1       ;
; ula_k:inst1|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1                                                                           ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_7_result_int[8]~16 ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_7_result_int[7]~15 ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_7_result_int[6]~13 ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_7_result_int[5]~11 ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_7_result_int[4]~9  ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_7_result_int[3]~7  ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_7_result_int[2]~5  ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_7_result_int[1]~3  ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_7_result_int[0]~1  ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_6_result_int[6]~13 ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_6_result_int[6]~12 ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_6_result_int[5]~11 ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_6_result_int[5]~10 ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_6_result_int[4]~9  ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_6_result_int[4]~8  ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_6_result_int[3]~7  ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_6_result_int[3]~6  ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_6_result_int[2]~5  ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_6_result_int[2]~4  ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_6_result_int[1]~3  ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_6_result_int[1]~2  ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_6_result_int[0]~1  ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_6_result_int[0]~0  ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_5_result_int[5]~11 ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_5_result_int[5]~10 ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_5_result_int[4]~9  ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_5_result_int[4]~8  ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_5_result_int[3]~7  ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_5_result_int[3]~6  ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_5_result_int[2]~5  ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_5_result_int[2]~4  ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_5_result_int[1]~3  ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_5_result_int[1]~2  ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_5_result_int[0]~1  ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_5_result_int[0]~0  ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_4_result_int[4]~9  ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_4_result_int[4]~8  ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_4_result_int[3]~7  ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_4_result_int[3]~6  ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_4_result_int[2]~5  ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_4_result_int[2]~4  ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_4_result_int[1]~3  ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_4_result_int[1]~2  ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_4_result_int[0]~1  ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_4_result_int[0]~0  ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_3_result_int[3]~7  ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_3_result_int[3]~6  ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_3_result_int[2]~5  ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_3_result_int[2]~4  ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_3_result_int[1]~3  ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_3_result_int[1]~2  ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_3_result_int[0]~1  ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_3_result_int[0]~0  ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_2_result_int[2]~5  ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_2_result_int[2]~4  ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_2_result_int[1]~3  ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_2_result_int[1]~2  ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_2_result_int[0]~1  ; 1       ;
; ula_k:inst1|lpm_divide:Div0|lpm_divide_egm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_2_result_int[0]~0  ; 1       ;
; ula_k:inst1|lpm_mult:Mult0|mult_19t:auto_generated|mac_out2~DATAOUT7                                                                   ; 1       ;
; ula_k:inst1|lpm_mult:Mult0|mult_19t:auto_generated|mac_out2~DATAOUT6                                                                   ; 1       ;
; ula_k:inst1|lpm_mult:Mult0|mult_19t:auto_generated|mac_out2~DATAOUT5                                                                   ; 1       ;
; ula_k:inst1|lpm_mult:Mult0|mult_19t:auto_generated|mac_out2~DATAOUT4                                                                   ; 1       ;
; ula_k:inst1|lpm_mult:Mult0|mult_19t:auto_generated|mac_out2~DATAOUT3                                                                   ; 1       ;
; ula_k:inst1|lpm_mult:Mult0|mult_19t:auto_generated|mac_out2~DATAOUT2                                                                   ; 1       ;
; ula_k:inst1|lpm_mult:Mult0|mult_19t:auto_generated|mac_out2~DATAOUT1                                                                   ; 1       ;
; ula_k:inst1|lpm_mult:Mult0|mult_19t:auto_generated|mac_out2                                                                            ; 1       ;
; ula_k:inst1|Add0~14                                                                                                                    ; 1       ;
; ula_k:inst1|Add0~13                                                                                                                    ; 1       ;
; ula_k:inst1|Add0~12                                                                                                                    ; 1       ;
; ula_k:inst1|Add0~11                                                                                                                    ; 1       ;
; ula_k:inst1|Add0~10                                                                                                                    ; 1       ;
; ula_k:inst1|Add0~9                                                                                                                     ; 1       ;
; ula_k:inst1|Add0~8                                                                                                                     ; 1       ;
; ula_k:inst1|Add0~7                                                                                                                     ; 1       ;
; ula_k:inst1|Add0~6                                                                                                                     ; 1       ;
; ula_k:inst1|Add0~5                                                                                                                     ; 1       ;
; ula_k:inst1|Add0~4                                                                                                                     ; 1       ;
; ula_k:inst1|Add0~3                                                                                                                     ; 1       ;
; ula_k:inst1|Add0~2                                                                                                                     ; 1       ;
; ula_k:inst1|Add0~1                                                                                                                     ; 1       ;
; ula_k:inst1|Add0~0                                                                                                                     ; 1       ;
; ula_k:inst1|Add1~16                                                                                                                    ; 1       ;
; ula_k:inst1|Add1~15                                                                                                                    ; 1       ;
; ula_k:inst1|Add1~14                                                                                                                    ; 1       ;
; ula_k:inst1|Add1~13                                                                                                                    ; 1       ;
; ula_k:inst1|Add1~12                                                                                                                    ; 1       ;
; ula_k:inst1|Add1~11                                                                                                                    ; 1       ;
; ula_k:inst1|Add1~10                                                                                                                    ; 1       ;
; ula_k:inst1|Add1~9                                                                                                                     ; 1       ;
; ula_k:inst1|Add1~8                                                                                                                     ; 1       ;
; ula_k:inst1|Add1~7                                                                                                                     ; 1       ;
; ula_k:inst1|Add1~6                                                                                                                     ; 1       ;
; ula_k:inst1|Add1~5                                                                                                                     ; 1       ;
; ula_k:inst1|Add1~4                                                                                                                     ; 1       ;
; ula_k:inst1|Add1~3                                                                                                                     ; 1       ;
; ula_k:inst1|Add1~2                                                                                                                     ; 1       ;
; ula_k:inst1|Add1~1                                                                                                                     ; 1       ;
; ula_k:inst1|Add1~0                                                                                                                     ; 1       ;
+----------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 1           ; 2                   ; 132               ;
; Simple Multipliers (18-bit)           ; 0           ; 1                   ; 66                ;
; Embedded Multiplier Blocks            ; 1           ; --                  ; 66                ;
; Embedded Multiplier 9-bit elements    ; 1           ; 2                   ; 132               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                            ; Mode                      ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; ula_k:inst1|lpm_mult:Mult0|mult_19t:auto_generated|mac_out2     ; Simple Multiplier (9-bit) ; DSPOUT_X42_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ula_k:inst1|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1 ;                           ; DSPMULT_X42_Y13_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
+-----------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 354 / 71,559 ( < 1 % ) ;
; C16 interconnects     ; 6 / 2,597 ( < 1 % )    ;
; C4 interconnects      ; 149 / 46,848 ( < 1 % ) ;
; Direct links          ; 78 / 71,559 ( < 1 % )  ;
; Global clocks         ; 2 / 20 ( 10 % )        ;
; Local interconnects   ; 114 / 24,624 ( < 1 % ) ;
; R24 interconnects     ; 9 / 2,496 ( < 1 % )    ;
; R4 interconnects      ; 271 / 62,424 ( < 1 % ) ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 11.74) ; Number of LABs  (Total = 19) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 2                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 1                            ;
; 9                                           ; 1                            ;
; 10                                          ; 3                            ;
; 11                                          ; 1                            ;
; 12                                          ; 1                            ;
; 13                                          ; 0                            ;
; 14                                          ; 0                            ;
; 15                                          ; 1                            ;
; 16                                          ; 8                            ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.11) ; Number of LABs  (Total = 19) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 12                           ;
; 1 Clock enable                     ; 8                            ;
; 1 Sync. clear                      ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 15.74) ; Number of LABs  (Total = 19) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 2                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 1                            ;
; 12                                           ; 2                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 1                            ;
; 17                                           ; 3                            ;
; 18                                           ; 2                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 1                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.00) ; Number of LABs  (Total = 19) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 3                            ;
; 2                                               ; 1                            ;
; 3                                               ; 1                            ;
; 4                                               ; 1                            ;
; 5                                               ; 1                            ;
; 6                                               ; 1                            ;
; 7                                               ; 0                            ;
; 8                                               ; 3                            ;
; 9                                               ; 2                            ;
; 10                                              ; 2                            ;
; 11                                              ; 0                            ;
; 12                                              ; 0                            ;
; 13                                              ; 1                            ;
; 14                                              ; 1                            ;
; 15                                              ; 0                            ;
; 16                                              ; 1                            ;
; 17                                              ; 0                            ;
; 18                                              ; 0                            ;
; 19                                              ; 0                            ;
; 20                                              ; 0                            ;
; 21                                              ; 0                            ;
; 22                                              ; 0                            ;
; 23                                              ; 0                            ;
; 24                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 14.32) ; Number of LABs  (Total = 19) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 2                            ;
; 4                                            ; 1                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 2                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 2                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 12        ; 0            ; 0            ; 12        ; 12        ; 0            ; 9            ; 0            ; 0            ; 3            ; 0            ; 9            ; 3            ; 0            ; 0            ; 0            ; 9            ; 0            ; 0            ; 0            ; 0            ; 0            ; 12        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 12           ; 12           ; 12           ; 12           ; 12           ; 0         ; 12           ; 12           ; 0         ; 0         ; 12           ; 3            ; 12           ; 12           ; 9            ; 12           ; 3            ; 9            ; 12           ; 12           ; 12           ; 3            ; 12           ; 12           ; 12           ; 12           ; 12           ; 0         ; 12           ; 12           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; overflow           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result_alu[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result_alu[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result_alu[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result_alu[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result_alu[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result_alu[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result_alu[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result_alu[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clock              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rx                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+----------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                    ;
+-----------------+--------------------------------------------+-------------------+
; Source Clock(s) ; Destination Clock(s)                       ; Delay Added in ns ;
+-----------------+--------------------------------------------+-------------------+
; clock           ; Interface_Control:inst|rx_dataOperation[1] ; 31.6              ;
+-----------------+--------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                   ;
+-------------------------------------------------+---------------------------+-------------------+
; Source Register                                 ; Destination Register      ; Delay Added in ns ;
+-------------------------------------------------+---------------------------+-------------------+
; Interface_Control:inst|rx_dataOperation[1]      ; ula_k:inst1|result_alu[2] ; 2.747             ;
; Interface_Control:inst|rx_dataOperation[0]      ; ula_k:inst1|result_alu[2] ; 1.818             ;
; Interface_Control:inst|rx_dataA[4]~_Duplicate_1 ; ula_k:inst1|result_alu[4] ; 1.818             ;
; Interface_Control:inst|rx_dataB[4]~_Duplicate_1 ; ula_k:inst1|result_alu[4] ; 1.818             ;
; Interface_Control:inst|rx_dataA[3]~_Duplicate_1 ; ula_k:inst1|result_alu[4] ; 1.818             ;
; Interface_Control:inst|rx_dataB[3]~_Duplicate_1 ; ula_k:inst1|result_alu[4] ; 1.818             ;
; Interface_Control:inst|rx_dataA[2]~_Duplicate_1 ; ula_k:inst1|result_alu[2] ; 1.818             ;
; Interface_Control:inst|rx_dataB[2]~_Duplicate_1 ; ula_k:inst1|result_alu[2] ; 1.818             ;
; Interface_Control:inst|rx_dataA[1]~_Duplicate_1 ; ula_k:inst1|result_alu[2] ; 1.818             ;
; Interface_Control:inst|rx_dataB[1]~_Duplicate_1 ; ula_k:inst1|result_alu[2] ; 1.818             ;
; Interface_Control:inst|rx_dataA[0]~_Duplicate_1 ; ula_k:inst1|result_alu[2] ; 1.818             ;
; Interface_Control:inst|rx_dataB[0]~_Duplicate_1 ; ula_k:inst1|result_alu[2] ; 1.818             ;
; Interface_Control:inst|rx_dataA[5]~_Duplicate_1 ; ula_k:inst1|result_alu[5] ; 1.670             ;
; Interface_Control:inst|rx_dataB[5]~_Duplicate_1 ; ula_k:inst1|result_alu[5] ; 1.670             ;
; Interface_Control:inst|rx_dataA[6]~_Duplicate_1 ; ula_k:inst1|result_alu[6] ; 1.477             ;
; Interface_Control:inst|rx_dataB[6]~_Duplicate_1 ; ula_k:inst1|result_alu[6] ; 1.477             ;
; Interface_Control:inst|rx_dataA[7]~_Duplicate_1 ; ula_k:inst1|result_alu[7] ; 1.472             ;
; Interface_Control:inst|rx_dataB[7]~_Duplicate_1 ; ula_k:inst1|result_alu[7] ; 1.472             ;
; Interface_Control:inst|rx_dataOperation[2]      ; ula_k:inst1|result_alu[7] ; 1.176             ;
; Interface_Control:inst|rx_dataA[7]              ; ula_k:inst1|result_alu[2] ; 0.614             ;
; Interface_Control:inst|rx_dataA[6]              ; ula_k:inst1|result_alu[2] ; 0.614             ;
; Interface_Control:inst|rx_dataA[5]              ; ula_k:inst1|result_alu[2] ; 0.614             ;
; Interface_Control:inst|rx_dataA[4]              ; ula_k:inst1|result_alu[2] ; 0.614             ;
; Interface_Control:inst|rx_dataA[3]              ; ula_k:inst1|result_alu[2] ; 0.614             ;
; Interface_Control:inst|rx_dataA[2]              ; ula_k:inst1|result_alu[2] ; 0.614             ;
; Interface_Control:inst|rx_dataA[1]              ; ula_k:inst1|result_alu[2] ; 0.614             ;
; Interface_Control:inst|rx_dataA[0]              ; ula_k:inst1|result_alu[2] ; 0.614             ;
; Interface_Control:inst|rx_dataB[7]              ; ula_k:inst1|result_alu[2] ; 0.614             ;
; Interface_Control:inst|rx_dataB[6]              ; ula_k:inst1|result_alu[2] ; 0.614             ;
; Interface_Control:inst|rx_dataB[5]              ; ula_k:inst1|result_alu[2] ; 0.614             ;
; Interface_Control:inst|rx_dataB[4]              ; ula_k:inst1|result_alu[2] ; 0.614             ;
; Interface_Control:inst|rx_dataB[3]              ; ula_k:inst1|result_alu[2] ; 0.614             ;
; Interface_Control:inst|rx_dataB[2]              ; ula_k:inst1|result_alu[2] ; 0.614             ;
; Interface_Control:inst|rx_dataB[1]              ; ula_k:inst1|result_alu[2] ; 0.614             ;
; Interface_Control:inst|rx_dataB[0]              ; ula_k:inst1|result_alu[2] ; 0.614             ;
+-------------------------------------------------+---------------------------+-------------------+
Note: This table only shows the top 35 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C25F324I7 for design "warmup"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C25F324C7 is compatible
    Info (176445): Device EP3C40F324C7 is compatible
    Info (176445): Device EP3C40F324I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H4
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H3
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location E18
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 12 pins of 12 total pins
    Info (169086): Pin overflow not assigned to an exact location on the device
    Info (169086): Pin result_alu[7] not assigned to an exact location on the device
    Info (169086): Pin result_alu[6] not assigned to an exact location on the device
    Info (169086): Pin result_alu[5] not assigned to an exact location on the device
    Info (169086): Pin result_alu[4] not assigned to an exact location on the device
    Info (169086): Pin result_alu[3] not assigned to an exact location on the device
    Info (169086): Pin result_alu[2] not assigned to an exact location on the device
    Info (169086): Pin result_alu[1] not assigned to an exact location on the device
    Info (169086): Pin result_alu[0] not assigned to an exact location on the device
    Info (169086): Pin reset not assigned to an exact location on the device
    Info (169086): Pin clock not assigned to an exact location on the device
    Info (169086): Pin rx not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 8 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'warmup.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clock~input (placed in PIN F2 (CLK0, DIFFCLK_0p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Interface_Control:inst|rx_dataOperation[2]
        Info (176357): Destination node Interface_Control:inst|rx_dataOperation[5]
        Info (176357): Destination node Interface_Control:inst|rx_dataOperation[6]
        Info (176357): Destination node Interface_Control:inst|rx_dataOperation[7]
        Info (176357): Destination node Interface_Control:inst|rx_dataOperation[3]
        Info (176357): Destination node Interface_Control:inst|rx_dataOperation[4]
Info (176353): Automatically promoted node ula_k:inst1|WideOr0~1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 16 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 16 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 11 (unused VREF, 2.5V VCCIO, 2 input, 9 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  15 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  31 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  32 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  23 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  19 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  33 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  32 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X32_Y11 to location X42_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.71 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file /home/di3go/workspace/t02-warmup/rtl/output_files/warmup.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 852 megabytes
    Info: Processing ended: Thu Sep 25 15:28:01 2014
    Info: Elapsed time: 00:00:16
    Info: Total CPU time (on all processors): 00:00:16


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/di3go/workspace/t02-warmup/rtl/output_files/warmup.fit.smsg.


