Timing Analyzer report for weather_sensor
Sun Apr 28 13:57:04 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; weather_sensor                                      ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.05        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.9%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 107.33 MHz ; 107.33 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -8.317 ; -877.010           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.434 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -266.199                         ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                          ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -8.317 ; one_wire:dht22_one_wire|stamp_reg[4] ; one_wire:dht22_one_wire|stamp_reg[0]  ; clk          ; clk         ; 1.000        ; -0.080     ; 9.238      ;
; -8.317 ; one_wire:dht22_one_wire|stamp_reg[4] ; one_wire:dht22_one_wire|stamp_reg[5]  ; clk          ; clk         ; 1.000        ; -0.080     ; 9.238      ;
; -8.317 ; one_wire:dht22_one_wire|stamp_reg[4] ; one_wire:dht22_one_wire|stamp_reg[6]  ; clk          ; clk         ; 1.000        ; -0.080     ; 9.238      ;
; -8.317 ; one_wire:dht22_one_wire|stamp_reg[4] ; one_wire:dht22_one_wire|stamp_reg[7]  ; clk          ; clk         ; 1.000        ; -0.080     ; 9.238      ;
; -8.317 ; one_wire:dht22_one_wire|stamp_reg[4] ; one_wire:dht22_one_wire|stamp_reg[8]  ; clk          ; clk         ; 1.000        ; -0.080     ; 9.238      ;
; -8.317 ; one_wire:dht22_one_wire|stamp_reg[4] ; one_wire:dht22_one_wire|stamp_reg[9]  ; clk          ; clk         ; 1.000        ; -0.080     ; 9.238      ;
; -8.317 ; one_wire:dht22_one_wire|stamp_reg[4] ; one_wire:dht22_one_wire|stamp_reg[1]  ; clk          ; clk         ; 1.000        ; -0.080     ; 9.238      ;
; -8.317 ; one_wire:dht22_one_wire|stamp_reg[4] ; one_wire:dht22_one_wire|stamp_reg[2]  ; clk          ; clk         ; 1.000        ; -0.080     ; 9.238      ;
; -8.317 ; one_wire:dht22_one_wire|stamp_reg[4] ; one_wire:dht22_one_wire|stamp_reg[3]  ; clk          ; clk         ; 1.000        ; -0.080     ; 9.238      ;
; -8.317 ; one_wire:dht22_one_wire|stamp_reg[4] ; one_wire:dht22_one_wire|stamp_reg[4]  ; clk          ; clk         ; 1.000        ; -0.080     ; 9.238      ;
; -8.243 ; one_wire:dht22_one_wire|clks_reg[3]  ; one_wire:dht22_one_wire|stamp_reg[0]  ; clk          ; clk         ; 1.000        ; -0.099     ; 9.145      ;
; -8.243 ; one_wire:dht22_one_wire|clks_reg[3]  ; one_wire:dht22_one_wire|stamp_reg[5]  ; clk          ; clk         ; 1.000        ; -0.099     ; 9.145      ;
; -8.243 ; one_wire:dht22_one_wire|clks_reg[3]  ; one_wire:dht22_one_wire|stamp_reg[6]  ; clk          ; clk         ; 1.000        ; -0.099     ; 9.145      ;
; -8.243 ; one_wire:dht22_one_wire|clks_reg[3]  ; one_wire:dht22_one_wire|stamp_reg[7]  ; clk          ; clk         ; 1.000        ; -0.099     ; 9.145      ;
; -8.243 ; one_wire:dht22_one_wire|clks_reg[3]  ; one_wire:dht22_one_wire|stamp_reg[8]  ; clk          ; clk         ; 1.000        ; -0.099     ; 9.145      ;
; -8.243 ; one_wire:dht22_one_wire|clks_reg[3]  ; one_wire:dht22_one_wire|stamp_reg[9]  ; clk          ; clk         ; 1.000        ; -0.099     ; 9.145      ;
; -8.243 ; one_wire:dht22_one_wire|clks_reg[3]  ; one_wire:dht22_one_wire|stamp_reg[1]  ; clk          ; clk         ; 1.000        ; -0.099     ; 9.145      ;
; -8.243 ; one_wire:dht22_one_wire|clks_reg[3]  ; one_wire:dht22_one_wire|stamp_reg[2]  ; clk          ; clk         ; 1.000        ; -0.099     ; 9.145      ;
; -8.243 ; one_wire:dht22_one_wire|clks_reg[3]  ; one_wire:dht22_one_wire|stamp_reg[3]  ; clk          ; clk         ; 1.000        ; -0.099     ; 9.145      ;
; -8.243 ; one_wire:dht22_one_wire|clks_reg[3]  ; one_wire:dht22_one_wire|stamp_reg[4]  ; clk          ; clk         ; 1.000        ; -0.099     ; 9.145      ;
; -8.070 ; one_wire:dht22_one_wire|clks_reg[2]  ; one_wire:dht22_one_wire|stamp_reg[0]  ; clk          ; clk         ; 1.000        ; -0.099     ; 8.972      ;
; -8.070 ; one_wire:dht22_one_wire|clks_reg[2]  ; one_wire:dht22_one_wire|stamp_reg[5]  ; clk          ; clk         ; 1.000        ; -0.099     ; 8.972      ;
; -8.070 ; one_wire:dht22_one_wire|clks_reg[2]  ; one_wire:dht22_one_wire|stamp_reg[6]  ; clk          ; clk         ; 1.000        ; -0.099     ; 8.972      ;
; -8.070 ; one_wire:dht22_one_wire|clks_reg[2]  ; one_wire:dht22_one_wire|stamp_reg[7]  ; clk          ; clk         ; 1.000        ; -0.099     ; 8.972      ;
; -8.070 ; one_wire:dht22_one_wire|clks_reg[2]  ; one_wire:dht22_one_wire|stamp_reg[8]  ; clk          ; clk         ; 1.000        ; -0.099     ; 8.972      ;
; -8.070 ; one_wire:dht22_one_wire|clks_reg[2]  ; one_wire:dht22_one_wire|stamp_reg[9]  ; clk          ; clk         ; 1.000        ; -0.099     ; 8.972      ;
; -8.070 ; one_wire:dht22_one_wire|clks_reg[2]  ; one_wire:dht22_one_wire|stamp_reg[1]  ; clk          ; clk         ; 1.000        ; -0.099     ; 8.972      ;
; -8.070 ; one_wire:dht22_one_wire|clks_reg[2]  ; one_wire:dht22_one_wire|stamp_reg[2]  ; clk          ; clk         ; 1.000        ; -0.099     ; 8.972      ;
; -8.070 ; one_wire:dht22_one_wire|clks_reg[2]  ; one_wire:dht22_one_wire|stamp_reg[3]  ; clk          ; clk         ; 1.000        ; -0.099     ; 8.972      ;
; -8.070 ; one_wire:dht22_one_wire|clks_reg[2]  ; one_wire:dht22_one_wire|stamp_reg[4]  ; clk          ; clk         ; 1.000        ; -0.099     ; 8.972      ;
; -7.988 ; one_wire:dht22_one_wire|clks_reg[1]  ; one_wire:dht22_one_wire|stamp_reg[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 8.908      ;
; -7.988 ; one_wire:dht22_one_wire|clks_reg[1]  ; one_wire:dht22_one_wire|stamp_reg[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 8.908      ;
; -7.988 ; one_wire:dht22_one_wire|clks_reg[1]  ; one_wire:dht22_one_wire|stamp_reg[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 8.908      ;
; -7.988 ; one_wire:dht22_one_wire|clks_reg[1]  ; one_wire:dht22_one_wire|stamp_reg[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 8.908      ;
; -7.988 ; one_wire:dht22_one_wire|clks_reg[1]  ; one_wire:dht22_one_wire|stamp_reg[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 8.908      ;
; -7.988 ; one_wire:dht22_one_wire|clks_reg[1]  ; one_wire:dht22_one_wire|stamp_reg[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 8.908      ;
; -7.988 ; one_wire:dht22_one_wire|clks_reg[1]  ; one_wire:dht22_one_wire|stamp_reg[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 8.908      ;
; -7.988 ; one_wire:dht22_one_wire|clks_reg[1]  ; one_wire:dht22_one_wire|stamp_reg[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 8.908      ;
; -7.988 ; one_wire:dht22_one_wire|clks_reg[1]  ; one_wire:dht22_one_wire|stamp_reg[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 8.908      ;
; -7.988 ; one_wire:dht22_one_wire|clks_reg[1]  ; one_wire:dht22_one_wire|stamp_reg[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 8.908      ;
; -7.937 ; one_wire:dht22_one_wire|stamp_reg[4] ; one_wire:dht22_one_wire|stamp_reg[10] ; clk          ; clk         ; 1.000        ; -0.095     ; 8.843      ;
; -7.937 ; one_wire:dht22_one_wire|stamp_reg[4] ; one_wire:dht22_one_wire|stamp_reg[13] ; clk          ; clk         ; 1.000        ; -0.095     ; 8.843      ;
; -7.922 ; one_wire:dht22_one_wire|stamp_reg[1] ; one_wire:dht22_one_wire|stamp_reg[0]  ; clk          ; clk         ; 1.000        ; -0.080     ; 8.843      ;
; -7.922 ; one_wire:dht22_one_wire|stamp_reg[1] ; one_wire:dht22_one_wire|stamp_reg[5]  ; clk          ; clk         ; 1.000        ; -0.080     ; 8.843      ;
; -7.922 ; one_wire:dht22_one_wire|stamp_reg[1] ; one_wire:dht22_one_wire|stamp_reg[6]  ; clk          ; clk         ; 1.000        ; -0.080     ; 8.843      ;
; -7.922 ; one_wire:dht22_one_wire|stamp_reg[1] ; one_wire:dht22_one_wire|stamp_reg[7]  ; clk          ; clk         ; 1.000        ; -0.080     ; 8.843      ;
; -7.922 ; one_wire:dht22_one_wire|stamp_reg[1] ; one_wire:dht22_one_wire|stamp_reg[8]  ; clk          ; clk         ; 1.000        ; -0.080     ; 8.843      ;
; -7.922 ; one_wire:dht22_one_wire|stamp_reg[1] ; one_wire:dht22_one_wire|stamp_reg[9]  ; clk          ; clk         ; 1.000        ; -0.080     ; 8.843      ;
; -7.922 ; one_wire:dht22_one_wire|stamp_reg[1] ; one_wire:dht22_one_wire|stamp_reg[1]  ; clk          ; clk         ; 1.000        ; -0.080     ; 8.843      ;
; -7.922 ; one_wire:dht22_one_wire|stamp_reg[1] ; one_wire:dht22_one_wire|stamp_reg[2]  ; clk          ; clk         ; 1.000        ; -0.080     ; 8.843      ;
; -7.922 ; one_wire:dht22_one_wire|stamp_reg[1] ; one_wire:dht22_one_wire|stamp_reg[3]  ; clk          ; clk         ; 1.000        ; -0.080     ; 8.843      ;
; -7.922 ; one_wire:dht22_one_wire|stamp_reg[1] ; one_wire:dht22_one_wire|stamp_reg[4]  ; clk          ; clk         ; 1.000        ; -0.080     ; 8.843      ;
; -7.910 ; one_wire:dht22_one_wire|clks_reg[4]  ; one_wire:dht22_one_wire|stamp_reg[0]  ; clk          ; clk         ; 1.000        ; -0.099     ; 8.812      ;
; -7.910 ; one_wire:dht22_one_wire|clks_reg[4]  ; one_wire:dht22_one_wire|stamp_reg[5]  ; clk          ; clk         ; 1.000        ; -0.099     ; 8.812      ;
; -7.910 ; one_wire:dht22_one_wire|clks_reg[4]  ; one_wire:dht22_one_wire|stamp_reg[6]  ; clk          ; clk         ; 1.000        ; -0.099     ; 8.812      ;
; -7.910 ; one_wire:dht22_one_wire|clks_reg[4]  ; one_wire:dht22_one_wire|stamp_reg[7]  ; clk          ; clk         ; 1.000        ; -0.099     ; 8.812      ;
; -7.910 ; one_wire:dht22_one_wire|clks_reg[4]  ; one_wire:dht22_one_wire|stamp_reg[8]  ; clk          ; clk         ; 1.000        ; -0.099     ; 8.812      ;
; -7.910 ; one_wire:dht22_one_wire|clks_reg[4]  ; one_wire:dht22_one_wire|stamp_reg[9]  ; clk          ; clk         ; 1.000        ; -0.099     ; 8.812      ;
; -7.910 ; one_wire:dht22_one_wire|clks_reg[4]  ; one_wire:dht22_one_wire|stamp_reg[1]  ; clk          ; clk         ; 1.000        ; -0.099     ; 8.812      ;
; -7.910 ; one_wire:dht22_one_wire|clks_reg[4]  ; one_wire:dht22_one_wire|stamp_reg[2]  ; clk          ; clk         ; 1.000        ; -0.099     ; 8.812      ;
; -7.910 ; one_wire:dht22_one_wire|clks_reg[4]  ; one_wire:dht22_one_wire|stamp_reg[3]  ; clk          ; clk         ; 1.000        ; -0.099     ; 8.812      ;
; -7.910 ; one_wire:dht22_one_wire|clks_reg[4]  ; one_wire:dht22_one_wire|stamp_reg[4]  ; clk          ; clk         ; 1.000        ; -0.099     ; 8.812      ;
; -7.896 ; one_wire:dht22_one_wire|stamp_reg[0] ; one_wire:dht22_one_wire|stamp_reg[0]  ; clk          ; clk         ; 1.000        ; -0.080     ; 8.817      ;
; -7.896 ; one_wire:dht22_one_wire|stamp_reg[0] ; one_wire:dht22_one_wire|stamp_reg[5]  ; clk          ; clk         ; 1.000        ; -0.080     ; 8.817      ;
; -7.896 ; one_wire:dht22_one_wire|stamp_reg[0] ; one_wire:dht22_one_wire|stamp_reg[6]  ; clk          ; clk         ; 1.000        ; -0.080     ; 8.817      ;
; -7.896 ; one_wire:dht22_one_wire|stamp_reg[0] ; one_wire:dht22_one_wire|stamp_reg[7]  ; clk          ; clk         ; 1.000        ; -0.080     ; 8.817      ;
; -7.896 ; one_wire:dht22_one_wire|stamp_reg[0] ; one_wire:dht22_one_wire|stamp_reg[8]  ; clk          ; clk         ; 1.000        ; -0.080     ; 8.817      ;
; -7.896 ; one_wire:dht22_one_wire|stamp_reg[0] ; one_wire:dht22_one_wire|stamp_reg[9]  ; clk          ; clk         ; 1.000        ; -0.080     ; 8.817      ;
; -7.896 ; one_wire:dht22_one_wire|stamp_reg[0] ; one_wire:dht22_one_wire|stamp_reg[1]  ; clk          ; clk         ; 1.000        ; -0.080     ; 8.817      ;
; -7.896 ; one_wire:dht22_one_wire|stamp_reg[0] ; one_wire:dht22_one_wire|stamp_reg[2]  ; clk          ; clk         ; 1.000        ; -0.080     ; 8.817      ;
; -7.896 ; one_wire:dht22_one_wire|stamp_reg[0] ; one_wire:dht22_one_wire|stamp_reg[3]  ; clk          ; clk         ; 1.000        ; -0.080     ; 8.817      ;
; -7.896 ; one_wire:dht22_one_wire|stamp_reg[0] ; one_wire:dht22_one_wire|stamp_reg[4]  ; clk          ; clk         ; 1.000        ; -0.080     ; 8.817      ;
; -7.863 ; one_wire:dht22_one_wire|clks_reg[3]  ; one_wire:dht22_one_wire|stamp_reg[10] ; clk          ; clk         ; 1.000        ; -0.114     ; 8.750      ;
; -7.863 ; one_wire:dht22_one_wire|clks_reg[3]  ; one_wire:dht22_one_wire|stamp_reg[13] ; clk          ; clk         ; 1.000        ; -0.114     ; 8.750      ;
; -7.826 ; one_wire:dht22_one_wire|clks_reg[6]  ; one_wire:dht22_one_wire|stamp_reg[0]  ; clk          ; clk         ; 1.000        ; -0.099     ; 8.728      ;
; -7.826 ; one_wire:dht22_one_wire|clks_reg[6]  ; one_wire:dht22_one_wire|stamp_reg[5]  ; clk          ; clk         ; 1.000        ; -0.099     ; 8.728      ;
; -7.826 ; one_wire:dht22_one_wire|clks_reg[6]  ; one_wire:dht22_one_wire|stamp_reg[6]  ; clk          ; clk         ; 1.000        ; -0.099     ; 8.728      ;
; -7.826 ; one_wire:dht22_one_wire|clks_reg[6]  ; one_wire:dht22_one_wire|stamp_reg[7]  ; clk          ; clk         ; 1.000        ; -0.099     ; 8.728      ;
; -7.826 ; one_wire:dht22_one_wire|clks_reg[6]  ; one_wire:dht22_one_wire|stamp_reg[8]  ; clk          ; clk         ; 1.000        ; -0.099     ; 8.728      ;
; -7.826 ; one_wire:dht22_one_wire|clks_reg[6]  ; one_wire:dht22_one_wire|stamp_reg[9]  ; clk          ; clk         ; 1.000        ; -0.099     ; 8.728      ;
; -7.826 ; one_wire:dht22_one_wire|clks_reg[6]  ; one_wire:dht22_one_wire|stamp_reg[1]  ; clk          ; clk         ; 1.000        ; -0.099     ; 8.728      ;
; -7.826 ; one_wire:dht22_one_wire|clks_reg[6]  ; one_wire:dht22_one_wire|stamp_reg[2]  ; clk          ; clk         ; 1.000        ; -0.099     ; 8.728      ;
; -7.826 ; one_wire:dht22_one_wire|clks_reg[6]  ; one_wire:dht22_one_wire|stamp_reg[3]  ; clk          ; clk         ; 1.000        ; -0.099     ; 8.728      ;
; -7.826 ; one_wire:dht22_one_wire|clks_reg[6]  ; one_wire:dht22_one_wire|stamp_reg[4]  ; clk          ; clk         ; 1.000        ; -0.099     ; 8.728      ;
; -7.812 ; one_wire:dht22_one_wire|stamp_reg[6] ; one_wire:dht22_one_wire|stamp_reg[0]  ; clk          ; clk         ; 1.000        ; -0.080     ; 8.733      ;
; -7.812 ; one_wire:dht22_one_wire|stamp_reg[6] ; one_wire:dht22_one_wire|stamp_reg[5]  ; clk          ; clk         ; 1.000        ; -0.080     ; 8.733      ;
; -7.812 ; one_wire:dht22_one_wire|stamp_reg[6] ; one_wire:dht22_one_wire|stamp_reg[6]  ; clk          ; clk         ; 1.000        ; -0.080     ; 8.733      ;
; -7.812 ; one_wire:dht22_one_wire|stamp_reg[6] ; one_wire:dht22_one_wire|stamp_reg[7]  ; clk          ; clk         ; 1.000        ; -0.080     ; 8.733      ;
; -7.812 ; one_wire:dht22_one_wire|stamp_reg[6] ; one_wire:dht22_one_wire|stamp_reg[8]  ; clk          ; clk         ; 1.000        ; -0.080     ; 8.733      ;
; -7.812 ; one_wire:dht22_one_wire|stamp_reg[6] ; one_wire:dht22_one_wire|stamp_reg[9]  ; clk          ; clk         ; 1.000        ; -0.080     ; 8.733      ;
; -7.812 ; one_wire:dht22_one_wire|stamp_reg[6] ; one_wire:dht22_one_wire|stamp_reg[1]  ; clk          ; clk         ; 1.000        ; -0.080     ; 8.733      ;
; -7.812 ; one_wire:dht22_one_wire|stamp_reg[6] ; one_wire:dht22_one_wire|stamp_reg[2]  ; clk          ; clk         ; 1.000        ; -0.080     ; 8.733      ;
; -7.812 ; one_wire:dht22_one_wire|stamp_reg[6] ; one_wire:dht22_one_wire|stamp_reg[3]  ; clk          ; clk         ; 1.000        ; -0.080     ; 8.733      ;
; -7.812 ; one_wire:dht22_one_wire|stamp_reg[6] ; one_wire:dht22_one_wire|stamp_reg[4]  ; clk          ; clk         ; 1.000        ; -0.080     ; 8.733      ;
; -7.811 ; one_wire:dht22_one_wire|clks_reg[0]  ; one_wire:dht22_one_wire|stamp_reg[0]  ; clk          ; clk         ; 1.000        ; -0.080     ; 8.732      ;
; -7.811 ; one_wire:dht22_one_wire|clks_reg[0]  ; one_wire:dht22_one_wire|stamp_reg[5]  ; clk          ; clk         ; 1.000        ; -0.080     ; 8.732      ;
; -7.811 ; one_wire:dht22_one_wire|clks_reg[0]  ; one_wire:dht22_one_wire|stamp_reg[6]  ; clk          ; clk         ; 1.000        ; -0.080     ; 8.732      ;
; -7.811 ; one_wire:dht22_one_wire|clks_reg[0]  ; one_wire:dht22_one_wire|stamp_reg[7]  ; clk          ; clk         ; 1.000        ; -0.080     ; 8.732      ;
; -7.811 ; one_wire:dht22_one_wire|clks_reg[0]  ; one_wire:dht22_one_wire|stamp_reg[8]  ; clk          ; clk         ; 1.000        ; -0.080     ; 8.732      ;
; -7.811 ; one_wire:dht22_one_wire|clks_reg[0]  ; one_wire:dht22_one_wire|stamp_reg[9]  ; clk          ; clk         ; 1.000        ; -0.080     ; 8.732      ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                   ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.434 ; one_wire:dht22_one_wire|state.ST_DONE     ; one_wire:dht22_one_wire|state.ST_DONE     ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|state.ST_CHECK    ; one_wire:dht22_one_wire|state.ST_CHECK    ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|state.ST_START    ; one_wire:dht22_one_wire|state.ST_START    ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|state.ST_PROCESS  ; one_wire:dht22_one_wire|state.ST_PROCESS  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|state.ST_ACK      ; one_wire:dht22_one_wire|state.ST_ACK      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|old_io_reg        ; one_wire:dht22_one_wire|old_io_reg        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|new_io_reg        ; one_wire:dht22_one_wire|new_io_reg        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|state.ST_IDLE     ; one_wire:dht22_one_wire|state.ST_IDLE     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; dec_to_bcd:dht22_data_bcd|tens_reg[3]     ; dec_to_bcd:dht22_data_bcd|tens_reg[3]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[3] ; dec_to_bcd:dht22_data_bcd|hundreds_reg[3] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; dec_to_bcd:dht22_data_bcd|tens_reg[2]     ; dec_to_bcd:dht22_data_bcd|tens_reg[2]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[2] ; dec_to_bcd:dht22_data_bcd|hundreds_reg[2] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; dec_to_bcd:dht22_data_bcd|tens_reg[1]     ; dec_to_bcd:dht22_data_bcd|tens_reg[1]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[1] ; dec_to_bcd:dht22_data_bcd|hundreds_reg[1] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[0] ; dec_to_bcd:dht22_data_bcd|hundreds_reg[0] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; dec_to_bcd:dht22_data_bcd|num_reg[0]      ; dec_to_bcd:dht22_data_bcd|num_reg[0]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; dec_to_bcd:dht22_data_bcd|tens_reg[0]     ; dec_to_bcd:dht22_data_bcd|tens_reg[0]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; seg_display:display|digit_index[1]        ; seg_display:display|digit_index[1]        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|data_reg[33]      ; one_wire:dht22_one_wire|data_reg[33]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|data_reg[32]      ; one_wire:dht22_one_wire|data_reg[32]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|data_reg[34]      ; one_wire:dht22_one_wire|data_reg[34]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|data_reg[35]      ; one_wire:dht22_one_wire|data_reg[35]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|data_reg[36]      ; one_wire:dht22_one_wire|data_reg[36]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|data_reg[37]      ; one_wire:dht22_one_wire|data_reg[37]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|data_reg[38]      ; one_wire:dht22_one_wire|data_reg[38]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|data_reg[39]      ; one_wire:dht22_one_wire|data_reg[39]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; dec_to_bcd:dht22_data_bcd|num_reg[1]      ; dec_to_bcd:dht22_data_bcd|num_reg[1]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; dec_to_bcd:dht22_data_bcd|done_reg        ; dec_to_bcd:dht22_data_bcd|done_reg        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; dec_to_bcd:dht22_data_bcd|state.ST_DONE   ; dec_to_bcd:dht22_data_bcd|state.ST_DONE   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; dec_to_bcd:dht22_data_bcd|state.ST_CALC   ; dec_to_bcd:dht22_data_bcd|state.ST_CALC   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; dec_to_bcd:dht22_data_bcd|state.ST_IDLE   ; dec_to_bcd:dht22_data_bcd|state.ST_IDLE   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|data_reg[8]       ; one_wire:dht22_one_wire|data_reg[8]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|data_reg[0]       ; one_wire:dht22_one_wire|data_reg[0]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|data_reg[1]       ; one_wire:dht22_one_wire|data_reg[1]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|data_reg[9]       ; one_wire:dht22_one_wire|data_reg[9]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|data_reg[16]      ; one_wire:dht22_one_wire|data_reg[16]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|data_reg[24]      ; one_wire:dht22_one_wire|data_reg[24]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|data_reg[25]      ; one_wire:dht22_one_wire|data_reg[25]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|data_reg[17]      ; one_wire:dht22_one_wire|data_reg[17]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|data_reg[10]      ; one_wire:dht22_one_wire|data_reg[10]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|data_reg[2]       ; one_wire:dht22_one_wire|data_reg[2]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|data_reg[11]      ; one_wire:dht22_one_wire|data_reg[11]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|data_reg[3]       ; one_wire:dht22_one_wire|data_reg[3]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|data_reg[18]      ; one_wire:dht22_one_wire|data_reg[18]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|data_reg[26]      ; one_wire:dht22_one_wire|data_reg[26]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|data_reg[19]      ; one_wire:dht22_one_wire|data_reg[19]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|data_reg[27]      ; one_wire:dht22_one_wire|data_reg[27]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|data_reg[12]      ; one_wire:dht22_one_wire|data_reg[12]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|data_reg[4]       ; one_wire:dht22_one_wire|data_reg[4]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|data_reg[5]       ; one_wire:dht22_one_wire|data_reg[5]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|data_reg[13]      ; one_wire:dht22_one_wire|data_reg[13]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|data_reg[20]      ; one_wire:dht22_one_wire|data_reg[20]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|data_reg[28]      ; one_wire:dht22_one_wire|data_reg[28]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|data_reg[29]      ; one_wire:dht22_one_wire|data_reg[29]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|data_reg[21]      ; one_wire:dht22_one_wire|data_reg[21]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|data_reg[14]      ; one_wire:dht22_one_wire|data_reg[14]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|data_reg[6]       ; one_wire:dht22_one_wire|data_reg[6]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|data_reg[7]       ; one_wire:dht22_one_wire|data_reg[7]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|data_reg[15]      ; one_wire:dht22_one_wire|data_reg[15]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|data_reg[22]      ; one_wire:dht22_one_wire|data_reg[22]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|data_reg[30]      ; one_wire:dht22_one_wire|data_reg[30]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|data_reg[23]      ; one_wire:dht22_one_wire|data_reg[23]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|data_reg[31]      ; one_wire:dht22_one_wire|data_reg[31]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; seg_display:display|digit_index[0]        ; seg_display:display|digit_index[0]        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.466 ; param                                     ; param                                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.758      ;
; 0.502 ; one_wire:dht22_one_wire|done_reg          ; en_dht22                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.794      ;
; 0.507 ; seg_display:display|count[15]             ; seg_display:display|count[15]             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.801      ;
; 0.509 ; one_wire:dht22_one_wire|clks_reg[19]      ; one_wire:dht22_one_wire|clks_reg[19]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.802      ;
; 0.509 ; seg_display:display|shift_reg[0]          ; seg_display:display|shift_reg[1]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.802      ;
; 0.510 ; seg_display:display|digit_index[0]        ; seg_display:display|digit_index[1]        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.803      ;
; 0.515 ; dec_to_bcd:dht22_data_bcd|state.ST_IDLE   ; dec_to_bcd:dht22_data_bcd|done_reg        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.808      ;
; 0.517 ; one_wire:dht22_one_wire|index_reg[5]      ; one_wire:dht22_one_wire|index_reg[5]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.809      ;
; 0.524 ; one_wire:dht22_one_wire|new_io_reg        ; one_wire:dht22_one_wire|old_io_reg        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.817      ;
; 0.526 ; one_wire:dht22_one_wire|data_reg[9]       ; dec_to_bcd:dht22_data_bcd|num_reg[6]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.819      ;
; 0.526 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[0] ; dec_to_bcd:dht22_data_bcd|hundreds_reg[1] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.819      ;
; 0.649 ; seg_display:display|shift_reg[3]          ; seg_display:display|shift_reg[0]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.942      ;
; 0.669 ; one_wire:dht22_one_wire|data_reg[8]       ; dec_to_bcd:dht22_data_bcd|num_reg[7]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.962      ;
; 0.714 ; dec_to_bcd:dht22_data_bcd|tens_reg[0]     ; dec_to_bcd:dht22_data_bcd|bcd_reg[4]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.007      ;
; 0.725 ; seg_display:display|shift_reg[1]          ; seg_display:display|shift_reg[2]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.018      ;
; 0.726 ; seg_display:display|shift_reg[2]          ; seg_display:display|shift_reg[3]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.019      ;
; 0.734 ; one_wire:dht22_one_wire|clks_reg[5]       ; one_wire:dht22_one_wire|stamp_reg[5]      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.026      ;
; 0.743 ; seg_display:display|count[6]              ; seg_display:display|count[6]              ; clk          ; clk         ; 0.000        ; 0.082      ; 1.037      ;
; 0.744 ; dht22_count[10]                           ; dht22_count[10]                           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.036      ;
; 0.745 ; seg_display:display|count[7]              ; seg_display:display|count[7]              ; clk          ; clk         ; 0.000        ; 0.082      ; 1.039      ;
; 0.746 ; seg_display:display|count[5]              ; seg_display:display|count[5]              ; clk          ; clk         ; 0.000        ; 0.082      ; 1.040      ;
; 0.746 ; dht22_count[19]                           ; dht22_count[19]                           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; dht22_count[9]                            ; dht22_count[9]                            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.038      ;
; 0.751 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[2] ; dec_to_bcd:dht22_data_bcd|bcd_reg[10]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.043      ;
; 0.755 ; dec_to_bcd:dht22_data_bcd|tens_reg[0]     ; dec_to_bcd:dht22_data_bcd|tens_reg[1]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.048      ;
; 0.761 ; seg_display:display|count[14]             ; seg_display:display|count[14]             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; seg_display:display|count[12]             ; seg_display:display|count[12]             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; one_wire:dht22_one_wire|clks_reg[9]       ; one_wire:dht22_one_wire|clks_reg[9]       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; one_wire:dht22_one_wire|clks_reg[8]       ; one_wire:dht22_one_wire|clks_reg[8]       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.762 ; one_wire:dht22_one_wire|clks_reg[10]      ; one_wire:dht22_one_wire|clks_reg[10]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; dht22_count[12]                           ; dht22_count[12]                           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.054      ;
; 0.763 ; one_wire:dht22_one_wire|clks_reg[16]      ; one_wire:dht22_one_wire|clks_reg[16]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; one_wire:dht22_one_wire|clks_reg[12]      ; one_wire:dht22_one_wire|clks_reg[12]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; dht22_count[25]                           ; dht22_count[25]                           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; dht22_count[17]                           ; dht22_count[17]                           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; dht22_count[11]                           ; dht22_count[11]                           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.055      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 116.28 MHz ; 116.28 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -7.600 ; -800.873          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.383 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -266.199                        ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                           ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.600 ; one_wire:dht22_one_wire|stamp_reg[4] ; one_wire:dht22_one_wire|stamp_reg[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 8.530      ;
; -7.600 ; one_wire:dht22_one_wire|stamp_reg[4] ; one_wire:dht22_one_wire|stamp_reg[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 8.530      ;
; -7.600 ; one_wire:dht22_one_wire|stamp_reg[4] ; one_wire:dht22_one_wire|stamp_reg[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 8.530      ;
; -7.600 ; one_wire:dht22_one_wire|stamp_reg[4] ; one_wire:dht22_one_wire|stamp_reg[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 8.530      ;
; -7.600 ; one_wire:dht22_one_wire|stamp_reg[4] ; one_wire:dht22_one_wire|stamp_reg[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 8.530      ;
; -7.600 ; one_wire:dht22_one_wire|stamp_reg[4] ; one_wire:dht22_one_wire|stamp_reg[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 8.530      ;
; -7.600 ; one_wire:dht22_one_wire|stamp_reg[4] ; one_wire:dht22_one_wire|stamp_reg[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 8.530      ;
; -7.600 ; one_wire:dht22_one_wire|stamp_reg[4] ; one_wire:dht22_one_wire|stamp_reg[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 8.530      ;
; -7.600 ; one_wire:dht22_one_wire|stamp_reg[4] ; one_wire:dht22_one_wire|stamp_reg[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 8.530      ;
; -7.600 ; one_wire:dht22_one_wire|stamp_reg[4] ; one_wire:dht22_one_wire|stamp_reg[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 8.530      ;
; -7.553 ; one_wire:dht22_one_wire|clks_reg[3]  ; one_wire:dht22_one_wire|stamp_reg[0]  ; clk          ; clk         ; 1.000        ; -0.089     ; 8.466      ;
; -7.553 ; one_wire:dht22_one_wire|clks_reg[3]  ; one_wire:dht22_one_wire|stamp_reg[5]  ; clk          ; clk         ; 1.000        ; -0.089     ; 8.466      ;
; -7.553 ; one_wire:dht22_one_wire|clks_reg[3]  ; one_wire:dht22_one_wire|stamp_reg[6]  ; clk          ; clk         ; 1.000        ; -0.089     ; 8.466      ;
; -7.553 ; one_wire:dht22_one_wire|clks_reg[3]  ; one_wire:dht22_one_wire|stamp_reg[7]  ; clk          ; clk         ; 1.000        ; -0.089     ; 8.466      ;
; -7.553 ; one_wire:dht22_one_wire|clks_reg[3]  ; one_wire:dht22_one_wire|stamp_reg[8]  ; clk          ; clk         ; 1.000        ; -0.089     ; 8.466      ;
; -7.553 ; one_wire:dht22_one_wire|clks_reg[3]  ; one_wire:dht22_one_wire|stamp_reg[9]  ; clk          ; clk         ; 1.000        ; -0.089     ; 8.466      ;
; -7.553 ; one_wire:dht22_one_wire|clks_reg[3]  ; one_wire:dht22_one_wire|stamp_reg[1]  ; clk          ; clk         ; 1.000        ; -0.089     ; 8.466      ;
; -7.553 ; one_wire:dht22_one_wire|clks_reg[3]  ; one_wire:dht22_one_wire|stamp_reg[2]  ; clk          ; clk         ; 1.000        ; -0.089     ; 8.466      ;
; -7.553 ; one_wire:dht22_one_wire|clks_reg[3]  ; one_wire:dht22_one_wire|stamp_reg[3]  ; clk          ; clk         ; 1.000        ; -0.089     ; 8.466      ;
; -7.553 ; one_wire:dht22_one_wire|clks_reg[3]  ; one_wire:dht22_one_wire|stamp_reg[4]  ; clk          ; clk         ; 1.000        ; -0.089     ; 8.466      ;
; -7.441 ; one_wire:dht22_one_wire|clks_reg[2]  ; one_wire:dht22_one_wire|stamp_reg[0]  ; clk          ; clk         ; 1.000        ; -0.089     ; 8.354      ;
; -7.441 ; one_wire:dht22_one_wire|clks_reg[2]  ; one_wire:dht22_one_wire|stamp_reg[5]  ; clk          ; clk         ; 1.000        ; -0.089     ; 8.354      ;
; -7.441 ; one_wire:dht22_one_wire|clks_reg[2]  ; one_wire:dht22_one_wire|stamp_reg[6]  ; clk          ; clk         ; 1.000        ; -0.089     ; 8.354      ;
; -7.441 ; one_wire:dht22_one_wire|clks_reg[2]  ; one_wire:dht22_one_wire|stamp_reg[7]  ; clk          ; clk         ; 1.000        ; -0.089     ; 8.354      ;
; -7.441 ; one_wire:dht22_one_wire|clks_reg[2]  ; one_wire:dht22_one_wire|stamp_reg[8]  ; clk          ; clk         ; 1.000        ; -0.089     ; 8.354      ;
; -7.441 ; one_wire:dht22_one_wire|clks_reg[2]  ; one_wire:dht22_one_wire|stamp_reg[9]  ; clk          ; clk         ; 1.000        ; -0.089     ; 8.354      ;
; -7.441 ; one_wire:dht22_one_wire|clks_reg[2]  ; one_wire:dht22_one_wire|stamp_reg[1]  ; clk          ; clk         ; 1.000        ; -0.089     ; 8.354      ;
; -7.441 ; one_wire:dht22_one_wire|clks_reg[2]  ; one_wire:dht22_one_wire|stamp_reg[2]  ; clk          ; clk         ; 1.000        ; -0.089     ; 8.354      ;
; -7.441 ; one_wire:dht22_one_wire|clks_reg[2]  ; one_wire:dht22_one_wire|stamp_reg[3]  ; clk          ; clk         ; 1.000        ; -0.089     ; 8.354      ;
; -7.441 ; one_wire:dht22_one_wire|clks_reg[2]  ; one_wire:dht22_one_wire|stamp_reg[4]  ; clk          ; clk         ; 1.000        ; -0.089     ; 8.354      ;
; -7.311 ; one_wire:dht22_one_wire|clks_reg[1]  ; one_wire:dht22_one_wire|stamp_reg[0]  ; clk          ; clk         ; 1.000        ; -0.075     ; 8.238      ;
; -7.311 ; one_wire:dht22_one_wire|clks_reg[1]  ; one_wire:dht22_one_wire|stamp_reg[5]  ; clk          ; clk         ; 1.000        ; -0.075     ; 8.238      ;
; -7.311 ; one_wire:dht22_one_wire|clks_reg[1]  ; one_wire:dht22_one_wire|stamp_reg[6]  ; clk          ; clk         ; 1.000        ; -0.075     ; 8.238      ;
; -7.311 ; one_wire:dht22_one_wire|clks_reg[1]  ; one_wire:dht22_one_wire|stamp_reg[7]  ; clk          ; clk         ; 1.000        ; -0.075     ; 8.238      ;
; -7.311 ; one_wire:dht22_one_wire|clks_reg[1]  ; one_wire:dht22_one_wire|stamp_reg[8]  ; clk          ; clk         ; 1.000        ; -0.075     ; 8.238      ;
; -7.311 ; one_wire:dht22_one_wire|clks_reg[1]  ; one_wire:dht22_one_wire|stamp_reg[9]  ; clk          ; clk         ; 1.000        ; -0.075     ; 8.238      ;
; -7.311 ; one_wire:dht22_one_wire|clks_reg[1]  ; one_wire:dht22_one_wire|stamp_reg[1]  ; clk          ; clk         ; 1.000        ; -0.075     ; 8.238      ;
; -7.311 ; one_wire:dht22_one_wire|clks_reg[1]  ; one_wire:dht22_one_wire|stamp_reg[2]  ; clk          ; clk         ; 1.000        ; -0.075     ; 8.238      ;
; -7.311 ; one_wire:dht22_one_wire|clks_reg[1]  ; one_wire:dht22_one_wire|stamp_reg[3]  ; clk          ; clk         ; 1.000        ; -0.075     ; 8.238      ;
; -7.311 ; one_wire:dht22_one_wire|clks_reg[1]  ; one_wire:dht22_one_wire|stamp_reg[4]  ; clk          ; clk         ; 1.000        ; -0.075     ; 8.238      ;
; -7.304 ; one_wire:dht22_one_wire|clks_reg[4]  ; one_wire:dht22_one_wire|stamp_reg[0]  ; clk          ; clk         ; 1.000        ; -0.089     ; 8.217      ;
; -7.304 ; one_wire:dht22_one_wire|clks_reg[4]  ; one_wire:dht22_one_wire|stamp_reg[5]  ; clk          ; clk         ; 1.000        ; -0.089     ; 8.217      ;
; -7.304 ; one_wire:dht22_one_wire|clks_reg[4]  ; one_wire:dht22_one_wire|stamp_reg[6]  ; clk          ; clk         ; 1.000        ; -0.089     ; 8.217      ;
; -7.304 ; one_wire:dht22_one_wire|clks_reg[4]  ; one_wire:dht22_one_wire|stamp_reg[7]  ; clk          ; clk         ; 1.000        ; -0.089     ; 8.217      ;
; -7.304 ; one_wire:dht22_one_wire|clks_reg[4]  ; one_wire:dht22_one_wire|stamp_reg[8]  ; clk          ; clk         ; 1.000        ; -0.089     ; 8.217      ;
; -7.304 ; one_wire:dht22_one_wire|clks_reg[4]  ; one_wire:dht22_one_wire|stamp_reg[9]  ; clk          ; clk         ; 1.000        ; -0.089     ; 8.217      ;
; -7.304 ; one_wire:dht22_one_wire|clks_reg[4]  ; one_wire:dht22_one_wire|stamp_reg[1]  ; clk          ; clk         ; 1.000        ; -0.089     ; 8.217      ;
; -7.304 ; one_wire:dht22_one_wire|clks_reg[4]  ; one_wire:dht22_one_wire|stamp_reg[2]  ; clk          ; clk         ; 1.000        ; -0.089     ; 8.217      ;
; -7.304 ; one_wire:dht22_one_wire|clks_reg[4]  ; one_wire:dht22_one_wire|stamp_reg[3]  ; clk          ; clk         ; 1.000        ; -0.089     ; 8.217      ;
; -7.304 ; one_wire:dht22_one_wire|clks_reg[4]  ; one_wire:dht22_one_wire|stamp_reg[4]  ; clk          ; clk         ; 1.000        ; -0.089     ; 8.217      ;
; -7.290 ; one_wire:dht22_one_wire|stamp_reg[1] ; one_wire:dht22_one_wire|stamp_reg[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 8.220      ;
; -7.290 ; one_wire:dht22_one_wire|stamp_reg[1] ; one_wire:dht22_one_wire|stamp_reg[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 8.220      ;
; -7.290 ; one_wire:dht22_one_wire|stamp_reg[1] ; one_wire:dht22_one_wire|stamp_reg[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 8.220      ;
; -7.290 ; one_wire:dht22_one_wire|stamp_reg[1] ; one_wire:dht22_one_wire|stamp_reg[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 8.220      ;
; -7.290 ; one_wire:dht22_one_wire|stamp_reg[1] ; one_wire:dht22_one_wire|stamp_reg[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 8.220      ;
; -7.290 ; one_wire:dht22_one_wire|stamp_reg[1] ; one_wire:dht22_one_wire|stamp_reg[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 8.220      ;
; -7.290 ; one_wire:dht22_one_wire|stamp_reg[1] ; one_wire:dht22_one_wire|stamp_reg[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 8.220      ;
; -7.290 ; one_wire:dht22_one_wire|stamp_reg[1] ; one_wire:dht22_one_wire|stamp_reg[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 8.220      ;
; -7.290 ; one_wire:dht22_one_wire|stamp_reg[1] ; one_wire:dht22_one_wire|stamp_reg[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 8.220      ;
; -7.290 ; one_wire:dht22_one_wire|stamp_reg[1] ; one_wire:dht22_one_wire|stamp_reg[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 8.220      ;
; -7.283 ; one_wire:dht22_one_wire|clks_reg[6]  ; one_wire:dht22_one_wire|stamp_reg[0]  ; clk          ; clk         ; 1.000        ; -0.089     ; 8.196      ;
; -7.283 ; one_wire:dht22_one_wire|clks_reg[6]  ; one_wire:dht22_one_wire|stamp_reg[5]  ; clk          ; clk         ; 1.000        ; -0.089     ; 8.196      ;
; -7.283 ; one_wire:dht22_one_wire|clks_reg[6]  ; one_wire:dht22_one_wire|stamp_reg[6]  ; clk          ; clk         ; 1.000        ; -0.089     ; 8.196      ;
; -7.283 ; one_wire:dht22_one_wire|clks_reg[6]  ; one_wire:dht22_one_wire|stamp_reg[7]  ; clk          ; clk         ; 1.000        ; -0.089     ; 8.196      ;
; -7.283 ; one_wire:dht22_one_wire|clks_reg[6]  ; one_wire:dht22_one_wire|stamp_reg[8]  ; clk          ; clk         ; 1.000        ; -0.089     ; 8.196      ;
; -7.283 ; one_wire:dht22_one_wire|clks_reg[6]  ; one_wire:dht22_one_wire|stamp_reg[9]  ; clk          ; clk         ; 1.000        ; -0.089     ; 8.196      ;
; -7.283 ; one_wire:dht22_one_wire|clks_reg[6]  ; one_wire:dht22_one_wire|stamp_reg[1]  ; clk          ; clk         ; 1.000        ; -0.089     ; 8.196      ;
; -7.283 ; one_wire:dht22_one_wire|clks_reg[6]  ; one_wire:dht22_one_wire|stamp_reg[2]  ; clk          ; clk         ; 1.000        ; -0.089     ; 8.196      ;
; -7.283 ; one_wire:dht22_one_wire|clks_reg[6]  ; one_wire:dht22_one_wire|stamp_reg[3]  ; clk          ; clk         ; 1.000        ; -0.089     ; 8.196      ;
; -7.283 ; one_wire:dht22_one_wire|clks_reg[6]  ; one_wire:dht22_one_wire|stamp_reg[4]  ; clk          ; clk         ; 1.000        ; -0.089     ; 8.196      ;
; -7.231 ; one_wire:dht22_one_wire|stamp_reg[4] ; one_wire:dht22_one_wire|stamp_reg[10] ; clk          ; clk         ; 1.000        ; -0.085     ; 8.148      ;
; -7.231 ; one_wire:dht22_one_wire|stamp_reg[4] ; one_wire:dht22_one_wire|stamp_reg[13] ; clk          ; clk         ; 1.000        ; -0.085     ; 8.148      ;
; -7.229 ; one_wire:dht22_one_wire|stamp_reg[0] ; one_wire:dht22_one_wire|stamp_reg[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 8.159      ;
; -7.229 ; one_wire:dht22_one_wire|stamp_reg[0] ; one_wire:dht22_one_wire|stamp_reg[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 8.159      ;
; -7.229 ; one_wire:dht22_one_wire|stamp_reg[0] ; one_wire:dht22_one_wire|stamp_reg[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 8.159      ;
; -7.229 ; one_wire:dht22_one_wire|stamp_reg[0] ; one_wire:dht22_one_wire|stamp_reg[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 8.159      ;
; -7.229 ; one_wire:dht22_one_wire|stamp_reg[0] ; one_wire:dht22_one_wire|stamp_reg[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 8.159      ;
; -7.229 ; one_wire:dht22_one_wire|stamp_reg[0] ; one_wire:dht22_one_wire|stamp_reg[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 8.159      ;
; -7.229 ; one_wire:dht22_one_wire|stamp_reg[0] ; one_wire:dht22_one_wire|stamp_reg[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 8.159      ;
; -7.229 ; one_wire:dht22_one_wire|stamp_reg[0] ; one_wire:dht22_one_wire|stamp_reg[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 8.159      ;
; -7.229 ; one_wire:dht22_one_wire|stamp_reg[0] ; one_wire:dht22_one_wire|stamp_reg[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 8.159      ;
; -7.229 ; one_wire:dht22_one_wire|stamp_reg[0] ; one_wire:dht22_one_wire|stamp_reg[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 8.159      ;
; -7.185 ; one_wire:dht22_one_wire|stamp_reg[6] ; one_wire:dht22_one_wire|stamp_reg[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 8.115      ;
; -7.185 ; one_wire:dht22_one_wire|stamp_reg[6] ; one_wire:dht22_one_wire|stamp_reg[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 8.115      ;
; -7.185 ; one_wire:dht22_one_wire|stamp_reg[6] ; one_wire:dht22_one_wire|stamp_reg[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 8.115      ;
; -7.185 ; one_wire:dht22_one_wire|stamp_reg[6] ; one_wire:dht22_one_wire|stamp_reg[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 8.115      ;
; -7.185 ; one_wire:dht22_one_wire|stamp_reg[6] ; one_wire:dht22_one_wire|stamp_reg[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 8.115      ;
; -7.185 ; one_wire:dht22_one_wire|stamp_reg[6] ; one_wire:dht22_one_wire|stamp_reg[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 8.115      ;
; -7.185 ; one_wire:dht22_one_wire|stamp_reg[6] ; one_wire:dht22_one_wire|stamp_reg[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 8.115      ;
; -7.185 ; one_wire:dht22_one_wire|stamp_reg[6] ; one_wire:dht22_one_wire|stamp_reg[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 8.115      ;
; -7.185 ; one_wire:dht22_one_wire|stamp_reg[6] ; one_wire:dht22_one_wire|stamp_reg[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 8.115      ;
; -7.185 ; one_wire:dht22_one_wire|stamp_reg[6] ; one_wire:dht22_one_wire|stamp_reg[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 8.115      ;
; -7.184 ; one_wire:dht22_one_wire|clks_reg[3]  ; one_wire:dht22_one_wire|stamp_reg[10] ; clk          ; clk         ; 1.000        ; -0.102     ; 8.084      ;
; -7.184 ; one_wire:dht22_one_wire|clks_reg[3]  ; one_wire:dht22_one_wire|stamp_reg[13] ; clk          ; clk         ; 1.000        ; -0.102     ; 8.084      ;
; -7.177 ; one_wire:dht22_one_wire|clks_reg[0]  ; one_wire:dht22_one_wire|stamp_reg[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 8.107      ;
; -7.177 ; one_wire:dht22_one_wire|clks_reg[0]  ; one_wire:dht22_one_wire|stamp_reg[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 8.107      ;
; -7.177 ; one_wire:dht22_one_wire|clks_reg[0]  ; one_wire:dht22_one_wire|stamp_reg[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 8.107      ;
; -7.177 ; one_wire:dht22_one_wire|clks_reg[0]  ; one_wire:dht22_one_wire|stamp_reg[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 8.107      ;
; -7.177 ; one_wire:dht22_one_wire|clks_reg[0]  ; one_wire:dht22_one_wire|stamp_reg[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 8.107      ;
; -7.177 ; one_wire:dht22_one_wire|clks_reg[0]  ; one_wire:dht22_one_wire|stamp_reg[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 8.107      ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                    ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.383 ; one_wire:dht22_one_wire|state.ST_DONE     ; one_wire:dht22_one_wire|state.ST_DONE     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|state.ST_CHECK    ; one_wire:dht22_one_wire|state.ST_CHECK    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|state.ST_START    ; one_wire:dht22_one_wire|state.ST_START    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.400 ; seg_display:display|digit_index[1]        ; seg_display:display|digit_index[1]        ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.401 ; dec_to_bcd:dht22_data_bcd|num_reg[0]      ; dec_to_bcd:dht22_data_bcd|num_reg[0]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; dec_to_bcd:dht22_data_bcd|done_reg        ; dec_to_bcd:dht22_data_bcd|done_reg        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; dec_to_bcd:dht22_data_bcd|state.ST_DONE   ; dec_to_bcd:dht22_data_bcd|state.ST_DONE   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; dec_to_bcd:dht22_data_bcd|state.ST_CALC   ; dec_to_bcd:dht22_data_bcd|state.ST_CALC   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; dec_to_bcd:dht22_data_bcd|state.ST_IDLE   ; dec_to_bcd:dht22_data_bcd|state.ST_IDLE   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; one_wire:dht22_one_wire|data_reg[16]      ; one_wire:dht22_one_wire|data_reg[16]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; one_wire:dht22_one_wire|data_reg[17]      ; one_wire:dht22_one_wire|data_reg[17]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; one_wire:dht22_one_wire|data_reg[2]       ; one_wire:dht22_one_wire|data_reg[2]       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; one_wire:dht22_one_wire|data_reg[11]      ; one_wire:dht22_one_wire|data_reg[11]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; one_wire:dht22_one_wire|data_reg[3]       ; one_wire:dht22_one_wire|data_reg[3]       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; one_wire:dht22_one_wire|data_reg[18]      ; one_wire:dht22_one_wire|data_reg[18]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; one_wire:dht22_one_wire|data_reg[19]      ; one_wire:dht22_one_wire|data_reg[19]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; one_wire:dht22_one_wire|data_reg[27]      ; one_wire:dht22_one_wire|data_reg[27]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; one_wire:dht22_one_wire|data_reg[14]      ; one_wire:dht22_one_wire|data_reg[14]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; one_wire:dht22_one_wire|data_reg[15]      ; one_wire:dht22_one_wire|data_reg[15]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; one_wire:dht22_one_wire|data_reg[30]      ; one_wire:dht22_one_wire|data_reg[30]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; one_wire:dht22_one_wire|data_reg[31]      ; one_wire:dht22_one_wire|data_reg[31]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|state.ST_PROCESS  ; one_wire:dht22_one_wire|state.ST_PROCESS  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|state.ST_ACK      ; one_wire:dht22_one_wire|state.ST_ACK      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|old_io_reg        ; one_wire:dht22_one_wire|old_io_reg        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|new_io_reg        ; one_wire:dht22_one_wire|new_io_reg        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|state.ST_IDLE     ; one_wire:dht22_one_wire|state.ST_IDLE     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; dec_to_bcd:dht22_data_bcd|tens_reg[3]     ; dec_to_bcd:dht22_data_bcd|tens_reg[3]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[3] ; dec_to_bcd:dht22_data_bcd|hundreds_reg[3] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; dec_to_bcd:dht22_data_bcd|tens_reg[2]     ; dec_to_bcd:dht22_data_bcd|tens_reg[2]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[2] ; dec_to_bcd:dht22_data_bcd|hundreds_reg[2] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; dec_to_bcd:dht22_data_bcd|tens_reg[1]     ; dec_to_bcd:dht22_data_bcd|tens_reg[1]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[1] ; dec_to_bcd:dht22_data_bcd|hundreds_reg[1] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[0] ; dec_to_bcd:dht22_data_bcd|hundreds_reg[0] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; dec_to_bcd:dht22_data_bcd|tens_reg[0]     ; dec_to_bcd:dht22_data_bcd|tens_reg[0]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|data_reg[33]      ; one_wire:dht22_one_wire|data_reg[33]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|data_reg[32]      ; one_wire:dht22_one_wire|data_reg[32]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|data_reg[34]      ; one_wire:dht22_one_wire|data_reg[34]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|data_reg[35]      ; one_wire:dht22_one_wire|data_reg[35]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|data_reg[36]      ; one_wire:dht22_one_wire|data_reg[36]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|data_reg[37]      ; one_wire:dht22_one_wire|data_reg[37]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|data_reg[38]      ; one_wire:dht22_one_wire|data_reg[38]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|data_reg[39]      ; one_wire:dht22_one_wire|data_reg[39]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; dec_to_bcd:dht22_data_bcd|num_reg[1]      ; dec_to_bcd:dht22_data_bcd|num_reg[1]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|data_reg[8]       ; one_wire:dht22_one_wire|data_reg[8]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|data_reg[0]       ; one_wire:dht22_one_wire|data_reg[0]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|data_reg[1]       ; one_wire:dht22_one_wire|data_reg[1]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|data_reg[9]       ; one_wire:dht22_one_wire|data_reg[9]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|data_reg[24]      ; one_wire:dht22_one_wire|data_reg[24]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|data_reg[25]      ; one_wire:dht22_one_wire|data_reg[25]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|data_reg[10]      ; one_wire:dht22_one_wire|data_reg[10]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|data_reg[26]      ; one_wire:dht22_one_wire|data_reg[26]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|data_reg[12]      ; one_wire:dht22_one_wire|data_reg[12]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|data_reg[4]       ; one_wire:dht22_one_wire|data_reg[4]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|data_reg[5]       ; one_wire:dht22_one_wire|data_reg[5]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|data_reg[13]      ; one_wire:dht22_one_wire|data_reg[13]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|data_reg[20]      ; one_wire:dht22_one_wire|data_reg[20]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|data_reg[28]      ; one_wire:dht22_one_wire|data_reg[28]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|data_reg[29]      ; one_wire:dht22_one_wire|data_reg[29]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|data_reg[21]      ; one_wire:dht22_one_wire|data_reg[21]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|data_reg[6]       ; one_wire:dht22_one_wire|data_reg[6]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|data_reg[7]       ; one_wire:dht22_one_wire|data_reg[7]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|data_reg[22]      ; one_wire:dht22_one_wire|data_reg[22]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|data_reg[23]      ; one_wire:dht22_one_wire|data_reg[23]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.415 ; seg_display:display|digit_index[0]        ; seg_display:display|digit_index[0]        ; clk          ; clk         ; 0.000        ; 0.074      ; 0.684      ;
; 0.417 ; param                                     ; param                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.684      ;
; 0.468 ; seg_display:display|shift_reg[0]          ; seg_display:display|shift_reg[1]          ; clk          ; clk         ; 0.000        ; 0.074      ; 0.737      ;
; 0.468 ; seg_display:display|count[15]             ; seg_display:display|count[15]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.736      ;
; 0.468 ; seg_display:display|digit_index[0]        ; seg_display:display|digit_index[1]        ; clk          ; clk         ; 0.000        ; 0.074      ; 0.737      ;
; 0.469 ; one_wire:dht22_one_wire|clks_reg[19]      ; one_wire:dht22_one_wire|clks_reg[19]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.737      ;
; 0.470 ; one_wire:dht22_one_wire|done_reg          ; en_dht22                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.738      ;
; 0.475 ; one_wire:dht22_one_wire|index_reg[5]      ; one_wire:dht22_one_wire|index_reg[5]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.743      ;
; 0.480 ; dec_to_bcd:dht22_data_bcd|state.ST_IDLE   ; dec_to_bcd:dht22_data_bcd|done_reg        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.748      ;
; 0.486 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[0] ; dec_to_bcd:dht22_data_bcd|hundreds_reg[1] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.753      ;
; 0.492 ; one_wire:dht22_one_wire|data_reg[9]       ; dec_to_bcd:dht22_data_bcd|num_reg[6]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.759      ;
; 0.495 ; one_wire:dht22_one_wire|new_io_reg        ; one_wire:dht22_one_wire|old_io_reg        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.762      ;
; 0.598 ; seg_display:display|shift_reg[3]          ; seg_display:display|shift_reg[0]          ; clk          ; clk         ; 0.000        ; 0.074      ; 0.867      ;
; 0.622 ; one_wire:dht22_one_wire|data_reg[8]       ; dec_to_bcd:dht22_data_bcd|num_reg[7]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.889      ;
; 0.663 ; dec_to_bcd:dht22_data_bcd|tens_reg[0]     ; dec_to_bcd:dht22_data_bcd|bcd_reg[4]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.930      ;
; 0.667 ; seg_display:display|shift_reg[1]          ; seg_display:display|shift_reg[2]          ; clk          ; clk         ; 0.000        ; 0.074      ; 0.936      ;
; 0.668 ; seg_display:display|shift_reg[2]          ; seg_display:display|shift_reg[3]          ; clk          ; clk         ; 0.000        ; 0.074      ; 0.937      ;
; 0.670 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[2] ; dec_to_bcd:dht22_data_bcd|bcd_reg[10]     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.936      ;
; 0.677 ; one_wire:dht22_one_wire|clks_reg[5]       ; one_wire:dht22_one_wire|stamp_reg[5]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.944      ;
; 0.690 ; seg_display:display|count[6]              ; seg_display:display|count[6]              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.958      ;
; 0.693 ; dht22_count[10]                           ; dht22_count[10]                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.960      ;
; 0.694 ; dht22_count[9]                            ; dht22_count[9]                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.961      ;
; 0.695 ; seg_display:display|count[7]              ; seg_display:display|count[7]              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.963      ;
; 0.695 ; dht22_count[19]                           ; dht22_count[19]                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.962      ;
; 0.696 ; seg_display:display|count[5]              ; seg_display:display|count[5]              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.964      ;
; 0.705 ; seg_display:display|count[12]             ; seg_display:display|count[12]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; dec_to_bcd:dht22_data_bcd|tens_reg[0]     ; dec_to_bcd:dht22_data_bcd|tens_reg[1]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.972      ;
; 0.706 ; one_wire:dht22_one_wire|clks_reg[16]      ; one_wire:dht22_one_wire|clks_reg[16]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; seg_display:display|count[14]             ; seg_display:display|count[14]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; one_wire:dht22_one_wire|clks_reg[9]       ; one_wire:dht22_one_wire|clks_reg[9]       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; one_wire:dht22_one_wire|clks_reg[13]      ; one_wire:dht22_one_wire|clks_reg[13]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; one_wire:dht22_one_wire|clks_reg[12]      ; one_wire:dht22_one_wire|clks_reg[12]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; one_wire:dht22_one_wire|clks_reg[10]      ; one_wire:dht22_one_wire|clks_reg[10]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; dht22_count[17]                           ; dht22_count[17]                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; dht22_count[12]                           ; dht22_count[12]                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; dht22_count[11]                           ; dht22_count[11]                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; one_wire:dht22_one_wire|clks_reg[8]       ; one_wire:dht22_one_wire|clks_reg[8]       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.027 ; -289.191          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.179 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -232.712                        ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                           ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.027 ; one_wire:dht22_one_wire|stamp_reg[4] ; one_wire:dht22_one_wire|stamp_reg[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.977      ;
; -3.027 ; one_wire:dht22_one_wire|stamp_reg[4] ; one_wire:dht22_one_wire|stamp_reg[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.977      ;
; -3.027 ; one_wire:dht22_one_wire|stamp_reg[4] ; one_wire:dht22_one_wire|stamp_reg[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.977      ;
; -3.027 ; one_wire:dht22_one_wire|stamp_reg[4] ; one_wire:dht22_one_wire|stamp_reg[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.977      ;
; -3.027 ; one_wire:dht22_one_wire|stamp_reg[4] ; one_wire:dht22_one_wire|stamp_reg[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.977      ;
; -3.027 ; one_wire:dht22_one_wire|stamp_reg[4] ; one_wire:dht22_one_wire|stamp_reg[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.977      ;
; -3.027 ; one_wire:dht22_one_wire|stamp_reg[4] ; one_wire:dht22_one_wire|stamp_reg[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.977      ;
; -3.027 ; one_wire:dht22_one_wire|stamp_reg[4] ; one_wire:dht22_one_wire|stamp_reg[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.977      ;
; -3.027 ; one_wire:dht22_one_wire|stamp_reg[4] ; one_wire:dht22_one_wire|stamp_reg[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.977      ;
; -3.027 ; one_wire:dht22_one_wire|stamp_reg[4] ; one_wire:dht22_one_wire|stamp_reg[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.977      ;
; -3.008 ; one_wire:dht22_one_wire|clks_reg[3]  ; one_wire:dht22_one_wire|stamp_reg[0]  ; clk          ; clk         ; 1.000        ; -0.047     ; 3.948      ;
; -3.008 ; one_wire:dht22_one_wire|clks_reg[3]  ; one_wire:dht22_one_wire|stamp_reg[5]  ; clk          ; clk         ; 1.000        ; -0.047     ; 3.948      ;
; -3.008 ; one_wire:dht22_one_wire|clks_reg[3]  ; one_wire:dht22_one_wire|stamp_reg[6]  ; clk          ; clk         ; 1.000        ; -0.047     ; 3.948      ;
; -3.008 ; one_wire:dht22_one_wire|clks_reg[3]  ; one_wire:dht22_one_wire|stamp_reg[7]  ; clk          ; clk         ; 1.000        ; -0.047     ; 3.948      ;
; -3.008 ; one_wire:dht22_one_wire|clks_reg[3]  ; one_wire:dht22_one_wire|stamp_reg[8]  ; clk          ; clk         ; 1.000        ; -0.047     ; 3.948      ;
; -3.008 ; one_wire:dht22_one_wire|clks_reg[3]  ; one_wire:dht22_one_wire|stamp_reg[9]  ; clk          ; clk         ; 1.000        ; -0.047     ; 3.948      ;
; -3.008 ; one_wire:dht22_one_wire|clks_reg[3]  ; one_wire:dht22_one_wire|stamp_reg[1]  ; clk          ; clk         ; 1.000        ; -0.047     ; 3.948      ;
; -3.008 ; one_wire:dht22_one_wire|clks_reg[3]  ; one_wire:dht22_one_wire|stamp_reg[2]  ; clk          ; clk         ; 1.000        ; -0.047     ; 3.948      ;
; -3.008 ; one_wire:dht22_one_wire|clks_reg[3]  ; one_wire:dht22_one_wire|stamp_reg[3]  ; clk          ; clk         ; 1.000        ; -0.047     ; 3.948      ;
; -3.008 ; one_wire:dht22_one_wire|clks_reg[3]  ; one_wire:dht22_one_wire|stamp_reg[4]  ; clk          ; clk         ; 1.000        ; -0.047     ; 3.948      ;
; -2.857 ; one_wire:dht22_one_wire|clks_reg[1]  ; one_wire:dht22_one_wire|stamp_reg[0]  ; clk          ; clk         ; 1.000        ; -0.038     ; 3.806      ;
; -2.857 ; one_wire:dht22_one_wire|clks_reg[1]  ; one_wire:dht22_one_wire|stamp_reg[5]  ; clk          ; clk         ; 1.000        ; -0.038     ; 3.806      ;
; -2.857 ; one_wire:dht22_one_wire|clks_reg[1]  ; one_wire:dht22_one_wire|stamp_reg[6]  ; clk          ; clk         ; 1.000        ; -0.038     ; 3.806      ;
; -2.857 ; one_wire:dht22_one_wire|clks_reg[1]  ; one_wire:dht22_one_wire|stamp_reg[7]  ; clk          ; clk         ; 1.000        ; -0.038     ; 3.806      ;
; -2.857 ; one_wire:dht22_one_wire|clks_reg[1]  ; one_wire:dht22_one_wire|stamp_reg[8]  ; clk          ; clk         ; 1.000        ; -0.038     ; 3.806      ;
; -2.857 ; one_wire:dht22_one_wire|clks_reg[1]  ; one_wire:dht22_one_wire|stamp_reg[9]  ; clk          ; clk         ; 1.000        ; -0.038     ; 3.806      ;
; -2.857 ; one_wire:dht22_one_wire|clks_reg[1]  ; one_wire:dht22_one_wire|stamp_reg[1]  ; clk          ; clk         ; 1.000        ; -0.038     ; 3.806      ;
; -2.857 ; one_wire:dht22_one_wire|clks_reg[1]  ; one_wire:dht22_one_wire|stamp_reg[2]  ; clk          ; clk         ; 1.000        ; -0.038     ; 3.806      ;
; -2.857 ; one_wire:dht22_one_wire|clks_reg[1]  ; one_wire:dht22_one_wire|stamp_reg[3]  ; clk          ; clk         ; 1.000        ; -0.038     ; 3.806      ;
; -2.857 ; one_wire:dht22_one_wire|clks_reg[1]  ; one_wire:dht22_one_wire|stamp_reg[4]  ; clk          ; clk         ; 1.000        ; -0.038     ; 3.806      ;
; -2.857 ; one_wire:dht22_one_wire|clks_reg[2]  ; one_wire:dht22_one_wire|stamp_reg[0]  ; clk          ; clk         ; 1.000        ; -0.047     ; 3.797      ;
; -2.857 ; one_wire:dht22_one_wire|clks_reg[2]  ; one_wire:dht22_one_wire|stamp_reg[5]  ; clk          ; clk         ; 1.000        ; -0.047     ; 3.797      ;
; -2.857 ; one_wire:dht22_one_wire|clks_reg[2]  ; one_wire:dht22_one_wire|stamp_reg[6]  ; clk          ; clk         ; 1.000        ; -0.047     ; 3.797      ;
; -2.857 ; one_wire:dht22_one_wire|clks_reg[2]  ; one_wire:dht22_one_wire|stamp_reg[7]  ; clk          ; clk         ; 1.000        ; -0.047     ; 3.797      ;
; -2.857 ; one_wire:dht22_one_wire|clks_reg[2]  ; one_wire:dht22_one_wire|stamp_reg[8]  ; clk          ; clk         ; 1.000        ; -0.047     ; 3.797      ;
; -2.857 ; one_wire:dht22_one_wire|clks_reg[2]  ; one_wire:dht22_one_wire|stamp_reg[9]  ; clk          ; clk         ; 1.000        ; -0.047     ; 3.797      ;
; -2.857 ; one_wire:dht22_one_wire|clks_reg[2]  ; one_wire:dht22_one_wire|stamp_reg[1]  ; clk          ; clk         ; 1.000        ; -0.047     ; 3.797      ;
; -2.857 ; one_wire:dht22_one_wire|clks_reg[2]  ; one_wire:dht22_one_wire|stamp_reg[2]  ; clk          ; clk         ; 1.000        ; -0.047     ; 3.797      ;
; -2.857 ; one_wire:dht22_one_wire|clks_reg[2]  ; one_wire:dht22_one_wire|stamp_reg[3]  ; clk          ; clk         ; 1.000        ; -0.047     ; 3.797      ;
; -2.857 ; one_wire:dht22_one_wire|clks_reg[2]  ; one_wire:dht22_one_wire|stamp_reg[4]  ; clk          ; clk         ; 1.000        ; -0.047     ; 3.797      ;
; -2.848 ; one_wire:dht22_one_wire|stamp_reg[4] ; one_wire:dht22_one_wire|stamp_reg[10] ; clk          ; clk         ; 1.000        ; -0.044     ; 3.791      ;
; -2.848 ; one_wire:dht22_one_wire|stamp_reg[4] ; one_wire:dht22_one_wire|stamp_reg[13] ; clk          ; clk         ; 1.000        ; -0.044     ; 3.791      ;
; -2.844 ; one_wire:dht22_one_wire|stamp_reg[1] ; one_wire:dht22_one_wire|stamp_reg[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.794      ;
; -2.844 ; one_wire:dht22_one_wire|stamp_reg[1] ; one_wire:dht22_one_wire|stamp_reg[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.794      ;
; -2.844 ; one_wire:dht22_one_wire|stamp_reg[1] ; one_wire:dht22_one_wire|stamp_reg[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.794      ;
; -2.844 ; one_wire:dht22_one_wire|stamp_reg[1] ; one_wire:dht22_one_wire|stamp_reg[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.794      ;
; -2.844 ; one_wire:dht22_one_wire|stamp_reg[1] ; one_wire:dht22_one_wire|stamp_reg[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.794      ;
; -2.844 ; one_wire:dht22_one_wire|stamp_reg[1] ; one_wire:dht22_one_wire|stamp_reg[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.794      ;
; -2.844 ; one_wire:dht22_one_wire|stamp_reg[1] ; one_wire:dht22_one_wire|stamp_reg[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.794      ;
; -2.844 ; one_wire:dht22_one_wire|stamp_reg[1] ; one_wire:dht22_one_wire|stamp_reg[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.794      ;
; -2.844 ; one_wire:dht22_one_wire|stamp_reg[1] ; one_wire:dht22_one_wire|stamp_reg[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.794      ;
; -2.844 ; one_wire:dht22_one_wire|stamp_reg[1] ; one_wire:dht22_one_wire|stamp_reg[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.794      ;
; -2.829 ; one_wire:dht22_one_wire|clks_reg[3]  ; one_wire:dht22_one_wire|stamp_reg[10] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.762      ;
; -2.829 ; one_wire:dht22_one_wire|clks_reg[3]  ; one_wire:dht22_one_wire|stamp_reg[13] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.762      ;
; -2.818 ; one_wire:dht22_one_wire|stamp_reg[0] ; one_wire:dht22_one_wire|stamp_reg[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.768      ;
; -2.818 ; one_wire:dht22_one_wire|stamp_reg[0] ; one_wire:dht22_one_wire|stamp_reg[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.768      ;
; -2.818 ; one_wire:dht22_one_wire|stamp_reg[0] ; one_wire:dht22_one_wire|stamp_reg[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.768      ;
; -2.818 ; one_wire:dht22_one_wire|stamp_reg[0] ; one_wire:dht22_one_wire|stamp_reg[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.768      ;
; -2.818 ; one_wire:dht22_one_wire|stamp_reg[0] ; one_wire:dht22_one_wire|stamp_reg[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.768      ;
; -2.818 ; one_wire:dht22_one_wire|stamp_reg[0] ; one_wire:dht22_one_wire|stamp_reg[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.768      ;
; -2.818 ; one_wire:dht22_one_wire|stamp_reg[0] ; one_wire:dht22_one_wire|stamp_reg[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.768      ;
; -2.818 ; one_wire:dht22_one_wire|stamp_reg[0] ; one_wire:dht22_one_wire|stamp_reg[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.768      ;
; -2.818 ; one_wire:dht22_one_wire|stamp_reg[0] ; one_wire:dht22_one_wire|stamp_reg[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.768      ;
; -2.818 ; one_wire:dht22_one_wire|stamp_reg[0] ; one_wire:dht22_one_wire|stamp_reg[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.768      ;
; -2.801 ; one_wire:dht22_one_wire|stamp_reg[6] ; one_wire:dht22_one_wire|stamp_reg[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.751      ;
; -2.801 ; one_wire:dht22_one_wire|stamp_reg[6] ; one_wire:dht22_one_wire|stamp_reg[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.751      ;
; -2.801 ; one_wire:dht22_one_wire|stamp_reg[6] ; one_wire:dht22_one_wire|stamp_reg[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.751      ;
; -2.801 ; one_wire:dht22_one_wire|stamp_reg[6] ; one_wire:dht22_one_wire|stamp_reg[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.751      ;
; -2.801 ; one_wire:dht22_one_wire|stamp_reg[6] ; one_wire:dht22_one_wire|stamp_reg[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.751      ;
; -2.801 ; one_wire:dht22_one_wire|stamp_reg[6] ; one_wire:dht22_one_wire|stamp_reg[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.751      ;
; -2.801 ; one_wire:dht22_one_wire|stamp_reg[6] ; one_wire:dht22_one_wire|stamp_reg[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.751      ;
; -2.801 ; one_wire:dht22_one_wire|stamp_reg[6] ; one_wire:dht22_one_wire|stamp_reg[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.751      ;
; -2.801 ; one_wire:dht22_one_wire|stamp_reg[6] ; one_wire:dht22_one_wire|stamp_reg[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.751      ;
; -2.801 ; one_wire:dht22_one_wire|stamp_reg[6] ; one_wire:dht22_one_wire|stamp_reg[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.751      ;
; -2.779 ; one_wire:dht22_one_wire|clks_reg[4]  ; one_wire:dht22_one_wire|stamp_reg[0]  ; clk          ; clk         ; 1.000        ; -0.047     ; 3.719      ;
; -2.779 ; one_wire:dht22_one_wire|clks_reg[4]  ; one_wire:dht22_one_wire|stamp_reg[5]  ; clk          ; clk         ; 1.000        ; -0.047     ; 3.719      ;
; -2.779 ; one_wire:dht22_one_wire|clks_reg[4]  ; one_wire:dht22_one_wire|stamp_reg[6]  ; clk          ; clk         ; 1.000        ; -0.047     ; 3.719      ;
; -2.779 ; one_wire:dht22_one_wire|clks_reg[4]  ; one_wire:dht22_one_wire|stamp_reg[7]  ; clk          ; clk         ; 1.000        ; -0.047     ; 3.719      ;
; -2.779 ; one_wire:dht22_one_wire|clks_reg[4]  ; one_wire:dht22_one_wire|stamp_reg[8]  ; clk          ; clk         ; 1.000        ; -0.047     ; 3.719      ;
; -2.779 ; one_wire:dht22_one_wire|clks_reg[4]  ; one_wire:dht22_one_wire|stamp_reg[9]  ; clk          ; clk         ; 1.000        ; -0.047     ; 3.719      ;
; -2.779 ; one_wire:dht22_one_wire|clks_reg[4]  ; one_wire:dht22_one_wire|stamp_reg[1]  ; clk          ; clk         ; 1.000        ; -0.047     ; 3.719      ;
; -2.779 ; one_wire:dht22_one_wire|clks_reg[4]  ; one_wire:dht22_one_wire|stamp_reg[2]  ; clk          ; clk         ; 1.000        ; -0.047     ; 3.719      ;
; -2.779 ; one_wire:dht22_one_wire|clks_reg[4]  ; one_wire:dht22_one_wire|stamp_reg[3]  ; clk          ; clk         ; 1.000        ; -0.047     ; 3.719      ;
; -2.779 ; one_wire:dht22_one_wire|clks_reg[4]  ; one_wire:dht22_one_wire|stamp_reg[4]  ; clk          ; clk         ; 1.000        ; -0.047     ; 3.719      ;
; -2.757 ; one_wire:dht22_one_wire|clks_reg[0]  ; one_wire:dht22_one_wire|stamp_reg[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.707      ;
; -2.757 ; one_wire:dht22_one_wire|clks_reg[0]  ; one_wire:dht22_one_wire|stamp_reg[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.707      ;
; -2.757 ; one_wire:dht22_one_wire|clks_reg[0]  ; one_wire:dht22_one_wire|stamp_reg[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.707      ;
; -2.757 ; one_wire:dht22_one_wire|clks_reg[0]  ; one_wire:dht22_one_wire|stamp_reg[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.707      ;
; -2.757 ; one_wire:dht22_one_wire|clks_reg[0]  ; one_wire:dht22_one_wire|stamp_reg[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.707      ;
; -2.757 ; one_wire:dht22_one_wire|clks_reg[0]  ; one_wire:dht22_one_wire|stamp_reg[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.707      ;
; -2.757 ; one_wire:dht22_one_wire|clks_reg[0]  ; one_wire:dht22_one_wire|stamp_reg[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.707      ;
; -2.757 ; one_wire:dht22_one_wire|clks_reg[0]  ; one_wire:dht22_one_wire|stamp_reg[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.707      ;
; -2.757 ; one_wire:dht22_one_wire|clks_reg[0]  ; one_wire:dht22_one_wire|stamp_reg[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.707      ;
; -2.757 ; one_wire:dht22_one_wire|clks_reg[0]  ; one_wire:dht22_one_wire|stamp_reg[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.707      ;
; -2.756 ; one_wire:dht22_one_wire|clks_reg[3]  ; one_wire:dht22_one_wire|state.ST_ACK  ; clk          ; clk         ; 1.000        ; -0.049     ; 3.694      ;
; -2.755 ; one_wire:dht22_one_wire|clks_reg[6]  ; one_wire:dht22_one_wire|stamp_reg[0]  ; clk          ; clk         ; 1.000        ; -0.047     ; 3.695      ;
; -2.755 ; one_wire:dht22_one_wire|clks_reg[6]  ; one_wire:dht22_one_wire|stamp_reg[5]  ; clk          ; clk         ; 1.000        ; -0.047     ; 3.695      ;
; -2.755 ; one_wire:dht22_one_wire|clks_reg[6]  ; one_wire:dht22_one_wire|stamp_reg[6]  ; clk          ; clk         ; 1.000        ; -0.047     ; 3.695      ;
; -2.755 ; one_wire:dht22_one_wire|clks_reg[6]  ; one_wire:dht22_one_wire|stamp_reg[7]  ; clk          ; clk         ; 1.000        ; -0.047     ; 3.695      ;
; -2.755 ; one_wire:dht22_one_wire|clks_reg[6]  ; one_wire:dht22_one_wire|stamp_reg[8]  ; clk          ; clk         ; 1.000        ; -0.047     ; 3.695      ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                    ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; one_wire:dht22_one_wire|state.ST_DONE     ; one_wire:dht22_one_wire|state.ST_DONE     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|state.ST_CHECK    ; one_wire:dht22_one_wire|state.ST_CHECK    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|state.ST_START    ; one_wire:dht22_one_wire|state.ST_START    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; seg_display:display|digit_index[1]        ; seg_display:display|digit_index[1]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|state.ST_PROCESS  ; one_wire:dht22_one_wire|state.ST_PROCESS  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|state.ST_ACK      ; one_wire:dht22_one_wire|state.ST_ACK      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|old_io_reg        ; one_wire:dht22_one_wire|old_io_reg        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|new_io_reg        ; one_wire:dht22_one_wire|new_io_reg        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|state.ST_IDLE     ; one_wire:dht22_one_wire|state.ST_IDLE     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|tens_reg[3]     ; dec_to_bcd:dht22_data_bcd|tens_reg[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[3] ; dec_to_bcd:dht22_data_bcd|hundreds_reg[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|tens_reg[2]     ; dec_to_bcd:dht22_data_bcd|tens_reg[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[2] ; dec_to_bcd:dht22_data_bcd|hundreds_reg[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|tens_reg[1]     ; dec_to_bcd:dht22_data_bcd|tens_reg[1]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[1] ; dec_to_bcd:dht22_data_bcd|hundreds_reg[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[0] ; dec_to_bcd:dht22_data_bcd|hundreds_reg[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|num_reg[0]      ; dec_to_bcd:dht22_data_bcd|num_reg[0]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|tens_reg[0]     ; dec_to_bcd:dht22_data_bcd|tens_reg[0]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|data_reg[33]      ; one_wire:dht22_one_wire|data_reg[33]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|data_reg[32]      ; one_wire:dht22_one_wire|data_reg[32]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|data_reg[34]      ; one_wire:dht22_one_wire|data_reg[34]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|data_reg[35]      ; one_wire:dht22_one_wire|data_reg[35]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|data_reg[36]      ; one_wire:dht22_one_wire|data_reg[36]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|data_reg[37]      ; one_wire:dht22_one_wire|data_reg[37]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|data_reg[38]      ; one_wire:dht22_one_wire|data_reg[38]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|data_reg[39]      ; one_wire:dht22_one_wire|data_reg[39]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|num_reg[1]      ; dec_to_bcd:dht22_data_bcd|num_reg[1]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|done_reg        ; dec_to_bcd:dht22_data_bcd|done_reg        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|state.ST_DONE   ; dec_to_bcd:dht22_data_bcd|state.ST_DONE   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|state.ST_CALC   ; dec_to_bcd:dht22_data_bcd|state.ST_CALC   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|state.ST_IDLE   ; dec_to_bcd:dht22_data_bcd|state.ST_IDLE   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|data_reg[8]       ; one_wire:dht22_one_wire|data_reg[8]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|data_reg[0]       ; one_wire:dht22_one_wire|data_reg[0]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|data_reg[1]       ; one_wire:dht22_one_wire|data_reg[1]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|data_reg[9]       ; one_wire:dht22_one_wire|data_reg[9]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|data_reg[16]      ; one_wire:dht22_one_wire|data_reg[16]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|data_reg[24]      ; one_wire:dht22_one_wire|data_reg[24]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|data_reg[25]      ; one_wire:dht22_one_wire|data_reg[25]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|data_reg[17]      ; one_wire:dht22_one_wire|data_reg[17]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|data_reg[10]      ; one_wire:dht22_one_wire|data_reg[10]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|data_reg[2]       ; one_wire:dht22_one_wire|data_reg[2]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|data_reg[11]      ; one_wire:dht22_one_wire|data_reg[11]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|data_reg[3]       ; one_wire:dht22_one_wire|data_reg[3]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|data_reg[18]      ; one_wire:dht22_one_wire|data_reg[18]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|data_reg[26]      ; one_wire:dht22_one_wire|data_reg[26]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|data_reg[19]      ; one_wire:dht22_one_wire|data_reg[19]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|data_reg[27]      ; one_wire:dht22_one_wire|data_reg[27]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|data_reg[12]      ; one_wire:dht22_one_wire|data_reg[12]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|data_reg[4]       ; one_wire:dht22_one_wire|data_reg[4]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|data_reg[5]       ; one_wire:dht22_one_wire|data_reg[5]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|data_reg[13]      ; one_wire:dht22_one_wire|data_reg[13]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|data_reg[20]      ; one_wire:dht22_one_wire|data_reg[20]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|data_reg[28]      ; one_wire:dht22_one_wire|data_reg[28]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|data_reg[29]      ; one_wire:dht22_one_wire|data_reg[29]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|data_reg[21]      ; one_wire:dht22_one_wire|data_reg[21]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|data_reg[14]      ; one_wire:dht22_one_wire|data_reg[14]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|data_reg[6]       ; one_wire:dht22_one_wire|data_reg[6]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|data_reg[7]       ; one_wire:dht22_one_wire|data_reg[7]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|data_reg[15]      ; one_wire:dht22_one_wire|data_reg[15]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|data_reg[22]      ; one_wire:dht22_one_wire|data_reg[22]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|data_reg[30]      ; one_wire:dht22_one_wire|data_reg[30]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|data_reg[23]      ; one_wire:dht22_one_wire|data_reg[23]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|data_reg[31]      ; one_wire:dht22_one_wire|data_reg[31]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; seg_display:display|digit_index[0]        ; seg_display:display|digit_index[0]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; param                                     ; param                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; one_wire:dht22_one_wire|done_reg          ; en_dht22                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.203 ; seg_display:display|count[15]             ; seg_display:display|count[15]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.324      ;
; 0.205 ; one_wire:dht22_one_wire|clks_reg[19]      ; one_wire:dht22_one_wire|clks_reg[19]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; one_wire:dht22_one_wire|data_reg[9]       ; dec_to_bcd:dht22_data_bcd|num_reg[6]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; seg_display:display|digit_index[0]        ; seg_display:display|digit_index[1]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.326      ;
; 0.207 ; one_wire:dht22_one_wire|new_io_reg        ; one_wire:dht22_one_wire|old_io_reg        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.327      ;
; 0.208 ; seg_display:display|shift_reg[0]          ; seg_display:display|shift_reg[1]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.329      ;
; 0.208 ; one_wire:dht22_one_wire|index_reg[5]      ; one_wire:dht22_one_wire|index_reg[5]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.328      ;
; 0.215 ; dec_to_bcd:dht22_data_bcd|state.ST_IDLE   ; dec_to_bcd:dht22_data_bcd|done_reg        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.335      ;
; 0.216 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[0] ; dec_to_bcd:dht22_data_bcd|hundreds_reg[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.336      ;
; 0.263 ; seg_display:display|shift_reg[3]          ; seg_display:display|shift_reg[0]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.384      ;
; 0.267 ; one_wire:dht22_one_wire|data_reg[8]       ; dec_to_bcd:dht22_data_bcd|num_reg[7]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.387      ;
; 0.277 ; dec_to_bcd:dht22_data_bcd|tens_reg[0]     ; dec_to_bcd:dht22_data_bcd|bcd_reg[4]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.397      ;
; 0.279 ; seg_display:display|shift_reg[1]          ; seg_display:display|shift_reg[2]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.400      ;
; 0.280 ; seg_display:display|shift_reg[2]          ; seg_display:display|shift_reg[3]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.401      ;
; 0.284 ; one_wire:dht22_one_wire|clks_reg[5]       ; one_wire:dht22_one_wire|stamp_reg[5]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.405      ;
; 0.287 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[2] ; dec_to_bcd:dht22_data_bcd|bcd_reg[10]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.406      ;
; 0.296 ; seg_display:display|count[6]              ; seg_display:display|count[6]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.417      ;
; 0.298 ; seg_display:display|count[7]              ; seg_display:display|count[7]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; seg_display:display|count[5]              ; seg_display:display|count[5]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; dht22_count[19]                           ; dht22_count[19]                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; dht22_count[10]                           ; dht22_count[10]                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.300 ; dht22_count[9]                            ; dht22_count[9]                            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.304 ; seg_display:display|count[14]             ; seg_display:display|count[14]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; seg_display:display|count[12]             ; seg_display:display|count[12]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; one_wire:dht22_one_wire|clks_reg[16]      ; one_wire:dht22_one_wire|clks_reg[16]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; one_wire:dht22_one_wire|clks_reg[10]      ; one_wire:dht22_one_wire|clks_reg[10]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; dht22_count[17]                           ; dht22_count[17]                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; one_wire:dht22_one_wire|clks_reg[9]       ; one_wire:dht22_one_wire|clks_reg[9]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; one_wire:dht22_one_wire|clks_reg[8]       ; one_wire:dht22_one_wire|clks_reg[8]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; dec_to_bcd:dht22_data_bcd|tens_reg[0]     ; dec_to_bcd:dht22_data_bcd|tens_reg[1]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; one_wire:dht22_one_wire|clks_reg[18]      ; one_wire:dht22_one_wire|clks_reg[18]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; one_wire:dht22_one_wire|clks_reg[15]      ; one_wire:dht22_one_wire|clks_reg[15]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; one_wire:dht22_one_wire|clks_reg[13]      ; one_wire:dht22_one_wire|clks_reg[13]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; one_wire:dht22_one_wire|clks_reg[12]      ; one_wire:dht22_one_wire|clks_reg[12]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -8.317   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -8.317   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -877.01  ; 0.0   ; 0.0      ; 0.0     ; -266.199            ;
;  clk             ; -877.010 ; 0.000 ; N/A      ; N/A     ; -266.199            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dp            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[4]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[5]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[6]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; io            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; io                      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rst_n                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; dp            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sel[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sel[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sel[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; sel[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; io            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; dp            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sel[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sel[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sel[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; sel[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; io            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dp            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sel[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sel[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sel[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; sel[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; io            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 70843    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 70843    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 178   ; 178  ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 150   ; 150  ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; io         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; dp          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; io          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; io         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; dp          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; io          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Sun Apr 28 13:57:01 2024
Info: Command: quartus_sta weather_sensor -c weather_sensor
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'weather_sensor.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -8.317
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.317            -877.010 clk 
Info (332146): Worst-case hold slack is 0.434
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.434               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -266.199 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -7.600
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.600            -800.873 clk 
Info (332146): Worst-case hold slack is 0.383
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.383               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -266.199 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.027
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.027            -289.191 clk 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -232.712 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4736 megabytes
    Info: Processing ended: Sun Apr 28 13:57:04 2024
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


