<stg><name>calc_value4</name>


<trans_list>

<trans id="204" from="1" to="5">
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln24" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="205" from="1" to="2">
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln24" val="0"/>
<literal name="icmp_ln25" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="206" from="1" to="11">
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln24" val="0"/>
<literal name="icmp_ln25" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="208" from="2" to="3">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="209" from="3" to="4">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="210" from="4" to="5">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="211" from="5" to="6">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="213" from="6" to="10">
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln60" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="214" from="6" to="7">
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln60" val="0"/>
<literal name="icmp_ln61" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="215" from="6" to="11">
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln60" val="0"/>
<literal name="icmp_ln61" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="217" from="7" to="8">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="218" from="8" to="9">
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln66" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="219" from="8" to="10">
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln66" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="221" from="9" to="10">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="222" from="10" to="11">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>
</trans_list>



<state_list>

<state id="1" st_id="1">

<operation id="12" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="5" bw="0" op_0_bw="0" op_1_bw="32">
<![CDATA[
:0  call void (...)* @_ssdm_op_SpecBitsMap(i32 %sig) nounwind, !map !13

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="13" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="6" bw="0" op_0_bw="0" op_1_bw="32">
<![CDATA[
:1  call void (...)* @_ssdm_op_SpecBitsMap(i32 %n) nounwind, !map !19

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="14" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="7" bw="0" op_0_bw="0" op_1_bw="32">
<![CDATA[
:2  call void (...)* @_ssdm_op_SpecBitsMap(i32 %wmax) nounwind, !map !23

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="15" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="8" bw="0" op_0_bw="0" op_1_bw="32">
<![CDATA[
:3  call void (...)* @_ssdm_op_SpecBitsMap(i32 %nonarrow) nounwind, !map !27

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="16" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="9" bw="0" op_0_bw="0" op_1_bw="32">
<![CDATA[
:4  call void (...)* @_ssdm_op_SpecBitsMap(i32 0) nounwind, !map !31

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="17" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="10" bw="0" op_0_bw="0" op_1_bw="0">
<![CDATA[
:5  call void (...)* @_ssdm_op_SpecTopModule([12 x i8]* @calc_value4_str) nounwind

]]></Node>
<StgValue><ssdm name="spectopmodule_ln0"/></StgValue>
</operation>

<operation id="18" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="11" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:6  %nonarrow_read = call i32 @_ssdm_op_Read.ap_auto.i32(i32 %nonarrow) nounwind

]]></Node>
<StgValue><ssdm name="nonarrow_read"/></StgValue>
</operation>

<operation id="19" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="12" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:7  %wmax_read = call i32 @_ssdm_op_Read.ap_auto.i32(i32 %wmax) nounwind

]]></Node>
<StgValue><ssdm name="wmax_read"/></StgValue>
</operation>

<operation id="20" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="13" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:8  %n_read = call i32 @_ssdm_op_Read.ap_auto.i32(i32 %n) nounwind

]]></Node>
<StgValue><ssdm name="n_read"/></StgValue>
</operation>

<operation id="21" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="14" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:9  %sig_read = call i32 @_ssdm_op_Read.ap_auto.i32(i32 %sig) nounwind

]]></Node>
<StgValue><ssdm name="sig_read"/></StgValue>
</operation>

<operation id="22" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="15" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:10  %add_ln21 = add i32 -1, %n_read

]]></Node>
<StgValue><ssdm name="add_ln21"/></StgValue>
</operation>

<operation id="23" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="16" bw="4" op_0_bw="4" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
:11  %w0 = call i4 @_ssdm_op_PartSelect.i4.i32.i32.i32(i32 %sig_read, i32 12, i32 15)

]]></Node>
<StgValue><ssdm name="w0"/></StgValue>
</operation>

<operation id="24" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="17" bw="8" op_0_bw="4">
<![CDATA[
:12  %zext_ln23 = zext i4 %w0 to i8

]]></Node>
<StgValue><ssdm name="zext_ln23"/></StgValue>
</operation>

<operation id="25" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="18" bw="7" op_0_bw="4">
<![CDATA[
:13  %zext_ln23_1 = zext i4 %w0 to i7

]]></Node>
<StgValue><ssdm name="zext_ln23_1"/></StgValue>
</operation>

<operation id="26" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="19" bw="32" op_0_bw="4">
<![CDATA[
:14  %zext_ln23_2 = zext i4 %w0 to i32

]]></Node>
<StgValue><ssdm name="zext_ln23_2"/></StgValue>
</operation>

<operation id="27" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="20" bw="3" op_0_bw="3" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
:15  %tmp = call i3 @_ssdm_op_PartSelect.i3.i32.i32.i32(i32 %sig_read, i32 13, i32 15)

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="28" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="21" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
:16  %icmp_ln24 = icmp eq i3 %tmp, 0

]]></Node>
<StgValue><ssdm name="icmp_ln24"/></StgValue>
</operation>

<operation id="29" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="22" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:17  br i1 %icmp_ln24, label %._crit_edge, label %1

]]></Node>
<StgValue><ssdm name="br_ln24"/></StgValue>
</operation>

<operation id="30" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln24" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="24" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0  %icmp_ln25 = icmp ugt i32 %zext_ln23_2, %wmax_read

]]></Node>
<StgValue><ssdm name="icmp_ln25"/></StgValue>
</operation>

<operation id="31" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln24" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="25" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %icmp_ln25, label %._crit_edge16, label %_ifconv

]]></Node>
<StgValue><ssdm name="br_ln25"/></StgValue>
</operation>

<operation id="32" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln24" val="0"/>
<literal name="icmp_ln25" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="27" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:0  %n0 = sub i32 %add_ln21, %zext_ln23_2

]]></Node>
<StgValue><ssdm name="n0"/></StgValue>
</operation>

<operation id="33" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln24" val="0"/>
<literal name="icmp_ln25" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="39" bw="6" op_0_bw="6" op_1_bw="4" op_2_bw="2">
<![CDATA[
_ifconv:12  %shl_ln2 = call i6 @_ssdm_op_BitConcatenate.i6.i4.i2(i4 %w0, i2 0)

]]></Node>
<StgValue><ssdm name="shl_ln2"/></StgValue>
</operation>

<operation id="34" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln24" val="0"/>
<literal name="icmp_ln25" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="40" bw="7" op_0_bw="6">
<![CDATA[
_ifconv:13  %zext_ln30 = zext i6 %shl_ln2 to i7

]]></Node>
<StgValue><ssdm name="zext_ln30"/></StgValue>
</operation>

<operation id="35" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln24" val="0"/>
<literal name="icmp_ln25" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="41" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
_ifconv:14  %sub_ln30_2 = sub i7 %zext_ln30, %zext_ln23_1

]]></Node>
<StgValue><ssdm name="sub_ln30_2"/></StgValue>
</operation>

<operation id="36" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln24" val="0"/>
<literal name="icmp_ln25" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="48" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
_ifconv:21  %icmp_ln32_1 = icmp ugt i4 %w0, 2

]]></Node>
<StgValue><ssdm name="icmp_ln32_1"/></StgValue>
</operation>

<operation id="37" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln24" val="0"/>
<literal name="icmp_ln25" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="52" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:25  %add_ln33 = add i32 %n_read, -3

]]></Node>
<StgValue><ssdm name="add_ln33"/></StgValue>
</operation>

<operation id="38" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln24" val="0"/>
<literal name="icmp_ln25" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="60" bw="7" op_0_bw="7" op_1_bw="4" op_2_bw="3">
<![CDATA[
_ifconv:33  %tmp_5 = call i7 @_ssdm_op_BitConcatenate.i7.i4.i3(i4 %w0, i3 0)

]]></Node>
<StgValue><ssdm name="tmp_5"/></StgValue>
</operation>

<operation id="39" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln24" val="0"/>
<literal name="icmp_ln25" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="61" bw="8" op_0_bw="7">
<![CDATA[
_ifconv:34  %zext_ln34 = zext i7 %tmp_5 to i8

]]></Node>
<StgValue><ssdm name="zext_ln34"/></StgValue>
</operation>

<operation id="40" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln24" val="0"/>
<literal name="icmp_ln25" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="62" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
_ifconv:35  %sub_ln34_1 = sub i8 %zext_ln23, %zext_ln34

]]></Node>
<StgValue><ssdm name="sub_ln34_1"/></StgValue>
</operation>

<operation id="41" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln24" val="0"/>
<literal name="icmp_ln25" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:45  %icmp_ln38 = icmp ugt i32 %add_ln33, %wmax_read

]]></Node>
<StgValue><ssdm name="icmp_ln38"/></StgValue>
</operation>

<operation id="42" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln24" val="0"/>
<literal name="icmp_ln25" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:51  %icmp_ln42 = icmp ugt i32 %n0, %wmax_read

]]></Node>
<StgValue><ssdm name="icmp_ln42"/></StgValue>
</operation>
</state>

<state id="2" st_id="2">

<operation id="43" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="28" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:1  %add_ln28 = add i32 %n_read, -2

]]></Node>
<StgValue><ssdm name="add_ln28"/></StgValue>
</operation>

<operation id="44" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="29" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:2  %shl_ln28 = shl i32 %add_ln21, 1

]]></Node>
<StgValue><ssdm name="shl_ln28"/></StgValue>
</operation>

<operation id="45" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="30" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:3  %add_ln28_1 = add i32 %shl_ln28, -1

]]></Node>
<StgValue><ssdm name="add_ln28_1"/></StgValue>
</operation>

<operation id="46" st_id="2" stage="1" lat="1">
<core>Mul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="31" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:4  %mul_ln28 = mul i32 %add_ln28, %add_ln28_1

]]></Node>
<StgValue><ssdm name="mul_ln28"/></StgValue>
</operation>

<operation id="47" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="33" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:6  %add_ln29 = add i32 %n0, 1

]]></Node>
<StgValue><ssdm name="add_ln29"/></StgValue>
</operation>

<operation id="48" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="34" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:7  %shl_ln29 = shl i32 %n0, 1

]]></Node>
<StgValue><ssdm name="shl_ln29"/></StgValue>
</operation>

<operation id="49" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="35" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:8  %or_ln29 = or i32 %shl_ln29, 1

]]></Node>
<StgValue><ssdm name="or_ln29"/></StgValue>
</operation>

<operation id="50" st_id="2" stage="1" lat="1">
<core>Mul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="36" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:9  %mul_ln29 = mul i32 %add_ln29, %or_ln29

]]></Node>
<StgValue><ssdm name="mul_ln29"/></StgValue>
</operation>

<operation id="51" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="44" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:17  %sub_ln30_1 = sub i32 %shl_ln28, %zext_ln23_2

]]></Node>
<StgValue><ssdm name="sub_ln30_1"/></StgValue>
</operation>

<operation id="52" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="53" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:26  %add_ln33_1 = add i32 %shl_ln28, -3

]]></Node>
<StgValue><ssdm name="add_ln33_1"/></StgValue>
</operation>

<operation id="53" st_id="2" stage="1" lat="1">
<core>Mul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="54" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:27  %mul_ln33 = mul i32 %add_ln28, %add_ln33_1

]]></Node>
<StgValue><ssdm name="mul_ln33"/></StgValue>
</operation>

<operation id="54" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="58" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:31  %shl_ln34 = shl i32 %add_ln21, 4

]]></Node>
<StgValue><ssdm name="shl_ln34"/></StgValue>
</operation>

<operation id="55" st_id="2" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="59" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:32  %sub_ln34 = sub i32 %shl_ln34, %shl_ln28

]]></Node>
<StgValue><ssdm name="sub_ln34"/></StgValue>
</operation>

<operation id="56" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="63" bw="9" op_0_bw="8">
<![CDATA[
_ifconv:36  %sext_ln34_1 = sext i8 %sub_ln34_1 to i9

]]></Node>
<StgValue><ssdm name="sext_ln34_1"/></StgValue>
</operation>

<operation id="57" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="64" bw="9" op_0_bw="9" op_1_bw="9">
<![CDATA[
_ifconv:37  %add_ln34_1 = add i9 %sext_ln34_1, -31

]]></Node>
<StgValue><ssdm name="add_ln34_1"/></StgValue>
</operation>

<operation id="58" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="65" bw="32" op_0_bw="9">
<![CDATA[
_ifconv:38  %sext_ln34_2 = sext i9 %add_ln34_1 to i32

]]></Node>
<StgValue><ssdm name="sext_ln34_2"/></StgValue>
</operation>

<operation id="59" st_id="2" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="66" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:39  %add_ln34_2 = add i32 %sext_ln34_2, %sub_ln34

]]></Node>
<StgValue><ssdm name="add_ln34_2"/></StgValue>
</operation>

<operation id="60" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln38" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="73" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:46  %shl_ln39 = shl i32 %wmax_read, 1

]]></Node>
<StgValue><ssdm name="shl_ln39"/></StgValue>
</operation>

<operation id="61" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln38" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="74" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:47  %add_ln39 = add i32 %wmax_read, 1

]]></Node>
<StgValue><ssdm name="add_ln39"/></StgValue>
</operation>

<operation id="62" st_id="2" stage="1" lat="1">
<core>Mul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln38" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="75" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:48  %mul_ln39 = mul i32 %wmax_read, %add_ln39

]]></Node>
<StgValue><ssdm name="mul_ln39"/></StgValue>
</operation>

<operation id="63" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln38" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="77" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:50  %wm21 = or i32 %shl_ln39, 1

]]></Node>
<StgValue><ssdm name="wm21"/></StgValue>
</operation>

<operation id="64" st_id="2" stage="1" lat="1">
<core>Mul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln42" val="1"/>
<literal name="icmp_ln38" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="79" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:52  %mul_ln44 = mul i32 %wm21, %sub_ln30_1

]]></Node>
<StgValue><ssdm name="mul_ln44"/></StgValue>
</operation>

<operation id="65" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln42" val="0"/>
<literal name="icmp_ln38" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="84" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:57  %add_ln47_1 = add i32 %shl_ln39, 3

]]></Node>
<StgValue><ssdm name="add_ln47_1"/></StgValue>
</operation>

<operation id="66" st_id="2" stage="1" lat="1">
<core>Mul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln42" val="0"/>
<literal name="icmp_ln38" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="85" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:58  %mul_ln47 = mul i32 %add_ln39, %add_ln47_1

]]></Node>
<StgValue><ssdm name="mul_ln47"/></StgValue>
</operation>

<operation id="67" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln42" val="0"/>
<literal name="icmp_ln38" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="87" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:60  %sub_ln48 = sub i32 %add_ln21, %wmax_read

]]></Node>
<StgValue><ssdm name="sub_ln48"/></StgValue>
</operation>

<operation id="68" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln42" val="0"/>
<literal name="icmp_ln38" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="88" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:61  %shl_ln48 = shl i32 %sub_ln48, 2

]]></Node>
<StgValue><ssdm name="shl_ln48"/></StgValue>
</operation>

<operation id="69" st_id="2" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln42" val="0"/>
<literal name="icmp_ln38" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="89" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:62  %sub_ln48_2 = sub i32 %shl_ln48, %sub_ln48

]]></Node>
<StgValue><ssdm name="sub_ln48_2"/></StgValue>
</operation>

<operation id="70" st_id="2" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln42" val="0"/>
<literal name="icmp_ln38" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="90" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:63  %add_ln48 = add i32 %sub_ln48_2, -6

]]></Node>
<StgValue><ssdm name="add_ln48"/></StgValue>
</operation>

<operation id="71" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln42" val="0"/>
<literal name="icmp_ln38" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="91" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:64  %add_ln48_1 = add i32 %n_read, %wmax_read

]]></Node>
<StgValue><ssdm name="add_ln48_1"/></StgValue>
</operation>

<operation id="72" st_id="2" stage="1" lat="1">
<core>Mul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln42" val="0"/>
<literal name="icmp_ln38" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="92" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:65  %mul_ln48 = mul i32 %add_ln48_1, %wm21

]]></Node>
<StgValue><ssdm name="mul_ln48"/></StgValue>
</operation>
</state>

<state id="3" st_id="3">

<operation id="73" st_id="3" stage="1" lat="1">
<core>Mul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="32" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:5  %sk20 = mul i32 %mul_ln28, %add_ln21

]]></Node>
<StgValue><ssdm name="sk20"/></StgValue>
</operation>

<operation id="74" st_id="3" stage="1" lat="1">
<core>Mul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="37" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:10  %sk21 = mul i32 %mul_ln29, %n0

]]></Node>
<StgValue><ssdm name="sk21"/></StgValue>
</operation>

<operation id="75" st_id="3" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="38" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:11  %k_2 = sub i32 %sk20, %sk21

]]></Node>
<StgValue><ssdm name="k_2"/></StgValue>
</operation>

<operation id="76" st_id="3" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="42" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
_ifconv:15  %add_ln30 = add i7 %sub_ln30_2, -3

]]></Node>
<StgValue><ssdm name="add_ln30"/></StgValue>
</operation>

<operation id="77" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="43" bw="32" op_0_bw="7">
<![CDATA[
_ifconv:16  %sext_ln30 = sext i7 %add_ln30 to i32

]]></Node>
<StgValue><ssdm name="sext_ln30"/></StgValue>
</operation>

<operation id="78" st_id="3" stage="1" lat="1">
<core>Mul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="45" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:18  %mul_ln30 = mul i32 %sub_ln30_1, %sext_ln30

]]></Node>
<StgValue><ssdm name="mul_ln30"/></StgValue>
</operation>

<operation id="79" st_id="3" stage="1" lat="1">
<core>Mul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="55" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:28  %mul_ln33_1 = mul i32 %mul_ln33, %add_ln33

]]></Node>
<StgValue><ssdm name="mul_ln33_1"/></StgValue>
</operation>

<operation id="80" st_id="3" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="56" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
_ifconv:29  %add_ln34 = add i7 %sub_ln30_2, -6

]]></Node>
<StgValue><ssdm name="add_ln34"/></StgValue>
</operation>

<operation id="81" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="57" bw="32" op_0_bw="7">
<![CDATA[
_ifconv:30  %sext_ln34 = sext i7 %add_ln34 to i32

]]></Node>
<StgValue><ssdm name="sext_ln34"/></StgValue>
</operation>

<operation id="82" st_id="3" stage="1" lat="1">
<core>Mul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="67" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:40  %mul_ln34 = mul i32 %add_ln34_2, %sext_ln34

]]></Node>
<StgValue><ssdm name="mul_ln34"/></StgValue>
</operation>

<operation id="83" st_id="3" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="68" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:41  %sub_ln35 = sub i32 %sk21, %mul_ln33_1

]]></Node>
<StgValue><ssdm name="sub_ln35"/></StgValue>
</operation>

<operation id="84" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln38" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="76" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:49  %wm20 = shl i32 %mul_ln39, 1

]]></Node>
<StgValue><ssdm name="wm20"/></StgValue>
</operation>

<operation id="85" st_id="3" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln42" val="1"/>
<literal name="icmp_ln38" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="80" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:53  %sub_ln44 = sub i32 %wm20, %mul_ln44

]]></Node>
<StgValue><ssdm name="sub_ln44"/></StgValue>
</operation>

<operation id="86" st_id="3" stage="1" lat="1">
<core>Mul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln42" val="1"/>
<literal name="icmp_ln38" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="81" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:54  %mul_ln44_1 = mul i32 %sub_ln44, %sext_ln30

]]></Node>
<StgValue><ssdm name="mul_ln44_1"/></StgValue>
</operation>

<operation id="87" st_id="3" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln42" val="0"/>
<literal name="icmp_ln38" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="83" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:56  %add_ln47 = add i32 %wmax_read, 2

]]></Node>
<StgValue><ssdm name="add_ln47"/></StgValue>
</operation>

<operation id="88" st_id="3" stage="1" lat="1">
<core>Mul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln42" val="0"/>
<literal name="icmp_ln38" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="86" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:59  %mul_ln47_1 = mul i32 %mul_ln47, %add_ln47

]]></Node>
<StgValue><ssdm name="mul_ln47_1"/></StgValue>
</operation>

<operation id="89" st_id="3" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln42" val="0"/>
<literal name="icmp_ln38" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="93" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:66  %sub_ln48_1 = sub i32 %wm20, %mul_ln48

]]></Node>
<StgValue><ssdm name="sub_ln48_1"/></StgValue>
</operation>

<operation id="90" st_id="3" stage="1" lat="1">
<core>Mul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln42" val="0"/>
<literal name="icmp_ln38" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="94" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:67  %mul_ln48_1 = mul i32 %add_ln48, %sub_ln48_1

]]></Node>
<StgValue><ssdm name="mul_ln48_1"/></StgValue>
</operation>
</state>

<state id="4" st_id="4">

<operation id="91" st_id="4" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="46" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:19  %v = sub i32 %k_2, %mul_ln30

]]></Node>
<StgValue><ssdm name="v"/></StgValue>
</operation>

<operation id="92" st_id="4" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="47" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:20  %icmp_ln32 = icmp eq i32 %nonarrow_read, 0

]]></Node>
<StgValue><ssdm name="icmp_ln32"/></StgValue>
</operation>

<operation id="93" st_id="4" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="49" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:22  %icmp_ln32_2 = icmp ugt i32 %add_ln21, 4

]]></Node>
<StgValue><ssdm name="icmp_ln32_2"/></StgValue>
</operation>

<operation id="94" st_id="4" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="50" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv:23  %and_ln32 = and i1 %icmp_ln32_1, %icmp_ln32_2

]]></Node>
<StgValue><ssdm name="and_ln32"/></StgValue>
</operation>

<operation id="95" st_id="4" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="51" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv:24  %and_ln32_1 = and i1 %and_ln32, %icmp_ln32

]]></Node>
<StgValue><ssdm name="and_ln32_1"/></StgValue>
</operation>

<operation id="96" st_id="4" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="69" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:42  %add_ln35 = add i32 %mul_ln34, %v

]]></Node>
<StgValue><ssdm name="add_ln35"/></StgValue>
</operation>

<operation id="97" st_id="4" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="70" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:43  %v_1 = add i32 %add_ln35, %sub_ln35

]]></Node>
<StgValue><ssdm name="v_1"/></StgValue>
</operation>

<operation id="98" st_id="4" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="71" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv:44  %v_3 = select i1 %and_ln32_1, i32 %v_1, i32 %v

]]></Node>
<StgValue><ssdm name="v_3"/></StgValue>
</operation>

<operation id="99" st_id="4" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln42" val="1"/>
<literal name="icmp_ln38" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="82" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:55  %k_3 = add i32 %k_2, %mul_ln44_1

]]></Node>
<StgValue><ssdm name="k_3"/></StgValue>
</operation>

<operation id="100" st_id="4" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln42" val="0"/>
<literal name="icmp_ln38" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="95" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:68  %k_6 = sub i32 %sk20, %mul_ln47_1

]]></Node>
<StgValue><ssdm name="k_6"/></StgValue>
</operation>

<operation id="101" st_id="4" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln42" val="0"/>
<literal name="icmp_ln38" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="96" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:69  %k = add i32 %mul_ln48_1, %k_6

]]></Node>
<StgValue><ssdm name="k"/></StgValue>
</operation>

<operation id="102" st_id="4" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln38" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="97" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv:70  %k_5 = select i1 %icmp_ln42, i32 %k_3, i32 %k

]]></Node>
<StgValue><ssdm name="k_5"/></StgValue>
</operation>

<operation id="103" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln38" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="98" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:71  %shl_ln51 = shl i32 %k_5, 2

]]></Node>
<StgValue><ssdm name="shl_ln51"/></StgValue>
</operation>

<operation id="104" st_id="4" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln38" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:72  %sub_ln51_1 = sub i32 0, %shl_ln51

]]></Node>
<StgValue><ssdm name="sub_ln51_1"/></StgValue>
</operation>

<operation id="105" st_id="4" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln38" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="100" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:73  %add_ln51 = add i32 %k_5, %sub_ln51_1

]]></Node>
<StgValue><ssdm name="add_ln51"/></StgValue>
</operation>

<operation id="106" st_id="4" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln38" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="101" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:74  %v_4 = add i32 %add_ln51, %v_3

]]></Node>
<StgValue><ssdm name="v_4"/></StgValue>
</operation>

<operation id="107" st_id="4" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="102" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv:75  %select_ln38 = select i1 %icmp_ln38, i32 %v_4, i32 %v_3

]]></Node>
<StgValue><ssdm name="select_ln38"/></StgValue>
</operation>
</state>

<state id="5" st_id="5">

<operation id="108" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln24" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="103" bw="65" op_0_bw="32">
<![CDATA[
_ifconv:76  %zext_ln53 = zext i32 %select_ln38 to i65

]]></Node>
<StgValue><ssdm name="zext_ln53"/></StgValue>
</operation>

<operation id="109" st_id="5" stage="1" lat="1">
<core>Mul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln24" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="104" bw="65" op_0_bw="65" op_1_bw="65">
<![CDATA[
_ifconv:77  %mul_ln53 = mul i65 %zext_ln53, 5726623062

]]></Node>
<StgValue><ssdm name="mul_ln53"/></StgValue>
</operation>

<operation id="110" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln24" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="105" bw="29" op_0_bw="29" op_1_bw="65" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv:78  %trunc_ln = call i29 @_ssdm_op_PartSelect.i29.i65.i32.i32(i65 %mul_ln53, i32 36, i32 64)

]]></Node>
<StgValue><ssdm name="trunc_ln"/></StgValue>
</operation>

<operation id="111" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln24" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="106" bw="0" op_0_bw="0">
<![CDATA[
_ifconv:79  br label %._crit_edge

]]></Node>
<StgValue><ssdm name="br_ln54"/></StgValue>
</operation>

<operation id="112" st_id="5" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="111" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
._crit_edge:3  %sub_ln57 = sub i32 %add_ln21, %zext_ln23_2

]]></Node>
<StgValue><ssdm name="sub_ln57"/></StgValue>
</operation>
</state>

<state id="6" st_id="6">

<operation id="113" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="108" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32" op_3_bw="0">
<![CDATA[
._crit_edge:0  %p_01 = phi i32 [ %nonarrow_read, %_ifconv ], [ 1, %0 ]

]]></Node>
<StgValue><ssdm name="p_01"/></StgValue>
</operation>

<operation id="114" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="109" bw="29" op_0_bw="29" op_1_bw="0" op_2_bw="29" op_3_bw="0">
<![CDATA[
._crit_edge:1  %v_2 = phi i29 [ %trunc_ln, %_ifconv ], [ 0, %0 ]

]]></Node>
<StgValue><ssdm name="v_2"/></StgValue>
</operation>

<operation id="115" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="110" bw="32" op_0_bw="29">
<![CDATA[
._crit_edge:2  %zext_ln57 = zext i29 %v_2 to i32

]]></Node>
<StgValue><ssdm name="zext_ln57"/></StgValue>
</operation>

<operation id="116" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="112" bw="4" op_0_bw="4" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
._crit_edge:4  %w1 = call i4 @_ssdm_op_PartSelect.i4.i32.i32.i32(i32 %sig_read, i32 8, i32 11)

]]></Node>
<StgValue><ssdm name="w1"/></StgValue>
</operation>

<operation id="117" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="113" bw="6" op_0_bw="4">
<![CDATA[
._crit_edge:5  %zext_ln59 = zext i4 %w1 to i6

]]></Node>
<StgValue><ssdm name="zext_ln59"/></StgValue>
</operation>

<operation id="118" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="114" bw="32" op_0_bw="4">
<![CDATA[
._crit_edge:6  %zext_ln59_1 = zext i4 %w1 to i32

]]></Node>
<StgValue><ssdm name="zext_ln59_1"/></StgValue>
</operation>

<operation id="119" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="115" bw="3" op_0_bw="3" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
._crit_edge:7  %tmp_1 = call i3 @_ssdm_op_PartSelect.i3.i32.i32.i32(i32 %sig_read, i32 9, i32 11)

]]></Node>
<StgValue><ssdm name="tmp_1"/></StgValue>
</operation>

<operation id="120" st_id="6" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="116" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
._crit_edge:8  %icmp_ln60 = icmp eq i3 %tmp_1, 0

]]></Node>
<StgValue><ssdm name="icmp_ln60"/></StgValue>
</operation>

<operation id="121" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="117" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge:9  br i1 %icmp_ln60, label %._crit_edge19, label %2

]]></Node>
<StgValue><ssdm name="br_ln60"/></StgValue>
</operation>

<operation id="122" st_id="6" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln60" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="119" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0  %icmp_ln61 = icmp ugt i32 %zext_ln59_1, %wmax_read

]]></Node>
<StgValue><ssdm name="icmp_ln61"/></StgValue>
</operation>

<operation id="123" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln60" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="120" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %icmp_ln61, label %._crit_edge16, label %_ifconv3

]]></Node>
<StgValue><ssdm name="br_ln61"/></StgValue>
</operation>

<operation id="124" st_id="6" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln60" val="0"/>
<literal name="icmp_ln61" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="136" bw="6" op_0_bw="6" op_1_bw="6">
<![CDATA[
_ifconv3:14  %sub_ln65 = sub i6 -5, %zext_ln59

]]></Node>
<StgValue><ssdm name="sub_ln65"/></StgValue>
</operation>
</state>

<state id="7" st_id="7">

<operation id="125" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="122" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv3:0  %shl_ln63 = shl i32 %sub_ln57, 1

]]></Node>
<StgValue><ssdm name="shl_ln63"/></StgValue>
</operation>

<operation id="126" st_id="7" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="123" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv3:1  %sub_ln63 = sub i32 %shl_ln63, %zext_ln59_1

]]></Node>
<StgValue><ssdm name="sub_ln63"/></StgValue>
</operation>

<operation id="127" st_id="7" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="124" bw="4" op_0_bw="4" op_1_bw="4">
<![CDATA[
_ifconv3:2  %add_ln63 = add i4 -1, %w1

]]></Node>
<StgValue><ssdm name="add_ln63"/></StgValue>
</operation>

<operation id="128" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="125" bw="32" op_0_bw="4">
<![CDATA[
_ifconv3:3  %zext_ln63 = zext i4 %add_ln63 to i32

]]></Node>
<StgValue><ssdm name="zext_ln63"/></StgValue>
</operation>

<operation id="129" st_id="7" stage="1" lat="1">
<core>Mul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="126" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv3:4  %mul_ln63 = mul i32 %zext_ln63, %sub_ln63

]]></Node>
<StgValue><ssdm name="mul_ln63"/></StgValue>
</operation>

<operation id="130" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="127" bw="31" op_0_bw="31" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv3:5  %lshr_ln = call i31 @_ssdm_op_PartSelect.i31.i32.i32.i32(i32 %mul_ln63, i32 1, i32 31)

]]></Node>
<StgValue><ssdm name="lshr_ln"/></StgValue>
</operation>

<operation id="131" st_id="7" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="131" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
_ifconv3:9  %icmp_ln64_1 = icmp ugt i4 %w1, 2

]]></Node>
<StgValue><ssdm name="icmp_ln64_1"/></StgValue>
</operation>

<operation id="132" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="137" bw="32" op_0_bw="6">
<![CDATA[
_ifconv3:15  %sext_ln65 = sext i6 %sub_ln65 to i32

]]></Node>
<StgValue><ssdm name="sext_ln65"/></StgValue>
</operation>

<operation id="133" st_id="7" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="138" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv3:16  %add_ln65 = add i32 %shl_ln63, %sext_ln65

]]></Node>
<StgValue><ssdm name="add_ln65"/></StgValue>
</operation>

<operation id="134" st_id="7" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="139" bw="4" op_0_bw="4" op_1_bw="4">
<![CDATA[
_ifconv3:17  %add_ln65_1 = add i4 -2, %w1

]]></Node>
<StgValue><ssdm name="add_ln65_1"/></StgValue>
</operation>

<operation id="135" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="140" bw="32" op_0_bw="4">
<![CDATA[
_ifconv3:18  %zext_ln65 = zext i4 %add_ln65_1 to i32

]]></Node>
<StgValue><ssdm name="zext_ln65"/></StgValue>
</operation>

<operation id="136" st_id="7" stage="1" lat="1">
<core>Mul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="141" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv3:19  %mul_ln65 = mul i32 %zext_ln65, %add_ln65

]]></Node>
<StgValue><ssdm name="mul_ln65"/></StgValue>
</operation>

<operation id="137" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="142" bw="31" op_0_bw="31" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv3:20  %lshr_ln1 = call i31 @_ssdm_op_PartSelect.i31.i32.i32.i32(i32 %mul_ln65, i32 1, i32 31)

]]></Node>
<StgValue><ssdm name="lshr_ln1"/></StgValue>
</operation>
</state>

<state id="8" st_id="8">

<operation id="138" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="128" bw="32" op_0_bw="31">
<![CDATA[
_ifconv3:6  %zext_ln63_1 = zext i31 %lshr_ln to i32

]]></Node>
<StgValue><ssdm name="zext_ln63_1"/></StgValue>
</operation>

<operation id="139" st_id="8" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="129" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv3:7  %v_5 = add i32 %zext_ln63_1, %zext_ln57

]]></Node>
<StgValue><ssdm name="v_5"/></StgValue>
</operation>

<operation id="140" st_id="8" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="130" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv3:8  %icmp_ln64 = icmp eq i32 %p_01, 0

]]></Node>
<StgValue><ssdm name="icmp_ln64"/></StgValue>
</operation>

<operation id="141" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="132" bw="30" op_0_bw="30" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv3:10  %tmp_2 = call i30 @_ssdm_op_PartSelect.i30.i32.i32.i32(i32 %sub_ln57, i32 2, i32 31)

]]></Node>
<StgValue><ssdm name="tmp_2"/></StgValue>
</operation>

<operation id="142" st_id="8" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="133" bw="1" op_0_bw="30" op_1_bw="30">
<![CDATA[
_ifconv3:11  %icmp_ln64_2 = icmp ne i30 %tmp_2, 0

]]></Node>
<StgValue><ssdm name="icmp_ln64_2"/></StgValue>
</operation>

<operation id="143" st_id="8" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="134" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv3:12  %and_ln64 = and i1 %icmp_ln64_1, %icmp_ln64_2

]]></Node>
<StgValue><ssdm name="and_ln64"/></StgValue>
</operation>

<operation id="144" st_id="8" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="135" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv3:13  %and_ln64_1 = and i1 %and_ln64, %icmp_ln64

]]></Node>
<StgValue><ssdm name="and_ln64_1"/></StgValue>
</operation>

<operation id="145" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="143" bw="32" op_0_bw="31">
<![CDATA[
_ifconv3:21  %zext_ln65_1 = zext i31 %lshr_ln1 to i32

]]></Node>
<StgValue><ssdm name="zext_ln65_1"/></StgValue>
</operation>

<operation id="146" st_id="8" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="144" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv3:22  %v_7 = sub i32 %v_5, %zext_ln65_1

]]></Node>
<StgValue><ssdm name="v_7"/></StgValue>
</operation>

<operation id="147" st_id="8" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="145" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv3:23  %v_8 = select i1 %and_ln64_1, i32 %v_7, i32 %v_5

]]></Node>
<StgValue><ssdm name="v_8"/></StgValue>
</operation>

<operation id="148" st_id="8" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="146" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv3:24  %add_ln66 = add i32 -1, %sub_ln57

]]></Node>
<StgValue><ssdm name="add_ln66"/></StgValue>
</operation>

<operation id="149" st_id="8" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="147" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv3:25  %icmp_ln66 = icmp ugt i32 %add_ln66, %wmax_read

]]></Node>
<StgValue><ssdm name="icmp_ln66"/></StgValue>
</operation>

<operation id="150" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="148" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ifconv3:26  br i1 %icmp_ln66, label %_ifconv5, label %._crit_edge19

]]></Node>
<StgValue><ssdm name="br_ln66"/></StgValue>
</operation>

<operation id="151" st_id="8" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln66" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="150" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv5:0  %sub_ln67 = sub i32 %sub_ln57, %zext_ln59_1

]]></Node>
<StgValue><ssdm name="sub_ln67"/></StgValue>
</operation>

<operation id="152" st_id="8" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln66" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="151" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv5:1  %icmp_ln67 = icmp ugt i32 %sub_ln67, %wmax_read

]]></Node>
<StgValue><ssdm name="icmp_ln67"/></StgValue>
</operation>

<operation id="153" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln66" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="152" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv5:2  %shl_ln68 = shl i32 %wmax_read, 1

]]></Node>
<StgValue><ssdm name="shl_ln68"/></StgValue>
</operation>

<operation id="154" st_id="8" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln66" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="153" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv5:3  %add_ln68 = add i32 %shl_ln68, %zext_ln59_1

]]></Node>
<StgValue><ssdm name="add_ln68"/></StgValue>
</operation>

<operation id="155" st_id="8" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln66" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="154" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv5:4  %sub_ln68 = sub i32 %shl_ln63, %add_ln68

]]></Node>
<StgValue><ssdm name="sub_ln68"/></StgValue>
</operation>

<operation id="156" st_id="8" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln66" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv5:6  %sub_ln70 = sub i32 %sub_ln57, %wmax_read

]]></Node>
<StgValue><ssdm name="sub_ln70"/></StgValue>
</operation>

<operation id="157" st_id="8" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln66" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="157" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv5:7  %xor_ln70 = xor i32 %wmax_read, -1

]]></Node>
<StgValue><ssdm name="xor_ln70"/></StgValue>
</operation>

<operation id="158" st_id="8" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln66" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="158" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv5:8  %add_ln70 = add i32 %xor_ln70, %sub_ln57

]]></Node>
<StgValue><ssdm name="add_ln70"/></StgValue>
</operation>
</state>

<state id="9" st_id="9">

<operation id="159" st_id="9" stage="1" lat="1">
<core>Mul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln67" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="155" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv5:5  %mul_ln68 = mul i32 %sub_ln68, %zext_ln63

]]></Node>
<StgValue><ssdm name="mul_ln68"/></StgValue>
</operation>

<operation id="160" st_id="9" stage="1" lat="1">
<core>Mul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln67" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="159" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv5:9  %mul_ln70 = mul i32 %sub_ln70, %add_ln70

]]></Node>
<StgValue><ssdm name="mul_ln70"/></StgValue>
</operation>

<operation id="161" st_id="9" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="160" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv5:10  %select_ln67 = select i1 %icmp_ln67, i32 %mul_ln68, i32 %mul_ln70

]]></Node>
<StgValue><ssdm name="select_ln67"/></StgValue>
</operation>

<operation id="162" st_id="9" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="161" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv5:11  %v_10 = sub i32 %v_8, %select_ln67

]]></Node>
<StgValue><ssdm name="v_10"/></StgValue>
</operation>
</state>

<state id="10" st_id="10">

<operation id="163" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln60" val="0"/>
<literal name="icmp_ln66" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="162" bw="0" op_0_bw="0">
<![CDATA[
_ifconv5:12  br label %._crit_edge19

]]></Node>
<StgValue><ssdm name="br_ln71"/></StgValue>
</operation>

<operation id="164" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="164" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32" op_3_bw="0" op_4_bw="32" op_5_bw="0">
<![CDATA[
._crit_edge19:0  %p_1 = phi i32 [ %p_01, %_ifconv5 ], [ 1, %._crit_edge ], [ %p_01, %_ifconv3 ]

]]></Node>
<StgValue><ssdm name="p_1"/></StgValue>
</operation>

<operation id="165" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="165" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32" op_3_bw="0" op_4_bw="32" op_5_bw="0">
<![CDATA[
._crit_edge19:1  %v_6 = phi i32 [ %v_10, %_ifconv5 ], [ %zext_ln57, %._crit_edge ], [ %v_8, %_ifconv3 ]

]]></Node>
<StgValue><ssdm name="v_6"/></StgValue>
</operation>

<operation id="166" st_id="10" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="166" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
._crit_edge19:2  %sub_ln75 = sub i32 %sub_ln57, %zext_ln59_1

]]></Node>
<StgValue><ssdm name="sub_ln75"/></StgValue>
</operation>

<operation id="167" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="167" bw="4" op_0_bw="4" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
._crit_edge19:3  %w2 = call i4 @_ssdm_op_PartSelect.i4.i32.i32.i32(i32 %sig_read, i32 4, i32 7)

]]></Node>
<StgValue><ssdm name="w2"/></StgValue>
</operation>

<operation id="168" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="168" bw="32" op_0_bw="4">
<![CDATA[
._crit_edge19:4  %zext_ln77 = zext i4 %w2 to i32

]]></Node>
<StgValue><ssdm name="zext_ln77"/></StgValue>
</operation>

<operation id="169" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="169" bw="3" op_0_bw="3" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
._crit_edge19:5  %tmp_3 = call i3 @_ssdm_op_PartSelect.i3.i32.i32.i32(i32 %sig_read, i32 5, i32 7)

]]></Node>
<StgValue><ssdm name="tmp_3"/></StgValue>
</operation>

<operation id="170" st_id="10" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="170" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
._crit_edge19:6  %icmp_ln78 = icmp eq i3 %tmp_3, 0

]]></Node>
<StgValue><ssdm name="icmp_ln78"/></StgValue>
</operation>

<operation id="171" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="171" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge19:7  br i1 %icmp_ln78, label %._crit_edge23, label %3

]]></Node>
<StgValue><ssdm name="br_ln78"/></StgValue>
</operation>

<operation id="172" st_id="10" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln78" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="173" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0  %icmp_ln79 = icmp ugt i32 %zext_ln77, %wmax_read

]]></Node>
<StgValue><ssdm name="icmp_ln79"/></StgValue>
</operation>

<operation id="173" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln78" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="174" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %icmp_ln79, label %._crit_edge16, label %_ifconv4

]]></Node>
<StgValue><ssdm name="br_ln79"/></StgValue>
</operation>

<operation id="174" st_id="10" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln78" val="0"/>
<literal name="icmp_ln79" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="176" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv4:0  %add_ln81 = add i32 %v_6, -1

]]></Node>
<StgValue><ssdm name="add_ln81"/></StgValue>
</operation>

<operation id="175" st_id="10" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln78" val="0"/>
<literal name="icmp_ln79" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="177" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv4:1  %v_11 = add i32 %add_ln81, %zext_ln77

]]></Node>
<StgValue><ssdm name="v_11"/></StgValue>
</operation>

<operation id="176" st_id="10" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln78" val="0"/>
<literal name="icmp_ln79" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="178" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv4:2  %icmp_ln82 = icmp eq i32 %p_1, 0

]]></Node>
<StgValue><ssdm name="icmp_ln82"/></StgValue>
</operation>

<operation id="177" st_id="10" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln78" val="0"/>
<literal name="icmp_ln79" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="179" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
_ifconv4:3  %icmp_ln82_1 = icmp ugt i4 %w2, 2

]]></Node>
<StgValue><ssdm name="icmp_ln82_1"/></StgValue>
</operation>

<operation id="178" st_id="10" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln78" val="0"/>
<literal name="icmp_ln79" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="180" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv4:4  %icmp_ln82_2 = icmp ugt i32 %sub_ln75, 2

]]></Node>
<StgValue><ssdm name="icmp_ln82_2"/></StgValue>
</operation>

<operation id="179" st_id="10" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln78" val="0"/>
<literal name="icmp_ln79" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="181" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv4:5  %and_ln82 = and i1 %icmp_ln82_1, %icmp_ln82_2

]]></Node>
<StgValue><ssdm name="and_ln82"/></StgValue>
</operation>

<operation id="180" st_id="10" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln78" val="0"/>
<literal name="icmp_ln79" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="182" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv4:6  %and_ln82_1 = and i1 %and_ln82, %icmp_ln82

]]></Node>
<StgValue><ssdm name="and_ln82_1"/></StgValue>
</operation>

<operation id="181" st_id="10" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln78" val="0"/>
<literal name="icmp_ln79" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="183" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv4:7  %sub_ln83 = sub i32 2, %sub_ln75

]]></Node>
<StgValue><ssdm name="sub_ln83"/></StgValue>
</operation>

<operation id="182" st_id="10" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln78" val="0"/>
<literal name="icmp_ln79" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="184" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv4:8  %v_12 = add i32 %sub_ln83, %v_11

]]></Node>
<StgValue><ssdm name="v_12"/></StgValue>
</operation>

<operation id="183" st_id="10" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln78" val="0"/>
<literal name="icmp_ln79" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="185" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv4:9  %v_13 = select i1 %and_ln82_1, i32 %v_12, i32 %v_11

]]></Node>
<StgValue><ssdm name="v_13"/></StgValue>
</operation>

<operation id="184" st_id="10" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln78" val="0"/>
<literal name="icmp_ln79" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="186" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv4:10  %icmp_ln84 = icmp ugt i32 %sub_ln75, %wmax_read

]]></Node>
<StgValue><ssdm name="icmp_ln84"/></StgValue>
</operation>

<operation id="185" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln78" val="0"/>
<literal name="icmp_ln79" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="187" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ifconv4:11  br i1 %icmp_ln84, label %4, label %._crit_edge23

]]></Node>
<StgValue><ssdm name="br_ln84"/></StgValue>
</operation>
</state>

<state id="11" st_id="11">

<operation id="186" st_id="11" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln78" val="0"/>
<literal name="icmp_ln79" val="0"/>
<literal name="icmp_ln84" val="1"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln78" val="0"/>
<literal name="icmp_ln79" val="0"/>
<literal name="icmp_ln84" val="1"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln78" val="0"/>
<literal name="icmp_ln79" val="0"/>
<literal name="icmp_ln84" val="1"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln78" val="0"/>
<literal name="icmp_ln79" val="0"/>
<literal name="icmp_ln84" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="189" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0  %sub_ln85 = sub i32 %wmax_read, %sub_ln75

]]></Node>
<StgValue><ssdm name="sub_ln85"/></StgValue>
</operation>

<operation id="187" st_id="11" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln78" val="0"/>
<literal name="icmp_ln79" val="0"/>
<literal name="icmp_ln84" val="1"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln78" val="0"/>
<literal name="icmp_ln79" val="0"/>
<literal name="icmp_ln84" val="1"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln78" val="0"/>
<literal name="icmp_ln79" val="0"/>
<literal name="icmp_ln84" val="1"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln78" val="0"/>
<literal name="icmp_ln79" val="0"/>
<literal name="icmp_ln84" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="190" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:1  %v_14 = add i32 %sub_ln85, %v_13

]]></Node>
<StgValue><ssdm name="v_14"/></StgValue>
</operation>

<operation id="188" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln78" val="0"/>
<literal name="icmp_ln79" val="0"/>
<literal name="icmp_ln84" val="1"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln78" val="0"/>
<literal name="icmp_ln79" val="0"/>
<literal name="icmp_ln84" val="1"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln78" val="0"/>
<literal name="icmp_ln79" val="0"/>
<literal name="icmp_ln84" val="1"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln78" val="0"/>
<literal name="icmp_ln79" val="0"/>
<literal name="icmp_ln84" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="191" bw="0" op_0_bw="0">
<![CDATA[
:2  br label %._crit_edge23

]]></Node>
<StgValue><ssdm name="br_ln85"/></StgValue>
</operation>

<operation id="189" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln79" val="0"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln78" val="1"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln79" val="0"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln78" val="1"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln79" val="0"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln78" val="1"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln79" val="0"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln78" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="193" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32" op_3_bw="0" op_4_bw="32" op_5_bw="0">
<![CDATA[
._crit_edge23:0  %p_2 = phi i32 [ %p_1, %4 ], [ 1, %._crit_edge19 ], [ %p_1, %_ifconv4 ]

]]></Node>
<StgValue><ssdm name="p_2"/></StgValue>
</operation>

<operation id="190" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln79" val="0"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln78" val="1"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln79" val="0"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln78" val="1"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln79" val="0"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln78" val="1"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln79" val="0"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln78" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="194" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32" op_3_bw="0" op_4_bw="32" op_5_bw="0">
<![CDATA[
._crit_edge23:1  %v_9 = phi i32 [ %v_14, %4 ], [ %v_6, %._crit_edge19 ], [ %v_13, %_ifconv4 ]

]]></Node>
<StgValue><ssdm name="v_9"/></StgValue>
</operation>

<operation id="191" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln79" val="0"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln78" val="1"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln79" val="0"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln78" val="1"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln79" val="0"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln78" val="1"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln79" val="0"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln78" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="195" bw="4" op_0_bw="32">
<![CDATA[
._crit_edge23:2  %w3 = trunc i32 %sig_read to i4

]]></Node>
<StgValue><ssdm name="w3"/></StgValue>
</operation>

<operation id="192" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln79" val="0"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln78" val="1"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln79" val="0"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln78" val="1"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln79" val="0"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln78" val="1"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln79" val="0"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln78" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="196" bw="32" op_0_bw="4">
<![CDATA[
._crit_edge23:3  %zext_ln90 = zext i4 %w3 to i32

]]></Node>
<StgValue><ssdm name="zext_ln90"/></StgValue>
</operation>

<operation id="193" st_id="11" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln79" val="0"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln78" val="1"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln79" val="0"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln78" val="1"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln79" val="0"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln78" val="1"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln79" val="0"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln78" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="197" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
._crit_edge23:4  %icmp_ln91 = icmp eq i4 %w3, 1

]]></Node>
<StgValue><ssdm name="icmp_ln91"/></StgValue>
</operation>

<operation id="194" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln79" val="0"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln78" val="1"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln79" val="0"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln78" val="1"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln79" val="0"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln78" val="1"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln79" val="0"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln78" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="198" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge23:5  br i1 %icmp_ln91, label %._crit_edge27, label %5

]]></Node>
<StgValue><ssdm name="br_ln91"/></StgValue>
</operation>

<operation id="195" st_id="11" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln79" val="0"/>
<literal name="icmp_ln91" val="0"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln78" val="1"/>
<literal name="icmp_ln91" val="0"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln79" val="0"/>
<literal name="icmp_ln91" val="0"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln78" val="1"/>
<literal name="icmp_ln91" val="0"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln79" val="0"/>
<literal name="icmp_ln91" val="0"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln78" val="1"/>
<literal name="icmp_ln91" val="0"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln79" val="0"/>
<literal name="icmp_ln91" val="0"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln78" val="1"/>
<literal name="icmp_ln91" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="200" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0  %icmp_ln93 = icmp ugt i32 %zext_ln90, %wmax_read

]]></Node>
<StgValue><ssdm name="icmp_ln93"/></StgValue>
</operation>

<operation id="196" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln79" val="0"/>
<literal name="icmp_ln91" val="0"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln78" val="1"/>
<literal name="icmp_ln91" val="0"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln79" val="0"/>
<literal name="icmp_ln91" val="0"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln78" val="1"/>
<literal name="icmp_ln91" val="0"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln79" val="0"/>
<literal name="icmp_ln91" val="0"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln78" val="1"/>
<literal name="icmp_ln91" val="0"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln79" val="0"/>
<literal name="icmp_ln91" val="0"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln78" val="1"/>
<literal name="icmp_ln91" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="201" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %icmp_ln93, label %._crit_edge16, label %._crit_edge27

]]></Node>
<StgValue><ssdm name="br_ln93"/></StgValue>
</operation>

<operation id="197" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln91" val="0"/>
<literal name="icmp_ln93" val="1"/>
</and_exp><and_exp><literal name="icmp_ln78" val="0"/>
<literal name="icmp_ln79" val="1"/>
</and_exp><and_exp><literal name="icmp_ln60" val="0"/>
<literal name="icmp_ln61" val="1"/>
</and_exp><and_exp><literal name="icmp_ln24" val="0"/>
<literal name="icmp_ln25" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="203" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge16:0  br label %UnifiedReturnBlock

]]></Node>
<StgValue><ssdm name="br_ln100"/></StgValue>
</operation>

<operation id="198" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln79" val="0"/>
<literal name="icmp_ln93" val="0"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln79" val="0"/>
<literal name="icmp_ln91" val="1"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln78" val="1"/>
<literal name="icmp_ln93" val="0"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln78" val="1"/>
<literal name="icmp_ln91" val="1"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln79" val="0"/>
<literal name="icmp_ln93" val="0"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln79" val="0"/>
<literal name="icmp_ln91" val="1"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln78" val="1"/>
<literal name="icmp_ln93" val="0"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln78" val="1"/>
<literal name="icmp_ln91" val="1"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln79" val="0"/>
<literal name="icmp_ln93" val="0"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln79" val="0"/>
<literal name="icmp_ln91" val="1"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln78" val="1"/>
<literal name="icmp_ln93" val="0"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln78" val="1"/>
<literal name="icmp_ln91" val="1"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln79" val="0"/>
<literal name="icmp_ln93" val="0"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln79" val="0"/>
<literal name="icmp_ln91" val="1"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln78" val="1"/>
<literal name="icmp_ln93" val="0"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln78" val="1"/>
<literal name="icmp_ln91" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="205" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32" op_3_bw="0">
<![CDATA[
._crit_edge27:0  %p_3 = phi i32 [ 1, %._crit_edge23 ], [ %p_2, %5 ]

]]></Node>
<StgValue><ssdm name="p_3"/></StgValue>
</operation>

<operation id="199" st_id="11" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln79" val="0"/>
<literal name="icmp_ln93" val="0"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln79" val="0"/>
<literal name="icmp_ln91" val="1"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln78" val="1"/>
<literal name="icmp_ln93" val="0"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln78" val="1"/>
<literal name="icmp_ln91" val="1"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln79" val="0"/>
<literal name="icmp_ln93" val="0"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln79" val="0"/>
<literal name="icmp_ln91" val="1"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln78" val="1"/>
<literal name="icmp_ln93" val="0"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln78" val="1"/>
<literal name="icmp_ln91" val="1"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln79" val="0"/>
<literal name="icmp_ln93" val="0"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln79" val="0"/>
<literal name="icmp_ln91" val="1"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln78" val="1"/>
<literal name="icmp_ln93" val="0"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln78" val="1"/>
<literal name="icmp_ln91" val="1"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln79" val="0"/>
<literal name="icmp_ln93" val="0"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln79" val="0"/>
<literal name="icmp_ln91" val="1"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln78" val="1"/>
<literal name="icmp_ln93" val="0"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln78" val="1"/>
<literal name="icmp_ln91" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="206" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
._crit_edge27:1  %icmp_ln96 = icmp eq i32 %p_3, 0

]]></Node>
<StgValue><ssdm name="icmp_ln96"/></StgValue>
</operation>

<operation id="200" st_id="11" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln79" val="0"/>
<literal name="icmp_ln93" val="0"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln79" val="0"/>
<literal name="icmp_ln91" val="1"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln78" val="1"/>
<literal name="icmp_ln93" val="0"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln78" val="1"/>
<literal name="icmp_ln91" val="1"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln79" val="0"/>
<literal name="icmp_ln93" val="0"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln79" val="0"/>
<literal name="icmp_ln91" val="1"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln78" val="1"/>
<literal name="icmp_ln93" val="0"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln78" val="1"/>
<literal name="icmp_ln91" val="1"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln79" val="0"/>
<literal name="icmp_ln93" val="0"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln79" val="0"/>
<literal name="icmp_ln91" val="1"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln78" val="1"/>
<literal name="icmp_ln93" val="0"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln78" val="1"/>
<literal name="icmp_ln91" val="1"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln79" val="0"/>
<literal name="icmp_ln93" val="0"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln79" val="0"/>
<literal name="icmp_ln91" val="1"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln78" val="1"/>
<literal name="icmp_ln93" val="0"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln78" val="1"/>
<literal name="icmp_ln91" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="207" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
._crit_edge27:2  %select_ln96 = select i1 %icmp_ln96, i32 -1, i32 %v_9

]]></Node>
<StgValue><ssdm name="select_ln96"/></StgValue>
</operation>

<operation id="201" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln79" val="0"/>
<literal name="icmp_ln93" val="0"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln79" val="0"/>
<literal name="icmp_ln91" val="1"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln78" val="1"/>
<literal name="icmp_ln93" val="0"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln78" val="1"/>
<literal name="icmp_ln91" val="1"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln79" val="0"/>
<literal name="icmp_ln93" val="0"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln79" val="0"/>
<literal name="icmp_ln91" val="1"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln78" val="1"/>
<literal name="icmp_ln93" val="0"/>
</and_exp><and_exp><literal name="icmp_ln25" val="0"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln78" val="1"/>
<literal name="icmp_ln91" val="1"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln79" val="0"/>
<literal name="icmp_ln93" val="0"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln79" val="0"/>
<literal name="icmp_ln91" val="1"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln78" val="1"/>
<literal name="icmp_ln93" val="0"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln78" val="1"/>
<literal name="icmp_ln91" val="1"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln79" val="0"/>
<literal name="icmp_ln93" val="0"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln79" val="0"/>
<literal name="icmp_ln91" val="1"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln78" val="1"/>
<literal name="icmp_ln93" val="0"/>
</and_exp><and_exp><literal name="icmp_ln24" val="1"/>
<literal name="icmp_ln60" val="1"/>
<literal name="icmp_ln78" val="1"/>
<literal name="icmp_ln91" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="208" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge27:3  br label %UnifiedReturnBlock

]]></Node>
<StgValue><ssdm name="br_ln100"/></StgValue>
</operation>

<operation id="202" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="210" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32" op_3_bw="0">
<![CDATA[
UnifiedReturnBlock:0  %UnifiedRetVal = phi i32 [ %select_ln96, %._crit_edge27 ], [ -1, %._crit_edge16 ]

]]></Node>
<StgValue><ssdm name="UnifiedRetVal"/></StgValue>
</operation>

<operation id="203" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="211" bw="0" op_0_bw="32">
<![CDATA[
UnifiedReturnBlock:1  ret i32 %UnifiedRetVal

]]></Node>
<StgValue><ssdm name="ret_ln100"/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
