# IC 設計競賽 - 考古題範例

## Disclaimer

1. 內容包含近年（2015~）**全國大學校院積體電路設計競賽 B 組與 E 組**題目之範例，但**沒有做到 APR**，僅完成 Logic Synthesis，也沒有考慮到 power 的部分。

2. 敝人成功大學資訊工程學系畢業，對於數位 IC 設計不甚精通，若內容有錯誤或不足之處，請多包容並告知我。

3. 這些 HDL Code 絕對都沒有 100 分，但大部分應該有個 85 至 90 分，有一定的參考價值；若是哪一份寫得不好，或是你有更好的方法，都歡迎來告訴我。

## Notes

1. 重新合成之前，建議用下列語句把之前的內容清除。

> remove_design -designs

2. compile_ultra 我覺得是滿激進（aggresive）地在做優化，有時候會有出錯的可能（包含這邊的內容也可能出錯），如果 compile 完能通過 gate-level simulation，那可能就不是 HDL code 的問題。（當然也可能是我寫不好造成的，如果你知道一樣希望你告訴我）

3. performance 優化目標與題目所評比項目一致，若是題目並不考慮（大部分的初賽），則大致以面積乘以時間為目標。（若只需優化時間／面積，在時間／面積差不多的情況下，也有對面積／時間做優化。）

4. 不要針對測資做優化，依照題意該處理的就要處理（例如數值最大可能 80，就不要因為測資最大只有 60 當作他只有 60），但可以依照測資的特性來決定如何優化（像是黑白圖片如果是正常圖片，0 或 1 大多會是連續的，），因為通常 performance 只看有給的測資的結果，但如果有隱藏測資的話基本上還是要跑得過。

5. 有些題目我有放一點自己設計的測資，主要是為了包含一些我認為題目測資沒有的情況。

6. 我會的優化技巧可能沒有運用在每個地方，一些很細節的東西並沒有花很多時間去做到完美，但大部分應該都有出現在其中，歡迎你自己思考看看哪邊做得不夠好。

7. 有些寫法可能看似有點多餘，但不這樣寫 DC 可能處理得不是很好，不過這也取決於使用的版本。

8. 有用到 systemverilog 是為了用 array (unpacked array) assignment，如果遇到奇怪的問題的話可以先改掉試試，雖然這個語法是可合成的（synthesizable），但我自己曾經遇到問題（也不確定是這個導致的）。

## Recommendation

### 初賽

1. 2016a LBP
2. 2020u SME / 2020g SME
3. 2022g JAM
4. 2021u geofence / 2021g geofence
5. 2018g huffman

### 決賽

1. 2015a ISE
2. 2018u TPA
3. 2019u GPSDC
4. 2016a CLE

> 註1: a=all, u=university, g=graduate
> 註2: 沒推薦的也不代表不值得練習

---

包含上述的部分，或是你有任何問題想問我，歡迎寄信（<andy890306@gmail.com>）與我聯絡，時間許可下我會盡可能地回覆。（或是你知道我是誰，也歡迎從其他社群軟體來聯繫我。）
