TimeQuest Timing Analyzer report for TEI_GRUPO17
Thu Jul 31 17:36:45 2025
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'CLK'
 33. Slow 1200mV 0C Model Hold: 'CLK'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Propagation Delay
 40. Minimum Propagation Delay
 41. Output Enable Times
 42. Minimum Output Enable Times
 43. Output Disable Times
 44. Minimum Output Disable Times
 45. Slow 1200mV 0C Model Metastability Report
 46. Fast 1200mV 0C Model Setup Summary
 47. Fast 1200mV 0C Model Hold Summary
 48. Fast 1200mV 0C Model Recovery Summary
 49. Fast 1200mV 0C Model Removal Summary
 50. Fast 1200mV 0C Model Minimum Pulse Width Summary
 51. Fast 1200mV 0C Model Setup: 'CLK'
 52. Fast 1200mV 0C Model Hold: 'CLK'
 53. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Output Enable Times
 61. Minimum Output Enable Times
 62. Output Disable Times
 63. Minimum Output Disable Times
 64. Fast 1200mV 0C Model Metastability Report
 65. Multicorner Timing Analysis Summary
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Propagation Delay
 71. Minimum Propagation Delay
 72. Board Trace Model Assignments
 73. Input Transition Times
 74. Slow Corner Signal Integrity Metrics
 75. Fast Corner Signal Integrity Metrics
 76. Setup Transfers
 77. Hold Transfers
 78. Report TCCS
 79. Report RSKM
 80. Unconstrained Paths
 81. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; TEI_GRUPO17                                        ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C5F256C6                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 174.86 MHz ; 174.86 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -4.719 ; -141.688           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.343 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -48.000                          ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                                                                                                ;
+--------+------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                          ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.719 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.651      ;
; -4.719 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.651      ;
; -4.719 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.651      ;
; -4.719 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.651      ;
; -4.719 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.651      ;
; -4.719 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.651      ;
; -4.719 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.651      ;
; -4.719 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.651      ;
; -4.719 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.651      ;
; -4.719 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.651      ;
; -4.615 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.547      ;
; -4.615 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.547      ;
; -4.615 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.547      ;
; -4.615 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.547      ;
; -4.615 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.547      ;
; -4.615 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.547      ;
; -4.615 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.547      ;
; -4.615 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.547      ;
; -4.615 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.547      ;
; -4.615 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.547      ;
; -4.528 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.060     ; 5.463      ;
; -4.528 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.060     ; 5.463      ;
; -4.528 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.060     ; 5.463      ;
; -4.528 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.060     ; 5.463      ;
; -4.528 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; -0.060     ; 5.463      ;
; -4.528 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; -0.060     ; 5.463      ;
; -4.528 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; -0.060     ; 5.463      ;
; -4.528 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.060     ; 5.463      ;
; -4.528 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.060     ; 5.463      ;
; -4.528 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.060     ; 5.463      ;
; -4.503 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; 0.262      ; 5.760      ;
; -4.503 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.262      ; 5.760      ;
; -4.399 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; 0.262      ; 5.656      ;
; -4.399 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.262      ; 5.656      ;
; -4.362 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.289      ; 5.646      ;
; -4.353 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.288      ; 5.636      ;
; -4.333 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.288      ; 5.616      ;
; -4.312 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; 0.265      ; 5.572      ;
; -4.312 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.265      ; 5.572      ;
; -4.275 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.206      ;
; -4.275 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.206      ;
; -4.275 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.206      ;
; -4.275 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.206      ;
; -4.275 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.206      ;
; -4.275 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.206      ;
; -4.275 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.206      ;
; -4.275 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.206      ;
; -4.275 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.206      ;
; -4.275 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.206      ;
; -4.258 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.289      ; 5.542      ;
; -4.205 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.136      ;
; -4.205 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.136      ;
; -4.205 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.136      ;
; -4.205 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.136      ;
; -4.205 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.136      ;
; -4.205 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.136      ;
; -4.205 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.136      ;
; -4.205 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.136      ;
; -4.205 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.136      ;
; -4.205 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.136      ;
; -4.198 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.060     ; 5.133      ;
; -4.198 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.060     ; 5.133      ;
; -4.198 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.060     ; 5.133      ;
; -4.198 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.060     ; 5.133      ;
; -4.198 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; -0.060     ; 5.133      ;
; -4.198 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; -0.060     ; 5.133      ;
; -4.198 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; -0.060     ; 5.133      ;
; -4.198 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.060     ; 5.133      ;
; -4.198 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.060     ; 5.133      ;
; -4.198 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.060     ; 5.133      ;
; -4.193 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.060     ; 5.128      ;
; -4.193 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.060     ; 5.128      ;
; -4.193 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.060     ; 5.128      ;
; -4.193 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.060     ; 5.128      ;
; -4.193 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; -0.060     ; 5.128      ;
; -4.193 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; -0.060     ; 5.128      ;
; -4.193 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; -0.060     ; 5.128      ;
; -4.193 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.060     ; 5.128      ;
; -4.193 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.060     ; 5.128      ;
; -4.193 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.060     ; 5.128      ;
; -4.192 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.288      ; 5.475      ;
; -4.172 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.288      ; 5.455      ;
; -4.171 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.292      ; 5.458      ;
; -4.157 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.088      ;
; -4.157 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.088      ;
; -4.157 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.088      ;
; -4.157 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.088      ;
; -4.157 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.088      ;
; -4.157 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.088      ;
; -4.157 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.088      ;
; -4.157 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.088      ;
; -4.157 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.088      ;
; -4.157 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.088      ;
; -4.082 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.014      ;
; -4.082 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.014      ;
; -4.082 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.014      ;
; -4.082 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.014      ;
; -4.082 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.014      ;
; -4.082 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.014      ;
; -4.082 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.014      ;
+--------+------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                                                                ;
+-------+------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                          ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.343 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                  ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.077      ; 0.577      ;
; 0.685 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.905      ;
; 0.783 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.017      ;
; 0.815 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.050      ;
; 0.884 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.104      ;
; 0.888 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.123      ;
; 0.903 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.138      ;
; 0.911 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.146      ;
; 0.913 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.148      ;
; 1.067 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.302      ;
; 1.072 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.066      ; 1.295      ;
; 1.076 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.311      ;
; 1.090 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.321      ;
; 1.106 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.341      ;
; 1.110 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.429      ; 1.696      ;
; 1.149 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 0.000        ; 0.066      ; 1.372      ;
; 1.158 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.378      ;
; 1.165 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.066      ; 1.388      ;
; 1.169 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.389      ;
; 1.170 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.390      ;
; 1.174 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.409      ;
; 1.184 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.415      ;
; 1.189 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.066      ; 1.412      ;
; 1.257 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; -0.262     ; 1.152      ;
; 1.281 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.429      ; 1.867      ;
; 1.374 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.605      ;
; 1.374 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.594      ;
; 1.374 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.594      ;
; 1.383 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.066      ; 1.606      ;
; 1.400 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                  ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; -0.289     ; 1.268      ;
; 1.407 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.050      ; 1.614      ;
; 1.409 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.050      ; 1.616      ;
; 1.422 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.405      ; 1.984      ;
; 1.436 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.429      ; 2.022      ;
; 1.452 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.430      ; 2.039      ;
; 1.459 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.430      ; 2.046      ;
; 1.472 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.706      ;
; 1.519 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.402      ; 2.078      ;
; 1.529 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.749      ;
; 1.533 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.744      ;
; 1.546 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.766      ;
; 1.560 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.780      ;
; 1.563 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.783      ;
; 1.569 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.789      ;
; 1.573 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.402      ; 2.132      ;
; 1.595 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.806      ;
; 1.606 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.826      ;
; 1.664 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.050      ; 1.871      ;
; 1.666 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.050      ; 1.873      ;
; 1.668 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; -0.289     ; 1.536      ;
; 1.671 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; -0.289     ; 1.539      ;
; 1.676 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.896      ;
; 1.681 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.402      ; 2.240      ;
; 1.703 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.430      ; 2.290      ;
; 1.710 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.430      ; 2.297      ;
; 1.715 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.066      ; 1.938      ;
; 1.737 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.957      ;
; 1.738 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.958      ;
; 1.742 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.962      ;
; 1.751 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.430      ; 2.338      ;
; 1.751 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.430      ; 2.338      ;
; 1.758 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.430      ; 2.345      ;
; 1.773 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; -0.289     ; 1.641      ;
; 1.776 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; -0.289     ; 1.644      ;
; 1.777 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 0.000        ; -0.289     ; 1.645      ;
; 1.779 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; -0.289     ; 1.647      ;
; 1.780 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; -0.289     ; 1.648      ;
; 1.781 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; -0.289     ; 1.649      ;
; 1.783 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; -0.289     ; 1.651      ;
; 1.789 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; -0.289     ; 1.657      ;
; 1.805 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 2.025      ;
; 1.806 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; -0.285     ; 1.678      ;
; 1.859 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 2.079      ;
; 1.872 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; -0.285     ; 1.744      ;
; 1.890 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; -0.289     ; 1.758      ;
; 1.892 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; -0.289     ; 1.760      ;
; 1.905 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 2.143      ;
; 1.913 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 2.151      ;
; 1.926 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.432      ; 2.515      ;
; 1.931 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.154      ;
; 1.985 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; -0.285     ; 1.857      ;
; 2.002 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.430      ; 2.589      ;
; 2.004 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.402      ; 2.563      ;
; 2.006 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; -0.289     ; 1.874      ;
; 2.008 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; -0.289     ; 1.876      ;
; 2.012 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; -0.289     ; 1.880      ;
; 2.013 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.432      ; 2.602      ;
; 2.038 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.261      ;
; 2.040 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.082      ; 2.279      ;
; 2.046 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 0.000        ; -0.289     ; 1.914      ;
; 2.047 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.082      ; 2.286      ;
; 2.047 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.270      ;
; 2.050 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.430      ; 2.637      ;
; 2.062 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.285      ;
; 2.067 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; -0.289     ; 1.935      ;
; 2.068 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; -0.289     ; 1.936      ;
; 2.068 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; -0.289     ; 1.936      ;
; 2.069 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; -0.289     ; 1.937      ;
; 2.076 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                  ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.076      ; 2.309      ;
; 2.090 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.433      ; 2.680      ;
+-------+------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                                                                    ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ;
; 0.156  ; 0.340        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst1|inst6|inst1|inst1|clk                                                    ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst1|inst6|inst1|inst2|clk                                                    ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst1|inst6|inst1|inst|clk                                                     ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst2|inst10|inst4|clk                                                    ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst1|inst5|inst4|clk                                                          ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst5|inst4|clk                                                     ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst8|inst4|clk                                                     ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst3|inst10|inst4|clk                                                   ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst3|inst11|inst4|clk                                                   ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CONTINUAR ; CLK        ; 2.496 ; 2.943 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 6.507 ; 6.910 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.507 ; 6.910 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.075 ; 6.546 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.309 ; 6.717 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.726 ; 6.120 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.101 ; 5.588 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 5.154 ; 5.656 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 4.765 ; 5.243 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 4.405 ; 4.833 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.500 ; 5.968 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 5.461 ; 5.977 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 5.752 ; 6.137 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.651 ; 6.070 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; 3.658 ; 4.076 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; 1.943 ; 2.100 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; 3.916 ; 4.337 ; Rise       ; CLK             ;
; START     ; CLK        ; 0.632 ; 0.843 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; 1.958 ; 2.477 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; 3.553 ; 4.015 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; 3.419 ; 3.862 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; 3.553 ; 4.015 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; 3.085 ; 3.565 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CONTINUAR ; CLK        ; -1.682 ; -2.131 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -1.292 ; -1.710 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -1.593 ; -2.086 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -1.397 ; -1.795 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -1.592 ; -2.008 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -1.598 ; -2.048 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -1.552 ; -1.978 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -1.521 ; -1.967 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; -1.731 ; -2.148 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; -1.516 ; -1.954 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; -1.292 ; -1.710 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; -1.595 ; -2.065 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; -1.656 ; -2.068 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; -1.426 ; -1.852 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; -3.014 ; -3.399 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; -0.617 ; -0.791 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; -1.617 ; -2.018 ; Rise       ; CLK             ;
; START     ; CLK        ; 0.179  ; 0.036  ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; -1.542 ; -2.027 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; -1.586 ; -2.023 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; -1.586 ; -2.025 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; -1.670 ; -2.103 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; -1.611 ; -2.023 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 9.551 ; 9.586 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 7.800 ; 7.721 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 8.112 ; 8.039 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 8.110 ; 8.049 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 8.024 ; 7.919 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 8.556 ; 8.474 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 8.245 ; 8.204 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 8.010 ; 7.938 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 7.960 ; 7.895 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 9.551 ; 9.586 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 8.289 ; 8.221 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 8.097 ; 8.018 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 8.198 ; 8.125 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 6.658 ; 6.589 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 6.681 ; 6.766 ; Rise       ; CLK             ;
; IenVI_UC  ; CLK        ; 9.825 ; 9.870 ; Rise       ; CLK             ;
; Ienb_UC   ; CLK        ; 6.844 ; 6.857 ; Rise       ; CLK             ;
; OenVC_UC  ; CLK        ; 7.401 ; 7.433 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 6.668 ; 6.661 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.226 ; 5.204 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.777 ; 5.817 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.118 ; 6.110 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.961 ; 6.016 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.745 ; 5.772 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.611 ; 5.564 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 5.312 ; 5.302 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.269 ; 5.246 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.226 ; 5.204 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.618 ; 6.684 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 6.122 ; 6.122 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.326 ; 6.378 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.267 ; 5.227 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 5.923 ; 5.966 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 6.325 ; 6.245 ; Rise       ; CLK             ;
; IenVI_UC  ; CLK        ; 6.699 ; 6.666 ; Rise       ; CLK             ;
; Ienb_UC   ; CLK        ; 6.061 ; 6.044 ; Rise       ; CLK             ;
; OenVC_UC  ; CLK        ; 6.609 ; 6.601 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 5.913 ; 5.876 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; DATA[0]    ; IenVI_UC    ; 10.522 ; 10.666 ; 11.085 ; 10.984 ;
; DATA[1]    ; IenVI_UC    ; 10.231 ; 10.234 ; 10.632 ; 10.705 ;
; DATA[2]    ; IenVI_UC    ; 10.315 ; 10.468 ; 10.892 ; 10.799 ;
; DATA[3]    ; IenVI_UC    ; 9.580  ; 9.885  ; 10.295 ; 10.044 ;
; DATA[4]    ; IenVI_UC    ; 9.255  ; 9.260  ; 9.709  ; 9.747  ;
; DATA[5]    ; IenVI_UC    ; 9.317  ; 9.313  ; 9.763  ; 9.815  ;
; DATA[6]    ; IenVI_UC    ; 8.940  ; 8.438  ; 8.852  ; 9.402  ;
; DATA[7]    ; IenVI_UC    ; 8.580  ; 8.067  ; 8.504  ; 8.992  ;
; DATA[8]    ; IenVI_UC    ; 9.666  ; 9.659  ; 10.143 ; 10.104 ;
; DATA[9]    ; IenVI_UC    ; 9.181  ; 9.620  ; 10.152 ; 9.684  ;
; DATA[10]   ; IenVI_UC    ; 9.821  ; 9.911  ; 10.312 ; 10.273 ;
; DATA[11]   ; IenVI_UC    ; 9.764  ; 9.810  ; 10.239 ; 10.229 ;
; LOAD_I     ; IenVI_UC    ; 6.058  ;        ;        ; 6.259  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; DATA[0]    ; IenVI_UC    ; 10.135 ; 10.286 ; 10.700 ; 10.606 ;
; DATA[1]    ; IenVI_UC    ; 9.862  ; 9.919  ; 10.311 ; 10.342 ;
; DATA[2]    ; IenVI_UC    ; 9.945  ; 10.076 ; 10.485 ; 10.385 ;
; DATA[3]    ; IenVI_UC    ; 9.292  ; 9.525  ; 9.935  ; 9.744  ;
; DATA[4]    ; IenVI_UC    ; 8.919  ; 8.912  ; 9.358  ; 9.377  ;
; DATA[5]    ; IenVI_UC    ; 8.978  ; 8.977  ; 9.424  ; 9.443  ;
; DATA[6]    ; IenVI_UC    ; 8.617  ; 8.137  ; 8.540  ; 9.048  ;
; DATA[7]    ; IenVI_UC    ; 8.287  ; 7.794  ; 8.237  ; 8.724  ;
; DATA[8]    ; IenVI_UC    ; 8.924  ; 8.724  ; 9.186  ; 9.377  ;
; DATA[9]    ; IenVI_UC    ; 8.495  ; 8.845  ; 9.304  ; 8.929  ;
; DATA[10]   ; IenVI_UC    ; 8.807  ; 8.227  ; 8.677  ; 9.194  ;
; DATA[11]   ; IenVI_UC    ; 8.713  ; 8.036  ; 8.489  ; 9.128  ;
; LOAD_I     ; IenVI_UC    ; 5.858  ;        ;        ; 6.037  ;
+------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 6.527 ; 6.527 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.747 ; 6.747 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 7.054 ; 7.054 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 7.054 ; 7.054 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.761 ; 6.761 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.527 ; 6.527 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.527 ; 6.527 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 6.777 ; 6.777 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 6.747 ; 6.747 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.741 ; 6.741 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 6.527 ; 6.527 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.781 ; 6.781 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 6.761 ; 6.761 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.656 ; 5.656 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.867 ; 5.867 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.161 ; 6.161 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.161 ; 6.161 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.881 ; 5.881 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.656 ; 5.656 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 5.656 ; 5.656 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.897 ; 5.897 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.867 ; 5.867 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.861 ; 5.861 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 5.656 ; 5.656 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 5.901 ; 5.901 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.881 ; 5.881 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 6.537     ; 6.628     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.762     ; 6.853     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 7.054     ; 7.143     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 7.054     ; 7.143     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.765     ; 6.856     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.537     ; 6.628     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.537     ; 6.628     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 6.792     ; 6.883     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 6.762     ; 6.853     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.745     ; 6.836     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 6.537     ; 6.628     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.785     ; 6.876     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 6.765     ; 6.856     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.709     ; 5.717     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.924     ; 5.932     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.202     ; 6.214     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.202     ; 6.214     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.927     ; 5.935     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.709     ; 5.717     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 5.709     ; 5.717     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.954     ; 5.962     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.924     ; 5.932     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.907     ; 5.915     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 5.709     ; 5.717     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 5.947     ; 5.955     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.927     ; 5.935     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 195.05 MHz ; 195.05 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -4.127 ; -123.689          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.297 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -48.000                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                                 ;
+--------+------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                          ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.127 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.066      ;
; -4.127 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.066      ;
; -4.127 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.066      ;
; -4.127 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.066      ;
; -4.127 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.066      ;
; -4.127 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.066      ;
; -4.127 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.066      ;
; -4.127 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.066      ;
; -4.127 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.066      ;
; -4.127 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.066      ;
; -4.038 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.977      ;
; -4.038 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.977      ;
; -4.038 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.977      ;
; -4.038 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.977      ;
; -4.038 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.977      ;
; -4.038 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.977      ;
; -4.038 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.977      ;
; -4.038 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.977      ;
; -4.038 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.977      ;
; -4.038 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.977      ;
; -3.964 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.053     ; 4.906      ;
; -3.964 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.053     ; 4.906      ;
; -3.964 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.053     ; 4.906      ;
; -3.964 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.053     ; 4.906      ;
; -3.964 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; -0.053     ; 4.906      ;
; -3.964 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; -0.053     ; 4.906      ;
; -3.964 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; -0.053     ; 4.906      ;
; -3.964 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.053     ; 4.906      ;
; -3.964 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.053     ; 4.906      ;
; -3.964 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.053     ; 4.906      ;
; -3.924 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; 0.245      ; 5.164      ;
; -3.924 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.245      ; 5.164      ;
; -3.835 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; 0.245      ; 5.075      ;
; -3.835 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.245      ; 5.075      ;
; -3.809 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 5.075      ;
; -3.779 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.057     ; 4.717      ;
; -3.779 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 4.717      ;
; -3.779 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 4.717      ;
; -3.779 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 4.717      ;
; -3.779 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 4.717      ;
; -3.779 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 4.717      ;
; -3.779 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 4.717      ;
; -3.779 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 4.717      ;
; -3.779 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 4.717      ;
; -3.779 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 4.717      ;
; -3.770 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.270      ; 5.035      ;
; -3.761 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; 0.248      ; 5.004      ;
; -3.761 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.248      ; 5.004      ;
; -3.753 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.270      ; 5.018      ;
; -3.720 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 4.986      ;
; -3.698 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.057     ; 4.636      ;
; -3.698 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 4.636      ;
; -3.698 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 4.636      ;
; -3.698 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 4.636      ;
; -3.698 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 4.636      ;
; -3.698 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 4.636      ;
; -3.698 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 4.636      ;
; -3.698 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 4.636      ;
; -3.698 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 4.636      ;
; -3.698 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 4.636      ;
; -3.683 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.057     ; 4.621      ;
; -3.683 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 4.621      ;
; -3.683 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 4.621      ;
; -3.683 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 4.621      ;
; -3.683 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 4.621      ;
; -3.683 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 4.621      ;
; -3.683 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 4.621      ;
; -3.683 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 4.621      ;
; -3.683 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 4.621      ;
; -3.683 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 4.621      ;
; -3.668 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.053     ; 4.610      ;
; -3.668 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.053     ; 4.610      ;
; -3.668 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.053     ; 4.610      ;
; -3.668 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.053     ; 4.610      ;
; -3.668 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; -0.053     ; 4.610      ;
; -3.668 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; -0.053     ; 4.610      ;
; -3.668 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; -0.053     ; 4.610      ;
; -3.668 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.053     ; 4.610      ;
; -3.668 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.053     ; 4.610      ;
; -3.668 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.053     ; 4.610      ;
; -3.663 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.602      ;
; -3.663 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.602      ;
; -3.663 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.602      ;
; -3.663 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.602      ;
; -3.663 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.602      ;
; -3.663 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.602      ;
; -3.663 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.602      ;
; -3.663 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.602      ;
; -3.663 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.602      ;
; -3.663 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.602      ;
; -3.646 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.274      ; 4.915      ;
; -3.630 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.270      ; 4.895      ;
; -3.613 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; 0.244      ; 4.852      ;
; -3.613 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.244      ; 4.852      ;
; -3.613 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.270      ; 4.878      ;
; -3.558 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.497      ;
; -3.558 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.497      ;
; -3.558 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.497      ;
; -3.558 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.497      ;
; -3.558 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.497      ;
+--------+------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                 ;
+-------+------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                          ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.297 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                  ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.511      ;
; 0.613 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.813      ;
; 0.696 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.068      ; 0.908      ;
; 0.739 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.069      ; 0.952      ;
; 0.800 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.000      ;
; 0.803 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.016      ;
; 0.819 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.032      ;
; 0.827 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.040      ;
; 0.845 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.058      ;
; 0.958 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.171      ;
; 0.968 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.181      ;
; 0.970 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.170      ;
; 0.972 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.066      ; 1.182      ;
; 0.990 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.203      ;
; 1.005 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.395      ; 1.544      ;
; 1.035 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.248      ;
; 1.041 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 0.000        ; 0.059      ; 1.244      ;
; 1.052 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.066      ; 1.262      ;
; 1.057 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.059      ; 1.260      ;
; 1.061 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.261      ;
; 1.062 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.262      ;
; 1.067 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.267      ;
; 1.071 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.059      ; 1.274      ;
; 1.126 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; -0.245     ; 1.025      ;
; 1.144 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.395      ; 1.683      ;
; 1.218 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.066      ; 1.428      ;
; 1.246 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.059      ; 1.449      ;
; 1.251 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.372      ; 1.767      ;
; 1.254 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.454      ;
; 1.256 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.042      ; 1.442      ;
; 1.258 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.042      ; 1.444      ;
; 1.261 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.461      ;
; 1.279 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                  ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; -0.267     ; 1.156      ;
; 1.279 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.395      ; 1.818      ;
; 1.324 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.396      ; 1.864      ;
; 1.337 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.396      ; 1.877      ;
; 1.338 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.550      ;
; 1.385 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.047      ; 1.576      ;
; 1.387 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.369      ; 1.900      ;
; 1.388 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.588      ;
; 1.404 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.604      ;
; 1.405 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.605      ;
; 1.406 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.606      ;
; 1.427 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.627      ;
; 1.439 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.369      ; 1.952      ;
; 1.444 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.047      ; 1.635      ;
; 1.463 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.663      ;
; 1.501 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; -0.271     ; 1.374      ;
; 1.503 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.042      ; 1.689      ;
; 1.504 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; -0.271     ; 1.377      ;
; 1.504 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.042      ; 1.690      ;
; 1.518 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.369      ; 2.031      ;
; 1.529 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.729      ;
; 1.552 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.396      ; 2.092      ;
; 1.557 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.396      ; 2.097      ;
; 1.571 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.059      ; 1.774      ;
; 1.582 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.782      ;
; 1.587 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.787      ;
; 1.593 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.793      ;
; 1.594 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.396      ; 2.134      ;
; 1.595 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; -0.271     ; 1.468      ;
; 1.601 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; -0.271     ; 1.474      ;
; 1.602 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; -0.271     ; 1.475      ;
; 1.606 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.396      ; 2.146      ;
; 1.606 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; -0.271     ; 1.479      ;
; 1.607 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.396      ; 2.147      ;
; 1.609 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; -0.271     ; 1.482      ;
; 1.609 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; -0.271     ; 1.482      ;
; 1.610 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; -0.266     ; 1.488      ;
; 1.612 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; -0.271     ; 1.485      ;
; 1.629 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.829      ;
; 1.632 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 0.000        ; -0.271     ; 1.505      ;
; 1.681 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.881      ;
; 1.699 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; -0.266     ; 1.577      ;
; 1.711 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; -0.271     ; 1.584      ;
; 1.711 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; -0.271     ; 1.584      ;
; 1.712 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.929      ;
; 1.723 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.940      ;
; 1.744 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.395      ; 2.283      ;
; 1.756 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.059      ; 1.959      ;
; 1.813 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.369      ; 2.326      ;
; 1.814 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; -0.271     ; 1.687      ;
; 1.815 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.059      ; 2.018      ;
; 1.815 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; -0.271     ; 1.688      ;
; 1.818 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; -0.271     ; 1.691      ;
; 1.820 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.395      ; 2.359      ;
; 1.824 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; -0.266     ; 1.702      ;
; 1.824 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.396      ; 2.364      ;
; 1.842 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.059      ; 2.045      ;
; 1.850 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 0.000        ; -0.271     ; 1.723      ;
; 1.856 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.074      ; 2.074      ;
; 1.857 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 2.057      ;
; 1.867 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; -0.271     ; 1.740      ;
; 1.869 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.074      ; 2.087      ;
; 1.869 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; -0.271     ; 1.742      ;
; 1.869 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; -0.271     ; 1.742      ;
; 1.870 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; -0.271     ; 1.743      ;
; 1.874 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; -0.266     ; 1.752      ;
; 1.876 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.396      ; 2.416      ;
; 1.879 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.400      ; 2.423      ;
+-------+------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                     ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst1|inst6|inst1|inst1|clk                                                    ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst1|inst6|inst1|inst2|clk                                                    ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst1|inst6|inst1|inst|clk                                                     ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst2|inst10|inst4|clk                                                    ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst3|inst1|inst4|clk                                                    ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst3|inst2|inst4|clk                                                    ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst3|inst3|inst4|clk                                                    ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst3|inst4|inst4|clk                                                    ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst3|inst5|inst4|clk                                                    ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CONTINUAR ; CLK        ; 2.145 ; 2.534 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 5.772 ; 6.157 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.772 ; 6.157 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.415 ; 5.767 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.602 ; 5.980 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.064 ; 5.450 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 4.518 ; 4.909 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 4.586 ; 4.964 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 4.236 ; 4.620 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 3.907 ; 4.252 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 4.881 ; 5.280 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 4.885 ; 5.243 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 5.085 ; 5.472 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 4.992 ; 5.380 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; 3.242 ; 3.549 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; 1.803 ; 1.945 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; 3.405 ; 3.820 ; Rise       ; CLK             ;
; START     ; CLK        ; 0.571 ; 0.806 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; 1.690 ; 2.099 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; 3.165 ; 3.505 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; 3.008 ; 3.390 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; 3.165 ; 3.505 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; 2.723 ; 3.068 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CONTINUAR ; CLK        ; -1.433 ; -1.802 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -1.075 ; -1.422 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -1.365 ; -1.769 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -1.186 ; -1.510 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -1.365 ; -1.703 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -1.364 ; -1.740 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -1.319 ; -1.675 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -1.301 ; -1.643 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; -1.494 ; -1.830 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; -1.296 ; -1.646 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; -1.075 ; -1.422 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; -1.364 ; -1.755 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; -1.414 ; -1.778 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; -1.207 ; -1.555 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; -2.660 ; -2.960 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; -0.566 ; -0.769 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; -1.360 ; -1.700 ; Rise       ; CLK             ;
; START     ; CLK        ; 0.156  ; -0.015 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; -1.319 ; -1.704 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; -1.354 ; -1.697 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; -1.354 ; -1.697 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; -1.434 ; -1.784 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; -1.376 ; -1.714 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 8.953 ; 8.988 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 7.261 ; 7.172 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 7.555 ; 7.470 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 7.538 ; 7.478 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 7.451 ; 7.352 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 7.935 ; 7.874 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 7.659 ; 7.615 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 7.445 ; 7.372 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 7.395 ; 7.329 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 8.953 ; 8.988 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 7.707 ; 7.632 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 7.530 ; 7.433 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 7.626 ; 7.554 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 6.249 ; 6.176 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 6.294 ; 6.326 ; Rise       ; CLK             ;
; IenVI_UC  ; CLK        ; 9.063 ; 9.073 ; Rise       ; CLK             ;
; Ienb_UC   ; CLK        ; 6.426 ; 6.383 ; Rise       ; CLK             ;
; OenVC_UC  ; CLK        ; 6.936 ; 6.917 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 6.221 ; 6.253 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 4.958 ; 4.902 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.471 ; 5.444 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.812 ; 5.728 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.656 ; 5.637 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.447 ; 5.410 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.307 ; 5.246 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 5.040 ; 4.995 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.000 ; 4.943 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 4.958 ; 4.902 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.335 ; 6.368 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 5.785 ; 5.722 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 5.974 ; 5.936 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.009 ; 4.936 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 5.609 ; 5.598 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 5.960 ; 5.882 ; Rise       ; CLK             ;
; IenVI_UC  ; CLK        ; 6.297 ; 6.250 ; Rise       ; CLK             ;
; Ienb_UC   ; CLK        ; 5.745 ; 5.674 ; Rise       ; CLK             ;
; OenVC_UC  ; CLK        ; 6.248 ; 6.190 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 5.551 ; 5.565 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+------------+-------------+-------+-------+--------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR     ; FF    ;
+------------+-------------+-------+-------+--------+-------+
; DATA[0]    ; IenVI_UC    ; 9.696 ; 9.728 ; 10.170 ; 9.978 ;
; DATA[1]    ; IenVI_UC    ; 9.428 ; 9.337 ; 9.780  ; 9.719 ;
; DATA[2]    ; IenVI_UC    ; 9.509 ; 9.558 ; 9.993  ; 9.796 ;
; DATA[3]    ; IenVI_UC    ; 8.831 ; 9.020 ; 9.463  ; 9.130 ;
; DATA[4]    ; IenVI_UC    ; 8.531 ; 8.470 ; 8.919  ; 8.865 ;
; DATA[5]    ; IenVI_UC    ; 8.599 ; 8.541 ; 8.955  ; 8.920 ;
; DATA[6]    ; IenVI_UC    ; 8.249 ; 7.741 ; 8.119  ; 8.576 ;
; DATA[7]    ; IenVI_UC    ; 7.920 ; 7.413 ; 7.790  ; 8.208 ;
; DATA[8]    ; IenVI_UC    ; 8.894 ; 8.826 ; 9.293  ; 9.195 ;
; DATA[9]    ; IenVI_UC    ; 8.468 ; 8.841 ; 9.256  ; 8.822 ;
; DATA[10]   ; IenVI_UC    ; 9.056 ; 9.041 ; 9.485  ; 9.353 ;
; DATA[11]   ; IenVI_UC    ; 9.003 ; 8.948 ; 9.393  ; 9.290 ;
; LOAD_I     ; IenVI_UC    ; 5.732 ;       ;        ; 5.901 ;
+------------+-------------+-------+-------+--------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; DATA[0]    ; IenVI_UC    ; 9.347 ; 9.402 ; 9.829 ; 9.651 ;
; DATA[1]    ; IenVI_UC    ; 9.095 ; 9.068 ; 9.495 ; 9.405 ;
; DATA[2]    ; IenVI_UC    ; 9.176 ; 9.222 ; 9.632 ; 9.438 ;
; DATA[3]    ; IenVI_UC    ; 8.576 ; 8.710 ; 9.140 ; 8.871 ;
; DATA[4]    ; IenVI_UC    ; 8.232 ; 8.173 ; 8.607 ; 8.543 ;
; DATA[5]    ; IenVI_UC    ; 8.298 ; 8.248 ; 8.654 ; 8.595 ;
; DATA[6]    ; IenVI_UC    ; 7.963 ; 7.478 ; 7.846 ; 8.265 ;
; DATA[7]    ; IenVI_UC    ; 7.661 ; 7.170 ; 7.558 ; 7.973 ;
; DATA[8]    ; IenVI_UC    ; 8.219 ; 8.025 ; 8.414 ; 8.571 ;
; DATA[9]    ; IenVI_UC    ; 7.830 ; 8.107 ; 8.561 ; 8.180 ;
; DATA[10]   ; IenVI_UC    ; 8.095 ; 7.587 ; 7.985 ; 8.420 ;
; DATA[11]   ; IenVI_UC    ; 8.007 ; 7.415 ; 7.790 ; 8.340 ;
; LOAD_I     ; IenVI_UC    ; 5.551 ;       ;       ; 5.702 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 6.083 ; 6.085 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.294 ; 6.296 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.571 ; 6.573 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.571 ; 6.573 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.305 ; 6.307 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.083 ; 6.085 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.083 ; 6.085 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 6.324 ; 6.326 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 6.294 ; 6.296 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.285 ; 6.287 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 6.083 ; 6.085 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.325 ; 6.327 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 6.305 ; 6.307 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.083 ; 5.083 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.284 ; 5.284 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.553 ; 5.553 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.553 ; 5.553 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.296 ; 5.296 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.083 ; 5.083 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 5.083 ; 5.083 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.314 ; 5.314 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.284 ; 5.284 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.276 ; 5.276 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 5.083 ; 5.083 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 5.316 ; 5.316 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.296 ; 5.296 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 6.163     ; 6.163     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.357     ; 6.357     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.609     ; 6.609     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.609     ; 6.609     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.351     ; 6.351     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.163     ; 6.163     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.163     ; 6.163     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 6.387     ; 6.387     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 6.357     ; 6.357     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.331     ; 6.331     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 6.163     ; 6.163     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.371     ; 6.371     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 6.351     ; 6.351     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.111     ; 5.212     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.298     ; 5.399     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.541     ; 5.632     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.541     ; 5.632     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.292     ; 5.393     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.111     ; 5.212     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 5.111     ; 5.212     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.328     ; 5.429     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.298     ; 5.399     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.272     ; 5.373     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 5.111     ; 5.212     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 5.312     ; 5.413     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.292     ; 5.393     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -2.162 ; -59.738           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.179 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -50.885                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                                 ;
+--------+------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                          ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.162 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.113      ;
; -2.162 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.113      ;
; -2.162 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.113      ;
; -2.162 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.113      ;
; -2.162 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.113      ;
; -2.162 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.113      ;
; -2.162 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.113      ;
; -2.162 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.113      ;
; -2.162 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.113      ;
; -2.162 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.113      ;
; -2.112 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.063      ;
; -2.112 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.063      ;
; -2.112 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.063      ;
; -2.112 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.063      ;
; -2.112 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.063      ;
; -2.112 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.063      ;
; -2.112 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.063      ;
; -2.112 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.063      ;
; -2.112 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.063      ;
; -2.112 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.063      ;
; -2.049 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; 0.142      ; 3.178      ;
; -2.049 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.142      ; 3.178      ;
; -2.047 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.999      ;
; -2.047 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.999      ;
; -2.047 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.999      ;
; -2.047 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.999      ;
; -2.047 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.999      ;
; -2.047 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.999      ;
; -2.047 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.999      ;
; -2.047 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.999      ;
; -2.047 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.999      ;
; -2.047 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.999      ;
; -1.999 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; 0.142      ; 3.128      ;
; -1.999 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.142      ; 3.128      ;
; -1.961 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 3.103      ;
; -1.950 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 3.092      ;
; -1.943 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 3.087      ;
; -1.934 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; 0.143      ; 3.064      ;
; -1.934 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.143      ; 3.064      ;
; -1.901 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.850      ;
; -1.901 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.850      ;
; -1.901 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.850      ;
; -1.901 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.850      ;
; -1.901 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.850      ;
; -1.901 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.850      ;
; -1.901 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.850      ;
; -1.901 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.850      ;
; -1.901 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.850      ;
; -1.901 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.850      ;
; -1.895 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.034     ; 2.848      ;
; -1.895 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.034     ; 2.848      ;
; -1.895 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.034     ; 2.848      ;
; -1.895 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.034     ; 2.848      ;
; -1.895 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; -0.034     ; 2.848      ;
; -1.895 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; -0.034     ; 2.848      ;
; -1.895 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; -0.034     ; 2.848      ;
; -1.895 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.034     ; 2.848      ;
; -1.895 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 2.848      ;
; -1.895 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 2.848      ;
; -1.893 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 3.037      ;
; -1.873 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.155      ; 3.015      ;
; -1.868 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.820      ;
; -1.868 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.820      ;
; -1.868 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.820      ;
; -1.868 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.820      ;
; -1.868 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.820      ;
; -1.868 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.820      ;
; -1.868 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.820      ;
; -1.868 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.820      ;
; -1.868 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.820      ;
; -1.868 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.820      ;
; -1.862 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.155      ; 3.004      ;
; -1.850 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.799      ;
; -1.850 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.799      ;
; -1.850 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.799      ;
; -1.850 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.799      ;
; -1.850 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.799      ;
; -1.850 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.799      ;
; -1.850 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.799      ;
; -1.850 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.799      ;
; -1.850 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.799      ;
; -1.850 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.799      ;
; -1.846 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.795      ;
; -1.846 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.795      ;
; -1.846 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.795      ;
; -1.846 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.795      ;
; -1.846 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.795      ;
; -1.846 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.795      ;
; -1.846 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.795      ;
; -1.846 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.795      ;
; -1.846 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.795      ;
; -1.846 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.795      ;
; -1.828 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.158      ; 2.973      ;
; -1.828 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.777      ;
; -1.828 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.777      ;
; -1.828 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.777      ;
; -1.828 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.777      ;
; -1.828 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.777      ;
; -1.828 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.777      ;
; -1.828 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.777      ;
+--------+------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                  ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                           ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.357 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.477      ;
; 0.414 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.541      ;
; 0.437 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.566      ;
; 0.472 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.601      ;
; 0.474 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.594      ;
; 0.481 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.610      ;
; 0.484 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.613      ;
; 0.487 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.616      ;
; 0.563 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.685      ;
; 0.573 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.894      ;
; 0.581 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.710      ;
; 0.581 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.710      ;
; 0.595 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.716      ;
; 0.598 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.727      ;
; 0.605 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.725      ;
; 0.610 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.731      ;
; 0.611 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.731      ;
; 0.612 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.732      ;
; 0.616 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.741      ;
; 0.628 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.749      ;
; 0.641 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.770      ;
; 0.664 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.789      ;
; 0.670 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; -0.142     ; 0.612      ;
; 0.683 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.004      ;
; 0.714 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.834      ;
; 0.715 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.835      ;
; 0.735 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.856      ;
; 0.739 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.222      ; 1.045      ;
; 0.752 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; -0.156     ; 0.680      ;
; 0.762 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.238      ; 1.084      ;
; 0.763 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.238      ; 1.085      ;
; 0.765 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.890      ;
; 0.776 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.097      ;
; 0.781 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.908      ;
; 0.794 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.221      ; 1.099      ;
; 0.796 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.028      ; 0.908      ;
; 0.797 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.028      ; 0.909      ;
; 0.805 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.925      ;
; 0.805 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.031      ; 0.920      ;
; 0.816 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.936      ;
; 0.818 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.938      ;
; 0.820 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.940      ;
; 0.820 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.940      ;
; 0.820 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.221      ; 1.125      ;
; 0.833 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.031      ; 0.948      ;
; 0.846 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.966      ;
; 0.877 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.221      ; 1.182      ;
; 0.888 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.028      ; 1.000      ;
; 0.888 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.028      ; 1.000      ;
; 0.891 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.011      ;
; 0.899 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 1.020      ;
; 0.902 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.238      ; 1.224      ;
; 0.903 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.238      ; 1.225      ;
; 0.905 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.025      ;
; 0.906 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.026      ;
; 0.915 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.035      ;
; 0.916 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.238      ; 1.238      ;
; 0.919 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.238      ; 1.241      ;
; 0.920 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.238      ; 1.242      ;
; 0.927 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; -0.157     ; 0.854      ;
; 0.930 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; -0.157     ; 0.857      ;
; 0.941 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; -0.157     ; 0.868      ;
; 0.943 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.063      ;
; 0.943 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; -0.157     ; 0.870      ;
; 0.947 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; -0.157     ; 0.874      ;
; 0.948 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; -0.157     ; 0.875      ;
; 0.948 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; -0.157     ; 0.875      ;
; 0.949 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; -0.157     ; 0.876      ;
; 0.951 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 0.000        ; -0.157     ; 0.878      ;
; 0.954 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; -0.154     ; 0.884      ;
; 0.969 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.089      ;
; 0.991 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; -0.154     ; 0.921      ;
; 0.995 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; -0.157     ; 0.922      ;
; 1.006 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.240      ; 1.330      ;
; 1.018 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; -0.157     ; 0.945      ;
; 1.021 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; -0.157     ; 0.948      ;
; 1.041 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.221      ; 1.346      ;
; 1.050 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.048      ; 1.182      ;
; 1.051 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.048      ; 1.183      ;
; 1.054 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; -0.154     ; 0.984      ;
; 1.056 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.238      ; 1.378      ;
; 1.057 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.240      ; 1.381      ;
; 1.062 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 1.183      ;
; 1.071 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 1.192      ;
; 1.073 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.238      ; 1.395      ;
; 1.081 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; -0.157     ; 1.008      ;
; 1.083 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 1.204      ;
; 1.084 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.038      ; 1.206      ;
; 1.085 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.048      ; 1.217      ;
; 1.086 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.048      ; 1.218      ;
; 1.086 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; -0.157     ; 1.013      ;
; 1.088 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; -0.157     ; 1.015      ;
; 1.099 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.219      ;
; 1.100 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.220      ;
; 1.103 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.232      ;
; 1.104 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.222      ; 1.410      ;
; 1.105 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 0.000        ; -0.157     ; 1.032      ;
; 1.106 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.240      ; 1.430      ;
; 1.109 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.240      ; 1.433      ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                     ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst1|inst6|inst1|inst1|clk                                                    ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst1|inst6|inst1|inst2|clk                                                    ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst1|inst6|inst1|inst|clk                                                     ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst2|inst10|inst4|clk                                                    ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst1|inst5|inst4|clk                                                          ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst5|inst4|clk                                                     ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst8|inst4|clk                                                     ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst3|inst10|inst4|clk                                                   ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst3|inst11|inst4|clk                                                   ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CONTINUAR ; CLK        ; 1.402 ; 2.014 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 3.623 ; 4.159 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 3.623 ; 4.159 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 3.366 ; 3.968 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 3.506 ; 4.069 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 3.200 ; 3.733 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 2.835 ; 3.448 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 2.897 ; 3.524 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 2.633 ; 3.292 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 2.426 ; 3.053 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 3.068 ; 3.671 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 3.032 ; 3.818 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 3.260 ; 3.825 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 3.187 ; 3.765 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; 2.034 ; 2.707 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; 1.084 ; 1.490 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; 2.287 ; 2.726 ; Rise       ; CLK             ;
; START     ; CLK        ; 0.361 ; 0.724 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; 1.141 ; 1.806 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; 1.991 ; 2.661 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; 1.937 ; 2.527 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; 1.991 ; 2.661 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; 1.688 ; 2.381 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CONTINUAR ; CLK        ; -0.946 ; -1.560 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -0.741 ; -1.335 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -0.931 ; -1.546 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -0.782 ; -1.350 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -0.898 ; -1.483 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -0.913 ; -1.513 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -0.862 ; -1.449 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -0.890 ; -1.489 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; -0.976 ; -1.565 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; -0.858 ; -1.434 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; -0.741 ; -1.335 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; -0.911 ; -1.530 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; -0.957 ; -1.535 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; -0.827 ; -1.399 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; -1.676 ; -2.311 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; -0.339 ; -0.709 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; -0.932 ; -1.475 ; Rise       ; CLK             ;
; START     ; CLK        ; 0.085  ; -0.242 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; -0.910 ; -1.548 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; -0.880 ; -1.482 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; -0.880 ; -1.488 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; -0.938 ; -1.566 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; -0.901 ; -1.482 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.796 ; 5.813 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 4.595 ; 4.534 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 4.763 ; 4.749 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 4.764 ; 4.730 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 4.717 ; 4.640 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.022 ; 4.993 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 4.863 ; 4.812 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 4.732 ; 4.664 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 4.689 ; 4.624 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.796 ; 5.813 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 4.866 ; 4.832 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 4.763 ; 4.721 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 4.810 ; 4.755 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 3.921 ; 3.881 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 3.882 ; 4.041 ; Rise       ; CLK             ;
; IenVI_UC  ; CLK        ; 5.630 ; 5.695 ; Rise       ; CLK             ;
; Ienb_UC   ; CLK        ; 4.012 ; 4.097 ; Rise       ; CLK             ;
; OenVC_UC  ; CLK        ; 4.323 ; 4.452 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 3.961 ; 3.908 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 3.068 ; 3.117 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 3.365 ; 3.472 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 3.546 ; 3.698 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 3.462 ; 3.613 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 3.327 ; 3.439 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 3.280 ; 3.357 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 3.126 ; 3.182 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 3.104 ; 3.154 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 3.068 ; 3.117 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 4.059 ; 4.182 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 3.553 ; 3.678 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 3.681 ; 3.835 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 3.075 ; 3.128 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 3.457 ; 3.559 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 3.727 ; 3.704 ; Rise       ; CLK             ;
; IenVI_UC  ; CLK        ; 3.870 ; 3.895 ; Rise       ; CLK             ;
; Ienb_UC   ; CLK        ; 3.519 ; 3.594 ; Rise       ; CLK             ;
; OenVC_UC  ; CLK        ; 3.822 ; 3.938 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 3.509 ; 3.418 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; DATA[0]    ; IenVI_UC    ; 5.961 ; 6.168 ; 6.661 ; 6.704 ;
; DATA[1]    ; IenVI_UC    ; 5.784 ; 5.911 ; 6.352 ; 6.513 ;
; DATA[2]    ; IenVI_UC    ; 5.848 ; 6.051 ; 6.562 ; 6.614 ;
; DATA[3]    ; IenVI_UC    ; 5.465 ; 5.745 ; 6.239 ; 6.186 ;
; DATA[4]    ; IenVI_UC    ; 5.279 ; 5.380 ; 5.895 ; 5.993 ;
; DATA[5]    ; IenVI_UC    ; 5.353 ; 5.442 ; 5.973 ; 6.069 ;
; DATA[6]    ; IenVI_UC    ; 5.139 ; 4.915 ; 5.473 ; 5.837 ;
; DATA[7]    ; IenVI_UC    ; 4.932 ; 4.711 ; 5.267 ; 5.598 ;
; DATA[8]    ; IenVI_UC    ; 5.534 ; 5.613 ; 6.156 ; 6.216 ;
; DATA[9]    ; IenVI_UC    ; 5.278 ; 5.577 ; 6.324 ; 6.024 ;
; DATA[10]   ; IenVI_UC    ; 5.626 ; 5.805 ; 6.267 ; 6.370 ;
; DATA[11]   ; IenVI_UC    ; 5.584 ; 5.732 ; 6.189 ; 6.310 ;
; LOAD_I     ; IenVI_UC    ; 3.543 ;       ;       ; 3.985 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; DATA[0]    ; IenVI_UC    ; 5.747 ; 5.960 ; 6.445 ; 6.496 ;
; DATA[1]    ; IenVI_UC    ; 5.576 ; 5.736 ; 6.173 ; 6.316 ;
; DATA[2]    ; IenVI_UC    ; 5.640 ; 5.832 ; 6.327 ; 6.380 ;
; DATA[3]    ; IenVI_UC    ; 5.307 ; 5.544 ; 6.032 ; 6.018 ;
; DATA[4]    ; IenVI_UC    ; 5.095 ; 5.187 ; 5.694 ; 5.787 ;
; DATA[5]    ; IenVI_UC    ; 5.166 ; 5.251 ; 5.777 ; 5.858 ;
; DATA[6]    ; IenVI_UC    ; 4.961 ; 4.746 ; 5.291 ; 5.637 ;
; DATA[7]    ; IenVI_UC    ; 4.771 ; 4.557 ; 5.116 ; 5.447 ;
; DATA[8]    ; IenVI_UC    ; 5.158 ; 5.047 ; 5.675 ; 5.770 ;
; DATA[9]    ; IenVI_UC    ; 4.951 ; 5.188 ; 5.714 ; 5.544 ;
; DATA[10]   ; IenVI_UC    ; 5.138 ; 4.804 ; 5.414 ; 5.708 ;
; DATA[11]   ; IenVI_UC    ; 5.077 ; 4.689 ; 5.283 ; 5.640 ;
; LOAD_I     ; IenVI_UC    ; 3.431 ;       ;       ; 3.861 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 4.568 ; 4.565 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 4.682 ; 4.679 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 4.859 ; 4.855 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 4.859 ; 4.855 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 4.688 ; 4.685 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 4.568 ; 4.565 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 4.568 ; 4.565 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 4.712 ; 4.709 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 4.682 ; 4.679 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 4.668 ; 4.665 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 4.568 ; 4.565 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 4.708 ; 4.705 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 4.688 ; 4.685 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 3.339 ; 3.339 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 3.448 ; 3.448 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 3.616 ; 3.616 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 3.616 ; 3.616 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 3.454 ; 3.454 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 3.339 ; 3.339 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 3.339 ; 3.339 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 3.478 ; 3.478 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 3.448 ; 3.448 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 3.434 ; 3.434 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 3.339 ; 3.339 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 3.474 ; 3.474 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 3.454 ; 3.454 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 4.711     ; 4.711     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 4.847     ; 4.847     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.035     ; 5.035     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.035     ; 5.035     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 4.846     ; 4.846     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 4.711     ; 4.711     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 4.711     ; 4.711     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 4.877     ; 4.877     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 4.847     ; 4.847     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 4.826     ; 4.826     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 4.711     ; 4.711     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 4.866     ; 4.866     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 4.846     ; 4.846     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 3.430     ; 3.496     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 3.560     ; 3.626     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 3.737     ; 3.795     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 3.737     ; 3.795     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 3.558     ; 3.624     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 3.430     ; 3.496     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 3.430     ; 3.496     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 3.590     ; 3.656     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 3.560     ; 3.626     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 3.538     ; 3.604     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 3.430     ; 3.496     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 3.578     ; 3.644     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 3.558     ; 3.624     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.719   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -4.719   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -141.688 ; 0.0   ; 0.0      ; 0.0     ; -50.885             ;
;  CLK             ; -141.688 ; 0.000 ; N/A      ; N/A     ; -50.885             ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CONTINUAR ; CLK        ; 2.496 ; 2.943 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 6.507 ; 6.910 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.507 ; 6.910 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.075 ; 6.546 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.309 ; 6.717 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.726 ; 6.120 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.101 ; 5.588 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 5.154 ; 5.656 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 4.765 ; 5.243 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 4.405 ; 4.833 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.500 ; 5.968 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 5.461 ; 5.977 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 5.752 ; 6.137 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.651 ; 6.070 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; 3.658 ; 4.076 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; 1.943 ; 2.100 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; 3.916 ; 4.337 ; Rise       ; CLK             ;
; START     ; CLK        ; 0.632 ; 0.843 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; 1.958 ; 2.477 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; 3.553 ; 4.015 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; 3.419 ; 3.862 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; 3.553 ; 4.015 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; 3.085 ; 3.565 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CONTINUAR ; CLK        ; -0.946 ; -1.560 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -0.741 ; -1.335 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -0.931 ; -1.546 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -0.782 ; -1.350 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -0.898 ; -1.483 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -0.913 ; -1.513 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -0.862 ; -1.449 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -0.890 ; -1.489 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; -0.976 ; -1.565 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; -0.858 ; -1.434 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; -0.741 ; -1.335 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; -0.911 ; -1.530 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; -0.957 ; -1.535 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; -0.827 ; -1.399 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; -1.676 ; -2.311 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; -0.339 ; -0.709 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; -0.932 ; -1.475 ; Rise       ; CLK             ;
; START     ; CLK        ; 0.179  ; 0.036  ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; -0.910 ; -1.548 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; -0.880 ; -1.482 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; -0.880 ; -1.488 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; -0.938 ; -1.566 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; -0.901 ; -1.482 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 9.551 ; 9.586 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 7.800 ; 7.721 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 8.112 ; 8.039 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 8.110 ; 8.049 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 8.024 ; 7.919 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 8.556 ; 8.474 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 8.245 ; 8.204 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 8.010 ; 7.938 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 7.960 ; 7.895 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 9.551 ; 9.586 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 8.289 ; 8.221 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 8.097 ; 8.018 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 8.198 ; 8.125 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 6.658 ; 6.589 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 6.681 ; 6.766 ; Rise       ; CLK             ;
; IenVI_UC  ; CLK        ; 9.825 ; 9.870 ; Rise       ; CLK             ;
; Ienb_UC   ; CLK        ; 6.844 ; 6.857 ; Rise       ; CLK             ;
; OenVC_UC  ; CLK        ; 7.401 ; 7.433 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 6.668 ; 6.661 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 3.068 ; 3.117 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 3.365 ; 3.472 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 3.546 ; 3.698 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 3.462 ; 3.613 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 3.327 ; 3.439 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 3.280 ; 3.357 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 3.126 ; 3.182 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 3.104 ; 3.154 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 3.068 ; 3.117 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 4.059 ; 4.182 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 3.553 ; 3.678 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 3.681 ; 3.835 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 3.075 ; 3.128 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 3.457 ; 3.559 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 3.727 ; 3.704 ; Rise       ; CLK             ;
; IenVI_UC  ; CLK        ; 3.870 ; 3.895 ; Rise       ; CLK             ;
; Ienb_UC   ; CLK        ; 3.519 ; 3.594 ; Rise       ; CLK             ;
; OenVC_UC  ; CLK        ; 3.822 ; 3.938 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 3.509 ; 3.418 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; DATA[0]    ; IenVI_UC    ; 10.522 ; 10.666 ; 11.085 ; 10.984 ;
; DATA[1]    ; IenVI_UC    ; 10.231 ; 10.234 ; 10.632 ; 10.705 ;
; DATA[2]    ; IenVI_UC    ; 10.315 ; 10.468 ; 10.892 ; 10.799 ;
; DATA[3]    ; IenVI_UC    ; 9.580  ; 9.885  ; 10.295 ; 10.044 ;
; DATA[4]    ; IenVI_UC    ; 9.255  ; 9.260  ; 9.709  ; 9.747  ;
; DATA[5]    ; IenVI_UC    ; 9.317  ; 9.313  ; 9.763  ; 9.815  ;
; DATA[6]    ; IenVI_UC    ; 8.940  ; 8.438  ; 8.852  ; 9.402  ;
; DATA[7]    ; IenVI_UC    ; 8.580  ; 8.067  ; 8.504  ; 8.992  ;
; DATA[8]    ; IenVI_UC    ; 9.666  ; 9.659  ; 10.143 ; 10.104 ;
; DATA[9]    ; IenVI_UC    ; 9.181  ; 9.620  ; 10.152 ; 9.684  ;
; DATA[10]   ; IenVI_UC    ; 9.821  ; 9.911  ; 10.312 ; 10.273 ;
; DATA[11]   ; IenVI_UC    ; 9.764  ; 9.810  ; 10.239 ; 10.229 ;
; LOAD_I     ; IenVI_UC    ; 6.058  ;        ;        ; 6.259  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; DATA[0]    ; IenVI_UC    ; 5.747 ; 5.960 ; 6.445 ; 6.496 ;
; DATA[1]    ; IenVI_UC    ; 5.576 ; 5.736 ; 6.173 ; 6.316 ;
; DATA[2]    ; IenVI_UC    ; 5.640 ; 5.832 ; 6.327 ; 6.380 ;
; DATA[3]    ; IenVI_UC    ; 5.307 ; 5.544 ; 6.032 ; 6.018 ;
; DATA[4]    ; IenVI_UC    ; 5.095 ; 5.187 ; 5.694 ; 5.787 ;
; DATA[5]    ; IenVI_UC    ; 5.166 ; 5.251 ; 5.777 ; 5.858 ;
; DATA[6]    ; IenVI_UC    ; 4.961 ; 4.746 ; 5.291 ; 5.637 ;
; DATA[7]    ; IenVI_UC    ; 4.771 ; 4.557 ; 5.116 ; 5.447 ;
; DATA[8]    ; IenVI_UC    ; 5.158 ; 5.047 ; 5.675 ; 5.770 ;
; DATA[9]    ; IenVI_UC    ; 4.951 ; 5.188 ; 5.714 ; 5.544 ;
; DATA[10]   ; IenVI_UC    ; 5.138 ; 4.804 ; 5.414 ; 5.708 ;
; DATA[11]   ; IenVI_UC    ; 5.077 ; 4.689 ; 5.283 ; 5.640 ;
; LOAD_I     ; IenVI_UC    ; 3.431 ;       ;       ; 3.861 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ERROR         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FIN           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PAUSA         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FINDET        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Ienb_UC       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OenVC_UC      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IenVI_UC      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; DATA[11]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[10]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[9]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[8]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[7]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[6]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[5]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; LOAD_I                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; START                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RECARGAR                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b[2]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CONTINUAR               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; LOAD_F                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; UP_DOWN                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ERROR         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; FIN           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PAUSA         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; FINDET        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Ienb_UC       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OenVC_UC      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; IenVI_UC      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00343 V          ; 0.134 V                              ; 0.076 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00343 V         ; 0.134 V                             ; 0.076 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; DATA[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; DATA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; DATA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.36 V              ; -0.0222 V           ; 0.073 V                              ; 0.035 V                              ; 3.97e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.36 V             ; -0.0222 V          ; 0.073 V                             ; 0.035 V                             ; 3.97e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00597 V          ; 0.081 V                              ; 0.031 V                              ; 5.3e-10 s                   ; 7.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00597 V         ; 0.081 V                             ; 0.031 V                             ; 5.3e-10 s                  ; 7.56e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ERROR         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; FIN           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PAUSA         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; FINDET        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Ienb_UC       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OenVC_UC      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; IenVI_UC      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; DATA[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DATA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DATA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 2938     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 2938     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 21    ; 21   ;
; Unconstrained Input Port Paths  ; 276   ; 276  ;
; Unconstrained Output Ports      ; 18    ; 18   ;
; Unconstrained Output Port Paths ; 132   ; 132  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Jul 31 17:36:42 2025
Info: Command: quartus_sta TEI_GRUPO17 -c TEI_GRUPO17
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TEI_GRUPO17.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.719
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.719            -141.688 CLK 
Info (332146): Worst-case hold slack is 0.343
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.343               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -48.000 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.127
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.127            -123.689 CLK 
Info (332146): Worst-case hold slack is 0.297
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.297               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -48.000 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.162
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.162             -59.738 CLK 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -50.885 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 595 megabytes
    Info: Processing ended: Thu Jul 31 17:36:45 2025
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


