- 两级和多级组合逻辑电路的权衡：
	- 两级可降低传输延迟（用与-或/或-与表达式，最多延迟为1非+1或+1与），但所需元件数量可能较多
	- 多级可能需要较少元件，但传输延迟较大
- ==组合逻辑电路设计流程：==
	1. 分析需求，给出逻辑表达式/真值表
	2. 简化逻辑表达式
	3. 画出逻辑电路图
	4. **评价电路（电气特性、风险缺陷等）**

- 简化逻辑表达式：
	- ==利用无关项化简==：某些组合的输入不会出现/对应输出可取任意值，则**在真值表、卡诺图中可标为d**。适当取值有利于最简化表达式，但也可能造成潜在的竞争冒险。
- 非法值、高阻态
	- 三态门：使能端有效时输出输入端的0/1值；否则输出高阻态（几乎断路状态）。实际应用如总线控制等（控制同时只允许一个输出端接入总线）。

# 典型组合逻辑电路元件

- 译码器Decoder：一般输出端比输入端多，输入是二进制编码，输出是独热码。如n-2^n译码器：将输入的n位二进制码对应到独热码。
	- 不一定要为n-2^n形式：**如七段数字显示器，可以将数字0-9译为7段灯管的开关状态**。
- 编码器Encoder：反之。通常输入为独热码，即**各输入变量互斥**（不能同时为1）
	- 优先权编码器：**允许多个输入变量为1，但只编码最高优先权的变量**。
	  **通过优先权排队电路+普通编码器实现**。高优先权的信号取反输入低优先权的信号的与门，这样高优先权信号为1时所有低优先权信号与门的输出都为0
- 多路选择器Multiplexer, MUX：给定n位选择信号，最多可有2^n个供选择的输入端
- 多路分配器Demultiplexer，DEMUX：反之
- 半加器HA、全加器FA：半加器只考虑两个一位二进制数本位加法运算，全加器还考虑输入进位Cin和输出进位Cout

后面讲运算部件：串行（行波）进位加法器、并行进位加法器等也是组合逻辑电路元件。


# 组合逻辑电路的评价
## 时序分析
- $t_{pHL},t_{pLH}$：上升、下降沿电路延迟可能不同。**通常取信号转换中点测量电路延迟时间**。
- 传输延迟$T_{pd}$：最大延迟，即从输入端开始变化到**所有输出端最终稳定**。也就是关键路径（最长路径）的所有元件最大延迟之和。
- 最小延迟$T_{cd}$：从输入端开始变化到**任一输入端开始改变**。也就是最短路径的所有元件最小延迟之和。

==传输延迟、最小延迟计算实践：==根据元件延迟信息表，在图上批量标出各元件的传输延迟、最小延迟，便于快速计算！
## 竞争冒险
- 同一输入信号经>=2条路径作用到同一输出端，**因不同路径延迟不同**，可能产生毛刺（短暂的不正确信号）。产生毛刺称为冒险。
- 消除方法：**将有竞争冒险的电路画成卡诺图、卡诺圈**，对于在电路中存在的质蕴含项，**将它们在卡诺图上相切的位置圈起来添加冗余项**。
- 参考：[数字电路基础知识—— 组合逻辑电路中的竞争与冒险（竞争与冒险、检验方法、及消除方法）_竞争冒险产生的原因以及如何消除-CSDN博客](https://blog.csdn.net/CLL_caicai/article/details/108226231)


==**考察重点：用卡诺图消除竞争冒险的方法；用多路选择器结合基础组合逻辑电路来实现复杂组合逻辑电路的方法（往往限制用某种型号的MUX+一些逻辑门元件来实现功能）**。==