Analysis & Synthesis report for FinalProj
Wed May 10 23:52:27 2023
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. Analysis & Synthesis RAM Summary
  9. Analysis & Synthesis DSP Block Usage Summary
 10. Analysis & Synthesis IP Cores Summary
 11. State Machine - |finalproj_top|colorBGD_example:comb_50|health_stateMachine:S2|State
 12. State Machine - |finalproj_top|colorBGD_example:comb_50|health_stateMachine:S1|State
 13. State Machine - |finalproj_top|colorBGD_example:comb_50|venom:venomS2_3|venom_stateMachine:comb_13|State
 14. State Machine - |finalproj_top|colorBGD_example:comb_50|venom:venomS2_2|venom_stateMachine:comb_13|State
 15. State Machine - |finalproj_top|colorBGD_example:comb_50|venom:venomS2_1|venom_stateMachine:comb_13|State
 16. State Machine - |finalproj_top|colorBGD_example:comb_50|venomCountMachine:VenomCS2|State
 17. State Machine - |finalproj_top|colorBGD_example:comb_50|venom:venomS1_3|venom_stateMachine:comb_13|State
 18. State Machine - |finalproj_top|colorBGD_example:comb_50|venom:venomS1_2|venom_stateMachine:comb_13|State
 19. State Machine - |finalproj_top|colorBGD_example:comb_50|venom:venomS1_1|venom_stateMachine:comb_13|State
 20. State Machine - |finalproj_top|colorBGD_example:comb_50|venomCountMachine:VenomCS1|State
 21. State Machine - |finalproj_top|colorBGD_example:comb_50|ISDU:isdu1|State
 22. State Machine - |finalproj_top|finalprojsoc:u0|finalprojsoc_sdram:sdram|m_next
 23. State Machine - |finalproj_top|finalprojsoc:u0|finalprojsoc_sdram:sdram|m_state
 24. State Machine - |finalproj_top|finalprojsoc:u0|finalprojsoc_sdram:sdram|i_next
 25. State Machine - |finalproj_top|finalprojsoc:u0|finalprojsoc_sdram:sdram|i_state
 26. State Machine - |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck|DRsize
 27. Registers Protected by Synthesis
 28. Registers Removed During Synthesis
 29. Removed Registers Triggering Further Register Optimizations
 30. General Register Statistics
 31. Inverted Register Statistics
 32. Registers Packed Into Inferred Megafunctions
 33. Multiplexer Restructuring Statistics (Restructuring Performed)
 34. Source assignments for finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|finalprojsoc_jtag_uart_scfifo_w:the_finalprojsoc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram
 35. Source assignments for finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|finalprojsoc_jtag_uart_scfifo_r:the_finalprojsoc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram
 36. Source assignments for finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_register_bank_a_module:finalprojsoc_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated
 37. Source assignments for finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_register_bank_b_module:finalprojsoc_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated
 38. Source assignments for finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_debug:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer
 39. Source assignments for finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_ocimem:the_finalprojsoc_nios2_gen2_0_cpu_nios2_ocimem|finalprojsoc_nios2_gen2_0_cpu_ociram_sp_ram_module:finalprojsoc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated
 40. Source assignments for finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1
 41. Source assignments for finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2
 42. Source assignments for finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|finalprojsoc_nios2_gen2_0_cpu_debug_slave_sysclk:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3
 43. Source assignments for finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|finalprojsoc_nios2_gen2_0_cpu_debug_slave_sysclk:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4
 44. Source assignments for finalprojsoc:u0|finalprojsoc_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_hlg1:auto_generated
 45. Source assignments for finalprojsoc:u0|finalprojsoc_sdram:sdram
 46. Source assignments for finalprojsoc:u0|finalprojsoc_sdram_pll:sdram_pll
 47. Source assignments for finalprojsoc:u0|finalprojsoc_sdram_pll:sdram_pll|finalprojsoc_sdram_pll_stdsync_sv6:stdsync2|finalprojsoc_sdram_pll_dffpipe_l2c:dffpipe3
 48. Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_demux:cmd_demux
 49. Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_demux:cmd_demux_001
 50. Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux
 51. Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_001
 52. Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_002
 53. Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_003
 54. Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_004
 55. Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_005
 56. Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_006
 57. Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_007
 58. Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_008
 59. Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_009
 60. Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_010
 61. Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_011
 62. Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_012
 63. Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_013
 64. Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_014
 65. Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_015
 66. Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_016
 67. Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_017
 68. Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer
 69. Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer
 70. Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer
 71. Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer
 72. Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer
 73. Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer
 74. Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer
 75. Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer
 76. Source assignments for finalprojsoc:u0|altera_reset_controller:rst_controller
 77. Source assignments for finalprojsoc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1
 78. Source assignments for finalprojsoc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1
 79. Source assignments for finalprojsoc:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1
 80. Source assignments for finalprojsoc:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_req_sync_uq1
 81. Source assignments for colorBGD_example:comb_50|up_head_p2_rom:up_head_p2_rom|altsyncram:memory_rtl_0|altsyncram_9651:auto_generated
 82. Source assignments for colorBGD_example:comb_50|left_head_p2_rom:left_head_p2_rom|altsyncram:memory_rtl_0|altsyncram_li51:auto_generated
 83. Source assignments for colorBGD_example:comb_50|down_head_p2_rom:down_head_p2_rom|altsyncram:memory_rtl_0|altsyncram_fj51:auto_generated
 84. Source assignments for colorBGD_example:comb_50|right_head_p2_rom:right_head_p2_rom|altsyncram:memory_rtl_0|altsyncram_rp51:auto_generated
 85. Source assignments for colorBGD_example:comb_50|up_head_p1_rom:SnakeHead_W_rom|altsyncram:memory_rtl_0|altsyncram_7651:auto_generated
 86. Source assignments for colorBGD_example:comb_50|left_head_p1_rom:SnakeHead_A_rom|altsyncram:memory_rtl_0|altsyncram_ji51:auto_generated
 87. Source assignments for colorBGD_example:comb_50|down_head_p1_rom:SnakeHead_S_rom|altsyncram:memory_rtl_0|altsyncram_dj51:auto_generated
 88. Source assignments for colorBGD_example:comb_50|right_head_p1_rom:SnakeHead_D_rom|altsyncram:memory_rtl_0|altsyncram_pp51:auto_generated
 89. Source assignments for colorBGD_example:comb_50|Obstacle_Set1_rom:Obstacle_Set1_rom|altsyncram:memory_rtl_0|altsyncram_mu51:auto_generated
 90. Source assignments for colorBGD_example:comb_50|WinnerP2_rom:WinnerP2_rom|altsyncram:memory_rtl_0|altsyncram_3v41:auto_generated
 91. Source assignments for colorBGD_example:comb_50|WinnerP1_rom:WinnerP1_roms|altsyncram:memory_rtl_0|altsyncram_1v41:auto_generated
 92. Source assignments for colorBGD_example:comb_50|colorBGD_rom:colorBGD_rom|altsyncram:memory_rtl_0|altsyncram_t051:auto_generated
 93. Source assignments for colorBGD_example:comb_50|heart_rom:heart_rom|altsyncram:memory_rtl_0|altsyncram_6b41:auto_generated
 94. Source assignments for colorBGD_example:comb_50|heart_rom:heart_rom1|altsyncram:memory_rtl_0|altsyncram_6b41:auto_generated
 95. Source assignments for colorBGD_example:comb_50|heart_rom:heart_rom2|altsyncram:memory_rtl_0|altsyncram_6b41:auto_generated
 96. Source assignments for colorBGD_example:comb_50|heart_rom:heart_rom3|altsyncram:memory_rtl_0|altsyncram_6b41:auto_generated
 97. Source assignments for colorBGD_example:comb_50|heart_rom:heart_rom4|altsyncram:memory_rtl_0|altsyncram_6b41:auto_generated
 98. Source assignments for colorBGD_example:comb_50|heart_rom:heart_rom5|altsyncram:memory_rtl_0|altsyncram_6b41:auto_generated
 99. Source assignments for colorBGD_example:comb_50|VenomAnimationSprite_rom:VenomAnimationSprite_rom|altsyncram:memory_rtl_0|altsyncram_th71:auto_generated
100. Source assignments for colorBGD_example:comb_50|VenomAnimationSprite_rom:VenomAnimationSprite_rom1|altsyncram:memory_rtl_0|altsyncram_th71:auto_generated
101. Source assignments for colorBGD_example:comb_50|Me_Sprite_rom:Me_Sprite_rom|altsyncram:memory_rtl_0|altsyncram_e551:auto_generated
102. Source assignments for colorBGD_example:comb_50|mainMenu_rom:mainMenu_rom|altsyncram:memory_rtl_0|altsyncram_c151:auto_generated
103. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|finalprojsoc_jtag_uart_scfifo_w:the_finalprojsoc_jtag_uart_scfifo_w|scfifo:wfifo
104. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|finalprojsoc_jtag_uart_scfifo_r:the_finalprojsoc_jtag_uart_scfifo_r|scfifo:rfifo
105. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_register_bank_a_module:finalprojsoc_nios2_gen2_0_cpu_register_bank_a
106. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_register_bank_a_module:finalprojsoc_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram
107. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_register_bank_b_module:finalprojsoc_nios2_gen2_0_cpu_register_bank_b
108. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_register_bank_b_module:finalprojsoc_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram
109. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_debug:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer
110. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_ocimem:the_finalprojsoc_nios2_gen2_0_cpu_nios2_ocimem|finalprojsoc_nios2_gen2_0_cpu_ociram_sp_ram_module:finalprojsoc_nios2_gen2_0_cpu_ociram_sp_ram
111. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_ocimem:the_finalprojsoc_nios2_gen2_0_cpu_nios2_ocimem|finalprojsoc_nios2_gen2_0_cpu_ociram_sp_ram_module:finalprojsoc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram
112. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1
113. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2
114. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|finalprojsoc_nios2_gen2_0_cpu_debug_slave_sysclk:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3
115. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|finalprojsoc_nios2_gen2_0_cpu_debug_slave_sysclk:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4
116. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:finalprojsoc_nios2_gen2_0_cpu_debug_slave_phy
117. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_onchip_memory2_0:onchip_memory2_0
118. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram
119. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_data_master_translator
120. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator
121. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator
122. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator
123. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator
124. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sdram_pll_pll_slave_translator
125. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator
126. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sdram_s1_translator
127. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator
128. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hex_digits_pio_s1_translator
129. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_pio_s1_translator
130. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:keycode_s1_translator
131. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_irq_s1_translator
132. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_gpx_s1_translator
133. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_rst_s1_translator
134. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_s1_translator
135. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:x_velocity_s1_translator
136. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:y_velocity_s1_translator
137. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:random_coordinate_s1_translator
138. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:spi_0_spi_control_port_translator
139. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_data_master_agent
140. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_instruction_master_agent
141. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:jtag_uart_avalon_jtag_slave_agent
142. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:jtag_uart_avalon_jtag_slave_agent|altera_merlin_burst_uncompressor:uncompressor
143. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo
144. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent
145. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent|altera_merlin_burst_uncompressor:uncompressor
146. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo
147. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent
148. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent|altera_merlin_burst_uncompressor:uncompressor
149. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo
150. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_pll_pll_slave_agent
151. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_pll_pll_slave_agent|altera_merlin_burst_uncompressor:uncompressor
152. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo
153. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_memory2_0_s1_agent
154. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_memory2_0_s1_agent|altera_merlin_burst_uncompressor:uncompressor
155. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo
156. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent
157. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor
158. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo
159. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo
160. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:key_s1_agent
161. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:key_s1_agent|altera_merlin_burst_uncompressor:uncompressor
162. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo
163. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hex_digits_pio_s1_agent
164. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hex_digits_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor
165. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex_digits_pio_s1_agent_rsp_fifo
166. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:leds_pio_s1_agent
167. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:leds_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor
168. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo
169. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:keycode_s1_agent
170. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:keycode_s1_agent|altera_merlin_burst_uncompressor:uncompressor
171. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo
172. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_irq_s1_agent
173. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_irq_s1_agent|altera_merlin_burst_uncompressor:uncompressor
174. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo
175. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_gpx_s1_agent
176. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_gpx_s1_agent|altera_merlin_burst_uncompressor:uncompressor
177. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo
178. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_rst_s1_agent
179. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_rst_s1_agent|altera_merlin_burst_uncompressor:uncompressor
180. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo
181. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:timer_s1_agent
182. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:timer_s1_agent|altera_merlin_burst_uncompressor:uncompressor
183. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo
184. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:x_velocity_s1_agent
185. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:x_velocity_s1_agent|altera_merlin_burst_uncompressor:uncompressor
186. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:x_velocity_s1_agent_rsp_fifo
187. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:y_velocity_s1_agent
188. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:y_velocity_s1_agent|altera_merlin_burst_uncompressor:uncompressor
189. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:y_velocity_s1_agent_rsp_fifo
190. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:random_coordinate_s1_agent
191. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:random_coordinate_s1_agent|altera_merlin_burst_uncompressor:uncompressor
192. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:random_coordinate_s1_agent_rsp_fifo
193. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:spi_0_spi_control_port_agent
194. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:spi_0_spi_control_port_agent|altera_merlin_burst_uncompressor:uncompressor
195. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_0_spi_control_port_agent_rsp_fifo
196. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router:router|finalprojsoc_mm_interconnect_0_router_default_decode:the_default_decode
197. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router:router_001|finalprojsoc_mm_interconnect_0_router_default_decode:the_default_decode
198. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_002|finalprojsoc_mm_interconnect_0_router_002_default_decode:the_default_decode
199. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_003|finalprojsoc_mm_interconnect_0_router_002_default_decode:the_default_decode
200. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_004|finalprojsoc_mm_interconnect_0_router_002_default_decode:the_default_decode
201. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_005|finalprojsoc_mm_interconnect_0_router_002_default_decode:the_default_decode
202. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_006|finalprojsoc_mm_interconnect_0_router_002_default_decode:the_default_decode
203. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_007:router_007|finalprojsoc_mm_interconnect_0_router_007_default_decode:the_default_decode
204. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_008|finalprojsoc_mm_interconnect_0_router_002_default_decode:the_default_decode
205. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_009|finalprojsoc_mm_interconnect_0_router_002_default_decode:the_default_decode
206. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_010|finalprojsoc_mm_interconnect_0_router_002_default_decode:the_default_decode
207. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_011|finalprojsoc_mm_interconnect_0_router_002_default_decode:the_default_decode
208. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_012|finalprojsoc_mm_interconnect_0_router_002_default_decode:the_default_decode
209. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_013|finalprojsoc_mm_interconnect_0_router_002_default_decode:the_default_decode
210. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_014|finalprojsoc_mm_interconnect_0_router_002_default_decode:the_default_decode
211. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_015|finalprojsoc_mm_interconnect_0_router_002_default_decode:the_default_decode
212. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_016|finalprojsoc_mm_interconnect_0_router_002_default_decode:the_default_decode
213. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_017|finalprojsoc_mm_interconnect_0_router_002_default_decode:the_default_decode
214. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_018|finalprojsoc_mm_interconnect_0_router_002_default_decode:the_default_decode
215. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_019|finalprojsoc_mm_interconnect_0_router_002_default_decode:the_default_decode
216. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_s1_burst_adapter
217. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_s1_burst_adapter|altera_merlin_burst_adapter_uncompressed_only:altera_merlin_burst_adapter_uncompressed_only.burst_adapter
218. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb
219. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder
220. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_001|altera_merlin_arbitrator:arb
221. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_001|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder
222. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_002|altera_merlin_arbitrator:arb
223. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_002|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder
224. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_003|altera_merlin_arbitrator:arb
225. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_003|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder
226. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_004|altera_merlin_arbitrator:arb
227. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_004|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder
228. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_005|altera_merlin_arbitrator:arb
229. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_005|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder
230. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_006|altera_merlin_arbitrator:arb
231. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_006|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder
232. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_007|altera_merlin_arbitrator:arb
233. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_007|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder
234. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_008|altera_merlin_arbitrator:arb
235. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_008|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder
236. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_009|altera_merlin_arbitrator:arb
237. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_009|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder
238. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_010|altera_merlin_arbitrator:arb
239. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_010|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder
240. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_011|altera_merlin_arbitrator:arb
241. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_011|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder
242. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_012|altera_merlin_arbitrator:arb
243. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_012|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder
244. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_013|altera_merlin_arbitrator:arb
245. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_013|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder
246. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_014|altera_merlin_arbitrator:arb
247. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_014|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder
248. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_015|altera_merlin_arbitrator:arb
249. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_015|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder
250. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_016|altera_merlin_arbitrator:arb
251. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_016|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder
252. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_017|altera_merlin_arbitrator:arb
253. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_017|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder
254. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_mux:rsp_mux|altera_merlin_arbitrator:arb
255. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_mux:rsp_mux|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder
256. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_mux:rsp_mux_001|altera_merlin_arbitrator:arb
257. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_mux:rsp_mux_001|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder
258. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter
259. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|altera_merlin_burst_uncompressor:uncompressor
260. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter
261. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser
262. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer
263. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer
264. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer
265. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001
266. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer
267. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer
268. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer
269. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002
270. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer
271. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer
272. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer
273. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003
274. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer
275. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer
276. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer
277. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter
278. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_001
279. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_002
280. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_003
281. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_004
282. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter_005:avalon_st_adapter_005
283. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_006
284. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_007
285. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_008
286. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_009
287. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_010
288. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_011
289. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_012
290. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_013
291. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_014
292. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_015
293. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_016
294. Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_017
295. Parameter Settings for User Entity Instance: finalprojsoc:u0|altera_reset_controller:rst_controller
296. Parameter Settings for User Entity Instance: finalprojsoc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1
297. Parameter Settings for User Entity Instance: finalprojsoc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1
298. Parameter Settings for User Entity Instance: finalprojsoc:u0|altera_reset_controller:rst_controller_001
299. Parameter Settings for User Entity Instance: finalprojsoc:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1
300. Parameter Settings for User Entity Instance: finalprojsoc:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_req_sync_uq1
301. Parameter Settings for User Entity Instance: vga_controller:vga
302. Parameter Settings for User Entity Instance: snake:s_main
303. Parameter Settings for User Entity Instance: snake2:s_enemy
304. Parameter Settings for User Entity Instance: colorBGD_example:comb_50|venom:venomS1_1
305. Parameter Settings for User Entity Instance: colorBGD_example:comb_50|venom:venomS1_2
306. Parameter Settings for User Entity Instance: colorBGD_example:comb_50|venom:venomS1_3
307. Parameter Settings for User Entity Instance: colorBGD_example:comb_50|venom:venomS2_1
308. Parameter Settings for User Entity Instance: colorBGD_example:comb_50|venom:venomS2_2
309. Parameter Settings for User Entity Instance: colorBGD_example:comb_50|venom:venomS2_3
310. Parameter Settings for User Entity Instance: colorBGD_example:comb_50|reg_unit:randomX
311. Parameter Settings for User Entity Instance: colorBGD_example:comb_50|reg_unit:randomY
312. Parameter Settings for User Entity Instance: colorBGD_example:comb_50|reg_unit:eggX
313. Parameter Settings for User Entity Instance: colorBGD_example:comb_50|reg_unit:eggY
314. Parameter Settings for User Entity Instance: colorBGD_example:comb_50|reg_unit:snake1Motion
315. Parameter Settings for User Entity Instance: colorBGD_example:comb_50|reg_unit:snake2Motion
316. Parameter Settings for User Entity Instance: colorBGD_example:comb_50|font_rom:comb_2956
317. Parameter Settings for User Entity Instance: colorBGD_example:comb_50|font_rom:comb_2957
318. Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|up_head_p2_rom:up_head_p2_rom|altsyncram:memory_rtl_0
319. Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|left_head_p2_rom:left_head_p2_rom|altsyncram:memory_rtl_0
320. Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|down_head_p2_rom:down_head_p2_rom|altsyncram:memory_rtl_0
321. Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|right_head_p2_rom:right_head_p2_rom|altsyncram:memory_rtl_0
322. Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|up_head_p1_rom:SnakeHead_W_rom|altsyncram:memory_rtl_0
323. Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|left_head_p1_rom:SnakeHead_A_rom|altsyncram:memory_rtl_0
324. Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|down_head_p1_rom:SnakeHead_S_rom|altsyncram:memory_rtl_0
325. Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|right_head_p1_rom:SnakeHead_D_rom|altsyncram:memory_rtl_0
326. Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|Obstacle_Set1_rom:Obstacle_Set1_rom|altsyncram:memory_rtl_0
327. Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|WinnerP2_rom:WinnerP2_rom|altsyncram:memory_rtl_0
328. Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|WinnerP1_rom:WinnerP1_roms|altsyncram:memory_rtl_0
329. Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|colorBGD_rom:colorBGD_rom|altsyncram:memory_rtl_0
330. Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|heart_rom:heart_rom|altsyncram:memory_rtl_0
331. Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|heart_rom:heart_rom1|altsyncram:memory_rtl_0
332. Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|heart_rom:heart_rom2|altsyncram:memory_rtl_0
333. Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|heart_rom:heart_rom3|altsyncram:memory_rtl_0
334. Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|heart_rom:heart_rom4|altsyncram:memory_rtl_0
335. Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|heart_rom:heart_rom5|altsyncram:memory_rtl_0
336. Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|VenomAnimationSprite_rom:VenomAnimationSprite_rom|altsyncram:memory_rtl_0
337. Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|VenomAnimationSprite_rom:VenomAnimationSprite_rom1|altsyncram:memory_rtl_0
338. Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|Me_Sprite_rom:Me_Sprite_rom|altsyncram:memory_rtl_0
339. Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|mainMenu_rom:mainMenu_rom|altsyncram:memory_rtl_0
340. Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|lpm_mult:Mult18
341. Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|lpm_mult:Mult19
342. Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|lpm_mult:Mult6
343. Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|lpm_mult:Mult7
344. Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|lpm_mult:Mult3
345. Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|lpm_mult:Mult4
346. Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|lpm_mult:Mult0
347. Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|lpm_mult:Mult1
348. Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|lpm_mult:Mult15
349. Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|lpm_mult:Mult16
350. Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|lpm_mult:Mult12
351. Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|lpm_mult:Mult13
352. Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|lpm_mult:Mult9
353. Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|lpm_mult:Mult10
354. scfifo Parameter Settings by Entity Instance
355. altsyncram Parameter Settings by Entity Instance
356. lpm_mult Parameter Settings by Entity Instance
357. Port Connectivity Checks: "colorBGD_example:comb_50|mux_4_1_16:charcode2"
358. Port Connectivity Checks: "colorBGD_example:comb_50|mux_4_1_16:charcode1"
359. Port Connectivity Checks: "colorBGD_example:comb_50|heart_palette:heart_palette5"
360. Port Connectivity Checks: "colorBGD_example:comb_50|heart_rom:heart_rom5"
361. Port Connectivity Checks: "colorBGD_example:comb_50|heart_palette:heart_palette4"
362. Port Connectivity Checks: "colorBGD_example:comb_50|heart_rom:heart_rom4"
363. Port Connectivity Checks: "colorBGD_example:comb_50|heart_palette:heart_palette3"
364. Port Connectivity Checks: "colorBGD_example:comb_50|heart_rom:heart_rom3"
365. Port Connectivity Checks: "colorBGD_example:comb_50|heart_palette:heart_palette2"
366. Port Connectivity Checks: "colorBGD_example:comb_50|heart_rom:heart_rom2"
367. Port Connectivity Checks: "colorBGD_example:comb_50|heart_palette:heart_palette1"
368. Port Connectivity Checks: "colorBGD_example:comb_50|heart_rom:heart_rom1"
369. Port Connectivity Checks: "colorBGD_example:comb_50|heart_palette:heart_palette"
370. Port Connectivity Checks: "colorBGD_example:comb_50|heart_rom:heart_rom"
371. Port Connectivity Checks: "colorBGD_example:comb_50|Obstacle_Set1_palette:Obstacle_Set1_palette"
372. Port Connectivity Checks: "colorBGD_example:comb_50|Obstacle_Set1_rom:Obstacle_Set1_rom"
373. Port Connectivity Checks: "colorBGD_example:comb_50|right_head_p2_rom:right_head_p2_rom"
374. Port Connectivity Checks: "colorBGD_example:comb_50|left_head_p2_rom:left_head_p2_rom"
375. Port Connectivity Checks: "colorBGD_example:comb_50|down_head_p2_rom:down_head_p2_rom"
376. Port Connectivity Checks: "colorBGD_example:comb_50|up_head_p2_rom:up_head_p2_rom"
377. Port Connectivity Checks: "colorBGD_example:comb_50|right_head_p1_rom:SnakeHead_D_rom"
378. Port Connectivity Checks: "colorBGD_example:comb_50|left_head_p1_rom:SnakeHead_A_rom"
379. Port Connectivity Checks: "colorBGD_example:comb_50|down_head_p1_rom:SnakeHead_S_rom"
380. Port Connectivity Checks: "colorBGD_example:comb_50|up_head_p1_rom:SnakeHead_W_rom"
381. Port Connectivity Checks: "colorBGD_example:comb_50|colorBGD_rom:colorBGD_rom"
382. Port Connectivity Checks: "colorBGD_example:comb_50|mux_4_1_16:bluePaletteMux1"
383. Port Connectivity Checks: "colorBGD_example:comb_50|mux_4_1_16:greenPaletteMux1"
384. Port Connectivity Checks: "colorBGD_example:comb_50|mux_4_1_16:redPaletteMux1"
385. Port Connectivity Checks: "colorBGD_example:comb_50|mux_4_1_16:bluePaletteMux"
386. Port Connectivity Checks: "colorBGD_example:comb_50|mux_4_1_16:greenPaletteMux"
387. Port Connectivity Checks: "colorBGD_example:comb_50|mux_4_1_16:redPaletteMux"
388. Port Connectivity Checks: "colorBGD_example:comb_50|reg_unit:eggY"
389. Port Connectivity Checks: "colorBGD_example:comb_50|reg_unit:eggX"
390. Port Connectivity Checks: "colorBGD_example:comb_50|VGA_Random_Coords:eggYCoord1"
391. Port Connectivity Checks: "colorBGD_example:comb_50|VGA_Random_Coords:eggXCoord1"
392. Port Connectivity Checks: "colorBGD_example:comb_50|health_stateMachine:S2"
393. Port Connectivity Checks: "colorBGD_example:comb_50|health_stateMachine:S1"
394. Port Connectivity Checks: "colorBGD_example:comb_50|venom:venomS2_3"
395. Port Connectivity Checks: "colorBGD_example:comb_50|venom:venomS2_2"
396. Port Connectivity Checks: "colorBGD_example:comb_50|venom:venomS2_1"
397. Port Connectivity Checks: "colorBGD_example:comb_50|venomCountMachine:VenomCS2"
398. Port Connectivity Checks: "colorBGD_example:comb_50|venom:venomS1_3"
399. Port Connectivity Checks: "colorBGD_example:comb_50|venom:venomS1_2"
400. Port Connectivity Checks: "colorBGD_example:comb_50|venom:venomS1_1"
401. Port Connectivity Checks: "colorBGD_example:comb_50|venomCountMachine:VenomCS1"
402. Port Connectivity Checks: "colorBGD_example:comb_50|ISDU:isdu1"
403. Port Connectivity Checks: "colorBGD_example:comb_50"
404. Port Connectivity Checks: "snake2:s_enemy"
405. Port Connectivity Checks: "snake:s_main"
406. Port Connectivity Checks: "vga_controller:vga"
407. Port Connectivity Checks: "finalprojsoc:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_req_sync_uq1"
408. Port Connectivity Checks: "finalprojsoc:u0|altera_reset_controller:rst_controller_001"
409. Port Connectivity Checks: "finalprojsoc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1"
410. Port Connectivity Checks: "finalprojsoc:u0|altera_reset_controller:rst_controller"
411. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003"
412. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002"
413. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001"
414. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser"
415. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter"
416. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|altera_merlin_burst_uncompressor:uncompressor"
417. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter"
418. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_mux:rsp_mux|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder"
419. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder"
420. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_007:router_007|finalprojsoc_mm_interconnect_0_router_007_default_decode:the_default_decode"
421. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_002|finalprojsoc_mm_interconnect_0_router_002_default_decode:the_default_decode"
422. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router:router|finalprojsoc_mm_interconnect_0_router_default_decode:the_default_decode"
423. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_0_spi_control_port_agent_rsp_fifo"
424. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:spi_0_spi_control_port_agent"
425. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:random_coordinate_s1_agent_rsp_fifo"
426. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:random_coordinate_s1_agent"
427. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:y_velocity_s1_agent_rsp_fifo"
428. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:y_velocity_s1_agent"
429. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:x_velocity_s1_agent_rsp_fifo"
430. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:x_velocity_s1_agent"
431. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo"
432. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:timer_s1_agent"
433. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo"
434. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_rst_s1_agent"
435. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo"
436. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_gpx_s1_agent"
437. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo"
438. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_irq_s1_agent"
439. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo"
440. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:keycode_s1_agent"
441. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo"
442. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:leds_pio_s1_agent"
443. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex_digits_pio_s1_agent_rsp_fifo"
444. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hex_digits_pio_s1_agent"
445. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo"
446. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:key_s1_agent"
447. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo"
448. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo"
449. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent"
450. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo"
451. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_memory2_0_s1_agent"
452. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo"
453. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_pll_pll_slave_agent"
454. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo"
455. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent"
456. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo"
457. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent"
458. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo"
459. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:jtag_uart_avalon_jtag_slave_agent"
460. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_instruction_master_agent"
461. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_data_master_agent"
462. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:spi_0_spi_control_port_translator"
463. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:random_coordinate_s1_translator"
464. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:y_velocity_s1_translator"
465. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:x_velocity_s1_translator"
466. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_s1_translator"
467. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_rst_s1_translator"
468. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_gpx_s1_translator"
469. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_irq_s1_translator"
470. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:keycode_s1_translator"
471. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_pio_s1_translator"
472. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hex_digits_pio_s1_translator"
473. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator"
474. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sdram_s1_translator"
475. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator"
476. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sdram_pll_pll_slave_translator"
477. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator"
478. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator"
479. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator"
480. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator"
481. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_data_master_translator"
482. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_spi_0:spi_0"
483. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_sdram_pll:sdram_pll|finalprojsoc_sdram_pll_altpll_vg92:sd1"
484. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_sdram_pll:sdram_pll"
485. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_sdram:sdram|finalprojsoc_sdram_input_efifo_module:the_finalprojsoc_sdram_input_efifo_module"
486. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_onchip_memory2_0:onchip_memory2_0"
487. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:finalprojsoc_nios2_gen2_0_cpu_debug_slave_phy"
488. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|finalprojsoc_nios2_gen2_0_cpu_debug_slave_sysclk:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4"
489. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|finalprojsoc_nios2_gen2_0_cpu_debug_slave_sysclk:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3"
490. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_pib:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_pib"
491. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_fifo:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_fifo|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_fifo_wrptr_inc:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_fifo_wrptr_inc"
492. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_dtrace:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_dtrace|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_td_mode:finalprojsoc_nios2_gen2_0_cpu_nios2_oci_trc_ctrl_td_mode"
493. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_itrace:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_itrace"
494. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_dbrk:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_dbrk"
495. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_xbrk:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_xbrk"
496. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_debug:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_debug"
497. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci"
498. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_test_bench:the_finalprojsoc_nios2_gen2_0_cpu_test_bench"
499. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0"
500. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic"
501. Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart"
502. Port Connectivity Checks: "finalprojsoc:u0"
503. Post-Synthesis Netlist Statistics for Top Partition
504. Elapsed Time Per Partition
505. Analysis & Synthesis Messages
506. Analysis & Synthesis Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                     ;
+------------------------------------+---------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Wed May 10 23:52:27 2023       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; FinalProj                                   ;
; Top-level Entity Name              ; finalproj_top                               ;
; Family                             ; MAX 10                                      ;
; Total logic elements               ; 7,668                                       ;
;     Total combinational functions  ; 6,517                                       ;
;     Dedicated logic registers      ; 3,230                                       ;
; Total registers                    ; 3230                                        ;
; Total pins                         ; 141                                         ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 786,784                                     ;
; Embedded Multiplier 9-bit elements ; 24                                          ;
; Total PLLs                         ; 1                                           ;
; UFM blocks                         ; 0                                           ;
; ADC blocks                         ; 0                                           ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                              ;
+------------------------------------------------------------------+--------------------+--------------------+
; Option                                                           ; Setting            ; Default Value      ;
+------------------------------------------------------------------+--------------------+--------------------+
; Device                                                           ; 10M50DAF484C7G     ;                    ;
; Top-level entity name                                            ; finalproj_top      ; FinalProj          ;
; Family name                                                      ; MAX 10             ; Cyclone V          ;
; Use smart compilation                                            ; Off                ; Off                ;
; Enable parallel Assembler and Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                      ; Off                ; Off                ;
; Restructure Multiplexers                                         ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                              ; Off                ; Off                ;
; Preserve fewer node names                                        ; On                 ; On                 ;
; Intel FPGA IP Evaluation Mode                                    ; Enable             ; Enable             ;
; Verilog Version                                                  ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                     ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                         ; Auto               ; Auto               ;
; Safe State Machine                                               ; Off                ; Off                ;
; Extract Verilog State Machines                                   ; On                 ; On                 ;
; Extract VHDL State Machines                                      ; On                 ; On                 ;
; Ignore Verilog initial constructs                                ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                       ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                   ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                          ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                        ; On                 ; On                 ;
; Parallel Synthesis                                               ; On                 ; On                 ;
; DSP Block Balancing                                              ; Auto               ; Auto               ;
; NOT Gate Push-Back                                               ; On                 ; On                 ;
; Power-Up Don't Care                                              ; On                 ; On                 ;
; Remove Redundant Logic Cells                                     ; Off                ; Off                ;
; Remove Duplicate Registers                                       ; On                 ; On                 ;
; Ignore CARRY Buffers                                             ; Off                ; Off                ;
; Ignore CASCADE Buffers                                           ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                            ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                        ; Off                ; Off                ;
; Ignore LCELL Buffers                                             ; Off                ; Off                ;
; Ignore SOFT Buffers                                              ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                   ; Off                ; Off                ;
; Optimization Technique                                           ; Balanced           ; Balanced           ;
; Carry Chain Length                                               ; 70                 ; 70                 ;
; Auto Carry Chains                                                ; On                 ; On                 ;
; Auto Open-Drain Pins                                             ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                            ; Off                ; Off                ;
; Auto ROM Replacement                                             ; On                 ; On                 ;
; Auto RAM Replacement                                             ; On                 ; On                 ;
; Auto DSP Block Replacement                                       ; On                 ; On                 ;
; Auto Shift Register Replacement                                  ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                  ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                    ; On                 ; On                 ;
; Strict RAM Replacement                                           ; Off                ; Off                ;
; Allow Synchronous Control Signals                                ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                           ; Off                ; Off                ;
; Auto RAM Block Balancing                                         ; On                 ; On                 ;
; Auto RAM to Logic Cell Conversion                                ; Off                ; Off                ;
; Auto Resource Sharing                                            ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                               ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                               ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                    ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing              ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                ; Off                ; Off                ;
; Timing-Driven Synthesis                                          ; On                 ; On                 ;
; Report Parameter Settings                                        ; On                 ; On                 ;
; Report Source Assignments                                        ; On                 ; On                 ;
; Report Connectivity Checks                                       ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                               ; Off                ; Off                ;
; Synchronization Register Chain Length                            ; 2                  ; 2                  ;
; Power Optimization During Synthesis                              ; Normal compilation ; Normal compilation ;
; HDL message level                                                ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                  ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report         ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report               ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report        ; 100                ; 100                ;
; Clock MUX Protection                                             ; On                 ; On                 ;
; Auto Gated Clock Conversion                                      ; Off                ; Off                ;
; Block Design Naming                                              ; Auto               ; Auto               ;
; SDC constraint protection                                        ; Off                ; Off                ;
; Synthesis Effort                                                 ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal     ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                             ; Off                ; Off                ;
; Analysis & Synthesis Message Level                               ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                      ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                           ; On                 ; On                 ;
+------------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.1%      ;
;     Processor 3            ;   0.1%      ;
;     Processor 4            ;   0.1%      ;
;     Processor 5            ;   0.1%      ;
;     Processor 6            ;   0.1%      ;
;     Processor 7            ;   0.0%      ;
;     Processor 8            ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------+-----------------+----------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; File Name with User-Entered Path                                                                          ; Used in Netlist ; File Type                                    ; File Name with Absolute Path                                                                                                                        ; Library      ;
+-----------------------------------------------------------------------------------------------------------+-----------------+----------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Me_Sprite/Me_Sprite_rom.sv                                                                                ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/Me_Sprite/Me_Sprite_rom.sv                                                                                ;              ;
; Me_Sprite/Me_Sprite_palette.sv                                                                            ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/Me_Sprite/Me_Sprite_palette.sv                                                                            ;              ;
; EasterEgg/EasterEgg_rom.sv                                                                                ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/EasterEgg/EasterEgg_rom.sv                                                                                ;              ;
; EasterEgg/EasterEgg_palette.sv                                                                            ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/EasterEgg/EasterEgg_palette.sv                                                                            ;              ;
; VenomAnimationSprite/VenomAnimationSprite_rom.sv                                                          ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/VenomAnimationSprite/VenomAnimationSprite_rom.sv                                                          ;              ;
; VenomAnimationSprite/VenomAnimationSprite_palette.sv                                                      ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/VenomAnimationSprite/VenomAnimationSprite_palette.sv                                                      ;              ;
; font_rom.sv                                                                                               ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/font_rom.sv                                                                                               ;              ;
; WinnerP2/WinnerP2_rom.sv                                                                                  ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/WinnerP2/WinnerP2_rom.sv                                                                                  ;              ;
; WinnerP2/WinnerP2_palette.sv                                                                              ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/WinnerP2/WinnerP2_palette.sv                                                                              ;              ;
; WinnerP1/WinnerP1_rom.sv                                                                                  ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/WinnerP1/WinnerP1_rom.sv                                                                                  ;              ;
; WinnerP1/WinnerP1_palette.sv                                                                              ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/WinnerP1/WinnerP1_palette.sv                                                                              ;              ;
; apple/apple_rom.sv                                                                                        ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/apple/apple_rom.sv                                                                                        ;              ;
; apple/apple_palette.sv                                                                                    ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/apple/apple_palette.sv                                                                                    ;              ;
; VGA_Random_Coords.sv                                                                                      ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/VGA_Random_Coords.sv                                                                                      ;              ;
; Venom/Venom_rom.sv                                                                                        ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/Venom/Venom_rom.sv                                                                                        ;              ;
; Venom/Venom_palette.sv                                                                                    ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/Venom/Venom_palette.sv                                                                                    ;              ;
; heart/heart_rom.sv                                                                                        ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/heart/heart_rom.sv                                                                                        ;              ;
; heart/heart_palette.sv                                                                                    ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/heart/heart_palette.sv                                                                                    ;              ;
; mainMenu/mainMenu_rom.sv                                                                                  ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/mainMenu/mainMenu_rom.sv                                                                                  ;              ;
; mainMenu/mainMenu_palette.sv                                                                              ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/mainMenu/mainMenu_palette.sv                                                                              ;              ;
; down_head_p2/down_head_p2_rom.sv                                                                          ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/down_head_p2/down_head_p2_rom.sv                                                                          ;              ;
; down_head_p2/down_head_p2_palette.sv                                                                      ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/down_head_p2/down_head_p2_palette.sv                                                                      ;              ;
; left_head_p2/left_head_p2_rom.sv                                                                          ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/left_head_p2/left_head_p2_rom.sv                                                                          ;              ;
; left_head_p2/left_head_p2_palette.sv                                                                      ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/left_head_p2/left_head_p2_palette.sv                                                                      ;              ;
; right_head_p2/right_head_p2_rom.sv                                                                        ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/right_head_p2/right_head_p2_rom.sv                                                                        ;              ;
; right_head_p2/right_head_p2_palette.sv                                                                    ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/right_head_p2/right_head_p2_palette.sv                                                                    ;              ;
; Obstacle_Set1/Obstacle_Set1_rom.sv                                                                        ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/Obstacle_Set1/Obstacle_Set1_rom.sv                                                                        ;              ;
; Obstacle_Set1/Obstacle_Set1_palette.sv                                                                    ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/Obstacle_Set1/Obstacle_Set1_palette.sv                                                                    ;              ;
; colorBGD/colorBGD_rom.sv                                                                                  ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_rom.sv                                                                                  ;              ;
; colorBGD/colorBGD_palette.sv                                                                              ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_palette.sv                                                                              ;              ;
; colorBGD/colorBGD_example.sv                                                                              ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv                                                                              ;              ;
; up_head_p2/up_head_p2_rom.sv                                                                              ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/up_head_p2/up_head_p2_rom.sv                                                                              ;              ;
; up_head_p2/up_head_p2_palette.sv                                                                          ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/up_head_p2/up_head_p2_palette.sv                                                                          ;              ;
; down_head_p1/down_head_p1_rom.sv                                                                          ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/down_head_p1/down_head_p1_rom.sv                                                                          ;              ;
; down_head_p1/down_head_p1_palette.sv                                                                      ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/down_head_p1/down_head_p1_palette.sv                                                                      ;              ;
; up_head_p1/up_head_p1_rom.sv                                                                              ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/up_head_p1/up_head_p1_rom.sv                                                                              ;              ;
; up_head_p1/up_head_p1_palette.sv                                                                          ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/up_head_p1/up_head_p1_palette.sv                                                                          ;              ;
; right_head_p1/right_head_p1_rom.sv                                                                        ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/right_head_p1/right_head_p1_rom.sv                                                                        ;              ;
; right_head_p1/right_head_p1_palette.sv                                                                    ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/right_head_p1/right_head_p1_palette.sv                                                                    ;              ;
; left_head_p1/left_head_p1_rom.sv                                                                          ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/left_head_p1/left_head_p1_rom.sv                                                                          ;              ;
; left_head_p1/left_head_p1_palette.sv                                                                      ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/left_head_p1/left_head_p1_palette.sv                                                                      ;              ;
; mux_4_1_16.sv                                                                                             ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/mux_4_1_16.sv                                                                                             ;              ;
; snake.sv                                                                                                  ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/snake.sv                                                                                                  ;              ;
; finalprojsoc/synthesis/finalprojsoc.v                                                                     ; yes             ; User Verilog HDL File                        ; C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/finalprojsoc.v                                                                     ; finalprojsoc ;
; finalprojsoc/synthesis/submodules/altera_reset_controller.v                                               ; yes             ; User Verilog HDL File                        ; C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_reset_controller.v                                               ; finalprojsoc ;
; finalprojsoc/synthesis/submodules/altera_reset_synchronizer.v                                             ; yes             ; User Verilog HDL File                        ; C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_reset_synchronizer.v                                             ; finalprojsoc ;
; finalprojsoc/synthesis/submodules/finalprojsoc_irq_mapper.sv                                              ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_irq_mapper.sv                                              ; finalprojsoc ;
; finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0.v                                        ; yes             ; User Verilog HDL File                        ; C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0.v                                        ; finalprojsoc ;
; finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_avalon_st_adapter_005.v                  ; yes             ; User Verilog HDL File                        ; C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_avalon_st_adapter_005.v                  ; finalprojsoc ;
; finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_avalon_st_adapter_005_error_adapter_0.sv ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_avalon_st_adapter_005_error_adapter_0.sv ; finalprojsoc ;
; finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_avalon_st_adapter.v                      ; yes             ; User Verilog HDL File                        ; C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_avalon_st_adapter.v                      ; finalprojsoc ;
; finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_avalon_st_adapter_error_adapter_0.sv     ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_avalon_st_adapter_error_adapter_0.sv     ; finalprojsoc ;
; finalprojsoc/synthesis/submodules/altera_avalon_st_handshake_clock_crosser.v                              ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_avalon_st_handshake_clock_crosser.v                              ; finalprojsoc ;
; finalprojsoc/synthesis/submodules/altera_avalon_st_clock_crosser.v                                        ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_avalon_st_clock_crosser.v                                        ; finalprojsoc ;
; finalprojsoc/synthesis/submodules/altera_std_synchronizer_nocut.v                                         ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_std_synchronizer_nocut.v                                         ; finalprojsoc ;
; finalprojsoc/synthesis/submodules/altera_merlin_width_adapter.sv                                          ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_merlin_width_adapter.sv                                          ; finalprojsoc ;
; finalprojsoc/synthesis/submodules/altera_merlin_burst_uncompressor.sv                                     ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_merlin_burst_uncompressor.sv                                     ; finalprojsoc ;
; finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_rsp_mux.sv                               ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_rsp_mux.sv                               ; finalprojsoc ;
; finalprojsoc/synthesis/submodules/altera_merlin_arbitrator.sv                                             ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_merlin_arbitrator.sv                                             ; finalprojsoc ;
; finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_rsp_demux.sv                             ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_rsp_demux.sv                             ; finalprojsoc ;
; finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_cmd_mux.sv                               ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_cmd_mux.sv                               ; finalprojsoc ;
; finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_cmd_demux.sv                             ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_cmd_demux.sv                             ; finalprojsoc ;
; finalprojsoc/synthesis/submodules/altera_merlin_burst_adapter.sv                                          ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_merlin_burst_adapter.sv                                          ; finalprojsoc ;
; finalprojsoc/synthesis/submodules/altera_merlin_burst_adapter_uncmpr.sv                                   ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_merlin_burst_adapter_uncmpr.sv                                   ; finalprojsoc ;
; finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_router_007.sv                            ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_router_007.sv                            ; finalprojsoc ;
; finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_router_002.sv                            ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_router_002.sv                            ; finalprojsoc ;
; finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_router.sv                                ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_router.sv                                ; finalprojsoc ;
; finalprojsoc/synthesis/submodules/altera_avalon_sc_fifo.v                                                 ; yes             ; User Verilog HDL File                        ; C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_avalon_sc_fifo.v                                                 ; finalprojsoc ;
; finalprojsoc/synthesis/submodules/altera_merlin_slave_agent.sv                                            ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_merlin_slave_agent.sv                                            ; finalprojsoc ;
; finalprojsoc/synthesis/submodules/altera_merlin_master_agent.sv                                           ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_merlin_master_agent.sv                                           ; finalprojsoc ;
; finalprojsoc/synthesis/submodules/altera_merlin_slave_translator.sv                                       ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_merlin_slave_translator.sv                                       ; finalprojsoc ;
; finalprojsoc/synthesis/submodules/altera_merlin_master_translator.sv                                      ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_merlin_master_translator.sv                                      ; finalprojsoc ;
; finalprojsoc/synthesis/submodules/finalprojsoc_x_velocity.v                                               ; yes             ; User Verilog HDL File                        ; C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_x_velocity.v                                               ; finalprojsoc ;
; finalprojsoc/synthesis/submodules/finalprojsoc_usb_rst.v                                                  ; yes             ; User Verilog HDL File                        ; C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_usb_rst.v                                                  ; finalprojsoc ;
; finalprojsoc/synthesis/submodules/finalprojsoc_usb_gpx.v                                                  ; yes             ; User Verilog HDL File                        ; C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_usb_gpx.v                                                  ; finalprojsoc ;
; finalprojsoc/synthesis/submodules/finalprojsoc_timer.v                                                    ; yes             ; User Verilog HDL File                        ; C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_timer.v                                                    ; finalprojsoc ;
; finalprojsoc/synthesis/submodules/finalprojsoc_sysid_qsys_0.v                                             ; yes             ; User Verilog HDL File                        ; C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_sysid_qsys_0.v                                             ; finalprojsoc ;
; finalprojsoc/synthesis/submodules/finalprojsoc_spi_0.v                                                    ; yes             ; User Verilog HDL File                        ; C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_spi_0.v                                                    ; finalprojsoc ;
; finalprojsoc/synthesis/submodules/finalprojsoc_sdram_pll.v                                                ; yes             ; User Verilog HDL File                        ; C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_sdram_pll.v                                                ; finalprojsoc ;
; finalprojsoc/synthesis/submodules/finalprojsoc_sdram.v                                                    ; yes             ; User Verilog HDL File                        ; C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_sdram.v                                                    ; finalprojsoc ;
; finalprojsoc/synthesis/submodules/finalprojsoc_random_coordinate.v                                        ; yes             ; User Verilog HDL File                        ; C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_random_coordinate.v                                        ; finalprojsoc ;
; finalprojsoc/synthesis/submodules/finalprojsoc_onchip_memory2_0.hex                                       ; yes             ; User Hexadecimal (Intel-Format) File         ; C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_onchip_memory2_0.hex                                       ; finalprojsoc ;
; finalprojsoc/synthesis/submodules/finalprojsoc_onchip_memory2_0.v                                         ; yes             ; User Verilog HDL File                        ; C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_onchip_memory2_0.v                                         ; finalprojsoc ;
; finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0.v                                             ; yes             ; User Verilog HDL File                        ; C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0.v                                             ; finalprojsoc ;
; finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v                                         ; yes             ; User Verilog HDL File                        ; C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v                                         ; finalprojsoc ;
; finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu_debug_slave_sysclk.v                      ; yes             ; User Verilog HDL File                        ; C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu_debug_slave_sysclk.v                      ; finalprojsoc ;
; finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck.v                         ; yes             ; User Verilog HDL File                        ; C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck.v                         ; finalprojsoc ;
; finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper.v                     ; yes             ; User Verilog HDL File                        ; C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper.v                     ; finalprojsoc ;
; finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu_test_bench.v                              ; yes             ; User Verilog HDL File                        ; C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu_test_bench.v                              ; finalprojsoc ;
; finalprojsoc/synthesis/submodules/finalprojsoc_leds_pio.v                                                 ; yes             ; User Verilog HDL File                        ; C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_leds_pio.v                                                 ; finalprojsoc ;
; finalprojsoc/synthesis/submodules/finalprojsoc_key.v                                                      ; yes             ; User Verilog HDL File                        ; C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_key.v                                                      ; finalprojsoc ;
; finalprojsoc/synthesis/submodules/finalprojsoc_jtag_uart.v                                                ; yes             ; User Verilog HDL File                        ; C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_jtag_uart.v                                                ; finalprojsoc ;
; finalprojsoc/synthesis/submodules/finalprojsoc_hex_digits_pio.v                                           ; yes             ; User Verilog HDL File                        ; C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_hex_digits_pio.v                                           ; finalprojsoc ;
; VGA_controller.sv                                                                                         ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/VGA_controller.sv                                                                                         ;              ;
; HexDriver.sv                                                                                              ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/HexDriver.sv                                                                                              ;              ;
; finalproj_top.sv                                                                                          ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv                                                                                          ;              ;
; move_stateMachine.sv                                                                                      ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/move_stateMachine.sv                                                                                      ;              ;
; regUnit.sv                                                                                                ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/regUnit.sv                                                                                                ;              ;
; snake2.sv                                                                                                 ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/snake2.sv                                                                                                 ;              ;
; ISDU.sv                                                                                                   ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/ISDU.sv                                                                                                   ;              ;
; venom.sv                                                                                                  ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv                                                                                                  ;              ;
; venom_stateMachine.sv                                                                                     ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/venom_stateMachine.sv                                                                                     ;              ;
; venomCountMachine.sv                                                                                      ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/venomCountMachine.sv                                                                                      ;              ;
; health_stateMachine.sv                                                                                    ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/health_stateMachine.sv                                                                                    ;              ;
; Second_Counter.sv                                                                                         ; yes             ; User SystemVerilog HDL File                  ; C:/Users/amaan/Documents/ECE385_FinalProj/Second_Counter.sv                                                                                         ;              ;
; scfifo.tdf                                                                                                ; yes             ; Megafunction                                 ; c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/scfifo.tdf                                                                                   ;              ;
; a_regfifo.inc                                                                                             ; yes             ; Megafunction                                 ; c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/a_regfifo.inc                                                                                ;              ;
; a_dpfifo.inc                                                                                              ; yes             ; Megafunction                                 ; c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/a_dpfifo.inc                                                                                 ;              ;
; a_i2fifo.inc                                                                                              ; yes             ; Megafunction                                 ; c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/a_i2fifo.inc                                                                                 ;              ;
; a_fffifo.inc                                                                                              ; yes             ; Megafunction                                 ; c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/a_fffifo.inc                                                                                 ;              ;
; a_f2fifo.inc                                                                                              ; yes             ; Megafunction                                 ; c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/a_f2fifo.inc                                                                                 ;              ;
; aglobal181.inc                                                                                            ; yes             ; Megafunction                                 ; c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/aglobal181.inc                                                                               ;              ;
; db/scfifo_9621.tdf                                                                                        ; yes             ; Auto-Generated Megafunction                  ; C:/Users/amaan/Documents/ECE385_FinalProj/db/scfifo_9621.tdf                                                                                        ;              ;
; db/a_dpfifo_bb01.tdf                                                                                      ; yes             ; Auto-Generated Megafunction                  ; C:/Users/amaan/Documents/ECE385_FinalProj/db/a_dpfifo_bb01.tdf                                                                                      ;              ;
; db/a_fefifo_7cf.tdf                                                                                       ; yes             ; Auto-Generated Megafunction                  ; C:/Users/amaan/Documents/ECE385_FinalProj/db/a_fefifo_7cf.tdf                                                                                       ;              ;
; db/cntr_337.tdf                                                                                           ; yes             ; Auto-Generated Megafunction                  ; C:/Users/amaan/Documents/ECE385_FinalProj/db/cntr_337.tdf                                                                                           ;              ;
; db/altsyncram_dtn1.tdf                                                                                    ; yes             ; Auto-Generated Megafunction                  ; C:/Users/amaan/Documents/ECE385_FinalProj/db/altsyncram_dtn1.tdf                                                                                    ;              ;
; db/cntr_n2b.tdf                                                                                           ; yes             ; Auto-Generated Megafunction                  ; C:/Users/amaan/Documents/ECE385_FinalProj/db/cntr_n2b.tdf                                                                                           ;              ;
; alt_jtag_atlantic.v                                                                                       ; yes             ; Encrypted Megafunction                       ; c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/alt_jtag_atlantic.v                                                                          ;              ;
; sld_jtag_endpoint_adapter.vhd                                                                             ; yes             ; Encrypted Megafunction                       ; c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/sld_jtag_endpoint_adapter.vhd                                                                ;              ;
; sld_jtag_endpoint_adapter_impl.sv                                                                         ; yes             ; Encrypted Megafunction                       ; c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/sld_jtag_endpoint_adapter_impl.sv                                                            ;              ;
; altsyncram.tdf                                                                                            ; yes             ; Megafunction                                 ; c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/altsyncram.tdf                                                                               ;              ;
; stratix_ram_block.inc                                                                                     ; yes             ; Megafunction                                 ; c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/stratix_ram_block.inc                                                                        ;              ;
; lpm_mux.inc                                                                                               ; yes             ; Megafunction                                 ; c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/lpm_mux.inc                                                                                  ;              ;
; lpm_decode.inc                                                                                            ; yes             ; Megafunction                                 ; c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/lpm_decode.inc                                                                               ;              ;
; a_rdenreg.inc                                                                                             ; yes             ; Megafunction                                 ; c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/a_rdenreg.inc                                                                                ;              ;
; altrom.inc                                                                                                ; yes             ; Megafunction                                 ; c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/altrom.inc                                                                                   ;              ;
; altram.inc                                                                                                ; yes             ; Megafunction                                 ; c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/altram.inc                                                                                   ;              ;
; altdpram.inc                                                                                              ; yes             ; Megafunction                                 ; c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/altdpram.inc                                                                                 ;              ;
; db/altsyncram_s0c1.tdf                                                                                    ; yes             ; Auto-Generated Megafunction                  ; C:/Users/amaan/Documents/ECE385_FinalProj/db/altsyncram_s0c1.tdf                                                                                    ;              ;
; altera_std_synchronizer.v                                                                                 ; yes             ; Megafunction                                 ; c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/altera_std_synchronizer.v                                                                    ;              ;
; db/altsyncram_0n61.tdf                                                                                    ; yes             ; Auto-Generated Megafunction                  ; C:/Users/amaan/Documents/ECE385_FinalProj/db/altsyncram_0n61.tdf                                                                                    ;              ;
; sld_virtual_jtag_basic.v                                                                                  ; yes             ; Megafunction                                 ; c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/sld_virtual_jtag_basic.v                                                                     ;              ;
; db/altsyncram_hlg1.tdf                                                                                    ; yes             ; Auto-Generated Megafunction                  ; C:/Users/amaan/Documents/ECE385_FinalProj/db/altsyncram_hlg1.tdf                                                                                    ;              ;
; sld_hub.vhd                                                                                               ; yes             ; Encrypted Megafunction                       ; c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/sld_hub.vhd                                                                                  ; altera_sld   ;
; db/ip/slde5d24351/alt_sld_fab.v                                                                           ; yes             ; Encrypted Auto-Found Verilog HDL File        ; C:/Users/amaan/Documents/ECE385_FinalProj/db/ip/slde5d24351/alt_sld_fab.v                                                                           ; alt_sld_fab  ;
; db/ip/slde5d24351/submodules/alt_sld_fab_alt_sld_fab.v                                                    ; yes             ; Encrypted Auto-Found Verilog HDL File        ; C:/Users/amaan/Documents/ECE385_FinalProj/db/ip/slde5d24351/submodules/alt_sld_fab_alt_sld_fab.v                                                    ; alt_sld_fab  ;
; db/ip/slde5d24351/submodules/alt_sld_fab_alt_sld_fab_ident.sv                                             ; yes             ; Auto-Found SystemVerilog HDL File            ; C:/Users/amaan/Documents/ECE385_FinalProj/db/ip/slde5d24351/submodules/alt_sld_fab_alt_sld_fab_ident.sv                                             ; alt_sld_fab  ;
; db/ip/slde5d24351/submodules/alt_sld_fab_alt_sld_fab_presplit.sv                                          ; yes             ; Encrypted Auto-Found SystemVerilog HDL File  ; C:/Users/amaan/Documents/ECE385_FinalProj/db/ip/slde5d24351/submodules/alt_sld_fab_alt_sld_fab_presplit.sv                                          ; alt_sld_fab  ;
; db/ip/slde5d24351/submodules/alt_sld_fab_alt_sld_fab_sldfabric.vhd                                        ; yes             ; Encrypted Auto-Found VHDL File               ; C:/Users/amaan/Documents/ECE385_FinalProj/db/ip/slde5d24351/submodules/alt_sld_fab_alt_sld_fab_sldfabric.vhd                                        ; alt_sld_fab  ;
; db/ip/slde5d24351/submodules/alt_sld_fab_alt_sld_fab_splitter.sv                                          ; yes             ; Encrypted Auto-Found SystemVerilog HDL File  ; C:/Users/amaan/Documents/ECE385_FinalProj/db/ip/slde5d24351/submodules/alt_sld_fab_alt_sld_fab_splitter.sv                                          ; alt_sld_fab  ;
; sld_jtag_hub.vhd                                                                                          ; yes             ; Encrypted Megafunction                       ; c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/sld_jtag_hub.vhd                                                                             ;              ;
; sld_rom_sr.vhd                                                                                            ; yes             ; Encrypted Megafunction                       ; c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/sld_rom_sr.vhd                                                                               ;              ;
; db/altsyncram_9651.tdf                                                                                    ; yes             ; Auto-Generated Megafunction                  ; C:/Users/amaan/Documents/ECE385_FinalProj/db/altsyncram_9651.tdf                                                                                    ;              ;
; ./up_head_p2/up_head_p2.mif                                                                               ; yes             ; Auto-Found Memory Initialization File        ; C:/Users/amaan/Documents/ECE385_FinalProj/up_head_p2/up_head_p2.mif                                                                                 ;              ;
; db/altsyncram_li51.tdf                                                                                    ; yes             ; Auto-Generated Megafunction                  ; C:/Users/amaan/Documents/ECE385_FinalProj/db/altsyncram_li51.tdf                                                                                    ;              ;
; ./left_head_p2/left_head_p2.mif                                                                           ; yes             ; Auto-Found Memory Initialization File        ; C:/Users/amaan/Documents/ECE385_FinalProj/left_head_p2/left_head_p2.mif                                                                             ;              ;
; db/altsyncram_fj51.tdf                                                                                    ; yes             ; Auto-Generated Megafunction                  ; C:/Users/amaan/Documents/ECE385_FinalProj/db/altsyncram_fj51.tdf                                                                                    ;              ;
; ./down_head_p2/down_head_p2.mif                                                                           ; yes             ; Auto-Found Memory Initialization File        ; C:/Users/amaan/Documents/ECE385_FinalProj/down_head_p2/down_head_p2.mif                                                                             ;              ;
; db/altsyncram_rp51.tdf                                                                                    ; yes             ; Auto-Generated Megafunction                  ; C:/Users/amaan/Documents/ECE385_FinalProj/db/altsyncram_rp51.tdf                                                                                    ;              ;
; ./right_head_p2/right_head_p2.mif                                                                         ; yes             ; Auto-Found Memory Initialization File        ; C:/Users/amaan/Documents/ECE385_FinalProj/right_head_p2/right_head_p2.mif                                                                           ;              ;
; db/altsyncram_7651.tdf                                                                                    ; yes             ; Auto-Generated Megafunction                  ; C:/Users/amaan/Documents/ECE385_FinalProj/db/altsyncram_7651.tdf                                                                                    ;              ;
; ./up_head_p1/up_head_p1.mif                                                                               ; yes             ; Auto-Found Memory Initialization File        ; C:/Users/amaan/Documents/ECE385_FinalProj/up_head_p1/up_head_p1.mif                                                                                 ;              ;
; db/altsyncram_ji51.tdf                                                                                    ; yes             ; Auto-Generated Megafunction                  ; C:/Users/amaan/Documents/ECE385_FinalProj/db/altsyncram_ji51.tdf                                                                                    ;              ;
; ./left_head_p1/left_head_p1.mif                                                                           ; yes             ; Auto-Found Memory Initialization File        ; C:/Users/amaan/Documents/ECE385_FinalProj/left_head_p1/left_head_p1.mif                                                                             ;              ;
; db/altsyncram_dj51.tdf                                                                                    ; yes             ; Auto-Generated Megafunction                  ; C:/Users/amaan/Documents/ECE385_FinalProj/db/altsyncram_dj51.tdf                                                                                    ;              ;
; ./down_head_p1/down_head_p1.mif                                                                           ; yes             ; Auto-Found Memory Initialization File        ; C:/Users/amaan/Documents/ECE385_FinalProj/down_head_p1/down_head_p1.mif                                                                             ;              ;
; db/altsyncram_pp51.tdf                                                                                    ; yes             ; Auto-Generated Megafunction                  ; C:/Users/amaan/Documents/ECE385_FinalProj/db/altsyncram_pp51.tdf                                                                                    ;              ;
; ./right_head_p1/right_head_p1.mif                                                                         ; yes             ; Auto-Found Memory Initialization File        ; C:/Users/amaan/Documents/ECE385_FinalProj/right_head_p1/right_head_p1.mif                                                                           ;              ;
; db/altsyncram_mu51.tdf                                                                                    ; yes             ; Auto-Generated Megafunction                  ; C:/Users/amaan/Documents/ECE385_FinalProj/db/altsyncram_mu51.tdf                                                                                    ;              ;
; ./Obstacle_Set1/Obstacle_Set1.mif                                                                         ; yes             ; Auto-Found Memory Initialization File        ; C:/Users/amaan/Documents/ECE385_FinalProj/Obstacle_Set1/Obstacle_Set1.mif                                                                           ;              ;
; db/decode_kk9.tdf                                                                                         ; yes             ; Auto-Generated Megafunction                  ; C:/Users/amaan/Documents/ECE385_FinalProj/db/decode_kk9.tdf                                                                                         ;              ;
; db/mux_63b.tdf                                                                                            ; yes             ; Auto-Generated Megafunction                  ; C:/Users/amaan/Documents/ECE385_FinalProj/db/mux_63b.tdf                                                                                            ;              ;
; db/altsyncram_3v41.tdf                                                                                    ; yes             ; Auto-Generated Megafunction                  ; C:/Users/amaan/Documents/ECE385_FinalProj/db/altsyncram_3v41.tdf                                                                                    ;              ;
; ./WinnerP2/WinnerP2.mif                                                                                   ; yes             ; Auto-Found Memory Initialization File        ; C:/Users/amaan/Documents/ECE385_FinalProj/WinnerP2/WinnerP2.mif                                                                                     ;              ;
; db/decode_4j9.tdf                                                                                         ; yes             ; Auto-Generated Megafunction                  ; C:/Users/amaan/Documents/ECE385_FinalProj/db/decode_4j9.tdf                                                                                         ;              ;
; db/mux_m1b.tdf                                                                                            ; yes             ; Auto-Generated Megafunction                  ; C:/Users/amaan/Documents/ECE385_FinalProj/db/mux_m1b.tdf                                                                                            ;              ;
; db/altsyncram_1v41.tdf                                                                                    ; yes             ; Auto-Generated Megafunction                  ; C:/Users/amaan/Documents/ECE385_FinalProj/db/altsyncram_1v41.tdf                                                                                    ;              ;
; ./WinnerP1/WinnerP1.mif                                                                                   ; yes             ; Auto-Found Memory Initialization File        ; C:/Users/amaan/Documents/ECE385_FinalProj/WinnerP1/WinnerP1.mif                                                                                     ;              ;
; db/altsyncram_t051.tdf                                                                                    ; yes             ; Auto-Generated Megafunction                  ; C:/Users/amaan/Documents/ECE385_FinalProj/db/altsyncram_t051.tdf                                                                                    ;              ;
; ./colorBGD/colorBGD.mif                                                                                   ; yes             ; Auto-Found Memory Initialization File        ; C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD.mif                                                                                     ;              ;
; db/mux_73b.tdf                                                                                            ; yes             ; Auto-Generated Megafunction                  ; C:/Users/amaan/Documents/ECE385_FinalProj/db/mux_73b.tdf                                                                                            ;              ;
; db/altsyncram_6b41.tdf                                                                                    ; yes             ; Auto-Generated Megafunction                  ; C:/Users/amaan/Documents/ECE385_FinalProj/db/altsyncram_6b41.tdf                                                                                    ;              ;
; ./heart/heart.mif                                                                                         ; yes             ; Auto-Found Memory Initialization File        ; C:/Users/amaan/Documents/ECE385_FinalProj/heart/heart.mif                                                                                           ;              ;
; db/altsyncram_th71.tdf                                                                                    ; yes             ; Auto-Generated Megafunction                  ; C:/Users/amaan/Documents/ECE385_FinalProj/db/altsyncram_th71.tdf                                                                                    ;              ;
; ./VenomAnimationSprite/VenomAnimationSprite.mif                                                           ; yes             ; Auto-Found Memory Initialization File        ; C:/Users/amaan/Documents/ECE385_FinalProj/VenomAnimationSprite/VenomAnimationSprite.mif                                                             ;              ;
; db/altsyncram_e551.tdf                                                                                    ; yes             ; Auto-Generated Megafunction                  ; C:/Users/amaan/Documents/ECE385_FinalProj/db/altsyncram_e551.tdf                                                                                    ;              ;
; ./Me_Sprite/Me_Sprite.mif                                                                                 ; yes             ; Auto-Found Memory Initialization File        ; C:/Users/amaan/Documents/ECE385_FinalProj/Me_Sprite/Me_Sprite.mif                                                                                   ;              ;
; db/altsyncram_c151.tdf                                                                                    ; yes             ; Auto-Generated Megafunction                  ; C:/Users/amaan/Documents/ECE385_FinalProj/db/altsyncram_c151.tdf                                                                                    ;              ;
; ./mainMenu/mainMenu.mif                                                                                   ; yes             ; Auto-Found Memory Initialization File        ; C:/Users/amaan/Documents/ECE385_FinalProj/mainMenu/mainMenu.mif                                                                                     ;              ;
; db/mux_l1b.tdf                                                                                            ; yes             ; Auto-Generated Megafunction                  ; C:/Users/amaan/Documents/ECE385_FinalProj/db/mux_l1b.tdf                                                                                            ;              ;
; lpm_mult.tdf                                                                                              ; yes             ; Megafunction                                 ; c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/lpm_mult.tdf                                                                                 ;              ;
; lpm_add_sub.inc                                                                                           ; yes             ; Megafunction                                 ; c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/lpm_add_sub.inc                                                                              ;              ;
; multcore.inc                                                                                              ; yes             ; Megafunction                                 ; c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/multcore.inc                                                                                 ;              ;
; bypassff.inc                                                                                              ; yes             ; Megafunction                                 ; c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/bypassff.inc                                                                                 ;              ;
; altshift.inc                                                                                              ; yes             ; Megafunction                                 ; c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/altshift.inc                                                                                 ;              ;
; multcore.tdf                                                                                              ; yes             ; Megafunction                                 ; c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/multcore.tdf                                                                                 ;              ;
; csa_add.inc                                                                                               ; yes             ; Megafunction                                 ; c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/csa_add.inc                                                                                  ;              ;
; mpar_add.inc                                                                                              ; yes             ; Megafunction                                 ; c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/mpar_add.inc                                                                                 ;              ;
; muleabz.inc                                                                                               ; yes             ; Megafunction                                 ; c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/muleabz.inc                                                                                  ;              ;
; mul_lfrg.inc                                                                                              ; yes             ; Megafunction                                 ; c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/mul_lfrg.inc                                                                                 ;              ;
; mul_boothc.inc                                                                                            ; yes             ; Megafunction                                 ; c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/mul_boothc.inc                                                                               ;              ;
; alt_ded_mult.inc                                                                                          ; yes             ; Megafunction                                 ; c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/alt_ded_mult.inc                                                                             ;              ;
; alt_ded_mult_y.inc                                                                                        ; yes             ; Megafunction                                 ; c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/alt_ded_mult_y.inc                                                                           ;              ;
; dffpipe.inc                                                                                               ; yes             ; Megafunction                                 ; c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/dffpipe.inc                                                                                  ;              ;
; mpar_add.tdf                                                                                              ; yes             ; Megafunction                                 ; c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/mpar_add.tdf                                                                                 ;              ;
; altshift.tdf                                                                                              ; yes             ; Megafunction                                 ; c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/altshift.tdf                                                                                 ;              ;
; db/mult_fgs.tdf                                                                                           ; yes             ; Auto-Generated Megafunction                  ; C:/Users/amaan/Documents/ECE385_FinalProj/db/mult_fgs.tdf                                                                                           ;              ;
; db/altsyncram_6251.tdf                                                                                    ; yes             ; Auto-Generated Megafunction                  ; C:/Users/amaan/Documents/ECE385_FinalProj/db/altsyncram_6251.tdf                                                                                    ;              ;
; db/decode_0l9.tdf                                                                                         ; yes             ; Auto-Generated Megafunction                  ; C:/Users/amaan/Documents/ECE385_FinalProj/db/decode_0l9.tdf                                                                                         ;              ;
; db/mux_j3b.tdf                                                                                            ; yes             ; Auto-Generated Megafunction                  ; C:/Users/amaan/Documents/ECE385_FinalProj/db/mux_j3b.tdf                                                                                            ;              ;
+-----------------------------------------------------------------------------------------------------------+-----------------+----------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+


+-------------------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary                       ;
+---------------------------------------------+---------------------+
; Resource                                    ; Usage               ;
+---------------------------------------------+---------------------+
; Estimated Total logic elements              ; 7,668               ;
;                                             ;                     ;
; Total combinational functions               ; 6517                ;
; Logic element usage by number of LUT inputs ;                     ;
;     -- 4 input functions                    ; 3272                ;
;     -- 3 input functions                    ; 1800                ;
;     -- <=2 input functions                  ; 1445                ;
;                                             ;                     ;
; Logic elements by mode                      ;                     ;
;     -- normal mode                          ; 5276                ;
;     -- arithmetic mode                      ; 1241                ;
;                                             ;                     ;
; Total registers                             ; 3230                ;
;     -- Dedicated logic registers            ; 3230                ;
;     -- I/O registers                        ; 0                   ;
;                                             ;                     ;
; I/O pins                                    ; 141                 ;
; Total memory bits                           ; 786784              ;
;                                             ;                     ;
; Embedded Multiplier 9-bit elements          ; 24                  ;
;                                             ;                     ;
; Total PLLs                                  ; 1                   ;
;     -- PLLs                                 ; 1                   ;
;                                             ;                     ;
; Maximum fan-out node                        ; MAX10_CLK1_50~input ;
; Maximum fan-out                             ; 1930                ;
; Total fan-out                               ; 36620               ;
; Average fan-out                             ; 3.52                ;
+---------------------------------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------------------------+-------------+------------+--------------+---------+-----------+------+--------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Combinational ALUTs ; Dedicated Logic Registers ; Memory Bits ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; ADC blocks ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Entity Name                                          ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------------------------+-------------+------------+--------------+---------+-----------+------+--------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------+--------------+
; |finalproj_top                                                                                                                          ; 6517 (0)            ; 3230 (0)                  ; 786784      ; 0          ; 24           ; 0       ; 12        ; 141  ; 0            ; 0          ; |finalproj_top                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; finalproj_top                                        ; work         ;
;    |HexDriver:hex_driver0|                                                                                                              ; 7 (7)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|HexDriver:hex_driver0                                                                                                                                                                                                                                                                                                                                                                                                                           ; HexDriver                                            ; work         ;
;    |HexDriver:hex_driver1|                                                                                                              ; 7 (7)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|HexDriver:hex_driver1                                                                                                                                                                                                                                                                                                                                                                                                                           ; HexDriver                                            ; work         ;
;    |HexDriver:hex_driver3|                                                                                                              ; 7 (7)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|HexDriver:hex_driver3                                                                                                                                                                                                                                                                                                                                                                                                                           ; HexDriver                                            ; work         ;
;    |HexDriver:hex_driver4|                                                                                                              ; 7 (7)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|HexDriver:hex_driver4                                                                                                                                                                                                                                                                                                                                                                                                                           ; HexDriver                                            ; work         ;
;    |colorBGD_example:comb_50|                                                                                                           ; 2781 (1455)         ; 495 (16)                  ; 775392      ; 0          ; 24           ; 0       ; 12        ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50                                                                                                                                                                                                                                                                                                                                                                                                                        ; colorBGD_example                                     ; work         ;
;       |EasterEgg_palette:EasterEgg_palette|                                                                                             ; 12 (12)             ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|EasterEgg_palette:EasterEgg_palette                                                                                                                                                                                                                                                                                                                                                                                    ; EasterEgg_palette                                    ; work         ;
;       |EasterEgg_rom:EasterEgg_rom|                                                                                                     ; 36 (36)             ; 4 (4)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|EasterEgg_rom:EasterEgg_rom                                                                                                                                                                                                                                                                                                                                                                                            ; EasterEgg_rom                                        ; work         ;
;       |ISDU:isdu1|                                                                                                                      ; 120 (120)           ; 88 (88)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|ISDU:isdu1                                                                                                                                                                                                                                                                                                                                                                                                             ; ISDU                                                 ; work         ;
;       |Me_Sprite_palette:Me_Sprite_palette|                                                                                             ; 8 (8)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|Me_Sprite_palette:Me_Sprite_palette                                                                                                                                                                                                                                                                                                                                                                                    ; Me_Sprite_palette                                    ; work         ;
;       |Me_Sprite_rom:Me_Sprite_rom|                                                                                                     ; 0 (0)               ; 0 (0)                     ; 3072        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|Me_Sprite_rom:Me_Sprite_rom                                                                                                                                                                                                                                                                                                                                                                                            ; Me_Sprite_rom                                        ; work         ;
;          |altsyncram:memory_rtl_0|                                                                                                      ; 0 (0)               ; 0 (0)                     ; 3072        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|Me_Sprite_rom:Me_Sprite_rom|altsyncram:memory_rtl_0                                                                                                                                                                                                                                                                                                                                                                    ; altsyncram                                           ; work         ;
;             |altsyncram_e551:auto_generated|                                                                                            ; 0 (0)               ; 0 (0)                     ; 3072        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|Me_Sprite_rom:Me_Sprite_rom|altsyncram:memory_rtl_0|altsyncram_e551:auto_generated                                                                                                                                                                                                                                                                                                                                     ; altsyncram_e551                                      ; work         ;
;       |Obstacle_Set1_palette:Obstacle_Set1_palette|                                                                                     ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|Obstacle_Set1_palette:Obstacle_Set1_palette                                                                                                                                                                                                                                                                                                                                                                            ; Obstacle_Set1_palette                                ; work         ;
;       |Obstacle_Set1_rom:Obstacle_Set1_rom|                                                                                             ; 36 (0)              ; 4 (0)                     ; 230400      ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|Obstacle_Set1_rom:Obstacle_Set1_rom                                                                                                                                                                                                                                                                                                                                                                                    ; Obstacle_Set1_rom                                    ; work         ;
;          |altsyncram:memory_rtl_0|                                                                                                      ; 36 (0)              ; 4 (0)                     ; 230400      ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|Obstacle_Set1_rom:Obstacle_Set1_rom|altsyncram:memory_rtl_0                                                                                                                                                                                                                                                                                                                                                            ; altsyncram                                           ; work         ;
;             |altsyncram_mu51:auto_generated|                                                                                            ; 36 (0)              ; 4 (4)                     ; 230400      ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|Obstacle_Set1_rom:Obstacle_Set1_rom|altsyncram:memory_rtl_0|altsyncram_mu51:auto_generated                                                                                                                                                                                                                                                                                                                             ; altsyncram_mu51                                      ; work         ;
;                |decode_kk9:rden_decode|                                                                                                 ; 10 (10)             ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|Obstacle_Set1_rom:Obstacle_Set1_rom|altsyncram:memory_rtl_0|altsyncram_mu51:auto_generated|decode_kk9:rden_decode                                                                                                                                                                                                                                                                                                      ; decode_kk9                                           ; work         ;
;                |mux_63b:mux2|                                                                                                           ; 26 (26)             ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|Obstacle_Set1_rom:Obstacle_Set1_rom|altsyncram:memory_rtl_0|altsyncram_mu51:auto_generated|mux_63b:mux2                                                                                                                                                                                                                                                                                                                ; mux_63b                                              ; work         ;
;       |Second_Counter:comb_1171|                                                                                                        ; 72 (72)             ; 58 (58)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|Second_Counter:comb_1171                                                                                                                                                                                                                                                                                                                                                                                               ; Second_Counter                                       ; work         ;
;       |VGA_Random_Coords:XCoord1|                                                                                                       ; 11 (11)             ; 23 (23)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|VGA_Random_Coords:XCoord1                                                                                                                                                                                                                                                                                                                                                                                              ; VGA_Random_Coords                                    ; work         ;
;       |VGA_Random_Coords:YCoord1|                                                                                                       ; 6 (6)               ; 20 (20)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|VGA_Random_Coords:YCoord1                                                                                                                                                                                                                                                                                                                                                                                              ; VGA_Random_Coords                                    ; work         ;
;       |VenomAnimationSprite_palette:VenomAnimationSprite_palette1|                                                                      ; 12 (12)             ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|VenomAnimationSprite_palette:VenomAnimationSprite_palette1                                                                                                                                                                                                                                                                                                                                                             ; VenomAnimationSprite_palette                         ; work         ;
;       |VenomAnimationSprite_palette:VenomAnimationSprite_palette|                                                                       ; 12 (12)             ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|VenomAnimationSprite_palette:VenomAnimationSprite_palette                                                                                                                                                                                                                                                                                                                                                              ; VenomAnimationSprite_palette                         ; work         ;
;       |VenomAnimationSprite_rom:VenomAnimationSprite_rom1|                                                                              ; 0 (0)               ; 0 (0)                     ; 25200       ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|VenomAnimationSprite_rom:VenomAnimationSprite_rom1                                                                                                                                                                                                                                                                                                                                                                     ; VenomAnimationSprite_rom                             ; work         ;
;          |altsyncram:memory_rtl_0|                                                                                                      ; 0 (0)               ; 0 (0)                     ; 25200       ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|VenomAnimationSprite_rom:VenomAnimationSprite_rom1|altsyncram:memory_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                           ; work         ;
;             |altsyncram_th71:auto_generated|                                                                                            ; 0 (0)               ; 0 (0)                     ; 25200       ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|VenomAnimationSprite_rom:VenomAnimationSprite_rom1|altsyncram:memory_rtl_0|altsyncram_th71:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_th71                                      ; work         ;
;       |VenomAnimationSprite_rom:VenomAnimationSprite_rom|                                                                               ; 0 (0)               ; 0 (0)                     ; 25200       ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|VenomAnimationSprite_rom:VenomAnimationSprite_rom                                                                                                                                                                                                                                                                                                                                                                      ; VenomAnimationSprite_rom                             ; work         ;
;          |altsyncram:memory_rtl_0|                                                                                                      ; 0 (0)               ; 0 (0)                     ; 25200       ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|VenomAnimationSprite_rom:VenomAnimationSprite_rom|altsyncram:memory_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                           ; work         ;
;             |altsyncram_th71:auto_generated|                                                                                            ; 0 (0)               ; 0 (0)                     ; 25200       ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|VenomAnimationSprite_rom:VenomAnimationSprite_rom|altsyncram:memory_rtl_0|altsyncram_th71:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_th71                                      ; work         ;
;       |Venom_palette:Venom_palette13|                                                                                                   ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|Venom_palette:Venom_palette13                                                                                                                                                                                                                                                                                                                                                                                          ; Venom_palette                                        ; work         ;
;       |Venom_palette:Venom_palette22|                                                                                                   ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|Venom_palette:Venom_palette22                                                                                                                                                                                                                                                                                                                                                                                          ; Venom_palette                                        ; work         ;
;       |Venom_rom:Venom_rom11|                                                                                                           ; 18 (18)             ; 3 (3)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|Venom_rom:Venom_rom11                                                                                                                                                                                                                                                                                                                                                                                                  ; Venom_rom                                            ; work         ;
;       |Venom_rom:Venom_rom12|                                                                                                           ; 16 (16)             ; 3 (3)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|Venom_rom:Venom_rom12                                                                                                                                                                                                                                                                                                                                                                                                  ; Venom_rom                                            ; work         ;
;       |Venom_rom:Venom_rom13|                                                                                                           ; 17 (17)             ; 3 (3)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|Venom_rom:Venom_rom13                                                                                                                                                                                                                                                                                                                                                                                                  ; Venom_rom                                            ; work         ;
;       |Venom_rom:Venom_rom21|                                                                                                           ; 17 (17)             ; 3 (3)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|Venom_rom:Venom_rom21                                                                                                                                                                                                                                                                                                                                                                                                  ; Venom_rom                                            ; work         ;
;       |Venom_rom:Venom_rom22|                                                                                                           ; 16 (16)             ; 3 (3)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|Venom_rom:Venom_rom22                                                                                                                                                                                                                                                                                                                                                                                                  ; Venom_rom                                            ; work         ;
;       |Venom_rom:Venom_rom23|                                                                                                           ; 16 (16)             ; 3 (3)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|Venom_rom:Venom_rom23                                                                                                                                                                                                                                                                                                                                                                                                  ; Venom_rom                                            ; work         ;
;       |WinnerP1_rom:WinnerP1_roms|                                                                                                      ; 6 (0)               ; 2 (0)                     ; 57600       ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|WinnerP1_rom:WinnerP1_roms                                                                                                                                                                                                                                                                                                                                                                                             ; WinnerP1_rom                                         ; work         ;
;          |altsyncram:memory_rtl_0|                                                                                                      ; 6 (0)               ; 2 (0)                     ; 57600       ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|WinnerP1_rom:WinnerP1_roms|altsyncram:memory_rtl_0                                                                                                                                                                                                                                                                                                                                                                     ; altsyncram                                           ; work         ;
;             |altsyncram_1v41:auto_generated|                                                                                            ; 6 (0)               ; 2 (2)                     ; 57600       ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|WinnerP1_rom:WinnerP1_roms|altsyncram:memory_rtl_0|altsyncram_1v41:auto_generated                                                                                                                                                                                                                                                                                                                                      ; altsyncram_1v41                                      ; work         ;
;                |mux_m1b:mux2|                                                                                                           ; 6 (6)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|WinnerP1_rom:WinnerP1_roms|altsyncram:memory_rtl_0|altsyncram_1v41:auto_generated|mux_m1b:mux2                                                                                                                                                                                                                                                                                                                         ; mux_m1b                                              ; work         ;
;       |WinnerP2_rom:WinnerP2_rom|                                                                                                       ; 9 (0)               ; 2 (0)                     ; 57600       ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|WinnerP2_rom:WinnerP2_rom                                                                                                                                                                                                                                                                                                                                                                                              ; WinnerP2_rom                                         ; work         ;
;          |altsyncram:memory_rtl_0|                                                                                                      ; 9 (0)               ; 2 (0)                     ; 57600       ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|WinnerP2_rom:WinnerP2_rom|altsyncram:memory_rtl_0                                                                                                                                                                                                                                                                                                                                                                      ; altsyncram                                           ; work         ;
;             |altsyncram_3v41:auto_generated|                                                                                            ; 9 (0)               ; 2 (2)                     ; 57600       ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|WinnerP2_rom:WinnerP2_rom|altsyncram:memory_rtl_0|altsyncram_3v41:auto_generated                                                                                                                                                                                                                                                                                                                                       ; altsyncram_3v41                                      ; work         ;
;                |decode_4j9:rden_decode|                                                                                                 ; 3 (3)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|WinnerP2_rom:WinnerP2_rom|altsyncram:memory_rtl_0|altsyncram_3v41:auto_generated|decode_4j9:rden_decode                                                                                                                                                                                                                                                                                                                ; decode_4j9                                           ; work         ;
;                |mux_m1b:mux2|                                                                                                           ; 6 (6)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|WinnerP2_rom:WinnerP2_rom|altsyncram:memory_rtl_0|altsyncram_3v41:auto_generated|mux_m1b:mux2                                                                                                                                                                                                                                                                                                                          ; mux_m1b                                              ; work         ;
;       |apple_palette:apple_palette|                                                                                                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|apple_palette:apple_palette                                                                                                                                                                                                                                                                                                                                                                                            ; apple_palette                                        ; work         ;
;       |apple_rom:apple_rom|                                                                                                             ; 54 (54)             ; 3 (3)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|apple_rom:apple_rom                                                                                                                                                                                                                                                                                                                                                                                                    ; apple_rom                                            ; work         ;
;       |colorBGD_palette:colorBGD_palette|                                                                                               ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|colorBGD_palette:colorBGD_palette                                                                                                                                                                                                                                                                                                                                                                                      ; colorBGD_palette                                     ; work         ;
;       |colorBGD_rom:colorBGD_rom|                                                                                                       ; 30 (0)              ; 4 (0)                     ; 307200      ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|colorBGD_rom:colorBGD_rom                                                                                                                                                                                                                                                                                                                                                                                              ; colorBGD_rom                                         ; work         ;
;          |altsyncram:memory_rtl_0|                                                                                                      ; 30 (0)              ; 4 (0)                     ; 307200      ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|colorBGD_rom:colorBGD_rom|altsyncram:memory_rtl_0                                                                                                                                                                                                                                                                                                                                                                      ; altsyncram                                           ; work         ;
;             |altsyncram_t051:auto_generated|                                                                                            ; 30 (0)              ; 4 (4)                     ; 307200      ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|colorBGD_rom:colorBGD_rom|altsyncram:memory_rtl_0|altsyncram_t051:auto_generated                                                                                                                                                                                                                                                                                                                                       ; altsyncram_t051                                      ; work         ;
;                |mux_73b:mux2|                                                                                                           ; 30 (30)             ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|colorBGD_rom:colorBGD_rom|altsyncram:memory_rtl_0|altsyncram_t051:auto_generated|mux_73b:mux2                                                                                                                                                                                                                                                                                                                          ; mux_73b                                              ; work         ;
;       |down_head_p1_palette:SnakeHead_S_palette|                                                                                        ; 12 (12)             ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|down_head_p1_palette:SnakeHead_S_palette                                                                                                                                                                                                                                                                                                                                                                               ; down_head_p1_palette                                 ; work         ;
;       |down_head_p1_rom:SnakeHead_S_rom|                                                                                                ; 0 (0)               ; 0 (0)                     ; 2304        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|down_head_p1_rom:SnakeHead_S_rom                                                                                                                                                                                                                                                                                                                                                                                       ; down_head_p1_rom                                     ; work         ;
;          |altsyncram:memory_rtl_0|                                                                                                      ; 0 (0)               ; 0 (0)                     ; 2304        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|down_head_p1_rom:SnakeHead_S_rom|altsyncram:memory_rtl_0                                                                                                                                                                                                                                                                                                                                                               ; altsyncram                                           ; work         ;
;             |altsyncram_dj51:auto_generated|                                                                                            ; 0 (0)               ; 0 (0)                     ; 2304        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|down_head_p1_rom:SnakeHead_S_rom|altsyncram:memory_rtl_0|altsyncram_dj51:auto_generated                                                                                                                                                                                                                                                                                                                                ; altsyncram_dj51                                      ; work         ;
;       |down_head_p2_palette:down_head_p2_palette|                                                                                       ; 12 (12)             ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|down_head_p2_palette:down_head_p2_palette                                                                                                                                                                                                                                                                                                                                                                              ; down_head_p2_palette                                 ; work         ;
;       |down_head_p2_rom:down_head_p2_rom|                                                                                               ; 0 (0)               ; 0 (0)                     ; 2304        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|down_head_p2_rom:down_head_p2_rom                                                                                                                                                                                                                                                                                                                                                                                      ; down_head_p2_rom                                     ; work         ;
;          |altsyncram:memory_rtl_0|                                                                                                      ; 0 (0)               ; 0 (0)                     ; 2304        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|down_head_p2_rom:down_head_p2_rom|altsyncram:memory_rtl_0                                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                           ; work         ;
;             |altsyncram_fj51:auto_generated|                                                                                            ; 0 (0)               ; 0 (0)                     ; 2304        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|down_head_p2_rom:down_head_p2_rom|altsyncram:memory_rtl_0|altsyncram_fj51:auto_generated                                                                                                                                                                                                                                                                                                                               ; altsyncram_fj51                                      ; work         ;
;       |font_rom:comb_2956|                                                                                                              ; 33 (33)             ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|font_rom:comb_2956                                                                                                                                                                                                                                                                                                                                                                                                     ; font_rom                                             ; work         ;
;       |font_rom:comb_2957|                                                                                                              ; 30 (30)             ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|font_rom:comb_2957                                                                                                                                                                                                                                                                                                                                                                                                     ; font_rom                                             ; work         ;
;       |health_stateMachine:S1|                                                                                                          ; 7 (7)               ; 13 (13)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|health_stateMachine:S1                                                                                                                                                                                                                                                                                                                                                                                                 ; health_stateMachine                                  ; work         ;
;       |health_stateMachine:S2|                                                                                                          ; 9 (9)               ; 12 (12)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|health_stateMachine:S2                                                                                                                                                                                                                                                                                                                                                                                                 ; health_stateMachine                                  ; work         ;
;       |heart_palette:heart_palette1|                                                                                                    ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|heart_palette:heart_palette1                                                                                                                                                                                                                                                                                                                                                                                           ; heart_palette                                        ; work         ;
;       |heart_palette:heart_palette2|                                                                                                    ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|heart_palette:heart_palette2                                                                                                                                                                                                                                                                                                                                                                                           ; heart_palette                                        ; work         ;
;       |heart_palette:heart_palette4|                                                                                                    ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|heart_palette:heart_palette4                                                                                                                                                                                                                                                                                                                                                                                           ; heart_palette                                        ; work         ;
;       |heart_palette:heart_palette5|                                                                                                    ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|heart_palette:heart_palette5                                                                                                                                                                                                                                                                                                                                                                                           ; heart_palette                                        ; work         ;
;       |heart_palette:heart_palette|                                                                                                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|heart_palette:heart_palette                                                                                                                                                                                                                                                                                                                                                                                            ; heart_palette                                        ; work         ;
;       |heart_rom:heart_rom1|                                                                                                            ; 0 (0)               ; 0 (0)                     ; 2048        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|heart_rom:heart_rom1                                                                                                                                                                                                                                                                                                                                                                                                   ; heart_rom                                            ; work         ;
;          |altsyncram:memory_rtl_0|                                                                                                      ; 0 (0)               ; 0 (0)                     ; 2048        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|heart_rom:heart_rom1|altsyncram:memory_rtl_0                                                                                                                                                                                                                                                                                                                                                                           ; altsyncram                                           ; work         ;
;             |altsyncram_6b41:auto_generated|                                                                                            ; 0 (0)               ; 0 (0)                     ; 2048        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|heart_rom:heart_rom1|altsyncram:memory_rtl_0|altsyncram_6b41:auto_generated                                                                                                                                                                                                                                                                                                                                            ; altsyncram_6b41                                      ; work         ;
;       |heart_rom:heart_rom2|                                                                                                            ; 0 (0)               ; 0 (0)                     ; 2048        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|heart_rom:heart_rom2                                                                                                                                                                                                                                                                                                                                                                                                   ; heart_rom                                            ; work         ;
;          |altsyncram:memory_rtl_0|                                                                                                      ; 0 (0)               ; 0 (0)                     ; 2048        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|heart_rom:heart_rom2|altsyncram:memory_rtl_0                                                                                                                                                                                                                                                                                                                                                                           ; altsyncram                                           ; work         ;
;             |altsyncram_6b41:auto_generated|                                                                                            ; 0 (0)               ; 0 (0)                     ; 2048        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|heart_rom:heart_rom2|altsyncram:memory_rtl_0|altsyncram_6b41:auto_generated                                                                                                                                                                                                                                                                                                                                            ; altsyncram_6b41                                      ; work         ;
;       |heart_rom:heart_rom3|                                                                                                            ; 0 (0)               ; 0 (0)                     ; 2048        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|heart_rom:heart_rom3                                                                                                                                                                                                                                                                                                                                                                                                   ; heart_rom                                            ; work         ;
;          |altsyncram:memory_rtl_0|                                                                                                      ; 0 (0)               ; 0 (0)                     ; 2048        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|heart_rom:heart_rom3|altsyncram:memory_rtl_0                                                                                                                                                                                                                                                                                                                                                                           ; altsyncram                                           ; work         ;
;             |altsyncram_6b41:auto_generated|                                                                                            ; 0 (0)               ; 0 (0)                     ; 2048        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|heart_rom:heart_rom3|altsyncram:memory_rtl_0|altsyncram_6b41:auto_generated                                                                                                                                                                                                                                                                                                                                            ; altsyncram_6b41                                      ; work         ;
;       |heart_rom:heart_rom4|                                                                                                            ; 0 (0)               ; 0 (0)                     ; 2048        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|heart_rom:heart_rom4                                                                                                                                                                                                                                                                                                                                                                                                   ; heart_rom                                            ; work         ;
;          |altsyncram:memory_rtl_0|                                                                                                      ; 0 (0)               ; 0 (0)                     ; 2048        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|heart_rom:heart_rom4|altsyncram:memory_rtl_0                                                                                                                                                                                                                                                                                                                                                                           ; altsyncram                                           ; work         ;
;             |altsyncram_6b41:auto_generated|                                                                                            ; 0 (0)               ; 0 (0)                     ; 2048        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|heart_rom:heart_rom4|altsyncram:memory_rtl_0|altsyncram_6b41:auto_generated                                                                                                                                                                                                                                                                                                                                            ; altsyncram_6b41                                      ; work         ;
;       |heart_rom:heart_rom5|                                                                                                            ; 0 (0)               ; 0 (0)                     ; 2048        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|heart_rom:heart_rom5                                                                                                                                                                                                                                                                                                                                                                                                   ; heart_rom                                            ; work         ;
;          |altsyncram:memory_rtl_0|                                                                                                      ; 0 (0)               ; 0 (0)                     ; 2048        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|heart_rom:heart_rom5|altsyncram:memory_rtl_0                                                                                                                                                                                                                                                                                                                                                                           ; altsyncram                                           ; work         ;
;             |altsyncram_6b41:auto_generated|                                                                                            ; 0 (0)               ; 0 (0)                     ; 2048        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|heart_rom:heart_rom5|altsyncram:memory_rtl_0|altsyncram_6b41:auto_generated                                                                                                                                                                                                                                                                                                                                            ; altsyncram_6b41                                      ; work         ;
;       |heart_rom:heart_rom|                                                                                                             ; 0 (0)               ; 0 (0)                     ; 2048        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|heart_rom:heart_rom                                                                                                                                                                                                                                                                                                                                                                                                    ; heart_rom                                            ; work         ;
;          |altsyncram:memory_rtl_0|                                                                                                      ; 0 (0)               ; 0 (0)                     ; 2048        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|heart_rom:heart_rom|altsyncram:memory_rtl_0                                                                                                                                                                                                                                                                                                                                                                            ; altsyncram                                           ; work         ;
;             |altsyncram_6b41:auto_generated|                                                                                            ; 0 (0)               ; 0 (0)                     ; 2048        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|heart_rom:heart_rom|altsyncram:memory_rtl_0|altsyncram_6b41:auto_generated                                                                                                                                                                                                                                                                                                                                             ; altsyncram_6b41                                      ; work         ;
;       |left_head_p1_palette:SnakeHead_A_palette|                                                                                        ; 12 (12)             ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|left_head_p1_palette:SnakeHead_A_palette                                                                                                                                                                                                                                                                                                                                                                               ; left_head_p1_palette                                 ; work         ;
;       |left_head_p1_rom:SnakeHead_A_rom|                                                                                                ; 0 (0)               ; 0 (0)                     ; 2304        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|left_head_p1_rom:SnakeHead_A_rom                                                                                                                                                                                                                                                                                                                                                                                       ; left_head_p1_rom                                     ; work         ;
;          |altsyncram:memory_rtl_0|                                                                                                      ; 0 (0)               ; 0 (0)                     ; 2304        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|left_head_p1_rom:SnakeHead_A_rom|altsyncram:memory_rtl_0                                                                                                                                                                                                                                                                                                                                                               ; altsyncram                                           ; work         ;
;             |altsyncram_ji51:auto_generated|                                                                                            ; 0 (0)               ; 0 (0)                     ; 2304        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|left_head_p1_rom:SnakeHead_A_rom|altsyncram:memory_rtl_0|altsyncram_ji51:auto_generated                                                                                                                                                                                                                                                                                                                                ; altsyncram_ji51                                      ; work         ;
;       |left_head_p2_palette:left_head_p2_palette|                                                                                       ; 12 (12)             ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|left_head_p2_palette:left_head_p2_palette                                                                                                                                                                                                                                                                                                                                                                              ; left_head_p2_palette                                 ; work         ;
;       |left_head_p2_rom:left_head_p2_rom|                                                                                               ; 0 (0)               ; 0 (0)                     ; 2304        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|left_head_p2_rom:left_head_p2_rom                                                                                                                                                                                                                                                                                                                                                                                      ; left_head_p2_rom                                     ; work         ;
;          |altsyncram:memory_rtl_0|                                                                                                      ; 0 (0)               ; 0 (0)                     ; 2304        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|left_head_p2_rom:left_head_p2_rom|altsyncram:memory_rtl_0                                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                           ; work         ;
;             |altsyncram_li51:auto_generated|                                                                                            ; 0 (0)               ; 0 (0)                     ; 2304        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|left_head_p2_rom:left_head_p2_rom|altsyncram:memory_rtl_0|altsyncram_li51:auto_generated                                                                                                                                                                                                                                                                                                                               ; altsyncram_li51                                      ; work         ;
;       |lpm_mult:Mult0|                                                                                                                  ; 0 (0)               ; 0 (0)                     ; 0           ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                                                                                                                         ; lpm_mult                                             ; work         ;
;          |mult_fgs:auto_generated|                                                                                                      ; 0 (0)               ; 0 (0)                     ; 0           ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|lpm_mult:Mult0|mult_fgs:auto_generated                                                                                                                                                                                                                                                                                                                                                                                 ; mult_fgs                                             ; work         ;
;       |lpm_mult:Mult10|                                                                                                                 ; 0 (0)               ; 0 (0)                     ; 0           ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|lpm_mult:Mult10                                                                                                                                                                                                                                                                                                                                                                                                        ; lpm_mult                                             ; work         ;
;          |mult_fgs:auto_generated|                                                                                                      ; 0 (0)               ; 0 (0)                     ; 0           ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|lpm_mult:Mult10|mult_fgs:auto_generated                                                                                                                                                                                                                                                                                                                                                                                ; mult_fgs                                             ; work         ;
;       |lpm_mult:Mult12|                                                                                                                 ; 0 (0)               ; 0 (0)                     ; 0           ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|lpm_mult:Mult12                                                                                                                                                                                                                                                                                                                                                                                                        ; lpm_mult                                             ; work         ;
;          |mult_fgs:auto_generated|                                                                                                      ; 0 (0)               ; 0 (0)                     ; 0           ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|lpm_mult:Mult12|mult_fgs:auto_generated                                                                                                                                                                                                                                                                                                                                                                                ; mult_fgs                                             ; work         ;
;       |lpm_mult:Mult13|                                                                                                                 ; 0 (0)               ; 0 (0)                     ; 0           ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|lpm_mult:Mult13                                                                                                                                                                                                                                                                                                                                                                                                        ; lpm_mult                                             ; work         ;
;          |mult_fgs:auto_generated|                                                                                                      ; 0 (0)               ; 0 (0)                     ; 0           ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|lpm_mult:Mult13|mult_fgs:auto_generated                                                                                                                                                                                                                                                                                                                                                                                ; mult_fgs                                             ; work         ;
;       |lpm_mult:Mult15|                                                                                                                 ; 0 (0)               ; 0 (0)                     ; 0           ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|lpm_mult:Mult15                                                                                                                                                                                                                                                                                                                                                                                                        ; lpm_mult                                             ; work         ;
;          |mult_fgs:auto_generated|                                                                                                      ; 0 (0)               ; 0 (0)                     ; 0           ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|lpm_mult:Mult15|mult_fgs:auto_generated                                                                                                                                                                                                                                                                                                                                                                                ; mult_fgs                                             ; work         ;
;       |lpm_mult:Mult16|                                                                                                                 ; 0 (0)               ; 0 (0)                     ; 0           ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|lpm_mult:Mult16                                                                                                                                                                                                                                                                                                                                                                                                        ; lpm_mult                                             ; work         ;
;          |mult_fgs:auto_generated|                                                                                                      ; 0 (0)               ; 0 (0)                     ; 0           ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|lpm_mult:Mult16|mult_fgs:auto_generated                                                                                                                                                                                                                                                                                                                                                                                ; mult_fgs                                             ; work         ;
;       |lpm_mult:Mult18|                                                                                                                 ; 5 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|lpm_mult:Mult18                                                                                                                                                                                                                                                                                                                                                                                                        ; lpm_mult                                             ; work         ;
;          |multcore:mult_core|                                                                                                           ; 5 (5)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|lpm_mult:Mult18|multcore:mult_core                                                                                                                                                                                                                                                                                                                                                                                     ; multcore                                             ; work         ;
;       |lpm_mult:Mult19|                                                                                                                 ; 5 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|lpm_mult:Mult19                                                                                                                                                                                                                                                                                                                                                                                                        ; lpm_mult                                             ; work         ;
;          |multcore:mult_core|                                                                                                           ; 5 (5)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|lpm_mult:Mult19|multcore:mult_core                                                                                                                                                                                                                                                                                                                                                                                     ; multcore                                             ; work         ;
;       |lpm_mult:Mult1|                                                                                                                  ; 0 (0)               ; 0 (0)                     ; 0           ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|lpm_mult:Mult1                                                                                                                                                                                                                                                                                                                                                                                                         ; lpm_mult                                             ; work         ;
;          |mult_fgs:auto_generated|                                                                                                      ; 0 (0)               ; 0 (0)                     ; 0           ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|lpm_mult:Mult1|mult_fgs:auto_generated                                                                                                                                                                                                                                                                                                                                                                                 ; mult_fgs                                             ; work         ;
;       |lpm_mult:Mult3|                                                                                                                  ; 0 (0)               ; 0 (0)                     ; 0           ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|lpm_mult:Mult3                                                                                                                                                                                                                                                                                                                                                                                                         ; lpm_mult                                             ; work         ;
;          |mult_fgs:auto_generated|                                                                                                      ; 0 (0)               ; 0 (0)                     ; 0           ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|lpm_mult:Mult3|mult_fgs:auto_generated                                                                                                                                                                                                                                                                                                                                                                                 ; mult_fgs                                             ; work         ;
;       |lpm_mult:Mult4|                                                                                                                  ; 0 (0)               ; 0 (0)                     ; 0           ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|lpm_mult:Mult4                                                                                                                                                                                                                                                                                                                                                                                                         ; lpm_mult                                             ; work         ;
;          |mult_fgs:auto_generated|                                                                                                      ; 0 (0)               ; 0 (0)                     ; 0           ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|lpm_mult:Mult4|mult_fgs:auto_generated                                                                                                                                                                                                                                                                                                                                                                                 ; mult_fgs                                             ; work         ;
;       |lpm_mult:Mult6|                                                                                                                  ; 0 (0)               ; 0 (0)                     ; 0           ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|lpm_mult:Mult6                                                                                                                                                                                                                                                                                                                                                                                                         ; lpm_mult                                             ; work         ;
;          |mult_fgs:auto_generated|                                                                                                      ; 0 (0)               ; 0 (0)                     ; 0           ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|lpm_mult:Mult6|mult_fgs:auto_generated                                                                                                                                                                                                                                                                                                                                                                                 ; mult_fgs                                             ; work         ;
;       |lpm_mult:Mult7|                                                                                                                  ; 0 (0)               ; 0 (0)                     ; 0           ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|lpm_mult:Mult7                                                                                                                                                                                                                                                                                                                                                                                                         ; lpm_mult                                             ; work         ;
;          |mult_fgs:auto_generated|                                                                                                      ; 0 (0)               ; 0 (0)                     ; 0           ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|lpm_mult:Mult7|mult_fgs:auto_generated                                                                                                                                                                                                                                                                                                                                                                                 ; mult_fgs                                             ; work         ;
;       |lpm_mult:Mult9|                                                                                                                  ; 0 (0)               ; 0 (0)                     ; 0           ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|lpm_mult:Mult9                                                                                                                                                                                                                                                                                                                                                                                                         ; lpm_mult                                             ; work         ;
;          |mult_fgs:auto_generated|                                                                                                      ; 0 (0)               ; 0 (0)                     ; 0           ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|lpm_mult:Mult9|mult_fgs:auto_generated                                                                                                                                                                                                                                                                                                                                                                                 ; mult_fgs                                             ; work         ;
;       |mainMenu_palette:mainMenu_palette|                                                                                               ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|mainMenu_palette:mainMenu_palette                                                                                                                                                                                                                                                                                                                                                                                      ; mainMenu_palette                                     ; work         ;
;       |mainMenu_rom:mainMenu_rom|                                                                                                       ; 3 (0)               ; 2 (0)                     ; 38400       ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|mainMenu_rom:mainMenu_rom                                                                                                                                                                                                                                                                                                                                                                                              ; mainMenu_rom                                         ; work         ;
;          |altsyncram:memory_rtl_0|                                                                                                      ; 3 (0)               ; 2 (0)                     ; 38400       ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|mainMenu_rom:mainMenu_rom|altsyncram:memory_rtl_0                                                                                                                                                                                                                                                                                                                                                                      ; altsyncram                                           ; work         ;
;             |altsyncram_c151:auto_generated|                                                                                            ; 3 (0)               ; 2 (2)                     ; 38400       ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|mainMenu_rom:mainMenu_rom|altsyncram:memory_rtl_0|altsyncram_c151:auto_generated                                                                                                                                                                                                                                                                                                                                       ; altsyncram_c151                                      ; work         ;
;                |mux_l1b:mux2|                                                                                                           ; 3 (3)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|mainMenu_rom:mainMenu_rom|altsyncram:memory_rtl_0|altsyncram_c151:auto_generated|mux_l1b:mux2                                                                                                                                                                                                                                                                                                                          ; mux_l1b                                              ; work         ;
;       |move_stateMachineS1:s1|                                                                                                          ; 7 (7)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|move_stateMachineS1:s1                                                                                                                                                                                                                                                                                                                                                                                                 ; move_stateMachineS1                                  ; work         ;
;       |move_stateMachineS2:s2|                                                                                                          ; 5 (5)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|move_stateMachineS2:s2                                                                                                                                                                                                                                                                                                                                                                                                 ; move_stateMachineS2                                  ; work         ;
;       |mux_4_1_16:bluePaletteMux1|                                                                                                      ; 8 (8)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|mux_4_1_16:bluePaletteMux1                                                                                                                                                                                                                                                                                                                                                                                             ; mux_4_1_16                                           ; work         ;
;       |mux_4_1_16:bluePaletteMux|                                                                                                       ; 8 (8)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|mux_4_1_16:bluePaletteMux                                                                                                                                                                                                                                                                                                                                                                                              ; mux_4_1_16                                           ; work         ;
;       |mux_4_1_16:greenPaletteMux1|                                                                                                     ; 8 (8)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|mux_4_1_16:greenPaletteMux1                                                                                                                                                                                                                                                                                                                                                                                            ; mux_4_1_16                                           ; work         ;
;       |mux_4_1_16:greenPaletteMux|                                                                                                      ; 8 (8)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|mux_4_1_16:greenPaletteMux                                                                                                                                                                                                                                                                                                                                                                                             ; mux_4_1_16                                           ; work         ;
;       |mux_4_1_16:redPaletteMux1|                                                                                                       ; 8 (8)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|mux_4_1_16:redPaletteMux1                                                                                                                                                                                                                                                                                                                                                                                              ; mux_4_1_16                                           ; work         ;
;       |mux_4_1_16:redPaletteMux|                                                                                                        ; 8 (8)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|mux_4_1_16:redPaletteMux                                                                                                                                                                                                                                                                                                                                                                                               ; mux_4_1_16                                           ; work         ;
;       |reg_unit:randomX|                                                                                                                ; 10 (10)             ; 10 (10)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|reg_unit:randomX                                                                                                                                                                                                                                                                                                                                                                                                       ; reg_unit                                             ; work         ;
;       |reg_unit:randomY|                                                                                                                ; 16 (16)             ; 10 (10)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|reg_unit:randomY                                                                                                                                                                                                                                                                                                                                                                                                       ; reg_unit                                             ; work         ;
;       |reg_unit:snake1Motion|                                                                                                           ; 11 (11)             ; 2 (2)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|reg_unit:snake1Motion                                                                                                                                                                                                                                                                                                                                                                                                  ; reg_unit                                             ; work         ;
;       |reg_unit:snake2Motion|                                                                                                           ; 12 (12)             ; 2 (2)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|reg_unit:snake2Motion                                                                                                                                                                                                                                                                                                                                                                                                  ; reg_unit                                             ; work         ;
;       |right_head_p1_palette:SnakeHead_D_palette|                                                                                       ; 12 (12)             ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|right_head_p1_palette:SnakeHead_D_palette                                                                                                                                                                                                                                                                                                                                                                              ; right_head_p1_palette                                ; work         ;
;       |right_head_p1_rom:SnakeHead_D_rom|                                                                                               ; 0 (0)               ; 0 (0)                     ; 2304        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|right_head_p1_rom:SnakeHead_D_rom                                                                                                                                                                                                                                                                                                                                                                                      ; right_head_p1_rom                                    ; work         ;
;          |altsyncram:memory_rtl_0|                                                                                                      ; 0 (0)               ; 0 (0)                     ; 2304        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|right_head_p1_rom:SnakeHead_D_rom|altsyncram:memory_rtl_0                                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                           ; work         ;
;             |altsyncram_pp51:auto_generated|                                                                                            ; 0 (0)               ; 0 (0)                     ; 2304        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|right_head_p1_rom:SnakeHead_D_rom|altsyncram:memory_rtl_0|altsyncram_pp51:auto_generated                                                                                                                                                                                                                                                                                                                               ; altsyncram_pp51                                      ; work         ;
;       |right_head_p2_palette:right_head_p2_palette|                                                                                     ; 12 (12)             ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|right_head_p2_palette:right_head_p2_palette                                                                                                                                                                                                                                                                                                                                                                            ; right_head_p2_palette                                ; work         ;
;       |right_head_p2_rom:right_head_p2_rom|                                                                                             ; 0 (0)               ; 0 (0)                     ; 2304        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|right_head_p2_rom:right_head_p2_rom                                                                                                                                                                                                                                                                                                                                                                                    ; right_head_p2_rom                                    ; work         ;
;          |altsyncram:memory_rtl_0|                                                                                                      ; 0 (0)               ; 0 (0)                     ; 2304        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|right_head_p2_rom:right_head_p2_rom|altsyncram:memory_rtl_0                                                                                                                                                                                                                                                                                                                                                            ; altsyncram                                           ; work         ;
;             |altsyncram_rp51:auto_generated|                                                                                            ; 0 (0)               ; 0 (0)                     ; 2304        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|right_head_p2_rom:right_head_p2_rom|altsyncram:memory_rtl_0|altsyncram_rp51:auto_generated                                                                                                                                                                                                                                                                                                                             ; altsyncram_rp51                                      ; work         ;
;       |up_head_p1_palette:SnakeHead_W_palette|                                                                                          ; 12 (12)             ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|up_head_p1_palette:SnakeHead_W_palette                                                                                                                                                                                                                                                                                                                                                                                 ; up_head_p1_palette                                   ; work         ;
;       |up_head_p1_rom:SnakeHead_W_rom|                                                                                                  ; 0 (0)               ; 0 (0)                     ; 2304        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|up_head_p1_rom:SnakeHead_W_rom                                                                                                                                                                                                                                                                                                                                                                                         ; up_head_p1_rom                                       ; work         ;
;          |altsyncram:memory_rtl_0|                                                                                                      ; 0 (0)               ; 0 (0)                     ; 2304        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|up_head_p1_rom:SnakeHead_W_rom|altsyncram:memory_rtl_0                                                                                                                                                                                                                                                                                                                                                                 ; altsyncram                                           ; work         ;
;             |altsyncram_7651:auto_generated|                                                                                            ; 0 (0)               ; 0 (0)                     ; 2304        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|up_head_p1_rom:SnakeHead_W_rom|altsyncram:memory_rtl_0|altsyncram_7651:auto_generated                                                                                                                                                                                                                                                                                                                                  ; altsyncram_7651                                      ; work         ;
;       |up_head_p2_palette:up_head_p2_palette|                                                                                           ; 12 (12)             ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|up_head_p2_palette:up_head_p2_palette                                                                                                                                                                                                                                                                                                                                                                                  ; up_head_p2_palette                                   ; work         ;
;       |up_head_p2_rom:up_head_p2_rom|                                                                                                   ; 0 (0)               ; 0 (0)                     ; 2304        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|up_head_p2_rom:up_head_p2_rom                                                                                                                                                                                                                                                                                                                                                                                          ; up_head_p2_rom                                       ; work         ;
;          |altsyncram:memory_rtl_0|                                                                                                      ; 0 (0)               ; 0 (0)                     ; 2304        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|up_head_p2_rom:up_head_p2_rom|altsyncram:memory_rtl_0                                                                                                                                                                                                                                                                                                                                                                  ; altsyncram                                           ; work         ;
;             |altsyncram_9651:auto_generated|                                                                                            ; 0 (0)               ; 0 (0)                     ; 2304        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|up_head_p2_rom:up_head_p2_rom|altsyncram:memory_rtl_0|altsyncram_9651:auto_generated                                                                                                                                                                                                                                                                                                                                   ; altsyncram_9651                                      ; work         ;
;       |venom:venomS1_1|                                                                                                                 ; 69 (65)             ; 32 (26)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|venom:venomS1_1                                                                                                                                                                                                                                                                                                                                                                                                        ; venom                                                ; work         ;
;          |venom_stateMachine:comb_13|                                                                                                   ; 4 (4)               ; 6 (6)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|venom:venomS1_1|venom_stateMachine:comb_13                                                                                                                                                                                                                                                                                                                                                                             ; venom_stateMachine                                   ; work         ;
;       |venom:venomS1_2|                                                                                                                 ; 70 (65)             ; 31 (26)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|venom:venomS1_2                                                                                                                                                                                                                                                                                                                                                                                                        ; venom                                                ; work         ;
;          |venom_stateMachine:comb_13|                                                                                                   ; 5 (5)               ; 5 (5)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|venom:venomS1_2|venom_stateMachine:comb_13                                                                                                                                                                                                                                                                                                                                                                             ; venom_stateMachine                                   ; work         ;
;       |venom:venomS1_3|                                                                                                                 ; 90 (85)             ; 31 (26)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|venom:venomS1_3                                                                                                                                                                                                                                                                                                                                                                                                        ; venom                                                ; work         ;
;          |venom_stateMachine:comb_13|                                                                                                   ; 5 (5)               ; 5 (5)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|venom:venomS1_3|venom_stateMachine:comb_13                                                                                                                                                                                                                                                                                                                                                                             ; venom_stateMachine                                   ; work         ;
;       |venom:venomS2_1|                                                                                                                 ; 70 (65)             ; 31 (26)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|venom:venomS2_1                                                                                                                                                                                                                                                                                                                                                                                                        ; venom                                                ; work         ;
;          |venom_stateMachine:comb_13|                                                                                                   ; 5 (5)               ; 5 (5)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|venom:venomS2_1|venom_stateMachine:comb_13                                                                                                                                                                                                                                                                                                                                                                             ; venom_stateMachine                                   ; work         ;
;       |venom:venomS2_2|                                                                                                                 ; 70 (65)             ; 31 (26)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|venom:venomS2_2                                                                                                                                                                                                                                                                                                                                                                                                        ; venom                                                ; work         ;
;          |venom_stateMachine:comb_13|                                                                                                   ; 5 (5)               ; 5 (5)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|venom:venomS2_2|venom_stateMachine:comb_13                                                                                                                                                                                                                                                                                                                                                                             ; venom_stateMachine                                   ; work         ;
;       |venom:venomS2_3|                                                                                                                 ; 95 (85)             ; 31 (26)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|venom:venomS2_3                                                                                                                                                                                                                                                                                                                                                                                                        ; venom                                                ; work         ;
;          |venom_stateMachine:comb_13|                                                                                                   ; 10 (10)             ; 5 (5)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|venom:venomS2_3|venom_stateMachine:comb_13                                                                                                                                                                                                                                                                                                                                                                             ; venom_stateMachine                                   ; work         ;
;       |venomCountMachine:VenomCS1|                                                                                                      ; 13 (13)             ; 8 (8)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|venomCountMachine:VenomCS1                                                                                                                                                                                                                                                                                                                                                                                             ; venomCountMachine                                    ; work         ;
;       |venomCountMachine:VenomCS2|                                                                                                      ; 12 (12)             ; 7 (7)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|colorBGD_example:comb_50|venomCountMachine:VenomCS2                                                                                                                                                                                                                                                                                                                                                                                             ; venomCountMachine                                    ; work         ;
;    |finalprojsoc:u0|                                                                                                                    ; 3360 (0)            ; 2579 (0)                  ; 11392       ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0                                                                                                                                                                                                                                                                                                                                                                                                                                 ; finalprojsoc                                         ; finalprojsoc ;
;       |altera_reset_controller:rst_controller_001|                                                                                      ; 0 (0)               ; 3 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                                                                                      ; altera_reset_controller                              ; finalprojsoc ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0 (0)               ; 3 (3)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                           ; altera_reset_synchronizer                            ; finalprojsoc ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 6 (5)               ; 16 (10)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                                          ; altera_reset_controller                              ; finalprojsoc ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 1 (1)               ; 3 (3)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                           ; altera_reset_synchronizer                            ; finalprojsoc ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0 (0)               ; 3 (3)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                               ; altera_reset_synchronizer                            ; finalprojsoc ;
;       |finalprojsoc_hex_digits_pio:hex_digits_pio|                                                                                      ; 19 (19)             ; 16 (16)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_hex_digits_pio:hex_digits_pio                                                                                                                                                                                                                                                                                                                                                                                      ; finalprojsoc_hex_digits_pio                          ; finalprojsoc ;
;       |finalprojsoc_hex_digits_pio:keycode|                                                                                             ; 19 (19)             ; 16 (16)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_hex_digits_pio:keycode                                                                                                                                                                                                                                                                                                                                                                                             ; finalprojsoc_hex_digits_pio                          ; finalprojsoc ;
;       |finalprojsoc_jtag_uart:jtag_uart|                                                                                                ; 139 (36)            ; 113 (13)                  ; 1024        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart                                                                                                                                                                                                                                                                                                                                                                                                ; finalprojsoc_jtag_uart                               ; finalprojsoc ;
;          |alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|                                                                   ; 52 (52)             ; 60 (60)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                                                                                                                     ; alt_jtag_atlantic                                    ; work         ;
;          |finalprojsoc_jtag_uart_scfifo_r:the_finalprojsoc_jtag_uart_scfifo_r|                                                          ; 26 (0)              ; 20 (0)                    ; 512         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|finalprojsoc_jtag_uart_scfifo_r:the_finalprojsoc_jtag_uart_scfifo_r                                                                                                                                                                                                                                                                                                                            ; finalprojsoc_jtag_uart_scfifo_r                      ; finalprojsoc ;
;             |scfifo:rfifo|                                                                                                              ; 26 (0)              ; 20 (0)                    ; 512         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|finalprojsoc_jtag_uart_scfifo_r:the_finalprojsoc_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                                                               ; scfifo                                               ; work         ;
;                |scfifo_9621:auto_generated|                                                                                             ; 26 (0)              ; 20 (0)                    ; 512         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|finalprojsoc_jtag_uart_scfifo_r:the_finalprojsoc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated                                                                                                                                                                                                                                                                                    ; scfifo_9621                                          ; work         ;
;                   |a_dpfifo_bb01:dpfifo|                                                                                                ; 26 (0)              ; 20 (0)                    ; 512         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|finalprojsoc_jtag_uart_scfifo_r:the_finalprojsoc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo                                                                                                                                                                                                                                                               ; a_dpfifo_bb01                                        ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 14 (8)              ; 8 (2)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|finalprojsoc_jtag_uart_scfifo_r:the_finalprojsoc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                                       ; a_fefifo_7cf                                         ; work         ;
;                         |cntr_337:count_usedw|                                                                                          ; 6 (6)               ; 6 (6)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|finalprojsoc_jtag_uart_scfifo_r:the_finalprojsoc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|cntr_337:count_usedw                                                                                                                                                                                                                  ; cntr_337                                             ; work         ;
;                      |altsyncram_dtn1:FIFOram|                                                                                          ; 0 (0)               ; 0 (0)                     ; 512         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|finalprojsoc_jtag_uart_scfifo_r:the_finalprojsoc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram                                                                                                                                                                                                                                       ; altsyncram_dtn1                                      ; work         ;
;                      |cntr_n2b:rd_ptr_count|                                                                                            ; 6 (6)               ; 6 (6)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|finalprojsoc_jtag_uart_scfifo_r:the_finalprojsoc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count                                                                                                                                                                                                                                         ; cntr_n2b                                             ; work         ;
;                      |cntr_n2b:wr_ptr|                                                                                                  ; 6 (6)               ; 6 (6)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|finalprojsoc_jtag_uart_scfifo_r:the_finalprojsoc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr                                                                                                                                                                                                                                               ; cntr_n2b                                             ; work         ;
;          |finalprojsoc_jtag_uart_scfifo_w:the_finalprojsoc_jtag_uart_scfifo_w|                                                          ; 25 (0)              ; 20 (0)                    ; 512         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|finalprojsoc_jtag_uart_scfifo_w:the_finalprojsoc_jtag_uart_scfifo_w                                                                                                                                                                                                                                                                                                                            ; finalprojsoc_jtag_uart_scfifo_w                      ; finalprojsoc ;
;             |scfifo:wfifo|                                                                                                              ; 25 (0)              ; 20 (0)                    ; 512         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|finalprojsoc_jtag_uart_scfifo_w:the_finalprojsoc_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                                                               ; scfifo                                               ; work         ;
;                |scfifo_9621:auto_generated|                                                                                             ; 25 (0)              ; 20 (0)                    ; 512         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|finalprojsoc_jtag_uart_scfifo_w:the_finalprojsoc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated                                                                                                                                                                                                                                                                                    ; scfifo_9621                                          ; work         ;
;                   |a_dpfifo_bb01:dpfifo|                                                                                                ; 25 (0)              ; 20 (0)                    ; 512         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|finalprojsoc_jtag_uart_scfifo_w:the_finalprojsoc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo                                                                                                                                                                                                                                                               ; a_dpfifo_bb01                                        ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 13 (7)              ; 8 (2)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|finalprojsoc_jtag_uart_scfifo_w:the_finalprojsoc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                                       ; a_fefifo_7cf                                         ; work         ;
;                         |cntr_337:count_usedw|                                                                                          ; 6 (6)               ; 6 (6)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|finalprojsoc_jtag_uart_scfifo_w:the_finalprojsoc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|cntr_337:count_usedw                                                                                                                                                                                                                  ; cntr_337                                             ; work         ;
;                      |altsyncram_dtn1:FIFOram|                                                                                          ; 0 (0)               ; 0 (0)                     ; 512         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|finalprojsoc_jtag_uart_scfifo_w:the_finalprojsoc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram                                                                                                                                                                                                                                       ; altsyncram_dtn1                                      ; work         ;
;                      |cntr_n2b:rd_ptr_count|                                                                                            ; 6 (6)               ; 6 (6)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|finalprojsoc_jtag_uart_scfifo_w:the_finalprojsoc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count                                                                                                                                                                                                                                         ; cntr_n2b                                             ; work         ;
;                      |cntr_n2b:wr_ptr|                                                                                                  ; 6 (6)               ; 6 (6)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|finalprojsoc_jtag_uart_scfifo_w:the_finalprojsoc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr                                                                                                                                                                                                                                               ; cntr_n2b                                             ; work         ;
;       |finalprojsoc_key:key|                                                                                                            ; 3 (3)               ; 2 (2)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_key:key                                                                                                                                                                                                                                                                                                                                                                                                            ; finalprojsoc_key                                     ; finalprojsoc ;
;       |finalprojsoc_leds_pio:leds_pio|                                                                                                  ; 17 (17)             ; 14 (14)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_leds_pio:leds_pio                                                                                                                                                                                                                                                                                                                                                                                                  ; finalprojsoc_leds_pio                                ; finalprojsoc ;
;       |finalprojsoc_mm_interconnect_0:mm_interconnect_0|                                                                                ; 1382 (0)            ; 1131 (0)                  ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                                                ; finalprojsoc_mm_interconnect_0                       ; finalprojsoc ;
;          |altera_avalon_sc_fifo:hex_digits_pio_s1_agent_rsp_fifo|                                                                       ; 7 (7)               ; 6 (6)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex_digits_pio_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                                ; finalprojsoc ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|                                                             ; 7 (7)               ; 6 (6)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                               ; altera_avalon_sc_fifo                                ; finalprojsoc ;
;          |altera_avalon_sc_fifo:key_s1_agent_rsp_fifo|                                                                                  ; 6 (6)               ; 6 (6)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                                ; finalprojsoc ;
;          |altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo|                                                                              ; 7 (7)               ; 6 (6)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                                ; finalprojsoc ;
;          |altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo|                                                                             ; 7 (7)               ; 6 (6)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                               ; altera_avalon_sc_fifo                                ; finalprojsoc ;
;          |altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|                                                            ; 8 (8)               ; 6 (6)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                              ; altera_avalon_sc_fifo                                ; finalprojsoc ;
;          |altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|                                                                     ; 7 (7)               ; 6 (6)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                                ; finalprojsoc ;
;          |altera_avalon_sc_fifo:random_coordinate_s1_agent_rsp_fifo|                                                                    ; 7 (7)               ; 6 (6)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:random_coordinate_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                                ; finalprojsoc ;
;          |altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|                                                                     ; 7 (7)               ; 6 (6)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                                ; finalprojsoc ;
;          |altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|                                                                              ; 105 (105)           ; 170 (170)                 ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                                ; finalprojsoc ;
;          |altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|                                                                                ; 82 (82)             ; 80 (80)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                                ; finalprojsoc ;
;          |altera_avalon_sc_fifo:spi_0_spi_control_port_agent_rsp_fifo|                                                                  ; 7 (7)               ; 6 (6)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_0_spi_control_port_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                                ; finalprojsoc ;
;          |altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|                                                              ; 6 (6)               ; 6 (6)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                                ; finalprojsoc ;
;          |altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo|                                                                                ; 7 (7)               ; 6 (6)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                                ; finalprojsoc ;
;          |altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo|                                                                              ; 6 (6)               ; 6 (6)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                                ; finalprojsoc ;
;          |altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo|                                                                              ; 6 (6)               ; 6 (6)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                                ; finalprojsoc ;
;          |altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo|                                                                              ; 7 (7)               ; 6 (6)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                                ; finalprojsoc ;
;          |altera_avalon_sc_fifo:x_velocity_s1_agent_rsp_fifo|                                                                           ; 7 (7)               ; 6 (6)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:x_velocity_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                                ; finalprojsoc ;
;          |altera_avalon_sc_fifo:y_velocity_s1_agent_rsp_fifo|                                                                           ; 8 (8)               ; 6 (6)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:y_velocity_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                                ; finalprojsoc ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_001|                                                                         ; 6 (0)               ; 74 (0)                    ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001                                                                                                                                                                                                                                                                                                                           ; altera_avalon_st_handshake_clock_crosser             ; finalprojsoc ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 6 (6)               ; 74 (70)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                  ; altera_avalon_st_clock_crosser                       ; finalprojsoc ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 0 (0)               ; 2 (2)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                        ; finalprojsoc ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 0 (0)               ; 2 (2)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                        ; finalprojsoc ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_002|                                                                         ; 3 (0)               ; 70 (0)                    ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002                                                                                                                                                                                                                                                                                                                           ; altera_avalon_st_handshake_clock_crosser             ; finalprojsoc ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 3 (3)               ; 70 (66)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                  ; altera_avalon_st_clock_crosser                       ; finalprojsoc ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 0 (0)               ; 2 (2)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                        ; finalprojsoc ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 0 (0)               ; 2 (2)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                        ; finalprojsoc ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_003|                                                                         ; 4 (0)               ; 70 (0)                    ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003                                                                                                                                                                                                                                                                                                                           ; altera_avalon_st_handshake_clock_crosser             ; finalprojsoc ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 4 (4)               ; 70 (66)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                  ; altera_avalon_st_clock_crosser                       ; finalprojsoc ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 0 (0)               ; 2 (2)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                        ; finalprojsoc ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 0 (0)               ; 2 (2)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                        ; finalprojsoc ;
;          |altera_avalon_st_handshake_clock_crosser:crosser|                                                                             ; 4 (0)               ; 140 (0)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser                                                                                                                                                                                                                                                                                                                               ; altera_avalon_st_handshake_clock_crosser             ; finalprojsoc ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 4 (4)               ; 140 (136)                 ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                      ; altera_avalon_st_clock_crosser                       ; finalprojsoc ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 0 (0)               ; 2 (2)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                                 ; altera_std_synchronizer_nocut                        ; finalprojsoc ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 0 (0)               ; 2 (2)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                                 ; altera_std_synchronizer_nocut                        ; finalprojsoc ;
;          |altera_merlin_master_agent:nios2_gen2_0_data_master_agent|                                                                    ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_data_master_agent                                                                                                                                                                                                                                                                                                                      ; altera_merlin_master_agent                           ; finalprojsoc ;
;          |altera_merlin_master_agent:nios2_gen2_0_instruction_master_agent|                                                             ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_instruction_master_agent                                                                                                                                                                                                                                                                                                               ; altera_merlin_master_agent                           ; finalprojsoc ;
;          |altera_merlin_master_translator:nios2_gen2_0_data_master_translator|                                                          ; 8 (8)               ; 3 (3)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_data_master_translator                                                                                                                                                                                                                                                                                                            ; altera_merlin_master_translator                      ; finalprojsoc ;
;          |altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator|                                                   ; 29 (29)             ; 1 (1)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator                                                                                                                                                                                                                                                                                                     ; altera_merlin_master_translator                      ; finalprojsoc ;
;          |altera_merlin_slave_agent:hex_digits_pio_s1_agent|                                                                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hex_digits_pio_s1_agent                                                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                            ; finalprojsoc ;
;          |altera_merlin_slave_agent:key_s1_agent|                                                                                       ; 3 (3)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:key_s1_agent                                                                                                                                                                                                                                                                                                                                         ; altera_merlin_slave_agent                            ; finalprojsoc ;
;          |altera_merlin_slave_agent:keycode_s1_agent|                                                                                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:keycode_s1_agent                                                                                                                                                                                                                                                                                                                                     ; altera_merlin_slave_agent                            ; finalprojsoc ;
;          |altera_merlin_slave_agent:leds_pio_s1_agent|                                                                                  ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:leds_pio_s1_agent                                                                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_agent                            ; finalprojsoc ;
;          |altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent|                                                                 ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent                                                                                                                                                                                                                                                                                                                   ; altera_merlin_slave_agent                            ; finalprojsoc ;
;          |altera_merlin_slave_agent:random_coordinate_s1_agent|                                                                         ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:random_coordinate_s1_agent                                                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_agent                            ; finalprojsoc ;
;          |altera_merlin_slave_agent:sdram_s1_agent|                                                                                     ; 15 (6)              ; 3 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent                                                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                            ; finalprojsoc ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 9 (9)               ; 3 (3)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                                         ; altera_merlin_burst_uncompressor                     ; finalprojsoc ;
;          |altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent|                                                                   ; 3 (3)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent                                                                                                                                                                                                                                                                                                                     ; altera_merlin_slave_agent                            ; finalprojsoc ;
;          |altera_merlin_slave_agent:timer_s1_agent|                                                                                     ; 3 (3)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:timer_s1_agent                                                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                            ; finalprojsoc ;
;          |altera_merlin_slave_agent:usb_gpx_s1_agent|                                                                                   ; 3 (3)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_gpx_s1_agent                                                                                                                                                                                                                                                                                                                                     ; altera_merlin_slave_agent                            ; finalprojsoc ;
;          |altera_merlin_slave_agent:usb_irq_s1_agent|                                                                                   ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_irq_s1_agent                                                                                                                                                                                                                                                                                                                                     ; altera_merlin_slave_agent                            ; finalprojsoc ;
;          |altera_merlin_slave_agent:usb_rst_s1_agent|                                                                                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_rst_s1_agent                                                                                                                                                                                                                                                                                                                                     ; altera_merlin_slave_agent                            ; finalprojsoc ;
;          |altera_merlin_slave_agent:x_velocity_s1_agent|                                                                                ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:x_velocity_s1_agent                                                                                                                                                                                                                                                                                                                                  ; altera_merlin_slave_agent                            ; finalprojsoc ;
;          |altera_merlin_slave_agent:y_velocity_s1_agent|                                                                                ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:y_velocity_s1_agent                                                                                                                                                                                                                                                                                                                                  ; altera_merlin_slave_agent                            ; finalprojsoc ;
;          |altera_merlin_slave_translator:hex_digits_pio_s1_translator|                                                                  ; 6 (6)               ; 19 (19)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hex_digits_pio_s1_translator                                                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                       ; finalprojsoc ;
;          |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                                        ; 9 (9)               ; 23 (23)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_translator                       ; finalprojsoc ;
;          |altera_merlin_slave_translator:key_s1_translator|                                                                             ; 6 (6)               ; 5 (5)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator                                                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                       ; finalprojsoc ;
;          |altera_merlin_slave_translator:keycode_s1_translator|                                                                         ; 7 (7)               ; 19 (19)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:keycode_s1_translator                                                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_translator                       ; finalprojsoc ;
;          |altera_merlin_slave_translator:leds_pio_s1_translator|                                                                        ; 6 (6)               ; 17 (17)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_pio_s1_translator                                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_translator                       ; finalprojsoc ;
;          |altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator|                                                       ; 1 (1)               ; 33 (33)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator                                                                                                                                                                                                                                                                                                         ; altera_merlin_slave_translator                       ; finalprojsoc ;
;          |altera_merlin_slave_translator:onchip_memory2_0_s1_translator|                                                                ; 1 (1)               ; 1 (1)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator                                                                                                                                                                                                                                                                                                                  ; altera_merlin_slave_translator                       ; finalprojsoc ;
;          |altera_merlin_slave_translator:random_coordinate_s1_translator|                                                               ; 7 (7)               ; 23 (23)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:random_coordinate_s1_translator                                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_translator                       ; finalprojsoc ;
;          |altera_merlin_slave_translator:sdram_pll_pll_slave_translator|                                                                ; 1 (1)               ; 3 (3)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sdram_pll_pll_slave_translator                                                                                                                                                                                                                                                                                                                  ; altera_merlin_slave_translator                       ; finalprojsoc ;
;          |altera_merlin_slave_translator:spi_0_spi_control_port_translator|                                                             ; 4 (4)               ; 19 (19)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:spi_0_spi_control_port_translator                                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                       ; finalprojsoc ;
;          |altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|                                                         ; 8 (8)               ; 4 (4)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator                                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_translator                       ; finalprojsoc ;
;          |altera_merlin_slave_translator:timer_s1_translator|                                                                           ; 5 (5)               ; 19 (19)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_s1_translator                                                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                       ; finalprojsoc ;
;          |altera_merlin_slave_translator:usb_gpx_s1_translator|                                                                         ; 7 (7)               ; 3 (3)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_gpx_s1_translator                                                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_translator                       ; finalprojsoc ;
;          |altera_merlin_slave_translator:usb_irq_s1_translator|                                                                         ; 7 (7)               ; 4 (4)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_irq_s1_translator                                                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_translator                       ; finalprojsoc ;
;          |altera_merlin_slave_translator:usb_rst_s1_translator|                                                                         ; 6 (6)               ; 4 (4)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_rst_s1_translator                                                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_translator                       ; finalprojsoc ;
;          |altera_merlin_slave_translator:x_velocity_s1_translator|                                                                      ; 5 (5)               ; 35 (35)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:x_velocity_s1_translator                                                                                                                                                                                                                                                                                                                        ; altera_merlin_slave_translator                       ; finalprojsoc ;
;          |altera_merlin_slave_translator:y_velocity_s1_translator|                                                                      ; 6 (6)               ; 35 (35)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:y_velocity_s1_translator                                                                                                                                                                                                                                                                                                                        ; altera_merlin_slave_translator                       ; finalprojsoc ;
;          |altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|                                                                       ; 49 (49)             ; 46 (46)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter                                                                                                                                                                                                                                                                                                                         ; altera_merlin_width_adapter                          ; finalprojsoc ;
;          |altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|                                                                       ; 53 (53)             ; 16 (16)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter                                                                                                                                                                                                                                                                                                                         ; altera_merlin_width_adapter                          ; finalprojsoc ;
;          |finalprojsoc_mm_interconnect_0_cmd_demux:cmd_demux_001|                                                                       ; 16 (16)             ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_demux:cmd_demux_001                                                                                                                                                                                                                                                                                                                         ; finalprojsoc_mm_interconnect_0_cmd_demux             ; finalprojsoc ;
;          |finalprojsoc_mm_interconnect_0_cmd_demux:cmd_demux|                                                                           ; 34 (34)             ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                                                             ; finalprojsoc_mm_interconnect_0_cmd_demux             ; finalprojsoc ;
;          |finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_001|                                                                           ; 12 (7)              ; 5 (3)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_001                                                                                                                                                                                                                                                                                                                             ; finalprojsoc_mm_interconnect_0_cmd_mux               ; finalprojsoc ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 5 (5)               ; 2 (2)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                ; altera_merlin_arbitrator                             ; finalprojsoc ;
;          |finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_002|                                                                           ; 55 (51)             ; 5 (3)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_002                                                                                                                                                                                                                                                                                                                             ; finalprojsoc_mm_interconnect_0_cmd_mux               ; finalprojsoc ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)               ; 2 (2)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                ; altera_merlin_arbitrator                             ; finalprojsoc ;
;          |finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_003|                                                                           ; 11 (7)              ; 5 (3)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_003                                                                                                                                                                                                                                                                                                                             ; finalprojsoc_mm_interconnect_0_cmd_mux               ; finalprojsoc ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)               ; 2 (2)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                ; altera_merlin_arbitrator                             ; finalprojsoc ;
;          |finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_004|                                                                           ; 46 (42)             ; 5 (3)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_004                                                                                                                                                                                                                                                                                                                             ; finalprojsoc_mm_interconnect_0_cmd_mux               ; finalprojsoc ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)               ; 2 (2)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_004|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                ; altera_merlin_arbitrator                             ; finalprojsoc ;
;          |finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_005|                                                                           ; 55 (51)             ; 5 (3)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_005                                                                                                                                                                                                                                                                                                                             ; finalprojsoc_mm_interconnect_0_cmd_mux               ; finalprojsoc ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)               ; 2 (2)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_005|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                ; altera_merlin_arbitrator                             ; finalprojsoc ;
;          |finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_006|                                                                           ; 10 (6)              ; 5 (3)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_006                                                                                                                                                                                                                                                                                                                             ; finalprojsoc_mm_interconnect_0_cmd_mux               ; finalprojsoc ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)               ; 2 (2)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_006|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                ; altera_merlin_arbitrator                             ; finalprojsoc ;
;          |finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_007|                                                                           ; 10 (6)              ; 5 (3)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_007                                                                                                                                                                                                                                                                                                                             ; finalprojsoc_mm_interconnect_0_cmd_mux               ; finalprojsoc ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)               ; 2 (2)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_007|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                ; altera_merlin_arbitrator                             ; finalprojsoc ;
;          |finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_008|                                                                           ; 10 (6)              ; 5 (3)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_008                                                                                                                                                                                                                                                                                                                             ; finalprojsoc_mm_interconnect_0_cmd_mux               ; finalprojsoc ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)               ; 2 (2)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_008|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                ; altera_merlin_arbitrator                             ; finalprojsoc ;
;          |finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_009|                                                                           ; 11 (7)              ; 5 (3)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_009                                                                                                                                                                                                                                                                                                                             ; finalprojsoc_mm_interconnect_0_cmd_mux               ; finalprojsoc ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)               ; 2 (2)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_009|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                ; altera_merlin_arbitrator                             ; finalprojsoc ;
;          |finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_010|                                                                           ; 11 (7)              ; 5 (3)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_010                                                                                                                                                                                                                                                                                                                             ; finalprojsoc_mm_interconnect_0_cmd_mux               ; finalprojsoc ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)               ; 2 (2)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_010|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                ; altera_merlin_arbitrator                             ; finalprojsoc ;
;          |finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_011|                                                                           ; 11 (7)              ; 5 (3)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_011                                                                                                                                                                                                                                                                                                                             ; finalprojsoc_mm_interconnect_0_cmd_mux               ; finalprojsoc ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)               ; 2 (2)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_011|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                ; altera_merlin_arbitrator                             ; finalprojsoc ;
;          |finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_012|                                                                           ; 10 (6)              ; 5 (3)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_012                                                                                                                                                                                                                                                                                                                             ; finalprojsoc_mm_interconnect_0_cmd_mux               ; finalprojsoc ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)               ; 2 (2)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_012|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                ; altera_merlin_arbitrator                             ; finalprojsoc ;
;          |finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_013|                                                                           ; 30 (26)             ; 5 (3)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_013                                                                                                                                                                                                                                                                                                                             ; finalprojsoc_mm_interconnect_0_cmd_mux               ; finalprojsoc ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)               ; 2 (2)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_013|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                ; altera_merlin_arbitrator                             ; finalprojsoc ;
;          |finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_014|                                                                           ; 10 (6)              ; 5 (3)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_014                                                                                                                                                                                                                                                                                                                             ; finalprojsoc_mm_interconnect_0_cmd_mux               ; finalprojsoc ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)               ; 2 (2)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_014|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                ; altera_merlin_arbitrator                             ; finalprojsoc ;
;          |finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_015|                                                                           ; 10 (6)              ; 5 (3)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_015                                                                                                                                                                                                                                                                                                                             ; finalprojsoc_mm_interconnect_0_cmd_mux               ; finalprojsoc ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)               ; 2 (2)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_015|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                ; altera_merlin_arbitrator                             ; finalprojsoc ;
;          |finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_016|                                                                           ; 10 (6)              ; 5 (3)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_016                                                                                                                                                                                                                                                                                                                             ; finalprojsoc_mm_interconnect_0_cmd_mux               ; finalprojsoc ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)               ; 2 (2)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_016|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                ; altera_merlin_arbitrator                             ; finalprojsoc ;
;          |finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_017|                                                                           ; 29 (25)             ; 5 (3)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_017                                                                                                                                                                                                                                                                                                                             ; finalprojsoc_mm_interconnect_0_cmd_mux               ; finalprojsoc ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)               ; 2 (2)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_017|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                ; altera_merlin_arbitrator                             ; finalprojsoc ;
;          |finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux|                                                                               ; 19 (15)             ; 5 (3)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux                                                                                                                                                                                                                                                                                                                                 ; finalprojsoc_mm_interconnect_0_cmd_mux               ; finalprojsoc ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)               ; 2 (2)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                    ; altera_merlin_arbitrator                             ; finalprojsoc ;
;          |finalprojsoc_mm_interconnect_0_router:router_001|                                                                             ; 41 (41)             ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router:router_001                                                                                                                                                                                                                                                                                                                               ; finalprojsoc_mm_interconnect_0_router                ; finalprojsoc ;
;          |finalprojsoc_mm_interconnect_0_router:router|                                                                                 ; 42 (42)             ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                                                                   ; finalprojsoc_mm_interconnect_0_router                ; finalprojsoc ;
;          |finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_002|                                                                       ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_002                                                                                                                                                                                                                                                                                                                         ; finalprojsoc_mm_interconnect_0_rsp_demux             ; finalprojsoc ;
;          |finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_003|                                                                       ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_003                                                                                                                                                                                                                                                                                                                         ; finalprojsoc_mm_interconnect_0_rsp_demux             ; finalprojsoc ;
;          |finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_004|                                                                       ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_004                                                                                                                                                                                                                                                                                                                         ; finalprojsoc_mm_interconnect_0_rsp_demux             ; finalprojsoc ;
;          |finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_006|                                                                       ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_006                                                                                                                                                                                                                                                                                                                         ; finalprojsoc_mm_interconnect_0_rsp_demux             ; finalprojsoc ;
;          |finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_007|                                                                       ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_007                                                                                                                                                                                                                                                                                                                         ; finalprojsoc_mm_interconnect_0_rsp_demux             ; finalprojsoc ;
;          |finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_008|                                                                       ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_008                                                                                                                                                                                                                                                                                                                         ; finalprojsoc_mm_interconnect_0_rsp_demux             ; finalprojsoc ;
;          |finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_009|                                                                       ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_009                                                                                                                                                                                                                                                                                                                         ; finalprojsoc_mm_interconnect_0_rsp_demux             ; finalprojsoc ;
;          |finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_010|                                                                       ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_010                                                                                                                                                                                                                                                                                                                         ; finalprojsoc_mm_interconnect_0_rsp_demux             ; finalprojsoc ;
;          |finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_012|                                                                       ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_012                                                                                                                                                                                                                                                                                                                         ; finalprojsoc_mm_interconnect_0_rsp_demux             ; finalprojsoc ;
;          |finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_013|                                                                       ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_013                                                                                                                                                                                                                                                                                                                         ; finalprojsoc_mm_interconnect_0_rsp_demux             ; finalprojsoc ;
;          |finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_014|                                                                       ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_014                                                                                                                                                                                                                                                                                                                         ; finalprojsoc_mm_interconnect_0_rsp_demux             ; finalprojsoc ;
;          |finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_015|                                                                       ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_015                                                                                                                                                                                                                                                                                                                         ; finalprojsoc_mm_interconnect_0_rsp_demux             ; finalprojsoc ;
;          |finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_016|                                                                       ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_016                                                                                                                                                                                                                                                                                                                         ; finalprojsoc_mm_interconnect_0_rsp_demux             ; finalprojsoc ;
;          |finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_017|                                                                       ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_017                                                                                                                                                                                                                                                                                                                         ; finalprojsoc_mm_interconnect_0_rsp_demux             ; finalprojsoc ;
;          |finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux|                                                                           ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux                                                                                                                                                                                                                                                                                                                             ; finalprojsoc_mm_interconnect_0_rsp_demux             ; finalprojsoc ;
;          |finalprojsoc_mm_interconnect_0_rsp_mux:rsp_mux_001|                                                                           ; 88 (88)             ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_mux:rsp_mux_001                                                                                                                                                                                                                                                                                                                             ; finalprojsoc_mm_interconnect_0_rsp_mux               ; finalprojsoc ;
;          |finalprojsoc_mm_interconnect_0_rsp_mux:rsp_mux|                                                                               ; 176 (176)           ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                                                                 ; finalprojsoc_mm_interconnect_0_rsp_mux               ; finalprojsoc ;
;       |finalprojsoc_nios2_gen2_0:nios2_gen2_0|                                                                                          ; 1069 (0)            ; 593 (0)                   ; 10240       ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0                                                                                                                                                                                                                                                                                                                                                                                          ; finalprojsoc_nios2_gen2_0                            ; finalprojsoc ;
;          |finalprojsoc_nios2_gen2_0_cpu:cpu|                                                                                            ; 1069 (775)          ; 593 (322)                 ; 10240       ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu                                                                                                                                                                                                                                                                                                                                                        ; finalprojsoc_nios2_gen2_0_cpu                        ; finalprojsoc ;
;             |finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|                                       ; 294 (37)            ; 271 (80)                  ; 8192        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci                                                                                                                                                                                                                                                                    ; finalprojsoc_nios2_gen2_0_cpu_nios2_oci              ; finalprojsoc ;
;                |finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|                ; 92 (0)              ; 96 (0)                    ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper                                                                                                                                                            ; finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper    ; finalprojsoc ;
;                   |finalprojsoc_nios2_gen2_0_cpu_debug_slave_sysclk:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_sysclk|               ; 6 (6)               ; 49 (45)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|finalprojsoc_nios2_gen2_0_cpu_debug_slave_sysclk:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_sysclk                                                      ; finalprojsoc_nios2_gen2_0_cpu_debug_slave_sysclk     ; finalprojsoc ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                             ; 0 (0)               ; 2 (2)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|finalprojsoc_nios2_gen2_0_cpu_debug_slave_sysclk:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; altera_std_synchronizer                              ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                             ; 0 (0)               ; 2 (2)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|finalprojsoc_nios2_gen2_0_cpu_debug_slave_sysclk:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                              ; work         ;
;                   |finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck|                     ; 82 (82)             ; 47 (43)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck                                                            ; finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck        ; finalprojsoc ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                                             ; 0 (0)               ; 2 (2)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; altera_std_synchronizer                              ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                             ; 0 (0)               ; 2 (2)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                              ; work         ;
;                   |sld_virtual_jtag_basic:finalprojsoc_nios2_gen2_0_cpu_debug_slave_phy|                                                ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:finalprojsoc_nios2_gen2_0_cpu_debug_slave_phy                                                                                       ; sld_virtual_jtag_basic                               ; work         ;
;                |finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|                      ; 10 (10)             ; 5 (5)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg                                                                                                                                                                  ; finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg       ; finalprojsoc ;
;                |finalprojsoc_nios2_gen2_0_cpu_nios2_oci_break:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_break|                        ; 33 (33)             ; 32 (32)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_break:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_break                                                                                                                                                                    ; finalprojsoc_nios2_gen2_0_cpu_nios2_oci_break        ; finalprojsoc ;
;                |finalprojsoc_nios2_gen2_0_cpu_nios2_oci_debug:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_debug|                        ; 8 (8)               ; 9 (7)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_debug:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_debug                                                                                                                                                                    ; finalprojsoc_nios2_gen2_0_cpu_nios2_oci_debug        ; finalprojsoc ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                 ; 0 (0)               ; 2 (2)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_debug:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                ; altera_std_synchronizer                              ; work         ;
;                |finalprojsoc_nios2_gen2_0_cpu_nios2_ocimem:the_finalprojsoc_nios2_gen2_0_cpu_nios2_ocimem|                              ; 114 (114)           ; 49 (49)                   ; 8192        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_ocimem:the_finalprojsoc_nios2_gen2_0_cpu_nios2_ocimem                                                                                                                                                                          ; finalprojsoc_nios2_gen2_0_cpu_nios2_ocimem           ; finalprojsoc ;
;                   |finalprojsoc_nios2_gen2_0_cpu_ociram_sp_ram_module:finalprojsoc_nios2_gen2_0_cpu_ociram_sp_ram|                      ; 0 (0)               ; 0 (0)                     ; 8192        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_ocimem:the_finalprojsoc_nios2_gen2_0_cpu_nios2_ocimem|finalprojsoc_nios2_gen2_0_cpu_ociram_sp_ram_module:finalprojsoc_nios2_gen2_0_cpu_ociram_sp_ram                                                                           ; finalprojsoc_nios2_gen2_0_cpu_ociram_sp_ram_module   ; finalprojsoc ;
;                      |altsyncram:the_altsyncram|                                                                                        ; 0 (0)               ; 0 (0)                     ; 8192        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_ocimem:the_finalprojsoc_nios2_gen2_0_cpu_nios2_ocimem|finalprojsoc_nios2_gen2_0_cpu_ociram_sp_ram_module:finalprojsoc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; altsyncram                                           ; work         ;
;                         |altsyncram_0n61:auto_generated|                                                                                ; 0 (0)               ; 0 (0)                     ; 8192        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_ocimem:the_finalprojsoc_nios2_gen2_0_cpu_nios2_ocimem|finalprojsoc_nios2_gen2_0_cpu_ociram_sp_ram_module:finalprojsoc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated                  ; altsyncram_0n61                                      ; work         ;
;             |finalprojsoc_nios2_gen2_0_cpu_register_bank_a_module:finalprojsoc_nios2_gen2_0_cpu_register_bank_a|                        ; 0 (0)               ; 0 (0)                     ; 1024        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_register_bank_a_module:finalprojsoc_nios2_gen2_0_cpu_register_bank_a                                                                                                                                                                                                                                                     ; finalprojsoc_nios2_gen2_0_cpu_register_bank_a_module ; finalprojsoc ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)               ; 0 (0)                     ; 1024        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_register_bank_a_module:finalprojsoc_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                           ; altsyncram                                           ; work         ;
;                   |altsyncram_s0c1:auto_generated|                                                                                      ; 0 (0)               ; 0 (0)                     ; 1024        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_register_bank_a_module:finalprojsoc_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated                                                                                                                                                                                            ; altsyncram_s0c1                                      ; work         ;
;             |finalprojsoc_nios2_gen2_0_cpu_register_bank_b_module:finalprojsoc_nios2_gen2_0_cpu_register_bank_b|                        ; 0 (0)               ; 0 (0)                     ; 1024        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_register_bank_b_module:finalprojsoc_nios2_gen2_0_cpu_register_bank_b                                                                                                                                                                                                                                                     ; finalprojsoc_nios2_gen2_0_cpu_register_bank_b_module ; finalprojsoc ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)               ; 0 (0)                     ; 1024        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_register_bank_b_module:finalprojsoc_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                           ; altsyncram                                           ; work         ;
;                   |altsyncram_s0c1:auto_generated|                                                                                      ; 0 (0)               ; 0 (0)                     ; 1024        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_register_bank_b_module:finalprojsoc_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated                                                                                                                                                                                            ; altsyncram_s0c1                                      ; work         ;
;       |finalprojsoc_onchip_memory2_0:onchip_memory2_0|                                                                                  ; 1 (1)               ; 0 (0)                     ; 128         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                                                                                                                                                                  ; finalprojsoc_onchip_memory2_0                        ; finalprojsoc ;
;          |altsyncram:the_altsyncram|                                                                                                    ; 0 (0)               ; 0 (0)                     ; 128         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                        ; altsyncram                                           ; work         ;
;             |altsyncram_hlg1:auto_generated|                                                                                            ; 0 (0)               ; 0 (0)                     ; 128         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_hlg1:auto_generated                                                                                                                                                                                                                                                                                                                         ; altsyncram_hlg1                                      ; work         ;
;       |finalprojsoc_random_coordinate:random_coordinate|                                                                                ; 23 (23)             ; 20 (20)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_random_coordinate:random_coordinate                                                                                                                                                                                                                                                                                                                                                                                ; finalprojsoc_random_coordinate                       ; finalprojsoc ;
;       |finalprojsoc_sdram:sdram|                                                                                                        ; 267 (214)           ; 249 (157)                 ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_sdram:sdram                                                                                                                                                                                                                                                                                                                                                                                                        ; finalprojsoc_sdram                                   ; finalprojsoc ;
;          |finalprojsoc_sdram_input_efifo_module:the_finalprojsoc_sdram_input_efifo_module|                                              ; 53 (53)             ; 92 (92)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_sdram:sdram|finalprojsoc_sdram_input_efifo_module:the_finalprojsoc_sdram_input_efifo_module                                                                                                                                                                                                                                                                                                                        ; finalprojsoc_sdram_input_efifo_module                ; finalprojsoc ;
;       |finalprojsoc_sdram_pll:sdram_pll|                                                                                                ; 8 (7)               ; 6 (2)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_sdram_pll:sdram_pll                                                                                                                                                                                                                                                                                                                                                                                                ; finalprojsoc_sdram_pll                               ; finalprojsoc ;
;          |finalprojsoc_sdram_pll_altpll_vg92:sd1|                                                                                       ; 1 (1)               ; 1 (1)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_sdram_pll:sdram_pll|finalprojsoc_sdram_pll_altpll_vg92:sd1                                                                                                                                                                                                                                                                                                                                                         ; finalprojsoc_sdram_pll_altpll_vg92                   ; finalprojsoc ;
;          |finalprojsoc_sdram_pll_stdsync_sv6:stdsync2|                                                                                  ; 0 (0)               ; 3 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_sdram_pll:sdram_pll|finalprojsoc_sdram_pll_stdsync_sv6:stdsync2                                                                                                                                                                                                                                                                                                                                                    ; finalprojsoc_sdram_pll_stdsync_sv6                   ; finalprojsoc ;
;             |finalprojsoc_sdram_pll_dffpipe_l2c:dffpipe3|                                                                               ; 0 (0)               ; 3 (3)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_sdram_pll:sdram_pll|finalprojsoc_sdram_pll_stdsync_sv6:stdsync2|finalprojsoc_sdram_pll_dffpipe_l2c:dffpipe3                                                                                                                                                                                                                                                                                                        ; finalprojsoc_sdram_pll_dffpipe_l2c                   ; finalprojsoc ;
;       |finalprojsoc_spi_0:spi_0|                                                                                                        ; 113 (113)           ; 118 (118)                 ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_spi_0:spi_0                                                                                                                                                                                                                                                                                                                                                                                                        ; finalprojsoc_spi_0                                   ; finalprojsoc ;
;       |finalprojsoc_timer:timer|                                                                                                        ; 215 (215)           ; 216 (216)                 ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_timer:timer                                                                                                                                                                                                                                                                                                                                                                                                        ; finalprojsoc_timer                                   ; finalprojsoc ;
;       |finalprojsoc_usb_gpx:usb_irq|                                                                                                    ; 4 (4)               ; 1 (1)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_usb_gpx:usb_irq                                                                                                                                                                                                                                                                                                                                                                                                    ; finalprojsoc_usb_gpx                                 ; finalprojsoc ;
;       |finalprojsoc_usb_rst:usb_rst|                                                                                                    ; 5 (5)               ; 1 (1)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_usb_rst:usb_rst                                                                                                                                                                                                                                                                                                                                                                                                    ; finalprojsoc_usb_rst                                 ; finalprojsoc ;
;       |finalprojsoc_x_velocity:x_velocity|                                                                                              ; 35 (35)             ; 32 (32)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_x_velocity:x_velocity                                                                                                                                                                                                                                                                                                                                                                                              ; finalprojsoc_x_velocity                              ; finalprojsoc ;
;       |finalprojsoc_x_velocity:y_velocity|                                                                                              ; 35 (35)             ; 32 (32)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_x_velocity:y_velocity                                                                                                                                                                                                                                                                                                                                                                                              ; finalprojsoc_x_velocity                              ; finalprojsoc ;
;    |sld_hub:auto_hub|                                                                                                                   ; 147 (1)             ; 85 (0)                    ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                                                ; sld_hub                                              ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 146 (0)             ; 85 (0)                    ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                                                                ; alt_sld_fab_with_jtag_input                          ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 146 (0)             ; 85 (0)                    ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                                                             ; alt_sld_fab                                          ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 146 (1)             ; 85 (6)                    ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                                                         ; alt_sld_fab_alt_sld_fab                              ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 145 (0)             ; 79 (0)                    ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                                                             ; alt_sld_fab_alt_sld_fab_sldfabric                    ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 145 (104)           ; 79 (51)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                                                                ; sld_jtag_hub                                         ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 23 (23)             ; 9 (9)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                                                        ; sld_rom_sr                                           ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 18 (18)             ; 19 (19)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                                                      ; sld_shadow_jsm                                       ; altera_sld   ;
;    |snake2:s_enemy|                                                                                                                     ; 74 (74)             ; 24 (24)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|snake2:s_enemy                                                                                                                                                                                                                                                                                                                                                                                                                                  ; snake2                                               ; work         ;
;    |snake:s_main|                                                                                                                       ; 81 (81)             ; 24 (24)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|snake:s_main                                                                                                                                                                                                                                                                                                                                                                                                                                    ; snake                                                ; work         ;
;    |vga_controller:vga|                                                                                                                 ; 46 (46)             ; 23 (23)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |finalproj_top|vga_controller:vga                                                                                                                                                                                                                                                                                                                                                                                                                              ; vga_controller                                       ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------------------------+-------------+------------+--------------+---------+-----------+------+--------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+-------------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size   ; MIF                                             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+-------------------------------------------------+
; colorBGD_example:comb_50|Me_Sprite_rom:Me_Sprite_rom|altsyncram:memory_rtl_0|altsyncram_e551:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                    ; AUTO ; ROM              ; 768          ; 4            ; --           ; --           ; 3072   ; ./Me_Sprite/Me_Sprite.mif                       ;
; colorBGD_example:comb_50|Obstacle_Set1_rom:Obstacle_Set1_rom|altsyncram:memory_rtl_0|altsyncram_mu51:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                            ; AUTO ; ROM              ; 76800        ; 3            ; --           ; --           ; 230400 ; ./Obstacle_Set1/Obstacle_Set1.mif               ;
; colorBGD_example:comb_50|VenomAnimationSprite_rom:VenomAnimationSprite_rom1|altsyncram:memory_rtl_0|altsyncram_th71:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                             ; AUTO ; ROM              ; 6300         ; 4            ; --           ; --           ; 25200  ; ./VenomAnimationSprite/VenomAnimationSprite.mif ;
; colorBGD_example:comb_50|VenomAnimationSprite_rom:VenomAnimationSprite_rom|altsyncram:memory_rtl_0|altsyncram_th71:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                              ; AUTO ; ROM              ; 6300         ; 4            ; --           ; --           ; 25200  ; ./VenomAnimationSprite/VenomAnimationSprite.mif ;
; colorBGD_example:comb_50|WinnerP1_rom:WinnerP1_roms|altsyncram:memory_rtl_0|altsyncram_1v41:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                     ; AUTO ; ROM              ; 19200        ; 3            ; --           ; --           ; 57600  ; ./WinnerP1/WinnerP1.mif                         ;
; colorBGD_example:comb_50|WinnerP2_rom:WinnerP2_rom|altsyncram:memory_rtl_0|altsyncram_3v41:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                      ; AUTO ; ROM              ; 19200        ; 3            ; --           ; --           ; 57600  ; ./WinnerP2/WinnerP2.mif                         ;
; colorBGD_example:comb_50|colorBGD_rom:colorBGD_rom|altsyncram:memory_rtl_0|altsyncram_t051:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                      ; AUTO ; ROM              ; 76800        ; 4            ; --           ; --           ; 307200 ; ./colorBGD/colorBGD.mif                         ;
; colorBGD_example:comb_50|down_head_p1_rom:SnakeHead_S_rom|altsyncram:memory_rtl_0|altsyncram_dj51:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                               ; AUTO ; ROM              ; 576          ; 4            ; --           ; --           ; 2304   ; ./down_head_p1/down_head_p1.mif                 ;
; colorBGD_example:comb_50|down_head_p2_rom:down_head_p2_rom|altsyncram:memory_rtl_0|altsyncram_fj51:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                              ; AUTO ; ROM              ; 576          ; 4            ; --           ; --           ; 2304   ; ./down_head_p2/down_head_p2.mif                 ;
; colorBGD_example:comb_50|heart_rom:heart_rom1|altsyncram:memory_rtl_0|altsyncram_6b41:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                           ; AUTO ; ROM              ; 1024         ; 2            ; --           ; --           ; 2048   ; ./heart/heart.mif                               ;
; colorBGD_example:comb_50|heart_rom:heart_rom2|altsyncram:memory_rtl_0|altsyncram_6b41:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                           ; AUTO ; ROM              ; 1024         ; 2            ; --           ; --           ; 2048   ; ./heart/heart.mif                               ;
; colorBGD_example:comb_50|heart_rom:heart_rom3|altsyncram:memory_rtl_0|altsyncram_6b41:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                           ; AUTO ; ROM              ; 1024         ; 2            ; --           ; --           ; 2048   ; ./heart/heart.mif                               ;
; colorBGD_example:comb_50|heart_rom:heart_rom4|altsyncram:memory_rtl_0|altsyncram_6b41:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                           ; AUTO ; ROM              ; 1024         ; 2            ; --           ; --           ; 2048   ; ./heart/heart.mif                               ;
; colorBGD_example:comb_50|heart_rom:heart_rom5|altsyncram:memory_rtl_0|altsyncram_6b41:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                           ; AUTO ; ROM              ; 1024         ; 2            ; --           ; --           ; 2048   ; ./heart/heart.mif                               ;
; colorBGD_example:comb_50|heart_rom:heart_rom|altsyncram:memory_rtl_0|altsyncram_6b41:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                            ; AUTO ; ROM              ; 1024         ; 2            ; --           ; --           ; 2048   ; ./heart/heart.mif                               ;
; colorBGD_example:comb_50|left_head_p1_rom:SnakeHead_A_rom|altsyncram:memory_rtl_0|altsyncram_ji51:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                               ; AUTO ; ROM              ; 576          ; 4            ; --           ; --           ; 2304   ; ./left_head_p1/left_head_p1.mif                 ;
; colorBGD_example:comb_50|left_head_p2_rom:left_head_p2_rom|altsyncram:memory_rtl_0|altsyncram_li51:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                              ; AUTO ; ROM              ; 576          ; 4            ; --           ; --           ; 2304   ; ./left_head_p2/left_head_p2.mif                 ;
; colorBGD_example:comb_50|mainMenu_rom:mainMenu_rom|altsyncram:memory_rtl_0|altsyncram_c151:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                      ; AUTO ; ROM              ; 19200        ; 2            ; --           ; --           ; 38400  ; ./mainMenu/mainMenu.mif                         ;
; colorBGD_example:comb_50|right_head_p1_rom:SnakeHead_D_rom|altsyncram:memory_rtl_0|altsyncram_pp51:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                              ; AUTO ; ROM              ; 576          ; 4            ; --           ; --           ; 2304   ; ./right_head_p1/right_head_p1.mif               ;
; colorBGD_example:comb_50|right_head_p2_rom:right_head_p2_rom|altsyncram:memory_rtl_0|altsyncram_rp51:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                            ; AUTO ; ROM              ; 576          ; 4            ; --           ; --           ; 2304   ; ./right_head_p2/right_head_p2.mif               ;
; colorBGD_example:comb_50|up_head_p1_rom:SnakeHead_W_rom|altsyncram:memory_rtl_0|altsyncram_7651:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                 ; AUTO ; ROM              ; 576          ; 4            ; --           ; --           ; 2304   ; ./up_head_p1/up_head_p1.mif                     ;
; colorBGD_example:comb_50|up_head_p2_rom:up_head_p2_rom|altsyncram:memory_rtl_0|altsyncram_9651:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                  ; AUTO ; ROM              ; 576          ; 4            ; --           ; --           ; 2304   ; ./up_head_p2/up_head_p2.mif                     ;
; finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|finalprojsoc_jtag_uart_scfifo_r:the_finalprojsoc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                      ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512    ; None                                            ;
; finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|finalprojsoc_jtag_uart_scfifo_w:the_finalprojsoc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                      ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512    ; None                                            ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_ocimem:the_finalprojsoc_nios2_gen2_0_cpu_nios2_ocimem|finalprojsoc_nios2_gen2_0_cpu_ociram_sp_ram_module:finalprojsoc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; 256          ; 32           ; --           ; --           ; 8192   ; None                                            ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_register_bank_a_module:finalprojsoc_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated|ALTSYNCRAM                                                                                                                                                                           ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024   ; None                                            ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_register_bank_b_module:finalprojsoc_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated|ALTSYNCRAM                                                                                                                                                                           ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024   ; None                                            ;
; finalprojsoc:u0|finalprojsoc_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_hlg1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                        ; AUTO ; Single Port      ; 4            ; 32           ; --           ; --           ; 128    ; finalprojsoc_onchip_memory2_0.hex               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+-------------------------------------------------+


+-----------------------------------------------------+
; Analysis & Synthesis DSP Block Usage Summary        ;
+---------------------------------------+-------------+
; Statistic                             ; Number Used ;
+---------------------------------------+-------------+
; Simple Multipliers (9-bit)            ; 0           ;
; Simple Multipliers (18-bit)           ; 12          ;
; Embedded Multiplier Blocks            ; --          ;
; Embedded Multiplier 9-bit elements    ; 24          ;
; Signed Embedded Multipliers           ; 12          ;
; Unsigned Embedded Multipliers         ; 0           ;
; Mixed Sign Embedded Multipliers       ; 0           ;
; Variable Sign Embedded Multipliers    ; 0           ;
; Dedicated Input Shift Register Chains ; 0           ;
+---------------------------------------+-------------+
Note: number of Embedded Multiplier Blocks used is only available after a successful fit.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis IP Cores Summary                                                                                                                                                                                                                                                                                                                                                              ;
+--------+------------------------------------------+---------+--------------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Vendor ; IP Core Name                             ; Version ; Release Date ; License Type ; Entity Instance                                                                                                                                                                                                                                                                    ; IP Include File   ;
+--------+------------------------------------------+---------+--------------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Altera ; Signal Tap                               ; N/A     ; N/A          ; Licensed     ; |finalproj_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                 ;                   ;
; Altera ; Signal Tap                               ; N/A     ; N/A          ; Licensed     ; |finalproj_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                             ;                   ;
; Altera ; Signal Tap                               ; N/A     ; N/A          ; Licensed     ; |finalproj_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_presplit:presplit   ;                   ;
; Altera ; Signal Tap                               ; N/A     ; N/A          ; Licensed     ; |finalproj_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric ;                   ;
; Altera ; Signal Tap                               ; N/A     ; N/A          ; Licensed     ; |finalproj_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_splitter:splitter   ;                   ;
; N/A    ; Qsys                                     ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0                                                                                                                                                                                                                                                     ; finalprojsoc.qsys ;
; Altera ; altera_avalon_pio                        ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_hex_digits_pio:hex_digits_pio                                                                                                                                                                                                          ; finalprojsoc.qsys ;
; Altera ; altera_irq_mapper                        ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_irq_mapper:irq_mapper                                                                                                                                                                                                                  ; finalprojsoc.qsys ;
; Altera ; altera_avalon_jtag_uart                  ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart                                                                                                                                                                                                                    ; finalprojsoc.qsys ;
; Altera ; altera_avalon_pio                        ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_key:key                                                                                                                                                                                                                                ; finalprojsoc.qsys ;
; Altera ; altera_avalon_pio                        ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_hex_digits_pio:keycode                                                                                                                                                                                                                 ; finalprojsoc.qsys ;
; Altera ; altera_avalon_pio                        ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_leds_pio:leds_pio                                                                                                                                                                                                                      ; finalprojsoc.qsys ;
; Altera ; altera_mm_interconnect                   ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                    ; finalprojsoc.qsys ;
; Altera ; altera_avalon_st_adapter                 ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter                                                                                                                                 ; finalprojsoc.qsys ;
; Altera ; error_adapter                            ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter|finalprojsoc_mm_interconnect_0_avalon_st_adapter_error_adapter_0:error_adapter_0                                                ; finalprojsoc.qsys ;
; Altera ; altera_avalon_st_adapter                 ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_001                                                                                                                             ; finalprojsoc.qsys ;
; Altera ; error_adapter                            ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_001|finalprojsoc_mm_interconnect_0_avalon_st_adapter_error_adapter_0:error_adapter_0                                            ; finalprojsoc.qsys ;
; Altera ; altera_avalon_st_adapter                 ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_002                                                                                                                             ; finalprojsoc.qsys ;
; Altera ; error_adapter                            ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_002|finalprojsoc_mm_interconnect_0_avalon_st_adapter_error_adapter_0:error_adapter_0                                            ; finalprojsoc.qsys ;
; Altera ; altera_avalon_st_adapter                 ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_003                                                                                                                             ; finalprojsoc.qsys ;
; Altera ; error_adapter                            ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_003|finalprojsoc_mm_interconnect_0_avalon_st_adapter_error_adapter_0:error_adapter_0                                            ; finalprojsoc.qsys ;
; Altera ; altera_avalon_st_adapter                 ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_004                                                                                                                             ; finalprojsoc.qsys ;
; Altera ; error_adapter                            ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_004|finalprojsoc_mm_interconnect_0_avalon_st_adapter_error_adapter_0:error_adapter_0                                            ; finalprojsoc.qsys ;
; Altera ; altera_avalon_st_adapter                 ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter_005:avalon_st_adapter_005                                                                                                                         ; finalprojsoc.qsys ;
; Altera ; error_adapter                            ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter_005:avalon_st_adapter_005|finalprojsoc_mm_interconnect_0_avalon_st_adapter_005_error_adapter_0:error_adapter_0                                    ; finalprojsoc.qsys ;
; Altera ; altera_avalon_st_adapter                 ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_006                                                                                                                             ; finalprojsoc.qsys ;
; Altera ; error_adapter                            ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_006|finalprojsoc_mm_interconnect_0_avalon_st_adapter_error_adapter_0:error_adapter_0                                            ; finalprojsoc.qsys ;
; Altera ; altera_avalon_st_adapter                 ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_007                                                                                                                             ; finalprojsoc.qsys ;
; Altera ; error_adapter                            ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_007|finalprojsoc_mm_interconnect_0_avalon_st_adapter_error_adapter_0:error_adapter_0                                            ; finalprojsoc.qsys ;
; Altera ; altera_avalon_st_adapter                 ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_008                                                                                                                             ; finalprojsoc.qsys ;
; Altera ; error_adapter                            ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_008|finalprojsoc_mm_interconnect_0_avalon_st_adapter_error_adapter_0:error_adapter_0                                            ; finalprojsoc.qsys ;
; Altera ; altera_avalon_st_adapter                 ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_009                                                                                                                             ; finalprojsoc.qsys ;
; Altera ; error_adapter                            ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_009|finalprojsoc_mm_interconnect_0_avalon_st_adapter_error_adapter_0:error_adapter_0                                            ; finalprojsoc.qsys ;
; Altera ; altera_avalon_st_adapter                 ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_010                                                                                                                             ; finalprojsoc.qsys ;
; Altera ; error_adapter                            ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_010|finalprojsoc_mm_interconnect_0_avalon_st_adapter_error_adapter_0:error_adapter_0                                            ; finalprojsoc.qsys ;
; Altera ; altera_avalon_st_adapter                 ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_011                                                                                                                             ; finalprojsoc.qsys ;
; Altera ; error_adapter                            ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_011|finalprojsoc_mm_interconnect_0_avalon_st_adapter_error_adapter_0:error_adapter_0                                            ; finalprojsoc.qsys ;
; Altera ; altera_avalon_st_adapter                 ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_012                                                                                                                             ; finalprojsoc.qsys ;
; Altera ; error_adapter                            ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_012|finalprojsoc_mm_interconnect_0_avalon_st_adapter_error_adapter_0:error_adapter_0                                            ; finalprojsoc.qsys ;
; Altera ; altera_avalon_st_adapter                 ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_013                                                                                                                             ; finalprojsoc.qsys ;
; Altera ; error_adapter                            ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_013|finalprojsoc_mm_interconnect_0_avalon_st_adapter_error_adapter_0:error_adapter_0                                            ; finalprojsoc.qsys ;
; Altera ; altera_avalon_st_adapter                 ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_014                                                                                                                             ; finalprojsoc.qsys ;
; Altera ; error_adapter                            ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_014|finalprojsoc_mm_interconnect_0_avalon_st_adapter_error_adapter_0:error_adapter_0                                            ; finalprojsoc.qsys ;
; Altera ; altera_avalon_st_adapter                 ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_015                                                                                                                             ; finalprojsoc.qsys ;
; Altera ; error_adapter                            ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_015|finalprojsoc_mm_interconnect_0_avalon_st_adapter_error_adapter_0:error_adapter_0                                            ; finalprojsoc.qsys ;
; Altera ; altera_avalon_st_adapter                 ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_016                                                                                                                             ; finalprojsoc.qsys ;
; Altera ; error_adapter                            ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_016|finalprojsoc_mm_interconnect_0_avalon_st_adapter_error_adapter_0:error_adapter_0                                            ; finalprojsoc.qsys ;
; Altera ; altera_avalon_st_adapter                 ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_017                                                                                                                             ; finalprojsoc.qsys ;
; Altera ; error_adapter                            ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_017|finalprojsoc_mm_interconnect_0_avalon_st_adapter_error_adapter_0:error_adapter_0                                            ; finalprojsoc.qsys ;
; Altera ; altera_merlin_demultiplexer              ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                 ; finalprojsoc.qsys ;
; Altera ; altera_merlin_demultiplexer              ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_demux:cmd_demux_001                                                                                                                                             ; finalprojsoc.qsys ;
; Altera ; altera_merlin_multiplexer                ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux                                                                                                                                                     ; finalprojsoc.qsys ;
; Altera ; altera_merlin_multiplexer                ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_001                                                                                                                                                 ; finalprojsoc.qsys ;
; Altera ; altera_merlin_multiplexer                ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_002                                                                                                                                                 ; finalprojsoc.qsys ;
; Altera ; altera_merlin_multiplexer                ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_003                                                                                                                                                 ; finalprojsoc.qsys ;
; Altera ; altera_merlin_multiplexer                ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_004                                                                                                                                                 ; finalprojsoc.qsys ;
; Altera ; altera_merlin_multiplexer                ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_005                                                                                                                                                 ; finalprojsoc.qsys ;
; Altera ; altera_merlin_multiplexer                ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_006                                                                                                                                                 ; finalprojsoc.qsys ;
; Altera ; altera_merlin_multiplexer                ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_007                                                                                                                                                 ; finalprojsoc.qsys ;
; Altera ; altera_merlin_multiplexer                ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_008                                                                                                                                                 ; finalprojsoc.qsys ;
; Altera ; altera_merlin_multiplexer                ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_009                                                                                                                                                 ; finalprojsoc.qsys ;
; Altera ; altera_merlin_multiplexer                ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_010                                                                                                                                                 ; finalprojsoc.qsys ;
; Altera ; altera_merlin_multiplexer                ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_011                                                                                                                                                 ; finalprojsoc.qsys ;
; Altera ; altera_merlin_multiplexer                ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_012                                                                                                                                                 ; finalprojsoc.qsys ;
; Altera ; altera_merlin_multiplexer                ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_013                                                                                                                                                 ; finalprojsoc.qsys ;
; Altera ; altera_merlin_multiplexer                ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_014                                                                                                                                                 ; finalprojsoc.qsys ;
; Altera ; altera_merlin_multiplexer                ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_015                                                                                                                                                 ; finalprojsoc.qsys ;
; Altera ; altera_merlin_multiplexer                ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_016                                                                                                                                                 ; finalprojsoc.qsys ;
; Altera ; altera_merlin_multiplexer                ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_017                                                                                                                                                 ; finalprojsoc.qsys ;
; Altera ; altera_avalon_st_handshake_clock_crosser ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser                                                                                                                                                   ; finalprojsoc.qsys ;
; Altera ; altera_avalon_st_handshake_clock_crosser ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001                                                                                                                                               ; finalprojsoc.qsys ;
; Altera ; altera_avalon_st_handshake_clock_crosser ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002                                                                                                                                               ; finalprojsoc.qsys ;
; Altera ; altera_avalon_st_handshake_clock_crosser ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003                                                                                                                                               ; finalprojsoc.qsys ;
; Altera ; altera_merlin_slave_agent                ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hex_digits_pio_s1_agent                                                                                                                                                  ; finalprojsoc.qsys ;
; Altera ; altera_avalon_sc_fifo                    ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex_digits_pio_s1_agent_rsp_fifo                                                                                                                                             ; finalprojsoc.qsys ;
; Altera ; altera_merlin_slave_translator           ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hex_digits_pio_s1_translator                                                                                                                                        ; finalprojsoc.qsys ;
; Altera ; altera_merlin_slave_agent                ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:jtag_uart_avalon_jtag_slave_agent                                                                                                                                        ; finalprojsoc.qsys ;
; Altera ; altera_avalon_sc_fifo                    ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                   ; finalprojsoc.qsys ;
; Altera ; altera_merlin_slave_translator           ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                              ; finalprojsoc.qsys ;
; Altera ; altera_merlin_slave_agent                ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:key_s1_agent                                                                                                                                                             ; finalprojsoc.qsys ;
; Altera ; altera_avalon_sc_fifo                    ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo                                                                                                                                                        ; finalprojsoc.qsys ;
; Altera ; altera_merlin_slave_translator           ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator                                                                                                                                                   ; finalprojsoc.qsys ;
; Altera ; altera_merlin_slave_agent                ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:keycode_s1_agent                                                                                                                                                         ; finalprojsoc.qsys ;
; Altera ; altera_avalon_sc_fifo                    ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo                                                                                                                                                    ; finalprojsoc.qsys ;
; Altera ; altera_merlin_slave_translator           ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:keycode_s1_translator                                                                                                                                               ; finalprojsoc.qsys ;
; Altera ; altera_merlin_slave_agent                ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:leds_pio_s1_agent                                                                                                                                                        ; finalprojsoc.qsys ;
; Altera ; altera_avalon_sc_fifo                    ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo                                                                                                                                                   ; finalprojsoc.qsys ;
; Altera ; altera_merlin_slave_translator           ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_pio_s1_translator                                                                                                                                              ; finalprojsoc.qsys ;
; Altera ; altera_merlin_master_agent               ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_data_master_agent                                                                                                                                          ; finalprojsoc.qsys ;
; Altera ; altera_merlin_master_translator          ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_data_master_translator                                                                                                                                ; finalprojsoc.qsys ;
; Altera ; altera_merlin_slave_agent                ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent                                                                                                                                       ; finalprojsoc.qsys ;
; Altera ; altera_avalon_sc_fifo                    ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                  ; finalprojsoc.qsys ;
; Altera ; altera_merlin_slave_translator           ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator                                                                                                                             ; finalprojsoc.qsys ;
; Altera ; altera_merlin_master_agent               ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_instruction_master_agent                                                                                                                                   ; finalprojsoc.qsys ;
; Altera ; altera_merlin_master_translator          ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator                                                                                                                         ; finalprojsoc.qsys ;
; Altera ; altera_merlin_slave_agent                ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_memory2_0_s1_agent                                                                                                                                                ; finalprojsoc.qsys ;
; Altera ; altera_avalon_sc_fifo                    ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo                                                                                                                                           ; finalprojsoc.qsys ;
; Altera ; altera_merlin_slave_translator           ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator                                                                                                                                      ; finalprojsoc.qsys ;
; Altera ; altera_merlin_slave_agent                ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:random_coordinate_s1_agent                                                                                                                                               ; finalprojsoc.qsys ;
; Altera ; altera_avalon_sc_fifo                    ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:random_coordinate_s1_agent_rsp_fifo                                                                                                                                          ; finalprojsoc.qsys ;
; Altera ; altera_merlin_slave_translator           ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:random_coordinate_s1_translator                                                                                                                                     ; finalprojsoc.qsys ;
; Altera ; altera_merlin_router                     ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router:router                                                                                                                                                       ; finalprojsoc.qsys ;
; Altera ; altera_merlin_router                     ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router:router_001                                                                                                                                                   ; finalprojsoc.qsys ;
; Altera ; altera_merlin_router                     ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_002                                                                                                                                               ; finalprojsoc.qsys ;
; Altera ; altera_merlin_router                     ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_003                                                                                                                                               ; finalprojsoc.qsys ;
; Altera ; altera_merlin_router                     ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_004                                                                                                                                               ; finalprojsoc.qsys ;
; Altera ; altera_merlin_router                     ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_005                                                                                                                                               ; finalprojsoc.qsys ;
; Altera ; altera_merlin_router                     ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_006                                                                                                                                               ; finalprojsoc.qsys ;
; Altera ; altera_merlin_router                     ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_007:router_007                                                                                                                                               ; finalprojsoc.qsys ;
; Altera ; altera_merlin_router                     ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_008                                                                                                                                               ; finalprojsoc.qsys ;
; Altera ; altera_merlin_router                     ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_009                                                                                                                                               ; finalprojsoc.qsys ;
; Altera ; altera_merlin_router                     ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_010                                                                                                                                               ; finalprojsoc.qsys ;
; Altera ; altera_merlin_router                     ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_011                                                                                                                                               ; finalprojsoc.qsys ;
; Altera ; altera_merlin_router                     ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_012                                                                                                                                               ; finalprojsoc.qsys ;
; Altera ; altera_merlin_router                     ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_013                                                                                                                                               ; finalprojsoc.qsys ;
; Altera ; altera_merlin_router                     ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_014                                                                                                                                               ; finalprojsoc.qsys ;
; Altera ; altera_merlin_router                     ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_015                                                                                                                                               ; finalprojsoc.qsys ;
; Altera ; altera_merlin_router                     ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_016                                                                                                                                               ; finalprojsoc.qsys ;
; Altera ; altera_merlin_router                     ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_017                                                                                                                                               ; finalprojsoc.qsys ;
; Altera ; altera_merlin_router                     ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_018                                                                                                                                               ; finalprojsoc.qsys ;
; Altera ; altera_merlin_router                     ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_019                                                                                                                                               ; finalprojsoc.qsys ;
; Altera ; altera_merlin_demultiplexer              ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux                                                                                                                                                 ; finalprojsoc.qsys ;
; Altera ; altera_merlin_demultiplexer              ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_001                                                                                                                                             ; finalprojsoc.qsys ;
; Altera ; altera_merlin_demultiplexer              ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_002                                                                                                                                             ; finalprojsoc.qsys ;
; Altera ; altera_merlin_demultiplexer              ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_003                                                                                                                                             ; finalprojsoc.qsys ;
; Altera ; altera_merlin_demultiplexer              ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_004                                                                                                                                             ; finalprojsoc.qsys ;
; Altera ; altera_merlin_demultiplexer              ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_005                                                                                                                                             ; finalprojsoc.qsys ;
; Altera ; altera_merlin_demultiplexer              ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_006                                                                                                                                             ; finalprojsoc.qsys ;
; Altera ; altera_merlin_demultiplexer              ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_007                                                                                                                                             ; finalprojsoc.qsys ;
; Altera ; altera_merlin_demultiplexer              ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_008                                                                                                                                             ; finalprojsoc.qsys ;
; Altera ; altera_merlin_demultiplexer              ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_009                                                                                                                                             ; finalprojsoc.qsys ;
; Altera ; altera_merlin_demultiplexer              ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_010                                                                                                                                             ; finalprojsoc.qsys ;
; Altera ; altera_merlin_demultiplexer              ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_011                                                                                                                                             ; finalprojsoc.qsys ;
; Altera ; altera_merlin_demultiplexer              ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_012                                                                                                                                             ; finalprojsoc.qsys ;
; Altera ; altera_merlin_demultiplexer              ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_013                                                                                                                                             ; finalprojsoc.qsys ;
; Altera ; altera_merlin_demultiplexer              ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_014                                                                                                                                             ; finalprojsoc.qsys ;
; Altera ; altera_merlin_demultiplexer              ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_015                                                                                                                                             ; finalprojsoc.qsys ;
; Altera ; altera_merlin_demultiplexer              ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_016                                                                                                                                             ; finalprojsoc.qsys ;
; Altera ; altera_merlin_demultiplexer              ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_017                                                                                                                                             ; finalprojsoc.qsys ;
; Altera ; altera_merlin_multiplexer                ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                     ; finalprojsoc.qsys ;
; Altera ; altera_merlin_multiplexer                ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_mux:rsp_mux_001                                                                                                                                                 ; finalprojsoc.qsys ;
; Altera ; altera_merlin_slave_agent                ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_pll_pll_slave_agent                                                                                                                                                ; finalprojsoc.qsys ;
; Altera ; altera_avalon_sc_fifo                    ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo                                                                                                                                           ; finalprojsoc.qsys ;
; Altera ; altera_merlin_slave_translator           ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sdram_pll_pll_slave_translator                                                                                                                                      ; finalprojsoc.qsys ;
; Altera ; altera_merlin_slave_agent                ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent                                                                                                                                                           ; finalprojsoc.qsys ;
; Altera ; altera_avalon_sc_fifo                    ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo                                                                                                                                                    ; finalprojsoc.qsys ;
; Altera ; altera_avalon_sc_fifo                    ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo                                                                                                                                                      ; finalprojsoc.qsys ;
; Altera ; altera_merlin_burst_adapter              ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_s1_burst_adapter                                                                                                                                                 ; finalprojsoc.qsys ;
; Altera ; altera_merlin_width_adapter              ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter                                                                                                                                             ; finalprojsoc.qsys ;
; Altera ; altera_merlin_width_adapter              ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter                                                                                                                                             ; finalprojsoc.qsys ;
; Altera ; altera_merlin_slave_translator           ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sdram_s1_translator                                                                                                                                                 ; finalprojsoc.qsys ;
; Altera ; altera_merlin_slave_agent                ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:spi_0_spi_control_port_agent                                                                                                                                             ; finalprojsoc.qsys ;
; Altera ; altera_avalon_sc_fifo                    ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_0_spi_control_port_agent_rsp_fifo                                                                                                                                        ; finalprojsoc.qsys ;
; Altera ; altera_merlin_slave_translator           ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:spi_0_spi_control_port_translator                                                                                                                                   ; finalprojsoc.qsys ;
; Altera ; altera_merlin_slave_agent                ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent                                                                                                                                         ; finalprojsoc.qsys ;
; Altera ; altera_avalon_sc_fifo                    ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo                                                                                                                                    ; finalprojsoc.qsys ;
; Altera ; altera_merlin_slave_translator           ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator                                                                                                                               ; finalprojsoc.qsys ;
; Altera ; altera_merlin_slave_agent                ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:timer_s1_agent                                                                                                                                                           ; finalprojsoc.qsys ;
; Altera ; altera_avalon_sc_fifo                    ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo                                                                                                                                                      ; finalprojsoc.qsys ;
; Altera ; altera_merlin_slave_translator           ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_s1_translator                                                                                                                                                 ; finalprojsoc.qsys ;
; Altera ; altera_merlin_slave_agent                ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_gpx_s1_agent                                                                                                                                                         ; finalprojsoc.qsys ;
; Altera ; altera_avalon_sc_fifo                    ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo                                                                                                                                                    ; finalprojsoc.qsys ;
; Altera ; altera_merlin_slave_translator           ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_gpx_s1_translator                                                                                                                                               ; finalprojsoc.qsys ;
; Altera ; altera_merlin_slave_agent                ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_irq_s1_agent                                                                                                                                                         ; finalprojsoc.qsys ;
; Altera ; altera_avalon_sc_fifo                    ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo                                                                                                                                                    ; finalprojsoc.qsys ;
; Altera ; altera_merlin_slave_translator           ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_irq_s1_translator                                                                                                                                               ; finalprojsoc.qsys ;
; Altera ; altera_merlin_slave_agent                ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_rst_s1_agent                                                                                                                                                         ; finalprojsoc.qsys ;
; Altera ; altera_avalon_sc_fifo                    ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo                                                                                                                                                    ; finalprojsoc.qsys ;
; Altera ; altera_merlin_slave_translator           ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_rst_s1_translator                                                                                                                                               ; finalprojsoc.qsys ;
; Altera ; altera_merlin_slave_agent                ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:x_velocity_s1_agent                                                                                                                                                      ; finalprojsoc.qsys ;
; Altera ; altera_avalon_sc_fifo                    ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:x_velocity_s1_agent_rsp_fifo                                                                                                                                                 ; finalprojsoc.qsys ;
; Altera ; altera_merlin_slave_translator           ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:x_velocity_s1_translator                                                                                                                                            ; finalprojsoc.qsys ;
; Altera ; altera_merlin_slave_agent                ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:y_velocity_s1_agent                                                                                                                                                      ; finalprojsoc.qsys ;
; Altera ; altera_avalon_sc_fifo                    ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:y_velocity_s1_agent_rsp_fifo                                                                                                                                                 ; finalprojsoc.qsys ;
; Altera ; altera_merlin_slave_translator           ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:y_velocity_s1_translator                                                                                                                                            ; finalprojsoc.qsys ;
; Altera ; altera_nios2_gen2                        ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0                                                                                                                                                                                                              ; finalprojsoc.qsys ;
; Altera ; altera_nios2_gen2_unit                   ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu                                                                                                                                                                            ; finalprojsoc.qsys ;
; Altera ; altera_avalon_onchip_memory2             ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                      ; finalprojsoc.qsys ;
; Altera ; altera_avalon_pio                        ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_random_coordinate:random_coordinate                                                                                                                                                                                                    ; finalprojsoc.qsys ;
; Altera ; altera_reset_controller                  ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|altera_reset_controller:rst_controller                                                                                                                                                                                                              ; finalprojsoc.qsys ;
; Altera ; altera_reset_controller                  ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|altera_reset_controller:rst_controller_001                                                                                                                                                                                                          ; finalprojsoc.qsys ;
; Altera ; altera_avalon_new_sdram_controller       ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_sdram:sdram                                                                                                                                                                                                                            ; finalprojsoc.qsys ;
; Altera ; altpll                                   ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_sdram_pll:sdram_pll                                                                                                                                                                                                                    ; finalprojsoc.qsys ;
; Altera ; altera_avalon_spi                        ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_spi_0:spi_0                                                                                                                                                                                                                            ; finalprojsoc.qsys ;
; Altera ; altera_avalon_sysid_qsys                 ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_sysid_qsys_0:sysid_qsys_0                                                                                                                                                                                                              ; finalprojsoc.qsys ;
; Altera ; altera_avalon_timer                      ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_timer:timer                                                                                                                                                                                                                            ; finalprojsoc.qsys ;
; Altera ; altera_avalon_pio                        ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_usb_gpx:usb_gpx                                                                                                                                                                                                                        ; finalprojsoc.qsys ;
; Altera ; altera_avalon_pio                        ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_usb_gpx:usb_irq                                                                                                                                                                                                                        ; finalprojsoc.qsys ;
; Altera ; altera_avalon_pio                        ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_usb_rst:usb_rst                                                                                                                                                                                                                        ; finalprojsoc.qsys ;
; Altera ; altera_avalon_pio                        ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_x_velocity:x_velocity                                                                                                                                                                                                                  ; finalprojsoc.qsys ;
; Altera ; altera_avalon_pio                        ; 18.1    ; N/A          ; N/A          ; |finalproj_top|finalprojsoc:u0|finalprojsoc_x_velocity:y_velocity                                                                                                                                                                                                                  ; finalprojsoc.qsys ;
+--------+------------------------------------------+---------+--------------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+


Encoding Type:  One-Hot
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |finalproj_top|colorBGD_example:comb_50|health_stateMachine:S2|State                                                                                                                                                                                       ;
+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+---------------+---------------+---------------+---------------+--------------+
; Name             ; State.WaitState9 ; State.WaitState8 ; State.WaitState7 ; State.WaitState6 ; State.WaitState5 ; State.WaitState4 ; State.WaitState3 ; State.WaitState2 ; State.WaitState1 ; State.Health0 ; State.Health1 ; State.Health2 ; State.Health3 ; State.Halted ;
+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+---------------+---------------+---------------+---------------+--------------+
; State.Halted     ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0             ; 0             ; 0             ; 0             ; 0            ;
; State.Health3    ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0             ; 0             ; 0             ; 1             ; 1            ;
; State.Health2    ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0             ; 0             ; 1             ; 0             ; 1            ;
; State.Health1    ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0             ; 1             ; 0             ; 0             ; 1            ;
; State.Health0    ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1             ; 0             ; 0             ; 0             ; 1            ;
; State.WaitState1 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0             ; 0             ; 0             ; 0             ; 1            ;
; State.WaitState2 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0             ; 0             ; 0             ; 0             ; 1            ;
; State.WaitState3 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0             ; 0             ; 0             ; 0             ; 1            ;
; State.WaitState4 ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0             ; 0             ; 0             ; 0             ; 1            ;
; State.WaitState5 ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0             ; 0             ; 0             ; 0             ; 1            ;
; State.WaitState6 ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0             ; 0             ; 0             ; 0             ; 1            ;
; State.WaitState7 ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0             ; 0             ; 0             ; 0             ; 1            ;
; State.WaitState8 ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0             ; 0             ; 0             ; 0             ; 1            ;
; State.WaitState9 ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0             ; 0             ; 0             ; 0             ; 1            ;
+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+---------------+---------------+---------------+---------------+--------------+


Encoding Type:  One-Hot
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |finalproj_top|colorBGD_example:comb_50|health_stateMachine:S1|State                                                                                                                                                                                       ;
+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+---------------+---------------+---------------+---------------+--------------+
; Name             ; State.WaitState9 ; State.WaitState8 ; State.WaitState7 ; State.WaitState6 ; State.WaitState5 ; State.WaitState4 ; State.WaitState3 ; State.WaitState2 ; State.WaitState1 ; State.Health0 ; State.Health1 ; State.Health2 ; State.Health3 ; State.Halted ;
+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+---------------+---------------+---------------+---------------+--------------+
; State.Halted     ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0             ; 0             ; 0             ; 0             ; 0            ;
; State.Health3    ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0             ; 0             ; 0             ; 1             ; 1            ;
; State.Health2    ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0             ; 0             ; 1             ; 0             ; 1            ;
; State.Health1    ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0             ; 1             ; 0             ; 0             ; 1            ;
; State.Health0    ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1             ; 0             ; 0             ; 0             ; 1            ;
; State.WaitState1 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0             ; 0             ; 0             ; 0             ; 1            ;
; State.WaitState2 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0             ; 0             ; 0             ; 0             ; 1            ;
; State.WaitState3 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0             ; 0             ; 0             ; 0             ; 1            ;
; State.WaitState4 ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0             ; 0             ; 0             ; 0             ; 1            ;
; State.WaitState5 ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0             ; 0             ; 0             ; 0             ; 1            ;
; State.WaitState6 ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0             ; 0             ; 0             ; 0             ; 1            ;
; State.WaitState7 ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0             ; 0             ; 0             ; 0             ; 1            ;
; State.WaitState8 ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0             ; 0             ; 0             ; 0             ; 1            ;
; State.WaitState9 ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0             ; 0             ; 0             ; 0             ; 1            ;
+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+---------------+---------------+---------------+---------------+--------------+


Encoding Type:  One-Hot
+----------------------------------------------------------------------------------------------------------+
; State Machine - |finalproj_top|colorBGD_example:comb_50|venom:venomS2_3|venom_stateMachine:comb_13|State ;
+--------------------+--------------------+-------------------+------------+-------------------------------+
; Name               ; State.bulletMoving ; State.bulletFired ; State.Idle ; State.Halted                  ;
+--------------------+--------------------+-------------------+------------+-------------------------------+
; State.Halted       ; 0                  ; 0                 ; 0          ; 0                             ;
; State.Idle         ; 0                  ; 0                 ; 1          ; 1                             ;
; State.bulletFired  ; 0                  ; 1                 ; 0          ; 1                             ;
; State.bulletMoving ; 1                  ; 0                 ; 0          ; 1                             ;
+--------------------+--------------------+-------------------+------------+-------------------------------+


Encoding Type:  One-Hot
+----------------------------------------------------------------------------------------------------------+
; State Machine - |finalproj_top|colorBGD_example:comb_50|venom:venomS2_2|venom_stateMachine:comb_13|State ;
+--------------------+--------------------+-------------------+------------+-------------------------------+
; Name               ; State.bulletMoving ; State.bulletFired ; State.Idle ; State.Halted                  ;
+--------------------+--------------------+-------------------+------------+-------------------------------+
; State.Halted       ; 0                  ; 0                 ; 0          ; 0                             ;
; State.Idle         ; 0                  ; 0                 ; 1          ; 1                             ;
; State.bulletFired  ; 0                  ; 1                 ; 0          ; 1                             ;
; State.bulletMoving ; 1                  ; 0                 ; 0          ; 1                             ;
+--------------------+--------------------+-------------------+------------+-------------------------------+


Encoding Type:  One-Hot
+----------------------------------------------------------------------------------------------------------+
; State Machine - |finalproj_top|colorBGD_example:comb_50|venom:venomS2_1|venom_stateMachine:comb_13|State ;
+--------------------+--------------------+-------------------+------------+-------------------------------+
; Name               ; State.bulletMoving ; State.bulletFired ; State.Idle ; State.Halted                  ;
+--------------------+--------------------+-------------------+------------+-------------------------------+
; State.Halted       ; 0                  ; 0                 ; 0          ; 0                             ;
; State.Idle         ; 0                  ; 0                 ; 1          ; 1                             ;
; State.bulletFired  ; 0                  ; 1                 ; 0          ; 1                             ;
; State.bulletMoving ; 1                  ; 0                 ; 0          ; 1                             ;
+--------------------+--------------------+-------------------+------------+-------------------------------+


Encoding Type:  One-Hot
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |finalproj_top|colorBGD_example:comb_50|venomCountMachine:VenomCS2|State                                                                        ;
+--------------------+--------------------+-------------------+-------------------+-------------------+--------------+--------------+--------------+--------------+
; Name               ; State.Reload_Venom ; State.Wait_state3 ; State.Wait_state2 ; State.Wait_state1 ; State.Venom3 ; State.Venom2 ; State.Venom1 ; State.Halted ;
+--------------------+--------------------+-------------------+-------------------+-------------------+--------------+--------------+--------------+--------------+
; State.Halted       ; 0                  ; 0                 ; 0                 ; 0                 ; 0            ; 0            ; 0            ; 0            ;
; State.Venom1       ; 0                  ; 0                 ; 0                 ; 0                 ; 0            ; 0            ; 1            ; 1            ;
; State.Venom2       ; 0                  ; 0                 ; 0                 ; 0                 ; 0            ; 1            ; 0            ; 1            ;
; State.Venom3       ; 0                  ; 0                 ; 0                 ; 0                 ; 1            ; 0            ; 0            ; 1            ;
; State.Wait_state1  ; 0                  ; 0                 ; 0                 ; 1                 ; 0            ; 0            ; 0            ; 1            ;
; State.Wait_state2  ; 0                  ; 0                 ; 1                 ; 0                 ; 0            ; 0            ; 0            ; 1            ;
; State.Wait_state3  ; 0                  ; 1                 ; 0                 ; 0                 ; 0            ; 0            ; 0            ; 1            ;
; State.Reload_Venom ; 1                  ; 0                 ; 0                 ; 0                 ; 0            ; 0            ; 0            ; 1            ;
+--------------------+--------------------+-------------------+-------------------+-------------------+--------------+--------------+--------------+--------------+


Encoding Type:  One-Hot
+----------------------------------------------------------------------------------------------------------+
; State Machine - |finalproj_top|colorBGD_example:comb_50|venom:venomS1_3|venom_stateMachine:comb_13|State ;
+--------------------+--------------------+-------------------+------------+-------------------------------+
; Name               ; State.bulletMoving ; State.bulletFired ; State.Idle ; State.Halted                  ;
+--------------------+--------------------+-------------------+------------+-------------------------------+
; State.Halted       ; 0                  ; 0                 ; 0          ; 0                             ;
; State.Idle         ; 0                  ; 0                 ; 1          ; 1                             ;
; State.bulletFired  ; 0                  ; 1                 ; 0          ; 1                             ;
; State.bulletMoving ; 1                  ; 0                 ; 0          ; 1                             ;
+--------------------+--------------------+-------------------+------------+-------------------------------+


Encoding Type:  One-Hot
+----------------------------------------------------------------------------------------------------------+
; State Machine - |finalproj_top|colorBGD_example:comb_50|venom:venomS1_2|venom_stateMachine:comb_13|State ;
+--------------------+--------------------+-------------------+------------+-------------------------------+
; Name               ; State.bulletMoving ; State.bulletFired ; State.Idle ; State.Halted                  ;
+--------------------+--------------------+-------------------+------------+-------------------------------+
; State.Halted       ; 0                  ; 0                 ; 0          ; 0                             ;
; State.Idle         ; 0                  ; 0                 ; 1          ; 1                             ;
; State.bulletFired  ; 0                  ; 1                 ; 0          ; 1                             ;
; State.bulletMoving ; 1                  ; 0                 ; 0          ; 1                             ;
+--------------------+--------------------+-------------------+------------+-------------------------------+


Encoding Type:  One-Hot
+----------------------------------------------------------------------------------------------------------+
; State Machine - |finalproj_top|colorBGD_example:comb_50|venom:venomS1_1|venom_stateMachine:comb_13|State ;
+--------------------+--------------------+-------------------+------------+-------------------------------+
; Name               ; State.bulletMoving ; State.bulletFired ; State.Idle ; State.Halted                  ;
+--------------------+--------------------+-------------------+------------+-------------------------------+
; State.Halted       ; 0                  ; 0                 ; 0          ; 0                             ;
; State.Idle         ; 0                  ; 0                 ; 1          ; 1                             ;
; State.bulletFired  ; 0                  ; 1                 ; 0          ; 1                             ;
; State.bulletMoving ; 1                  ; 0                 ; 0          ; 1                             ;
+--------------------+--------------------+-------------------+------------+-------------------------------+


Encoding Type:  One-Hot
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |finalproj_top|colorBGD_example:comb_50|venomCountMachine:VenomCS1|State                                                                        ;
+--------------------+--------------------+-------------------+-------------------+-------------------+--------------+--------------+--------------+--------------+
; Name               ; State.Reload_Venom ; State.Wait_state3 ; State.Wait_state2 ; State.Wait_state1 ; State.Venom3 ; State.Venom2 ; State.Venom1 ; State.Halted ;
+--------------------+--------------------+-------------------+-------------------+-------------------+--------------+--------------+--------------+--------------+
; State.Halted       ; 0                  ; 0                 ; 0                 ; 0                 ; 0            ; 0            ; 0            ; 0            ;
; State.Venom1       ; 0                  ; 0                 ; 0                 ; 0                 ; 0            ; 0            ; 1            ; 1            ;
; State.Venom2       ; 0                  ; 0                 ; 0                 ; 0                 ; 0            ; 1            ; 0            ; 1            ;
; State.Venom3       ; 0                  ; 0                 ; 0                 ; 0                 ; 1            ; 0            ; 0            ; 1            ;
; State.Wait_state1  ; 0                  ; 0                 ; 0                 ; 1                 ; 0            ; 0            ; 0            ; 1            ;
; State.Wait_state2  ; 0                  ; 0                 ; 1                 ; 0                 ; 0            ; 0            ; 0            ; 1            ;
; State.Wait_state3  ; 0                  ; 1                 ; 0                 ; 0                 ; 0            ; 0            ; 0            ; 1            ;
; State.Reload_Venom ; 1                  ; 0                 ; 0                 ; 0                 ; 0            ; 0            ; 0            ; 1            ;
+--------------------+--------------------+-------------------+-------------------+-------------------+--------------+--------------+--------------+--------------+


Encoding Type:  One-Hot
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |finalproj_top|colorBGD_example:comb_50|ISDU:isdu1|State                                                                                                                                                                                                                                                                           ;
+-------------------+-----------+-----------+-----------+-------------+-----------+-------------+-----------+-----------+-----------+----------+----------+----------+------------+----------+------------+----------+----------+----------+-------------------+------------------+------------------+---------------+----------------+--------------+
; Name              ; State.V71 ; State.V61 ; State.V51 ; State.V4_11 ; State.V41 ; State.V3_11 ; State.V31 ; State.V21 ; State.V11 ; State.V7 ; State.V6 ; State.V5 ; State.V4_1 ; State.V4 ; State.V3_1 ; State.V3 ; State.V2 ; State.V1 ; State.Wait_state1 ; State.Snake2wins ; State.Snake1wins ; State.Play_M1 ; State.MainMenu ; State.Halted ;
+-------------------+-----------+-----------+-----------+-------------+-----------+-------------+-----------+-----------+-----------+----------+----------+----------+------------+----------+------------+----------+----------+----------+-------------------+------------------+------------------+---------------+----------------+--------------+
; State.Halted      ; 0         ; 0         ; 0         ; 0           ; 0         ; 0           ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0          ; 0        ; 0          ; 0        ; 0        ; 0        ; 0                 ; 0                ; 0                ; 0             ; 0              ; 0            ;
; State.MainMenu    ; 0         ; 0         ; 0         ; 0           ; 0         ; 0           ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0          ; 0        ; 0          ; 0        ; 0        ; 0        ; 0                 ; 0                ; 0                ; 0             ; 1              ; 1            ;
; State.Play_M1     ; 0         ; 0         ; 0         ; 0           ; 0         ; 0           ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0          ; 0        ; 0          ; 0        ; 0        ; 0        ; 0                 ; 0                ; 0                ; 1             ; 0              ; 1            ;
; State.Snake1wins  ; 0         ; 0         ; 0         ; 0           ; 0         ; 0           ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0          ; 0        ; 0          ; 0        ; 0        ; 0        ; 0                 ; 0                ; 1                ; 0             ; 0              ; 1            ;
; State.Snake2wins  ; 0         ; 0         ; 0         ; 0           ; 0         ; 0           ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0          ; 0        ; 0          ; 0        ; 0        ; 0        ; 0                 ; 1                ; 0                ; 0             ; 0              ; 1            ;
; State.Wait_state1 ; 0         ; 0         ; 0         ; 0           ; 0         ; 0           ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0          ; 0        ; 0          ; 0        ; 0        ; 0        ; 1                 ; 0                ; 0                ; 0             ; 0              ; 1            ;
; State.V1          ; 0         ; 0         ; 0         ; 0           ; 0         ; 0           ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0          ; 0        ; 0          ; 0        ; 0        ; 1        ; 0                 ; 0                ; 0                ; 0             ; 0              ; 1            ;
; State.V2          ; 0         ; 0         ; 0         ; 0           ; 0         ; 0           ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0          ; 0        ; 0          ; 0        ; 1        ; 0        ; 0                 ; 0                ; 0                ; 0             ; 0              ; 1            ;
; State.V3          ; 0         ; 0         ; 0         ; 0           ; 0         ; 0           ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0          ; 0        ; 0          ; 1        ; 0        ; 0        ; 0                 ; 0                ; 0                ; 0             ; 0              ; 1            ;
; State.V3_1        ; 0         ; 0         ; 0         ; 0           ; 0         ; 0           ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0          ; 0        ; 1          ; 0        ; 0        ; 0        ; 0                 ; 0                ; 0                ; 0             ; 0              ; 1            ;
; State.V4          ; 0         ; 0         ; 0         ; 0           ; 0         ; 0           ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0          ; 1        ; 0          ; 0        ; 0        ; 0        ; 0                 ; 0                ; 0                ; 0             ; 0              ; 1            ;
; State.V4_1        ; 0         ; 0         ; 0         ; 0           ; 0         ; 0           ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 1          ; 0        ; 0          ; 0        ; 0        ; 0        ; 0                 ; 0                ; 0                ; 0             ; 0              ; 1            ;
; State.V5          ; 0         ; 0         ; 0         ; 0           ; 0         ; 0           ; 0         ; 0         ; 0         ; 0        ; 0        ; 1        ; 0          ; 0        ; 0          ; 0        ; 0        ; 0        ; 0                 ; 0                ; 0                ; 0             ; 0              ; 1            ;
; State.V6          ; 0         ; 0         ; 0         ; 0           ; 0         ; 0           ; 0         ; 0         ; 0         ; 0        ; 1        ; 0        ; 0          ; 0        ; 0          ; 0        ; 0        ; 0        ; 0                 ; 0                ; 0                ; 0             ; 0              ; 1            ;
; State.V7          ; 0         ; 0         ; 0         ; 0           ; 0         ; 0           ; 0         ; 0         ; 0         ; 1        ; 0        ; 0        ; 0          ; 0        ; 0          ; 0        ; 0        ; 0        ; 0                 ; 0                ; 0                ; 0             ; 0              ; 1            ;
; State.V11         ; 0         ; 0         ; 0         ; 0           ; 0         ; 0           ; 0         ; 0         ; 1         ; 0        ; 0        ; 0        ; 0          ; 0        ; 0          ; 0        ; 0        ; 0        ; 0                 ; 0                ; 0                ; 0             ; 0              ; 1            ;
; State.V21         ; 0         ; 0         ; 0         ; 0           ; 0         ; 0           ; 0         ; 1         ; 0         ; 0        ; 0        ; 0        ; 0          ; 0        ; 0          ; 0        ; 0        ; 0        ; 0                 ; 0                ; 0                ; 0             ; 0              ; 1            ;
; State.V31         ; 0         ; 0         ; 0         ; 0           ; 0         ; 0           ; 1         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0          ; 0        ; 0          ; 0        ; 0        ; 0        ; 0                 ; 0                ; 0                ; 0             ; 0              ; 1            ;
; State.V3_11       ; 0         ; 0         ; 0         ; 0           ; 0         ; 1           ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0          ; 0        ; 0          ; 0        ; 0        ; 0        ; 0                 ; 0                ; 0                ; 0             ; 0              ; 1            ;
; State.V41         ; 0         ; 0         ; 0         ; 0           ; 1         ; 0           ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0          ; 0        ; 0          ; 0        ; 0        ; 0        ; 0                 ; 0                ; 0                ; 0             ; 0              ; 1            ;
; State.V4_11       ; 0         ; 0         ; 0         ; 1           ; 0         ; 0           ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0          ; 0        ; 0          ; 0        ; 0        ; 0        ; 0                 ; 0                ; 0                ; 0             ; 0              ; 1            ;
; State.V51         ; 0         ; 0         ; 1         ; 0           ; 0         ; 0           ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0          ; 0        ; 0          ; 0        ; 0        ; 0        ; 0                 ; 0                ; 0                ; 0             ; 0              ; 1            ;
; State.V61         ; 0         ; 1         ; 0         ; 0           ; 0         ; 0           ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0          ; 0        ; 0          ; 0        ; 0        ; 0        ; 0                 ; 0                ; 0                ; 0             ; 0              ; 1            ;
; State.V71         ; 1         ; 0         ; 0         ; 0           ; 0         ; 0           ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0          ; 0        ; 0          ; 0        ; 0        ; 0        ; 0                 ; 0                ; 0                ; 0             ; 0              ; 1            ;
+-------------------+-----------+-----------+-----------+-------------+-----------+-------------+-----------+-----------+-----------+----------+----------+----------+------------+----------+------------+----------+----------+----------+-------------------+------------------+------------------+---------------+----------------+--------------+


Encoding Type:  One-Hot
+----------------------------------------------------------------------------------------------+
; State Machine - |finalproj_top|finalprojsoc:u0|finalprojsoc_sdram:sdram|m_next               ;
+------------------+------------------+------------------+------------------+------------------+
; Name             ; m_next.010000000 ; m_next.000010000 ; m_next.000001000 ; m_next.000000001 ;
+------------------+------------------+------------------+------------------+------------------+
; m_next.000000001 ; 0                ; 0                ; 0                ; 0                ;
; m_next.000001000 ; 0                ; 0                ; 1                ; 1                ;
; m_next.000010000 ; 0                ; 1                ; 0                ; 1                ;
; m_next.010000000 ; 1                ; 0                ; 0                ; 1                ;
+------------------+------------------+------------------+------------------+------------------+


Encoding Type:  One-Hot
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |finalproj_top|finalprojsoc:u0|finalprojsoc_sdram:sdram|m_state                                                                                                                       ;
+-------------------+-------------------+-------------------+-------------------+-------------------+-------------------+-------------------+-------------------+-------------------+-------------------+
; Name              ; m_state.100000000 ; m_state.010000000 ; m_state.001000000 ; m_state.000100000 ; m_state.000010000 ; m_state.000001000 ; m_state.000000100 ; m_state.000000010 ; m_state.000000001 ;
+-------------------+-------------------+-------------------+-------------------+-------------------+-------------------+-------------------+-------------------+-------------------+-------------------+
; m_state.000000001 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ;
; m_state.000000010 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 1                 ; 1                 ;
; m_state.000000100 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 1                 ; 0                 ; 1                 ;
; m_state.000001000 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 1                 ; 0                 ; 0                 ; 1                 ;
; m_state.000010000 ; 0                 ; 0                 ; 0                 ; 0                 ; 1                 ; 0                 ; 0                 ; 0                 ; 1                 ;
; m_state.000100000 ; 0                 ; 0                 ; 0                 ; 1                 ; 0                 ; 0                 ; 0                 ; 0                 ; 1                 ;
; m_state.001000000 ; 0                 ; 0                 ; 1                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 1                 ;
; m_state.010000000 ; 0                 ; 1                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 1                 ;
; m_state.100000000 ; 1                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 1                 ;
+-------------------+-------------------+-------------------+-------------------+-------------------+-------------------+-------------------+-------------------+-------------------+-------------------+


Encoding Type:  One-Hot
+--------------------------------------------------------------------------------+
; State Machine - |finalproj_top|finalprojsoc:u0|finalprojsoc_sdram:sdram|i_next ;
+------------+------------+------------+------------+----------------------------+
; Name       ; i_next.111 ; i_next.101 ; i_next.010 ; i_next.000                 ;
+------------+------------+------------+------------+----------------------------+
; i_next.000 ; 0          ; 0          ; 0          ; 0                          ;
; i_next.010 ; 0          ; 0          ; 1          ; 1                          ;
; i_next.101 ; 0          ; 1          ; 0          ; 1                          ;
; i_next.111 ; 1          ; 0          ; 0          ; 1                          ;
+------------+------------+------------+------------+----------------------------+


Encoding Type:  One-Hot
+-------------------------------------------------------------------------------------------------+
; State Machine - |finalproj_top|finalprojsoc:u0|finalprojsoc_sdram:sdram|i_state                 ;
+-------------+-------------+-------------+-------------+-------------+-------------+-------------+
; Name        ; i_state.111 ; i_state.101 ; i_state.011 ; i_state.010 ; i_state.001 ; i_state.000 ;
+-------------+-------------+-------------+-------------+-------------+-------------+-------------+
; i_state.000 ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ;
; i_state.001 ; 0           ; 0           ; 0           ; 0           ; 1           ; 1           ;
; i_state.010 ; 0           ; 0           ; 0           ; 1           ; 0           ; 1           ;
; i_state.011 ; 0           ; 0           ; 1           ; 0           ; 0           ; 1           ;
; i_state.101 ; 0           ; 1           ; 0           ; 0           ; 0           ; 1           ;
; i_state.111 ; 1           ; 0           ; 0           ; 0           ; 0           ; 1           ;
+-------------+-------------+-------------+-------------+-------------+-------------+-------------+


Encoding Type:  One-Hot
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck|DRsize ;
+------------+------------+------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name       ; DRsize.101 ; DRsize.100 ; DRsize.011 ; DRsize.010 ; DRsize.001 ; DRsize.000                                                                                                                                                                                                                                                                                                                                   ;
+------------+------------+------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DRsize.000 ; 0          ; 0          ; 0          ; 0          ; 0          ; 0                                                                                                                                                                                                                                                                                                                                            ;
; DRsize.001 ; 0          ; 0          ; 0          ; 0          ; 1          ; 1                                                                                                                                                                                                                                                                                                                                            ;
; DRsize.010 ; 0          ; 0          ; 0          ; 1          ; 0          ; 1                                                                                                                                                                                                                                                                                                                                            ;
; DRsize.011 ; 0          ; 0          ; 1          ; 0          ; 0          ; 1                                                                                                                                                                                                                                                                                                                                            ;
; DRsize.100 ; 0          ; 1          ; 0          ; 0          ; 0          ; 1                                                                                                                                                                                                                                                                                                                                            ;
; DRsize.101 ; 1          ; 0          ; 0          ; 0          ; 0          ; 1                                                                                                                                                                                                                                                                                                                                            ;
+------------+------------+------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Registers Protected by Synthesis                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------+--------------------------------------------+
; Register Name                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Protected by Synthesis Attribute or Preserve Register Assignment ; Not to be Touched by Netlist Optimizations ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------+--------------------------------------------+
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2|dreg[0]       ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1|dreg[0]       ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer_int_chain[4]                                                                                                                                                                                                                                                                                                                                                           ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer|dreg[0]                                                                                                                                                                                                                                 ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer|dreg[0]                                                                                                                                                                                                                             ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer|dreg[0]                                                                                                                                                                                                                             ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer|dreg[0]                                                                                                                                                                                                                             ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer|dreg[0]                                                                                                                                                                                                                                 ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer|dreg[0]                                                                                                                                                                                                                             ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]                                                                                                                                                                                                                                                                                                            ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|rvalid                                                                                                                                                                                                                                                                                                                                      ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|tck_t_dav                                                                                                                                                                                                                                                                                                                                   ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                                                                                                                                                                                             ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2|din_s1        ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1|din_s1        ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer_int_chain[3]                                                                                                                                                                                                                                                                                                                                                           ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer_int_chain[2]                                                                                                                                                                                                                                                                                                                                                           ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer|din_s1                                                                                                                                                                                                                                  ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer|din_s1                                                                                                                                                                                                                              ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer|din_s1                                                                                                                                                                                                                              ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer|din_s1                                                                                                                                                                                                                              ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer|din_s1                                                                                                                                                                                                                                  ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer|din_s1                                                                                                                                                                                                                              ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer|dreg[0]                                                                                                                                                                                                                             ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer|dreg[0]                                                                                                                                                                                                                             ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]                                                                                                                                                                                                                                                                                                            ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|write_stalled                                                                                                                                                                                                                                                                                                                               ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                                                                                                                                    ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer_int_chain[1]                                                                                                                                                                                                                                                                                                                                                           ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_debug:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|dreg[0]                                                                                                                ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer|din_s1                                                                                                                                                                                                                              ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer|din_s1                                                                                                                                                                                                                              ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                                                                                                                                    ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|read_req                                                                                                                                                                                                                                                                                                                                    ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer_int_chain[0]                                                                                                                                                                                                                                                                                                                                                           ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|wdata[4]                                                                                                                                                                                                                                                                                                                                    ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_debug:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1                                                                                                                 ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|wdata[0]                                                                                                                                                                                                                                                                                                                                    ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|wdata[1]                                                                                                                                                                                                                                                                                                                                    ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|wdata[2]                                                                                                                                                                                                                                                                                                                                    ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|wdata[3]                                                                                                                                                                                                                                                                                                                                    ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|finalprojsoc_nios2_gen2_0_cpu_debug_slave_sysclk:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|dreg[0] ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|finalprojsoc_nios2_gen2_0_cpu_debug_slave_sysclk:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|dreg[0] ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                                                                                                                                    ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|read                                                                                                                                                                                                                                                                                                                                        ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|wdata[5]                                                                                                                                                                                                                                                                                                                                    ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|wdata[7]                                                                                                                                                                                                                                                                                                                                    ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|wdata[6]                                                                                                                                                                                                                                                                                                                                    ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|write_valid                                                                                                                                                                                                                                                                                                                                 ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1|altera_reset_synchronizer_int_chain[0]                                                                                                                                                                                                                                                                                                            ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|finalprojsoc_nios2_gen2_0_cpu_debug_slave_sysclk:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|din_s1  ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|finalprojsoc_nios2_gen2_0_cpu_debug_slave_sysclk:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|din_s1  ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                                                                                                                                    ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]                                                                                                                                                                                                                                                                                                                ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|write                                                                                                                                                                                                                                                                                                                                       ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                                                                                                                                    ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1|altera_reset_synchronizer_int_chain[1]                                                                                                                                                                                                                                                                                                            ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|jupdate                                                                                                                                                                                                                                                                                                                                     ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                                                                                                                                    ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                                                                                                                                    ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                                                                                                                                    ; yes                                                              ; yes                                        ;
; finalprojsoc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]                                                                                                                                                                                                                                                                                                                ; yes                                                              ; yes                                        ;
; Total number of protected registers is 62                                                                                                                                                                                                                                                                                                                                                                                                               ;                                                                  ;                                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Register name                                                                                                                                                                                                                                                                                                                                                                                   ; Reason for Removal                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[0..31,36,37,64..66,68,75,76,78,86..89,105,107]                                                                                                                                                                    ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[0..31,36,37,64..66,68,75,76,78,86..89,105,107]                                                                                                                                                                   ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[36,37,64,68,76,78,85..89,105,107]                                                                                                                                                                                     ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[36,37,64,68,76,78,85..89,105,107]                                                                                                                                                                                    ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|p0_use_reg                                                                                                                                                                                                                                                              ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                                                                                                                                                     ; Stuck at GND due to stuck port clock_enable                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[0..3]                                                                                                                                                                                       ; Stuck at GND due to stuck port clock_enable                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_017|locked[0,1]                                                                                                                                                                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_016|locked[0,1]                                                                                                                                                                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_015|locked[0,1]                                                                                                                                                                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_014|locked[0,1]                                                                                                                                                                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_013|locked[0,1]                                                                                                                                                                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_012|locked[0,1]                                                                                                                                                                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_011|locked[0,1]                                                                                                                                                                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_010|locked[0,1]                                                                                                                                                                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_009|locked[0,1]                                                                                                                                                                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_008|locked[0,1]                                                                                                                                                                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_007|locked[0,1]                                                                                                                                                                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_006|locked[0,1]                                                                                                                                                                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_005|locked[0,1]                                                                                                                                                                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_004|locked[0,1]                                                                                                                                                                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_003|locked[0,1]                                                                                                                                                                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_002|locked[0,1]                                                                                                                                                                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_001|locked[0,1]                                                                                                                                                                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux|locked[0,1]                                                                                                                                                                                                                                                                     ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:spi_0_spi_control_port_translator|av_chipselect_pre                                                                                                                                                                                                                                             ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:random_coordinate_s1_translator|av_readdata_pre[20..31]                                                                                                                                                                                                                                         ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:random_coordinate_s1_translator|av_chipselect_pre                                                                                                                                                                                                                                               ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:y_velocity_s1_translator|av_chipselect_pre                                                                                                                                                                                                                                                      ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:x_velocity_s1_translator|av_chipselect_pre                                                                                                                                                                                                                                                      ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_s1_translator|av_chipselect_pre                                                                                                                                                                                                                                                           ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_rst_s1_translator|av_readdata_pre[1..31]                                                                                                                                                                                                                                                    ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_rst_s1_translator|av_chipselect_pre                                                                                                                                                                                                                                                         ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:keycode_s1_translator|av_readdata_pre[16..31]                                                                                                                                                                                                                                                   ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:keycode_s1_translator|av_chipselect_pre                                                                                                                                                                                                                                                         ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_pio_s1_translator|av_readdata_pre[14..31]                                                                                                                                                                                                                                                  ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_pio_s1_translator|av_chipselect_pre                                                                                                                                                                                                                                                        ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hex_digits_pio_s1_translator|av_readdata_pre[16..31]                                                                                                                                                                                                                                            ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hex_digits_pio_s1_translator|av_chipselect_pre                                                                                                                                                                                                                                                  ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator|av_chipselect_pre                                                                                                                                                                                                                                                ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sdram_pll_pll_slave_translator|av_readdata_pre[2..31]                                                                                                                                                                                                                                           ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|av_readdata_pre[2..5,8,10..13,17,18,20,21,23..25,27,28,31]                                                                                                                                                                                                ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|av_readdata_pre[11,23..31]                                                                                                                                                                                                                               ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|av_chipselect_pre                                                                                                                                                                                                                                        ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_irq|readdata[1..31]                                                                                                                                                                                                                                                                                                                                    ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_gpx|readdata[1..31]                                                                                                                                                                                                                                                                                                                                    ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_sdram:sdram|i_addr[4,5]                                                                                                                                                                                                                                                                                                                                            ; Stuck at VCC due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_rf_ecc_recoverable_valid                                                                                                                                                                                                                                                                             ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W1_rf_ecc_recoverable_valid                                                                                                                                                                                                                                                                            ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_rf_ecc_unrecoverable_valid                                                                                                                                                                                                                                                                           ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_ienable_reg[3..31]                                                                                                                                                                                                                                                                                   ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_ipending_reg[3..31]                                                                                                                                                                                                                                                                                  ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_cdsr_reg[0..31]                                                                                                                                                                                                                                                                                      ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|R_ctrl_custom                                                                                                                                                                                                                                                                                          ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|R_ctrl_crst                                                                                                                                                                                                                                                                                            ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|R_ctrl_ld_ex                                                                                                                                                                                                                                                                                           ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|R_ctrl_st_ex                                                                                                                                                                                                                                                                                           ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_im:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_im|trc_wrap                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_im:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_im|trc_im_addr[0..6]                                                                                                        ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_dbrk:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_dbrk|dbrk_goto1                                                                                                           ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_dbrk:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_dbrk|dbrk_break_pulse                                                                                                     ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_dbrk:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_dbrk|dbrk_goto0                                                                                                           ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_xbrk:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_xbrk|xbrk_break                                                                                                           ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_key:key|readdata[2..31]                                                                                                                                                                                                                                                                                                                                            ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_gpx_s1_translator|av_readdata_pre[1..31]                                                                                                                                                                                                                                                    ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_irq_s1_translator|av_readdata_pre[1..31]                                                                                                                                                                                                                                                    ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator|av_readdata_pre[2..31]                                                                                                                                                                                                                                                        ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_gpx|readdata[0]                                                                                                                                                                                                                                                                                                                                        ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_control_rd_data[3..31]                                                                                                                                                                                                                                                                               ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_gpx_s1_translator|av_readdata_pre[0]                                                                                                                                                                                                                                                        ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|p0_reg_endofpacket                                                                                                                                                                                                                                                      ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|p0_reg_data_field[0..15]                                                                                                                                                                                                                                                ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|p0_reg_address_field[1]                                                                                                                                                                                                                                                 ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|p0_reg_byte_cnt_field[0..2]                                                                                                                                                                                                                                             ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|p0_reg_channel[0,1]                                                                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|p0_reg_ori_burst_size[0..2]                                                                                                                                                                                                                                             ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_up_ex_mon_state                                                                                                                                                                                                                                                                                      ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[20]                                                                                                  ; Merged with finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[21]                                                                                                  ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[21]                                                                                                  ; Merged with finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[22]                                                                                                  ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[22]                                                                                                  ; Merged with finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[23]                                                                                                  ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[23]                                                                                                  ; Merged with finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[24]                                                                                                  ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[24]                                                                                                  ; Merged with finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[25]                                                                                                  ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[25]                                                                                                  ; Merged with finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[8]                                                                                                   ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[8]                                                                                                   ; Merged with finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[27]                                                                                                  ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[27]                                                                                                  ; Merged with finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[28]                                                                                                  ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[28]                                                                                                  ; Merged with finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[29]                                                                                                  ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[29]                                                                                                  ; Merged with finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[30]                                                                                                  ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[30]                                                                                                  ; Merged with finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[31]                                                                                                  ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[31]                                                                                                  ; Merged with finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[3]                                                                                                   ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[3]                                                                                                   ; Merged with finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[4]                                                                                                   ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[4]                                                                                                   ; Merged with finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[5]                                                                                                   ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[5]                                                                                                   ; Merged with finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[6]                                                                                                   ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[6]                                                                                                   ; Merged with finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[7]                                                                                                   ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[7]                                                                                                   ; Merged with finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[9]                                                                                                   ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[9]                                                                                                   ; Merged with finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[10]                                                                                                  ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[10]                                                                                                  ; Merged with finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[11]                                                                                                  ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[11]                                                                                                  ; Merged with finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[12]                                                                                                  ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[12]                                                                                                  ; Merged with finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[13]                                                                                                  ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[13]                                                                                                  ; Merged with finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[14]                                                                                                  ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[14]                                                                                                  ; Merged with finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[26]                                                                                                  ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[26]                                                                                                  ; Merged with finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[15]                                                                                                  ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[15]                                                                                                  ; Merged with finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[16]                                                                                                  ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[16]                                                                                                  ; Merged with finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[17]                                                                                                  ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[17]                                                                                                  ; Merged with finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[18]                                                                                                  ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[18]                                                                                                  ; Merged with finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[19]                                                                                                  ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|byteen_reg[2]                                                                                                                                                                                                                                                           ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|byteen_reg[3]                                                                                                                                                                                                                                                           ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_0_spi_control_port_agent_rsp_fifo|mem[1][88]                                                                                                                                                                                                                                                         ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_0_spi_control_port_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                         ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_0_spi_control_port_agent_rsp_fifo|mem[1][86]                                                                                                                                                                                                                                                         ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_0_spi_control_port_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                         ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_0_spi_control_port_agent_rsp_fifo|mem[1][70]                                                                                                                                                                                                                                                         ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_0_spi_control_port_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                         ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_0_spi_control_port_agent_rsp_fifo|mem[1][64]                                                                                                                                                                                                                                                         ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_0_spi_control_port_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                         ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_0_spi_control_port_agent_rsp_fifo|mem[1][87]                                                                                                                                                                                                                                                         ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_0_spi_control_port_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                         ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_0_spi_control_port_agent_rsp_fifo|mem[1][71]                                                                                                                                                                                                                                                         ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_0_spi_control_port_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                         ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:random_coordinate_s1_agent_rsp_fifo|mem[1][88]                                                                                                                                                                                                                                                           ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:random_coordinate_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                           ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:random_coordinate_s1_agent_rsp_fifo|mem[1][86]                                                                                                                                                                                                                                                           ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:random_coordinate_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                           ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:random_coordinate_s1_agent_rsp_fifo|mem[1][71]                                                                                                                                                                                                                                                           ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:random_coordinate_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                           ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:random_coordinate_s1_agent_rsp_fifo|mem[1][70]                                                                                                                                                                                                                                                           ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:random_coordinate_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                           ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:random_coordinate_s1_agent_rsp_fifo|mem[1][64]                                                                                                                                                                                                                                                           ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:random_coordinate_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                           ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:random_coordinate_s1_agent_rsp_fifo|mem[1][87]                                                                                                                                                                                                                                                           ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:random_coordinate_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                           ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:y_velocity_s1_agent_rsp_fifo|mem[1][88]                                                                                                                                                                                                                                                                  ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:y_velocity_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                  ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:y_velocity_s1_agent_rsp_fifo|mem[1][87]                                                                                                                                                                                                                                                                  ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:y_velocity_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                  ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:y_velocity_s1_agent_rsp_fifo|mem[1][71]                                                                                                                                                                                                                                                                  ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:y_velocity_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                  ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:y_velocity_s1_agent_rsp_fifo|mem[1][70]                                                                                                                                                                                                                                                                  ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:y_velocity_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                  ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:y_velocity_s1_agent_rsp_fifo|mem[1][86]                                                                                                                                                                                                                                                                  ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:y_velocity_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                  ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:x_velocity_s1_agent_rsp_fifo|mem[1][86]                                                                                                                                                                                                                                                                  ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:x_velocity_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                  ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:x_velocity_s1_agent_rsp_fifo|mem[1][88]                                                                                                                                                                                                                                                                  ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:x_velocity_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                  ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:x_velocity_s1_agent_rsp_fifo|mem[1][64]                                                                                                                                                                                                                                                                  ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:x_velocity_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                  ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:x_velocity_s1_agent_rsp_fifo|mem[1][71]                                                                                                                                                                                                                                                                  ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:x_velocity_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                  ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:x_velocity_s1_agent_rsp_fifo|mem[1][70]                                                                                                                                                                                                                                                                  ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:x_velocity_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                  ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:x_velocity_s1_agent_rsp_fifo|mem[1][87]                                                                                                                                                                                                                                                                  ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:x_velocity_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                  ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo|mem[1][64]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo|mem[1][71]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo|mem[1][88]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo|mem[1][86]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo|mem[1][70]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo|mem[1][88]                                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo|mem[1][70]                                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo|mem[1][64]                                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo|mem[1][87]                                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo|mem[1][86]                                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo|mem[1][87]                                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo|mem[1][71]                                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo|mem[1][87]                                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo|mem[1][86]                                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo|mem[1][64]                                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo|mem[1][87]                                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo|mem[1][71]                                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo|mem[1][88]                                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo|mem[1][86]                                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo|mem[1][71]                                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo|mem[1][87]                                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo|mem[1][88]                                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo|mem[1][70]                                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo|mem[1][88]                                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo|mem[1][64]                                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo|mem[1][88]                                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo|mem[1][86]                                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo|mem[1][88]                                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo|mem[1][64]                                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo|mem[1][88]                                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo|mem[1][87]                                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo|mem[1][88]                                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo|mem[1][71]                                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo|mem[1][88]                                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo|mem[1][70]                                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo|mem[1][88]                                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo|mem[1][64]                                                                                                                                                                                                                                                                    ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                    ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo|mem[1][70]                                                                                                                                                                                                                                                                    ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                    ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo|mem[1][88]                                                                                                                                                                                                                                                                    ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                    ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo|mem[1][86]                                                                                                                                                                                                                                                                    ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                    ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo|mem[1][87]                                                                                                                                                                                                                                                                    ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                    ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex_digits_pio_s1_agent_rsp_fifo|mem[1][64]                                                                                                                                                                                                                                                              ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex_digits_pio_s1_agent_rsp_fifo|mem[1][88]                                                                                                                                                                                                                                                              ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex_digits_pio_s1_agent_rsp_fifo|mem[1][87]                                                                                                                                                                                                                                                              ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex_digits_pio_s1_agent_rsp_fifo|mem[1][88]                                                                                                                                                                                                                                                              ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex_digits_pio_s1_agent_rsp_fifo|mem[1][86]                                                                                                                                                                                                                                                              ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex_digits_pio_s1_agent_rsp_fifo|mem[1][88]                                                                                                                                                                                                                                                              ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex_digits_pio_s1_agent_rsp_fifo|mem[1][70]                                                                                                                                                                                                                                                              ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex_digits_pio_s1_agent_rsp_fifo|mem[1][88]                                                                                                                                                                                                                                                              ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex_digits_pio_s1_agent_rsp_fifo|mem[1][71]                                                                                                                                                                                                                                                              ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex_digits_pio_s1_agent_rsp_fifo|mem[1][88]                                                                                                                                                                                                                                                              ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo|mem[1][88]                                                                                                                                                                                                                                                                         ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                         ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo|mem[1][87]                                                                                                                                                                                                                                                                         ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                         ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo|mem[1][86]                                                                                                                                                                                                                                                                         ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                         ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo|mem[1][70]                                                                                                                                                                                                                                                                         ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                         ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo|mem[1][64]                                                                                                                                                                                                                                                                         ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                         ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][70]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][89]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][87]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][89]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][71]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][89]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][52]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][89]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][46]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][89]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][68]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][89]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][69]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][89]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][60]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][89]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][54]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][89]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem[1][64]                                                                                                                                                                                                                                                            ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem[1][88]                                                                                                                                                                                                                                                            ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem[1][86]                                                                                                                                                                                                                                                            ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem[1][88]                                                                                                                                                                                                                                                            ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem[1][70]                                                                                                                                                                                                                                                            ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem[1][88]                                                                                                                                                                                                                                                            ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem[1][87]                                                                                                                                                                                                                                                            ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem[1][88]                                                                                                                                                                                                                                                            ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem[1][71]                                                                                                                                                                                                                                                            ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem[1][88]                                                                                                                                                                                                                                                            ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|mem[1][86]                                                                                                                                                                                                                                                            ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                            ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|mem[1][70]                                                                                                                                                                                                                                                            ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                            ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|mem[1][88]                                                                                                                                                                                                                                                            ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                            ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|mem[1][64]                                                                                                                                                                                                                                                            ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                            ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|mem[1][87]                                                                                                                                                                                                                                                            ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                            ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|mem[1][71]                                                                                                                                                                                                                                                            ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                            ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem[1][88]                                                                                                                                                                                                                                                   ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                   ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem[1][64]                                                                                                                                                                                                                                                   ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                   ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem[1][86]                                                                                                                                                                                                                                                   ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                   ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem[1][70]                                                                                                                                                                                                                                                   ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                   ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem[1][87]                                                                                                                                                                                                                                                   ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                   ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem[1][71]                                                                                                                                                                                                                                                   ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                   ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|mem[1][87]                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|mem[1][86]                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|mem[1][88]                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|mem[1][70]                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|mem[1][88]                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|mem[1][64]                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|mem[1][88]                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|mem[1][71]                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|mem[1][88]                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem[1][87]                                                                                                                                                                                                                                                    ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem[1][88]                                                                                                                                                                                                                                                    ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem[1][71]                                                                                                                                                                                                                                                    ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem[1][88]                                                                                                                                                                                                                                                    ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem[1][86]                                                                                                                                                                                                                                                    ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem[1][88]                                                                                                                                                                                                                                                    ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem[1][70]                                                                                                                                                                                                                                                    ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem[1][88]                                                                                                                                                                                                                                                    ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem[1][64]                                                                                                                                                                                                                                                    ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem[1][88]                                                                                                                                                                                                                                                    ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|av_readdata_pre[0,1,6,7,9,14..16,19,22,26,29]                                                                                                                                                                                                             ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|av_readdata_pre[30]                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_sdram:sdram|i_addr[0..3,6..11]                                                                                                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_sdram:sdram|i_addr[12]                                                                                                                                                                                                                                                                                                                                             ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:y_velocity_s1_agent_rsp_fifo|mem[1][64]                                                                                                                                                                                                                                                                  ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:y_velocity_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                  ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo|mem[1][87]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo|mem[1][70]                                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo|mem[1][88]                                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo|mem[1][88]                                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo|mem[1][88]                                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo|mem[1][71]                                                                                                                                                                                                                                                                    ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                    ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex_digits_pio_s1_agent_rsp_fifo|mem[1][88]                                                                                                                                                                                                                                                              ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex_digits_pio_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                              ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo|mem[1][71]                                                                                                                                                                                                                                                                         ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                         ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|mem[1][88]                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo|mem[1][87]                                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem[1][88]                                                                                                                                                                                                                                                            ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                            ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem[1][88]                                                                                                                                                                                                                                                    ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                    ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_data_master_agent|hold_waitrequest                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|rst1                                                                                                                                                                                                                                                                                ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_instruction_master_agent|hold_waitrequest                                                                                                                                                                                                                                              ; Merged with finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|rst1                                                                                                                                                                                                                                                                                ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hex_digits_pio_s1_translator|waitrequest_reset_override                                                                                                                                                                                                                                         ; Merged with finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|rst1                                                                                                                                                                                                                                                                                ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|waitrequest_reset_override                                                                                                                                                                                                                               ; Merged with finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|rst1                                                                                                                                                                                                                                                                                ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator|waitrequest_reset_override                                                                                                                                                                                                                                                    ; Merged with finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|rst1                                                                                                                                                                                                                                                                                ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:keycode_s1_translator|waitrequest_reset_override                                                                                                                                                                                                                                                ; Merged with finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|rst1                                                                                                                                                                                                                                                                                ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_pio_s1_translator|waitrequest_reset_override                                                                                                                                                                                                                                               ; Merged with finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|rst1                                                                                                                                                                                                                                                                                ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator|waitrequest_reset_override                                                                                                                                                                                                                              ; Merged with finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|rst1                                                                                                                                                                                                                                                                                ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator|waitrequest_reset_override                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|rst1                                                                                                                                                                                                                                                                                ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:random_coordinate_s1_translator|waitrequest_reset_override                                                                                                                                                                                                                                      ; Merged with finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|rst1                                                                                                                                                                                                                                                                                ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sdram_pll_pll_slave_translator|waitrequest_reset_override                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|rst1                                                                                                                                                                                                                                                                                ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:spi_0_spi_control_port_translator|waitrequest_reset_override                                                                                                                                                                                                                                    ; Merged with finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|rst1                                                                                                                                                                                                                                                                                ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|waitrequest_reset_override                                                                                                                                                                                                                                ; Merged with finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|rst1                                                                                                                                                                                                                                                                                ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_s1_translator|waitrequest_reset_override                                                                                                                                                                                                                                                  ; Merged with finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|rst1                                                                                                                                                                                                                                                                                ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_gpx_s1_translator|waitrequest_reset_override                                                                                                                                                                                                                                                ; Merged with finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|rst1                                                                                                                                                                                                                                                                                ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_irq_s1_translator|waitrequest_reset_override                                                                                                                                                                                                                                                ; Merged with finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|rst1                                                                                                                                                                                                                                                                                ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_rst_s1_translator|waitrequest_reset_override                                                                                                                                                                                                                                                ; Merged with finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|rst1                                                                                                                                                                                                                                                                                ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:x_velocity_s1_translator|waitrequest_reset_override                                                                                                                                                                                                                                             ; Merged with finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|rst1                                                                                                                                                                                                                                                                                ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:y_velocity_s1_translator|waitrequest_reset_override                                                                                                                                                                                                                                             ; Merged with finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|rst1                                                                                                                                                                                                                                                                                ;
; snake2:s_enemy|Ball_X_Motion[2..9]                                                                                                                                                                                                                                                                                                                                                              ; Merged with snake2:s_enemy|Ball_X_Motion[1]                                                                                                                                                                                                                                                                                                                                                                 ;
; snake2:s_enemy|Ball_Y_Motion[2..9]                                                                                                                                                                                                                                                                                                                                                              ; Merged with snake2:s_enemy|Ball_Y_Motion[1]                                                                                                                                                                                                                                                                                                                                                                 ;
; colorBGD_example:comb_50|venom:venomS1_3|Ball_Y_Motion[3..9]                                                                                                                                                                                                                                                                                                                                    ; Merged with colorBGD_example:comb_50|venom:venomS1_3|Ball_Y_Motion[2]                                                                                                                                                                                                                                                                                                                                       ;
; colorBGD_example:comb_50|venom:venomS1_3|Ball_X_Motion[3..9]                                                                                                                                                                                                                                                                                                                                    ; Merged with colorBGD_example:comb_50|venom:venomS1_3|Ball_X_Motion[2]                                                                                                                                                                                                                                                                                                                                       ;
; colorBGD_example:comb_50|venom:venomS1_1|Ball_Y_Motion[3..9]                                                                                                                                                                                                                                                                                                                                    ; Merged with colorBGD_example:comb_50|venom:venomS1_1|Ball_Y_Motion[2]                                                                                                                                                                                                                                                                                                                                       ;
; colorBGD_example:comb_50|venom:venomS1_1|Ball_X_Motion[3..9]                                                                                                                                                                                                                                                                                                                                    ; Merged with colorBGD_example:comb_50|venom:venomS1_1|Ball_X_Motion[2]                                                                                                                                                                                                                                                                                                                                       ;
; snake:s_main|Ball_X_Motion[2..9]                                                                                                                                                                                                                                                                                                                                                                ; Merged with snake:s_main|Ball_X_Motion[1]                                                                                                                                                                                                                                                                                                                                                                   ;
; snake:s_main|Ball_Y_Motion[2..9]                                                                                                                                                                                                                                                                                                                                                                ; Merged with snake:s_main|Ball_Y_Motion[1]                                                                                                                                                                                                                                                                                                                                                                   ;
; colorBGD_example:comb_50|venom:venomS2_3|Ball_Y_Motion[3..9]                                                                                                                                                                                                                                                                                                                                    ; Merged with colorBGD_example:comb_50|venom:venomS2_3|Ball_Y_Motion[2]                                                                                                                                                                                                                                                                                                                                       ;
; colorBGD_example:comb_50|venom:venomS2_3|Ball_X_Motion[3..9]                                                                                                                                                                                                                                                                                                                                    ; Merged with colorBGD_example:comb_50|venom:venomS2_3|Ball_X_Motion[2]                                                                                                                                                                                                                                                                                                                                       ;
; colorBGD_example:comb_50|venom:venomS2_1|Ball_Y_Motion[3..9]                                                                                                                                                                                                                                                                                                                                    ; Merged with colorBGD_example:comb_50|venom:venomS2_1|Ball_Y_Motion[2]                                                                                                                                                                                                                                                                                                                                       ;
; colorBGD_example:comb_50|venom:venomS2_1|Ball_X_Motion[3..9]                                                                                                                                                                                                                                                                                                                                    ; Merged with colorBGD_example:comb_50|venom:venomS2_1|Ball_X_Motion[2]                                                                                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem[0][70]                                                                                                                                                                                                                                                    ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                    ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem[0][71]                                                                                                                                                                                                                                                    ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                    ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem[0][86]                                                                                                                                                                                                                                                    ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                    ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem[0][87]                                                                                                                                                                                                                                                    ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                    ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem[0][88]                                                                                                                                                                                                                                                    ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                    ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem[0][89]                                                                                                                                                                                                                                                    ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                    ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|mem[0][70]                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|mem[0][71]                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|mem[0][86]                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|mem[0][87]                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|mem[0][88]                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|mem[0][89]                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem[0][70]                                                                                                                                                                                                                                                   ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                   ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem[0][71]                                                                                                                                                                                                                                                   ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                   ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem[0][86]                                                                                                                                                                                                                                                   ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                   ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem[0][87]                                                                                                                                                                                                                                                   ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                   ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem[0][88]                                                                                                                                                                                                                                                   ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                   ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem[0][89]                                                                                                                                                                                                                                                   ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                   ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|mem[0][70]                                                                                                                                                                                                                                                            ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                            ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|mem[0][71]                                                                                                                                                                                                                                                            ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                            ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|mem[0][86]                                                                                                                                                                                                                                                            ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                            ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|mem[0][87]                                                                                                                                                                                                                                                            ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                            ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|mem[0][88]                                                                                                                                                                                                                                                            ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                            ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|mem[0][89]                                                                                                                                                                                                                                                            ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                            ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem[0][70]                                                                                                                                                                                                                                                            ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                            ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem[0][71]                                                                                                                                                                                                                                                            ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                            ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem[0][86]                                                                                                                                                                                                                                                            ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                            ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem[0][87]                                                                                                                                                                                                                                                            ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                            ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem[0][88]                                                                                                                                                                                                                                                            ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                            ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem[0][89]                                                                                                                                                                                                                                                            ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                            ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo|mem[0][70]                                                                                                                                                                                                                                                                         ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                         ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo|mem[0][71]                                                                                                                                                                                                                                                                         ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                         ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo|mem[0][86]                                                                                                                                                                                                                                                                         ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                         ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo|mem[0][87]                                                                                                                                                                                                                                                                         ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                         ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo|mem[0][88]                                                                                                                                                                                                                                                                         ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                         ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo|mem[0][89]                                                                                                                                                                                                                                                                         ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                         ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo|mem[0][70]                                                                                                                                                                                                                                                                    ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                    ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo|mem[0][71]                                                                                                                                                                                                                                                                    ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                    ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo|mem[0][86]                                                                                                                                                                                                                                                                    ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                    ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo|mem[0][87]                                                                                                                                                                                                                                                                    ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                    ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo|mem[0][88]                                                                                                                                                                                                                                                                    ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                    ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo|mem[0][89]                                                                                                                                                                                                                                                                    ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                    ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo|mem[0][70]                                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo|mem[0][71]                                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo|mem[0][86]                                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo|mem[0][87]                                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo|mem[0][88]                                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo|mem[0][89]                                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_0_spi_control_port_agent_rsp_fifo|mem[0][70]                                                                                                                                                                                                                                                         ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_0_spi_control_port_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                         ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_0_spi_control_port_agent_rsp_fifo|mem[0][71]                                                                                                                                                                                                                                                         ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_0_spi_control_port_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                         ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_0_spi_control_port_agent_rsp_fifo|mem[0][86]                                                                                                                                                                                                                                                         ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_0_spi_control_port_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                         ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_0_spi_control_port_agent_rsp_fifo|mem[0][87]                                                                                                                                                                                                                                                         ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_0_spi_control_port_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                         ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_0_spi_control_port_agent_rsp_fifo|mem[0][88]                                                                                                                                                                                                                                                         ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_0_spi_control_port_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                         ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_0_spi_control_port_agent_rsp_fifo|mem[0][89]                                                                                                                                                                                                                                                         ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_0_spi_control_port_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                         ;
; colorBGD_example:comb_50|VGA_Random_Coords:YCoord1|count[3]                                                                                                                                                                                                                                                                                                                                     ; Merged with colorBGD_example:comb_50|VGA_Random_Coords:XCoord1|count[3]                                                                                                                                                                                                                                                                                                                                     ;
; colorBGD_example:comb_50|VGA_Random_Coords:YCoord1|count[0]                                                                                                                                                                                                                                                                                                                                     ; Merged with colorBGD_example:comb_50|VGA_Random_Coords:XCoord1|count[0]                                                                                                                                                                                                                                                                                                                                     ;
; colorBGD_example:comb_50|VGA_Random_Coords:YCoord1|count[2]                                                                                                                                                                                                                                                                                                                                     ; Merged with colorBGD_example:comb_50|VGA_Random_Coords:XCoord1|count[2]                                                                                                                                                                                                                                                                                                                                     ;
; colorBGD_example:comb_50|VGA_Random_Coords:YCoord1|count[1]                                                                                                                                                                                                                                                                                                                                     ; Merged with colorBGD_example:comb_50|VGA_Random_Coords:XCoord1|count[1]                                                                                                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][52]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][54]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][60]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][68]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][69]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][70]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][71]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][87]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][89]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][52]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][54]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][60]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][68]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][69]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][70]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][71]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][87]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][52]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][54]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][60]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][68]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][69]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][70]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][71]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][87]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][89]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][52]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][54]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][60]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][68]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][69]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][70]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][71]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][87]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][89]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][52]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][54]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][60]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][68]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][69]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][70]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][71]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][87]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][89]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][52]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][54]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][60]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][68]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][69]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][70]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][71]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][87]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][89]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][52]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][54]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][60]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][68]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][69]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][70]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][71]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][87]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][46]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][89]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][46]                                                                                                                                                                                                                                                                       ;
; colorBGD_example:comb_50|venom:venomS1_2|Ball_Y_Motion[3..9]                                                                                                                                                                                                                                                                                                                                    ; Merged with colorBGD_example:comb_50|venom:venomS1_2|Ball_Y_Motion[2]                                                                                                                                                                                                                                                                                                                                       ;
; colorBGD_example:comb_50|venom:venomS1_2|Ball_X_Motion[3..9]                                                                                                                                                                                                                                                                                                                                    ; Merged with colorBGD_example:comb_50|venom:venomS1_2|Ball_X_Motion[2]                                                                                                                                                                                                                                                                                                                                       ;
; colorBGD_example:comb_50|venom:venomS2_2|Ball_Y_Motion[3..9]                                                                                                                                                                                                                                                                                                                                    ; Merged with colorBGD_example:comb_50|venom:venomS2_2|Ball_Y_Motion[2]                                                                                                                                                                                                                                                                                                                                       ;
; colorBGD_example:comb_50|venom:venomS2_2|Ball_X_Motion[3..9]                                                                                                                                                                                                                                                                                                                                    ; Merged with colorBGD_example:comb_50|venom:venomS2_2|Ball_X_Motion[2]                                                                                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo|mem[0][70]                                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo|mem[0][71]                                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo|mem[0][86]                                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo|mem[0][87]                                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo|mem[0][88]                                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo|mem[0][89]                                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo|mem[0][70]                                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo|mem[0][71]                                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo|mem[0][86]                                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo|mem[0][87]                                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo|mem[0][88]                                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo|mem[0][89]                                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:y_velocity_s1_agent_rsp_fifo|mem[0][70]                                                                                                                                                                                                                                                                  ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:y_velocity_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                  ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:y_velocity_s1_agent_rsp_fifo|mem[0][71]                                                                                                                                                                                                                                                                  ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:y_velocity_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                  ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:y_velocity_s1_agent_rsp_fifo|mem[0][86]                                                                                                                                                                                                                                                                  ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:y_velocity_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                  ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:y_velocity_s1_agent_rsp_fifo|mem[0][87]                                                                                                                                                                                                                                                                  ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:y_velocity_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                  ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:y_velocity_s1_agent_rsp_fifo|mem[0][88]                                                                                                                                                                                                                                                                  ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:y_velocity_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                  ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:y_velocity_s1_agent_rsp_fifo|mem[0][89]                                                                                                                                                                                                                                                                  ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:y_velocity_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                  ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex_digits_pio_s1_agent_rsp_fifo|mem[0][70]                                                                                                                                                                                                                                                              ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex_digits_pio_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                              ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex_digits_pio_s1_agent_rsp_fifo|mem[0][71]                                                                                                                                                                                                                                                              ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex_digits_pio_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                              ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex_digits_pio_s1_agent_rsp_fifo|mem[0][86]                                                                                                                                                                                                                                                              ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex_digits_pio_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                              ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex_digits_pio_s1_agent_rsp_fifo|mem[0][87]                                                                                                                                                                                                                                                              ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex_digits_pio_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                              ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex_digits_pio_s1_agent_rsp_fifo|mem[0][88]                                                                                                                                                                                                                                                              ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex_digits_pio_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                              ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex_digits_pio_s1_agent_rsp_fifo|mem[0][89]                                                                                                                                                                                                                                                              ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex_digits_pio_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                              ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo|mem[0][70]                                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo|mem[0][71]                                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo|mem[0][86]                                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo|mem[0][87]                                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo|mem[0][88]                                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo|mem[0][89]                                                                                                                                                                                                                                                                     ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo|mem[0][70]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo|mem[0][71]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo|mem[0][86]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo|mem[0][87]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo|mem[0][88]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo|mem[0][89]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:x_velocity_s1_agent_rsp_fifo|mem[0][70]                                                                                                                                                                                                                                                                  ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:x_velocity_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                  ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:x_velocity_s1_agent_rsp_fifo|mem[0][71]                                                                                                                                                                                                                                                                  ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:x_velocity_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                  ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:x_velocity_s1_agent_rsp_fifo|mem[0][86]                                                                                                                                                                                                                                                                  ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:x_velocity_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                  ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:x_velocity_s1_agent_rsp_fifo|mem[0][87]                                                                                                                                                                                                                                                                  ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:x_velocity_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                  ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:x_velocity_s1_agent_rsp_fifo|mem[0][88]                                                                                                                                                                                                                                                                  ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:x_velocity_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                  ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:x_velocity_s1_agent_rsp_fifo|mem[0][89]                                                                                                                                                                                                                                                                  ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:x_velocity_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                  ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:random_coordinate_s1_agent_rsp_fifo|mem[0][70]                                                                                                                                                                                                                                                           ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:random_coordinate_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                           ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:random_coordinate_s1_agent_rsp_fifo|mem[0][71]                                                                                                                                                                                                                                                           ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:random_coordinate_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                           ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:random_coordinate_s1_agent_rsp_fifo|mem[0][86]                                                                                                                                                                                                                                                           ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:random_coordinate_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                           ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:random_coordinate_s1_agent_rsp_fifo|mem[0][87]                                                                                                                                                                                                                                                           ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:random_coordinate_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                           ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:random_coordinate_s1_agent_rsp_fifo|mem[0][88]                                                                                                                                                                                                                                                           ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:random_coordinate_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                           ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:random_coordinate_s1_agent_rsp_fifo|mem[0][89]                                                                                                                                                                                                                                                           ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:random_coordinate_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                           ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|address_reg[0]                                                                                                                                                                                                                                                          ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|byteen_reg[3]                                                                                                                                                                                                                                                           ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_0_spi_control_port_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                         ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:random_coordinate_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                           ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:y_velocity_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                  ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:x_velocity_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                  ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                       ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                     ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                     ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                     ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                     ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                    ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex_digits_pio_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                              ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                         ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][89]                                                                                                                                                                                                                                                                       ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                            ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                            ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                   ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                     ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                    ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_break:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_break|trigger_state                                                                                                      ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_0_spi_control_port_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                         ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:spi_0_spi_control_port_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                                                                                                                                                     ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:spi_0_spi_control_port_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[0..3]                                                                                                                                                                                       ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:random_coordinate_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                           ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:random_coordinate_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                                                                                                                                                       ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:random_coordinate_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[0..3]                                                                                                                                                                                         ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:y_velocity_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                  ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:y_velocity_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                                                                                                                                                              ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:y_velocity_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[0..3]                                                                                                                                                                                                ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:x_velocity_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                  ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:x_velocity_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                                                                                                                                                              ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:x_velocity_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[0..3]                                                                                                                                                                                                ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                       ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:timer_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                                                                                                                                                                   ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:timer_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[0..3]                                                                                                                                                                                                     ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                     ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_rst_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                                                                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_rst_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[0..3]                                                                                                                                                                                                   ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                     ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_gpx_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                                                                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_gpx_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[0..3]                                                                                                                                                                                                   ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                     ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_irq_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                                                                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_irq_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[0..3]                                                                                                                                                                                                   ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                     ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:keycode_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                                                                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:keycode_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[0..3]                                                                                                                                                                                                   ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                    ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:leds_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                                                                                                                                                                ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:leds_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[0..3]                                                                                                                                                                                                  ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex_digits_pio_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                              ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hex_digits_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                                                                                                                                                          ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hex_digits_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[0..3]                                                                                                                                                                                            ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                                         ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:key_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                                                                                                                                                                     ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:key_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[0..3]                                                                                                                                                                                                       ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][46]                                                                                                                                                                                                                                                                       ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                            ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_memory2_0_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                                                                                                                                                        ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_memory2_0_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[0..3]                                                                                                                                                                                          ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                            ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_pll_pll_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                                                                                                                                                        ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_pll_pll_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[0..3]                                                                                                                                                                                          ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                   ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                                                                                                                                               ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[0..3]                                                                                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                     ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                                                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[0..3]                                                                                                                                                                                   ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                                                    ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:jtag_uart_avalon_jtag_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                                                                                                                                                ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:jtag_uart_avalon_jtag_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[0..3]                                                                                                                                                                                  ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][46]                                                                                                                                                                                                                                                                       ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][46]                                                                                                                                                                                                                                                                       ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][46]                                                                                                                                                                                                                                                                       ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][46]                                                                                                                                                                                                                                                                       ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][46]                                                                                                                                                                                                                                                                       ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][46]                                                                                                                                                                                                                                                                       ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                                                                                                                                                                   ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[0..3]                                                                                                                                                                                                     ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][18]                                                                                                                                                                                                                                                                       ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][18]                                                                                                                                                                                                                                                                       ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][18]                                                                                                                                                                                                                                                                       ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][18]                                                                                                                                                                                                                                                                       ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][18]                                                                                                                                                                                                                                                                       ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][18]                                                                                                                                                                                                                                                                       ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][18]                                                                                                                                                                                                                                                                       ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][18]                                                                                                                                                                                                                                                                       ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_dbrk:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_dbrk|dbrk_break                                                                                                           ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][59]                                                                                                                                                                                                                                                                       ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_break:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_break|trigbrktype                                                                                                        ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][59]                                                                                                                                                                                                                                                                       ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][59]                                                                                                                                                                                                                                                                       ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][59]                                                                                                                                                                                                                                                                       ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][59]                                                                                                                                                                                                                                                                       ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][59]                                                                                                                                                                                                                                                                       ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][59]                                                                                                                                                                                                                                                                       ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][59]                                                                                                                                                                                                                                                                       ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][53]                                                                                                                                                                                                                                                                       ; Merged with finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][58]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_0_spi_control_port_agent_rsp_fifo|mem[1][72]                                                                                                                                                                                                                                                         ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:random_coordinate_s1_agent_rsp_fifo|mem[1][72]                                                                                                                                                                                                                                                           ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:y_velocity_s1_agent_rsp_fifo|mem[1][72]                                                                                                                                                                                                                                                                  ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:x_velocity_s1_agent_rsp_fifo|mem[1][72]                                                                                                                                                                                                                                                                  ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo|mem[1][72]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo|mem[1][72]                                                                                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo|mem[1][72]                                                                                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo|mem[1][72]                                                                                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo|mem[1][72]                                                                                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo|mem[1][72]                                                                                                                                                                                                                                                                    ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex_digits_pio_s1_agent_rsp_fifo|mem[1][72]                                                                                                                                                                                                                                                              ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo|mem[1][72]                                                                                                                                                                                                                                                                         ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem[1][72]                                                                                                                                                                                                                                                            ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|mem[1][72]                                                                                                                                                                                                                                                            ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem[1][72]                                                                                                                                                                                                                                                   ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|mem[1][72]                                                                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem[1][72]                                                                                                                                                                                                                                                    ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem[1][108]                                                                                                                                                                                                                                                   ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|mem[1][108]                                                                                                                                                                                                                                                    ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem[1][108]                                                                                                                                                                                                                                                  ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|mem[1][108]                                                                                                                                                                                                                                                           ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem[1][108]                                                                                                                                                                                                                                                           ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo|mem[1][108]                                                                                                                                                                                                                                                                        ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex_digits_pio_s1_agent_rsp_fifo|mem[1][108]                                                                                                                                                                                                                                                             ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo|mem[1][108]                                                                                                                                                                                                                                                                   ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo|mem[1][108]                                                                                                                                                                                                                                                                    ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo|mem[1][108]                                                                                                                                                                                                                                                                    ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo|mem[1][108]                                                                                                                                                                                                                                                                    ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo|mem[1][108]                                                                                                                                                                                                                                                                    ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo|mem[1][108]                                                                                                                                                                                                                                                                      ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:x_velocity_s1_agent_rsp_fifo|mem[1][108]                                                                                                                                                                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:y_velocity_s1_agent_rsp_fifo|mem[1][108]                                                                                                                                                                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:random_coordinate_s1_agent_rsp_fifo|mem[1][108]                                                                                                                                                                                                                                                          ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_0_spi_control_port_agent_rsp_fifo|mem[1][108]                                                                                                                                                                                                                                                        ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem[0][108]                                                                                                                                                                                                                                                   ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|mem[0][108]                                                                                                                                                                                                                                                    ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem[0][108]                                                                                                                                                                                                                                                  ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|mem[0][108]                                                                                                                                                                                                                                                           ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem[0][108]                                                                                                                                                                                                                                                           ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo|mem[0][108]                                                                                                                                                                                                                                                                        ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex_digits_pio_s1_agent_rsp_fifo|mem[0][108]                                                                                                                                                                                                                                                             ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo|mem[0][108]                                                                                                                                                                                                                                                                   ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo|mem[0][108]                                                                                                                                                                                                                                                                    ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo|mem[0][108]                                                                                                                                                                                                                                                                    ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo|mem[0][108]                                                                                                                                                                                                                                                                    ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo|mem[0][108]                                                                                                                                                                                                                                                                    ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo|mem[0][108]                                                                                                                                                                                                                                                                      ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:x_velocity_s1_agent_rsp_fifo|mem[0][108]                                                                                                                                                                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:y_velocity_s1_agent_rsp_fifo|mem[0][108]                                                                                                                                                                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:random_coordinate_s1_agent_rsp_fifo|mem[0][108]                                                                                                                                                                                                                                                          ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_0_spi_control_port_agent_rsp_fifo|mem[0][108]                                                                                                                                                                                                                                                        ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_007|share_count_zero_flag                                                                                                                                                                                                                                                       ; Stuck at VCC due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_008|share_count_zero_flag                                                                                                                                                                                                                                                       ; Stuck at VCC due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_009|share_count_zero_flag                                                                                                                                                                                                                                                       ; Stuck at VCC due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_005|share_count_zero_flag                                                                                                                                                                                                                                                       ; Stuck at VCC due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux|share_count_zero_flag                                                                                                                                                                                                                                                           ; Stuck at VCC due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_001|share_count_zero_flag                                                                                                                                                                                                                                                       ; Stuck at VCC due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_002|share_count_zero_flag                                                                                                                                                                                                                                                       ; Stuck at VCC due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_003|share_count_zero_flag                                                                                                                                                                                                                                                       ; Stuck at VCC due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_004|share_count_zero_flag                                                                                                                                                                                                                                                       ; Stuck at VCC due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_006|share_count_zero_flag                                                                                                                                                                                                                                                       ; Stuck at VCC due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_010|share_count_zero_flag                                                                                                                                                                                                                                                       ; Stuck at VCC due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_011|share_count_zero_flag                                                                                                                                                                                                                                                       ; Stuck at VCC due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_012|share_count_zero_flag                                                                                                                                                                                                                                                       ; Stuck at VCC due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_013|share_count_zero_flag                                                                                                                                                                                                                                                       ; Stuck at VCC due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_014|share_count_zero_flag                                                                                                                                                                                                                                                       ; Stuck at VCC due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_015|share_count_zero_flag                                                                                                                                                                                                                                                       ; Stuck at VCC due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_016|share_count_zero_flag                                                                                                                                                                                                                                                       ; Stuck at VCC due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_017|share_count_zero_flag                                                                                                                                                                                                                                                       ; Stuck at VCC due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_007|share_count[0]                                                                                                                                                                                                                                                              ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_008|share_count[0]                                                                                                                                                                                                                                                              ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_009|share_count[0]                                                                                                                                                                                                                                                              ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_005|share_count[0]                                                                                                                                                                                                                                                              ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux|share_count[0]                                                                                                                                                                                                                                                                  ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_001|share_count[0]                                                                                                                                                                                                                                                              ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_002|share_count[0]                                                                                                                                                                                                                                                              ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_003|share_count[0]                                                                                                                                                                                                                                                              ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_004|share_count[0]                                                                                                                                                                                                                                                              ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_006|share_count[0]                                                                                                                                                                                                                                                              ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_010|share_count[0]                                                                                                                                                                                                                                                              ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_011|share_count[0]                                                                                                                                                                                                                                                              ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_012|share_count[0]                                                                                                                                                                                                                                                              ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_013|share_count[0]                                                                                                                                                                                                                                                              ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_014|share_count[0]                                                                                                                                                                                                                                                              ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_015|share_count[0]                                                                                                                                                                                                                                                              ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_016|share_count[0]                                                                                                                                                                                                                                                              ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_017|share_count[0]                                                                                                                                                                                                                                                              ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; colorBGD_example:comb_50|health_stateMachine:S2|State~4                                                                                                                                                                                                                                                                                                                                         ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; colorBGD_example:comb_50|health_stateMachine:S2|State~5                                                                                                                                                                                                                                                                                                                                         ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; colorBGD_example:comb_50|health_stateMachine:S2|State~6                                                                                                                                                                                                                                                                                                                                         ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; colorBGD_example:comb_50|health_stateMachine:S2|State~7                                                                                                                                                                                                                                                                                                                                         ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; colorBGD_example:comb_50|health_stateMachine:S1|State~4                                                                                                                                                                                                                                                                                                                                         ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; colorBGD_example:comb_50|health_stateMachine:S1|State~5                                                                                                                                                                                                                                                                                                                                         ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; colorBGD_example:comb_50|health_stateMachine:S1|State~6                                                                                                                                                                                                                                                                                                                                         ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; colorBGD_example:comb_50|health_stateMachine:S1|State~7                                                                                                                                                                                                                                                                                                                                         ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; colorBGD_example:comb_50|venom:venomS2_3|venom_stateMachine:comb_13|State~4                                                                                                                                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; colorBGD_example:comb_50|venom:venomS2_3|venom_stateMachine:comb_13|State~5                                                                                                                                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; colorBGD_example:comb_50|venom:venomS2_3|venom_stateMachine:comb_13|State~6                                                                                                                                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; colorBGD_example:comb_50|venom:venomS2_2|venom_stateMachine:comb_13|State~4                                                                                                                                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; colorBGD_example:comb_50|venom:venomS2_2|venom_stateMachine:comb_13|State~5                                                                                                                                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; colorBGD_example:comb_50|venom:venomS2_2|venom_stateMachine:comb_13|State~6                                                                                                                                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; colorBGD_example:comb_50|venom:venomS2_1|venom_stateMachine:comb_13|State~4                                                                                                                                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; colorBGD_example:comb_50|venom:venomS2_1|venom_stateMachine:comb_13|State~5                                                                                                                                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; colorBGD_example:comb_50|venom:venomS2_1|venom_stateMachine:comb_13|State~6                                                                                                                                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; colorBGD_example:comb_50|venomCountMachine:VenomCS2|State~2                                                                                                                                                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; colorBGD_example:comb_50|venomCountMachine:VenomCS2|State~3                                                                                                                                                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; colorBGD_example:comb_50|venomCountMachine:VenomCS2|State~4                                                                                                                                                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; colorBGD_example:comb_50|venomCountMachine:VenomCS2|State~5                                                                                                                                                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; colorBGD_example:comb_50|venom:venomS1_3|venom_stateMachine:comb_13|State~4                                                                                                                                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; colorBGD_example:comb_50|venom:venomS1_3|venom_stateMachine:comb_13|State~5                                                                                                                                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; colorBGD_example:comb_50|venom:venomS1_3|venom_stateMachine:comb_13|State~6                                                                                                                                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; colorBGD_example:comb_50|venom:venomS1_2|venom_stateMachine:comb_13|State~4                                                                                                                                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; colorBGD_example:comb_50|venom:venomS1_2|venom_stateMachine:comb_13|State~5                                                                                                                                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; colorBGD_example:comb_50|venom:venomS1_2|venom_stateMachine:comb_13|State~6                                                                                                                                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; colorBGD_example:comb_50|venom:venomS1_1|venom_stateMachine:comb_13|State~4                                                                                                                                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; colorBGD_example:comb_50|venom:venomS1_1|venom_stateMachine:comb_13|State~5                                                                                                                                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; colorBGD_example:comb_50|venom:venomS1_1|venom_stateMachine:comb_13|State~6                                                                                                                                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; colorBGD_example:comb_50|venomCountMachine:VenomCS1|State~2                                                                                                                                                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; colorBGD_example:comb_50|venomCountMachine:VenomCS1|State~3                                                                                                                                                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; colorBGD_example:comb_50|venomCountMachine:VenomCS1|State~4                                                                                                                                                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; colorBGD_example:comb_50|venomCountMachine:VenomCS1|State~5                                                                                                                                                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; colorBGD_example:comb_50|ISDU:isdu1|State~4                                                                                                                                                                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; colorBGD_example:comb_50|ISDU:isdu1|State~5                                                                                                                                                                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; colorBGD_example:comb_50|ISDU:isdu1|State~6                                                                                                                                                                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; colorBGD_example:comb_50|ISDU:isdu1|State~7                                                                                                                                                                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; colorBGD_example:comb_50|ISDU:isdu1|State~8                                                                                                                                                                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; colorBGD_example:comb_50|ISDU:isdu1|State~9                                                                                                                                                                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; colorBGD_example:comb_50|ISDU:isdu1|State~10                                                                                                                                                                                                                                                                                                                                                    ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_sdram:sdram|m_next~9                                                                                                                                                                                                                                                                                                                                               ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_sdram:sdram|m_next~10                                                                                                                                                                                                                                                                                                                                              ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_sdram:sdram|m_next~13                                                                                                                                                                                                                                                                                                                                              ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_sdram:sdram|m_next~14                                                                                                                                                                                                                                                                                                                                              ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_sdram:sdram|m_next~16                                                                                                                                                                                                                                                                                                                                              ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_sdram:sdram|i_next~4                                                                                                                                                                                                                                                                                                                                               ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_sdram:sdram|i_next~5                                                                                                                                                                                                                                                                                                                                               ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_sdram:sdram|i_next~6                                                                                                                                                                                                                                                                                                                                               ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_sdram:sdram|i_state~14                                                                                                                                                                                                                                                                                                                                             ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_sdram:sdram|i_state~15                                                                                                                                                                                                                                                                                                                                             ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_sdram:sdram|i_state~16                                                                                                                                                                                                                                                                                                                                             ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck|DRsize~3   ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck|DRsize~4   ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck|DRsize~5   ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck|DRsize.101 ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; colorBGD_example:comb_50|health_stateMachine:S2|State.Halted                                                                                                                                                                                                                                                                                                                                    ; Merged with colorBGD_example:comb_50|health_stateMachine:S1|State.Halted                                                                                                                                                                                                                                                                                                                                    ;
; colorBGD_example:comb_50|venomCountMachine:VenomCS2|State.Halted                                                                                                                                                                                                                                                                                                                                ; Merged with colorBGD_example:comb_50|venomCountMachine:VenomCS1|State.Halted                                                                                                                                                                                                                                                                                                                                ;
; colorBGD_example:comb_50|venom:venomS1_2|venom_stateMachine:comb_13|State.Halted                                                                                                                                                                                                                                                                                                                ; Merged with colorBGD_example:comb_50|venom:venomS1_1|venom_stateMachine:comb_13|State.Halted                                                                                                                                                                                                                                                                                                                ;
; colorBGD_example:comb_50|venom:venomS1_3|venom_stateMachine:comb_13|State.Halted                                                                                                                                                                                                                                                                                                                ; Merged with colorBGD_example:comb_50|venom:venomS1_1|venom_stateMachine:comb_13|State.Halted                                                                                                                                                                                                                                                                                                                ;
; colorBGD_example:comb_50|venom:venomS2_1|venom_stateMachine:comb_13|State.Halted                                                                                                                                                                                                                                                                                                                ; Merged with colorBGD_example:comb_50|venom:venomS1_1|venom_stateMachine:comb_13|State.Halted                                                                                                                                                                                                                                                                                                                ;
; colorBGD_example:comb_50|venom:venomS2_2|venom_stateMachine:comb_13|State.Halted                                                                                                                                                                                                                                                                                                                ; Merged with colorBGD_example:comb_50|venom:venomS1_1|venom_stateMachine:comb_13|State.Halted                                                                                                                                                                                                                                                                                                                ;
; colorBGD_example:comb_50|venom:venomS2_3|venom_stateMachine:comb_13|State.Halted                                                                                                                                                                                                                                                                                                                ; Merged with colorBGD_example:comb_50|venom:venomS1_1|venom_stateMachine:comb_13|State.Halted                                                                                                                                                                                                                                                                                                                ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck|DRsize.011 ; Merged with finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck|DRsize.001 ;
; colorBGD_example:comb_50|health_stateMachine:S1|State.WaitState9                                                                                                                                                                                                                                                                                                                                ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; colorBGD_example:comb_50|health_stateMachine:S2|State.WaitState9                                                                                                                                                                                                                                                                                                                                ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck|DRsize.001 ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; colorBGD_example:comb_50|VGA_Random_Coords:XCoord1|count[0]                                                                                                                                                                                                                                                                                                                                     ; Merged with vga_controller:vga|hc[0]                                                                                                                                                                                                                                                                                                                                                                        ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[27]                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][45]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[26]                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][44]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[25]                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][43]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[24]                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][42]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[23]                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][41]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[22]                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][40]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[21]                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][39]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[20]                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][38]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[19]                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][37]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[18]                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][36]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[17]                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][35]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[16]                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][34]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[15]                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][33]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[14]                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][32]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[13]                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][31]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[12]                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][30]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[11]                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][29]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[10]                                                                                                                                                                                                     ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][28]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[9]                                                                                                                                                                                                      ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][27]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[8]                                                                                                                                                                                                      ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][26]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[7]                                                                                                                                                                                                      ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][25]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[6]                                                                                                                                                                                                      ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][24]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[5]                                                                                                                                                                                                      ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][23]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[4]                                                                                                                                                                                                      ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][22]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[3]                                                                                                                                                                                                      ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][21]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[2]                                                                                                                                                                                                      ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][20]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][57]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][45]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[63]                                                                                                                                                                                                                  ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[63]                                                                                                                                                                                                              ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|address_reg[27]                                                                                                                                                                                                                                                         ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][44]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[62]                                                                                                                                                                                                                  ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[62]                                                                                                                                                                                                              ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|address_reg[26]                                                                                                                                                                                                                                                         ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][43]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][42]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][41]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][40]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][39]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][38]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][37]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][36]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][35]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][34]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][33]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][32]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][31]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][30]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][29]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][28]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][27]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][26]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][25]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][24]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][23]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][22]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][21]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][20]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[75]                                                                                                                                                                                                                  ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][57]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][45]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[63]                                                                                                                                                                                                                   ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[63]                                                                                                                                                                                                               ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][44]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[62]                                                                                                                                                                                                                   ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[62]                                                                                                                                                                                                               ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][43]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][42]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][41]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][40]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][39]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][38]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][37]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][36]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][35]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][34]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][33]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][32]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][31]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][30]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][29]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][28]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][27]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][26]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][25]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][24]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][23]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][22]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][21]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][20]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[75]                                                                                                                                                                                                                   ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][57]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][45]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][44]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][43]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][42]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][41]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][40]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][39]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][38]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][37]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][36]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][35]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][34]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][33]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][32]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][31]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][30]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][29]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][28]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][27]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][26]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][25]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][24]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][23]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][22]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][21]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][20]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][57]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][45]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][44]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][43]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][42]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][41]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][40]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][39]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][38]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][37]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][36]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][35]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][34]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][33]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][32]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][31]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][30]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][29]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][28]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][27]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][26]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][25]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][24]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][23]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][22]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][21]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][20]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][57]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][45]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][44]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][43]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][42]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][41]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][40]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][39]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][38]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][37]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][36]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][35]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][34]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][33]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][32]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][31]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][30]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][29]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][28]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][27]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][26]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][25]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][24]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][23]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][22]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][21]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][20]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][57]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][45]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][44]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][43]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][42]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][41]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][40]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][39]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][38]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][37]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][36]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][35]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][34]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][33]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][32]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][31]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][30]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][29]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][28]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][27]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][26]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][25]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][24]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][23]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][22]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][21]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][20]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][57]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][45]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][44]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][43]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][42]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][41]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][40]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][39]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][38]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][37]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][36]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][35]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][34]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][33]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][32]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][31]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][30]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][29]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][28]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][27]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][26]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][25]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][24]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][23]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][22]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][21]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][20]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][57]                                                                                                                                                                                                                                                                       ; Lost fanout                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_sdram:sdram|m_count[2]                                                                                                                                                                                                                                                                                                                                             ; Stuck at GND due to stuck port data_in                                                                                                                                                                                                                                                                                                                                                                      ;
; Total Number of Removed Registers = 1708                                                                                                                                                                                                                                                                                                                                                        ;                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removed Registers Triggering Further Register Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Register name                                                                                                                                                                                                                                                                                                                                                                                 ; Reason for Removal             ; Registers Removed due to This Register                                                                                                                                                                                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                                                                                                                                                                 ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][45],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][44],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][43],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][42],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][41],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][40],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[21],                                                                                                                                                                                                    ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][39],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[20],                                                                                                                                                                                                    ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][38],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[19],                                                                                                                                                                                                    ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][37],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[18],                                                                                                                                                                                                    ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][36],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[17],                                                                                                                                                                                                    ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][35],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[16],                                                                                                                                                                                                    ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][34],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[15],                                                                                                                                                                                                    ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][33],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[14],                                                                                                                                                                                                    ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][32],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[13],                                                                                                                                                                                                    ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][31],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[12],                                                                                                                                                                                                    ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][30],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[11],                                                                                                                                                                                                    ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][29],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[10],                                                                                                                                                                                                    ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][28],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[9],                                                                                                                                                                                                     ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][27],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[8],                                                                                                                                                                                                     ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][26],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[7],                                                                                                                                                                                                     ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][25],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[6],                                                                                                                                                                                                     ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][24],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[5],                                                                                                                                                                                                     ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][23],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[4],                                                                                                                                                                                                     ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][22],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[3],                                                                                                                                                                                                     ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][21],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[2],                                                                                                                                                                                                     ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][20],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][45],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[63],                                                                                                                                                                                                                 ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[63],                                                                                                                                                                                                             ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|address_reg[27],                                                                                                                                                                                                                                                        ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][44],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[62],                                                                                                                                                                                                                 ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[62],                                                                                                                                                                                                             ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|address_reg[26],                                                                                                                                                                                                                                                        ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][43],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][42],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][41],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][40],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][39],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][38],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][37],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][36],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][35],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][34],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][33],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][32],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][31],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][30],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][29],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][28],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][27],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][26],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][25],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][24],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][23],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][22],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][21],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][20],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][45],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[63],                                                                                                                                                                                                                  ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[63],                                                                                                                                                                                                              ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][44],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[62],                                                                                                                                                                                                                  ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[62],                                                                                                                                                                                                              ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][43],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][42],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][41],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][40],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][39],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][38],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][37],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][36],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][35],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][34],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][33],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][32],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][31],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][30],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][29],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][28],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][27],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][26],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][25],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][24],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][23],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][22],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][21],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][20],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][45],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][44],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][43],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][42],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][41],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][40],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][39],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][38],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][37],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][36],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][35],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][34],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][33],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][32],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][31],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][30],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][29],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][28],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][27],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][26],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][25],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][24],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][23],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][22],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][21],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][20],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][45],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][44],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][43],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][42],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][41],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][40],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][39],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][38],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][37],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][36],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][35],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][34],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][33],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][32],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][31],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][30],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][29],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][28],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][27],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][26],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][25],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][24],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][23],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][22],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][21],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][20],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][45],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][44],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][43],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][42],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][41],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][40],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][39],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][38],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][37],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][36],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][35],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][34],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][33],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][32],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][31],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][30],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][29],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][28],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][27],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][26],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][25],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][24],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][23],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][22],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][21],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][20],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][45],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][44],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][43],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][42],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][41],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][40],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][39],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][38],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][37],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][36],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][35],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][34],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][33],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][32],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][31],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][30],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][29],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][28],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][27],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][26],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][25],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][24],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][23],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][22],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][21],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][20],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][45],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][44],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][43],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][42],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][41],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][40],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][39],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][38],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][37],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][36],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][35],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][34],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][33],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][32],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][31],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][30],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][29],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][28],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][27],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][26],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][25],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][24],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][23],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][22],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][21],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][20]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|p0_use_reg                                                                                                                                                                                                                                                            ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|p0_reg_endofpacket,                                                                                                                                                                                                                                                     ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|p0_reg_data_field[15],                                                                                                                                                                                                                                                  ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|p0_reg_data_field[12],                                                                                                                                                                                                                                                  ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|p0_reg_data_field[11],                                                                                                                                                                                                                                                  ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|p0_reg_data_field[10],                                                                                                                                                                                                                                                  ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|p0_reg_data_field[9],                                                                                                                                                                                                                                                   ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|p0_reg_data_field[8],                                                                                                                                                                                                                                                   ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|p0_reg_data_field[7],                                                                                                                                                                                                                                                   ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|p0_reg_data_field[6],                                                                                                                                                                                                                                                   ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|p0_reg_data_field[5],                                                                                                                                                                                                                                                   ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|p0_reg_data_field[4],                                                                                                                                                                                                                                                   ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|p0_reg_data_field[3],                                                                                                                                                                                                                                                   ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|p0_reg_data_field[2],                                                                                                                                                                                                                                                   ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|p0_reg_data_field[1],                                                                                                                                                                                                                                                   ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|p0_reg_data_field[0],                                                                                                                                                                                                                                                   ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|p0_reg_byte_cnt_field[2],                                                                                                                                                                                                                                               ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|p0_reg_channel[1],                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|p0_reg_channel[0],                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|p0_reg_ori_burst_size[2],                                                                                                                                                                                                                                               ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|p0_reg_ori_burst_size[1],                                                                                                                                                                                                                                               ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|p0_reg_ori_burst_size[0],                                                                                                                                                                                                                                               ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][46],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][46],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][46],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][46],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][46],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][46],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3],                                                                                                                                                                                                       ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[1],                                                                                                                                                                                                       ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[0],                                                                                                                                                                                                       ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][18],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][18],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][18],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][18],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][18],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][18],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][59],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][59],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][59],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][59],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][59],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][59],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][59]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[75]                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[75],                                                                                                                                                                                                             ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[75],                                                                                                                                                                                                                 ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][57],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[75],                                                                                                                                                                                                                  ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][57],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][57],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][57],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][57],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][57],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][57]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[64]                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[64],                                                                                                                                                                                                             ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][46],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2],                                                                                                                                                                                                       ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_005|share_count_zero_flag,                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][57]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[27]                                                                                                                                                                                                   ; Lost Fanouts                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[26],                                                                                                                                                                                                    ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[25],                                                                                                                                                                                                    ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[24],                                                                                                                                                                                                    ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[23],                                                                                                                                                                                                    ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[22]                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_0_spi_control_port_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                       ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_0_spi_control_port_agent_rsp_fifo|mem[0][64],                                                                                                                                                                                                                                                        ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:spi_0_spi_control_port_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3],                                                                                                                                                                                         ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:spi_0_spi_control_port_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2],                                                                                                                                                                                         ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:spi_0_spi_control_port_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[1],                                                                                                                                                                                         ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:spi_0_spi_control_port_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[0]                                                                                                                                                                                          ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:random_coordinate_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                         ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:random_coordinate_s1_agent_rsp_fifo|mem[0][64],                                                                                                                                                                                                                                                          ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:random_coordinate_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3],                                                                                                                                                                                           ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:random_coordinate_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2],                                                                                                                                                                                           ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:random_coordinate_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[1],                                                                                                                                                                                           ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:random_coordinate_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[0]                                                                                                                                                                                            ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:y_velocity_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:y_velocity_s1_agent_rsp_fifo|mem[0][64],                                                                                                                                                                                                                                                                 ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:y_velocity_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3],                                                                                                                                                                                                  ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:y_velocity_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2],                                                                                                                                                                                                  ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:y_velocity_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[1],                                                                                                                                                                                                  ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:y_velocity_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[0]                                                                                                                                                                                                   ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:x_velocity_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:x_velocity_s1_agent_rsp_fifo|mem[0][64],                                                                                                                                                                                                                                                                 ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:x_velocity_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3],                                                                                                                                                                                                  ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:x_velocity_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2],                                                                                                                                                                                                  ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:x_velocity_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[1],                                                                                                                                                                                                  ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:x_velocity_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[0]                                                                                                                                                                                                   ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                     ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo|mem[0][64],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:timer_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3],                                                                                                                                                                                                       ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:timer_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2],                                                                                                                                                                                                       ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:timer_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[1],                                                                                                                                                                                                       ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:timer_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[0]                                                                                                                                                                                                        ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                   ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo|mem[0][64],                                                                                                                                                                                                                                                                    ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_rst_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3],                                                                                                                                                                                                     ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_rst_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2],                                                                                                                                                                                                     ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_rst_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[1],                                                                                                                                                                                                     ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_rst_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[0]                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                   ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo|mem[0][64],                                                                                                                                                                                                                                                                    ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_gpx_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3],                                                                                                                                                                                                     ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_gpx_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2],                                                                                                                                                                                                     ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_gpx_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[1],                                                                                                                                                                                                     ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_gpx_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[0]                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                   ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo|mem[0][64],                                                                                                                                                                                                                                                                    ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_irq_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3],                                                                                                                                                                                                     ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_irq_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2],                                                                                                                                                                                                     ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_irq_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[1],                                                                                                                                                                                                     ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_irq_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[0]                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                   ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo|mem[0][64],                                                                                                                                                                                                                                                                    ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:keycode_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3],                                                                                                                                                                                                     ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:keycode_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2],                                                                                                                                                                                                     ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:keycode_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[1],                                                                                                                                                                                                     ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:keycode_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[0]                                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                  ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo|mem[0][64],                                                                                                                                                                                                                                                                   ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:leds_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3],                                                                                                                                                                                                    ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:leds_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2],                                                                                                                                                                                                    ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:leds_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[1],                                                                                                                                                                                                    ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:leds_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[0]                                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex_digits_pio_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                            ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex_digits_pio_s1_agent_rsp_fifo|mem[0][64],                                                                                                                                                                                                                                                             ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hex_digits_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3],                                                                                                                                                                                              ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hex_digits_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2],                                                                                                                                                                                              ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hex_digits_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[1],                                                                                                                                                                                              ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hex_digits_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[0]                                                                                                                                                                                               ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                       ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo|mem[0][64],                                                                                                                                                                                                                                                                        ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:key_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3],                                                                                                                                                                                                         ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:key_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2],                                                                                                                                                                                                         ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:key_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[1],                                                                                                                                                                                                         ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:key_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[0]                                                                                                                                                                                                          ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                          ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem[0][64],                                                                                                                                                                                                                                                           ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_memory2_0_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3],                                                                                                                                                                                            ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_memory2_0_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2],                                                                                                                                                                                            ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_memory2_0_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[1],                                                                                                                                                                                            ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_memory2_0_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[0]                                                                                                                                                                                             ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                          ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|mem[0][64],                                                                                                                                                                                                                                                           ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_pll_pll_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3],                                                                                                                                                                                            ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_pll_pll_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2],                                                                                                                                                                                            ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_pll_pll_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[1],                                                                                                                                                                                            ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_pll_pll_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[0]                                                                                                                                                                                             ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                 ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem[0][64],                                                                                                                                                                                                                                                  ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3],                                                                                                                                                                                   ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2],                                                                                                                                                                                   ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[1],                                                                                                                                                                                   ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[0]                                                                                                                                                                                    ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                   ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|mem[0][64],                                                                                                                                                                                                                                                    ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3],                                                                                                                                                                                     ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2],                                                                                                                                                                                     ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[1],                                                                                                                                                                                     ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[0]                                                                                                                                                                                      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                  ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem[0][64],                                                                                                                                                                                                                                                   ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:jtag_uart_avalon_jtag_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3],                                                                                                                                                                                    ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:jtag_uart_avalon_jtag_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2],                                                                                                                                                                                    ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:jtag_uart_avalon_jtag_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[1],                                                                                                                                                                                    ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:jtag_uart_avalon_jtag_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[0]                                                                                                                                                                                     ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[68]                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[68],                                                                                                                                                                                                             ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_005|locked[1],                                                                                                                                                                                                                                                                  ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_005|share_count[0]                                                                                                                                                                                                                                                              ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                                                                                                                                                   ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3],                                                                                                                                                                                         ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port clock_enable ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[1],                                                                                                                                                                                         ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[0]                                                                                                                                                                                          ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[36]                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[36],                                                                                                                                                                                                             ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][18],                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ;                                ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][18]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[107]                                                                                                                                                                                                            ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[107],                                                                                                                                                                                                            ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[7][89]                                                                                                                                                                                                                                                                       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[68]                                                                                                                                                                                                                 ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[68],                                                                                                                                                                                                                 ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_005|locked[0]                                                                                                                                                                                                                                                                   ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_dbrk:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_dbrk|dbrk_break_pulse                                                                                                   ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_dbrk:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_dbrk|dbrk_break,                                                                                                          ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_break:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_break|trigbrktype                                                                                                        ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[21]                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[21]                                                                                                                                                                                                              ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[20]                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[20]                                                                                                                                                                                                              ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[19]                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[19]                                                                                                                                                                                                              ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[18]                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[18]                                                                                                                                                                                                              ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[17]                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[17]                                                                                                                                                                                                              ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[15]                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[15]                                                                                                                                                                                                              ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[14]                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[14]                                                                                                                                                                                                              ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[13]                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[13]                                                                                                                                                                                                              ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[12]                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[12]                                                                                                                                                                                                              ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[11]                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[11]                                                                                                                                                                                                              ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[10]                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[10]                                                                                                                                                                                                              ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[9]                                                                                                                                                                                                              ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[9]                                                                                                                                                                                                               ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[8]                                                                                                                                                                                                              ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[8]                                                                                                                                                                                                               ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[7]                                                                                                                                                                                                              ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[7]                                                                                                                                                                                                               ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[6]                                                                                                                                                                                                              ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[6]                                                                                                                                                                                                               ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[5]                                                                                                                                                                                                              ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[5]                                                                                                                                                                                                               ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[4]                                                                                                                                                                                                              ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[4]                                                                                                                                                                                                               ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[3]                                                                                                                                                                                                              ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[3]                                                                                                                                                                                                               ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[2]                                                                                                                                                                                                              ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[2]                                                                                                                                                                                                               ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[1]                                                                                                                                                                                                              ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[1]                                                                                                                                                                                                               ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[0]                                                                                                                                                                                                              ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[0]                                                                                                                                                                                                               ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[107]                                                                                                                                                                                                                ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[107]                                                                                                                                                                                                                 ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[105]                                                                                                                                                                                                                ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[105]                                                                                                                                                                                                                 ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[89]                                                                                                                                                                                                                 ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[89]                                                                                                                                                                                                                  ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[88]                                                                                                                                                                                                                 ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[88]                                                                                                                                                                                                                  ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[87]                                                                                                                                                                                                                 ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[87]                                                                                                                                                                                                                  ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[86]                                                                                                                                                                                                                 ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[86]                                                                                                                                                                                                                  ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[85]                                                                                                                                                                                                                 ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[85]                                                                                                                                                                                                                  ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[78]                                                                                                                                                                                                                 ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[78]                                                                                                                                                                                                                  ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[76]                                                                                                                                                                                                                 ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[76]                                                                                                                                                                                                                  ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[64]                                                                                                                                                                                                                 ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[64]                                                                                                                                                                                                                  ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[37]                                                                                                                                                                                                                 ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[37]                                                                                                                                                                                                                  ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[36]                                                                                                                                                                                                                 ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[36]                                                                                                                                                                                                                  ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[16]                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[16]                                                                                                                                                                                                              ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_irq|readdata[31]                                                                                                                                                                                                                                                                                                                                     ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_irq_s1_translator|av_readdata_pre[31]                                                                                                                                                                                                                                                       ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_irq|readdata[30]                                                                                                                                                                                                                                                                                                                                     ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_irq_s1_translator|av_readdata_pre[30]                                                                                                                                                                                                                                                       ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_irq|readdata[29]                                                                                                                                                                                                                                                                                                                                     ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_irq_s1_translator|av_readdata_pre[29]                                                                                                                                                                                                                                                       ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_irq|readdata[28]                                                                                                                                                                                                                                                                                                                                     ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_irq_s1_translator|av_readdata_pre[28]                                                                                                                                                                                                                                                       ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_irq|readdata[27]                                                                                                                                                                                                                                                                                                                                     ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_irq_s1_translator|av_readdata_pre[27]                                                                                                                                                                                                                                                       ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_irq|readdata[26]                                                                                                                                                                                                                                                                                                                                     ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_irq_s1_translator|av_readdata_pre[26]                                                                                                                                                                                                                                                       ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_irq|readdata[25]                                                                                                                                                                                                                                                                                                                                     ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_irq_s1_translator|av_readdata_pre[25]                                                                                                                                                                                                                                                       ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_irq|readdata[24]                                                                                                                                                                                                                                                                                                                                     ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_irq_s1_translator|av_readdata_pre[24]                                                                                                                                                                                                                                                       ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_irq|readdata[23]                                                                                                                                                                                                                                                                                                                                     ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_irq_s1_translator|av_readdata_pre[23]                                                                                                                                                                                                                                                       ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_irq|readdata[22]                                                                                                                                                                                                                                                                                                                                     ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_irq_s1_translator|av_readdata_pre[22]                                                                                                                                                                                                                                                       ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_irq|readdata[21]                                                                                                                                                                                                                                                                                                                                     ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_irq_s1_translator|av_readdata_pre[21]                                                                                                                                                                                                                                                       ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_irq|readdata[20]                                                                                                                                                                                                                                                                                                                                     ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_irq_s1_translator|av_readdata_pre[20]                                                                                                                                                                                                                                                       ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_irq|readdata[19]                                                                                                                                                                                                                                                                                                                                     ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_irq_s1_translator|av_readdata_pre[19]                                                                                                                                                                                                                                                       ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_irq|readdata[18]                                                                                                                                                                                                                                                                                                                                     ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_irq_s1_translator|av_readdata_pre[18]                                                                                                                                                                                                                                                       ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_irq|readdata[17]                                                                                                                                                                                                                                                                                                                                     ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_irq_s1_translator|av_readdata_pre[17]                                                                                                                                                                                                                                                       ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_irq|readdata[16]                                                                                                                                                                                                                                                                                                                                     ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_irq_s1_translator|av_readdata_pre[16]                                                                                                                                                                                                                                                       ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_irq|readdata[15]                                                                                                                                                                                                                                                                                                                                     ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_irq_s1_translator|av_readdata_pre[15]                                                                                                                                                                                                                                                       ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_irq|readdata[14]                                                                                                                                                                                                                                                                                                                                     ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_irq_s1_translator|av_readdata_pre[14]                                                                                                                                                                                                                                                       ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_irq|readdata[13]                                                                                                                                                                                                                                                                                                                                     ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_irq_s1_translator|av_readdata_pre[13]                                                                                                                                                                                                                                                       ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_irq|readdata[12]                                                                                                                                                                                                                                                                                                                                     ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_irq_s1_translator|av_readdata_pre[12]                                                                                                                                                                                                                                                       ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_irq|readdata[11]                                                                                                                                                                                                                                                                                                                                     ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_irq_s1_translator|av_readdata_pre[11]                                                                                                                                                                                                                                                       ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_irq|readdata[10]                                                                                                                                                                                                                                                                                                                                     ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_irq_s1_translator|av_readdata_pre[10]                                                                                                                                                                                                                                                       ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_irq|readdata[9]                                                                                                                                                                                                                                                                                                                                      ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_irq_s1_translator|av_readdata_pre[9]                                                                                                                                                                                                                                                        ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_irq|readdata[8]                                                                                                                                                                                                                                                                                                                                      ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_irq_s1_translator|av_readdata_pre[8]                                                                                                                                                                                                                                                        ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_irq|readdata[7]                                                                                                                                                                                                                                                                                                                                      ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_irq_s1_translator|av_readdata_pre[7]                                                                                                                                                                                                                                                        ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_irq|readdata[6]                                                                                                                                                                                                                                                                                                                                      ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_irq_s1_translator|av_readdata_pre[6]                                                                                                                                                                                                                                                        ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_irq|readdata[5]                                                                                                                                                                                                                                                                                                                                      ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_irq_s1_translator|av_readdata_pre[5]                                                                                                                                                                                                                                                        ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_irq|readdata[4]                                                                                                                                                                                                                                                                                                                                      ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_irq_s1_translator|av_readdata_pre[4]                                                                                                                                                                                                                                                        ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_irq|readdata[3]                                                                                                                                                                                                                                                                                                                                      ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_irq_s1_translator|av_readdata_pre[3]                                                                                                                                                                                                                                                        ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_irq|readdata[2]                                                                                                                                                                                                                                                                                                                                      ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_irq_s1_translator|av_readdata_pre[2]                                                                                                                                                                                                                                                        ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_irq|readdata[1]                                                                                                                                                                                                                                                                                                                                      ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_irq_s1_translator|av_readdata_pre[1]                                                                                                                                                                                                                                                        ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_gpx|readdata[31]                                                                                                                                                                                                                                                                                                                                     ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_gpx_s1_translator|av_readdata_pre[31]                                                                                                                                                                                                                                                       ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_gpx|readdata[30]                                                                                                                                                                                                                                                                                                                                     ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_gpx_s1_translator|av_readdata_pre[30]                                                                                                                                                                                                                                                       ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_gpx|readdata[29]                                                                                                                                                                                                                                                                                                                                     ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_gpx_s1_translator|av_readdata_pre[29]                                                                                                                                                                                                                                                       ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_gpx|readdata[28]                                                                                                                                                                                                                                                                                                                                     ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_gpx_s1_translator|av_readdata_pre[28]                                                                                                                                                                                                                                                       ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_gpx|readdata[27]                                                                                                                                                                                                                                                                                                                                     ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_gpx_s1_translator|av_readdata_pre[27]                                                                                                                                                                                                                                                       ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_gpx|readdata[26]                                                                                                                                                                                                                                                                                                                                     ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_gpx_s1_translator|av_readdata_pre[26]                                                                                                                                                                                                                                                       ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_gpx|readdata[25]                                                                                                                                                                                                                                                                                                                                     ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_gpx_s1_translator|av_readdata_pre[25]                                                                                                                                                                                                                                                       ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_gpx|readdata[24]                                                                                                                                                                                                                                                                                                                                     ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_gpx_s1_translator|av_readdata_pre[24]                                                                                                                                                                                                                                                       ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_gpx|readdata[23]                                                                                                                                                                                                                                                                                                                                     ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_gpx_s1_translator|av_readdata_pre[23]                                                                                                                                                                                                                                                       ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_gpx|readdata[22]                                                                                                                                                                                                                                                                                                                                     ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_gpx_s1_translator|av_readdata_pre[22]                                                                                                                                                                                                                                                       ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_gpx|readdata[21]                                                                                                                                                                                                                                                                                                                                     ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_gpx_s1_translator|av_readdata_pre[21]                                                                                                                                                                                                                                                       ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_gpx|readdata[20]                                                                                                                                                                                                                                                                                                                                     ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_gpx_s1_translator|av_readdata_pre[20]                                                                                                                                                                                                                                                       ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_gpx|readdata[19]                                                                                                                                                                                                                                                                                                                                     ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_gpx_s1_translator|av_readdata_pre[19]                                                                                                                                                                                                                                                       ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_gpx|readdata[18]                                                                                                                                                                                                                                                                                                                                     ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_gpx_s1_translator|av_readdata_pre[18]                                                                                                                                                                                                                                                       ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_gpx|readdata[17]                                                                                                                                                                                                                                                                                                                                     ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_gpx_s1_translator|av_readdata_pre[17]                                                                                                                                                                                                                                                       ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_gpx|readdata[16]                                                                                                                                                                                                                                                                                                                                     ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_gpx_s1_translator|av_readdata_pre[16]                                                                                                                                                                                                                                                       ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_gpx|readdata[15]                                                                                                                                                                                                                                                                                                                                     ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_gpx_s1_translator|av_readdata_pre[15]                                                                                                                                                                                                                                                       ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_gpx|readdata[14]                                                                                                                                                                                                                                                                                                                                     ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_gpx_s1_translator|av_readdata_pre[14]                                                                                                                                                                                                                                                       ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_gpx|readdata[13]                                                                                                                                                                                                                                                                                                                                     ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_gpx_s1_translator|av_readdata_pre[13]                                                                                                                                                                                                                                                       ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_gpx|readdata[12]                                                                                                                                                                                                                                                                                                                                     ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_gpx_s1_translator|av_readdata_pre[12]                                                                                                                                                                                                                                                       ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_gpx|readdata[11]                                                                                                                                                                                                                                                                                                                                     ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_gpx_s1_translator|av_readdata_pre[11]                                                                                                                                                                                                                                                       ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_gpx|readdata[10]                                                                                                                                                                                                                                                                                                                                     ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_gpx_s1_translator|av_readdata_pre[10]                                                                                                                                                                                                                                                       ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_gpx|readdata[9]                                                                                                                                                                                                                                                                                                                                      ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_gpx_s1_translator|av_readdata_pre[9]                                                                                                                                                                                                                                                        ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_gpx|readdata[8]                                                                                                                                                                                                                                                                                                                                      ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_gpx_s1_translator|av_readdata_pre[8]                                                                                                                                                                                                                                                        ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_gpx|readdata[7]                                                                                                                                                                                                                                                                                                                                      ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_gpx_s1_translator|av_readdata_pre[7]                                                                                                                                                                                                                                                        ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_gpx|readdata[6]                                                                                                                                                                                                                                                                                                                                      ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_gpx_s1_translator|av_readdata_pre[6]                                                                                                                                                                                                                                                        ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_gpx|readdata[5]                                                                                                                                                                                                                                                                                                                                      ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_gpx_s1_translator|av_readdata_pre[5]                                                                                                                                                                                                                                                        ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_gpx|readdata[4]                                                                                                                                                                                                                                                                                                                                      ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_gpx_s1_translator|av_readdata_pre[4]                                                                                                                                                                                                                                                        ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_gpx|readdata[3]                                                                                                                                                                                                                                                                                                                                      ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_gpx_s1_translator|av_readdata_pre[3]                                                                                                                                                                                                                                                        ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_gpx|readdata[2]                                                                                                                                                                                                                                                                                                                                      ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_gpx_s1_translator|av_readdata_pre[2]                                                                                                                                                                                                                                                        ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_gpx|readdata[1]                                                                                                                                                                                                                                                                                                                                      ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_gpx_s1_translator|av_readdata_pre[1]                                                                                                                                                                                                                                                        ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W1_rf_ecc_recoverable_valid                                                                                                                                                                                                                                                                          ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_up_ex_mon_state                                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_ienable_reg[31]                                                                                                                                                                                                                                                                                    ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_control_rd_data[31]                                                                                                                                                                                                                                                                                  ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_ienable_reg[30]                                                                                                                                                                                                                                                                                    ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_control_rd_data[30]                                                                                                                                                                                                                                                                                  ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_ienable_reg[29]                                                                                                                                                                                                                                                                                    ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_control_rd_data[29]                                                                                                                                                                                                                                                                                  ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_ienable_reg[28]                                                                                                                                                                                                                                                                                    ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_control_rd_data[28]                                                                                                                                                                                                                                                                                  ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_ienable_reg[27]                                                                                                                                                                                                                                                                                    ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_control_rd_data[27]                                                                                                                                                                                                                                                                                  ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_ienable_reg[26]                                                                                                                                                                                                                                                                                    ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_control_rd_data[26]                                                                                                                                                                                                                                                                                  ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_ienable_reg[25]                                                                                                                                                                                                                                                                                    ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_control_rd_data[25]                                                                                                                                                                                                                                                                                  ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_ienable_reg[24]                                                                                                                                                                                                                                                                                    ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_control_rd_data[24]                                                                                                                                                                                                                                                                                  ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_ienable_reg[23]                                                                                                                                                                                                                                                                                    ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_control_rd_data[23]                                                                                                                                                                                                                                                                                  ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_ienable_reg[22]                                                                                                                                                                                                                                                                                    ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_control_rd_data[22]                                                                                                                                                                                                                                                                                  ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_ienable_reg[21]                                                                                                                                                                                                                                                                                    ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_control_rd_data[21]                                                                                                                                                                                                                                                                                  ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_ienable_reg[20]                                                                                                                                                                                                                                                                                    ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_control_rd_data[20]                                                                                                                                                                                                                                                                                  ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_ienable_reg[19]                                                                                                                                                                                                                                                                                    ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_control_rd_data[19]                                                                                                                                                                                                                                                                                  ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_ienable_reg[18]                                                                                                                                                                                                                                                                                    ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_control_rd_data[18]                                                                                                                                                                                                                                                                                  ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_ienable_reg[17]                                                                                                                                                                                                                                                                                    ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_control_rd_data[17]                                                                                                                                                                                                                                                                                  ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_ienable_reg[16]                                                                                                                                                                                                                                                                                    ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_control_rd_data[16]                                                                                                                                                                                                                                                                                  ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_ienable_reg[15]                                                                                                                                                                                                                                                                                    ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_control_rd_data[15]                                                                                                                                                                                                                                                                                  ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_ienable_reg[14]                                                                                                                                                                                                                                                                                    ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_control_rd_data[14]                                                                                                                                                                                                                                                                                  ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_ienable_reg[13]                                                                                                                                                                                                                                                                                    ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_control_rd_data[13]                                                                                                                                                                                                                                                                                  ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_ienable_reg[12]                                                                                                                                                                                                                                                                                    ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_control_rd_data[12]                                                                                                                                                                                                                                                                                  ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_ienable_reg[11]                                                                                                                                                                                                                                                                                    ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_control_rd_data[11]                                                                                                                                                                                                                                                                                  ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_ienable_reg[10]                                                                                                                                                                                                                                                                                    ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_control_rd_data[10]                                                                                                                                                                                                                                                                                  ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_ienable_reg[9]                                                                                                                                                                                                                                                                                     ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_control_rd_data[9]                                                                                                                                                                                                                                                                                   ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_ienable_reg[8]                                                                                                                                                                                                                                                                                     ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_control_rd_data[8]                                                                                                                                                                                                                                                                                   ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_ienable_reg[7]                                                                                                                                                                                                                                                                                     ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_control_rd_data[7]                                                                                                                                                                                                                                                                                   ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_ienable_reg[6]                                                                                                                                                                                                                                                                                     ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_control_rd_data[6]                                                                                                                                                                                                                                                                                   ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_ienable_reg[5]                                                                                                                                                                                                                                                                                     ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_control_rd_data[5]                                                                                                                                                                                                                                                                                   ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_ienable_reg[4]                                                                                                                                                                                                                                                                                     ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_control_rd_data[4]                                                                                                                                                                                                                                                                                   ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_ienable_reg[3]                                                                                                                                                                                                                                                                                     ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_control_rd_data[3]                                                                                                                                                                                                                                                                                   ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_dbrk:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_dbrk|dbrk_goto1                                                                                                         ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_break:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_break|trigger_state                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[105]                                                                                                                                                                                                            ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[105]                                                                                                                                                                                                             ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_key:key|readdata[31]                                                                                                                                                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator|av_readdata_pre[31]                                                                                                                                                                                                                                                           ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_key:key|readdata[30]                                                                                                                                                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator|av_readdata_pre[30]                                                                                                                                                                                                                                                           ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_key:key|readdata[29]                                                                                                                                                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator|av_readdata_pre[29]                                                                                                                                                                                                                                                           ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_key:key|readdata[28]                                                                                                                                                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator|av_readdata_pre[28]                                                                                                                                                                                                                                                           ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_key:key|readdata[27]                                                                                                                                                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator|av_readdata_pre[27]                                                                                                                                                                                                                                                           ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_key:key|readdata[26]                                                                                                                                                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator|av_readdata_pre[26]                                                                                                                                                                                                                                                           ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_key:key|readdata[25]                                                                                                                                                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator|av_readdata_pre[25]                                                                                                                                                                                                                                                           ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_key:key|readdata[24]                                                                                                                                                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator|av_readdata_pre[24]                                                                                                                                                                                                                                                           ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_key:key|readdata[23]                                                                                                                                                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator|av_readdata_pre[23]                                                                                                                                                                                                                                                           ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_key:key|readdata[22]                                                                                                                                                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator|av_readdata_pre[22]                                                                                                                                                                                                                                                           ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_key:key|readdata[21]                                                                                                                                                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator|av_readdata_pre[21]                                                                                                                                                                                                                                                           ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_key:key|readdata[20]                                                                                                                                                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator|av_readdata_pre[20]                                                                                                                                                                                                                                                           ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_key:key|readdata[19]                                                                                                                                                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator|av_readdata_pre[19]                                                                                                                                                                                                                                                           ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_key:key|readdata[18]                                                                                                                                                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator|av_readdata_pre[18]                                                                                                                                                                                                                                                           ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_key:key|readdata[17]                                                                                                                                                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator|av_readdata_pre[17]                                                                                                                                                                                                                                                           ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_key:key|readdata[16]                                                                                                                                                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator|av_readdata_pre[16]                                                                                                                                                                                                                                                           ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_key:key|readdata[15]                                                                                                                                                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator|av_readdata_pre[15]                                                                                                                                                                                                                                                           ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_key:key|readdata[14]                                                                                                                                                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator|av_readdata_pre[14]                                                                                                                                                                                                                                                           ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_key:key|readdata[13]                                                                                                                                                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator|av_readdata_pre[13]                                                                                                                                                                                                                                                           ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_key:key|readdata[12]                                                                                                                                                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator|av_readdata_pre[12]                                                                                                                                                                                                                                                           ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_key:key|readdata[11]                                                                                                                                                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator|av_readdata_pre[11]                                                                                                                                                                                                                                                           ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_key:key|readdata[10]                                                                                                                                                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator|av_readdata_pre[10]                                                                                                                                                                                                                                                           ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_key:key|readdata[9]                                                                                                                                                                                                                                                                                                                                              ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator|av_readdata_pre[9]                                                                                                                                                                                                                                                            ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_key:key|readdata[8]                                                                                                                                                                                                                                                                                                                                              ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator|av_readdata_pre[8]                                                                                                                                                                                                                                                            ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[89]                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[89]                                                                                                                                                                                                              ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_key:key|readdata[6]                                                                                                                                                                                                                                                                                                                                              ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator|av_readdata_pre[6]                                                                                                                                                                                                                                                            ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_key:key|readdata[5]                                                                                                                                                                                                                                                                                                                                              ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator|av_readdata_pre[5]                                                                                                                                                                                                                                                            ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_key:key|readdata[4]                                                                                                                                                                                                                                                                                                                                              ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator|av_readdata_pre[4]                                                                                                                                                                                                                                                            ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_key:key|readdata[3]                                                                                                                                                                                                                                                                                                                                              ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator|av_readdata_pre[3]                                                                                                                                                                                                                                                            ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_key:key|readdata[2]                                                                                                                                                                                                                                                                                                                                              ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator|av_readdata_pre[2]                                                                                                                                                                                                                                                            ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_usb_gpx:usb_gpx|readdata[0]                                                                                                                                                                                                                                                                                                                                      ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_gpx_s1_translator|av_readdata_pre[0]                                                                                                                                                                                                                                                        ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[88]                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[88]                                                                                                                                                                                                              ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[87]                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[87]                                                                                                                                                                                                              ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[86]                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[86]                                                                                                                                                                                                              ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[78]                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[78]                                                                                                                                                                                                              ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[76]                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[76]                                                                                                                                                                                                              ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[66]                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[66]                                                                                                                                                                                                              ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[65]                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[65]                                                                                                                                                                                                              ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[37]                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[37]                                                                                                                                                                                                              ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[31]                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[31]                                                                                                                                                                                                              ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[30]                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[30]                                                                                                                                                                                                              ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[29]                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[29]                                                                                                                                                                                                              ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[28]                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[28]                                                                                                                                                                                                              ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[27]                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[27]                                                                                                                                                                                                              ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[26]                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[26]                                                                                                                                                                                                              ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[25]                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[25]                                                                                                                                                                                                              ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[24]                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[24]                                                                                                                                                                                                              ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[23]                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[23]                                                                                                                                                                                                              ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[22]                                                                                                                                                                                                             ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[22]                                                                                                                                                                                                              ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem[1][108]                                                                                                                                                                                                                                                 ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem[0][108]                                                                                                                                                                                                                                                   ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|mem[1][108]                                                                                                                                                                                                                                                  ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|mem[0][108]                                                                                                                                                                                                                                                    ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem[1][108]                                                                                                                                                                                                                                                ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem[0][108]                                                                                                                                                                                                                                                  ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|mem[1][108]                                                                                                                                                                                                                                                         ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|mem[0][108]                                                                                                                                                                                                                                                           ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem[1][108]                                                                                                                                                                                                                                                         ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem[0][108]                                                                                                                                                                                                                                                           ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_key:key|readdata[7]                                                                                                                                                                                                                                                                                                                                              ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator|av_readdata_pre[7]                                                                                                                                                                                                                                                            ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex_digits_pio_s1_agent_rsp_fifo|mem[1][108]                                                                                                                                                                                                                                                           ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex_digits_pio_s1_agent_rsp_fifo|mem[0][108]                                                                                                                                                                                                                                                             ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo|mem[1][108]                                                                                                                                                                                                                                                                 ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo|mem[0][108]                                                                                                                                                                                                                                                                   ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo|mem[1][108]                                                                                                                                                                                                                                                                  ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo|mem[0][108]                                                                                                                                                                                                                                                                    ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo|mem[1][108]                                                                                                                                                                                                                                                                  ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo|mem[0][108]                                                                                                                                                                                                                                                                    ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo|mem[1][108]                                                                                                                                                                                                                                                                  ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo|mem[0][108]                                                                                                                                                                                                                                                                    ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo|mem[1][108]                                                                                                                                                                                                                                                                  ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo|mem[0][108]                                                                                                                                                                                                                                                                    ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo|mem[1][108]                                                                                                                                                                                                                                                                    ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo|mem[0][108]                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:x_velocity_s1_agent_rsp_fifo|mem[1][108]                                                                                                                                                                                                                                                               ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:x_velocity_s1_agent_rsp_fifo|mem[0][108]                                                                                                                                                                                                                                                                 ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:y_velocity_s1_agent_rsp_fifo|mem[1][108]                                                                                                                                                                                                                                                               ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:y_velocity_s1_agent_rsp_fifo|mem[0][108]                                                                                                                                                                                                                                                                 ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:random_coordinate_s1_agent_rsp_fifo|mem[1][108]                                                                                                                                                                                                                                                        ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:random_coordinate_s1_agent_rsp_fifo|mem[0][108]                                                                                                                                                                                                                                                          ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_0_spi_control_port_agent_rsp_fifo|mem[1][108]                                                                                                                                                                                                                                                      ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_0_spi_control_port_agent_rsp_fifo|mem[0][108]                                                                                                                                                                                                                                                        ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_007|share_count_zero_flag                                                                                                                                                                                                                                                     ; Stuck at VCC                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_007|share_count[0]                                                                                                                                                                                                                                                              ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_008|share_count_zero_flag                                                                                                                                                                                                                                                     ; Stuck at VCC                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_008|share_count[0]                                                                                                                                                                                                                                                              ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_009|share_count_zero_flag                                                                                                                                                                                                                                                     ; Stuck at VCC                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_009|share_count[0]                                                                                                                                                                                                                                                              ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux|share_count_zero_flag                                                                                                                                                                                                                                                         ; Stuck at VCC                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux|share_count[0]                                                                                                                                                                                                                                                                  ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_001|share_count_zero_flag                                                                                                                                                                                                                                                     ; Stuck at VCC                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_001|share_count[0]                                                                                                                                                                                                                                                              ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_002|share_count_zero_flag                                                                                                                                                                                                                                                     ; Stuck at VCC                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_002|share_count[0]                                                                                                                                                                                                                                                              ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_003|share_count_zero_flag                                                                                                                                                                                                                                                     ; Stuck at VCC                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_003|share_count[0]                                                                                                                                                                                                                                                              ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_004|share_count_zero_flag                                                                                                                                                                                                                                                     ; Stuck at VCC                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_004|share_count[0]                                                                                                                                                                                                                                                              ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_006|share_count_zero_flag                                                                                                                                                                                                                                                     ; Stuck at VCC                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_006|share_count[0]                                                                                                                                                                                                                                                              ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_010|share_count_zero_flag                                                                                                                                                                                                                                                     ; Stuck at VCC                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_010|share_count[0]                                                                                                                                                                                                                                                              ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_011|share_count_zero_flag                                                                                                                                                                                                                                                     ; Stuck at VCC                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_011|share_count[0]                                                                                                                                                                                                                                                              ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_012|share_count_zero_flag                                                                                                                                                                                                                                                     ; Stuck at VCC                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_012|share_count[0]                                                                                                                                                                                                                                                              ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_013|share_count_zero_flag                                                                                                                                                                                                                                                     ; Stuck at VCC                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_013|share_count[0]                                                                                                                                                                                                                                                              ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_014|share_count_zero_flag                                                                                                                                                                                                                                                     ; Stuck at VCC                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_014|share_count[0]                                                                                                                                                                                                                                                              ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_015|share_count_zero_flag                                                                                                                                                                                                                                                     ; Stuck at VCC                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_015|share_count[0]                                                                                                                                                                                                                                                              ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_016|share_count_zero_flag                                                                                                                                                                                                                                                     ; Stuck at VCC                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_016|share_count[0]                                                                                                                                                                                                                                                              ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_017|share_count_zero_flag                                                                                                                                                                                                                                                     ; Stuck at VCC                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_017|share_count[0]                                                                                                                                                                                                                                                              ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck|DRsize~3 ; Lost Fanouts                   ; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck|DRsize.101 ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo|mem[1][108]                                                                                                                                                                                                                                                                      ; Stuck at GND                   ; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo|mem[0][108]                                                                                                                                                                                                                                                                        ;
;                                                                                                                                                                                                                                                                                                                                                                                               ; due to stuck port data_in      ;                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 3230  ;
; Number of registers using Synchronous Clear  ; 92    ;
; Number of registers using Synchronous Load   ; 259   ;
; Number of registers using Asynchronous Clear ; 2492  ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 1720  ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Inverted Register Statistics                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Inverted Register                                                                                                                                                                                                                                                                             ; Fan out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; snake:s_main|Ball_X_Pos[7]                                                                                                                                                                                                                                                                    ; 4       ;
; snake:s_main|Ball_X_Pos[6]                                                                                                                                                                                                                                                                    ; 4       ;
; snake:s_main|Ball_X_Pos[4]                                                                                                                                                                                                                                                                    ; 4       ;
; snake:s_main|Ball_X_Pos[3]                                                                                                                                                                                                                                                                    ; 4       ;
; snake:s_main|Ball_X_Pos[2]                                                                                                                                                                                                                                                                    ; 13      ;
; snake:s_main|Ball_Y_Pos[5]                                                                                                                                                                                                                                                                    ; 4       ;
; snake:s_main|Ball_Y_Pos[4]                                                                                                                                                                                                                                                                    ; 4       ;
; snake:s_main|Ball_Y_Pos[6]                                                                                                                                                                                                                                                                    ; 4       ;
; snake:s_main|Ball_Y_Pos[7]                                                                                                                                                                                                                                                                    ; 4       ;
; snake2:s_enemy|Ball_X_Pos[5]                                                                                                                                                                                                                                                                  ; 4       ;
; snake2:s_enemy|Ball_X_Pos[2]                                                                                                                                                                                                                                                                  ; 13      ;
; snake2:s_enemy|Ball_X_Pos[7]                                                                                                                                                                                                                                                                  ; 4       ;
; snake2:s_enemy|Ball_X_Pos[8]                                                                                                                                                                                                                                                                  ; 4       ;
; snake2:s_enemy|Ball_Y_Pos[5]                                                                                                                                                                                                                                                                  ; 4       ;
; snake2:s_enemy|Ball_Y_Pos[4]                                                                                                                                                                                                                                                                  ; 4       ;
; snake2:s_enemy|Ball_Y_Pos[6]                                                                                                                                                                                                                                                                  ; 4       ;
; snake2:s_enemy|Ball_Y_Pos[7]                                                                                                                                                                                                                                                                  ; 4       ;
; finalprojsoc:u0|finalprojsoc_timer:timer|internal_counter[0]                                                                                                                                                                                                                                  ; 3       ;
; finalprojsoc:u0|finalprojsoc_timer:timer|internal_counter[1]                                                                                                                                                                                                                                  ; 3       ;
; finalprojsoc:u0|finalprojsoc_timer:timer|internal_counter[2]                                                                                                                                                                                                                                  ; 3       ;
; finalprojsoc:u0|finalprojsoc_timer:timer|internal_counter[3]                                                                                                                                                                                                                                  ; 3       ;
; finalprojsoc:u0|finalprojsoc_timer:timer|internal_counter[6]                                                                                                                                                                                                                                  ; 3       ;
; finalprojsoc:u0|finalprojsoc_timer:timer|internal_counter[8]                                                                                                                                                                                                                                  ; 3       ;
; finalprojsoc:u0|finalprojsoc_timer:timer|internal_counter[9]                                                                                                                                                                                                                                  ; 3       ;
; finalprojsoc:u0|finalprojsoc_timer:timer|internal_counter[14]                                                                                                                                                                                                                                 ; 3       ;
; finalprojsoc:u0|finalprojsoc_timer:timer|internal_counter[15]                                                                                                                                                                                                                                 ; 3       ;
; finalprojsoc:u0|finalprojsoc_sdram:sdram|m_cmd[3]                                                                                                                                                                                                                                             ; 1       ;
; finalprojsoc:u0|finalprojsoc_sdram:sdram|m_cmd[0]                                                                                                                                                                                                                                             ; 2       ;
; finalprojsoc:u0|finalprojsoc_sdram:sdram|m_cmd[1]                                                                                                                                                                                                                                             ; 2       ;
; finalprojsoc:u0|finalprojsoc_sdram:sdram|m_cmd[2]                                                                                                                                                                                                                                             ; 2       ;
; finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|rst1                                                                                                                                                                              ; 55      ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|i_read                                                                                                                                                                                               ; 10      ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|F_pc[24]                                                                                                                                                                                             ; 5       ;
; finalprojsoc:u0|finalprojsoc_sdram:sdram|i_addr[12]                                                                                                                                                                                                                                           ; 11      ;
; finalprojsoc:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                 ; 472     ;
; finalprojsoc:u0|finalprojsoc_sdram:sdram|i_cmd[3]                                                                                                                                                                                                                                             ; 2       ;
; finalprojsoc:u0|finalprojsoc_sdram:sdram|i_cmd[0]                                                                                                                                                                                                                                             ; 2       ;
; finalprojsoc:u0|finalprojsoc_sdram:sdram|i_cmd[1]                                                                                                                                                                                                                                             ; 2       ;
; finalprojsoc:u0|finalprojsoc_sdram:sdram|i_cmd[2]                                                                                                                                                                                                                                             ; 2       ;
; finalprojsoc:u0|altera_reset_controller:rst_controller|r_sync_rst_chain[1]                                                                                                                                                                                                                    ; 1       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_007|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                          ; 2       ;
; finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|av_waitrequest                                                                                                                                                                                                                               ; 3       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_008|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                          ; 2       ;
; finalprojsoc:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]                                                                                                                                                  ; 1       ;
; finalprojsoc:u0|finalprojsoc_sdram:sdram|refresh_counter[13]                                                                                                                                                                                                                                  ; 2       ;
; finalprojsoc:u0|finalprojsoc_sdram:sdram|refresh_counter[10]                                                                                                                                                                                                                                  ; 2       ;
; finalprojsoc:u0|finalprojsoc_sdram:sdram|refresh_counter[9]                                                                                                                                                                                                                                   ; 2       ;
; finalprojsoc:u0|finalprojsoc_sdram:sdram|refresh_counter[8]                                                                                                                                                                                                                                   ; 2       ;
; finalprojsoc:u0|finalprojsoc_sdram:sdram|refresh_counter[4]                                                                                                                                                                                                                                   ; 2       ;
; finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                                          ; 11      ;
; finalprojsoc:u0|finalprojsoc_spi_0:spi_0|spi_slave_select_reg[0]                                                                                                                                                                                                                              ; 2       ;
; finalprojsoc:u0|finalprojsoc_spi_0:spi_0|stateZero                                                                                                                                                                                                                                            ; 1       ;
; finalprojsoc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer_int_chain[3]                                                                                                                                                                                                 ; 1       ;
; finalprojsoc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer_int_chain[2]                                                                                                                                                                                                 ; 4       ;
; finalprojsoc:u0|altera_reset_controller:rst_controller|r_sync_rst_chain[2]                                                                                                                                                                                                                    ; 2       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_006|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                          ; 2       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_009|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                          ; 2       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                          ; 2       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_014|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                          ; 2       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_011|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                          ; 2       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_012|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                          ; 2       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_015|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                          ; 2       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_016|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                          ; 2       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_010|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                          ; 2       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                          ; 2       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_017|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                          ; 2       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                              ; 2       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                          ; 2       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_004|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                          ; 2       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_013|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                          ; 2       ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|hbreak_enabled                                                                                                                                                                                       ; 10      ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                          ; 2       ;
; finalprojsoc:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]                                                                                                                                                  ; 1       ;
; colorBGD_example:comb_50|VGA_Random_Coords:YCoord1|random[0]                                                                                                                                                                                                                                  ; 2       ;
; colorBGD_example:comb_50|VGA_Random_Coords:YCoord1|random[1]                                                                                                                                                                                                                                  ; 2       ;
; colorBGD_example:comb_50|VGA_Random_Coords:YCoord1|random[2]                                                                                                                                                                                                                                  ; 2       ;
; colorBGD_example:comb_50|VGA_Random_Coords:YCoord1|random[3]                                                                                                                                                                                                                                  ; 2       ;
; colorBGD_example:comb_50|VGA_Random_Coords:XCoord1|random[0]                                                                                                                                                                                                                                  ; 2       ;
; colorBGD_example:comb_50|VGA_Random_Coords:XCoord1|random[1]                                                                                                                                                                                                                                  ; 2       ;
; colorBGD_example:comb_50|VGA_Random_Coords:XCoord1|random[2]                                                                                                                                                                                                                                  ; 2       ;
; colorBGD_example:comb_50|VGA_Random_Coords:XCoord1|random[3]                                                                                                                                                                                                                                  ; 2       ;
; finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|t_dav                                                                                                                                                                                                                                        ; 3       ;
; finalprojsoc:u0|finalprojsoc_spi_0:spi_0|spi_slave_select_holding_reg[0]                                                                                                                                                                                                                      ; 1       ;
; finalprojsoc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer_int_chain[1]                                                                                                                                                                                                 ; 1       ;
; finalprojsoc:u0|altera_reset_controller:rst_controller|r_sync_rst_chain[3]                                                                                                                                                                                                                    ; 1       ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[2] ; 2       ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[1] ; 2       ;
; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[0] ; 2       ;
; finalprojsoc:u0|finalprojsoc_sdram_pll:sdram_pll|pfdena_reg                                                                                                                                                                                                                                   ; 2       ;
; finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|rst2                                                                                                                                                                              ; 3       ;
; finalprojsoc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer_int_chain[0]                                                                                                                                                                                                 ; 1       ;
; finalprojsoc:u0|finalprojsoc_timer:timer|period_halfword_0_register[0]                                                                                                                                                                                                                        ; 2       ;
; finalprojsoc:u0|finalprojsoc_timer:timer|period_halfword_0_register[1]                                                                                                                                                                                                                        ; 2       ;
; finalprojsoc:u0|finalprojsoc_timer:timer|period_halfword_0_register[2]                                                                                                                                                                                                                        ; 2       ;
; finalprojsoc:u0|finalprojsoc_timer:timer|period_halfword_0_register[3]                                                                                                                                                                                                                        ; 2       ;
; finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|empty                                                                                                                                                                        ; 2       ;
; finalprojsoc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                     ; 1       ;
; finalprojsoc:u0|finalprojsoc_timer:timer|period_halfword_0_register[14]                                                                                                                                                                                                                       ; 2       ;
; finalprojsoc:u0|finalprojsoc_timer:timer|period_halfword_0_register[15]                                                                                                                                                                                                                       ; 2       ;
; finalprojsoc:u0|finalprojsoc_timer:timer|period_halfword_0_register[9]                                                                                                                                                                                                                        ; 2       ;
; Total number of inverted registers = 106*                                                                                                                                                                                                                                                     ;         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
* Table truncated at 100 items. To change the number of inverted registers reported, set the "Number of Inverted Registers Reported" option under Assignments->Settings->Analysis and Synthesis Settings->More Settings


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Registers Packed Into Inferred Megafunctions                                                                                                                                          ;
+-------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------+
; Register Name                                                                       ; Megafunction                                                                             ; Type ;
+-------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------+
; colorBGD_example:comb_50|up_head_p2_rom:up_head_p2_rom|q[0..3]                      ; colorBGD_example:comb_50|up_head_p2_rom:up_head_p2_rom|memory_rtl_0                      ; RAM  ;
; colorBGD_example:comb_50|left_head_p2_rom:left_head_p2_rom|q[0..3]                  ; colorBGD_example:comb_50|left_head_p2_rom:left_head_p2_rom|memory_rtl_0                  ; RAM  ;
; colorBGD_example:comb_50|down_head_p2_rom:down_head_p2_rom|q[0..3]                  ; colorBGD_example:comb_50|down_head_p2_rom:down_head_p2_rom|memory_rtl_0                  ; RAM  ;
; colorBGD_example:comb_50|right_head_p2_rom:right_head_p2_rom|q[0..3]                ; colorBGD_example:comb_50|right_head_p2_rom:right_head_p2_rom|memory_rtl_0                ; RAM  ;
; colorBGD_example:comb_50|up_head_p1_rom:SnakeHead_W_rom|q[0..3]                     ; colorBGD_example:comb_50|up_head_p1_rom:SnakeHead_W_rom|memory_rtl_0                     ; RAM  ;
; colorBGD_example:comb_50|left_head_p1_rom:SnakeHead_A_rom|q[0..3]                   ; colorBGD_example:comb_50|left_head_p1_rom:SnakeHead_A_rom|memory_rtl_0                   ; RAM  ;
; colorBGD_example:comb_50|down_head_p1_rom:SnakeHead_S_rom|q[0..3]                   ; colorBGD_example:comb_50|down_head_p1_rom:SnakeHead_S_rom|memory_rtl_0                   ; RAM  ;
; colorBGD_example:comb_50|right_head_p1_rom:SnakeHead_D_rom|q[0..3]                  ; colorBGD_example:comb_50|right_head_p1_rom:SnakeHead_D_rom|memory_rtl_0                  ; RAM  ;
; colorBGD_example:comb_50|Obstacle_Set1_rom:Obstacle_Set1_rom|q[0..2]                ; colorBGD_example:comb_50|Obstacle_Set1_rom:Obstacle_Set1_rom|memory_rtl_0                ; RAM  ;
; colorBGD_example:comb_50|WinnerP2_rom:WinnerP2_rom|q[0..2]                          ; colorBGD_example:comb_50|WinnerP2_rom:WinnerP2_rom|memory_rtl_0                          ; RAM  ;
; colorBGD_example:comb_50|WinnerP1_rom:WinnerP1_roms|q[0..2]                         ; colorBGD_example:comb_50|WinnerP1_rom:WinnerP1_roms|memory_rtl_0                         ; RAM  ;
; colorBGD_example:comb_50|colorBGD_rom:colorBGD_rom|q[0..3]                          ; colorBGD_example:comb_50|colorBGD_rom:colorBGD_rom|memory_rtl_0                          ; RAM  ;
; colorBGD_example:comb_50|heart_rom:heart_rom|q[0,1]                                 ; colorBGD_example:comb_50|heart_rom:heart_rom|memory_rtl_0                                ; RAM  ;
; colorBGD_example:comb_50|heart_rom:heart_rom1|q[0,1]                                ; colorBGD_example:comb_50|heart_rom:heart_rom1|memory_rtl_0                               ; RAM  ;
; colorBGD_example:comb_50|heart_rom:heart_rom2|q[0,1]                                ; colorBGD_example:comb_50|heart_rom:heart_rom2|memory_rtl_0                               ; RAM  ;
; colorBGD_example:comb_50|heart_rom:heart_rom3|q[0,1]                                ; colorBGD_example:comb_50|heart_rom:heart_rom3|memory_rtl_0                               ; RAM  ;
; colorBGD_example:comb_50|heart_rom:heart_rom4|q[0,1]                                ; colorBGD_example:comb_50|heart_rom:heart_rom4|memory_rtl_0                               ; RAM  ;
; colorBGD_example:comb_50|heart_rom:heart_rom5|q[0,1]                                ; colorBGD_example:comb_50|heart_rom:heart_rom5|memory_rtl_0                               ; RAM  ;
; colorBGD_example:comb_50|VenomAnimationSprite_rom:VenomAnimationSprite_rom|q[0..3]  ; colorBGD_example:comb_50|VenomAnimationSprite_rom:VenomAnimationSprite_rom|memory_rtl_0  ; RAM  ;
; colorBGD_example:comb_50|VenomAnimationSprite_rom:VenomAnimationSprite_rom1|q[0..3] ; colorBGD_example:comb_50|VenomAnimationSprite_rom:VenomAnimationSprite_rom1|memory_rtl_0 ; RAM  ;
; colorBGD_example:comb_50|Me_Sprite_rom:Me_Sprite_rom|q[0..3]                        ; colorBGD_example:comb_50|Me_Sprite_rom:Me_Sprite_rom|memory_rtl_0                        ; RAM  ;
; colorBGD_example:comb_50|mainMenu_rom:mainMenu_rom|q[0,1]                           ; colorBGD_example:comb_50|mainMenu_rom:mainMenu_rom|memory_rtl_0                          ; RAM  ;
+-------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 3:1                ; 6 bits    ; 12 LEs        ; 0 LEs                ; 12 LEs                 ; Yes        ; |finalproj_top|snake2:s_enemy|Ball_X_Pos[3]                                                                                                                                                                                                                                                                                                                                                                ;
; 3:1                ; 6 bits    ; 12 LEs        ; 0 LEs                ; 12 LEs                 ; Yes        ; |finalproj_top|snake2:s_enemy|Ball_Y_Pos[0]                                                                                                                                                                                                                                                                                                                                                                ;
; 3:1                ; 5 bits    ; 10 LEs        ; 0 LEs                ; 10 LEs                 ; Yes        ; |finalproj_top|snake:s_main|Ball_X_Pos[0]                                                                                                                                                                                                                                                                                                                                                                  ;
; 3:1                ; 6 bits    ; 12 LEs        ; 0 LEs                ; 12 LEs                 ; Yes        ; |finalproj_top|snake:s_main|Ball_Y_Pos[9]                                                                                                                                                                                                                                                                                                                                                                  ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hex_digits_pio_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                                        ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_pio_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                                              ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:keycode_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                                               ;
; 3:1                ; 20 bits   ; 40 LEs        ; 20 LEs               ; 20 LEs                 ; Yes        ; |finalproj_top|colorBGD_example:comb_50|reg_unit:randomY|Data_Out[0]                                                                                                                                                                                                                                                                                                                                       ;
; 3:1                ; 10 bits   ; 20 LEs        ; 10 LEs               ; 10 LEs                 ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|count[7]                                                                                                                                                                                                                                                                        ;
; 3:1                ; 18 bits   ; 36 LEs        ; 18 LEs               ; 18 LEs                 ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|data_reg[8]                                                                                                                                                                                                                                                         ;
; 3:1                ; 6 bits    ; 12 LEs        ; 6 LEs                ; 6 LEs                  ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[2]                                                                                                                                                                                                                                                                  ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|wait_latency_counter[0]                                                                                                                                                                                                                               ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                                                   ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_irq_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                                               ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_gpx_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                                               ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_rst_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                                               ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                                                 ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:x_velocity_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                                            ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:y_velocity_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                                            ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:random_coordinate_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                                     ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:spi_0_spi_control_port_translator|wait_latency_counter[1]                                                                                                                                                                                                                                   ;
; 3:1                ; 5 bits    ; 10 LEs        ; 10 LEs               ; 0 LEs                  ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|E_src2[4]                                                                                                                                                                                                                                                                                          ;
; 3:1                ; 6 bits    ; 12 LEs        ; 6 LEs                ; 6 LEs                  ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|E_src1[30]                                                                                                                                                                                                                                                                                         ;
; 3:1                ; 26 bits   ; 52 LEs        ; 52 LEs               ; 0 LEs                  ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|E_src1[12]                                                                                                                                                                                                                                                                                         ;
; 3:1                ; 32 bits   ; 64 LEs        ; 64 LEs               ; 0 LEs                  ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|E_shift_rot_result[23]                                                                                                                                                                                                                                                                             ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|av_ld_byte0_data[5]                                                                                                                                                                                                                                                                                ;
; 3:1                ; 16 bits   ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|av_ld_byte2_data[4]                                                                                                                                                                                                                                                                                ;
; 3:1                ; 32 bits   ; 64 LEs        ; 64 LEs               ; 0 LEs                  ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|D_iw[8]                                                                                                                                                                                                                                                                                            ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_spi_0:spi_0|shift_reg[6]                                                                                                                                                                                                                                                                                                                                       ;
; 3:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|d_byteenable[0]                                                                                                                                                                                                                                                                                    ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|d_writedata[29]                                                                                                                                                                                                                                                                                    ;
; 4:1                ; 32 bits   ; 64 LEs        ; 64 LEs               ; 0 LEs                  ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_alu_result[22]                                                                                                                                                                                                                                                                                   ;
; 4:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|td_shift[8]                                                                                                                                                                                                                                                                     ;
; 4:1                ; 11 bits   ; 22 LEs        ; 22 LEs               ; 0 LEs                  ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|E_src2[5]                                                                                                                                                                                                                                                                                          ;
; 4:1                ; 15 bits   ; 30 LEs        ; 30 LEs               ; 0 LEs                  ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|E_src2[26]                                                                                                                                                                                                                                                                                         ;
; 4:1                ; 21 bits   ; 42 LEs        ; 42 LEs               ; 0 LEs                  ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_ocimem:the_finalprojsoc_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[22]                                                                                                          ;
; 4:1                ; 10 bits   ; 20 LEs        ; 20 LEs               ; 0 LEs                  ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_ocimem:the_finalprojsoc_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[5]                                                                                                           ;
; 4:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_break:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[27]                                                                                              ;
; 8:1                ; 5 bits    ; 25 LEs        ; 10 LEs               ; 15 LEs                 ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_spi_0:spi_0|data_to_cpu[11]                                                                                                                                                                                                                                                                                                                                    ;
; 8:1                ; 2 bits    ; 10 LEs        ; 8 LEs                ; 2 LEs                  ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_spi_0:spi_0|data_to_cpu[8]                                                                                                                                                                                                                                                                                                                                     ;
; 8:1                ; 3 bits    ; 15 LEs        ; 6 LEs                ; 9 LEs                  ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_spi_0:spi_0|data_to_cpu[1]                                                                                                                                                                                                                                                                                                                                     ;
; 8:1                ; 4 bits    ; 20 LEs        ; 12 LEs               ; 8 LEs                  ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_spi_0:spi_0|data_to_cpu[7]                                                                                                                                                                                                                                                                                                                                     ;
; 4:1                ; 3 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|readdata[0]                                                                                                                                                                                                    ;
; 6:1                ; 2 bits    ; 8 LEs         ; 2 LEs                ; 6 LEs                  ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck|sr[36] ;
; 6:1                ; 2 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck|sr[33] ;
; 6:1                ; 13 bits   ; 52 LEs        ; 26 LEs               ; 26 LEs                 ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck|sr[13] ;
; 6:1                ; 16 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck|sr[24] ;
; 4:1                ; 25 bits   ; 50 LEs        ; 50 LEs               ; 0 LEs                  ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|F_pc[14]                                                                                                                                                                                                                                                                                           ;
; 5:1                ; 3 bits    ; 9 LEs         ; 6 LEs                ; 3 LEs                  ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|td_shift[3]                                                                                                                                                                                                                                                                     ;
; 5:1                ; 4 bits    ; 12 LEs        ; 8 LEs                ; 4 LEs                  ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|td_shift[5]                                                                                                                                                                                                                                                                     ;
; 4:1                ; 9 bits    ; 18 LEs        ; 9 LEs                ; 9 LEs                  ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_ocimem:the_finalprojsoc_nios2_gen2_0_cpu_nios2_ocimem|MonAReg[6]                                                                                                           ;
; 6:1                ; 2 bits    ; 8 LEs         ; 0 LEs                ; 8 LEs                  ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_sdram:sdram|finalprojsoc_sdram_input_efifo_module:the_finalprojsoc_sdram_input_efifo_module|entries[1]                                                                                                                                                                                                                                                         ;
; 4:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_sdram:sdram|m_dqm[0]                                                                                                                                                                                                                                                                                                                                           ;
; 5:1                ; 2 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|d_byteenable[3]                                                                                                                                                                                                                                                                                    ;
; 5:1                ; 2 bits    ; 6 LEs         ; 4 LEs                ; 2 LEs                  ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_sdram:sdram|i_count[0]                                                                                                                                                                                                                                                                                                                                         ;
; 6:1                ; 3 bits    ; 12 LEs        ; 6 LEs                ; 6 LEs                  ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_sdram:sdram|m_addr[10]                                                                                                                                                                                                                                                                                                                                         ;
; 6:1                ; 2 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_control_rd_data[1]                                                                                                                                                                                                                                                                               ;
; 7:1                ; 2 bits    ; 8 LEs         ; 6 LEs                ; 2 LEs                  ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_sdram:sdram|m_addr[5]                                                                                                                                                                                                                                                                                                                                          ;
; 7:1                ; 8 bits    ; 32 LEs        ; 24 LEs               ; 8 LEs                  ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_sdram:sdram|m_addr[2]                                                                                                                                                                                                                                                                                                                                          ;
; 7:1                ; 44 bits   ; 176 LEs       ; 0 LEs                ; 176 LEs                ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_sdram:sdram|active_addr[19]                                                                                                                                                                                                                                                                                                                                    ;
; 258:1              ; 2 bits    ; 344 LEs       ; 8 LEs                ; 336 LEs                ; Yes        ; |finalproj_top|colorBGD_example:comb_50|reg_unit:snake2Motion|Data_Out[0]                                                                                                                                                                                                                                                                                                                                  ;
; 258:1              ; 2 bits    ; 344 LEs       ; 8 LEs                ; 336 LEs                ; Yes        ; |finalproj_top|colorBGD_example:comb_50|reg_unit:snake1Motion|Data_Out[0]                                                                                                                                                                                                                                                                                                                                  ;
; 262:1              ; 2 bits    ; 348 LEs       ; 12 LEs               ; 336 LEs                ; Yes        ; |finalproj_top|snake2:s_enemy|Ball_X_Motion[0]                                                                                                                                                                                                                                                                                                                                                             ;
; 262:1              ; 2 bits    ; 348 LEs       ; 10 LEs               ; 338 LEs                ; Yes        ; |finalproj_top|snake:s_main|Ball_X_Motion[1]                                                                                                                                                                                                                                                                                                                                                               ;
; 263:1              ; 2 bits    ; 350 LEs       ; 12 LEs               ; 338 LEs                ; Yes        ; |finalproj_top|snake2:s_enemy|Ball_Y_Motion[1]                                                                                                                                                                                                                                                                                                                                                             ;
; 263:1              ; 2 bits    ; 350 LEs       ; 10 LEs               ; 340 LEs                ; Yes        ; |finalproj_top|snake:s_main|Ball_Y_Motion[1]                                                                                                                                                                                                                                                                                                                                                               ;
; 44:1               ; 2 bits    ; 58 LEs        ; 42 LEs               ; 16 LEs                 ; Yes        ; |finalproj_top|colorBGD_example:comb_50|red[2]                                                                                                                                                                                                                                                                                                                                                             ;
; 3:1                ; 4 bits    ; 8 LEs         ; 0 LEs                ; 8 LEs                  ; Yes        ; |finalproj_top|snake2:s_enemy|Ball_X_Pos[5]                                                                                                                                                                                                                                                                                                                                                                ;
; 3:1                ; 4 bits    ; 8 LEs         ; 0 LEs                ; 8 LEs                  ; Yes        ; |finalproj_top|snake2:s_enemy|Ball_Y_Pos[5]                                                                                                                                                                                                                                                                                                                                                                ;
; 3:1                ; 5 bits    ; 10 LEs        ; 0 LEs                ; 10 LEs                 ; Yes        ; |finalproj_top|snake:s_main|Ball_X_Pos[7]                                                                                                                                                                                                                                                                                                                                                                  ;
; 3:1                ; 4 bits    ; 8 LEs         ; 0 LEs                ; 8 LEs                  ; Yes        ; |finalproj_top|snake:s_main|Ball_Y_Pos[5]                                                                                                                                                                                                                                                                                                                                                                  ;
; 4:1                ; 16 bits   ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |finalproj_top|finalprojsoc:u0|finalprojsoc_sdram:sdram|m_data[2]                                                                                                                                                                                                                                                                                                                                          ;
; 4:1                ; 12 bits   ; 24 LEs        ; 24 LEs               ; 0 LEs                  ; No         ; |finalproj_top|colorBGD_example:comb_50|mux_4_1_16:bluePaletteMux1|Out[3]                                                                                                                                                                                                                                                                                                                                  ;
; 4:1                ; 12 bits   ; 24 LEs        ; 24 LEs               ; 0 LEs                  ; No         ; |finalproj_top|colorBGD_example:comb_50|mux_4_1_16:redPaletteMux|Out[2]                                                                                                                                                                                                                                                                                                                                    ;
; 4:1                ; 32 bits   ; 64 LEs        ; 64 LEs               ; 0 LEs                  ; No         ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|E_logic_result[7]                                                                                                                                                                                                                                                                                  ;
; 3:1                ; 10 bits   ; 20 LEs        ; 20 LEs               ; 0 LEs                  ; No         ; |finalproj_top|snake2:s_enemy|Add4                                                                                                                                                                                                                                                                                                                                                                         ;
; 3:1                ; 10 bits   ; 20 LEs        ; 20 LEs               ; 0 LEs                  ; No         ; |finalproj_top|snake2:s_enemy|Add5                                                                                                                                                                                                                                                                                                                                                                         ;
; 3:1                ; 9 bits    ; 18 LEs        ; 0 LEs                ; 18 LEs                 ; No         ; |finalproj_top|snake2:s_enemy|Add5                                                                                                                                                                                                                                                                                                                                                                         ;
; 3:1                ; 10 bits   ; 20 LEs        ; 0 LEs                ; 20 LEs                 ; No         ; |finalproj_top|snake2:s_enemy|Add4                                                                                                                                                                                                                                                                                                                                                                         ;
; 3:1                ; 10 bits   ; 20 LEs        ; 20 LEs               ; 0 LEs                  ; No         ; |finalproj_top|snake:s_main|Add4                                                                                                                                                                                                                                                                                                                                                                           ;
; 3:1                ; 10 bits   ; 20 LEs        ; 20 LEs               ; 0 LEs                  ; No         ; |finalproj_top|snake:s_main|Add5                                                                                                                                                                                                                                                                                                                                                                           ;
; 3:1                ; 10 bits   ; 20 LEs        ; 0 LEs                ; 20 LEs                 ; No         ; |finalproj_top|snake:s_main|Add5                                                                                                                                                                                                                                                                                                                                                                           ;
; 3:1                ; 10 bits   ; 20 LEs        ; 0 LEs                ; 20 LEs                 ; No         ; |finalproj_top|snake:s_main|Add4                                                                                                                                                                                                                                                                                                                                                                           ;
; 4:1                ; 29 bits   ; 58 LEs        ; 58 LEs               ; 0 LEs                  ; No         ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_rf_wr_data[14]                                                                                                                                                                                                                                                                                   ;
; 4:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|W_rf_wr_data[2]                                                                                                                                                                                                                                                                                    ;
; 4:1                ; 5 bits    ; 10 LEs        ; 10 LEs               ; 0 LEs                  ; No         ; |finalproj_top|finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|D_dst_regnum[4]                                                                                                                                                                                                                                                                                    ;
; 10:1               ; 2 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; No         ; |finalproj_top|finalprojsoc:u0|finalprojsoc_sdram:sdram|Selector34                                                                                                                                                                                                                                                                                                                                         ;
; 16:1               ; 2 bits    ; 20 LEs        ; 8 LEs                ; 12 LEs                 ; No         ; |finalproj_top|finalprojsoc:u0|finalprojsoc_sdram:sdram|Selector27                                                                                                                                                                                                                                                                                                                                         ;
; 18:1               ; 2 bits    ; 24 LEs        ; 8 LEs                ; 16 LEs                 ; No         ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router:router|src_channel[5]                                                                                                                                                                                                                                                                ;
; 18:1               ; 2 bits    ; 24 LEs        ; 8 LEs                ; 16 LEs                 ; No         ; |finalproj_top|finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router:router_001|src_channel[4]                                                                                                                                                                                                                                                            ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|finalprojsoc_jtag_uart_scfifo_w:the_finalprojsoc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                                                                                                                 ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                                                                                                                  ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|finalprojsoc_jtag_uart_scfifo_r:the_finalprojsoc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                                                                                                                 ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                                                                                                                  ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_register_bank_a_module:finalprojsoc_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                                                                                                                                                            ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                                                                                                                                                             ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_register_bank_b_module:finalprojsoc_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                                                                                                                                                            ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                                                                                                                                                             ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_debug:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer ;
+-----------------------------+------------------------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Assignment                  ; Value                  ; From ; To                                                                                                                                                                                                                                                                                        ;
+-----------------------------+------------------------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ADV_NETLIST_OPT_ALLOWED     ; NEVER_ALLOW            ; -    ; dreg[0]                                                                                                                                                                                                                                                                                   ;
; SYNCHRONIZER_IDENTIFICATION ; FORCED_IF_ASYNCHRONOUS ; -    ; dreg[0]                                                                                                                                                                                                                                                                                   ;
; DONT_MERGE_REGISTER         ; ON                     ; -    ; dreg[0]                                                                                                                                                                                                                                                                                   ;
; PRESERVE_REGISTER           ; ON                     ; -    ; dreg[0]                                                                                                                                                                                                                                                                                   ;
; ADV_NETLIST_OPT_ALLOWED     ; NEVER_ALLOW            ; -    ; din_s1                                                                                                                                                                                                                                                                                    ;
; SYNCHRONIZER_IDENTIFICATION ; FORCED_IF_ASYNCHRONOUS ; -    ; din_s1                                                                                                                                                                                                                                                                                    ;
; DONT_MERGE_REGISTER         ; ON                     ; -    ; din_s1                                                                                                                                                                                                                                                                                    ;
; PRESERVE_REGISTER           ; ON                     ; -    ; din_s1                                                                                                                                                                                                                                                                                    ;
+-----------------------------+------------------------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_ocimem:the_finalprojsoc_nios2_gen2_0_cpu_nios2_ocimem|finalprojsoc_nios2_gen2_0_cpu_ociram_sp_ram_module:finalprojsoc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                                                                                                                                                                                                                                                                                                                                      ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1 ;
+-----------------------------+------------------------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Assignment                  ; Value                  ; From ; To                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------+------------------------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ADV_NETLIST_OPT_ALLOWED     ; NEVER_ALLOW            ; -    ; dreg[0]                                                                                                                                                                                                                                                                                                                                                                                            ;
; SYNCHRONIZER_IDENTIFICATION ; FORCED_IF_ASYNCHRONOUS ; -    ; dreg[0]                                                                                                                                                                                                                                                                                                                                                                                            ;
; DONT_MERGE_REGISTER         ; ON                     ; -    ; dreg[0]                                                                                                                                                                                                                                                                                                                                                                                            ;
; PRESERVE_REGISTER           ; ON                     ; -    ; dreg[0]                                                                                                                                                                                                                                                                                                                                                                                            ;
; ADV_NETLIST_OPT_ALLOWED     ; NEVER_ALLOW            ; -    ; din_s1                                                                                                                                                                                                                                                                                                                                                                                             ;
; SYNCHRONIZER_IDENTIFICATION ; FORCED_IF_ASYNCHRONOUS ; -    ; din_s1                                                                                                                                                                                                                                                                                                                                                                                             ;
; DONT_MERGE_REGISTER         ; ON                     ; -    ; din_s1                                                                                                                                                                                                                                                                                                                                                                                             ;
; PRESERVE_REGISTER           ; ON                     ; -    ; din_s1                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------------------+------------------------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2 ;
+-----------------------------+------------------------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Assignment                  ; Value                  ; From ; To                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------+------------------------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ADV_NETLIST_OPT_ALLOWED     ; NEVER_ALLOW            ; -    ; dreg[0]                                                                                                                                                                                                                                                                                                                                                                                            ;
; SYNCHRONIZER_IDENTIFICATION ; FORCED_IF_ASYNCHRONOUS ; -    ; dreg[0]                                                                                                                                                                                                                                                                                                                                                                                            ;
; DONT_MERGE_REGISTER         ; ON                     ; -    ; dreg[0]                                                                                                                                                                                                                                                                                                                                                                                            ;
; PRESERVE_REGISTER           ; ON                     ; -    ; dreg[0]                                                                                                                                                                                                                                                                                                                                                                                            ;
; ADV_NETLIST_OPT_ALLOWED     ; NEVER_ALLOW            ; -    ; din_s1                                                                                                                                                                                                                                                                                                                                                                                             ;
; SYNCHRONIZER_IDENTIFICATION ; FORCED_IF_ASYNCHRONOUS ; -    ; din_s1                                                                                                                                                                                                                                                                                                                                                                                             ;
; DONT_MERGE_REGISTER         ; ON                     ; -    ; din_s1                                                                                                                                                                                                                                                                                                                                                                                             ;
; PRESERVE_REGISTER           ; ON                     ; -    ; din_s1                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------------------+------------------------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|finalprojsoc_nios2_gen2_0_cpu_debug_slave_sysclk:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ;
+-----------------------------+------------------------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Assignment                  ; Value                  ; From ; To                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------------------------+------------------------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ADV_NETLIST_OPT_ALLOWED     ; NEVER_ALLOW            ; -    ; dreg[0]                                                                                                                                                                                                                                                                                                                                                                                                  ;
; SYNCHRONIZER_IDENTIFICATION ; FORCED_IF_ASYNCHRONOUS ; -    ; dreg[0]                                                                                                                                                                                                                                                                                                                                                                                                  ;
; DONT_MERGE_REGISTER         ; ON                     ; -    ; dreg[0]                                                                                                                                                                                                                                                                                                                                                                                                  ;
; PRESERVE_REGISTER           ; ON                     ; -    ; dreg[0]                                                                                                                                                                                                                                                                                                                                                                                                  ;
; ADV_NETLIST_OPT_ALLOWED     ; NEVER_ALLOW            ; -    ; din_s1                                                                                                                                                                                                                                                                                                                                                                                                   ;
; SYNCHRONIZER_IDENTIFICATION ; FORCED_IF_ASYNCHRONOUS ; -    ; din_s1                                                                                                                                                                                                                                                                                                                                                                                                   ;
; DONT_MERGE_REGISTER         ; ON                     ; -    ; din_s1                                                                                                                                                                                                                                                                                                                                                                                                   ;
; PRESERVE_REGISTER           ; ON                     ; -    ; din_s1                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-----------------------------+------------------------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|finalprojsoc_nios2_gen2_0_cpu_debug_slave_sysclk:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ;
+-----------------------------+------------------------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Assignment                  ; Value                  ; From ; To                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------------------------+------------------------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ADV_NETLIST_OPT_ALLOWED     ; NEVER_ALLOW            ; -    ; dreg[0]                                                                                                                                                                                                                                                                                                                                                                                                  ;
; SYNCHRONIZER_IDENTIFICATION ; FORCED_IF_ASYNCHRONOUS ; -    ; dreg[0]                                                                                                                                                                                                                                                                                                                                                                                                  ;
; DONT_MERGE_REGISTER         ; ON                     ; -    ; dreg[0]                                                                                                                                                                                                                                                                                                                                                                                                  ;
; PRESERVE_REGISTER           ; ON                     ; -    ; dreg[0]                                                                                                                                                                                                                                                                                                                                                                                                  ;
; ADV_NETLIST_OPT_ALLOWED     ; NEVER_ALLOW            ; -    ; din_s1                                                                                                                                                                                                                                                                                                                                                                                                   ;
; SYNCHRONIZER_IDENTIFICATION ; FORCED_IF_ASYNCHRONOUS ; -    ; din_s1                                                                                                                                                                                                                                                                                                                                                                                                   ;
; DONT_MERGE_REGISTER         ; ON                     ; -    ; din_s1                                                                                                                                                                                                                                                                                                                                                                                                   ;
; PRESERVE_REGISTER           ; ON                     ; -    ; din_s1                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-----------------------------+------------------------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for finalprojsoc:u0|finalprojsoc_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_hlg1:auto_generated ;
+---------------------------------+--------------------+------+----------------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                               ;
+---------------------------------+--------------------+------+----------------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                                ;
+---------------------------------+--------------------+------+----------------------------------------------------------------------------------+


+-----------------------------------------------------------------+
; Source assignments for finalprojsoc:u0|finalprojsoc_sdram:sdram ;
+-----------------------------+-------+------+--------------------+
; Assignment                  ; Value ; From ; To                 ;
+-----------------------------+-------+------+--------------------+
; FAST_INPUT_REGISTER         ; ON    ; -    ; za_data[15]        ;
; FAST_INPUT_REGISTER         ; ON    ; -    ; za_data[14]        ;
; FAST_INPUT_REGISTER         ; ON    ; -    ; za_data[13]        ;
; FAST_INPUT_REGISTER         ; ON    ; -    ; za_data[12]        ;
; FAST_INPUT_REGISTER         ; ON    ; -    ; za_data[11]        ;
; FAST_INPUT_REGISTER         ; ON    ; -    ; za_data[10]        ;
; FAST_INPUT_REGISTER         ; ON    ; -    ; za_data[9]         ;
; FAST_INPUT_REGISTER         ; ON    ; -    ; za_data[8]         ;
; FAST_INPUT_REGISTER         ; ON    ; -    ; za_data[7]         ;
; FAST_INPUT_REGISTER         ; ON    ; -    ; za_data[6]         ;
; FAST_INPUT_REGISTER         ; ON    ; -    ; za_data[5]         ;
; FAST_INPUT_REGISTER         ; ON    ; -    ; za_data[4]         ;
; FAST_INPUT_REGISTER         ; ON    ; -    ; za_data[3]         ;
; FAST_INPUT_REGISTER         ; ON    ; -    ; za_data[2]         ;
; FAST_INPUT_REGISTER         ; ON    ; -    ; za_data[1]         ;
; FAST_INPUT_REGISTER         ; ON    ; -    ; za_data[0]         ;
; FAST_OUTPUT_REGISTER        ; ON    ; -    ; m_cmd[3]           ;
; FAST_OUTPUT_REGISTER        ; ON    ; -    ; m_cmd[2]           ;
; FAST_OUTPUT_REGISTER        ; ON    ; -    ; m_cmd[1]           ;
; FAST_OUTPUT_REGISTER        ; ON    ; -    ; m_cmd[0]           ;
; FAST_OUTPUT_REGISTER        ; ON    ; -    ; m_bank[1]          ;
; FAST_OUTPUT_REGISTER        ; ON    ; -    ; m_bank[0]          ;
; FAST_OUTPUT_REGISTER        ; ON    ; -    ; m_addr[12]         ;
; FAST_OUTPUT_REGISTER        ; ON    ; -    ; m_addr[11]         ;
; FAST_OUTPUT_REGISTER        ; ON    ; -    ; m_addr[10]         ;
; FAST_OUTPUT_REGISTER        ; ON    ; -    ; m_addr[9]          ;
; FAST_OUTPUT_REGISTER        ; ON    ; -    ; m_addr[8]          ;
; FAST_OUTPUT_REGISTER        ; ON    ; -    ; m_addr[7]          ;
; FAST_OUTPUT_REGISTER        ; ON    ; -    ; m_addr[6]          ;
; FAST_OUTPUT_REGISTER        ; ON    ; -    ; m_addr[5]          ;
; FAST_OUTPUT_REGISTER        ; ON    ; -    ; m_addr[4]          ;
; FAST_OUTPUT_REGISTER        ; ON    ; -    ; m_addr[3]          ;
; FAST_OUTPUT_REGISTER        ; ON    ; -    ; m_addr[2]          ;
; FAST_OUTPUT_REGISTER        ; ON    ; -    ; m_addr[1]          ;
; FAST_OUTPUT_REGISTER        ; ON    ; -    ; m_addr[0]          ;
; FAST_OUTPUT_REGISTER        ; ON    ; -    ; m_data[15]         ;
; FAST_OUTPUT_ENABLE_REGISTER ; ON    ; -    ; m_data[15]         ;
; FAST_OUTPUT_REGISTER        ; ON    ; -    ; m_data[14]         ;
; FAST_OUTPUT_ENABLE_REGISTER ; ON    ; -    ; m_data[14]         ;
; FAST_OUTPUT_REGISTER        ; ON    ; -    ; m_data[13]         ;
; FAST_OUTPUT_ENABLE_REGISTER ; ON    ; -    ; m_data[13]         ;
; FAST_OUTPUT_REGISTER        ; ON    ; -    ; m_data[12]         ;
; FAST_OUTPUT_ENABLE_REGISTER ; ON    ; -    ; m_data[12]         ;
; FAST_OUTPUT_REGISTER        ; ON    ; -    ; m_data[11]         ;
; FAST_OUTPUT_ENABLE_REGISTER ; ON    ; -    ; m_data[11]         ;
; FAST_OUTPUT_REGISTER        ; ON    ; -    ; m_data[10]         ;
; FAST_OUTPUT_ENABLE_REGISTER ; ON    ; -    ; m_data[10]         ;
; FAST_OUTPUT_REGISTER        ; ON    ; -    ; m_data[9]          ;
; FAST_OUTPUT_ENABLE_REGISTER ; ON    ; -    ; m_data[9]          ;
; FAST_OUTPUT_REGISTER        ; ON    ; -    ; m_data[8]          ;
; FAST_OUTPUT_ENABLE_REGISTER ; ON    ; -    ; m_data[8]          ;
; FAST_OUTPUT_REGISTER        ; ON    ; -    ; m_data[7]          ;
; FAST_OUTPUT_ENABLE_REGISTER ; ON    ; -    ; m_data[7]          ;
; FAST_OUTPUT_REGISTER        ; ON    ; -    ; m_data[6]          ;
; FAST_OUTPUT_ENABLE_REGISTER ; ON    ; -    ; m_data[6]          ;
; FAST_OUTPUT_REGISTER        ; ON    ; -    ; m_data[5]          ;
; FAST_OUTPUT_ENABLE_REGISTER ; ON    ; -    ; m_data[5]          ;
; FAST_OUTPUT_REGISTER        ; ON    ; -    ; m_data[4]          ;
; FAST_OUTPUT_ENABLE_REGISTER ; ON    ; -    ; m_data[4]          ;
; FAST_OUTPUT_REGISTER        ; ON    ; -    ; m_data[3]          ;
; FAST_OUTPUT_ENABLE_REGISTER ; ON    ; -    ; m_data[3]          ;
; FAST_OUTPUT_REGISTER        ; ON    ; -    ; m_data[2]          ;
; FAST_OUTPUT_ENABLE_REGISTER ; ON    ; -    ; m_data[2]          ;
; FAST_OUTPUT_REGISTER        ; ON    ; -    ; m_data[1]          ;
; FAST_OUTPUT_ENABLE_REGISTER ; ON    ; -    ; m_data[1]          ;
; FAST_OUTPUT_REGISTER        ; ON    ; -    ; m_data[0]          ;
; FAST_OUTPUT_ENABLE_REGISTER ; ON    ; -    ; m_data[0]          ;
; FAST_OUTPUT_REGISTER        ; ON    ; -    ; m_dqm[1]           ;
; FAST_OUTPUT_REGISTER        ; ON    ; -    ; m_dqm[0]           ;
; FAST_OUTPUT_ENABLE_REGISTER ; ON    ; -    ; oe                 ;
; FAST_INPUT_REGISTER         ; ON    ; -    ; za_data[15]~reg0   ;
; FAST_INPUT_REGISTER         ; ON    ; -    ; za_data[14]~reg0   ;
; FAST_INPUT_REGISTER         ; ON    ; -    ; za_data[13]~reg0   ;
; FAST_INPUT_REGISTER         ; ON    ; -    ; za_data[12]~reg0   ;
; FAST_INPUT_REGISTER         ; ON    ; -    ; za_data[11]~reg0   ;
; FAST_INPUT_REGISTER         ; ON    ; -    ; za_data[10]~reg0   ;
; FAST_INPUT_REGISTER         ; ON    ; -    ; za_data[9]~reg0    ;
; FAST_INPUT_REGISTER         ; ON    ; -    ; za_data[8]~reg0    ;
; FAST_INPUT_REGISTER         ; ON    ; -    ; za_data[7]~reg0    ;
; FAST_INPUT_REGISTER         ; ON    ; -    ; za_data[6]~reg0    ;
; FAST_INPUT_REGISTER         ; ON    ; -    ; za_data[5]~reg0    ;
; FAST_INPUT_REGISTER         ; ON    ; -    ; za_data[4]~reg0    ;
; FAST_INPUT_REGISTER         ; ON    ; -    ; za_data[3]~reg0    ;
; FAST_INPUT_REGISTER         ; ON    ; -    ; za_data[2]~reg0    ;
; FAST_INPUT_REGISTER         ; ON    ; -    ; za_data[1]~reg0    ;
; FAST_INPUT_REGISTER         ; ON    ; -    ; za_data[0]~reg0    ;
+-----------------------------+-------+------+--------------------+


+-------------------------------------------------------------------------+
; Source assignments for finalprojsoc:u0|finalprojsoc_sdram_pll:sdram_pll ;
+----------------+-------+------+-----------------------------------------+
; Assignment     ; Value ; From ; To                                      ;
+----------------+-------+------+-----------------------------------------+
; POWER_UP_LEVEL ; HIGH  ; -    ; pfdena_reg                              ;
+----------------+-------+------+-----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for finalprojsoc:u0|finalprojsoc_sdram_pll:sdram_pll|finalprojsoc_sdram_pll_stdsync_sv6:stdsync2|finalprojsoc_sdram_pll_dffpipe_l2c:dffpipe3 ;
+---------------------------------+-------+------+----------------------------------------------------------------------------------------------------------------+
; Assignment                      ; Value ; From ; To                                                                                                             ;
+---------------------------------+-------+------+----------------------------------------------------------------------------------------------------------------+
; AUTO_SHIFT_REGISTER_RECOGNITION ; OFF   ; -    ; -                                                                                                              ;
+---------------------------------+-------+------+----------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_demux:cmd_demux ;
+-----------------+-------+------+-----------------------------------------------------------------------------------------------------------+
; Assignment      ; Value ; From ; To                                                                                                        ;
+-----------------+-------+------+-----------------------------------------------------------------------------------------------------------+
; MESSAGE_DISABLE ; 15610 ; -    ; clk                                                                                                       ;
; MESSAGE_DISABLE ; 15610 ; -    ; reset                                                                                                     ;
+-----------------+-------+------+-----------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_demux:cmd_demux_001 ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+
; Assignment      ; Value ; From ; To                                                                                                            ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+
; MESSAGE_DISABLE ; 15610 ; -    ; clk                                                                                                           ;
; MESSAGE_DISABLE ; 15610 ; -    ; reset                                                                                                         ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux ;
+-----------------+-------+------+-----------------------------------------------------------------------------------------------------------+
; Assignment      ; Value ; From ; To                                                                                                        ;
+-----------------+-------+------+-----------------------------------------------------------------------------------------------------------+
; MESSAGE_DISABLE ; 15610 ; -    ; clk                                                                                                       ;
; MESSAGE_DISABLE ; 15610 ; -    ; reset                                                                                                     ;
+-----------------+-------+------+-----------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_001 ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+
; Assignment      ; Value ; From ; To                                                                                                            ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+
; MESSAGE_DISABLE ; 15610 ; -    ; clk                                                                                                           ;
; MESSAGE_DISABLE ; 15610 ; -    ; reset                                                                                                         ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_002 ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+
; Assignment      ; Value ; From ; To                                                                                                            ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+
; MESSAGE_DISABLE ; 15610 ; -    ; clk                                                                                                           ;
; MESSAGE_DISABLE ; 15610 ; -    ; reset                                                                                                         ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_003 ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+
; Assignment      ; Value ; From ; To                                                                                                            ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+
; MESSAGE_DISABLE ; 15610 ; -    ; clk                                                                                                           ;
; MESSAGE_DISABLE ; 15610 ; -    ; reset                                                                                                         ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_004 ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+
; Assignment      ; Value ; From ; To                                                                                                            ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+
; MESSAGE_DISABLE ; 15610 ; -    ; clk                                                                                                           ;
; MESSAGE_DISABLE ; 15610 ; -    ; reset                                                                                                         ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_005 ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+
; Assignment      ; Value ; From ; To                                                                                                            ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+
; MESSAGE_DISABLE ; 15610 ; -    ; clk                                                                                                           ;
; MESSAGE_DISABLE ; 15610 ; -    ; reset                                                                                                         ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_006 ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+
; Assignment      ; Value ; From ; To                                                                                                            ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+
; MESSAGE_DISABLE ; 15610 ; -    ; clk                                                                                                           ;
; MESSAGE_DISABLE ; 15610 ; -    ; reset                                                                                                         ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_007 ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+
; Assignment      ; Value ; From ; To                                                                                                            ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+
; MESSAGE_DISABLE ; 15610 ; -    ; clk                                                                                                           ;
; MESSAGE_DISABLE ; 15610 ; -    ; reset                                                                                                         ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_008 ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+
; Assignment      ; Value ; From ; To                                                                                                            ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+
; MESSAGE_DISABLE ; 15610 ; -    ; clk                                                                                                           ;
; MESSAGE_DISABLE ; 15610 ; -    ; reset                                                                                                         ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_009 ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+
; Assignment      ; Value ; From ; To                                                                                                            ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+
; MESSAGE_DISABLE ; 15610 ; -    ; clk                                                                                                           ;
; MESSAGE_DISABLE ; 15610 ; -    ; reset                                                                                                         ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_010 ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+
; Assignment      ; Value ; From ; To                                                                                                            ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+
; MESSAGE_DISABLE ; 15610 ; -    ; clk                                                                                                           ;
; MESSAGE_DISABLE ; 15610 ; -    ; reset                                                                                                         ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_011 ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+
; Assignment      ; Value ; From ; To                                                                                                            ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+
; MESSAGE_DISABLE ; 15610 ; -    ; clk                                                                                                           ;
; MESSAGE_DISABLE ; 15610 ; -    ; reset                                                                                                         ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_012 ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+
; Assignment      ; Value ; From ; To                                                                                                            ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+
; MESSAGE_DISABLE ; 15610 ; -    ; clk                                                                                                           ;
; MESSAGE_DISABLE ; 15610 ; -    ; reset                                                                                                         ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_013 ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+
; Assignment      ; Value ; From ; To                                                                                                            ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+
; MESSAGE_DISABLE ; 15610 ; -    ; clk                                                                                                           ;
; MESSAGE_DISABLE ; 15610 ; -    ; reset                                                                                                         ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_014 ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+
; Assignment      ; Value ; From ; To                                                                                                            ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+
; MESSAGE_DISABLE ; 15610 ; -    ; clk                                                                                                           ;
; MESSAGE_DISABLE ; 15610 ; -    ; reset                                                                                                         ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_015 ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+
; Assignment      ; Value ; From ; To                                                                                                            ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+
; MESSAGE_DISABLE ; 15610 ; -    ; clk                                                                                                           ;
; MESSAGE_DISABLE ; 15610 ; -    ; reset                                                                                                         ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_016 ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+
; Assignment      ; Value ; From ; To                                                                                                            ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+
; MESSAGE_DISABLE ; 15610 ; -    ; clk                                                                                                           ;
; MESSAGE_DISABLE ; 15610 ; -    ; reset                                                                                                         ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux_017 ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+
; Assignment      ; Value ; From ; To                                                                                                            ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+
; MESSAGE_DISABLE ; 15610 ; -    ; clk                                                                                                           ;
; MESSAGE_DISABLE ; 15610 ; -    ; reset                                                                                                         ;
+-----------------+-------+------+---------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer ;
+-----------------------------+-------------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Assignment                  ; Value       ; From ; To                                                                                                                                                                                  ;
+-----------------------------+-------------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ADV_NETLIST_OPT_ALLOWED     ; NEVER_ALLOW ; -    ; dreg[0]                                                                                                                                                                             ;
; DONT_MERGE_REGISTER         ; ON          ; -    ; dreg[0]                                                                                                                                                                             ;
; PRESERVE_REGISTER           ; ON          ; -    ; dreg[0]                                                                                                                                                                             ;
; ADV_NETLIST_OPT_ALLOWED     ; NEVER_ALLOW ; -    ; din_s1                                                                                                                                                                              ;
; SYNCHRONIZER_IDENTIFICATION ; FORCED      ; -    ; din_s1                                                                                                                                                                              ;
; DONT_MERGE_REGISTER         ; ON          ; -    ; din_s1                                                                                                                                                                              ;
; PRESERVE_REGISTER           ; ON          ; -    ; din_s1                                                                                                                                                                              ;
+-----------------------------+-------------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer ;
+-----------------------------+-------------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Assignment                  ; Value       ; From ; To                                                                                                                                                                                  ;
+-----------------------------+-------------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ADV_NETLIST_OPT_ALLOWED     ; NEVER_ALLOW ; -    ; dreg[0]                                                                                                                                                                             ;
; DONT_MERGE_REGISTER         ; ON          ; -    ; dreg[0]                                                                                                                                                                             ;
; PRESERVE_REGISTER           ; ON          ; -    ; dreg[0]                                                                                                                                                                             ;
; ADV_NETLIST_OPT_ALLOWED     ; NEVER_ALLOW ; -    ; din_s1                                                                                                                                                                              ;
; SYNCHRONIZER_IDENTIFICATION ; FORCED      ; -    ; din_s1                                                                                                                                                                              ;
; DONT_MERGE_REGISTER         ; ON          ; -    ; din_s1                                                                                                                                                                              ;
; PRESERVE_REGISTER           ; ON          ; -    ; din_s1                                                                                                                                                                              ;
+-----------------------------+-------------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer ;
+-----------------------------+-------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Assignment                  ; Value       ; From ; To                                                                                                                                                                                      ;
+-----------------------------+-------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ADV_NETLIST_OPT_ALLOWED     ; NEVER_ALLOW ; -    ; dreg[0]                                                                                                                                                                                 ;
; DONT_MERGE_REGISTER         ; ON          ; -    ; dreg[0]                                                                                                                                                                                 ;
; PRESERVE_REGISTER           ; ON          ; -    ; dreg[0]                                                                                                                                                                                 ;
; ADV_NETLIST_OPT_ALLOWED     ; NEVER_ALLOW ; -    ; din_s1                                                                                                                                                                                  ;
; SYNCHRONIZER_IDENTIFICATION ; FORCED      ; -    ; din_s1                                                                                                                                                                                  ;
; DONT_MERGE_REGISTER         ; ON          ; -    ; din_s1                                                                                                                                                                                  ;
; PRESERVE_REGISTER           ; ON          ; -    ; din_s1                                                                                                                                                                                  ;
+-----------------------------+-------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer ;
+-----------------------------+-------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Assignment                  ; Value       ; From ; To                                                                                                                                                                                      ;
+-----------------------------+-------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ADV_NETLIST_OPT_ALLOWED     ; NEVER_ALLOW ; -    ; dreg[0]                                                                                                                                                                                 ;
; DONT_MERGE_REGISTER         ; ON          ; -    ; dreg[0]                                                                                                                                                                                 ;
; PRESERVE_REGISTER           ; ON          ; -    ; dreg[0]                                                                                                                                                                                 ;
; ADV_NETLIST_OPT_ALLOWED     ; NEVER_ALLOW ; -    ; din_s1                                                                                                                                                                                  ;
; SYNCHRONIZER_IDENTIFICATION ; FORCED      ; -    ; din_s1                                                                                                                                                                                  ;
; DONT_MERGE_REGISTER         ; ON          ; -    ; din_s1                                                                                                                                                                                  ;
; PRESERVE_REGISTER           ; ON          ; -    ; din_s1                                                                                                                                                                                  ;
+-----------------------------+-------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer ;
+-----------------------------+-------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Assignment                  ; Value       ; From ; To                                                                                                                                                                                      ;
+-----------------------------+-------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ADV_NETLIST_OPT_ALLOWED     ; NEVER_ALLOW ; -    ; dreg[0]                                                                                                                                                                                 ;
; DONT_MERGE_REGISTER         ; ON          ; -    ; dreg[0]                                                                                                                                                                                 ;
; PRESERVE_REGISTER           ; ON          ; -    ; dreg[0]                                                                                                                                                                                 ;
; ADV_NETLIST_OPT_ALLOWED     ; NEVER_ALLOW ; -    ; din_s1                                                                                                                                                                                  ;
; SYNCHRONIZER_IDENTIFICATION ; FORCED      ; -    ; din_s1                                                                                                                                                                                  ;
; DONT_MERGE_REGISTER         ; ON          ; -    ; din_s1                                                                                                                                                                                  ;
; PRESERVE_REGISTER           ; ON          ; -    ; din_s1                                                                                                                                                                                  ;
+-----------------------------+-------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer ;
+-----------------------------+-------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Assignment                  ; Value       ; From ; To                                                                                                                                                                                      ;
+-----------------------------+-------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ADV_NETLIST_OPT_ALLOWED     ; NEVER_ALLOW ; -    ; dreg[0]                                                                                                                                                                                 ;
; DONT_MERGE_REGISTER         ; ON          ; -    ; dreg[0]                                                                                                                                                                                 ;
; PRESERVE_REGISTER           ; ON          ; -    ; dreg[0]                                                                                                                                                                                 ;
; ADV_NETLIST_OPT_ALLOWED     ; NEVER_ALLOW ; -    ; din_s1                                                                                                                                                                                  ;
; SYNCHRONIZER_IDENTIFICATION ; FORCED      ; -    ; din_s1                                                                                                                                                                                  ;
; DONT_MERGE_REGISTER         ; ON          ; -    ; din_s1                                                                                                                                                                                  ;
; PRESERVE_REGISTER           ; ON          ; -    ; din_s1                                                                                                                                                                                  ;
+-----------------------------+-------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer ;
+-----------------------------+-------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Assignment                  ; Value       ; From ; To                                                                                                                                                                                      ;
+-----------------------------+-------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ADV_NETLIST_OPT_ALLOWED     ; NEVER_ALLOW ; -    ; dreg[0]                                                                                                                                                                                 ;
; DONT_MERGE_REGISTER         ; ON          ; -    ; dreg[0]                                                                                                                                                                                 ;
; PRESERVE_REGISTER           ; ON          ; -    ; dreg[0]                                                                                                                                                                                 ;
; ADV_NETLIST_OPT_ALLOWED     ; NEVER_ALLOW ; -    ; din_s1                                                                                                                                                                                  ;
; SYNCHRONIZER_IDENTIFICATION ; FORCED      ; -    ; din_s1                                                                                                                                                                                  ;
; DONT_MERGE_REGISTER         ; ON          ; -    ; din_s1                                                                                                                                                                                  ;
; PRESERVE_REGISTER           ; ON          ; -    ; din_s1                                                                                                                                                                                  ;
+-----------------------------+-------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer ;
+-----------------------------+-------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Assignment                  ; Value       ; From ; To                                                                                                                                                                                      ;
+-----------------------------+-------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ADV_NETLIST_OPT_ALLOWED     ; NEVER_ALLOW ; -    ; dreg[0]                                                                                                                                                                                 ;
; DONT_MERGE_REGISTER         ; ON          ; -    ; dreg[0]                                                                                                                                                                                 ;
; PRESERVE_REGISTER           ; ON          ; -    ; dreg[0]                                                                                                                                                                                 ;
; ADV_NETLIST_OPT_ALLOWED     ; NEVER_ALLOW ; -    ; din_s1                                                                                                                                                                                  ;
; SYNCHRONIZER_IDENTIFICATION ; FORCED      ; -    ; din_s1                                                                                                                                                                                  ;
; DONT_MERGE_REGISTER         ; ON          ; -    ; din_s1                                                                                                                                                                                  ;
; PRESERVE_REGISTER           ; ON          ; -    ; din_s1                                                                                                                                                                                  ;
+-----------------------------+-------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------+
; Source assignments for finalprojsoc:u0|altera_reset_controller:rst_controller ;
+-------------------+-------+------+--------------------------------------------+
; Assignment        ; Value ; From ; To                                         ;
+-------------------+-------+------+--------------------------------------------+
; PRESERVE_REGISTER ; on    ; -    ; altera_reset_synchronizer_int_chain[4]     ;
; PRESERVE_REGISTER ; on    ; -    ; altera_reset_synchronizer_int_chain[3]     ;
; PRESERVE_REGISTER ; on    ; -    ; altera_reset_synchronizer_int_chain[2]     ;
; PRESERVE_REGISTER ; on    ; -    ; altera_reset_synchronizer_int_chain[1]     ;
; PRESERVE_REGISTER ; on    ; -    ; altera_reset_synchronizer_int_chain[0]     ;
+-------------------+-------+------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Source assignments for finalprojsoc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1 ;
+-------------------+-------+------+---------------------------------------------------------------------------------------+
; Assignment        ; Value ; From ; To                                                                                    ;
+-------------------+-------+------+---------------------------------------------------------------------------------------+
; PRESERVE_REGISTER ; on    ; -    ; altera_reset_synchronizer_int_chain[1]                                                ;
; PRESERVE_REGISTER ; on    ; -    ; altera_reset_synchronizer_int_chain[0]                                                ;
+-------------------+-------+------+---------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for finalprojsoc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1 ;
+-------------------+-------+------+-------------------------------------------------------------------------------------------+
; Assignment        ; Value ; From ; To                                                                                        ;
+-------------------+-------+------+-------------------------------------------------------------------------------------------+
; PRESERVE_REGISTER ; on    ; -    ; altera_reset_synchronizer_int_chain[0]                                                    ;
; PRESERVE_REGISTER ; on    ; -    ; altera_reset_synchronizer_int_chain[1]                                                    ;
+-------------------+-------+------+-------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for finalprojsoc:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1 ;
+-------------------+-------+------+-------------------------------------------------------------------------------------------+
; Assignment        ; Value ; From ; To                                                                                        ;
+-------------------+-------+------+-------------------------------------------------------------------------------------------+
; PRESERVE_REGISTER ; on    ; -    ; altera_reset_synchronizer_int_chain[1]                                                    ;
; PRESERVE_REGISTER ; on    ; -    ; altera_reset_synchronizer_int_chain[0]                                                    ;
+-------------------+-------+------+-------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for finalprojsoc:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_req_sync_uq1 ;
+-------------------+-------+------+-----------------------------------------------------------------------------------------------+
; Assignment        ; Value ; From ; To                                                                                            ;
+-------------------+-------+------+-----------------------------------------------------------------------------------------------+
; PRESERVE_REGISTER ; on    ; -    ; altera_reset_synchronizer_int_chain[0]                                                        ;
; PRESERVE_REGISTER ; on    ; -    ; altera_reset_synchronizer_int_chain[1]                                                        ;
+-------------------+-------+------+-----------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for colorBGD_example:comb_50|up_head_p2_rom:up_head_p2_rom|altsyncram:memory_rtl_0|altsyncram_9651:auto_generated ;
+---------------------------------+--------------------+------+------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                     ;
+---------------------------------+--------------------+------+------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                      ;
+---------------------------------+--------------------+------+------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for colorBGD_example:comb_50|left_head_p2_rom:left_head_p2_rom|altsyncram:memory_rtl_0|altsyncram_li51:auto_generated ;
+---------------------------------+--------------------+------+----------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                         ;
+---------------------------------+--------------------+------+----------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                          ;
+---------------------------------+--------------------+------+----------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for colorBGD_example:comb_50|down_head_p2_rom:down_head_p2_rom|altsyncram:memory_rtl_0|altsyncram_fj51:auto_generated ;
+---------------------------------+--------------------+------+----------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                         ;
+---------------------------------+--------------------+------+----------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                          ;
+---------------------------------+--------------------+------+----------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for colorBGD_example:comb_50|right_head_p2_rom:right_head_p2_rom|altsyncram:memory_rtl_0|altsyncram_rp51:auto_generated ;
+---------------------------------+--------------------+------+------------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                           ;
+---------------------------------+--------------------+------+------------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                            ;
+---------------------------------+--------------------+------+------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for colorBGD_example:comb_50|up_head_p1_rom:SnakeHead_W_rom|altsyncram:memory_rtl_0|altsyncram_7651:auto_generated ;
+---------------------------------+--------------------+------+-------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                      ;
+---------------------------------+--------------------+------+-------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                       ;
+---------------------------------+--------------------+------+-------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for colorBGD_example:comb_50|left_head_p1_rom:SnakeHead_A_rom|altsyncram:memory_rtl_0|altsyncram_ji51:auto_generated ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                        ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                         ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for colorBGD_example:comb_50|down_head_p1_rom:SnakeHead_S_rom|altsyncram:memory_rtl_0|altsyncram_dj51:auto_generated ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                        ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                         ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for colorBGD_example:comb_50|right_head_p1_rom:SnakeHead_D_rom|altsyncram:memory_rtl_0|altsyncram_pp51:auto_generated ;
+---------------------------------+--------------------+------+----------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                         ;
+---------------------------------+--------------------+------+----------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                          ;
+---------------------------------+--------------------+------+----------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for colorBGD_example:comb_50|Obstacle_Set1_rom:Obstacle_Set1_rom|altsyncram:memory_rtl_0|altsyncram_mu51:auto_generated ;
+---------------------------------+--------------------+------+------------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                           ;
+---------------------------------+--------------------+------+------------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                            ;
+---------------------------------+--------------------+------+------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for colorBGD_example:comb_50|WinnerP2_rom:WinnerP2_rom|altsyncram:memory_rtl_0|altsyncram_3v41:auto_generated ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                 ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                  ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for colorBGD_example:comb_50|WinnerP1_rom:WinnerP1_roms|altsyncram:memory_rtl_0|altsyncram_1v41:auto_generated ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                  ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                   ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for colorBGD_example:comb_50|colorBGD_rom:colorBGD_rom|altsyncram:memory_rtl_0|altsyncram_t051:auto_generated ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                 ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                  ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Source assignments for colorBGD_example:comb_50|heart_rom:heart_rom|altsyncram:memory_rtl_0|altsyncram_6b41:auto_generated ;
+---------------------------------+--------------------+------+--------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                           ;
+---------------------------------+--------------------+------+--------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                            ;
+---------------------------------+--------------------+------+--------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Source assignments for colorBGD_example:comb_50|heart_rom:heart_rom1|altsyncram:memory_rtl_0|altsyncram_6b41:auto_generated ;
+---------------------------------+--------------------+------+---------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                            ;
+---------------------------------+--------------------+------+---------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                             ;
+---------------------------------+--------------------+------+---------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Source assignments for colorBGD_example:comb_50|heart_rom:heart_rom2|altsyncram:memory_rtl_0|altsyncram_6b41:auto_generated ;
+---------------------------------+--------------------+------+---------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                            ;
+---------------------------------+--------------------+------+---------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                             ;
+---------------------------------+--------------------+------+---------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Source assignments for colorBGD_example:comb_50|heart_rom:heart_rom3|altsyncram:memory_rtl_0|altsyncram_6b41:auto_generated ;
+---------------------------------+--------------------+------+---------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                            ;
+---------------------------------+--------------------+------+---------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                             ;
+---------------------------------+--------------------+------+---------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Source assignments for colorBGD_example:comb_50|heart_rom:heart_rom4|altsyncram:memory_rtl_0|altsyncram_6b41:auto_generated ;
+---------------------------------+--------------------+------+---------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                            ;
+---------------------------------+--------------------+------+---------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                             ;
+---------------------------------+--------------------+------+---------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Source assignments for colorBGD_example:comb_50|heart_rom:heart_rom5|altsyncram:memory_rtl_0|altsyncram_6b41:auto_generated ;
+---------------------------------+--------------------+------+---------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                            ;
+---------------------------------+--------------------+------+---------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                             ;
+---------------------------------+--------------------+------+---------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for colorBGD_example:comb_50|VenomAnimationSprite_rom:VenomAnimationSprite_rom|altsyncram:memory_rtl_0|altsyncram_th71:auto_generated ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                                         ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                                          ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for colorBGD_example:comb_50|VenomAnimationSprite_rom:VenomAnimationSprite_rom1|altsyncram:memory_rtl_0|altsyncram_th71:auto_generated ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                                          ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                                           ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for colorBGD_example:comb_50|Me_Sprite_rom:Me_Sprite_rom|altsyncram:memory_rtl_0|altsyncram_e551:auto_generated ;
+---------------------------------+--------------------+------+----------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                   ;
+---------------------------------+--------------------+------+----------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                    ;
+---------------------------------+--------------------+------+----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for colorBGD_example:comb_50|mainMenu_rom:mainMenu_rom|altsyncram:memory_rtl_0|altsyncram_c151:auto_generated ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                 ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                  ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|finalprojsoc_jtag_uart_scfifo_w:the_finalprojsoc_jtag_uart_scfifo_w|scfifo:wfifo ;
+-------------------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name          ; Value       ; Type                                                                                                                                   ;
+-------------------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------+
; AUTO_CARRY_CHAINS       ; ON          ; AUTO_CARRY                                                                                                                             ;
; IGNORE_CARRY_BUFFERS    ; OFF         ; IGNORE_CARRY                                                                                                                           ;
; AUTO_CASCADE_CHAINS     ; ON          ; AUTO_CASCADE                                                                                                                           ;
; IGNORE_CASCADE_BUFFERS  ; OFF         ; IGNORE_CASCADE                                                                                                                         ;
; lpm_width               ; 8           ; Signed Integer                                                                                                                         ;
; LPM_NUMWORDS            ; 64          ; Signed Integer                                                                                                                         ;
; LPM_WIDTHU              ; 6           ; Signed Integer                                                                                                                         ;
; LPM_SHOWAHEAD           ; OFF         ; Untyped                                                                                                                                ;
; UNDERFLOW_CHECKING      ; OFF         ; Untyped                                                                                                                                ;
; OVERFLOW_CHECKING       ; OFF         ; Untyped                                                                                                                                ;
; ALLOW_RWCYCLE_WHEN_FULL ; OFF         ; Untyped                                                                                                                                ;
; ADD_RAM_OUTPUT_REGISTER ; OFF         ; Untyped                                                                                                                                ;
; ALMOST_FULL_VALUE       ; 0           ; Untyped                                                                                                                                ;
; ALMOST_EMPTY_VALUE      ; 0           ; Untyped                                                                                                                                ;
; ENABLE_ECC              ; FALSE       ; Untyped                                                                                                                                ;
; USE_EAB                 ; ON          ; Untyped                                                                                                                                ;
; MAXIMIZE_SPEED          ; 5           ; Untyped                                                                                                                                ;
; DEVICE_FAMILY           ; MAX 10      ; Untyped                                                                                                                                ;
; OPTIMIZE_FOR_SPEED      ; 5           ; Untyped                                                                                                                                ;
; CBXI_PARAMETER          ; scfifo_9621 ; Untyped                                                                                                                                ;
+-------------------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|finalprojsoc_jtag_uart_scfifo_r:the_finalprojsoc_jtag_uart_scfifo_r|scfifo:rfifo ;
+-------------------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name          ; Value       ; Type                                                                                                                                   ;
+-------------------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------+
; AUTO_CARRY_CHAINS       ; ON          ; AUTO_CARRY                                                                                                                             ;
; IGNORE_CARRY_BUFFERS    ; OFF         ; IGNORE_CARRY                                                                                                                           ;
; AUTO_CASCADE_CHAINS     ; ON          ; AUTO_CASCADE                                                                                                                           ;
; IGNORE_CASCADE_BUFFERS  ; OFF         ; IGNORE_CASCADE                                                                                                                         ;
; lpm_width               ; 8           ; Signed Integer                                                                                                                         ;
; LPM_NUMWORDS            ; 64          ; Signed Integer                                                                                                                         ;
; LPM_WIDTHU              ; 6           ; Signed Integer                                                                                                                         ;
; LPM_SHOWAHEAD           ; OFF         ; Untyped                                                                                                                                ;
; UNDERFLOW_CHECKING      ; OFF         ; Untyped                                                                                                                                ;
; OVERFLOW_CHECKING       ; OFF         ; Untyped                                                                                                                                ;
; ALLOW_RWCYCLE_WHEN_FULL ; OFF         ; Untyped                                                                                                                                ;
; ADD_RAM_OUTPUT_REGISTER ; OFF         ; Untyped                                                                                                                                ;
; ALMOST_FULL_VALUE       ; 0           ; Untyped                                                                                                                                ;
; ALMOST_EMPTY_VALUE      ; 0           ; Untyped                                                                                                                                ;
; ENABLE_ECC              ; FALSE       ; Untyped                                                                                                                                ;
; USE_EAB                 ; ON          ; Untyped                                                                                                                                ;
; MAXIMIZE_SPEED          ; 5           ; Untyped                                                                                                                                ;
; DEVICE_FAMILY           ; MAX 10      ; Untyped                                                                                                                                ;
; OPTIMIZE_FOR_SPEED      ; 5           ; Untyped                                                                                                                                ;
; CBXI_PARAMETER          ; scfifo_9621 ; Untyped                                                                                                                                ;
+-------------------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_register_bank_a_module:finalprojsoc_nios2_gen2_0_cpu_register_bank_a ;
+----------------+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value  ; Type                                                                                                                                                                                                           ;
+----------------+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; lpm_file       ; UNUSED ; String                                                                                                                                                                                                         ;
+----------------+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_register_bank_a_module:finalprojsoc_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram ;
+------------------------------------+----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                                                                                                                                                                   ;
+------------------------------------+----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                                                                                                                                                                ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                                                                                                                                                                             ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                                                                                                                                                                           ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                                                                                                                                                                           ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                                                                                                                                                                         ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                                                                                                                                                                ;
; OPERATION_MODE                     ; DUAL_PORT            ; Untyped                                                                                                                                                                                                ;
; WIDTH_A                            ; 32                   ; Signed Integer                                                                                                                                                                                         ;
; WIDTHAD_A                          ; 5                    ; Signed Integer                                                                                                                                                                                         ;
; NUMWORDS_A                         ; 32                   ; Signed Integer                                                                                                                                                                                         ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                                                                                                                                                                ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                                                                                                                                                                ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                                                                                                                                                                ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                                                                                                                                                                ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                                                                                                                                                                ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                                                                                                                                                                ;
; WIDTH_B                            ; 32                   ; Signed Integer                                                                                                                                                                                         ;
; WIDTHAD_B                          ; 5                    ; Signed Integer                                                                                                                                                                                         ;
; NUMWORDS_B                         ; 32                   ; Signed Integer                                                                                                                                                                                         ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                                                                                                                                                                ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                                                                                                                                                                ;
; RDCONTROL_REG_B                    ; CLOCK0               ; Untyped                                                                                                                                                                                                ;
; ADDRESS_REG_B                      ; CLOCK0               ; Untyped                                                                                                                                                                                                ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                                                                                                                                                                ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                                                                                                                                                                ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                                                                                                                                                                ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                                                                                                                                                                ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                                                                                                                                                                ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                                                                                                                                                                ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                                                                                                                                                                ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                                                                                                                                                                ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                                                                                                                                                                                ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                                                                                                                                                                ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                                                                                                                                                                                ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                                                                                                                                                                ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                                                                                                                                                                ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                                                                                                                                                                ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                                                                                                                                                                ;
; INIT_FILE                          ; UNUSED               ; Untyped                                                                                                                                                                                                ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                                                                                                                                                                ;
; MAXIMUM_DEPTH                      ; 0                    ; Signed Integer                                                                                                                                                                                         ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                                                                                                                                                                                ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                                                                                                                                                                ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                                                                                                                                                                                ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                                                                                                                                                                ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                                                                                                                                                                ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                                                                                                                                                                ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                                                                                                                                                                ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                                                                                                                                                                ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                                                                                                                                                                ;
; DEVICE_FAMILY                      ; MAX 10               ; Untyped                                                                                                                                                                                                ;
; CBXI_PARAMETER                     ; altsyncram_s0c1      ; Untyped                                                                                                                                                                                                ;
+------------------------------------+----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_register_bank_b_module:finalprojsoc_nios2_gen2_0_cpu_register_bank_b ;
+----------------+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value  ; Type                                                                                                                                                                                                           ;
+----------------+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; lpm_file       ; UNUSED ; String                                                                                                                                                                                                         ;
+----------------+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_register_bank_b_module:finalprojsoc_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram ;
+------------------------------------+----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                                                                                                                                                                   ;
+------------------------------------+----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                                                                                                                                                                ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                                                                                                                                                                             ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                                                                                                                                                                           ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                                                                                                                                                                           ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                                                                                                                                                                         ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                                                                                                                                                                ;
; OPERATION_MODE                     ; DUAL_PORT            ; Untyped                                                                                                                                                                                                ;
; WIDTH_A                            ; 32                   ; Signed Integer                                                                                                                                                                                         ;
; WIDTHAD_A                          ; 5                    ; Signed Integer                                                                                                                                                                                         ;
; NUMWORDS_A                         ; 32                   ; Signed Integer                                                                                                                                                                                         ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                                                                                                                                                                ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                                                                                                                                                                ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                                                                                                                                                                ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                                                                                                                                                                ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                                                                                                                                                                ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                                                                                                                                                                ;
; WIDTH_B                            ; 32                   ; Signed Integer                                                                                                                                                                                         ;
; WIDTHAD_B                          ; 5                    ; Signed Integer                                                                                                                                                                                         ;
; NUMWORDS_B                         ; 32                   ; Signed Integer                                                                                                                                                                                         ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                                                                                                                                                                ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                                                                                                                                                                ;
; RDCONTROL_REG_B                    ; CLOCK0               ; Untyped                                                                                                                                                                                                ;
; ADDRESS_REG_B                      ; CLOCK0               ; Untyped                                                                                                                                                                                                ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                                                                                                                                                                ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                                                                                                                                                                ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                                                                                                                                                                ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                                                                                                                                                                ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                                                                                                                                                                ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                                                                                                                                                                ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                                                                                                                                                                ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                                                                                                                                                                ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                                                                                                                                                                                ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                                                                                                                                                                ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                                                                                                                                                                                ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                                                                                                                                                                ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                                                                                                                                                                ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                                                                                                                                                                ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                                                                                                                                                                ;
; INIT_FILE                          ; UNUSED               ; Untyped                                                                                                                                                                                                ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                                                                                                                                                                ;
; MAXIMUM_DEPTH                      ; 0                    ; Signed Integer                                                                                                                                                                                         ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                                                                                                                                                                                ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                                                                                                                                                                ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                                                                                                                                                                                ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                                                                                                                                                                ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                                                                                                                                                                ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                                                                                                                                                                ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                                                                                                                                                                ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                                                                                                                                                                ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                                                                                                                                                                ;
; DEVICE_FAMILY                      ; MAX 10               ; Untyped                                                                                                                                                                                                ;
; CBXI_PARAMETER                     ; altsyncram_s0c1      ; Untyped                                                                                                                                                                                                ;
+------------------------------------+----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_debug:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                                                                                                                                                                                 ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; depth          ; 2     ; Signed Integer                                                                                                                                                                                                                                                                                                                                       ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_ocimem:the_finalprojsoc_nios2_gen2_0_cpu_nios2_ocimem|finalprojsoc_nios2_gen2_0_cpu_ociram_sp_ram_module:finalprojsoc_nios2_gen2_0_cpu_ociram_sp_ram ;
+----------------+--------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value  ; Type                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; lpm_file       ; UNUSED ; String                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------+--------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_ocimem:the_finalprojsoc_nios2_gen2_0_cpu_nios2_ocimem|finalprojsoc_nios2_gen2_0_cpu_ociram_sp_ram_module:finalprojsoc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram ;
+------------------------------------+----------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------------------------+----------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                                                                                                                                                                                                                                                                                                                                          ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                                                                                                                                                                                                                                                                                                                                                       ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                                                                                                                                                                                                                                                                                                                                                     ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                                                                                                                                                                                                                                                                                                                                                     ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                                                                                                                                                                                                                                                                                                                                                   ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                                                                                                                                                                                                                                                                                                                                          ;
; OPERATION_MODE                     ; SINGLE_PORT          ; Untyped                                                                                                                                                                                                                                                                                                                                                                          ;
; WIDTH_A                            ; 32                   ; Signed Integer                                                                                                                                                                                                                                                                                                                                                                   ;
; WIDTHAD_A                          ; 8                    ; Signed Integer                                                                                                                                                                                                                                                                                                                                                                   ;
; NUMWORDS_A                         ; 256                  ; Signed Integer                                                                                                                                                                                                                                                                                                                                                                   ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                                                                                                                                                                                                                                                                                                                                          ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                                                                                                                                                                                                                                                                                                                                          ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                                                                                                                                                                                                                                                                                                                                          ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                                                                                                                                                                                                                                                                                                                                          ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                                                                                                                                                                                                                                                                                                                                          ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                                                                                                                                                                                                                                                                                                                                          ;
; WIDTH_B                            ; 1                    ; Untyped                                                                                                                                                                                                                                                                                                                                                                          ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                                                                                                                                                                                                                                                                                                                                          ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                                                                                                                                                                                                                                                                                                                                          ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                                                                                                                                                                                                                                                                                                                                          ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                                                                                                                                                                                                                                                                                                                                          ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                                                                                                                                                                                                                                                                                                                                          ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                                                                                                                                                                                                                                                                                                                                          ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                                                                                                                                                                                                                                                                                                                                          ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                                                                                                                                                                                                                                                                                                                                          ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                                                                                                                                                                                                                                                                                                                                          ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                                                                                                                                                                                                                                                                                                                                          ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                                                                                                                                                                                                                                                                                                                                          ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                                                                                                                                                                                                                                                                                                                                          ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                                                                                                                                                                                                                                                                                                                                          ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                                                                                                                                                                                                                                                                                                                                          ;
; WIDTH_BYTEENA_A                    ; 4                    ; Signed Integer                                                                                                                                                                                                                                                                                                                                                                   ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                                                                                                                                                                                                                                                                                                                                          ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                                                                                                                                                                                                                                                                                                                                                          ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                                                                                                                                                                                                                                                                                                                                          ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                                                                                                                                                                                                                                                                                                                                          ;
; READ_DURING_WRITE_MODE_PORT_A      ; DONT_CARE            ; Untyped                                                                                                                                                                                                                                                                                                                                                                          ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                                                                                                                                                                                                                                                                                                                                          ;
; INIT_FILE                          ; UNUSED               ; Untyped                                                                                                                                                                                                                                                                                                                                                                          ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                                                                                                                                                                                                                                                                                                                                          ;
; MAXIMUM_DEPTH                      ; 0                    ; Signed Integer                                                                                                                                                                                                                                                                                                                                                                   ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                                                                                                                                                                                                                                                                                                                                                          ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                                                                                                                                                                                                                                                                                                                                          ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                                                                                                                                                                                                                                                                                                                                                          ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                                                                                                                                                                                                                                                                                                                                          ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                                                                                                                                                                                                                                                                                                                                          ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                                                                                                                                                                                                                                                                                                                                          ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                                                                                                                                                                                                                                                                                                                                          ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                                                                                                                                                                                                                                                                                                                                          ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                                                                                                                                                                                                                                                                                                                                          ;
; DEVICE_FAMILY                      ; MAX 10               ; Untyped                                                                                                                                                                                                                                                                                                                                                                          ;
; CBXI_PARAMETER                     ; altsyncram_0n61      ; Untyped                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------------------------+----------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1 ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; depth          ; 2     ; Signed Integer                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2 ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; depth          ; 2     ; Signed Integer                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|finalprojsoc_nios2_gen2_0_cpu_debug_slave_sysclk:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; depth          ; 2     ; Signed Integer                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|finalprojsoc_nios2_gen2_0_cpu_debug_slave_sysclk:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; depth          ; 2     ; Signed Integer                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:finalprojsoc_nios2_gen2_0_cpu_debug_slave_phy ;
+-------------------------+------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name          ; Value                  ; Type                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------+------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; sld_mfg_id              ; 70                     ; Signed Integer                                                                                                                                                                                                                                                                                                                                      ;
; sld_type_id             ; 34                     ; Signed Integer                                                                                                                                                                                                                                                                                                                                      ;
; sld_version             ; 3                      ; Signed Integer                                                                                                                                                                                                                                                                                                                                      ;
; sld_instance_index      ; 0                      ; Signed Integer                                                                                                                                                                                                                                                                                                                                      ;
; sld_auto_instance_index ; YES                    ; String                                                                                                                                                                                                                                                                                                                                              ;
; sld_ir_width            ; 2                      ; Signed Integer                                                                                                                                                                                                                                                                                                                                      ;
; sld_sim_n_scan          ; 0                      ; Signed Integer                                                                                                                                                                                                                                                                                                                                      ;
; sld_sim_action          ;                        ; String                                                                                                                                                                                                                                                                                                                                              ;
; sld_sim_total_length    ; 0                      ; Signed Integer                                                                                                                                                                                                                                                                                                                                      ;
; lpm_type                ; sld_virtual_jtag_basic ; String                                                                                                                                                                                                                                                                                                                                              ;
; lpm_hint                ; UNUSED                 ; String                                                                                                                                                                                                                                                                                                                                              ;
+-------------------------+------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_onchip_memory2_0:onchip_memory2_0 ;
+----------------+-----------------------------------+--------------------------------------------------------+
; Parameter Name ; Value                             ; Type                                                   ;
+----------------+-----------------------------------+--------------------------------------------------------+
; INIT_FILE      ; finalprojsoc_onchip_memory2_0.hex ; String                                                 ;
+----------------+-----------------------------------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram ;
+------------------------------------+-----------------------------------+--------------------------------------------------------------+
; Parameter Name                     ; Value                             ; Type                                                         ;
+------------------------------------+-----------------------------------+--------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                                 ; Untyped                                                      ;
; AUTO_CARRY_CHAINS                  ; ON                                ; AUTO_CARRY                                                   ;
; IGNORE_CARRY_BUFFERS               ; OFF                               ; IGNORE_CARRY                                                 ;
; AUTO_CASCADE_CHAINS                ; ON                                ; AUTO_CASCADE                                                 ;
; IGNORE_CASCADE_BUFFERS             ; OFF                               ; IGNORE_CASCADE                                               ;
; WIDTH_BYTEENA                      ; 1                                 ; Untyped                                                      ;
; OPERATION_MODE                     ; SINGLE_PORT                       ; Untyped                                                      ;
; WIDTH_A                            ; 32                                ; Signed Integer                                               ;
; WIDTHAD_A                          ; 2                                 ; Signed Integer                                               ;
; NUMWORDS_A                         ; 4                                 ; Signed Integer                                               ;
; OUTDATA_REG_A                      ; UNREGISTERED                      ; Untyped                                                      ;
; ADDRESS_ACLR_A                     ; NONE                              ; Untyped                                                      ;
; OUTDATA_ACLR_A                     ; NONE                              ; Untyped                                                      ;
; WRCONTROL_ACLR_A                   ; NONE                              ; Untyped                                                      ;
; INDATA_ACLR_A                      ; NONE                              ; Untyped                                                      ;
; BYTEENA_ACLR_A                     ; NONE                              ; Untyped                                                      ;
; WIDTH_B                            ; 1                                 ; Untyped                                                      ;
; WIDTHAD_B                          ; 1                                 ; Untyped                                                      ;
; NUMWORDS_B                         ; 1                                 ; Untyped                                                      ;
; INDATA_REG_B                       ; CLOCK1                            ; Untyped                                                      ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                            ; Untyped                                                      ;
; RDCONTROL_REG_B                    ; CLOCK1                            ; Untyped                                                      ;
; ADDRESS_REG_B                      ; CLOCK1                            ; Untyped                                                      ;
; OUTDATA_REG_B                      ; UNREGISTERED                      ; Untyped                                                      ;
; BYTEENA_REG_B                      ; CLOCK1                            ; Untyped                                                      ;
; INDATA_ACLR_B                      ; NONE                              ; Untyped                                                      ;
; WRCONTROL_ACLR_B                   ; NONE                              ; Untyped                                                      ;
; ADDRESS_ACLR_B                     ; NONE                              ; Untyped                                                      ;
; OUTDATA_ACLR_B                     ; NONE                              ; Untyped                                                      ;
; RDCONTROL_ACLR_B                   ; NONE                              ; Untyped                                                      ;
; BYTEENA_ACLR_B                     ; NONE                              ; Untyped                                                      ;
; WIDTH_BYTEENA_A                    ; 4                                 ; Signed Integer                                               ;
; WIDTH_BYTEENA_B                    ; 1                                 ; Untyped                                                      ;
; RAM_BLOCK_TYPE                     ; AUTO                              ; Untyped                                                      ;
; BYTE_SIZE                          ; 8                                 ; Signed Integer                                               ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                         ; Untyped                                                      ;
; READ_DURING_WRITE_MODE_PORT_A      ; DONT_CARE                         ; Untyped                                                      ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ              ; Untyped                                                      ;
; INIT_FILE                          ; finalprojsoc_onchip_memory2_0.hex ; Untyped                                                      ;
; INIT_FILE_LAYOUT                   ; PORT_A                            ; Untyped                                                      ;
; MAXIMUM_DEPTH                      ; 4                                 ; Signed Integer                                               ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL                            ; Untyped                                                      ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                            ; Untyped                                                      ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL                            ; Untyped                                                      ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                            ; Untyped                                                      ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN                   ; Untyped                                                      ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN                   ; Untyped                                                      ;
; ENABLE_ECC                         ; FALSE                             ; Untyped                                                      ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                             ; Untyped                                                      ;
; WIDTH_ECCSTATUS                    ; 3                                 ; Untyped                                                      ;
; DEVICE_FAMILY                      ; MAX 10                            ; Untyped                                                      ;
; CBXI_PARAMETER                     ; altsyncram_hlg1                   ; Untyped                                                      ;
+------------------------------------+-----------------------------------+--------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_data_master_translator ;
+-----------------------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name              ; Value ; Type                                                                                                                                        ;
+-----------------------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------+
; AV_ADDRESS_W                ; 28    ; Signed Integer                                                                                                                              ;
; AV_DATA_W                   ; 32    ; Signed Integer                                                                                                                              ;
; AV_BURSTCOUNT_W             ; 1     ; Signed Integer                                                                                                                              ;
; AV_BYTEENABLE_W             ; 4     ; Signed Integer                                                                                                                              ;
; UAV_ADDRESS_W               ; 28    ; Signed Integer                                                                                                                              ;
; UAV_BURSTCOUNT_W            ; 3     ; Signed Integer                                                                                                                              ;
; USE_BURSTCOUNT              ; 0     ; Signed Integer                                                                                                                              ;
; USE_BEGINBURSTTRANSFER      ; 0     ; Signed Integer                                                                                                                              ;
; USE_BEGINTRANSFER           ; 0     ; Signed Integer                                                                                                                              ;
; USE_CHIPSELECT              ; 0     ; Signed Integer                                                                                                                              ;
; USE_READ                    ; 1     ; Signed Integer                                                                                                                              ;
; USE_READDATAVALID           ; 0     ; Signed Integer                                                                                                                              ;
; USE_WRITE                   ; 1     ; Signed Integer                                                                                                                              ;
; USE_WAITREQUEST             ; 1     ; Signed Integer                                                                                                                              ;
; USE_WRITERESPONSE           ; 0     ; Signed Integer                                                                                                                              ;
; USE_READRESPONSE            ; 0     ; Signed Integer                                                                                                                              ;
; AV_REGISTERINCOMINGSIGNALS  ; 1     ; Signed Integer                                                                                                                              ;
; AV_SYMBOLS_PER_WORD         ; 4     ; Signed Integer                                                                                                                              ;
; AV_ADDRESS_SYMBOLS          ; 1     ; Signed Integer                                                                                                                              ;
; AV_CONSTANT_BURST_BEHAVIOR  ; 0     ; Signed Integer                                                                                                                              ;
; UAV_CONSTANT_BURST_BEHAVIOR ; 0     ; Signed Integer                                                                                                                              ;
; AV_BURSTCOUNT_SYMBOLS       ; 0     ; Signed Integer                                                                                                                              ;
; AV_LINEWRAPBURSTS           ; 0     ; Signed Integer                                                                                                                              ;
+-----------------------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator ;
+-----------------------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name              ; Value ; Type                                                                                                                                               ;
+-----------------------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------+
; AV_ADDRESS_W                ; 28    ; Signed Integer                                                                                                                                     ;
; AV_DATA_W                   ; 32    ; Signed Integer                                                                                                                                     ;
; AV_BURSTCOUNT_W             ; 1     ; Signed Integer                                                                                                                                     ;
; AV_BYTEENABLE_W             ; 4     ; Signed Integer                                                                                                                                     ;
; UAV_ADDRESS_W               ; 28    ; Signed Integer                                                                                                                                     ;
; UAV_BURSTCOUNT_W            ; 3     ; Signed Integer                                                                                                                                     ;
; USE_BURSTCOUNT              ; 0     ; Signed Integer                                                                                                                                     ;
; USE_BEGINBURSTTRANSFER      ; 0     ; Signed Integer                                                                                                                                     ;
; USE_BEGINTRANSFER           ; 0     ; Signed Integer                                                                                                                                     ;
; USE_CHIPSELECT              ; 0     ; Signed Integer                                                                                                                                     ;
; USE_READ                    ; 1     ; Signed Integer                                                                                                                                     ;
; USE_READDATAVALID           ; 0     ; Signed Integer                                                                                                                                     ;
; USE_WRITE                   ; 0     ; Signed Integer                                                                                                                                     ;
; USE_WAITREQUEST             ; 1     ; Signed Integer                                                                                                                                     ;
; USE_WRITERESPONSE           ; 0     ; Signed Integer                                                                                                                                     ;
; USE_READRESPONSE            ; 0     ; Signed Integer                                                                                                                                     ;
; AV_REGISTERINCOMINGSIGNALS  ; 0     ; Signed Integer                                                                                                                                     ;
; AV_SYMBOLS_PER_WORD         ; 4     ; Signed Integer                                                                                                                                     ;
; AV_ADDRESS_SYMBOLS          ; 1     ; Signed Integer                                                                                                                                     ;
; AV_CONSTANT_BURST_BEHAVIOR  ; 0     ; Signed Integer                                                                                                                                     ;
; UAV_CONSTANT_BURST_BEHAVIOR ; 0     ; Signed Integer                                                                                                                                     ;
; AV_BURSTCOUNT_SYMBOLS       ; 0     ; Signed Integer                                                                                                                                     ;
; AV_LINEWRAPBURSTS           ; 1     ; Signed Integer                                                                                                                                     ;
+-----------------------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator ;
+--------------------------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name                 ; Value ; Type                                                                                                                                       ;
+--------------------------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------+
; AV_ADDRESS_W                   ; 1     ; Signed Integer                                                                                                                             ;
; AV_DATA_W                      ; 32    ; Signed Integer                                                                                                                             ;
; AV_BURSTCOUNT_W                ; 1     ; Signed Integer                                                                                                                             ;
; AV_BYTEENABLE_W                ; 1     ; Signed Integer                                                                                                                             ;
; UAV_BYTEENABLE_W               ; 4     ; Signed Integer                                                                                                                             ;
; AV_READLATENCY                 ; 0     ; Signed Integer                                                                                                                             ;
; AV_READ_WAIT_CYCLES            ; 1     ; Signed Integer                                                                                                                             ;
; AV_WRITE_WAIT_CYCLES           ; 0     ; Signed Integer                                                                                                                             ;
; AV_SETUP_WAIT_CYCLES           ; 0     ; Signed Integer                                                                                                                             ;
; AV_DATA_HOLD_CYCLES            ; 0     ; Signed Integer                                                                                                                             ;
; USE_READDATAVALID              ; 0     ; Signed Integer                                                                                                                             ;
; USE_WAITREQUEST                ; 1     ; Signed Integer                                                                                                                             ;
; USE_READRESPONSE               ; 0     ; Signed Integer                                                                                                                             ;
; USE_WRITERESPONSE              ; 0     ; Signed Integer                                                                                                                             ;
; AV_SYMBOLS_PER_WORD            ; 4     ; Signed Integer                                                                                                                             ;
; AV_ADDRESS_SYMBOLS             ; 0     ; Signed Integer                                                                                                                             ;
; AV_BURSTCOUNT_SYMBOLS          ; 0     ; Signed Integer                                                                                                                             ;
; BITS_PER_WORD                  ; 2     ; Signed Integer                                                                                                                             ;
; UAV_ADDRESS_W                  ; 28    ; Signed Integer                                                                                                                             ;
; UAV_BURSTCOUNT_W               ; 3     ; Signed Integer                                                                                                                             ;
; UAV_DATA_W                     ; 32    ; Signed Integer                                                                                                                             ;
; AV_CONSTANT_BURST_BEHAVIOR     ; 0     ; Signed Integer                                                                                                                             ;
; UAV_CONSTANT_BURST_BEHAVIOR    ; 0     ; Signed Integer                                                                                                                             ;
; CHIPSELECT_THROUGH_READLATENCY ; 0     ; Signed Integer                                                                                                                             ;
; USE_UAV_CLKEN                  ; 0     ; Signed Integer                                                                                                                             ;
; AV_REQUIRE_UNALIGNED_ADDRESSES ; 0     ; Signed Integer                                                                                                                             ;
+--------------------------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator ;
+--------------------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name                 ; Value ; Type                                                                                                                                      ;
+--------------------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------+
; AV_ADDRESS_W                   ; 1     ; Signed Integer                                                                                                                            ;
; AV_DATA_W                      ; 32    ; Signed Integer                                                                                                                            ;
; AV_BURSTCOUNT_W                ; 1     ; Signed Integer                                                                                                                            ;
; AV_BYTEENABLE_W                ; 4     ; Signed Integer                                                                                                                            ;
; UAV_BYTEENABLE_W               ; 4     ; Signed Integer                                                                                                                            ;
; AV_READLATENCY                 ; 0     ; Signed Integer                                                                                                                            ;
; AV_READ_WAIT_CYCLES            ; 1     ; Signed Integer                                                                                                                            ;
; AV_WRITE_WAIT_CYCLES           ; 0     ; Signed Integer                                                                                                                            ;
; AV_SETUP_WAIT_CYCLES           ; 0     ; Signed Integer                                                                                                                            ;
; AV_DATA_HOLD_CYCLES            ; 0     ; Signed Integer                                                                                                                            ;
; USE_READDATAVALID              ; 0     ; Signed Integer                                                                                                                            ;
; USE_WAITREQUEST                ; 0     ; Signed Integer                                                                                                                            ;
; USE_READRESPONSE               ; 0     ; Signed Integer                                                                                                                            ;
; USE_WRITERESPONSE              ; 0     ; Signed Integer                                                                                                                            ;
; AV_SYMBOLS_PER_WORD            ; 4     ; Signed Integer                                                                                                                            ;
; AV_ADDRESS_SYMBOLS             ; 0     ; Signed Integer                                                                                                                            ;
; AV_BURSTCOUNT_SYMBOLS          ; 0     ; Signed Integer                                                                                                                            ;
; BITS_PER_WORD                  ; 2     ; Signed Integer                                                                                                                            ;
; UAV_ADDRESS_W                  ; 28    ; Signed Integer                                                                                                                            ;
; UAV_BURSTCOUNT_W               ; 3     ; Signed Integer                                                                                                                            ;
; UAV_DATA_W                     ; 32    ; Signed Integer                                                                                                                            ;
; AV_CONSTANT_BURST_BEHAVIOR     ; 0     ; Signed Integer                                                                                                                            ;
; UAV_CONSTANT_BURST_BEHAVIOR    ; 0     ; Signed Integer                                                                                                                            ;
; CHIPSELECT_THROUGH_READLATENCY ; 0     ; Signed Integer                                                                                                                            ;
; USE_UAV_CLKEN                  ; 0     ; Signed Integer                                                                                                                            ;
; AV_REQUIRE_UNALIGNED_ADDRESSES ; 0     ; Signed Integer                                                                                                                            ;
+--------------------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator ;
+--------------------------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name                 ; Value ; Type                                                                                                                                        ;
+--------------------------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------+
; AV_ADDRESS_W                   ; 9     ; Signed Integer                                                                                                                              ;
; AV_DATA_W                      ; 32    ; Signed Integer                                                                                                                              ;
; AV_BURSTCOUNT_W                ; 1     ; Signed Integer                                                                                                                              ;
; AV_BYTEENABLE_W                ; 4     ; Signed Integer                                                                                                                              ;
; UAV_BYTEENABLE_W               ; 4     ; Signed Integer                                                                                                                              ;
; AV_READLATENCY                 ; 0     ; Signed Integer                                                                                                                              ;
; AV_READ_WAIT_CYCLES            ; 1     ; Signed Integer                                                                                                                              ;
; AV_WRITE_WAIT_CYCLES           ; 0     ; Signed Integer                                                                                                                              ;
; AV_SETUP_WAIT_CYCLES           ; 0     ; Signed Integer                                                                                                                              ;
; AV_DATA_HOLD_CYCLES            ; 0     ; Signed Integer                                                                                                                              ;
; USE_READDATAVALID              ; 0     ; Signed Integer                                                                                                                              ;
; USE_WAITREQUEST                ; 1     ; Signed Integer                                                                                                                              ;
; USE_READRESPONSE               ; 0     ; Signed Integer                                                                                                                              ;
; USE_WRITERESPONSE              ; 0     ; Signed Integer                                                                                                                              ;
; AV_SYMBOLS_PER_WORD            ; 4     ; Signed Integer                                                                                                                              ;
; AV_ADDRESS_SYMBOLS             ; 0     ; Signed Integer                                                                                                                              ;
; AV_BURSTCOUNT_SYMBOLS          ; 0     ; Signed Integer                                                                                                                              ;
; BITS_PER_WORD                  ; 2     ; Signed Integer                                                                                                                              ;
; UAV_ADDRESS_W                  ; 28    ; Signed Integer                                                                                                                              ;
; UAV_BURSTCOUNT_W               ; 3     ; Signed Integer                                                                                                                              ;
; UAV_DATA_W                     ; 32    ; Signed Integer                                                                                                                              ;
; AV_CONSTANT_BURST_BEHAVIOR     ; 0     ; Signed Integer                                                                                                                              ;
; UAV_CONSTANT_BURST_BEHAVIOR    ; 0     ; Signed Integer                                                                                                                              ;
; CHIPSELECT_THROUGH_READLATENCY ; 0     ; Signed Integer                                                                                                                              ;
; USE_UAV_CLKEN                  ; 0     ; Signed Integer                                                                                                                              ;
; AV_REQUIRE_UNALIGNED_ADDRESSES ; 0     ; Signed Integer                                                                                                                              ;
+--------------------------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sdram_pll_pll_slave_translator ;
+--------------------------------+-------+------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name                 ; Value ; Type                                                                                                                               ;
+--------------------------------+-------+------------------------------------------------------------------------------------------------------------------------------------+
; AV_ADDRESS_W                   ; 2     ; Signed Integer                                                                                                                     ;
; AV_DATA_W                      ; 32    ; Signed Integer                                                                                                                     ;
; AV_BURSTCOUNT_W                ; 1     ; Signed Integer                                                                                                                     ;
; AV_BYTEENABLE_W                ; 4     ; Signed Integer                                                                                                                     ;
; UAV_BYTEENABLE_W               ; 4     ; Signed Integer                                                                                                                     ;
; AV_READLATENCY                 ; 0     ; Signed Integer                                                                                                                     ;
; AV_READ_WAIT_CYCLES            ; 0     ; Signed Integer                                                                                                                     ;
; AV_WRITE_WAIT_CYCLES           ; 0     ; Signed Integer                                                                                                                     ;
; AV_SETUP_WAIT_CYCLES           ; 0     ; Signed Integer                                                                                                                     ;
; AV_DATA_HOLD_CYCLES            ; 0     ; Signed Integer                                                                                                                     ;
; USE_READDATAVALID              ; 0     ; Signed Integer                                                                                                                     ;
; USE_WAITREQUEST                ; 0     ; Signed Integer                                                                                                                     ;
; USE_READRESPONSE               ; 0     ; Signed Integer                                                                                                                     ;
; USE_WRITERESPONSE              ; 0     ; Signed Integer                                                                                                                     ;
; AV_SYMBOLS_PER_WORD            ; 4     ; Signed Integer                                                                                                                     ;
; AV_ADDRESS_SYMBOLS             ; 0     ; Signed Integer                                                                                                                     ;
; AV_BURSTCOUNT_SYMBOLS          ; 0     ; Signed Integer                                                                                                                     ;
; BITS_PER_WORD                  ; 2     ; Signed Integer                                                                                                                     ;
; UAV_ADDRESS_W                  ; 28    ; Signed Integer                                                                                                                     ;
; UAV_BURSTCOUNT_W               ; 3     ; Signed Integer                                                                                                                     ;
; UAV_DATA_W                     ; 32    ; Signed Integer                                                                                                                     ;
; AV_CONSTANT_BURST_BEHAVIOR     ; 0     ; Signed Integer                                                                                                                     ;
; UAV_CONSTANT_BURST_BEHAVIOR    ; 0     ; Signed Integer                                                                                                                     ;
; CHIPSELECT_THROUGH_READLATENCY ; 0     ; Signed Integer                                                                                                                     ;
; USE_UAV_CLKEN                  ; 0     ; Signed Integer                                                                                                                     ;
; AV_REQUIRE_UNALIGNED_ADDRESSES ; 0     ; Signed Integer                                                                                                                     ;
+--------------------------------+-------+------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator ;
+--------------------------------+-------+------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name                 ; Value ; Type                                                                                                                               ;
+--------------------------------+-------+------------------------------------------------------------------------------------------------------------------------------------+
; AV_ADDRESS_W                   ; 2     ; Signed Integer                                                                                                                     ;
; AV_DATA_W                      ; 32    ; Signed Integer                                                                                                                     ;
; AV_BURSTCOUNT_W                ; 1     ; Signed Integer                                                                                                                     ;
; AV_BYTEENABLE_W                ; 4     ; Signed Integer                                                                                                                     ;
; UAV_BYTEENABLE_W               ; 4     ; Signed Integer                                                                                                                     ;
; AV_READLATENCY                 ; 1     ; Signed Integer                                                                                                                     ;
; AV_READ_WAIT_CYCLES            ; 0     ; Signed Integer                                                                                                                     ;
; AV_WRITE_WAIT_CYCLES           ; 0     ; Signed Integer                                                                                                                     ;
; AV_SETUP_WAIT_CYCLES           ; 0     ; Signed Integer                                                                                                                     ;
; AV_DATA_HOLD_CYCLES            ; 0     ; Signed Integer                                                                                                                     ;
; USE_READDATAVALID              ; 0     ; Signed Integer                                                                                                                     ;
; USE_WAITREQUEST                ; 0     ; Signed Integer                                                                                                                     ;
; USE_READRESPONSE               ; 0     ; Signed Integer                                                                                                                     ;
; USE_WRITERESPONSE              ; 0     ; Signed Integer                                                                                                                     ;
; AV_SYMBOLS_PER_WORD            ; 4     ; Signed Integer                                                                                                                     ;
; AV_ADDRESS_SYMBOLS             ; 0     ; Signed Integer                                                                                                                     ;
; AV_BURSTCOUNT_SYMBOLS          ; 0     ; Signed Integer                                                                                                                     ;
; BITS_PER_WORD                  ; 2     ; Signed Integer                                                                                                                     ;
; UAV_ADDRESS_W                  ; 28    ; Signed Integer                                                                                                                     ;
; UAV_BURSTCOUNT_W               ; 3     ; Signed Integer                                                                                                                     ;
; UAV_DATA_W                     ; 32    ; Signed Integer                                                                                                                     ;
; AV_CONSTANT_BURST_BEHAVIOR     ; 0     ; Signed Integer                                                                                                                     ;
; UAV_CONSTANT_BURST_BEHAVIOR    ; 0     ; Signed Integer                                                                                                                     ;
; CHIPSELECT_THROUGH_READLATENCY ; 0     ; Signed Integer                                                                                                                     ;
; USE_UAV_CLKEN                  ; 0     ; Signed Integer                                                                                                                     ;
; AV_REQUIRE_UNALIGNED_ADDRESSES ; 0     ; Signed Integer                                                                                                                     ;
+--------------------------------+-------+------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sdram_s1_translator ;
+--------------------------------+-------+-------------------------------------------------------------------------------------------------------------------------+
; Parameter Name                 ; Value ; Type                                                                                                                    ;
+--------------------------------+-------+-------------------------------------------------------------------------------------------------------------------------+
; AV_ADDRESS_W                   ; 25    ; Signed Integer                                                                                                          ;
; AV_DATA_W                      ; 16    ; Signed Integer                                                                                                          ;
; AV_BURSTCOUNT_W                ; 1     ; Signed Integer                                                                                                          ;
; AV_BYTEENABLE_W                ; 2     ; Signed Integer                                                                                                          ;
; UAV_BYTEENABLE_W               ; 2     ; Signed Integer                                                                                                          ;
; AV_READLATENCY                 ; 0     ; Signed Integer                                                                                                          ;
; AV_READ_WAIT_CYCLES            ; 1     ; Signed Integer                                                                                                          ;
; AV_WRITE_WAIT_CYCLES           ; 0     ; Signed Integer                                                                                                          ;
; AV_SETUP_WAIT_CYCLES           ; 0     ; Signed Integer                                                                                                          ;
; AV_DATA_HOLD_CYCLES            ; 0     ; Signed Integer                                                                                                          ;
; USE_READDATAVALID              ; 1     ; Signed Integer                                                                                                          ;
; USE_WAITREQUEST                ; 1     ; Signed Integer                                                                                                          ;
; USE_READRESPONSE               ; 0     ; Signed Integer                                                                                                          ;
; USE_WRITERESPONSE              ; 0     ; Signed Integer                                                                                                          ;
; AV_SYMBOLS_PER_WORD            ; 2     ; Signed Integer                                                                                                          ;
; AV_ADDRESS_SYMBOLS             ; 0     ; Signed Integer                                                                                                          ;
; AV_BURSTCOUNT_SYMBOLS          ; 0     ; Signed Integer                                                                                                          ;
; BITS_PER_WORD                  ; 1     ; Signed Integer                                                                                                          ;
; UAV_ADDRESS_W                  ; 28    ; Signed Integer                                                                                                          ;
; UAV_BURSTCOUNT_W               ; 2     ; Signed Integer                                                                                                          ;
; UAV_DATA_W                     ; 16    ; Signed Integer                                                                                                          ;
; AV_CONSTANT_BURST_BEHAVIOR     ; 0     ; Signed Integer                                                                                                          ;
; UAV_CONSTANT_BURST_BEHAVIOR    ; 0     ; Signed Integer                                                                                                          ;
; CHIPSELECT_THROUGH_READLATENCY ; 0     ; Signed Integer                                                                                                          ;
; USE_UAV_CLKEN                  ; 0     ; Signed Integer                                                                                                          ;
; AV_REQUIRE_UNALIGNED_ADDRESSES ; 0     ; Signed Integer                                                                                                          ;
+--------------------------------+-------+-------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator ;
+--------------------------------+-------+-----------------------------------------------------------------------------------------------------------------------+
; Parameter Name                 ; Value ; Type                                                                                                                  ;
+--------------------------------+-------+-----------------------------------------------------------------------------------------------------------------------+
; AV_ADDRESS_W                   ; 2     ; Signed Integer                                                                                                        ;
; AV_DATA_W                      ; 32    ; Signed Integer                                                                                                        ;
; AV_BURSTCOUNT_W                ; 1     ; Signed Integer                                                                                                        ;
; AV_BYTEENABLE_W                ; 1     ; Signed Integer                                                                                                        ;
; UAV_BYTEENABLE_W               ; 4     ; Signed Integer                                                                                                        ;
; AV_READLATENCY                 ; 0     ; Signed Integer                                                                                                        ;
; AV_READ_WAIT_CYCLES            ; 1     ; Signed Integer                                                                                                        ;
; AV_WRITE_WAIT_CYCLES           ; 0     ; Signed Integer                                                                                                        ;
; AV_SETUP_WAIT_CYCLES           ; 0     ; Signed Integer                                                                                                        ;
; AV_DATA_HOLD_CYCLES            ; 0     ; Signed Integer                                                                                                        ;
; USE_READDATAVALID              ; 0     ; Signed Integer                                                                                                        ;
; USE_WAITREQUEST                ; 0     ; Signed Integer                                                                                                        ;
; USE_READRESPONSE               ; 0     ; Signed Integer                                                                                                        ;
; USE_WRITERESPONSE              ; 0     ; Signed Integer                                                                                                        ;
; AV_SYMBOLS_PER_WORD            ; 4     ; Signed Integer                                                                                                        ;
; AV_ADDRESS_SYMBOLS             ; 0     ; Signed Integer                                                                                                        ;
; AV_BURSTCOUNT_SYMBOLS          ; 0     ; Signed Integer                                                                                                        ;
; BITS_PER_WORD                  ; 2     ; Signed Integer                                                                                                        ;
; UAV_ADDRESS_W                  ; 28    ; Signed Integer                                                                                                        ;
; UAV_BURSTCOUNT_W               ; 3     ; Signed Integer                                                                                                        ;
; UAV_DATA_W                     ; 32    ; Signed Integer                                                                                                        ;
; AV_CONSTANT_BURST_BEHAVIOR     ; 0     ; Signed Integer                                                                                                        ;
; UAV_CONSTANT_BURST_BEHAVIOR    ; 0     ; Signed Integer                                                                                                        ;
; CHIPSELECT_THROUGH_READLATENCY ; 0     ; Signed Integer                                                                                                        ;
; USE_UAV_CLKEN                  ; 0     ; Signed Integer                                                                                                        ;
; AV_REQUIRE_UNALIGNED_ADDRESSES ; 0     ; Signed Integer                                                                                                        ;
+--------------------------------+-------+-----------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hex_digits_pio_s1_translator ;
+--------------------------------+-------+----------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name                 ; Value ; Type                                                                                                                             ;
+--------------------------------+-------+----------------------------------------------------------------------------------------------------------------------------------+
; AV_ADDRESS_W                   ; 2     ; Signed Integer                                                                                                                   ;
; AV_DATA_W                      ; 32    ; Signed Integer                                                                                                                   ;
; AV_BURSTCOUNT_W                ; 1     ; Signed Integer                                                                                                                   ;
; AV_BYTEENABLE_W                ; 1     ; Signed Integer                                                                                                                   ;
; UAV_BYTEENABLE_W               ; 4     ; Signed Integer                                                                                                                   ;
; AV_READLATENCY                 ; 0     ; Signed Integer                                                                                                                   ;
; AV_READ_WAIT_CYCLES            ; 1     ; Signed Integer                                                                                                                   ;
; AV_WRITE_WAIT_CYCLES           ; 0     ; Signed Integer                                                                                                                   ;
; AV_SETUP_WAIT_CYCLES           ; 0     ; Signed Integer                                                                                                                   ;
; AV_DATA_HOLD_CYCLES            ; 0     ; Signed Integer                                                                                                                   ;
; USE_READDATAVALID              ; 0     ; Signed Integer                                                                                                                   ;
; USE_WAITREQUEST                ; 0     ; Signed Integer                                                                                                                   ;
; USE_READRESPONSE               ; 0     ; Signed Integer                                                                                                                   ;
; USE_WRITERESPONSE              ; 0     ; Signed Integer                                                                                                                   ;
; AV_SYMBOLS_PER_WORD            ; 4     ; Signed Integer                                                                                                                   ;
; AV_ADDRESS_SYMBOLS             ; 0     ; Signed Integer                                                                                                                   ;
; AV_BURSTCOUNT_SYMBOLS          ; 0     ; Signed Integer                                                                                                                   ;
; BITS_PER_WORD                  ; 2     ; Signed Integer                                                                                                                   ;
; UAV_ADDRESS_W                  ; 28    ; Signed Integer                                                                                                                   ;
; UAV_BURSTCOUNT_W               ; 3     ; Signed Integer                                                                                                                   ;
; UAV_DATA_W                     ; 32    ; Signed Integer                                                                                                                   ;
; AV_CONSTANT_BURST_BEHAVIOR     ; 0     ; Signed Integer                                                                                                                   ;
; UAV_CONSTANT_BURST_BEHAVIOR    ; 0     ; Signed Integer                                                                                                                   ;
; CHIPSELECT_THROUGH_READLATENCY ; 0     ; Signed Integer                                                                                                                   ;
; USE_UAV_CLKEN                  ; 0     ; Signed Integer                                                                                                                   ;
; AV_REQUIRE_UNALIGNED_ADDRESSES ; 0     ; Signed Integer                                                                                                                   ;
+--------------------------------+-------+----------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_pio_s1_translator ;
+--------------------------------+-------+----------------------------------------------------------------------------------------------------------------------------+
; Parameter Name                 ; Value ; Type                                                                                                                       ;
+--------------------------------+-------+----------------------------------------------------------------------------------------------------------------------------+
; AV_ADDRESS_W                   ; 2     ; Signed Integer                                                                                                             ;
; AV_DATA_W                      ; 32    ; Signed Integer                                                                                                             ;
; AV_BURSTCOUNT_W                ; 1     ; Signed Integer                                                                                                             ;
; AV_BYTEENABLE_W                ; 1     ; Signed Integer                                                                                                             ;
; UAV_BYTEENABLE_W               ; 4     ; Signed Integer                                                                                                             ;
; AV_READLATENCY                 ; 0     ; Signed Integer                                                                                                             ;
; AV_READ_WAIT_CYCLES            ; 1     ; Signed Integer                                                                                                             ;
; AV_WRITE_WAIT_CYCLES           ; 0     ; Signed Integer                                                                                                             ;
; AV_SETUP_WAIT_CYCLES           ; 0     ; Signed Integer                                                                                                             ;
; AV_DATA_HOLD_CYCLES            ; 0     ; Signed Integer                                                                                                             ;
; USE_READDATAVALID              ; 0     ; Signed Integer                                                                                                             ;
; USE_WAITREQUEST                ; 0     ; Signed Integer                                                                                                             ;
; USE_READRESPONSE               ; 0     ; Signed Integer                                                                                                             ;
; USE_WRITERESPONSE              ; 0     ; Signed Integer                                                                                                             ;
; AV_SYMBOLS_PER_WORD            ; 4     ; Signed Integer                                                                                                             ;
; AV_ADDRESS_SYMBOLS             ; 0     ; Signed Integer                                                                                                             ;
; AV_BURSTCOUNT_SYMBOLS          ; 0     ; Signed Integer                                                                                                             ;
; BITS_PER_WORD                  ; 2     ; Signed Integer                                                                                                             ;
; UAV_ADDRESS_W                  ; 28    ; Signed Integer                                                                                                             ;
; UAV_BURSTCOUNT_W               ; 3     ; Signed Integer                                                                                                             ;
; UAV_DATA_W                     ; 32    ; Signed Integer                                                                                                             ;
; AV_CONSTANT_BURST_BEHAVIOR     ; 0     ; Signed Integer                                                                                                             ;
; UAV_CONSTANT_BURST_BEHAVIOR    ; 0     ; Signed Integer                                                                                                             ;
; CHIPSELECT_THROUGH_READLATENCY ; 0     ; Signed Integer                                                                                                             ;
; USE_UAV_CLKEN                  ; 0     ; Signed Integer                                                                                                             ;
; AV_REQUIRE_UNALIGNED_ADDRESSES ; 0     ; Signed Integer                                                                                                             ;
+--------------------------------+-------+----------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:keycode_s1_translator ;
+--------------------------------+-------+---------------------------------------------------------------------------------------------------------------------------+
; Parameter Name                 ; Value ; Type                                                                                                                      ;
+--------------------------------+-------+---------------------------------------------------------------------------------------------------------------------------+
; AV_ADDRESS_W                   ; 2     ; Signed Integer                                                                                                            ;
; AV_DATA_W                      ; 32    ; Signed Integer                                                                                                            ;
; AV_BURSTCOUNT_W                ; 1     ; Signed Integer                                                                                                            ;
; AV_BYTEENABLE_W                ; 1     ; Signed Integer                                                                                                            ;
; UAV_BYTEENABLE_W               ; 4     ; Signed Integer                                                                                                            ;
; AV_READLATENCY                 ; 0     ; Signed Integer                                                                                                            ;
; AV_READ_WAIT_CYCLES            ; 1     ; Signed Integer                                                                                                            ;
; AV_WRITE_WAIT_CYCLES           ; 0     ; Signed Integer                                                                                                            ;
; AV_SETUP_WAIT_CYCLES           ; 0     ; Signed Integer                                                                                                            ;
; AV_DATA_HOLD_CYCLES            ; 0     ; Signed Integer                                                                                                            ;
; USE_READDATAVALID              ; 0     ; Signed Integer                                                                                                            ;
; USE_WAITREQUEST                ; 0     ; Signed Integer                                                                                                            ;
; USE_READRESPONSE               ; 0     ; Signed Integer                                                                                                            ;
; USE_WRITERESPONSE              ; 0     ; Signed Integer                                                                                                            ;
; AV_SYMBOLS_PER_WORD            ; 4     ; Signed Integer                                                                                                            ;
; AV_ADDRESS_SYMBOLS             ; 0     ; Signed Integer                                                                                                            ;
; AV_BURSTCOUNT_SYMBOLS          ; 0     ; Signed Integer                                                                                                            ;
; BITS_PER_WORD                  ; 2     ; Signed Integer                                                                                                            ;
; UAV_ADDRESS_W                  ; 28    ; Signed Integer                                                                                                            ;
; UAV_BURSTCOUNT_W               ; 3     ; Signed Integer                                                                                                            ;
; UAV_DATA_W                     ; 32    ; Signed Integer                                                                                                            ;
; AV_CONSTANT_BURST_BEHAVIOR     ; 0     ; Signed Integer                                                                                                            ;
; UAV_CONSTANT_BURST_BEHAVIOR    ; 0     ; Signed Integer                                                                                                            ;
; CHIPSELECT_THROUGH_READLATENCY ; 0     ; Signed Integer                                                                                                            ;
; USE_UAV_CLKEN                  ; 0     ; Signed Integer                                                                                                            ;
; AV_REQUIRE_UNALIGNED_ADDRESSES ; 0     ; Signed Integer                                                                                                            ;
+--------------------------------+-------+---------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_irq_s1_translator ;
+--------------------------------+-------+---------------------------------------------------------------------------------------------------------------------------+
; Parameter Name                 ; Value ; Type                                                                                                                      ;
+--------------------------------+-------+---------------------------------------------------------------------------------------------------------------------------+
; AV_ADDRESS_W                   ; 2     ; Signed Integer                                                                                                            ;
; AV_DATA_W                      ; 32    ; Signed Integer                                                                                                            ;
; AV_BURSTCOUNT_W                ; 1     ; Signed Integer                                                                                                            ;
; AV_BYTEENABLE_W                ; 1     ; Signed Integer                                                                                                            ;
; UAV_BYTEENABLE_W               ; 4     ; Signed Integer                                                                                                            ;
; AV_READLATENCY                 ; 0     ; Signed Integer                                                                                                            ;
; AV_READ_WAIT_CYCLES            ; 1     ; Signed Integer                                                                                                            ;
; AV_WRITE_WAIT_CYCLES           ; 0     ; Signed Integer                                                                                                            ;
; AV_SETUP_WAIT_CYCLES           ; 0     ; Signed Integer                                                                                                            ;
; AV_DATA_HOLD_CYCLES            ; 0     ; Signed Integer                                                                                                            ;
; USE_READDATAVALID              ; 0     ; Signed Integer                                                                                                            ;
; USE_WAITREQUEST                ; 0     ; Signed Integer                                                                                                            ;
; USE_READRESPONSE               ; 0     ; Signed Integer                                                                                                            ;
; USE_WRITERESPONSE              ; 0     ; Signed Integer                                                                                                            ;
; AV_SYMBOLS_PER_WORD            ; 4     ; Signed Integer                                                                                                            ;
; AV_ADDRESS_SYMBOLS             ; 0     ; Signed Integer                                                                                                            ;
; AV_BURSTCOUNT_SYMBOLS          ; 0     ; Signed Integer                                                                                                            ;
; BITS_PER_WORD                  ; 2     ; Signed Integer                                                                                                            ;
; UAV_ADDRESS_W                  ; 28    ; Signed Integer                                                                                                            ;
; UAV_BURSTCOUNT_W               ; 3     ; Signed Integer                                                                                                            ;
; UAV_DATA_W                     ; 32    ; Signed Integer                                                                                                            ;
; AV_CONSTANT_BURST_BEHAVIOR     ; 0     ; Signed Integer                                                                                                            ;
; UAV_CONSTANT_BURST_BEHAVIOR    ; 0     ; Signed Integer                                                                                                            ;
; CHIPSELECT_THROUGH_READLATENCY ; 0     ; Signed Integer                                                                                                            ;
; USE_UAV_CLKEN                  ; 0     ; Signed Integer                                                                                                            ;
; AV_REQUIRE_UNALIGNED_ADDRESSES ; 0     ; Signed Integer                                                                                                            ;
+--------------------------------+-------+---------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_gpx_s1_translator ;
+--------------------------------+-------+---------------------------------------------------------------------------------------------------------------------------+
; Parameter Name                 ; Value ; Type                                                                                                                      ;
+--------------------------------+-------+---------------------------------------------------------------------------------------------------------------------------+
; AV_ADDRESS_W                   ; 2     ; Signed Integer                                                                                                            ;
; AV_DATA_W                      ; 32    ; Signed Integer                                                                                                            ;
; AV_BURSTCOUNT_W                ; 1     ; Signed Integer                                                                                                            ;
; AV_BYTEENABLE_W                ; 1     ; Signed Integer                                                                                                            ;
; UAV_BYTEENABLE_W               ; 4     ; Signed Integer                                                                                                            ;
; AV_READLATENCY                 ; 0     ; Signed Integer                                                                                                            ;
; AV_READ_WAIT_CYCLES            ; 1     ; Signed Integer                                                                                                            ;
; AV_WRITE_WAIT_CYCLES           ; 0     ; Signed Integer                                                                                                            ;
; AV_SETUP_WAIT_CYCLES           ; 0     ; Signed Integer                                                                                                            ;
; AV_DATA_HOLD_CYCLES            ; 0     ; Signed Integer                                                                                                            ;
; USE_READDATAVALID              ; 0     ; Signed Integer                                                                                                            ;
; USE_WAITREQUEST                ; 0     ; Signed Integer                                                                                                            ;
; USE_READRESPONSE               ; 0     ; Signed Integer                                                                                                            ;
; USE_WRITERESPONSE              ; 0     ; Signed Integer                                                                                                            ;
; AV_SYMBOLS_PER_WORD            ; 4     ; Signed Integer                                                                                                            ;
; AV_ADDRESS_SYMBOLS             ; 0     ; Signed Integer                                                                                                            ;
; AV_BURSTCOUNT_SYMBOLS          ; 0     ; Signed Integer                                                                                                            ;
; BITS_PER_WORD                  ; 2     ; Signed Integer                                                                                                            ;
; UAV_ADDRESS_W                  ; 28    ; Signed Integer                                                                                                            ;
; UAV_BURSTCOUNT_W               ; 3     ; Signed Integer                                                                                                            ;
; UAV_DATA_W                     ; 32    ; Signed Integer                                                                                                            ;
; AV_CONSTANT_BURST_BEHAVIOR     ; 0     ; Signed Integer                                                                                                            ;
; UAV_CONSTANT_BURST_BEHAVIOR    ; 0     ; Signed Integer                                                                                                            ;
; CHIPSELECT_THROUGH_READLATENCY ; 0     ; Signed Integer                                                                                                            ;
; USE_UAV_CLKEN                  ; 0     ; Signed Integer                                                                                                            ;
; AV_REQUIRE_UNALIGNED_ADDRESSES ; 0     ; Signed Integer                                                                                                            ;
+--------------------------------+-------+---------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_rst_s1_translator ;
+--------------------------------+-------+---------------------------------------------------------------------------------------------------------------------------+
; Parameter Name                 ; Value ; Type                                                                                                                      ;
+--------------------------------+-------+---------------------------------------------------------------------------------------------------------------------------+
; AV_ADDRESS_W                   ; 2     ; Signed Integer                                                                                                            ;
; AV_DATA_W                      ; 32    ; Signed Integer                                                                                                            ;
; AV_BURSTCOUNT_W                ; 1     ; Signed Integer                                                                                                            ;
; AV_BYTEENABLE_W                ; 1     ; Signed Integer                                                                                                            ;
; UAV_BYTEENABLE_W               ; 4     ; Signed Integer                                                                                                            ;
; AV_READLATENCY                 ; 0     ; Signed Integer                                                                                                            ;
; AV_READ_WAIT_CYCLES            ; 1     ; Signed Integer                                                                                                            ;
; AV_WRITE_WAIT_CYCLES           ; 0     ; Signed Integer                                                                                                            ;
; AV_SETUP_WAIT_CYCLES           ; 0     ; Signed Integer                                                                                                            ;
; AV_DATA_HOLD_CYCLES            ; 0     ; Signed Integer                                                                                                            ;
; USE_READDATAVALID              ; 0     ; Signed Integer                                                                                                            ;
; USE_WAITREQUEST                ; 0     ; Signed Integer                                                                                                            ;
; USE_READRESPONSE               ; 0     ; Signed Integer                                                                                                            ;
; USE_WRITERESPONSE              ; 0     ; Signed Integer                                                                                                            ;
; AV_SYMBOLS_PER_WORD            ; 4     ; Signed Integer                                                                                                            ;
; AV_ADDRESS_SYMBOLS             ; 0     ; Signed Integer                                                                                                            ;
; AV_BURSTCOUNT_SYMBOLS          ; 0     ; Signed Integer                                                                                                            ;
; BITS_PER_WORD                  ; 2     ; Signed Integer                                                                                                            ;
; UAV_ADDRESS_W                  ; 28    ; Signed Integer                                                                                                            ;
; UAV_BURSTCOUNT_W               ; 3     ; Signed Integer                                                                                                            ;
; UAV_DATA_W                     ; 32    ; Signed Integer                                                                                                            ;
; AV_CONSTANT_BURST_BEHAVIOR     ; 0     ; Signed Integer                                                                                                            ;
; UAV_CONSTANT_BURST_BEHAVIOR    ; 0     ; Signed Integer                                                                                                            ;
; CHIPSELECT_THROUGH_READLATENCY ; 0     ; Signed Integer                                                                                                            ;
; USE_UAV_CLKEN                  ; 0     ; Signed Integer                                                                                                            ;
; AV_REQUIRE_UNALIGNED_ADDRESSES ; 0     ; Signed Integer                                                                                                            ;
+--------------------------------+-------+---------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_s1_translator ;
+--------------------------------+-------+-------------------------------------------------------------------------------------------------------------------------+
; Parameter Name                 ; Value ; Type                                                                                                                    ;
+--------------------------------+-------+-------------------------------------------------------------------------------------------------------------------------+
; AV_ADDRESS_W                   ; 4     ; Signed Integer                                                                                                          ;
; AV_DATA_W                      ; 16    ; Signed Integer                                                                                                          ;
; AV_BURSTCOUNT_W                ; 1     ; Signed Integer                                                                                                          ;
; AV_BYTEENABLE_W                ; 1     ; Signed Integer                                                                                                          ;
; UAV_BYTEENABLE_W               ; 4     ; Signed Integer                                                                                                          ;
; AV_READLATENCY                 ; 0     ; Signed Integer                                                                                                          ;
; AV_READ_WAIT_CYCLES            ; 1     ; Signed Integer                                                                                                          ;
; AV_WRITE_WAIT_CYCLES           ; 0     ; Signed Integer                                                                                                          ;
; AV_SETUP_WAIT_CYCLES           ; 0     ; Signed Integer                                                                                                          ;
; AV_DATA_HOLD_CYCLES            ; 0     ; Signed Integer                                                                                                          ;
; USE_READDATAVALID              ; 0     ; Signed Integer                                                                                                          ;
; USE_WAITREQUEST                ; 0     ; Signed Integer                                                                                                          ;
; USE_READRESPONSE               ; 0     ; Signed Integer                                                                                                          ;
; USE_WRITERESPONSE              ; 0     ; Signed Integer                                                                                                          ;
; AV_SYMBOLS_PER_WORD            ; 4     ; Signed Integer                                                                                                          ;
; AV_ADDRESS_SYMBOLS             ; 0     ; Signed Integer                                                                                                          ;
; AV_BURSTCOUNT_SYMBOLS          ; 0     ; Signed Integer                                                                                                          ;
; BITS_PER_WORD                  ; 2     ; Signed Integer                                                                                                          ;
; UAV_ADDRESS_W                  ; 28    ; Signed Integer                                                                                                          ;
; UAV_BURSTCOUNT_W               ; 3     ; Signed Integer                                                                                                          ;
; UAV_DATA_W                     ; 32    ; Signed Integer                                                                                                          ;
; AV_CONSTANT_BURST_BEHAVIOR     ; 0     ; Signed Integer                                                                                                          ;
; UAV_CONSTANT_BURST_BEHAVIOR    ; 0     ; Signed Integer                                                                                                          ;
; CHIPSELECT_THROUGH_READLATENCY ; 0     ; Signed Integer                                                                                                          ;
; USE_UAV_CLKEN                  ; 0     ; Signed Integer                                                                                                          ;
; AV_REQUIRE_UNALIGNED_ADDRESSES ; 0     ; Signed Integer                                                                                                          ;
+--------------------------------+-------+-------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:x_velocity_s1_translator ;
+--------------------------------+-------+------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name                 ; Value ; Type                                                                                                                         ;
+--------------------------------+-------+------------------------------------------------------------------------------------------------------------------------------+
; AV_ADDRESS_W                   ; 2     ; Signed Integer                                                                                                               ;
; AV_DATA_W                      ; 32    ; Signed Integer                                                                                                               ;
; AV_BURSTCOUNT_W                ; 1     ; Signed Integer                                                                                                               ;
; AV_BYTEENABLE_W                ; 1     ; Signed Integer                                                                                                               ;
; UAV_BYTEENABLE_W               ; 4     ; Signed Integer                                                                                                               ;
; AV_READLATENCY                 ; 0     ; Signed Integer                                                                                                               ;
; AV_READ_WAIT_CYCLES            ; 1     ; Signed Integer                                                                                                               ;
; AV_WRITE_WAIT_CYCLES           ; 0     ; Signed Integer                                                                                                               ;
; AV_SETUP_WAIT_CYCLES           ; 0     ; Signed Integer                                                                                                               ;
; AV_DATA_HOLD_CYCLES            ; 0     ; Signed Integer                                                                                                               ;
; USE_READDATAVALID              ; 0     ; Signed Integer                                                                                                               ;
; USE_WAITREQUEST                ; 0     ; Signed Integer                                                                                                               ;
; USE_READRESPONSE               ; 0     ; Signed Integer                                                                                                               ;
; USE_WRITERESPONSE              ; 0     ; Signed Integer                                                                                                               ;
; AV_SYMBOLS_PER_WORD            ; 4     ; Signed Integer                                                                                                               ;
; AV_ADDRESS_SYMBOLS             ; 0     ; Signed Integer                                                                                                               ;
; AV_BURSTCOUNT_SYMBOLS          ; 0     ; Signed Integer                                                                                                               ;
; BITS_PER_WORD                  ; 2     ; Signed Integer                                                                                                               ;
; UAV_ADDRESS_W                  ; 28    ; Signed Integer                                                                                                               ;
; UAV_BURSTCOUNT_W               ; 3     ; Signed Integer                                                                                                               ;
; UAV_DATA_W                     ; 32    ; Signed Integer                                                                                                               ;
; AV_CONSTANT_BURST_BEHAVIOR     ; 0     ; Signed Integer                                                                                                               ;
; UAV_CONSTANT_BURST_BEHAVIOR    ; 0     ; Signed Integer                                                                                                               ;
; CHIPSELECT_THROUGH_READLATENCY ; 0     ; Signed Integer                                                                                                               ;
; USE_UAV_CLKEN                  ; 0     ; Signed Integer                                                                                                               ;
; AV_REQUIRE_UNALIGNED_ADDRESSES ; 0     ; Signed Integer                                                                                                               ;
+--------------------------------+-------+------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:y_velocity_s1_translator ;
+--------------------------------+-------+------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name                 ; Value ; Type                                                                                                                         ;
+--------------------------------+-------+------------------------------------------------------------------------------------------------------------------------------+
; AV_ADDRESS_W                   ; 2     ; Signed Integer                                                                                                               ;
; AV_DATA_W                      ; 32    ; Signed Integer                                                                                                               ;
; AV_BURSTCOUNT_W                ; 1     ; Signed Integer                                                                                                               ;
; AV_BYTEENABLE_W                ; 1     ; Signed Integer                                                                                                               ;
; UAV_BYTEENABLE_W               ; 4     ; Signed Integer                                                                                                               ;
; AV_READLATENCY                 ; 0     ; Signed Integer                                                                                                               ;
; AV_READ_WAIT_CYCLES            ; 1     ; Signed Integer                                                                                                               ;
; AV_WRITE_WAIT_CYCLES           ; 0     ; Signed Integer                                                                                                               ;
; AV_SETUP_WAIT_CYCLES           ; 0     ; Signed Integer                                                                                                               ;
; AV_DATA_HOLD_CYCLES            ; 0     ; Signed Integer                                                                                                               ;
; USE_READDATAVALID              ; 0     ; Signed Integer                                                                                                               ;
; USE_WAITREQUEST                ; 0     ; Signed Integer                                                                                                               ;
; USE_READRESPONSE               ; 0     ; Signed Integer                                                                                                               ;
; USE_WRITERESPONSE              ; 0     ; Signed Integer                                                                                                               ;
; AV_SYMBOLS_PER_WORD            ; 4     ; Signed Integer                                                                                                               ;
; AV_ADDRESS_SYMBOLS             ; 0     ; Signed Integer                                                                                                               ;
; AV_BURSTCOUNT_SYMBOLS          ; 0     ; Signed Integer                                                                                                               ;
; BITS_PER_WORD                  ; 2     ; Signed Integer                                                                                                               ;
; UAV_ADDRESS_W                  ; 28    ; Signed Integer                                                                                                               ;
; UAV_BURSTCOUNT_W               ; 3     ; Signed Integer                                                                                                               ;
; UAV_DATA_W                     ; 32    ; Signed Integer                                                                                                               ;
; AV_CONSTANT_BURST_BEHAVIOR     ; 0     ; Signed Integer                                                                                                               ;
; UAV_CONSTANT_BURST_BEHAVIOR    ; 0     ; Signed Integer                                                                                                               ;
; CHIPSELECT_THROUGH_READLATENCY ; 0     ; Signed Integer                                                                                                               ;
; USE_UAV_CLKEN                  ; 0     ; Signed Integer                                                                                                               ;
; AV_REQUIRE_UNALIGNED_ADDRESSES ; 0     ; Signed Integer                                                                                                               ;
+--------------------------------+-------+------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:random_coordinate_s1_translator ;
+--------------------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name                 ; Value ; Type                                                                                                                                ;
+--------------------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; AV_ADDRESS_W                   ; 2     ; Signed Integer                                                                                                                      ;
; AV_DATA_W                      ; 32    ; Signed Integer                                                                                                                      ;
; AV_BURSTCOUNT_W                ; 1     ; Signed Integer                                                                                                                      ;
; AV_BYTEENABLE_W                ; 1     ; Signed Integer                                                                                                                      ;
; UAV_BYTEENABLE_W               ; 4     ; Signed Integer                                                                                                                      ;
; AV_READLATENCY                 ; 0     ; Signed Integer                                                                                                                      ;
; AV_READ_WAIT_CYCLES            ; 1     ; Signed Integer                                                                                                                      ;
; AV_WRITE_WAIT_CYCLES           ; 0     ; Signed Integer                                                                                                                      ;
; AV_SETUP_WAIT_CYCLES           ; 0     ; Signed Integer                                                                                                                      ;
; AV_DATA_HOLD_CYCLES            ; 0     ; Signed Integer                                                                                                                      ;
; USE_READDATAVALID              ; 0     ; Signed Integer                                                                                                                      ;
; USE_WAITREQUEST                ; 0     ; Signed Integer                                                                                                                      ;
; USE_READRESPONSE               ; 0     ; Signed Integer                                                                                                                      ;
; USE_WRITERESPONSE              ; 0     ; Signed Integer                                                                                                                      ;
; AV_SYMBOLS_PER_WORD            ; 4     ; Signed Integer                                                                                                                      ;
; AV_ADDRESS_SYMBOLS             ; 0     ; Signed Integer                                                                                                                      ;
; AV_BURSTCOUNT_SYMBOLS          ; 0     ; Signed Integer                                                                                                                      ;
; BITS_PER_WORD                  ; 2     ; Signed Integer                                                                                                                      ;
; UAV_ADDRESS_W                  ; 28    ; Signed Integer                                                                                                                      ;
; UAV_BURSTCOUNT_W               ; 3     ; Signed Integer                                                                                                                      ;
; UAV_DATA_W                     ; 32    ; Signed Integer                                                                                                                      ;
; AV_CONSTANT_BURST_BEHAVIOR     ; 0     ; Signed Integer                                                                                                                      ;
; UAV_CONSTANT_BURST_BEHAVIOR    ; 0     ; Signed Integer                                                                                                                      ;
; CHIPSELECT_THROUGH_READLATENCY ; 0     ; Signed Integer                                                                                                                      ;
; USE_UAV_CLKEN                  ; 0     ; Signed Integer                                                                                                                      ;
; AV_REQUIRE_UNALIGNED_ADDRESSES ; 0     ; Signed Integer                                                                                                                      ;
+--------------------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:spi_0_spi_control_port_translator ;
+--------------------------------+-------+---------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name                 ; Value ; Type                                                                                                                                  ;
+--------------------------------+-------+---------------------------------------------------------------------------------------------------------------------------------------+
; AV_ADDRESS_W                   ; 3     ; Signed Integer                                                                                                                        ;
; AV_DATA_W                      ; 16    ; Signed Integer                                                                                                                        ;
; AV_BURSTCOUNT_W                ; 1     ; Signed Integer                                                                                                                        ;
; AV_BYTEENABLE_W                ; 1     ; Signed Integer                                                                                                                        ;
; UAV_BYTEENABLE_W               ; 4     ; Signed Integer                                                                                                                        ;
; AV_READLATENCY                 ; 0     ; Signed Integer                                                                                                                        ;
; AV_READ_WAIT_CYCLES            ; 1     ; Signed Integer                                                                                                                        ;
; AV_WRITE_WAIT_CYCLES           ; 1     ; Signed Integer                                                                                                                        ;
; AV_SETUP_WAIT_CYCLES           ; 0     ; Signed Integer                                                                                                                        ;
; AV_DATA_HOLD_CYCLES            ; 0     ; Signed Integer                                                                                                                        ;
; USE_READDATAVALID              ; 0     ; Signed Integer                                                                                                                        ;
; USE_WAITREQUEST                ; 0     ; Signed Integer                                                                                                                        ;
; USE_READRESPONSE               ; 0     ; Signed Integer                                                                                                                        ;
; USE_WRITERESPONSE              ; 0     ; Signed Integer                                                                                                                        ;
; AV_SYMBOLS_PER_WORD            ; 4     ; Signed Integer                                                                                                                        ;
; AV_ADDRESS_SYMBOLS             ; 0     ; Signed Integer                                                                                                                        ;
; AV_BURSTCOUNT_SYMBOLS          ; 0     ; Signed Integer                                                                                                                        ;
; BITS_PER_WORD                  ; 2     ; Signed Integer                                                                                                                        ;
; UAV_ADDRESS_W                  ; 28    ; Signed Integer                                                                                                                        ;
; UAV_BURSTCOUNT_W               ; 3     ; Signed Integer                                                                                                                        ;
; UAV_DATA_W                     ; 32    ; Signed Integer                                                                                                                        ;
; AV_CONSTANT_BURST_BEHAVIOR     ; 0     ; Signed Integer                                                                                                                        ;
; UAV_CONSTANT_BURST_BEHAVIOR    ; 0     ; Signed Integer                                                                                                                        ;
; CHIPSELECT_THROUGH_READLATENCY ; 0     ; Signed Integer                                                                                                                        ;
; USE_UAV_CLKEN                  ; 0     ; Signed Integer                                                                                                                        ;
; AV_REQUIRE_UNALIGNED_ADDRESSES ; 0     ; Signed Integer                                                                                                                        ;
+--------------------------------+-------+---------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_data_master_agent ;
+---------------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name            ; Value ; Type                                                                                                                                ;
+---------------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; PKT_QOS_H                 ; 84    ; Signed Integer                                                                                                                      ;
; PKT_QOS_L                 ; 84    ; Signed Integer                                                                                                                      ;
; PKT_DATA_SIDEBAND_H       ; 82    ; Signed Integer                                                                                                                      ;
; PKT_DATA_SIDEBAND_L       ; 82    ; Signed Integer                                                                                                                      ;
; PKT_ADDR_SIDEBAND_H       ; 81    ; Signed Integer                                                                                                                      ;
; PKT_ADDR_SIDEBAND_L       ; 81    ; Signed Integer                                                                                                                      ;
; PKT_CACHE_H               ; 102   ; Signed Integer                                                                                                                      ;
; PKT_CACHE_L               ; 99    ; Signed Integer                                                                                                                      ;
; PKT_THREAD_ID_H           ; 95    ; Signed Integer                                                                                                                      ;
; PKT_THREAD_ID_L           ; 95    ; Signed Integer                                                                                                                      ;
; PKT_BEGIN_BURST           ; 83    ; Signed Integer                                                                                                                      ;
; PKT_PROTECTION_H          ; 98    ; Signed Integer                                                                                                                      ;
; PKT_PROTECTION_L          ; 96    ; Signed Integer                                                                                                                      ;
; PKT_BURSTWRAP_H           ; 75    ; Signed Integer                                                                                                                      ;
; PKT_BURSTWRAP_L           ; 73    ; Signed Integer                                                                                                                      ;
; PKT_BYTE_CNT_H            ; 72    ; Signed Integer                                                                                                                      ;
; PKT_BYTE_CNT_L            ; 70    ; Signed Integer                                                                                                                      ;
; PKT_ADDR_H                ; 63    ; Signed Integer                                                                                                                      ;
; PKT_ADDR_L                ; 36    ; Signed Integer                                                                                                                      ;
; PKT_BURST_SIZE_H          ; 78    ; Signed Integer                                                                                                                      ;
; PKT_BURST_SIZE_L          ; 76    ; Signed Integer                                                                                                                      ;
; PKT_BURST_TYPE_H          ; 80    ; Signed Integer                                                                                                                      ;
; PKT_BURST_TYPE_L          ; 79    ; Signed Integer                                                                                                                      ;
; PKT_TRANS_EXCLUSIVE       ; 69    ; Signed Integer                                                                                                                      ;
; PKT_TRANS_LOCK            ; 68    ; Signed Integer                                                                                                                      ;
; PKT_TRANS_COMPRESSED_READ ; 64    ; Signed Integer                                                                                                                      ;
; PKT_TRANS_POSTED          ; 65    ; Signed Integer                                                                                                                      ;
; PKT_TRANS_WRITE           ; 66    ; Signed Integer                                                                                                                      ;
; PKT_TRANS_READ            ; 67    ; Signed Integer                                                                                                                      ;
; PKT_DATA_H                ; 31    ; Signed Integer                                                                                                                      ;
; PKT_DATA_L                ; 0     ; Signed Integer                                                                                                                      ;
; PKT_BYTEEN_H              ; 35    ; Signed Integer                                                                                                                      ;
; PKT_BYTEEN_L              ; 32    ; Signed Integer                                                                                                                      ;
; PKT_SRC_ID_H              ; 89    ; Signed Integer                                                                                                                      ;
; PKT_SRC_ID_L              ; 85    ; Signed Integer                                                                                                                      ;
; PKT_DEST_ID_H             ; 94    ; Signed Integer                                                                                                                      ;
; PKT_DEST_ID_L             ; 90    ; Signed Integer                                                                                                                      ;
; PKT_RESPONSE_STATUS_L     ; 103   ; Signed Integer                                                                                                                      ;
; PKT_RESPONSE_STATUS_H     ; 104   ; Signed Integer                                                                                                                      ;
; PKT_ORI_BURST_SIZE_L      ; 105   ; Signed Integer                                                                                                                      ;
; PKT_ORI_BURST_SIZE_H      ; 107   ; Signed Integer                                                                                                                      ;
; ST_DATA_W                 ; 108   ; Signed Integer                                                                                                                      ;
; ST_CHANNEL_W              ; 18    ; Signed Integer                                                                                                                      ;
; AV_BURSTCOUNT_W           ; 3     ; Signed Integer                                                                                                                      ;
; ID                        ; 0     ; Signed Integer                                                                                                                      ;
; SUPPRESS_0_BYTEEN_RSP     ; 0     ; Signed Integer                                                                                                                      ;
; BURSTWRAP_VALUE           ; 7     ; Signed Integer                                                                                                                      ;
; CACHE_VALUE               ; 0     ; Signed Integer                                                                                                                      ;
; SECURE_ACCESS_BIT         ; 1     ; Signed Integer                                                                                                                      ;
; USE_READRESPONSE          ; 0     ; Signed Integer                                                                                                                      ;
; USE_WRITERESPONSE         ; 0     ; Signed Integer                                                                                                                      ;
; PKT_BURSTWRAP_W           ; 3     ; Signed Integer                                                                                                                      ;
; PKT_BYTE_CNT_W            ; 3     ; Signed Integer                                                                                                                      ;
; PKT_PROTECTION_W          ; 3     ; Signed Integer                                                                                                                      ;
; PKT_ADDR_W                ; 28    ; Signed Integer                                                                                                                      ;
; PKT_DATA_W                ; 32    ; Signed Integer                                                                                                                      ;
; PKT_BYTEEN_W              ; 4     ; Signed Integer                                                                                                                      ;
; PKT_SRC_ID_W              ; 5     ; Signed Integer                                                                                                                      ;
; PKT_DEST_ID_W             ; 5     ; Signed Integer                                                                                                                      ;
; PKT_BURST_SIZE_W          ; 3     ; Signed Integer                                                                                                                      ;
+---------------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_instruction_master_agent ;
+---------------------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name            ; Value ; Type                                                                                                                                       ;
+---------------------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------+
; PKT_QOS_H                 ; 84    ; Signed Integer                                                                                                                             ;
; PKT_QOS_L                 ; 84    ; Signed Integer                                                                                                                             ;
; PKT_DATA_SIDEBAND_H       ; 82    ; Signed Integer                                                                                                                             ;
; PKT_DATA_SIDEBAND_L       ; 82    ; Signed Integer                                                                                                                             ;
; PKT_ADDR_SIDEBAND_H       ; 81    ; Signed Integer                                                                                                                             ;
; PKT_ADDR_SIDEBAND_L       ; 81    ; Signed Integer                                                                                                                             ;
; PKT_CACHE_H               ; 102   ; Signed Integer                                                                                                                             ;
; PKT_CACHE_L               ; 99    ; Signed Integer                                                                                                                             ;
; PKT_THREAD_ID_H           ; 95    ; Signed Integer                                                                                                                             ;
; PKT_THREAD_ID_L           ; 95    ; Signed Integer                                                                                                                             ;
; PKT_BEGIN_BURST           ; 83    ; Signed Integer                                                                                                                             ;
; PKT_PROTECTION_H          ; 98    ; Signed Integer                                                                                                                             ;
; PKT_PROTECTION_L          ; 96    ; Signed Integer                                                                                                                             ;
; PKT_BURSTWRAP_H           ; 75    ; Signed Integer                                                                                                                             ;
; PKT_BURSTWRAP_L           ; 73    ; Signed Integer                                                                                                                             ;
; PKT_BYTE_CNT_H            ; 72    ; Signed Integer                                                                                                                             ;
; PKT_BYTE_CNT_L            ; 70    ; Signed Integer                                                                                                                             ;
; PKT_ADDR_H                ; 63    ; Signed Integer                                                                                                                             ;
; PKT_ADDR_L                ; 36    ; Signed Integer                                                                                                                             ;
; PKT_BURST_SIZE_H          ; 78    ; Signed Integer                                                                                                                             ;
; PKT_BURST_SIZE_L          ; 76    ; Signed Integer                                                                                                                             ;
; PKT_BURST_TYPE_H          ; 80    ; Signed Integer                                                                                                                             ;
; PKT_BURST_TYPE_L          ; 79    ; Signed Integer                                                                                                                             ;
; PKT_TRANS_EXCLUSIVE       ; 69    ; Signed Integer                                                                                                                             ;
; PKT_TRANS_LOCK            ; 68    ; Signed Integer                                                                                                                             ;
; PKT_TRANS_COMPRESSED_READ ; 64    ; Signed Integer                                                                                                                             ;
; PKT_TRANS_POSTED          ; 65    ; Signed Integer                                                                                                                             ;
; PKT_TRANS_WRITE           ; 66    ; Signed Integer                                                                                                                             ;
; PKT_TRANS_READ            ; 67    ; Signed Integer                                                                                                                             ;
; PKT_DATA_H                ; 31    ; Signed Integer                                                                                                                             ;
; PKT_DATA_L                ; 0     ; Signed Integer                                                                                                                             ;
; PKT_BYTEEN_H              ; 35    ; Signed Integer                                                                                                                             ;
; PKT_BYTEEN_L              ; 32    ; Signed Integer                                                                                                                             ;
; PKT_SRC_ID_H              ; 89    ; Signed Integer                                                                                                                             ;
; PKT_SRC_ID_L              ; 85    ; Signed Integer                                                                                                                             ;
; PKT_DEST_ID_H             ; 94    ; Signed Integer                                                                                                                             ;
; PKT_DEST_ID_L             ; 90    ; Signed Integer                                                                                                                             ;
; PKT_RESPONSE_STATUS_L     ; 103   ; Signed Integer                                                                                                                             ;
; PKT_RESPONSE_STATUS_H     ; 104   ; Signed Integer                                                                                                                             ;
; PKT_ORI_BURST_SIZE_L      ; 105   ; Signed Integer                                                                                                                             ;
; PKT_ORI_BURST_SIZE_H      ; 107   ; Signed Integer                                                                                                                             ;
; ST_DATA_W                 ; 108   ; Signed Integer                                                                                                                             ;
; ST_CHANNEL_W              ; 18    ; Signed Integer                                                                                                                             ;
; AV_BURSTCOUNT_W           ; 3     ; Signed Integer                                                                                                                             ;
; ID                        ; 1     ; Signed Integer                                                                                                                             ;
; SUPPRESS_0_BYTEEN_RSP     ; 0     ; Signed Integer                                                                                                                             ;
; BURSTWRAP_VALUE           ; 3     ; Signed Integer                                                                                                                             ;
; CACHE_VALUE               ; 0     ; Signed Integer                                                                                                                             ;
; SECURE_ACCESS_BIT         ; 1     ; Signed Integer                                                                                                                             ;
; USE_READRESPONSE          ; 0     ; Signed Integer                                                                                                                             ;
; USE_WRITERESPONSE         ; 0     ; Signed Integer                                                                                                                             ;
; PKT_BURSTWRAP_W           ; 3     ; Signed Integer                                                                                                                             ;
; PKT_BYTE_CNT_W            ; 3     ; Signed Integer                                                                                                                             ;
; PKT_PROTECTION_W          ; 3     ; Signed Integer                                                                                                                             ;
; PKT_ADDR_W                ; 28    ; Signed Integer                                                                                                                             ;
; PKT_DATA_W                ; 32    ; Signed Integer                                                                                                                             ;
; PKT_BYTEEN_W              ; 4     ; Signed Integer                                                                                                                             ;
; PKT_SRC_ID_W              ; 5     ; Signed Integer                                                                                                                             ;
; PKT_DEST_ID_W             ; 5     ; Signed Integer                                                                                                                             ;
; PKT_BURST_SIZE_W          ; 3     ; Signed Integer                                                                                                                             ;
+---------------------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:jtag_uart_avalon_jtag_slave_agent ;
+---------------------------+-------+---------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name            ; Value ; Type                                                                                                                                  ;
+---------------------------+-------+---------------------------------------------------------------------------------------------------------------------------------------+
; PKT_BEGIN_BURST           ; 83    ; Signed Integer                                                                                                                        ;
; PKT_DATA_H                ; 31    ; Signed Integer                                                                                                                        ;
; PKT_DATA_L                ; 0     ; Signed Integer                                                                                                                        ;
; PKT_SYMBOL_W              ; 8     ; Signed Integer                                                                                                                        ;
; PKT_BYTEEN_H              ; 35    ; Signed Integer                                                                                                                        ;
; PKT_BYTEEN_L              ; 32    ; Signed Integer                                                                                                                        ;
; PKT_ADDR_H                ; 63    ; Signed Integer                                                                                                                        ;
; PKT_ADDR_L                ; 36    ; Signed Integer                                                                                                                        ;
; PKT_TRANS_LOCK            ; 68    ; Signed Integer                                                                                                                        ;
; PKT_TRANS_COMPRESSED_READ ; 64    ; Signed Integer                                                                                                                        ;
; PKT_TRANS_POSTED          ; 65    ; Signed Integer                                                                                                                        ;
; PKT_TRANS_WRITE           ; 66    ; Signed Integer                                                                                                                        ;
; PKT_TRANS_READ            ; 67    ; Signed Integer                                                                                                                        ;
; PKT_SRC_ID_H              ; 89    ; Signed Integer                                                                                                                        ;
; PKT_SRC_ID_L              ; 85    ; Signed Integer                                                                                                                        ;
; PKT_DEST_ID_H             ; 94    ; Signed Integer                                                                                                                        ;
; PKT_DEST_ID_L             ; 90    ; Signed Integer                                                                                                                        ;
; PKT_BURSTWRAP_H           ; 75    ; Signed Integer                                                                                                                        ;
; PKT_BURSTWRAP_L           ; 73    ; Signed Integer                                                                                                                        ;
; PKT_BYTE_CNT_H            ; 72    ; Signed Integer                                                                                                                        ;
; PKT_BYTE_CNT_L            ; 70    ; Signed Integer                                                                                                                        ;
; PKT_PROTECTION_H          ; 98    ; Signed Integer                                                                                                                        ;
; PKT_PROTECTION_L          ; 96    ; Signed Integer                                                                                                                        ;
; PKT_RESPONSE_STATUS_H     ; 104   ; Signed Integer                                                                                                                        ;
; PKT_RESPONSE_STATUS_L     ; 103   ; Signed Integer                                                                                                                        ;
; PKT_BURST_SIZE_H          ; 78    ; Signed Integer                                                                                                                        ;
; PKT_BURST_SIZE_L          ; 76    ; Signed Integer                                                                                                                        ;
; PKT_ORI_BURST_SIZE_L      ; 105   ; Signed Integer                                                                                                                        ;
; PKT_ORI_BURST_SIZE_H      ; 107   ; Signed Integer                                                                                                                        ;
; ST_DATA_W                 ; 108   ; Signed Integer                                                                                                                        ;
; ST_CHANNEL_W              ; 18    ; Signed Integer                                                                                                                        ;
; ADDR_W                    ; 28    ; Signed Integer                                                                                                                        ;
; AVS_DATA_W                ; 32    ; Signed Integer                                                                                                                        ;
; AVS_BURSTCOUNT_W          ; 3     ; Signed Integer                                                                                                                        ;
; PKT_SYMBOLS               ; 4     ; Signed Integer                                                                                                                        ;
; PREVENT_FIFO_OVERFLOW     ; 1     ; Signed Integer                                                                                                                        ;
; SUPPRESS_0_BYTEEN_CMD     ; 0     ; Signed Integer                                                                                                                        ;
; USE_READRESPONSE          ; 0     ; Signed Integer                                                                                                                        ;
; USE_WRITERESPONSE         ; 0     ; Signed Integer                                                                                                                        ;
; AVS_BE_W                  ; 4     ; Signed Integer                                                                                                                        ;
; BURST_SIZE_W              ; 3     ; Signed Integer                                                                                                                        ;
; FIFO_DATA_W               ; 109   ; Signed Integer                                                                                                                        ;
; ECC_ENABLE                ; 0     ; Signed Integer                                                                                                                        ;
+---------------------------+-------+---------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:jtag_uart_avalon_jtag_slave_agent|altera_merlin_burst_uncompressor:uncompressor ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                           ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ADDR_W         ; 28    ; Signed Integer                                                                                                                                                                                 ;
; BURSTWRAP_W    ; 3     ; Signed Integer                                                                                                                                                                                 ;
; BYTE_CNT_W     ; 3     ; Signed Integer                                                                                                                                                                                 ;
; PKT_SYMBOLS    ; 4     ; Signed Integer                                                                                                                                                                                 ;
; BURST_SIZE_W   ; 3     ; Signed Integer                                                                                                                                                                                 ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo ;
+---------------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name      ; Value ; Type                                                                                                                                             ;
+---------------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; SYMBOLS_PER_BEAT    ; 1     ; Signed Integer                                                                                                                                   ;
; BITS_PER_SYMBOL     ; 109   ; Signed Integer                                                                                                                                   ;
; FIFO_DEPTH          ; 2     ; Signed Integer                                                                                                                                   ;
; CHANNEL_WIDTH       ; 0     ; Signed Integer                                                                                                                                   ;
; ERROR_WIDTH         ; 0     ; Signed Integer                                                                                                                                   ;
; USE_PACKETS         ; 1     ; Signed Integer                                                                                                                                   ;
; USE_FILL_LEVEL      ; 0     ; Signed Integer                                                                                                                                   ;
; USE_STORE_FORWARD   ; 0     ; Signed Integer                                                                                                                                   ;
; USE_ALMOST_FULL_IF  ; 0     ; Signed Integer                                                                                                                                   ;
; USE_ALMOST_EMPTY_IF ; 0     ; Signed Integer                                                                                                                                   ;
; EMPTY_LATENCY       ; 1     ; Signed Integer                                                                                                                                   ;
; USE_MEMORY_BLOCKS   ; 0     ; Signed Integer                                                                                                                                   ;
; DATA_WIDTH          ; 109   ; Signed Integer                                                                                                                                   ;
; EMPTY_WIDTH         ; 0     ; Signed Integer                                                                                                                                   ;
+---------------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent ;
+---------------------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name            ; Value ; Type                                                                                                                                 ;
+---------------------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; PKT_BEGIN_BURST           ; 83    ; Signed Integer                                                                                                                       ;
; PKT_DATA_H                ; 31    ; Signed Integer                                                                                                                       ;
; PKT_DATA_L                ; 0     ; Signed Integer                                                                                                                       ;
; PKT_SYMBOL_W              ; 8     ; Signed Integer                                                                                                                       ;
; PKT_BYTEEN_H              ; 35    ; Signed Integer                                                                                                                       ;
; PKT_BYTEEN_L              ; 32    ; Signed Integer                                                                                                                       ;
; PKT_ADDR_H                ; 63    ; Signed Integer                                                                                                                       ;
; PKT_ADDR_L                ; 36    ; Signed Integer                                                                                                                       ;
; PKT_TRANS_LOCK            ; 68    ; Signed Integer                                                                                                                       ;
; PKT_TRANS_COMPRESSED_READ ; 64    ; Signed Integer                                                                                                                       ;
; PKT_TRANS_POSTED          ; 65    ; Signed Integer                                                                                                                       ;
; PKT_TRANS_WRITE           ; 66    ; Signed Integer                                                                                                                       ;
; PKT_TRANS_READ            ; 67    ; Signed Integer                                                                                                                       ;
; PKT_SRC_ID_H              ; 89    ; Signed Integer                                                                                                                       ;
; PKT_SRC_ID_L              ; 85    ; Signed Integer                                                                                                                       ;
; PKT_DEST_ID_H             ; 94    ; Signed Integer                                                                                                                       ;
; PKT_DEST_ID_L             ; 90    ; Signed Integer                                                                                                                       ;
; PKT_BURSTWRAP_H           ; 75    ; Signed Integer                                                                                                                       ;
; PKT_BURSTWRAP_L           ; 73    ; Signed Integer                                                                                                                       ;
; PKT_BYTE_CNT_H            ; 72    ; Signed Integer                                                                                                                       ;
; PKT_BYTE_CNT_L            ; 70    ; Signed Integer                                                                                                                       ;
; PKT_PROTECTION_H          ; 98    ; Signed Integer                                                                                                                       ;
; PKT_PROTECTION_L          ; 96    ; Signed Integer                                                                                                                       ;
; PKT_RESPONSE_STATUS_H     ; 104   ; Signed Integer                                                                                                                       ;
; PKT_RESPONSE_STATUS_L     ; 103   ; Signed Integer                                                                                                                       ;
; PKT_BURST_SIZE_H          ; 78    ; Signed Integer                                                                                                                       ;
; PKT_BURST_SIZE_L          ; 76    ; Signed Integer                                                                                                                       ;
; PKT_ORI_BURST_SIZE_L      ; 105   ; Signed Integer                                                                                                                       ;
; PKT_ORI_BURST_SIZE_H      ; 107   ; Signed Integer                                                                                                                       ;
; ST_DATA_W                 ; 108   ; Signed Integer                                                                                                                       ;
; ST_CHANNEL_W              ; 18    ; Signed Integer                                                                                                                       ;
; ADDR_W                    ; 28    ; Signed Integer                                                                                                                       ;
; AVS_DATA_W                ; 32    ; Signed Integer                                                                                                                       ;
; AVS_BURSTCOUNT_W          ; 3     ; Signed Integer                                                                                                                       ;
; PKT_SYMBOLS               ; 4     ; Signed Integer                                                                                                                       ;
; PREVENT_FIFO_OVERFLOW     ; 1     ; Signed Integer                                                                                                                       ;
; SUPPRESS_0_BYTEEN_CMD     ; 0     ; Signed Integer                                                                                                                       ;
; USE_READRESPONSE          ; 0     ; Signed Integer                                                                                                                       ;
; USE_WRITERESPONSE         ; 0     ; Signed Integer                                                                                                                       ;
; AVS_BE_W                  ; 4     ; Signed Integer                                                                                                                       ;
; BURST_SIZE_W              ; 3     ; Signed Integer                                                                                                                       ;
; FIFO_DATA_W               ; 109   ; Signed Integer                                                                                                                       ;
; ECC_ENABLE                ; 0     ; Signed Integer                                                                                                                       ;
+---------------------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent|altera_merlin_burst_uncompressor:uncompressor ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                          ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ADDR_W         ; 28    ; Signed Integer                                                                                                                                                                                ;
; BURSTWRAP_W    ; 3     ; Signed Integer                                                                                                                                                                                ;
; BYTE_CNT_W     ; 3     ; Signed Integer                                                                                                                                                                                ;
; PKT_SYMBOLS    ; 4     ; Signed Integer                                                                                                                                                                                ;
; BURST_SIZE_W   ; 3     ; Signed Integer                                                                                                                                                                                ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo ;
+---------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name      ; Value ; Type                                                                                                                                            ;
+---------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; SYMBOLS_PER_BEAT    ; 1     ; Signed Integer                                                                                                                                  ;
; BITS_PER_SYMBOL     ; 109   ; Signed Integer                                                                                                                                  ;
; FIFO_DEPTH          ; 2     ; Signed Integer                                                                                                                                  ;
; CHANNEL_WIDTH       ; 0     ; Signed Integer                                                                                                                                  ;
; ERROR_WIDTH         ; 0     ; Signed Integer                                                                                                                                  ;
; USE_PACKETS         ; 1     ; Signed Integer                                                                                                                                  ;
; USE_FILL_LEVEL      ; 0     ; Signed Integer                                                                                                                                  ;
; USE_STORE_FORWARD   ; 0     ; Signed Integer                                                                                                                                  ;
; USE_ALMOST_FULL_IF  ; 0     ; Signed Integer                                                                                                                                  ;
; USE_ALMOST_EMPTY_IF ; 0     ; Signed Integer                                                                                                                                  ;
; EMPTY_LATENCY       ; 1     ; Signed Integer                                                                                                                                  ;
; USE_MEMORY_BLOCKS   ; 0     ; Signed Integer                                                                                                                                  ;
; DATA_WIDTH          ; 109   ; Signed Integer                                                                                                                                  ;
; EMPTY_WIDTH         ; 0     ; Signed Integer                                                                                                                                  ;
+---------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent ;
+---------------------------+-------+----------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name            ; Value ; Type                                                                                                                                   ;
+---------------------------+-------+----------------------------------------------------------------------------------------------------------------------------------------+
; PKT_BEGIN_BURST           ; 83    ; Signed Integer                                                                                                                         ;
; PKT_DATA_H                ; 31    ; Signed Integer                                                                                                                         ;
; PKT_DATA_L                ; 0     ; Signed Integer                                                                                                                         ;
; PKT_SYMBOL_W              ; 8     ; Signed Integer                                                                                                                         ;
; PKT_BYTEEN_H              ; 35    ; Signed Integer                                                                                                                         ;
; PKT_BYTEEN_L              ; 32    ; Signed Integer                                                                                                                         ;
; PKT_ADDR_H                ; 63    ; Signed Integer                                                                                                                         ;
; PKT_ADDR_L                ; 36    ; Signed Integer                                                                                                                         ;
; PKT_TRANS_LOCK            ; 68    ; Signed Integer                                                                                                                         ;
; PKT_TRANS_COMPRESSED_READ ; 64    ; Signed Integer                                                                                                                         ;
; PKT_TRANS_POSTED          ; 65    ; Signed Integer                                                                                                                         ;
; PKT_TRANS_WRITE           ; 66    ; Signed Integer                                                                                                                         ;
; PKT_TRANS_READ            ; 67    ; Signed Integer                                                                                                                         ;
; PKT_SRC_ID_H              ; 89    ; Signed Integer                                                                                                                         ;
; PKT_SRC_ID_L              ; 85    ; Signed Integer                                                                                                                         ;
; PKT_DEST_ID_H             ; 94    ; Signed Integer                                                                                                                         ;
; PKT_DEST_ID_L             ; 90    ; Signed Integer                                                                                                                         ;
; PKT_BURSTWRAP_H           ; 75    ; Signed Integer                                                                                                                         ;
; PKT_BURSTWRAP_L           ; 73    ; Signed Integer                                                                                                                         ;
; PKT_BYTE_CNT_H            ; 72    ; Signed Integer                                                                                                                         ;
; PKT_BYTE_CNT_L            ; 70    ; Signed Integer                                                                                                                         ;
; PKT_PROTECTION_H          ; 98    ; Signed Integer                                                                                                                         ;
; PKT_PROTECTION_L          ; 96    ; Signed Integer                                                                                                                         ;
; PKT_RESPONSE_STATUS_H     ; 104   ; Signed Integer                                                                                                                         ;
; PKT_RESPONSE_STATUS_L     ; 103   ; Signed Integer                                                                                                                         ;
; PKT_BURST_SIZE_H          ; 78    ; Signed Integer                                                                                                                         ;
; PKT_BURST_SIZE_L          ; 76    ; Signed Integer                                                                                                                         ;
; PKT_ORI_BURST_SIZE_L      ; 105   ; Signed Integer                                                                                                                         ;
; PKT_ORI_BURST_SIZE_H      ; 107   ; Signed Integer                                                                                                                         ;
; ST_DATA_W                 ; 108   ; Signed Integer                                                                                                                         ;
; ST_CHANNEL_W              ; 18    ; Signed Integer                                                                                                                         ;
; ADDR_W                    ; 28    ; Signed Integer                                                                                                                         ;
; AVS_DATA_W                ; 32    ; Signed Integer                                                                                                                         ;
; AVS_BURSTCOUNT_W          ; 3     ; Signed Integer                                                                                                                         ;
; PKT_SYMBOLS               ; 4     ; Signed Integer                                                                                                                         ;
; PREVENT_FIFO_OVERFLOW     ; 1     ; Signed Integer                                                                                                                         ;
; SUPPRESS_0_BYTEEN_CMD     ; 0     ; Signed Integer                                                                                                                         ;
; USE_READRESPONSE          ; 0     ; Signed Integer                                                                                                                         ;
; USE_WRITERESPONSE         ; 0     ; Signed Integer                                                                                                                         ;
; AVS_BE_W                  ; 4     ; Signed Integer                                                                                                                         ;
; BURST_SIZE_W              ; 3     ; Signed Integer                                                                                                                         ;
; FIFO_DATA_W               ; 109   ; Signed Integer                                                                                                                         ;
; ECC_ENABLE                ; 0     ; Signed Integer                                                                                                                         ;
+---------------------------+-------+----------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent|altera_merlin_burst_uncompressor:uncompressor ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                            ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ADDR_W         ; 28    ; Signed Integer                                                                                                                                                                                  ;
; BURSTWRAP_W    ; 3     ; Signed Integer                                                                                                                                                                                  ;
; BYTE_CNT_W     ; 3     ; Signed Integer                                                                                                                                                                                  ;
; PKT_SYMBOLS    ; 4     ; Signed Integer                                                                                                                                                                                  ;
; BURST_SIZE_W   ; 3     ; Signed Integer                                                                                                                                                                                  ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo ;
+---------------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name      ; Value ; Type                                                                                                                                              ;
+---------------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; SYMBOLS_PER_BEAT    ; 1     ; Signed Integer                                                                                                                                    ;
; BITS_PER_SYMBOL     ; 109   ; Signed Integer                                                                                                                                    ;
; FIFO_DEPTH          ; 2     ; Signed Integer                                                                                                                                    ;
; CHANNEL_WIDTH       ; 0     ; Signed Integer                                                                                                                                    ;
; ERROR_WIDTH         ; 0     ; Signed Integer                                                                                                                                    ;
; USE_PACKETS         ; 1     ; Signed Integer                                                                                                                                    ;
; USE_FILL_LEVEL      ; 0     ; Signed Integer                                                                                                                                    ;
; USE_STORE_FORWARD   ; 0     ; Signed Integer                                                                                                                                    ;
; USE_ALMOST_FULL_IF  ; 0     ; Signed Integer                                                                                                                                    ;
; USE_ALMOST_EMPTY_IF ; 0     ; Signed Integer                                                                                                                                    ;
; EMPTY_LATENCY       ; 1     ; Signed Integer                                                                                                                                    ;
; USE_MEMORY_BLOCKS   ; 0     ; Signed Integer                                                                                                                                    ;
; DATA_WIDTH          ; 109   ; Signed Integer                                                                                                                                    ;
; EMPTY_WIDTH         ; 0     ; Signed Integer                                                                                                                                    ;
+---------------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_pll_pll_slave_agent ;
+---------------------------+-------+-------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name            ; Value ; Type                                                                                                                          ;
+---------------------------+-------+-------------------------------------------------------------------------------------------------------------------------------+
; PKT_BEGIN_BURST           ; 83    ; Signed Integer                                                                                                                ;
; PKT_DATA_H                ; 31    ; Signed Integer                                                                                                                ;
; PKT_DATA_L                ; 0     ; Signed Integer                                                                                                                ;
; PKT_SYMBOL_W              ; 8     ; Signed Integer                                                                                                                ;
; PKT_BYTEEN_H              ; 35    ; Signed Integer                                                                                                                ;
; PKT_BYTEEN_L              ; 32    ; Signed Integer                                                                                                                ;
; PKT_ADDR_H                ; 63    ; Signed Integer                                                                                                                ;
; PKT_ADDR_L                ; 36    ; Signed Integer                                                                                                                ;
; PKT_TRANS_LOCK            ; 68    ; Signed Integer                                                                                                                ;
; PKT_TRANS_COMPRESSED_READ ; 64    ; Signed Integer                                                                                                                ;
; PKT_TRANS_POSTED          ; 65    ; Signed Integer                                                                                                                ;
; PKT_TRANS_WRITE           ; 66    ; Signed Integer                                                                                                                ;
; PKT_TRANS_READ            ; 67    ; Signed Integer                                                                                                                ;
; PKT_SRC_ID_H              ; 89    ; Signed Integer                                                                                                                ;
; PKT_SRC_ID_L              ; 85    ; Signed Integer                                                                                                                ;
; PKT_DEST_ID_H             ; 94    ; Signed Integer                                                                                                                ;
; PKT_DEST_ID_L             ; 90    ; Signed Integer                                                                                                                ;
; PKT_BURSTWRAP_H           ; 75    ; Signed Integer                                                                                                                ;
; PKT_BURSTWRAP_L           ; 73    ; Signed Integer                                                                                                                ;
; PKT_BYTE_CNT_H            ; 72    ; Signed Integer                                                                                                                ;
; PKT_BYTE_CNT_L            ; 70    ; Signed Integer                                                                                                                ;
; PKT_PROTECTION_H          ; 98    ; Signed Integer                                                                                                                ;
; PKT_PROTECTION_L          ; 96    ; Signed Integer                                                                                                                ;
; PKT_RESPONSE_STATUS_H     ; 104   ; Signed Integer                                                                                                                ;
; PKT_RESPONSE_STATUS_L     ; 103   ; Signed Integer                                                                                                                ;
; PKT_BURST_SIZE_H          ; 78    ; Signed Integer                                                                                                                ;
; PKT_BURST_SIZE_L          ; 76    ; Signed Integer                                                                                                                ;
; PKT_ORI_BURST_SIZE_L      ; 105   ; Signed Integer                                                                                                                ;
; PKT_ORI_BURST_SIZE_H      ; 107   ; Signed Integer                                                                                                                ;
; ST_DATA_W                 ; 108   ; Signed Integer                                                                                                                ;
; ST_CHANNEL_W              ; 18    ; Signed Integer                                                                                                                ;
; ADDR_W                    ; 28    ; Signed Integer                                                                                                                ;
; AVS_DATA_W                ; 32    ; Signed Integer                                                                                                                ;
; AVS_BURSTCOUNT_W          ; 3     ; Signed Integer                                                                                                                ;
; PKT_SYMBOLS               ; 4     ; Signed Integer                                                                                                                ;
; PREVENT_FIFO_OVERFLOW     ; 1     ; Signed Integer                                                                                                                ;
; SUPPRESS_0_BYTEEN_CMD     ; 0     ; Signed Integer                                                                                                                ;
; USE_READRESPONSE          ; 0     ; Signed Integer                                                                                                                ;
; USE_WRITERESPONSE         ; 0     ; Signed Integer                                                                                                                ;
; AVS_BE_W                  ; 4     ; Signed Integer                                                                                                                ;
; BURST_SIZE_W              ; 3     ; Signed Integer                                                                                                                ;
; FIFO_DATA_W               ; 109   ; Signed Integer                                                                                                                ;
; ECC_ENABLE                ; 0     ; Signed Integer                                                                                                                ;
+---------------------------+-------+-------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_pll_pll_slave_agent|altera_merlin_burst_uncompressor:uncompressor ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                   ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ADDR_W         ; 28    ; Signed Integer                                                                                                                                                                         ;
; BURSTWRAP_W    ; 3     ; Signed Integer                                                                                                                                                                         ;
; BYTE_CNT_W     ; 3     ; Signed Integer                                                                                                                                                                         ;
; PKT_SYMBOLS    ; 4     ; Signed Integer                                                                                                                                                                         ;
; BURST_SIZE_W   ; 3     ; Signed Integer                                                                                                                                                                         ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo ;
+---------------------+-------+------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name      ; Value ; Type                                                                                                                                     ;
+---------------------+-------+------------------------------------------------------------------------------------------------------------------------------------------+
; SYMBOLS_PER_BEAT    ; 1     ; Signed Integer                                                                                                                           ;
; BITS_PER_SYMBOL     ; 109   ; Signed Integer                                                                                                                           ;
; FIFO_DEPTH          ; 2     ; Signed Integer                                                                                                                           ;
; CHANNEL_WIDTH       ; 0     ; Signed Integer                                                                                                                           ;
; ERROR_WIDTH         ; 0     ; Signed Integer                                                                                                                           ;
; USE_PACKETS         ; 1     ; Signed Integer                                                                                                                           ;
; USE_FILL_LEVEL      ; 0     ; Signed Integer                                                                                                                           ;
; USE_STORE_FORWARD   ; 0     ; Signed Integer                                                                                                                           ;
; USE_ALMOST_FULL_IF  ; 0     ; Signed Integer                                                                                                                           ;
; USE_ALMOST_EMPTY_IF ; 0     ; Signed Integer                                                                                                                           ;
; EMPTY_LATENCY       ; 1     ; Signed Integer                                                                                                                           ;
; USE_MEMORY_BLOCKS   ; 0     ; Signed Integer                                                                                                                           ;
; DATA_WIDTH          ; 109   ; Signed Integer                                                                                                                           ;
; EMPTY_WIDTH         ; 0     ; Signed Integer                                                                                                                           ;
+---------------------+-------+------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_memory2_0_s1_agent ;
+---------------------------+-------+-------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name            ; Value ; Type                                                                                                                          ;
+---------------------------+-------+-------------------------------------------------------------------------------------------------------------------------------+
; PKT_BEGIN_BURST           ; 83    ; Signed Integer                                                                                                                ;
; PKT_DATA_H                ; 31    ; Signed Integer                                                                                                                ;
; PKT_DATA_L                ; 0     ; Signed Integer                                                                                                                ;
; PKT_SYMBOL_W              ; 8     ; Signed Integer                                                                                                                ;
; PKT_BYTEEN_H              ; 35    ; Signed Integer                                                                                                                ;
; PKT_BYTEEN_L              ; 32    ; Signed Integer                                                                                                                ;
; PKT_ADDR_H                ; 63    ; Signed Integer                                                                                                                ;
; PKT_ADDR_L                ; 36    ; Signed Integer                                                                                                                ;
; PKT_TRANS_LOCK            ; 68    ; Signed Integer                                                                                                                ;
; PKT_TRANS_COMPRESSED_READ ; 64    ; Signed Integer                                                                                                                ;
; PKT_TRANS_POSTED          ; 65    ; Signed Integer                                                                                                                ;
; PKT_TRANS_WRITE           ; 66    ; Signed Integer                                                                                                                ;
; PKT_TRANS_READ            ; 67    ; Signed Integer                                                                                                                ;
; PKT_SRC_ID_H              ; 89    ; Signed Integer                                                                                                                ;
; PKT_SRC_ID_L              ; 85    ; Signed Integer                                                                                                                ;
; PKT_DEST_ID_H             ; 94    ; Signed Integer                                                                                                                ;
; PKT_DEST_ID_L             ; 90    ; Signed Integer                                                                                                                ;
; PKT_BURSTWRAP_H           ; 75    ; Signed Integer                                                                                                                ;
; PKT_BURSTWRAP_L           ; 73    ; Signed Integer                                                                                                                ;
; PKT_BYTE_CNT_H            ; 72    ; Signed Integer                                                                                                                ;
; PKT_BYTE_CNT_L            ; 70    ; Signed Integer                                                                                                                ;
; PKT_PROTECTION_H          ; 98    ; Signed Integer                                                                                                                ;
; PKT_PROTECTION_L          ; 96    ; Signed Integer                                                                                                                ;
; PKT_RESPONSE_STATUS_H     ; 104   ; Signed Integer                                                                                                                ;
; PKT_RESPONSE_STATUS_L     ; 103   ; Signed Integer                                                                                                                ;
; PKT_BURST_SIZE_H          ; 78    ; Signed Integer                                                                                                                ;
; PKT_BURST_SIZE_L          ; 76    ; Signed Integer                                                                                                                ;
; PKT_ORI_BURST_SIZE_L      ; 105   ; Signed Integer                                                                                                                ;
; PKT_ORI_BURST_SIZE_H      ; 107   ; Signed Integer                                                                                                                ;
; ST_DATA_W                 ; 108   ; Signed Integer                                                                                                                ;
; ST_CHANNEL_W              ; 18    ; Signed Integer                                                                                                                ;
; ADDR_W                    ; 28    ; Signed Integer                                                                                                                ;
; AVS_DATA_W                ; 32    ; Signed Integer                                                                                                                ;
; AVS_BURSTCOUNT_W          ; 3     ; Signed Integer                                                                                                                ;
; PKT_SYMBOLS               ; 4     ; Signed Integer                                                                                                                ;
; PREVENT_FIFO_OVERFLOW     ; 1     ; Signed Integer                                                                                                                ;
; SUPPRESS_0_BYTEEN_CMD     ; 0     ; Signed Integer                                                                                                                ;
; USE_READRESPONSE          ; 0     ; Signed Integer                                                                                                                ;
; USE_WRITERESPONSE         ; 0     ; Signed Integer                                                                                                                ;
; AVS_BE_W                  ; 4     ; Signed Integer                                                                                                                ;
; BURST_SIZE_W              ; 3     ; Signed Integer                                                                                                                ;
; FIFO_DATA_W               ; 109   ; Signed Integer                                                                                                                ;
; ECC_ENABLE                ; 0     ; Signed Integer                                                                                                                ;
+---------------------------+-------+-------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_memory2_0_s1_agent|altera_merlin_burst_uncompressor:uncompressor ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                   ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ADDR_W         ; 28    ; Signed Integer                                                                                                                                                                         ;
; BURSTWRAP_W    ; 3     ; Signed Integer                                                                                                                                                                         ;
; BYTE_CNT_W     ; 3     ; Signed Integer                                                                                                                                                                         ;
; PKT_SYMBOLS    ; 4     ; Signed Integer                                                                                                                                                                         ;
; BURST_SIZE_W   ; 3     ; Signed Integer                                                                                                                                                                         ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo ;
+---------------------+-------+------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name      ; Value ; Type                                                                                                                                     ;
+---------------------+-------+------------------------------------------------------------------------------------------------------------------------------------------+
; SYMBOLS_PER_BEAT    ; 1     ; Signed Integer                                                                                                                           ;
; BITS_PER_SYMBOL     ; 109   ; Signed Integer                                                                                                                           ;
; FIFO_DEPTH          ; 2     ; Signed Integer                                                                                                                           ;
; CHANNEL_WIDTH       ; 0     ; Signed Integer                                                                                                                           ;
; ERROR_WIDTH         ; 0     ; Signed Integer                                                                                                                           ;
; USE_PACKETS         ; 1     ; Signed Integer                                                                                                                           ;
; USE_FILL_LEVEL      ; 0     ; Signed Integer                                                                                                                           ;
; USE_STORE_FORWARD   ; 0     ; Signed Integer                                                                                                                           ;
; USE_ALMOST_FULL_IF  ; 0     ; Signed Integer                                                                                                                           ;
; USE_ALMOST_EMPTY_IF ; 0     ; Signed Integer                                                                                                                           ;
; EMPTY_LATENCY       ; 1     ; Signed Integer                                                                                                                           ;
; USE_MEMORY_BLOCKS   ; 0     ; Signed Integer                                                                                                                           ;
; DATA_WIDTH          ; 109   ; Signed Integer                                                                                                                           ;
; EMPTY_WIDTH         ; 0     ; Signed Integer                                                                                                                           ;
+---------------------+-------+------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent ;
+---------------------------+-------+--------------------------------------------------------------------------------------------------------------------+
; Parameter Name            ; Value ; Type                                                                                                               ;
+---------------------------+-------+--------------------------------------------------------------------------------------------------------------------+
; PKT_BEGIN_BURST           ; 65    ; Signed Integer                                                                                                     ;
; PKT_DATA_H                ; 15    ; Signed Integer                                                                                                     ;
; PKT_DATA_L                ; 0     ; Signed Integer                                                                                                     ;
; PKT_SYMBOL_W              ; 8     ; Signed Integer                                                                                                     ;
; PKT_BYTEEN_H              ; 17    ; Signed Integer                                                                                                     ;
; PKT_BYTEEN_L              ; 16    ; Signed Integer                                                                                                     ;
; PKT_ADDR_H                ; 45    ; Signed Integer                                                                                                     ;
; PKT_ADDR_L                ; 18    ; Signed Integer                                                                                                     ;
; PKT_TRANS_LOCK            ; 50    ; Signed Integer                                                                                                     ;
; PKT_TRANS_COMPRESSED_READ ; 46    ; Signed Integer                                                                                                     ;
; PKT_TRANS_POSTED          ; 47    ; Signed Integer                                                                                                     ;
; PKT_TRANS_WRITE           ; 48    ; Signed Integer                                                                                                     ;
; PKT_TRANS_READ            ; 49    ; Signed Integer                                                                                                     ;
; PKT_SRC_ID_H              ; 71    ; Signed Integer                                                                                                     ;
; PKT_SRC_ID_L              ; 67    ; Signed Integer                                                                                                     ;
; PKT_DEST_ID_H             ; 76    ; Signed Integer                                                                                                     ;
; PKT_DEST_ID_L             ; 72    ; Signed Integer                                                                                                     ;
; PKT_BURSTWRAP_H           ; 57    ; Signed Integer                                                                                                     ;
; PKT_BURSTWRAP_L           ; 55    ; Signed Integer                                                                                                     ;
; PKT_BYTE_CNT_H            ; 54    ; Signed Integer                                                                                                     ;
; PKT_BYTE_CNT_L            ; 52    ; Signed Integer                                                                                                     ;
; PKT_PROTECTION_H          ; 80    ; Signed Integer                                                                                                     ;
; PKT_PROTECTION_L          ; 78    ; Signed Integer                                                                                                     ;
; PKT_RESPONSE_STATUS_H     ; 86    ; Signed Integer                                                                                                     ;
; PKT_RESPONSE_STATUS_L     ; 85    ; Signed Integer                                                                                                     ;
; PKT_BURST_SIZE_H          ; 60    ; Signed Integer                                                                                                     ;
; PKT_BURST_SIZE_L          ; 58    ; Signed Integer                                                                                                     ;
; PKT_ORI_BURST_SIZE_L      ; 87    ; Signed Integer                                                                                                     ;
; PKT_ORI_BURST_SIZE_H      ; 89    ; Signed Integer                                                                                                     ;
; ST_DATA_W                 ; 90    ; Signed Integer                                                                                                     ;
; ST_CHANNEL_W              ; 18    ; Signed Integer                                                                                                     ;
; ADDR_W                    ; 28    ; Signed Integer                                                                                                     ;
; AVS_DATA_W                ; 16    ; Signed Integer                                                                                                     ;
; AVS_BURSTCOUNT_W          ; 2     ; Signed Integer                                                                                                     ;
; PKT_SYMBOLS               ; 2     ; Signed Integer                                                                                                     ;
; PREVENT_FIFO_OVERFLOW     ; 1     ; Signed Integer                                                                                                     ;
; SUPPRESS_0_BYTEEN_CMD     ; 1     ; Signed Integer                                                                                                     ;
; USE_READRESPONSE          ; 0     ; Signed Integer                                                                                                     ;
; USE_WRITERESPONSE         ; 0     ; Signed Integer                                                                                                     ;
; AVS_BE_W                  ; 2     ; Signed Integer                                                                                                     ;
; BURST_SIZE_W              ; 3     ; Signed Integer                                                                                                     ;
; FIFO_DATA_W               ; 91    ; Signed Integer                                                                                                     ;
; ECC_ENABLE                ; 0     ; Signed Integer                                                                                                     ;
+---------------------------+-------+--------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                        ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ADDR_W         ; 28    ; Signed Integer                                                                                                                                                              ;
; BURSTWRAP_W    ; 3     ; Signed Integer                                                                                                                                                              ;
; BYTE_CNT_W     ; 3     ; Signed Integer                                                                                                                                                              ;
; PKT_SYMBOLS    ; 2     ; Signed Integer                                                                                                                                                              ;
; BURST_SIZE_W   ; 3     ; Signed Integer                                                                                                                                                              ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo ;
+---------------------+-------+-------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name      ; Value ; Type                                                                                                                          ;
+---------------------+-------+-------------------------------------------------------------------------------------------------------------------------------+
; SYMBOLS_PER_BEAT    ; 1     ; Signed Integer                                                                                                                ;
; BITS_PER_SYMBOL     ; 91    ; Signed Integer                                                                                                                ;
; FIFO_DEPTH          ; 8     ; Signed Integer                                                                                                                ;
; CHANNEL_WIDTH       ; 0     ; Signed Integer                                                                                                                ;
; ERROR_WIDTH         ; 0     ; Signed Integer                                                                                                                ;
; USE_PACKETS         ; 1     ; Signed Integer                                                                                                                ;
; USE_FILL_LEVEL      ; 0     ; Signed Integer                                                                                                                ;
; USE_STORE_FORWARD   ; 0     ; Signed Integer                                                                                                                ;
; USE_ALMOST_FULL_IF  ; 0     ; Signed Integer                                                                                                                ;
; USE_ALMOST_EMPTY_IF ; 0     ; Signed Integer                                                                                                                ;
; EMPTY_LATENCY       ; 1     ; Signed Integer                                                                                                                ;
; USE_MEMORY_BLOCKS   ; 0     ; Signed Integer                                                                                                                ;
; DATA_WIDTH          ; 91    ; Signed Integer                                                                                                                ;
; EMPTY_WIDTH         ; 0     ; Signed Integer                                                                                                                ;
+---------------------+-------+-------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo ;
+---------------------+-------+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name      ; Value ; Type                                                                                                                            ;
+---------------------+-------+---------------------------------------------------------------------------------------------------------------------------------+
; SYMBOLS_PER_BEAT    ; 1     ; Signed Integer                                                                                                                  ;
; BITS_PER_SYMBOL     ; 18    ; Signed Integer                                                                                                                  ;
; FIFO_DEPTH          ; 8     ; Signed Integer                                                                                                                  ;
; CHANNEL_WIDTH       ; 0     ; Signed Integer                                                                                                                  ;
; ERROR_WIDTH         ; 0     ; Signed Integer                                                                                                                  ;
; USE_PACKETS         ; 0     ; Signed Integer                                                                                                                  ;
; USE_FILL_LEVEL      ; 0     ; Signed Integer                                                                                                                  ;
; USE_STORE_FORWARD   ; 0     ; Signed Integer                                                                                                                  ;
; USE_ALMOST_FULL_IF  ; 0     ; Signed Integer                                                                                                                  ;
; USE_ALMOST_EMPTY_IF ; 0     ; Signed Integer                                                                                                                  ;
; EMPTY_LATENCY       ; 3     ; Signed Integer                                                                                                                  ;
; USE_MEMORY_BLOCKS   ; 1     ; Signed Integer                                                                                                                  ;
; DATA_WIDTH          ; 18    ; Signed Integer                                                                                                                  ;
; EMPTY_WIDTH         ; 0     ; Signed Integer                                                                                                                  ;
+---------------------+-------+---------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:key_s1_agent ;
+---------------------------+-------+------------------------------------------------------------------------------------------------------------------+
; Parameter Name            ; Value ; Type                                                                                                             ;
+---------------------------+-------+------------------------------------------------------------------------------------------------------------------+
; PKT_BEGIN_BURST           ; 83    ; Signed Integer                                                                                                   ;
; PKT_DATA_H                ; 31    ; Signed Integer                                                                                                   ;
; PKT_DATA_L                ; 0     ; Signed Integer                                                                                                   ;
; PKT_SYMBOL_W              ; 8     ; Signed Integer                                                                                                   ;
; PKT_BYTEEN_H              ; 35    ; Signed Integer                                                                                                   ;
; PKT_BYTEEN_L              ; 32    ; Signed Integer                                                                                                   ;
; PKT_ADDR_H                ; 63    ; Signed Integer                                                                                                   ;
; PKT_ADDR_L                ; 36    ; Signed Integer                                                                                                   ;
; PKT_TRANS_LOCK            ; 68    ; Signed Integer                                                                                                   ;
; PKT_TRANS_COMPRESSED_READ ; 64    ; Signed Integer                                                                                                   ;
; PKT_TRANS_POSTED          ; 65    ; Signed Integer                                                                                                   ;
; PKT_TRANS_WRITE           ; 66    ; Signed Integer                                                                                                   ;
; PKT_TRANS_READ            ; 67    ; Signed Integer                                                                                                   ;
; PKT_SRC_ID_H              ; 89    ; Signed Integer                                                                                                   ;
; PKT_SRC_ID_L              ; 85    ; Signed Integer                                                                                                   ;
; PKT_DEST_ID_H             ; 94    ; Signed Integer                                                                                                   ;
; PKT_DEST_ID_L             ; 90    ; Signed Integer                                                                                                   ;
; PKT_BURSTWRAP_H           ; 75    ; Signed Integer                                                                                                   ;
; PKT_BURSTWRAP_L           ; 73    ; Signed Integer                                                                                                   ;
; PKT_BYTE_CNT_H            ; 72    ; Signed Integer                                                                                                   ;
; PKT_BYTE_CNT_L            ; 70    ; Signed Integer                                                                                                   ;
; PKT_PROTECTION_H          ; 98    ; Signed Integer                                                                                                   ;
; PKT_PROTECTION_L          ; 96    ; Signed Integer                                                                                                   ;
; PKT_RESPONSE_STATUS_H     ; 104   ; Signed Integer                                                                                                   ;
; PKT_RESPONSE_STATUS_L     ; 103   ; Signed Integer                                                                                                   ;
; PKT_BURST_SIZE_H          ; 78    ; Signed Integer                                                                                                   ;
; PKT_BURST_SIZE_L          ; 76    ; Signed Integer                                                                                                   ;
; PKT_ORI_BURST_SIZE_L      ; 105   ; Signed Integer                                                                                                   ;
; PKT_ORI_BURST_SIZE_H      ; 107   ; Signed Integer                                                                                                   ;
; ST_DATA_W                 ; 108   ; Signed Integer                                                                                                   ;
; ST_CHANNEL_W              ; 18    ; Signed Integer                                                                                                   ;
; ADDR_W                    ; 28    ; Signed Integer                                                                                                   ;
; AVS_DATA_W                ; 32    ; Signed Integer                                                                                                   ;
; AVS_BURSTCOUNT_W          ; 3     ; Signed Integer                                                                                                   ;
; PKT_SYMBOLS               ; 4     ; Signed Integer                                                                                                   ;
; PREVENT_FIFO_OVERFLOW     ; 1     ; Signed Integer                                                                                                   ;
; SUPPRESS_0_BYTEEN_CMD     ; 0     ; Signed Integer                                                                                                   ;
; USE_READRESPONSE          ; 0     ; Signed Integer                                                                                                   ;
; USE_WRITERESPONSE         ; 0     ; Signed Integer                                                                                                   ;
; AVS_BE_W                  ; 4     ; Signed Integer                                                                                                   ;
; BURST_SIZE_W              ; 3     ; Signed Integer                                                                                                   ;
; FIFO_DATA_W               ; 109   ; Signed Integer                                                                                                   ;
; ECC_ENABLE                ; 0     ; Signed Integer                                                                                                   ;
+---------------------------+-------+------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:key_s1_agent|altera_merlin_burst_uncompressor:uncompressor ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                      ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ADDR_W         ; 28    ; Signed Integer                                                                                                                                                            ;
; BURSTWRAP_W    ; 3     ; Signed Integer                                                                                                                                                            ;
; BYTE_CNT_W     ; 3     ; Signed Integer                                                                                                                                                            ;
; PKT_SYMBOLS    ; 4     ; Signed Integer                                                                                                                                                            ;
; BURST_SIZE_W   ; 3     ; Signed Integer                                                                                                                                                            ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo ;
+---------------------+-------+-----------------------------------------------------------------------------------------------------------------------------+
; Parameter Name      ; Value ; Type                                                                                                                        ;
+---------------------+-------+-----------------------------------------------------------------------------------------------------------------------------+
; SYMBOLS_PER_BEAT    ; 1     ; Signed Integer                                                                                                              ;
; BITS_PER_SYMBOL     ; 109   ; Signed Integer                                                                                                              ;
; FIFO_DEPTH          ; 2     ; Signed Integer                                                                                                              ;
; CHANNEL_WIDTH       ; 0     ; Signed Integer                                                                                                              ;
; ERROR_WIDTH         ; 0     ; Signed Integer                                                                                                              ;
; USE_PACKETS         ; 1     ; Signed Integer                                                                                                              ;
; USE_FILL_LEVEL      ; 0     ; Signed Integer                                                                                                              ;
; USE_STORE_FORWARD   ; 0     ; Signed Integer                                                                                                              ;
; USE_ALMOST_FULL_IF  ; 0     ; Signed Integer                                                                                                              ;
; USE_ALMOST_EMPTY_IF ; 0     ; Signed Integer                                                                                                              ;
; EMPTY_LATENCY       ; 1     ; Signed Integer                                                                                                              ;
; USE_MEMORY_BLOCKS   ; 0     ; Signed Integer                                                                                                              ;
; DATA_WIDTH          ; 109   ; Signed Integer                                                                                                              ;
; EMPTY_WIDTH         ; 0     ; Signed Integer                                                                                                              ;
+---------------------+-------+-----------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hex_digits_pio_s1_agent ;
+---------------------------+-------+-----------------------------------------------------------------------------------------------------------------------------+
; Parameter Name            ; Value ; Type                                                                                                                        ;
+---------------------------+-------+-----------------------------------------------------------------------------------------------------------------------------+
; PKT_BEGIN_BURST           ; 83    ; Signed Integer                                                                                                              ;
; PKT_DATA_H                ; 31    ; Signed Integer                                                                                                              ;
; PKT_DATA_L                ; 0     ; Signed Integer                                                                                                              ;
; PKT_SYMBOL_W              ; 8     ; Signed Integer                                                                                                              ;
; PKT_BYTEEN_H              ; 35    ; Signed Integer                                                                                                              ;
; PKT_BYTEEN_L              ; 32    ; Signed Integer                                                                                                              ;
; PKT_ADDR_H                ; 63    ; Signed Integer                                                                                                              ;
; PKT_ADDR_L                ; 36    ; Signed Integer                                                                                                              ;
; PKT_TRANS_LOCK            ; 68    ; Signed Integer                                                                                                              ;
; PKT_TRANS_COMPRESSED_READ ; 64    ; Signed Integer                                                                                                              ;
; PKT_TRANS_POSTED          ; 65    ; Signed Integer                                                                                                              ;
; PKT_TRANS_WRITE           ; 66    ; Signed Integer                                                                                                              ;
; PKT_TRANS_READ            ; 67    ; Signed Integer                                                                                                              ;
; PKT_SRC_ID_H              ; 89    ; Signed Integer                                                                                                              ;
; PKT_SRC_ID_L              ; 85    ; Signed Integer                                                                                                              ;
; PKT_DEST_ID_H             ; 94    ; Signed Integer                                                                                                              ;
; PKT_DEST_ID_L             ; 90    ; Signed Integer                                                                                                              ;
; PKT_BURSTWRAP_H           ; 75    ; Signed Integer                                                                                                              ;
; PKT_BURSTWRAP_L           ; 73    ; Signed Integer                                                                                                              ;
; PKT_BYTE_CNT_H            ; 72    ; Signed Integer                                                                                                              ;
; PKT_BYTE_CNT_L            ; 70    ; Signed Integer                                                                                                              ;
; PKT_PROTECTION_H          ; 98    ; Signed Integer                                                                                                              ;
; PKT_PROTECTION_L          ; 96    ; Signed Integer                                                                                                              ;
; PKT_RESPONSE_STATUS_H     ; 104   ; Signed Integer                                                                                                              ;
; PKT_RESPONSE_STATUS_L     ; 103   ; Signed Integer                                                                                                              ;
; PKT_BURST_SIZE_H          ; 78    ; Signed Integer                                                                                                              ;
; PKT_BURST_SIZE_L          ; 76    ; Signed Integer                                                                                                              ;
; PKT_ORI_BURST_SIZE_L      ; 105   ; Signed Integer                                                                                                              ;
; PKT_ORI_BURST_SIZE_H      ; 107   ; Signed Integer                                                                                                              ;
; ST_DATA_W                 ; 108   ; Signed Integer                                                                                                              ;
; ST_CHANNEL_W              ; 18    ; Signed Integer                                                                                                              ;
; ADDR_W                    ; 28    ; Signed Integer                                                                                                              ;
; AVS_DATA_W                ; 32    ; Signed Integer                                                                                                              ;
; AVS_BURSTCOUNT_W          ; 3     ; Signed Integer                                                                                                              ;
; PKT_SYMBOLS               ; 4     ; Signed Integer                                                                                                              ;
; PREVENT_FIFO_OVERFLOW     ; 1     ; Signed Integer                                                                                                              ;
; SUPPRESS_0_BYTEEN_CMD     ; 0     ; Signed Integer                                                                                                              ;
; USE_READRESPONSE          ; 0     ; Signed Integer                                                                                                              ;
; USE_WRITERESPONSE         ; 0     ; Signed Integer                                                                                                              ;
; AVS_BE_W                  ; 4     ; Signed Integer                                                                                                              ;
; BURST_SIZE_W              ; 3     ; Signed Integer                                                                                                              ;
; FIFO_DATA_W               ; 109   ; Signed Integer                                                                                                              ;
; ECC_ENABLE                ; 0     ; Signed Integer                                                                                                              ;
+---------------------------+-------+-----------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hex_digits_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                 ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ADDR_W         ; 28    ; Signed Integer                                                                                                                                                                       ;
; BURSTWRAP_W    ; 3     ; Signed Integer                                                                                                                                                                       ;
; BYTE_CNT_W     ; 3     ; Signed Integer                                                                                                                                                                       ;
; PKT_SYMBOLS    ; 4     ; Signed Integer                                                                                                                                                                       ;
; BURST_SIZE_W   ; 3     ; Signed Integer                                                                                                                                                                       ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex_digits_pio_s1_agent_rsp_fifo ;
+---------------------+-------+----------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name      ; Value ; Type                                                                                                                                   ;
+---------------------+-------+----------------------------------------------------------------------------------------------------------------------------------------+
; SYMBOLS_PER_BEAT    ; 1     ; Signed Integer                                                                                                                         ;
; BITS_PER_SYMBOL     ; 109   ; Signed Integer                                                                                                                         ;
; FIFO_DEPTH          ; 2     ; Signed Integer                                                                                                                         ;
; CHANNEL_WIDTH       ; 0     ; Signed Integer                                                                                                                         ;
; ERROR_WIDTH         ; 0     ; Signed Integer                                                                                                                         ;
; USE_PACKETS         ; 1     ; Signed Integer                                                                                                                         ;
; USE_FILL_LEVEL      ; 0     ; Signed Integer                                                                                                                         ;
; USE_STORE_FORWARD   ; 0     ; Signed Integer                                                                                                                         ;
; USE_ALMOST_FULL_IF  ; 0     ; Signed Integer                                                                                                                         ;
; USE_ALMOST_EMPTY_IF ; 0     ; Signed Integer                                                                                                                         ;
; EMPTY_LATENCY       ; 1     ; Signed Integer                                                                                                                         ;
; USE_MEMORY_BLOCKS   ; 0     ; Signed Integer                                                                                                                         ;
; DATA_WIDTH          ; 109   ; Signed Integer                                                                                                                         ;
; EMPTY_WIDTH         ; 0     ; Signed Integer                                                                                                                         ;
+---------------------+-------+----------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:leds_pio_s1_agent ;
+---------------------------+-------+-----------------------------------------------------------------------------------------------------------------------+
; Parameter Name            ; Value ; Type                                                                                                                  ;
+---------------------------+-------+-----------------------------------------------------------------------------------------------------------------------+
; PKT_BEGIN_BURST           ; 83    ; Signed Integer                                                                                                        ;
; PKT_DATA_H                ; 31    ; Signed Integer                                                                                                        ;
; PKT_DATA_L                ; 0     ; Signed Integer                                                                                                        ;
; PKT_SYMBOL_W              ; 8     ; Signed Integer                                                                                                        ;
; PKT_BYTEEN_H              ; 35    ; Signed Integer                                                                                                        ;
; PKT_BYTEEN_L              ; 32    ; Signed Integer                                                                                                        ;
; PKT_ADDR_H                ; 63    ; Signed Integer                                                                                                        ;
; PKT_ADDR_L                ; 36    ; Signed Integer                                                                                                        ;
; PKT_TRANS_LOCK            ; 68    ; Signed Integer                                                                                                        ;
; PKT_TRANS_COMPRESSED_READ ; 64    ; Signed Integer                                                                                                        ;
; PKT_TRANS_POSTED          ; 65    ; Signed Integer                                                                                                        ;
; PKT_TRANS_WRITE           ; 66    ; Signed Integer                                                                                                        ;
; PKT_TRANS_READ            ; 67    ; Signed Integer                                                                                                        ;
; PKT_SRC_ID_H              ; 89    ; Signed Integer                                                                                                        ;
; PKT_SRC_ID_L              ; 85    ; Signed Integer                                                                                                        ;
; PKT_DEST_ID_H             ; 94    ; Signed Integer                                                                                                        ;
; PKT_DEST_ID_L             ; 90    ; Signed Integer                                                                                                        ;
; PKT_BURSTWRAP_H           ; 75    ; Signed Integer                                                                                                        ;
; PKT_BURSTWRAP_L           ; 73    ; Signed Integer                                                                                                        ;
; PKT_BYTE_CNT_H            ; 72    ; Signed Integer                                                                                                        ;
; PKT_BYTE_CNT_L            ; 70    ; Signed Integer                                                                                                        ;
; PKT_PROTECTION_H          ; 98    ; Signed Integer                                                                                                        ;
; PKT_PROTECTION_L          ; 96    ; Signed Integer                                                                                                        ;
; PKT_RESPONSE_STATUS_H     ; 104   ; Signed Integer                                                                                                        ;
; PKT_RESPONSE_STATUS_L     ; 103   ; Signed Integer                                                                                                        ;
; PKT_BURST_SIZE_H          ; 78    ; Signed Integer                                                                                                        ;
; PKT_BURST_SIZE_L          ; 76    ; Signed Integer                                                                                                        ;
; PKT_ORI_BURST_SIZE_L      ; 105   ; Signed Integer                                                                                                        ;
; PKT_ORI_BURST_SIZE_H      ; 107   ; Signed Integer                                                                                                        ;
; ST_DATA_W                 ; 108   ; Signed Integer                                                                                                        ;
; ST_CHANNEL_W              ; 18    ; Signed Integer                                                                                                        ;
; ADDR_W                    ; 28    ; Signed Integer                                                                                                        ;
; AVS_DATA_W                ; 32    ; Signed Integer                                                                                                        ;
; AVS_BURSTCOUNT_W          ; 3     ; Signed Integer                                                                                                        ;
; PKT_SYMBOLS               ; 4     ; Signed Integer                                                                                                        ;
; PREVENT_FIFO_OVERFLOW     ; 1     ; Signed Integer                                                                                                        ;
; SUPPRESS_0_BYTEEN_CMD     ; 0     ; Signed Integer                                                                                                        ;
; USE_READRESPONSE          ; 0     ; Signed Integer                                                                                                        ;
; USE_WRITERESPONSE         ; 0     ; Signed Integer                                                                                                        ;
; AVS_BE_W                  ; 4     ; Signed Integer                                                                                                        ;
; BURST_SIZE_W              ; 3     ; Signed Integer                                                                                                        ;
; FIFO_DATA_W               ; 109   ; Signed Integer                                                                                                        ;
; ECC_ENABLE                ; 0     ; Signed Integer                                                                                                        ;
+---------------------------+-------+-----------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:leds_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                           ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ADDR_W         ; 28    ; Signed Integer                                                                                                                                                                 ;
; BURSTWRAP_W    ; 3     ; Signed Integer                                                                                                                                                                 ;
; BYTE_CNT_W     ; 3     ; Signed Integer                                                                                                                                                                 ;
; PKT_SYMBOLS    ; 4     ; Signed Integer                                                                                                                                                                 ;
; BURST_SIZE_W   ; 3     ; Signed Integer                                                                                                                                                                 ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo ;
+---------------------+-------+----------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name      ; Value ; Type                                                                                                                             ;
+---------------------+-------+----------------------------------------------------------------------------------------------------------------------------------+
; SYMBOLS_PER_BEAT    ; 1     ; Signed Integer                                                                                                                   ;
; BITS_PER_SYMBOL     ; 109   ; Signed Integer                                                                                                                   ;
; FIFO_DEPTH          ; 2     ; Signed Integer                                                                                                                   ;
; CHANNEL_WIDTH       ; 0     ; Signed Integer                                                                                                                   ;
; ERROR_WIDTH         ; 0     ; Signed Integer                                                                                                                   ;
; USE_PACKETS         ; 1     ; Signed Integer                                                                                                                   ;
; USE_FILL_LEVEL      ; 0     ; Signed Integer                                                                                                                   ;
; USE_STORE_FORWARD   ; 0     ; Signed Integer                                                                                                                   ;
; USE_ALMOST_FULL_IF  ; 0     ; Signed Integer                                                                                                                   ;
; USE_ALMOST_EMPTY_IF ; 0     ; Signed Integer                                                                                                                   ;
; EMPTY_LATENCY       ; 1     ; Signed Integer                                                                                                                   ;
; USE_MEMORY_BLOCKS   ; 0     ; Signed Integer                                                                                                                   ;
; DATA_WIDTH          ; 109   ; Signed Integer                                                                                                                   ;
; EMPTY_WIDTH         ; 0     ; Signed Integer                                                                                                                   ;
+---------------------+-------+----------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:keycode_s1_agent ;
+---------------------------+-------+----------------------------------------------------------------------------------------------------------------------+
; Parameter Name            ; Value ; Type                                                                                                                 ;
+---------------------------+-------+----------------------------------------------------------------------------------------------------------------------+
; PKT_BEGIN_BURST           ; 83    ; Signed Integer                                                                                                       ;
; PKT_DATA_H                ; 31    ; Signed Integer                                                                                                       ;
; PKT_DATA_L                ; 0     ; Signed Integer                                                                                                       ;
; PKT_SYMBOL_W              ; 8     ; Signed Integer                                                                                                       ;
; PKT_BYTEEN_H              ; 35    ; Signed Integer                                                                                                       ;
; PKT_BYTEEN_L              ; 32    ; Signed Integer                                                                                                       ;
; PKT_ADDR_H                ; 63    ; Signed Integer                                                                                                       ;
; PKT_ADDR_L                ; 36    ; Signed Integer                                                                                                       ;
; PKT_TRANS_LOCK            ; 68    ; Signed Integer                                                                                                       ;
; PKT_TRANS_COMPRESSED_READ ; 64    ; Signed Integer                                                                                                       ;
; PKT_TRANS_POSTED          ; 65    ; Signed Integer                                                                                                       ;
; PKT_TRANS_WRITE           ; 66    ; Signed Integer                                                                                                       ;
; PKT_TRANS_READ            ; 67    ; Signed Integer                                                                                                       ;
; PKT_SRC_ID_H              ; 89    ; Signed Integer                                                                                                       ;
; PKT_SRC_ID_L              ; 85    ; Signed Integer                                                                                                       ;
; PKT_DEST_ID_H             ; 94    ; Signed Integer                                                                                                       ;
; PKT_DEST_ID_L             ; 90    ; Signed Integer                                                                                                       ;
; PKT_BURSTWRAP_H           ; 75    ; Signed Integer                                                                                                       ;
; PKT_BURSTWRAP_L           ; 73    ; Signed Integer                                                                                                       ;
; PKT_BYTE_CNT_H            ; 72    ; Signed Integer                                                                                                       ;
; PKT_BYTE_CNT_L            ; 70    ; Signed Integer                                                                                                       ;
; PKT_PROTECTION_H          ; 98    ; Signed Integer                                                                                                       ;
; PKT_PROTECTION_L          ; 96    ; Signed Integer                                                                                                       ;
; PKT_RESPONSE_STATUS_H     ; 104   ; Signed Integer                                                                                                       ;
; PKT_RESPONSE_STATUS_L     ; 103   ; Signed Integer                                                                                                       ;
; PKT_BURST_SIZE_H          ; 78    ; Signed Integer                                                                                                       ;
; PKT_BURST_SIZE_L          ; 76    ; Signed Integer                                                                                                       ;
; PKT_ORI_BURST_SIZE_L      ; 105   ; Signed Integer                                                                                                       ;
; PKT_ORI_BURST_SIZE_H      ; 107   ; Signed Integer                                                                                                       ;
; ST_DATA_W                 ; 108   ; Signed Integer                                                                                                       ;
; ST_CHANNEL_W              ; 18    ; Signed Integer                                                                                                       ;
; ADDR_W                    ; 28    ; Signed Integer                                                                                                       ;
; AVS_DATA_W                ; 32    ; Signed Integer                                                                                                       ;
; AVS_BURSTCOUNT_W          ; 3     ; Signed Integer                                                                                                       ;
; PKT_SYMBOLS               ; 4     ; Signed Integer                                                                                                       ;
; PREVENT_FIFO_OVERFLOW     ; 1     ; Signed Integer                                                                                                       ;
; SUPPRESS_0_BYTEEN_CMD     ; 0     ; Signed Integer                                                                                                       ;
; USE_READRESPONSE          ; 0     ; Signed Integer                                                                                                       ;
; USE_WRITERESPONSE         ; 0     ; Signed Integer                                                                                                       ;
; AVS_BE_W                  ; 4     ; Signed Integer                                                                                                       ;
; BURST_SIZE_W              ; 3     ; Signed Integer                                                                                                       ;
; FIFO_DATA_W               ; 109   ; Signed Integer                                                                                                       ;
; ECC_ENABLE                ; 0     ; Signed Integer                                                                                                       ;
+---------------------------+-------+----------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:keycode_s1_agent|altera_merlin_burst_uncompressor:uncompressor ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                          ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ADDR_W         ; 28    ; Signed Integer                                                                                                                                                                ;
; BURSTWRAP_W    ; 3     ; Signed Integer                                                                                                                                                                ;
; BYTE_CNT_W     ; 3     ; Signed Integer                                                                                                                                                                ;
; PKT_SYMBOLS    ; 4     ; Signed Integer                                                                                                                                                                ;
; BURST_SIZE_W   ; 3     ; Signed Integer                                                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo ;
+---------------------+-------+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name      ; Value ; Type                                                                                                                            ;
+---------------------+-------+---------------------------------------------------------------------------------------------------------------------------------+
; SYMBOLS_PER_BEAT    ; 1     ; Signed Integer                                                                                                                  ;
; BITS_PER_SYMBOL     ; 109   ; Signed Integer                                                                                                                  ;
; FIFO_DEPTH          ; 2     ; Signed Integer                                                                                                                  ;
; CHANNEL_WIDTH       ; 0     ; Signed Integer                                                                                                                  ;
; ERROR_WIDTH         ; 0     ; Signed Integer                                                                                                                  ;
; USE_PACKETS         ; 1     ; Signed Integer                                                                                                                  ;
; USE_FILL_LEVEL      ; 0     ; Signed Integer                                                                                                                  ;
; USE_STORE_FORWARD   ; 0     ; Signed Integer                                                                                                                  ;
; USE_ALMOST_FULL_IF  ; 0     ; Signed Integer                                                                                                                  ;
; USE_ALMOST_EMPTY_IF ; 0     ; Signed Integer                                                                                                                  ;
; EMPTY_LATENCY       ; 1     ; Signed Integer                                                                                                                  ;
; USE_MEMORY_BLOCKS   ; 0     ; Signed Integer                                                                                                                  ;
; DATA_WIDTH          ; 109   ; Signed Integer                                                                                                                  ;
; EMPTY_WIDTH         ; 0     ; Signed Integer                                                                                                                  ;
+---------------------+-------+---------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_irq_s1_agent ;
+---------------------------+-------+----------------------------------------------------------------------------------------------------------------------+
; Parameter Name            ; Value ; Type                                                                                                                 ;
+---------------------------+-------+----------------------------------------------------------------------------------------------------------------------+
; PKT_BEGIN_BURST           ; 83    ; Signed Integer                                                                                                       ;
; PKT_DATA_H                ; 31    ; Signed Integer                                                                                                       ;
; PKT_DATA_L                ; 0     ; Signed Integer                                                                                                       ;
; PKT_SYMBOL_W              ; 8     ; Signed Integer                                                                                                       ;
; PKT_BYTEEN_H              ; 35    ; Signed Integer                                                                                                       ;
; PKT_BYTEEN_L              ; 32    ; Signed Integer                                                                                                       ;
; PKT_ADDR_H                ; 63    ; Signed Integer                                                                                                       ;
; PKT_ADDR_L                ; 36    ; Signed Integer                                                                                                       ;
; PKT_TRANS_LOCK            ; 68    ; Signed Integer                                                                                                       ;
; PKT_TRANS_COMPRESSED_READ ; 64    ; Signed Integer                                                                                                       ;
; PKT_TRANS_POSTED          ; 65    ; Signed Integer                                                                                                       ;
; PKT_TRANS_WRITE           ; 66    ; Signed Integer                                                                                                       ;
; PKT_TRANS_READ            ; 67    ; Signed Integer                                                                                                       ;
; PKT_SRC_ID_H              ; 89    ; Signed Integer                                                                                                       ;
; PKT_SRC_ID_L              ; 85    ; Signed Integer                                                                                                       ;
; PKT_DEST_ID_H             ; 94    ; Signed Integer                                                                                                       ;
; PKT_DEST_ID_L             ; 90    ; Signed Integer                                                                                                       ;
; PKT_BURSTWRAP_H           ; 75    ; Signed Integer                                                                                                       ;
; PKT_BURSTWRAP_L           ; 73    ; Signed Integer                                                                                                       ;
; PKT_BYTE_CNT_H            ; 72    ; Signed Integer                                                                                                       ;
; PKT_BYTE_CNT_L            ; 70    ; Signed Integer                                                                                                       ;
; PKT_PROTECTION_H          ; 98    ; Signed Integer                                                                                                       ;
; PKT_PROTECTION_L          ; 96    ; Signed Integer                                                                                                       ;
; PKT_RESPONSE_STATUS_H     ; 104   ; Signed Integer                                                                                                       ;
; PKT_RESPONSE_STATUS_L     ; 103   ; Signed Integer                                                                                                       ;
; PKT_BURST_SIZE_H          ; 78    ; Signed Integer                                                                                                       ;
; PKT_BURST_SIZE_L          ; 76    ; Signed Integer                                                                                                       ;
; PKT_ORI_BURST_SIZE_L      ; 105   ; Signed Integer                                                                                                       ;
; PKT_ORI_BURST_SIZE_H      ; 107   ; Signed Integer                                                                                                       ;
; ST_DATA_W                 ; 108   ; Signed Integer                                                                                                       ;
; ST_CHANNEL_W              ; 18    ; Signed Integer                                                                                                       ;
; ADDR_W                    ; 28    ; Signed Integer                                                                                                       ;
; AVS_DATA_W                ; 32    ; Signed Integer                                                                                                       ;
; AVS_BURSTCOUNT_W          ; 3     ; Signed Integer                                                                                                       ;
; PKT_SYMBOLS               ; 4     ; Signed Integer                                                                                                       ;
; PREVENT_FIFO_OVERFLOW     ; 1     ; Signed Integer                                                                                                       ;
; SUPPRESS_0_BYTEEN_CMD     ; 0     ; Signed Integer                                                                                                       ;
; USE_READRESPONSE          ; 0     ; Signed Integer                                                                                                       ;
; USE_WRITERESPONSE         ; 0     ; Signed Integer                                                                                                       ;
; AVS_BE_W                  ; 4     ; Signed Integer                                                                                                       ;
; BURST_SIZE_W              ; 3     ; Signed Integer                                                                                                       ;
; FIFO_DATA_W               ; 109   ; Signed Integer                                                                                                       ;
; ECC_ENABLE                ; 0     ; Signed Integer                                                                                                       ;
+---------------------------+-------+----------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_irq_s1_agent|altera_merlin_burst_uncompressor:uncompressor ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                          ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ADDR_W         ; 28    ; Signed Integer                                                                                                                                                                ;
; BURSTWRAP_W    ; 3     ; Signed Integer                                                                                                                                                                ;
; BYTE_CNT_W     ; 3     ; Signed Integer                                                                                                                                                                ;
; PKT_SYMBOLS    ; 4     ; Signed Integer                                                                                                                                                                ;
; BURST_SIZE_W   ; 3     ; Signed Integer                                                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo ;
+---------------------+-------+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name      ; Value ; Type                                                                                                                            ;
+---------------------+-------+---------------------------------------------------------------------------------------------------------------------------------+
; SYMBOLS_PER_BEAT    ; 1     ; Signed Integer                                                                                                                  ;
; BITS_PER_SYMBOL     ; 109   ; Signed Integer                                                                                                                  ;
; FIFO_DEPTH          ; 2     ; Signed Integer                                                                                                                  ;
; CHANNEL_WIDTH       ; 0     ; Signed Integer                                                                                                                  ;
; ERROR_WIDTH         ; 0     ; Signed Integer                                                                                                                  ;
; USE_PACKETS         ; 1     ; Signed Integer                                                                                                                  ;
; USE_FILL_LEVEL      ; 0     ; Signed Integer                                                                                                                  ;
; USE_STORE_FORWARD   ; 0     ; Signed Integer                                                                                                                  ;
; USE_ALMOST_FULL_IF  ; 0     ; Signed Integer                                                                                                                  ;
; USE_ALMOST_EMPTY_IF ; 0     ; Signed Integer                                                                                                                  ;
; EMPTY_LATENCY       ; 1     ; Signed Integer                                                                                                                  ;
; USE_MEMORY_BLOCKS   ; 0     ; Signed Integer                                                                                                                  ;
; DATA_WIDTH          ; 109   ; Signed Integer                                                                                                                  ;
; EMPTY_WIDTH         ; 0     ; Signed Integer                                                                                                                  ;
+---------------------+-------+---------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_gpx_s1_agent ;
+---------------------------+-------+----------------------------------------------------------------------------------------------------------------------+
; Parameter Name            ; Value ; Type                                                                                                                 ;
+---------------------------+-------+----------------------------------------------------------------------------------------------------------------------+
; PKT_BEGIN_BURST           ; 83    ; Signed Integer                                                                                                       ;
; PKT_DATA_H                ; 31    ; Signed Integer                                                                                                       ;
; PKT_DATA_L                ; 0     ; Signed Integer                                                                                                       ;
; PKT_SYMBOL_W              ; 8     ; Signed Integer                                                                                                       ;
; PKT_BYTEEN_H              ; 35    ; Signed Integer                                                                                                       ;
; PKT_BYTEEN_L              ; 32    ; Signed Integer                                                                                                       ;
; PKT_ADDR_H                ; 63    ; Signed Integer                                                                                                       ;
; PKT_ADDR_L                ; 36    ; Signed Integer                                                                                                       ;
; PKT_TRANS_LOCK            ; 68    ; Signed Integer                                                                                                       ;
; PKT_TRANS_COMPRESSED_READ ; 64    ; Signed Integer                                                                                                       ;
; PKT_TRANS_POSTED          ; 65    ; Signed Integer                                                                                                       ;
; PKT_TRANS_WRITE           ; 66    ; Signed Integer                                                                                                       ;
; PKT_TRANS_READ            ; 67    ; Signed Integer                                                                                                       ;
; PKT_SRC_ID_H              ; 89    ; Signed Integer                                                                                                       ;
; PKT_SRC_ID_L              ; 85    ; Signed Integer                                                                                                       ;
; PKT_DEST_ID_H             ; 94    ; Signed Integer                                                                                                       ;
; PKT_DEST_ID_L             ; 90    ; Signed Integer                                                                                                       ;
; PKT_BURSTWRAP_H           ; 75    ; Signed Integer                                                                                                       ;
; PKT_BURSTWRAP_L           ; 73    ; Signed Integer                                                                                                       ;
; PKT_BYTE_CNT_H            ; 72    ; Signed Integer                                                                                                       ;
; PKT_BYTE_CNT_L            ; 70    ; Signed Integer                                                                                                       ;
; PKT_PROTECTION_H          ; 98    ; Signed Integer                                                                                                       ;
; PKT_PROTECTION_L          ; 96    ; Signed Integer                                                                                                       ;
; PKT_RESPONSE_STATUS_H     ; 104   ; Signed Integer                                                                                                       ;
; PKT_RESPONSE_STATUS_L     ; 103   ; Signed Integer                                                                                                       ;
; PKT_BURST_SIZE_H          ; 78    ; Signed Integer                                                                                                       ;
; PKT_BURST_SIZE_L          ; 76    ; Signed Integer                                                                                                       ;
; PKT_ORI_BURST_SIZE_L      ; 105   ; Signed Integer                                                                                                       ;
; PKT_ORI_BURST_SIZE_H      ; 107   ; Signed Integer                                                                                                       ;
; ST_DATA_W                 ; 108   ; Signed Integer                                                                                                       ;
; ST_CHANNEL_W              ; 18    ; Signed Integer                                                                                                       ;
; ADDR_W                    ; 28    ; Signed Integer                                                                                                       ;
; AVS_DATA_W                ; 32    ; Signed Integer                                                                                                       ;
; AVS_BURSTCOUNT_W          ; 3     ; Signed Integer                                                                                                       ;
; PKT_SYMBOLS               ; 4     ; Signed Integer                                                                                                       ;
; PREVENT_FIFO_OVERFLOW     ; 1     ; Signed Integer                                                                                                       ;
; SUPPRESS_0_BYTEEN_CMD     ; 0     ; Signed Integer                                                                                                       ;
; USE_READRESPONSE          ; 0     ; Signed Integer                                                                                                       ;
; USE_WRITERESPONSE         ; 0     ; Signed Integer                                                                                                       ;
; AVS_BE_W                  ; 4     ; Signed Integer                                                                                                       ;
; BURST_SIZE_W              ; 3     ; Signed Integer                                                                                                       ;
; FIFO_DATA_W               ; 109   ; Signed Integer                                                                                                       ;
; ECC_ENABLE                ; 0     ; Signed Integer                                                                                                       ;
+---------------------------+-------+----------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_gpx_s1_agent|altera_merlin_burst_uncompressor:uncompressor ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                          ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ADDR_W         ; 28    ; Signed Integer                                                                                                                                                                ;
; BURSTWRAP_W    ; 3     ; Signed Integer                                                                                                                                                                ;
; BYTE_CNT_W     ; 3     ; Signed Integer                                                                                                                                                                ;
; PKT_SYMBOLS    ; 4     ; Signed Integer                                                                                                                                                                ;
; BURST_SIZE_W   ; 3     ; Signed Integer                                                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo ;
+---------------------+-------+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name      ; Value ; Type                                                                                                                            ;
+---------------------+-------+---------------------------------------------------------------------------------------------------------------------------------+
; SYMBOLS_PER_BEAT    ; 1     ; Signed Integer                                                                                                                  ;
; BITS_PER_SYMBOL     ; 109   ; Signed Integer                                                                                                                  ;
; FIFO_DEPTH          ; 2     ; Signed Integer                                                                                                                  ;
; CHANNEL_WIDTH       ; 0     ; Signed Integer                                                                                                                  ;
; ERROR_WIDTH         ; 0     ; Signed Integer                                                                                                                  ;
; USE_PACKETS         ; 1     ; Signed Integer                                                                                                                  ;
; USE_FILL_LEVEL      ; 0     ; Signed Integer                                                                                                                  ;
; USE_STORE_FORWARD   ; 0     ; Signed Integer                                                                                                                  ;
; USE_ALMOST_FULL_IF  ; 0     ; Signed Integer                                                                                                                  ;
; USE_ALMOST_EMPTY_IF ; 0     ; Signed Integer                                                                                                                  ;
; EMPTY_LATENCY       ; 1     ; Signed Integer                                                                                                                  ;
; USE_MEMORY_BLOCKS   ; 0     ; Signed Integer                                                                                                                  ;
; DATA_WIDTH          ; 109   ; Signed Integer                                                                                                                  ;
; EMPTY_WIDTH         ; 0     ; Signed Integer                                                                                                                  ;
+---------------------+-------+---------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_rst_s1_agent ;
+---------------------------+-------+----------------------------------------------------------------------------------------------------------------------+
; Parameter Name            ; Value ; Type                                                                                                                 ;
+---------------------------+-------+----------------------------------------------------------------------------------------------------------------------+
; PKT_BEGIN_BURST           ; 83    ; Signed Integer                                                                                                       ;
; PKT_DATA_H                ; 31    ; Signed Integer                                                                                                       ;
; PKT_DATA_L                ; 0     ; Signed Integer                                                                                                       ;
; PKT_SYMBOL_W              ; 8     ; Signed Integer                                                                                                       ;
; PKT_BYTEEN_H              ; 35    ; Signed Integer                                                                                                       ;
; PKT_BYTEEN_L              ; 32    ; Signed Integer                                                                                                       ;
; PKT_ADDR_H                ; 63    ; Signed Integer                                                                                                       ;
; PKT_ADDR_L                ; 36    ; Signed Integer                                                                                                       ;
; PKT_TRANS_LOCK            ; 68    ; Signed Integer                                                                                                       ;
; PKT_TRANS_COMPRESSED_READ ; 64    ; Signed Integer                                                                                                       ;
; PKT_TRANS_POSTED          ; 65    ; Signed Integer                                                                                                       ;
; PKT_TRANS_WRITE           ; 66    ; Signed Integer                                                                                                       ;
; PKT_TRANS_READ            ; 67    ; Signed Integer                                                                                                       ;
; PKT_SRC_ID_H              ; 89    ; Signed Integer                                                                                                       ;
; PKT_SRC_ID_L              ; 85    ; Signed Integer                                                                                                       ;
; PKT_DEST_ID_H             ; 94    ; Signed Integer                                                                                                       ;
; PKT_DEST_ID_L             ; 90    ; Signed Integer                                                                                                       ;
; PKT_BURSTWRAP_H           ; 75    ; Signed Integer                                                                                                       ;
; PKT_BURSTWRAP_L           ; 73    ; Signed Integer                                                                                                       ;
; PKT_BYTE_CNT_H            ; 72    ; Signed Integer                                                                                                       ;
; PKT_BYTE_CNT_L            ; 70    ; Signed Integer                                                                                                       ;
; PKT_PROTECTION_H          ; 98    ; Signed Integer                                                                                                       ;
; PKT_PROTECTION_L          ; 96    ; Signed Integer                                                                                                       ;
; PKT_RESPONSE_STATUS_H     ; 104   ; Signed Integer                                                                                                       ;
; PKT_RESPONSE_STATUS_L     ; 103   ; Signed Integer                                                                                                       ;
; PKT_BURST_SIZE_H          ; 78    ; Signed Integer                                                                                                       ;
; PKT_BURST_SIZE_L          ; 76    ; Signed Integer                                                                                                       ;
; PKT_ORI_BURST_SIZE_L      ; 105   ; Signed Integer                                                                                                       ;
; PKT_ORI_BURST_SIZE_H      ; 107   ; Signed Integer                                                                                                       ;
; ST_DATA_W                 ; 108   ; Signed Integer                                                                                                       ;
; ST_CHANNEL_W              ; 18    ; Signed Integer                                                                                                       ;
; ADDR_W                    ; 28    ; Signed Integer                                                                                                       ;
; AVS_DATA_W                ; 32    ; Signed Integer                                                                                                       ;
; AVS_BURSTCOUNT_W          ; 3     ; Signed Integer                                                                                                       ;
; PKT_SYMBOLS               ; 4     ; Signed Integer                                                                                                       ;
; PREVENT_FIFO_OVERFLOW     ; 1     ; Signed Integer                                                                                                       ;
; SUPPRESS_0_BYTEEN_CMD     ; 0     ; Signed Integer                                                                                                       ;
; USE_READRESPONSE          ; 0     ; Signed Integer                                                                                                       ;
; USE_WRITERESPONSE         ; 0     ; Signed Integer                                                                                                       ;
; AVS_BE_W                  ; 4     ; Signed Integer                                                                                                       ;
; BURST_SIZE_W              ; 3     ; Signed Integer                                                                                                       ;
; FIFO_DATA_W               ; 109   ; Signed Integer                                                                                                       ;
; ECC_ENABLE                ; 0     ; Signed Integer                                                                                                       ;
+---------------------------+-------+----------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_rst_s1_agent|altera_merlin_burst_uncompressor:uncompressor ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                          ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ADDR_W         ; 28    ; Signed Integer                                                                                                                                                                ;
; BURSTWRAP_W    ; 3     ; Signed Integer                                                                                                                                                                ;
; BYTE_CNT_W     ; 3     ; Signed Integer                                                                                                                                                                ;
; PKT_SYMBOLS    ; 4     ; Signed Integer                                                                                                                                                                ;
; BURST_SIZE_W   ; 3     ; Signed Integer                                                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo ;
+---------------------+-------+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name      ; Value ; Type                                                                                                                            ;
+---------------------+-------+---------------------------------------------------------------------------------------------------------------------------------+
; SYMBOLS_PER_BEAT    ; 1     ; Signed Integer                                                                                                                  ;
; BITS_PER_SYMBOL     ; 109   ; Signed Integer                                                                                                                  ;
; FIFO_DEPTH          ; 2     ; Signed Integer                                                                                                                  ;
; CHANNEL_WIDTH       ; 0     ; Signed Integer                                                                                                                  ;
; ERROR_WIDTH         ; 0     ; Signed Integer                                                                                                                  ;
; USE_PACKETS         ; 1     ; Signed Integer                                                                                                                  ;
; USE_FILL_LEVEL      ; 0     ; Signed Integer                                                                                                                  ;
; USE_STORE_FORWARD   ; 0     ; Signed Integer                                                                                                                  ;
; USE_ALMOST_FULL_IF  ; 0     ; Signed Integer                                                                                                                  ;
; USE_ALMOST_EMPTY_IF ; 0     ; Signed Integer                                                                                                                  ;
; EMPTY_LATENCY       ; 1     ; Signed Integer                                                                                                                  ;
; USE_MEMORY_BLOCKS   ; 0     ; Signed Integer                                                                                                                  ;
; DATA_WIDTH          ; 109   ; Signed Integer                                                                                                                  ;
; EMPTY_WIDTH         ; 0     ; Signed Integer                                                                                                                  ;
+---------------------+-------+---------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:timer_s1_agent ;
+---------------------------+-------+--------------------------------------------------------------------------------------------------------------------+
; Parameter Name            ; Value ; Type                                                                                                               ;
+---------------------------+-------+--------------------------------------------------------------------------------------------------------------------+
; PKT_BEGIN_BURST           ; 83    ; Signed Integer                                                                                                     ;
; PKT_DATA_H                ; 31    ; Signed Integer                                                                                                     ;
; PKT_DATA_L                ; 0     ; Signed Integer                                                                                                     ;
; PKT_SYMBOL_W              ; 8     ; Signed Integer                                                                                                     ;
; PKT_BYTEEN_H              ; 35    ; Signed Integer                                                                                                     ;
; PKT_BYTEEN_L              ; 32    ; Signed Integer                                                                                                     ;
; PKT_ADDR_H                ; 63    ; Signed Integer                                                                                                     ;
; PKT_ADDR_L                ; 36    ; Signed Integer                                                                                                     ;
; PKT_TRANS_LOCK            ; 68    ; Signed Integer                                                                                                     ;
; PKT_TRANS_COMPRESSED_READ ; 64    ; Signed Integer                                                                                                     ;
; PKT_TRANS_POSTED          ; 65    ; Signed Integer                                                                                                     ;
; PKT_TRANS_WRITE           ; 66    ; Signed Integer                                                                                                     ;
; PKT_TRANS_READ            ; 67    ; Signed Integer                                                                                                     ;
; PKT_SRC_ID_H              ; 89    ; Signed Integer                                                                                                     ;
; PKT_SRC_ID_L              ; 85    ; Signed Integer                                                                                                     ;
; PKT_DEST_ID_H             ; 94    ; Signed Integer                                                                                                     ;
; PKT_DEST_ID_L             ; 90    ; Signed Integer                                                                                                     ;
; PKT_BURSTWRAP_H           ; 75    ; Signed Integer                                                                                                     ;
; PKT_BURSTWRAP_L           ; 73    ; Signed Integer                                                                                                     ;
; PKT_BYTE_CNT_H            ; 72    ; Signed Integer                                                                                                     ;
; PKT_BYTE_CNT_L            ; 70    ; Signed Integer                                                                                                     ;
; PKT_PROTECTION_H          ; 98    ; Signed Integer                                                                                                     ;
; PKT_PROTECTION_L          ; 96    ; Signed Integer                                                                                                     ;
; PKT_RESPONSE_STATUS_H     ; 104   ; Signed Integer                                                                                                     ;
; PKT_RESPONSE_STATUS_L     ; 103   ; Signed Integer                                                                                                     ;
; PKT_BURST_SIZE_H          ; 78    ; Signed Integer                                                                                                     ;
; PKT_BURST_SIZE_L          ; 76    ; Signed Integer                                                                                                     ;
; PKT_ORI_BURST_SIZE_L      ; 105   ; Signed Integer                                                                                                     ;
; PKT_ORI_BURST_SIZE_H      ; 107   ; Signed Integer                                                                                                     ;
; ST_DATA_W                 ; 108   ; Signed Integer                                                                                                     ;
; ST_CHANNEL_W              ; 18    ; Signed Integer                                                                                                     ;
; ADDR_W                    ; 28    ; Signed Integer                                                                                                     ;
; AVS_DATA_W                ; 32    ; Signed Integer                                                                                                     ;
; AVS_BURSTCOUNT_W          ; 3     ; Signed Integer                                                                                                     ;
; PKT_SYMBOLS               ; 4     ; Signed Integer                                                                                                     ;
; PREVENT_FIFO_OVERFLOW     ; 1     ; Signed Integer                                                                                                     ;
; SUPPRESS_0_BYTEEN_CMD     ; 0     ; Signed Integer                                                                                                     ;
; USE_READRESPONSE          ; 0     ; Signed Integer                                                                                                     ;
; USE_WRITERESPONSE         ; 0     ; Signed Integer                                                                                                     ;
; AVS_BE_W                  ; 4     ; Signed Integer                                                                                                     ;
; BURST_SIZE_W              ; 3     ; Signed Integer                                                                                                     ;
; FIFO_DATA_W               ; 109   ; Signed Integer                                                                                                     ;
; ECC_ENABLE                ; 0     ; Signed Integer                                                                                                     ;
+---------------------------+-------+--------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:timer_s1_agent|altera_merlin_burst_uncompressor:uncompressor ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                        ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ADDR_W         ; 28    ; Signed Integer                                                                                                                                                              ;
; BURSTWRAP_W    ; 3     ; Signed Integer                                                                                                                                                              ;
; BYTE_CNT_W     ; 3     ; Signed Integer                                                                                                                                                              ;
; PKT_SYMBOLS    ; 4     ; Signed Integer                                                                                                                                                              ;
; BURST_SIZE_W   ; 3     ; Signed Integer                                                                                                                                                              ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo ;
+---------------------+-------+-------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name      ; Value ; Type                                                                                                                          ;
+---------------------+-------+-------------------------------------------------------------------------------------------------------------------------------+
; SYMBOLS_PER_BEAT    ; 1     ; Signed Integer                                                                                                                ;
; BITS_PER_SYMBOL     ; 109   ; Signed Integer                                                                                                                ;
; FIFO_DEPTH          ; 2     ; Signed Integer                                                                                                                ;
; CHANNEL_WIDTH       ; 0     ; Signed Integer                                                                                                                ;
; ERROR_WIDTH         ; 0     ; Signed Integer                                                                                                                ;
; USE_PACKETS         ; 1     ; Signed Integer                                                                                                                ;
; USE_FILL_LEVEL      ; 0     ; Signed Integer                                                                                                                ;
; USE_STORE_FORWARD   ; 0     ; Signed Integer                                                                                                                ;
; USE_ALMOST_FULL_IF  ; 0     ; Signed Integer                                                                                                                ;
; USE_ALMOST_EMPTY_IF ; 0     ; Signed Integer                                                                                                                ;
; EMPTY_LATENCY       ; 1     ; Signed Integer                                                                                                                ;
; USE_MEMORY_BLOCKS   ; 0     ; Signed Integer                                                                                                                ;
; DATA_WIDTH          ; 109   ; Signed Integer                                                                                                                ;
; EMPTY_WIDTH         ; 0     ; Signed Integer                                                                                                                ;
+---------------------+-------+-------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:x_velocity_s1_agent ;
+---------------------------+-------+-------------------------------------------------------------------------------------------------------------------------+
; Parameter Name            ; Value ; Type                                                                                                                    ;
+---------------------------+-------+-------------------------------------------------------------------------------------------------------------------------+
; PKT_BEGIN_BURST           ; 83    ; Signed Integer                                                                                                          ;
; PKT_DATA_H                ; 31    ; Signed Integer                                                                                                          ;
; PKT_DATA_L                ; 0     ; Signed Integer                                                                                                          ;
; PKT_SYMBOL_W              ; 8     ; Signed Integer                                                                                                          ;
; PKT_BYTEEN_H              ; 35    ; Signed Integer                                                                                                          ;
; PKT_BYTEEN_L              ; 32    ; Signed Integer                                                                                                          ;
; PKT_ADDR_H                ; 63    ; Signed Integer                                                                                                          ;
; PKT_ADDR_L                ; 36    ; Signed Integer                                                                                                          ;
; PKT_TRANS_LOCK            ; 68    ; Signed Integer                                                                                                          ;
; PKT_TRANS_COMPRESSED_READ ; 64    ; Signed Integer                                                                                                          ;
; PKT_TRANS_POSTED          ; 65    ; Signed Integer                                                                                                          ;
; PKT_TRANS_WRITE           ; 66    ; Signed Integer                                                                                                          ;
; PKT_TRANS_READ            ; 67    ; Signed Integer                                                                                                          ;
; PKT_SRC_ID_H              ; 89    ; Signed Integer                                                                                                          ;
; PKT_SRC_ID_L              ; 85    ; Signed Integer                                                                                                          ;
; PKT_DEST_ID_H             ; 94    ; Signed Integer                                                                                                          ;
; PKT_DEST_ID_L             ; 90    ; Signed Integer                                                                                                          ;
; PKT_BURSTWRAP_H           ; 75    ; Signed Integer                                                                                                          ;
; PKT_BURSTWRAP_L           ; 73    ; Signed Integer                                                                                                          ;
; PKT_BYTE_CNT_H            ; 72    ; Signed Integer                                                                                                          ;
; PKT_BYTE_CNT_L            ; 70    ; Signed Integer                                                                                                          ;
; PKT_PROTECTION_H          ; 98    ; Signed Integer                                                                                                          ;
; PKT_PROTECTION_L          ; 96    ; Signed Integer                                                                                                          ;
; PKT_RESPONSE_STATUS_H     ; 104   ; Signed Integer                                                                                                          ;
; PKT_RESPONSE_STATUS_L     ; 103   ; Signed Integer                                                                                                          ;
; PKT_BURST_SIZE_H          ; 78    ; Signed Integer                                                                                                          ;
; PKT_BURST_SIZE_L          ; 76    ; Signed Integer                                                                                                          ;
; PKT_ORI_BURST_SIZE_L      ; 105   ; Signed Integer                                                                                                          ;
; PKT_ORI_BURST_SIZE_H      ; 107   ; Signed Integer                                                                                                          ;
; ST_DATA_W                 ; 108   ; Signed Integer                                                                                                          ;
; ST_CHANNEL_W              ; 18    ; Signed Integer                                                                                                          ;
; ADDR_W                    ; 28    ; Signed Integer                                                                                                          ;
; AVS_DATA_W                ; 32    ; Signed Integer                                                                                                          ;
; AVS_BURSTCOUNT_W          ; 3     ; Signed Integer                                                                                                          ;
; PKT_SYMBOLS               ; 4     ; Signed Integer                                                                                                          ;
; PREVENT_FIFO_OVERFLOW     ; 1     ; Signed Integer                                                                                                          ;
; SUPPRESS_0_BYTEEN_CMD     ; 0     ; Signed Integer                                                                                                          ;
; USE_READRESPONSE          ; 0     ; Signed Integer                                                                                                          ;
; USE_WRITERESPONSE         ; 0     ; Signed Integer                                                                                                          ;
; AVS_BE_W                  ; 4     ; Signed Integer                                                                                                          ;
; BURST_SIZE_W              ; 3     ; Signed Integer                                                                                                          ;
; FIFO_DATA_W               ; 109   ; Signed Integer                                                                                                          ;
; ECC_ENABLE                ; 0     ; Signed Integer                                                                                                          ;
+---------------------------+-------+-------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:x_velocity_s1_agent|altera_merlin_burst_uncompressor:uncompressor ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                             ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ADDR_W         ; 28    ; Signed Integer                                                                                                                                                                   ;
; BURSTWRAP_W    ; 3     ; Signed Integer                                                                                                                                                                   ;
; BYTE_CNT_W     ; 3     ; Signed Integer                                                                                                                                                                   ;
; PKT_SYMBOLS    ; 4     ; Signed Integer                                                                                                                                                                   ;
; BURST_SIZE_W   ; 3     ; Signed Integer                                                                                                                                                                   ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:x_velocity_s1_agent_rsp_fifo ;
+---------------------+-------+------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name      ; Value ; Type                                                                                                                               ;
+---------------------+-------+------------------------------------------------------------------------------------------------------------------------------------+
; SYMBOLS_PER_BEAT    ; 1     ; Signed Integer                                                                                                                     ;
; BITS_PER_SYMBOL     ; 109   ; Signed Integer                                                                                                                     ;
; FIFO_DEPTH          ; 2     ; Signed Integer                                                                                                                     ;
; CHANNEL_WIDTH       ; 0     ; Signed Integer                                                                                                                     ;
; ERROR_WIDTH         ; 0     ; Signed Integer                                                                                                                     ;
; USE_PACKETS         ; 1     ; Signed Integer                                                                                                                     ;
; USE_FILL_LEVEL      ; 0     ; Signed Integer                                                                                                                     ;
; USE_STORE_FORWARD   ; 0     ; Signed Integer                                                                                                                     ;
; USE_ALMOST_FULL_IF  ; 0     ; Signed Integer                                                                                                                     ;
; USE_ALMOST_EMPTY_IF ; 0     ; Signed Integer                                                                                                                     ;
; EMPTY_LATENCY       ; 1     ; Signed Integer                                                                                                                     ;
; USE_MEMORY_BLOCKS   ; 0     ; Signed Integer                                                                                                                     ;
; DATA_WIDTH          ; 109   ; Signed Integer                                                                                                                     ;
; EMPTY_WIDTH         ; 0     ; Signed Integer                                                                                                                     ;
+---------------------+-------+------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:y_velocity_s1_agent ;
+---------------------------+-------+-------------------------------------------------------------------------------------------------------------------------+
; Parameter Name            ; Value ; Type                                                                                                                    ;
+---------------------------+-------+-------------------------------------------------------------------------------------------------------------------------+
; PKT_BEGIN_BURST           ; 83    ; Signed Integer                                                                                                          ;
; PKT_DATA_H                ; 31    ; Signed Integer                                                                                                          ;
; PKT_DATA_L                ; 0     ; Signed Integer                                                                                                          ;
; PKT_SYMBOL_W              ; 8     ; Signed Integer                                                                                                          ;
; PKT_BYTEEN_H              ; 35    ; Signed Integer                                                                                                          ;
; PKT_BYTEEN_L              ; 32    ; Signed Integer                                                                                                          ;
; PKT_ADDR_H                ; 63    ; Signed Integer                                                                                                          ;
; PKT_ADDR_L                ; 36    ; Signed Integer                                                                                                          ;
; PKT_TRANS_LOCK            ; 68    ; Signed Integer                                                                                                          ;
; PKT_TRANS_COMPRESSED_READ ; 64    ; Signed Integer                                                                                                          ;
; PKT_TRANS_POSTED          ; 65    ; Signed Integer                                                                                                          ;
; PKT_TRANS_WRITE           ; 66    ; Signed Integer                                                                                                          ;
; PKT_TRANS_READ            ; 67    ; Signed Integer                                                                                                          ;
; PKT_SRC_ID_H              ; 89    ; Signed Integer                                                                                                          ;
; PKT_SRC_ID_L              ; 85    ; Signed Integer                                                                                                          ;
; PKT_DEST_ID_H             ; 94    ; Signed Integer                                                                                                          ;
; PKT_DEST_ID_L             ; 90    ; Signed Integer                                                                                                          ;
; PKT_BURSTWRAP_H           ; 75    ; Signed Integer                                                                                                          ;
; PKT_BURSTWRAP_L           ; 73    ; Signed Integer                                                                                                          ;
; PKT_BYTE_CNT_H            ; 72    ; Signed Integer                                                                                                          ;
; PKT_BYTE_CNT_L            ; 70    ; Signed Integer                                                                                                          ;
; PKT_PROTECTION_H          ; 98    ; Signed Integer                                                                                                          ;
; PKT_PROTECTION_L          ; 96    ; Signed Integer                                                                                                          ;
; PKT_RESPONSE_STATUS_H     ; 104   ; Signed Integer                                                                                                          ;
; PKT_RESPONSE_STATUS_L     ; 103   ; Signed Integer                                                                                                          ;
; PKT_BURST_SIZE_H          ; 78    ; Signed Integer                                                                                                          ;
; PKT_BURST_SIZE_L          ; 76    ; Signed Integer                                                                                                          ;
; PKT_ORI_BURST_SIZE_L      ; 105   ; Signed Integer                                                                                                          ;
; PKT_ORI_BURST_SIZE_H      ; 107   ; Signed Integer                                                                                                          ;
; ST_DATA_W                 ; 108   ; Signed Integer                                                                                                          ;
; ST_CHANNEL_W              ; 18    ; Signed Integer                                                                                                          ;
; ADDR_W                    ; 28    ; Signed Integer                                                                                                          ;
; AVS_DATA_W                ; 32    ; Signed Integer                                                                                                          ;
; AVS_BURSTCOUNT_W          ; 3     ; Signed Integer                                                                                                          ;
; PKT_SYMBOLS               ; 4     ; Signed Integer                                                                                                          ;
; PREVENT_FIFO_OVERFLOW     ; 1     ; Signed Integer                                                                                                          ;
; SUPPRESS_0_BYTEEN_CMD     ; 0     ; Signed Integer                                                                                                          ;
; USE_READRESPONSE          ; 0     ; Signed Integer                                                                                                          ;
; USE_WRITERESPONSE         ; 0     ; Signed Integer                                                                                                          ;
; AVS_BE_W                  ; 4     ; Signed Integer                                                                                                          ;
; BURST_SIZE_W              ; 3     ; Signed Integer                                                                                                          ;
; FIFO_DATA_W               ; 109   ; Signed Integer                                                                                                          ;
; ECC_ENABLE                ; 0     ; Signed Integer                                                                                                          ;
+---------------------------+-------+-------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:y_velocity_s1_agent|altera_merlin_burst_uncompressor:uncompressor ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                             ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ADDR_W         ; 28    ; Signed Integer                                                                                                                                                                   ;
; BURSTWRAP_W    ; 3     ; Signed Integer                                                                                                                                                                   ;
; BYTE_CNT_W     ; 3     ; Signed Integer                                                                                                                                                                   ;
; PKT_SYMBOLS    ; 4     ; Signed Integer                                                                                                                                                                   ;
; BURST_SIZE_W   ; 3     ; Signed Integer                                                                                                                                                                   ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:y_velocity_s1_agent_rsp_fifo ;
+---------------------+-------+------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name      ; Value ; Type                                                                                                                               ;
+---------------------+-------+------------------------------------------------------------------------------------------------------------------------------------+
; SYMBOLS_PER_BEAT    ; 1     ; Signed Integer                                                                                                                     ;
; BITS_PER_SYMBOL     ; 109   ; Signed Integer                                                                                                                     ;
; FIFO_DEPTH          ; 2     ; Signed Integer                                                                                                                     ;
; CHANNEL_WIDTH       ; 0     ; Signed Integer                                                                                                                     ;
; ERROR_WIDTH         ; 0     ; Signed Integer                                                                                                                     ;
; USE_PACKETS         ; 1     ; Signed Integer                                                                                                                     ;
; USE_FILL_LEVEL      ; 0     ; Signed Integer                                                                                                                     ;
; USE_STORE_FORWARD   ; 0     ; Signed Integer                                                                                                                     ;
; USE_ALMOST_FULL_IF  ; 0     ; Signed Integer                                                                                                                     ;
; USE_ALMOST_EMPTY_IF ; 0     ; Signed Integer                                                                                                                     ;
; EMPTY_LATENCY       ; 1     ; Signed Integer                                                                                                                     ;
; USE_MEMORY_BLOCKS   ; 0     ; Signed Integer                                                                                                                     ;
; DATA_WIDTH          ; 109   ; Signed Integer                                                                                                                     ;
; EMPTY_WIDTH         ; 0     ; Signed Integer                                                                                                                     ;
+---------------------+-------+------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:random_coordinate_s1_agent ;
+---------------------------+-------+--------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name            ; Value ; Type                                                                                                                           ;
+---------------------------+-------+--------------------------------------------------------------------------------------------------------------------------------+
; PKT_BEGIN_BURST           ; 83    ; Signed Integer                                                                                                                 ;
; PKT_DATA_H                ; 31    ; Signed Integer                                                                                                                 ;
; PKT_DATA_L                ; 0     ; Signed Integer                                                                                                                 ;
; PKT_SYMBOL_W              ; 8     ; Signed Integer                                                                                                                 ;
; PKT_BYTEEN_H              ; 35    ; Signed Integer                                                                                                                 ;
; PKT_BYTEEN_L              ; 32    ; Signed Integer                                                                                                                 ;
; PKT_ADDR_H                ; 63    ; Signed Integer                                                                                                                 ;
; PKT_ADDR_L                ; 36    ; Signed Integer                                                                                                                 ;
; PKT_TRANS_LOCK            ; 68    ; Signed Integer                                                                                                                 ;
; PKT_TRANS_COMPRESSED_READ ; 64    ; Signed Integer                                                                                                                 ;
; PKT_TRANS_POSTED          ; 65    ; Signed Integer                                                                                                                 ;
; PKT_TRANS_WRITE           ; 66    ; Signed Integer                                                                                                                 ;
; PKT_TRANS_READ            ; 67    ; Signed Integer                                                                                                                 ;
; PKT_SRC_ID_H              ; 89    ; Signed Integer                                                                                                                 ;
; PKT_SRC_ID_L              ; 85    ; Signed Integer                                                                                                                 ;
; PKT_DEST_ID_H             ; 94    ; Signed Integer                                                                                                                 ;
; PKT_DEST_ID_L             ; 90    ; Signed Integer                                                                                                                 ;
; PKT_BURSTWRAP_H           ; 75    ; Signed Integer                                                                                                                 ;
; PKT_BURSTWRAP_L           ; 73    ; Signed Integer                                                                                                                 ;
; PKT_BYTE_CNT_H            ; 72    ; Signed Integer                                                                                                                 ;
; PKT_BYTE_CNT_L            ; 70    ; Signed Integer                                                                                                                 ;
; PKT_PROTECTION_H          ; 98    ; Signed Integer                                                                                                                 ;
; PKT_PROTECTION_L          ; 96    ; Signed Integer                                                                                                                 ;
; PKT_RESPONSE_STATUS_H     ; 104   ; Signed Integer                                                                                                                 ;
; PKT_RESPONSE_STATUS_L     ; 103   ; Signed Integer                                                                                                                 ;
; PKT_BURST_SIZE_H          ; 78    ; Signed Integer                                                                                                                 ;
; PKT_BURST_SIZE_L          ; 76    ; Signed Integer                                                                                                                 ;
; PKT_ORI_BURST_SIZE_L      ; 105   ; Signed Integer                                                                                                                 ;
; PKT_ORI_BURST_SIZE_H      ; 107   ; Signed Integer                                                                                                                 ;
; ST_DATA_W                 ; 108   ; Signed Integer                                                                                                                 ;
; ST_CHANNEL_W              ; 18    ; Signed Integer                                                                                                                 ;
; ADDR_W                    ; 28    ; Signed Integer                                                                                                                 ;
; AVS_DATA_W                ; 32    ; Signed Integer                                                                                                                 ;
; AVS_BURSTCOUNT_W          ; 3     ; Signed Integer                                                                                                                 ;
; PKT_SYMBOLS               ; 4     ; Signed Integer                                                                                                                 ;
; PREVENT_FIFO_OVERFLOW     ; 1     ; Signed Integer                                                                                                                 ;
; SUPPRESS_0_BYTEEN_CMD     ; 0     ; Signed Integer                                                                                                                 ;
; USE_READRESPONSE          ; 0     ; Signed Integer                                                                                                                 ;
; USE_WRITERESPONSE         ; 0     ; Signed Integer                                                                                                                 ;
; AVS_BE_W                  ; 4     ; Signed Integer                                                                                                                 ;
; BURST_SIZE_W              ; 3     ; Signed Integer                                                                                                                 ;
; FIFO_DATA_W               ; 109   ; Signed Integer                                                                                                                 ;
; ECC_ENABLE                ; 0     ; Signed Integer                                                                                                                 ;
+---------------------------+-------+--------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:random_coordinate_s1_agent|altera_merlin_burst_uncompressor:uncompressor ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ADDR_W         ; 28    ; Signed Integer                                                                                                                                                                          ;
; BURSTWRAP_W    ; 3     ; Signed Integer                                                                                                                                                                          ;
; BYTE_CNT_W     ; 3     ; Signed Integer                                                                                                                                                                          ;
; PKT_SYMBOLS    ; 4     ; Signed Integer                                                                                                                                                                          ;
; BURST_SIZE_W   ; 3     ; Signed Integer                                                                                                                                                                          ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:random_coordinate_s1_agent_rsp_fifo ;
+---------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name      ; Value ; Type                                                                                                                                      ;
+---------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------+
; SYMBOLS_PER_BEAT    ; 1     ; Signed Integer                                                                                                                            ;
; BITS_PER_SYMBOL     ; 109   ; Signed Integer                                                                                                                            ;
; FIFO_DEPTH          ; 2     ; Signed Integer                                                                                                                            ;
; CHANNEL_WIDTH       ; 0     ; Signed Integer                                                                                                                            ;
; ERROR_WIDTH         ; 0     ; Signed Integer                                                                                                                            ;
; USE_PACKETS         ; 1     ; Signed Integer                                                                                                                            ;
; USE_FILL_LEVEL      ; 0     ; Signed Integer                                                                                                                            ;
; USE_STORE_FORWARD   ; 0     ; Signed Integer                                                                                                                            ;
; USE_ALMOST_FULL_IF  ; 0     ; Signed Integer                                                                                                                            ;
; USE_ALMOST_EMPTY_IF ; 0     ; Signed Integer                                                                                                                            ;
; EMPTY_LATENCY       ; 1     ; Signed Integer                                                                                                                            ;
; USE_MEMORY_BLOCKS   ; 0     ; Signed Integer                                                                                                                            ;
; DATA_WIDTH          ; 109   ; Signed Integer                                                                                                                            ;
; EMPTY_WIDTH         ; 0     ; Signed Integer                                                                                                                            ;
+---------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:spi_0_spi_control_port_agent ;
+---------------------------+-------+----------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name            ; Value ; Type                                                                                                                             ;
+---------------------------+-------+----------------------------------------------------------------------------------------------------------------------------------+
; PKT_BEGIN_BURST           ; 83    ; Signed Integer                                                                                                                   ;
; PKT_DATA_H                ; 31    ; Signed Integer                                                                                                                   ;
; PKT_DATA_L                ; 0     ; Signed Integer                                                                                                                   ;
; PKT_SYMBOL_W              ; 8     ; Signed Integer                                                                                                                   ;
; PKT_BYTEEN_H              ; 35    ; Signed Integer                                                                                                                   ;
; PKT_BYTEEN_L              ; 32    ; Signed Integer                                                                                                                   ;
; PKT_ADDR_H                ; 63    ; Signed Integer                                                                                                                   ;
; PKT_ADDR_L                ; 36    ; Signed Integer                                                                                                                   ;
; PKT_TRANS_LOCK            ; 68    ; Signed Integer                                                                                                                   ;
; PKT_TRANS_COMPRESSED_READ ; 64    ; Signed Integer                                                                                                                   ;
; PKT_TRANS_POSTED          ; 65    ; Signed Integer                                                                                                                   ;
; PKT_TRANS_WRITE           ; 66    ; Signed Integer                                                                                                                   ;
; PKT_TRANS_READ            ; 67    ; Signed Integer                                                                                                                   ;
; PKT_SRC_ID_H              ; 89    ; Signed Integer                                                                                                                   ;
; PKT_SRC_ID_L              ; 85    ; Signed Integer                                                                                                                   ;
; PKT_DEST_ID_H             ; 94    ; Signed Integer                                                                                                                   ;
; PKT_DEST_ID_L             ; 90    ; Signed Integer                                                                                                                   ;
; PKT_BURSTWRAP_H           ; 75    ; Signed Integer                                                                                                                   ;
; PKT_BURSTWRAP_L           ; 73    ; Signed Integer                                                                                                                   ;
; PKT_BYTE_CNT_H            ; 72    ; Signed Integer                                                                                                                   ;
; PKT_BYTE_CNT_L            ; 70    ; Signed Integer                                                                                                                   ;
; PKT_PROTECTION_H          ; 98    ; Signed Integer                                                                                                                   ;
; PKT_PROTECTION_L          ; 96    ; Signed Integer                                                                                                                   ;
; PKT_RESPONSE_STATUS_H     ; 104   ; Signed Integer                                                                                                                   ;
; PKT_RESPONSE_STATUS_L     ; 103   ; Signed Integer                                                                                                                   ;
; PKT_BURST_SIZE_H          ; 78    ; Signed Integer                                                                                                                   ;
; PKT_BURST_SIZE_L          ; 76    ; Signed Integer                                                                                                                   ;
; PKT_ORI_BURST_SIZE_L      ; 105   ; Signed Integer                                                                                                                   ;
; PKT_ORI_BURST_SIZE_H      ; 107   ; Signed Integer                                                                                                                   ;
; ST_DATA_W                 ; 108   ; Signed Integer                                                                                                                   ;
; ST_CHANNEL_W              ; 18    ; Signed Integer                                                                                                                   ;
; ADDR_W                    ; 28    ; Signed Integer                                                                                                                   ;
; AVS_DATA_W                ; 32    ; Signed Integer                                                                                                                   ;
; AVS_BURSTCOUNT_W          ; 3     ; Signed Integer                                                                                                                   ;
; PKT_SYMBOLS               ; 4     ; Signed Integer                                                                                                                   ;
; PREVENT_FIFO_OVERFLOW     ; 1     ; Signed Integer                                                                                                                   ;
; SUPPRESS_0_BYTEEN_CMD     ; 0     ; Signed Integer                                                                                                                   ;
; USE_READRESPONSE          ; 0     ; Signed Integer                                                                                                                   ;
; USE_WRITERESPONSE         ; 0     ; Signed Integer                                                                                                                   ;
; AVS_BE_W                  ; 4     ; Signed Integer                                                                                                                   ;
; BURST_SIZE_W              ; 3     ; Signed Integer                                                                                                                   ;
; FIFO_DATA_W               ; 109   ; Signed Integer                                                                                                                   ;
; ECC_ENABLE                ; 0     ; Signed Integer                                                                                                                   ;
+---------------------------+-------+----------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:spi_0_spi_control_port_agent|altera_merlin_burst_uncompressor:uncompressor ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ADDR_W         ; 28    ; Signed Integer                                                                                                                                                                            ;
; BURSTWRAP_W    ; 3     ; Signed Integer                                                                                                                                                                            ;
; BYTE_CNT_W     ; 3     ; Signed Integer                                                                                                                                                                            ;
; PKT_SYMBOLS    ; 4     ; Signed Integer                                                                                                                                                                            ;
; BURST_SIZE_W   ; 3     ; Signed Integer                                                                                                                                                                            ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_0_spi_control_port_agent_rsp_fifo ;
+---------------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name      ; Value ; Type                                                                                                                                        ;
+---------------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------+
; SYMBOLS_PER_BEAT    ; 1     ; Signed Integer                                                                                                                              ;
; BITS_PER_SYMBOL     ; 109   ; Signed Integer                                                                                                                              ;
; FIFO_DEPTH          ; 2     ; Signed Integer                                                                                                                              ;
; CHANNEL_WIDTH       ; 0     ; Signed Integer                                                                                                                              ;
; ERROR_WIDTH         ; 0     ; Signed Integer                                                                                                                              ;
; USE_PACKETS         ; 1     ; Signed Integer                                                                                                                              ;
; USE_FILL_LEVEL      ; 0     ; Signed Integer                                                                                                                              ;
; USE_STORE_FORWARD   ; 0     ; Signed Integer                                                                                                                              ;
; USE_ALMOST_FULL_IF  ; 0     ; Signed Integer                                                                                                                              ;
; USE_ALMOST_EMPTY_IF ; 0     ; Signed Integer                                                                                                                              ;
; EMPTY_LATENCY       ; 1     ; Signed Integer                                                                                                                              ;
; USE_MEMORY_BLOCKS   ; 0     ; Signed Integer                                                                                                                              ;
; DATA_WIDTH          ; 109   ; Signed Integer                                                                                                                              ;
; EMPTY_WIDTH         ; 0     ; Signed Integer                                                                                                                              ;
+---------------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router:router|finalprojsoc_mm_interconnect_0_router_default_decode:the_default_decode ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name     ; Value ; Type                                                                                                                                                                                                  ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DEFAULT_CHANNEL    ; 5     ; Signed Integer                                                                                                                                                                                        ;
; DEFAULT_WR_CHANNEL ; -1    ; Signed Integer                                                                                                                                                                                        ;
; DEFAULT_RD_CHANNEL ; -1    ; Signed Integer                                                                                                                                                                                        ;
; DEFAULT_DESTID     ; 9     ; Signed Integer                                                                                                                                                                                        ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router:router_001|finalprojsoc_mm_interconnect_0_router_default_decode:the_default_decode ;
+--------------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name     ; Value ; Type                                                                                                                                                                                                      ;
+--------------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DEFAULT_CHANNEL    ; 5     ; Signed Integer                                                                                                                                                                                            ;
; DEFAULT_WR_CHANNEL ; -1    ; Signed Integer                                                                                                                                                                                            ;
; DEFAULT_RD_CHANNEL ; -1    ; Signed Integer                                                                                                                                                                                            ;
; DEFAULT_DESTID     ; 9     ; Signed Integer                                                                                                                                                                                            ;
+--------------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_002|finalprojsoc_mm_interconnect_0_router_002_default_decode:the_default_decode ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name     ; Value ; Type                                                                                                                                                                                                              ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DEFAULT_CHANNEL    ; 0     ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_WR_CHANNEL ; -1    ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_RD_CHANNEL ; -1    ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_DESTID     ; 0     ; Signed Integer                                                                                                                                                                                                    ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_003|finalprojsoc_mm_interconnect_0_router_002_default_decode:the_default_decode ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name     ; Value ; Type                                                                                                                                                                                                              ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DEFAULT_CHANNEL    ; 0     ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_WR_CHANNEL ; -1    ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_RD_CHANNEL ; -1    ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_DESTID     ; 0     ; Signed Integer                                                                                                                                                                                                    ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_004|finalprojsoc_mm_interconnect_0_router_002_default_decode:the_default_decode ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name     ; Value ; Type                                                                                                                                                                                                              ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DEFAULT_CHANNEL    ; 0     ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_WR_CHANNEL ; -1    ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_RD_CHANNEL ; -1    ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_DESTID     ; 0     ; Signed Integer                                                                                                                                                                                                    ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_005|finalprojsoc_mm_interconnect_0_router_002_default_decode:the_default_decode ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name     ; Value ; Type                                                                                                                                                                                                              ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DEFAULT_CHANNEL    ; 0     ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_WR_CHANNEL ; -1    ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_RD_CHANNEL ; -1    ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_DESTID     ; 0     ; Signed Integer                                                                                                                                                                                                    ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_006|finalprojsoc_mm_interconnect_0_router_002_default_decode:the_default_decode ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name     ; Value ; Type                                                                                                                                                                                                              ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DEFAULT_CHANNEL    ; 0     ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_WR_CHANNEL ; -1    ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_RD_CHANNEL ; -1    ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_DESTID     ; 0     ; Signed Integer                                                                                                                                                                                                    ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_007:router_007|finalprojsoc_mm_interconnect_0_router_007_default_decode:the_default_decode ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name     ; Value ; Type                                                                                                                                                                                                              ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DEFAULT_CHANNEL    ; 0     ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_WR_CHANNEL ; -1    ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_RD_CHANNEL ; -1    ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_DESTID     ; 0     ; Signed Integer                                                                                                                                                                                                    ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_008|finalprojsoc_mm_interconnect_0_router_002_default_decode:the_default_decode ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name     ; Value ; Type                                                                                                                                                                                                              ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DEFAULT_CHANNEL    ; 0     ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_WR_CHANNEL ; -1    ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_RD_CHANNEL ; -1    ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_DESTID     ; 0     ; Signed Integer                                                                                                                                                                                                    ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_009|finalprojsoc_mm_interconnect_0_router_002_default_decode:the_default_decode ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name     ; Value ; Type                                                                                                                                                                                                              ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DEFAULT_CHANNEL    ; 0     ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_WR_CHANNEL ; -1    ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_RD_CHANNEL ; -1    ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_DESTID     ; 0     ; Signed Integer                                                                                                                                                                                                    ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_010|finalprojsoc_mm_interconnect_0_router_002_default_decode:the_default_decode ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name     ; Value ; Type                                                                                                                                                                                                              ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DEFAULT_CHANNEL    ; 0     ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_WR_CHANNEL ; -1    ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_RD_CHANNEL ; -1    ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_DESTID     ; 0     ; Signed Integer                                                                                                                                                                                                    ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_011|finalprojsoc_mm_interconnect_0_router_002_default_decode:the_default_decode ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name     ; Value ; Type                                                                                                                                                                                                              ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DEFAULT_CHANNEL    ; 0     ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_WR_CHANNEL ; -1    ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_RD_CHANNEL ; -1    ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_DESTID     ; 0     ; Signed Integer                                                                                                                                                                                                    ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_012|finalprojsoc_mm_interconnect_0_router_002_default_decode:the_default_decode ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name     ; Value ; Type                                                                                                                                                                                                              ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DEFAULT_CHANNEL    ; 0     ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_WR_CHANNEL ; -1    ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_RD_CHANNEL ; -1    ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_DESTID     ; 0     ; Signed Integer                                                                                                                                                                                                    ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_013|finalprojsoc_mm_interconnect_0_router_002_default_decode:the_default_decode ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name     ; Value ; Type                                                                                                                                                                                                              ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DEFAULT_CHANNEL    ; 0     ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_WR_CHANNEL ; -1    ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_RD_CHANNEL ; -1    ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_DESTID     ; 0     ; Signed Integer                                                                                                                                                                                                    ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_014|finalprojsoc_mm_interconnect_0_router_002_default_decode:the_default_decode ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name     ; Value ; Type                                                                                                                                                                                                              ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DEFAULT_CHANNEL    ; 0     ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_WR_CHANNEL ; -1    ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_RD_CHANNEL ; -1    ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_DESTID     ; 0     ; Signed Integer                                                                                                                                                                                                    ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_015|finalprojsoc_mm_interconnect_0_router_002_default_decode:the_default_decode ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name     ; Value ; Type                                                                                                                                                                                                              ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DEFAULT_CHANNEL    ; 0     ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_WR_CHANNEL ; -1    ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_RD_CHANNEL ; -1    ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_DESTID     ; 0     ; Signed Integer                                                                                                                                                                                                    ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_016|finalprojsoc_mm_interconnect_0_router_002_default_decode:the_default_decode ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name     ; Value ; Type                                                                                                                                                                                                              ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DEFAULT_CHANNEL    ; 0     ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_WR_CHANNEL ; -1    ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_RD_CHANNEL ; -1    ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_DESTID     ; 0     ; Signed Integer                                                                                                                                                                                                    ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_017|finalprojsoc_mm_interconnect_0_router_002_default_decode:the_default_decode ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name     ; Value ; Type                                                                                                                                                                                                              ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DEFAULT_CHANNEL    ; 0     ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_WR_CHANNEL ; -1    ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_RD_CHANNEL ; -1    ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_DESTID     ; 0     ; Signed Integer                                                                                                                                                                                                    ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_018|finalprojsoc_mm_interconnect_0_router_002_default_decode:the_default_decode ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name     ; Value ; Type                                                                                                                                                                                                              ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DEFAULT_CHANNEL    ; 0     ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_WR_CHANNEL ; -1    ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_RD_CHANNEL ; -1    ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_DESTID     ; 0     ; Signed Integer                                                                                                                                                                                                    ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_019|finalprojsoc_mm_interconnect_0_router_002_default_decode:the_default_decode ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name     ; Value ; Type                                                                                                                                                                                                              ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DEFAULT_CHANNEL    ; 0     ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_WR_CHANNEL ; -1    ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_RD_CHANNEL ; -1    ; Signed Integer                                                                                                                                                                                                    ;
; DEFAULT_DESTID     ; 0     ; Signed Integer                                                                                                                                                                                                    ;
+--------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_s1_burst_adapter ;
+---------------------------+-------+------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name            ; Value ; Type                                                                                                                         ;
+---------------------------+-------+------------------------------------------------------------------------------------------------------------------------------+
; ADAPTER_VERSION           ; 13.1  ; String                                                                                                                       ;
; COMPRESSED_READ_SUPPORT   ; 0     ; Signed Integer                                                                                                               ;
; PKT_BEGIN_BURST           ; 65    ; Signed Integer                                                                                                               ;
; PKT_ADDR_H                ; 45    ; Signed Integer                                                                                                               ;
; PKT_ADDR_L                ; 18    ; Signed Integer                                                                                                               ;
; PKT_BYTE_CNT_H            ; 54    ; Signed Integer                                                                                                               ;
; PKT_BYTE_CNT_L            ; 52    ; Signed Integer                                                                                                               ;
; PKT_BURSTWRAP_H           ; 57    ; Signed Integer                                                                                                               ;
; PKT_BURSTWRAP_L           ; 55    ; Signed Integer                                                                                                               ;
; PKT_TRANS_COMPRESSED_READ ; 46    ; Signed Integer                                                                                                               ;
; PKT_TRANS_WRITE           ; 48    ; Signed Integer                                                                                                               ;
; PKT_TRANS_READ            ; 49    ; Signed Integer                                                                                                               ;
; PKT_BYTEEN_H              ; 17    ; Signed Integer                                                                                                               ;
; PKT_BYTEEN_L              ; 16    ; Signed Integer                                                                                                               ;
; PKT_BURST_TYPE_H          ; 62    ; Signed Integer                                                                                                               ;
; PKT_BURST_TYPE_L          ; 61    ; Signed Integer                                                                                                               ;
; PKT_BURST_SIZE_H          ; 60    ; Signed Integer                                                                                                               ;
; PKT_BURST_SIZE_L          ; 58    ; Signed Integer                                                                                                               ;
; ST_DATA_W                 ; 90    ; Signed Integer                                                                                                               ;
; ST_CHANNEL_W              ; 18    ; Signed Integer                                                                                                               ;
; IN_NARROW_SIZE            ; 0     ; Signed Integer                                                                                                               ;
; NO_WRAP_SUPPORT           ; 0     ; Signed Integer                                                                                                               ;
; INCOMPLETE_WRAP_SUPPORT   ; 0     ; Signed Integer                                                                                                               ;
; BURSTWRAP_CONST_MASK      ; 3     ; Signed Integer                                                                                                               ;
; BURSTWRAP_CONST_VALUE     ; 3     ; Signed Integer                                                                                                               ;
; OUT_NARROW_SIZE           ; 0     ; Signed Integer                                                                                                               ;
; OUT_FIXED                 ; 0     ; Signed Integer                                                                                                               ;
; OUT_COMPLETE_WRAP         ; 0     ; Signed Integer                                                                                                               ;
; BYTEENABLE_SYNTHESIS      ; 1     ; Signed Integer                                                                                                               ;
; PIPE_INPUTS               ; 0     ; Signed Integer                                                                                                               ;
; OUT_BYTE_CNT_H            ; 53    ; Signed Integer                                                                                                               ;
; OUT_BURSTWRAP_H           ; 57    ; Signed Integer                                                                                                               ;
+---------------------------+-------+------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_s1_burst_adapter|altera_merlin_burst_adapter_uncompressed_only:altera_merlin_burst_adapter_uncompressed_only.burst_adapter ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                                                                              ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PKT_BYTE_CNT_H ; 54    ; Signed Integer                                                                                                                                                                                                                                    ;
; PKT_BYTE_CNT_L ; 52    ; Signed Integer                                                                                                                                                                                                                                    ;
; PKT_BYTEEN_H   ; 17    ; Signed Integer                                                                                                                                                                                                                                    ;
; PKT_BYTEEN_L   ; 16    ; Signed Integer                                                                                                                                                                                                                                    ;
; ST_DATA_W      ; 90    ; Signed Integer                                                                                                                                                                                                                                    ;
; ST_CHANNEL_W   ; 18    ; Signed Integer                                                                                                                                                                                                                                    ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb ;
+----------------+-------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value       ; Type                                                                                                                                                       ;
+----------------+-------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; NUM_REQUESTERS ; 2           ; Signed Integer                                                                                                                                             ;
; SCHEME         ; round-robin ; String                                                                                                                                                     ;
; PIPELINE       ; 1           ; Signed Integer                                                                                                                                             ;
+----------------+-------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                           ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; WIDTH          ; 4     ; Signed Integer                                                                                                                                                                                 ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_001|altera_merlin_arbitrator:arb ;
+----------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value       ; Type                                                                                                                                                           ;
+----------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; NUM_REQUESTERS ; 2           ; Signed Integer                                                                                                                                                 ;
; SCHEME         ; round-robin ; String                                                                                                                                                         ;
; PIPELINE       ; 1           ; Signed Integer                                                                                                                                                 ;
+----------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_001|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                               ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; WIDTH          ; 4     ; Signed Integer                                                                                                                                                                                     ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_002|altera_merlin_arbitrator:arb ;
+----------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value       ; Type                                                                                                                                                           ;
+----------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; NUM_REQUESTERS ; 2           ; Signed Integer                                                                                                                                                 ;
; SCHEME         ; round-robin ; String                                                                                                                                                         ;
; PIPELINE       ; 1           ; Signed Integer                                                                                                                                                 ;
+----------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_002|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                               ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; WIDTH          ; 4     ; Signed Integer                                                                                                                                                                                     ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_003|altera_merlin_arbitrator:arb ;
+----------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value       ; Type                                                                                                                                                           ;
+----------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; NUM_REQUESTERS ; 2           ; Signed Integer                                                                                                                                                 ;
; SCHEME         ; round-robin ; String                                                                                                                                                         ;
; PIPELINE       ; 1           ; Signed Integer                                                                                                                                                 ;
+----------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_003|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                               ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; WIDTH          ; 4     ; Signed Integer                                                                                                                                                                                     ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_004|altera_merlin_arbitrator:arb ;
+----------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value       ; Type                                                                                                                                                           ;
+----------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; NUM_REQUESTERS ; 2           ; Signed Integer                                                                                                                                                 ;
; SCHEME         ; round-robin ; String                                                                                                                                                         ;
; PIPELINE       ; 1           ; Signed Integer                                                                                                                                                 ;
+----------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_004|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                               ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; WIDTH          ; 4     ; Signed Integer                                                                                                                                                                                     ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_005|altera_merlin_arbitrator:arb ;
+----------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value       ; Type                                                                                                                                                           ;
+----------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; NUM_REQUESTERS ; 2           ; Signed Integer                                                                                                                                                 ;
; SCHEME         ; round-robin ; String                                                                                                                                                         ;
; PIPELINE       ; 1           ; Signed Integer                                                                                                                                                 ;
+----------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_005|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                               ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; WIDTH          ; 4     ; Signed Integer                                                                                                                                                                                     ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_006|altera_merlin_arbitrator:arb ;
+----------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value       ; Type                                                                                                                                                           ;
+----------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; NUM_REQUESTERS ; 2           ; Signed Integer                                                                                                                                                 ;
; SCHEME         ; round-robin ; String                                                                                                                                                         ;
; PIPELINE       ; 1           ; Signed Integer                                                                                                                                                 ;
+----------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_006|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                               ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; WIDTH          ; 4     ; Signed Integer                                                                                                                                                                                     ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_007|altera_merlin_arbitrator:arb ;
+----------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value       ; Type                                                                                                                                                           ;
+----------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; NUM_REQUESTERS ; 2           ; Signed Integer                                                                                                                                                 ;
; SCHEME         ; round-robin ; String                                                                                                                                                         ;
; PIPELINE       ; 1           ; Signed Integer                                                                                                                                                 ;
+----------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_007|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                               ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; WIDTH          ; 4     ; Signed Integer                                                                                                                                                                                     ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_008|altera_merlin_arbitrator:arb ;
+----------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value       ; Type                                                                                                                                                           ;
+----------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; NUM_REQUESTERS ; 2           ; Signed Integer                                                                                                                                                 ;
; SCHEME         ; round-robin ; String                                                                                                                                                         ;
; PIPELINE       ; 1           ; Signed Integer                                                                                                                                                 ;
+----------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_008|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                               ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; WIDTH          ; 4     ; Signed Integer                                                                                                                                                                                     ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_009|altera_merlin_arbitrator:arb ;
+----------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value       ; Type                                                                                                                                                           ;
+----------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; NUM_REQUESTERS ; 2           ; Signed Integer                                                                                                                                                 ;
; SCHEME         ; round-robin ; String                                                                                                                                                         ;
; PIPELINE       ; 1           ; Signed Integer                                                                                                                                                 ;
+----------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_009|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                               ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; WIDTH          ; 4     ; Signed Integer                                                                                                                                                                                     ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_010|altera_merlin_arbitrator:arb ;
+----------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value       ; Type                                                                                                                                                           ;
+----------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; NUM_REQUESTERS ; 2           ; Signed Integer                                                                                                                                                 ;
; SCHEME         ; round-robin ; String                                                                                                                                                         ;
; PIPELINE       ; 1           ; Signed Integer                                                                                                                                                 ;
+----------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_010|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                               ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; WIDTH          ; 4     ; Signed Integer                                                                                                                                                                                     ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_011|altera_merlin_arbitrator:arb ;
+----------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value       ; Type                                                                                                                                                           ;
+----------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; NUM_REQUESTERS ; 2           ; Signed Integer                                                                                                                                                 ;
; SCHEME         ; round-robin ; String                                                                                                                                                         ;
; PIPELINE       ; 1           ; Signed Integer                                                                                                                                                 ;
+----------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_011|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                               ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; WIDTH          ; 4     ; Signed Integer                                                                                                                                                                                     ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_012|altera_merlin_arbitrator:arb ;
+----------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value       ; Type                                                                                                                                                           ;
+----------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; NUM_REQUESTERS ; 2           ; Signed Integer                                                                                                                                                 ;
; SCHEME         ; round-robin ; String                                                                                                                                                         ;
; PIPELINE       ; 1           ; Signed Integer                                                                                                                                                 ;
+----------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_012|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                               ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; WIDTH          ; 4     ; Signed Integer                                                                                                                                                                                     ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_013|altera_merlin_arbitrator:arb ;
+----------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value       ; Type                                                                                                                                                           ;
+----------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; NUM_REQUESTERS ; 2           ; Signed Integer                                                                                                                                                 ;
; SCHEME         ; round-robin ; String                                                                                                                                                         ;
; PIPELINE       ; 1           ; Signed Integer                                                                                                                                                 ;
+----------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_013|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                               ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; WIDTH          ; 4     ; Signed Integer                                                                                                                                                                                     ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_014|altera_merlin_arbitrator:arb ;
+----------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value       ; Type                                                                                                                                                           ;
+----------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; NUM_REQUESTERS ; 2           ; Signed Integer                                                                                                                                                 ;
; SCHEME         ; round-robin ; String                                                                                                                                                         ;
; PIPELINE       ; 1           ; Signed Integer                                                                                                                                                 ;
+----------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_014|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                               ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; WIDTH          ; 4     ; Signed Integer                                                                                                                                                                                     ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_015|altera_merlin_arbitrator:arb ;
+----------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value       ; Type                                                                                                                                                           ;
+----------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; NUM_REQUESTERS ; 2           ; Signed Integer                                                                                                                                                 ;
; SCHEME         ; round-robin ; String                                                                                                                                                         ;
; PIPELINE       ; 1           ; Signed Integer                                                                                                                                                 ;
+----------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_015|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                               ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; WIDTH          ; 4     ; Signed Integer                                                                                                                                                                                     ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_016|altera_merlin_arbitrator:arb ;
+----------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value       ; Type                                                                                                                                                           ;
+----------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; NUM_REQUESTERS ; 2           ; Signed Integer                                                                                                                                                 ;
; SCHEME         ; round-robin ; String                                                                                                                                                         ;
; PIPELINE       ; 1           ; Signed Integer                                                                                                                                                 ;
+----------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_016|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                               ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; WIDTH          ; 4     ; Signed Integer                                                                                                                                                                                     ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_017|altera_merlin_arbitrator:arb ;
+----------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value       ; Type                                                                                                                                                           ;
+----------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; NUM_REQUESTERS ; 2           ; Signed Integer                                                                                                                                                 ;
; SCHEME         ; round-robin ; String                                                                                                                                                         ;
; PIPELINE       ; 1           ; Signed Integer                                                                                                                                                 ;
+----------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux_017|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                               ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; WIDTH          ; 4     ; Signed Integer                                                                                                                                                                                     ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_mux:rsp_mux|altera_merlin_arbitrator:arb ;
+----------------+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value  ; Type                                                                                                                                                            ;
+----------------+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; NUM_REQUESTERS ; 18     ; Signed Integer                                                                                                                                                  ;
; SCHEME         ; no-arb ; String                                                                                                                                                          ;
; PIPELINE       ; 0      ; Signed Integer                                                                                                                                                  ;
+----------------+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_mux:rsp_mux|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                           ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; WIDTH          ; 36    ; Signed Integer                                                                                                                                                                                 ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_mux:rsp_mux_001|altera_merlin_arbitrator:arb ;
+----------------+--------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value  ; Type                                                                                                                                                                ;
+----------------+--------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; NUM_REQUESTERS ; 18     ; Signed Integer                                                                                                                                                      ;
; SCHEME         ; no-arb ; String                                                                                                                                                              ;
; PIPELINE       ; 0      ; Signed Integer                                                                                                                                                      ;
+----------------+--------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_mux:rsp_mux_001|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                               ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; WIDTH          ; 36    ; Signed Integer                                                                                                                                                                                     ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter ;
+-------------------------------+-------+------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name                ; Value ; Type                                                                                                                         ;
+-------------------------------+-------+------------------------------------------------------------------------------------------------------------------------------+
; IN_PKT_ADDR_L                 ; 18    ; Signed Integer                                                                                                               ;
; IN_PKT_ADDR_H                 ; 45    ; Signed Integer                                                                                                               ;
; IN_PKT_DATA_L                 ; 0     ; Signed Integer                                                                                                               ;
; IN_PKT_DATA_H                 ; 15    ; Signed Integer                                                                                                               ;
; IN_PKT_BYTEEN_L               ; 16    ; Signed Integer                                                                                                               ;
; IN_PKT_BYTEEN_H               ; 17    ; Signed Integer                                                                                                               ;
; IN_PKT_TRANS_COMPRESSED_READ  ; 46    ; Signed Integer                                                                                                               ;
; IN_PKT_BYTE_CNT_L             ; 52    ; Signed Integer                                                                                                               ;
; IN_PKT_BYTE_CNT_H             ; 54    ; Signed Integer                                                                                                               ;
; IN_PKT_BURSTWRAP_L            ; 55    ; Signed Integer                                                                                                               ;
; IN_PKT_BURSTWRAP_H            ; 57    ; Signed Integer                                                                                                               ;
; IN_PKT_BURST_SIZE_L           ; 58    ; Signed Integer                                                                                                               ;
; IN_PKT_BURST_SIZE_H           ; 60    ; Signed Integer                                                                                                               ;
; IN_PKT_RESPONSE_STATUS_L      ; 85    ; Signed Integer                                                                                                               ;
; IN_PKT_RESPONSE_STATUS_H      ; 86    ; Signed Integer                                                                                                               ;
; IN_PKT_TRANS_EXCLUSIVE        ; 51    ; Signed Integer                                                                                                               ;
; IN_PKT_BURST_TYPE_L           ; 61    ; Signed Integer                                                                                                               ;
; IN_PKT_BURST_TYPE_H           ; 62    ; Signed Integer                                                                                                               ;
; IN_PKT_ORI_BURST_SIZE_L       ; 87    ; Signed Integer                                                                                                               ;
; IN_PKT_ORI_BURST_SIZE_H       ; 89    ; Signed Integer                                                                                                               ;
; IN_PKT_TRANS_WRITE            ; 48    ; Signed Integer                                                                                                               ;
; IN_ST_DATA_W                  ; 90    ; Signed Integer                                                                                                               ;
; OUT_PKT_ADDR_L                ; 36    ; Signed Integer                                                                                                               ;
; OUT_PKT_ADDR_H                ; 63    ; Signed Integer                                                                                                               ;
; OUT_PKT_DATA_L                ; 0     ; Signed Integer                                                                                                               ;
; OUT_PKT_DATA_H                ; 31    ; Signed Integer                                                                                                               ;
; OUT_PKT_BYTEEN_L              ; 32    ; Signed Integer                                                                                                               ;
; OUT_PKT_BYTEEN_H              ; 35    ; Signed Integer                                                                                                               ;
; OUT_PKT_TRANS_COMPRESSED_READ ; 64    ; Signed Integer                                                                                                               ;
; OUT_PKT_BYTE_CNT_L            ; 70    ; Signed Integer                                                                                                               ;
; OUT_PKT_BYTE_CNT_H            ; 72    ; Signed Integer                                                                                                               ;
; OUT_PKT_BURST_SIZE_L          ; 76    ; Signed Integer                                                                                                               ;
; OUT_PKT_BURST_SIZE_H          ; 78    ; Signed Integer                                                                                                               ;
; OUT_PKT_RESPONSE_STATUS_L     ; 103   ; Signed Integer                                                                                                               ;
; OUT_PKT_RESPONSE_STATUS_H     ; 104   ; Signed Integer                                                                                                               ;
; OUT_PKT_TRANS_EXCLUSIVE       ; 69    ; Signed Integer                                                                                                               ;
; OUT_PKT_BURST_TYPE_L          ; 79    ; Signed Integer                                                                                                               ;
; OUT_PKT_BURST_TYPE_H          ; 80    ; Signed Integer                                                                                                               ;
; OUT_PKT_ORI_BURST_SIZE_L      ; 105   ; Signed Integer                                                                                                               ;
; OUT_PKT_ORI_BURST_SIZE_H      ; 107   ; Signed Integer                                                                                                               ;
; OUT_ST_DATA_W                 ; 108   ; Signed Integer                                                                                                               ;
; ST_CHANNEL_W                  ; 18    ; Signed Integer                                                                                                               ;
; OPTIMIZE_FOR_RSP              ; 1     ; Signed Integer                                                                                                               ;
; PACKING                       ; 1     ; Signed Integer                                                                                                               ;
; CONSTANT_BURST_SIZE           ; 1     ; Signed Integer                                                                                                               ;
; RESPONSE_PATH                 ; 1     ; Signed Integer                                                                                                               ;
; ENABLE_ADDRESS_ALIGNMENT      ; 0     ; Signed Integer                                                                                                               ;
+-------------------------------+-------+------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|altera_merlin_burst_uncompressor:uncompressor ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ADDR_W         ; 28    ; Signed Integer                                                                                                                                                                            ;
; BURSTWRAP_W    ; 3     ; Signed Integer                                                                                                                                                                            ;
; BYTE_CNT_W     ; 3     ; Signed Integer                                                                                                                                                                            ;
; PKT_SYMBOLS    ; 2     ; Signed Integer                                                                                                                                                                            ;
; BURST_SIZE_W   ; 3     ; Signed Integer                                                                                                                                                                            ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter ;
+-------------------------------+-------+------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name                ; Value ; Type                                                                                                                         ;
+-------------------------------+-------+------------------------------------------------------------------------------------------------------------------------------+
; IN_PKT_ADDR_L                 ; 36    ; Signed Integer                                                                                                               ;
; IN_PKT_ADDR_H                 ; 63    ; Signed Integer                                                                                                               ;
; IN_PKT_DATA_L                 ; 0     ; Signed Integer                                                                                                               ;
; IN_PKT_DATA_H                 ; 31    ; Signed Integer                                                                                                               ;
; IN_PKT_BYTEEN_L               ; 32    ; Signed Integer                                                                                                               ;
; IN_PKT_BYTEEN_H               ; 35    ; Signed Integer                                                                                                               ;
; IN_PKT_TRANS_COMPRESSED_READ  ; 64    ; Signed Integer                                                                                                               ;
; IN_PKT_BYTE_CNT_L             ; 70    ; Signed Integer                                                                                                               ;
; IN_PKT_BYTE_CNT_H             ; 72    ; Signed Integer                                                                                                               ;
; IN_PKT_BURSTWRAP_L            ; 73    ; Signed Integer                                                                                                               ;
; IN_PKT_BURSTWRAP_H            ; 75    ; Signed Integer                                                                                                               ;
; IN_PKT_BURST_SIZE_L           ; 76    ; Signed Integer                                                                                                               ;
; IN_PKT_BURST_SIZE_H           ; 78    ; Signed Integer                                                                                                               ;
; IN_PKT_RESPONSE_STATUS_L      ; 103   ; Signed Integer                                                                                                               ;
; IN_PKT_RESPONSE_STATUS_H      ; 104   ; Signed Integer                                                                                                               ;
; IN_PKT_TRANS_EXCLUSIVE        ; 69    ; Signed Integer                                                                                                               ;
; IN_PKT_BURST_TYPE_L           ; 79    ; Signed Integer                                                                                                               ;
; IN_PKT_BURST_TYPE_H           ; 80    ; Signed Integer                                                                                                               ;
; IN_PKT_ORI_BURST_SIZE_L       ; 105   ; Signed Integer                                                                                                               ;
; IN_PKT_ORI_BURST_SIZE_H       ; 107   ; Signed Integer                                                                                                               ;
; IN_PKT_TRANS_WRITE            ; 66    ; Signed Integer                                                                                                               ;
; IN_ST_DATA_W                  ; 108   ; Signed Integer                                                                                                               ;
; OUT_PKT_ADDR_L                ; 18    ; Signed Integer                                                                                                               ;
; OUT_PKT_ADDR_H                ; 45    ; Signed Integer                                                                                                               ;
; OUT_PKT_DATA_L                ; 0     ; Signed Integer                                                                                                               ;
; OUT_PKT_DATA_H                ; 15    ; Signed Integer                                                                                                               ;
; OUT_PKT_BYTEEN_L              ; 16    ; Signed Integer                                                                                                               ;
; OUT_PKT_BYTEEN_H              ; 17    ; Signed Integer                                                                                                               ;
; OUT_PKT_TRANS_COMPRESSED_READ ; 46    ; Signed Integer                                                                                                               ;
; OUT_PKT_BYTE_CNT_L            ; 52    ; Signed Integer                                                                                                               ;
; OUT_PKT_BYTE_CNT_H            ; 54    ; Signed Integer                                                                                                               ;
; OUT_PKT_BURST_SIZE_L          ; 58    ; Signed Integer                                                                                                               ;
; OUT_PKT_BURST_SIZE_H          ; 60    ; Signed Integer                                                                                                               ;
; OUT_PKT_RESPONSE_STATUS_L     ; 85    ; Signed Integer                                                                                                               ;
; OUT_PKT_RESPONSE_STATUS_H     ; 86    ; Signed Integer                                                                                                               ;
; OUT_PKT_TRANS_EXCLUSIVE       ; 51    ; Signed Integer                                                                                                               ;
; OUT_PKT_BURST_TYPE_L          ; 61    ; Signed Integer                                                                                                               ;
; OUT_PKT_BURST_TYPE_H          ; 62    ; Signed Integer                                                                                                               ;
; OUT_PKT_ORI_BURST_SIZE_L      ; 87    ; Signed Integer                                                                                                               ;
; OUT_PKT_ORI_BURST_SIZE_H      ; 89    ; Signed Integer                                                                                                               ;
; OUT_ST_DATA_W                 ; 90    ; Signed Integer                                                                                                               ;
; ST_CHANNEL_W                  ; 18    ; Signed Integer                                                                                                               ;
; OPTIMIZE_FOR_RSP              ; 0     ; Signed Integer                                                                                                               ;
; PACKING                       ; 1     ; Signed Integer                                                                                                               ;
; CONSTANT_BURST_SIZE           ; 1     ; Signed Integer                                                                                                               ;
; RESPONSE_PATH                 ; 0     ; Signed Integer                                                                                                               ;
; ENABLE_ADDRESS_ALIGNMENT      ; 0     ; Signed Integer                                                                                                               ;
+-------------------------------+-------+------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser ;
+---------------------+-------+----------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name      ; Value ; Type                                                                                                                             ;
+---------------------+-------+----------------------------------------------------------------------------------------------------------------------------------+
; DATA_WIDTH          ; 108   ; Signed Integer                                                                                                                   ;
; BITS_PER_SYMBOL     ; 108   ; Signed Integer                                                                                                                   ;
; USE_PACKETS         ; 1     ; Signed Integer                                                                                                                   ;
; USE_CHANNEL         ; 1     ; Signed Integer                                                                                                                   ;
; CHANNEL_WIDTH       ; 18    ; Signed Integer                                                                                                                   ;
; USE_ERROR           ; 0     ; Signed Integer                                                                                                                   ;
; ERROR_WIDTH         ; 1     ; Signed Integer                                                                                                                   ;
; VALID_SYNC_DEPTH    ; 2     ; Signed Integer                                                                                                                   ;
; READY_SYNC_DEPTH    ; 2     ; Signed Integer                                                                                                                   ;
; USE_OUTPUT_PIPELINE ; 0     ; Signed Integer                                                                                                                   ;
; SYMBOLS_PER_BEAT    ; 1     ; Signed Integer                                                                                                                   ;
; EMPTY_WIDTH         ; 0     ; Signed Integer                                                                                                                   ;
+---------------------+-------+----------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer ;
+---------------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name      ; Value ; Type                                                                                                                                                                      ;
+---------------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; SYMBOLS_PER_BEAT    ; 1     ; Signed Integer                                                                                                                                                            ;
; BITS_PER_SYMBOL     ; 128   ; Signed Integer                                                                                                                                                            ;
; FORWARD_SYNC_DEPTH  ; 2     ; Signed Integer                                                                                                                                                            ;
; BACKWARD_SYNC_DEPTH ; 2     ; Signed Integer                                                                                                                                                            ;
; USE_OUTPUT_PIPELINE ; 0     ; Signed Integer                                                                                                                                                            ;
+---------------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; depth          ; 2     ; Signed Integer                                                                                                                                                                                                                      ;
; rst_value      ; 0     ; Signed Integer                                                                                                                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; depth          ; 2     ; Signed Integer                                                                                                                                                                                                                      ;
; rst_value      ; 0     ; Signed Integer                                                                                                                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001 ;
+---------------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name      ; Value ; Type                                                                                                                                 ;
+---------------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; DATA_WIDTH          ; 108   ; Signed Integer                                                                                                                       ;
; BITS_PER_SYMBOL     ; 108   ; Signed Integer                                                                                                                       ;
; USE_PACKETS         ; 1     ; Signed Integer                                                                                                                       ;
; USE_CHANNEL         ; 1     ; Signed Integer                                                                                                                       ;
; CHANNEL_WIDTH       ; 18    ; Signed Integer                                                                                                                       ;
; USE_ERROR           ; 0     ; Signed Integer                                                                                                                       ;
; ERROR_WIDTH         ; 1     ; Signed Integer                                                                                                                       ;
; VALID_SYNC_DEPTH    ; 2     ; Signed Integer                                                                                                                       ;
; READY_SYNC_DEPTH    ; 2     ; Signed Integer                                                                                                                       ;
; USE_OUTPUT_PIPELINE ; 0     ; Signed Integer                                                                                                                       ;
; SYMBOLS_PER_BEAT    ; 1     ; Signed Integer                                                                                                                       ;
; EMPTY_WIDTH         ; 0     ; Signed Integer                                                                                                                       ;
+---------------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer ;
+---------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name      ; Value ; Type                                                                                                                                                                          ;
+---------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; SYMBOLS_PER_BEAT    ; 1     ; Signed Integer                                                                                                                                                                ;
; BITS_PER_SYMBOL     ; 128   ; Signed Integer                                                                                                                                                                ;
; FORWARD_SYNC_DEPTH  ; 2     ; Signed Integer                                                                                                                                                                ;
; BACKWARD_SYNC_DEPTH ; 2     ; Signed Integer                                                                                                                                                                ;
; USE_OUTPUT_PIPELINE ; 0     ; Signed Integer                                                                                                                                                                ;
+---------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; depth          ; 2     ; Signed Integer                                                                                                                                                                                                                          ;
; rst_value      ; 0     ; Signed Integer                                                                                                                                                                                                                          ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; depth          ; 2     ; Signed Integer                                                                                                                                                                                                                          ;
; rst_value      ; 0     ; Signed Integer                                                                                                                                                                                                                          ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002 ;
+---------------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name      ; Value ; Type                                                                                                                                 ;
+---------------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; DATA_WIDTH          ; 108   ; Signed Integer                                                                                                                       ;
; BITS_PER_SYMBOL     ; 108   ; Signed Integer                                                                                                                       ;
; USE_PACKETS         ; 1     ; Signed Integer                                                                                                                       ;
; USE_CHANNEL         ; 1     ; Signed Integer                                                                                                                       ;
; CHANNEL_WIDTH       ; 18    ; Signed Integer                                                                                                                       ;
; USE_ERROR           ; 0     ; Signed Integer                                                                                                                       ;
; ERROR_WIDTH         ; 1     ; Signed Integer                                                                                                                       ;
; VALID_SYNC_DEPTH    ; 2     ; Signed Integer                                                                                                                       ;
; READY_SYNC_DEPTH    ; 2     ; Signed Integer                                                                                                                       ;
; USE_OUTPUT_PIPELINE ; 0     ; Signed Integer                                                                                                                       ;
; SYMBOLS_PER_BEAT    ; 1     ; Signed Integer                                                                                                                       ;
; EMPTY_WIDTH         ; 0     ; Signed Integer                                                                                                                       ;
+---------------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer ;
+---------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name      ; Value ; Type                                                                                                                                                                          ;
+---------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; SYMBOLS_PER_BEAT    ; 1     ; Signed Integer                                                                                                                                                                ;
; BITS_PER_SYMBOL     ; 128   ; Signed Integer                                                                                                                                                                ;
; FORWARD_SYNC_DEPTH  ; 2     ; Signed Integer                                                                                                                                                                ;
; BACKWARD_SYNC_DEPTH ; 2     ; Signed Integer                                                                                                                                                                ;
; USE_OUTPUT_PIPELINE ; 0     ; Signed Integer                                                                                                                                                                ;
+---------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; depth          ; 2     ; Signed Integer                                                                                                                                                                                                                          ;
; rst_value      ; 0     ; Signed Integer                                                                                                                                                                                                                          ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; depth          ; 2     ; Signed Integer                                                                                                                                                                                                                          ;
; rst_value      ; 0     ; Signed Integer                                                                                                                                                                                                                          ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003 ;
+---------------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name      ; Value ; Type                                                                                                                                 ;
+---------------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; DATA_WIDTH          ; 108   ; Signed Integer                                                                                                                       ;
; BITS_PER_SYMBOL     ; 108   ; Signed Integer                                                                                                                       ;
; USE_PACKETS         ; 1     ; Signed Integer                                                                                                                       ;
; USE_CHANNEL         ; 1     ; Signed Integer                                                                                                                       ;
; CHANNEL_WIDTH       ; 18    ; Signed Integer                                                                                                                       ;
; USE_ERROR           ; 0     ; Signed Integer                                                                                                                       ;
; ERROR_WIDTH         ; 1     ; Signed Integer                                                                                                                       ;
; VALID_SYNC_DEPTH    ; 2     ; Signed Integer                                                                                                                       ;
; READY_SYNC_DEPTH    ; 2     ; Signed Integer                                                                                                                       ;
; USE_OUTPUT_PIPELINE ; 0     ; Signed Integer                                                                                                                       ;
; SYMBOLS_PER_BEAT    ; 1     ; Signed Integer                                                                                                                       ;
; EMPTY_WIDTH         ; 0     ; Signed Integer                                                                                                                       ;
+---------------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer ;
+---------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name      ; Value ; Type                                                                                                                                                                          ;
+---------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; SYMBOLS_PER_BEAT    ; 1     ; Signed Integer                                                                                                                                                                ;
; BITS_PER_SYMBOL     ; 128   ; Signed Integer                                                                                                                                                                ;
; FORWARD_SYNC_DEPTH  ; 2     ; Signed Integer                                                                                                                                                                ;
; BACKWARD_SYNC_DEPTH ; 2     ; Signed Integer                                                                                                                                                                ;
; USE_OUTPUT_PIPELINE ; 0     ; Signed Integer                                                                                                                                                                ;
+---------------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; depth          ; 2     ; Signed Integer                                                                                                                                                                                                                          ;
; rst_value      ; 0     ; Signed Integer                                                                                                                                                                                                                          ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; depth          ; 2     ; Signed Integer                                                                                                                                                                                                                          ;
; rst_value      ; 0     ; Signed Integer                                                                                                                                                                                                                          ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                                                   ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; inBitsPerSymbol ; 34    ; Signed Integer                                                                                                                                         ;
; inUsePackets    ; 0     ; Signed Integer                                                                                                                                         ;
; inDataWidth     ; 34    ; Signed Integer                                                                                                                                         ;
; inChannelWidth  ; 0     ; Signed Integer                                                                                                                                         ;
; inErrorWidth    ; 0     ; Signed Integer                                                                                                                                         ;
; inUseEmptyPort  ; 0     ; Signed Integer                                                                                                                                         ;
; inUseValid      ; 1     ; Signed Integer                                                                                                                                         ;
; inUseReady      ; 1     ; Signed Integer                                                                                                                                         ;
; inReadyLatency  ; 0     ; Signed Integer                                                                                                                                         ;
; outDataWidth    ; 34    ; Signed Integer                                                                                                                                         ;
; outChannelWidth ; 0     ; Signed Integer                                                                                                                                         ;
; outErrorWidth   ; 1     ; Signed Integer                                                                                                                                         ;
; outUseEmptyPort ; 0     ; Signed Integer                                                                                                                                         ;
; outUseValid     ; 1     ; Signed Integer                                                                                                                                         ;
; outUseReady     ; 1     ; Signed Integer                                                                                                                                         ;
; outReadyLatency ; 0     ; Signed Integer                                                                                                                                         ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_001 ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                                                       ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; inBitsPerSymbol ; 34    ; Signed Integer                                                                                                                                             ;
; inUsePackets    ; 0     ; Signed Integer                                                                                                                                             ;
; inDataWidth     ; 34    ; Signed Integer                                                                                                                                             ;
; inChannelWidth  ; 0     ; Signed Integer                                                                                                                                             ;
; inErrorWidth    ; 0     ; Signed Integer                                                                                                                                             ;
; inUseEmptyPort  ; 0     ; Signed Integer                                                                                                                                             ;
; inUseValid      ; 1     ; Signed Integer                                                                                                                                             ;
; inUseReady      ; 1     ; Signed Integer                                                                                                                                             ;
; inReadyLatency  ; 0     ; Signed Integer                                                                                                                                             ;
; outDataWidth    ; 34    ; Signed Integer                                                                                                                                             ;
; outChannelWidth ; 0     ; Signed Integer                                                                                                                                             ;
; outErrorWidth   ; 1     ; Signed Integer                                                                                                                                             ;
; outUseEmptyPort ; 0     ; Signed Integer                                                                                                                                             ;
; outUseValid     ; 1     ; Signed Integer                                                                                                                                             ;
; outUseReady     ; 1     ; Signed Integer                                                                                                                                             ;
; outReadyLatency ; 0     ; Signed Integer                                                                                                                                             ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_002 ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                                                       ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; inBitsPerSymbol ; 34    ; Signed Integer                                                                                                                                             ;
; inUsePackets    ; 0     ; Signed Integer                                                                                                                                             ;
; inDataWidth     ; 34    ; Signed Integer                                                                                                                                             ;
; inChannelWidth  ; 0     ; Signed Integer                                                                                                                                             ;
; inErrorWidth    ; 0     ; Signed Integer                                                                                                                                             ;
; inUseEmptyPort  ; 0     ; Signed Integer                                                                                                                                             ;
; inUseValid      ; 1     ; Signed Integer                                                                                                                                             ;
; inUseReady      ; 1     ; Signed Integer                                                                                                                                             ;
; inReadyLatency  ; 0     ; Signed Integer                                                                                                                                             ;
; outDataWidth    ; 34    ; Signed Integer                                                                                                                                             ;
; outChannelWidth ; 0     ; Signed Integer                                                                                                                                             ;
; outErrorWidth   ; 1     ; Signed Integer                                                                                                                                             ;
; outUseEmptyPort ; 0     ; Signed Integer                                                                                                                                             ;
; outUseValid     ; 1     ; Signed Integer                                                                                                                                             ;
; outUseReady     ; 1     ; Signed Integer                                                                                                                                             ;
; outReadyLatency ; 0     ; Signed Integer                                                                                                                                             ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_003 ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                                                       ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; inBitsPerSymbol ; 34    ; Signed Integer                                                                                                                                             ;
; inUsePackets    ; 0     ; Signed Integer                                                                                                                                             ;
; inDataWidth     ; 34    ; Signed Integer                                                                                                                                             ;
; inChannelWidth  ; 0     ; Signed Integer                                                                                                                                             ;
; inErrorWidth    ; 0     ; Signed Integer                                                                                                                                             ;
; inUseEmptyPort  ; 0     ; Signed Integer                                                                                                                                             ;
; inUseValid      ; 1     ; Signed Integer                                                                                                                                             ;
; inUseReady      ; 1     ; Signed Integer                                                                                                                                             ;
; inReadyLatency  ; 0     ; Signed Integer                                                                                                                                             ;
; outDataWidth    ; 34    ; Signed Integer                                                                                                                                             ;
; outChannelWidth ; 0     ; Signed Integer                                                                                                                                             ;
; outErrorWidth   ; 1     ; Signed Integer                                                                                                                                             ;
; outUseEmptyPort ; 0     ; Signed Integer                                                                                                                                             ;
; outUseValid     ; 1     ; Signed Integer                                                                                                                                             ;
; outUseReady     ; 1     ; Signed Integer                                                                                                                                             ;
; outReadyLatency ; 0     ; Signed Integer                                                                                                                                             ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_004 ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                                                       ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; inBitsPerSymbol ; 34    ; Signed Integer                                                                                                                                             ;
; inUsePackets    ; 0     ; Signed Integer                                                                                                                                             ;
; inDataWidth     ; 34    ; Signed Integer                                                                                                                                             ;
; inChannelWidth  ; 0     ; Signed Integer                                                                                                                                             ;
; inErrorWidth    ; 0     ; Signed Integer                                                                                                                                             ;
; inUseEmptyPort  ; 0     ; Signed Integer                                                                                                                                             ;
; inUseValid      ; 1     ; Signed Integer                                                                                                                                             ;
; inUseReady      ; 1     ; Signed Integer                                                                                                                                             ;
; inReadyLatency  ; 0     ; Signed Integer                                                                                                                                             ;
; outDataWidth    ; 34    ; Signed Integer                                                                                                                                             ;
; outChannelWidth ; 0     ; Signed Integer                                                                                                                                             ;
; outErrorWidth   ; 1     ; Signed Integer                                                                                                                                             ;
; outUseEmptyPort ; 0     ; Signed Integer                                                                                                                                             ;
; outUseValid     ; 1     ; Signed Integer                                                                                                                                             ;
; outUseReady     ; 1     ; Signed Integer                                                                                                                                             ;
; outReadyLatency ; 0     ; Signed Integer                                                                                                                                             ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter_005:avalon_st_adapter_005 ;
+-----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                                                           ;
+-----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; inBitsPerSymbol ; 18    ; Signed Integer                                                                                                                                                 ;
; inUsePackets    ; 0     ; Signed Integer                                                                                                                                                 ;
; inDataWidth     ; 18    ; Signed Integer                                                                                                                                                 ;
; inChannelWidth  ; 0     ; Signed Integer                                                                                                                                                 ;
; inErrorWidth    ; 0     ; Signed Integer                                                                                                                                                 ;
; inUseEmptyPort  ; 0     ; Signed Integer                                                                                                                                                 ;
; inUseValid      ; 1     ; Signed Integer                                                                                                                                                 ;
; inUseReady      ; 1     ; Signed Integer                                                                                                                                                 ;
; inReadyLatency  ; 0     ; Signed Integer                                                                                                                                                 ;
; outDataWidth    ; 18    ; Signed Integer                                                                                                                                                 ;
; outChannelWidth ; 0     ; Signed Integer                                                                                                                                                 ;
; outErrorWidth   ; 1     ; Signed Integer                                                                                                                                                 ;
; outUseEmptyPort ; 0     ; Signed Integer                                                                                                                                                 ;
; outUseValid     ; 1     ; Signed Integer                                                                                                                                                 ;
; outUseReady     ; 1     ; Signed Integer                                                                                                                                                 ;
; outReadyLatency ; 0     ; Signed Integer                                                                                                                                                 ;
+-----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_006 ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                                                       ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; inBitsPerSymbol ; 34    ; Signed Integer                                                                                                                                             ;
; inUsePackets    ; 0     ; Signed Integer                                                                                                                                             ;
; inDataWidth     ; 34    ; Signed Integer                                                                                                                                             ;
; inChannelWidth  ; 0     ; Signed Integer                                                                                                                                             ;
; inErrorWidth    ; 0     ; Signed Integer                                                                                                                                             ;
; inUseEmptyPort  ; 0     ; Signed Integer                                                                                                                                             ;
; inUseValid      ; 1     ; Signed Integer                                                                                                                                             ;
; inUseReady      ; 1     ; Signed Integer                                                                                                                                             ;
; inReadyLatency  ; 0     ; Signed Integer                                                                                                                                             ;
; outDataWidth    ; 34    ; Signed Integer                                                                                                                                             ;
; outChannelWidth ; 0     ; Signed Integer                                                                                                                                             ;
; outErrorWidth   ; 1     ; Signed Integer                                                                                                                                             ;
; outUseEmptyPort ; 0     ; Signed Integer                                                                                                                                             ;
; outUseValid     ; 1     ; Signed Integer                                                                                                                                             ;
; outUseReady     ; 1     ; Signed Integer                                                                                                                                             ;
; outReadyLatency ; 0     ; Signed Integer                                                                                                                                             ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_007 ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                                                       ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; inBitsPerSymbol ; 34    ; Signed Integer                                                                                                                                             ;
; inUsePackets    ; 0     ; Signed Integer                                                                                                                                             ;
; inDataWidth     ; 34    ; Signed Integer                                                                                                                                             ;
; inChannelWidth  ; 0     ; Signed Integer                                                                                                                                             ;
; inErrorWidth    ; 0     ; Signed Integer                                                                                                                                             ;
; inUseEmptyPort  ; 0     ; Signed Integer                                                                                                                                             ;
; inUseValid      ; 1     ; Signed Integer                                                                                                                                             ;
; inUseReady      ; 1     ; Signed Integer                                                                                                                                             ;
; inReadyLatency  ; 0     ; Signed Integer                                                                                                                                             ;
; outDataWidth    ; 34    ; Signed Integer                                                                                                                                             ;
; outChannelWidth ; 0     ; Signed Integer                                                                                                                                             ;
; outErrorWidth   ; 1     ; Signed Integer                                                                                                                                             ;
; outUseEmptyPort ; 0     ; Signed Integer                                                                                                                                             ;
; outUseValid     ; 1     ; Signed Integer                                                                                                                                             ;
; outUseReady     ; 1     ; Signed Integer                                                                                                                                             ;
; outReadyLatency ; 0     ; Signed Integer                                                                                                                                             ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_008 ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                                                       ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; inBitsPerSymbol ; 34    ; Signed Integer                                                                                                                                             ;
; inUsePackets    ; 0     ; Signed Integer                                                                                                                                             ;
; inDataWidth     ; 34    ; Signed Integer                                                                                                                                             ;
; inChannelWidth  ; 0     ; Signed Integer                                                                                                                                             ;
; inErrorWidth    ; 0     ; Signed Integer                                                                                                                                             ;
; inUseEmptyPort  ; 0     ; Signed Integer                                                                                                                                             ;
; inUseValid      ; 1     ; Signed Integer                                                                                                                                             ;
; inUseReady      ; 1     ; Signed Integer                                                                                                                                             ;
; inReadyLatency  ; 0     ; Signed Integer                                                                                                                                             ;
; outDataWidth    ; 34    ; Signed Integer                                                                                                                                             ;
; outChannelWidth ; 0     ; Signed Integer                                                                                                                                             ;
; outErrorWidth   ; 1     ; Signed Integer                                                                                                                                             ;
; outUseEmptyPort ; 0     ; Signed Integer                                                                                                                                             ;
; outUseValid     ; 1     ; Signed Integer                                                                                                                                             ;
; outUseReady     ; 1     ; Signed Integer                                                                                                                                             ;
; outReadyLatency ; 0     ; Signed Integer                                                                                                                                             ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_009 ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                                                       ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; inBitsPerSymbol ; 34    ; Signed Integer                                                                                                                                             ;
; inUsePackets    ; 0     ; Signed Integer                                                                                                                                             ;
; inDataWidth     ; 34    ; Signed Integer                                                                                                                                             ;
; inChannelWidth  ; 0     ; Signed Integer                                                                                                                                             ;
; inErrorWidth    ; 0     ; Signed Integer                                                                                                                                             ;
; inUseEmptyPort  ; 0     ; Signed Integer                                                                                                                                             ;
; inUseValid      ; 1     ; Signed Integer                                                                                                                                             ;
; inUseReady      ; 1     ; Signed Integer                                                                                                                                             ;
; inReadyLatency  ; 0     ; Signed Integer                                                                                                                                             ;
; outDataWidth    ; 34    ; Signed Integer                                                                                                                                             ;
; outChannelWidth ; 0     ; Signed Integer                                                                                                                                             ;
; outErrorWidth   ; 1     ; Signed Integer                                                                                                                                             ;
; outUseEmptyPort ; 0     ; Signed Integer                                                                                                                                             ;
; outUseValid     ; 1     ; Signed Integer                                                                                                                                             ;
; outUseReady     ; 1     ; Signed Integer                                                                                                                                             ;
; outReadyLatency ; 0     ; Signed Integer                                                                                                                                             ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_010 ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                                                       ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; inBitsPerSymbol ; 34    ; Signed Integer                                                                                                                                             ;
; inUsePackets    ; 0     ; Signed Integer                                                                                                                                             ;
; inDataWidth     ; 34    ; Signed Integer                                                                                                                                             ;
; inChannelWidth  ; 0     ; Signed Integer                                                                                                                                             ;
; inErrorWidth    ; 0     ; Signed Integer                                                                                                                                             ;
; inUseEmptyPort  ; 0     ; Signed Integer                                                                                                                                             ;
; inUseValid      ; 1     ; Signed Integer                                                                                                                                             ;
; inUseReady      ; 1     ; Signed Integer                                                                                                                                             ;
; inReadyLatency  ; 0     ; Signed Integer                                                                                                                                             ;
; outDataWidth    ; 34    ; Signed Integer                                                                                                                                             ;
; outChannelWidth ; 0     ; Signed Integer                                                                                                                                             ;
; outErrorWidth   ; 1     ; Signed Integer                                                                                                                                             ;
; outUseEmptyPort ; 0     ; Signed Integer                                                                                                                                             ;
; outUseValid     ; 1     ; Signed Integer                                                                                                                                             ;
; outUseReady     ; 1     ; Signed Integer                                                                                                                                             ;
; outReadyLatency ; 0     ; Signed Integer                                                                                                                                             ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_011 ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                                                       ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; inBitsPerSymbol ; 34    ; Signed Integer                                                                                                                                             ;
; inUsePackets    ; 0     ; Signed Integer                                                                                                                                             ;
; inDataWidth     ; 34    ; Signed Integer                                                                                                                                             ;
; inChannelWidth  ; 0     ; Signed Integer                                                                                                                                             ;
; inErrorWidth    ; 0     ; Signed Integer                                                                                                                                             ;
; inUseEmptyPort  ; 0     ; Signed Integer                                                                                                                                             ;
; inUseValid      ; 1     ; Signed Integer                                                                                                                                             ;
; inUseReady      ; 1     ; Signed Integer                                                                                                                                             ;
; inReadyLatency  ; 0     ; Signed Integer                                                                                                                                             ;
; outDataWidth    ; 34    ; Signed Integer                                                                                                                                             ;
; outChannelWidth ; 0     ; Signed Integer                                                                                                                                             ;
; outErrorWidth   ; 1     ; Signed Integer                                                                                                                                             ;
; outUseEmptyPort ; 0     ; Signed Integer                                                                                                                                             ;
; outUseValid     ; 1     ; Signed Integer                                                                                                                                             ;
; outUseReady     ; 1     ; Signed Integer                                                                                                                                             ;
; outReadyLatency ; 0     ; Signed Integer                                                                                                                                             ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_012 ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                                                       ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; inBitsPerSymbol ; 34    ; Signed Integer                                                                                                                                             ;
; inUsePackets    ; 0     ; Signed Integer                                                                                                                                             ;
; inDataWidth     ; 34    ; Signed Integer                                                                                                                                             ;
; inChannelWidth  ; 0     ; Signed Integer                                                                                                                                             ;
; inErrorWidth    ; 0     ; Signed Integer                                                                                                                                             ;
; inUseEmptyPort  ; 0     ; Signed Integer                                                                                                                                             ;
; inUseValid      ; 1     ; Signed Integer                                                                                                                                             ;
; inUseReady      ; 1     ; Signed Integer                                                                                                                                             ;
; inReadyLatency  ; 0     ; Signed Integer                                                                                                                                             ;
; outDataWidth    ; 34    ; Signed Integer                                                                                                                                             ;
; outChannelWidth ; 0     ; Signed Integer                                                                                                                                             ;
; outErrorWidth   ; 1     ; Signed Integer                                                                                                                                             ;
; outUseEmptyPort ; 0     ; Signed Integer                                                                                                                                             ;
; outUseValid     ; 1     ; Signed Integer                                                                                                                                             ;
; outUseReady     ; 1     ; Signed Integer                                                                                                                                             ;
; outReadyLatency ; 0     ; Signed Integer                                                                                                                                             ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_013 ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                                                       ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; inBitsPerSymbol ; 34    ; Signed Integer                                                                                                                                             ;
; inUsePackets    ; 0     ; Signed Integer                                                                                                                                             ;
; inDataWidth     ; 34    ; Signed Integer                                                                                                                                             ;
; inChannelWidth  ; 0     ; Signed Integer                                                                                                                                             ;
; inErrorWidth    ; 0     ; Signed Integer                                                                                                                                             ;
; inUseEmptyPort  ; 0     ; Signed Integer                                                                                                                                             ;
; inUseValid      ; 1     ; Signed Integer                                                                                                                                             ;
; inUseReady      ; 1     ; Signed Integer                                                                                                                                             ;
; inReadyLatency  ; 0     ; Signed Integer                                                                                                                                             ;
; outDataWidth    ; 34    ; Signed Integer                                                                                                                                             ;
; outChannelWidth ; 0     ; Signed Integer                                                                                                                                             ;
; outErrorWidth   ; 1     ; Signed Integer                                                                                                                                             ;
; outUseEmptyPort ; 0     ; Signed Integer                                                                                                                                             ;
; outUseValid     ; 1     ; Signed Integer                                                                                                                                             ;
; outUseReady     ; 1     ; Signed Integer                                                                                                                                             ;
; outReadyLatency ; 0     ; Signed Integer                                                                                                                                             ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_014 ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                                                       ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; inBitsPerSymbol ; 34    ; Signed Integer                                                                                                                                             ;
; inUsePackets    ; 0     ; Signed Integer                                                                                                                                             ;
; inDataWidth     ; 34    ; Signed Integer                                                                                                                                             ;
; inChannelWidth  ; 0     ; Signed Integer                                                                                                                                             ;
; inErrorWidth    ; 0     ; Signed Integer                                                                                                                                             ;
; inUseEmptyPort  ; 0     ; Signed Integer                                                                                                                                             ;
; inUseValid      ; 1     ; Signed Integer                                                                                                                                             ;
; inUseReady      ; 1     ; Signed Integer                                                                                                                                             ;
; inReadyLatency  ; 0     ; Signed Integer                                                                                                                                             ;
; outDataWidth    ; 34    ; Signed Integer                                                                                                                                             ;
; outChannelWidth ; 0     ; Signed Integer                                                                                                                                             ;
; outErrorWidth   ; 1     ; Signed Integer                                                                                                                                             ;
; outUseEmptyPort ; 0     ; Signed Integer                                                                                                                                             ;
; outUseValid     ; 1     ; Signed Integer                                                                                                                                             ;
; outUseReady     ; 1     ; Signed Integer                                                                                                                                             ;
; outReadyLatency ; 0     ; Signed Integer                                                                                                                                             ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_015 ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                                                       ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; inBitsPerSymbol ; 34    ; Signed Integer                                                                                                                                             ;
; inUsePackets    ; 0     ; Signed Integer                                                                                                                                             ;
; inDataWidth     ; 34    ; Signed Integer                                                                                                                                             ;
; inChannelWidth  ; 0     ; Signed Integer                                                                                                                                             ;
; inErrorWidth    ; 0     ; Signed Integer                                                                                                                                             ;
; inUseEmptyPort  ; 0     ; Signed Integer                                                                                                                                             ;
; inUseValid      ; 1     ; Signed Integer                                                                                                                                             ;
; inUseReady      ; 1     ; Signed Integer                                                                                                                                             ;
; inReadyLatency  ; 0     ; Signed Integer                                                                                                                                             ;
; outDataWidth    ; 34    ; Signed Integer                                                                                                                                             ;
; outChannelWidth ; 0     ; Signed Integer                                                                                                                                             ;
; outErrorWidth   ; 1     ; Signed Integer                                                                                                                                             ;
; outUseEmptyPort ; 0     ; Signed Integer                                                                                                                                             ;
; outUseValid     ; 1     ; Signed Integer                                                                                                                                             ;
; outUseReady     ; 1     ; Signed Integer                                                                                                                                             ;
; outReadyLatency ; 0     ; Signed Integer                                                                                                                                             ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_016 ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                                                       ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; inBitsPerSymbol ; 34    ; Signed Integer                                                                                                                                             ;
; inUsePackets    ; 0     ; Signed Integer                                                                                                                                             ;
; inDataWidth     ; 34    ; Signed Integer                                                                                                                                             ;
; inChannelWidth  ; 0     ; Signed Integer                                                                                                                                             ;
; inErrorWidth    ; 0     ; Signed Integer                                                                                                                                             ;
; inUseEmptyPort  ; 0     ; Signed Integer                                                                                                                                             ;
; inUseValid      ; 1     ; Signed Integer                                                                                                                                             ;
; inUseReady      ; 1     ; Signed Integer                                                                                                                                             ;
; inReadyLatency  ; 0     ; Signed Integer                                                                                                                                             ;
; outDataWidth    ; 34    ; Signed Integer                                                                                                                                             ;
; outChannelWidth ; 0     ; Signed Integer                                                                                                                                             ;
; outErrorWidth   ; 1     ; Signed Integer                                                                                                                                             ;
; outUseEmptyPort ; 0     ; Signed Integer                                                                                                                                             ;
; outUseValid     ; 1     ; Signed Integer                                                                                                                                             ;
; outUseReady     ; 1     ; Signed Integer                                                                                                                                             ;
; outReadyLatency ; 0     ; Signed Integer                                                                                                                                             ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter_017 ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                                                       ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; inBitsPerSymbol ; 34    ; Signed Integer                                                                                                                                             ;
; inUsePackets    ; 0     ; Signed Integer                                                                                                                                             ;
; inDataWidth     ; 34    ; Signed Integer                                                                                                                                             ;
; inChannelWidth  ; 0     ; Signed Integer                                                                                                                                             ;
; inErrorWidth    ; 0     ; Signed Integer                                                                                                                                             ;
; inUseEmptyPort  ; 0     ; Signed Integer                                                                                                                                             ;
; inUseValid      ; 1     ; Signed Integer                                                                                                                                             ;
; inUseReady      ; 1     ; Signed Integer                                                                                                                                             ;
; inReadyLatency  ; 0     ; Signed Integer                                                                                                                                             ;
; outDataWidth    ; 34    ; Signed Integer                                                                                                                                             ;
; outChannelWidth ; 0     ; Signed Integer                                                                                                                                             ;
; outErrorWidth   ; 1     ; Signed Integer                                                                                                                                             ;
; outUseEmptyPort ; 0     ; Signed Integer                                                                                                                                             ;
; outUseValid     ; 1     ; Signed Integer                                                                                                                                             ;
; outUseReady     ; 1     ; Signed Integer                                                                                                                                             ;
; outReadyLatency ; 0     ; Signed Integer                                                                                                                                             ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|altera_reset_controller:rst_controller ;
+---------------------------+----------+--------------------------------------------------------------+
; Parameter Name            ; Value    ; Type                                                         ;
+---------------------------+----------+--------------------------------------------------------------+
; NUM_RESET_INPUTS          ; 2        ; Signed Integer                                               ;
; USE_RESET_REQUEST_IN0     ; 0        ; Signed Integer                                               ;
; USE_RESET_REQUEST_IN1     ; 0        ; Signed Integer                                               ;
; USE_RESET_REQUEST_IN2     ; 0        ; Signed Integer                                               ;
; USE_RESET_REQUEST_IN3     ; 0        ; Signed Integer                                               ;
; USE_RESET_REQUEST_IN4     ; 0        ; Signed Integer                                               ;
; USE_RESET_REQUEST_IN5     ; 0        ; Signed Integer                                               ;
; USE_RESET_REQUEST_IN6     ; 0        ; Signed Integer                                               ;
; USE_RESET_REQUEST_IN7     ; 0        ; Signed Integer                                               ;
; USE_RESET_REQUEST_IN8     ; 0        ; Signed Integer                                               ;
; USE_RESET_REQUEST_IN9     ; 0        ; Signed Integer                                               ;
; USE_RESET_REQUEST_IN10    ; 0        ; Signed Integer                                               ;
; USE_RESET_REQUEST_IN11    ; 0        ; Signed Integer                                               ;
; USE_RESET_REQUEST_IN12    ; 0        ; Signed Integer                                               ;
; USE_RESET_REQUEST_IN13    ; 0        ; Signed Integer                                               ;
; USE_RESET_REQUEST_IN14    ; 0        ; Signed Integer                                               ;
; USE_RESET_REQUEST_IN15    ; 0        ; Signed Integer                                               ;
; OUTPUT_RESET_SYNC_EDGES   ; deassert ; String                                                       ;
; SYNC_DEPTH                ; 2        ; Signed Integer                                               ;
; RESET_REQUEST_PRESENT     ; 1        ; Signed Integer                                               ;
; RESET_REQ_WAIT_TIME       ; 1        ; Signed Integer                                               ;
; MIN_RST_ASSERTION_TIME    ; 3        ; Signed Integer                                               ;
; RESET_REQ_EARLY_DSRT_TIME ; 1        ; Signed Integer                                               ;
; ADAPT_RESET_REQUEST       ; 0        ; Signed Integer                                               ;
+---------------------------+----------+--------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1 ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                  ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------+
; ASYNC_RESET    ; 1     ; Unsigned Binary                                                                                                       ;
; DEPTH          ; 2     ; Signed Integer                                                                                                        ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1 ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                      ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------+
; ASYNC_RESET    ; 0     ; Signed Integer                                                                                                            ;
; DEPTH          ; 2     ; Signed Integer                                                                                                            ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|altera_reset_controller:rst_controller_001 ;
+---------------------------+----------+------------------------------------------------------------------+
; Parameter Name            ; Value    ; Type                                                             ;
+---------------------------+----------+------------------------------------------------------------------+
; NUM_RESET_INPUTS          ; 2        ; Signed Integer                                                   ;
; USE_RESET_REQUEST_IN0     ; 0        ; Signed Integer                                                   ;
; USE_RESET_REQUEST_IN1     ; 0        ; Signed Integer                                                   ;
; USE_RESET_REQUEST_IN2     ; 0        ; Signed Integer                                                   ;
; USE_RESET_REQUEST_IN3     ; 0        ; Signed Integer                                                   ;
; USE_RESET_REQUEST_IN4     ; 0        ; Signed Integer                                                   ;
; USE_RESET_REQUEST_IN5     ; 0        ; Signed Integer                                                   ;
; USE_RESET_REQUEST_IN6     ; 0        ; Signed Integer                                                   ;
; USE_RESET_REQUEST_IN7     ; 0        ; Signed Integer                                                   ;
; USE_RESET_REQUEST_IN8     ; 0        ; Signed Integer                                                   ;
; USE_RESET_REQUEST_IN9     ; 0        ; Signed Integer                                                   ;
; USE_RESET_REQUEST_IN10    ; 0        ; Signed Integer                                                   ;
; USE_RESET_REQUEST_IN11    ; 0        ; Signed Integer                                                   ;
; USE_RESET_REQUEST_IN12    ; 0        ; Signed Integer                                                   ;
; USE_RESET_REQUEST_IN13    ; 0        ; Signed Integer                                                   ;
; USE_RESET_REQUEST_IN14    ; 0        ; Signed Integer                                                   ;
; USE_RESET_REQUEST_IN15    ; 0        ; Signed Integer                                                   ;
; OUTPUT_RESET_SYNC_EDGES   ; deassert ; String                                                           ;
; SYNC_DEPTH                ; 2        ; Signed Integer                                                   ;
; RESET_REQUEST_PRESENT     ; 0        ; Signed Integer                                                   ;
; RESET_REQ_WAIT_TIME       ; 1        ; Signed Integer                                                   ;
; MIN_RST_ASSERTION_TIME    ; 3        ; Signed Integer                                                   ;
; RESET_REQ_EARLY_DSRT_TIME ; 1        ; Signed Integer                                                   ;
; ADAPT_RESET_REQUEST       ; 0        ; Signed Integer                                                   ;
+---------------------------+----------+------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1 ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                      ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------+
; ASYNC_RESET    ; 1     ; Unsigned Binary                                                                                                           ;
; DEPTH          ; 2     ; Signed Integer                                                                                                            ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: finalprojsoc:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_req_sync_uq1 ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                          ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------+
; ASYNC_RESET    ; 0     ; Signed Integer                                                                                                                ;
; DEPTH          ; 2     ; Signed Integer                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga ;
+----------------+------------+-----------------------------------+
; Parameter Name ; Value      ; Type                              ;
+----------------+------------+-----------------------------------+
; hpixels        ; 1100011111 ; Unsigned Binary                   ;
; vlines         ; 1000001100 ; Unsigned Binary                   ;
+----------------+------------+-----------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------+
; Parameter Settings for User Entity Instance: snake:s_main ;
+----------------+------------+-----------------------------+
; Parameter Name ; Value      ; Type                        ;
+----------------+------------+-----------------------------+
; Ball_X_Center  ; 0011011100 ; Unsigned Binary             ;
; Ball_Y_Center  ; 0011110000 ; Unsigned Binary             ;
; Ball_X_Min     ; 0000000000 ; Unsigned Binary             ;
; Ball_X_Max     ; 1001111111 ; Unsigned Binary             ;
; Ball_Y_Min     ; 0000000000 ; Unsigned Binary             ;
; Ball_Y_Max     ; 0111011111 ; Unsigned Binary             ;
; Ball_X_Step    ; 0000000001 ; Unsigned Binary             ;
; Ball_Y_Step    ; 0000000001 ; Unsigned Binary             ;
+----------------+------------+-----------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------+
; Parameter Settings for User Entity Instance: snake2:s_enemy ;
+----------------+------------+-------------------------------+
; Parameter Name ; Value      ; Type                          ;
+----------------+------------+-------------------------------+
; Ball_X_Center  ; 0110100100 ; Unsigned Binary               ;
; Ball_Y_Center  ; 0011110000 ; Unsigned Binary               ;
; Ball_X_Min     ; 0000000000 ; Unsigned Binary               ;
; Ball_X_Max     ; 1001111111 ; Unsigned Binary               ;
; Ball_Y_Min     ; 0000000000 ; Unsigned Binary               ;
; Ball_Y_Max     ; 0111011111 ; Unsigned Binary               ;
; Ball_X_Step    ; 0000000001 ; Unsigned Binary               ;
; Ball_Y_Step    ; 0000000001 ; Unsigned Binary               ;
+----------------+------------+-------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: colorBGD_example:comb_50|venom:venomS1_1 ;
+----------------+------------+---------------------------------------------------------+
; Parameter Name ; Value      ; Type                                                    ;
+----------------+------------+---------------------------------------------------------+
; Ball_X_Min     ; 0000000000 ; Unsigned Binary                                         ;
; Ball_X_Max     ; 1001111111 ; Unsigned Binary                                         ;
; Ball_Y_Min     ; 0000000000 ; Unsigned Binary                                         ;
; Ball_Y_Max     ; 0111011111 ; Unsigned Binary                                         ;
; Ball_X_Step    ; 0000000001 ; Unsigned Binary                                         ;
; Ball_Y_Step    ; 0000000001 ; Unsigned Binary                                         ;
+----------------+------------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: colorBGD_example:comb_50|venom:venomS1_2 ;
+----------------+------------+---------------------------------------------------------+
; Parameter Name ; Value      ; Type                                                    ;
+----------------+------------+---------------------------------------------------------+
; Ball_X_Min     ; 0000000000 ; Unsigned Binary                                         ;
; Ball_X_Max     ; 1001111111 ; Unsigned Binary                                         ;
; Ball_Y_Min     ; 0000000000 ; Unsigned Binary                                         ;
; Ball_Y_Max     ; 0111011111 ; Unsigned Binary                                         ;
; Ball_X_Step    ; 0000000001 ; Unsigned Binary                                         ;
; Ball_Y_Step    ; 0000000001 ; Unsigned Binary                                         ;
+----------------+------------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: colorBGD_example:comb_50|venom:venomS1_3 ;
+----------------+------------+---------------------------------------------------------+
; Parameter Name ; Value      ; Type                                                    ;
+----------------+------------+---------------------------------------------------------+
; Ball_X_Min     ; 0000000000 ; Unsigned Binary                                         ;
; Ball_X_Max     ; 1001111111 ; Unsigned Binary                                         ;
; Ball_Y_Min     ; 0000000000 ; Unsigned Binary                                         ;
; Ball_Y_Max     ; 0111011111 ; Unsigned Binary                                         ;
; Ball_X_Step    ; 0000000001 ; Unsigned Binary                                         ;
; Ball_Y_Step    ; 0000000001 ; Unsigned Binary                                         ;
+----------------+------------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: colorBGD_example:comb_50|venom:venomS2_1 ;
+----------------+------------+---------------------------------------------------------+
; Parameter Name ; Value      ; Type                                                    ;
+----------------+------------+---------------------------------------------------------+
; Ball_X_Min     ; 0000000000 ; Unsigned Binary                                         ;
; Ball_X_Max     ; 1001111111 ; Unsigned Binary                                         ;
; Ball_Y_Min     ; 0000000000 ; Unsigned Binary                                         ;
; Ball_Y_Max     ; 0111011111 ; Unsigned Binary                                         ;
; Ball_X_Step    ; 0000000001 ; Unsigned Binary                                         ;
; Ball_Y_Step    ; 0000000001 ; Unsigned Binary                                         ;
+----------------+------------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: colorBGD_example:comb_50|venom:venomS2_2 ;
+----------------+------------+---------------------------------------------------------+
; Parameter Name ; Value      ; Type                                                    ;
+----------------+------------+---------------------------------------------------------+
; Ball_X_Min     ; 0000000000 ; Unsigned Binary                                         ;
; Ball_X_Max     ; 1001111111 ; Unsigned Binary                                         ;
; Ball_Y_Min     ; 0000000000 ; Unsigned Binary                                         ;
; Ball_Y_Max     ; 0111011111 ; Unsigned Binary                                         ;
; Ball_X_Step    ; 0000000001 ; Unsigned Binary                                         ;
; Ball_Y_Step    ; 0000000001 ; Unsigned Binary                                         ;
+----------------+------------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: colorBGD_example:comb_50|venom:venomS2_3 ;
+----------------+------------+---------------------------------------------------------+
; Parameter Name ; Value      ; Type                                                    ;
+----------------+------------+---------------------------------------------------------+
; Ball_X_Min     ; 0000000000 ; Unsigned Binary                                         ;
; Ball_X_Max     ; 1001111111 ; Unsigned Binary                                         ;
; Ball_Y_Min     ; 0000000000 ; Unsigned Binary                                         ;
; Ball_Y_Max     ; 0111011111 ; Unsigned Binary                                         ;
; Ball_X_Step    ; 0000000001 ; Unsigned Binary                                         ;
; Ball_Y_Step    ; 0000000001 ; Unsigned Binary                                         ;
+----------------+------------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: colorBGD_example:comb_50|reg_unit:randomX ;
+----------------+-------+---------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                          ;
+----------------+-------+---------------------------------------------------------------+
; N              ; 10    ; Signed Integer                                                ;
+----------------+-------+---------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: colorBGD_example:comb_50|reg_unit:randomY ;
+----------------+-------+---------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                          ;
+----------------+-------+---------------------------------------------------------------+
; N              ; 10    ; Signed Integer                                                ;
+----------------+-------+---------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: colorBGD_example:comb_50|reg_unit:eggX ;
+----------------+-------+------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                       ;
+----------------+-------+------------------------------------------------------------+
; N              ; 10    ; Signed Integer                                             ;
+----------------+-------+------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: colorBGD_example:comb_50|reg_unit:eggY ;
+----------------+-------+------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                       ;
+----------------+-------+------------------------------------------------------------+
; N              ; 10    ; Signed Integer                                             ;
+----------------+-------+------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: colorBGD_example:comb_50|reg_unit:snake1Motion ;
+----------------+-------+--------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                               ;
+----------------+-------+--------------------------------------------------------------------+
; N              ; 2     ; Signed Integer                                                     ;
+----------------+-------+--------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: colorBGD_example:comb_50|reg_unit:snake2Motion ;
+----------------+-------+--------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                               ;
+----------------+-------+--------------------------------------------------------------------+
; N              ; 2     ; Signed Integer                                                     ;
+----------------+-------+--------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: colorBGD_example:comb_50|font_rom:comb_2956                           ;
+----------------+----------------------------------------------------------------------------------+----------------+
; Parameter Name ; Value                                                                            ; Type           ;
+----------------+----------------------------------------------------------------------------------+----------------+
; ADDR_WIDTH     ; 11                                                                               ; Signed Integer ;
; DATA_WIDTH     ; 8                                                                                ; Signed Integer ;
; ROM            ; (00000000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,0000000 ; Array/Record   ;
; ROM            ; 0,00000000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,000000 ;                ;
; ROM            ; 00,01111110,10000001,10100101,10000001,10000001,10111101,10011001,10000001,10000 ;                ;
; ROM            ; 001,01111110,00000000,00000000,00000000,00000000,00000000,00000000,01111110,1111 ;                ;
; ROM            ; 1111,11011011,11111111,11111111,11000011,11100111,11111111,11111111,01111110,000 ;                ;
; ROM            ; 00000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,01101100,11 ;                ;
; ROM            ; 111110,11111110,11111110,11111110,01111100,00111000,00010000,00000000,00000000,0 ;                ;
; ROM            ; 0000000,00000000,00000000,00000000,00000000,00000000,00010000,00111000,01111100, ;                ;
; ROM            ; 11111110,01111100,00111000,00010000,00000000,00000000,00000000,00000000,00000000 ;                ;
; ROM            ; ,00000000,00000000,00000000,00011000,00111100,00111100,11100111,11100111,1110011 ;                ;
; ROM            ; 1,00011000,00011000,00111100,00000000,00000000,00000000,00000000,00000000,000000 ;                ;
; ROM            ; 00,00000000,00011000,00111100,01111110,11111111,11111111,01111110,00011000,00011 ;                ;
; ROM            ; 000,00111100,00000000,00000000,00000000,00000000,00000000,00000000,00000000,0000 ;                ;
; ROM            ; 0000,00000000,00000000,00011000,00111100,00111100,00011000,00000000,00000000,000 ;                ;
; ROM            ; 00000,00000000,00000000,00000000,11111111,11111111,11111111,11111111,11111111,11 ;                ;
; ROM            ; 111111,11100111,11000011,11000011,11100111,11111111,11111111,11111111,11111111,1 ;                ;
; ROM            ; 1111111,11111111,00000000,00000000,00000000,00000000,00000000,00111100,01100110, ;                ;
; ROM            ; 01000010,01000010,01100110,00111100,00000000,00000000,00000000,00000000,00000000 ;                ;
; ROM            ; ,11111111,11111111,11111111,11111111,11111111,11000011,10011001,10111101,1011110 ;                ;
; ROM            ; 1,10011001,11000011,11111111,11111111,11111111,11111111,11111111,00000000,000000 ;                ;
; ROM            ; 00,00011110,00001110,00011010,00110010,01111000,11001100,11001100,11001100,11001 ;                ;
; ROM            ; 100,01111000,00000000,00000000,00000000,00000000,00000000,00000000,00111100,0110 ;                ;
; ROM            ; 0110,01100110,01100110,01100110,00111100,00011000,01111110,00011000,00011000,000 ;                ;
; ROM            ; 00000,00000000,00000000,00000000,00000000,00000000,00111111,00110011,00111111,00 ;                ;
; ROM            ; 110000,00110000,00110000,00110000,01110000,11110000,11100000,00000000,00000000,0 ;                ;
; ROM            ; 0000000,00000000,00000000,00000000,01111111,01100011,01111111,01100011,01100011, ;                ;
; ROM            ; 01100011,01100011,01100111,11100111,11100110,11000000,00000000,00000000,00000000 ;                ;
; ROM            ; ,00000000,00000000,00000000,00011000,00011000,11011011,00111100,11100111,0011110 ;                ;
; ROM            ; 0,11011011,00011000,00011000,00000000,00000000,00000000,00000000,00000000,100000 ;                ;
; ROM            ; 00,11000000,11100000,11110000,11111000,11111110,11111000,11110000,11100000,11000 ;                ;
; ROM            ; 000,10000000,00000000,00000000,00000000,00000000,00000000,00000010,00000110,0000 ;                ;
; ROM            ; 1110,00011110,00111110,11111110,00111110,00011110,00001110,00000110,00000010,000 ;                ;
; ROM            ; 00000,00000000,00000000,00000000,00000000,00000000,00011000,00111100,01111110,00 ;                ;
; ROM            ; 011000,00011000,00011000,01111110,00111100,00011000,00000000,00000000,00000000,0 ;                ;
; ROM            ; 0000000,00000000,00000000,00000000,01100110,01100110,01100110,01100110,01100110, ;                ;
; ROM            ; 01100110,01100110,00000000,01100110,01100110,00000000,00000000,00000000,00000000 ;                ;
; ROM            ; ,00000000,00000000,01111111,11011011,11011011,11011011,01111011,00011011,0001101 ;                ;
; ROM            ; 1,00011011,00011011,00011011,00000000,00000000,00000000,00000000,00000000,011111 ;                ;
; ROM            ; 00,11000110,01100000,00111000,01101100,11000110,11000110,01101100,00111000,00001 ;                ;
; ROM            ; 100,11000110,01111100,00000000,00000000,00000000,00000000,00000000,00000000,0000 ;                ;
; ROM            ; 0000,00000000,00000000,00000000,00000000,11111110,11111110,11111110,11111110,000 ;                ;
; ROM            ; 00000,00000000,00000000,00000000,00000000,00000000,00011000,00111100,01111110,00 ;                ;
; ROM            ; 011000,00011000,00011000,01111110,00111100,00011000,01111110,00110000,00000000,0 ;                ;
; ROM            ; 0000000,00000000,00000000,00000000,00011000,00111100,01111110,00011000,00011000, ;                ;
; ROM            ; 00011000,00011000,00011000,00011000,00011000,00000000,00000000,00000000,00000000 ;                ;
; ROM            ; ,00000000,00000000,00011000,00011000,00011000,00011000,00011000,00011000,0001100 ;                ;
; ROM            ; 0,01111110,00111100,00011000,00000000,00000000,00000000,00000000,00000000,000000 ;                ;
; ROM            ; 00,00000000,00000000,00000000,00011000,00001100,11111110,00001100,00011000,00000 ;                ;
; ROM            ; 000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,0000 ;                ;
; ROM            ; 0000,00000000,00110000,01100000,11111110,01100000,00110000,00000000,00000000,000 ;                ;
; ROM            ; 00000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,00 ;                ;
; ROM            ; 000000,11000000,11000000,11000000,11111110,00000000,00000000,00000000,00000000,0 ;                ;
; ROM            ; 0000000,00000000,00000000,00000000,00000000,00000000,00000000,00100100,01100110, ;                ;
; ROM            ; 11111111,01100110,00100100,00000000,00000000,00000000,00000000,00000000,00000000 ;                ;
; ROM            ; ,00000000,00000000,00000000,00000000,00010000,00111000,00111000,01111100,0111110 ;                ;
; ROM            ; 0,11111110,11111110,00000000,00000000,00000000,00000000,00000000,00000000,000000 ;                ;
; ROM            ; 00,00000000,00000000,11111110,11111110,01111100,01111100,00111000,00111000,00010 ;                ;
; ROM            ; 000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,0000 ;                ;
; ROM            ; 0000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,000 ;                ;
; ROM            ; 00000,00000000,00000000,00000000,00000000,00000000,00011000,00111100,00111100,00 ;                ;
; ROM            ; 111100,00011000,00011000,00011000,00000000,00011000,00011000,00000000,00000000,0 ;                ;
; ROM            ; 0000000,00000000,00000000,01100110,01100110,01100110,00100100,00000000,00000000, ;                ;
; ROM            ; 00000000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,00000000 ;                ;
; ROM            ; ,00000000,00000000,00000000,01101100,01101100,11111110,01101100,01101100,0110110 ;                ;
; ROM            ; 0,11111110,01101100,01101100,00000000,00000000,00000000,00000000,00011000,000110 ;                ;
; ROM            ; 00,01111100,11000110,11000010,11000000,01111100,00000110,00000110,10000110,11000 ;                ;
; ROM            ; 110,01111100,00011000,00011000,00000000,00000000,00000000,00000000,00000000,0000 ;                ;
; ROM            ; 0000,11000010,11000110,00001100,00011000,00110000,01100000,11000110,10000110,000 ;                ;
; ROM            ; 00000,00000000,00000000,00000000,00000000,00000000,00111000,01101100,01101100,00 ;                ;
; ROM            ; 111000,01110110,11011100,11001100,11001100,11001100,01110110,00000000,00000000,0 ;                ;
; ROM            ; 0000000,00000000,00000000,00110000,00110000,00110000,01100000,00000000,00000000, ;                ;
; ROM            ; 00000000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,00000000 ;                ;
; ROM            ; ,00000000,00000000,00001100,00011000,00110000,00110000,00110000,00110000,0011000 ;                ;
; ROM            ; 0,00110000,00011000,00001100,00000000,00000000,00000000,00000000,00000000,000000 ;                ;
; ROM            ; 00,00110000,00011000,00001100,00001100,00001100,00001100,00001100,00001100,00011 ;                ;
; ROM            ; 000,00110000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,0000 ;                ;
; ROM            ; 0000,00000000,01100110,00111100,11111111,00111100,01100110,00000000,00000000,000 ;                ;
; ROM            ; 00000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,00 ;                ;
; ROM            ; 011000,00011000,01111110,00011000,00011000,00000000,00000000,00000000,00000000,0 ;                ;
; ROM            ; 0000000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,00000000, ;                ;
; ROM            ; 00000000,00000000,00011000,00011000,00011000,00110000,00000000,00000000,00000000 ;                ;
; ROM            ; ,00000000,00000000,00000000,00000000,00000000,00000000,00000000,01111110,0000000 ;                ;
; ROM            ; 0,00000000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,000000 ;                ;
; ROM            ; 00,00000000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,00011 ;                ;
; ROM            ; 000,00011000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,0000 ;                ;
; ROM            ; 0000,00000010,00000110,00001100,00011000,00110000,01100000,11000000,10000000,000 ;                ;
; ROM            ; 00000,00000000,00000000,00000000,00000000,00000000,01111100,11000110,11000110,11 ;                ;
; ROM            ; 001110,11011110,11110110,11100110,11000110,11000110,01111100,00000000,00000000,0 ;                ;
; ROM            ; 0000000,00000000,00000000,00000000,00011000,00111000,01111000,00011000,00011000, ;                ;
; ROM            ; 00011000,00011000,00011000,00011000,01111110,00000000,00000000,00000000,00000000 ;                ;
; ROM            ; ,00000000,00000000,01111100,11000110,00000110,00001100,00011000,00110000,0110000 ;                ;
; ROM            ; 0,11000000,11000110,11111110,00000000,00000000,00000000,00000000,00000000,000000 ;                ;
; ROM            ; 00,01111100,11000110,00000110,00000110,00111100,00000110,00000110,00000110,11000 ;                ;
; ROM            ; 110,01111100,00000000,00000000,00000000,00000000,00000000,00000000,00001100,0001 ;                ;
; ROM            ; 1100,00111100,01101100,11001100,11111110,00001100,00001100,00001100,00011110,000 ;                ;
; ROM            ; 00000,00000000,00000000,00000000,00000000,00000000,11111110,11000000,11000000,11 ;                ;
; ROM            ; 000000,11111100,00000110,00000110,00000110,11000110,01111100,00000000,00000000,0 ;                ;
; ROM            ; 0000000,00000000,00000000,00000000,00111000,01100000,11000000,11000000,11111100, ;                ;
; ROM            ; 11000110,11000110,11000110,11000110,01111100,00000000,00000000,00000000,00000000 ;                ;
; ROM            ; ,00000000,00000000,11111110,11000110,00000110,00000110,00001100,00011000,0011000 ;                ;
; ROM            ; 0,00110000,00110000,00110000,00000000,00000000,00000000,00000000,00000000,000000 ;                ;
; ROM            ; 00,01111100,11000110,11000110,11000110,01111100,11000110,11000110,11000110,11000 ;                ;
; ROM            ; 110,01111100,00000000,00000000,00000000,00000000,00000000,00000000,01111100,1100 ;                ;
; ROM            ; 0110,11000110,11000110,01111110,00000110,00000110,00000110,00001100,01111000,000 ;                ;
; ROM            ; 00000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,00011000,00 ;                ;
; ROM            ; 011000,00000000,00000000,00000000,00011000,00011000,00000000,00000000,00000000,0 ;                ;
; ROM            ; 0000000,00000000,00000000,00000000,00000000,00000000,00011000,00011000,00000000, ;                ;
; ROM            ; 00000000,00000000,00011000,00011000,00110000,00000000,00000000,00000000,00000000 ;                ;
; ROM            ; ,00000000,00000000,00000000,00000110,00001100,00011000,00110000,01100000,0011000 ;                ;
; ROM            ; 0,00011000,00001100,00000110,00000000,00000000,00000000,00000000,00000000,000000 ;                ;
; ROM            ; 00,00000000,00000000,00000000,01111110,00000000,00000000,01111110,00000000,00000 ;                ;
; ROM            ; 000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,0110 ;                ;
; ROM            ; 0000,00110000,00011000,00001100,00000110,00001100,00011000,00110000,01100000,000 ;                ;
; ROM            ; 00000,00000000,00000000,00000000,00000000,00000000,01111100,11000110,11000110,00 ;                ;
; ROM            ; 001100,00011000,00011000,00011000,00000000,00011000,00011000,00000000,00000000,0 ;                ;
; ROM            ; 0000000,00000000,00000000,00000000,01111100,11000110,11000110,11000110,11011110, ;                ;
; ROM            ; 11011110,11011110,11011100,11000000,01111100,00000000,00000000,00000000,00000000 ;                ;
; ROM            ; ,00000000,00000000,00010000,00111000,01101100,11000110,11000110,11111110,1100011 ;                ;
; ROM            ; 0,11000110,11000110,11000110,00000000,00000000,00000000,00000000,00000000,000000 ;                ;
; ROM            ; 00,11111100,01100110,01100110,01100110,01111100,01100110,01100110,01100110,01100 ;                ;
; ROM            ; 110,11111100,00000000,00000000,00000000,00000000,00000000,00000000,00111100,0110 ;                ;
; ROM            ; 0110,11000010,11000000,11000000,11000000,11000000,11000010,01100110,00111100,000 ;                ;
; ROM            ; 00000,00000000,00000000,00000000,00000000,00000000,11111000,01101100,01100110,01 ;                ;
; ROM            ; 100110,01100110,01100110,01100110,01100110,01101100,11111000,00000000,00000000,0 ;                ;
; ROM            ; 0000000,00000000,00000000,00000000,11111110,01100110,01100010,01101000,01111000, ;                ;
; ROM            ; 01101000,01100000,01100010,01100110,11111110,00000000,00000000,00000000,00000000 ;                ;
; ROM            ; ,00000000,00000000,11111110,01100110,01100010,01101000,01111000,01101000,0110000 ;                ;
; ROM            ; 0,01100000,01100000,11110000,00000000,00000000,00000000,00000000,00000000,000000 ;                ;
; ROM            ; 00,00111100,01100110,11000010,11000000,11000000,11011110,11000110,11000110,01100 ;                ;
; ROM            ; 110,00111010,00000000,00000000,00000000,00000000,00000000,00000000,11000110,1100 ;                ;
; ROM            ; 0110,11000110,11000110,11111110,11000110,11000110,11000110,11000110,11000110,000 ;                ;
; ROM            ; 00000,00000000,00000000,00000000,00000000,00000000,00111100,00011000,00011000,00 ;                ;
; ROM            ; 011000,00011000,00011000,00011000,00011000,00011000,00111100,00000000,00000000,0 ;                ;
; ROM            ; 0000000,00000000,00000000,00000000,00011110,00001100,00001100,00001100,00001100, ;                ;
; ROM            ; 00001100,11001100,11001100,11001100,01111000,00000000,00000000,00000000,00000000 ;                ;
; ROM            ; ,00000000,00000000,11100110,01100110,01100110,01101100,01111000,01111000,0110110 ;                ;
; ROM            ; 0,01100110,01100110,11100110,00000000,00000000,00000000,00000000,00000000,000000 ;                ;
; ROM            ; 00,11110000,01100000,01100000,01100000,01100000,01100000,01100000,01100010,01100 ;                ;
; ROM            ; 110,11111110,00000000,00000000,00000000,00000000,00000000,00000000,11000011,1110 ;                ;
; ROM            ; 0111,11111111,11111111,11011011,11000011,11000011,11000011,11000011,11000011,000 ;                ;
; ROM            ; 00000,00000000,00000000,00000000,00000000,00000000,11000110,11100110,11110110,11 ;                ;
; ROM            ; 111110,11011110,11001110,11000110,11000110,11000110,11000110,00000000,00000000,0 ;                ;
; ROM            ; 0000000,00000000,00000000,00000000,01111100,11000110,11000110,11000110,11000110, ;                ;
; ROM            ; 11000110,11000110,11000110,11000110,01111100,00000000,00000000,00000000,00000000 ;                ;
; ROM            ; ,00000000,00000000,11111100,01100110,01100110,01100110,01111100,01100000,0110000 ;                ;
; ROM            ; 0,01100000,01100000,11110000,00000000,00000000,00000000,00000000,00000000,000000 ;                ;
; ROM            ; 00,01111100,11000110,11000110,11000110,11000110,11000110,11000110,11010110,11011 ;                ;
; ROM            ; 110,01111100,00001100,00001110,00000000,00000000,00000000,00000000,11111100,0110 ;                ;
; ROM            ; 0110,01100110,01100110,01111100,01101100,01100110,01100110,01100110,11100110,000 ;                ;
; ROM            ; 00000,00000000,00000000,00000000,00000000,00000000,01111100,11000110,11000110,01 ;                ;
; ROM            ; 100000,00111000,00001100,00000110,11000110,11000110,01111100,00000000,00000000,0 ;                ;
; ROM            ; 0000000,00000000,00000000,00000000,11111111,11011011,10011001,00011000,00011000, ;                ;
; ROM            ; 00011000,00011000,00011000,00011000,00111100,00000000,00000000,00000000,00000000 ;                ;
; ROM            ; ,00000000,00000000,11000110,11000110,11000110,11000110,11000110,11000110,1100011 ;                ;
; ROM            ; 0,11000110,11000110,01111100,00000000,00000000,00000000,00000000,00000000,000000 ;                ;
; ROM            ; 00,11000011,11000011,11000011,11000011,11000011,11000011,11000011,01100110,00111 ;                ;
; ROM            ; 100,00011000,00000000,00000000,00000000,00000000,00000000,00000000,11000011,1100 ;                ;
; ROM            ; 0011,11000011,11000011,11000011,11011011,11011011,11111111,01100110,01100110,000 ;                ;
; ROM            ; 00000,00000000,00000000,00000000,00000000,00000000,11000011,11000011,01100110,00 ;                ;
; ROM            ; 111100,00011000,00011000,00111100,01100110,11000011,11000011,00000000,00000000,0 ;                ;
; ROM            ; 0000000,00000000,00000000,00000000,11000011,11000011,11000011,01100110,00111100, ;                ;
; ROM            ; 00011000,00011000,00011000,00011000,00111100,00000000,00000000,00000000,00000000 ;                ;
; ROM            ; ,00000000,00000000,11111111,11000011,10000110,00001100,00011000,00110000,0110000 ;                ;
; ROM            ; 0,11000001,11000011,11111111,00000000,00000000,00000000,00000000,00000000,000000 ;                ;
; ROM            ; 00,00111100,00110000,00110000,00110000,00110000,00110000,00110000,00110000,00110 ;                ;
; ROM            ; 000,00111100,00000000,00000000,00000000,00000000,00000000,00000000,00000000,1000 ;                ;
; ROM            ; 0000,11000000,11100000,01110000,00111000,00011100,00001110,00000110,00000010,000 ;                ;
; ROM            ; 00000,00000000,00000000,00000000,00000000,00000000,00111100,00001100,00001100,00 ;                ;
; ROM            ; 001100,00001100,00001100,00001100,00001100,00001100,00111100,00000000,00000000,0 ;                ;
; ROM            ; 0000000,00000000,00010000,00111000,01101100,11000110,00000000,00000000,00000000, ;                ;
; ROM            ; 00000000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,00000000 ;                ;
; ROM            ; ,00000000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,0000000 ;                ;
; ROM            ; 0,00000000,00000000,00000000,00000000,11111111,00000000,00000000,00110000,001100 ;                ;
; ROM            ; 00,00011000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,00000 ;                ;
; ROM            ; 000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,0000 ;                ;
; ROM            ; 0000,00000000,01111000,00001100,01111100,11001100,11001100,11001100,01110110,000 ;                ;
; ROM            ; 00000,00000000,00000000,00000000,00000000,00000000,11100000,01100000,01100000,01 ;                ;
; ROM            ; 111000,01101100,01100110,01100110,01100110,01100110,01111100,00000000,00000000,0 ;                ;
; ROM            ; 0000000,00000000,00000000,00000000,00000000,00000000,00000000,01111100,11000110, ;                ;
; ROM            ; 11000000,11000000,11000000,11000110,01111100,00000000,00000000,00000000,00000000 ;                ;
; ROM            ; ,00000000,00000000,00011100,00001100,00001100,00111100,01101100,11001100,1100110 ;                ;
; ROM            ; 0,11001100,11001100,01110110,00000000,00000000,00000000,00000000,00000000,000000 ;                ;
; ROM            ; 00,00000000,00000000,00000000,01111100,11000110,11111110,11000000,11000000,11000 ;                ;
; ROM            ; 110,01111100,00000000,00000000,00000000,00000000,00000000,00000000,00111000,0110 ;                ;
; ROM            ; 1100,01100100,01100000,11110000,01100000,01100000,01100000,01100000,11110000,000 ;                ;
; ROM            ; 00000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,01 ;                ;
; ROM            ; 110110,11001100,11001100,11001100,11001100,11001100,01111100,00001100,11001100,0 ;                ;
; ROM            ; 1111000,00000000,00000000,00000000,11100000,01100000,01100000,01101100,01110110, ;                ;
; ROM            ; 01100110,01100110,01100110,01100110,11100110,00000000,00000000,00000000,00000000 ;                ;
; ROM            ; ,00000000,00000000,00011000,00011000,00000000,00111000,00011000,00011000,0001100 ;                ;
; ROM            ; 0,00011000,00011000,00111100,00000000,00000000,00000000,00000000,00000000,000000 ;                ;
; ROM            ; 00,00000110,00000110,00000000,00001110,00000110,00000110,00000110,00000110,00000 ;                ;
; ROM            ; 110,00000110,01100110,01100110,00111100,00000000,00000000,00000000,11100000,0110 ;                ;
; ROM            ; 0000,01100000,01100110,01101100,01111000,01111000,01101100,01100110,11100110,000 ;                ;
; ROM            ; 00000,00000000,00000000,00000000,00000000,00000000,00111000,00011000,00011000,00 ;                ;
; ROM            ; 011000,00011000,00011000,00011000,00011000,00011000,00111100,00000000,00000000,0 ;                ;
; ROM            ; 0000000,00000000,00000000,00000000,00000000,00000000,00000000,11100110,11111111, ;                ;
; ROM            ; 11011011,11011011,11011011,11011011,11011011,00000000,00000000,00000000,00000000 ;                ;
; ROM            ; ,00000000,00000000,00000000,00000000,00000000,11011100,01100110,01100110,0110011 ;                ;
; ROM            ; 0,01100110,01100110,01100110,00000000,00000000,00000000,00000000,00000000,000000 ;                ;
; ROM            ; 00,00000000,00000000,00000000,01111100,11000110,11000110,11000110,11000110,11000 ;                ;
; ROM            ; 110,01111100,00000000,00000000,00000000,00000000,00000000,00000000,00000000,0000 ;                ;
; ROM            ; 0000,00000000,11011100,01100110,01100110,01100110,01100110,01100110,01111100,011 ;                ;
; ROM            ; 00000,01100000,11110000,00000000,00000000,00000000,00000000,00000000,00000000,01 ;                ;
; ROM            ; 110110,11001100,11001100,11001100,11001100,11001100,01111100,00001100,00001100,0 ;                ;
; ROM            ; 0011110,00000000,00000000,00000000,00000000,00000000,00000000,11011100,01110110, ;                ;
; ROM            ; 01100110,01100000,01100000,01100000,11110000,00000000,00000000,00000000,00000000 ;                ;
; ROM            ; ,00000000,00000000,00000000,00000000,00000000,01111100,11000110,01100000,0011100 ;                ;
; ROM            ; 0,00001100,11000110,01111100,00000000,00000000,00000000,00000000,00000000,000000 ;                ;
; ROM            ; 00,00010000,00110000,00110000,11111100,00110000,00110000,00110000,00110000,00110 ;                ;
; ROM            ; 110,00011100,00000000,00000000,00000000,00000000,00000000,00000000,00000000,0000 ;                ;
; ROM            ; 0000,00000000,11001100,11001100,11001100,11001100,11001100,11001100,01110110,000 ;                ;
; ROM            ; 00000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,11 ;                ;
; ROM            ; 000011,11000011,11000011,11000011,01100110,00111100,00011000,00000000,00000000,0 ;                ;
; ROM            ; 0000000,00000000,00000000,00000000,00000000,00000000,00000000,11000011,11000011, ;                ;
; ROM            ; 11000011,11011011,11011011,11111111,01100110,00000000,00000000,00000000,00000000 ;                ;
; ROM            ; ,00000000,00000000,00000000,00000000,00000000,11000011,01100110,00111100,0001100 ;                ;
; ROM            ; 0,00111100,01100110,11000011,00000000,00000000,00000000,00000000,00000000,000000 ;                ;
; ROM            ; 00,00000000,00000000,00000000,11000110,11000110,11000110,11000110,11000110,11000 ;                ;
; ROM            ; 110,01111110,00000110,00001100,11111000,00000000,00000000,00000000,00000000,0000 ;                ;
; ROM            ; 0000,00000000,11111110,11001100,00011000,00110000,01100000,11000110,11111110,000 ;                ;
; ROM            ; 00000,00000000,00000000,00000000,00000000,00000000,00001110,00011000,00011000,00 ;                ;
; ROM            ; 011000,01110000,00011000,00011000,00011000,00011000,00001110,00000000,00000000,0 ;                ;
; ROM            ; 0000000,00000000,00000000,00000000,00011000,00011000,00011000,00011000,00000000, ;                ;
; ROM            ; 00011000,00011000,00011000,00011000,00011000,00000000,00000000,00000000,00000000 ;                ;
; ROM            ; ,00000000,00000000,01110000,00011000,00011000,00011000,00001110,00011000,0001100 ;                ;
; ROM            ; 0,00011000,00011000,01110000,00000000,00000000,00000000,00000000,00000000,000000 ;                ;
; ROM            ; 00,01110110,11011100,00000000,00000000,00000000,00000000,00000000,00000000,00000 ;                ;
; ROM            ; 000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,0000 ;                ;
; ROM            ; 0000,00010000,00111000,01101100,11000110,11000110,11000110,11111110,00000000,000 ;                ;
;                ; 00000,00000000,00000000,00000000)                                                ;                ;
+----------------+----------------------------------------------------------------------------------+----------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: colorBGD_example:comb_50|font_rom:comb_2957                           ;
+----------------+----------------------------------------------------------------------------------+----------------+
; Parameter Name ; Value                                                                            ; Type           ;
+----------------+----------------------------------------------------------------------------------+----------------+
; ADDR_WIDTH     ; 11                                                                               ; Signed Integer ;
; DATA_WIDTH     ; 8                                                                                ; Signed Integer ;
; ROM            ; (00000000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,0000000 ; Array/Record   ;
; ROM            ; 0,00000000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,000000 ;                ;
; ROM            ; 00,01111110,10000001,10100101,10000001,10000001,10111101,10011001,10000001,10000 ;                ;
; ROM            ; 001,01111110,00000000,00000000,00000000,00000000,00000000,00000000,01111110,1111 ;                ;
; ROM            ; 1111,11011011,11111111,11111111,11000011,11100111,11111111,11111111,01111110,000 ;                ;
; ROM            ; 00000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,01101100,11 ;                ;
; ROM            ; 111110,11111110,11111110,11111110,01111100,00111000,00010000,00000000,00000000,0 ;                ;
; ROM            ; 0000000,00000000,00000000,00000000,00000000,00000000,00010000,00111000,01111100, ;                ;
; ROM            ; 11111110,01111100,00111000,00010000,00000000,00000000,00000000,00000000,00000000 ;                ;
; ROM            ; ,00000000,00000000,00000000,00011000,00111100,00111100,11100111,11100111,1110011 ;                ;
; ROM            ; 1,00011000,00011000,00111100,00000000,00000000,00000000,00000000,00000000,000000 ;                ;
; ROM            ; 00,00000000,00011000,00111100,01111110,11111111,11111111,01111110,00011000,00011 ;                ;
; ROM            ; 000,00111100,00000000,00000000,00000000,00000000,00000000,00000000,00000000,0000 ;                ;
; ROM            ; 0000,00000000,00000000,00011000,00111100,00111100,00011000,00000000,00000000,000 ;                ;
; ROM            ; 00000,00000000,00000000,00000000,11111111,11111111,11111111,11111111,11111111,11 ;                ;
; ROM            ; 111111,11100111,11000011,11000011,11100111,11111111,11111111,11111111,11111111,1 ;                ;
; ROM            ; 1111111,11111111,00000000,00000000,00000000,00000000,00000000,00111100,01100110, ;                ;
; ROM            ; 01000010,01000010,01100110,00111100,00000000,00000000,00000000,00000000,00000000 ;                ;
; ROM            ; ,11111111,11111111,11111111,11111111,11111111,11000011,10011001,10111101,1011110 ;                ;
; ROM            ; 1,10011001,11000011,11111111,11111111,11111111,11111111,11111111,00000000,000000 ;                ;
; ROM            ; 00,00011110,00001110,00011010,00110010,01111000,11001100,11001100,11001100,11001 ;                ;
; ROM            ; 100,01111000,00000000,00000000,00000000,00000000,00000000,00000000,00111100,0110 ;                ;
; ROM            ; 0110,01100110,01100110,01100110,00111100,00011000,01111110,00011000,00011000,000 ;                ;
; ROM            ; 00000,00000000,00000000,00000000,00000000,00000000,00111111,00110011,00111111,00 ;                ;
; ROM            ; 110000,00110000,00110000,00110000,01110000,11110000,11100000,00000000,00000000,0 ;                ;
; ROM            ; 0000000,00000000,00000000,00000000,01111111,01100011,01111111,01100011,01100011, ;                ;
; ROM            ; 01100011,01100011,01100111,11100111,11100110,11000000,00000000,00000000,00000000 ;                ;
; ROM            ; ,00000000,00000000,00000000,00011000,00011000,11011011,00111100,11100111,0011110 ;                ;
; ROM            ; 0,11011011,00011000,00011000,00000000,00000000,00000000,00000000,00000000,100000 ;                ;
; ROM            ; 00,11000000,11100000,11110000,11111000,11111110,11111000,11110000,11100000,11000 ;                ;
; ROM            ; 000,10000000,00000000,00000000,00000000,00000000,00000000,00000010,00000110,0000 ;                ;
; ROM            ; 1110,00011110,00111110,11111110,00111110,00011110,00001110,00000110,00000010,000 ;                ;
; ROM            ; 00000,00000000,00000000,00000000,00000000,00000000,00011000,00111100,01111110,00 ;                ;
; ROM            ; 011000,00011000,00011000,01111110,00111100,00011000,00000000,00000000,00000000,0 ;                ;
; ROM            ; 0000000,00000000,00000000,00000000,01100110,01100110,01100110,01100110,01100110, ;                ;
; ROM            ; 01100110,01100110,00000000,01100110,01100110,00000000,00000000,00000000,00000000 ;                ;
; ROM            ; ,00000000,00000000,01111111,11011011,11011011,11011011,01111011,00011011,0001101 ;                ;
; ROM            ; 1,00011011,00011011,00011011,00000000,00000000,00000000,00000000,00000000,011111 ;                ;
; ROM            ; 00,11000110,01100000,00111000,01101100,11000110,11000110,01101100,00111000,00001 ;                ;
; ROM            ; 100,11000110,01111100,00000000,00000000,00000000,00000000,00000000,00000000,0000 ;                ;
; ROM            ; 0000,00000000,00000000,00000000,00000000,11111110,11111110,11111110,11111110,000 ;                ;
; ROM            ; 00000,00000000,00000000,00000000,00000000,00000000,00011000,00111100,01111110,00 ;                ;
; ROM            ; 011000,00011000,00011000,01111110,00111100,00011000,01111110,00110000,00000000,0 ;                ;
; ROM            ; 0000000,00000000,00000000,00000000,00011000,00111100,01111110,00011000,00011000, ;                ;
; ROM            ; 00011000,00011000,00011000,00011000,00011000,00000000,00000000,00000000,00000000 ;                ;
; ROM            ; ,00000000,00000000,00011000,00011000,00011000,00011000,00011000,00011000,0001100 ;                ;
; ROM            ; 0,01111110,00111100,00011000,00000000,00000000,00000000,00000000,00000000,000000 ;                ;
; ROM            ; 00,00000000,00000000,00000000,00011000,00001100,11111110,00001100,00011000,00000 ;                ;
; ROM            ; 000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,0000 ;                ;
; ROM            ; 0000,00000000,00110000,01100000,11111110,01100000,00110000,00000000,00000000,000 ;                ;
; ROM            ; 00000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,00 ;                ;
; ROM            ; 000000,11000000,11000000,11000000,11111110,00000000,00000000,00000000,00000000,0 ;                ;
; ROM            ; 0000000,00000000,00000000,00000000,00000000,00000000,00000000,00100100,01100110, ;                ;
; ROM            ; 11111111,01100110,00100100,00000000,00000000,00000000,00000000,00000000,00000000 ;                ;
; ROM            ; ,00000000,00000000,00000000,00000000,00010000,00111000,00111000,01111100,0111110 ;                ;
; ROM            ; 0,11111110,11111110,00000000,00000000,00000000,00000000,00000000,00000000,000000 ;                ;
; ROM            ; 00,00000000,00000000,11111110,11111110,01111100,01111100,00111000,00111000,00010 ;                ;
; ROM            ; 000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,0000 ;                ;
; ROM            ; 0000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,000 ;                ;
; ROM            ; 00000,00000000,00000000,00000000,00000000,00000000,00011000,00111100,00111100,00 ;                ;
; ROM            ; 111100,00011000,00011000,00011000,00000000,00011000,00011000,00000000,00000000,0 ;                ;
; ROM            ; 0000000,00000000,00000000,01100110,01100110,01100110,00100100,00000000,00000000, ;                ;
; ROM            ; 00000000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,00000000 ;                ;
; ROM            ; ,00000000,00000000,00000000,01101100,01101100,11111110,01101100,01101100,0110110 ;                ;
; ROM            ; 0,11111110,01101100,01101100,00000000,00000000,00000000,00000000,00011000,000110 ;                ;
; ROM            ; 00,01111100,11000110,11000010,11000000,01111100,00000110,00000110,10000110,11000 ;                ;
; ROM            ; 110,01111100,00011000,00011000,00000000,00000000,00000000,00000000,00000000,0000 ;                ;
; ROM            ; 0000,11000010,11000110,00001100,00011000,00110000,01100000,11000110,10000110,000 ;                ;
; ROM            ; 00000,00000000,00000000,00000000,00000000,00000000,00111000,01101100,01101100,00 ;                ;
; ROM            ; 111000,01110110,11011100,11001100,11001100,11001100,01110110,00000000,00000000,0 ;                ;
; ROM            ; 0000000,00000000,00000000,00110000,00110000,00110000,01100000,00000000,00000000, ;                ;
; ROM            ; 00000000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,00000000 ;                ;
; ROM            ; ,00000000,00000000,00001100,00011000,00110000,00110000,00110000,00110000,0011000 ;                ;
; ROM            ; 0,00110000,00011000,00001100,00000000,00000000,00000000,00000000,00000000,000000 ;                ;
; ROM            ; 00,00110000,00011000,00001100,00001100,00001100,00001100,00001100,00001100,00011 ;                ;
; ROM            ; 000,00110000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,0000 ;                ;
; ROM            ; 0000,00000000,01100110,00111100,11111111,00111100,01100110,00000000,00000000,000 ;                ;
; ROM            ; 00000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,00 ;                ;
; ROM            ; 011000,00011000,01111110,00011000,00011000,00000000,00000000,00000000,00000000,0 ;                ;
; ROM            ; 0000000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,00000000, ;                ;
; ROM            ; 00000000,00000000,00011000,00011000,00011000,00110000,00000000,00000000,00000000 ;                ;
; ROM            ; ,00000000,00000000,00000000,00000000,00000000,00000000,00000000,01111110,0000000 ;                ;
; ROM            ; 0,00000000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,000000 ;                ;
; ROM            ; 00,00000000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,00011 ;                ;
; ROM            ; 000,00011000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,0000 ;                ;
; ROM            ; 0000,00000010,00000110,00001100,00011000,00110000,01100000,11000000,10000000,000 ;                ;
; ROM            ; 00000,00000000,00000000,00000000,00000000,00000000,01111100,11000110,11000110,11 ;                ;
; ROM            ; 001110,11011110,11110110,11100110,11000110,11000110,01111100,00000000,00000000,0 ;                ;
; ROM            ; 0000000,00000000,00000000,00000000,00011000,00111000,01111000,00011000,00011000, ;                ;
; ROM            ; 00011000,00011000,00011000,00011000,01111110,00000000,00000000,00000000,00000000 ;                ;
; ROM            ; ,00000000,00000000,01111100,11000110,00000110,00001100,00011000,00110000,0110000 ;                ;
; ROM            ; 0,11000000,11000110,11111110,00000000,00000000,00000000,00000000,00000000,000000 ;                ;
; ROM            ; 00,01111100,11000110,00000110,00000110,00111100,00000110,00000110,00000110,11000 ;                ;
; ROM            ; 110,01111100,00000000,00000000,00000000,00000000,00000000,00000000,00001100,0001 ;                ;
; ROM            ; 1100,00111100,01101100,11001100,11111110,00001100,00001100,00001100,00011110,000 ;                ;
; ROM            ; 00000,00000000,00000000,00000000,00000000,00000000,11111110,11000000,11000000,11 ;                ;
; ROM            ; 000000,11111100,00000110,00000110,00000110,11000110,01111100,00000000,00000000,0 ;                ;
; ROM            ; 0000000,00000000,00000000,00000000,00111000,01100000,11000000,11000000,11111100, ;                ;
; ROM            ; 11000110,11000110,11000110,11000110,01111100,00000000,00000000,00000000,00000000 ;                ;
; ROM            ; ,00000000,00000000,11111110,11000110,00000110,00000110,00001100,00011000,0011000 ;                ;
; ROM            ; 0,00110000,00110000,00110000,00000000,00000000,00000000,00000000,00000000,000000 ;                ;
; ROM            ; 00,01111100,11000110,11000110,11000110,01111100,11000110,11000110,11000110,11000 ;                ;
; ROM            ; 110,01111100,00000000,00000000,00000000,00000000,00000000,00000000,01111100,1100 ;                ;
; ROM            ; 0110,11000110,11000110,01111110,00000110,00000110,00000110,00001100,01111000,000 ;                ;
; ROM            ; 00000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,00011000,00 ;                ;
; ROM            ; 011000,00000000,00000000,00000000,00011000,00011000,00000000,00000000,00000000,0 ;                ;
; ROM            ; 0000000,00000000,00000000,00000000,00000000,00000000,00011000,00011000,00000000, ;                ;
; ROM            ; 00000000,00000000,00011000,00011000,00110000,00000000,00000000,00000000,00000000 ;                ;
; ROM            ; ,00000000,00000000,00000000,00000110,00001100,00011000,00110000,01100000,0011000 ;                ;
; ROM            ; 0,00011000,00001100,00000110,00000000,00000000,00000000,00000000,00000000,000000 ;                ;
; ROM            ; 00,00000000,00000000,00000000,01111110,00000000,00000000,01111110,00000000,00000 ;                ;
; ROM            ; 000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,0110 ;                ;
; ROM            ; 0000,00110000,00011000,00001100,00000110,00001100,00011000,00110000,01100000,000 ;                ;
; ROM            ; 00000,00000000,00000000,00000000,00000000,00000000,01111100,11000110,11000110,00 ;                ;
; ROM            ; 001100,00011000,00011000,00011000,00000000,00011000,00011000,00000000,00000000,0 ;                ;
; ROM            ; 0000000,00000000,00000000,00000000,01111100,11000110,11000110,11000110,11011110, ;                ;
; ROM            ; 11011110,11011110,11011100,11000000,01111100,00000000,00000000,00000000,00000000 ;                ;
; ROM            ; ,00000000,00000000,00010000,00111000,01101100,11000110,11000110,11111110,1100011 ;                ;
; ROM            ; 0,11000110,11000110,11000110,00000000,00000000,00000000,00000000,00000000,000000 ;                ;
; ROM            ; 00,11111100,01100110,01100110,01100110,01111100,01100110,01100110,01100110,01100 ;                ;
; ROM            ; 110,11111100,00000000,00000000,00000000,00000000,00000000,00000000,00111100,0110 ;                ;
; ROM            ; 0110,11000010,11000000,11000000,11000000,11000000,11000010,01100110,00111100,000 ;                ;
; ROM            ; 00000,00000000,00000000,00000000,00000000,00000000,11111000,01101100,01100110,01 ;                ;
; ROM            ; 100110,01100110,01100110,01100110,01100110,01101100,11111000,00000000,00000000,0 ;                ;
; ROM            ; 0000000,00000000,00000000,00000000,11111110,01100110,01100010,01101000,01111000, ;                ;
; ROM            ; 01101000,01100000,01100010,01100110,11111110,00000000,00000000,00000000,00000000 ;                ;
; ROM            ; ,00000000,00000000,11111110,01100110,01100010,01101000,01111000,01101000,0110000 ;                ;
; ROM            ; 0,01100000,01100000,11110000,00000000,00000000,00000000,00000000,00000000,000000 ;                ;
; ROM            ; 00,00111100,01100110,11000010,11000000,11000000,11011110,11000110,11000110,01100 ;                ;
; ROM            ; 110,00111010,00000000,00000000,00000000,00000000,00000000,00000000,11000110,1100 ;                ;
; ROM            ; 0110,11000110,11000110,11111110,11000110,11000110,11000110,11000110,11000110,000 ;                ;
; ROM            ; 00000,00000000,00000000,00000000,00000000,00000000,00111100,00011000,00011000,00 ;                ;
; ROM            ; 011000,00011000,00011000,00011000,00011000,00011000,00111100,00000000,00000000,0 ;                ;
; ROM            ; 0000000,00000000,00000000,00000000,00011110,00001100,00001100,00001100,00001100, ;                ;
; ROM            ; 00001100,11001100,11001100,11001100,01111000,00000000,00000000,00000000,00000000 ;                ;
; ROM            ; ,00000000,00000000,11100110,01100110,01100110,01101100,01111000,01111000,0110110 ;                ;
; ROM            ; 0,01100110,01100110,11100110,00000000,00000000,00000000,00000000,00000000,000000 ;                ;
; ROM            ; 00,11110000,01100000,01100000,01100000,01100000,01100000,01100000,01100010,01100 ;                ;
; ROM            ; 110,11111110,00000000,00000000,00000000,00000000,00000000,00000000,11000011,1110 ;                ;
; ROM            ; 0111,11111111,11111111,11011011,11000011,11000011,11000011,11000011,11000011,000 ;                ;
; ROM            ; 00000,00000000,00000000,00000000,00000000,00000000,11000110,11100110,11110110,11 ;                ;
; ROM            ; 111110,11011110,11001110,11000110,11000110,11000110,11000110,00000000,00000000,0 ;                ;
; ROM            ; 0000000,00000000,00000000,00000000,01111100,11000110,11000110,11000110,11000110, ;                ;
; ROM            ; 11000110,11000110,11000110,11000110,01111100,00000000,00000000,00000000,00000000 ;                ;
; ROM            ; ,00000000,00000000,11111100,01100110,01100110,01100110,01111100,01100000,0110000 ;                ;
; ROM            ; 0,01100000,01100000,11110000,00000000,00000000,00000000,00000000,00000000,000000 ;                ;
; ROM            ; 00,01111100,11000110,11000110,11000110,11000110,11000110,11000110,11010110,11011 ;                ;
; ROM            ; 110,01111100,00001100,00001110,00000000,00000000,00000000,00000000,11111100,0110 ;                ;
; ROM            ; 0110,01100110,01100110,01111100,01101100,01100110,01100110,01100110,11100110,000 ;                ;
; ROM            ; 00000,00000000,00000000,00000000,00000000,00000000,01111100,11000110,11000110,01 ;                ;
; ROM            ; 100000,00111000,00001100,00000110,11000110,11000110,01111100,00000000,00000000,0 ;                ;
; ROM            ; 0000000,00000000,00000000,00000000,11111111,11011011,10011001,00011000,00011000, ;                ;
; ROM            ; 00011000,00011000,00011000,00011000,00111100,00000000,00000000,00000000,00000000 ;                ;
; ROM            ; ,00000000,00000000,11000110,11000110,11000110,11000110,11000110,11000110,1100011 ;                ;
; ROM            ; 0,11000110,11000110,01111100,00000000,00000000,00000000,00000000,00000000,000000 ;                ;
; ROM            ; 00,11000011,11000011,11000011,11000011,11000011,11000011,11000011,01100110,00111 ;                ;
; ROM            ; 100,00011000,00000000,00000000,00000000,00000000,00000000,00000000,11000011,1100 ;                ;
; ROM            ; 0011,11000011,11000011,11000011,11011011,11011011,11111111,01100110,01100110,000 ;                ;
; ROM            ; 00000,00000000,00000000,00000000,00000000,00000000,11000011,11000011,01100110,00 ;                ;
; ROM            ; 111100,00011000,00011000,00111100,01100110,11000011,11000011,00000000,00000000,0 ;                ;
; ROM            ; 0000000,00000000,00000000,00000000,11000011,11000011,11000011,01100110,00111100, ;                ;
; ROM            ; 00011000,00011000,00011000,00011000,00111100,00000000,00000000,00000000,00000000 ;                ;
; ROM            ; ,00000000,00000000,11111111,11000011,10000110,00001100,00011000,00110000,0110000 ;                ;
; ROM            ; 0,11000001,11000011,11111111,00000000,00000000,00000000,00000000,00000000,000000 ;                ;
; ROM            ; 00,00111100,00110000,00110000,00110000,00110000,00110000,00110000,00110000,00110 ;                ;
; ROM            ; 000,00111100,00000000,00000000,00000000,00000000,00000000,00000000,00000000,1000 ;                ;
; ROM            ; 0000,11000000,11100000,01110000,00111000,00011100,00001110,00000110,00000010,000 ;                ;
; ROM            ; 00000,00000000,00000000,00000000,00000000,00000000,00111100,00001100,00001100,00 ;                ;
; ROM            ; 001100,00001100,00001100,00001100,00001100,00001100,00111100,00000000,00000000,0 ;                ;
; ROM            ; 0000000,00000000,00010000,00111000,01101100,11000110,00000000,00000000,00000000, ;                ;
; ROM            ; 00000000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,00000000 ;                ;
; ROM            ; ,00000000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,0000000 ;                ;
; ROM            ; 0,00000000,00000000,00000000,00000000,11111111,00000000,00000000,00110000,001100 ;                ;
; ROM            ; 00,00011000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,00000 ;                ;
; ROM            ; 000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,0000 ;                ;
; ROM            ; 0000,00000000,01111000,00001100,01111100,11001100,11001100,11001100,01110110,000 ;                ;
; ROM            ; 00000,00000000,00000000,00000000,00000000,00000000,11100000,01100000,01100000,01 ;                ;
; ROM            ; 111000,01101100,01100110,01100110,01100110,01100110,01111100,00000000,00000000,0 ;                ;
; ROM            ; 0000000,00000000,00000000,00000000,00000000,00000000,00000000,01111100,11000110, ;                ;
; ROM            ; 11000000,11000000,11000000,11000110,01111100,00000000,00000000,00000000,00000000 ;                ;
; ROM            ; ,00000000,00000000,00011100,00001100,00001100,00111100,01101100,11001100,1100110 ;                ;
; ROM            ; 0,11001100,11001100,01110110,00000000,00000000,00000000,00000000,00000000,000000 ;                ;
; ROM            ; 00,00000000,00000000,00000000,01111100,11000110,11111110,11000000,11000000,11000 ;                ;
; ROM            ; 110,01111100,00000000,00000000,00000000,00000000,00000000,00000000,00111000,0110 ;                ;
; ROM            ; 1100,01100100,01100000,11110000,01100000,01100000,01100000,01100000,11110000,000 ;                ;
; ROM            ; 00000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,01 ;                ;
; ROM            ; 110110,11001100,11001100,11001100,11001100,11001100,01111100,00001100,11001100,0 ;                ;
; ROM            ; 1111000,00000000,00000000,00000000,11100000,01100000,01100000,01101100,01110110, ;                ;
; ROM            ; 01100110,01100110,01100110,01100110,11100110,00000000,00000000,00000000,00000000 ;                ;
; ROM            ; ,00000000,00000000,00011000,00011000,00000000,00111000,00011000,00011000,0001100 ;                ;
; ROM            ; 0,00011000,00011000,00111100,00000000,00000000,00000000,00000000,00000000,000000 ;                ;
; ROM            ; 00,00000110,00000110,00000000,00001110,00000110,00000110,00000110,00000110,00000 ;                ;
; ROM            ; 110,00000110,01100110,01100110,00111100,00000000,00000000,00000000,11100000,0110 ;                ;
; ROM            ; 0000,01100000,01100110,01101100,01111000,01111000,01101100,01100110,11100110,000 ;                ;
; ROM            ; 00000,00000000,00000000,00000000,00000000,00000000,00111000,00011000,00011000,00 ;                ;
; ROM            ; 011000,00011000,00011000,00011000,00011000,00011000,00111100,00000000,00000000,0 ;                ;
; ROM            ; 0000000,00000000,00000000,00000000,00000000,00000000,00000000,11100110,11111111, ;                ;
; ROM            ; 11011011,11011011,11011011,11011011,11011011,00000000,00000000,00000000,00000000 ;                ;
; ROM            ; ,00000000,00000000,00000000,00000000,00000000,11011100,01100110,01100110,0110011 ;                ;
; ROM            ; 0,01100110,01100110,01100110,00000000,00000000,00000000,00000000,00000000,000000 ;                ;
; ROM            ; 00,00000000,00000000,00000000,01111100,11000110,11000110,11000110,11000110,11000 ;                ;
; ROM            ; 110,01111100,00000000,00000000,00000000,00000000,00000000,00000000,00000000,0000 ;                ;
; ROM            ; 0000,00000000,11011100,01100110,01100110,01100110,01100110,01100110,01111100,011 ;                ;
; ROM            ; 00000,01100000,11110000,00000000,00000000,00000000,00000000,00000000,00000000,01 ;                ;
; ROM            ; 110110,11001100,11001100,11001100,11001100,11001100,01111100,00001100,00001100,0 ;                ;
; ROM            ; 0011110,00000000,00000000,00000000,00000000,00000000,00000000,11011100,01110110, ;                ;
; ROM            ; 01100110,01100000,01100000,01100000,11110000,00000000,00000000,00000000,00000000 ;                ;
; ROM            ; ,00000000,00000000,00000000,00000000,00000000,01111100,11000110,01100000,0011100 ;                ;
; ROM            ; 0,00001100,11000110,01111100,00000000,00000000,00000000,00000000,00000000,000000 ;                ;
; ROM            ; 00,00010000,00110000,00110000,11111100,00110000,00110000,00110000,00110000,00110 ;                ;
; ROM            ; 110,00011100,00000000,00000000,00000000,00000000,00000000,00000000,00000000,0000 ;                ;
; ROM            ; 0000,00000000,11001100,11001100,11001100,11001100,11001100,11001100,01110110,000 ;                ;
; ROM            ; 00000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,11 ;                ;
; ROM            ; 000011,11000011,11000011,11000011,01100110,00111100,00011000,00000000,00000000,0 ;                ;
; ROM            ; 0000000,00000000,00000000,00000000,00000000,00000000,00000000,11000011,11000011, ;                ;
; ROM            ; 11000011,11011011,11011011,11111111,01100110,00000000,00000000,00000000,00000000 ;                ;
; ROM            ; ,00000000,00000000,00000000,00000000,00000000,11000011,01100110,00111100,0001100 ;                ;
; ROM            ; 0,00111100,01100110,11000011,00000000,00000000,00000000,00000000,00000000,000000 ;                ;
; ROM            ; 00,00000000,00000000,00000000,11000110,11000110,11000110,11000110,11000110,11000 ;                ;
; ROM            ; 110,01111110,00000110,00001100,11111000,00000000,00000000,00000000,00000000,0000 ;                ;
; ROM            ; 0000,00000000,11111110,11001100,00011000,00110000,01100000,11000110,11111110,000 ;                ;
; ROM            ; 00000,00000000,00000000,00000000,00000000,00000000,00001110,00011000,00011000,00 ;                ;
; ROM            ; 011000,01110000,00011000,00011000,00011000,00011000,00001110,00000000,00000000,0 ;                ;
; ROM            ; 0000000,00000000,00000000,00000000,00011000,00011000,00011000,00011000,00000000, ;                ;
; ROM            ; 00011000,00011000,00011000,00011000,00011000,00000000,00000000,00000000,00000000 ;                ;
; ROM            ; ,00000000,00000000,01110000,00011000,00011000,00011000,00001110,00011000,0001100 ;                ;
; ROM            ; 0,00011000,00011000,01110000,00000000,00000000,00000000,00000000,00000000,000000 ;                ;
; ROM            ; 00,01110110,11011100,00000000,00000000,00000000,00000000,00000000,00000000,00000 ;                ;
; ROM            ; 000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,00000000,0000 ;                ;
; ROM            ; 0000,00010000,00111000,01101100,11000110,11000110,11000110,11111110,00000000,000 ;                ;
;                ; 00000,00000000,00000000,00000000)                                                ;                ;
+----------------+----------------------------------------------------------------------------------+----------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|up_head_p2_rom:up_head_p2_rom|altsyncram:memory_rtl_0 ;
+------------------------------------+-----------------------------+--------------------------------------------------------------+
; Parameter Name                     ; Value                       ; Type                                                         ;
+------------------------------------+-----------------------------+--------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                           ; Untyped                                                      ;
; AUTO_CARRY_CHAINS                  ; ON                          ; AUTO_CARRY                                                   ;
; IGNORE_CARRY_BUFFERS               ; OFF                         ; IGNORE_CARRY                                                 ;
; AUTO_CASCADE_CHAINS                ; ON                          ; AUTO_CASCADE                                                 ;
; IGNORE_CASCADE_BUFFERS             ; OFF                         ; IGNORE_CASCADE                                               ;
; WIDTH_BYTEENA                      ; 1                           ; Untyped                                                      ;
; OPERATION_MODE                     ; ROM                         ; Untyped                                                      ;
; WIDTH_A                            ; 4                           ; Untyped                                                      ;
; WIDTHAD_A                          ; 10                          ; Untyped                                                      ;
; NUMWORDS_A                         ; 576                         ; Untyped                                                      ;
; OUTDATA_REG_A                      ; UNREGISTERED                ; Untyped                                                      ;
; ADDRESS_ACLR_A                     ; NONE                        ; Untyped                                                      ;
; OUTDATA_ACLR_A                     ; NONE                        ; Untyped                                                      ;
; WRCONTROL_ACLR_A                   ; NONE                        ; Untyped                                                      ;
; INDATA_ACLR_A                      ; NONE                        ; Untyped                                                      ;
; BYTEENA_ACLR_A                     ; NONE                        ; Untyped                                                      ;
; WIDTH_B                            ; 1                           ; Untyped                                                      ;
; WIDTHAD_B                          ; 1                           ; Untyped                                                      ;
; NUMWORDS_B                         ; 1                           ; Untyped                                                      ;
; INDATA_REG_B                       ; CLOCK1                      ; Untyped                                                      ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                      ; Untyped                                                      ;
; RDCONTROL_REG_B                    ; CLOCK1                      ; Untyped                                                      ;
; ADDRESS_REG_B                      ; CLOCK1                      ; Untyped                                                      ;
; OUTDATA_REG_B                      ; UNREGISTERED                ; Untyped                                                      ;
; BYTEENA_REG_B                      ; CLOCK1                      ; Untyped                                                      ;
; INDATA_ACLR_B                      ; NONE                        ; Untyped                                                      ;
; WRCONTROL_ACLR_B                   ; NONE                        ; Untyped                                                      ;
; ADDRESS_ACLR_B                     ; NONE                        ; Untyped                                                      ;
; OUTDATA_ACLR_B                     ; NONE                        ; Untyped                                                      ;
; RDCONTROL_ACLR_B                   ; NONE                        ; Untyped                                                      ;
; BYTEENA_ACLR_B                     ; NONE                        ; Untyped                                                      ;
; WIDTH_BYTEENA_A                    ; 1                           ; Untyped                                                      ;
; WIDTH_BYTEENA_B                    ; 1                           ; Untyped                                                      ;
; RAM_BLOCK_TYPE                     ; AUTO                        ; Untyped                                                      ;
; BYTE_SIZE                          ; 8                           ; Untyped                                                      ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                   ; Untyped                                                      ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ        ; Untyped                                                      ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ        ; Untyped                                                      ;
; INIT_FILE                          ; ./up_head_p2/up_head_p2.mif ; Untyped                                                      ;
; INIT_FILE_LAYOUT                   ; PORT_A                      ; Untyped                                                      ;
; MAXIMUM_DEPTH                      ; 0                           ; Untyped                                                      ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL                      ; Untyped                                                      ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                      ; Untyped                                                      ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL                      ; Untyped                                                      ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                      ; Untyped                                                      ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN             ; Untyped                                                      ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN             ; Untyped                                                      ;
; ENABLE_ECC                         ; FALSE                       ; Untyped                                                      ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                       ; Untyped                                                      ;
; WIDTH_ECCSTATUS                    ; 3                           ; Untyped                                                      ;
; DEVICE_FAMILY                      ; MAX 10                      ; Untyped                                                      ;
; CBXI_PARAMETER                     ; altsyncram_9651             ; Untyped                                                      ;
+------------------------------------+-----------------------------+--------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|left_head_p2_rom:left_head_p2_rom|altsyncram:memory_rtl_0 ;
+------------------------------------+---------------------------------+--------------------------------------------------------------+
; Parameter Name                     ; Value                           ; Type                                                         ;
+------------------------------------+---------------------------------+--------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                               ; Untyped                                                      ;
; AUTO_CARRY_CHAINS                  ; ON                              ; AUTO_CARRY                                                   ;
; IGNORE_CARRY_BUFFERS               ; OFF                             ; IGNORE_CARRY                                                 ;
; AUTO_CASCADE_CHAINS                ; ON                              ; AUTO_CASCADE                                                 ;
; IGNORE_CASCADE_BUFFERS             ; OFF                             ; IGNORE_CASCADE                                               ;
; WIDTH_BYTEENA                      ; 1                               ; Untyped                                                      ;
; OPERATION_MODE                     ; ROM                             ; Untyped                                                      ;
; WIDTH_A                            ; 4                               ; Untyped                                                      ;
; WIDTHAD_A                          ; 10                              ; Untyped                                                      ;
; NUMWORDS_A                         ; 576                             ; Untyped                                                      ;
; OUTDATA_REG_A                      ; UNREGISTERED                    ; Untyped                                                      ;
; ADDRESS_ACLR_A                     ; NONE                            ; Untyped                                                      ;
; OUTDATA_ACLR_A                     ; NONE                            ; Untyped                                                      ;
; WRCONTROL_ACLR_A                   ; NONE                            ; Untyped                                                      ;
; INDATA_ACLR_A                      ; NONE                            ; Untyped                                                      ;
; BYTEENA_ACLR_A                     ; NONE                            ; Untyped                                                      ;
; WIDTH_B                            ; 1                               ; Untyped                                                      ;
; WIDTHAD_B                          ; 1                               ; Untyped                                                      ;
; NUMWORDS_B                         ; 1                               ; Untyped                                                      ;
; INDATA_REG_B                       ; CLOCK1                          ; Untyped                                                      ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                          ; Untyped                                                      ;
; RDCONTROL_REG_B                    ; CLOCK1                          ; Untyped                                                      ;
; ADDRESS_REG_B                      ; CLOCK1                          ; Untyped                                                      ;
; OUTDATA_REG_B                      ; UNREGISTERED                    ; Untyped                                                      ;
; BYTEENA_REG_B                      ; CLOCK1                          ; Untyped                                                      ;
; INDATA_ACLR_B                      ; NONE                            ; Untyped                                                      ;
; WRCONTROL_ACLR_B                   ; NONE                            ; Untyped                                                      ;
; ADDRESS_ACLR_B                     ; NONE                            ; Untyped                                                      ;
; OUTDATA_ACLR_B                     ; NONE                            ; Untyped                                                      ;
; RDCONTROL_ACLR_B                   ; NONE                            ; Untyped                                                      ;
; BYTEENA_ACLR_B                     ; NONE                            ; Untyped                                                      ;
; WIDTH_BYTEENA_A                    ; 1                               ; Untyped                                                      ;
; WIDTH_BYTEENA_B                    ; 1                               ; Untyped                                                      ;
; RAM_BLOCK_TYPE                     ; AUTO                            ; Untyped                                                      ;
; BYTE_SIZE                          ; 8                               ; Untyped                                                      ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                       ; Untyped                                                      ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ            ; Untyped                                                      ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ            ; Untyped                                                      ;
; INIT_FILE                          ; ./left_head_p2/left_head_p2.mif ; Untyped                                                      ;
; INIT_FILE_LAYOUT                   ; PORT_A                          ; Untyped                                                      ;
; MAXIMUM_DEPTH                      ; 0                               ; Untyped                                                      ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL                          ; Untyped                                                      ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                          ; Untyped                                                      ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL                          ; Untyped                                                      ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                          ; Untyped                                                      ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN                 ; Untyped                                                      ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN                 ; Untyped                                                      ;
; ENABLE_ECC                         ; FALSE                           ; Untyped                                                      ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                           ; Untyped                                                      ;
; WIDTH_ECCSTATUS                    ; 3                               ; Untyped                                                      ;
; DEVICE_FAMILY                      ; MAX 10                          ; Untyped                                                      ;
; CBXI_PARAMETER                     ; altsyncram_li51                 ; Untyped                                                      ;
+------------------------------------+---------------------------------+--------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|down_head_p2_rom:down_head_p2_rom|altsyncram:memory_rtl_0 ;
+------------------------------------+---------------------------------+--------------------------------------------------------------+
; Parameter Name                     ; Value                           ; Type                                                         ;
+------------------------------------+---------------------------------+--------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                               ; Untyped                                                      ;
; AUTO_CARRY_CHAINS                  ; ON                              ; AUTO_CARRY                                                   ;
; IGNORE_CARRY_BUFFERS               ; OFF                             ; IGNORE_CARRY                                                 ;
; AUTO_CASCADE_CHAINS                ; ON                              ; AUTO_CASCADE                                                 ;
; IGNORE_CASCADE_BUFFERS             ; OFF                             ; IGNORE_CASCADE                                               ;
; WIDTH_BYTEENA                      ; 1                               ; Untyped                                                      ;
; OPERATION_MODE                     ; ROM                             ; Untyped                                                      ;
; WIDTH_A                            ; 4                               ; Untyped                                                      ;
; WIDTHAD_A                          ; 10                              ; Untyped                                                      ;
; NUMWORDS_A                         ; 576                             ; Untyped                                                      ;
; OUTDATA_REG_A                      ; UNREGISTERED                    ; Untyped                                                      ;
; ADDRESS_ACLR_A                     ; NONE                            ; Untyped                                                      ;
; OUTDATA_ACLR_A                     ; NONE                            ; Untyped                                                      ;
; WRCONTROL_ACLR_A                   ; NONE                            ; Untyped                                                      ;
; INDATA_ACLR_A                      ; NONE                            ; Untyped                                                      ;
; BYTEENA_ACLR_A                     ; NONE                            ; Untyped                                                      ;
; WIDTH_B                            ; 1                               ; Untyped                                                      ;
; WIDTHAD_B                          ; 1                               ; Untyped                                                      ;
; NUMWORDS_B                         ; 1                               ; Untyped                                                      ;
; INDATA_REG_B                       ; CLOCK1                          ; Untyped                                                      ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                          ; Untyped                                                      ;
; RDCONTROL_REG_B                    ; CLOCK1                          ; Untyped                                                      ;
; ADDRESS_REG_B                      ; CLOCK1                          ; Untyped                                                      ;
; OUTDATA_REG_B                      ; UNREGISTERED                    ; Untyped                                                      ;
; BYTEENA_REG_B                      ; CLOCK1                          ; Untyped                                                      ;
; INDATA_ACLR_B                      ; NONE                            ; Untyped                                                      ;
; WRCONTROL_ACLR_B                   ; NONE                            ; Untyped                                                      ;
; ADDRESS_ACLR_B                     ; NONE                            ; Untyped                                                      ;
; OUTDATA_ACLR_B                     ; NONE                            ; Untyped                                                      ;
; RDCONTROL_ACLR_B                   ; NONE                            ; Untyped                                                      ;
; BYTEENA_ACLR_B                     ; NONE                            ; Untyped                                                      ;
; WIDTH_BYTEENA_A                    ; 1                               ; Untyped                                                      ;
; WIDTH_BYTEENA_B                    ; 1                               ; Untyped                                                      ;
; RAM_BLOCK_TYPE                     ; AUTO                            ; Untyped                                                      ;
; BYTE_SIZE                          ; 8                               ; Untyped                                                      ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                       ; Untyped                                                      ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ            ; Untyped                                                      ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ            ; Untyped                                                      ;
; INIT_FILE                          ; ./down_head_p2/down_head_p2.mif ; Untyped                                                      ;
; INIT_FILE_LAYOUT                   ; PORT_A                          ; Untyped                                                      ;
; MAXIMUM_DEPTH                      ; 0                               ; Untyped                                                      ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL                          ; Untyped                                                      ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                          ; Untyped                                                      ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL                          ; Untyped                                                      ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                          ; Untyped                                                      ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN                 ; Untyped                                                      ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN                 ; Untyped                                                      ;
; ENABLE_ECC                         ; FALSE                           ; Untyped                                                      ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                           ; Untyped                                                      ;
; WIDTH_ECCSTATUS                    ; 3                               ; Untyped                                                      ;
; DEVICE_FAMILY                      ; MAX 10                          ; Untyped                                                      ;
; CBXI_PARAMETER                     ; altsyncram_fj51                 ; Untyped                                                      ;
+------------------------------------+---------------------------------+--------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|right_head_p2_rom:right_head_p2_rom|altsyncram:memory_rtl_0 ;
+------------------------------------+-----------------------------------+--------------------------------------------------------------+
; Parameter Name                     ; Value                             ; Type                                                         ;
+------------------------------------+-----------------------------------+--------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                                 ; Untyped                                                      ;
; AUTO_CARRY_CHAINS                  ; ON                                ; AUTO_CARRY                                                   ;
; IGNORE_CARRY_BUFFERS               ; OFF                               ; IGNORE_CARRY                                                 ;
; AUTO_CASCADE_CHAINS                ; ON                                ; AUTO_CASCADE                                                 ;
; IGNORE_CASCADE_BUFFERS             ; OFF                               ; IGNORE_CASCADE                                               ;
; WIDTH_BYTEENA                      ; 1                                 ; Untyped                                                      ;
; OPERATION_MODE                     ; ROM                               ; Untyped                                                      ;
; WIDTH_A                            ; 4                                 ; Untyped                                                      ;
; WIDTHAD_A                          ; 10                                ; Untyped                                                      ;
; NUMWORDS_A                         ; 576                               ; Untyped                                                      ;
; OUTDATA_REG_A                      ; UNREGISTERED                      ; Untyped                                                      ;
; ADDRESS_ACLR_A                     ; NONE                              ; Untyped                                                      ;
; OUTDATA_ACLR_A                     ; NONE                              ; Untyped                                                      ;
; WRCONTROL_ACLR_A                   ; NONE                              ; Untyped                                                      ;
; INDATA_ACLR_A                      ; NONE                              ; Untyped                                                      ;
; BYTEENA_ACLR_A                     ; NONE                              ; Untyped                                                      ;
; WIDTH_B                            ; 1                                 ; Untyped                                                      ;
; WIDTHAD_B                          ; 1                                 ; Untyped                                                      ;
; NUMWORDS_B                         ; 1                                 ; Untyped                                                      ;
; INDATA_REG_B                       ; CLOCK1                            ; Untyped                                                      ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                            ; Untyped                                                      ;
; RDCONTROL_REG_B                    ; CLOCK1                            ; Untyped                                                      ;
; ADDRESS_REG_B                      ; CLOCK1                            ; Untyped                                                      ;
; OUTDATA_REG_B                      ; UNREGISTERED                      ; Untyped                                                      ;
; BYTEENA_REG_B                      ; CLOCK1                            ; Untyped                                                      ;
; INDATA_ACLR_B                      ; NONE                              ; Untyped                                                      ;
; WRCONTROL_ACLR_B                   ; NONE                              ; Untyped                                                      ;
; ADDRESS_ACLR_B                     ; NONE                              ; Untyped                                                      ;
; OUTDATA_ACLR_B                     ; NONE                              ; Untyped                                                      ;
; RDCONTROL_ACLR_B                   ; NONE                              ; Untyped                                                      ;
; BYTEENA_ACLR_B                     ; NONE                              ; Untyped                                                      ;
; WIDTH_BYTEENA_A                    ; 1                                 ; Untyped                                                      ;
; WIDTH_BYTEENA_B                    ; 1                                 ; Untyped                                                      ;
; RAM_BLOCK_TYPE                     ; AUTO                              ; Untyped                                                      ;
; BYTE_SIZE                          ; 8                                 ; Untyped                                                      ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                         ; Untyped                                                      ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ              ; Untyped                                                      ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ              ; Untyped                                                      ;
; INIT_FILE                          ; ./right_head_p2/right_head_p2.mif ; Untyped                                                      ;
; INIT_FILE_LAYOUT                   ; PORT_A                            ; Untyped                                                      ;
; MAXIMUM_DEPTH                      ; 0                                 ; Untyped                                                      ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL                            ; Untyped                                                      ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                            ; Untyped                                                      ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL                            ; Untyped                                                      ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                            ; Untyped                                                      ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN                   ; Untyped                                                      ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN                   ; Untyped                                                      ;
; ENABLE_ECC                         ; FALSE                             ; Untyped                                                      ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                             ; Untyped                                                      ;
; WIDTH_ECCSTATUS                    ; 3                                 ; Untyped                                                      ;
; DEVICE_FAMILY                      ; MAX 10                            ; Untyped                                                      ;
; CBXI_PARAMETER                     ; altsyncram_rp51                   ; Untyped                                                      ;
+------------------------------------+-----------------------------------+--------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|up_head_p1_rom:SnakeHead_W_rom|altsyncram:memory_rtl_0 ;
+------------------------------------+-----------------------------+---------------------------------------------------------------+
; Parameter Name                     ; Value                       ; Type                                                          ;
+------------------------------------+-----------------------------+---------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                           ; Untyped                                                       ;
; AUTO_CARRY_CHAINS                  ; ON                          ; AUTO_CARRY                                                    ;
; IGNORE_CARRY_BUFFERS               ; OFF                         ; IGNORE_CARRY                                                  ;
; AUTO_CASCADE_CHAINS                ; ON                          ; AUTO_CASCADE                                                  ;
; IGNORE_CASCADE_BUFFERS             ; OFF                         ; IGNORE_CASCADE                                                ;
; WIDTH_BYTEENA                      ; 1                           ; Untyped                                                       ;
; OPERATION_MODE                     ; ROM                         ; Untyped                                                       ;
; WIDTH_A                            ; 4                           ; Untyped                                                       ;
; WIDTHAD_A                          ; 10                          ; Untyped                                                       ;
; NUMWORDS_A                         ; 576                         ; Untyped                                                       ;
; OUTDATA_REG_A                      ; UNREGISTERED                ; Untyped                                                       ;
; ADDRESS_ACLR_A                     ; NONE                        ; Untyped                                                       ;
; OUTDATA_ACLR_A                     ; NONE                        ; Untyped                                                       ;
; WRCONTROL_ACLR_A                   ; NONE                        ; Untyped                                                       ;
; INDATA_ACLR_A                      ; NONE                        ; Untyped                                                       ;
; BYTEENA_ACLR_A                     ; NONE                        ; Untyped                                                       ;
; WIDTH_B                            ; 1                           ; Untyped                                                       ;
; WIDTHAD_B                          ; 1                           ; Untyped                                                       ;
; NUMWORDS_B                         ; 1                           ; Untyped                                                       ;
; INDATA_REG_B                       ; CLOCK1                      ; Untyped                                                       ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                      ; Untyped                                                       ;
; RDCONTROL_REG_B                    ; CLOCK1                      ; Untyped                                                       ;
; ADDRESS_REG_B                      ; CLOCK1                      ; Untyped                                                       ;
; OUTDATA_REG_B                      ; UNREGISTERED                ; Untyped                                                       ;
; BYTEENA_REG_B                      ; CLOCK1                      ; Untyped                                                       ;
; INDATA_ACLR_B                      ; NONE                        ; Untyped                                                       ;
; WRCONTROL_ACLR_B                   ; NONE                        ; Untyped                                                       ;
; ADDRESS_ACLR_B                     ; NONE                        ; Untyped                                                       ;
; OUTDATA_ACLR_B                     ; NONE                        ; Untyped                                                       ;
; RDCONTROL_ACLR_B                   ; NONE                        ; Untyped                                                       ;
; BYTEENA_ACLR_B                     ; NONE                        ; Untyped                                                       ;
; WIDTH_BYTEENA_A                    ; 1                           ; Untyped                                                       ;
; WIDTH_BYTEENA_B                    ; 1                           ; Untyped                                                       ;
; RAM_BLOCK_TYPE                     ; AUTO                        ; Untyped                                                       ;
; BYTE_SIZE                          ; 8                           ; Untyped                                                       ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                   ; Untyped                                                       ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ        ; Untyped                                                       ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ        ; Untyped                                                       ;
; INIT_FILE                          ; ./up_head_p1/up_head_p1.mif ; Untyped                                                       ;
; INIT_FILE_LAYOUT                   ; PORT_A                      ; Untyped                                                       ;
; MAXIMUM_DEPTH                      ; 0                           ; Untyped                                                       ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL                      ; Untyped                                                       ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                      ; Untyped                                                       ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL                      ; Untyped                                                       ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                      ; Untyped                                                       ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN             ; Untyped                                                       ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN             ; Untyped                                                       ;
; ENABLE_ECC                         ; FALSE                       ; Untyped                                                       ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                       ; Untyped                                                       ;
; WIDTH_ECCSTATUS                    ; 3                           ; Untyped                                                       ;
; DEVICE_FAMILY                      ; MAX 10                      ; Untyped                                                       ;
; CBXI_PARAMETER                     ; altsyncram_7651             ; Untyped                                                       ;
+------------------------------------+-----------------------------+---------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|left_head_p1_rom:SnakeHead_A_rom|altsyncram:memory_rtl_0 ;
+------------------------------------+---------------------------------+-------------------------------------------------------------+
; Parameter Name                     ; Value                           ; Type                                                        ;
+------------------------------------+---------------------------------+-------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                               ; Untyped                                                     ;
; AUTO_CARRY_CHAINS                  ; ON                              ; AUTO_CARRY                                                  ;
; IGNORE_CARRY_BUFFERS               ; OFF                             ; IGNORE_CARRY                                                ;
; AUTO_CASCADE_CHAINS                ; ON                              ; AUTO_CASCADE                                                ;
; IGNORE_CASCADE_BUFFERS             ; OFF                             ; IGNORE_CASCADE                                              ;
; WIDTH_BYTEENA                      ; 1                               ; Untyped                                                     ;
; OPERATION_MODE                     ; ROM                             ; Untyped                                                     ;
; WIDTH_A                            ; 4                               ; Untyped                                                     ;
; WIDTHAD_A                          ; 10                              ; Untyped                                                     ;
; NUMWORDS_A                         ; 576                             ; Untyped                                                     ;
; OUTDATA_REG_A                      ; UNREGISTERED                    ; Untyped                                                     ;
; ADDRESS_ACLR_A                     ; NONE                            ; Untyped                                                     ;
; OUTDATA_ACLR_A                     ; NONE                            ; Untyped                                                     ;
; WRCONTROL_ACLR_A                   ; NONE                            ; Untyped                                                     ;
; INDATA_ACLR_A                      ; NONE                            ; Untyped                                                     ;
; BYTEENA_ACLR_A                     ; NONE                            ; Untyped                                                     ;
; WIDTH_B                            ; 1                               ; Untyped                                                     ;
; WIDTHAD_B                          ; 1                               ; Untyped                                                     ;
; NUMWORDS_B                         ; 1                               ; Untyped                                                     ;
; INDATA_REG_B                       ; CLOCK1                          ; Untyped                                                     ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                          ; Untyped                                                     ;
; RDCONTROL_REG_B                    ; CLOCK1                          ; Untyped                                                     ;
; ADDRESS_REG_B                      ; CLOCK1                          ; Untyped                                                     ;
; OUTDATA_REG_B                      ; UNREGISTERED                    ; Untyped                                                     ;
; BYTEENA_REG_B                      ; CLOCK1                          ; Untyped                                                     ;
; INDATA_ACLR_B                      ; NONE                            ; Untyped                                                     ;
; WRCONTROL_ACLR_B                   ; NONE                            ; Untyped                                                     ;
; ADDRESS_ACLR_B                     ; NONE                            ; Untyped                                                     ;
; OUTDATA_ACLR_B                     ; NONE                            ; Untyped                                                     ;
; RDCONTROL_ACLR_B                   ; NONE                            ; Untyped                                                     ;
; BYTEENA_ACLR_B                     ; NONE                            ; Untyped                                                     ;
; WIDTH_BYTEENA_A                    ; 1                               ; Untyped                                                     ;
; WIDTH_BYTEENA_B                    ; 1                               ; Untyped                                                     ;
; RAM_BLOCK_TYPE                     ; AUTO                            ; Untyped                                                     ;
; BYTE_SIZE                          ; 8                               ; Untyped                                                     ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                       ; Untyped                                                     ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ            ; Untyped                                                     ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ            ; Untyped                                                     ;
; INIT_FILE                          ; ./left_head_p1/left_head_p1.mif ; Untyped                                                     ;
; INIT_FILE_LAYOUT                   ; PORT_A                          ; Untyped                                                     ;
; MAXIMUM_DEPTH                      ; 0                               ; Untyped                                                     ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL                          ; Untyped                                                     ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                          ; Untyped                                                     ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL                          ; Untyped                                                     ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                          ; Untyped                                                     ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN                 ; Untyped                                                     ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN                 ; Untyped                                                     ;
; ENABLE_ECC                         ; FALSE                           ; Untyped                                                     ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                           ; Untyped                                                     ;
; WIDTH_ECCSTATUS                    ; 3                               ; Untyped                                                     ;
; DEVICE_FAMILY                      ; MAX 10                          ; Untyped                                                     ;
; CBXI_PARAMETER                     ; altsyncram_ji51                 ; Untyped                                                     ;
+------------------------------------+---------------------------------+-------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|down_head_p1_rom:SnakeHead_S_rom|altsyncram:memory_rtl_0 ;
+------------------------------------+---------------------------------+-------------------------------------------------------------+
; Parameter Name                     ; Value                           ; Type                                                        ;
+------------------------------------+---------------------------------+-------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                               ; Untyped                                                     ;
; AUTO_CARRY_CHAINS                  ; ON                              ; AUTO_CARRY                                                  ;
; IGNORE_CARRY_BUFFERS               ; OFF                             ; IGNORE_CARRY                                                ;
; AUTO_CASCADE_CHAINS                ; ON                              ; AUTO_CASCADE                                                ;
; IGNORE_CASCADE_BUFFERS             ; OFF                             ; IGNORE_CASCADE                                              ;
; WIDTH_BYTEENA                      ; 1                               ; Untyped                                                     ;
; OPERATION_MODE                     ; ROM                             ; Untyped                                                     ;
; WIDTH_A                            ; 4                               ; Untyped                                                     ;
; WIDTHAD_A                          ; 10                              ; Untyped                                                     ;
; NUMWORDS_A                         ; 576                             ; Untyped                                                     ;
; OUTDATA_REG_A                      ; UNREGISTERED                    ; Untyped                                                     ;
; ADDRESS_ACLR_A                     ; NONE                            ; Untyped                                                     ;
; OUTDATA_ACLR_A                     ; NONE                            ; Untyped                                                     ;
; WRCONTROL_ACLR_A                   ; NONE                            ; Untyped                                                     ;
; INDATA_ACLR_A                      ; NONE                            ; Untyped                                                     ;
; BYTEENA_ACLR_A                     ; NONE                            ; Untyped                                                     ;
; WIDTH_B                            ; 1                               ; Untyped                                                     ;
; WIDTHAD_B                          ; 1                               ; Untyped                                                     ;
; NUMWORDS_B                         ; 1                               ; Untyped                                                     ;
; INDATA_REG_B                       ; CLOCK1                          ; Untyped                                                     ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                          ; Untyped                                                     ;
; RDCONTROL_REG_B                    ; CLOCK1                          ; Untyped                                                     ;
; ADDRESS_REG_B                      ; CLOCK1                          ; Untyped                                                     ;
; OUTDATA_REG_B                      ; UNREGISTERED                    ; Untyped                                                     ;
; BYTEENA_REG_B                      ; CLOCK1                          ; Untyped                                                     ;
; INDATA_ACLR_B                      ; NONE                            ; Untyped                                                     ;
; WRCONTROL_ACLR_B                   ; NONE                            ; Untyped                                                     ;
; ADDRESS_ACLR_B                     ; NONE                            ; Untyped                                                     ;
; OUTDATA_ACLR_B                     ; NONE                            ; Untyped                                                     ;
; RDCONTROL_ACLR_B                   ; NONE                            ; Untyped                                                     ;
; BYTEENA_ACLR_B                     ; NONE                            ; Untyped                                                     ;
; WIDTH_BYTEENA_A                    ; 1                               ; Untyped                                                     ;
; WIDTH_BYTEENA_B                    ; 1                               ; Untyped                                                     ;
; RAM_BLOCK_TYPE                     ; AUTO                            ; Untyped                                                     ;
; BYTE_SIZE                          ; 8                               ; Untyped                                                     ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                       ; Untyped                                                     ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ            ; Untyped                                                     ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ            ; Untyped                                                     ;
; INIT_FILE                          ; ./down_head_p1/down_head_p1.mif ; Untyped                                                     ;
; INIT_FILE_LAYOUT                   ; PORT_A                          ; Untyped                                                     ;
; MAXIMUM_DEPTH                      ; 0                               ; Untyped                                                     ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL                          ; Untyped                                                     ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                          ; Untyped                                                     ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL                          ; Untyped                                                     ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                          ; Untyped                                                     ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN                 ; Untyped                                                     ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN                 ; Untyped                                                     ;
; ENABLE_ECC                         ; FALSE                           ; Untyped                                                     ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                           ; Untyped                                                     ;
; WIDTH_ECCSTATUS                    ; 3                               ; Untyped                                                     ;
; DEVICE_FAMILY                      ; MAX 10                          ; Untyped                                                     ;
; CBXI_PARAMETER                     ; altsyncram_dj51                 ; Untyped                                                     ;
+------------------------------------+---------------------------------+-------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|right_head_p1_rom:SnakeHead_D_rom|altsyncram:memory_rtl_0 ;
+------------------------------------+-----------------------------------+------------------------------------------------------------+
; Parameter Name                     ; Value                             ; Type                                                       ;
+------------------------------------+-----------------------------------+------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                                 ; Untyped                                                    ;
; AUTO_CARRY_CHAINS                  ; ON                                ; AUTO_CARRY                                                 ;
; IGNORE_CARRY_BUFFERS               ; OFF                               ; IGNORE_CARRY                                               ;
; AUTO_CASCADE_CHAINS                ; ON                                ; AUTO_CASCADE                                               ;
; IGNORE_CASCADE_BUFFERS             ; OFF                               ; IGNORE_CASCADE                                             ;
; WIDTH_BYTEENA                      ; 1                                 ; Untyped                                                    ;
; OPERATION_MODE                     ; ROM                               ; Untyped                                                    ;
; WIDTH_A                            ; 4                                 ; Untyped                                                    ;
; WIDTHAD_A                          ; 10                                ; Untyped                                                    ;
; NUMWORDS_A                         ; 576                               ; Untyped                                                    ;
; OUTDATA_REG_A                      ; UNREGISTERED                      ; Untyped                                                    ;
; ADDRESS_ACLR_A                     ; NONE                              ; Untyped                                                    ;
; OUTDATA_ACLR_A                     ; NONE                              ; Untyped                                                    ;
; WRCONTROL_ACLR_A                   ; NONE                              ; Untyped                                                    ;
; INDATA_ACLR_A                      ; NONE                              ; Untyped                                                    ;
; BYTEENA_ACLR_A                     ; NONE                              ; Untyped                                                    ;
; WIDTH_B                            ; 1                                 ; Untyped                                                    ;
; WIDTHAD_B                          ; 1                                 ; Untyped                                                    ;
; NUMWORDS_B                         ; 1                                 ; Untyped                                                    ;
; INDATA_REG_B                       ; CLOCK1                            ; Untyped                                                    ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                            ; Untyped                                                    ;
; RDCONTROL_REG_B                    ; CLOCK1                            ; Untyped                                                    ;
; ADDRESS_REG_B                      ; CLOCK1                            ; Untyped                                                    ;
; OUTDATA_REG_B                      ; UNREGISTERED                      ; Untyped                                                    ;
; BYTEENA_REG_B                      ; CLOCK1                            ; Untyped                                                    ;
; INDATA_ACLR_B                      ; NONE                              ; Untyped                                                    ;
; WRCONTROL_ACLR_B                   ; NONE                              ; Untyped                                                    ;
; ADDRESS_ACLR_B                     ; NONE                              ; Untyped                                                    ;
; OUTDATA_ACLR_B                     ; NONE                              ; Untyped                                                    ;
; RDCONTROL_ACLR_B                   ; NONE                              ; Untyped                                                    ;
; BYTEENA_ACLR_B                     ; NONE                              ; Untyped                                                    ;
; WIDTH_BYTEENA_A                    ; 1                                 ; Untyped                                                    ;
; WIDTH_BYTEENA_B                    ; 1                                 ; Untyped                                                    ;
; RAM_BLOCK_TYPE                     ; AUTO                              ; Untyped                                                    ;
; BYTE_SIZE                          ; 8                                 ; Untyped                                                    ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                         ; Untyped                                                    ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ              ; Untyped                                                    ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ              ; Untyped                                                    ;
; INIT_FILE                          ; ./right_head_p1/right_head_p1.mif ; Untyped                                                    ;
; INIT_FILE_LAYOUT                   ; PORT_A                            ; Untyped                                                    ;
; MAXIMUM_DEPTH                      ; 0                                 ; Untyped                                                    ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL                            ; Untyped                                                    ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                            ; Untyped                                                    ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL                            ; Untyped                                                    ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                            ; Untyped                                                    ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN                   ; Untyped                                                    ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN                   ; Untyped                                                    ;
; ENABLE_ECC                         ; FALSE                             ; Untyped                                                    ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                             ; Untyped                                                    ;
; WIDTH_ECCSTATUS                    ; 3                                 ; Untyped                                                    ;
; DEVICE_FAMILY                      ; MAX 10                            ; Untyped                                                    ;
; CBXI_PARAMETER                     ; altsyncram_pp51                   ; Untyped                                                    ;
+------------------------------------+-----------------------------------+------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|Obstacle_Set1_rom:Obstacle_Set1_rom|altsyncram:memory_rtl_0 ;
+------------------------------------+-----------------------------------+--------------------------------------------------------------+
; Parameter Name                     ; Value                             ; Type                                                         ;
+------------------------------------+-----------------------------------+--------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                                 ; Untyped                                                      ;
; AUTO_CARRY_CHAINS                  ; ON                                ; AUTO_CARRY                                                   ;
; IGNORE_CARRY_BUFFERS               ; OFF                               ; IGNORE_CARRY                                                 ;
; AUTO_CASCADE_CHAINS                ; ON                                ; AUTO_CASCADE                                                 ;
; IGNORE_CASCADE_BUFFERS             ; OFF                               ; IGNORE_CASCADE                                               ;
; WIDTH_BYTEENA                      ; 1                                 ; Untyped                                                      ;
; OPERATION_MODE                     ; ROM                               ; Untyped                                                      ;
; WIDTH_A                            ; 3                                 ; Untyped                                                      ;
; WIDTHAD_A                          ; 17                                ; Untyped                                                      ;
; NUMWORDS_A                         ; 76800                             ; Untyped                                                      ;
; OUTDATA_REG_A                      ; UNREGISTERED                      ; Untyped                                                      ;
; ADDRESS_ACLR_A                     ; NONE                              ; Untyped                                                      ;
; OUTDATA_ACLR_A                     ; NONE                              ; Untyped                                                      ;
; WRCONTROL_ACLR_A                   ; NONE                              ; Untyped                                                      ;
; INDATA_ACLR_A                      ; NONE                              ; Untyped                                                      ;
; BYTEENA_ACLR_A                     ; NONE                              ; Untyped                                                      ;
; WIDTH_B                            ; 1                                 ; Untyped                                                      ;
; WIDTHAD_B                          ; 1                                 ; Untyped                                                      ;
; NUMWORDS_B                         ; 1                                 ; Untyped                                                      ;
; INDATA_REG_B                       ; CLOCK1                            ; Untyped                                                      ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                            ; Untyped                                                      ;
; RDCONTROL_REG_B                    ; CLOCK1                            ; Untyped                                                      ;
; ADDRESS_REG_B                      ; CLOCK1                            ; Untyped                                                      ;
; OUTDATA_REG_B                      ; UNREGISTERED                      ; Untyped                                                      ;
; BYTEENA_REG_B                      ; CLOCK1                            ; Untyped                                                      ;
; INDATA_ACLR_B                      ; NONE                              ; Untyped                                                      ;
; WRCONTROL_ACLR_B                   ; NONE                              ; Untyped                                                      ;
; ADDRESS_ACLR_B                     ; NONE                              ; Untyped                                                      ;
; OUTDATA_ACLR_B                     ; NONE                              ; Untyped                                                      ;
; RDCONTROL_ACLR_B                   ; NONE                              ; Untyped                                                      ;
; BYTEENA_ACLR_B                     ; NONE                              ; Untyped                                                      ;
; WIDTH_BYTEENA_A                    ; 1                                 ; Untyped                                                      ;
; WIDTH_BYTEENA_B                    ; 1                                 ; Untyped                                                      ;
; RAM_BLOCK_TYPE                     ; AUTO                              ; Untyped                                                      ;
; BYTE_SIZE                          ; 8                                 ; Untyped                                                      ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                         ; Untyped                                                      ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ              ; Untyped                                                      ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ              ; Untyped                                                      ;
; INIT_FILE                          ; ./Obstacle_Set1/Obstacle_Set1.mif ; Untyped                                                      ;
; INIT_FILE_LAYOUT                   ; PORT_A                            ; Untyped                                                      ;
; MAXIMUM_DEPTH                      ; 0                                 ; Untyped                                                      ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL                            ; Untyped                                                      ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                            ; Untyped                                                      ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL                            ; Untyped                                                      ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                            ; Untyped                                                      ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN                   ; Untyped                                                      ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN                   ; Untyped                                                      ;
; ENABLE_ECC                         ; FALSE                             ; Untyped                                                      ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                             ; Untyped                                                      ;
; WIDTH_ECCSTATUS                    ; 3                                 ; Untyped                                                      ;
; DEVICE_FAMILY                      ; MAX 10                            ; Untyped                                                      ;
; CBXI_PARAMETER                     ; altsyncram_mu51                   ; Untyped                                                      ;
+------------------------------------+-----------------------------------+--------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|WinnerP2_rom:WinnerP2_rom|altsyncram:memory_rtl_0 ;
+------------------------------------+-------------------------+--------------------------------------------------------------+
; Parameter Name                     ; Value                   ; Type                                                         ;
+------------------------------------+-------------------------+--------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                       ; Untyped                                                      ;
; AUTO_CARRY_CHAINS                  ; ON                      ; AUTO_CARRY                                                   ;
; IGNORE_CARRY_BUFFERS               ; OFF                     ; IGNORE_CARRY                                                 ;
; AUTO_CASCADE_CHAINS                ; ON                      ; AUTO_CASCADE                                                 ;
; IGNORE_CASCADE_BUFFERS             ; OFF                     ; IGNORE_CASCADE                                               ;
; WIDTH_BYTEENA                      ; 1                       ; Untyped                                                      ;
; OPERATION_MODE                     ; ROM                     ; Untyped                                                      ;
; WIDTH_A                            ; 3                       ; Untyped                                                      ;
; WIDTHAD_A                          ; 15                      ; Untyped                                                      ;
; NUMWORDS_A                         ; 19200                   ; Untyped                                                      ;
; OUTDATA_REG_A                      ; UNREGISTERED            ; Untyped                                                      ;
; ADDRESS_ACLR_A                     ; NONE                    ; Untyped                                                      ;
; OUTDATA_ACLR_A                     ; NONE                    ; Untyped                                                      ;
; WRCONTROL_ACLR_A                   ; NONE                    ; Untyped                                                      ;
; INDATA_ACLR_A                      ; NONE                    ; Untyped                                                      ;
; BYTEENA_ACLR_A                     ; NONE                    ; Untyped                                                      ;
; WIDTH_B                            ; 1                       ; Untyped                                                      ;
; WIDTHAD_B                          ; 1                       ; Untyped                                                      ;
; NUMWORDS_B                         ; 1                       ; Untyped                                                      ;
; INDATA_REG_B                       ; CLOCK1                  ; Untyped                                                      ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                  ; Untyped                                                      ;
; RDCONTROL_REG_B                    ; CLOCK1                  ; Untyped                                                      ;
; ADDRESS_REG_B                      ; CLOCK1                  ; Untyped                                                      ;
; OUTDATA_REG_B                      ; UNREGISTERED            ; Untyped                                                      ;
; BYTEENA_REG_B                      ; CLOCK1                  ; Untyped                                                      ;
; INDATA_ACLR_B                      ; NONE                    ; Untyped                                                      ;
; WRCONTROL_ACLR_B                   ; NONE                    ; Untyped                                                      ;
; ADDRESS_ACLR_B                     ; NONE                    ; Untyped                                                      ;
; OUTDATA_ACLR_B                     ; NONE                    ; Untyped                                                      ;
; RDCONTROL_ACLR_B                   ; NONE                    ; Untyped                                                      ;
; BYTEENA_ACLR_B                     ; NONE                    ; Untyped                                                      ;
; WIDTH_BYTEENA_A                    ; 1                       ; Untyped                                                      ;
; WIDTH_BYTEENA_B                    ; 1                       ; Untyped                                                      ;
; RAM_BLOCK_TYPE                     ; AUTO                    ; Untyped                                                      ;
; BYTE_SIZE                          ; 8                       ; Untyped                                                      ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE               ; Untyped                                                      ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ    ; Untyped                                                      ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ    ; Untyped                                                      ;
; INIT_FILE                          ; ./WinnerP2/WinnerP2.mif ; Untyped                                                      ;
; INIT_FILE_LAYOUT                   ; PORT_A                  ; Untyped                                                      ;
; MAXIMUM_DEPTH                      ; 0                       ; Untyped                                                      ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL                  ; Untyped                                                      ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                  ; Untyped                                                      ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL                  ; Untyped                                                      ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                  ; Untyped                                                      ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN         ; Untyped                                                      ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN         ; Untyped                                                      ;
; ENABLE_ECC                         ; FALSE                   ; Untyped                                                      ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                   ; Untyped                                                      ;
; WIDTH_ECCSTATUS                    ; 3                       ; Untyped                                                      ;
; DEVICE_FAMILY                      ; MAX 10                  ; Untyped                                                      ;
; CBXI_PARAMETER                     ; altsyncram_3v41         ; Untyped                                                      ;
+------------------------------------+-------------------------+--------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|WinnerP1_rom:WinnerP1_roms|altsyncram:memory_rtl_0 ;
+------------------------------------+-------------------------+---------------------------------------------------------------+
; Parameter Name                     ; Value                   ; Type                                                          ;
+------------------------------------+-------------------------+---------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                       ; Untyped                                                       ;
; AUTO_CARRY_CHAINS                  ; ON                      ; AUTO_CARRY                                                    ;
; IGNORE_CARRY_BUFFERS               ; OFF                     ; IGNORE_CARRY                                                  ;
; AUTO_CASCADE_CHAINS                ; ON                      ; AUTO_CASCADE                                                  ;
; IGNORE_CASCADE_BUFFERS             ; OFF                     ; IGNORE_CASCADE                                                ;
; WIDTH_BYTEENA                      ; 1                       ; Untyped                                                       ;
; OPERATION_MODE                     ; ROM                     ; Untyped                                                       ;
; WIDTH_A                            ; 3                       ; Untyped                                                       ;
; WIDTHAD_A                          ; 15                      ; Untyped                                                       ;
; NUMWORDS_A                         ; 19200                   ; Untyped                                                       ;
; OUTDATA_REG_A                      ; UNREGISTERED            ; Untyped                                                       ;
; ADDRESS_ACLR_A                     ; NONE                    ; Untyped                                                       ;
; OUTDATA_ACLR_A                     ; NONE                    ; Untyped                                                       ;
; WRCONTROL_ACLR_A                   ; NONE                    ; Untyped                                                       ;
; INDATA_ACLR_A                      ; NONE                    ; Untyped                                                       ;
; BYTEENA_ACLR_A                     ; NONE                    ; Untyped                                                       ;
; WIDTH_B                            ; 1                       ; Untyped                                                       ;
; WIDTHAD_B                          ; 1                       ; Untyped                                                       ;
; NUMWORDS_B                         ; 1                       ; Untyped                                                       ;
; INDATA_REG_B                       ; CLOCK1                  ; Untyped                                                       ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                  ; Untyped                                                       ;
; RDCONTROL_REG_B                    ; CLOCK1                  ; Untyped                                                       ;
; ADDRESS_REG_B                      ; CLOCK1                  ; Untyped                                                       ;
; OUTDATA_REG_B                      ; UNREGISTERED            ; Untyped                                                       ;
; BYTEENA_REG_B                      ; CLOCK1                  ; Untyped                                                       ;
; INDATA_ACLR_B                      ; NONE                    ; Untyped                                                       ;
; WRCONTROL_ACLR_B                   ; NONE                    ; Untyped                                                       ;
; ADDRESS_ACLR_B                     ; NONE                    ; Untyped                                                       ;
; OUTDATA_ACLR_B                     ; NONE                    ; Untyped                                                       ;
; RDCONTROL_ACLR_B                   ; NONE                    ; Untyped                                                       ;
; BYTEENA_ACLR_B                     ; NONE                    ; Untyped                                                       ;
; WIDTH_BYTEENA_A                    ; 1                       ; Untyped                                                       ;
; WIDTH_BYTEENA_B                    ; 1                       ; Untyped                                                       ;
; RAM_BLOCK_TYPE                     ; AUTO                    ; Untyped                                                       ;
; BYTE_SIZE                          ; 8                       ; Untyped                                                       ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE               ; Untyped                                                       ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ    ; Untyped                                                       ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ    ; Untyped                                                       ;
; INIT_FILE                          ; ./WinnerP1/WinnerP1.mif ; Untyped                                                       ;
; INIT_FILE_LAYOUT                   ; PORT_A                  ; Untyped                                                       ;
; MAXIMUM_DEPTH                      ; 0                       ; Untyped                                                       ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL                  ; Untyped                                                       ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                  ; Untyped                                                       ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL                  ; Untyped                                                       ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                  ; Untyped                                                       ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN         ; Untyped                                                       ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN         ; Untyped                                                       ;
; ENABLE_ECC                         ; FALSE                   ; Untyped                                                       ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                   ; Untyped                                                       ;
; WIDTH_ECCSTATUS                    ; 3                       ; Untyped                                                       ;
; DEVICE_FAMILY                      ; MAX 10                  ; Untyped                                                       ;
; CBXI_PARAMETER                     ; altsyncram_1v41         ; Untyped                                                       ;
+------------------------------------+-------------------------+---------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|colorBGD_rom:colorBGD_rom|altsyncram:memory_rtl_0 ;
+------------------------------------+-------------------------+--------------------------------------------------------------+
; Parameter Name                     ; Value                   ; Type                                                         ;
+------------------------------------+-------------------------+--------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                       ; Untyped                                                      ;
; AUTO_CARRY_CHAINS                  ; ON                      ; AUTO_CARRY                                                   ;
; IGNORE_CARRY_BUFFERS               ; OFF                     ; IGNORE_CARRY                                                 ;
; AUTO_CASCADE_CHAINS                ; ON                      ; AUTO_CASCADE                                                 ;
; IGNORE_CASCADE_BUFFERS             ; OFF                     ; IGNORE_CASCADE                                               ;
; WIDTH_BYTEENA                      ; 1                       ; Untyped                                                      ;
; OPERATION_MODE                     ; ROM                     ; Untyped                                                      ;
; WIDTH_A                            ; 4                       ; Untyped                                                      ;
; WIDTHAD_A                          ; 17                      ; Untyped                                                      ;
; NUMWORDS_A                         ; 76800                   ; Untyped                                                      ;
; OUTDATA_REG_A                      ; UNREGISTERED            ; Untyped                                                      ;
; ADDRESS_ACLR_A                     ; NONE                    ; Untyped                                                      ;
; OUTDATA_ACLR_A                     ; NONE                    ; Untyped                                                      ;
; WRCONTROL_ACLR_A                   ; NONE                    ; Untyped                                                      ;
; INDATA_ACLR_A                      ; NONE                    ; Untyped                                                      ;
; BYTEENA_ACLR_A                     ; NONE                    ; Untyped                                                      ;
; WIDTH_B                            ; 1                       ; Untyped                                                      ;
; WIDTHAD_B                          ; 1                       ; Untyped                                                      ;
; NUMWORDS_B                         ; 1                       ; Untyped                                                      ;
; INDATA_REG_B                       ; CLOCK1                  ; Untyped                                                      ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                  ; Untyped                                                      ;
; RDCONTROL_REG_B                    ; CLOCK1                  ; Untyped                                                      ;
; ADDRESS_REG_B                      ; CLOCK1                  ; Untyped                                                      ;
; OUTDATA_REG_B                      ; UNREGISTERED            ; Untyped                                                      ;
; BYTEENA_REG_B                      ; CLOCK1                  ; Untyped                                                      ;
; INDATA_ACLR_B                      ; NONE                    ; Untyped                                                      ;
; WRCONTROL_ACLR_B                   ; NONE                    ; Untyped                                                      ;
; ADDRESS_ACLR_B                     ; NONE                    ; Untyped                                                      ;
; OUTDATA_ACLR_B                     ; NONE                    ; Untyped                                                      ;
; RDCONTROL_ACLR_B                   ; NONE                    ; Untyped                                                      ;
; BYTEENA_ACLR_B                     ; NONE                    ; Untyped                                                      ;
; WIDTH_BYTEENA_A                    ; 1                       ; Untyped                                                      ;
; WIDTH_BYTEENA_B                    ; 1                       ; Untyped                                                      ;
; RAM_BLOCK_TYPE                     ; AUTO                    ; Untyped                                                      ;
; BYTE_SIZE                          ; 8                       ; Untyped                                                      ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE               ; Untyped                                                      ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ    ; Untyped                                                      ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ    ; Untyped                                                      ;
; INIT_FILE                          ; ./colorBGD/colorBGD.mif ; Untyped                                                      ;
; INIT_FILE_LAYOUT                   ; PORT_A                  ; Untyped                                                      ;
; MAXIMUM_DEPTH                      ; 0                       ; Untyped                                                      ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL                  ; Untyped                                                      ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                  ; Untyped                                                      ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL                  ; Untyped                                                      ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                  ; Untyped                                                      ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN         ; Untyped                                                      ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN         ; Untyped                                                      ;
; ENABLE_ECC                         ; FALSE                   ; Untyped                                                      ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                   ; Untyped                                                      ;
; WIDTH_ECCSTATUS                    ; 3                       ; Untyped                                                      ;
; DEVICE_FAMILY                      ; MAX 10                  ; Untyped                                                      ;
; CBXI_PARAMETER                     ; altsyncram_t051         ; Untyped                                                      ;
+------------------------------------+-------------------------+--------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|heart_rom:heart_rom|altsyncram:memory_rtl_0 ;
+------------------------------------+----------------------+-----------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                      ;
+------------------------------------+----------------------+-----------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                   ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                                ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                              ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                              ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                            ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                   ;
; OPERATION_MODE                     ; ROM                  ; Untyped                                                   ;
; WIDTH_A                            ; 2                    ; Untyped                                                   ;
; WIDTHAD_A                          ; 10                   ; Untyped                                                   ;
; NUMWORDS_A                         ; 1024                 ; Untyped                                                   ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                   ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                   ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                   ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                   ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                   ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                   ;
; WIDTH_B                            ; 1                    ; Untyped                                                   ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                   ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                   ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                   ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                   ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                   ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                   ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                   ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                   ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                   ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                   ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                   ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                   ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                   ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                   ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                                   ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                   ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                                   ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                   ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                   ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                   ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                   ;
; INIT_FILE                          ; ./heart/heart.mif    ; Untyped                                                   ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                   ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                   ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                                   ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                   ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                                   ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                   ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                   ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                   ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                   ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                   ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                   ;
; DEVICE_FAMILY                      ; MAX 10               ; Untyped                                                   ;
; CBXI_PARAMETER                     ; altsyncram_6b41      ; Untyped                                                   ;
+------------------------------------+----------------------+-----------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|heart_rom:heart_rom1|altsyncram:memory_rtl_0 ;
+------------------------------------+----------------------+------------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                       ;
+------------------------------------+----------------------+------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                    ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                                 ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                               ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                               ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                             ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                    ;
; OPERATION_MODE                     ; ROM                  ; Untyped                                                    ;
; WIDTH_A                            ; 2                    ; Untyped                                                    ;
; WIDTHAD_A                          ; 10                   ; Untyped                                                    ;
; NUMWORDS_A                         ; 1024                 ; Untyped                                                    ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                    ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                    ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                    ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                    ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                    ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                    ;
; WIDTH_B                            ; 1                    ; Untyped                                                    ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                    ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                    ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                    ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                    ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                    ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                    ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                    ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                    ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                    ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                    ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                    ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                    ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                    ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                    ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                                    ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                    ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                                    ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                    ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                    ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                    ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                    ;
; INIT_FILE                          ; ./heart/heart.mif    ; Untyped                                                    ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                    ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                    ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                                    ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                    ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                                    ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                    ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                    ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                    ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                    ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                    ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                    ;
; DEVICE_FAMILY                      ; MAX 10               ; Untyped                                                    ;
; CBXI_PARAMETER                     ; altsyncram_6b41      ; Untyped                                                    ;
+------------------------------------+----------------------+------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|heart_rom:heart_rom2|altsyncram:memory_rtl_0 ;
+------------------------------------+----------------------+------------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                       ;
+------------------------------------+----------------------+------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                    ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                                 ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                               ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                               ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                             ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                    ;
; OPERATION_MODE                     ; ROM                  ; Untyped                                                    ;
; WIDTH_A                            ; 2                    ; Untyped                                                    ;
; WIDTHAD_A                          ; 10                   ; Untyped                                                    ;
; NUMWORDS_A                         ; 1024                 ; Untyped                                                    ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                    ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                    ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                    ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                    ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                    ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                    ;
; WIDTH_B                            ; 1                    ; Untyped                                                    ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                    ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                    ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                    ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                    ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                    ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                    ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                    ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                    ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                    ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                    ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                    ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                    ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                    ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                    ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                                    ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                    ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                                    ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                    ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                    ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                    ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                    ;
; INIT_FILE                          ; ./heart/heart.mif    ; Untyped                                                    ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                    ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                    ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                                    ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                    ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                                    ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                    ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                    ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                    ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                    ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                    ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                    ;
; DEVICE_FAMILY                      ; MAX 10               ; Untyped                                                    ;
; CBXI_PARAMETER                     ; altsyncram_6b41      ; Untyped                                                    ;
+------------------------------------+----------------------+------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|heart_rom:heart_rom3|altsyncram:memory_rtl_0 ;
+------------------------------------+----------------------+------------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                       ;
+------------------------------------+----------------------+------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                    ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                                 ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                               ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                               ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                             ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                    ;
; OPERATION_MODE                     ; ROM                  ; Untyped                                                    ;
; WIDTH_A                            ; 2                    ; Untyped                                                    ;
; WIDTHAD_A                          ; 10                   ; Untyped                                                    ;
; NUMWORDS_A                         ; 1024                 ; Untyped                                                    ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                    ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                    ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                    ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                    ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                    ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                    ;
; WIDTH_B                            ; 1                    ; Untyped                                                    ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                    ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                    ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                    ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                    ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                    ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                    ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                    ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                    ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                    ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                    ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                    ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                    ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                    ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                    ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                                    ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                    ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                                    ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                    ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                    ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                    ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                    ;
; INIT_FILE                          ; ./heart/heart.mif    ; Untyped                                                    ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                    ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                    ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                                    ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                    ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                                    ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                    ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                    ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                    ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                    ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                    ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                    ;
; DEVICE_FAMILY                      ; MAX 10               ; Untyped                                                    ;
; CBXI_PARAMETER                     ; altsyncram_6b41      ; Untyped                                                    ;
+------------------------------------+----------------------+------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|heart_rom:heart_rom4|altsyncram:memory_rtl_0 ;
+------------------------------------+----------------------+------------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                       ;
+------------------------------------+----------------------+------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                    ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                                 ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                               ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                               ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                             ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                    ;
; OPERATION_MODE                     ; ROM                  ; Untyped                                                    ;
; WIDTH_A                            ; 2                    ; Untyped                                                    ;
; WIDTHAD_A                          ; 10                   ; Untyped                                                    ;
; NUMWORDS_A                         ; 1024                 ; Untyped                                                    ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                    ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                    ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                    ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                    ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                    ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                    ;
; WIDTH_B                            ; 1                    ; Untyped                                                    ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                    ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                    ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                    ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                    ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                    ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                    ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                    ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                    ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                    ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                    ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                    ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                    ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                    ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                    ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                                    ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                    ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                                    ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                    ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                    ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                    ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                    ;
; INIT_FILE                          ; ./heart/heart.mif    ; Untyped                                                    ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                    ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                    ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                                    ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                    ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                                    ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                    ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                    ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                    ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                    ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                    ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                    ;
; DEVICE_FAMILY                      ; MAX 10               ; Untyped                                                    ;
; CBXI_PARAMETER                     ; altsyncram_6b41      ; Untyped                                                    ;
+------------------------------------+----------------------+------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|heart_rom:heart_rom5|altsyncram:memory_rtl_0 ;
+------------------------------------+----------------------+------------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                       ;
+------------------------------------+----------------------+------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                    ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                                 ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                               ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                               ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                             ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                    ;
; OPERATION_MODE                     ; ROM                  ; Untyped                                                    ;
; WIDTH_A                            ; 2                    ; Untyped                                                    ;
; WIDTHAD_A                          ; 10                   ; Untyped                                                    ;
; NUMWORDS_A                         ; 1024                 ; Untyped                                                    ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                    ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                    ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                    ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                    ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                    ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                    ;
; WIDTH_B                            ; 1                    ; Untyped                                                    ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                    ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                    ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                    ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                    ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                    ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                    ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                    ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                    ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                    ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                    ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                    ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                    ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                    ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                    ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                                    ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                    ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                                    ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                    ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                    ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                    ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                    ;
; INIT_FILE                          ; ./heart/heart.mif    ; Untyped                                                    ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                    ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                    ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                                    ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                    ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                                    ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                    ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                    ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                    ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                    ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                    ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                    ;
; DEVICE_FAMILY                      ; MAX 10               ; Untyped                                                    ;
; CBXI_PARAMETER                     ; altsyncram_6b41      ; Untyped                                                    ;
+------------------------------------+----------------------+------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|VenomAnimationSprite_rom:VenomAnimationSprite_rom|altsyncram:memory_rtl_0 ;
+------------------------------------+-------------------------------------------------+--------------------------------------------------------------+
; Parameter Name                     ; Value                                           ; Type                                                         ;
+------------------------------------+-------------------------------------------------+--------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                                               ; Untyped                                                      ;
; AUTO_CARRY_CHAINS                  ; ON                                              ; AUTO_CARRY                                                   ;
; IGNORE_CARRY_BUFFERS               ; OFF                                             ; IGNORE_CARRY                                                 ;
; AUTO_CASCADE_CHAINS                ; ON                                              ; AUTO_CASCADE                                                 ;
; IGNORE_CASCADE_BUFFERS             ; OFF                                             ; IGNORE_CASCADE                                               ;
; WIDTH_BYTEENA                      ; 1                                               ; Untyped                                                      ;
; OPERATION_MODE                     ; ROM                                             ; Untyped                                                      ;
; WIDTH_A                            ; 4                                               ; Untyped                                                      ;
; WIDTHAD_A                          ; 13                                              ; Untyped                                                      ;
; NUMWORDS_A                         ; 6300                                            ; Untyped                                                      ;
; OUTDATA_REG_A                      ; UNREGISTERED                                    ; Untyped                                                      ;
; ADDRESS_ACLR_A                     ; NONE                                            ; Untyped                                                      ;
; OUTDATA_ACLR_A                     ; NONE                                            ; Untyped                                                      ;
; WRCONTROL_ACLR_A                   ; NONE                                            ; Untyped                                                      ;
; INDATA_ACLR_A                      ; NONE                                            ; Untyped                                                      ;
; BYTEENA_ACLR_A                     ; NONE                                            ; Untyped                                                      ;
; WIDTH_B                            ; 1                                               ; Untyped                                                      ;
; WIDTHAD_B                          ; 1                                               ; Untyped                                                      ;
; NUMWORDS_B                         ; 1                                               ; Untyped                                                      ;
; INDATA_REG_B                       ; CLOCK1                                          ; Untyped                                                      ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                                          ; Untyped                                                      ;
; RDCONTROL_REG_B                    ; CLOCK1                                          ; Untyped                                                      ;
; ADDRESS_REG_B                      ; CLOCK1                                          ; Untyped                                                      ;
; OUTDATA_REG_B                      ; UNREGISTERED                                    ; Untyped                                                      ;
; BYTEENA_REG_B                      ; CLOCK1                                          ; Untyped                                                      ;
; INDATA_ACLR_B                      ; NONE                                            ; Untyped                                                      ;
; WRCONTROL_ACLR_B                   ; NONE                                            ; Untyped                                                      ;
; ADDRESS_ACLR_B                     ; NONE                                            ; Untyped                                                      ;
; OUTDATA_ACLR_B                     ; NONE                                            ; Untyped                                                      ;
; RDCONTROL_ACLR_B                   ; NONE                                            ; Untyped                                                      ;
; BYTEENA_ACLR_B                     ; NONE                                            ; Untyped                                                      ;
; WIDTH_BYTEENA_A                    ; 1                                               ; Untyped                                                      ;
; WIDTH_BYTEENA_B                    ; 1                                               ; Untyped                                                      ;
; RAM_BLOCK_TYPE                     ; AUTO                                            ; Untyped                                                      ;
; BYTE_SIZE                          ; 8                                               ; Untyped                                                      ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                       ; Untyped                                                      ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ                            ; Untyped                                                      ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ                            ; Untyped                                                      ;
; INIT_FILE                          ; ./VenomAnimationSprite/VenomAnimationSprite.mif ; Untyped                                                      ;
; INIT_FILE_LAYOUT                   ; PORT_A                                          ; Untyped                                                      ;
; MAXIMUM_DEPTH                      ; 0                                               ; Untyped                                                      ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL                                          ; Untyped                                                      ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                                          ; Untyped                                                      ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL                                          ; Untyped                                                      ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                                          ; Untyped                                                      ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN                                 ; Untyped                                                      ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN                                 ; Untyped                                                      ;
; ENABLE_ECC                         ; FALSE                                           ; Untyped                                                      ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                                           ; Untyped                                                      ;
; WIDTH_ECCSTATUS                    ; 3                                               ; Untyped                                                      ;
; DEVICE_FAMILY                      ; MAX 10                                          ; Untyped                                                      ;
; CBXI_PARAMETER                     ; altsyncram_th71                                 ; Untyped                                                      ;
+------------------------------------+-------------------------------------------------+--------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|VenomAnimationSprite_rom:VenomAnimationSprite_rom1|altsyncram:memory_rtl_0 ;
+------------------------------------+-------------------------------------------------+---------------------------------------------------------------+
; Parameter Name                     ; Value                                           ; Type                                                          ;
+------------------------------------+-------------------------------------------------+---------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                                               ; Untyped                                                       ;
; AUTO_CARRY_CHAINS                  ; ON                                              ; AUTO_CARRY                                                    ;
; IGNORE_CARRY_BUFFERS               ; OFF                                             ; IGNORE_CARRY                                                  ;
; AUTO_CASCADE_CHAINS                ; ON                                              ; AUTO_CASCADE                                                  ;
; IGNORE_CASCADE_BUFFERS             ; OFF                                             ; IGNORE_CASCADE                                                ;
; WIDTH_BYTEENA                      ; 1                                               ; Untyped                                                       ;
; OPERATION_MODE                     ; ROM                                             ; Untyped                                                       ;
; WIDTH_A                            ; 4                                               ; Untyped                                                       ;
; WIDTHAD_A                          ; 13                                              ; Untyped                                                       ;
; NUMWORDS_A                         ; 6300                                            ; Untyped                                                       ;
; OUTDATA_REG_A                      ; UNREGISTERED                                    ; Untyped                                                       ;
; ADDRESS_ACLR_A                     ; NONE                                            ; Untyped                                                       ;
; OUTDATA_ACLR_A                     ; NONE                                            ; Untyped                                                       ;
; WRCONTROL_ACLR_A                   ; NONE                                            ; Untyped                                                       ;
; INDATA_ACLR_A                      ; NONE                                            ; Untyped                                                       ;
; BYTEENA_ACLR_A                     ; NONE                                            ; Untyped                                                       ;
; WIDTH_B                            ; 1                                               ; Untyped                                                       ;
; WIDTHAD_B                          ; 1                                               ; Untyped                                                       ;
; NUMWORDS_B                         ; 1                                               ; Untyped                                                       ;
; INDATA_REG_B                       ; CLOCK1                                          ; Untyped                                                       ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                                          ; Untyped                                                       ;
; RDCONTROL_REG_B                    ; CLOCK1                                          ; Untyped                                                       ;
; ADDRESS_REG_B                      ; CLOCK1                                          ; Untyped                                                       ;
; OUTDATA_REG_B                      ; UNREGISTERED                                    ; Untyped                                                       ;
; BYTEENA_REG_B                      ; CLOCK1                                          ; Untyped                                                       ;
; INDATA_ACLR_B                      ; NONE                                            ; Untyped                                                       ;
; WRCONTROL_ACLR_B                   ; NONE                                            ; Untyped                                                       ;
; ADDRESS_ACLR_B                     ; NONE                                            ; Untyped                                                       ;
; OUTDATA_ACLR_B                     ; NONE                                            ; Untyped                                                       ;
; RDCONTROL_ACLR_B                   ; NONE                                            ; Untyped                                                       ;
; BYTEENA_ACLR_B                     ; NONE                                            ; Untyped                                                       ;
; WIDTH_BYTEENA_A                    ; 1                                               ; Untyped                                                       ;
; WIDTH_BYTEENA_B                    ; 1                                               ; Untyped                                                       ;
; RAM_BLOCK_TYPE                     ; AUTO                                            ; Untyped                                                       ;
; BYTE_SIZE                          ; 8                                               ; Untyped                                                       ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                       ; Untyped                                                       ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ                            ; Untyped                                                       ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ                            ; Untyped                                                       ;
; INIT_FILE                          ; ./VenomAnimationSprite/VenomAnimationSprite.mif ; Untyped                                                       ;
; INIT_FILE_LAYOUT                   ; PORT_A                                          ; Untyped                                                       ;
; MAXIMUM_DEPTH                      ; 0                                               ; Untyped                                                       ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL                                          ; Untyped                                                       ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                                          ; Untyped                                                       ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL                                          ; Untyped                                                       ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                                          ; Untyped                                                       ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN                                 ; Untyped                                                       ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN                                 ; Untyped                                                       ;
; ENABLE_ECC                         ; FALSE                                           ; Untyped                                                       ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                                           ; Untyped                                                       ;
; WIDTH_ECCSTATUS                    ; 3                                               ; Untyped                                                       ;
; DEVICE_FAMILY                      ; MAX 10                                          ; Untyped                                                       ;
; CBXI_PARAMETER                     ; altsyncram_th71                                 ; Untyped                                                       ;
+------------------------------------+-------------------------------------------------+---------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|Me_Sprite_rom:Me_Sprite_rom|altsyncram:memory_rtl_0 ;
+------------------------------------+---------------------------+--------------------------------------------------------------+
; Parameter Name                     ; Value                     ; Type                                                         ;
+------------------------------------+---------------------------+--------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                         ; Untyped                                                      ;
; AUTO_CARRY_CHAINS                  ; ON                        ; AUTO_CARRY                                                   ;
; IGNORE_CARRY_BUFFERS               ; OFF                       ; IGNORE_CARRY                                                 ;
; AUTO_CASCADE_CHAINS                ; ON                        ; AUTO_CASCADE                                                 ;
; IGNORE_CASCADE_BUFFERS             ; OFF                       ; IGNORE_CASCADE                                               ;
; WIDTH_BYTEENA                      ; 1                         ; Untyped                                                      ;
; OPERATION_MODE                     ; ROM                       ; Untyped                                                      ;
; WIDTH_A                            ; 4                         ; Untyped                                                      ;
; WIDTHAD_A                          ; 10                        ; Untyped                                                      ;
; NUMWORDS_A                         ; 768                       ; Untyped                                                      ;
; OUTDATA_REG_A                      ; UNREGISTERED              ; Untyped                                                      ;
; ADDRESS_ACLR_A                     ; NONE                      ; Untyped                                                      ;
; OUTDATA_ACLR_A                     ; NONE                      ; Untyped                                                      ;
; WRCONTROL_ACLR_A                   ; NONE                      ; Untyped                                                      ;
; INDATA_ACLR_A                      ; NONE                      ; Untyped                                                      ;
; BYTEENA_ACLR_A                     ; NONE                      ; Untyped                                                      ;
; WIDTH_B                            ; 1                         ; Untyped                                                      ;
; WIDTHAD_B                          ; 1                         ; Untyped                                                      ;
; NUMWORDS_B                         ; 1                         ; Untyped                                                      ;
; INDATA_REG_B                       ; CLOCK1                    ; Untyped                                                      ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                    ; Untyped                                                      ;
; RDCONTROL_REG_B                    ; CLOCK1                    ; Untyped                                                      ;
; ADDRESS_REG_B                      ; CLOCK1                    ; Untyped                                                      ;
; OUTDATA_REG_B                      ; UNREGISTERED              ; Untyped                                                      ;
; BYTEENA_REG_B                      ; CLOCK1                    ; Untyped                                                      ;
; INDATA_ACLR_B                      ; NONE                      ; Untyped                                                      ;
; WRCONTROL_ACLR_B                   ; NONE                      ; Untyped                                                      ;
; ADDRESS_ACLR_B                     ; NONE                      ; Untyped                                                      ;
; OUTDATA_ACLR_B                     ; NONE                      ; Untyped                                                      ;
; RDCONTROL_ACLR_B                   ; NONE                      ; Untyped                                                      ;
; BYTEENA_ACLR_B                     ; NONE                      ; Untyped                                                      ;
; WIDTH_BYTEENA_A                    ; 1                         ; Untyped                                                      ;
; WIDTH_BYTEENA_B                    ; 1                         ; Untyped                                                      ;
; RAM_BLOCK_TYPE                     ; AUTO                      ; Untyped                                                      ;
; BYTE_SIZE                          ; 8                         ; Untyped                                                      ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                 ; Untyped                                                      ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ      ; Untyped                                                      ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ      ; Untyped                                                      ;
; INIT_FILE                          ; ./Me_Sprite/Me_Sprite.mif ; Untyped                                                      ;
; INIT_FILE_LAYOUT                   ; PORT_A                    ; Untyped                                                      ;
; MAXIMUM_DEPTH                      ; 0                         ; Untyped                                                      ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL                    ; Untyped                                                      ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                    ; Untyped                                                      ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL                    ; Untyped                                                      ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                    ; Untyped                                                      ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN           ; Untyped                                                      ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN           ; Untyped                                                      ;
; ENABLE_ECC                         ; FALSE                     ; Untyped                                                      ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                     ; Untyped                                                      ;
; WIDTH_ECCSTATUS                    ; 3                         ; Untyped                                                      ;
; DEVICE_FAMILY                      ; MAX 10                    ; Untyped                                                      ;
; CBXI_PARAMETER                     ; altsyncram_e551           ; Untyped                                                      ;
+------------------------------------+---------------------------+--------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|mainMenu_rom:mainMenu_rom|altsyncram:memory_rtl_0 ;
+------------------------------------+-------------------------+--------------------------------------------------------------+
; Parameter Name                     ; Value                   ; Type                                                         ;
+------------------------------------+-------------------------+--------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                       ; Untyped                                                      ;
; AUTO_CARRY_CHAINS                  ; ON                      ; AUTO_CARRY                                                   ;
; IGNORE_CARRY_BUFFERS               ; OFF                     ; IGNORE_CARRY                                                 ;
; AUTO_CASCADE_CHAINS                ; ON                      ; AUTO_CASCADE                                                 ;
; IGNORE_CASCADE_BUFFERS             ; OFF                     ; IGNORE_CASCADE                                               ;
; WIDTH_BYTEENA                      ; 1                       ; Untyped                                                      ;
; OPERATION_MODE                     ; ROM                     ; Untyped                                                      ;
; WIDTH_A                            ; 2                       ; Untyped                                                      ;
; WIDTHAD_A                          ; 15                      ; Untyped                                                      ;
; NUMWORDS_A                         ; 19200                   ; Untyped                                                      ;
; OUTDATA_REG_A                      ; UNREGISTERED            ; Untyped                                                      ;
; ADDRESS_ACLR_A                     ; NONE                    ; Untyped                                                      ;
; OUTDATA_ACLR_A                     ; NONE                    ; Untyped                                                      ;
; WRCONTROL_ACLR_A                   ; NONE                    ; Untyped                                                      ;
; INDATA_ACLR_A                      ; NONE                    ; Untyped                                                      ;
; BYTEENA_ACLR_A                     ; NONE                    ; Untyped                                                      ;
; WIDTH_B                            ; 1                       ; Untyped                                                      ;
; WIDTHAD_B                          ; 1                       ; Untyped                                                      ;
; NUMWORDS_B                         ; 1                       ; Untyped                                                      ;
; INDATA_REG_B                       ; CLOCK1                  ; Untyped                                                      ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                  ; Untyped                                                      ;
; RDCONTROL_REG_B                    ; CLOCK1                  ; Untyped                                                      ;
; ADDRESS_REG_B                      ; CLOCK1                  ; Untyped                                                      ;
; OUTDATA_REG_B                      ; UNREGISTERED            ; Untyped                                                      ;
; BYTEENA_REG_B                      ; CLOCK1                  ; Untyped                                                      ;
; INDATA_ACLR_B                      ; NONE                    ; Untyped                                                      ;
; WRCONTROL_ACLR_B                   ; NONE                    ; Untyped                                                      ;
; ADDRESS_ACLR_B                     ; NONE                    ; Untyped                                                      ;
; OUTDATA_ACLR_B                     ; NONE                    ; Untyped                                                      ;
; RDCONTROL_ACLR_B                   ; NONE                    ; Untyped                                                      ;
; BYTEENA_ACLR_B                     ; NONE                    ; Untyped                                                      ;
; WIDTH_BYTEENA_A                    ; 1                       ; Untyped                                                      ;
; WIDTH_BYTEENA_B                    ; 1                       ; Untyped                                                      ;
; RAM_BLOCK_TYPE                     ; AUTO                    ; Untyped                                                      ;
; BYTE_SIZE                          ; 8                       ; Untyped                                                      ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE               ; Untyped                                                      ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ    ; Untyped                                                      ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ    ; Untyped                                                      ;
; INIT_FILE                          ; ./mainMenu/mainMenu.mif ; Untyped                                                      ;
; INIT_FILE_LAYOUT                   ; PORT_A                  ; Untyped                                                      ;
; MAXIMUM_DEPTH                      ; 0                       ; Untyped                                                      ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL                  ; Untyped                                                      ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                  ; Untyped                                                      ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL                  ; Untyped                                                      ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                  ; Untyped                                                      ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN         ; Untyped                                                      ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN         ; Untyped                                                      ;
; ENABLE_ECC                         ; FALSE                   ; Untyped                                                      ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                   ; Untyped                                                      ;
; WIDTH_ECCSTATUS                    ; 3                       ; Untyped                                                      ;
; DEVICE_FAMILY                      ; MAX 10                  ; Untyped                                                      ;
; CBXI_PARAMETER                     ; altsyncram_c151         ; Untyped                                                      ;
+------------------------------------+-------------------------+--------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|lpm_mult:Mult18 ;
+------------------------------------------------+----------+-------------------------------+
; Parameter Name                                 ; Value    ; Type                          ;
+------------------------------------------------+----------+-------------------------------+
; AUTO_CARRY_CHAINS                              ; ON       ; AUTO_CARRY                    ;
; IGNORE_CARRY_BUFFERS                           ; OFF      ; IGNORE_CARRY                  ;
; AUTO_CASCADE_CHAINS                            ; ON       ; AUTO_CASCADE                  ;
; IGNORE_CASCADE_BUFFERS                         ; OFF      ; IGNORE_CASCADE                ;
; LPM_WIDTHA                                     ; 10       ; Untyped                       ;
; LPM_WIDTHB                                     ; 3        ; Untyped                       ;
; LPM_WIDTHP                                     ; 13       ; Untyped                       ;
; LPM_WIDTHR                                     ; 13       ; Untyped                       ;
; LPM_WIDTHS                                     ; 1        ; Untyped                       ;
; LPM_REPRESENTATION                             ; UNSIGNED ; Untyped                       ;
; LPM_PIPELINE                                   ; 0        ; Untyped                       ;
; LATENCY                                        ; 0        ; Untyped                       ;
; INPUT_A_IS_CONSTANT                            ; YES      ; Untyped                       ;
; INPUT_B_IS_CONSTANT                            ; NO       ; Untyped                       ;
; USE_EAB                                        ; OFF      ; Untyped                       ;
; MAXIMIZE_SPEED                                 ; 6        ; Untyped                       ;
; DEVICE_FAMILY                                  ; MAX 10   ; Untyped                       ;
; CARRY_CHAIN                                    ; MANUAL   ; Untyped                       ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT      ; TECH_MAPPER_APEX20K           ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO     ; Untyped                       ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0        ; Untyped                       ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0        ; Untyped                       ;
; CBXI_PARAMETER                                 ; NOTHING  ; Untyped                       ;
; INPUT_A_FIXED_VALUE                            ; Bx       ; Untyped                       ;
; INPUT_B_FIXED_VALUE                            ; Bx       ; Untyped                       ;
; USE_AHDL_IMPLEMENTATION                        ; OFF      ; Untyped                       ;
+------------------------------------------------+----------+-------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|lpm_mult:Mult19 ;
+------------------------------------------------+----------+-------------------------------+
; Parameter Name                                 ; Value    ; Type                          ;
+------------------------------------------------+----------+-------------------------------+
; AUTO_CARRY_CHAINS                              ; ON       ; AUTO_CARRY                    ;
; IGNORE_CARRY_BUFFERS                           ; OFF      ; IGNORE_CARRY                  ;
; AUTO_CASCADE_CHAINS                            ; ON       ; AUTO_CASCADE                  ;
; IGNORE_CASCADE_BUFFERS                         ; OFF      ; IGNORE_CASCADE                ;
; LPM_WIDTHA                                     ; 10       ; Untyped                       ;
; LPM_WIDTHB                                     ; 3        ; Untyped                       ;
; LPM_WIDTHP                                     ; 13       ; Untyped                       ;
; LPM_WIDTHR                                     ; 13       ; Untyped                       ;
; LPM_WIDTHS                                     ; 1        ; Untyped                       ;
; LPM_REPRESENTATION                             ; UNSIGNED ; Untyped                       ;
; LPM_PIPELINE                                   ; 0        ; Untyped                       ;
; LATENCY                                        ; 0        ; Untyped                       ;
; INPUT_A_IS_CONSTANT                            ; YES      ; Untyped                       ;
; INPUT_B_IS_CONSTANT                            ; NO       ; Untyped                       ;
; USE_EAB                                        ; OFF      ; Untyped                       ;
; MAXIMIZE_SPEED                                 ; 6        ; Untyped                       ;
; DEVICE_FAMILY                                  ; MAX 10   ; Untyped                       ;
; CARRY_CHAIN                                    ; MANUAL   ; Untyped                       ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT      ; TECH_MAPPER_APEX20K           ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO     ; Untyped                       ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0        ; Untyped                       ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0        ; Untyped                       ;
; CBXI_PARAMETER                                 ; NOTHING  ; Untyped                       ;
; INPUT_A_FIXED_VALUE                            ; Bx       ; Untyped                       ;
; INPUT_B_FIXED_VALUE                            ; Bx       ; Untyped                       ;
; USE_AHDL_IMPLEMENTATION                        ; OFF      ; Untyped                       ;
+------------------------------------------------+----------+-------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|lpm_mult:Mult6 ;
+------------------------------------------------+----------+------------------------------+
; Parameter Name                                 ; Value    ; Type                         ;
+------------------------------------------------+----------+------------------------------+
; AUTO_CARRY_CHAINS                              ; ON       ; AUTO_CARRY                   ;
; IGNORE_CARRY_BUFFERS                           ; OFF      ; IGNORE_CARRY                 ;
; AUTO_CASCADE_CHAINS                            ; ON       ; AUTO_CASCADE                 ;
; IGNORE_CASCADE_BUFFERS                         ; OFF      ; IGNORE_CASCADE               ;
; LPM_WIDTHA                                     ; 11       ; Untyped                      ;
; LPM_WIDTHB                                     ; 11       ; Untyped                      ;
; LPM_WIDTHP                                     ; 22       ; Untyped                      ;
; LPM_WIDTHR                                     ; 22       ; Untyped                      ;
; LPM_WIDTHS                                     ; 1        ; Untyped                      ;
; LPM_REPRESENTATION                             ; SIGNED   ; Untyped                      ;
; LPM_PIPELINE                                   ; 0        ; Untyped                      ;
; LATENCY                                        ; 0        ; Untyped                      ;
; INPUT_A_IS_CONSTANT                            ; NO       ; Untyped                      ;
; INPUT_B_IS_CONSTANT                            ; NO       ; Untyped                      ;
; USE_EAB                                        ; OFF      ; Untyped                      ;
; MAXIMIZE_SPEED                                 ; 6        ; Untyped                      ;
; DEVICE_FAMILY                                  ; MAX 10   ; Untyped                      ;
; CARRY_CHAIN                                    ; MANUAL   ; Untyped                      ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT      ; TECH_MAPPER_APEX20K          ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO     ; Untyped                      ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0        ; Untyped                      ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0        ; Untyped                      ;
; CBXI_PARAMETER                                 ; mult_fgs ; Untyped                      ;
; INPUT_A_FIXED_VALUE                            ; Bx       ; Untyped                      ;
; INPUT_B_FIXED_VALUE                            ; Bx       ; Untyped                      ;
; USE_AHDL_IMPLEMENTATION                        ; OFF      ; Untyped                      ;
+------------------------------------------------+----------+------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|lpm_mult:Mult7 ;
+------------------------------------------------+----------+------------------------------+
; Parameter Name                                 ; Value    ; Type                         ;
+------------------------------------------------+----------+------------------------------+
; AUTO_CARRY_CHAINS                              ; ON       ; AUTO_CARRY                   ;
; IGNORE_CARRY_BUFFERS                           ; OFF      ; IGNORE_CARRY                 ;
; AUTO_CASCADE_CHAINS                            ; ON       ; AUTO_CASCADE                 ;
; IGNORE_CASCADE_BUFFERS                         ; OFF      ; IGNORE_CASCADE               ;
; LPM_WIDTHA                                     ; 11       ; Untyped                      ;
; LPM_WIDTHB                                     ; 11       ; Untyped                      ;
; LPM_WIDTHP                                     ; 22       ; Untyped                      ;
; LPM_WIDTHR                                     ; 22       ; Untyped                      ;
; LPM_WIDTHS                                     ; 1        ; Untyped                      ;
; LPM_REPRESENTATION                             ; SIGNED   ; Untyped                      ;
; LPM_PIPELINE                                   ; 0        ; Untyped                      ;
; LATENCY                                        ; 0        ; Untyped                      ;
; INPUT_A_IS_CONSTANT                            ; NO       ; Untyped                      ;
; INPUT_B_IS_CONSTANT                            ; NO       ; Untyped                      ;
; USE_EAB                                        ; OFF      ; Untyped                      ;
; MAXIMIZE_SPEED                                 ; 6        ; Untyped                      ;
; DEVICE_FAMILY                                  ; MAX 10   ; Untyped                      ;
; CARRY_CHAIN                                    ; MANUAL   ; Untyped                      ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT      ; TECH_MAPPER_APEX20K          ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO     ; Untyped                      ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0        ; Untyped                      ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0        ; Untyped                      ;
; CBXI_PARAMETER                                 ; mult_fgs ; Untyped                      ;
; INPUT_A_FIXED_VALUE                            ; Bx       ; Untyped                      ;
; INPUT_B_FIXED_VALUE                            ; Bx       ; Untyped                      ;
; USE_AHDL_IMPLEMENTATION                        ; OFF      ; Untyped                      ;
+------------------------------------------------+----------+------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|lpm_mult:Mult3 ;
+------------------------------------------------+----------+------------------------------+
; Parameter Name                                 ; Value    ; Type                         ;
+------------------------------------------------+----------+------------------------------+
; AUTO_CARRY_CHAINS                              ; ON       ; AUTO_CARRY                   ;
; IGNORE_CARRY_BUFFERS                           ; OFF      ; IGNORE_CARRY                 ;
; AUTO_CASCADE_CHAINS                            ; ON       ; AUTO_CASCADE                 ;
; IGNORE_CASCADE_BUFFERS                         ; OFF      ; IGNORE_CASCADE               ;
; LPM_WIDTHA                                     ; 11       ; Untyped                      ;
; LPM_WIDTHB                                     ; 11       ; Untyped                      ;
; LPM_WIDTHP                                     ; 22       ; Untyped                      ;
; LPM_WIDTHR                                     ; 22       ; Untyped                      ;
; LPM_WIDTHS                                     ; 1        ; Untyped                      ;
; LPM_REPRESENTATION                             ; SIGNED   ; Untyped                      ;
; LPM_PIPELINE                                   ; 0        ; Untyped                      ;
; LATENCY                                        ; 0        ; Untyped                      ;
; INPUT_A_IS_CONSTANT                            ; NO       ; Untyped                      ;
; INPUT_B_IS_CONSTANT                            ; NO       ; Untyped                      ;
; USE_EAB                                        ; OFF      ; Untyped                      ;
; MAXIMIZE_SPEED                                 ; 6        ; Untyped                      ;
; DEVICE_FAMILY                                  ; MAX 10   ; Untyped                      ;
; CARRY_CHAIN                                    ; MANUAL   ; Untyped                      ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT      ; TECH_MAPPER_APEX20K          ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO     ; Untyped                      ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0        ; Untyped                      ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0        ; Untyped                      ;
; CBXI_PARAMETER                                 ; mult_fgs ; Untyped                      ;
; INPUT_A_FIXED_VALUE                            ; Bx       ; Untyped                      ;
; INPUT_B_FIXED_VALUE                            ; Bx       ; Untyped                      ;
; USE_AHDL_IMPLEMENTATION                        ; OFF      ; Untyped                      ;
+------------------------------------------------+----------+------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|lpm_mult:Mult4 ;
+------------------------------------------------+----------+------------------------------+
; Parameter Name                                 ; Value    ; Type                         ;
+------------------------------------------------+----------+------------------------------+
; AUTO_CARRY_CHAINS                              ; ON       ; AUTO_CARRY                   ;
; IGNORE_CARRY_BUFFERS                           ; OFF      ; IGNORE_CARRY                 ;
; AUTO_CASCADE_CHAINS                            ; ON       ; AUTO_CASCADE                 ;
; IGNORE_CASCADE_BUFFERS                         ; OFF      ; IGNORE_CASCADE               ;
; LPM_WIDTHA                                     ; 11       ; Untyped                      ;
; LPM_WIDTHB                                     ; 11       ; Untyped                      ;
; LPM_WIDTHP                                     ; 22       ; Untyped                      ;
; LPM_WIDTHR                                     ; 22       ; Untyped                      ;
; LPM_WIDTHS                                     ; 1        ; Untyped                      ;
; LPM_REPRESENTATION                             ; SIGNED   ; Untyped                      ;
; LPM_PIPELINE                                   ; 0        ; Untyped                      ;
; LATENCY                                        ; 0        ; Untyped                      ;
; INPUT_A_IS_CONSTANT                            ; NO       ; Untyped                      ;
; INPUT_B_IS_CONSTANT                            ; NO       ; Untyped                      ;
; USE_EAB                                        ; OFF      ; Untyped                      ;
; MAXIMIZE_SPEED                                 ; 6        ; Untyped                      ;
; DEVICE_FAMILY                                  ; MAX 10   ; Untyped                      ;
; CARRY_CHAIN                                    ; MANUAL   ; Untyped                      ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT      ; TECH_MAPPER_APEX20K          ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO     ; Untyped                      ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0        ; Untyped                      ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0        ; Untyped                      ;
; CBXI_PARAMETER                                 ; mult_fgs ; Untyped                      ;
; INPUT_A_FIXED_VALUE                            ; Bx       ; Untyped                      ;
; INPUT_B_FIXED_VALUE                            ; Bx       ; Untyped                      ;
; USE_AHDL_IMPLEMENTATION                        ; OFF      ; Untyped                      ;
+------------------------------------------------+----------+------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|lpm_mult:Mult0 ;
+------------------------------------------------+----------+------------------------------+
; Parameter Name                                 ; Value    ; Type                         ;
+------------------------------------------------+----------+------------------------------+
; AUTO_CARRY_CHAINS                              ; ON       ; AUTO_CARRY                   ;
; IGNORE_CARRY_BUFFERS                           ; OFF      ; IGNORE_CARRY                 ;
; AUTO_CASCADE_CHAINS                            ; ON       ; AUTO_CASCADE                 ;
; IGNORE_CASCADE_BUFFERS                         ; OFF      ; IGNORE_CASCADE               ;
; LPM_WIDTHA                                     ; 11       ; Untyped                      ;
; LPM_WIDTHB                                     ; 11       ; Untyped                      ;
; LPM_WIDTHP                                     ; 22       ; Untyped                      ;
; LPM_WIDTHR                                     ; 22       ; Untyped                      ;
; LPM_WIDTHS                                     ; 1        ; Untyped                      ;
; LPM_REPRESENTATION                             ; SIGNED   ; Untyped                      ;
; LPM_PIPELINE                                   ; 0        ; Untyped                      ;
; LATENCY                                        ; 0        ; Untyped                      ;
; INPUT_A_IS_CONSTANT                            ; NO       ; Untyped                      ;
; INPUT_B_IS_CONSTANT                            ; NO       ; Untyped                      ;
; USE_EAB                                        ; OFF      ; Untyped                      ;
; MAXIMIZE_SPEED                                 ; 6        ; Untyped                      ;
; DEVICE_FAMILY                                  ; MAX 10   ; Untyped                      ;
; CARRY_CHAIN                                    ; MANUAL   ; Untyped                      ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT      ; TECH_MAPPER_APEX20K          ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO     ; Untyped                      ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0        ; Untyped                      ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0        ; Untyped                      ;
; CBXI_PARAMETER                                 ; mult_fgs ; Untyped                      ;
; INPUT_A_FIXED_VALUE                            ; Bx       ; Untyped                      ;
; INPUT_B_FIXED_VALUE                            ; Bx       ; Untyped                      ;
; USE_AHDL_IMPLEMENTATION                        ; OFF      ; Untyped                      ;
+------------------------------------------------+----------+------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|lpm_mult:Mult1 ;
+------------------------------------------------+----------+------------------------------+
; Parameter Name                                 ; Value    ; Type                         ;
+------------------------------------------------+----------+------------------------------+
; AUTO_CARRY_CHAINS                              ; ON       ; AUTO_CARRY                   ;
; IGNORE_CARRY_BUFFERS                           ; OFF      ; IGNORE_CARRY                 ;
; AUTO_CASCADE_CHAINS                            ; ON       ; AUTO_CASCADE                 ;
; IGNORE_CASCADE_BUFFERS                         ; OFF      ; IGNORE_CASCADE               ;
; LPM_WIDTHA                                     ; 11       ; Untyped                      ;
; LPM_WIDTHB                                     ; 11       ; Untyped                      ;
; LPM_WIDTHP                                     ; 22       ; Untyped                      ;
; LPM_WIDTHR                                     ; 22       ; Untyped                      ;
; LPM_WIDTHS                                     ; 1        ; Untyped                      ;
; LPM_REPRESENTATION                             ; SIGNED   ; Untyped                      ;
; LPM_PIPELINE                                   ; 0        ; Untyped                      ;
; LATENCY                                        ; 0        ; Untyped                      ;
; INPUT_A_IS_CONSTANT                            ; NO       ; Untyped                      ;
; INPUT_B_IS_CONSTANT                            ; NO       ; Untyped                      ;
; USE_EAB                                        ; OFF      ; Untyped                      ;
; MAXIMIZE_SPEED                                 ; 6        ; Untyped                      ;
; DEVICE_FAMILY                                  ; MAX 10   ; Untyped                      ;
; CARRY_CHAIN                                    ; MANUAL   ; Untyped                      ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT      ; TECH_MAPPER_APEX20K          ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO     ; Untyped                      ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0        ; Untyped                      ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0        ; Untyped                      ;
; CBXI_PARAMETER                                 ; mult_fgs ; Untyped                      ;
; INPUT_A_FIXED_VALUE                            ; Bx       ; Untyped                      ;
; INPUT_B_FIXED_VALUE                            ; Bx       ; Untyped                      ;
; USE_AHDL_IMPLEMENTATION                        ; OFF      ; Untyped                      ;
+------------------------------------------------+----------+------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|lpm_mult:Mult15 ;
+------------------------------------------------+----------+-------------------------------+
; Parameter Name                                 ; Value    ; Type                          ;
+------------------------------------------------+----------+-------------------------------+
; AUTO_CARRY_CHAINS                              ; ON       ; AUTO_CARRY                    ;
; IGNORE_CARRY_BUFFERS                           ; OFF      ; IGNORE_CARRY                  ;
; AUTO_CASCADE_CHAINS                            ; ON       ; AUTO_CASCADE                  ;
; IGNORE_CASCADE_BUFFERS                         ; OFF      ; IGNORE_CASCADE                ;
; LPM_WIDTHA                                     ; 11       ; Untyped                       ;
; LPM_WIDTHB                                     ; 11       ; Untyped                       ;
; LPM_WIDTHP                                     ; 22       ; Untyped                       ;
; LPM_WIDTHR                                     ; 22       ; Untyped                       ;
; LPM_WIDTHS                                     ; 1        ; Untyped                       ;
; LPM_REPRESENTATION                             ; SIGNED   ; Untyped                       ;
; LPM_PIPELINE                                   ; 0        ; Untyped                       ;
; LATENCY                                        ; 0        ; Untyped                       ;
; INPUT_A_IS_CONSTANT                            ; NO       ; Untyped                       ;
; INPUT_B_IS_CONSTANT                            ; NO       ; Untyped                       ;
; USE_EAB                                        ; OFF      ; Untyped                       ;
; MAXIMIZE_SPEED                                 ; 6        ; Untyped                       ;
; DEVICE_FAMILY                                  ; MAX 10   ; Untyped                       ;
; CARRY_CHAIN                                    ; MANUAL   ; Untyped                       ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT      ; TECH_MAPPER_APEX20K           ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO     ; Untyped                       ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0        ; Untyped                       ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0        ; Untyped                       ;
; CBXI_PARAMETER                                 ; mult_fgs ; Untyped                       ;
; INPUT_A_FIXED_VALUE                            ; Bx       ; Untyped                       ;
; INPUT_B_FIXED_VALUE                            ; Bx       ; Untyped                       ;
; USE_AHDL_IMPLEMENTATION                        ; OFF      ; Untyped                       ;
+------------------------------------------------+----------+-------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|lpm_mult:Mult16 ;
+------------------------------------------------+----------+-------------------------------+
; Parameter Name                                 ; Value    ; Type                          ;
+------------------------------------------------+----------+-------------------------------+
; AUTO_CARRY_CHAINS                              ; ON       ; AUTO_CARRY                    ;
; IGNORE_CARRY_BUFFERS                           ; OFF      ; IGNORE_CARRY                  ;
; AUTO_CASCADE_CHAINS                            ; ON       ; AUTO_CASCADE                  ;
; IGNORE_CASCADE_BUFFERS                         ; OFF      ; IGNORE_CASCADE                ;
; LPM_WIDTHA                                     ; 11       ; Untyped                       ;
; LPM_WIDTHB                                     ; 11       ; Untyped                       ;
; LPM_WIDTHP                                     ; 22       ; Untyped                       ;
; LPM_WIDTHR                                     ; 22       ; Untyped                       ;
; LPM_WIDTHS                                     ; 1        ; Untyped                       ;
; LPM_REPRESENTATION                             ; SIGNED   ; Untyped                       ;
; LPM_PIPELINE                                   ; 0        ; Untyped                       ;
; LATENCY                                        ; 0        ; Untyped                       ;
; INPUT_A_IS_CONSTANT                            ; NO       ; Untyped                       ;
; INPUT_B_IS_CONSTANT                            ; NO       ; Untyped                       ;
; USE_EAB                                        ; OFF      ; Untyped                       ;
; MAXIMIZE_SPEED                                 ; 6        ; Untyped                       ;
; DEVICE_FAMILY                                  ; MAX 10   ; Untyped                       ;
; CARRY_CHAIN                                    ; MANUAL   ; Untyped                       ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT      ; TECH_MAPPER_APEX20K           ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO     ; Untyped                       ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0        ; Untyped                       ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0        ; Untyped                       ;
; CBXI_PARAMETER                                 ; mult_fgs ; Untyped                       ;
; INPUT_A_FIXED_VALUE                            ; Bx       ; Untyped                       ;
; INPUT_B_FIXED_VALUE                            ; Bx       ; Untyped                       ;
; USE_AHDL_IMPLEMENTATION                        ; OFF      ; Untyped                       ;
+------------------------------------------------+----------+-------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|lpm_mult:Mult12 ;
+------------------------------------------------+----------+-------------------------------+
; Parameter Name                                 ; Value    ; Type                          ;
+------------------------------------------------+----------+-------------------------------+
; AUTO_CARRY_CHAINS                              ; ON       ; AUTO_CARRY                    ;
; IGNORE_CARRY_BUFFERS                           ; OFF      ; IGNORE_CARRY                  ;
; AUTO_CASCADE_CHAINS                            ; ON       ; AUTO_CASCADE                  ;
; IGNORE_CASCADE_BUFFERS                         ; OFF      ; IGNORE_CASCADE                ;
; LPM_WIDTHA                                     ; 11       ; Untyped                       ;
; LPM_WIDTHB                                     ; 11       ; Untyped                       ;
; LPM_WIDTHP                                     ; 22       ; Untyped                       ;
; LPM_WIDTHR                                     ; 22       ; Untyped                       ;
; LPM_WIDTHS                                     ; 1        ; Untyped                       ;
; LPM_REPRESENTATION                             ; SIGNED   ; Untyped                       ;
; LPM_PIPELINE                                   ; 0        ; Untyped                       ;
; LATENCY                                        ; 0        ; Untyped                       ;
; INPUT_A_IS_CONSTANT                            ; NO       ; Untyped                       ;
; INPUT_B_IS_CONSTANT                            ; NO       ; Untyped                       ;
; USE_EAB                                        ; OFF      ; Untyped                       ;
; MAXIMIZE_SPEED                                 ; 6        ; Untyped                       ;
; DEVICE_FAMILY                                  ; MAX 10   ; Untyped                       ;
; CARRY_CHAIN                                    ; MANUAL   ; Untyped                       ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT      ; TECH_MAPPER_APEX20K           ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO     ; Untyped                       ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0        ; Untyped                       ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0        ; Untyped                       ;
; CBXI_PARAMETER                                 ; mult_fgs ; Untyped                       ;
; INPUT_A_FIXED_VALUE                            ; Bx       ; Untyped                       ;
; INPUT_B_FIXED_VALUE                            ; Bx       ; Untyped                       ;
; USE_AHDL_IMPLEMENTATION                        ; OFF      ; Untyped                       ;
+------------------------------------------------+----------+-------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|lpm_mult:Mult13 ;
+------------------------------------------------+----------+-------------------------------+
; Parameter Name                                 ; Value    ; Type                          ;
+------------------------------------------------+----------+-------------------------------+
; AUTO_CARRY_CHAINS                              ; ON       ; AUTO_CARRY                    ;
; IGNORE_CARRY_BUFFERS                           ; OFF      ; IGNORE_CARRY                  ;
; AUTO_CASCADE_CHAINS                            ; ON       ; AUTO_CASCADE                  ;
; IGNORE_CASCADE_BUFFERS                         ; OFF      ; IGNORE_CASCADE                ;
; LPM_WIDTHA                                     ; 11       ; Untyped                       ;
; LPM_WIDTHB                                     ; 11       ; Untyped                       ;
; LPM_WIDTHP                                     ; 22       ; Untyped                       ;
; LPM_WIDTHR                                     ; 22       ; Untyped                       ;
; LPM_WIDTHS                                     ; 1        ; Untyped                       ;
; LPM_REPRESENTATION                             ; SIGNED   ; Untyped                       ;
; LPM_PIPELINE                                   ; 0        ; Untyped                       ;
; LATENCY                                        ; 0        ; Untyped                       ;
; INPUT_A_IS_CONSTANT                            ; NO       ; Untyped                       ;
; INPUT_B_IS_CONSTANT                            ; NO       ; Untyped                       ;
; USE_EAB                                        ; OFF      ; Untyped                       ;
; MAXIMIZE_SPEED                                 ; 6        ; Untyped                       ;
; DEVICE_FAMILY                                  ; MAX 10   ; Untyped                       ;
; CARRY_CHAIN                                    ; MANUAL   ; Untyped                       ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT      ; TECH_MAPPER_APEX20K           ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO     ; Untyped                       ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0        ; Untyped                       ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0        ; Untyped                       ;
; CBXI_PARAMETER                                 ; mult_fgs ; Untyped                       ;
; INPUT_A_FIXED_VALUE                            ; Bx       ; Untyped                       ;
; INPUT_B_FIXED_VALUE                            ; Bx       ; Untyped                       ;
; USE_AHDL_IMPLEMENTATION                        ; OFF      ; Untyped                       ;
+------------------------------------------------+----------+-------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|lpm_mult:Mult9 ;
+------------------------------------------------+----------+------------------------------+
; Parameter Name                                 ; Value    ; Type                         ;
+------------------------------------------------+----------+------------------------------+
; AUTO_CARRY_CHAINS                              ; ON       ; AUTO_CARRY                   ;
; IGNORE_CARRY_BUFFERS                           ; OFF      ; IGNORE_CARRY                 ;
; AUTO_CASCADE_CHAINS                            ; ON       ; AUTO_CASCADE                 ;
; IGNORE_CASCADE_BUFFERS                         ; OFF      ; IGNORE_CASCADE               ;
; LPM_WIDTHA                                     ; 11       ; Untyped                      ;
; LPM_WIDTHB                                     ; 11       ; Untyped                      ;
; LPM_WIDTHP                                     ; 22       ; Untyped                      ;
; LPM_WIDTHR                                     ; 22       ; Untyped                      ;
; LPM_WIDTHS                                     ; 1        ; Untyped                      ;
; LPM_REPRESENTATION                             ; SIGNED   ; Untyped                      ;
; LPM_PIPELINE                                   ; 0        ; Untyped                      ;
; LATENCY                                        ; 0        ; Untyped                      ;
; INPUT_A_IS_CONSTANT                            ; NO       ; Untyped                      ;
; INPUT_B_IS_CONSTANT                            ; NO       ; Untyped                      ;
; USE_EAB                                        ; OFF      ; Untyped                      ;
; MAXIMIZE_SPEED                                 ; 6        ; Untyped                      ;
; DEVICE_FAMILY                                  ; MAX 10   ; Untyped                      ;
; CARRY_CHAIN                                    ; MANUAL   ; Untyped                      ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT      ; TECH_MAPPER_APEX20K          ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO     ; Untyped                      ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0        ; Untyped                      ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0        ; Untyped                      ;
; CBXI_PARAMETER                                 ; mult_fgs ; Untyped                      ;
; INPUT_A_FIXED_VALUE                            ; Bx       ; Untyped                      ;
; INPUT_B_FIXED_VALUE                            ; Bx       ; Untyped                      ;
; USE_AHDL_IMPLEMENTATION                        ; OFF      ; Untyped                      ;
+------------------------------------------------+----------+------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: colorBGD_example:comb_50|lpm_mult:Mult10 ;
+------------------------------------------------+----------+-------------------------------+
; Parameter Name                                 ; Value    ; Type                          ;
+------------------------------------------------+----------+-------------------------------+
; AUTO_CARRY_CHAINS                              ; ON       ; AUTO_CARRY                    ;
; IGNORE_CARRY_BUFFERS                           ; OFF      ; IGNORE_CARRY                  ;
; AUTO_CASCADE_CHAINS                            ; ON       ; AUTO_CASCADE                  ;
; IGNORE_CASCADE_BUFFERS                         ; OFF      ; IGNORE_CASCADE                ;
; LPM_WIDTHA                                     ; 11       ; Untyped                       ;
; LPM_WIDTHB                                     ; 11       ; Untyped                       ;
; LPM_WIDTHP                                     ; 22       ; Untyped                       ;
; LPM_WIDTHR                                     ; 22       ; Untyped                       ;
; LPM_WIDTHS                                     ; 1        ; Untyped                       ;
; LPM_REPRESENTATION                             ; SIGNED   ; Untyped                       ;
; LPM_PIPELINE                                   ; 0        ; Untyped                       ;
; LATENCY                                        ; 0        ; Untyped                       ;
; INPUT_A_IS_CONSTANT                            ; NO       ; Untyped                       ;
; INPUT_B_IS_CONSTANT                            ; NO       ; Untyped                       ;
; USE_EAB                                        ; OFF      ; Untyped                       ;
; MAXIMIZE_SPEED                                 ; 6        ; Untyped                       ;
; DEVICE_FAMILY                                  ; MAX 10   ; Untyped                       ;
; CARRY_CHAIN                                    ; MANUAL   ; Untyped                       ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT      ; TECH_MAPPER_APEX20K           ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO     ; Untyped                       ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0        ; Untyped                       ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0        ; Untyped                       ;
; CBXI_PARAMETER                                 ; mult_fgs ; Untyped                       ;
; INPUT_A_FIXED_VALUE                            ; Bx       ; Untyped                       ;
; INPUT_B_FIXED_VALUE                            ; Bx       ; Untyped                       ;
; USE_AHDL_IMPLEMENTATION                        ; OFF      ; Untyped                       ;
+------------------------------------------------+----------+-------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; scfifo Parameter Settings by Entity Instance                                                                                                                   ;
+----------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Name                       ; Value                                                                                                                             ;
+----------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Number of entity instances ; 2                                                                                                                                 ;
; Entity Instance            ; finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|finalprojsoc_jtag_uart_scfifo_w:the_finalprojsoc_jtag_uart_scfifo_w|scfifo:wfifo ;
;     -- FIFO Type           ; Single Clock                                                                                                                      ;
;     -- lpm_width           ; 8                                                                                                                                 ;
;     -- LPM_NUMWORDS        ; 64                                                                                                                                ;
;     -- LPM_SHOWAHEAD       ; OFF                                                                                                                               ;
;     -- USE_EAB             ; ON                                                                                                                                ;
; Entity Instance            ; finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|finalprojsoc_jtag_uart_scfifo_r:the_finalprojsoc_jtag_uart_scfifo_r|scfifo:rfifo ;
;     -- FIFO Type           ; Single Clock                                                                                                                      ;
;     -- lpm_width           ; 8                                                                                                                                 ;
;     -- LPM_NUMWORDS        ; 64                                                                                                                                ;
;     -- LPM_SHOWAHEAD       ; OFF                                                                                                                               ;
;     -- USE_EAB             ; ON                                                                                                                                ;
+----------------------------+-----------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; altsyncram Parameter Settings by Entity Instance                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                      ; Value                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Number of entity instances                ; 26                                                                                                                                                                                                                                                                                                                                                                                              ;
; Entity Instance                           ; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_register_bank_a_module:finalprojsoc_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                           ;
;     -- OPERATION_MODE                     ; DUAL_PORT                                                                                                                                                                                                                                                                                                                                                                                       ;
;     -- WIDTH_A                            ; 32                                                                                                                                                                                                                                                                                                                                                                                              ;
;     -- NUMWORDS_A                         ; 32                                                                                                                                                                                                                                                                                                                                                                                              ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                                                                                                                                                                                                                                    ;
;     -- WIDTH_B                            ; 32                                                                                                                                                                                                                                                                                                                                                                                              ;
;     -- NUMWORDS_B                         ; 32                                                                                                                                                                                                                                                                                                                                                                                              ;
;     -- ADDRESS_REG_B                      ; CLOCK0                                                                                                                                                                                                                                                                                                                                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                                                                                                                                                                                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                                                                                                                                                                                                                                            ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                                                                                                                                                                                                                                       ;
; Entity Instance                           ; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_register_bank_b_module:finalprojsoc_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                           ;
;     -- OPERATION_MODE                     ; DUAL_PORT                                                                                                                                                                                                                                                                                                                                                                                       ;
;     -- WIDTH_A                            ; 32                                                                                                                                                                                                                                                                                                                                                                                              ;
;     -- NUMWORDS_A                         ; 32                                                                                                                                                                                                                                                                                                                                                                                              ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                                                                                                                                                                                                                                    ;
;     -- WIDTH_B                            ; 32                                                                                                                                                                                                                                                                                                                                                                                              ;
;     -- NUMWORDS_B                         ; 32                                                                                                                                                                                                                                                                                                                                                                                              ;
;     -- ADDRESS_REG_B                      ; CLOCK0                                                                                                                                                                                                                                                                                                                                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                                                                                                                                                                                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                                                                                                                                                                                                                                            ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                                                                                                                                                                                                                                       ;
; Entity Instance                           ; finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_ocimem:the_finalprojsoc_nios2_gen2_0_cpu_nios2_ocimem|finalprojsoc_nios2_gen2_0_cpu_ociram_sp_ram_module:finalprojsoc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram ;
;     -- OPERATION_MODE                     ; SINGLE_PORT                                                                                                                                                                                                                                                                                                                                                                                     ;
;     -- WIDTH_A                            ; 32                                                                                                                                                                                                                                                                                                                                                                                              ;
;     -- NUMWORDS_A                         ; 256                                                                                                                                                                                                                                                                                                                                                                                             ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                                                                                                                                                                                                                                    ;
;     -- WIDTH_B                            ; 1                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- NUMWORDS_B                         ; 1                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                                                                                                                                                                                                                                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                                                                                                                                                                                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                                                                                                                                                                                                                                            ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                                                                                                                                                                                                                                       ;
; Entity Instance                           ; finalprojsoc:u0|finalprojsoc_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                        ;
;     -- OPERATION_MODE                     ; SINGLE_PORT                                                                                                                                                                                                                                                                                                                                                                                     ;
;     -- WIDTH_A                            ; 32                                                                                                                                                                                                                                                                                                                                                                                              ;
;     -- NUMWORDS_A                         ; 4                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                                                                                                                                                                                                                                    ;
;     -- WIDTH_B                            ; 1                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- NUMWORDS_B                         ; 1                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                                                                                                                                                                                                                                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                                                                                                                                                                                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                                                                                                                                                                                                                                            ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                                                                                                                                                                                                                                       ;
; Entity Instance                           ; colorBGD_example:comb_50|up_head_p2_rom:up_head_p2_rom|altsyncram:memory_rtl_0                                                                                                                                                                                                                                                                                                                  ;
;     -- OPERATION_MODE                     ; ROM                                                                                                                                                                                                                                                                                                                                                                                             ;
;     -- WIDTH_A                            ; 4                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- NUMWORDS_A                         ; 576                                                                                                                                                                                                                                                                                                                                                                                             ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                                                                                                                                                                                                                                    ;
;     -- WIDTH_B                            ; 1                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- NUMWORDS_B                         ; 1                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                                                                                                                                                                                                                                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                                                                                                                                                                                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                                                                                                                                                                                                                                            ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                                                                                                                                                                                                                                       ;
; Entity Instance                           ; colorBGD_example:comb_50|left_head_p2_rom:left_head_p2_rom|altsyncram:memory_rtl_0                                                                                                                                                                                                                                                                                                              ;
;     -- OPERATION_MODE                     ; ROM                                                                                                                                                                                                                                                                                                                                                                                             ;
;     -- WIDTH_A                            ; 4                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- NUMWORDS_A                         ; 576                                                                                                                                                                                                                                                                                                                                                                                             ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                                                                                                                                                                                                                                    ;
;     -- WIDTH_B                            ; 1                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- NUMWORDS_B                         ; 1                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                                                                                                                                                                                                                                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                                                                                                                                                                                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                                                                                                                                                                                                                                            ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                                                                                                                                                                                                                                       ;
; Entity Instance                           ; colorBGD_example:comb_50|down_head_p2_rom:down_head_p2_rom|altsyncram:memory_rtl_0                                                                                                                                                                                                                                                                                                              ;
;     -- OPERATION_MODE                     ; ROM                                                                                                                                                                                                                                                                                                                                                                                             ;
;     -- WIDTH_A                            ; 4                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- NUMWORDS_A                         ; 576                                                                                                                                                                                                                                                                                                                                                                                             ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                                                                                                                                                                                                                                    ;
;     -- WIDTH_B                            ; 1                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- NUMWORDS_B                         ; 1                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                                                                                                                                                                                                                                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                                                                                                                                                                                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                                                                                                                                                                                                                                            ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                                                                                                                                                                                                                                       ;
; Entity Instance                           ; colorBGD_example:comb_50|right_head_p2_rom:right_head_p2_rom|altsyncram:memory_rtl_0                                                                                                                                                                                                                                                                                                            ;
;     -- OPERATION_MODE                     ; ROM                                                                                                                                                                                                                                                                                                                                                                                             ;
;     -- WIDTH_A                            ; 4                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- NUMWORDS_A                         ; 576                                                                                                                                                                                                                                                                                                                                                                                             ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                                                                                                                                                                                                                                    ;
;     -- WIDTH_B                            ; 1                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- NUMWORDS_B                         ; 1                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                                                                                                                                                                                                                                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                                                                                                                                                                                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                                                                                                                                                                                                                                            ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                                                                                                                                                                                                                                       ;
; Entity Instance                           ; colorBGD_example:comb_50|up_head_p1_rom:SnakeHead_W_rom|altsyncram:memory_rtl_0                                                                                                                                                                                                                                                                                                                 ;
;     -- OPERATION_MODE                     ; ROM                                                                                                                                                                                                                                                                                                                                                                                             ;
;     -- WIDTH_A                            ; 4                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- NUMWORDS_A                         ; 576                                                                                                                                                                                                                                                                                                                                                                                             ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                                                                                                                                                                                                                                    ;
;     -- WIDTH_B                            ; 1                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- NUMWORDS_B                         ; 1                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                                                                                                                                                                                                                                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                                                                                                                                                                                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                                                                                                                                                                                                                                            ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                                                                                                                                                                                                                                       ;
; Entity Instance                           ; colorBGD_example:comb_50|left_head_p1_rom:SnakeHead_A_rom|altsyncram:memory_rtl_0                                                                                                                                                                                                                                                                                                               ;
;     -- OPERATION_MODE                     ; ROM                                                                                                                                                                                                                                                                                                                                                                                             ;
;     -- WIDTH_A                            ; 4                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- NUMWORDS_A                         ; 576                                                                                                                                                                                                                                                                                                                                                                                             ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                                                                                                                                                                                                                                    ;
;     -- WIDTH_B                            ; 1                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- NUMWORDS_B                         ; 1                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                                                                                                                                                                                                                                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                                                                                                                                                                                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                                                                                                                                                                                                                                            ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                                                                                                                                                                                                                                       ;
; Entity Instance                           ; colorBGD_example:comb_50|down_head_p1_rom:SnakeHead_S_rom|altsyncram:memory_rtl_0                                                                                                                                                                                                                                                                                                               ;
;     -- OPERATION_MODE                     ; ROM                                                                                                                                                                                                                                                                                                                                                                                             ;
;     -- WIDTH_A                            ; 4                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- NUMWORDS_A                         ; 576                                                                                                                                                                                                                                                                                                                                                                                             ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                                                                                                                                                                                                                                    ;
;     -- WIDTH_B                            ; 1                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- NUMWORDS_B                         ; 1                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                                                                                                                                                                                                                                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                                                                                                                                                                                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                                                                                                                                                                                                                                            ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                                                                                                                                                                                                                                       ;
; Entity Instance                           ; colorBGD_example:comb_50|right_head_p1_rom:SnakeHead_D_rom|altsyncram:memory_rtl_0                                                                                                                                                                                                                                                                                                              ;
;     -- OPERATION_MODE                     ; ROM                                                                                                                                                                                                                                                                                                                                                                                             ;
;     -- WIDTH_A                            ; 4                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- NUMWORDS_A                         ; 576                                                                                                                                                                                                                                                                                                                                                                                             ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                                                                                                                                                                                                                                    ;
;     -- WIDTH_B                            ; 1                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- NUMWORDS_B                         ; 1                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                                                                                                                                                                                                                                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                                                                                                                                                                                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                                                                                                                                                                                                                                            ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                                                                                                                                                                                                                                       ;
; Entity Instance                           ; colorBGD_example:comb_50|Obstacle_Set1_rom:Obstacle_Set1_rom|altsyncram:memory_rtl_0                                                                                                                                                                                                                                                                                                            ;
;     -- OPERATION_MODE                     ; ROM                                                                                                                                                                                                                                                                                                                                                                                             ;
;     -- WIDTH_A                            ; 3                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- NUMWORDS_A                         ; 76800                                                                                                                                                                                                                                                                                                                                                                                           ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                                                                                                                                                                                                                                    ;
;     -- WIDTH_B                            ; 1                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- NUMWORDS_B                         ; 1                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                                                                                                                                                                                                                                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                                                                                                                                                                                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                                                                                                                                                                                                                                            ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                                                                                                                                                                                                                                       ;
; Entity Instance                           ; colorBGD_example:comb_50|WinnerP2_rom:WinnerP2_rom|altsyncram:memory_rtl_0                                                                                                                                                                                                                                                                                                                      ;
;     -- OPERATION_MODE                     ; ROM                                                                                                                                                                                                                                                                                                                                                                                             ;
;     -- WIDTH_A                            ; 3                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- NUMWORDS_A                         ; 19200                                                                                                                                                                                                                                                                                                                                                                                           ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                                                                                                                                                                                                                                    ;
;     -- WIDTH_B                            ; 1                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- NUMWORDS_B                         ; 1                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                                                                                                                                                                                                                                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                                                                                                                                                                                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                                                                                                                                                                                                                                            ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                                                                                                                                                                                                                                       ;
; Entity Instance                           ; colorBGD_example:comb_50|WinnerP1_rom:WinnerP1_roms|altsyncram:memory_rtl_0                                                                                                                                                                                                                                                                                                                     ;
;     -- OPERATION_MODE                     ; ROM                                                                                                                                                                                                                                                                                                                                                                                             ;
;     -- WIDTH_A                            ; 3                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- NUMWORDS_A                         ; 19200                                                                                                                                                                                                                                                                                                                                                                                           ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                                                                                                                                                                                                                                    ;
;     -- WIDTH_B                            ; 1                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- NUMWORDS_B                         ; 1                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                                                                                                                                                                                                                                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                                                                                                                                                                                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                                                                                                                                                                                                                                            ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                                                                                                                                                                                                                                       ;
; Entity Instance                           ; colorBGD_example:comb_50|colorBGD_rom:colorBGD_rom|altsyncram:memory_rtl_0                                                                                                                                                                                                                                                                                                                      ;
;     -- OPERATION_MODE                     ; ROM                                                                                                                                                                                                                                                                                                                                                                                             ;
;     -- WIDTH_A                            ; 4                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- NUMWORDS_A                         ; 76800                                                                                                                                                                                                                                                                                                                                                                                           ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                                                                                                                                                                                                                                    ;
;     -- WIDTH_B                            ; 1                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- NUMWORDS_B                         ; 1                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                                                                                                                                                                                                                                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                                                                                                                                                                                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                                                                                                                                                                                                                                            ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                                                                                                                                                                                                                                       ;
; Entity Instance                           ; colorBGD_example:comb_50|heart_rom:heart_rom|altsyncram:memory_rtl_0                                                                                                                                                                                                                                                                                                                            ;
;     -- OPERATION_MODE                     ; ROM                                                                                                                                                                                                                                                                                                                                                                                             ;
;     -- WIDTH_A                            ; 2                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- NUMWORDS_A                         ; 1024                                                                                                                                                                                                                                                                                                                                                                                            ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                                                                                                                                                                                                                                    ;
;     -- WIDTH_B                            ; 1                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- NUMWORDS_B                         ; 1                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                                                                                                                                                                                                                                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                                                                                                                                                                                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                                                                                                                                                                                                                                            ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                                                                                                                                                                                                                                       ;
; Entity Instance                           ; colorBGD_example:comb_50|heart_rom:heart_rom1|altsyncram:memory_rtl_0                                                                                                                                                                                                                                                                                                                           ;
;     -- OPERATION_MODE                     ; ROM                                                                                                                                                                                                                                                                                                                                                                                             ;
;     -- WIDTH_A                            ; 2                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- NUMWORDS_A                         ; 1024                                                                                                                                                                                                                                                                                                                                                                                            ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                                                                                                                                                                                                                                    ;
;     -- WIDTH_B                            ; 1                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- NUMWORDS_B                         ; 1                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                                                                                                                                                                                                                                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                                                                                                                                                                                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                                                                                                                                                                                                                                            ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                                                                                                                                                                                                                                       ;
; Entity Instance                           ; colorBGD_example:comb_50|heart_rom:heart_rom2|altsyncram:memory_rtl_0                                                                                                                                                                                                                                                                                                                           ;
;     -- OPERATION_MODE                     ; ROM                                                                                                                                                                                                                                                                                                                                                                                             ;
;     -- WIDTH_A                            ; 2                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- NUMWORDS_A                         ; 1024                                                                                                                                                                                                                                                                                                                                                                                            ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                                                                                                                                                                                                                                    ;
;     -- WIDTH_B                            ; 1                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- NUMWORDS_B                         ; 1                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                                                                                                                                                                                                                                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                                                                                                                                                                                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                                                                                                                                                                                                                                            ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                                                                                                                                                                                                                                       ;
; Entity Instance                           ; colorBGD_example:comb_50|heart_rom:heart_rom3|altsyncram:memory_rtl_0                                                                                                                                                                                                                                                                                                                           ;
;     -- OPERATION_MODE                     ; ROM                                                                                                                                                                                                                                                                                                                                                                                             ;
;     -- WIDTH_A                            ; 2                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- NUMWORDS_A                         ; 1024                                                                                                                                                                                                                                                                                                                                                                                            ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                                                                                                                                                                                                                                    ;
;     -- WIDTH_B                            ; 1                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- NUMWORDS_B                         ; 1                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                                                                                                                                                                                                                                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                                                                                                                                                                                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                                                                                                                                                                                                                                            ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                                                                                                                                                                                                                                       ;
; Entity Instance                           ; colorBGD_example:comb_50|heart_rom:heart_rom4|altsyncram:memory_rtl_0                                                                                                                                                                                                                                                                                                                           ;
;     -- OPERATION_MODE                     ; ROM                                                                                                                                                                                                                                                                                                                                                                                             ;
;     -- WIDTH_A                            ; 2                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- NUMWORDS_A                         ; 1024                                                                                                                                                                                                                                                                                                                                                                                            ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                                                                                                                                                                                                                                    ;
;     -- WIDTH_B                            ; 1                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- NUMWORDS_B                         ; 1                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                                                                                                                                                                                                                                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                                                                                                                                                                                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                                                                                                                                                                                                                                            ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                                                                                                                                                                                                                                       ;
; Entity Instance                           ; colorBGD_example:comb_50|heart_rom:heart_rom5|altsyncram:memory_rtl_0                                                                                                                                                                                                                                                                                                                           ;
;     -- OPERATION_MODE                     ; ROM                                                                                                                                                                                                                                                                                                                                                                                             ;
;     -- WIDTH_A                            ; 2                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- NUMWORDS_A                         ; 1024                                                                                                                                                                                                                                                                                                                                                                                            ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                                                                                                                                                                                                                                    ;
;     -- WIDTH_B                            ; 1                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- NUMWORDS_B                         ; 1                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                                                                                                                                                                                                                                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                                                                                                                                                                                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                                                                                                                                                                                                                                            ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                                                                                                                                                                                                                                       ;
; Entity Instance                           ; colorBGD_example:comb_50|VenomAnimationSprite_rom:VenomAnimationSprite_rom|altsyncram:memory_rtl_0                                                                                                                                                                                                                                                                                              ;
;     -- OPERATION_MODE                     ; ROM                                                                                                                                                                                                                                                                                                                                                                                             ;
;     -- WIDTH_A                            ; 4                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- NUMWORDS_A                         ; 6300                                                                                                                                                                                                                                                                                                                                                                                            ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                                                                                                                                                                                                                                    ;
;     -- WIDTH_B                            ; 1                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- NUMWORDS_B                         ; 1                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                                                                                                                                                                                                                                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                                                                                                                                                                                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                                                                                                                                                                                                                                            ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                                                                                                                                                                                                                                       ;
; Entity Instance                           ; colorBGD_example:comb_50|VenomAnimationSprite_rom:VenomAnimationSprite_rom1|altsyncram:memory_rtl_0                                                                                                                                                                                                                                                                                             ;
;     -- OPERATION_MODE                     ; ROM                                                                                                                                                                                                                                                                                                                                                                                             ;
;     -- WIDTH_A                            ; 4                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- NUMWORDS_A                         ; 6300                                                                                                                                                                                                                                                                                                                                                                                            ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                                                                                                                                                                                                                                    ;
;     -- WIDTH_B                            ; 1                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- NUMWORDS_B                         ; 1                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                                                                                                                                                                                                                                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                                                                                                                                                                                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                                                                                                                                                                                                                                            ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                                                                                                                                                                                                                                       ;
; Entity Instance                           ; colorBGD_example:comb_50|Me_Sprite_rom:Me_Sprite_rom|altsyncram:memory_rtl_0                                                                                                                                                                                                                                                                                                                    ;
;     -- OPERATION_MODE                     ; ROM                                                                                                                                                                                                                                                                                                                                                                                             ;
;     -- WIDTH_A                            ; 4                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- NUMWORDS_A                         ; 768                                                                                                                                                                                                                                                                                                                                                                                             ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                                                                                                                                                                                                                                    ;
;     -- WIDTH_B                            ; 1                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- NUMWORDS_B                         ; 1                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                                                                                                                                                                                                                                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                                                                                                                                                                                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                                                                                                                                                                                                                                            ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                                                                                                                                                                                                                                       ;
; Entity Instance                           ; colorBGD_example:comb_50|mainMenu_rom:mainMenu_rom|altsyncram:memory_rtl_0                                                                                                                                                                                                                                                                                                                      ;
;     -- OPERATION_MODE                     ; ROM                                                                                                                                                                                                                                                                                                                                                                                             ;
;     -- WIDTH_A                            ; 2                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- NUMWORDS_A                         ; 19200                                                                                                                                                                                                                                                                                                                                                                                           ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                                                                                                                                                                                                                                    ;
;     -- WIDTH_B                            ; 1                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- NUMWORDS_B                         ; 1                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                                                                                                                                                                                                                                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                                                                                                                                                                                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                                                                                                                                                                                                                                            ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------+
; lpm_mult Parameter Settings by Entity Instance                                   ;
+---------------------------------------+------------------------------------------+
; Name                                  ; Value                                    ;
+---------------------------------------+------------------------------------------+
; Number of entity instances            ; 14                                       ;
; Entity Instance                       ; colorBGD_example:comb_50|lpm_mult:Mult18 ;
;     -- LPM_WIDTHA                     ; 10                                       ;
;     -- LPM_WIDTHB                     ; 3                                        ;
;     -- LPM_WIDTHP                     ; 13                                       ;
;     -- LPM_REPRESENTATION             ; UNSIGNED                                 ;
;     -- INPUT_A_IS_CONSTANT            ; YES                                      ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                       ;
;     -- USE_EAB                        ; OFF                                      ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                     ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                       ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                       ;
; Entity Instance                       ; colorBGD_example:comb_50|lpm_mult:Mult19 ;
;     -- LPM_WIDTHA                     ; 10                                       ;
;     -- LPM_WIDTHB                     ; 3                                        ;
;     -- LPM_WIDTHP                     ; 13                                       ;
;     -- LPM_REPRESENTATION             ; UNSIGNED                                 ;
;     -- INPUT_A_IS_CONSTANT            ; YES                                      ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                       ;
;     -- USE_EAB                        ; OFF                                      ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                     ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                       ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                       ;
; Entity Instance                       ; colorBGD_example:comb_50|lpm_mult:Mult6  ;
;     -- LPM_WIDTHA                     ; 11                                       ;
;     -- LPM_WIDTHB                     ; 11                                       ;
;     -- LPM_WIDTHP                     ; 22                                       ;
;     -- LPM_REPRESENTATION             ; SIGNED                                   ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                       ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                       ;
;     -- USE_EAB                        ; OFF                                      ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                     ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                       ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                       ;
; Entity Instance                       ; colorBGD_example:comb_50|lpm_mult:Mult7  ;
;     -- LPM_WIDTHA                     ; 11                                       ;
;     -- LPM_WIDTHB                     ; 11                                       ;
;     -- LPM_WIDTHP                     ; 22                                       ;
;     -- LPM_REPRESENTATION             ; SIGNED                                   ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                       ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                       ;
;     -- USE_EAB                        ; OFF                                      ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                     ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                       ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                       ;
; Entity Instance                       ; colorBGD_example:comb_50|lpm_mult:Mult3  ;
;     -- LPM_WIDTHA                     ; 11                                       ;
;     -- LPM_WIDTHB                     ; 11                                       ;
;     -- LPM_WIDTHP                     ; 22                                       ;
;     -- LPM_REPRESENTATION             ; SIGNED                                   ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                       ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                       ;
;     -- USE_EAB                        ; OFF                                      ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                     ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                       ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                       ;
; Entity Instance                       ; colorBGD_example:comb_50|lpm_mult:Mult4  ;
;     -- LPM_WIDTHA                     ; 11                                       ;
;     -- LPM_WIDTHB                     ; 11                                       ;
;     -- LPM_WIDTHP                     ; 22                                       ;
;     -- LPM_REPRESENTATION             ; SIGNED                                   ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                       ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                       ;
;     -- USE_EAB                        ; OFF                                      ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                     ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                       ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                       ;
; Entity Instance                       ; colorBGD_example:comb_50|lpm_mult:Mult0  ;
;     -- LPM_WIDTHA                     ; 11                                       ;
;     -- LPM_WIDTHB                     ; 11                                       ;
;     -- LPM_WIDTHP                     ; 22                                       ;
;     -- LPM_REPRESENTATION             ; SIGNED                                   ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                       ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                       ;
;     -- USE_EAB                        ; OFF                                      ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                     ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                       ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                       ;
; Entity Instance                       ; colorBGD_example:comb_50|lpm_mult:Mult1  ;
;     -- LPM_WIDTHA                     ; 11                                       ;
;     -- LPM_WIDTHB                     ; 11                                       ;
;     -- LPM_WIDTHP                     ; 22                                       ;
;     -- LPM_REPRESENTATION             ; SIGNED                                   ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                       ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                       ;
;     -- USE_EAB                        ; OFF                                      ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                     ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                       ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                       ;
; Entity Instance                       ; colorBGD_example:comb_50|lpm_mult:Mult15 ;
;     -- LPM_WIDTHA                     ; 11                                       ;
;     -- LPM_WIDTHB                     ; 11                                       ;
;     -- LPM_WIDTHP                     ; 22                                       ;
;     -- LPM_REPRESENTATION             ; SIGNED                                   ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                       ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                       ;
;     -- USE_EAB                        ; OFF                                      ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                     ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                       ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                       ;
; Entity Instance                       ; colorBGD_example:comb_50|lpm_mult:Mult16 ;
;     -- LPM_WIDTHA                     ; 11                                       ;
;     -- LPM_WIDTHB                     ; 11                                       ;
;     -- LPM_WIDTHP                     ; 22                                       ;
;     -- LPM_REPRESENTATION             ; SIGNED                                   ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                       ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                       ;
;     -- USE_EAB                        ; OFF                                      ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                     ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                       ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                       ;
; Entity Instance                       ; colorBGD_example:comb_50|lpm_mult:Mult12 ;
;     -- LPM_WIDTHA                     ; 11                                       ;
;     -- LPM_WIDTHB                     ; 11                                       ;
;     -- LPM_WIDTHP                     ; 22                                       ;
;     -- LPM_REPRESENTATION             ; SIGNED                                   ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                       ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                       ;
;     -- USE_EAB                        ; OFF                                      ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                     ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                       ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                       ;
; Entity Instance                       ; colorBGD_example:comb_50|lpm_mult:Mult13 ;
;     -- LPM_WIDTHA                     ; 11                                       ;
;     -- LPM_WIDTHB                     ; 11                                       ;
;     -- LPM_WIDTHP                     ; 22                                       ;
;     -- LPM_REPRESENTATION             ; SIGNED                                   ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                       ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                       ;
;     -- USE_EAB                        ; OFF                                      ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                     ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                       ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                       ;
; Entity Instance                       ; colorBGD_example:comb_50|lpm_mult:Mult9  ;
;     -- LPM_WIDTHA                     ; 11                                       ;
;     -- LPM_WIDTHB                     ; 11                                       ;
;     -- LPM_WIDTHP                     ; 22                                       ;
;     -- LPM_REPRESENTATION             ; SIGNED                                   ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                       ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                       ;
;     -- USE_EAB                        ; OFF                                      ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                     ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                       ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                       ;
; Entity Instance                       ; colorBGD_example:comb_50|lpm_mult:Mult10 ;
;     -- LPM_WIDTHA                     ; 11                                       ;
;     -- LPM_WIDTHB                     ; 11                                       ;
;     -- LPM_WIDTHP                     ; 22                                       ;
;     -- LPM_REPRESENTATION             ; SIGNED                                   ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                       ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                       ;
;     -- USE_EAB                        ; OFF                                      ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                     ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                       ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                       ;
+---------------------------------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "colorBGD_example:comb_50|mux_4_1_16:charcode2"                                                                                                 ;
+---------+--------+----------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type   ; Severity ; Details                                                                                                                                     ;
+---------+--------+----------+---------------------------------------------------------------------------------------------------------------------------------------------+
; A       ; Input  ; Warning  ; Input port expression (7 bits) is smaller than the input port (16 bits) it drives.  Extra input bit(s) "A[15..7]" will be connected to GND. ;
; A[5..4] ; Input  ; Info     ; Stuck at VCC                                                                                                                                ;
; A[1..0] ; Input  ; Info     ; Stuck at VCC                                                                                                                                ;
; A[3..2] ; Input  ; Info     ; Stuck at GND                                                                                                                                ;
; A[15]   ; Input  ; Info     ; Stuck at GND                                                                                                                                ;
; B       ; Input  ; Warning  ; Input port expression (7 bits) is smaller than the input port (16 bits) it drives.  Extra input bit(s) "B[15..7]" will be connected to GND. ;
; B[5..4] ; Input  ; Info     ; Stuck at VCC                                                                                                                                ;
; B[3..2] ; Input  ; Info     ; Stuck at GND                                                                                                                                ;
; B[15]   ; Input  ; Info     ; Stuck at GND                                                                                                                                ;
; B[10]   ; Input  ; Info     ; Stuck at VCC                                                                                                                                ;
; B[9]    ; Input  ; Info     ; Stuck at GND                                                                                                                                ;
; C       ; Input  ; Warning  ; Input port expression (7 bits) is smaller than the input port (16 bits) it drives.  Extra input bit(s) "C[15..7]" will be connected to GND. ;
; C[5..4] ; Input  ; Info     ; Stuck at VCC                                                                                                                                ;
; C[3..1] ; Input  ; Info     ; Stuck at GND                                                                                                                                ;
; C[15]   ; Input  ; Info     ; Stuck at GND                                                                                                                                ;
; C[9]    ; Input  ; Info     ; Stuck at VCC                                                                                                                                ;
; D       ; Input  ; Warning  ; Input port expression (7 bits) is smaller than the input port (16 bits) it drives.  Extra input bit(s) "D[15..7]" will be connected to GND. ;
; D[5..4] ; Input  ; Info     ; Stuck at VCC                                                                                                                                ;
; D[3..0] ; Input  ; Info     ; Stuck at GND                                                                                                                                ;
; D[15]   ; Input  ; Info     ; Stuck at GND                                                                                                                                ;
; Out     ; Output ; Warning  ; Output or bidir port (16 bits) is wider than the port expression (7 bits) it drives; bit(s) "Out[15..7]" have no fanouts                    ;
+---------+--------+----------+---------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "colorBGD_example:comb_50|mux_4_1_16:charcode1"                                                                                                 ;
+---------+--------+----------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type   ; Severity ; Details                                                                                                                                     ;
+---------+--------+----------+---------------------------------------------------------------------------------------------------------------------------------------------+
; A       ; Input  ; Warning  ; Input port expression (7 bits) is smaller than the input port (16 bits) it drives.  Extra input bit(s) "A[15..7]" will be connected to GND. ;
; A[5..4] ; Input  ; Info     ; Stuck at VCC                                                                                                                                ;
; A[1..0] ; Input  ; Info     ; Stuck at VCC                                                                                                                                ;
; A[3..2] ; Input  ; Info     ; Stuck at GND                                                                                                                                ;
; A[15]   ; Input  ; Info     ; Stuck at GND                                                                                                                                ;
; B       ; Input  ; Warning  ; Input port expression (7 bits) is smaller than the input port (16 bits) it drives.  Extra input bit(s) "B[15..7]" will be connected to GND. ;
; B[5..4] ; Input  ; Info     ; Stuck at VCC                                                                                                                                ;
; B[3..2] ; Input  ; Info     ; Stuck at GND                                                                                                                                ;
; B[15]   ; Input  ; Info     ; Stuck at GND                                                                                                                                ;
; B[10]   ; Input  ; Info     ; Stuck at VCC                                                                                                                                ;
; B[9]    ; Input  ; Info     ; Stuck at GND                                                                                                                                ;
; C       ; Input  ; Warning  ; Input port expression (7 bits) is smaller than the input port (16 bits) it drives.  Extra input bit(s) "C[15..7]" will be connected to GND. ;
; C[5..4] ; Input  ; Info     ; Stuck at VCC                                                                                                                                ;
; C[3..1] ; Input  ; Info     ; Stuck at GND                                                                                                                                ;
; C[15]   ; Input  ; Info     ; Stuck at GND                                                                                                                                ;
; C[9]    ; Input  ; Info     ; Stuck at VCC                                                                                                                                ;
; D       ; Input  ; Warning  ; Input port expression (7 bits) is smaller than the input port (16 bits) it drives.  Extra input bit(s) "D[15..7]" will be connected to GND. ;
; D[5..4] ; Input  ; Info     ; Stuck at VCC                                                                                                                                ;
; D[3..0] ; Input  ; Info     ; Stuck at GND                                                                                                                                ;
; D[15]   ; Input  ; Info     ; Stuck at GND                                                                                                                                ;
; Out     ; Output ; Warning  ; Output or bidir port (16 bits) is wider than the port expression (7 bits) it drives; bit(s) "Out[15..7]" have no fanouts                    ;
+---------+--------+----------+---------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "colorBGD_example:comb_50|heart_palette:heart_palette5"                                                                                                                           ;
+-------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port  ; Type  ; Severity ; Details                                                                                                                                                                          ;
+-------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; index ; Input ; Warning  ; Input port expression (4 bits) is wider than the input port (2 bits) it drives.  The 2 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
+-------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "colorBGD_example:comb_50|heart_rom:heart_rom5"                                                                                                                                        ;
+---------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type   ; Severity ; Details                                                                                                                                                                            ;
+---------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; address ; Input  ; Warning  ; Input port expression (19 bits) is wider than the input port (10 bits) it drives.  The 9 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; q       ; Output ; Warning  ; Output or bidir port (2 bits) is smaller than the port expression (4 bits) it drives.  The 2 most-significant bit(s) in the port expression will be connected to GND.              ;
+---------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "colorBGD_example:comb_50|heart_palette:heart_palette4"                                                                                                                           ;
+-------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port  ; Type  ; Severity ; Details                                                                                                                                                                          ;
+-------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; index ; Input ; Warning  ; Input port expression (4 bits) is wider than the input port (2 bits) it drives.  The 2 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
+-------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "colorBGD_example:comb_50|heart_rom:heart_rom4"                                                                                                                                        ;
+---------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type   ; Severity ; Details                                                                                                                                                                            ;
+---------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; address ; Input  ; Warning  ; Input port expression (19 bits) is wider than the input port (10 bits) it drives.  The 9 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; q       ; Output ; Warning  ; Output or bidir port (2 bits) is smaller than the port expression (4 bits) it drives.  The 2 most-significant bit(s) in the port expression will be connected to GND.              ;
+---------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "colorBGD_example:comb_50|heart_palette:heart_palette3"                                                                                                                           ;
+-------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port  ; Type  ; Severity ; Details                                                                                                                                                                          ;
+-------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; index ; Input ; Warning  ; Input port expression (4 bits) is wider than the input port (2 bits) it drives.  The 2 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
+-------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "colorBGD_example:comb_50|heart_rom:heart_rom3"                                                                                                                                        ;
+---------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type   ; Severity ; Details                                                                                                                                                                            ;
+---------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; address ; Input  ; Warning  ; Input port expression (19 bits) is wider than the input port (10 bits) it drives.  The 9 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; q       ; Output ; Warning  ; Output or bidir port (2 bits) is smaller than the port expression (4 bits) it drives.  The 2 most-significant bit(s) in the port expression will be connected to GND.              ;
+---------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "colorBGD_example:comb_50|heart_palette:heart_palette2"                                                                                                                           ;
+-------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port  ; Type  ; Severity ; Details                                                                                                                                                                          ;
+-------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; index ; Input ; Warning  ; Input port expression (4 bits) is wider than the input port (2 bits) it drives.  The 2 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
+-------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "colorBGD_example:comb_50|heart_rom:heart_rom2"                                                                                                                                        ;
+---------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type   ; Severity ; Details                                                                                                                                                                            ;
+---------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; address ; Input  ; Warning  ; Input port expression (19 bits) is wider than the input port (10 bits) it drives.  The 9 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; q       ; Output ; Warning  ; Output or bidir port (2 bits) is smaller than the port expression (4 bits) it drives.  The 2 most-significant bit(s) in the port expression will be connected to GND.              ;
+---------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "colorBGD_example:comb_50|heart_palette:heart_palette1"                                                                                                                           ;
+-------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port  ; Type  ; Severity ; Details                                                                                                                                                                          ;
+-------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; index ; Input ; Warning  ; Input port expression (4 bits) is wider than the input port (2 bits) it drives.  The 2 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
+-------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "colorBGD_example:comb_50|heart_rom:heart_rom1"                                                                                                                                        ;
+---------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type   ; Severity ; Details                                                                                                                                                                            ;
+---------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; address ; Input  ; Warning  ; Input port expression (19 bits) is wider than the input port (10 bits) it drives.  The 9 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; q       ; Output ; Warning  ; Output or bidir port (2 bits) is smaller than the port expression (4 bits) it drives.  The 2 most-significant bit(s) in the port expression will be connected to GND.              ;
+---------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "colorBGD_example:comb_50|heart_palette:heart_palette"                                                                                                                            ;
+-------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port  ; Type  ; Severity ; Details                                                                                                                                                                          ;
+-------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; index ; Input ; Warning  ; Input port expression (4 bits) is wider than the input port (2 bits) it drives.  The 2 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
+-------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "colorBGD_example:comb_50|heart_rom:heart_rom"                                                                                                                                         ;
+---------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type   ; Severity ; Details                                                                                                                                                                            ;
+---------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; address ; Input  ; Warning  ; Input port expression (19 bits) is wider than the input port (10 bits) it drives.  The 9 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; q       ; Output ; Warning  ; Output or bidir port (2 bits) is smaller than the port expression (4 bits) it drives.  The 2 most-significant bit(s) in the port expression will be connected to GND.              ;
+---------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "colorBGD_example:comb_50|Obstacle_Set1_palette:Obstacle_Set1_palette"                                                                                                            ;
+-------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port  ; Type  ; Severity ; Details                                                                                                                                                                          ;
+-------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; index ; Input ; Warning  ; Input port expression (4 bits) is wider than the input port (3 bits) it drives.  The 1 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
+-------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "colorBGD_example:comb_50|Obstacle_Set1_rom:Obstacle_Set1_rom"                                                                                                                         ;
+---------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type   ; Severity ; Details                                                                                                                                                                            ;
+---------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; address ; Input  ; Warning  ; Input port expression (19 bits) is wider than the input port (17 bits) it drives.  The 2 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; q       ; Output ; Warning  ; Output or bidir port (3 bits) is smaller than the port expression (4 bits) it drives.  The 1 most-significant bit(s) in the port expression will be connected to GND.              ;
+---------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "colorBGD_example:comb_50|right_head_p2_rom:right_head_p2_rom"                                                                                                                        ;
+---------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type  ; Severity ; Details                                                                                                                                                                            ;
+---------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; address ; Input ; Warning  ; Input port expression (19 bits) is wider than the input port (10 bits) it drives.  The 9 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
+---------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "colorBGD_example:comb_50|left_head_p2_rom:left_head_p2_rom"                                                                                                                          ;
+---------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type  ; Severity ; Details                                                                                                                                                                            ;
+---------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; address ; Input ; Warning  ; Input port expression (19 bits) is wider than the input port (10 bits) it drives.  The 9 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
+---------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "colorBGD_example:comb_50|down_head_p2_rom:down_head_p2_rom"                                                                                                                          ;
+---------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type  ; Severity ; Details                                                                                                                                                                            ;
+---------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; address ; Input ; Warning  ; Input port expression (19 bits) is wider than the input port (10 bits) it drives.  The 9 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
+---------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "colorBGD_example:comb_50|up_head_p2_rom:up_head_p2_rom"                                                                                                                              ;
+---------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type  ; Severity ; Details                                                                                                                                                                            ;
+---------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; address ; Input ; Warning  ; Input port expression (19 bits) is wider than the input port (10 bits) it drives.  The 9 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
+---------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "colorBGD_example:comb_50|right_head_p1_rom:SnakeHead_D_rom"                                                                                                                          ;
+---------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type  ; Severity ; Details                                                                                                                                                                            ;
+---------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; address ; Input ; Warning  ; Input port expression (19 bits) is wider than the input port (10 bits) it drives.  The 9 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
+---------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "colorBGD_example:comb_50|left_head_p1_rom:SnakeHead_A_rom"                                                                                                                           ;
+---------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type  ; Severity ; Details                                                                                                                                                                            ;
+---------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; address ; Input ; Warning  ; Input port expression (19 bits) is wider than the input port (10 bits) it drives.  The 9 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
+---------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "colorBGD_example:comb_50|down_head_p1_rom:SnakeHead_S_rom"                                                                                                                           ;
+---------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type  ; Severity ; Details                                                                                                                                                                            ;
+---------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; address ; Input ; Warning  ; Input port expression (19 bits) is wider than the input port (10 bits) it drives.  The 9 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
+---------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "colorBGD_example:comb_50|up_head_p1_rom:SnakeHead_W_rom"                                                                                                                             ;
+---------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type  ; Severity ; Details                                                                                                                                                                            ;
+---------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; address ; Input ; Warning  ; Input port expression (19 bits) is wider than the input port (10 bits) it drives.  The 9 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
+---------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "colorBGD_example:comb_50|colorBGD_rom:colorBGD_rom"                                                                                                                                  ;
+---------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type  ; Severity ; Details                                                                                                                                                                            ;
+---------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; address ; Input ; Warning  ; Input port expression (19 bits) is wider than the input port (17 bits) it drives.  The 2 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
+---------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "colorBGD_example:comb_50|mux_4_1_16:bluePaletteMux1"                                                                                        ;
+------+--------+----------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                                                                                     ;
+------+--------+----------+---------------------------------------------------------------------------------------------------------------------------------------------+
; A    ; Input  ; Warning  ; Input port expression (4 bits) is smaller than the input port (16 bits) it drives.  Extra input bit(s) "A[15..4]" will be connected to GND. ;
; B    ; Input  ; Warning  ; Input port expression (4 bits) is smaller than the input port (16 bits) it drives.  Extra input bit(s) "B[15..4]" will be connected to GND. ;
; C    ; Input  ; Warning  ; Input port expression (4 bits) is smaller than the input port (16 bits) it drives.  Extra input bit(s) "C[15..4]" will be connected to GND. ;
; D    ; Input  ; Warning  ; Input port expression (4 bits) is smaller than the input port (16 bits) it drives.  Extra input bit(s) "D[15..4]" will be connected to GND. ;
; Out  ; Output ; Warning  ; Output or bidir port (16 bits) is wider than the port expression (4 bits) it drives; bit(s) "Out[15..4]" have no fanouts                    ;
+------+--------+----------+---------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "colorBGD_example:comb_50|mux_4_1_16:greenPaletteMux1"                                                                                       ;
+------+--------+----------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                                                                                     ;
+------+--------+----------+---------------------------------------------------------------------------------------------------------------------------------------------+
; A    ; Input  ; Warning  ; Input port expression (4 bits) is smaller than the input port (16 bits) it drives.  Extra input bit(s) "A[15..4]" will be connected to GND. ;
; B    ; Input  ; Warning  ; Input port expression (4 bits) is smaller than the input port (16 bits) it drives.  Extra input bit(s) "B[15..4]" will be connected to GND. ;
; C    ; Input  ; Warning  ; Input port expression (4 bits) is smaller than the input port (16 bits) it drives.  Extra input bit(s) "C[15..4]" will be connected to GND. ;
; D    ; Input  ; Warning  ; Input port expression (4 bits) is smaller than the input port (16 bits) it drives.  Extra input bit(s) "D[15..4]" will be connected to GND. ;
; Out  ; Output ; Warning  ; Output or bidir port (16 bits) is wider than the port expression (4 bits) it drives; bit(s) "Out[15..4]" have no fanouts                    ;
+------+--------+----------+---------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "colorBGD_example:comb_50|mux_4_1_16:redPaletteMux1"                                                                                         ;
+------+--------+----------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                                                                                     ;
+------+--------+----------+---------------------------------------------------------------------------------------------------------------------------------------------+
; A    ; Input  ; Warning  ; Input port expression (4 bits) is smaller than the input port (16 bits) it drives.  Extra input bit(s) "A[15..4]" will be connected to GND. ;
; B    ; Input  ; Warning  ; Input port expression (4 bits) is smaller than the input port (16 bits) it drives.  Extra input bit(s) "B[15..4]" will be connected to GND. ;
; C    ; Input  ; Warning  ; Input port expression (4 bits) is smaller than the input port (16 bits) it drives.  Extra input bit(s) "C[15..4]" will be connected to GND. ;
; D    ; Input  ; Warning  ; Input port expression (4 bits) is smaller than the input port (16 bits) it drives.  Extra input bit(s) "D[15..4]" will be connected to GND. ;
; Out  ; Output ; Warning  ; Output or bidir port (16 bits) is wider than the port expression (4 bits) it drives; bit(s) "Out[15..4]" have no fanouts                    ;
+------+--------+----------+---------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "colorBGD_example:comb_50|mux_4_1_16:bluePaletteMux"                                                                                         ;
+------+--------+----------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                                                                                     ;
+------+--------+----------+---------------------------------------------------------------------------------------------------------------------------------------------+
; A    ; Input  ; Warning  ; Input port expression (4 bits) is smaller than the input port (16 bits) it drives.  Extra input bit(s) "A[15..4]" will be connected to GND. ;
; B    ; Input  ; Warning  ; Input port expression (4 bits) is smaller than the input port (16 bits) it drives.  Extra input bit(s) "B[15..4]" will be connected to GND. ;
; C    ; Input  ; Warning  ; Input port expression (4 bits) is smaller than the input port (16 bits) it drives.  Extra input bit(s) "C[15..4]" will be connected to GND. ;
; D    ; Input  ; Warning  ; Input port expression (4 bits) is smaller than the input port (16 bits) it drives.  Extra input bit(s) "D[15..4]" will be connected to GND. ;
; Out  ; Output ; Warning  ; Output or bidir port (16 bits) is wider than the port expression (4 bits) it drives; bit(s) "Out[15..4]" have no fanouts                    ;
+------+--------+----------+---------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "colorBGD_example:comb_50|mux_4_1_16:greenPaletteMux"                                                                                        ;
+------+--------+----------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                                                                                     ;
+------+--------+----------+---------------------------------------------------------------------------------------------------------------------------------------------+
; A    ; Input  ; Warning  ; Input port expression (4 bits) is smaller than the input port (16 bits) it drives.  Extra input bit(s) "A[15..4]" will be connected to GND. ;
; B    ; Input  ; Warning  ; Input port expression (4 bits) is smaller than the input port (16 bits) it drives.  Extra input bit(s) "B[15..4]" will be connected to GND. ;
; C    ; Input  ; Warning  ; Input port expression (4 bits) is smaller than the input port (16 bits) it drives.  Extra input bit(s) "C[15..4]" will be connected to GND. ;
; D    ; Input  ; Warning  ; Input port expression (4 bits) is smaller than the input port (16 bits) it drives.  Extra input bit(s) "D[15..4]" will be connected to GND. ;
; Out  ; Output ; Warning  ; Output or bidir port (16 bits) is wider than the port expression (4 bits) it drives; bit(s) "Out[15..4]" have no fanouts                    ;
+------+--------+----------+---------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "colorBGD_example:comb_50|mux_4_1_16:redPaletteMux"                                                                                          ;
+------+--------+----------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                                                                                     ;
+------+--------+----------+---------------------------------------------------------------------------------------------------------------------------------------------+
; A    ; Input  ; Warning  ; Input port expression (4 bits) is smaller than the input port (16 bits) it drives.  Extra input bit(s) "A[15..4]" will be connected to GND. ;
; B    ; Input  ; Warning  ; Input port expression (4 bits) is smaller than the input port (16 bits) it drives.  Extra input bit(s) "B[15..4]" will be connected to GND. ;
; C    ; Input  ; Warning  ; Input port expression (4 bits) is smaller than the input port (16 bits) it drives.  Extra input bit(s) "C[15..4]" will be connected to GND. ;
; D    ; Input  ; Warning  ; Input port expression (4 bits) is smaller than the input port (16 bits) it drives.  Extra input bit(s) "D[15..4]" will be connected to GND. ;
; Out  ; Output ; Warning  ; Output or bidir port (16 bits) is wider than the port expression (4 bits) it drives; bit(s) "Out[15..4]" have no fanouts                    ;
+------+--------+----------+---------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "colorBGD_example:comb_50|reg_unit:eggY"                                                 ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; Port     ; Type   ; Severity ; Details                                                                             ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; Data_Out ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+----------+--------+----------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "colorBGD_example:comb_50|reg_unit:eggX"                                                 ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; Port     ; Type   ; Severity ; Details                                                                             ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; Data_Out ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+----------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "colorBGD_example:comb_50|VGA_Random_Coords:eggYCoord1"                              ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; rnd  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "colorBGD_example:comb_50|VGA_Random_Coords:eggXCoord1"                              ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; rnd  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "colorBGD_example:comb_50|health_stateMachine:S2"                                       ;
+---------+--------+----------+-------------------------------------------------------------------------------------+
; Port    ; Type   ; Severity ; Details                                                                             ;
+---------+--------+----------+-------------------------------------------------------------------------------------+
; gameEnd ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+---------+--------+----------+-------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "colorBGD_example:comb_50|health_stateMachine:S1"                                       ;
+---------+--------+----------+-------------------------------------------------------------------------------------+
; Port    ; Type   ; Severity ; Details                                                                             ;
+---------+--------+----------+-------------------------------------------------------------------------------------+
; gameEnd ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+---------+--------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "colorBGD_example:comb_50|venom:venomS2_3"                                                                                                                                                            ;
+-----------------------+--------+----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port                  ; Type   ; Severity ; Details                                                                                                                                                                             ;
+-----------------------+--------+----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; expectedKeycode[7..6] ; Input  ; Info     ; Stuck at GND                                                                                                                                                                        ;
; expectedKeycode[2..0] ; Input  ; Info     ; Stuck at GND                                                                                                                                                                        ;
; expectedKeycode[5]    ; Input  ; Info     ; Stuck at VCC                                                                                                                                                                        ;
; expectedKeycode[4]    ; Input  ; Info     ; Stuck at GND                                                                                                                                                                        ;
; expectedKeycode[3]    ; Input  ; Info     ; Stuck at VCC                                                                                                                                                                        ;
; snakeX                ; Input  ; Warning  ; Input port expression (32 bits) is wider than the input port (10 bits) it drives.  The 22 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; snakeY                ; Input  ; Warning  ; Input port expression (32 bits) is wider than the input port (10 bits) it drives.  The 22 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; venomCount[1]         ; Input  ; Info     ; Stuck at VCC                                                                                                                                                                        ;
; venomCount[0]         ; Input  ; Info     ; Stuck at GND                                                                                                                                                                        ;
; LED                   ; Output ; Info     ; Explicitly unconnected                                                                                                                                                              ;
+-----------------------+--------+----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "colorBGD_example:comb_50|venom:venomS2_2"                                                                                                                                                            ;
+-----------------------+--------+----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port                  ; Type   ; Severity ; Details                                                                                                                                                                             ;
+-----------------------+--------+----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; expectedKeycode[7..6] ; Input  ; Info     ; Stuck at GND                                                                                                                                                                        ;
; expectedKeycode[2..0] ; Input  ; Info     ; Stuck at GND                                                                                                                                                                        ;
; expectedKeycode[5]    ; Input  ; Info     ; Stuck at VCC                                                                                                                                                                        ;
; expectedKeycode[4]    ; Input  ; Info     ; Stuck at GND                                                                                                                                                                        ;
; expectedKeycode[3]    ; Input  ; Info     ; Stuck at VCC                                                                                                                                                                        ;
; snakeX                ; Input  ; Warning  ; Input port expression (32 bits) is wider than the input port (10 bits) it drives.  The 22 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; snakeY                ; Input  ; Warning  ; Input port expression (32 bits) is wider than the input port (10 bits) it drives.  The 22 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; venomCount[1]         ; Input  ; Info     ; Stuck at GND                                                                                                                                                                        ;
; venomCount[0]         ; Input  ; Info     ; Stuck at VCC                                                                                                                                                                        ;
; LED                   ; Output ; Info     ; Explicitly unconnected                                                                                                                                                              ;
+-----------------------+--------+----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "colorBGD_example:comb_50|venom:venomS2_1"                                                                                                                                                            ;
+-----------------------+--------+----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port                  ; Type   ; Severity ; Details                                                                                                                                                                             ;
+-----------------------+--------+----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; expectedKeycode[7..6] ; Input  ; Info     ; Stuck at GND                                                                                                                                                                        ;
; expectedKeycode[2..0] ; Input  ; Info     ; Stuck at GND                                                                                                                                                                        ;
; expectedKeycode[5]    ; Input  ; Info     ; Stuck at VCC                                                                                                                                                                        ;
; expectedKeycode[4]    ; Input  ; Info     ; Stuck at GND                                                                                                                                                                        ;
; expectedKeycode[3]    ; Input  ; Info     ; Stuck at VCC                                                                                                                                                                        ;
; snakeX                ; Input  ; Warning  ; Input port expression (32 bits) is wider than the input port (10 bits) it drives.  The 22 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; snakeY                ; Input  ; Warning  ; Input port expression (32 bits) is wider than the input port (10 bits) it drives.  The 22 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; venomCount            ; Input  ; Info     ; Stuck at GND                                                                                                                                                                        ;
; LED                   ; Output ; Info     ; Explicitly unconnected                                                                                                                                                              ;
+-----------------------+--------+----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------+
; Port Connectivity Checks: "colorBGD_example:comb_50|venomCountMachine:VenomCS2" ;
+-----------------------+-------+----------+--------------------------------------+
; Port                  ; Type  ; Severity ; Details                              ;
+-----------------------+-------+----------+--------------------------------------+
; expectedKeycode[7..6] ; Input ; Info     ; Stuck at GND                         ;
; expectedKeycode[2..0] ; Input ; Info     ; Stuck at GND                         ;
; expectedKeycode[5]    ; Input ; Info     ; Stuck at VCC                         ;
; expectedKeycode[4]    ; Input ; Info     ; Stuck at GND                         ;
; expectedKeycode[3]    ; Input ; Info     ; Stuck at VCC                         ;
+-----------------------+-------+----------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "colorBGD_example:comb_50|venom:venomS1_3"                                                                                                                                                            ;
+-----------------------+--------+----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port                  ; Type   ; Severity ; Details                                                                                                                                                                             ;
+-----------------------+--------+----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; expectedKeycode[3..2] ; Input  ; Info     ; Stuck at VCC                                                                                                                                                                        ;
; expectedKeycode[7..6] ; Input  ; Info     ; Stuck at GND                                                                                                                                                                        ;
; expectedKeycode[1..0] ; Input  ; Info     ; Stuck at GND                                                                                                                                                                        ;
; expectedKeycode[5]    ; Input  ; Info     ; Stuck at VCC                                                                                                                                                                        ;
; expectedKeycode[4]    ; Input  ; Info     ; Stuck at GND                                                                                                                                                                        ;
; snakeX                ; Input  ; Warning  ; Input port expression (32 bits) is wider than the input port (10 bits) it drives.  The 22 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; snakeY                ; Input  ; Warning  ; Input port expression (32 bits) is wider than the input port (10 bits) it drives.  The 22 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; venomCount[1]         ; Input  ; Info     ; Stuck at VCC                                                                                                                                                                        ;
; venomCount[0]         ; Input  ; Info     ; Stuck at GND                                                                                                                                                                        ;
; LED                   ; Output ; Info     ; Explicitly unconnected                                                                                                                                                              ;
+-----------------------+--------+----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "colorBGD_example:comb_50|venom:venomS1_2"                                                                                                                                                            ;
+-----------------------+--------+----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port                  ; Type   ; Severity ; Details                                                                                                                                                                             ;
+-----------------------+--------+----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; expectedKeycode[3..2] ; Input  ; Info     ; Stuck at VCC                                                                                                                                                                        ;
; expectedKeycode[7..6] ; Input  ; Info     ; Stuck at GND                                                                                                                                                                        ;
; expectedKeycode[1..0] ; Input  ; Info     ; Stuck at GND                                                                                                                                                                        ;
; expectedKeycode[5]    ; Input  ; Info     ; Stuck at VCC                                                                                                                                                                        ;
; expectedKeycode[4]    ; Input  ; Info     ; Stuck at GND                                                                                                                                                                        ;
; snakeX                ; Input  ; Warning  ; Input port expression (32 bits) is wider than the input port (10 bits) it drives.  The 22 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; snakeY                ; Input  ; Warning  ; Input port expression (32 bits) is wider than the input port (10 bits) it drives.  The 22 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; venomCount[1]         ; Input  ; Info     ; Stuck at GND                                                                                                                                                                        ;
; venomCount[0]         ; Input  ; Info     ; Stuck at VCC                                                                                                                                                                        ;
; LED                   ; Output ; Info     ; Explicitly unconnected                                                                                                                                                              ;
+-----------------------+--------+----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "colorBGD_example:comb_50|venom:venomS1_1"                                                                                                                                                            ;
+-----------------------+--------+----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port                  ; Type   ; Severity ; Details                                                                                                                                                                             ;
+-----------------------+--------+----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; expectedKeycode[3..2] ; Input  ; Info     ; Stuck at VCC                                                                                                                                                                        ;
; expectedKeycode[7..6] ; Input  ; Info     ; Stuck at GND                                                                                                                                                                        ;
; expectedKeycode[1..0] ; Input  ; Info     ; Stuck at GND                                                                                                                                                                        ;
; expectedKeycode[5]    ; Input  ; Info     ; Stuck at VCC                                                                                                                                                                        ;
; expectedKeycode[4]    ; Input  ; Info     ; Stuck at GND                                                                                                                                                                        ;
; snakeX                ; Input  ; Warning  ; Input port expression (32 bits) is wider than the input port (10 bits) it drives.  The 22 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; snakeY                ; Input  ; Warning  ; Input port expression (32 bits) is wider than the input port (10 bits) it drives.  The 22 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; venomCount            ; Input  ; Info     ; Stuck at GND                                                                                                                                                                        ;
; LED                   ; Output ; Info     ; Explicitly unconnected                                                                                                                                                              ;
+-----------------------+--------+----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------+
; Port Connectivity Checks: "colorBGD_example:comb_50|venomCountMachine:VenomCS1" ;
+-----------------------+-------+----------+--------------------------------------+
; Port                  ; Type  ; Severity ; Details                              ;
+-----------------------+-------+----------+--------------------------------------+
; expectedKeycode[3..2] ; Input ; Info     ; Stuck at VCC                         ;
; expectedKeycode[7..6] ; Input ; Info     ; Stuck at GND                         ;
; expectedKeycode[1..0] ; Input ; Info     ; Stuck at GND                         ;
; expectedKeycode[5]    ; Input ; Info     ; Stuck at VCC                         ;
; expectedKeycode[4]    ; Input ; Info     ; Stuck at GND                         ;
+-----------------------+-------+----------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "colorBGD_example:comb_50|ISDU:isdu1"                                                                                                             ;
+----------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Port     ; Type   ; Severity ; Details                                                                                                                                      ;
+----------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Pause_En ; Output ; Info     ; Explicitly unconnected                                                                                                                       ;
; tie      ; Input  ; Warning  ; Declared by entity but not connected by instance. If a default value exists, it will be used.  Otherwise, the port will be connected to GND. ;
+----------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "colorBGD_example:comb_50"                                                                                                                                                  ;
+-----------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port      ; Type   ; Severity ; Details                                                                                                                                                               ;
+-----------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; red       ; Output ; Warning  ; Output or bidir port (4 bits) is smaller than the port expression (8 bits) it drives.  The 4 most-significant bit(s) in the port expression will be connected to GND. ;
; green     ; Output ; Warning  ; Output or bidir port (4 bits) is smaller than the port expression (8 bits) it drives.  The 4 most-significant bit(s) in the port expression will be connected to GND. ;
; blue      ; Output ; Warning  ; Output or bidir port (4 bits) is smaller than the port expression (8 bits) it drives.  The 4 most-significant bit(s) in the port expression will be connected to GND. ;
; gameReset ; Input  ; Warning  ; Declared by entity but not connected by instance. If a default value exists, it will be used.  Otherwise, the port will be connected to GND.                          ;
+-----------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "snake2:s_enemy"                                                                                           ;
+-------+--------+----------+----------------------------------------------------------------------------------------------------------+
; Port  ; Type   ; Severity ; Details                                                                                                  ;
+-------+--------+----------+----------------------------------------------------------------------------------------------------------+
; BallS ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                      ;
; LEDR  ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
+-------+--------+----------+----------------------------------------------------------------------------------------------------------+


+---------------------------------------------------+
; Port Connectivity Checks: "snake:s_main"          ;
+------+--------+----------+------------------------+
; Port ; Type   ; Severity ; Details                ;
+------+--------+----------+------------------------+
; LEDR ; Output ; Info     ; Explicitly unconnected ;
+------+--------+----------+------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga"                                                                 ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; sync ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_req_sync_uq1" ;
+----------+-------+----------+---------------------------------------------------------------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                                                                                 ;
+----------+-------+----------+---------------------------------------------------------------------------------------------------------+
; reset_in ; Input ; Info     ; Stuck at GND                                                                                            ;
+----------+-------+----------+---------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|altera_reset_controller:rst_controller_001" ;
+----------------+--------+----------+---------------------------------------------------+
; Port           ; Type   ; Severity ; Details                                           ;
+----------------+--------+----------+---------------------------------------------------+
; reset_req      ; Output ; Info     ; Explicitly unconnected                            ;
; reset_req_in0  ; Input  ; Info     ; Stuck at GND                                      ;
; reset_req_in1  ; Input  ; Info     ; Stuck at GND                                      ;
; reset_in2      ; Input  ; Info     ; Stuck at GND                                      ;
; reset_req_in2  ; Input  ; Info     ; Stuck at GND                                      ;
; reset_in3      ; Input  ; Info     ; Stuck at GND                                      ;
; reset_req_in3  ; Input  ; Info     ; Stuck at GND                                      ;
; reset_in4      ; Input  ; Info     ; Stuck at GND                                      ;
; reset_req_in4  ; Input  ; Info     ; Stuck at GND                                      ;
; reset_in5      ; Input  ; Info     ; Stuck at GND                                      ;
; reset_req_in5  ; Input  ; Info     ; Stuck at GND                                      ;
; reset_in6      ; Input  ; Info     ; Stuck at GND                                      ;
; reset_req_in6  ; Input  ; Info     ; Stuck at GND                                      ;
; reset_in7      ; Input  ; Info     ; Stuck at GND                                      ;
; reset_req_in7  ; Input  ; Info     ; Stuck at GND                                      ;
; reset_in8      ; Input  ; Info     ; Stuck at GND                                      ;
; reset_req_in8  ; Input  ; Info     ; Stuck at GND                                      ;
; reset_in9      ; Input  ; Info     ; Stuck at GND                                      ;
; reset_req_in9  ; Input  ; Info     ; Stuck at GND                                      ;
; reset_in10     ; Input  ; Info     ; Stuck at GND                                      ;
; reset_req_in10 ; Input  ; Info     ; Stuck at GND                                      ;
; reset_in11     ; Input  ; Info     ; Stuck at GND                                      ;
; reset_req_in11 ; Input  ; Info     ; Stuck at GND                                      ;
; reset_in12     ; Input  ; Info     ; Stuck at GND                                      ;
; reset_req_in12 ; Input  ; Info     ; Stuck at GND                                      ;
; reset_in13     ; Input  ; Info     ; Stuck at GND                                      ;
; reset_req_in13 ; Input  ; Info     ; Stuck at GND                                      ;
; reset_in14     ; Input  ; Info     ; Stuck at GND                                      ;
; reset_req_in14 ; Input  ; Info     ; Stuck at GND                                      ;
; reset_in15     ; Input  ; Info     ; Stuck at GND                                      ;
; reset_req_in15 ; Input  ; Info     ; Stuck at GND                                      ;
+----------------+--------+----------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1" ;
+----------+-------+----------+-----------------------------------------------------------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                                                                             ;
+----------+-------+----------+-----------------------------------------------------------------------------------------------------+
; reset_in ; Input ; Info     ; Stuck at GND                                                                                        ;
+----------+-------+----------+-----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|altera_reset_controller:rst_controller" ;
+----------------+-------+----------+------------------------------------------------+
; Port           ; Type  ; Severity ; Details                                        ;
+----------------+-------+----------+------------------------------------------------+
; reset_req_in0  ; Input ; Info     ; Stuck at GND                                   ;
; reset_req_in1  ; Input ; Info     ; Stuck at GND                                   ;
; reset_in2      ; Input ; Info     ; Stuck at GND                                   ;
; reset_req_in2  ; Input ; Info     ; Stuck at GND                                   ;
; reset_in3      ; Input ; Info     ; Stuck at GND                                   ;
; reset_req_in3  ; Input ; Info     ; Stuck at GND                                   ;
; reset_in4      ; Input ; Info     ; Stuck at GND                                   ;
; reset_req_in4  ; Input ; Info     ; Stuck at GND                                   ;
; reset_in5      ; Input ; Info     ; Stuck at GND                                   ;
; reset_req_in5  ; Input ; Info     ; Stuck at GND                                   ;
; reset_in6      ; Input ; Info     ; Stuck at GND                                   ;
; reset_req_in6  ; Input ; Info     ; Stuck at GND                                   ;
; reset_in7      ; Input ; Info     ; Stuck at GND                                   ;
; reset_req_in7  ; Input ; Info     ; Stuck at GND                                   ;
; reset_in8      ; Input ; Info     ; Stuck at GND                                   ;
; reset_req_in8  ; Input ; Info     ; Stuck at GND                                   ;
; reset_in9      ; Input ; Info     ; Stuck at GND                                   ;
; reset_req_in9  ; Input ; Info     ; Stuck at GND                                   ;
; reset_in10     ; Input ; Info     ; Stuck at GND                                   ;
; reset_req_in10 ; Input ; Info     ; Stuck at GND                                   ;
; reset_in11     ; Input ; Info     ; Stuck at GND                                   ;
; reset_req_in11 ; Input ; Info     ; Stuck at GND                                   ;
; reset_in12     ; Input ; Info     ; Stuck at GND                                   ;
; reset_req_in12 ; Input ; Info     ; Stuck at GND                                   ;
; reset_in13     ; Input ; Info     ; Stuck at GND                                   ;
; reset_req_in13 ; Input ; Info     ; Stuck at GND                                   ;
; reset_in14     ; Input ; Info     ; Stuck at GND                                   ;
; reset_req_in14 ; Input ; Info     ; Stuck at GND                                   ;
; reset_in15     ; Input ; Info     ; Stuck at GND                                   ;
; reset_req_in15 ; Input ; Info     ; Stuck at GND                                   ;
+----------------+-------+----------+------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003" ;
+-----------+--------+----------+-------------------------------------------------------------------------------------------------------------------+
; Port      ; Type   ; Severity ; Details                                                                                                           ;
+-----------+--------+----------+-------------------------------------------------------------------------------------------------------------------+
; in_empty  ; Input  ; Info     ; Stuck at GND                                                                                                      ;
; in_error  ; Input  ; Info     ; Stuck at GND                                                                                                      ;
; out_empty ; Output ; Info     ; Explicitly unconnected                                                                                            ;
; out_error ; Output ; Info     ; Explicitly unconnected                                                                                            ;
+-----------+--------+----------+-------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002" ;
+-----------+--------+----------+-------------------------------------------------------------------------------------------------------------------+
; Port      ; Type   ; Severity ; Details                                                                                                           ;
+-----------+--------+----------+-------------------------------------------------------------------------------------------------------------------+
; in_empty  ; Input  ; Info     ; Stuck at GND                                                                                                      ;
; in_error  ; Input  ; Info     ; Stuck at GND                                                                                                      ;
; out_empty ; Output ; Info     ; Explicitly unconnected                                                                                            ;
; out_error ; Output ; Info     ; Explicitly unconnected                                                                                            ;
+-----------+--------+----------+-------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001" ;
+-----------+--------+----------+-------------------------------------------------------------------------------------------------------------------+
; Port      ; Type   ; Severity ; Details                                                                                                           ;
+-----------+--------+----------+-------------------------------------------------------------------------------------------------------------------+
; in_empty  ; Input  ; Info     ; Stuck at GND                                                                                                      ;
; in_error  ; Input  ; Info     ; Stuck at GND                                                                                                      ;
; out_empty ; Output ; Info     ; Explicitly unconnected                                                                                            ;
; out_error ; Output ; Info     ; Explicitly unconnected                                                                                            ;
+-----------+--------+----------+-------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser" ;
+-----------+--------+----------+---------------------------------------------------------------------------------------------------------------+
; Port      ; Type   ; Severity ; Details                                                                                                       ;
+-----------+--------+----------+---------------------------------------------------------------------------------------------------------------+
; in_empty  ; Input  ; Info     ; Stuck at GND                                                                                                  ;
; in_error  ; Input  ; Info     ; Stuck at GND                                                                                                  ;
; out_empty ; Output ; Info     ; Explicitly unconnected                                                                                        ;
; out_error ; Output ; Info     ; Explicitly unconnected                                                                                        ;
+-----------+--------+----------+---------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter" ;
+----------------------+-------+----------+-----------------------------------------------------------------------------------------------------------+
; Port                 ; Type  ; Severity ; Details                                                                                                   ;
+----------------------+-------+----------+-----------------------------------------------------------------------------------------------------------+
; in_command_size_data ; Input ; Info     ; Stuck at GND                                                                                              ;
+----------------------+-------+----------+-----------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|altera_merlin_burst_uncompressor:uncompressor" ;
+----------------------+--------+----------+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port                 ; Type   ; Severity ; Details                                                                                                                                                ;
+----------------------+--------+----------+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; sink_valid           ; Input  ; Info     ; Stuck at GND                                                                                                                                           ;
; sink_ready           ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                    ;
; sink_is_compressed   ; Input  ; Info     ; Stuck at VCC                                                                                                                                           ;
; sink_burstsize[2..1] ; Input  ; Info     ; Stuck at GND                                                                                                                                           ;
; sink_burstsize[0]    ; Input  ; Info     ; Stuck at VCC                                                                                                                                           ;
; source_startofpacket ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                    ;
; source_valid         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                    ;
; source_addr          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                    ;
; source_burstwrap     ; Output ; Info     ; Explicitly unconnected                                                                                                                                 ;
; source_byte_cnt      ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                    ;
; source_is_compressed ; Output ; Info     ; Explicitly unconnected                                                                                                                                 ;
; source_burstsize     ; Output ; Info     ; Explicitly unconnected                                                                                                                                 ;
+----------------------+--------+----------+--------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter" ;
+----------------------+-------+----------+-----------------------------------------------------------------------------------------------------------+
; Port                 ; Type  ; Severity ; Details                                                                                                   ;
+----------------------+-------+----------+-----------------------------------------------------------------------------------------------------------+
; in_command_size_data ; Input ; Info     ; Stuck at GND                                                                                              ;
+----------------------+-------+----------+-----------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_mux:rsp_mux|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder" ;
+----------+--------+----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port     ; Type   ; Severity ; Details                                                                                                                                                                 ;
+----------+--------+----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; b[35..1] ; Input  ; Info     ; Stuck at GND                                                                                                                                                            ;
; b[0]     ; Input  ; Info     ; Stuck at VCC                                                                                                                                                            ;
; sum      ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                                     ;
+----------+--------+----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder" ;
+---------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type  ; Severity ; Details                                                                                                                                                                   ;
+---------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; b[3..2] ; Input ; Info     ; Stuck at GND                                                                                                                                                              ;
+---------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_007:router_007|finalprojsoc_mm_interconnect_0_router_007_default_decode:the_default_decode" ;
+------------------------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port                   ; Type   ; Severity ; Details                                                                                                                                                                          ;
+------------------------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; default_destination_id ; Output ; Info     ; Explicitly unconnected                                                                                                                                                           ;
; default_wr_channel     ; Output ; Info     ; Explicitly unconnected                                                                                                                                                           ;
; default_rd_channel     ; Output ; Info     ; Explicitly unconnected                                                                                                                                                           ;
+------------------------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_002|finalprojsoc_mm_interconnect_0_router_002_default_decode:the_default_decode" ;
+------------------------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port                   ; Type   ; Severity ; Details                                                                                                                                                                          ;
+------------------------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; default_destination_id ; Output ; Info     ; Explicitly unconnected                                                                                                                                                           ;
; default_wr_channel     ; Output ; Info     ; Explicitly unconnected                                                                                                                                                           ;
; default_rd_channel     ; Output ; Info     ; Explicitly unconnected                                                                                                                                                           ;
+------------------------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router:router|finalprojsoc_mm_interconnect_0_router_default_decode:the_default_decode" ;
+--------------------+--------+----------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port               ; Type   ; Severity ; Details                                                                                                                                                                  ;
+--------------------+--------+----------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; default_wr_channel ; Output ; Info     ; Explicitly unconnected                                                                                                                                                   ;
; default_rd_channel ; Output ; Info     ; Explicitly unconnected                                                                                                                                                   ;
+--------------------+--------+----------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_0_spi_control_port_agent_rsp_fifo" ;
+-------------------+--------+----------+------------------------------------------------------------------------------------------------------------------+
; Port              ; Type   ; Severity ; Details                                                                                                          ;
+-------------------+--------+----------+------------------------------------------------------------------------------------------------------------------+
; csr_address       ; Input  ; Info     ; Stuck at GND                                                                                                     ;
; csr_read          ; Input  ; Info     ; Stuck at GND                                                                                                     ;
; csr_write         ; Input  ; Info     ; Stuck at GND                                                                                                     ;
; csr_readdata      ; Output ; Info     ; Explicitly unconnected                                                                                           ;
; csr_writedata     ; Input  ; Info     ; Stuck at GND                                                                                                     ;
; almost_full_data  ; Output ; Info     ; Explicitly unconnected                                                                                           ;
; almost_empty_data ; Output ; Info     ; Explicitly unconnected                                                                                           ;
; in_empty          ; Input  ; Info     ; Stuck at GND                                                                                                     ;
; out_empty         ; Output ; Info     ; Explicitly unconnected                                                                                           ;
; in_error          ; Input  ; Info     ; Stuck at GND                                                                                                     ;
; out_error         ; Output ; Info     ; Explicitly unconnected                                                                                           ;
; in_channel        ; Input  ; Info     ; Stuck at GND                                                                                                     ;
; out_channel       ; Output ; Info     ; Explicitly unconnected                                                                                           ;
+-------------------+--------+----------+------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:spi_0_spi_control_port_agent" ;
+-----------------------+-------+----------+----------------------------------------------------------------------------------------------------------+
; Port                  ; Type  ; Severity ; Details                                                                                                  ;
+-----------------------+-------+----------+----------------------------------------------------------------------------------------------------------+
; m0_response           ; Input ; Info     ; Stuck at GND                                                                                             ;
; m0_writeresponsevalid ; Input ; Info     ; Stuck at GND                                                                                             ;
+-----------------------+-------+----------+----------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:random_coordinate_s1_agent_rsp_fifo" ;
+-------------------+--------+----------+----------------------------------------------------------------------------------------------------------------+
; Port              ; Type   ; Severity ; Details                                                                                                        ;
+-------------------+--------+----------+----------------------------------------------------------------------------------------------------------------+
; csr_address       ; Input  ; Info     ; Stuck at GND                                                                                                   ;
; csr_read          ; Input  ; Info     ; Stuck at GND                                                                                                   ;
; csr_write         ; Input  ; Info     ; Stuck at GND                                                                                                   ;
; csr_readdata      ; Output ; Info     ; Explicitly unconnected                                                                                         ;
; csr_writedata     ; Input  ; Info     ; Stuck at GND                                                                                                   ;
; almost_full_data  ; Output ; Info     ; Explicitly unconnected                                                                                         ;
; almost_empty_data ; Output ; Info     ; Explicitly unconnected                                                                                         ;
; in_empty          ; Input  ; Info     ; Stuck at GND                                                                                                   ;
; out_empty         ; Output ; Info     ; Explicitly unconnected                                                                                         ;
; in_error          ; Input  ; Info     ; Stuck at GND                                                                                                   ;
; out_error         ; Output ; Info     ; Explicitly unconnected                                                                                         ;
; in_channel        ; Input  ; Info     ; Stuck at GND                                                                                                   ;
; out_channel       ; Output ; Info     ; Explicitly unconnected                                                                                         ;
+-------------------+--------+----------+----------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:random_coordinate_s1_agent" ;
+-----------------------+-------+----------+--------------------------------------------------------------------------------------------------------+
; Port                  ; Type  ; Severity ; Details                                                                                                ;
+-----------------------+-------+----------+--------------------------------------------------------------------------------------------------------+
; m0_response           ; Input ; Info     ; Stuck at GND                                                                                           ;
; m0_writeresponsevalid ; Input ; Info     ; Stuck at GND                                                                                           ;
+-----------------------+-------+----------+--------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:y_velocity_s1_agent_rsp_fifo" ;
+-------------------+--------+----------+---------------------------------------------------------------------------------------------------------+
; Port              ; Type   ; Severity ; Details                                                                                                 ;
+-------------------+--------+----------+---------------------------------------------------------------------------------------------------------+
; csr_address       ; Input  ; Info     ; Stuck at GND                                                                                            ;
; csr_read          ; Input  ; Info     ; Stuck at GND                                                                                            ;
; csr_write         ; Input  ; Info     ; Stuck at GND                                                                                            ;
; csr_readdata      ; Output ; Info     ; Explicitly unconnected                                                                                  ;
; csr_writedata     ; Input  ; Info     ; Stuck at GND                                                                                            ;
; almost_full_data  ; Output ; Info     ; Explicitly unconnected                                                                                  ;
; almost_empty_data ; Output ; Info     ; Explicitly unconnected                                                                                  ;
; in_empty          ; Input  ; Info     ; Stuck at GND                                                                                            ;
; out_empty         ; Output ; Info     ; Explicitly unconnected                                                                                  ;
; in_error          ; Input  ; Info     ; Stuck at GND                                                                                            ;
; out_error         ; Output ; Info     ; Explicitly unconnected                                                                                  ;
; in_channel        ; Input  ; Info     ; Stuck at GND                                                                                            ;
; out_channel       ; Output ; Info     ; Explicitly unconnected                                                                                  ;
+-------------------+--------+----------+---------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:y_velocity_s1_agent" ;
+-----------------------+-------+----------+-------------------------------------------------------------------------------------------------+
; Port                  ; Type  ; Severity ; Details                                                                                         ;
+-----------------------+-------+----------+-------------------------------------------------------------------------------------------------+
; m0_response           ; Input ; Info     ; Stuck at GND                                                                                    ;
; m0_writeresponsevalid ; Input ; Info     ; Stuck at GND                                                                                    ;
+-----------------------+-------+----------+-------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:x_velocity_s1_agent_rsp_fifo" ;
+-------------------+--------+----------+---------------------------------------------------------------------------------------------------------+
; Port              ; Type   ; Severity ; Details                                                                                                 ;
+-------------------+--------+----------+---------------------------------------------------------------------------------------------------------+
; csr_address       ; Input  ; Info     ; Stuck at GND                                                                                            ;
; csr_read          ; Input  ; Info     ; Stuck at GND                                                                                            ;
; csr_write         ; Input  ; Info     ; Stuck at GND                                                                                            ;
; csr_readdata      ; Output ; Info     ; Explicitly unconnected                                                                                  ;
; csr_writedata     ; Input  ; Info     ; Stuck at GND                                                                                            ;
; almost_full_data  ; Output ; Info     ; Explicitly unconnected                                                                                  ;
; almost_empty_data ; Output ; Info     ; Explicitly unconnected                                                                                  ;
; in_empty          ; Input  ; Info     ; Stuck at GND                                                                                            ;
; out_empty         ; Output ; Info     ; Explicitly unconnected                                                                                  ;
; in_error          ; Input  ; Info     ; Stuck at GND                                                                                            ;
; out_error         ; Output ; Info     ; Explicitly unconnected                                                                                  ;
; in_channel        ; Input  ; Info     ; Stuck at GND                                                                                            ;
; out_channel       ; Output ; Info     ; Explicitly unconnected                                                                                  ;
+-------------------+--------+----------+---------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:x_velocity_s1_agent" ;
+-----------------------+-------+----------+-------------------------------------------------------------------------------------------------+
; Port                  ; Type  ; Severity ; Details                                                                                         ;
+-----------------------+-------+----------+-------------------------------------------------------------------------------------------------+
; m0_response           ; Input ; Info     ; Stuck at GND                                                                                    ;
; m0_writeresponsevalid ; Input ; Info     ; Stuck at GND                                                                                    ;
+-----------------------+-------+----------+-------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo" ;
+-------------------+--------+----------+----------------------------------------------------------------------------------------------------+
; Port              ; Type   ; Severity ; Details                                                                                            ;
+-------------------+--------+----------+----------------------------------------------------------------------------------------------------+
; csr_address       ; Input  ; Info     ; Stuck at GND                                                                                       ;
; csr_read          ; Input  ; Info     ; Stuck at GND                                                                                       ;
; csr_write         ; Input  ; Info     ; Stuck at GND                                                                                       ;
; csr_readdata      ; Output ; Info     ; Explicitly unconnected                                                                             ;
; csr_writedata     ; Input  ; Info     ; Stuck at GND                                                                                       ;
; almost_full_data  ; Output ; Info     ; Explicitly unconnected                                                                             ;
; almost_empty_data ; Output ; Info     ; Explicitly unconnected                                                                             ;
; in_empty          ; Input  ; Info     ; Stuck at GND                                                                                       ;
; out_empty         ; Output ; Info     ; Explicitly unconnected                                                                             ;
; in_error          ; Input  ; Info     ; Stuck at GND                                                                                       ;
; out_error         ; Output ; Info     ; Explicitly unconnected                                                                             ;
; in_channel        ; Input  ; Info     ; Stuck at GND                                                                                       ;
; out_channel       ; Output ; Info     ; Explicitly unconnected                                                                             ;
+-------------------+--------+----------+----------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:timer_s1_agent" ;
+-----------------------+-------+----------+--------------------------------------------------------------------------------------------+
; Port                  ; Type  ; Severity ; Details                                                                                    ;
+-----------------------+-------+----------+--------------------------------------------------------------------------------------------+
; m0_response           ; Input ; Info     ; Stuck at GND                                                                               ;
; m0_writeresponsevalid ; Input ; Info     ; Stuck at GND                                                                               ;
+-----------------------+-------+----------+--------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo" ;
+-------------------+--------+----------+------------------------------------------------------------------------------------------------------+
; Port              ; Type   ; Severity ; Details                                                                                              ;
+-------------------+--------+----------+------------------------------------------------------------------------------------------------------+
; csr_address       ; Input  ; Info     ; Stuck at GND                                                                                         ;
; csr_read          ; Input  ; Info     ; Stuck at GND                                                                                         ;
; csr_write         ; Input  ; Info     ; Stuck at GND                                                                                         ;
; csr_readdata      ; Output ; Info     ; Explicitly unconnected                                                                               ;
; csr_writedata     ; Input  ; Info     ; Stuck at GND                                                                                         ;
; almost_full_data  ; Output ; Info     ; Explicitly unconnected                                                                               ;
; almost_empty_data ; Output ; Info     ; Explicitly unconnected                                                                               ;
; in_empty          ; Input  ; Info     ; Stuck at GND                                                                                         ;
; out_empty         ; Output ; Info     ; Explicitly unconnected                                                                               ;
; in_error          ; Input  ; Info     ; Stuck at GND                                                                                         ;
; out_error         ; Output ; Info     ; Explicitly unconnected                                                                               ;
; in_channel        ; Input  ; Info     ; Stuck at GND                                                                                         ;
; out_channel       ; Output ; Info     ; Explicitly unconnected                                                                               ;
+-------------------+--------+----------+------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_rst_s1_agent" ;
+-----------------------+-------+----------+----------------------------------------------------------------------------------------------+
; Port                  ; Type  ; Severity ; Details                                                                                      ;
+-----------------------+-------+----------+----------------------------------------------------------------------------------------------+
; m0_response           ; Input ; Info     ; Stuck at GND                                                                                 ;
; m0_writeresponsevalid ; Input ; Info     ; Stuck at GND                                                                                 ;
+-----------------------+-------+----------+----------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo" ;
+-------------------+--------+----------+------------------------------------------------------------------------------------------------------+
; Port              ; Type   ; Severity ; Details                                                                                              ;
+-------------------+--------+----------+------------------------------------------------------------------------------------------------------+
; csr_address       ; Input  ; Info     ; Stuck at GND                                                                                         ;
; csr_read          ; Input  ; Info     ; Stuck at GND                                                                                         ;
; csr_write         ; Input  ; Info     ; Stuck at GND                                                                                         ;
; csr_readdata      ; Output ; Info     ; Explicitly unconnected                                                                               ;
; csr_writedata     ; Input  ; Info     ; Stuck at GND                                                                                         ;
; almost_full_data  ; Output ; Info     ; Explicitly unconnected                                                                               ;
; almost_empty_data ; Output ; Info     ; Explicitly unconnected                                                                               ;
; in_empty          ; Input  ; Info     ; Stuck at GND                                                                                         ;
; out_empty         ; Output ; Info     ; Explicitly unconnected                                                                               ;
; in_error          ; Input  ; Info     ; Stuck at GND                                                                                         ;
; out_error         ; Output ; Info     ; Explicitly unconnected                                                                               ;
; in_channel        ; Input  ; Info     ; Stuck at GND                                                                                         ;
; out_channel       ; Output ; Info     ; Explicitly unconnected                                                                               ;
+-------------------+--------+----------+------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_gpx_s1_agent" ;
+-----------------------+-------+----------+----------------------------------------------------------------------------------------------+
; Port                  ; Type  ; Severity ; Details                                                                                      ;
+-----------------------+-------+----------+----------------------------------------------------------------------------------------------+
; m0_response           ; Input ; Info     ; Stuck at GND                                                                                 ;
; m0_writeresponsevalid ; Input ; Info     ; Stuck at GND                                                                                 ;
+-----------------------+-------+----------+----------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo" ;
+-------------------+--------+----------+------------------------------------------------------------------------------------------------------+
; Port              ; Type   ; Severity ; Details                                                                                              ;
+-------------------+--------+----------+------------------------------------------------------------------------------------------------------+
; csr_address       ; Input  ; Info     ; Stuck at GND                                                                                         ;
; csr_read          ; Input  ; Info     ; Stuck at GND                                                                                         ;
; csr_write         ; Input  ; Info     ; Stuck at GND                                                                                         ;
; csr_readdata      ; Output ; Info     ; Explicitly unconnected                                                                               ;
; csr_writedata     ; Input  ; Info     ; Stuck at GND                                                                                         ;
; almost_full_data  ; Output ; Info     ; Explicitly unconnected                                                                               ;
; almost_empty_data ; Output ; Info     ; Explicitly unconnected                                                                               ;
; in_empty          ; Input  ; Info     ; Stuck at GND                                                                                         ;
; out_empty         ; Output ; Info     ; Explicitly unconnected                                                                               ;
; in_error          ; Input  ; Info     ; Stuck at GND                                                                                         ;
; out_error         ; Output ; Info     ; Explicitly unconnected                                                                               ;
; in_channel        ; Input  ; Info     ; Stuck at GND                                                                                         ;
; out_channel       ; Output ; Info     ; Explicitly unconnected                                                                               ;
+-------------------+--------+----------+------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_irq_s1_agent" ;
+-----------------------+-------+----------+----------------------------------------------------------------------------------------------+
; Port                  ; Type  ; Severity ; Details                                                                                      ;
+-----------------------+-------+----------+----------------------------------------------------------------------------------------------+
; m0_response           ; Input ; Info     ; Stuck at GND                                                                                 ;
; m0_writeresponsevalid ; Input ; Info     ; Stuck at GND                                                                                 ;
+-----------------------+-------+----------+----------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo" ;
+-------------------+--------+----------+------------------------------------------------------------------------------------------------------+
; Port              ; Type   ; Severity ; Details                                                                                              ;
+-------------------+--------+----------+------------------------------------------------------------------------------------------------------+
; csr_address       ; Input  ; Info     ; Stuck at GND                                                                                         ;
; csr_read          ; Input  ; Info     ; Stuck at GND                                                                                         ;
; csr_write         ; Input  ; Info     ; Stuck at GND                                                                                         ;
; csr_readdata      ; Output ; Info     ; Explicitly unconnected                                                                               ;
; csr_writedata     ; Input  ; Info     ; Stuck at GND                                                                                         ;
; almost_full_data  ; Output ; Info     ; Explicitly unconnected                                                                               ;
; almost_empty_data ; Output ; Info     ; Explicitly unconnected                                                                               ;
; in_empty          ; Input  ; Info     ; Stuck at GND                                                                                         ;
; out_empty         ; Output ; Info     ; Explicitly unconnected                                                                               ;
; in_error          ; Input  ; Info     ; Stuck at GND                                                                                         ;
; out_error         ; Output ; Info     ; Explicitly unconnected                                                                               ;
; in_channel        ; Input  ; Info     ; Stuck at GND                                                                                         ;
; out_channel       ; Output ; Info     ; Explicitly unconnected                                                                               ;
+-------------------+--------+----------+------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:keycode_s1_agent" ;
+-----------------------+-------+----------+----------------------------------------------------------------------------------------------+
; Port                  ; Type  ; Severity ; Details                                                                                      ;
+-----------------------+-------+----------+----------------------------------------------------------------------------------------------+
; m0_response           ; Input ; Info     ; Stuck at GND                                                                                 ;
; m0_writeresponsevalid ; Input ; Info     ; Stuck at GND                                                                                 ;
+-----------------------+-------+----------+----------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo" ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------------------------+
; Port              ; Type   ; Severity ; Details                                                                                               ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------------------------+
; csr_address       ; Input  ; Info     ; Stuck at GND                                                                                          ;
; csr_read          ; Input  ; Info     ; Stuck at GND                                                                                          ;
; csr_write         ; Input  ; Info     ; Stuck at GND                                                                                          ;
; csr_readdata      ; Output ; Info     ; Explicitly unconnected                                                                                ;
; csr_writedata     ; Input  ; Info     ; Stuck at GND                                                                                          ;
; almost_full_data  ; Output ; Info     ; Explicitly unconnected                                                                                ;
; almost_empty_data ; Output ; Info     ; Explicitly unconnected                                                                                ;
; in_empty          ; Input  ; Info     ; Stuck at GND                                                                                          ;
; out_empty         ; Output ; Info     ; Explicitly unconnected                                                                                ;
; in_error          ; Input  ; Info     ; Stuck at GND                                                                                          ;
; out_error         ; Output ; Info     ; Explicitly unconnected                                                                                ;
; in_channel        ; Input  ; Info     ; Stuck at GND                                                                                          ;
; out_channel       ; Output ; Info     ; Explicitly unconnected                                                                                ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:leds_pio_s1_agent" ;
+-----------------------+-------+----------+-----------------------------------------------------------------------------------------------+
; Port                  ; Type  ; Severity ; Details                                                                                       ;
+-----------------------+-------+----------+-----------------------------------------------------------------------------------------------+
; m0_response           ; Input ; Info     ; Stuck at GND                                                                                  ;
; m0_writeresponsevalid ; Input ; Info     ; Stuck at GND                                                                                  ;
+-----------------------+-------+----------+-----------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex_digits_pio_s1_agent_rsp_fifo" ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------------------------------+
; Port              ; Type   ; Severity ; Details                                                                                                     ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------------------------------+
; csr_address       ; Input  ; Info     ; Stuck at GND                                                                                                ;
; csr_read          ; Input  ; Info     ; Stuck at GND                                                                                                ;
; csr_write         ; Input  ; Info     ; Stuck at GND                                                                                                ;
; csr_readdata      ; Output ; Info     ; Explicitly unconnected                                                                                      ;
; csr_writedata     ; Input  ; Info     ; Stuck at GND                                                                                                ;
; almost_full_data  ; Output ; Info     ; Explicitly unconnected                                                                                      ;
; almost_empty_data ; Output ; Info     ; Explicitly unconnected                                                                                      ;
; in_empty          ; Input  ; Info     ; Stuck at GND                                                                                                ;
; out_empty         ; Output ; Info     ; Explicitly unconnected                                                                                      ;
; in_error          ; Input  ; Info     ; Stuck at GND                                                                                                ;
; out_error         ; Output ; Info     ; Explicitly unconnected                                                                                      ;
; in_channel        ; Input  ; Info     ; Stuck at GND                                                                                                ;
; out_channel       ; Output ; Info     ; Explicitly unconnected                                                                                      ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hex_digits_pio_s1_agent" ;
+-----------------------+-------+----------+-----------------------------------------------------------------------------------------------------+
; Port                  ; Type  ; Severity ; Details                                                                                             ;
+-----------------------+-------+----------+-----------------------------------------------------------------------------------------------------+
; m0_response           ; Input ; Info     ; Stuck at GND                                                                                        ;
; m0_writeresponsevalid ; Input ; Info     ; Stuck at GND                                                                                        ;
+-----------------------+-------+----------+-----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo" ;
+-------------------+--------+----------+--------------------------------------------------------------------------------------------------+
; Port              ; Type   ; Severity ; Details                                                                                          ;
+-------------------+--------+----------+--------------------------------------------------------------------------------------------------+
; csr_address       ; Input  ; Info     ; Stuck at GND                                                                                     ;
; csr_read          ; Input  ; Info     ; Stuck at GND                                                                                     ;
; csr_write         ; Input  ; Info     ; Stuck at GND                                                                                     ;
; csr_readdata      ; Output ; Info     ; Explicitly unconnected                                                                           ;
; csr_writedata     ; Input  ; Info     ; Stuck at GND                                                                                     ;
; almost_full_data  ; Output ; Info     ; Explicitly unconnected                                                                           ;
; almost_empty_data ; Output ; Info     ; Explicitly unconnected                                                                           ;
; in_empty          ; Input  ; Info     ; Stuck at GND                                                                                     ;
; out_empty         ; Output ; Info     ; Explicitly unconnected                                                                           ;
; in_error          ; Input  ; Info     ; Stuck at GND                                                                                     ;
; out_error         ; Output ; Info     ; Explicitly unconnected                                                                           ;
; in_channel        ; Input  ; Info     ; Stuck at GND                                                                                     ;
; out_channel       ; Output ; Info     ; Explicitly unconnected                                                                           ;
+-------------------+--------+----------+--------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:key_s1_agent" ;
+-----------------------+-------+----------+------------------------------------------------------------------------------------------+
; Port                  ; Type  ; Severity ; Details                                                                                  ;
+-----------------------+-------+----------+------------------------------------------------------------------------------------------+
; m0_response           ; Input ; Info     ; Stuck at GND                                                                             ;
; m0_writeresponsevalid ; Input ; Info     ; Stuck at GND                                                                             ;
+-----------------------+-------+----------+------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo" ;
+-------------------+--------+----------+------------------------------------------------------------------------------------------------------+
; Port              ; Type   ; Severity ; Details                                                                                              ;
+-------------------+--------+----------+------------------------------------------------------------------------------------------------------+
; csr_address       ; Input  ; Info     ; Stuck at GND                                                                                         ;
; csr_read          ; Input  ; Info     ; Stuck at GND                                                                                         ;
; csr_write         ; Input  ; Info     ; Stuck at GND                                                                                         ;
; csr_readdata      ; Output ; Info     ; Explicitly unconnected                                                                               ;
; csr_writedata     ; Input  ; Info     ; Stuck at GND                                                                                         ;
; almost_full_data  ; Output ; Info     ; Explicitly unconnected                                                                               ;
; almost_empty_data ; Output ; Info     ; Explicitly unconnected                                                                               ;
; in_startofpacket  ; Input  ; Info     ; Stuck at GND                                                                                         ;
; in_endofpacket    ; Input  ; Info     ; Stuck at GND                                                                                         ;
; out_startofpacket ; Output ; Info     ; Explicitly unconnected                                                                               ;
; out_endofpacket   ; Output ; Info     ; Explicitly unconnected                                                                               ;
; in_empty          ; Input  ; Info     ; Stuck at GND                                                                                         ;
; out_empty         ; Output ; Info     ; Explicitly unconnected                                                                               ;
; in_error          ; Input  ; Info     ; Stuck at GND                                                                                         ;
; out_error         ; Output ; Info     ; Explicitly unconnected                                                                               ;
; in_channel        ; Input  ; Info     ; Stuck at GND                                                                                         ;
; out_channel       ; Output ; Info     ; Explicitly unconnected                                                                               ;
+-------------------+--------+----------+------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo" ;
+-------------------+--------+----------+----------------------------------------------------------------------------------------------------+
; Port              ; Type   ; Severity ; Details                                                                                            ;
+-------------------+--------+----------+----------------------------------------------------------------------------------------------------+
; csr_address       ; Input  ; Info     ; Stuck at GND                                                                                       ;
; csr_read          ; Input  ; Info     ; Stuck at GND                                                                                       ;
; csr_write         ; Input  ; Info     ; Stuck at GND                                                                                       ;
; csr_readdata      ; Output ; Info     ; Explicitly unconnected                                                                             ;
; csr_writedata     ; Input  ; Info     ; Stuck at GND                                                                                       ;
; almost_full_data  ; Output ; Info     ; Explicitly unconnected                                                                             ;
; almost_empty_data ; Output ; Info     ; Explicitly unconnected                                                                             ;
; in_empty          ; Input  ; Info     ; Stuck at GND                                                                                       ;
; out_empty         ; Output ; Info     ; Explicitly unconnected                                                                             ;
; in_error          ; Input  ; Info     ; Stuck at GND                                                                                       ;
; out_error         ; Output ; Info     ; Explicitly unconnected                                                                             ;
; in_channel        ; Input  ; Info     ; Stuck at GND                                                                                       ;
; out_channel       ; Output ; Info     ; Explicitly unconnected                                                                             ;
+-------------------+--------+----------+----------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent" ;
+-----------------------+-------+----------+--------------------------------------------------------------------------------------------+
; Port                  ; Type  ; Severity ; Details                                                                                    ;
+-----------------------+-------+----------+--------------------------------------------------------------------------------------------+
; m0_response           ; Input ; Info     ; Stuck at GND                                                                               ;
; m0_writeresponsevalid ; Input ; Info     ; Stuck at GND                                                                               ;
+-----------------------+-------+----------+--------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo" ;
+-------------------+--------+----------+---------------------------------------------------------------------------------------------------------------+
; Port              ; Type   ; Severity ; Details                                                                                                       ;
+-------------------+--------+----------+---------------------------------------------------------------------------------------------------------------+
; csr_address       ; Input  ; Info     ; Stuck at GND                                                                                                  ;
; csr_read          ; Input  ; Info     ; Stuck at GND                                                                                                  ;
; csr_write         ; Input  ; Info     ; Stuck at GND                                                                                                  ;
; csr_readdata      ; Output ; Info     ; Explicitly unconnected                                                                                        ;
; csr_writedata     ; Input  ; Info     ; Stuck at GND                                                                                                  ;
; almost_full_data  ; Output ; Info     ; Explicitly unconnected                                                                                        ;
; almost_empty_data ; Output ; Info     ; Explicitly unconnected                                                                                        ;
; in_empty          ; Input  ; Info     ; Stuck at GND                                                                                                  ;
; out_empty         ; Output ; Info     ; Explicitly unconnected                                                                                        ;
; in_error          ; Input  ; Info     ; Stuck at GND                                                                                                  ;
; out_error         ; Output ; Info     ; Explicitly unconnected                                                                                        ;
; in_channel        ; Input  ; Info     ; Stuck at GND                                                                                                  ;
; out_channel       ; Output ; Info     ; Explicitly unconnected                                                                                        ;
+-------------------+--------+----------+---------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_memory2_0_s1_agent" ;
+-----------------------+-------+----------+-------------------------------------------------------------------------------------------------------+
; Port                  ; Type  ; Severity ; Details                                                                                               ;
+-----------------------+-------+----------+-------------------------------------------------------------------------------------------------------+
; m0_response           ; Input ; Info     ; Stuck at GND                                                                                          ;
; m0_writeresponsevalid ; Input ; Info     ; Stuck at GND                                                                                          ;
+-----------------------+-------+----------+-------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo" ;
+-------------------+--------+----------+---------------------------------------------------------------------------------------------------------------+
; Port              ; Type   ; Severity ; Details                                                                                                       ;
+-------------------+--------+----------+---------------------------------------------------------------------------------------------------------------+
; csr_address       ; Input  ; Info     ; Stuck at GND                                                                                                  ;
; csr_read          ; Input  ; Info     ; Stuck at GND                                                                                                  ;
; csr_write         ; Input  ; Info     ; Stuck at GND                                                                                                  ;
; csr_readdata      ; Output ; Info     ; Explicitly unconnected                                                                                        ;
; csr_writedata     ; Input  ; Info     ; Stuck at GND                                                                                                  ;
; almost_full_data  ; Output ; Info     ; Explicitly unconnected                                                                                        ;
; almost_empty_data ; Output ; Info     ; Explicitly unconnected                                                                                        ;
; in_empty          ; Input  ; Info     ; Stuck at GND                                                                                                  ;
; out_empty         ; Output ; Info     ; Explicitly unconnected                                                                                        ;
; in_error          ; Input  ; Info     ; Stuck at GND                                                                                                  ;
; out_error         ; Output ; Info     ; Explicitly unconnected                                                                                        ;
; in_channel        ; Input  ; Info     ; Stuck at GND                                                                                                  ;
; out_channel       ; Output ; Info     ; Explicitly unconnected                                                                                        ;
+-------------------+--------+----------+---------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_pll_pll_slave_agent" ;
+-----------------------+-------+----------+-------------------------------------------------------------------------------------------------------+
; Port                  ; Type  ; Severity ; Details                                                                                               ;
+-----------------------+-------+----------+-------------------------------------------------------------------------------------------------------+
; m0_response           ; Input ; Info     ; Stuck at GND                                                                                          ;
; m0_writeresponsevalid ; Input ; Info     ; Stuck at GND                                                                                          ;
+-----------------------+-------+----------+-------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo" ;
+-------------------+--------+----------+------------------------------------------------------------------------------------------------------------------------+
; Port              ; Type   ; Severity ; Details                                                                                                                ;
+-------------------+--------+----------+------------------------------------------------------------------------------------------------------------------------+
; csr_address       ; Input  ; Info     ; Stuck at GND                                                                                                           ;
; csr_read          ; Input  ; Info     ; Stuck at GND                                                                                                           ;
; csr_write         ; Input  ; Info     ; Stuck at GND                                                                                                           ;
; csr_readdata      ; Output ; Info     ; Explicitly unconnected                                                                                                 ;
; csr_writedata     ; Input  ; Info     ; Stuck at GND                                                                                                           ;
; almost_full_data  ; Output ; Info     ; Explicitly unconnected                                                                                                 ;
; almost_empty_data ; Output ; Info     ; Explicitly unconnected                                                                                                 ;
; in_empty          ; Input  ; Info     ; Stuck at GND                                                                                                           ;
; out_empty         ; Output ; Info     ; Explicitly unconnected                                                                                                 ;
; in_error          ; Input  ; Info     ; Stuck at GND                                                                                                           ;
; out_error         ; Output ; Info     ; Explicitly unconnected                                                                                                 ;
; in_channel        ; Input  ; Info     ; Stuck at GND                                                                                                           ;
; out_channel       ; Output ; Info     ; Explicitly unconnected                                                                                                 ;
+-------------------+--------+----------+------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent" ;
+-----------------------+-------+----------+----------------------------------------------------------------------------------------------------------------+
; Port                  ; Type  ; Severity ; Details                                                                                                        ;
+-----------------------+-------+----------+----------------------------------------------------------------------------------------------------------------+
; m0_response           ; Input ; Info     ; Stuck at GND                                                                                                   ;
; m0_writeresponsevalid ; Input ; Info     ; Stuck at GND                                                                                                   ;
+-----------------------+-------+----------+----------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo" ;
+-------------------+--------+----------+----------------------------------------------------------------------------------------------------------------------+
; Port              ; Type   ; Severity ; Details                                                                                                              ;
+-------------------+--------+----------+----------------------------------------------------------------------------------------------------------------------+
; csr_address       ; Input  ; Info     ; Stuck at GND                                                                                                         ;
; csr_read          ; Input  ; Info     ; Stuck at GND                                                                                                         ;
; csr_write         ; Input  ; Info     ; Stuck at GND                                                                                                         ;
; csr_readdata      ; Output ; Info     ; Explicitly unconnected                                                                                               ;
; csr_writedata     ; Input  ; Info     ; Stuck at GND                                                                                                         ;
; almost_full_data  ; Output ; Info     ; Explicitly unconnected                                                                                               ;
; almost_empty_data ; Output ; Info     ; Explicitly unconnected                                                                                               ;
; in_empty          ; Input  ; Info     ; Stuck at GND                                                                                                         ;
; out_empty         ; Output ; Info     ; Explicitly unconnected                                                                                               ;
; in_error          ; Input  ; Info     ; Stuck at GND                                                                                                         ;
; out_error         ; Output ; Info     ; Explicitly unconnected                                                                                               ;
; in_channel        ; Input  ; Info     ; Stuck at GND                                                                                                         ;
; out_channel       ; Output ; Info     ; Explicitly unconnected                                                                                               ;
+-------------------+--------+----------+----------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent" ;
+-----------------------+-------+----------+--------------------------------------------------------------------------------------------------------------+
; Port                  ; Type  ; Severity ; Details                                                                                                      ;
+-----------------------+-------+----------+--------------------------------------------------------------------------------------------------------------+
; m0_response           ; Input ; Info     ; Stuck at GND                                                                                                 ;
; m0_writeresponsevalid ; Input ; Info     ; Stuck at GND                                                                                                 ;
+-----------------------+-------+----------+--------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo" ;
+-------------------+--------+----------+-----------------------------------------------------------------------------------------------------------------------+
; Port              ; Type   ; Severity ; Details                                                                                                               ;
+-------------------+--------+----------+-----------------------------------------------------------------------------------------------------------------------+
; csr_address       ; Input  ; Info     ; Stuck at GND                                                                                                          ;
; csr_read          ; Input  ; Info     ; Stuck at GND                                                                                                          ;
; csr_write         ; Input  ; Info     ; Stuck at GND                                                                                                          ;
; csr_readdata      ; Output ; Info     ; Explicitly unconnected                                                                                                ;
; csr_writedata     ; Input  ; Info     ; Stuck at GND                                                                                                          ;
; almost_full_data  ; Output ; Info     ; Explicitly unconnected                                                                                                ;
; almost_empty_data ; Output ; Info     ; Explicitly unconnected                                                                                                ;
; in_empty          ; Input  ; Info     ; Stuck at GND                                                                                                          ;
; out_empty         ; Output ; Info     ; Explicitly unconnected                                                                                                ;
; in_error          ; Input  ; Info     ; Stuck at GND                                                                                                          ;
; out_error         ; Output ; Info     ; Explicitly unconnected                                                                                                ;
; in_channel        ; Input  ; Info     ; Stuck at GND                                                                                                          ;
; out_channel       ; Output ; Info     ; Explicitly unconnected                                                                                                ;
+-------------------+--------+----------+-----------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:jtag_uart_avalon_jtag_slave_agent" ;
+-----------------------+-------+----------+---------------------------------------------------------------------------------------------------------------+
; Port                  ; Type  ; Severity ; Details                                                                                                       ;
+-----------------------+-------+----------+---------------------------------------------------------------------------------------------------------------+
; m0_response           ; Input ; Info     ; Stuck at GND                                                                                                  ;
; m0_writeresponsevalid ; Input ; Info     ; Stuck at GND                                                                                                  ;
+-----------------------+-------+----------+---------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_instruction_master_agent" ;
+-----------------------+--------+----------+-------------------------------------------------------------------------------------------------------------------+
; Port                  ; Type   ; Severity ; Details                                                                                                           ;
+-----------------------+--------+----------+-------------------------------------------------------------------------------------------------------------------+
; av_response           ; Output ; Info     ; Explicitly unconnected                                                                                            ;
; av_writeresponsevalid ; Output ; Info     ; Explicitly unconnected                                                                                            ;
+-----------------------+--------+----------+-------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_data_master_agent" ;
+-----------------------+--------+----------+------------------------------------------------------------------------------------------------------------+
; Port                  ; Type   ; Severity ; Details                                                                                                    ;
+-----------------------+--------+----------+------------------------------------------------------------------------------------------------------------+
; av_response           ; Output ; Info     ; Explicitly unconnected                                                                                     ;
; av_writeresponsevalid ; Output ; Info     ; Explicitly unconnected                                                                                     ;
+-----------------------+--------+----------+------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:spi_0_spi_control_port_translator" ;
+------------------------+--------+----------+------------------------------------------------------------------------------------------------------------------+
; Port                   ; Type   ; Severity ; Details                                                                                                          ;
+------------------------+--------+----------+------------------------------------------------------------------------------------------------------------------+
; av_begintransfer       ; Output ; Info     ; Explicitly unconnected                                                                                           ;
; av_beginbursttransfer  ; Output ; Info     ; Explicitly unconnected                                                                                           ;
; av_burstcount          ; Output ; Info     ; Explicitly unconnected                                                                                           ;
; av_byteenable          ; Output ; Info     ; Explicitly unconnected                                                                                           ;
; av_readdatavalid       ; Input  ; Info     ; Stuck at GND                                                                                                     ;
; av_waitrequest         ; Input  ; Info     ; Stuck at GND                                                                                                     ;
; av_writebyteenable     ; Output ; Info     ; Explicitly unconnected                                                                                           ;
; av_lock                ; Output ; Info     ; Explicitly unconnected                                                                                           ;
; av_clken               ; Output ; Info     ; Explicitly unconnected                                                                                           ;
; uav_clken              ; Input  ; Info     ; Stuck at GND                                                                                                     ;
; av_debugaccess         ; Output ; Info     ; Explicitly unconnected                                                                                           ;
; av_outputenable        ; Output ; Info     ; Explicitly unconnected                                                                                           ;
; uav_response           ; Output ; Info     ; Explicitly unconnected                                                                                           ;
; av_response            ; Input  ; Info     ; Stuck at GND                                                                                                     ;
; uav_writeresponsevalid ; Output ; Info     ; Explicitly unconnected                                                                                           ;
; av_writeresponsevalid  ; Input  ; Info     ; Stuck at GND                                                                                                     ;
+------------------------+--------+----------+------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:random_coordinate_s1_translator" ;
+------------------------+--------+----------+----------------------------------------------------------------------------------------------------------------+
; Port                   ; Type   ; Severity ; Details                                                                                                        ;
+------------------------+--------+----------+----------------------------------------------------------------------------------------------------------------+
; av_read                ; Output ; Info     ; Explicitly unconnected                                                                                         ;
; av_begintransfer       ; Output ; Info     ; Explicitly unconnected                                                                                         ;
; av_beginbursttransfer  ; Output ; Info     ; Explicitly unconnected                                                                                         ;
; av_burstcount          ; Output ; Info     ; Explicitly unconnected                                                                                         ;
; av_byteenable          ; Output ; Info     ; Explicitly unconnected                                                                                         ;
; av_readdatavalid       ; Input  ; Info     ; Stuck at GND                                                                                                   ;
; av_waitrequest         ; Input  ; Info     ; Stuck at GND                                                                                                   ;
; av_writebyteenable     ; Output ; Info     ; Explicitly unconnected                                                                                         ;
; av_lock                ; Output ; Info     ; Explicitly unconnected                                                                                         ;
; av_clken               ; Output ; Info     ; Explicitly unconnected                                                                                         ;
; uav_clken              ; Input  ; Info     ; Stuck at GND                                                                                                   ;
; av_debugaccess         ; Output ; Info     ; Explicitly unconnected                                                                                         ;
; av_outputenable        ; Output ; Info     ; Explicitly unconnected                                                                                         ;
; uav_response           ; Output ; Info     ; Explicitly unconnected                                                                                         ;
; av_response            ; Input  ; Info     ; Stuck at GND                                                                                                   ;
; uav_writeresponsevalid ; Output ; Info     ; Explicitly unconnected                                                                                         ;
; av_writeresponsevalid  ; Input  ; Info     ; Stuck at GND                                                                                                   ;
+------------------------+--------+----------+----------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:y_velocity_s1_translator" ;
+------------------------+--------+----------+---------------------------------------------------------------------------------------------------------+
; Port                   ; Type   ; Severity ; Details                                                                                                 ;
+------------------------+--------+----------+---------------------------------------------------------------------------------------------------------+
; av_read                ; Output ; Info     ; Explicitly unconnected                                                                                  ;
; av_begintransfer       ; Output ; Info     ; Explicitly unconnected                                                                                  ;
; av_beginbursttransfer  ; Output ; Info     ; Explicitly unconnected                                                                                  ;
; av_burstcount          ; Output ; Info     ; Explicitly unconnected                                                                                  ;
; av_byteenable          ; Output ; Info     ; Explicitly unconnected                                                                                  ;
; av_readdatavalid       ; Input  ; Info     ; Stuck at GND                                                                                            ;
; av_waitrequest         ; Input  ; Info     ; Stuck at GND                                                                                            ;
; av_writebyteenable     ; Output ; Info     ; Explicitly unconnected                                                                                  ;
; av_lock                ; Output ; Info     ; Explicitly unconnected                                                                                  ;
; av_clken               ; Output ; Info     ; Explicitly unconnected                                                                                  ;
; uav_clken              ; Input  ; Info     ; Stuck at GND                                                                                            ;
; av_debugaccess         ; Output ; Info     ; Explicitly unconnected                                                                                  ;
; av_outputenable        ; Output ; Info     ; Explicitly unconnected                                                                                  ;
; uav_response           ; Output ; Info     ; Explicitly unconnected                                                                                  ;
; av_response            ; Input  ; Info     ; Stuck at GND                                                                                            ;
; uav_writeresponsevalid ; Output ; Info     ; Explicitly unconnected                                                                                  ;
; av_writeresponsevalid  ; Input  ; Info     ; Stuck at GND                                                                                            ;
+------------------------+--------+----------+---------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:x_velocity_s1_translator" ;
+------------------------+--------+----------+---------------------------------------------------------------------------------------------------------+
; Port                   ; Type   ; Severity ; Details                                                                                                 ;
+------------------------+--------+----------+---------------------------------------------------------------------------------------------------------+
; av_read                ; Output ; Info     ; Explicitly unconnected                                                                                  ;
; av_begintransfer       ; Output ; Info     ; Explicitly unconnected                                                                                  ;
; av_beginbursttransfer  ; Output ; Info     ; Explicitly unconnected                                                                                  ;
; av_burstcount          ; Output ; Info     ; Explicitly unconnected                                                                                  ;
; av_byteenable          ; Output ; Info     ; Explicitly unconnected                                                                                  ;
; av_readdatavalid       ; Input  ; Info     ; Stuck at GND                                                                                            ;
; av_waitrequest         ; Input  ; Info     ; Stuck at GND                                                                                            ;
; av_writebyteenable     ; Output ; Info     ; Explicitly unconnected                                                                                  ;
; av_lock                ; Output ; Info     ; Explicitly unconnected                                                                                  ;
; av_clken               ; Output ; Info     ; Explicitly unconnected                                                                                  ;
; uav_clken              ; Input  ; Info     ; Stuck at GND                                                                                            ;
; av_debugaccess         ; Output ; Info     ; Explicitly unconnected                                                                                  ;
; av_outputenable        ; Output ; Info     ; Explicitly unconnected                                                                                  ;
; uav_response           ; Output ; Info     ; Explicitly unconnected                                                                                  ;
; av_response            ; Input  ; Info     ; Stuck at GND                                                                                            ;
; uav_writeresponsevalid ; Output ; Info     ; Explicitly unconnected                                                                                  ;
; av_writeresponsevalid  ; Input  ; Info     ; Stuck at GND                                                                                            ;
+------------------------+--------+----------+---------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_s1_translator" ;
+------------------------+--------+----------+----------------------------------------------------------------------------------------------------+
; Port                   ; Type   ; Severity ; Details                                                                                            ;
+------------------------+--------+----------+----------------------------------------------------------------------------------------------------+
; av_read                ; Output ; Info     ; Explicitly unconnected                                                                             ;
; av_begintransfer       ; Output ; Info     ; Explicitly unconnected                                                                             ;
; av_beginbursttransfer  ; Output ; Info     ; Explicitly unconnected                                                                             ;
; av_burstcount          ; Output ; Info     ; Explicitly unconnected                                                                             ;
; av_byteenable          ; Output ; Info     ; Explicitly unconnected                                                                             ;
; av_readdatavalid       ; Input  ; Info     ; Stuck at GND                                                                                       ;
; av_waitrequest         ; Input  ; Info     ; Stuck at GND                                                                                       ;
; av_writebyteenable     ; Output ; Info     ; Explicitly unconnected                                                                             ;
; av_lock                ; Output ; Info     ; Explicitly unconnected                                                                             ;
; av_clken               ; Output ; Info     ; Explicitly unconnected                                                                             ;
; uav_clken              ; Input  ; Info     ; Stuck at GND                                                                                       ;
; av_debugaccess         ; Output ; Info     ; Explicitly unconnected                                                                             ;
; av_outputenable        ; Output ; Info     ; Explicitly unconnected                                                                             ;
; uav_response           ; Output ; Info     ; Explicitly unconnected                                                                             ;
; av_response            ; Input  ; Info     ; Stuck at GND                                                                                       ;
; uav_writeresponsevalid ; Output ; Info     ; Explicitly unconnected                                                                             ;
; av_writeresponsevalid  ; Input  ; Info     ; Stuck at GND                                                                                       ;
+------------------------+--------+----------+----------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_rst_s1_translator" ;
+------------------------+--------+----------+------------------------------------------------------------------------------------------------------+
; Port                   ; Type   ; Severity ; Details                                                                                              ;
+------------------------+--------+----------+------------------------------------------------------------------------------------------------------+
; av_read                ; Output ; Info     ; Explicitly unconnected                                                                               ;
; av_begintransfer       ; Output ; Info     ; Explicitly unconnected                                                                               ;
; av_beginbursttransfer  ; Output ; Info     ; Explicitly unconnected                                                                               ;
; av_burstcount          ; Output ; Info     ; Explicitly unconnected                                                                               ;
; av_byteenable          ; Output ; Info     ; Explicitly unconnected                                                                               ;
; av_readdatavalid       ; Input  ; Info     ; Stuck at GND                                                                                         ;
; av_waitrequest         ; Input  ; Info     ; Stuck at GND                                                                                         ;
; av_writebyteenable     ; Output ; Info     ; Explicitly unconnected                                                                               ;
; av_lock                ; Output ; Info     ; Explicitly unconnected                                                                               ;
; av_clken               ; Output ; Info     ; Explicitly unconnected                                                                               ;
; uav_clken              ; Input  ; Info     ; Stuck at GND                                                                                         ;
; av_debugaccess         ; Output ; Info     ; Explicitly unconnected                                                                               ;
; av_outputenable        ; Output ; Info     ; Explicitly unconnected                                                                               ;
; uav_response           ; Output ; Info     ; Explicitly unconnected                                                                               ;
; av_response            ; Input  ; Info     ; Stuck at GND                                                                                         ;
; uav_writeresponsevalid ; Output ; Info     ; Explicitly unconnected                                                                               ;
; av_writeresponsevalid  ; Input  ; Info     ; Stuck at GND                                                                                         ;
+------------------------+--------+----------+------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_gpx_s1_translator" ;
+------------------------+--------+----------+------------------------------------------------------------------------------------------------------+
; Port                   ; Type   ; Severity ; Details                                                                                              ;
+------------------------+--------+----------+------------------------------------------------------------------------------------------------------+
; av_write               ; Output ; Info     ; Explicitly unconnected                                                                               ;
; av_read                ; Output ; Info     ; Explicitly unconnected                                                                               ;
; av_writedata           ; Output ; Info     ; Explicitly unconnected                                                                               ;
; av_begintransfer       ; Output ; Info     ; Explicitly unconnected                                                                               ;
; av_beginbursttransfer  ; Output ; Info     ; Explicitly unconnected                                                                               ;
; av_burstcount          ; Output ; Info     ; Explicitly unconnected                                                                               ;
; av_byteenable          ; Output ; Info     ; Explicitly unconnected                                                                               ;
; av_readdatavalid       ; Input  ; Info     ; Stuck at GND                                                                                         ;
; av_waitrequest         ; Input  ; Info     ; Stuck at GND                                                                                         ;
; av_writebyteenable     ; Output ; Info     ; Explicitly unconnected                                                                               ;
; av_lock                ; Output ; Info     ; Explicitly unconnected                                                                               ;
; av_chipselect          ; Output ; Info     ; Explicitly unconnected                                                                               ;
; av_clken               ; Output ; Info     ; Explicitly unconnected                                                                               ;
; uav_clken              ; Input  ; Info     ; Stuck at GND                                                                                         ;
; av_debugaccess         ; Output ; Info     ; Explicitly unconnected                                                                               ;
; av_outputenable        ; Output ; Info     ; Explicitly unconnected                                                                               ;
; uav_response           ; Output ; Info     ; Explicitly unconnected                                                                               ;
; av_response            ; Input  ; Info     ; Stuck at GND                                                                                         ;
; uav_writeresponsevalid ; Output ; Info     ; Explicitly unconnected                                                                               ;
; av_writeresponsevalid  ; Input  ; Info     ; Stuck at GND                                                                                         ;
+------------------------+--------+----------+------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_irq_s1_translator" ;
+------------------------+--------+----------+------------------------------------------------------------------------------------------------------+
; Port                   ; Type   ; Severity ; Details                                                                                              ;
+------------------------+--------+----------+------------------------------------------------------------------------------------------------------+
; av_write               ; Output ; Info     ; Explicitly unconnected                                                                               ;
; av_read                ; Output ; Info     ; Explicitly unconnected                                                                               ;
; av_writedata           ; Output ; Info     ; Explicitly unconnected                                                                               ;
; av_begintransfer       ; Output ; Info     ; Explicitly unconnected                                                                               ;
; av_beginbursttransfer  ; Output ; Info     ; Explicitly unconnected                                                                               ;
; av_burstcount          ; Output ; Info     ; Explicitly unconnected                                                                               ;
; av_byteenable          ; Output ; Info     ; Explicitly unconnected                                                                               ;
; av_readdatavalid       ; Input  ; Info     ; Stuck at GND                                                                                         ;
; av_waitrequest         ; Input  ; Info     ; Stuck at GND                                                                                         ;
; av_writebyteenable     ; Output ; Info     ; Explicitly unconnected                                                                               ;
; av_lock                ; Output ; Info     ; Explicitly unconnected                                                                               ;
; av_chipselect          ; Output ; Info     ; Explicitly unconnected                                                                               ;
; av_clken               ; Output ; Info     ; Explicitly unconnected                                                                               ;
; uav_clken              ; Input  ; Info     ; Stuck at GND                                                                                         ;
; av_debugaccess         ; Output ; Info     ; Explicitly unconnected                                                                               ;
; av_outputenable        ; Output ; Info     ; Explicitly unconnected                                                                               ;
; uav_response           ; Output ; Info     ; Explicitly unconnected                                                                               ;
; av_response            ; Input  ; Info     ; Stuck at GND                                                                                         ;
; uav_writeresponsevalid ; Output ; Info     ; Explicitly unconnected                                                                               ;
; av_writeresponsevalid  ; Input  ; Info     ; Stuck at GND                                                                                         ;
+------------------------+--------+----------+------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:keycode_s1_translator" ;
+------------------------+--------+----------+------------------------------------------------------------------------------------------------------+
; Port                   ; Type   ; Severity ; Details                                                                                              ;
+------------------------+--------+----------+------------------------------------------------------------------------------------------------------+
; av_read                ; Output ; Info     ; Explicitly unconnected                                                                               ;
; av_begintransfer       ; Output ; Info     ; Explicitly unconnected                                                                               ;
; av_beginbursttransfer  ; Output ; Info     ; Explicitly unconnected                                                                               ;
; av_burstcount          ; Output ; Info     ; Explicitly unconnected                                                                               ;
; av_byteenable          ; Output ; Info     ; Explicitly unconnected                                                                               ;
; av_readdatavalid       ; Input  ; Info     ; Stuck at GND                                                                                         ;
; av_waitrequest         ; Input  ; Info     ; Stuck at GND                                                                                         ;
; av_writebyteenable     ; Output ; Info     ; Explicitly unconnected                                                                               ;
; av_lock                ; Output ; Info     ; Explicitly unconnected                                                                               ;
; av_clken               ; Output ; Info     ; Explicitly unconnected                                                                               ;
; uav_clken              ; Input  ; Info     ; Stuck at GND                                                                                         ;
; av_debugaccess         ; Output ; Info     ; Explicitly unconnected                                                                               ;
; av_outputenable        ; Output ; Info     ; Explicitly unconnected                                                                               ;
; uav_response           ; Output ; Info     ; Explicitly unconnected                                                                               ;
; av_response            ; Input  ; Info     ; Stuck at GND                                                                                         ;
; uav_writeresponsevalid ; Output ; Info     ; Explicitly unconnected                                                                               ;
; av_writeresponsevalid  ; Input  ; Info     ; Stuck at GND                                                                                         ;
+------------------------+--------+----------+------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_pio_s1_translator" ;
+------------------------+--------+----------+-------------------------------------------------------------------------------------------------------+
; Port                   ; Type   ; Severity ; Details                                                                                               ;
+------------------------+--------+----------+-------------------------------------------------------------------------------------------------------+
; av_read                ; Output ; Info     ; Explicitly unconnected                                                                                ;
; av_begintransfer       ; Output ; Info     ; Explicitly unconnected                                                                                ;
; av_beginbursttransfer  ; Output ; Info     ; Explicitly unconnected                                                                                ;
; av_burstcount          ; Output ; Info     ; Explicitly unconnected                                                                                ;
; av_byteenable          ; Output ; Info     ; Explicitly unconnected                                                                                ;
; av_readdatavalid       ; Input  ; Info     ; Stuck at GND                                                                                          ;
; av_waitrequest         ; Input  ; Info     ; Stuck at GND                                                                                          ;
; av_writebyteenable     ; Output ; Info     ; Explicitly unconnected                                                                                ;
; av_lock                ; Output ; Info     ; Explicitly unconnected                                                                                ;
; av_clken               ; Output ; Info     ; Explicitly unconnected                                                                                ;
; uav_clken              ; Input  ; Info     ; Stuck at GND                                                                                          ;
; av_debugaccess         ; Output ; Info     ; Explicitly unconnected                                                                                ;
; av_outputenable        ; Output ; Info     ; Explicitly unconnected                                                                                ;
; uav_response           ; Output ; Info     ; Explicitly unconnected                                                                                ;
; av_response            ; Input  ; Info     ; Stuck at GND                                                                                          ;
; uav_writeresponsevalid ; Output ; Info     ; Explicitly unconnected                                                                                ;
; av_writeresponsevalid  ; Input  ; Info     ; Stuck at GND                                                                                          ;
+------------------------+--------+----------+-------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hex_digits_pio_s1_translator" ;
+------------------------+--------+----------+-------------------------------------------------------------------------------------------------------------+
; Port                   ; Type   ; Severity ; Details                                                                                                     ;
+------------------------+--------+----------+-------------------------------------------------------------------------------------------------------------+
; av_read                ; Output ; Info     ; Explicitly unconnected                                                                                      ;
; av_begintransfer       ; Output ; Info     ; Explicitly unconnected                                                                                      ;
; av_beginbursttransfer  ; Output ; Info     ; Explicitly unconnected                                                                                      ;
; av_burstcount          ; Output ; Info     ; Explicitly unconnected                                                                                      ;
; av_byteenable          ; Output ; Info     ; Explicitly unconnected                                                                                      ;
; av_readdatavalid       ; Input  ; Info     ; Stuck at GND                                                                                                ;
; av_waitrequest         ; Input  ; Info     ; Stuck at GND                                                                                                ;
; av_writebyteenable     ; Output ; Info     ; Explicitly unconnected                                                                                      ;
; av_lock                ; Output ; Info     ; Explicitly unconnected                                                                                      ;
; av_clken               ; Output ; Info     ; Explicitly unconnected                                                                                      ;
; uav_clken              ; Input  ; Info     ; Stuck at GND                                                                                                ;
; av_debugaccess         ; Output ; Info     ; Explicitly unconnected                                                                                      ;
; av_outputenable        ; Output ; Info     ; Explicitly unconnected                                                                                      ;
; uav_response           ; Output ; Info     ; Explicitly unconnected                                                                                      ;
; av_response            ; Input  ; Info     ; Stuck at GND                                                                                                ;
; uav_writeresponsevalid ; Output ; Info     ; Explicitly unconnected                                                                                      ;
; av_writeresponsevalid  ; Input  ; Info     ; Stuck at GND                                                                                                ;
+------------------------+--------+----------+-------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator" ;
+------------------------+--------+----------+--------------------------------------------------------------------------------------------------+
; Port                   ; Type   ; Severity ; Details                                                                                          ;
+------------------------+--------+----------+--------------------------------------------------------------------------------------------------+
; av_write               ; Output ; Info     ; Explicitly unconnected                                                                           ;
; av_read                ; Output ; Info     ; Explicitly unconnected                                                                           ;
; av_writedata           ; Output ; Info     ; Explicitly unconnected                                                                           ;
; av_begintransfer       ; Output ; Info     ; Explicitly unconnected                                                                           ;
; av_beginbursttransfer  ; Output ; Info     ; Explicitly unconnected                                                                           ;
; av_burstcount          ; Output ; Info     ; Explicitly unconnected                                                                           ;
; av_byteenable          ; Output ; Info     ; Explicitly unconnected                                                                           ;
; av_readdatavalid       ; Input  ; Info     ; Stuck at GND                                                                                     ;
; av_waitrequest         ; Input  ; Info     ; Stuck at GND                                                                                     ;
; av_writebyteenable     ; Output ; Info     ; Explicitly unconnected                                                                           ;
; av_lock                ; Output ; Info     ; Explicitly unconnected                                                                           ;
; av_chipselect          ; Output ; Info     ; Explicitly unconnected                                                                           ;
; av_clken               ; Output ; Info     ; Explicitly unconnected                                                                           ;
; uav_clken              ; Input  ; Info     ; Stuck at GND                                                                                     ;
; av_debugaccess         ; Output ; Info     ; Explicitly unconnected                                                                           ;
; av_outputenable        ; Output ; Info     ; Explicitly unconnected                                                                           ;
; uav_response           ; Output ; Info     ; Explicitly unconnected                                                                           ;
; av_response            ; Input  ; Info     ; Stuck at GND                                                                                     ;
; uav_writeresponsevalid ; Output ; Info     ; Explicitly unconnected                                                                           ;
; av_writeresponsevalid  ; Input  ; Info     ; Stuck at GND                                                                                     ;
+------------------------+--------+----------+--------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sdram_s1_translator" ;
+------------------------+--------+----------+----------------------------------------------------------------------------------------------------+
; Port                   ; Type   ; Severity ; Details                                                                                            ;
+------------------------+--------+----------+----------------------------------------------------------------------------------------------------+
; av_begintransfer       ; Output ; Info     ; Explicitly unconnected                                                                             ;
; av_beginbursttransfer  ; Output ; Info     ; Explicitly unconnected                                                                             ;
; av_burstcount          ; Output ; Info     ; Explicitly unconnected                                                                             ;
; av_writebyteenable     ; Output ; Info     ; Explicitly unconnected                                                                             ;
; av_lock                ; Output ; Info     ; Explicitly unconnected                                                                             ;
; av_clken               ; Output ; Info     ; Explicitly unconnected                                                                             ;
; uav_clken              ; Input  ; Info     ; Stuck at GND                                                                                       ;
; av_debugaccess         ; Output ; Info     ; Explicitly unconnected                                                                             ;
; av_outputenable        ; Output ; Info     ; Explicitly unconnected                                                                             ;
; uav_response           ; Output ; Info     ; Explicitly unconnected                                                                             ;
; av_response            ; Input  ; Info     ; Stuck at GND                                                                                       ;
; uav_writeresponsevalid ; Output ; Info     ; Explicitly unconnected                                                                             ;
; av_writeresponsevalid  ; Input  ; Info     ; Stuck at GND                                                                                       ;
+------------------------+--------+----------+----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator" ;
+------------------------+--------+----------+---------------------------------------------------------------------------------------------------------------+
; Port                   ; Type   ; Severity ; Details                                                                                                       ;
+------------------------+--------+----------+---------------------------------------------------------------------------------------------------------------+
; av_read                ; Output ; Info     ; Explicitly unconnected                                                                                        ;
; av_begintransfer       ; Output ; Info     ; Explicitly unconnected                                                                                        ;
; av_beginbursttransfer  ; Output ; Info     ; Explicitly unconnected                                                                                        ;
; av_burstcount          ; Output ; Info     ; Explicitly unconnected                                                                                        ;
; av_readdatavalid       ; Input  ; Info     ; Stuck at GND                                                                                                  ;
; av_waitrequest         ; Input  ; Info     ; Stuck at GND                                                                                                  ;
; av_writebyteenable     ; Output ; Info     ; Explicitly unconnected                                                                                        ;
; av_lock                ; Output ; Info     ; Explicitly unconnected                                                                                        ;
; uav_clken              ; Input  ; Info     ; Stuck at GND                                                                                                  ;
; av_debugaccess         ; Output ; Info     ; Explicitly unconnected                                                                                        ;
; av_outputenable        ; Output ; Info     ; Explicitly unconnected                                                                                        ;
; uav_response           ; Output ; Info     ; Explicitly unconnected                                                                                        ;
; av_response            ; Input  ; Info     ; Stuck at GND                                                                                                  ;
; uav_writeresponsevalid ; Output ; Info     ; Explicitly unconnected                                                                                        ;
; av_writeresponsevalid  ; Input  ; Info     ; Stuck at GND                                                                                                  ;
+------------------------+--------+----------+---------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sdram_pll_pll_slave_translator" ;
+------------------------+--------+----------+---------------------------------------------------------------------------------------------------------------+
; Port                   ; Type   ; Severity ; Details                                                                                                       ;
+------------------------+--------+----------+---------------------------------------------------------------------------------------------------------------+
; av_begintransfer       ; Output ; Info     ; Explicitly unconnected                                                                                        ;
; av_beginbursttransfer  ; Output ; Info     ; Explicitly unconnected                                                                                        ;
; av_burstcount          ; Output ; Info     ; Explicitly unconnected                                                                                        ;
; av_byteenable          ; Output ; Info     ; Explicitly unconnected                                                                                        ;
; av_readdatavalid       ; Input  ; Info     ; Stuck at GND                                                                                                  ;
; av_waitrequest         ; Input  ; Info     ; Stuck at GND                                                                                                  ;
; av_writebyteenable     ; Output ; Info     ; Explicitly unconnected                                                                                        ;
; av_lock                ; Output ; Info     ; Explicitly unconnected                                                                                        ;
; av_chipselect          ; Output ; Info     ; Explicitly unconnected                                                                                        ;
; av_clken               ; Output ; Info     ; Explicitly unconnected                                                                                        ;
; uav_clken              ; Input  ; Info     ; Stuck at GND                                                                                                  ;
; av_debugaccess         ; Output ; Info     ; Explicitly unconnected                                                                                        ;
; av_outputenable        ; Output ; Info     ; Explicitly unconnected                                                                                        ;
; uav_response           ; Output ; Info     ; Explicitly unconnected                                                                                        ;
; av_response            ; Input  ; Info     ; Stuck at GND                                                                                                  ;
; uav_writeresponsevalid ; Output ; Info     ; Explicitly unconnected                                                                                        ;
; av_writeresponsevalid  ; Input  ; Info     ; Stuck at GND                                                                                                  ;
+------------------------+--------+----------+---------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator" ;
+------------------------+--------+----------+------------------------------------------------------------------------------------------------------------------------+
; Port                   ; Type   ; Severity ; Details                                                                                                                ;
+------------------------+--------+----------+------------------------------------------------------------------------------------------------------------------------+
; av_begintransfer       ; Output ; Info     ; Explicitly unconnected                                                                                                 ;
; av_beginbursttransfer  ; Output ; Info     ; Explicitly unconnected                                                                                                 ;
; av_burstcount          ; Output ; Info     ; Explicitly unconnected                                                                                                 ;
; av_readdatavalid       ; Input  ; Info     ; Stuck at GND                                                                                                           ;
; av_writebyteenable     ; Output ; Info     ; Explicitly unconnected                                                                                                 ;
; av_lock                ; Output ; Info     ; Explicitly unconnected                                                                                                 ;
; av_chipselect          ; Output ; Info     ; Explicitly unconnected                                                                                                 ;
; av_clken               ; Output ; Info     ; Explicitly unconnected                                                                                                 ;
; uav_clken              ; Input  ; Info     ; Stuck at GND                                                                                                           ;
; av_outputenable        ; Output ; Info     ; Explicitly unconnected                                                                                                 ;
; uav_response           ; Output ; Info     ; Explicitly unconnected                                                                                                 ;
; av_response            ; Input  ; Info     ; Stuck at GND                                                                                                           ;
; uav_writeresponsevalid ; Output ; Info     ; Explicitly unconnected                                                                                                 ;
; av_writeresponsevalid  ; Input  ; Info     ; Stuck at GND                                                                                                           ;
+------------------------+--------+----------+------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator" ;
+------------------------+--------+----------+----------------------------------------------------------------------------------------------------------------------+
; Port                   ; Type   ; Severity ; Details                                                                                                              ;
+------------------------+--------+----------+----------------------------------------------------------------------------------------------------------------------+
; av_write               ; Output ; Info     ; Explicitly unconnected                                                                                               ;
; av_read                ; Output ; Info     ; Explicitly unconnected                                                                                               ;
; av_writedata           ; Output ; Info     ; Explicitly unconnected                                                                                               ;
; av_begintransfer       ; Output ; Info     ; Explicitly unconnected                                                                                               ;
; av_beginbursttransfer  ; Output ; Info     ; Explicitly unconnected                                                                                               ;
; av_burstcount          ; Output ; Info     ; Explicitly unconnected                                                                                               ;
; av_byteenable          ; Output ; Info     ; Explicitly unconnected                                                                                               ;
; av_readdatavalid       ; Input  ; Info     ; Stuck at GND                                                                                                         ;
; av_waitrequest         ; Input  ; Info     ; Stuck at GND                                                                                                         ;
; av_writebyteenable     ; Output ; Info     ; Explicitly unconnected                                                                                               ;
; av_lock                ; Output ; Info     ; Explicitly unconnected                                                                                               ;
; av_chipselect          ; Output ; Info     ; Explicitly unconnected                                                                                               ;
; av_clken               ; Output ; Info     ; Explicitly unconnected                                                                                               ;
; uav_clken              ; Input  ; Info     ; Stuck at GND                                                                                                         ;
; av_debugaccess         ; Output ; Info     ; Explicitly unconnected                                                                                               ;
; av_outputenable        ; Output ; Info     ; Explicitly unconnected                                                                                               ;
; uav_response           ; Output ; Info     ; Explicitly unconnected                                                                                               ;
; av_response            ; Input  ; Info     ; Stuck at GND                                                                                                         ;
; uav_writeresponsevalid ; Output ; Info     ; Explicitly unconnected                                                                                               ;
; av_writeresponsevalid  ; Input  ; Info     ; Stuck at GND                                                                                                         ;
+------------------------+--------+----------+----------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator" ;
+------------------------+--------+----------+-----------------------------------------------------------------------------------------------------------------------+
; Port                   ; Type   ; Severity ; Details                                                                                                               ;
+------------------------+--------+----------+-----------------------------------------------------------------------------------------------------------------------+
; av_begintransfer       ; Output ; Info     ; Explicitly unconnected                                                                                                ;
; av_beginbursttransfer  ; Output ; Info     ; Explicitly unconnected                                                                                                ;
; av_burstcount          ; Output ; Info     ; Explicitly unconnected                                                                                                ;
; av_byteenable          ; Output ; Info     ; Explicitly unconnected                                                                                                ;
; av_readdatavalid       ; Input  ; Info     ; Stuck at GND                                                                                                          ;
; av_writebyteenable     ; Output ; Info     ; Explicitly unconnected                                                                                                ;
; av_lock                ; Output ; Info     ; Explicitly unconnected                                                                                                ;
; av_clken               ; Output ; Info     ; Explicitly unconnected                                                                                                ;
; uav_clken              ; Input  ; Info     ; Stuck at GND                                                                                                          ;
; av_debugaccess         ; Output ; Info     ; Explicitly unconnected                                                                                                ;
; av_outputenable        ; Output ; Info     ; Explicitly unconnected                                                                                                ;
; uav_response           ; Output ; Info     ; Explicitly unconnected                                                                                                ;
; av_response            ; Input  ; Info     ; Stuck at GND                                                                                                          ;
; uav_writeresponsevalid ; Output ; Info     ; Explicitly unconnected                                                                                                ;
; av_writeresponsevalid  ; Input  ; Info     ; Stuck at GND                                                                                                          ;
+------------------------+--------+----------+-----------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator" ;
+------------------------+--------+----------+----------------------------------------------------------------------------------------------------------------------------+
; Port                   ; Type   ; Severity ; Details                                                                                                                    ;
+------------------------+--------+----------+----------------------------------------------------------------------------------------------------------------------------+
; av_burstcount          ; Input  ; Info     ; Stuck at VCC                                                                                                               ;
; av_byteenable          ; Input  ; Info     ; Stuck at VCC                                                                                                               ;
; av_beginbursttransfer  ; Input  ; Info     ; Stuck at GND                                                                                                               ;
; av_begintransfer       ; Input  ; Info     ; Stuck at GND                                                                                                               ;
; av_chipselect          ; Input  ; Info     ; Stuck at GND                                                                                                               ;
; av_readdatavalid       ; Output ; Info     ; Explicitly unconnected                                                                                                     ;
; av_write               ; Input  ; Info     ; Stuck at GND                                                                                                               ;
; av_writedata           ; Input  ; Info     ; Stuck at GND                                                                                                               ;
; av_lock                ; Input  ; Info     ; Stuck at GND                                                                                                               ;
; av_debugaccess         ; Input  ; Info     ; Stuck at GND                                                                                                               ;
; uav_clken              ; Output ; Info     ; Explicitly unconnected                                                                                                     ;
; av_clken               ; Input  ; Info     ; Stuck at VCC                                                                                                               ;
; uav_response           ; Input  ; Info     ; Stuck at GND                                                                                                               ;
; av_response            ; Output ; Info     ; Explicitly unconnected                                                                                                     ;
; uav_writeresponsevalid ; Input  ; Info     ; Stuck at GND                                                                                                               ;
; av_writeresponsevalid  ; Output ; Info     ; Explicitly unconnected                                                                                                     ;
+------------------------+--------+----------+----------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_data_master_translator" ;
+------------------------+--------+----------+---------------------------------------------------------------------------------------------------------------------+
; Port                   ; Type   ; Severity ; Details                                                                                                             ;
+------------------------+--------+----------+---------------------------------------------------------------------------------------------------------------------+
; av_burstcount          ; Input  ; Info     ; Stuck at VCC                                                                                                        ;
; av_beginbursttransfer  ; Input  ; Info     ; Stuck at GND                                                                                                        ;
; av_begintransfer       ; Input  ; Info     ; Stuck at GND                                                                                                        ;
; av_chipselect          ; Input  ; Info     ; Stuck at GND                                                                                                        ;
; av_readdatavalid       ; Output ; Info     ; Explicitly unconnected                                                                                              ;
; av_lock                ; Input  ; Info     ; Stuck at GND                                                                                                        ;
; uav_clken              ; Output ; Info     ; Explicitly unconnected                                                                                              ;
; av_clken               ; Input  ; Info     ; Stuck at VCC                                                                                                        ;
; uav_response           ; Input  ; Info     ; Stuck at GND                                                                                                        ;
; av_response            ; Output ; Info     ; Explicitly unconnected                                                                                              ;
; uav_writeresponsevalid ; Input  ; Info     ; Stuck at GND                                                                                                        ;
; av_writeresponsevalid  ; Output ; Info     ; Explicitly unconnected                                                                                              ;
+------------------------+--------+----------+---------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_spi_0:spi_0"                                                                         ;
+---------------+--------+----------+----------------------------------------------------------------------------------------------------------+
; Port          ; Type   ; Severity ; Details                                                                                                  ;
+---------------+--------+----------+----------------------------------------------------------------------------------------------------------+
; dataavailable ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
; endofpacket   ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
; readyfordata  ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
+---------------+--------+----------+----------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_sdram_pll:sdram_pll|finalprojsoc_sdram_pll_altpll_vg92:sd1" ;
+----------+-------+----------+---------------------------------------------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                                                               ;
+----------+-------+----------+---------------------------------------------------------------------------------------+
; inclk[1] ; Input ; Info     ; Stuck at GND                                                                          ;
+----------+-------+----------+---------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_sdram_pll:sdram_pll" ;
+--------------------+--------+----------+-------------------------------------+
; Port               ; Type   ; Severity ; Details                             ;
+--------------------+--------+----------+-------------------------------------+
; scandone           ; Output ; Info     ; Explicitly unconnected              ;
; scandataout        ; Output ; Info     ; Explicitly unconnected              ;
; c2                 ; Output ; Info     ; Explicitly unconnected              ;
; c3                 ; Output ; Info     ; Explicitly unconnected              ;
; c4                 ; Output ; Info     ; Explicitly unconnected              ;
; areset             ; Input  ; Info     ; Stuck at GND                        ;
; locked             ; Output ; Info     ; Explicitly unconnected              ;
; phasedone          ; Output ; Info     ; Explicitly unconnected              ;
; phasecounterselect ; Input  ; Info     ; Stuck at GND                        ;
; phaseupdown        ; Input  ; Info     ; Stuck at GND                        ;
; phasestep          ; Input  ; Info     ; Stuck at GND                        ;
; scanclk            ; Input  ; Info     ; Stuck at GND                        ;
; scanclkena         ; Input  ; Info     ; Stuck at GND                        ;
; scandata           ; Input  ; Info     ; Stuck at GND                        ;
; configupdate       ; Input  ; Info     ; Stuck at GND                        ;
+--------------------+--------+----------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_sdram:sdram|finalprojsoc_sdram_input_efifo_module:the_finalprojsoc_sdram_input_efifo_module" ;
+--------------+--------+----------+-------------------------------------------------------------------------------------------------------------------+
; Port         ; Type   ; Severity ; Details                                                                                                           ;
+--------------+--------+----------+-------------------------------------------------------------------------------------------------------------------+
; almost_empty ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                               ;
; almost_full  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                               ;
+--------------+--------+----------+-------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_onchip_memory2_0:onchip_memory2_0" ;
+--------+-------+----------+----------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                        ;
+--------+-------+----------+----------------------------------------------------------------+
; freeze ; Input ; Info     ; Stuck at GND                                                   ;
+--------+-------+----------+----------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:finalprojsoc_nios2_gen2_0_cpu_debug_slave_phy" ;
+--------------------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port               ; Type   ; Severity ; Details                                                                                                                                                                                                                                                                                                                                      ;
+--------------------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; virtual_state_e1dr ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                                                                                                                                                                                                                     ;
; virtual_state_pdr  ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                                                                                                                                                                                                                     ;
; virtual_state_e2dr ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                                                                                                                                                                                                                     ;
; virtual_state_cir  ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                                                                                                                                                                                                                     ;
; tms                ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                                                                                                                                                                                                                     ;
; jtag_state_tlr     ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                                                                                                                                                                                                                     ;
; jtag_state_sdrs    ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                                                                                                                                                                                                                     ;
; jtag_state_cdr     ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                                                                                                                                                                                                                     ;
; jtag_state_sdr     ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                                                                                                                                                                                                                     ;
; jtag_state_e1dr    ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                                                                                                                                                                                                                     ;
; jtag_state_pdr     ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                                                                                                                                                                                                                     ;
; jtag_state_e2dr    ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                                                                                                                                                                                                                     ;
; jtag_state_udr     ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                                                                                                                                                                                                                     ;
; jtag_state_sirs    ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                                                                                                                                                                                                                     ;
; jtag_state_cir     ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                                                                                                                                                                                                                     ;
; jtag_state_sir     ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                                                                                                                                                                                                                     ;
; jtag_state_e1ir    ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                                                                                                                                                                                                                     ;
; jtag_state_pir     ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                                                                                                                                                                                                                     ;
; jtag_state_e2ir    ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                                                                                                                                                                                                                     ;
; jtag_state_uir     ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                                                                                                                                                                                                                     ;
+--------------------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|finalprojsoc_nios2_gen2_0_cpu_debug_slave_sysclk:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4" ;
+---------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type  ; Severity ; Details                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; reset_n ; Input ; Info     ; Stuck at VCC                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+---------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|finalprojsoc_nios2_gen2_0_cpu_debug_slave_sysclk:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3" ;
+---------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type  ; Severity ; Details                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; reset_n ; Input ; Info     ; Stuck at VCC                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+---------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_pib:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_pib" ;
+---------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type   ; Severity ; Details                                                                                                                                                                                                                                                                ;
+---------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tr_data ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                                                                                                                                    ;
+---------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_fifo:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_fifo|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_fifo_wrptr_inc:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_fifo_wrptr_inc" ;
+----------------+--------+----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port           ; Type   ; Severity ; Details                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------+----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; fifo_wrptr_inc ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                                                                                                                                                                                                                                                 ;
+----------------+--------+----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_dtrace:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_dtrace|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_td_mode:finalprojsoc_nios2_gen2_0_cpu_nios2_oci_trc_ctrl_td_mode" ;
+---------+--------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type   ; Severity ; Details                                                                                                                                                                                                                                                                                                                                                                               ;
+---------+--------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; td_mode ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                                                                                                                                                                                                                                                   ;
+---------+--------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_itrace:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_itrace" ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                                                                                                                                                                                          ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; jdo  ; Input ; Warning  ; Input port expression (38 bits) is wider than the input port (16 bits) it drives.  The 22 most-significant bit(s) in the expression will be dangling if they have no other fanouts.                                                                                              ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_dbrk:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_dbrk" ;
+--------------+--------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port         ; Type   ; Severity ; Details                                                                                                                                                                                                                                                             ;
+--------------+--------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; dbrk_trigout ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                                                                                                                                 ;
+--------------+--------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_xbrk:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_xbrk" ;
+--------------+--------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port         ; Type   ; Severity ; Details                                                                                                                                                                                                                                                             ;
+--------------+--------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; xbrk_trigout ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                                                                                                                                 ;
+--------------+--------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_debug:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_debug" ;
+----------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                                                                                                                                                                                                                                                    ;
+----------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; debugreq ; Input ; Info     ; Stuck at GND                                                                                                                                                                                                                                                               ;
+----------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci" ;
+--------------------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port               ; Type   ; Severity ; Details                                                                                                                                                         ;
+--------------------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; oci_ienable[31..3] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                             ;
+--------------------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_test_bench:the_finalprojsoc_nios2_gen2_0_cpu_test_bench" ;
+-----------------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port            ; Type   ; Severity ; Details                                                                                                                                                              ;
+-----------------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; F_pcb[1..0]     ; Input  ; Info     ; Stuck at GND                                                                                                                                                         ;
; i_address[1..0] ; Input  ; Info     ; Stuck at GND                                                                                                                                                         ;
; test_has_ended  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                                  ;
+-----------------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0" ;
+---------------+--------+----------+------------------------------------------------+
; Port          ; Type   ; Severity ; Details                                        ;
+---------------+--------+----------+------------------------------------------------+
; dummy_ci_port ; Output ; Info     ; Explicitly unconnected                         ;
+---------------+--------+----------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic"                                           ;
+----------------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Port           ; Type   ; Severity ; Details                                                                                                                                      ;
+----------------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; raw_tck        ; Input  ; Warning  ; Declared by entity but not connected by instance. If a default value exists, it will be used.  Otherwise, the port will be connected to GND. ;
; tdi            ; Input  ; Warning  ; Declared by entity but not connected by instance. If a default value exists, it will be used.  Otherwise, the port will be connected to GND. ;
; jtag_state_rti ; Input  ; Warning  ; Declared by entity but not connected by instance. If a default value exists, it will be used.  Otherwise, the port will be connected to GND. ;
; usr1           ; Input  ; Warning  ; Declared by entity but not connected by instance. If a default value exists, it will be used.  Otherwise, the port will be connected to GND. ;
; clr            ; Input  ; Warning  ; Declared by entity but not connected by instance. If a default value exists, it will be used.  Otherwise, the port will be connected to GND. ;
; ena            ; Input  ; Warning  ; Declared by entity but not connected by instance. If a default value exists, it will be used.  Otherwise, the port will be connected to GND. ;
; ir_in          ; Input  ; Warning  ; Declared by entity but not connected by instance. If a default value exists, it will be used.  Otherwise, the port will be connected to GND. ;
; tdo            ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                     ;
; ir_out         ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                     ;
; jtag_state_cdr ; Input  ; Warning  ; Declared by entity but not connected by instance. If a default value exists, it will be used.  Otherwise, the port will be connected to GND. ;
; jtag_state_sdr ; Input  ; Warning  ; Declared by entity but not connected by instance. If a default value exists, it will be used.  Otherwise, the port will be connected to GND. ;
; jtag_state_udr ; Input  ; Warning  ; Declared by entity but not connected by instance. If a default value exists, it will be used.  Otherwise, the port will be connected to GND. ;
+----------------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart"                                                                 ;
+---------------+--------+----------+----------------------------------------------------------------------------------------------------------+
; Port          ; Type   ; Severity ; Details                                                                                                  ;
+---------------+--------+----------+----------------------------------------------------------------------------------------------------------+
; dataavailable ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
; readyfordata  ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
+---------------+--------+----------+----------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "finalprojsoc:u0"                                                                                                                                                             ;
+-----------------------------------+---------+------------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Port                              ; Type    ; Severity         ; Details                                                                                                                                ;
+-----------------------------------+---------+------------------+----------------------------------------------------------------------------------------------------------------------------------------+
; reset_reset_n                     ; Input   ; Info             ; Stuck at VCC                                                                                                                           ;
; altpll_0_locked_conduit_export    ; Unknown ; Critical Warning ; Named port was not declared by the instantiated entity                                                                                 ;
; altpll_0_phasedone_conduit_export ; Unknown ; Critical Warning ; Named port was not declared by the instantiated entity                                                                                 ;
; altpll_0_areset_conduit_export    ; Unknown ; Critical Warning ; Named port was not declared by the instantiated entity                                                                                 ;
; usb_gpx_export                    ; Input   ; Info             ; Stuck at GND                                                                                                                           ;
; leds_export                       ; Output  ; Warning          ; Output or bidir port (14 bits) is wider than the port expression (4 bits) it drives; bit(s) "leds_export[13..4]" have no fanouts       ;
; x_velocity_export                 ; Output  ; Warning          ; Output or bidir port (32 bits) is wider than the port expression (9 bits) it drives; bit(s) "x_velocity_export[31..9]" have no fanouts ;
; y_velocity_export                 ; Output  ; Warning          ; Output or bidir port (32 bits) is wider than the port expression (9 bits) it drives; bit(s) "y_velocity_export[31..9]" have no fanouts ;
+-----------------------------------+---------+------------------+----------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------+
; Post-Synthesis Netlist Statistics for Top Partition ;
+-----------------------+-----------------------------+
; Type                  ; Count                       ;
+-----------------------+-----------------------------+
; boundary_port         ; 180                         ;
; cycloneiii_ff         ; 3145                        ;
;     CLR               ; 1130                        ;
;     CLR SCLR          ; 2                           ;
;     CLR SCLR SLD      ; 47                          ;
;     CLR SLD           ; 88                          ;
;     ENA               ; 460                         ;
;     ENA CLR           ; 1090                        ;
;     ENA CLR SCLR      ; 21                          ;
;     ENA CLR SLD       ; 82                          ;
;     ENA SLD           ; 11                          ;
;     SCLR SLD          ; 10                          ;
;     SLD               ; 10                          ;
;     plain             ; 194                         ;
; cycloneiii_io_obuf    ; 33                          ;
; cycloneiii_lcell_comb ; 6384                        ;
;     arith             ; 1233                        ;
;         1 data inputs ; 3                           ;
;         2 data inputs ; 532                         ;
;         3 data inputs ; 698                         ;
;     normal            ; 5151                        ;
;         0 data inputs ; 24                          ;
;         1 data inputs ; 149                         ;
;         2 data inputs ; 707                         ;
;         3 data inputs ; 1069                        ;
;         4 data inputs ; 3202                        ;
; cycloneiii_mac_mult   ; 12                          ;
; cycloneiii_mac_out    ; 12                          ;
; cycloneiii_pll        ; 1                           ;
; cycloneiii_ram_block  ; 294                         ;
;                       ;                             ;
; Max LUT depth         ; 16.60                       ;
; Average LUT depth     ; 5.50                        ;
+-----------------------+-----------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:48     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Analysis & Synthesis
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Wed May 10 23:50:56 2023
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off FinalProj -c FinalProj
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (12021): Found 1 design units, including 1 entities, in source file me_sprite/me_sprite_rom.sv
    Info (12023): Found entity 1: Me_Sprite_rom File: C:/Users/amaan/Documents/ECE385_FinalProj/Me_Sprite/Me_Sprite_rom.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file me_sprite/me_sprite_palette.sv
    Info (12023): Found entity 1: Me_Sprite_palette File: C:/Users/amaan/Documents/ECE385_FinalProj/Me_Sprite/Me_Sprite_palette.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file me_sprite/me_sprite_example.sv
    Info (12023): Found entity 1: Me_Sprite_example File: C:/Users/amaan/Documents/ECE385_FinalProj/Me_Sprite/Me_Sprite_example.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file easteregg/easteregg_rom.sv
    Info (12023): Found entity 1: EasterEgg_rom File: C:/Users/amaan/Documents/ECE385_FinalProj/EasterEgg/EasterEgg_rom.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file easteregg/easteregg_palette.sv
    Info (12023): Found entity 1: EasterEgg_palette File: C:/Users/amaan/Documents/ECE385_FinalProj/EasterEgg/EasterEgg_palette.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file easteregg/easteregg_example.sv
    Info (12023): Found entity 1: EasterEgg_example File: C:/Users/amaan/Documents/ECE385_FinalProj/EasterEgg/EasterEgg_example.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file venomanimationsprite/venomanimationsprite_rom.sv
    Info (12023): Found entity 1: VenomAnimationSprite_rom File: C:/Users/amaan/Documents/ECE385_FinalProj/VenomAnimationSprite/VenomAnimationSprite_rom.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file venomanimationsprite/venomanimationsprite_palette.sv
    Info (12023): Found entity 1: VenomAnimationSprite_palette File: C:/Users/amaan/Documents/ECE385_FinalProj/VenomAnimationSprite/VenomAnimationSprite_palette.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file venomanimationsprite/venomanimationsprite_example.sv
    Info (12023): Found entity 1: VenomAnimationSprite_example File: C:/Users/amaan/Documents/ECE385_FinalProj/VenomAnimationSprite/VenomAnimationSprite_example.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file font_rom.sv
    Info (12023): Found entity 1: font_rom File: C:/Users/amaan/Documents/ECE385_FinalProj/font_rom.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file winnerp2/winnerp2_rom.sv
    Info (12023): Found entity 1: WinnerP2_rom File: C:/Users/amaan/Documents/ECE385_FinalProj/WinnerP2/WinnerP2_rom.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file winnerp2/winnerp2_palette.sv
    Info (12023): Found entity 1: WinnerP2_palette File: C:/Users/amaan/Documents/ECE385_FinalProj/WinnerP2/WinnerP2_palette.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file winnerp2/winnerp2_example.sv
    Info (12023): Found entity 1: WinnerP2_example File: C:/Users/amaan/Documents/ECE385_FinalProj/WinnerP2/WinnerP2_example.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file winnerp1/winnerp1_rom.sv
    Info (12023): Found entity 1: WinnerP1_rom File: C:/Users/amaan/Documents/ECE385_FinalProj/WinnerP1/WinnerP1_rom.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file winnerp1/winnerp1_palette.sv
    Info (12023): Found entity 1: WinnerP1_palette File: C:/Users/amaan/Documents/ECE385_FinalProj/WinnerP1/WinnerP1_palette.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file winnerp1/winnerp1_example.sv
    Info (12023): Found entity 1: WinnerP1_example File: C:/Users/amaan/Documents/ECE385_FinalProj/WinnerP1/WinnerP1_example.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file apple/apple_rom.sv
    Info (12023): Found entity 1: apple_rom File: C:/Users/amaan/Documents/ECE385_FinalProj/apple/apple_rom.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file apple/apple_palette.sv
    Info (12023): Found entity 1: apple_palette File: C:/Users/amaan/Documents/ECE385_FinalProj/apple/apple_palette.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file apple/apple_example.sv
    Info (12023): Found entity 1: apple_example File: C:/Users/amaan/Documents/ECE385_FinalProj/apple/apple_example.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file vga_random_coords.sv
    Info (12023): Found entity 1: VGA_Random_Coords File: C:/Users/amaan/Documents/ECE385_FinalProj/VGA_Random_Coords.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file venom/venom_rom.sv
    Info (12023): Found entity 1: Venom_rom File: C:/Users/amaan/Documents/ECE385_FinalProj/Venom/Venom_rom.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file venom/venom_palette.sv
    Info (12023): Found entity 1: Venom_palette File: C:/Users/amaan/Documents/ECE385_FinalProj/Venom/Venom_palette.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file venom/venom_example.sv
    Info (12023): Found entity 1: Venom_example File: C:/Users/amaan/Documents/ECE385_FinalProj/Venom/Venom_example.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file heart/heart_rom.sv
    Info (12023): Found entity 1: heart_rom File: C:/Users/amaan/Documents/ECE385_FinalProj/heart/heart_rom.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file heart/heart_palette.sv
    Info (12023): Found entity 1: heart_palette File: C:/Users/amaan/Documents/ECE385_FinalProj/heart/heart_palette.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file heart/heart_example.sv
    Info (12023): Found entity 1: heart_example File: C:/Users/amaan/Documents/ECE385_FinalProj/heart/heart_example.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file mainmenu/mainmenu_rom.sv
    Info (12023): Found entity 1: mainMenu_rom File: C:/Users/amaan/Documents/ECE385_FinalProj/mainMenu/mainMenu_rom.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file mainmenu/mainmenu_palette.sv
    Info (12023): Found entity 1: mainMenu_palette File: C:/Users/amaan/Documents/ECE385_FinalProj/mainMenu/mainMenu_palette.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file mainmenu/mainmenu_example.sv
    Info (12023): Found entity 1: mainMenu_example File: C:/Users/amaan/Documents/ECE385_FinalProj/mainMenu/mainMenu_example.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file down_head_p2/down_head_p2_rom.sv
    Info (12023): Found entity 1: down_head_p2_rom File: C:/Users/amaan/Documents/ECE385_FinalProj/down_head_p2/down_head_p2_rom.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file down_head_p2/down_head_p2_palette.sv
    Info (12023): Found entity 1: down_head_p2_palette File: C:/Users/amaan/Documents/ECE385_FinalProj/down_head_p2/down_head_p2_palette.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file down_head_p2/down_head_p2_example.sv
    Info (12023): Found entity 1: down_head_p2_example File: C:/Users/amaan/Documents/ECE385_FinalProj/down_head_p2/down_head_p2_example.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file left_head_p2/left_head_p2_rom.sv
    Info (12023): Found entity 1: left_head_p2_rom File: C:/Users/amaan/Documents/ECE385_FinalProj/left_head_p2/left_head_p2_rom.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file left_head_p2/left_head_p2_palette.sv
    Info (12023): Found entity 1: left_head_p2_palette File: C:/Users/amaan/Documents/ECE385_FinalProj/left_head_p2/left_head_p2_palette.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file left_head_p2/left_head_p2_example.sv
    Info (12023): Found entity 1: left_head_p2_example File: C:/Users/amaan/Documents/ECE385_FinalProj/left_head_p2/left_head_p2_example.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file right_head_p2/right_head_p2_rom.sv
    Info (12023): Found entity 1: right_head_p2_rom File: C:/Users/amaan/Documents/ECE385_FinalProj/right_head_p2/right_head_p2_rom.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file right_head_p2/right_head_p2_palette.sv
    Info (12023): Found entity 1: right_head_p2_palette File: C:/Users/amaan/Documents/ECE385_FinalProj/right_head_p2/right_head_p2_palette.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file right_head_p2/right_head_p2_example.sv
    Info (12023): Found entity 1: right_head_p2_example File: C:/Users/amaan/Documents/ECE385_FinalProj/right_head_p2/right_head_p2_example.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file obstacle_set1/obstacle_set1_rom.sv
    Info (12023): Found entity 1: Obstacle_Set1_rom File: C:/Users/amaan/Documents/ECE385_FinalProj/Obstacle_Set1/Obstacle_Set1_rom.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file obstacle_set1/obstacle_set1_palette.sv
    Info (12023): Found entity 1: Obstacle_Set1_palette File: C:/Users/amaan/Documents/ECE385_FinalProj/Obstacle_Set1/Obstacle_Set1_palette.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file obstacle_set1/obstacle_set1_example.sv
    Info (12023): Found entity 1: Obstacle_Set1_example File: C:/Users/amaan/Documents/ECE385_FinalProj/Obstacle_Set1/Obstacle_Set1_example.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file colorbgd/colorbgd_rom.sv
    Info (12023): Found entity 1: colorBGD_rom File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_rom.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file colorbgd/colorbgd_palette.sv
    Info (12023): Found entity 1: colorBGD_palette File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_palette.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file colorbgd/colorbgd_example.sv
    Info (12023): Found entity 1: colorBGD_example File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file reg_file.sv
    Info (12023): Found entity 1: reg_file File: C:/Users/amaan/Documents/ECE385_FinalProj/reg_file.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file up_head_p2/up_head_p2_rom.sv
    Info (12023): Found entity 1: up_head_p2_rom File: C:/Users/amaan/Documents/ECE385_FinalProj/up_head_p2/up_head_p2_rom.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file up_head_p2/up_head_p2_palette.sv
    Info (12023): Found entity 1: up_head_p2_palette File: C:/Users/amaan/Documents/ECE385_FinalProj/up_head_p2/up_head_p2_palette.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file up_head_p2/up_head_p2_example.sv
    Info (12023): Found entity 1: up_head_p2_example File: C:/Users/amaan/Documents/ECE385_FinalProj/up_head_p2/up_head_p2_example.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file down_head_p1/down_head_p1_rom.sv
    Info (12023): Found entity 1: down_head_p1_rom File: C:/Users/amaan/Documents/ECE385_FinalProj/down_head_p1/down_head_p1_rom.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file down_head_p1/down_head_p1_palette.sv
    Info (12023): Found entity 1: down_head_p1_palette File: C:/Users/amaan/Documents/ECE385_FinalProj/down_head_p1/down_head_p1_palette.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file down_head_p1/down_head_p1_example.sv
    Info (12023): Found entity 1: down_head_p1_example File: C:/Users/amaan/Documents/ECE385_FinalProj/down_head_p1/down_head_p1_example.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file up_head_p1/up_head_p1_rom.sv
    Info (12023): Found entity 1: up_head_p1_rom File: C:/Users/amaan/Documents/ECE385_FinalProj/up_head_p1/up_head_p1_rom.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file up_head_p1/up_head_p1_palette.sv
    Info (12023): Found entity 1: up_head_p1_palette File: C:/Users/amaan/Documents/ECE385_FinalProj/up_head_p1/up_head_p1_palette.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file up_head_p1/up_head_p1_example.sv
    Info (12023): Found entity 1: up_head_p1_example File: C:/Users/amaan/Documents/ECE385_FinalProj/up_head_p1/up_head_p1_example.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file right_head_p1/right_head_p1_rom.sv
    Info (12023): Found entity 1: right_head_p1_rom File: C:/Users/amaan/Documents/ECE385_FinalProj/right_head_p1/right_head_p1_rom.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file right_head_p1/right_head_p1_palette.sv
    Info (12023): Found entity 1: right_head_p1_palette File: C:/Users/amaan/Documents/ECE385_FinalProj/right_head_p1/right_head_p1_palette.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file right_head_p1/right_head_p1_example.sv
    Info (12023): Found entity 1: right_head_p1_example File: C:/Users/amaan/Documents/ECE385_FinalProj/right_head_p1/right_head_p1_example.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file left_head_p1/left_head_p1_rom.sv
    Info (12023): Found entity 1: left_head_p1_rom File: C:/Users/amaan/Documents/ECE385_FinalProj/left_head_p1/left_head_p1_rom.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file left_head_p1/left_head_p1_palette.sv
    Info (12023): Found entity 1: left_head_p1_palette File: C:/Users/amaan/Documents/ECE385_FinalProj/left_head_p1/left_head_p1_palette.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file left_head_p1/left_head_p1_example.sv
    Info (12023): Found entity 1: left_head_p1_example File: C:/Users/amaan/Documents/ECE385_FinalProj/left_head_p1/left_head_p1_example.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file mux_4_1_16.sv
    Info (12023): Found entity 1: mux_4_1_16 File: C:/Users/amaan/Documents/ECE385_FinalProj/mux_4_1_16.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file snake.sv
    Info (12023): Found entity 1: snake File: C:/Users/amaan/Documents/ECE385_FinalProj/snake.sv Line: 16
Info (12021): Found 1 design units, including 1 entities, in source file finalprojsoc/synthesis/finalprojsoc.v
    Info (12023): Found entity 1: finalprojsoc File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/finalprojsoc.v Line: 6
Info (12021): Found 1 design units, including 1 entities, in source file finalprojsoc/synthesis/submodules/altera_reset_controller.v
    Info (12023): Found entity 1: altera_reset_controller File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_reset_controller.v Line: 42
Info (12021): Found 1 design units, including 1 entities, in source file finalprojsoc/synthesis/submodules/altera_reset_synchronizer.v
    Info (12023): Found entity 1: altera_reset_synchronizer File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_reset_synchronizer.v Line: 24
Info (12021): Found 1 design units, including 1 entities, in source file finalprojsoc/synthesis/submodules/finalprojsoc_irq_mapper.sv
    Info (12023): Found entity 1: finalprojsoc_irq_mapper File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_irq_mapper.sv Line: 31
Info (12021): Found 1 design units, including 1 entities, in source file finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0.v
    Info (12023): Found entity 1: finalprojsoc_mm_interconnect_0 File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0.v Line: 9
Info (12021): Found 1 design units, including 1 entities, in source file finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_avalon_st_adapter_005.v
    Info (12023): Found entity 1: finalprojsoc_mm_interconnect_0_avalon_st_adapter_005 File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_avalon_st_adapter_005.v Line: 9
Info (12021): Found 1 design units, including 1 entities, in source file finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_avalon_st_adapter_005_error_adapter_0.sv
    Info (12023): Found entity 1: finalprojsoc_mm_interconnect_0_avalon_st_adapter_005_error_adapter_0 File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_avalon_st_adapter_005_error_adapter_0.sv Line: 66
Info (12021): Found 1 design units, including 1 entities, in source file finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_avalon_st_adapter.v
    Info (12023): Found entity 1: finalprojsoc_mm_interconnect_0_avalon_st_adapter File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_avalon_st_adapter.v Line: 9
Info (12021): Found 1 design units, including 1 entities, in source file finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_avalon_st_adapter_error_adapter_0.sv
    Info (12023): Found entity 1: finalprojsoc_mm_interconnect_0_avalon_st_adapter_error_adapter_0 File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_avalon_st_adapter_error_adapter_0.sv Line: 66
Info (12021): Found 1 design units, including 1 entities, in source file finalprojsoc/synthesis/submodules/altera_avalon_st_handshake_clock_crosser.v
    Info (12023): Found entity 1: altera_avalon_st_handshake_clock_crosser File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_avalon_st_handshake_clock_crosser.v Line: 24
Info (12021): Found 1 design units, including 1 entities, in source file finalprojsoc/synthesis/submodules/altera_avalon_st_clock_crosser.v
    Info (12023): Found entity 1: altera_avalon_st_clock_crosser File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_avalon_st_clock_crosser.v Line: 22
Info (12021): Found 1 design units, including 1 entities, in source file finalprojsoc/synthesis/submodules/altera_avalon_st_pipeline_base.v
    Info (12023): Found entity 1: altera_avalon_st_pipeline_base File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_avalon_st_pipeline_base.v Line: 22
Info (12021): Found 1 design units, including 1 entities, in source file finalprojsoc/synthesis/submodules/altera_std_synchronizer_nocut.v
    Info (12023): Found entity 1: altera_std_synchronizer_nocut File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_std_synchronizer_nocut.v Line: 44
Info (12021): Found 1 design units, including 1 entities, in source file finalprojsoc/synthesis/submodules/altera_merlin_width_adapter.sv
    Info (12023): Found entity 1: altera_merlin_width_adapter File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_merlin_width_adapter.sv Line: 25
Info (12021): Found 1 design units, including 1 entities, in source file finalprojsoc/synthesis/submodules/altera_merlin_address_alignment.sv
    Info (12023): Found entity 1: altera_merlin_address_alignment File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_merlin_address_alignment.sv Line: 26
Info (12021): Found 1 design units, including 1 entities, in source file finalprojsoc/synthesis/submodules/altera_merlin_burst_uncompressor.sv
    Info (12023): Found entity 1: altera_merlin_burst_uncompressor File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_merlin_burst_uncompressor.sv Line: 40
Info (12021): Found 1 design units, including 1 entities, in source file finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_rsp_mux.sv
    Info (12023): Found entity 1: finalprojsoc_mm_interconnect_0_rsp_mux File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_rsp_mux.sv Line: 51
Info (12021): Found 2 design units, including 2 entities, in source file finalprojsoc/synthesis/submodules/altera_merlin_arbitrator.sv
    Info (12023): Found entity 1: altera_merlin_arbitrator File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_merlin_arbitrator.sv Line: 103
    Info (12023): Found entity 2: altera_merlin_arb_adder File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_merlin_arbitrator.sv Line: 228
Info (12021): Found 1 design units, including 1 entities, in source file finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_rsp_demux.sv
    Info (12023): Found entity 1: finalprojsoc_mm_interconnect_0_rsp_demux File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_rsp_demux.sv Line: 43
Info (12021): Found 1 design units, including 1 entities, in source file finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_cmd_mux.sv
    Info (12023): Found entity 1: finalprojsoc_mm_interconnect_0_cmd_mux File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_cmd_mux.sv Line: 51
Info (12021): Found 1 design units, including 1 entities, in source file finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_cmd_demux.sv
    Info (12023): Found entity 1: finalprojsoc_mm_interconnect_0_cmd_demux File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_cmd_demux.sv Line: 43
Info (12021): Found 1 design units, including 1 entities, in source file finalprojsoc/synthesis/submodules/altera_merlin_burst_adapter.sv
    Info (12023): Found entity 1: altera_merlin_burst_adapter File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_merlin_burst_adapter.sv Line: 21
Info (12021): Found 1 design units, including 1 entities, in source file finalprojsoc/synthesis/submodules/altera_merlin_burst_adapter_uncmpr.sv
    Info (12023): Found entity 1: altera_merlin_burst_adapter_uncompressed_only File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_merlin_burst_adapter_uncmpr.sv Line: 39
Info (12021): Found 5 design units, including 5 entities, in source file finalprojsoc/synthesis/submodules/altera_merlin_burst_adapter_13_1.sv
    Info (12023): Found entity 1: altera_merlin_burst_adapter_burstwrap_increment File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_merlin_burst_adapter_13_1.sv Line: 40
    Info (12023): Found entity 2: altera_merlin_burst_adapter_adder File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_merlin_burst_adapter_13_1.sv Line: 55
    Info (12023): Found entity 3: altera_merlin_burst_adapter_subtractor File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_merlin_burst_adapter_13_1.sv Line: 77
    Info (12023): Found entity 4: altera_merlin_burst_adapter_min File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_merlin_burst_adapter_13_1.sv Line: 98
    Info (12023): Found entity 5: altera_merlin_burst_adapter_13_1 File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_merlin_burst_adapter_13_1.sv Line: 264
Info (12021): Found 1 design units, including 1 entities, in source file finalprojsoc/synthesis/submodules/altera_merlin_burst_adapter_new.sv
    Info (12023): Found entity 1: altera_merlin_burst_adapter_new File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_merlin_burst_adapter_new.sv Line: 25
Info (12021): Found 1 design units, including 1 entities, in source file finalprojsoc/synthesis/submodules/altera_incr_burst_converter.sv
    Info (12023): Found entity 1: altera_incr_burst_converter File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_incr_burst_converter.sv Line: 28
Info (12021): Found 1 design units, including 1 entities, in source file finalprojsoc/synthesis/submodules/altera_wrap_burst_converter.sv
    Info (12023): Found entity 1: altera_wrap_burst_converter File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_wrap_burst_converter.sv Line: 27
Info (12021): Found 1 design units, including 1 entities, in source file finalprojsoc/synthesis/submodules/altera_default_burst_converter.sv
    Info (12023): Found entity 1: altera_default_burst_converter File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_default_burst_converter.sv Line: 30
Info (12021): Found 1 design units, including 1 entities, in source file finalprojsoc/synthesis/submodules/altera_avalon_st_pipeline_stage.sv
    Info (12023): Found entity 1: altera_avalon_st_pipeline_stage File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_avalon_st_pipeline_stage.sv Line: 22
Info (12021): Found 2 design units, including 2 entities, in source file finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_router_007.sv
    Info (12023): Found entity 1: finalprojsoc_mm_interconnect_0_router_007_default_decode File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_router_007.sv Line: 45
    Info (12023): Found entity 2: finalprojsoc_mm_interconnect_0_router_007 File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_router_007.sv Line: 84
Info (12021): Found 2 design units, including 2 entities, in source file finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_router_002.sv
    Info (12023): Found entity 1: finalprojsoc_mm_interconnect_0_router_002_default_decode File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_router_002.sv Line: 45
    Info (12023): Found entity 2: finalprojsoc_mm_interconnect_0_router_002 File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_router_002.sv Line: 84
Info (12021): Found 2 design units, including 2 entities, in source file finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_router.sv
    Info (12023): Found entity 1: finalprojsoc_mm_interconnect_0_router_default_decode File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_router.sv Line: 45
    Info (12023): Found entity 2: finalprojsoc_mm_interconnect_0_router File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_router.sv Line: 84
Info (12021): Found 1 design units, including 1 entities, in source file finalprojsoc/synthesis/submodules/altera_avalon_sc_fifo.v
    Info (12023): Found entity 1: altera_avalon_sc_fifo File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_avalon_sc_fifo.v Line: 21
Info (12021): Found 1 design units, including 1 entities, in source file finalprojsoc/synthesis/submodules/altera_merlin_slave_agent.sv
    Info (12023): Found entity 1: altera_merlin_slave_agent File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_merlin_slave_agent.sv Line: 34
Info (12021): Found 1 design units, including 1 entities, in source file finalprojsoc/synthesis/submodules/altera_merlin_master_agent.sv
    Info (12023): Found entity 1: altera_merlin_master_agent File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_merlin_master_agent.sv Line: 28
Info (12021): Found 1 design units, including 1 entities, in source file finalprojsoc/synthesis/submodules/altera_merlin_slave_translator.sv
    Info (12023): Found entity 1: altera_merlin_slave_translator File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_merlin_slave_translator.sv Line: 35
Info (12021): Found 1 design units, including 1 entities, in source file finalprojsoc/synthesis/submodules/altera_merlin_master_translator.sv
    Info (12023): Found entity 1: altera_merlin_master_translator File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_merlin_master_translator.sv Line: 32
Info (12021): Found 1 design units, including 1 entities, in source file finalprojsoc/synthesis/submodules/finalprojsoc_x_velocity.v
    Info (12023): Found entity 1: finalprojsoc_x_velocity File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_x_velocity.v Line: 21
Info (12021): Found 1 design units, including 1 entities, in source file finalprojsoc/synthesis/submodules/finalprojsoc_usb_rst.v
    Info (12023): Found entity 1: finalprojsoc_usb_rst File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_usb_rst.v Line: 21
Info (12021): Found 1 design units, including 1 entities, in source file finalprojsoc/synthesis/submodules/finalprojsoc_usb_gpx.v
    Info (12023): Found entity 1: finalprojsoc_usb_gpx File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_usb_gpx.v Line: 21
Info (12021): Found 1 design units, including 1 entities, in source file finalprojsoc/synthesis/submodules/finalprojsoc_timer.v
    Info (12023): Found entity 1: finalprojsoc_timer File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_timer.v Line: 21
Info (12021): Found 1 design units, including 1 entities, in source file finalprojsoc/synthesis/submodules/finalprojsoc_sysid_qsys_0.v
    Info (12023): Found entity 1: finalprojsoc_sysid_qsys_0 File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_sysid_qsys_0.v Line: 34
Info (12021): Found 1 design units, including 1 entities, in source file finalprojsoc/synthesis/submodules/finalprojsoc_spi_0.v
    Info (12023): Found entity 1: finalprojsoc_spi_0 File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_spi_0.v Line: 41
Info (12021): Found 4 design units, including 4 entities, in source file finalprojsoc/synthesis/submodules/finalprojsoc_sdram_pll.v
    Info (12023): Found entity 1: finalprojsoc_sdram_pll_dffpipe_l2c File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_sdram_pll.v Line: 37
    Info (12023): Found entity 2: finalprojsoc_sdram_pll_stdsync_sv6 File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_sdram_pll.v Line: 98
    Info (12023): Found entity 3: finalprojsoc_sdram_pll_altpll_vg92 File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_sdram_pll.v Line: 130
    Info (12023): Found entity 4: finalprojsoc_sdram_pll File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_sdram_pll.v Line: 217
Info (12021): Found 2 design units, including 2 entities, in source file finalprojsoc/synthesis/submodules/finalprojsoc_sdram.v
    Info (12023): Found entity 1: finalprojsoc_sdram_input_efifo_module File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_sdram.v Line: 21
    Info (12023): Found entity 2: finalprojsoc_sdram File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_sdram.v Line: 159
Info (12021): Found 1 design units, including 1 entities, in source file finalprojsoc/synthesis/submodules/finalprojsoc_random_coordinate.v
    Info (12023): Found entity 1: finalprojsoc_random_coordinate File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_random_coordinate.v Line: 21
Info (12021): Found 1 design units, including 1 entities, in source file finalprojsoc/synthesis/submodules/finalprojsoc_onchip_memory2_0.v
    Info (12023): Found entity 1: finalprojsoc_onchip_memory2_0 File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_onchip_memory2_0.v Line: 21
Info (12021): Found 1 design units, including 1 entities, in source file finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0.v
    Info (12023): Found entity 1: finalprojsoc_nios2_gen2_0 File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0.v Line: 9
Info (12021): Found 21 design units, including 21 entities, in source file finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v
    Info (12023): Found entity 1: finalprojsoc_nios2_gen2_0_cpu_register_bank_a_module File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v Line: 21
    Info (12023): Found entity 2: finalprojsoc_nios2_gen2_0_cpu_register_bank_b_module File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v Line: 87
    Info (12023): Found entity 3: finalprojsoc_nios2_gen2_0_cpu_nios2_oci_debug File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v Line: 153
    Info (12023): Found entity 4: finalprojsoc_nios2_gen2_0_cpu_nios2_oci_break File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v Line: 295
    Info (12023): Found entity 5: finalprojsoc_nios2_gen2_0_cpu_nios2_oci_xbrk File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v Line: 588
    Info (12023): Found entity 6: finalprojsoc_nios2_gen2_0_cpu_nios2_oci_dbrk File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v Line: 795
    Info (12023): Found entity 7: finalprojsoc_nios2_gen2_0_cpu_nios2_oci_itrace File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v Line: 982
    Info (12023): Found entity 8: finalprojsoc_nios2_gen2_0_cpu_nios2_oci_td_mode File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v Line: 1115
    Info (12023): Found entity 9: finalprojsoc_nios2_gen2_0_cpu_nios2_oci_dtrace File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v Line: 1183
    Info (12023): Found entity 10: finalprojsoc_nios2_gen2_0_cpu_nios2_oci_compute_input_tm_cnt File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v Line: 1265
    Info (12023): Found entity 11: finalprojsoc_nios2_gen2_0_cpu_nios2_oci_fifo_wrptr_inc File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v Line: 1337
    Info (12023): Found entity 12: finalprojsoc_nios2_gen2_0_cpu_nios2_oci_fifo_cnt_inc File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v Line: 1380
    Info (12023): Found entity 13: finalprojsoc_nios2_gen2_0_cpu_nios2_oci_fifo File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v Line: 1427
    Info (12023): Found entity 14: finalprojsoc_nios2_gen2_0_cpu_nios2_oci_pib File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v Line: 1913
    Info (12023): Found entity 15: finalprojsoc_nios2_gen2_0_cpu_nios2_oci_im File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v Line: 1936
    Info (12023): Found entity 16: finalprojsoc_nios2_gen2_0_cpu_nios2_performance_monitors File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v Line: 2006
    Info (12023): Found entity 17: finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v Line: 2023
    Info (12023): Found entity 18: finalprojsoc_nios2_gen2_0_cpu_ociram_sp_ram_module File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v Line: 2116
    Info (12023): Found entity 19: finalprojsoc_nios2_gen2_0_cpu_nios2_ocimem File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v Line: 2181
    Info (12023): Found entity 20: finalprojsoc_nios2_gen2_0_cpu_nios2_oci File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v Line: 2362
    Info (12023): Found entity 21: finalprojsoc_nios2_gen2_0_cpu File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v Line: 2834
Info (12021): Found 1 design units, including 1 entities, in source file finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu_debug_slave_sysclk.v
    Info (12023): Found entity 1: finalprojsoc_nios2_gen2_0_cpu_debug_slave_sysclk File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu_debug_slave_sysclk.v Line: 21
Info (12021): Found 1 design units, including 1 entities, in source file finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck.v
    Info (12023): Found entity 1: finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck.v Line: 21
Info (12021): Found 1 design units, including 1 entities, in source file finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper.v
    Info (12023): Found entity 1: finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper.v Line: 21
Info (12021): Found 1 design units, including 1 entities, in source file finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu_test_bench.v
    Info (12023): Found entity 1: finalprojsoc_nios2_gen2_0_cpu_test_bench File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu_test_bench.v Line: 21
Info (12021): Found 1 design units, including 1 entities, in source file finalprojsoc/synthesis/submodules/finalprojsoc_leds_pio.v
    Info (12023): Found entity 1: finalprojsoc_leds_pio File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_leds_pio.v Line: 21
Info (12021): Found 1 design units, including 1 entities, in source file finalprojsoc/synthesis/submodules/finalprojsoc_key.v
    Info (12023): Found entity 1: finalprojsoc_key File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_key.v Line: 21
Info (12021): Found 5 design units, including 5 entities, in source file finalprojsoc/synthesis/submodules/finalprojsoc_jtag_uart.v
    Info (12023): Found entity 1: finalprojsoc_jtag_uart_sim_scfifo_w File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_jtag_uart.v Line: 21
    Info (12023): Found entity 2: finalprojsoc_jtag_uart_scfifo_w File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_jtag_uart.v Line: 78
    Info (12023): Found entity 3: finalprojsoc_jtag_uart_sim_scfifo_r File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_jtag_uart.v Line: 164
    Info (12023): Found entity 4: finalprojsoc_jtag_uart_scfifo_r File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_jtag_uart.v Line: 243
    Info (12023): Found entity 5: finalprojsoc_jtag_uart File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_jtag_uart.v Line: 331
Info (12021): Found 1 design units, including 1 entities, in source file finalprojsoc/synthesis/submodules/finalprojsoc_hex_digits_pio.v
    Info (12023): Found entity 1: finalprojsoc_hex_digits_pio File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_hex_digits_pio.v Line: 21
Info (12021): Found 1 design units, including 1 entities, in source file vga_controller.sv
    Info (12023): Found entity 1: vga_controller File: C:/Users/amaan/Documents/ECE385_FinalProj/VGA_controller.sv Line: 25
Info (12021): Found 1 design units, including 1 entities, in source file hexdriver.sv
    Info (12023): Found entity 1: HexDriver File: C:/Users/amaan/Documents/ECE385_FinalProj/HexDriver.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file finalproj_top.sv
    Info (12023): Found entity 1: finalproj_top File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 9
Info (12021): Found 1 design units, including 1 entities, in source file color_mapper.sv
    Info (12023): Found entity 1: color_mapper File: C:/Users/amaan/Documents/ECE385_FinalProj/Color_Mapper.sv Line: 16
Info (12021): Found 2 design units, including 2 entities, in source file move_statemachine.sv
    Info (12023): Found entity 1: move_stateMachineS1 File: C:/Users/amaan/Documents/ECE385_FinalProj/move_stateMachine.sv Line: 1
    Info (12023): Found entity 2: move_stateMachineS2 File: C:/Users/amaan/Documents/ECE385_FinalProj/move_stateMachine.sv Line: 90
Info (12021): Found 1 design units, including 1 entities, in source file regunit.sv
    Info (12023): Found entity 1: reg_unit File: C:/Users/amaan/Documents/ECE385_FinalProj/regUnit.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file queue.sv
    Info (12023): Found entity 1: queue File: C:/Users/amaan/Documents/ECE385_FinalProj/queue.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file snake2.sv
    Info (12023): Found entity 1: snake2 File: C:/Users/amaan/Documents/ECE385_FinalProj/snake2.sv Line: 16
Info (12021): Found 2 design units, including 2 entities, in source file lfsr.sv
    Info (12023): Found entity 1: LFSR File: C:/Users/amaan/Documents/ECE385_FinalProj/lfsr.sv Line: 1
    Info (12023): Found entity 2: bit_register File: C:/Users/amaan/Documents/ECE385_FinalProj/lfsr.sv Line: 88
Info (12021): Found 1 design units, including 1 entities, in source file clock_divider.sv
    Info (12023): Found entity 1: clock_divider File: C:/Users/amaan/Documents/ECE385_FinalProj/clock_divider.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file counter.sv
    Info (12023): Found entity 1: counter File: C:/Users/amaan/Documents/ECE385_FinalProj/counter.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file isdu.sv
    Info (12023): Found entity 1: ISDU File: C:/Users/amaan/Documents/ECE385_FinalProj/ISDU.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file venom.sv
    Info (12023): Found entity 1: venom File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file venom_statemachine.sv
    Info (12023): Found entity 1: venom_stateMachine File: C:/Users/amaan/Documents/ECE385_FinalProj/venom_stateMachine.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file venomcountmachine.sv
    Info (12023): Found entity 1: venomCountMachine File: C:/Users/amaan/Documents/ECE385_FinalProj/venomCountMachine.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file keyboard_posedge_detector.sv
    Info (12023): Found entity 1: keyboard_posedge_detector File: C:/Users/amaan/Documents/ECE385_FinalProj/keyboard_posedge_detector.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file health_statemachine.sv
    Info (12023): Found entity 1: health_stateMachine File: C:/Users/amaan/Documents/ECE385_FinalProj/health_stateMachine.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file second_counter.sv
    Info (12023): Found entity 1: Second_Counter File: C:/Users/amaan/Documents/ECE385_FinalProj/Second_Counter.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file animation_statemachine.sv
    Info (12023): Found entity 1: animation_stateMachine File: C:/Users/amaan/Documents/ECE385_FinalProj/animation_stateMachine.sv Line: 1
Warning (10236): Verilog HDL Implicit Net warning at colorBGD_example.sv(150): created implicit net for "player2wins" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 150
Warning (10236): Verilog HDL Implicit Net warning at colorBGD_example.sv(156): created implicit net for "snake1damage" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 156
Warning (10236): Verilog HDL Implicit Net warning at colorBGD_example.sv(2025): created implicit net for "ani2on" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 2025
Warning (10236): Verilog HDL Implicit Net warning at colorBGD_example.sv(2083): created implicit net for "me_on" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 2083
Critical Warning (10846): Verilog HDL Instantiation warning at venom.sv(46): instance has no name File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 46
Critical Warning (10846): Verilog HDL Instantiation warning at colorBGD_example.sv(788): instance has no name File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 788
Critical Warning (10846): Verilog HDL Instantiation warning at colorBGD_example.sv(1923): instance has no name File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1923
Critical Warning (10846): Verilog HDL Instantiation warning at colorBGD_example.sv(1924): instance has no name File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1924
Warning (10037): Verilog HDL or VHDL warning at finalprojsoc_sdram.v(318): conditional expression evaluates to a constant File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_sdram.v Line: 318
Warning (10037): Verilog HDL or VHDL warning at finalprojsoc_sdram.v(328): conditional expression evaluates to a constant File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_sdram.v Line: 328
Warning (10037): Verilog HDL or VHDL warning at finalprojsoc_sdram.v(338): conditional expression evaluates to a constant File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_sdram.v Line: 338
Warning (10037): Verilog HDL or VHDL warning at finalprojsoc_sdram.v(682): conditional expression evaluates to a constant File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_sdram.v Line: 682
Warning (10037): Verilog HDL or VHDL warning at finalprojsoc_spi_0.v(402): conditional expression evaluates to a constant File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_spi_0.v Line: 402
Critical Warning (10846): Verilog HDL Instantiation warning at finalproj_top.sv(277): instance has no name File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 277
Info (12127): Elaborating entity "finalproj_top" for the top level hierarchy
Warning (10230): Verilog HDL assignment warning at finalproj_top.sv(120): truncated value with size 8 to match size of target (4) File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 120
Warning (10230): Verilog HDL assignment warning at finalproj_top.sv(121): truncated value with size 8 to match size of target (4) File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 121
Warning (10230): Verilog HDL assignment warning at finalproj_top.sv(122): truncated value with size 8 to match size of target (4) File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 122
Info (12128): Elaborating entity "HexDriver" for hierarchy "HexDriver:hex_driver4" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 99
Info (12128): Elaborating entity "finalprojsoc" for hierarchy "finalprojsoc:u0" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 178
Info (12128): Elaborating entity "finalprojsoc_hex_digits_pio" for hierarchy "finalprojsoc:u0|finalprojsoc_hex_digits_pio:hex_digits_pio" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/finalprojsoc.v Line: 156
Info (12128): Elaborating entity "finalprojsoc_jtag_uart" for hierarchy "finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/finalprojsoc.v Line: 169
Info (12128): Elaborating entity "finalprojsoc_jtag_uart_scfifo_w" for hierarchy "finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|finalprojsoc_jtag_uart_scfifo_w:the_finalprojsoc_jtag_uart_scfifo_w" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_jtag_uart.v Line: 420
Info (12128): Elaborating entity "scfifo" for hierarchy "finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|finalprojsoc_jtag_uart_scfifo_w:the_finalprojsoc_jtag_uart_scfifo_w|scfifo:wfifo" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_jtag_uart.v Line: 139
Info (12130): Elaborated megafunction instantiation "finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|finalprojsoc_jtag_uart_scfifo_w:the_finalprojsoc_jtag_uart_scfifo_w|scfifo:wfifo" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_jtag_uart.v Line: 139
Info (12133): Instantiated megafunction "finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|finalprojsoc_jtag_uart_scfifo_w:the_finalprojsoc_jtag_uart_scfifo_w|scfifo:wfifo" with the following parameter: File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_jtag_uart.v Line: 139
    Info (12134): Parameter "lpm_hint" = "RAM_BLOCK_TYPE=AUTO"
    Info (12134): Parameter "lpm_numwords" = "64"
    Info (12134): Parameter "lpm_showahead" = "OFF"
    Info (12134): Parameter "lpm_type" = "scfifo"
    Info (12134): Parameter "lpm_width" = "8"
    Info (12134): Parameter "lpm_widthu" = "6"
    Info (12134): Parameter "overflow_checking" = "OFF"
    Info (12134): Parameter "underflow_checking" = "OFF"
    Info (12134): Parameter "use_eab" = "ON"
Info (12021): Found 1 design units, including 1 entities, in source file db/scfifo_9621.tdf
    Info (12023): Found entity 1: scfifo_9621 File: C:/Users/amaan/Documents/ECE385_FinalProj/db/scfifo_9621.tdf Line: 24
Info (12128): Elaborating entity "scfifo_9621" for hierarchy "finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|finalprojsoc_jtag_uart_scfifo_w:the_finalprojsoc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated" File: c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/scfifo.tdf Line: 299
Info (12021): Found 1 design units, including 1 entities, in source file db/a_dpfifo_bb01.tdf
    Info (12023): Found entity 1: a_dpfifo_bb01 File: C:/Users/amaan/Documents/ECE385_FinalProj/db/a_dpfifo_bb01.tdf Line: 28
Info (12128): Elaborating entity "a_dpfifo_bb01" for hierarchy "finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|finalprojsoc_jtag_uart_scfifo_w:the_finalprojsoc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo" File: C:/Users/amaan/Documents/ECE385_FinalProj/db/scfifo_9621.tdf Line: 37
Info (12021): Found 1 design units, including 1 entities, in source file db/a_fefifo_7cf.tdf
    Info (12023): Found entity 1: a_fefifo_7cf File: C:/Users/amaan/Documents/ECE385_FinalProj/db/a_fefifo_7cf.tdf Line: 24
Info (12128): Elaborating entity "a_fefifo_7cf" for hierarchy "finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|finalprojsoc_jtag_uart_scfifo_w:the_finalprojsoc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state" File: C:/Users/amaan/Documents/ECE385_FinalProj/db/a_dpfifo_bb01.tdf Line: 42
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_337.tdf
    Info (12023): Found entity 1: cntr_337 File: C:/Users/amaan/Documents/ECE385_FinalProj/db/cntr_337.tdf Line: 25
Info (12128): Elaborating entity "cntr_337" for hierarchy "finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|finalprojsoc_jtag_uart_scfifo_w:the_finalprojsoc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|cntr_337:count_usedw" File: C:/Users/amaan/Documents/ECE385_FinalProj/db/a_fefifo_7cf.tdf Line: 38
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_dtn1.tdf
    Info (12023): Found entity 1: altsyncram_dtn1 File: C:/Users/amaan/Documents/ECE385_FinalProj/db/altsyncram_dtn1.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_dtn1" for hierarchy "finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|finalprojsoc_jtag_uart_scfifo_w:the_finalprojsoc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram" File: C:/Users/amaan/Documents/ECE385_FinalProj/db/a_dpfifo_bb01.tdf Line: 43
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_n2b.tdf
    Info (12023): Found entity 1: cntr_n2b File: C:/Users/amaan/Documents/ECE385_FinalProj/db/cntr_n2b.tdf Line: 25
Info (12128): Elaborating entity "cntr_n2b" for hierarchy "finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|finalprojsoc_jtag_uart_scfifo_w:the_finalprojsoc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count" File: C:/Users/amaan/Documents/ECE385_FinalProj/db/a_dpfifo_bb01.tdf Line: 44
Info (12128): Elaborating entity "finalprojsoc_jtag_uart_scfifo_r" for hierarchy "finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|finalprojsoc_jtag_uart_scfifo_r:the_finalprojsoc_jtag_uart_scfifo_r" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_jtag_uart.v Line: 434
Info (12128): Elaborating entity "alt_jtag_atlantic" for hierarchy "finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_jtag_uart.v Line: 569
Info (12130): Elaborated megafunction instantiation "finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_jtag_uart.v Line: 569
Info (12133): Instantiated megafunction "finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic" with the following parameter: File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_jtag_uart.v Line: 569
    Info (12134): Parameter "INSTANCE_ID" = "0"
    Info (12134): Parameter "LOG2_RXFIFO_DEPTH" = "6"
    Info (12134): Parameter "LOG2_TXFIFO_DEPTH" = "6"
    Info (12134): Parameter "SLD_AUTO_INSTANCE_INDEX" = "YES"
Info (12128): Elaborating entity "sld_jtag_endpoint_adapter" for hierarchy "finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|sld_jtag_endpoint_adapter:inst" File: c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/alt_jtag_atlantic.v Line: 276
Info (12128): Elaborating entity "sld_jtag_endpoint_adapter_impl" for hierarchy "finalprojsoc:u0|finalprojsoc_jtag_uart:jtag_uart|alt_jtag_atlantic:finalprojsoc_jtag_uart_alt_jtag_atlantic|sld_jtag_endpoint_adapter:inst|sld_jtag_endpoint_adapter_impl:sld_jtag_endpoint_adapter_impl_inst" File: c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/sld_jtag_endpoint_adapter.vhd Line: 232
Info (12128): Elaborating entity "finalprojsoc_key" for hierarchy "finalprojsoc:u0|finalprojsoc_key:key" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/finalprojsoc.v Line: 177
Info (12128): Elaborating entity "finalprojsoc_leds_pio" for hierarchy "finalprojsoc:u0|finalprojsoc_leds_pio:leds_pio" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/finalprojsoc.v Line: 199
Info (12128): Elaborating entity "finalprojsoc_nios2_gen2_0" for hierarchy "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/finalprojsoc.v Line: 228
Info (12128): Elaborating entity "finalprojsoc_nios2_gen2_0_cpu" for hierarchy "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0.v Line: 65
Info (12128): Elaborating entity "finalprojsoc_nios2_gen2_0_cpu_test_bench" for hierarchy "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_test_bench:the_finalprojsoc_nios2_gen2_0_cpu_test_bench" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v Line: 3545
Info (12128): Elaborating entity "finalprojsoc_nios2_gen2_0_cpu_register_bank_a_module" for hierarchy "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_register_bank_a_module:finalprojsoc_nios2_gen2_0_cpu_register_bank_a" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v Line: 4061
Info (12128): Elaborating entity "altsyncram" for hierarchy "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_register_bank_a_module:finalprojsoc_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v Line: 58
Info (12130): Elaborated megafunction instantiation "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_register_bank_a_module:finalprojsoc_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v Line: 58
Info (12133): Instantiated megafunction "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_register_bank_a_module:finalprojsoc_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram" with the following parameter: File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v Line: 58
    Info (12134): Parameter "address_reg_b" = "CLOCK0"
    Info (12134): Parameter "init_file" = "UNUSED"
    Info (12134): Parameter "maximum_depth" = "0"
    Info (12134): Parameter "numwords_a" = "32"
    Info (12134): Parameter "numwords_b" = "32"
    Info (12134): Parameter "operation_mode" = "DUAL_PORT"
    Info (12134): Parameter "outdata_reg_b" = "UNREGISTERED"
    Info (12134): Parameter "ram_block_type" = "AUTO"
    Info (12134): Parameter "rdcontrol_reg_b" = "CLOCK0"
    Info (12134): Parameter "read_during_write_mode_mixed_ports" = "DONT_CARE"
    Info (12134): Parameter "width_a" = "32"
    Info (12134): Parameter "width_b" = "32"
    Info (12134): Parameter "widthad_a" = "5"
    Info (12134): Parameter "widthad_b" = "5"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_s0c1.tdf
    Info (12023): Found entity 1: altsyncram_s0c1 File: C:/Users/amaan/Documents/ECE385_FinalProj/db/altsyncram_s0c1.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_s0c1" for hierarchy "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_register_bank_a_module:finalprojsoc_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated" File: c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12128): Elaborating entity "finalprojsoc_nios2_gen2_0_cpu_register_bank_b_module" for hierarchy "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_register_bank_b_module:finalprojsoc_nios2_gen2_0_cpu_register_bank_b" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v Line: 4079
Info (12128): Elaborating entity "finalprojsoc_nios2_gen2_0_cpu_nios2_oci" for hierarchy "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v Line: 4575
Info (12128): Elaborating entity "finalprojsoc_nios2_gen2_0_cpu_nios2_oci_debug" for hierarchy "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_debug:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_debug" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v Line: 2531
Info (12128): Elaborating entity "altera_std_synchronizer" for hierarchy "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_debug:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v Line: 220
Info (12130): Elaborated megafunction instantiation "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_debug:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v Line: 220
Info (12133): Instantiated megafunction "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_debug:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer" with the following parameter: File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v Line: 220
    Info (12134): Parameter "depth" = "2"
Info (12128): Elaborating entity "finalprojsoc_nios2_gen2_0_cpu_nios2_oci_break" for hierarchy "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_break:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_break" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v Line: 2561
Info (12128): Elaborating entity "finalprojsoc_nios2_gen2_0_cpu_nios2_oci_xbrk" for hierarchy "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_xbrk:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_xbrk" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v Line: 2582
Info (12128): Elaborating entity "finalprojsoc_nios2_gen2_0_cpu_nios2_oci_dbrk" for hierarchy "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_dbrk:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_dbrk" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v Line: 2608
Info (12128): Elaborating entity "finalprojsoc_nios2_gen2_0_cpu_nios2_oci_itrace" for hierarchy "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_itrace:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_itrace" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v Line: 2624
Info (12128): Elaborating entity "finalprojsoc_nios2_gen2_0_cpu_nios2_oci_dtrace" for hierarchy "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_dtrace:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_dtrace" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v Line: 2639
Info (12128): Elaborating entity "finalprojsoc_nios2_gen2_0_cpu_nios2_oci_td_mode" for hierarchy "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_dtrace:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_dtrace|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_td_mode:finalprojsoc_nios2_gen2_0_cpu_nios2_oci_trc_ctrl_td_mode" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v Line: 1233
Info (12128): Elaborating entity "finalprojsoc_nios2_gen2_0_cpu_nios2_oci_fifo" for hierarchy "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_fifo:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_fifo" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v Line: 2654
Info (12128): Elaborating entity "finalprojsoc_nios2_gen2_0_cpu_nios2_oci_compute_input_tm_cnt" for hierarchy "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_fifo:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_fifo|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_compute_input_tm_cnt:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_compute_input_tm_cnt" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v Line: 1546
Info (12128): Elaborating entity "finalprojsoc_nios2_gen2_0_cpu_nios2_oci_fifo_wrptr_inc" for hierarchy "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_fifo:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_fifo|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_fifo_wrptr_inc:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_fifo_wrptr_inc" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v Line: 1555
Info (12128): Elaborating entity "finalprojsoc_nios2_gen2_0_cpu_nios2_oci_fifo_cnt_inc" for hierarchy "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_fifo:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_fifo|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_fifo_cnt_inc:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_fifo_cnt_inc" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v Line: 1564
Info (12128): Elaborating entity "finalprojsoc_nios2_gen2_0_cpu_nios2_oci_pib" for hierarchy "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_pib:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_pib" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v Line: 2659
Info (12128): Elaborating entity "finalprojsoc_nios2_gen2_0_cpu_nios2_oci_im" for hierarchy "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_oci_im:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci_im" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v Line: 2673
Info (12128): Elaborating entity "finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg" for hierarchy "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalprojsoc_nios2_gen2_0_cpu_nios2_avalon_reg" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v Line: 2692
Info (12128): Elaborating entity "finalprojsoc_nios2_gen2_0_cpu_nios2_ocimem" for hierarchy "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_ocimem:the_finalprojsoc_nios2_gen2_0_cpu_nios2_ocimem" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v Line: 2712
Info (12128): Elaborating entity "finalprojsoc_nios2_gen2_0_cpu_ociram_sp_ram_module" for hierarchy "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_ocimem:the_finalprojsoc_nios2_gen2_0_cpu_nios2_ocimem|finalprojsoc_nios2_gen2_0_cpu_ociram_sp_ram_module:finalprojsoc_nios2_gen2_0_cpu_ociram_sp_ram" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v Line: 2332
Info (12128): Elaborating entity "altsyncram" for hierarchy "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_ocimem:the_finalprojsoc_nios2_gen2_0_cpu_nios2_ocimem|finalprojsoc_nios2_gen2_0_cpu_ociram_sp_ram_module:finalprojsoc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v Line: 2156
Info (12130): Elaborated megafunction instantiation "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_ocimem:the_finalprojsoc_nios2_gen2_0_cpu_nios2_ocimem|finalprojsoc_nios2_gen2_0_cpu_ociram_sp_ram_module:finalprojsoc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v Line: 2156
Info (12133): Instantiated megafunction "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_ocimem:the_finalprojsoc_nios2_gen2_0_cpu_nios2_ocimem|finalprojsoc_nios2_gen2_0_cpu_ociram_sp_ram_module:finalprojsoc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram" with the following parameter: File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v Line: 2156
    Info (12134): Parameter "init_file" = "UNUSED"
    Info (12134): Parameter "maximum_depth" = "0"
    Info (12134): Parameter "numwords_a" = "256"
    Info (12134): Parameter "operation_mode" = "SINGLE_PORT"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "ram_block_type" = "AUTO"
    Info (12134): Parameter "read_during_write_mode_port_a" = "DONT_CARE"
    Info (12134): Parameter "width_a" = "32"
    Info (12134): Parameter "width_byteena_a" = "4"
    Info (12134): Parameter "widthad_a" = "8"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_0n61.tdf
    Info (12023): Found entity 1: altsyncram_0n61 File: C:/Users/amaan/Documents/ECE385_FinalProj/db/altsyncram_0n61.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_0n61" for hierarchy "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_nios2_ocimem:the_finalprojsoc_nios2_gen2_0_cpu_nios2_ocimem|finalprojsoc_nios2_gen2_0_cpu_ociram_sp_ram_module:finalprojsoc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated" File: c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12128): Elaborating entity "finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper" for hierarchy "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu.v Line: 2814
Info (12128): Elaborating entity "finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck" for hierarchy "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_tck" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper.v Line: 157
Info (12128): Elaborating entity "finalprojsoc_nios2_gen2_0_cpu_debug_slave_sysclk" for hierarchy "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|finalprojsoc_nios2_gen2_0_cpu_debug_slave_sysclk:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_sysclk" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper.v Line: 177
Info (12128): Elaborating entity "sld_virtual_jtag_basic" for hierarchy "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:finalprojsoc_nios2_gen2_0_cpu_debug_slave_phy" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper.v Line: 207
Info (12130): Elaborated megafunction instantiation "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:finalprojsoc_nios2_gen2_0_cpu_debug_slave_phy" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper.v Line: 207
Info (12133): Instantiated megafunction "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:finalprojsoc_nios2_gen2_0_cpu_debug_slave_phy" with the following parameter: File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper.v Line: 207
    Info (12134): Parameter "sld_auto_instance_index" = "YES"
    Info (12134): Parameter "sld_instance_index" = "0"
    Info (12134): Parameter "sld_ir_width" = "2"
    Info (12134): Parameter "sld_mfg_id" = "70"
    Info (12134): Parameter "sld_sim_action" = ""
    Info (12134): Parameter "sld_sim_n_scan" = "0"
    Info (12134): Parameter "sld_sim_total_length" = "0"
    Info (12134): Parameter "sld_type_id" = "34"
    Info (12134): Parameter "sld_version" = "3"
Info (12128): Elaborating entity "sld_virtual_jtag_impl" for hierarchy "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:finalprojsoc_nios2_gen2_0_cpu_debug_slave_phy|sld_virtual_jtag_impl:sld_virtual_jtag_impl_inst" File: c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/sld_virtual_jtag_basic.v Line: 151
Info (12131): Elaborated megafunction instantiation "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:finalprojsoc_nios2_gen2_0_cpu_debug_slave_phy|sld_virtual_jtag_impl:sld_virtual_jtag_impl_inst", which is child of megafunction instantiation "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:finalprojsoc_nios2_gen2_0_cpu_debug_slave_phy" File: c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/sld_virtual_jtag_basic.v Line: 151
Info (12128): Elaborating entity "sld_jtag_endpoint_adapter" for hierarchy "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:finalprojsoc_nios2_gen2_0_cpu_debug_slave_phy|sld_virtual_jtag_impl:sld_virtual_jtag_impl_inst|sld_jtag_endpoint_adapter:jtag_signal_adapter" File: c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/sld_virtual_jtag_basic.v Line: 414
Info (12128): Elaborating entity "sld_jtag_endpoint_adapter_impl" for hierarchy "finalprojsoc:u0|finalprojsoc_nios2_gen2_0:nios2_gen2_0|finalprojsoc_nios2_gen2_0_cpu:cpu|finalprojsoc_nios2_gen2_0_cpu_nios2_oci:the_finalprojsoc_nios2_gen2_0_cpu_nios2_oci|finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalprojsoc_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:finalprojsoc_nios2_gen2_0_cpu_debug_slave_phy|sld_virtual_jtag_impl:sld_virtual_jtag_impl_inst|sld_jtag_endpoint_adapter:jtag_signal_adapter|sld_jtag_endpoint_adapter_impl:sld_jtag_endpoint_adapter_impl_inst" File: c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/sld_jtag_endpoint_adapter.vhd Line: 232
Info (12128): Elaborating entity "finalprojsoc_onchip_memory2_0" for hierarchy "finalprojsoc:u0|finalprojsoc_onchip_memory2_0:onchip_memory2_0" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/finalprojsoc.v Line: 242
Info (12128): Elaborating entity "altsyncram" for hierarchy "finalprojsoc:u0|finalprojsoc_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_onchip_memory2_0.v Line: 69
Info (12130): Elaborated megafunction instantiation "finalprojsoc:u0|finalprojsoc_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_onchip_memory2_0.v Line: 69
Info (12133): Instantiated megafunction "finalprojsoc:u0|finalprojsoc_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram" with the following parameter: File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_onchip_memory2_0.v Line: 69
    Info (12134): Parameter "byte_size" = "8"
    Info (12134): Parameter "init_file" = "finalprojsoc_onchip_memory2_0.hex"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "maximum_depth" = "4"
    Info (12134): Parameter "numwords_a" = "4"
    Info (12134): Parameter "operation_mode" = "SINGLE_PORT"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "ram_block_type" = "AUTO"
    Info (12134): Parameter "read_during_write_mode_mixed_ports" = "DONT_CARE"
    Info (12134): Parameter "read_during_write_mode_port_a" = "DONT_CARE"
    Info (12134): Parameter "width_a" = "32"
    Info (12134): Parameter "width_byteena_a" = "4"
    Info (12134): Parameter "widthad_a" = "2"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_hlg1.tdf
    Info (12023): Found entity 1: altsyncram_hlg1 File: C:/Users/amaan/Documents/ECE385_FinalProj/db/altsyncram_hlg1.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_hlg1" for hierarchy "finalprojsoc:u0|finalprojsoc_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_hlg1:auto_generated" File: c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12128): Elaborating entity "finalprojsoc_random_coordinate" for hierarchy "finalprojsoc:u0|finalprojsoc_random_coordinate:random_coordinate" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/finalprojsoc.v Line: 253
Info (12128): Elaborating entity "finalprojsoc_sdram" for hierarchy "finalprojsoc:u0|finalprojsoc_sdram:sdram" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/finalprojsoc.v Line: 276
Info (12128): Elaborating entity "finalprojsoc_sdram_input_efifo_module" for hierarchy "finalprojsoc:u0|finalprojsoc_sdram:sdram|finalprojsoc_sdram_input_efifo_module:the_finalprojsoc_sdram_input_efifo_module" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_sdram.v Line: 298
Info (12128): Elaborating entity "finalprojsoc_sdram_pll" for hierarchy "finalprojsoc:u0|finalprojsoc_sdram_pll:sdram_pll" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/finalprojsoc.v Line: 303
Info (12128): Elaborating entity "finalprojsoc_sdram_pll_stdsync_sv6" for hierarchy "finalprojsoc:u0|finalprojsoc_sdram_pll:sdram_pll|finalprojsoc_sdram_pll_stdsync_sv6:stdsync2" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_sdram_pll.v Line: 288
Info (12128): Elaborating entity "finalprojsoc_sdram_pll_dffpipe_l2c" for hierarchy "finalprojsoc:u0|finalprojsoc_sdram_pll:sdram_pll|finalprojsoc_sdram_pll_stdsync_sv6:stdsync2|finalprojsoc_sdram_pll_dffpipe_l2c:dffpipe3" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_sdram_pll.v Line: 116
Info (12128): Elaborating entity "finalprojsoc_sdram_pll_altpll_vg92" for hierarchy "finalprojsoc:u0|finalprojsoc_sdram_pll:sdram_pll|finalprojsoc_sdram_pll_altpll_vg92:sd1" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_sdram_pll.v Line: 294
Info (12128): Elaborating entity "finalprojsoc_spi_0" for hierarchy "finalprojsoc:u0|finalprojsoc_spi_0:spi_0" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/finalprojsoc.v Line: 319
Info (12128): Elaborating entity "finalprojsoc_sysid_qsys_0" for hierarchy "finalprojsoc:u0|finalprojsoc_sysid_qsys_0:sysid_qsys_0" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/finalprojsoc.v Line: 326
Info (12128): Elaborating entity "finalprojsoc_timer" for hierarchy "finalprojsoc:u0|finalprojsoc_timer:timer" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/finalprojsoc.v Line: 337
Info (12128): Elaborating entity "finalprojsoc_usb_gpx" for hierarchy "finalprojsoc:u0|finalprojsoc_usb_gpx:usb_gpx" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/finalprojsoc.v Line: 345
Info (12128): Elaborating entity "finalprojsoc_usb_rst" for hierarchy "finalprojsoc:u0|finalprojsoc_usb_rst:usb_rst" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/finalprojsoc.v Line: 364
Info (12128): Elaborating entity "finalprojsoc_x_velocity" for hierarchy "finalprojsoc:u0|finalprojsoc_x_velocity:x_velocity" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/finalprojsoc.v Line: 375
Info (12128): Elaborating entity "finalprojsoc_mm_interconnect_0" for hierarchy "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/finalprojsoc.v Line: 495
Info (12128): Elaborating entity "altera_merlin_master_translator" for hierarchy "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_data_master_translator" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0.v Line: 1520
Info (12128): Elaborating entity "altera_merlin_master_translator" for hierarchy "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0.v Line: 1580
Info (12128): Elaborating entity "altera_merlin_slave_translator" for hierarchy "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0.v Line: 1644
Info (12128): Elaborating entity "altera_merlin_slave_translator" for hierarchy "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0.v Line: 1708
Info (12128): Elaborating entity "altera_merlin_slave_translator" for hierarchy "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0.v Line: 1772
Info (12128): Elaborating entity "altera_merlin_slave_translator" for hierarchy "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sdram_pll_pll_slave_translator" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0.v Line: 1836
Info (12128): Elaborating entity "altera_merlin_slave_translator" for hierarchy "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0.v Line: 1900
Info (12128): Elaborating entity "altera_merlin_slave_translator" for hierarchy "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sdram_s1_translator" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0.v Line: 1964
Info (12128): Elaborating entity "altera_merlin_slave_translator" for hierarchy "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0.v Line: 2028
Info (12128): Elaborating entity "altera_merlin_slave_translator" for hierarchy "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_s1_translator" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0.v Line: 2476
Info (12128): Elaborating entity "altera_merlin_slave_translator" for hierarchy "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:spi_0_spi_control_port_translator" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0.v Line: 2732
Info (12128): Elaborating entity "altera_merlin_master_agent" for hierarchy "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_data_master_agent" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0.v Line: 2813
Info (12128): Elaborating entity "altera_merlin_master_agent" for hierarchy "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_instruction_master_agent" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0.v Line: 2894
Info (12128): Elaborating entity "altera_merlin_slave_agent" for hierarchy "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:jtag_uart_avalon_jtag_slave_agent" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0.v Line: 2978
Info (12128): Elaborating entity "altera_merlin_burst_uncompressor" for hierarchy "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:jtag_uart_avalon_jtag_slave_agent|altera_merlin_burst_uncompressor:uncompressor" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_merlin_slave_agent.sv Line: 608
Info (12128): Elaborating entity "altera_avalon_sc_fifo" for hierarchy "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0.v Line: 3019
Info (12128): Elaborating entity "altera_merlin_slave_agent" for hierarchy "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0.v Line: 3603
Info (12128): Elaborating entity "altera_merlin_burst_uncompressor" for hierarchy "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_merlin_slave_agent.sv Line: 608
Info (12128): Elaborating entity "altera_avalon_sc_fifo" for hierarchy "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0.v Line: 3644
Info (12128): Elaborating entity "altera_avalon_sc_fifo" for hierarchy "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0.v Line: 3685
Info (12128): Elaborating entity "finalprojsoc_mm_interconnect_0_router" for hierarchy "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router:router" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0.v Line: 5201
Info (12128): Elaborating entity "finalprojsoc_mm_interconnect_0_router_default_decode" for hierarchy "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router:router|finalprojsoc_mm_interconnect_0_router_default_decode:the_default_decode" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_router.sv Line: 201
Info (12128): Elaborating entity "finalprojsoc_mm_interconnect_0_router_002" for hierarchy "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_002" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0.v Line: 5233
Info (12128): Elaborating entity "finalprojsoc_mm_interconnect_0_router_002_default_decode" for hierarchy "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_002:router_002|finalprojsoc_mm_interconnect_0_router_002_default_decode:the_default_decode" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_router_002.sv Line: 178
Info (12128): Elaborating entity "finalprojsoc_mm_interconnect_0_router_007" for hierarchy "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_007:router_007" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0.v Line: 5313
Info (12128): Elaborating entity "finalprojsoc_mm_interconnect_0_router_007_default_decode" for hierarchy "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_router_007:router_007|finalprojsoc_mm_interconnect_0_router_007_default_decode:the_default_decode" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_router_007.sv Line: 178
Info (12128): Elaborating entity "altera_merlin_burst_adapter" for hierarchy "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_s1_burst_adapter" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0.v Line: 5555
Info (12128): Elaborating entity "altera_merlin_burst_adapter_uncompressed_only" for hierarchy "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_s1_burst_adapter|altera_merlin_burst_adapter_uncompressed_only:altera_merlin_burst_adapter_uncompressed_only.burst_adapter" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_merlin_burst_adapter.sv Line: 126
Info (12128): Elaborating entity "finalprojsoc_mm_interconnect_0_cmd_demux" for hierarchy "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_demux:cmd_demux" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0.v Line: 5674
Info (12128): Elaborating entity "finalprojsoc_mm_interconnect_0_cmd_mux" for hierarchy "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0.v Line: 5816
Info (12128): Elaborating entity "altera_merlin_arbitrator" for hierarchy "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_cmd_mux.sv Line: 287
Info (12128): Elaborating entity "altera_merlin_arb_adder" for hierarchy "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_merlin_arbitrator.sv Line: 169
Info (12128): Elaborating entity "finalprojsoc_mm_interconnect_0_rsp_demux" for hierarchy "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_demux:rsp_demux" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0.v Line: 6230
Info (12128): Elaborating entity "finalprojsoc_mm_interconnect_0_rsp_mux" for hierarchy "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_mux:rsp_mux" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0.v Line: 6740
Info (12128): Elaborating entity "altera_merlin_arbitrator" for hierarchy "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_mux:rsp_mux|altera_merlin_arbitrator:arb" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_rsp_mux.sv Line: 566
Info (12128): Elaborating entity "altera_merlin_arb_adder" for hierarchy "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_rsp_mux:rsp_mux|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_merlin_arbitrator.sv Line: 169
Info (12128): Elaborating entity "altera_merlin_width_adapter" for hierarchy "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0.v Line: 6925
Warning (10036): Verilog HDL or VHDL warning at altera_merlin_width_adapter.sv(283): object "in_write" assigned a value but never read File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_merlin_width_adapter.sv Line: 283
Warning (10036): Verilog HDL or VHDL warning at altera_merlin_width_adapter.sv(742): object "aligned_addr" assigned a value but never read File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_merlin_width_adapter.sv Line: 742
Warning (10036): Verilog HDL or VHDL warning at altera_merlin_width_adapter.sv(743): object "aligned_byte_cnt" assigned a value but never read File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_merlin_width_adapter.sv Line: 743
Info (12128): Elaborating entity "altera_merlin_width_adapter" for hierarchy "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0.v Line: 6991
Info (12128): Elaborating entity "altera_avalon_st_handshake_clock_crosser" for hierarchy "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0.v Line: 7025
Info (12128): Elaborating entity "altera_avalon_st_clock_crosser" for hierarchy "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_avalon_st_handshake_clock_crosser.v Line: 149
Info (12128): Elaborating entity "altera_std_synchronizer_nocut" for hierarchy "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_avalon_st_clock_crosser.v Line: 105
Info (12128): Elaborating entity "finalprojsoc_mm_interconnect_0_avalon_st_adapter" for hierarchy "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0.v Line: 7156
Info (12128): Elaborating entity "finalprojsoc_mm_interconnect_0_avalon_st_adapter_error_adapter_0" for hierarchy "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter:avalon_st_adapter|finalprojsoc_mm_interconnect_0_avalon_st_adapter_error_adapter_0:error_adapter_0" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_avalon_st_adapter.v Line: 200
Info (12128): Elaborating entity "finalprojsoc_mm_interconnect_0_avalon_st_adapter_005" for hierarchy "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter_005:avalon_st_adapter_005" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0.v Line: 7301
Info (12128): Elaborating entity "finalprojsoc_mm_interconnect_0_avalon_st_adapter_005_error_adapter_0" for hierarchy "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|finalprojsoc_mm_interconnect_0_avalon_st_adapter_005:avalon_st_adapter_005|finalprojsoc_mm_interconnect_0_avalon_st_adapter_005_error_adapter_0:error_adapter_0" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_mm_interconnect_0_avalon_st_adapter_005.v Line: 200
Info (12128): Elaborating entity "finalprojsoc_irq_mapper" for hierarchy "finalprojsoc:u0|finalprojsoc_irq_mapper:irq_mapper" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/finalprojsoc.v Line: 504
Info (12128): Elaborating entity "altera_reset_controller" for hierarchy "finalprojsoc:u0|altera_reset_controller:rst_controller" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/finalprojsoc.v Line: 567
Info (12128): Elaborating entity "altera_reset_synchronizer" for hierarchy "finalprojsoc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_reset_controller.v Line: 208
Info (12128): Elaborating entity "altera_reset_synchronizer" for hierarchy "finalprojsoc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_reset_controller.v Line: 220
Info (12128): Elaborating entity "altera_reset_controller" for hierarchy "finalprojsoc:u0|altera_reset_controller:rst_controller_001" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/finalprojsoc.v Line: 630
Info (12128): Elaborating entity "vga_controller" for hierarchy "vga_controller:vga" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 196
Warning (10230): Verilog HDL assignment warning at VGA_controller.sv(76): truncated value with size 32 to match size of target (10) File: C:/Users/amaan/Documents/ECE385_FinalProj/VGA_controller.sv Line: 76
Warning (10230): Verilog HDL assignment warning at VGA_controller.sv(79): truncated value with size 32 to match size of target (10) File: C:/Users/amaan/Documents/ECE385_FinalProj/VGA_controller.sv Line: 79
Info (12128): Elaborating entity "snake" for hierarchy "snake:s_main" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 214
Warning (10230): Verilog HDL assignment warning at snake.sv(74): truncated value with size 32 to match size of target (10) File: C:/Users/amaan/Documents/ECE385_FinalProj/snake.sv Line: 74
Warning (10230): Verilog HDL assignment warning at snake.sv(101): truncated value with size 32 to match size of target (10) File: C:/Users/amaan/Documents/ECE385_FinalProj/snake.sv Line: 101
Warning (10230): Verilog HDL assignment warning at snake.sv(129): truncated value with size 32 to match size of target (10) File: C:/Users/amaan/Documents/ECE385_FinalProj/snake.sv Line: 129
Warning (10230): Verilog HDL assignment warning at snake.sv(156): truncated value with size 32 to match size of target (10) File: C:/Users/amaan/Documents/ECE385_FinalProj/snake.sv Line: 156
Warning (10230): Verilog HDL assignment warning at snake.sv(212): truncated value with size 32 to match size of target (10) File: C:/Users/amaan/Documents/ECE385_FinalProj/snake.sv Line: 212
Warning (10230): Verilog HDL assignment warning at snake.sv(213): truncated value with size 32 to match size of target (10) File: C:/Users/amaan/Documents/ECE385_FinalProj/snake.sv Line: 213
Warning (10230): Verilog HDL assignment warning at snake.sv(219): truncated value with size 32 to match size of target (10) File: C:/Users/amaan/Documents/ECE385_FinalProj/snake.sv Line: 219
Warning (10230): Verilog HDL assignment warning at snake.sv(220): truncated value with size 32 to match size of target (10) File: C:/Users/amaan/Documents/ECE385_FinalProj/snake.sv Line: 220
Warning (10230): Verilog HDL assignment warning at snake.sv(226): truncated value with size 32 to match size of target (10) File: C:/Users/amaan/Documents/ECE385_FinalProj/snake.sv Line: 226
Warning (10230): Verilog HDL assignment warning at snake.sv(227): truncated value with size 32 to match size of target (10) File: C:/Users/amaan/Documents/ECE385_FinalProj/snake.sv Line: 227
Warning (10230): Verilog HDL assignment warning at snake.sv(233): truncated value with size 32 to match size of target (10) File: C:/Users/amaan/Documents/ECE385_FinalProj/snake.sv Line: 233
Warning (10230): Verilog HDL assignment warning at snake.sv(234): truncated value with size 32 to match size of target (10) File: C:/Users/amaan/Documents/ECE385_FinalProj/snake.sv Line: 234
Warning (10034): Output port "LEDR[9..3]" at snake.sv(26) has no driver File: C:/Users/amaan/Documents/ECE385_FinalProj/snake.sv Line: 26
Info (12128): Elaborating entity "snake2" for hierarchy "snake2:s_enemy" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 230
Warning (10230): Verilog HDL assignment warning at snake2.sv(70): truncated value with size 32 to match size of target (10) File: C:/Users/amaan/Documents/ECE385_FinalProj/snake2.sv Line: 70
Warning (10230): Verilog HDL assignment warning at snake2.sv(89): truncated value with size 32 to match size of target (10) File: C:/Users/amaan/Documents/ECE385_FinalProj/snake2.sv Line: 89
Warning (10230): Verilog HDL assignment warning at snake2.sv(100): truncated value with size 32 to match size of target (10) File: C:/Users/amaan/Documents/ECE385_FinalProj/snake2.sv Line: 100
Warning (10230): Verilog HDL assignment warning at snake2.sv(118): truncated value with size 32 to match size of target (10) File: C:/Users/amaan/Documents/ECE385_FinalProj/snake2.sv Line: 118
Warning (10230): Verilog HDL assignment warning at snake2.sv(151): truncated value with size 32 to match size of target (10) File: C:/Users/amaan/Documents/ECE385_FinalProj/snake2.sv Line: 151
Warning (10230): Verilog HDL assignment warning at snake2.sv(152): truncated value with size 32 to match size of target (10) File: C:/Users/amaan/Documents/ECE385_FinalProj/snake2.sv Line: 152
Warning (10230): Verilog HDL assignment warning at snake2.sv(158): truncated value with size 32 to match size of target (10) File: C:/Users/amaan/Documents/ECE385_FinalProj/snake2.sv Line: 158
Warning (10230): Verilog HDL assignment warning at snake2.sv(159): truncated value with size 32 to match size of target (10) File: C:/Users/amaan/Documents/ECE385_FinalProj/snake2.sv Line: 159
Warning (10230): Verilog HDL assignment warning at snake2.sv(165): truncated value with size 32 to match size of target (10) File: C:/Users/amaan/Documents/ECE385_FinalProj/snake2.sv Line: 165
Warning (10230): Verilog HDL assignment warning at snake2.sv(166): truncated value with size 32 to match size of target (10) File: C:/Users/amaan/Documents/ECE385_FinalProj/snake2.sv Line: 166
Warning (10230): Verilog HDL assignment warning at snake2.sv(172): truncated value with size 32 to match size of target (10) File: C:/Users/amaan/Documents/ECE385_FinalProj/snake2.sv Line: 172
Warning (10230): Verilog HDL assignment warning at snake2.sv(173): truncated value with size 32 to match size of target (10) File: C:/Users/amaan/Documents/ECE385_FinalProj/snake2.sv Line: 173
Warning (10034): Output port "LEDR[9..2]" at snake2.sv(24) has no driver File: C:/Users/amaan/Documents/ECE385_FinalProj/snake2.sv Line: 24
Info (12128): Elaborating entity "colorBGD_example" for hierarchy "colorBGD_example:comb_50" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 277
Warning (10036): Verilog HDL or VHDL warning at colorBGD_example.sv(62): object "Size" assigned a value but never read File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 62
Warning (10036): Verilog HDL or VHDL warning at colorBGD_example.sv(784): object "load_eggX" assigned a value but never read File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 784
Warning (10036): Verilog HDL or VHDL warning at colorBGD_example.sv(784): object "load_eggY" assigned a value but never read File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 784
Warning (10230): Verilog HDL assignment warning at colorBGD_example.sv(57): truncated value with size 32 to match size of target (19) File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 57
Warning (10230): Verilog HDL assignment warning at colorBGD_example.sv(456): truncated value with size 32 to match size of target (19) File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 456
Warning (10230): Verilog HDL assignment warning at colorBGD_example.sv(481): truncated value with size 32 to match size of target (19) File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 481
Warning (10230): Verilog HDL assignment warning at colorBGD_example.sv(1457): truncated value with size 32 to match size of target (15) File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1457
Warning (10230): Verilog HDL assignment warning at colorBGD_example.sv(1601): truncated value with size 32 to match size of target (19) File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1601
Warning (10230): Verilog HDL assignment warning at colorBGD_example.sv(1623): truncated value with size 32 to match size of target (19) File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1623
Warning (10230): Verilog HDL assignment warning at colorBGD_example.sv(1624): truncated value with size 32 to match size of target (19) File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1624
Warning (10230): Verilog HDL assignment warning at colorBGD_example.sv(1625): truncated value with size 32 to match size of target (19) File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1625
Warning (10230): Verilog HDL assignment warning at colorBGD_example.sv(1675): truncated value with size 32 to match size of target (19) File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1675
Warning (10230): Verilog HDL assignment warning at colorBGD_example.sv(1676): truncated value with size 32 to match size of target (19) File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1676
Warning (10230): Verilog HDL assignment warning at colorBGD_example.sv(1677): truncated value with size 32 to match size of target (19) File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1677
Warning (10230): Verilog HDL assignment warning at colorBGD_example.sv(1729): truncated value with size 32 to match size of target (6) File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1729
Warning (10230): Verilog HDL assignment warning at colorBGD_example.sv(1749): truncated value with size 32 to match size of target (6) File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1749
Warning (10230): Verilog HDL assignment warning at colorBGD_example.sv(1769): truncated value with size 32 to match size of target (6) File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1769
Warning (10230): Verilog HDL assignment warning at colorBGD_example.sv(1791): truncated value with size 32 to match size of target (6) File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1791
Warning (10230): Verilog HDL assignment warning at colorBGD_example.sv(1811): truncated value with size 32 to match size of target (6) File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1811
Warning (10230): Verilog HDL assignment warning at colorBGD_example.sv(1831): truncated value with size 32 to match size of target (6) File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1831
Warning (10230): Verilog HDL assignment warning at colorBGD_example.sv(1856): truncated value with size 32 to match size of target (8) File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1856
Warning (10230): Verilog HDL assignment warning at colorBGD_example.sv(1883): truncated value with size 32 to match size of target (15) File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1883
Warning (10230): Verilog HDL assignment warning at colorBGD_example.sv(1884): truncated value with size 32 to match size of target (15) File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1884
Warning (10230): Verilog HDL assignment warning at colorBGD_example.sv(1941): truncated value with size 32 to match size of target (10) File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1941
Warning (10230): Verilog HDL assignment warning at colorBGD_example.sv(1944): truncated value with size 32 to match size of target (10) File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1944
Warning (10230): Verilog HDL assignment warning at colorBGD_example.sv(1947): truncated value with size 32 to match size of target (10) File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1947
Warning (10230): Verilog HDL assignment warning at colorBGD_example.sv(1950): truncated value with size 32 to match size of target (10) File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1950
Warning (10230): Verilog HDL assignment warning at colorBGD_example.sv(1985): truncated value with size 32 to match size of target (11) File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1985
Warning (10230): Verilog HDL assignment warning at colorBGD_example.sv(1986): truncated value with size 32 to match size of target (11) File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1986
Warning (10230): Verilog HDL assignment warning at colorBGD_example.sv(2004): truncated value with size 32 to match size of target (13) File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 2004
Warning (10230): Verilog HDL assignment warning at colorBGD_example.sv(2005): truncated value with size 32 to match size of target (13) File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 2005
Warning (10230): Verilog HDL assignment warning at colorBGD_example.sv(2047): truncated value with size 32 to match size of target (10) File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 2047
Warning (10230): Verilog HDL assignment warning at colorBGD_example.sv(2048): truncated value with size 32 to match size of target (10) File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 2048
Warning (10230): Verilog HDL assignment warning at colorBGD_example.sv(2056): truncated value with size 32 to match size of target (7) File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 2056
Warning (10230): Verilog HDL assignment warning at colorBGD_example.sv(2080): truncated value with size 32 to match size of target (10) File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 2080
Warning (10230): Verilog HDL assignment warning at colorBGD_example.sv(2081): truncated value with size 32 to match size of target (10) File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 2081
Warning (10230): Verilog HDL assignment warning at colorBGD_example.sv(2085): truncated value with size 32 to match size of target (10) File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 2085
Warning (10034): Output port "LED[9..2]" at colorBGD_example.sv(30) has no driver File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 30
Info (12128): Elaborating entity "ISDU" for hierarchy "colorBGD_example:comb_50|ISDU:isdu1" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 157
Info (10264): Verilog HDL Case Statement information at ISDU.sv(214): all case item expressions in this case statement are onehot File: C:/Users/amaan/Documents/ECE385_FinalProj/ISDU.sv Line: 214
Info (12128): Elaborating entity "venomCountMachine" for hierarchy "colorBGD_example:comb_50|venomCountMachine:VenomCS1" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 249
Info (12128): Elaborating entity "venom" for hierarchy "colorBGD_example:comb_50|venom:venomS1_1" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 268
Warning (10230): Verilog HDL assignment warning at venom.sv(71): truncated value with size 32 to match size of target (10) File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 71
Warning (10230): Verilog HDL assignment warning at venom.sv(82): truncated value with size 32 to match size of target (10) File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 82
Warning (10034): Output port "LED[2..1]" at venom.sv(12) has no driver File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 12
Info (12128): Elaborating entity "venom_stateMachine" for hierarchy "colorBGD_example:comb_50|venom:venomS1_1|venom_stateMachine:comb_13" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 46
Info (12128): Elaborating entity "health_stateMachine" for hierarchy "colorBGD_example:comb_50|health_stateMachine:S1" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 534
Info (12128): Elaborating entity "VGA_Random_Coords" for hierarchy "colorBGD_example:comb_50|VGA_Random_Coords:XCoord1" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 663
Warning (10230): Verilog HDL assignment warning at VGA_Random_Coords.sv(30): truncated value with size 32 to match size of target (4) File: C:/Users/amaan/Documents/ECE385_FinalProj/VGA_Random_Coords.sv Line: 30
Info (12128): Elaborating entity "reg_unit" for hierarchy "colorBGD_example:comb_50|reg_unit:randomX" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 676
Warning (10230): Verilog HDL assignment warning at regUnit.sv(9): truncated value with size 16 to match size of target (10) File: C:/Users/amaan/Documents/ECE385_FinalProj/regUnit.sv Line: 9
Info (12128): Elaborating entity "Second_Counter" for hierarchy "colorBGD_example:comb_50|Second_Counter:comb_1171" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 788
Warning (10230): Verilog HDL assignment warning at Second_Counter.sv(21): truncated value with size 32 to match size of target (26) File: C:/Users/amaan/Documents/ECE385_FinalProj/Second_Counter.sv Line: 21
Info (12128): Elaborating entity "move_stateMachineS1" for hierarchy "colorBGD_example:comb_50|move_stateMachineS1:s1" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1355
Info (12128): Elaborating entity "move_stateMachineS2" for hierarchy "colorBGD_example:comb_50|move_stateMachineS2:s2" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1363
Info (12128): Elaborating entity "reg_unit" for hierarchy "colorBGD_example:comb_50|reg_unit:snake1Motion" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1372
Warning (10230): Verilog HDL assignment warning at regUnit.sv(9): truncated value with size 16 to match size of target (2) File: C:/Users/amaan/Documents/ECE385_FinalProj/regUnit.sv Line: 9
Info (12128): Elaborating entity "mux_4_1_16" for hierarchy "colorBGD_example:comb_50|mux_4_1_16:redPaletteMux" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1410
Info (12128): Elaborating entity "mainMenu_rom" for hierarchy "colorBGD_example:comb_50|mainMenu_rom:mainMenu_rom" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1463
Warning (10858): Verilog HDL warning at mainMenu_rom.sv(7): object memory used but never assigned File: C:/Users/amaan/Documents/ECE385_FinalProj/mainMenu/mainMenu_rom.sv Line: 7
Info (12128): Elaborating entity "mainMenu_palette" for hierarchy "colorBGD_example:comb_50|mainMenu_palette:mainMenu_palette" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1470
Info (12128): Elaborating entity "colorBGD_rom" for hierarchy "colorBGD_example:comb_50|colorBGD_rom:colorBGD_rom" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1478
Warning (10858): Verilog HDL warning at colorBGD_rom.sv(7): object memory used but never assigned File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_rom.sv Line: 7
Info (12128): Elaborating entity "colorBGD_palette" for hierarchy "colorBGD_example:comb_50|colorBGD_palette:colorBGD_palette" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1485
Info (12128): Elaborating entity "up_head_p1_rom" for hierarchy "colorBGD_example:comb_50|up_head_p1_rom:SnakeHead_W_rom" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1494
Warning (10858): Verilog HDL warning at up_head_p1_rom.sv(7): object memory used but never assigned File: C:/Users/amaan/Documents/ECE385_FinalProj/up_head_p1/up_head_p1_rom.sv Line: 7
Info (12128): Elaborating entity "up_head_p1_palette" for hierarchy "colorBGD_example:comb_50|up_head_p1_palette:SnakeHead_W_palette" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1501
Info (12128): Elaborating entity "down_head_p1_rom" for hierarchy "colorBGD_example:comb_50|down_head_p1_rom:SnakeHead_S_rom" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1507
Warning (10858): Verilog HDL warning at down_head_p1_rom.sv(7): object memory used but never assigned File: C:/Users/amaan/Documents/ECE385_FinalProj/down_head_p1/down_head_p1_rom.sv Line: 7
Info (12128): Elaborating entity "down_head_p1_palette" for hierarchy "colorBGD_example:comb_50|down_head_p1_palette:SnakeHead_S_palette" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1514
Info (12128): Elaborating entity "left_head_p1_rom" for hierarchy "colorBGD_example:comb_50|left_head_p1_rom:SnakeHead_A_rom" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1520
Warning (10858): Verilog HDL warning at left_head_p1_rom.sv(7): object memory used but never assigned File: C:/Users/amaan/Documents/ECE385_FinalProj/left_head_p1/left_head_p1_rom.sv Line: 7
Info (12128): Elaborating entity "left_head_p1_palette" for hierarchy "colorBGD_example:comb_50|left_head_p1_palette:SnakeHead_A_palette" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1527
Info (12128): Elaborating entity "right_head_p1_rom" for hierarchy "colorBGD_example:comb_50|right_head_p1_rom:SnakeHead_D_rom" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1533
Warning (10858): Verilog HDL warning at right_head_p1_rom.sv(7): object memory used but never assigned File: C:/Users/amaan/Documents/ECE385_FinalProj/right_head_p1/right_head_p1_rom.sv Line: 7
Info (12128): Elaborating entity "right_head_p1_palette" for hierarchy "colorBGD_example:comb_50|right_head_p1_palette:SnakeHead_D_palette" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1540
Info (12128): Elaborating entity "up_head_p2_rom" for hierarchy "colorBGD_example:comb_50|up_head_p2_rom:up_head_p2_rom" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1549
Warning (10858): Verilog HDL warning at up_head_p2_rom.sv(7): object memory used but never assigned File: C:/Users/amaan/Documents/ECE385_FinalProj/up_head_p2/up_head_p2_rom.sv Line: 7
Info (12128): Elaborating entity "up_head_p2_palette" for hierarchy "colorBGD_example:comb_50|up_head_p2_palette:up_head_p2_palette" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1556
Info (12128): Elaborating entity "down_head_p2_rom" for hierarchy "colorBGD_example:comb_50|down_head_p2_rom:down_head_p2_rom" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1562
Warning (10858): Verilog HDL warning at down_head_p2_rom.sv(7): object memory used but never assigned File: C:/Users/amaan/Documents/ECE385_FinalProj/down_head_p2/down_head_p2_rom.sv Line: 7
Info (12128): Elaborating entity "down_head_p2_palette" for hierarchy "colorBGD_example:comb_50|down_head_p2_palette:down_head_p2_palette" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1569
Info (12128): Elaborating entity "left_head_p2_rom" for hierarchy "colorBGD_example:comb_50|left_head_p2_rom:left_head_p2_rom" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1575
Warning (10858): Verilog HDL warning at left_head_p2_rom.sv(7): object memory used but never assigned File: C:/Users/amaan/Documents/ECE385_FinalProj/left_head_p2/left_head_p2_rom.sv Line: 7
Info (12128): Elaborating entity "left_head_p2_palette" for hierarchy "colorBGD_example:comb_50|left_head_p2_palette:left_head_p2_palette" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1582
Info (12128): Elaborating entity "right_head_p2_rom" for hierarchy "colorBGD_example:comb_50|right_head_p2_rom:right_head_p2_rom" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1588
Warning (10858): Verilog HDL warning at right_head_p2_rom.sv(7): object memory used but never assigned File: C:/Users/amaan/Documents/ECE385_FinalProj/right_head_p2/right_head_p2_rom.sv Line: 7
Info (12128): Elaborating entity "right_head_p2_palette" for hierarchy "colorBGD_example:comb_50|right_head_p2_palette:right_head_p2_palette" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1595
Info (12128): Elaborating entity "Obstacle_Set1_rom" for hierarchy "colorBGD_example:comb_50|Obstacle_Set1_rom:Obstacle_Set1_rom" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1609
Warning (10858): Verilog HDL warning at Obstacle_Set1_rom.sv(7): object memory used but never assigned File: C:/Users/amaan/Documents/ECE385_FinalProj/Obstacle_Set1/Obstacle_Set1_rom.sv Line: 7
Info (12128): Elaborating entity "Obstacle_Set1_palette" for hierarchy "colorBGD_example:comb_50|Obstacle_Set1_palette:Obstacle_Set1_palette" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1616
Info (12128): Elaborating entity "heart_rom" for hierarchy "colorBGD_example:comb_50|heart_rom:heart_rom" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1637
Warning (10858): Verilog HDL warning at heart_rom.sv(7): object memory used but never assigned File: C:/Users/amaan/Documents/ECE385_FinalProj/heart/heart_rom.sv Line: 7
Info (12128): Elaborating entity "heart_palette" for hierarchy "colorBGD_example:comb_50|heart_palette:heart_palette" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1644
Info (12128): Elaborating entity "Venom_rom" for hierarchy "colorBGD_example:comb_50|Venom_rom:Venom_rom11" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1737
Warning (10858): Verilog HDL warning at Venom_rom.sv(7): object memory used but never assigned File: C:/Users/amaan/Documents/ECE385_FinalProj/Venom/Venom_rom.sv Line: 7
Info (12128): Elaborating entity "Venom_palette" for hierarchy "colorBGD_example:comb_50|Venom_palette:Venom_palette11" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1744
Info (12128): Elaborating entity "apple_rom" for hierarchy "colorBGD_example:comb_50|apple_rom:apple_rom" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1864
Warning (10858): Verilog HDL warning at apple_rom.sv(7): object memory used but never assigned File: C:/Users/amaan/Documents/ECE385_FinalProj/apple/apple_rom.sv Line: 7
Info (12128): Elaborating entity "apple_palette" for hierarchy "colorBGD_example:comb_50|apple_palette:apple_palette" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1871
Info (12128): Elaborating entity "WinnerP1_rom" for hierarchy "colorBGD_example:comb_50|WinnerP1_rom:WinnerP1_roms" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1890
Warning (10858): Verilog HDL warning at WinnerP1_rom.sv(7): object memory used but never assigned File: C:/Users/amaan/Documents/ECE385_FinalProj/WinnerP1/WinnerP1_rom.sv Line: 7
Info (12128): Elaborating entity "WinnerP1_palette" for hierarchy "colorBGD_example:comb_50|WinnerP1_palette:WinnerP1_palette" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1897
Info (12128): Elaborating entity "WinnerP2_rom" for hierarchy "colorBGD_example:comb_50|WinnerP2_rom:WinnerP2_rom" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1904
Warning (10858): Verilog HDL warning at WinnerP2_rom.sv(7): object memory used but never assigned File: C:/Users/amaan/Documents/ECE385_FinalProj/WinnerP2/WinnerP2_rom.sv Line: 7
Info (12128): Elaborating entity "WinnerP2_palette" for hierarchy "colorBGD_example:comb_50|WinnerP2_palette:WinnerP2_palette" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1911
Info (12128): Elaborating entity "font_rom" for hierarchy "colorBGD_example:comb_50|font_rom:comb_2956" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1923
Info (12128): Elaborating entity "VenomAnimationSprite_rom" for hierarchy "colorBGD_example:comb_50|VenomAnimationSprite_rom:VenomAnimationSprite_rom" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 2015
Warning (10858): Verilog HDL warning at VenomAnimationSprite_rom.sv(7): object memory used but never assigned File: C:/Users/amaan/Documents/ECE385_FinalProj/VenomAnimationSprite/VenomAnimationSprite_rom.sv Line: 7
Info (12128): Elaborating entity "VenomAnimationSprite_palette" for hierarchy "colorBGD_example:comb_50|VenomAnimationSprite_palette:VenomAnimationSprite_palette" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 2022
Info (12128): Elaborating entity "EasterEgg_rom" for hierarchy "colorBGD_example:comb_50|EasterEgg_rom:EasterEgg_rom" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 2064
Warning (10858): Verilog HDL warning at EasterEgg_rom.sv(7): object memory used but never assigned File: C:/Users/amaan/Documents/ECE385_FinalProj/EasterEgg/EasterEgg_rom.sv Line: 7
Info (12128): Elaborating entity "EasterEgg_palette" for hierarchy "colorBGD_example:comb_50|EasterEgg_palette:EasterEgg_palette" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 2071
Info (12128): Elaborating entity "Me_Sprite_rom" for hierarchy "colorBGD_example:comb_50|Me_Sprite_rom:Me_Sprite_rom" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 2093
Warning (10858): Verilog HDL warning at Me_Sprite_rom.sv(7): object memory used but never assigned File: C:/Users/amaan/Documents/ECE385_FinalProj/Me_Sprite/Me_Sprite_rom.sv Line: 7
Info (12128): Elaborating entity "Me_Sprite_palette" for hierarchy "colorBGD_example:comb_50|Me_Sprite_palette:Me_Sprite_palette" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 2100
Warning (12011): Net is missing source, defaulting to GND
    Warning (12110): Net "colorBGD_example:comb_50|rom_OB1[3]" is missing source, defaulting to GND File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1602
    Warning (12110): Net "colorBGD_example:comb_50|rom_Heart[3]" is missing source, defaulting to GND File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1628
    Warning (12110): Net "colorBGD_example:comb_50|rom_Heart[2]" is missing source, defaulting to GND File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1628
    Warning (12110): Net "colorBGD_example:comb_50|rom_Heart1[3]" is missing source, defaulting to GND File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1628
    Warning (12110): Net "colorBGD_example:comb_50|rom_Heart1[2]" is missing source, defaulting to GND File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1628
    Warning (12110): Net "colorBGD_example:comb_50|rom_Heart2[3]" is missing source, defaulting to GND File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1628
    Warning (12110): Net "colorBGD_example:comb_50|rom_Heart2[2]" is missing source, defaulting to GND File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1628
    Warning (12110): Net "colorBGD_example:comb_50|rom_Heart3[3]" is missing source, defaulting to GND File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1679
    Warning (12110): Net "colorBGD_example:comb_50|rom_Heart3[2]" is missing source, defaulting to GND File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1679
    Warning (12110): Net "colorBGD_example:comb_50|rom_Heart4[3]" is missing source, defaulting to GND File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1679
    Warning (12110): Net "colorBGD_example:comb_50|rom_Heart4[2]" is missing source, defaulting to GND File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1679
    Warning (12110): Net "colorBGD_example:comb_50|rom_Heart5[3]" is missing source, defaulting to GND File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1679
    Warning (12110): Net "colorBGD_example:comb_50|rom_Heart5[2]" is missing source, defaulting to GND File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 1679
Info (11170): Starting IP generation for the debug fabric: alt_sld_fab.
Info (11172): 2023.05.10.23:51:21 Progress: Loading slde5d24351/alt_sld_fab_wrapper_hw.tcl
Info (11172): Alt_sld_fab.alt_sld_fab: SLD fabric agents which did not specify prefer_host were connected to JTAG
Info (11172): Alt_sld_fab: Generating alt_sld_fab "alt_sld_fab" for QUARTUS_SYNTH
Info (11172): Alt_sld_fab: "alt_sld_fab" instantiated alt_sld_fab "alt_sld_fab"
Info (11172): Presplit: "alt_sld_fab" instantiated altera_super_splitter "presplit"
Info (11172): Splitter: "alt_sld_fab" instantiated altera_sld_splitter "splitter"
Info (11172): Sldfabric: "alt_sld_fab" instantiated altera_sld_jtag_hub "sldfabric"
Info (11172): Ident: "alt_sld_fab" instantiated altera_connection_identification_hub "ident"
Info (11172): Alt_sld_fab: Done "alt_sld_fab" with 6 modules, 6 files
Info (11171): Finished IP generation for the debug fabric: alt_sld_fab.
Info (12021): Found 1 design units, including 1 entities, in source file db/ip/slde5d24351/alt_sld_fab.v
    Info (12023): Found entity 1: alt_sld_fab File: C:/Users/amaan/Documents/ECE385_FinalProj/db/ip/slde5d24351/alt_sld_fab.v Line: 9
Info (12021): Found 1 design units, including 1 entities, in source file db/ip/slde5d24351/submodules/alt_sld_fab_alt_sld_fab.v
    Info (12023): Found entity 1: alt_sld_fab_alt_sld_fab File: C:/Users/amaan/Documents/ECE385_FinalProj/db/ip/slde5d24351/submodules/alt_sld_fab_alt_sld_fab.v Line: 9
Info (12021): Found 1 design units, including 1 entities, in source file db/ip/slde5d24351/submodules/alt_sld_fab_alt_sld_fab_ident.sv
    Info (12023): Found entity 1: alt_sld_fab_alt_sld_fab_ident File: C:/Users/amaan/Documents/ECE385_FinalProj/db/ip/slde5d24351/submodules/alt_sld_fab_alt_sld_fab_ident.sv Line: 33
Info (12021): Found 1 design units, including 1 entities, in source file db/ip/slde5d24351/submodules/alt_sld_fab_alt_sld_fab_presplit.sv
    Info (12023): Found entity 1: alt_sld_fab_alt_sld_fab_presplit File: C:/Users/amaan/Documents/ECE385_FinalProj/db/ip/slde5d24351/submodules/alt_sld_fab_alt_sld_fab_presplit.sv Line: 3
Info (12021): Found 2 design units, including 1 entities, in source file db/ip/slde5d24351/submodules/alt_sld_fab_alt_sld_fab_sldfabric.vhd
    Info (12022): Found design unit 1: alt_sld_fab_alt_sld_fab_sldfabric-rtl File: C:/Users/amaan/Documents/ECE385_FinalProj/db/ip/slde5d24351/submodules/alt_sld_fab_alt_sld_fab_sldfabric.vhd Line: 142
    Info (12023): Found entity 1: alt_sld_fab_alt_sld_fab_sldfabric File: C:/Users/amaan/Documents/ECE385_FinalProj/db/ip/slde5d24351/submodules/alt_sld_fab_alt_sld_fab_sldfabric.vhd Line: 11
Info (12021): Found 1 design units, including 1 entities, in source file db/ip/slde5d24351/submodules/alt_sld_fab_alt_sld_fab_splitter.sv
    Info (12023): Found entity 1: alt_sld_fab_alt_sld_fab_splitter File: C:/Users/amaan/Documents/ECE385_FinalProj/db/ip/slde5d24351/submodules/alt_sld_fab_alt_sld_fab_splitter.sv Line: 3
Info (276014): Found 9 instances of uninferred RAM logic
    Info (276004): RAM logic "colorBGD_example:comb_50|Venom_rom:Venom_rom13|memory" is uninferred due to inappropriate RAM size File: C:/Users/amaan/Documents/ECE385_FinalProj/Venom/Venom_rom.sv Line: 7
    Info (276004): RAM logic "colorBGD_example:comb_50|Venom_rom:Venom_rom12|memory" is uninferred due to inappropriate RAM size File: C:/Users/amaan/Documents/ECE385_FinalProj/Venom/Venom_rom.sv Line: 7
    Info (276004): RAM logic "colorBGD_example:comb_50|Venom_rom:Venom_rom11|memory" is uninferred due to inappropriate RAM size File: C:/Users/amaan/Documents/ECE385_FinalProj/Venom/Venom_rom.sv Line: 7
    Info (276004): RAM logic "colorBGD_example:comb_50|Venom_rom:Venom_rom23|memory" is uninferred due to inappropriate RAM size File: C:/Users/amaan/Documents/ECE385_FinalProj/Venom/Venom_rom.sv Line: 7
    Info (276004): RAM logic "colorBGD_example:comb_50|Venom_rom:Venom_rom22|memory" is uninferred due to inappropriate RAM size File: C:/Users/amaan/Documents/ECE385_FinalProj/Venom/Venom_rom.sv Line: 7
    Info (276004): RAM logic "colorBGD_example:comb_50|Venom_rom:Venom_rom21|memory" is uninferred due to inappropriate RAM size File: C:/Users/amaan/Documents/ECE385_FinalProj/Venom/Venom_rom.sv Line: 7
    Info (276004): RAM logic "colorBGD_example:comb_50|apple_rom:apple_rom|memory" is uninferred due to inappropriate RAM size File: C:/Users/amaan/Documents/ECE385_FinalProj/apple/apple_rom.sv Line: 7
    Info (276004): RAM logic "colorBGD_example:comb_50|EasterEgg_rom:EasterEgg_rom|memory" is uninferred due to inappropriate RAM size File: C:/Users/amaan/Documents/ECE385_FinalProj/EasterEgg/EasterEgg_rom.sv Line: 7
    Info (276004): RAM logic "finalprojsoc:u0|finalprojsoc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem" is uninferred due to inappropriate RAM size File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/altera_avalon_sc_fifo.v Line: 108
Critical Warning (127005): Memory depth (128) in the design file differs from memory depth (100) in the Memory Initialization File "C:/Users/amaan/Documents/ECE385_FinalProj/EasterEgg/EasterEgg.mif" -- setting initial value for remaining addresses to 0
Info (19000): Inferred 22 megafunctions from design logic
    Info (276029): Inferred altsyncram megafunction from the following design logic: "colorBGD_example:comb_50|up_head_p2_rom:up_head_p2_rom|memory_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to ROM
        Info (286033): Parameter WIDTH_A set to 4
        Info (286033): Parameter WIDTHAD_A set to 10
        Info (286033): Parameter NUMWORDS_A set to 576
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
        Info (286033): Parameter INIT_FILE set to ./up_head_p2/up_head_p2.mif
    Info (276029): Inferred altsyncram megafunction from the following design logic: "colorBGD_example:comb_50|left_head_p2_rom:left_head_p2_rom|memory_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to ROM
        Info (286033): Parameter WIDTH_A set to 4
        Info (286033): Parameter WIDTHAD_A set to 10
        Info (286033): Parameter NUMWORDS_A set to 576
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
        Info (286033): Parameter INIT_FILE set to ./left_head_p2/left_head_p2.mif
    Info (276029): Inferred altsyncram megafunction from the following design logic: "colorBGD_example:comb_50|down_head_p2_rom:down_head_p2_rom|memory_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to ROM
        Info (286033): Parameter WIDTH_A set to 4
        Info (286033): Parameter WIDTHAD_A set to 10
        Info (286033): Parameter NUMWORDS_A set to 576
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
        Info (286033): Parameter INIT_FILE set to ./down_head_p2/down_head_p2.mif
    Info (276029): Inferred altsyncram megafunction from the following design logic: "colorBGD_example:comb_50|right_head_p2_rom:right_head_p2_rom|memory_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to ROM
        Info (286033): Parameter WIDTH_A set to 4
        Info (286033): Parameter WIDTHAD_A set to 10
        Info (286033): Parameter NUMWORDS_A set to 576
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
        Info (286033): Parameter INIT_FILE set to ./right_head_p2/right_head_p2.mif
    Info (276029): Inferred altsyncram megafunction from the following design logic: "colorBGD_example:comb_50|up_head_p1_rom:SnakeHead_W_rom|memory_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to ROM
        Info (286033): Parameter WIDTH_A set to 4
        Info (286033): Parameter WIDTHAD_A set to 10
        Info (286033): Parameter NUMWORDS_A set to 576
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
        Info (286033): Parameter INIT_FILE set to ./up_head_p1/up_head_p1.mif
    Info (276029): Inferred altsyncram megafunction from the following design logic: "colorBGD_example:comb_50|left_head_p1_rom:SnakeHead_A_rom|memory_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to ROM
        Info (286033): Parameter WIDTH_A set to 4
        Info (286033): Parameter WIDTHAD_A set to 10
        Info (286033): Parameter NUMWORDS_A set to 576
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
        Info (286033): Parameter INIT_FILE set to ./left_head_p1/left_head_p1.mif
    Info (276029): Inferred altsyncram megafunction from the following design logic: "colorBGD_example:comb_50|down_head_p1_rom:SnakeHead_S_rom|memory_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to ROM
        Info (286033): Parameter WIDTH_A set to 4
        Info (286033): Parameter WIDTHAD_A set to 10
        Info (286033): Parameter NUMWORDS_A set to 576
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
        Info (286033): Parameter INIT_FILE set to ./down_head_p1/down_head_p1.mif
    Info (276029): Inferred altsyncram megafunction from the following design logic: "colorBGD_example:comb_50|right_head_p1_rom:SnakeHead_D_rom|memory_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to ROM
        Info (286033): Parameter WIDTH_A set to 4
        Info (286033): Parameter WIDTHAD_A set to 10
        Info (286033): Parameter NUMWORDS_A set to 576
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
        Info (286033): Parameter INIT_FILE set to ./right_head_p1/right_head_p1.mif
    Info (276029): Inferred altsyncram megafunction from the following design logic: "colorBGD_example:comb_50|Obstacle_Set1_rom:Obstacle_Set1_rom|memory_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to ROM
        Info (286033): Parameter WIDTH_A set to 3
        Info (286033): Parameter WIDTHAD_A set to 17
        Info (286033): Parameter NUMWORDS_A set to 76800
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
        Info (286033): Parameter INIT_FILE set to ./Obstacle_Set1/Obstacle_Set1.mif
    Info (276029): Inferred altsyncram megafunction from the following design logic: "colorBGD_example:comb_50|WinnerP2_rom:WinnerP2_rom|memory_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to ROM
        Info (286033): Parameter WIDTH_A set to 3
        Info (286033): Parameter WIDTHAD_A set to 15
        Info (286033): Parameter NUMWORDS_A set to 19200
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
        Info (286033): Parameter INIT_FILE set to ./WinnerP2/WinnerP2.mif
    Info (276029): Inferred altsyncram megafunction from the following design logic: "colorBGD_example:comb_50|WinnerP1_rom:WinnerP1_roms|memory_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to ROM
        Info (286033): Parameter WIDTH_A set to 3
        Info (286033): Parameter WIDTHAD_A set to 15
        Info (286033): Parameter NUMWORDS_A set to 19200
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
        Info (286033): Parameter INIT_FILE set to ./WinnerP1/WinnerP1.mif
    Info (276029): Inferred altsyncram megafunction from the following design logic: "colorBGD_example:comb_50|colorBGD_rom:colorBGD_rom|memory_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to ROM
        Info (286033): Parameter WIDTH_A set to 4
        Info (286033): Parameter WIDTHAD_A set to 17
        Info (286033): Parameter NUMWORDS_A set to 76800
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
        Info (286033): Parameter INIT_FILE set to ./colorBGD/colorBGD.mif
    Info (276029): Inferred altsyncram megafunction from the following design logic: "colorBGD_example:comb_50|heart_rom:heart_rom|memory_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to ROM
        Info (286033): Parameter WIDTH_A set to 2
        Info (286033): Parameter WIDTHAD_A set to 10
        Info (286033): Parameter NUMWORDS_A set to 1024
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
        Info (286033): Parameter INIT_FILE set to ./heart/heart.mif
    Info (276029): Inferred altsyncram megafunction from the following design logic: "colorBGD_example:comb_50|heart_rom:heart_rom1|memory_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to ROM
        Info (286033): Parameter WIDTH_A set to 2
        Info (286033): Parameter WIDTHAD_A set to 10
        Info (286033): Parameter NUMWORDS_A set to 1024
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
        Info (286033): Parameter INIT_FILE set to ./heart/heart.mif
    Info (276029): Inferred altsyncram megafunction from the following design logic: "colorBGD_example:comb_50|heart_rom:heart_rom2|memory_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to ROM
        Info (286033): Parameter WIDTH_A set to 2
        Info (286033): Parameter WIDTHAD_A set to 10
        Info (286033): Parameter NUMWORDS_A set to 1024
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
        Info (286033): Parameter INIT_FILE set to ./heart/heart.mif
    Info (276029): Inferred altsyncram megafunction from the following design logic: "colorBGD_example:comb_50|heart_rom:heart_rom3|memory_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to ROM
        Info (286033): Parameter WIDTH_A set to 2
        Info (286033): Parameter WIDTHAD_A set to 10
        Info (286033): Parameter NUMWORDS_A set to 1024
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
        Info (286033): Parameter INIT_FILE set to ./heart/heart.mif
    Info (276029): Inferred altsyncram megafunction from the following design logic: "colorBGD_example:comb_50|heart_rom:heart_rom4|memory_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to ROM
        Info (286033): Parameter WIDTH_A set to 2
        Info (286033): Parameter WIDTHAD_A set to 10
        Info (286033): Parameter NUMWORDS_A set to 1024
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
        Info (286033): Parameter INIT_FILE set to ./heart/heart.mif
    Info (276029): Inferred altsyncram megafunction from the following design logic: "colorBGD_example:comb_50|heart_rom:heart_rom5|memory_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to ROM
        Info (286033): Parameter WIDTH_A set to 2
        Info (286033): Parameter WIDTHAD_A set to 10
        Info (286033): Parameter NUMWORDS_A set to 1024
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
        Info (286033): Parameter INIT_FILE set to ./heart/heart.mif
    Info (276029): Inferred altsyncram megafunction from the following design logic: "colorBGD_example:comb_50|VenomAnimationSprite_rom:VenomAnimationSprite_rom|memory_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to ROM
        Info (286033): Parameter WIDTH_A set to 4
        Info (286033): Parameter WIDTHAD_A set to 13
        Info (286033): Parameter NUMWORDS_A set to 6300
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
        Info (286033): Parameter INIT_FILE set to ./VenomAnimationSprite/VenomAnimationSprite.mif
    Info (276029): Inferred altsyncram megafunction from the following design logic: "colorBGD_example:comb_50|VenomAnimationSprite_rom:VenomAnimationSprite_rom1|memory_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to ROM
        Info (286033): Parameter WIDTH_A set to 4
        Info (286033): Parameter WIDTHAD_A set to 13
        Info (286033): Parameter NUMWORDS_A set to 6300
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
        Info (286033): Parameter INIT_FILE set to ./VenomAnimationSprite/VenomAnimationSprite.mif
    Info (276029): Inferred altsyncram megafunction from the following design logic: "colorBGD_example:comb_50|Me_Sprite_rom:Me_Sprite_rom|memory_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to ROM
        Info (286033): Parameter WIDTH_A set to 4
        Info (286033): Parameter WIDTHAD_A set to 10
        Info (286033): Parameter NUMWORDS_A set to 768
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
        Info (286033): Parameter INIT_FILE set to ./Me_Sprite/Me_Sprite.mif
    Info (276029): Inferred altsyncram megafunction from the following design logic: "colorBGD_example:comb_50|mainMenu_rom:mainMenu_rom|memory_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to ROM
        Info (286033): Parameter WIDTH_A set to 2
        Info (286033): Parameter WIDTHAD_A set to 15
        Info (286033): Parameter NUMWORDS_A set to 19200
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
        Info (286033): Parameter INIT_FILE set to ./mainMenu/mainMenu.mif
Info (278001): Inferred 14 megafunctions from design logic
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "colorBGD_example:comb_50|Mult18" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 2004
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "colorBGD_example:comb_50|Mult19" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 2005
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "colorBGD_example:comb_50|Mult6" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 231
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "colorBGD_example:comb_50|Mult7" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 231
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "colorBGD_example:comb_50|Mult3" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 223
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "colorBGD_example:comb_50|Mult4" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 223
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "colorBGD_example:comb_50|Mult0" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 215
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "colorBGD_example:comb_50|Mult1" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 215
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "colorBGD_example:comb_50|Mult15" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 353
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "colorBGD_example:comb_50|Mult16" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 353
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "colorBGD_example:comb_50|Mult12" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 345
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "colorBGD_example:comb_50|Mult13" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 345
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "colorBGD_example:comb_50|Mult9" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 337
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "colorBGD_example:comb_50|Mult10" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 337
Info (12130): Elaborated megafunction instantiation "colorBGD_example:comb_50|up_head_p2_rom:up_head_p2_rom|altsyncram:memory_rtl_0"
Info (12133): Instantiated megafunction "colorBGD_example:comb_50|up_head_p2_rom:up_head_p2_rom|altsyncram:memory_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "ROM"
    Info (12134): Parameter "WIDTH_A" = "4"
    Info (12134): Parameter "WIDTHAD_A" = "10"
    Info (12134): Parameter "NUMWORDS_A" = "576"
    Info (12134): Parameter "OUTDATA_REG_A" = "UNREGISTERED"
    Info (12134): Parameter "ADDRESS_ACLR_A" = "NONE"
    Info (12134): Parameter "OUTDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "INDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "WRCONTROL_ACLR_A" = "NONE"
    Info (12134): Parameter "INIT_FILE" = "./up_head_p2/up_head_p2.mif"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_9651.tdf
    Info (12023): Found entity 1: altsyncram_9651 File: C:/Users/amaan/Documents/ECE385_FinalProj/db/altsyncram_9651.tdf Line: 27
Info (12130): Elaborated megafunction instantiation "colorBGD_example:comb_50|left_head_p2_rom:left_head_p2_rom|altsyncram:memory_rtl_0"
Info (12133): Instantiated megafunction "colorBGD_example:comb_50|left_head_p2_rom:left_head_p2_rom|altsyncram:memory_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "ROM"
    Info (12134): Parameter "WIDTH_A" = "4"
    Info (12134): Parameter "WIDTHAD_A" = "10"
    Info (12134): Parameter "NUMWORDS_A" = "576"
    Info (12134): Parameter "OUTDATA_REG_A" = "UNREGISTERED"
    Info (12134): Parameter "ADDRESS_ACLR_A" = "NONE"
    Info (12134): Parameter "OUTDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "INDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "WRCONTROL_ACLR_A" = "NONE"
    Info (12134): Parameter "INIT_FILE" = "./left_head_p2/left_head_p2.mif"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_li51.tdf
    Info (12023): Found entity 1: altsyncram_li51 File: C:/Users/amaan/Documents/ECE385_FinalProj/db/altsyncram_li51.tdf Line: 27
Info (12130): Elaborated megafunction instantiation "colorBGD_example:comb_50|down_head_p2_rom:down_head_p2_rom|altsyncram:memory_rtl_0"
Info (12133): Instantiated megafunction "colorBGD_example:comb_50|down_head_p2_rom:down_head_p2_rom|altsyncram:memory_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "ROM"
    Info (12134): Parameter "WIDTH_A" = "4"
    Info (12134): Parameter "WIDTHAD_A" = "10"
    Info (12134): Parameter "NUMWORDS_A" = "576"
    Info (12134): Parameter "OUTDATA_REG_A" = "UNREGISTERED"
    Info (12134): Parameter "ADDRESS_ACLR_A" = "NONE"
    Info (12134): Parameter "OUTDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "INDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "WRCONTROL_ACLR_A" = "NONE"
    Info (12134): Parameter "INIT_FILE" = "./down_head_p2/down_head_p2.mif"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_fj51.tdf
    Info (12023): Found entity 1: altsyncram_fj51 File: C:/Users/amaan/Documents/ECE385_FinalProj/db/altsyncram_fj51.tdf Line: 27
Info (12130): Elaborated megafunction instantiation "colorBGD_example:comb_50|right_head_p2_rom:right_head_p2_rom|altsyncram:memory_rtl_0"
Info (12133): Instantiated megafunction "colorBGD_example:comb_50|right_head_p2_rom:right_head_p2_rom|altsyncram:memory_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "ROM"
    Info (12134): Parameter "WIDTH_A" = "4"
    Info (12134): Parameter "WIDTHAD_A" = "10"
    Info (12134): Parameter "NUMWORDS_A" = "576"
    Info (12134): Parameter "OUTDATA_REG_A" = "UNREGISTERED"
    Info (12134): Parameter "ADDRESS_ACLR_A" = "NONE"
    Info (12134): Parameter "OUTDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "INDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "WRCONTROL_ACLR_A" = "NONE"
    Info (12134): Parameter "INIT_FILE" = "./right_head_p2/right_head_p2.mif"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_rp51.tdf
    Info (12023): Found entity 1: altsyncram_rp51 File: C:/Users/amaan/Documents/ECE385_FinalProj/db/altsyncram_rp51.tdf Line: 27
Info (12130): Elaborated megafunction instantiation "colorBGD_example:comb_50|up_head_p1_rom:SnakeHead_W_rom|altsyncram:memory_rtl_0"
Info (12133): Instantiated megafunction "colorBGD_example:comb_50|up_head_p1_rom:SnakeHead_W_rom|altsyncram:memory_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "ROM"
    Info (12134): Parameter "WIDTH_A" = "4"
    Info (12134): Parameter "WIDTHAD_A" = "10"
    Info (12134): Parameter "NUMWORDS_A" = "576"
    Info (12134): Parameter "OUTDATA_REG_A" = "UNREGISTERED"
    Info (12134): Parameter "ADDRESS_ACLR_A" = "NONE"
    Info (12134): Parameter "OUTDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "INDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "WRCONTROL_ACLR_A" = "NONE"
    Info (12134): Parameter "INIT_FILE" = "./up_head_p1/up_head_p1.mif"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_7651.tdf
    Info (12023): Found entity 1: altsyncram_7651 File: C:/Users/amaan/Documents/ECE385_FinalProj/db/altsyncram_7651.tdf Line: 27
Info (12130): Elaborated megafunction instantiation "colorBGD_example:comb_50|left_head_p1_rom:SnakeHead_A_rom|altsyncram:memory_rtl_0"
Info (12133): Instantiated megafunction "colorBGD_example:comb_50|left_head_p1_rom:SnakeHead_A_rom|altsyncram:memory_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "ROM"
    Info (12134): Parameter "WIDTH_A" = "4"
    Info (12134): Parameter "WIDTHAD_A" = "10"
    Info (12134): Parameter "NUMWORDS_A" = "576"
    Info (12134): Parameter "OUTDATA_REG_A" = "UNREGISTERED"
    Info (12134): Parameter "ADDRESS_ACLR_A" = "NONE"
    Info (12134): Parameter "OUTDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "INDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "WRCONTROL_ACLR_A" = "NONE"
    Info (12134): Parameter "INIT_FILE" = "./left_head_p1/left_head_p1.mif"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_ji51.tdf
    Info (12023): Found entity 1: altsyncram_ji51 File: C:/Users/amaan/Documents/ECE385_FinalProj/db/altsyncram_ji51.tdf Line: 27
Info (12130): Elaborated megafunction instantiation "colorBGD_example:comb_50|down_head_p1_rom:SnakeHead_S_rom|altsyncram:memory_rtl_0"
Info (12133): Instantiated megafunction "colorBGD_example:comb_50|down_head_p1_rom:SnakeHead_S_rom|altsyncram:memory_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "ROM"
    Info (12134): Parameter "WIDTH_A" = "4"
    Info (12134): Parameter "WIDTHAD_A" = "10"
    Info (12134): Parameter "NUMWORDS_A" = "576"
    Info (12134): Parameter "OUTDATA_REG_A" = "UNREGISTERED"
    Info (12134): Parameter "ADDRESS_ACLR_A" = "NONE"
    Info (12134): Parameter "OUTDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "INDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "WRCONTROL_ACLR_A" = "NONE"
    Info (12134): Parameter "INIT_FILE" = "./down_head_p1/down_head_p1.mif"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_dj51.tdf
    Info (12023): Found entity 1: altsyncram_dj51 File: C:/Users/amaan/Documents/ECE385_FinalProj/db/altsyncram_dj51.tdf Line: 27
Info (12130): Elaborated megafunction instantiation "colorBGD_example:comb_50|right_head_p1_rom:SnakeHead_D_rom|altsyncram:memory_rtl_0"
Info (12133): Instantiated megafunction "colorBGD_example:comb_50|right_head_p1_rom:SnakeHead_D_rom|altsyncram:memory_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "ROM"
    Info (12134): Parameter "WIDTH_A" = "4"
    Info (12134): Parameter "WIDTHAD_A" = "10"
    Info (12134): Parameter "NUMWORDS_A" = "576"
    Info (12134): Parameter "OUTDATA_REG_A" = "UNREGISTERED"
    Info (12134): Parameter "ADDRESS_ACLR_A" = "NONE"
    Info (12134): Parameter "OUTDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "INDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "WRCONTROL_ACLR_A" = "NONE"
    Info (12134): Parameter "INIT_FILE" = "./right_head_p1/right_head_p1.mif"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_pp51.tdf
    Info (12023): Found entity 1: altsyncram_pp51 File: C:/Users/amaan/Documents/ECE385_FinalProj/db/altsyncram_pp51.tdf Line: 27
Info (12130): Elaborated megafunction instantiation "colorBGD_example:comb_50|Obstacle_Set1_rom:Obstacle_Set1_rom|altsyncram:memory_rtl_0"
Info (12133): Instantiated megafunction "colorBGD_example:comb_50|Obstacle_Set1_rom:Obstacle_Set1_rom|altsyncram:memory_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "ROM"
    Info (12134): Parameter "WIDTH_A" = "3"
    Info (12134): Parameter "WIDTHAD_A" = "17"
    Info (12134): Parameter "NUMWORDS_A" = "76800"
    Info (12134): Parameter "OUTDATA_REG_A" = "UNREGISTERED"
    Info (12134): Parameter "ADDRESS_ACLR_A" = "NONE"
    Info (12134): Parameter "OUTDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "INDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "WRCONTROL_ACLR_A" = "NONE"
    Info (12134): Parameter "INIT_FILE" = "./Obstacle_Set1/Obstacle_Set1.mif"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_mu51.tdf
    Info (12023): Found entity 1: altsyncram_mu51 File: C:/Users/amaan/Documents/ECE385_FinalProj/db/altsyncram_mu51.tdf Line: 31
Info (12021): Found 1 design units, including 1 entities, in source file db/decode_kk9.tdf
    Info (12023): Found entity 1: decode_kk9 File: C:/Users/amaan/Documents/ECE385_FinalProj/db/decode_kk9.tdf Line: 22
Info (12021): Found 1 design units, including 1 entities, in source file db/mux_63b.tdf
    Info (12023): Found entity 1: mux_63b File: C:/Users/amaan/Documents/ECE385_FinalProj/db/mux_63b.tdf Line: 22
Info (12130): Elaborated megafunction instantiation "colorBGD_example:comb_50|WinnerP2_rom:WinnerP2_rom|altsyncram:memory_rtl_0"
Info (12133): Instantiated megafunction "colorBGD_example:comb_50|WinnerP2_rom:WinnerP2_rom|altsyncram:memory_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "ROM"
    Info (12134): Parameter "WIDTH_A" = "3"
    Info (12134): Parameter "WIDTHAD_A" = "15"
    Info (12134): Parameter "NUMWORDS_A" = "19200"
    Info (12134): Parameter "OUTDATA_REG_A" = "UNREGISTERED"
    Info (12134): Parameter "ADDRESS_ACLR_A" = "NONE"
    Info (12134): Parameter "OUTDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "INDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "WRCONTROL_ACLR_A" = "NONE"
    Info (12134): Parameter "INIT_FILE" = "./WinnerP2/WinnerP2.mif"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_3v41.tdf
    Info (12023): Found entity 1: altsyncram_3v41 File: C:/Users/amaan/Documents/ECE385_FinalProj/db/altsyncram_3v41.tdf Line: 31
Info (12021): Found 1 design units, including 1 entities, in source file db/decode_4j9.tdf
    Info (12023): Found entity 1: decode_4j9 File: C:/Users/amaan/Documents/ECE385_FinalProj/db/decode_4j9.tdf Line: 22
Info (12021): Found 1 design units, including 1 entities, in source file db/mux_m1b.tdf
    Info (12023): Found entity 1: mux_m1b File: C:/Users/amaan/Documents/ECE385_FinalProj/db/mux_m1b.tdf Line: 22
Info (12130): Elaborated megafunction instantiation "colorBGD_example:comb_50|WinnerP1_rom:WinnerP1_roms|altsyncram:memory_rtl_0"
Info (12133): Instantiated megafunction "colorBGD_example:comb_50|WinnerP1_rom:WinnerP1_roms|altsyncram:memory_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "ROM"
    Info (12134): Parameter "WIDTH_A" = "3"
    Info (12134): Parameter "WIDTHAD_A" = "15"
    Info (12134): Parameter "NUMWORDS_A" = "19200"
    Info (12134): Parameter "OUTDATA_REG_A" = "UNREGISTERED"
    Info (12134): Parameter "ADDRESS_ACLR_A" = "NONE"
    Info (12134): Parameter "OUTDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "INDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "WRCONTROL_ACLR_A" = "NONE"
    Info (12134): Parameter "INIT_FILE" = "./WinnerP1/WinnerP1.mif"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_1v41.tdf
    Info (12023): Found entity 1: altsyncram_1v41 File: C:/Users/amaan/Documents/ECE385_FinalProj/db/altsyncram_1v41.tdf Line: 31
Info (12130): Elaborated megafunction instantiation "colorBGD_example:comb_50|colorBGD_rom:colorBGD_rom|altsyncram:memory_rtl_0"
Info (12133): Instantiated megafunction "colorBGD_example:comb_50|colorBGD_rom:colorBGD_rom|altsyncram:memory_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "ROM"
    Info (12134): Parameter "WIDTH_A" = "4"
    Info (12134): Parameter "WIDTHAD_A" = "17"
    Info (12134): Parameter "NUMWORDS_A" = "76800"
    Info (12134): Parameter "OUTDATA_REG_A" = "UNREGISTERED"
    Info (12134): Parameter "ADDRESS_ACLR_A" = "NONE"
    Info (12134): Parameter "OUTDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "INDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "WRCONTROL_ACLR_A" = "NONE"
    Info (12134): Parameter "INIT_FILE" = "./colorBGD/colorBGD.mif"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_t051.tdf
    Info (12023): Found entity 1: altsyncram_t051 File: C:/Users/amaan/Documents/ECE385_FinalProj/db/altsyncram_t051.tdf Line: 31
Info (12021): Found 1 design units, including 1 entities, in source file db/mux_73b.tdf
    Info (12023): Found entity 1: mux_73b File: C:/Users/amaan/Documents/ECE385_FinalProj/db/mux_73b.tdf Line: 22
Info (12130): Elaborated megafunction instantiation "colorBGD_example:comb_50|heart_rom:heart_rom|altsyncram:memory_rtl_0"
Info (12133): Instantiated megafunction "colorBGD_example:comb_50|heart_rom:heart_rom|altsyncram:memory_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "ROM"
    Info (12134): Parameter "WIDTH_A" = "2"
    Info (12134): Parameter "WIDTHAD_A" = "10"
    Info (12134): Parameter "NUMWORDS_A" = "1024"
    Info (12134): Parameter "OUTDATA_REG_A" = "UNREGISTERED"
    Info (12134): Parameter "ADDRESS_ACLR_A" = "NONE"
    Info (12134): Parameter "OUTDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "INDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "WRCONTROL_ACLR_A" = "NONE"
    Info (12134): Parameter "INIT_FILE" = "./heart/heart.mif"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_6b41.tdf
    Info (12023): Found entity 1: altsyncram_6b41 File: C:/Users/amaan/Documents/ECE385_FinalProj/db/altsyncram_6b41.tdf Line: 27
Info (12130): Elaborated megafunction instantiation "colorBGD_example:comb_50|VenomAnimationSprite_rom:VenomAnimationSprite_rom|altsyncram:memory_rtl_0"
Info (12133): Instantiated megafunction "colorBGD_example:comb_50|VenomAnimationSprite_rom:VenomAnimationSprite_rom|altsyncram:memory_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "ROM"
    Info (12134): Parameter "WIDTH_A" = "4"
    Info (12134): Parameter "WIDTHAD_A" = "13"
    Info (12134): Parameter "NUMWORDS_A" = "6300"
    Info (12134): Parameter "OUTDATA_REG_A" = "UNREGISTERED"
    Info (12134): Parameter "ADDRESS_ACLR_A" = "NONE"
    Info (12134): Parameter "OUTDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "INDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "WRCONTROL_ACLR_A" = "NONE"
    Info (12134): Parameter "INIT_FILE" = "./VenomAnimationSprite/VenomAnimationSprite.mif"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_th71.tdf
    Info (12023): Found entity 1: altsyncram_th71 File: C:/Users/amaan/Documents/ECE385_FinalProj/db/altsyncram_th71.tdf Line: 27
Info (12130): Elaborated megafunction instantiation "colorBGD_example:comb_50|Me_Sprite_rom:Me_Sprite_rom|altsyncram:memory_rtl_0"
Info (12133): Instantiated megafunction "colorBGD_example:comb_50|Me_Sprite_rom:Me_Sprite_rom|altsyncram:memory_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "ROM"
    Info (12134): Parameter "WIDTH_A" = "4"
    Info (12134): Parameter "WIDTHAD_A" = "10"
    Info (12134): Parameter "NUMWORDS_A" = "768"
    Info (12134): Parameter "OUTDATA_REG_A" = "UNREGISTERED"
    Info (12134): Parameter "ADDRESS_ACLR_A" = "NONE"
    Info (12134): Parameter "OUTDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "INDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "WRCONTROL_ACLR_A" = "NONE"
    Info (12134): Parameter "INIT_FILE" = "./Me_Sprite/Me_Sprite.mif"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_e551.tdf
    Info (12023): Found entity 1: altsyncram_e551 File: C:/Users/amaan/Documents/ECE385_FinalProj/db/altsyncram_e551.tdf Line: 27
Info (12130): Elaborated megafunction instantiation "colorBGD_example:comb_50|mainMenu_rom:mainMenu_rom|altsyncram:memory_rtl_0"
Info (12133): Instantiated megafunction "colorBGD_example:comb_50|mainMenu_rom:mainMenu_rom|altsyncram:memory_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "ROM"
    Info (12134): Parameter "WIDTH_A" = "2"
    Info (12134): Parameter "WIDTHAD_A" = "15"
    Info (12134): Parameter "NUMWORDS_A" = "19200"
    Info (12134): Parameter "OUTDATA_REG_A" = "UNREGISTERED"
    Info (12134): Parameter "ADDRESS_ACLR_A" = "NONE"
    Info (12134): Parameter "OUTDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "INDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "WRCONTROL_ACLR_A" = "NONE"
    Info (12134): Parameter "INIT_FILE" = "./mainMenu/mainMenu.mif"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_c151.tdf
    Info (12023): Found entity 1: altsyncram_c151 File: C:/Users/amaan/Documents/ECE385_FinalProj/db/altsyncram_c151.tdf Line: 31
Info (12021): Found 1 design units, including 1 entities, in source file db/mux_l1b.tdf
    Info (12023): Found entity 1: mux_l1b File: C:/Users/amaan/Documents/ECE385_FinalProj/db/mux_l1b.tdf Line: 22
Info (12130): Elaborated megafunction instantiation "colorBGD_example:comb_50|lpm_mult:Mult18" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 2004
Info (12133): Instantiated megafunction "colorBGD_example:comb_50|lpm_mult:Mult18" with the following parameter: File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 2004
    Info (12134): Parameter "LPM_WIDTHA" = "10"
    Info (12134): Parameter "LPM_WIDTHB" = "3"
    Info (12134): Parameter "LPM_WIDTHP" = "13"
    Info (12134): Parameter "LPM_WIDTHR" = "13"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "UNSIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "YES"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "NO"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "6"
Info (12131): Elaborated megafunction instantiation "colorBGD_example:comb_50|lpm_mult:Mult18|multcore:mult_core", which is child of megafunction instantiation "colorBGD_example:comb_50|lpm_mult:Mult18" File: c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/lpm_mult.tdf Line: 308
Info (12131): Elaborated megafunction instantiation "colorBGD_example:comb_50|lpm_mult:Mult18|multcore:mult_core|mpar_add:padder", which is child of megafunction instantiation "colorBGD_example:comb_50|lpm_mult:Mult18" File: c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/multcore.tdf Line: 228
Info (12131): Elaborated megafunction instantiation "colorBGD_example:comb_50|lpm_mult:Mult18|altshift:external_latency_ffs", which is child of megafunction instantiation "colorBGD_example:comb_50|lpm_mult:Mult18" File: c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/lpm_mult.tdf Line: 351
Info (12130): Elaborated megafunction instantiation "colorBGD_example:comb_50|lpm_mult:Mult6" File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 231
Info (12133): Instantiated megafunction "colorBGD_example:comb_50|lpm_mult:Mult6" with the following parameter: File: C:/Users/amaan/Documents/ECE385_FinalProj/colorBGD/colorBGD_example.sv Line: 231
    Info (12134): Parameter "LPM_WIDTHA" = "11"
    Info (12134): Parameter "LPM_WIDTHB" = "11"
    Info (12134): Parameter "LPM_WIDTHP" = "22"
    Info (12134): Parameter "LPM_WIDTHR" = "22"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "NO"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "6"
Info (12021): Found 1 design units, including 1 entities, in source file db/mult_fgs.tdf
    Info (12023): Found entity 1: mult_fgs File: C:/Users/amaan/Documents/ECE385_FinalProj/db/mult_fgs.tdf Line: 28
Warning (12241): 46 hierarchies have connectivity warnings - see the Connectivity Checks report folder
Warning (13034): The following nodes have both tri-state and non-tri-state drivers
    Warning (13035): Inserted always-enabled tri-state buffer between "ARDUINO_IO[7]" and its non-tri-state driver. File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 53
    Warning (13035): Inserted always-enabled tri-state buffer between "ARDUINO_IO[10]" and its non-tri-state driver. File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 53
    Warning (13035): Inserted always-enabled tri-state buffer between "ARDUINO_IO[11]" and its non-tri-state driver. File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 53
    Warning (13035): Inserted always-enabled tri-state buffer between "ARDUINO_IO[13]" and its non-tri-state driver. File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 53
    Warning (13035): Inserted always-enabled tri-state buffer between "ARDUINO_RESET_N" and its non-tri-state driver. File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 56
Warning (13039): The following bidirectional pins have no drivers
    Warning (13040): bidirectional pin "ARDUINO_IO[0]" has no driver File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 53
    Warning (13040): bidirectional pin "ARDUINO_IO[1]" has no driver File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 53
    Warning (13040): bidirectional pin "ARDUINO_IO[2]" has no driver File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 53
    Warning (13040): bidirectional pin "ARDUINO_IO[3]" has no driver File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 53
    Warning (13040): bidirectional pin "ARDUINO_IO[4]" has no driver File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 53
    Warning (13040): bidirectional pin "ARDUINO_IO[5]" has no driver File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 53
    Warning (13040): bidirectional pin "ARDUINO_IO[14]" has no driver File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 53
    Warning (13040): bidirectional pin "ARDUINO_IO[15]" has no driver File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 53
Warning (13032): The following tri-state nodes are fed by constants
    Warning (13033): The pin "ARDUINO_IO[6]" is fed by VCC File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 53
Info (13000): Registers with preset signals will power-up high File: C:/Users/amaan/Documents/ECE385_FinalProj/finalprojsoc/synthesis/submodules/finalprojsoc_sdram.v Line: 442
Info (13003): DEV_CLRn pin will set, and not reset, register with preset signal due to NOT Gate Push-Back
Warning (13004): Presettable and clearable registers converted to equivalent circuits with latches. Registers power-up to an undefined state, and DEVCLRn places the registers in an undefined state.
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_3|Ball_X_Pos[0]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_3|Ball_X_Pos[0]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_X_Pos[0]~1" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_3|Ball_X_Pos[1]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_3|Ball_X_Pos[1]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_X_Pos[1]~5" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_3|Ball_X_Pos[2]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_3|Ball_X_Pos[2]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_X_Pos[2]~9" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_3|Ball_Y_Pos[2]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_3|Ball_Y_Pos[2]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_Y_Pos[2]~1" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_3|Ball_X_Pos[3]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_3|Ball_X_Pos[3]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_X_Pos[3]~13" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_3|Ball_X_Pos[4]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_3|Ball_X_Pos[4]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_X_Pos[4]~17" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_3|Ball_Y_Pos[0]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_3|Ball_Y_Pos[0]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_Y_Pos[0]~5" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_3|Ball_Y_Pos[1]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_3|Ball_Y_Pos[1]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_Y_Pos[1]~9" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_3|Ball_X_Pos[5]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_3|Ball_X_Pos[5]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_X_Pos[5]~21" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_2|Ball_X_Pos[0]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_2|Ball_X_Pos[0]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_X_Pos[0]~1" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_2|Ball_X_Pos[1]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_2|Ball_X_Pos[1]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_X_Pos[1]~5" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_2|Ball_X_Pos[2]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_2|Ball_X_Pos[2]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_X_Pos[2]~9" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_2|Ball_Y_Pos[2]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_2|Ball_Y_Pos[2]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_Y_Pos[2]~1" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_2|Ball_X_Pos[3]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_2|Ball_X_Pos[3]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_X_Pos[3]~13" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_2|Ball_X_Pos[4]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_2|Ball_X_Pos[4]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_X_Pos[4]~17" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_2|Ball_Y_Pos[0]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_2|Ball_Y_Pos[0]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_Y_Pos[0]~5" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_2|Ball_Y_Pos[1]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_2|Ball_Y_Pos[1]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_Y_Pos[1]~9" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_2|Ball_X_Pos[5]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_2|Ball_X_Pos[5]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_X_Pos[5]~21" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_1|Ball_X_Pos[0]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_1|Ball_X_Pos[0]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_X_Pos[0]~1" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_1|Ball_X_Pos[1]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_1|Ball_X_Pos[1]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_X_Pos[1]~5" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_1|Ball_X_Pos[2]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_1|Ball_X_Pos[2]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_X_Pos[2]~9" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_1|Ball_Y_Pos[2]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_1|Ball_Y_Pos[2]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_Y_Pos[2]~1" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_1|Ball_X_Pos[3]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_1|Ball_X_Pos[3]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_X_Pos[3]~13" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_1|Ball_X_Pos[4]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_1|Ball_X_Pos[4]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_X_Pos[4]~17" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_1|Ball_Y_Pos[0]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_1|Ball_Y_Pos[0]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_Y_Pos[0]~5" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_1|Ball_Y_Pos[1]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_1|Ball_Y_Pos[1]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_Y_Pos[1]~9" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_1|Ball_X_Pos[5]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_1|Ball_X_Pos[5]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_X_Pos[5]~21" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_3|Ball_X_Pos[0]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_3|Ball_X_Pos[0]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_X_Pos[0]~1" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_3|Ball_X_Pos[1]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_3|Ball_X_Pos[1]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_X_Pos[1]~5" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_3|Ball_X_Pos[2]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_3|Ball_X_Pos[2]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_X_Pos[2]~9" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_3|Ball_Y_Pos[2]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_3|Ball_Y_Pos[2]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_Y_Pos[2]~1" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_3|Ball_X_Pos[3]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_3|Ball_X_Pos[3]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_X_Pos[3]~13" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_3|Ball_X_Pos[4]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_3|Ball_X_Pos[4]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_X_Pos[4]~17" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_3|Ball_Y_Pos[0]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_3|Ball_Y_Pos[0]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_Y_Pos[0]~5" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_3|Ball_Y_Pos[1]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_3|Ball_Y_Pos[1]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_Y_Pos[1]~9" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_3|Ball_X_Pos[5]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_3|Ball_X_Pos[5]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_X_Pos[5]~21" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_2|Ball_X_Pos[0]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_2|Ball_X_Pos[0]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_X_Pos[0]~1" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_2|Ball_X_Pos[1]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_2|Ball_X_Pos[1]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_X_Pos[1]~5" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_2|Ball_X_Pos[2]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_2|Ball_X_Pos[2]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_X_Pos[2]~9" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_2|Ball_Y_Pos[2]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_2|Ball_Y_Pos[2]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_Y_Pos[2]~1" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_2|Ball_X_Pos[3]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_2|Ball_X_Pos[3]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_X_Pos[3]~13" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_2|Ball_X_Pos[4]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_2|Ball_X_Pos[4]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_X_Pos[4]~17" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_2|Ball_Y_Pos[0]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_2|Ball_Y_Pos[0]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_Y_Pos[0]~5" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_2|Ball_Y_Pos[1]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_2|Ball_Y_Pos[1]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_Y_Pos[1]~9" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_2|Ball_X_Pos[5]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_2|Ball_X_Pos[5]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_X_Pos[5]~21" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_1|Ball_X_Pos[0]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_1|Ball_X_Pos[0]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_X_Pos[0]~1" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_1|Ball_X_Pos[1]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_1|Ball_X_Pos[1]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_X_Pos[1]~5" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_1|Ball_X_Pos[2]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_1|Ball_X_Pos[2]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_X_Pos[2]~9" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_1|Ball_Y_Pos[2]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_1|Ball_Y_Pos[2]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_Y_Pos[2]~1" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_1|Ball_X_Pos[3]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_1|Ball_X_Pos[3]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_X_Pos[3]~13" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_1|Ball_X_Pos[4]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_1|Ball_X_Pos[4]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_X_Pos[4]~17" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_1|Ball_Y_Pos[0]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_1|Ball_Y_Pos[0]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_Y_Pos[0]~5" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_1|Ball_Y_Pos[1]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_1|Ball_Y_Pos[1]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_Y_Pos[1]~9" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_1|Ball_X_Pos[5]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_1|Ball_X_Pos[5]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_X_Pos[5]~21" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_3|Ball_X_Pos[6]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_3|Ball_X_Pos[6]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_X_Pos[6]~25" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_3|Ball_X_Pos[7]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_3|Ball_X_Pos[7]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_X_Pos[7]~29" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_3|Ball_X_Pos[8]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_3|Ball_X_Pos[8]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_X_Pos[8]~33" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_3|Ball_X_Pos[9]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_3|Ball_X_Pos[9]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_X_Pos[9]~37" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_3|Ball_Y_Pos[3]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_3|Ball_Y_Pos[3]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_Y_Pos[3]~13" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_3|Ball_Y_Pos[4]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_3|Ball_Y_Pos[4]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_Y_Pos[4]~17" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_3|Ball_Y_Pos[5]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_3|Ball_Y_Pos[5]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_Y_Pos[5]~21" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_3|Ball_Y_Pos[6]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_3|Ball_Y_Pos[6]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_Y_Pos[6]~25" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_3|Ball_Y_Pos[7]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_3|Ball_Y_Pos[7]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_Y_Pos[7]~29" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_3|Ball_Y_Pos[8]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_3|Ball_Y_Pos[8]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_Y_Pos[8]~33" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_3|Ball_Y_Pos[9]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_3|Ball_Y_Pos[9]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_Y_Pos[9]~37" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_2|Ball_X_Pos[6]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_2|Ball_X_Pos[6]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_X_Pos[6]~25" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_2|Ball_X_Pos[7]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_2|Ball_X_Pos[7]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_X_Pos[7]~29" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_2|Ball_X_Pos[8]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_2|Ball_X_Pos[8]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_X_Pos[8]~33" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_2|Ball_X_Pos[9]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_2|Ball_X_Pos[9]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_X_Pos[9]~37" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_2|Ball_Y_Pos[3]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_2|Ball_Y_Pos[3]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_Y_Pos[3]~13" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_2|Ball_Y_Pos[4]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_2|Ball_Y_Pos[4]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_Y_Pos[4]~17" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_2|Ball_Y_Pos[5]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_2|Ball_Y_Pos[5]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_Y_Pos[5]~21" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_2|Ball_Y_Pos[6]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_2|Ball_Y_Pos[6]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_Y_Pos[6]~25" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_2|Ball_Y_Pos[7]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_2|Ball_Y_Pos[7]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_Y_Pos[7]~29" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_2|Ball_Y_Pos[8]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_2|Ball_Y_Pos[8]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_Y_Pos[8]~33" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_2|Ball_Y_Pos[9]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_2|Ball_Y_Pos[9]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_Y_Pos[9]~37" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_1|Ball_X_Pos[6]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_1|Ball_X_Pos[6]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_X_Pos[6]~25" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_1|Ball_X_Pos[7]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_1|Ball_X_Pos[7]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_X_Pos[7]~29" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_1|Ball_X_Pos[8]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_1|Ball_X_Pos[8]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_X_Pos[8]~33" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_1|Ball_X_Pos[9]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_1|Ball_X_Pos[9]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_X_Pos[9]~37" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_1|Ball_Y_Pos[3]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_1|Ball_Y_Pos[3]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_Y_Pos[3]~13" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_1|Ball_Y_Pos[4]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_1|Ball_Y_Pos[4]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_Y_Pos[4]~17" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_1|Ball_Y_Pos[5]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_1|Ball_Y_Pos[5]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_Y_Pos[5]~21" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_1|Ball_Y_Pos[6]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_1|Ball_Y_Pos[6]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_Y_Pos[6]~25" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_1|Ball_Y_Pos[7]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_1|Ball_Y_Pos[7]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_Y_Pos[7]~29" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_1|Ball_Y_Pos[8]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_1|Ball_Y_Pos[8]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_Y_Pos[8]~33" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS1_1|Ball_Y_Pos[9]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS1_1|Ball_Y_Pos[9]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS1_3|Ball_Y_Pos[9]~37" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_3|Ball_X_Pos[6]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_3|Ball_X_Pos[6]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_X_Pos[6]~25" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_3|Ball_X_Pos[7]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_3|Ball_X_Pos[7]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_X_Pos[7]~29" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_3|Ball_X_Pos[8]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_3|Ball_X_Pos[8]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_X_Pos[8]~33" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_3|Ball_X_Pos[9]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_3|Ball_X_Pos[9]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_X_Pos[9]~37" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_3|Ball_Y_Pos[3]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_3|Ball_Y_Pos[3]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_Y_Pos[3]~13" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_3|Ball_Y_Pos[4]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_3|Ball_Y_Pos[4]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_Y_Pos[4]~17" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_3|Ball_Y_Pos[5]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_3|Ball_Y_Pos[5]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_Y_Pos[5]~21" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_3|Ball_Y_Pos[6]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_3|Ball_Y_Pos[6]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_Y_Pos[6]~25" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_3|Ball_Y_Pos[7]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_3|Ball_Y_Pos[7]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_Y_Pos[7]~29" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_3|Ball_Y_Pos[8]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_3|Ball_Y_Pos[8]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_Y_Pos[8]~33" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_3|Ball_Y_Pos[9]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_3|Ball_Y_Pos[9]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_Y_Pos[9]~37" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_2|Ball_X_Pos[6]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_2|Ball_X_Pos[6]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_X_Pos[6]~25" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_2|Ball_X_Pos[7]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_2|Ball_X_Pos[7]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_X_Pos[7]~29" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_2|Ball_X_Pos[8]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_2|Ball_X_Pos[8]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_X_Pos[8]~33" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_2|Ball_X_Pos[9]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_2|Ball_X_Pos[9]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_X_Pos[9]~37" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_2|Ball_Y_Pos[3]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_2|Ball_Y_Pos[3]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_Y_Pos[3]~13" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_2|Ball_Y_Pos[4]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_2|Ball_Y_Pos[4]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_Y_Pos[4]~17" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_2|Ball_Y_Pos[5]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_2|Ball_Y_Pos[5]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_Y_Pos[5]~21" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_2|Ball_Y_Pos[6]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_2|Ball_Y_Pos[6]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_Y_Pos[6]~25" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_2|Ball_Y_Pos[7]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_2|Ball_Y_Pos[7]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_Y_Pos[7]~29" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_2|Ball_Y_Pos[8]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_2|Ball_Y_Pos[8]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_Y_Pos[8]~33" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_2|Ball_Y_Pos[9]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_2|Ball_Y_Pos[9]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_Y_Pos[9]~37" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_1|Ball_X_Pos[6]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_1|Ball_X_Pos[6]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_X_Pos[6]~25" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_1|Ball_X_Pos[7]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_1|Ball_X_Pos[7]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_X_Pos[7]~29" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_1|Ball_X_Pos[8]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_1|Ball_X_Pos[8]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_X_Pos[8]~33" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_1|Ball_X_Pos[9]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_1|Ball_X_Pos[9]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_X_Pos[9]~37" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_1|Ball_Y_Pos[3]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_1|Ball_Y_Pos[3]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_Y_Pos[3]~13" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_1|Ball_Y_Pos[4]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_1|Ball_Y_Pos[4]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_Y_Pos[4]~17" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_1|Ball_Y_Pos[5]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_1|Ball_Y_Pos[5]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_Y_Pos[5]~21" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_1|Ball_Y_Pos[6]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_1|Ball_Y_Pos[6]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_Y_Pos[6]~25" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_1|Ball_Y_Pos[7]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_1|Ball_Y_Pos[7]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_Y_Pos[7]~29" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_1|Ball_Y_Pos[8]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_1|Ball_Y_Pos[8]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_Y_Pos[8]~33" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
    Warning (13310): Register "colorBGD_example:comb_50|venom:venomS2_1|Ball_Y_Pos[9]" is converted into an equivalent circuit using register "colorBGD_example:comb_50|venom:venomS2_1|Ball_Y_Pos[9]~_emulated" and latch "colorBGD_example:comb_50|venom:venomS2_3|Ball_Y_Pos[9]~37" File: C:/Users/amaan/Documents/ECE385_FinalProj/venom.sv Line: 64
Warning (13009): TRI or OPNDRN buffers permanently enabled
    Warning (13010): Node "ARDUINO_IO[6]~synth" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 53
    Warning (13010): Node "ARDUINO_IO[7]~synth" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 53
    Warning (13010): Node "ARDUINO_IO[10]~synth" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 53
    Warning (13010): Node "ARDUINO_IO[11]~synth" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 53
    Warning (13010): Node "ARDUINO_IO[13]~synth" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 53
    Warning (13010): Node "ARDUINO_RESET_N~synth" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 56
Warning (13024): Output pins are stuck at VCC or GND
    Warning (13410): Pin "LEDR[2]" is stuck at GND File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 21
    Warning (13410): Pin "LEDR[3]" is stuck at GND File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 21
    Warning (13410): Pin "LEDR[4]" is stuck at GND File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 21
    Warning (13410): Pin "LEDR[5]" is stuck at GND File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 21
    Warning (13410): Pin "LEDR[6]" is stuck at GND File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 21
    Warning (13410): Pin "LEDR[7]" is stuck at GND File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 21
    Warning (13410): Pin "LEDR[8]" is stuck at GND File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 21
    Warning (13410): Pin "LEDR[9]" is stuck at GND File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 21
    Warning (13410): Pin "HEX0[7]" is stuck at VCC File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 24
    Warning (13410): Pin "HEX1[7]" is stuck at VCC File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 25
    Warning (13410): Pin "HEX2[0]" is stuck at VCC File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 26
    Warning (13410): Pin "HEX2[3]" is stuck at VCC File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 26
    Warning (13410): Pin "HEX2[4]" is stuck at VCC File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 26
    Warning (13410): Pin "HEX2[5]" is stuck at VCC File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 26
    Warning (13410): Pin "HEX2[7]" is stuck at VCC File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 26
    Warning (13410): Pin "HEX3[7]" is stuck at VCC File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 27
    Warning (13410): Pin "HEX4[7]" is stuck at VCC File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 28
    Warning (13410): Pin "HEX5[0]" is stuck at VCC File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 29
    Warning (13410): Pin "HEX5[3]" is stuck at VCC File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 29
    Warning (13410): Pin "HEX5[4]" is stuck at VCC File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 29
    Warning (13410): Pin "HEX5[5]" is stuck at VCC File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 29
    Warning (13410): Pin "HEX5[7]" is stuck at VCC File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 29
    Warning (13410): Pin "DRAM_CKE" is stuck at VCC File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 33
Info (286031): Timing-Driven Synthesis is running on partition "Top"
Info (17049): 354 registers lost all their fanouts during netlist optimizations.
Warning (20013): Ignored 24 assignments for entity "DE10_LITE_Default" -- entity does not exist in design
    Warning (20014): Assignment for entity set_instance_assignment -name PARTITION_HIERARCHY root_partition -to | -entity DE10_LITE_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_NETLIST_TYPE SOURCE -entity DE10_LITE_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_FITTER_PRESERVATION_LEVEL PLACEMENT_AND_ROUTING -entity DE10_LITE_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_PRESERVE_HIGH_SPEED_TILES ON -entity DE10_LITE_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IGNORE_SOURCE_FILE_CHANGES OFF -entity DE10_LITE_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_ALWAYS_USE_QXP_NETLIST OFF -entity DE10_LITE_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_COLOR 16764057 -entity DE10_LITE_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_ASSIGNMENTS ON -entity DE10_LITE_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_EXISTING_ASSIGNMENTS REPLACE_CONFLICTING -entity DE10_LITE_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_EXISTING_LOGICLOCK_REGIONS UPDATE_CONFLICTING -entity DE10_LITE_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_PIN_ASSIGNMENTS ON -entity DE10_LITE_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_PROMOTE_ASSIGNMENTS ON -entity DE10_LITE_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_TYPE STANDARD_PARTITION -entity DE10_LITE_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name ALLOW_MULTIPLE_PERSONAS OFF -entity DE10_LITE_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_ASD_REGION_ID 1 -entity DE10_LITE_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name CROSS_BOUNDARY_OPTIMIZATIONS OFF -entity DE10_LITE_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PROPAGATE_CONSTANTS_ON_INPUTS ON -entity DE10_LITE_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PROPAGATE_INVERSIONS_ON_INPUTS ON -entity DE10_LITE_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name REMOVE_LOGIC_ON_UNCONNECTED_OUTPUTS ON -entity DE10_LITE_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name MERGE_EQUIVALENT_INPUTS ON -entity DE10_LITE_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name MERGE_EQUIVALENT_BIDIRS ON -entity DE10_LITE_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name ABSORB_PATHS_FROM_OUTPUTS_TO_INPUTS ON -entity DE10_LITE_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_EXTRACT_HARD_BLOCK_NODES ON -entity DE10_LITE_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_ENABLE_STRICT_PRESERVATION OFF -entity DE10_LITE_Default -section_id Top was ignored
Info (144001): Generated suppressed messages file C:/Users/amaan/Documents/ECE385_FinalProj/FinalProj.map.smsg
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 1 node(s), including 0 DDIO, 1 PLL, 0 transceiver and 0 LCELL
Warning (21074): Design contains 10 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "SW[0]" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 18
    Warning (15610): No output dependent on input pin "SW[1]" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 18
    Warning (15610): No output dependent on input pin "SW[2]" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 18
    Warning (15610): No output dependent on input pin "SW[3]" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 18
    Warning (15610): No output dependent on input pin "SW[4]" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 18
    Warning (15610): No output dependent on input pin "SW[5]" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 18
    Warning (15610): No output dependent on input pin "SW[6]" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 18
    Warning (15610): No output dependent on input pin "SW[7]" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 18
    Warning (15610): No output dependent on input pin "SW[8]" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 18
    Warning (15610): No output dependent on input pin "SW[9]" File: C:/Users/amaan/Documents/ECE385_FinalProj/finalproj_top.sv Line: 18
Info (21057): Implemented 8477 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 16 input pins
    Info (21059): Implemented 96 output pins
    Info (21060): Implemented 33 bidirectional pins
    Info (21061): Implemented 8012 logic cells
    Info (21064): Implemented 294 RAM segments
    Info (21065): Implemented 1 PLLs
    Info (21062): Implemented 24 DSP elements
Info: Quartus Prime Analysis & Synthesis was successful. 0 errors, 334 warnings
    Info: Peak virtual memory: 5108 megabytes
    Info: Processing ended: Wed May 10 23:52:27 2023
    Info: Elapsed time: 00:01:31
    Info: Total CPU time (on all processors): 00:00:56


+------------------------------------------+
; Analysis & Synthesis Suppressed Messages ;
+------------------------------------------+
The suppressed messages can be found in C:/Users/amaan/Documents/ECE385_FinalProj/FinalProj.map.smsg.


