Timing Analyzer report for LogicaADA
Fri Jun 14 21:39:33 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'Clk_50MHz'
 13. Slow 1200mV 85C Model Setup: 'PseudoPll:inst9|clk_out'
 14. Slow 1200mV 85C Model Hold: 'PseudoPll:inst9|clk_out'
 15. Slow 1200mV 85C Model Hold: 'Clk_50MHz'
 16. Slow 1200mV 85C Model Recovery: 'PseudoPll:inst9|clk_out'
 17. Slow 1200mV 85C Model Removal: 'PseudoPll:inst9|clk_out'
 18. Slow 1200mV 85C Model Metastability Summary
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'Clk_50MHz'
 26. Slow 1200mV 0C Model Setup: 'PseudoPll:inst9|clk_out'
 27. Slow 1200mV 0C Model Hold: 'PseudoPll:inst9|clk_out'
 28. Slow 1200mV 0C Model Hold: 'Clk_50MHz'
 29. Slow 1200mV 0C Model Recovery: 'PseudoPll:inst9|clk_out'
 30. Slow 1200mV 0C Model Removal: 'PseudoPll:inst9|clk_out'
 31. Slow 1200mV 0C Model Metastability Summary
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'Clk_50MHz'
 38. Fast 1200mV 0C Model Setup: 'PseudoPll:inst9|clk_out'
 39. Fast 1200mV 0C Model Hold: 'PseudoPll:inst9|clk_out'
 40. Fast 1200mV 0C Model Hold: 'Clk_50MHz'
 41. Fast 1200mV 0C Model Recovery: 'PseudoPll:inst9|clk_out'
 42. Fast 1200mV 0C Model Removal: 'PseudoPll:inst9|clk_out'
 43. Fast 1200mV 0C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Recovery Transfers
 53. Removal Transfers
 54. Report TCCS
 55. Report RSKM
 56. Unconstrained Paths Summary
 57. Clock Status Summary
 58. Unconstrained Input Ports
 59. Unconstrained Output Ports
 60. Unconstrained Input Ports
 61. Unconstrained Output Ports
 62. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; LogicaADA                                           ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.79        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  78.9%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                        ;
+---------------------------------------------------+-----------+----------+------------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+-----------------------------------------------------+-------------------------------------------------------+
; Clock Name                                        ; Type      ; Period   ; Frequency  ; Rise  ; Fall    ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master    ; Source                                              ; Targets                                               ;
+---------------------------------------------------+-----------+----------+------------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+-----------------------------------------------------+-------------------------------------------------------+
; Clk_50MHz                                         ; Base      ; 20.000   ; 50.0 MHz   ; 0.000 ; 10.000  ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                                     ; { Clk_50MHz }                                         ;
; inst7|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 1000.000 ; 1.0 MHz    ; 0.000 ; 500.000 ; 50.00      ; 50        ; 1           ;       ;        ;           ;            ; false    ; Clk_50MHz ; inst7|altpll_component|auto_generated|pll1|inclk[0] ; { inst7|altpll_component|auto_generated|pll1|clk[0] } ;
; PseudoPll:inst9|clk_out                           ; Base      ; 1.000    ; 1000.0 MHz ; 0.000 ; 0.500   ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                                     ; { PseudoPll:inst9|clk_out }                           ;
+---------------------------------------------------+-----------+----------+------------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+-----------------------------------------------------+-------------------------------------------------------+


+---------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                            ;
+------------+-----------------+-------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name              ; Note ;
+------------+-----------------+-------------------------+------+
; 10.38 MHz  ; 10.38 MHz       ; Clk_50MHz               ;      ;
; 190.19 MHz ; 190.19 MHz      ; PseudoPll:inst9|clk_out ;      ;
+------------+-----------------+-------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary               ;
+-------------------------+---------+---------------+
; Clock                   ; Slack   ; End Point TNS ;
+-------------------------+---------+---------------+
; Clk_50MHz               ; -76.307 ; -818.866      ;
; PseudoPll:inst9|clk_out ; -4.258  ; -139.438      ;
+-------------------------+---------+---------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary              ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; PseudoPll:inst9|clk_out ; 0.346 ; 0.000         ;
; Clk_50MHz               ; 0.570 ; 0.000         ;
+-------------------------+-------+---------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary          ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; PseudoPll:inst9|clk_out ; 0.073 ; 0.000         ;
+-------------------------+-------+---------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary           ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; PseudoPll:inst9|clk_out ; 0.498 ; 0.000         ;
+-------------------------+-------+---------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------------------------+--------+----------------+
; Clock                   ; Slack  ; End Point TNS  ;
+-------------------------+--------+----------------+
; PseudoPll:inst9|clk_out ; -1.000 ; -57.000        ;
; Clk_50MHz               ; 9.668  ; 0.000          ;
+-------------------------+--------+----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clk_50MHz'                                                                                                                ;
+---------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                       ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -76.307 ; PseudoPll:inst9|desired_clk[20] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.287      ; 96.589     ;
; -76.278 ; PseudoPll:inst9|desired_clk[18] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.287      ; 96.560     ;
; -76.019 ; PseudoPll:inst9|desired_clk[19] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.287      ; 96.301     ;
; -76.007 ; PseudoPll:inst9|desired_clk[17] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.287      ; 96.289     ;
; -75.939 ; PseudoPll:inst9|desired_clk[11] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.280      ; 96.214     ;
; -75.901 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.287      ; 96.183     ;
; -75.890 ; PseudoPll:inst9|desired_clk[14] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.287      ; 96.172     ;
; -75.691 ; PseudoPll:inst9|desired_clk[15] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.287      ; 95.973     ;
; -75.560 ; PseudoPll:inst9|desired_clk[13] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.287      ; 95.842     ;
; -75.351 ; PseudoPll:inst9|desired_clk[12] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.287      ; 95.633     ;
; -75.180 ; PseudoPll:inst9|desired_clk[9]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.079     ; 95.096     ;
; -74.960 ; PseudoPll:inst9|desired_clk[10] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.079     ; 94.876     ;
; -74.841 ; PseudoPll:inst9|desired_clk[6]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.079     ; 94.757     ;
; -74.831 ; PseudoPll:inst9|desired_clk[7]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.079     ; 94.747     ;
; -74.815 ; PseudoPll:inst9|desired_clk[8]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.287      ; 95.097     ;
; -74.805 ; PseudoPll:inst9|desired_clk[5]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.270      ; 95.070     ;
; -74.361 ; PseudoPll:inst9|desired_clk[1]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.279      ; 94.635     ;
; -74.327 ; PseudoPll:inst9|desired_clk[3]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.086     ; 94.236     ;
; -74.244 ; PseudoPll:inst9|desired_clk[0]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.279      ; 94.518     ;
; -74.114 ; PseudoPll:inst9|desired_clk[4]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.096     ; 94.013     ;
; -73.781 ; PseudoPll:inst9|desired_clk[2]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.086     ; 93.690     ;
; -73.531 ; PseudoPll:inst9|desired_clk[20] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.065     ; 93.461     ;
; -73.502 ; PseudoPll:inst9|desired_clk[18] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.065     ; 93.432     ;
; -73.243 ; PseudoPll:inst9|desired_clk[19] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.065     ; 93.173     ;
; -73.231 ; PseudoPll:inst9|desired_clk[17] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.065     ; 93.161     ;
; -73.163 ; PseudoPll:inst9|desired_clk[11] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.072     ; 93.086     ;
; -73.125 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.065     ; 93.055     ;
; -73.114 ; PseudoPll:inst9|desired_clk[14] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.065     ; 93.044     ;
; -72.915 ; PseudoPll:inst9|desired_clk[15] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.065     ; 92.845     ;
; -72.784 ; PseudoPll:inst9|desired_clk[13] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.065     ; 92.714     ;
; -72.575 ; PseudoPll:inst9|desired_clk[12] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.065     ; 92.505     ;
; -72.404 ; PseudoPll:inst9|desired_clk[9]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.431     ; 91.968     ;
; -72.184 ; PseudoPll:inst9|desired_clk[10] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.431     ; 91.748     ;
; -72.065 ; PseudoPll:inst9|desired_clk[6]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.431     ; 91.629     ;
; -72.055 ; PseudoPll:inst9|desired_clk[7]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.431     ; 91.619     ;
; -72.039 ; PseudoPll:inst9|desired_clk[8]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.065     ; 91.969     ;
; -72.029 ; PseudoPll:inst9|desired_clk[5]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.082     ; 91.942     ;
; -71.585 ; PseudoPll:inst9|desired_clk[1]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.073     ; 91.507     ;
; -71.551 ; PseudoPll:inst9|desired_clk[3]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.438     ; 91.108     ;
; -71.468 ; PseudoPll:inst9|desired_clk[0]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.073     ; 91.390     ;
; -71.338 ; PseudoPll:inst9|desired_clk[4]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.448     ; 90.885     ;
; -71.005 ; PseudoPll:inst9|desired_clk[2]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.438     ; 90.562     ;
; -69.234 ; PseudoPll:inst9|desired_clk[20] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.092     ; 89.137     ;
; -69.205 ; PseudoPll:inst9|desired_clk[18] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.092     ; 89.108     ;
; -68.946 ; PseudoPll:inst9|desired_clk[19] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.092     ; 88.849     ;
; -68.934 ; PseudoPll:inst9|desired_clk[17] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.092     ; 88.837     ;
; -68.834 ; PseudoPll:inst9|desired_clk[11] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.067     ; 88.762     ;
; -68.828 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.092     ; 88.731     ;
; -68.817 ; PseudoPll:inst9|desired_clk[14] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.092     ; 88.720     ;
; -68.618 ; PseudoPll:inst9|desired_clk[15] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.092     ; 88.521     ;
; -68.487 ; PseudoPll:inst9|desired_clk[13] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.092     ; 88.390     ;
; -68.278 ; PseudoPll:inst9|desired_clk[12] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.092     ; 88.181     ;
; -68.107 ; PseudoPll:inst9|desired_clk[9]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.458     ; 87.644     ;
; -67.887 ; PseudoPll:inst9|desired_clk[10] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.458     ; 87.424     ;
; -67.768 ; PseudoPll:inst9|desired_clk[6]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.458     ; 87.305     ;
; -67.758 ; PseudoPll:inst9|desired_clk[7]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.458     ; 87.295     ;
; -67.742 ; PseudoPll:inst9|desired_clk[8]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.092     ; 87.645     ;
; -67.716 ; PseudoPll:inst9|desired_clk[5]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.093     ; 87.618     ;
; -67.272 ; PseudoPll:inst9|desired_clk[1]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.084     ; 87.183     ;
; -67.238 ; PseudoPll:inst9|desired_clk[3]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.449     ; 86.784     ;
; -67.155 ; PseudoPll:inst9|desired_clk[0]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.084     ; 87.066     ;
; -67.025 ; PseudoPll:inst9|desired_clk[4]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.459     ; 86.561     ;
; -66.692 ; PseudoPll:inst9|desired_clk[2]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.449     ; 86.238     ;
; -65.317 ; PseudoPll:inst9|desired_clk[20] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.092     ; 85.220     ;
; -65.288 ; PseudoPll:inst9|desired_clk[18] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.092     ; 85.191     ;
; -65.029 ; PseudoPll:inst9|desired_clk[19] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.092     ; 84.932     ;
; -65.017 ; PseudoPll:inst9|desired_clk[17] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.092     ; 84.920     ;
; -64.917 ; PseudoPll:inst9|desired_clk[11] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.067     ; 84.845     ;
; -64.911 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.092     ; 84.814     ;
; -64.900 ; PseudoPll:inst9|desired_clk[14] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.092     ; 84.803     ;
; -64.701 ; PseudoPll:inst9|desired_clk[15] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.092     ; 84.604     ;
; -64.570 ; PseudoPll:inst9|desired_clk[13] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.092     ; 84.473     ;
; -64.361 ; PseudoPll:inst9|desired_clk[12] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.092     ; 84.264     ;
; -64.190 ; PseudoPll:inst9|desired_clk[9]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.458     ; 83.727     ;
; -63.970 ; PseudoPll:inst9|desired_clk[10] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.458     ; 83.507     ;
; -63.851 ; PseudoPll:inst9|desired_clk[6]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.458     ; 83.388     ;
; -63.841 ; PseudoPll:inst9|desired_clk[7]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.458     ; 83.378     ;
; -63.825 ; PseudoPll:inst9|desired_clk[8]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.092     ; 83.728     ;
; -63.799 ; PseudoPll:inst9|desired_clk[5]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.093     ; 83.701     ;
; -63.355 ; PseudoPll:inst9|desired_clk[1]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.084     ; 83.266     ;
; -63.321 ; PseudoPll:inst9|desired_clk[3]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.449     ; 82.867     ;
; -63.238 ; PseudoPll:inst9|desired_clk[0]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.084     ; 83.149     ;
; -63.108 ; PseudoPll:inst9|desired_clk[4]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.459     ; 82.644     ;
; -62.775 ; PseudoPll:inst9|desired_clk[2]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.449     ; 82.321     ;
; -61.456 ; PseudoPll:inst9|desired_clk[20] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.066     ; 81.385     ;
; -61.427 ; PseudoPll:inst9|desired_clk[18] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.066     ; 81.356     ;
; -61.168 ; PseudoPll:inst9|desired_clk[19] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.066     ; 81.097     ;
; -61.156 ; PseudoPll:inst9|desired_clk[17] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.066     ; 81.085     ;
; -61.088 ; PseudoPll:inst9|desired_clk[11] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.073     ; 81.010     ;
; -61.050 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.066     ; 80.979     ;
; -61.039 ; PseudoPll:inst9|desired_clk[14] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.066     ; 80.968     ;
; -60.840 ; PseudoPll:inst9|desired_clk[15] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.066     ; 80.769     ;
; -60.709 ; PseudoPll:inst9|desired_clk[13] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.066     ; 80.638     ;
; -60.500 ; PseudoPll:inst9|desired_clk[12] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.066     ; 80.429     ;
; -60.329 ; PseudoPll:inst9|desired_clk[9]  ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.432     ; 79.892     ;
; -60.109 ; PseudoPll:inst9|desired_clk[10] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.432     ; 79.672     ;
; -59.990 ; PseudoPll:inst9|desired_clk[6]  ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.432     ; 79.553     ;
; -59.980 ; PseudoPll:inst9|desired_clk[7]  ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.432     ; 79.543     ;
; -59.964 ; PseudoPll:inst9|desired_clk[8]  ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.066     ; 79.893     ;
; -59.954 ; PseudoPll:inst9|desired_clk[5]  ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.083     ; 79.866     ;
+---------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'PseudoPll:inst9|clk_out'                                                                                           ;
+--------+------------------------+-------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node           ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------+-------------------------+-------------------------+--------------+------------+------------+
; -4.258 ; SAR:inst5|curr_bit[0]  ; SAR:inst5|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.288      ; 5.541      ;
; -4.255 ; SAR:inst5|curr_bit[0]  ; SAR:inst5|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.288      ; 5.538      ;
; -4.174 ; SAR:inst5|curr_bit[2]  ; SAR:inst5|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.287      ; 5.456      ;
; -4.171 ; SAR:inst5|curr_bit[2]  ; SAR:inst5|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.287      ; 5.453      ;
; -4.065 ; SAR:inst5|curr_bit[0]  ; SAR:inst5|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.288      ; 5.348      ;
; -4.044 ; SAR:inst5|curr_bit[0]  ; SAR:inst5|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 5.328      ;
; -4.034 ; SAR:inst5|curr_bit[3]  ; SAR:inst5|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.288      ; 5.317      ;
; -4.031 ; SAR:inst5|curr_bit[3]  ; SAR:inst5|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.288      ; 5.314      ;
; -3.981 ; SAR:inst5|curr_bit[2]  ; SAR:inst5|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.287      ; 5.263      ;
; -3.960 ; SAR:inst5|curr_bit[2]  ; SAR:inst5|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.288      ; 5.243      ;
; -3.940 ; SAR:inst5|curr_bit[1]  ; SAR:inst5|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.287      ; 5.222      ;
; -3.937 ; SAR:inst5|curr_bit[1]  ; SAR:inst5|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.287      ; 5.219      ;
; -3.895 ; SAR:inst5|curr_bit[0]  ; SAR:inst5|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 5.179      ;
; -3.892 ; SAR:inst5|curr_bit[0]  ; SAR:inst5|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 5.176      ;
; -3.891 ; SAR:inst5|curr_bit[0]  ; SAR:inst5|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 5.175      ;
; -3.891 ; SAR:inst5|curr_bit[0]  ; SAR:inst5|data[7] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 5.175      ;
; -3.841 ; SAR:inst5|curr_bit[3]  ; SAR:inst5|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.288      ; 5.124      ;
; -3.826 ; SAR:inst5|curr_bit[7]  ; SAR:inst5|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.288      ; 5.109      ;
; -3.823 ; SAR:inst5|curr_bit[7]  ; SAR:inst5|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.288      ; 5.106      ;
; -3.820 ; SAR:inst5|curr_bit[3]  ; SAR:inst5|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 5.104      ;
; -3.811 ; SAR:inst5|curr_bit[2]  ; SAR:inst5|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.288      ; 5.094      ;
; -3.808 ; SAR:inst5|curr_bit[2]  ; SAR:inst5|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.288      ; 5.091      ;
; -3.807 ; SAR:inst5|curr_bit[2]  ; SAR:inst5|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.288      ; 5.090      ;
; -3.807 ; SAR:inst5|curr_bit[2]  ; SAR:inst5|data[7] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.288      ; 5.090      ;
; -3.797 ; SAR:inst5|curr_bit[5]  ; SAR:inst5|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.287      ; 5.079      ;
; -3.794 ; SAR:inst5|curr_bit[5]  ; SAR:inst5|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.287      ; 5.076      ;
; -3.787 ; SAR:inst5|curr_bit[4]  ; SAR:inst5|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.287      ; 5.069      ;
; -3.784 ; SAR:inst5|curr_bit[4]  ; SAR:inst5|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.287      ; 5.066      ;
; -3.747 ; SAR:inst5|curr_bit[1]  ; SAR:inst5|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.287      ; 5.029      ;
; -3.726 ; SAR:inst5|curr_bit[1]  ; SAR:inst5|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.288      ; 5.009      ;
; -3.673 ; SAR:inst5|curr_bit[6]  ; SAR:inst5|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.287      ; 4.955      ;
; -3.671 ; SAR:inst5|curr_bit[3]  ; SAR:inst5|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 4.955      ;
; -3.670 ; SAR:inst5|curr_bit[6]  ; SAR:inst5|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.287      ; 4.952      ;
; -3.669 ; SAR:inst5|curr_bit[3]  ; SAR:inst5|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 4.953      ;
; -3.669 ; SAR:inst5|curr_bit[3]  ; SAR:inst5|data[7] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 4.953      ;
; -3.668 ; SAR:inst5|curr_bit[3]  ; SAR:inst5|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 4.952      ;
; -3.633 ; SAR:inst5|curr_bit[7]  ; SAR:inst5|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.288      ; 4.916      ;
; -3.612 ; SAR:inst5|curr_bit[7]  ; SAR:inst5|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 4.896      ;
; -3.604 ; SAR:inst5|curr_bit[5]  ; SAR:inst5|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.287      ; 4.886      ;
; -3.594 ; SAR:inst5|curr_bit[4]  ; SAR:inst5|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.287      ; 4.876      ;
; -3.583 ; SAR:inst5|curr_bit[5]  ; SAR:inst5|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.288      ; 4.866      ;
; -3.577 ; SAR:inst5|curr_bit[1]  ; SAR:inst5|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.288      ; 4.860      ;
; -3.574 ; SAR:inst5|curr_bit[1]  ; SAR:inst5|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.288      ; 4.857      ;
; -3.573 ; SAR:inst5|curr_bit[4]  ; SAR:inst5|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.288      ; 4.856      ;
; -3.573 ; SAR:inst5|curr_bit[1]  ; SAR:inst5|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.288      ; 4.856      ;
; -3.573 ; SAR:inst5|curr_bit[1]  ; SAR:inst5|data[7] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.288      ; 4.856      ;
; -3.561 ; SAR:inst5|curr_bit[9]  ; SAR:inst5|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.287      ; 4.843      ;
; -3.558 ; SAR:inst5|curr_bit[9]  ; SAR:inst5|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.287      ; 4.840      ;
; -3.556 ; SAR:inst5|curr_bit[8]  ; SAR:inst5|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.287      ; 4.838      ;
; -3.553 ; SAR:inst5|curr_bit[8]  ; SAR:inst5|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.287      ; 4.835      ;
; -3.480 ; SAR:inst5|curr_bit[6]  ; SAR:inst5|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.287      ; 4.762      ;
; -3.465 ; SAR:inst5|curr_bit[17] ; SAR:inst5|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; -0.078     ; 4.382      ;
; -3.463 ; SAR:inst5|curr_bit[7]  ; SAR:inst5|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 4.747      ;
; -3.462 ; SAR:inst5|curr_bit[17] ; SAR:inst5|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; -0.078     ; 4.379      ;
; -3.461 ; SAR:inst5|curr_bit[7]  ; SAR:inst5|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 4.745      ;
; -3.461 ; SAR:inst5|curr_bit[7]  ; SAR:inst5|data[7] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 4.745      ;
; -3.460 ; SAR:inst5|curr_bit[7]  ; SAR:inst5|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.289      ; 4.744      ;
; -3.459 ; SAR:inst5|curr_bit[6]  ; SAR:inst5|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.288      ; 4.742      ;
; -3.446 ; SAR:inst5|curr_bit[11] ; SAR:inst5|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.287      ; 4.728      ;
; -3.443 ; SAR:inst5|curr_bit[11] ; SAR:inst5|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.287      ; 4.725      ;
; -3.440 ; SAR:inst5|curr_bit[10] ; SAR:inst5|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.287      ; 4.722      ;
; -3.437 ; SAR:inst5|curr_bit[10] ; SAR:inst5|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.287      ; 4.719      ;
; -3.437 ; SAR:inst5|curr_bit[16] ; SAR:inst5|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.287      ; 4.719      ;
; -3.434 ; SAR:inst5|curr_bit[16] ; SAR:inst5|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.287      ; 4.716      ;
; -3.434 ; SAR:inst5|curr_bit[5]  ; SAR:inst5|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.288      ; 4.717      ;
; -3.432 ; SAR:inst5|curr_bit[5]  ; SAR:inst5|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.288      ; 4.715      ;
; -3.432 ; SAR:inst5|curr_bit[5]  ; SAR:inst5|data[7] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.288      ; 4.715      ;
; -3.431 ; SAR:inst5|curr_bit[5]  ; SAR:inst5|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.288      ; 4.714      ;
; -3.424 ; SAR:inst5|curr_bit[4]  ; SAR:inst5|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.288      ; 4.707      ;
; -3.421 ; SAR:inst5|curr_bit[4]  ; SAR:inst5|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.288      ; 4.704      ;
; -3.420 ; SAR:inst5|curr_bit[4]  ; SAR:inst5|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.288      ; 4.703      ;
; -3.420 ; SAR:inst5|curr_bit[4]  ; SAR:inst5|data[7] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.288      ; 4.703      ;
; -3.368 ; SAR:inst5|curr_bit[9]  ; SAR:inst5|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.287      ; 4.650      ;
; -3.363 ; SAR:inst5|curr_bit[8]  ; SAR:inst5|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.287      ; 4.645      ;
; -3.347 ; SAR:inst5|curr_bit[9]  ; SAR:inst5|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.288      ; 4.630      ;
; -3.342 ; SAR:inst5|curr_bit[8]  ; SAR:inst5|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.288      ; 4.625      ;
; -3.335 ; SAR:inst5|curr_bit[13] ; SAR:inst5|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.287      ; 4.617      ;
; -3.332 ; SAR:inst5|curr_bit[13] ; SAR:inst5|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.287      ; 4.614      ;
; -3.310 ; SAR:inst5|curr_bit[6]  ; SAR:inst5|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.288      ; 4.593      ;
; -3.307 ; SAR:inst5|curr_bit[6]  ; SAR:inst5|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.288      ; 4.590      ;
; -3.306 ; SAR:inst5|curr_bit[6]  ; SAR:inst5|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.288      ; 4.589      ;
; -3.306 ; SAR:inst5|curr_bit[6]  ; SAR:inst5|data[7] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.288      ; 4.589      ;
; -3.272 ; SAR:inst5|curr_bit[17] ; SAR:inst5|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; -0.078     ; 4.189      ;
; -3.253 ; SAR:inst5|curr_bit[11] ; SAR:inst5|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.287      ; 4.535      ;
; -3.251 ; SAR:inst5|curr_bit[12] ; SAR:inst5|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.287      ; 4.533      ;
; -3.251 ; SAR:inst5|curr_bit[17] ; SAR:inst5|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; -0.077     ; 4.169      ;
; -3.248 ; SAR:inst5|curr_bit[12] ; SAR:inst5|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.287      ; 4.530      ;
; -3.247 ; SAR:inst5|curr_bit[10] ; SAR:inst5|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.287      ; 4.529      ;
; -3.244 ; SAR:inst5|curr_bit[16] ; SAR:inst5|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.287      ; 4.526      ;
; -3.232 ; SAR:inst5|curr_bit[11] ; SAR:inst5|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.288      ; 4.515      ;
; -3.226 ; SAR:inst5|curr_bit[10] ; SAR:inst5|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.288      ; 4.509      ;
; -3.223 ; SAR:inst5|curr_bit[16] ; SAR:inst5|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.288      ; 4.506      ;
; -3.216 ; SAR:inst5|curr_bit[15] ; SAR:inst5|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.287      ; 4.498      ;
; -3.213 ; SAR:inst5|curr_bit[15] ; SAR:inst5|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.287      ; 4.495      ;
; -3.198 ; SAR:inst5|curr_bit[9]  ; SAR:inst5|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.288      ; 4.481      ;
; -3.196 ; SAR:inst5|curr_bit[9]  ; SAR:inst5|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.288      ; 4.479      ;
; -3.196 ; SAR:inst5|curr_bit[9]  ; SAR:inst5|data[7] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.288      ; 4.479      ;
; -3.195 ; SAR:inst5|curr_bit[9]  ; SAR:inst5|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.288      ; 4.478      ;
; -3.193 ; SAR:inst5|curr_bit[8]  ; SAR:inst5|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.288      ; 4.476      ;
; -3.190 ; SAR:inst5|curr_bit[8]  ; SAR:inst5|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.288      ; 4.473      ;
+--------+------------------------+-------------------+-------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'PseudoPll:inst9|clk_out'                                                                                                                                                                ;
+-------+--------------------------------------------------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.346 ; SAR:inst5|eoc                                          ; SAR:inst5|eoc                                          ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.077      ; 0.580      ;
; 0.357 ; SAR:inst5|sh                                           ; SAR:inst5|sh                                           ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.063      ; 0.577      ;
; 0.361 ; NewStart:inst3|Sustain:inst|new_start                  ; NewStart:inst3|Sustain:inst|new_start                  ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 0.580      ;
; 0.408 ; DeltaMod:inst|counter[7]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.063      ; 0.628      ;
; 0.547 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.077      ; 0.781      ;
; 0.562 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[1]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.078      ; 0.797      ;
; 0.565 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.077      ; 0.799      ;
; 0.572 ; DeltaMod:inst|counter[3]                               ; DeltaMod:inst|counter[3]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.063      ; 0.792      ;
; 0.578 ; DeltaMod:inst|counter[6]                               ; DeltaMod:inst|counter[6]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.063      ; 0.798      ;
; 0.580 ; DeltaMod:inst|counter[5]                               ; DeltaMod:inst|counter[5]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.063      ; 0.800      ;
; 0.582 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[2]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.063      ; 0.802      ;
; 0.595 ; DeltaMod:inst|counter[0]                               ; DeltaMod:inst|counter[0]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.078      ; 0.830      ;
; 0.699 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.077      ; 0.933      ;
; 0.710 ; DeltaMod:inst|counter[4]                               ; DeltaMod:inst|counter[4]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.063      ; 0.930      ;
; 0.826 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.077      ; 1.060      ;
; 0.834 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.077      ; 1.068      ;
; 0.836 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.077      ; 1.070      ;
; 0.844 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.077      ; 1.078      ;
; 0.846 ; DeltaMod:inst|counter[3]                               ; DeltaMod:inst|counter[4]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.063      ; 1.066      ;
; 0.846 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.077      ; 1.080      ;
; 0.854 ; DeltaMod:inst|counter[5]                               ; DeltaMod:inst|counter[6]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.063      ; 1.074      ;
; 0.864 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.077      ; 1.098      ;
; 0.865 ; DeltaMod:inst|counter[0]                               ; DeltaMod:inst|counter[1]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.078      ; 1.100      ;
; 0.866 ; DeltaMod:inst|counter[6]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.063      ; 1.086      ;
; 0.869 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[3]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.063      ; 1.089      ;
; 0.871 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[4]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.063      ; 1.091      ;
; 0.874 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.077      ; 1.108      ;
; 0.902 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.077      ; 1.136      ;
; 0.907 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[16]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.287     ; 0.777      ;
; 0.918 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[2]                                  ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.287     ; 0.788      ;
; 0.920 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[28]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.287     ; 0.790      ;
; 0.930 ; SAR:inst5|curr_bit[1]                                  ; SAR:inst5|data[1]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.427      ; 1.514      ;
; 0.937 ; SAR:inst5|curr_bit[1]                                  ; SAR:inst5|data[5]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.427      ; 1.521      ;
; 0.938 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.077      ; 1.172      ;
; 0.946 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.077      ; 1.180      ;
; 0.952 ; SAR:inst5|data[2]                                      ; SAR:inst5|data[2]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.077      ; 1.186      ;
; 0.954 ; SAR:inst5|data[1]                                      ; SAR:inst5|data[1]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.077      ; 1.188      ;
; 0.956 ; DeltaMod:inst|counter[3]                               ; DeltaMod:inst|counter[5]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.063      ; 1.176      ;
; 0.958 ; DeltaMod:inst|counter[3]                               ; DeltaMod:inst|counter[6]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.063      ; 1.178      ;
; 0.960 ; SAR:inst5|data[5]                                      ; SAR:inst5|data[5]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.077      ; 1.194      ;
; 0.964 ; DeltaMod:inst|counter[5]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.063      ; 1.184      ;
; 0.968 ; SAR:inst5|curr_bit[0]                                  ; SAR:inst5|data[1]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.427      ; 1.552      ;
; 0.971 ; SAR:inst5|curr_bit[0]                                  ; SAR:inst5|data[5]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.427      ; 1.555      ;
; 0.981 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.077      ; 1.215      ;
; 0.981 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[5]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.063      ; 1.201      ;
; 0.983 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[6]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.063      ; 1.203      ;
; 0.993 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; SAR:inst5|sh                                           ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.288     ; 0.862      ;
; 0.998 ; DeltaMod:inst|counter[4]                               ; DeltaMod:inst|counter[5]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.063      ; 1.218      ;
; 1.000 ; DeltaMod:inst|counter[4]                               ; DeltaMod:inst|counter[6]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.063      ; 1.220      ;
; 1.026 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[27]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.287     ; 0.896      ;
; 1.030 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[26]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.287     ; 0.900      ;
; 1.067 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[29]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.287     ; 0.937      ;
; 1.068 ; SAR:inst5|curr_bit[1]                                  ; SAR:inst5|data[2]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.427      ; 1.652      ;
; 1.068 ; DeltaMod:inst|counter[3]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.063      ; 1.288      ;
; 1.075 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.077      ; 1.309      ;
; 1.084 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.077      ; 1.318      ;
; 1.093 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.063      ; 1.313      ;
; 1.110 ; DeltaMod:inst|counter[4]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.063      ; 1.330      ;
; 1.126 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.077      ; 1.360      ;
; 1.127 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; SAR:inst5|sh                                           ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.288     ; 0.996      ;
; 1.128 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.077      ; 1.362      ;
; 1.141 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.077      ; 1.375      ;
; 1.151 ; SAR:inst5|curr_bit[25]                                 ; SAR:inst5|curr_bit[25]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.370      ;
; 1.160 ; SAR:inst5|curr_bit[1]                                  ; SAR:inst5|data[0]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.428      ; 1.745      ;
; 1.190 ; SAR:inst5|curr_bit[22]                                 ; SAR:inst5|curr_bit[22]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.409      ;
; 1.191 ; SAR:inst5|curr_bit[21]                                 ; SAR:inst5|curr_bit[21]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.410      ;
; 1.202 ; SAR:inst5|curr_bit[30]                                 ; SAR:inst5|curr_bit[30]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.421      ;
; 1.203 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[2]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.288     ; 1.072      ;
; 1.233 ; DeltaMod:inst|counter[0]                               ; DeltaMod:inst|counter[2]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.288     ; 1.102      ;
; 1.237 ; DeltaMod:inst|counter[6]                               ; DeltaMod:inst|counter[0]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.429      ; 1.823      ;
; 1.237 ; DeltaMod:inst|counter[6]                               ; DeltaMod:inst|counter[1]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.429      ; 1.823      ;
; 1.238 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.077      ; 1.472      ;
; 1.252 ; SAR:inst5|curr_bit[18]                                 ; SAR:inst5|curr_bit[18]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.471      ;
; 1.252 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; SAR:inst5|eoc                                          ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.072      ; 1.481      ;
; 1.274 ; SAR:inst5|curr_bit[2]                                  ; SAR:inst5|data[5]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.426      ; 1.857      ;
; 1.281 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.077      ; 1.515      ;
; 1.283 ; SAR:inst5|curr_bit[19]                                 ; SAR:inst5|curr_bit[19]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.502      ;
; 1.283 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.077      ; 1.517      ;
; 1.290 ; SAR:inst5|curr_bit[2]                                  ; SAR:inst5|data[1]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.426      ; 1.873      ;
; 1.294 ; SAR:inst5|curr_bit[24]                                 ; SAR:inst5|curr_bit[24]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.513      ;
; 1.304 ; SAR:inst5|curr_bit[1]                                  ; SAR:inst5|data[3]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.428      ; 1.889      ;
; 1.309 ; SAR:inst5|curr_bit[7]                                  ; SAR:inst5|curr_bit[7]                                  ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.528      ;
; 1.313 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[3]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.288     ; 1.182      ;
; 1.315 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[4]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.288     ; 1.184      ;
; 1.328 ; DeltaMod:inst|counter[4]                               ; DeltaMod:inst|counter[0]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.429      ; 1.914      ;
; 1.328 ; DeltaMod:inst|counter[4]                               ; DeltaMod:inst|counter[1]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.429      ; 1.914      ;
; 1.329 ; SAR:inst5|data[0]                                      ; SAR:inst5|data[0]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.077      ; 1.563      ;
; 1.340 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.077      ; 1.574      ;
; 1.343 ; DeltaMod:inst|counter[0]                               ; DeltaMod:inst|counter[3]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.288     ; 1.212      ;
; 1.345 ; DeltaMod:inst|counter[0]                               ; DeltaMod:inst|counter[4]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.288     ; 1.214      ;
; 1.351 ; SAR:inst5|curr_bit[1]                                  ; SAR:inst5|data[6]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.428      ; 1.936      ;
; 1.366 ; SAR:inst5|curr_bit[1]                                  ; SAR:inst5|data[4]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.428      ; 1.951      ;
; 1.373 ; SAR:inst5|curr_bit[3]                                  ; SAR:inst5|curr_bit[3]                                  ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.592      ;
; 1.388 ; SAR:inst5|curr_bit[31]                                 ; SAR:inst5|curr_bit[31]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.607      ;
; 1.425 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[5]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.288     ; 1.294      ;
; 1.426 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; SAR:inst5|eoc                                          ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.072      ; 1.655      ;
; 1.427 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[0]                                  ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.288     ; 1.296      ;
; 1.427 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[6]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.288     ; 1.296      ;
; 1.429 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[7]                                  ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.288     ; 1.298      ;
; 1.432 ; SAR:inst5|curr_bit[2]                                  ; SAR:inst5|curr_bit[2]                                  ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.062      ; 1.651      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clk_50MHz'                                                                                                                           ;
+-------+---------------------------------+----------------------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+----------------------------------------+-------------------------+-------------+--------------+------------+------------+
; 0.570 ; PseudoPll:inst9|counter[3]      ; PseudoPll:inst9|counter[3]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; PseudoPll:inst9|counter[13]     ; PseudoPll:inst9|counter[13]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 0.788      ;
; 0.571 ; PseudoPll:inst9|counter[15]     ; PseudoPll:inst9|counter[15]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; PseudoPll:inst9|counter[1]      ; PseudoPll:inst9|counter[1]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; PseudoPll:inst9|counter[5]      ; PseudoPll:inst9|counter[5]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; PseudoPll:inst9|counter[11]     ; PseudoPll:inst9|counter[11]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 0.789      ;
; 0.572 ; PseudoPll:inst9|counter[6]      ; PseudoPll:inst9|counter[6]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 0.790      ;
; 0.573 ; PseudoPll:inst9|counter[2]      ; PseudoPll:inst9|counter[2]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; PseudoPll:inst9|counter[7]      ; PseudoPll:inst9|counter[7]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; PseudoPll:inst9|counter[9]      ; PseudoPll:inst9|counter[9]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 0.791      ;
; 0.574 ; PseudoPll:inst9|counter[14]     ; PseudoPll:inst9|counter[14]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 0.792      ;
; 0.575 ; PseudoPll:inst9|counter[4]      ; PseudoPll:inst9|counter[4]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; PseudoPll:inst9|counter[8]      ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; PseudoPll:inst9|counter[10]     ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; PseudoPll:inst9|counter[12]     ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 0.793      ;
; 0.592 ; PseudoPll:inst9|counter[0]      ; PseudoPll:inst9|counter[0]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 0.810      ;
; 0.782 ; PseudoPll:inst9|clk_out         ; PseudoPll:inst9|clk_out                ; PseudoPll:inst9|clk_out ; Clk_50MHz   ; 0.000        ; 2.174      ; 3.342      ;
; 0.845 ; PseudoPll:inst9|counter[1]      ; PseudoPll:inst9|counter[2]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.063      ;
; 0.845 ; PseudoPll:inst9|counter[13]     ; PseudoPll:inst9|counter[14]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.063      ;
; 0.845 ; PseudoPll:inst9|counter[3]      ; PseudoPll:inst9|counter[4]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.063      ;
; 0.846 ; PseudoPll:inst9|counter[5]      ; PseudoPll:inst9|counter[6]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.064      ;
; 0.846 ; PseudoPll:inst9|counter[11]     ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.064      ;
; 0.847 ; PseudoPll:inst9|counter[7]      ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.065      ;
; 0.847 ; PseudoPll:inst9|counter[9]      ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.065      ;
; 0.859 ; PseudoPll:inst9|counter[0]      ; PseudoPll:inst9|counter[1]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.077      ;
; 0.860 ; PseudoPll:inst9|counter[2]      ; PseudoPll:inst9|counter[3]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.078      ;
; 0.860 ; PseudoPll:inst9|counter[6]      ; PseudoPll:inst9|counter[7]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.078      ;
; 0.861 ; PseudoPll:inst9|counter[14]     ; PseudoPll:inst9|counter[15]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.079      ;
; 0.861 ; PseudoPll:inst9|counter[0]      ; PseudoPll:inst9|counter[2]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.079      ;
; 0.862 ; PseudoPll:inst9|counter[12]     ; PseudoPll:inst9|counter[13]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; PseudoPll:inst9|counter[4]      ; PseudoPll:inst9|counter[5]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; PseudoPll:inst9|counter[10]     ; PseudoPll:inst9|counter[11]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; PseudoPll:inst9|counter[8]      ; PseudoPll:inst9|counter[9]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; PseudoPll:inst9|counter[2]      ; PseudoPll:inst9|counter[4]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; PseudoPll:inst9|counter[6]      ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.080      ;
; 0.864 ; PseudoPll:inst9|counter[12]     ; PseudoPll:inst9|counter[14]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.082      ;
; 0.864 ; PseudoPll:inst9|counter[4]      ; PseudoPll:inst9|counter[6]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.082      ;
; 0.864 ; PseudoPll:inst9|counter[10]     ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.082      ;
; 0.864 ; PseudoPll:inst9|counter[8]      ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.082      ;
; 0.955 ; PseudoPll:inst9|counter[1]      ; PseudoPll:inst9|counter[3]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.173      ;
; 0.955 ; PseudoPll:inst9|counter[13]     ; PseudoPll:inst9|counter[15]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.173      ;
; 0.955 ; PseudoPll:inst9|counter[3]      ; PseudoPll:inst9|counter[5]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.173      ;
; 0.956 ; PseudoPll:inst9|counter[5]      ; PseudoPll:inst9|counter[7]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.174      ;
; 0.956 ; PseudoPll:inst9|counter[11]     ; PseudoPll:inst9|counter[13]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.174      ;
; 0.957 ; PseudoPll:inst9|counter[9]      ; PseudoPll:inst9|counter[11]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.175      ;
; 0.957 ; PseudoPll:inst9|counter[7]      ; PseudoPll:inst9|counter[9]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.175      ;
; 0.957 ; PseudoPll:inst9|counter[1]      ; PseudoPll:inst9|counter[4]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.175      ;
; 0.957 ; PseudoPll:inst9|counter[3]      ; PseudoPll:inst9|counter[6]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.175      ;
; 0.958 ; PseudoPll:inst9|counter[5]      ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.176      ;
; 0.958 ; PseudoPll:inst9|counter[11]     ; PseudoPll:inst9|counter[14]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.176      ;
; 0.959 ; PseudoPll:inst9|counter[9]      ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.177      ;
; 0.959 ; PseudoPll:inst9|counter[7]      ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.177      ;
; 0.971 ; PseudoPll:inst9|counter[0]      ; PseudoPll:inst9|counter[3]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.189      ;
; 0.972 ; PseudoPll:inst9|counter[2]      ; PseudoPll:inst9|counter[5]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.190      ;
; 0.972 ; PseudoPll:inst9|counter[6]      ; PseudoPll:inst9|counter[9]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.190      ;
; 0.973 ; PseudoPll:inst9|counter[0]      ; PseudoPll:inst9|counter[4]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.191      ;
; 0.974 ; PseudoPll:inst9|counter[12]     ; PseudoPll:inst9|counter[15]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.192      ;
; 0.974 ; PseudoPll:inst9|counter[4]      ; PseudoPll:inst9|counter[7]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.192      ;
; 0.974 ; PseudoPll:inst9|counter[10]     ; PseudoPll:inst9|counter[13]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.192      ;
; 0.974 ; PseudoPll:inst9|counter[8]      ; PseudoPll:inst9|counter[11]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.192      ;
; 0.974 ; PseudoPll:inst9|counter[2]      ; PseudoPll:inst9|counter[6]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.192      ;
; 0.974 ; PseudoPll:inst9|counter[6]      ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.192      ;
; 0.976 ; PseudoPll:inst9|counter[4]      ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.194      ;
; 0.976 ; PseudoPll:inst9|counter[10]     ; PseudoPll:inst9|counter[14]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.194      ;
; 0.976 ; PseudoPll:inst9|counter[8]      ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.194      ;
; 1.044 ; PseudoPll:inst9|desired_clk[18] ; PseudoPll:inst9|edges_per_on_cycle[13] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.067      ; 1.268      ;
; 1.067 ; PseudoPll:inst9|counter[1]      ; PseudoPll:inst9|counter[5]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.285      ;
; 1.067 ; PseudoPll:inst9|counter[3]      ; PseudoPll:inst9|counter[7]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.285      ;
; 1.068 ; PseudoPll:inst9|counter[5]      ; PseudoPll:inst9|counter[9]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.286      ;
; 1.068 ; PseudoPll:inst9|counter[11]     ; PseudoPll:inst9|counter[15]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.286      ;
; 1.069 ; PseudoPll:inst9|counter[9]      ; PseudoPll:inst9|counter[13]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.287      ;
; 1.069 ; PseudoPll:inst9|counter[7]      ; PseudoPll:inst9|counter[11]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.287      ;
; 1.069 ; PseudoPll:inst9|counter[1]      ; PseudoPll:inst9|counter[6]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.287      ;
; 1.069 ; PseudoPll:inst9|counter[3]      ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.287      ;
; 1.070 ; PseudoPll:inst9|counter[5]      ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.288      ;
; 1.071 ; PseudoPll:inst9|counter[9]      ; PseudoPll:inst9|counter[14]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.289      ;
; 1.071 ; PseudoPll:inst9|counter[7]      ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.289      ;
; 1.083 ; PseudoPll:inst9|counter[0]      ; PseudoPll:inst9|counter[5]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.301      ;
; 1.084 ; PseudoPll:inst9|counter[2]      ; PseudoPll:inst9|counter[7]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.302      ;
; 1.084 ; PseudoPll:inst9|counter[6]      ; PseudoPll:inst9|counter[11]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.302      ;
; 1.085 ; PseudoPll:inst9|counter[0]      ; PseudoPll:inst9|counter[6]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.303      ;
; 1.086 ; PseudoPll:inst9|counter[4]      ; PseudoPll:inst9|counter[9]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.304      ;
; 1.086 ; PseudoPll:inst9|counter[10]     ; PseudoPll:inst9|counter[15]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.304      ;
; 1.086 ; PseudoPll:inst9|counter[8]      ; PseudoPll:inst9|counter[13]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.304      ;
; 1.086 ; PseudoPll:inst9|counter[2]      ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.304      ;
; 1.086 ; PseudoPll:inst9|counter[6]      ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.304      ;
; 1.088 ; PseudoPll:inst9|counter[4]      ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.306      ;
; 1.088 ; PseudoPll:inst9|counter[8]      ; PseudoPll:inst9|counter[14]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.306      ;
; 1.102 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[15] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.069      ; 1.328      ;
; 1.107 ; PseudoPll:inst9|desired_clk[12] ; PseudoPll:inst9|edges_per_on_cycle[20] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.069      ; 1.333      ;
; 1.136 ; PseudoPll:inst9|desired_clk[15] ; PseudoPll:inst9|edges_per_on_cycle[16] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.069      ; 1.362      ;
; 1.137 ; PseudoPll:inst9|desired_clk[19] ; PseudoPll:inst9|edges_per_on_cycle[12] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.067      ; 1.361      ;
; 1.179 ; PseudoPll:inst9|counter[1]      ; PseudoPll:inst9|counter[7]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.397      ;
; 1.179 ; PseudoPll:inst9|counter[3]      ; PseudoPll:inst9|counter[9]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.397      ;
; 1.180 ; PseudoPll:inst9|counter[5]      ; PseudoPll:inst9|counter[11]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.398      ;
; 1.181 ; PseudoPll:inst9|counter[9]      ; PseudoPll:inst9|counter[15]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.399      ;
; 1.181 ; PseudoPll:inst9|counter[7]      ; PseudoPll:inst9|counter[13]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.399      ;
; 1.181 ; PseudoPll:inst9|counter[1]      ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.399      ;
; 1.181 ; PseudoPll:inst9|counter[3]      ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.399      ;
; 1.182 ; PseudoPll:inst9|counter[5]      ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.400      ;
+-------+---------------------------------+----------------------------------------+-------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'PseudoPll:inst9|clk_out'                                                                                                                     ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node                                                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.073 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.288      ; 1.210      ;
; 0.073 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.288      ; 1.210      ;
; 0.073 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.288      ; 1.210      ;
; 0.073 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.288      ; 1.210      ;
; 0.073 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.288      ; 1.210      ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'PseudoPll:inst9|clk_out'                                                                                                                      ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node                                                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.498 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.428      ; 1.083      ;
; 0.498 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.428      ; 1.083      ;
; 0.498 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.428      ; 1.083      ;
; 0.498 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.428      ; 1.083      ;
; 0.498 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.428      ; 1.083      ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                             ;
+------------+-----------------+-------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name              ; Note ;
+------------+-----------------+-------------------------+------+
; 11.66 MHz  ; 11.66 MHz       ; Clk_50MHz               ;      ;
; 213.49 MHz ; 213.49 MHz      ; PseudoPll:inst9|clk_out ;      ;
+------------+-----------------+-------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                ;
+-------------------------+---------+---------------+
; Clock                   ; Slack   ; End Point TNS ;
+-------------------------+---------+---------------+
; Clk_50MHz               ; -65.731 ; -684.118      ;
; PseudoPll:inst9|clk_out ; -3.684  ; -118.805      ;
+-------------------------+---------+---------------+


+-------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary               ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; PseudoPll:inst9|clk_out ; 0.307 ; 0.000         ;
; Clk_50MHz               ; 0.512 ; 0.000         ;
+-------------------------+-------+---------------+


+-------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary           ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; PseudoPll:inst9|clk_out ; 0.168 ; 0.000         ;
+-------------------------+-------+---------------+


+-------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary            ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; PseudoPll:inst9|clk_out ; 0.444 ; 0.000         ;
+-------------------------+-------+---------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; PseudoPll:inst9|clk_out ; -1.000 ; -57.000       ;
; Clk_50MHz               ; 9.695  ; 0.000         ;
+-------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clk_50MHz'                                                                                                                 ;
+---------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                       ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -65.731 ; PseudoPll:inst9|desired_clk[20] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.258      ; 85.984     ;
; -65.706 ; PseudoPll:inst9|desired_clk[18] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.258      ; 85.959     ;
; -65.475 ; PseudoPll:inst9|desired_clk[17] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.258      ; 85.728     ;
; -65.443 ; PseudoPll:inst9|desired_clk[19] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.258      ; 85.696     ;
; -65.394 ; PseudoPll:inst9|desired_clk[11] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.253      ; 85.642     ;
; -65.369 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.258      ; 85.622     ;
; -65.365 ; PseudoPll:inst9|desired_clk[14] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.258      ; 85.618     ;
; -65.151 ; PseudoPll:inst9|desired_clk[15] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.258      ; 85.404     ;
; -65.068 ; PseudoPll:inst9|desired_clk[13] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.258      ; 85.321     ;
; -64.848 ; PseudoPll:inst9|desired_clk[12] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.258      ; 85.101     ;
; -64.710 ; PseudoPll:inst9|desired_clk[9]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.070     ; 84.635     ;
; -64.501 ; PseudoPll:inst9|desired_clk[10] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.070     ; 84.426     ;
; -64.414 ; PseudoPll:inst9|desired_clk[6]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.070     ; 84.339     ;
; -64.396 ; PseudoPll:inst9|desired_clk[7]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.070     ; 84.321     ;
; -64.390 ; PseudoPll:inst9|desired_clk[5]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.244      ; 84.629     ;
; -64.377 ; PseudoPll:inst9|desired_clk[8]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.258      ; 84.630     ;
; -63.973 ; PseudoPll:inst9|desired_clk[1]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.253      ; 84.221     ;
; -63.959 ; PseudoPll:inst9|desired_clk[3]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.073     ; 83.881     ;
; -63.876 ; PseudoPll:inst9|desired_clk[0]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.253      ; 84.124     ;
; -63.765 ; PseudoPll:inst9|desired_clk[4]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.085     ; 83.675     ;
; -63.475 ; PseudoPll:inst9|desired_clk[2]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.073     ; 83.397     ;
; -63.292 ; PseudoPll:inst9|desired_clk[20] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.059     ; 83.228     ;
; -63.267 ; PseudoPll:inst9|desired_clk[18] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.059     ; 83.203     ;
; -63.036 ; PseudoPll:inst9|desired_clk[17] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.059     ; 82.972     ;
; -63.004 ; PseudoPll:inst9|desired_clk[19] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.059     ; 82.940     ;
; -62.955 ; PseudoPll:inst9|desired_clk[11] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.064     ; 82.886     ;
; -62.930 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.059     ; 82.866     ;
; -62.926 ; PseudoPll:inst9|desired_clk[14] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.059     ; 82.862     ;
; -62.712 ; PseudoPll:inst9|desired_clk[15] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.059     ; 82.648     ;
; -62.629 ; PseudoPll:inst9|desired_clk[13] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.059     ; 82.565     ;
; -62.409 ; PseudoPll:inst9|desired_clk[12] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.059     ; 82.345     ;
; -62.271 ; PseudoPll:inst9|desired_clk[9]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.387     ; 81.879     ;
; -62.062 ; PseudoPll:inst9|desired_clk[10] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.387     ; 81.670     ;
; -61.975 ; PseudoPll:inst9|desired_clk[6]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.387     ; 81.583     ;
; -61.957 ; PseudoPll:inst9|desired_clk[7]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.387     ; 81.565     ;
; -61.951 ; PseudoPll:inst9|desired_clk[5]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.073     ; 81.873     ;
; -61.938 ; PseudoPll:inst9|desired_clk[8]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.059     ; 81.874     ;
; -61.534 ; PseudoPll:inst9|desired_clk[1]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.064     ; 81.465     ;
; -61.520 ; PseudoPll:inst9|desired_clk[3]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.390     ; 81.125     ;
; -61.437 ; PseudoPll:inst9|desired_clk[0]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.064     ; 81.368     ;
; -61.326 ; PseudoPll:inst9|desired_clk[4]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.402     ; 80.919     ;
; -61.036 ; PseudoPll:inst9|desired_clk[2]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.390     ; 80.641     ;
; -59.492 ; PseudoPll:inst9|desired_clk[20] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.084     ; 79.403     ;
; -59.467 ; PseudoPll:inst9|desired_clk[18] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.084     ; 79.378     ;
; -59.236 ; PseudoPll:inst9|desired_clk[17] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.084     ; 79.147     ;
; -59.204 ; PseudoPll:inst9|desired_clk[19] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.084     ; 79.115     ;
; -59.130 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.084     ; 79.041     ;
; -59.127 ; PseudoPll:inst9|desired_clk[11] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.061     ; 79.061     ;
; -59.126 ; PseudoPll:inst9|desired_clk[14] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.084     ; 79.037     ;
; -58.912 ; PseudoPll:inst9|desired_clk[15] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.084     ; 78.823     ;
; -58.829 ; PseudoPll:inst9|desired_clk[13] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.084     ; 78.740     ;
; -58.609 ; PseudoPll:inst9|desired_clk[12] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.084     ; 78.520     ;
; -58.471 ; PseudoPll:inst9|desired_clk[9]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.412     ; 78.054     ;
; -58.262 ; PseudoPll:inst9|desired_clk[10] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.412     ; 77.845     ;
; -58.175 ; PseudoPll:inst9|desired_clk[6]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.412     ; 77.758     ;
; -58.157 ; PseudoPll:inst9|desired_clk[7]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.412     ; 77.740     ;
; -58.138 ; PseudoPll:inst9|desired_clk[8]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.084     ; 78.049     ;
; -58.137 ; PseudoPll:inst9|desired_clk[5]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.084     ; 78.048     ;
; -57.720 ; PseudoPll:inst9|desired_clk[1]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.075     ; 77.640     ;
; -57.706 ; PseudoPll:inst9|desired_clk[3]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.401     ; 77.300     ;
; -57.623 ; PseudoPll:inst9|desired_clk[0]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.075     ; 77.543     ;
; -57.512 ; PseudoPll:inst9|desired_clk[4]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.413     ; 77.094     ;
; -57.222 ; PseudoPll:inst9|desired_clk[2]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.401     ; 76.816     ;
; -56.022 ; PseudoPll:inst9|desired_clk[20] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.084     ; 75.933     ;
; -55.997 ; PseudoPll:inst9|desired_clk[18] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.084     ; 75.908     ;
; -55.766 ; PseudoPll:inst9|desired_clk[17] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.084     ; 75.677     ;
; -55.734 ; PseudoPll:inst9|desired_clk[19] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.084     ; 75.645     ;
; -55.660 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.084     ; 75.571     ;
; -55.657 ; PseudoPll:inst9|desired_clk[11] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.061     ; 75.591     ;
; -55.656 ; PseudoPll:inst9|desired_clk[14] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.084     ; 75.567     ;
; -55.442 ; PseudoPll:inst9|desired_clk[15] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.084     ; 75.353     ;
; -55.359 ; PseudoPll:inst9|desired_clk[13] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.084     ; 75.270     ;
; -55.139 ; PseudoPll:inst9|desired_clk[12] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.084     ; 75.050     ;
; -55.001 ; PseudoPll:inst9|desired_clk[9]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.412     ; 74.584     ;
; -54.792 ; PseudoPll:inst9|desired_clk[10] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.412     ; 74.375     ;
; -54.705 ; PseudoPll:inst9|desired_clk[6]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.412     ; 74.288     ;
; -54.687 ; PseudoPll:inst9|desired_clk[7]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.412     ; 74.270     ;
; -54.668 ; PseudoPll:inst9|desired_clk[8]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.084     ; 74.579     ;
; -54.667 ; PseudoPll:inst9|desired_clk[5]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.084     ; 74.578     ;
; -54.250 ; PseudoPll:inst9|desired_clk[1]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.075     ; 74.170     ;
; -54.236 ; PseudoPll:inst9|desired_clk[3]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.401     ; 73.830     ;
; -54.153 ; PseudoPll:inst9|desired_clk[0]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.075     ; 74.073     ;
; -54.042 ; PseudoPll:inst9|desired_clk[4]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.413     ; 73.624     ;
; -53.752 ; PseudoPll:inst9|desired_clk[2]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.401     ; 73.346     ;
; -52.607 ; PseudoPll:inst9|desired_clk[20] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.059     ; 72.543     ;
; -52.582 ; PseudoPll:inst9|desired_clk[18] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.059     ; 72.518     ;
; -52.351 ; PseudoPll:inst9|desired_clk[17] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.059     ; 72.287     ;
; -52.319 ; PseudoPll:inst9|desired_clk[19] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.059     ; 72.255     ;
; -52.270 ; PseudoPll:inst9|desired_clk[11] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.064     ; 72.201     ;
; -52.245 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.059     ; 72.181     ;
; -52.241 ; PseudoPll:inst9|desired_clk[14] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.059     ; 72.177     ;
; -52.027 ; PseudoPll:inst9|desired_clk[15] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.059     ; 71.963     ;
; -51.944 ; PseudoPll:inst9|desired_clk[13] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.059     ; 71.880     ;
; -51.724 ; PseudoPll:inst9|desired_clk[12] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.059     ; 71.660     ;
; -51.586 ; PseudoPll:inst9|desired_clk[9]  ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.387     ; 71.194     ;
; -51.377 ; PseudoPll:inst9|desired_clk[10] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.387     ; 70.985     ;
; -51.290 ; PseudoPll:inst9|desired_clk[6]  ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.387     ; 70.898     ;
; -51.272 ; PseudoPll:inst9|desired_clk[7]  ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.387     ; 70.880     ;
; -51.266 ; PseudoPll:inst9|desired_clk[5]  ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.073     ; 71.188     ;
; -51.253 ; PseudoPll:inst9|desired_clk[8]  ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.059     ; 71.189     ;
+---------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'PseudoPll:inst9|clk_out'                                                                                            ;
+--------+------------------------+-------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node           ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------+-------------------------+-------------------------+--------------+------------+------------+
; -3.684 ; SAR:inst5|curr_bit[0]  ; SAR:inst5|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.258      ; 4.937      ;
; -3.680 ; SAR:inst5|curr_bit[0]  ; SAR:inst5|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.258      ; 4.933      ;
; -3.606 ; SAR:inst5|curr_bit[2]  ; SAR:inst5|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.257      ; 4.858      ;
; -3.602 ; SAR:inst5|curr_bit[2]  ; SAR:inst5|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.257      ; 4.854      ;
; -3.512 ; SAR:inst5|curr_bit[0]  ; SAR:inst5|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.767      ;
; -3.504 ; SAR:inst5|curr_bit[0]  ; SAR:inst5|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.759      ;
; -3.450 ; SAR:inst5|curr_bit[3]  ; SAR:inst5|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.258      ; 4.703      ;
; -3.446 ; SAR:inst5|curr_bit[3]  ; SAR:inst5|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.258      ; 4.699      ;
; -3.434 ; SAR:inst5|curr_bit[2]  ; SAR:inst5|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.259      ; 4.688      ;
; -3.426 ; SAR:inst5|curr_bit[2]  ; SAR:inst5|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.259      ; 4.680      ;
; -3.409 ; SAR:inst5|curr_bit[1]  ; SAR:inst5|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.258      ; 4.662      ;
; -3.405 ; SAR:inst5|curr_bit[1]  ; SAR:inst5|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.258      ; 4.658      ;
; -3.372 ; SAR:inst5|curr_bit[0]  ; SAR:inst5|data[7] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.627      ;
; -3.366 ; SAR:inst5|curr_bit[0]  ; SAR:inst5|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.621      ;
; -3.364 ; SAR:inst5|curr_bit[0]  ; SAR:inst5|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.619      ;
; -3.364 ; SAR:inst5|curr_bit[0]  ; SAR:inst5|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.619      ;
; -3.294 ; SAR:inst5|curr_bit[2]  ; SAR:inst5|data[7] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.259      ; 4.548      ;
; -3.288 ; SAR:inst5|curr_bit[2]  ; SAR:inst5|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.259      ; 4.542      ;
; -3.286 ; SAR:inst5|curr_bit[2]  ; SAR:inst5|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.259      ; 4.540      ;
; -3.286 ; SAR:inst5|curr_bit[2]  ; SAR:inst5|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.259      ; 4.540      ;
; -3.278 ; SAR:inst5|curr_bit[3]  ; SAR:inst5|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.533      ;
; -3.276 ; SAR:inst5|curr_bit[4]  ; SAR:inst5|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.258      ; 4.529      ;
; -3.272 ; SAR:inst5|curr_bit[4]  ; SAR:inst5|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.258      ; 4.525      ;
; -3.272 ; SAR:inst5|curr_bit[7]  ; SAR:inst5|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.258      ; 4.525      ;
; -3.270 ; SAR:inst5|curr_bit[3]  ; SAR:inst5|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.525      ;
; -3.268 ; SAR:inst5|curr_bit[7]  ; SAR:inst5|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.258      ; 4.521      ;
; -3.243 ; SAR:inst5|curr_bit[5]  ; SAR:inst5|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.258      ; 4.496      ;
; -3.239 ; SAR:inst5|curr_bit[5]  ; SAR:inst5|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.258      ; 4.492      ;
; -3.237 ; SAR:inst5|curr_bit[1]  ; SAR:inst5|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.492      ;
; -3.229 ; SAR:inst5|curr_bit[1]  ; SAR:inst5|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.484      ;
; -3.177 ; SAR:inst5|curr_bit[6]  ; SAR:inst5|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.258      ; 4.430      ;
; -3.173 ; SAR:inst5|curr_bit[6]  ; SAR:inst5|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.258      ; 4.426      ;
; -3.139 ; SAR:inst5|curr_bit[3]  ; SAR:inst5|data[7] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.394      ;
; -3.132 ; SAR:inst5|curr_bit[3]  ; SAR:inst5|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.387      ;
; -3.131 ; SAR:inst5|curr_bit[3]  ; SAR:inst5|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.386      ;
; -3.130 ; SAR:inst5|curr_bit[3]  ; SAR:inst5|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.385      ;
; -3.104 ; SAR:inst5|curr_bit[4]  ; SAR:inst5|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.359      ;
; -3.100 ; SAR:inst5|curr_bit[7]  ; SAR:inst5|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.355      ;
; -3.097 ; SAR:inst5|curr_bit[1]  ; SAR:inst5|data[7] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.352      ;
; -3.096 ; SAR:inst5|curr_bit[4]  ; SAR:inst5|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.351      ;
; -3.092 ; SAR:inst5|curr_bit[7]  ; SAR:inst5|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.347      ;
; -3.091 ; SAR:inst5|curr_bit[1]  ; SAR:inst5|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.346      ;
; -3.089 ; SAR:inst5|curr_bit[1]  ; SAR:inst5|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.344      ;
; -3.089 ; SAR:inst5|curr_bit[1]  ; SAR:inst5|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.344      ;
; -3.077 ; SAR:inst5|curr_bit[8]  ; SAR:inst5|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.258      ; 4.330      ;
; -3.073 ; SAR:inst5|curr_bit[8]  ; SAR:inst5|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.258      ; 4.326      ;
; -3.071 ; SAR:inst5|curr_bit[5]  ; SAR:inst5|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.326      ;
; -3.063 ; SAR:inst5|curr_bit[5]  ; SAR:inst5|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.318      ;
; -3.038 ; SAR:inst5|curr_bit[9]  ; SAR:inst5|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.258      ; 4.291      ;
; -3.034 ; SAR:inst5|curr_bit[9]  ; SAR:inst5|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.258      ; 4.287      ;
; -3.005 ; SAR:inst5|curr_bit[6]  ; SAR:inst5|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.260      ;
; -2.997 ; SAR:inst5|curr_bit[6]  ; SAR:inst5|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.252      ;
; -2.977 ; SAR:inst5|curr_bit[10] ; SAR:inst5|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.258      ; 4.230      ;
; -2.973 ; SAR:inst5|curr_bit[10] ; SAR:inst5|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.258      ; 4.226      ;
; -2.971 ; SAR:inst5|curr_bit[17] ; SAR:inst5|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; -0.071     ; 3.895      ;
; -2.967 ; SAR:inst5|curr_bit[17] ; SAR:inst5|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; -0.071     ; 3.891      ;
; -2.964 ; SAR:inst5|curr_bit[4]  ; SAR:inst5|data[7] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.219      ;
; -2.961 ; SAR:inst5|curr_bit[7]  ; SAR:inst5|data[7] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.216      ;
; -2.958 ; SAR:inst5|curr_bit[4]  ; SAR:inst5|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.213      ;
; -2.956 ; SAR:inst5|curr_bit[4]  ; SAR:inst5|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.211      ;
; -2.956 ; SAR:inst5|curr_bit[4]  ; SAR:inst5|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.211      ;
; -2.954 ; SAR:inst5|curr_bit[7]  ; SAR:inst5|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.209      ;
; -2.953 ; SAR:inst5|curr_bit[7]  ; SAR:inst5|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.208      ;
; -2.952 ; SAR:inst5|curr_bit[7]  ; SAR:inst5|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.207      ;
; -2.947 ; SAR:inst5|curr_bit[16] ; SAR:inst5|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.257      ; 4.199      ;
; -2.943 ; SAR:inst5|curr_bit[16] ; SAR:inst5|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.257      ; 4.195      ;
; -2.939 ; SAR:inst5|curr_bit[11] ; SAR:inst5|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.258      ; 4.192      ;
; -2.935 ; SAR:inst5|curr_bit[11] ; SAR:inst5|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.258      ; 4.188      ;
; -2.932 ; SAR:inst5|curr_bit[5]  ; SAR:inst5|data[7] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.187      ;
; -2.925 ; SAR:inst5|curr_bit[5]  ; SAR:inst5|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.180      ;
; -2.924 ; SAR:inst5|curr_bit[5]  ; SAR:inst5|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.179      ;
; -2.923 ; SAR:inst5|curr_bit[5]  ; SAR:inst5|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.178      ;
; -2.905 ; SAR:inst5|curr_bit[8]  ; SAR:inst5|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.160      ;
; -2.897 ; SAR:inst5|curr_bit[8]  ; SAR:inst5|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.152      ;
; -2.866 ; SAR:inst5|curr_bit[9]  ; SAR:inst5|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.121      ;
; -2.865 ; SAR:inst5|curr_bit[6]  ; SAR:inst5|data[7] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.120      ;
; -2.859 ; SAR:inst5|curr_bit[6]  ; SAR:inst5|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.114      ;
; -2.858 ; SAR:inst5|curr_bit[9]  ; SAR:inst5|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.113      ;
; -2.857 ; SAR:inst5|curr_bit[6]  ; SAR:inst5|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.112      ;
; -2.857 ; SAR:inst5|curr_bit[6]  ; SAR:inst5|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.112      ;
; -2.845 ; SAR:inst5|curr_bit[13] ; SAR:inst5|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.258      ; 4.098      ;
; -2.841 ; SAR:inst5|curr_bit[13] ; SAR:inst5|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.258      ; 4.094      ;
; -2.805 ; SAR:inst5|curr_bit[10] ; SAR:inst5|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.060      ;
; -2.799 ; SAR:inst5|curr_bit[17] ; SAR:inst5|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; -0.069     ; 3.725      ;
; -2.797 ; SAR:inst5|curr_bit[10] ; SAR:inst5|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.052      ;
; -2.791 ; SAR:inst5|curr_bit[17] ; SAR:inst5|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; -0.069     ; 3.717      ;
; -2.775 ; SAR:inst5|curr_bit[12] ; SAR:inst5|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.258      ; 4.028      ;
; -2.775 ; SAR:inst5|curr_bit[16] ; SAR:inst5|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.259      ; 4.029      ;
; -2.771 ; SAR:inst5|curr_bit[12] ; SAR:inst5|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.258      ; 4.024      ;
; -2.767 ; SAR:inst5|curr_bit[11] ; SAR:inst5|data[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.022      ;
; -2.767 ; SAR:inst5|curr_bit[16] ; SAR:inst5|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.259      ; 4.021      ;
; -2.765 ; SAR:inst5|curr_bit[8]  ; SAR:inst5|data[7] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.020      ;
; -2.759 ; SAR:inst5|curr_bit[8]  ; SAR:inst5|data[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.014      ;
; -2.759 ; SAR:inst5|curr_bit[11] ; SAR:inst5|data[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.014      ;
; -2.757 ; SAR:inst5|curr_bit[8]  ; SAR:inst5|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.012      ;
; -2.757 ; SAR:inst5|curr_bit[8]  ; SAR:inst5|data[6] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.012      ;
; -2.755 ; SAR:inst5|curr_bit[10] ; SAR:inst5|data[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 4.010      ;
; -2.741 ; SAR:inst5|curr_bit[15] ; SAR:inst5|data[5] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.258      ; 3.994      ;
; -2.737 ; SAR:inst5|curr_bit[15] ; SAR:inst5|data[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.258      ; 3.990      ;
; -2.727 ; SAR:inst5|curr_bit[9]  ; SAR:inst5|data[7] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.260      ; 3.982      ;
+--------+------------------------+-------------------+-------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'PseudoPll:inst9|clk_out'                                                                                                                                                                 ;
+-------+--------------------------------------------------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.307 ; SAR:inst5|eoc                                          ; SAR:inst5|eoc                                          ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.068      ; 0.519      ;
; 0.312 ; SAR:inst5|sh                                           ; SAR:inst5|sh                                           ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.055      ; 0.511      ;
; 0.319 ; NewStart:inst3|Sustain:inst|new_start                  ; NewStart:inst3|Sustain:inst|new_start                  ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 0.519      ;
; 0.364 ; DeltaMod:inst|counter[7]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 0.564      ;
; 0.492 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 0.705      ;
; 0.504 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[1]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.070      ; 0.718      ;
; 0.507 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 0.720      ;
; 0.514 ; DeltaMod:inst|counter[3]                               ; DeltaMod:inst|counter[3]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 0.714      ;
; 0.518 ; DeltaMod:inst|counter[6]                               ; DeltaMod:inst|counter[6]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 0.718      ;
; 0.520 ; DeltaMod:inst|counter[5]                               ; DeltaMod:inst|counter[5]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 0.720      ;
; 0.523 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[2]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 0.723      ;
; 0.533 ; DeltaMod:inst|counter[0]                               ; DeltaMod:inst|counter[0]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.070      ; 0.747      ;
; 0.627 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 0.840      ;
; 0.651 ; DeltaMod:inst|counter[4]                               ; DeltaMod:inst|counter[4]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 0.851      ;
; 0.738 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 0.951      ;
; 0.743 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 0.956      ;
; 0.748 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 0.961      ;
; 0.757 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 0.970      ;
; 0.759 ; DeltaMod:inst|counter[3]                               ; DeltaMod:inst|counter[4]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 0.959      ;
; 0.762 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 0.975      ;
; 0.765 ; DeltaMod:inst|counter[5]                               ; DeltaMod:inst|counter[6]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 0.965      ;
; 0.767 ; DeltaMod:inst|counter[6]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 0.967      ;
; 0.767 ; DeltaMod:inst|counter[0]                               ; DeltaMod:inst|counter[1]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.070      ; 0.981      ;
; 0.772 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[3]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 0.972      ;
; 0.779 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[4]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 0.979      ;
; 0.781 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 0.994      ;
; 0.784 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 0.997      ;
; 0.799 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[16]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.258     ; 0.685      ;
; 0.808 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[2]                                  ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.258     ; 0.694      ;
; 0.811 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[28]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.258     ; 0.697      ;
; 0.812 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 1.025      ;
; 0.834 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 1.047      ;
; 0.839 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 1.052      ;
; 0.840 ; SAR:inst5|curr_bit[1]                                  ; SAR:inst5|data[1]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.381      ; 1.365      ;
; 0.847 ; SAR:inst5|curr_bit[1]                                  ; SAR:inst5|data[5]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.381      ; 1.372      ;
; 0.848 ; DeltaMod:inst|counter[3]                               ; DeltaMod:inst|counter[5]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 1.048      ;
; 0.854 ; DeltaMod:inst|counter[5]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 1.054      ;
; 0.855 ; DeltaMod:inst|counter[3]                               ; DeltaMod:inst|counter[6]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 1.055      ;
; 0.859 ; SAR:inst5|data[2]                                      ; SAR:inst5|data[2]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.068      ; 1.071      ;
; 0.862 ; SAR:inst5|data[1]                                      ; SAR:inst5|data[1]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.068      ; 1.074      ;
; 0.867 ; SAR:inst5|data[5]                                      ; SAR:inst5|data[5]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.068      ; 1.079      ;
; 0.868 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[5]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 1.068      ;
; 0.875 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[6]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 1.075      ;
; 0.882 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 1.095      ;
; 0.891 ; SAR:inst5|curr_bit[0]                                  ; SAR:inst5|data[1]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.382      ; 1.417      ;
; 0.893 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; SAR:inst5|sh                                           ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.259     ; 0.778      ;
; 0.895 ; SAR:inst5|curr_bit[0]                                  ; SAR:inst5|data[5]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.382      ; 1.421      ;
; 0.900 ; DeltaMod:inst|counter[4]                               ; DeltaMod:inst|counter[5]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 1.100      ;
; 0.904 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[27]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.258     ; 0.790      ;
; 0.907 ; DeltaMod:inst|counter[4]                               ; DeltaMod:inst|counter[6]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 1.107      ;
; 0.909 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[26]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.258     ; 0.795      ;
; 0.944 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[29]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.258     ; 0.830      ;
; 0.944 ; DeltaMod:inst|counter[3]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 1.144      ;
; 0.964 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 1.164      ;
; 0.967 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 1.180      ;
; 0.977 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 1.190      ;
; 0.981 ; SAR:inst5|curr_bit[1]                                  ; SAR:inst5|data[2]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.383      ; 1.508      ;
; 0.996 ; DeltaMod:inst|counter[4]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 1.196      ;
; 1.003 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 1.216      ;
; 1.007 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 1.220      ;
; 1.024 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; SAR:inst5|sh                                           ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.259     ; 0.909      ;
; 1.026 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 1.239      ;
; 1.050 ; SAR:inst5|curr_bit[1]                                  ; SAR:inst5|data[0]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.384      ; 1.578      ;
; 1.056 ; SAR:inst5|curr_bit[25]                                 ; SAR:inst5|curr_bit[25]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 1.256      ;
; 1.077 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[2]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.259     ; 0.962      ;
; 1.089 ; SAR:inst5|curr_bit[22]                                 ; SAR:inst5|curr_bit[22]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 1.289      ;
; 1.095 ; SAR:inst5|curr_bit[21]                                 ; SAR:inst5|curr_bit[21]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 1.295      ;
; 1.098 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 1.311      ;
; 1.103 ; DeltaMod:inst|counter[0]                               ; DeltaMod:inst|counter[2]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.259     ; 0.988      ;
; 1.105 ; SAR:inst5|curr_bit[30]                                 ; SAR:inst5|curr_bit[30]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 1.305      ;
; 1.116 ; DeltaMod:inst|counter[6]                               ; DeltaMod:inst|counter[0]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.385      ; 1.645      ;
; 1.116 ; DeltaMod:inst|counter[6]                               ; DeltaMod:inst|counter[1]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.385      ; 1.645      ;
; 1.146 ; SAR:inst5|curr_bit[18]                                 ; SAR:inst5|curr_bit[18]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 1.346      ;
; 1.149 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 1.362      ;
; 1.151 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 1.364      ;
; 1.159 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; SAR:inst5|eoc                                          ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.064      ; 1.367      ;
; 1.166 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[3]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.259     ; 1.051      ;
; 1.167 ; SAR:inst5|curr_bit[2]                                  ; SAR:inst5|data[5]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.381      ; 1.692      ;
; 1.173 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[4]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.259     ; 1.058      ;
; 1.180 ; SAR:inst5|curr_bit[19]                                 ; SAR:inst5|curr_bit[19]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 1.380      ;
; 1.181 ; SAR:inst5|curr_bit[2]                                  ; SAR:inst5|data[1]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.381      ; 1.706      ;
; 1.190 ; SAR:inst5|curr_bit[24]                                 ; SAR:inst5|curr_bit[24]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 1.390      ;
; 1.192 ; DeltaMod:inst|counter[0]                               ; DeltaMod:inst|counter[3]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.259     ; 1.077      ;
; 1.198 ; SAR:inst5|curr_bit[7]                                  ; SAR:inst5|curr_bit[7]                                  ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 1.398      ;
; 1.199 ; DeltaMod:inst|counter[0]                               ; DeltaMod:inst|counter[4]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.259     ; 1.084      ;
; 1.200 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 1.413      ;
; 1.201 ; SAR:inst5|curr_bit[1]                                  ; SAR:inst5|data[3]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.384      ; 1.729      ;
; 1.202 ; DeltaMod:inst|counter[4]                               ; DeltaMod:inst|counter[0]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.385      ; 1.731      ;
; 1.202 ; DeltaMod:inst|counter[4]                               ; DeltaMod:inst|counter[1]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.385      ; 1.731      ;
; 1.215 ; SAR:inst5|data[0]                                      ; SAR:inst5|data[0]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.069      ; 1.428      ;
; 1.220 ; SAR:inst5|curr_bit[1]                                  ; SAR:inst5|data[6]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.384      ; 1.748      ;
; 1.233 ; SAR:inst5|curr_bit[1]                                  ; SAR:inst5|data[4]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.384      ; 1.761      ;
; 1.257 ; SAR:inst5|curr_bit[3]                                  ; SAR:inst5|curr_bit[3]                                  ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 1.457      ;
; 1.262 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[5]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.259     ; 1.147      ;
; 1.268 ; SAR:inst5|curr_bit[31]                                 ; SAR:inst5|curr_bit[31]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.056      ; 1.468      ;
; 1.269 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[6]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.259     ; 1.154      ;
; 1.277 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[0]                                  ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.259     ; 1.162      ;
; 1.279 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[7]                                  ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.259     ; 1.164      ;
; 1.288 ; DeltaMod:inst|counter[0]                               ; DeltaMod:inst|counter[5]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.259     ; 1.173      ;
; 1.293 ; SAR:inst5|curr_bit[6]                                  ; SAR:inst5|curr_bit[7]                                  ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.055      ; 1.492      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clk_50MHz'                                                                                                                            ;
+-------+---------------------------------+----------------------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+----------------------------------------+-------------------------+-------------+--------------+------------+------------+
; 0.512 ; PseudoPll:inst9|counter[3]      ; PseudoPll:inst9|counter[3]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 0.710      ;
; 0.512 ; PseudoPll:inst9|counter[13]     ; PseudoPll:inst9|counter[13]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 0.710      ;
; 0.513 ; PseudoPll:inst9|counter[15]     ; PseudoPll:inst9|counter[15]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; PseudoPll:inst9|counter[1]      ; PseudoPll:inst9|counter[1]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; PseudoPll:inst9|counter[5]      ; PseudoPll:inst9|counter[5]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; PseudoPll:inst9|counter[11]     ; PseudoPll:inst9|counter[11]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 0.711      ;
; 0.514 ; PseudoPll:inst9|counter[6]      ; PseudoPll:inst9|counter[6]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 0.712      ;
; 0.516 ; PseudoPll:inst9|counter[2]      ; PseudoPll:inst9|counter[2]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; PseudoPll:inst9|counter[7]      ; PseudoPll:inst9|counter[7]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; PseudoPll:inst9|counter[9]      ; PseudoPll:inst9|counter[9]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 0.714      ;
; 0.517 ; PseudoPll:inst9|counter[4]      ; PseudoPll:inst9|counter[4]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 0.715      ;
; 0.517 ; PseudoPll:inst9|counter[12]     ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 0.715      ;
; 0.517 ; PseudoPll:inst9|counter[14]     ; PseudoPll:inst9|counter[14]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 0.715      ;
; 0.518 ; PseudoPll:inst9|counter[8]      ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 0.716      ;
; 0.518 ; PseudoPll:inst9|counter[10]     ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 0.716      ;
; 0.531 ; PseudoPll:inst9|counter[0]      ; PseudoPll:inst9|counter[0]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 0.729      ;
; 0.750 ; PseudoPll:inst9|clk_out         ; PseudoPll:inst9|clk_out                ; PseudoPll:inst9|clk_out ; Clk_50MHz   ; 0.000        ; 1.964      ; 3.068      ;
; 0.756 ; PseudoPll:inst9|counter[3]      ; PseudoPll:inst9|counter[4]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 0.954      ;
; 0.756 ; PseudoPll:inst9|counter[13]     ; PseudoPll:inst9|counter[14]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 0.954      ;
; 0.757 ; PseudoPll:inst9|counter[5]      ; PseudoPll:inst9|counter[6]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 0.955      ;
; 0.757 ; PseudoPll:inst9|counter[11]     ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 0.955      ;
; 0.758 ; PseudoPll:inst9|counter[1]      ; PseudoPll:inst9|counter[2]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 0.956      ;
; 0.761 ; PseudoPll:inst9|counter[7]      ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 0.959      ;
; 0.761 ; PseudoPll:inst9|counter[9]      ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 0.959      ;
; 0.763 ; PseudoPll:inst9|counter[6]      ; PseudoPll:inst9|counter[7]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 0.961      ;
; 0.764 ; PseudoPll:inst9|counter[0]      ; PseudoPll:inst9|counter[1]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 0.962      ;
; 0.765 ; PseudoPll:inst9|counter[2]      ; PseudoPll:inst9|counter[3]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 0.963      ;
; 0.766 ; PseudoPll:inst9|counter[12]     ; PseudoPll:inst9|counter[13]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 0.964      ;
; 0.766 ; PseudoPll:inst9|counter[14]     ; PseudoPll:inst9|counter[15]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 0.964      ;
; 0.766 ; PseudoPll:inst9|counter[4]      ; PseudoPll:inst9|counter[5]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 0.964      ;
; 0.767 ; PseudoPll:inst9|counter[10]     ; PseudoPll:inst9|counter[11]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 0.965      ;
; 0.767 ; PseudoPll:inst9|counter[8]      ; PseudoPll:inst9|counter[9]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 0.965      ;
; 0.770 ; PseudoPll:inst9|counter[6]      ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 0.968      ;
; 0.771 ; PseudoPll:inst9|counter[0]      ; PseudoPll:inst9|counter[2]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 0.969      ;
; 0.772 ; PseudoPll:inst9|counter[2]      ; PseudoPll:inst9|counter[4]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 0.970      ;
; 0.773 ; PseudoPll:inst9|counter[12]     ; PseudoPll:inst9|counter[14]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 0.971      ;
; 0.773 ; PseudoPll:inst9|counter[4]      ; PseudoPll:inst9|counter[6]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 0.971      ;
; 0.774 ; PseudoPll:inst9|counter[10]     ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 0.972      ;
; 0.774 ; PseudoPll:inst9|counter[8]      ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 0.972      ;
; 0.845 ; PseudoPll:inst9|counter[13]     ; PseudoPll:inst9|counter[15]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.043      ;
; 0.845 ; PseudoPll:inst9|counter[3]      ; PseudoPll:inst9|counter[5]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.043      ;
; 0.846 ; PseudoPll:inst9|counter[5]      ; PseudoPll:inst9|counter[7]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.044      ;
; 0.846 ; PseudoPll:inst9|counter[11]     ; PseudoPll:inst9|counter[13]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.044      ;
; 0.847 ; PseudoPll:inst9|counter[1]      ; PseudoPll:inst9|counter[3]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.045      ;
; 0.850 ; PseudoPll:inst9|counter[9]      ; PseudoPll:inst9|counter[11]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.048      ;
; 0.850 ; PseudoPll:inst9|counter[7]      ; PseudoPll:inst9|counter[9]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.048      ;
; 0.852 ; PseudoPll:inst9|counter[3]      ; PseudoPll:inst9|counter[6]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.050      ;
; 0.853 ; PseudoPll:inst9|counter[5]      ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.051      ;
; 0.853 ; PseudoPll:inst9|counter[11]     ; PseudoPll:inst9|counter[14]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.051      ;
; 0.854 ; PseudoPll:inst9|counter[1]      ; PseudoPll:inst9|counter[4]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.052      ;
; 0.857 ; PseudoPll:inst9|counter[9]      ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.055      ;
; 0.857 ; PseudoPll:inst9|counter[7]      ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.055      ;
; 0.859 ; PseudoPll:inst9|counter[6]      ; PseudoPll:inst9|counter[9]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.057      ;
; 0.860 ; PseudoPll:inst9|counter[0]      ; PseudoPll:inst9|counter[3]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.058      ;
; 0.861 ; PseudoPll:inst9|counter[2]      ; PseudoPll:inst9|counter[5]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.059      ;
; 0.862 ; PseudoPll:inst9|counter[12]     ; PseudoPll:inst9|counter[15]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.060      ;
; 0.862 ; PseudoPll:inst9|counter[4]      ; PseudoPll:inst9|counter[7]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.060      ;
; 0.863 ; PseudoPll:inst9|counter[10]     ; PseudoPll:inst9|counter[13]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.061      ;
; 0.863 ; PseudoPll:inst9|counter[8]      ; PseudoPll:inst9|counter[11]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.061      ;
; 0.866 ; PseudoPll:inst9|counter[6]      ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.064      ;
; 0.867 ; PseudoPll:inst9|counter[0]      ; PseudoPll:inst9|counter[4]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.065      ;
; 0.868 ; PseudoPll:inst9|counter[2]      ; PseudoPll:inst9|counter[6]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.066      ;
; 0.869 ; PseudoPll:inst9|counter[4]      ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.067      ;
; 0.870 ; PseudoPll:inst9|counter[10]     ; PseudoPll:inst9|counter[14]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.068      ;
; 0.870 ; PseudoPll:inst9|counter[8]      ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.068      ;
; 0.941 ; PseudoPll:inst9|counter[3]      ; PseudoPll:inst9|counter[7]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.139      ;
; 0.942 ; PseudoPll:inst9|counter[5]      ; PseudoPll:inst9|counter[9]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.140      ;
; 0.942 ; PseudoPll:inst9|counter[11]     ; PseudoPll:inst9|counter[15]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.140      ;
; 0.943 ; PseudoPll:inst9|counter[1]      ; PseudoPll:inst9|counter[5]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.141      ;
; 0.946 ; PseudoPll:inst9|counter[9]      ; PseudoPll:inst9|counter[13]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.144      ;
; 0.946 ; PseudoPll:inst9|counter[7]      ; PseudoPll:inst9|counter[11]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.144      ;
; 0.948 ; PseudoPll:inst9|counter[3]      ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.146      ;
; 0.949 ; PseudoPll:inst9|counter[5]      ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.147      ;
; 0.950 ; PseudoPll:inst9|counter[1]      ; PseudoPll:inst9|counter[6]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.148      ;
; 0.953 ; PseudoPll:inst9|counter[9]      ; PseudoPll:inst9|counter[14]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.151      ;
; 0.953 ; PseudoPll:inst9|counter[7]      ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.151      ;
; 0.955 ; PseudoPll:inst9|counter[6]      ; PseudoPll:inst9|counter[11]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.153      ;
; 0.956 ; PseudoPll:inst9|counter[0]      ; PseudoPll:inst9|counter[5]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.154      ;
; 0.957 ; PseudoPll:inst9|counter[2]      ; PseudoPll:inst9|counter[7]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.155      ;
; 0.957 ; PseudoPll:inst9|desired_clk[18] ; PseudoPll:inst9|edges_per_on_cycle[13] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.059      ; 1.160      ;
; 0.958 ; PseudoPll:inst9|counter[4]      ; PseudoPll:inst9|counter[9]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.156      ;
; 0.959 ; PseudoPll:inst9|counter[10]     ; PseudoPll:inst9|counter[15]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.157      ;
; 0.959 ; PseudoPll:inst9|counter[8]      ; PseudoPll:inst9|counter[13]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.157      ;
; 0.962 ; PseudoPll:inst9|counter[6]      ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.160      ;
; 0.963 ; PseudoPll:inst9|counter[0]      ; PseudoPll:inst9|counter[6]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.161      ;
; 0.964 ; PseudoPll:inst9|counter[2]      ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.162      ;
; 0.965 ; PseudoPll:inst9|counter[4]      ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.163      ;
; 0.966 ; PseudoPll:inst9|counter[8]      ; PseudoPll:inst9|counter[14]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.164      ;
; 1.012 ; PseudoPll:inst9|desired_clk[12] ; PseudoPll:inst9|edges_per_on_cycle[20] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.061      ; 1.217      ;
; 1.018 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[15] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.060      ; 1.222      ;
; 1.037 ; PseudoPll:inst9|counter[3]      ; PseudoPll:inst9|counter[9]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.235      ;
; 1.038 ; PseudoPll:inst9|counter[5]      ; PseudoPll:inst9|counter[11]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.236      ;
; 1.039 ; PseudoPll:inst9|counter[1]      ; PseudoPll:inst9|counter[7]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.237      ;
; 1.041 ; PseudoPll:inst9|desired_clk[15] ; PseudoPll:inst9|edges_per_on_cycle[16] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.060      ; 1.245      ;
; 1.042 ; PseudoPll:inst9|counter[9]      ; PseudoPll:inst9|counter[15]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.240      ;
; 1.042 ; PseudoPll:inst9|counter[7]      ; PseudoPll:inst9|counter[13]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.240      ;
; 1.043 ; PseudoPll:inst9|desired_clk[19] ; PseudoPll:inst9|edges_per_on_cycle[12] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.059      ; 1.246      ;
; 1.044 ; PseudoPll:inst9|counter[3]      ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.242      ;
; 1.045 ; PseudoPll:inst9|counter[5]      ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.243      ;
; 1.046 ; PseudoPll:inst9|counter[1]      ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.054      ; 1.244      ;
+-------+---------------------------------+----------------------------------------+-------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'PseudoPll:inst9|clk_out'                                                                                                                      ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node                                                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.168 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.259      ; 1.086      ;
; 0.168 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.259      ; 1.086      ;
; 0.168 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.259      ; 1.086      ;
; 0.168 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.259      ; 1.086      ;
; 0.168 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.259      ; 1.086      ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'PseudoPll:inst9|clk_out'                                                                                                                       ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node                                                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.444 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.383      ; 0.971      ;
; 0.444 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.383      ; 0.971      ;
; 0.444 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.383      ; 0.971      ;
; 0.444 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.383      ; 0.971      ;
; 0.444 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.383      ; 0.971      ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                ;
+-------------------------+---------+---------------+
; Clock                   ; Slack   ; End Point TNS ;
+-------------------------+---------+---------------+
; Clk_50MHz               ; -34.739 ; -297.212      ;
; PseudoPll:inst9|clk_out ; -1.935  ; -54.451       ;
+-------------------------+---------+---------------+


+-------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary               ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; PseudoPll:inst9|clk_out ; 0.186 ; 0.000         ;
; Clk_50MHz               ; 0.304 ; 0.000         ;
+-------------------------+-------+---------------+


+-------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary           ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; PseudoPll:inst9|clk_out ; 0.467 ; 0.000         ;
+-------------------------+-------+---------------+


+-------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary            ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; PseudoPll:inst9|clk_out ; 0.283 ; 0.000         ;
+-------------------------+-------+---------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; PseudoPll:inst9|clk_out ; -1.000 ; -57.000       ;
; Clk_50MHz               ; 9.417  ; 0.000         ;
+-------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clk_50MHz'                                                                                                                 ;
+---------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                       ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -34.739 ; PseudoPll:inst9|desired_clk[20] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.150      ; 54.876     ;
; -34.722 ; PseudoPll:inst9|desired_clk[18] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.150      ; 54.859     ;
; -34.589 ; PseudoPll:inst9|desired_clk[19] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.150      ; 54.726     ;
; -34.580 ; PseudoPll:inst9|desired_clk[17] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.150      ; 54.717     ;
; -34.526 ; PseudoPll:inst9|desired_clk[11] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.147      ; 54.660     ;
; -34.516 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.150      ; 54.653     ;
; -34.509 ; PseudoPll:inst9|desired_clk[14] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.150      ; 54.646     ;
; -34.408 ; PseudoPll:inst9|desired_clk[15] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.150      ; 54.545     ;
; -34.327 ; PseudoPll:inst9|desired_clk[13] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.150      ; 54.464     ;
; -34.220 ; PseudoPll:inst9|desired_clk[12] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.150      ; 54.357     ;
; -34.076 ; PseudoPll:inst9|desired_clk[9]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.047     ; 54.016     ;
; -33.962 ; PseudoPll:inst9|desired_clk[10] ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.047     ; 53.902     ;
; -33.888 ; PseudoPll:inst9|desired_clk[6]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.047     ; 53.828     ;
; -33.882 ; PseudoPll:inst9|desired_clk[7]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.047     ; 53.822     ;
; -33.880 ; PseudoPll:inst9|desired_clk[8]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.150      ; 54.017     ;
; -33.873 ; PseudoPll:inst9|desired_clk[5]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.141      ; 54.001     ;
; -33.567 ; PseudoPll:inst9|desired_clk[3]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.049     ; 53.505     ;
; -33.555 ; PseudoPll:inst9|desired_clk[1]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.147      ; 53.689     ;
; -33.494 ; PseudoPll:inst9|desired_clk[0]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; 0.147      ; 53.628     ;
; -33.454 ; PseudoPll:inst9|desired_clk[4]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.056     ; 53.385     ;
; -33.231 ; PseudoPll:inst9|desired_clk[2]  ; PseudoPll:inst9|edges_per_on_cycle[0] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.049     ; 53.169     ;
; -33.170 ; PseudoPll:inst9|desired_clk[20] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.040     ; 53.117     ;
; -33.153 ; PseudoPll:inst9|desired_clk[18] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.040     ; 53.100     ;
; -33.020 ; PseudoPll:inst9|desired_clk[19] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.040     ; 52.967     ;
; -33.011 ; PseudoPll:inst9|desired_clk[17] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.040     ; 52.958     ;
; -32.957 ; PseudoPll:inst9|desired_clk[11] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.043     ; 52.901     ;
; -32.947 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.040     ; 52.894     ;
; -32.940 ; PseudoPll:inst9|desired_clk[14] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.040     ; 52.887     ;
; -32.839 ; PseudoPll:inst9|desired_clk[15] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.040     ; 52.786     ;
; -32.758 ; PseudoPll:inst9|desired_clk[13] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.040     ; 52.705     ;
; -32.651 ; PseudoPll:inst9|desired_clk[12] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.040     ; 52.598     ;
; -32.507 ; PseudoPll:inst9|desired_clk[9]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.237     ; 52.257     ;
; -32.393 ; PseudoPll:inst9|desired_clk[10] ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.237     ; 52.143     ;
; -32.319 ; PseudoPll:inst9|desired_clk[6]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.237     ; 52.069     ;
; -32.313 ; PseudoPll:inst9|desired_clk[7]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.237     ; 52.063     ;
; -32.311 ; PseudoPll:inst9|desired_clk[8]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.040     ; 52.258     ;
; -32.304 ; PseudoPll:inst9|desired_clk[5]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.049     ; 52.242     ;
; -31.998 ; PseudoPll:inst9|desired_clk[3]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.239     ; 51.746     ;
; -31.986 ; PseudoPll:inst9|desired_clk[1]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.043     ; 51.930     ;
; -31.925 ; PseudoPll:inst9|desired_clk[0]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.043     ; 51.869     ;
; -31.885 ; PseudoPll:inst9|desired_clk[4]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.246     ; 51.626     ;
; -31.662 ; PseudoPll:inst9|desired_clk[2]  ; PseudoPll:inst9|edges_per_on_cycle[1] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.239     ; 51.410     ;
; -30.724 ; PseudoPll:inst9|desired_clk[20] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.058     ; 50.653     ;
; -30.707 ; PseudoPll:inst9|desired_clk[18] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.058     ; 50.636     ;
; -30.574 ; PseudoPll:inst9|desired_clk[19] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.058     ; 50.503     ;
; -30.565 ; PseudoPll:inst9|desired_clk[17] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.058     ; 50.494     ;
; -30.501 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.058     ; 50.430     ;
; -30.494 ; PseudoPll:inst9|desired_clk[14] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.058     ; 50.423     ;
; -30.491 ; PseudoPll:inst9|desired_clk[11] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.041     ; 50.437     ;
; -30.393 ; PseudoPll:inst9|desired_clk[15] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.058     ; 50.322     ;
; -30.312 ; PseudoPll:inst9|desired_clk[13] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.058     ; 50.241     ;
; -30.205 ; PseudoPll:inst9|desired_clk[12] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.058     ; 50.134     ;
; -30.061 ; PseudoPll:inst9|desired_clk[9]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.255     ; 49.793     ;
; -29.947 ; PseudoPll:inst9|desired_clk[10] ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.255     ; 49.679     ;
; -29.873 ; PseudoPll:inst9|desired_clk[6]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.255     ; 49.605     ;
; -29.867 ; PseudoPll:inst9|desired_clk[7]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.255     ; 49.599     ;
; -29.865 ; PseudoPll:inst9|desired_clk[8]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.058     ; 49.794     ;
; -29.848 ; PseudoPll:inst9|desired_clk[5]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.057     ; 49.778     ;
; -29.542 ; PseudoPll:inst9|desired_clk[3]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.247     ; 49.282     ;
; -29.530 ; PseudoPll:inst9|desired_clk[1]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.051     ; 49.466     ;
; -29.469 ; PseudoPll:inst9|desired_clk[0]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.051     ; 49.405     ;
; -29.429 ; PseudoPll:inst9|desired_clk[4]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.254     ; 49.162     ;
; -29.206 ; PseudoPll:inst9|desired_clk[2]  ; PseudoPll:inst9|edges_per_on_cycle[2] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.247     ; 48.946     ;
; -28.478 ; PseudoPll:inst9|desired_clk[20] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.058     ; 48.407     ;
; -28.461 ; PseudoPll:inst9|desired_clk[18] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.058     ; 48.390     ;
; -28.328 ; PseudoPll:inst9|desired_clk[19] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.058     ; 48.257     ;
; -28.319 ; PseudoPll:inst9|desired_clk[17] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.058     ; 48.248     ;
; -28.255 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.058     ; 48.184     ;
; -28.248 ; PseudoPll:inst9|desired_clk[14] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.058     ; 48.177     ;
; -28.245 ; PseudoPll:inst9|desired_clk[11] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.041     ; 48.191     ;
; -28.147 ; PseudoPll:inst9|desired_clk[15] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.058     ; 48.076     ;
; -28.066 ; PseudoPll:inst9|desired_clk[13] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.058     ; 47.995     ;
; -27.959 ; PseudoPll:inst9|desired_clk[12] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.058     ; 47.888     ;
; -27.815 ; PseudoPll:inst9|desired_clk[9]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.255     ; 47.547     ;
; -27.701 ; PseudoPll:inst9|desired_clk[10] ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.255     ; 47.433     ;
; -27.627 ; PseudoPll:inst9|desired_clk[6]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.255     ; 47.359     ;
; -27.621 ; PseudoPll:inst9|desired_clk[7]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.255     ; 47.353     ;
; -27.619 ; PseudoPll:inst9|desired_clk[8]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.058     ; 47.548     ;
; -27.602 ; PseudoPll:inst9|desired_clk[5]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.057     ; 47.532     ;
; -27.296 ; PseudoPll:inst9|desired_clk[3]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.247     ; 47.036     ;
; -27.284 ; PseudoPll:inst9|desired_clk[1]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.051     ; 47.220     ;
; -27.223 ; PseudoPll:inst9|desired_clk[0]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.051     ; 47.159     ;
; -27.183 ; PseudoPll:inst9|desired_clk[4]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.254     ; 46.916     ;
; -26.960 ; PseudoPll:inst9|desired_clk[2]  ; PseudoPll:inst9|edges_per_on_cycle[3] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.247     ; 46.700     ;
; -26.275 ; PseudoPll:inst9|desired_clk[20] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.041     ; 46.221     ;
; -26.258 ; PseudoPll:inst9|desired_clk[18] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.041     ; 46.204     ;
; -26.125 ; PseudoPll:inst9|desired_clk[19] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.041     ; 46.071     ;
; -26.116 ; PseudoPll:inst9|desired_clk[17] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.041     ; 46.062     ;
; -26.062 ; PseudoPll:inst9|desired_clk[11] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.044     ; 46.005     ;
; -26.052 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.041     ; 45.998     ;
; -26.045 ; PseudoPll:inst9|desired_clk[14] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.041     ; 45.991     ;
; -25.944 ; PseudoPll:inst9|desired_clk[15] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.041     ; 45.890     ;
; -25.863 ; PseudoPll:inst9|desired_clk[13] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.041     ; 45.809     ;
; -25.756 ; PseudoPll:inst9|desired_clk[12] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.041     ; 45.702     ;
; -25.612 ; PseudoPll:inst9|desired_clk[9]  ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.238     ; 45.361     ;
; -25.498 ; PseudoPll:inst9|desired_clk[10] ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.238     ; 45.247     ;
; -25.424 ; PseudoPll:inst9|desired_clk[6]  ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.238     ; 45.173     ;
; -25.418 ; PseudoPll:inst9|desired_clk[7]  ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.238     ; 45.167     ;
; -25.416 ; PseudoPll:inst9|desired_clk[8]  ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.041     ; 45.362     ;
; -25.409 ; PseudoPll:inst9|desired_clk[5]  ; PseudoPll:inst9|edges_per_on_cycle[4] ; Clk_50MHz    ; Clk_50MHz   ; 20.000       ; -0.050     ; 45.346     ;
+---------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'PseudoPll:inst9|clk_out'                                                                                                 ;
+--------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -1.935 ; SAR:inst5|curr_bit[0]  ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.153      ; 3.075      ;
; -1.932 ; SAR:inst5|curr_bit[0]  ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.153      ; 3.072      ;
; -1.889 ; SAR:inst5|curr_bit[2]  ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.152      ; 3.028      ;
; -1.886 ; SAR:inst5|curr_bit[2]  ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.152      ; 3.025      ;
; -1.838 ; SAR:inst5|curr_bit[3]  ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.153      ; 2.978      ;
; -1.835 ; SAR:inst5|curr_bit[3]  ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.153      ; 2.975      ;
; -1.820 ; SAR:inst5|curr_bit[0]  ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.153      ; 2.960      ;
; -1.799 ; SAR:inst5|curr_bit[0]  ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.154      ; 2.940      ;
; -1.774 ; SAR:inst5|curr_bit[2]  ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.152      ; 2.913      ;
; -1.756 ; SAR:inst5|curr_bit[1]  ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.153      ; 2.896      ;
; -1.753 ; SAR:inst5|curr_bit[1]  ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.153      ; 2.893      ;
; -1.753 ; SAR:inst5|curr_bit[2]  ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.153      ; 2.893      ;
; -1.724 ; SAR:inst5|curr_bit[3]  ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.153      ; 2.864      ;
; -1.718 ; SAR:inst5|curr_bit[7]  ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.153      ; 2.858      ;
; -1.716 ; SAR:inst5|curr_bit[0]  ; SAR:inst5|data[3]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.154      ; 2.857      ;
; -1.716 ; SAR:inst5|curr_bit[0]  ; SAR:inst5|data[4]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.154      ; 2.857      ;
; -1.716 ; SAR:inst5|curr_bit[0]  ; SAR:inst5|data[6]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.154      ; 2.857      ;
; -1.715 ; SAR:inst5|curr_bit[7]  ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.153      ; 2.855      ;
; -1.712 ; SAR:inst5|curr_bit[0]  ; SAR:inst5|data[7]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.154      ; 2.853      ;
; -1.703 ; SAR:inst5|curr_bit[3]  ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.154      ; 2.844      ;
; -1.697 ; SAR:inst5|curr_bit[5]  ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.153      ; 2.837      ;
; -1.694 ; SAR:inst5|curr_bit[5]  ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.153      ; 2.834      ;
; -1.670 ; SAR:inst5|curr_bit[2]  ; SAR:inst5|data[3]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.153      ; 2.810      ;
; -1.670 ; SAR:inst5|curr_bit[2]  ; SAR:inst5|data[4]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.153      ; 2.810      ;
; -1.670 ; SAR:inst5|curr_bit[2]  ; SAR:inst5|data[6]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.153      ; 2.810      ;
; -1.666 ; SAR:inst5|curr_bit[2]  ; SAR:inst5|data[7]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.153      ; 2.806      ;
; -1.650 ; SAR:inst5|curr_bit[4]  ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.153      ; 2.790      ;
; -1.647 ; SAR:inst5|curr_bit[4]  ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.153      ; 2.787      ;
; -1.642 ; SAR:inst5|curr_bit[1]  ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.153      ; 2.782      ;
; -1.621 ; SAR:inst5|curr_bit[1]  ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.154      ; 2.762      ;
; -1.620 ; SAR:inst5|curr_bit[3]  ; SAR:inst5|data[7]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.154      ; 2.761      ;
; -1.620 ; SAR:inst5|curr_bit[3]  ; SAR:inst5|data[3]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.154      ; 2.761      ;
; -1.620 ; SAR:inst5|curr_bit[3]  ; SAR:inst5|data[4]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.154      ; 2.761      ;
; -1.620 ; SAR:inst5|curr_bit[3]  ; SAR:inst5|data[6]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.154      ; 2.761      ;
; -1.604 ; SAR:inst5|curr_bit[7]  ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.153      ; 2.744      ;
; -1.583 ; SAR:inst5|curr_bit[6]  ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.153      ; 2.723      ;
; -1.583 ; SAR:inst5|curr_bit[5]  ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.153      ; 2.723      ;
; -1.583 ; SAR:inst5|curr_bit[7]  ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.154      ; 2.724      ;
; -1.580 ; SAR:inst5|curr_bit[6]  ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.153      ; 2.720      ;
; -1.562 ; SAR:inst5|curr_bit[5]  ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.154      ; 2.703      ;
; -1.558 ; SAR:inst5|curr_bit[9]  ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.153      ; 2.698      ;
; -1.555 ; SAR:inst5|curr_bit[9]  ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.153      ; 2.695      ;
; -1.538 ; SAR:inst5|curr_bit[1]  ; SAR:inst5|data[7]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.154      ; 2.679      ;
; -1.538 ; SAR:inst5|curr_bit[1]  ; SAR:inst5|data[3]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.154      ; 2.679      ;
; -1.538 ; SAR:inst5|curr_bit[1]  ; SAR:inst5|data[4]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.154      ; 2.679      ;
; -1.538 ; SAR:inst5|curr_bit[1]  ; SAR:inst5|data[6]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.154      ; 2.679      ;
; -1.536 ; SAR:inst5|curr_bit[4]  ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.153      ; 2.676      ;
; -1.515 ; SAR:inst5|curr_bit[4]  ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.154      ; 2.656      ;
; -1.514 ; SAR:inst5|curr_bit[8]  ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.153      ; 2.654      ;
; -1.511 ; SAR:inst5|curr_bit[8]  ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.153      ; 2.651      ;
; -1.507 ; SAR:inst5|curr_bit[16] ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.152      ; 2.646      ;
; -1.504 ; SAR:inst5|curr_bit[16] ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.152      ; 2.643      ;
; -1.500 ; SAR:inst5|curr_bit[7]  ; SAR:inst5|data[7]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.154      ; 2.641      ;
; -1.500 ; SAR:inst5|curr_bit[7]  ; SAR:inst5|data[3]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.154      ; 2.641      ;
; -1.500 ; SAR:inst5|curr_bit[7]  ; SAR:inst5|data[4]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.154      ; 2.641      ;
; -1.500 ; SAR:inst5|curr_bit[7]  ; SAR:inst5|data[6]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.154      ; 2.641      ;
; -1.492 ; SAR:inst5|curr_bit[11] ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.153      ; 2.632      ;
; -1.489 ; SAR:inst5|curr_bit[17] ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; -0.046     ; 2.430      ;
; -1.489 ; SAR:inst5|curr_bit[11] ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.153      ; 2.629      ;
; -1.486 ; SAR:inst5|curr_bit[17] ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; -0.046     ; 2.427      ;
; -1.479 ; SAR:inst5|curr_bit[5]  ; SAR:inst5|data[7]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.154      ; 2.620      ;
; -1.479 ; SAR:inst5|curr_bit[5]  ; SAR:inst5|data[3]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.154      ; 2.620      ;
; -1.479 ; SAR:inst5|curr_bit[5]  ; SAR:inst5|data[4]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.154      ; 2.620      ;
; -1.479 ; SAR:inst5|curr_bit[5]  ; SAR:inst5|data[6]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.154      ; 2.620      ;
; -1.469 ; SAR:inst5|curr_bit[6]  ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.153      ; 2.609      ;
; -1.448 ; SAR:inst5|curr_bit[6]  ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.154      ; 2.589      ;
; -1.445 ; SAR:inst5|curr_bit[10] ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.153      ; 2.585      ;
; -1.444 ; SAR:inst5|curr_bit[9]  ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.153      ; 2.584      ;
; -1.442 ; SAR:inst5|curr_bit[10] ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.153      ; 2.582      ;
; -1.432 ; SAR:inst5|curr_bit[4]  ; SAR:inst5|data[7]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.154      ; 2.573      ;
; -1.432 ; SAR:inst5|curr_bit[4]  ; SAR:inst5|data[3]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.154      ; 2.573      ;
; -1.432 ; SAR:inst5|curr_bit[4]  ; SAR:inst5|data[4]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.154      ; 2.573      ;
; -1.432 ; SAR:inst5|curr_bit[4]  ; SAR:inst5|data[6]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.154      ; 2.573      ;
; -1.429 ; SAR:inst5|curr_bit[13] ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.153      ; 2.569      ;
; -1.426 ; SAR:inst5|curr_bit[13] ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.153      ; 2.566      ;
; -1.423 ; SAR:inst5|curr_bit[9]  ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.154      ; 2.564      ;
; -1.409 ; SAR:inst5|curr_bit[0]  ; SAR:inst5|curr_bit[29] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; -0.035     ; 2.361      ;
; -1.404 ; SAR:inst5|curr_bit[0]  ; SAR:inst5|curr_bit[27] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; -0.035     ; 2.356      ;
; -1.400 ; SAR:inst5|curr_bit[8]  ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.153      ; 2.540      ;
; -1.393 ; SAR:inst5|curr_bit[16] ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.152      ; 2.532      ;
; -1.379 ; SAR:inst5|curr_bit[8]  ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.154      ; 2.520      ;
; -1.378 ; SAR:inst5|curr_bit[11] ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.153      ; 2.518      ;
; -1.377 ; SAR:inst5|curr_bit[12] ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.153      ; 2.517      ;
; -1.375 ; SAR:inst5|curr_bit[17] ; SAR:inst5|data[2]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; -0.046     ; 2.316      ;
; -1.374 ; SAR:inst5|curr_bit[12] ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.153      ; 2.514      ;
; -1.372 ; SAR:inst5|curr_bit[16] ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.153      ; 2.512      ;
; -1.365 ; SAR:inst5|curr_bit[6]  ; SAR:inst5|data[7]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.154      ; 2.506      ;
; -1.365 ; SAR:inst5|curr_bit[6]  ; SAR:inst5|data[3]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.154      ; 2.506      ;
; -1.365 ; SAR:inst5|curr_bit[6]  ; SAR:inst5|data[4]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.154      ; 2.506      ;
; -1.365 ; SAR:inst5|curr_bit[6]  ; SAR:inst5|data[6]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.154      ; 2.506      ;
; -1.363 ; SAR:inst5|curr_bit[2]  ; SAR:inst5|curr_bit[29] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; -0.036     ; 2.314      ;
; -1.358 ; SAR:inst5|curr_bit[15] ; SAR:inst5|data[5]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.153      ; 2.498      ;
; -1.358 ; SAR:inst5|curr_bit[2]  ; SAR:inst5|curr_bit[27] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; -0.036     ; 2.309      ;
; -1.357 ; SAR:inst5|curr_bit[11] ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.154      ; 2.498      ;
; -1.355 ; SAR:inst5|curr_bit[15] ; SAR:inst5|data[1]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.153      ; 2.495      ;
; -1.354 ; SAR:inst5|curr_bit[17] ; SAR:inst5|data[0]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; -0.045     ; 2.296      ;
; -1.340 ; SAR:inst5|curr_bit[9]  ; SAR:inst5|data[7]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.154      ; 2.481      ;
; -1.340 ; SAR:inst5|curr_bit[9]  ; SAR:inst5|data[3]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.154      ; 2.481      ;
; -1.340 ; SAR:inst5|curr_bit[9]  ; SAR:inst5|data[4]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.154      ; 2.481      ;
; -1.340 ; SAR:inst5|curr_bit[9]  ; SAR:inst5|data[6]      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.154      ; 2.481      ;
+--------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'PseudoPll:inst9|clk_out'                                                                                                                                                                 ;
+-------+--------------------------------------------------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.186 ; SAR:inst5|eoc                                          ; SAR:inst5|eoc                                          ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.314      ;
; 0.187 ; SAR:inst5|sh                                           ; SAR:inst5|sh                                           ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; NewStart:inst3|Sustain:inst|new_start                  ; NewStart:inst3|Sustain:inst|new_start                  ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.314      ;
; 0.216 ; DeltaMod:inst|counter[7]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.037      ; 0.337      ;
; 0.292 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.420      ;
; 0.301 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[1]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.045      ; 0.430      ;
; 0.304 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.432      ;
; 0.305 ; DeltaMod:inst|counter[3]                               ; DeltaMod:inst|counter[3]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.037      ; 0.426      ;
; 0.310 ; DeltaMod:inst|counter[6]                               ; DeltaMod:inst|counter[6]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.037      ; 0.431      ;
; 0.311 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[2]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.037      ; 0.432      ;
; 0.311 ; DeltaMod:inst|counter[5]                               ; DeltaMod:inst|counter[5]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.037      ; 0.432      ;
; 0.318 ; DeltaMod:inst|counter[0]                               ; DeltaMod:inst|counter[0]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.045      ; 0.447      ;
; 0.373 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.501      ;
; 0.376 ; DeltaMod:inst|counter[4]                               ; DeltaMod:inst|counter[4]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.037      ; 0.497      ;
; 0.445 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.573      ;
; 0.448 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.576      ;
; 0.453 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.581      ;
; 0.454 ; DeltaMod:inst|counter[3]                               ; DeltaMod:inst|counter[4]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.582      ;
; 0.456 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.584      ;
; 0.460 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.588      ;
; 0.460 ; DeltaMod:inst|counter[5]                               ; DeltaMod:inst|counter[6]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.037      ; 0.581      ;
; 0.467 ; DeltaMod:inst|counter[0]                               ; DeltaMod:inst|counter[1]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.045      ; 0.596      ;
; 0.468 ; DeltaMod:inst|counter[6]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.037      ; 0.589      ;
; 0.469 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[3]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.037      ; 0.590      ;
; 0.472 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[4]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.037      ; 0.593      ;
; 0.473 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.601      ;
; 0.480 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.608      ;
; 0.495 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[16]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.153     ; 0.426      ;
; 0.497 ; SAR:inst5|curr_bit[1]                                  ; SAR:inst5|data[1]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.233      ; 0.814      ;
; 0.500 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[2]                                  ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.153     ; 0.431      ;
; 0.503 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[28]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.153     ; 0.434      ;
; 0.506 ; SAR:inst5|curr_bit[0]                                  ; SAR:inst5|data[1]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.233      ; 0.823      ;
; 0.506 ; SAR:inst5|curr_bit[1]                                  ; SAR:inst5|data[5]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.233      ; 0.823      ;
; 0.508 ; SAR:inst5|data[2]                                      ; SAR:inst5|data[2]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.636      ;
; 0.508 ; SAR:inst5|curr_bit[0]                                  ; SAR:inst5|data[5]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.233      ; 0.825      ;
; 0.510 ; SAR:inst5|data[1]                                      ; SAR:inst5|data[1]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.638      ;
; 0.511 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.639      ;
; 0.516 ; SAR:inst5|data[5]                                      ; SAR:inst5|data[5]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.644      ;
; 0.517 ; DeltaMod:inst|counter[3]                               ; DeltaMod:inst|counter[5]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.037      ; 0.638      ;
; 0.520 ; DeltaMod:inst|counter[3]                               ; DeltaMod:inst|counter[6]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.037      ; 0.641      ;
; 0.520 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.648      ;
; 0.523 ; DeltaMod:inst|counter[5]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.037      ; 0.644      ;
; 0.526 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.654      ;
; 0.534 ; DeltaMod:inst|counter[4]                               ; DeltaMod:inst|counter[5]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.037      ; 0.655      ;
; 0.535 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[5]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.037      ; 0.656      ;
; 0.537 ; DeltaMod:inst|counter[4]                               ; DeltaMod:inst|counter[6]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.037      ; 0.658      ;
; 0.538 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; SAR:inst5|sh                                           ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.155     ; 0.467      ;
; 0.538 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[6]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.037      ; 0.659      ;
; 0.557 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[27]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.153     ; 0.488      ;
; 0.560 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[26]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.153     ; 0.491      ;
; 0.573 ; SAR:inst5|curr_bit[1]                                  ; SAR:inst5|data[2]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.233      ; 0.890      ;
; 0.578 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.706      ;
; 0.581 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[29]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.153     ; 0.512      ;
; 0.583 ; DeltaMod:inst|counter[3]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.037      ; 0.704      ;
; 0.584 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.712      ;
; 0.600 ; DeltaMod:inst|counter[4]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.037      ; 0.721      ;
; 0.601 ; DeltaMod:inst|counter[2]                               ; DeltaMod:inst|counter[7]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.037      ; 0.722      ;
; 0.603 ; SAR:inst5|curr_bit[25]                                 ; SAR:inst5|curr_bit[25]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.723      ;
; 0.603 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.731      ;
; 0.603 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.731      ;
; 0.604 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; SAR:inst5|sh                                           ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.155     ; 0.533      ;
; 0.617 ; SAR:inst5|curr_bit[1]                                  ; SAR:inst5|data[0]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.234      ; 0.935      ;
; 0.618 ; SAR:inst5|curr_bit[22]                                 ; SAR:inst5|curr_bit[22]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.738      ;
; 0.619 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.747      ;
; 0.620 ; SAR:inst5|curr_bit[21]                                 ; SAR:inst5|curr_bit[21]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.740      ;
; 0.626 ; SAR:inst5|curr_bit[30]                                 ; SAR:inst5|curr_bit[30]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.746      ;
; 0.648 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[2]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.153     ; 0.579      ;
; 0.660 ; SAR:inst5|curr_bit[18]                                 ; SAR:inst5|curr_bit[18]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.780      ;
; 0.663 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; SAR:inst5|eoc                                          ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.040      ; 0.787      ;
; 0.664 ; SAR:inst5|curr_bit[2]                                  ; SAR:inst5|data[5]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.232      ; 0.980      ;
; 0.668 ; DeltaMod:inst|counter[6]                               ; DeltaMod:inst|counter[0]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.235      ; 0.987      ;
; 0.668 ; DeltaMod:inst|counter[6]                               ; DeltaMod:inst|counter[1]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.235      ; 0.987      ;
; 0.668 ; DeltaMod:inst|counter[0]                               ; DeltaMod:inst|counter[2]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.153     ; 0.599      ;
; 0.670 ; SAR:inst5|curr_bit[19]                                 ; SAR:inst5|curr_bit[19]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.790      ;
; 0.670 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.798      ;
; 0.673 ; SAR:inst5|curr_bit[2]                                  ; SAR:inst5|data[1]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.232      ; 0.989      ;
; 0.679 ; SAR:inst5|curr_bit[24]                                 ; SAR:inst5|curr_bit[24]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.799      ;
; 0.684 ; SAR:inst5|curr_bit[7]                                  ; SAR:inst5|curr_bit[7]                                  ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.804      ;
; 0.691 ; SAR:inst5|curr_bit[1]                                  ; SAR:inst5|data[3]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.234      ; 1.009      ;
; 0.694 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.822      ;
; 0.696 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.824      ;
; 0.700 ; SAR:inst5|data[0]                                      ; SAR:inst5|data[0]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.828      ;
; 0.711 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[3]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.153     ; 0.642      ;
; 0.714 ; DeltaMod:inst|counter[1]                               ; DeltaMod:inst|counter[4]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.153     ; 0.645      ;
; 0.717 ; SAR:inst5|curr_bit[1]                                  ; SAR:inst5|data[6]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.234      ; 1.035      ;
; 0.724 ; SAR:inst5|curr_bit[1]                                  ; SAR:inst5|data[4]                                      ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.234      ; 1.042      ;
; 0.725 ; SAR:inst5|curr_bit[31]                                 ; SAR:inst5|curr_bit[31]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.845      ;
; 0.726 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.044      ; 0.854      ;
; 0.726 ; DeltaMod:inst|counter[4]                               ; DeltaMod:inst|counter[0]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.235      ; 1.045      ;
; 0.726 ; DeltaMod:inst|counter[4]                               ; DeltaMod:inst|counter[1]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.235      ; 1.045      ;
; 0.729 ; SAR:inst5|curr_bit[3]                                  ; SAR:inst5|curr_bit[3]                                  ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.849      ;
; 0.731 ; DeltaMod:inst|counter[0]                               ; DeltaMod:inst|counter[3]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.153     ; 0.662      ;
; 0.734 ; DeltaMod:inst|counter[0]                               ; DeltaMod:inst|counter[4]                               ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.153     ; 0.665      ;
; 0.757 ; SAR:inst5|curr_bit[2]                                  ; SAR:inst5|curr_bit[2]                                  ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.877      ;
; 0.762 ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; SAR:inst5|eoc                                          ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.040      ; 0.886      ;
; 0.763 ; SAR:inst5|curr_bit[20]                                 ; SAR:inst5|curr_bit[21]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.883      ;
; 0.763 ; SAR:inst5|curr_bit[6]                                  ; SAR:inst5|curr_bit[7]                                  ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.883      ;
; 0.764 ; SAR:inst5|eoc                                          ; SAR:inst5|curr_bit[0]                                  ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; -0.154     ; 0.694      ;
; 0.764 ; SAR:inst5|curr_bit[20]                                 ; SAR:inst5|curr_bit[20]                                 ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.036      ; 0.884      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clk_50MHz'                                                                                                                            ;
+-------+---------------------------------+----------------------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+----------------------------------------+-------------------------+-------------+--------------+------------+------------+
; 0.304 ; PseudoPll:inst9|counter[15]     ; PseudoPll:inst9|counter[15]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; PseudoPll:inst9|counter[1]      ; PseudoPll:inst9|counter[1]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; PseudoPll:inst9|counter[3]      ; PseudoPll:inst9|counter[3]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; PseudoPll:inst9|counter[5]      ; PseudoPll:inst9|counter[5]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; PseudoPll:inst9|counter[11]     ; PseudoPll:inst9|counter[11]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; PseudoPll:inst9|counter[13]     ; PseudoPll:inst9|counter[13]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; PseudoPll:inst9|counter[6]      ; PseudoPll:inst9|counter[6]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; PseudoPll:inst9|counter[7]      ; PseudoPll:inst9|counter[7]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; PseudoPll:inst9|counter[9]      ; PseudoPll:inst9|counter[9]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; PseudoPll:inst9|counter[2]      ; PseudoPll:inst9|counter[2]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; PseudoPll:inst9|counter[4]      ; PseudoPll:inst9|counter[4]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; PseudoPll:inst9|counter[8]      ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; PseudoPll:inst9|counter[14]     ; PseudoPll:inst9|counter[14]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; PseudoPll:inst9|counter[10]     ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; PseudoPll:inst9|counter[12]     ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.428      ;
; 0.317 ; PseudoPll:inst9|counter[0]      ; PseudoPll:inst9|counter[0]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.437      ;
; 0.443 ; PseudoPll:inst9|clk_out         ; PseudoPll:inst9|clk_out                ; PseudoPll:inst9|clk_out ; Clk_50MHz   ; 0.000        ; 1.226      ; 1.888      ;
; 0.454 ; PseudoPll:inst9|counter[5]      ; PseudoPll:inst9|counter[6]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; PseudoPll:inst9|counter[1]      ; PseudoPll:inst9|counter[2]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; PseudoPll:inst9|counter[3]      ; PseudoPll:inst9|counter[4]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; PseudoPll:inst9|counter[13]     ; PseudoPll:inst9|counter[14]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; PseudoPll:inst9|counter[11]     ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; PseudoPll:inst9|counter[7]      ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; PseudoPll:inst9|counter[9]      ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.575      ;
; 0.464 ; PseudoPll:inst9|counter[0]      ; PseudoPll:inst9|counter[1]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; PseudoPll:inst9|counter[6]      ; PseudoPll:inst9|counter[7]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; PseudoPll:inst9|counter[14]     ; PseudoPll:inst9|counter[15]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; PseudoPll:inst9|counter[2]      ; PseudoPll:inst9|counter[3]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; PseudoPll:inst9|counter[4]      ; PseudoPll:inst9|counter[5]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; PseudoPll:inst9|counter[8]      ; PseudoPll:inst9|counter[9]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; PseudoPll:inst9|counter[10]     ; PseudoPll:inst9|counter[11]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; PseudoPll:inst9|counter[12]     ; PseudoPll:inst9|counter[13]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; PseudoPll:inst9|counter[0]      ; PseudoPll:inst9|counter[2]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; PseudoPll:inst9|counter[6]      ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; PseudoPll:inst9|counter[4]      ; PseudoPll:inst9|counter[6]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; PseudoPll:inst9|counter[2]      ; PseudoPll:inst9|counter[4]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; PseudoPll:inst9|counter[8]      ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; PseudoPll:inst9|counter[12]     ; PseudoPll:inst9|counter[14]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; PseudoPll:inst9|counter[10]     ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.589      ;
; 0.517 ; PseudoPll:inst9|counter[5]      ; PseudoPll:inst9|counter[7]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; PseudoPll:inst9|counter[13]     ; PseudoPll:inst9|counter[15]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; PseudoPll:inst9|counter[1]      ; PseudoPll:inst9|counter[3]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; PseudoPll:inst9|counter[3]      ; PseudoPll:inst9|counter[5]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; PseudoPll:inst9|counter[11]     ; PseudoPll:inst9|counter[13]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.637      ;
; 0.518 ; PseudoPll:inst9|counter[7]      ; PseudoPll:inst9|counter[9]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.638      ;
; 0.518 ; PseudoPll:inst9|counter[9]      ; PseudoPll:inst9|counter[11]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.638      ;
; 0.520 ; PseudoPll:inst9|counter[5]      ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; PseudoPll:inst9|counter[3]      ; PseudoPll:inst9|counter[6]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; PseudoPll:inst9|counter[1]      ; PseudoPll:inst9|counter[4]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; PseudoPll:inst9|counter[11]     ; PseudoPll:inst9|counter[14]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.640      ;
; 0.521 ; PseudoPll:inst9|counter[7]      ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.641      ;
; 0.521 ; PseudoPll:inst9|counter[9]      ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.641      ;
; 0.530 ; PseudoPll:inst9|counter[0]      ; PseudoPll:inst9|counter[3]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.650      ;
; 0.530 ; PseudoPll:inst9|counter[6]      ; PseudoPll:inst9|counter[9]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.650      ;
; 0.531 ; PseudoPll:inst9|counter[4]      ; PseudoPll:inst9|counter[7]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.651      ;
; 0.531 ; PseudoPll:inst9|counter[2]      ; PseudoPll:inst9|counter[5]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.651      ;
; 0.531 ; PseudoPll:inst9|counter[8]      ; PseudoPll:inst9|counter[11]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.651      ;
; 0.532 ; PseudoPll:inst9|counter[12]     ; PseudoPll:inst9|counter[15]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.652      ;
; 0.532 ; PseudoPll:inst9|counter[10]     ; PseudoPll:inst9|counter[13]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.652      ;
; 0.533 ; PseudoPll:inst9|counter[0]      ; PseudoPll:inst9|counter[4]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.653      ;
; 0.533 ; PseudoPll:inst9|counter[6]      ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.653      ;
; 0.534 ; PseudoPll:inst9|counter[4]      ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.654      ;
; 0.534 ; PseudoPll:inst9|counter[2]      ; PseudoPll:inst9|counter[6]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.654      ;
; 0.534 ; PseudoPll:inst9|counter[8]      ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.654      ;
; 0.535 ; PseudoPll:inst9|counter[10]     ; PseudoPll:inst9|counter[14]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.655      ;
; 0.583 ; PseudoPll:inst9|counter[5]      ; PseudoPll:inst9|counter[9]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.703      ;
; 0.583 ; PseudoPll:inst9|counter[3]      ; PseudoPll:inst9|counter[7]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.703      ;
; 0.583 ; PseudoPll:inst9|counter[1]      ; PseudoPll:inst9|counter[5]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.703      ;
; 0.583 ; PseudoPll:inst9|counter[11]     ; PseudoPll:inst9|counter[15]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.703      ;
; 0.583 ; PseudoPll:inst9|desired_clk[18] ; PseudoPll:inst9|edges_per_on_cycle[13] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.038      ; 0.705      ;
; 0.584 ; PseudoPll:inst9|counter[7]      ; PseudoPll:inst9|counter[11]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.704      ;
; 0.584 ; PseudoPll:inst9|counter[9]      ; PseudoPll:inst9|counter[13]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.704      ;
; 0.586 ; PseudoPll:inst9|counter[5]      ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.706      ;
; 0.586 ; PseudoPll:inst9|counter[3]      ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.706      ;
; 0.586 ; PseudoPll:inst9|counter[1]      ; PseudoPll:inst9|counter[6]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.706      ;
; 0.587 ; PseudoPll:inst9|counter[7]      ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.707      ;
; 0.587 ; PseudoPll:inst9|counter[9]      ; PseudoPll:inst9|counter[14]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.707      ;
; 0.590 ; PseudoPll:inst9|desired_clk[16] ; PseudoPll:inst9|edges_per_on_cycle[15] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.040      ; 0.714      ;
; 0.596 ; PseudoPll:inst9|counter[0]      ; PseudoPll:inst9|counter[5]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.716      ;
; 0.596 ; PseudoPll:inst9|counter[6]      ; PseudoPll:inst9|counter[11]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.716      ;
; 0.596 ; PseudoPll:inst9|desired_clk[12] ; PseudoPll:inst9|edges_per_on_cycle[20] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.040      ; 0.720      ;
; 0.597 ; PseudoPll:inst9|counter[4]      ; PseudoPll:inst9|counter[9]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.717      ;
; 0.597 ; PseudoPll:inst9|counter[2]      ; PseudoPll:inst9|counter[7]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.717      ;
; 0.597 ; PseudoPll:inst9|counter[8]      ; PseudoPll:inst9|counter[13]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.717      ;
; 0.598 ; PseudoPll:inst9|counter[10]     ; PseudoPll:inst9|counter[15]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.718      ;
; 0.599 ; PseudoPll:inst9|counter[0]      ; PseudoPll:inst9|counter[6]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.719      ;
; 0.599 ; PseudoPll:inst9|counter[6]      ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.719      ;
; 0.600 ; PseudoPll:inst9|counter[4]      ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.720      ;
; 0.600 ; PseudoPll:inst9|counter[2]      ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.720      ;
; 0.600 ; PseudoPll:inst9|counter[8]      ; PseudoPll:inst9|counter[14]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.720      ;
; 0.613 ; PseudoPll:inst9|desired_clk[15] ; PseudoPll:inst9|edges_per_on_cycle[16] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.040      ; 0.737      ;
; 0.631 ; PseudoPll:inst9|desired_clk[19] ; PseudoPll:inst9|edges_per_on_cycle[12] ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.038      ; 0.753      ;
; 0.649 ; PseudoPll:inst9|counter[5]      ; PseudoPll:inst9|counter[11]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.769      ;
; 0.649 ; PseudoPll:inst9|counter[3]      ; PseudoPll:inst9|counter[9]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.769      ;
; 0.649 ; PseudoPll:inst9|counter[1]      ; PseudoPll:inst9|counter[7]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.769      ;
; 0.650 ; PseudoPll:inst9|counter[7]      ; PseudoPll:inst9|counter[13]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.770      ;
; 0.650 ; PseudoPll:inst9|counter[9]      ; PseudoPll:inst9|counter[15]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.770      ;
; 0.652 ; PseudoPll:inst9|counter[5]      ; PseudoPll:inst9|counter[12]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.772      ;
; 0.652 ; PseudoPll:inst9|counter[3]      ; PseudoPll:inst9|counter[10]            ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.772      ;
; 0.652 ; PseudoPll:inst9|counter[1]      ; PseudoPll:inst9|counter[8]             ; Clk_50MHz               ; Clk_50MHz   ; 0.000        ; 0.036      ; 0.772      ;
+-------+---------------------------------+----------------------------------------+-------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'PseudoPll:inst9|clk_out'                                                                                                                      ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node                                                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.467 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.155      ; 0.675      ;
; 0.467 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.155      ; 0.675      ;
; 0.467 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.155      ; 0.675      ;
; 0.467 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.155      ; 0.675      ;
; 0.467 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 1.000        ; 0.155      ; 0.675      ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'PseudoPll:inst9|clk_out'                                                                                                                       ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node                                                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.283 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[0] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.235      ; 0.602      ;
; 0.283 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[1] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.235      ; 0.602      ;
; 0.283 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[3] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.235      ; 0.602      ;
; 0.283 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[4] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.235      ; 0.602      ;
; 0.283 ; SAR:inst5|reset ; SAR:inst5|up_counter_mod34:up_counter_33|counter_up[2] ; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 0.000        ; 0.235      ; 0.602      ;
+-------+-----------------+--------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                    ;
+--------------------------+----------+-------+----------+---------+---------------------+
; Clock                    ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack         ; -76.307  ; 0.186 ; 0.073    ; 0.283   ; -1.000              ;
;  Clk_50MHz               ; -76.307  ; 0.304 ; N/A      ; N/A     ; 9.417               ;
;  PseudoPll:inst9|clk_out ; -4.258   ; 0.186 ; 0.073    ; 0.283   ; -1.000              ;
; Design-wide TNS          ; -958.304 ; 0.0   ; 0.0      ; 0.0     ; -57.0               ;
;  Clk_50MHz               ; -818.866 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  PseudoPll:inst9|clk_out ; -139.438 ; 0.000 ; 0.000    ; 0.000   ; -57.000             ;
+--------------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LE             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; New_start      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Clock_output   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SH             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VasAMorirLuchi ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; EOC_integrado           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Clk_50MHz               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Sel_Conversor           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Output_Enable           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Comparador              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_switches[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_switches[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_switches[7]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_switches[5]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_switches[6]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_switches[4]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_switches[3]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_switches[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LE             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; New_start      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Clock_output   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; SH             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; VasAMorirLuchi ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; Result[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Result[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Result[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Result[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Result[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Result[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Result[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Result[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LE             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; New_start      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Clock_output   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; SH             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; VasAMorirLuchi ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; Result[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Result[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Result[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Result[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Result[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Result[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Result[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Result[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LE             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; New_start      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Clock_output   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SH             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VasAMorirLuchi ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; Result[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                   ;
+-------------------------+-------------------------+--------------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+--------------+----------+----------+----------+
; Clk_50MHz               ; Clk_50MHz               ; > 2147483647 ; 0        ; 0        ; 0        ;
; PseudoPll:inst9|clk_out ; Clk_50MHz               ; 1            ; 1        ; 0        ; 0        ;
; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 5486         ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                    ;
+-------------------------+-------------------------+--------------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+--------------+----------+----------+----------+
; Clk_50MHz               ; Clk_50MHz               ; > 2147483647 ; 0        ; 0        ; 0        ;
; PseudoPll:inst9|clk_out ; Clk_50MHz               ; 1            ; 1        ; 0        ; 0        ;
; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 5486         ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                            ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 5        ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------+
; Removal Transfers                                                                             ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; PseudoPll:inst9|clk_out ; PseudoPll:inst9|clk_out ; 5        ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 209   ; 209  ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 37    ; 37   ;
+---------------------------------+-------+------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                            ;
+---------------------------------------------------+---------------------------------------------------+-----------+-------------+
; Target                                            ; Clock                                             ; Type      ; Status      ;
+---------------------------------------------------+---------------------------------------------------+-----------+-------------+
; Clk_50MHz                                         ; Clk_50MHz                                         ; Base      ; Constrained ;
; PseudoPll:inst9|clk_out                           ; PseudoPll:inst9|clk_out                           ; Base      ; Constrained ;
; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Generated ; Constrained ;
+---------------------------------------------------+---------------------------------------------------+-----------+-------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; Input Port      ; Comment                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; Comparador      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Output_Enable   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Sel_Conversor   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Start           ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_switches[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_switches[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_switches[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_switches[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_switches[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_switches[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_switches[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_switches[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                             ;
+----------------+---------------------------------------------------------------------------------------+
; Output Port    ; Comment                                                                               ;
+----------------+---------------------------------------------------------------------------------------+
; Clock_output   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LE             ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; New_start      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SH             ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; VasAMorirLuchi ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------+---------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; Input Port      ; Comment                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; Comparador      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Output_Enable   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Sel_Conversor   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Start           ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_switches[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_switches[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_switches[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_switches[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_switches[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_switches[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_switches[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_switches[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                             ;
+----------------+---------------------------------------------------------------------------------------+
; Output Port    ; Comment                                                                               ;
+----------------+---------------------------------------------------------------------------------------+
; Clock_output   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LE             ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; New_start      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SH             ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; VasAMorirLuchi ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Fri Jun 14 21:39:16 2019
Info: Command: quartus_sta LogicaADA -c LogicaADA
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'LogicaADA.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name Clk_50MHz Clk_50MHz
    Info (332110): create_generated_clock -source {inst7|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 50 -duty_cycle 50.00 -name {inst7|altpll_component|auto_generated|pll1|clk[0]} {inst7|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name PseudoPll:inst9|clk_out PseudoPll:inst9|clk_out
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -76.307
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -76.307            -818.866 Clk_50MHz 
    Info (332119):    -4.258            -139.438 PseudoPll:inst9|clk_out 
Info (332146): Worst-case hold slack is 0.346
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.346               0.000 PseudoPll:inst9|clk_out 
    Info (332119):     0.570               0.000 Clk_50MHz 
Info (332146): Worst-case recovery slack is 0.073
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.073               0.000 PseudoPll:inst9|clk_out 
Info (332146): Worst-case removal slack is 0.498
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.498               0.000 PseudoPll:inst9|clk_out 
Info (332146): Worst-case minimum pulse width slack is -1.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.000             -57.000 PseudoPll:inst9|clk_out 
    Info (332119):     9.668               0.000 Clk_50MHz 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -65.731
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -65.731            -684.118 Clk_50MHz 
    Info (332119):    -3.684            -118.805 PseudoPll:inst9|clk_out 
Info (332146): Worst-case hold slack is 0.307
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.307               0.000 PseudoPll:inst9|clk_out 
    Info (332119):     0.512               0.000 Clk_50MHz 
Info (332146): Worst-case recovery slack is 0.168
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.168               0.000 PseudoPll:inst9|clk_out 
Info (332146): Worst-case removal slack is 0.444
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.444               0.000 PseudoPll:inst9|clk_out 
Info (332146): Worst-case minimum pulse width slack is -1.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.000             -57.000 PseudoPll:inst9|clk_out 
    Info (332119):     9.695               0.000 Clk_50MHz 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -34.739
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -34.739            -297.212 Clk_50MHz 
    Info (332119):    -1.935             -54.451 PseudoPll:inst9|clk_out 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 PseudoPll:inst9|clk_out 
    Info (332119):     0.304               0.000 Clk_50MHz 
Info (332146): Worst-case recovery slack is 0.467
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.467               0.000 PseudoPll:inst9|clk_out 
Info (332146): Worst-case removal slack is 0.283
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.283               0.000 PseudoPll:inst9|clk_out 
Info (332146): Worst-case minimum pulse width slack is -1.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.000             -57.000 PseudoPll:inst9|clk_out 
    Info (332119):     9.417               0.000 Clk_50MHz 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4835 megabytes
    Info: Processing ended: Fri Jun 14 21:39:33 2019
    Info: Elapsed time: 00:00:17
    Info: Total CPU time (on all processors): 00:00:16


