//oanab
//29 oct 2007

csl_register_file rf{
  rf(){
    set_depth(16);
    set_width(4);
    set_reset_name("rst");
  }
};

csl_vector stim{
  stim(){
    set_unit_name(rf);
    set_direction(input);
    set_vc_header_comment("stim_vect");
  }
};

csl_vector exp{
  exp(){
   set_unit_name(rf);
   set_direction(output);
   set_vc_header_comment("exp_vect");
  }
};

csl_unit top_unit{
  //csl_port stim_p( input  );
  // csl_port exp_p ( output );
   csl_port p1(input);
   csl_port p2(input);
   csl_port clk(input);                  
   csl_port p4(input,4);
   csl_port p5(input,4);
   csl_port p6(input,4);
   csl_port p7(input,4);
   csl_port p8(output,4);
   csl_port p9(output,4);
   csl_port p10(input);
   csl_port p11(input);
   csl_port p12(input);
   csl_port p13(output);
   rf rf_a_i(.rst(p1),.clear(p2),.clock(clk),.wr_addr(p4),.rd_addr0(p5),.rd_addr1(p6),.data_in(p7),.data_out0(p8),.data_out1(p9),.wr_en(p10),.rd_en0(p11),.rd_en1(p12),.valid(p13));
   top_unit(){
      clk.set_attr( clock );
   }
};



csl_testbench tb{
  csl_signal clk(reg);
  rf rf;
   tb(){
    clk.set_attr(clock);
    add_logic(clock,clk,4,ns);
  }
};
