
<html>
<head>
  <meta http-equiv="Content-Type" content="text/html;charset=utf-8"/>
  <title>Questa Coverage Report</title>
  <link rel="StyleSheet" media="screen" href="../css/hdl2html.css"/>
</head>
<body id="hdl2html">
  <tt>
<pre>
<a name="1"><q-n>     1  </q-n></a><q-m>//------------------------------------------------------------------------------------------------------------------------//</q-m>
<a name="2"><q-n>     2  </q-n></a><q-m>//2017-08-13: V0.1 zhangshi   Original version. </q-m>
<a name="3"><q-n>     3  </q-n></a><q-m>//2017-11-09: V0.2 zhangshi   R&amp;W register's reserved bit can't be wrote.</q-m>
<a name="4"><q-n>     4  </q-n></a><q-m>//------------------------------------------------------------------------------------------------------------------------//</q-m>
<a name="5"><q-n>     5  </q-n></a> 
<a name="6"><q-n>     6  </q-n></a>   `<q-i>include</q-w> <q-l>"param_def.v"</q-l>
<a name="7"><q-n>     7  </q-n></a>   <q-w>module</q-w> ctrl_regs(	clk_i,
<a name="8"><q-n>     8  </q-n></a>						rstn_i,
<a name="9"><q-n>     9  </q-n></a>						cmd_i,
<a name="10"><q-n>     10  </q-n></a>						cmd_addr_i,
<a name="11"><q-n>     11  </q-n></a>						cmd_data_i,
<a name="12"><q-n>     12  </q-n></a>						cmd_data_o,
<a name="13"><q-n>     13  </q-n></a>			      slv0_pkglen_o,
<a name="14"><q-n>     14  </q-n></a>						slv1_pkglen_o,
<a name="15"><q-n>     15  </q-n></a>						slv2_pkglen_o,
<a name="16"><q-n>     16  </q-n></a>			      slv0_prio_o,
<a name="17"><q-n>     17  </q-n></a>						slv1_prio_o,
<a name="18"><q-n>     18  </q-n></a>						slv2_prio_o,		
<a name="19"><q-n>     19  </q-n></a>						slv0_margin_i,
<a name="20"><q-n>     20  </q-n></a>						slv1_margin_i,
<a name="21"><q-n>     21  </q-n></a>						slv2_margin_i,
<a name="22"><q-n>     22  </q-n></a>					 	slv0_en_o,
<a name="23"><q-n>     23  </q-n></a>						slv1_en_o,
<a name="24"><q-n>     24  </q-n></a>						slv2_en_o);
<a name="25"><q-n>     25  </q-n></a>						
<a name="26"><q-n>     26  </q-n></a><q-w>input</q-w> clk_i;
<a name="27"><q-n>     27  </q-n></a><q-w>input</q-w> rstn_i;
<a name="28"><q-n>     28  </q-n></a><q-w>input</q-w> [1:0] cmd_i;
<a name="29"><q-n>     29  </q-n></a><q-w>input</q-w> [`ADDR_WIDTH-1:0]  cmd_addr_i; 
<a name="30"><q-n>     30  </q-n></a><q-w>input</q-w> [`CMD_DATA_WIDTH-1:0]  cmd_data_i;
<a name="31"><q-n>     31  </q-n></a><q-w>input</q-w> [`FIFO_MARGIN_WIDTH-1:0] slv0_margin_i;
<a name="32"><q-n>     32  </q-n></a><q-w>input</q-w> [`FIFO_MARGIN_WIDTH-1:0] slv1_margin_i;
<a name="33"><q-n>     33  </q-n></a><q-w>input</q-w> [`FIFO_MARGIN_WIDTH-1:0] slv2_margin_i;
<a name="34"><q-n>     34  </q-n></a>
<a name="35"><q-n>     35  </q-n></a><q-w>reg</q-w> [`CMD_DATA_WIDTH-1:0] mem [5:0];
<a name="36"><q-n>     36  </q-n></a><q-w>reg</q-w> [`CMD_DATA_WIDTH-1:0] cmd_data_reg;
<a name="37"><q-n>     37  </q-n></a>
<a name="38"><q-n>     38  </q-n></a><q-w>output</q-w>  [`CMD_DATA_WIDTH-1:0] cmd_data_o;
<a name="39"><q-n>     39  </q-n></a><q-w>output</q-w>  [`PAC_LEN_WIDTH-1:0]  slv0_pkglen_o;
<a name="40"><q-n>     40  </q-n></a><q-w>output</q-w>  [`PAC_LEN_WIDTH-1:0]  slv1_pkglen_o;
<a name="41"><q-n>     41  </q-n></a><q-w>output</q-w>  [`PAC_LEN_WIDTH-1:0]  slv2_pkglen_o;
<a name="42"><q-n>     42  </q-n></a><q-w>output</q-w>  [`PRIO_WIDTH-1:0]  slv0_prio_o;
<a name="43"><q-n>     43  </q-n></a><q-w>output</q-w>  [`PRIO_WIDTH-1:0]  slv1_prio_o;
<a name="44"><q-n>     44  </q-n></a><q-w>output</q-w>  [`PRIO_WIDTH-1:0]  slv2_prio_o;
<a name="45"><q-n>     45  </q-n></a><q-w>output</q-w>   slv0_en_o;
<a name="46"><q-n>     46  </q-n></a><q-w>output</q-w>   slv1_en_o;
<a name="47"><q-n>     47  </q-n></a><q-w>output</q-w>   slv2_en_o;
<a name="48"><q-n>     48  </q-n></a>
<a name="49"><q-n>     49  </q-n></a><q-w>always</q-w> @ (<q-a>posedge</q-w> clk_i <q-t>or</q-w> <q-a>negedge</q-w> rstn_i) <q-m>//Trace fifo's margin</q-m>
<a name="50"><q-n>     50  </q-n></a><q-w>begin</q-w> 
<a name="51"><q-n>     51  </q-n></a>  <q-w>if</q-w> (!rstn_i)
<a name="52"><q-n>     52  </q-n></a>    <q-w>begin</q-w>
<a name="53"><q-n>     53  </q-n></a>      mem [`SLV0_R_REG] &lt;= 32'h00000020;   <q-m>//FIFO's depth is 32</q-m>
<a name="54"><q-n>     54  </q-n></a>      mem [`SLV1_R_REG] &lt;= 32'h00000020;
<a name="55"><q-n>     55  </q-n></a>      mem [`SLV2_R_REG] &lt;= 32'h00000020;
<a name="56"><q-n>     56  </q-n></a>    <q-w>end</q-w>
<a name="57"><q-n>     57  </q-n></a>    <q-w>else</q-w> 
<a name="58"><q-n>     58  </q-n></a>    <q-w>begin</q-w>
<a name="59"><q-n>     59  </q-n></a>      mem [`SLV0_R_REG] &lt;= {24'b0,slv0_margin_i};
<a name="60"><q-n>     60  </q-n></a>      mem [`SLV1_R_REG] &lt;= {24'b0,slv1_margin_i};
<a name="61"><q-n>     61  </q-n></a>      mem [`SLV2_R_REG] &lt;= {24'b0,slv2_margin_i};
<a name="62"><q-n>     62  </q-n></a>    <q-w>end</q-w>
<a name="63"><q-n>     63  </q-n></a><q-w>end</q-w>
<a name="64"><q-n>     64  </q-n></a>
<a name="65"><q-n>     65  </q-n></a><q-w>always</q-w> @ (<q-a>posedge</q-w> clk_i <q-t>or</q-w> <q-a>negedge</q-w> rstn_i) <q-m>//write R&amp;W register</q-m>
<a name="66"><q-n>     66  </q-n></a><q-w>begin</q-w>
<a name="67"><q-n>     67  </q-n></a>	<q-w>if</q-w> (!rstn_i)
<a name="68"><q-n>     68  </q-n></a>  <q-w>begin</q-w> 
<a name="69"><q-n>     69  </q-n></a>    mem [`SLV0_RW_REG] = 32'h00000007;
<a name="70"><q-n>     70  </q-n></a>    mem [`SLV1_RW_REG] = 32'h00000007;
<a name="71"><q-n>     71  </q-n></a>    mem [`SLV2_RW_REG] = 32'h00000007;
<a name="72"><q-n>     72  </q-n></a>  <q-w>end</q-w>
<a name="73"><q-n>     73  </q-n></a> <q-w>else</q-w> <q-w>if</q-w> (cmd_i== `WRITE) <q-w>begin</q-w>
<a name="74"><q-n>     74  </q-n></a>				<q-w>case</q-w>(cmd_addr_i)
<a name="75"><q-n>     75  </q-n></a>				`SLV0_RW_ADDR: mem[`SLV0_RW_REG]&lt;= {26'b0,cmd_data_i[`PAC_LEN_HIGH:0]};				
<a name="76"><q-n>     76  </q-n></a>				`SLV1_RW_ADDR: mem[`SLV1_RW_REG]&lt;= {26'b0,cmd_data_i[`PAC_LEN_HIGH:0]};			
<a name="77"><q-n>     77  </q-n></a>				`SLV2_RW_ADDR: mem[`SLV2_RW_REG]&lt;= {26'b0,cmd_data_i[`PAC_LEN_HIGH:0]};   
<a name="78"><q-n>     78  </q-n></a>				<q-w>endcase</q-w> 
<a name="79"><q-n>     79  </q-n></a>			<q-w>end</q-w>	
<a name="80"><q-n>     80  </q-n></a><q-w>end</q-w> 
<a name="81"><q-n>     81  </q-n></a>
<a name="82"><q-n>     82  </q-n></a><q-w>always</q-w>@ (<q-a>posedge</q-w> clk_i <q-t>or</q-w> <q-a>negedge</q-w> rstn_i) <q-m>// read R&amp;W, R register</q-m>
<a name="83"><q-n>     83  </q-n></a>  <q-w>if</q-w>(!rstn_i)
<a name="84"><q-n>     84  </q-n></a>  	  cmd_data_reg &lt;= 32'b0;
<a name="85"><q-n>     85  </q-n></a>		<q-w>else</q-w> <q-w>if</q-w>(cmd_i == `READ)
<a name="86"><q-n>     86  </q-n></a>      <q-w>begin</q-w>       
<a name="87"><q-n>     87  </q-n></a>				<q-w>case</q-w>(cmd_addr_i)
<a name="88"><q-n>     88  </q-n></a>				`SLV0_RW_ADDR:		cmd_data_reg  &lt;= mem[`SLV0_RW_REG];
<a name="89"><q-n>     89  </q-n></a>				`SLV1_RW_ADDR:		cmd_data_reg  &lt;= mem[`SLV1_RW_REG];
<a name="90"><q-n>     90  </q-n></a>				`SLV2_RW_ADDR:	  cmd_data_reg  &lt;= mem[`SLV2_RW_REG];					
<a name="91"><q-n>     91  </q-n></a>				`SLV0_R_ADDR: 		cmd_data_reg  &lt;= mem[`SLV0_R_REG];
<a name="92"><q-n>     92  </q-n></a>				`SLV1_R_ADDR: 		cmd_data_reg  &lt;= mem[`SLV1_R_REG];
<a name="93"><q-n>     93  </q-n></a>				`SLV2_R_ADDR: 		cmd_data_reg  &lt;= mem[`SLV2_R_REG];
<a name="94"><q-n>     94  </q-n></a>				<q-w>endcase</q-w>
<a name="95"><q-n>     95  </q-n></a>     <q-w>end</q-w>
<a name="96"><q-n>     96  </q-n></a>
<a name="97"><q-n>     97  </q-n></a><q-w>assign</q-w>  cmd_data_o  = cmd_data_reg;
<a name="98"><q-n>     98  </q-n></a><q-w>assign</q-w>  slv0_pkglen_o  = mem[`SLV0_RW_REG][`PAC_LEN_HIGH:`PAC_LEN_LOW];
<a name="99"><q-n>     99  </q-n></a><q-w>assign</q-w>  slv1_pkglen_o  = mem[`SLV1_RW_REG][`PAC_LEN_HIGH:`PAC_LEN_LOW];
<a name="100"><q-n>     100  </q-n></a><q-w>assign</q-w>  slv2_pkglen_o  = mem[`SLV2_RW_REG][`PAC_LEN_HIGH:`PAC_LEN_LOW];
<a name="101"><q-n>     101  </q-n></a>
<a name="102"><q-n>     102  </q-n></a><q-w>assign</q-w>  slv0_prio_o  = mem[`SLV0_RW_REG][`PRIO_HIGH:`PRIO_LOW];
<a name="103"><q-n>     103  </q-n></a><q-w>assign</q-w>  slv1_prio_o  = mem[`SLV1_RW_REG][`PRIO_HIGH:`PRIO_LOW];
<a name="104"><q-n>     104  </q-n></a><q-w>assign</q-w>  slv2_prio_o  = mem[`SLV2_RW_REG][`PRIO_HIGH:`PRIO_LOW];
<a name="105"><q-n>     105  </q-n></a>  
<a name="106"><q-n>     106  </q-n></a><q-w>assign</q-w>  slv0_en_o = mem[`SLV0_RW_REG][0];
<a name="107"><q-n>     107  </q-n></a><q-w>assign</q-w>  slv1_en_o = mem[`SLV1_RW_REG][0];
<a name="108"><q-n>     108  </q-n></a><q-w>assign</q-w>  slv2_en_o = mem[`SLV2_RW_REG][0];
<a name="109"><q-n>     109  </q-n></a>
<a name="110"><q-n>     110  </q-n></a><q-w>endmodule</q-w>
</pre>
</tt>

  
</body>
</html>
