2025 하반기 디지털시스템설계 텀프로젝트 주제로, CRC 오류 체크 알고리즘 기반의 Network Controller 설계를 목표로 한다. 

// 예비 보고서 내용 추가 예정 //



오전 3:05 2025-11-29
수정 내용 : 

0. est mode에서 특정 비트 인버젼 후 CRC detect 시 송수신은 인버젼된 data로, CRC는 원본 data로 연산 수행하도록 수정

1. CRC 에러 detect시 재입력 기능 추가에 대해

if) 메인 컨트롤러 모듈에서 루프백 받으면 데이터가 잘 전송됐다는 뜻이니까,  루프백 플래그(rx_valid)가 0일 때 (데이터 전송 실패) 일정 시간 기다렸다가 다시 데이터 입력받도록 하는 기능 추가로 해결 가능할 것으로 생각.
rx_valid가 0이 되는 상황은 CRC detect 됐을 때랑 data format 깨졌을 때, 물리적으로 연결 안 되있을 때 정도.

2. 데이터 저장 가변 길이 문제
case문으로 길이 지정해두고 fsm으로 길이 지정.

3. CRC 알고리즘

모듈 내 구현된 CRC 알고리즘은 교안 속 8비트 동시 계산 방식이 아니라, 1비트씩 계산하는 형태이고
쉽게 생각하면 binary convolution sum을 슬라이딩 윈도우해서 하는 거랑 같은 방식.
 
