/*
###############################################################
#  Generated by:      Cadence Innovus 21.14-s109_1
#  OS:                Linux x86_64(Host ID caen-vnc-mi05.engin.umich.edu)
#  Generated on:      Thu Mar 30 18:28:53 2023
#  Design:            writeback_controller
#  Command:           saveNetlist /afs/umich.edu/class/eecs627/w23/groups/group4/CNN_LSTM/wb_controller/apr/wb_controller/data/writeback_controller.apr.physical.v -excludeLeafCell -phys -includePowerGround -excludeCellInst {PCORNER PFILLH PFILLQ PFILL1  FILL1TR FILL2TR FILL4TR FILL8TR FILL16TR FILL32TR FILL64TR}
###############################################################
*/
/////////////////////////////////////////////////////////////
// Created by: Synopsys DC Ultra(TM) in wire load mode
// Version   : T-2022.03-SP3
// Date      : Thu Mar 30 17:52:52 2023
/////////////////////////////////////////////////////////////
module state_delay_FIFO_1 (
	clock, 
	reset, 
	data_in, 
	data_out);
   input clock;
   input reset;
   input [2:0] data_in;
   output [2:0] data_out;

   assign data_out[2] = data_in[2] ;
   assign data_out[1] = data_in[1] ;
   assign data_out[0] = data_in[0] ;

   // Module instantiations
endmodule

module dff (
	clock, 
	reset, 
	data_in, 
	data_out);
   input clock;
   input reset;
   input [7:0] data_in;
   output [7:0] data_out;

   assign data_out[7] = data_in[7] ;
   assign data_out[6] = data_in[6] ;
   assign data_out[5] = data_in[5] ;
   assign data_out[4] = data_in[4] ;
   assign data_out[3] = data_in[3] ;
   assign data_out[2] = data_in[2] ;
   assign data_out[1] = data_in[1] ;
   assign data_out[0] = data_in[0] ;

   // Module instantiations
endmodule

module state_delay_FIFO_2 (
	clock, 
	reset, 
	data_in, 
	data_out);
   input clock;
   input reset;
   input [2:0] data_in;
   output [2:0] data_out;

   assign data_out[2] = data_in[2] ;
   assign data_out[1] = data_in[1] ;
   assign data_out[0] = data_in[0] ;

   // Module instantiations
endmodule

module delay_FIFO (
	clock, 
	reset, 
	data_in, 
	data_out);
   input clock;
   input reset;
   input [7:0] data_in;
   output [7:0] data_out;
endmodule

module state_delay_FIFO_3 (
	clock, 
	reset, 
	data_in, 
	data_out);
   input clock;
   input reset;
   input [2:0] data_in;
   output [2:0] data_out;

   assign data_out[2] = data_in[2] ;
   assign data_out[1] = data_in[1] ;
   assign data_out[0] = data_in[0] ;

   // Module instantiations
endmodule

module writeback_controller (
	clk, 
	reset, 
	DRAM_in3_WEN, 
	DRAM_in3_Data, 
	pk_out_3__PE_state__2_, 
	pk_out_3__PE_state__1_, 
	pk_out_3__PE_state__0_, 
	pk_out_3__data__7_, 
	pk_out_3__data__6_, 
	pk_out_3__data__5_, 
	pk_out_3__data__4_, 
	pk_out_3__data__3_, 
	pk_out_3__data__2_, 
	pk_out_3__data__1_, 
	pk_out_3__data__0_, 
	pk_out_2__PE_state__2_, 
	pk_out_2__PE_state__1_, 
	pk_out_2__PE_state__0_, 
	pk_out_2__data__7_, 
	pk_out_2__data__6_, 
	pk_out_2__data__5_, 
	pk_out_2__data__4_, 
	pk_out_2__data__3_, 
	pk_out_2__data__2_, 
	pk_out_2__data__1_, 
	pk_out_2__data__0_, 
	pk_out_1__PE_state__2_, 
	pk_out_1__PE_state__1_, 
	pk_out_1__PE_state__0_, 
	pk_out_1__data__7_, 
	pk_out_1__data__6_, 
	pk_out_1__data__5_, 
	pk_out_1__data__4_, 
	pk_out_1__data__3_, 
	pk_out_1__data__2_, 
	pk_out_1__data__1_, 
	pk_out_1__data__0_, 
	pk_out_0__PE_state__2_, 
	pk_out_0__PE_state__1_, 
	pk_out_0__PE_state__0_, 
	pk_out_0__data__7_, 
	pk_out_0__data__6_, 
	pk_out_0__data__5_, 
	pk_out_0__data__4_, 
	pk_out_0__data__3_, 
	pk_out_0__data__2_, 
	pk_out_0__data__1_, 
	pk_out_0__data__0_);
   input clk;
   input reset;
   output DRAM_in3_WEN;
   output [7:0] DRAM_in3_Data;
   input pk_out_3__PE_state__2_;
   input pk_out_3__PE_state__1_;
   input pk_out_3__PE_state__0_;
   input pk_out_3__data__7_;
   input pk_out_3__data__6_;
   input pk_out_3__data__5_;
   input pk_out_3__data__4_;
   input pk_out_3__data__3_;
   input pk_out_3__data__2_;
   input pk_out_3__data__1_;
   input pk_out_3__data__0_;
   input pk_out_2__PE_state__2_;
   input pk_out_2__PE_state__1_;
   input pk_out_2__PE_state__0_;
   input pk_out_2__data__7_;
   input pk_out_2__data__6_;
   input pk_out_2__data__5_;
   input pk_out_2__data__4_;
   input pk_out_2__data__3_;
   input pk_out_2__data__2_;
   input pk_out_2__data__1_;
   input pk_out_2__data__0_;
   input pk_out_1__PE_state__2_;
   input pk_out_1__PE_state__1_;
   input pk_out_1__PE_state__0_;
   input pk_out_1__data__7_;
   input pk_out_1__data__6_;
   input pk_out_1__data__5_;
   input pk_out_1__data__4_;
   input pk_out_1__data__3_;
   input pk_out_1__data__2_;
   input pk_out_1__data__1_;
   input pk_out_1__data__0_;
   input pk_out_0__PE_state__2_;
   input pk_out_0__PE_state__1_;
   input pk_out_0__PE_state__0_;
   input pk_out_0__data__7_;
   input pk_out_0__data__6_;
   input pk_out_0__data__5_;
   input pk_out_0__data__4_;
   input pk_out_0__data__3_;
   input pk_out_0__data__2_;
   input pk_out_0__data__1_;
   input pk_out_0__data__0_;

   // Internal wires
   wire FE_PHN7_pk_out_1__data__1;
   wire FE_PHN6_pk_out_1__data__0;
   wire FE_PHN5_pk_out_1__data__2;
   wire FE_PHN4_pk_out_1__data__6;
   wire FE_PHN3_pk_out_1__data__3;
   wire FE_PHN2_pk_out_1__data__4;
   wire FE_PHN1_pk_out_1__data__5;
   wire FE_PHN0_pk_out_1__data__7;
   wire VSS;
   wire VDD;
   wire CNN_out_state_3__2_;
   wire CNN_out_state_3__1_;
   wire CNN_out_state_3__0_;
   wire CNN_out_state_2__2_;
   wire CNN_out_state_2__1_;
   wire CNN_out_state_2__0_;
   wire CNN_out_state_1__2_;
   wire CNN_out_state_1__1_;
   wire CNN_out_state_1__0_;
   wire CNN_out_data_1__7_;
   wire CNN_out_data_1__6_;
   wire CNN_out_data_1__5_;
   wire CNN_out_data_1__4_;
   wire CNN_out_data_1__3_;
   wire CNN_out_data_1__2_;
   wire CNN_out_data_1__1_;
   wire CNN_out_data_1__0_;
   wire n5;
   wire n6;
   wire n7;
   wire n8;
   wire n9;
   wire n10;
   wire n11;
   wire n12;
   wire n13;
   wire n14;
   wire n15;
   wire n16;
   wire n17;
   wire n18;
   wire n19;
   wire n21;
   wire n22;
   wire n23;
   wire n24;
   wire n28;
   wire n29;
   wire n30;
   wire n31;
   wire n32;
   wire n33;
   wire n34;
   wire n35;
   wire n36;
   wire n37;
   wire n38;
   wire n39;
   wire n40;
   wire n45;
   wire n46;
   wire n47;
   wire n48;
   wire n49;
   wire n50;
   wire n51;
   wire n52;
   wire n53;
   wire n54;
   wire n55;
   wire n56;
   wire n57;
   wire n58;
   wire n59;
   wire CNN_out_data_3__7_;
   wire CNN_out_data_3__6_;
   wire CNN_out_data_3__5_;
   wire CNN_out_data_3__4_;
   wire CNN_out_data_3__3_;
   wire CNN_out_data_3__2_;
   wire CNN_out_data_3__1_;
   wire CNN_out_data_3__0_;
   wire CNN_out_data_2__7_;
   wire CNN_out_data_2__6_;
   wire CNN_out_data_2__5_;
   wire CNN_out_data_2__4_;
   wire CNN_out_data_2__3_;
   wire CNN_out_data_2__2_;
   wire CNN_out_data_2__1_;
   wire CNN_out_data_2__0_;

   // Module instantiations
   CLKBUFX2TR POSTROUTEFE_PHC7_pk_out_1__data__1 (
	.A(CNN_out_data_1__1_),
	.Y(FE_PHN7_pk_out_1__data__1), 
	.VSS(VSS), 
	.VDD(VDD));
   CLKBUFX2TR POSTROUTEFE_PHC6_pk_out_1__data__0 (
	.A(CNN_out_data_1__0_),
	.Y(FE_PHN6_pk_out_1__data__0), 
	.VSS(VSS), 
	.VDD(VDD));
   CLKBUFX2TR POSTROUTEFE_PHC5_pk_out_1__data__2 (
	.A(CNN_out_data_1__2_),
	.Y(FE_PHN5_pk_out_1__data__2), 
	.VSS(VSS), 
	.VDD(VDD));
   CLKBUFX2TR POSTROUTEFE_PHC4_pk_out_1__data__6 (
	.A(CNN_out_data_1__6_),
	.Y(FE_PHN4_pk_out_1__data__6), 
	.VSS(VSS), 
	.VDD(VDD));
   CLKBUFX2TR POSTROUTEFE_PHC3_pk_out_1__data__3 (
	.A(CNN_out_data_1__3_),
	.Y(FE_PHN3_pk_out_1__data__3), 
	.VSS(VSS), 
	.VDD(VDD));
   CLKBUFX2TR POSTROUTEFE_PHC2_pk_out_1__data__4 (
	.A(CNN_out_data_1__4_),
	.Y(FE_PHN2_pk_out_1__data__4), 
	.VSS(VSS), 
	.VDD(VDD));
   CLKBUFX2TR POSTROUTEFE_PHC1_pk_out_1__data__5 (
	.A(CNN_out_data_1__5_),
	.Y(FE_PHN1_pk_out_1__data__5), 
	.VSS(VSS), 
	.VDD(VDD));
   CLKBUFX2TR POSTROUTEFE_PHC0_pk_out_1__data__7 (
	.A(CNN_out_data_1__7_),
	.Y(FE_PHN0_pk_out_1__data__7), 
	.VSS(VSS), 
	.VDD(VDD));
   AOI22X1TR U10 (
	.A0(n29),
	.A1(pk_out_0__data__7_),
	.B0(n19),
	.B1(CNN_out_data_3__7_),
	.Y(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   AOI22X1TR U13 (
	.A0(n22),
	.A1(CNN_out_data_2__7_),
	.B0(n21),
	.B1(n59),
	.Y(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   AOI22X1TR U15 (
	.A0(n29),
	.A1(pk_out_0__data__6_),
	.B0(n19),
	.B1(CNN_out_data_3__6_),
	.Y(n8), 
	.VSS(VSS), 
	.VDD(VDD));
   AOI22X1TR U16 (
	.A0(n22),
	.A1(CNN_out_data_2__6_),
	.B0(n21),
	.B1(n58),
	.Y(n7), 
	.VSS(VSS), 
	.VDD(VDD));
   AOI22X1TR U18 (
	.A0(n29),
	.A1(pk_out_0__data__5_),
	.B0(n19),
	.B1(CNN_out_data_3__5_),
	.Y(n10), 
	.VSS(VSS), 
	.VDD(VDD));
   AOI22X1TR U19 (
	.A0(n22),
	.A1(CNN_out_data_2__5_),
	.B0(n21),
	.B1(n57),
	.Y(n9), 
	.VSS(VSS), 
	.VDD(VDD));
   AOI22X1TR U21 (
	.A0(n29),
	.A1(pk_out_0__data__4_),
	.B0(n19),
	.B1(CNN_out_data_3__4_),
	.Y(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   AOI22X1TR U22 (
	.A0(n22),
	.A1(CNN_out_data_2__4_),
	.B0(n21),
	.B1(n56),
	.Y(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   AOI22X1TR U24 (
	.A0(n29),
	.A1(pk_out_0__data__3_),
	.B0(n19),
	.B1(CNN_out_data_3__3_),
	.Y(n14), 
	.VSS(VSS), 
	.VDD(VDD));
   AOI22X1TR U25 (
	.A0(n22),
	.A1(CNN_out_data_2__3_),
	.B0(n21),
	.B1(n55),
	.Y(n13), 
	.VSS(VSS), 
	.VDD(VDD));
   AOI22X1TR U27 (
	.A0(n29),
	.A1(pk_out_0__data__2_),
	.B0(n19),
	.B1(CNN_out_data_3__2_),
	.Y(n16), 
	.VSS(VSS), 
	.VDD(VDD));
   AOI22X1TR U28 (
	.A0(n22),
	.A1(CNN_out_data_2__2_),
	.B0(n21),
	.B1(n54),
	.Y(n15), 
	.VSS(VSS), 
	.VDD(VDD));
   AOI22X1TR U30 (
	.A0(n29),
	.A1(pk_out_0__data__1_),
	.B0(n19),
	.B1(CNN_out_data_3__1_),
	.Y(n18), 
	.VSS(VSS), 
	.VDD(VDD));
   AOI22X1TR U31 (
	.A0(n22),
	.A1(CNN_out_data_2__1_),
	.B0(n21),
	.B1(n53),
	.Y(n17), 
	.VSS(VSS), 
	.VDD(VDD));
   AOI22X1TR U33 (
	.A0(n29),
	.A1(pk_out_0__data__0_),
	.B0(n19),
	.B1(CNN_out_data_3__0_),
	.Y(n24), 
	.VSS(VSS), 
	.VDD(VDD));
   AOI22X1TR U34 (
	.A0(n22),
	.A1(CNN_out_data_2__0_),
	.B0(n21),
	.B1(n52),
	.Y(n23), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFTRX2TR clk_r_REG2_S3_IP (
	.D(n36),
	.CK(clk),
	.RN(n48),
	.Q(n38),
	.QN(n51), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFTRX2TR clk_r_REG5_S1_IP (
	.D(n46),
	.CK(clk),
	.RN(n48),
	.Q(n37),
	.QN(n50), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFTRX1TR clk_r_REG4_S2_IP (
	.D(n39),
	.CK(clk),
	.RN(n48),
	.QN(n49), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFTRX1TR clk_r_REG3_S1_IP (
	.D(n45),
	.CK(clk),
	.RN(n48),
	.Q(n39), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X4TR U37 (
	.A(pk_out_0__PE_state__2_),
	.B(n28),
	.Y(n29), 
	.VSS(VSS), 
	.VDD(VDD));
   CLKINVX2TR U38 (
	.A(n30),
	.Y(n21), 
	.VSS(VSS), 
	.VDD(VDD));
   CLKINVX2TR U39 (
	.A(reset),
	.Y(n48), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X4TR U40 (
	.A(n32),
	.B(n38),
	.Y(n19), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1TR U41 (
	.A(n35),
	.Y(n47), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1TR U42 (
	.A(n34),
	.Y(n46), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2BX1TR U43 (
	.AN(n49),
	.B(n31),
	.Y(n32), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1TR U44 (
	.A(n33),
	.Y(n45), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U45 (
	.A(pk_out_0__PE_state__0_),
	.B(pk_out_0__PE_state__1_),
	.Y(n28), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2BX1TR U46 (
	.AN(n29),
	.B(n50),
	.Y(n31), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1TR U47 (
	.A(n49),
	.B(n31),
	.Y(n22), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2BX1TR U48 (
	.AN(n29),
	.B(n37),
	.Y(n30), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X2TR U49 (
	.A(n6),
	.B(n5),
	.Y(DRAM_in3_Data[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U50 (
	.A(n24),
	.B(n23),
	.Y(DRAM_in3_Data[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U51 (
	.A(n10),
	.B(n9),
	.Y(DRAM_in3_Data[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U52 (
	.A(n12),
	.B(n11),
	.Y(DRAM_in3_Data[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X2TR U53 (
	.A(n8),
	.B(n7),
	.Y(DRAM_in3_Data[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U54 (
	.A(n14),
	.B(n13),
	.Y(DRAM_in3_Data[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U55 (
	.A(n16),
	.B(n15),
	.Y(DRAM_in3_Data[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U56 (
	.A(n18),
	.B(n17),
	.Y(DRAM_in3_Data[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U57 (
	.A(n32),
	.B(n51),
	.Y(DRAM_in3_WEN), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3BX1TR U58 (
	.AN(CNN_out_state_2__2_),
	.B(CNN_out_state_2__0_),
	.C(CNN_out_state_2__1_),
	.Y(n33), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3BX1TR U59 (
	.AN(CNN_out_state_1__2_),
	.B(CNN_out_state_1__0_),
	.C(CNN_out_state_1__1_),
	.Y(n34), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3BX1TR U60 (
	.AN(CNN_out_state_3__2_),
	.B(CNN_out_state_3__0_),
	.C(CNN_out_state_3__1_),
	.Y(n35), 
	.VSS(VSS), 
	.VDD(VDD));
   state_delay_FIFO_1 delay_s1 (
	.clock(clk),
	.reset(1'b0),
	.data_in({ pk_out_1__PE_state__2_,
		pk_out_1__PE_state__1_,
		pk_out_1__PE_state__0_ }),
	.data_out({ CNN_out_state_1__2_,
		CNN_out_state_1__1_,
		CNN_out_state_1__0_ }));
   dff delay_d1 (
	.clock(clk),
	.reset(1'b0),
	.data_in({ pk_out_1__data__7_,
		pk_out_1__data__6_,
		pk_out_1__data__5_,
		pk_out_1__data__4_,
		pk_out_1__data__3_,
		pk_out_1__data__2_,
		pk_out_1__data__1_,
		pk_out_1__data__0_ }),
	.data_out({ CNN_out_data_1__7_,
		CNN_out_data_1__6_,
		CNN_out_data_1__5_,
		CNN_out_data_1__4_,
		CNN_out_data_1__3_,
		CNN_out_data_1__2_,
		CNN_out_data_1__1_,
		CNN_out_data_1__0_ }));
   state_delay_FIFO_2 delay_s2 (
	.clock(clk),
	.reset(1'b0),
	.data_in({ pk_out_2__PE_state__2_,
		pk_out_2__PE_state__1_,
		pk_out_2__PE_state__0_ }),
	.data_out({ CNN_out_state_2__2_,
		CNN_out_state_2__1_,
		CNN_out_state_2__0_ }));
   delay_FIFO delay_d2 (
	.clock(clk),
	.reset(reset),
	.data_in({ pk_out_2__data__7_,
		pk_out_2__data__6_,
		pk_out_2__data__5_,
		pk_out_2__data__4_,
		pk_out_2__data__3_,
		pk_out_2__data__2_,
		pk_out_2__data__1_,
		pk_out_2__data__0_ }),
	.data_out({ CNN_out_data_2__7_,
		CNN_out_data_2__6_,
		CNN_out_data_2__5_,
		CNN_out_data_2__4_,
		CNN_out_data_2__3_,
		CNN_out_data_2__2_,
		CNN_out_data_2__1_,
		CNN_out_data_2__0_ }));
   state_delay_FIFO_3 delay_s3 (
	.clock(clk),
	.reset(1'b0),
	.data_in({ pk_out_3__PE_state__2_,
		pk_out_3__PE_state__1_,
		pk_out_3__PE_state__0_ }),
	.data_out({ CNN_out_state_3__2_,
		CNN_out_state_3__1_,
		CNN_out_state_3__0_ }));
   delay_FIFO delay_d3 (
	.clock(clk),
	.reset(reset),
	.data_in({ pk_out_3__data__7_,
		pk_out_3__data__6_,
		pk_out_3__data__5_,
		pk_out_3__data__4_,
		pk_out_3__data__3_,
		pk_out_3__data__2_,
		pk_out_3__data__1_,
		pk_out_3__data__0_ }),
	.data_out({ CNN_out_data_3__7_,
		CNN_out_data_3__6_,
		CNN_out_data_3__5_,
		CNN_out_data_3__4_,
		CNN_out_data_3__3_,
		CNN_out_data_3__2_,
		CNN_out_data_3__1_,
		CNN_out_data_3__0_ }));
   DFFTRX1TR clk_r_REG13_S1 (
	.D(FE_PHN6_pk_out_1__data__0),
	.CK(clk),
	.RN(n48),
	.Q(n52), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFTRX1TR clk_r_REG12_S1 (
	.D(FE_PHN7_pk_out_1__data__1),
	.CK(clk),
	.RN(n48),
	.Q(n53), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFTRX1TR clk_r_REG11_S1 (
	.D(FE_PHN5_pk_out_1__data__2),
	.CK(clk),
	.RN(n48),
	.Q(n54), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFTRX1TR clk_r_REG10_S1 (
	.D(FE_PHN3_pk_out_1__data__3),
	.CK(clk),
	.RN(n48),
	.Q(n55), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFTRX1TR clk_r_REG9_S1 (
	.D(FE_PHN2_pk_out_1__data__4),
	.CK(clk),
	.RN(n48),
	.Q(n56), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFTRX1TR clk_r_REG8_S1 (
	.D(FE_PHN1_pk_out_1__data__5),
	.CK(clk),
	.RN(n48),
	.Q(n57), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFTRX1TR clk_r_REG7_S1 (
	.D(FE_PHN4_pk_out_1__data__6),
	.CK(clk),
	.RN(n48),
	.Q(n58), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFTRX1TR clk_r_REG6_S1 (
	.D(FE_PHN0_pk_out_1__data__7),
	.CK(clk),
	.RN(n48),
	.Q(n59), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFTRX1TR clk_r_REG1_S2_IP (
	.D(n40),
	.CK(clk),
	.RN(n48),
	.Q(n36), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFTRX1TR clk_r_REG0_S1_IP (
	.D(n47),
	.CK(clk),
	.RN(n48),
	.Q(n40), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

