TimeQuest Timing Analyzer report for Labfourwtf
Thu Oct 23 15:27:41 2014
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Setup: 'KEY[1]'
 13. Slow Model Setup: 'clk_div:comb_3|clock_100hz_reg'
 14. Slow Model Setup: 'clk_div:comb_3|clock_100Khz_reg'
 15. Slow Model Setup: 'clk_div:comb_3|clock_10Khz_reg'
 16. Slow Model Setup: 'clk_div:comb_3|clock_1Mhz_reg'
 17. Slow Model Setup: 'clk_div:comb_3|clock_10Hz_reg'
 18. Slow Model Setup: 'clk_div:comb_3|clock_1Khz_reg'
 19. Slow Model Hold: 'CLOCK_50'
 20. Slow Model Hold: 'clk_div:comb_3|clock_100Khz_reg'
 21. Slow Model Hold: 'clk_div:comb_3|clock_100hz_reg'
 22. Slow Model Hold: 'clk_div:comb_3|clock_10Hz_reg'
 23. Slow Model Hold: 'clk_div:comb_3|clock_10Khz_reg'
 24. Slow Model Hold: 'clk_div:comb_3|clock_1Khz_reg'
 25. Slow Model Hold: 'clk_div:comb_3|clock_1Mhz_reg'
 26. Slow Model Hold: 'KEY[1]'
 27. Slow Model Minimum Pulse Width: 'KEY[1]'
 28. Slow Model Minimum Pulse Width: 'CLOCK_50'
 29. Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_100Khz_reg'
 30. Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_100hz_reg'
 31. Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Hz_reg'
 32. Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Khz_reg'
 33. Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Khz_reg'
 34. Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Mhz_reg'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Fast Model Setup Summary
 40. Fast Model Hold Summary
 41. Fast Model Recovery Summary
 42. Fast Model Removal Summary
 43. Fast Model Minimum Pulse Width Summary
 44. Fast Model Setup: 'CLOCK_50'
 45. Fast Model Setup: 'KEY[1]'
 46. Fast Model Setup: 'clk_div:comb_3|clock_100Khz_reg'
 47. Fast Model Setup: 'clk_div:comb_3|clock_100hz_reg'
 48. Fast Model Setup: 'clk_div:comb_3|clock_10Khz_reg'
 49. Fast Model Setup: 'clk_div:comb_3|clock_1Mhz_reg'
 50. Fast Model Setup: 'clk_div:comb_3|clock_10Hz_reg'
 51. Fast Model Setup: 'clk_div:comb_3|clock_1Khz_reg'
 52. Fast Model Hold: 'CLOCK_50'
 53. Fast Model Hold: 'clk_div:comb_3|clock_100Khz_reg'
 54. Fast Model Hold: 'clk_div:comb_3|clock_100hz_reg'
 55. Fast Model Hold: 'clk_div:comb_3|clock_10Hz_reg'
 56. Fast Model Hold: 'clk_div:comb_3|clock_10Khz_reg'
 57. Fast Model Hold: 'clk_div:comb_3|clock_1Khz_reg'
 58. Fast Model Hold: 'clk_div:comb_3|clock_1Mhz_reg'
 59. Fast Model Hold: 'KEY[1]'
 60. Fast Model Minimum Pulse Width: 'KEY[1]'
 61. Fast Model Minimum Pulse Width: 'CLOCK_50'
 62. Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_100Khz_reg'
 63. Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_100hz_reg'
 64. Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Hz_reg'
 65. Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Khz_reg'
 66. Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Khz_reg'
 67. Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Mhz_reg'
 68. Setup Times
 69. Hold Times
 70. Clock to Output Times
 71. Minimum Clock to Output Times
 72. Multicorner Timing Analysis Summary
 73. Setup Times
 74. Hold Times
 75. Clock to Output Times
 76. Minimum Clock to Output Times
 77. Setup Transfers
 78. Hold Transfers
 79. Report TCCS
 80. Report RSKM
 81. Unconstrained Paths
 82. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Labfourwtf                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clock Name                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                             ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; clk_div:comb_3|clock_1Khz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_3|clock_1Khz_reg }   ;
; clk_div:comb_3|clock_1Mhz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_3|clock_1Mhz_reg }   ;
; clk_div:comb_3|clock_10Hz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_3|clock_10Hz_reg }   ;
; clk_div:comb_3|clock_10Khz_reg  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_3|clock_10Khz_reg }  ;
; clk_div:comb_3|clock_100hz_reg  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_3|clock_100hz_reg }  ;
; clk_div:comb_3|clock_100Khz_reg ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_3|clock_100Khz_reg } ;
; CLOCK_50                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                        ;
; KEY[1]                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[1] }                          ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                ;
+------------+-----------------+---------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note                                                  ;
+------------+-----------------+---------------------------------+-------------------------------------------------------+
; 90.27 MHz  ; 90.27 MHz       ; KEY[1]                          ;                                                       ;
; 197.12 MHz ; 197.12 MHz      ; CLOCK_50                        ;                                                       ;
; 807.75 MHz ; 500.0 MHz       ; clk_div:comb_3|clock_100hz_reg  ; limit due to high minimum pulse width violation (tch) ;
; 812.35 MHz ; 500.0 MHz       ; clk_div:comb_3|clock_100Khz_reg ; limit due to high minimum pulse width violation (tch) ;
; 827.81 MHz ; 500.0 MHz       ; clk_div:comb_3|clock_10Khz_reg  ; limit due to high minimum pulse width violation (tch) ;
; 827.81 MHz ; 500.0 MHz       ; clk_div:comb_3|clock_1Mhz_reg   ; limit due to high minimum pulse width violation (tch) ;
; 934.58 MHz ; 500.0 MHz       ; clk_div:comb_3|clock_10Hz_reg   ; limit due to high minimum pulse width violation (tch) ;
; 938.97 MHz ; 500.0 MHz       ; clk_div:comb_3|clock_1Khz_reg   ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+---------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow Model Setup Summary                                 ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; CLOCK_50                        ; -6.662 ; -129.213      ;
; KEY[1]                          ; -5.039 ; -4668.525     ;
; clk_div:comb_3|clock_100hz_reg  ; -0.238 ; -0.284        ;
; clk_div:comb_3|clock_100Khz_reg ; -0.231 ; -0.303        ;
; clk_div:comb_3|clock_10Khz_reg  ; -0.208 ; -0.279        ;
; clk_div:comb_3|clock_1Mhz_reg   ; -0.208 ; -0.279        ;
; clk_div:comb_3|clock_10Hz_reg   ; -0.070 ; -0.139        ;
; clk_div:comb_3|clock_1Khz_reg   ; -0.065 ; -0.131        ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Hold Summary                                 ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; CLOCK_50                        ; 0.123 ; 0.000         ;
; clk_div:comb_3|clock_100Khz_reg ; 0.391 ; 0.000         ;
; clk_div:comb_3|clock_100hz_reg  ; 0.391 ; 0.000         ;
; clk_div:comb_3|clock_10Hz_reg   ; 0.391 ; 0.000         ;
; clk_div:comb_3|clock_10Khz_reg  ; 0.391 ; 0.000         ;
; clk_div:comb_3|clock_1Khz_reg   ; 0.391 ; 0.000         ;
; clk_div:comb_3|clock_1Mhz_reg   ; 0.391 ; 0.000         ;
; KEY[1]                          ; 0.515 ; 0.000         ;
+---------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; KEY[1]                          ; -2.000 ; -1902.524     ;
; CLOCK_50                        ; -1.380 ; -76.380       ;
; clk_div:comb_3|clock_100Khz_reg ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_100hz_reg  ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_10Hz_reg   ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_10Khz_reg  ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_1Khz_reg   ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_1Mhz_reg   ; -0.500 ; -4.000        ;
+---------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                    ;
+--------+-------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.662 ; lcd_display_address[5]  ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.082     ; 4.616      ;
; -6.520 ; lcd_display_address[29] ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.076     ; 4.480      ;
; -6.506 ; lcd_display_address[5]  ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.081     ; 4.461      ;
; -6.494 ; lcd_display_address[5]  ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.081     ; 4.449      ;
; -6.493 ; lcd_display_address[28] ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.081     ; 4.448      ;
; -6.489 ; lcd_display_address[18] ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.082     ; 4.443      ;
; -6.484 ; lcd_display_address[1]  ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.082     ; 4.438      ;
; -6.481 ; lcd_display_address[28] ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.081     ; 4.436      ;
; -6.477 ; lcd_display_address[18] ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.082     ; 4.431      ;
; -6.472 ; lcd_display_address[30] ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.081     ; 4.427      ;
; -6.469 ; lcd_display_address[28] ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.082     ; 4.423      ;
; -6.460 ; lcd_display_address[30] ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.081     ; 4.415      ;
; -6.458 ; lcd_display_address[22] ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.082     ; 4.412      ;
; -6.447 ; lcd_display_address[31] ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.081     ; 4.402      ;
; -6.446 ; lcd_display_address[22] ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.082     ; 4.400      ;
; -6.435 ; lcd_display_address[31] ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.081     ; 4.390      ;
; -6.430 ; lcd_display_address[18] ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.083     ; 4.383      ;
; -6.413 ; lcd_display_address[30] ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.082     ; 4.367      ;
; -6.400 ; q[22]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.082     ; 4.354      ;
; -6.399 ; lcd_display_address[22] ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.083     ; 4.352      ;
; -6.391 ; lcd_display_address[25] ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.076     ; 4.351      ;
; -6.388 ; q[22]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.082     ; 4.342      ;
; -6.370 ; lcd_display_address[24] ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.081     ; 4.325      ;
; -6.368 ; lcd_display_address[31] ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.082     ; 4.322      ;
; -6.364 ; lcd_display_address[29] ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.075     ; 4.325      ;
; -6.361 ; lcd_display_address[5]  ; LCD_Display:comb_668|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.081     ; 4.316      ;
; -6.358 ; lcd_display_address[24] ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.081     ; 4.313      ;
; -6.352 ; lcd_display_address[29] ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.075     ; 4.313      ;
; -6.346 ; lcd_display_address[24] ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.082     ; 4.300      ;
; -6.341 ; lcd_display_address[26] ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.081     ; 4.296      ;
; -6.341 ; q[22]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.083     ; 4.294      ;
; -6.335 ; q[18]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.082     ; 4.289      ;
; -6.329 ; lcd_display_address[26] ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.081     ; 4.284      ;
; -6.328 ; lcd_display_address[1]  ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.081     ; 4.283      ;
; -6.323 ; q[18]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.082     ; 4.277      ;
; -6.321 ; lcd_display_address[27] ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.081     ; 4.276      ;
; -6.316 ; lcd_display_address[1]  ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.081     ; 4.271      ;
; -6.314 ; lcd_display_address[2]  ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.077     ; 4.273      ;
; -6.309 ; lcd_display_address[27] ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.081     ; 4.264      ;
; -6.306 ; q[30]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.077     ; 4.265      ;
; -6.303 ; q[25]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.076     ; 4.263      ;
; -6.302 ; lcd_display_address[2]  ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.077     ; 4.261      ;
; -6.294 ; q[30]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.077     ; 4.253      ;
; -6.286 ; lcd_display_address[20] ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.081     ; 4.241      ;
; -6.282 ; lcd_display_address[26] ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.082     ; 4.236      ;
; -6.276 ; q[18]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.083     ; 4.229      ;
; -6.274 ; lcd_display_address[20] ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.081     ; 4.229      ;
; -6.262 ; lcd_display_address[20] ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.082     ; 4.216      ;
; -6.255 ; lcd_display_address[2]  ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.078     ; 4.213      ;
; -6.247 ; q[30]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.078     ; 4.205      ;
; -6.244 ; q[9]                    ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.080     ; 4.200      ;
; -6.242 ; lcd_display_address[27] ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.082     ; 4.196      ;
; -6.238 ; q[24]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.075     ; 4.199      ;
; -6.238 ; q[27]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.081     ; 4.193      ;
; -6.235 ; lcd_display_address[25] ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.075     ; 4.196      ;
; -6.226 ; q[1]                    ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.082     ; 4.180      ;
; -6.226 ; q[24]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.075     ; 4.187      ;
; -6.226 ; q[27]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.081     ; 4.181      ;
; -6.223 ; lcd_display_address[25] ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.075     ; 4.184      ;
; -6.219 ; lcd_display_address[29] ; LCD_Display:comb_668|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.075     ; 4.180      ;
; -6.214 ; q[24]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.076     ; 4.174      ;
; -6.206 ; q[21]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.074     ; 4.168      ;
; -6.203 ; lcd_display_address[7]  ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.075     ; 4.164      ;
; -6.195 ; lcd_display_address[4]  ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.075     ; 4.156      ;
; -6.191 ; lcd_display_address[7]  ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.075     ; 4.152      ;
; -6.189 ; lcd_display_address[5]  ; LCD_Display:comb_668|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.081     ; 4.144      ;
; -6.183 ; lcd_display_address[4]  ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.075     ; 4.144      ;
; -6.183 ; lcd_display_address[1]  ; LCD_Display:comb_668|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.081     ; 4.138      ;
; -6.175 ; lcd_display_address[6]  ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.077     ; 4.134      ;
; -6.172 ; q[26]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.077     ; 4.131      ;
; -6.171 ; lcd_display_address[4]  ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.076     ; 4.131      ;
; -6.167 ; q[17]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.074     ; 4.129      ;
; -6.163 ; lcd_display_address[6]  ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.077     ; 4.122      ;
; -6.160 ; q[19]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.073     ; 4.123      ;
; -6.160 ; q[26]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.077     ; 4.119      ;
; -6.159 ; q[27]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.082     ; 4.113      ;
; -6.148 ; q[19]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.073     ; 4.111      ;
; -6.147 ; q[25]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.075     ; 4.108      ;
; -6.135 ; q[25]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.075     ; 4.096      ;
; -6.132 ; lcd_display_address[21] ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.083     ; 4.085      ;
; -6.129 ; lcd_display_address[18] ; LCD_Display:comb_668|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.082     ; 4.083      ;
; -6.127 ; q[29]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.076     ; 4.087      ;
; -6.124 ; lcd_display_address[7]  ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.076     ; 4.084      ;
; -6.124 ; q[23]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.073     ; 4.087      ;
; -6.118 ; lcd_display_address[14] ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.081     ; 4.073      ;
; -6.116 ; lcd_display_address[6]  ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.078     ; 4.074      ;
; -6.113 ; q[26]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.078     ; 4.071      ;
; -6.112 ; q[23]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.073     ; 4.075      ;
; -6.112 ; lcd_display_address[30] ; LCD_Display:comb_668|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.081     ; 4.067      ;
; -6.106 ; lcd_display_address[14] ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.081     ; 4.061      ;
; -6.103 ; lcd_display_address[31] ; LCD_Display:comb_668|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.081     ; 4.058      ;
; -6.100 ; lcd_display_address[5]  ; LCD_Display:comb_668|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.081     ; 4.055      ;
; -6.100 ; lcd_display_address[17] ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.083     ; 4.053      ;
; -6.098 ; lcd_display_address[22] ; LCD_Display:comb_668|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.082     ; 4.052      ;
; -6.093 ; lcd_display_address[5]  ; LCD_Display:comb_668|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.081     ; 4.048      ;
; -6.090 ; lcd_display_address[25] ; LCD_Display:comb_668|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.075     ; 4.051      ;
; -6.089 ; q[5]                    ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.082     ; 4.043      ;
; -6.088 ; q[9]                    ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.079     ; 4.045      ;
; -6.084 ; q[13]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.080     ; 4.040      ;
; -6.083 ; lcd_display_address[18] ; LCD_Display:comb_668|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.082     ; 4.037      ;
+--------+-------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[1]'                                                                                                                                    ;
+--------+--------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.039 ; writeIF_ID:comb_43|rt[2]             ; regfile32x32:comb_37|data_out_2[10]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.017      ; 5.592      ;
; -4.995 ; writeIF_ID:comb_43|rt[3]             ; regfile32x32:comb_37|data_out_2[29]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.026     ; 5.505      ;
; -4.984 ; writeIF_ID:comb_43|rt[2]             ; regfile32x32:comb_37|data_out_2[28]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.039     ; 5.481      ;
; -4.959 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[30]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.011     ; 5.484      ;
; -4.929 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[6]      ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.011      ; 5.476      ;
; -4.871 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[23]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.000      ; 5.407      ;
; -4.861 ; writeIF_ID:comb_43|rt[0]             ; regfile32x32:comb_37|data_out_2[11]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 5.407      ;
; -4.861 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[29]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.009     ; 5.388      ;
; -4.838 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[18]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.008     ; 5.366      ;
; -4.836 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[31]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 5.381      ;
; -4.825 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[15]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.000      ; 5.361      ;
; -4.822 ; writeIF_ID:comb_43|rt[2]             ; regfile32x32:comb_37|data_out_2[16]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.017      ; 5.375      ;
; -4.812 ; writeIF_ID:comb_43|rt[0]             ; regfile32x32:comb_37|data_out_2[26]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 5.353      ;
; -4.771 ; writeIF_ID:comb_43|rt[3]             ; regfile32x32:comb_37|data_out_2[10]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.017      ; 5.324      ;
; -4.764 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[22]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 5.306      ;
; -4.758 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[28]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.015     ; 5.279      ;
; -4.753 ; writeIF_ID:comb_43|rt[2]             ; regfile32x32:comb_37|data_out_2[29]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.026     ; 5.263      ;
; -4.746 ; regfile32x32:comb_37|regfile[2][21]  ; regfile32x32:comb_37|data_out_2[21]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.001      ; 5.283      ;
; -4.738 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[23]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.000      ; 5.274      ;
; -4.735 ; writeIF_ID:comb_43|rt[0]             ; regfile32x32:comb_37|data_out_2[21]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 5.281      ;
; -4.717 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[25]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.012      ; 5.265      ;
; -4.700 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[28]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.015     ; 5.221      ;
; -4.675 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[11]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 5.208      ;
; -4.667 ; writeIF_ID:comb_43|rt[3]             ; regfile32x32:comb_37|data_out_2[28]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.039     ; 5.164      ;
; -4.666 ; writeIF_ID:comb_43|rt[1]             ; regfile32x32:comb_37|data_out_2[26]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 5.207      ;
; -4.662 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[13]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.015      ; 5.213      ;
; -4.643 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[29]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.009     ; 5.170      ;
; -4.642 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[15]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.000      ; 5.178      ;
; -4.634 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[3]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 5.148      ;
; -4.634 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[5]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.011     ; 5.159      ;
; -4.630 ; regfile32x32:comb_37|regfile[21][29] ; regfile32x32:comb_37|data_out_2[29]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.025     ; 5.141      ;
; -4.623 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[27]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.018     ; 5.141      ;
; -4.618 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[18]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.008     ; 5.146      ;
; -4.615 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[30]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.004     ; 5.147      ;
; -4.614 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[9]      ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 5.154      ;
; -4.610 ; writeIF_ID:comb_43|rt[0]             ; regfile32x32:comb_37|data_out_2[23]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 5.153      ;
; -4.609 ; writeIF_ID:comb_43|rt[2]             ; regfile32x32:comb_37|data_out_2[1]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.010     ; 5.135      ;
; -4.607 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[5]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.004     ; 5.139      ;
; -4.604 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[1]      ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 5.146      ;
; -4.600 ; regfile32x32:comb_37|regfile[20][28] ; regfile32x32:comb_37|data_out_2[28]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.036     ; 5.100      ;
; -4.594 ; regfile32x32:comb_37|regfile[17][17] ; regfile32x32:comb_37|data_out_1[17]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.016     ; 5.114      ;
; -4.591 ; writeIF_ID:comb_43|rt[3]             ; regfile32x32:comb_37|data_out_2[16]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.017      ; 5.144      ;
; -4.589 ; writeIF_ID:comb_43|rt[2]             ; regfile32x32:comb_37|data_out_2[8]      ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.000      ; 5.125      ;
; -4.586 ; writeIF_ID:comb_43|rt[0]             ; regfile32x32:comb_37|data_out_2[19]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 5.125      ;
; -4.586 ; regfile32x32:comb_37|regfile[16][18] ; regfile32x32:comb_37|data_out_1[18]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 5.130      ;
; -4.586 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[28]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.008     ; 5.114      ;
; -4.586 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[11]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 5.126      ;
; -4.578 ; writeIF_ID:comb_43|rt[2]             ; regfile32x32:comb_37|data_out_2[13]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.010     ; 5.104      ;
; -4.575 ; writeIF_ID:comb_43|rt[3]             ; regfile32x32:comb_37|data_out_2[6]      ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 5.119      ;
; -4.573 ; writeIF_ID:comb_43|rt[3]             ; regfile32x32:comb_37|data_out_2[18]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.033     ; 5.076      ;
; -4.573 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[21]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 5.118      ;
; -4.573 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[5]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.011     ; 5.098      ;
; -4.572 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[1]      ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.013      ; 5.121      ;
; -4.570 ; writeIF_ID:comb_43|rt[1]             ; regfile32x32:comb_37|data_out_2[13]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.000      ; 5.106      ;
; -4.568 ; regfile32x32:comb_37|regfile[30][18] ; regfile32x32:comb_37|data_out_1[18]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.022      ; 5.126      ;
; -4.562 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[7]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.016     ; 5.082      ;
; -4.560 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[22]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.001     ; 5.095      ;
; -4.551 ; writeIF_ID:comb_43|rt[3]             ; regfile32x32:comb_37|data_out_2[11]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.000      ; 5.087      ;
; -4.546 ; writeIF_ID:comb_43|rt[1]             ; regfile32x32:comb_37|data_out_2[21]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 5.092      ;
; -4.545 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[8]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.001     ; 5.080      ;
; -4.540 ; writeIF_ID:comb_43|rt[2]             ; regfile32x32:comb_37|data_out_2[21]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.000      ; 5.076      ;
; -4.540 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[17]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 5.074      ;
; -4.537 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[11]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 5.070      ;
; -4.536 ; writeIF_ID:comb_43|rt[2]             ; regfile32x32:comb_37|data_out_2[14]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.008     ; 5.064      ;
; -4.534 ; regfile32x32:comb_37|regfile[21][17] ; regfile32x32:comb_37|data_out_2[17]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.032     ; 5.038      ;
; -4.532 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[3]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.029     ; 5.039      ;
; -4.532 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[1]      ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 5.074      ;
; -4.531 ; regfile32x32:comb_37|regfile[15][13] ; regfile32x32:comb_37|data_out_debug[13] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.029     ; 5.038      ;
; -4.530 ; writeIF_ID:comb_43|rs[0]             ; regfile32x32:comb_37|data_out_1[25]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.012      ; 5.078      ;
; -4.526 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[16]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.008     ; 5.054      ;
; -4.525 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[14]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 5.067      ;
; -4.523 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[4]      ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 5.069      ;
; -4.505 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[9]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 5.038      ;
; -4.504 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[0]      ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 5.046      ;
; -4.504 ; writeIF_ID:comb_43|rt[2]             ; regfile32x32:comb_37|data_out_2[15]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.008     ; 5.032      ;
; -4.504 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[30]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.011     ; 5.029      ;
; -4.504 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[6]      ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.011      ; 5.051      ;
; -4.502 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[13]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 5.046      ;
; -4.489 ; regfile32x32:comb_37|regfile[20][18] ; regfile32x32:comb_37|data_out_2[18]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.030     ; 4.995      ;
; -4.487 ; writeIF_ID:comb_43|rt[0]             ; regfile32x32:comb_37|data_out_2[29]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.016     ; 5.007      ;
; -4.483 ; writeIF_ID:comb_43|rt[3]             ; regfile32x32:comb_37|data_out_2[17]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.033     ; 4.986      ;
; -4.482 ; regfile32x32:comb_37|regfile[25][6]  ; regfile32x32:comb_37|data_out_2[6]      ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 5.026      ;
; -4.478 ; writeIF_ID:comb_43|rt[1]             ; regfile32x32:comb_37|data_out_2[23]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 5.021      ;
; -4.478 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[16]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.015     ; 4.999      ;
; -4.476 ; regfile32x32:comb_37|regfile[17][29] ; regfile32x32:comb_37|data_out_1[29]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.013     ; 4.999      ;
; -4.475 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[26]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 5.008      ;
; -4.474 ; writeIF_ID:comb_43|rt[0]             ; regfile32x32:comb_37|data_out_2[24]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 5.017      ;
; -4.458 ; writeIF_ID:comb_43|rt[0]             ; regfile32x32:comb_37|data_out_2[0]      ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.015      ; 5.009      ;
; -4.456 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[12]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 4.998      ;
; -4.456 ; writeIF_ID:comb_43|rt[0]             ; regfile32x32:comb_37|data_out_2[16]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.027      ; 5.019      ;
; -4.456 ; writeIF_ID:comb_43|rt[0]             ; regfile32x32:comb_37|data_out_2[6]      ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.018      ; 5.010      ;
; -4.454 ; writeIF_ID:comb_43|rt[0]             ; regfile32x32:comb_37|data_out_2[31]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.015     ; 4.975      ;
; -4.454 ; writeIF_ID:comb_43|rs[0]             ; regfile32x32:comb_37|data_out_1[22]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 4.996      ;
; -4.454 ; regfile32x32:comb_37|regfile[0][9]   ; regfile32x32:comb_37|data_out_1[9]      ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.019      ; 5.009      ;
; -4.453 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[24]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 4.995      ;
; -4.453 ; regfile32x32:comb_37|regfile[6][25]  ; regfile32x32:comb_37|data_out_1[25]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.015     ; 4.974      ;
; -4.452 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[13]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 4.996      ;
; -4.450 ; regfile32x32:comb_37|regfile[3][28]  ; regfile32x32:comb_37|data_out_1[28]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.004     ; 4.982      ;
; -4.446 ; regfile32x32:comb_37|regfile[0][31]  ; regfile32x32:comb_37|data_out_1[31]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.002      ; 4.984      ;
; -4.445 ; regfile32x32:comb_37|regfile[4][1]   ; regfile32x32:comb_37|data_out_1[1]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.016     ; 4.965      ;
+--------+--------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_3|clock_100hz_reg'                                                                                                                                ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.238 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 1.274      ;
; -0.046 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 1.082      ;
; -0.027 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 1.063      ;
; 0.003  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 1.033      ;
; 0.229  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.807      ;
; 0.232  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.804      ;
; 0.232  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.804      ;
; 0.233  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.803      ;
; 0.379  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_3|clock_100Khz_reg'                                                                                                                                   ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.231 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.267      ;
; -0.055 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.091      ;
; -0.048 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.084      ;
; -0.017 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.053      ;
; 0.218  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.818      ;
; 0.223  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.813      ;
; 0.223  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.813      ;
; 0.224  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.812      ;
; 0.379  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_3|clock_10Khz_reg'                                                                                                                                ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.208 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.244      ;
; -0.055 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.091      ;
; -0.048 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.084      ;
; -0.016 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.052      ;
; 0.218  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.818      ;
; 0.223  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.813      ;
; 0.223  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.813      ;
; 0.224  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.812      ;
; 0.379  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_3|clock_1Mhz_reg'                                                                                                                                   ;
+--------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.208 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.244      ;
; -0.055 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.091      ;
; -0.048 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.084      ;
; -0.016 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.052      ;
; 0.218  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.818      ;
; 0.223  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.813      ;
; 0.223  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.813      ;
; 0.224  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.812      ;
; 0.379  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_3|clock_10Hz_reg'                                                                                                                             ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.070 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.106      ;
; -0.069 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.105      ;
; -0.028 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.064      ;
; 0.002  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.034      ;
; 0.237  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.799      ;
; 0.238  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.798      ;
; 0.240  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.796      ;
; 0.240  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.796      ;
; 0.379  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_3|clock_1Khz_reg'                                                                                                                                 ;
+--------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.065 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.101      ;
; -0.036 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.072      ;
; -0.035 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.071      ;
; -0.030 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.066      ;
; 0.233  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.803      ;
; 0.235  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.801      ;
; 0.238  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.798      ;
; 0.239  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.797      ;
; 0.379  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                        ;
+-------+-------------------------------------------------+-------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; 0.123 ; clk_div:comb_3|clock_10Khz_int                  ; clk_div:comb_3|clock_10Khz_reg                  ; clk_div:comb_3|clock_100Khz_reg ; CLOCK_50    ; 0.000        ; 0.390      ; 0.779      ;
; 0.137 ; clk_div:comb_3|clock_1Khz_int                   ; clk_div:comb_3|clock_1Khz_reg                   ; clk_div:comb_3|clock_10Khz_reg  ; CLOCK_50    ; 0.000        ; 0.376      ; 0.779      ;
; 0.150 ; clk_div:comb_3|clock_100hz_int                  ; clk_div:comb_3|clock_100hz_reg                  ; clk_div:comb_3|clock_1Khz_reg   ; CLOCK_50    ; 0.000        ; 0.374      ; 0.790      ;
; 0.170 ; clk_div:comb_3|clock_1Hz_int                    ; clk_div:comb_3|clock_1Hz_reg                    ; clk_div:comb_3|clock_10Hz_reg   ; CLOCK_50    ; 0.000        ; 0.525      ; 0.961      ;
; 0.303 ; clk_div:comb_3|clock_10Hz_int                   ; clk_div:comb_3|clock_10Hz_reg                   ; clk_div:comb_3|clock_100hz_reg  ; CLOCK_50    ; 0.000        ; 0.393      ; 0.962      ;
; 0.308 ; clk_div:comb_3|clock_100Khz_int                 ; clk_div:comb_3|clock_100Khz_reg                 ; clk_div:comb_3|clock_1Mhz_reg   ; CLOCK_50    ; 0.000        ; 0.389      ; 0.963      ;
; 0.391 ; LCD_Display:comb_668|state.DROP_LCD_EN          ; LCD_Display:comb_668|state.DROP_LCD_EN          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:comb_668|next_command.RESET2        ; LCD_Display:comb_668|next_command.RESET2        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:comb_668|next_command.RESET3        ; LCD_Display:comb_668|next_command.RESET3        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:comb_668|next_command.FUNC_SET      ; LCD_Display:comb_668|next_command.FUNC_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:comb_668|next_command.DISPLAY_OFF   ; LCD_Display:comb_668|next_command.DISPLAY_OFF   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:comb_668|next_command.DISPLAY_CLEAR ; LCD_Display:comb_668|next_command.DISPLAY_CLEAR ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:comb_668|next_command.DISPLAY_ON    ; LCD_Display:comb_668|next_command.DISPLAY_ON    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:comb_668|next_command.MODE_SET      ; LCD_Display:comb_668|next_command.MODE_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:comb_668|LCD_EN                     ; LCD_Display:comb_668|LCD_EN                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:comb_668|LCD_RS                     ; LCD_Display:comb_668|LCD_RS                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:comb_668|DATA_BUS_VALUE[1]          ; LCD_Display:comb_668|DATA_BUS_VALUE[1]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:comb_668|DATA_BUS_VALUE[7]          ; LCD_Display:comb_668|DATA_BUS_VALUE[7]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.513 ; LCD_Display:comb_668|next_command.MODE_SET      ; LCD_Display:comb_668|state.MODE_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.779      ;
; 0.527 ; LCD_Display:comb_668|next_command.RETURN_HOME   ; LCD_Display:comb_668|state.RETURN_HOME          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.793      ;
; 0.528 ; LCD_Display:comb_668|next_command.RESET3        ; LCD_Display:comb_668|state.RESET3               ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.794      ;
; 0.532 ; LCD_Display:comb_668|state.RESET1               ; LCD_Display:comb_668|next_command.RESET2        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.798      ;
; 0.533 ; LCD_Display:comb_668|CLK_COUNT_400HZ[19]        ; LCD_Display:comb_668|CLK_COUNT_400HZ[19]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.799      ;
; 0.541 ; clk_div:comb_3|count_1Mhz[6]                    ; clk_div:comb_3|count_1Mhz[6]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.807      ;
; 0.541 ; LCD_Display:comb_668|state.DISPLAY_OFF          ; LCD_Display:comb_668|next_command.DISPLAY_CLEAR ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.807      ;
; 0.544 ; clk_div:comb_3|count_1Mhz[6]                    ; clk_div:comb_3|clock_1Mhz_int                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.810      ;
; 0.544 ; LCD_Display:comb_668|next_command.LINE2         ; LCD_Display:comb_668|state.LINE2                ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.810      ;
; 0.546 ; LCD_Display:comb_668|state.DROP_LCD_EN          ; LCD_Display:comb_668|next_command.RESET3        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.812      ;
; 0.549 ; LCD_Display:comb_668|next_command.Print_String  ; LCD_Display:comb_668|state.Print_String         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.815      ;
; 0.557 ; LCD_Display:comb_668|state.LINE2                ; LCD_Display:comb_668|DATA_BUS_VALUE[7]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.823      ;
; 0.638 ; LCD_Display:comb_668|state.RETURN_HOME          ; LCD_Display:comb_668|next_command.Print_String  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.904      ;
; 0.652 ; LCD_Display:comb_668|next_command.DISPLAY_ON    ; LCD_Display:comb_668|state.DISPLAY_ON           ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.918      ;
; 0.656 ; LCD_Display:comb_668|next_command.FUNC_SET      ; LCD_Display:comb_668|state.FUNC_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.922      ;
; 0.688 ; clk_div:comb_3|count_1Mhz[4]                    ; clk_div:comb_3|clock_1Mhz_int                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.954      ;
; 0.711 ; LCD_Display:comb_668|state.RESET3               ; LCD_Display:comb_668|next_command.FUNC_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.002     ; 0.975      ;
; 0.720 ; clk_div:comb_3|clock_1Mhz_int                   ; clk_div:comb_3|clock_1Mhz_reg                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.001     ; 0.985      ;
; 0.742 ; LCD_Display:comb_668|next_command.RESET2        ; LCD_Display:comb_668|state.RESET2               ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.008      ;
; 0.756 ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|state.DROP_LCD_EN          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.002      ; 1.024      ;
; 0.762 ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|LCD_EN                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.002      ; 1.030      ;
; 0.776 ; LCD_Display:comb_668|next_command.DISPLAY_OFF   ; LCD_Display:comb_668|state.DISPLAY_OFF          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.042      ;
; 0.778 ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|state.DISPLAY_CLEAR        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.044      ;
; 0.781 ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|next_command.DISPLAY_OFF   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.047      ;
; 0.781 ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|state.DISPLAY_OFF          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.047      ;
; 0.783 ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|LCD_RS                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.049      ;
; 0.784 ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|next_command.DISPLAY_ON    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.050      ;
; 0.784 ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|state.RESET2               ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.050      ;
; 0.785 ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|state.DISPLAY_ON           ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.051      ;
; 0.785 ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|state.FUNC_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.051      ;
; 0.788 ; LCD_Display:comb_668|CLK_COUNT_400HZ[1]         ; LCD_Display:comb_668|CLK_COUNT_400HZ[1]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.054      ;
; 0.797 ; LCD_Display:comb_668|CLK_COUNT_400HZ[10]        ; LCD_Display:comb_668|CLK_COUNT_400HZ[10]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.063      ;
; 0.798 ; LCD_Display:comb_668|CLK_COUNT_400HZ[3]         ; LCD_Display:comb_668|CLK_COUNT_400HZ[3]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.064      ;
; 0.801 ; LCD_Display:comb_668|CLK_COUNT_400HZ[5]         ; LCD_Display:comb_668|CLK_COUNT_400HZ[5]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.806 ; LCD_Display:comb_668|CLK_COUNT_400HZ[7]         ; LCD_Display:comb_668|CLK_COUNT_400HZ[7]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.807 ; LCD_Display:comb_668|CLK_COUNT_400HZ[11]        ; LCD_Display:comb_668|CLK_COUNT_400HZ[11]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.073      ;
; 0.810 ; LCD_Display:comb_668|CLK_COUNT_400HZ[8]         ; LCD_Display:comb_668|CLK_COUNT_400HZ[8]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; LCD_Display:comb_668|state.RETURN_HOME          ; LCD_Display:comb_668|DATA_BUS_VALUE[7]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.811 ; LCD_Display:comb_668|CLK_COUNT_400HZ[9]         ; LCD_Display:comb_668|CLK_COUNT_400HZ[9]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.077      ;
; 0.812 ; clk_div:comb_3|count_1Mhz[5]                    ; clk_div:comb_3|count_1Mhz[5]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.078      ;
; 0.813 ; LCD_Display:comb_668|CLK_COUNT_400HZ[12]        ; LCD_Display:comb_668|CLK_COUNT_400HZ[12]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; LCD_Display:comb_668|CLK_COUNT_400HZ[14]        ; LCD_Display:comb_668|CLK_COUNT_400HZ[14]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; LCD_Display:comb_668|CLK_COUNT_400HZ[17]        ; LCD_Display:comb_668|CLK_COUNT_400HZ[17]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.815 ; LCD_Display:comb_668|state.Print_String         ; LCD_Display:comb_668|next_command.LINE2         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.081      ;
; 0.816 ; clk_div:comb_3|count_1Mhz[5]                    ; clk_div:comb_3|clock_1Mhz_int                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.082      ;
; 0.817 ; LCD_Display:comb_668|state.Print_String         ; LCD_Display:comb_668|next_command.RETURN_HOME   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.083      ;
; 0.817 ; LCD_Display:comb_668|state.DROP_LCD_EN          ; LCD_Display:comb_668|LCD_EN                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.083      ;
; 0.818 ; clk_div:comb_3|count_1Mhz[1]                    ; clk_div:comb_3|count_1Mhz[1]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.084      ;
; 0.818 ; LCD_Display:comb_668|next_command.DISPLAY_CLEAR ; LCD_Display:comb_668|state.DISPLAY_CLEAR        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.084      ;
; 0.819 ; clk_div:comb_3|count_1Mhz[3]                    ; clk_div:comb_3|count_1Mhz[3]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.085      ;
; 0.819 ; LCD_Display:comb_668|state.Print_String         ; LCD_Display:comb_668|next_command.Print_String  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.085      ;
; 0.821 ; LCD_Display:comb_668|CLK_COUNT_400HZ[0]         ; LCD_Display:comb_668|CLK_COUNT_400HZ[0]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.087      ;
; 0.826 ; LCD_Display:comb_668|CHAR_COUNT[3]              ; LCD_Display:comb_668|CHAR_COUNT[3]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.092      ;
; 0.834 ; LCD_Display:comb_668|CLK_COUNT_400HZ[2]         ; LCD_Display:comb_668|CLK_COUNT_400HZ[2]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.100      ;
; 0.834 ; LCD_Display:comb_668|CLK_COUNT_400HZ[18]        ; LCD_Display:comb_668|CLK_COUNT_400HZ[18]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.100      ;
; 0.835 ; LCD_Display:comb_668|CLK_COUNT_400HZ[4]         ; LCD_Display:comb_668|CLK_COUNT_400HZ[4]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.838 ; LCD_Display:comb_668|CLK_COUNT_400HZ[6]         ; LCD_Display:comb_668|CLK_COUNT_400HZ[6]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; LCD_Display:comb_668|state.FUNC_SET             ; LCD_Display:comb_668|next_command.DISPLAY_OFF   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.105      ;
; 0.845 ; LCD_Display:comb_668|CLK_COUNT_400HZ[13]        ; LCD_Display:comb_668|CLK_COUNT_400HZ[13]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; LCD_Display:comb_668|CLK_COUNT_400HZ[15]        ; LCD_Display:comb_668|CLK_COUNT_400HZ[15]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; LCD_Display:comb_668|CLK_COUNT_400HZ[16]        ; LCD_Display:comb_668|CLK_COUNT_400HZ[16]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.856 ; LCD_Display:comb_668|state.DISPLAY_CLEAR        ; LCD_Display:comb_668|next_command.DISPLAY_ON    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.122      ;
; 0.858 ; clk_div:comb_3|count_1Mhz[0]                    ; clk_div:comb_3|count_1Mhz[0]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.124      ;
; 0.859 ; clk_div:comb_3|count_1Mhz[2]                    ; clk_div:comb_3|count_1Mhz[2]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.125      ;
; 0.860 ; clk_div:comb_3|count_1Mhz[4]                    ; clk_div:comb_3|count_1Mhz[4]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.126      ;
; 0.878 ; LCD_Display:comb_668|CHAR_COUNT[0]              ; LCD_Display:comb_668|CHAR_COUNT[0]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.144      ;
; 0.916 ; LCD_Display:comb_668|CHAR_COUNT[4]              ; LCD_Display:comb_668|CHAR_COUNT[4]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.182      ;
; 0.918 ; LCD_Display:comb_668|CHAR_COUNT[2]              ; LCD_Display:comb_668|CHAR_COUNT[2]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.184      ;
; 0.943 ; LCD_Display:comb_668|state.DROP_LCD_EN          ; LCD_Display:comb_668|state.HOLD                 ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.002     ; 1.207      ;
; 0.997 ; LCD_Display:comb_668|state.RESET2               ; LCD_Display:comb_668|next_command.RESET3        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.002      ; 1.265      ;
; 1.022 ; LCD_Display:comb_668|CHAR_COUNT[1]              ; LCD_Display:comb_668|CHAR_COUNT[1]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.288      ;
; 1.035 ; LCD_Display:comb_668|state.Print_String         ; LCD_Display:comb_668|LCD_RS                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.002     ; 1.299      ;
; 1.037 ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|state.RETURN_HOME          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.002      ; 1.305      ;
; 1.041 ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|state.Print_String         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.002      ; 1.309      ;
; 1.043 ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|state.RESET3               ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.002      ; 1.311      ;
; 1.044 ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|state.LINE2                ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.002      ; 1.312      ;
; 1.050 ; LCD_Display:comb_668|state.DROP_LCD_EN          ; LCD_Display:comb_668|next_command.RESET2        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.002     ; 1.314      ;
; 1.056 ; LCD_Display:comb_668|next_command.LINE2         ; LCD_Display:comb_668|next_command.LINE2         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.322      ;
; 1.058 ; LCD_Display:comb_668|state.DROP_LCD_EN          ; LCD_Display:comb_668|next_command.MODE_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.001     ; 1.323      ;
; 1.063 ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|next_command.RESET2        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.329      ;
; 1.066 ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|next_command.RESET3        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.002      ; 1.334      ;
; 1.066 ; LCD_Display:comb_668|state.DROP_LCD_EN          ; LCD_Display:comb_668|next_command.DISPLAY_OFF   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.002     ; 1.330      ;
+-------+-------------------------------------------------+-------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_3|clock_100Khz_reg'                                                                                                                                   ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.546 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.812      ;
; 0.547 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.813      ;
; 0.547 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.813      ;
; 0.552 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.818      ;
; 0.787 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.053      ;
; 0.818 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.084      ;
; 0.825 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.091      ;
; 1.001 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.267      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_3|clock_100hz_reg'                                                                                                                                ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.537 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.803      ;
; 0.538 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.804      ;
; 0.538 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.804      ;
; 0.541 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.807      ;
; 0.767 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 1.033      ;
; 0.797 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 1.063      ;
; 0.816 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 1.082      ;
; 1.008 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 1.274      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_3|clock_10Hz_reg'                                                                                                                             ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.530 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.796      ;
; 0.532 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.798      ;
; 0.533 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.799      ;
; 0.768 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.034      ;
; 0.798 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.064      ;
; 0.839 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.105      ;
; 0.840 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.106      ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_3|clock_10Khz_reg'                                                                                                                                ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.546 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.812      ;
; 0.547 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.813      ;
; 0.547 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.813      ;
; 0.552 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.818      ;
; 0.786 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.052      ;
; 0.818 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.084      ;
; 0.825 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.091      ;
; 0.978 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.244      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_3|clock_1Khz_reg'                                                                                                                                 ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.531 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.797      ;
; 0.532 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.798      ;
; 0.535 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.801      ;
; 0.537 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.803      ;
; 0.800 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.066      ;
; 0.805 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.072      ;
; 0.835 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.101      ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_3|clock_1Mhz_reg'                                                                                                                                   ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.546 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.812      ;
; 0.547 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.813      ;
; 0.547 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.813      ;
; 0.552 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.818      ;
; 0.786 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.052      ;
; 0.818 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.084      ;
; 0.825 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.091      ;
; 0.978 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.244      ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[1]'                                                                                                                                                                                  ;
+-------+---------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                             ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.515 ; writeIF_ID:comb_43|rd[2]                                                              ; writeID_EX:comb_42|exec_rd[2]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.781      ;
; 0.518 ; writeID_EX:comb_42|exec_rd[1]                                                         ; writeEX_MEM:comb_40|rd_mem[1]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.784      ;
; 0.518 ; writeIF_ID:comb_43|rd[3]                                                              ; writeID_EX:comb_42|exec_rd[3]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.784      ;
; 0.520 ; pc[31]                                                                                ; pc[31]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.786      ;
; 0.543 ; writeID_EX:comb_42|exec_rd[3]                                                         ; writeEX_MEM:comb_40|rd_mem[3]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.809      ;
; 0.663 ; writeEX_MEM:comb_40|mem_addr[0]                                                       ; writeMem_WB:comb_38|d2_WB[0]         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.929      ;
; 0.668 ; writeID_EX:comb_42|exec_rd[4]                                                         ; writeEX_MEM:comb_40|rd_mem[4]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.934      ;
; 0.674 ; writeEX_MEM:comb_40|rd_mem[3]                                                         ; writeMem_WB:comb_38|rd_WB[3]         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.940      ;
; 0.678 ; writeEX_MEM:comb_40|rd_mem[2]                                                         ; writeMem_WB:comb_38|rd_WB[2]         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.944      ;
; 0.680 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[2]  ; q[2]                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.035     ; 0.911      ;
; 0.707 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[30] ; q[30]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.035     ; 0.938      ;
; 0.721 ; writeID_EX:comb_42|exec_data_1[31]                                                    ; writeEX_MEM:comb_40|mem_addr[31]     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.987      ;
; 0.723 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[26] ; q[26]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.035     ; 0.954      ;
; 0.728 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[6]  ; q[6]                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.035     ; 0.959      ;
; 0.752 ; writeEX_MEM:comb_40|mem_addr[10]                                                      ; writeMem_WB:comb_38|d2_WB[10]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.018      ;
; 0.795 ; pc[17]                                                                                ; pc[17]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.061      ;
; 0.798 ; pc[18]                                                                                ; pc[18]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.064      ;
; 0.799 ; writeMem_WB:comb_38|rd_WB[4]                                                          ; regfile32x32:comb_37|regfile[2][1]   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; writeID_EX:comb_42|exec_data_2[11]                                                    ; writeEX_MEM:comb_40|mem_addr[11]     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; pc[19]                                                                                ; pc[19]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; pc[21]                                                                                ; pc[21]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; pc[24]                                                                                ; pc[24]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; pc[26]                                                                                ; pc[26]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; pc[28]                                                                                ; pc[28]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.065      ;
; 0.805 ; pc[10]                                                                                ; pc[10]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; pc[3]                                                                                 ; pc[3]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; pc[5]                                                                                 ; pc[5]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; pc[8]                                                                                 ; pc[8]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; pc[12]                                                                                ; pc[12]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; pc[14]                                                                                ; pc[14]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; pc[15]                                                                                ; pc[15]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; pc[16]                                                                                ; pc[16]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.809 ; writeEX_MEM:comb_40|mem_addr[7]                                                       ; writeMem_WB:comb_38|d2_WB[7]         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.075      ;
; 0.809 ; writeEX_MEM:comb_40|mem_addr[23]                                                      ; writeMem_WB:comb_38|d2_WB[23]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.075      ;
; 0.818 ; writeID_EX:comb_42|exec_rd[0]                                                         ; writeEX_MEM:comb_40|rd_mem[0]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.084      ;
; 0.831 ; pc[20]                                                                                ; pc[20]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; pc[25]                                                                                ; pc[25]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; pc[27]                                                                                ; pc[27]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; pc[29]                                                                                ; pc[29]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.097      ;
; 0.832 ; pc[22]                                                                                ; pc[22]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.098      ;
; 0.832 ; pc[23]                                                                                ; pc[23]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.098      ;
; 0.838 ; pc[4]                                                                                 ; pc[4]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; pc[9]                                                                                 ; pc[9]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; pc[11]                                                                                ; pc[11]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; pc[13]                                                                                ; pc[13]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; pc[6]                                                                                 ; pc[6]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; pc[7]                                                                                 ; pc[7]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.105      ;
; 0.842 ; writeEX_MEM:comb_40|mem_addr[5]                                                       ; writeMem_WB:comb_38|d2_WB[5]         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.108      ;
; 0.843 ; writeEX_MEM:comb_40|mem_addr[6]                                                       ; writeMem_WB:comb_38|d2_WB[6]         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.109      ;
; 0.843 ; writeEX_MEM:comb_40|mem_addr[22]                                                      ; writeMem_WB:comb_38|d2_WB[22]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.109      ;
; 0.844 ; writeEX_MEM:comb_40|mem_addr[8]                                                       ; writeMem_WB:comb_38|d2_WB[8]         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.110      ;
; 0.845 ; writeEX_MEM:comb_40|mem_addr[13]                                                      ; writeMem_WB:comb_38|d2_WB[13]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.111      ;
; 0.848 ; writeEX_MEM:comb_40|rd_mem[0]                                                         ; writeMem_WB:comb_38|rd_WB[0]         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.114      ;
; 0.848 ; writeEX_MEM:comb_40|mem_addr[21]                                                      ; writeMem_WB:comb_38|d2_WB[21]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.114      ;
; 0.851 ; writeEX_MEM:comb_40|mem_addr[16]                                                      ; writeMem_WB:comb_38|d2_WB[16]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.117      ;
; 0.851 ; writeEX_MEM:comb_40|mem_addr[20]                                                      ; writeMem_WB:comb_38|d2_WB[20]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.117      ;
; 0.871 ; writeIF_ID:comb_43|rd[0]                                                              ; writeID_EX:comb_42|exec_rd[0]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.138      ;
; 0.914 ; writeMem_WB:comb_38|d2_WB[2]                                                          ; regfile32x32:comb_37|regfile[4][2]   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.180      ;
; 0.928 ; writeMem_WB:comb_38|d2_WB[11]                                                         ; regfile32x32:comb_37|regfile[22][11] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.194      ;
; 0.951 ; writeID_EX:comb_42|exec_data_1[23]                                                    ; writeEX_MEM:comb_40|mem_addr[23]     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.217      ;
; 0.954 ; writeID_EX:comb_42|exec_data_1[20]                                                    ; writeEX_MEM:comb_40|mem_addr[20]     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.220      ;
; 0.957 ; regfile32x32:comb_37|regfile[2][1]                                                    ; regfile32x32:comb_37|regfile[2][1]   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.223      ;
; 0.961 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[9]  ; q[9]                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.033     ; 1.194      ;
; 0.974 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[27] ; q[27]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.031     ; 1.209      ;
; 0.975 ; writeID_EX:comb_42|exec_data_1[17]                                                    ; writeEX_MEM:comb_40|mem_addr[17]     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.004      ; 1.245      ;
; 0.976 ; writeID_EX:comb_42|exec_data_2[4]                                                     ; writeEX_MEM:comb_40|mem_addr[4]      ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.242      ;
; 0.979 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[1]  ; q[1]                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.031     ; 1.214      ;
; 0.980 ; writeMem_WB:comb_38|d2_WB[21]                                                         ; regfile32x32:comb_37|regfile[2][21]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.246      ;
; 0.980 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[25] ; q[25]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.037     ; 1.209      ;
; 0.987 ; writeID_EX:comb_42|exec_data_2[29]                                                    ; writeEX_MEM:comb_40|mem_addr[29]     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.253      ;
; 0.988 ; writeID_EX:comb_42|exec_data_1[24]                                                    ; writeEX_MEM:comb_40|mem_addr[24]     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.254      ;
; 0.988 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[29] ; q[29]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.037     ; 1.217      ;
; 0.989 ; writeEX_MEM:comb_40|mem_addr[18]                                                      ; writeMem_WB:comb_38|d2_WB[18]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.005      ; 1.260      ;
; 0.993 ; writeID_EX:comb_42|exec_data_1[27]                                                    ; writeEX_MEM:comb_40|mem_addr[27]     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.259      ;
; 1.001 ; pc[30]                                                                                ; pc[30]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.267      ;
; 1.013 ; writeID_EX:comb_42|exec_data_1[2]                                                     ; writeEX_MEM:comb_40|mem_addr[2]      ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.002     ; 1.277      ;
; 1.013 ; regfile32x32:comb_37|data_out_2[9]                                                    ; writeID_EX:comb_42|exec_data_2[9]    ; KEY[1]       ; KEY[1]      ; -0.500       ; 0.000      ; 0.779      ;
; 1.016 ; regfile32x32:comb_37|data_out_1[11]                                                   ; writeID_EX:comb_42|exec_data_1[11]   ; KEY[1]       ; KEY[1]      ; -0.500       ; 0.000      ; 0.782      ;
; 1.017 ; writeID_EX:comb_42|exec_data_2[15]                                                    ; writeEX_MEM:comb_40|mem_addr[15]     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.283      ;
; 1.019 ; writeID_EX:comb_42|exec_data_1[21]                                                    ; writeEX_MEM:comb_40|mem_addr[21]     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.285      ;
; 1.020 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[5]  ; q[5]                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.031     ; 1.255      ;
; 1.020 ; regfile32x32:comb_37|data_out_2[2]                                                    ; writeID_EX:comb_42|exec_data_2[2]    ; KEY[1]       ; KEY[1]      ; -0.500       ; 0.000      ; 0.786      ;
; 1.023 ; regfile32x32:comb_37|data_out_1[12]                                                   ; writeID_EX:comb_42|exec_data_1[12]   ; KEY[1]       ; KEY[1]      ; -0.500       ; 0.000      ; 0.789      ;
; 1.024 ; regfile32x32:comb_37|data_out_1[9]                                                    ; writeID_EX:comb_42|exec_data_1[9]    ; KEY[1]       ; KEY[1]      ; -0.500       ; 0.000      ; 0.790      ;
; 1.024 ; regfile32x32:comb_37|data_out_1[16]                                                   ; writeID_EX:comb_42|exec_data_1[16]   ; KEY[1]       ; KEY[1]      ; -0.500       ; 0.000      ; 0.790      ;
; 1.027 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[12] ; writeIF_ID:comb_43|rd[1]             ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.035     ; 1.258      ;
; 1.027 ; writeID_EX:comb_42|exec_data_1[1]                                                     ; writeEX_MEM:comb_40|mem_addr[1]      ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.293      ;
; 1.027 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[28] ; q[28]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.035     ; 1.258      ;
; 1.032 ; writeID_EX:comb_42|exec_data_2[27]                                                    ; writeEX_MEM:comb_40|mem_addr[27]     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.298      ;
; 1.037 ; regfile32x32:comb_37|data_out_2[1]                                                    ; writeID_EX:comb_42|exec_data_2[1]    ; KEY[1]       ; KEY[1]      ; -0.500       ; 0.000      ; 0.803      ;
; 1.056 ; writeEX_MEM:comb_40|mem_addr[31]                                                      ; writeMem_WB:comb_38|d2_WB[31]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.322      ;
; 1.062 ; writeEX_MEM:comb_40|mem_addr[12]                                                      ; writeMem_WB:comb_38|d2_WB[12]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.328      ;
; 1.064 ; writeEX_MEM:comb_40|mem_addr[19]                                                      ; writeMem_WB:comb_38|d2_WB[19]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.330      ;
; 1.065 ; writeEX_MEM:comb_40|mem_addr[17]                                                      ; writeMem_WB:comb_38|d2_WB[17]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.331      ;
; 1.066 ; writeEX_MEM:comb_40|mem_addr[26]                                                      ; writeMem_WB:comb_38|d2_WB[26]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.332      ;
; 1.070 ; writeEX_MEM:comb_40|mem_addr[24]                                                      ; writeMem_WB:comb_38|d2_WB[24]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.336      ;
; 1.070 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[11] ; q[11]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.031     ; 1.305      ;
; 1.071 ; writeEX_MEM:comb_40|mem_addr[9]                                                       ; writeMem_WB:comb_38|d2_WB[9]         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.337      ;
; 1.074 ; writeEX_MEM:comb_40|mem_addr[11]                                                      ; writeMem_WB:comb_38|d2_WB[11]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.340      ;
; 1.074 ; writeEX_MEM:comb_40|mem_addr[28]                                                      ; writeMem_WB:comb_38|d2_WB[28]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.340      ;
+-------+---------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                        ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[16]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[16]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[17]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[17]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[18]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[18]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[19]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[19]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[20]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[20]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[21]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[21]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[22]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[22]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[23]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[23]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[24]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[24]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[25]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[25]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[26]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[26]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[27]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[27]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[28]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[28]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[29]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[29]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[30]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[30]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[31]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[31]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg8  ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|state.DROP_LCD_EN          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_100Khz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[2]|clk                ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_100hz_reg'                                                                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[2]|clk                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Hz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[2]|clk                ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Khz_reg'                                                                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[2]|clk                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Khz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[2]|clk              ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Mhz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[2]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[2]|clk             ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; 6.048  ; 6.048  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 6.048  ; 6.048  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.822  ; 3.822  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; -0.366 ; -0.366 ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; -0.676 ; -0.676 ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; -2.706 ; -2.706 ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; -1.549 ; -1.549 ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; -1.444 ; -1.444 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -2.457 ; -2.457 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -2.599 ; -2.599 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -2.791 ; -2.791 ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; -2.170 ; -2.170 ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; -2.626 ; -2.626 ; Rise       ; KEY[1]          ;
;  SW[15]   ; KEY[1]     ; 3.572  ; 3.572  ; Rise       ; KEY[1]          ;
;  SW[16]   ; KEY[1]     ; 3.822  ; 3.822  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.947  ; 3.947  ; Fall       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 3.786  ; 3.786  ; Fall       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 3.947  ; 3.947  ; Fall       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 3.164  ; 3.164  ; Fall       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 2.873  ; 2.873  ; Fall       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; -1.106 ; -1.106 ; Fall       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; -1.364 ; -1.364 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -1.364 ; -1.364 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.271  ; 3.271  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 0.596  ; 0.596  ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 0.906  ; 0.906  ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 2.936  ; 2.936  ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 1.779  ; 1.779  ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 1.674  ; 1.674  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 2.811  ; 2.811  ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 3.271  ; 3.271  ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 3.211  ; 3.211  ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; 2.812  ; 2.812  ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; 3.051  ; 3.051  ; Rise       ; KEY[1]          ;
;  SW[15]   ; KEY[1]     ; -1.113 ; -1.113 ; Rise       ; KEY[1]          ;
;  SW[16]   ; KEY[1]     ; -1.453 ; -1.453 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.582  ; 3.582  ; Fall       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 3.010  ; 3.010  ; Fall       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 2.610  ; 2.610  ; Fall       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 2.768  ; 2.768  ; Fall       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 2.514  ; 2.514  ; Fall       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 3.582  ; 3.582  ; Fall       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 8.477  ; 8.477  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 8.058  ; 8.058  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 8.321  ; 8.321  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 7.737  ; 7.737  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 8.394  ; 8.394  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 8.110  ; 8.110  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 8.324  ; 8.324  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 8.407  ; 8.407  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 8.477  ; 8.477  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 8.070  ; 8.070  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 7.747  ; 7.747  ; Rise       ; CLOCK_50        ;
; HEX0[*]      ; KEY[1]     ; 12.067 ; 12.067 ; Rise       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 12.067 ; 12.067 ; Rise       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 12.014 ; 12.014 ; Rise       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 12.027 ; 12.027 ; Rise       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 11.806 ; 11.806 ; Rise       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 11.806 ; 11.806 ; Rise       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 11.796 ; 11.796 ; Rise       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 11.799 ; 11.799 ; Rise       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 13.415 ; 13.415 ; Rise       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 13.415 ; 13.415 ; Rise       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 12.903 ; 12.903 ; Rise       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 13.410 ; 13.410 ; Rise       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 12.827 ; 12.827 ; Rise       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 12.489 ; 12.489 ; Rise       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 13.209 ; 13.209 ; Rise       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 13.205 ; 13.205 ; Rise       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 14.252 ; 14.252 ; Rise       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 14.244 ; 14.244 ; Rise       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 14.250 ; 14.250 ; Rise       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 14.180 ; 14.180 ; Rise       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 14.252 ; 14.252 ; Rise       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 14.000 ; 14.000 ; Rise       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 13.956 ; 13.956 ; Rise       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 13.991 ; 13.991 ; Rise       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 13.555 ; 13.555 ; Rise       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 13.463 ; 13.463 ; Rise       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 13.301 ; 13.301 ; Rise       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 13.347 ; 13.347 ; Rise       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 13.300 ; 13.300 ; Rise       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 13.344 ; 13.344 ; Rise       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 13.555 ; 13.555 ; Rise       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 13.554 ; 13.554 ; Rise       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 13.626 ; 13.626 ; Rise       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 13.468 ; 13.468 ; Rise       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 13.626 ; 13.626 ; Rise       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 13.626 ; 13.626 ; Rise       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 12.974 ; 12.974 ; Rise       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 12.994 ; 12.994 ; Rise       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 12.816 ; 12.816 ; Rise       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 12.907 ; 12.907 ; Rise       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 12.505 ; 12.505 ; Rise       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 12.309 ; 12.309 ; Rise       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 12.084 ; 12.084 ; Rise       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 12.595 ; 12.595 ; Rise       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 12.387 ; 12.387 ; Rise       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 12.873 ; 12.873 ; Rise       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 12.907 ; 12.907 ; Rise       ; KEY[1]          ;
; HEX6[*]      ; KEY[1]     ; 12.632 ; 12.632 ; Rise       ; KEY[1]          ;
;  HEX6[0]     ; KEY[1]     ; 11.243 ; 11.243 ; Rise       ; KEY[1]          ;
;  HEX6[1]     ; KEY[1]     ; 11.231 ; 11.231 ; Rise       ; KEY[1]          ;
;  HEX6[2]     ; KEY[1]     ; 11.724 ; 11.724 ; Rise       ; KEY[1]          ;
;  HEX6[3]     ; KEY[1]     ; 12.632 ; 12.632 ; Rise       ; KEY[1]          ;
;  HEX6[4]     ; KEY[1]     ; 12.267 ; 12.267 ; Rise       ; KEY[1]          ;
;  HEX6[5]     ; KEY[1]     ; 12.211 ; 12.211 ; Rise       ; KEY[1]          ;
;  HEX6[6]     ; KEY[1]     ; 11.999 ; 11.999 ; Rise       ; KEY[1]          ;
; HEX7[*]      ; KEY[1]     ; 12.581 ; 12.581 ; Rise       ; KEY[1]          ;
;  HEX7[0]     ; KEY[1]     ; 12.264 ; 12.264 ; Rise       ; KEY[1]          ;
;  HEX7[1]     ; KEY[1]     ; 12.301 ; 12.301 ; Rise       ; KEY[1]          ;
;  HEX7[2]     ; KEY[1]     ; 12.276 ; 12.276 ; Rise       ; KEY[1]          ;
;  HEX7[3]     ; KEY[1]     ; 12.272 ; 12.272 ; Rise       ; KEY[1]          ;
;  HEX7[4]     ; KEY[1]     ; 12.264 ; 12.264 ; Rise       ; KEY[1]          ;
;  HEX7[5]     ; KEY[1]     ; 12.581 ; 12.581 ; Rise       ; KEY[1]          ;
;  HEX7[6]     ; KEY[1]     ; 12.296 ; 12.296 ; Rise       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 11.976 ; 11.976 ; Rise       ; KEY[1]          ;
;  LEDG[0]     ; KEY[1]     ; 11.976 ; 11.976 ; Rise       ; KEY[1]          ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 7.737  ; 7.737  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 8.058  ; 8.058  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 8.321  ; 8.321  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 7.737  ; 7.737  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 8.394  ; 8.394  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 8.110  ; 8.110  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 8.324  ; 8.324  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 8.407  ; 8.407  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 8.477  ; 8.477  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 8.070  ; 8.070  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 7.747  ; 7.747  ; Rise       ; CLOCK_50        ;
; HEX0[*]      ; KEY[1]     ; 11.403 ; 11.403 ; Rise       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 11.673 ; 11.673 ; Rise       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 11.621 ; 11.621 ; Rise       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 11.634 ; 11.634 ; Rise       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 11.412 ; 11.412 ; Rise       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 11.412 ; 11.412 ; Rise       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 11.403 ; 11.403 ; Rise       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 11.405 ; 11.405 ; Rise       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 12.096 ; 12.096 ; Rise       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 13.027 ; 13.027 ; Rise       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 12.528 ; 12.528 ; Rise       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 13.032 ; 13.032 ; Rise       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 12.440 ; 12.440 ; Rise       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 12.096 ; 12.096 ; Rise       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 12.819 ; 12.819 ; Rise       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 12.829 ; 12.829 ; Rise       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 12.509 ; 12.509 ; Rise       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 12.800 ; 12.800 ; Rise       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 12.803 ; 12.803 ; Rise       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 12.732 ; 12.732 ; Rise       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 12.804 ; 12.804 ; Rise       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 12.553 ; 12.553 ; Rise       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 12.509 ; 12.509 ; Rise       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 12.543 ; 12.543 ; Rise       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 12.826 ; 12.826 ; Rise       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 12.979 ; 12.979 ; Rise       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 12.828 ; 12.828 ; Rise       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 12.869 ; 12.869 ; Rise       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 12.826 ; 12.826 ; Rise       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 12.871 ; 12.871 ; Rise       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 13.072 ; 13.072 ; Rise       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 13.082 ; 13.082 ; Rise       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 12.462 ; 12.462 ; Rise       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 13.155 ; 13.155 ; Rise       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 13.273 ; 13.273 ; Rise       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 13.273 ; 13.273 ; Rise       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 12.661 ; 12.661 ; Rise       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 12.681 ; 12.681 ; Rise       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 12.462 ; 12.462 ; Rise       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 11.325 ; 11.325 ; Rise       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 11.744 ; 11.744 ; Rise       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 11.548 ; 11.548 ; Rise       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 11.325 ; 11.325 ; Rise       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 11.834 ; 11.834 ; Rise       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 11.626 ; 11.626 ; Rise       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 12.113 ; 12.113 ; Rise       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 12.146 ; 12.146 ; Rise       ; KEY[1]          ;
; HEX6[*]      ; KEY[1]     ; 10.792 ; 10.792 ; Rise       ; KEY[1]          ;
;  HEX6[0]     ; KEY[1]     ; 10.805 ; 10.805 ; Rise       ; KEY[1]          ;
;  HEX6[1]     ; KEY[1]     ; 10.792 ; 10.792 ; Rise       ; KEY[1]          ;
;  HEX6[2]     ; KEY[1]     ; 11.290 ; 11.290 ; Rise       ; KEY[1]          ;
;  HEX6[3]     ; KEY[1]     ; 12.203 ; 12.203 ; Rise       ; KEY[1]          ;
;  HEX6[4]     ; KEY[1]     ; 11.837 ; 11.837 ; Rise       ; KEY[1]          ;
;  HEX6[5]     ; KEY[1]     ; 11.780 ; 11.780 ; Rise       ; KEY[1]          ;
;  HEX6[6]     ; KEY[1]     ; 11.570 ; 11.570 ; Rise       ; KEY[1]          ;
; HEX7[*]      ; KEY[1]     ; 11.760 ; 11.760 ; Rise       ; KEY[1]          ;
;  HEX7[0]     ; KEY[1]     ; 11.778 ; 11.778 ; Rise       ; KEY[1]          ;
;  HEX7[1]     ; KEY[1]     ; 11.796 ; 11.796 ; Rise       ; KEY[1]          ;
;  HEX7[2]     ; KEY[1]     ; 11.766 ; 11.766 ; Rise       ; KEY[1]          ;
;  HEX7[3]     ; KEY[1]     ; 11.764 ; 11.764 ; Rise       ; KEY[1]          ;
;  HEX7[4]     ; KEY[1]     ; 11.760 ; 11.760 ; Rise       ; KEY[1]          ;
;  HEX7[5]     ; KEY[1]     ; 12.069 ; 12.069 ; Rise       ; KEY[1]          ;
;  HEX7[6]     ; KEY[1]     ; 11.786 ; 11.786 ; Rise       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 11.976 ; 11.976 ; Rise       ; KEY[1]          ;
;  LEDG[0]     ; KEY[1]     ; 11.976 ; 11.976 ; Rise       ; KEY[1]          ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------+
; Fast Model Setup Summary                                 ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; CLOCK_50                        ; -2.552 ; -31.431       ;
; KEY[1]                          ; -1.980 ; -1604.528     ;
; clk_div:comb_3|clock_100Khz_reg ; 0.425  ; 0.000         ;
; clk_div:comb_3|clock_100hz_reg  ; 0.432  ; 0.000         ;
; clk_div:comb_3|clock_10Khz_reg  ; 0.439  ; 0.000         ;
; clk_div:comb_3|clock_1Mhz_reg   ; 0.439  ; 0.000         ;
; clk_div:comb_3|clock_10Hz_reg   ; 0.505  ; 0.000         ;
; clk_div:comb_3|clock_1Khz_reg   ; 0.506  ; 0.000         ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast Model Hold Summary                                  ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; CLOCK_50                        ; -0.029 ; -0.063        ;
; clk_div:comb_3|clock_100Khz_reg ; 0.215  ; 0.000         ;
; clk_div:comb_3|clock_100hz_reg  ; 0.215  ; 0.000         ;
; clk_div:comb_3|clock_10Hz_reg   ; 0.215  ; 0.000         ;
; clk_div:comb_3|clock_10Khz_reg  ; 0.215  ; 0.000         ;
; clk_div:comb_3|clock_1Khz_reg   ; 0.215  ; 0.000         ;
; clk_div:comb_3|clock_1Mhz_reg   ; 0.215  ; 0.000         ;
; KEY[1]                          ; 0.236  ; 0.000         ;
+---------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; KEY[1]                          ; -2.000 ; -1902.524     ;
; CLOCK_50                        ; -1.380 ; -76.380       ;
; clk_div:comb_3|clock_100Khz_reg ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_100hz_reg  ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_10Hz_reg   ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_10Khz_reg  ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_1Khz_reg   ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_1Mhz_reg   ; -0.500 ; -4.000        ;
+---------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                    ;
+--------+-------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.552 ; lcd_display_address[5]  ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.553     ; 2.031      ;
; -2.496 ; lcd_display_address[18] ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.553     ; 1.975      ;
; -2.496 ; lcd_display_address[30] ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.552     ; 1.976      ;
; -2.490 ; lcd_display_address[28] ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.552     ; 1.970      ;
; -2.488 ; lcd_display_address[18] ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.553     ; 1.967      ;
; -2.488 ; lcd_display_address[30] ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.552     ; 1.968      ;
; -2.487 ; lcd_display_address[22] ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.553     ; 1.966      ;
; -2.482 ; lcd_display_address[28] ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.552     ; 1.962      ;
; -2.479 ; lcd_display_address[22] ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.553     ; 1.958      ;
; -2.475 ; lcd_display_address[28] ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.553     ; 1.954      ;
; -2.473 ; lcd_display_address[1]  ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.553     ; 1.952      ;
; -2.473 ; lcd_display_address[5]  ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.552     ; 1.953      ;
; -2.465 ; lcd_display_address[5]  ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.552     ; 1.945      ;
; -2.457 ; lcd_display_address[29] ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.547     ; 1.942      ;
; -2.457 ; lcd_display_address[26] ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.552     ; 1.937      ;
; -2.455 ; lcd_display_address[18] ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.554     ; 1.933      ;
; -2.455 ; lcd_display_address[30] ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.553     ; 1.934      ;
; -2.452 ; q[22]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.553     ; 1.931      ;
; -2.449 ; lcd_display_address[26] ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.552     ; 1.929      ;
; -2.446 ; lcd_display_address[31] ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.552     ; 1.926      ;
; -2.446 ; lcd_display_address[22] ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.554     ; 1.924      ;
; -2.444 ; q[22]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.553     ; 1.923      ;
; -2.438 ; lcd_display_address[31] ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.552     ; 1.918      ;
; -2.434 ; q[18]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.553     ; 1.913      ;
; -2.427 ; lcd_display_address[24] ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.552     ; 1.907      ;
; -2.426 ; q[18]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.553     ; 1.905      ;
; -2.419 ; lcd_display_address[24] ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.552     ; 1.899      ;
; -2.418 ; lcd_display_address[5]  ; LCD_Display:comb_668|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.552     ; 1.898      ;
; -2.416 ; lcd_display_address[26] ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.553     ; 1.895      ;
; -2.413 ; lcd_display_address[20] ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.552     ; 1.893      ;
; -2.412 ; lcd_display_address[2]  ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.548     ; 1.896      ;
; -2.412 ; lcd_display_address[24] ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.553     ; 1.891      ;
; -2.411 ; q[22]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.554     ; 1.889      ;
; -2.410 ; lcd_display_address[31] ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.553     ; 1.889      ;
; -2.410 ; lcd_display_address[25] ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.547     ; 1.895      ;
; -2.407 ; q[30]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.548     ; 1.891      ;
; -2.405 ; lcd_display_address[20] ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.552     ; 1.885      ;
; -2.404 ; lcd_display_address[2]  ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.548     ; 1.888      ;
; -2.399 ; q[30]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.548     ; 1.883      ;
; -2.398 ; lcd_display_address[20] ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.553     ; 1.877      ;
; -2.397 ; q[9]                    ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.551     ; 1.878      ;
; -2.397 ; lcd_display_address[27] ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.552     ; 1.877      ;
; -2.394 ; lcd_display_address[1]  ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.552     ; 1.874      ;
; -2.393 ; q[18]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.554     ; 1.871      ;
; -2.389 ; lcd_display_address[27] ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.552     ; 1.869      ;
; -2.386 ; lcd_display_address[1]  ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.552     ; 1.866      ;
; -2.378 ; lcd_display_address[29] ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.546     ; 1.864      ;
; -2.374 ; q[1]                    ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.553     ; 1.853      ;
; -2.373 ; q[25]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.547     ; 1.858      ;
; -2.372 ; q[24]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.546     ; 1.858      ;
; -2.371 ; lcd_display_address[2]  ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.549     ; 1.854      ;
; -2.370 ; lcd_display_address[29] ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.546     ; 1.856      ;
; -2.366 ; q[30]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.549     ; 1.849      ;
; -2.364 ; q[24]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.546     ; 1.850      ;
; -2.364 ; q[27]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.552     ; 1.844      ;
; -2.361 ; lcd_display_address[27] ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.553     ; 1.840      ;
; -2.358 ; lcd_display_address[14] ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.552     ; 1.838      ;
; -2.357 ; q[24]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.547     ; 1.842      ;
; -2.356 ; q[27]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.552     ; 1.836      ;
; -2.354 ; q[26]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.548     ; 1.838      ;
; -2.354 ; q[21]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.545     ; 1.841      ;
; -2.350 ; lcd_display_address[14] ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.552     ; 1.830      ;
; -2.346 ; q[26]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.548     ; 1.830      ;
; -2.344 ; lcd_display_address[4]  ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.546     ; 1.830      ;
; -2.341 ; lcd_display_address[6]  ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.548     ; 1.825      ;
; -2.340 ; lcd_display_address[5]  ; LCD_Display:comb_668|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.552     ; 1.820      ;
; -2.339 ; lcd_display_address[1]  ; LCD_Display:comb_668|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.552     ; 1.819      ;
; -2.339 ; q[17]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.545     ; 1.826      ;
; -2.336 ; lcd_display_address[4]  ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.546     ; 1.822      ;
; -2.336 ; q[19]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.544     ; 1.824      ;
; -2.334 ; lcd_display_address[21] ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.554     ; 1.812      ;
; -2.333 ; lcd_display_address[6]  ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.548     ; 1.817      ;
; -2.331 ; lcd_display_address[25] ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.546     ; 1.817      ;
; -2.329 ; lcd_display_address[4]  ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.547     ; 1.814      ;
; -2.328 ; q[19]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.544     ; 1.816      ;
; -2.328 ; q[27]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.553     ; 1.807      ;
; -2.324 ; lcd_display_address[18] ; LCD_Display:comb_668|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.553     ; 1.803      ;
; -2.324 ; lcd_display_address[7]  ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.546     ; 1.810      ;
; -2.324 ; lcd_display_address[30] ; LCD_Display:comb_668|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.552     ; 1.804      ;
; -2.323 ; lcd_display_address[29] ; LCD_Display:comb_668|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.546     ; 1.809      ;
; -2.323 ; lcd_display_address[25] ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.546     ; 1.809      ;
; -2.323 ; lcd_display_address[17] ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.554     ; 1.801      ;
; -2.322 ; q[23]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.544     ; 1.810      ;
; -2.321 ; lcd_display_address[18] ; LCD_Display:comb_668|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.553     ; 1.800      ;
; -2.321 ; q[13]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.551     ; 1.802      ;
; -2.321 ; lcd_display_address[30] ; LCD_Display:comb_668|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.552     ; 1.801      ;
; -2.318 ; q[9]                    ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.550     ; 1.800      ;
; -2.317 ; lcd_display_address[18] ; LCD_Display:comb_668|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.553     ; 1.796      ;
; -2.317 ; lcd_display_address[14] ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.553     ; 1.796      ;
; -2.317 ; lcd_display_address[30] ; LCD_Display:comb_668|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.552     ; 1.797      ;
; -2.316 ; lcd_display_address[7]  ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.546     ; 1.802      ;
; -2.315 ; lcd_display_address[16] ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.551     ; 1.796      ;
; -2.315 ; lcd_display_address[22] ; LCD_Display:comb_668|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.553     ; 1.794      ;
; -2.314 ; q[23]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.544     ; 1.802      ;
; -2.313 ; q[26]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.549     ; 1.796      ;
; -2.312 ; lcd_display_address[22] ; LCD_Display:comb_668|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.553     ; 1.791      ;
; -2.310 ; q[9]                    ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.550     ; 1.792      ;
; -2.309 ; q[5]                    ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.553     ; 1.788      ;
; -2.309 ; lcd_display_address[31] ; LCD_Display:comb_668|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.552     ; 1.789      ;
; -2.308 ; lcd_display_address[22] ; LCD_Display:comb_668|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.553     ; 1.787      ;
+--------+-------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[1]'                                                                                                                                    ;
+--------+--------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.980 ; writeIF_ID:comb_43|rt[2]             ; regfile32x32:comb_37|data_out_2[10]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.014      ; 2.526      ;
; -1.973 ; writeIF_ID:comb_43|rt[2]             ; regfile32x32:comb_37|data_out_2[28]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.035     ; 2.470      ;
; -1.949 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[6]      ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 2.491      ;
; -1.946 ; writeIF_ID:comb_43|rt[3]             ; regfile32x32:comb_37|data_out_2[29]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.023     ; 2.455      ;
; -1.946 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[30]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.010     ; 2.468      ;
; -1.926 ; writeIF_ID:comb_43|rt[0]             ; regfile32x32:comb_37|data_out_2[11]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 2.466      ;
; -1.924 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[18]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.005     ; 2.451      ;
; -1.912 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[23]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.000      ; 2.444      ;
; -1.910 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[29]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.008     ; 2.434      ;
; -1.909 ; writeIF_ID:comb_43|rt[0]             ; regfile32x32:comb_37|data_out_2[26]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 2.445      ;
; -1.909 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[31]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 2.449      ;
; -1.905 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[15]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.000      ; 2.437      ;
; -1.903 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[23]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.000      ; 2.435      ;
; -1.901 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[28]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.011     ; 2.422      ;
; -1.895 ; regfile32x32:comb_37|regfile[15][13] ; regfile32x32:comb_37|data_out_debug[13] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.023     ; 2.404      ;
; -1.894 ; regfile32x32:comb_37|regfile[2][21]  ; regfile32x32:comb_37|data_out_2[21]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.001     ; 2.425      ;
; -1.868 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[27]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.019     ; 2.381      ;
; -1.868 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[30]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.006     ; 2.394      ;
; -1.862 ; writeIF_ID:comb_43|rt[3]             ; regfile32x32:comb_37|data_out_2[10]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.014      ; 2.408      ;
; -1.861 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[25]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.011      ; 2.404      ;
; -1.860 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[28]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.011     ; 2.381      ;
; -1.859 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[5]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.006     ; 2.385      ;
; -1.854 ; writeIF_ID:comb_43|rt[0]             ; regfile32x32:comb_37|data_out_2[21]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 2.393      ;
; -1.853 ; writeIF_ID:comb_43|rt[2]             ; regfile32x32:comb_37|data_out_2[16]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.014      ; 2.399      ;
; -1.850 ; writeIF_ID:comb_43|rt[0]             ; regfile32x32:comb_37|data_out_2[23]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 2.386      ;
; -1.849 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[3]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 2.359      ;
; -1.845 ; writeIF_ID:comb_43|rt[2]             ; regfile32x32:comb_37|data_out_2[29]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.023     ; 2.354      ;
; -1.841 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[11]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.002      ; 2.375      ;
; -1.834 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[11]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 2.364      ;
; -1.833 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[22]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 2.368      ;
; -1.832 ; writeIF_ID:comb_43|rt[1]             ; regfile32x32:comb_37|data_out_2[26]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 2.368      ;
; -1.831 ; writeIF_ID:comb_43|rt[3]             ; regfile32x32:comb_37|data_out_2[28]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.035     ; 2.328      ;
; -1.830 ; writeIF_ID:comb_43|rt[2]             ; regfile32x32:comb_37|data_out_2[13]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.008     ; 2.354      ;
; -1.828 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[15]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.000      ; 2.360      ;
; -1.826 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[7]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.015     ; 2.343      ;
; -1.825 ; writeIF_ID:comb_43|rt[0]             ; regfile32x32:comb_37|data_out_2[19]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 2.360      ;
; -1.825 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[18]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.005     ; 2.352      ;
; -1.821 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[17]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.004     ; 2.349      ;
; -1.820 ; writeIF_ID:comb_43|rt[3]             ; regfile32x32:comb_37|data_out_2[18]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.032     ; 2.320      ;
; -1.814 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[29]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.008     ; 2.338      ;
; -1.813 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[4]      ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 2.352      ;
; -1.812 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[21]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 2.352      ;
; -1.809 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[5]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.010     ; 2.331      ;
; -1.807 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[13]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.013      ; 2.352      ;
; -1.804 ; writeIF_ID:comb_43|rt[1]             ; regfile32x32:comb_37|data_out_2[21]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 2.343      ;
; -1.804 ; writeIF_ID:comb_43|rt[3]             ; regfile32x32:comb_37|data_out_2[16]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.014      ; 2.350      ;
; -1.799 ; regfile32x32:comb_37|regfile[16][18] ; regfile32x32:comb_37|data_out_1[18]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 2.340      ;
; -1.798 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[5]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.010     ; 2.320      ;
; -1.796 ; writeIF_ID:comb_43|rt[2]             ; regfile32x32:comb_37|data_out_2[1]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.008     ; 2.320      ;
; -1.791 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[11]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 2.321      ;
; -1.787 ; regfile32x32:comb_37|regfile[17][17] ; regfile32x32:comb_37|data_out_1[17]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.015     ; 2.304      ;
; -1.786 ; writeIF_ID:comb_43|rt[1]             ; regfile32x32:comb_37|data_out_2[13]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.000      ; 2.318      ;
; -1.778 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[9]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 2.308      ;
; -1.778 ; writeIF_ID:comb_43|rt[3]             ; regfile32x32:comb_37|data_out_2[22]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.000      ; 2.310      ;
; -1.776 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[1]      ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 2.314      ;
; -1.776 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[1]      ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 2.314      ;
; -1.775 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[3]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.026     ; 2.281      ;
; -1.773 ; regfile32x32:comb_37|regfile[21][17] ; regfile32x32:comb_37|data_out_2[17]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.031     ; 2.274      ;
; -1.773 ; writeIF_ID:comb_43|rs[0]             ; regfile32x32:comb_37|data_out_1[27]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.019     ; 2.286      ;
; -1.772 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[28]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 2.297      ;
; -1.771 ; writeIF_ID:comb_43|rt[2]             ; regfile32x32:comb_37|data_out_2[8]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.001     ; 2.302      ;
; -1.767 ; writeIF_ID:comb_43|rt[2]             ; regfile32x32:comb_37|data_out_2[15]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.008     ; 2.291      ;
; -1.767 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[9]      ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.002      ; 2.301      ;
; -1.766 ; writeIF_ID:comb_43|rt[2]             ; regfile32x32:comb_37|data_out_2[21]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.001     ; 2.297      ;
; -1.765 ; writeIF_ID:comb_43|rt[3]             ; regfile32x32:comb_37|data_out_2[6]      ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 2.303      ;
; -1.764 ; regfile32x32:comb_37|regfile[20][28] ; regfile32x32:comb_37|data_out_2[28]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.031     ; 2.265      ;
; -1.764 ; writeIF_ID:comb_43|rt[3]             ; regfile32x32:comb_37|data_out_2[17]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.032     ; 2.264      ;
; -1.763 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[0]      ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 2.302      ;
; -1.763 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[22]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.001     ; 2.294      ;
; -1.762 ; regfile32x32:comb_37|regfile[15][13] ; regfile32x32:comb_37|data_out_2[13]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.023     ; 2.271      ;
; -1.761 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[16]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.011     ; 2.282      ;
; -1.760 ; regfile32x32:comb_37|regfile[14][21] ; regfile32x32:comb_37|data_out_2[21]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 2.302      ;
; -1.758 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[16]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 2.283      ;
; -1.757 ; writeIF_ID:comb_43|rt[3]             ; regfile32x32:comb_37|data_out_2[11]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.000      ; 2.289      ;
; -1.753 ; regfile32x32:comb_37|regfile[21][29] ; regfile32x32:comb_37|data_out_2[29]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 2.263      ;
; -1.752 ; writeIF_ID:comb_43|rt[1]             ; regfile32x32:comb_37|data_out_2[23]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 2.288      ;
; -1.752 ; regfile32x32:comb_37|regfile[25][6]  ; regfile32x32:comb_37|data_out_2[6]      ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 2.289      ;
; -1.750 ; writeIF_ID:comb_43|rt[2]             ; regfile32x32:comb_37|data_out_2[14]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.008     ; 2.274      ;
; -1.750 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[1]      ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 2.292      ;
; -1.749 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[26]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 2.284      ;
; -1.748 ; regfile32x32:comb_37|regfile[30][18] ; regfile32x32:comb_37|data_out_1[18]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.023      ; 2.303      ;
; -1.748 ; writeIF_ID:comb_43|rt[2]             ; regfile32x32:comb_37|data_out_2[6]      ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 2.286      ;
; -1.745 ; writeIF_ID:comb_43|rt[0]             ; regfile32x32:comb_37|data_out_2[0]      ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.014      ; 2.291      ;
; -1.745 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[14]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 2.280      ;
; -1.745 ; regfile32x32:comb_37|regfile[14][5]  ; regfile32x32:comb_37|data_out_1[5]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.026     ; 2.251      ;
; -1.743 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[8]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.001     ; 2.274      ;
; -1.743 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[30]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.010     ; 2.265      ;
; -1.743 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[13]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 2.284      ;
; -1.741 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[12]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 2.279      ;
; -1.741 ; writeIF_ID:comb_43|rt[0]             ; regfile32x32:comb_37|data_out_2[31]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.016     ; 2.257      ;
; -1.740 ; writeIF_ID:comb_43|rt[1]             ; regfile32x32:comb_37|data_out_2[3]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 2.250      ;
; -1.740 ; regfile32x32:comb_37|regfile[5][4]   ; regfile32x32:comb_37|data_out_2[4]      ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.001      ; 2.273      ;
; -1.740 ; writeIF_ID:comb_43|rt[0]             ; regfile32x32:comb_37|data_out_2[24]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 2.276      ;
; -1.740 ; writeIF_ID:comb_43|rt[0]             ; regfile32x32:comb_37|data_out_2[6]      ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.014      ; 2.286      ;
; -1.740 ; writeIF_ID:comb_43|rs[0]             ; regfile32x32:comb_37|data_out_1[25]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.011      ; 2.283      ;
; -1.739 ; writeIF_ID:comb_43|rs[0]             ; regfile32x32:comb_37|data_out_1[5]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.006     ; 2.265      ;
; -1.738 ; writeIF_ID:comb_43|rt[0]             ; regfile32x32:comb_37|data_out_2[29]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.015     ; 2.255      ;
; -1.738 ; writeIF_ID:comb_43|rt[0]             ; regfile32x32:comb_37|data_out_2[16]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.022      ; 2.292      ;
; -1.737 ; writeIF_ID:comb_43|rt[2]             ; regfile32x32:comb_37|data_out_2[17]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.032     ; 2.237      ;
; -1.736 ; regfile32x32:comb_37|regfile[3][28]  ; regfile32x32:comb_37|data_out_1[28]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.004     ; 2.264      ;
+--------+--------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_3|clock_100Khz_reg'                                                                                                                                  ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.425 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.607      ;
; 0.507 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.525      ;
; 0.509 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.523      ;
; 0.510 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.522      ;
; 0.625 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.407      ;
; 0.625 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.407      ;
; 0.625 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.407      ;
; 0.626 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.406      ;
; 0.665 ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_3|clock_100hz_reg'                                                                                                                               ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.432 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.600      ;
; 0.512 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.520      ;
; 0.521 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.511      ;
; 0.522 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.510      ;
; 0.630 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.402      ;
; 0.630 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.402      ;
; 0.631 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.401      ;
; 0.631 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.401      ;
; 0.665 ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_3|clock_10Khz_reg'                                                                                                                               ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.439 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.593      ;
; 0.507 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.525      ;
; 0.509 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.523      ;
; 0.510 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.522      ;
; 0.625 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.407      ;
; 0.625 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.407      ;
; 0.625 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.407      ;
; 0.626 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.406      ;
; 0.665 ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_3|clock_1Mhz_reg'                                                                                                                                  ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.439 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.593      ;
; 0.507 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.525      ;
; 0.509 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.523      ;
; 0.510 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.522      ;
; 0.625 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.407      ;
; 0.625 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.407      ;
; 0.625 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.407      ;
; 0.626 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.406      ;
; 0.665 ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_3|clock_10Hz_reg'                                                                                                                            ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.505 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.527      ;
; 0.505 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.527      ;
; 0.520 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.512      ;
; 0.522 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.510      ;
; 0.631 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.401      ;
; 0.632 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.400      ;
; 0.635 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.397      ;
; 0.635 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.397      ;
; 0.665 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_3|clock_1Khz_reg'                                                                                                                                ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.506 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.526      ;
; 0.512 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.520      ;
; 0.516 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.516      ;
; 0.516 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.516      ;
; 0.628 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.404      ;
; 0.631 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.401      ;
; 0.634 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.398      ;
; 0.635 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.397      ;
; 0.665 ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                         ;
+--------+-------------------------------------------------+-------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.029 ; clk_div:comb_3|clock_10Khz_int                  ; clk_div:comb_3|clock_10Khz_reg                  ; clk_div:comb_3|clock_100Khz_reg ; CLOCK_50    ; 0.000        ; 0.266      ; 0.389      ;
; -0.022 ; clk_div:comb_3|clock_1Khz_int                   ; clk_div:comb_3|clock_1Khz_reg                   ; clk_div:comb_3|clock_10Khz_reg  ; CLOCK_50    ; 0.000        ; 0.259      ; 0.389      ;
; -0.012 ; clk_div:comb_3|clock_100hz_int                  ; clk_div:comb_3|clock_100hz_reg                  ; clk_div:comb_3|clock_1Khz_reg   ; CLOCK_50    ; 0.000        ; 0.254      ; 0.394      ;
; 0.003  ; clk_div:comb_3|clock_1Hz_int                    ; clk_div:comb_3|clock_1Hz_reg                    ; clk_div:comb_3|clock_10Hz_reg   ; CLOCK_50    ; 0.000        ; 0.314      ; 0.469      ;
; 0.050  ; clk_div:comb_3|clock_10Hz_int                   ; clk_div:comb_3|clock_10Hz_reg                   ; clk_div:comb_3|clock_100hz_reg  ; CLOCK_50    ; 0.000        ; 0.267      ; 0.469      ;
; 0.053  ; clk_div:comb_3|clock_100Khz_int                 ; clk_div:comb_3|clock_100Khz_reg                 ; clk_div:comb_3|clock_1Mhz_reg   ; CLOCK_50    ; 0.000        ; 0.265      ; 0.470      ;
; 0.215  ; LCD_Display:comb_668|state.DROP_LCD_EN          ; LCD_Display:comb_668|state.DROP_LCD_EN          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_668|next_command.RESET2        ; LCD_Display:comb_668|next_command.RESET2        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_668|next_command.RESET3        ; LCD_Display:comb_668|next_command.RESET3        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_668|next_command.FUNC_SET      ; LCD_Display:comb_668|next_command.FUNC_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_668|next_command.DISPLAY_OFF   ; LCD_Display:comb_668|next_command.DISPLAY_OFF   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_668|next_command.DISPLAY_CLEAR ; LCD_Display:comb_668|next_command.DISPLAY_CLEAR ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_668|next_command.DISPLAY_ON    ; LCD_Display:comb_668|next_command.DISPLAY_ON    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_668|next_command.MODE_SET      ; LCD_Display:comb_668|next_command.MODE_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_668|LCD_EN                     ; LCD_Display:comb_668|LCD_EN                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_668|LCD_RS                     ; LCD_Display:comb_668|LCD_RS                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_668|DATA_BUS_VALUE[1]          ; LCD_Display:comb_668|DATA_BUS_VALUE[1]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_668|DATA_BUS_VALUE[7]          ; LCD_Display:comb_668|DATA_BUS_VALUE[7]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.235  ; LCD_Display:comb_668|next_command.MODE_SET      ; LCD_Display:comb_668|state.MODE_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.387      ;
; 0.243  ; LCD_Display:comb_668|next_command.RETURN_HOME   ; LCD_Display:comb_668|state.RETURN_HOME          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.244  ; LCD_Display:comb_668|next_command.RESET3        ; LCD_Display:comb_668|state.RESET3               ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.396      ;
; 0.245  ; LCD_Display:comb_668|state.RESET1               ; LCD_Display:comb_668|next_command.RESET2        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.397      ;
; 0.247  ; LCD_Display:comb_668|CLK_COUNT_400HZ[19]        ; LCD_Display:comb_668|CLK_COUNT_400HZ[19]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.399      ;
; 0.249  ; clk_div:comb_3|count_1Mhz[6]                    ; clk_div:comb_3|count_1Mhz[6]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.401      ;
; 0.252  ; LCD_Display:comb_668|state.DISPLAY_OFF          ; LCD_Display:comb_668|next_command.DISPLAY_CLEAR ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.404      ;
; 0.253  ; clk_div:comb_3|count_1Mhz[6]                    ; clk_div:comb_3|clock_1Mhz_int                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.405      ;
; 0.253  ; LCD_Display:comb_668|next_command.LINE2         ; LCD_Display:comb_668|state.LINE2                ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.405      ;
; 0.253  ; LCD_Display:comb_668|state.DROP_LCD_EN          ; LCD_Display:comb_668|next_command.RESET3        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.405      ;
; 0.258  ; LCD_Display:comb_668|next_command.Print_String  ; LCD_Display:comb_668|state.Print_String         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.410      ;
; 0.263  ; LCD_Display:comb_668|state.LINE2                ; LCD_Display:comb_668|DATA_BUS_VALUE[7]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.415      ;
; 0.297  ; LCD_Display:comb_668|state.RETURN_HOME          ; LCD_Display:comb_668|next_command.Print_String  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.449      ;
; 0.314  ; clk_div:comb_3|count_1Mhz[4]                    ; clk_div:comb_3|clock_1Mhz_int                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.466      ;
; 0.316  ; LCD_Display:comb_668|next_command.DISPLAY_ON    ; LCD_Display:comb_668|state.DISPLAY_ON           ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.468      ;
; 0.320  ; LCD_Display:comb_668|next_command.FUNC_SET      ; LCD_Display:comb_668|state.FUNC_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.472      ;
; 0.326  ; LCD_Display:comb_668|state.RESET3               ; LCD_Display:comb_668|next_command.FUNC_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.001     ; 0.477      ;
; 0.331  ; clk_div:comb_3|clock_1Mhz_int                   ; clk_div:comb_3|clock_1Mhz_reg                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.483      ;
; 0.354  ; LCD_Display:comb_668|CLK_COUNT_400HZ[1]         ; LCD_Display:comb_668|CLK_COUNT_400HZ[1]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.506      ;
; 0.355  ; LCD_Display:comb_668|next_command.RESET2        ; LCD_Display:comb_668|state.RESET2               ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.507      ;
; 0.357  ; LCD_Display:comb_668|CLK_COUNT_400HZ[10]        ; LCD_Display:comb_668|CLK_COUNT_400HZ[10]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; LCD_Display:comb_668|CLK_COUNT_400HZ[3]         ; LCD_Display:comb_668|CLK_COUNT_400HZ[3]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.360  ; LCD_Display:comb_668|CLK_COUNT_400HZ[5]         ; LCD_Display:comb_668|CLK_COUNT_400HZ[5]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.363  ; LCD_Display:comb_668|CLK_COUNT_400HZ[7]         ; LCD_Display:comb_668|CLK_COUNT_400HZ[7]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; LCD_Display:comb_668|CLK_COUNT_400HZ[8]         ; LCD_Display:comb_668|CLK_COUNT_400HZ[8]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; LCD_Display:comb_668|CLK_COUNT_400HZ[9]         ; LCD_Display:comb_668|CLK_COUNT_400HZ[9]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; LCD_Display:comb_668|CLK_COUNT_400HZ[11]        ; LCD_Display:comb_668|CLK_COUNT_400HZ[11]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|state.DROP_LCD_EN          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.001      ; 0.516      ;
; 0.365  ; LCD_Display:comb_668|CLK_COUNT_400HZ[0]         ; LCD_Display:comb_668|CLK_COUNT_400HZ[0]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.366  ; clk_div:comb_3|count_1Mhz[5]                    ; clk_div:comb_3|count_1Mhz[5]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.366  ; LCD_Display:comb_668|next_command.DISPLAY_OFF   ; LCD_Display:comb_668|state.DISPLAY_OFF          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.366  ; LCD_Display:comb_668|state.RETURN_HOME          ; LCD_Display:comb_668|DATA_BUS_VALUE[7]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.367  ; LCD_Display:comb_668|CLK_COUNT_400HZ[12]        ; LCD_Display:comb_668|CLK_COUNT_400HZ[12]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; LCD_Display:comb_668|CLK_COUNT_400HZ[17]        ; LCD_Display:comb_668|CLK_COUNT_400HZ[17]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; LCD_Display:comb_668|state.Print_String         ; LCD_Display:comb_668|next_command.LINE2         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.368  ; LCD_Display:comb_668|CLK_COUNT_400HZ[14]        ; LCD_Display:comb_668|CLK_COUNT_400HZ[14]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; LCD_Display:comb_668|state.Print_String         ; LCD_Display:comb_668|next_command.RETURN_HOME   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|LCD_EN                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.001      ; 0.521      ;
; 0.369  ; clk_div:comb_3|count_1Mhz[1]                    ; clk_div:comb_3|count_1Mhz[1]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; LCD_Display:comb_668|state.Print_String         ; LCD_Display:comb_668|next_command.Print_String  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; clk_div:comb_3|count_1Mhz[3]                    ; clk_div:comb_3|count_1Mhz[3]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; clk_div:comb_3|count_1Mhz[5]                    ; clk_div:comb_3|clock_1Mhz_int                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.371  ; LCD_Display:comb_668|CLK_COUNT_400HZ[2]         ; LCD_Display:comb_668|CLK_COUNT_400HZ[2]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; LCD_Display:comb_668|CLK_COUNT_400HZ[18]        ; LCD_Display:comb_668|CLK_COUNT_400HZ[18]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; LCD_Display:comb_668|CLK_COUNT_400HZ[4]         ; LCD_Display:comb_668|CLK_COUNT_400HZ[4]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; LCD_Display:comb_668|CHAR_COUNT[3]              ; LCD_Display:comb_668|CHAR_COUNT[3]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; LCD_Display:comb_668|state.DROP_LCD_EN          ; LCD_Display:comb_668|LCD_EN                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.374  ; LCD_Display:comb_668|CLK_COUNT_400HZ[6]         ; LCD_Display:comb_668|CLK_COUNT_400HZ[6]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.376  ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|state.DISPLAY_CLEAR        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.377  ; LCD_Display:comb_668|CLK_COUNT_400HZ[13]        ; LCD_Display:comb_668|CLK_COUNT_400HZ[13]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.377  ; LCD_Display:comb_668|state.FUNC_SET             ; LCD_Display:comb_668|next_command.DISPLAY_OFF   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; LCD_Display:comb_668|CLK_COUNT_400HZ[15]        ; LCD_Display:comb_668|CLK_COUNT_400HZ[15]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; LCD_Display:comb_668|CLK_COUNT_400HZ[16]        ; LCD_Display:comb_668|CLK_COUNT_400HZ[16]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.379  ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|next_command.DISPLAY_OFF   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.531      ;
; 0.379  ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|state.DISPLAY_OFF          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.531      ;
; 0.381  ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|LCD_RS                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.533      ;
; 0.382  ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|next_command.DISPLAY_ON    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.534      ;
; 0.382  ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|state.RESET2               ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.534      ;
; 0.383  ; LCD_Display:comb_668|state.DISPLAY_CLEAR        ; LCD_Display:comb_668|next_command.DISPLAY_ON    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.535      ;
; 0.383  ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|state.DISPLAY_ON           ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.535      ;
; 0.383  ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|state.FUNC_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.535      ;
; 0.384  ; clk_div:comb_3|count_1Mhz[0]                    ; clk_div:comb_3|count_1Mhz[0]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.536      ;
; 0.384  ; LCD_Display:comb_668|next_command.DISPLAY_CLEAR ; LCD_Display:comb_668|state.DISPLAY_CLEAR        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.536      ;
; 0.385  ; clk_div:comb_3|count_1Mhz[2]                    ; clk_div:comb_3|count_1Mhz[2]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.537      ;
; 0.386  ; clk_div:comb_3|count_1Mhz[4]                    ; clk_div:comb_3|count_1Mhz[4]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.538      ;
; 0.393  ; LCD_Display:comb_668|CHAR_COUNT[0]              ; LCD_Display:comb_668|CHAR_COUNT[0]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.545      ;
; 0.412  ; LCD_Display:comb_668|CHAR_COUNT[4]              ; LCD_Display:comb_668|CHAR_COUNT[4]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.564      ;
; 0.417  ; LCD_Display:comb_668|CHAR_COUNT[2]              ; LCD_Display:comb_668|CHAR_COUNT[2]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.569      ;
; 0.447  ; LCD_Display:comb_668|state.RESET2               ; LCD_Display:comb_668|next_command.RESET3        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.001      ; 0.600      ;
; 0.461  ; LCD_Display:comb_668|state.DROP_LCD_EN          ; LCD_Display:comb_668|state.HOLD                 ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.001     ; 0.612      ;
; 0.461  ; LCD_Display:comb_668|state.Print_String         ; LCD_Display:comb_668|LCD_RS                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.001     ; 0.612      ;
; 0.463  ; LCD_Display:comb_668|CHAR_COUNT[1]              ; LCD_Display:comb_668|CHAR_COUNT[1]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.615      ;
; 0.479  ; LCD_Display:comb_668|next_command.LINE2         ; LCD_Display:comb_668|next_command.LINE2         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.631      ;
; 0.485  ; LCD_Display:comb_668|state.DROP_LCD_EN          ; LCD_Display:comb_668|next_command.MODE_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.637      ;
; 0.487  ; LCD_Display:comb_668|state.DROP_LCD_EN          ; LCD_Display:comb_668|next_command.DISPLAY_OFF   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.001     ; 0.638      ;
; 0.490  ; LCD_Display:comb_668|state.DROP_LCD_EN          ; LCD_Display:comb_668|next_command.FUNC_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.001     ; 0.641      ;
; 0.492  ; LCD_Display:comb_668|state.DROP_LCD_EN          ; LCD_Display:comb_668|next_command.DISPLAY_CLEAR ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.001     ; 0.643      ;
; 0.494  ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|next_command.RESET3        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.001      ; 0.647      ;
; 0.495  ; LCD_Display:comb_668|state.DROP_LCD_EN          ; LCD_Display:comb_668|next_command.RESET2        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.001     ; 0.646      ;
; 0.495  ; LCD_Display:comb_668|state.DROP_LCD_EN          ; LCD_Display:comb_668|LCD_RS                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.001     ; 0.646      ;
; 0.495  ; LCD_Display:comb_668|CLK_COUNT_400HZ[10]        ; LCD_Display:comb_668|CLK_COUNT_400HZ[11]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.647      ;
; 0.496  ; LCD_Display:comb_668|state.DROP_LCD_EN          ; LCD_Display:comb_668|next_command.DISPLAY_ON    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.001     ; 0.647      ;
+--------+-------------------------------------------------+-------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_3|clock_100Khz_reg'                                                                                                                                   ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.254 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.406      ;
; 0.255 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.407      ;
; 0.370 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.523      ;
; 0.373 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.525      ;
; 0.455 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.607      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_3|clock_100hz_reg'                                                                                                                                ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.249 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.401      ;
; 0.250 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.402      ;
; 0.358 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.511      ;
; 0.368 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.520      ;
; 0.448 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.600      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_3|clock_10Hz_reg'                                                                                                                             ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.245 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.397      ;
; 0.248 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.401      ;
; 0.358 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.510      ;
; 0.360 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.512      ;
; 0.375 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.527      ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_3|clock_10Khz_reg'                                                                                                                                ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.254 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.406      ;
; 0.255 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.407      ;
; 0.370 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.523      ;
; 0.373 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.525      ;
; 0.441 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.593      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_3|clock_1Khz_reg'                                                                                                                                 ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.245 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.398      ;
; 0.249 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.401      ;
; 0.252 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.404      ;
; 0.364 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.516      ;
; 0.368 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.520      ;
; 0.374 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.526      ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_3|clock_1Mhz_reg'                                                                                                                                   ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.254 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.406      ;
; 0.255 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.407      ;
; 0.370 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.523      ;
; 0.373 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.525      ;
; 0.441 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.593      ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[1]'                                                                                                                                                                                  ;
+-------+---------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                             ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.236 ; writeIF_ID:comb_43|rd[2]                                                              ; writeID_EX:comb_42|exec_rd[2]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.388      ;
; 0.238 ; writeIF_ID:comb_43|rd[3]                                                              ; writeID_EX:comb_42|exec_rd[3]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; pc[31]                                                                                ; pc[31]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; writeID_EX:comb_42|exec_rd[1]                                                         ; writeEX_MEM:comb_40|rd_mem[1]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.391      ;
; 0.255 ; writeID_EX:comb_42|exec_rd[3]                                                         ; writeEX_MEM:comb_40|rd_mem[3]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.407      ;
; 0.328 ; writeEX_MEM:comb_40|mem_addr[0]                                                       ; writeMem_WB:comb_38|d2_WB[0]         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.480      ;
; 0.332 ; writeID_EX:comb_42|exec_rd[4]                                                         ; writeEX_MEM:comb_40|rd_mem[4]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.484      ;
; 0.332 ; writeID_EX:comb_42|exec_data_1[31]                                                    ; writeEX_MEM:comb_40|mem_addr[31]     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.484      ;
; 0.334 ; writeEX_MEM:comb_40|rd_mem[3]                                                         ; writeMem_WB:comb_38|rd_WB[3]         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.486      ;
; 0.338 ; writeEX_MEM:comb_40|rd_mem[2]                                                         ; writeMem_WB:comb_38|rd_WB[2]         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.490      ;
; 0.349 ; writeEX_MEM:comb_40|mem_addr[10]                                                      ; writeMem_WB:comb_38|d2_WB[10]        ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 0.500      ;
; 0.355 ; pc[17]                                                                                ; pc[17]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.507      ;
; 0.357 ; pc[18]                                                                                ; pc[18]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[2]  ; q[2]                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.048     ; 0.462      ;
; 0.358 ; pc[19]                                                                                ; pc[19]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; pc[26]                                                                                ; pc[26]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; pc[28]                                                                                ; pc[28]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; pc[21]                                                                                ; pc[21]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; pc[24]                                                                                ; pc[24]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; pc[3]                                                                                 ; pc[3]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; pc[10]                                                                                ; pc[10]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; pc[12]                                                                                ; pc[12]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[30] ; q[30]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.048     ; 0.464      ;
; 0.361 ; pc[5]                                                                                 ; pc[5]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; pc[8]                                                                                 ; pc[8]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; pc[14]                                                                                ; pc[14]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; pc[15]                                                                                ; pc[15]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; pc[16]                                                                                ; pc[16]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; writeID_EX:comb_42|exec_data_2[11]                                                    ; writeEX_MEM:comb_40|mem_addr[11]     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.514      ;
; 0.369 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[26] ; q[26]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.048     ; 0.473      ;
; 0.369 ; pc[20]                                                                                ; pc[20]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; pc[25]                                                                                ; pc[25]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; pc[27]                                                                                ; pc[27]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; pc[22]                                                                                ; pc[22]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; pc[23]                                                                                ; pc[23]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; pc[29]                                                                                ; pc[29]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; pc[4]                                                                                 ; pc[4]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; pc[9]                                                                                 ; pc[9]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; pc[11]                                                                                ; pc[11]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[6]  ; q[6]                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.048     ; 0.475      ;
; 0.372 ; pc[6]                                                                                 ; pc[6]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; pc[7]                                                                                 ; pc[7]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; pc[13]                                                                                ; pc[13]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.524      ;
; 0.400 ; writeEX_MEM:comb_40|mem_addr[7]                                                       ; writeMem_WB:comb_38|d2_WB[7]         ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 0.551      ;
; 0.400 ; writeEX_MEM:comb_40|mem_addr[23]                                                      ; writeMem_WB:comb_38|d2_WB[23]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.552      ;
; 0.405 ; writeID_EX:comb_42|exec_rd[0]                                                         ; writeEX_MEM:comb_40|rd_mem[0]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.557      ;
; 0.407 ; writeMem_WB:comb_38|rd_WB[4]                                                          ; regfile32x32:comb_37|regfile[2][1]   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.559      ;
; 0.407 ; writeEX_MEM:comb_40|mem_addr[5]                                                       ; writeMem_WB:comb_38|d2_WB[5]         ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 0.558      ;
; 0.408 ; writeEX_MEM:comb_40|mem_addr[8]                                                       ; writeMem_WB:comb_38|d2_WB[8]         ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 0.559      ;
; 0.408 ; writeEX_MEM:comb_40|mem_addr[22]                                                      ; writeMem_WB:comb_38|d2_WB[22]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.560      ;
; 0.409 ; writeEX_MEM:comb_40|mem_addr[6]                                                       ; writeMem_WB:comb_38|d2_WB[6]         ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 0.560      ;
; 0.409 ; writeEX_MEM:comb_40|mem_addr[13]                                                      ; writeMem_WB:comb_38|d2_WB[13]        ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 0.560      ;
; 0.410 ; writeEX_MEM:comb_40|rd_mem[0]                                                         ; writeMem_WB:comb_38|rd_WB[0]         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.562      ;
; 0.411 ; writeEX_MEM:comb_40|mem_addr[16]                                                      ; writeMem_WB:comb_38|d2_WB[16]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.563      ;
; 0.411 ; writeEX_MEM:comb_40|mem_addr[20]                                                      ; writeMem_WB:comb_38|d2_WB[20]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.563      ;
; 0.411 ; writeEX_MEM:comb_40|mem_addr[21]                                                      ; writeMem_WB:comb_38|d2_WB[21]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.563      ;
; 0.424 ; writeIF_ID:comb_43|rd[0]                                                              ; writeID_EX:comb_42|exec_rd[0]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.576      ;
; 0.427 ; writeMem_WB:comb_38|d2_WB[2]                                                          ; regfile32x32:comb_37|regfile[4][2]   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.579      ;
; 0.436 ; writeID_EX:comb_42|exec_data_1[20]                                                    ; writeEX_MEM:comb_40|mem_addr[20]     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.588      ;
; 0.437 ; writeID_EX:comb_42|exec_data_2[4]                                                     ; writeEX_MEM:comb_40|mem_addr[4]      ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 0.590      ;
; 0.437 ; writeID_EX:comb_42|exec_data_1[23]                                                    ; writeEX_MEM:comb_40|mem_addr[23]     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.589      ;
; 0.438 ; writeID_EX:comb_42|exec_data_1[17]                                                    ; writeEX_MEM:comb_40|mem_addr[17]     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.004      ; 0.594      ;
; 0.444 ; writeID_EX:comb_42|exec_data_1[24]                                                    ; writeEX_MEM:comb_40|mem_addr[24]     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.596      ;
; 0.446 ; writeID_EX:comb_42|exec_data_2[29]                                                    ; writeEX_MEM:comb_40|mem_addr[29]     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.598      ;
; 0.446 ; pc[30]                                                                                ; pc[30]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.598      ;
; 0.446 ; regfile32x32:comb_37|regfile[2][1]                                                    ; regfile32x32:comb_37|regfile[2][1]   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.598      ;
; 0.448 ; writeID_EX:comb_42|exec_data_1[27]                                                    ; writeEX_MEM:comb_40|mem_addr[27]     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.600      ;
; 0.450 ; writeEX_MEM:comb_40|mem_addr[18]                                                      ; writeMem_WB:comb_38|d2_WB[18]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.005      ; 0.607      ;
; 0.451 ; writeID_EX:comb_42|exec_data_1[2]                                                     ; writeEX_MEM:comb_40|mem_addr[2]      ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.002     ; 0.601      ;
; 0.453 ; writeID_EX:comb_42|exec_data_2[15]                                                    ; writeEX_MEM:comb_40|mem_addr[15]     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 0.606      ;
; 0.455 ; writeID_EX:comb_42|exec_data_1[21]                                                    ; writeEX_MEM:comb_40|mem_addr[21]     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.607      ;
; 0.457 ; writeID_EX:comb_42|exec_data_1[1]                                                     ; writeEX_MEM:comb_40|mem_addr[1]      ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 0.610      ;
; 0.461 ; writeID_EX:comb_42|exec_data_2[27]                                                    ; writeEX_MEM:comb_40|mem_addr[27]     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.613      ;
; 0.464 ; writeMem_WB:comb_38|d2_WB[11]                                                         ; regfile32x32:comb_37|regfile[22][11] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.616      ;
; 0.465 ; writeMem_WB:comb_38|d2_WB[21]                                                         ; regfile32x32:comb_37|regfile[2][21]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.617      ;
; 0.477 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[27] ; q[27]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.044     ; 0.585      ;
; 0.480 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[9]  ; q[9]                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.046     ; 0.586      ;
; 0.481 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[1]  ; q[1]                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.044     ; 0.589      ;
; 0.486 ; pc[31]                                                                                ; lcd_display_address[31]              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.638      ;
; 0.491 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[5]  ; q[5]                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.044     ; 0.599      ;
; 0.493 ; pc[17]                                                                                ; pc[18]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.645      ;
; 0.493 ; pc[2]                                                                                 ; pc[3]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.645      ;
; 0.494 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[25] ; q[25]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.050     ; 0.596      ;
; 0.495 ; pc[18]                                                                                ; pc[19]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.647      ;
; 0.496 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[28] ; q[28]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.048     ; 0.600      ;
; 0.496 ; pc[19]                                                                                ; pc[20]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; pc[26]                                                                                ; pc[27]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; pc[28]                                                                                ; pc[29]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; pc[21]                                                                                ; pc[22]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; pc[3]                                                                                 ; pc[4]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; pc[10]                                                                                ; pc[11]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; pc[12]                                                                                ; pc[13]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; pc[14]                                                                                ; pc[15]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; pc[15]                                                                                ; pc[16]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; pc[5]                                                                                 ; pc[6]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; writeID_EX:comb_42|exec_data_2[11]                                                    ; writeEX_MEM:comb_40|mem_addr[12]     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.652      ;
; 0.504 ; writeEX_MEM:comb_40|mem_addr[12]                                                      ; writeMem_WB:comb_38|d2_WB[12]        ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 0.655      ;
; 0.505 ; writeEX_MEM:comb_40|mem_addr[17]                                                      ; writeMem_WB:comb_38|d2_WB[17]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.506 ; writeEX_MEM:comb_40|mem_addr[19]                                                      ; writeMem_WB:comb_38|d2_WB[19]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.658      ;
; 0.506 ; writeEX_MEM:comb_40|mem_addr[26]                                                      ; writeMem_WB:comb_38|d2_WB[26]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.658      ;
+-------+---------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                        ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[16]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[16]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[17]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[17]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[18]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[18]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[19]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[19]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[20]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[20]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[21]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[21]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[22]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[22]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[23]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[23]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[24]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[24]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[25]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[25]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[26]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[26]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[27]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[27]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[28]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[28]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[29]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[29]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[30]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[30]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[31]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[31]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg8  ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|state.DROP_LCD_EN          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_100Khz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[2]|clk                ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_100hz_reg'                                                                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[2]|clk                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Hz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[2]|clk                ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Khz_reg'                                                                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[2]|clk                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Khz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[2]|clk              ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Mhz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[2]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[2]|clk             ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; 3.274  ; 3.274  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 3.274  ; 3.274  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 2.056  ; 2.056  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; -0.504 ; -0.504 ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; -0.712 ; -0.712 ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; -1.657 ; -1.657 ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; -1.059 ; -1.059 ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; -0.963 ; -0.963 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -1.549 ; -1.549 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -1.586 ; -1.586 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -1.680 ; -1.680 ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; -1.352 ; -1.352 ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; -1.571 ; -1.571 ; Rise       ; KEY[1]          ;
;  SW[15]   ; KEY[1]     ; 1.926  ; 1.926  ; Rise       ; KEY[1]          ;
;  SW[16]   ; KEY[1]     ; 2.056  ; 2.056  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 1.369  ; 1.369  ; Fall       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 1.312  ; 1.312  ; Fall       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 1.369  ; 1.369  ; Fall       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 1.095  ; 1.095  ; Fall       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 0.939  ; 0.939  ; Fall       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; -0.803 ; -0.803 ; Fall       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; -0.877 ; -0.877 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.877 ; -0.877 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 1.953  ; 1.953  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 0.624  ; 0.624  ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 0.832  ; 0.832  ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 1.777  ; 1.777  ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 1.179  ; 1.179  ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 1.083  ; 1.083  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 1.688  ; 1.688  ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 1.953  ; 1.953  ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 1.942  ; 1.942  ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; 1.693  ; 1.693  ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; 1.832  ; 1.832  ; Rise       ; KEY[1]          ;
;  SW[15]   ; KEY[1]     ; -0.730 ; -0.730 ; Rise       ; KEY[1]          ;
;  SW[16]   ; KEY[1]     ; -0.933 ; -0.933 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 2.080  ; 2.080  ; Fall       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 1.860  ; 1.860  ; Fall       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 1.656  ; 1.656  ; Fall       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 1.747  ; 1.747  ; Fall       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 1.610  ; 1.610  ; Fall       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 2.080  ; 2.080  ; Fall       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 4.589 ; 4.589 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.391 ; 4.391 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 4.558 ; 4.558 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.307 ; 4.307 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.550 ; 4.550 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.437 ; 4.437 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.510 ; 4.510 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.559 ; 4.559 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 4.589 ; 4.589 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.389 ; 4.389 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 4.258 ; 4.258 ; Rise       ; CLOCK_50        ;
; HEX0[*]      ; KEY[1]     ; 6.457 ; 6.457 ; Rise       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 6.457 ; 6.457 ; Rise       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 6.412 ; 6.412 ; Rise       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 6.428 ; 6.428 ; Rise       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 6.318 ; 6.318 ; Rise       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 6.319 ; 6.319 ; Rise       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 6.310 ; 6.310 ; Rise       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 6.308 ; 6.308 ; Rise       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 7.157 ; 7.157 ; Rise       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 7.157 ; 7.157 ; Rise       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 6.828 ; 6.828 ; Rise       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 6.988 ; 6.988 ; Rise       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 6.758 ; 6.758 ; Rise       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 6.626 ; 6.626 ; Rise       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 6.909 ; 6.909 ; Rise       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 6.914 ; 6.914 ; Rise       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 7.518 ; 7.518 ; Rise       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 7.518 ; 7.518 ; Rise       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 7.500 ; 7.500 ; Rise       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 7.484 ; 7.484 ; Rise       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 7.518 ; 7.518 ; Rise       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 7.406 ; 7.406 ; Rise       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 7.382 ; 7.382 ; Rise       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 7.392 ; 7.392 ; Rise       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 7.108 ; 7.108 ; Rise       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 7.060 ; 7.060 ; Rise       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 7.004 ; 7.004 ; Rise       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 7.029 ; 7.029 ; Rise       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 7.005 ; 7.005 ; Rise       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 7.028 ; 7.028 ; Rise       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 7.105 ; 7.105 ; Rise       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 7.108 ; 7.108 ; Rise       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 7.117 ; 7.117 ; Rise       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 7.058 ; 7.058 ; Rise       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 7.117 ; 7.117 ; Rise       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 7.117 ; 7.117 ; Rise       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 6.836 ; 6.836 ; Rise       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 6.856 ; 6.856 ; Rise       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 6.762 ; 6.762 ; Rise       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 6.762 ; 6.762 ; Rise       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 6.595 ; 6.595 ; Rise       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 6.498 ; 6.498 ; Rise       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 6.402 ; 6.402 ; Rise       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 6.620 ; 6.620 ; Rise       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 6.544 ; 6.544 ; Rise       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 6.737 ; 6.737 ; Rise       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 6.762 ; 6.762 ; Rise       ; KEY[1]          ;
; HEX6[*]      ; KEY[1]     ; 6.664 ; 6.664 ; Rise       ; KEY[1]          ;
;  HEX6[0]     ; KEY[1]     ; 5.987 ; 5.987 ; Rise       ; KEY[1]          ;
;  HEX6[1]     ; KEY[1]     ; 5.979 ; 5.979 ; Rise       ; KEY[1]          ;
;  HEX6[2]     ; KEY[1]     ; 6.204 ; 6.204 ; Rise       ; KEY[1]          ;
;  HEX6[3]     ; KEY[1]     ; 6.664 ; 6.664 ; Rise       ; KEY[1]          ;
;  HEX6[4]     ; KEY[1]     ; 6.458 ; 6.458 ; Rise       ; KEY[1]          ;
;  HEX6[5]     ; KEY[1]     ; 6.430 ; 6.430 ; Rise       ; KEY[1]          ;
;  HEX6[6]     ; KEY[1]     ; 6.368 ; 6.368 ; Rise       ; KEY[1]          ;
; HEX7[*]      ; KEY[1]     ; 6.603 ; 6.603 ; Rise       ; KEY[1]          ;
;  HEX7[0]     ; KEY[1]     ; 6.473 ; 6.473 ; Rise       ; KEY[1]          ;
;  HEX7[1]     ; KEY[1]     ; 6.476 ; 6.476 ; Rise       ; KEY[1]          ;
;  HEX7[2]     ; KEY[1]     ; 6.452 ; 6.452 ; Rise       ; KEY[1]          ;
;  HEX7[3]     ; KEY[1]     ; 6.448 ; 6.448 ; Rise       ; KEY[1]          ;
;  HEX7[4]     ; KEY[1]     ; 6.441 ; 6.441 ; Rise       ; KEY[1]          ;
;  HEX7[5]     ; KEY[1]     ; 6.603 ; 6.603 ; Rise       ; KEY[1]          ;
;  HEX7[6]     ; KEY[1]     ; 6.475 ; 6.475 ; Rise       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 6.448 ; 6.448 ; Rise       ; KEY[1]          ;
;  LEDG[0]     ; KEY[1]     ; 6.448 ; 6.448 ; Rise       ; KEY[1]          ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 4.307 ; 4.307 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.391 ; 4.391 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 4.558 ; 4.558 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.307 ; 4.307 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.550 ; 4.550 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.437 ; 4.437 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.510 ; 4.510 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.559 ; 4.559 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 4.589 ; 4.589 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.389 ; 4.389 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 4.258 ; 4.258 ; Rise       ; CLOCK_50        ;
; HEX0[*]      ; KEY[1]     ; 6.124 ; 6.124 ; Rise       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 6.261 ; 6.261 ; Rise       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 6.218 ; 6.218 ; Rise       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 6.228 ; 6.228 ; Rise       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 6.135 ; 6.135 ; Rise       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 6.133 ; 6.133 ; Rise       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 6.124 ; 6.124 ; Rise       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 6.127 ; 6.127 ; Rise       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 6.434 ; 6.434 ; Rise       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 6.971 ; 6.971 ; Rise       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 6.658 ; 6.658 ; Rise       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 6.818 ; 6.818 ; Rise       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 6.580 ; 6.580 ; Rise       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 6.434 ; 6.434 ; Rise       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 6.721 ; 6.721 ; Rise       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 6.742 ; 6.742 ; Rise       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 6.619 ; 6.619 ; Rise       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 6.748 ; 6.748 ; Rise       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 6.732 ; 6.732 ; Rise       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 6.717 ; 6.717 ; Rise       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 6.752 ; 6.752 ; Rise       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 6.636 ; 6.636 ; Rise       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 6.619 ; 6.619 ; Rise       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 6.627 ; 6.627 ; Rise       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 6.709 ; 6.709 ; Rise       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 6.756 ; 6.756 ; Rise       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 6.710 ; 6.710 ; Rise       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 6.732 ; 6.732 ; Rise       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 6.709 ; 6.709 ; Rise       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 6.735 ; 6.735 ; Rise       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 6.800 ; 6.800 ; Rise       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 6.815 ; 6.815 ; Rise       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 6.595 ; 6.595 ; Rise       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 6.918 ; 6.918 ; Rise       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 6.972 ; 6.972 ; Rise       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 6.972 ; 6.972 ; Rise       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 6.696 ; 6.696 ; Rise       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 6.716 ; 6.716 ; Rise       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 6.595 ; 6.595 ; Rise       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 6.039 ; 6.039 ; Rise       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 6.231 ; 6.231 ; Rise       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 6.133 ; 6.133 ; Rise       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 6.039 ; 6.039 ; Rise       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 6.256 ; 6.256 ; Rise       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 6.179 ; 6.179 ; Rise       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 6.373 ; 6.373 ; Rise       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 6.398 ; 6.398 ; Rise       ; KEY[1]          ;
; HEX6[*]      ; KEY[1]     ; 5.766 ; 5.766 ; Rise       ; KEY[1]          ;
;  HEX6[0]     ; KEY[1]     ; 5.783 ; 5.783 ; Rise       ; KEY[1]          ;
;  HEX6[1]     ; KEY[1]     ; 5.766 ; 5.766 ; Rise       ; KEY[1]          ;
;  HEX6[2]     ; KEY[1]     ; 5.994 ; 5.994 ; Rise       ; KEY[1]          ;
;  HEX6[3]     ; KEY[1]     ; 6.457 ; 6.457 ; Rise       ; KEY[1]          ;
;  HEX6[4]     ; KEY[1]     ; 6.257 ; 6.257 ; Rise       ; KEY[1]          ;
;  HEX6[5]     ; KEY[1]     ; 6.229 ; 6.229 ; Rise       ; KEY[1]          ;
;  HEX6[6]     ; KEY[1]     ; 6.162 ; 6.162 ; Rise       ; KEY[1]          ;
; HEX7[*]      ; KEY[1]     ; 6.195 ; 6.195 ; Rise       ; KEY[1]          ;
;  HEX7[0]     ; KEY[1]     ; 6.221 ; 6.221 ; Rise       ; KEY[1]          ;
;  HEX7[1]     ; KEY[1]     ; 6.226 ; 6.226 ; Rise       ; KEY[1]          ;
;  HEX7[2]     ; KEY[1]     ; 6.201 ; 6.201 ; Rise       ; KEY[1]          ;
;  HEX7[3]     ; KEY[1]     ; 6.198 ; 6.198 ; Rise       ; KEY[1]          ;
;  HEX7[4]     ; KEY[1]     ; 6.195 ; 6.195 ; Rise       ; KEY[1]          ;
;  HEX7[5]     ; KEY[1]     ; 6.351 ; 6.351 ; Rise       ; KEY[1]          ;
;  HEX7[6]     ; KEY[1]     ; 6.224 ; 6.224 ; Rise       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 6.448 ; 6.448 ; Rise       ; KEY[1]          ;
;  LEDG[0]     ; KEY[1]     ; 6.448 ; 6.448 ; Rise       ; KEY[1]          ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                              ;
+----------------------------------+-----------+--------+----------+---------+---------------------+
; Clock                            ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack                 ; -6.662    ; -0.029 ; N/A      ; N/A     ; -2.000              ;
;  CLOCK_50                        ; -6.662    ; -0.029 ; N/A      ; N/A     ; -1.380              ;
;  KEY[1]                          ; -5.039    ; 0.236  ; N/A      ; N/A     ; -2.000              ;
;  clk_div:comb_3|clock_100Khz_reg ; -0.231    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:comb_3|clock_100hz_reg  ; -0.238    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:comb_3|clock_10Hz_reg   ; -0.070    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:comb_3|clock_10Khz_reg  ; -0.208    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:comb_3|clock_1Khz_reg   ; -0.065    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:comb_3|clock_1Mhz_reg   ; -0.208    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS                  ; -4799.153 ; -0.063 ; 0.0      ; 0.0     ; -2002.904           ;
;  CLOCK_50                        ; -129.213  ; -0.063 ; N/A      ; N/A     ; -76.380             ;
;  KEY[1]                          ; -4668.525 ; 0.000  ; N/A      ; N/A     ; -1902.524           ;
;  clk_div:comb_3|clock_100Khz_reg ; -0.303    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:comb_3|clock_100hz_reg  ; -0.284    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:comb_3|clock_10Hz_reg   ; -0.139    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:comb_3|clock_10Khz_reg  ; -0.279    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:comb_3|clock_1Khz_reg   ; -0.131    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:comb_3|clock_1Mhz_reg   ; -0.279    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
+----------------------------------+-----------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; 6.048  ; 6.048  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 6.048  ; 6.048  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.822  ; 3.822  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; -0.366 ; -0.366 ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; -0.676 ; -0.676 ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; -1.657 ; -1.657 ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; -1.059 ; -1.059 ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; -0.963 ; -0.963 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -1.549 ; -1.549 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -1.586 ; -1.586 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -1.680 ; -1.680 ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; -1.352 ; -1.352 ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; -1.571 ; -1.571 ; Rise       ; KEY[1]          ;
;  SW[15]   ; KEY[1]     ; 3.572  ; 3.572  ; Rise       ; KEY[1]          ;
;  SW[16]   ; KEY[1]     ; 3.822  ; 3.822  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.947  ; 3.947  ; Fall       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 3.786  ; 3.786  ; Fall       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 3.947  ; 3.947  ; Fall       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 3.164  ; 3.164  ; Fall       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 2.873  ; 2.873  ; Fall       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; -0.803 ; -0.803 ; Fall       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; -0.877 ; -0.877 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.877 ; -0.877 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.271  ; 3.271  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 0.624  ; 0.624  ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 0.906  ; 0.906  ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 2.936  ; 2.936  ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 1.779  ; 1.779  ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 1.674  ; 1.674  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 2.811  ; 2.811  ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 3.271  ; 3.271  ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 3.211  ; 3.211  ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; 2.812  ; 2.812  ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; 3.051  ; 3.051  ; Rise       ; KEY[1]          ;
;  SW[15]   ; KEY[1]     ; -0.730 ; -0.730 ; Rise       ; KEY[1]          ;
;  SW[16]   ; KEY[1]     ; -0.933 ; -0.933 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.582  ; 3.582  ; Fall       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 3.010  ; 3.010  ; Fall       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 2.610  ; 2.610  ; Fall       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 2.768  ; 2.768  ; Fall       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 2.514  ; 2.514  ; Fall       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 3.582  ; 3.582  ; Fall       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 8.477  ; 8.477  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 8.058  ; 8.058  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 8.321  ; 8.321  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 7.737  ; 7.737  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 8.394  ; 8.394  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 8.110  ; 8.110  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 8.324  ; 8.324  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 8.407  ; 8.407  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 8.477  ; 8.477  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 8.070  ; 8.070  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 7.747  ; 7.747  ; Rise       ; CLOCK_50        ;
; HEX0[*]      ; KEY[1]     ; 12.067 ; 12.067 ; Rise       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 12.067 ; 12.067 ; Rise       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 12.014 ; 12.014 ; Rise       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 12.027 ; 12.027 ; Rise       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 11.806 ; 11.806 ; Rise       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 11.806 ; 11.806 ; Rise       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 11.796 ; 11.796 ; Rise       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 11.799 ; 11.799 ; Rise       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 13.415 ; 13.415 ; Rise       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 13.415 ; 13.415 ; Rise       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 12.903 ; 12.903 ; Rise       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 13.410 ; 13.410 ; Rise       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 12.827 ; 12.827 ; Rise       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 12.489 ; 12.489 ; Rise       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 13.209 ; 13.209 ; Rise       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 13.205 ; 13.205 ; Rise       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 14.252 ; 14.252 ; Rise       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 14.244 ; 14.244 ; Rise       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 14.250 ; 14.250 ; Rise       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 14.180 ; 14.180 ; Rise       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 14.252 ; 14.252 ; Rise       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 14.000 ; 14.000 ; Rise       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 13.956 ; 13.956 ; Rise       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 13.991 ; 13.991 ; Rise       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 13.555 ; 13.555 ; Rise       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 13.463 ; 13.463 ; Rise       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 13.301 ; 13.301 ; Rise       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 13.347 ; 13.347 ; Rise       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 13.300 ; 13.300 ; Rise       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 13.344 ; 13.344 ; Rise       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 13.555 ; 13.555 ; Rise       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 13.554 ; 13.554 ; Rise       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 13.626 ; 13.626 ; Rise       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 13.468 ; 13.468 ; Rise       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 13.626 ; 13.626 ; Rise       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 13.626 ; 13.626 ; Rise       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 12.974 ; 12.974 ; Rise       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 12.994 ; 12.994 ; Rise       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 12.816 ; 12.816 ; Rise       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 12.907 ; 12.907 ; Rise       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 12.505 ; 12.505 ; Rise       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 12.309 ; 12.309 ; Rise       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 12.084 ; 12.084 ; Rise       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 12.595 ; 12.595 ; Rise       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 12.387 ; 12.387 ; Rise       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 12.873 ; 12.873 ; Rise       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 12.907 ; 12.907 ; Rise       ; KEY[1]          ;
; HEX6[*]      ; KEY[1]     ; 12.632 ; 12.632 ; Rise       ; KEY[1]          ;
;  HEX6[0]     ; KEY[1]     ; 11.243 ; 11.243 ; Rise       ; KEY[1]          ;
;  HEX6[1]     ; KEY[1]     ; 11.231 ; 11.231 ; Rise       ; KEY[1]          ;
;  HEX6[2]     ; KEY[1]     ; 11.724 ; 11.724 ; Rise       ; KEY[1]          ;
;  HEX6[3]     ; KEY[1]     ; 12.632 ; 12.632 ; Rise       ; KEY[1]          ;
;  HEX6[4]     ; KEY[1]     ; 12.267 ; 12.267 ; Rise       ; KEY[1]          ;
;  HEX6[5]     ; KEY[1]     ; 12.211 ; 12.211 ; Rise       ; KEY[1]          ;
;  HEX6[6]     ; KEY[1]     ; 11.999 ; 11.999 ; Rise       ; KEY[1]          ;
; HEX7[*]      ; KEY[1]     ; 12.581 ; 12.581 ; Rise       ; KEY[1]          ;
;  HEX7[0]     ; KEY[1]     ; 12.264 ; 12.264 ; Rise       ; KEY[1]          ;
;  HEX7[1]     ; KEY[1]     ; 12.301 ; 12.301 ; Rise       ; KEY[1]          ;
;  HEX7[2]     ; KEY[1]     ; 12.276 ; 12.276 ; Rise       ; KEY[1]          ;
;  HEX7[3]     ; KEY[1]     ; 12.272 ; 12.272 ; Rise       ; KEY[1]          ;
;  HEX7[4]     ; KEY[1]     ; 12.264 ; 12.264 ; Rise       ; KEY[1]          ;
;  HEX7[5]     ; KEY[1]     ; 12.581 ; 12.581 ; Rise       ; KEY[1]          ;
;  HEX7[6]     ; KEY[1]     ; 12.296 ; 12.296 ; Rise       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 11.976 ; 11.976 ; Rise       ; KEY[1]          ;
;  LEDG[0]     ; KEY[1]     ; 11.976 ; 11.976 ; Rise       ; KEY[1]          ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 4.307 ; 4.307 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.391 ; 4.391 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 4.558 ; 4.558 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.307 ; 4.307 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.550 ; 4.550 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.437 ; 4.437 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.510 ; 4.510 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.559 ; 4.559 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 4.589 ; 4.589 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.389 ; 4.389 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 4.258 ; 4.258 ; Rise       ; CLOCK_50        ;
; HEX0[*]      ; KEY[1]     ; 6.124 ; 6.124 ; Rise       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 6.261 ; 6.261 ; Rise       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 6.218 ; 6.218 ; Rise       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 6.228 ; 6.228 ; Rise       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 6.135 ; 6.135 ; Rise       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 6.133 ; 6.133 ; Rise       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 6.124 ; 6.124 ; Rise       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 6.127 ; 6.127 ; Rise       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 6.434 ; 6.434 ; Rise       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 6.971 ; 6.971 ; Rise       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 6.658 ; 6.658 ; Rise       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 6.818 ; 6.818 ; Rise       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 6.580 ; 6.580 ; Rise       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 6.434 ; 6.434 ; Rise       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 6.721 ; 6.721 ; Rise       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 6.742 ; 6.742 ; Rise       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 6.619 ; 6.619 ; Rise       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 6.748 ; 6.748 ; Rise       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 6.732 ; 6.732 ; Rise       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 6.717 ; 6.717 ; Rise       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 6.752 ; 6.752 ; Rise       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 6.636 ; 6.636 ; Rise       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 6.619 ; 6.619 ; Rise       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 6.627 ; 6.627 ; Rise       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 6.709 ; 6.709 ; Rise       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 6.756 ; 6.756 ; Rise       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 6.710 ; 6.710 ; Rise       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 6.732 ; 6.732 ; Rise       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 6.709 ; 6.709 ; Rise       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 6.735 ; 6.735 ; Rise       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 6.800 ; 6.800 ; Rise       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 6.815 ; 6.815 ; Rise       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 6.595 ; 6.595 ; Rise       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 6.918 ; 6.918 ; Rise       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 6.972 ; 6.972 ; Rise       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 6.972 ; 6.972 ; Rise       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 6.696 ; 6.696 ; Rise       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 6.716 ; 6.716 ; Rise       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 6.595 ; 6.595 ; Rise       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 6.039 ; 6.039 ; Rise       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 6.231 ; 6.231 ; Rise       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 6.133 ; 6.133 ; Rise       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 6.039 ; 6.039 ; Rise       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 6.256 ; 6.256 ; Rise       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 6.179 ; 6.179 ; Rise       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 6.373 ; 6.373 ; Rise       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 6.398 ; 6.398 ; Rise       ; KEY[1]          ;
; HEX6[*]      ; KEY[1]     ; 5.766 ; 5.766 ; Rise       ; KEY[1]          ;
;  HEX6[0]     ; KEY[1]     ; 5.783 ; 5.783 ; Rise       ; KEY[1]          ;
;  HEX6[1]     ; KEY[1]     ; 5.766 ; 5.766 ; Rise       ; KEY[1]          ;
;  HEX6[2]     ; KEY[1]     ; 5.994 ; 5.994 ; Rise       ; KEY[1]          ;
;  HEX6[3]     ; KEY[1]     ; 6.457 ; 6.457 ; Rise       ; KEY[1]          ;
;  HEX6[4]     ; KEY[1]     ; 6.257 ; 6.257 ; Rise       ; KEY[1]          ;
;  HEX6[5]     ; KEY[1]     ; 6.229 ; 6.229 ; Rise       ; KEY[1]          ;
;  HEX6[6]     ; KEY[1]     ; 6.162 ; 6.162 ; Rise       ; KEY[1]          ;
; HEX7[*]      ; KEY[1]     ; 6.195 ; 6.195 ; Rise       ; KEY[1]          ;
;  HEX7[0]     ; KEY[1]     ; 6.221 ; 6.221 ; Rise       ; KEY[1]          ;
;  HEX7[1]     ; KEY[1]     ; 6.226 ; 6.226 ; Rise       ; KEY[1]          ;
;  HEX7[2]     ; KEY[1]     ; 6.201 ; 6.201 ; Rise       ; KEY[1]          ;
;  HEX7[3]     ; KEY[1]     ; 6.198 ; 6.198 ; Rise       ; KEY[1]          ;
;  HEX7[4]     ; KEY[1]     ; 6.195 ; 6.195 ; Rise       ; KEY[1]          ;
;  HEX7[5]     ; KEY[1]     ; 6.351 ; 6.351 ; Rise       ; KEY[1]          ;
;  HEX7[6]     ; KEY[1]     ; 6.224 ; 6.224 ; Rise       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 6.448 ; 6.448 ; Rise       ; KEY[1]          ;
;  LEDG[0]     ; KEY[1]     ; 6.448 ; 6.448 ; Rise       ; KEY[1]          ;
+--------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                               ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clk_div:comb_3|clock_1Khz_reg   ; clk_div:comb_3|clock_1Khz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_1Mhz_reg   ; clk_div:comb_3|clock_1Mhz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Hz_reg   ; clk_div:comb_3|clock_10Hz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Khz_reg  ; clk_div:comb_3|clock_10Khz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100hz_reg  ; clk_div:comb_3|clock_100hz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_1Khz_reg   ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_1Mhz_reg   ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Hz_reg   ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Khz_reg  ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100hz_reg  ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100Khz_reg ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_50                        ; CLOCK_50                        ; 1755     ; 0        ; 0        ; 0        ;
; KEY[1]                          ; CLOCK_50                        ; 464      ; 0        ; 0        ; 0        ;
; KEY[1]                          ; KEY[1]                          ; 8616     ; 96       ; 5056     ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clk_div:comb_3|clock_1Khz_reg   ; clk_div:comb_3|clock_1Khz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_1Mhz_reg   ; clk_div:comb_3|clock_1Mhz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Hz_reg   ; clk_div:comb_3|clock_10Hz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Khz_reg  ; clk_div:comb_3|clock_10Khz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100hz_reg  ; clk_div:comb_3|clock_100hz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_1Khz_reg   ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_1Mhz_reg   ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Hz_reg   ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Khz_reg  ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100hz_reg  ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100Khz_reg ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_50                        ; CLOCK_50                        ; 1755     ; 0        ; 0        ; 0        ;
; KEY[1]                          ; CLOCK_50                        ; 464      ; 0        ; 0        ; 0        ;
; KEY[1]                          ; KEY[1]                          ; 8616     ; 96       ; 5056     ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 1332  ; 1332 ;
; Unconstrained Output Ports      ; 66    ; 66   ;
; Unconstrained Output Port Paths ; 219   ; 219  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Oct 23 15:27:38 2014
Info: Command: quartus_sta Labfourwtf -c Labfourwtf
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Labfourwtf.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name KEY[1] KEY[1]
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name clk_div:comb_3|clock_10Hz_reg clk_div:comb_3|clock_10Hz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:comb_3|clock_100hz_reg clk_div:comb_3|clock_100hz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:comb_3|clock_1Khz_reg clk_div:comb_3|clock_1Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:comb_3|clock_10Khz_reg clk_div:comb_3|clock_10Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:comb_3|clock_100Khz_reg clk_div:comb_3|clock_100Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:comb_3|clock_1Mhz_reg clk_div:comb_3|clock_1Mhz_reg
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.662
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.662      -129.213 CLOCK_50 
    Info (332119):    -5.039     -4668.525 KEY[1] 
    Info (332119):    -0.238        -0.284 clk_div:comb_3|clock_100hz_reg 
    Info (332119):    -0.231        -0.303 clk_div:comb_3|clock_100Khz_reg 
    Info (332119):    -0.208        -0.279 clk_div:comb_3|clock_10Khz_reg 
    Info (332119):    -0.208        -0.279 clk_div:comb_3|clock_1Mhz_reg 
    Info (332119):    -0.070        -0.139 clk_div:comb_3|clock_10Hz_reg 
    Info (332119):    -0.065        -0.131 clk_div:comb_3|clock_1Khz_reg 
Info (332146): Worst-case hold slack is 0.123
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.123         0.000 CLOCK_50 
    Info (332119):     0.391         0.000 clk_div:comb_3|clock_100Khz_reg 
    Info (332119):     0.391         0.000 clk_div:comb_3|clock_100hz_reg 
    Info (332119):     0.391         0.000 clk_div:comb_3|clock_10Hz_reg 
    Info (332119):     0.391         0.000 clk_div:comb_3|clock_10Khz_reg 
    Info (332119):     0.391         0.000 clk_div:comb_3|clock_1Khz_reg 
    Info (332119):     0.391         0.000 clk_div:comb_3|clock_1Mhz_reg 
    Info (332119):     0.515         0.000 KEY[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1902.524 KEY[1] 
    Info (332119):    -1.380       -76.380 CLOCK_50 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_100Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_100hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_10Hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_10Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_1Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_1Mhz_reg 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.552
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.552       -31.431 CLOCK_50 
    Info (332119):    -1.980     -1604.528 KEY[1] 
    Info (332119):     0.425         0.000 clk_div:comb_3|clock_100Khz_reg 
    Info (332119):     0.432         0.000 clk_div:comb_3|clock_100hz_reg 
    Info (332119):     0.439         0.000 clk_div:comb_3|clock_10Khz_reg 
    Info (332119):     0.439         0.000 clk_div:comb_3|clock_1Mhz_reg 
    Info (332119):     0.505         0.000 clk_div:comb_3|clock_10Hz_reg 
    Info (332119):     0.506         0.000 clk_div:comb_3|clock_1Khz_reg 
Info (332146): Worst-case hold slack is -0.029
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.029        -0.063 CLOCK_50 
    Info (332119):     0.215         0.000 clk_div:comb_3|clock_100Khz_reg 
    Info (332119):     0.215         0.000 clk_div:comb_3|clock_100hz_reg 
    Info (332119):     0.215         0.000 clk_div:comb_3|clock_10Hz_reg 
    Info (332119):     0.215         0.000 clk_div:comb_3|clock_10Khz_reg 
    Info (332119):     0.215         0.000 clk_div:comb_3|clock_1Khz_reg 
    Info (332119):     0.215         0.000 clk_div:comb_3|clock_1Mhz_reg 
    Info (332119):     0.236         0.000 KEY[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1902.524 KEY[1] 
    Info (332119):    -1.380       -76.380 CLOCK_50 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_100Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_100hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_10Hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_10Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_1Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_1Mhz_reg 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 441 megabytes
    Info: Processing ended: Thu Oct 23 15:27:41 2014
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


