TimeQuest Timing Analyzer report for piano
Thu Nov 23 12:11:14 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'AUD_BCLK~reg0'
 12. Slow Model Setup: 'CLOCK_27'
 13. Slow Model Setup: 'i2c_codec_control:u1|mI2C_CTRL_CLK'
 14. Slow Model Setup: 'AUD_XCK~reg0'
 15. Slow Model Setup: 'KEY[3]'
 16. Slow Model Hold: 'AUD_XCK~reg0'
 17. Slow Model Hold: 'CLOCK_27'
 18. Slow Model Hold: 'AUD_BCLK~reg0'
 19. Slow Model Hold: 'KEY[3]'
 20. Slow Model Hold: 'i2c_codec_control:u1|mI2C_CTRL_CLK'
 21. Slow Model Recovery: 'KEY[3]'
 22. Slow Model Recovery: 'AUD_BCLK~reg0'
 23. Slow Model Recovery: 'CLOCK_27'
 24. Slow Model Recovery: 'AUD_XCK~reg0'
 25. Slow Model Removal: 'AUD_XCK~reg0'
 26. Slow Model Removal: 'AUD_BCLK~reg0'
 27. Slow Model Removal: 'CLOCK_27'
 28. Slow Model Removal: 'KEY[3]'
 29. Slow Model Minimum Pulse Width: 'CLOCK_27'
 30. Slow Model Minimum Pulse Width: 'KEY[3]'
 31. Slow Model Minimum Pulse Width: 'AUD_BCLK~reg0'
 32. Slow Model Minimum Pulse Width: 'i2c_codec_control:u1|mI2C_CTRL_CLK'
 33. Slow Model Minimum Pulse Width: 'AUD_XCK~reg0'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Fast Model Setup Summary
 39. Fast Model Hold Summary
 40. Fast Model Recovery Summary
 41. Fast Model Removal Summary
 42. Fast Model Minimum Pulse Width Summary
 43. Fast Model Setup: 'AUD_BCLK~reg0'
 44. Fast Model Setup: 'CLOCK_27'
 45. Fast Model Setup: 'i2c_codec_control:u1|mI2C_CTRL_CLK'
 46. Fast Model Setup: 'AUD_XCK~reg0'
 47. Fast Model Setup: 'KEY[3]'
 48. Fast Model Hold: 'AUD_XCK~reg0'
 49. Fast Model Hold: 'CLOCK_27'
 50. Fast Model Hold: 'AUD_BCLK~reg0'
 51. Fast Model Hold: 'KEY[3]'
 52. Fast Model Hold: 'i2c_codec_control:u1|mI2C_CTRL_CLK'
 53. Fast Model Recovery: 'KEY[3]'
 54. Fast Model Recovery: 'AUD_BCLK~reg0'
 55. Fast Model Recovery: 'CLOCK_27'
 56. Fast Model Recovery: 'AUD_XCK~reg0'
 57. Fast Model Removal: 'AUD_XCK~reg0'
 58. Fast Model Removal: 'AUD_BCLK~reg0'
 59. Fast Model Removal: 'CLOCK_27'
 60. Fast Model Removal: 'KEY[3]'
 61. Fast Model Minimum Pulse Width: 'CLOCK_27'
 62. Fast Model Minimum Pulse Width: 'KEY[3]'
 63. Fast Model Minimum Pulse Width: 'AUD_BCLK~reg0'
 64. Fast Model Minimum Pulse Width: 'i2c_codec_control:u1|mI2C_CTRL_CLK'
 65. Fast Model Minimum Pulse Width: 'AUD_XCK~reg0'
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Multicorner Timing Analysis Summary
 71. Setup Times
 72. Hold Times
 73. Clock to Output Times
 74. Minimum Clock to Output Times
 75. Setup Transfers
 76. Hold Transfers
 77. Recovery Transfers
 78. Removal Transfers
 79. Report TCCS
 80. Report RSKM
 81. Unconstrained Paths
 82. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; piano                                                             ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                 ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+
; Clock Name                         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+
; AUD_BCLK~reg0                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { AUD_BCLK~reg0 }                      ;
; AUD_XCK~reg0                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { AUD_XCK~reg0 }                       ;
; CLOCK_27                           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_27 }                           ;
; i2c_codec_control:u1|mI2C_CTRL_CLK ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i2c_codec_control:u1|mI2C_CTRL_CLK } ;
; KEY[3]                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[3] }                             ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                            ;
+-------------+-----------------+------------------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                         ; Note                                                          ;
+-------------+-----------------+------------------------------------+---------------------------------------------------------------+
; 101.19 MHz  ; 101.19 MHz      ; AUD_BCLK~reg0                      ;                                                               ;
; 184.09 MHz  ; 184.09 MHz      ; i2c_codec_control:u1|mI2C_CTRL_CLK ;                                                               ;
; 277.24 MHz  ; 277.24 MHz      ; CLOCK_27                           ;                                                               ;
; 395.57 MHz  ; 395.57 MHz      ; AUD_XCK~reg0                       ;                                                               ;
; 1291.99 MHz ; 450.05 MHz      ; KEY[3]                             ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------+
; Slow Model Setup Summary                                    ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; AUD_BCLK~reg0                      ; -4.441 ; -60.901       ;
; CLOCK_27                           ; -2.607 ; -85.083       ;
; i2c_codec_control:u1|mI2C_CTRL_CLK ; -2.216 ; -24.198       ;
; AUD_XCK~reg0                       ; -1.528 ; -14.967       ;
; KEY[3]                             ; 0.226  ; 0.000         ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Slow Model Hold Summary                                     ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; AUD_XCK~reg0                       ; -3.050 ; -3.050        ;
; CLOCK_27                           ; -2.508 ; -5.015        ;
; AUD_BCLK~reg0                      ; 0.391  ; 0.000         ;
; KEY[3]                             ; 0.391  ; 0.000         ;
; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.391  ; 0.000         ;
+------------------------------------+--------+---------------+


+----------------------------------------+
; Slow Model Recovery Summary            ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; KEY[3]        ; -0.965 ; -1.930        ;
; AUD_BCLK~reg0 ; -0.654 ; -10.927       ;
; CLOCK_27      ; -0.269 ; -0.269        ;
; AUD_XCK~reg0  ; 0.068  ; 0.000         ;
+---------------+--------+---------------+


+---------------------------------------+
; Slow Model Removal Summary            ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; AUD_XCK~reg0  ; 0.688 ; 0.000         ;
; AUD_BCLK~reg0 ; 0.919 ; 0.000         ;
; CLOCK_27      ; 1.039 ; 0.000         ;
; KEY[3]        ; 1.735 ; 0.000         ;
+---------------+-------+---------------+


+-------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                      ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; CLOCK_27                           ; -1.380 ; -40.380       ;
; KEY[3]                             ; -1.222 ; -3.222        ;
; AUD_BCLK~reg0                      ; -0.500 ; -27.000       ;
; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500 ; -19.000       ;
; AUD_XCK~reg0                       ; -0.500 ; -14.000       ;
+------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'AUD_BCLK~reg0'                                                                          ;
+--------+------------+-------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node     ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-------------+---------------+---------------+--------------+------------+------------+
; -4.441 ; Octave[6]  ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.974      ;
; -4.441 ; Octave[6]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.974      ;
; -4.441 ; Octave[6]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.974      ;
; -4.441 ; Octave[6]  ; count12[4]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.974      ;
; -4.441 ; Octave[6]  ; count12[5]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.974      ;
; -4.441 ; Octave[6]  ; count12[6]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.974      ;
; -4.441 ; Octave[6]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.974      ;
; -4.441 ; Octave[6]  ; count12[8]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.974      ;
; -4.441 ; Octave[6]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.974      ;
; -4.441 ; Octave[6]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.974      ;
; -4.441 ; Octave[6]  ; count12[11] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.974      ;
; -4.441 ; Octave[6]  ; count12[0]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.974      ;
; -4.407 ; Octave[3]  ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.940      ;
; -4.407 ; Octave[3]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.940      ;
; -4.407 ; Octave[3]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.940      ;
; -4.407 ; Octave[3]  ; count12[4]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.940      ;
; -4.407 ; Octave[3]  ; count12[5]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.940      ;
; -4.407 ; Octave[3]  ; count12[6]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.940      ;
; -4.407 ; Octave[3]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.940      ;
; -4.407 ; Octave[3]  ; count12[8]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.940      ;
; -4.407 ; Octave[3]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.940      ;
; -4.407 ; Octave[3]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.940      ;
; -4.407 ; Octave[3]  ; count12[11] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.940      ;
; -4.407 ; Octave[3]  ; count12[0]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.940      ;
; -4.250 ; Octave[1]  ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.783      ;
; -4.250 ; Octave[1]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.783      ;
; -4.250 ; Octave[1]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.783      ;
; -4.250 ; Octave[1]  ; count12[4]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.783      ;
; -4.250 ; Octave[1]  ; count12[5]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.783      ;
; -4.250 ; Octave[1]  ; count12[6]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.783      ;
; -4.250 ; Octave[1]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.783      ;
; -4.250 ; Octave[1]  ; count12[8]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.783      ;
; -4.250 ; Octave[1]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.783      ;
; -4.250 ; Octave[1]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.783      ;
; -4.250 ; Octave[1]  ; count12[11] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.783      ;
; -4.250 ; Octave[1]  ; count12[0]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.783      ;
; -4.189 ; Octave[5]  ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.722      ;
; -4.189 ; Octave[5]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.722      ;
; -4.189 ; Octave[5]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.722      ;
; -4.189 ; Octave[5]  ; count12[4]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.722      ;
; -4.189 ; Octave[5]  ; count12[5]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.722      ;
; -4.189 ; Octave[5]  ; count12[6]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.722      ;
; -4.189 ; Octave[5]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.722      ;
; -4.189 ; Octave[5]  ; count12[8]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.722      ;
; -4.189 ; Octave[5]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.722      ;
; -4.189 ; Octave[5]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.722      ;
; -4.189 ; Octave[5]  ; count12[11] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.722      ;
; -4.189 ; Octave[5]  ; count12[0]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.722      ;
; -4.181 ; Octave[7]  ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.714      ;
; -4.181 ; Octave[7]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.714      ;
; -4.181 ; Octave[7]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.714      ;
; -4.181 ; Octave[7]  ; count12[4]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.714      ;
; -4.181 ; Octave[7]  ; count12[5]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.714      ;
; -4.181 ; Octave[7]  ; count12[6]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.714      ;
; -4.181 ; Octave[7]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.714      ;
; -4.181 ; Octave[7]  ; count12[8]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.714      ;
; -4.181 ; Octave[7]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.714      ;
; -4.181 ; Octave[7]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.714      ;
; -4.181 ; Octave[7]  ; count12[11] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.714      ;
; -4.181 ; Octave[7]  ; count12[0]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.714      ;
; -4.159 ; Octave[0]  ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.692      ;
; -4.159 ; Octave[0]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.692      ;
; -4.159 ; Octave[0]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.692      ;
; -4.159 ; Octave[0]  ; count12[4]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.692      ;
; -4.159 ; Octave[0]  ; count12[5]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.692      ;
; -4.159 ; Octave[0]  ; count12[6]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.692      ;
; -4.159 ; Octave[0]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.692      ;
; -4.159 ; Octave[0]  ; count12[8]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.692      ;
; -4.159 ; Octave[0]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.692      ;
; -4.159 ; Octave[0]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.692      ;
; -4.159 ; Octave[0]  ; count12[11] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.692      ;
; -4.159 ; Octave[0]  ; count12[0]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.692      ;
; -4.143 ; count12[5] ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 5.179      ;
; -4.143 ; count12[5] ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 5.179      ;
; -4.143 ; count12[5] ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 5.179      ;
; -4.143 ; count12[5] ; count12[4]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 5.179      ;
; -4.143 ; count12[5] ; count12[5]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 5.179      ;
; -4.143 ; count12[5] ; count12[6]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 5.179      ;
; -4.143 ; count12[5] ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 5.179      ;
; -4.143 ; count12[5] ; count12[8]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 5.179      ;
; -4.143 ; count12[5] ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 5.179      ;
; -4.143 ; count12[5] ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 5.179      ;
; -4.143 ; count12[5] ; count12[11] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 5.179      ;
; -4.143 ; count12[5] ; count12[0]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 5.179      ;
; -4.107 ; Octave[4]  ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.640      ;
; -4.107 ; Octave[4]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.640      ;
; -4.107 ; Octave[4]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.640      ;
; -4.107 ; Octave[4]  ; count12[4]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.640      ;
; -4.107 ; Octave[4]  ; count12[5]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.640      ;
; -4.107 ; Octave[4]  ; count12[6]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.640      ;
; -4.107 ; Octave[4]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.640      ;
; -4.107 ; Octave[4]  ; count12[8]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.640      ;
; -4.107 ; Octave[4]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.640      ;
; -4.107 ; Octave[4]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.640      ;
; -4.107 ; Octave[4]  ; count12[11] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.640      ;
; -4.107 ; Octave[4]  ; count12[0]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 4.640      ;
; -4.095 ; count12[2] ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 5.131      ;
; -4.095 ; count12[2] ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 5.131      ;
; -4.095 ; count12[2] ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 5.131      ;
; -4.095 ; count12[2] ; count12[4]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 5.131      ;
+--------+------------+-------------+---------------+---------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_27'                                                                             ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -2.607 ; count20[15] ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.643      ;
; -2.607 ; count20[15] ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.643      ;
; -2.607 ; count20[15] ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.643      ;
; -2.607 ; count20[15] ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.643      ;
; -2.607 ; count20[15] ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.643      ;
; -2.607 ; count20[15] ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.643      ;
; -2.607 ; count20[15] ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.643      ;
; -2.607 ; count20[15] ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.643      ;
; -2.576 ; count20[12] ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.612      ;
; -2.576 ; count20[12] ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.612      ;
; -2.576 ; count20[12] ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.612      ;
; -2.576 ; count20[12] ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.612      ;
; -2.576 ; count20[12] ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.612      ;
; -2.576 ; count20[12] ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.612      ;
; -2.576 ; count20[12] ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.612      ;
; -2.576 ; count20[12] ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.612      ;
; -2.461 ; count20[14] ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.497      ;
; -2.461 ; count20[14] ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.497      ;
; -2.461 ; count20[14] ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.497      ;
; -2.461 ; count20[14] ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.497      ;
; -2.461 ; count20[14] ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.497      ;
; -2.461 ; count20[14] ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.497      ;
; -2.461 ; count20[14] ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.497      ;
; -2.461 ; count20[14] ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.497      ;
; -2.426 ; count20[2]  ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 3.467      ;
; -2.426 ; count20[2]  ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 3.467      ;
; -2.426 ; count20[2]  ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 3.467      ;
; -2.426 ; count20[2]  ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 3.467      ;
; -2.426 ; count20[2]  ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 3.467      ;
; -2.426 ; count20[2]  ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 3.467      ;
; -2.426 ; count20[2]  ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 3.467      ;
; -2.426 ; count20[2]  ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 3.467      ;
; -2.390 ; count20[3]  ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 3.431      ;
; -2.390 ; count20[3]  ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 3.431      ;
; -2.390 ; count20[3]  ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 3.431      ;
; -2.390 ; count20[3]  ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 3.431      ;
; -2.390 ; count20[3]  ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 3.431      ;
; -2.390 ; count20[3]  ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 3.431      ;
; -2.390 ; count20[3]  ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 3.431      ;
; -2.390 ; count20[3]  ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 3.431      ;
; -2.387 ; count20[11] ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 3.428      ;
; -2.387 ; count20[11] ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 3.428      ;
; -2.387 ; count20[11] ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 3.428      ;
; -2.387 ; count20[11] ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 3.428      ;
; -2.387 ; count20[11] ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 3.428      ;
; -2.387 ; count20[11] ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 3.428      ;
; -2.387 ; count20[11] ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 3.428      ;
; -2.387 ; count20[11] ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 3.428      ;
; -2.361 ; count20[9]  ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 3.402      ;
; -2.361 ; count20[9]  ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 3.402      ;
; -2.361 ; count20[9]  ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 3.402      ;
; -2.361 ; count20[9]  ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 3.402      ;
; -2.361 ; count20[9]  ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 3.402      ;
; -2.361 ; count20[9]  ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 3.402      ;
; -2.361 ; count20[9]  ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 3.402      ;
; -2.361 ; count20[9]  ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 3.402      ;
; -2.328 ; count20[13] ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.364      ;
; -2.328 ; count20[13] ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.364      ;
; -2.328 ; count20[13] ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.364      ;
; -2.328 ; count20[13] ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.364      ;
; -2.328 ; count20[13] ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.364      ;
; -2.328 ; count20[13] ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.364      ;
; -2.328 ; count20[13] ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.364      ;
; -2.328 ; count20[13] ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.364      ;
; -2.316 ; count20[18] ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.352      ;
; -2.316 ; count20[18] ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.352      ;
; -2.316 ; count20[18] ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.352      ;
; -2.316 ; count20[18] ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.352      ;
; -2.316 ; count20[18] ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.352      ;
; -2.316 ; count20[18] ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.352      ;
; -2.316 ; count20[18] ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.352      ;
; -2.316 ; count20[18] ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.352      ;
; -2.283 ; count20[19] ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.319      ;
; -2.283 ; count20[19] ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.319      ;
; -2.283 ; count20[19] ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.319      ;
; -2.283 ; count20[19] ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.319      ;
; -2.283 ; count20[19] ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.319      ;
; -2.283 ; count20[19] ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.319      ;
; -2.283 ; count20[19] ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.319      ;
; -2.283 ; count20[19] ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.319      ;
; -2.279 ; count20[4]  ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 3.320      ;
; -2.279 ; count20[4]  ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 3.320      ;
; -2.279 ; count20[4]  ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 3.320      ;
; -2.279 ; count20[4]  ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 3.320      ;
; -2.279 ; count20[4]  ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 3.320      ;
; -2.279 ; count20[4]  ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 3.320      ;
; -2.279 ; count20[4]  ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 3.320      ;
; -2.279 ; count20[4]  ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 3.320      ;
; -2.268 ; count20[1]  ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 3.309      ;
; -2.268 ; count20[1]  ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 3.309      ;
; -2.268 ; count20[1]  ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 3.309      ;
; -2.268 ; count20[1]  ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 3.309      ;
; -2.268 ; count20[1]  ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 3.309      ;
; -2.268 ; count20[1]  ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 3.309      ;
; -2.268 ; count20[1]  ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 3.309      ;
; -2.268 ; count20[1]  ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 3.309      ;
; -2.243 ; count20[5]  ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 3.284      ;
; -2.243 ; count20[5]  ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 3.284      ;
; -2.243 ; count20[5]  ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 3.284      ;
; -2.243 ; count20[5]  ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 3.284      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'i2c_codec_control:u1|mI2C_CTRL_CLK'                                                                                                                                             ;
+--------+-----------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                            ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -2.216 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 2.751      ;
; -1.931 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 2.466      ;
; -1.834 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 2.369      ;
; -1.789 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 2.324      ;
; -1.754 ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 2.289      ;
; -1.654 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 2.189      ;
; -1.616 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 2.151      ;
; -1.559 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 2.095      ;
; -1.492 ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 2.027      ;
; -1.484 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 2.020      ;
; -1.407 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.943      ;
; -1.386 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.922      ;
; -1.376 ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 1.911      ;
; -1.327 ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.863      ;
; -1.312 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.348      ;
; -1.312 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.348      ;
; -1.312 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.348      ;
; -1.312 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.348      ;
; -1.312 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.348      ;
; -1.312 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.348      ;
; -1.289 ; i2c_codec_control:u1|mI2C_SCLK    ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.325      ;
; -1.233 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.769      ;
; -1.228 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.264      ;
; -1.228 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.264      ;
; -1.228 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.264      ;
; -1.228 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.264      ;
; -1.228 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.264      ;
; -1.228 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.264      ;
; -1.227 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 1.762      ;
; -1.172 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.208      ;
; -1.172 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.208      ;
; -1.172 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.208      ;
; -1.172 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.208      ;
; -1.172 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.208      ;
; -1.172 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.208      ;
; -1.159 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 1.694      ;
; -1.152 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 1.687      ;
; -1.102 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.638      ;
; -1.090 ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.626      ;
; -1.075 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 1.610      ;
; -1.070 ; i2c_codec_control:u1|ACK[2]       ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.001      ; 1.607      ;
; -1.068 ; i2c_codec_control:u1|ACK[2]       ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.001      ; 1.605      ;
; -1.064 ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.100      ;
; -1.064 ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.100      ;
; -1.064 ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.100      ;
; -1.064 ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.100      ;
; -1.064 ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.100      ;
; -1.064 ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.100      ;
; -1.032 ; i2c_codec_control:u1|LUT_INDEX[1] ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.068      ;
; -1.029 ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.565      ;
; -1.029 ; i2c_codec_control:u1|LUT_INDEX[1] ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.065      ;
; -1.029 ; i2c_codec_control:u1|mI2C_GO      ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.064      ;
; -1.029 ; i2c_codec_control:u1|mI2C_GO      ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.064      ;
; -1.029 ; i2c_codec_control:u1|mI2C_GO      ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.064      ;
; -1.029 ; i2c_codec_control:u1|mI2C_GO      ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.064      ;
; -1.029 ; i2c_codec_control:u1|mI2C_GO      ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.064      ;
; -1.029 ; i2c_codec_control:u1|mI2C_GO      ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.064      ;
; -1.010 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 1.545      ;
; -1.005 ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 1.540      ;
; -1.003 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.539      ;
; -1.001 ; i2c_codec_control:u1|LUT_INDEX[3] ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.037      ;
; -0.999 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.035      ;
; -0.999 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.035      ;
; -0.999 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.035      ;
; -0.999 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.035      ;
; -0.999 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.035      ;
; -0.999 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.035      ;
; -0.998 ; i2c_codec_control:u1|LUT_INDEX[3] ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.034      ;
; -0.983 ; i2c_codec_control:u1|ACK[0]       ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.002      ; 1.521      ;
; -0.982 ; i2c_codec_control:u1|mI2C_END     ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.002      ; 1.520      ;
; -0.981 ; i2c_codec_control:u1|ACK[0]       ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.002      ; 1.519      ;
; -0.976 ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 1.511      ;
; -0.976 ; i2c_codec_control:u1|mI2C_END     ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.002      ; 1.514      ;
; -0.974 ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 1.509      ;
; -0.972 ; i2c_codec_control:u1|ACK[1]       ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.001      ; 1.509      ;
; -0.970 ; i2c_codec_control:u1|ACK[1]       ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.001      ; 1.507      ;
; -0.946 ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.482      ;
; -0.901 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 1.436      ;
; -0.901 ; i2c_codec_control:u1|LUT_INDEX[1] ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.937      ;
; -0.901 ; i2c_codec_control:u1|LUT_INDEX[1] ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.937      ;
; -0.901 ; i2c_codec_control:u1|LUT_INDEX[1] ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.937      ;
; -0.901 ; i2c_codec_control:u1|LUT_INDEX[1] ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.937      ;
; -0.870 ; i2c_codec_control:u1|LUT_INDEX[3] ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.906      ;
; -0.870 ; i2c_codec_control:u1|LUT_INDEX[3] ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.906      ;
; -0.870 ; i2c_codec_control:u1|LUT_INDEX[3] ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.906      ;
; -0.870 ; i2c_codec_control:u1|LUT_INDEX[3] ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.906      ;
; -0.863 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.399      ;
; -0.850 ; i2c_codec_control:u1|LUT_INDEX[2] ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.886      ;
; -0.847 ; i2c_codec_control:u1|LUT_INDEX[2] ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.883      ;
; -0.806 ; i2c_codec_control:u1|mI2C_END     ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.002      ; 1.344      ;
; -0.802 ; i2c_codec_control:u1|LUT_INDEX[1] ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.838      ;
; -0.800 ; i2c_codec_control:u1|mI2C_END     ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.002      ; 1.338      ;
; -0.798 ; i2c_codec_control:u1|LUT_INDEX[1] ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.834      ;
; -0.787 ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.823      ;
; -0.771 ; i2c_codec_control:u1|LUT_INDEX[3] ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.807      ;
; -0.767 ; i2c_codec_control:u1|LUT_INDEX[3] ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.803      ;
; -0.741 ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.777      ;
; -0.741 ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.777      ;
; -0.741 ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.777      ;
; -0.741 ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.777      ;
+--------+-----------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'AUD_XCK~reg0'                                                                                ;
+--------+----------------+----------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+--------------+--------------+------------+------------+
; -1.528 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.564      ;
; -1.528 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.564      ;
; -1.528 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.564      ;
; -1.528 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.564      ;
; -1.528 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.564      ;
; -1.528 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.564      ;
; -1.528 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.564      ;
; -1.528 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.564      ;
; -1.528 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.564      ;
; -1.488 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.524      ;
; -1.488 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.524      ;
; -1.488 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.524      ;
; -1.488 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.524      ;
; -1.488 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.524      ;
; -1.488 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.524      ;
; -1.488 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.524      ;
; -1.488 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.524      ;
; -1.488 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.524      ;
; -1.367 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.403      ;
; -1.367 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.403      ;
; -1.367 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.403      ;
; -1.367 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.403      ;
; -1.367 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.403      ;
; -1.367 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.403      ;
; -1.367 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.403      ;
; -1.367 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.403      ;
; -1.367 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.403      ;
; -1.212 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.248      ;
; -1.212 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.248      ;
; -1.212 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.248      ;
; -1.212 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.248      ;
; -1.212 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.248      ;
; -1.212 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.248      ;
; -1.212 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.248      ;
; -1.212 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.248      ;
; -1.212 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.248      ;
; -1.132 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.168      ;
; -1.132 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.168      ;
; -1.132 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.168      ;
; -1.132 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.168      ;
; -1.132 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.168      ;
; -1.132 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.168      ;
; -1.132 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.168      ;
; -1.132 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.168      ;
; -1.132 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.168      ;
; -1.128 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.164      ;
; -1.128 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.164      ;
; -1.128 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.164      ;
; -1.128 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.164      ;
; -1.128 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.164      ;
; -1.128 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.164      ;
; -1.128 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.164      ;
; -1.128 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.164      ;
; -1.128 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.164      ;
; -1.109 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.145      ;
; -1.109 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.145      ;
; -1.109 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.145      ;
; -1.109 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.145      ;
; -1.109 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.145      ;
; -1.109 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.145      ;
; -1.109 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.145      ;
; -1.109 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.145      ;
; -1.109 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.145      ;
; -0.867 ; LRCK_1X_DIV[3] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.903      ;
; -0.827 ; LRCK_1X_DIV[0] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.863      ;
; -0.734 ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.770      ;
; -0.734 ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.770      ;
; -0.734 ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.770      ;
; -0.734 ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.770      ;
; -0.734 ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.770      ;
; -0.734 ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.770      ;
; -0.734 ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.770      ;
; -0.734 ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.770      ;
; -0.734 ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.770      ;
; -0.706 ; LRCK_1X_DIV[2] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.742      ;
; -0.573 ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.609      ;
; -0.573 ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.609      ;
; -0.573 ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.609      ;
; -0.573 ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.609      ;
; -0.573 ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.609      ;
; -0.573 ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.609      ;
; -0.573 ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.609      ;
; -0.573 ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.609      ;
; -0.573 ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.609      ;
; -0.551 ; LRCK_1X_DIV[1] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.587      ;
; -0.471 ; LRCK_1X_DIV[6] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.507      ;
; -0.467 ; LRCK_1X_DIV[5] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.503      ;
; -0.448 ; LRCK_1X_DIV[4] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.484      ;
; -0.245 ; BCK_DIV[0]     ; AUD_BCLK~reg0  ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.281      ;
; -0.073 ; LRCK_1X_DIV[8] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.109      ;
; -0.056 ; LRCK_1X_DIV[7] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.092      ;
; -0.051 ; BCK_DIV[0]     ; BCK_DIV[1]     ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.087      ;
; -0.049 ; BCK_DIV[1]     ; AUD_BCLK~reg0  ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.085      ;
; -0.036 ; BCK_DIV[2]     ; BCK_DIV[0]     ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.072      ;
; -0.016 ; BCK_DIV[1]     ; BCK_DIV[2]     ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.052      ;
; 0.223  ; BCK_DIV[0]     ; BCK_DIV[2]     ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.813      ;
; 0.227  ; BCK_DIV[1]     ; BCK_DIV[0]     ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.809      ;
; 0.236  ; BCK_DIV[2]     ; AUD_BCLK~reg0  ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.800      ;
; 0.239  ; BCK_DIV[2]     ; BCK_DIV[1]     ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.797      ;
; 0.379  ; LRCK_1X        ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.657      ;
+--------+----------------+----------------+--------------+--------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[3]'                                                                          ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 0.226 ; count2[0] ; count2[1] ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.810      ;
; 0.379 ; count2[0] ; count2[0] ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; count2[1] ; count2[1] ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.657      ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'AUD_XCK~reg0'                                                                                  ;
+--------+----------------+----------------+---------------+--------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock  ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+---------------+--------------+--------------+------------+------------+
; -3.050 ; AUD_BCLK~reg0  ; AUD_BCLK~reg0  ; AUD_BCLK~reg0 ; AUD_XCK~reg0 ; 0.000        ; 3.191      ; 0.657      ;
; -2.550 ; AUD_BCLK~reg0  ; AUD_BCLK~reg0  ; AUD_BCLK~reg0 ; AUD_XCK~reg0 ; -0.500       ; 3.191      ; 0.657      ;
; 0.391  ; BCK_DIV[1]     ; BCK_DIV[1]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; BCK_DIV[0]     ; BCK_DIV[0]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; BCK_DIV[2]     ; BCK_DIV[2]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LRCK_1X        ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.531  ; BCK_DIV[2]     ; BCK_DIV[1]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.797      ;
; 0.534  ; BCK_DIV[2]     ; AUD_BCLK~reg0  ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.800      ;
; 0.543  ; BCK_DIV[1]     ; BCK_DIV[0]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.809      ;
; 0.547  ; BCK_DIV[0]     ; BCK_DIV[2]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.813      ;
; 0.786  ; BCK_DIV[1]     ; BCK_DIV[2]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.052      ;
; 0.797  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.063      ;
; 0.806  ; BCK_DIV[2]     ; BCK_DIV[0]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.072      ;
; 0.817  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.083      ;
; 0.818  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.084      ;
; 0.819  ; BCK_DIV[1]     ; AUD_BCLK~reg0  ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.085      ;
; 0.821  ; BCK_DIV[0]     ; BCK_DIV[1]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.087      ;
; 0.822  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.088      ;
; 0.826  ; LRCK_1X_DIV[7] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.092      ;
; 0.834  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.100      ;
; 0.841  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.107      ;
; 0.843  ; LRCK_1X_DIV[8] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.109      ;
; 0.982  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.248      ;
; 0.982  ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.248      ;
; 0.983  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.249      ;
; 1.015  ; BCK_DIV[0]     ; AUD_BCLK~reg0  ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.281      ;
; 1.180  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.446      ;
; 1.200  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.466      ;
; 1.201  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.467      ;
; 1.218  ; LRCK_1X_DIV[4] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.484      ;
; 1.220  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.486      ;
; 1.237  ; LRCK_1X_DIV[5] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.503      ;
; 1.241  ; LRCK_1X_DIV[6] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.507      ;
; 1.251  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.517      ;
; 1.271  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.537      ;
; 1.272  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.538      ;
; 1.291  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.557      ;
; 1.297  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.563      ;
; 1.321  ; LRCK_1X_DIV[1] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.587      ;
; 1.322  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.588      ;
; 1.342  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.608      ;
; 1.343  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.609      ;
; 1.343  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.609      ;
; 1.343  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.609      ;
; 1.343  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.609      ;
; 1.343  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.609      ;
; 1.343  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.609      ;
; 1.343  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.609      ;
; 1.343  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.609      ;
; 1.365  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.631      ;
; 1.365  ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.631      ;
; 1.366  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.632      ;
; 1.393  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.659      ;
; 1.413  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.679      ;
; 1.436  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.702      ;
; 1.436  ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.702      ;
; 1.450  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.716      ;
; 1.464  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.730      ;
; 1.476  ; LRCK_1X_DIV[2] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.742      ;
; 1.484  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.750      ;
; 1.502  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.768      ;
; 1.504  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.770      ;
; 1.504  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.770      ;
; 1.504  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.770      ;
; 1.504  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.770      ;
; 1.504  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.770      ;
; 1.504  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.770      ;
; 1.504  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.770      ;
; 1.504  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.770      ;
; 1.507  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.773      ;
; 1.507  ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.773      ;
; 1.525  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.791      ;
; 1.535  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.801      ;
; 1.578  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.844      ;
; 1.578  ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.844      ;
; 1.597  ; LRCK_1X_DIV[0] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.863      ;
; 1.606  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.872      ;
; 1.637  ; LRCK_1X_DIV[3] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.903      ;
; 1.643  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.909      ;
; 1.649  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.915      ;
; 1.720  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.986      ;
; 1.737  ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.003      ;
; 1.765  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.031      ;
; 1.879  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.145      ;
; 1.879  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.145      ;
; 1.879  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.145      ;
; 1.879  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.145      ;
; 1.879  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.145      ;
; 1.898  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.164      ;
; 1.898  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.164      ;
; 1.898  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.164      ;
; 1.898  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.164      ;
; 1.898  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.164      ;
; 1.902  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.168      ;
; 1.902  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.168      ;
; 1.902  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.168      ;
; 1.902  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.168      ;
; 1.902  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.168      ;
; 1.902  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.168      ;
; 1.982  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.248      ;
+--------+----------------+----------------+---------------+--------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_27'                                                                                                                                                        ;
+--------+---------------------------------------+---------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -2.508 ; i2c_codec_control:u1|mI2C_CTRL_CLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; CLOCK_27    ; 0.000        ; 2.649      ; 0.657      ;
; -2.507 ; AUD_XCK~reg0                          ; AUD_XCK~reg0                          ; AUD_XCK~reg0                       ; CLOCK_27    ; 0.000        ; 2.648      ; 0.657      ;
; -2.008 ; i2c_codec_control:u1|mI2C_CTRL_CLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; CLOCK_27    ; -0.500       ; 2.649      ; 0.657      ;
; -2.007 ; AUD_XCK~reg0                          ; AUD_XCK~reg0                          ; AUD_XCK~reg0                       ; CLOCK_27    ; -0.500       ; 2.648      ; 0.657      ;
; 0.391  ; count20[0]                            ; count20[0]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.657      ;
; 0.531  ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.797      ;
; 0.704  ; count20[19]                           ; count20[19]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.970      ;
; 0.793  ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.059      ;
; 0.798  ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.064      ;
; 0.801  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.067      ;
; 0.802  ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.068      ;
; 0.806  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; count20[17]                           ; count20[17]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; count20[1]                            ; count20[1]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.072      ;
; 0.809  ; count20[3]                            ; count20[3]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.075      ;
; 0.809  ; count20[5]                            ; count20[5]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.075      ;
; 0.814  ; count20[7]                            ; count20[7]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; count20[8]                            ; count20[8]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; count20[9]                            ; count20[9]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.080      ;
; 0.830  ; count20[18]                           ; count20[18]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.096      ;
; 0.835  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; i2c_codec_control:u1|mI2C_CLK_DIV[5]  ; i2c_codec_control:u1|mI2C_CLK_DIV[5]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.101      ;
; 0.837  ; count20[0]                            ; count20[1]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.103      ;
; 0.838  ; count20[16]                           ; count20[16]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.104      ;
; 0.844  ; count20[2]                            ; count20[2]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.110      ;
; 0.845  ; count20[4]                            ; count20[4]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.111      ;
; 0.846  ; count20[6]                            ; count20[6]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.112      ;
; 0.978  ; count20[12]                           ; count20[12]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.244      ;
; 0.980  ; count20[15]                           ; count20[15]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.246      ;
; 0.983  ; count20[13]                           ; count20[13]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.249      ;
; 0.998  ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; i2c_codec_control:u1|mI2C_CTRL_CLK    ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.264      ;
; 1.011  ; count20[14]                           ; count20[14]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.277      ;
; 1.176  ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.442      ;
; 1.181  ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.447      ;
; 1.184  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.450      ;
; 1.185  ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ; i2c_codec_control:u1|mI2C_CLK_DIV[5]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.451      ;
; 1.189  ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; i2c_codec_control:u1|mI2C_CLK_DIV[6]  ; i2c_codec_control:u1|mI2C_CTRL_CLK    ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.455      ;
; 1.192  ; count20[3]                            ; count20[4]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.458      ;
; 1.192  ; count20[5]                            ; count20[6]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.458      ;
; 1.197  ; count20[7]                            ; count20[8]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.463      ;
; 1.197  ; count20[8]                            ; count20[9]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.463      ;
; 1.216  ; count20[18]                           ; count20[19]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.482      ;
; 1.221  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.487      ;
; 1.221  ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.487      ;
; 1.221  ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.487      ;
; 1.224  ; count20[16]                           ; count20[17]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.490      ;
; 1.230  ; count20[2]                            ; count20[3]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.496      ;
; 1.231  ; count20[4]                            ; count20[5]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.497      ;
; 1.232  ; count20[6]                            ; count20[7]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.498      ;
; 1.247  ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.513      ;
; 1.252  ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.518      ;
; 1.255  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.521      ;
; 1.260  ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.526      ;
; 1.263  ; count20[3]                            ; count20[5]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.529      ;
; 1.263  ; count20[5]                            ; count20[7]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.529      ;
; 1.268  ; count20[7]                            ; count20[9]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.534      ;
; 1.281  ; count20[17]                           ; count20[18]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.547      ;
; 1.281  ; count20[1]                            ; count20[2]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.547      ;
; 1.292  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; i2c_codec_control:u1|mI2C_CLK_DIV[5]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.558      ;
; 1.292  ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.558      ;
; 1.292  ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.558      ;
; 1.301  ; count20[2]                            ; count20[4]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.567      ;
; 1.302  ; count20[4]                            ; count20[6]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.568      ;
; 1.303  ; count20[6]                            ; count20[8]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.569      ;
; 1.314  ; count20[0]                            ; count20[2]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.580      ;
; 1.318  ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.584      ;
; 1.323  ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.589      ;
; 1.326  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; i2c_codec_control:u1|mI2C_CLK_DIV[5]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.592      ;
; 1.331  ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.597      ;
; 1.331  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.597      ;
; 1.334  ; count20[3]                            ; count20[6]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.600      ;
; 1.334  ; count20[5]                            ; count20[8]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.600      ;
; 1.352  ; count20[17]                           ; count20[19]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.618      ;
; 1.352  ; count20[1]                            ; count20[3]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.618      ;
; 1.361  ; count20[12]                           ; count20[13]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.627      ;
; 1.363  ; i2c_codec_control:u1|mI2C_CLK_DIV[8]  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.629      ;
; 1.363  ; count20[15]                           ; count20[16]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.629      ;
; 1.363  ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.629      ;
; 1.363  ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.629      ;
; 1.366  ; count20[13]                           ; count20[14]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.632      ;
; 1.372  ; count20[2]                            ; count20[5]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.638      ;
; 1.373  ; count20[4]                            ; count20[7]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.639      ;
; 1.374  ; count20[6]                            ; count20[9]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.640      ;
; 1.383  ; count20[16]                           ; count20[18]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.649      ;
; 1.385  ; count20[0]                            ; count20[3]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.651      ;
; 1.389  ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.655      ;
; 1.394  ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ; i2c_codec_control:u1|mI2C_CLK_DIV[5]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.660      ;
; 1.397  ; count20[14]                           ; count20[15]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.663      ;
; 1.402  ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.668      ;
+--------+---------------------------------------+---------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'AUD_BCLK~reg0'                                                                             ;
+-------+--------------+--------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+---------------+---------------+--------------+------------+------------+
; 0.391 ; SOUND1[11]   ; SOUND1[11]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; SEL_Count[0] ; SEL_Count[0] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; SEL_Count[1] ; SEL_Count[1] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; SEL_Count[2] ; SEL_Count[2] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; SEL_Count[3] ; SEL_Count[3] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.557 ; SEL_Count[0] ; SEL_Count[1] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.823      ;
; 0.557 ; SEL_Count[0] ; SEL_Count[3] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.823      ;
; 0.560 ; SEL_Count[0] ; SEL_Count[2] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.826      ;
; 0.814 ; SEL_Count[1] ; SEL_Count[2] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; SEL_Count[1] ; SEL_Count[3] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.080      ;
; 0.820 ; count12[8]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.086      ;
; 0.820 ; count12[10]  ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.086      ;
; 0.821 ; count12[1]   ; count12[1]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.087      ;
; 0.822 ; count12[3]   ; count12[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.088      ;
; 0.826 ; count12[0]   ; count12[0]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.092      ;
; 0.830 ; count12[6]   ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.096      ;
; 0.851 ; count12[7]   ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.117      ;
; 0.851 ; SEL_Count[2] ; SEL_Count[3] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.117      ;
; 0.852 ; count12[2]   ; count12[2]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.118      ;
; 0.852 ; count12[9]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.118      ;
; 0.853 ; count12[11]  ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.119      ;
; 0.861 ; count12[4]   ; count12[4]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.127      ;
; 0.862 ; count12[5]   ; count12[5]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.128      ;
; 1.075 ; SOUND1[11]   ; SOUND1[15]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; -0.002     ; 1.339      ;
; 1.203 ; count12[8]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.469      ;
; 1.203 ; count12[10]  ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.469      ;
; 1.204 ; count12[1]   ; count12[2]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.470      ;
; 1.205 ; count12[3]   ; count12[4]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.471      ;
; 1.209 ; count12[0]   ; count12[1]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.475      ;
; 1.237 ; count12[7]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.503      ;
; 1.238 ; count12[9]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.504      ;
; 1.238 ; count12[2]   ; count12[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.504      ;
; 1.247 ; count12[4]   ; count12[5]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.513      ;
; 1.248 ; count12[5]   ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.514      ;
; 1.274 ; count12[8]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.540      ;
; 1.275 ; count12[1]   ; count12[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.541      ;
; 1.276 ; count12[3]   ; count12[5]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.542      ;
; 1.280 ; count12[0]   ; count12[2]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.546      ;
; 1.305 ; count12[6]   ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.571      ;
; 1.308 ; count12[7]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.574      ;
; 1.309 ; count12[9]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.575      ;
; 1.309 ; count12[2]   ; count12[4]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.575      ;
; 1.318 ; count12[4]   ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.584      ;
; 1.345 ; count12[8]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.611      ;
; 1.346 ; count12[1]   ; count12[4]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.612      ;
; 1.347 ; count12[3]   ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.613      ;
; 1.351 ; count12[0]   ; count12[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.617      ;
; 1.376 ; count12[6]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.642      ;
; 1.379 ; count12[7]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.645      ;
; 1.380 ; count12[2]   ; count12[5]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.646      ;
; 1.407 ; count12[5]   ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.673      ;
; 1.417 ; count12[1]   ; count12[5]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.683      ;
; 1.422 ; count12[0]   ; count12[4]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.688      ;
; 1.447 ; count12[6]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.713      ;
; 1.450 ; count12[7]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.716      ;
; 1.451 ; count12[2]   ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.717      ;
; 1.477 ; count12[4]   ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.743      ;
; 1.478 ; count12[5]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.744      ;
; 1.488 ; count12[1]   ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.754      ;
; 1.493 ; count12[0]   ; count12[5]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.759      ;
; 1.506 ; count12[3]   ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.772      ;
; 1.518 ; count12[6]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.784      ;
; 1.548 ; count12[4]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.814      ;
; 1.549 ; count12[5]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.815      ;
; 1.564 ; count12[0]   ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.830      ;
; 1.577 ; count12[3]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.843      ;
; 1.589 ; count12[6]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.855      ;
; 1.610 ; count12[2]   ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.876      ;
; 1.619 ; count12[4]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.885      ;
; 1.620 ; count12[5]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.886      ;
; 1.647 ; count12[1]   ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.913      ;
; 1.648 ; count12[3]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.914      ;
; 1.681 ; count12[2]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.947      ;
; 1.690 ; count12[4]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.956      ;
; 1.691 ; count12[5]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.957      ;
; 1.718 ; count12[1]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.984      ;
; 1.719 ; count12[3]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.985      ;
; 1.723 ; count12[0]   ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.989      ;
; 1.752 ; count12[2]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.018      ;
; 1.761 ; count12[4]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.027      ;
; 1.789 ; count12[1]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.055      ;
; 1.790 ; count12[3]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.056      ;
; 1.794 ; count12[0]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.060      ;
; 1.823 ; count12[2]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.089      ;
; 1.860 ; count12[1]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.126      ;
; 1.865 ; count12[0]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.131      ;
; 1.894 ; count12[2]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.160      ;
; 1.931 ; count12[1]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.197      ;
; 1.936 ; count12[0]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.202      ;
; 2.007 ; count12[0]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.273      ;
; 2.329 ; count12[10]  ; count12[1]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.595      ;
; 2.329 ; count12[10]  ; count12[2]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.595      ;
; 2.329 ; count12[10]  ; count12[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.595      ;
; 2.329 ; count12[10]  ; count12[4]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.595      ;
; 2.329 ; count12[10]  ; count12[5]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.595      ;
; 2.329 ; count12[10]  ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.595      ;
; 2.329 ; count12[10]  ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.595      ;
; 2.329 ; count12[10]  ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.595      ;
; 2.329 ; count12[10]  ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.595      ;
; 2.329 ; count12[10]  ; count12[0]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.595      ;
+-------+--------------+--------------+---------------+---------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[3]'                                                                           ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 0.391 ; count2[0] ; count2[0] ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; count2[1] ; count2[1] ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.544 ; count2[0] ; count2[1] ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.810      ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'i2c_codec_control:u1|mI2C_CTRL_CLK'                                                                                                                                              ;
+-------+------------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.391 ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.534 ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.800      ;
; 0.535 ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.801      ;
; 0.539 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.541 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.807      ;
; 0.778 ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.044      ;
; 0.798 ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.064      ;
; 0.807 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.073      ;
; 0.827 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.093      ;
; 0.829 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.095      ;
; 0.830 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.096      ;
; 0.830 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.096      ;
; 0.833 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.099      ;
; 0.847 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.113      ;
; 0.872 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.138      ;
; 0.875 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.141      ;
; 0.941 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.207      ;
; 0.944 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.210      ;
; 0.973 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.239      ;
; 1.122 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.387      ;
; 1.122 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.387      ;
; 1.122 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.387      ;
; 1.122 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.387      ;
; 1.122 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.387      ;
; 1.122 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.387      ;
; 1.209 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.475      ;
; 1.212 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.478      ;
; 1.213 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.479      ;
; 1.213 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.479      ;
; 1.220 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.486      ;
; 1.223 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.489      ;
; 1.273 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.539      ;
; 1.283 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.549      ;
; 1.284 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.550      ;
; 1.284 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.550      ;
; 1.286 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.552      ;
; 1.344 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.610      ;
; 1.355 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.621      ;
; 1.357 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.623      ;
; 1.358 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.624      ;
; 1.358 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.624      ;
; 1.358 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.624      ;
; 1.358 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.624      ;
; 1.386 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.652      ;
; 1.390 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.656      ;
; 1.407 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 1.173      ;
; 1.409 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 1.175      ;
; 1.415 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.681      ;
; 1.426 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.692      ;
; 1.428 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.694      ;
; 1.486 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.752      ;
; 1.489 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.755      ;
; 1.489 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.755      ;
; 1.489 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.755      ;
; 1.489 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.755      ;
; 1.511 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.777      ;
; 1.537 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.803      ;
; 1.541 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.807      ;
; 1.568 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.834      ;
; 1.570 ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.002      ; 1.338      ;
; 1.576 ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.002      ; 1.344      ;
; 1.633 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 1.399      ;
; 1.640 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.906      ;
; 1.640 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.906      ;
; 1.640 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.906      ;
; 1.640 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.906      ;
; 1.671 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; -0.001     ; 1.436      ;
; 1.671 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.937      ;
; 1.671 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.937      ;
; 1.671 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.937      ;
; 1.671 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.937      ;
; 1.716 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 1.482      ;
; 1.740 ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.001      ; 1.507      ;
; 1.742 ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.001      ; 1.509      ;
; 1.744 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; -0.001     ; 1.509      ;
; 1.746 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; -0.001     ; 1.511      ;
; 1.746 ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.002      ; 1.514      ;
; 1.751 ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.002      ; 1.519      ;
; 1.752 ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.002      ; 1.520      ;
; 1.753 ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.002      ; 1.521      ;
; 1.768 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 2.034      ;
; 1.769 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 2.035      ;
; 1.769 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 2.035      ;
; 1.769 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 2.035      ;
; 1.775 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; -0.001     ; 1.540      ;
; 1.780 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; -0.001     ; 1.545      ;
; 1.799 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 1.565      ;
; 1.834 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 2.100      ;
; 1.834 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 2.100      ;
; 1.834 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 2.100      ;
+-------+------------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'KEY[3]'                                                                        ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -0.965 ; Reset     ; count2[0] ; CLOCK_27     ; KEY[3]      ; 0.500        ; 0.010      ; 1.511      ;
; -0.965 ; Reset     ; count2[1] ; CLOCK_27     ; KEY[3]      ; 0.500        ; 0.010      ; 1.511      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'AUD_BCLK~reg0'                                                                      ;
+--------+-----------+--------------+--------------+---------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+---------------+--------------+------------+------------+
; -0.654 ; Reset     ; Octave[3]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.573      ; 1.763      ;
; -0.654 ; Reset     ; Octave[6]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.573      ; 1.763      ;
; -0.654 ; Reset     ; Octave[5]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.573      ; 1.763      ;
; -0.654 ; Reset     ; Octave[2]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.573      ; 1.763      ;
; -0.654 ; Reset     ; Octave[1]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.573      ; 1.763      ;
; -0.654 ; Reset     ; Octave[0]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.573      ; 1.763      ;
; -0.654 ; Reset     ; Octave[7]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.573      ; 1.763      ;
; -0.654 ; Reset     ; Octave[4]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.573      ; 1.763      ;
; -0.625 ; Reset     ; SOUND1[15]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.565      ; 1.726      ;
; -0.625 ; Reset     ; SEL_Count[0] ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.565      ; 1.726      ;
; -0.625 ; Reset     ; SEL_Count[1] ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.565      ; 1.726      ;
; -0.625 ; Reset     ; SEL_Count[2] ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.565      ; 1.726      ;
; -0.625 ; Reset     ; SEL_Count[3] ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.565      ; 1.726      ;
; -0.391 ; Reset     ; SOUND1[11]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.567      ; 1.494      ;
; -0.391 ; Reset     ; SOUND1[3]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.567      ; 1.494      ;
; -0.149 ; Reset     ; count12[1]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.570      ; 1.755      ;
; -0.149 ; Reset     ; count12[2]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.570      ; 1.755      ;
; -0.149 ; Reset     ; count12[3]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.570      ; 1.755      ;
; -0.149 ; Reset     ; count12[4]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.570      ; 1.755      ;
; -0.149 ; Reset     ; count12[5]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.570      ; 1.755      ;
; -0.149 ; Reset     ; count12[6]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.570      ; 1.755      ;
; -0.149 ; Reset     ; count12[7]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.570      ; 1.755      ;
; -0.149 ; Reset     ; count12[8]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.570      ; 1.755      ;
; -0.149 ; Reset     ; count12[9]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.570      ; 1.755      ;
; -0.149 ; Reset     ; count12[10]  ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.570      ; 1.755      ;
; -0.149 ; Reset     ; count12[11]  ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.570      ; 1.755      ;
; -0.149 ; Reset     ; count12[0]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.570      ; 1.755      ;
+--------+-----------+--------------+--------------+---------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'CLOCK_27'                                                                         ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; -0.269 ; Reset     ; AUD_XCK~reg0 ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.305      ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'AUD_XCK~reg0'                                                                       ;
+-------+-----------+----------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node ; To Node        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------+--------------+--------------+--------------+------------+------------+
; 0.068 ; Reset     ; BCK_DIV[1]     ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.543      ; 1.511      ;
; 0.068 ; Reset     ; BCK_DIV[0]     ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.543      ; 1.511      ;
; 0.068 ; Reset     ; BCK_DIV[2]     ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.543      ; 1.511      ;
; 0.068 ; Reset     ; AUD_BCLK~reg0  ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.543      ; 1.511      ;
; 0.082 ; Reset     ; LRCK_1X_DIV[0] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.540      ; 1.494      ;
; 0.082 ; Reset     ; LRCK_1X_DIV[1] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.540      ; 1.494      ;
; 0.082 ; Reset     ; LRCK_1X_DIV[2] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.540      ; 1.494      ;
; 0.082 ; Reset     ; LRCK_1X_DIV[3] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.540      ; 1.494      ;
; 0.082 ; Reset     ; LRCK_1X_DIV[4] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.540      ; 1.494      ;
; 0.082 ; Reset     ; LRCK_1X_DIV[5] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.540      ; 1.494      ;
; 0.082 ; Reset     ; LRCK_1X_DIV[6] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.540      ; 1.494      ;
; 0.082 ; Reset     ; LRCK_1X_DIV[7] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.540      ; 1.494      ;
; 0.082 ; Reset     ; LRCK_1X_DIV[8] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.540      ; 1.494      ;
; 0.082 ; Reset     ; LRCK_1X        ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.540      ; 1.494      ;
+-------+-----------+----------------+--------------+--------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'AUD_XCK~reg0'                                                                        ;
+-------+-----------+----------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node ; To Node        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------+--------------+--------------+--------------+------------+------------+
; 0.688 ; Reset     ; LRCK_1X_DIV[0] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.540      ; 1.494      ;
; 0.688 ; Reset     ; LRCK_1X_DIV[1] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.540      ; 1.494      ;
; 0.688 ; Reset     ; LRCK_1X_DIV[2] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.540      ; 1.494      ;
; 0.688 ; Reset     ; LRCK_1X_DIV[3] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.540      ; 1.494      ;
; 0.688 ; Reset     ; LRCK_1X_DIV[4] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.540      ; 1.494      ;
; 0.688 ; Reset     ; LRCK_1X_DIV[5] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.540      ; 1.494      ;
; 0.688 ; Reset     ; LRCK_1X_DIV[6] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.540      ; 1.494      ;
; 0.688 ; Reset     ; LRCK_1X_DIV[7] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.540      ; 1.494      ;
; 0.688 ; Reset     ; LRCK_1X_DIV[8] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.540      ; 1.494      ;
; 0.688 ; Reset     ; LRCK_1X        ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.540      ; 1.494      ;
; 0.702 ; Reset     ; BCK_DIV[1]     ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.543      ; 1.511      ;
; 0.702 ; Reset     ; BCK_DIV[0]     ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.543      ; 1.511      ;
; 0.702 ; Reset     ; BCK_DIV[2]     ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.543      ; 1.511      ;
; 0.702 ; Reset     ; AUD_BCLK~reg0  ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.543      ; 1.511      ;
+-------+-----------+----------------+--------------+--------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'AUD_BCLK~reg0'                                                                      ;
+-------+-----------+--------------+--------------+---------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+--------------+---------------+--------------+------------+------------+
; 0.919 ; Reset     ; count12[1]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.570      ; 1.755      ;
; 0.919 ; Reset     ; count12[2]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.570      ; 1.755      ;
; 0.919 ; Reset     ; count12[3]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.570      ; 1.755      ;
; 0.919 ; Reset     ; count12[4]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.570      ; 1.755      ;
; 0.919 ; Reset     ; count12[5]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.570      ; 1.755      ;
; 0.919 ; Reset     ; count12[6]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.570      ; 1.755      ;
; 0.919 ; Reset     ; count12[7]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.570      ; 1.755      ;
; 0.919 ; Reset     ; count12[8]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.570      ; 1.755      ;
; 0.919 ; Reset     ; count12[9]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.570      ; 1.755      ;
; 0.919 ; Reset     ; count12[10]  ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.570      ; 1.755      ;
; 0.919 ; Reset     ; count12[11]  ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.570      ; 1.755      ;
; 0.919 ; Reset     ; count12[0]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.570      ; 1.755      ;
; 1.161 ; Reset     ; SOUND1[11]   ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.567      ; 1.494      ;
; 1.161 ; Reset     ; SOUND1[3]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.567      ; 1.494      ;
; 1.395 ; Reset     ; SOUND1[15]   ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.565      ; 1.726      ;
; 1.395 ; Reset     ; SEL_Count[0] ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.565      ; 1.726      ;
; 1.395 ; Reset     ; SEL_Count[1] ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.565      ; 1.726      ;
; 1.395 ; Reset     ; SEL_Count[2] ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.565      ; 1.726      ;
; 1.395 ; Reset     ; SEL_Count[3] ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.565      ; 1.726      ;
; 1.424 ; Reset     ; Octave[3]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.573      ; 1.763      ;
; 1.424 ; Reset     ; Octave[6]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.573      ; 1.763      ;
; 1.424 ; Reset     ; Octave[5]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.573      ; 1.763      ;
; 1.424 ; Reset     ; Octave[2]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.573      ; 1.763      ;
; 1.424 ; Reset     ; Octave[1]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.573      ; 1.763      ;
; 1.424 ; Reset     ; Octave[0]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.573      ; 1.763      ;
; 1.424 ; Reset     ; Octave[7]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.573      ; 1.763      ;
; 1.424 ; Reset     ; Octave[4]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.573      ; 1.763      ;
+-------+-----------+--------------+--------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'CLOCK_27'                                                                         ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; 1.039 ; Reset     ; AUD_XCK~reg0 ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.305      ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'KEY[3]'                                                                        ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 1.735 ; Reset     ; count2[0] ; CLOCK_27     ; KEY[3]      ; -0.500       ; 0.010      ; 1.511      ;
; 1.735 ; Reset     ; count2[1] ; CLOCK_27     ; KEY[3]      ; -0.500       ; 0.010      ; 1.511      ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_27'                                                                                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; AUD_XCK~reg0                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; AUD_XCK~reg0                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[0]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[0]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[10]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[10]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[11]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[11]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[12]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[12]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[13]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[13]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[14]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[14]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[15]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[15]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[16]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[16]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[17]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[17]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[18]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[18]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[19]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[19]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[1]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[1]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[2]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[2]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[3]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[3]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[4]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[4]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[5]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[5]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[6]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[6]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[7]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[7]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[8]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[8]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[9]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[9]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; AUD_XCK~reg0|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; AUD_XCK~reg0|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[0]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[0]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[10]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[10]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[11]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[11]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[12]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[12]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[13]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[13]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[14]|clk                       ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[3]'                                                                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[3] ; Rise       ; KEY[3]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Fall       ; count2[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[3] ; Fall       ; count2[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Fall       ; count2[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[3] ; Fall       ; count2[1]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]|combout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]|combout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]~clk_delay_ctrl|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]~clk_delay_ctrl|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]~clk_delay_ctrl|clkout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]~clk_delay_ctrl|clkout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; count2[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; count2[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; count2[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; count2[1]|clk                ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'AUD_BCLK~reg0'                                                                        ;
+--------+--------------+----------------+------------------+---------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; Octave[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; Octave[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; Octave[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; Octave[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; Octave[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; Octave[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; Octave[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; Octave[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; Octave[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; Octave[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; Octave[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; Octave[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; Octave[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; Octave[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; Octave[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; Octave[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SOUND1[11]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SOUND1[11]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SOUND1[15]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SOUND1[15]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SOUND1[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SOUND1[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[9]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; AUD_BCLK~reg0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; AUD_BCLK~reg0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; AUD_BCLK~reg0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; AUD_BCLK~reg0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; AUD_BCLK~reg0|regout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; AUD_BCLK~reg0|regout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; Octave[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; Octave[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; Octave[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; Octave[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; Octave[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; Octave[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; Octave[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; Octave[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; Octave[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; Octave[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; Octave[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; Octave[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; Octave[6]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; Octave[6]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; Octave[7]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; Octave[7]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SOUND1[11]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SOUND1[11]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SOUND1[15]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SOUND1[15]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SOUND1[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SOUND1[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[10]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[10]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[11]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[11]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[2]|clk                ;
+--------+--------------+----------------+------------------+---------------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'i2c_codec_control:u1|mI2C_CTRL_CLK'                                                                             ;
+--------+--------------+----------------+------------------+------------------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+------------------------------------+------------+------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|ACK[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|ACK[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|ACK[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|ACK[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|ACK[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|ACK[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|mI2C_END      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|mI2C_END      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mI2C_GO       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mI2C_GO       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|mI2C_SCLK     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|mI2C_SCLK     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mSetup_ST.000 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mSetup_ST.000 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mSetup_ST.001 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mSetup_ST.001 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mSetup_ST.010 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mSetup_ST.010 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|ACK[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|ACK[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|ACK[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|ACK[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|ACK[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|ACK[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_CTRL_CLK|regout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_CTRL_CLK|regout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_CTRL_CLK~clkctrl|inclk[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_CTRL_CLK~clkctrl|inclk[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_CTRL_CLK~clkctrl|outclk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_CTRL_CLK~clkctrl|outclk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_END|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_END|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_GO|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_GO|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_SCLK|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_SCLK|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mSetup_ST.000|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mSetup_ST.000|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mSetup_ST.001|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mSetup_ST.001|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mSetup_ST.010|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mSetup_ST.010|clk               ;
+--------+--------------+----------------+------------------+------------------------------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'AUD_XCK~reg0'                                                                       ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; AUD_BCLK~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; AUD_BCLK~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[3]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[4]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[4]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[5]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[6]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[6]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[7]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[7]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[8]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[8]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; AUD_BCLK~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; AUD_BCLK~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; AUD_XCK~reg0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; AUD_XCK~reg0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; AUD_XCK~reg0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; AUD_XCK~reg0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; AUD_XCK~reg0|regout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; AUD_XCK~reg0|regout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[8]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[8]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X|clk                  ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                      ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; SW[*]     ; AUD_BCLK~reg0                      ; 2.656 ; 2.656 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[0]    ; AUD_BCLK~reg0                      ; 1.640 ; 1.640 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[1]    ; AUD_BCLK~reg0                      ; 1.567 ; 1.567 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[2]    ; AUD_BCLK~reg0                      ; 1.459 ; 1.459 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[3]    ; AUD_BCLK~reg0                      ; 2.272 ; 2.272 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[4]    ; AUD_BCLK~reg0                      ; 2.408 ; 2.408 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[5]    ; AUD_BCLK~reg0                      ; 2.656 ; 2.656 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[6]    ; AUD_BCLK~reg0                      ; 2.016 ; 2.016 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[7]    ; AUD_BCLK~reg0                      ; 1.231 ; 1.231 ; Fall       ; AUD_BCLK~reg0                      ;
; I2C_SDAT  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 5.534 ; 5.534 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                         ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; SW[*]     ; AUD_BCLK~reg0                      ; 0.612  ; 0.612  ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[0]    ; AUD_BCLK~reg0                      ; 0.114  ; 0.114  ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[1]    ; AUD_BCLK~reg0                      ; 0.586  ; 0.586  ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[2]    ; AUD_BCLK~reg0                      ; 0.572  ; 0.572  ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[3]    ; AUD_BCLK~reg0                      ; 0.174  ; 0.174  ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[4]    ; AUD_BCLK~reg0                      ; -0.180 ; -0.180 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[5]    ; AUD_BCLK~reg0                      ; 0.088  ; 0.088  ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[6]    ; AUD_BCLK~reg0                      ; 0.225  ; 0.225  ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[7]    ; AUD_BCLK~reg0                      ; 0.612  ; 0.612  ; Fall       ; AUD_BCLK~reg0                      ;
; I2C_SDAT  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -4.758 ; -4.758 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port   ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+
; AUD_BCLK    ; AUD_BCLK~reg0                      ; 5.421  ;        ; Rise       ; AUD_BCLK~reg0                      ;
; AUD_BCLK    ; AUD_BCLK~reg0                      ;        ; 5.421  ; Fall       ; AUD_BCLK~reg0                      ;
; AUD_DACDAT  ; AUD_BCLK~reg0                      ; 12.244 ; 12.244 ; Fall       ; AUD_BCLK~reg0                      ;
; LEDR[*]     ; AUD_BCLK~reg0                      ; 11.178 ; 11.178 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[0]    ; AUD_BCLK~reg0                      ; 10.255 ; 10.255 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[1]    ; AUD_BCLK~reg0                      ; 9.812  ; 9.812  ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[2]    ; AUD_BCLK~reg0                      ; 10.851 ; 10.851 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[3]    ; AUD_BCLK~reg0                      ; 9.314  ; 9.314  ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[4]    ; AUD_BCLK~reg0                      ; 9.496  ; 9.496  ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[5]    ; AUD_BCLK~reg0                      ; 11.178 ; 11.178 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[6]    ; AUD_BCLK~reg0                      ; 9.677  ; 9.677  ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[7]    ; AUD_BCLK~reg0                      ; 9.898  ; 9.898  ; Fall       ; AUD_BCLK~reg0                      ;
; AUD_ADCLRCK ; AUD_XCK~reg0                       ; 9.015  ; 9.015  ; Rise       ; AUD_XCK~reg0                       ;
; AUD_DACLRCK ; AUD_XCK~reg0                       ; 9.015  ; 9.015  ; Rise       ; AUD_XCK~reg0                       ;
; AUD_XCK     ; AUD_XCK~reg0                       ; 6.100  ;        ; Rise       ; AUD_XCK~reg0                       ;
; AUD_XCK     ; AUD_XCK~reg0                       ;        ; 6.100  ; Fall       ; AUD_XCK~reg0                       ;
; AUD_DACDAT  ; KEY[3]                             ; 11.431 ; 11.431 ; Fall       ; KEY[3]                             ;
; LEDG[*]     ; KEY[3]                             ; 10.305 ; 10.305 ; Fall       ; KEY[3]                             ;
;  LEDG[0]    ; KEY[3]                             ; 10.102 ; 10.102 ; Fall       ; KEY[3]                             ;
;  LEDG[1]    ; KEY[3]                             ; 10.305 ; 10.305 ; Fall       ; KEY[3]                             ;
;  LEDG[2]    ; KEY[3]                             ; 9.533  ; 9.533  ; Fall       ; KEY[3]                             ;
;  LEDG[3]    ; KEY[3]                             ; 9.533  ; 9.533  ; Fall       ; KEY[3]                             ;
; I2C_SCLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 10.146 ; 10.146 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
; I2C_SCLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 13.800 ; 13.800 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
; LEDG[*]     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 8.424  ; 8.424  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[4]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 8.189  ; 8.189  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[5]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 8.294  ; 8.294  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[6]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 8.424  ; 8.424  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[7]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 8.340  ; 8.340  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                        ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port   ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+
; AUD_BCLK    ; AUD_BCLK~reg0                      ; 5.421  ;        ; Rise       ; AUD_BCLK~reg0                      ;
; AUD_BCLK    ; AUD_BCLK~reg0                      ;        ; 5.421  ; Fall       ; AUD_BCLK~reg0                      ;
; AUD_DACDAT  ; AUD_BCLK~reg0                      ; 9.045  ; 9.045  ; Fall       ; AUD_BCLK~reg0                      ;
; LEDR[*]     ; AUD_BCLK~reg0                      ; 9.314  ; 9.314  ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[0]    ; AUD_BCLK~reg0                      ; 10.255 ; 10.255 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[1]    ; AUD_BCLK~reg0                      ; 9.812  ; 9.812  ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[2]    ; AUD_BCLK~reg0                      ; 10.851 ; 10.851 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[3]    ; AUD_BCLK~reg0                      ; 9.314  ; 9.314  ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[4]    ; AUD_BCLK~reg0                      ; 9.496  ; 9.496  ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[5]    ; AUD_BCLK~reg0                      ; 11.178 ; 11.178 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[6]    ; AUD_BCLK~reg0                      ; 9.677  ; 9.677  ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[7]    ; AUD_BCLK~reg0                      ; 9.898  ; 9.898  ; Fall       ; AUD_BCLK~reg0                      ;
; AUD_ADCLRCK ; AUD_XCK~reg0                       ; 9.015  ; 9.015  ; Rise       ; AUD_XCK~reg0                       ;
; AUD_DACLRCK ; AUD_XCK~reg0                       ; 9.015  ; 9.015  ; Rise       ; AUD_XCK~reg0                       ;
; AUD_XCK     ; AUD_XCK~reg0                       ; 6.100  ;        ; Rise       ; AUD_XCK~reg0                       ;
; AUD_XCK     ; AUD_XCK~reg0                       ;        ; 6.100  ; Fall       ; AUD_XCK~reg0                       ;
; AUD_DACDAT  ; KEY[3]                             ; 9.997  ; 9.997  ; Fall       ; KEY[3]                             ;
; LEDG[*]     ; KEY[3]                             ; 9.172  ; 9.172  ; Fall       ; KEY[3]                             ;
;  LEDG[0]    ; KEY[3]                             ; 9.767  ; 9.767  ; Fall       ; KEY[3]                             ;
;  LEDG[1]    ; KEY[3]                             ; 10.305 ; 10.305 ; Fall       ; KEY[3]                             ;
;  LEDG[2]    ; KEY[3]                             ; 9.172  ; 9.172  ; Fall       ; KEY[3]                             ;
;  LEDG[3]    ; KEY[3]                             ; 9.172  ; 9.172  ; Fall       ; KEY[3]                             ;
; I2C_SCLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 10.146 ; 7.755  ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
; I2C_SCLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 7.755  ; 10.019 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
; LEDG[*]     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 8.189  ; 8.189  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[4]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 8.189  ; 8.189  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[5]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 8.294  ; 8.294  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[6]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 8.424  ; 8.424  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[7]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 8.340  ; 8.340  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+


+-------------------------------------------------------------+
; Fast Model Setup Summary                                    ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; AUD_BCLK~reg0                      ; -1.753 ; -23.906       ;
; CLOCK_27                           ; -0.710 ; -20.189       ;
; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.700 ; -4.317        ;
; AUD_XCK~reg0                       ; -0.178 ; -1.602        ;
; KEY[3]                             ; 0.628  ; 0.000         ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Fast Model Hold Summary                                     ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; AUD_XCK~reg0                       ; -1.794 ; -1.794        ;
; CLOCK_27                           ; -1.555 ; -3.106        ;
; AUD_BCLK~reg0                      ; 0.215  ; 0.000         ;
; KEY[3]                             ; 0.215  ; 0.000         ;
; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.215  ; 0.000         ;
+------------------------------------+--------+---------------+


+----------------------------------------+
; Fast Model Recovery Summary            ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; KEY[3]        ; -0.305 ; -0.610        ;
; AUD_BCLK~reg0 ; -0.157 ; -2.029        ;
; CLOCK_27      ; 0.296  ; 0.000         ;
; AUD_XCK~reg0  ; 0.444  ; 0.000         ;
+---------------+--------+---------------+


+---------------------------------------+
; Fast Model Removal Summary            ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; AUD_XCK~reg0  ; 0.429 ; 0.000         ;
; AUD_BCLK~reg0 ; 0.535 ; 0.000         ;
; CLOCK_27      ; 0.584 ; 0.000         ;
; KEY[3]        ; 1.185 ; 0.000         ;
+---------------+-------+---------------+


+-------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                      ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; CLOCK_27                           ; -1.380 ; -40.380       ;
; KEY[3]                             ; -1.222 ; -3.222        ;
; AUD_BCLK~reg0                      ; -0.500 ; -27.000       ;
; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500 ; -19.000       ;
; AUD_XCK~reg0                       ; -0.500 ; -14.000       ;
+------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'AUD_BCLK~reg0'                                                                          ;
+--------+------------+-------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node     ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-------------+---------------+---------------+--------------+------------+------------+
; -1.753 ; Octave[6]  ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.282      ;
; -1.753 ; Octave[6]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.282      ;
; -1.753 ; Octave[6]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.282      ;
; -1.753 ; Octave[6]  ; count12[4]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.282      ;
; -1.753 ; Octave[6]  ; count12[5]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.282      ;
; -1.753 ; Octave[6]  ; count12[6]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.282      ;
; -1.753 ; Octave[6]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.282      ;
; -1.753 ; Octave[6]  ; count12[8]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.282      ;
; -1.753 ; Octave[6]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.282      ;
; -1.753 ; Octave[6]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.282      ;
; -1.753 ; Octave[6]  ; count12[11] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.282      ;
; -1.753 ; Octave[6]  ; count12[0]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.282      ;
; -1.744 ; Octave[3]  ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.273      ;
; -1.744 ; Octave[3]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.273      ;
; -1.744 ; Octave[3]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.273      ;
; -1.744 ; Octave[3]  ; count12[4]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.273      ;
; -1.744 ; Octave[3]  ; count12[5]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.273      ;
; -1.744 ; Octave[3]  ; count12[6]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.273      ;
; -1.744 ; Octave[3]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.273      ;
; -1.744 ; Octave[3]  ; count12[8]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.273      ;
; -1.744 ; Octave[3]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.273      ;
; -1.744 ; Octave[3]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.273      ;
; -1.744 ; Octave[3]  ; count12[11] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.273      ;
; -1.744 ; Octave[3]  ; count12[0]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.273      ;
; -1.690 ; Octave[1]  ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.219      ;
; -1.690 ; Octave[1]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.219      ;
; -1.690 ; Octave[1]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.219      ;
; -1.690 ; Octave[1]  ; count12[4]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.219      ;
; -1.690 ; Octave[1]  ; count12[5]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.219      ;
; -1.690 ; Octave[1]  ; count12[6]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.219      ;
; -1.690 ; Octave[1]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.219      ;
; -1.690 ; Octave[1]  ; count12[8]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.219      ;
; -1.690 ; Octave[1]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.219      ;
; -1.690 ; Octave[1]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.219      ;
; -1.690 ; Octave[1]  ; count12[11] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.219      ;
; -1.690 ; Octave[1]  ; count12[0]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.219      ;
; -1.676 ; Octave[5]  ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.205      ;
; -1.676 ; Octave[5]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.205      ;
; -1.676 ; Octave[5]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.205      ;
; -1.676 ; Octave[5]  ; count12[4]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.205      ;
; -1.676 ; Octave[5]  ; count12[5]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.205      ;
; -1.676 ; Octave[5]  ; count12[6]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.205      ;
; -1.676 ; Octave[5]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.205      ;
; -1.676 ; Octave[5]  ; count12[8]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.205      ;
; -1.676 ; Octave[5]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.205      ;
; -1.676 ; Octave[5]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.205      ;
; -1.676 ; Octave[5]  ; count12[11] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.205      ;
; -1.676 ; Octave[5]  ; count12[0]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.205      ;
; -1.658 ; Octave[7]  ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.187      ;
; -1.658 ; Octave[7]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.187      ;
; -1.658 ; Octave[7]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.187      ;
; -1.658 ; Octave[7]  ; count12[4]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.187      ;
; -1.658 ; Octave[7]  ; count12[5]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.187      ;
; -1.658 ; Octave[7]  ; count12[6]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.187      ;
; -1.658 ; Octave[7]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.187      ;
; -1.658 ; Octave[7]  ; count12[8]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.187      ;
; -1.658 ; Octave[7]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.187      ;
; -1.658 ; Octave[7]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.187      ;
; -1.658 ; Octave[7]  ; count12[11] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.187      ;
; -1.658 ; Octave[7]  ; count12[0]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.187      ;
; -1.626 ; Octave[4]  ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.155      ;
; -1.626 ; Octave[4]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.155      ;
; -1.626 ; Octave[4]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.155      ;
; -1.626 ; Octave[4]  ; count12[4]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.155      ;
; -1.626 ; Octave[4]  ; count12[5]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.155      ;
; -1.626 ; Octave[4]  ; count12[6]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.155      ;
; -1.626 ; Octave[4]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.155      ;
; -1.626 ; Octave[4]  ; count12[8]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.155      ;
; -1.626 ; Octave[4]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.155      ;
; -1.626 ; Octave[4]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.155      ;
; -1.626 ; Octave[4]  ; count12[11] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.155      ;
; -1.626 ; Octave[4]  ; count12[0]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.155      ;
; -1.626 ; Octave[0]  ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.155      ;
; -1.626 ; Octave[0]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.155      ;
; -1.626 ; Octave[0]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.155      ;
; -1.626 ; Octave[0]  ; count12[4]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.155      ;
; -1.626 ; Octave[0]  ; count12[5]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.155      ;
; -1.626 ; Octave[0]  ; count12[6]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.155      ;
; -1.626 ; Octave[0]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.155      ;
; -1.626 ; Octave[0]  ; count12[8]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.155      ;
; -1.626 ; Octave[0]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.155      ;
; -1.626 ; Octave[0]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.155      ;
; -1.626 ; Octave[0]  ; count12[11] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.155      ;
; -1.626 ; Octave[0]  ; count12[0]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.155      ;
; -1.577 ; Octave[2]  ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.106      ;
; -1.577 ; Octave[2]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.106      ;
; -1.577 ; Octave[2]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.106      ;
; -1.577 ; Octave[2]  ; count12[4]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.106      ;
; -1.577 ; Octave[2]  ; count12[5]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.106      ;
; -1.577 ; Octave[2]  ; count12[6]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.106      ;
; -1.577 ; Octave[2]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.106      ;
; -1.577 ; Octave[2]  ; count12[8]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.106      ;
; -1.577 ; Octave[2]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.106      ;
; -1.577 ; Octave[2]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.106      ;
; -1.577 ; Octave[2]  ; count12[11] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.106      ;
; -1.577 ; Octave[2]  ; count12[0]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.003     ; 2.106      ;
; -1.327 ; count12[1] ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 2.359      ;
; -1.327 ; count12[1] ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 2.359      ;
; -1.327 ; count12[1] ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 2.359      ;
; -1.327 ; count12[1] ; count12[4]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 2.359      ;
+--------+------------+-------------+---------------+---------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_27'                                                                             ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -0.710 ; count20[15] ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.742      ;
; -0.710 ; count20[15] ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.742      ;
; -0.710 ; count20[15] ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.742      ;
; -0.710 ; count20[15] ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.742      ;
; -0.710 ; count20[15] ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.742      ;
; -0.710 ; count20[15] ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.742      ;
; -0.710 ; count20[15] ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.742      ;
; -0.710 ; count20[15] ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.742      ;
; -0.699 ; count20[12] ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.731      ;
; -0.699 ; count20[12] ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.731      ;
; -0.699 ; count20[12] ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.731      ;
; -0.699 ; count20[12] ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.731      ;
; -0.699 ; count20[12] ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.731      ;
; -0.699 ; count20[12] ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.731      ;
; -0.699 ; count20[12] ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.731      ;
; -0.699 ; count20[12] ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.731      ;
; -0.650 ; count20[14] ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.682      ;
; -0.650 ; count20[14] ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.682      ;
; -0.650 ; count20[14] ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.682      ;
; -0.650 ; count20[14] ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.682      ;
; -0.650 ; count20[14] ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.682      ;
; -0.650 ; count20[14] ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.682      ;
; -0.650 ; count20[14] ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.682      ;
; -0.650 ; count20[14] ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.682      ;
; -0.646 ; count20[2]  ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.682      ;
; -0.646 ; count20[2]  ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.682      ;
; -0.646 ; count20[2]  ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.682      ;
; -0.646 ; count20[2]  ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.682      ;
; -0.646 ; count20[2]  ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.682      ;
; -0.646 ; count20[2]  ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.682      ;
; -0.646 ; count20[2]  ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.682      ;
; -0.646 ; count20[2]  ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.682      ;
; -0.629 ; count20[3]  ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.665      ;
; -0.629 ; count20[3]  ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.665      ;
; -0.629 ; count20[3]  ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.665      ;
; -0.629 ; count20[3]  ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.665      ;
; -0.629 ; count20[3]  ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.665      ;
; -0.629 ; count20[3]  ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.665      ;
; -0.629 ; count20[3]  ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.665      ;
; -0.629 ; count20[3]  ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.665      ;
; -0.624 ; count20[11] ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.660      ;
; -0.624 ; count20[11] ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.660      ;
; -0.624 ; count20[11] ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.660      ;
; -0.624 ; count20[11] ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.660      ;
; -0.624 ; count20[11] ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.660      ;
; -0.624 ; count20[11] ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.660      ;
; -0.624 ; count20[11] ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.660      ;
; -0.624 ; count20[11] ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.660      ;
; -0.616 ; count20[9]  ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.652      ;
; -0.616 ; count20[9]  ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.652      ;
; -0.616 ; count20[9]  ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.652      ;
; -0.616 ; count20[9]  ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.652      ;
; -0.616 ; count20[9]  ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.652      ;
; -0.616 ; count20[9]  ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.652      ;
; -0.616 ; count20[9]  ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.652      ;
; -0.616 ; count20[9]  ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.652      ;
; -0.585 ; count20[4]  ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.621      ;
; -0.585 ; count20[4]  ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.621      ;
; -0.585 ; count20[4]  ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.621      ;
; -0.585 ; count20[4]  ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.621      ;
; -0.585 ; count20[4]  ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.621      ;
; -0.585 ; count20[4]  ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.621      ;
; -0.585 ; count20[4]  ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.621      ;
; -0.585 ; count20[4]  ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.621      ;
; -0.577 ; count20[1]  ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.613      ;
; -0.577 ; count20[1]  ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.613      ;
; -0.577 ; count20[1]  ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.613      ;
; -0.577 ; count20[1]  ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.613      ;
; -0.577 ; count20[1]  ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.613      ;
; -0.577 ; count20[1]  ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.613      ;
; -0.577 ; count20[1]  ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.613      ;
; -0.577 ; count20[1]  ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.613      ;
; -0.575 ; count20[13] ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.607      ;
; -0.575 ; count20[13] ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.607      ;
; -0.575 ; count20[13] ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.607      ;
; -0.575 ; count20[13] ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.607      ;
; -0.575 ; count20[13] ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.607      ;
; -0.575 ; count20[13] ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.607      ;
; -0.575 ; count20[13] ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.607      ;
; -0.575 ; count20[13] ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.607      ;
; -0.568 ; count20[5]  ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.604      ;
; -0.568 ; count20[5]  ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.604      ;
; -0.568 ; count20[5]  ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.604      ;
; -0.568 ; count20[5]  ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.604      ;
; -0.568 ; count20[5]  ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.604      ;
; -0.568 ; count20[5]  ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.604      ;
; -0.568 ; count20[5]  ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.604      ;
; -0.568 ; count20[5]  ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 1.604      ;
; -0.563 ; count20[18] ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.595      ;
; -0.563 ; count20[18] ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.595      ;
; -0.563 ; count20[18] ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.595      ;
; -0.563 ; count20[18] ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.595      ;
; -0.563 ; count20[18] ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.595      ;
; -0.563 ; count20[18] ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.595      ;
; -0.563 ; count20[18] ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.595      ;
; -0.563 ; count20[18] ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.595      ;
; -0.548 ; count20[19] ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.580      ;
; -0.548 ; count20[19] ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.580      ;
; -0.548 ; count20[19] ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.580      ;
; -0.548 ; count20[19] ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.580      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'i2c_codec_control:u1|mI2C_CTRL_CLK'                                                                                                                                             ;
+--------+-----------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                            ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.700 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 1.231      ;
; -0.575 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 1.106      ;
; -0.575 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 1.106      ;
; -0.524 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 1.055      ;
; -0.518 ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 1.049      ;
; -0.470 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 1.001      ;
; -0.470 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 1.001      ;
; -0.433 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.965      ;
; -0.418 ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 0.949      ;
; -0.397 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.929      ;
; -0.371 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.903      ;
; -0.361 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.893      ;
; -0.354 ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 0.885      ;
; -0.331 ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.863      ;
; -0.307 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 0.838      ;
; -0.273 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 0.804      ;
; -0.271 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.803      ;
; -0.271 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 0.802      ;
; -0.245 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 0.776      ;
; -0.233 ; i2c_codec_control:u1|ACK[2]       ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.001      ; 0.766      ;
; -0.230 ; i2c_codec_control:u1|ACK[2]       ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.001      ; 0.763      ;
; -0.228 ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.760      ;
; -0.222 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.754      ;
; -0.204 ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.736      ;
; -0.198 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.730      ;
; -0.194 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 0.725      ;
; -0.190 ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 0.721      ;
; -0.187 ; i2c_codec_control:u1|mI2C_END     ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.002      ; 0.721      ;
; -0.184 ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 0.715      ;
; -0.183 ; i2c_codec_control:u1|mI2C_END     ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.002      ; 0.717      ;
; -0.182 ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 0.713      ;
; -0.182 ; i2c_codec_control:u1|ACK[0]       ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.002      ; 0.716      ;
; -0.179 ; i2c_codec_control:u1|ACK[0]       ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.002      ; 0.713      ;
; -0.167 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.199      ;
; -0.167 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.199      ;
; -0.167 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.199      ;
; -0.167 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.199      ;
; -0.167 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.199      ;
; -0.167 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.199      ;
; -0.163 ; i2c_codec_control:u1|ACK[1]       ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.001      ; 0.696      ;
; -0.160 ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.692      ;
; -0.160 ; i2c_codec_control:u1|ACK[1]       ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.001      ; 0.693      ;
; -0.145 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 0.676      ;
; -0.131 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.163      ;
; -0.131 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.163      ;
; -0.131 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.163      ;
; -0.131 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.163      ;
; -0.131 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.163      ;
; -0.131 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.163      ;
; -0.120 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.652      ;
; -0.101 ; i2c_codec_control:u1|mI2C_END     ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.002      ; 0.635      ;
; -0.096 ; i2c_codec_control:u1|mI2C_END     ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.002      ; 0.630      ;
; -0.081 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.113      ;
; -0.081 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.113      ;
; -0.081 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.113      ;
; -0.081 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.113      ;
; -0.081 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.113      ;
; -0.081 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.113      ;
; -0.018 ; i2c_codec_control:u1|mI2C_SCLK    ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.050      ;
; -0.013 ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.045      ;
; -0.013 ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.045      ;
; -0.013 ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.045      ;
; -0.013 ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.045      ;
; -0.013 ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.045      ;
; -0.013 ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.045      ;
; -0.006 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.038      ;
; -0.006 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.038      ;
; -0.006 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.038      ;
; -0.006 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.038      ;
; -0.006 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.038      ;
; -0.006 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.038      ;
; -0.002 ; i2c_codec_control:u1|mI2C_GO      ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.033      ;
; -0.002 ; i2c_codec_control:u1|mI2C_GO      ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.033      ;
; -0.002 ; i2c_codec_control:u1|mI2C_GO      ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.033      ;
; -0.002 ; i2c_codec_control:u1|mI2C_GO      ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.033      ;
; -0.002 ; i2c_codec_control:u1|mI2C_GO      ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.033      ;
; -0.002 ; i2c_codec_control:u1|mI2C_GO      ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.033      ;
; 0.056  ; i2c_codec_control:u1|LUT_INDEX[1] ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.976      ;
; 0.056  ; i2c_codec_control:u1|LUT_INDEX[1] ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.976      ;
; 0.056  ; i2c_codec_control:u1|LUT_INDEX[1] ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.976      ;
; 0.056  ; i2c_codec_control:u1|LUT_INDEX[1] ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.976      ;
; 0.069  ; i2c_codec_control:u1|LUT_INDEX[3] ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.963      ;
; 0.069  ; i2c_codec_control:u1|LUT_INDEX[3] ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.963      ;
; 0.069  ; i2c_codec_control:u1|LUT_INDEX[3] ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.963      ;
; 0.069  ; i2c_codec_control:u1|LUT_INDEX[3] ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.963      ;
; 0.074  ; i2c_codec_control:u1|LUT_INDEX[1] ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.958      ;
; 0.077  ; i2c_codec_control:u1|LUT_INDEX[1] ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.955      ;
; 0.087  ; i2c_codec_control:u1|LUT_INDEX[3] ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.945      ;
; 0.090  ; i2c_codec_control:u1|LUT_INDEX[3] ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.942      ;
; 0.109  ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.923      ;
; 0.109  ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.923      ;
; 0.109  ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.923      ;
; 0.109  ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.923      ;
; 0.109  ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.923      ;
; 0.109  ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.923      ;
; 0.139  ; i2c_codec_control:u1|LUT_INDEX[2] ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.893      ;
; 0.139  ; i2c_codec_control:u1|LUT_INDEX[2] ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.893      ;
; 0.139  ; i2c_codec_control:u1|LUT_INDEX[2] ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.893      ;
; 0.139  ; i2c_codec_control:u1|LUT_INDEX[2] ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.893      ;
; 0.157  ; i2c_codec_control:u1|LUT_INDEX[2] ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.875      ;
+--------+-----------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'AUD_XCK~reg0'                                                                                ;
+--------+----------------+----------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+--------------+--------------+------------+------------+
; -0.178 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.210      ;
; -0.178 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.210      ;
; -0.178 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.210      ;
; -0.178 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.210      ;
; -0.178 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.210      ;
; -0.178 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.210      ;
; -0.178 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.210      ;
; -0.178 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.210      ;
; -0.178 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.210      ;
; -0.165 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.197      ;
; -0.165 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.197      ;
; -0.165 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.197      ;
; -0.165 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.197      ;
; -0.165 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.197      ;
; -0.165 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.197      ;
; -0.165 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.197      ;
; -0.165 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.197      ;
; -0.165 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.197      ;
; -0.110 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.142      ;
; -0.110 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.142      ;
; -0.110 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.142      ;
; -0.110 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.142      ;
; -0.110 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.142      ;
; -0.110 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.142      ;
; -0.110 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.142      ;
; -0.110 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.142      ;
; -0.110 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.142      ;
; -0.064 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.096      ;
; -0.064 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.096      ;
; -0.064 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.096      ;
; -0.064 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.096      ;
; -0.064 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.096      ;
; -0.064 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.096      ;
; -0.064 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.096      ;
; -0.064 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.096      ;
; -0.064 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.096      ;
; -0.014 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.046      ;
; -0.014 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.046      ;
; -0.014 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.046      ;
; -0.014 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.046      ;
; -0.014 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.046      ;
; -0.014 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.046      ;
; -0.014 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.046      ;
; -0.014 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.046      ;
; -0.014 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.046      ;
; -0.013 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.045      ;
; -0.013 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.045      ;
; -0.013 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.045      ;
; -0.013 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.045      ;
; -0.013 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.045      ;
; -0.013 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.045      ;
; -0.013 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.045      ;
; -0.013 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.045      ;
; -0.013 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.045      ;
; -0.012 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.044      ;
; -0.012 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.044      ;
; -0.012 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.044      ;
; -0.012 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.044      ;
; -0.012 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.044      ;
; -0.012 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.044      ;
; -0.012 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.044      ;
; -0.012 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.044      ;
; -0.012 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.044      ;
; 0.144  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.888      ;
; 0.144  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.888      ;
; 0.144  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.888      ;
; 0.144  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.888      ;
; 0.144  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.888      ;
; 0.144  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.888      ;
; 0.144  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.888      ;
; 0.144  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.888      ;
; 0.144  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.888      ;
; 0.174  ; LRCK_1X_DIV[3] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.858      ;
; 0.187  ; LRCK_1X_DIV[0] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.845      ;
; 0.221  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.811      ;
; 0.221  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.811      ;
; 0.221  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.811      ;
; 0.221  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.811      ;
; 0.221  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.811      ;
; 0.221  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.811      ;
; 0.221  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.811      ;
; 0.221  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.811      ;
; 0.221  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.811      ;
; 0.242  ; LRCK_1X_DIV[2] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.790      ;
; 0.288  ; LRCK_1X_DIV[1] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.744      ;
; 0.338  ; LRCK_1X_DIV[6] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.694      ;
; 0.339  ; LRCK_1X_DIV[5] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.693      ;
; 0.340  ; LRCK_1X_DIV[4] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.692      ;
; 0.429  ; BCK_DIV[0]     ; AUD_BCLK~reg0  ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.603      ;
; 0.503  ; LRCK_1X_DIV[8] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.529      ;
; 0.504  ; LRCK_1X_DIV[7] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.528      ;
; 0.505  ; BCK_DIV[0]     ; BCK_DIV[1]     ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.527      ;
; 0.505  ; BCK_DIV[1]     ; BCK_DIV[2]     ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.527      ;
; 0.508  ; BCK_DIV[1]     ; AUD_BCLK~reg0  ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.524      ;
; 0.517  ; BCK_DIV[2]     ; BCK_DIV[0]     ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.515      ;
; 0.627  ; BCK_DIV[0]     ; BCK_DIV[2]     ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.405      ;
; 0.629  ; BCK_DIV[1]     ; BCK_DIV[0]     ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.403      ;
; 0.631  ; BCK_DIV[2]     ; AUD_BCLK~reg0  ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.401      ;
; 0.634  ; BCK_DIV[2]     ; BCK_DIV[1]     ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.398      ;
; 0.665  ; LRCK_1X        ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.367      ;
+--------+----------------+----------------+--------------+--------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[3]'                                                                          ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 0.628 ; count2[0] ; count2[1] ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.404      ;
; 0.665 ; count2[0] ; count2[0] ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; count2[1] ; count2[1] ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.367      ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'AUD_XCK~reg0'                                                                                  ;
+--------+----------------+----------------+---------------+--------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock  ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+---------------+--------------+--------------+------------+------------+
; -1.794 ; AUD_BCLK~reg0  ; AUD_BCLK~reg0  ; AUD_BCLK~reg0 ; AUD_XCK~reg0 ; 0.000        ; 1.868      ; 0.367      ;
; -1.294 ; AUD_BCLK~reg0  ; AUD_BCLK~reg0  ; AUD_BCLK~reg0 ; AUD_XCK~reg0 ; -0.500       ; 1.868      ; 0.367      ;
; 0.215  ; BCK_DIV[1]     ; BCK_DIV[1]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; BCK_DIV[0]     ; BCK_DIV[0]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; BCK_DIV[2]     ; BCK_DIV[2]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LRCK_1X        ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.246  ; BCK_DIV[2]     ; BCK_DIV[1]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.398      ;
; 0.249  ; BCK_DIV[2]     ; AUD_BCLK~reg0  ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.401      ;
; 0.251  ; BCK_DIV[1]     ; BCK_DIV[0]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.403      ;
; 0.253  ; BCK_DIV[0]     ; BCK_DIV[2]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.405      ;
; 0.357  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.509      ;
; 0.363  ; BCK_DIV[2]     ; BCK_DIV[0]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.515      ;
; 0.369  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.521      ;
; 0.371  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; BCK_DIV[1]     ; AUD_BCLK~reg0  ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.524      ;
; 0.375  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.527      ;
; 0.375  ; BCK_DIV[0]     ; BCK_DIV[1]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.527      ;
; 0.375  ; BCK_DIV[1]     ; BCK_DIV[2]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.527      ;
; 0.376  ; LRCK_1X_DIV[7] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.528      ;
; 0.377  ; LRCK_1X_DIV[8] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.529      ;
; 0.440  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.592      ;
; 0.440  ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.592      ;
; 0.443  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.595      ;
; 0.451  ; BCK_DIV[0]     ; AUD_BCLK~reg0  ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.603      ;
; 0.495  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.647      ;
; 0.507  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.659      ;
; 0.507  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.659      ;
; 0.511  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.663      ;
; 0.530  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.682      ;
; 0.540  ; LRCK_1X_DIV[4] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.692      ;
; 0.541  ; LRCK_1X_DIV[5] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.693      ;
; 0.542  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.694      ;
; 0.542  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.694      ;
; 0.542  ; LRCK_1X_DIV[6] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.694      ;
; 0.546  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.698      ;
; 0.565  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.717      ;
; 0.565  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.717      ;
; 0.577  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.729      ;
; 0.577  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.729      ;
; 0.578  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.730      ;
; 0.578  ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.730      ;
; 0.581  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.733      ;
; 0.592  ; LRCK_1X_DIV[1] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.744      ;
; 0.600  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.752      ;
; 0.612  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.764      ;
; 0.613  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.765      ;
; 0.613  ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.765      ;
; 0.635  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.787      ;
; 0.638  ; LRCK_1X_DIV[2] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.790      ;
; 0.640  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.792      ;
; 0.647  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.799      ;
; 0.648  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.800      ;
; 0.648  ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.800      ;
; 0.659  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.811      ;
; 0.659  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.811      ;
; 0.659  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.811      ;
; 0.659  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.811      ;
; 0.659  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.811      ;
; 0.659  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.811      ;
; 0.659  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.811      ;
; 0.670  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.822      ;
; 0.671  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.823      ;
; 0.675  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.827      ;
; 0.683  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.835      ;
; 0.683  ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.835      ;
; 0.693  ; LRCK_1X_DIV[0] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.845      ;
; 0.705  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.857      ;
; 0.706  ; LRCK_1X_DIV[3] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.858      ;
; 0.718  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.870      ;
; 0.736  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.888      ;
; 0.736  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.888      ;
; 0.736  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.888      ;
; 0.736  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.888      ;
; 0.736  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.888      ;
; 0.736  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.888      ;
; 0.736  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.888      ;
; 0.736  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.888      ;
; 0.741  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.893      ;
; 0.753  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.905      ;
; 0.777  ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.929      ;
; 0.799  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.951      ;
; 0.847  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.999      ;
; 0.892  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.044      ;
; 0.892  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.044      ;
; 0.892  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.044      ;
; 0.892  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.044      ;
; 0.893  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.045      ;
; 0.893  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.045      ;
; 0.893  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.045      ;
; 0.893  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.045      ;
; 0.893  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.045      ;
; 0.894  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.046      ;
; 0.894  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.046      ;
; 0.894  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.046      ;
; 0.894  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.046      ;
; 0.894  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.046      ;
; 0.894  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.046      ;
; 0.944  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.096      ;
+--------+----------------+----------------+---------------+--------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_27'                                                                                                                                                        ;
+--------+---------------------------------------+---------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -1.555 ; i2c_codec_control:u1|mI2C_CTRL_CLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; CLOCK_27    ; 0.000        ; 1.629      ; 0.367      ;
; -1.551 ; AUD_XCK~reg0                          ; AUD_XCK~reg0                          ; AUD_XCK~reg0                       ; CLOCK_27    ; 0.000        ; 1.625      ; 0.367      ;
; -1.055 ; i2c_codec_control:u1|mI2C_CTRL_CLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; CLOCK_27    ; -0.500       ; 1.629      ; 0.367      ;
; -1.051 ; AUD_XCK~reg0                          ; AUD_XCK~reg0                          ; AUD_XCK~reg0                       ; CLOCK_27    ; -0.500       ; 1.625      ; 0.367      ;
; 0.215  ; count20[0]                            ; count20[0]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.243  ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.395      ;
; 0.319  ; count20[19]                           ; count20[19]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.471      ;
; 0.355  ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.507      ;
; 0.357  ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.510      ;
; 0.360  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.513      ;
; 0.363  ; count20[17]                           ; count20[17]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.515      ;
; 0.364  ; count20[3]                            ; count20[3]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.516      ;
; 0.364  ; count20[5]                            ; count20[5]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.516      ;
; 0.367  ; count20[1]                            ; count20[1]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; count20[7]                            ; count20[7]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; count20[8]                            ; count20[8]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; count20[9]                            ; count20[9]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.519      ;
; 0.368  ; count20[18]                           ; count20[18]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.520      ;
; 0.369  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; i2c_codec_control:u1|mI2C_CLK_DIV[5]  ; i2c_codec_control:u1|mI2C_CLK_DIV[5]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.521      ;
; 0.373  ; count20[16]                           ; count20[16]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.525      ;
; 0.374  ; count20[0]                            ; count20[1]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.526      ;
; 0.376  ; count20[2]                            ; count20[2]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.528      ;
; 0.377  ; count20[4]                            ; count20[4]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; count20[6]                            ; count20[6]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.530      ;
; 0.436  ; count20[12]                           ; count20[12]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.588      ;
; 0.440  ; count20[15]                           ; count20[15]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.592      ;
; 0.440  ; count20[13]                           ; count20[13]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.592      ;
; 0.448  ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; i2c_codec_control:u1|mI2C_CTRL_CLK    ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.001      ; 0.601      ;
; 0.448  ; count20[14]                           ; count20[14]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.600      ;
; 0.493  ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.645      ;
; 0.495  ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.647      ;
; 0.496  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ; i2c_codec_control:u1|mI2C_CLK_DIV[5]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.648      ;
; 0.498  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.651      ;
; 0.502  ; count20[3]                            ; count20[4]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.654      ;
; 0.502  ; count20[5]                            ; count20[6]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.654      ;
; 0.505  ; count20[7]                            ; count20[8]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.657      ;
; 0.505  ; count20[8]                            ; count20[9]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.657      ;
; 0.508  ; count20[18]                           ; count20[19]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.660      ;
; 0.509  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.661      ;
; 0.513  ; count20[16]                           ; count20[17]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.665      ;
; 0.516  ; count20[2]                            ; count20[3]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.668      ;
; 0.517  ; count20[4]                            ; count20[5]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.669      ;
; 0.518  ; count20[6]                            ; count20[7]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.670      ;
; 0.528  ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.680      ;
; 0.530  ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.682      ;
; 0.531  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.683      ;
; 0.533  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.685      ;
; 0.534  ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.686      ;
; 0.537  ; count20[3]                            ; count20[5]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.689      ;
; 0.537  ; count20[5]                            ; count20[7]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.689      ;
; 0.540  ; count20[7]                            ; count20[9]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.692      ;
; 0.544  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; i2c_codec_control:u1|mI2C_CLK_DIV[5]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.696      ;
; 0.544  ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.696      ;
; 0.544  ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.696      ;
; 0.549  ; i2c_codec_control:u1|mI2C_CLK_DIV[6]  ; i2c_codec_control:u1|mI2C_CTRL_CLK    ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.701      ;
; 0.551  ; count20[2]                            ; count20[4]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.703      ;
; 0.552  ; count20[4]                            ; count20[6]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.704      ;
; 0.553  ; count20[6]                            ; count20[8]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.705      ;
; 0.556  ; count20[17]                           ; count20[18]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.708      ;
; 0.557  ; count20[1]                            ; count20[2]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.709      ;
; 0.563  ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.715      ;
; 0.565  ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.717      ;
; 0.566  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; i2c_codec_control:u1|mI2C_CLK_DIV[5]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.718      ;
; 0.568  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; count20[0]                            ; count20[2]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.720      ;
; 0.572  ; count20[3]                            ; count20[6]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.724      ;
; 0.572  ; count20[5]                            ; count20[8]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.724      ;
; 0.574  ; count20[12]                           ; count20[13]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.726      ;
; 0.577  ; i2c_codec_control:u1|mI2C_CLK_DIV[8]  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; -0.001     ; 0.728      ;
; 0.578  ; count20[15]                           ; count20[16]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.730      ;
; 0.578  ; count20[13]                           ; count20[14]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.730      ;
; 0.579  ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.731      ;
; 0.579  ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.731      ;
; 0.586  ; count20[2]                            ; count20[5]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.738      ;
; 0.587  ; count20[4]                            ; count20[7]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.739      ;
; 0.588  ; count20[14]                           ; count20[15]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.740      ;
; 0.588  ; count20[6]                            ; count20[9]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.740      ;
; 0.591  ; count20[17]                           ; count20[19]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.743      ;
; 0.592  ; count20[1]                            ; count20[3]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.744      ;
; 0.598  ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.750      ;
; 0.600  ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ; i2c_codec_control:u1|mI2C_CLK_DIV[5]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.752      ;
; 0.603  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.755      ;
; 0.603  ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.755      ;
; 0.603  ; count20[0]                            ; count20[3]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.755      ;
+--------+---------------------------------------+---------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'AUD_BCLK~reg0'                                                                             ;
+-------+--------------+--------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+---------------+---------------+--------------+------------+------------+
; 0.215 ; SOUND1[11]   ; SOUND1[11]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SEL_Count[0] ; SEL_Count[0] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SEL_Count[1] ; SEL_Count[1] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SEL_Count[2] ; SEL_Count[2] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SEL_Count[3] ; SEL_Count[3] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.259 ; SEL_Count[0] ; SEL_Count[1] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.411      ;
; 0.259 ; SEL_Count[0] ; SEL_Count[3] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.411      ;
; 0.262 ; SEL_Count[0] ; SEL_Count[2] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.414      ;
; 0.366 ; SEL_Count[1] ; SEL_Count[2] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; SEL_Count[1] ; SEL_Count[3] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; count12[8]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; count12[1]   ; count12[1]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; count12[10]  ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; count12[3]   ; count12[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; count12[0]   ; count12[0]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.522      ;
; 0.373 ; count12[6]   ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.525      ;
; 0.379 ; count12[2]   ; count12[2]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; count12[7]   ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; count12[9]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; count12[11]  ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.532      ;
; 0.382 ; SEL_Count[2] ; SEL_Count[3] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; count12[4]   ; count12[4]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.535      ;
; 0.384 ; count12[5]   ; count12[5]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.536      ;
; 0.506 ; count12[8]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.658      ;
; 0.507 ; count12[1]   ; count12[2]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.659      ;
; 0.507 ; count12[10]  ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.659      ;
; 0.508 ; count12[0]   ; count12[1]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.660      ;
; 0.508 ; count12[3]   ; count12[4]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.660      ;
; 0.509 ; SOUND1[11]   ; SOUND1[15]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; -0.001     ; 0.660      ;
; 0.519 ; count12[7]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.671      ;
; 0.519 ; count12[9]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.671      ;
; 0.519 ; count12[2]   ; count12[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.671      ;
; 0.523 ; count12[4]   ; count12[5]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.675      ;
; 0.524 ; count12[5]   ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.676      ;
; 0.541 ; count12[8]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.693      ;
; 0.542 ; count12[1]   ; count12[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.694      ;
; 0.543 ; count12[0]   ; count12[2]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.695      ;
; 0.543 ; count12[3]   ; count12[5]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.695      ;
; 0.554 ; count12[7]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.706      ;
; 0.554 ; count12[9]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.706      ;
; 0.554 ; count12[2]   ; count12[4]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.706      ;
; 0.558 ; count12[4]   ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.710      ;
; 0.566 ; count12[6]   ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.718      ;
; 0.576 ; count12[8]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.728      ;
; 0.577 ; count12[1]   ; count12[4]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.729      ;
; 0.578 ; count12[0]   ; count12[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.730      ;
; 0.578 ; count12[3]   ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.730      ;
; 0.589 ; count12[7]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.741      ;
; 0.589 ; count12[2]   ; count12[5]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.741      ;
; 0.601 ; count12[6]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.753      ;
; 0.612 ; count12[1]   ; count12[5]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.764      ;
; 0.613 ; count12[0]   ; count12[4]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.765      ;
; 0.618 ; count12[5]   ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.770      ;
; 0.624 ; count12[7]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.776      ;
; 0.624 ; count12[2]   ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.776      ;
; 0.636 ; count12[6]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.788      ;
; 0.647 ; count12[1]   ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.799      ;
; 0.648 ; count12[0]   ; count12[5]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.800      ;
; 0.652 ; count12[4]   ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.804      ;
; 0.653 ; count12[5]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.671 ; count12[6]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.823      ;
; 0.672 ; count12[3]   ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.824      ;
; 0.683 ; count12[0]   ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.835      ;
; 0.687 ; count12[4]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.839      ;
; 0.688 ; count12[5]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.840      ;
; 0.706 ; count12[6]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.858      ;
; 0.707 ; count12[3]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.859      ;
; 0.718 ; count12[2]   ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.870      ;
; 0.722 ; count12[4]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.874      ;
; 0.723 ; count12[5]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.875      ;
; 0.741 ; count12[1]   ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.893      ;
; 0.742 ; count12[3]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.894      ;
; 0.753 ; count12[2]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.905      ;
; 0.757 ; count12[4]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.909      ;
; 0.758 ; count12[5]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.910      ;
; 0.776 ; count12[1]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.928      ;
; 0.777 ; count12[0]   ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.929      ;
; 0.777 ; count12[3]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.929      ;
; 0.788 ; count12[2]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.940      ;
; 0.792 ; count12[4]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.944      ;
; 0.811 ; count12[1]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.963      ;
; 0.812 ; count12[0]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.964      ;
; 0.812 ; count12[3]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.964      ;
; 0.823 ; count12[2]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.975      ;
; 0.846 ; count12[1]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.998      ;
; 0.847 ; count12[0]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.999      ;
; 0.858 ; count12[2]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.010      ;
; 0.881 ; count12[1]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.033      ;
; 0.882 ; count12[0]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.034      ;
; 0.917 ; count12[0]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.069      ;
; 1.097 ; count12[10]  ; count12[1]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.249      ;
; 1.097 ; count12[10]  ; count12[2]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.249      ;
; 1.097 ; count12[10]  ; count12[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.249      ;
; 1.097 ; count12[10]  ; count12[4]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.249      ;
; 1.097 ; count12[10]  ; count12[5]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.249      ;
; 1.097 ; count12[10]  ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.249      ;
; 1.097 ; count12[10]  ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.249      ;
; 1.097 ; count12[10]  ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.249      ;
; 1.097 ; count12[10]  ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.249      ;
; 1.097 ; count12[10]  ; count12[0]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.249      ;
+-------+--------------+--------------+---------------+---------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[3]'                                                                           ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 0.215 ; count2[0] ; count2[0] ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; count2[1] ; count2[1] ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.252 ; count2[0] ; count2[1] ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.404      ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'i2c_codec_control:u1|mI2C_CTRL_CLK'                                                                                                                                              ;
+-------+------------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.215 ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.249 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.401      ;
; 0.266 ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.418      ;
; 0.360 ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.512      ;
; 0.364 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.516      ;
; 0.372 ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.528      ;
; 0.378 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.530      ;
; 0.399 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.551      ;
; 0.405 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.557      ;
; 0.406 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.558      ;
; 0.418 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.570      ;
; 0.421 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.573      ;
; 0.451 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.603      ;
; 0.512 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.664      ;
; 0.513 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.665      ;
; 0.539 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.691      ;
; 0.545 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.697      ;
; 0.546 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.699      ;
; 0.548 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.700      ;
; 0.552 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.704      ;
; 0.552 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.704      ;
; 0.555 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.707      ;
; 0.555 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.707      ;
; 0.563 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.714      ;
; 0.563 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.714      ;
; 0.563 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.714      ;
; 0.563 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.714      ;
; 0.563 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.714      ;
; 0.563 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.714      ;
; 0.574 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.726      ;
; 0.580 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.732      ;
; 0.583 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.735      ;
; 0.601 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.753      ;
; 0.605 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.757      ;
; 0.609 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.761      ;
; 0.615 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.767      ;
; 0.618 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.770      ;
; 0.644 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.796      ;
; 0.671 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.823      ;
; 0.675 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.827      ;
; 0.679 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.831      ;
; 0.684 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.836      ;
; 0.691 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.843      ;
; 0.691 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.843      ;
; 0.691 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.843      ;
; 0.691 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.843      ;
; 0.741 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.893      ;
; 0.741 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.893      ;
; 0.741 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.893      ;
; 0.741 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.893      ;
; 0.790 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.942      ;
; 0.811 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.963      ;
; 0.811 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.963      ;
; 0.811 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.963      ;
; 0.811 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.963      ;
; 0.824 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.976      ;
; 0.824 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.976      ;
; 0.824 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.976      ;
; 0.824 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.976      ;
; 0.886 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.038      ;
; 0.886 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.038      ;
; 0.886 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.038      ;
; 0.893 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.045      ;
; 0.893 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.045      ;
; 0.893 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.045      ;
; 0.893 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.045      ;
; 0.893 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.045      ;
; 0.914 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 0.566      ;
; 0.916 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 0.568      ;
; 0.961 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.113      ;
; 0.961 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.113      ;
; 0.961 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.113      ;
; 0.961 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.113      ;
; 0.976 ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.002      ; 0.630      ;
; 0.981 ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.002      ; 0.635      ;
; 1.000 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 0.652      ;
; 1.011 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.163      ;
; 1.025 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; -0.001     ; 0.676      ;
; 1.040 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 0.692      ;
; 1.040 ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.001      ; 0.693      ;
; 1.043 ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.001      ; 0.696      ;
; 1.047 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.199      ;
; 1.047 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.199      ;
+-------+------------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'KEY[3]'                                                                        ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -0.305 ; Reset     ; count2[0] ; CLOCK_27     ; KEY[3]      ; 0.500        ; -0.006     ; 0.831      ;
; -0.305 ; Reset     ; count2[1] ; CLOCK_27     ; KEY[3]      ; 0.500        ; -0.006     ; 0.831      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'AUD_BCLK~reg0'                                                                      ;
+--------+-----------+--------------+--------------+---------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+---------------+--------------+------------+------------+
; -0.157 ; Reset     ; Octave[3]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.261      ; 0.950      ;
; -0.157 ; Reset     ; Octave[6]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.261      ; 0.950      ;
; -0.157 ; Reset     ; Octave[5]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.261      ; 0.950      ;
; -0.157 ; Reset     ; Octave[2]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.261      ; 0.950      ;
; -0.157 ; Reset     ; Octave[1]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.261      ; 0.950      ;
; -0.157 ; Reset     ; Octave[0]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.261      ; 0.950      ;
; -0.157 ; Reset     ; Octave[7]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.261      ; 0.950      ;
; -0.157 ; Reset     ; Octave[4]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.261      ; 0.950      ;
; -0.141 ; Reset     ; SOUND1[15]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.254      ; 0.927      ;
; -0.141 ; Reset     ; SEL_Count[0] ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.254      ; 0.927      ;
; -0.141 ; Reset     ; SEL_Count[1] ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.254      ; 0.927      ;
; -0.141 ; Reset     ; SEL_Count[2] ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.254      ; 0.927      ;
; -0.141 ; Reset     ; SEL_Count[3] ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.254      ; 0.927      ;
; -0.034 ; Reset     ; SOUND1[11]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.255      ; 0.821      ;
; -0.034 ; Reset     ; SOUND1[3]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.255      ; 0.821      ;
; 0.345  ; Reset     ; count12[1]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.258      ; 0.945      ;
; 0.345  ; Reset     ; count12[2]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.258      ; 0.945      ;
; 0.345  ; Reset     ; count12[3]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.258      ; 0.945      ;
; 0.345  ; Reset     ; count12[4]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.258      ; 0.945      ;
; 0.345  ; Reset     ; count12[5]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.258      ; 0.945      ;
; 0.345  ; Reset     ; count12[6]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.258      ; 0.945      ;
; 0.345  ; Reset     ; count12[7]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.258      ; 0.945      ;
; 0.345  ; Reset     ; count12[8]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.258      ; 0.945      ;
; 0.345  ; Reset     ; count12[9]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.258      ; 0.945      ;
; 0.345  ; Reset     ; count12[10]  ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.258      ; 0.945      ;
; 0.345  ; Reset     ; count12[11]  ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.258      ; 0.945      ;
; 0.345  ; Reset     ; count12[0]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.258      ; 0.945      ;
+--------+-----------+--------------+--------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'CLOCK_27'                                                                        ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; 0.296 ; Reset     ; AUD_XCK~reg0 ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 0.736      ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'AUD_XCK~reg0'                                                                       ;
+-------+-----------+----------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node ; To Node        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------+--------------+--------------+--------------+------------+------------+
; 0.444 ; Reset     ; BCK_DIV[1]     ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.243      ; 0.831      ;
; 0.444 ; Reset     ; BCK_DIV[0]     ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.243      ; 0.831      ;
; 0.444 ; Reset     ; BCK_DIV[2]     ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.243      ; 0.831      ;
; 0.444 ; Reset     ; AUD_BCLK~reg0  ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.243      ; 0.831      ;
; 0.451 ; Reset     ; LRCK_1X_DIV[0] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.240      ; 0.821      ;
; 0.451 ; Reset     ; LRCK_1X_DIV[1] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.240      ; 0.821      ;
; 0.451 ; Reset     ; LRCK_1X_DIV[2] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.240      ; 0.821      ;
; 0.451 ; Reset     ; LRCK_1X_DIV[3] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.240      ; 0.821      ;
; 0.451 ; Reset     ; LRCK_1X_DIV[4] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.240      ; 0.821      ;
; 0.451 ; Reset     ; LRCK_1X_DIV[5] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.240      ; 0.821      ;
; 0.451 ; Reset     ; LRCK_1X_DIV[6] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.240      ; 0.821      ;
; 0.451 ; Reset     ; LRCK_1X_DIV[7] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.240      ; 0.821      ;
; 0.451 ; Reset     ; LRCK_1X_DIV[8] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.240      ; 0.821      ;
; 0.451 ; Reset     ; LRCK_1X        ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.240      ; 0.821      ;
+-------+-----------+----------------+--------------+--------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'AUD_XCK~reg0'                                                                        ;
+-------+-----------+----------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node ; To Node        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------+--------------+--------------+--------------+------------+------------+
; 0.429 ; Reset     ; LRCK_1X_DIV[0] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.240      ; 0.821      ;
; 0.429 ; Reset     ; LRCK_1X_DIV[1] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.240      ; 0.821      ;
; 0.429 ; Reset     ; LRCK_1X_DIV[2] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.240      ; 0.821      ;
; 0.429 ; Reset     ; LRCK_1X_DIV[3] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.240      ; 0.821      ;
; 0.429 ; Reset     ; LRCK_1X_DIV[4] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.240      ; 0.821      ;
; 0.429 ; Reset     ; LRCK_1X_DIV[5] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.240      ; 0.821      ;
; 0.429 ; Reset     ; LRCK_1X_DIV[6] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.240      ; 0.821      ;
; 0.429 ; Reset     ; LRCK_1X_DIV[7] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.240      ; 0.821      ;
; 0.429 ; Reset     ; LRCK_1X_DIV[8] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.240      ; 0.821      ;
; 0.429 ; Reset     ; LRCK_1X        ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.240      ; 0.821      ;
; 0.436 ; Reset     ; BCK_DIV[1]     ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.243      ; 0.831      ;
; 0.436 ; Reset     ; BCK_DIV[0]     ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.243      ; 0.831      ;
; 0.436 ; Reset     ; BCK_DIV[2]     ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.243      ; 0.831      ;
; 0.436 ; Reset     ; AUD_BCLK~reg0  ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.243      ; 0.831      ;
+-------+-----------+----------------+--------------+--------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'AUD_BCLK~reg0'                                                                      ;
+-------+-----------+--------------+--------------+---------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+--------------+---------------+--------------+------------+------------+
; 0.535 ; Reset     ; count12[1]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.258      ; 0.945      ;
; 0.535 ; Reset     ; count12[2]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.258      ; 0.945      ;
; 0.535 ; Reset     ; count12[3]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.258      ; 0.945      ;
; 0.535 ; Reset     ; count12[4]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.258      ; 0.945      ;
; 0.535 ; Reset     ; count12[5]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.258      ; 0.945      ;
; 0.535 ; Reset     ; count12[6]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.258      ; 0.945      ;
; 0.535 ; Reset     ; count12[7]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.258      ; 0.945      ;
; 0.535 ; Reset     ; count12[8]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.258      ; 0.945      ;
; 0.535 ; Reset     ; count12[9]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.258      ; 0.945      ;
; 0.535 ; Reset     ; count12[10]  ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.258      ; 0.945      ;
; 0.535 ; Reset     ; count12[11]  ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.258      ; 0.945      ;
; 0.535 ; Reset     ; count12[0]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.258      ; 0.945      ;
; 0.914 ; Reset     ; SOUND1[11]   ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.255      ; 0.821      ;
; 0.914 ; Reset     ; SOUND1[3]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.255      ; 0.821      ;
; 1.021 ; Reset     ; SOUND1[15]   ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.254      ; 0.927      ;
; 1.021 ; Reset     ; SEL_Count[0] ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.254      ; 0.927      ;
; 1.021 ; Reset     ; SEL_Count[1] ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.254      ; 0.927      ;
; 1.021 ; Reset     ; SEL_Count[2] ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.254      ; 0.927      ;
; 1.021 ; Reset     ; SEL_Count[3] ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.254      ; 0.927      ;
; 1.037 ; Reset     ; Octave[3]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.261      ; 0.950      ;
; 1.037 ; Reset     ; Octave[6]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.261      ; 0.950      ;
; 1.037 ; Reset     ; Octave[5]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.261      ; 0.950      ;
; 1.037 ; Reset     ; Octave[2]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.261      ; 0.950      ;
; 1.037 ; Reset     ; Octave[1]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.261      ; 0.950      ;
; 1.037 ; Reset     ; Octave[0]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.261      ; 0.950      ;
; 1.037 ; Reset     ; Octave[7]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.261      ; 0.950      ;
; 1.037 ; Reset     ; Octave[4]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.261      ; 0.950      ;
+-------+-----------+--------------+--------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'CLOCK_27'                                                                         ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; 0.584 ; Reset     ; AUD_XCK~reg0 ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.736      ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'KEY[3]'                                                                        ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 1.185 ; Reset     ; count2[0] ; CLOCK_27     ; KEY[3]      ; -0.500       ; -0.006     ; 0.831      ;
; 1.185 ; Reset     ; count2[1] ; CLOCK_27     ; KEY[3]      ; -0.500       ; -0.006     ; 0.831      ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_27'                                                                                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; AUD_XCK~reg0                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; AUD_XCK~reg0                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[0]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[0]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[10]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[10]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[11]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[11]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[12]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[12]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[13]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[13]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[14]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[14]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[15]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[15]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[16]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[16]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[17]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[17]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[18]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[18]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[19]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[19]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[1]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[1]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[2]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[2]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[3]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[3]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[4]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[4]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[5]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[5]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[6]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[6]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[7]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[7]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[8]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[8]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[9]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[9]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; AUD_XCK~reg0|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; AUD_XCK~reg0|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[0]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[0]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[10]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[10]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[11]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[11]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[12]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[12]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[13]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[13]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[14]|clk                       ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[3]'                                                                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[3] ; Rise       ; KEY[3]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Fall       ; count2[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[3] ; Fall       ; count2[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Fall       ; count2[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[3] ; Fall       ; count2[1]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]|combout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]|combout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]~clk_delay_ctrl|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]~clk_delay_ctrl|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]~clk_delay_ctrl|clkout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]~clk_delay_ctrl|clkout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; count2[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; count2[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; count2[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; count2[1]|clk                ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'AUD_BCLK~reg0'                                                                        ;
+--------+--------------+----------------+------------------+---------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; Octave[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; Octave[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; Octave[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; Octave[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; Octave[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; Octave[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; Octave[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; Octave[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; Octave[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; Octave[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; Octave[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; Octave[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; Octave[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; Octave[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; Octave[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; Octave[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SOUND1[11]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SOUND1[11]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SOUND1[15]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SOUND1[15]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SOUND1[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SOUND1[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[9]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; AUD_BCLK~reg0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; AUD_BCLK~reg0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; AUD_BCLK~reg0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; AUD_BCLK~reg0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; AUD_BCLK~reg0|regout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; AUD_BCLK~reg0|regout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; Octave[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; Octave[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; Octave[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; Octave[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; Octave[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; Octave[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; Octave[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; Octave[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; Octave[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; Octave[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; Octave[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; Octave[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; Octave[6]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; Octave[6]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; Octave[7]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; Octave[7]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SOUND1[11]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SOUND1[11]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SOUND1[15]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SOUND1[15]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SOUND1[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SOUND1[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[10]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[10]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[11]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[11]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[2]|clk                ;
+--------+--------------+----------------+------------------+---------------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'i2c_codec_control:u1|mI2C_CTRL_CLK'                                                                             ;
+--------+--------------+----------------+------------------+------------------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+------------------------------------+------------+------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|ACK[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|ACK[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|ACK[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|ACK[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|ACK[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|ACK[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|mI2C_END      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|mI2C_END      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mI2C_GO       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mI2C_GO       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|mI2C_SCLK     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|mI2C_SCLK     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mSetup_ST.000 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mSetup_ST.000 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mSetup_ST.001 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mSetup_ST.001 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mSetup_ST.010 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mSetup_ST.010 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|ACK[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|ACK[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|ACK[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|ACK[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|ACK[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|ACK[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_CTRL_CLK|regout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_CTRL_CLK|regout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_CTRL_CLK~clkctrl|inclk[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_CTRL_CLK~clkctrl|inclk[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_CTRL_CLK~clkctrl|outclk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_CTRL_CLK~clkctrl|outclk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_END|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_END|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_GO|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_GO|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_SCLK|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_SCLK|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mSetup_ST.000|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mSetup_ST.000|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mSetup_ST.001|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mSetup_ST.001|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mSetup_ST.010|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mSetup_ST.010|clk               ;
+--------+--------------+----------------+------------------+------------------------------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'AUD_XCK~reg0'                                                                       ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; AUD_BCLK~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; AUD_BCLK~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[3]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[4]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[4]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[5]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[6]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[6]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[7]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[7]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[8]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[8]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; AUD_BCLK~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; AUD_BCLK~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; AUD_XCK~reg0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; AUD_XCK~reg0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; AUD_XCK~reg0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; AUD_XCK~reg0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; AUD_XCK~reg0|regout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; AUD_XCK~reg0|regout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[8]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[8]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X|clk                  ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                      ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; SW[*]     ; AUD_BCLK~reg0                      ; 1.049 ; 1.049 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[0]    ; AUD_BCLK~reg0                      ; 0.534 ; 0.534 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[1]    ; AUD_BCLK~reg0                      ; 0.498 ; 0.498 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[2]    ; AUD_BCLK~reg0                      ; 0.463 ; 0.463 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[3]    ; AUD_BCLK~reg0                      ; 0.838 ; 0.838 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[4]    ; AUD_BCLK~reg0                      ; 0.922 ; 0.922 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[5]    ; AUD_BCLK~reg0                      ; 1.049 ; 1.049 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[6]    ; AUD_BCLK~reg0                      ; 0.736 ; 0.736 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[7]    ; AUD_BCLK~reg0                      ; 0.317 ; 0.317 ; Fall       ; AUD_BCLK~reg0                      ;
; I2C_SDAT  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 2.988 ; 2.988 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                         ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; SW[*]     ; AUD_BCLK~reg0                      ; 0.556  ; 0.556  ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[0]    ; AUD_BCLK~reg0                      ; 0.300  ; 0.300  ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[1]    ; AUD_BCLK~reg0                      ; 0.516  ; 0.516  ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[2]    ; AUD_BCLK~reg0                      ; 0.505  ; 0.505  ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[3]    ; AUD_BCLK~reg0                      ; 0.285  ; 0.285  ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[4]    ; AUD_BCLK~reg0                      ; 0.108  ; 0.108  ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[5]    ; AUD_BCLK~reg0                      ; 0.223  ; 0.223  ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[6]    ; AUD_BCLK~reg0                      ; 0.316  ; 0.316  ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[7]    ; AUD_BCLK~reg0                      ; 0.556  ; 0.556  ; Fall       ; AUD_BCLK~reg0                      ;
; I2C_SDAT  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -2.633 ; -2.633 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port   ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+
; AUD_BCLK    ; AUD_BCLK~reg0                      ; 2.861 ;       ; Rise       ; AUD_BCLK~reg0                      ;
; AUD_BCLK    ; AUD_BCLK~reg0                      ;       ; 2.861 ; Fall       ; AUD_BCLK~reg0                      ;
; AUD_DACDAT  ; AUD_BCLK~reg0                      ; 6.241 ; 6.241 ; Fall       ; AUD_BCLK~reg0                      ;
; LEDR[*]     ; AUD_BCLK~reg0                      ; 6.018 ; 6.018 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[0]    ; AUD_BCLK~reg0                      ; 5.604 ; 5.604 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[1]    ; AUD_BCLK~reg0                      ; 5.310 ; 5.310 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[2]    ; AUD_BCLK~reg0                      ; 5.883 ; 5.883 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[3]    ; AUD_BCLK~reg0                      ; 5.090 ; 5.090 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[4]    ; AUD_BCLK~reg0                      ; 5.231 ; 5.231 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[5]    ; AUD_BCLK~reg0                      ; 6.018 ; 6.018 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[6]    ; AUD_BCLK~reg0                      ; 5.251 ; 5.251 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[7]    ; AUD_BCLK~reg0                      ; 5.368 ; 5.368 ; Fall       ; AUD_BCLK~reg0                      ;
; AUD_ADCLRCK ; AUD_XCK~reg0                       ; 4.868 ; 4.868 ; Rise       ; AUD_XCK~reg0                       ;
; AUD_DACLRCK ; AUD_XCK~reg0                       ; 4.868 ; 4.868 ; Rise       ; AUD_XCK~reg0                       ;
; AUD_XCK     ; AUD_XCK~reg0                       ; 3.230 ;       ; Rise       ; AUD_XCK~reg0                       ;
; AUD_XCK     ; AUD_XCK~reg0                       ;       ; 3.230 ; Fall       ; AUD_XCK~reg0                       ;
; AUD_DACDAT  ; KEY[3]                             ; 5.882 ; 5.882 ; Fall       ; KEY[3]                             ;
; LEDG[*]     ; KEY[3]                             ; 5.471 ; 5.471 ; Fall       ; KEY[3]                             ;
;  LEDG[0]    ; KEY[3]                             ; 5.435 ; 5.435 ; Fall       ; KEY[3]                             ;
;  LEDG[1]    ; KEY[3]                             ; 5.471 ; 5.471 ; Fall       ; KEY[3]                             ;
;  LEDG[2]    ; KEY[3]                             ; 5.193 ; 5.193 ; Fall       ; KEY[3]                             ;
;  LEDG[3]    ; KEY[3]                             ; 5.193 ; 5.193 ; Fall       ; KEY[3]                             ;
; I2C_SCLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 5.406 ; 5.406 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
; I2C_SCLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 7.005 ; 7.005 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
; LEDG[*]     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 4.566 ; 4.566 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[4]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 4.465 ; 4.465 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[5]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 4.505 ; 4.505 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[6]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 4.566 ; 4.566 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[7]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 4.495 ; 4.495 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port   ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+
; AUD_BCLK    ; AUD_BCLK~reg0                      ; 2.861 ;       ; Rise       ; AUD_BCLK~reg0                      ;
; AUD_BCLK    ; AUD_BCLK~reg0                      ;       ; 2.861 ; Fall       ; AUD_BCLK~reg0                      ;
; AUD_DACDAT  ; AUD_BCLK~reg0                      ; 4.904 ; 4.904 ; Fall       ; AUD_BCLK~reg0                      ;
; LEDR[*]     ; AUD_BCLK~reg0                      ; 5.090 ; 5.090 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[0]    ; AUD_BCLK~reg0                      ; 5.604 ; 5.604 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[1]    ; AUD_BCLK~reg0                      ; 5.310 ; 5.310 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[2]    ; AUD_BCLK~reg0                      ; 5.883 ; 5.883 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[3]    ; AUD_BCLK~reg0                      ; 5.090 ; 5.090 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[4]    ; AUD_BCLK~reg0                      ; 5.231 ; 5.231 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[5]    ; AUD_BCLK~reg0                      ; 6.018 ; 6.018 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[6]    ; AUD_BCLK~reg0                      ; 5.251 ; 5.251 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[7]    ; AUD_BCLK~reg0                      ; 5.368 ; 5.368 ; Fall       ; AUD_BCLK~reg0                      ;
; AUD_ADCLRCK ; AUD_XCK~reg0                       ; 4.868 ; 4.868 ; Rise       ; AUD_XCK~reg0                       ;
; AUD_DACLRCK ; AUD_XCK~reg0                       ; 4.868 ; 4.868 ; Rise       ; AUD_XCK~reg0                       ;
; AUD_XCK     ; AUD_XCK~reg0                       ; 3.230 ;       ; Rise       ; AUD_XCK~reg0                       ;
; AUD_XCK     ; AUD_XCK~reg0                       ;       ; 3.230 ; Fall       ; AUD_XCK~reg0                       ;
; AUD_DACDAT  ; KEY[3]                             ; 5.256 ; 5.256 ; Fall       ; KEY[3]                             ;
; LEDG[*]     ; KEY[3]                             ; 5.014 ; 5.014 ; Fall       ; KEY[3]                             ;
;  LEDG[0]    ; KEY[3]                             ; 5.280 ; 5.280 ; Fall       ; KEY[3]                             ;
;  LEDG[1]    ; KEY[3]                             ; 5.471 ; 5.471 ; Fall       ; KEY[3]                             ;
;  LEDG[2]    ; KEY[3]                             ; 5.014 ; 5.014 ; Fall       ; KEY[3]                             ;
;  LEDG[3]    ; KEY[3]                             ; 5.014 ; 5.014 ; Fall       ; KEY[3]                             ;
; I2C_SCLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 5.406 ; 3.918 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
; I2C_SCLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 3.918 ; 5.340 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
; LEDG[*]     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 4.465 ; 4.465 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[4]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 4.465 ; 4.465 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[5]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 4.505 ; 4.505 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[6]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 4.566 ; 4.566 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[7]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 4.495 ; 4.495 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+-------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                               ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                    ; -4.441   ; -3.050 ; -0.965   ; 0.429   ; -1.380              ;
;  AUD_BCLK~reg0                      ; -4.441   ; 0.215  ; -0.654   ; 0.535   ; -0.500              ;
;  AUD_XCK~reg0                       ; -1.528   ; -3.050 ; 0.068    ; 0.429   ; -0.500              ;
;  CLOCK_27                           ; -2.607   ; -2.508 ; -0.269   ; 0.584   ; -1.380              ;
;  KEY[3]                             ; 0.226    ; 0.215  ; -0.965   ; 1.185   ; -1.222              ;
;  i2c_codec_control:u1|mI2C_CTRL_CLK ; -2.216   ; 0.215  ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS                     ; -185.149 ; -8.065 ; -13.126  ; 0.0     ; -103.602            ;
;  AUD_BCLK~reg0                      ; -60.901  ; 0.000  ; -10.927  ; 0.000   ; -27.000             ;
;  AUD_XCK~reg0                       ; -14.967  ; -3.050 ; 0.000    ; 0.000   ; -14.000             ;
;  CLOCK_27                           ; -85.083  ; -5.015 ; -0.269   ; 0.000   ; -40.380             ;
;  KEY[3]                             ; 0.000    ; 0.000  ; -1.930   ; 0.000   ; -3.222              ;
;  i2c_codec_control:u1|mI2C_CTRL_CLK ; -24.198  ; 0.000  ; N/A      ; N/A     ; -19.000             ;
+-------------------------------------+----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                      ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; SW[*]     ; AUD_BCLK~reg0                      ; 2.656 ; 2.656 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[0]    ; AUD_BCLK~reg0                      ; 1.640 ; 1.640 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[1]    ; AUD_BCLK~reg0                      ; 1.567 ; 1.567 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[2]    ; AUD_BCLK~reg0                      ; 1.459 ; 1.459 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[3]    ; AUD_BCLK~reg0                      ; 2.272 ; 2.272 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[4]    ; AUD_BCLK~reg0                      ; 2.408 ; 2.408 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[5]    ; AUD_BCLK~reg0                      ; 2.656 ; 2.656 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[6]    ; AUD_BCLK~reg0                      ; 2.016 ; 2.016 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[7]    ; AUD_BCLK~reg0                      ; 1.231 ; 1.231 ; Fall       ; AUD_BCLK~reg0                      ;
; I2C_SDAT  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 5.534 ; 5.534 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                         ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; SW[*]     ; AUD_BCLK~reg0                      ; 0.612  ; 0.612  ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[0]    ; AUD_BCLK~reg0                      ; 0.300  ; 0.300  ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[1]    ; AUD_BCLK~reg0                      ; 0.586  ; 0.586  ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[2]    ; AUD_BCLK~reg0                      ; 0.572  ; 0.572  ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[3]    ; AUD_BCLK~reg0                      ; 0.285  ; 0.285  ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[4]    ; AUD_BCLK~reg0                      ; 0.108  ; 0.108  ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[5]    ; AUD_BCLK~reg0                      ; 0.223  ; 0.223  ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[6]    ; AUD_BCLK~reg0                      ; 0.316  ; 0.316  ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[7]    ; AUD_BCLK~reg0                      ; 0.612  ; 0.612  ; Fall       ; AUD_BCLK~reg0                      ;
; I2C_SDAT  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -2.633 ; -2.633 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port   ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+
; AUD_BCLK    ; AUD_BCLK~reg0                      ; 5.421  ;        ; Rise       ; AUD_BCLK~reg0                      ;
; AUD_BCLK    ; AUD_BCLK~reg0                      ;        ; 5.421  ; Fall       ; AUD_BCLK~reg0                      ;
; AUD_DACDAT  ; AUD_BCLK~reg0                      ; 12.244 ; 12.244 ; Fall       ; AUD_BCLK~reg0                      ;
; LEDR[*]     ; AUD_BCLK~reg0                      ; 11.178 ; 11.178 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[0]    ; AUD_BCLK~reg0                      ; 10.255 ; 10.255 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[1]    ; AUD_BCLK~reg0                      ; 9.812  ; 9.812  ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[2]    ; AUD_BCLK~reg0                      ; 10.851 ; 10.851 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[3]    ; AUD_BCLK~reg0                      ; 9.314  ; 9.314  ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[4]    ; AUD_BCLK~reg0                      ; 9.496  ; 9.496  ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[5]    ; AUD_BCLK~reg0                      ; 11.178 ; 11.178 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[6]    ; AUD_BCLK~reg0                      ; 9.677  ; 9.677  ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[7]    ; AUD_BCLK~reg0                      ; 9.898  ; 9.898  ; Fall       ; AUD_BCLK~reg0                      ;
; AUD_ADCLRCK ; AUD_XCK~reg0                       ; 9.015  ; 9.015  ; Rise       ; AUD_XCK~reg0                       ;
; AUD_DACLRCK ; AUD_XCK~reg0                       ; 9.015  ; 9.015  ; Rise       ; AUD_XCK~reg0                       ;
; AUD_XCK     ; AUD_XCK~reg0                       ; 6.100  ;        ; Rise       ; AUD_XCK~reg0                       ;
; AUD_XCK     ; AUD_XCK~reg0                       ;        ; 6.100  ; Fall       ; AUD_XCK~reg0                       ;
; AUD_DACDAT  ; KEY[3]                             ; 11.431 ; 11.431 ; Fall       ; KEY[3]                             ;
; LEDG[*]     ; KEY[3]                             ; 10.305 ; 10.305 ; Fall       ; KEY[3]                             ;
;  LEDG[0]    ; KEY[3]                             ; 10.102 ; 10.102 ; Fall       ; KEY[3]                             ;
;  LEDG[1]    ; KEY[3]                             ; 10.305 ; 10.305 ; Fall       ; KEY[3]                             ;
;  LEDG[2]    ; KEY[3]                             ; 9.533  ; 9.533  ; Fall       ; KEY[3]                             ;
;  LEDG[3]    ; KEY[3]                             ; 9.533  ; 9.533  ; Fall       ; KEY[3]                             ;
; I2C_SCLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 10.146 ; 10.146 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
; I2C_SCLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 13.800 ; 13.800 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
; LEDG[*]     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 8.424  ; 8.424  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[4]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 8.189  ; 8.189  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[5]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 8.294  ; 8.294  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[6]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 8.424  ; 8.424  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[7]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 8.340  ; 8.340  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port   ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+
; AUD_BCLK    ; AUD_BCLK~reg0                      ; 2.861 ;       ; Rise       ; AUD_BCLK~reg0                      ;
; AUD_BCLK    ; AUD_BCLK~reg0                      ;       ; 2.861 ; Fall       ; AUD_BCLK~reg0                      ;
; AUD_DACDAT  ; AUD_BCLK~reg0                      ; 4.904 ; 4.904 ; Fall       ; AUD_BCLK~reg0                      ;
; LEDR[*]     ; AUD_BCLK~reg0                      ; 5.090 ; 5.090 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[0]    ; AUD_BCLK~reg0                      ; 5.604 ; 5.604 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[1]    ; AUD_BCLK~reg0                      ; 5.310 ; 5.310 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[2]    ; AUD_BCLK~reg0                      ; 5.883 ; 5.883 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[3]    ; AUD_BCLK~reg0                      ; 5.090 ; 5.090 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[4]    ; AUD_BCLK~reg0                      ; 5.231 ; 5.231 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[5]    ; AUD_BCLK~reg0                      ; 6.018 ; 6.018 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[6]    ; AUD_BCLK~reg0                      ; 5.251 ; 5.251 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[7]    ; AUD_BCLK~reg0                      ; 5.368 ; 5.368 ; Fall       ; AUD_BCLK~reg0                      ;
; AUD_ADCLRCK ; AUD_XCK~reg0                       ; 4.868 ; 4.868 ; Rise       ; AUD_XCK~reg0                       ;
; AUD_DACLRCK ; AUD_XCK~reg0                       ; 4.868 ; 4.868 ; Rise       ; AUD_XCK~reg0                       ;
; AUD_XCK     ; AUD_XCK~reg0                       ; 3.230 ;       ; Rise       ; AUD_XCK~reg0                       ;
; AUD_XCK     ; AUD_XCK~reg0                       ;       ; 3.230 ; Fall       ; AUD_XCK~reg0                       ;
; AUD_DACDAT  ; KEY[3]                             ; 5.256 ; 5.256 ; Fall       ; KEY[3]                             ;
; LEDG[*]     ; KEY[3]                             ; 5.014 ; 5.014 ; Fall       ; KEY[3]                             ;
;  LEDG[0]    ; KEY[3]                             ; 5.280 ; 5.280 ; Fall       ; KEY[3]                             ;
;  LEDG[1]    ; KEY[3]                             ; 5.471 ; 5.471 ; Fall       ; KEY[3]                             ;
;  LEDG[2]    ; KEY[3]                             ; 5.014 ; 5.014 ; Fall       ; KEY[3]                             ;
;  LEDG[3]    ; KEY[3]                             ; 5.014 ; 5.014 ; Fall       ; KEY[3]                             ;
; I2C_SCLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 5.406 ; 3.918 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
; I2C_SCLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 3.918 ; 5.340 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
; LEDG[*]     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 4.465 ; 4.465 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[4]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 4.465 ; 4.465 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[5]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 4.505 ; 4.505 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[6]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 4.566 ; 4.566 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[7]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 4.495 ; 4.495 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                     ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; AUD_BCLK~reg0                      ; AUD_BCLK~reg0                      ; 786      ; 2496     ; 36       ; 12       ;
; AUD_BCLK~reg0                      ; AUD_XCK~reg0                       ; 1        ; 1        ; 0        ; 0        ;
; AUD_XCK~reg0                       ; AUD_XCK~reg0                       ; 148      ; 0        ; 0        ; 0        ;
; AUD_XCK~reg0                       ; CLOCK_27                           ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_27                           ; CLOCK_27                           ; 1004     ; 0        ; 0        ; 0        ;
; i2c_codec_control:u1|mI2C_CTRL_CLK ; CLOCK_27                           ; 1        ; 1        ; 0        ; 0        ;
; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 8        ; 47       ; 10       ; 123      ;
; KEY[3]                             ; KEY[3]                             ; 0        ; 0        ; 0        ; 3        ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                      ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; AUD_BCLK~reg0                      ; AUD_BCLK~reg0                      ; 786      ; 2496     ; 36       ; 12       ;
; AUD_BCLK~reg0                      ; AUD_XCK~reg0                       ; 1        ; 1        ; 0        ; 0        ;
; AUD_XCK~reg0                       ; AUD_XCK~reg0                       ; 148      ; 0        ; 0        ; 0        ;
; AUD_XCK~reg0                       ; CLOCK_27                           ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_27                           ; CLOCK_27                           ; 1004     ; 0        ; 0        ; 0        ;
; i2c_codec_control:u1|mI2C_CTRL_CLK ; CLOCK_27                           ; 1        ; 1        ; 0        ; 0        ;
; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 8        ; 47       ; 10       ; 123      ;
; KEY[3]                             ; KEY[3]                             ; 0        ; 0        ; 0        ; 3        ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------+
; Recovery Transfers                                                     ;
+------------+---------------+----------+----------+----------+----------+
; From Clock ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------+----------+----------+----------+----------+
; CLOCK_27   ; AUD_BCLK~reg0 ; 12       ; 0        ; 15       ; 0        ;
; CLOCK_27   ; AUD_XCK~reg0  ; 14       ; 0        ; 0        ; 0        ;
; CLOCK_27   ; CLOCK_27      ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_27   ; KEY[3]        ; 0        ; 0        ; 2        ; 0        ;
+------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------+
; Removal Transfers                                                      ;
+------------+---------------+----------+----------+----------+----------+
; From Clock ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------+----------+----------+----------+----------+
; CLOCK_27   ; AUD_BCLK~reg0 ; 12       ; 0        ; 15       ; 0        ;
; CLOCK_27   ; AUD_XCK~reg0  ; 14       ; 0        ; 0        ; 0        ;
; CLOCK_27   ; CLOCK_27      ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_27   ; KEY[3]        ; 0        ; 0        ; 2        ; 0        ;
+------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 103   ; 103  ;
; Unconstrained Output Ports      ; 22    ; 22   ;
; Unconstrained Output Port Paths ; 40    ; 40   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Nov 23 12:11:11 2017
Info: Command: quartus_sta piano -c piano
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'piano.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i2c_codec_control:u1|mI2C_CTRL_CLK i2c_codec_control:u1|mI2C_CTRL_CLK
    Info (332105): create_clock -period 1.000 -name CLOCK_27 CLOCK_27
    Info (332105): create_clock -period 1.000 -name AUD_XCK~reg0 AUD_XCK~reg0
    Info (332105): create_clock -period 1.000 -name AUD_BCLK~reg0 AUD_BCLK~reg0
    Info (332105): create_clock -period 1.000 -name KEY[3] KEY[3]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.441
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.441       -60.901 AUD_BCLK~reg0 
    Info (332119):    -2.607       -85.083 CLOCK_27 
    Info (332119):    -2.216       -24.198 i2c_codec_control:u1|mI2C_CTRL_CLK 
    Info (332119):    -1.528       -14.967 AUD_XCK~reg0 
    Info (332119):     0.226         0.000 KEY[3] 
Info (332146): Worst-case hold slack is -3.050
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.050        -3.050 AUD_XCK~reg0 
    Info (332119):    -2.508        -5.015 CLOCK_27 
    Info (332119):     0.391         0.000 AUD_BCLK~reg0 
    Info (332119):     0.391         0.000 KEY[3] 
    Info (332119):     0.391         0.000 i2c_codec_control:u1|mI2C_CTRL_CLK 
Info (332146): Worst-case recovery slack is -0.965
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.965        -1.930 KEY[3] 
    Info (332119):    -0.654       -10.927 AUD_BCLK~reg0 
    Info (332119):    -0.269        -0.269 CLOCK_27 
    Info (332119):     0.068         0.000 AUD_XCK~reg0 
Info (332146): Worst-case removal slack is 0.688
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.688         0.000 AUD_XCK~reg0 
    Info (332119):     0.919         0.000 AUD_BCLK~reg0 
    Info (332119):     1.039         0.000 CLOCK_27 
    Info (332119):     1.735         0.000 KEY[3] 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -40.380 CLOCK_27 
    Info (332119):    -1.222        -3.222 KEY[3] 
    Info (332119):    -0.500       -27.000 AUD_BCLK~reg0 
    Info (332119):    -0.500       -19.000 i2c_codec_control:u1|mI2C_CTRL_CLK 
    Info (332119):    -0.500       -14.000 AUD_XCK~reg0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.753
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.753       -23.906 AUD_BCLK~reg0 
    Info (332119):    -0.710       -20.189 CLOCK_27 
    Info (332119):    -0.700        -4.317 i2c_codec_control:u1|mI2C_CTRL_CLK 
    Info (332119):    -0.178        -1.602 AUD_XCK~reg0 
    Info (332119):     0.628         0.000 KEY[3] 
Info (332146): Worst-case hold slack is -1.794
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.794        -1.794 AUD_XCK~reg0 
    Info (332119):    -1.555        -3.106 CLOCK_27 
    Info (332119):     0.215         0.000 AUD_BCLK~reg0 
    Info (332119):     0.215         0.000 KEY[3] 
    Info (332119):     0.215         0.000 i2c_codec_control:u1|mI2C_CTRL_CLK 
Info (332146): Worst-case recovery slack is -0.305
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.305        -0.610 KEY[3] 
    Info (332119):    -0.157        -2.029 AUD_BCLK~reg0 
    Info (332119):     0.296         0.000 CLOCK_27 
    Info (332119):     0.444         0.000 AUD_XCK~reg0 
Info (332146): Worst-case removal slack is 0.429
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.429         0.000 AUD_XCK~reg0 
    Info (332119):     0.535         0.000 AUD_BCLK~reg0 
    Info (332119):     0.584         0.000 CLOCK_27 
    Info (332119):     1.185         0.000 KEY[3] 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -40.380 CLOCK_27 
    Info (332119):    -1.222        -3.222 KEY[3] 
    Info (332119):    -0.500       -27.000 AUD_BCLK~reg0 
    Info (332119):    -0.500       -19.000 i2c_codec_control:u1|mI2C_CTRL_CLK 
    Info (332119):    -0.500       -14.000 AUD_XCK~reg0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 469 megabytes
    Info: Processing ended: Thu Nov 23 12:11:14 2017
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


