 1 
前言 
 半導體科技之發展隨著電子元件由電晶體演變至積體電路，在追求更小的體積使用率以及低耗電
量的趨勢下，逐漸開發出將許多特性迥異之電路濃縮在同一微小的晶片中，而製程技術之突發猛進，
更是促使積體電路不斷地改良，不僅可容納的功能更多，速度也更快，電路系統更是逐漸走向複雜化，
逐步落實了系統晶片的實現。積體電路設計之複雜度的快速增加，也衍生出測試混合類比及數位訊號
之積體電路的課題，當積體電路應用面的整合度或規格越高時，借由測試或量測設備以存取晶片內部
節點訊號之方式勢必會遭遇許多困難，固有的測試方法將面臨迫切革新的需求。 
 面對當今之測試需求，必須發展出精密、穩定、彈性、適於現行測試環境的測試激勵訊號產生器，
並使其盡可能實現於晶片中，使產生之測試激勵訊號於晶片內外傳遞時更為準確，進而提升測試結果
之精確度。此一作法在晶片量產的過程中，對減少整體測試成本也有顯著的效果，不僅是提升測試結
果之可信度，測試時間亦可有效縮短。鑑於今日多媒體及無線傳輸的蓬勃發展，大量資料之傳遞必須
利用類比數位轉換器作為真實世界與數位訊號間之介面，針對類比數位轉換器研究一精密而穩定之測
試激勵訊號產生器相當有助於系統晶片設計於整合及工程驗證階段的測試。因此，發展此測試激勵訊
號產生器確實為極具成本效益的研究課題。 
 
研究目的 
 運用電子科技以達成進步而人性化之便利生活乃是當前之趨勢，因而可攜性、即時影像互動與多
媒體影音服務儼然已是當前應用之主流。在此趨勢下，電路系統也必須隨之調整舊有的實現方式，根
據應用面之需求，使用不同於以往的設計方法以達成相關功能整合之需要，優良之終端設備往往必須
搭配以高效能的資料傳輸系統，以因應大量的資料傳輸需求，因此作為介面轉換的類比數位轉換器之
規格需求也越來越高，甚至已遠超過多數測試激勵訊號產生器可工作之範圍，使得此類解析度較高之
類比數位轉換器於測試上經常是降低解析度來進行驗證，導致所得之測試結果通常不夠實際。吾人藉
由本研究計畫，針對類比數位轉換器提出一新型測試激勵訊號產生方法之研究。本計畫建立一電流式
迴授架構，以補償製程中之雜散元件所造成之線性度誤差，並擬整合先前於寬頻線性電壓電流轉換器
之研究成果利用其線性化的轉化能力及電流式操作的精準性作為發展產生測試訊號的輔助資源，進而
發展易操作之產生方法。 
 
文獻探討 
 近年來，類比及混合訊號電路之測試問題已逐漸發展出創新之技術。然而，關於測試激勵訊號產
生的問題，仍尚待更多研究人員之投入。測試激勵訊號可分為二部分，動態參數利用弦波來進行測試，
一般而言，多數震盪器可產生相對精準之弦波，足堪動態參數測試使用。而靜態參數利用斜坡訊號或
三角波訊號進行測試，由於測試訊號之線性度會限制靜態參數之測試結果，因此產生足夠線性之三角
波測試激勵訊號乃是測試高線性度類比數位轉換器之首要課題。 
    先前研究報告曾提出低頻三角波訊號產生器之架構包含積分器、比較器、正反器、及電流源，電
流源輸出之定電流對電容充電，產生之輸出訊號與比較器上的參考電壓比較，訊號呈現升壓狀態時，
與正的參考電壓進行比較，反之，當訊號呈現降壓時，則與負的參考電壓比較，當比較之結果產生變
化時，切換電流源方向，反轉積分器之輸出方向。[1][2] [3][4][5]然而此類產生方法過於簡單，且
對雜訊干擾，及製程非理想性對線性度之影響，卻無適當之方法防範。所以此類訊號產生器之線性度
較低，通常是8位元以下，因此其能處理之電路規格較受限。某些斜坡訊號產生器不僅可產生標準斜坡，
尚可產生不同形式之斜坡。例如，有些作者提出彈性化之斜坡產生器，可產生包含線性化、指數化以
及多變化遞增之斜坡。其操作原理乃利用積分器搭配不同形式之開關電容，產生極富變化之斜坡訊號。
 3 
 (a) 高解析度類比數位轉換器之測試激勵訊號產生器結構及問題： 
  
 本文擬提出的方法之基本概念，為使用迴授架構，補償製程非理想性之雜散元件效應所致線性度之飄
移，雜散元件效應主要來自於實現訊號積分或濾波必要之電容元件，一般而言，製造過後的電容往往仍被
視為非常地精準，如同設計階段時的情況一般，所以通常在設計濾波器時，是以帶入純電容值以求得轉移
函數或計算極零點位置，然而經過製造程序後，實際之電容值與當初設計時的情況已大不相同，取而代之
的是伴隨著雜散元件效應之較為複雜的阻抗，這種情況直接影響了充放電的過程，產生之波形將不是線性
地爬升，而是隨著時間進行指數化波形的充電。探討先前的相關之製程技術文獻，可以得知許多研究人員
皆曾發表不同的看法，認為實際上，由於沒有完美的製程，其雜散效應也勢必存在，因此實際的電容值需
將雜散效應之模型納入考量。 
    如圖（一）(a) 所示，先前技術文獻曾提出電容雜散效應之等效模型，[24]此等效模型包含三支腳位，
除了期望的電容C 外，尚偏佈幾個雜散效應，包含 1pR ，其代表的是電容結構之上極板與其所連接之導線部
分的雜散電阻。而 2pR 指的是與下極板有關之導線，形成之總和雜散電阻。此外關於下極板與基體端之部分，
等效之雜散電容由 subpC _ 所代表，同時等效之雜散電阻由 subpR _ 來表示。事實上，這些雜散效應並非小至可
以忽略，尤其當電路需求之線性度越高時，更是如此。舉例來說，對一個電容而言，當期望之電容值為 p2
時，雜散電阻與雜散電容將會依序是 Ω= 3.91pR 、 Ω= 7.262pR 、 Ω=100_ subpR 、 fFC subp 152_ = 。[24]觀
其比例，吾人顯見雜散效應不應視而不見。 
    吾人首先將圖（一）(a)等效模型之等效阻抗以下列數學式表之： 
sdsd
nsnsn
sZ
1
2
2
01
2
2
+
++
=)(
 
其中 in 與 id 是分子分母的係數，並為圖（一）(a)中元件之函數。若與理想之期望電容C 之阻抗 sC/1 相
比，兩者有著顯著的不同。 根據上式，吾人可以進一步將電容的模型重製為圖（一）(b)之等效電路，其中，
包含一個期望電容值C 和四個雜散元件。因為固定電流源會對所有的電容進行充放電，所以與期望電容C 並
聯的雜散電容 mpC ，只會影響充電速率。同樣地，與期望電容串連的電阻 mpR 只會導致偏移電壓。換言之，
此兩個元件代表的雜散效應並不會影響充電的線性度。因此，就線性度的考量而言，吾人可以忽略此兩個雜
散元件，並且進一步簡化模型如圖（一）(c)。 
 
)(sZ
1pR 2pRC
subpC _
subpR _
Substract
i
 
(a) 
)(sZ
pR
pC C mpC
mpR
 
(b) 
 5 
換與運算後，吾人推得系統之轉移函數，並表示為： 
)(
)()(
sZGsK1
sZ
I
V
sT
mfin
out
+
==
 
其中 )(sZ 為濾波器，意即為含雜散效應之充放電電容。 
    此時為有效地抑制雜散元件對調整測試訊號頻率及系統零極點的影響，吾人必須適當地選擇耦合額外之
元件至原電容上，以主控調整系統零極點。吾人擬試著將一對包含 dC 與 dR 的串聯組合，以並聯的方式耦合
至圖（一）(c)之濾波器，此時的濾波器具有額外之耦合元件，其阻抗可表示為： 
sasasa
bsbsb
sZ
1
2
2
3
3
01
2
2
++
++
=)(
 
,其中 
pdpd2 RRCCb = ， ppdd1 RCRCb += ， 1b0 = ， 
pdpd3 RRCCCa = ， )( ddpdppdd2 RCRCCRCRCCa +++= ， pd1 CCCa ++=  
若考量如下條件成立時： 
pd CC >>  ， pd RR >>  
，部分係數將可做進一步的近似，得到如下之簡化： 
dd1 RCb ≅ ， 12 bb << ， 
d1 CCa +≅ ， dd2 RCCa ≅ ， 23 aa <<  
此時之阻抗可進一步簡化為： 
sCCsRCC
1sRC
sZ
d
2
dd
dd
)()( ++
+
=
 
 此時表示 dC  和 dR  已分別控制並取代了 pC 和 pR ，成為主要調整系統零極點之參數。因此，吾人初
步推得濾波器之結構除原充放電電容與其雜散元件外，尚須包含 dC 和 dR 兩支配性元件。 
 此時，將具有外部耦合元件之阻抗表示式代入系統之轉移函數，並重新整理成： 
)()()()( fm01fm122fm23
01
2
2
KGbasKGbasKGba
bsbsb
s
1
sT
+++++
++
×=  
若經適當設計元件，使其值符合 fmii KGba 1−<<  ，上述之轉移函數可再進一步簡化成： 
fm01
2
2fm
01
2
2
KG
1
s
1
bsbsbKG
bsbsb
s
1
sT ×=
++
++
×≅ )()(  
 7 
轉換器之頻寬。其中， 1C 和 2C 將輸出端之節點電壓訊號進行分壓動作，進而驅動 7M 和 8M 分別操作於飽和
區與線性區。此時，當調整 7M 和 8M 分別與 atM S 和 LinM 形成同尺寸電流鏡， 7M 和 8M 之電流分別會映射
在 atM S 和 LinM 上， 7M 和 8M 兩者之互補拋物線電流電壓特性關係式將因電路架構的情況，遂而對應在 atM S
和 LinM 兩者間。也因為使用負迴授架構，與原來的頻寬進行比較，系統的頻寬將因此增加，其頻寬可表示
為： 
BWG1BW 1mofb ×+= )( β  
其中 moG 為電壓電流轉換器之開迴路增益，BW 為未加 1C 、 2C 與 7M 、 8M 之迴授路徑前的頻寬，而
1β 為迴授因子，其值正比於 )/()( 21871 CCggC mm ++ 。 
利用電壓電流轉換器之優點，吾人可將其應用來輔助設計測試激勵訊號產生器，使其得以操作在電流
形式而非實現在電壓形式，避免因採用電壓式操作，發生對雜訊與製程變動較為敏感之問題。除此之外，
對設計測試訊號產生器而言，使用的電壓電流轉換器之頻寬也是另一個非常重要之參數，當電壓電流轉換
器的頻寬夠大時，才能夠設計輸出頻率較大的測試訊號產生器。 
Linear region
Saturation region
 
圖（三） 操作在線性與飽和區之電晶體的類似互補之拋物線電流電壓關係 
 
MLin
M1 M2
M3 M4
+
I out
Vx
MSat
M5 M6
Vin
C1
C2
M7 M8
+
 
圖（四） 電壓電流轉換器架構 
(c) 建置穩健測試激勵訊號產生器之硬體實現考量： 
實現方法主要可分為兩個部分。分別是迴授補償架構與輔助用之電壓電流轉換器設計。根據發展之產
生方法進行分析，所需之硬體架構配置則整理如圖（五）所示。針對電流源部分，由於一般電流源易受製
程因素影響之缺點，可採用串疊組態的電流鏡，其特性為具有很大的輸出阻抗，可避免因輸出端的電壓變
 9 
9. F. Azdis, S. Bernard, Y. Bertrand, X. Michel, M. Renovell, ” A Low-Cost Adaptive Ramp Generator for 
Analog BIST Applications,” 19th IEEE Pro. on VLSI Test Symposium, pp 266-271, 2001. 
10. Bernard, S. Azais, F. Bertrand, Y. Renovell, M.,” Analog BIST Generator for ADC Testing,” Proc. 2001 
IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems, pp. 338-346, 2001.  
11. F. Azaı¨s, S. Bernard, Y. Bertrand, M. Renovell,” Analog Built-In Saw-Tooth Generator for ADC 
histogram test,” Microelectronics Journal, Vol. 33, Issue 10, pp. 781-789, Oct. 2002. 
12. Bernard, S., Azais, F., Bertrand, Y., Renovell, M.,” A High Accuracy Triangle-Wave Signal Generator for 
on-Chip ADC Testing, ” Proc. The Seventh IEEE European Test Workshop, pp. 89-94, 2002. 
13. S. Bernard, F. Azaı¨s, Y. Bertrand, M. Renovell,” On-Chip Generation of Ramp and Triangle-Wave 
Stimuli for ADC BIST,” JETTA, Vol. 19, Issue 4, pp. 469-479, Aug. 2003.  
14. B. Provost, E. Sanchez-Sinencio, “ Auto-Calibrating Analog Timer for On-Chip Testing,” Proc. IEEE 
Int’l Test Conf., pp. 541-548, 1999. 
15. Provost, B. Sanchez-Sinencio, E., ” On-Chip Ramp Generators for Mixed-Signal BIST and ADC 
Self-Test,” IEEE Journal of Solid-State Circuits, Vol. 38,  Issue 2, pp 263- 273, Feb. 2003. 
16. H. Rytky, H. Rapakko and J. Kostamovaara, “ Wide Bandwidth Transconductor with Current Mode 
Feedback,” International Symposium on Integrated Circuits, pp. 275-278, Sept. 2007 
17. Bahram Fotouhi, “All-MOS Voltage-to-Current Converter,” IEEE J. Solid-State Circuits, vol. 36, no. 1, 
pp. 147-151, Jan. 2001. 
18. Yun-Che Wen and Kuen-Jong Lee, “ A Current-Mode BIST Structure of DACs,” Journal of the 
International Measurement Confederation, vol. 31, no. 3, pp. 147-163, Apr. 2002. 
19. Ayman A. Fayed and Mohammed Ismail, “ A Low-Voltage, Highly Linear Voltage-Controlled 
Transconductor,” IEEE Trans. on Circuits and Systems-II, vol. 52, no. 12, pp. 831-835, Dec. 2005. 
20. Roger Yubtzuan Chen, Seng-Fong Lin, and Ming-Shian Wu, “ A Linear CMOS Voltage-to-Current 
Converter,” Circuits, Systems, and Signal Processing, Vol. 25, no. 4, pp. 497-509, 2006. 
21. J.L. Huang, C.K. Ong, K.T. Cheng, ” A BIST Scheme for On-Chip ADC and DAC Testing, ” Proc. IEEE 
Design Automation & Test in Europe, pp. 216-220, 2000. 
22. Tien-Yu Lo and Chung-Chih Hung, “ 1-V Linear CMOS Transconductor with -65dB THD in Nano-Scale 
CMOS Technology,” IEEE International Symposium on Circuits and Systems, pp. 3792-3795, May 2007. 
23. Chun Wei Lin, You Cheng Huang, Sheng Feng Lin, “ A Study on Mobility Degradation Effect for High 
PSRR Linear Voltage-to-Current Converter Design,” Proc. the Workshop on Synth. and Syst. Integration 
of Mixed Inform. Tech., pp. 416-421, 2009. 
24. B. Sc. Iva Geogrgieva, Marinova, M. Sc. Diana Ivanova Pukneva, ” The Influence of Geometry and 
Temperature on The Parameters of Integrated Capacitors,” Proc. Electronics, pp. 22-24, 2004. 
決方法。但由於場次時間的重疊，只挑選相關領域並參與其中兩場的議程。 
 在四大領域主題當中，每一領域共挑選出 15至 35 篇論文，每一篇論文提供了二十分
鐘的發表時間。而吾人所投稿之論文被歸類為應用電子領域，在約二十分鐘的發表過程當
中，並與印度籍學者與韓國籍學者簡短討論，彼此分享了在不一樣的環境下，所面臨的考
驗與未來發展問題，乃是此行最大收穫之一。 
 而在每個不同主題的會議期間當中皆有三十分鐘的休息時間，此外，這次大會議亦將
海報時間融入三十分鐘的休息時間，除了可以提供與會者適當的休息，並可提供一論文海
報展示專區，以促進各國學者之間的學術交流，如此精心安排下的議程，讓整個會議行程
充滿著熱情的交誼與討論聲。 
 
二、與會心得 
 
    國際通訊與電子研討會(ICCE)，本次於越南芽莊舉辦。該會議為每兩年舉辦一次，主
要主題多專注於通訊、網路與電子設計應用議題上。在三天的議程當中，電子設計應用議
題是吾人的所屬領域，在十五篇相關論文的發表分享當中，吾人可觀摩各國家研究學者們
的研究方法與解決方式，並可以與其交誼、討論相關研究議題以及經驗的分享。 
    而參加本次研討會的重點乃是吾人將於此研討會中的 Applied Electronics and 
Applications 主題中發表論文研究成果，吾人所發表的題目為：使用於脈波寬度調變之低
輸入阻抗電流比較器。吾人須於二十分鐘內以英文發表成果，並接受其他學者的提問。雖
然，並不是所有的提問者都是屬於相同領域，但是他們的提問卻可以使吾人了解到不同角
度的研究方法，所產生的成果效益，提供了吾人更多的思考空間以解決研究過程中之難題，
此乃是此次會議當中最直接的收穫。 
 因此，吾人非常珍惜本次參與研討會的寶貴經驗，除了吸取更多的新知識與技術之外，
不論是吾人或是其他發表者被提問時，在問與答之間，可以了解到各國的專家學者對於研
究所重視的成果是什麼、如何呈現、以及必須注意的相關條件。吾人可以深深的了解到，
Low Input Impedance Current Comparator 
Using in Pulse-Width Modulation 
 
Chun Wei Lin and Sheng Feng Lin 
Department of Electronic Engineering, 
National Yunlin University of Science & Technology 
Douliou, Yunlin 64002, Taiwan 
linwei@yuntech.edu.tw 
 
Abstract - This work presents a design of continuous-time current 
comparator with ultra low input impedance, which especially 
benefits on enhancing the accuracy of pulse-width-modulation 
(PWM). The proposed design reduces the input impedance by 
utilizing common-gate structure as input stage. The further use of 
a common-source feedback structure also enables extremely 
reduction of the input impedance. In addition, the proposed 
design can be applied to perform precise comparison between 
two terminals with varied currents since the input impedances 
are well designed to be balanced. The experiment results 
demonstrate competitive performance. With input current of 
25MHz square wave, the input impedance and propagation delay 
of comparator are merely 66.9Ω and 2.06ns respectively while the 
average power consumption is about 1.16mW under the 
implementation of TSMC 0.35µm CMOS process with 3V power 
supply. 
 
Keywords: current comparator, pulse-width modulation (PWM), 
input impedance, propagation delay. 
 
 
I. INTRODUCTION 
 
Pulse-width modulation is a widely used technique of 
communication system, power management integrated circuit 
and signal processing units. The voltage-mode comparator is 
the most critical component of pulse-width modulator which 
dominates the accuracy of modulation process. However, 
voltage-mode comparator encounters several great difficulties 
including operational frequency, power consumption and input 
offset voltage. The current-mode comparator therefore has 
been attracted considerable attention as it is more easily to 
achieve design requirements than voltage-mode circuits. With 
respect to application of pulse-width modulation, input 
impedance of current comparator is the most important 
specification than operational frequency, power consumption 
and other specifications. The lower input impedance enhances 
the transformation efficiency of the signal and increases the 
accuracy of modulation process as well. 
Over past years, several design approaches had been 
reported to reduce input impedance [1-4]. As shown in Fig.1, a 
typical low input impedance current comparator [1] with 
common-drain input stage and positive feedback loop of 
CMOS inverter allows low input impedance. The circuit, 
however, has a dead-band region in which the input 
impedance is very large while lower input current and thus 
increasing the response time. 
 
 
 
 
 
 
 
 
 
Fig. 1.  Typical current comparator proposed by [1]. 
 
To improve the dead-band problem, four biasing circuits 
are inserted into input stage of Fig. 1 to form a class-AB stage 
[2]. Another approach [3] cascades a pair of diode-connected 
NMOS and PMOS transistors in the output stage. With lager 
dimension, this pair of diode-connected transistors prevents 
input stage from entering deep sub-threshold state and avoids 
creating dead-band. Although the dead-band problem was 
overcome by these methods, the complexity of circuit is 
obviously increased and they are unsuitable for low supply 
voltage. In order to shorten the response time increased by 
dead-band problem, an improved approach had been proposed 
as shown in Fig. 2 [4]. In Fig. 2, to shorten the response time, 
two CMOS inverters (A2 and A3) are inserted in the feedback 
loop with a shunt loop consists of a resistor and a capacitor 
which compensates frequency response. Although the 
response time and input impedance are improved, the added 
inI
outV
2M
1M 3M
4M
  
 
 
 
 
 
 
 
 
 
 
Fig. 4.  The proposed double-input current comparator. 
 
As mentioned above, the current comparator is 
applied to distinguish signals between two terminals 
with varied current in many applications. For instance, 
in a multimedia system, we use comparator as a 
pulse-width modulator to modulate audio signal by a 
reference carrier signal. In this situation, the most 
significant consideration is the equilibrium of 
impedance between two input terminals. If the input 
impedances are unbalanced, the validity of comparison 
would be mistrustful when the difference between two 
input signals is small. To properly perform direct 
comparison for two input signals, we modified our 
design as shown in Fig. 4. We add another parallel 
common-gate stage, 
 11M  to  13M , as a current 
buffer for the second input signal. Then, the 
common-source negative feedback loop consists of 5C , 
6C  and 14M  is similarly inserted to the common-gate 
input stage followed by a differential to single-end 
amplifier, a1M  to a8M . The impedance of second 
input terminal can be analogously expressed as: 
 
')
'
(
1
12
14
121213 KgN
g
ggg
R
ds
m
mbmm
in
−+++
≅             
(4) 
)(
)(
'
1112
121212
dsds
dsmbm
gg
ggg
K
+
++
=                           
(5) 
65
5
'
CC
C
N
+
=                                      
(6) 
 
This equivalent input stages and feedback structures 
ideally provide balance and low input impedances. 
However, if we take process variation into 
consideration, the input impedances are not absolutely 
equivalent because the bias current from 6M  is not 
entirely equal to that in 11M . We therefore have to put 
them in the same well during physical level implement 
to reduce the mismatch between these two input stages. 
 
III. EXPERIMENT RESULTS 
 
In this section, we demonstrate the 
practicability of proposed design through 
implementing both circuits of Fig. 3 and Fig. 4 by 
TSMC 0.35 mµ  CMOS process. The layout of 
implemented chip of Fig. 3 is shown in Fig. 5 which 
its core size is mm µµ 6072 × . The top layer of chip 
was pre-opened several observation windows, so that 
we can use probe station to probe internal nodes 
directly. The experiment results are also reported in 
Fig. 6 to Fig. 8 which show the delay time, average 
power and input impedance compared to that of prior 
work [5]. In Fig. 6, the delay time of our design with 
respect to various amplitudes of input current shows 
the competitiveness of proposed current comparator. 
With 25MHz and Aµ1.0±  square input current signal, 
the propagation delay of the proposed current 
comparator is found to be 2.06ns. Moreover, in Fig. 7, 
we can see that the average power is just slightly 
higher than prior work because we count the power 
consumption of bias circuits in total power 
consumption. Fig. 8 shows that the input impedance 
of our design is almost constant during a various 
range of input current. The input impedance of 
proposed design is merely Ω9.66  which is much 
less than other works.  
 
 
 
 
 
 
 
 
 
Fig. 5.  Chip implement of proposed design in 
Fig.3. 
 
In order to verify whether the proposed design 
1inI
BV
outV7M
10M
5M
6M2M 3M
rM
1M
4M
9M
8M
1aM 2aM
4aM
5aM
3C
2C
1C
4C
3aM
6aM 1bM
3bM
2bM
4bM
2inI
11M
12M
13M
14M
5C
6C
7aM 8aM
[2] A.T.K. Tang and C. Toumazou, “High 
performance CMOS current comparator,” 
Electronics Letters, Vol.30, No.1, pp.5-6, 1994. 
[3] L. Ravezzi, D. Stoppa and G.-F Dalla Betta, 
“Simple High-speed CMOS current comparator,” 
Electronics Letters, Vol.33, No.22, pp.1829-1830, 
1997. 
[4] X. Tang and K.-P. Pun, “High-performance 
CMOS current comparator,” Electronics Letters, 
Vol.45, No.20, pp.1007-1009, 2009. 
[5] Surachet Khucharoensin and Varakorn 
Kasemsuwan, “High-speed low input impedance 
CMOS current comparator,” Proc. IEEE Int’l 
Symp. on Circuits and Systems, pp.I-141-I-144, 
2003. 
[6] Surachet Khucharoensin and Varakorn 
Kasemsuwan, “Robust high-speed low input 
impedance CMOS current comparator,” Proc. 
IEEE Int’l Midwest Symposium on Circuits and 
Systems, pp.I-93-96, 2004. 
 
99 年度專題研究計畫研究成果彙整表 
計畫主持人：林俊偉 計畫編號：99-2221-E-224-077- 
計畫名稱：應用於類比數位轉換器測試之穩健測試訊號產生器-基於雜散元件效應之電流式迴授補償
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 1 1 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 2 2 100%  
博士生 1 1 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 3 3 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 1 1 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
 
