TimeQuest Timing Analyzer report for ADC
Sat Apr  5 16:39:08 2014
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'UART:send_data|tx_clk_tick'
 12. Setup: 'CLK'
 13. Hold: 'UART:send_data|tx_clk_tick'
 14. Hold: 'CLK'
 15. Recovery: 'UART:send_data|tx_clk_tick'
 16. Removal: 'UART:send_data|tx_clk_tick'
 17. Minimum Pulse Width: 'CLK'
 18. Minimum Pulse Width: 'UART:send_data|tx_clk_tick'
 19. Minimum Pulse Width: 'UART:send_data|TRANSMIT:transmitter|step[0]'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Propagation Delay
 25. Minimum Propagation Delay
 26. Setup Transfers
 27. Hold Transfers
 28. Recovery Transfers
 29. Removal Transfers
 30. Report TCCS
 31. Report RSKM
 32. Unconstrained Paths
 33. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; ADC                                                ;
; Device Family      ; MAX V                                              ;
; Device Name        ; 5M1270ZT144A5                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Slow Model                                         ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                   ;
+---------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------+
; Clock Name                                  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                         ;
+---------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------+
; CLK                                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                                         ;
; UART:send_data|TRANSMIT:transmitter|step[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UART:send_data|TRANSMIT:transmitter|step[0] } ;
; UART:send_data|tx_clk_tick                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UART:send_data|tx_clk_tick }                  ;
+---------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------+


+------------------------------------------------------------------+
; Fmax Summary                                                     ;
+------------+-----------------+----------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note ;
+------------+-----------------+----------------------------+------+
; 142.65 MHz ; 142.65 MHz      ; CLK                        ;      ;
; 194.55 MHz ; 194.55 MHz      ; UART:send_data|tx_clk_tick ;      ;
+------------+-----------------+----------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Setup Summary                                       ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; UART:send_data|tx_clk_tick ; -6.964 ; -17.949       ;
; CLK                        ; -6.010 ; -72.653       ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Hold Summary                                        ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; UART:send_data|tx_clk_tick ; -3.262 ; -11.044       ;
; CLK                        ; 1.692  ; 0.000         ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Recovery Summary                                    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; UART:send_data|tx_clk_tick ; -8.563 ; -51.378       ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Removal Summary                                    ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; UART:send_data|tx_clk_tick ; 3.523 ; 0.000         ;
+----------------------------+-------+---------------+


+----------------------------------------------------------------------+
; Minimum Pulse Width Summary                                          ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; CLK                                         ; -2.289 ; -2.289        ;
; UART:send_data|tx_clk_tick                  ; 0.230  ; 0.000         ;
; UART:send_data|TRANSMIT:transmitter|step[0] ; 0.500  ; 0.000         ;
+---------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'UART:send_data|tx_clk_tick'                                                                                                                                                                                     ;
+--------+----------------------------------------------+---------------------------------------------+---------------------------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                     ; Launch Clock                                ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+---------------------------------------------+---------------------------------------------+----------------------------+--------------+------------+------------+
; -6.964 ; UART:send_data|TRANSMIT:transmitter|latch[6] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.500        ; -3.222     ; 3.904      ;
; -6.867 ; UART:send_data|TRANSMIT:transmitter|latch[5] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.500        ; -3.381     ; 3.648      ;
; -6.703 ; UART:send_data|TRANSMIT:transmitter|latch[4] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.500        ; -3.044     ; 3.821      ;
; -6.675 ; UART:send_data|TRANSMIT:transmitter|latch[3] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.500        ; -3.043     ; 3.794      ;
; -6.483 ; UART:send_data|TRANSMIT:transmitter|latch[0] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.500        ; -3.040     ; 3.605      ;
; -6.355 ; UART:send_data|TRANSMIT:transmitter|latch[1] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.500        ; -3.032     ; 3.485      ;
; -6.308 ; UART:send_data|TRANSMIT:transmitter|latch[7] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.500        ; -3.045     ; 3.425      ;
; -6.149 ; UART:send_data|TRANSMIT:transmitter|latch[2] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.500        ; -3.034     ; 3.277      ;
; -4.140 ; UART:send_data|TRANSMIT:transmitter|step[2]  ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 4.802      ;
; -4.020 ; UART:send_data|TRANSMIT:transmitter|step[1]  ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 4.682      ;
; -3.738 ; UART:send_data|TRANSMIT:transmitter|step[3]  ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 4.400      ;
; -3.017 ; UART:send_data|TRANSMIT:transmitter|step[1]  ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 3.679      ;
; -2.865 ; UART:send_data|TRANSMIT:transmitter|step[2]  ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 3.527      ;
; -2.735 ; UART:send_data|TRANSMIT:transmitter|step[3]  ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 3.397      ;
; -2.134 ; UART:send_data|TRANSMIT:transmitter|step[2]  ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 2.796      ;
; -2.030 ; UART:send_data|TRANSMIT:transmitter|step[2]  ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 2.692      ;
; -1.991 ; UART:send_data|TRANSMIT:transmitter|step[1]  ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 2.653      ;
; -1.990 ; UART:send_data|TRANSMIT:transmitter|step[1]  ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 2.652      ;
; -1.884 ; UART:send_data|TRANSMIT:transmitter|ready    ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 2.546      ;
; -1.817 ; UART:send_data|TRANSMIT:transmitter|step[1]  ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 2.479      ;
; -1.814 ; UART:send_data|TRANSMIT:transmitter|step[1]  ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 2.476      ;
; -1.721 ; UART:send_data|TRANSMIT:transmitter|step[3]  ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 2.383      ;
; -1.666 ; UART:send_data|TRANSMIT:transmitter|step[3]  ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 2.328      ;
; -1.658 ; UART:send_data|TRANSMIT:transmitter|step[2]  ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 2.320      ;
; 0.197  ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.500        ; 4.614      ; 4.960      ;
; 0.697  ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 1.000        ; 4.614      ; 4.960      ;
; 1.076  ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.500        ; 4.614      ; 4.081      ;
; 1.077  ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.500        ; 4.614      ; 4.080      ;
; 1.576  ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 1.000        ; 4.614      ; 4.081      ;
; 1.577  ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 1.000        ; 4.614      ; 4.080      ;
; 1.961  ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.500        ; 4.614      ; 3.196      ;
; 2.134  ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.500        ; 4.614      ; 3.023      ;
; 2.461  ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 1.000        ; 4.614      ; 3.196      ;
; 2.634  ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 1.000        ; 4.614      ; 3.023      ;
; 3.200  ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.500        ; 4.614      ; 1.957      ;
; 3.700  ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 1.000        ; 4.614      ; 1.957      ;
+--------+----------------------------------------------+---------------------------------------------+---------------------------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'CLK'                                                                                                                                     ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -6.010 ; UART:send_data|tx_clk_count[0]  ; UART:send_data|tx_clk_count[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.672      ;
; -5.997 ; UART:send_data|tx_clk_count[2]  ; UART:send_data|tx_clk_count[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.659      ;
; -5.890 ; UART:send_data|tx_clk_count[3]  ; UART:send_data|tx_clk_count[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.552      ;
; -5.765 ; UART:send_data|tx_clk_count[1]  ; UART:send_data|tx_clk_count[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.427      ;
; -5.751 ; UART:send_data|tx_clk_count[4]  ; UART:send_data|tx_clk_count[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.413      ;
; -5.723 ; UART:send_data|tx_clk_count[5]  ; UART:send_data|tx_clk_count[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.385      ;
; -5.680 ; UART:send_data|tx_clk_count[0]  ; UART:send_data|tx_clk_count[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.342      ;
; -5.667 ; UART:send_data|tx_clk_count[2]  ; UART:send_data|tx_clk_count[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.329      ;
; -5.660 ; UART:send_data|tx_clk_count[0]  ; UART:send_data|tx_clk_count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.322      ;
; -5.647 ; UART:send_data|tx_clk_count[2]  ; UART:send_data|tx_clk_count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.309      ;
; -5.574 ; UART:send_data|tx_clk_count[11] ; UART:send_data|tx_clk_count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.236      ;
; -5.572 ; UART:send_data|tx_clk_count[11] ; UART:send_data|tx_clk_count[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.234      ;
; -5.560 ; UART:send_data|tx_clk_count[3]  ; UART:send_data|tx_clk_count[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.222      ;
; -5.540 ; UART:send_data|tx_clk_count[3]  ; UART:send_data|tx_clk_count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.202      ;
; -5.452 ; UART:send_data|tx_clk_count[11] ; UART:send_data|tx_clk_count[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.114      ;
; -5.450 ; UART:send_data|tx_clk_count[10] ; UART:send_data|tx_clk_count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.112      ;
; -5.447 ; UART:send_data|tx_clk_count[11] ; UART:send_data|tx_clk_count[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.109      ;
; -5.445 ; UART:send_data|tx_clk_count[11] ; UART:send_data|tx_clk_count[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.107      ;
; -5.435 ; UART:send_data|tx_clk_count[1]  ; UART:send_data|tx_clk_count[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.097      ;
; -5.421 ; UART:send_data|tx_clk_count[4]  ; UART:send_data|tx_clk_count[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.083      ;
; -5.415 ; UART:send_data|tx_clk_count[1]  ; UART:send_data|tx_clk_count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.077      ;
; -5.401 ; UART:send_data|tx_clk_count[4]  ; UART:send_data|tx_clk_count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.063      ;
; -5.393 ; UART:send_data|tx_clk_count[5]  ; UART:send_data|tx_clk_count[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.055      ;
; -5.384 ; UART:send_data|tx_clk_count[6]  ; UART:send_data|tx_clk_count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.046      ;
; -5.373 ; UART:send_data|tx_clk_count[5]  ; UART:send_data|tx_clk_count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.035      ;
; -5.293 ; UART:send_data|tx_clk_count[6]  ; UART:send_data|tx_clk_count[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.955      ;
; -5.233 ; UART:send_data|tx_clk_count[9]  ; UART:send_data|tx_clk_count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.895      ;
; -5.142 ; UART:send_data|tx_clk_count[9]  ; UART:send_data|tx_clk_count[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.804      ;
; -5.138 ; UART:send_data|tx_clk_count[0]  ; UART:send_data|tx_clk_count[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.800      ;
; -5.125 ; UART:send_data|tx_clk_count[2]  ; UART:send_data|tx_clk_count[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.787      ;
; -5.039 ; UART:send_data|tx_clk_count[6]  ; UART:send_data|tx_clk_count[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.701      ;
; -5.018 ; UART:send_data|tx_clk_count[3]  ; UART:send_data|tx_clk_count[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.680      ;
; -5.010 ; UART:send_data|tx_clk_count[12] ; UART:send_data|tx_clk_count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.672      ;
; -5.008 ; UART:send_data|tx_clk_count[12] ; UART:send_data|tx_clk_count[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.670      ;
; -5.006 ; UART:send_data|tx_clk_count[0]  ; UART:send_data|tx_clk_count[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.668      ;
; -5.006 ; UART:send_data|tx_clk_count[0]  ; UART:send_data|tx_clk_count[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.668      ;
; -4.993 ; UART:send_data|tx_clk_count[2]  ; UART:send_data|tx_clk_count[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.655      ;
; -4.993 ; UART:send_data|tx_clk_count[2]  ; UART:send_data|tx_clk_count[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.655      ;
; -4.978 ; UART:send_data|tx_clk_count[8]  ; UART:send_data|tx_clk_count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.640      ;
; -4.914 ; UART:send_data|tx_clk_count[6]  ; UART:send_data|tx_clk_count[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.576      ;
; -4.912 ; UART:send_data|tx_clk_count[6]  ; UART:send_data|tx_clk_count[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.574      ;
; -4.906 ; UART:send_data|tx_clk_count[7]  ; UART:send_data|tx_clk_count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.568      ;
; -4.894 ; UART:send_data|tx_clk_count[4]  ; UART:send_data|tx_clk_count[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.556      ;
; -4.893 ; UART:send_data|tx_clk_count[1]  ; UART:send_data|tx_clk_count[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.555      ;
; -4.892 ; UART:send_data|tx_clk_count[4]  ; UART:send_data|tx_clk_count[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.554      ;
; -4.888 ; UART:send_data|tx_clk_count[12] ; UART:send_data|tx_clk_count[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.550      ;
; -4.887 ; UART:send_data|tx_clk_count[8]  ; UART:send_data|tx_clk_count[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.549      ;
; -4.886 ; UART:send_data|tx_clk_count[3]  ; UART:send_data|tx_clk_count[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.548      ;
; -4.886 ; UART:send_data|tx_clk_count[3]  ; UART:send_data|tx_clk_count[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.548      ;
; -4.883 ; UART:send_data|tx_clk_count[12] ; UART:send_data|tx_clk_count[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.545      ;
; -4.881 ; UART:send_data|tx_clk_count[12] ; UART:send_data|tx_clk_count[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.543      ;
; -4.879 ; UART:send_data|tx_clk_count[4]  ; UART:send_data|tx_clk_count[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.541      ;
; -4.865 ; UART:send_data|tx_clk_count[7]  ; UART:send_data|tx_clk_count[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.527      ;
; -4.851 ; UART:send_data|tx_clk_count[5]  ; UART:send_data|tx_clk_count[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.513      ;
; -4.815 ; UART:send_data|tx_clk_count[7]  ; UART:send_data|tx_clk_count[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.477      ;
; -4.809 ; UART:send_data|tx_clk_count[0]  ; UART:send_data|tx_clk_count[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.471      ;
; -4.778 ; UART:send_data|tx_clk_count[0]  ; UART:send_data|tx_clk_count[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.440      ;
; -4.761 ; UART:send_data|tx_clk_count[1]  ; UART:send_data|tx_clk_count[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.423      ;
; -4.761 ; UART:send_data|tx_clk_count[1]  ; UART:send_data|tx_clk_count[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.423      ;
; -4.753 ; UART:send_data|tx_clk_count[10] ; UART:send_data|tx_clk_count[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.415      ;
; -4.747 ; UART:send_data|tx_clk_count[4]  ; UART:send_data|tx_clk_count[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.409      ;
; -4.747 ; UART:send_data|tx_clk_count[4]  ; UART:send_data|tx_clk_count[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.409      ;
; -4.740 ; UART:send_data|tx_clk_count[7]  ; UART:send_data|tx_clk_count[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.402      ;
; -4.738 ; UART:send_data|tx_clk_count[7]  ; UART:send_data|tx_clk_count[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.400      ;
; -4.719 ; UART:send_data|tx_clk_count[5]  ; UART:send_data|tx_clk_count[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.381      ;
; -4.719 ; UART:send_data|tx_clk_count[5]  ; UART:send_data|tx_clk_count[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.381      ;
; -4.712 ; UART:send_data|tx_clk_count[5]  ; UART:send_data|tx_clk_count[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.374      ;
; -4.710 ; UART:send_data|tx_clk_count[5]  ; UART:send_data|tx_clk_count[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.372      ;
; -4.700 ; UART:send_data|tx_clk_count[0]  ; UART:send_data|tx_clk_count[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.362      ;
; -4.687 ; UART:send_data|tx_clk_count[2]  ; UART:send_data|tx_clk_count[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.349      ;
; -4.633 ; UART:send_data|tx_clk_count[10] ; UART:send_data|tx_clk_count[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.295      ;
; -4.628 ; UART:send_data|tx_clk_count[10] ; UART:send_data|tx_clk_count[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.290      ;
; -4.626 ; UART:send_data|tx_clk_count[10] ; UART:send_data|tx_clk_count[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.288      ;
; -4.580 ; UART:send_data|tx_clk_count[3]  ; UART:send_data|tx_clk_count[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.242      ;
; -4.537 ; UART:send_data|tx_clk_count[0]  ; UART:send_data|tx_clk_count[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.199      ;
; -4.503 ; UART:send_data|tx_clk_count[0]  ; UART:send_data|tx_clk_count[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.165      ;
; -4.490 ; UART:send_data|tx_clk_count[10] ; UART:send_data|tx_clk_count[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.152      ;
; -4.455 ; UART:send_data|tx_clk_count[1]  ; UART:send_data|tx_clk_count[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.117      ;
; -4.441 ; UART:send_data|tx_clk_count[4]  ; UART:send_data|tx_clk_count[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.103      ;
; -4.427 ; UART:send_data|tx_clk_count[2]  ; UART:send_data|tx_clk_count[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.089      ;
; -4.424 ; UART:send_data|tx_clk_count[6]  ; UART:send_data|tx_clk_count[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.086      ;
; -4.413 ; UART:send_data|tx_clk_count[5]  ; UART:send_data|tx_clk_count[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.075      ;
; -4.340 ; UART:send_data|tx_clk_count[8]  ; UART:send_data|tx_clk_count[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.002      ;
; -4.333 ; UART:send_data|tx_clk_count[2]  ; UART:send_data|tx_clk_count[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.995      ;
; -4.320 ; UART:send_data|tx_clk_count[3]  ; UART:send_data|tx_clk_count[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.982      ;
; -4.296 ; UART:send_data|tx_clk_count[6]  ; UART:send_data|tx_clk_count[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.958      ;
; -4.277 ; UART:send_data|tx_clk_count[2]  ; UART:send_data|tx_clk_count[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.939      ;
; -4.273 ; UART:send_data|tx_clk_count[9]  ; UART:send_data|tx_clk_count[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.935      ;
; -4.215 ; UART:send_data|tx_clk_count[8]  ; UART:send_data|tx_clk_count[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.877      ;
; -4.213 ; UART:send_data|tx_clk_count[8]  ; UART:send_data|tx_clk_count[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.875      ;
; -4.195 ; UART:send_data|tx_clk_count[1]  ; UART:send_data|tx_clk_count[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.857      ;
; -4.170 ; UART:send_data|tx_clk_count[3]  ; UART:send_data|tx_clk_count[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.832      ;
; -4.147 ; UART:send_data|tx_clk_count[11] ; UART:send_data|tx_clk_tick      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.809      ;
; -4.103 ; UART:send_data|tx_clk_count[0]  ; UART:send_data|tx_clk_count[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.765      ;
; -4.101 ; UART:send_data|tx_clk_count[1]  ; UART:send_data|tx_clk_count[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.763      ;
; -4.045 ; UART:send_data|tx_clk_count[1]  ; UART:send_data|tx_clk_count[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.707      ;
; -4.039 ; UART:send_data|tx_clk_count[6]  ; UART:send_data|tx_clk_count[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.701      ;
; -4.031 ; UART:send_data|tx_clk_count[4]  ; UART:send_data|tx_clk_count[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.693      ;
; -4.018 ; UART:send_data|tx_clk_count[8]  ; UART:send_data|tx_clk_count[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.680      ;
; -3.946 ; UART:send_data|tx_clk_count[7]  ; UART:send_data|tx_clk_count[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.608      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'UART:send_data|tx_clk_tick'                                                                                                                                                                                      ;
+--------+----------------------------------------------+---------------------------------------------+---------------------------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                     ; Launch Clock                                ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+---------------------------------------------+---------------------------------------------+----------------------------+--------------+------------+------------+
; -3.262 ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.000        ; 4.614      ; 1.957      ;
; -2.762 ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; -0.500       ; 4.614      ; 1.957      ;
; -2.196 ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.000        ; 4.614      ; 3.023      ;
; -2.023 ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.000        ; 4.614      ; 3.196      ;
; -1.696 ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; -0.500       ; 4.614      ; 3.023      ;
; -1.523 ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; -0.500       ; 4.614      ; 3.196      ;
; -1.286 ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.000        ; 4.614      ; 3.933      ;
; -1.139 ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.000        ; 4.614      ; 4.080      ;
; -1.138 ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.000        ; 4.614      ; 4.081      ;
; -0.786 ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; -0.500       ; 4.614      ; 3.933      ;
; -0.639 ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; -0.500       ; 4.614      ; 4.080      ;
; -0.638 ; UART:send_data|TRANSMIT:transmitter|step[0]  ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; -0.500       ; 4.614      ; 4.081      ;
; 2.096  ; UART:send_data|TRANSMIT:transmitter|step[2]  ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 2.320      ;
; 2.104  ; UART:send_data|TRANSMIT:transmitter|step[3]  ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 2.328      ;
; 2.159  ; UART:send_data|TRANSMIT:transmitter|step[3]  ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 2.383      ;
; 2.252  ; UART:send_data|TRANSMIT:transmitter|step[1]  ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 2.476      ;
; 2.255  ; UART:send_data|TRANSMIT:transmitter|step[1]  ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 2.479      ;
; 2.322  ; UART:send_data|TRANSMIT:transmitter|ready    ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 2.546      ;
; 2.428  ; UART:send_data|TRANSMIT:transmitter|step[1]  ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 2.652      ;
; 2.429  ; UART:send_data|TRANSMIT:transmitter|step[1]  ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 2.653      ;
; 2.468  ; UART:send_data|TRANSMIT:transmitter|step[2]  ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 2.692      ;
; 2.572  ; UART:send_data|TRANSMIT:transmitter|step[2]  ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 2.796      ;
; 3.173  ; UART:send_data|TRANSMIT:transmitter|step[3]  ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 3.397      ;
; 3.211  ; UART:send_data|TRANSMIT:transmitter|step[1]  ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 3.435      ;
; 3.303  ; UART:send_data|TRANSMIT:transmitter|step[2]  ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 3.527      ;
; 3.455  ; UART:send_data|TRANSMIT:transmitter|step[1]  ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 3.679      ;
; 3.900  ; UART:send_data|TRANSMIT:transmitter|step[3]  ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 4.124      ;
; 3.995  ; UART:send_data|TRANSMIT:transmitter|step[2]  ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 4.219      ;
; 6.587  ; UART:send_data|TRANSMIT:transmitter|latch[2] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; -0.500       ; -3.034     ; 3.277      ;
; 6.746  ; UART:send_data|TRANSMIT:transmitter|latch[7] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; -0.500       ; -3.045     ; 3.425      ;
; 6.793  ; UART:send_data|TRANSMIT:transmitter|latch[1] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; -0.500       ; -3.032     ; 3.485      ;
; 6.921  ; UART:send_data|TRANSMIT:transmitter|latch[0] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; -0.500       ; -3.040     ; 3.605      ;
; 7.113  ; UART:send_data|TRANSMIT:transmitter|latch[3] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; -0.500       ; -3.043     ; 3.794      ;
; 7.141  ; UART:send_data|TRANSMIT:transmitter|latch[4] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; -0.500       ; -3.044     ; 3.821      ;
; 7.305  ; UART:send_data|TRANSMIT:transmitter|latch[5] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; -0.500       ; -3.381     ; 3.648      ;
; 7.402  ; UART:send_data|TRANSMIT:transmitter|latch[6] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; -0.500       ; -3.222     ; 3.904      ;
+--------+----------------------------------------------+---------------------------------------------+---------------------------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'CLK'                                                                                                                                                             ;
+-------+-------------------------------------------+---------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                         ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+---------------------------------+----------------------------+-------------+--------------+------------+------------+
; 1.692 ; trigger                                   ; wr                              ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 1.916      ;
; 2.266 ; trigger                                   ; trigger                         ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 2.490      ;
; 2.372 ; UART:send_data|tx_clk_count[2]            ; UART:send_data|tx_clk_tick      ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 2.596      ;
; 2.512 ; UART:send_data|tx_clk_count[9]            ; UART:send_data|tx_clk_tick      ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 2.736      ;
; 2.533 ; UART:send_data|TRANSMIT:transmitter|ready ; trigger                         ; UART:send_data|tx_clk_tick ; CLK         ; 0.000        ; -0.849     ; 1.908      ;
; 2.552 ; UART:send_data|tx_clk_count[0]            ; UART:send_data|tx_clk_tick      ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 2.776      ;
; 2.639 ; UART:send_data|tx_clk_count[1]            ; UART:send_data|tx_clk_tick      ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 2.863      ;
; 2.850 ; UART:send_data|tx_clk_count[11]           ; UART:send_data|tx_clk_count[11] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 3.074      ;
; 2.873 ; UART:send_data|tx_clk_count[1]            ; UART:send_data|tx_clk_count[1]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 3.097      ;
; 2.885 ; UART:send_data|tx_clk_count[3]            ; UART:send_data|tx_clk_tick      ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 3.109      ;
; 3.164 ; UART:send_data|tx_clk_count[7]            ; UART:send_data|tx_clk_count[7]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 3.388      ;
; 3.304 ; UART:send_data|tx_clk_count[8]            ; UART:send_data|tx_clk_count[8]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 3.528      ;
; 3.422 ; UART:send_data|tx_clk_count[8]            ; UART:send_data|tx_clk_tick      ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 3.646      ;
; 3.645 ; UART:send_data|tx_clk_count[12]           ; UART:send_data|tx_clk_count[12] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 3.869      ;
; 3.654 ; UART:send_data|tx_clk_count[5]            ; UART:send_data|tx_clk_count[5]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 3.878      ;
; 3.664 ; UART:send_data|tx_clk_count[2]            ; UART:send_data|tx_clk_count[2]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 3.888      ;
; 3.699 ; UART:send_data|tx_clk_count[2]            ; UART:send_data|tx_clk_count[4]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 3.923      ;
; 3.701 ; UART:send_data|tx_clk_count[2]            ; UART:send_data|tx_clk_count[3]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 3.925      ;
; 3.706 ; UART:send_data|tx_clk_count[2]            ; UART:send_data|tx_clk_count[10] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 3.930      ;
; 3.741 ; UART:send_data|tx_clk_count[9]            ; UART:send_data|tx_clk_count[4]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 3.965      ;
; 3.743 ; UART:send_data|tx_clk_count[9]            ; UART:send_data|tx_clk_count[3]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 3.967      ;
; 3.748 ; UART:send_data|tx_clk_count[9]            ; UART:send_data|tx_clk_count[10] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 3.972      ;
; 3.766 ; UART:send_data|tx_clk_count[10]           ; UART:send_data|tx_clk_tick      ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 3.990      ;
; 3.816 ; UART:send_data|tx_clk_count[9]            ; UART:send_data|tx_clk_count[9]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.040      ;
; 3.821 ; UART:send_data|tx_clk_count[5]            ; UART:send_data|tx_clk_tick      ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.045      ;
; 3.826 ; UART:send_data|tx_clk_count[2]            ; UART:send_data|tx_clk_count[6]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.050      ;
; 3.828 ; UART:send_data|tx_clk_count[2]            ; UART:send_data|tx_clk_count[12] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.052      ;
; 3.850 ; UART:send_data|tx_clk_count[0]            ; UART:send_data|tx_clk_count[4]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.074      ;
; 3.852 ; UART:send_data|tx_clk_count[0]            ; UART:send_data|tx_clk_count[3]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.076      ;
; 3.857 ; UART:send_data|tx_clk_count[0]            ; UART:send_data|tx_clk_count[10] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.081      ;
; 3.868 ; UART:send_data|tx_clk_count[9]            ; UART:send_data|tx_clk_count[6]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.092      ;
; 3.870 ; UART:send_data|tx_clk_count[9]            ; UART:send_data|tx_clk_count[12] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.094      ;
; 3.909 ; UART:send_data|tx_clk_count[4]            ; UART:send_data|tx_clk_count[4]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.133      ;
; 3.947 ; UART:send_data|tx_clk_count[7]            ; UART:send_data|tx_clk_tick      ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.171      ;
; 3.954 ; UART:send_data|tx_clk_count[3]            ; UART:send_data|tx_clk_count[3]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.178      ;
; 3.977 ; UART:send_data|tx_clk_count[0]            ; UART:send_data|tx_clk_count[6]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.201      ;
; 3.979 ; UART:send_data|tx_clk_count[0]            ; UART:send_data|tx_clk_count[12] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.203      ;
; 3.984 ; UART:send_data|tx_clk_count[7]            ; UART:send_data|tx_clk_count[8]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.208      ;
; 3.990 ; UART:send_data|tx_clk_count[1]            ; UART:send_data|tx_clk_count[4]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.214      ;
; 3.992 ; UART:send_data|tx_clk_count[1]            ; UART:send_data|tx_clk_count[3]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.216      ;
; 3.997 ; UART:send_data|tx_clk_count[1]            ; UART:send_data|tx_clk_count[10] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.221      ;
; 4.003 ; UART:send_data|tx_clk_count[4]            ; UART:send_data|tx_clk_tick      ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.227      ;
; 4.021 ; UART:send_data|tx_clk_count[12]           ; UART:send_data|tx_clk_tick      ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.245      ;
; 4.117 ; UART:send_data|tx_clk_count[1]            ; UART:send_data|tx_clk_count[6]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.341      ;
; 4.119 ; UART:send_data|tx_clk_count[1]            ; UART:send_data|tx_clk_count[12] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.343      ;
; 4.121 ; UART:send_data|tx_clk_count[6]            ; UART:send_data|tx_clk_tick      ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.345      ;
; 4.127 ; UART:send_data|tx_clk_count[1]            ; UART:send_data|tx_clk_count[2]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.351      ;
; 4.191 ; UART:send_data|tx_clk_count[6]            ; UART:send_data|tx_clk_count[6]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.415      ;
; 4.212 ; UART:send_data|tx_clk_count[3]            ; UART:send_data|tx_clk_count[4]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.436      ;
; 4.219 ; UART:send_data|tx_clk_count[3]            ; UART:send_data|tx_clk_count[10] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.443      ;
; 4.228 ; UART:send_data|tx_clk_count[7]            ; UART:send_data|tx_clk_count[9]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.452      ;
; 4.313 ; UART:send_data|tx_clk_count[8]            ; UART:send_data|tx_clk_count[9]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.537      ;
; 4.337 ; UART:send_data|tx_clk_count[6]            ; UART:send_data|tx_clk_count[7]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.561      ;
; 4.339 ; UART:send_data|tx_clk_count[3]            ; UART:send_data|tx_clk_count[6]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.563      ;
; 4.341 ; UART:send_data|tx_clk_count[3]            ; UART:send_data|tx_clk_count[12] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.565      ;
; 4.345 ; UART:send_data|tx_clk_count[7]            ; UART:send_data|tx_clk_count[11] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.569      ;
; 4.360 ; UART:send_data|tx_clk_count[0]            ; UART:send_data|tx_clk_count[0]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.584      ;
; 4.429 ; UART:send_data|tx_clk_count[1]            ; UART:send_data|tx_clk_count[5]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.653      ;
; 4.430 ; UART:send_data|tx_clk_count[8]            ; UART:send_data|tx_clk_count[11] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.654      ;
; 4.449 ; UART:send_data|tx_clk_count[6]            ; UART:send_data|tx_clk_count[8]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.673      ;
; 4.454 ; UART:send_data|tx_clk_count[4]            ; UART:send_data|tx_clk_count[5]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.678      ;
; 4.541 ; UART:send_data|tx_clk_count[0]            ; UART:send_data|tx_clk_count[1]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.765      ;
; 4.580 ; UART:send_data|tx_clk_count[3]            ; UART:send_data|tx_clk_count[5]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.804      ;
; 4.585 ; UART:send_data|tx_clk_count[11]           ; UART:send_data|tx_clk_tick      ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.809      ;
; 4.630 ; UART:send_data|tx_clk_count[11]           ; UART:send_data|tx_clk_count[12] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.854      ;
; 4.651 ; UART:send_data|tx_clk_count[8]            ; UART:send_data|tx_clk_count[4]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.875      ;
; 4.653 ; UART:send_data|tx_clk_count[8]            ; UART:send_data|tx_clk_count[3]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.877      ;
; 4.658 ; UART:send_data|tx_clk_count[8]            ; UART:send_data|tx_clk_count[10] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.882      ;
; 4.674 ; UART:send_data|tx_clk_count[2]            ; UART:send_data|tx_clk_count[5]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.898      ;
; 4.693 ; UART:send_data|tx_clk_count[6]            ; UART:send_data|tx_clk_count[9]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.917      ;
; 4.698 ; UART:send_data|tx_clk_count[9]            ; UART:send_data|tx_clk_count[11] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 4.922      ;
; 4.778 ; UART:send_data|tx_clk_count[8]            ; UART:send_data|tx_clk_count[6]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.002      ;
; 4.780 ; UART:send_data|tx_clk_count[8]            ; UART:send_data|tx_clk_count[12] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.004      ;
; 4.810 ; UART:send_data|tx_clk_count[6]            ; UART:send_data|tx_clk_count[11] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.034      ;
; 4.837 ; UART:send_data|tx_clk_count[1]            ; UART:send_data|tx_clk_count[11] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.061      ;
; 4.851 ; UART:send_data|tx_clk_count[5]            ; UART:send_data|tx_clk_count[11] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.075      ;
; 4.862 ; UART:send_data|tx_clk_count[4]            ; UART:send_data|tx_clk_count[11] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.086      ;
; 4.928 ; UART:send_data|tx_clk_count[10]           ; UART:send_data|tx_clk_count[11] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.152      ;
; 4.941 ; UART:send_data|tx_clk_count[0]            ; UART:send_data|tx_clk_count[5]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.165      ;
; 4.975 ; UART:send_data|tx_clk_count[0]            ; UART:send_data|tx_clk_count[2]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.199      ;
; 4.988 ; UART:send_data|tx_clk_count[3]            ; UART:send_data|tx_clk_count[11] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.212      ;
; 5.017 ; UART:send_data|tx_clk_count[10]           ; UART:send_data|tx_clk_count[10] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.241      ;
; 5.064 ; UART:send_data|tx_clk_count[10]           ; UART:send_data|tx_clk_count[4]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.288      ;
; 5.066 ; UART:send_data|tx_clk_count[10]           ; UART:send_data|tx_clk_count[3]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.290      ;
; 5.082 ; UART:send_data|tx_clk_count[2]            ; UART:send_data|tx_clk_count[11] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.306      ;
; 5.138 ; UART:send_data|tx_clk_count[0]            ; UART:send_data|tx_clk_count[11] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.362      ;
; 5.143 ; UART:send_data|tx_clk_count[1]            ; UART:send_data|tx_clk_count[7]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.367      ;
; 5.143 ; UART:send_data|tx_clk_count[1]            ; UART:send_data|tx_clk_count[8]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.367      ;
; 5.148 ; UART:send_data|tx_clk_count[5]            ; UART:send_data|tx_clk_count[4]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.372      ;
; 5.150 ; UART:send_data|tx_clk_count[5]            ; UART:send_data|tx_clk_count[3]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.374      ;
; 5.155 ; UART:send_data|tx_clk_count[5]            ; UART:send_data|tx_clk_count[10] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.379      ;
; 5.157 ; UART:send_data|tx_clk_count[5]            ; UART:send_data|tx_clk_count[7]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.381      ;
; 5.157 ; UART:send_data|tx_clk_count[5]            ; UART:send_data|tx_clk_count[8]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.381      ;
; 5.168 ; UART:send_data|tx_clk_count[4]            ; UART:send_data|tx_clk_count[7]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.392      ;
; 5.168 ; UART:send_data|tx_clk_count[4]            ; UART:send_data|tx_clk_count[8]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.392      ;
; 5.176 ; UART:send_data|tx_clk_count[7]            ; UART:send_data|tx_clk_count[4]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.400      ;
; 5.178 ; UART:send_data|tx_clk_count[7]            ; UART:send_data|tx_clk_count[3]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.402      ;
; 5.183 ; UART:send_data|tx_clk_count[7]            ; UART:send_data|tx_clk_count[10] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.407      ;
; 5.191 ; UART:send_data|tx_clk_count[10]           ; UART:send_data|tx_clk_count[6]  ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.415      ;
; 5.193 ; UART:send_data|tx_clk_count[10]           ; UART:send_data|tx_clk_count[12] ; CLK                        ; CLK         ; 0.000        ; 0.000      ; 5.417      ;
+-------+-------------------------------------------+---------------------------------+----------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'UART:send_data|tx_clk_tick'                                                                                                                                                                                 ;
+--------+---------------------------------------------+---------------------------------------------+---------------------------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock                                ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+---------------------------------------------+----------------------------+--------------+------------+------------+
; -8.563 ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 9.225      ;
; -8.563 ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 9.225      ;
; -8.563 ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 9.225      ;
; -8.563 ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 9.225      ;
; -8.563 ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 9.225      ;
; -8.563 ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 9.225      ;
; -8.411 ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 9.073      ;
; -8.411 ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 9.073      ;
; -8.411 ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 9.073      ;
; -8.411 ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 9.073      ;
; -8.411 ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 9.073      ;
; -8.411 ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 9.073      ;
; -8.281 ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 8.943      ;
; -8.281 ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 8.943      ;
; -8.281 ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 8.943      ;
; -8.281 ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 8.943      ;
; -8.281 ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 8.943      ;
; -8.281 ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 1.000        ; 0.000      ; 8.943      ;
; -6.725 ; wr                                          ; UART:send_data|TRANSMIT:transmitter|ready   ; CLK                                         ; UART:send_data|tx_clk_tick ; 1.000        ; 0.849      ; 8.236      ;
; -6.725 ; wr                                          ; UART:send_data|TRANSMIT:transmitter|step[0] ; CLK                                         ; UART:send_data|tx_clk_tick ; 1.000        ; 0.849      ; 8.236      ;
; -6.725 ; wr                                          ; UART:send_data|TRANSMIT:transmitter|step[3] ; CLK                                         ; UART:send_data|tx_clk_tick ; 1.000        ; 0.849      ; 8.236      ;
; -6.725 ; wr                                          ; UART:send_data|TRANSMIT:transmitter|step[2] ; CLK                                         ; UART:send_data|tx_clk_tick ; 1.000        ; 0.849      ; 8.236      ;
; -6.725 ; wr                                          ; UART:send_data|TRANSMIT:transmitter|step[1] ; CLK                                         ; UART:send_data|tx_clk_tick ; 1.000        ; 0.849      ; 8.236      ;
; -6.725 ; wr                                          ; UART:send_data|TRANSMIT:transmitter|TX      ; CLK                                         ; UART:send_data|tx_clk_tick ; 1.000        ; 0.849      ; 8.236      ;
; -3.585 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.500        ; 4.614      ; 8.742      ;
; -3.585 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.500        ; 4.614      ; 8.742      ;
; -3.585 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.500        ; 4.614      ; 8.742      ;
; -3.585 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.500        ; 4.614      ; 8.742      ;
; -3.585 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.500        ; 4.614      ; 8.742      ;
; -3.585 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.500        ; 4.614      ; 8.742      ;
; -3.085 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 1.000        ; 4.614      ; 8.742      ;
; -3.085 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 1.000        ; 4.614      ; 8.742      ;
; -3.085 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 1.000        ; 4.614      ; 8.742      ;
; -3.085 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 1.000        ; 4.614      ; 8.742      ;
; -3.085 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 1.000        ; 4.614      ; 8.742      ;
; -3.085 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 1.000        ; 4.614      ; 8.742      ;
+--------+---------------------------------------------+---------------------------------------------+---------------------------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'UART:send_data|tx_clk_tick'                                                                                                                                                                                 ;
+-------+---------------------------------------------+---------------------------------------------+---------------------------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock                                ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+---------------------------------------------+----------------------------+--------------+------------+------------+
; 3.523 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.000        ; 4.614      ; 8.742      ;
; 3.523 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.000        ; 4.614      ; 8.742      ;
; 3.523 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.000        ; 4.614      ; 8.742      ;
; 3.523 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.000        ; 4.614      ; 8.742      ;
; 3.523 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.000        ; 4.614      ; 8.742      ;
; 3.523 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 0.000        ; 4.614      ; 8.742      ;
; 4.023 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; -0.500       ; 4.614      ; 8.742      ;
; 4.023 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; -0.500       ; 4.614      ; 8.742      ;
; 4.023 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; -0.500       ; 4.614      ; 8.742      ;
; 4.023 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; -0.500       ; 4.614      ; 8.742      ;
; 4.023 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; -0.500       ; 4.614      ; 8.742      ;
; 4.023 ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; -0.500       ; 4.614      ; 8.742      ;
; 7.163 ; wr                                          ; UART:send_data|TRANSMIT:transmitter|ready   ; CLK                                         ; UART:send_data|tx_clk_tick ; 0.000        ; 0.849      ; 8.236      ;
; 7.163 ; wr                                          ; UART:send_data|TRANSMIT:transmitter|step[0] ; CLK                                         ; UART:send_data|tx_clk_tick ; 0.000        ; 0.849      ; 8.236      ;
; 7.163 ; wr                                          ; UART:send_data|TRANSMIT:transmitter|step[3] ; CLK                                         ; UART:send_data|tx_clk_tick ; 0.000        ; 0.849      ; 8.236      ;
; 7.163 ; wr                                          ; UART:send_data|TRANSMIT:transmitter|step[2] ; CLK                                         ; UART:send_data|tx_clk_tick ; 0.000        ; 0.849      ; 8.236      ;
; 7.163 ; wr                                          ; UART:send_data|TRANSMIT:transmitter|step[1] ; CLK                                         ; UART:send_data|tx_clk_tick ; 0.000        ; 0.849      ; 8.236      ;
; 7.163 ; wr                                          ; UART:send_data|TRANSMIT:transmitter|TX      ; CLK                                         ; UART:send_data|tx_clk_tick ; 0.000        ; 0.849      ; 8.236      ;
; 8.719 ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 8.943      ;
; 8.719 ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 8.943      ;
; 8.719 ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 8.943      ;
; 8.719 ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 8.943      ;
; 8.719 ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 8.943      ;
; 8.719 ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 8.943      ;
; 8.849 ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 9.073      ;
; 8.849 ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 9.073      ;
; 8.849 ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 9.073      ;
; 8.849 ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 9.073      ;
; 8.849 ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 9.073      ;
; 8.849 ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 9.073      ;
; 9.001 ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|TRANSMIT:transmitter|ready   ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 9.225      ;
; 9.001 ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 9.225      ;
; 9.001 ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|TRANSMIT:transmitter|step[3] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 9.225      ;
; 9.001 ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|TRANSMIT:transmitter|step[2] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 9.225      ;
; 9.001 ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 9.225      ;
; 9.001 ; UART:send_data|TRANSMIT:transmitter|step[1] ; UART:send_data|TRANSMIT:transmitter|TX      ; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 0.000        ; 0.000      ; 9.225      ;
+-------+---------------------------------------------+---------------------------------------------+---------------------------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'CLK'                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; CLK   ; Rise       ; CLK                             ;
; 0.230  ; 0.500        ; 0.270          ; High Pulse Width ; CLK   ; Rise       ; BIN~reg0                        ;
; 0.230  ; 0.500        ; 0.270          ; Low Pulse Width  ; CLK   ; Rise       ; BIN~reg0                        ;
; 0.230  ; 0.500        ; 0.270          ; High Pulse Width ; CLK   ; Rise       ; UART:send_data|tx_clk_count[0]  ;
; 0.230  ; 0.500        ; 0.270          ; Low Pulse Width  ; CLK   ; Rise       ; UART:send_data|tx_clk_count[0]  ;
; 0.230  ; 0.500        ; 0.270          ; High Pulse Width ; CLK   ; Rise       ; UART:send_data|tx_clk_count[10] ;
; 0.230  ; 0.500        ; 0.270          ; Low Pulse Width  ; CLK   ; Rise       ; UART:send_data|tx_clk_count[10] ;
; 0.230  ; 0.500        ; 0.270          ; High Pulse Width ; CLK   ; Rise       ; UART:send_data|tx_clk_count[11] ;
; 0.230  ; 0.500        ; 0.270          ; Low Pulse Width  ; CLK   ; Rise       ; UART:send_data|tx_clk_count[11] ;
; 0.230  ; 0.500        ; 0.270          ; High Pulse Width ; CLK   ; Rise       ; UART:send_data|tx_clk_count[12] ;
; 0.230  ; 0.500        ; 0.270          ; Low Pulse Width  ; CLK   ; Rise       ; UART:send_data|tx_clk_count[12] ;
; 0.230  ; 0.500        ; 0.270          ; High Pulse Width ; CLK   ; Rise       ; UART:send_data|tx_clk_count[1]  ;
; 0.230  ; 0.500        ; 0.270          ; Low Pulse Width  ; CLK   ; Rise       ; UART:send_data|tx_clk_count[1]  ;
; 0.230  ; 0.500        ; 0.270          ; High Pulse Width ; CLK   ; Rise       ; UART:send_data|tx_clk_count[2]  ;
; 0.230  ; 0.500        ; 0.270          ; Low Pulse Width  ; CLK   ; Rise       ; UART:send_data|tx_clk_count[2]  ;
; 0.230  ; 0.500        ; 0.270          ; High Pulse Width ; CLK   ; Rise       ; UART:send_data|tx_clk_count[3]  ;
; 0.230  ; 0.500        ; 0.270          ; Low Pulse Width  ; CLK   ; Rise       ; UART:send_data|tx_clk_count[3]  ;
; 0.230  ; 0.500        ; 0.270          ; High Pulse Width ; CLK   ; Rise       ; UART:send_data|tx_clk_count[4]  ;
; 0.230  ; 0.500        ; 0.270          ; Low Pulse Width  ; CLK   ; Rise       ; UART:send_data|tx_clk_count[4]  ;
; 0.230  ; 0.500        ; 0.270          ; High Pulse Width ; CLK   ; Rise       ; UART:send_data|tx_clk_count[5]  ;
; 0.230  ; 0.500        ; 0.270          ; Low Pulse Width  ; CLK   ; Rise       ; UART:send_data|tx_clk_count[5]  ;
; 0.230  ; 0.500        ; 0.270          ; High Pulse Width ; CLK   ; Rise       ; UART:send_data|tx_clk_count[6]  ;
; 0.230  ; 0.500        ; 0.270          ; Low Pulse Width  ; CLK   ; Rise       ; UART:send_data|tx_clk_count[6]  ;
; 0.230  ; 0.500        ; 0.270          ; High Pulse Width ; CLK   ; Rise       ; UART:send_data|tx_clk_count[7]  ;
; 0.230  ; 0.500        ; 0.270          ; Low Pulse Width  ; CLK   ; Rise       ; UART:send_data|tx_clk_count[7]  ;
; 0.230  ; 0.500        ; 0.270          ; High Pulse Width ; CLK   ; Rise       ; UART:send_data|tx_clk_count[8]  ;
; 0.230  ; 0.500        ; 0.270          ; Low Pulse Width  ; CLK   ; Rise       ; UART:send_data|tx_clk_count[8]  ;
; 0.230  ; 0.500        ; 0.270          ; High Pulse Width ; CLK   ; Rise       ; UART:send_data|tx_clk_count[9]  ;
; 0.230  ; 0.500        ; 0.270          ; Low Pulse Width  ; CLK   ; Rise       ; UART:send_data|tx_clk_count[9]  ;
; 0.230  ; 0.500        ; 0.270          ; High Pulse Width ; CLK   ; Rise       ; UART:send_data|tx_clk_tick      ;
; 0.230  ; 0.500        ; 0.270          ; Low Pulse Width  ; CLK   ; Rise       ; UART:send_data|tx_clk_tick      ;
; 0.230  ; 0.500        ; 0.270          ; High Pulse Width ; CLK   ; Rise       ; trigger                         ;
; 0.230  ; 0.500        ; 0.270          ; Low Pulse Width  ; CLK   ; Rise       ; trigger                         ;
; 0.230  ; 0.500        ; 0.270          ; High Pulse Width ; CLK   ; Rise       ; wr                              ;
; 0.230  ; 0.500        ; 0.270          ; Low Pulse Width  ; CLK   ; Rise       ; wr                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; BIN~reg0|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; BIN~reg0|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; send_data|tx_clk_count[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; send_data|tx_clk_count[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; send_data|tx_clk_count[10]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; send_data|tx_clk_count[10]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; send_data|tx_clk_count[11]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; send_data|tx_clk_count[11]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; send_data|tx_clk_count[12]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; send_data|tx_clk_count[12]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; send_data|tx_clk_count[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; send_data|tx_clk_count[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; send_data|tx_clk_count[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; send_data|tx_clk_count[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; send_data|tx_clk_count[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; send_data|tx_clk_count[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; send_data|tx_clk_count[4]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; send_data|tx_clk_count[4]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; send_data|tx_clk_count[5]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; send_data|tx_clk_count[5]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; send_data|tx_clk_count[6]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; send_data|tx_clk_count[6]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; send_data|tx_clk_count[7]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; send_data|tx_clk_count[7]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; send_data|tx_clk_count[8]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; send_data|tx_clk_count[8]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; send_data|tx_clk_count[9]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; send_data|tx_clk_count[9]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; send_data|tx_clk_tick|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; send_data|tx_clk_tick|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; trigger|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; trigger|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; wr|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; wr|clk                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'UART:send_data|tx_clk_tick'                                                                                                ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                                      ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------------------------+
; 0.230 ; 0.500        ; 0.270          ; High Pulse Width ; UART:send_data|tx_clk_tick ; Rise       ; UART:send_data|TRANSMIT:transmitter|TX      ;
; 0.230 ; 0.500        ; 0.270          ; Low Pulse Width  ; UART:send_data|tx_clk_tick ; Rise       ; UART:send_data|TRANSMIT:transmitter|TX      ;
; 0.230 ; 0.500        ; 0.270          ; High Pulse Width ; UART:send_data|tx_clk_tick ; Rise       ; UART:send_data|TRANSMIT:transmitter|ready   ;
; 0.230 ; 0.500        ; 0.270          ; Low Pulse Width  ; UART:send_data|tx_clk_tick ; Rise       ; UART:send_data|TRANSMIT:transmitter|ready   ;
; 0.230 ; 0.500        ; 0.270          ; High Pulse Width ; UART:send_data|tx_clk_tick ; Rise       ; UART:send_data|TRANSMIT:transmitter|step[0] ;
; 0.230 ; 0.500        ; 0.270          ; Low Pulse Width  ; UART:send_data|tx_clk_tick ; Rise       ; UART:send_data|TRANSMIT:transmitter|step[0] ;
; 0.230 ; 0.500        ; 0.270          ; High Pulse Width ; UART:send_data|tx_clk_tick ; Rise       ; UART:send_data|TRANSMIT:transmitter|step[1] ;
; 0.230 ; 0.500        ; 0.270          ; Low Pulse Width  ; UART:send_data|tx_clk_tick ; Rise       ; UART:send_data|TRANSMIT:transmitter|step[1] ;
; 0.230 ; 0.500        ; 0.270          ; High Pulse Width ; UART:send_data|tx_clk_tick ; Rise       ; UART:send_data|TRANSMIT:transmitter|step[2] ;
; 0.230 ; 0.500        ; 0.270          ; Low Pulse Width  ; UART:send_data|tx_clk_tick ; Rise       ; UART:send_data|TRANSMIT:transmitter|step[2] ;
; 0.230 ; 0.500        ; 0.270          ; High Pulse Width ; UART:send_data|tx_clk_tick ; Rise       ; UART:send_data|TRANSMIT:transmitter|step[3] ;
; 0.230 ; 0.500        ; 0.270          ; Low Pulse Width  ; UART:send_data|tx_clk_tick ; Rise       ; UART:send_data|TRANSMIT:transmitter|step[3] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|tx_clk_tick ; Rise       ; send_data|transmitter|TX|clk                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|tx_clk_tick ; Rise       ; send_data|transmitter|TX|clk                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|tx_clk_tick ; Rise       ; send_data|transmitter|ready|clk             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|tx_clk_tick ; Rise       ; send_data|transmitter|ready|clk             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|tx_clk_tick ; Rise       ; send_data|transmitter|step[0]|clk           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|tx_clk_tick ; Rise       ; send_data|transmitter|step[0]|clk           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|tx_clk_tick ; Rise       ; send_data|transmitter|step[1]|clk           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|tx_clk_tick ; Rise       ; send_data|transmitter|step[1]|clk           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|tx_clk_tick ; Rise       ; send_data|transmitter|step[2]|clk           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|tx_clk_tick ; Rise       ; send_data|transmitter|step[2]|clk           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|tx_clk_tick ; Rise       ; send_data|transmitter|step[3]|clk           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|tx_clk_tick ; Rise       ; send_data|transmitter|step[3]|clk           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|tx_clk_tick ; Rise       ; send_data|tx_clk_tick|regout                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|tx_clk_tick ; Rise       ; send_data|tx_clk_tick|regout                ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'UART:send_data|TRANSMIT:transmitter|step[0]'                                                                                                 ;
+-------+--------------+----------------+------------------+---------------------------------------------+------------+----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                                       ;
+-------+--------------+----------------+------------------+---------------------------------------------+------------+----------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|TRANSMIT:transmitter|step[0] ; Fall       ; UART:send_data|TRANSMIT:transmitter|latch[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|TRANSMIT:transmitter|step[0] ; Fall       ; UART:send_data|TRANSMIT:transmitter|latch[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|TRANSMIT:transmitter|step[0] ; Fall       ; UART:send_data|TRANSMIT:transmitter|latch[1] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|TRANSMIT:transmitter|step[0] ; Fall       ; UART:send_data|TRANSMIT:transmitter|latch[1] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|TRANSMIT:transmitter|step[0] ; Fall       ; UART:send_data|TRANSMIT:transmitter|latch[2] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|TRANSMIT:transmitter|step[0] ; Fall       ; UART:send_data|TRANSMIT:transmitter|latch[2] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|TRANSMIT:transmitter|step[0] ; Fall       ; UART:send_data|TRANSMIT:transmitter|latch[3] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|TRANSMIT:transmitter|step[0] ; Fall       ; UART:send_data|TRANSMIT:transmitter|latch[3] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|TRANSMIT:transmitter|step[0] ; Fall       ; UART:send_data|TRANSMIT:transmitter|latch[4] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|TRANSMIT:transmitter|step[0] ; Fall       ; UART:send_data|TRANSMIT:transmitter|latch[4] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|TRANSMIT:transmitter|step[0] ; Fall       ; UART:send_data|TRANSMIT:transmitter|latch[5] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|TRANSMIT:transmitter|step[0] ; Fall       ; UART:send_data|TRANSMIT:transmitter|latch[5] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|TRANSMIT:transmitter|step[0] ; Fall       ; UART:send_data|TRANSMIT:transmitter|latch[6] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|TRANSMIT:transmitter|step[0] ; Fall       ; UART:send_data|TRANSMIT:transmitter|latch[6] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|TRANSMIT:transmitter|step[0] ; Fall       ; UART:send_data|TRANSMIT:transmitter|latch[7] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|TRANSMIT:transmitter|step[0] ; Fall       ; UART:send_data|TRANSMIT:transmitter|latch[7] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|TRANSMIT:transmitter|step[0] ; Rise       ; send_data|transmitter|latch[0]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|TRANSMIT:transmitter|step[0] ; Rise       ; send_data|transmitter|latch[0]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|TRANSMIT:transmitter|step[0] ; Rise       ; send_data|transmitter|latch[1]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|TRANSMIT:transmitter|step[0] ; Rise       ; send_data|transmitter|latch[1]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|TRANSMIT:transmitter|step[0] ; Rise       ; send_data|transmitter|latch[2]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|TRANSMIT:transmitter|step[0] ; Rise       ; send_data|transmitter|latch[2]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|TRANSMIT:transmitter|step[0] ; Rise       ; send_data|transmitter|latch[3]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|TRANSMIT:transmitter|step[0] ; Rise       ; send_data|transmitter|latch[3]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|TRANSMIT:transmitter|step[0] ; Rise       ; send_data|transmitter|latch[4]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|TRANSMIT:transmitter|step[0] ; Rise       ; send_data|transmitter|latch[4]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|TRANSMIT:transmitter|step[0] ; Rise       ; send_data|transmitter|latch[5]|datab         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|TRANSMIT:transmitter|step[0] ; Rise       ; send_data|transmitter|latch[5]|datab         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|TRANSMIT:transmitter|step[0] ; Rise       ; send_data|transmitter|latch[6]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|TRANSMIT:transmitter|step[0] ; Rise       ; send_data|transmitter|latch[6]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|TRANSMIT:transmitter|step[0] ; Rise       ; send_data|transmitter|latch[7]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|TRANSMIT:transmitter|step[0] ; Rise       ; send_data|transmitter|latch[7]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|TRANSMIT:transmitter|step[0] ; Rise       ; send_data|transmitter|process_1~0|combout    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|TRANSMIT:transmitter|step[0] ; Rise       ; send_data|transmitter|process_1~0|combout    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|TRANSMIT:transmitter|step[0] ; Rise       ; send_data|transmitter|process_1~0|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|TRANSMIT:transmitter|step[0] ; Rise       ; send_data|transmitter|process_1~0|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|TRANSMIT:transmitter|step[0] ; Rise       ; send_data|transmitter|process_1~1|combout    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|TRANSMIT:transmitter|step[0] ; Rise       ; send_data|transmitter|process_1~1|combout    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|TRANSMIT:transmitter|step[0] ; Rise       ; send_data|transmitter|process_1~1|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|TRANSMIT:transmitter|step[0] ; Rise       ; send_data|transmitter|process_1~1|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:send_data|TRANSMIT:transmitter|step[0] ; Rise       ; send_data|transmitter|step[0]|regout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:send_data|TRANSMIT:transmitter|step[0] ; Rise       ; send_data|transmitter|step[0]|regout         ;
+-------+--------------+----------------+------------------+---------------------------------------------+------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                          ;
+-----------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; Data Port ; Clock Port                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+-----------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; ADC[*]    ; CLK                                         ; 10.545 ; 10.545 ; Rise       ; CLK                                         ;
;  ADC[0]   ; CLK                                         ; 10.545 ; 10.545 ; Rise       ; CLK                                         ;
;  ADC[1]   ; CLK                                         ; 9.866  ; 9.866  ; Rise       ; CLK                                         ;
;  ADC[2]   ; CLK                                         ; 9.145  ; 9.145  ; Rise       ; CLK                                         ;
;  ADC[3]   ; CLK                                         ; 9.374  ; 9.374  ; Rise       ; CLK                                         ;
;  ADC[4]   ; CLK                                         ; 8.962  ; 8.962  ; Rise       ; CLK                                         ;
;  ADC[5]   ; CLK                                         ; 8.841  ; 8.841  ; Rise       ; CLK                                         ;
;  ADC[6]   ; CLK                                         ; 7.543  ; 7.543  ; Rise       ; CLK                                         ;
;  ADC[7]   ; CLK                                         ; 7.283  ; 7.283  ; Rise       ; CLK                                         ;
; THR[*]    ; CLK                                         ; 9.100  ; 9.100  ; Rise       ; CLK                                         ;
;  THR[0]   ; CLK                                         ; 9.100  ; 9.100  ; Rise       ; CLK                                         ;
;  THR[1]   ; CLK                                         ; 9.013  ; 9.013  ; Rise       ; CLK                                         ;
;  THR[2]   ; CLK                                         ; 9.026  ; 9.026  ; Rise       ; CLK                                         ;
;  THR[3]   ; CLK                                         ; 8.466  ; 8.466  ; Rise       ; CLK                                         ;
;  THR[4]   ; CLK                                         ; 8.021  ; 8.021  ; Rise       ; CLK                                         ;
;  THR[5]   ; CLK                                         ; 7.653  ; 7.653  ; Rise       ; CLK                                         ;
;  THR[6]   ; CLK                                         ; 7.276  ; 7.276  ; Rise       ; CLK                                         ;
;  THR[7]   ; CLK                                         ; 6.116  ; 6.116  ; Rise       ; CLK                                         ;
; ADC[*]    ; UART:send_data|TRANSMIT:transmitter|step[0] ; 0.971  ; 0.971  ; Fall       ; UART:send_data|TRANSMIT:transmitter|step[0] ;
;  ADC[0]   ; UART:send_data|TRANSMIT:transmitter|step[0] ; 0.971  ; 0.971  ; Fall       ; UART:send_data|TRANSMIT:transmitter|step[0] ;
;  ADC[1]   ; UART:send_data|TRANSMIT:transmitter|step[0] ; 0.956  ; 0.956  ; Fall       ; UART:send_data|TRANSMIT:transmitter|step[0] ;
;  ADC[2]   ; UART:send_data|TRANSMIT:transmitter|step[0] ; 0.500  ; 0.500  ; Fall       ; UART:send_data|TRANSMIT:transmitter|step[0] ;
;  ADC[3]   ; UART:send_data|TRANSMIT:transmitter|step[0] ; 0.496  ; 0.496  ; Fall       ; UART:send_data|TRANSMIT:transmitter|step[0] ;
;  ADC[4]   ; UART:send_data|TRANSMIT:transmitter|step[0] ; 0.399  ; 0.399  ; Fall       ; UART:send_data|TRANSMIT:transmitter|step[0] ;
;  ADC[5]   ; UART:send_data|TRANSMIT:transmitter|step[0] ; -0.225 ; -0.225 ; Fall       ; UART:send_data|TRANSMIT:transmitter|step[0] ;
;  ADC[6]   ; UART:send_data|TRANSMIT:transmitter|step[0] ; -0.283 ; -0.283 ; Fall       ; UART:send_data|TRANSMIT:transmitter|step[0] ;
;  ADC[7]   ; UART:send_data|TRANSMIT:transmitter|step[0] ; 0.332  ; 0.332  ; Fall       ; UART:send_data|TRANSMIT:transmitter|step[0] ;
+-----------+---------------------------------------------+--------+--------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                           ;
+-----------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; Data Port ; Clock Port                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+-----------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; ADC[*]    ; CLK                                         ; -5.341 ; -5.341 ; Rise       ; CLK                                         ;
;  ADC[0]   ; CLK                                         ; -7.752 ; -7.752 ; Rise       ; CLK                                         ;
;  ADC[1]   ; CLK                                         ; -7.003 ; -7.003 ; Rise       ; CLK                                         ;
;  ADC[2]   ; CLK                                         ; -6.378 ; -6.378 ; Rise       ; CLK                                         ;
;  ADC[3]   ; CLK                                         ; -6.620 ; -6.620 ; Rise       ; CLK                                         ;
;  ADC[4]   ; CLK                                         ; -6.221 ; -6.221 ; Rise       ; CLK                                         ;
;  ADC[5]   ; CLK                                         ; -6.626 ; -6.626 ; Rise       ; CLK                                         ;
;  ADC[6]   ; CLK                                         ; -5.341 ; -5.341 ; Rise       ; CLK                                         ;
;  ADC[7]   ; CLK                                         ; -5.804 ; -5.804 ; Rise       ; CLK                                         ;
; THR[*]    ; CLK                                         ; -4.694 ; -4.694 ; Rise       ; CLK                                         ;
;  THR[0]   ; CLK                                         ; -6.307 ; -6.307 ; Rise       ; CLK                                         ;
;  THR[1]   ; CLK                                         ; -6.093 ; -6.093 ; Rise       ; CLK                                         ;
;  THR[2]   ; CLK                                         ; -6.259 ; -6.259 ; Rise       ; CLK                                         ;
;  THR[3]   ; CLK                                         ; -5.712 ; -5.712 ; Rise       ; CLK                                         ;
;  THR[4]   ; CLK                                         ; -5.280 ; -5.280 ; Rise       ; CLK                                         ;
;  THR[5]   ; CLK                                         ; -5.438 ; -5.438 ; Rise       ; CLK                                         ;
;  THR[6]   ; CLK                                         ; -5.074 ; -5.074 ; Rise       ; CLK                                         ;
;  THR[7]   ; CLK                                         ; -4.694 ; -4.694 ; Rise       ; CLK                                         ;
; ADC[*]    ; UART:send_data|TRANSMIT:transmitter|step[0] ; 1.918  ; 1.918  ; Fall       ; UART:send_data|TRANSMIT:transmitter|step[0] ;
;  ADC[0]   ; UART:send_data|TRANSMIT:transmitter|step[0] ; 0.702  ; 0.702  ; Fall       ; UART:send_data|TRANSMIT:transmitter|step[0] ;
;  ADC[1]   ; UART:send_data|TRANSMIT:transmitter|step[0] ; 0.716  ; 0.716  ; Fall       ; UART:send_data|TRANSMIT:transmitter|step[0] ;
;  ADC[2]   ; UART:send_data|TRANSMIT:transmitter|step[0] ; 0.999  ; 0.999  ; Fall       ; UART:send_data|TRANSMIT:transmitter|step[0] ;
;  ADC[3]   ; UART:send_data|TRANSMIT:transmitter|step[0] ; 0.994  ; 0.994  ; Fall       ; UART:send_data|TRANSMIT:transmitter|step[0] ;
;  ADC[4]   ; UART:send_data|TRANSMIT:transmitter|step[0] ; 1.099  ; 1.099  ; Fall       ; UART:send_data|TRANSMIT:transmitter|step[0] ;
;  ADC[5]   ; UART:send_data|TRANSMIT:transmitter|step[0] ; 1.918  ; 1.918  ; Fall       ; UART:send_data|TRANSMIT:transmitter|step[0] ;
;  ADC[6]   ; UART:send_data|TRANSMIT:transmitter|step[0] ; 1.716  ; 1.716  ; Fall       ; UART:send_data|TRANSMIT:transmitter|step[0] ;
;  ADC[7]   ; UART:send_data|TRANSMIT:transmitter|step[0] ; 1.165  ; 1.165  ; Fall       ; UART:send_data|TRANSMIT:transmitter|step[0] ;
+-----------+---------------------------------------------+--------+--------+------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; BIN       ; CLK                        ; 8.959  ; 8.959  ; Rise       ; CLK                        ;
; TX        ; UART:send_data|tx_clk_tick ; 10.449 ; 10.449 ; Rise       ; UART:send_data|tx_clk_tick ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                      ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; BIN       ; CLK                        ; 8.959  ; 8.959  ; Rise       ; CLK                        ;
; TX        ; UART:send_data|tx_clk_tick ; 10.449 ; 10.449 ; Rise       ; UART:send_data|tx_clk_tick ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; ADC[0]     ; DATA[0]     ; 9.571 ;    ;    ; 9.571 ;
; ADC[1]     ; DATA[1]     ; 9.596 ;    ;    ; 9.596 ;
; ADC[2]     ; DATA[2]     ; 8.996 ;    ;    ; 8.996 ;
; ADC[3]     ; DATA[3]     ; 9.134 ;    ;    ; 9.134 ;
; ADC[4]     ; DATA[4]     ; 9.012 ;    ;    ; 9.012 ;
; ADC[5]     ; DATA[5]     ; 9.003 ;    ;    ; 9.003 ;
; ADC[6]     ; DATA[6]     ; 8.992 ;    ;    ; 8.992 ;
; ADC[7]     ; DATA[7]     ; 8.989 ;    ;    ; 8.989 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; ADC[0]     ; DATA[0]     ; 9.571 ;    ;    ; 9.571 ;
; ADC[1]     ; DATA[1]     ; 9.596 ;    ;    ; 9.596 ;
; ADC[2]     ; DATA[2]     ; 8.996 ;    ;    ; 8.996 ;
; ADC[3]     ; DATA[3]     ; 9.134 ;    ;    ; 9.134 ;
; ADC[4]     ; DATA[4]     ; 9.012 ;    ;    ; 9.012 ;
; ADC[5]     ; DATA[5]     ; 9.003 ;    ;    ; 9.003 ;
; ADC[6]     ; DATA[6]     ; 8.992 ;    ;    ; 8.992 ;
; ADC[7]     ; DATA[7]     ; 8.989 ;    ;    ; 8.989 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                      ;
+---------------------------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                                  ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------+----------------------------+----------+----------+----------+----------+
; CLK                                         ; CLK                        ; 228      ; 0        ; 0        ; 0        ;
; UART:send_data|tx_clk_tick                  ; CLK                        ; 1        ; 0        ; 0        ; 0        ;
; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 11       ; 19       ; 0        ; 0        ;
; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 27       ; 0        ; 0        ; 0        ;
+---------------------------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                       ;
+---------------------------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                                  ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------+----------------------------+----------+----------+----------+----------+
; CLK                                         ; CLK                        ; 228      ; 0        ; 0        ; 0        ;
; UART:send_data|tx_clk_tick                  ; CLK                        ; 1        ; 0        ; 0        ; 0        ;
; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 11       ; 19       ; 0        ; 0        ;
; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 27       ; 0        ; 0        ; 0        ;
+---------------------------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                   ;
+---------------------------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                                  ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------+----------------------------+----------+----------+----------+----------+
; CLK                                         ; UART:send_data|tx_clk_tick ; 6        ; 0        ; 0        ; 0        ;
; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 6        ; 6        ; 0        ; 0        ;
; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 18       ; 0        ; 0        ; 0        ;
+---------------------------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                    ;
+---------------------------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                                  ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------+----------------------------+----------+----------+----------+----------+
; CLK                                         ; UART:send_data|tx_clk_tick ; 6        ; 0        ; 0        ; 0        ;
; UART:send_data|TRANSMIT:transmitter|step[0] ; UART:send_data|tx_clk_tick ; 6        ; 6        ; 0        ; 0        ;
; UART:send_data|tx_clk_tick                  ; UART:send_data|tx_clk_tick ; 18       ; 0        ; 0        ; 0        ;
+---------------------------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 16    ; 16   ;
; Unconstrained Input Port Paths  ; 32    ; 32   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sat Apr  5 16:39:06 2014
Info: Command: quartus_sta ADC -c ADC
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Warning (335093): TimeQuest Timing Analyzer is analyzing 9 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ADC.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name UART:send_data|tx_clk_tick UART:send_data|tx_clk_tick
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name UART:send_data|TRANSMIT:transmitter|step[0] UART:send_data|TRANSMIT:transmitter|step[0]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.964
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.964             -17.949 UART:send_data|tx_clk_tick 
    Info (332119):    -6.010             -72.653 CLK 
Info (332146): Worst-case hold slack is -3.262
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.262             -11.044 UART:send_data|tx_clk_tick 
    Info (332119):     1.692               0.000 CLK 
Info (332146): Worst-case recovery slack is -8.563
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.563             -51.378 UART:send_data|tx_clk_tick 
Info (332146): Worst-case removal slack is 3.523
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.523               0.000 UART:send_data|tx_clk_tick 
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.289              -2.289 CLK 
    Info (332119):     0.230               0.000 UART:send_data|tx_clk_tick 
    Info (332119):     0.500               0.000 UART:send_data|TRANSMIT:transmitter|step[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 541 megabytes
    Info: Processing ended: Sat Apr  5 16:39:08 2014
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


