- **VHDL ( 15.09.04 ~ 15.09.05 , Part 1 )**
- 
> 


> VHDL을 1학년 수업이후 , HDL의 언어분류중 한개인 Verilog를 배우고 있는데,
이에 관해서 배웠던 것을 적어보도록 하겠습니다 .

**기본적인 Verilog의 문법 예시**
> module moduleName(Port1,Port2,Port3)

> reg,wire,Parameter와 같은 자료형 지정
> 
> always, assign , 하위 module call 

>  endmodule 



이러한 방법으로 대체적인 Module이 이루어져 있습니다 .

하지만 가장 중요한 것은 Stimulator / 회로의 모듈 문법은

약간씩 차이가 있기 때문에 적어가면서 설명하겠습니다. 


* Verilog의 구성 문법 설명 


>**module moduleName ( Port 1, Port 2 , Port 3 )**




> 단순하게 말하자면 module은 ***C언어의 main()과 유사***하다고 생각하면 됩니다 .



> 그 이유는 , 이 프로그램의 시작은 module 명령어로 시작이 되며 , 



> 그 이후에 모든 프로그램의 명령어 등이 시작이 됩니다 .

.

> **endmodule**



> 모든 module의 종료점입니다 . 상위 module 이던 , 하위 module이던 , 모든 프로그램의 종료점이 됩니다 . 

> 모든 회로와 시뮬레이터가 끝났다면 이 것을 꼭 적어주셔야 합니다 .



* 기본적인 자료형

> 1.reg (register variable)
> 
> 2.wire (Line variable)

> 3.Parameter

* 모든 자료형의 크기  설정 방법
> 모든 자료형이 유사하겠지만 ,기본적으로

> 자료형(reg,wire;;;) 변수이름 ; 지정으로 하는데

> 자료형 [저장하고 싶은 비트 수 ] 변수이름으로 저장을 하게 되면

> 그 자료형의 변수가 여러개가 나오는 것이 아닌 , 몇비트의 하나의 자료형의 변수를 가지고 있다는 것입니다 . 

* 그러한 자료형의 예시
> reg [7:0] (순서는 큰숫자를 앞에 적어야 합니다 . litle endian)

> reg[8:0] x = 9비트의 reg형 변수 x

> wire[9:0] y = 10비트의 wire형 변수 y

* reg
> 이 자료형은 값을 저장하는 variable입니다 . 모든 값을 다 저장할 수 있습니다 .

> 또한 이 자료형은 output Port로 지정을 해주어야 오류가 나지 않습니다.

> Ex) input a , reg a ( 이런 방식으로 초기화 할 경우 오류 발생 )

* wire

> 이 자료형은 간단하게 말해서 input Port만 가능하고 , 연결만 시켜주는 변수입니다 .

> 즉 , 값을 저장할 수는 없고 그에 따른 값을 reg변수에 전달하거나

> 다른 wire형 변수에 연결해주는 역할을 할 뿐입니다 . ( 선과 유사 )


> Ex) output r , wire r ( 이런식으로 하면 값을 저장해서 출력 해야 하는 데 , 

> wire는 값을 저장할 수 없기 때문에 오류가 발생하는 것입니다 .

* Parameter

> 이 변수는 #define X = 7 , 이런 방식과 같은 변수라고 생각하시면 됩니다 .
> Ex) Parameter X = 16; X에는 16이라는 수가 저장 
> 이와 같이 자주 쓰는 상수는 Parameter로 지정해 주는 것도 좋습니다 . 


* 이러한 자료형의 수치 표현 방법

**표현 할 수 있는 진법은 2,8,10,16진법으로 나타낼 수 있으며 ,
각각 b,o,d,h의 영어 문자를 사용해 나타냅니다.**

> Ex) A = 8'b0010 A는 8비트의 2진법을 사용하며 5,6번째 비트는 1 


> Ex) B = 16'bz B는 16비트이며  2진법 사용 , 하이 임피던스 상태입니다 .

> 또한 수치 구분을 위해 , _(언더바도 사용이 가능 합니다 . )

