+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                              ;
+------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                          ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; rst_controller_003|alt_rst_req_sync_uq1                                                                                            ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller_003|alt_rst_sync_uq1                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller_003                                                                                                                 ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller_002|alt_rst_req_sync_uq1                                                                                            ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller_002|alt_rst_sync_uq1                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller_002                                                                                                                 ; 33    ; 30             ; 0            ; 30             ; 1      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller_001|alt_rst_req_sync_uq1                                                                                            ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller_001|alt_rst_sync_uq1                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller_001                                                                                                                 ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller|alt_rst_req_sync_uq1                                                                                                ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller|alt_rst_sync_uq1                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller                                                                                                                     ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; irq_synchronizer_003                                                                                                               ; 5     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; irq_synchronizer_002                                                                                                               ; 5     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; irq_synchronizer_001                                                                                                               ; 5     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; irq_synchronizer                                                                                                                   ; 5     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; irq_mapper                                                                                                                         ; 6     ; 28             ; 2            ; 28             ; 32     ; 28              ; 28            ; 28              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|avalon_st_adapter_007|error_adapter_0                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|avalon_st_adapter_007                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|avalon_st_adapter_006|error_adapter_0                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|avalon_st_adapter_006                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|avalon_st_adapter_005|error_adapter_0                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|avalon_st_adapter_005                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|avalon_st_adapter_004|error_adapter_0                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|avalon_st_adapter_004                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|avalon_st_adapter_003|error_adapter_0                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|avalon_st_adapter_003                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|avalon_st_adapter_002|error_adapter_0                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|avalon_st_adapter_002                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|avalon_st_adapter_001|error_adapter_0                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|avalon_st_adapter_001                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|avalon_st_adapter|error_adapter_0                                                                                ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|avalon_st_adapter                                                                                                ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|rsp_mux|arb|adder                                                                                                ; 32    ; 16             ; 0            ; 16             ; 16     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|rsp_mux|arb                                                                                                      ; 12    ; 0              ; 4            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|rsp_mux                                                                                                          ; 779   ; 0              ; 0            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|rsp_demux_007                                                                                                    ; 100   ; 1              ; 2            ; 1              ; 98     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|rsp_demux_006                                                                                                    ; 100   ; 1              ; 2            ; 1              ; 98     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|rsp_demux_005                                                                                                    ; 100   ; 1              ; 2            ; 1              ; 98     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|rsp_demux_004                                                                                                    ; 100   ; 1              ; 2            ; 1              ; 98     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|rsp_demux_003                                                                                                    ; 100   ; 1              ; 2            ; 1              ; 98     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|rsp_demux_002                                                                                                    ; 100   ; 1              ; 2            ; 1              ; 98     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|rsp_demux_001                                                                                                    ; 100   ; 1              ; 2            ; 1              ; 98     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|rsp_demux                                                                                                        ; 100   ; 1              ; 2            ; 1              ; 98     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|cmd_mux_007                                                                                                      ; 100   ; 0              ; 2            ; 0              ; 98     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|cmd_mux_006                                                                                                      ; 100   ; 0              ; 2            ; 0              ; 98     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|cmd_mux_005                                                                                                      ; 100   ; 0              ; 2            ; 0              ; 98     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|cmd_mux_004                                                                                                      ; 100   ; 0              ; 2            ; 0              ; 98     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|cmd_mux_003                                                                                                      ; 100   ; 0              ; 2            ; 0              ; 98     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|cmd_mux_002                                                                                                      ; 100   ; 0              ; 2            ; 0              ; 98     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|cmd_mux_001                                                                                                      ; 100   ; 0              ; 2            ; 0              ; 98     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|cmd_mux                                                                                                          ; 100   ; 0              ; 2            ; 0              ; 98     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|cmd_demux                                                                                                        ; 114   ; 64             ; 2            ; 64             ; 777    ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|mm_clock_crossing_bridge_m0_limiter                                                                              ; 198   ; 0              ; 0            ; 0              ; 203    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|router_008|the_default_decode                                                                                    ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|router_008                                                                                                       ; 92    ; 0              ; 2            ; 0              ; 98     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|router_007|the_default_decode                                                                                    ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|router_007                                                                                                       ; 92    ; 0              ; 2            ; 0              ; 98     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|router_006|the_default_decode                                                                                    ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|router_006                                                                                                       ; 92    ; 0              ; 2            ; 0              ; 98     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|router_005|the_default_decode                                                                                    ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|router_005                                                                                                       ; 92    ; 0              ; 2            ; 0              ; 98     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|router_004|the_default_decode                                                                                    ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|router_004                                                                                                       ; 92    ; 0              ; 2            ; 0              ; 98     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|router_003|the_default_decode                                                                                    ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|router_003                                                                                                       ; 92    ; 0              ; 2            ; 0              ; 98     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|router_002|the_default_decode                                                                                    ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|router_002                                                                                                       ; 92    ; 0              ; 2            ; 0              ; 98     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|router_001|the_default_decode                                                                                    ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|router_001                                                                                                       ; 92    ; 0              ; 2            ; 0              ; 98     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|router|the_default_decode                                                                                        ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|router                                                                                                           ; 92    ; 0              ; 5            ; 0              ; 98     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|timer_0_s1_agent_rsp_fifo                                                                                        ; 132   ; 39             ; 0            ; 39             ; 91     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|timer_0_s1_agent|uncompressor                                                                                    ; 26    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|timer_0_s1_agent                                                                                                 ; 265   ; 39             ; 45           ; 39             ; 272    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|cpu_reset_n_s1_agent_rsp_fifo                                                                                    ; 132   ; 39             ; 0            ; 39             ; 91     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|cpu_reset_n_s1_agent|uncompressor                                                                                ; 26    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|cpu_reset_n_s1_agent                                                                                             ; 265   ; 39             ; 45           ; 39             ; 272    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|key_s1_agent_rsp_fifo                                                                                            ; 132   ; 39             ; 0            ; 39             ; 91     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|key_s1_agent|uncompressor                                                                                        ; 26    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|key_s1_agent                                                                                                     ; 265   ; 39             ; 45           ; 39             ; 272    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|ledr_s1_agent_rsp_fifo                                                                                           ; 132   ; 39             ; 0            ; 39             ; 91     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|ledr_s1_agent|uncompressor                                                                                       ; 26    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|ledr_s1_agent                                                                                                    ; 265   ; 39             ; 45           ; 39             ; 272    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|ledg_s1_agent_rsp_fifo                                                                                           ; 132   ; 39             ; 0            ; 39             ; 91     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|ledg_s1_agent|uncompressor                                                                                       ; 26    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|ledg_s1_agent                                                                                                    ; 265   ; 39             ; 45           ; 39             ; 272    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|sd_dat_s1_agent_rsp_fifo                                                                                         ; 132   ; 39             ; 0            ; 39             ; 91     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|sd_dat_s1_agent|uncompressor                                                                                     ; 26    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|sd_dat_s1_agent                                                                                                  ; 265   ; 39             ; 45           ; 39             ; 272    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|sd_cmd_s1_agent_rsp_fifo                                                                                         ; 132   ; 39             ; 0            ; 39             ; 91     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|sd_cmd_s1_agent|uncompressor                                                                                     ; 26    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|sd_cmd_s1_agent                                                                                                  ; 265   ; 39             ; 45           ; 39             ; 272    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|sd_clk_s1_agent_rsp_fifo                                                                                         ; 132   ; 39             ; 0            ; 39             ; 91     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|sd_clk_s1_agent|uncompressor                                                                                     ; 26    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|sd_clk_s1_agent                                                                                                  ; 265   ; 39             ; 45           ; 39             ; 272    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|mm_clock_crossing_bridge_m0_agent                                                                                ; 155   ; 35             ; 66           ; 35             ; 124    ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|timer_0_s1_translator                                                                                            ; 79    ; 22             ; 28           ; 22             ; 55     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|cpu_reset_n_s1_translator                                                                                        ; 95    ; 6              ; 13           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|key_s1_translator                                                                                                ; 95    ; 6              ; 13           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|ledr_s1_translator                                                                                               ; 95    ; 6              ; 13           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|ledg_s1_translator                                                                                               ; 95    ; 6              ; 13           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|sd_dat_s1_translator                                                                                             ; 95    ; 6              ; 13           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|sd_cmd_s1_translator                                                                                             ; 95    ; 6              ; 13           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|sd_clk_s1_translator                                                                                             ; 95    ; 6              ; 13           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|mm_clock_crossing_bridge_m0_translator                                                                           ; 96    ; 10             ; 2            ; 10             ; 89     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1                                                                                                                  ; 294   ; 0              ; 0            ; 0              ; 307    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_003                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_002                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_001                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter                                                                                                ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|crosser_003|clock_xer|out_to_in_synchronizer                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|crosser_003|clock_xer|in_to_out_synchronizer                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|crosser_003|clock_xer                                                                                            ; 111   ; 0              ; 0            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|crosser_003                                                                                                      ; 113   ; 2              ; 0            ; 2              ; 107    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|crosser_002|clock_xer|out_to_in_synchronizer                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|crosser_002|clock_xer|in_to_out_synchronizer                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|crosser_002|clock_xer                                                                                            ; 111   ; 0              ; 0            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|crosser_002                                                                                                      ; 113   ; 2              ; 0            ; 2              ; 107    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|crosser_001|clock_xer|out_to_in_synchronizer                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|crosser_001|clock_xer|in_to_out_synchronizer                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|crosser_001|clock_xer                                                                                            ; 111   ; 0              ; 0            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|crosser_001                                                                                                      ; 113   ; 2              ; 0            ; 2              ; 107    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|crosser|clock_xer|out_to_in_synchronizer                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|crosser|clock_xer|in_to_out_synchronizer                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|crosser|clock_xer                                                                                                ; 111   ; 0              ; 0            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|crosser                                                                                                          ; 113   ; 2              ; 0            ; 2              ; 107    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_001|arb|adder                                                                                            ; 12    ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_001|arb                                                                                                  ; 7     ; 0              ; 4            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_001                                                                                                      ; 321   ; 0              ; 0            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux|arb|adder                                                                                                ; 16    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux|arb                                                                                                      ; 8     ; 0              ; 4            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux                                                                                                          ; 427   ; 0              ; 0            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_demux_003                                                                                                    ; 110   ; 4              ; 2            ; 4              ; 213    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_demux_002                                                                                                    ; 109   ; 1              ; 2            ; 1              ; 107    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_demux_001                                                                                                    ; 110   ; 4              ; 2            ; 4              ; 213    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_demux                                                                                                        ; 110   ; 4              ; 2            ; 4              ; 213    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_003|arb|adder                                                                                            ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_003|arb                                                                                                  ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_003                                                                                                      ; 215   ; 0              ; 0            ; 0              ; 108    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_002                                                                                                      ; 109   ; 0              ; 2            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_001|arb|adder                                                                                            ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_001|arb                                                                                                  ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_001                                                                                                      ; 215   ; 0              ; 0            ; 0              ; 108    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux|arb|adder                                                                                                ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux|arb                                                                                                      ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux                                                                                                          ; 215   ; 0              ; 0            ; 0              ; 108    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_demux_001                                                                                                    ; 111   ; 9              ; 2            ; 9              ; 319    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_demux                                                                                                        ; 112   ; 16             ; 2            ; 16             ; 425    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_005|the_default_decode                                                                                    ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_005                                                                                                       ; 105   ; 0              ; 2            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_004|the_default_decode                                                                                    ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_004                                                                                                       ; 105   ; 0              ; 2            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_003|the_default_decode                                                                                    ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_003                                                                                                       ; 105   ; 0              ; 2            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_002|the_default_decode                                                                                    ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_002                                                                                                       ; 105   ; 0              ; 2            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_001|the_default_decode                                                                                    ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_001                                                                                                       ; 105   ; 0              ; 4            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router|the_default_decode                                                                                        ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router                                                                                                           ; 105   ; 0              ; 4            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|onchip_memory_s1_agent_rsp_fifo                                                                                  ; 145   ; 39             ; 0            ; 39             ; 104    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|onchip_memory_s1_agent|uncompressor                                                                              ; 41    ; 1              ; 0            ; 1              ; 39     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|onchip_memory_s1_agent                                                                                           ; 287   ; 39             ; 41           ; 39             ; 311    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|mm_clock_crossing_bridge_s0_agent_rsp_fifo                                                                       ; 145   ; 39             ; 0            ; 39             ; 104    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|mm_clock_crossing_bridge_s0_agent|uncompressor                                                                   ; 41    ; 1              ; 0            ; 1              ; 39     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|mm_clock_crossing_bridge_s0_agent                                                                                ; 287   ; 39             ; 41           ; 39             ; 311    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu_debug_mem_slave_agent_rsp_fifo                                                                               ; 145   ; 39             ; 0            ; 39             ; 104    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu_debug_mem_slave_agent|uncompressor                                                                           ; 41    ; 1              ; 0            ; 1              ; 39     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu_debug_mem_slave_agent                                                                                        ; 287   ; 39             ; 41           ; 39             ; 311    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|jtag_uart_avalon_jtag_slave_agent_rdata_fifo                                                                     ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                                                       ; 145   ; 39             ; 0            ; 39             ; 104    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|jtag_uart_avalon_jtag_slave_agent|uncompressor                                                                   ; 41    ; 1              ; 0            ; 1              ; 39     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|jtag_uart_avalon_jtag_slave_agent                                                                                ; 287   ; 39             ; 41           ; 39             ; 311    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu_instruction_master_agent                                                                                     ; 177   ; 35             ; 75           ; 35             ; 137    ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu_data_master_agent                                                                                            ; 177   ; 35             ; 75           ; 35             ; 137    ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|onchip_memory_s1_translator                                                                                      ; 108   ; 7              ; 8            ; 7              ; 90     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|mm_clock_crossing_bridge_s0_translator                                                                           ; 108   ; 4              ; 13           ; 4              ; 86     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu_debug_mem_slave_translator                                                                                   ; 108   ; 5              ; 16           ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|jtag_uart_avalon_jtag_slave_translator                                                                           ; 108   ; 5              ; 27           ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu_instruction_master_translator                                                                                ; 109   ; 51             ; 0            ; 51             ; 101    ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu_data_master_translator                                                                                       ; 109   ; 12             ; 0            ; 12             ; 101    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0                                                                                                                  ; 227   ; 0              ; 0            ; 0              ; 258    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_0                                                                                                                            ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sd_dat                                                                                                                             ; 38    ; 0              ; 28           ; 0              ; 32     ; 0               ; 0             ; 0               ; 4     ; 0              ; 0            ; 0                ; 0                 ;
; sd_cmd                                                                                                                             ; 38    ; 0              ; 31           ; 0              ; 32     ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; sd_clk                                                                                                                             ; 38    ; 31             ; 31           ; 31             ; 33     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_100                                                                                                                            ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; onchip_memory|the_altsyncram|auto_generated|mux2                                                                                   ; 324   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; onchip_memory|the_altsyncram|auto_generated|decode3                                                                                ; 5     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; onchip_memory|the_altsyncram|auto_generated                                                                                        ; 56    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; onchip_memory                                                                                                                      ; 60    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_clock_crossing_bridge|rsp_fifo|read_crosser|sync[2].u                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_clock_crossing_bridge|rsp_fifo|read_crosser|sync[1].u                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_clock_crossing_bridge|rsp_fifo|read_crosser|sync[0].u                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_clock_crossing_bridge|rsp_fifo|read_crosser                                                                                     ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_clock_crossing_bridge|rsp_fifo|write_crosser|sync[2].u                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_clock_crossing_bridge|rsp_fifo|write_crosser|sync[1].u                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_clock_crossing_bridge|rsp_fifo|write_crosser|sync[0].u                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_clock_crossing_bridge|rsp_fifo|write_crosser                                                                                    ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_clock_crossing_bridge|rsp_fifo                                                                                                  ; 113   ; 76             ; 0            ; 76             ; 37     ; 76              ; 76            ; 76              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_clock_crossing_bridge|cmd_fifo|read_crosser|sync[2].u                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_clock_crossing_bridge|cmd_fifo|read_crosser|sync[1].u                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_clock_crossing_bridge|cmd_fifo|read_crosser|sync[0].u                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_clock_crossing_bridge|cmd_fifo|read_crosser                                                                                     ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_clock_crossing_bridge|cmd_fifo|write_crosser|sync[2].u                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_clock_crossing_bridge|cmd_fifo|write_crosser|sync[1].u                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_clock_crossing_bridge|cmd_fifo|write_crosser|sync[0].u                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_clock_crossing_bridge|cmd_fifo|write_crosser                                                                                    ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_clock_crossing_bridge|cmd_fifo                                                                                                  ; 133   ; 75             ; 0            ; 75             ; 54     ; 75              ; 75            ; 75              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_clock_crossing_bridge                                                                                                           ; 90    ; 0              ; 0            ; 0              ; 86     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ledr                                                                                                                               ; 38    ; 22             ; 22           ; 22             ; 42     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ledg                                                                                                                               ; 38    ; 24             ; 24           ; 24             ; 40     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; key                                                                                                                                ; 42    ; 0              ; 28           ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart|the_SD_CARD_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                                        ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart|the_SD_CARD_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                                  ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart|the_SD_CARD_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                                       ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart|the_SD_CARD_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                                        ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart|the_SD_CARD_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                                    ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart|the_SD_CARD_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo                                                               ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart|the_SD_CARD_jtag_uart_scfifo_r|rfifo|auto_generated                                                                      ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart|the_SD_CARD_jtag_uart_scfifo_r                                                                                           ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart|the_SD_CARD_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                                        ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart|the_SD_CARD_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                                  ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart|the_SD_CARD_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                                       ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart|the_SD_CARD_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                                        ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart|the_SD_CARD_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                                    ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart|the_SD_CARD_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo                                                               ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart|the_SD_CARD_jtag_uart_scfifo_w|wfifo|auto_generated                                                                      ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart|the_SD_CARD_jtag_uart_scfifo_w                                                                                           ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart                                                                                                                          ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu_reset_n                                                                                                                        ; 39    ; 0              ; 31           ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|the_SD_CARD_cpu_cpu_nios2_oci|the_SD_CARD_cpu_cpu_debug_slave_wrapper|the_SD_CARD_cpu_cpu_debug_slave_sysclk               ; 43    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|the_SD_CARD_cpu_cpu_nios2_oci|the_SD_CARD_cpu_cpu_debug_slave_wrapper|the_SD_CARD_cpu_cpu_debug_slave_tck                  ; 131   ; 0              ; 1            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|the_SD_CARD_cpu_cpu_nios2_oci|the_SD_CARD_cpu_cpu_debug_slave_wrapper                                                      ; 123   ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|the_SD_CARD_cpu_cpu_nios2_oci|the_SD_CARD_cpu_cpu_nios2_ocimem|SD_CARD_cpu_cpu_ociram_sp_ram|the_altsyncram|auto_generated ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|the_SD_CARD_cpu_cpu_nios2_oci|the_SD_CARD_cpu_cpu_nios2_ocimem|SD_CARD_cpu_cpu_ociram_sp_ram                               ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|the_SD_CARD_cpu_cpu_nios2_oci|the_SD_CARD_cpu_cpu_nios2_ocimem                                                             ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|the_SD_CARD_cpu_cpu_nios2_oci|the_SD_CARD_cpu_cpu_nios2_avalon_reg                                                         ; 48    ; 0              ; 28           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|the_SD_CARD_cpu_cpu_nios2_oci|the_SD_CARD_cpu_cpu_nios2_oci_im                                                             ; 54    ; 38             ; 51           ; 38             ; 47     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|the_SD_CARD_cpu_cpu_nios2_oci|the_SD_CARD_cpu_cpu_nios2_oci_pib                                                            ; 0     ; 36             ; 0            ; 36             ; 36     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|the_SD_CARD_cpu_cpu_nios2_oci|the_SD_CARD_cpu_cpu_nios2_oci_fifo|the_SD_CARD_cpu_cpu_nios2_oci_fifo_cnt_inc                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|the_SD_CARD_cpu_cpu_nios2_oci|the_SD_CARD_cpu_cpu_nios2_oci_fifo|the_SD_CARD_cpu_cpu_nios2_oci_fifo_wrptr_inc              ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|the_SD_CARD_cpu_cpu_nios2_oci|the_SD_CARD_cpu_cpu_nios2_oci_fifo|the_SD_CARD_cpu_cpu_nios2_oci_compute_input_tm_cnt        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|the_SD_CARD_cpu_cpu_nios2_oci|the_SD_CARD_cpu_cpu_nios2_oci_fifo                                                           ; 115   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|the_SD_CARD_cpu_cpu_nios2_oci|the_SD_CARD_cpu_cpu_nios2_oci_dtrace|SD_CARD_cpu_cpu_nios2_oci_trc_ctrl_td_mode              ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|the_SD_CARD_cpu_cpu_nios2_oci|the_SD_CARD_cpu_cpu_nios2_oci_dtrace                                                         ; 110   ; 0              ; 99           ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|the_SD_CARD_cpu_cpu_nios2_oci|the_SD_CARD_cpu_cpu_nios2_oci_itrace                                                         ; 24    ; 52             ; 22           ; 52             ; 53     ; 52              ; 52            ; 52              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|the_SD_CARD_cpu_cpu_nios2_oci|the_SD_CARD_cpu_cpu_nios2_oci_dbrk                                                           ; 95    ; 0              ; 0            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|the_SD_CARD_cpu_cpu_nios2_oci|the_SD_CARD_cpu_cpu_nios2_oci_xbrk                                                           ; 61    ; 5              ; 58           ; 5              ; 6      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|the_SD_CARD_cpu_cpu_nios2_oci|the_SD_CARD_cpu_cpu_nios2_oci_break                                                          ; 51    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|the_SD_CARD_cpu_cpu_nios2_oci|the_SD_CARD_cpu_cpu_nios2_oci_debug                                                          ; 50    ; 1              ; 30           ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|the_SD_CARD_cpu_cpu_nios2_oci                                                                                              ; 170   ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|SD_CARD_cpu_cpu_register_bank_b|the_altsyncram|auto_generated                                                              ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|SD_CARD_cpu_cpu_register_bank_b                                                                                            ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|SD_CARD_cpu_cpu_register_bank_a|the_altsyncram|auto_generated                                                              ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|SD_CARD_cpu_cpu_register_bank_a                                                                                            ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|the_SD_CARD_cpu_cpu_test_bench                                                                                             ; 575   ; 3              ; 541          ; 3              ; 33     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu                                                                                                                            ; 149   ; 1              ; 28           ; 1              ; 125    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu                                                                                                                                ; 149   ; 0              ; 0            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
