## 15_RCC(第一节)时钟树讲解

1.讲解时钟树

2.重写时钟配置函数

### 1.时钟树主系统时钟讲解

#### HSE时钟

- HSE：High Speed External Clock signal，即**高速的外部时钟**。

- 来源：无源晶振（4-16M），通常使用8M。 

  - 当使用有源晶振时，时钟从 OSC_IN 引脚进入，OSC_OUT 引脚悬空，当选用无源 

    晶振时，时钟从 OSC_IN 和 OSC_OUT 进入，并且要配谐振电容。 

- 控制：RCC_CR 时钟控制寄存器的位16：HSEON控制。

- 当确定 PLL 时钟来源的时候，HSE 可以不分频或者 2 分频，这个由时钟配置寄存器 CFGR 的位 17：PLLXTPRE 设置，**我们设置为 HSE不分频**。

#### PLL 时钟源（PLLSRC）

PLL 时钟来源可以有两个，一个来自 HSE，另外一个是 HSI/2，具体用哪个由时钟配置寄存器 CFGR 的位 16：PLLSRC 设置。HSI 是内部高速的时钟信号，频率为 8M，根据温度和环境的情况频率会有漂移，一般不作为 PLL 的时钟来源。**这里我们选 HSE 作为PLL 的时钟来源**。 

#### HSI时钟

-  HSI：Low Speed Internal Clock signal，**高速的内部时钟**。
- 来源：芯片内部，大小为8M，当HSE故障时，系统时钟会自动切换到HSI，直到HSE启动成功。 
- 控制： RCC_CR 时钟控制寄存器的位0：HSION控制

#### 锁相环时钟 PLLCLK 

- 锁相环时钟：PLLCLK 

- 来源：(HSI/2、HSE)经过倍频所得 。 

- 控制：CFGR：PLLXTPRE、PLLMUL 

  ![](pic/41.png)

  ![](pic/42.png)

  PLLXTPRE 

  ​	0：HSE不分频

  ​	1：HSE2分频

  PLLSRC

  ​	0：HSI振荡器时钟经过2分频后作为PLL输入时钟

  ​	1：HSE时钟作为PLL输入时钟

- 注意：PLL时钟源头使用HIS/2的时候，PLLMUL最大只能是16，这个时候PLLCLK最大只能是64M，小于ST官方推 荐的最大时钟72M。

#### 系统时钟 SYSCLK

- 锁相环时钟：SYSCLK，最高为72M（ST官方推荐的） 
- 来源：HSI、HSE、PLLCLK。 
- 控制：CFGR：SW 
- 注意：通常的配置是SYSCLK=PLLCLK=72M。

#### HCLK时钟(AHB 总线时钟)

- HCLK：AHB高速总线时钟，速度最高为72M。为AHB总线的外设提供时钟、为Cortex系统定时器提供时钟（SysTick）、为内核提供时钟（FCLK）。 
- AHB：advanced high-performance bus。 
- 来源：系统时钟分频得到，一般设置HCLK=SYSCLK=72M 
- 控制： CFGR：HPRE

#### PCLK1时钟

- PCLK1：APB1低速总线时钟，最高为36M。为APB1总线的外设提供时钟。2分频之后则为APB1总线的定时器2-7提供时钟，最大为72M。 
- 来源：HCLK分频得到，一般配置PCLK1=HCLK/2=36M 
- 控制： RCC_CFGR 时钟配置寄存器的PPRE1位

#### PCLK2时钟

- PCLK2：APB2高速总线时钟，最高为72M。为APB2总线的外设提供时钟。为APB1总线的定时器1和8提供时钟，最大为72M。 
- 来源：HCLK分频得到，一般配置PCLK1=HCLK=72M 
- 控制： RCC_CFGR 时钟配置寄存器的PPRE2位

#### RTC时钟

- RTC时钟：为芯片内部的RTC外设提供时钟。 
- 来源：HSE_RTC（HSE分频得到）、LSE（外部32.768KHZ的晶体提供）、LSI（32KHZ）。 
- 控制： RCC备份域控制寄存器RCC_BDCR：RTCSEL位控制 

独立看门狗时钟：IWDGCLK，由LSI提供

#### MCO时钟输出

- MCO：microcontroller clock output，微控制器时钟输出引脚，由PA8复用所得。 
- 来源：PLLCLK/2，HSE、HSI、SYSCLK 
- 控制：CRGR：MCO



### 系统时钟配置流程

首先利用HSE（高速外部时钟信号）来配置系统时钟，

HSE使用8M的无源晶振不分频经过**PLLXTPRE**,再进入PLL的时钟源，通过设置PLL的倍频因子，对PLL的时钟来进行倍频（进行9倍频）->PLLCLK=8M*9=72M

设置系统时钟：SYSCLK=PLLCLK=72M

配置三条总线的分频因子

首先配置AHB预分频器，这里设置为1分屏（实际上就是不变），出来的AHB时钟就为72M

AHB之后又会经过APB1,APB2的预分频器。

因为APB1最大为36M，所以要进行2分频

APB2最大为72M，所以进行1分频，

剩下的外设再使用的时候再进行配置。



![](pic/43.png)