/**
 * Copyright (c) @CompanyNameMagicTag 2023-2023. All rights reserved.
 *
 * Description: pcie_pcs_rb_regs.h header file
 * Author: @CompanyNameTag
 */


#ifndef GF61_PCIE_PCS_RB_REGS_H
#define GF61_PCIE_PCS_RB_REGS_H


/* phy优化寄存器 */
#define GF61_PCIE_PHY_BASE_ADDRESS           0x40109000
#define GF61_PCIE_PHY_BASE_ADDRESS_GT        0x53109000
#define GF61_PCIE_PHY_DA_PLL_ICP_OFF         0x0A18
#define GF61_PCIE_PHY_REG_RX_TST_OFF         0x1590
#define GF61_PCIE_PHY_RG_RX0_EQ_OFF          0x1534
#define GF61_PCIE_PHY_OFSTK_SEL_COUNT_OFF    0x1524
#define GF61_PCIE_PHY_RX_CTLE_OFF            0x1574
#define GF61_PCIE_PHY_RXCTRL_GSA_OFF         0x1530
#define GF61_PCIE_PHY_DA_RX0_CDR_KP_OFF      0x1564
#define GF61_PCIE_PHY_DA_RX0_CDR_KI_OFF      0X1540
#endif
