

`      	`**Circuits Reprogrammables & Conception des Circuits Intégrés Numériques En VHDL**

`      				   `**Implémentation FPGA**





**1. Première compilation**

![](./Quartus/Aspose.Words.18bec712-d544-4186-b812-39d7fd4f1ab3.002.png)


**2. Assignements des Pins**

![](./Quartus/Aspose.Words.18bec712-d544-4186-b812-39d7fd4f1ab3.003.png)


**3. Le net List**





![](./Quartus/Aspose.Words.18bec712-d544-4186-b812-39d7fd4f1ab3.004.png)

**4. Le schéma électronique du diviseur de Fréquence**

![](./Quartus/Aspose.Words.18bec712-d544-4186-b812-39d7fd4f1ab3.005.png)

**5. Le schéma électronique du compteur BCD**

![](./Quartus/Aspose.Words.18bec712-d544-4186-b812-39d7fd4f1ab3.006.png)

**6. Le schéma électronique du multiplexeur Temporel**

![]./Quartus/(Aspose.Words.18bec712-d544-4186-b812-39d7fd4f1ab3.007.png)

**7. Le schéma électronique du décodeur 7 segments**

![](./Quartus/Aspose.Words.18bec712-d544-4186-b812-39d7fd4f1ab3.008.png)
![](./Quartus/Aspose.Words.18bec712-d544-4186-b812-39d7fd4f1ab3.009.png)
![](./Quartus/Aspose.Words.18bec712-d544-4186-b812-39d7fd4f1ab3.010.png)
