{"patent_id": "10-2022-7046378", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2023-0038429", "출원번호": "10-2022-7046378", "발명의 명칭": "계산 장치, 집적 회로 칩, 보드 카드, 전자 기기 및 계산 방법", "출원인": "캠브리콘", "발명자": "타오, 진후아"}}
{"patent_id": "10-2022-7046378", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "메인 처리 회로 및 적어도 하나의 슬레이브 처리 회로를 포함하는 계산 장치에 있어서,상기 메인 처리 회로는 메인 명령에 응답하여 메인 연산 작업을 수행하도록 구성되고,상기 슬레이브 처리 회로는 슬레이브 명령에 응답하여 슬레이브 연산 작업을 수행하도록 구성되며,여기서, 상기 메인 연산 작업은 상기 슬레이브 연산 작업에 대한 전 처리 작업 및/또는 후 처리 작업을 포함하고, 상기 메인 명령 및 상기 슬레이브 명령은 상기 계산 장치가 수신한 계산 명령에 기반하여 해석하여 얻어진것인것을 특징으로 하는 상기 계산 장치."}
{"patent_id": "10-2022-7046378", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 메인 처리 회로는,상기 계산 명령을 취득하고 상기 계산 명령을 해석함으로써, 상기 메인 명령 및 상기 슬레이브 명령을 얻고;상기 슬레이브 명령을 상기 슬레이브 처리 회로에 송신하도록 구성되는것을 특징으로 하는 상기 계산 장치."}
{"patent_id": "10-2022-7046378", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서,제어 회로를 더 포함하며,상기 제어 회로는,상기 계산 명령을 취득하고 상기 계산 명령을 해석함으로써, 상기 메인 명령 및 상기 슬레이브 명령을 얻고;상기 메인 명령을 상기 메인 처리 회로에 송신하고; 상기 슬레이브 명령을 상기 슬레이브 처리 회로에 송신하도록 구성되는것을 특징으로 하는 상기 계산 장치."}
{"patent_id": "10-2022-7046378", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항에 있어서,상기 메인 명령은 상기 전 처리 작업 및/또는 상기 후 처리 작업을 식별하기 위한 식별 비트를 포함하는것을 특징으로 하는 상기 계산 장치."}
{"patent_id": "10-2022-7046378", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1항에 있어서,상기 계산 명령은 상기 메인 명령 중의 상기 전 처리 작업 및 상기 후 처리 작업을 구분하기 위한 프리셋 비트를 포함하는것을 특징으로 하는 상기 계산 장치."}
{"patent_id": "10-2022-7046378", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "공개특허 10-2023-0038429-3-제1항에 있어서,상기 메인 처리 회로는 상기 메인 연산 작업을 수행하기 위한 데이터 처리 유닛을 포함하고, 상기 데이터 처리유닛은 데이터 변환 작업을 수행하기 위한 데이터 변환 회로 및/또는 데이터 스플라이싱 작업을 수행하기 위한데이터 스플라이싱 회로를 포함하는것을 특징으로 하는 상기 계산 장치."}
{"patent_id": "10-2022-7046378", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제6항에 있어서,상기 데이터 변환 회로는 다양한 서로 다른 데이터 유형 간의 계산 데이터의 변환을 구현하기 위한 하나 또는복수의 변환기를 포함하는것을 특징으로 하는 상기 계산 장치."}
{"patent_id": "10-2022-7046378", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제6항에 있어서,상기 데이터 스플라이싱 회로는 소정의 비트 길이로 계산 데이터를 분할하고, 분할된 후 얻어진 복수의 데이터블록을 소정의 순서로 스플라이싱하도록 구성되는것을 특징으로 하는 상기 계산 장치."}
{"patent_id": "10-2022-7046378", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제1항에 있어서,상기 메인 처리 회로는 일 세트 또는 복수 세트의 흐름 연산 회로를 포함하고, 상기 각 세트의 흐름 연산 회로는 하나의 연산 라인을 형성하고 또한 하나 또는 복수의 연산기를 포함하며, 여기서 상기 각 세트의 흐름 연산회로가 복수의 연산기를 포함할 경우, 상기 복수의 연산기는 연결되며 상기 메인 명령에 기반하여 선택적으로참여하여 상기 메인 연산 작업을 수행하도록 구성되는것을 특징으로 하는 상기 계산 장치."}
{"patent_id": "10-2022-7046378", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제9항에 있어서,상기 메인 처리 회로는 적어도 두 개의 연산 라인을 포함하여, 각 연산 라인은,난수 처리 회로, 가감 회로, 감산 회로, 테이블 조사 회로, 매개변수 구성 회로, 곱셈기, 나눗셈기, 풀링기, 비교기, 절대값 계산 회로, 논리 연산기, 위치 색인 회로 또는 필터 중의 하나 또는 복수의 연산기 또는 회로를포함하는 것을 특징으로 하는 상기 계산 장치."}
{"patent_id": "10-2022-7046378", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제1항에 있어서,상기 슬레이브 처리 회로는 상기 슬레이브 연산 작업을 수행하기 위한 복수의 연산 회로를 포함하며, 상기 복수의 연산 회로는 연결되며 복수 레벨의 흐름의 연산 작업을 수행하도록 구성되고, 여기서 상기 연산 회로는 벡터연산을 적어도 수행하기 위해 곱셈 회로, 비교 회로, 누적 회로 및 회전수 회로 중의 하나 또는 복수를 포함하는것을 특징으로 하는 상기 계산 장치."}
{"patent_id": "10-2022-7046378", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "공개특허 10-2023-0038429-4-제11항에 있어서,상기 슬레이브 명령은 상기 전 처리 작업을 거친 계산 데이터에 대해 컨볼루션 연산을 수행하는 컨볼루션 명령을 포함하고,상기 슬레이브 처리 회로는 상기 컨볼루션 명령에 기반하여 상기 전 처리 작업을 거친 계산 데이터에 대해 컨볼루션 연산을 수행하도록 구성되는것을 특징으로 하는 상기 계산 장치."}
{"patent_id": "10-2022-7046378", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제1항 내지 제12항 중 어는 한 항에 기재된 계산 장치를 포함하는것을 특징으로 하는 집적 회로 칩."}
{"patent_id": "10-2022-7046378", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제13항에 기재된 집적 회로 칩을 포함하는것을 특징으로 하는 보드 카드."}
{"patent_id": "10-2022-7046378", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제13항에 기재된 집적 회로 칩을 포함하는것을 특징으로 하는 전자 기기."}
{"patent_id": "10-2022-7046378", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "계산 장치를 사용하여 계산 작업을 수행하는 방법에 있어서,상기 계산 장치는 메인 처리 회로 및 적어도 하나의 슬레이브 처리 회로를 포함하며, 상기 방법은,상기 메인 처리 회로를 메인 명령에 응답하여 메인 연산 작업을 수행하도록 구성하는 것, 및상기 슬레이브 처리 회로를 슬레이브 명령에 응답하여 슬레이브 연산 작업을 수행하도록 구성하는 것을 포함하며,여기서, 상기 메인 연산 작업은 상기 슬레이브 연산 작업에 대한 전 처리 작업 및/또는 후 처리 작업을 포함하고, 상기 메인 명령 및 상기 슬레이브 명령은 상기 계산 장치가 수신한 계산 명령에 기반하여 해석하여 얻어진것인것을 특징으로 하는 상기 방법."}
{"patent_id": "10-2022-7046378", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제16항에 있어서,상기 메인 처리 회로를, 상기 계산 명령을 취득하고 상기 계산 명령을 해석함으로써, 상기 메인 명령 및 상기 슬레이브 명령을 얻고, 상기 슬레이브 명령을 상기 슬레이브 처리 회로에 송신하도록 구성하는것을 특징으로 하는 상기 방법."}
{"patent_id": "10-2022-7046378", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제16항에 있어서,계산 장치는 제어 회로를 포함하며, 상기 방법은,공개특허 10-2023-0038429-5-제어 회로를, 상기 계산 명령을 취득하고 상기 계산 명령을 해석함으로써, 상기 메인 명령 및 상기 슬레이브 명령을 얻고, 상기 메인 명령을 상기 메인 처리 회로에 송신하고 상기 슬레이브 명령을 상기 슬레이브 처리 회로에 송신하도록 구성하는 것을 더 포함하는것을 특징으로 하는 상기 방법."}
{"patent_id": "10-2022-7046378", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제16항에 있어서,상기 메인 명령은 상기 전 처리 작업 및/또는 상기 후 처리 작업을 식별하기 위한 식별 비트를 포함하는것을 특징으로 하는 상기 방법."}
{"patent_id": "10-2022-7046378", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제16항에 있어서,상기 계산 명령은 상기 메인 명령 중의 상기 전 처리 작업 및 상기 후 처리 작업을 구분하기 위한 프리셋 비트를 포함하는것을 특징으로 하는 상기 방법."}
{"patent_id": "10-2022-7046378", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_21", "content": "제16항에 있어서, 상기 메인 처리 회로는 데이터 처리 유닛을 포함하며, 상기 데이터 처리 유닛은 데이터 변환회로 및/또는 데이터 스플라이싱 회로를 포함하고, 상기 방법은 데이터 처리 유닛을 상기 메인 연산 작업을 수행하도록 구성하는 것, 상기 데이터 변환 회로를 데이터 변환 작업을 수행하도록 구성하는 것, 및 상기 데이터 스플라이싱 회로를 데이터 스플라이싱 작업을 수행하도록 구성하는 것을 포함하는것을 특징으로 하는 상기 방법."}
{"patent_id": "10-2022-7046378", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_22", "content": "제21항에 있어서,상기 데이터 변환 회로는 하나 또는 복수의 변환기를 포함하고, 상기 방법은 하나 또는 복수의 변환기를 다양한 서로 다른 데이터 유형 간의 계산 데이터의 변환을 구현하도록구성하는 것을 포함하는것을 특징으로 하는 상기 방법."}
{"patent_id": "10-2022-7046378", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_23", "content": "제21항에 있어서,상기 데이터 스플라이싱 회로를 소정의 비트 길이로 계산 데이터를 분할하고, 분할된 후 얻어진 복수의 데이터블록을 소정의 순서로 스플라이싱하도록 구성하는것을 특징으로 하는 상기 방법."}
{"patent_id": "10-2022-7046378", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_24", "content": "제16항에 있어서, 상기 메인 처리 회로는 일 세트 또는 복수 세트의 흐름 연산 회로를 포함하고, 상기 각 세트의 흐름 연산 회로는 하나의 연산 라인을 형성하고 또한 하나 또는 복수의 연산기를 포함하며, 여기서 상기 각 세트의 흐름 연산회로가 복수의 연산기를 포함할 경우, 상기 방법은 상기 복수의 연산기를 연결하며 상기 메인 명령에 기반하여선택적으로 참여하여 상기 메인 연산 작업을 수행하도록 구성하는 것을 포함하는공개특허 10-2023-0038429-6-것을 특징으로 하는 상기 방법."}
{"patent_id": "10-2022-7046378", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_25", "content": "제24항에 있어서,상기 메인 처리 회로는 적어도 두 개의 연산 라인을 포함하여, 각 연산 라인은 난수 처리 회로, 가감 회로, 감산 회로, 테이블 조사 회로, 매개변수 구성 회로, 곱셈기, 나눗셈기, 풀링기, 비교기, 절대값 계산 회로, 논리연산기, 위치 색인 회로 또는 필터 중의 하나 또는 복수의 연산기 또는 회로를 포함하는 것을 특징으로 하는 상기 방법."}
{"patent_id": "10-2022-7046378", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_26", "content": "제16항에 있어서,상기 슬레이브 처리 회로는 복수의 연산 회로를 포함하며, 상기 방법은 상기 복수의 연산 회로를 상기 슬레이브연산 작업을 수행하도록 구성하는 것을 포함하고, 또한 상기 방법은 상기 복수의 연산 회로를 연결하며 복수 레벨의 흐름의 연산 작업을 수행하도록 구성하는 것을 더 포함하며, 여기서 상기 연산 회로는 벡터 연산을 적어도수행하기 위해 곱셈 회로, 비교 회로, 누적 회로 및 회전수 회로 중의 하나 또는 복수를 포함하는 것을 특징으로 하는 상기 방법."}
{"patent_id": "10-2022-7046378", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_27", "content": "제26항에 있어서,상기 슬레이브 명령은 상기 전 처리 작업을 거친 계산 데이터에 대해 컨볼루션 연산을 수행하는 컨볼루션 명령을 포함하고,상기 방법은 상기 슬레이브 처리 회로를, 상기 컨볼루션 명령에 기반하여 상기 전 처리 작업을 거친 계산 데이터에 대해 컨볼루션 연산을 수행하도록 구성하는 것을 포함하는것을 특징으로 하는 상기 방법."}
{"patent_id": "10-2022-7046378", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명은 계산 장치, 집적 회로 칩, 보드 카드, 전자 기기 및 상기 계산 장치를 사용하여 계산 작업을 수행하는 방법을 제공한다. 여기서 상기 계산 장치는 메인 처리 회로（102） 및 적어도 하나의 슬레이브 처리 회로（ 104,,(108）을 포함하며, 상기 방법은 상기 메인 처리 회로를 메인 명령에 응답하여 메인 연산 작업을 수행 (뒷면에 계속)"}
{"patent_id": "10-2022-7046378", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 출원은 2020년 6월 30일에 출원한 출원 번호가 2020106181129고, 발명 명칭이 “계산 장치, 집적 회로 칩, 보드 카드, 전자 기기 및 계산 방법” 인 중국 특허 출원의 우선권을 주장하는 바, 그 전부 내용을 본 문에 인 용하여 참고로 한다. 본 발명은 일반적으로 계산 분야에 관한 것이다. 더 구체적으로, 본 발명은 계산 장치, 집적 회로 칩, 보드 카 드, 전자 기기 및 계산 방법에 관한 것이다."}
{"patent_id": "10-2022-7046378", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "계산 시스템에서 명령 집합은 계산을 수행하고 계산 시스템을 제어하는 일련의 명령의 집합이며, 계산 시스템 중의 계산 칩(예를 들면 프로세서)의 성능을 향상시키는 측면에서 관건적인 역할을 한다. 현재의 다양한 계산 칩(특히 인공 지능 분야의 칩)은 관련된 명령 집합을 이용하여, 일반 또는 특정의 다양한 제어 작업 및 데이터 처리 작업을 완성할 수 있다. 그러나, 현재의 명령 집합은 아직 많은 측면의 단점이 존재한다. 예를 들면, 종래 의 명령 집합은 하드웨어 아키텍처에 국한되어 유연성 측면에서 표현이 상대적으로 나쁘다. 또한 많은 명령은 단일 작업만 완성할 수 있을 뿐, 복수의 작업의 수행은 통상적으로 복수의 명령이 필요하므로, 잠재적으로 칩 온 I/O데이터의 처리량의 증가를 초래한다. 또한 현재의 명령은 수행 속도, 수행 효율 및 칩에 대한 전력 소비 측면에서 아직 개선 사항이 있다."}
{"patent_id": "10-2022-7046378", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "적어도 상기의 종래 기술에 존재하는 문제를 해결하기 위하여, 본 발명은 하드웨어 아키텍처 플랫폼 및 관련된 명령의 해결 방안을 제공한다. 본 발명에 개시된 방안을 이용하면, 명령의 유연성을 향상시키고, 명령을 수행하 는 효율을 향상시키며, 계산 비용 및 오버헤드를 줄일 수 있다."}
{"patent_id": "10-2022-7046378", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "제1 측면에 있어서, 본 발명에 계산 장치를 개시하는 바, 당해 계산 장치는 메인 처리 회로 및 적어도 하나의 슬레이브 처리 회로를 포함하며, 여기서, 상기 메인 처리 회로는 메인 명령에 응답하여 메인 연산 작업을 수행 하도록 구성되고, 상기 슬레이브 처리 회로는 슬레이브 명령에 응답하여 슬레이브 연산 작업을 수행하도록 구성 되며, 여기서 상기 메인 연산 작업은 상기 슬레이브 연산 작업에 대한 전 처리 작업 및/또는 후 처리 작업을 포 함하고, 상기 메인 명령 및 상기 슬레이브 명령은 상기 계산 장치가 수신한 계산 명령에 기반하여 해석하여 얻 어진 것이다. 제2 측면에 있어서, 본 발명은 집적 회로 칩을 개시하는 바, 제1 측면에 언급된, 후속의 복수의 실시예에서 설 명되는 계산 장치를 포함한다. 제3 측면에 있어서, 본 발명은 보드 카드를 개시하는 바, 제1 측면에 언급된, 후속의 복수의 실시예에서 설명되 는 집적 회로 칩을 포함한다. 제4 측면에 있어서, 본 발명은 전자 기기를 개시하는 바, 제1 측면에 언급된, 후속의 복수의 실시예에서 설명되 는 전자 기기를 포함한다. 제5 측면에 있어서, 본 발명은 전술한 계산 장치를 사용하여 계산 작업을 수행하는 방법을 개시하는 바, 여기서 상기 계산 장치는 메인 처리 회로 및 적어도 하나의 슬레이브 처리 회로를 포함하며, 상기 방법은 상기 메인 처 리 회로를 메인 명령에 응답하여 메인 연산 작업을 수행하도록 구성하는 것, 및 상기 슬레이브 처리 회로를 슬 레이브 명령에 응답하여 슬레이브 연산 작업을 수행하도록 구성하는 것을 포함하며, 여기서, 상기 메인 연산 작 업은 상기 슬레이브 연산 작업에 대한 전 처리 작업 및/또는 후 처리 작업을 포함하고, 상기 메인 명령 및 상기 슬레이브 명령은 상기 계산 장치가 수신한 계산 명령에 기반하여 해석하여 얻어진 것이다."}
{"patent_id": "10-2022-7046378", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명에 개시된 계산 장치, 집적 회로 칩, 보드 카드, 전자 기기 및 방법을 이용하면, 메인 연산 작업 및 슬 레이브 연산 작업과 관련된 메인 명령 및 슬레이브 명령을 효율적으로 수행할 수 있으므로, 연산 작업의 수행을 가속화할 수 있다. 또한, 메인 연산 작업과 슬레이브 연산 작업을 결합하므로, 본 발명의 계산 장치로 하여금 더 많은 유형의 연산 및 작업을 지원하도록 한다. 또한 본 발명의 계산 장치의 라인 연산 배치에 기초하여, 계 산 명령을 유연하게 구성하여 계산의 요구 사항을 충족시킬 수 있다."}
{"patent_id": "10-2022-7046378", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본 발명의 방안은 메인 처리 회로 및 적어도 하나의 슬레이브 처리 회로의 하드웨어 아키텍처를 이용하여 관련 된 데이터 작업을 수행함으로써, 상대적으로 유연하고 단순화된 계산 명령을 이용하여 상대적으로 복잡한 연산 을 완성할 수 있다. 구체적으로, 본 발명의 방안은 계산 명령에서 해석하여 얻은 메인 명령 및 슬레이브 명령을 이용하며, 메인 처리 회로로 하여금 메인 명령을 수행하도록 하여 메인 연산 작업을 구현하며, 슬레이브 처리 회로로 하여금 슬레이브 명령을 수행하도록 하여 슬레이브 연산 작업을 구현하여, 예를 들면 벡터 연산을 포함 하는 다양한 복잡한 연산을 구현한다. 여기서, 메인 연산 작업은 슬레이브 연산 작업에 대한 전 처리 작업 및/ 또는 후 처리 작업을 포함할 수 있다. 일 실시예에 있어서, 당해 전 처리 작업은 예를 들면 데이터 변환 작업 및/또는 데이터 스플라이싱 작업일 수 있다. 다른 일 실시예에 있어서, 당해 후 처리 작업은 예를 들면 슬레이 브 처리 회로의 출력 결과에 대한 산술 작업일 수 있다. 또한 메인 처리 회로 중의 연산 회로 또는 연산기에 따 라, 본 발명의 계산 명령은 유연하고 개성화된 구성을 지원함으로써, 다양한 적용 시나리오를 충족시킨다. 이하, 도면을 참조하여 본 발명의 기술 방안을 상세하게 설명한다. 도 1은 본 발명 실시예에 따른 계산 장치을 나타낸 개략도이다. 도 1에 나타낸 바와 같이, 계산 장치(10 0)은 메인 처리 회로 및 도면에 나타낸 슬레이브 처리 회로(104, 106, 108)과 같은 슬레이브 처리 회로를 포함할 수 있다. 여기서는 세 개의 슬레이브 처리 회로를 나타냈지만, 당업자라면 이해할 수 있듯이, 본 발명의 계산 장치은 임의의 적합한 수량의 슬레이브 처리 회로를 포함할 수 있으며, 복수의 슬레이브 처리 회로 간, 및 복수의 슬레이브 처리 회로와 메인 처리 회로 사이는 다양한 방식으로 연결될 수 있으며, 본 발명은 어 떠한 한정도 하지 않는다. 하나 또는 복수의 실시예에 있어서, 본 발명의 복수의 슬레이브 처리 회로는 병렬로 다양한 슬레이브 명령(예를 들면 계산 명령을 해석하여 얻은 명령임)을 수행함으로써, 계산 장치의 처리 효율을 향상시킬 수 있다. 본 발명의 문맥에 있어서, 계산 명령은 소프트웨어와 하드웨어의 인터랙티브 인터페이스의 명령 시스템 중의 명 령일 수 있으며, 이진법 또는 기타 형식의, 프로세서(또는 처리 회로라고 칭함) 등 하드웨어가 수신 및 처리하 는 기계 언어일 수 있다. 계산 명령은 프로세서를 지시하여 작업하기 위한 작업 코드 및 작업 수를 포함할 수 있다. 다양한 적용 시나리오에 따라, 계산 명령은 하나 또는 복수의 작업 코드를 포함할 수 있으며, 전술한 계 산 명령이 하나의 작업 코드를 포함할 경우, 당해 작업 코드는 프로세서의 복수의 작업을 지시할 수 있다. 일 실시예에 있어서, 계산 장치가 수신한 계산 명령을 해석함으로써 메인 명령 및 슬레이브 명령을 얻을 수 있 다. 작업에 있어서, 메인 처리 회로는 메인 명령에 응답하여 메인 연산 작업을 수행하도록 구성될 수 있으며, 상기 슬레이브 처리 회로는 슬레이브 명령에 응답하여 슬레이브 연산 작업을 수행하도록 구성될 수 있다. 본 발 명의 방안에 따르면, 전술한 메인 명령 또는 슬레이브 명령은 프로세서 내부에서 실행하는 마이크로 명령 또는 제어 신호일 수 있으며, 하나 또는 복수의 작업을 포함(또는 지시)할 수 있다. 일 실시예에 있어서, 전술한 메인 연산 작업은 상기 슬레이브 연산 작업에 대한 전 처리 작업 및/또는 후 처리 작업을 포함할 수 있다. 구체적으로, 메인 처리 회로가 수행하는 메인 명령의 경우, 예를 들면 연산에 참여하는 데이터에 대해 데이터 변환 및/또는 데이터 스플라이싱을 수행하는 전 처리 작업을 포함할 수 있다. 일부 적용 시나리오에 있어서, 메인 명령은 데이터에 대해 선택적인 판독만을 수행하는 전 처리 작업을 포함할 수도 있는 바, 예를 들면 전용 또는 개인 버퍼에 저장되 데이터를 슬레이브 처리 회로에 판독 및 송신하거나, 또는 슬레이 브 처리 회로의 연산을 위해 대응하는 난수를 생성할 수 있다. 다른 일부 적용 시나리오에 있어서, 메인 처리 회로에 포함된 연산기의 유형 및 수량에 따라, 상기 메인 명령은 연산기의 기능에 관련된 하나 또는 복수의 후 처리 작업을 포함할 수 있다. 예를 들면, 메인 명령은 슬레이브 처리 회로가 슬레이브 명령을 수행한 후 얻어진 중간 연산 결과 또는 최종 연산 결과에 대해 가산, 곱셈, 테이블 조사, 비교, 평균화, 필터링 등을 수행하는 다 양한 유형의 작업을 포함할 수 있다. 전 처리 작업 및/또는 후 처리 작업의 식별을 용이하게 하기 위하여, 일부 적용 시나리오에 있어서, 상기 메인 명령은 상기 전 처리 작업 및/또는 후 처리 작업을 식별하기 위한 식별 비트를 포함할 수 있다. 따라서, 메인 명령을 취득하였을 때, 메인 처리 회로는 상기 식별 비트에 기반하여 연산 데이터에 대해 전 처리 작업을 수행 하는지 아니면 후 처리 작업을 수행하는지를 확정할 수 있다. 부가적으로 또는 대체적으로, 상기 계산 명령의 소정의 위치(또는 명령 도메인 세그먼트라고 칭함)을 통해 상기 메인 명령 중의 상기 전 처리 작업 및 후 처리 작업을 구분할 수 있다. 예를 들면, 계산 명령 중에(메인 명령 + 슬레이브 명령)이 포함된 소정의 위치가 설정 되어 있는 경우, 당해 계산 명령 중의 메인 명령이 슬레이브 작업에 대한 전 처리 작업과 관련되는 것으로 확정 할 수 있다. 또한 예를 들면, 계산 명령 중에(슬레이브 명령 +메인 명령)이 포함된 소정의 위치가 설정되어 있 는 경우, 당해 계산 명령 중의 메인 명령이 슬레이브 작업에 대한 후 처리 작업과 관련되는 것으로 확정할 수 있다. 이해를 용이하게 하기 위하여, 계산 명령이 세 개의 세그먼트의 소정의 위치 폭(즉 전술한 소정의위치임)의 길이를 가지는 것으로 가정할 경우, 제1 세그먼트에 위치한 소정의 위치 폭의 명령를 전 처리 작업을 위한 메인 명령으로 지정하고, 중간 위치에 위치한 제2 세그먼트의 소정의 위치 폭의 명령을 슬레이브 작업을 위한 슬레이브 명령으로 지정하며, 마지막 위치에 위치한 제3 세그먼트의 소정의 위치 폭의 명령을 후 처리 작 업을 위한 메인 명령으로 지정할 수 있다. 슬레이브 처리 회로가 수행하는 슬레이브 명령의 경우, 슬레이브 처리 회로 중의 하나 또는 복수의 연산 회로의 기능에 관련된 하나 또는 복수의 작업을 포함할 수 있다. 상기 슬레이브 명령은 메인 처리 회로가 전 처리 작업 을 수행한 후의 데이터에 대해 연산을 수행하는 작업을 포함할 수 있다. 일부 적용 시나리오에 있어서, 상기 슬 레이브 명령은 산술 연산, 논리 연산, 데이터 유형 변환 등 다양한 작업을 포함할 수 있다. 예를 들면, 슬레이 브 명령은 상기 전 처리 작업을 거친 후의 데이터에 대한 벡터에 관련된 다양한 곱셈 작업을 수행하는 것을 포 함할 수 있으며, 예를 들면 컨볼루션 작업을 포함할 수 있다. 다른 일부 적용 시나리오에 있어서, 전술한 계산 명령이 전 처리 작업에 관한 메인 명령을 포함하지 않은 경우, 슬레이브 처리 회로는 슬레이브 명령에 기반하여 입력 데이터에 대해 직접 슬레이브 연산 작업을 수행하는 것을 포함할 수도 있다. 하나 또는 복수의 실시예에 있어서, 메인 처리 회로는 계산 명령을 취득하고 이를 해석함으로써, 전술한 메인 명령 및 슬레이브 명령을 얻고, 슬레이브 명령을 슬레이브 처리 회로에 송신하도록 구성될 수 있다. 구체 적으로, 메인 처리 회로는 계산 명령을 해석하기 위한 하나 또는 복수의 디코딩 회로(또는 디코더라고 칭함)을 포함할 수 있다. 내부의 디코딩 회로를 통해, 메인 처리 회로는 수신한 계산 명령을 하나 또는 복수의 메인 명 령 및/또는 슬레이브 명령으로 해석할 수 있고, 대응하는 슬레이브 명령을 슬레이브 처리 회로에 송신함으로써, 슬레이브 처리 회로로 하여금 슬레이브 연산 작업을 수행하도록 할 수 있다. 여기서, 적용 시나리오에 따라, 다 양한 방식으로 슬레이브 명령을 슬레이브 처리 회로에 송신할 수 있다. 예를 들면, 계산 장치가 저장 회로를 포 함할 경우, 메인 처리 회로는 슬레이브 명령을 저장 회로에 송신하고, 저장 회로를 통해 슬레이브 처리 회로에 송신할 수 있다. 또한 예를 들면, 복수의 슬레이브 처리 회로가 병렬 작업을 수행할 경우, 메인 처리 회로는 복 수의 슬레이브 처리 회로에 동일한 슬레이브 명령을 브로드캐스트할 수 있다. 부가적으로 또는 선택적으로, 일 부 하드웨어 아키텍처 시나리오에 있어서, 이후에 도 2를 참조하여 설명하는 아키텍처와 같이, 계산 장치는 단 독적인 회로, 유닛 또는 모듈을 포함함으로써, 계산 장치가 수신한 계산 명령을 해석하는데 전용할 수 있다. 하나 또는 복수의 실시예에 있어서, 본 발명의 슬레이브 처리 회로는 슬레이브 연산 작업을 수행하기 위한 복수 의 연산 회로를 포함할 수 있으며, 여기서 상기 복수의 연산 회로는 연결되며 복수 레벨의 흐름의 연산 작업을 수행하도록 구성될 수 있다. 연산 시나리오에 따라, 연산 회로는 적어도 벡터 연산을 수행하기 위한 곱셈 회로, 비교 회로, 누적 회로 및 회전수 회로 중의 하나 또는 복수를 포함할 수 있다. 일 실시예에 있어서, 본 발명의 계산 장치가 인공 지능 분야의 계산에 적용될 경우, 슬레이브 처리 회로는 슬레이브 명령에 기반하여 신경망 중 의 다중 차원 컨볼루션 연산을 수행할 수 있다. 상기와 같이 도 1을 참조하여 본 발명의 계산 장치를 설명하였으며, 본 발명의 계산 장치 및 메인 명령과 슬레 이브 명령을 이용함으로써, 하나의 계산 명령을 이용하여 복수의 작업을 완성할 수 있으며, 복수의 작업을 복수 의 명령을 통해 완성해야 함으로 인한 각각의 명령이 수행해야 하는 데이터 운송을 줄이고, 계산 장치 IO 병목 문제를 해결하였으며, 계산 효율을 효과적으로 향상시키고 계산의 오버헤드를 줄였다. 또한 본 발명의 방안은 또한 메인 처리 회로에 구성된 연산기의 유형, 슬레이브 처리 회로에 구성된 연산 회로의 기능에 따라, 또한 메 인 처리 회로 및 슬레이브 처리 회로의 협력을 통해, 계산 명령에 포함된 작업의 유형 및 수량을 유연하게 설정 함으로써, 계산 장치가 다양한 유형의 계산 작업을 수행할 수 있도록 하며, 따라서 계산 장치의 적용 시나리오 를 확장하여 풍부하게 하였고, 다양한 계산 요구를 충족시켰다. 또한 메인 처리 회로 및 슬레이브 처리 회로를 복수 레벨의 흐름 연산을 지원하도록 구성될 수 있기에, 메인 처리 회로 및 슬레이브 처리 회로 중의 연산기의 수행 효율을 향상시켰으며, 또한 계산 시간을 단축시켰다. 상기의 설명을 통해 당업자라면 이해할 수 있듯이, 도 1에 나타낸 하드웨어 아키텍처는 단지 예시적인 것일 뿐 한정적인 것이 아니다. 본 발명의 개시 및 교시 하 에서, 당업자는 당해 아키텍처에 기반아여 새로운 회로 또는 소자를 추가함으로써, 더 많은 기능 또는 작업을 구현할 수 있다. 예를 들면, 도 1에 나타낸 아키텍처에 저장 회로를 추가함으로써, 다양한 명령 및 데이터를 저 장할 수도 있다. 또한, 메인 처리 회로 및 슬레이브 처리 회로를 서로 다른 물리적 또는 논리적 위치에 배치할 수 있으며, 양자 사이는 다양한 데이터 인터페이스 또는 상호 연결 유닛을 통해 연결됨으로써, 양자의 상호 작 용을 통해 상기의 메인 연산 작업 및 슬레이브 연산 작업을 완성할 수 있다. 도 2는 본 발명 실시예에 따른 계산 장치을 나탄낸 블록도이다. 이해할 수 있듯이, 도 2에 나타낸 계산 장 치은 도 1에 나타낸 계산 장치의 구체적인 구현 방식이므로, 도 1을 참조하여 설명한 계산 장치(10 0)의 메인 처리 회로 및 슬레이브 처리 회로의 세부 사항도 마찬가지로 도 2에 나타낸 계산 장치에 적용될수 있다. 도 2에 나타낸 바와 같이, 본 발명에 따른 계산 장치는 메인 처리 회로 및 복수의 슬레이브 처리 회 로(204, 206, 208)을 포함한다. 상기에서 도 1을 참조하여 메인 처리 회로 및 슬레이브 처리 회로의 작업을 상 세하게 설명하였기에, 여기서 더 이상 설명하지 않는다. 도 1에 나타낸 계산 장치와 동일한 메인 처리 회 로 및 슬레이브 처리 회로 외에, 도 2의 계산 장치은 제어 회로 및 저장 회로를 더 포함한다. 일 실시예에 있어서, 제어 회로는 상기 계산 명령을 취득하고 당해 계산 명령을 해석하여 상기 메인 명령 및 슬 레이브 명령을 얻고, 상기 메인 명령을 상기 메인 처리 회로에 송신하고 상기 슬레이브 명령을 상기 복수 의 슬레이브 처리 회로(204, 206, 208) 중의 하나 또는 복수에 송신하도록 구성될 수 있다. 하나의 시나리오에 있어서, 도 2에 나타낸 바와 같이, 제어 회로는 메인 처리 회로를 통해 해석하여 얻어진 슬레이브 명령을 슬레 이브 처리 회로에 송신할 수 있다. 대체적으로, 제어 회로와 슬레이브 처리 회로 사이가 연결되었을 경우, 제어 회로는 직접 슬레이브 처리 회로에 해석된 슬레이브 명령을 송신할 수도 있다. 유사하게, 저장 회로와 슬레이브 처리 회로 사이가 연결되었을 경우, 제어 회로는 저장 회로를 통해 슬레이브 명령을 슬레이브 처리 회로에 송신 할 수도 있다. 하나 또는 복수의 실시예에 있어서, 저장 회로는 계산에 관련된 다양한 데이터 또는 명령을 저장할 수 있 다. 예를 들면, 저장 회로는 신경망 연산에 관련된 뉴런 또는 가중치 데이터를 저장하거나, 또는 메인 처리 회 로가 처리 작업을 수행한 후 얻어진 최종 연산 결과를 저장할 수 있다. 또한 예를 들면, 저장 회로는 메인 처리 회로가 전 처리 작업을 수행한 후 얻어진 중간 결과를 저장하거나, 또는 슬레이브 처리 회로가 연산 작업을 수 행한 후 얻어진 중간 결과를 저장할 수 있다. 일부 적용 시나리오에 있어서, 저장 회로는 계산 장치의 칩 온 메모리로 사용되어 칩 오프 메모리와 데이터 읽기 및 쓰기 작업을 수행할 수 있는 바, 예를 들면 직접 메모 리를 통해(“DMA”) 인터페이스를 액세스할 수 있다. 일부 시나리오에 있어서, 계산 명령이 제어 회로에 의해 해석될 경우, 저장 회로는 제어 회로가 해석한 후 얻어진 연산 명령을 저장할 수 있으며, 예를 들면 메인 명령 및/또는 슬레이브 명령을 저장할 수 있다. 또한 도 2에서는 하나의 블록도로 저장 회로를 나타내였지만, 적용 시나리오에 따라, 저장 회로는 메인 메모리 및 메인 버퍼를 포함하는 메모리로 구현될 수 있으며, 여기서 메인 메모리는 예를 들면 뉴런, 가중치 및 다양한 상수 항목과 같은 관련된 연산 데이터를 저장할 수 있으며, 메인 버퍼 모듈은 중간 데이터를 일시적으로 저장할 수 있으며, 예를 들면 상기 전 처리 작업을 수행한 후의 데이터 및 후 처리 작업을 수행하기 전의 데이터를 저장할 수 있으며, 이러한 중간 데이터는 설정에 따라 작업자에게 보이지 않을 수 있다. 메인 메모리와 메인 처리 회로의 상호 작용의 적용에 있어서, 메인 처리 회로 중의 흐름 연산 회로는 메인 저장 회로에 저장된 마스크를 통해 대응하는 작업을 수행할 수도 있다. 예를 들면, 흐름 연산을 수행하는 과정에 있 어서, 당해 연산 회로는 메인 저장 회로에서 하나의 마스크를 판독하고, 당해 마스크를 이용하여 당해 연산 회 로에서 연산 작업을 수행하는 데이터가 유효한지 여부를 나타낼 수 있다. 메인 저장 회로는 내부의 저장을 수행 할 수 있을 뿐만 아니라, 본 발명의 계산 장치 외의 저장 장치와의 데이터 상호 작용 기능도 가지며, 예를 들면 직접 메모리 액세스(“DMA”)를 통해 외부의 저장 장치와 데이터 교환을 수행할 수 있다. 도 3은 본 발명 실시예에 따른 계산 장치의 메인 처리 회로을 나타낸 블록도이다. 이해할 수 있듯이, 도 3 에 나타낸 메인 처리 회로은 도 1 및 도 2를 참조하여 설명한 메인 처리 회로이며, 따라서 도 1 및 도 2의 메인 처리 회로의 설명도 마찬가지로 이하의 도 3을 참조한 설명에 적용될 수 있다. 도 3에 나타낸 바와 같이, 상기 메인 처리 회로은 데이터 처리 유닛, 첫번째 세트의 흐름 연산 회로 , 마지막 세트의 흐름 연산 회로 및 두 세트 사이에 위치한 일 세트 또는 복수 세트의 흐름 연산 회 로(블랙 링으로 대체함)을 포함할 수 있다. 일 실시예에 있어서, 데이터 처리 유닛은 데이터 변환 회로 및 데이터 스플라이싱 회로를 포함한다. 상기와 같이, 메인 연산 작업이 슬레이브 연산 작업에 대 한 전 처리 작업을 포함할 경우, 예를 들면 데이터 변환 작업 또는 데이터 스플라이싱 작업을 포함할 경우, 데 이터 변환 회로 또는 데이터 스플라이싱 회로는 대응하는 메인 명령에 기반하여 대응하는 변환 작 업 또는 스플라이싱 작업을 수행한다. 이하, 예를 통해 변환 작업 및 스플라이싱 작업을 설명한다. 데이터 변환 작업의 경우, 데이터 변환 회로에 입력된 데이터 위치 폭이 상대적으로 높을 경우(예를 들면 데이 터 위치 폭이 1024비트 폭일 경우), 데이터 변환 회로는 연산 요구 사항에 따라 입력 데이터를 상대적으로 낮은 비트 폭의 데이터(예를 들면 출력 데이터의 위치 폭이 512비트 폭임)로 변환할 수 있다. 다양한 적용 시나리오 에 따라, 데이터 변환 회로는 다양한 데이터 유형 간의 변환을 지원할 수 있으며, 예를 들면 FP16(부동 소수점 16비트), FP32(부동 소수점 32비트), FIX8(정점수 8비트), FIX4(정점수 4비트), FIX16(정점수 16비트)등 서로다른 비트 폭을 가진 데이터 유형 간의 변환을 수행할 수 있다. 데이터 변환 회로에 입력된 데이터가 행렬인 경 우, 데이터 변환 작업은 행렬 요소의 배열 위치에 대해 수행하는 변환 일 수 있다. 당해 변환은 예를 들면은 행 렬 전치 및 미러링(이후에 도 4a ~ 도 4c를 참조하여 설명함), 행렬의 소정의 각도(예를 들면 90도, 180도 또는 270도)에 따른 회전 및 행렬 차원의 변환을 포함할 수 있다. 데이터 스플라이싱 작업의 경우, 데이터 스플라이싱 회로는 예를 들면 명령에 설정된 비트 길이에 기반하여 데 이터에서 추출한 데이터 블록에 대해 패리티 스플라이싱 등 작업을 수행할 수 있다. 예를 들면, 데이터 비트 길 이가 32비트 폭일 경우, 데이터 스플라이싱 회로는 4비트의 위치 폭 길이에 따라 데이터를 1～8의 총 8개의 데 이터 블록으로 분할한 후, 데이터를 블록 1, 3, 5 및 7과 같은 4개의 데이터 블록을 스플라이싱하고, 데이터 2, 4, 6 및 8와 같은 합계 4개의 데이터 블록을 스플라이싱하여 연산에 사용할 수 있다. 다른 일부 적용 시나리오에 있어서, 연산을 수행한 후 얻어진 데이터 M(예를 들면 벡터일 수 있음)에 대해 상기 의 데이터 스플라이싱 작업을 수행할 수도 있다. 데이터 스플라이싱 회로는 데이터의 M짝수 행의 하위 256비트 를 먼저 8비트의 비트 폭의 단위 데이터로 분할하여, 32개의 짝수 행 단위 데이터(각각 M_2i0 ~ M_2i31)을 얻을 수 있는 것으로 가정한다. 유사하게, 데이터의 M 홀수 행의 하위 256비트도 8비트의 비트 폭의 단위 데이터로 수행 분할하여, 32개의 홀수 행 단위 데이터(각각 M_(2i+1)0 ~ M_(2i+1)31로 표시함)을 얻을 수 있다. 또한, 데 이터 비트가 낮은 데로부터 높은 데의 순서 및 먼저 짝수 행부터 홀수 행의 순서에 따라 차례로 분할한 후의 32 개의 홀수 행 단위 데이터 및 32개의 짝수 행 단위 데이터를 번갈아 배치한다. 구체적으로, 짝수 행 단위 데이 터 0(M_2i0)을 하위 비트에 배치한 후, 다시 순서대로 홀수 행 단위 데이터 0(M_(2i+1)0)을 배치한다. 이어서, 짝수 행 단위 데이터 1(M_2i1)을 배치한다. 이러한 유추로, 홀수 행 단위 데이터 31(M_(2i+1)31)의 배치를 완성 하면, 64개의 단위 데이터가 함께 스플라이싱되어 하나의 512비트의 비트 폭의 새로운 데이터를 구성한다. 다양한 적용 시나리오에 따라, 데이터 처리 유닛 중의 데이터 변환 회로 및 데이터 스플라이싱 회로를 함께 사 용하여, 더 유연하게 데이터 전 처리를 수행할 수 있다. 예를 들면, 메인 명령에 포함된 다양한 작업에 따라, 데이터 처리 유닛은 데이터 변환만 수행하고 데이터 스플라이싱 작업을 수행하지 않거나, 데이터 스플라이싱 작 업만 수행하고 데이터 변환을 수행하지 않거나, 또는 데이터 변환도 수행하고 데이터 스플라이싱 작업도 수행할 수 있다. 일부 시나리오에 있어서, 상기 메인 명령이 슬레이브 연산 작업에 대한 전 처리 작업을 포함하지 않는 경우, 데이터 처리 유닛은 상기 데이터 변환 회로 및 데이터 스플라이싱 회로를 비활성화하도록 구성될 수 있다. 상기와 같이, 본 발명에 따른 메인 처리 회로는 일 세트 또는 복수 세트의 복수 레벨의 흐름 연산 회로를 포함 할 수 있는 바, 도 3에 나타낸 두 세트의 복수 레벨의 흐름 연산 회로(304, 306)와 같다. 여기서 각 세트의 복 수 레벨의 흐름 연산 회로는 포함 제1 레벨 ~ 제N 레벨의 복수 레벨의 흐름 작업을 수행하며, 여기서 각 레벨은 하나 또는 복수의 연산기를 포함함으로써, 상기 메인 명령에 기반하여 복수 레벨의 흐름 연산을 수행할 수 있다. 일 실시예에 있어서, 본 발명의 메인 처리 회로는 단일 명령 다중 데이터(Single Instruction Multiple Data,SIMD) 모듈로 구현될 수 있으며, 각 세트의 복수 레벨의 흐름 연산 회로는 하나의 연산 라인을 형성할 수 있다. 당해 연산 라인은 연산 요구에 따라 수량이 서로 다르거나 동일한 기능 모듈(즉 본 발명의 연산기)를 한 레벨씩 설정할 수 있으며, 예를 들면 가산 모듈(또는 가산기), 곱셈 모듈(또는 곱셈기), 테이블 조사 모듈(또는 테이블 조사기) 등 다양한 유형의 기능 모듈을 설정할 수 있다. 일부 적용 시나리오에 있어서, 라인의 순서 요구 사항을 충족시킬 경우, 하나의 라인 상의 서로 다른 기능 모듈 을 조합하여 사용할 수 있으며, 일 레벨의 흐름은 하나의 마이크로 명령 중의 하나의 작업 코드(“op”)로 표시 되는 작업을 완성한다. 따라서, 본 발명의 SIMD는 서로 다른 레벨의 흐름 작업을 지원할 수 있다. 즉, 연산 라 인 상의 연산기의 설정에 따라, 본 발명의 SIMD는 서로 다른 수량의 op의 조합을 유연하게 지원할 수 있다. 첫번째 세트의 복수 레벨의 흐름 연산 회로 및 두번째 세트의 복수 레벨의 라인 연산 회로과 유사한 하나의 라인(“stage1”로 그 명칭을 나타냄)이 존재하는 것으로 가정하면, 위에서 아래의 순서로 6개의 기능 모듈이 설정되어 6 레벨 라인을 형성하여, 구체적으로 stage1-1-가산기 1(제1 레벨 가산기), stage1-2-가산기 2(제2 레벨 가산기), stage1-3-곱셈기 1(제1 레벨 곱셈기), stage1-4-곱셈기 2(제2 레벨 곱셈기), stage1-5-가 산기 1(제1 레벨 가산기), stage1-6-가산기 2(제2 레벨 가산기)일 수 있다. 알 수 있듯이, 제1 레벨 가산기(라 인의 제1 레벨) 및 제2 레벨 가산기(라인의 제2 레벨)은 함께 사용되어, 가산 작업의 2 레벨 연산을 완성할 수 있다. 마찬가지로, 제1 레벨 곱셈기 및 제2 레벨 곱셈기도 유사하게 2 레벨 연산을 수행할 수 있다. 물론, 여기 서의 2 레벨 가산기 또는 곱셈기는 단지 예시적인 것일 뿐 한정적인 것이 아니며, 일부 적용 시나리오에있어서, 복수 레벨의 라인 중에 일 레벨의 가산기 또는 곱셈기를 설정할 수도 있다. 일부 실시예에 있어서, 두 개 또는 더 많은 상기와 같은 라인을 설정할 수도 있으며, 여기서 각 라인은 여러 개 의 동일하거나 서로 다른 연산기을 포함하여, 동일하거나 서로 다른 기능을 구현할 수 있다. 또한, 서로 다른 라인은 서로 다른 연산기를 포함하여, 각각의 라인이 서로 다른 기능의 연산 작업을 구현하도록 할 수 있다. 전 술한 서로 다른 기능을 구현하는 연산기 또는 회로는 난수 처리 회로, 가감 회로, 감산 회로, 테이블 조사 회로, 매개변수 구성 회로, 곱셈기, 나눗셈기, 풀링기, 비교기, 절대값 계산 회로, 논리 연산기, 위치 색인 회 로 또는 필터를 포함할 수 있으나 이에 한정되지 않는다. 여기서 풀링기의 예를 들면, 이는 예시적으로 가산기, 나눗셈기, 비교기 등 연산기로 구성되어, 신경망 중의 풀링 작업을 수행할 수 있다. 일부 적용 시나리오에 있어서, 메인 처리 회로 중의 복수 레벨의 흐름 연산은 1차원 연산(즉 입력 데이터가 하 나만 있는 경우)을 지원할 수 있다. 신경망 중의 scale 레이어 + relu 레이어 위치의 연산 작업의 예를 들어, 수행 대기의 계산 명령이 result＝relu(a*ina+b)로 표현되는 것으로 가정하면, 여기서 ina은 입력 데이터(예를 들면 벡터 또는 행렬일 수 있음)이고, a, b는 모두 연산 상수이다. 당해 계산 명령에 대해, 본 발명의 곱셈기, 가산기, 비선형 연산기를 포함하는 일 세트의 3 레벨 흐름 연산 회로를 적용하여 연산을 수행할 수 있다. 구체 적으로, 제1 레벨 흐름의 곱셈기를 이용하여 입력 데이터 ina와 a의 곱을 계산하여, 제1 레벨 흐름의 연산 결과 를 얻을 수 있다. 이어서, 제2 레벨 흐름의 가산기를 이용하여, 당해 제1 레벨 흐름의 연산 결과(a*ina)과 b에 대해 가산 연산을 수행하여 제2 레벨 흐름의 연산 결과를 얻을 수 있다. 마지막으로, 제3 레벨 흐름의 relu 활 성화 함수를 이용하여, 당해 제2 레벨 흐름의 연산 결과(a*ina+b)에 대해 활성화 작업을 수행하여, 최종 연산 결과 result를 얻을 수 있다. 일부 적용 시나리오에 있어서, 메인 처리 회로 중의 복수 레벨의 흐름 연산 회로는 2차원 연산(예를 들면 컨볼 루션 계산 명령 result＝conv(ina,inb)) 또는 3차원 연산(예를 들면 컨볼루션 계산 명령 result＝ conv(ina,inb,bias))를 지원할 수 있으며, 여기서 입력 데이터 ina, inb 및 bias는 벡터(예를 들면 정형, 고정 소수점 또는 부동 소수점 데이터일 수 있음)일 수도 있고, 행렬일 수도 있다. 여기서 컨볼루션 계산 명령 result＝conv(ina,inb)의 예를 들면, 3 레벨 흐름 연산 회로 구조에 포함된 복수의 곱셈기, 적어도 하나의 가산 트리 및 적어도 하나의 비선형 연산기를 이용하여 당해 계산 명령으로 표현되는 컨볼루션 연산을 수행할 수 있 으며, 여기서 두 개의 입력 데이터 ina 및 inb는 예를 들면 뉴런 데이터일 수 있다. 구체적으로, 우선 3 레벨 흐름 연산 회로 중의 제1 레벨 흐름 곱셈기를 이용하여 계산을 수행하여, 제1 레벨 흐름의 연산 결과 product＝ ina*inb(연산 명령 중의 하나의 마이크로 명령으로 간주하며, 이는 곱셈 작업에 대응함)을 얻을 수 있다. 계속 하여 제2 레벨 흐름 연산 회로 중의 가산 트리를 이용하여 제1 레벨 흐름의 연산 결과 “product”에 대해 가산 작업을 수행하여, 제2 레벨 흐름의 연산 결과 sum을 얻을 수 있다. 마지막으로, 제3 레벨 흐름 연산 회로의 비 선형 연산기를 이용하여 “sum”에 대해 활성화 작업을 수행하여, 최종 컨볼루션 연산 결과를 얻을 수 있다. 일부 적용 시나리오에 있어서, 연산 작업에서 사용하지 않는 일 레벨 또는 복수 레벨의 흐름 연산 회로에 대해 바이패스 작업을 수행할 수 있는 바, 즉 연산 작업의 수요에 따라 복수 레벨의 흐름 연산 회로의 일 레벨 또는 복수 레벨을 선택적으로 사용할 수 있으며, 연산 작업이 모든 복수 레벨의 흐름 작업을 거치도록 할 필요가 없 다. 유럽식 거리를 계산하는 연산 작업의 예를 들어 계산 명령이 dis＝sum((ina-inb)^2)로 표현되는 것으로 가 정하면, 가산기, 곱셈기, 가산 트리 및 누적기로 구성된 여러 레벨 흐름 연산 회로를 사용하여 연산을 수행하여 최종 연산 결과를 얻을 수 있으며, 사용하지 않은 흐름 연산 회로를 흐름 연산 작업 전 또는 작업 중에 바이패 스시킬 수 있다. 전술한 흐름 작업에 있어서, 각 세트의 흐름 연산 회로는 상기 흐름 작업을 독립적으로 수행할 수 있다. 그러나, 복수 세트 중의 각 세트의 흐름 연산 회로는 상기 흐름 작업을 협력하여 수행할 수도 있다. 예를 들면, 첫번째 세트의 흐름 연산 회로 중의 제1 레벨 및 제2 레벨이 직렬 흐름 연산을 수행한 후의 출력을, 다른 일 세 트의 흐름 연산 회로의 제3 레벨 흐름의 입력으로 사용할 수 있다. 또한 예를 들면, 첫번째 세트의 흐름 연산 회로 중의 제1 레벨 및 제2 레벨이 병렬 흐름 연산을 수행한 후 각각 출력한 각자의 흐름 연산의 결과를, 다른 일 세트의 흐름 연산 회로의 제1 레벨 및/또는 제2 레벨 흐름 작업의 입력으로 사용할 수 있다. 도 4a, 4b 및 4c는 본 발명 실시예에 따른 데이터 변환 회로가 수행하는 행렬 변환을 나타낸 모식도이다. 메인 처리 회로 중의 데이터 변환 회로이 수행하는 변환 작업을 더 잘 이해하도록 하기 위하여, 이하 원시 행 렬 수행의 전치 작업과 수평 미러링 작업을 예로 들어 더 설명한다. 도 4a에 나타낸 바와 같이, 원시 행렬은 (M+1) 행 × (N+1) 열의 행렬이다. 적용 시나리오의 요구에 따라, 데이 터 변환 회로는 도 4a에 나타낸 원시 행렬에 대해 전치 작업 변환을 수행하여, 도 4b에 나타낸 행렬을 얻을 수있다. 구체적으로, 데이터 변환 회로는 원시 행렬 중의 요소의 행 번호와 열 번호에 대해 교환 작업을 수행하여 전치 행렬을 형성할 수 있다. 구체적으로, 도 4a에 나타낸 원시 행렬 중의 좌표는 제1 행 제1 열의 요소 “10” 이고, 이의 도 4b에 나타낸 전치 행렬 중의 좌표는 제1 행 제1 열이다. 이러한 유추로, 도 4a에 나타낸 원시 행 렬 중의 좌표는 제M+1 행 제1 열의 요소 “M0”이고, 이의 도 4b에 나타낸 전치 행렬 중의 좌표는 제1 행 제M+1 열이다. 도 4c에 나타낸 바와 같이, 데이터 변환 회로는 도 4a에 나타낸 원시 행렬에 대해 수평 미러링 작업을 수행하여 수평 미러링 행렬을 형성할 수 있다. 구체적으로, 상기 데이터 변환 회로는 수평 미러링 작업을 통해, 원시 행 렬 중의 첫번째 행 요소부터 마지막 행 요소로의 배열 순서를 마지막 행 요소부터 첫번째 행 요소로의 배열 순 서로 변환하고, 원시 행렬 중의 요소의 열 번호는 그대로 유지한다. 구체적으로, 도 4a에 나타낸 원시 행렬 중 의 좌표는 각각 제1 행 제1 열의 요소 “00”과 제1 행 제1 열의 요소 “10”이며, 도 4c에 나타낸 수평 미러링 행렬 중의 좌표는 각각 제M+1행 제1 열과 제M행 제1 열이다. 이러한 유추로, 도 4a에 나타낸 원시 행렬 중의 좌 표는 제M+1행 제1 열의 요소 “M0”이고, 도 4c에 나타낸 수평 미러링 행렬 중의 좌표는 제1 행 제1 열이다. 도 5는 본 발명 실시예에 따른 계산 장치를 나타낸 슬레이브 처리 회로의 블록도이다. 이해할 수 있듯이, 도면에 나타낸 구조는 단지 예시적인 것일 뿐 한정적인 것이 아니며, 당업자는 본 발명의 교시에 기반하여 더 많은 연산기를 추가하여 더 많은 레벨의 흐름 연산 회로를 생각해낼 수 있다. 도 5에 나타낸 바와 같이, 슬레이브 처리 회로은 곱셈기, 비교기, 선택기, 누적기 및 변환기로 구성된 4 레벨 흐름 연산 회로를 포함한다. 하나의 적용 시나리오에 있어서, 당해 슬레이브 처리 회로는 전체적으로 벡터(예를 들면 행렬을 포함함) 연산을 수행할 수 있다. 벡터 연산을 수행할 시, 슬레이브 처리 회로은 수신한 마이크로 명령(도면에 나타낸 제어 신호임)에 기반 하여 가중치 데이터 및 뉴런 데이터를 포함한 벡터 데이터를 곱셈기에 입력하도록 제어한다. 곱셈 작업의 수행 을 완성한 후, 곱셈기는 결과를 선택기에 입력한다. 여기서, 선택기은 비교기의 결과가 아닌 곱셈기 의 결과를 선택하여 누적기에 전달하여, 벡터 연산 중의 누적 작업을 수행한다. 이어서, 누적기는 누적 후 의 결과를 변환기에 전달하여 앞에서 설명한 데이터 변환 작업을 수행한다. 최종적으로, 변환기는 누적합 (즉 도면에 나타낸 “ACC_SUM”임)을 최종 결과로 출력한다. 상기의 뉴런 데이터와 가중치 데이터 사이의 행렬 곱셈(“MAC”) 연산을 수행하는 것 외에, 도 5에 나타낸 4 레 벨 흐름 연산 회로는 또한 신경망 연산 중의 히스토그램 연산, depthwise 레이어 곱셈 연산, 적분 및 winograd 곱셈 연산 등 연산을 수행할 수도 있다. 히스토그램 연산을 수행할 시, 제1 레벨 연산에서 슬레이브 처리 회로 는 마이크로 명령에 기반하여 입력 데이터를 비교기에 입력한다. 이에 따라, 여기서 선택기는 곱셈기의 결 과가 아닌 비교기의 결과를 누적기에 전달하여 후속의 작업을 수행하도록 한다. 상기의 설명을 통해, 당업자라면 이해할 수 있듯이, 하드웨어 배치의 경우, 본 발명의 슬레이브 처리 회로는 슬 레이브 연산 작업을 수행하기 위한 복수의 연산 회로을 포함할 수 있으며, 상기 복수의 연산 회로는 연결되며 복수 레벨의 흐름의 연산 작업을 수행하도록 구성된다. 하나 또는 복수의 실시예에 있어서, 전술한 연산 회로는 곱셈 회로, 비교 회로, 누적 회로 및 회전수 회로 중의 하나 또는 복수를 포함할 수 있으나 이에 한정되지 않으 며, 따라서 적어도 예를 들면 신경망 중의 다중 차원 컨볼루션 연산과 같은 벡터 연산을 수행할 수 있다. 하나의 연산 시나리오에 있어서, 본 발명의 슬레이브 처리 회로는 슬레이브 명령(예를 들면 하나 또는 복수의 마이크로 명령 또는 제어 신호로 구현됨)에 기반하여 메인 처리 회로에 의해 전 처리 작업이 수행된 데이터에 대해 연산을 수행하여, 예상되는 연산 결과를 얻을 수 있다. 다른 하나의 연산 시나리오에 있어서, 슬레이브 처 리 회로는 연산한 후 얻어진 중간 결과를 메인 처리 회로 중의 데이터 처리 유닛에 송신하여(예를 들면 상호 연 결 인터페이스를 통해 송신함), 데이터 처리 유닛 중의 데이터 변환 회로가 중간 결과에 대해 데이터 유형 변환 을 수행하도록 하거나 또는 데이터 처리 유닛 중의 데이터 스플라이싱 회로가 중간 결과에 대해 데이터 분할 및 스플라이싱 작업을 수행하도록 하며, 따라서 최종 연산 결과를 얻을 수 있다. 이하, 몇몇의 예시적인 명령을 참 조하여 본 발명의 메인 처리 회로 및 슬레이브 처리 회로의 작업을 설명한다. 전 처리 작업의 계산 명령 “COSHLC”을 포함하는 예를 들면, 이가 수행하는 작업(메인 처리 회로가 수행하는 전 처리 작업 및 슬레이브 처리 회로가 수행하는 슬레이브 연산 작업을 포함함)은 아래와 같이 표현할 수 있다. COSHLC＝FPTOFIX+SHUFFLE+LT3DCONV, 여기서 FPTOFIX는 메인 처리 회로 중의 데이터 변환 회로가 수행하는 데이터 유형 변환 작업을 나타내며, 즉 입 력 데이터를 부동 소수점 유형에서 고정 소수점 유형으로 변환하고, SHUFFLE는 데이터 스플라이싱 회로가 수행하는 데이터 스플라이싱 작업을 나타내며, LT3DCONV는 슬레이브 처리 회로(“LT”로 나타냄)가 수행하는 3DCONV 작업인 바, 즉 3차원 데이터의 컨볼루션 작업이다. 이해할 수 있듯이, 3차원 데이터의 컨볼루션 작업만을 수행 할 시, 메인 작업 일부인 FPTOFIX 및 SHUFFLE는 모두 선택적인 작업으로 설정될 수 있다. 후 처리 작업의 계산 명령 LCSU를 포함하는 예를 들면, 이가 수행하는 작업(슬레이브 처리 회로가 수행하는 슬 레이브 연산 작업 및 메인 처리 회로가 수행하는 후 처리 작업을 포함함)은 아래와 같이 표현할 수 있다. LCSU＝LT3DCONV+SUB, 여기서 슬레이브 처리 회로가 LT3DCONV 작업을 수행하여 3D 컨볼루션 결과를 얻은 후, 메인 처리 회로 중의 감 산기가 3D 컨볼루션 결과에 대해 감산 작업 SUB를 수행할 수 있다. 따라서, 각 명령의 수행 주기마다, 하나의 2 차원 작업 수(연산자)(즉 컨볼루션 결과 및 감산되는 수)를 입력하여, 하나의 1차원 작업 수(즉 수행 LCSU명령 후 얻어진 최종 결과)를 출력할 수 있다. 전 처리 작업, 슬레이브 연산 작업 및 후 처리 작업을 포함하는 계산 명령 SHLCAD의 예를 더 들면, 이가 수행하 는 작업(메인 처리 회로가 수행하는 전 처리 작업, 슬레이브 처리 회로가 수행하는 슬레이브 연산 작업 및 메인 처리 회로가 수행하는 후 처리 작업을 포함함)은 아래와 같이 표현할 수 있다. SHLCAD＝SHUFFLE+LT3DCONV+ADD 여기서 상기 전 처리 작업에서 데이터 스플라이싱 회로가 SHUFFLE로 나타내는 데이터 스플라이싱 작업을 수행한 다. 이어서, 슬레이브 처리 회로가 스플라이싱 후의 데이터에 대해 LT3DCONV 작업을 수행하여 3D 컨볼루션 결과 를 얻는다. 마지막으로, 메인 처리 회로 중의 가산기가 3D 컨볼루션 결과에 대해 가산 작업 ADD를 수행하여 최 종 계산 결과를 얻는다. 위의 예로부터 당업자라면 이해할 수 있듯이, 계산 명령을 해석한 후, 본 발명에 의해 얻어진 연산 명령은 구체 적인 연산 작업에 따라 전 처리 명령과 슬레이브 처리 명령, 슬레이브 처리 명령과 후 처리 명령, 및 전 처리 명령과 슬레이브 처리 명령과 후 처리 명령과 같은 조합 중의 하나를 포함할 수 있다. 이에 기초하여, 일부 실 시예에 있어서, 상기 전 처리 명령은 데이터 변환 명령 및/또는 데이터 스플라이싱 명령을 포함할 수 있다. 다 른 일부 실시예에 있어서, 상기 후 처리 명령은 난수 처리 명령, 가산 명령, 감산 명령, 테이블 조사 명령, 매 개변수 구성 명령, 곱셈 명령, 풀링 명령, 활성화 명령, 비교 명령, 절대값 계산 명령, 논리 연산 명령, 위치 색인 명령 또는 필터링 명령 중 하나 또는 복수를 포함할 수 있다. 다른 일부 실시예에 있어서, 상기 슬레이브 처리 명령은 다양한 유형의 연산 명령을 포함할 수 있으며, 후 처리 명령 중의 유사한 명령 및 복잡한 데이터 처리 명령을 포함하나 이에 한정되지 않는 바, 예를 들면 벡터 연산 명령을 포함하나 이에 한정되지 않는다. 상기의 설명에 기반하여 도 1 ~ 도 5의 설명을 참조하여 당업자가 이해할 수 있듯이, 본 발명은 실제 상 전술한 계산 장치를 사용하여 계산 작업을 수행하는 방법도 개시하였다. 서로 다른 구현 시나리오에 있어서, 당해 계산 장치는 예를 들면 메인 처리 회로 및 적어도 하나의 슬레이브 처리 회로를 포함할 수 있다. 이에 기초하여, 당 해 방법은 상기 메인 처리 회로를 메인 명령에 응답하여 메인 연산 작업을 수행하도록 구성하는 것, 및 상기 슬 레이브 처리 회로를 슬레이브 명령에 응답하여 슬레이브 연산 작업을 수행하도록 구성하는 것을 포함할 수 있으 며, 여기서 상기 메인 연산 작업은 상기 슬레이브 연산 작업에 대한 전 처리 작업 및/또는 후 처리 작업을 포함 하고, 상기 메인 명령 및 상기 슬레이브 명령은 상기 계산 장치가 수신한 계산 명령에 기반하여 해석하여 얻어 진 것이다. 일 실시예에 있어서, 상기의 방법은 상기 메인 처리 회로를 상기 계산 명령을 취득하고 상기 계산 명령을 해석 함으로써, 상기 메인 명령 및 상기 슬레이브 명령을 얻고, 상기 슬레이브 명령을 상기 슬레이브 처리 회로에 송 신하도록 구성한다. 다른 일 실시예에 있어서, 상기의 계산 장치가 앞에 기재된 제어 회로를 포함할 경우, 상기 방법은 제어 회로를, 상기 계산 명령을 취득하고 상기 계산 명령을 해석함으로써, 상기 메인 명령 및 상기 슬레 이브 명령을 얻고, 상기 메인 명령을 상기 메인 처리 회로에 송신하며 상기 슬레이브 명령을 상기 슬레이브 처 리 회로에 송신하도록 구성하는 것을 더 포함한. 여기서는 간소화의 목적을 위하여, 본 발명의 방법이 수행할 수 있는 단계를 더 이상 설명하지 않으며, 당업자라면 이해할 수 있듯이, 본 발명의 방법은 앞에서 도 1 ~ 도 5 를 참조하여 설명한 다양한 작업 단계를 포함할 수 있다. 도 6은 본 발명 실시예에 따른 복합 처리 장치을 나타낸 구조도이다. 도 6에 나타낸 바와 같이, 당해 복합 처리 장치은 계산 처리 장치, 인터페이스 장치, 기타 처리 장치 및 저장 장치를 포함 한다. 다양한 적용 시나리오에 따라, 계산 처리 장치는 하나 또는 복수의 계산 장치을 포함할 수 있으며,당해 계산 장치는 본 명세서에서 도 1 ~ 도 5를 참조하여 설명한 작업을 수행하도록 구성될 수 있다. 서로 다른 실시예에 있어서, 본 발명의 계산 처리 장치는 사용자가 지정한 작업을 수행하도록 구성될 수 있다. 예시적인 적용에 있어서, 당해 계산 처리 장치는 단일 코어 인공 지능 프로세서 또는 다중 코어 인공 지능 프로 세서로 구현될 수 있다. 유사하게, 계산 처리 장치 내에 포함된 하나 또는 복수의 계산 장치는 인공 지능 프로 세서 코어 또는 인공 지능 프로세서 코어의 일부 하드웨어 구조로 구현될 수 있다. 복수의 계산 장치가 인공 지 능 프로세서 코어 또는 인공 지능 프로세서 코어의 일부 하드웨어 구조로 구현될 경우, 본 발명의 계산 처리 장 치는 단일 코어 구조 또는 동형 다중 코어 구조를 가지는 것으로 간주될 수 있다. 예시적인 작업에 있어서, 본 발명의 계산 처리 장치는 인터페이스 장치를 통해 기타 처리 장치와 상호 작용하여, 공동으로 사용자가 지정한 작업을 완성할 수 있다. 다양한 구현 방식에 따라, 본 발명의 기타 처리 장치는 중앙 프로세서(Central Processing Unit, CPU), 그래픽 프로세서(Graphics Processing Unit, GPU), 인 공 지능 프로세서 등 일반 및/또는 전용 프로세서 중의 하나 또는 복수의 유형의 프로세서를 포함할 수 있다. 이러한 프로세서는 디지털 신호 프로세서(Digital Signal Processor, DSP), 전용 집적 회로(Application Specific Integrated Circuit, ASIC), 현장 프로그래머블 게이트 어레이(Field-Programmable Gate Array, FPGA)또는 기타 프로그래머블 논리 소자, 분립 게이트 또는 트랜지스터 논리 소자, 분립 하드웨어 소자 등을 포 함하나 이에 한정되지 않으며, 그 수량은 실제 수요에 따라 확정될 수 있다. 상기와 같이, 본 발명의 계산 장치 만의 경우, 싱글 코어 구조 또는 동형 멀티 코어 구조를 갖는 것으로 간주할 수 있다. 그러나, 계산 장치 과 처리 장치의 통합을 고려할 때, 양자가 비동형 멀티 코어 구조를 형성하는 것으로 간주한다. 하나 또는 복수의 실시예에 있어서, 당해 기타 처리 장치는 본 발명의 계산 처리 장치(이는 예를 들면 신경망 연산과 같은 인공 지능에 관련된 연산 장치로 구현될 수 있음)와 외부 데이터 및 제어의 인터페이스로 사용될 수 있으며, 데이터 운송, 계산 장치의 온 및/또는 정지 등과 같은 기본 제어를 수행하나 이에 한정되지 않는다. 다른 실시예에 있어서, 기타 처리 장치는 당해 계산 처리 장치와 협력하여 연산 임무를 공동으로 완성할 수 있 다. 하나 또는 복수의 실시예에 있어서, 당해 인터페이스 장치는 계산 처리 장치와 기타 처리 장치 사이에서 데이터 및 제어 명령을 전송할 수 있다. 예를 들면, 당해 계산 처리 장치는 상기 인터페이스 장치를 통해 기타 처리 장 치에서 입력 데이터를 취득하여, 당해 계산 처리 장치 칩 온 저장 장치(또는 메모리라고 칭함)에 기입할 수 있 다. 또한, 당해 계산 처리 장치는 상기 인터페이스 장치를 통해 기타 처리 장치에서 제어 명령을 취득하여, 계 산 처리 장치 칩 온 제어 버퍼에 기입할 수 있다. 대체적으로 또는 선택적으로, 인터페이스 장치는 계산 처리 장치의 저장 장치 중의 데이터를 판독하여 기타 처리 장치에 전송할 수 있다. 부가적으로 또는 선택적으로, 본 발명의 복합 처리 장치는 저장 장치를 더 포함할 수 있다. 도면에 나타낸 바와 같이, 당해 저장 장치는 각각 상기 계산 처리 장치 및 상기 기타 처리 장치와 연결된다. 하나 또는 복수의 실시 예에 있어서, 저장 장치는 상기 계산 처리 장치 및/또는 상기 기타 처리 장치의 데이터를 보존할 수 있다. 예를 들면, 당해 데이터는 계산 처리 장치, 기타 처리 장치의 내부 또는 칩 온 저장 장치에 전부 보존할 수 없는 데 이터일 수 있다. 일부 실시예에 있어서, 본 발명은 칩(예를 들면 도 7에 나타낸 칩)을 더 개시한다. 일 구현에 있어서, 당 해 칩은 시스템 레벨 칩(System on Chip, SoC)이며, 하나 또는 복수의 도 6에 나타낸 복합 처리 장치가 집적되 어 있다. 당해 칩은 대외 인터페이스 장치(도 7에 나타낸 대외 인터페이스 장치)을 통해 기타 관련된 소자 에 연결될 수 있다. 당해 관련된 소자는 예를 들면 카메라, 모니터, 마우스, 키보드, 랜 카드 또는 wi-fi 인터 페이스일 수 있다. 일부 적용 시나리오에 있어서, 당해 칩에는 기타 처리 유닛(예를 들면 비디오 코덱) 및/또는 인터페이스 모듈(예를 들면 DRAM인터페이스) 등이 집적될 수 있다. 일부 실시예에 있어서, 본 발명은 상기의 칩 을 포함하는 칩 패키지 구조를 더 개시한다. 일부 실시예에 있어서, 본 발명은 상기의 칩 패키지 구조를 포함하 는 보드 카드를 더 개시한다. 이하, 도 7을 참조하여 당해 보드 카드를 상세하게 설명한다. 도 7은 본 발명 실시예에 따른 보드 카드을 나타낸 구조 모식도이다. 도 7에 나타낸 바와 같이, 당해 보드 카드는 데이터를 저장하기 위한 저장 소자를 포함하며, 이는 하나 또는 복수의 저장 유닛을 포함한다. 당해 저장 소자는 예를 들면 버스 등 방식을 통해 제어 소자 및 앞에 기재된 칩에 연결되 어 데이터 전송을 수행할 수 있다. 또한, 당해 보드 카드는 대외 인터페이스 장치을 더 포함하며, 이는 칩 (또는 칩 패키지 구조 중의 칩)과 외부 디비이스(예를 들면 서버 또는 컴퓨터 등) 사이의 데이터 중계 또 는 전달 기능에 사용된다. 예를 들면, 처리 대기의 데이터는 외부 디비이스로부터 대외 인터페이스 장치를 통해 칩에 전달될 수 있다. 또한 예를 들면, 상기 칩의 계산 결과는 상기 대외 인터페이스 장치를 통해 다시 외부 디비이스에 전송될 수 있다. 다양한 적용 시나리오에 따라, 상기 대외 인터페이스 장치는 서로 다른 인터페이스 형식을 가지며, 예를 들면 표준 PCIE 인터페이스 등을 채택할 수 있다. 하나 또는 복수의 실시예에 있어서, 본 발명 보드 카드 중의 제어 소자는 상기 칩의 상태를 조정하도록 구성될 수 있다. 따라서, 하나의 적용 시나리오에 있어서, 당해 제어 소자는 상기 칩의 작동 상태를 조정하기 위한 마 이크로 컨트롤러 유닛(Micro Controller Unit, MCU)를 포함할 수 있다. 상기의 도 6및 도 7을 참조한 설명에 따라 당업자라면 이해할 수 있듯이, 본 발명은 전자 기기 또는 장치를 더 개시하였으며, 이들은 하나 또는 복수의 상기의 보드 카드, 하나 또는 복수의 상기의 칩 및/또는 하나 또는 복 수의 상기의 복합 처리 장치를 포함할 수 있다. 다양한 적용 시나리오에 따라, 본 발명의 전자 기기 또는 장치는 서버, 클라우드 서버, 서버 클러스터, 데이터 처리 장치, 로봇, 컴퓨터, 프린터, 스캐너, 태블릿, 스마트 단말기, PC 기기, 사물 인터넷 단말기, 모바일 단말 기, 휴대폰, 블랙박스, 내비게이션, 센서, 카메라, 카메라, 비디오 카메라, 프로젝터, 시계, 헤드폰, 모바일 스 토리지, 웨어러블 기기, 시각 단말기, 자율주행 단말기, 교통 수단, 가전제품 및/또는 의료 기기를 포함할 수 있다. 상기 교통 수단은 항공기, 선박 및/또는 차량을 포함하고; 상기 가전제품은 텔레비전, 에어컨, 전자레인 지, 냉장고, 전기밥솥, 가습기, 세탁기, 전등, 가스레인지, 레인지 후드를 포함하며; 상기 의료 기기는 핵자기 공명계, B-초음파계 및/또는 심전도계. 본 발명의 전자 기기 또는 장치는 또한 인터넷, 사물인터넷, 데이터센터, 에너지, 교통, 공공관리, 제조, 교육, 전력망, 통신, 금융, 소매, 건설현장, 의료 등의 분야에도 적용될 수 있다. 또한 본 발명의 전자 기기 또는 장치는 또한 클라우드, 에지, 단말 등과 같은 인공지능, 빅 데 이터 및/또는 클라우드 컴퓨팅과 관련된 응용 시나리오에도 적용될 수 있다. 하나 또는 복수의 실시예에 있어서, 본 발명 방안의 연산력이 높은 전자 기기 또는 장치는 클라우드 기기(예를 들면 클라우드 서버)에 적용 될 수 있으며, 소비전력이 적은 전자 기기 또는 장치는 단말 기기 및/또는 에지엔드 기기(예를 들면 스마트폰 또는 카메라)에 적용될 수 있다. 하나 또는 복수의 실시예에 있어서, 클라우드 기기의 하드웨어 정보와 단말 기 기 및/또는 에지엔드 기기의 하드웨어 정보는 상호 호환되므로, 단말 기기 및/또는 에지엔드 기기의 하드웨어 정보에 따라, 클라우드 기기의 하드웨어 리소스 중에서 적절한 하드웨어 리소스를 매칭하여 단말 기기 및/또는 에지엔드 기기의 하드웨어 리소스를 시뮬레이션함으로서, 엔드 클라우드 통합 또는 클라우드 에지 통합의 통합 관리, 스케줄링 및 협업 작업을 완료할 수 있다. 설명해야 할 점이라면, 간소화의 목적을 위해, 본 발명은 일부 방법 및 그 실시예를 일련의 동작 및 그 조합으 로 표현하였지만, 당업자는 본 발명의 방안은 설명된 동작의 순서에 한정되지 않음을 이해해야 한다. 따라서, 본 발명의 개시 또는 교시에 따라, 당업자는 그 중의 일부 단계는 기타 순서에 따라 수행하거나 또는 동시에 수 행할 수 있음을 이해할 수 있다. 또한 당업자는 본 발명에 설명된 실시예는 선택적인 실시예로 간주할 수 있는 바, 즉 그 중의 관련된 동작 또는 모듈은 본 발명의 어느 방안 또는 일부 방안의 구현에 있어서 반드시 필요하 지 않음을 이해할 수 있다. 또한, 방안에 따라, 본 발명은 일부 실시예의 설명에도 각각 다른 중점을 둔다. 이 에 감안하여, 당업자는 본 발명의 어느 실시예에서 상세히 설명하지 않은 부분은 기타 실시예의 관련 설명을 참 조할 수 있음을 이해해야 한다. 구체적인 구현 측면에 있어서, 본 발명의 개시 및 교시에 따라, 당업자는 본 발명에 개시된 몇몇의 실시예는 본 명세서에 개시되지 않은 기타 방식을 통해 구현될 수 있음을 이해할 수 있다. 예를 들면, 앞에 기재된 전자 기 기 또는 장치 실시예 중의 각 유닛의 경우, 본 명세서에서는 논리적 기능을 고려한 기초 상에서 분할한 것인 바, 실제 구현 시 기타 분할 방식을 채택할 수 있다. 또한 예를 들면, 복수의 유닛 또는 구성 요소를 결합하거 나, 집적 다른 하나의 시스템에 통합하거나, 유닛 또는 구성 요소 중의 일부 특징 또는 기능을 선택하여 비활성 화할 수 있다. 서로 다른 유닛 또는 구성 요소 사이의 연결 관계의 경우, 앞에서 도면을 참조하여 논의한 연결 은 유닛 또는 구성 요소 사이의 직접적 또는 간접적 결합일 수 있다. 일부 시나리오에 있어서, 전술한 직접적 또는 간접적 결합은 인터페이스를 이용한 통신 연결일 수 있으며, 여기서, 통신 인터페이스는 전기, 광학, 음성, 자기 또는 기타 형태의 신호 전송을 지원할 다 있다. 본 발명에 있어서, 분리된 구성 요소로 설명된 유닛은 물리적으로 분리될 수도 있고, 물리적으로 분리되지 않을 수도 있으며, 유닛으로 나타낸 구성 요소도 물리적으로 분리될 수도 있고, 물리적으로 분리되지 않을 수도 있다. 전술한 구성 요소 또는 유닛은 동일한 위치에 위치하거나 복수의 네트워크 유닛 상에 분포될 수 있다. 또 한, 실제 수요에 따라, 그 중의 일부 또는 전부 유닛을 선택하여 본 발명 실시예의 상기 방안의 목적을 구현할 수 있다. 또한, 일부 시나리오에 있어서, 본 발명 실시예 중의 복수의 유닛은 하나의 유닛에 집적될 수도 있고, 각 유닛은 물리적으로 단독적으로 존재할 수도 있다.일부 구현 시나리오에 있어서, 상기 집적된 유닛은 소프트웨어 프로그램 모듈의 형태를 채택하여 구현될 수 있 다. 소프트웨어 프로그램 모듈의 형태로 구현되고 또한 독립적인 제품으로 판매 또는 사용될 시, 상기 집적된 유닛은 컴퓨터 판독 가능 메모리에 저장될 수 있다. 이를 바탕으로, 본 발명의 방안을 소프트웨어 제품(예를 들 면 컴퓨터 판독 가능 저장 매체)의 형태로 구현할 때, 당해 소프트웨어 제품은 메모리에 저장될 수 있으며, 일 부 명령을 포함함으로써 컴퓨터 기기(예를 들면 개인용컴퓨터, 서버 또는 네트워크 기기 등)로 하여금 본 발명 실시예의 상기 방법의 일부 또는 전부 단계를 수행할 수 있다. 전술한 메모리는 U 디스크, 플래시 디스크, 판독 전용 메모리(Read Only Memory, ROM), 랜덤 액세스 메모리(Random Access Memory, RAM), 외장 하드 디스크, 자 기 디스크 또는 광 디스크 등과 같은 프로그램 코드를 저장할 수 있는 다양한 매체를 포함할 수 있으나 이에 한 정되지 않는다. 다른 일부 구현 시나리오에 있어서, 상기 집적된 유닛은 하드웨어의 형태를 채택하여 구현될 수 있는 바, 즉 구 체적인 하드웨어 회로로 구현될 수 있으며, 이는 디지털 회로 및/또는 아날로그 회로 등을 포함할 수 있다. 회 로의 하드웨어 구조의 물리적 구현은 물리적 소자를 포함할 수 있으나 이에 한정되지 않으며, 물리적 소자는 트 랜지스터 또는 메모리 저항기 등 소자를 포함할 수 있으나 이에 한정되지 않는다. 이에 감안하여, 본 명세서에 기재된 다양한 장치(예를 들면 계산 장치 또는 기타 처리 장치)는 예를 들면 CPU, GPU, FPGA, DSP 및 ASIC 등과 같은 적절한 하드웨어 프로세서를 통해 구현될 수 있다. 또한 전술한 상기 저장 유닛 또는 저장 장치는 임의 적 적한 저장 매체(자기 저장 매체 또는 자기 광 저장 매체 등을 포함함)일 수 있으며, 예를 들면 가변 저항식 메 모리(Resistive Random Access Memory, RRAM), 다이내믹 랜덤 액세스 메모리(Dynamic Random Access Memory, DRAM), 스태틱 랜덤 액세스 메모리(Static Random Access Memory, SRAM), 강화 다이내믹 랜덤 액세스 메모리 (Enhanced Dynamic Random Access Memory, EDRAM), 고대역폭 메모리(High Bandwidth Memory, HBM), 하이브리드 메모리 큐브(Hybrid Memory Cube, HMC), ROM 및 RAM등일 수 있다. 이하의 조항에 의거하여 전술한 내용을 더 잘 이해할 수 있을 것이다. 조항 1, 계산 장치에 있어서, 메인 처리 회로 및 적어도 하나의 슬레이브 처리 회로를 포함하며, 여기서, 상기 메인 처리 회로는 메인 명령에 응답하여 메인 연산 작업을 수행하도록 구성되고, 상기 슬레이브 처리 회로는 슬레이브 명령에 응답하여 슬레이 브 연산 작업을 수행하도록 구성되며, 여기서, 상기 메인 연산 작업은 상기 슬레이브 연산 작업에 대한 전 처리 작업 및/또는 후 처리 작업을 포함하고, 상기 메인 명령 및 상기 슬레이브 명령은 상기 계산 장치가 수신한 계 산 명령에 기반하여 해석하여 얻어진 것이다. 조항 2, 조항 1에 기재된 계산 장치에 있어서, 상기 메인 처리 회로는 상기 계산 명령을 취득하고 상기 계산 명령을 해석함으로써, 상기 메인 명령 및 상기 슬 레이브 명령을 얻고, 상기 슬레이브 명령을 상기 슬레이브 처리 회로에 송신하도록 구성된다. 조항 3, 조항 1에 기재된 계산 장치에 있어서, 제어 회로를 더 포함하며, 상기 제어 회로는 상기 계산 명령을 취득하고 상기 계산 명령을 해석함으로써, 상기 메인 명령 및 상기 슬레이브 명령을 얻고, 상기 메인 명령을 상기 메인 처리 회로에 송신하고 상기 슬레이브 명 령을 상기 슬레이브 처리 회로에 송신하도록 구성된다. 조항 4, 조항 1에 기재된 계산 장치에 있어서, 상기 메인 명령은 상기 전 처리 작업 및/또는 상기 후 처리 작업을 식별하기 위한 식별 비트를 포함한다. 조항 5, 조항 1에 기재된 계산 장치에 있어서, 상기 계산 명령은 상기 메인 명령 중의 상기 전 처리 작업 및 상기 후 처리 작업을 구분하기 위한 프리셋 비트 를 포함한다. 조항 6, 조항 1에 기재된 계산 장치에 있어서, 상기 메인 처리 회로는 상기 메인 연산 작업을 수행하기 위한 데이터 처리 유닛을 포함하고, 상기 데이터 처리 유닛은 데이터 변환 작업을 수행하기 위한 데이터 변환 회로 및/또는 데이터 스플라이싱 작업을 수행하기 위한 데이터 스플라이싱 회로를 포함한다. 조항 7, 조항 6에 기재된 계산 장치에 있어서, 상기 데이터 변환 회로는 다양한 서로 다른 데이터 유형 간의 계산 데이터의 변환을 구현하기 위한 하나 또는 복수의 변환기를 포함한다. 조항 8, 조항 6에 기재된 계산 장치에 있어서, 상기 데이터 스플라이싱 회로는 소정의 비트 길이로 계산 데이터를 분할하고, 분할된 후 얻어진 복수의 데이터 블록을 소정의 순서로 스플라이싱하도록 구성된다. 조항 9, 조항 1에 기재된 계산 장치에 있어서, 상기 메인 처리 회로는 일 세트 또는 복수 세트의 흐름 연산 회로를 포함하고, 상기 각 세트의 흐름 연산 회로 는 하나의 연산 라인을 형성하고 또한 하나 또는 복수의 연산기를 포함하며, 여기서 상기 각 세트의 흐름 연산 회로가 복수의 연산기를 포함할 경우, 상기 복수의 연산기는 연결되며 상기 메인 명령에 기반하여 선택적으로 참여하여 상기 메인 연산 작업을 수행하도록 구성된다. 조항 10, 조항 9에 기재된 계산 장치에 있어서, 상기 메인 처리 회로는 적어도 두 개의 연산 라인을 포함하여, 각 연산 라인은 난수 처리 회로, 가감 회로, 감 산 회로, 테이블 조사 회로, 매개변수 구성 회로, 곱셈기, 나눗셈기, 풀링기, 비교기, 절대값 계산 회로, 논리 연산기, 위치 색인 회로 또는 필터 중의 하나 또는 복수의 연산기 또는 회로를 포함한다. 조항 11, 조항 1에 기재된 계산 장치에 있어서, 상기 슬레이브 처리 회로는 상기 슬레이브 연산 작업을 수행하기 위한 복수의 연산 회로를 포함하며, 상기 복수 의 연산 회로는 연결되며 복수 레벨의 흐름의 연산 작업을 수행하도록 구성되고, 여기서 상기 연산 회로는 벡터 연산을 적어도 수행하기 위해 곱셈 회로, 비교 회로, 누적 회로 및 회전수 회로 중의 하나 또는 복수를 포함한 다. 조항 12, 조항 11에 기재된 계산 장치에 있어서, 상기 슬레이브 명령은 상기 전 처리 작업을 거친 계산 데이터에 대해 컨볼루션 연산을 수행하는 컨볼루션 명령 을 포함하고, 상기 슬레이브 처리 회로는 상기 컨볼루션 명령에 기반하여 상기 전 처리 작업을 거친 계산 데이 터에 대해 컨볼루션 연산을 수행하도록 구성된다. 조항 13, 집적 회로 칩에 있어서, 조항 1 내지 조항 12 중 어느 한 조항에 기재된 계산 장치를 포함한다. 조항 14, 보드 카드에 있어서, 조항 13에 기재된 집적 회로 칩을 포함한다. 조항 15, 전자 기기에 있어서, 조항 13에 기재된 집적 회로 칩을 포함한다. 조항 16, 계산 장치를 사용하여 계산 작업을 수행하는 방법에 있어서, 상기 계산 장치는 메인 처리 회로 및 적어도 하나의 슬레이브 처리 회로를 포함하며, 상기 방법은 상기 메인 처 리 회로를 메인 명령에 응답하여 메인 연산 작업을 수행하도록 구성하는 것, 및 상기 슬레이브 처리 회로를 슬 레이브 명령에 응답하여 슬레이브 연산 작업을 수행하도록 구성하는 것을 포함하며, 여기서, 상기 메인 연산 작 업은 상기 슬레이브 연산 작업에 대한 전 처리 작업 및/또는 후 처리 작업을 포함하고, 상기 메인 명령 및 상기 슬레이브 명령은 상기 계산 장치가 수신한 계산 명령에 기반하여 해석하여 얻어진 것이다. 조항 17, 조항 16에 기재된 방법에 있어서, 상기 메인 처리 회로를 상기 계산 명령을 취득하고 상기 계산 명령을 해석함으로써, 상기 메인 명령 및 상기 슬 레이브 명령을 얻고, 상기 슬레이브 명령을 상기 슬레이브 처리 회로에 송신하도록 구성한다. 조항 18, 조항 16에 기재된 방법에 있어서, 계산 장치는 제어 회로를 포함하며, 상기 방법은 제어 회로를, 상기 계산 명령을 취득하고 상기 계산 명령을 해 석함으로써, 상기 메인 명령 및 상기 슬레이브 명령을 얻고, 상기 메인 명령을 상기 메인 처리 회로에 송신하고상기 슬레이브 명령을 상기 슬레이브 처리 회로에 송신하도록 구성하는 것을 더 포함한다. 조항 19, 조항 16에 기재된 방법에 있어서, 상기 메인 명령은 상기 전 처리 작업 및/또는 상기 후 처리 작업을 식별하기 위한 식별 비트를 포함한다. 조항 20, 조항 16에 기재된 방법에 있어서, 상기 계산 명령은 상기 메인 명령 중의 상기 전 처리 작업 및 상기 후 처리 작업을 구분하기 위한 프리셋 비트 를 포함한다. 조항 21, 조항 16에 기재된 방법에 있어서, 상기 메인 처리 회로는 데이터 처리 유닛을 포함하며, 상기 데이터 처리 유닛은 데이터 변환 회로 및/또는 데이 터 스플라이싱 회로를 포함하고, 상기 방법은 데이터 처리 유닛을 상기 메인 연산 작업을 수행하도록 구성하는 것, 상기 데이터 변환 회로를 데이터 변환 작업을 수행하도록 구성하는 것, 및 상기 데이터 스플라이싱 회로를 데이터 스플라이싱 작업을 수행하도록 구성하는 것을 포함한다. 조항 22, 조항 21에 기재된 방법에 있어서, 상기 데이터 변환 회로는 하나 또는 복수의 변환기를 포함하고, 상기 방법은 하나 또는 복수의 변환기를 다양한 서로 다른 데이터 유형 간의 계산 데이터의 변환을 구현하도록 구성하는 것을 포함한다. 조항 23, 조항 21에 기재된 방법에 있어서, 상기 데이터 스플라이싱 회로를 소정의 비트 길이로 계산 데이터를 분할하고, 분할된 후 얻어진 복수의 데이터 블록을 소정의 순서로 스플라이싱하도록 구성한다. 조항 24, 조항 16에 기재된 방법에 있어서, 상기 메인 처리 회로는 일 세트 또는 복수 세트의 흐름 연산 회로를 포함하고, 상기 각 세트의 흐름 연산 회로 는 하나의 연산 라인을 형성하고 또한 하나 또는 복수의 연산기를 포함하며, 여기서 상기 각 세트의 흐름 연산 회로가 복수의 연산기를 포함할 경우, 상기 방법은 상기 복수의 연산기를 연결하며 상기 메인 명령에 기반하여 선택적으로 참여하여 상기 메인 연산 작업을 수행하도록 구성하는 것을 포함한다. 조항 25, 조항 24에 기재된 방법에 있어서, 상기 메인 처리 회로는 적어도 두 개의 연산 라인을 포함하여, 각 연산 라인은, 난수 처리 회로, 가감 회로, 감산 회로, 테이블 조사 회로, 매개변수 구성 회로, 곱셈기, 나눗셈기, 풀링기, 비 교기, 절대값 계산 회로, 논리 연산기, 위치 색인 회로 또는 필터 중의 하나 또는 복수의 연산기 또는 회로를 포함한다. 조항 26, 조항 16에 기재된 방법에 있어서, 상기 슬레이브 처리 회로는 복수의 연산 회로를 포함하며, 상기 방 법은 상기 복수의 연산 회로를 상기 슬레이브 연산 작업을 수행하도록 구성하는 것을 포함하고, 또한 상기 방법 은 상기 복수의 연산 회로를 연결하며 복수 레벨의 흐름의 연산 작업을 수행하도록 구성하는 것을 더 포함하며, 여기서 상기 연산 회로는 벡터 연산을 적어도 수행하기 위해 곱셈 회로, 비교 회로, 누적 회로 및 회전수 회로 중의 하나 또는 복수를 포함한다. 조항 27, 조항 26에 기재된 방법에 있어서, 상기 슬레이브 명령은 상기 전 처리 작업을 거친 계산 데이터에 대 해 컨볼루션 연산을 수행하는 컨볼루션 명령을 포함하고, 상기 방법은, 상기 슬레이브 처리 회로를, 상기 컨볼루션 명령에 기반하여 상기 전 처리 작업을 거친 계산 데이터에 대해 컨 볼루션 연산을 수행하도록 구성하는 것을 포함한다. 본 명세서에서 본 발명의 복수의 실시예를 제시하고 설명했지만, 당업자라면 이러한 실시예는 예시적인 방식으 로 제공됨은 자명한 것이다. 당업자는 본 발명의 사상과 정신에서 이탈하지 않고 많은 개정, 변경 및 대체 방식 을 생각할 수 있다. 본 발명을 실천하는 과정에서 본 명세서에 설명된 본 발명 실시예의 다양한 대안을 채택할 수 있음을 이해해야 한다. 첨부된 청구 범위는 본 발명의 보호 범위를 한정하고, 이러한 청구 범위 내의 동등하 거나 대체적인 방안을 커버하도록 의도한다.부호의 설명 100 : 계산 장치 102 : 메인 처리 회로 104, 106, 108 : 슬레이브 처리 회로 200 : 계산 장치 202 : 메인 처리 회로 204, 206, 208 : 슬레이브 처리 회로 210 : 제어 회로 212 : 저장 회로 300 : 메인 처리 회로 302 : 데이터 변환 회로 3021 : 데이터 변환 회로 3022 : 데이터 스플라이싱 회로 304 : 첫번째 세트의 흐름 연산 회로 306 : 마지막 세트의 흐름 연산 회로 500 : 슬레이브 처리 회로 502 : 곱셈기 504 : 비교기 506 : 선택기 508 : 누적기 510 : 변환기 600 : 복합 처리 장치 602 : 계산 처리 장치 604 : 인터페이스 장치 606 : 기타 처리 장치 608 : 저장 장치 610 : 계산 장치 700 : 보드 카드 702 : 칩 704 : 저장 소자 706 : 내외 인터페이스 장치 708 : 제어 소자 710 : 저장 유닛 712 : 외부 디바이스도면 도면1 도면2 도면3 도면4a 도면4b 도면4c 도면5 도면6 도면7"}
{"patent_id": "10-2022-7046378", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도면을 참조하여 아래의 상세한 설명을 열독함으로써, 본 발명의 예시적인 실시 방식의 상기 및 기타 목적, 특 징 및 이점에 대한 이해가 용이하게 될 것이다. 도면에서 제한적이지 않는 예시적인 방식으로 본 발명의 몇몇의 실시 방식을 나타내는 바, 같거나 또는 대응하는 부호는 같거나 또는 대응하는 부분을 나타낸다. 도 1은 본 발명 실시예에 따른 계산 장치를 나타낸 개략도이다. 도 2는 본 발명 실시예에 따른 계산 장치를 나타낸 블록도이다. 도 3은 본 발명 실시예에 따른 계산 장치의 메인 처리 회로를 나타낸 블록도다. 도 4a, 4b 및 4c는 본 발명 실시예에 따른 데이터 변환 회로가 수행하는 행렬 변환을 나타낸 모식도이다. 도 5는 본 발명 실시예에 따른 계산 장치의 슬레이브 처리 회로를 나타낸 블록도이다. 도 6은 본 발명 실시예에 따른 복합 처리 장치를 나타낸 구조도이다. 도 7은 본 발명 실시예에 따른 보드 카드의 구조를 나타낸 모식도다."}
