transcript on
if {[file exists rtl_work]} {
	vdel -lib rtl_work -all
}
vlib rtl_work
vmap work rtl_work

vlog -sv -work work +incdir+D:/TEC/Semestre\ l\ 2021/TallerDiseno/Proyecto/CodesAndTests/ALU {D:/TEC/Semestre l 2021/TallerDiseno/Proyecto/CodesAndTests/ALU/adder.sv}
vlog -sv -work work +incdir+D:/TEC/Semestre\ l\ 2021/TallerDiseno/Proyecto/CodesAndTests/ALU {D:/TEC/Semestre l 2021/TallerDiseno/Proyecto/CodesAndTests/ALU/inv.sv}
vlog -sv -work work +incdir+D:/TEC/Semestre\ l\ 2021/TallerDiseno/Proyecto/CodesAndTests/ALU {D:/TEC/Semestre l 2021/TallerDiseno/Proyecto/CodesAndTests/ALU/xorGate.sv}
vlog -sv -work work +incdir+D:/TEC/Semestre\ l\ 2021/TallerDiseno/Proyecto/CodesAndTests/ALU {D:/TEC/Semestre l 2021/TallerDiseno/Proyecto/CodesAndTests/ALU/mux4a1.sv}
vlog -sv -work work +incdir+D:/TEC/Semestre\ l\ 2021/TallerDiseno/Proyecto/CodesAndTests/ALU {D:/TEC/Semestre l 2021/TallerDiseno/Proyecto/CodesAndTests/ALU/mux2a1.sv}
vlog -sv -work work +incdir+D:/TEC/Semestre\ l\ 2021/TallerDiseno/Proyecto/CodesAndTests/ALU {D:/TEC/Semestre l 2021/TallerDiseno/Proyecto/CodesAndTests/ALU/ALUSinFlags.sv}
vlog -sv -work work +incdir+D:/TEC/Semestre\ l\ 2021/TallerDiseno/Proyecto/CodesAndTests/ALU {D:/TEC/Semestre l 2021/TallerDiseno/Proyecto/CodesAndTests/ALU/ALUConFlags.sv}

vlog -sv -work work +incdir+D:/TEC/Semestre\ l\ 2021/TallerDiseno/Proyecto/CodesAndTests/ALU {D:/TEC/Semestre l 2021/TallerDiseno/Proyecto/CodesAndTests/ALU/ALUConFlagsTest.sv}

vsim -t 1ps -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L altera_lnsim_ver -L cyclonev_ver -L cyclonev_hssi_ver -L cyclonev_pcie_hip_ver -L rtl_work -L work -voptargs="+acc"  AluConFlags

add wave *
view structure
view signals
run -all
