0.4
2016.2
C:/Users/Daniel/Documents/ARQUIVOS_FACULDADE/PROJETO_GILMAR/project_I7.sim/sim_1/behav/glbl.v,1464879896,verilog,,,,,,,,,,,
C:/Users/Daniel/Documents/ARQUIVOS_FACULDADE/PROJETO_GILMAR/project_I7.srcs/sim_1/imports/Downloads/top_tb.sv,1493731767,verilog,,,,,,,,,,,
C:/Users/Daniel/Documents/ARQUIVOS_FACULDADE/PROJETO_GILMAR/project_I7.srcs/sources_1/imports/Versão 2/ALU.sv,1493636578,verilog,,,,,,,,,,,
C:/Users/Daniel/Documents/ARQUIVOS_FACULDADE/PROJETO_GILMAR/project_I7.srcs/sources_1/imports/Versão 2/Bloco_de_Controle.sv,1493682256,verilog,,,,,,,,,,,
C:/Users/Daniel/Documents/ARQUIVOS_FACULDADE/PROJETO_GILMAR/project_I7.srcs/sources_1/imports/Versão 2/IR.sv,1481068254,verilog,,,,,,,,,,,
C:/Users/Daniel/Documents/ARQUIVOS_FACULDADE/PROJETO_GILMAR/project_I7.srcs/sources_1/imports/Versão 2/PC.sv,1481068272,verilog,,,,,,,,,,,
C:/Users/Daniel/Documents/ARQUIVOS_FACULDADE/PROJETO_GILMAR/project_I7.srcs/sources_1/imports/Versão 2/PC_somador.sv,1481068269,verilog,,,,,,,,,,,
C:/Users/Daniel/Documents/ARQUIVOS_FACULDADE/PROJETO_GILMAR/project_I7.srcs/sources_1/imports/Versão 2/Unidade_controladora.sv,1493636529,verilog,,,,,,,,,,,
C:/Users/Daniel/Documents/ARQUIVOS_FACULDADE/PROJETO_GILMAR/project_I7.srcs/sources_1/imports/Versão 2/banco_registradores.sv,1481137075,verilog,,,,,,,,,,,
C:/Users/Daniel/Documents/ARQUIVOS_FACULDADE/PROJETO_GILMAR/project_I7.srcs/sources_1/imports/Versão 2/datapath.sv,1493636529,verilog,,,,,,,,,,,
C:/Users/Daniel/Documents/ARQUIVOS_FACULDADE/PROJETO_GILMAR/project_I7.srcs/sources_1/imports/Versão 2/ex_memory.sv,1493749365,verilog,,,,,,,,,,,
C:/Users/Daniel/Documents/ARQUIVOS_FACULDADE/PROJETO_GILMAR/project_I7.srcs/sources_1/imports/Versão 2/mem.sv,1491830626,verilog,,,,,,,,,,,
C:/Users/Daniel/Documents/ARQUIVOS_FACULDADE/PROJETO_GILMAR/project_I7.srcs/sources_1/imports/Versão 2/mux3.sv,1481134376,verilog,,,,,,,,,,,
C:/Users/Daniel/Documents/ARQUIVOS_FACULDADE/PROJETO_GILMAR/project_I7.srcs/sources_1/imports/Versão 2/super_top_level.sv,1493692148,verilog,,,,,,,,,,,
C:/Users/Daniel/Documents/ARQUIVOS_FACULDADE/PROJETO_GILMAR/project_I7.srcs/sources_1/imports/Versão 2/zero.sv,1481068276,verilog,,,,,,,,,,,
C:/Users/Daniel/Documents/ARQUIVOS_FACULDADE/PROJETO_GILMAR/project_I7.srcs/sources_1/imports/new/decoder_7seg.sv,1493743483,verilog,,,,,,,,,,,
