TimeQuest Timing Analyzer report for sisa
Mon May 22 22:35:50 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'counter_div_clk[2]'
 12. Slow Model Setup: 'vga_controller:vga|clk_25mhz'
 13. Slow Model Setup: 'CLOCK_50'
 14. Slow Model Hold: 'CLOCK_50'
 15. Slow Model Hold: 'counter_div_clk[2]'
 16. Slow Model Hold: 'vga_controller:vga|clk_25mhz'
 17. Slow Model Recovery: 'counter_div_clk[2]'
 18. Slow Model Recovery: 'vga_controller:vga|clk_25mhz'
 19. Slow Model Recovery: 'CLOCK_50'
 20. Slow Model Removal: 'CLOCK_50'
 21. Slow Model Removal: 'counter_div_clk[2]'
 22. Slow Model Removal: 'vga_controller:vga|clk_25mhz'
 23. Slow Model Minimum Pulse Width: 'vga_controller:vga|clk_25mhz'
 24. Slow Model Minimum Pulse Width: 'CLOCK_50'
 25. Slow Model Minimum Pulse Width: 'SW[9]'
 26. Slow Model Minimum Pulse Width: 'counter_div_clk[2]'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Output Enable Times
 32. Minimum Output Enable Times
 33. Output Disable Times
 34. Minimum Output Disable Times
 35. Fast Model Setup Summary
 36. Fast Model Hold Summary
 37. Fast Model Recovery Summary
 38. Fast Model Removal Summary
 39. Fast Model Minimum Pulse Width Summary
 40. Fast Model Setup: 'counter_div_clk[2]'
 41. Fast Model Setup: 'vga_controller:vga|clk_25mhz'
 42. Fast Model Setup: 'CLOCK_50'
 43. Fast Model Hold: 'CLOCK_50'
 44. Fast Model Hold: 'counter_div_clk[2]'
 45. Fast Model Hold: 'vga_controller:vga|clk_25mhz'
 46. Fast Model Recovery: 'counter_div_clk[2]'
 47. Fast Model Recovery: 'vga_controller:vga|clk_25mhz'
 48. Fast Model Recovery: 'CLOCK_50'
 49. Fast Model Removal: 'CLOCK_50'
 50. Fast Model Removal: 'counter_div_clk[2]'
 51. Fast Model Removal: 'vga_controller:vga|clk_25mhz'
 52. Fast Model Minimum Pulse Width: 'vga_controller:vga|clk_25mhz'
 53. Fast Model Minimum Pulse Width: 'CLOCK_50'
 54. Fast Model Minimum Pulse Width: 'SW[9]'
 55. Fast Model Minimum Pulse Width: 'counter_div_clk[2]'
 56. Setup Times
 57. Hold Times
 58. Clock to Output Times
 59. Minimum Clock to Output Times
 60. Output Enable Times
 61. Minimum Output Enable Times
 62. Output Disable Times
 63. Minimum Output Disable Times
 64. Multicorner Timing Analysis Summary
 65. Setup Times
 66. Hold Times
 67. Clock to Output Times
 68. Minimum Clock to Output Times
 69. Setup Transfers
 70. Hold Transfers
 71. Recovery Transfers
 72. Removal Transfers
 73. Report TCCS
 74. Report RSKM
 75. Unconstrained Paths
 76. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; sisa                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                     ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; Clock Name                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                          ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; CLOCK_50                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                     ;
; counter_div_clk[2]           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { counter_div_clk[2] }           ;
; SW[9]                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SW[9] }                        ;
; vga_controller:vga|clk_25mhz ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { vga_controller:vga|clk_25mhz } ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+


+--------------------------------------------------------------------+
; Slow Model Fmax Summary                                            ;
+------------+-----------------+------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                   ; Note ;
+------------+-----------------+------------------------------+------+
; 12.84 MHz  ; 12.84 MHz       ; counter_div_clk[2]           ;      ;
; 151.26 MHz ; 151.26 MHz      ; CLOCK_50                     ;      ;
; 173.97 MHz ; 173.97 MHz      ; vga_controller:vga|clk_25mhz ;      ;
+------------+-----------------+------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------+
; Slow Model Setup Summary                               ;
+------------------------------+---------+---------------+
; Clock                        ; Slack   ; End Point TNS ;
+------------------------------+---------+---------------+
; counter_div_clk[2]           ; -76.857 ; -16966.567    ;
; vga_controller:vga|clk_25mhz ; -74.849 ; -15034.142    ;
; CLOCK_50                     ; -71.742 ; -7363.585     ;
+------------------------------+---------+---------------+


+-------------------------------------------------------+
; Slow Model Hold Summary                               ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -2.695 ; -5.390        ;
; counter_div_clk[2]           ; 0.445  ; 0.000         ;
; vga_controller:vga|clk_25mhz ; 0.445  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow Model Recovery Summary                           ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; counter_div_clk[2]           ; -0.516 ; -26.625       ;
; vga_controller:vga|clk_25mhz ; -0.113 ; -2.260        ;
; CLOCK_50                     ; 0.291  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow Model Removal Summary                            ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -0.039 ; -0.039        ;
; counter_div_clk[2]           ; 0.365  ; 0.000         ;
; vga_controller:vga|clk_25mhz ; 0.365  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; vga_controller:vga|clk_25mhz ; -2.064 ; -1807.736     ;
; CLOCK_50                     ; -1.631 ; -1182.083     ;
; SW[9]                        ; -1.631 ; -1.631        ;
; counter_div_clk[2]           ; -0.611 ; -564.564      ;
+------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'counter_div_clk[2]'                                                                                                                                      ;
+---------+------------------------------------+-------------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                                   ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+-------------------------------------------+--------------------+--------------------+--------------+------------+------------+
; -76.857 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~75  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 77.895     ;
; -76.852 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~27  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 77.890     ;
; -76.836 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~75  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 77.875     ;
; -76.831 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~27  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 77.870     ;
; -76.812 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~106 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.006     ; 77.844     ;
; -76.812 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~90  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.006     ; 77.844     ;
; -76.806 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~61  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.006     ; 77.838     ;
; -76.791 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~106 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 77.824     ;
; -76.791 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~90  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 77.824     ;
; -76.789 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~42  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 77.828     ;
; -76.789 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~74  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 77.828     ;
; -76.785 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~61  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 77.818     ;
; -76.768 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~42  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.002      ; 77.808     ;
; -76.768 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~74  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.002      ; 77.808     ;
; -76.721 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~75  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 77.759     ;
; -76.716 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~27  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 77.754     ;
; -76.705 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~130 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 77.744     ;
; -76.704 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~34  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 77.743     ;
; -76.698 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~98  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.006     ; 77.730     ;
; -76.697 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~114 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.006     ; 77.729     ;
; -76.693 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~66  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 77.726     ;
; -76.684 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~130 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.002      ; 77.724     ;
; -76.683 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~34  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.002      ; 77.723     ;
; -76.677 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~98  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 77.710     ;
; -76.676 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~106 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.006     ; 77.708     ;
; -76.676 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~90  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.006     ; 77.708     ;
; -76.676 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~114 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 77.709     ;
; -76.672 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~66  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 77.706     ;
; -76.670 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~61  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.006     ; 77.702     ;
; -76.653 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~42  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 77.692     ;
; -76.653 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~74  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 77.692     ;
; -76.569 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~130 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 77.608     ;
; -76.568 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~34  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 77.607     ;
; -76.562 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~98  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.006     ; 77.594     ;
; -76.561 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~114 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.006     ; 77.593     ;
; -76.557 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~66  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 77.590     ;
; -76.547 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~59  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 77.584     ;
; -76.547 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~43  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 77.584     ;
; -76.539 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~91  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 77.576     ;
; -76.539 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~107 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 77.576     ;
; -76.526 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~59  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 77.564     ;
; -76.526 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~43  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 77.564     ;
; -76.518 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~91  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 77.556     ;
; -76.518 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~107 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 77.556     ;
; -76.502 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~94  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 77.538     ;
; -76.501 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~110 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 77.537     ;
; -76.494 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~58  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 77.529     ;
; -76.493 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~26  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 77.528     ;
; -76.481 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~93  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 77.517     ;
; -76.481 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~94  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 77.518     ;
; -76.480 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~110 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 77.517     ;
; -76.479 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~109 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 77.515     ;
; -76.473 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~58  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 77.509     ;
; -76.472 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~113 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.006     ; 77.504     ;
; -76.472 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~97  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.006     ; 77.504     ;
; -76.472 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~26  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 77.508     ;
; -76.460 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~93  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 77.497     ;
; -76.458 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~109 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 77.495     ;
; -76.451 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~113 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 77.484     ;
; -76.451 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~97  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 77.484     ;
; -76.420 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~125 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 77.459     ;
; -76.414 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~75  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 77.453     ;
; -76.411 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~59  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 77.448     ;
; -76.411 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~43  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 77.448     ;
; -76.409 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~27  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 77.448     ;
; -76.405 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~126 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 77.444     ;
; -76.404 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~78  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 77.437     ;
; -76.403 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~62  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 77.436     ;
; -76.403 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~91  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 77.440     ;
; -76.403 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~107 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 77.440     ;
; -76.399 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~125 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.002      ; 77.439     ;
; -76.393 ; proc:pro0|unidad_control:c0|ir[11] ; proc:pro0|datapath:e0|regfile:reg0|br~75  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.003      ; 77.434     ;
; -76.388 ; proc:pro0|unidad_control:c0|ir[11] ; proc:pro0|datapath:e0|regfile:reg0|br~27  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.003      ; 77.429     ;
; -76.384 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~50  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 77.423     ;
; -76.384 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~82  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 77.423     ;
; -76.384 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~126 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.002      ; 77.424     ;
; -76.383 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~78  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 77.417     ;
; -76.382 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~62  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 77.416     ;
; -76.369 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~106 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 77.402     ;
; -76.369 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~90  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 77.402     ;
; -76.366 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~94  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 77.402     ;
; -76.365 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~110 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 77.401     ;
; -76.363 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~61  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 77.396     ;
; -76.363 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~50  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.002      ; 77.403     ;
; -76.363 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~82  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.002      ; 77.403     ;
; -76.358 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~58  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 77.393     ;
; -76.357 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~26  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 77.392     ;
; -76.348 ; proc:pro0|unidad_control:c0|ir[11] ; proc:pro0|datapath:e0|regfile:reg0|br~106 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 77.383     ;
; -76.348 ; proc:pro0|unidad_control:c0|ir[11] ; proc:pro0|datapath:e0|regfile:reg0|br~90  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 77.383     ;
; -76.346 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~42  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.002      ; 77.386     ;
; -76.346 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~74  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.002      ; 77.386     ;
; -76.345 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~93  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 77.381     ;
; -76.343 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~109 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 77.379     ;
; -76.342 ; proc:pro0|unidad_control:c0|ir[11] ; proc:pro0|datapath:e0|regfile:reg0|br~61  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 77.377     ;
; -76.336 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~113 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.006     ; 77.368     ;
; -76.336 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~97  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.006     ; 77.368     ;
; -76.327 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~46  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 77.366     ;
; -76.325 ; proc:pro0|unidad_control:c0|ir[11] ; proc:pro0|datapath:e0|regfile:reg0|br~42  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.004      ; 77.367     ;
; -76.325 ; proc:pro0|unidad_control:c0|ir[11] ; proc:pro0|datapath:e0|regfile:reg0|br~74  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.004      ; 77.367     ;
; -76.306 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~46  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.002      ; 77.346     ;
+---------+------------------------------------+-------------------------------------------+--------------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'vga_controller:vga|clk_25mhz'                                                                                                                                                                                                                        ;
+---------+------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------------+------------------------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                                                                                                                     ; Launch Clock       ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------------+------------------------------+--------------+------------+------------+
; -74.849 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.055      ; 75.864     ;
; -74.833 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.063      ; 75.856     ;
; -74.828 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.056      ; 75.844     ;
; -74.824 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.069      ; 75.853     ;
; -74.812 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.064      ; 75.836     ;
; -74.811 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.063      ; 75.834     ;
; -74.805 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.069      ; 75.834     ;
; -74.804 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.054      ; 75.818     ;
; -74.803 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.070      ; 75.833     ;
; -74.790 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.064      ; 75.814     ;
; -74.784 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.070      ; 75.814     ;
; -74.783 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.055      ; 75.798     ;
; -74.713 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.055      ; 75.728     ;
; -74.697 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.063      ; 75.720     ;
; -74.688 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.069      ; 75.717     ;
; -74.675 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.063      ; 75.698     ;
; -74.669 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.069      ; 75.698     ;
; -74.668 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.054      ; 75.682     ;
; -74.485 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.073      ; 75.518     ;
; -74.470 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.076      ; 75.506     ;
; -74.464 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.074      ; 75.498     ;
; -74.460 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.062      ; 75.482     ;
; -74.451 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.080      ; 75.491     ;
; -74.449 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.077      ; 75.486     ;
; -74.440 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.078      ; 75.478     ;
; -74.439 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.063      ; 75.462     ;
; -74.434 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.072      ; 75.466     ;
; -74.430 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.081      ; 75.471     ;
; -74.422 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.068      ; 75.450     ;
; -74.419 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.079      ; 75.458     ;
; -74.413 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.073      ; 75.446     ;
; -74.409 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.075      ; 75.444     ;
; -74.406 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.056      ; 75.422     ;
; -74.401 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.069      ; 75.430     ;
; -74.390 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.064      ; 75.414     ;
; -74.388 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.076      ; 75.424     ;
; -74.385 ; proc:pro0|unidad_control:c0|ir[11] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.058      ; 75.403     ;
; -74.381 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.070      ; 75.411     ;
; -74.369 ; proc:pro0|unidad_control:c0|ir[11] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.066      ; 75.395     ;
; -74.368 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.064      ; 75.392     ;
; -74.362 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.070      ; 75.392     ;
; -74.361 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.055      ; 75.376     ;
; -74.360 ; proc:pro0|unidad_control:c0|ir[11] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.072      ; 75.392     ;
; -74.349 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.073      ; 75.382     ;
; -74.347 ; proc:pro0|unidad_control:c0|ir[11] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.066      ; 75.373     ;
; -74.341 ; proc:pro0|unidad_control:c0|ir[11] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.072      ; 75.373     ;
; -74.340 ; proc:pro0|unidad_control:c0|ir[11] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.057      ; 75.357     ;
; -74.334 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.076      ; 75.370     ;
; -74.324 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.062      ; 75.346     ;
; -74.315 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.080      ; 75.355     ;
; -74.304 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.078      ; 75.342     ;
; -74.298 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.072      ; 75.330     ;
; -74.286 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.068      ; 75.314     ;
; -74.273 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.075      ; 75.308     ;
; -74.060 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.077      ; 75.097     ;
; -74.049 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.079      ; 75.088     ;
; -74.042 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.074      ; 75.076     ;
; -74.039 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.078      ; 75.077     ;
; -74.035 ; proc:pro0|unidad_control:c0|ir[0]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.055      ; 75.050     ;
; -74.028 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.080      ; 75.068     ;
; -74.027 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.077      ; 75.064     ;
; -74.021 ; proc:pro0|unidad_control:c0|ir[11] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.076      ; 75.057     ;
; -74.019 ; proc:pro0|unidad_control:c0|ir[0]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.063      ; 75.042     ;
; -74.017 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.063      ; 75.040     ;
; -74.010 ; proc:pro0|unidad_control:c0|ir[0]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.069      ; 75.039     ;
; -74.008 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.081      ; 75.049     ;
; -74.006 ; proc:pro0|unidad_control:c0|ir[11] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.079      ; 75.045     ;
; -73.997 ; proc:pro0|unidad_control:c0|ir[0]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.063      ; 75.020     ;
; -73.997 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.079      ; 75.036     ;
; -73.996 ; proc:pro0|unidad_control:c0|ir[11] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.065      ; 75.021     ;
; -73.991 ; proc:pro0|unidad_control:c0|ir[0]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.069      ; 75.020     ;
; -73.991 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.073      ; 75.024     ;
; -73.990 ; proc:pro0|unidad_control:c0|ir[0]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.054      ; 75.004     ;
; -73.987 ; proc:pro0|unidad_control:c0|ir[11] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.083      ; 75.030     ;
; -73.979 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.069      ; 75.008     ;
; -73.976 ; proc:pro0|unidad_control:c0|ir[11] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.081      ; 75.017     ;
; -73.970 ; proc:pro0|unidad_control:c0|ir[11] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.075      ; 75.005     ;
; -73.966 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.076      ; 75.002     ;
; -73.958 ; proc:pro0|unidad_control:c0|ir[11] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.071      ; 74.989     ;
; -73.949 ; proc:pro0|unidad_control:c0|ir[9]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.056      ; 74.965     ;
; -73.945 ; proc:pro0|unidad_control:c0|ir[11] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.078      ; 74.983     ;
; -73.933 ; proc:pro0|unidad_control:c0|ir[9]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.064      ; 74.957     ;
; -73.924 ; proc:pro0|unidad_control:c0|ir[9]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.070      ; 74.954     ;
; -73.924 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.077      ; 74.961     ;
; -73.919 ; proc:pro0|unidad_control:c0|ir[1]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.057      ; 74.936     ;
; -73.913 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.079      ; 74.952     ;
; -73.911 ; proc:pro0|unidad_control:c0|ir[9]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.064      ; 74.935     ;
; -73.905 ; proc:pro0|unidad_control:c0|ir[9]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.070      ; 74.935     ;
; -73.904 ; proc:pro0|unidad_control:c0|ir[9]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.055      ; 74.919     ;
; -73.903 ; proc:pro0|unidad_control:c0|ir[1]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.065      ; 74.928     ;
; -73.894 ; proc:pro0|unidad_control:c0|ir[1]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.071      ; 74.925     ;
; -73.881 ; proc:pro0|unidad_control:c0|ir[1]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.065      ; 74.906     ;
; -73.875 ; proc:pro0|unidad_control:c0|ir[1]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.071      ; 74.906     ;
; -73.874 ; proc:pro0|unidad_control:c0|ir[1]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.056      ; 74.890     ;
; -73.671 ; proc:pro0|unidad_control:c0|ir[0]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.073      ; 74.704     ;
; -73.656 ; proc:pro0|unidad_control:c0|ir[0]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.076      ; 74.692     ;
; -73.646 ; proc:pro0|unidad_control:c0|ir[0]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.062      ; 74.668     ;
; -73.637 ; proc:pro0|unidad_control:c0|ir[0]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.080      ; 74.677     ;
; -73.626 ; proc:pro0|unidad_control:c0|ir[0]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.078      ; 74.664     ;
; -73.620 ; proc:pro0|unidad_control:c0|ir[0]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.072      ; 74.652     ;
+---------+------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                                                 ;
+---------+-----------------------------------------------------+--------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                           ; To Node                                          ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------+--------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -71.742 ; proc:pro0|unidad_control:c0|ir[12]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.394      ; 73.174     ;
; -71.721 ; proc:pro0|unidad_control:c0|ir[14]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.395      ; 73.154     ;
; -71.606 ; proc:pro0|unidad_control:c0|ir[15]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.394      ; 73.038     ;
; -71.299 ; proc:pro0|unidad_control:c0|ir[13]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.395      ; 72.732     ;
; -71.278 ; proc:pro0|unidad_control:c0|ir[11]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.397      ; 72.713     ;
; -70.928 ; proc:pro0|unidad_control:c0|ir[0]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.394      ; 72.360     ;
; -70.842 ; proc:pro0|unidad_control:c0|ir[9]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.395      ; 72.275     ;
; -70.812 ; proc:pro0|unidad_control:c0|ir[1]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.396      ; 72.246     ;
; -70.493 ; proc:pro0|unidad_control:c0|ir[10]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.395      ; 71.926     ;
; -70.336 ; proc:pro0|unidad_control:c0|ir[6]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.395      ; 71.769     ;
; -70.291 ; proc:pro0|unidad_control:c0|ir[7]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.395      ; 71.724     ;
; -70.254 ; proc:pro0|unidad_control:c0|ir[5]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.406      ; 71.698     ;
; -70.203 ; proc:pro0|unidad_control:c0|ir[2]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.394      ; 71.635     ;
; -70.112 ; proc:pro0|unidad_control:c0|ir[8]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.395      ; 71.545     ;
; -70.019 ; proc:pro0|unidad_control:c0|ir[3]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.397      ; 71.454     ;
; -69.982 ; proc:pro0|unidad_control:c0|ir[4]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.396      ; 71.416     ;
; -69.749 ; proc:pro0|datapath:e0|regfile:reg0|br~117           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.393      ; 71.180     ;
; -69.716 ; proc:pro0|datapath:e0|regfile:reg0|br~122           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.395      ; 71.149     ;
; -69.680 ; proc:pro0|datapath:e0|regfile:reg0|br~131           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.393      ; 71.111     ;
; -69.423 ; proc:pro0|datapath:e0|regfile:reg0|br~84            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.395      ; 70.856     ;
; -69.398 ; proc:pro0|datapath:e0|regfile:reg0|br~116           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.395      ; 70.831     ;
; -69.352 ; proc:pro0|datapath:e0|regfile:reg0|br~87            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.396      ; 70.786     ;
; -69.337 ; proc:pro0|datapath:e0|regfile:reg0|br~36            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.393      ; 70.768     ;
; -69.308 ; proc:pro0|datapath:e0|regfile:reg0|br~51            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.393      ; 70.739     ;
; -69.273 ; proc:pro0|datapath:e0|regfile:reg0|br~40            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.393      ; 70.704     ;
; -69.161 ; proc:pro0|datapath:e0|regfile:reg0|br~89            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.396      ; 70.595     ;
; -69.139 ; proc:pro0|datapath:e0|regfile:reg0|br~121           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.393      ; 70.570     ;
; -69.129 ; proc:pro0|datapath:e0|regfile:reg0|br~52            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.399      ; 70.566     ;
; -69.112 ; proc:pro0|datapath:e0|regfile:reg0|br~44            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.393      ; 70.543     ;
; -69.096 ; proc:pro0|datapath:e0|regfile:reg0|br~90            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.400      ; 70.534     ;
; -69.088 ; proc:pro0|datapath:e0|regfile:reg0|br~88            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.395      ; 70.521     ;
; -69.059 ; proc:pro0|datapath:e0|regfile:reg0|br~25            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.393      ; 70.490     ;
; -69.049 ; proc:pro0|unidad_control:c0|multi:m0|estado.DEMW    ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.394      ; 70.481     ;
; -69.044 ; proc:pro0|datapath:e0|regfile:reg0|br~120           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.393      ; 70.475     ;
; -69.037 ; proc:pro0|datapath:e0|regfile:reg0|br~43            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.395      ; 70.470     ;
; -69.015 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][7]  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.399      ; 70.452     ;
; -68.994 ; proc:pro0|datapath:e0|regfile:reg0|br~138           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.395      ; 70.427     ;
; -68.942 ; proc:pro0|datapath:e0|regfile:reg0|br~37            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.393      ; 70.373     ;
; -68.918 ; proc:pro0|datapath:e0|regfile:reg0|br~47            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.393      ; 70.349     ;
; -68.865 ; proc:pro0|datapath:e0|regfile:reg0|br~38            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.393      ; 70.296     ;
; -68.863 ; proc:pro0|datapath:e0|regfile:reg0|br~147           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.394      ; 70.295     ;
; -68.861 ; proc:pro0|datapath:e0|regfile:reg0|br~39            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.393      ; 70.292     ;
; -68.847 ; proc:pro0|datapath:e0|regfile:reg0|br~134           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.396      ; 70.281     ;
; -68.833 ; proc:pro0|datapath:e0|regfile:reg0|br~42            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.393      ; 70.264     ;
; -68.825 ; proc:pro0|datapath:e0|regfile:reg0|br~132           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.395      ; 70.258     ;
; -68.802 ; proc:pro0|datapath:e0|regfile:reg0|br~41            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.398      ; 70.238     ;
; -68.792 ; proc:pro0|datapath:e0|regfile:reg0|br~127           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.393      ; 70.223     ;
; -68.758 ; proc:pro0|datapath:e0|regfile:reg0|br~118           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.392      ; 70.188     ;
; -68.754 ; proc:pro0|datapath:e0|regfile:reg0|br~83            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.393      ; 70.185     ;
; -68.750 ; proc:pro0|datapath:e0|regfile:reg0|br~56            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.397      ; 70.185     ;
; -68.719 ; proc:pro0|datapath:e0|regfile:reg0|br~35            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.397      ; 70.154     ;
; -68.712 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][6]  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.393      ; 70.143     ;
; -68.706 ; proc:pro0|datapath:e0|regfile:reg0|br~128           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.393      ; 70.137     ;
; -68.683 ; proc:pro0|datapath:e0|regfile:reg0|br~74            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.393      ; 70.114     ;
; -68.652 ; proc:pro0|datapath:e0|regfile:reg0|br~70            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.393      ; 70.083     ;
; -68.562 ; proc:pro0|datapath:e0|regfile:reg0|br~123           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.392      ; 69.992     ;
; -68.553 ; proc:pro0|datapath:e0|regfile:reg0|br~106           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.400      ; 69.991     ;
; -68.540 ; proc:pro0|datapath:e0|regfile:reg0|br~20            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.394      ; 69.972     ;
; -68.535 ; proc:pro0|datapath:e0|regfile:reg0|br~140           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.395      ; 69.968     ;
; -68.529 ; proc:pro0|datapath:e0|regfile:reg0|br~92            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.400      ; 69.967     ;
; -68.516 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][4]  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.393      ; 69.947     ;
; -68.445 ; proc:pro0|datapath:e0|regfile:reg0|br~85            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.395      ; 69.878     ;
; -68.422 ; proc:pro0|datapath:e0|regfile:reg0|br~137           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.406      ; 69.866     ;
; -68.418 ; proc:pro0|datapath:e0|regfile:reg0|br~124           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.393      ; 69.849     ;
; -68.405 ; proc:pro0|datapath:e0|regfile:reg0|br~48            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.395      ; 69.838     ;
; -68.368 ; proc:pro0|datapath:e0|regfile:reg0|br~55            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.392      ; 69.798     ;
; -68.314 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][1]  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.403      ; 69.755     ;
; -68.307 ; proc:pro0|datapath:e0|regfile:reg0|br~86            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.395      ; 69.740     ;
; -68.300 ; proc:pro0|datapath:e0|regfile:reg0|br~24            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.394      ; 69.732     ;
; -68.299 ; proc:pro0|datapath:e0|regfile:reg0|br~143           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.397      ; 69.734     ;
; -68.275 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][8]  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.399      ; 69.712     ;
; -68.271 ; proc:pro0|datapath:e0|regfile:reg0|br~53            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.399      ; 69.708     ;
; -68.247 ; proc:pro0|datapath:e0|regfile:reg0|br~46            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.393      ; 69.678     ;
; -68.231 ; proc:pro0|datapath:e0|regfile:reg0|br~99            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.400      ; 69.669     ;
; -68.202 ; proc:pro0|datapath:e0|regfile:reg0|br~26            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.397      ; 69.637     ;
; -68.195 ; proc:pro0|datapath:e0|regfile:reg0|br~23            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.394      ; 69.627     ;
; -68.150 ; proc:pro0|datapath:e0|regfile:reg0|br~103           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.395      ; 69.583     ;
; -68.130 ; proc:pro0|datapath:e0|regfile:reg0|br~125           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.393      ; 69.561     ;
; -68.130 ; proc:pro0|datapath:e0|regfile:reg0|br~29            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.400      ; 69.568     ;
; -68.129 ; proc:pro0|datapath:e0|regfile:reg0|br~141           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.400      ; 69.567     ;
; -68.117 ; proc:pro0|datapath:e0|regfile:reg0|br~93            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.396      ; 69.551     ;
; -68.114 ; proc:pro0|datapath:e0|regfile:reg0|br~21            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.394      ; 69.546     ;
; -68.109 ; proc:pro0|datapath:e0|regfile:reg0|br~139           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.392      ; 69.539     ;
; -68.106 ; proc:pro0|datapath:e0|regfile:reg0|br~45            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.393      ; 69.537     ;
; -68.063 ; proc:pro0|datapath:e0|regfile:reg0|br~68            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.394      ; 69.495     ;
; -68.039 ; proc:pro0|datapath:e0|regfile:reg0|br~22            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.397      ; 69.474     ;
; -68.001 ; proc:pro0|datapath:e0|regfile:reg0|br~133           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.396      ; 69.435     ;
; -67.945 ; proc:pro0|datapath:e0|regfile:reg0|br~27            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.394      ; 69.377     ;
; -67.905 ; proc:pro0|datapath:e0|regfile:reg0|br~144           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.394      ; 69.337     ;
; -67.892 ; proc:pro0|datapath:e0|regfile:reg0|br~119           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.393      ; 69.323     ;
; -67.858 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][9]  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.393      ; 69.289     ;
; -67.838 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][15] ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.398      ; 69.274     ;
; -67.813 ; proc:pro0|datapath:e0|regfile:reg0|br~30            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.400      ; 69.251     ;
; -67.810 ; proc:pro0|datapath:e0|regfile:reg0|br~28            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.393      ; 69.241     ;
; -67.789 ; proc:pro0|datapath:e0|regfile:reg0|br~59            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.395      ; 69.222     ;
; -67.762 ; proc:pro0|datapath:e0|regfile:reg0|br~104           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.395      ; 69.195     ;
; -67.730 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][7]  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.407      ; 69.175     ;
; -67.702 ; proc:pro0|datapath:e0|regfile:reg0|br~50            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.393      ; 69.133     ;
; -67.685 ; proc:pro0|datapath:e0|regfile:reg0|br~58            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.397      ; 69.120     ;
; -67.679 ; proc:pro0|datapath:e0|regfile:reg0|br~95            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.396      ; 69.113     ;
+---------+-----------------------------------------------------+--------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                                                                  ;
+--------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                     ; To Node                                                                                                       ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; -2.695 ; counter_div_clk[2]                                                                                            ; counter_div_clk[2]                                                                                            ; counter_div_clk[2]           ; CLOCK_50    ; 0.000        ; 2.863      ; 0.731      ;
; -2.695 ; vga_controller:vga|clk_25mhz                                                                                  ; vga_controller:vga|clk_25mhz                                                                                  ; vga_controller:vga|clk_25mhz ; CLOCK_50    ; 0.000        ; 2.863      ; 0.731      ;
; -2.195 ; counter_div_clk[2]                                                                                            ; counter_div_clk[2]                                                                                            ; counter_div_clk[2]           ; CLOCK_50    ; -0.500       ; 2.863      ; 0.731      ;
; -2.195 ; vga_controller:vga|clk_25mhz                                                                                  ; vga_controller:vga|clk_25mhz                                                                                  ; vga_controller:vga|clk_25mhz ; CLOCK_50    ; -0.500       ; 2.863      ; 0.731      ;
; 0.219  ; controlador_IO:io|interrupt_controller:int0|ps2_inta                                                          ; controlador_IO:io|keyboard_controller:keyboard|state                                                          ; counter_div_clk[2]           ; CLOCK_50    ; 0.000        ; 0.404      ; 0.909      ;
; 0.445  ; counter_div_clk[0]                                                                                            ; counter_div_clk[0]                                                                                            ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; counter_div_clk[1]                                                                                            ; counter_div_clk[1]                                                                                            ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|contador_milisegundos[0]                                                                    ; controlador_IO:io|contador_milisegundos[0]                                                                    ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_h                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_h                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_l                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_l                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[1]                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[1]                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[2]                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[2]                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[3]                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[3]                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_l                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_l                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[0]                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[0]                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_wait_keyboard_ack     ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_wait_keyboard_ack     ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_error_no_keyboard_ack ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_error_no_keyboard_ack ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_done_recovery         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_done_recovery         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|state                                                          ; controlador_IO:io|keyboard_controller:keyboard|state                                                          ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m2_state                             ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m2_state                             ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|hold_released                        ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|hold_released                        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_released                          ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_released                          ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|right_shift_key                      ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|right_shift_key                      ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|left_shift_key                       ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|left_shift_key                       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|data_ready                                                     ; controlador_IO:io|keyboard_controller:keyboard|data_ready                                                     ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|br_io[16][0]                                                                                ; controlador_IO:io|br_io[16][0]                                                                                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|timer:tmr0|current_interrupt                                                                ; controlador_IO:io|timer:tmr0|current_interrupt                                                                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.621  ; counter_div_clk[0]                                                                                            ; counter_div_clk[2]                                                                                            ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.907      ;
; 0.623  ; counter_div_clk[0]                                                                                            ; counter_div_clk[1]                                                                                            ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.909      ;
; 0.624  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_l                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_rising_edge_marker    ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.910      ;
; 0.625  ; controlador_IO:io|contador_ciclos[15]                                                                         ; controlador_IO:io|contador_ciclos[15]                                                                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.911      ;
; 0.629  ; controlador_IO:io|contador_milisegundos[15]                                                                   ; controlador_IO:io|contador_milisegundos[15]                                                                   ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.915      ;
; 0.629  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[11]               ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[11]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.915      ;
; 0.629  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[3]                          ; controlador_IO:io|keyboard_controller:keyboard|read_char[3]                                                   ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.915      ;
; 0.629  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|hold_released                        ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|left_shift_key                       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.915      ;
; 0.634  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[10]                                ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[9]                                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.920      ;
; 0.645  ; controlador_IO:io|timer:tmr0|count[23]                                                                        ; controlador_IO:io|timer:tmr0|count[23]                                                                        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.931      ;
; 0.687  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[0]                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[1]                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.973      ;
; 0.783  ; controlador_IO:io|contador_ciclos[7]                                                                          ; controlador_IO:io|br_io[20][7]                                                                                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.069      ;
; 0.812  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[3]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.863      ; 3.961      ;
; 0.817  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[4]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.865      ; 3.968      ;
; 0.817  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[1]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.865      ; 3.968      ;
; 0.874  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_h                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_falling_edge_marker   ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.159      ;
; 0.908  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[4]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.858      ; 4.052      ;
; 0.908  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[3]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.858      ; 4.052      ;
; 0.908  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[2]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.858      ; 4.052      ;
; 0.908  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[1]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.858      ; 4.052      ;
; 0.908  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[6]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.858      ; 4.052      ;
; 0.908  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[5]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.858      ; 4.052      ;
; 0.938  ; controlador_IO:io|contador_ciclos[9]                                                                          ; controlador_IO:io|contador_ciclos[9]                                                                          ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.224      ;
; 0.946  ; controlador_IO:io|contador_milisegundos[9]                                                                    ; controlador_IO:io|contador_milisegundos[9]                                                                    ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.232      ;
; 0.947  ; controlador_IO:io|contador_milisegundos[7]                                                                    ; controlador_IO:io|contador_milisegundos[7]                                                                    ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.233      ;
; 0.947  ; controlador_IO:io|contador_milisegundos[11]                                                                   ; controlador_IO:io|contador_milisegundos[11]                                                                   ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.233      ;
; 0.947  ; controlador_IO:io|contador_milisegundos[13]                                                                   ; controlador_IO:io|contador_milisegundos[13]                                                                   ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.233      ;
; 0.954  ; controlador_IO:io|contador_milisegundos[1]                                                                    ; controlador_IO:io|contador_milisegundos[1]                                                                    ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.240      ;
; 0.954  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m2_state                             ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.866      ; 4.106      ;
; 0.959  ; controlador_IO:io|contador_milisegundos[15]                                                                   ; controlador_IO:io|br_io[21][15]                                                                               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.246      ;
; 0.962  ; counter_div_clk[1]                                                                                            ; counter_div_clk[2]                                                                                            ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.248      ;
; 0.964  ; controlador_IO:io|timer:tmr0|count[0]                                                                         ; controlador_IO:io|timer:tmr0|count[0]                                                                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.250      ;
; 0.964  ; controlador_IO:io|timer:tmr0|count[3]                                                                         ; controlador_IO:io|timer:tmr0|count[3]                                                                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.250      ;
; 0.968  ; controlador_IO:io|contador_ciclos[4]                                                                          ; controlador_IO:io|contador_ciclos[4]                                                                          ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.254      ;
; 0.972  ; controlador_IO:io|contador_ciclos[14]                                                                         ; controlador_IO:io|contador_ciclos[14]                                                                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.258      ;
; 0.972  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[4]                          ; controlador_IO:io|keyboard_controller:keyboard|read_char[4]                                                   ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.256      ;
; 0.975  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[0]                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[0]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.261      ;
; 0.975  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[7]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.866      ; 4.127      ;
; 0.975  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[2]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.866      ; 4.127      ;
; 0.976  ; controlador_IO:io|contador_milisegundos[2]                                                                    ; controlador_IO:io|contador_milisegundos[2]                                                                    ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.976  ; controlador_IO:io|timer:tmr0|count[10]                                                                        ; controlador_IO:io|timer:tmr0|count[10]                                                                        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.976  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|hold_released                        ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_released                          ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.977  ; controlador_IO:io|contador_milisegundos[4]                                                                    ; controlador_IO:io|contador_milisegundos[4]                                                                    ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; controlador_IO:io|contador_milisegundos[14]                                                                   ; controlador_IO:io|contador_milisegundos[14]                                                                   ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_l                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_wait_clk_h            ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; controlador_IO:io|timer:tmr0|count[19]                                                                        ; controlador_IO:io|timer:tmr0|count[19]                                                                        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|hold_released                        ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|right_shift_key                      ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.979  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[6]                ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[6]                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.265      ;
; 0.980  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[4]                ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[4]                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.266      ;
; 0.980  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[8]                ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[8]                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.266      ;
; 0.980  ; controlador_IO:io|timer:tmr0|count[14]                                                                        ; controlador_IO:io|timer:tmr0|count[14]                                                                        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.266      ;
; 0.981  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[1]                ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[1]                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.267      ;
; 0.981  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[10]               ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[10]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.267      ;
; 0.981  ; controlador_IO:io|timer:tmr0|count[9]                                                                         ; controlador_IO:io|timer:tmr0|count[9]                                                                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.267      ;
; 0.981  ; controlador_IO:io|timer:tmr0|count[11]                                                                        ; controlador_IO:io|timer:tmr0|count[11]                                                                        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.267      ;
; 0.981  ; controlador_IO:io|timer:tmr0|count[16]                                                                        ; controlador_IO:io|timer:tmr0|count[16]                                                                        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.267      ;
; 0.982  ; controlador_IO:io|timer:tmr0|count[13]                                                                        ; controlador_IO:io|timer:tmr0|count[13]                                                                        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.268      ;
; 0.982  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_h                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_l                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.268      ;
; 0.983  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[1]                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[1]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.269      ;
; 0.984  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[3]                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[3]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.270      ;
; 0.984  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[6]                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[6]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.270      ;
; 0.984  ; controlador_IO:io|timer:tmr0|count[21]                                                                        ; controlador_IO:io|timer:tmr0|count[21]                                                                        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.270      ;
; 0.984  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_wait_keyboard_ack     ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_error_no_keyboard_ack ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.270      ;
; 0.986  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_h                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_wait_keyboard_ack     ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.272      ;
; 0.986  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_wait_keyboard_ack     ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_done_recovery         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.272      ;
; 0.987  ; controlador_IO:io|contador_milisegundos[3]                                                                    ; controlador_IO:io|contador_milisegundos[3]                                                                    ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.273      ;
; 0.987  ; controlador_IO:io|contador_milisegundos[5]                                                                    ; controlador_IO:io|contador_milisegundos[5]                                                                    ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.273      ;
; 0.993  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_rising_edge_marker    ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_h                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.279      ;
; 0.999  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_l                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.861      ; 4.146      ;
; 1.004  ; controlador_IO:io|timer:tmr0|count[1]                                                                         ; controlador_IO:io|timer:tmr0|count[1]                                                                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.290      ;
; 1.004  ; controlador_IO:io|timer:tmr0|count[2]                                                                         ; controlador_IO:io|timer:tmr0|count[2]                                                                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.290      ;
; 1.006  ; controlador_IO:io|timer:tmr0|count[4]                                                                         ; controlador_IO:io|timer:tmr0|count[4]                                                                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.292      ;
; 1.006  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[6]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.859      ; 4.151      ;
+--------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'counter_div_clk[2]'                                                                                                                                                                        ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.445 ; controlador_IO:io|interrupt_controller:int0|key_inta    ; controlador_IO:io|interrupt_controller:int0|key_inta    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; controlador_IO:io|pulsadores:key0|current_interrupt     ; controlador_IO:io|pulsadores:key0|current_interrupt     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; controlador_IO:io|interrupt_controller:int0|switch_inta ; controlador_IO:io|interrupt_controller:int0|switch_inta ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; controlador_IO:io|interrupt_controller:int0|ps2_inta    ; controlador_IO:io|interrupt_controller:int0|ps2_inta    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][1]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][1]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][0]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][0]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; proc:pro0|unidad_control:c0|new_pc[0]                   ; proc:pro0|unidad_control:c0|new_pc[0]                   ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; controlador_IO:io|interrupt_controller:int0|timer_inta  ; controlador_IO:io|interrupt_controller:int0|timer_inta  ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.773 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][3]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][3]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 1.059      ;
; 0.775 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][2]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][2]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 1.061      ;
; 0.776 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][3]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][3]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 1.062      ;
; 0.777 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][2]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][2]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 1.063      ;
; 0.918 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS         ; proc:pro0|unidad_control:c0|multi:m0|estado.FETCH       ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 1.204      ;
; 0.963 ; proc:pro0|unidad_control:c0|new_pc[8]                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][8]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 1.249      ;
; 0.978 ; proc:pro0|unidad_control:c0|new_pc[6]                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][6]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 1.264      ;
; 1.015 ; proc:pro0|unidad_control:c0|new_pc[7]                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][7]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 1.301      ;
; 1.018 ; proc:pro0|unidad_control:c0|new_pc[10]                  ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][10]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 1.304      ;
; 1.169 ; proc:pro0|datapath:e0|regfile:reg0|br~60                ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][8]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 1.455      ;
; 1.206 ; proc:pro0|unidad_control:c0|new_pc[9]                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][9]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 1.492      ;
; 1.206 ; proc:pro0|unidad_control:c0|new_pc[4]                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][4]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 1.492      ;
; 1.215 ; proc:pro0|unidad_control:c0|new_pc[3]                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][3]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 1.501      ;
; 1.254 ; proc:pro0|unidad_control:c0|new_pc[11]                  ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][11]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 1.540      ;
; 1.306 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][0]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][0]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 1.592      ;
; 1.307 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][15]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][15]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.009      ; 1.602      ;
; 1.340 ; controlador_IO:io|interrupt_controller:int0|switch_inta ; controlador_IO:io|interruptores:sw0|current_interrupt   ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.006      ; 1.632      ;
; 1.344 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][12]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][12]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.014     ; 1.616      ;
; 1.347 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][5]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][5]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.009      ; 1.642      ;
; 1.350 ; controlador_IO:io|interruptores:sw0|state[6]~25         ; controlador_IO:io|interruptores:sw0|state[6]~_emulated  ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.559     ; 0.577      ;
; 1.355 ; controlador_IO:io|rd_io[9]                              ; proc:pro0|datapath:e0|regfile:reg0|br~141               ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.403     ; 1.238      ;
; 1.358 ; controlador_IO:io|interruptores:sw0|state[0]~1          ; controlador_IO:io|interruptores:sw0|state[0]~_emulated  ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.558     ; 0.586      ;
; 1.361 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][15]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][15]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.009     ; 1.638      ;
; 1.371 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][13]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][13]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.009     ; 1.648      ;
; 1.381 ; controlador_IO:io|interruptores:sw0|current_interrupt   ; controlador_IO:io|interrupt_controller:int0|iid[0]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.002     ; 1.665      ;
; 1.397 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][0]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][0]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 1.683      ;
; 1.427 ; controlador_IO:io|pulsadores:key0|state[3]~13           ; controlador_IO:io|pulsadores:key0|state[3]~_emulated    ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.411     ; 0.802      ;
; 1.432 ; controlador_IO:io|rd_io[10]                             ; proc:pro0|datapath:e0|regfile:reg0|br~142               ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.403     ; 1.315      ;
; 1.514 ; proc:pro0|unidad_control:c0|new_pc[2]                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][2]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 1.800      ;
; 1.523 ; controlador_IO:io|pulsadores:key0|state[0]~1            ; controlador_IO:io|pulsadores:key0|state[0]~_emulated    ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.558     ; 0.751      ;
; 1.557 ; controlador_IO:io|interruptores:sw0|state[4]~17         ; controlador_IO:io|interruptores:sw0|state[4]~_emulated  ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.383     ; 0.960      ;
; 1.557 ; controlador_IO:io|interruptores:sw0|state[8]~33         ; controlador_IO:io|interruptores:sw0|state[8]~_emulated  ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.375     ; 0.968      ;
; 1.567 ; proc:pro0|unidad_control:c0|new_pc[1]                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][1]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.005      ; 1.858      ;
; 1.569 ; controlador_IO:io|interruptores:sw0|state[3]~13         ; controlador_IO:io|interruptores:sw0|state[3]~_emulated  ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.381     ; 0.974      ;
; 1.570 ; proc:pro0|unidad_control:c0|multi:m0|estado.FETCH       ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][8]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.011      ; 1.867      ;
; 1.575 ; controlador_IO:io|timer:tmr0|current_interrupt          ; controlador_IO:io|interrupt_controller:int0|iid[0]      ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.404     ; 1.457      ;
; 1.596 ; controlador_IO:io|interrupt_controller:int0|key_inta    ; controlador_IO:io|pulsadores:key0|current_interrupt     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.005      ; 1.887      ;
; 1.617 ; controlador_IO:io|interrupt_controller:int0|switch_inta ; controlador_IO:io|interruptores:sw0|state[9]            ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.005      ; 1.908      ;
; 1.617 ; controlador_IO:io|interrupt_controller:int0|switch_inta ; controlador_IO:io|interruptores:sw0|state[8]~_emulated  ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.005      ; 1.908      ;
; 1.619 ; proc:pro0|unidad_control:c0|new_pc[0]                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][0]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.005      ; 1.910      ;
; 1.626 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][10]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][10]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.014      ; 1.926      ;
; 1.628 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][7]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][7]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.008     ; 1.906      ;
; 1.634 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][11]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][11]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.014      ; 1.934      ;
; 1.638 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][5]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][5]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.009     ; 1.915      ;
; 1.640 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][12]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][12]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.014      ; 1.940      ;
; 1.643 ; controlador_IO:io|interrupt_controller:int0|switch_inta ; controlador_IO:io|interruptores:sw0|state[4]~_emulated  ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.006      ; 1.935      ;
; 1.643 ; controlador_IO:io|interrupt_controller:int0|switch_inta ; controlador_IO:io|interruptores:sw0|state[2]~_emulated  ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.006      ; 1.935      ;
; 1.643 ; controlador_IO:io|interrupt_controller:int0|switch_inta ; controlador_IO:io|interruptores:sw0|state[3]~_emulated  ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.006      ; 1.935      ;
; 1.644 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][11]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][11]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.014     ; 1.916      ;
; 1.645 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][6]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][6]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.014      ; 1.945      ;
; 1.666 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][8]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][8]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.008      ; 1.960      ;
; 1.671 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][7]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][7]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.008      ; 1.965      ;
; 1.684 ; controlador_IO:io|interrupt_controller:int0|switch_inta ; controlador_IO:io|interruptores:sw0|state[0]~_emulated  ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.017      ; 1.987      ;
; 1.684 ; controlador_IO:io|interrupt_controller:int0|switch_inta ; controlador_IO:io|interruptores:sw0|state[1]~_emulated  ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.017      ; 1.987      ;
; 1.684 ; controlador_IO:io|interrupt_controller:int0|switch_inta ; controlador_IO:io|interruptores:sw0|state[6]~_emulated  ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.017      ; 1.987      ;
; 1.684 ; controlador_IO:io|interrupt_controller:int0|switch_inta ; controlador_IO:io|interruptores:sw0|state[7]~_emulated  ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.017      ; 1.987      ;
; 1.684 ; controlador_IO:io|interrupt_controller:int0|switch_inta ; controlador_IO:io|interruptores:sw0|state[5]~_emulated  ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.017      ; 1.987      ;
; 1.692 ; controlador_IO:io|rd_io[14]                             ; proc:pro0|datapath:e0|regfile:reg0|br~146               ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.398     ; 1.580      ;
; 1.696 ; controlador_IO:io|rd_io[2]                              ; proc:pro0|datapath:e0|regfile:reg0|br~134               ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.398     ; 1.584      ;
; 1.712 ; controlador_IO:io|rd_io[8]                              ; proc:pro0|datapath:e0|regfile:reg0|br~140               ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.416     ; 1.582      ;
; 1.712 ; controlador_IO:io|rd_io[4]                              ; proc:pro0|datapath:e0|regfile:reg0|br~56                ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.399     ; 1.599      ;
; 1.715 ; controlador_IO:io|rd_io[13]                             ; proc:pro0|datapath:e0|regfile:reg0|br~145               ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.398     ; 1.603      ;
; 1.720 ; controlador_IO:io|pulsadores:key0|state[2]~9            ; controlador_IO:io|pulsadores:key0|state[2]~_emulated    ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.559     ; 0.947      ;
; 1.724 ; controlador_IO:io|interruptores:sw0|state[2]~9          ; controlador_IO:io|interruptores:sw0|state[2]~_emulated  ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.541     ; 0.969      ;
; 1.727 ; proc:pro0|datapath:e0|regfile:reg0|br~76                ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][8]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 2.013      ;
; 1.734 ; controlador_IO:io|pulsadores:key0|state[1]~5            ; controlador_IO:io|pulsadores:key0|state[1]~_emulated    ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.560     ; 0.960      ;
; 1.780 ; controlador_IO:io|interruptores:sw0|current_interrupt   ; controlador_IO:io|interrupt_controller:int0|switch_inta ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.006     ; 2.060      ;
; 1.796 ; controlador_IO:io|rd_io[5]                              ; proc:pro0|datapath:e0|regfile:reg0|br~137               ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.411     ; 1.671      ;
; 1.806 ; proc:pro0|unidad_control:c0|multi:m0|estado.FETCH       ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][4]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.005      ; 2.097      ;
; 1.813 ; controlador_IO:io|interruptores:sw0|state[7]~29         ; controlador_IO:io|interruptores:sw0|state[7]~_emulated  ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.393     ; 1.206      ;
; 1.820 ; controlador_IO:io|interruptores:sw0|state[9]            ; controlador_IO:io|interruptores:sw0|current_interrupt   ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.001      ; 2.107      ;
; 1.841 ; proc:pro0|unidad_control:c0|multi:m0|estado.FETCH       ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][0]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.007      ; 2.134      ;
; 1.853 ; controlador_IO:io|interruptores:sw0|state[1]~5          ; controlador_IO:io|interruptores:sw0|state[1]~_emulated  ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.377     ; 1.262      ;
; 1.866 ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[3][0]              ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][12]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 2.152      ;
; 1.896 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][13]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][13]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.009      ; 2.191      ;
; 1.909 ; proc:pro0|unidad_control:c0|multi:m0|estado.FETCH       ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][2]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.005      ; 2.200      ;
; 1.913 ; proc:pro0|unidad_control:c0|multi:m0|estado.FETCH       ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][6]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.005      ; 2.204      ;
; 1.913 ; proc:pro0|unidad_control:c0|multi:m0|estado.FETCH       ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][3]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.005      ; 2.204      ;
; 1.925 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][6]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][6]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.014     ; 2.197      ;
; 1.941 ; controlador_IO:io|pulsadores:key0|current_interrupt     ; controlador_IO:io|interrupt_controller:int0|iid[0]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.001     ; 2.226      ;
; 1.942 ; proc:pro0|unidad_control:c0|new_pc[5]                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][5]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.008      ; 2.236      ;
; 1.960 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][8]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][8]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.008     ; 2.238      ;
; 1.961 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][4]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][4]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.014      ; 2.261      ;
; 1.964 ; controlador_IO:io|timer:tmr0|current_interrupt          ; controlador_IO:io|interrupt_controller:int0|iid[1]      ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.404     ; 1.846      ;
; 1.965 ; proc:pro0|datapath:e0|regfile:reg0|br~104               ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][4]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.002      ; 2.253      ;
; 1.978 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][14]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][14]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.014      ; 2.278      ;
; 1.979 ; controlador_IO:io|rd_io[0]                              ; proc:pro0|datapath:e0|regfile:reg0|br~132               ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.399     ; 1.866      ;
; 1.988 ; controlador_IO:io|rd_io[3]                              ; proc:pro0|datapath:e0|regfile:reg0|br~87                ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.396     ; 1.878      ;
; 1.989 ; controlador_IO:io|rd_io[7]                              ; proc:pro0|datapath:e0|regfile:reg0|br~139               ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.396     ; 1.879      ;
; 2.017 ; controlador_IO:io|rd_io[1]                              ; proc:pro0|datapath:e0|regfile:reg0|br~133               ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.414     ; 1.889      ;
; 2.030 ; controlador_IO:io|interrupt_controller:int0|key_inta    ; controlador_IO:io|pulsadores:key0|state[2]~_emulated    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.004      ; 2.320      ;
; 2.030 ; controlador_IO:io|interrupt_controller:int0|key_inta    ; controlador_IO:io|pulsadores:key0|state[3]~_emulated    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.004      ; 2.320      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------------+--------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'vga_controller:vga|clk_25mhz'                                                                                                                                                                                                                                                          ;
+-------+-------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                                                                                                           ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.445 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.731      ;
; 0.992 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.278      ;
; 0.993 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.279      ;
; 0.994 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.280      ;
; 1.037 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.323      ;
; 1.039 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.325      ;
; 1.050 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.336      ;
; 1.053 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.339      ;
; 1.424 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.710      ;
; 1.431 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.717      ;
; 1.456 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.742      ;
; 1.469 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.755      ;
; 1.472 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.758      ;
; 1.483 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.769      ;
; 1.483 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.769      ;
; 1.506 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.792      ;
; 1.511 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.797      ;
; 1.526 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.812      ;
; 1.563 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.849      ;
; 1.586 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.872      ;
; 1.606 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.892      ;
; 1.612 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.898      ;
; 1.613 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.899      ;
; 1.632 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.918      ;
; 1.657 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.943      ;
; 1.659 ; proc:pro0|unidad_control:c0|new_pc[6]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_address_reg5 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.079      ; 1.988      ;
; 1.709 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; -0.009     ; 1.986      ;
; 1.712 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.998      ;
; 1.737 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.023      ;
; 1.737 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.023      ;
; 1.753 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.112      ; 2.115      ;
; 1.760 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.046      ;
; 1.765 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg1 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.112      ; 2.127      ;
; 1.766 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.052      ;
; 1.817 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.103      ;
; 1.828 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.114      ;
; 1.846 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.132      ;
; 1.859 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg1 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.112      ; 2.221      ;
; 1.860 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.112      ; 2.222      ;
; 1.897 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.183      ;
; 1.900 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg2 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.112      ; 2.262      ;
; 1.948 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; -0.009     ; 2.225      ;
; 1.951 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.237      ;
; 1.972 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.258      ;
; 1.974 ; proc:pro0|unidad_control:c0|new_pc[8]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_address_reg7 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.077      ; 2.301      ;
; 1.977 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.263      ;
; 1.977 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.263      ;
; 2.001 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.287      ;
; 2.005 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~portb_address_reg4 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.118      ; 2.373      ;
; 2.005 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.112      ; 2.367      ;
; 2.010 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; -0.009     ; 2.287      ;
; 2.012 ; proc:pro0|unidad_control:c0|new_pc[10]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg9 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.086      ; 2.348      ;
; 2.013 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.299      ;
; 2.026 ; proc:pro0|unidad_control:c0|new_pc[10]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_address_reg9 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.078      ; 2.354      ;
; 2.035 ; proc:pro0|unidad_control:c0|new_pc[6]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg5 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.076      ; 2.361      ;
; 2.035 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg4 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.115      ; 2.400      ;
; 2.038 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; -0.009     ; 2.315      ;
; 2.041 ; proc:pro0|unidad_control:c0|new_pc[6]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_address_reg5 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.081      ; 2.372      ;
; 2.054 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~portb_address_reg4 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.111      ; 2.415      ;
; 2.057 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.343      ;
; 2.061 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.347      ;
; 2.061 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.347      ;
; 2.065 ; proc:pro0|unidad_control:c0|new_pc[6]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg5 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.066      ; 2.381      ;
; 2.067 ; proc:pro0|unidad_control:c0|new_pc[6]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg5 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.072      ; 2.389      ;
; 2.069 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg4 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.105      ; 2.424      ;
; 2.080 ; proc:pro0|unidad_control:c0|new_pc[6]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_address_reg5 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.084      ; 2.414      ;
; 2.088 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.114      ; 2.452      ;
; 2.089 ; proc:pro0|unidad_control:c0|new_pc[6]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_address_reg5 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.082      ; 2.421      ;
; 2.091 ; proc:pro0|unidad_control:c0|new_pc[6]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_address_reg5 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.058      ; 2.399      ;
; 2.108 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.115      ; 2.473      ;
; 2.111 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~portb_address_reg1 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.114      ; 2.475      ;
; 2.112 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.110      ; 2.472      ;
; 2.112 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~portb_address_reg1 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.110      ; 2.472      ;
; 2.114 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg1 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.107      ; 2.471      ;
; 2.114 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; -0.001     ; 2.399      ;
; 2.119 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.405      ;
; 2.123 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.112      ; 2.485      ;
; 2.128 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~portb_address_reg1 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.103      ; 2.481      ;
; 2.132 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg1 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.111      ; 2.493      ;
; 2.138 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.113      ; 2.501      ;
; 2.140 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg1 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.097      ; 2.487      ;
; 2.141 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.107      ; 2.498      ;
; 2.142 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg1 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.115      ; 2.507      ;
; 2.143 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg5 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.120      ; 2.513      ;
; 2.145 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.431      ;
; 2.148 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.103      ; 2.501      ;
; 2.154 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~portb_address_reg1 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.113      ; 2.517      ;
; 2.160 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.446      ;
; 2.161 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.111      ; 2.522      ;
; 2.169 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.455      ;
; 2.178 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.114      ; 2.542      ;
; 2.184 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.110      ; 2.544      ;
; 2.187 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.112      ; 2.549      ;
; 2.201 ; proc:pro0|unidad_control:c0|new_pc[9]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_address_reg8 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.084      ; 2.535      ;
; 2.201 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.001      ; 2.488      ;
+-------+-------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'counter_div_clk[2]'                                                                                                                ;
+--------+-----------+--------------------------------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------------------------+--------------+--------------------+--------------+------------+------------+
; -0.516 ; SW[9]     ; controlador_IO:io|pulsadores:key0|current_interrupt    ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.453      ; 3.507      ;
; -0.498 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[4]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.454      ; 3.490      ;
; -0.498 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[2]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.454      ; 3.490      ;
; -0.498 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[3]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.454      ; 3.490      ;
; -0.498 ; SW[9]     ; controlador_IO:io|interruptores:sw0|current_interrupt  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.454      ; 3.490      ;
; -0.496 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[0]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.465      ; 3.499      ;
; -0.496 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[1]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.465      ; 3.499      ;
; -0.496 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[6]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.465      ; 3.499      ;
; -0.496 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[7]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.465      ; 3.499      ;
; -0.496 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[5]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.465      ; 3.499      ;
; -0.479 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[9]           ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.453      ; 3.470      ;
; -0.479 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[8]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.453      ; 3.470      ;
; -0.113 ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.DEMW       ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.455      ; 3.106      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][2]     ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.442      ; 3.093      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[0][2]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.440      ; 3.091      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[0][3]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.440      ; 3.091      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[0][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.440      ; 3.091      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][12]    ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.442      ; 3.093      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[2][3]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.445      ; 3.096      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[3][3]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.444      ; 3.095      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[1][3]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.445      ; 3.096      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[0][3]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.438      ; 3.089      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[1][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.425      ; 3.076      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][4]     ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.442      ; 3.093      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[7][0]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.433      ; 3.084      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[7][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.433      ; 3.084      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[7][2]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.433      ; 3.084      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[7][3]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.433      ; 3.084      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[7][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.450      ; 3.101      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][13]    ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.442      ; 3.093      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[4][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.431      ; 3.082      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[5][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.431      ; 3.082      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[6][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.438      ; 3.089      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[7][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.433      ; 3.084      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][14]    ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.442      ; 3.093      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[6][5]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.455      ; 3.106      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[5][5]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.455      ; 3.106      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[4][5]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.455      ; 3.106      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[4][0]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.432      ; 3.083      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[4][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.432      ; 3.083      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[5][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.432      ; 3.083      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[5][0]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.432      ; 3.083      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[5][2]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.432      ; 3.083      ;
; -0.113 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[2]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.452      ; 3.103      ;
; -0.113 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[3]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.452      ; 3.103      ;
; -0.113 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[1]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.452      ; 3.103      ;
; -0.113 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[0]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.452      ; 3.103      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][5]     ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.442      ; 3.093      ;
; -0.113 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[5]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.442      ; 3.093      ;
; -0.113 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[6]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.451      ; 3.102      ;
; -0.113 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[7]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.450      ; 3.101      ;
; -0.113 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[8]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.457      ; 3.108      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][9]     ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.442      ; 3.093      ;
; -0.113 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[9]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.450      ; 3.101      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][10]    ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.442      ; 3.093      ;
; -0.113 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[10]                 ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.431      ; 3.082      ;
; -0.113 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[15]                 ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.448      ; 3.099      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[5][3]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.432      ; 3.083      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[4][3]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.432      ; 3.083      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[4][2]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.432      ; 3.083      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[7][2]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.450      ; 3.101      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[7][3]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.450      ; 3.101      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[6][0]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.450      ; 3.101      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[6][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.450      ; 3.101      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[6][3]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.450      ; 3.101      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[6][2]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.450      ; 3.101      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[1][3]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.425      ; 3.076      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[1][2]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.425      ; 3.076      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[0][0]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.425      ; 3.076      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[0][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.425      ; 3.076      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[0][3]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.425      ; 3.076      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[0][2]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.425      ; 3.076      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[7][5]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.455      ; 3.106      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[1][5]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.449      ; 3.100      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[2][5]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.449      ; 3.100      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[0][5]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.449      ; 3.100      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[3][5]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.449      ; 3.100      ;
; -0.113 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[14]                 ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.449      ; 3.100      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[2][3]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.424      ; 3.075      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[2][2]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.424      ; 3.075      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[2][0]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.424      ; 3.075      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[2][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.424      ; 3.075      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[3][2]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.424      ; 3.075      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[3][3]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.424      ; 3.075      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[3][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.424      ; 3.075      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[3][0]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.424      ; 3.075      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[3][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.439      ; 3.090      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[2][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.445      ; 3.096      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[1][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.439      ; 3.090      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[0][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.438      ; 3.089      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[1][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.449      ; 3.100      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[3][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.449      ; 3.100      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[0][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.449      ; 3.100      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[2][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.449      ; 3.100      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[4][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.455      ; 3.106      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[5][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.455      ; 3.106      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[6][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.455      ; 3.106      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[7][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.455      ; 3.106      ;
; -0.113 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[13]                 ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.448      ; 3.099      ;
; -0.113 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[7][0]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.450      ; 3.101      ;
+--------+-----------+--------------------------------------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'vga_controller:vga|clk_25mhz'                                                                                                               ;
+--------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                               ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; -0.113 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.456      ; 3.107      ;
; -0.113 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.456      ; 3.107      ;
; -0.113 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.456      ; 3.107      ;
; -0.113 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.456      ; 3.107      ;
; -0.113 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.456      ; 3.107      ;
; -0.113 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.456      ; 3.107      ;
; -0.113 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.456      ; 3.107      ;
; -0.113 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.456      ; 3.107      ;
; -0.113 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.456      ; 3.107      ;
; -0.113 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.456      ; 3.107      ;
; -0.113 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.447      ; 3.098      ;
; -0.113 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.448      ; 3.099      ;
; -0.113 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.448      ; 3.099      ;
; -0.113 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.448      ; 3.099      ;
; -0.113 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.447      ; 3.098      ;
; -0.113 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.447      ; 3.098      ;
; -0.113 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.447      ; 3.098      ;
; -0.113 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.447      ; 3.098      ;
; -0.113 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.447      ; 3.098      ;
; -0.113 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.448      ; 3.099      ;
; 0.387  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.456      ; 3.107      ;
; 0.387  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.456      ; 3.107      ;
; 0.387  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.456      ; 3.107      ;
; 0.387  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.456      ; 3.107      ;
; 0.387  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.456      ; 3.107      ;
; 0.387  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.456      ; 3.107      ;
; 0.387  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.456      ; 3.107      ;
; 0.387  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.456      ; 3.107      ;
; 0.387  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.456      ; 3.107      ;
; 0.387  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.456      ; 3.107      ;
; 0.387  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.447      ; 3.098      ;
; 0.387  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.448      ; 3.099      ;
; 0.387  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.448      ; 3.099      ;
; 0.387  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.448      ; 3.099      ;
; 0.387  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.447      ; 3.098      ;
; 0.387  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.447      ; 3.098      ;
; 0.387  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.447      ; 3.098      ;
; 0.387  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.447      ; 3.098      ;
; 0.387  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.447      ; 3.098      ;
; 0.387  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.448      ; 3.099      ;
+--------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'CLOCK_50'                                                                                        ;
+-------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.291 ; SW[9]     ; vga_controller:vga|clk_25mhz ; SW[9]        ; CLOCK_50    ; 0.500        ; 2.863      ; 3.110      ;
; 0.791 ; SW[9]     ; vga_controller:vga|clk_25mhz ; SW[9]        ; CLOCK_50    ; 1.000        ; 2.863      ; 3.110      ;
+-------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'CLOCK_50'                                                                                          ;
+--------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.039 ; SW[9]     ; vga_controller:vga|clk_25mhz ; SW[9]        ; CLOCK_50    ; 0.000        ; 2.863      ; 3.110      ;
; 0.461  ; SW[9]     ; vga_controller:vga|clk_25mhz ; SW[9]        ; CLOCK_50    ; -0.500       ; 2.863      ; 3.110      ;
+--------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'counter_div_clk[2]'                                                                                                              ;
+-------+-----------+------------------------------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                              ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------------------+--------------+--------------------+--------------+------------+------------+
; 0.365 ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.DEMW     ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.455      ; 3.106      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][2]   ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.442      ; 3.093      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[0][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.440      ; 3.091      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[0][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.440      ; 3.091      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[0][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.440      ; 3.091      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][12]  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.442      ; 3.093      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[2][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.445      ; 3.096      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[3][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.444      ; 3.095      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[1][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.445      ; 3.096      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[0][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.438      ; 3.089      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[1][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.425      ; 3.076      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][4]   ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.442      ; 3.093      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[7][0]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.433      ; 3.084      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[7][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.433      ; 3.084      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[7][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.433      ; 3.084      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[7][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.433      ; 3.084      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[7][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.450      ; 3.101      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][13]  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.442      ; 3.093      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[4][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.431      ; 3.082      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[5][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.431      ; 3.082      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[6][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.438      ; 3.089      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[7][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.433      ; 3.084      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][14]  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.442      ; 3.093      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[6][5]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.455      ; 3.106      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[5][5]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.455      ; 3.106      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[4][5]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.455      ; 3.106      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[4][0]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.432      ; 3.083      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[4][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.432      ; 3.083      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[5][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.432      ; 3.083      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[5][0]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.432      ; 3.083      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[5][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.432      ; 3.083      ;
; 0.365 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[2]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.452      ; 3.103      ;
; 0.365 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[3]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.452      ; 3.103      ;
; 0.365 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[1]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.452      ; 3.103      ;
; 0.365 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[0]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.452      ; 3.103      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][5]   ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.442      ; 3.093      ;
; 0.365 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[5]                ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.442      ; 3.093      ;
; 0.365 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[6]                ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.451      ; 3.102      ;
; 0.365 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[7]                ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.450      ; 3.101      ;
; 0.365 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[8]                ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.457      ; 3.108      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][9]   ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.442      ; 3.093      ;
; 0.365 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[9]                ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.450      ; 3.101      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][10]  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.442      ; 3.093      ;
; 0.365 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[10]               ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.431      ; 3.082      ;
; 0.365 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[15]               ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.448      ; 3.099      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[5][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.432      ; 3.083      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[4][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.432      ; 3.083      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[4][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.432      ; 3.083      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[7][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.450      ; 3.101      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[7][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.450      ; 3.101      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[6][0]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.450      ; 3.101      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[6][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.450      ; 3.101      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[6][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.450      ; 3.101      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[6][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.450      ; 3.101      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[1][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.425      ; 3.076      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[1][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.425      ; 3.076      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[0][0]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.425      ; 3.076      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[0][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.425      ; 3.076      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[0][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.425      ; 3.076      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[0][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.425      ; 3.076      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[7][5]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.455      ; 3.106      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[1][5]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.449      ; 3.100      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[2][5]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.449      ; 3.100      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[0][5]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.449      ; 3.100      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[3][5]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.449      ; 3.100      ;
; 0.365 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[14]               ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.449      ; 3.100      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[2][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.424      ; 3.075      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[2][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.424      ; 3.075      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[2][0]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.424      ; 3.075      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[2][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.424      ; 3.075      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[3][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.424      ; 3.075      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[3][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.424      ; 3.075      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[3][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.424      ; 3.075      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[3][0]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.424      ; 3.075      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[3][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.439      ; 3.090      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[2][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.445      ; 3.096      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[1][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.439      ; 3.090      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[0][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.438      ; 3.089      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[1][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.449      ; 3.100      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[3][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.449      ; 3.100      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[0][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.449      ; 3.100      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[2][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.449      ; 3.100      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[4][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.455      ; 3.106      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[5][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.455      ; 3.106      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[6][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.455      ; 3.106      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[7][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.455      ; 3.106      ;
; 0.365 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[13]               ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.448      ; 3.099      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[7][0]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.450      ; 3.101      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][6]   ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.442      ; 3.093      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][11]  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.442      ; 3.093      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[1][0]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.425      ; 3.076      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[1][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.449      ; 3.100      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[3][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.449      ; 3.100      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[0][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.449      ; 3.100      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[2][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.449      ; 3.100      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[5][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.431      ; 3.082      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[4][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.431      ; 3.082      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[7][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.439      ; 3.090      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[6][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.438      ; 3.089      ;
; 0.365 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[6][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.455      ; 3.106      ;
+-------+-----------+------------------------------------------------------+--------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'vga_controller:vga|clk_25mhz'                                                                                                               ;
+-------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                               ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; 0.365 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.456      ; 3.107      ;
; 0.365 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.456      ; 3.107      ;
; 0.365 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.456      ; 3.107      ;
; 0.365 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.456      ; 3.107      ;
; 0.365 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.456      ; 3.107      ;
; 0.365 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.456      ; 3.107      ;
; 0.365 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.456      ; 3.107      ;
; 0.365 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.456      ; 3.107      ;
; 0.365 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.456      ; 3.107      ;
; 0.365 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.456      ; 3.107      ;
; 0.365 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.447      ; 3.098      ;
; 0.365 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.448      ; 3.099      ;
; 0.365 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.448      ; 3.099      ;
; 0.365 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.448      ; 3.099      ;
; 0.365 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.447      ; 3.098      ;
; 0.365 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.447      ; 3.098      ;
; 0.365 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.447      ; 3.098      ;
; 0.365 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.447      ; 3.098      ;
; 0.365 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.447      ; 3.098      ;
; 0.365 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.448      ; 3.099      ;
; 0.865 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.456      ; 3.107      ;
; 0.865 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.456      ; 3.107      ;
; 0.865 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.456      ; 3.107      ;
; 0.865 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.456      ; 3.107      ;
; 0.865 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.456      ; 3.107      ;
; 0.865 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.456      ; 3.107      ;
; 0.865 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.456      ; 3.107      ;
; 0.865 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.456      ; 3.107      ;
; 0.865 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.456      ; 3.107      ;
; 0.865 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.456      ; 3.107      ;
; 0.865 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.447      ; 3.098      ;
; 0.865 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.448      ; 3.099      ;
; 0.865 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.448      ; 3.099      ;
; 0.865 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.448      ; 3.099      ;
; 0.865 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.447      ; 3.098      ;
; 0.865 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.447      ; 3.098      ;
; 0.865 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.447      ; 3.098      ;
; 0.865 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.447      ; 3.098      ;
; 0.865 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.447      ; 3.098      ;
; 0.865 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.448      ; 3.099      ;
+-------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'vga_controller:vga|clk_25mhz'                                                                                                                                                                             ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                                                                                                             ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem0|SRAMController:sram|estado ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem0|SRAMController:sram|estado ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|bit_clear_char                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|bit_clear_char                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][0]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][0]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][10]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][10]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][11]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][11]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][12]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][12]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][13]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][13]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][14]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][14]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][15]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][15]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][1]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][1]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][2]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][2]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][3]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][3]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][4]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][4]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][5]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][5]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][6]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][6]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][7]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][7]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][8]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][8]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][9]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][9]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][0]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][0]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][10]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][10]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][11]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][11]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][12]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][12]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][13]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][13]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][14]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][14]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][15]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][15]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][1]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][1]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][2]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][2]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][3]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][3]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][4]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][4]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][5]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][5]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][6]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][6]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][7]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][7]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][8]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][8]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][9]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][9]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][0]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][0]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][10]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][10]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][11]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][11]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][12]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][12]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][13]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][13]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][14]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][14]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][15]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][15]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][1]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][1]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][2]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][2]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][3]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][3]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][4]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][4]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][5]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][5]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][6]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][6]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][7]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][7]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][8]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][8]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][9]                   ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SW[9]'                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; SW[9] ; Rise       ; SW[9]                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; SW[9]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; SW[9]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; SW[9]~clkctrl|inclk[0]                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; SW[9]~clkctrl|inclk[0]                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; SW[9]~clkctrl|outclk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; SW[9]~clkctrl|outclk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[0]~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[0]~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[1]~5  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[1]~5  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[2]~9  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[2]~9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[3]~13 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[3]~13 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[4]~17 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[4]~17 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[5]~21 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[5]~21 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[6]~25 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[6]~25 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[7]~29 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[7]~29 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[8]~33 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[8]~33 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[0]~1    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[0]~1    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[1]~5    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[1]~5    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[2]~9    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[2]~9    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[3]~13   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[3]~13   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|key0|state[0]~1|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|key0|state[0]~1|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|key0|state[1]~5|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|key0|state[1]~5|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|key0|state[2]~9|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|key0|state[2]~9|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|key0|state[3]~13|datad                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|key0|state[3]~13|datad                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[0]~1|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[0]~1|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[1]~5|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[1]~5|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[2]~9|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[2]~9|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[3]~13|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[3]~13|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[4]~17|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[4]~17|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[5]~21|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[5]~21|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[6]~25|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[6]~25|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[7]~29|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[7]~29|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[8]~33|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[8]~33|datad                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'counter_div_clk[2]'                                                                                                  ;
+--------+--------------+----------------+------------------+--------------------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+--------------------+------------+---------------------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|iid[0]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|iid[0]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|iid[1]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|iid[1]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|iid[3]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|iid[3]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|key_inta    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|key_inta    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|ps2_inta    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|ps2_inta    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|switch_inta ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|switch_inta ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|timer_inta  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|timer_inta  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|current_interrupt   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|current_interrupt   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[0]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[0]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[1]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[1]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[2]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[2]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[3]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[3]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[4]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[4]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[5]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[5]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[6]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[6]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[7]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[7]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[8]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[8]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[9]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[9]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|current_interrupt     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|current_interrupt     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[0]~_emulated    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[0]~_emulated    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[1]~_emulated    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[1]~_emulated    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[2]~_emulated    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[2]~_emulated    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[3]~_emulated    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[3]~_emulated    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~100               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~100               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~101               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~101               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~102               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~102               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~103               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~103               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~104               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~104               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~105               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~105               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~106               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~106               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~107               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~107               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~108               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~108               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~109               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~109               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~110               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~110               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~111               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~111               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~112               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~112               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~113               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~113               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~114               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~114               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~115               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~115               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~116               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~116               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~117               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~117               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~118               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~118               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~119               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~119               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~120               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~120               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~121               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~121               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~122               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~122               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~123               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~123               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~124               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~124               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~125               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~125               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~126               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~126               ;
+--------+--------------+----------------+------------------+--------------------+------------+---------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Setup Times                                                                           ;
+--------------+--------------------+--------+--------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+--------+--------+------------+--------------------+
; KEY[*]       ; CLOCK_50           ; 5.979  ; 5.979  ; Rise       ; CLOCK_50           ;
;  KEY[0]      ; CLOCK_50           ; 5.943  ; 5.943  ; Rise       ; CLOCK_50           ;
;  KEY[1]      ; CLOCK_50           ; 5.966  ; 5.966  ; Rise       ; CLOCK_50           ;
;  KEY[2]      ; CLOCK_50           ; 5.979  ; 5.979  ; Rise       ; CLOCK_50           ;
;  KEY[3]      ; CLOCK_50           ; 5.884  ; 5.884  ; Rise       ; CLOCK_50           ;
; PS2_CLK      ; CLOCK_50           ; 5.078  ; 5.078  ; Rise       ; CLOCK_50           ;
; PS2_DAT      ; CLOCK_50           ; 5.050  ; 5.050  ; Rise       ; CLOCK_50           ;
; SW[*]        ; CLOCK_50           ; 2.087  ; 2.087  ; Rise       ; CLOCK_50           ;
;  SW[0]       ; CLOCK_50           ; 1.854  ; 1.854  ; Rise       ; CLOCK_50           ;
;  SW[1]       ; CLOCK_50           ; 1.828  ; 1.828  ; Rise       ; CLOCK_50           ;
;  SW[2]       ; CLOCK_50           ; 1.992  ; 1.992  ; Rise       ; CLOCK_50           ;
;  SW[3]       ; CLOCK_50           ; 1.828  ; 1.828  ; Rise       ; CLOCK_50           ;
;  SW[4]       ; CLOCK_50           ; 1.734  ; 1.734  ; Rise       ; CLOCK_50           ;
;  SW[5]       ; CLOCK_50           ; 2.087  ; 2.087  ; Rise       ; CLOCK_50           ;
;  SW[6]       ; CLOCK_50           ; 1.504  ; 1.504  ; Rise       ; CLOCK_50           ;
;  SW[7]       ; CLOCK_50           ; 0.765  ; 0.765  ; Rise       ; CLOCK_50           ;
;  SW[8]       ; CLOCK_50           ; 1.252  ; 1.252  ; Rise       ; CLOCK_50           ;
;  SW[9]       ; CLOCK_50           ; 1.753  ; 1.753  ; Rise       ; CLOCK_50           ;
; KEY[*]       ; SW[9]              ; 5.785  ; 5.785  ; Fall       ; SW[9]              ;
;  KEY[0]      ; SW[9]              ; 5.496  ; 5.496  ; Fall       ; SW[9]              ;
;  KEY[1]      ; SW[9]              ; 5.483  ; 5.483  ; Fall       ; SW[9]              ;
;  KEY[2]      ; SW[9]              ; 5.722  ; 5.722  ; Fall       ; SW[9]              ;
;  KEY[3]      ; SW[9]              ; 5.785  ; 5.785  ; Fall       ; SW[9]              ;
; SW[*]        ; SW[9]              ; 1.722  ; 1.722  ; Fall       ; SW[9]              ;
;  SW[0]       ; SW[9]              ; 1.455  ; 1.455  ; Fall       ; SW[9]              ;
;  SW[1]       ; SW[9]              ; 1.672  ; 1.672  ; Fall       ; SW[9]              ;
;  SW[2]       ; SW[9]              ; 1.235  ; 1.235  ; Fall       ; SW[9]              ;
;  SW[3]       ; SW[9]              ; 1.722  ; 1.722  ; Fall       ; SW[9]              ;
;  SW[4]       ; SW[9]              ; 1.623  ; 1.623  ; Fall       ; SW[9]              ;
;  SW[5]       ; SW[9]              ; 1.535  ; 1.535  ; Fall       ; SW[9]              ;
;  SW[6]       ; SW[9]              ; 1.147  ; 1.147  ; Fall       ; SW[9]              ;
;  SW[7]       ; SW[9]              ; 0.840  ; 0.840  ; Fall       ; SW[9]              ;
;  SW[8]       ; SW[9]              ; 1.090  ; 1.090  ; Fall       ; SW[9]              ;
; KEY[*]       ; counter_div_clk[2] ; 7.011  ; 7.011  ; Rise       ; counter_div_clk[2] ;
;  KEY[0]      ; counter_div_clk[2] ; 7.011  ; 7.011  ; Rise       ; counter_div_clk[2] ;
;  KEY[1]      ; counter_div_clk[2] ; 6.972  ; 6.972  ; Rise       ; counter_div_clk[2] ;
;  KEY[2]      ; counter_div_clk[2] ; 6.958  ; 6.958  ; Rise       ; counter_div_clk[2] ;
;  KEY[3]      ; counter_div_clk[2] ; 6.913  ; 6.913  ; Rise       ; counter_div_clk[2] ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 12.094 ; 12.094 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 9.296  ; 9.296  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 9.039  ; 9.039  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 9.254  ; 9.254  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 9.338  ; 9.338  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 9.506  ; 9.506  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 8.784  ; 8.784  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 10.266 ; 10.266 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 10.090 ; 10.090 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 9.706  ; 9.706  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 12.094 ; 12.094 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 10.326 ; 10.326 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 11.381 ; 11.381 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 10.418 ; 10.418 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 11.107 ; 11.107 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 11.457 ; 11.457 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 10.594 ; 10.594 ; Rise       ; counter_div_clk[2] ;
; SW[*]        ; counter_div_clk[2] ; 3.458  ; 3.458  ; Rise       ; counter_div_clk[2] ;
;  SW[0]       ; counter_div_clk[2] ; 3.093  ; 3.093  ; Rise       ; counter_div_clk[2] ;
;  SW[1]       ; counter_div_clk[2] ; 3.268  ; 3.268  ; Rise       ; counter_div_clk[2] ;
;  SW[2]       ; counter_div_clk[2] ; 3.085  ; 3.085  ; Rise       ; counter_div_clk[2] ;
;  SW[3]       ; counter_div_clk[2] ; 3.067  ; 3.067  ; Rise       ; counter_div_clk[2] ;
;  SW[4]       ; counter_div_clk[2] ; 3.031  ; 3.031  ; Rise       ; counter_div_clk[2] ;
;  SW[5]       ; counter_div_clk[2] ; 3.458  ; 3.458  ; Rise       ; counter_div_clk[2] ;
;  SW[6]       ; counter_div_clk[2] ; 2.885  ; 2.885  ; Rise       ; counter_div_clk[2] ;
;  SW[7]       ; counter_div_clk[2] ; 2.314  ; 2.314  ; Rise       ; counter_div_clk[2] ;
;  SW[8]       ; counter_div_clk[2] ; 2.388  ; 2.388  ; Rise       ; counter_div_clk[2] ;
;  SW[9]       ; counter_div_clk[2] ; 3.048  ; 3.048  ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+--------+--------+------------+--------------------+


+---------------------------------------------------------------------------------------+
; Hold Times                                                                            ;
+--------------+--------------------+--------+--------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+--------+--------+------------+--------------------+
; KEY[*]       ; CLOCK_50           ; -5.636 ; -5.636 ; Rise       ; CLOCK_50           ;
;  KEY[0]      ; CLOCK_50           ; -5.695 ; -5.695 ; Rise       ; CLOCK_50           ;
;  KEY[1]      ; CLOCK_50           ; -5.718 ; -5.718 ; Rise       ; CLOCK_50           ;
;  KEY[2]      ; CLOCK_50           ; -5.731 ; -5.731 ; Rise       ; CLOCK_50           ;
;  KEY[3]      ; CLOCK_50           ; -5.636 ; -5.636 ; Rise       ; CLOCK_50           ;
; PS2_CLK      ; CLOCK_50           ; -4.830 ; -4.830 ; Rise       ; CLOCK_50           ;
; PS2_DAT      ; CLOCK_50           ; -4.802 ; -4.802 ; Rise       ; CLOCK_50           ;
; SW[*]        ; CLOCK_50           ; -0.517 ; -0.517 ; Rise       ; CLOCK_50           ;
;  SW[0]       ; CLOCK_50           ; -1.606 ; -1.606 ; Rise       ; CLOCK_50           ;
;  SW[1]       ; CLOCK_50           ; -1.580 ; -1.580 ; Rise       ; CLOCK_50           ;
;  SW[2]       ; CLOCK_50           ; -1.744 ; -1.744 ; Rise       ; CLOCK_50           ;
;  SW[3]       ; CLOCK_50           ; -1.580 ; -1.580 ; Rise       ; CLOCK_50           ;
;  SW[4]       ; CLOCK_50           ; -1.486 ; -1.486 ; Rise       ; CLOCK_50           ;
;  SW[5]       ; CLOCK_50           ; -1.839 ; -1.839 ; Rise       ; CLOCK_50           ;
;  SW[6]       ; CLOCK_50           ; -1.256 ; -1.256 ; Rise       ; CLOCK_50           ;
;  SW[7]       ; CLOCK_50           ; -0.517 ; -0.517 ; Rise       ; CLOCK_50           ;
;  SW[8]       ; CLOCK_50           ; -1.004 ; -1.004 ; Rise       ; CLOCK_50           ;
;  SW[9]       ; CLOCK_50           ; -0.812 ; -0.812 ; Rise       ; CLOCK_50           ;
; KEY[*]       ; SW[9]              ; -4.679 ; -4.679 ; Fall       ; SW[9]              ;
;  KEY[0]      ; SW[9]              ; -4.679 ; -4.679 ; Fall       ; SW[9]              ;
;  KEY[1]      ; SW[9]              ; -4.679 ; -4.679 ; Fall       ; SW[9]              ;
;  KEY[2]      ; SW[9]              ; -4.905 ; -4.905 ; Fall       ; SW[9]              ;
;  KEY[3]      ; SW[9]              ; -4.765 ; -4.765 ; Fall       ; SW[9]              ;
; SW[*]        ; SW[9]              ; 0.211  ; 0.211  ; Fall       ; SW[9]              ;
;  SW[0]       ; SW[9]              ; -0.648 ; -0.648 ; Fall       ; SW[9]              ;
;  SW[1]       ; SW[9]              ; -0.624 ; -0.624 ; Fall       ; SW[9]              ;
;  SW[2]       ; SW[9]              ; -0.431 ; -0.431 ; Fall       ; SW[9]              ;
;  SW[3]       ; SW[9]              ; -0.670 ; -0.670 ; Fall       ; SW[9]              ;
;  SW[4]       ; SW[9]              ; -0.583 ; -0.583 ; Fall       ; SW[9]              ;
;  SW[5]       ; SW[9]              ; -0.727 ; -0.727 ; Fall       ; SW[9]              ;
;  SW[6]       ; SW[9]              ; -0.344 ; -0.344 ; Fall       ; SW[9]              ;
;  SW[7]       ; SW[9]              ; 0.211  ; 0.211  ; Fall       ; SW[9]              ;
;  SW[8]       ; SW[9]              ; -0.042 ; -0.042 ; Fall       ; SW[9]              ;
; KEY[*]       ; counter_div_clk[2] ; -4.598 ; -4.598 ; Rise       ; counter_div_clk[2] ;
;  KEY[0]      ; counter_div_clk[2] ; -5.028 ; -5.028 ; Rise       ; counter_div_clk[2] ;
;  KEY[1]      ; counter_div_clk[2] ; -4.632 ; -4.632 ; Rise       ; counter_div_clk[2] ;
;  KEY[2]      ; counter_div_clk[2] ; -4.598 ; -4.598 ; Rise       ; counter_div_clk[2] ;
;  KEY[3]      ; counter_div_clk[2] ; -4.715 ; -4.715 ; Rise       ; counter_div_clk[2] ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; -5.701 ; -5.701 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; -7.380 ; -7.380 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; -5.720 ; -5.720 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; -7.355 ; -7.355 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; -6.312 ; -6.312 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; -5.993 ; -5.993 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; -6.535 ; -6.535 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; -7.208 ; -7.208 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; -6.371 ; -6.371 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; -7.550 ; -7.550 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; -6.072 ; -6.072 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; -7.587 ; -7.587 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; -7.024 ; -7.024 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; -5.701 ; -5.701 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; -6.896 ; -6.896 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; -7.590 ; -7.590 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; -6.875 ; -6.875 ; Rise       ; counter_div_clk[2] ;
; SW[*]        ; counter_div_clk[2] ; 0.205  ; 0.205  ; Rise       ; counter_div_clk[2] ;
;  SW[0]       ; counter_div_clk[2] ; -0.816 ; -0.816 ; Rise       ; counter_div_clk[2] ;
;  SW[1]       ; counter_div_clk[2] ; -0.401 ; -0.401 ; Rise       ; counter_div_clk[2] ;
;  SW[2]       ; counter_div_clk[2] ; -0.395 ; -0.395 ; Rise       ; counter_div_clk[2] ;
;  SW[3]       ; counter_div_clk[2] ; -0.517 ; -0.517 ; Rise       ; counter_div_clk[2] ;
;  SW[4]       ; counter_div_clk[2] ; -0.427 ; -0.427 ; Rise       ; counter_div_clk[2] ;
;  SW[5]       ; counter_div_clk[2] ; -0.754 ; -0.754 ; Rise       ; counter_div_clk[2] ;
;  SW[6]       ; counter_div_clk[2] ; -0.517 ; -0.517 ; Rise       ; counter_div_clk[2] ;
;  SW[7]       ; counter_div_clk[2] ; 0.205  ; 0.205  ; Rise       ; counter_div_clk[2] ;
;  SW[8]       ; counter_div_clk[2] ; 0.157  ; 0.157  ; Rise       ; counter_div_clk[2] ;
;  SW[9]       ; counter_div_clk[2] ; -2.192 ; -2.192 ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+--------+--------+------------+--------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port      ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; HEX0[*]        ; CLOCK_50                     ; 10.032 ; 10.032 ; Rise       ; CLOCK_50                     ;
;  HEX0[0]       ; CLOCK_50                     ; 9.655  ; 9.655  ; Rise       ; CLOCK_50                     ;
;  HEX0[1]       ; CLOCK_50                     ; 9.729  ; 9.729  ; Rise       ; CLOCK_50                     ;
;  HEX0[2]       ; CLOCK_50                     ; 9.638  ; 9.638  ; Rise       ; CLOCK_50                     ;
;  HEX0[3]       ; CLOCK_50                     ; 9.939  ; 9.939  ; Rise       ; CLOCK_50                     ;
;  HEX0[4]       ; CLOCK_50                     ; 9.707  ; 9.707  ; Rise       ; CLOCK_50                     ;
;  HEX0[5]       ; CLOCK_50                     ; 10.032 ; 10.032 ; Rise       ; CLOCK_50                     ;
;  HEX0[6]       ; CLOCK_50                     ; 9.622  ; 9.622  ; Rise       ; CLOCK_50                     ;
; HEX1[*]        ; CLOCK_50                     ; 10.488 ; 10.488 ; Rise       ; CLOCK_50                     ;
;  HEX1[0]       ; CLOCK_50                     ; 10.118 ; 10.118 ; Rise       ; CLOCK_50                     ;
;  HEX1[1]       ; CLOCK_50                     ; 10.431 ; 10.431 ; Rise       ; CLOCK_50                     ;
;  HEX1[2]       ; CLOCK_50                     ; 10.412 ; 10.412 ; Rise       ; CLOCK_50                     ;
;  HEX1[3]       ; CLOCK_50                     ; 10.413 ; 10.413 ; Rise       ; CLOCK_50                     ;
;  HEX1[4]       ; CLOCK_50                     ; 10.340 ; 10.340 ; Rise       ; CLOCK_50                     ;
;  HEX1[5]       ; CLOCK_50                     ; 10.488 ; 10.488 ; Rise       ; CLOCK_50                     ;
;  HEX1[6]       ; CLOCK_50                     ; 10.269 ; 10.269 ; Rise       ; CLOCK_50                     ;
; HEX2[*]        ; CLOCK_50                     ; 10.302 ; 10.302 ; Rise       ; CLOCK_50                     ;
;  HEX2[0]       ; CLOCK_50                     ; 10.224 ; 10.224 ; Rise       ; CLOCK_50                     ;
;  HEX2[1]       ; CLOCK_50                     ; 9.883  ; 9.883  ; Rise       ; CLOCK_50                     ;
;  HEX2[2]       ; CLOCK_50                     ; 10.160 ; 10.160 ; Rise       ; CLOCK_50                     ;
;  HEX2[3]       ; CLOCK_50                     ; 10.071 ; 10.071 ; Rise       ; CLOCK_50                     ;
;  HEX2[4]       ; CLOCK_50                     ; 10.302 ; 10.302 ; Rise       ; CLOCK_50                     ;
;  HEX2[5]       ; CLOCK_50                     ; 10.102 ; 10.102 ; Rise       ; CLOCK_50                     ;
;  HEX2[6]       ; CLOCK_50                     ; 10.098 ; 10.098 ; Rise       ; CLOCK_50                     ;
; HEX3[*]        ; CLOCK_50                     ; 10.694 ; 10.694 ; Rise       ; CLOCK_50                     ;
;  HEX3[0]       ; CLOCK_50                     ; 10.694 ; 10.694 ; Rise       ; CLOCK_50                     ;
;  HEX3[1]       ; CLOCK_50                     ; 10.603 ; 10.603 ; Rise       ; CLOCK_50                     ;
;  HEX3[2]       ; CLOCK_50                     ; 10.580 ; 10.580 ; Rise       ; CLOCK_50                     ;
;  HEX3[3]       ; CLOCK_50                     ; 9.215  ; 9.215  ; Rise       ; CLOCK_50                     ;
;  HEX3[4]       ; CLOCK_50                     ; 9.998  ; 9.998  ; Rise       ; CLOCK_50                     ;
;  HEX3[5]       ; CLOCK_50                     ; 9.892  ; 9.892  ; Rise       ; CLOCK_50                     ;
;  HEX3[6]       ; CLOCK_50                     ; 9.794  ; 9.794  ; Rise       ; CLOCK_50                     ;
; LEDG[*]        ; CLOCK_50                     ; 8.946  ; 8.946  ; Rise       ; CLOCK_50                     ;
;  LEDG[0]       ; CLOCK_50                     ; 8.873  ; 8.873  ; Rise       ; CLOCK_50                     ;
;  LEDG[1]       ; CLOCK_50                     ; 8.829  ; 8.829  ; Rise       ; CLOCK_50                     ;
;  LEDG[2]       ; CLOCK_50                     ; 8.522  ; 8.522  ; Rise       ; CLOCK_50                     ;
;  LEDG[3]       ; CLOCK_50                     ; 8.025  ; 8.025  ; Rise       ; CLOCK_50                     ;
;  LEDG[4]       ; CLOCK_50                     ; 8.946  ; 8.946  ; Rise       ; CLOCK_50                     ;
;  LEDG[5]       ; CLOCK_50                     ; 8.867  ; 8.867  ; Rise       ; CLOCK_50                     ;
;  LEDG[6]       ; CLOCK_50                     ; 8.490  ; 8.490  ; Rise       ; CLOCK_50                     ;
;  LEDG[7]       ; CLOCK_50                     ; 8.929  ; 8.929  ; Rise       ; CLOCK_50                     ;
; LEDR[*]        ; CLOCK_50                     ; 9.457  ; 9.457  ; Rise       ; CLOCK_50                     ;
;  LEDR[0]       ; CLOCK_50                     ; 9.152  ; 9.152  ; Rise       ; CLOCK_50                     ;
;  LEDR[1]       ; CLOCK_50                     ; 8.656  ; 8.656  ; Rise       ; CLOCK_50                     ;
;  LEDR[2]       ; CLOCK_50                     ; 9.045  ; 9.045  ; Rise       ; CLOCK_50                     ;
;  LEDR[3]       ; CLOCK_50                     ; 9.457  ; 9.457  ; Rise       ; CLOCK_50                     ;
;  LEDR[4]       ; CLOCK_50                     ; 9.090  ; 9.090  ; Rise       ; CLOCK_50                     ;
;  LEDR[5]       ; CLOCK_50                     ; 8.367  ; 8.367  ; Rise       ; CLOCK_50                     ;
;  LEDR[6]       ; CLOCK_50                     ; 9.312  ; 9.312  ; Rise       ; CLOCK_50                     ;
;  LEDR[7]       ; CLOCK_50                     ; 9.280  ; 9.280  ; Rise       ; CLOCK_50                     ;
; PS2_DAT        ; CLOCK_50                     ; 10.144 ; 10.144 ; Rise       ; CLOCK_50                     ;
; SRAM_LB_N      ; CLOCK_50                     ; 10.963 ; 10.963 ; Rise       ; CLOCK_50                     ;
; SRAM_UB_N      ; CLOCK_50                     ; 10.486 ; 10.486 ; Rise       ; CLOCK_50                     ;
; SRAM_WE_N      ; CLOCK_50                     ; 10.797 ; 10.797 ; Rise       ; CLOCK_50                     ;
; SRAM_ADDR[*]   ; counter_div_clk[2]           ; 80.529 ; 80.529 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[0]  ; counter_div_clk[2]           ; 74.897 ; 74.897 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[1]  ; counter_div_clk[2]           ; 75.089 ; 75.089 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[2]  ; counter_div_clk[2]           ; 75.116 ; 75.116 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[3]  ; counter_div_clk[2]           ; 74.348 ; 74.348 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[4]  ; counter_div_clk[2]           ; 74.461 ; 74.461 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[5]  ; counter_div_clk[2]           ; 73.808 ; 73.808 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[6]  ; counter_div_clk[2]           ; 75.241 ; 75.241 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[7]  ; counter_div_clk[2]           ; 74.050 ; 74.050 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[8]  ; counter_div_clk[2]           ; 75.319 ; 75.319 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[9]  ; counter_div_clk[2]           ; 72.903 ; 72.903 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[10] ; counter_div_clk[2]           ; 75.019 ; 75.019 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[11] ; counter_div_clk[2]           ; 80.529 ; 80.529 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[12] ; counter_div_clk[2]           ; 79.748 ; 79.748 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[13] ; counter_div_clk[2]           ; 80.048 ; 80.048 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[14] ; counter_div_clk[2]           ; 80.030 ; 80.030 ; Rise       ; counter_div_clk[2]           ;
; SRAM_DQ[*]     ; counter_div_clk[2]           ; 20.585 ; 20.585 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[0]    ; counter_div_clk[2]           ; 14.133 ; 14.133 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[1]    ; counter_div_clk[2]           ; 13.873 ; 13.873 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[2]    ; counter_div_clk[2]           ; 14.529 ; 14.529 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[3]    ; counter_div_clk[2]           ; 15.183 ; 15.183 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[4]    ; counter_div_clk[2]           ; 18.601 ; 18.601 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[5]    ; counter_div_clk[2]           ; 14.553 ; 14.553 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[6]    ; counter_div_clk[2]           ; 14.745 ; 14.745 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[7]    ; counter_div_clk[2]           ; 13.663 ; 13.663 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[8]    ; counter_div_clk[2]           ; 16.045 ; 16.045 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[9]    ; counter_div_clk[2]           ; 16.885 ; 16.885 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[10]   ; counter_div_clk[2]           ; 18.381 ; 18.381 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[11]   ; counter_div_clk[2]           ; 17.927 ; 17.927 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[12]   ; counter_div_clk[2]           ; 20.585 ; 20.585 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[13]   ; counter_div_clk[2]           ; 19.618 ; 19.618 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[14]   ; counter_div_clk[2]           ; 16.138 ; 16.138 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[15]   ; counter_div_clk[2]           ; 16.228 ; 16.228 ; Rise       ; counter_div_clk[2]           ;
; SRAM_LB_N      ; counter_div_clk[2]           ; 74.758 ; 74.758 ; Rise       ; counter_div_clk[2]           ;
; SRAM_UB_N      ; counter_div_clk[2]           ; 74.238 ; 74.238 ; Rise       ; counter_div_clk[2]           ;
; SRAM_WE_N      ; counter_div_clk[2]           ; 81.821 ; 81.821 ; Rise       ; counter_div_clk[2]           ;
; VGA_B[*]       ; vga_controller:vga|clk_25mhz ; 30.487 ; 30.487 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[0]      ; vga_controller:vga|clk_25mhz ; 30.279 ; 30.279 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[1]      ; vga_controller:vga|clk_25mhz ; 30.473 ; 30.473 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[2]      ; vga_controller:vga|clk_25mhz ; 30.487 ; 30.487 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[3]      ; vga_controller:vga|clk_25mhz ; 30.454 ; 30.454 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_G[*]       ; vga_controller:vga|clk_25mhz ; 30.316 ; 30.316 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[0]      ; vga_controller:vga|clk_25mhz ; 29.820 ; 29.820 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[1]      ; vga_controller:vga|clk_25mhz ; 29.610 ; 29.610 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[2]      ; vga_controller:vga|clk_25mhz ; 30.144 ; 30.144 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[3]      ; vga_controller:vga|clk_25mhz ; 30.316 ; 30.316 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_HS         ; vga_controller:vga|clk_25mhz ; 10.731 ; 10.731 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_R[*]       ; vga_controller:vga|clk_25mhz ; 30.304 ; 30.304 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[0]      ; vga_controller:vga|clk_25mhz ; 30.304 ; 30.304 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[1]      ; vga_controller:vga|clk_25mhz ; 29.537 ; 29.537 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[2]      ; vga_controller:vga|clk_25mhz ; 30.049 ; 30.049 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[3]      ; vga_controller:vga|clk_25mhz ; 30.134 ; 30.134 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_VS         ; vga_controller:vga|clk_25mhz ; 10.798 ; 10.798 ; Rise       ; vga_controller:vga|clk_25mhz ;
+----------------+------------------------------+--------+--------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                               ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port      ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; HEX0[*]        ; CLOCK_50                     ; 8.618  ; 8.618  ; Rise       ; CLOCK_50                     ;
;  HEX0[0]       ; CLOCK_50                     ; 8.860  ; 8.860  ; Rise       ; CLOCK_50                     ;
;  HEX0[1]       ; CLOCK_50                     ; 8.948  ; 8.948  ; Rise       ; CLOCK_50                     ;
;  HEX0[2]       ; CLOCK_50                     ; 9.225  ; 9.225  ; Rise       ; CLOCK_50                     ;
;  HEX0[3]       ; CLOCK_50                     ; 9.271  ; 9.271  ; Rise       ; CLOCK_50                     ;
;  HEX0[4]       ; CLOCK_50                     ; 8.618  ; 8.618  ; Rise       ; CLOCK_50                     ;
;  HEX0[5]       ; CLOCK_50                     ; 9.310  ; 9.310  ; Rise       ; CLOCK_50                     ;
;  HEX0[6]       ; CLOCK_50                     ; 9.006  ; 9.006  ; Rise       ; CLOCK_50                     ;
; HEX1[*]        ; CLOCK_50                     ; 9.384  ; 9.384  ; Rise       ; CLOCK_50                     ;
;  HEX1[0]       ; CLOCK_50                     ; 9.384  ; 9.384  ; Rise       ; CLOCK_50                     ;
;  HEX1[1]       ; CLOCK_50                     ; 9.698  ; 9.698  ; Rise       ; CLOCK_50                     ;
;  HEX1[2]       ; CLOCK_50                     ; 9.686  ; 9.686  ; Rise       ; CLOCK_50                     ;
;  HEX1[3]       ; CLOCK_50                     ; 9.683  ; 9.683  ; Rise       ; CLOCK_50                     ;
;  HEX1[4]       ; CLOCK_50                     ; 9.602  ; 9.602  ; Rise       ; CLOCK_50                     ;
;  HEX1[5]       ; CLOCK_50                     ; 9.716  ; 9.716  ; Rise       ; CLOCK_50                     ;
;  HEX1[6]       ; CLOCK_50                     ; 9.840  ; 9.840  ; Rise       ; CLOCK_50                     ;
; HEX2[*]        ; CLOCK_50                     ; 9.010  ; 9.010  ; Rise       ; CLOCK_50                     ;
;  HEX2[0]       ; CLOCK_50                     ; 9.690  ; 9.690  ; Rise       ; CLOCK_50                     ;
;  HEX2[1]       ; CLOCK_50                     ; 9.466  ; 9.466  ; Rise       ; CLOCK_50                     ;
;  HEX2[2]       ; CLOCK_50                     ; 9.776  ; 9.776  ; Rise       ; CLOCK_50                     ;
;  HEX2[3]       ; CLOCK_50                     ; 9.654  ; 9.654  ; Rise       ; CLOCK_50                     ;
;  HEX2[4]       ; CLOCK_50                     ; 9.010  ; 9.010  ; Rise       ; CLOCK_50                     ;
;  HEX2[5]       ; CLOCK_50                     ; 9.593  ; 9.593  ; Rise       ; CLOCK_50                     ;
;  HEX2[6]       ; CLOCK_50                     ; 9.584  ; 9.584  ; Rise       ; CLOCK_50                     ;
; HEX3[*]        ; CLOCK_50                     ; 8.495  ; 8.495  ; Rise       ; CLOCK_50                     ;
;  HEX3[0]       ; CLOCK_50                     ; 9.626  ; 9.626  ; Rise       ; CLOCK_50                     ;
;  HEX3[1]       ; CLOCK_50                     ; 9.800  ; 9.800  ; Rise       ; CLOCK_50                     ;
;  HEX3[2]       ; CLOCK_50                     ; 9.814  ; 9.814  ; Rise       ; CLOCK_50                     ;
;  HEX3[3]       ; CLOCK_50                     ; 8.495  ; 8.495  ; Rise       ; CLOCK_50                     ;
;  HEX3[4]       ; CLOCK_50                     ; 8.863  ; 8.863  ; Rise       ; CLOCK_50                     ;
;  HEX3[5]       ; CLOCK_50                     ; 8.866  ; 8.866  ; Rise       ; CLOCK_50                     ;
;  HEX3[6]       ; CLOCK_50                     ; 8.751  ; 8.751  ; Rise       ; CLOCK_50                     ;
; LEDG[*]        ; CLOCK_50                     ; 8.025  ; 8.025  ; Rise       ; CLOCK_50                     ;
;  LEDG[0]       ; CLOCK_50                     ; 8.873  ; 8.873  ; Rise       ; CLOCK_50                     ;
;  LEDG[1]       ; CLOCK_50                     ; 8.829  ; 8.829  ; Rise       ; CLOCK_50                     ;
;  LEDG[2]       ; CLOCK_50                     ; 8.522  ; 8.522  ; Rise       ; CLOCK_50                     ;
;  LEDG[3]       ; CLOCK_50                     ; 8.025  ; 8.025  ; Rise       ; CLOCK_50                     ;
;  LEDG[4]       ; CLOCK_50                     ; 8.946  ; 8.946  ; Rise       ; CLOCK_50                     ;
;  LEDG[5]       ; CLOCK_50                     ; 8.867  ; 8.867  ; Rise       ; CLOCK_50                     ;
;  LEDG[6]       ; CLOCK_50                     ; 8.490  ; 8.490  ; Rise       ; CLOCK_50                     ;
;  LEDG[7]       ; CLOCK_50                     ; 8.929  ; 8.929  ; Rise       ; CLOCK_50                     ;
; LEDR[*]        ; CLOCK_50                     ; 8.367  ; 8.367  ; Rise       ; CLOCK_50                     ;
;  LEDR[0]       ; CLOCK_50                     ; 9.152  ; 9.152  ; Rise       ; CLOCK_50                     ;
;  LEDR[1]       ; CLOCK_50                     ; 8.656  ; 8.656  ; Rise       ; CLOCK_50                     ;
;  LEDR[2]       ; CLOCK_50                     ; 9.045  ; 9.045  ; Rise       ; CLOCK_50                     ;
;  LEDR[3]       ; CLOCK_50                     ; 9.457  ; 9.457  ; Rise       ; CLOCK_50                     ;
;  LEDR[4]       ; CLOCK_50                     ; 9.090  ; 9.090  ; Rise       ; CLOCK_50                     ;
;  LEDR[5]       ; CLOCK_50                     ; 8.367  ; 8.367  ; Rise       ; CLOCK_50                     ;
;  LEDR[6]       ; CLOCK_50                     ; 9.312  ; 9.312  ; Rise       ; CLOCK_50                     ;
;  LEDR[7]       ; CLOCK_50                     ; 9.280  ; 9.280  ; Rise       ; CLOCK_50                     ;
; PS2_DAT        ; CLOCK_50                     ; 9.033  ; 9.033  ; Rise       ; CLOCK_50                     ;
; SRAM_LB_N      ; CLOCK_50                     ; 10.963 ; 10.963 ; Rise       ; CLOCK_50                     ;
; SRAM_UB_N      ; CLOCK_50                     ; 10.486 ; 10.486 ; Rise       ; CLOCK_50                     ;
; SRAM_WE_N      ; CLOCK_50                     ; 10.797 ; 10.797 ; Rise       ; CLOCK_50                     ;
; SRAM_ADDR[*]   ; counter_div_clk[2]           ; 8.601  ; 8.601  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[0]  ; counter_div_clk[2]           ; 10.889 ; 10.889 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[1]  ; counter_div_clk[2]           ; 10.200 ; 10.200 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[2]  ; counter_div_clk[2]           ; 10.144 ; 10.144 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[3]  ; counter_div_clk[2]           ; 9.916  ; 9.916  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[4]  ; counter_div_clk[2]           ; 10.504 ; 10.504 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[5]  ; counter_div_clk[2]           ; 9.023  ; 9.023  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[6]  ; counter_div_clk[2]           ; 9.401  ; 9.401  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[7]  ; counter_div_clk[2]           ; 9.714  ; 9.714  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[8]  ; counter_div_clk[2]           ; 9.295  ; 9.295  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[9]  ; counter_div_clk[2]           ; 8.601  ; 8.601  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[10] ; counter_div_clk[2]           ; 9.629  ; 9.629  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[11] ; counter_div_clk[2]           ; 9.987  ; 9.987  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[12] ; counter_div_clk[2]           ; 9.835  ; 9.835  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[13] ; counter_div_clk[2]           ; 9.739  ; 9.739  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[14] ; counter_div_clk[2]           ; 9.654  ; 9.654  ; Rise       ; counter_div_clk[2]           ;
; SRAM_DQ[*]     ; counter_div_clk[2]           ; 9.033  ; 9.033  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[0]    ; counter_div_clk[2]           ; 9.589  ; 9.589  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[1]    ; counter_div_clk[2]           ; 9.517  ; 9.517  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[2]    ; counter_div_clk[2]           ; 9.033  ; 9.033  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[3]    ; counter_div_clk[2]           ; 10.544 ; 10.544 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[4]    ; counter_div_clk[2]           ; 12.396 ; 12.396 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[5]    ; counter_div_clk[2]           ; 9.699  ; 9.699  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[6]    ; counter_div_clk[2]           ; 10.445 ; 10.445 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[7]    ; counter_div_clk[2]           ; 9.684  ; 9.684  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[8]    ; counter_div_clk[2]           ; 9.048  ; 9.048  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[9]    ; counter_div_clk[2]           ; 9.292  ; 9.292  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[10]   ; counter_div_clk[2]           ; 10.053 ; 10.053 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[11]   ; counter_div_clk[2]           ; 10.423 ; 10.423 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[12]   ; counter_div_clk[2]           ; 9.385  ; 9.385  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[13]   ; counter_div_clk[2]           ; 9.276  ; 9.276  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[14]   ; counter_div_clk[2]           ; 9.519  ; 9.519  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[15]   ; counter_div_clk[2]           ; 10.319 ; 10.319 ; Rise       ; counter_div_clk[2]           ;
; SRAM_LB_N      ; counter_div_clk[2]           ; 10.685 ; 10.685 ; Rise       ; counter_div_clk[2]           ;
; SRAM_UB_N      ; counter_div_clk[2]           ; 10.208 ; 10.208 ; Rise       ; counter_div_clk[2]           ;
; SRAM_WE_N      ; counter_div_clk[2]           ; 9.354  ; 9.354  ; Rise       ; counter_div_clk[2]           ;
; VGA_B[*]       ; vga_controller:vga|clk_25mhz ; 9.631  ; 9.631  ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[0]      ; vga_controller:vga|clk_25mhz ; 9.631  ; 9.631  ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[1]      ; vga_controller:vga|clk_25mhz ; 9.825  ; 9.825  ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[2]      ; vga_controller:vga|clk_25mhz ; 9.839  ; 9.839  ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[3]      ; vga_controller:vga|clk_25mhz ; 9.806  ; 9.806  ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_G[*]       ; vga_controller:vga|clk_25mhz ; 8.962  ; 8.962  ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[0]      ; vga_controller:vga|clk_25mhz ; 9.172  ; 9.172  ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[1]      ; vga_controller:vga|clk_25mhz ; 8.962  ; 8.962  ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[2]      ; vga_controller:vga|clk_25mhz ; 9.496  ; 9.496  ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[3]      ; vga_controller:vga|clk_25mhz ; 9.668  ; 9.668  ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_HS         ; vga_controller:vga|clk_25mhz ; 8.782  ; 8.782  ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_R[*]       ; vga_controller:vga|clk_25mhz ; 8.889  ; 8.889  ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[0]      ; vga_controller:vga|clk_25mhz ; 9.656  ; 9.656  ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[1]      ; vga_controller:vga|clk_25mhz ; 8.889  ; 8.889  ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[2]      ; vga_controller:vga|clk_25mhz ; 9.401  ; 9.401  ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[3]      ; vga_controller:vga|clk_25mhz ; 9.486  ; 9.486  ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_VS         ; vga_controller:vga|clk_25mhz ; 9.006  ; 9.006  ; Rise       ; vga_controller:vga|clk_25mhz ;
+----------------+------------------------------+--------+--------+------------+------------------------------+


+-------------------------------------------------------------------------------------+
; Output Enable Times                                                                 ;
+--------------+--------------------+--------+------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise   ; Fall ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+--------+------+------------+--------------------+
; SRAM_DQ[*]   ; CLOCK_50           ; 9.537  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[0]  ; CLOCK_50           ; 9.537  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[1]  ; CLOCK_50           ; 9.547  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[2]  ; CLOCK_50           ; 10.075 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[3]  ; CLOCK_50           ; 10.085 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[4]  ; CLOCK_50           ; 10.443 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[5]  ; CLOCK_50           ; 10.450 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[6]  ; CLOCK_50           ; 10.740 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[7]  ; CLOCK_50           ; 10.750 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[8]  ; CLOCK_50           ; 10.491 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[9]  ; CLOCK_50           ; 10.491 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[10] ; CLOCK_50           ; 11.020 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[11] ; CLOCK_50           ; 10.481 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[12] ; CLOCK_50           ; 11.117 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[13] ; CLOCK_50           ; 11.030 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[14] ; CLOCK_50           ; 11.030 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[15] ; CLOCK_50           ; 11.209 ;      ; Rise       ; CLOCK_50           ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 74.634 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 74.634 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 74.644 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 75.172 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 75.182 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 75.540 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 75.547 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 75.837 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 75.847 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 74.783 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 74.783 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 75.312 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 74.773 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 75.409 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 75.322 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 75.322 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 75.501 ;      ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+--------+------+------------+--------------------+


+-------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                         ;
+--------------+--------------------+--------+------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise   ; Fall ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+--------+------+------------+--------------------+
; SRAM_DQ[*]   ; CLOCK_50           ; 9.537  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[0]  ; CLOCK_50           ; 9.537  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[1]  ; CLOCK_50           ; 9.547  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[2]  ; CLOCK_50           ; 10.075 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[3]  ; CLOCK_50           ; 10.085 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[4]  ; CLOCK_50           ; 10.443 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[5]  ; CLOCK_50           ; 10.450 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[6]  ; CLOCK_50           ; 10.740 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[7]  ; CLOCK_50           ; 10.750 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[8]  ; CLOCK_50           ; 10.491 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[9]  ; CLOCK_50           ; 10.491 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[10] ; CLOCK_50           ; 11.020 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[11] ; CLOCK_50           ; 10.481 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[12] ; CLOCK_50           ; 11.117 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[13] ; CLOCK_50           ; 11.030 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[14] ; CLOCK_50           ; 11.030 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[15] ; CLOCK_50           ; 11.209 ;      ; Rise       ; CLOCK_50           ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 9.424  ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 9.771  ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 9.781  ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 10.309 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 10.319 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 10.677 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 10.684 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 10.974 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 10.984 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 9.434  ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 9.434  ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 9.963  ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 9.424  ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 10.060 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 9.973  ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 9.973  ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 10.152 ;      ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+--------+------+------------+--------------------+


+---------------------------------------------------------------------------------------------+
; Output Disable Times                                                                        ;
+--------------+--------------------+-----------+-----------+------------+--------------------+
; Data Port    ; Clock Port         ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+-----------+-----------+------------+--------------------+
; SRAM_DQ[*]   ; CLOCK_50           ; 9.537     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[0]  ; CLOCK_50           ; 9.537     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[1]  ; CLOCK_50           ; 9.547     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[2]  ; CLOCK_50           ; 10.075    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[3]  ; CLOCK_50           ; 10.085    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[4]  ; CLOCK_50           ; 10.443    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[5]  ; CLOCK_50           ; 10.450    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[6]  ; CLOCK_50           ; 10.740    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[7]  ; CLOCK_50           ; 10.750    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[8]  ; CLOCK_50           ; 10.491    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[9]  ; CLOCK_50           ; 10.491    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[10] ; CLOCK_50           ; 11.020    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[11] ; CLOCK_50           ; 10.481    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[12] ; CLOCK_50           ; 11.117    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[13] ; CLOCK_50           ; 11.030    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[14] ; CLOCK_50           ; 11.030    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[15] ; CLOCK_50           ; 11.209    ;           ; Rise       ; CLOCK_50           ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 74.634    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 74.634    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 74.644    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 75.172    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 75.182    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 75.540    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 75.547    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 75.837    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 75.847    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 74.783    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 74.783    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 75.312    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 74.773    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 75.409    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 75.322    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 75.322    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 75.501    ;           ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+-----------+-----------+------------+--------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                ;
+--------------+--------------------+-----------+-----------+------------+--------------------+
; Data Port    ; Clock Port         ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+-----------+-----------+------------+--------------------+
; SRAM_DQ[*]   ; CLOCK_50           ; 9.537     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[0]  ; CLOCK_50           ; 9.537     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[1]  ; CLOCK_50           ; 9.547     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[2]  ; CLOCK_50           ; 10.075    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[3]  ; CLOCK_50           ; 10.085    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[4]  ; CLOCK_50           ; 10.443    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[5]  ; CLOCK_50           ; 10.450    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[6]  ; CLOCK_50           ; 10.740    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[7]  ; CLOCK_50           ; 10.750    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[8]  ; CLOCK_50           ; 10.491    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[9]  ; CLOCK_50           ; 10.491    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[10] ; CLOCK_50           ; 11.020    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[11] ; CLOCK_50           ; 10.481    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[12] ; CLOCK_50           ; 11.117    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[13] ; CLOCK_50           ; 11.030    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[14] ; CLOCK_50           ; 11.030    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[15] ; CLOCK_50           ; 11.209    ;           ; Rise       ; CLOCK_50           ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 9.424     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 9.771     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 9.781     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 10.309    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 10.319    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 10.677    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 10.684    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 10.974    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 10.984    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 9.434     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 9.434     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 9.963     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 9.424     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 10.060    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 9.973     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 9.973     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 10.152    ;           ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+-----------+-----------+------------+--------------------+


+--------------------------------------------------------+
; Fast Model Setup Summary                               ;
+------------------------------+---------+---------------+
; Clock                        ; Slack   ; End Point TNS ;
+------------------------------+---------+---------------+
; counter_div_clk[2]           ; -28.268 ; -6168.405     ;
; vga_controller:vga|clk_25mhz ; -27.506 ; -5396.345     ;
; CLOCK_50                     ; -26.200 ; -2240.867     ;
+------------------------------+---------+---------------+


+-------------------------------------------------------+
; Fast Model Hold Summary                               ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -1.725 ; -10.242       ;
; counter_div_clk[2]           ; 0.215  ; 0.000         ;
; vga_controller:vga|clk_25mhz ; 0.215  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Fast Model Recovery Summary                           ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; counter_div_clk[2]           ; -0.057 ; -0.574        ;
; vga_controller:vga|clk_25mhz ; 0.128  ; 0.000         ;
; CLOCK_50                     ; 0.408  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Fast Model Removal Summary                            ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -0.028 ; -0.028        ;
; counter_div_clk[2]           ; 0.252  ; 0.000         ;
; vga_controller:vga|clk_25mhz ; 0.252  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; vga_controller:vga|clk_25mhz ; -1.627 ; -1425.728     ;
; CLOCK_50                     ; -1.380 ; -967.380      ;
; SW[9]                        ; -1.380 ; -1.380        ;
; counter_div_clk[2]           ; -0.500 ; -462.000      ;
+------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'counter_div_clk[2]'                                                                                                                                      ;
+---------+------------------------------------+-------------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                                   ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+-------------------------------------------+--------------------+--------------------+--------------+------------+------------+
; -28.268 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~61  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.006     ; 29.294     ;
; -28.266 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~106 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.006     ; 29.292     ;
; -28.266 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~90  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.006     ; 29.292     ;
; -28.263 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~75  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 29.294     ;
; -28.256 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~27  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 29.287     ;
; -28.253 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~42  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 29.285     ;
; -28.252 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~74  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 29.284     ;
; -28.201 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~130 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 29.233     ;
; -28.200 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~34  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 29.232     ;
; -28.193 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~98  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.006     ; 29.219     ;
; -28.192 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~114 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.006     ; 29.218     ;
; -28.192 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~61  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.006     ; 29.218     ;
; -28.190 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~106 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.006     ; 29.216     ;
; -28.190 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~90  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.006     ; 29.216     ;
; -28.190 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~61  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 29.217     ;
; -28.188 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~106 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 29.215     ;
; -28.188 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~90  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 29.215     ;
; -28.187 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~66  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 29.214     ;
; -28.187 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~75  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 29.218     ;
; -28.185 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~75  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 29.217     ;
; -28.180 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~27  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 29.211     ;
; -28.178 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~27  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 29.210     ;
; -28.177 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~42  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 29.209     ;
; -28.176 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~74  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 29.208     ;
; -28.175 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~42  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 29.208     ;
; -28.174 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~74  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 29.207     ;
; -28.165 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~94  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 29.194     ;
; -28.164 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~110 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 29.193     ;
; -28.162 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~61  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 29.189     ;
; -28.160 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~106 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 29.187     ;
; -28.160 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~90  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 29.187     ;
; -28.157 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~75  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 29.189     ;
; -28.150 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~27  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 29.182     ;
; -28.148 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~93  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 29.177     ;
; -28.147 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~109 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 29.176     ;
; -28.147 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~58  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 29.176     ;
; -28.147 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~42  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 29.180     ;
; -28.146 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~43  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 29.177     ;
; -28.146 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~74  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 29.179     ;
; -28.145 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~26  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 29.174     ;
; -28.145 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~59  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 29.176     ;
; -28.142 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~91  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 29.172     ;
; -28.141 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~107 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 29.171     ;
; -28.125 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~130 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 29.157     ;
; -28.124 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~34  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 29.156     ;
; -28.123 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~130 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 29.156     ;
; -28.122 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~34  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 29.155     ;
; -28.121 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~126 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 29.153     ;
; -28.119 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~78  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 29.146     ;
; -28.119 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~62  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 29.146     ;
; -28.117 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~98  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.006     ; 29.143     ;
; -28.116 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~114 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.006     ; 29.142     ;
; -28.115 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~98  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 29.142     ;
; -28.114 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~114 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 29.141     ;
; -28.111 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~66  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 29.138     ;
; -28.109 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~66  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 29.137     ;
; -28.106 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~125 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 29.138     ;
; -28.104 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~97  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.006     ; 29.130     ;
; -28.103 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~113 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.006     ; 29.129     ;
; -28.095 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~130 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 29.128     ;
; -28.094 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~34  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 29.127     ;
; -28.089 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~94  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 29.118     ;
; -28.088 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~110 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 29.117     ;
; -28.087 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~98  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 29.114     ;
; -28.087 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~94  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 29.117     ;
; -28.086 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~114 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 29.113     ;
; -28.086 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~110 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 29.116     ;
; -28.081 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~66  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 29.109     ;
; -28.072 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~93  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 29.101     ;
; -28.071 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~109 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 29.100     ;
; -28.071 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~58  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 29.100     ;
; -28.070 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~43  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 29.101     ;
; -28.070 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~93  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 29.100     ;
; -28.069 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~26  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 29.098     ;
; -28.069 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~59  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 29.100     ;
; -28.069 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~109 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 29.099     ;
; -28.069 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~58  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 29.099     ;
; -28.068 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~50  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 29.100     ;
; -28.068 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~43  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 29.100     ;
; -28.067 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~82  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 29.099     ;
; -28.067 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~26  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 29.097     ;
; -28.067 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~59  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 29.099     ;
; -28.066 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~91  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 29.096     ;
; -28.065 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~107 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 29.095     ;
; -28.064 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~91  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 29.095     ;
; -28.063 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~107 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 29.094     ;
; -28.059 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~94  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 29.089     ;
; -28.058 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~110 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 29.088     ;
; -28.057 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~46  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 29.090     ;
; -28.045 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~126 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 29.077     ;
; -28.043 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~78  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 29.070     ;
; -28.043 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~62  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 29.070     ;
; -28.043 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~126 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 29.076     ;
; -28.042 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~93  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 29.072     ;
; -28.041 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~109 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 29.071     ;
; -28.041 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~58  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 29.071     ;
; -28.041 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~78  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 29.069     ;
; -28.041 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~62  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 29.069     ;
; -28.040 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~129 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 29.072     ;
; -28.040 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~43  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 29.072     ;
+---------+------------------------------------+-------------------------------------------+--------------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'vga_controller:vga|clk_25mhz'                                                                                                                                                                                                                        ;
+---------+------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------------+------------------------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                                                                                                                     ; Launch Clock       ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------------+------------------------------+--------------+------------+------------+
; -27.506 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.046      ; 28.551     ;
; -27.499 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.052      ; 28.550     ;
; -27.482 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.057      ; 28.538     ;
; -27.482 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.051      ; 28.532     ;
; -27.480 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.056      ; 28.535     ;
; -27.478 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.045      ; 28.522     ;
; -27.430 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.046      ; 28.475     ;
; -27.428 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.047      ; 28.474     ;
; -27.423 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.052      ; 28.474     ;
; -27.421 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.053      ; 28.473     ;
; -27.406 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.057      ; 28.462     ;
; -27.406 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.051      ; 28.456     ;
; -27.404 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.056      ; 28.459     ;
; -27.404 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.058      ; 28.461     ;
; -27.404 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.052      ; 28.455     ;
; -27.402 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.045      ; 28.446     ;
; -27.402 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.057      ; 28.458     ;
; -27.400 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.047      ; 28.446     ;
; -27.400 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.046      ; 28.445     ;
; -27.393 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.053      ; 28.445     ;
; -27.376 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.058      ; 28.433     ;
; -27.376 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.052      ; 28.427     ;
; -27.374 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.057      ; 28.430     ;
; -27.372 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.046      ; 28.417     ;
; -27.354 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.061      ; 28.414     ;
; -27.340 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.051      ; 28.390     ;
; -27.338 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.064      ; 28.401     ;
; -27.324 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.065      ; 28.388     ;
; -27.319 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.060      ; 28.378     ;
; -27.317 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.056      ; 28.372     ;
; -27.317 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.067      ; 28.383     ;
; -27.297 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.063      ; 28.359     ;
; -27.278 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.061      ; 28.338     ;
; -27.276 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.062      ; 28.337     ;
; -27.273 ; proc:pro0|unidad_control:c0|ir[11] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.049      ; 28.321     ;
; -27.266 ; proc:pro0|unidad_control:c0|ir[11] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.055      ; 28.320     ;
; -27.264 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.051      ; 28.314     ;
; -27.262 ; proc:pro0|unidad_control:c0|ir[0]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.047      ; 28.308     ;
; -27.262 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.064      ; 28.325     ;
; -27.262 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.052      ; 28.313     ;
; -27.260 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.065      ; 28.324     ;
; -27.255 ; proc:pro0|unidad_control:c0|ir[0]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.053      ; 28.307     ;
; -27.249 ; proc:pro0|unidad_control:c0|ir[11] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.060      ; 28.308     ;
; -27.249 ; proc:pro0|unidad_control:c0|ir[11] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.054      ; 28.302     ;
; -27.248 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.062      ; 28.309     ;
; -27.248 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.065      ; 28.312     ;
; -27.247 ; proc:pro0|unidad_control:c0|ir[11] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.059      ; 28.305     ;
; -27.246 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.066      ; 28.311     ;
; -27.245 ; proc:pro0|unidad_control:c0|ir[11] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.048      ; 28.292     ;
; -27.243 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.060      ; 28.302     ;
; -27.241 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.056      ; 28.296     ;
; -27.241 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.067      ; 28.307     ;
; -27.241 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.061      ; 28.301     ;
; -27.239 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.057      ; 28.295     ;
; -27.239 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.068      ; 28.306     ;
; -27.238 ; proc:pro0|unidad_control:c0|ir[0]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.058      ; 28.295     ;
; -27.238 ; proc:pro0|unidad_control:c0|ir[0]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.052      ; 28.289     ;
; -27.236 ; proc:pro0|unidad_control:c0|ir[0]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.057      ; 28.292     ;
; -27.234 ; proc:pro0|unidad_control:c0|ir[0]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.046      ; 28.279     ;
; -27.234 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.052      ; 28.285     ;
; -27.232 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.065      ; 28.296     ;
; -27.221 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.063      ; 28.283     ;
; -27.219 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.064      ; 28.282     ;
; -27.218 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.066      ; 28.283     ;
; -27.213 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.061      ; 28.273     ;
; -27.211 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.057      ; 28.267     ;
; -27.211 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.068      ; 28.278     ;
; -27.205 ; proc:pro0|unidad_control:c0|ir[9]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.047      ; 28.251     ;
; -27.198 ; proc:pro0|unidad_control:c0|ir[9]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.053      ; 28.250     ;
; -27.195 ; proc:pro0|unidad_control:c0|ir[1]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.048      ; 28.242     ;
; -27.191 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.064      ; 28.254     ;
; -27.188 ; proc:pro0|unidad_control:c0|ir[1]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.054      ; 28.241     ;
; -27.181 ; proc:pro0|unidad_control:c0|ir[9]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.058      ; 28.238     ;
; -27.181 ; proc:pro0|unidad_control:c0|ir[9]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.052      ; 28.232     ;
; -27.179 ; proc:pro0|unidad_control:c0|ir[9]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.057      ; 28.235     ;
; -27.177 ; proc:pro0|unidad_control:c0|ir[9]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.046      ; 28.222     ;
; -27.171 ; proc:pro0|unidad_control:c0|ir[1]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.059      ; 28.229     ;
; -27.171 ; proc:pro0|unidad_control:c0|ir[1]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.053      ; 28.223     ;
; -27.169 ; proc:pro0|unidad_control:c0|ir[1]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.058      ; 28.226     ;
; -27.167 ; proc:pro0|unidad_control:c0|ir[1]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.047      ; 28.213     ;
; -27.163 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.064      ; 28.226     ;
; -27.156 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.066      ; 28.221     ;
; -27.121 ; proc:pro0|unidad_control:c0|ir[11] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.064      ; 28.184     ;
; -27.110 ; proc:pro0|unidad_control:c0|ir[0]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.062      ; 28.171     ;
; -27.107 ; proc:pro0|unidad_control:c0|ir[11] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.054      ; 28.160     ;
; -27.105 ; proc:pro0|unidad_control:c0|ir[11] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.067      ; 28.171     ;
; -27.096 ; proc:pro0|unidad_control:c0|ir[0]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.052      ; 28.147     ;
; -27.094 ; proc:pro0|unidad_control:c0|ir[0]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.065      ; 28.158     ;
; -27.091 ; proc:pro0|unidad_control:c0|ir[11] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.068      ; 28.158     ;
; -27.087 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.064      ; 28.150     ;
; -27.086 ; proc:pro0|unidad_control:c0|ir[11] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.063      ; 28.148     ;
; -27.085 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.065      ; 28.149     ;
; -27.084 ; proc:pro0|unidad_control:c0|ir[11] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.059      ; 28.142     ;
; -27.084 ; proc:pro0|unidad_control:c0|ir[11] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.070      ; 28.153     ;
; -27.080 ; proc:pro0|unidad_control:c0|ir[0]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.066      ; 28.145     ;
; -27.080 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.066      ; 28.145     ;
; -27.078 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.067      ; 28.144     ;
; -27.075 ; proc:pro0|unidad_control:c0|ir[0]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.061      ; 28.135     ;
; -27.073 ; proc:pro0|unidad_control:c0|ir[0]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.057      ; 28.129     ;
; -27.073 ; proc:pro0|unidad_control:c0|ir[0]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.068      ; 28.140     ;
+---------+------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                                                 ;
+---------+-----------------------------------------------------+--------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                           ; To Node                                          ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------+--------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -26.200 ; proc:pro0|unidad_control:c0|ir[15]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.270      ; 27.502     ;
; -26.124 ; proc:pro0|unidad_control:c0|ir[12]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.270      ; 27.426     ;
; -26.122 ; proc:pro0|unidad_control:c0|ir[14]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.271      ; 27.425     ;
; -26.094 ; proc:pro0|unidad_control:c0|ir[13]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.271      ; 27.397     ;
; -25.967 ; proc:pro0|unidad_control:c0|ir[11]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.273      ; 27.272     ;
; -25.956 ; proc:pro0|unidad_control:c0|ir[0]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.271      ; 27.259     ;
; -25.899 ; proc:pro0|unidad_control:c0|ir[9]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.271      ; 27.202     ;
; -25.889 ; proc:pro0|unidad_control:c0|ir[1]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.272      ; 27.193     ;
; -25.746 ; proc:pro0|unidad_control:c0|ir[10]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.271      ; 27.049     ;
; -25.671 ; proc:pro0|unidad_control:c0|ir[2]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.271      ; 26.974     ;
; -25.665 ; proc:pro0|unidad_control:c0|ir[5]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.281      ; 26.978     ;
; -25.587 ; proc:pro0|unidad_control:c0|ir[6]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.271      ; 26.890     ;
; -25.583 ; proc:pro0|unidad_control:c0|ir[7]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.271      ; 26.886     ;
; -25.555 ; proc:pro0|unidad_control:c0|ir[8]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.271      ; 26.858     ;
; -25.537 ; proc:pro0|unidad_control:c0|ir[4]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.272      ; 26.841     ;
; -25.528 ; proc:pro0|unidad_control:c0|ir[3]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.273      ; 26.833     ;
; -25.466 ; proc:pro0|datapath:e0|regfile:reg0|br~122           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.272      ; 26.770     ;
; -25.459 ; proc:pro0|datapath:e0|regfile:reg0|br~117           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.270      ; 26.761     ;
; -25.448 ; proc:pro0|datapath:e0|regfile:reg0|br~131           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.269      ; 26.749     ;
; -25.315 ; proc:pro0|datapath:e0|regfile:reg0|br~87            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.273      ; 26.620     ;
; -25.306 ; proc:pro0|datapath:e0|regfile:reg0|br~84            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.272      ; 26.610     ;
; -25.294 ; proc:pro0|datapath:e0|regfile:reg0|br~51            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.270      ; 26.596     ;
; -25.288 ; proc:pro0|datapath:e0|regfile:reg0|br~116           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.272      ; 26.592     ;
; -25.250 ; proc:pro0|datapath:e0|regfile:reg0|br~36            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.270      ; 26.552     ;
; -25.249 ; proc:pro0|datapath:e0|regfile:reg0|br~40            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.270      ; 26.551     ;
; -25.223 ; proc:pro0|datapath:e0|regfile:reg0|br~44            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.269      ; 26.524     ;
; -25.222 ; proc:pro0|datapath:e0|regfile:reg0|br~25            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.270      ; 26.524     ;
; -25.204 ; proc:pro0|datapath:e0|regfile:reg0|br~52            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.275      ; 26.511     ;
; -25.194 ; proc:pro0|datapath:e0|regfile:reg0|br~138           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.272      ; 26.498     ;
; -25.189 ; proc:pro0|datapath:e0|regfile:reg0|br~89            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.273      ; 26.494     ;
; -25.188 ; proc:pro0|datapath:e0|regfile:reg0|br~121           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.270      ; 26.490     ;
; -25.186 ; proc:pro0|datapath:e0|regfile:reg0|br~120           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.270      ; 26.488     ;
; -25.184 ; proc:pro0|unidad_control:c0|multi:m0|estado.DEMW    ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.271      ; 26.487     ;
; -25.167 ; proc:pro0|datapath:e0|regfile:reg0|br~147           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.270      ; 26.469     ;
; -25.162 ; proc:pro0|datapath:e0|regfile:reg0|br~88            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.272      ; 26.466     ;
; -25.157 ; proc:pro0|datapath:e0|regfile:reg0|br~90            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.276      ; 26.465     ;
; -25.145 ; proc:pro0|datapath:e0|regfile:reg0|br~43            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.271      ; 26.448     ;
; -25.126 ; proc:pro0|datapath:e0|regfile:reg0|br~47            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.270      ; 26.428     ;
; -25.123 ; proc:pro0|datapath:e0|regfile:reg0|br~134           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.272      ; 26.427     ;
; -25.120 ; proc:pro0|datapath:e0|regfile:reg0|br~132           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.272      ; 26.424     ;
; -25.119 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][7]  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.275      ; 26.426     ;
; -25.107 ; proc:pro0|datapath:e0|regfile:reg0|br~37            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.270      ; 26.409     ;
; -25.105 ; proc:pro0|datapath:e0|regfile:reg0|br~127           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.270      ; 26.407     ;
; -25.103 ; proc:pro0|datapath:e0|regfile:reg0|br~42            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.270      ; 26.405     ;
; -25.094 ; proc:pro0|datapath:e0|regfile:reg0|br~118           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.269      ; 26.395     ;
; -25.092 ; proc:pro0|datapath:e0|regfile:reg0|br~38            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.270      ; 26.394     ;
; -25.090 ; proc:pro0|datapath:e0|regfile:reg0|br~83            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.270      ; 26.392     ;
; -25.080 ; proc:pro0|datapath:e0|regfile:reg0|br~74            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.270      ; 26.382     ;
; -25.076 ; proc:pro0|datapath:e0|regfile:reg0|br~39            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.270      ; 26.378     ;
; -25.064 ; proc:pro0|datapath:e0|regfile:reg0|br~35            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.273      ; 26.369     ;
; -25.048 ; proc:pro0|datapath:e0|regfile:reg0|br~56            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.273      ; 26.353     ;
; -25.035 ; proc:pro0|datapath:e0|regfile:reg0|br~41            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.274      ; 26.341     ;
; -25.031 ; proc:pro0|datapath:e0|regfile:reg0|br~70            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.270      ; 26.333     ;
; -25.025 ; proc:pro0|datapath:e0|regfile:reg0|br~128           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.269      ; 26.326     ;
; -25.016 ; proc:pro0|datapath:e0|regfile:reg0|br~140           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.271      ; 26.319     ;
; -25.011 ; proc:pro0|datapath:e0|regfile:reg0|br~20            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.271      ; 26.314     ;
; -25.005 ; proc:pro0|datapath:e0|regfile:reg0|br~123           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.269      ; 26.306     ;
; -24.990 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][6]  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.270      ; 26.292     ;
; -24.976 ; proc:pro0|datapath:e0|regfile:reg0|br~106           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.276      ; 26.284     ;
; -24.970 ; proc:pro0|datapath:e0|regfile:reg0|br~92            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.276      ; 26.278     ;
; -24.958 ; proc:pro0|datapath:e0|regfile:reg0|br~85            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.272      ; 26.262     ;
; -24.955 ; proc:pro0|datapath:e0|regfile:reg0|br~124           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.270      ; 26.257     ;
; -24.951 ; proc:pro0|datapath:e0|regfile:reg0|br~99            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.276      ; 26.259     ;
; -24.926 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][4]  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.270      ; 26.228     ;
; -24.913 ; proc:pro0|datapath:e0|regfile:reg0|br~143           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.273      ; 26.218     ;
; -24.902 ; proc:pro0|datapath:e0|regfile:reg0|br~55            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.269      ; 26.203     ;
; -24.898 ; proc:pro0|datapath:e0|regfile:reg0|br~137           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.281      ; 26.211     ;
; -24.877 ; proc:pro0|datapath:e0|regfile:reg0|br~86            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.272      ; 26.181     ;
; -24.876 ; proc:pro0|datapath:e0|regfile:reg0|br~141           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.276      ; 26.184     ;
; -24.874 ; proc:pro0|datapath:e0|regfile:reg0|br~53            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.275      ; 26.181     ;
; -24.865 ; proc:pro0|datapath:e0|regfile:reg0|br~48            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.271      ; 26.168     ;
; -24.861 ; proc:pro0|datapath:e0|regfile:reg0|br~24            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.271      ; 26.164     ;
; -24.856 ; proc:pro0|datapath:e0|regfile:reg0|br~93            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.273      ; 26.161     ;
; -24.855 ; proc:pro0|datapath:e0|regfile:reg0|br~103           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.272      ; 26.159     ;
; -24.852 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][1]  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.279      ; 26.163     ;
; -24.851 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][8]  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.275      ; 26.158     ;
; -24.851 ; proc:pro0|datapath:e0|regfile:reg0|br~29            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.276      ; 26.159     ;
; -24.845 ; proc:pro0|datapath:e0|regfile:reg0|br~139           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.269      ; 26.146     ;
; -24.842 ; proc:pro0|datapath:e0|regfile:reg0|br~68            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.271      ; 26.145     ;
; -24.817 ; proc:pro0|datapath:e0|regfile:reg0|br~119           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.270      ; 26.119     ;
; -24.817 ; proc:pro0|datapath:e0|regfile:reg0|br~46            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.269      ; 26.118     ;
; -24.815 ; proc:pro0|datapath:e0|regfile:reg0|br~45            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.270      ; 26.117     ;
; -24.810 ; proc:pro0|datapath:e0|regfile:reg0|br~26            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.273      ; 26.115     ;
; -24.808 ; proc:pro0|datapath:e0|regfile:reg0|br~125           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.270      ; 26.110     ;
; -24.803 ; proc:pro0|datapath:e0|regfile:reg0|br~21            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.271      ; 26.106     ;
; -24.799 ; proc:pro0|datapath:e0|regfile:reg0|br~133           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.272      ; 26.103     ;
; -24.794 ; proc:pro0|datapath:e0|regfile:reg0|br~23            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.271      ; 26.097     ;
; -24.776 ; proc:pro0|datapath:e0|regfile:reg0|br~27            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.271      ; 26.079     ;
; -24.762 ; proc:pro0|datapath:e0|regfile:reg0|br~22            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.273      ; 26.067     ;
; -24.737 ; proc:pro0|datapath:e0|regfile:reg0|br~28            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.270      ; 26.039     ;
; -24.730 ; proc:pro0|datapath:e0|regfile:reg0|br~95            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.273      ; 26.035     ;
; -24.723 ; proc:pro0|datapath:e0|regfile:reg0|br~144           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.270      ; 26.025     ;
; -24.715 ; proc:pro0|datapath:e0|regfile:reg0|br~30            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.276      ; 26.023     ;
; -24.709 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][15] ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.274      ; 26.015     ;
; -24.701 ; proc:pro0|datapath:e0|regfile:reg0|br~104           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.272      ; 26.005     ;
; -24.701 ; proc:pro0|datapath:e0|regfile:reg0|br~59            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.271      ; 26.004     ;
; -24.685 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][9]  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.270      ; 25.987     ;
; -24.671 ; proc:pro0|datapath:e0|regfile:reg0|br~115           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.276      ; 25.979     ;
; -24.652 ; proc:pro0|datapath:e0|regfile:reg0|br~67            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.273      ; 25.957     ;
; -24.647 ; proc:pro0|datapath:e0|regfile:reg0|br~50            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.270      ; 25.949     ;
+---------+-----------------------------------------------------+--------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                                                                  ;
+--------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                     ; To Node                                                                                                       ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; -1.725 ; counter_div_clk[2]                                                                                            ; counter_div_clk[2]                                                                                            ; counter_div_clk[2]           ; CLOCK_50    ; 0.000        ; 1.799      ; 0.367      ;
; -1.725 ; vga_controller:vga|clk_25mhz                                                                                  ; vga_controller:vga|clk_25mhz                                                                                  ; vga_controller:vga|clk_25mhz ; CLOCK_50    ; 0.000        ; 1.799      ; 0.367      ;
; -1.225 ; counter_div_clk[2]                                                                                            ; counter_div_clk[2]                                                                                            ; counter_div_clk[2]           ; CLOCK_50    ; -0.500       ; 1.799      ; 0.367      ;
; -1.225 ; vga_controller:vga|clk_25mhz                                                                                  ; vga_controller:vga|clk_25mhz                                                                                  ; vga_controller:vga|clk_25mhz ; CLOCK_50    ; -0.500       ; 1.799      ; 0.367      ;
; -0.196 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_rising_edge_marker    ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.794      ; 1.750      ;
; -0.187 ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][6]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.801      ; 1.766      ;
; -0.186 ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][7]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.801      ; 1.767      ;
; -0.178 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[3]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.796      ; 1.770      ;
; -0.178 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[4]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.798      ; 1.772      ;
; -0.178 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[1]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.798      ; 1.772      ;
; -0.177 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[10]                                ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.795      ; 1.770      ;
; -0.176 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_h                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.795      ; 1.771      ;
; -0.172 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_rising_edge_marker    ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.795      ; 1.775      ;
; -0.172 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[0]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.795      ; 1.775      ;
; -0.171 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[4]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.792      ; 1.773      ;
; -0.170 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[9]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.795      ; 1.777      ;
; -0.163 ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][1]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.802      ; 1.791      ;
; -0.159 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[5]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.792      ; 1.785      ;
; -0.158 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[7]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.797      ; 1.791      ;
; -0.152 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_released                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.800      ; 1.800      ;
; -0.151 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[1]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.792      ; 1.793      ;
; -0.151 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[8]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.797      ; 1.798      ;
; -0.151 ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][0]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.801      ; 1.802      ;
; -0.148 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[6]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.792      ; 1.796      ;
; -0.144 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[3]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.792      ; 1.800      ;
; -0.142 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_l                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.794      ; 1.804      ;
; -0.139 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[2]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.792      ; 1.805      ;
; -0.137 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m2_state                             ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.799      ; 1.814      ;
; -0.137 ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][3]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.794      ; 1.809      ;
; -0.134 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[6]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.793      ; 1.811      ;
; -0.134 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[5]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.793      ; 1.811      ;
; -0.134 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[0]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.793      ; 1.811      ;
; -0.131 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[1]                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.794      ; 1.815      ;
; -0.131 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[2]                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.794      ; 1.815      ;
; -0.123 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[3]                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.794      ; 1.823      ;
; -0.123 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[0]                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.794      ; 1.823      ;
; -0.119 ; SW[9]                                                                                                         ; controlador_IO:io|br_io[7][0]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.791      ; 1.824      ;
; -0.117 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_falling_edge_marker   ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.794      ; 1.829      ;
; -0.116 ; SW[9]                                                                                                         ; controlador_IO:io|br_io[7][3]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.791      ; 1.827      ;
; -0.111 ; SW[9]                                                                                                         ; controlador_IO:io|br_io[7][2]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.791      ; 1.832      ;
; -0.104 ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][5]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.794      ; 1.842      ;
; -0.100 ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][4]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.794      ; 1.846      ;
; -0.097 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|state                                                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.800      ; 1.855      ;
; -0.097 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|right_shift_key                      ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.800      ; 1.855      ;
; -0.097 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|left_shift_key                       ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.800      ; 1.855      ;
; -0.097 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[7]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.799      ; 1.854      ;
; -0.097 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[2]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.799      ; 1.854      ;
; -0.089 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|hold_released                        ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.800      ; 1.863      ;
; -0.080 ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|current_interrupt                                                                ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.790      ; 1.862      ;
; -0.072 ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][8]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.792      ; 1.872      ;
; -0.040 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_h                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.795      ; 1.907      ;
; -0.040 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_l                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.795      ; 1.907      ;
; -0.040 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_wait_clk_h            ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.795      ; 1.907      ;
; -0.040 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_wait_keyboard_ack     ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.795      ; 1.907      ;
; -0.040 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_error_no_keyboard_ack ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.795      ; 1.907      ;
; -0.040 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_done_recovery         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.795      ; 1.907      ;
; -0.037 ; controlador_IO:io|interrupt_controller:int0|ps2_inta                                                          ; controlador_IO:io|keyboard_controller:keyboard|state                                                          ; counter_div_clk[2]           ; CLOCK_50    ; 0.000        ; 0.280      ; 0.395      ;
; -0.037 ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][2]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.794      ; 1.909      ;
; -0.019 ; SW[9]                                                                                                         ; controlador_IO:io|br_io[7][1]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.791      ; 1.924      ;
; -0.010 ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[12]                                                                        ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.789      ; 1.931      ;
; -0.010 ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[13]                                                                        ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.789      ; 1.931      ;
; -0.010 ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[14]                                                                        ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.789      ; 1.931      ;
; -0.010 ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[15]                                                                        ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.789      ; 1.931      ;
; -0.010 ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[16]                                                                        ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.789      ; 1.931      ;
; -0.010 ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[17]                                                                        ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.789      ; 1.931      ;
; -0.010 ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[18]                                                                        ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.789      ; 1.931      ;
; -0.010 ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[19]                                                                        ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.789      ; 1.931      ;
; -0.010 ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[20]                                                                        ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.789      ; 1.931      ;
; -0.010 ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[21]                                                                        ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.789      ; 1.931      ;
; -0.010 ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[22]                                                                        ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.789      ; 1.931      ;
; -0.010 ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[23]                                                                        ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.789      ; 1.931      ;
; 0.018  ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[0]                                                                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.791      ; 1.961      ;
; 0.018  ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[1]                                                                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.791      ; 1.961      ;
; 0.018  ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[2]                                                                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.791      ; 1.961      ;
; 0.018  ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[3]                                                                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.791      ; 1.961      ;
; 0.018  ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[4]                                                                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.791      ; 1.961      ;
; 0.018  ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[6]                                                                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.791      ; 1.961      ;
; 0.018  ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[7]                                                                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.791      ; 1.961      ;
; 0.018  ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[8]                                                                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.791      ; 1.961      ;
; 0.018  ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[9]                                                                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.791      ; 1.961      ;
; 0.018  ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[10]                                                                        ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.791      ; 1.961      ;
; 0.018  ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[11]                                                                        ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.791      ; 1.961      ;
; 0.018  ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[5]                                                                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.791      ; 1.961      ;
; 0.215  ; counter_div_clk[0]                                                                                            ; counter_div_clk[0]                                                                                            ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter_div_clk[1]                                                                                            ; counter_div_clk[1]                                                                                            ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|contador_milisegundos[0]                                                                    ; controlador_IO:io|contador_milisegundos[0]                                                                    ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_h                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_h                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_l                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_l                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[1]                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[1]                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[2]                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[2]                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[3]                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[3]                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_l                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_l                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[0]                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[0]                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_wait_keyboard_ack     ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_wait_keyboard_ack     ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_error_no_keyboard_ack ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_error_no_keyboard_ack ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_done_recovery         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_done_recovery         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|state                                                          ; controlador_IO:io|keyboard_controller:keyboard|state                                                          ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m2_state                             ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m2_state                             ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|hold_released                        ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|hold_released                        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_released                          ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_released                          ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
+--------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'counter_div_clk[2]'                                                                                                                                                                        ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.215 ; controlador_IO:io|interrupt_controller:int0|key_inta    ; controlador_IO:io|interrupt_controller:int0|key_inta    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; controlador_IO:io|pulsadores:key0|current_interrupt     ; controlador_IO:io|pulsadores:key0|current_interrupt     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; controlador_IO:io|interrupt_controller:int0|switch_inta ; controlador_IO:io|interrupt_controller:int0|switch_inta ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; controlador_IO:io|interrupt_controller:int0|ps2_inta    ; controlador_IO:io|interrupt_controller:int0|ps2_inta    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][1]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][1]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][0]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][0]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; proc:pro0|unidad_control:c0|new_pc[0]                   ; proc:pro0|unidad_control:c0|new_pc[0]                   ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; controlador_IO:io|interrupt_controller:int0|timer_inta  ; controlador_IO:io|interrupt_controller:int0|timer_inta  ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.296 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][3]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][3]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.448      ;
; 0.298 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][2]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][2]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.450      ;
; 0.329 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][3]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][3]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.481      ;
; 0.331 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][2]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][2]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.483      ;
; 0.359 ; proc:pro0|unidad_control:c0|new_pc[8]                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][8]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.511      ;
; 0.363 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS         ; proc:pro0|unidad_control:c0|multi:m0|estado.FETCH       ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; SW[9]                                                   ; controlador_IO:io|pulsadores:key0|current_interrupt     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.511      ; 2.026      ;
; 0.368 ; proc:pro0|unidad_control:c0|new_pc[6]                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][6]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.520      ;
; 0.370 ; proc:pro0|unidad_control:c0|new_pc[7]                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][7]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.522      ;
; 0.372 ; proc:pro0|unidad_control:c0|new_pc[10]                  ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][10]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.524      ;
; 0.411 ; SW[9]                                                   ; controlador_IO:io|interruptores:sw0|current_interrupt   ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.513      ; 2.076      ;
; 0.450 ; proc:pro0|unidad_control:c0|new_pc[4]                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][4]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.602      ;
; 0.454 ; proc:pro0|unidad_control:c0|new_pc[9]                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][9]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.606      ;
; 0.455 ; proc:pro0|unidad_control:c0|new_pc[3]                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][3]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.607      ;
; 0.457 ; proc:pro0|unidad_control:c0|new_pc[11]                  ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][11]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.609      ;
; 0.473 ; proc:pro0|datapath:e0|regfile:reg0|br~60                ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][8]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.625      ;
; 0.489 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][0]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][0]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.001     ; 0.640      ;
; 0.524 ; controlador_IO:io|interrupt_controller:int0|switch_inta ; controlador_IO:io|interruptores:sw0|current_interrupt   ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.004      ; 0.680      ;
; 0.531 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][0]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.502      ; 2.185      ;
; 0.532 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][0]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][0]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.684      ;
; 0.535 ; controlador_IO:io|interruptores:sw0|current_interrupt   ; controlador_IO:io|interrupt_controller:int0|iid[0]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.003     ; 0.684      ;
; 0.541 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][15]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][15]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.009      ; 0.702      ;
; 0.542 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][5]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][5]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.009      ; 0.703      ;
; 0.558 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][5]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.511      ; 2.221      ;
; 0.558 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][9]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.511      ; 2.221      ;
; 0.558 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][11]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.511      ; 2.221      ;
; 0.558 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][7]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.511      ; 2.221      ;
; 0.561 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][15]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][15]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.009     ; 0.704      ;
; 0.561 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][10]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.496      ; 2.209      ;
; 0.563 ; proc:pro0|unidad_control:c0|new_pc[2]                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][2]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.715      ;
; 0.563 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][12]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.516      ; 2.231      ;
; 0.563 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][4]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.516      ; 2.231      ;
; 0.563 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][14]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.516      ; 2.231      ;
; 0.563 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][9]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.516      ; 2.231      ;
; 0.563 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][10]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.516      ; 2.231      ;
; 0.563 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][6]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.516      ; 2.231      ;
; 0.563 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][11]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.516      ; 2.231      ;
; 0.567 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][13]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][13]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.009     ; 0.710      ;
; 0.572 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][12]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][12]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.013     ; 0.711      ;
; 0.576 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][9]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.508      ; 2.236      ;
; 0.576 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][11]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.508      ; 2.236      ;
; 0.576 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][1]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.509      ; 2.237      ;
; 0.576 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][15]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.508      ; 2.236      ;
; 0.582 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][13]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.508      ; 2.242      ;
; 0.582 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][5]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.508      ; 2.242      ;
; 0.582 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][6]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.508      ; 2.242      ;
; 0.584 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][4]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.506      ; 2.242      ;
; 0.588 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][8]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.512      ; 2.252      ;
; 0.594 ; proc:pro0|unidad_control:c0|new_pc[1]                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][1]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.005      ; 0.751      ;
; 0.595 ; proc:pro0|unidad_control:c0|multi:m0|estado.FETCH       ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][8]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.010      ; 0.757      ;
; 0.603 ; proc:pro0|unidad_control:c0|new_pc[0]                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][0]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.005      ; 0.760      ;
; 0.603 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][12]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.503      ; 2.258      ;
; 0.603 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][13]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.512      ; 2.267      ;
; 0.603 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][14]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.503      ; 2.258      ;
; 0.603 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][5]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.512      ; 2.267      ;
; 0.603 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][10]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.503      ; 2.258      ;
; 0.603 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][7]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.503      ; 2.258      ;
; 0.603 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][15]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.512      ; 2.267      ;
; 0.608 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[15]                      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.516      ; 2.276      ;
; 0.608 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[12]                      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.516      ; 2.276      ;
; 0.612 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][9]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.503      ; 2.267      ;
; 0.612 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][10]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.503      ; 2.267      ;
; 0.612 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][11]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.503      ; 2.267      ;
; 0.612 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][12]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.503      ; 2.267      ;
; 0.612 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][3]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.503      ; 2.267      ;
; 0.612 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][7]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.503      ; 2.267      ;
; 0.612 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][15]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.503      ; 2.267      ;
; 0.624 ; proc:pro0|datapath:e0|regfile:reg0|br~76                ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][8]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.776      ;
; 0.624 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][2]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.511      ; 2.287      ;
; 0.624 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][3]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.511      ; 2.287      ;
; 0.624 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][0]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.511      ; 2.287      ;
; 0.631 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][2]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.503      ; 2.286      ;
; 0.631 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][3]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.503      ; 2.286      ;
; 0.631 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][0]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.503      ; 2.286      ;
; 0.638 ; controlador_IO:io|interrupt_controller:int0|key_inta    ; controlador_IO:io|pulsadores:key0|current_interrupt     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.002      ; 0.792      ;
; 0.639 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[5]                       ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.505      ; 2.296      ;
; 0.645 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[11]                      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.513      ; 2.310      ;
; 0.645 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[3]                       ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.513      ; 2.310      ;
; 0.647 ; controlador_IO:io|rd_io[9]                              ; proc:pro0|datapath:e0|regfile:reg0|br~141               ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.279     ; 0.520      ;
; 0.649 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][14]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.505      ; 2.306      ;
; 0.649 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][13]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.505      ; 2.306      ;
; 0.649 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][12]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.505      ; 2.306      ;
; 0.649 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][15]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.505      ; 2.306      ;
; 0.650 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][10]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][10]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.012      ; 0.814      ;
; 0.650 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][14]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.512      ; 2.314      ;
; 0.650 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][8]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.512      ; 2.314      ;
; 0.652 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][11]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][11]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.013      ; 0.817      ;
; 0.653 ; controlador_IO:io|interruptores:sw0|state[9]            ; controlador_IO:io|interruptores:sw0|current_interrupt   ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.805      ;
; 0.654 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][7]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][7]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.007     ; 0.799      ;
; 0.657 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][12]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][12]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.013      ; 0.822      ;
; 0.657 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][5]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][5]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.009     ; 0.800      ;
; 0.657 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[1]                       ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.514      ; 2.323      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------------+--------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'vga_controller:vga|clk_25mhz'                                                                                                                                                                                                                                                          ;
+-------+-------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                                                                                                           ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.215 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.367      ;
; 0.368 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.522      ;
; 0.384 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.536      ;
; 0.384 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.536      ;
; 0.388 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.540      ;
; 0.389 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.541      ;
; 0.506 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.658      ;
; 0.513 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.665      ;
; 0.524 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.676      ;
; 0.528 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.680      ;
; 0.529 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.681      ;
; 0.540 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.692      ;
; 0.542 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.694      ;
; 0.548 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.700      ;
; 0.561 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.713      ;
; 0.563 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.715      ;
; 0.563 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.715      ;
; 0.577 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.729      ;
; 0.589 ; proc:pro0|unidad_control:c0|new_pc[6]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_address_reg5 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.067      ; 0.794      ;
; 0.594 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.746      ;
; 0.595 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.747      ;
; 0.598 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.750      ;
; 0.623 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.775      ;
; 0.629 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.781      ;
; 0.640 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; -0.008     ; 0.784      ;
; 0.641 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.069      ; 0.848      ;
; 0.643 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.795      ;
; 0.646 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg1 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.069      ; 0.853      ;
; 0.647 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.799      ;
; 0.657 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.809      ;
; 0.658 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.810      ;
; 0.668 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.820      ;
; 0.669 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.821      ;
; 0.688 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg1 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.068      ; 0.894      ;
; 0.692 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.844      ;
; 0.703 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.855      ;
; 0.709 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg2 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.069      ; 0.916      ;
; 0.710 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~portb_address_reg4 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.074      ; 0.922      ;
; 0.711 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.863      ;
; 0.712 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.069      ; 0.919      ;
; 0.715 ; proc:pro0|unidad_control:c0|new_pc[10]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg9 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.071      ; 0.924      ;
; 0.717 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; -0.008     ; 0.861      ;
; 0.718 ; proc:pro0|unidad_control:c0|new_pc[8]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_address_reg7 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.065      ; 0.921      ;
; 0.724 ; proc:pro0|unidad_control:c0|new_pc[10]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_address_reg9 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.065      ; 0.927      ;
; 0.724 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.876      ;
; 0.728 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.880      ;
; 0.735 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg4 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.071      ; 0.944      ;
; 0.736 ; proc:pro0|unidad_control:c0|new_pc[6]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg5 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.064      ; 0.938      ;
; 0.738 ; proc:pro0|unidad_control:c0|new_pc[6]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_address_reg5 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.068      ; 0.944      ;
; 0.740 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.892      ;
; 0.752 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~portb_address_reg4 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.067      ; 0.957      ;
; 0.758 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; -0.001     ; 0.909      ;
; 0.759 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; -0.008     ; 0.903      ;
; 0.761 ; proc:pro0|unidad_control:c0|new_pc[6]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg5 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.060      ; 0.959      ;
; 0.762 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.071      ; 0.971      ;
; 0.762 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.914      ;
; 0.763 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.915      ;
; 0.765 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg4 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.062      ; 0.965      ;
; 0.768 ; proc:pro0|unidad_control:c0|new_pc[6]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg5 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.055      ; 0.961      ;
; 0.768 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.068      ; 0.974      ;
; 0.772 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.924      ;
; 0.773 ; proc:pro0|unidad_control:c0|new_pc[6]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_address_reg5 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.071      ; 0.982      ;
; 0.774 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~portb_address_reg1 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.071      ; 0.983      ;
; 0.775 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; -0.007     ; 0.920      ;
; 0.776 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~portb_address_reg1 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.068      ; 0.982      ;
; 0.777 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg5 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.075      ; 0.990      ;
; 0.777 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.068      ; 0.983      ;
; 0.777 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.929      ;
; 0.780 ; proc:pro0|unidad_control:c0|new_pc[6]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_address_reg5 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.069      ; 0.987      ;
; 0.782 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.072      ; 0.992      ;
; 0.782 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.068      ; 0.988      ;
; 0.785 ; proc:pro0|unidad_control:c0|new_pc[6]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_address_reg5 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.049      ; 0.972      ;
; 0.786 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg1 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.065      ; 0.989      ;
; 0.788 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; -0.001     ; 0.939      ;
; 0.792 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; -0.001     ; 0.943      ;
; 0.794 ; proc:pro0|unidad_control:c0|new_pc[9]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_address_reg8 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.071      ; 1.003      ;
; 0.795 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.947      ;
; 0.796 ; proc:pro0|unidad_control:c0|new_pc[3]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_address_reg2 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.067      ; 1.001      ;
; 0.797 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.949      ;
; 0.798 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~portb_address_reg1 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.061      ; 0.997      ;
; 0.799 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg1 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.072      ; 1.009      ;
; 0.800 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.065      ; 1.003      ;
; 0.801 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg1 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.069      ; 1.008      ;
; 0.803 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.070      ; 1.011      ;
; 0.804 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.001      ; 0.957      ;
; 0.804 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.001      ; 0.957      ;
; 0.808 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg1 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.056      ; 1.002      ;
; 0.811 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.061      ; 1.010      ;
; 0.812 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~portb_address_reg1 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.070      ; 1.020      ;
; 0.812 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg2 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.068      ; 1.018      ;
; 0.815 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.069      ; 1.022      ;
; 0.816 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~portb_address_reg1 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.070      ; 1.024      ;
; 0.818 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.069      ; 1.025      ;
+-------+-------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'counter_div_clk[2]'                                                                                                                ;
+--------+-----------+--------------------------------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------------------------+--------------+--------------------+--------------+------------+------------+
; -0.057 ; SW[9]     ; controlador_IO:io|pulsadores:key0|current_interrupt    ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.511      ; 2.100      ;
; -0.051 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[4]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.513      ; 2.096      ;
; -0.051 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[2]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.513      ; 2.096      ;
; -0.051 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[3]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.513      ; 2.096      ;
; -0.051 ; SW[9]     ; controlador_IO:io|interruptores:sw0|current_interrupt  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.513      ; 2.096      ;
; -0.047 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[0]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.521      ; 2.100      ;
; -0.047 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[1]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.521      ; 2.100      ;
; -0.047 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[6]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.521      ; 2.100      ;
; -0.047 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[7]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.521      ; 2.100      ;
; -0.047 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[5]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.521      ; 2.100      ;
; -0.039 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[9]           ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.513      ; 2.084      ;
; -0.039 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[8]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.513      ; 2.084      ;
; 0.128  ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.DEMW       ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.515      ; 1.919      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][2]     ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.503      ; 1.907      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[0][2]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.502      ; 1.906      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[0][3]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.502      ; 1.906      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[0][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.502      ; 1.906      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][12]    ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.503      ; 1.907      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[2][3]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.506      ; 1.910      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[3][3]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.505      ; 1.909      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[1][3]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.506      ; 1.910      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[0][3]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.500      ; 1.904      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[1][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.490      ; 1.894      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][4]     ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.503      ; 1.907      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[7][0]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.496      ; 1.900      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[7][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.496      ; 1.900      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[7][2]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.496      ; 1.900      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[7][3]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.496      ; 1.900      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[7][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.507      ; 1.911      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][13]    ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.503      ; 1.907      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[4][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.495      ; 1.899      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[5][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.495      ; 1.899      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[6][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.500      ; 1.904      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[7][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.496      ; 1.900      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][14]    ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.504      ; 1.908      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[6][5]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.513      ; 1.917      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[5][5]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.512      ; 1.916      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[4][5]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.512      ; 1.916      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[4][0]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.494      ; 1.898      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[4][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.494      ; 1.898      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[5][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.494      ; 1.898      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[5][0]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.494      ; 1.898      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[5][2]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.494      ; 1.898      ;
; 0.128  ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[2]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.510      ; 1.914      ;
; 0.128  ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[3]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.510      ; 1.914      ;
; 0.128  ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[1]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.510      ; 1.914      ;
; 0.128  ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[0]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.510      ; 1.914      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][5]     ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.503      ; 1.907      ;
; 0.128  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[5]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.503      ; 1.907      ;
; 0.128  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[6]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.512      ; 1.916      ;
; 0.128  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[7]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.511      ; 1.915      ;
; 0.128  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[8]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.517      ; 1.921      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][9]     ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.503      ; 1.907      ;
; 0.128  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[9]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.511      ; 1.915      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][10]    ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.504      ; 1.908      ;
; 0.128  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[10]                 ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.496      ; 1.900      ;
; 0.128  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[15]                 ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.509      ; 1.913      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[5][3]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.494      ; 1.898      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[4][3]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.494      ; 1.898      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[4][2]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.494      ; 1.898      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[7][2]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.507      ; 1.911      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[7][3]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.507      ; 1.911      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[6][0]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.507      ; 1.911      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[6][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.507      ; 1.911      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[6][3]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.507      ; 1.911      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[6][2]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.507      ; 1.911      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[1][3]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.490      ; 1.894      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[1][2]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.490      ; 1.894      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[0][0]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.490      ; 1.894      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[0][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.490      ; 1.894      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[0][3]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.490      ; 1.894      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[0][2]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.490      ; 1.894      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[7][5]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.513      ; 1.917      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[1][5]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.507      ; 1.911      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[2][5]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.507      ; 1.911      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[0][5]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.507      ; 1.911      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[3][5]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.507      ; 1.911      ;
; 0.128  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[14]                 ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.510      ; 1.914      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[2][3]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.488      ; 1.892      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[2][2]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.488      ; 1.892      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[2][0]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.488      ; 1.892      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[2][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.488      ; 1.892      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[3][2]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.488      ; 1.892      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[3][3]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.488      ; 1.892      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[3][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.488      ; 1.892      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[3][0]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.488      ; 1.892      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[3][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.501      ; 1.905      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[2][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.506      ; 1.910      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[1][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.501      ; 1.905      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[0][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.500      ; 1.904      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[1][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.507      ; 1.911      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[3][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.507      ; 1.911      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[0][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.507      ; 1.911      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[2][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.507      ; 1.911      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[4][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.512      ; 1.916      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[5][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.512      ; 1.916      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[6][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.513      ; 1.917      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[7][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.513      ; 1.917      ;
; 0.128  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[13]                 ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.509      ; 1.913      ;
; 0.128  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[7][0]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.507      ; 1.911      ;
+--------+-----------+--------------------------------------------------------+--------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'vga_controller:vga|clk_25mhz'                                                                                                              ;
+-------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                               ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; 0.128 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.516      ; 1.920      ;
; 0.128 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.516      ; 1.920      ;
; 0.128 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.516      ; 1.920      ;
; 0.128 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.516      ; 1.920      ;
; 0.128 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.516      ; 1.920      ;
; 0.128 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.516      ; 1.920      ;
; 0.128 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.515      ; 1.919      ;
; 0.128 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.516      ; 1.920      ;
; 0.128 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.516      ; 1.920      ;
; 0.128 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.515      ; 1.919      ;
; 0.128 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.508      ; 1.912      ;
; 0.128 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.509      ; 1.913      ;
; 0.128 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.509      ; 1.913      ;
; 0.128 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.509      ; 1.913      ;
; 0.128 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.508      ; 1.912      ;
; 0.128 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.508      ; 1.912      ;
; 0.128 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.508      ; 1.912      ;
; 0.128 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.508      ; 1.912      ;
; 0.128 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.508      ; 1.912      ;
; 0.128 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.509      ; 1.913      ;
; 0.628 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.516      ; 1.920      ;
; 0.628 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.516      ; 1.920      ;
; 0.628 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.516      ; 1.920      ;
; 0.628 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.516      ; 1.920      ;
; 0.628 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.516      ; 1.920      ;
; 0.628 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.516      ; 1.920      ;
; 0.628 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.515      ; 1.919      ;
; 0.628 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.516      ; 1.920      ;
; 0.628 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.516      ; 1.920      ;
; 0.628 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.515      ; 1.919      ;
; 0.628 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.508      ; 1.912      ;
; 0.628 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.509      ; 1.913      ;
; 0.628 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.509      ; 1.913      ;
; 0.628 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.509      ; 1.913      ;
; 0.628 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.508      ; 1.912      ;
; 0.628 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.508      ; 1.912      ;
; 0.628 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.508      ; 1.912      ;
; 0.628 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.508      ; 1.912      ;
; 0.628 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.508      ; 1.912      ;
; 0.628 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.509      ; 1.913      ;
+-------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'CLOCK_50'                                                                                        ;
+-------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.408 ; SW[9]     ; vga_controller:vga|clk_25mhz ; SW[9]        ; CLOCK_50    ; 0.500        ; 1.799      ; 1.923      ;
; 0.908 ; SW[9]     ; vga_controller:vga|clk_25mhz ; SW[9]        ; CLOCK_50    ; 1.000        ; 1.799      ; 1.923      ;
+-------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'CLOCK_50'                                                                                          ;
+--------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.028 ; SW[9]     ; vga_controller:vga|clk_25mhz ; SW[9]        ; CLOCK_50    ; 0.000        ; 1.799      ; 1.923      ;
; 0.472  ; SW[9]     ; vga_controller:vga|clk_25mhz ; SW[9]        ; CLOCK_50    ; -0.500       ; 1.799      ; 1.923      ;
+--------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'counter_div_clk[2]'                                                                                                              ;
+-------+-----------+------------------------------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                              ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------------------+--------------+--------------------+--------------+------------+------------+
; 0.252 ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.DEMW     ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.515      ; 1.919      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][2]   ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.503      ; 1.907      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[0][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.502      ; 1.906      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[0][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.502      ; 1.906      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[0][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.502      ; 1.906      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][12]  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.503      ; 1.907      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[2][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.506      ; 1.910      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[3][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.505      ; 1.909      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[1][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.506      ; 1.910      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[0][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.500      ; 1.904      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[1][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.490      ; 1.894      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][4]   ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.503      ; 1.907      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[7][0]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.496      ; 1.900      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[7][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.496      ; 1.900      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[7][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.496      ; 1.900      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[7][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.496      ; 1.900      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[7][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.507      ; 1.911      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][13]  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.503      ; 1.907      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[4][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.495      ; 1.899      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[5][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.495      ; 1.899      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[6][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.500      ; 1.904      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[7][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.496      ; 1.900      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][14]  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.504      ; 1.908      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[6][5]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.513      ; 1.917      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[5][5]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.512      ; 1.916      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[4][5]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.512      ; 1.916      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[4][0]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.494      ; 1.898      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[4][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.494      ; 1.898      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[5][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.494      ; 1.898      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[5][0]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.494      ; 1.898      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[5][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.494      ; 1.898      ;
; 0.252 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[2]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.510      ; 1.914      ;
; 0.252 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[3]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.510      ; 1.914      ;
; 0.252 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[1]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.510      ; 1.914      ;
; 0.252 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[0]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.510      ; 1.914      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][5]   ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.503      ; 1.907      ;
; 0.252 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[5]                ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.503      ; 1.907      ;
; 0.252 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[6]                ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.512      ; 1.916      ;
; 0.252 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[7]                ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.511      ; 1.915      ;
; 0.252 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[8]                ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.517      ; 1.921      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][9]   ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.503      ; 1.907      ;
; 0.252 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[9]                ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.511      ; 1.915      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][10]  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.504      ; 1.908      ;
; 0.252 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[10]               ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.496      ; 1.900      ;
; 0.252 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[15]               ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.509      ; 1.913      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[5][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.494      ; 1.898      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[4][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.494      ; 1.898      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[4][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.494      ; 1.898      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[7][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.507      ; 1.911      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[7][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.507      ; 1.911      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[6][0]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.507      ; 1.911      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[6][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.507      ; 1.911      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[6][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.507      ; 1.911      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[6][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.507      ; 1.911      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[1][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.490      ; 1.894      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[1][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.490      ; 1.894      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[0][0]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.490      ; 1.894      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[0][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.490      ; 1.894      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[0][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.490      ; 1.894      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[0][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.490      ; 1.894      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[7][5]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.513      ; 1.917      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[1][5]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.507      ; 1.911      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[2][5]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.507      ; 1.911      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[0][5]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.507      ; 1.911      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[3][5]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.507      ; 1.911      ;
; 0.252 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[14]               ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.510      ; 1.914      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[2][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.488      ; 1.892      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[2][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.488      ; 1.892      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[2][0]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.488      ; 1.892      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[2][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.488      ; 1.892      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[3][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.488      ; 1.892      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[3][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.488      ; 1.892      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[3][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.488      ; 1.892      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[3][0]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.488      ; 1.892      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[3][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.501      ; 1.905      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[2][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.506      ; 1.910      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[1][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.501      ; 1.905      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[0][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.500      ; 1.904      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[1][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.507      ; 1.911      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[3][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.507      ; 1.911      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[0][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.507      ; 1.911      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[2][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.507      ; 1.911      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[4][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.512      ; 1.916      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[5][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.512      ; 1.916      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[6][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.513      ; 1.917      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[7][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.513      ; 1.917      ;
; 0.252 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[13]               ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.509      ; 1.913      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[7][0]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.507      ; 1.911      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][6]   ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.503      ; 1.907      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][11]  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.503      ; 1.907      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[1][0]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.490      ; 1.894      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[1][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.507      ; 1.911      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[3][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.507      ; 1.911      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[0][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.507      ; 1.911      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[2][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.507      ; 1.911      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[5][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.495      ; 1.899      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[4][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.495      ; 1.899      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[7][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.501      ; 1.905      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[6][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.500      ; 1.904      ;
; 0.252 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[6][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.513      ; 1.917      ;
+-------+-----------+------------------------------------------------------+--------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'vga_controller:vga|clk_25mhz'                                                                                                               ;
+-------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                               ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; 0.252 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.516      ; 1.920      ;
; 0.252 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.516      ; 1.920      ;
; 0.252 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.516      ; 1.920      ;
; 0.252 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.516      ; 1.920      ;
; 0.252 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.516      ; 1.920      ;
; 0.252 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.516      ; 1.920      ;
; 0.252 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.515      ; 1.919      ;
; 0.252 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.516      ; 1.920      ;
; 0.252 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.516      ; 1.920      ;
; 0.252 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.515      ; 1.919      ;
; 0.252 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.508      ; 1.912      ;
; 0.252 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.509      ; 1.913      ;
; 0.252 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.509      ; 1.913      ;
; 0.252 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.509      ; 1.913      ;
; 0.252 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.508      ; 1.912      ;
; 0.252 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.508      ; 1.912      ;
; 0.252 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.508      ; 1.912      ;
; 0.252 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.508      ; 1.912      ;
; 0.252 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.508      ; 1.912      ;
; 0.252 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.509      ; 1.913      ;
; 0.752 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.516      ; 1.920      ;
; 0.752 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.516      ; 1.920      ;
; 0.752 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.516      ; 1.920      ;
; 0.752 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.516      ; 1.920      ;
; 0.752 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.516      ; 1.920      ;
; 0.752 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.516      ; 1.920      ;
; 0.752 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.515      ; 1.919      ;
; 0.752 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.516      ; 1.920      ;
; 0.752 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.516      ; 1.920      ;
; 0.752 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.515      ; 1.919      ;
; 0.752 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.508      ; 1.912      ;
; 0.752 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.509      ; 1.913      ;
; 0.752 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.509      ; 1.913      ;
; 0.752 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.509      ; 1.913      ;
; 0.752 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.508      ; 1.912      ;
; 0.752 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.508      ; 1.912      ;
; 0.752 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.508      ; 1.912      ;
; 0.752 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.508      ; 1.912      ;
; 0.752 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.508      ; 1.912      ;
; 0.752 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.509      ; 1.913      ;
+-------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'vga_controller:vga|clk_25mhz'                                                                                                                                                                             ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                                                                                                             ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg        ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg        ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg        ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg        ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem0|SRAMController:sram|estado ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem0|SRAMController:sram|estado ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|bit_clear_char                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|bit_clear_char                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][12]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][12]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][13]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][13]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][14]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][14]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][15]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][15]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][7]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][8]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][8]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][9]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][9]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][10]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][10]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][11]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][11]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][12]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][12]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][13]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][13]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][14]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][14]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][15]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][15]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][3]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][3]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][4]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][4]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][5]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][5]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][6]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][6]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][7]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][7]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][8]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][8]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][9]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][9]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][10]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][10]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][11]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][11]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][12]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][12]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][13]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][13]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][14]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][14]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][15]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][15]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][3]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][3]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][4]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][4]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][5]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][5]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][6]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][6]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][7]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][7]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][8]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][8]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][9]                   ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SW[9]'                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; SW[9] ; Rise       ; SW[9]                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; SW[9]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; SW[9]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; SW[9]~clkctrl|inclk[0]                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; SW[9]~clkctrl|inclk[0]                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; SW[9]~clkctrl|outclk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; SW[9]~clkctrl|outclk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[0]~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[0]~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[1]~5  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[1]~5  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[2]~9  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[2]~9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[3]~13 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[3]~13 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[4]~17 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[4]~17 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[5]~21 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[5]~21 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[6]~25 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[6]~25 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[7]~29 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[7]~29 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[8]~33 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[8]~33 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[0]~1    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[0]~1    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[1]~5    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[1]~5    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[2]~9    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[2]~9    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[3]~13   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[3]~13   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|key0|state[0]~1|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|key0|state[0]~1|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|key0|state[1]~5|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|key0|state[1]~5|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|key0|state[2]~9|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|key0|state[2]~9|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|key0|state[3]~13|datad                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|key0|state[3]~13|datad                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[0]~1|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[0]~1|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[1]~5|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[1]~5|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[2]~9|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[2]~9|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[3]~13|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[3]~13|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[4]~17|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[4]~17|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[5]~21|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[5]~21|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[6]~25|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[6]~25|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[7]~29|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[7]~29|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[8]~33|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[8]~33|datad                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'counter_div_clk[2]'                                                                                                  ;
+--------+--------------+----------------+------------------+--------------------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+--------------------+------------+---------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|iid[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|iid[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|iid[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|iid[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|iid[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|iid[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|key_inta    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|key_inta    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|ps2_inta    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|ps2_inta    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|switch_inta ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|switch_inta ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|timer_inta  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|timer_inta  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|current_interrupt   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|current_interrupt   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[0]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[0]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[1]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[1]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[2]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[2]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[3]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[3]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[4]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[4]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[5]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[5]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[6]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[6]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[7]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[7]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[8]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[8]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[9]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[9]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|current_interrupt     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|current_interrupt     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[0]~_emulated    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[0]~_emulated    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[1]~_emulated    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[1]~_emulated    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[2]~_emulated    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[2]~_emulated    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[3]~_emulated    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[3]~_emulated    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~100               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~100               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~101               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~101               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~102               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~102               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~103               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~103               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~104               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~104               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~105               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~105               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~106               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~106               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~107               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~107               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~108               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~108               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~109               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~109               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~110               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~110               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~111               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~111               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~112               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~112               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~113               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~113               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~114               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~114               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~115               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~115               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~116               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~116               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~117               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~117               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~118               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~118               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~119               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~119               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~120               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~120               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~121               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~121               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~122               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~122               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~123               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~123               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~124               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~124               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~125               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~125               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~126               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~126               ;
+--------+--------------+----------------+------------------+--------------------+------------+---------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Setup Times                                                                           ;
+--------------+--------------------+--------+--------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+--------+--------+------------+--------------------+
; KEY[*]       ; CLOCK_50           ; 2.621  ; 2.621  ; Rise       ; CLOCK_50           ;
;  KEY[0]      ; CLOCK_50           ; 2.583  ; 2.583  ; Rise       ; CLOCK_50           ;
;  KEY[1]      ; CLOCK_50           ; 2.599  ; 2.599  ; Rise       ; CLOCK_50           ;
;  KEY[2]      ; CLOCK_50           ; 2.621  ; 2.621  ; Rise       ; CLOCK_50           ;
;  KEY[3]      ; CLOCK_50           ; 2.563  ; 2.563  ; Rise       ; CLOCK_50           ;
; PS2_CLK      ; CLOCK_50           ; 2.347  ; 2.347  ; Rise       ; CLOCK_50           ;
; PS2_DAT      ; CLOCK_50           ; 2.311  ; 2.311  ; Rise       ; CLOCK_50           ;
; SW[*]        ; CLOCK_50           ; 0.323  ; 0.323  ; Rise       ; CLOCK_50           ;
;  SW[0]       ; CLOCK_50           ; 0.207  ; 0.207  ; Rise       ; CLOCK_50           ;
;  SW[1]       ; CLOCK_50           ; 0.211  ; 0.211  ; Rise       ; CLOCK_50           ;
;  SW[2]       ; CLOCK_50           ; 0.275  ; 0.275  ; Rise       ; CLOCK_50           ;
;  SW[3]       ; CLOCK_50           ; 0.221  ; 0.221  ; Rise       ; CLOCK_50           ;
;  SW[4]       ; CLOCK_50           ; 0.191  ; 0.191  ; Rise       ; CLOCK_50           ;
;  SW[5]       ; CLOCK_50           ; 0.323  ; 0.323  ; Rise       ; CLOCK_50           ;
;  SW[6]       ; CLOCK_50           ; 0.069  ; 0.069  ; Rise       ; CLOCK_50           ;
;  SW[7]       ; CLOCK_50           ; -0.306 ; -0.306 ; Rise       ; CLOCK_50           ;
;  SW[8]       ; CLOCK_50           ; -0.065 ; -0.065 ; Rise       ; CLOCK_50           ;
;  SW[9]       ; CLOCK_50           ; 0.138  ; 0.138  ; Rise       ; CLOCK_50           ;
; KEY[*]       ; SW[9]              ; 2.617  ; 2.617  ; Fall       ; SW[9]              ;
;  KEY[0]      ; SW[9]              ; 2.512  ; 2.512  ; Fall       ; SW[9]              ;
;  KEY[1]      ; SW[9]              ; 2.505  ; 2.505  ; Fall       ; SW[9]              ;
;  KEY[2]      ; SW[9]              ; 2.611  ; 2.611  ; Fall       ; SW[9]              ;
;  KEY[3]      ; SW[9]              ; 2.617  ; 2.617  ; Fall       ; SW[9]              ;
; SW[*]        ; SW[9]              ; 0.279  ; 0.279  ; Fall       ; SW[9]              ;
;  SW[0]       ; SW[9]              ; 0.135  ; 0.135  ; Fall       ; SW[9]              ;
;  SW[1]       ; SW[9]              ; 0.224  ; 0.224  ; Fall       ; SW[9]              ;
;  SW[2]       ; SW[9]              ; 0.057  ; 0.057  ; Fall       ; SW[9]              ;
;  SW[3]       ; SW[9]              ; 0.279  ; 0.279  ; Fall       ; SW[9]              ;
;  SW[4]       ; SW[9]              ; 0.203  ; 0.203  ; Fall       ; SW[9]              ;
;  SW[5]       ; SW[9]              ; 0.169  ; 0.169  ; Fall       ; SW[9]              ;
;  SW[6]       ; SW[9]              ; 0.023  ; 0.023  ; Fall       ; SW[9]              ;
;  SW[7]       ; SW[9]              ; -0.192 ; -0.192 ; Fall       ; SW[9]              ;
;  SW[8]       ; SW[9]              ; -0.065 ; -0.065 ; Fall       ; SW[9]              ;
; KEY[*]       ; counter_div_clk[2] ; 3.095  ; 3.095  ; Rise       ; counter_div_clk[2] ;
;  KEY[0]      ; counter_div_clk[2] ; 3.087  ; 3.087  ; Rise       ; counter_div_clk[2] ;
;  KEY[1]      ; counter_div_clk[2] ; 3.081  ; 3.081  ; Rise       ; counter_div_clk[2] ;
;  KEY[2]      ; counter_div_clk[2] ; 3.095  ; 3.095  ; Rise       ; counter_div_clk[2] ;
;  KEY[3]      ; counter_div_clk[2] ; 3.053  ; 3.053  ; Rise       ; counter_div_clk[2] ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 5.101  ; 5.101  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 3.998  ; 3.998  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 3.867  ; 3.867  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 3.976  ; 3.976  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 4.017  ; 4.017  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 4.027  ; 4.027  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 3.824  ; 3.824  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 4.366  ; 4.366  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 4.338  ; 4.338  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 4.156  ; 4.156  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 5.101  ; 5.101  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 4.387  ; 4.387  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 4.843  ; 4.843  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 4.468  ; 4.468  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 4.662  ; 4.662  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 4.825  ; 4.825  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 4.506  ; 4.506  ; Rise       ; counter_div_clk[2] ;
; SW[*]        ; counter_div_clk[2] ; 0.914  ; 0.914  ; Rise       ; counter_div_clk[2] ;
;  SW[0]       ; counter_div_clk[2] ; 0.792  ; 0.792  ; Rise       ; counter_div_clk[2] ;
;  SW[1]       ; counter_div_clk[2] ; 0.859  ; 0.859  ; Rise       ; counter_div_clk[2] ;
;  SW[2]       ; counter_div_clk[2] ; 0.754  ; 0.754  ; Rise       ; counter_div_clk[2] ;
;  SW[3]       ; counter_div_clk[2] ; 0.779  ; 0.779  ; Rise       ; counter_div_clk[2] ;
;  SW[4]       ; counter_div_clk[2] ; 0.745  ; 0.745  ; Rise       ; counter_div_clk[2] ;
;  SW[5]       ; counter_div_clk[2] ; 0.894  ; 0.894  ; Rise       ; counter_div_clk[2] ;
;  SW[6]       ; counter_div_clk[2] ; 0.725  ; 0.725  ; Rise       ; counter_div_clk[2] ;
;  SW[7]       ; counter_div_clk[2] ; 0.405  ; 0.405  ; Rise       ; counter_div_clk[2] ;
;  SW[8]       ; counter_div_clk[2] ; 0.418  ; 0.418  ; Rise       ; counter_div_clk[2] ;
;  SW[9]       ; counter_div_clk[2] ; 0.914  ; 0.914  ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+--------+--------+------------+--------------------+


+---------------------------------------------------------------------------------------+
; Hold Times                                                                            ;
+--------------+--------------------+--------+--------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+--------+--------+------------+--------------------+
; KEY[*]       ; CLOCK_50           ; -2.443 ; -2.443 ; Rise       ; CLOCK_50           ;
;  KEY[0]      ; CLOCK_50           ; -2.463 ; -2.463 ; Rise       ; CLOCK_50           ;
;  KEY[1]      ; CLOCK_50           ; -2.479 ; -2.479 ; Rise       ; CLOCK_50           ;
;  KEY[2]      ; CLOCK_50           ; -2.501 ; -2.501 ; Rise       ; CLOCK_50           ;
;  KEY[3]      ; CLOCK_50           ; -2.443 ; -2.443 ; Rise       ; CLOCK_50           ;
; PS2_CLK      ; CLOCK_50           ; -2.227 ; -2.227 ; Rise       ; CLOCK_50           ;
; PS2_DAT      ; CLOCK_50           ; -2.191 ; -2.191 ; Rise       ; CLOCK_50           ;
; SW[*]        ; CLOCK_50           ; 0.426  ; 0.426  ; Rise       ; CLOCK_50           ;
;  SW[0]       ; CLOCK_50           ; -0.087 ; -0.087 ; Rise       ; CLOCK_50           ;
;  SW[1]       ; CLOCK_50           ; -0.091 ; -0.091 ; Rise       ; CLOCK_50           ;
;  SW[2]       ; CLOCK_50           ; -0.155 ; -0.155 ; Rise       ; CLOCK_50           ;
;  SW[3]       ; CLOCK_50           ; -0.101 ; -0.101 ; Rise       ; CLOCK_50           ;
;  SW[4]       ; CLOCK_50           ; -0.071 ; -0.071 ; Rise       ; CLOCK_50           ;
;  SW[5]       ; CLOCK_50           ; -0.203 ; -0.203 ; Rise       ; CLOCK_50           ;
;  SW[6]       ; CLOCK_50           ; 0.051  ; 0.051  ; Rise       ; CLOCK_50           ;
;  SW[7]       ; CLOCK_50           ; 0.426  ; 0.426  ; Rise       ; CLOCK_50           ;
;  SW[8]       ; CLOCK_50           ; 0.185  ; 0.185  ; Rise       ; CLOCK_50           ;
;  SW[9]       ; CLOCK_50           ; 0.196  ; 0.196  ; Rise       ; CLOCK_50           ;
; KEY[*]       ; SW[9]              ; -2.229 ; -2.229 ; Fall       ; SW[9]              ;
;  KEY[0]      ; SW[9]              ; -2.229 ; -2.229 ; Fall       ; SW[9]              ;
;  KEY[1]      ; SW[9]              ; -2.230 ; -2.230 ; Fall       ; SW[9]              ;
;  KEY[2]      ; SW[9]              ; -2.329 ; -2.329 ; Fall       ; SW[9]              ;
;  KEY[3]      ; SW[9]              ; -2.262 ; -2.262 ; Fall       ; SW[9]              ;
; SW[*]        ; SW[9]              ; 0.559  ; 0.559  ; Fall       ; SW[9]              ;
;  SW[0]       ; SW[9]              ; 0.144  ; 0.144  ; Fall       ; SW[9]              ;
;  SW[1]       ; SW[9]              ; 0.140  ; 0.140  ; Fall       ; SW[9]              ;
;  SW[2]       ; SW[9]              ; 0.221  ; 0.221  ; Fall       ; SW[9]              ;
;  SW[3]       ; SW[9]              ; 0.090  ; 0.090  ; Fall       ; SW[9]              ;
;  SW[4]       ; SW[9]              ; 0.156  ; 0.156  ; Fall       ; SW[9]              ;
;  SW[5]       ; SW[9]              ; 0.108  ; 0.108  ; Fall       ; SW[9]              ;
;  SW[6]       ; SW[9]              ; 0.254  ; 0.254  ; Fall       ; SW[9]              ;
;  SW[7]       ; SW[9]              ; 0.559  ; 0.559  ; Fall       ; SW[9]              ;
;  SW[8]       ; SW[9]              ; 0.429  ; 0.429  ; Fall       ; SW[9]              ;
; KEY[*]       ; counter_div_clk[2] ; -2.230 ; -2.230 ; Rise       ; counter_div_clk[2] ;
;  KEY[0]      ; counter_div_clk[2] ; -2.368 ; -2.368 ; Rise       ; counter_div_clk[2] ;
;  KEY[1]      ; counter_div_clk[2] ; -2.233 ; -2.233 ; Rise       ; counter_div_clk[2] ;
;  KEY[2]      ; counter_div_clk[2] ; -2.230 ; -2.230 ; Rise       ; counter_div_clk[2] ;
;  KEY[3]      ; counter_div_clk[2] ; -2.261 ; -2.261 ; Rise       ; counter_div_clk[2] ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; -2.571 ; -2.571 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; -3.196 ; -3.196 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; -2.571 ; -2.571 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; -3.228 ; -3.228 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; -2.830 ; -2.830 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; -2.651 ; -2.651 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; -2.925 ; -2.925 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; -3.178 ; -3.178 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; -2.851 ; -2.851 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; -3.315 ; -3.315 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; -2.701 ; -2.701 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; -3.310 ; -3.310 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; -3.166 ; -3.166 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; -2.603 ; -2.603 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; -3.021 ; -3.021 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; -3.334 ; -3.334 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; -3.019 ; -3.019 ; Rise       ; counter_div_clk[2] ;
; SW[*]        ; counter_div_clk[2] ; 0.545  ; 0.545  ; Rise       ; counter_div_clk[2] ;
;  SW[0]       ; counter_div_clk[2] ; 0.069  ; 0.069  ; Rise       ; counter_div_clk[2] ;
;  SW[1]       ; counter_div_clk[2] ; 0.211  ; 0.211  ; Rise       ; counter_div_clk[2] ;
;  SW[2]       ; counter_div_clk[2] ; 0.210  ; 0.210  ; Rise       ; counter_div_clk[2] ;
;  SW[3]       ; counter_div_clk[2] ; 0.129  ; 0.129  ; Rise       ; counter_div_clk[2] ;
;  SW[4]       ; counter_div_clk[2] ; 0.198  ; 0.198  ; Rise       ; counter_div_clk[2] ;
;  SW[5]       ; counter_div_clk[2] ; 0.108  ; 0.108  ; Rise       ; counter_div_clk[2] ;
;  SW[6]       ; counter_div_clk[2] ; 0.174  ; 0.174  ; Rise       ; counter_div_clk[2] ;
;  SW[7]       ; counter_div_clk[2] ; 0.545  ; 0.545  ; Rise       ; counter_div_clk[2] ;
;  SW[8]       ; counter_div_clk[2] ; 0.485  ; 0.485  ; Rise       ; counter_div_clk[2] ;
;  SW[9]       ; counter_div_clk[2] ; -0.363 ; -0.363 ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+--------+--------+------------+--------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port      ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; HEX0[*]        ; CLOCK_50                     ; 4.954  ; 4.954  ; Rise       ; CLOCK_50                     ;
;  HEX0[0]       ; CLOCK_50                     ; 4.710  ; 4.710  ; Rise       ; CLOCK_50                     ;
;  HEX0[1]       ; CLOCK_50                     ; 4.764  ; 4.764  ; Rise       ; CLOCK_50                     ;
;  HEX0[2]       ; CLOCK_50                     ; 4.742  ; 4.742  ; Rise       ; CLOCK_50                     ;
;  HEX0[3]       ; CLOCK_50                     ; 4.869  ; 4.869  ; Rise       ; CLOCK_50                     ;
;  HEX0[4]       ; CLOCK_50                     ; 4.776  ; 4.776  ; Rise       ; CLOCK_50                     ;
;  HEX0[5]       ; CLOCK_50                     ; 4.954  ; 4.954  ; Rise       ; CLOCK_50                     ;
;  HEX0[6]       ; CLOCK_50                     ; 4.801  ; 4.801  ; Rise       ; CLOCK_50                     ;
; HEX1[*]        ; CLOCK_50                     ; 5.084  ; 5.084  ; Rise       ; CLOCK_50                     ;
;  HEX1[0]       ; CLOCK_50                     ; 4.943  ; 4.943  ; Rise       ; CLOCK_50                     ;
;  HEX1[1]       ; CLOCK_50                     ; 5.038  ; 5.038  ; Rise       ; CLOCK_50                     ;
;  HEX1[2]       ; CLOCK_50                     ; 5.032  ; 5.032  ; Rise       ; CLOCK_50                     ;
;  HEX1[3]       ; CLOCK_50                     ; 5.038  ; 5.038  ; Rise       ; CLOCK_50                     ;
;  HEX1[4]       ; CLOCK_50                     ; 5.041  ; 5.041  ; Rise       ; CLOCK_50                     ;
;  HEX1[5]       ; CLOCK_50                     ; 5.084  ; 5.084  ; Rise       ; CLOCK_50                     ;
;  HEX1[6]       ; CLOCK_50                     ; 5.012  ; 5.012  ; Rise       ; CLOCK_50                     ;
; HEX2[*]        ; CLOCK_50                     ; 5.069  ; 5.069  ; Rise       ; CLOCK_50                     ;
;  HEX2[0]       ; CLOCK_50                     ; 5.023  ; 5.023  ; Rise       ; CLOCK_50                     ;
;  HEX2[1]       ; CLOCK_50                     ; 4.895  ; 4.895  ; Rise       ; CLOCK_50                     ;
;  HEX2[2]       ; CLOCK_50                     ; 5.069  ; 5.069  ; Rise       ; CLOCK_50                     ;
;  HEX2[3]       ; CLOCK_50                     ; 4.964  ; 4.964  ; Rise       ; CLOCK_50                     ;
;  HEX2[4]       ; CLOCK_50                     ; 5.042  ; 5.042  ; Rise       ; CLOCK_50                     ;
;  HEX2[5]       ; CLOCK_50                     ; 4.971  ; 4.971  ; Rise       ; CLOCK_50                     ;
;  HEX2[6]       ; CLOCK_50                     ; 4.995  ; 4.995  ; Rise       ; CLOCK_50                     ;
; HEX3[*]        ; CLOCK_50                     ; 5.204  ; 5.204  ; Rise       ; CLOCK_50                     ;
;  HEX3[0]       ; CLOCK_50                     ; 5.163  ; 5.163  ; Rise       ; CLOCK_50                     ;
;  HEX3[1]       ; CLOCK_50                     ; 5.204  ; 5.204  ; Rise       ; CLOCK_50                     ;
;  HEX3[2]       ; CLOCK_50                     ; 5.201  ; 5.201  ; Rise       ; CLOCK_50                     ;
;  HEX3[3]       ; CLOCK_50                     ; 4.582  ; 4.582  ; Rise       ; CLOCK_50                     ;
;  HEX3[4]       ; CLOCK_50                     ; 4.865  ; 4.865  ; Rise       ; CLOCK_50                     ;
;  HEX3[5]       ; CLOCK_50                     ; 4.846  ; 4.846  ; Rise       ; CLOCK_50                     ;
;  HEX3[6]       ; CLOCK_50                     ; 4.843  ; 4.843  ; Rise       ; CLOCK_50                     ;
; LEDG[*]        ; CLOCK_50                     ; 4.628  ; 4.628  ; Rise       ; CLOCK_50                     ;
;  LEDG[0]       ; CLOCK_50                     ; 4.543  ; 4.543  ; Rise       ; CLOCK_50                     ;
;  LEDG[1]       ; CLOCK_50                     ; 4.551  ; 4.551  ; Rise       ; CLOCK_50                     ;
;  LEDG[2]       ; CLOCK_50                     ; 4.440  ; 4.440  ; Rise       ; CLOCK_50                     ;
;  LEDG[3]       ; CLOCK_50                     ; 4.269  ; 4.269  ; Rise       ; CLOCK_50                     ;
;  LEDG[4]       ; CLOCK_50                     ; 4.628  ; 4.628  ; Rise       ; CLOCK_50                     ;
;  LEDG[5]       ; CLOCK_50                     ; 4.590  ; 4.590  ; Rise       ; CLOCK_50                     ;
;  LEDG[6]       ; CLOCK_50                     ; 4.429  ; 4.429  ; Rise       ; CLOCK_50                     ;
;  LEDG[7]       ; CLOCK_50                     ; 4.616  ; 4.616  ; Rise       ; CLOCK_50                     ;
; LEDR[*]        ; CLOCK_50                     ; 4.840  ; 4.840  ; Rise       ; CLOCK_50                     ;
;  LEDR[0]       ; CLOCK_50                     ; 4.636  ; 4.636  ; Rise       ; CLOCK_50                     ;
;  LEDR[1]       ; CLOCK_50                     ; 4.502  ; 4.502  ; Rise       ; CLOCK_50                     ;
;  LEDR[2]       ; CLOCK_50                     ; 4.681  ; 4.681  ; Rise       ; CLOCK_50                     ;
;  LEDR[3]       ; CLOCK_50                     ; 4.840  ; 4.840  ; Rise       ; CLOCK_50                     ;
;  LEDR[4]       ; CLOCK_50                     ; 4.730  ; 4.730  ; Rise       ; CLOCK_50                     ;
;  LEDR[5]       ; CLOCK_50                     ; 4.405  ; 4.405  ; Rise       ; CLOCK_50                     ;
;  LEDR[6]       ; CLOCK_50                     ; 4.734  ; 4.734  ; Rise       ; CLOCK_50                     ;
;  LEDR[7]       ; CLOCK_50                     ; 4.784  ; 4.784  ; Rise       ; CLOCK_50                     ;
; PS2_DAT        ; CLOCK_50                     ; 5.170  ; 5.170  ; Rise       ; CLOCK_50                     ;
; SRAM_LB_N      ; CLOCK_50                     ; 5.408  ; 5.408  ; Rise       ; CLOCK_50                     ;
; SRAM_UB_N      ; CLOCK_50                     ; 5.192  ; 5.192  ; Rise       ; CLOCK_50                     ;
; SRAM_WE_N      ; CLOCK_50                     ; 5.355  ; 5.355  ; Rise       ; CLOCK_50                     ;
; SRAM_ADDR[*]   ; counter_div_clk[2]           ; 31.260 ; 31.260 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[0]  ; counter_div_clk[2]           ; 29.319 ; 29.319 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[1]  ; counter_div_clk[2]           ; 29.317 ; 29.317 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[2]  ; counter_div_clk[2]           ; 29.298 ; 29.298 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[3]  ; counter_div_clk[2]           ; 29.075 ; 29.075 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[4]  ; counter_div_clk[2]           ; 29.075 ; 29.075 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[5]  ; counter_div_clk[2]           ; 28.847 ; 28.847 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[6]  ; counter_div_clk[2]           ; 29.394 ; 29.394 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[7]  ; counter_div_clk[2]           ; 29.007 ; 29.007 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[8]  ; counter_div_clk[2]           ; 29.438 ; 29.438 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[9]  ; counter_div_clk[2]           ; 28.538 ; 28.538 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[10] ; counter_div_clk[2]           ; 29.285 ; 29.285 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[11] ; counter_div_clk[2]           ; 31.260 ; 31.260 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[12] ; counter_div_clk[2]           ; 31.062 ; 31.062 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[13] ; counter_div_clk[2]           ; 31.168 ; 31.168 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[14] ; counter_div_clk[2]           ; 31.180 ; 31.180 ; Rise       ; counter_div_clk[2]           ;
; SRAM_DQ[*]     ; counter_div_clk[2]           ; 9.085  ; 9.085  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[0]    ; counter_div_clk[2]           ; 6.394  ; 6.394  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[1]    ; counter_div_clk[2]           ; 6.356  ; 6.356  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[2]    ; counter_div_clk[2]           ; 6.587  ; 6.587  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[3]    ; counter_div_clk[2]           ; 6.891  ; 6.891  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[4]    ; counter_div_clk[2]           ; 8.351  ; 8.351  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[5]    ; counter_div_clk[2]           ; 6.564  ; 6.564  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[6]    ; counter_div_clk[2]           ; 6.650  ; 6.650  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[7]    ; counter_div_clk[2]           ; 6.196  ; 6.196  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[8]    ; counter_div_clk[2]           ; 7.061  ; 7.061  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[9]    ; counter_div_clk[2]           ; 7.516  ; 7.516  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[10]   ; counter_div_clk[2]           ; 8.177  ; 8.177  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[11]   ; counter_div_clk[2]           ; 7.909  ; 7.909  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[12]   ; counter_div_clk[2]           ; 9.085  ; 9.085  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[13]   ; counter_div_clk[2]           ; 8.578  ; 8.578  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[14]   ; counter_div_clk[2]           ; 7.179  ; 7.179  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[15]   ; counter_div_clk[2]           ; 7.228  ; 7.228  ; Rise       ; counter_div_clk[2]           ;
; SRAM_LB_N      ; counter_div_clk[2]           ; 29.192 ; 29.192 ; Rise       ; counter_div_clk[2]           ;
; SRAM_UB_N      ; counter_div_clk[2]           ; 28.973 ; 28.973 ; Rise       ; counter_div_clk[2]           ;
; SRAM_WE_N      ; counter_div_clk[2]           ; 31.795 ; 31.795 ; Rise       ; counter_div_clk[2]           ;
; VGA_B[*]       ; vga_controller:vga|clk_25mhz ; 13.357 ; 13.357 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[0]      ; vga_controller:vga|clk_25mhz ; 13.248 ; 13.248 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[1]      ; vga_controller:vga|clk_25mhz ; 13.305 ; 13.305 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[2]      ; vga_controller:vga|clk_25mhz ; 13.357 ; 13.357 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[3]      ; vga_controller:vga|clk_25mhz ; 13.285 ; 13.285 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_G[*]       ; vga_controller:vga|clk_25mhz ; 13.282 ; 13.282 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[0]      ; vga_controller:vga|clk_25mhz ; 13.045 ; 13.045 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[1]      ; vga_controller:vga|clk_25mhz ; 12.982 ; 12.982 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[2]      ; vga_controller:vga|clk_25mhz ; 13.175 ; 13.175 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[3]      ; vga_controller:vga|clk_25mhz ; 13.282 ; 13.282 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_HS         ; vga_controller:vga|clk_25mhz ; 5.118  ; 5.118  ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_R[*]       ; vga_controller:vga|clk_25mhz ; 13.197 ; 13.197 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[0]      ; vga_controller:vga|clk_25mhz ; 13.197 ; 13.197 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[1]      ; vga_controller:vga|clk_25mhz ; 12.934 ; 12.934 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[2]      ; vga_controller:vga|clk_25mhz ; 13.118 ; 13.118 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[3]      ; vga_controller:vga|clk_25mhz ; 13.154 ; 13.154 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_VS         ; vga_controller:vga|clk_25mhz ; 5.103  ; 5.103  ; Rise       ; vga_controller:vga|clk_25mhz ;
+----------------+------------------------------+--------+--------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+----------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port      ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+----------------+------------------------------+-------+-------+------------+------------------------------+
; HEX0[*]        ; CLOCK_50                     ; 4.384 ; 4.384 ; Rise       ; CLOCK_50                     ;
;  HEX0[0]       ; CLOCK_50                     ; 4.437 ; 4.437 ; Rise       ; CLOCK_50                     ;
;  HEX0[1]       ; CLOCK_50                     ; 4.499 ; 4.499 ; Rise       ; CLOCK_50                     ;
;  HEX0[2]       ; CLOCK_50                     ; 4.600 ; 4.600 ; Rise       ; CLOCK_50                     ;
;  HEX0[3]       ; CLOCK_50                     ; 4.614 ; 4.614 ; Rise       ; CLOCK_50                     ;
;  HEX0[4]       ; CLOCK_50                     ; 4.384 ; 4.384 ; Rise       ; CLOCK_50                     ;
;  HEX0[5]       ; CLOCK_50                     ; 4.689 ; 4.689 ; Rise       ; CLOCK_50                     ;
;  HEX0[6]       ; CLOCK_50                     ; 4.583 ; 4.583 ; Rise       ; CLOCK_50                     ;
; HEX1[*]        ; CLOCK_50                     ; 4.700 ; 4.700 ; Rise       ; CLOCK_50                     ;
;  HEX1[0]       ; CLOCK_50                     ; 4.700 ; 4.700 ; Rise       ; CLOCK_50                     ;
;  HEX1[1]       ; CLOCK_50                     ; 4.794 ; 4.794 ; Rise       ; CLOCK_50                     ;
;  HEX1[2]       ; CLOCK_50                     ; 4.790 ; 4.790 ; Rise       ; CLOCK_50                     ;
;  HEX1[3]       ; CLOCK_50                     ; 4.794 ; 4.794 ; Rise       ; CLOCK_50                     ;
;  HEX1[4]       ; CLOCK_50                     ; 4.792 ; 4.792 ; Rise       ; CLOCK_50                     ;
;  HEX1[5]       ; CLOCK_50                     ; 4.827 ; 4.827 ; Rise       ; CLOCK_50                     ;
;  HEX1[6]       ; CLOCK_50                     ; 4.848 ; 4.848 ; Rise       ; CLOCK_50                     ;
; HEX2[*]        ; CLOCK_50                     ; 4.590 ; 4.590 ; Rise       ; CLOCK_50                     ;
;  HEX2[0]       ; CLOCK_50                     ; 4.830 ; 4.830 ; Rise       ; CLOCK_50                     ;
;  HEX2[1]       ; CLOCK_50                     ; 4.752 ; 4.752 ; Rise       ; CLOCK_50                     ;
;  HEX2[2]       ; CLOCK_50                     ; 4.918 ; 4.918 ; Rise       ; CLOCK_50                     ;
;  HEX2[3]       ; CLOCK_50                     ; 4.820 ; 4.820 ; Rise       ; CLOCK_50                     ;
;  HEX2[4]       ; CLOCK_50                     ; 4.590 ; 4.590 ; Rise       ; CLOCK_50                     ;
;  HEX2[5]       ; CLOCK_50                     ; 4.810 ; 4.810 ; Rise       ; CLOCK_50                     ;
;  HEX2[6]       ; CLOCK_50                     ; 4.788 ; 4.788 ; Rise       ; CLOCK_50                     ;
; HEX3[*]        ; CLOCK_50                     ; 4.319 ; 4.319 ; Rise       ; CLOCK_50                     ;
;  HEX3[0]       ; CLOCK_50                     ; 4.782 ; 4.782 ; Rise       ; CLOCK_50                     ;
;  HEX3[1]       ; CLOCK_50                     ; 4.924 ; 4.924 ; Rise       ; CLOCK_50                     ;
;  HEX3[2]       ; CLOCK_50                     ; 4.924 ; 4.924 ; Rise       ; CLOCK_50                     ;
;  HEX3[3]       ; CLOCK_50                     ; 4.319 ; 4.319 ; Rise       ; CLOCK_50                     ;
;  HEX3[4]       ; CLOCK_50                     ; 4.445 ; 4.445 ; Rise       ; CLOCK_50                     ;
;  HEX3[5]       ; CLOCK_50                     ; 4.478 ; 4.478 ; Rise       ; CLOCK_50                     ;
;  HEX3[6]       ; CLOCK_50                     ; 4.448 ; 4.448 ; Rise       ; CLOCK_50                     ;
; LEDG[*]        ; CLOCK_50                     ; 4.269 ; 4.269 ; Rise       ; CLOCK_50                     ;
;  LEDG[0]       ; CLOCK_50                     ; 4.543 ; 4.543 ; Rise       ; CLOCK_50                     ;
;  LEDG[1]       ; CLOCK_50                     ; 4.551 ; 4.551 ; Rise       ; CLOCK_50                     ;
;  LEDG[2]       ; CLOCK_50                     ; 4.440 ; 4.440 ; Rise       ; CLOCK_50                     ;
;  LEDG[3]       ; CLOCK_50                     ; 4.269 ; 4.269 ; Rise       ; CLOCK_50                     ;
;  LEDG[4]       ; CLOCK_50                     ; 4.628 ; 4.628 ; Rise       ; CLOCK_50                     ;
;  LEDG[5]       ; CLOCK_50                     ; 4.590 ; 4.590 ; Rise       ; CLOCK_50                     ;
;  LEDG[6]       ; CLOCK_50                     ; 4.429 ; 4.429 ; Rise       ; CLOCK_50                     ;
;  LEDG[7]       ; CLOCK_50                     ; 4.616 ; 4.616 ; Rise       ; CLOCK_50                     ;
; LEDR[*]        ; CLOCK_50                     ; 4.405 ; 4.405 ; Rise       ; CLOCK_50                     ;
;  LEDR[0]       ; CLOCK_50                     ; 4.636 ; 4.636 ; Rise       ; CLOCK_50                     ;
;  LEDR[1]       ; CLOCK_50                     ; 4.502 ; 4.502 ; Rise       ; CLOCK_50                     ;
;  LEDR[2]       ; CLOCK_50                     ; 4.681 ; 4.681 ; Rise       ; CLOCK_50                     ;
;  LEDR[3]       ; CLOCK_50                     ; 4.840 ; 4.840 ; Rise       ; CLOCK_50                     ;
;  LEDR[4]       ; CLOCK_50                     ; 4.730 ; 4.730 ; Rise       ; CLOCK_50                     ;
;  LEDR[5]       ; CLOCK_50                     ; 4.405 ; 4.405 ; Rise       ; CLOCK_50                     ;
;  LEDR[6]       ; CLOCK_50                     ; 4.734 ; 4.734 ; Rise       ; CLOCK_50                     ;
;  LEDR[7]       ; CLOCK_50                     ; 4.784 ; 4.784 ; Rise       ; CLOCK_50                     ;
; PS2_DAT        ; CLOCK_50                     ; 4.734 ; 4.734 ; Rise       ; CLOCK_50                     ;
; SRAM_LB_N      ; CLOCK_50                     ; 5.408 ; 5.408 ; Rise       ; CLOCK_50                     ;
; SRAM_UB_N      ; CLOCK_50                     ; 5.192 ; 5.192 ; Rise       ; CLOCK_50                     ;
; SRAM_WE_N      ; CLOCK_50                     ; 5.355 ; 5.355 ; Rise       ; CLOCK_50                     ;
; SRAM_ADDR[*]   ; counter_div_clk[2]           ; 4.338 ; 4.338 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[0]  ; counter_div_clk[2]           ; 5.321 ; 5.321 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[1]  ; counter_div_clk[2]           ; 4.984 ; 4.984 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[2]  ; counter_div_clk[2]           ; 4.956 ; 4.956 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[3]  ; counter_div_clk[2]           ; 4.898 ; 4.898 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[4]  ; counter_div_clk[2]           ; 5.081 ; 5.081 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[5]  ; counter_div_clk[2]           ; 4.558 ; 4.558 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[6]  ; counter_div_clk[2]           ; 4.629 ; 4.629 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[7]  ; counter_div_clk[2]           ; 4.830 ; 4.830 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[8]  ; counter_div_clk[2]           ; 4.583 ; 4.583 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[9]  ; counter_div_clk[2]           ; 4.338 ; 4.338 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[10] ; counter_div_clk[2]           ; 4.676 ; 4.676 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[11] ; counter_div_clk[2]           ; 4.863 ; 4.863 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[12] ; counter_div_clk[2]           ; 4.849 ; 4.849 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[13] ; counter_div_clk[2]           ; 4.799 ; 4.799 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[14] ; counter_div_clk[2]           ; 4.743 ; 4.743 ; Rise       ; counter_div_clk[2]           ;
; SRAM_DQ[*]     ; counter_div_clk[2]           ; 4.519 ; 4.519 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[0]    ; counter_div_clk[2]           ; 4.795 ; 4.795 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[1]    ; counter_div_clk[2]           ; 4.711 ; 4.711 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[2]    ; counter_div_clk[2]           ; 4.542 ; 4.542 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[3]    ; counter_div_clk[2]           ; 5.165 ; 5.165 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[4]    ; counter_div_clk[2]           ; 5.964 ; 5.964 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[5]    ; counter_div_clk[2]           ; 4.776 ; 4.776 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[6]    ; counter_div_clk[2]           ; 5.078 ; 5.078 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[7]    ; counter_div_clk[2]           ; 4.803 ; 4.803 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[8]    ; counter_div_clk[2]           ; 4.519 ; 4.519 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[9]    ; counter_div_clk[2]           ; 4.597 ; 4.597 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[10]   ; counter_div_clk[2]           ; 4.913 ; 4.913 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[11]   ; counter_div_clk[2]           ; 5.027 ; 5.027 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[12]   ; counter_div_clk[2]           ; 4.639 ; 4.639 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[13]   ; counter_div_clk[2]           ; 4.582 ; 4.582 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[14]   ; counter_div_clk[2]           ; 4.692 ; 4.692 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[15]   ; counter_div_clk[2]           ; 4.966 ; 4.966 ; Rise       ; counter_div_clk[2]           ;
; SRAM_LB_N      ; counter_div_clk[2]           ; 5.182 ; 5.182 ; Rise       ; counter_div_clk[2]           ;
; SRAM_UB_N      ; counter_div_clk[2]           ; 4.966 ; 4.966 ; Rise       ; counter_div_clk[2]           ;
; SRAM_WE_N      ; counter_div_clk[2]           ; 4.612 ; 4.612 ; Rise       ; counter_div_clk[2]           ;
; VGA_B[*]       ; vga_controller:vga|clk_25mhz ; 4.749 ; 4.749 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[0]      ; vga_controller:vga|clk_25mhz ; 4.749 ; 4.749 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[1]      ; vga_controller:vga|clk_25mhz ; 4.806 ; 4.806 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[2]      ; vga_controller:vga|clk_25mhz ; 4.858 ; 4.858 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[3]      ; vga_controller:vga|clk_25mhz ; 4.786 ; 4.786 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_G[*]       ; vga_controller:vga|clk_25mhz ; 4.483 ; 4.483 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[0]      ; vga_controller:vga|clk_25mhz ; 4.546 ; 4.546 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[1]      ; vga_controller:vga|clk_25mhz ; 4.483 ; 4.483 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[2]      ; vga_controller:vga|clk_25mhz ; 4.676 ; 4.676 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[3]      ; vga_controller:vga|clk_25mhz ; 4.783 ; 4.783 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_HS         ; vga_controller:vga|clk_25mhz ; 4.441 ; 4.441 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_R[*]       ; vga_controller:vga|clk_25mhz ; 4.435 ; 4.435 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[0]      ; vga_controller:vga|clk_25mhz ; 4.698 ; 4.698 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[1]      ; vga_controller:vga|clk_25mhz ; 4.435 ; 4.435 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[2]      ; vga_controller:vga|clk_25mhz ; 4.619 ; 4.619 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[3]      ; vga_controller:vga|clk_25mhz ; 4.655 ; 4.655 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_VS         ; vga_controller:vga|clk_25mhz ; 4.468 ; 4.468 ; Rise       ; vga_controller:vga|clk_25mhz ;
+----------------+------------------------------+-------+-------+------------+------------------------------+


+-------------------------------------------------------------------------------------+
; Output Enable Times                                                                 ;
+--------------+--------------------+--------+------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise   ; Fall ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+--------+------+------------+--------------------+
; SRAM_DQ[*]   ; CLOCK_50           ; 4.847  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[0]  ; CLOCK_50           ; 4.847  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[1]  ; CLOCK_50           ; 4.857  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[2]  ; CLOCK_50           ; 5.040  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[3]  ; CLOCK_50           ; 5.050  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[4]  ; CLOCK_50           ; 5.223  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[5]  ; CLOCK_50           ; 5.200  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[6]  ; CLOCK_50           ; 5.351  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[7]  ; CLOCK_50           ; 5.361  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[8]  ; CLOCK_50           ; 5.203  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[9]  ; CLOCK_50           ; 5.203  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[10] ; CLOCK_50           ; 5.385  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[11] ; CLOCK_50           ; 5.193  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[12] ; CLOCK_50           ; 5.449  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[13] ; CLOCK_50           ; 5.395  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[14] ; CLOCK_50           ; 5.395  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[15] ; CLOCK_50           ; 5.480  ;      ; Rise       ; CLOCK_50           ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 29.102 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 29.102 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 29.112 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 29.295 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 29.305 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 29.478 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 29.455 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 29.606 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 29.616 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 29.133 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 29.133 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 29.315 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 29.123 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 29.379 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 29.325 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 29.325 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 29.410 ;      ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+--------+------+------------+--------------------+


+------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                        ;
+--------------+--------------------+-------+------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise  ; Fall ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+-------+------+------------+--------------------+
; SRAM_DQ[*]   ; CLOCK_50           ; 4.847 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[0]  ; CLOCK_50           ; 4.847 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[1]  ; CLOCK_50           ; 4.857 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[2]  ; CLOCK_50           ; 5.040 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[3]  ; CLOCK_50           ; 5.050 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[4]  ; CLOCK_50           ; 5.223 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[5]  ; CLOCK_50           ; 5.200 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[6]  ; CLOCK_50           ; 5.351 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[7]  ; CLOCK_50           ; 5.361 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[8]  ; CLOCK_50           ; 5.203 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[9]  ; CLOCK_50           ; 5.203 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[10] ; CLOCK_50           ; 5.385 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[11] ; CLOCK_50           ; 5.193 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[12] ; CLOCK_50           ; 5.449 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[13] ; CLOCK_50           ; 5.395 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[14] ; CLOCK_50           ; 5.395 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[15] ; CLOCK_50           ; 5.480 ;      ; Rise       ; CLOCK_50           ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 4.654 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 4.786 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 4.796 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 4.979 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 4.989 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 5.162 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 5.139 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 5.290 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 5.300 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 4.664 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 4.664 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 4.846 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 4.654 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 4.910 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 4.856 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 4.856 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 4.941 ;      ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+-------+------+------------+--------------------+


+---------------------------------------------------------------------------------------------+
; Output Disable Times                                                                        ;
+--------------+--------------------+-----------+-----------+------------+--------------------+
; Data Port    ; Clock Port         ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+-----------+-----------+------------+--------------------+
; SRAM_DQ[*]   ; CLOCK_50           ; 4.847     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[0]  ; CLOCK_50           ; 4.847     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[1]  ; CLOCK_50           ; 4.857     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[2]  ; CLOCK_50           ; 5.040     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[3]  ; CLOCK_50           ; 5.050     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[4]  ; CLOCK_50           ; 5.223     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[5]  ; CLOCK_50           ; 5.200     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[6]  ; CLOCK_50           ; 5.351     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[7]  ; CLOCK_50           ; 5.361     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[8]  ; CLOCK_50           ; 5.203     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[9]  ; CLOCK_50           ; 5.203     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[10] ; CLOCK_50           ; 5.385     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[11] ; CLOCK_50           ; 5.193     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[12] ; CLOCK_50           ; 5.449     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[13] ; CLOCK_50           ; 5.395     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[14] ; CLOCK_50           ; 5.395     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[15] ; CLOCK_50           ; 5.480     ;           ; Rise       ; CLOCK_50           ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 29.102    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 29.102    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 29.112    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 29.295    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 29.305    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 29.478    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 29.455    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 29.606    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 29.616    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 29.133    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 29.133    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 29.315    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 29.123    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 29.379    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 29.325    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 29.325    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 29.410    ;           ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+-----------+-----------+------------+--------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                ;
+--------------+--------------------+-----------+-----------+------------+--------------------+
; Data Port    ; Clock Port         ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+-----------+-----------+------------+--------------------+
; SRAM_DQ[*]   ; CLOCK_50           ; 4.847     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[0]  ; CLOCK_50           ; 4.847     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[1]  ; CLOCK_50           ; 4.857     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[2]  ; CLOCK_50           ; 5.040     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[3]  ; CLOCK_50           ; 5.050     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[4]  ; CLOCK_50           ; 5.223     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[5]  ; CLOCK_50           ; 5.200     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[6]  ; CLOCK_50           ; 5.351     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[7]  ; CLOCK_50           ; 5.361     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[8]  ; CLOCK_50           ; 5.203     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[9]  ; CLOCK_50           ; 5.203     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[10] ; CLOCK_50           ; 5.385     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[11] ; CLOCK_50           ; 5.193     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[12] ; CLOCK_50           ; 5.449     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[13] ; CLOCK_50           ; 5.395     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[14] ; CLOCK_50           ; 5.395     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[15] ; CLOCK_50           ; 5.480     ;           ; Rise       ; CLOCK_50           ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 4.654     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 4.786     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 4.796     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 4.979     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 4.989     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 5.162     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 5.139     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 5.290     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 5.300     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 4.664     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 4.664     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 4.846     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 4.654     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 4.910     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 4.856     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 4.856     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 4.941     ;           ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+-----------+-----------+------------+--------------------+


+-------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                             ;
+-------------------------------+------------+---------+----------+---------+---------------------+
; Clock                         ; Setup      ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------+------------+---------+----------+---------+---------------------+
; Worst-case Slack              ; -76.857    ; -2.695  ; -0.516   ; -0.039  ; -2.064              ;
;  CLOCK_50                     ; -71.742    ; -2.695  ; 0.291    ; -0.039  ; -1.631              ;
;  SW[9]                        ; N/A        ; N/A     ; N/A      ; N/A     ; -1.631              ;
;  counter_div_clk[2]           ; -76.857    ; 0.215   ; -0.516   ; 0.252   ; -0.611              ;
;  vga_controller:vga|clk_25mhz ; -74.849    ; 0.215   ; -0.113   ; 0.252   ; -2.064              ;
; Design-wide TNS               ; -39364.294 ; -10.242 ; -28.885  ; -0.039  ; -3556.014           ;
;  CLOCK_50                     ; -7363.585  ; -10.242 ; 0.000    ; -0.039  ; -1182.083           ;
;  SW[9]                        ; N/A        ; N/A     ; N/A      ; N/A     ; -1.631              ;
;  counter_div_clk[2]           ; -16966.567 ; 0.000   ; -26.625  ; 0.000   ; -564.564            ;
;  vga_controller:vga|clk_25mhz ; -15034.142 ; 0.000   ; -2.260   ; 0.000   ; -1807.736           ;
+-------------------------------+------------+---------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------+
; Setup Times                                                                           ;
+--------------+--------------------+--------+--------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+--------+--------+------------+--------------------+
; KEY[*]       ; CLOCK_50           ; 5.979  ; 5.979  ; Rise       ; CLOCK_50           ;
;  KEY[0]      ; CLOCK_50           ; 5.943  ; 5.943  ; Rise       ; CLOCK_50           ;
;  KEY[1]      ; CLOCK_50           ; 5.966  ; 5.966  ; Rise       ; CLOCK_50           ;
;  KEY[2]      ; CLOCK_50           ; 5.979  ; 5.979  ; Rise       ; CLOCK_50           ;
;  KEY[3]      ; CLOCK_50           ; 5.884  ; 5.884  ; Rise       ; CLOCK_50           ;
; PS2_CLK      ; CLOCK_50           ; 5.078  ; 5.078  ; Rise       ; CLOCK_50           ;
; PS2_DAT      ; CLOCK_50           ; 5.050  ; 5.050  ; Rise       ; CLOCK_50           ;
; SW[*]        ; CLOCK_50           ; 2.087  ; 2.087  ; Rise       ; CLOCK_50           ;
;  SW[0]       ; CLOCK_50           ; 1.854  ; 1.854  ; Rise       ; CLOCK_50           ;
;  SW[1]       ; CLOCK_50           ; 1.828  ; 1.828  ; Rise       ; CLOCK_50           ;
;  SW[2]       ; CLOCK_50           ; 1.992  ; 1.992  ; Rise       ; CLOCK_50           ;
;  SW[3]       ; CLOCK_50           ; 1.828  ; 1.828  ; Rise       ; CLOCK_50           ;
;  SW[4]       ; CLOCK_50           ; 1.734  ; 1.734  ; Rise       ; CLOCK_50           ;
;  SW[5]       ; CLOCK_50           ; 2.087  ; 2.087  ; Rise       ; CLOCK_50           ;
;  SW[6]       ; CLOCK_50           ; 1.504  ; 1.504  ; Rise       ; CLOCK_50           ;
;  SW[7]       ; CLOCK_50           ; 0.765  ; 0.765  ; Rise       ; CLOCK_50           ;
;  SW[8]       ; CLOCK_50           ; 1.252  ; 1.252  ; Rise       ; CLOCK_50           ;
;  SW[9]       ; CLOCK_50           ; 1.753  ; 1.753  ; Rise       ; CLOCK_50           ;
; KEY[*]       ; SW[9]              ; 5.785  ; 5.785  ; Fall       ; SW[9]              ;
;  KEY[0]      ; SW[9]              ; 5.496  ; 5.496  ; Fall       ; SW[9]              ;
;  KEY[1]      ; SW[9]              ; 5.483  ; 5.483  ; Fall       ; SW[9]              ;
;  KEY[2]      ; SW[9]              ; 5.722  ; 5.722  ; Fall       ; SW[9]              ;
;  KEY[3]      ; SW[9]              ; 5.785  ; 5.785  ; Fall       ; SW[9]              ;
; SW[*]        ; SW[9]              ; 1.722  ; 1.722  ; Fall       ; SW[9]              ;
;  SW[0]       ; SW[9]              ; 1.455  ; 1.455  ; Fall       ; SW[9]              ;
;  SW[1]       ; SW[9]              ; 1.672  ; 1.672  ; Fall       ; SW[9]              ;
;  SW[2]       ; SW[9]              ; 1.235  ; 1.235  ; Fall       ; SW[9]              ;
;  SW[3]       ; SW[9]              ; 1.722  ; 1.722  ; Fall       ; SW[9]              ;
;  SW[4]       ; SW[9]              ; 1.623  ; 1.623  ; Fall       ; SW[9]              ;
;  SW[5]       ; SW[9]              ; 1.535  ; 1.535  ; Fall       ; SW[9]              ;
;  SW[6]       ; SW[9]              ; 1.147  ; 1.147  ; Fall       ; SW[9]              ;
;  SW[7]       ; SW[9]              ; 0.840  ; 0.840  ; Fall       ; SW[9]              ;
;  SW[8]       ; SW[9]              ; 1.090  ; 1.090  ; Fall       ; SW[9]              ;
; KEY[*]       ; counter_div_clk[2] ; 7.011  ; 7.011  ; Rise       ; counter_div_clk[2] ;
;  KEY[0]      ; counter_div_clk[2] ; 7.011  ; 7.011  ; Rise       ; counter_div_clk[2] ;
;  KEY[1]      ; counter_div_clk[2] ; 6.972  ; 6.972  ; Rise       ; counter_div_clk[2] ;
;  KEY[2]      ; counter_div_clk[2] ; 6.958  ; 6.958  ; Rise       ; counter_div_clk[2] ;
;  KEY[3]      ; counter_div_clk[2] ; 6.913  ; 6.913  ; Rise       ; counter_div_clk[2] ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 12.094 ; 12.094 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 9.296  ; 9.296  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 9.039  ; 9.039  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 9.254  ; 9.254  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 9.338  ; 9.338  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 9.506  ; 9.506  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 8.784  ; 8.784  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 10.266 ; 10.266 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 10.090 ; 10.090 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 9.706  ; 9.706  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 12.094 ; 12.094 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 10.326 ; 10.326 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 11.381 ; 11.381 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 10.418 ; 10.418 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 11.107 ; 11.107 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 11.457 ; 11.457 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 10.594 ; 10.594 ; Rise       ; counter_div_clk[2] ;
; SW[*]        ; counter_div_clk[2] ; 3.458  ; 3.458  ; Rise       ; counter_div_clk[2] ;
;  SW[0]       ; counter_div_clk[2] ; 3.093  ; 3.093  ; Rise       ; counter_div_clk[2] ;
;  SW[1]       ; counter_div_clk[2] ; 3.268  ; 3.268  ; Rise       ; counter_div_clk[2] ;
;  SW[2]       ; counter_div_clk[2] ; 3.085  ; 3.085  ; Rise       ; counter_div_clk[2] ;
;  SW[3]       ; counter_div_clk[2] ; 3.067  ; 3.067  ; Rise       ; counter_div_clk[2] ;
;  SW[4]       ; counter_div_clk[2] ; 3.031  ; 3.031  ; Rise       ; counter_div_clk[2] ;
;  SW[5]       ; counter_div_clk[2] ; 3.458  ; 3.458  ; Rise       ; counter_div_clk[2] ;
;  SW[6]       ; counter_div_clk[2] ; 2.885  ; 2.885  ; Rise       ; counter_div_clk[2] ;
;  SW[7]       ; counter_div_clk[2] ; 2.314  ; 2.314  ; Rise       ; counter_div_clk[2] ;
;  SW[8]       ; counter_div_clk[2] ; 2.388  ; 2.388  ; Rise       ; counter_div_clk[2] ;
;  SW[9]       ; counter_div_clk[2] ; 3.048  ; 3.048  ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+--------+--------+------------+--------------------+


+---------------------------------------------------------------------------------------+
; Hold Times                                                                            ;
+--------------+--------------------+--------+--------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+--------+--------+------------+--------------------+
; KEY[*]       ; CLOCK_50           ; -2.443 ; -2.443 ; Rise       ; CLOCK_50           ;
;  KEY[0]      ; CLOCK_50           ; -2.463 ; -2.463 ; Rise       ; CLOCK_50           ;
;  KEY[1]      ; CLOCK_50           ; -2.479 ; -2.479 ; Rise       ; CLOCK_50           ;
;  KEY[2]      ; CLOCK_50           ; -2.501 ; -2.501 ; Rise       ; CLOCK_50           ;
;  KEY[3]      ; CLOCK_50           ; -2.443 ; -2.443 ; Rise       ; CLOCK_50           ;
; PS2_CLK      ; CLOCK_50           ; -2.227 ; -2.227 ; Rise       ; CLOCK_50           ;
; PS2_DAT      ; CLOCK_50           ; -2.191 ; -2.191 ; Rise       ; CLOCK_50           ;
; SW[*]        ; CLOCK_50           ; 0.426  ; 0.426  ; Rise       ; CLOCK_50           ;
;  SW[0]       ; CLOCK_50           ; -0.087 ; -0.087 ; Rise       ; CLOCK_50           ;
;  SW[1]       ; CLOCK_50           ; -0.091 ; -0.091 ; Rise       ; CLOCK_50           ;
;  SW[2]       ; CLOCK_50           ; -0.155 ; -0.155 ; Rise       ; CLOCK_50           ;
;  SW[3]       ; CLOCK_50           ; -0.101 ; -0.101 ; Rise       ; CLOCK_50           ;
;  SW[4]       ; CLOCK_50           ; -0.071 ; -0.071 ; Rise       ; CLOCK_50           ;
;  SW[5]       ; CLOCK_50           ; -0.203 ; -0.203 ; Rise       ; CLOCK_50           ;
;  SW[6]       ; CLOCK_50           ; 0.051  ; 0.051  ; Rise       ; CLOCK_50           ;
;  SW[7]       ; CLOCK_50           ; 0.426  ; 0.426  ; Rise       ; CLOCK_50           ;
;  SW[8]       ; CLOCK_50           ; 0.185  ; 0.185  ; Rise       ; CLOCK_50           ;
;  SW[9]       ; CLOCK_50           ; 0.196  ; 0.196  ; Rise       ; CLOCK_50           ;
; KEY[*]       ; SW[9]              ; -2.229 ; -2.229 ; Fall       ; SW[9]              ;
;  KEY[0]      ; SW[9]              ; -2.229 ; -2.229 ; Fall       ; SW[9]              ;
;  KEY[1]      ; SW[9]              ; -2.230 ; -2.230 ; Fall       ; SW[9]              ;
;  KEY[2]      ; SW[9]              ; -2.329 ; -2.329 ; Fall       ; SW[9]              ;
;  KEY[3]      ; SW[9]              ; -2.262 ; -2.262 ; Fall       ; SW[9]              ;
; SW[*]        ; SW[9]              ; 0.559  ; 0.559  ; Fall       ; SW[9]              ;
;  SW[0]       ; SW[9]              ; 0.144  ; 0.144  ; Fall       ; SW[9]              ;
;  SW[1]       ; SW[9]              ; 0.140  ; 0.140  ; Fall       ; SW[9]              ;
;  SW[2]       ; SW[9]              ; 0.221  ; 0.221  ; Fall       ; SW[9]              ;
;  SW[3]       ; SW[9]              ; 0.090  ; 0.090  ; Fall       ; SW[9]              ;
;  SW[4]       ; SW[9]              ; 0.156  ; 0.156  ; Fall       ; SW[9]              ;
;  SW[5]       ; SW[9]              ; 0.108  ; 0.108  ; Fall       ; SW[9]              ;
;  SW[6]       ; SW[9]              ; 0.254  ; 0.254  ; Fall       ; SW[9]              ;
;  SW[7]       ; SW[9]              ; 0.559  ; 0.559  ; Fall       ; SW[9]              ;
;  SW[8]       ; SW[9]              ; 0.429  ; 0.429  ; Fall       ; SW[9]              ;
; KEY[*]       ; counter_div_clk[2] ; -2.230 ; -2.230 ; Rise       ; counter_div_clk[2] ;
;  KEY[0]      ; counter_div_clk[2] ; -2.368 ; -2.368 ; Rise       ; counter_div_clk[2] ;
;  KEY[1]      ; counter_div_clk[2] ; -2.233 ; -2.233 ; Rise       ; counter_div_clk[2] ;
;  KEY[2]      ; counter_div_clk[2] ; -2.230 ; -2.230 ; Rise       ; counter_div_clk[2] ;
;  KEY[3]      ; counter_div_clk[2] ; -2.261 ; -2.261 ; Rise       ; counter_div_clk[2] ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; -2.571 ; -2.571 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; -3.196 ; -3.196 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; -2.571 ; -2.571 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; -3.228 ; -3.228 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; -2.830 ; -2.830 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; -2.651 ; -2.651 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; -2.925 ; -2.925 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; -3.178 ; -3.178 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; -2.851 ; -2.851 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; -3.315 ; -3.315 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; -2.701 ; -2.701 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; -3.310 ; -3.310 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; -3.166 ; -3.166 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; -2.603 ; -2.603 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; -3.021 ; -3.021 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; -3.334 ; -3.334 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; -3.019 ; -3.019 ; Rise       ; counter_div_clk[2] ;
; SW[*]        ; counter_div_clk[2] ; 0.545  ; 0.545  ; Rise       ; counter_div_clk[2] ;
;  SW[0]       ; counter_div_clk[2] ; 0.069  ; 0.069  ; Rise       ; counter_div_clk[2] ;
;  SW[1]       ; counter_div_clk[2] ; 0.211  ; 0.211  ; Rise       ; counter_div_clk[2] ;
;  SW[2]       ; counter_div_clk[2] ; 0.210  ; 0.210  ; Rise       ; counter_div_clk[2] ;
;  SW[3]       ; counter_div_clk[2] ; 0.129  ; 0.129  ; Rise       ; counter_div_clk[2] ;
;  SW[4]       ; counter_div_clk[2] ; 0.198  ; 0.198  ; Rise       ; counter_div_clk[2] ;
;  SW[5]       ; counter_div_clk[2] ; 0.108  ; 0.108  ; Rise       ; counter_div_clk[2] ;
;  SW[6]       ; counter_div_clk[2] ; 0.174  ; 0.174  ; Rise       ; counter_div_clk[2] ;
;  SW[7]       ; counter_div_clk[2] ; 0.545  ; 0.545  ; Rise       ; counter_div_clk[2] ;
;  SW[8]       ; counter_div_clk[2] ; 0.485  ; 0.485  ; Rise       ; counter_div_clk[2] ;
;  SW[9]       ; counter_div_clk[2] ; -0.363 ; -0.363 ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+--------+--------+------------+--------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port      ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; HEX0[*]        ; CLOCK_50                     ; 10.032 ; 10.032 ; Rise       ; CLOCK_50                     ;
;  HEX0[0]       ; CLOCK_50                     ; 9.655  ; 9.655  ; Rise       ; CLOCK_50                     ;
;  HEX0[1]       ; CLOCK_50                     ; 9.729  ; 9.729  ; Rise       ; CLOCK_50                     ;
;  HEX0[2]       ; CLOCK_50                     ; 9.638  ; 9.638  ; Rise       ; CLOCK_50                     ;
;  HEX0[3]       ; CLOCK_50                     ; 9.939  ; 9.939  ; Rise       ; CLOCK_50                     ;
;  HEX0[4]       ; CLOCK_50                     ; 9.707  ; 9.707  ; Rise       ; CLOCK_50                     ;
;  HEX0[5]       ; CLOCK_50                     ; 10.032 ; 10.032 ; Rise       ; CLOCK_50                     ;
;  HEX0[6]       ; CLOCK_50                     ; 9.622  ; 9.622  ; Rise       ; CLOCK_50                     ;
; HEX1[*]        ; CLOCK_50                     ; 10.488 ; 10.488 ; Rise       ; CLOCK_50                     ;
;  HEX1[0]       ; CLOCK_50                     ; 10.118 ; 10.118 ; Rise       ; CLOCK_50                     ;
;  HEX1[1]       ; CLOCK_50                     ; 10.431 ; 10.431 ; Rise       ; CLOCK_50                     ;
;  HEX1[2]       ; CLOCK_50                     ; 10.412 ; 10.412 ; Rise       ; CLOCK_50                     ;
;  HEX1[3]       ; CLOCK_50                     ; 10.413 ; 10.413 ; Rise       ; CLOCK_50                     ;
;  HEX1[4]       ; CLOCK_50                     ; 10.340 ; 10.340 ; Rise       ; CLOCK_50                     ;
;  HEX1[5]       ; CLOCK_50                     ; 10.488 ; 10.488 ; Rise       ; CLOCK_50                     ;
;  HEX1[6]       ; CLOCK_50                     ; 10.269 ; 10.269 ; Rise       ; CLOCK_50                     ;
; HEX2[*]        ; CLOCK_50                     ; 10.302 ; 10.302 ; Rise       ; CLOCK_50                     ;
;  HEX2[0]       ; CLOCK_50                     ; 10.224 ; 10.224 ; Rise       ; CLOCK_50                     ;
;  HEX2[1]       ; CLOCK_50                     ; 9.883  ; 9.883  ; Rise       ; CLOCK_50                     ;
;  HEX2[2]       ; CLOCK_50                     ; 10.160 ; 10.160 ; Rise       ; CLOCK_50                     ;
;  HEX2[3]       ; CLOCK_50                     ; 10.071 ; 10.071 ; Rise       ; CLOCK_50                     ;
;  HEX2[4]       ; CLOCK_50                     ; 10.302 ; 10.302 ; Rise       ; CLOCK_50                     ;
;  HEX2[5]       ; CLOCK_50                     ; 10.102 ; 10.102 ; Rise       ; CLOCK_50                     ;
;  HEX2[6]       ; CLOCK_50                     ; 10.098 ; 10.098 ; Rise       ; CLOCK_50                     ;
; HEX3[*]        ; CLOCK_50                     ; 10.694 ; 10.694 ; Rise       ; CLOCK_50                     ;
;  HEX3[0]       ; CLOCK_50                     ; 10.694 ; 10.694 ; Rise       ; CLOCK_50                     ;
;  HEX3[1]       ; CLOCK_50                     ; 10.603 ; 10.603 ; Rise       ; CLOCK_50                     ;
;  HEX3[2]       ; CLOCK_50                     ; 10.580 ; 10.580 ; Rise       ; CLOCK_50                     ;
;  HEX3[3]       ; CLOCK_50                     ; 9.215  ; 9.215  ; Rise       ; CLOCK_50                     ;
;  HEX3[4]       ; CLOCK_50                     ; 9.998  ; 9.998  ; Rise       ; CLOCK_50                     ;
;  HEX3[5]       ; CLOCK_50                     ; 9.892  ; 9.892  ; Rise       ; CLOCK_50                     ;
;  HEX3[6]       ; CLOCK_50                     ; 9.794  ; 9.794  ; Rise       ; CLOCK_50                     ;
; LEDG[*]        ; CLOCK_50                     ; 8.946  ; 8.946  ; Rise       ; CLOCK_50                     ;
;  LEDG[0]       ; CLOCK_50                     ; 8.873  ; 8.873  ; Rise       ; CLOCK_50                     ;
;  LEDG[1]       ; CLOCK_50                     ; 8.829  ; 8.829  ; Rise       ; CLOCK_50                     ;
;  LEDG[2]       ; CLOCK_50                     ; 8.522  ; 8.522  ; Rise       ; CLOCK_50                     ;
;  LEDG[3]       ; CLOCK_50                     ; 8.025  ; 8.025  ; Rise       ; CLOCK_50                     ;
;  LEDG[4]       ; CLOCK_50                     ; 8.946  ; 8.946  ; Rise       ; CLOCK_50                     ;
;  LEDG[5]       ; CLOCK_50                     ; 8.867  ; 8.867  ; Rise       ; CLOCK_50                     ;
;  LEDG[6]       ; CLOCK_50                     ; 8.490  ; 8.490  ; Rise       ; CLOCK_50                     ;
;  LEDG[7]       ; CLOCK_50                     ; 8.929  ; 8.929  ; Rise       ; CLOCK_50                     ;
; LEDR[*]        ; CLOCK_50                     ; 9.457  ; 9.457  ; Rise       ; CLOCK_50                     ;
;  LEDR[0]       ; CLOCK_50                     ; 9.152  ; 9.152  ; Rise       ; CLOCK_50                     ;
;  LEDR[1]       ; CLOCK_50                     ; 8.656  ; 8.656  ; Rise       ; CLOCK_50                     ;
;  LEDR[2]       ; CLOCK_50                     ; 9.045  ; 9.045  ; Rise       ; CLOCK_50                     ;
;  LEDR[3]       ; CLOCK_50                     ; 9.457  ; 9.457  ; Rise       ; CLOCK_50                     ;
;  LEDR[4]       ; CLOCK_50                     ; 9.090  ; 9.090  ; Rise       ; CLOCK_50                     ;
;  LEDR[5]       ; CLOCK_50                     ; 8.367  ; 8.367  ; Rise       ; CLOCK_50                     ;
;  LEDR[6]       ; CLOCK_50                     ; 9.312  ; 9.312  ; Rise       ; CLOCK_50                     ;
;  LEDR[7]       ; CLOCK_50                     ; 9.280  ; 9.280  ; Rise       ; CLOCK_50                     ;
; PS2_DAT        ; CLOCK_50                     ; 10.144 ; 10.144 ; Rise       ; CLOCK_50                     ;
; SRAM_LB_N      ; CLOCK_50                     ; 10.963 ; 10.963 ; Rise       ; CLOCK_50                     ;
; SRAM_UB_N      ; CLOCK_50                     ; 10.486 ; 10.486 ; Rise       ; CLOCK_50                     ;
; SRAM_WE_N      ; CLOCK_50                     ; 10.797 ; 10.797 ; Rise       ; CLOCK_50                     ;
; SRAM_ADDR[*]   ; counter_div_clk[2]           ; 80.529 ; 80.529 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[0]  ; counter_div_clk[2]           ; 74.897 ; 74.897 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[1]  ; counter_div_clk[2]           ; 75.089 ; 75.089 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[2]  ; counter_div_clk[2]           ; 75.116 ; 75.116 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[3]  ; counter_div_clk[2]           ; 74.348 ; 74.348 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[4]  ; counter_div_clk[2]           ; 74.461 ; 74.461 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[5]  ; counter_div_clk[2]           ; 73.808 ; 73.808 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[6]  ; counter_div_clk[2]           ; 75.241 ; 75.241 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[7]  ; counter_div_clk[2]           ; 74.050 ; 74.050 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[8]  ; counter_div_clk[2]           ; 75.319 ; 75.319 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[9]  ; counter_div_clk[2]           ; 72.903 ; 72.903 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[10] ; counter_div_clk[2]           ; 75.019 ; 75.019 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[11] ; counter_div_clk[2]           ; 80.529 ; 80.529 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[12] ; counter_div_clk[2]           ; 79.748 ; 79.748 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[13] ; counter_div_clk[2]           ; 80.048 ; 80.048 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[14] ; counter_div_clk[2]           ; 80.030 ; 80.030 ; Rise       ; counter_div_clk[2]           ;
; SRAM_DQ[*]     ; counter_div_clk[2]           ; 20.585 ; 20.585 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[0]    ; counter_div_clk[2]           ; 14.133 ; 14.133 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[1]    ; counter_div_clk[2]           ; 13.873 ; 13.873 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[2]    ; counter_div_clk[2]           ; 14.529 ; 14.529 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[3]    ; counter_div_clk[2]           ; 15.183 ; 15.183 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[4]    ; counter_div_clk[2]           ; 18.601 ; 18.601 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[5]    ; counter_div_clk[2]           ; 14.553 ; 14.553 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[6]    ; counter_div_clk[2]           ; 14.745 ; 14.745 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[7]    ; counter_div_clk[2]           ; 13.663 ; 13.663 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[8]    ; counter_div_clk[2]           ; 16.045 ; 16.045 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[9]    ; counter_div_clk[2]           ; 16.885 ; 16.885 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[10]   ; counter_div_clk[2]           ; 18.381 ; 18.381 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[11]   ; counter_div_clk[2]           ; 17.927 ; 17.927 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[12]   ; counter_div_clk[2]           ; 20.585 ; 20.585 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[13]   ; counter_div_clk[2]           ; 19.618 ; 19.618 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[14]   ; counter_div_clk[2]           ; 16.138 ; 16.138 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[15]   ; counter_div_clk[2]           ; 16.228 ; 16.228 ; Rise       ; counter_div_clk[2]           ;
; SRAM_LB_N      ; counter_div_clk[2]           ; 74.758 ; 74.758 ; Rise       ; counter_div_clk[2]           ;
; SRAM_UB_N      ; counter_div_clk[2]           ; 74.238 ; 74.238 ; Rise       ; counter_div_clk[2]           ;
; SRAM_WE_N      ; counter_div_clk[2]           ; 81.821 ; 81.821 ; Rise       ; counter_div_clk[2]           ;
; VGA_B[*]       ; vga_controller:vga|clk_25mhz ; 30.487 ; 30.487 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[0]      ; vga_controller:vga|clk_25mhz ; 30.279 ; 30.279 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[1]      ; vga_controller:vga|clk_25mhz ; 30.473 ; 30.473 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[2]      ; vga_controller:vga|clk_25mhz ; 30.487 ; 30.487 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[3]      ; vga_controller:vga|clk_25mhz ; 30.454 ; 30.454 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_G[*]       ; vga_controller:vga|clk_25mhz ; 30.316 ; 30.316 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[0]      ; vga_controller:vga|clk_25mhz ; 29.820 ; 29.820 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[1]      ; vga_controller:vga|clk_25mhz ; 29.610 ; 29.610 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[2]      ; vga_controller:vga|clk_25mhz ; 30.144 ; 30.144 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[3]      ; vga_controller:vga|clk_25mhz ; 30.316 ; 30.316 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_HS         ; vga_controller:vga|clk_25mhz ; 10.731 ; 10.731 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_R[*]       ; vga_controller:vga|clk_25mhz ; 30.304 ; 30.304 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[0]      ; vga_controller:vga|clk_25mhz ; 30.304 ; 30.304 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[1]      ; vga_controller:vga|clk_25mhz ; 29.537 ; 29.537 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[2]      ; vga_controller:vga|clk_25mhz ; 30.049 ; 30.049 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[3]      ; vga_controller:vga|clk_25mhz ; 30.134 ; 30.134 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_VS         ; vga_controller:vga|clk_25mhz ; 10.798 ; 10.798 ; Rise       ; vga_controller:vga|clk_25mhz ;
+----------------+------------------------------+--------+--------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+----------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port      ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+----------------+------------------------------+-------+-------+------------+------------------------------+
; HEX0[*]        ; CLOCK_50                     ; 4.384 ; 4.384 ; Rise       ; CLOCK_50                     ;
;  HEX0[0]       ; CLOCK_50                     ; 4.437 ; 4.437 ; Rise       ; CLOCK_50                     ;
;  HEX0[1]       ; CLOCK_50                     ; 4.499 ; 4.499 ; Rise       ; CLOCK_50                     ;
;  HEX0[2]       ; CLOCK_50                     ; 4.600 ; 4.600 ; Rise       ; CLOCK_50                     ;
;  HEX0[3]       ; CLOCK_50                     ; 4.614 ; 4.614 ; Rise       ; CLOCK_50                     ;
;  HEX0[4]       ; CLOCK_50                     ; 4.384 ; 4.384 ; Rise       ; CLOCK_50                     ;
;  HEX0[5]       ; CLOCK_50                     ; 4.689 ; 4.689 ; Rise       ; CLOCK_50                     ;
;  HEX0[6]       ; CLOCK_50                     ; 4.583 ; 4.583 ; Rise       ; CLOCK_50                     ;
; HEX1[*]        ; CLOCK_50                     ; 4.700 ; 4.700 ; Rise       ; CLOCK_50                     ;
;  HEX1[0]       ; CLOCK_50                     ; 4.700 ; 4.700 ; Rise       ; CLOCK_50                     ;
;  HEX1[1]       ; CLOCK_50                     ; 4.794 ; 4.794 ; Rise       ; CLOCK_50                     ;
;  HEX1[2]       ; CLOCK_50                     ; 4.790 ; 4.790 ; Rise       ; CLOCK_50                     ;
;  HEX1[3]       ; CLOCK_50                     ; 4.794 ; 4.794 ; Rise       ; CLOCK_50                     ;
;  HEX1[4]       ; CLOCK_50                     ; 4.792 ; 4.792 ; Rise       ; CLOCK_50                     ;
;  HEX1[5]       ; CLOCK_50                     ; 4.827 ; 4.827 ; Rise       ; CLOCK_50                     ;
;  HEX1[6]       ; CLOCK_50                     ; 4.848 ; 4.848 ; Rise       ; CLOCK_50                     ;
; HEX2[*]        ; CLOCK_50                     ; 4.590 ; 4.590 ; Rise       ; CLOCK_50                     ;
;  HEX2[0]       ; CLOCK_50                     ; 4.830 ; 4.830 ; Rise       ; CLOCK_50                     ;
;  HEX2[1]       ; CLOCK_50                     ; 4.752 ; 4.752 ; Rise       ; CLOCK_50                     ;
;  HEX2[2]       ; CLOCK_50                     ; 4.918 ; 4.918 ; Rise       ; CLOCK_50                     ;
;  HEX2[3]       ; CLOCK_50                     ; 4.820 ; 4.820 ; Rise       ; CLOCK_50                     ;
;  HEX2[4]       ; CLOCK_50                     ; 4.590 ; 4.590 ; Rise       ; CLOCK_50                     ;
;  HEX2[5]       ; CLOCK_50                     ; 4.810 ; 4.810 ; Rise       ; CLOCK_50                     ;
;  HEX2[6]       ; CLOCK_50                     ; 4.788 ; 4.788 ; Rise       ; CLOCK_50                     ;
; HEX3[*]        ; CLOCK_50                     ; 4.319 ; 4.319 ; Rise       ; CLOCK_50                     ;
;  HEX3[0]       ; CLOCK_50                     ; 4.782 ; 4.782 ; Rise       ; CLOCK_50                     ;
;  HEX3[1]       ; CLOCK_50                     ; 4.924 ; 4.924 ; Rise       ; CLOCK_50                     ;
;  HEX3[2]       ; CLOCK_50                     ; 4.924 ; 4.924 ; Rise       ; CLOCK_50                     ;
;  HEX3[3]       ; CLOCK_50                     ; 4.319 ; 4.319 ; Rise       ; CLOCK_50                     ;
;  HEX3[4]       ; CLOCK_50                     ; 4.445 ; 4.445 ; Rise       ; CLOCK_50                     ;
;  HEX3[5]       ; CLOCK_50                     ; 4.478 ; 4.478 ; Rise       ; CLOCK_50                     ;
;  HEX3[6]       ; CLOCK_50                     ; 4.448 ; 4.448 ; Rise       ; CLOCK_50                     ;
; LEDG[*]        ; CLOCK_50                     ; 4.269 ; 4.269 ; Rise       ; CLOCK_50                     ;
;  LEDG[0]       ; CLOCK_50                     ; 4.543 ; 4.543 ; Rise       ; CLOCK_50                     ;
;  LEDG[1]       ; CLOCK_50                     ; 4.551 ; 4.551 ; Rise       ; CLOCK_50                     ;
;  LEDG[2]       ; CLOCK_50                     ; 4.440 ; 4.440 ; Rise       ; CLOCK_50                     ;
;  LEDG[3]       ; CLOCK_50                     ; 4.269 ; 4.269 ; Rise       ; CLOCK_50                     ;
;  LEDG[4]       ; CLOCK_50                     ; 4.628 ; 4.628 ; Rise       ; CLOCK_50                     ;
;  LEDG[5]       ; CLOCK_50                     ; 4.590 ; 4.590 ; Rise       ; CLOCK_50                     ;
;  LEDG[6]       ; CLOCK_50                     ; 4.429 ; 4.429 ; Rise       ; CLOCK_50                     ;
;  LEDG[7]       ; CLOCK_50                     ; 4.616 ; 4.616 ; Rise       ; CLOCK_50                     ;
; LEDR[*]        ; CLOCK_50                     ; 4.405 ; 4.405 ; Rise       ; CLOCK_50                     ;
;  LEDR[0]       ; CLOCK_50                     ; 4.636 ; 4.636 ; Rise       ; CLOCK_50                     ;
;  LEDR[1]       ; CLOCK_50                     ; 4.502 ; 4.502 ; Rise       ; CLOCK_50                     ;
;  LEDR[2]       ; CLOCK_50                     ; 4.681 ; 4.681 ; Rise       ; CLOCK_50                     ;
;  LEDR[3]       ; CLOCK_50                     ; 4.840 ; 4.840 ; Rise       ; CLOCK_50                     ;
;  LEDR[4]       ; CLOCK_50                     ; 4.730 ; 4.730 ; Rise       ; CLOCK_50                     ;
;  LEDR[5]       ; CLOCK_50                     ; 4.405 ; 4.405 ; Rise       ; CLOCK_50                     ;
;  LEDR[6]       ; CLOCK_50                     ; 4.734 ; 4.734 ; Rise       ; CLOCK_50                     ;
;  LEDR[7]       ; CLOCK_50                     ; 4.784 ; 4.784 ; Rise       ; CLOCK_50                     ;
; PS2_DAT        ; CLOCK_50                     ; 4.734 ; 4.734 ; Rise       ; CLOCK_50                     ;
; SRAM_LB_N      ; CLOCK_50                     ; 5.408 ; 5.408 ; Rise       ; CLOCK_50                     ;
; SRAM_UB_N      ; CLOCK_50                     ; 5.192 ; 5.192 ; Rise       ; CLOCK_50                     ;
; SRAM_WE_N      ; CLOCK_50                     ; 5.355 ; 5.355 ; Rise       ; CLOCK_50                     ;
; SRAM_ADDR[*]   ; counter_div_clk[2]           ; 4.338 ; 4.338 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[0]  ; counter_div_clk[2]           ; 5.321 ; 5.321 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[1]  ; counter_div_clk[2]           ; 4.984 ; 4.984 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[2]  ; counter_div_clk[2]           ; 4.956 ; 4.956 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[3]  ; counter_div_clk[2]           ; 4.898 ; 4.898 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[4]  ; counter_div_clk[2]           ; 5.081 ; 5.081 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[5]  ; counter_div_clk[2]           ; 4.558 ; 4.558 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[6]  ; counter_div_clk[2]           ; 4.629 ; 4.629 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[7]  ; counter_div_clk[2]           ; 4.830 ; 4.830 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[8]  ; counter_div_clk[2]           ; 4.583 ; 4.583 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[9]  ; counter_div_clk[2]           ; 4.338 ; 4.338 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[10] ; counter_div_clk[2]           ; 4.676 ; 4.676 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[11] ; counter_div_clk[2]           ; 4.863 ; 4.863 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[12] ; counter_div_clk[2]           ; 4.849 ; 4.849 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[13] ; counter_div_clk[2]           ; 4.799 ; 4.799 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[14] ; counter_div_clk[2]           ; 4.743 ; 4.743 ; Rise       ; counter_div_clk[2]           ;
; SRAM_DQ[*]     ; counter_div_clk[2]           ; 4.519 ; 4.519 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[0]    ; counter_div_clk[2]           ; 4.795 ; 4.795 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[1]    ; counter_div_clk[2]           ; 4.711 ; 4.711 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[2]    ; counter_div_clk[2]           ; 4.542 ; 4.542 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[3]    ; counter_div_clk[2]           ; 5.165 ; 5.165 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[4]    ; counter_div_clk[2]           ; 5.964 ; 5.964 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[5]    ; counter_div_clk[2]           ; 4.776 ; 4.776 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[6]    ; counter_div_clk[2]           ; 5.078 ; 5.078 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[7]    ; counter_div_clk[2]           ; 4.803 ; 4.803 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[8]    ; counter_div_clk[2]           ; 4.519 ; 4.519 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[9]    ; counter_div_clk[2]           ; 4.597 ; 4.597 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[10]   ; counter_div_clk[2]           ; 4.913 ; 4.913 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[11]   ; counter_div_clk[2]           ; 5.027 ; 5.027 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[12]   ; counter_div_clk[2]           ; 4.639 ; 4.639 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[13]   ; counter_div_clk[2]           ; 4.582 ; 4.582 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[14]   ; counter_div_clk[2]           ; 4.692 ; 4.692 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[15]   ; counter_div_clk[2]           ; 4.966 ; 4.966 ; Rise       ; counter_div_clk[2]           ;
; SRAM_LB_N      ; counter_div_clk[2]           ; 5.182 ; 5.182 ; Rise       ; counter_div_clk[2]           ;
; SRAM_UB_N      ; counter_div_clk[2]           ; 4.966 ; 4.966 ; Rise       ; counter_div_clk[2]           ;
; SRAM_WE_N      ; counter_div_clk[2]           ; 4.612 ; 4.612 ; Rise       ; counter_div_clk[2]           ;
; VGA_B[*]       ; vga_controller:vga|clk_25mhz ; 4.749 ; 4.749 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[0]      ; vga_controller:vga|clk_25mhz ; 4.749 ; 4.749 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[1]      ; vga_controller:vga|clk_25mhz ; 4.806 ; 4.806 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[2]      ; vga_controller:vga|clk_25mhz ; 4.858 ; 4.858 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[3]      ; vga_controller:vga|clk_25mhz ; 4.786 ; 4.786 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_G[*]       ; vga_controller:vga|clk_25mhz ; 4.483 ; 4.483 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[0]      ; vga_controller:vga|clk_25mhz ; 4.546 ; 4.546 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[1]      ; vga_controller:vga|clk_25mhz ; 4.483 ; 4.483 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[2]      ; vga_controller:vga|clk_25mhz ; 4.676 ; 4.676 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[3]      ; vga_controller:vga|clk_25mhz ; 4.783 ; 4.783 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_HS         ; vga_controller:vga|clk_25mhz ; 4.441 ; 4.441 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_R[*]       ; vga_controller:vga|clk_25mhz ; 4.435 ; 4.435 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[0]      ; vga_controller:vga|clk_25mhz ; 4.698 ; 4.698 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[1]      ; vga_controller:vga|clk_25mhz ; 4.435 ; 4.435 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[2]      ; vga_controller:vga|clk_25mhz ; 4.619 ; 4.619 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[3]      ; vga_controller:vga|clk_25mhz ; 4.655 ; 4.655 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_VS         ; vga_controller:vga|clk_25mhz ; 4.468 ; 4.468 ; Rise       ; vga_controller:vga|clk_25mhz ;
+----------------+------------------------------+-------+-------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+------------------------------+------------------------------+--------------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+--------------+----------+----------+----------+
; CLOCK_50                     ; CLOCK_50                     ; 4975         ; 0        ; 0        ; 0        ;
; counter_div_clk[2]           ; CLOCK_50                     ; > 2147483647 ; 1        ; 0        ; 0        ;
; SW[9]                        ; CLOCK_50                     ; 98           ; 111      ; 0        ; 0        ;
; vga_controller:vga|clk_25mhz ; CLOCK_50                     ; 1            ; 1        ; 0        ; 0        ;
; CLOCK_50                     ; counter_div_clk[2]           ; 146          ; 0        ; 0        ; 0        ;
; counter_div_clk[2]           ; counter_div_clk[2]           ; > 2147483647 ; 0        ; 0        ; 0        ;
; SW[9]                        ; counter_div_clk[2]           ; 141          ; 167      ; 0        ; 0        ;
; vga_controller:vga|clk_25mhz ; counter_div_clk[2]           ; 1728         ; 0        ; 0        ; 0        ;
; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; > 2147483647 ; 0        ; 0        ; 0        ;
; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 3584         ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+------------------------------+------------------------------+--------------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+--------------+----------+----------+----------+
; CLOCK_50                     ; CLOCK_50                     ; 4975         ; 0        ; 0        ; 0        ;
; counter_div_clk[2]           ; CLOCK_50                     ; > 2147483647 ; 1        ; 0        ; 0        ;
; SW[9]                        ; CLOCK_50                     ; 98           ; 111      ; 0        ; 0        ;
; vga_controller:vga|clk_25mhz ; CLOCK_50                     ; 1            ; 1        ; 0        ; 0        ;
; CLOCK_50                     ; counter_div_clk[2]           ; 146          ; 0        ; 0        ; 0        ;
; counter_div_clk[2]           ; counter_div_clk[2]           ; > 2147483647 ; 0        ; 0        ; 0        ;
; SW[9]                        ; counter_div_clk[2]           ; 141          ; 167      ; 0        ; 0        ;
; vga_controller:vga|clk_25mhz ; counter_div_clk[2]           ; 1728         ; 0        ; 0        ; 0        ;
; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; > 2147483647 ; 0        ; 0        ; 0        ;
; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 3584         ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------+
; Recovery Transfers                                                                    ;
+------------+------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------------------------+----------+----------+----------+----------+
; SW[9]      ; CLOCK_50                     ; 1        ; 1        ; 0        ; 0        ;
; SW[9]      ; counter_div_clk[2]           ; 195      ; 195      ; 0        ; 0        ;
; SW[9]      ; vga_controller:vga|clk_25mhz ; 20       ; 20       ; 0        ; 0        ;
+------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------+
; Removal Transfers                                                                     ;
+------------+------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------------------------+----------+----------+----------+----------+
; SW[9]      ; CLOCK_50                     ; 1        ; 1        ; 0        ; 0        ;
; SW[9]      ; counter_div_clk[2]           ; 195      ; 195      ; 0        ; 0        ;
; SW[9]      ; vga_controller:vga|clk_25mhz ; 20       ; 20       ; 0        ; 0        ;
+------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 31    ; 31    ;
; Unconstrained Input Port Paths  ; 405   ; 405   ;
; Unconstrained Output Ports      ; 93    ; 93    ;
; Unconstrained Output Port Paths ; 11491 ; 11491 ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon May 22 22:35:43 2017
Info: Command: quartus_sta sisa -c sisa
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 15 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'sisa.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name counter_div_clk[2] counter_div_clk[2]
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name vga_controller:vga|clk_25mhz vga_controller:vga|clk_25mhz
    Info (332105): create_clock -period 1.000 -name SW[9] SW[9]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -76.857
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -76.857    -16966.567 counter_div_clk[2] 
    Info (332119):   -74.849    -15034.142 vga_controller:vga|clk_25mhz 
    Info (332119):   -71.742     -7363.585 CLOCK_50 
Info (332146): Worst-case hold slack is -2.695
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.695        -5.390 CLOCK_50 
    Info (332119):     0.445         0.000 counter_div_clk[2] 
    Info (332119):     0.445         0.000 vga_controller:vga|clk_25mhz 
Info (332146): Worst-case recovery slack is -0.516
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.516       -26.625 counter_div_clk[2] 
    Info (332119):    -0.113        -2.260 vga_controller:vga|clk_25mhz 
    Info (332119):     0.291         0.000 CLOCK_50 
Info (332146): Worst-case removal slack is -0.039
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.039        -0.039 CLOCK_50 
    Info (332119):     0.365         0.000 counter_div_clk[2] 
    Info (332119):     0.365         0.000 vga_controller:vga|clk_25mhz 
Info (332146): Worst-case minimum pulse width slack is -2.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.064     -1807.736 vga_controller:vga|clk_25mhz 
    Info (332119):    -1.631     -1182.083 CLOCK_50 
    Info (332119):    -1.631        -1.631 SW[9] 
    Info (332119):    -0.611      -564.564 counter_div_clk[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -28.268
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -28.268     -6168.405 counter_div_clk[2] 
    Info (332119):   -27.506     -5396.345 vga_controller:vga|clk_25mhz 
    Info (332119):   -26.200     -2240.867 CLOCK_50 
Info (332146): Worst-case hold slack is -1.725
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.725       -10.242 CLOCK_50 
    Info (332119):     0.215         0.000 counter_div_clk[2] 
    Info (332119):     0.215         0.000 vga_controller:vga|clk_25mhz 
Info (332146): Worst-case recovery slack is -0.057
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.057        -0.574 counter_div_clk[2] 
    Info (332119):     0.128         0.000 vga_controller:vga|clk_25mhz 
    Info (332119):     0.408         0.000 CLOCK_50 
Info (332146): Worst-case removal slack is -0.028
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.028        -0.028 CLOCK_50 
    Info (332119):     0.252         0.000 counter_div_clk[2] 
    Info (332119):     0.252         0.000 vga_controller:vga|clk_25mhz 
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627     -1425.728 vga_controller:vga|clk_25mhz 
    Info (332119):    -1.380      -967.380 CLOCK_50 
    Info (332119):    -1.380        -1.380 SW[9] 
    Info (332119):    -0.500      -462.000 counter_div_clk[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 511 megabytes
    Info: Processing ended: Mon May 22 22:35:50 2017
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:06


