Fitter report for pwm
Sat May 13 12:17:25 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Other Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+------------------------------------+--------------------------------------------------+
; Fitter Status                      ; Successful - Sat May 13 12:17:25 2017            ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name                      ; pwm                                              ;
; Top-level Entity Name              ; pwm                                              ;
; Family                             ; Cyclone IV E                                     ;
; Device                             ; EP4CE6F17C8                                      ;
; Timing Models                      ; Final                                            ;
; Total logic elements               ; 831 / 6,272 ( 13 % )                             ;
;     Total combinational functions  ; 824 / 6,272 ( 13 % )                             ;
;     Dedicated logic registers      ; 85 / 6,272 ( 1 % )                               ;
; Total registers                    ; 85                                               ;
; Total pins                         ; 24 / 180 ( 13 % )                                ;
; Total virtual pins                 ; 0                                                ;
; Total memory bits                  ; 0 / 276,480 ( 0 % )                              ;
; Embedded Multiplier 9-bit elements ; 3 / 30 ( 10 % )                                  ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                    ;
+------------------------------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; EP4CE6F17C8         ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V               ;                                       ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                            ; On                  ; On                                    ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                  ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                 ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; PCI I/O                                                                    ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                 ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.29        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  42.9%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------+
; I/O Assignment Warnings                                  ;
+-------------------+--------------------------------------+
; Pin Name          ; Reason                               ;
+-------------------+--------------------------------------+
; Digitron_Out[0]   ; Missing drive strength and slew rate ;
; Digitron_Out[1]   ; Missing drive strength and slew rate ;
; Digitron_Out[2]   ; Missing drive strength and slew rate ;
; Digitron_Out[3]   ; Missing drive strength and slew rate ;
; Digitron_Out[4]   ; Missing drive strength and slew rate ;
; Digitron_Out[5]   ; Missing drive strength and slew rate ;
; Digitron_Out[6]   ; Missing drive strength and slew rate ;
; Digitron_Out[7]   ; Missing drive strength and slew rate ;
; DigitronCS_Out[0] ; Missing drive strength and slew rate ;
; DigitronCS_Out[1] ; Missing drive strength and slew rate ;
; DigitronCS_Out[2] ; Missing drive strength and slew rate ;
; DigitronCS_Out[3] ; Missing drive strength and slew rate ;
; DigitronCS_Out[4] ; Missing drive strength and slew rate ;
; DigitronCS_Out[5] ; Missing drive strength and slew rate ;
; PWM_LED_Out       ; Missing drive strength and slew rate ;
; PWM_EPI_Out       ; Missing drive strength and slew rate ;
+-------------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                          ;
+------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------+------------------+-----------------------+
; Node                                     ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                        ; Destination Port ; Destination Port Name ;
+------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------+------------------+-----------------------+
; Duty_Period_Adjust_module:U1|Count_P[18] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Duty_Period_Adjust_module:U1|Count_P[18] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Duty_Period_Adjust_module:U1|Count_P[18]~_Duplicate_1                   ; Q                ;                       ;
; Duty_Period_Adjust_module:U1|Count_P[19] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Duty_Period_Adjust_module:U1|Count_P[19] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Duty_Period_Adjust_module:U1|Count_P[19]~_Duplicate_1                   ; Q                ;                       ;
; Duty_Period_Adjust_module:U1|Count_P[20] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Duty_Period_Adjust_module:U1|Count_P[20] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Duty_Period_Adjust_module:U1|Count_P[20]~_Duplicate_1                   ; Q                ;                       ;
; Duty_Period_Adjust_module:U1|Count_P[21] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Duty_Period_Adjust_module:U1|Count_P[21] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Duty_Period_Adjust_module:U1|Count_P[21]~_Duplicate_1                   ; Q                ;                       ;
; Duty_Period_Adjust_module:U1|Count_P[22] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Duty_Period_Adjust_module:U1|Count_P[22] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Duty_Period_Adjust_module:U1|Count_P[22]~_Duplicate_1                   ; Q                ;                       ;
; Duty_Period_Adjust_module:U1|Count_P[23] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult3 ; DATAB            ;                       ;
; Duty_Period_Adjust_module:U1|Count_P[23] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Duty_Period_Adjust_module:U1|Count_P[23]~_Duplicate_1                   ; Q                ;                       ;
+------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 971 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 971 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 963     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 8       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/LQbishe/shiyan/14 pwm/output_files/pwm.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 831 / 6,272 ( 13 % ) ;
;     -- Combinational with no register       ; 746                  ;
;     -- Register only                        ; 7                    ;
;     -- Combinational with a register        ; 78                   ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 221                  ;
;     -- 3 input functions                    ; 208                  ;
;     -- <=2 input functions                  ; 395                  ;
;     -- Register only                        ; 7                    ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 534                  ;
;     -- arithmetic mode                      ; 290                  ;
;                                             ;                      ;
; Total registers*                            ; 85 / 7,124 ( 1 % )   ;
;     -- Dedicated logic registers            ; 85 / 6,272 ( 1 % )   ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 61 / 392 ( 16 % )    ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 24 / 180 ( 13 % )    ;
;     -- Clock pins                           ; 1 / 3 ( 33 % )       ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )        ;
;                                             ;                      ;
; Global signals                              ; 1                    ;
; M9Ks                                        ; 0 / 30 ( 0 % )       ;
; Total block memory bits                     ; 0 / 276,480 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 276,480 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 3 / 30 ( 10 % )      ;
; PLLs                                        ; 0 / 2 ( 0 % )        ;
; Global clocks                               ; 1 / 10 ( 10 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%         ;
; Peak interconnect usage (total/H/V)         ; 4% / 5% / 4%         ;
; Maximum fan-out                             ; 86                   ;
; Highest non-global fan-out                  ; 75                   ;
; Total fan-out                               ; 2636                 ;
; Average fan-out                             ; 2.70                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 831 / 6272 ( 13 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 746                 ; 0                              ;
;     -- Register only                        ; 7                   ; 0                              ;
;     -- Combinational with a register        ; 78                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 221                 ; 0                              ;
;     -- 3 input functions                    ; 208                 ; 0                              ;
;     -- <=2 input functions                  ; 395                 ; 0                              ;
;     -- Register only                        ; 7                   ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 534                 ; 0                              ;
;     -- arithmetic mode                      ; 290                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 85                  ; 0                              ;
;     -- Dedicated logic registers            ; 85 / 6272 ( 1 % )   ; 0 / 6272 ( 0 % )               ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 61 / 392 ( 16 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 24                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 3 / 30 ( 10 % )     ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 1 / 12 ( 8 % )      ; 0 / 12 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2684                ; 4                              ;
;     -- Registered Connections               ; 380                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 8                   ; 0                              ;
;     -- Output Ports                         ; 16                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                           ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; AddDuty_In      ; K16   ; 5        ; 34           ; 9            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; AddPeriod_In    ; J16   ; 5        ; 34           ; 9            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; CLK             ; E1    ; 1        ; 0            ; 11           ; 7            ; 86                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Count_D_Display ; P15   ; 5        ; 34           ; 4            ; 14           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Count_P_Display ; P16   ; 5        ; 34           ; 5            ; 21           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; RSTn            ; R16   ; 5        ; 34           ; 5            ; 14           ; 75                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SubDuty_In      ; J15   ; 5        ; 34           ; 10           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SubPeriod_In    ; J14   ; 5        ; 34           ; 10           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; DigitronCS_Out[0] ; C14   ; 7        ; 32           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DigitronCS_Out[1] ; D14   ; 7        ; 32           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DigitronCS_Out[2] ; G11   ; 6        ; 34           ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DigitronCS_Out[3] ; F11   ; 7        ; 23           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DigitronCS_Out[4] ; C11   ; 7        ; 23           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DigitronCS_Out[5] ; D12   ; 7        ; 30           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digitron_Out[0]   ; D9    ; 7        ; 18           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digitron_Out[1]   ; E10   ; 7        ; 28           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digitron_Out[2]   ; E8    ; 8        ; 13           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digitron_Out[3]   ; D11   ; 7        ; 32           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digitron_Out[4]   ; C8    ; 8        ; 13           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digitron_Out[5]   ; D8    ; 8        ; 13           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digitron_Out[6]   ; E9    ; 7        ; 18           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Digitron_Out[7]   ; C9    ; 7        ; 18           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM_EPI_Out       ; A6    ; 8        ; 9            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM_LED_Out       ; A5    ; 8        ; 7            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; J16      ; DIFFIO_R7n, DEV_OE          ; Use as regular IO        ; AddPeriod_In            ; Dual Purpose Pin          ;
; J15      ; DIFFIO_R7p, DEV_CLRn        ; Use as regular IO        ; SubDuty_In              ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; E8       ; DIFFIO_T10n, DATA2          ; Use as regular IO        ; Digitron_Out[2]         ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T6n, DATA7           ; Use as regular IO        ; PWM_LED_Out             ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 5 / 17 ( 29 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 26 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 27 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 7 / 25 ( 28 % )  ; 2.5V          ; --           ;
; 6        ; 1 / 14 ( 7 % )   ; 2.5V          ; --           ;
; 7        ; 10 / 26 ( 38 % ) ; 2.5V          ; --           ;
; 8        ; 5 / 26 ( 19 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A3       ; 200        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 196        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 192        ; 8        ; PWM_LED_Out                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 188        ; 8        ; PWM_EPI_Out                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 183        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 177        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 175        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 168        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 161        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 159        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A13      ; 153        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 155        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 167        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 197        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 195        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 189        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 184        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 178        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 176        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 169        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 162        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 160        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 154        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 156        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 202        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; Digitron_Out[4]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 172        ; 7        ; Digitron_Out[7]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; DigitronCS_Out[4]                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; DigitronCS_Out[0]                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 147        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C16      ; 146        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 8          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D4       ; 0          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 198        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 199        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; Digitron_Out[5]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 173        ; 7        ; Digitron_Out[0]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; Digitron_Out[3]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 152        ; 7        ; DigitronCS_Out[5]                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; DigitronCS_Out[1]                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 144        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D16      ; 143        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 24         ; 1        ; CLK                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ; 191        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 190        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 181        ; 8        ; Digitron_Out[2]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 174        ; 7        ; Digitron_Out[6]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 158        ; 7        ; Digitron_Out[1]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 157        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 12         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 11         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 6          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F6       ; 185        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F7       ; 186        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 182        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 165        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 164        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 166        ; 7        ; DigitronCS_Out[3]                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F14      ; 142        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 140        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F16      ; 139        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 14         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 13         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; DigitronCS_Out[2]                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G16      ; 136        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 27         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J12      ; 123        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J13      ; 124        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J14      ; 122        ; 5        ; SubPeriod_In                                              ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J15      ; 121        ; 5        ; SubDuty_In                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 120        ; 5        ; AddPeriod_In                                              ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 33         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 32         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 30         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K9       ; 76         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ; 87         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K11      ; 110        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K12      ; 105        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K16      ; 118        ; 5        ; AddDuty_In                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 35         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L2       ; 34         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 36         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 65         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L8       ; 68         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L9       ; 77         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L10      ; 88         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L11      ; 99         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L12      ; 104        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L13      ; 114        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L14      ; 113        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 116        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L16      ; 115        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M7       ; 59         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M8       ; 69         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M9       ; 78         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M10      ; 93         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M11      ; 100        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M12      ; 103        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 37         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 45         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N6       ; 56         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N9       ; 79         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N12      ; 101        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N13      ; 102        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N14      ; 106        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N15      ; 112        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ; 111        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 44         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 43         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 46         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 89         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P15      ; 107        ; 5        ; Count_D_Display                                           ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ; 108        ; 5        ; Count_P_Display                                           ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 42         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R4       ; 53         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R5       ; 61         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R6       ; 63         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R7       ; 66         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R8       ; 72         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R9       ; 74         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 80         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 83         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 85         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 91         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 97         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; RSTn                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T3       ; 48         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T4       ; 54         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T5       ; 62         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T6       ; 64         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T7       ; 67         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 73         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ; 75         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T10      ; 81         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T11      ; 84         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 86         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ; 92         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T14      ; 95         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T15      ; 96         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                         ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+
; |pwm                                      ; 831 (0)     ; 85 (0)                    ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 24   ; 0            ; 746 (0)      ; 7 (0)             ; 78 (0)           ; |pwm                                                                                                                        ; work         ;
;    |Digitron_NumDisplay_module:U3|        ; 96 (96)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 0 (0)             ; 26 (26)          ; |pwm|Digitron_NumDisplay_module:U3                                                                                          ; work         ;
;    |Duty_Period_Adjust_module:U1|         ; 116 (106)   ; 35 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (79)      ; 7 (5)             ; 28 (24)          ; |pwm|Duty_Period_Adjust_module:U1                                                                                           ; work         ;
;       |Jitter_Elimination_module:U1|      ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |pwm|Duty_Period_Adjust_module:U1|Jitter_Elimination_module:U1                                                              ; work         ;
;       |Jitter_Elimination_module:U2|      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |pwm|Duty_Period_Adjust_module:U1|Jitter_Elimination_module:U2                                                              ; work         ;
;       |Jitter_Elimination_module:U3|      ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |pwm|Duty_Period_Adjust_module:U1|Jitter_Elimination_module:U3                                                              ; work         ;
;       |Jitter_Elimination_module:U4|      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |pwm|Duty_Period_Adjust_module:U1|Jitter_Elimination_module:U4                                                              ; work         ;
;    |PWM_Generate_module:U2|               ; 620 (83)    ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 595 (59)     ; 0 (0)             ; 25 (24)          ; |pwm|PWM_Generate_module:U2                                                                                                 ; work         ;
;       |lpm_divide:Div0|                   ; 523 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 522 (0)      ; 0 (0)             ; 1 (0)            ; |pwm|PWM_Generate_module:U2|lpm_divide:Div0                                                                                 ; work         ;
;          |lpm_divide_3jm:auto_generated|  ; 523 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 522 (0)      ; 0 (0)             ; 1 (0)            ; |pwm|PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_rlh:divider| ; 523 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 522 (0)      ; 0 (0)             ; 1 (0)            ; |pwm|PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider                       ; work         ;
;                |alt_u_div_a7f:divider|    ; 523 (523)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 522 (522)    ; 0 (0)             ; 1 (1)            ; |pwm|PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider ; work         ;
;       |lpm_mult:Mult0|                    ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |pwm|PWM_Generate_module:U2|lpm_mult:Mult0                                                                                  ; work         ;
;          |mult_mbt:auto_generated|        ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |pwm|PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated                                                          ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                               ;
+-------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name              ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------------+----------+---------------+---------------+-----------------------+-----+------+
; Digitron_Out[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digitron_Out[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digitron_Out[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digitron_Out[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digitron_Out[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digitron_Out[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digitron_Out[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Digitron_Out[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DigitronCS_Out[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DigitronCS_Out[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DigitronCS_Out[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DigitronCS_Out[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DigitronCS_Out[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DigitronCS_Out[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWM_LED_Out       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWM_EPI_Out       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Count_D_Display   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Count_P_Display   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; CLK               ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; RSTn              ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; AddPeriod_In      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SubPeriod_In      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; AddDuty_In        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SubDuty_In        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+-------------------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                               ;
+--------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                            ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------+-------------------+---------+
; Count_D_Display                                                                ;                   ;         ;
;      - Digitron_NumDisplay_module:U3|SingleNum~15                              ; 1                 ; 6       ;
;      - Digitron_NumDisplay_module:U3|SingleNum~17                              ; 1                 ; 6       ;
;      - Digitron_NumDisplay_module:U3|SingleNum~26                              ; 1                 ; 6       ;
;      - Digitron_NumDisplay_module:U3|SingleNum~71                              ; 1                 ; 6       ;
;      - Digitron_NumDisplay_module:U3|SingleNum~73                              ; 1                 ; 6       ;
; Count_P_Display                                                                ;                   ;         ;
;      - Digitron_NumDisplay_module:U3|SingleNum~15                              ; 0                 ; 6       ;
;      - Digitron_NumDisplay_module:U3|SingleNum~18                              ; 0                 ; 6       ;
;      - Digitron_NumDisplay_module:U3|SingleNum~19                              ; 0                 ; 6       ;
;      - Digitron_NumDisplay_module:U3|SingleNum~25                              ; 0                 ; 6       ;
;      - Digitron_NumDisplay_module:U3|SingleNum~34                              ; 0                 ; 6       ;
;      - Digitron_NumDisplay_module:U3|SingleNum~38                              ; 0                 ; 6       ;
;      - Digitron_NumDisplay_module:U3|SingleNum~48                              ; 0                 ; 6       ;
;      - Digitron_NumDisplay_module:U3|SingleNum~58                              ; 0                 ; 6       ;
; CLK                                                                            ;                   ;         ;
; RSTn                                                                           ;                   ;         ;
;      - Duty_Period_Adjust_module:U1|Count_P[5]                                 ; 1                 ; 6       ;
;      - Duty_Period_Adjust_module:U1|Count_P[6]                                 ; 1                 ; 6       ;
;      - Duty_Period_Adjust_module:U1|Count_P[8]                                 ; 1                 ; 6       ;
;      - Duty_Period_Adjust_module:U1|Count_P[9]                                 ; 1                 ; 6       ;
;      - Duty_Period_Adjust_module:U1|Count_P[10]                                ; 1                 ; 6       ;
;      - Duty_Period_Adjust_module:U1|Count_P[11]                                ; 1                 ; 6       ;
;      - Duty_Period_Adjust_module:U1|Count_P[13]                                ; 1                 ; 6       ;
;      - Duty_Period_Adjust_module:U1|Count_P[18]~_Duplicate_1                   ; 1                 ; 6       ;
;      - Duty_Period_Adjust_module:U1|Count_P[19]~_Duplicate_1                   ; 1                 ; 6       ;
;      - Duty_Period_Adjust_module:U1|Count_P[20]~_Duplicate_1                   ; 1                 ; 6       ;
;      - Duty_Period_Adjust_module:U1|Count_P[21]~_Duplicate_1                   ; 1                 ; 6       ;
;      - Duty_Period_Adjust_module:U1|Count_P[22]~_Duplicate_1                   ; 1                 ; 6       ;
;      - Duty_Period_Adjust_module:U1|Count_P[23]~_Duplicate_1                   ; 1                 ; 6       ;
;      - Duty_Period_Adjust_module:U1|Duty[2]                                    ; 1                 ; 6       ;
;      - Duty_Period_Adjust_module:U1|Duty[3]                                    ; 1                 ; 6       ;
;      - Duty_Period_Adjust_module:U1|Duty[6]                                    ; 1                 ; 6       ;
;      - Duty_Period_Adjust_module:U1|Duty[7]                                    ; 1                 ; 6       ;
;      - PWM_Generate_module:U2|Cnt1[23]                                         ; 1                 ; 6       ;
;      - PWM_Generate_module:U2|Cnt1[4]                                          ; 1                 ; 6       ;
;      - PWM_Generate_module:U2|Cnt1[5]                                          ; 1                 ; 6       ;
;      - PWM_Generate_module:U2|Cnt1[6]                                          ; 1                 ; 6       ;
;      - PWM_Generate_module:U2|Cnt1[7]                                          ; 1                 ; 6       ;
;      - PWM_Generate_module:U2|Cnt1[8]                                          ; 1                 ; 6       ;
;      - PWM_Generate_module:U2|Cnt1[9]                                          ; 1                 ; 6       ;
;      - PWM_Generate_module:U2|Cnt1[10]                                         ; 1                 ; 6       ;
;      - PWM_Generate_module:U2|Cnt1[11]                                         ; 1                 ; 6       ;
;      - PWM_Generate_module:U2|Cnt1[12]                                         ; 1                 ; 6       ;
;      - PWM_Generate_module:U2|Cnt1[13]                                         ; 1                 ; 6       ;
;      - PWM_Generate_module:U2|Cnt1[14]                                         ; 1                 ; 6       ;
;      - PWM_Generate_module:U2|Cnt1[15]                                         ; 1                 ; 6       ;
;      - PWM_Generate_module:U2|Cnt1[16]                                         ; 1                 ; 6       ;
;      - PWM_Generate_module:U2|Cnt1[17]                                         ; 1                 ; 6       ;
;      - PWM_Generate_module:U2|Cnt1[18]                                         ; 1                 ; 6       ;
;      - PWM_Generate_module:U2|Cnt1[19]                                         ; 1                 ; 6       ;
;      - PWM_Generate_module:U2|Cnt1[20]                                         ; 1                 ; 6       ;
;      - PWM_Generate_module:U2|Cnt1[21]                                         ; 1                 ; 6       ;
;      - PWM_Generate_module:U2|Cnt1[22]                                         ; 1                 ; 6       ;
;      - PWM_Generate_module:U2|Cnt1[0]                                          ; 1                 ; 6       ;
;      - PWM_Generate_module:U2|Cnt1[1]                                          ; 1                 ; 6       ;
;      - PWM_Generate_module:U2|Cnt1[2]                                          ; 1                 ; 6       ;
;      - PWM_Generate_module:U2|Cnt1[3]                                          ; 1                 ; 6       ;
;      - Digitron_NumDisplay_module:U3|W_DigitronCS_Out[0]                       ; 1                 ; 6       ;
;      - Digitron_NumDisplay_module:U3|W_DigitronCS_Out[1]                       ; 1                 ; 6       ;
;      - Digitron_NumDisplay_module:U3|W_DigitronCS_Out[2]                       ; 1                 ; 6       ;
;      - Digitron_NumDisplay_module:U3|W_DigitronCS_Out[3]                       ; 1                 ; 6       ;
;      - Digitron_NumDisplay_module:U3|W_DigitronCS_Out[4]                       ; 1                 ; 6       ;
;      - Digitron_NumDisplay_module:U3|W_DigitronCS_Out[5]                       ; 1                 ; 6       ;
;      - Duty_Period_Adjust_module:U1|Count_P[12]                                ; 1                 ; 6       ;
;      - Duty_Period_Adjust_module:U1|Count_P[4]                                 ; 1                 ; 6       ;
;      - Duty_Period_Adjust_module:U1|Count_P[16]                                ; 1                 ; 6       ;
;      - Duty_Period_Adjust_module:U1|Duty[4]                                    ; 1                 ; 6       ;
;      - Duty_Period_Adjust_module:U1|Duty[1]                                    ; 1                 ; 6       ;
;      - Duty_Period_Adjust_module:U1|Count_P[17]                                ; 1                 ; 6       ;
;      - Duty_Period_Adjust_module:U1|Duty[5]                                    ; 1                 ; 6       ;
;      - Duty_Period_Adjust_module:U1|Count_P[14]                                ; 1                 ; 6       ;
;      - Duty_Period_Adjust_module:U1|Count_P[15]                                ; 1                 ; 6       ;
;      - Duty_Period_Adjust_module:U1|Count_P[7]                                 ; 1                 ; 6       ;
;      - Digitron_NumDisplay_module:U3|Cnt[7]                                    ; 1                 ; 6       ;
;      - Digitron_NumDisplay_module:U3|Cnt[6]                                    ; 1                 ; 6       ;
;      - Digitron_NumDisplay_module:U3|Cnt[0]                                    ; 1                 ; 6       ;
;      - Digitron_NumDisplay_module:U3|Cnt[5]                                    ; 1                 ; 6       ;
;      - Digitron_NumDisplay_module:U3|Cnt[3]                                    ; 1                 ; 6       ;
;      - Digitron_NumDisplay_module:U3|Cnt[4]                                    ; 1                 ; 6       ;
;      - Digitron_NumDisplay_module:U3|Cnt[2]                                    ; 1                 ; 6       ;
;      - Digitron_NumDisplay_module:U3|Cnt[1]                                    ; 1                 ; 6       ;
;      - Digitron_NumDisplay_module:U3|SingleNum[4]~70                           ; 1                 ; 6       ;
;      - Duty_Period_Adjust_module:U1|Jitter_Elimination_module:U3|neg1          ; 1                 ; 6       ;
;      - Duty_Period_Adjust_module:U1|Jitter_Elimination_module:U3|neg2          ; 1                 ; 6       ;
;      - Duty_Period_Adjust_module:U1|Jitter_Elimination_module:U4|neg2          ; 1                 ; 6       ;
;      - Duty_Period_Adjust_module:U1|Jitter_Elimination_module:U4|neg1          ; 1                 ; 6       ;
;      - Duty_Period_Adjust_module:U1|Jitter_Elimination_module:U1|neg1          ; 1                 ; 6       ;
;      - Duty_Period_Adjust_module:U1|Jitter_Elimination_module:U1|neg2          ; 1                 ; 6       ;
;      - Duty_Period_Adjust_module:U1|Jitter_Elimination_module:U2|neg2          ; 1                 ; 6       ;
;      - Duty_Period_Adjust_module:U1|Jitter_Elimination_module:U2|neg1          ; 1                 ; 6       ;
;      - PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult3 ; 1                 ; 6       ;
; AddPeriod_In                                                                   ;                   ;         ;
;      - Duty_Period_Adjust_module:U1|Jitter_Elimination_module:U3|neg1~0        ; 1                 ; 6       ;
; SubPeriod_In                                                                   ;                   ;         ;
;      - Duty_Period_Adjust_module:U1|Jitter_Elimination_module:U4|neg1~0        ; 0                 ; 6       ;
; AddDuty_In                                                                     ;                   ;         ;
;      - Duty_Period_Adjust_module:U1|Jitter_Elimination_module:U1|neg1~0        ; 1                 ; 6       ;
; SubDuty_In                                                                     ;                   ;         ;
;      - Duty_Period_Adjust_module:U1|Jitter_Elimination_module:U2|neg1~0        ; 0                 ; 6       ;
+--------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                            ;
+-----------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                          ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CLK                                           ; PIN_E1             ; 86      ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; Digitron_NumDisplay_module:U3|Equal0~2        ; LCCOMB_X26_Y10_N22 ; 6       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Digitron_NumDisplay_module:U3|SingleNum[4]~70 ; LCCOMB_X26_Y10_N24 ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Duty_Period_Adjust_module:U1|Count_P[13]~30   ; LCCOMB_X19_Y10_N24 ; 21      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Duty_Period_Adjust_module:U1|Duty[1]~5        ; LCCOMB_X21_Y10_N6  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; PWM_Generate_module:U2|Equal0~14              ; LCCOMB_X24_Y9_N30  ; 24      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; RSTn                                          ; PIN_R16            ; 75      ; Async. clear ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                            ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLK  ; PIN_E1   ; 86      ; 10                                   ; Global Clock         ; GCLK2            ; --                        ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                              ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                               ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; RSTn~input                                                                                                                                         ; 75      ;
; PWM_Generate_module:U2|Equal0~14                                                                                                                   ; 24      ;
; Duty_Period_Adjust_module:U1|Count_P[13]~30                                                                                                        ; 21      ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_23_result_int[8]~12 ; 21      ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_20_result_int[8]~12 ; 21      ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_19_result_int[8]~12 ; 21      ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_14_result_int[8]~12 ; 21      ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_9_result_int[8]~12  ; 21      ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_8_result_int[8]~12  ; 21      ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_26_result_int[8]~12 ; 20      ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_22_result_int[8]~12 ; 20      ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_18_result_int[8]~12 ; 20      ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_16_result_int[8]~12 ; 20      ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_13_result_int[8]~12 ; 20      ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_11_result_int[8]~12 ; 20      ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_27_result_int[8]~12 ; 19      ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_24_result_int[8]~12 ; 19      ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_21_result_int[8]~12 ; 19      ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_17_result_int[8]~12 ; 19      ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_15_result_int[8]~12 ; 19      ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_12_result_int[8]~12 ; 19      ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_10_result_int[8]~12 ; 19      ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_7_result_int[8]~12  ; 19      ;
; Duty_Period_Adjust_module:U1|Jitter_Elimination_module:U3|neg1                                                                                     ; 18      ;
; Digitron_NumDisplay_module:U3|W_DigitronCS_Out[0]                                                                                                  ; 18      ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_29_result_int[8]~12 ; 18      ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_28_result_int[8]~12 ; 18      ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_25_result_int[8]~12 ; 18      ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_6_result_int[7]~10  ; 18      ;
; Duty_Period_Adjust_module:U1|Jitter_Elimination_module:U3|neg2                                                                                     ; 17      ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_30_result_int[8]~12 ; 14      ;
; Digitron_NumDisplay_module:U3|SingleNum[4]~70                                                                                                      ; 12      ;
; Digitron_NumDisplay_module:U3|SingleNum~22                                                                                                         ; 12      ;
; Digitron_NumDisplay_module:U3|SingleNum~21                                                                                                         ; 12      ;
; Digitron_NumDisplay_module:U3|W_DigitronCS_Out[2]                                                                                                  ; 12      ;
; Digitron_NumDisplay_module:U3|W_DigitronCS_Out[1]                                                                                                  ; 12      ;
; Digitron_NumDisplay_module:U3|SingleNum~16                                                                                                         ; 9       ;
; Count_P_Display~input                                                                                                                              ; 8       ;
; Duty_Period_Adjust_module:U1|Jitter_Elimination_module:U3|Button_Out                                                                               ; 8       ;
; Digitron_NumDisplay_module:U3|SingleNum~69                                                                                                         ; 8       ;
; Digitron_NumDisplay_module:U3|SingleNum~64                                                                                                         ; 8       ;
; Digitron_NumDisplay_module:U3|SingleNum~54                                                                                                         ; 8       ;
; Digitron_NumDisplay_module:U3|SingleNum~44                                                                                                         ; 8       ;
; Digitron_NumDisplay_module:U3|SingleNum~33                                                                                                         ; 8       ;
; Digitron_NumDisplay_module:U3|W_DigitronCS_Out[3]                                                                                                  ; 8       ;
; Duty_Period_Adjust_module:U1|Duty[1]~5                                                                                                             ; 7       ;
; Duty_Period_Adjust_module:U1|Equal3~2                                                                                                              ; 7       ;
; Duty_Period_Adjust_module:U1|Count_P[6]                                                                                                            ; 7       ;
; Duty_Period_Adjust_module:U1|Count_P[14]                                                                                                           ; 7       ;
; Duty_Period_Adjust_module:U1|Duty[2]                                                                                                               ; 7       ;
; Duty_Period_Adjust_module:U1|Duty[6]                                                                                                               ; 7       ;
; Duty_Period_Adjust_module:U1|Duty[5]                                                                                                               ; 7       ;
; Duty_Period_Adjust_module:U1|Count_P[17]                                                                                                           ; 7       ;
; Duty_Period_Adjust_module:U1|Count_P[5]                                                                                                            ; 7       ;
; Duty_Period_Adjust_module:U1|Count_P[13]                                                                                                           ; 7       ;
; Duty_Period_Adjust_module:U1|Count_P[9]                                                                                                            ; 7       ;
; Duty_Period_Adjust_module:U1|Count_P[16]                                                                                                           ; 7       ;
; Duty_Period_Adjust_module:U1|Count_P[4]                                                                                                            ; 7       ;
; Duty_Period_Adjust_module:U1|Jitter_Elimination_module:U1|Button_Out                                                                               ; 6       ;
; Duty_Period_Adjust_module:U1|Equal2~6                                                                                                              ; 6       ;
; Digitron_NumDisplay_module:U3|Equal0~2                                                                                                             ; 6       ;
; Digitron_NumDisplay_module:U3|Equal0~1                                                                                                             ; 6       ;
; Digitron_NumDisplay_module:U3|Equal0~0                                                                                                             ; 6       ;
; Duty_Period_Adjust_module:U1|Count_P[7]                                                                                                            ; 6       ;
; Duty_Period_Adjust_module:U1|Count_P[15]                                                                                                           ; 6       ;
; Duty_Period_Adjust_module:U1|Count_P[11]                                                                                                           ; 6       ;
; Duty_Period_Adjust_module:U1|Duty[3]                                                                                                               ; 6       ;
; Duty_Period_Adjust_module:U1|Duty[7]                                                                                                               ; 6       ;
; Duty_Period_Adjust_module:U1|Count_P[18]~_Duplicate_1                                                                                              ; 6       ;
; Duty_Period_Adjust_module:U1|Count_P[10]                                                                                                           ; 6       ;
; Duty_Period_Adjust_module:U1|Duty[1]                                                                                                               ; 6       ;
; Duty_Period_Adjust_module:U1|Duty[4]                                                                                                               ; 6       ;
; Duty_Period_Adjust_module:U1|Count_P[12]                                                                                                           ; 6       ;
; Duty_Period_Adjust_module:U1|Count_P[8]                                                                                                            ; 6       ;
; Digitron_NumDisplay_module:U3|SingleNum~17                                                                                                         ; 6       ;
; Digitron_NumDisplay_module:U3|W_DigitronCS_Out[4]                                                                                                  ; 6       ;
; Count_D_Display~input                                                                                                                              ; 5       ;
; Duty_Period_Adjust_module:U1|Duty~13                                                                                                               ; 5       ;
; Duty_Period_Adjust_module:U1|Jitter_Elimination_module:U1|neg1                                                                                     ; 5       ;
; Duty_Period_Adjust_module:U1|Count_P[19]~_Duplicate_1                                                                                              ; 5       ;
; Duty_Period_Adjust_module:U1|Count_P[23]~_Duplicate_1                                                                                              ; 5       ;
; Duty_Period_Adjust_module:U1|Count_P[22]~_Duplicate_1                                                                                              ; 5       ;
; Duty_Period_Adjust_module:U1|Count_P[21]~_Duplicate_1                                                                                              ; 5       ;
; Digitron_NumDisplay_module:U3|SingleNum~31                                                                                                         ; 5       ;
; Digitron_NumDisplay_module:U3|SingleNum~26                                                                                                         ; 5       ;
; Duty_Period_Adjust_module:U1|Count_P[20]~_Duplicate_1                                                                                              ; 5       ;
; Digitron_NumDisplay_module:U3|Equal1~0                                                                                                             ; 5       ;
; Digitron_NumDisplay_module:U3|W_DigitronCS_Out[5]                                                                                                  ; 5       ;
; Duty_Period_Adjust_module:U1|Jitter_Elimination_module:U1|neg2                                                                                     ; 4       ;
; Digitron_NumDisplay_module:U3|SingleNum~19                                                                                                         ; 4       ;
; Digitron_NumDisplay_module:U3|SingleNum~15                                                                                                         ; 4       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|op_1~16                                                                              ; 4       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|op_1~14                                                                              ; 4       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|op_1~12                                                                              ; 4       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|op_1~10                                                                              ; 4       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|op_1~8                                                                               ; 4       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|op_1~6                                                                               ; 4       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|op_1~4                                                                               ; 4       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|op_1~2                                                                               ; 4       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|op_1~0                                                                               ; 4       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|w153w[17]                                                                            ; 4       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|w153w[16]                                                                            ; 4       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|w153w[15]                                                                            ; 4       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|w153w[14]                                                                            ; 4       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|w153w[13]                                                                            ; 4       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|w153w[12]                                                                            ; 4       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|w153w[11]                                                                            ; 4       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|w153w[10]                                                                            ; 4       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|w153w[9]                                                                             ; 4       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|w153w[8]                                                                             ; 4       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|w153w[7]                                                                             ; 4       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|w153w[6]                                                                             ; 4       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|w153w[5]                                                                             ; 4       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|w153w[4]                                                                             ; 4       ;
; Duty_Period_Adjust_module:U1|Duty~12                                                                                                               ; 3       ;
; Digitron_NumDisplay_module:U3|SingleNum~34                                                                                                         ; 3       ;
; PWM_Generate_module:U2|Cnt1[0]                                                                                                                     ; 3       ;
; PWM_Generate_module:U2|Cnt1[1]                                                                                                                     ; 3       ;
; PWM_Generate_module:U2|Cnt1[2]                                                                                                                     ; 3       ;
; PWM_Generate_module:U2|Cnt1[3]                                                                                                                     ; 3       ;
; PWM_Generate_module:U2|Cnt1[4]                                                                                                                     ; 3       ;
; PWM_Generate_module:U2|Cnt1[5]                                                                                                                     ; 3       ;
; PWM_Generate_module:U2|Cnt1[6]                                                                                                                     ; 3       ;
; PWM_Generate_module:U2|Cnt1[7]                                                                                                                     ; 3       ;
; PWM_Generate_module:U2|Cnt1[8]                                                                                                                     ; 3       ;
; PWM_Generate_module:U2|Cnt1[9]                                                                                                                     ; 3       ;
; PWM_Generate_module:U2|Cnt1[10]                                                                                                                    ; 3       ;
; PWM_Generate_module:U2|Cnt1[11]                                                                                                                    ; 3       ;
; PWM_Generate_module:U2|Cnt1[12]                                                                                                                    ; 3       ;
; PWM_Generate_module:U2|Cnt1[13]                                                                                                                    ; 3       ;
; PWM_Generate_module:U2|Cnt1[14]                                                                                                                    ; 3       ;
; PWM_Generate_module:U2|Cnt1[15]                                                                                                                    ; 3       ;
; PWM_Generate_module:U2|Cnt1[16]                                                                                                                    ; 3       ;
; PWM_Generate_module:U2|Cnt1[17]                                                                                                                    ; 3       ;
; PWM_Generate_module:U2|Cnt1[18]                                                                                                                    ; 3       ;
; PWM_Generate_module:U2|Cnt1[19]                                                                                                                    ; 3       ;
; PWM_Generate_module:U2|Cnt1[20]                                                                                                                    ; 3       ;
; PWM_Generate_module:U2|Cnt1[21]                                                                                                                    ; 3       ;
; PWM_Generate_module:U2|Cnt1[22]                                                                                                                    ; 3       ;
; PWM_Generate_module:U2|Cnt1[23]                                                                                                                    ; 3       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|op_1~24                                                                              ; 3       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|op_1~22                                                                              ; 3       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|op_1~20                                                                              ; 3       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|op_1~18                                                                              ; 3       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|w153w[3]                                                                             ; 3       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[227]~748           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[219]~747           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[195]~746           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[163]~745           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[147]~744           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[123]~743           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[107]~742           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[226]~739           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[202]~736           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[194]~735           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[178]~733           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[170]~732           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[162]~731           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[146]~729           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[130]~727           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[122]~726           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[106]~724           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[90]~722            ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[82]~721            ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[74]~720            ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[66]~719            ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[67]~718            ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[59]~717            ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[60]~716            ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[61]~715            ; 2       ;
; Duty_Period_Adjust_module:U1|Count_P~52                                                                                                            ; 2       ;
; Duty_Period_Adjust_module:U1|Count_P~49                                                                                                            ; 2       ;
; Duty_Period_Adjust_module:U1|Count_P~47                                                                                                            ; 2       ;
; Duty_Period_Adjust_module:U1|Count_P~45                                                                                                            ; 2       ;
; Duty_Period_Adjust_module:U1|Count_P~41                                                                                                            ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[235]~710           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[236]~709           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[237]~708           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[228]~706           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[229]~705           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[220]~703           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[221]~702           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[211]~700           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[212]~699           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[213]~698           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[203]~696           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[204]~695           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[205]~694           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[196]~692           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[197]~691           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[187]~689           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[188]~688           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[189]~687           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[179]~685           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[180]~684           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[181]~683           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[171]~681           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[172]~680           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[173]~679           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[164]~677           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[165]~676           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[155]~674           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[156]~673           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[157]~672           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[148]~670           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[149]~669           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[139]~667           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[140]~666           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[141]~665           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[131]~663           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[132]~662           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[133]~661           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[124]~659           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[125]~658           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[115]~656           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[116]~655           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[117]~654           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[108]~652           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[109]~651           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[99]~649            ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[100]~648           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[101]~647           ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[91]~645            ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[92]~644            ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[93]~643            ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[83]~641            ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[84]~640            ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[85]~639            ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[75]~637            ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[76]~636            ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[77]~635            ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[68]~633            ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[69]~632            ; 2       ;
; Duty_Period_Adjust_module:U1|Count_P~40                                                                                                            ; 2       ;
; Duty_Period_Adjust_module:U1|Count_P~38                                                                                                            ; 2       ;
; Duty_Period_Adjust_module:U1|Jitter_Elimination_module:U2|neg1                                                                                     ; 2       ;
; Duty_Period_Adjust_module:U1|Equal0~0                                                                                                              ; 2       ;
; Duty_Period_Adjust_module:U1|Equal2~3                                                                                                              ; 2       ;
; Duty_Period_Adjust_module:U1|Jitter_Elimination_module:U4|neg1                                                                                     ; 2       ;
; Digitron_NumDisplay_module:U3|Cnt[1]                                                                                                               ; 2       ;
; Digitron_NumDisplay_module:U3|Cnt[2]                                                                                                               ; 2       ;
; Digitron_NumDisplay_module:U3|Cnt[4]                                                                                                               ; 2       ;
; Digitron_NumDisplay_module:U3|Cnt[3]                                                                                                               ; 2       ;
; Digitron_NumDisplay_module:U3|Cnt[5]                                                                                                               ; 2       ;
; Digitron_NumDisplay_module:U3|Cnt[0]                                                                                                               ; 2       ;
; Digitron_NumDisplay_module:U3|Cnt[6]                                                                                                               ; 2       ;
; Digitron_NumDisplay_module:U3|Cnt[7]                                                                                                               ; 2       ;
; Digitron_NumDisplay_module:U3|SingleNum~65                                                                                                         ; 2       ;
; Digitron_NumDisplay_module:U3|SingleNum[0]                                                                                                         ; 2       ;
; Digitron_NumDisplay_module:U3|WideNor0~0                                                                                                           ; 2       ;
; Digitron_NumDisplay_module:U3|Equal1~1                                                                                                             ; 2       ;
; PWM_Generate_module:U2|LessThan0~46                                                                                                                ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_31_result_int[8]~12 ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_29_result_int[5]~6  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_29_result_int[4]~4  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_29_result_int[3]~2  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_29_result_int[2]~0  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_28_result_int[5]~6  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_28_result_int[4]~4  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_28_result_int[3]~2  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_28_result_int[2]~0  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_27_result_int[1]~14 ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_27_result_int[5]~6  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_27_result_int[4]~4  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_27_result_int[3]~2  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_27_result_int[2]~0  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_26_result_int[5]~6  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_26_result_int[4]~4  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_26_result_int[3]~2  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_26_result_int[2]~0  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_25_result_int[5]~6  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_25_result_int[4]~4  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_25_result_int[3]~2  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_25_result_int[2]~0  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_24_result_int[1]~14 ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_24_result_int[5]~6  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_24_result_int[4]~4  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_24_result_int[3]~2  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_24_result_int[2]~0  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_23_result_int[1]~14 ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_23_result_int[5]~6  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_23_result_int[4]~4  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_23_result_int[3]~2  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_23_result_int[2]~0  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_22_result_int[5]~6  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_22_result_int[4]~4  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_22_result_int[3]~2  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_22_result_int[2]~0  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_21_result_int[1]~14 ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_21_result_int[5]~6  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_21_result_int[4]~4  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_21_result_int[3]~2  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_21_result_int[2]~0  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_20_result_int[1]~14 ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_20_result_int[5]~6  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_20_result_int[4]~4  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_20_result_int[3]~2  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_20_result_int[2]~0  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_19_result_int[1]~14 ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_19_result_int[5]~6  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_19_result_int[4]~4  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_19_result_int[3]~2  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_19_result_int[2]~0  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_18_result_int[5]~6  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_18_result_int[4]~4  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_18_result_int[3]~2  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_18_result_int[2]~0  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_17_result_int[1]~14 ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_17_result_int[5]~6  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_17_result_int[4]~4  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_17_result_int[3]~2  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_17_result_int[2]~0  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_16_result_int[5]~6  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_16_result_int[4]~4  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_16_result_int[3]~2  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_16_result_int[2]~0  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_15_result_int[1]~14 ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_15_result_int[5]~6  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_15_result_int[4]~4  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_15_result_int[3]~2  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_15_result_int[2]~0  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_14_result_int[1]~14 ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_14_result_int[5]~6  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_14_result_int[4]~4  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_14_result_int[3]~2  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_14_result_int[2]~0  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_13_result_int[5]~6  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_13_result_int[4]~4  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_13_result_int[3]~2  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_13_result_int[2]~0  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_12_result_int[1]~14 ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_12_result_int[5]~6  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_12_result_int[4]~4  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_12_result_int[3]~2  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_12_result_int[2]~0  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_11_result_int[5]~6  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_11_result_int[4]~4  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_11_result_int[3]~2  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_11_result_int[2]~0  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_10_result_int[1]~14 ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_10_result_int[5]~6  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_10_result_int[4]~4  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_10_result_int[3]~2  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_10_result_int[2]~0  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_9_result_int[1]~14  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_9_result_int[5]~6   ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_9_result_int[4]~4   ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_9_result_int[3]~2   ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_9_result_int[2]~0   ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_8_result_int[1]~14  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_8_result_int[5]~6   ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_8_result_int[4]~4   ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_8_result_int[3]~2   ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_8_result_int[2]~0   ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_7_result_int[1]~14  ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_7_result_int[5]~6   ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_7_result_int[4]~4   ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_7_result_int[3]~2   ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_7_result_int[2]~0   ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_6_result_int[5]~6   ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_6_result_int[4]~4   ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_6_result_int[3]~2   ; 2       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_6_result_int[2]~0   ; 2       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|op_1~26                                                                              ; 2       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|w153w[2]                                                                             ; 2       ;
; SubDuty_In~input                                                                                                                                   ; 1       ;
; AddDuty_In~input                                                                                                                                   ; 1       ;
; SubPeriod_In~input                                                                                                                                 ; 1       ;
; AddPeriod_In~input                                                                                                                                 ; 1       ;
; Duty_Period_Adjust_module:U1|Jitter_Elimination_module:U2|neg1~0                                                                                   ; 1       ;
; Duty_Period_Adjust_module:U1|Jitter_Elimination_module:U1|neg1~0                                                                                   ; 1       ;
; Duty_Period_Adjust_module:U1|Jitter_Elimination_module:U4|neg1~0                                                                                   ; 1       ;
; Duty_Period_Adjust_module:U1|Jitter_Elimination_module:U3|neg1~0                                                                                   ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[243]~749           ; 1       ;
; Digitron_NumDisplay_module:U3|SingleNum~73                                                                                                         ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[242]~741           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[234]~740           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[218]~738           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[210]~737           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[186]~734           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[154]~730           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[138]~728           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[114]~725           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[98]~723            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[62]~714            ; 1       ;
; Duty_Period_Adjust_module:U1|Count_P~55                                                                                                            ; 1       ;
; Duty_Period_Adjust_module:U1|Count_P~54                                                                                                            ; 1       ;
; Duty_Period_Adjust_module:U1|Count_P~53                                                                                                            ; 1       ;
; Duty_Period_Adjust_module:U1|Count_P~51                                                                                                            ; 1       ;
; Duty_Period_Adjust_module:U1|Count_P~50                                                                                                            ; 1       ;
; Duty_Period_Adjust_module:U1|Count_P~48                                                                                                            ; 1       ;
; Duty_Period_Adjust_module:U1|Count_P~46                                                                                                            ; 1       ;
; Duty_Period_Adjust_module:U1|Count_P~44                                                                                                            ; 1       ;
; Duty_Period_Adjust_module:U1|Count_P~43                                                                                                            ; 1       ;
; Duty_Period_Adjust_module:U1|Count_P~42                                                                                                            ; 1       ;
; Digitron_NumDisplay_module:U3|SingleNum~72                                                                                                         ; 1       ;
; Digitron_NumDisplay_module:U3|SingleNum~71                                                                                                         ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[244]~713           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[245]~712           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[246]~711           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[238]~707           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[230]~704           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[222]~701           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[214]~697           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[206]~693           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[198]~690           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[190]~686           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[182]~682           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[174]~678           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[166]~675           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[158]~671           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[150]~668           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[142]~664           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[134]~660           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[126]~657           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[118]~653           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[110]~650           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[102]~646           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[94]~642            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[86]~638            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[78]~634            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[70]~631            ; 1       ;
; Digitron_NumDisplay_module:U3|Cnt~3                                                                                                                ; 1       ;
; Digitron_NumDisplay_module:U3|Cnt~2                                                                                                                ; 1       ;
; Digitron_NumDisplay_module:U3|Cnt~1                                                                                                                ; 1       ;
; Digitron_NumDisplay_module:U3|Cnt~0                                                                                                                ; 1       ;
; Duty_Period_Adjust_module:U1|Count_P~39                                                                                                            ; 1       ;
; Duty_Period_Adjust_module:U1|Duty~11                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Duty~10                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Count_P~37                                                                                                            ; 1       ;
; Duty_Period_Adjust_module:U1|Duty~9                                                                                                                ; 1       ;
; Duty_Period_Adjust_module:U1|Duty~8                                                                                                                ; 1       ;
; Duty_Period_Adjust_module:U1|Duty~7                                                                                                                ; 1       ;
; Duty_Period_Adjust_module:U1|Count_P~36                                                                                                            ; 1       ;
; Duty_Period_Adjust_module:U1|Count_P~35                                                                                                            ; 1       ;
; Duty_Period_Adjust_module:U1|Count_P~34                                                                                                            ; 1       ;
; Duty_Period_Adjust_module:U1|Count_P~33                                                                                                            ; 1       ;
; Duty_Period_Adjust_module:U1|Duty~6                                                                                                                ; 1       ;
; Duty_Period_Adjust_module:U1|Equal0~1                                                                                                              ; 1       ;
; Duty_Period_Adjust_module:U1|Jitter_Elimination_module:U2|neg2                                                                                     ; 1       ;
; Duty_Period_Adjust_module:U1|Duty~4                                                                                                                ; 1       ;
; Duty_Period_Adjust_module:U1|Equal1~0                                                                                                              ; 1       ;
; Duty_Period_Adjust_module:U1|Count_P~32                                                                                                            ; 1       ;
; Duty_Period_Adjust_module:U1|Count_P~31                                                                                                            ; 1       ;
; Duty_Period_Adjust_module:U1|Equal2~5                                                                                                              ; 1       ;
; Duty_Period_Adjust_module:U1|Equal2~4                                                                                                              ; 1       ;
; Duty_Period_Adjust_module:U1|Equal3~1                                                                                                              ; 1       ;
; Duty_Period_Adjust_module:U1|Equal3~0                                                                                                              ; 1       ;
; Duty_Period_Adjust_module:U1|Equal2~2                                                                                                              ; 1       ;
; Duty_Period_Adjust_module:U1|Equal2~1                                                                                                              ; 1       ;
; Duty_Period_Adjust_module:U1|Equal2~0                                                                                                              ; 1       ;
; Duty_Period_Adjust_module:U1|Jitter_Elimination_module:U4|neg2                                                                                     ; 1       ;
; PWM_Generate_module:U2|Equal0~13                                                                                                                   ; 1       ;
; PWM_Generate_module:U2|Equal0~12                                                                                                                   ; 1       ;
; PWM_Generate_module:U2|Equal0~11                                                                                                                   ; 1       ;
; PWM_Generate_module:U2|Equal0~10                                                                                                                   ; 1       ;
; PWM_Generate_module:U2|Equal0~9                                                                                                                    ; 1       ;
; PWM_Generate_module:U2|Equal0~8                                                                                                                    ; 1       ;
; PWM_Generate_module:U2|Equal0~7                                                                                                                    ; 1       ;
; PWM_Generate_module:U2|Equal0~6                                                                                                                    ; 1       ;
; PWM_Generate_module:U2|Equal0~5                                                                                                                    ; 1       ;
; PWM_Generate_module:U2|Equal0~4                                                                                                                    ; 1       ;
; PWM_Generate_module:U2|Equal0~3                                                                                                                    ; 1       ;
; PWM_Generate_module:U2|Equal0~2                                                                                                                    ; 1       ;
; PWM_Generate_module:U2|Equal0~1                                                                                                                    ; 1       ;
; PWM_Generate_module:U2|Equal0~0                                                                                                                    ; 1       ;
; Digitron_NumDisplay_module:U3|W_DigitronCS_Out~0                                                                                                   ; 1       ;
; Digitron_NumDisplay_module:U3|WideOr2~1                                                                                                            ; 1       ;
; Digitron_NumDisplay_module:U3|WideOr2~0                                                                                                            ; 1       ;
; Digitron_NumDisplay_module:U3|WideOr3~1                                                                                                            ; 1       ;
; Digitron_NumDisplay_module:U3|WideOr3~0                                                                                                            ; 1       ;
; Digitron_NumDisplay_module:U3|WideOr4~1                                                                                                            ; 1       ;
; Digitron_NumDisplay_module:U3|WideOr4~0                                                                                                            ; 1       ;
; Digitron_NumDisplay_module:U3|WideOr5~1                                                                                                            ; 1       ;
; Digitron_NumDisplay_module:U3|WideOr5~0                                                                                                            ; 1       ;
; Digitron_NumDisplay_module:U3|WideOr6~1                                                                                                            ; 1       ;
; Digitron_NumDisplay_module:U3|WideOr6~0                                                                                                            ; 1       ;
; Digitron_NumDisplay_module:U3|WideOr7~1                                                                                                            ; 1       ;
; Digitron_NumDisplay_module:U3|WideOr7~0                                                                                                            ; 1       ;
; Digitron_NumDisplay_module:U3|WideOr8~1                                                                                                            ; 1       ;
; Digitron_NumDisplay_module:U3|SingleNum~68                                                                                                         ; 1       ;
; Digitron_NumDisplay_module:U3|SingleNum~67                                                                                                         ; 1       ;
; Digitron_NumDisplay_module:U3|SingleNum~66                                                                                                         ; 1       ;
; Digitron_NumDisplay_module:U3|SingleNum[4]                                                                                                         ; 1       ;
; Digitron_NumDisplay_module:U3|WideOr8~0                                                                                                            ; 1       ;
; Digitron_NumDisplay_module:U3|SingleNum[3]                                                                                                         ; 1       ;
; Digitron_NumDisplay_module:U3|SingleNum~63                                                                                                         ; 1       ;
; Digitron_NumDisplay_module:U3|SingleNum~62                                                                                                         ; 1       ;
; Digitron_NumDisplay_module:U3|SingleNum~61                                                                                                         ; 1       ;
; Digitron_NumDisplay_module:U3|SingleNum~60                                                                                                         ; 1       ;
; Digitron_NumDisplay_module:U3|SingleNum~59                                                                                                         ; 1       ;
; Digitron_NumDisplay_module:U3|SingleNum~58                                                                                                         ; 1       ;
; Digitron_NumDisplay_module:U3|SingleNum~57                                                                                                         ; 1       ;
; Digitron_NumDisplay_module:U3|SingleNum~56                                                                                                         ; 1       ;
; Digitron_NumDisplay_module:U3|SingleNum~55                                                                                                         ; 1       ;
; Digitron_NumDisplay_module:U3|SingleNum[2]                                                                                                         ; 1       ;
; Digitron_NumDisplay_module:U3|SingleNum~53                                                                                                         ; 1       ;
; Digitron_NumDisplay_module:U3|SingleNum~52                                                                                                         ; 1       ;
; Digitron_NumDisplay_module:U3|SingleNum~51                                                                                                         ; 1       ;
; Digitron_NumDisplay_module:U3|SingleNum~50                                                                                                         ; 1       ;
; Digitron_NumDisplay_module:U3|SingleNum~49                                                                                                         ; 1       ;
; Digitron_NumDisplay_module:U3|SingleNum~48                                                                                                         ; 1       ;
; Digitron_NumDisplay_module:U3|SingleNum~47                                                                                                         ; 1       ;
; Digitron_NumDisplay_module:U3|SingleNum~46                                                                                                         ; 1       ;
; Digitron_NumDisplay_module:U3|SingleNum~45                                                                                                         ; 1       ;
; Digitron_NumDisplay_module:U3|SingleNum[1]                                                                                                         ; 1       ;
; Digitron_NumDisplay_module:U3|SingleNum~43                                                                                                         ; 1       ;
; Digitron_NumDisplay_module:U3|SingleNum~42                                                                                                         ; 1       ;
; Digitron_NumDisplay_module:U3|SingleNum~41                                                                                                         ; 1       ;
; Digitron_NumDisplay_module:U3|SingleNum~40                                                                                                         ; 1       ;
; Digitron_NumDisplay_module:U3|SingleNum~39                                                                                                         ; 1       ;
; Digitron_NumDisplay_module:U3|SingleNum~38                                                                                                         ; 1       ;
; Digitron_NumDisplay_module:U3|SingleNum~37                                                                                                         ; 1       ;
; Digitron_NumDisplay_module:U3|SingleNum~36                                                                                                         ; 1       ;
; Digitron_NumDisplay_module:U3|SingleNum~35                                                                                                         ; 1       ;
; Digitron_NumDisplay_module:U3|SingleNum~32                                                                                                         ; 1       ;
; Digitron_NumDisplay_module:U3|SingleNum~30                                                                                                         ; 1       ;
; Digitron_NumDisplay_module:U3|SingleNum~29                                                                                                         ; 1       ;
; Digitron_NumDisplay_module:U3|SingleNum~28                                                                                                         ; 1       ;
; Digitron_NumDisplay_module:U3|SingleNum~27                                                                                                         ; 1       ;
; Digitron_NumDisplay_module:U3|SingleNum~25                                                                                                         ; 1       ;
; Digitron_NumDisplay_module:U3|SingleNum~24                                                                                                         ; 1       ;
; Digitron_NumDisplay_module:U3|SingleNum~23                                                                                                         ; 1       ;
; Digitron_NumDisplay_module:U3|SingleNum~20                                                                                                         ; 1       ;
; Digitron_NumDisplay_module:U3|SingleNum~18                                                                                                         ; 1       ;
; Digitron_NumDisplay_module:U3|SingleNum~14                                                                                                         ; 1       ;
; Digitron_NumDisplay_module:U3|SingleNum~13                                                                                                         ; 1       ;
; Digitron_NumDisplay_module:U3|SingleNum~12                                                                                                         ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[241]~630           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[241]~629           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[242]~628           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[243]~627           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[244]~626           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[245]~625           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[246]~624           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[233]~623           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[233]~622           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[234]~621           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[235]~620           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[236]~619           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[237]~618           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[238]~617           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[225]~616           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[225]~615           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[226]~614           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[227]~613           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[228]~612           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[229]~611           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[230]~610           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[217]~609           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[208]~608           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[208]~607           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[217]~606           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[218]~605           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[219]~604           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[220]~603           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[221]~602           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[222]~601           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[209]~600           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[209]~599           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[210]~598           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[211]~597           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[212]~596           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[213]~595           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[214]~594           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[201]~593           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[201]~592           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[202]~591           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[203]~590           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[204]~589           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[205]~588           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[206]~587           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[193]~586           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[184]~585           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[184]~584           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[193]~583           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[194]~582           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[195]~581           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[196]~580           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[197]~579           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[198]~578           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[185]~577           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[176]~576           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[176]~575           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[185]~574           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[186]~573           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[187]~572           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[188]~571           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[189]~570           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[190]~569           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[177]~568           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[177]~567           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[178]~566           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[179]~565           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[180]~564           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[181]~563           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[182]~562           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[169]~561           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[160]~560           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[160]~559           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[169]~558           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[170]~557           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[171]~556           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[172]~555           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[173]~554           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[174]~553           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[161]~552           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[152]~551           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[152]~550           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[161]~549           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[162]~548           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[163]~547           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[164]~546           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[165]~545           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[166]~544           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[153]~543           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[144]~542           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[144]~541           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[153]~540           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[154]~539           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[155]~538           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[156]~537           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[157]~536           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[158]~535           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[145]~534           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[145]~533           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[146]~532           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[147]~531           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[148]~530           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[149]~529           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[150]~528           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[137]~527           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[128]~526           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[128]~525           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[137]~524           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[138]~523           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[139]~522           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[140]~521           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[141]~520           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[142]~519           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[129]~518           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[129]~517           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[130]~516           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[131]~515           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[132]~514           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[133]~513           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[134]~512           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[121]~511           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[112]~510           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[112]~509           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[121]~508           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[122]~507           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[123]~506           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[124]~505           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[125]~504           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[126]~503           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[113]~502           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[104]~501           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[104]~500           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[113]~499           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[114]~498           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[115]~497           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[116]~496           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[117]~495           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[118]~494           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[105]~493           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[105]~492           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[106]~491           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[107]~490           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[108]~489           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[109]~488           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[110]~487           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[97]~486            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[88]~485            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[88]~484            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[97]~483            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[98]~482            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[99]~481            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[100]~480           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[101]~479           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[102]~478           ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[89]~477            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[89]~476            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[90]~475            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[91]~474            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[92]~473            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[93]~472            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[94]~471            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[81]~470            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[72]~469            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[72]~468            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[81]~467            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[82]~466            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[83]~465            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[84]~464            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[85]~463            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[86]~462            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[73]~461            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[64]~460            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[64]~459            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[73]~458            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[74]~457            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[75]~456            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[76]~455            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[77]~454            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[78]~453            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[65]~452            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[56]~451            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[56]~450            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[65]~449            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[66]~448            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[67]~447            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[68]~446            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[69]~445            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[70]~444            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[57]~443            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[48]~442            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[48]~441            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[57]~440            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[58]~439            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[58]~438            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[59]~437            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[60]~436            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[61]~435            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[62]~434            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[49]~433            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[49]~432            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[50]~431            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[50]~430            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[51]~429            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[51]~428            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[52]~427            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[52]~426            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[53]~425            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[53]~424            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[54]~423            ; 1       ;
; PWM_Generate_module:U2|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[54]~422            ; 1       ;
; Digitron_NumDisplay_module:U3|W_Digitron_Out[6]                                                                                                    ; 1       ;
; Digitron_NumDisplay_module:U3|W_Digitron_Out[5]                                                                                                    ; 1       ;
; Digitron_NumDisplay_module:U3|W_Digitron_Out[4]                                                                                                    ; 1       ;
; Digitron_NumDisplay_module:U3|W_Digitron_Out[3]                                                                                                    ; 1       ;
; Digitron_NumDisplay_module:U3|W_Digitron_Out[2]                                                                                                    ; 1       ;
; Digitron_NumDisplay_module:U3|W_Digitron_Out[1]                                                                                                    ; 1       ;
; Digitron_NumDisplay_module:U3|W_Digitron_Out[0]                                                                                                    ; 1       ;
; Digitron_NumDisplay_module:U3|Add0~14                                                                                                              ; 1       ;
; Digitron_NumDisplay_module:U3|Add0~13                                                                                                              ; 1       ;
; Digitron_NumDisplay_module:U3|Add0~12                                                                                                              ; 1       ;
; Digitron_NumDisplay_module:U3|Add0~11                                                                                                              ; 1       ;
; Digitron_NumDisplay_module:U3|Add0~10                                                                                                              ; 1       ;
; Digitron_NumDisplay_module:U3|Add0~9                                                                                                               ; 1       ;
; Digitron_NumDisplay_module:U3|Add0~8                                                                                                               ; 1       ;
; Digitron_NumDisplay_module:U3|Add0~7                                                                                                               ; 1       ;
; Digitron_NumDisplay_module:U3|Add0~6                                                                                                               ; 1       ;
; Digitron_NumDisplay_module:U3|Add0~5                                                                                                               ; 1       ;
; Digitron_NumDisplay_module:U3|Add0~4                                                                                                               ; 1       ;
; Digitron_NumDisplay_module:U3|Add0~3                                                                                                               ; 1       ;
; Digitron_NumDisplay_module:U3|Add0~2                                                                                                               ; 1       ;
; Digitron_NumDisplay_module:U3|Add0~1                                                                                                               ; 1       ;
; Digitron_NumDisplay_module:U3|Add0~0                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add3~38                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add2~38                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add0~12                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add1~12                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add3~37                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add3~36                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add2~37                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add2~36                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add1~11                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add1~10                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add0~11                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add0~10                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add1~9                                                                                                                ; 1       ;
; Duty_Period_Adjust_module:U1|Add1~8                                                                                                                ; 1       ;
; Duty_Period_Adjust_module:U1|Add0~9                                                                                                                ; 1       ;
; Duty_Period_Adjust_module:U1|Add0~8                                                                                                                ; 1       ;
; Duty_Period_Adjust_module:U1|Add3~35                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add3~34                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add2~35                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add2~34                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add0~7                                                                                                                ; 1       ;
; Duty_Period_Adjust_module:U1|Add0~6                                                                                                                ; 1       ;
; Duty_Period_Adjust_module:U1|Add0~5                                                                                                                ; 1       ;
; Duty_Period_Adjust_module:U1|Add0~4                                                                                                                ; 1       ;
; Duty_Period_Adjust_module:U1|Add0~3                                                                                                                ; 1       ;
; Duty_Period_Adjust_module:U1|Add0~2                                                                                                                ; 1       ;
; Duty_Period_Adjust_module:U1|Add0~1                                                                                                                ; 1       ;
; Duty_Period_Adjust_module:U1|Add0~0                                                                                                                ; 1       ;
; Duty_Period_Adjust_module:U1|Add1~7                                                                                                                ; 1       ;
; Duty_Period_Adjust_module:U1|Add1~6                                                                                                                ; 1       ;
; Duty_Period_Adjust_module:U1|Add1~5                                                                                                                ; 1       ;
; Duty_Period_Adjust_module:U1|Add1~4                                                                                                                ; 1       ;
; Duty_Period_Adjust_module:U1|Add1~3                                                                                                                ; 1       ;
; Duty_Period_Adjust_module:U1|Add1~2                                                                                                                ; 1       ;
; Duty_Period_Adjust_module:U1|Add1~1                                                                                                                ; 1       ;
; Duty_Period_Adjust_module:U1|Add1~0                                                                                                                ; 1       ;
; Duty_Period_Adjust_module:U1|Add3~33                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add3~32                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add3~31                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add3~30                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add3~29                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add3~28                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add3~27                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add3~26                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add3~25                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add3~24                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add3~23                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add3~22                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add3~21                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add3~20                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add3~19                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add3~18                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add3~17                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add3~16                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add3~15                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add3~14                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add3~13                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add3~12                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add3~11                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add3~10                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add3~9                                                                                                                ; 1       ;
; Duty_Period_Adjust_module:U1|Add3~8                                                                                                                ; 1       ;
; Duty_Period_Adjust_module:U1|Add3~7                                                                                                                ; 1       ;
; Duty_Period_Adjust_module:U1|Add3~6                                                                                                                ; 1       ;
; Duty_Period_Adjust_module:U1|Add3~5                                                                                                                ; 1       ;
; Duty_Period_Adjust_module:U1|Add3~4                                                                                                                ; 1       ;
; Duty_Period_Adjust_module:U1|Add3~3                                                                                                                ; 1       ;
; Duty_Period_Adjust_module:U1|Add3~2                                                                                                                ; 1       ;
; Duty_Period_Adjust_module:U1|Add3~1                                                                                                                ; 1       ;
; Duty_Period_Adjust_module:U1|Add3~0                                                                                                                ; 1       ;
; Duty_Period_Adjust_module:U1|Add2~33                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add2~32                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add2~31                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add2~30                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add2~29                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add2~28                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add2~27                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add2~26                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add2~25                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add2~24                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add2~23                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add2~22                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add2~21                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add2~20                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add2~19                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add2~18                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add2~17                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add2~16                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add2~15                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add2~14                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add2~13                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add2~12                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add2~11                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add2~10                                                                                                               ; 1       ;
; Duty_Period_Adjust_module:U1|Add2~9                                                                                                                ; 1       ;
; Duty_Period_Adjust_module:U1|Add2~8                                                                                                                ; 1       ;
; Duty_Period_Adjust_module:U1|Add2~7                                                                                                                ; 1       ;
; Duty_Period_Adjust_module:U1|Add2~6                                                                                                                ; 1       ;
; Duty_Period_Adjust_module:U1|Add2~5                                                                                                                ; 1       ;
; Duty_Period_Adjust_module:U1|Add2~4                                                                                                                ; 1       ;
; Duty_Period_Adjust_module:U1|Add2~3                                                                                                                ; 1       ;
; Duty_Period_Adjust_module:U1|Add2~2                                                                                                                ; 1       ;
; Duty_Period_Adjust_module:U1|Add2~1                                                                                                                ; 1       ;
; Duty_Period_Adjust_module:U1|Add2~0                                                                                                                ; 1       ;
; PWM_Generate_module:U2|Add0~38                                                                                                                     ; 1       ;
; PWM_Generate_module:U2|Add0~37                                                                                                                     ; 1       ;
; PWM_Generate_module:U2|Add0~36                                                                                                                     ; 1       ;
; PWM_Generate_module:U2|Add0~35                                                                                                                     ; 1       ;
; PWM_Generate_module:U2|Add0~34                                                                                                                     ; 1       ;
; PWM_Generate_module:U2|Add0~33                                                                                                                     ; 1       ;
; PWM_Generate_module:U2|Add0~32                                                                                                                     ; 1       ;
; PWM_Generate_module:U2|Add0~31                                                                                                                     ; 1       ;
; PWM_Generate_module:U2|Add0~30                                                                                                                     ; 1       ;
; PWM_Generate_module:U2|Add0~29                                                                                                                     ; 1       ;
; PWM_Generate_module:U2|Add0~28                                                                                                                     ; 1       ;
; PWM_Generate_module:U2|Add0~27                                                                                                                     ; 1       ;
; PWM_Generate_module:U2|Add0~26                                                                                                                     ; 1       ;
; PWM_Generate_module:U2|Add0~25                                                                                                                     ; 1       ;
; PWM_Generate_module:U2|Add0~24                                                                                                                     ; 1       ;
; PWM_Generate_module:U2|Add0~23                                                                                                                     ; 1       ;
; PWM_Generate_module:U2|Add0~22                                                                                                                     ; 1       ;
; PWM_Generate_module:U2|Add0~21                                                                                                                     ; 1       ;
; PWM_Generate_module:U2|Add0~20                                                                                                                     ; 1       ;
; PWM_Generate_module:U2|Add0~19                                                                                                                     ; 1       ;
; PWM_Generate_module:U2|Add0~18                                                                                                                     ; 1       ;
; PWM_Generate_module:U2|Add0~17                                                                                                                     ; 1       ;
; PWM_Generate_module:U2|Add0~16                                                                                                                     ; 1       ;
; PWM_Generate_module:U2|Add0~15                                                                                                                     ; 1       ;
; PWM_Generate_module:U2|Add0~14                                                                                                                     ; 1       ;
; PWM_Generate_module:U2|Add0~13                                                                                                                     ; 1       ;
; PWM_Generate_module:U2|Add0~12                                                                                                                     ; 1       ;
; PWM_Generate_module:U2|Add0~11                                                                                                                     ; 1       ;
; PWM_Generate_module:U2|Add0~10                                                                                                                     ; 1       ;
; PWM_Generate_module:U2|Add0~9                                                                                                                      ; 1       ;
; PWM_Generate_module:U2|Add0~8                                                                                                                      ; 1       ;
; PWM_Generate_module:U2|Add0~7                                                                                                                      ; 1       ;
; PWM_Generate_module:U2|Add0~6                                                                                                                      ; 1       ;
; PWM_Generate_module:U2|Add0~5                                                                                                                      ; 1       ;
; PWM_Generate_module:U2|Add0~4                                                                                                                      ; 1       ;
; PWM_Generate_module:U2|Add0~3                                                                                                                      ; 1       ;
; PWM_Generate_module:U2|Add0~2                                                                                                                      ; 1       ;
; PWM_Generate_module:U2|Add0~1                                                                                                                      ; 1       ;
; PWM_Generate_module:U2|Add0~0                                                                                                                      ; 1       ;
; PWM_Generate_module:U2|Cnt1[23]~70                                                                                                                 ; 1       ;
; PWM_Generate_module:U2|Cnt1[22]~69                                                                                                                 ; 1       ;
; PWM_Generate_module:U2|Cnt1[22]~68                                                                                                                 ; 1       ;
; PWM_Generate_module:U2|Cnt1[21]~67                                                                                                                 ; 1       ;
; PWM_Generate_module:U2|Cnt1[21]~66                                                                                                                 ; 1       ;
; PWM_Generate_module:U2|Cnt1[20]~65                                                                                                                 ; 1       ;
; PWM_Generate_module:U2|Cnt1[20]~64                                                                                                                 ; 1       ;
; PWM_Generate_module:U2|Cnt1[19]~63                                                                                                                 ; 1       ;
; PWM_Generate_module:U2|Cnt1[19]~62                                                                                                                 ; 1       ;
; PWM_Generate_module:U2|Cnt1[18]~61                                                                                                                 ; 1       ;
; PWM_Generate_module:U2|Cnt1[18]~60                                                                                                                 ; 1       ;
; PWM_Generate_module:U2|Cnt1[17]~59                                                                                                                 ; 1       ;
; PWM_Generate_module:U2|Cnt1[17]~58                                                                                                                 ; 1       ;
; PWM_Generate_module:U2|Cnt1[16]~57                                                                                                                 ; 1       ;
; PWM_Generate_module:U2|Cnt1[16]~56                                                                                                                 ; 1       ;
; PWM_Generate_module:U2|Cnt1[15]~55                                                                                                                 ; 1       ;
; PWM_Generate_module:U2|Cnt1[15]~54                                                                                                                 ; 1       ;
; PWM_Generate_module:U2|Cnt1[14]~53                                                                                                                 ; 1       ;
; PWM_Generate_module:U2|Cnt1[14]~52                                                                                                                 ; 1       ;
; PWM_Generate_module:U2|Cnt1[13]~51                                                                                                                 ; 1       ;
; PWM_Generate_module:U2|Cnt1[13]~50                                                                                                                 ; 1       ;
; PWM_Generate_module:U2|Cnt1[12]~49                                                                                                                 ; 1       ;
; PWM_Generate_module:U2|Cnt1[12]~48                                                                                                                 ; 1       ;
; PWM_Generate_module:U2|Cnt1[11]~47                                                                                                                 ; 1       ;
; PWM_Generate_module:U2|Cnt1[11]~46                                                                                                                 ; 1       ;
; PWM_Generate_module:U2|Cnt1[10]~45                                                                                                                 ; 1       ;
; PWM_Generate_module:U2|Cnt1[10]~44                                                                                                                 ; 1       ;
; PWM_Generate_module:U2|Cnt1[9]~43                                                                                                                  ; 1       ;
; PWM_Generate_module:U2|Cnt1[9]~42                                                                                                                  ; 1       ;
; PWM_Generate_module:U2|Cnt1[8]~41                                                                                                                  ; 1       ;
; PWM_Generate_module:U2|Cnt1[8]~40                                                                                                                  ; 1       ;
; PWM_Generate_module:U2|Cnt1[7]~39                                                                                                                  ; 1       ;
; PWM_Generate_module:U2|Cnt1[7]~38                                                                                                                  ; 1       ;
; PWM_Generate_module:U2|Cnt1[6]~37                                                                                                                  ; 1       ;
; PWM_Generate_module:U2|Cnt1[6]~36                                                                                                                  ; 1       ;
; PWM_Generate_module:U2|Cnt1[5]~35                                                                                                                  ; 1       ;
; PWM_Generate_module:U2|Cnt1[5]~34                                                                                                                  ; 1       ;
; PWM_Generate_module:U2|Cnt1[4]~33                                                                                                                  ; 1       ;
; PWM_Generate_module:U2|Cnt1[4]~32                                                                                                                  ; 1       ;
; PWM_Generate_module:U2|Cnt1[3]~31                                                                                                                  ; 1       ;
; PWM_Generate_module:U2|Cnt1[3]~30                                                                                                                  ; 1       ;
; PWM_Generate_module:U2|Cnt1[2]~29                                                                                                                  ; 1       ;
; PWM_Generate_module:U2|Cnt1[2]~28                                                                                                                  ; 1       ;
; PWM_Generate_module:U2|Cnt1[1]~27                                                                                                                  ; 1       ;
; PWM_Generate_module:U2|Cnt1[1]~26                                                                                                                  ; 1       ;
; PWM_Generate_module:U2|Cnt1[0]~25                                                                                                                  ; 1       ;
; PWM_Generate_module:U2|Cnt1[0]~24                                                                                                                  ; 1       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult1~9                                                                          ; 1       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult1~8                                                                          ; 1       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult1~7                                                                          ; 1       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult1~6                                                                          ; 1       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult1~5                                                                          ; 1       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult1~4                                                                          ; 1       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult1~3                                                                          ; 1       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult1~2                                                                          ; 1       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult1~1                                                                          ; 1       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult1~0                                                                          ; 1       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult1~DATAOUT25                                                                  ; 1       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult1~DATAOUT24                                                                  ; 1       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult1~DATAOUT23                                                                  ; 1       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult1~DATAOUT22                                                                  ; 1       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult1~DATAOUT21                                                                  ; 1       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult1~DATAOUT20                                                                  ; 1       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult1~DATAOUT19                                                                  ; 1       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult1~DATAOUT18                                                                  ; 1       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult1~DATAOUT17                                                                  ; 1       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult1~DATAOUT16                                                                  ; 1       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult1~DATAOUT15                                                                  ; 1       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult1~DATAOUT14                                                                  ; 1       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult1~DATAOUT13                                                                  ; 1       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult1~DATAOUT12                                                                  ; 1       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult1~DATAOUT11                                                                  ; 1       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult1~DATAOUT10                                                                  ; 1       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult1~DATAOUT9                                                                   ; 1       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult1~DATAOUT8                                                                   ; 1       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult1~DATAOUT7                                                                   ; 1       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult1~DATAOUT6                                                                   ; 1       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult1~DATAOUT5                                                                   ; 1       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult1~DATAOUT4                                                                   ; 1       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult1~DATAOUT3                                                                   ; 1       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult1~DATAOUT2                                                                   ; 1       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult1~DATAOUT1                                                                   ; 1       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult1                                                                            ; 1       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult3~3                                                                          ; 1       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult3~2                                                                          ; 1       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult3~1                                                                          ; 1       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult3~0                                                                          ; 1       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult3~DATAOUT13                                                                  ; 1       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult3~DATAOUT12                                                                  ; 1       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult3~DATAOUT11                                                                  ; 1       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult3~DATAOUT10                                                                  ; 1       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult3~DATAOUT9                                                                   ; 1       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult3~DATAOUT8                                                                   ; 1       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult3~DATAOUT7                                                                   ; 1       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult3~DATAOUT6                                                                   ; 1       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult3~DATAOUT5                                                                   ; 1       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult3~DATAOUT4                                                                   ; 1       ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult3~DATAOUT3                                                                   ; 1       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 1           ; 2                   ; 30                ;
; Simple Multipliers (18-bit)           ; 1           ; 1                   ; 15                ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 15                ;
; Embedded Multiplier 9-bit elements    ; 3           ; 2                   ; 30                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                         ;
+----------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                       ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_out4     ; Simple Multiplier (9-bit)  ; DSPOUT_X20_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult3 ;                            ; DSPMULT_X20_Y14_N0 ; Unsigned            ;                                ; no                    ; yes                   ; no                ;                 ;
; PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|w153w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    PWM_Generate_module:U2|lpm_mult:Mult0|mult_mbt:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y12_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+----------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 1,041 / 32,401 ( 3 % ) ;
; C16 interconnects           ; 16 / 1,326 ( 1 % )     ;
; C4 interconnects            ; 413 / 21,816 ( 2 % )   ;
; Direct links                ; 312 / 32,401 ( < 1 % ) ;
; Global clocks               ; 1 / 10 ( 10 % )        ;
; Local interconnects         ; 398 / 10,320 ( 4 % )   ;
; R24 interconnects           ; 10 / 1,289 ( < 1 % )   ;
; R4 interconnects            ; 530 / 28,186 ( 2 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.62) ; Number of LABs  (Total = 61) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 1                            ;
; 3                                           ; 1                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 3                            ;
; 9                                           ; 1                            ;
; 10                                          ; 3                            ;
; 11                                          ; 3                            ;
; 12                                          ; 3                            ;
; 13                                          ; 7                            ;
; 14                                          ; 1                            ;
; 15                                          ; 4                            ;
; 16                                          ; 33                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.57) ; Number of LABs  (Total = 61) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 11                           ;
; 1 Clock                            ; 14                           ;
; 1 Clock enable                     ; 7                            ;
; 1 Sync. clear                      ; 2                            ;
; 2 Clock enables                    ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 14.15) ; Number of LABs  (Total = 61) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 1                            ;
; 1                                            ; 1                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 2                            ;
; 9                                            ; 1                            ;
; 10                                           ; 3                            ;
; 11                                           ; 2                            ;
; 12                                           ; 2                            ;
; 13                                           ; 5                            ;
; 14                                           ; 4                            ;
; 15                                           ; 27                           ;
; 16                                           ; 1                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 2                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.07) ; Number of LABs  (Total = 61) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 1                            ;
; 1                                               ; 1                            ;
; 2                                               ; 3                            ;
; 3                                               ; 1                            ;
; 4                                               ; 2                            ;
; 5                                               ; 2                            ;
; 6                                               ; 4                            ;
; 7                                               ; 2                            ;
; 8                                               ; 6                            ;
; 9                                               ; 6                            ;
; 10                                              ; 10                           ;
; 11                                              ; 10                           ;
; 12                                              ; 5                            ;
; 13                                              ; 2                            ;
; 14                                              ; 3                            ;
; 15                                              ; 1                            ;
; 16                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 15.26) ; Number of LABs  (Total = 61) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 2                            ;
; 5                                            ; 0                            ;
; 6                                            ; 3                            ;
; 7                                            ; 0                            ;
; 8                                            ; 3                            ;
; 9                                            ; 3                            ;
; 10                                           ; 2                            ;
; 11                                           ; 3                            ;
; 12                                           ; 1                            ;
; 13                                           ; 2                            ;
; 14                                           ; 1                            ;
; 15                                           ; 4                            ;
; 16                                           ; 7                            ;
; 17                                           ; 7                            ;
; 18                                           ; 7                            ;
; 19                                           ; 5                            ;
; 20                                           ; 2                            ;
; 21                                           ; 0                            ;
; 22                                           ; 2                            ;
; 23                                           ; 1                            ;
; 24                                           ; 2                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 24        ; 0            ; 24        ; 0            ; 0            ; 24        ; 24        ; 0            ; 24        ; 24        ; 0            ; 16           ; 0            ; 0            ; 8            ; 0            ; 16           ; 8            ; 0            ; 0            ; 0            ; 16           ; 0            ; 0            ; 0            ; 0            ; 0            ; 24        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 24           ; 0         ; 24           ; 24           ; 0         ; 0         ; 24           ; 0         ; 0         ; 24           ; 8            ; 24           ; 24           ; 16           ; 24           ; 8            ; 16           ; 24           ; 24           ; 24           ; 8            ; 24           ; 24           ; 24           ; 24           ; 24           ; 0         ; 24           ; 24           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Digitron_Out[0]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Digitron_Out[1]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Digitron_Out[2]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Digitron_Out[3]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Digitron_Out[4]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Digitron_Out[5]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Digitron_Out[6]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Digitron_Out[7]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DigitronCS_Out[0]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DigitronCS_Out[1]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DigitronCS_Out[2]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DigitronCS_Out[3]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DigitronCS_Out[4]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DigitronCS_Out[5]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM_LED_Out        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM_EPI_Out        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Count_D_Display    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Count_P_Display    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RSTn               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AddPeriod_In       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SubPeriod_In       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AddDuty_In         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SubDuty_In         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP4CE6F17C8 for design "pwm"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C8 is compatible
    Info (176445): Device EP4CE15F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pwm.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLK~input (placed in PIN E1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 6 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 6 register duplicates
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 4% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.70 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file F:/LQbishe/shiyan/14 pwm/output_files/pwm.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 1196 megabytes
    Info: Processing ended: Sat May 13 12:17:25 2017
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:11


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in F:/LQbishe/shiyan/14 pwm/output_files/pwm.fit.smsg.


