0.4
2016.2
C:/Users/jsequeira/Proyectos/Karat/CORDIC/CORD_FPGA_Viv/Dry_runs.sim/sim_1/behav/glbl.v,1464879896,verilog,,,,,,,,,,,
C:/Users/jsequeira/Proyectos/Karat/source/rtl/Add_Subt.v,1469763616,verilog,,,,,,,,,,,
C:/Users/jsequeira/Proyectos/Karat/source/rtl/Barrel_shifter.v,1473377461,verilog,,,,,,,,,,,
C:/Users/jsequeira/Proyectos/Karat/source/rtl/Comparator.v,1469763616,verilog,,,,,,,,,,,
C:/Users/jsequeira/Proyectos/Karat/source/rtl/Comparator_Less.v,1469763616,verilog,,,,,,,,,,,
C:/Users/jsequeira/Proyectos/Karat/source/rtl/Comparators.v,1469763616,verilog,,,,,,,,,,,
C:/Users/jsequeira/Proyectos/Karat/source/rtl/FPU_Add_Subtract_Function.v,1473380471,verilog,,,,,,,,,,,
C:/Users/jsequeira/Proyectos/Karat/source/rtl/FSM_Add_Subtract.v,1469763616,verilog,,,,,,,,,,,
C:/Users/jsequeira/Proyectos/Karat/source/rtl/Greater_Comparator.v,1469763616,verilog,,,,,,,,,,,
C:/Users/jsequeira/Proyectos/Karat/source/rtl/LZD.v,1469763616,verilog,,,,,,,,,,,
C:/Users/jsequeira/Proyectos/Karat/source/rtl/MultiplexTxT.v,1469763616,verilog,,,,,,,,,,,
C:/Users/jsequeira/Proyectos/Karat/source/rtl/Multiplexer_AC.v,1469763616,verilog,,,,,,,,,,,
C:/Users/jsequeira/Proyectos/Karat/source/rtl/Mux_3x1.v,1469763616,verilog,,,,,,,,,,,
C:/Users/jsequeira/Proyectos/Karat/source/rtl/Mux_Array.v,1473372160,verilog,,,,,,,,,,,
C:/Users/jsequeira/Proyectos/Karat/source/rtl/Oper_Start_In.v,1469763616,verilog,,,,,,,,,,,
C:/Users/jsequeira/Proyectos/Karat/source/rtl/Priority_Codec_32.v,1469763616,verilog,,,,,,,,,,,
C:/Users/jsequeira/Proyectos/Karat/source/rtl/Priority_Codec_64.v,1469763616,verilog,,,,,,,,,,,
C:/Users/jsequeira/Proyectos/Karat/source/rtl/RegisterAdd.v,1469763616,verilog,,,,,,,,,,,
C:/Users/jsequeira/Proyectos/Karat/source/rtl/Rotate_Mux_Array.v,1469763616,verilog,,,,,,,,,,,
C:/Users/jsequeira/Proyectos/Karat/source/rtl/Round_Sgf_Dec.v,1473367790,verilog,,,,,,,,,,,
C:/Users/jsequeira/Proyectos/Karat/source/rtl/Tenth_Phase.v,1469763616,verilog,,,,,,,,,,,
C:/Users/jsequeira/Proyectos/Karat/source/rtl/add_sub_carry_out.v,1469763616,verilog,,,,,,,,,,,
C:/Users/jsequeira/Proyectos/Karat/source/rtl/exp_operation.v,1469763616,verilog,,,,,,,,,,,
C:/Users/jsequeira/Proyectos/Karat/source/rtl/sgn_result.v,1469763616,verilog,,,,,,,,,,,
C:/Users/jsequeira/Proyectos/Karat/source/rtl/shift_mux.v,1469763616,verilog,,,,,,,,,,,
C:/Users/jsequeira/Proyectos/Karat/source/rtl/xor_tri.v,1469763616,verilog,,,,,,,,,,,
C:/Users/jsequeira/Proyectos/Karat/source/sim/Testbench_FPU_Add_Subt.v,1469763616,verilog,,,,,,,,,,,
