Classic Timing Analyzer report for registers
Tue May 11 01:45:16 2021
Quartus II Version 8.1 Build 163 10/28/2008 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. tsu
  6. tco
  7. tpd
  8. th
  9. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                     ;
+------------------------------+-------+---------------+-------------+------------------------+------------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From                   ; To                     ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+------------------------+------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 3.320 ns    ; d0                     ; registerwr:inst3|inst7 ; --         ; cp       ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 13.650 ns   ; registerwr:inst1|inst7 ; q0                     ; sel1       ; --       ; 0            ;
; Worst-case tpd               ; N/A   ; None          ; 13.018 ns   ; sel1                   ; q3                     ; --         ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; 5.506 ns    ; d3                     ; registerwr:inst1|inst4 ; --         ; sel1     ; 0            ;
; Total number of failed paths ;       ;               ;             ;                        ;                        ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+------------------------+------------------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2C8Q208C8        ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; sel0            ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; write0/read1    ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; cp              ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; sel1            ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+----------------------------------------------------------------------------------+
; tsu                                                                              ;
+-------+--------------+------------+------+------------------------+--------------+
; Slack ; Required tsu ; Actual tsu ; From ; To                     ; To Clock     ;
+-------+--------------+------------+------+------------------------+--------------+
; N/A   ; None         ; 3.320 ns   ; d0   ; registerwr:inst3|inst7 ; cp           ;
; N/A   ; None         ; 3.079 ns   ; d0   ; registerwr:inst3|inst7 ; write0/read1 ;
; N/A   ; None         ; 2.795 ns   ; d0   ; registerwr:inst3|inst7 ; sel0         ;
; N/A   ; None         ; 2.406 ns   ; d6   ; registerwr:inst3|inst1 ; cp           ;
; N/A   ; None         ; 2.395 ns   ; d1   ; registerwr:inst3|inst6 ; cp           ;
; N/A   ; None         ; 2.239 ns   ; d5   ; registerwr:inst3|inst2 ; cp           ;
; N/A   ; None         ; 2.165 ns   ; d6   ; registerwr:inst3|inst1 ; write0/read1 ;
; N/A   ; None         ; 2.154 ns   ; d1   ; registerwr:inst3|inst6 ; write0/read1 ;
; N/A   ; None         ; 2.054 ns   ; d7   ; registerwr:inst3|inst  ; cp           ;
; N/A   ; None         ; 1.998 ns   ; d5   ; registerwr:inst3|inst2 ; write0/read1 ;
; N/A   ; None         ; 1.881 ns   ; d6   ; registerwr:inst3|inst1 ; sel0         ;
; N/A   ; None         ; 1.870 ns   ; d1   ; registerwr:inst3|inst6 ; sel0         ;
; N/A   ; None         ; 1.813 ns   ; d7   ; registerwr:inst3|inst  ; write0/read1 ;
; N/A   ; None         ; 1.714 ns   ; d5   ; registerwr:inst3|inst2 ; sel0         ;
; N/A   ; None         ; 1.529 ns   ; d7   ; registerwr:inst3|inst  ; sel0         ;
; N/A   ; None         ; 1.184 ns   ; d1   ; registerwr:inst1|inst6 ; cp           ;
; N/A   ; None         ; 1.122 ns   ; d0   ; registerwr:inst1|inst7 ; cp           ;
; N/A   ; None         ; 0.934 ns   ; d5   ; registerwr:inst1|inst2 ; cp           ;
; N/A   ; None         ; 0.906 ns   ; d6   ; registerwr:inst1|inst1 ; cp           ;
; N/A   ; None         ; 0.905 ns   ; d7   ; registerwr:inst1|inst  ; cp           ;
; N/A   ; None         ; 0.511 ns   ; d1   ; registerwr:inst1|inst6 ; write0/read1 ;
; N/A   ; None         ; 0.449 ns   ; d0   ; registerwr:inst1|inst7 ; write0/read1 ;
; N/A   ; None         ; 0.261 ns   ; d5   ; registerwr:inst1|inst2 ; write0/read1 ;
; N/A   ; None         ; 0.233 ns   ; d6   ; registerwr:inst1|inst1 ; write0/read1 ;
; N/A   ; None         ; 0.232 ns   ; d7   ; registerwr:inst1|inst  ; write0/read1 ;
; N/A   ; None         ; -0.108 ns  ; d1   ; registerwr:inst1|inst6 ; sel1         ;
; N/A   ; None         ; -0.170 ns  ; d0   ; registerwr:inst1|inst7 ; sel1         ;
; N/A   ; None         ; -0.358 ns  ; d5   ; registerwr:inst1|inst2 ; sel1         ;
; N/A   ; None         ; -0.386 ns  ; d6   ; registerwr:inst1|inst1 ; sel1         ;
; N/A   ; None         ; -0.387 ns  ; d7   ; registerwr:inst1|inst  ; sel1         ;
; N/A   ; None         ; -2.619 ns  ; d4   ; registerwr:inst3|inst3 ; cp           ;
; N/A   ; None         ; -2.641 ns  ; d3   ; registerwr:inst3|inst4 ; cp           ;
; N/A   ; None         ; -2.807 ns  ; d2   ; registerwr:inst3|inst5 ; cp           ;
; N/A   ; None         ; -2.860 ns  ; d4   ; registerwr:inst3|inst3 ; write0/read1 ;
; N/A   ; None         ; -2.882 ns  ; d3   ; registerwr:inst3|inst4 ; write0/read1 ;
; N/A   ; None         ; -3.048 ns  ; d2   ; registerwr:inst3|inst5 ; write0/read1 ;
; N/A   ; None         ; -3.144 ns  ; d4   ; registerwr:inst3|inst3 ; sel0         ;
; N/A   ; None         ; -3.166 ns  ; d3   ; registerwr:inst3|inst4 ; sel0         ;
; N/A   ; None         ; -3.332 ns  ; d2   ; registerwr:inst3|inst5 ; sel0         ;
; N/A   ; None         ; -3.928 ns  ; d4   ; registerwr:inst1|inst3 ; cp           ;
; N/A   ; None         ; -3.941 ns  ; d2   ; registerwr:inst1|inst5 ; cp           ;
; N/A   ; None         ; -3.948 ns  ; d3   ; registerwr:inst1|inst4 ; cp           ;
; N/A   ; None         ; -4.601 ns  ; d4   ; registerwr:inst1|inst3 ; write0/read1 ;
; N/A   ; None         ; -4.614 ns  ; d2   ; registerwr:inst1|inst5 ; write0/read1 ;
; N/A   ; None         ; -4.621 ns  ; d3   ; registerwr:inst1|inst4 ; write0/read1 ;
; N/A   ; None         ; -5.220 ns  ; d4   ; registerwr:inst1|inst3 ; sel1         ;
; N/A   ; None         ; -5.233 ns  ; d2   ; registerwr:inst1|inst5 ; sel1         ;
; N/A   ; None         ; -5.240 ns  ; d3   ; registerwr:inst1|inst4 ; sel1         ;
+-------+--------------+------------+------+------------------------+--------------+


+--------------------------------------------------------------------------------+
; tco                                                                            ;
+-------+--------------+------------+------------------------+----+--------------+
; Slack ; Required tco ; Actual tco ; From                   ; To ; From Clock   ;
+-------+--------------+------------+------------------------+----+--------------+
; N/A   ; None         ; 13.650 ns  ; registerwr:inst1|inst7 ; q0 ; sel1         ;
; N/A   ; None         ; 13.379 ns  ; registerwr:inst1|inst5 ; q2 ; sel1         ;
; N/A   ; None         ; 13.359 ns  ; registerwr:inst1|inst1 ; q6 ; sel1         ;
; N/A   ; None         ; 13.309 ns  ; registerwr:inst1|inst4 ; q3 ; sel1         ;
; N/A   ; None         ; 13.091 ns  ; registerwr:inst1|inst2 ; q5 ; sel1         ;
; N/A   ; None         ; 13.034 ns  ; registerwr:inst3|inst1 ; q6 ; sel0         ;
; N/A   ; None         ; 13.031 ns  ; registerwr:inst1|inst7 ; q0 ; write0/read1 ;
; N/A   ; None         ; 12.760 ns  ; registerwr:inst1|inst5 ; q2 ; write0/read1 ;
; N/A   ; None         ; 12.750 ns  ; registerwr:inst3|inst1 ; q6 ; write0/read1 ;
; N/A   ; None         ; 12.740 ns  ; registerwr:inst1|inst1 ; q6 ; write0/read1 ;
; N/A   ; None         ; 12.690 ns  ; registerwr:inst1|inst4 ; q3 ; write0/read1 ;
; N/A   ; None         ; 12.516 ns  ; registerwr:inst1|inst3 ; q4 ; sel1         ;
; N/A   ; None         ; 12.509 ns  ; registerwr:inst3|inst1 ; q6 ; cp           ;
; N/A   ; None         ; 12.472 ns  ; registerwr:inst1|inst2 ; q5 ; write0/read1 ;
; N/A   ; None         ; 12.358 ns  ; registerwr:inst1|inst7 ; q0 ; cp           ;
; N/A   ; None         ; 12.226 ns  ; registerwr:inst1|inst  ; q7 ; sel1         ;
; N/A   ; None         ; 12.224 ns  ; registerwr:inst1|inst6 ; q1 ; sel1         ;
; N/A   ; None         ; 12.087 ns  ; registerwr:inst1|inst5 ; q2 ; cp           ;
; N/A   ; None         ; 12.067 ns  ; registerwr:inst1|inst1 ; q6 ; cp           ;
; N/A   ; None         ; 12.017 ns  ; registerwr:inst1|inst4 ; q3 ; cp           ;
; N/A   ; None         ; 11.897 ns  ; registerwr:inst1|inst3 ; q4 ; write0/read1 ;
; N/A   ; None         ; 11.892 ns  ; registerwr:inst3|inst4 ; q3 ; sel0         ;
; N/A   ; None         ; 11.799 ns  ; registerwr:inst1|inst2 ; q5 ; cp           ;
; N/A   ; None         ; 11.608 ns  ; registerwr:inst3|inst4 ; q3 ; write0/read1 ;
; N/A   ; None         ; 11.607 ns  ; registerwr:inst1|inst  ; q7 ; write0/read1 ;
; N/A   ; None         ; 11.605 ns  ; registerwr:inst1|inst6 ; q1 ; write0/read1 ;
; N/A   ; None         ; 11.572 ns  ; registerwr:inst3|inst  ; q7 ; sel0         ;
; N/A   ; None         ; 11.546 ns  ; registerwr:inst3|inst5 ; q2 ; sel0         ;
; N/A   ; None         ; 11.367 ns  ; registerwr:inst3|inst4 ; q3 ; cp           ;
; N/A   ; None         ; 11.288 ns  ; registerwr:inst3|inst  ; q7 ; write0/read1 ;
; N/A   ; None         ; 11.262 ns  ; registerwr:inst3|inst5 ; q2 ; write0/read1 ;
; N/A   ; None         ; 11.261 ns  ; registerwr:inst3|inst2 ; q5 ; sel0         ;
; N/A   ; None         ; 11.224 ns  ; registerwr:inst1|inst3 ; q4 ; cp           ;
; N/A   ; None         ; 11.047 ns  ; registerwr:inst3|inst  ; q7 ; cp           ;
; N/A   ; None         ; 11.021 ns  ; registerwr:inst3|inst5 ; q2 ; cp           ;
; N/A   ; None         ; 10.977 ns  ; registerwr:inst3|inst2 ; q5 ; write0/read1 ;
; N/A   ; None         ; 10.934 ns  ; registerwr:inst1|inst  ; q7 ; cp           ;
; N/A   ; None         ; 10.932 ns  ; registerwr:inst1|inst6 ; q1 ; cp           ;
; N/A   ; None         ; 10.816 ns  ; registerwr:inst3|inst6 ; q1 ; sel0         ;
; N/A   ; None         ; 10.736 ns  ; registerwr:inst3|inst2 ; q5 ; cp           ;
; N/A   ; None         ; 10.687 ns  ; registerwr:inst3|inst3 ; q4 ; sel0         ;
; N/A   ; None         ; 10.546 ns  ; registerwr:inst3|inst7 ; q0 ; sel0         ;
; N/A   ; None         ; 10.532 ns  ; registerwr:inst3|inst6 ; q1 ; write0/read1 ;
; N/A   ; None         ; 10.403 ns  ; registerwr:inst3|inst3 ; q4 ; write0/read1 ;
; N/A   ; None         ; 10.291 ns  ; registerwr:inst3|inst6 ; q1 ; cp           ;
; N/A   ; None         ; 10.262 ns  ; registerwr:inst3|inst7 ; q0 ; write0/read1 ;
; N/A   ; None         ; 10.162 ns  ; registerwr:inst3|inst3 ; q4 ; cp           ;
; N/A   ; None         ; 10.021 ns  ; registerwr:inst3|inst7 ; q0 ; cp           ;
+-------+--------------+------------+------------------------+----+--------------+


+-----------------------------------------------------------------+
; tpd                                                             ;
+-------+-------------------+-----------------+--------------+----+
; Slack ; Required P2P Time ; Actual P2P Time ; From         ; To ;
+-------+-------------------+-----------------+--------------+----+
; N/A   ; None              ; 13.018 ns       ; sel1         ; q3 ;
; N/A   ; None              ; 12.815 ns       ; sel0         ; q2 ;
; N/A   ; None              ; 12.769 ns       ; sel1         ; q2 ;
; N/A   ; None              ; 12.748 ns       ; sel1         ; q6 ;
; N/A   ; None              ; 12.535 ns       ; sel0         ; q5 ;
; N/A   ; None              ; 12.482 ns       ; sel1         ; q5 ;
; N/A   ; None              ; 12.323 ns       ; sel0         ; q6 ;
; N/A   ; None              ; 12.276 ns       ; sel0         ; q3 ;
; N/A   ; None              ; 12.013 ns       ; sel1         ; q0 ;
; N/A   ; None              ; 11.965 ns       ; sel0         ; q4 ;
; N/A   ; None              ; 11.935 ns       ; sel1         ; q1 ;
; N/A   ; None              ; 11.910 ns       ; sel1         ; q4 ;
; N/A   ; None              ; 11.617 ns       ; sel1         ; q7 ;
; N/A   ; None              ; 11.591 ns       ; sel0         ; q0 ;
; N/A   ; None              ; 11.196 ns       ; sel0         ; q7 ;
; N/A   ; None              ; 11.196 ns       ; sel0         ; q1 ;
; N/A   ; None              ; 11.118 ns       ; write0/read1 ; q6 ;
; N/A   ; None              ; 10.610 ns       ; write0/read1 ; q3 ;
; N/A   ; None              ; 10.419 ns       ; write0/read1 ; q2 ;
; N/A   ; None              ; 9.720 ns        ; write0/read1 ; q7 ;
; N/A   ; None              ; 9.720 ns        ; write0/read1 ; q1 ;
; N/A   ; None              ; 9.697 ns        ; write0/read1 ; q4 ;
; N/A   ; None              ; 9.659 ns        ; write0/read1 ; q5 ;
; N/A   ; None              ; 9.654 ns        ; write0/read1 ; q0 ;
+-------+-------------------+-----------------+--------------+----+


+----------------------------------------------------------------------------------------+
; th                                                                                     ;
+---------------+-------------+-----------+------+------------------------+--------------+
; Minimum Slack ; Required th ; Actual th ; From ; To                     ; To Clock     ;
+---------------+-------------+-----------+------+------------------------+--------------+
; N/A           ; None        ; 5.506 ns  ; d3   ; registerwr:inst1|inst4 ; sel1         ;
; N/A           ; None        ; 5.499 ns  ; d2   ; registerwr:inst1|inst5 ; sel1         ;
; N/A           ; None        ; 5.486 ns  ; d4   ; registerwr:inst1|inst3 ; sel1         ;
; N/A           ; None        ; 4.887 ns  ; d3   ; registerwr:inst1|inst4 ; write0/read1 ;
; N/A           ; None        ; 4.880 ns  ; d2   ; registerwr:inst1|inst5 ; write0/read1 ;
; N/A           ; None        ; 4.867 ns  ; d4   ; registerwr:inst1|inst3 ; write0/read1 ;
; N/A           ; None        ; 4.214 ns  ; d3   ; registerwr:inst1|inst4 ; cp           ;
; N/A           ; None        ; 4.207 ns  ; d2   ; registerwr:inst1|inst5 ; cp           ;
; N/A           ; None        ; 4.194 ns  ; d4   ; registerwr:inst1|inst3 ; cp           ;
; N/A           ; None        ; 3.598 ns  ; d2   ; registerwr:inst3|inst5 ; sel0         ;
; N/A           ; None        ; 3.432 ns  ; d3   ; registerwr:inst3|inst4 ; sel0         ;
; N/A           ; None        ; 3.410 ns  ; d4   ; registerwr:inst3|inst3 ; sel0         ;
; N/A           ; None        ; 3.314 ns  ; d2   ; registerwr:inst3|inst5 ; write0/read1 ;
; N/A           ; None        ; 3.148 ns  ; d3   ; registerwr:inst3|inst4 ; write0/read1 ;
; N/A           ; None        ; 3.126 ns  ; d4   ; registerwr:inst3|inst3 ; write0/read1 ;
; N/A           ; None        ; 3.073 ns  ; d2   ; registerwr:inst3|inst5 ; cp           ;
; N/A           ; None        ; 2.907 ns  ; d3   ; registerwr:inst3|inst4 ; cp           ;
; N/A           ; None        ; 2.885 ns  ; d4   ; registerwr:inst3|inst3 ; cp           ;
; N/A           ; None        ; 0.653 ns  ; d7   ; registerwr:inst1|inst  ; sel1         ;
; N/A           ; None        ; 0.652 ns  ; d6   ; registerwr:inst1|inst1 ; sel1         ;
; N/A           ; None        ; 0.624 ns  ; d5   ; registerwr:inst1|inst2 ; sel1         ;
; N/A           ; None        ; 0.436 ns  ; d0   ; registerwr:inst1|inst7 ; sel1         ;
; N/A           ; None        ; 0.374 ns  ; d1   ; registerwr:inst1|inst6 ; sel1         ;
; N/A           ; None        ; 0.034 ns  ; d7   ; registerwr:inst1|inst  ; write0/read1 ;
; N/A           ; None        ; 0.033 ns  ; d6   ; registerwr:inst1|inst1 ; write0/read1 ;
; N/A           ; None        ; 0.005 ns  ; d5   ; registerwr:inst1|inst2 ; write0/read1 ;
; N/A           ; None        ; -0.183 ns ; d0   ; registerwr:inst1|inst7 ; write0/read1 ;
; N/A           ; None        ; -0.245 ns ; d1   ; registerwr:inst1|inst6 ; write0/read1 ;
; N/A           ; None        ; -0.639 ns ; d7   ; registerwr:inst1|inst  ; cp           ;
; N/A           ; None        ; -0.640 ns ; d6   ; registerwr:inst1|inst1 ; cp           ;
; N/A           ; None        ; -0.668 ns ; d5   ; registerwr:inst1|inst2 ; cp           ;
; N/A           ; None        ; -0.856 ns ; d0   ; registerwr:inst1|inst7 ; cp           ;
; N/A           ; None        ; -0.918 ns ; d1   ; registerwr:inst1|inst6 ; cp           ;
; N/A           ; None        ; -1.263 ns ; d7   ; registerwr:inst3|inst  ; sel0         ;
; N/A           ; None        ; -1.448 ns ; d5   ; registerwr:inst3|inst2 ; sel0         ;
; N/A           ; None        ; -1.547 ns ; d7   ; registerwr:inst3|inst  ; write0/read1 ;
; N/A           ; None        ; -1.604 ns ; d1   ; registerwr:inst3|inst6 ; sel0         ;
; N/A           ; None        ; -1.615 ns ; d6   ; registerwr:inst3|inst1 ; sel0         ;
; N/A           ; None        ; -1.732 ns ; d5   ; registerwr:inst3|inst2 ; write0/read1 ;
; N/A           ; None        ; -1.788 ns ; d7   ; registerwr:inst3|inst  ; cp           ;
; N/A           ; None        ; -1.888 ns ; d1   ; registerwr:inst3|inst6 ; write0/read1 ;
; N/A           ; None        ; -1.899 ns ; d6   ; registerwr:inst3|inst1 ; write0/read1 ;
; N/A           ; None        ; -1.973 ns ; d5   ; registerwr:inst3|inst2 ; cp           ;
; N/A           ; None        ; -2.129 ns ; d1   ; registerwr:inst3|inst6 ; cp           ;
; N/A           ; None        ; -2.140 ns ; d6   ; registerwr:inst3|inst1 ; cp           ;
; N/A           ; None        ; -2.529 ns ; d0   ; registerwr:inst3|inst7 ; sel0         ;
; N/A           ; None        ; -2.813 ns ; d0   ; registerwr:inst3|inst7 ; write0/read1 ;
; N/A           ; None        ; -3.054 ns ; d0   ; registerwr:inst3|inst7 ; cp           ;
+---------------+-------------+-----------+------+------------------------+--------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 8.1 Build 163 10/28/2008 SJ Web Edition
    Info: Processing started: Tue May 11 01:45:16 2021
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off registers -c registers --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "sel0" is an undefined clock
    Info: Assuming node "write0/read1" is an undefined clock
    Info: Assuming node "cp" is an undefined clock
    Info: Assuming node "sel1" is an undefined clock
Warning: Found 2 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected gated clock "registerwr:inst1|inst8" as buffer
    Info: Detected gated clock "registerwr:inst3|inst8" as buffer
Info: No valid register-to-register data paths exist for clock "sel0"
Info: No valid register-to-register data paths exist for clock "write0/read1"
Info: No valid register-to-register data paths exist for clock "cp"
Info: No valid register-to-register data paths exist for clock "sel1"
Info: tsu for register "registerwr:inst3|inst7" (data pin = "d0", clock pin = "cp") is 3.320 ns
    Info: + Longest pin to register delay is 8.554 ns
        Info: 1: + IC(0.000 ns) + CELL(1.005 ns) = 1.005 ns; Loc. = PIN_6; Fanout = 2; PIN Node = 'd0'
        Info: 2: + IC(7.089 ns) + CELL(0.460 ns) = 8.554 ns; Loc. = LCFF_X1_Y8_N25; Fanout = 1; REG Node = 'registerwr:inst3|inst7'
        Info: Total cell delay = 1.465 ns ( 17.13 % )
        Info: Total interconnect delay = 7.089 ns ( 82.87 % )
    Info: + Micro setup delay of destination is -0.040 ns
    Info: - Shortest clock path from clock "cp" to destination register is 5.194 ns
        Info: 1: + IC(0.000 ns) + CELL(0.985 ns) = 0.985 ns; Loc. = PIN_31; Fanout = 2; CLK Node = 'cp'
        Info: 2: + IC(0.935 ns) + CELL(0.606 ns) = 2.526 ns; Loc. = LCCOMB_X1_Y8_N4; Fanout = 1; COMB Node = 'registerwr:inst3|inst8'
        Info: 3: + IC(1.112 ns) + CELL(0.000 ns) = 3.638 ns; Loc. = CLKCTRL_G3; Fanout = 8; COMB Node = 'registerwr:inst3|inst8~clkctrl'
        Info: 4: + IC(0.890 ns) + CELL(0.666 ns) = 5.194 ns; Loc. = LCFF_X1_Y8_N25; Fanout = 1; REG Node = 'registerwr:inst3|inst7'
        Info: Total cell delay = 2.257 ns ( 43.45 % )
        Info: Total interconnect delay = 2.937 ns ( 56.55 % )
Info: tco from clock "sel1" to destination pin "q0" through register "registerwr:inst1|inst7" is 13.650 ns
    Info: + Longest clock path from clock "sel1" to source register is 7.794 ns
        Info: 1: + IC(0.000 ns) + CELL(1.004 ns) = 1.004 ns; Loc. = PIN_59; Fanout = 9; CLK Node = 'sel1'
        Info: 2: + IC(1.807 ns) + CELL(0.577 ns) = 3.388 ns; Loc. = LCCOMB_X1_Y8_N30; Fanout = 1; COMB Node = 'registerwr:inst1|inst8'
        Info: 3: + IC(2.850 ns) + CELL(0.000 ns) = 6.238 ns; Loc. = CLKCTRL_G7; Fanout = 8; COMB Node = 'registerwr:inst1|inst8~clkctrl'
        Info: 4: + IC(0.890 ns) + CELL(0.666 ns) = 7.794 ns; Loc. = LCFF_X1_Y8_N19; Fanout = 1; REG Node = 'registerwr:inst1|inst7'
        Info: Total cell delay = 2.247 ns ( 28.83 % )
        Info: Total interconnect delay = 5.547 ns ( 71.17 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Longest register to pin delay is 5.552 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X1_Y8_N19; Fanout = 1; REG Node = 'registerwr:inst1|inst7'
        Info: 2: + IC(0.772 ns) + CELL(0.650 ns) = 1.422 ns; Loc. = LCCOMB_X1_Y8_N24; Fanout = 1; COMB Node = 'selector:inst2|inst41'
        Info: 3: + IC(1.054 ns) + CELL(3.076 ns) = 5.552 ns; Loc. = PIN_37; Fanout = 0; PIN Node = 'q0'
        Info: Total cell delay = 3.726 ns ( 67.11 % )
        Info: Total interconnect delay = 1.826 ns ( 32.89 % )
Info: Longest tpd from source pin "sel1" to destination pin "q3" is 13.018 ns
    Info: 1: + IC(0.000 ns) + CELL(1.004 ns) = 1.004 ns; Loc. = PIN_59; Fanout = 9; CLK Node = 'sel1'
    Info: 2: + IC(6.545 ns) + CELL(0.651 ns) = 8.200 ns; Loc. = LCCOMB_X1_Y8_N12; Fanout = 1; COMB Node = 'selector:inst2|inst38'
    Info: 3: + IC(1.702 ns) + CELL(3.116 ns) = 13.018 ns; Loc. = PIN_5; Fanout = 0; PIN Node = 'q3'
    Info: Total cell delay = 4.771 ns ( 36.65 % )
    Info: Total interconnect delay = 8.247 ns ( 63.35 % )
Info: th for register "registerwr:inst1|inst4" (data pin = "d3", clock pin = "sel1") is 5.506 ns
    Info: + Longest clock path from clock "sel1" to destination register is 7.794 ns
        Info: 1: + IC(0.000 ns) + CELL(1.004 ns) = 1.004 ns; Loc. = PIN_59; Fanout = 9; CLK Node = 'sel1'
        Info: 2: + IC(1.807 ns) + CELL(0.577 ns) = 3.388 ns; Loc. = LCCOMB_X1_Y8_N30; Fanout = 1; COMB Node = 'registerwr:inst1|inst8'
        Info: 3: + IC(2.850 ns) + CELL(0.000 ns) = 6.238 ns; Loc. = CLKCTRL_G7; Fanout = 8; COMB Node = 'registerwr:inst1|inst8~clkctrl'
        Info: 4: + IC(0.890 ns) + CELL(0.666 ns) = 7.794 ns; Loc. = LCFF_X1_Y8_N13; Fanout = 1; REG Node = 'registerwr:inst1|inst4'
        Info: Total cell delay = 2.247 ns ( 28.83 % )
        Info: Total interconnect delay = 5.547 ns ( 71.17 % )
    Info: + Micro hold delay of destination is 0.306 ns
    Info: - Shortest pin to register delay is 2.594 ns
        Info: 1: + IC(0.000 ns) + CELL(1.130 ns) = 1.130 ns; Loc. = PIN_27; Fanout = 2; PIN Node = 'd3'
        Info: 2: + IC(1.004 ns) + CELL(0.460 ns) = 2.594 ns; Loc. = LCFF_X1_Y8_N13; Fanout = 1; REG Node = 'registerwr:inst1|inst4'
        Info: Total cell delay = 1.590 ns ( 61.30 % )
        Info: Total interconnect delay = 1.004 ns ( 38.70 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 193 megabytes
    Info: Processing ended: Tue May 11 01:45:17 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


