<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:01:27.127</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.03.20</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7033842</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>신경망 양자화 및 패킹을 위한 명령어 세트 아키텍처</inventionTitle><inventionTitleEng>INSTRUCTION SET ARCHITECTURE FOR NEURAL NETWORK QUANTIZATION AND PACKING</inventionTitleEng><openDate>2025.01.07</openDate><openNumber>10-2025-0002217</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.10.10</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2018.01.01)</ipcDate><ipcNumber>G06F 9/30</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2024.01.01)</ipcDate><ipcNumber>G06F 9/38</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/048</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/0495</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/063</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/082</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 출원은 신경망과 관련된 계산 연산들의 시퀀스를 개시하기 위해 단일 명령을 사용하는 것에 관한 것이다. 전자 디바이스가 하나 이상의 입력 벡터 레지스터들에 저장된 M-비트 요소들의 세트에 신경망 동작을 적용하기 위한 단일 명령을 수신한다. 단일 명령에 응답하여, 전자 디바이스는, 하나 이상의 입력 벡터 레지스터들로부터 M-비트 요소들의 세트를 획득하는 것, M-비트 요소들의 세트의 각각을 M 비트들로부터 P 비트들로 양자화하는 것, 및 P-비트 요소들의 세트를 출력 벡터 레지스터에 패킹하는 것에 의해, M-비트 요소들의 세트에 신경망 동작을 구현하여 P-비트 요소들의 세트를 생성하고, P는 M보다 작다. 일부 실시형태들에서, 신경망 동작은 적어도 양자화 인자와의 곱셈 및 영점과의 덧셈을 포함하는 양자화 동작이다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.11.02</internationOpenDate><internationOpenNumber>WO2023211586</internationOpenNumber><internationalApplicationDate>2023.03.20</internationalApplicationDate><internationalApplicationNumber>PCT/US2023/015662</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 하나 이상의 프로세서들 및 하나 이상의 프로그램을 저장하는 메모리를 갖는 전자 디바이스에서 구현되는 방법으로서, 상기 하나 이상의 프로세서들은 복수의 벡터 레지스터들을 포함하고, 상기 방법은:하나 이상의 입력 벡터 레지스터들에 저장된 M-비트 요소들의 세트에 신경망 동작을 적용하기 위한 단일 명령을 수신하는 단계로서, M은 양의 정수인, 상기 단일 명령을 수신하는 단계; 및상기 단일 명령에 응답하여, 상기 M-비트 요소들의 세트에 상기 신경망 동작을 구현하여 P-비트 요소들의 세트를 생성하는 단계로서, P는 M보다 작고, 상기 하나 이상의 입력 벡터 레지스터들로부터 상기 M-비트 요소들의 세트를 획득하는 단계; 상기 M-비트 요소들의 세트의 각각을 M 비트들로부터 상기 P-비트 요소들의 세트의 각각의 요소의 P 비트들로 양자화하는 단계로서, P는 양의 정수인, 상기 양자화하는 단계; 및 상기 P-비트 요소들의 세트를 출력 벡터 레지스터에 패킹하는 단계를 포함하는, 상기 P-비트 요소들의 세트를 생성하는 단계를 포함하는, 전자 디바이스에서 구현되는 방법.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 M-비트 요소들의 세트는 입력 특징 벡터를 형성하고, 상기 방법은:상기 전자 디바이스의 상기 메모리로부터 상기 하나 이상의 입력 벡터 레지스터들에 상기 입력 특징 벡터를 로딩하는 단계; 또는하나 이상의 선행 명령들에 응답하여 상기 입력 특징 벡터를 상기 하나 이상의 입력 벡터 레지스터들에 저장하는 단계를 더 포함하는, 전자 디바이스에서 구현되는 방법.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 상기 M-비트 요소들의 세트는 M-비트 요소들의 제1 세트를 포함하고, 상기 P-비트 요소들의 세트는 P-비트 요소들의 제1 세트를 포함하고, 상기 방법은:상기 하나 이상의 입력 벡터 레지스터들의 크기에 기초하여, 입력 특징 벡터를 M-비트 요소들의 제1 세트 및 M-비트 요소들의 하나 이상의 나머지 세트들을 포함하는 M-비트 요소들의 복수의 세트들로 세그먼트화하는 단계;하나 이상의 선행 명령들에 응답하여 상기 전자 디바이스의 상기 메모리로부터 각각의 입력 벡터 레지스터들에 M-비트 요소들의 각각의 세트를 로딩하거나 또는 각각의 입력 벡터 레지스터들에 M-비트 요소들의 각각의 세트를 저장하는 단계; 및상기 M-비트 요소들의 하나 이상의 나머지 세트들 각각에 대해 상기 신경망 동작을 구현하기 위해 상기 단일 명령을 반복하여, P-비트 요소들의 각각의 나머지 세트를 생성하는 단계를 더 포함하는, 전자 디바이스에서 구현되는 방법.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서, 상기 M-비트 요소들의 하나 이상의 나머지 세트들 각각에 대해 상기 신경망 동작을 구현하기 위해 상기 단일 명령을 반복하는 단계는, 각각의 단일 나머지 명령에 응답하여,각각의 입력 벡터 레지스터들로부터 상기 입력 특징 벡터의 M-비트 요소들의 각각의 나머지 세트를 획득하는 단계;M-비트 요소들의 각각의 나머지 세트 각각을 M-비트들로부터 P-비트 요소들의 각각의 나머지 세트의 각각의 요소의 P 비트들로 양자화하는 단계; 및P-비트 요소들의 각각의 나머지 세트를 각각의 출력 벡터 레지스터에 패킹하는 단계를 더 포함하는, 전자 디바이스에서 구현되는 방법.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,M-비트 요소들의 제1 세트와 연관된 상기 단일 명령은 제1 명령 플레이버(instruction flavor)에 대응하고, 적어도 하나의 단일 나머지 명령은 제2 명령 플레이버에 대응하고,P-비트 요소들의 각각의 나머지 세트는 적어도 하나의 단일 나머지 명령에 응답하여 생성되고; 그리고P-비트 요소들의 제1 세트는 상기 출력 벡터 레지스터의 제1 절반에 패킹되고, P-비트 요소들의 각각의 나머지 세트는 상기 출력 벡터 레지스터의 제2 절반에 패킹되는, 전자 디바이스에서 구현되는 방법.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 상기 단일 명령은 양자화 인자 및 영점(zero point)을 포함하고, 상기 신경망 동작은 적어도 상기 양자화 인자와의 곱셈 및 상기 영점과의 덧셈을 포함하는 양자화 동작이고, 상기 덧셈은 상기 곱셈을 뒤따르는, 전자 디바이스에서 구현되는 방법.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서, 상기 M-비트 요소들의 세트의 각각을 양자화하는 것은, 순차적으로:상기 양자화 인자를 가수 및 정수 지수로 변환하는 것; 및상기 M-비트 요소들의 세트의 각각에 대해: 각각의 M-비트 요소를 상기 가수와 곱하여 각각의 스케일링된 요소를 획득하는 것; 상기 정수 지수에 기초하여 상기 각각의 스케일링된 요소를 시프트하는 것; 하나 이상의 분수 비트들을 드롭하여 각각의 M-비트 정수를 획득하는 것; 상기 각각의 M-비트 정수에 상기 영점을 더하여 각각의 오프셋 정수를 획득하는 것; 및 상기 출력 벡터 레지스터에 저장될 양자화된 P-비트 요소에 상기 각각의 오프셋 정수를 포화시키는 것을 더 포함하는, 전자 디바이스에서 구현되는 방법.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서, 상기 정수 지수는 제1 지수 시프트 값 및 제2 지수 시프트 값을 포함하고, 상기 M-비트 요소들의 세트의 각각을 양자화하는 것은:상기 제1 지수 시프트 값, 상기 제2 지수 시프트 값, 및 상기 영점을 스칼라 레지스터에 로딩하는 것을 더 포함하고;상기 정수 지수에 기초하여 상기 각각의 스케일링된 요소를 시프트하는 것은, 상기 M-비트 요소들의 세트의 각각에 대해: 각각의 M-비트 요소의 부호에 기초하여 상기 제1 및 제2 지수 시프트 값들 중 하나를 선택하는 것; 상기 제1 및 제2 지수 시프트 값들 중 선택된 하나가 양이라는 결정에 따라, 상기 제1 및 제2 지수 시프트 값들 중 선택된 하나에 기초하여 상기 각각의 스케일링된 요소에 라운딩된 우측 시프트를 적용하는 것; 및 상기 제1 및 제2 지수 시프트 값들 중 선택된 하나가 음이라는 결정에 따라, 상기 제1 및 제2 지수 시프트 값들 중 선택된 하나에 기초하여 상기 각각의 스케일링된 요소에 포화 좌측 시프트를 적용하는 것을 더 포함하는, 전자 디바이스에서 구현되는 방법.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서,상기 하나 이상의 입력 벡터 레지스터들은 제1 수의 M-비트 요소들을 저장하도록 구성되고,상기 출력 벡터 레지스터는 제2 수의 N-비트 요소들을 저장하도록 구성되고, 상기 제2 수는 상기 제1 수보다 작고,상기 출력 벡터 레지스터는 상기 P-비트 요소들의 세트에 의해 부분적으로 또는 완전히 채워지는, 전자 디바이스에서 구현되는 방법.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,M은 32이고, P는 8이고,상기 하나 이상의 입력 벡터 레지스터들은 각각 32비트를 갖는 32개의 레지스터 요소들의 쌍을 포함하고,상기 출력 벡터 레지스터는 각각 32비트를 갖는 16개의 레지스터 요소들을 포함하고,상기 단일 명령에 응답하여, 상기 출력 벡터 레지스터는 완전히 채워지며, 상기 M-비트 요소들의 세트의 매 4개의 요소들은 4개의 P-비트 요소들로 양자화되고, 상기 4개의 P-비트 요소들은 32 비트의 단일 레지스터 요소로 패킹되는, 전자 디바이스에서 구현되는 방법.</claim></claimInfo><claimInfo><claim>11. 제9항에 있어서,M은 32이고, P는 8이고,상기 하나 이상의 입력 벡터 레지스터들은 각각 32비트를 갖는 32개의 레지스터 요소들의 쌍을 포함하고,상기 출력 벡터 레지스터는 각각 32비트를 갖는 32개의 레지스터 요소들을 포함하고,2개의 미리 정의된 플레이버들 중 하나를 갖는 상기 단일 명령에 응답하여, 상기 출력 벡터 레지스터의 대응하는 절반이 채워지는, 전자 디바이스에서 구현되는 방법.</claim></claimInfo><claimInfo><claim>12. 제1항에 있어서, 상기 M-비트 요소들의 세트의 각각을 양자화하는 것은:상기 M-비트 요소들의 세트를 M 비트들로부터 상기 P-비트 요소들의 세트의 각각의 요소의 P 비트들로 병렬로 양자화하기 위해 단일 명령, 다중 데이터(single instruction, multiple data, SIMD)를 사용하는 것을 더 포함하는, 전자 디바이스에서 구현되는 방법.</claim></claimInfo><claimInfo><claim>13. 제1항에 있어서,상기 전자 디바이스는 모바일 디바이스이고 출력 계층을 갖는 신경망을 프로세싱하도록 구성되며,상기 출력 계층은 상기 M-비트 요소들의 세트를 포함하는 입력 특징 벡터를 생성하도록 구성되고,출력 특징 벡터가 P-비트들의 세트를 포함하고, 상기 입력 특징 벡터로부터 양자화되고 상기 신경망에 의해 출력되는, 전자 디바이스에서 구현되는 방법.</claim></claimInfo><claimInfo><claim>14. 제1항에 있어서,상기 전자 디바이스는 모바일 디바이스이고 신경망을 프로세싱하도록 구성되며,상기 신경망은 적어도 제1 계층 및 제2 계층을 갖는 복수의 계층들을 포함하고, 상기 제2 계층은 상기 제1 계층에 커플링되고 상기 제1 계층을 바로 뒤따르며,상기 제1 계층은 상기 M-비트 요소들의 세트를 포함하는 입력 특징 벡터를 생성하도록 구성되고,출력 특징 벡터가 상기 P-비트 요소들의 세트를 포함하고,상기 제2 계층은 상기 출력 특징 벡터가 상기 입력 특징 벡터로부터 양자화된 후에 상기 출력 특징 벡터를 수신 및 프로세싱하도록 구성되는, 전자 디바이스에서 구현되는 방법.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서, 상기 제2 계층은 복수의 가중치들 및 바이어스들을 포함하고, 상기 복수의 가중치들, 바이어스들, 및 상기 출력 특징 벡터의 요소들의 각각은 P-비트 고정 소수점 수를 포함하고, 상기 방법은:상기 복수의 가중치들, 바이어스들, 및 상기 출력 특징 벡터의 요소들의 각각을 역양자화하는 단계;역양자화된 가중치들, 역양자화된 바이어스들, 및 상기 출력 특징 벡터의 역양자화된 요소들을 사용하여 상기 출력 특징 벡터 상에 상기 제2 계층을 적용하여 제2 입력 벡터를 생성하는 단계; 및제2 단일 명령에 응답하여, 상기 제2 입력 벡터의 서브세트를 양자화하는 단계를 더 포함하는, 전자 디바이스에서 구현되는 방법.</claim></claimInfo><claimInfo><claim>16. 하나 이상의 프로세서들 및 하나 이상의 프로그램들을 저장하는 메모리를 포함하는, 전자 디바이스로서, 상기 하나 이상의 프로세서들은 복수의 벡터 레지스터들을 포함하고, 상기 전자 디바이스는:하나 이상의 입력 벡터 레지스터들에 저장된 M-비트 요소들의 세트에 신경망 동작을 적용하기 위한 단일 명령을 수신하는 것; 및상기 단일 명령에 응답하여, 상기 M-비트 요소들의 세트에 상기 신경망 동작을 구현하여 P-비트 요소들의 세트를 생성하는 것으로서, M 및 P는 별개의 양의 정수들이고, P는 M보다 더 작고, 상기 하나 이상의 입력 벡터 레지스터들로부터 상기 M-비트 요소들의 세트를 획득하는 것; 상기 M-비트 요소들의 세트의 각각을 M 비트들로부터 상기 P-비트 요소들의 세트의 각각의 요소의 P 비트들로 양자화하는 것; 및 상기 P-비트 요소들의 세트를 출력 벡터 레지스터에 패킹하는 것을 포함하는, 상기 P-비트 요소들의 세트를 생성하는 것을 수행하도록 구성되는, 전자 디바이스.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서, 상기 M-비트 요소들의 세트는 입력 특징 벡터를 형성하고, 상기 전자 디바이스는 상기 전자 디바이스의 상기 메모리로부터 상기 하나 이상의 입력 벡터 레지스터들로 상기 입력 특징 벡터를 로딩하도록 구성되는, 전자 디바이스.</claim></claimInfo><claimInfo><claim>18. 제16항에 있어서, 상기 M-비트 요소들의 세트는 입력 특징 벡터를 형성하고, 상기 전자 디바이스는 하나 이상의 선행 명령들에 응답하여 상기 입력 특징 벡터를 상기 하나 이상의 입력 벡터 레지스터들에 저장하도록 구성되는, 전자 디바이스.</claim></claimInfo><claimInfo><claim>19. 하나 이상의 프로그램들을 저장하는, 비일시적 컴퓨터 판독가능 저장 매체로서, 상기 하나 이상의 프로그램들은 적어도 하나 이상의 입력 벡터 레지스터들을 포함하는 하나 이상의 프로세서들에 의해 실행될 때, 상기 하나 이상의 프로세서들로 하여금,하나 이상의 입력 벡터 레지스터들에 저장된 M-비트 요소들의 세트에 신경망 동작을 적용하기 위한 단일 명령을 수신하는 것; 및상기 단일 명령에 응답하여, 상기 M-비트 요소들의 세트에 상기 신경망 동작을 구현하여 P-비트 요소들의 세트를 생성하는 것으로서, P는 M보다 작고, M 및 P는 별개의 양의 정수들이고, 상기 하나 이상의 입력 벡터 레지스터들로부터 상기 M-비트 요소들의 세트를 획득하는 것; 상기 M-비트 요소들의 세트의 각각을 M 비트들로부터 상기 P-비트 요소들의 세트의 각각의 요소의 P 비트들로 양자화하는 것; 및 상기 P-비트 요소들의 세트를 출력 벡터 레지스터에 패킹하는 것을 포함하는, 상기 P-비트 요소들의 세트를 생성하는 것을 수행하게 하는 명령들을 포함하는, 비일시적 컴퓨터 판독가능 저장 매체.</claim></claimInfo><claimInfo><claim>20. 하나 이상의 프로세서들 및 하나 이상의 프로그램을 저장하는 메모리를 갖는 장치로서, 상기 하나 이상의 프로세서들은 복수의 벡터 레지스터들을 포함하고, 상기 장치는:하나 이상의 입력 벡터 레지스터들에 저장된 M-비트 요소들의 세트에 신경망 동작을 적용하기 위한 단일 명령을 수신하기 위한 수단; 및상기 단일 명령에 응답하여, 상기 M-비트 요소들의 세트에 상기 신경망 동작을 구현하여 P-비트 요소들의 세트를 생성하기 위한 수단으로서, P는 M보다 작고, M 및 P는 별개의 양의 정수들이고, 상기 하나 이상의 입력 벡터 레지스터들로부터 상기 M-비트 요소들의 세트를 획득하기 위한 수단; 상기 M-비트 요소들의 세트의 각각을 M 비트들로부터 상기 P-비트 요소들의 세트의 각각의 요소의 P 비트들로 양자화하기 위한 수단; 및 상기 P-비트 요소들의 세트를 출력 벡터 레지스터에 패킹하기 위한 수단을 포함하는, 상기 P-비트 요소들의 세트를 생성하기 위한 수단을 포함하는, 하나 이상의 프로세서들 및 하나 이상의 프로그램을 저장하는 메모리를 갖는 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 *****-**** 캘리포니아주 샌 디에고 모어하우스 드라이브 ****</address><code>519980804600</code><country>미국</country><engName>Qualcomm Incorporated</engName><name>퀄컴 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>SUDARSANAN, SRIJESH</engName><name>수다르사난 스리제쉬</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>MATHEW, DEEPAK</engName><name>매튜 디팍</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>HOFFMAN, MARC</engName><name>호프만 마르크</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>BALASUBRAMANIAN, SUNDAR RAJAN</engName><name>발라수브라마니안 순다르 라잔</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>JAIN, MANSI</engName><name>자인 만시</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>LEE, JAMES</engName><name>리 제임스</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>SWEENEY, GERALD</engName><name>스위니 제랄드</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 **길 **(역삼동, 케이피빌딩)</address><code>920011000013</code><country>대한민국</country><engName>Koreana Patent Firm</engName><name>특허법인코리아나</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.04.28</priorityApplicationDate><priorityApplicationNumber>17/732,361</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.10.10</receiptDate><receiptNumber>1-1-2024-1101228-49</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.12.02</receiptDate><receiptNumber>1-5-2024-0196336-35</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247033842.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93b2b4840edc8011603429fef83441bd77f31730fa55f6e5598a4bb7421d70d647cbee8fdb24b0d069b1afe250562d0dd6c3d8c9f284dfdf30</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf29af1ed9ae3e78d6d1824514ebc1f82c01241f30752c256f151e9716dae5ba20ccc0129a942b1ce793b946e523e86f75f0a38840135ce1da</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>