`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 01/23/2025 11:32:34 PM
// Design Name: 
// Module Name: clock_divider
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module clock_divider (
    input wire clk_in,       // Input clock signal
    output reg clk_out       // Output divided clock signal
);
//    reg clk1;
//    reg clk2;
//    reg clk3;
//    reg clk4;
////    wire clk1;
    
//    always @(posedge clk_in) begin
//        clk1 <= ~clk1;  // Toggle the output on every rising edge
//    end
endmodule

