Timing Analyzer report for IR
Sat Nov 21 11:01:49 2020
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; IR                                                  ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.9%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 261.64 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.822 ; -118.859           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.453 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -89.246                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                         ;
+--------+-------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+---------------+--------------+-------------+--------------+------------+------------+
; -2.822 ; counter2[1] ; cs.IDLE       ; clk          ; clk         ; 1.000        ; -0.067     ; 3.756      ;
; -2.763 ; counter2[3] ; error_flag    ; clk          ; clk         ; 1.000        ; -0.068     ; 3.696      ;
; -2.738 ; counter2[7] ; cs.IDLE       ; clk          ; clk         ; 1.000        ; -0.067     ; 3.672      ;
; -2.670 ; data_cnt[1] ; cs.DATA_STATE ; clk          ; clk         ; 1.000        ; -0.083     ; 3.588      ;
; -2.661 ; counter2[3] ; cs.IDLE       ; clk          ; clk         ; 1.000        ; -0.067     ; 3.595      ;
; -2.657 ; data_cnt[4] ; led2[5]       ; clk          ; clk         ; 1.000        ; -0.086     ; 3.572      ;
; -2.657 ; data_cnt[4] ; led2[3]       ; clk          ; clk         ; 1.000        ; -0.086     ; 3.572      ;
; -2.651 ; data_cnt[3] ; led2[5]       ; clk          ; clk         ; 1.000        ; -0.086     ; 3.566      ;
; -2.651 ; data_cnt[3] ; led2[3]       ; clk          ; clk         ; 1.000        ; -0.086     ; 3.566      ;
; -2.629 ; counter2[0] ; cs.IDLE       ; clk          ; clk         ; 1.000        ; -0.067     ; 3.563      ;
; -2.623 ; counter2[2] ; cs.IDLE       ; clk          ; clk         ; 1.000        ; -0.067     ; 3.557      ;
; -2.584 ; counter2[4] ; error_flag    ; clk          ; clk         ; 1.000        ; -0.068     ; 3.517      ;
; -2.485 ; counter2[4] ; get_data[0]   ; clk          ; clk         ; 1.000        ; -0.067     ; 3.419      ;
; -2.478 ; irda_reg1   ; cs.DATA_STATE ; clk          ; clk         ; 1.000        ; -0.081     ; 3.398      ;
; -2.477 ; counter2[5] ; cs.IDLE       ; clk          ; clk         ; 1.000        ; -0.067     ; 3.411      ;
; -2.468 ; counter2[3] ; get_data[0]   ; clk          ; clk         ; 1.000        ; -0.067     ; 3.402      ;
; -2.454 ; data_cnt[2] ; cs.DATA_STATE ; clk          ; clk         ; 1.000        ; -0.083     ; 3.372      ;
; -2.438 ; counter2[4] ; cs.IDLE       ; clk          ; clk         ; 1.000        ; -0.067     ; 3.372      ;
; -2.434 ; data_cnt[1] ; led2[5]       ; clk          ; clk         ; 1.000        ; -0.086     ; 3.349      ;
; -2.434 ; data_cnt[1] ; led2[3]       ; clk          ; clk         ; 1.000        ; -0.086     ; 3.349      ;
; -2.425 ; data_cnt[5] ; led2[5]       ; clk          ; clk         ; 1.000        ; -0.086     ; 3.340      ;
; -2.425 ; data_cnt[5] ; led2[3]       ; clk          ; clk         ; 1.000        ; -0.086     ; 3.340      ;
; -2.421 ; counter2[1] ; cs.DATA_STATE ; clk          ; clk         ; 1.000        ; -0.067     ; 3.355      ;
; -2.405 ; data_cnt[4] ; led2[7]       ; clk          ; clk         ; 1.000        ; -0.084     ; 3.322      ;
; -2.405 ; data_cnt[4] ; led2[6]       ; clk          ; clk         ; 1.000        ; -0.084     ; 3.322      ;
; -2.405 ; data_cnt[4] ; led2[4]       ; clk          ; clk         ; 1.000        ; -0.084     ; 3.322      ;
; -2.405 ; data_cnt[4] ; led2[2]       ; clk          ; clk         ; 1.000        ; -0.084     ; 3.322      ;
; -2.405 ; data_cnt[4] ; led2[1]       ; clk          ; clk         ; 1.000        ; -0.084     ; 3.322      ;
; -2.405 ; data_cnt[4] ; led2[0]       ; clk          ; clk         ; 1.000        ; -0.084     ; 3.322      ;
; -2.399 ; data_cnt[3] ; led2[7]       ; clk          ; clk         ; 1.000        ; -0.084     ; 3.316      ;
; -2.399 ; data_cnt[3] ; led2[6]       ; clk          ; clk         ; 1.000        ; -0.084     ; 3.316      ;
; -2.399 ; data_cnt[3] ; led2[4]       ; clk          ; clk         ; 1.000        ; -0.084     ; 3.316      ;
; -2.399 ; data_cnt[3] ; led2[2]       ; clk          ; clk         ; 1.000        ; -0.084     ; 3.316      ;
; -2.399 ; data_cnt[3] ; led2[1]       ; clk          ; clk         ; 1.000        ; -0.084     ; 3.316      ;
; -2.399 ; data_cnt[3] ; led2[0]       ; clk          ; clk         ; 1.000        ; -0.084     ; 3.316      ;
; -2.398 ; data_cnt[1] ; cs.IDLE       ; clk          ; clk         ; 1.000        ; -0.083     ; 3.316      ;
; -2.397 ; counter2[3] ; cs.LEADER_4   ; clk          ; clk         ; 1.000        ; -0.068     ; 3.330      ;
; -2.386 ; counter2[8] ; error_flag    ; clk          ; clk         ; 1.000        ; -0.068     ; 3.319      ;
; -2.381 ; irda_reg1   ; counter2[8]   ; clk          ; clk         ; 1.000        ; -0.095     ; 3.287      ;
; -2.381 ; irda_reg1   ; counter2[7]   ; clk          ; clk         ; 1.000        ; -0.095     ; 3.287      ;
; -2.381 ; irda_reg1   ; counter2[6]   ; clk          ; clk         ; 1.000        ; -0.095     ; 3.287      ;
; -2.381 ; irda_reg1   ; counter2[5]   ; clk          ; clk         ; 1.000        ; -0.095     ; 3.287      ;
; -2.381 ; irda_reg1   ; counter2[4]   ; clk          ; clk         ; 1.000        ; -0.095     ; 3.287      ;
; -2.381 ; irda_reg1   ; counter2[3]   ; clk          ; clk         ; 1.000        ; -0.095     ; 3.287      ;
; -2.381 ; irda_reg1   ; counter2[2]   ; clk          ; clk         ; 1.000        ; -0.095     ; 3.287      ;
; -2.381 ; irda_reg1   ; counter2[1]   ; clk          ; clk         ; 1.000        ; -0.095     ; 3.287      ;
; -2.381 ; irda_reg1   ; counter2[0]   ; clk          ; clk         ; 1.000        ; -0.095     ; 3.287      ;
; -2.354 ; counter2[7] ; cs.DATA_STATE ; clk          ; clk         ; 1.000        ; -0.067     ; 3.288      ;
; -2.333 ; counter2[6] ; cs.IDLE       ; clk          ; clk         ; 1.000        ; -0.067     ; 3.267      ;
; -2.320 ; counter2[1] ; error_flag    ; clk          ; clk         ; 1.000        ; -0.068     ; 3.253      ;
; -2.318 ; counter2[8] ; cs.IDLE       ; clk          ; clk         ; 1.000        ; -0.067     ; 3.252      ;
; -2.314 ; data_cnt[0] ; cs.DATA_STATE ; clk          ; clk         ; 1.000        ; -0.083     ; 3.232      ;
; -2.313 ; counter[10] ; counter2[8]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.233      ;
; -2.313 ; counter[10] ; counter2[7]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.233      ;
; -2.313 ; counter[10] ; counter2[6]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.233      ;
; -2.313 ; counter[10] ; counter2[5]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.233      ;
; -2.313 ; counter[10] ; counter2[4]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.233      ;
; -2.313 ; counter[10] ; counter2[3]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.233      ;
; -2.313 ; counter[10] ; counter2[2]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.233      ;
; -2.313 ; counter[10] ; counter2[1]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.233      ;
; -2.313 ; counter[10] ; counter2[0]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.233      ;
; -2.309 ; counter2[3] ; cs.DATA_STATE ; clk          ; clk         ; 1.000        ; -0.067     ; 3.243      ;
; -2.303 ; counter2[1] ; cs.LEADER_4   ; clk          ; clk         ; 1.000        ; -0.068     ; 3.236      ;
; -2.301 ; counter2[2] ; cs.LEADER_4   ; clk          ; clk         ; 1.000        ; -0.068     ; 3.234      ;
; -2.298 ; counter[0]  ; counter2[8]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.218      ;
; -2.298 ; counter[0]  ; counter2[7]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.218      ;
; -2.298 ; counter[0]  ; counter2[6]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.218      ;
; -2.298 ; counter[0]  ; counter2[5]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.218      ;
; -2.298 ; counter[0]  ; counter2[4]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.218      ;
; -2.298 ; counter[0]  ; counter2[3]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.218      ;
; -2.298 ; counter[0]  ; counter2[2]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.218      ;
; -2.298 ; counter[0]  ; counter2[1]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.218      ;
; -2.298 ; counter[0]  ; counter2[0]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.218      ;
; -2.287 ; data_cnt[5] ; cs.DATA_STATE ; clk          ; clk         ; 1.000        ; -0.083     ; 3.205      ;
; -2.277 ; counter2[0] ; cs.DATA_STATE ; clk          ; clk         ; 1.000        ; -0.067     ; 3.211      ;
; -2.273 ; data_cnt[3] ; cs.DATA_STATE ; clk          ; clk         ; 1.000        ; -0.083     ; 3.191      ;
; -2.246 ; counter2[4] ; cs.LEADER_4   ; clk          ; clk         ; 1.000        ; -0.068     ; 3.179      ;
; -2.242 ; irda_reg1   ; led2[5]       ; clk          ; clk         ; 1.000        ; -0.084     ; 3.159      ;
; -2.242 ; irda_reg1   ; led2[3]       ; clk          ; clk         ; 1.000        ; -0.084     ; 3.159      ;
; -2.241 ; counter[2]  ; counter2[8]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.161      ;
; -2.241 ; counter[2]  ; counter2[7]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.161      ;
; -2.241 ; counter[2]  ; counter2[6]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.161      ;
; -2.241 ; counter[2]  ; counter2[5]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.161      ;
; -2.241 ; counter[2]  ; counter2[4]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.161      ;
; -2.241 ; counter[2]  ; counter2[3]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.161      ;
; -2.241 ; counter[2]  ; counter2[2]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.161      ;
; -2.241 ; counter[2]  ; counter2[1]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.161      ;
; -2.241 ; counter[2]  ; counter2[0]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.161      ;
; -2.235 ; counter2[2] ; cs.DATA_STATE ; clk          ; clk         ; 1.000        ; -0.067     ; 3.169      ;
; -2.231 ; data_cnt[4] ; cs.DATA_STATE ; clk          ; clk         ; 1.000        ; -0.083     ; 3.149      ;
; -2.218 ; data_cnt[2] ; led2[5]       ; clk          ; clk         ; 1.000        ; -0.086     ; 3.133      ;
; -2.218 ; data_cnt[2] ; led2[3]       ; clk          ; clk         ; 1.000        ; -0.086     ; 3.133      ;
; -2.206 ; irda_reg1   ; cs.IDLE       ; clk          ; clk         ; 1.000        ; -0.081     ; 3.126      ;
; -2.182 ; data_cnt[2] ; cs.IDLE       ; clk          ; clk         ; 1.000        ; -0.083     ; 3.100      ;
; -2.179 ; counter2[2] ; error_flag    ; clk          ; clk         ; 1.000        ; -0.068     ; 3.112      ;
; -2.179 ; counter[3]  ; counter2[8]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.099      ;
; -2.179 ; counter[3]  ; counter2[7]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.099      ;
; -2.179 ; counter[3]  ; counter2[6]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.099      ;
; -2.179 ; counter[3]  ; counter2[5]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.099      ;
; -2.179 ; counter[3]  ; counter2[4]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.099      ;
+--------+-------------+---------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                           ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; cs.DATA_STATE ; cs.DATA_STATE ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.488 ; counter[10]   ; counter[10]   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.782      ;
; 0.517 ; counter2[8]   ; counter2[8]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.810      ;
; 0.561 ; irda_reg1     ; irda_reg2     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.854      ;
; 0.666 ; get_data[13]  ; get_data[14]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.960      ;
; 0.667 ; get_data[10]  ; get_data[11]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.961      ;
; 0.668 ; get_data[14]  ; get_data[15]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.962      ;
; 0.739 ; get_data[0]   ; get_data[1]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.033      ;
; 0.740 ; irda_reg0     ; irda_reg1     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.033      ;
; 0.742 ; get_data[7]   ; get_data[8]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.036      ;
; 0.743 ; get_data[4]   ; get_data[5]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.037      ;
; 0.743 ; counter[7]    ; counter[7]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.037      ;
; 0.743 ; counter[9]    ; counter[9]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.037      ;
; 0.744 ; counter[1]    ; counter[1]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.038      ;
; 0.746 ; counter[2]    ; counter[2]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.040      ;
; 0.746 ; counter[3]    ; counter[3]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.040      ;
; 0.747 ; counter[6]    ; counter[6]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.041      ;
; 0.747 ; counter[4]    ; counter[4]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.041      ;
; 0.747 ; counter[8]    ; counter[8]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.041      ;
; 0.763 ; data_cnt[3]   ; data_cnt[3]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; data_cnt[1]   ; data_cnt[1]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; counter[5]    ; counter[5]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.764 ; data_cnt[5]   ; data_cnt[5]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.058      ;
; 0.765 ; data_cnt[2]   ; data_cnt[2]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.059      ;
; 0.768 ; counter2[1]   ; counter2[1]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.061      ;
; 0.769 ; get_data[8]   ; get_data[9]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.063      ;
; 0.770 ; counter[0]    ; counter[0]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.064      ;
; 0.772 ; counter2[5]   ; counter2[5]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.065      ;
; 0.773 ; counter2[4]   ; counter2[4]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.066      ;
; 0.780 ; data_cnt[0]   ; data_cnt[0]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.074      ;
; 0.789 ; data_cnt[4]   ; data_cnt[4]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.083      ;
; 0.790 ; counter2[6]   ; counter2[6]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.083      ;
; 0.796 ; counter2[7]   ; counter2[7]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.089      ;
; 0.882 ; cs.IDLE       ; get_data[2]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.176      ;
; 0.882 ; cs.IDLE       ; get_data[15]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.176      ;
; 0.883 ; cs.IDLE       ; get_data[7]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.177      ;
; 0.883 ; cs.IDLE       ; get_data[11]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.177      ;
; 0.883 ; cs.IDLE       ; get_data[8]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.177      ;
; 0.884 ; cs.IDLE       ; get_data[13]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.178      ;
; 0.884 ; cs.IDLE       ; get_data[1]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.178      ;
; 0.884 ; cs.IDLE       ; get_data[5]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.178      ;
; 0.885 ; cs.IDLE       ; get_data[14]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.179      ;
; 0.886 ; cs.IDLE       ; get_data[10]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.180      ;
; 0.886 ; cs.IDLE       ; get_data[4]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.180      ;
; 0.886 ; cs.IDLE       ; get_data[9]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.180      ;
; 0.918 ; get_data[11]  ; led2[3]       ; clk          ; clk         ; 0.000        ; 0.079      ; 1.209      ;
; 0.936 ; get_data[6]   ; get_data[7]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.230      ;
; 0.953 ; get_data[1]   ; get_data[2]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.247      ;
; 0.961 ; counter2[2]   ; counter2[2]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.254      ;
; 0.970 ; counter2[3]   ; counter2[3]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.263      ;
; 0.976 ; get_data[3]   ; get_data[4]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.269      ;
; 0.986 ; counter2[0]   ; counter2[0]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.279      ;
; 0.998 ; cs.IDLE       ; get_data[3]   ; clk          ; clk         ; 0.000        ; 0.083      ; 1.293      ;
; 1.013 ; get_data[9]   ; get_data[10]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.307      ;
; 1.071 ; error_flag    ; error_flag    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.365      ;
; 1.080 ; get_data[12]  ; get_data[13]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.374      ;
; 1.098 ; counter[9]    ; counter[10]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.392      ;
; 1.098 ; counter[7]    ; counter[8]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.392      ;
; 1.099 ; counter[1]    ; counter[2]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.393      ;
; 1.100 ; counter[3]    ; counter[4]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.394      ;
; 1.107 ; counter[2]    ; counter[3]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.401      ;
; 1.108 ; counter[6]    ; counter[7]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.402      ;
; 1.108 ; counter[8]    ; counter[9]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.402      ;
; 1.108 ; counter[0]    ; counter[1]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.402      ;
; 1.108 ; counter[4]    ; counter[5]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.402      ;
; 1.116 ; counter[2]    ; counter[4]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.410      ;
; 1.117 ; counter[5]    ; counter[6]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.411      ;
; 1.117 ; data_cnt[1]   ; data_cnt[2]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.411      ;
; 1.117 ; data_cnt[3]   ; data_cnt[4]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.411      ;
; 1.117 ; counter[8]    ; counter[10]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.411      ;
; 1.117 ; counter[6]    ; counter[8]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.411      ;
; 1.117 ; counter[0]    ; counter[2]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.411      ;
; 1.117 ; counter[4]    ; counter[6]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.411      ;
; 1.123 ; counter2[1]   ; counter2[2]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.416      ;
; 1.124 ; data_cnt[0]   ; data_cnt[1]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.418      ;
; 1.126 ; data_cnt[2]   ; data_cnt[3]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.420      ;
; 1.126 ; counter2[5]   ; counter2[6]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.419      ;
; 1.127 ; cs.IDLE       ; cs.LEADER_9   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.133 ; data_cnt[0]   ; data_cnt[2]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.427      ;
; 1.134 ; counter2[4]   ; counter2[5]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.427      ;
; 1.135 ; data_cnt[2]   ; data_cnt[4]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.429      ;
; 1.143 ; counter2[4]   ; counter2[6]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.436      ;
; 1.150 ; counter2[7]   ; counter2[8]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.443      ;
; 1.150 ; data_cnt[4]   ; data_cnt[5]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.444      ;
; 1.151 ; cs.LEADER_9   ; cs.LEADER_9   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.445      ;
; 1.151 ; counter2[6]   ; counter2[7]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.444      ;
; 1.158 ; get_data[9]   ; led2[1]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.451      ;
; 1.160 ; counter2[6]   ; counter2[8]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.453      ;
; 1.161 ; get_data[13]  ; led2[5]       ; clk          ; clk         ; 0.000        ; 0.079      ; 1.452      ;
; 1.162 ; get_data[2]   ; get_data[3]   ; clk          ; clk         ; 0.000        ; 0.083      ; 1.457      ;
; 1.168 ; get_data[12]  ; led2[4]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.461      ;
; 1.178 ; get_data[10]  ; led2[2]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.471      ;
; 1.191 ; get_data[15]  ; led2[7]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.484      ;
; 1.214 ; get_data[8]   ; led2[0]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.507      ;
; 1.229 ; counter[7]    ; counter[9]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.523      ;
; 1.230 ; counter[1]    ; counter[3]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.524      ;
; 1.231 ; counter[3]    ; counter[5]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.525      ;
; 1.238 ; counter[7]    ; counter[10]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.532      ;
; 1.239 ; counter[1]    ; counter[4]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.533      ;
; 1.240 ; counter[3]    ; counter[6]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.534      ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 285.88 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.498 ; -107.493          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.400 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -89.246                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                          ;
+--------+-------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+---------------+--------------+-------------+--------------+------------+------------+
; -2.498 ; counter2[1] ; cs.IDLE       ; clk          ; clk         ; 1.000        ; -0.061     ; 3.439      ;
; -2.488 ; counter2[7] ; cs.IDLE       ; clk          ; clk         ; 1.000        ; -0.061     ; 3.429      ;
; -2.475 ; counter2[3] ; error_flag    ; clk          ; clk         ; 1.000        ; -0.061     ; 3.416      ;
; -2.421 ; counter2[3] ; cs.IDLE       ; clk          ; clk         ; 1.000        ; -0.061     ; 3.362      ;
; -2.397 ; data_cnt[1] ; cs.DATA_STATE ; clk          ; clk         ; 1.000        ; -0.075     ; 3.324      ;
; -2.388 ; counter2[0] ; cs.IDLE       ; clk          ; clk         ; 1.000        ; -0.061     ; 3.329      ;
; -2.382 ; data_cnt[4] ; led2[5]       ; clk          ; clk         ; 1.000        ; -0.078     ; 3.306      ;
; -2.382 ; data_cnt[4] ; led2[3]       ; clk          ; clk         ; 1.000        ; -0.078     ; 3.306      ;
; -2.381 ; data_cnt[3] ; led2[5]       ; clk          ; clk         ; 1.000        ; -0.078     ; 3.305      ;
; -2.381 ; data_cnt[3] ; led2[3]       ; clk          ; clk         ; 1.000        ; -0.078     ; 3.305      ;
; -2.336 ; counter2[4] ; error_flag    ; clk          ; clk         ; 1.000        ; -0.061     ; 3.277      ;
; -2.333 ; counter2[2] ; cs.IDLE       ; clk          ; clk         ; 1.000        ; -0.061     ; 3.274      ;
; -2.306 ; irda_reg1   ; cs.DATA_STATE ; clk          ; clk         ; 1.000        ; -0.074     ; 3.234      ;
; -2.277 ; counter2[5] ; cs.IDLE       ; clk          ; clk         ; 1.000        ; -0.061     ; 3.218      ;
; -2.273 ; counter2[4] ; get_data[0]   ; clk          ; clk         ; 1.000        ; -0.060     ; 3.215      ;
; -2.251 ; data_cnt[5] ; led2[5]       ; clk          ; clk         ; 1.000        ; -0.078     ; 3.175      ;
; -2.251 ; data_cnt[5] ; led2[3]       ; clk          ; clk         ; 1.000        ; -0.078     ; 3.175      ;
; -2.246 ; counter2[3] ; get_data[0]   ; clk          ; clk         ; 1.000        ; -0.060     ; 3.188      ;
; -2.211 ; data_cnt[2] ; cs.DATA_STATE ; clk          ; clk         ; 1.000        ; -0.075     ; 3.138      ;
; -2.209 ; counter2[1] ; cs.DATA_STATE ; clk          ; clk         ; 1.000        ; -0.061     ; 3.150      ;
; -2.200 ; irda_reg1   ; counter2[8]   ; clk          ; clk         ; 1.000        ; -0.086     ; 3.116      ;
; -2.200 ; irda_reg1   ; counter2[7]   ; clk          ; clk         ; 1.000        ; -0.086     ; 3.116      ;
; -2.200 ; irda_reg1   ; counter2[6]   ; clk          ; clk         ; 1.000        ; -0.086     ; 3.116      ;
; -2.200 ; irda_reg1   ; counter2[5]   ; clk          ; clk         ; 1.000        ; -0.086     ; 3.116      ;
; -2.200 ; irda_reg1   ; counter2[4]   ; clk          ; clk         ; 1.000        ; -0.086     ; 3.116      ;
; -2.200 ; irda_reg1   ; counter2[3]   ; clk          ; clk         ; 1.000        ; -0.086     ; 3.116      ;
; -2.200 ; irda_reg1   ; counter2[2]   ; clk          ; clk         ; 1.000        ; -0.086     ; 3.116      ;
; -2.200 ; irda_reg1   ; counter2[1]   ; clk          ; clk         ; 1.000        ; -0.086     ; 3.116      ;
; -2.200 ; irda_reg1   ; counter2[0]   ; clk          ; clk         ; 1.000        ; -0.086     ; 3.116      ;
; -2.171 ; data_cnt[1] ; led2[5]       ; clk          ; clk         ; 1.000        ; -0.078     ; 3.095      ;
; -2.171 ; data_cnt[1] ; led2[3]       ; clk          ; clk         ; 1.000        ; -0.078     ; 3.095      ;
; -2.165 ; data_cnt[4] ; led2[7]       ; clk          ; clk         ; 1.000        ; -0.075     ; 3.092      ;
; -2.165 ; data_cnt[4] ; led2[6]       ; clk          ; clk         ; 1.000        ; -0.075     ; 3.092      ;
; -2.165 ; data_cnt[4] ; led2[4]       ; clk          ; clk         ; 1.000        ; -0.075     ; 3.092      ;
; -2.165 ; data_cnt[4] ; led2[2]       ; clk          ; clk         ; 1.000        ; -0.075     ; 3.092      ;
; -2.165 ; data_cnt[4] ; led2[1]       ; clk          ; clk         ; 1.000        ; -0.075     ; 3.092      ;
; -2.165 ; data_cnt[4] ; led2[0]       ; clk          ; clk         ; 1.000        ; -0.075     ; 3.092      ;
; -2.164 ; data_cnt[3] ; led2[7]       ; clk          ; clk         ; 1.000        ; -0.075     ; 3.091      ;
; -2.164 ; data_cnt[3] ; led2[6]       ; clk          ; clk         ; 1.000        ; -0.075     ; 3.091      ;
; -2.164 ; data_cnt[3] ; led2[4]       ; clk          ; clk         ; 1.000        ; -0.075     ; 3.091      ;
; -2.164 ; data_cnt[3] ; led2[2]       ; clk          ; clk         ; 1.000        ; -0.075     ; 3.091      ;
; -2.164 ; data_cnt[3] ; led2[1]       ; clk          ; clk         ; 1.000        ; -0.075     ; 3.091      ;
; -2.164 ; data_cnt[3] ; led2[0]       ; clk          ; clk         ; 1.000        ; -0.075     ; 3.091      ;
; -2.151 ; counter2[4] ; cs.IDLE       ; clk          ; clk         ; 1.000        ; -0.061     ; 3.092      ;
; -2.147 ; counter2[3] ; cs.LEADER_4   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.088      ;
; -2.145 ; counter2[6] ; cs.IDLE       ; clk          ; clk         ; 1.000        ; -0.061     ; 3.086      ;
; -2.133 ; data_cnt[1] ; cs.IDLE       ; clk          ; clk         ; 1.000        ; -0.075     ; 3.060      ;
; -2.130 ; counter2[8] ; cs.IDLE       ; clk          ; clk         ; 1.000        ; -0.061     ; 3.071      ;
; -2.130 ; counter2[8] ; error_flag    ; clk          ; clk         ; 1.000        ; -0.061     ; 3.071      ;
; -2.126 ; data_cnt[5] ; cs.DATA_STATE ; clk          ; clk         ; 1.000        ; -0.075     ; 3.053      ;
; -2.120 ; counter2[7] ; cs.DATA_STATE ; clk          ; clk         ; 1.000        ; -0.061     ; 3.061      ;
; -2.099 ; counter2[0] ; cs.DATA_STATE ; clk          ; clk         ; 1.000        ; -0.061     ; 3.040      ;
; -2.082 ; data_cnt[0] ; cs.DATA_STATE ; clk          ; clk         ; 1.000        ; -0.075     ; 3.009      ;
; -2.080 ; irda_reg1   ; led2[5]       ; clk          ; clk         ; 1.000        ; -0.077     ; 3.005      ;
; -2.080 ; irda_reg1   ; led2[3]       ; clk          ; clk         ; 1.000        ; -0.077     ; 3.005      ;
; -2.073 ; counter2[1] ; error_flag    ; clk          ; clk         ; 1.000        ; -0.061     ; 3.014      ;
; -2.066 ; counter[10] ; counter2[8]   ; clk          ; clk         ; 1.000        ; -0.070     ; 2.998      ;
; -2.066 ; counter[10] ; counter2[7]   ; clk          ; clk         ; 1.000        ; -0.070     ; 2.998      ;
; -2.066 ; counter[10] ; counter2[6]   ; clk          ; clk         ; 1.000        ; -0.070     ; 2.998      ;
; -2.066 ; counter[10] ; counter2[5]   ; clk          ; clk         ; 1.000        ; -0.070     ; 2.998      ;
; -2.066 ; counter[10] ; counter2[4]   ; clk          ; clk         ; 1.000        ; -0.070     ; 2.998      ;
; -2.066 ; counter[10] ; counter2[3]   ; clk          ; clk         ; 1.000        ; -0.070     ; 2.998      ;
; -2.066 ; counter[10] ; counter2[2]   ; clk          ; clk         ; 1.000        ; -0.070     ; 2.998      ;
; -2.066 ; counter[10] ; counter2[1]   ; clk          ; clk         ; 1.000        ; -0.070     ; 2.998      ;
; -2.066 ; counter[10] ; counter2[0]   ; clk          ; clk         ; 1.000        ; -0.070     ; 2.998      ;
; -2.053 ; counter2[3] ; cs.DATA_STATE ; clk          ; clk         ; 1.000        ; -0.061     ; 2.994      ;
; -2.044 ; counter2[2] ; cs.DATA_STATE ; clk          ; clk         ; 1.000        ; -0.061     ; 2.985      ;
; -2.043 ; counter2[1] ; cs.LEADER_4   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.984      ;
; -2.042 ; irda_reg1   ; cs.IDLE       ; clk          ; clk         ; 1.000        ; -0.074     ; 2.970      ;
; -2.039 ; counter2[2] ; cs.LEADER_4   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.980      ;
; -2.028 ; counter[0]  ; counter2[8]   ; clk          ; clk         ; 1.000        ; -0.070     ; 2.960      ;
; -2.028 ; counter[0]  ; counter2[7]   ; clk          ; clk         ; 1.000        ; -0.070     ; 2.960      ;
; -2.028 ; counter[0]  ; counter2[6]   ; clk          ; clk         ; 1.000        ; -0.070     ; 2.960      ;
; -2.028 ; counter[0]  ; counter2[5]   ; clk          ; clk         ; 1.000        ; -0.070     ; 2.960      ;
; -2.028 ; counter[0]  ; counter2[4]   ; clk          ; clk         ; 1.000        ; -0.070     ; 2.960      ;
; -2.028 ; counter[0]  ; counter2[3]   ; clk          ; clk         ; 1.000        ; -0.070     ; 2.960      ;
; -2.028 ; counter[0]  ; counter2[2]   ; clk          ; clk         ; 1.000        ; -0.070     ; 2.960      ;
; -2.028 ; counter[0]  ; counter2[1]   ; clk          ; clk         ; 1.000        ; -0.070     ; 2.960      ;
; -2.028 ; counter[0]  ; counter2[0]   ; clk          ; clk         ; 1.000        ; -0.070     ; 2.960      ;
; -2.024 ; data_cnt[3] ; cs.DATA_STATE ; clk          ; clk         ; 1.000        ; -0.075     ; 2.951      ;
; -1.999 ; counter[2]  ; counter2[8]   ; clk          ; clk         ; 1.000        ; -0.070     ; 2.931      ;
; -1.999 ; counter[2]  ; counter2[7]   ; clk          ; clk         ; 1.000        ; -0.070     ; 2.931      ;
; -1.999 ; counter[2]  ; counter2[6]   ; clk          ; clk         ; 1.000        ; -0.070     ; 2.931      ;
; -1.999 ; counter[2]  ; counter2[5]   ; clk          ; clk         ; 1.000        ; -0.070     ; 2.931      ;
; -1.999 ; counter[2]  ; counter2[4]   ; clk          ; clk         ; 1.000        ; -0.070     ; 2.931      ;
; -1.999 ; counter[2]  ; counter2[3]   ; clk          ; clk         ; 1.000        ; -0.070     ; 2.931      ;
; -1.999 ; counter[2]  ; counter2[2]   ; clk          ; clk         ; 1.000        ; -0.070     ; 2.931      ;
; -1.999 ; counter[2]  ; counter2[1]   ; clk          ; clk         ; 1.000        ; -0.070     ; 2.931      ;
; -1.999 ; counter[2]  ; counter2[0]   ; clk          ; clk         ; 1.000        ; -0.070     ; 2.931      ;
; -1.996 ; irda_reg2   ; counter2[8]   ; clk          ; clk         ; 1.000        ; -0.086     ; 2.912      ;
; -1.996 ; irda_reg2   ; counter2[7]   ; clk          ; clk         ; 1.000        ; -0.086     ; 2.912      ;
; -1.996 ; irda_reg2   ; counter2[6]   ; clk          ; clk         ; 1.000        ; -0.086     ; 2.912      ;
; -1.996 ; irda_reg2   ; counter2[5]   ; clk          ; clk         ; 1.000        ; -0.086     ; 2.912      ;
; -1.996 ; irda_reg2   ; counter2[4]   ; clk          ; clk         ; 1.000        ; -0.086     ; 2.912      ;
; -1.996 ; irda_reg2   ; counter2[3]   ; clk          ; clk         ; 1.000        ; -0.086     ; 2.912      ;
; -1.996 ; irda_reg2   ; counter2[2]   ; clk          ; clk         ; 1.000        ; -0.086     ; 2.912      ;
; -1.996 ; irda_reg2   ; counter2[1]   ; clk          ; clk         ; 1.000        ; -0.086     ; 2.912      ;
; -1.996 ; irda_reg2   ; counter2[0]   ; clk          ; clk         ; 1.000        ; -0.086     ; 2.912      ;
; -1.985 ; data_cnt[2] ; led2[5]       ; clk          ; clk         ; 1.000        ; -0.078     ; 2.909      ;
; -1.985 ; data_cnt[2] ; led2[3]       ; clk          ; clk         ; 1.000        ; -0.078     ; 2.909      ;
+--------+-------------+---------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                            ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.400 ; cs.DATA_STATE ; cs.DATA_STATE ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.454 ; counter[10]   ; counter[10]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.721      ;
; 0.477 ; counter2[8]   ; counter2[8]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.745      ;
; 0.524 ; irda_reg1     ; irda_reg2     ; clk          ; clk         ; 0.000        ; 0.074      ; 0.793      ;
; 0.620 ; get_data[13]  ; get_data[14]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.888      ;
; 0.621 ; get_data[14]  ; get_data[15]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.889      ;
; 0.621 ; get_data[10]  ; get_data[11]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.889      ;
; 0.686 ; irda_reg0     ; irda_reg1     ; clk          ; clk         ; 0.000        ; 0.074      ; 0.955      ;
; 0.687 ; get_data[0]   ; get_data[1]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.955      ;
; 0.692 ; counter[1]    ; counter[1]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.959      ;
; 0.692 ; counter[9]    ; counter[9]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.959      ;
; 0.693 ; get_data[7]   ; get_data[8]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.961      ;
; 0.693 ; get_data[4]   ; get_data[5]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.961      ;
; 0.694 ; counter[7]    ; counter[7]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.961      ;
; 0.696 ; counter[2]    ; counter[2]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.696 ; counter[3]    ; counter[3]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.697 ; counter[8]    ; counter[8]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.964      ;
; 0.698 ; counter[6]    ; counter[6]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.965      ;
; 0.699 ; counter[4]    ; counter[4]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.966      ;
; 0.707 ; data_cnt[5]   ; data_cnt[5]   ; clk          ; clk         ; 0.000        ; 0.074      ; 0.976      ;
; 0.708 ; data_cnt[3]   ; data_cnt[3]   ; clk          ; clk         ; 0.000        ; 0.074      ; 0.977      ;
; 0.708 ; data_cnt[1]   ; data_cnt[1]   ; clk          ; clk         ; 0.000        ; 0.074      ; 0.977      ;
; 0.710 ; counter[5]    ; counter[5]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.711 ; data_cnt[2]   ; data_cnt[2]   ; clk          ; clk         ; 0.000        ; 0.074      ; 0.980      ;
; 0.716 ; get_data[8]   ; get_data[9]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.984      ;
; 0.717 ; counter2[5]   ; counter2[5]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.985      ;
; 0.717 ; counter2[4]   ; counter2[4]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.985      ;
; 0.719 ; counter2[1]   ; counter2[1]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.987      ;
; 0.723 ; counter[0]    ; counter[0]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.990      ;
; 0.728 ; data_cnt[0]   ; data_cnt[0]   ; clk          ; clk         ; 0.000        ; 0.074      ; 0.997      ;
; 0.733 ; data_cnt[4]   ; data_cnt[4]   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.002      ;
; 0.734 ; counter2[6]   ; counter2[6]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.002      ;
; 0.739 ; counter2[7]   ; counter2[7]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.007      ;
; 0.805 ; cs.IDLE       ; get_data[2]   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.074      ;
; 0.806 ; cs.IDLE       ; get_data[7]   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.075      ;
; 0.806 ; cs.IDLE       ; get_data[15]  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.075      ;
; 0.806 ; cs.IDLE       ; get_data[11]  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.075      ;
; 0.807 ; cs.IDLE       ; get_data[8]   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.076      ;
; 0.807 ; cs.IDLE       ; get_data[5]   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.076      ;
; 0.808 ; cs.IDLE       ; get_data[13]  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.077      ;
; 0.808 ; cs.IDLE       ; get_data[1]   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.077      ;
; 0.809 ; cs.IDLE       ; get_data[10]  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.078      ;
; 0.809 ; cs.IDLE       ; get_data[14]  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.078      ;
; 0.810 ; cs.IDLE       ; get_data[4]   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.079      ;
; 0.810 ; cs.IDLE       ; get_data[9]   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.079      ;
; 0.818 ; get_data[11]  ; led2[3]       ; clk          ; clk         ; 0.000        ; 0.069      ; 1.082      ;
; 0.845 ; get_data[6]   ; get_data[7]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.113      ;
; 0.850 ; get_data[1]   ; get_data[2]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.118      ;
; 0.864 ; get_data[3]   ; get_data[4]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.132      ;
; 0.869 ; counter2[3]   ; counter2[3]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.137      ;
; 0.871 ; counter2[2]   ; counter2[2]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.139      ;
; 0.881 ; cs.IDLE       ; get_data[3]   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.151      ;
; 0.899 ; get_data[9]   ; get_data[10]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.167      ;
; 0.901 ; counter2[0]   ; counter2[0]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.169      ;
; 0.962 ; get_data[12]  ; get_data[13]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.230      ;
; 1.006 ; error_flag    ; error_flag    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.274      ;
; 1.014 ; counter[9]    ; counter[10]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.281      ;
; 1.014 ; counter[1]    ; counter[2]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.281      ;
; 1.015 ; counter[2]    ; counter[3]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.282      ;
; 1.016 ; counter[7]    ; counter[8]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.283      ;
; 1.016 ; counter[8]    ; counter[9]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.283      ;
; 1.017 ; counter[6]    ; counter[7]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.284      ;
; 1.018 ; counter[0]    ; counter[1]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.285      ;
; 1.018 ; counter[4]    ; counter[5]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.285      ;
; 1.020 ; counter[3]    ; counter[4]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.287      ;
; 1.026 ; data_cnt[0]   ; data_cnt[1]   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.295      ;
; 1.029 ; data_cnt[2]   ; data_cnt[3]   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.298      ;
; 1.029 ; get_data[2]   ; get_data[3]   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.298      ;
; 1.030 ; counter[2]    ; counter[4]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.031 ; counter[8]    ; counter[10]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.298      ;
; 1.032 ; data_cnt[1]   ; data_cnt[2]   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.301      ;
; 1.032 ; data_cnt[3]   ; data_cnt[4]   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.301      ;
; 1.032 ; counter[6]    ; counter[8]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.299      ;
; 1.033 ; counter[4]    ; counter[6]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.300      ;
; 1.033 ; counter[0]    ; counter[2]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.300      ;
; 1.034 ; counter[5]    ; counter[6]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.301      ;
; 1.036 ; counter2[4]   ; counter2[5]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.304      ;
; 1.041 ; counter2[5]   ; counter2[6]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.309      ;
; 1.041 ; counter2[1]   ; counter2[2]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.309      ;
; 1.041 ; data_cnt[0]   ; data_cnt[2]   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.310      ;
; 1.045 ; data_cnt[2]   ; data_cnt[4]   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.314      ;
; 1.049 ; cs.IDLE       ; cs.LEADER_9   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.317      ;
; 1.050 ; get_data[9]   ; led2[1]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.317      ;
; 1.051 ; data_cnt[4]   ; data_cnt[5]   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.320      ;
; 1.051 ; counter2[4]   ; counter2[6]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.319      ;
; 1.052 ; counter2[6]   ; counter2[7]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.320      ;
; 1.054 ; get_data[12]  ; led2[4]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.321      ;
; 1.056 ; get_data[13]  ; led2[5]       ; clk          ; clk         ; 0.000        ; 0.069      ; 1.320      ;
; 1.063 ; counter2[7]   ; counter2[8]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.331      ;
; 1.068 ; get_data[10]  ; led2[2]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.335      ;
; 1.068 ; counter2[6]   ; counter2[8]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.336      ;
; 1.069 ; cs.LEADER_9   ; cs.LEADER_9   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.337      ;
; 1.074 ; get_data[15]  ; led2[7]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.341      ;
; 1.096 ; get_data[8]   ; led2[0]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.363      ;
; 1.110 ; counter[1]    ; counter[3]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.377      ;
; 1.112 ; counter[7]    ; counter[9]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.379      ;
; 1.117 ; counter[3]    ; counter[5]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.384      ;
; 1.127 ; data_cnt[1]   ; data_cnt[3]   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.396      ;
; 1.127 ; data_cnt[3]   ; data_cnt[5]   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.396      ;
; 1.129 ; counter[5]    ; counter[7]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.396      ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.664 ; -19.753           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -78.182                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                            ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; -0.664 ; counter2[1]   ; cs.IDLE       ; clk          ; clk         ; 1.000        ; -0.029     ; 1.622      ;
; -0.629 ; counter2[3]   ; cs.IDLE       ; clk          ; clk         ; 1.000        ; -0.029     ; 1.587      ;
; -0.576 ; counter2[7]   ; cs.IDLE       ; clk          ; clk         ; 1.000        ; -0.029     ; 1.534      ;
; -0.575 ; counter2[3]   ; error_flag    ; clk          ; clk         ; 1.000        ; -0.030     ; 1.532      ;
; -0.570 ; counter2[2]   ; cs.IDLE       ; clk          ; clk         ; 1.000        ; -0.029     ; 1.528      ;
; -0.563 ; counter2[4]   ; error_flag    ; clk          ; clk         ; 1.000        ; -0.030     ; 1.520      ;
; -0.560 ; counter2[0]   ; cs.IDLE       ; clk          ; clk         ; 1.000        ; -0.029     ; 1.518      ;
; -0.540 ; counter2[4]   ; get_data[0]   ; clk          ; clk         ; 1.000        ; -0.029     ; 1.498      ;
; -0.539 ; data_cnt[3]   ; led2[5]       ; clk          ; clk         ; 1.000        ; -0.039     ; 1.487      ;
; -0.539 ; data_cnt[3]   ; led2[3]       ; clk          ; clk         ; 1.000        ; -0.039     ; 1.487      ;
; -0.537 ; data_cnt[1]   ; cs.DATA_STATE ; clk          ; clk         ; 1.000        ; -0.038     ; 1.486      ;
; -0.537 ; counter2[5]   ; cs.IDLE       ; clk          ; clk         ; 1.000        ; -0.029     ; 1.495      ;
; -0.532 ; data_cnt[4]   ; led2[5]       ; clk          ; clk         ; 1.000        ; -0.039     ; 1.480      ;
; -0.532 ; data_cnt[4]   ; led2[3]       ; clk          ; clk         ; 1.000        ; -0.039     ; 1.480      ;
; -0.520 ; counter2[1]   ; cs.DATA_STATE ; clk          ; clk         ; 1.000        ; -0.029     ; 1.478      ;
; -0.502 ; irda_reg1     ; cs.DATA_STATE ; clk          ; clk         ; 1.000        ; -0.037     ; 1.452      ;
; -0.492 ; counter2[6]   ; cs.IDLE       ; clk          ; clk         ; 1.000        ; -0.029     ; 1.450      ;
; -0.484 ; data_cnt[5]   ; led2[5]       ; clk          ; clk         ; 1.000        ; -0.039     ; 1.432      ;
; -0.484 ; data_cnt[5]   ; led2[3]       ; clk          ; clk         ; 1.000        ; -0.039     ; 1.432      ;
; -0.472 ; counter2[4]   ; cs.IDLE       ; clk          ; clk         ; 1.000        ; -0.029     ; 1.430      ;
; -0.470 ; irda_reg1     ; counter2[8]   ; clk          ; clk         ; 1.000        ; -0.044     ; 1.413      ;
; -0.470 ; irda_reg1     ; counter2[7]   ; clk          ; clk         ; 1.000        ; -0.044     ; 1.413      ;
; -0.470 ; irda_reg1     ; counter2[6]   ; clk          ; clk         ; 1.000        ; -0.044     ; 1.413      ;
; -0.470 ; irda_reg1     ; counter2[5]   ; clk          ; clk         ; 1.000        ; -0.044     ; 1.413      ;
; -0.470 ; irda_reg1     ; counter2[4]   ; clk          ; clk         ; 1.000        ; -0.044     ; 1.413      ;
; -0.470 ; irda_reg1     ; counter2[3]   ; clk          ; clk         ; 1.000        ; -0.044     ; 1.413      ;
; -0.470 ; irda_reg1     ; counter2[2]   ; clk          ; clk         ; 1.000        ; -0.044     ; 1.413      ;
; -0.470 ; irda_reg1     ; counter2[1]   ; clk          ; clk         ; 1.000        ; -0.044     ; 1.413      ;
; -0.470 ; irda_reg1     ; counter2[0]   ; clk          ; clk         ; 1.000        ; -0.044     ; 1.413      ;
; -0.457 ; counter2[8]   ; cs.IDLE       ; clk          ; clk         ; 1.000        ; -0.029     ; 1.415      ;
; -0.457 ; data_cnt[1]   ; led2[5]       ; clk          ; clk         ; 1.000        ; -0.039     ; 1.405      ;
; -0.457 ; data_cnt[1]   ; led2[3]       ; clk          ; clk         ; 1.000        ; -0.039     ; 1.405      ;
; -0.446 ; counter2[3]   ; cs.DATA_STATE ; clk          ; clk         ; 1.000        ; -0.029     ; 1.404      ;
; -0.440 ; data_cnt[3]   ; led2[7]       ; clk          ; clk         ; 1.000        ; -0.039     ; 1.388      ;
; -0.440 ; data_cnt[3]   ; led2[6]       ; clk          ; clk         ; 1.000        ; -0.039     ; 1.388      ;
; -0.440 ; data_cnt[3]   ; led2[4]       ; clk          ; clk         ; 1.000        ; -0.039     ; 1.388      ;
; -0.440 ; data_cnt[3]   ; led2[2]       ; clk          ; clk         ; 1.000        ; -0.039     ; 1.388      ;
; -0.440 ; data_cnt[3]   ; led2[1]       ; clk          ; clk         ; 1.000        ; -0.039     ; 1.388      ;
; -0.440 ; data_cnt[3]   ; led2[0]       ; clk          ; clk         ; 1.000        ; -0.039     ; 1.388      ;
; -0.431 ; data_cnt[2]   ; cs.DATA_STATE ; clk          ; clk         ; 1.000        ; -0.038     ; 1.380      ;
; -0.430 ; data_cnt[1]   ; cs.IDLE       ; clk          ; clk         ; 1.000        ; -0.038     ; 1.379      ;
; -0.429 ; data_cnt[4]   ; led2[7]       ; clk          ; clk         ; 1.000        ; -0.039     ; 1.377      ;
; -0.429 ; data_cnt[4]   ; led2[6]       ; clk          ; clk         ; 1.000        ; -0.039     ; 1.377      ;
; -0.429 ; data_cnt[4]   ; led2[4]       ; clk          ; clk         ; 1.000        ; -0.039     ; 1.377      ;
; -0.429 ; data_cnt[4]   ; led2[2]       ; clk          ; clk         ; 1.000        ; -0.039     ; 1.377      ;
; -0.429 ; data_cnt[4]   ; led2[1]       ; clk          ; clk         ; 1.000        ; -0.039     ; 1.377      ;
; -0.429 ; data_cnt[4]   ; led2[0]       ; clk          ; clk         ; 1.000        ; -0.039     ; 1.377      ;
; -0.428 ; counter[10]   ; counter2[8]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.379      ;
; -0.428 ; counter[10]   ; counter2[7]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.379      ;
; -0.428 ; counter[10]   ; counter2[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.379      ;
; -0.428 ; counter[10]   ; counter2[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.379      ;
; -0.428 ; counter[10]   ; counter2[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.379      ;
; -0.428 ; counter[10]   ; counter2[3]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.379      ;
; -0.428 ; counter[10]   ; counter2[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.379      ;
; -0.428 ; counter[10]   ; counter2[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.379      ;
; -0.428 ; counter[10]   ; counter2[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.379      ;
; -0.426 ; counter2[2]   ; cs.DATA_STATE ; clk          ; clk         ; 1.000        ; -0.029     ; 1.384      ;
; -0.424 ; counter2[3]   ; get_data[0]   ; clk          ; clk         ; 1.000        ; -0.029     ; 1.382      ;
; -0.418 ; counter2[7]   ; cs.DATA_STATE ; clk          ; clk         ; 1.000        ; -0.029     ; 1.376      ;
; -0.416 ; counter2[3]   ; cs.LEADER_4   ; clk          ; clk         ; 1.000        ; -0.030     ; 1.373      ;
; -0.416 ; counter2[0]   ; cs.DATA_STATE ; clk          ; clk         ; 1.000        ; -0.029     ; 1.374      ;
; -0.415 ; counter2[8]   ; error_flag    ; clk          ; clk         ; 1.000        ; -0.030     ; 1.372      ;
; -0.400 ; counter2[6]   ; cs.LEADER_4   ; clk          ; clk         ; 1.000        ; -0.030     ; 1.357      ;
; -0.400 ; irda_reg1     ; led2[5]       ; clk          ; clk         ; 1.000        ; -0.038     ; 1.349      ;
; -0.400 ; irda_reg1     ; led2[3]       ; clk          ; clk         ; 1.000        ; -0.038     ; 1.349      ;
; -0.397 ; data_cnt[5]   ; cs.DATA_STATE ; clk          ; clk         ; 1.000        ; -0.038     ; 1.346      ;
; -0.394 ; counter[0]    ; counter2[8]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.345      ;
; -0.394 ; counter[0]    ; counter2[7]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.345      ;
; -0.394 ; counter[0]    ; counter2[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.345      ;
; -0.394 ; counter[0]    ; counter2[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.345      ;
; -0.394 ; counter[0]    ; counter2[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.345      ;
; -0.394 ; counter[0]    ; counter2[3]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.345      ;
; -0.394 ; counter[0]    ; counter2[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.345      ;
; -0.394 ; counter[0]    ; counter2[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.345      ;
; -0.394 ; counter[0]    ; counter2[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.345      ;
; -0.387 ; counter[2]    ; counter2[8]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.338      ;
; -0.387 ; counter[2]    ; counter2[7]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.338      ;
; -0.387 ; counter[2]    ; counter2[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.338      ;
; -0.387 ; counter[2]    ; counter2[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.338      ;
; -0.387 ; counter[2]    ; counter2[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.338      ;
; -0.387 ; counter[2]    ; counter2[3]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.338      ;
; -0.387 ; counter[2]    ; counter2[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.338      ;
; -0.387 ; counter[2]    ; counter2[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.338      ;
; -0.387 ; counter[2]    ; counter2[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.338      ;
; -0.387 ; counter2[1]   ; cs.LEADER_4   ; clk          ; clk         ; 1.000        ; -0.030     ; 1.344      ;
; -0.386 ; counter2[1]   ; error_flag    ; clk          ; clk         ; 1.000        ; -0.030     ; 1.343      ;
; -0.386 ; counter2[2]   ; cs.LEADER_4   ; clk          ; clk         ; 1.000        ; -0.030     ; 1.343      ;
; -0.382 ; data_cnt[3]   ; cs.DATA_STATE ; clk          ; clk         ; 1.000        ; -0.038     ; 1.331      ;
; -0.379 ; irda_reg1     ; cs.IDLE       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.329      ;
; -0.374 ; data_cnt[0]   ; cs.DATA_STATE ; clk          ; clk         ; 1.000        ; -0.038     ; 1.323      ;
; -0.371 ; counter2[4]   ; cs.LEADER_4   ; clk          ; clk         ; 1.000        ; -0.030     ; 1.328      ;
; -0.369 ; data_cnt[4]   ; cs.DATA_STATE ; clk          ; clk         ; 1.000        ; -0.038     ; 1.318      ;
; -0.364 ; data_cnt[5]   ; led2[7]       ; clk          ; clk         ; 1.000        ; -0.039     ; 1.312      ;
; -0.364 ; data_cnt[5]   ; led2[6]       ; clk          ; clk         ; 1.000        ; -0.039     ; 1.312      ;
; -0.364 ; data_cnt[5]   ; led2[4]       ; clk          ; clk         ; 1.000        ; -0.039     ; 1.312      ;
; -0.364 ; data_cnt[5]   ; led2[2]       ; clk          ; clk         ; 1.000        ; -0.039     ; 1.312      ;
; -0.364 ; data_cnt[5]   ; led2[1]       ; clk          ; clk         ; 1.000        ; -0.039     ; 1.312      ;
; -0.364 ; data_cnt[5]   ; led2[0]       ; clk          ; clk         ; 1.000        ; -0.039     ; 1.312      ;
; -0.358 ; cs.DATA_STATE ; get_data[3]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.309      ;
; -0.358 ; cs.DATA_STATE ; data_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.309      ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                            ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; cs.DATA_STATE ; cs.DATA_STATE ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.195 ; counter[10]   ; counter[10]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.316      ;
; 0.210 ; counter2[8]   ; counter2[8]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.330      ;
; 0.224 ; irda_reg1     ; irda_reg2     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.345      ;
; 0.263 ; get_data[13]  ; get_data[14]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.384      ;
; 0.265 ; get_data[14]  ; get_data[15]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.386      ;
; 0.265 ; get_data[10]  ; get_data[11]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.386      ;
; 0.293 ; irda_reg0     ; irda_reg1     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.294 ; get_data[0]   ; get_data[1]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.296 ; get_data[7]   ; get_data[8]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; counter[9]    ; counter[9]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.417      ;
; 0.297 ; get_data[4]   ; get_data[5]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; counter[1]    ; counter[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; counter[3]    ; counter[3]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; counter[7]    ; counter[7]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; counter[6]    ; counter[6]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; counter[2]    ; counter[2]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; counter[4]    ; counter[4]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; counter[8]    ; counter[8]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.304 ; data_cnt[5]   ; data_cnt[5]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; data_cnt[1]   ; data_cnt[1]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; counter[5]    ; counter[5]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; data_cnt[2]   ; data_cnt[2]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; data_cnt[3]   ; data_cnt[3]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.308 ; get_data[8]   ; get_data[9]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.429      ;
; 0.311 ; counter2[5]   ; counter2[5]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; counter[0]    ; counter[0]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.432      ;
; 0.312 ; counter2[4]   ; counter2[4]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.432      ;
; 0.314 ; data_cnt[0]   ; data_cnt[0]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.435      ;
; 0.314 ; counter2[1]   ; counter2[1]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.434      ;
; 0.318 ; data_cnt[4]   ; data_cnt[4]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.439      ;
; 0.319 ; counter2[6]   ; counter2[6]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.439      ;
; 0.323 ; counter2[7]   ; counter2[7]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.443      ;
; 0.346 ; cs.IDLE       ; get_data[2]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.467      ;
; 0.347 ; cs.IDLE       ; get_data[7]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.468      ;
; 0.347 ; cs.IDLE       ; get_data[15]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.468      ;
; 0.347 ; cs.IDLE       ; get_data[11]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.468      ;
; 0.348 ; cs.IDLE       ; get_data[8]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.469      ;
; 0.348 ; cs.IDLE       ; get_data[5]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.469      ;
; 0.349 ; cs.IDLE       ; get_data[13]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.470      ;
; 0.350 ; cs.IDLE       ; get_data[10]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.471      ;
; 0.350 ; cs.IDLE       ; get_data[14]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.471      ;
; 0.350 ; cs.IDLE       ; get_data[1]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.471      ;
; 0.351 ; cs.IDLE       ; get_data[4]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.472      ;
; 0.351 ; cs.IDLE       ; get_data[9]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.472      ;
; 0.363 ; get_data[6]   ; get_data[7]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.484      ;
; 0.367 ; get_data[11]  ; led2[3]       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.486      ;
; 0.367 ; get_data[1]   ; get_data[2]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.488      ;
; 0.372 ; counter2[2]   ; counter2[2]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.492      ;
; 0.375 ; counter2[3]   ; counter2[3]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.495      ;
; 0.378 ; get_data[3]   ; get_data[4]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.498      ;
; 0.384 ; counter2[0]   ; counter2[0]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.504      ;
; 0.390 ; get_data[9]   ; get_data[10]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.511      ;
; 0.399 ; cs.IDLE       ; get_data[3]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.521      ;
; 0.419 ; get_data[12]  ; get_data[13]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.540      ;
; 0.421 ; error_flag    ; error_flag    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.542      ;
; 0.444 ; get_data[9]   ; led2[1]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.564      ;
; 0.445 ; get_data[13]  ; led2[5]       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.564      ;
; 0.445 ; counter[9]    ; counter[10]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.566      ;
; 0.446 ; get_data[12]  ; led2[4]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.566      ;
; 0.446 ; counter[1]    ; counter[2]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.567      ;
; 0.447 ; counter[3]    ; counter[4]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.447 ; counter[7]    ; counter[8]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.452 ; get_data[15]  ; led2[7]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.572      ;
; 0.452 ; get_data[10]  ; led2[2]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.572      ;
; 0.454 ; counter[5]    ; counter[6]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; data_cnt[1]   ; data_cnt[2]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.455 ; data_cnt[3]   ; data_cnt[4]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; get_data[2]   ; get_data[3]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.577      ;
; 0.456 ; cs.LEADER_9   ; cs.LEADER_9   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.457 ; counter[8]    ; counter[9]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; counter[2]    ; counter[3]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; counter[6]    ; counter[7]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; counter[4]    ; counter[5]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.458 ; counter[0]    ; counter[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.579      ;
; 0.460 ; counter2[5]   ; counter2[6]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.580      ;
; 0.460 ; counter[8]    ; counter[10]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.460 ; counter[2]    ; counter[4]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.460 ; counter[6]    ; counter[8]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.460 ; counter[4]    ; counter[6]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.461 ; counter[0]    ; counter[2]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.582      ;
; 0.463 ; data_cnt[0]   ; data_cnt[1]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; counter2[1]   ; counter2[2]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.583      ;
; 0.464 ; cs.IDLE       ; cs.LEADER_9   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; data_cnt[2]   ; data_cnt[3]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.465 ; get_data[8]   ; led2[0]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; data_cnt[0]   ; data_cnt[2]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; data_cnt[2]   ; data_cnt[4]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.588      ;
; 0.470 ; counter2[4]   ; counter2[5]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.590      ;
; 0.472 ; counter2[7]   ; counter2[8]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.592      ;
; 0.473 ; counter2[4]   ; counter2[6]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.593      ;
; 0.476 ; data_cnt[4]   ; data_cnt[5]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.597      ;
; 0.477 ; counter2[6]   ; counter2[7]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.597      ;
; 0.480 ; counter2[6]   ; counter2[8]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.600      ;
; 0.509 ; counter[1]    ; counter[3]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.630      ;
; 0.510 ; counter[7]    ; counter[9]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.631      ;
; 0.510 ; counter[3]    ; counter[5]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.631      ;
; 0.512 ; counter[1]    ; counter[4]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.633      ;
; 0.513 ; counter[7]    ; counter[10]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.634      ;
; 0.513 ; counter[3]    ; counter[6]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.634      ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.822   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.822   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -118.859 ; 0.0   ; 0.0      ; 0.0     ; -89.246             ;
;  clk             ; -118.859 ; 0.000 ; N/A      ; N/A     ; -89.246             ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led_cs[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_cs[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_cs[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_cs[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_db[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_db[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_db[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_db[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_db[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_db[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_db[6]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_db[7]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rst_n                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; IR                      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_cs[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; led_cs[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; led_cs[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; led_cs[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; led_db[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; led_db[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; led_db[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; led_db[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; led_db[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; led_db[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; led_db[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; led_db[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_cs[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; led_cs[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; led_cs[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; led_cs[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; led_db[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; led_db[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; led_db[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; led_db[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; led_db[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; led_db[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; led_db[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; led_db[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_cs[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; led_cs[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; led_cs[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; led_cs[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; led_db[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; led_db[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; led_db[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; led_db[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; led_db[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; led_db[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; led_db[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; led_db[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 735      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 735      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 59    ; 59   ;
; Unconstrained Output Ports      ; 7     ; 7    ;
; Unconstrained Output Port Paths ; 55    ; 55   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; IR         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; led_db[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_db[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_db[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_db[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_db[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_db[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_db[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; IR         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; led_db[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_db[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_db[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_db[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_db[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_db[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_db[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition
    Info: Processing started: Sat Nov 21 11:01:46 2020
Info: Command: quartus_sta IR -c IR
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'IR.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.822
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.822            -118.859 clk 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -89.246 clk 
Warning (18330): Ignoring Synchronizer Identification setting Off, and using Auto instead.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.498
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.498            -107.493 clk 
Info (332146): Worst-case hold slack is 0.400
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.400               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -89.246 clk 
Warning (18330): Ignoring Synchronizer Identification setting Off, and using Auto instead.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.664
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.664             -19.753 clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -78.182 clk 
Warning (18330): Ignoring Synchronizer Identification setting Off, and using Auto instead.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 4739 megabytes
    Info: Processing ended: Sat Nov 21 11:01:49 2020
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


