<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:14:50.1450</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.03.13</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7033984</applicationNumber><claimCount>28</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치 및 반도체 장치의 제작 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND METHOD FOR SEMICONDUCTOR DEVICE FABRICATION</inventionTitleEng><openDate>2024.11.19</openDate><openNumber>10-2024-0163678</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.10.11</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 12/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 64/27</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 제 1 메모리 셀과, 제 1 메모리 셀 위의 제 2 메모리 셀과, 제 1 도전체와, 제 1 도전체 위의 제 2 도전체를 포함하고, 제 1 메모리 셀 및 제 2 메모리 셀은 각각 트랜지스터, 용량 소자, 및 트랜지스터 위의 제 1 절연체를 포함하고, 트랜지스터는 금속 산화물과, 금속 산화물 위의 제 3 도전체, 제 4 도전체, 및 제 2 절연체와, 제 2 절연체 위의 제 5 도전체와, 금속 산화물 아래의 제 3 절연체와, 제 3 절연체 아래의 제 6 도전체를 포함하고, 용량 소자는 제 7 도전체와, 제 7 도전체 위의 제 4 절연체와, 제 4 절연체 위의 제 8 도전체를 포함하고, 제 1 절연체에 제공된 개구를 통하여 제 4 도전체와 제 7 도전체가 접하고, 제 1 도전체 및 제 2 도전체는 각각 제 3 도전체와 접하는 부분을 가지고, 제 3 도전체의 한쪽 측단부는 금속 산화물의 한쪽 측단부와 실질적으로 일치하고, 제 4 도전체의 한쪽 측단부는 금속 산화물의 다른 쪽 측단부와 실질적으로 일치한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.09.28</internationOpenDate><internationOpenNumber>WO2023180859</internationOpenNumber><internationalApplicationDate>2023.03.13</internationalApplicationDate><internationalApplicationNumber>PCT/IB2023/052379</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서,제 1 메모리 셀과, 상기 제 1 메모리 셀 위의 제 2 메모리 셀과, 제 1 도전체와, 상기 제 1 도전체 위의 제 2 도전체를 포함하고,상기 제 1 메모리 셀 및 상기 제 2 메모리 셀은 각각 트랜지스터, 용량 소자, 및 상기 트랜지스터 위의 제 1 절연체를 포함하고,상기 트랜지스터는 금속 산화물과, 상기 금속 산화물 위의 제 3 도전체, 제 4 도전체, 및 제 2 절연체와, 상기 제 2 절연체 위의 제 5 도전체와, 상기 금속 산화물 아래의 제 3 절연체와, 상기 제 3 절연체 아래의 제 6 도전체를 포함하고,상기 용량 소자는 제 7 도전체와, 상기 제 7 도전체 위의 제 4 절연체와, 상기 제 4 절연체 위의 제 8 도전체를 포함하고,상기 제 1 절연체 위에 상기 제 7 도전체, 상기 제 4 절연체, 및 상기 제 8 도전체의 일부가 위치하고,상기 제 1 절연체에 제공된 개구를 통하여 상기 제 4 도전체와 상기 제 7 도전체가 접하고,상기 제 1 도전체는 상기 제 1 메모리 셀이 포함하는 상기 제 3 도전체와 접하는 부분을 가지고,상기 제 1 도전체의 상면은 상기 제 2 도전체의 하면에 접하는 부분을 가지고,상기 제 2 도전체는 상기 제 2 메모리 셀이 포함하는 상기 제 3 도전체와 접하는 부분을 가지고,상기 제 2 메모리 셀이 포함하는 제 6 도전체는 상기 제 1 메모리 셀이 포함하는 제 8 도전체와 동일한 재료를 포함하고,상기 트랜지스터를 단면에서 보았을 때 상기 제 3 도전체의 한쪽 측단부는 상기 금속 산화물의 한쪽 측단부와 실질적으로 일치하고, 상기 제 4 도전체의 한쪽 측단부는 상기 금속 산화물의 다른 쪽 측단부와 실질적으로 일치하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 제 1 도전체는 상기 제 1 메모리 셀이 포함하는 상기 제 3 도전체의 상면의 일부 및 상기 한쪽 측단부에 접하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제 1 항에 있어서,상기 제 3 절연체의 측단부는 상기 금속 산화물의 측단부와 실질적으로 일치하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제 1 항에 있어서,상기 제 3 도전체 및 상기 제 4 도전체는 각각 제 1 층과, 상기 제 1 층 위의 제 2 층을 포함하고,상기 제 1 층은 금속 질화물을 포함하고,상기 제 2 층은 상기 제 1 층에 비하여 도전성이 높은, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제 4 항에 있어서,상기 제 1 층은 질화 탄탈럼을 포함하고,상기 제 2 층은 텅스텐을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 제 1 항에 있어서,상기 제 3 도전체의 상면에 접하는 제 5 절연체를 포함하고,상기 제 4 도전체의 상면에 접하는 제 6 절연체를 포함하고,상기 제 6 절연체의 측단부는 상기 제 4 도전체의 측단부와 실질적으로 일치하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,상기 제 3 도전체, 상기 제 4 도전체, 상기 금속 산화물, 및 상기 제 3 절연체를 덮는 제 7 절연체를 포함하고,상기 제 7 절연체는 상기 제 3 도전체와 상기 제 4 도전체에 끼워지는 영역에 중첩되어 제 1 개구를 포함하며, 상기 제 1 절연체의 개구에 중첩되어 제 2 개구를 포함하고,상기 제 7 절연체의 제 1 개구 내에 상기 제 2 절연체 및 상기 제 5 도전체의 적어도 일부가 배치되고,상기 제 7 절연체의 제 2 개구 내에 상기 제 7 도전체, 상기 제 4 절연체, 및 상기 제 8 도전체의 적어도 일부가 배치되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 제 7 항에 있어서,상기 제 1 절연체 위에 제 8 절연체를 포함하고,상기 제 8 절연체의 상면에 상기 제 4 절연체의 일부가 접하고,상기 제 8 절연체는 상기 제 1 절연체의 개구에 중첩되어 개구를 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 제 8 항에 있어서,상기 제 8 절연체의 막 두께가 50nm 이상 250nm 이하인, 반도체 장치.</claim></claimInfo><claimInfo><claim>10. 제 8 항에 있어서,상기 제 6 도전체의 하면에 접하는 제 9 절연체를 포함하고,상기 제 2 메모리 셀이 포함하는 제 9 절연체는 상기 제 1 메모리 셀이 포함하는 제 8 절연체의 상면에 접하고,상기 제 2 메모리 셀이 포함하는 제 9 절연체는 상기 제 1 메모리 셀이 포함하는 제 4 절연체와 동일한 재료를 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>11. 제 7 항에 있어서,상기 제 7 도전체의 측단부는 상기 제 4 절연체로 덮여 있는, 반도체 장치.</claim></claimInfo><claimInfo><claim>12. 제 7 항에 있어서,상기 제 4 절연체는 산화 지르코늄 및 산화 알루미늄 중 한쪽 또는 양쪽을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>13. 제 7 항에 있어서,상기 제 6 도전체는 상기 금속 산화물을 개재(介在)하여 상기 제 5 도전체와 중첩되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>14. 제 7 항에 있어서,상기 제 1 도전체의 측면에 접하는 제 10 절연체를 포함하고,상기 제 3 도전체의 적어도 일부는 상기 제 10 절연체에서 노출되고 상기 제 1 도전체에 접하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>15. 제 14 항에 있어서,상기 제 10 절연체는 산화 알루미늄 및 질화 실리콘 중 한쪽 또는 양쪽을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>16. 제 7 항에 있어서,상기 제 1 절연체는 산화 알루미늄을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>17. 반도체 장치의 제작 방법으로서,제 1 도전체 위에 제 1 절연체, 제 2 절연체, 금속 산화물, 제 2 도전체, 및 제 3 절연체를 이 순서대로 성막하고,상기 제 2 절연체, 상기 금속 산화물, 상기 제 2 도전체, 및 상기 제 3 절연체를 가공하여 섬 형상의 제 2 절연체, 섬 형상의 금속 산화물, 섬 형상의 제 2 도전체, 및 섬 형상의 제 3 절연체를 형성하고,상기 제 1 절연체, 상기 섬 형상의 제 2 절연체, 상기 섬 형상의 금속 산화물, 상기 섬 형상의 제 2 도전체, 및 상기 섬 형상의 제 3 절연체를 덮어 제 4 절연체를 성막하고,상기 제 4 절연체에 제 1 개구를 형성하고, 상기 제 1 개구에 중첩되어 상기 섬 형상의 제 3 절연체를 분단하여 제 5 절연체 및 제 6 절연체를 형성하며, 상기 섬 형상의 제 2 도전체를 분단하여 제 3 도전체 및 제 4 도전체를 형성하고,상기 제 1 개구 내에 제 7 절연체와 상기 제 7 절연체 위의 제 5 도전체를 형성하고,상기 제 4 절연체 및 상기 제 5 도전체 위에 제 8 절연체를 성막하고,상기 제 8 절연체, 상기 제 4 절연체, 상기 제 5 절연체에 상기 제 3 도전체에 도달하는 제 2 개구를 형성하고,상기 제 2 개구 내에 제 6 도전체를 형성하고,상기 제 6 도전체를 덮어 제 9 절연체 및 제 7 도전체를 성막하고,상기 제 9 절연체 및 상기 제 7 도전체를 가공하여 제 10 절연체 및 제 11 절연체와, 상기 제 10 절연체 위의 제 8 도전체와, 상기 제 11 절연체 위의 제 9 도전체를 형성하고,상기 제 8 도전체는 상기 제 10 절연체 및 상기 제 6 도전체와 중첩되고,상기 제 9 도전체는 상기 금속 산화물 및 상기 제 5 도전체와 중첩되는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>18. 제 17 항에 있어서,상기 제 2 개구를 형성하기 전에 상기 제 8 절연체, 상기 제 4 절연체, 상기 제 6 절연체, 및 상기 제 1 절연체를 관통하여 제 3 개구를 형성하고,상기 제 3 개구 내에 제 10 도전체를 형성하고,상기 제 10 도전체는 상기 제 4 도전체의 일부에 접하는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>19. 제 17 항에 있어서,상기 제 2 절연체, 상기 금속 산화물, 상기 제 2 도전체, 및 상기 제 3 절연체를 가공하기 전에 상기 제 3 절연체 위에 금속막을 성막하고, 상기 금속막 위에 유기 도포막을 성막하고,상기 제 2 절연체, 상기 금속 산화물, 상기 제 2 도전체, 및 상기 제 3 절연체의 가공에 용량 결합형 플라스마 식각 장치를 사용하는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>20. 제 19 항에 있어서,상기 제 2 도전체의 가공 시에 상기 유기 도포막이 소실되기 전에 상기 섬 형상의 제 2 도전체를 형성하는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>21. 제 19 항에 있어서,상기 제 2 도전체의 가공 시에 상기 용량 결합형 플라스마 식각 장치의 체임버의 하부 전극의 전력을 10W 이하로 하는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>22. 제 17 항에 있어서,상기 제 1 도전체는 상기 금속 산화물 및 상기 제 5 도전체와 중첩되는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>23. 제 17 항에 있어서,상기 제 1 절연체는 산화 하프늄을 포함하는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>24. 제 17 항에 있어서,상기 제 2 절연체는 산화 실리콘을 포함하는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>25. 제 17 항에 있어서,상기 금속 산화물은 인듐, 갈륨, 및 아연을 포함하는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>26. 제 17 항에 있어서,상기 제 2 도전체는 질화 탄탈럼을 포함한 층과, 상기 질화 탄탈럼을 포함한 층 위의 텅스텐을 포함한 층의 적층 구조를 가지는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>27. 제 17 항에 있어서,상기 제 8 절연체의 막 두께가 50nm 이상 250nm 이하인, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>28. 제 17 항에 있어서,상기 제 10 절연체는 상기 제 11 절연체와 동일한 재료를 포함하고,상기 제 8 도전체는 상기 제 9 도전체와 동일한 재료를 포함하는, 반도체 장치의 제작 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country> </country><engName>HODO, Ryota</engName><name>호도 료타</name></inventorInfo><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country> </country><engName>ENDO, Toshiya</engName><name>엔도 토시야</name></inventorInfo><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country> </country><engName>NAKANO, Masaru</engName><name>나카노 마사루</name></inventorInfo><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country> </country><engName>SAWAI, Hiromi</engName><name>사와이 히로미</name></inventorInfo><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country> </country><engName>YAMAZAKI, Shunpei</engName><name>야마자키 슌페이</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 개포로**길 *-*, 만성빌딩 (개포동)(만성국제특허법률사무소)</address><code>919980005969</code><country>대한민국</country><engName>HWANG, Euy Man</engName><name>황의만</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2022.03.25</priorityApplicationDate><priorityApplicationNumber>JP-P-2022-050549</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2022.03.25</priorityApplicationDate><priorityApplicationNumber>JP-P-2022-050551</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.10.11</receiptDate><receiptNumber>1-1-2024-1105607-33</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.10.29</receiptDate><receiptNumber>1-5-2024-0174672-56</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247033984.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93e93e5c5673eaec41598e644b866c02e43fc430e940dd2f753aaa66ff9c6f7184690a350239ce49ca3cae4ff0c5b118a3712a6fc70935e432</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf872cc09694c0788ee6ee9cd02c9dfabb13e3f6fe194a6167d453cd4a6b1d093a2f0638a1a49300ca7cc435b4c6606586f44a9f846faa59ad</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>