

================================================================
== Vivado HLS Report for 'dense'
================================================================
* Date:           Sun Jun 30 15:40:28 2024

* Version:        2019.1 (Build 2552052 on Fri May 24 15:28:33 MDT 2019)
* Project:        dense_out
* Solution:       dense_puf_2
* Product family: zynq
* Target device:  xc7z020-clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  20.00|    17.393|        2.50|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-----+-----+-----+-----+---------+
    |  Latency  |  Interval | Pipeline|
    | min | max | min | max |   Type  |
    +-----+-----+-----+-----+---------+
    |  399|  399|  399|  399|   none  |
    +-----+-----+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +-------------------+-----+-----+----------+-----------+-----------+------+----------+
        |                   |  Latency  | Iteration|  Initiation Interval  | Trip |          |
        |     Loop Name     | min | max |  Latency |  achieved |   target  | Count| Pipelined|
        +-------------------+-----+-----+----------+-----------+-----------+------+----------+
        |- Dense_Loop       |  130|  130|       127|          1|          1|     5|    yes   |
        |- Sum_Loop         |  100|  100|        10|          -|          -|    10|    no    |
        |- Prediction_Loop  |  150|  150|        15|          -|          -|    10|    no    |
        +-------------------+-----+-----+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+-----+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  | URAM|
+-----------------+---------+-------+--------+-------+-----+
|DSP              |        -|      -|       -|      -|    -|
|Expression       |        -|      -|       0|    854|    -|
|FIFO             |        -|      -|       -|      -|    -|
|Instance         |        -|    311|   22322|  46064|    -|
|Memory           |       62|      -|      64|      5|    0|
|Multiplexer      |        -|      -|       -|    461|    -|
|Register         |        0|      -|    5965|   1150|    -|
+-----------------+---------+-------+--------+-------+-----+
|Total            |       62|    311|   28351|  48534|    0|
+-----------------+---------+-------+--------+-------+-----+
|Available        |      280|    220|  106400|  53200|    0|
+-----------------+---------+-------+--------+-------+-----+
|Utilization (%)  |       22|    141|      26|     91|    0|
+-----------------+---------+-------+--------+-------+-----+

+ Detail: 
    * Instance: 
    +---------------------------+----------------------+---------+-------+-----+-----+-----+
    |          Instance         |        Module        | BRAM_18K| DSP48E|  FF | LUT | URAM|
    +---------------------------+----------------------+---------+-------+-----+-----+-----+
    |dense_fadd_32ns_3dEe_U1    |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U2    |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U3    |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U4    |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U5    |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U6    |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U7    |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U8    |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U9    |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U10   |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U11   |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U12   |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U13   |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U14   |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U15   |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U16   |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U17   |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U18   |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U19   |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U20   |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U21   |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U22   |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U23   |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U24   |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U25   |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U26   |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U27   |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U28   |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U29   |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U30   |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U31   |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U32   |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U33   |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U34   |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U35   |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U36   |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U37   |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U38   |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U39   |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U40   |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U41   |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U42   |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U43   |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U44   |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U45   |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U46   |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U47   |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U48   |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U49   |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U50   |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U51   |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U52   |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U53   |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U54   |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U55   |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U56   |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U57   |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U58   |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U59   |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U60   |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U61   |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fadd_32ns_3dEe_U62   |dense_fadd_32ns_3dEe  |        0|      2|  227|  403|    0|
    |dense_fdiv_32ns_3fYi_U123  |dense_fdiv_32ns_3fYi  |        0|      0|  363|  986|    0|
    |dense_fexp_32ns_3g8j_U124  |dense_fexp_32ns_3g8j  |        0|      7|  205|  892|    0|
    |dense_fmul_32ns_3eOg_U63   |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U64   |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U65   |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U66   |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U67   |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U68   |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U69   |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U70   |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U71   |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U72   |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U73   |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U74   |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U75   |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U76   |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U77   |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U78   |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U79   |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U80   |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U81   |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U82   |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U83   |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U84   |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U85   |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U86   |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U87   |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U88   |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U89   |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U90   |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U91   |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U92   |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U93   |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U94   |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U95   |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U96   |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U97   |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U98   |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U99   |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U100  |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U101  |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U102  |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U103  |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U104  |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U105  |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U106  |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U107  |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U108  |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U109  |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U110  |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U111  |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U112  |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U113  |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U114  |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U115  |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U116  |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U117  |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U118  |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U119  |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U120  |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U121  |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    |dense_fmul_32ns_3eOg_U122  |dense_fmul_32ns_3eOg  |        0|      3|  128|  320|    0|
    +---------------------------+----------------------+---------+-------+-----+-----+-----+
    |Total                      |                      |        0|    311|22322|46064|    0|
    +---------------------------+----------------------+---------+-------+-----+-----+-----+

    * DSP48E: 
    N/A

    * Memory: 
    +---------------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |        Memory       |        Module        | BRAM_18K| FF | LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +---------------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |dense_array_U        |dense_dense_array     |        2|   0|   0|    0|    10|   32|     1|          320|
    |dense_out_bias_U     |dense_dense_out_bcud  |        0|  64|   5|    0|    10|   32|     1|          320|
    |dense_out_weights_U  |dense_dense_out_wbkb  |       60|   0|   0|    0|   300|   32|     1|         9600|
    +---------------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |Total                |                      |       62|  64|   5|    0|   320|   96|     3|        10240|
    +---------------------+----------------------+---------+----+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +-------------------------+----------+-------+---+----+------------+------------+
    |      Variable Name      | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +-------------------------+----------+-------+---+----+------------+------------+
    |add_ln16_fu_1902_p2      |     +    |      0|  0|  13|           4|           2|
    |add_ln23_10_fu_2172_p2   |     +    |      0|  0|  15|           8|           7|
    |add_ln23_11_fu_2197_p2   |     +    |      0|  0|  15|           8|           8|
    |add_ln23_12_fu_2217_p2   |     +    |      0|  0|  15|           8|           8|
    |add_ln23_13_fu_2237_p2   |     +    |      0|  0|  15|           8|           8|
    |add_ln23_14_fu_2274_p2   |     +    |      0|  0|  15|           8|           8|
    |add_ln23_15_fu_2294_p2   |     +    |      0|  0|  15|           8|           8|
    |add_ln23_16_fu_2314_p2   |     +    |      0|  0|  15|           8|           8|
    |add_ln23_17_fu_2334_p2   |     +    |      0|  0|  15|           7|           7|
    |add_ln23_18_fu_2362_p2   |     +    |      0|  0|  15|           7|           7|
    |add_ln23_19_fu_2390_p2   |     +    |      0|  0|  15|           7|           7|
    |add_ln23_1_fu_1941_p2    |     +    |      0|  0|  15|           6|           5|
    |add_ln23_20_fu_2418_p2   |     +    |      0|  0|  15|           6|           6|
    |add_ln23_21_fu_2467_p2   |     +    |      0|  0|  15|           9|           8|
    |add_ln23_22_fu_2492_p2   |     +    |      0|  0|  15|           9|           9|
    |add_ln23_23_fu_2512_p2   |     +    |      0|  0|  15|           9|           9|
    |add_ln23_24_fu_2532_p2   |     +    |      0|  0|  15|           9|           9|
    |add_ln23_25_fu_2552_p2   |     +    |      0|  0|  15|           9|           9|
    |add_ln23_26_fu_1926_p2   |     +    |      0|  0|  15|           5|           4|
    |add_ln23_27_fu_1955_p2   |     +    |      0|  0|  15|           6|           5|
    |add_ln23_28_fu_1976_p2   |     +    |      0|  0|  15|           6|           5|
    |add_ln23_29_fu_1996_p2   |     +    |      0|  0|  15|           6|           6|
    |add_ln23_2_fu_1966_p2    |     +    |      0|  0|  15|           6|           5|
    |add_ln23_30_fu_2024_p2   |     +    |      0|  0|  15|           7|           6|
    |add_ln23_31_fu_2045_p2   |     +    |      0|  0|  15|           7|           6|
    |add_ln23_32_fu_2065_p2   |     +    |      0|  0|  15|           7|           7|
    |add_ln23_33_fu_2102_p2   |     +    |      0|  0|  15|           7|           7|
    |add_ln23_34_fu_2126_p2   |     +    |      0|  0|  15|           6|           6|
    |add_ln23_35_fu_2154_p2   |     +    |      0|  0|  15|           6|           6|
    |add_ln23_36_fu_2186_p2   |     +    |      0|  0|  15|           8|           7|
    |add_ln23_37_fu_2207_p2   |     +    |      0|  0|  15|           8|           8|
    |add_ln23_38_fu_2227_p2   |     +    |      0|  0|  15|           8|           8|
    |add_ln23_39_fu_2247_p2   |     +    |      0|  0|  15|           8|           8|
    |add_ln23_3_fu_1986_p2    |     +    |      0|  0|  15|           6|           6|
    |add_ln23_40_fu_2284_p2   |     +    |      0|  0|  15|           8|           8|
    |add_ln23_41_fu_2304_p2   |     +    |      0|  0|  15|           8|           8|
    |add_ln23_42_fu_2324_p2   |     +    |      0|  0|  15|           8|           8|
    |add_ln23_43_fu_2348_p2   |     +    |      0|  0|  15|           7|           7|
    |add_ln23_44_fu_2376_p2   |     +    |      0|  0|  15|           7|           7|
    |add_ln23_45_fu_2404_p2   |     +    |      0|  0|  15|           7|           7|
    |add_ln23_46_fu_2432_p2   |     +    |      0|  0|  15|           6|           6|
    |add_ln23_47_fu_2481_p2   |     +    |      0|  0|  15|           9|           8|
    |add_ln23_48_fu_2502_p2   |     +    |      0|  0|  15|           9|           9|
    |add_ln23_49_fu_2522_p2   |     +    |      0|  0|  15|           9|           9|
    |add_ln23_4_fu_2010_p2    |     +    |      0|  0|  15|           7|           6|
    |add_ln23_50_fu_2542_p2   |     +    |      0|  0|  15|           9|           9|
    |add_ln23_51_fu_2562_p2   |     +    |      0|  0|  15|           9|           9|
    |add_ln23_5_fu_2035_p2    |     +    |      0|  0|  15|           7|           6|
    |add_ln23_6_fu_2055_p2    |     +    |      0|  0|  15|           7|           7|
    |add_ln23_7_fu_2092_p2    |     +    |      0|  0|  15|           7|           7|
    |add_ln23_8_fu_2112_p2    |     +    |      0|  0|  15|           6|           6|
    |add_ln23_9_fu_2140_p2    |     +    |      0|  0|  15|           6|           6|
    |add_ln23_fu_1912_p2      |     +    |      0|  0|  15|           5|           4|
    |i_fu_2578_p2             |     +    |      0|  0|  13|           4|           1|
    |j_fu_2595_p2             |     +    |      0|  0|  13|           4|           1|
    |icmp_ln16_fu_1880_p2     |   icmp   |      0|  0|   9|           4|           4|
    |icmp_ln31_fu_2572_p2     |   icmp   |      0|  0|   9|           4|           4|
    |icmp_ln37_fu_2589_p2     |   icmp   |      0|  0|   9|           4|           4|
    |or_ln16_fu_1891_p2       |    or    |      0|  0|   4|           4|           1|
    |ap_enable_pp0            |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_reg_pp0_iter1  |    xor   |      0|  0|   2|           2|           1|
    +-------------------------+----------+-------+---+----+------------+------------+
    |Total                    |          |      0|  0| 854|         413|         388|
    +-------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +---------------------------------+-----+-----------+-----+-----------+
    |               Name              | LUT | Input Size| Bits| Total Bits|
    +---------------------------------+-----+-----------+-----+-----------+
    |ap_NS_fsm                        |  193|         44|    1|         44|
    |ap_enable_reg_pp0_iter1          |    9|          2|    1|          2|
    |ap_enable_reg_pp0_iter126        |    9|          2|    1|          2|
    |ap_phi_mux_d_0_0_phi_fu_1253_p4  |    9|          2|    4|          8|
    |d_0_0_reg_1249                   |    9|          2|    4|          8|
    |dense_array_address0             |   15|          3|    4|         12|
    |dense_array_address1             |   15|          3|    4|         12|
    |fully_connected_address0         |   65|         16|    5|         80|
    |fully_connected_address1         |   65|         16|    5|         80|
    |grp_fu_1295_p0                   |   15|          3|   32|         96|
    |grp_fu_1295_p1                   |   15|          3|   32|         96|
    |grp_fu_1855_p1                   |   15|          3|   32|         96|
    |i_0_reg_1273                     |    9|          2|    4|          8|
    |j_0_reg_1284                     |    9|          2|    4|          8|
    |sum_0_reg_1261                   |    9|          2|   32|         64|
    +---------------------------------+-----+-----------+-----+-----------+
    |Total                            |  461|        105|  165|        616|
    +---------------------------------+-----+-----------+-----+-----------+

    * Register: 
    +----------------------------------+----+-----+-----+-----------+
    |               Name               | FF | LUT | Bits| Const Bits|
    +----------------------------------+----+-----+-----+-----------+
    |add_ln16_reg_2974                 |   4|    0|    4|          0|
    |ap_CS_fsm                         |  43|    0|   43|          0|
    |ap_enable_reg_pp0_iter0           |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter1           |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter10          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter100         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter101         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter102         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter103         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter104         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter105         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter106         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter107         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter108         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter109         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter11          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter110         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter111         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter112         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter113         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter114         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter115         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter116         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter117         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter118         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter119         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter12          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter120         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter121         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter122         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter123         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter124         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter125         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter126         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter13          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter14          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter15          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter16          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter17          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter18          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter19          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter2           |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter20          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter21          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter22          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter23          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter24          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter25          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter26          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter27          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter28          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter29          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter3           |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter30          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter31          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter32          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter33          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter34          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter35          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter36          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter37          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter38          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter39          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter4           |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter40          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter41          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter42          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter43          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter44          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter45          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter46          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter47          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter48          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter49          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter5           |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter50          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter51          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter52          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter53          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter54          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter55          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter56          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter57          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter58          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter59          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter6           |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter60          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter61          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter62          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter63          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter64          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter65          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter66          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter67          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter68          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter69          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter7           |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter70          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter71          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter72          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter73          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter74          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter75          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter76          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter77          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter78          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter79          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter8           |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter80          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter81          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter82          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter83          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter84          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter85          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter86          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter87          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter88          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter89          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter9           |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter90          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter91          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter92          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter93          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter94          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter95          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter96          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter97          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter98          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter99          |   1|    0|    1|          0|
    |d_0_0_reg_1249                    |   4|    0|    4|          0|
    |fully_connected_load_10_reg_2726  |  32|    0|   32|          0|
    |fully_connected_load_11_reg_2732  |  32|    0|   32|          0|
    |fully_connected_load_12_reg_2748  |  32|    0|   32|          0|
    |fully_connected_load_13_reg_2754  |  32|    0|   32|          0|
    |fully_connected_load_14_reg_2770  |  32|    0|   32|          0|
    |fully_connected_load_15_reg_2776  |  32|    0|   32|          0|
    |fully_connected_load_16_reg_2792  |  32|    0|   32|          0|
    |fully_connected_load_17_reg_2798  |  32|    0|   32|          0|
    |fully_connected_load_18_reg_2814  |  32|    0|   32|          0|
    |fully_connected_load_19_reg_2820  |  32|    0|   32|          0|
    |fully_connected_load_1_reg_2622   |  32|    0|   32|          0|
    |fully_connected_load_20_reg_2836  |  32|    0|   32|          0|
    |fully_connected_load_21_reg_2842  |  32|    0|   32|          0|
    |fully_connected_load_22_reg_2858  |  32|    0|   32|          0|
    |fully_connected_load_23_reg_2864  |  32|    0|   32|          0|
    |fully_connected_load_24_reg_2880  |  32|    0|   32|          0|
    |fully_connected_load_25_reg_2886  |  32|    0|   32|          0|
    |fully_connected_load_26_reg_2902  |  32|    0|   32|          0|
    |fully_connected_load_27_reg_2908  |  32|    0|   32|          0|
    |fully_connected_load_28_reg_2924  |  32|    0|   32|          0|
    |fully_connected_load_29_reg_2930  |  32|    0|   32|          0|
    |fully_connected_load_2_reg_2638   |  32|    0|   32|          0|
    |fully_connected_load_3_reg_2644   |  32|    0|   32|          0|
    |fully_connected_load_4_reg_2660   |  32|    0|   32|          0|
    |fully_connected_load_5_reg_2666   |  32|    0|   32|          0|
    |fully_connected_load_6_reg_2682   |  32|    0|   32|          0|
    |fully_connected_load_7_reg_2688   |  32|    0|   32|          0|
    |fully_connected_load_8_reg_2704   |  32|    0|   32|          0|
    |fully_connected_load_9_reg_2710   |  32|    0|   32|          0|
    |fully_connected_load_reg_2616     |  32|    0|   32|          0|
    |i_0_reg_1273                      |   4|    0|    4|          0|
    |i_reg_4261                        |   4|    0|    4|          0|
    |icmp_ln16_reg_2936                |   1|    0|    1|          0|
    |j_0_reg_1284                      |   4|    0|    4|          0|
    |j_reg_4274                        |   4|    0|    4|          0|
    |or_ln16_reg_2951                  |   3|    0|    4|          1|
    |reg_1862                          |  32|    0|   32|          0|
    |reg_1874                          |  32|    0|   32|          0|
    |sum_0_reg_1261                    |  32|    0|   32|          0|
    |tmp_3_0_10_reg_3457               |  32|    0|   32|          0|
    |tmp_3_0_11_reg_3517               |  32|    0|   32|          0|
    |tmp_3_0_12_reg_3557               |  32|    0|   32|          0|
    |tmp_3_0_13_reg_3597               |  32|    0|   32|          0|
    |tmp_3_0_14_reg_3637               |  32|    0|   32|          0|
    |tmp_3_0_15_reg_3677               |  32|    0|   32|          0|
    |tmp_3_0_16_reg_3717               |  32|    0|   32|          0|
    |tmp_3_0_17_reg_3757               |  32|    0|   32|          0|
    |tmp_3_0_18_reg_3797               |  32|    0|   32|          0|
    |tmp_3_0_19_reg_3837               |  32|    0|   32|          0|
    |tmp_3_0_1_reg_3019                |  32|    0|   32|          0|
    |tmp_3_0_20_reg_3877               |  32|    0|   32|          0|
    |tmp_3_0_21_reg_3917               |  32|    0|   32|          0|
    |tmp_3_0_22_reg_3957               |  32|    0|   32|          0|
    |tmp_3_0_23_reg_3997               |  32|    0|   32|          0|
    |tmp_3_0_24_reg_4053               |  32|    0|   32|          0|
    |tmp_3_0_25_reg_4093               |  32|    0|   32|          0|
    |tmp_3_0_26_reg_4133               |  32|    0|   32|          0|
    |tmp_3_0_27_reg_4173               |  32|    0|   32|          0|
    |tmp_3_0_28_reg_4213               |  32|    0|   32|          0|
    |tmp_3_0_2_reg_3077                |  32|    0|   32|          0|
    |tmp_3_0_3_reg_3117                |  32|    0|   32|          0|
    |tmp_3_0_4_reg_3157                |  32|    0|   32|          0|
    |tmp_3_0_5_reg_3217                |  32|    0|   32|          0|
    |tmp_3_0_6_reg_3257                |  32|    0|   32|          0|
    |tmp_3_0_7_reg_3297                |  32|    0|   32|          0|
    |tmp_3_0_8_reg_3337                |  32|    0|   32|          0|
    |tmp_3_0_9_reg_3377                |  32|    0|   32|          0|
    |tmp_3_0_s_reg_3417                |  32|    0|   32|          0|
    |tmp_3_1_10_reg_3467               |  32|    0|   32|          0|
    |tmp_3_1_11_reg_3527               |  32|    0|   32|          0|
    |tmp_3_1_12_reg_3567               |  32|    0|   32|          0|
    |tmp_3_1_13_reg_3607               |  32|    0|   32|          0|
    |tmp_3_1_14_reg_3647               |  32|    0|   32|          0|
    |tmp_3_1_15_reg_3687               |  32|    0|   32|          0|
    |tmp_3_1_16_reg_3727               |  32|    0|   32|          0|
    |tmp_3_1_17_reg_3767               |  32|    0|   32|          0|
    |tmp_3_1_18_reg_3807               |  32|    0|   32|          0|
    |tmp_3_1_19_reg_3847               |  32|    0|   32|          0|
    |tmp_3_1_1_reg_3029                |  32|    0|   32|          0|
    |tmp_3_1_20_reg_3887               |  32|    0|   32|          0|
    |tmp_3_1_21_reg_3927               |  32|    0|   32|          0|
    |tmp_3_1_22_reg_3967               |  32|    0|   32|          0|
    |tmp_3_1_23_reg_4007               |  32|    0|   32|          0|
    |tmp_3_1_24_reg_4063               |  32|    0|   32|          0|
    |tmp_3_1_25_reg_4103               |  32|    0|   32|          0|
    |tmp_3_1_26_reg_4143               |  32|    0|   32|          0|
    |tmp_3_1_27_reg_4183               |  32|    0|   32|          0|
    |tmp_3_1_28_reg_4223               |  32|    0|   32|          0|
    |tmp_3_1_2_reg_3087                |  32|    0|   32|          0|
    |tmp_3_1_3_reg_3127                |  32|    0|   32|          0|
    |tmp_3_1_4_reg_3167                |  32|    0|   32|          0|
    |tmp_3_1_5_reg_3227                |  32|    0|   32|          0|
    |tmp_3_1_6_reg_3267                |  32|    0|   32|          0|
    |tmp_3_1_7_reg_3307                |  32|    0|   32|          0|
    |tmp_3_1_8_reg_3347                |  32|    0|   32|          0|
    |tmp_3_1_9_reg_3387                |  32|    0|   32|          0|
    |tmp_3_1_reg_2994                  |  32|    0|   32|          0|
    |tmp_3_1_s_reg_3427                |  32|    0|   32|          0|
    |tmp_3_reg_2989                    |  32|    0|   32|          0|
    |tmp_6_reg_4289                    |  32|    0|   32|          0|
    |w_sum_07_10_reg_3512              |  32|    0|   32|          0|
    |w_sum_07_11_reg_3552              |  32|    0|   32|          0|
    |w_sum_07_12_reg_3592              |  32|    0|   32|          0|
    |w_sum_07_13_reg_3632              |  32|    0|   32|          0|
    |w_sum_07_14_reg_3672              |  32|    0|   32|          0|
    |w_sum_07_15_reg_3712              |  32|    0|   32|          0|
    |w_sum_07_16_reg_3752              |  32|    0|   32|          0|
    |w_sum_07_17_reg_3792              |  32|    0|   32|          0|
    |w_sum_07_18_reg_3832              |  32|    0|   32|          0|
    |w_sum_07_19_reg_3872              |  32|    0|   32|          0|
    |w_sum_07_1_reg_3072               |  32|    0|   32|          0|
    |w_sum_07_20_reg_3912              |  32|    0|   32|          0|
    |w_sum_07_21_reg_3952              |  32|    0|   32|          0|
    |w_sum_07_22_reg_3992              |  32|    0|   32|          0|
    |w_sum_07_23_reg_4048              |  32|    0|   32|          0|
    |w_sum_07_24_reg_4088              |  32|    0|   32|          0|
    |w_sum_07_25_reg_4128              |  32|    0|   32|          0|
    |w_sum_07_26_reg_4168              |  32|    0|   32|          0|
    |w_sum_07_27_reg_4208              |  32|    0|   32|          0|
    |w_sum_07_28_reg_4228              |  32|    0|   32|          0|
    |w_sum_07_2_reg_3112               |  32|    0|   32|          0|
    |w_sum_07_3_reg_3152               |  32|    0|   32|          0|
    |w_sum_07_4_reg_3212               |  32|    0|   32|          0|
    |w_sum_07_5_reg_3252               |  32|    0|   32|          0|
    |w_sum_07_6_reg_3292               |  32|    0|   32|          0|
    |w_sum_07_7_reg_3332               |  32|    0|   32|          0|
    |w_sum_07_8_reg_3372               |  32|    0|   32|          0|
    |w_sum_07_9_reg_3412               |  32|    0|   32|          0|
    |w_sum_07_s_reg_3452               |  32|    0|   32|          0|
    |w_sum_1_10_reg_3522               |  32|    0|   32|          0|
    |w_sum_1_11_reg_3562               |  32|    0|   32|          0|
    |w_sum_1_12_reg_3602               |  32|    0|   32|          0|
    |w_sum_1_13_reg_3642               |  32|    0|   32|          0|
    |w_sum_1_14_reg_3682               |  32|    0|   32|          0|
    |w_sum_1_15_reg_3722               |  32|    0|   32|          0|
    |w_sum_1_16_reg_3762               |  32|    0|   32|          0|
    |w_sum_1_17_reg_3802               |  32|    0|   32|          0|
    |w_sum_1_18_reg_3842               |  32|    0|   32|          0|
    |w_sum_1_19_reg_3882               |  32|    0|   32|          0|
    |w_sum_1_1_reg_3082                |  32|    0|   32|          0|
    |w_sum_1_20_reg_3922               |  32|    0|   32|          0|
    |w_sum_1_21_reg_3962               |  32|    0|   32|          0|
    |w_sum_1_22_reg_4002               |  32|    0|   32|          0|
    |w_sum_1_23_reg_4058               |  32|    0|   32|          0|
    |w_sum_1_24_reg_4098               |  32|    0|   32|          0|
    |w_sum_1_25_reg_4138               |  32|    0|   32|          0|
    |w_sum_1_26_reg_4178               |  32|    0|   32|          0|
    |w_sum_1_27_reg_4218               |  32|    0|   32|          0|
    |w_sum_1_28_reg_4238               |  32|    0|   32|          0|
    |w_sum_1_2_reg_3122                |  32|    0|   32|          0|
    |w_sum_1_3_reg_3162                |  32|    0|   32|          0|
    |w_sum_1_4_reg_3222                |  32|    0|   32|          0|
    |w_sum_1_5_reg_3262                |  32|    0|   32|          0|
    |w_sum_1_6_reg_3302                |  32|    0|   32|          0|
    |w_sum_1_7_reg_3342                |  32|    0|   32|          0|
    |w_sum_1_8_reg_3382                |  32|    0|   32|          0|
    |w_sum_1_9_reg_3422                |  32|    0|   32|          0|
    |w_sum_1_reg_3024                  |  32|    0|   32|          0|
    |w_sum_1_s_reg_3462                |  32|    0|   32|          0|
    |zext_ln23_1_reg_2963              |   3|    0|   64|         61|
    |zext_ln23_2_reg_4012              |   4|    0|    9|          5|
    |zext_ln23_33_reg_4025             |   3|    0|    9|          6|
    |zext_ln23_34_reg_3487             |   3|    0|    8|          5|
    |zext_ln23_35_reg_3048             |   3|    0|    6|          3|
    |zext_ln23_36_reg_3187             |   3|    0|    7|          4|
    |zext_ln23_3_reg_3472              |   4|    0|    8|          4|
    |zext_ln23_4_reg_3034              |   4|    0|    6|          2|
    |zext_ln23_5_reg_3172              |   4|    0|    7|          3|
    |zext_ln23_reg_2940                |   4|    0|   64|         60|
    |zext_ln39_reg_4279                |   4|    0|   64|         60|
    |d_0_0_reg_1249                    |  64|  127|    4|          0|
    |icmp_ln16_reg_2936                |  64|  128|    1|          0|
    |or_ln16_reg_2951                  |  64|  127|    4|          1|
    |zext_ln23_1_reg_2963              |  64|  128|   64|         61|
    |zext_ln23_2_reg_4012              |  64|   32|    9|          5|
    |zext_ln23_33_reg_4025             |  64|   32|    9|          6|
    |zext_ln23_34_reg_3487             |  64|   32|    8|          5|
    |zext_ln23_35_reg_3048             |  64|  111|    6|          3|
    |zext_ln23_36_reg_3187             |  64|   81|    7|          4|
    |zext_ln23_3_reg_3472              |  64|   32|    8|          4|
    |zext_ln23_4_reg_3034              |  64|  111|    6|          2|
    |zext_ln23_5_reg_3172              |  64|   81|    7|          3|
    |zext_ln23_reg_2940                |  64|  128|   64|         60|
    +----------------------------------+----+-----+-----+-----------+
    |Total                             |5965| 1150| 5544|        368|
    +----------------------------------+----+-----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+--------------------------+-----+-----+------------+-----------------+--------------+
|         RTL Ports        | Dir | Bits|  Protocol  |  Source Object  |    C Type    |
+--------------------------+-----+-----+------------+-----------------+--------------+
|ap_clk                    |  in |    1| ap_ctrl_hs |      dense      | return value |
|ap_rst                    |  in |    1| ap_ctrl_hs |      dense      | return value |
|ap_start                  |  in |    1| ap_ctrl_hs |      dense      | return value |
|ap_done                   | out |    1| ap_ctrl_hs |      dense      | return value |
|ap_idle                   | out |    1| ap_ctrl_hs |      dense      | return value |
|ap_ready                  | out |    1| ap_ctrl_hs |      dense      | return value |
|fully_connected_address0  | out |    5|  ap_memory | fully_connected |     array    |
|fully_connected_ce0       | out |    1|  ap_memory | fully_connected |     array    |
|fully_connected_q0        |  in |   32|  ap_memory | fully_connected |     array    |
|fully_connected_address1  | out |    5|  ap_memory | fully_connected |     array    |
|fully_connected_ce1       | out |    1|  ap_memory | fully_connected |     array    |
|fully_connected_q1        |  in |   32|  ap_memory | fully_connected |     array    |
|prediction_address0       | out |    4|  ap_memory |    prediction   |     array    |
|prediction_ce0            | out |    1|  ap_memory |    prediction   |     array    |
|prediction_we0            | out |    1|  ap_memory |    prediction   |     array    |
|prediction_d0             | out |   32|  ap_memory |    prediction   |     array    |
+--------------------------+-----+-----+------------+-----------------+--------------+

