[submodule "verilog/xilinx-pcie-axi-dma"]
	path = verilog/xilinx-pcie-axi-dma
	url = git@github.com:Gehhilfe/xilinx-pcie-axi-dma.git
