


國立成功大學 - 課程地圖







    
 


 首頁 







 通識教育課程地圖 






 院系所課程地圖 








意見回饋 ｜ 
  

English ｜ 
  




 1.
        
請選擇學院
其他文學院理學院工學院管理學院醫學院社會科學院電機資訊學院規劃與設計學院生物科學與科技學院 
        2. 
        
請選擇系所
電機系          資訊系          電機所          多媒學程        資訊所          製造所          微電所          電通所          醫資所          奈積學程         



 3. 
        
選擇未來發展 - 升學

						電子材料領域                                      

						控制領域                                          

						電力領域                                          

						積體電路與電腦輔助設計領域                        

						儀器系統與晶片領域                                


選擇未來發展 - 就業

						公私立大專院校教職、中科院、電子或半導體公司      

						工研院、航發、中科院、中研院                      

						電子或半導體公司、台電公司、中研院                

						工研院電子所、電子或半導體公司、IC設計公司        

						電子或半導體公司、中科院、中研院                  






低功率超大型積體電路設計                


  	1：Introduction to low-power system design . 2：Low-power digital IC basics. 3：Gate-level & RTL low-power implementation. 4：Power management. 5：System-level power optimization. 6：Power analysis and estimation.

課程教育目標 

A. 厚植電機專業研究與創新之能力：教育學生擁有電機工程相關專業知能，並具備創新研究之能力。C. 培育多元跨領域能力：提供學生足以適應國際化及社會需求之優質教育，培養學生多元學習及跨領域能力，並教育學生瞭解電機工程師於社會、環境、倫理方面之角色及責任。 
課程基本素養與核心能力 

[核心能力]具電機工程相關領域之專業知識。
撰寫專業論文之能力。
創新思考及獨立解決問題之能力。
跨領域人員協調整合之能力。
 
近年開課資訊



開課年度
課程碼
分班碼
課程名稱(超連結為課程大綱)
學分數
英語授課
授課教師



0106/1
N26A600
 
 
		  	低功率超大型積體電路設計                

3.0
Y
邱瀝毅



0105/1
N26A600
 
 
		  	低功率超大型積體電路設計                

3.0
Y
邱瀝毅



0104/1
N26A600
 
 
		  	低功率超大型積體電路設計                

3.0
Y
邱瀝毅



0102/1
N26A600
 
 
		  	低功率超大型積體電路設計                

3.0
Y
邱瀝毅



0101/1
N26A600
 
 
		  	低功率超大型積體電路設計                

3.0
Y
邱瀝毅



0100/1
N26A600
 
 
		  	低功率超大型積體電路設計                

3.0
Y
邱瀝毅



0099/1
N26A600
 
 
		  	低功率超大型積體電路設計                

3.0
Y
邱瀝毅



0098/1
N26A600
 
 
		  	低功率超大型積體電路設計                

3.0
Y
邱瀝毅







 國立成功大學 |  課程查詢  
701臺南市大學路1號   TEL:  06-2757575#50158  意見回饋信箱: 教務處課務組 em50150@mail.ncku.edu.tw
    國立成功大學 版權所有  © NCKU All Rights Reserved.  計網中心資訊系統發展組 製作













課程大綱










低功率超大型積體電路設計LOW-POWER VLSI  DESIGN






開課系所 Department/Institute:  電機所          Electrical Engineering
開課教師 Instructor:   邱瀝毅 Chiou, Lih-Yih                
開課學年 Academic Year:   0105
開課學期 Semester:    1
開課序號 Serial Number:   070

課程屬性碼 Attribute Code:   EE  7635E
課程碼 Course Number:   N26A600 
分班碼 Class Code: 
學分數 No. of Credits:           3
課程語言 Medium of Instruction:   英文


課程網址 Course Website: http://moodle.ncku.edu.tw 

先修課程或先備能力 Prerequisite Course(s):   Digital Logic (MUST)
Computer Organization (Preferred)
Microelectronics (Preferred)
Hardware Description Language (Preferred)
SPICE (Optional)
Self-motivation in learning CAD tools (MUST)      

教師聯絡資訊 Contact with Teacher
  	    Lih-Yih Chiou, Associated Professor
Email: lihyih@mail.ncku.edu.tw
Phone: (06) 2757575 #62379
Office: EE 95309      

助教資訊 Contact with Tutor


學習規範 Course Policy
	    Encouraged to discuss assigned problems with peers.
Must complete his/her homework independently or as specifiedAny person/team who is found to be dishonesty in homework assignments, examines/quizzes, or the project, the involved person(s) will receive an “0” on the evaluated instrument (paper, exam, project, homework, etc.)
       

評量方式 Grading


方法百分比%

作業 Assignments
35小組報告 Group Projects
25其他 others:期末實作展示及報告
40




教學方法 Teaching Strategies


方法百分比%
講授 Lecture
20討論 Discussion
30實作 Workshop
30報告 Presentation
20




		※請遵守智慧財產權觀念  不得不法影印
		 Please follow the Intellectual Property instruction and No illegal copy
	

課程教材 Course Material
	    All lecture notes are on course website    

參考書目 References
	    A. Bellaouar and M. Elmasry, “Low-power digital VLSI design: Circuits and Systems,” Kluwer, 1995
“Digital Integrated Circuits: A Design Perspective,” 2nd ed., J. Rabaey, A. Chandrakasan, B. Nikolic, Prentice Hall, 2003. ISBN: 0-13-120764-4.
“Advanced Digital Design with Verilog HDL,” Michael D. Ciletti, Prentice Hall, 2003. ISBN: 0-13-089161-4.

“Low-Power CMOS VLSI circuit design,” by Kaushik Roy and Sharat C. Prasad, John Wiley & Sons, INC, 2000. ISBN:0-471-11488-X.
“Low-Power CMOS design,” edited by Anatha Chandrakasan and Robert Brodersen, IEEE Presss, 1996. ISBN: 0-780-33429-9.
“Low-Power Electronics Design,” edited by Christian Piguet, CRC Press, 2004. ISBN: 0-8493-1941-2.
Michael Keating, David Flynn, Robert Aitken, Alan Gibbons, Kaijian Shi, “Low Power Methodology Manual for System-on-Chip Design,” Springer, 2007.
Selected papers from respective journals and conferences (TBA).    

備註 Remarks
     -- Lecture in English
-- All announcements will be put on the course website from time to time.
-- All broadcast emails to you will send through moodle (course website) and only to your email account in NCKU, i.e., nxxxxx@mail.ncku.edu.tw.




基本素養 Basic Literacy
        無    

核心能力 Competence
■ 具電機工程相關領域之專業知識。
 To possess professional knowledge in the field of electrical engineering.
□ 策劃及執行專題研究之能力。
 The ability to plan and carry out a research project.
■ 撰寫專業論文之能力。
 To write a professional-quality dissertation.
■ 創新思考及獨立解決問題之能力。
 Innovative thinking and the ability to solve problems independently.
■ 跨領域人員協調整合之能力。
 Multidisciplinary coordination and integration capabilities.
□ 好的國際觀以及理解專業倫理與社會責任之能力。
 A solid international outlook and the ability to understand professional ethics and social responsibility.
□ 領導、管理及規劃之能力。
 Leadership, management and planning abilities.
□ 終身自我學習成長之能力
 The ability to learn and develop throughout life.
 

課程概述 Course Description
       1：Introduction to low-power system design . 2：Low-power digital IC basics. 3：Gate-level & RTL low-power implementation. 4：Power management. 5：System-level power optimization. 6：Power analysis and estimation. 

課程學習目標 Course Objectives
Obtain background to understand power issues in modern SoC designLearn to estimate power consumption in memory and processing unitsUse simulators to obtain hand-on observations on power consumptionDesign and realize a low-power processor and a memory macro using EDA tools 

課程進度 Course Outline


週次 Week進度說明 Progress Description
1Course Overview / Power Basics for Digital IC (I)Overview: History & Challenges2Power Basics for Digital IC (II)/ Technology Scaling Impacts3Thermal Issues and Basics4Memory Subsystems & Circuits (I) – Current Status & Challenges for Low Power5Memory Subsystems & Circuits (II) – DRAMs6Memory Subsystems & Circuits (III) – SRAMs (I)7Memory Subsystems & Circuits (IV) - SRAMs (II)8Memory Subsystems & Circuits (V) – Cache9Memory Subsystems & Circuits (VI) – Non-Volatile Memory10System Methods – Dynamic Power Management/ DVFS11Power Estimation (I) - Basics12Power Estimation (II) - Practices for Processor13Project Proposal14Practices for CPU Frequency Scaling and Idle Management15Graphic Processing Unit (I) - Basics & Challenges for Low Power16Graphic Processing Unit (II) - CUDA/OpenCL & Programming Model17Graphic Processing Unit (III) - Heterogeneous System Architecture (HSA)18Final project demo/presentation 

　以上每週進度教師可依上課情況做適度調整。The schedule may be subject to change.


有關課程其他調查 Other Surveys of Courses
                   1.本課程是否規劃業界教師參與教學或演講?   否            
Is there any industry specialist invited in this course? How many times? No
			
           2.本課程是否規劃內含校外實習 (並非參訪)?   否		   
Is there any in (out of) school practicum involved in this course? How many hours?  No










中大機構典藏-National Central University Institutional Repository(NCUIR)-提供博碩士論文、考古題、期刊論文、研究計畫等下載:Item 987654321/57206




















































English

 | 
正體中文
 | 
簡體中文

 | 

					




	全文筆數/總筆數 : 59474/59474 (100%)


	











	造訪人次 : 15350043

    

	線上人數 : 71

                  	











RC Version 7.0 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team. 











              搜尋範圍
              



全部NCUIR
資訊電機學院
   電機工程學系
      --研究計畫



查詢小技巧：您可在西文檢索詞彙前後加上"雙引號"，以獲取較精準的檢索結果若欲以作者姓名搜尋，建議至進階搜尋限定作者欄位，可獲得較完整資料




進階搜尋 










主頁
	                  ‧
	      
          
          	登入
          
          ‧
          上傳
 	‧
          說明
         ‧
          關於NCUIR
            
         ‧
          管理















National Central University Institutional Repository >

資訊電機學院 >

電機工程學系 >

研究計畫 >



 Item 987654321/57206









資料載入中.....










書目資料匯出





Endnote RIS 格式資料匯出






Bibtex 格式資料匯出








引文資訊


                資料載入中.....
                

                資料載入中.....
                












請使用永久網址來引用或連結此文件:
                http://ir.lib.ncu.edu.tw/handle/987654321/57206









題名: 適用於IS-95分碼多工探測接收器的低電壓低功率超大型積體電路設計---子計畫三：基於IS-95之數位中頻/基頻轉換器之低電壓低功率數位設計技術;Subproject 3: Low-Voltage Low-Power Digital Circuit Design Techniques for the IS-95 Based CDMA Digital IF/Baseband Down-Converter
作者: 周世傑
貢獻者: 中央大學電機工程學系
關鍵詞: 電子電機工程類;電信工程;低電壓;低功率;數位電路;Low voltage;Low power;Digital circuit;IS-95
日期: 1996-09-01
上傳時間: 2012-10-01 15:16:11  (UTC+8)
出版者: 行政院國家科學委員會
摘要: 研究期間 8408 ~ 8507
關聯: 財團法人國家實驗研究院科技政策研究與資訊中心
顯示於類別:[電機工程學系] 研究計畫

文件中的檔案:
檔案
描述
大小格式瀏覽次數
index.html0KbHTML135檢視/開啟










在NCUIR中所有的資料項目都受到原著作權保護.




社群 sharing 


 










 ::: Copyright © National Central University. |  國立中央大學圖書館版權所有 |  收藏本站 |  設為首頁 |  最佳瀏覽畫面: 1024*768 |  建站日期：8-24-2009  ::: 







DSpace Software
Copyright © 2002-2004 
            MIT & 
            Hewlett-Packard  /  
            Enhanced by  
NTU Library IR team
            Copyright © 
            

 -



              回饋
              


 - 隱私權政策聲明









國立交通大學機構典藏：整合於超大型積體電路標準單元設計流程的低功率技術































































Please click here if you are not redirected within a few seconds.
Skip navigation
















目前位置：國立交通大學機構典藏
學術出版
畢業論文






















標題: 整合於超大型積體電路標準單元設計流程的低功率技術An Implementation of Integrable Low Power Techniques for Modern Cell-Based VLSI Design
作者: 李明崇Lee Ming Chung闕河鳴Herming Chiueh電信工程研究所
關鍵字: 標準單元;低功率;基極偏壓;漏電流;功率開關;Cell Base;low power;body bias;leakage;power switch
公開日期: 2005
摘要: 隨著VLSI技術的不斷進步，功率消耗逐漸變成一個亟需解決的問題。同時，由於降低工作電壓使得漏電流在CMOS奈米製程中漸漸宰制了總功率消耗，因此如何有效的控制功率消耗以及抑制漏電流(Leakage)現象成了在奈米製程中相當重要的課題。在這一篇論文之中提出了使用目前可應用的電子自動化(EDA)軟體分別實踐電壓分離(Voltage Separation)，基極偏壓(Body Bias)，和功率閘(Power Switch)三項低功率電路技術。藉由電子自動化軟體的協助，這些低功率技術可以有效地快速整合至標準單元設計流程(Cell-Based Design Flow)中。利用電壓分離，適合的電壓可以分配到對應的功能單元(Functional Unit)中，以避免提供過高的電壓導致過剩的功率浪費。基極偏壓利用偏壓電晶體(Transistor)中的基極(Body)以調整啟動電壓(Threshold Voltage)，因為漏電流多寡與啟動電壓呈指數反比關係，所以可藉由調整適合的啟動電壓值控制漏電流大小。功率閘主要是在電路與供應電壓源之間的串接一個電壓開關，當電路進入閒置時，功率閘將開啟以切斷於供應電壓源之間的連接，由一些文獻中得知功率閘對於漏電流可以達到有效的抑止。藉由將低電壓技術整合於實體設計流程(Physical Design Flow)，可以實現帶有低功率技術特徵的電路。因此，此篇論文提供了可利用標準胞元設計流程(Cell-Based Design Flow)實現低功率電路技術的機會。論文之中所有的驗證跟設計都是使用TSMC 0.18um製程技術在實體設計流程中實現。As the scaling of VLSI process technology in this end of Moore’s Law era, power dissipation and design has become an important issue. At the same time, voltage scale down make leakage power gradually dominates the total power consumption in nano-scale CMOS technology. Therefore, how to control power consumption and diminish the leakage power is essential in nano-scale process. In this thesis, we implement three low power techniques, which are Voltage Separation, Body Bias and Power Switch, utilizing existent EDA tool. Using the benefit which is provided via EDA tool, these low power techniques can be integrated into cell-based design flow rapidly. By using Voltage Separation, each functional unit can be feed with appropriate voltage level and avoid the excess power consumption from over-supply voltage. Body Bias uses biasing the body terminal of transistor to adjust the threshold voltage. Because the magnitude of leakage current has a exponential relation with threshold voltage, reducing leakage current is possible by increase of threshold voltage of transistor. Power switch is connecting power supply source series with a transistor. When circuit is in idle mode, the power switch is disconnected from power supply source. A significant reduction on leakage current can be achieved via power switch. By embedding low power techniques into physical design flow. A design circuit with low power technique feature is available. Therefore, this thesis provides an opportunity to realize several low power techniques relied on Cell-Based method. All implementation and verification within this thesis is used TSMC 0.18-un technology in physical design flow.
URI: http://140.113.39.130/cdrfb3/record/nctu/#GT009213627http://hdl.handle.net/11536/70679
顯示於類別：畢業論文



















文件中的檔案：存到雲端




362701.pdf









IR@NCTUTAIRCrossRefAn implementation of integrable low power techniques for modem cell-based VLSI designs / Lee, Ming-Chung;Chiueh, Herming一個改良的低電壓/低功率CMOS數位電路設計 / 謝建興;Jiann-Shing Shieh;沈文仁;Wen-Zen Shen利用動態基體偏壓與電源閘技術之低功率設計 / 鄭東栓;Tung-Shuan Cheng;黃威;Wei Hwang閘極二極體增益單元應用於低功率擬似靜態記憶體設計 / 鄭景允;Ching-Yun Cheng;黃威;Wei Hwang低功率超大型積體電路與電腦輔助設計之研究---子計畫一：以細胞單元為基礎的功率消耗估測系統 / 沈文仁低功率正反器與可重置的先進先出暫存器設計 / 蔡志侃;Tsai, Chi-Ken;黃威;Hwang Wei國立中央大學 - 適用於IS-95分碼多工探測接收器的低電壓低功率超大型積體電路設計---子計畫一：適用於IS-95分碼多工中頻/基頻類比前端的低電壓低功率類比電路設計技術(III) / 汪重光 國立中央大學 - 適用於IS-95分碼多工探測接收器的低電壓低功率超大型積體電路設計---子計畫一：低電壓低功率元件及電路的持性研究 / 蔡曜聰 國立中央大學 - 適用於IS-95分碼多工探測接收器的低電壓低功率超大型積體電路設計---子計畫三：基於IS-95之數位中頻/基頻轉換器之低電壓低功率數位設計技術;Subproject 3: Low-Voltage Low-Power Digital Circuit Design Techniques for the IS-95 Based CDMA Digital IF/Baseband Down-Converter / 周世傑 Loading...












國立交通大學機構典藏：學術出版































Please click here if you are not redirected within a few seconds.
Skip navigation
















目前位置：國立交通大學機構典藏






學術出版
: [108112]




























類別


專利資料

技術報告

教師專書

會議論文

期刊論文

畢業論文

研究計畫




探索


作者
570 
楊千495 
Kuo, Hao-Chung446 
陳光華374 
張翼349 
林進燈327 
Lin, Chin-Teng322 
陳安斌320 
吳重雨318 
李榮貴317 
孫春在.
下一步 >

關鍵字
449 
類神經網路424 
GaN423 
INFORMATION422 
電子工程419 
ELECTRONIC-ENGINEERING408 
 329 
氮化鎵301 
薄膜電晶體293 
OFDM275 
電腦.
下一步 >

公開日期
83654 
2000 - 201724454 
1911 - 1999









國立交通大學機構典藏：畢業論文































Please click here if you are not redirected within a few seconds.
Skip navigation
















目前位置：國立交通大學機構典藏
學術出版






畢業論文
: [47103]


























類別內的文件 (依公開日期由降冪排序排序)： 從 1 到 20 筆，總共 47103 筆


 下一頁 >




公開日期標題作者2016基於位置感知非侵入式負載監測之建築能源管理系統簡子陽; Chien, Tzu-Yang; 曹孝櫟; Tsao, Shiao-Li; 資訊科學與工程研究所
2016以網格為基礎的鄰近密集區域查詢之研究蘇庭昱; Su,Ting-Yu; 黃俊龍; 資訊科學與工程研究所
2016標記有根樹的計數問題楊凱帆; Yang, Kai-Fan; 傅恆霖; 劉樹忠; Fu, Hung-Lin; Liu, Shu-Chung; 應用數學系所
2015元件佈局相關之寄生效應和參數萃取方法應用於奈米射頻CMOS模擬及雜訊分析羅毅人; Lou, Yi-Jen; 郭治群; Guo, Jyh-Chyurn; 電子工程學系 電子研究所
2015整合Kinect與加速規量化臨床Tinetti量表參數黃巖閔; Huang, Yan-Min; 楊秉祥; Yang, Bing-Shiang; 機械工程系所
2015錶面氧化層對鍺化鎳奈米線錶面形貌的影響陳佩玟; Chen, Pei-Wen; 周苡嘉; Chou, Yi-Chia; 電子物理系所
2015高效率平面式微光學聚光器李勝儀; 潘瑞文; 光電科技學程
2015兩岸服務貿易協議對台灣電影產業影響-以文化例外出發討論洪灝淩; Hung, Hao-Ling; 陳在方; Chen, Tsai-Fang; 科技法律研究所
2015漢語「人家」的語意解釋李靜汶; Li, Ching-Wen; 林若望; Lin, Jo-Wang; 外國語文學系外國文學與語言學碩士班
2015浴缸內外高低差對進出浴缸動作跌倒風險的影響黃健祐; 楊秉祥; 機械工程系所
2015耗散奈米線中接近量子相變點的非平衡電子傳輸行為林照蘊; Lin, Chao-Yun; 仲崇厚; Chung, Hou-Chung; 電子物理系所
2015新竹市水源里地方守護的形成與轉化（1980-2014）林威廷; Lin, Wei-Ting; 莊雅仲; Chuang,Ya-Chung; 人文社會學系族群與文化碩士班
2015氧化鋅奈米柱陣列長度與液晶預傾角關係之研究陳睦哲; Chen, Mu-Zhe; 鄭協昌; Jeng, Shie-Chang; 影像與生醫光電研究所
2015藉由解剖學治療學及化學分類系統與同源藥理揭露非癌症藥物於癌症治療曾仁琥; Tseng, Jen-Hu; 楊進木; Yang, Jinn-Moon; 生物資訊及系統生物研究所
2015整合薄膜電晶體及非揮發性浮動閘極記憶體的記憶體電晶體製備研究彭子瑄; Peng, Tzu-Hsuan; 謝宗雍; Hsieh,Tsung-Eong; 材料科學與工程學系所
2015標準制定組織之專利集管型態與授權爭議分析葉家齊; Yeh, Chia-Chi; 劉尚志; Liu, Shang-Jyh; 科技法律研究所
2015設計專利侵權判斷之研究—以美國法為中心陳盈如; Chen, Ying-Ju; 劉尚志; Liu, Shang-Jyh; 科技法律研究所
2015台灣北部三個空品測站大氣超細微粒的特性李國瑞; Lee, Guo-Rui; 蔡春進; Tsai,Chuen-Jinn; 環境工程系所
2015美國後eBay時代專利侵權案件永久禁制令之研究李玄; 王立達; 科技法律研究所
2015拉普拉斯變換及其應用江培華; Chiang, Pei-Hua; 林琦焜; Lin, C. K.; 應用數學系所


類別內的文件 (依公開日期由降冪排序排序)： 從 1 到 20 筆，總共 47103 筆


 下一頁 >




探索


作者
547 
楊千443 
陳光華298 
李榮貴297 
唐瓔璋294 
黃仁宏292 
陳安斌267 
鍾惠民260 
虞孝成249 
朱博湧248 
孫春在.
下一步 >

關鍵字
423 
INFORMATION419 
ELECTRONIC-ENGINEERING419 
電子工程335 
類神經網路282 
氮化鎵272 
電腦270 
MANAGEMENT268 
GaN265 
管理260 
薄膜電晶體.
下一步 >

公開日期
33253 
2000 - 201613850 
1911 - 1999










國立交通大學機構典藏：低功率超大型積體電路與電腦輔助設計之研究---總計畫























































Please click here if you are not redirected within a few seconds.
Skip navigation
















目前位置：國立交通大學機構典藏
學術出版
研究計畫






















標題: 低功率超大型積體電路與電腦輔助設計之研究---總計畫A Study on Low Power VLSI Design and Computer-Aided Design
作者: 沈文仁國立交通大學電子工程學系
關鍵字: 電路設計;電腦輔助設計;低功率;瑞得-所羅門解碼器;Circuit design;CAD;Low power
公開日期: 1996
官方說明文件#: NSC85-2221-E009-051
URI: http://hdl.handle.net/11536/95960https://www.grb.gov.tw/search/planDetail?id=231495&docId=42176
顯示於類別：研究計畫




















IR@NCTUTAIRCrossRef低功率超大型積體電路與電腦輔助設計之研究 ---子計畫三：功率估計與模擬及低功率電路設計 / 項春申低功率超大型積體電路與電腦輔助設計之研究---子計畫一：以細胞單元為基礎的功率消耗估測系統 / 沈文仁低功率超大型積體電路與電腦輔助設計之研究---子計畫二：滲合不同電壓設計方式的低功率設計以及電腦輔助設計之研究 / 周景揚;JOU JING-YANG超大型積體電路設計與計算機自動輔助設計---子計畫三：低功率互補式金氧半晶胞庫之設計 / 項春申No Data Available.Loading...












國立交通大學機構典藏：學術出版































Please click here if you are not redirected within a few seconds.
Skip navigation
















目前位置：國立交通大學機構典藏






學術出版
: [108112]




























類別


專利資料

技術報告

教師專書

會議論文

期刊論文

畢業論文

研究計畫




探索


作者
570 
楊千495 
Kuo, Hao-Chung446 
陳光華374 
張翼349 
林進燈327 
Lin, Chin-Teng322 
陳安斌320 
吳重雨318 
李榮貴317 
孫春在.
下一步 >

關鍵字
449 
類神經網路424 
GaN423 
INFORMATION422 
電子工程419 
ELECTRONIC-ENGINEERING408 
 329 
氮化鎵301 
薄膜電晶體293 
OFDM275 
電腦.
下一步 >

公開日期
83654 
2000 - 201724454 
1911 - 1999









國立交通大學機構典藏：研究計畫































Please click here if you are not redirected within a few seconds.
Skip navigation
















目前位置：國立交通大學機構典藏
學術出版






研究計畫
: [16504]


























類別內的文件 (依公開日期由降冪排序排序)： 從 1 到 20 筆，總共 16504 筆


 下一頁 >




公開日期標題作者2017單層碳與Weyl半金屬的電動力學性質儒森斯坦 ; 國立交通大學電子物理學系（所） 
2016微波電漿氮化金屬氧化物及化學氣相沉積鑽石張立; CHANG LI; 國立交通大學材料科學與工程學系（所）
2016功能性新穎螢光體之研製、特性鑑定及能量傳遞之研究與其在節能、生化檢測與綠能元件之應用陳登銘; CHEN TENG-MING; 國立交通大學應用化學系（所）
2016新穎矽量子點薄膜之開發與其在太陽能電池之應用李柏璁; Lee Po-Tsung; 國立交通大學光電工程學系（所）
2016分子設計與元件工程於高分子太陽能電池許千樹; HSU CHAIN-SHU; 國立交通大學應用化學系（所）
2016結合非揮發性之多核心系統與記憶體架構陳添福; Chen Tien-Fu; 國立交通大學資訊工程學系（所）
2016數位鑑識應用於多國文字的印刷來源辨識及掃瞄印刷偽造文件的偵測蔡銘箴; TSAI MIN-JEN; 國立交通大學資訊管理與財務金融學系
2016補助國內大專院校購置「 Datastream 財經資訊」資料庫專案戴天時; Dai Tian-Shyr; 國立交通大學資訊管理與財務金融學系
2016具非揮發性記憶體之多核心處理器電源與記憶體管理曹孝櫟; Tsao Shiao-Li; 國立交通大學資訊工程學系（所）
2016R-1234 系列冷媒熱流特性與系統研究開發王啟川; WANG CHI-CHUAN; 國立交通大學機械工程學系（所）
2016克雷白氏肺炎桿菌CG43反應膜外壓力的雙分子系統CpxAR 的功能性探討彭慧玲; PENG HWEI-LING; 國立交通大學生物科技學系（所）
2016探討大腦語音神經編碼之機制與長期聲音處理對其之影響曲在雯; Chiu Tzai-Wen; 國立交通大學生物科技學系（所）
2016設計合成新穎P型與N型有機共軛分子應用於溶液製程之有機光電元件鄭彥如; Cheng Yen-Ju; 國立交通大學應用化學系（所）
2016指定機組之流線型生產排程：複雜度分析與文獻綜覽林妙聰; Lin Bertrand  Miao-T; 國立交通大學資訊管理與財務金融學系
2016利用果蠅中樞神經系統發育系統性探討神經幹細胞的典型分化模式及分子機制高智飛; Kao Chih-Fei; 國立交通大學生物科技學系（所）
2016利用溶液製程之鈣鈦礦材料製作新穎光電元件-子計畫二：可溶液製程之有機金屬鹵化鈣鈦礦光電材料特性研究與其發光元件的開發陳方中; Chen Fang-Chung; 國立交通大學光電工程學系（所）
2016台灣左翼思想口述計畫（1970年代至1980年代）陳光興; CHEN KUAN-HSING; 國立交通大學社會與文化研究所
2016族群傳播與客家蔡欣怡; 國立交通大學傳播與科技學系
2016新穎磁性複合型介晶體材料之研製與應用朱英豪; Chu Ying-Hao; 國立交通大學材料科學與工程學系（所）
2016結合傳統金屬與新穎類金屬材料發展錶面電漿之垂直整合元件進行生物粒子捕獲與感測之前瞻性研究李柏璁; Lee Po-Tsung; 國立交通大學光電工程學系（所）


類別內的文件 (依公開日期由降冪排序排序)： 從 1 到 20 筆，總共 16504 筆


 下一頁 >




探索


作者
88 
吳重雨88 
蔡春進77 
林進燈75 
LIN CHIN-TENG75 
黃志彬74 
許千樹73 
HSU CHAIN-SHU71 
張良正71 
李鎮宜69 
LEE CHEN-YI.
下一步 >

關鍵字
408 
 114 
類神經網路79 
客家71 
Neural network58 
量子點54 
虛擬實境53 
Hakka48 
網際網路47 
氮化鎵45 
Virtual reality.
下一步 >

公開日期
5169 
2010 - 20177869 
2000 - 20093466 
1993 - 1999











新型低功率、低延遲渦輪解碼器晶片設計__臺灣博碩士論文知識加值系統


























































資料載入處理中...

















:::
網站導覽|
首頁|
關於本站|
聯絡我們|
國圖首頁|
常見問題|
操作說明



English
|FB 專頁
|Mobile






免費會員
登入|
註冊









切換版麵粉紅色


切換版面綠色


切換版面橘色


切換版面淡藍色


切換版面黃色


切換版面藍色





























(104.199.203.235) 您好！臺灣時間：2017/07/21 12:38          離開系統


字體大小：


 

 

 
字級大小SCRIPT，如您的瀏覽器不支援，IE6請利用鍵盤按住ALT鍵 + V → X → (G)最大(L)較大(M)中(S)較小(A)小，來選擇適合您的文字大小，如為IE7或Firefoxy瀏覽器則可利用鍵盤 Ctrl + (+)放大 (-)縮小來改變字型大小。

字體大小變更功能，需開啟瀏覽器的JAVASCRIPT功能












詳目顯示:::










 第 1 筆 /
      共 1 筆   









 
/1頁


















  






論文基本資料
摘要
外文摘要
目次
參考文獻
紙本論文
QR Code



本論文永久網址:      Twitter研究生:蔡宗憲研究生(外文):Tzung-Shian Tsai論文名稱:新型低功率、低延遲渦輪解碼器晶片設計論文名稱(外文):A New VLSI Architecture for Low-power and Low-Latency Turbo Decoder指導教授:李文達指導教授(外文):Wen-Ta Lee學位類別:碩士校院名稱:國立臺北科技大學系所名稱:電腦與通訊研究所學門:工程學門學類:電資工程學類論文出版年:2006畢業學年度:94語文別:中文論文頁數:75中文關鍵詞:渦輪碼解碼器、低延遲、低功率、省記憶體外文關鍵詞:Turbo decoders、Low-power、Low-latency、Memory saving相關次數:

被引用:0點閱:114評分:下載:0書目收藏:0



本論文提出以低延遲、低功率為訴求之渦輪碼解碼器之超大型積體電路架構設計。我們主要提出兩個方法來改良渦輪碼解碼器之功率消耗，第一藉由調整編碼端順序並設計一新型軟輸入軟輸出(SISO)滑動視窗流程，用以降低SISO解碼延遲及減少內儲存狀態記憶體空間；第二為採用ㄧ新式免運算動態後向狀態計量值，它有效改善SISO內部記憶體的擾動，也減少邏輯運算單元使用量，此外這兩種架構皆可將解碼延遲降到只剩1L，並且較傳統方法具更快速及更省功率。在驗證上我們將所提之低功率渦輪碼解碼器先以Xilinx之Virtex4 FPGA來進行功率和麵積的模擬及功能驗證，實驗結果，我們設計新型渦輪碼使用比起傳統的架構約可省下22.2 %的運算邏輯，功率消耗大大節省56.2%，在記憶體面積評估我們採用0.18um TSMC/Artisan Design Kit Memory製程來進行實體比較，有關渦輪碼之SISO輸出我們比起傳統節省約39.6%~61%。最後，使用TSMC 0.18μm 1p6m製程實際完成ㄧ顆新型低延遲低功率之免運算動態後向狀態渦輪解碼器晶片，晶片最高工作頻率為111.7MHz，面積大小2.1×2.1mm2。

In this thesis, we propose a new VLSI architecture for low-power and low-latency turbo decoder. This architecture includes two parts to improve power dissipation properties. Firstly, we change turbo encoder data sequence and develop a new architecture for the soft-in-soft-out decoder which decreases the state storage memory space and power consumption. Secondly, we propose a new dummy-beta-free turbo decoder that can reduce calculation times and decreased memory access. Furthermore, the two architectures can achieve only 1L delay latency and have low power consumption.For demonstrating this architecture, we have verified this novel low-power turbo decoder by Xilinx FPGA XLXHW-V4-ML420 system. The experimental results show that our architecture can reduce 39.6%~61% memory areas, decrease 56.2% power consumption and save 22.2% logic gate count in comparison with traditional decoder. Finally, we have designed a novel low-power turbo decoder with TSMC 0.18μm 1P6M technology. The maximum frequency of this decoder is 111.7MHz and chip size including I/O pad is 2.1×2.1mm2.

中文摘要................................................i英文摘要................................................ii誌謝....................................................iii目錄....................................................iv表目錄..................................................vi圖目錄..................................................vii第一章  緒論............................................11.1 研究動機............................................1      1.2 相關研究  ......................................3      1.3 論文章節編排..................................4第二章  渦輪碼..........................................5      2.1 渦輪編碼器....................................6      2.2 遞迴解碼演算法................................7      2.3 最佳化與次佳化演算法..........................92.3.1  MAP演算法.......................................10        2.3.2  Max-Log-MAP演算法.......................15        2.3.3  Log-MAP演算法...........................16第三章  各種滑動視窗演算法設計.........................18     3.1可移動式視窗方式...............................18     3.2碼框長度對渦輪碼的影響.........................22        3.2.1  傳統移動視窗演算法......................22        3.2.2  低功率反向資料輸入移動視窗演算法........24        3.2.3  有效管理記憶體之低延遲滑動視窗演算法....27第四章  新型低功率、低解碼延遲之渦輪解碼器硬體設計架構.29     4.1 SISO滑動視窗設計與邏輯運算單元介紹............30         4.1.1  兩種新型低延遲、低功率渦輪解碼器演算法.30          4.1.1.1新型低延遲、低功率渦輪碼硬體架構實現..30   4.1.1.2新型免運算動態BETA低延遲MAP硬體實現...37         4.1.2  分支計量值計算器.......................42         4.1.3  MAX*電路...............................43         4.1.4  前向狀態計量值計算器...................44         4.1.5  後向狀態計量值計算器...................47         4.1.6  最大事後機率計算器.....................48         4.1.7  SISO解碼器內部記憶體架構之比較.........49     4.2 交錯器與解交錯器..............................51     4.3 新型低功率、低解碼延遲與節省記憶體之渦輪解碼器實現  ..............................................54第五章  解碼晶片之效能評估.............................56     5.1  晶片架構  .....................................56       5.2  模擬驗證...................................58       5.3  FPGA實現與驗證.............................60          5.3.1 渦輪解碼器之功能驗證...................60          5.3.2 邏輯閘使用量之評估.....................61          5.3.3 動態功率之模擬.........................62       5.4  晶片規格...................................64          5.4.1 晶片佈局圖.............................64          5.4.2 製作規格...............................65       5.5  效能評估與比較.............................66          5.5.1 SISO解碼器內部記憶體架構之比較.........66        5.5.2 免運算動態BETA效能之評估模擬.............68    第六章  結論.......................................69 參考文獻..............................................70附錄   投稿論文“ A Novel Low Latency SW-BCJR Algorithm for Turbo Decoder,” in   Proc. of The 2006 Symposium of Photonic Devices and System Application, pp. 88-89, April 1-4. 2006...................................................73

[1]C. E. Shannon, “A mathematical theory of communications – Part I,” Bell Syst. Tech. J., vol. 27, pp. 379-423, 1948.[2]C. E. Shannon, “A mathematical theory of communications – Part II,” Bell Syst. Tech. J., vol. 27, pp. 623-656, 1948.[3]J. A. Heller,  and  I. M. Jacobs, “Viterbi decoding for satellite and space communication,”IEEE Transaction on Communication, vol. COM-19, no. 5, pp. 835-848, Oct. 1971.[4]P. J. McLANE, “The Viterbi receiver for correlative encoder MSK signals, IEEE Transaction on Communication,” vol. COM-31, no. 2, pp. 290-295, Feb. 1983.[5]Normand J. P. Frenette, Peter J. Mclane, Lloyd E. Peppard, and Francis Cotter,“Implementation of a Viterbi processor for a digital communications system with a time-dispersive channel,” IEEE Journal on Selected Areas in Communication, vol. SAC-4, no. 1, pp. 160-167, Jan. 1986.[6]C. Berrou, A. Glavieux, and P. Thitimajshima, "Near Shannon limit error-correcting coding and decoding: Turbo codes," IEEE International Communications Conference, pp. 1064-1070, 1993.[7]3gpp Specifications. 3rd generation partnership project. [Online]. Avail¬able: http:// www.3GPP.org[8]L. Bahl, J. Cocke, F. Jelinek, and J. Raviv, “Optimal decoding of linear codes for minimizing symbol error rate,” IEEE Transaction on Information Theory, vol. IT-20, March, pp. 284-287, 1974.[9]Robertson, P. Villebrun, E., and Hoeher, P., “A comparison of optimal and suboptimal MAP decoding algorithms operating in the log domain,” IEEE International Conference on communications, ICC’95, vol. 2, pp. 1009-1013, 1995.[10]Dawid H., Meyr H, “Real-time algorithms and VLSI architectures for soft output MAP convolutional decoding,” Sixth IEEE International Symposium on Personal, Indoor and Mobile Radio Communications, vol. 1 pp. 193-197, 1995.[11]Guido Masera, Gianluca Piccinini, M. R. Roch, and Maurizio Zamboni, “VLSI architectures for Turbo codes,” IEEE Transactions on VLSI Systems, vol. 7, No. 3, pp. 369-379, Sep. 1999.[12]Curt Schurgers, Francky Catthoor, and Marc Engels, “Memory optimization of MAP Turbo decoder algorithms,” IEEE Transactions on VLSI Systems, Vol. 9, No. 2, pp. 305-312, April 2001.[13]Guido Masera, Macro Mazza, Gianluca Piccinini, Fabrizio Viglione and Maurizio Zamboni, “Architectural strategies for low-power VLSI turbo decoders,” IEEE Transactions on VLSI Systems, vol. 10, No. 3, June 2002, pp. 279-285.[14]Chien-Ming Wu, Ming-Der Shieh, Chien-Hsing Wu, “ Memory arrangements in turbo decoders using sliding-window BCJR algorithm,” IEEE International Symposium on Circuits and Systems, vol.5 , May 2002 Pp.V-557 - V-560 .[15]Zhiyong He, Roy, S. , Fortier, P, “High-speed and low-power design of parallel turbo decoder,” IEEE International Symposium on Circuits and Systems, Vol. 6, pp. 6018 - 6021, May 2005.[16]A. J. Viterbi, "An intuitive justification and a simplified implementation of the MAP decoder for convolutional codes," IEEE Journal on Selected Areas in Communication, vol. 16, pp. 260-264, Feb. 1998.[17]A. Raghupathy, and K. J. R. Liu, “A transformation for computational latency reduction in turbo-MAP decoding,“ IEEE　in Proc. ISCAS ''99, vol. 4, pp. 402 –405, Jul 1999.[18]Wen-Ta Lee, Tzung-Shian Tsai, Jiann-Jong Chen and Yuh-Shyan Hwang, “A Novel Low Latency SW-BCJR Algorithm for Turbo Decoder,” in  Proc. of The 2006 International Workshop on Multi-project Chip (IWMC’06), pp. 88-89, April 1-4. 2006.[19]Jaeyoung Kwak, Sook Min Park, Sang-Sic Yoon and Kwyro Lee, “Implementation of a parallel turbo decoder with dividable interleaver,” in Proc. IEEE International Symposium on Circuits and Systems, Vol. 2, pp. II-65 - II-68, May 2003.[20]Wen-Ta Lee, Ling-Fan Yeh, Yuh-Shyan Hwang and Jiann-Jong Chen, “ A Dummy-Beta Latency Free VLSI Architecture for MAP Decoder,” in  Proc. of The 2006 International Workshop on Multi-project Chip (IWMC’06), pp. 86-87, April 1-4. 2006.[21]李明昌，＂高速渦輪解碼器晶片設計＂.碩士論文，國立臺北科技大學電通所。2004年[22]葉建良，”渦輪解碼器之SIP產生器設計”碩士論文，國立臺北科技大學電通所。2005年[23]Wen-Ta Lee, San-Ho Lin, Chia-Chun Tsai, Trong-Yen Lee, Yuh-Shyan Hwang, ”A new low-power turbo decoder using HDA-DHDD stopping iteration,” in Proc. IEEE International Symposium on Circuits and Systems,  pp. 1040 – 1043, May 2005.
 國圖紙本論文








推文當script無法執行時可按︰推文
網路書籤當script無法執行時可按︰網路書籤
推薦當script無法執行時可按︰推薦
評分當script無法執行時可按︰評分
引用網址當script無法執行時可按︰引用網址
轉寄當script無法執行時可按︰轉寄





 
 
 
 
 






                                                                                                                                                                                                                                                                                                                                                                                                                















top














相關論文
相關期刊
熱門點閱論文









1.
渦輪解碼器之SIP產生器設計


2.
適用於WiMAX標準之有效停止視窗運算渦輪解碼器硬體架構設計


3.
提高解碼效率與吞吐量之硬式決策停止策略渦輪解碼器設計


4.
低功率、低延遲渦輪解碼器架構設計


5.
低延遲渦輪碼解碼器之超大型積體電路架構設計


6.
新型平行管線化架構應用於超寬頻系統之快速傅立葉轉換實現於FPGA


7.
使用適應性滑動視窗演算法之低功率渦輪解碼器晶片設計


8.
新型適應性疊代演算法之渦輪碼解碼器晶片設計


9.
新型低功率渦輪碼解碼器之IC設計





 









無相關期刊




 










1.
提高解碼效率與吞吐量之硬式決策停止策略渦輪解碼器設計


2.
低功率、低延遲渦輪解碼器架構設計


3.
新型相位估算硬式決策停止策略之渦輪解碼器設計


4.
新型適應性疊代演算法之渦輪碼解碼器晶片設計


5.
類比式停止疊代最小和低密度同位元校驗碼解碼器晶片設計


6.
類比式最小和遞迴解碼器晶片設計


7.
平行相位渦輪解碼器晶片設計


8.
里德所羅門編解碼器之超大型積體電路設計


9.
低接線複雜度平行渦輪碼解碼器之超大型積體電路架構設計


10.
適用於WiMAX之里德所羅門碼晶片設計


11.
低延遲渦輪碼解碼器之超大型積體電路架構設計


12.
供行動裝置之新型重置信號晶片設計


13.
使用適應性滑動視窗演算法之低功率渦輪解碼器晶片設計


14.
低密度奇偶檢查碼之新型對數域演算法及解碼晶片設計





 














 


簡易查詢 |
進階查詢 |
論文瀏覽 |
熱門排行 |
我的研究室










本系統(Web1)共收集：論文已授權全文：404904 筆、書目與摘要：1017953 筆目前上線人數：6929 ／ 訪客人次（自99年6月）：269496481 ／ 檢索次數（自99年6月）：2521137431 ／ 指導單位： 教育部國家圖書館著作權聲明 Copyright © 2010 All rights reserved.本館地址：100 臺北市中山南路20號 總機：(02)23619132本網站最佳瀏覽解析度為 1280 x 768





































積體電路 - 維基百科，自由的百科全書































 








積體電路

維基百科，自由的百科全書
(已重新導向自 積體電路)

					前往：					導覽，					搜尋











中國大陸
集成電路


臺灣
積體電路


港澳
集成電路






Intel Core 2積體電路核心


積體電路（英語：integrated circuit，縮寫：IC）、或稱微電路（microcircuit）、微晶片（microchip）、芯片/晶片（chip）在電子學中是一種把電路（主要包括半導體裝置，也包括被動元件等）小型化的方式，並時常製造在半導體晶圓錶面上。
前述將電路製造在半導體晶片錶面上的積體電路又稱薄膜（thin-film）積體電路。另有一種厚膜（英語：Thick film technology）（thick-film）併合積體電路（英語：hybrid integrated circuit）（hybrid integrated circuit）[1][a]是由獨立半導體裝置和被動元件，整合到基板或線路板所構成的小型化電路。[b]
本文是關於單片（monolithic）積體電路，即薄膜積體電路。
積體電路是由傑克·基爾比在1958年發明的。其因此榮獲2000年諾貝爾物理獎，但同時間也發展出近代實用的積體電路的羅伯特·諾伊斯，卻早於1990年就過世。



目錄


1 介紹
2 積體電路的發展
3 積體電路的普及
4 分類
5 製造

5.1 封裝


6 報章
7 參考文獻
8 延伸閱讀
9 參見
10 外部連接



介紹[編輯]
電晶體發明並大量生產之後，各式固態半導體元件如二極體、電晶體等大量使用，取代了真空管在電路中的功能與角色。到了20世紀中後期半導體製造技術進步，使得積體電路成為可能。相對於手工組裝電路使用個別的分立電子元件，積體電路可以把很大數量的微電晶體整合到一個小晶片，是一個巨大的進步。積體電路的規模生產能力，可靠性，電路設計的模組化方法確保了快速採用標準化積體電路代替了設計使用離散電晶體。
積體電路對於離散電晶體有兩個主要優勢：成本和效能。成本低是由於晶片把所有的元件通過照相平版技術，作為一個單位印刷，而不是在一個時間只製作一個電晶體。效能高是由於元件快速開關，消耗更低能量，因為元件很小且彼此靠近。2006年，晶片面積從幾平方毫米到350 mm²，每mm²可以達到一百萬個電晶體。
第一個積體電路雛形是由傑克·基爾比於1958年完成的，其中包括一個雙極性電晶體，三個電阻和一個電容器，相較於現今科技的尺寸來講，體積相當龐大。




電子顯微鏡下碳奈米管微電腦晶片體的場效應畫面


根據一個晶片上整合的微電子器件的數量，積體電路可以分為以下幾類：

小型積體電路(SSI英文全名為Small Scale Integration )邏輯閘10個以下或 電晶體100個以下。
中型積體電路(MSI英文全名為Medium Scale Integration )邏輯閘11~100個或 電晶體101~1k個。
大型積體電路(LSI英文全名為Large Scale Integration )邏輯閘101~1k個或 電晶體1,001~10k個。
超大型積體電路(VLSI英文全名為Very large scale integration )邏輯閘1,001~10k個或 電晶體10,001~100k個。
極大型積體電路(ULSI英文全名為Ultra Large Scale Integration )邏輯閘10,001~1M個或 電晶體100,001~10M個。
GLSI英文全名為Giga Scale Integration,邏輯閘1,000,001個以上或 電晶體10,000,001個以上。

而根據處理訊號的不同，可以分為類比積體電路、數位積體電路、和兼具類比與數位的混合訊號積體電路。
積體電路的發展[編輯]
最先進的積體電路是微處理器或多核處理器的核心，可以控制電腦到手機到數位微波爐的一切。記憶體和特定應用積體電路是其他積體電路家族的例子，對於現代資訊社會非常重要。雖然設計開發一個複雜積體電路的成本非常高，但是當分散到通常以百萬計的產品上，每個積體電路的成本最小化。積體電路的效能很高，因為小尺寸帶來短路徑，使得低功率邏輯電路可以在快速開關速度應用。
這些年來，積體電路持續向更小的外型尺寸發展，使得每個晶片可以封裝更多的電路。這樣增加了每單位面積容量，可以降低成本和增加功能－見摩爾定律，積體電路中的電晶體數量，每1.5年增加一倍。總之，隨著外形尺寸縮小，幾乎所有的指標改善了－單位成本和開關功率消耗下降，速度提高。但是，整合奈米級別裝置的IC不是沒有問題，主要是泄漏電流。因此，對於終端使用者的速度和功率消耗增加非常明顯，製造商面臨使用更好幾何學的尖銳挑戰。這個過程和在未來幾年所期望的進步，在半導體國際技術路線圖中有很好的描述。
越來越多的電路以整合晶片的方式出現在設計師手裡，使電子電路的開發趨向於小型化、高速化。越來越多的應用已經由複雜的模擬電路轉化為簡單的數位邏輯積體電路。
積體電路的普及[編輯]
僅僅在其開發後半個世紀，積體電路變得無處不在，電腦，手機和其他數位電器成為現代社會結構不可缺少的一部分。這是因為，現代計算，交流，製造和交通系統，包括網際網路，全都依賴於積體電路的存在。甚至很多學者認為有積體電路帶來的數位革命是人類歷史中最重要的事件。IC的成熟將會帶來科技的大躍進，不論是在設計的技術上，或是半導體的製程突破，兩者都是息息相關。
分類[編輯]




加以顏色標示的積體電路內部單元構成實例，四層銅平面作電路連接，之下是多晶矽（粉紅）、阱（灰）、與基片（綠）


積體電路的分類方法很多，依照電路屬類比或數位，可以分為：類比積體電路、數位積體電路和混合訊號積體電路（類比和數位在一個晶片上）。
數位積體電路可以包含任何東西，在幾平方毫米上有從幾千到百萬的邏輯閘，正反器，多工器和其他電路。這些電路的小尺寸使得與板級整合相比，有更高速度，更低功耗（參見低功耗設計）並降低了製造成本。這些數位IC,以微處理器，數位訊號處理器和微控制器為代表，工作中使用二進位，處理1和0訊號。
類比積體電路有，例如傳感器，電源控制電路和運放，處理類比訊號。完成放大，濾波，解調，混頻的功能等。通過使用專家所設計、具有良好特性的類比積體電路，減輕了電路設計師的重擔，不需凡事再由基礎的一個個電晶體處設計起。
積體電路可以把類比和數位電路整合在一個單晶片上，以做出如類比數位轉換器和數位類比轉換器等器件。這種電路提供更小的尺寸和更低的成本，但是對於訊號衝突必須小心。
製造[編輯]
參見：半導體器件製造和積體電路設計
從1930年代開始，元素周期表中的化學元素中的半導體被研究者如貝爾實驗室的威廉·肖克利（William Shockley）認為是固態真空管的最可能的原料。從氧化銅到鍺，再到矽，原料在1940到1950年代被系統的研究。今天，儘管元素中期表的一些III-V價化合物如砷化鎵應用於特殊用途如：發光二極體，雷射，太陽能電池和最高速積體電路，單晶矽成為積體電路主流的基層。創造無缺陷晶體的方法用去了數十年的時間。
半導體積體電路製程，包括以下步驟，並重覆使用：

光刻
蝕刻
薄膜(化學氣相沉積或物理氣相沉積）
摻雜（熱擴散或離子註入）
化學機械平坦化CMP

使用單晶矽晶圓（或III-V族，如砷化鎵）用作基層。然後使用光刻、摻雜、CMP等技術製成MOSFET或BJT等元件，然後利用薄膜和CMP技術製成導線，如此便完成晶片製作。因產品效能需求及成本考量，導線可分為鋁製程（以濺鍍為主）和銅製程（英語：Copper interconnect）（以電鍍為主參見Damascene（英語：Damascene））[2][3][4]主要的製程技術可以分為以下幾大類：黃光微影、蝕刻、擴散、薄膜、平坦化製成、金屬化製成 IC由很多重疊的層組成，每層由影像技術定義，通常用不同的顏色表示。一些層標明在哪裡不同的摻雜劑擴散進基層（成為擴散層），一些定義哪裡額外的離子灌輸（灌輸層），一些定義導體（多晶矽或金屬層），一些定義傳導層之間的連線（過孔或接觸層）。所有的元件由這些層的特定組合構成。

在一個自排列（CMOS）過程中，所有門層（多晶矽或金屬）穿過擴散層的地方形成電晶體。
電阻結構，電阻結構的長寬比，結合錶面電阻係數，決定電阻。
電容結構，由於尺寸限制，在IC上只能產生很小的電容。
更為少見的電感結構，可以製作晶片載電感或由迴旋器模擬。

因為CMOS裝置只啟動電流在邏輯閘之間轉換，CMOS裝置比雙極型元件（如雙極性電晶體）消耗的電流少很多，也是現在主流的元件。透過電路的設計，將多顆的電晶體管畫在矽晶圓上，就可以畫出不同作用的積體電路。
隨機存取記憶體是最常見類型的積體電路，所以密度最高的裝置是記憶體，但即使是微處理器上也有記憶體。儘管結構非常複雜－幾十年來晶片寬度一直減少－但積體電路的層依然比寬度薄很多。元件層的製作非常像照相過程。雖然可見光譜中的光波不能用來曝光元件層，因為他們太大了。高頻光子（通常是紫外線）被用來創造每層的圖案。因為每個特徵都非常小，對於一個正在偵錯製造過程的過程工程師來說，電子顯微鏡是必要工具。
在使用自動測試裝置（ATE）包裝前，每個裝置都要進行測試。測試過程稱為晶圓測試或晶圓探通。晶圓被切割成矩形塊，每個被稱為晶粒（「die」）。每個好的die被焊在「pads」上的鋁線或金線，連線到封裝內，pads通常在die的邊上。封裝之後，裝置在晶圓探通中使用的相同或相似的ATE上進行終檢。測試成本可以達到低成本產品的製造成本的25％，但是對於低產出，大型和/或高成本的裝置，可以忽略不計。
在2005年，一個製造廠（通常稱為半導體工廠（英語：Semiconductor fabrication plant），常簡稱fab，指fabrication facility）建設費用要超過10億美元，因為大部分操作是自動化的。
封裝[編輯]
最早的積體電路使用陶瓷扁平封裝，這種封裝很多年來因為可靠性和小尺寸繼續被軍方使用。商用電路封裝很快轉變到雙列直插封裝，開始是陶瓷，之後是塑料。1980年代，VLSI電路的針腳超過了DIP封裝的應用限制，最後導致插針網格陣列和晶片載體的出現。
錶面黏著技術在1980年代初期出現，該年代後期開始流行。它使用更細的腳間距，引腳形狀為海鷗翼型或J型。以Small-Outline Integrated Circuit（英語：Small-Outline Integrated Circuit）（SOIC）為例，比相等的DIP面積少30－50%，厚度少70%。這種封裝在兩個長邊有海鷗翼型引腳突出，引腳間距為0.05英寸。
Small-Outline Integrated Circuit（SOIC）和PLCC封裝。1990年代，儘管PGA封裝依然經常用於高端微處理器。PQFP和thin small-outline package（英語：thin small-outline package）（TSOP）成為高引腳數裝置的通常封裝。Intel和AMD的高端微處理器現在從PGA（Pine Grid Array）封裝轉到了平面網格陣列封裝（Land Grid Array，LGA）封裝。
球柵陣列封裝封裝從1970年代開始出現，1990年代開發了比其他封裝有更多管腳數的覆晶球柵陣列封裝封裝。在FCBGA封裝中，晶粒（die）被上下翻轉（flipped）安裝，通過與PCB相似的基層而不是線與封裝上的焊球連線。FCBGA封裝使得輸入輸出訊號陣列（稱為I/O區域）分佈在整個晶片的錶面，而不是限制於晶片的外圍。如今的市場，封裝也已經是獨立出來的一環，封裝的技術也會影響到產品的品質及良率。
報章[編輯]

2014年9月12日，科技新報（TechNews）發表《積體電路發明56週年紀念——誕生之路》一文，向大眾簡介「積體電路」興起過程。[5]

參考文獻[編輯]

腳註



^ 註解:混合訊號積體電路（mixed signal）是指混合數位與類比功能，與混成（hybrid）積體電路不同[1]
^ 非系統單晶片



參照



^ 1.0 1.1 拼合積體電路 hybrid integrated circuit、併合積體電路 hybrid integrated circuit - 2003年6月《資訊與通訊術語辭典》，國家教育研究院
^ http://www.ndl.narl.org.tw/cht/ndlcomm/P5_3/22.htm
^ http://www.ndl.narl.org.tw/cht/ndlcomm/P6_3/36.htm
^ http://fund.bot.com.tw/z/glossary/glexp_2599.djhtm
^ 積體電路發明 56 週年紀念——誕生之路. TechNews 科技新報. 2014年9月12日 （中文）. 


延伸閱讀[編輯]


The first monolithic integrated circuits
Baker, R. J. CMOS: Circuit Design, Layout, and Simulation, Third Edition. Wiley-IEEE. 2010. ISBN 978-0-470-88132-3.  http://cmosedu.com/
Hodges, David; Jackson, Horace; Saleh, Resve. Analysis and Design of Digital Integrated Circuits. McGraw-Hill Science/Engineering/Math. 2003. ISBN 978-0-07-228365-5. 
Rabaey, J. M.; Chandrakasan, A.; Nikolic, B. Digital Integrated Circuits 2nd. 2003. ISBN 0-13-090996-3. 
Mead, Carver; Conway, Lynn. Introduction to VLSI systems. Addison Wesley Publishing Company. 1980. ISBN 978-0-201-04358-7. 
Veendrick, H. J. M. Nanometer CMOS ICs, from Basics to ASICs. Springer. 2008: 770. ISBN 978-1-4020-8332-7.  http://springer.com/cn/book/9781402083327?referer=springer.com
Arjun N. Saxena. Invention of Integrated Circuits: Untold Important Facts. World Scientific. 2009. ISBN 978-981-281-446-3. 
Veendrick, H.J.M. Bits on Chips. 2011: 253. ISBN 978-1-61627-947-9. https://openlibrary.org/works/OL15759799W/Bits_on_Chips/


參見[編輯]

印刷電路板
CPU
GPU

外部連接[編輯]


維基文庫中相關的原始文獻：
積體電路電路佈局保護法





維基共享資源中相關的多媒體資源：積體電路


一般

a large chart listing ICs by generic number including access to most of the datasheets for the parts.
Stephen P. Marsh. Practical MMIC design. Artech House. 2006. ISBN 978-1-59693-036-0. 
Introduction to Circuit Boards and Integrated Circuits 6/21/2011
The History of the Integrated Circuit at Nobelprize.org

專利

US3,138,743 – Miniaturized electronic circuit – J. S. Kilby
US3,138,747 – Integrated semiconductor circuit device – R. F. Stewart
US3,261,081 – Method of making miniaturized electronic circuits – J. S. Kilby
US3,434,015 – Capacitor for miniaturized electronic circuits or the like – J. S. Kilby

積體電路模具製造

IC Die Photography – A gallery of IC die photographs
Zeptobars – Yet another gallery of IC die photographs
YouTube上的Silicon Chip Wafer Fab Mailbag –  A look at some equipment and wafers used in the manufacturing of silicon chip wafers










閱
論
編


數位電路






概念

數位訊號 · 布林代數 · 開關 · 組合邏輯電路 · 序向邏輯電路（同步 · 異步） · 真值表 · 卡諾圖 · 有限狀態機（米利機 · 摩爾機）






硬體模組

邏輯閘（與 · 或 · 非 · 同 · 與非 · 或非 · 異或 · 同或 · 蘊含） · TTL · CMOS · 加法器 · 乘法器 · 編碼器 · 解碼器 · 數據多工器 · 閂鎖 · 暫存器 · 正反器（D · T · RS · JK） · 儲存裝置（ROM · RAM） · 類比數位轉換器 · 數位類比轉換器






IC、VLSI

客製程度（半、全）、PLD（PAL · PLA · GAL · CPLD · FPGA） · ASIC · 設計 · 驗證 · 電子設計自動化 · 硬體描述語言（Verilog · VHDL） · 邏輯綜合 · 硬體驗證語言（SystemVerilog）




















閱
論
編


數位系統






元件

邏輯閘 · 數位電路 · 積體電路 (IC)






理論

布林邏輯 · 數位訊號處理 · 電腦系統結構






應用

數位音訊 · 數位攝影 · 數位影片











權威控制



GND: 4027242-4
NDL: 00572448












 
						取自 "https://zh.wikipedia.org/w/index.php?title=集成電路&oldid=45172000"					
5 個分類：集成電路電子元件電子工程自動控制IEEE里程碑隱藏分類：含有英語的條目本地連結的維基共享資源分類與Wikidata不同包含規範控制信息的維基百科條目 



導覽選單


個人工具

沒有登入對話貢獻建立帳號登入 



命名空間

條目
討論




台灣正體



不轉換
簡體
繁體
大陸簡體
香港繁體
澳門繁體
馬新簡體
台灣正體






查看

閱讀
編輯
檢視歷史



更多







搜尋



 







導航


首頁分類索引特色內容新聞動態近期變更隨機條目 



說明


說明維基社群方針與指引互助客棧知識問答字詞轉換IRC即時聊天聯絡我們關於維基百科資助維基百科 



其他專案


維基共享資源 



列印/匯出


下載成 PDF 



工具


連結至此的頁面相關變更上傳檔案特殊頁面可列印版靜態連結頁面資訊維基數據 項目引用此頁面 



其他語言


AfrikaansAlemannischالعربيةAzərbaycancaБеларускаяБеларуская (тарашкевіца)‎БългарскиবাংলাBosanskiCatalàČeštinaDanskDeutschΕλληνικάEnglishEsperantoEspañolEestiEuskaraفارسیSuomiFrançaisGaeilge贛語Galegoעבריתहिन्दीHrvatskiKreyòl ayisyenMagyarՀայերենBahasa IndonesiaÍslenskaItaliano日本語PatoisქართულიҚазақша한국어LatinaLietuviųLatviešuMalagasyОлык марийМакедонскиമലയാളംBahasa Melayuမြန်မာဘာသာनेपालीNederlandsNorsk bokmålਪੰਜਾਬੀPolskiPortuguêsRomânăРусскийScotsSrpskohrvatski / српскохрватскиසිංහලSimple EnglishSlovenčinaSlovenščinaShqipСрпски / srpskiSvenskaதமிழ்ไทยTagalogTürkçeУкраїнськаTiếng ViệtWinaray粵語 
編輯連結 





 本頁面最後修訂於2017年7月12日 (週三) 18:41。
本站的全部文字在創用CC 姓名標示-相同方式分享 3.0 協議之條款下提供，附加條款亦可能應用（請參閱使用條款）。
Wikipedia®和維基百科標誌是維基媒體基金會的註冊商標；維基™是維基媒體基金會的商標。
維基媒體基金會是在美國佛羅里達州登記的501(c)(3)免稅、非營利、慈善機構。


隱私政策
關於維基百科
免責聲明
開發人員
Cookie 聲明
手機版檢視



 

 













TICD : 台灣積體電路設計學會 : 本會最新消息






 
 




  







  




 首頁  
 本會簡介
  最新消息
 榮譽獎項

入會申請
 會務活動
  聯絡方式



  






  

















 
 


 
 本會最新消息


 
其他單位最新消息


 
 






　






 
入會申請  






　






 
　








　










　
　
　
　
　


　
　
 最 新 消 息
　
　






 











 本 會 最
新 消 息

 其他單位最新消息 











　
 本會最新消息



　

  
  
  
  
  
  
  
  
  
  
  
  
  
  
  
  
  
  
  
● 2017 VLSI Design/CAD Symposium 開始報名
						2017 VLSI Design/CAD Symposium開始報名(學生~6/29, 教師及業界~7/3)，大會網址：http://vlsicad2017.nctu.edu.tw
● 沈文仁教授紀念獎、傑出年輕學者獎得獎名單
=== 第十六屆沈文仁教授紀念獎 ===
蔡明介 董事長(聯發科技) 
						
=== 第八屆TICD傑出年輕學者獎 ===
方劭雲教授 (台科大電機系)
						陳柏宏教授 (交通大學電子系)
						
● 2017 VLSI Design/CAD Symposium 徵稿訊息
						2017 VLSI Design/CAD Symposium將於2017年8月1日(二)至8月4日(五)假屏東墾丁福華渡假飯店舉行，3月10日起至5月23日止開始徵稿，歡迎各位會員踴躍投稿。徵稿及研討會相關訊息請詳見官網 http://vlsicad2017.nctu.edu.tw
● 2017 Synopsys ARC盃海峽兩岸電子設計大賽
						2017 Synopsys ARC盃海峽兩岸電子設計大賽報名日期至1/31/2017，詳情請參閱活動辦法
● 106年度TICD傑出年輕學者獎
						106年度TICD傑出年輕學者獎申請期間為106.4.1~4.30，以接受推薦或申請方式進行年度評選，歡迎有意參與本獎項評選者備妥書面申請表格及相關資料於上述受理期限前以掛號郵寄申請。
● 105年度所得稅扣繳憑單將不主動寄發紙本憑證
						為因應環保政策，本學會105年度所得稅扣繳憑單將不主動寄發紙本憑證，如有需要請來信索取
● 106年度會員春酒聯誼會
						106年度會員春酒聯誼會，詳情請參閱報名網址，報名至2/22截止
● 105年度博碩士論文獎得獎名單
						恭喜各位得獎者，頒獎儀式將於106年8月VLSI Design/CAD Symposium舉行，敬請稍候通知! 

博士組




姓名
學位
論文名稱
畢業系所
指導老師


翁展翔
博士
高效能連續時間三角積分調變器之設計
國立台灣大學電子工程學研究所
林宗賢


蘇育萱
博士
可製造性導向繞線考慮先進製程和切割光罩最佳化
國立台灣大學電子工程學研究所
張耀文




碩士組




姓名
學位
論文名稱
畢業系所
指導老師


郭家祺
碩士
可應用於紅外線感測器之擁有固定圖像雜訊消除及感光區間調變的脈衝寬度調變高動態範圍讀出電路
國立清華大學電機所
謝志成


吳一鵬
碩士
QB樹：一個趨向最佳之拓樸表示法及其餘類比佈局設計之應用
國立台灣大學電子工程學研究所
張耀文


鄭翊君
碩士
應用於心電訊號感測壓縮之低複雜度可變尺寸正交多重匹配追蹤演算法之設計與實作
國立中央大學電機所
蔡佩芸




●105年度博碩士論文獎徵件期限延長公告
						因受颱風放假影響，為免影響申請人權利，105年度博碩士論文獎徵件時間延長至10/7
●105年度博碩士論文獎徵件公告
						申請時間105.9.1~9.30，請依相關規定辦理。( 
                        、
                        申請表 
                        )
●第八屆理監事名單公告
						理監事已於105年8月3日完成改選，當選名單如公告。
●沈文仁教授紀念獎、傑出年輕學者獎得獎名單
						●第十五屆沈文仁教授紀念獎
						   盧超群 董事長 (鈺創科技)
						
						●第七屆TICD傑出年輕學者獎
						   楊家驤教授 (台灣大學電機系)
						   賴伯承教授 (交通大學電子系)
						恭喜得獎人，頒獎儀式將於今(105年)8月3日(三)VLSI Design/CAD Symposium開幕典禮舉行!
●2016 VLSI/CAD 延長截稿日期
						2016 VLSI/CAD 延長截稿日期至5月30日(一)上午8:00，敬請各位會員把握機會踴躍鼓勵學生投稿，詳情請洽大會官網：http://vlsicad2016.nsysu.edu.tw
●2016 VLSI Design/CAD Symposium Call for Papers
						2016 VLSI Design/CAD Symposium將於2016年8月2日(二)至8月5日(五)假高雄85大樓君鴻國際酒店舉行，3月28日起至5月20日止開始徵稿，歡迎各位會員踴躍投稿。徵稿及研討會相關訊息請詳見官網 http://vlsicad2016.nsysu.edu.tw
						(Call for Papers)
● 104年度博碩士論文獎得獎名單
						恭喜各位得獎者，頒獎儀式將於105年8月VLSI Design/CAD Symposium舉行，敬請稍候通知! 

博士組




姓名
學位
論文名稱
畢業系所
指導老師


彭朋瑞
博士
應用於微波與毫米波之影像及車用雷達系統
國立台灣大學電子工程學研究所
李致毅


歐紘誌
博士
奈米類比電路之佈局合成自動化
國立台灣大學電子工程學研究所
張耀文


連唯証
博士
用於壓縮測試響應的輸出位元選擇方法
國立成功大學電機工程學系
李昆忠


劉瑋昌
博士
60 GHz 頻帶室內無線數位基頻接收機及具時序錯誤容忍功能電路之設計
國立交通大學電子工程所
周世傑楊家驤




碩士組




姓名
學位
論文名稱
畢業系所
指導老師


陳玄儒
碩士
光獵能系統之三開關單電感雙輸入降壓/升壓轉換器
國立成功大學電機所
郭泰豪


江庭瑋
碩士
運用可滿足性求解於安全賽局及低功率狀態滯留電路之可擴充性合成
國立台灣大學電子工程學研究所
江介宏


李承晏
碩士
標準元件數位流程相容之能量回收電路設計與實作
國立交通大學電子工程所
楊家驤




●臺灣積體電路設計學會獎勵學生出國參加國際研討會
						本年(105)度開始接受學生會員申請，詳情請參閱申請辦法。
						(申請辦法、申請表下載)
● 
 臺灣積體電路設計學會歡迎積體電路領域的產學研界人士加入!








　


  






 

 通訊地址：701 臺南市東區大學路1號國立成功大學電機系 奇美樓5樓95501室
 登記地址：701 臺南市東區大學路1號國立成功大學電機系 奇美樓5樓95509室
TEL：06-276-1834
  FAX：06-276-1749    
Best Viewed 1024*768 IE 5.5 + , All Rights Reserved , Produced by Hsiao-Yu Wang.




　






﻿












teacher








NCKU EE 教師個人頁面
English Version






邱瀝毅&nbsp副教授地址奇美系館3樓95309室Emaillihyih@mail.ncku.edu.twTEL+886-6-2757575 ext.62379實驗室網站連結低功率高效能超大型積體電路實驗室 
(R95316/ext.62400-2852)





學經歷
				  

研究領域
				  

著作
				  

 研究計劃
				  

 開授課程
				  

指導學生
				  

 特殊榮譽
				  




學經歷


學歷
2003美國普渡大學電機與計算機工程博士1993美國路易斯安那大學計算機工程碩士1988台灣國立成功大學電機工程學士



經歷
2010-present國立成功大學電機系副教授 2003-2009國立成功大學電機系助理教授 1998朗訊科技暑期實習生)1992-presentIEEE Member







研究領域


低功率超大型積體電路設計可重新規劃電路系統超大型積體電路電腦輔助設計







著作






期刊論文( Journal )
more
less


Tsai-Kan Chien, Lih-Yih Chiou, Shyh-Shyuan Sheu, Jing-Cian Lin, Chang-Chia Lee, Tzu-Kun Ku, Ming-Jinn Tsai, Chih-I Wu, “Low-Power MCU with Embedded ReRAM Buffers as Sensor Hub for IoT Applications,” IEEE J. Emerging and Selected Topics in Circuits and Systems, Vol. 6, No. 2, pp. 247-257, 2016.Shien-Chun Luo and Lih-Yih Chiou, "A Sub-200-mV Voltage Scalable SRAM with Tolerance of Access Failure by Self-Activated Bitline Sensing," IEEE Transactions on Circuits and Systems II: Express Briefs, Vol. 57, No. 6, pp. 440 - 445, 2010. [SCI, EI, IEEE]Yongtao Wang Wang, Hamid Mahmoodi, Lih-Yih Chiou, Hunsoo Choo, Jongsun Park, Woopyo Jeong, and Kaushik Roy, "Energy-efficient Hardware Architecture and VLSI Implementation of a Polyphase Channelizer with Applications to Subband Adaptive Filtering," Journal of Signal Processing Systems, Vol. 58, No. 2, pp.125-137, Feb 2010. [SCI,EI]Lih-Yih Chiou, Yi-Siou Chen and Chih-Hsien Lee, "System-Level Bus-Based Communication Architecture Exploration Using a Pseudo Parallel Algorithm" IEEE Trans. Computer-Aided Design of Integrated Circuits and Systems, Vol.28, No.8, pp 1213-1223, Aug. 2009. [SCI, EI, IEEE]Lih-Yih Chiou and Shien-Chun Luo, "Energy Efficient Dual Edge Triggered Level Converting Flip Flops with Symmetry in Setup Times and Insensitivity to Output Parasitics," IEEE Transactions on VLSI System, Vol. 17, No.11, pp.1659-1663, Nov. 2009. [SCI, EI, IEEE]Meng-Fan Chang, Lih-Yih Chiou, and Kuei-Ann Wen, ”Crosstalk-insensitive via-programming ROMs using content-aware design framework”, IEEE Transactions on Circuit and System II, Vol. 53, No. 6, p.p.443-447, June, 2006. [SCI, EI, IEEE]Meng-Fan Chang, Lih-Yih Chiou, and Kuei-Ann Wen, “A full code-pattern coverage high-speed embedded ROM using dynamic virtual guardian technique”, IEEE J. Solid-State Circuits, vol. 41, no.2, pp 496-506, February 2006. [SCI, EI, IEEE]Meng-Fan Chang, Lih-Yih Chiou, and Kuei-Ann Wen, “Code-pattern insensitive embedded ROMs using dynamic bitline shielding technique,” IEE Electronics Letters, vol. 41, no. 15, pp 834-835, July, 2005. [SCI,EI,IEEE]Lih-yih Chiou, Swarup Bhunia and Kaushik Roy, “ Synthesis of Application-Specific Highly Efficient Multi-more Core for Embedded Systems,” ACM Transactions on Embedded Computing Systems, Vol.4, Issue 1, pp.168-188, 2005.Mark Johnson, Dinesh Somasekhar, Lih-Yih Chiou and Kaushik Roy, “Leakage Control With Efficient Use of Transistor Stacks in Single Threshold CMOS,” IEEE Transaction on VLSI, pp. 1-5, February 2002.[SCI, EI, IEEE]Lih-Yih Chiou, Khurram Muhammand and Kaushik Roy, “Signal Strength Based Switching Activity Modeling and Estimation for DSP Applications,” VLSI Design, Vol. 12, No. 2,pp.233-243,2001. [EI, IEEE]A V. Krishnamoorthy, Lih-Yih Chiou, R G. Rozier and O. Kibar, “Concentrator circuit with multiple priority levels,”Electronics Letters, Vol. 36, No. 6,pp. 500-501, 2000. [EI, IEEE]





會議論文( Conference )
more
less


Tsai-Kan Chien, Lih-Yih Chiou, Chieh-Wen Cheng, Shyh-Shyuan Sheu, Pei-Hua Wang, Ming-Jinn Tsai, and Chih-I Wu, "Memory Access Algorithm for Low Energy CPU & GPU Heterogeneous Systems With Hybrid DRAM & NVM Memory Architecture," in Proc. IEEE Asia Pacific Conference on Circuits and Systems, 2016. (accepted)Liang-Ying Lu, Ching-Yao Chang, Zhao-Hong Chen, Bo-Ting Yeh, Tai-Hua Lu, Peng-Yu Chen, Pin-Hao Tang, Kuen-Jong Lee, Lih-Yih Chiou, Soon-Jyh Chang, Chien-Hung Tsai, Chung-Ho Chen, and Jai-Ming Lin, “A Testable and Debuggable Dual-Core System with Thermal-Aware Dynamic Voltage and Frequency Scaling,” in Proc. IEEE Asia and South Pacific Design Automation Conference, pp. 17-18, 2016. Tsai-Kan Chien, Lih-Yih Chiou, Chang-Chia Lee, Yao-Chun Chuang, Shien-Han Ke, Shyh-Shyuan Sheu, Heng-Yuan Li, Pei-Hua Wang, Tzu-Kun Ku, Ming-Jinn Tsai, and Chih-I Wu, “An Energy-Efficient Nonvolatile Microprocessor Considering Software-Hardware Interaction for Energy Harvesting Applications,” in Proc. International Symposium on VLSI Design, Automation and Test, pp. 1-4, 2016.Tsai-Kan Chien, Lih-Yih Chiou, Yao-Chun Chuang, Shyh-Shyuan Sheu, Heng-Yuan Li, Pei-Hua Wang, Tzu-Kun Ku, Ming-Jinn Tsai, and Chih-I Wu, “A Low Store Energy and Robust ReRAM-Based Flip-Flop for Normally Off Microprocessors,” in Proc. IEEE International Symposium on Circuits and Systems, pp. 2803-2806, 2016.Lih-Yih Chiou, Liang-Ying Lu, and Chieh-Yu Lin, “An Effective Matrix Compression Method for GPU-Accelerated Thermal Analysis,” in Proc. International Symposium on VLSI Design, Automation and Test, pp. 1-4, 2015.Chi-Ray Huang and Lih-Yih Chiou,"A Limited-Contention Cross-Coupled Level Shifter for Energy-Efficient Subthreshold-to-Superthreshold Voltage Conversion," in Proc. IEEE International SoC Design Conference, pp. 142-143, 2014. Lih-Yih Chiou, Chi-Ray Huang and Ming-Hung Wu, “A Power-Efficient Pulse-based In-situ Timing Error Predictor for PVT-Variation Sensitive Circuits,” in Proc. IEEE International Symposium Circuits and Systems, pp. 1215-1218, 2014Shien-Chun Luo, Chi-Ray Huang and Lih-Yih Chiou, “An Ultra-Low-Power Adaptive-Body-Bias Control for Subthreshold Circuits,” in Proc. IEEE International Symposium on VLSI Design, Automation & Test, pp. 1-4, 2014.Lih-Yih Chiou, Liang-Ying Lu, Zhao-Hong Chen, Yu-Hsiung Su, Jen-Chieh Yeh, Yi-Fan Chen and Shih-Che Lin, “System Thermal Analysis of 3D IC on ESL Virtual Platform,” IEEE International SoC Design Conference,  pp.394-397, 2013Lih-Yih Chiou, Chi-Ray Huang, Chang-Chieh Cheng and Yu-Lin Tsai , “A 300mV Sub-1pJ Differential 6T Sub-threshold SRAM with Low Energy and Variability Resilient Local Assist Circuit,” in Proc. IEEE International Symposium on Next Generation Electronics, pp. 337-340, 2013.Lih-Yih Chiou, Liang-Ying Lu, Bo-Chi Lin and Alan P. Su, “Buffer Size Minimization Method Considering Mix-Clock Domains and Discontinuous Data Access,”  in Proc. IEEE Asia Pacific Conference on Circuits and Systems, pp. 380-383, 2012.Shien-Chun Luo, Chi-Ray Huang and Lih-Yih Chiou, “Minimum Convertible Voltage Analysis for Ratioless and Robust Subthreshold Level Conversion,” in Proc. IEEE International Symposium on Circuits and Systems, pp. 2553-2556,  2012Yi-Siou Chen, Lih-Yih Chiou, Hsun-Hsiang Chang, "A fast and effective dynamic trace-based method for analyzing architectural performance," ASP-DAC 2011: 591-596Lih-Yih Chiou, Yi-Siou Chen and Ya-Lun Jian, “Energy-Aware Partitioning for On-Chip Bus Architecture using a Multi-Objective Genetic Algorithm,” in the Int. Symp. on VLSI Design, Automation & Test (VLSI-DAT 2011).Shien-Chun Luo and Lih-Yih Chiou, "A subthreshold SRAM cell with autonomous bitline-voltage clamping,"  International Symposium on Next-Generation Electronics (ISNE),  pp.150-153, 18-19 Nov. 2010.  [EI]Lih-Yih Chiou, Yi-Siou Chen and Ya-Lun Jian, “Energy-Aware Partitioning Using a Multi-Objective Genetic Algorithm,” in Proc. Int. Workshop on Synthesis And System Integration of Mixed Information Techniques, Oct. 2010, pp. 407-411.Liang-Ying Lu, Tsung-Yi Wu, Lih-Yih Chiou, and Jing-Wen Shi, "Peak Current Reduction Using an MTCMOS Technique," 2nd Asia Symposium on Quality Electronic Design, pp. 255-259, Aug. 2010. [EI]Shien-Chun Luo and Lih-Yih Chiou,"Adaptive Minimum Supply Voltage for Subthreshold Circuits Considering Noise Margin and PT Variations", IEEE International Conference on Green Circuits and Systems (ICGCS), pp. 499-503, 2010. [EI]Lih-Yih Chiou, Hsin-Ei Lim, and Yi-Siou Chen, "Aggressive look-ahead earliest deadline first algorithm", IEEE Region 10 Conference, TENCON pp. 1-4, 2007. [EI]Lih-Yih Chiou and Shien-Chun Luo, "An Energy-Efficient Dual-Edge Triggered Level-Converting Flip-Flop", International Symposium on Circuit and System (ISCAS) 2007, pp. 1157-1160, 2007. [EI]P. Manikandan, B.D. Liu, L.Y. Chiou, G. Sundar, and C.R. Mandal, “Asynchronous Design Methodology for an Efficient Implementation of Low Power ALU,” IEEE Asia Pacific Conference on Circuits and Systems (APCCAS 2006), pp. 590-593, 2006.[Best Paper Award]Yen-Ting Liu, Lih-Yih Chiou, and Soon-Jyh Chang, "Energy-Efficient Adaptive Clocking Dual Edge Sense-Amplifier Flip-Flop," International Symposium on Circuit and System (ISCAS) 2006, pp. 4329-4332, 2006. [EI]C. H. Wu, Le-Ren Chang-Chien, Lih-Yih Chiou “Active Filter Based On-Chip Step-Down DC-DC Switching Voltage Regulator”IEEE Region 10 Conference / Tencon’05, November 2005, Melbourne, Australia. [EI]Lih-Yih Chiou, Hsieh-wei Lee, Sheau-Fang Lei, and Bin-Da Liu “Design and Implementation of an Efficient Architecture for Higher Order Statistics with DWT,”IEEE International symposium on VLSI Design, Automation & Test (VLSI-TSA-DAT), pp.287-290, April 2005. [EI, IEEE]Heng-Yao Lin, Chi-Sheng Lin, Lih-Yih Chiou, Bin-Da Liu, "Leakage Current Reduction in CMOS Logic Circuits", IEEE Asia-Pacific Conference on Circuits and Systems, pp.349-352, 2004. [EI, IEEE]Meng-Fan Chang, Lih-Yih Chiou, Kuai-Ann Wen, “A LOW SUPPLY NOISE CONTENT-SENSITIVE ROM ARCHITECTURE FOR SOC,” IEEE Asia-Pacific Conference on Circuits and Systems, pp.1021-1024, May 2004. [EI, IEEE]Yongtao Wang, H. Madmoodi, Lih-Yih Chiou, Hunsoo Choo, Jongsun Park, Woopyo Jeong, and K. Roy, “Hardware Architecture and VLSI Implementation of a Low-Power High-Performance Polyphase Channelizer with Applications to Subband Adaptive Filtering,” IEEE International Conference on Acoustics, Speech, and Signal Processing, 2004 (ICASSP '04). , Vol. 5, pp.97 – 100, 2004. [EI, IEEE]Lih-Yih Chiou, Swarup Bhunia and Kaushik Roy, “Synthesis of Application-Specific Highly Efficient Multi-Mode Systems for Low-Power Applications,” Design, Automation and Test in Europe, pp.96-101, 2003. [IEEE]Lih-Yih Chiou, Khurram Muhammand and Kaushik Roy, “DSP Datapath Synthesis for Low-Power Applications,” IEEE International Conference on Acoustics, Speech, and Signal Processing, Vol. 2, pp. 1165-1168, May 2001. [EI, IEEE]L.Y. Chiou, K.M. Mahoney, K.T. Kornegay and A.M. Weiner, “Design of an Ultrafast Opti cal Processing Chip”, IEEE International Symposium on Circuits and Systems. v 4, IEEE, Piscataway, NJ, USA, pp. 109-112, 1996.Raghavi V. Cherabuddi, Lih-Yih Chiou and Magdy A. Bayoumi, “Simultaneous Parti tion, Scheduling and Allocation for Synthesis of Multiple-Chip Module Architecture,” IEEE Proceedings of the International Conference on the Economics of Design, Test, and Man ufacturing, pp.129-135, 1996. [EI]Lih-Yih Chiou, Jimmy Limqueco and M A. Bayoumi, “A VLSI architecture for modified frequency sensitive self-organizing neural network for image data compression,” Proceedings of IEEE Workshop on VLSI Signal Processing, pp. 418-424, 1994. [EI]Lih-Yih Chiou, Jimmy Limqueco, Jun Tian, C. Lursinsap and H. Chu, “Modified frequency sensitive self-organization neural network for image data compression,”World Congress on Neural Networks-San Diego. 1994 International Neural Network Society Annual Meeting. Lawrence Erlbaum Associates. Vol.1, 1994, pp. I/342-7.





專利
more
less


邱瀝毅、黃啟睿、鄭昌傑:「具維持讀取訊號的隨機存取記憶體」中華民國發明專利Lih-Yih Chiou, Tsai-Kan Chien, “Memory Cell And Content Addressable Memory Having The Same” U.S. Patent No. US 2016/0284408 A1, Sep. 29, 2016.邱瀝毅、簡才淦、鄒亦淞:「一種非揮發性靜態隨機存取記憶體」中華民國發明專利第 I545564號。(公告日: 2016/08/11)邱瀝毅、呂良盈:「積體電路熱模擬裝置及方法」中華民國發明專利第 I522830號。(公告日: 2016/03/01)邱瀝毅、簡才淦、李章嘉:「節能非揮發性微處理器」中華民國發明專利第 I522794號。(公告日: 2016/02/21)邱宏達、邱瀝毅、徐銘佑、紀培偉:「步態分析裝置與應用其之跑步運動設備」中華民國發明專利第 I517875號。(公告日: 2016/01/21)Lih-Yih Chiou, Chi-Ray Huang, Kuan-Lin Wu, “Adaptive Data-Retention-Voltage Regulating System for SRAM,” U.S. Patent 9 123 436, Sep. 1, 2015.Lih-Yih Chiou, Chi-Ray Huang, Ming-Hung Wu, “In Situ Pulse-Based Delay Variation Monitor Predicting Timing Error Caused By Process and Environmental Variation,” U.S. Patent 9 094 002, Jul. 28, 2015.邱瀝毅、黃啟睿、吳旻鴻:「具有能預測因製程與環境變異所造成時序錯誤的嵌入式脈衝時序電路系統」中華民國發明專利第 I489245號。(公告日: 2015/06/21)邱瀝毅、黃啟睿、吳冠麟:「靜態隨機存取記憶體之自適應性資料保持電壓調節系統」中華民國發明專利第 I498892號。(公告日: 2015/04/01)




其他
more
less


技術轉移技術名稱: 熱分析引擎技術;  授權單位: 國立成功大學; 接受單位: 工業技術研究院










研究計劃





國科會2004, 低功率特殊應用導向多模組式可重組化系統設計  (計劃主持人)國科會2004, 嵌入式多媒體並行處理之低功率可重置式處理器矽核—子計畫三： 用於低功率多模組式介面電路設計  (1/3)  (計劃主持人)國科會2005, 嵌入式多媒體並行處理之低功率可重置式處理器矽核—子計畫三： 用於低功率多模組式介面電路設計  (2/3)  (計劃主持人)國科會2005, 可攜式低功率之視訊單晶片系統研發與應用—子計畫三：可攜式視訊單晶片中系統層面功率消耗探究平臺之研究 (1/3) (計劃主持人)國科會2006, 嵌入式多媒體並行處理之低功率可重置式處理器矽核—子計畫三： 用於低功率多模組式介面電路設計  (3/3)  (計劃主持人)國科會2006, 可攜式低功率之視訊單晶片系統研發與應用—子計畫三：可攜式視訊單晶片中系統層面功率消耗探究平臺之研究 (2/3) (計劃主持人)國科會2007, 可攜式低功率之視訊單晶片系統研發與應用—子計畫三：可攜式視訊單晶片中系統層面功率消耗探究平臺之研究 (3/3) (計劃主持人)國科會2007, 電子系統層級設計技術開發及其在多格式系統晶片之應用－子計畫五：電子系統層級功率評估與連接功率最佳化於多格式系統單晶片應用之研究(1/3)國科會2008, 電子系統層級設計技術開發及其在多格式系統晶片之應用－子計畫五：電子系統層級功率評估與連接功率最佳化於多格式系統單晶片應用之研究(2/3)國科會2009, 電子系統層級設計技術開發及其在多格式系統晶片之應用－子計畫五：電子系統層級功率評估與連接功率最佳化於多格式系統單晶片應用之研究(3/3)國科會2010, 具易除錯特性之智慧型低功率多核心系統之設計技術研發：從電子系統層級至矽晶片層級－子計畫三：具除錯特性且考慮功率和熱管理之智慧型傳輸架構探勘(1/3)國科會2011, 具易除錯特性之智慧型低功率多核心系統之設計技術研發：從電子系統層級至矽晶片層級－子計畫三：具除錯特性且考慮功率和熱管理之智慧型傳輸架構探勘(2/3)國科會2012, 具易除錯特性之智慧型低功率多核心系統之設計技術研發：從電子系統層級至矽晶片層級－子計畫三：具除錯特性且考慮功率和熱管理之智慧型傳輸架構探勘(3/3)國科會2013,考量三維晶片平面規畫與除錯之低功耗動態調整電壓與頻率之設計方法－子計畫一：適用於高能源效益三維晶片之智慧型功率與溫度管理架構及電路之研發(1/3)國科會2014,考量三維晶片平面規畫與除錯之低功耗動態調整電壓與頻率之設計方法－子計畫一：適用於高能源效益三維晶片之智慧型功率與溫度管理架構及電路之研發(2/3)國科會2015,考量三維晶片平面規畫與除錯之低功耗動態調整電壓與頻率之設計方法－子計畫一：適用於高能源效益三維晶片之智慧型功率與溫度管理架構及電路之研發(3/3)國科會2015, 具能量效率之異質性架構系統中介語言GPU之設計與實現－子計畫三：應用於HSAIL GPU之具能耗效率系統架構設計探勘及實現科技部2016, 具能量效率之OpenCL及OpenGL HSA相容GPU系統設計與實作 (共同主持人)










開授課程

105學年下超大型積體電路電腦輔助設計概論電子學(二)電子學實驗(二)105學年上低功率超大型積體電路設計VLSI系統設計電工廠實習104學年下超大型積體電路電腦輔助設計概論電子學(二)電子學實驗(二)104學年上低功率超大型積體電路設計VLSI系統設計電工廠實習





指導學生


本學年度 實驗室成員
博士班呂良盈黃啟睿簡才淦碩士班蔡侑霖劉政威羅聖凱楊朝凱賴祈叡黃境昱胡士皇楊宗翰楊維軒楊品修吳忠翰張易溥魏柏丞張哲彬張晉維江俊興徐健棠
 

已畢業學生
博士班100陳怡秀&nbsp &nbsp羅賢君碩士班104柯盛瀚&nbsp &nbsp鄭傑文&nbsp &nbsp張啟賢103謝宗諭&nbsp &nbsp林玠佑&nbsp &nbsp林璟謙&nbsp &nbsp莊曜駿&nbsp &nbsp李章嘉102蘇鈺雄&nbsp &nbsp林暐哲&nbsp &nbsp鄒亦淞&nbsp &nbsp鄭昌傑101陳昭宏&nbsp &nbsp李宗儒100馮業駿&nbsp &nbsp蕭育書&nbsp &nbsp翁培恩&nbsp &nbsp吳冠麟&nbsp &nbsp柯柏州99歐承政&nbsp &nbsp林伯齊&nbsp &nbsp吳旻鴻98周玉珊&nbsp &nbsp黃啟睿&nbsp &nbsp張巽翔&nbsp &nbsp洪佳琪97簡亞倫&nbsp &nbsp李致賢&nbsp &nbsp陳顗合&nbsp &nbsp胡燈嬛&nbsp &nbsp吳立璿&nbsp &nbsp林惠禎&nbsp &nbsp吳炫德96郭子齊&nbsp &nbsp黃建霖&nbsp &nbsp邱詠偉&nbsp &nbsp蘇家緯&nbsp &nbsp吳俊賢95許哲懋&nbsp &nbsp高秉佑&nbsp &nbsp劉書宏&nbsp &nbsp林信義&nbsp &nbsp王育建94黃瑞祥&nbsp &nbsp楊秉勳






特殊榮譽


    (2017) 計畫主席, International Symposium on VLSI-DAT     (2016-2017) 財務長, IEEE Tainan Section    (2016) 常務共同主席, Taiwan and Japan Conference on Circuits and Systems     (2016) 教學主席, International Symposium on VLSI-DAT     (2015-2016) 主席, IEEE Tainan CASS Chapter    (2015) 指導碩士班 研究生張易溥、楊品修 – 獲得教育部104學年度大學校院積體電路設計競賽--標準元件數位電路設計組特優  (2014) 國立成功大學教學特優教師    (2013) 102年度國科會整合型計劃「績優計畫獎」，計畫主持人：李昆忠教授(總主持人)、陳中和教授、邱瀝毅教授、張順志教授、蔡建泓教授、郭致宏教授、蘇文鈺教授、林家民教授。    (2013) 指導碩士班 研究生李章嘉、林璟謙 – 獲得教育部101學年度大學校院積體電路設計競賽--數位IC組優等     (2012-2016) 共同主持人，智慧電子整合性人才培育先導型計畫-綠能電子聯盟    (2011) 執行秘書，智慧電子整合性人才培育先導型計畫-綠能電子聯盟  (2011) 國立成功大學教學優良教師    (2011) 指導碩士班 研究生黃啟睿、蔡侑霖 – 獲得教育部 99 學年度大學校院積體電路設計競賽--全客戶式設計組佳作     (2010) 指導碩士班 研究生馮業駿、蕭育書 – 獲得教育部 98 學年度大學校院積體電路設計競賽--數位IC組優等     (2008-2009) 課程開發主持人，前瞻晶片系統設計人才培育先導型計畫-異質整合系統設計    (2006-2007) 執行秘書，前瞻晶片系統設計人才培育先導行計畫-系統層級設計(SLD)聯盟    (2006) 最佳論文獎，IEEE Asia Pacific Conference on Circuits and Systems(APCCAS)









NCKU EE




COPYRIGHT © 2017 NCKU EE. All rights reserved. Designed by  K&J .



請問”彰師大”積體電路設計研究所的老師如何呢!? | Yahoo奇摩知識+




















 









   ⌂首頁信箱新聞股市名人娛樂氣象運動App下載購物中心商城拍賣更多⋁知識+汽車機車電影字典遊戲旅遊理財房地產時尚美妝折扣城   Yahoo 奇摩知識+                        👤 登入    ✉ 信箱     ⚙ 服務說明    帳號資料 服務說明 意見回報        
















Yahoo奇摩知識+ 首頁











所有分類
 
健康
 
商業與財經
 
娛樂與音樂
 
家居與園藝
 
家庭與人際關係
 
寵物
 
懷孕與育兒
 
政治與政府
 
教育與參考
 
新聞與活動
 
旅遊
 
汽車與交通
 
消費電子產品
 
環境
 
社會科學
 
社會與文化
 
科學
 
美容與造型
 
藝術與人文
 
遊戲與休閒活動
 
運動
 
電腦與網際網路
 
食品與飲料
 
餐廳與小吃
 





世界Yahoo 








阿根廷





澳洲





巴西





加拿大





法國





德國





印度





印尼





義大利





馬來西亞





墨西哥







紐西蘭





菲律賓





魁北克





新加坡





香港





西班牙





泰國





英國與愛爾蘭





美國





越南





西班牙文







關於





關於 Yahoo奇摩知識+
社群指南
排行榜
點數與等級
部落格
如何安全地使用 Yahoo奇摩

 








 教育與參考

 考試


 看另一則問題 




 


            請問”彰師大”積體電路設計研究所的老師如何呢!?
        


請問"彰師大"積體電路設計研究所的老師如何呢!? 
不知有學長學姊可以分享一下囉 
感謝!!!





 
追蹤 


 
 2 個解答 
2


檢舉不當使用









您確定要刪除此解答嗎？
是
否












 









抱歉，似乎發生一些問題。



Trending Now





 

解答














最佳解答: 
             看來老師不多 


林志明 美國馬里蘭大學  

電機工程博士 
 (04) 723-2105 #7862 類比/RF IC Design 積體所  
專任教授 

教授兼所長 zmlin@cc.ncue.edu.tw  


易序忠 國立台灣大學 

電機工程博士 
 (04) 723-2105 # 7863 超大型積體電路、低功率積體電路設計、數位/類比轉換器、數位頻率合成器、記憶體電路設計、光電半導體電路、嵌入式系統、計算機算術  積體所 

專任副教授 

副教授 scyi@cc.ncue.edu.tw  


兼任教師 

許孟庭 國立交通大學  

電資學院 博士 
 (05) 534-2601 # 4322   

光纖感測系統設計 

微波/射頻積體電路 
 積體所  
兼任教授 


其他系所支援師資 
魏凱誠 國立成功大學 

電機工程博士 
 (04) 7232105 # 7043 VLSI 

系統晶片設計 
 資工系 

專任副教授 

副教授 kcwei@cc.ncue.edu.tw  
　 






 賴永齡 國立交通大學 

電子工程博士 
 (04) 723-2105 # 7126 奈米電子、射頻微機電系統、光電半導體、微波積體電路設計、平面顯示器科技 機電系 

專任副教授 




 參考資料： 
 


周
 · 10 年前 





0
真讚



0
真遜





檢舉不當使用


意見





 




新增意見











送出












 · 剛才不久













                  發問者的評分
                















 今年評鑑沒過的那一個所~ 
如果水準不夠就不要成立呀!!! 
成立以後又不好好經營~~ 
張校長監督的責任在那 ???(以前不也都是砲聲隆隆~~如今呢 ? ?  ?) 
如果張校長有心的話應該盡快整頓一下吧~~~ 
(繁星計劃!?)





小魚
 · 10 年前 




0
真讚



0
真遜





檢舉不當使用


意見







 




新增意見











送出












 · 剛才不久













 

檢舉不當使用

 我認為此問題違反社群指南 
聊天或爭嚷、成人內容、垃圾信、侮辱其他成員、顯示更多
我認為此問題違反服務條款
對未成年兒童有害、帶有暴力或脅迫意味、騷擾或侵犯隱私權、假冒或不實陳述、欺詐或網路釣魚、 顯示更多

其他詳細資料

若您認為自己的智慧財產權受到侵害，並想提出申訴，請參閱我們的版權/智慧財產權政策

檢舉不當使用


取消




檢舉不當使用

 我認為此解答違反社群規範 
聊天或爭嚷、成人內容、垃圾信、侮辱其他成員、顯示更多
我認為此解答違反服務條款
對未成年兒童有害、帶有暴力或脅迫意味、騷擾或侵犯隱私權、假冒或不實陳述、欺詐或網路釣魚、 顯示更多

其他詳細資料

若您認為自己的智慧財產權受到侵害，並想提出申訴，請參閱我們的版權/智慧財產權政策

檢舉不當使用


取消




檢舉不當使用

 我認為此意見違反社群規範 
聊天或爭嚷、成人內容、垃圾信、侮辱其他成員、顯示更多
我認為此意見違反服務條款
對未成年兒童有害、帶有暴力或脅迫意味、騷擾或侵犯隱私權、假冒或不實陳述、欺詐或網路釣魚、 顯示更多

其他詳細資料

若您認為自己的智慧財產權受到侵害，並想提出申訴，請參閱我們的版權/智慧財產權政策

檢舉不當使用


取消



 

你可能對以下搜尋感興趣：


迎戰大學指考!

陽光沙灘的浪漫島嶼渡假

國營事業徵才

體驗海外生活學習各國語言












發問問題
通常可在幾分鐘內獲得解答！







展開»






詳細資料



詳細資料






現有問題




更多





請多詳述您的問題
上傳處理中




上傳失敗。 請上傳大於 100x100 像素的檔案
目前發生問題，請再試一次。
您只能上傳 PNG、JPG 或 JPEG 等類型的檔案。
您只能上傳 3GP、3GPP、MP4、MOV、AVI、MPG、MPEG 或 RM 等類型的檔案。
您只能上傳不超過 5 MB 的相片。
您只能上傳不超過 600 MB 的影片。
您只能上傳相片 (png, jpg, jpeg) 或影片 (3gp, 3gpp, mp4, mov, avi, mpg, mpeg, rm)。
您只能上傳相片或影片。
影片不應超過 <b>600mb/5 分鐘</b>
相片不應超過 <b>5mb</b>
影片不應超過 <b>600mb/5 分鐘</b>相片不應超過 <b>5mb</b>
  







解答問題


淡水商工餐飲日間部讀幾年？夜間部讀幾年？



 

目前是上班族 剛好6月到韓國員工旅遊 真的是太喜歡拉~~~~~~
目前有自學了發音 但感覺不是非常標準 所以想充實自己 有推薦的補習班嗎? 我在彰化 想找臺中車站附近的 謝謝?



 

翰林版 英文第二冊7到9課的單字?



 

翰林版 英文第二冊7到9課的單字?



 


發燒問題




為明年的畢業找航空業的工作，考試需準備什麼?有人有經驗的分享我，如果是補習班，只能推薦臺中市區的~?

                  4 個解答
              

 

有哪些科學治療性功能障礙的方法?

                  4 個解答
              

 

請問maca瑪卡能快速治療性功能障礙嗎?

                  4 個解答
              

 
更多問題





大大們，能幫我解決一個問題嗎　　我高中職填志願填錯了　　把慈惠醫專填在前面
如果我種了慈惠醫專的話　　那　７／１３報到當天有辦法坐校車嘛！？慈惠在屏東　我人在高雄　但我害怕沒有校車做到屏東　　想問問看當天有沒有校車　如果沒校車怎麼辦?

             4 個解答
         

 

想要出國打工度假,但英文很爛,聽說英文不錯出國打工的工作可以賺比較多的錢,如果明年底去,有推薦補習班可以幫忙惡補嗎?再麻煩大家提供一下意見,謝謝?

             9 個解答
         

 

我小孩現在國中畢業,現在要升高中,之前都在佳音補習,有沒有推薦的英文補習班,不要文理補習班那種,我的小孩很討厭要一直考試的補習班...?

             9 個解答
         

 

  








服務條款


隱私權


RSS















