TimeQuest Timing Analyzer report for sisa
Sun May 14 00:10:44 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'counter_div_clk[2]'
 12. Slow Model Setup: 'vga_controller:vga|clk_25mhz'
 13. Slow Model Setup: 'CLOCK_50'
 14. Slow Model Hold: 'CLOCK_50'
 15. Slow Model Hold: 'counter_div_clk[2]'
 16. Slow Model Hold: 'vga_controller:vga|clk_25mhz'
 17. Slow Model Recovery: 'counter_div_clk[2]'
 18. Slow Model Recovery: 'vga_controller:vga|clk_25mhz'
 19. Slow Model Recovery: 'CLOCK_50'
 20. Slow Model Removal: 'CLOCK_50'
 21. Slow Model Removal: 'vga_controller:vga|clk_25mhz'
 22. Slow Model Removal: 'counter_div_clk[2]'
 23. Slow Model Minimum Pulse Width: 'vga_controller:vga|clk_25mhz'
 24. Slow Model Minimum Pulse Width: 'CLOCK_50'
 25. Slow Model Minimum Pulse Width: 'SW[9]'
 26. Slow Model Minimum Pulse Width: 'counter_div_clk[2]'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Output Enable Times
 32. Minimum Output Enable Times
 33. Output Disable Times
 34. Minimum Output Disable Times
 35. Fast Model Setup Summary
 36. Fast Model Hold Summary
 37. Fast Model Recovery Summary
 38. Fast Model Removal Summary
 39. Fast Model Minimum Pulse Width Summary
 40. Fast Model Setup: 'counter_div_clk[2]'
 41. Fast Model Setup: 'vga_controller:vga|clk_25mhz'
 42. Fast Model Setup: 'CLOCK_50'
 43. Fast Model Hold: 'CLOCK_50'
 44. Fast Model Hold: 'counter_div_clk[2]'
 45. Fast Model Hold: 'vga_controller:vga|clk_25mhz'
 46. Fast Model Recovery: 'counter_div_clk[2]'
 47. Fast Model Recovery: 'vga_controller:vga|clk_25mhz'
 48. Fast Model Recovery: 'CLOCK_50'
 49. Fast Model Removal: 'CLOCK_50'
 50. Fast Model Removal: 'vga_controller:vga|clk_25mhz'
 51. Fast Model Removal: 'counter_div_clk[2]'
 52. Fast Model Minimum Pulse Width: 'vga_controller:vga|clk_25mhz'
 53. Fast Model Minimum Pulse Width: 'CLOCK_50'
 54. Fast Model Minimum Pulse Width: 'SW[9]'
 55. Fast Model Minimum Pulse Width: 'counter_div_clk[2]'
 56. Setup Times
 57. Hold Times
 58. Clock to Output Times
 59. Minimum Clock to Output Times
 60. Output Enable Times
 61. Minimum Output Enable Times
 62. Output Disable Times
 63. Minimum Output Disable Times
 64. Multicorner Timing Analysis Summary
 65. Setup Times
 66. Hold Times
 67. Clock to Output Times
 68. Minimum Clock to Output Times
 69. Setup Transfers
 70. Hold Transfers
 71. Recovery Transfers
 72. Removal Transfers
 73. Report TCCS
 74. Report RSKM
 75. Unconstrained Paths
 76. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; sisa                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                     ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; Clock Name                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                          ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; CLOCK_50                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                     ;
; counter_div_clk[2]           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { counter_div_clk[2] }           ;
; SW[9]                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SW[9] }                        ;
; vga_controller:vga|clk_25mhz ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { vga_controller:vga|clk_25mhz } ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+


+--------------------------------------------------------------------+
; Slow Model Fmax Summary                                            ;
+------------+-----------------+------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                   ; Note ;
+------------+-----------------+------------------------------+------+
; 14.22 MHz  ; 14.22 MHz       ; counter_div_clk[2]           ;      ;
; 152.02 MHz ; 152.02 MHz      ; CLOCK_50                     ;      ;
; 187.76 MHz ; 187.76 MHz      ; vga_controller:vga|clk_25mhz ;      ;
+------------+-----------------+------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------+
; Slow Model Setup Summary                               ;
+------------------------------+---------+---------------+
; Clock                        ; Slack   ; End Point TNS ;
+------------------------------+---------+---------------+
; counter_div_clk[2]           ; -69.342 ; -12209.574    ;
; vga_controller:vga|clk_25mhz ; -68.351 ; -14716.320    ;
; CLOCK_50                     ; -64.980 ; -7679.893     ;
+------------------------------+---------+---------------+


+-------------------------------------------------------+
; Slow Model Hold Summary                               ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -2.695 ; -5.390        ;
; counter_div_clk[2]           ; 0.445  ; 0.000         ;
; vga_controller:vga|clk_25mhz ; 0.445  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow Model Recovery Summary                           ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; counter_div_clk[2]           ; -0.527 ; -8.224        ;
; vga_controller:vga|clk_25mhz ; -0.131 ; -2.620        ;
; CLOCK_50                     ; 0.291  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow Model Removal Summary                            ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -0.039 ; -0.039        ;
; vga_controller:vga|clk_25mhz ; 0.383  ; 0.000         ;
; counter_div_clk[2]           ; 0.386  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; vga_controller:vga|clk_25mhz ; -2.064 ; -1807.736     ;
; CLOCK_50                     ; -1.631 ; -1151.533     ;
; SW[9]                        ; -1.631 ; -1.631        ;
; counter_div_clk[2]           ; -0.611 ; -377.598      ;
+------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'counter_div_clk[2]'                                                                                                                                      ;
+---------+------------------------------------+-------------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                                   ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+-------------------------------------------+--------------------+--------------------+--------------+------------+------------+
; -69.342 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~98  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 70.381     ;
; -69.256 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~98  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 70.295     ;
; -69.225 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~114 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 70.264     ;
; -69.172 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~98  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 70.211     ;
; -69.169 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~124 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 70.205     ;
; -69.165 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~140 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 70.201     ;
; -69.139 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~114 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 70.178     ;
; -69.119 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~138 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 70.155     ;
; -69.118 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~122 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 70.154     ;
; -69.090 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~130 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 70.128     ;
; -69.083 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~124 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 70.119     ;
; -69.079 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~35  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 70.116     ;
; -69.079 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~140 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 70.115     ;
; -69.075 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~99  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 70.110     ;
; -69.061 ; proc:pro0|unidad_control:c0|ir[11] ; proc:pro0|datapath:e0|regfile:reg0|br~98  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.003      ; 70.102     ;
; -69.055 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~114 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 70.094     ;
; -69.033 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~138 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 70.069     ;
; -69.032 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~122 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 70.068     ;
; -69.016 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~82  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 70.050     ;
; -69.016 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~34  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 70.050     ;
; -69.009 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~136 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 70.047     ;
; -69.005 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~98  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 70.044     ;
; -69.004 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~130 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 70.042     ;
; -69.002 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~48  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 70.036     ;
; -68.999 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~24  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 70.036     ;
; -68.999 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~124 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 70.035     ;
; -68.996 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~88  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 70.034     ;
; -68.995 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~140 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 70.031     ;
; -68.994 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~120 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 70.032     ;
; -68.993 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~35  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 70.030     ;
; -68.989 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~99  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 70.024     ;
; -68.949 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~127 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 69.987     ;
; -68.949 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~95  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 69.987     ;
; -68.949 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~138 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 69.985     ;
; -68.948 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~122 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 69.984     ;
; -68.944 ; proc:pro0|unidad_control:c0|ir[11] ; proc:pro0|datapath:e0|regfile:reg0|br~114 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.003      ; 69.985     ;
; -68.938 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~115 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 69.973     ;
; -68.930 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~82  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 69.964     ;
; -68.930 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~34  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 69.964     ;
; -68.928 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~93  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 69.967     ;
; -68.928 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~109 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 69.967     ;
; -68.927 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~47  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 69.961     ;
; -68.925 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~128 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 69.964     ;
; -68.923 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~136 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 69.961     ;
; -68.922 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~63  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 69.956     ;
; -68.920 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~130 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 69.958     ;
; -68.916 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~48  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 69.950     ;
; -68.913 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~24  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 69.950     ;
; -68.910 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~88  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 69.948     ;
; -68.909 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~35  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 69.946     ;
; -68.908 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~120 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 69.946     ;
; -68.905 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~86  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 69.940     ;
; -68.905 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~99  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 69.940     ;
; -68.903 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~102 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 69.938     ;
; -68.900 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~56  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 69.935     ;
; -68.895 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~92  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 69.930     ;
; -68.894 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~108 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 69.929     ;
; -68.888 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~114 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 69.927     ;
; -68.888 ; proc:pro0|unidad_control:c0|ir[11] ; proc:pro0|datapath:e0|regfile:reg0|br~124 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 69.926     ;
; -68.884 ; proc:pro0|unidad_control:c0|ir[11] ; proc:pro0|datapath:e0|regfile:reg0|br~140 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 69.922     ;
; -68.883 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~80  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.011     ; 69.910     ;
; -68.863 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~127 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 69.901     ;
; -68.863 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~95  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 69.901     ;
; -68.855 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~29  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 69.889     ;
; -68.854 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~77  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 69.888     ;
; -68.852 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~115 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 69.887     ;
; -68.847 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~64  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 69.881     ;
; -68.846 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~82  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 69.880     ;
; -68.846 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~34  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 69.880     ;
; -68.842 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~93  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 69.881     ;
; -68.842 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~109 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 69.881     ;
; -68.841 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~47  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 69.875     ;
; -68.839 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~136 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 69.877     ;
; -68.839 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~128 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 69.878     ;
; -68.838 ; proc:pro0|unidad_control:c0|ir[11] ; proc:pro0|datapath:e0|regfile:reg0|br~138 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 69.876     ;
; -68.837 ; proc:pro0|unidad_control:c0|ir[11] ; proc:pro0|datapath:e0|regfile:reg0|br~122 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 69.875     ;
; -68.836 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~63  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 69.870     ;
; -68.832 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~48  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 69.866     ;
; -68.832 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~124 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 69.868     ;
; -68.829 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~24  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 69.866     ;
; -68.828 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~140 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 69.864     ;
; -68.826 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~88  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 69.864     ;
; -68.824 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~120 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 69.862     ;
; -68.819 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~86  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 69.854     ;
; -68.817 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~102 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 69.852     ;
; -68.814 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~147 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 69.850     ;
; -68.814 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~56  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 69.849     ;
; -68.811 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~131 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 69.847     ;
; -68.809 ; proc:pro0|unidad_control:c0|ir[11] ; proc:pro0|datapath:e0|regfile:reg0|br~130 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.002      ; 69.849     ;
; -68.809 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~92  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 69.844     ;
; -68.808 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~108 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 69.843     ;
; -68.798 ; proc:pro0|unidad_control:c0|ir[11] ; proc:pro0|datapath:e0|regfile:reg0|br~35  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 69.837     ;
; -68.797 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~80  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.011     ; 69.824     ;
; -68.794 ; proc:pro0|unidad_control:c0|ir[11] ; proc:pro0|datapath:e0|regfile:reg0|br~99  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 69.831     ;
; -68.782 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~138 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 69.818     ;
; -68.781 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~122 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 69.817     ;
; -68.779 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~127 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 69.817     ;
; -68.779 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~95  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 69.817     ;
; -68.774 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~90  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 69.809     ;
; -68.774 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~106 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 69.809     ;
+---------+------------------------------------+-------------------------------------------+--------------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'vga_controller:vga|clk_25mhz'                                                                                                                                                                                                                              ;
+---------+------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------------+------------------------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                                                                                                                           ; Launch Clock       ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------------+------------------------------+--------------+------------+------------+
; -68.351 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.054      ; 69.365     ;
; -68.265 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.054      ; 69.279     ;
; -68.181 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.054      ; 69.195     ;
; -68.070 ; proc:pro0|unidad_control:c0|ir[11] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.056      ; 69.086     ;
; -68.045 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.062      ; 69.067     ;
; -68.019 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.070      ; 69.049     ;
; -68.018 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.068      ; 69.046     ;
; -68.014 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.054      ; 69.028     ;
; -68.000 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.072      ; 69.032     ;
; -67.996 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.070      ; 69.026     ;
; -67.993 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.064      ; 69.017     ;
; -67.987 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.054      ; 69.001     ;
; -67.981 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.055      ; 68.996     ;
; -67.977 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.064      ; 69.001     ;
; -67.976 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.075      ; 69.011     ;
; -67.975 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.062      ; 68.997     ;
; -67.959 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.062      ; 68.981     ;
; -67.957 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.068      ; 68.985     ;
; -67.946 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.063      ; 68.969     ;
; -67.933 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.070      ; 68.963     ;
; -67.932 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.068      ; 68.960     ;
; -67.914 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.072      ; 68.946     ;
; -67.910 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.070      ; 68.940     ;
; -67.907 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.064      ; 68.931     ;
; -67.901 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.054      ; 68.915     ;
; -67.895 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.055      ; 68.910     ;
; -67.891 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.064      ; 68.915     ;
; -67.890 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.075      ; 68.925     ;
; -67.889 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.062      ; 68.911     ;
; -67.875 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.062      ; 68.897     ;
; -67.871 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.068      ; 68.899     ;
; -67.860 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.063      ; 68.883     ;
; -67.849 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.070      ; 68.879     ;
; -67.848 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.068      ; 68.876     ;
; -67.830 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.072      ; 68.862     ;
; -67.826 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.070      ; 68.856     ;
; -67.823 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.064      ; 68.847     ;
; -67.817 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.054      ; 68.831     ;
; -67.811 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.055      ; 68.826     ;
; -67.808 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg1 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.054      ; 68.822     ;
; -67.807 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.064      ; 68.831     ;
; -67.806 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.075      ; 68.841     ;
; -67.805 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.062      ; 68.827     ;
; -67.787 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.068      ; 68.815     ;
; -67.776 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.063      ; 68.799     ;
; -67.774 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_address_reg1 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.070      ; 68.804     ;
; -67.764 ; proc:pro0|unidad_control:c0|ir[11] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.064      ; 68.788     ;
; -67.761 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg1 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.064      ; 68.785     ;
; -67.753 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_address_reg1 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.062      ; 68.775     ;
; -67.746 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg1 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.068      ; 68.774     ;
; -67.743 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg1 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.055      ; 68.758     ;
; -67.738 ; proc:pro0|unidad_control:c0|ir[11] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.072      ; 68.770     ;
; -67.737 ; proc:pro0|unidad_control:c0|ir[11] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.070      ; 68.767     ;
; -67.722 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg1 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.054      ; 68.736     ;
; -67.719 ; proc:pro0|unidad_control:c0|ir[11] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.074      ; 68.753     ;
; -67.715 ; proc:pro0|unidad_control:c0|ir[11] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.072      ; 68.747     ;
; -67.712 ; proc:pro0|unidad_control:c0|ir[11] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.066      ; 68.738     ;
; -67.708 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.062      ; 68.730     ;
; -67.706 ; proc:pro0|unidad_control:c0|ir[11] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.056      ; 68.722     ;
; -67.700 ; proc:pro0|unidad_control:c0|ir[11] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.057      ; 68.717     ;
; -67.696 ; proc:pro0|unidad_control:c0|ir[9]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.062      ; 68.718     ;
; -67.696 ; proc:pro0|unidad_control:c0|ir[11] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.066      ; 68.722     ;
; -67.695 ; proc:pro0|unidad_control:c0|ir[11] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.077      ; 68.732     ;
; -67.694 ; proc:pro0|unidad_control:c0|ir[11] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.064      ; 68.718     ;
; -67.688 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_address_reg1 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.070      ; 68.718     ;
; -67.682 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.070      ; 68.712     ;
; -67.681 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.068      ; 68.709     ;
; -67.678 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.080      ; 68.718     ;
; -67.676 ; proc:pro0|unidad_control:c0|ir[11] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.070      ; 68.706     ;
; -67.675 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg1 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.064      ; 68.699     ;
; -67.674 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.055      ; 68.689     ;
; -67.669 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.077      ; 68.706     ;
; -67.667 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_address_reg1 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.062      ; 68.689     ;
; -67.665 ; proc:pro0|unidad_control:c0|ir[11] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.065      ; 68.690     ;
; -67.664 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.063      ; 68.687     ;
; -67.663 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.069      ; 68.692     ;
; -67.663 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.072      ; 68.695     ;
; -67.660 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg1 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.068      ; 68.688     ;
; -67.659 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.070      ; 68.689     ;
; -67.657 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg1 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.055      ; 68.672     ;
; -67.656 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.064      ; 68.680     ;
; -67.650 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.054      ; 68.664     ;
; -67.644 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.055      ; 68.659     ;
; -67.640 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.064      ; 68.664     ;
; -67.639 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.075      ; 68.674     ;
; -67.638 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg1 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.054      ; 68.652     ;
; -67.638 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.062      ; 68.660     ;
; -67.637 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.079      ; 68.676     ;
; -67.623 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.073      ; 68.656     ;
; -67.620 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.068      ; 68.648     ;
; -67.615 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.072      ; 68.647     ;
; -67.613 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.073      ; 68.646     ;
; -67.610 ; proc:pro0|unidad_control:c0|ir[10] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.054      ; 68.624     ;
; -67.609 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.063      ; 68.632     ;
; -67.604 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_address_reg1 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.070      ; 68.634     ;
; -67.603 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.075      ; 68.638     ;
; -67.592 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.069      ; 68.621     ;
; -67.592 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.080      ; 68.632     ;
; -67.591 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg1 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.064      ; 68.615     ;
; -67.590 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.079      ; 68.629     ;
+---------+------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                                                 ;
+---------+-----------------------------------------------------+--------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                           ; To Node                                          ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------+--------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -64.980 ; proc:pro0|unidad_control:c0|ir[12]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.423      ; 66.441     ;
; -64.894 ; proc:pro0|unidad_control:c0|ir[14]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.423      ; 66.355     ;
; -64.810 ; proc:pro0|unidad_control:c0|ir[15]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.423      ; 66.271     ;
; -64.699 ; proc:pro0|unidad_control:c0|ir[11]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 66.162     ;
; -64.643 ; proc:pro0|unidad_control:c0|ir[13]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.423      ; 66.104     ;
; -64.325 ; proc:pro0|unidad_control:c0|ir[9]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.431      ; 65.794     ;
; -64.239 ; proc:pro0|unidad_control:c0|ir[10]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.423      ; 65.700     ;
; -64.204 ; proc:pro0|unidad_control:c0|ir[1]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.426      ; 65.668     ;
; -64.116 ; proc:pro0|unidad_control:c0|ir[7]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.423      ; 65.577     ;
; -64.110 ; proc:pro0|unidad_control:c0|ir[0]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.426      ; 65.574     ;
; -64.050 ; proc:pro0|unidad_control:c0|ir[8]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.429      ; 65.517     ;
; -64.042 ; proc:pro0|unidad_control:c0|ir[6]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.423      ; 65.503     ;
; -63.976 ; proc:pro0|unidad_control:c0|ir[3]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.426      ; 65.440     ;
; -63.728 ; proc:pro0|unidad_control:c0|ir[4]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.428      ; 65.194     ;
; -63.684 ; proc:pro0|unidad_control:c0|ir[2]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 65.147     ;
; -63.182 ; proc:pro0|datapath:e0|regfile:reg0|br~39            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.424      ; 64.644     ;
; -62.877 ; proc:pro0|datapath:e0|regfile:reg0|br~55            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.426      ; 64.341     ;
; -62.638 ; proc:pro0|datapath:e0|regfile:reg0|br~134           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 64.101     ;
; -62.592 ; proc:pro0|datapath:e0|regfile:reg0|br~86            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.426      ; 64.056     ;
; -62.586 ; proc:pro0|unidad_control:c0|ir[5]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.429      ; 64.053     ;
; -62.575 ; proc:pro0|datapath:e0|regfile:reg0|br~131           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 64.038     ;
; -62.534 ; proc:pro0|datapath:e0|regfile:reg0|br~40            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.424      ; 63.996     ;
; -62.517 ; proc:pro0|datapath:e0|regfile:reg0|br~38            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.424      ; 63.979     ;
; -62.494 ; proc:pro0|datapath:e0|regfile:reg0|br~20            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.424      ; 63.956     ;
; -62.475 ; proc:pro0|datapath:e0|regfile:reg0|br~118           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.423      ; 63.936     ;
; -62.450 ; proc:pro0|datapath:e0|regfile:reg0|br~41            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.424      ; 63.912     ;
; -62.414 ; proc:pro0|datapath:e0|regfile:reg0|br~36            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.424      ; 63.876     ;
; -62.381 ; proc:pro0|datapath:e0|regfile:reg0|br~57            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.429      ; 63.848     ;
; -62.369 ; proc:pro0|datapath:e0|regfile:reg0|br~116           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 63.832     ;
; -62.346 ; proc:pro0|datapath:e0|regfile:reg0|br~51            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.427      ; 63.811     ;
; -62.304 ; proc:pro0|datapath:e0|regfile:reg0|br~26            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.427      ; 63.769     ;
; -62.287 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][4]  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 63.750     ;
; -62.284 ; proc:pro0|datapath:e0|regfile:reg0|br~120           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.423      ; 63.745     ;
; -62.280 ; proc:pro0|unidad_control:c0|multi:m0|estado.DEMW    ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.427      ; 63.745     ;
; -62.260 ; proc:pro0|datapath:e0|regfile:reg0|br~23            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.427      ; 63.725     ;
; -62.228 ; proc:pro0|datapath:e0|regfile:reg0|br~35            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.424      ; 63.690     ;
; -62.207 ; proc:pro0|datapath:e0|regfile:reg0|br~122           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 63.670     ;
; -62.181 ; proc:pro0|datapath:e0|regfile:reg0|br~136           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.423      ; 63.642     ;
; -62.138 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][1]  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.427      ; 63.603     ;
; -62.113 ; proc:pro0|datapath:e0|regfile:reg0|br~42            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.427      ; 63.578     ;
; -62.063 ; proc:pro0|datapath:e0|regfile:reg0|br~25            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.427      ; 63.528     ;
; -62.025 ; proc:pro0|datapath:e0|regfile:reg0|br~119           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 63.488     ;
; -62.002 ; proc:pro0|datapath:e0|regfile:reg0|br~22            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.424      ; 63.464     ;
; -61.953 ; proc:pro0|datapath:e0|regfile:reg0|br~147           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 63.416     ;
; -61.927 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][0]  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.428      ; 63.393     ;
; -61.915 ; proc:pro0|datapath:e0|regfile:reg0|br~104           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.424      ; 63.377     ;
; -61.877 ; proc:pro0|datapath:e0|regfile:reg0|br~132           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 63.340     ;
; -61.875 ; proc:pro0|datapath:e0|regfile:reg0|br~84            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.426      ; 63.339     ;
; -61.847 ; proc:pro0|datapath:e0|regfile:reg0|br~99            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.426      ; 63.311     ;
; -61.844 ; proc:pro0|datapath:e0|regfile:reg0|br~59            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.423      ; 63.305     ;
; -61.838 ; proc:pro0|datapath:e0|regfile:reg0|br~121           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 63.301     ;
; -61.832 ; proc:pro0|datapath:e0|regfile:reg0|br~37            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.424      ; 63.294     ;
; -61.813 ; proc:pro0|datapath:e0|regfile:reg0|br~125           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.430      ; 63.281     ;
; -61.790 ; proc:pro0|datapath:e0|regfile:reg0|br~54            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 63.253     ;
; -61.757 ; proc:pro0|datapath:e0|regfile:reg0|br~88            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.423      ; 63.218     ;
; -61.751 ; proc:pro0|datapath:e0|regfile:reg0|br~53            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.426      ; 63.215     ;
; -61.741 ; proc:pro0|datapath:e0|regfile:reg0|br~138           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 63.204     ;
; -61.736 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][5]  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.427      ; 63.201     ;
; -61.714 ; proc:pro0|datapath:e0|regfile:reg0|br~45            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.427      ; 63.179     ;
; -61.701 ; proc:pro0|datapath:e0|regfile:reg0|br~28            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.427      ; 63.166     ;
; -61.694 ; proc:pro0|datapath:e0|regfile:reg0|br~43            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.424      ; 63.156     ;
; -61.688 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][6]  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.428      ; 63.154     ;
; -61.687 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][2]  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.427      ; 63.152     ;
; -61.679 ; proc:pro0|datapath:e0|regfile:reg0|br~123           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.422      ; 63.139     ;
; -61.640 ; proc:pro0|datapath:e0|regfile:reg0|br~24            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.424      ; 63.102     ;
; -61.632 ; proc:pro0|datapath:e0|regfile:reg0|br~58            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.427      ; 63.097     ;
; -61.630 ; proc:pro0|datapath:e0|regfile:reg0|br~141           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.431      ; 63.099     ;
; -61.621 ; proc:pro0|datapath:e0|regfile:reg0|br~85            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.423      ; 63.082     ;
; -61.610 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][15] ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.427      ; 63.075     ;
; -61.605 ; proc:pro0|datapath:e0|regfile:reg0|br~124           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 63.068     ;
; -61.602 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][7]  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.427      ; 63.067     ;
; -61.601 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][3]  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.427      ; 63.066     ;
; -61.585 ; proc:pro0|datapath:e0|regfile:reg0|br~21            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.424      ; 63.047     ;
; -61.568 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][10] ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.428      ; 63.034     ;
; -61.544 ; proc:pro0|datapath:e0|regfile:reg0|br~83            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.423      ; 63.005     ;
; -61.511 ; proc:pro0|datapath:e0|regfile:reg0|br~61            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.427      ; 62.976     ;
; -61.504 ; proc:pro0|datapath:e0|regfile:reg0|br~60            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.429      ; 62.971     ;
; -61.502 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][1]  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.424      ; 62.964     ;
; -61.500 ; proc:pro0|datapath:e0|regfile:reg0|br~135           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 62.963     ;
; -61.485 ; proc:pro0|datapath:e0|regfile:reg0|br~117           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.423      ; 62.946     ;
; -61.464 ; proc:pro0|datapath:e0|regfile:reg0|br~72            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.424      ; 62.926     ;
; -61.448 ; proc:pro0|datapath:e0|regfile:reg0|br~44            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.427      ; 62.913     ;
; -61.441 ; proc:pro0|datapath:e0|regfile:reg0|br~115           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.426      ; 62.905     ;
; -61.402 ; proc:pro0|datapath:e0|regfile:reg0|br~137           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 62.865     ;
; -61.395 ; proc:pro0|datapath:e0|regfile:reg0|br~100           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.426      ; 62.859     ;
; -61.388 ; proc:pro0|datapath:e0|regfile:reg0|br~91            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.422      ; 62.848     ;
; -61.360 ; proc:pro0|datapath:e0|regfile:reg0|br~67            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.426      ; 62.824     ;
; -61.348 ; proc:pro0|datapath:e0|regfile:reg0|br~133           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.423      ; 62.809     ;
; -61.348 ; proc:pro0|datapath:e0|regfile:reg0|br~71            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.427      ; 62.813     ;
; -61.346 ; proc:pro0|datapath:e0|regfile:reg0|br~102           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.426      ; 62.810     ;
; -61.344 ; proc:pro0|datapath:e0|regfile:reg0|br~73            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.427      ; 62.809     ;
; -61.340 ; proc:pro0|datapath:e0|regfile:reg0|br~48            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.427      ; 62.805     ;
; -61.316 ; proc:pro0|datapath:e0|regfile:reg0|br~74            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.426      ; 62.780     ;
; -61.285 ; proc:pro0|datapath:e0|regfile:reg0|br~92            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.426      ; 62.749     ;
; -61.269 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][5]  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.428      ; 62.735     ;
; -61.222 ; proc:pro0|datapath:e0|regfile:reg0|br~69            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.424      ; 62.684     ;
; -61.209 ; proc:pro0|datapath:e0|regfile:reg0|br~70            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.426      ; 62.673     ;
; -61.179 ; proc:pro0|datapath:e0|regfile:reg0|br~52            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.426      ; 62.643     ;
; -61.178 ; proc:pro0|datapath:e0|regfile:reg0|br~27            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.424      ; 62.640     ;
; -61.151 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][0]  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.432      ; 62.621     ;
+---------+-----------------------------------------------------+--------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                                                                  ;
+--------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                     ; To Node                                                                                                       ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; -2.695 ; counter_div_clk[2]                                                                                            ; counter_div_clk[2]                                                                                            ; counter_div_clk[2]           ; CLOCK_50    ; 0.000        ; 2.863      ; 0.731      ;
; -2.695 ; vga_controller:vga|clk_25mhz                                                                                  ; vga_controller:vga|clk_25mhz                                                                                  ; vga_controller:vga|clk_25mhz ; CLOCK_50    ; 0.000        ; 2.863      ; 0.731      ;
; -2.195 ; counter_div_clk[2]                                                                                            ; counter_div_clk[2]                                                                                            ; counter_div_clk[2]           ; CLOCK_50    ; -0.500       ; 2.863      ; 0.731      ;
; -2.195 ; vga_controller:vga|clk_25mhz                                                                                  ; vga_controller:vga|clk_25mhz                                                                                  ; vga_controller:vga|clk_25mhz ; CLOCK_50    ; -0.500       ; 2.863      ; 0.731      ;
; 0.445  ; counter_div_clk[0]                                                                                            ; counter_div_clk[0]                                                                                            ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; counter_div_clk[1]                                                                                            ; counter_div_clk[1]                                                                                            ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_h                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_h                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_l                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_l                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_l                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_l                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[2]                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[2]                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[3]                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[3]                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[0]                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[0]                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[1]                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[1]                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_wait_keyboard_ack     ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_wait_keyboard_ack     ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_error_no_keyboard_ack ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_error_no_keyboard_ack ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_done_recovery         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_done_recovery         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|hold_released                        ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|hold_released                        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|right_shift_key                      ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|right_shift_key                      ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|left_shift_key                       ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|left_shift_key                       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m2_state                             ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m2_state                             ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_released                          ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_released                          ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|contador_milisegundos[0]                                                                    ; controlador_IO:io|contador_milisegundos[0]                                                                    ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|data_ready                                                     ; controlador_IO:io|keyboard_controller:keyboard|data_ready                                                     ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|br_io[16][0]                                                                                ; controlador_IO:io|br_io[16][0]                                                                                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|state                                                          ; controlador_IO:io|keyboard_controller:keyboard|state                                                          ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.620  ; counter_div_clk[0]                                                                                            ; counter_div_clk[2]                                                                                            ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.906      ;
; 0.620  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[11]               ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[11]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.906      ;
; 0.623  ; counter_div_clk[0]                                                                                            ; counter_div_clk[1]                                                                                            ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.909      ;
; 0.625  ; controlador_IO:io|contador_ciclos[15]                                                                         ; controlador_IO:io|contador_ciclos[15]                                                                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.911      ;
; 0.629  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[7]                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[7]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.915      ;
; 0.638  ; controlador_IO:io|contador_milisegundos[15]                                                                   ; controlador_IO:io|contador_milisegundos[15]                                                                   ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.924      ;
; 0.647  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_falling_edge_marker   ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_l                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.933      ;
; 0.717  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[3]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.867      ; 3.870      ;
; 0.717  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[2]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.867      ; 3.870      ;
; 0.717  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[1]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.867      ; 3.870      ;
; 0.717  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[8]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.867      ; 3.870      ;
; 0.717  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[7]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.867      ; 3.870      ;
; 0.717  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[5]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.867      ; 3.870      ;
; 0.738  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[0]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.866      ; 3.890      ;
; 0.738  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[10]                                ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.866      ; 3.890      ;
; 0.738  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[9]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.866      ; 3.890      ;
; 0.751  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[6]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.868      ; 3.905      ;
; 0.751  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[4]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.868      ; 3.905      ;
; 0.766  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[10]                                ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[9]                                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.052      ;
; 0.773  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_l                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_wait_clk_h            ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.059      ;
; 0.787  ; controlador_IO:io|contador_ciclos[12]                                                                         ; controlador_IO:io|br_io[20][12]                                                                               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.073      ;
; 0.791  ; controlador_IO:io|contador_ciclos[13]                                                                         ; controlador_IO:io|br_io[20][13]                                                                               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.077      ;
; 0.835  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[2]                                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[1]                                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.121      ;
; 0.870  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_l                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_rising_edge_marker    ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.155      ;
; 0.876  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|ps2_clk_s                            ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_rising_edge_marker    ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.162      ;
; 0.877  ; controlador_IO:io|contador_ciclos[14]                                                                         ; controlador_IO:io|br_io[20][14]                                                                               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.162      ;
; 0.883  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[1]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.865      ; 4.034      ;
; 0.907  ; controlador_IO:io|br_io[50][0]                                                                                ; controlador_IO:io|rd_io[0]                                                                                    ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.193      ;
; 0.919  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[0]                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.865      ; 4.070      ;
; 0.922  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[3]                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.865      ; 4.073      ;
; 0.922  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[1]                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.865      ; 4.073      ;
; 0.925  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|state                                                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.869      ; 4.080      ;
; 0.926  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[2]                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.865      ; 4.077      ;
; 0.937  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|hold_released                        ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.869      ; 4.092      ;
; 0.938  ; controlador_IO:io|contador_ciclos[9]                                                                          ; controlador_IO:io|contador_ciclos[9]                                                                          ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.224      ;
; 0.945  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_h                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.866      ; 4.097      ;
; 0.945  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_l                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.866      ; 4.097      ;
; 0.945  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_wait_clk_h            ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.866      ; 4.097      ;
; 0.945  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_l                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.866      ; 4.097      ;
; 0.945  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_wait_keyboard_ack     ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.866      ; 4.097      ;
; 0.945  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_error_no_keyboard_ack ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.866      ; 4.097      ;
; 0.945  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_done_recovery         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.866      ; 4.097      ;
; 0.945  ; controlador_IO:io|contador_milisegundos[1]                                                                    ; controlador_IO:io|contador_milisegundos[1]                                                                    ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.231      ;
; 0.946  ; controlador_IO:io|contador_milisegundos[9]                                                                    ; controlador_IO:io|contador_milisegundos[9]                                                                    ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.232      ;
; 0.947  ; controlador_IO:io|contador_milisegundos[7]                                                                    ; controlador_IO:io|contador_milisegundos[7]                                                                    ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.233      ;
; 0.947  ; controlador_IO:io|contador_milisegundos[11]                                                                   ; controlador_IO:io|contador_milisegundos[11]                                                                   ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.233      ;
; 0.947  ; controlador_IO:io|contador_milisegundos[13]                                                                   ; controlador_IO:io|contador_milisegundos[13]                                                                   ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.233      ;
; 0.948  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[7]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.869      ; 4.103      ;
; 0.948  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[6]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.869      ; 4.103      ;
; 0.948  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[5]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.869      ; 4.103      ;
; 0.948  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[3]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.869      ; 4.103      ;
; 0.948  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[2]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.869      ; 4.103      ;
; 0.948  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[4]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.869      ; 4.103      ;
; 0.948  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[0]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.869      ; 4.103      ;
; 0.953  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|right_shift_key                      ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.865      ; 4.104      ;
; 0.953  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|left_shift_key                       ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.865      ; 4.104      ;
; 0.955  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_released                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.869      ; 4.110      ;
; 0.962  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[2]                          ; controlador_IO:io|keyboard_controller:keyboard|read_char[2]                                                   ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.248      ;
; 0.963  ; counter_div_clk[1]                                                                                            ; counter_div_clk[2]                                                                                            ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.249      ;
; 0.968  ; controlador_IO:io|contador_ciclos[4]                                                                          ; controlador_IO:io|contador_ciclos[4]                                                                          ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.254      ;
; 0.972  ; controlador_IO:io|contador_ciclos[14]                                                                         ; controlador_IO:io|contador_ciclos[14]                                                                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.258      ;
; 0.975  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[7]                ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[7]                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.261      ;
; 0.976  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[5]                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[5]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.976  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[9]                ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[9]                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.976  ; controlador_IO:io|contador_milisegundos[2]                                                                    ; controlador_IO:io|contador_milisegundos[2]                                                                    ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.977  ; controlador_IO:io|contador_milisegundos[4]                                                                    ; controlador_IO:io|contador_milisegundos[4]                                                                    ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; controlador_IO:io|contador_milisegundos[14]                                                                   ; controlador_IO:io|contador_milisegundos[14]                                                                   ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.980  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[0]                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[0]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.266      ;
; 0.981  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[3]                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[3]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.267      ;
; 0.984  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[0]                ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[0]                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.270      ;
; 0.984  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[2]                ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[2]                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.270      ;
; 0.985  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[5]                ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[5]                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.271      ;
; 0.986  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_h                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_l                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.272      ;
; 0.987  ; controlador_IO:io|contador_milisegundos[3]                                                                    ; controlador_IO:io|contador_milisegundos[3]                                                                    ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.273      ;
; 0.987  ; controlador_IO:io|contador_milisegundos[5]                                                                    ; controlador_IO:io|contador_milisegundos[5]                                                                    ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.273      ;
+--------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'counter_div_clk[2]'                                                                                                                                                                     ;
+-------+-------------------------------------------------------+--------------------------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                                ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+--------------------------------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.445 ; proc:pro0|unidad_control:c0|new_pc[0]                 ; proc:pro0|unidad_control:c0|new_pc[0]                  ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; controlador_IO:io|pulsadores:key0|current_interrupt   ; controlador_IO:io|pulsadores:key0|current_interrupt    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.636 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][1]    ; proc:pro0|unidad_control:c0|multi:m0|estado.FETCH      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.922      ;
; 0.895 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS       ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][3]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 1.181      ;
; 0.955 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][15]   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][15]    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.001      ; 1.242      ;
; 0.996 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][14]   ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][14]    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.003      ; 1.285      ;
; 1.004 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][5]    ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][5]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.001      ; 1.291      ;
; 1.006 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][3]    ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][3]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.001      ; 1.293      ;
; 1.040 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][2]    ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][2]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.001     ; 1.325      ;
; 1.203 ; controlador_IO:io|interruptores:sw0|state[6]~25       ; controlador_IO:io|interruptores:sw0|state[6]~_emulated ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.408     ; 0.581      ;
; 1.209 ; controlador_IO:io|interruptores:sw0|state[7]~29       ; controlador_IO:io|interruptores:sw0|state[7]~_emulated ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.409     ; 0.586      ;
; 1.209 ; controlador_IO:io|interruptores:sw0|state[1]~5        ; controlador_IO:io|interruptores:sw0|state[1]~_emulated ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.409     ; 0.586      ;
; 1.277 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][13]   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][13]    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.001      ; 1.564      ;
; 1.283 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][11]   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][11]    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.004      ; 1.573      ;
; 1.284 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][8]    ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][8]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.001      ; 1.571      ;
; 1.287 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][10]   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][10]    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.004      ; 1.577      ;
; 1.289 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][2]    ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][2]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.001      ; 1.576      ;
; 1.289 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][10]   ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][10]    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.004     ; 1.571      ;
; 1.299 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][5]    ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][5]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.001     ; 1.584      ;
; 1.300 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][6]    ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][6]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.004     ; 1.582      ;
; 1.303 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][11]   ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][11]    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.004     ; 1.585      ;
; 1.306 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][6]    ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][6]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.004      ; 1.596      ;
; 1.309 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][7]    ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][7]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.001     ; 1.594      ;
; 1.310 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][8]    ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][8]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.001     ; 1.595      ;
; 1.317 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][0]    ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][0]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.004     ; 1.599      ;
; 1.318 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][7]    ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][7]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.001      ; 1.605      ;
; 1.328 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][13]   ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][13]    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.001     ; 1.613      ;
; 1.335 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][9]    ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][9]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.003     ; 1.618      ;
; 1.338 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][14]   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][14]    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.003     ; 1.621      ;
; 1.375 ; controlador_IO:io|interruptores:sw0|state[4]~17       ; controlador_IO:io|interruptores:sw0|state[4]~_emulated ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.582     ; 0.579      ;
; 1.442 ; controlador_IO:io|pulsadores:key0|state[1]~5          ; controlador_IO:io|pulsadores:key0|state[1]~_emulated   ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.415     ; 0.813      ;
; 1.511 ; controlador_IO:io|pulsadores:key0|current_interrupt   ; controlador_IO:io|interrupt_controller:int0|iid[1]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.021      ; 1.818      ;
; 1.543 ; controlador_IO:io|interruptores:sw0|state[0]~1        ; controlador_IO:io|interruptores:sw0|state[0]~_emulated ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.412     ; 0.917      ;
; 1.556 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][0]    ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][0]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.004      ; 1.846      ;
; 1.591 ; controlador_IO:io|interruptores:sw0|state[3]~13       ; controlador_IO:io|interruptores:sw0|state[3]~_emulated ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.408     ; 0.969      ;
; 1.611 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][15]   ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][15]    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.001     ; 1.896      ;
; 1.621 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][9]    ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][9]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.003      ; 1.910      ;
; 1.633 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][3]    ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][3]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.001     ; 1.918      ;
; 1.643 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][4]    ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][4]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.007      ; 1.936      ;
; 1.660 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][12]   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][12]    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.007      ; 1.953      ;
; 1.666 ; controlador_IO:io|interruptores:sw0|state[9]          ; controlador_IO:io|interruptores:sw0|current_interrupt  ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 1.952      ;
; 1.672 ; controlador_IO:io|rd_io[6]                            ; proc:pro0|datapath:e0|regfile:reg0|br~26               ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.425     ; 1.533      ;
; 1.688 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][1]    ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][1]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.003     ; 1.971      ;
; 1.731 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS       ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][12]    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.015      ; 2.032      ;
; 1.731 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS       ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][4]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.015      ; 2.032      ;
; 1.762 ; controlador_IO:io|interruptores:sw0|state[8]~33       ; controlador_IO:io|interruptores:sw0|state[8]~_emulated ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.390     ; 1.158      ;
; 1.781 ; controlador_IO:io|rd_io[12]                           ; proc:pro0|datapath:e0|regfile:reg0|br~144              ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.414     ; 1.653      ;
; 1.783 ; controlador_IO:io|rd_io[15]                           ; proc:pro0|datapath:e0|regfile:reg0|br~67               ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.425     ; 1.644      ;
; 1.794 ; controlador_IO:io|interruptores:sw0|state[2]~9        ; controlador_IO:io|interruptores:sw0|state[2]~_emulated ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.408     ; 1.172      ;
; 1.800 ; controlador_IO:io|interruptores:sw0|state[5]~21       ; controlador_IO:io|interruptores:sw0|state[5]~_emulated ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.413     ; 1.173      ;
; 1.858 ; controlador_IO:io|pulsadores:key0|current_interrupt   ; controlador_IO:io|interrupt_controller:int0|iid[0]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.021      ; 2.165      ;
; 1.880 ; SW[9]                                                 ; proc:pro0|unidad_control:c0|ir[3]                      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.434      ; 4.600      ;
; 1.914 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][12]   ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][12]    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.007     ; 2.193      ;
; 1.935 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS       ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][14]    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.005      ; 2.226      ;
; 1.935 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS       ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][9]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.005      ; 2.226      ;
; 1.937 ; controlador_IO:io|pulsadores:key0|current_interrupt   ; controlador_IO:io|pulsadores:key0|state[3]~_emulated   ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.001     ; 2.222      ;
; 1.937 ; controlador_IO:io|pulsadores:key0|current_interrupt   ; controlador_IO:io|pulsadores:key0|state[1]~_emulated   ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.001     ; 2.222      ;
; 1.937 ; controlador_IO:io|pulsadores:key0|current_interrupt   ; controlador_IO:io|pulsadores:key0|state[2]~_emulated   ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.001     ; 2.222      ;
; 1.937 ; controlador_IO:io|pulsadores:key0|current_interrupt   ; controlador_IO:io|pulsadores:key0|state[0]~_emulated   ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.001     ; 2.222      ;
; 1.942 ; SW[9]                                                 ; proc:pro0|unidad_control:c0|ir[1]                      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.434      ; 4.662      ;
; 1.948 ; controlador_IO:io|rd_io[6]                            ; proc:pro0|datapath:e0|regfile:reg0|br~42               ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.425     ; 1.809      ;
; 1.956 ; SW[9]                                                 ; proc:pro0|unidad_control:c0|ir[8]                      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.431      ; 4.673      ;
; 1.956 ; SW[9]                                                 ; proc:pro0|unidad_control:c0|ir[9]                      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.429      ; 4.671      ;
; 1.958 ; SW[9]                                                 ; proc:pro0|unidad_control:c0|ir[15]                     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.437      ; 4.681      ;
; 1.958 ; SW[9]                                                 ; proc:pro0|unidad_control:c0|ir[6]                      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.437      ; 4.681      ;
; 1.958 ; SW[9]                                                 ; proc:pro0|unidad_control:c0|ir[7]                      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.437      ; 4.681      ;
; 1.958 ; SW[9]                                                 ; proc:pro0|unidad_control:c0|ir[13]                     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.437      ; 4.681      ;
; 1.962 ; controlador_IO:io|pulsadores:key0|state[0]~1          ; controlador_IO:io|pulsadores:key0|state[0]~_emulated   ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.588     ; 1.160      ;
; 1.963 ; controlador_IO:io|pulsadores:key0|state[2]~9          ; controlador_IO:io|pulsadores:key0|state[2]~_emulated   ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.588     ; 1.161      ;
; 1.974 ; SW[9]                                                 ; proc:pro0|unidad_control:c0|ir[12]                     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.437      ; 4.697      ;
; 1.974 ; SW[9]                                                 ; proc:pro0|unidad_control:c0|ir[14]                     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.437      ; 4.697      ;
; 1.974 ; SW[9]                                                 ; proc:pro0|unidad_control:c0|ir[10]                     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.437      ; 4.697      ;
; 2.007 ; SW[9]                                                 ; proc:pro0|unidad_control:c0|ir[5]                      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.431      ; 4.724      ;
; 2.020 ; SW[9]                                                 ; controlador_IO:io|pulsadores:key0|current_interrupt    ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.423      ; 4.729      ;
; 2.028 ; SW[9]                                                 ; proc:pro0|unidad_control:c0|ir[4]                      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.432      ; 4.746      ;
; 2.028 ; SW[9]                                                 ; proc:pro0|unidad_control:c0|ir[0]                      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.434      ; 4.748      ;
; 2.028 ; controlador_IO:io|rd_io[13]                           ; proc:pro0|datapath:e0|regfile:reg0|br~65               ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.414     ; 1.900      ;
; 2.059 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS       ; proc:pro0|datapath:e0|regfile_system:regS|bs[5][11]    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.006      ; 2.351      ;
; 2.060 ; controlador_IO:io|pulsadores:key0|state[3]~13         ; controlador_IO:io|pulsadores:key0|state[3]~_emulated   ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.578     ; 1.268      ;
; 2.067 ; controlador_IO:io|rd_io[15]                           ; proc:pro0|datapath:e0|regfile:reg0|br~51               ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.426     ; 1.927      ;
; 2.073 ; controlador_IO:io|rd_io[4]                            ; proc:pro0|datapath:e0|regfile:reg0|br~40               ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.417     ; 1.942      ;
; 2.100 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS       ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][13]    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.010      ; 2.396      ;
; 2.130 ; proc:pro0|unidad_control:c0|multi:m0|estado.FETCH     ; proc:pro0|unidad_control:c0|multi:m0|estado.DEMW       ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.003     ; 2.413      ;
; 2.177 ; SW[9]                                                 ; proc:pro0|unidad_control:c0|ir[2]                      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.435      ; 4.898      ;
; 2.177 ; SW[9]                                                 ; proc:pro0|unidad_control:c0|ir[11]                     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.435      ; 4.898      ;
; 2.183 ; controlador_IO:io|rd_io[2]                            ; proc:pro0|datapath:e0|regfile:reg0|br~134              ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.424     ; 2.045      ;
; 2.184 ; controlador_IO:io|rd_io[2]                            ; proc:pro0|datapath:e0|regfile:reg0|br~54               ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.424     ; 2.046      ;
; 2.247 ; controlador_IO:io|interruptores:sw0|current_interrupt ; controlador_IO:io|interrupt_controller:int0|iid[0]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.023      ; 2.556      ;
; 2.287 ; controlador_IO:io|rd_io[15]                           ; proc:pro0|datapath:e0|regfile:reg0|br~83               ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.422     ; 2.151      ;
; 2.296 ; controlador_IO:io|rd_io[6]                            ; proc:pro0|datapath:e0|regfile:reg0|br~74               ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.424     ; 2.158      ;
; 2.305 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][4]    ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][4]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.007     ; 2.584      ;
; 2.307 ; SW[9]                                                 ; controlador_IO:io|interruptores:sw0|current_interrupt  ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.421      ; 5.014      ;
; 2.312 ; controlador_IO:io|interruptores:sw0|current_interrupt ; controlador_IO:io|interruptores:sw0|current_interrupt  ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 2.598      ;
; 2.314 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS       ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][11]    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.001      ; 2.601      ;
; 2.328 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS       ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][7]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.005      ; 2.619      ;
; 2.328 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS       ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][6]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.001      ; 2.615      ;
; 2.333 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS       ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][8]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.005      ; 2.624      ;
; 2.342 ; controlador_IO:io|rd_io[6]                            ; proc:pro0|datapath:e0|regfile:reg0|br~58               ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.425     ; 2.203      ;
; 2.347 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS       ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][11]    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.001      ; 2.634      ;
; 2.348 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS       ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][11]    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.012      ; 2.646      ;
+-------+-------------------------------------------------------+--------------------------------------------------------+--------------------+--------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'vga_controller:vga|clk_25mhz'                                                                                                                                                                                                                                                           ;
+-------+-------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                                                                                                            ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.445 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.731      ;
; 0.981 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.267      ;
; 0.987 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.273      ;
; 1.021 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.307      ;
; 1.023 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.309      ;
; 1.027 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.313      ;
; 1.159 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.445      ;
; 1.159 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.445      ;
; 1.235 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.521      ;
; 1.413 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.699      ;
; 1.436 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~portb_address_reg3  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.120      ; 1.806      ;
; 1.436 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~portb_address_reg1  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.120      ; 1.806      ;
; 1.446 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; -0.001     ; 1.731      ;
; 1.454 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.740      ;
; 1.457 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.743      ;
; 1.480 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~portb_address_reg3  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.121      ; 1.851      ;
; 1.499 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.785      ;
; 1.518 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~portb_address_reg1  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.120      ; 1.888      ;
; 1.579 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.865      ;
; 1.614 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.900      ;
; 1.620 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~portb_address_reg1  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.120      ; 1.990      ;
; 1.630 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.916      ;
; 1.651 ; proc:pro0|unidad_control:c0|new_pc[10]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_address_reg9  ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.082      ; 1.983      ;
; 1.655 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.001      ; 1.942      ;
; 1.694 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.980      ;
; 1.710 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.996      ;
; 1.711 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.997      ;
; 1.735 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.001      ; 2.022      ;
; 1.752 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; -0.001     ; 2.037      ;
; 1.781 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.067      ;
; 1.787 ; proc:pro0|unidad_control:c0|new_pc[11]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_address_reg10 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.082      ; 2.119      ;
; 1.787 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg3  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.117      ; 2.154      ;
; 1.791 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.077      ;
; 1.793 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~portb_address_reg3  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.122      ; 2.165      ;
; 1.797 ; proc:pro0|unidad_control:c0|new_pc[4]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_address_reg3  ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.071      ; 2.118      ;
; 1.809 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg3  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.113      ; 2.172      ;
; 1.810 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.096      ;
; 1.811 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.001      ; 2.098      ;
; 1.814 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~portb_address_reg1  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.122      ; 2.186      ;
; 1.818 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~portb_address_reg1  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.124      ; 2.192      ;
; 1.819 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg1  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.117      ; 2.186      ;
; 1.823 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~portb_address_reg3  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.124      ; 2.197      ;
; 1.827 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg3  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.107      ; 2.184      ;
; 1.831 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg3  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.123      ; 2.204      ;
; 1.831 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg3  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.118      ; 2.199      ;
; 1.837 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~portb_address_reg3  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.123      ; 2.210      ;
; 1.851 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~portb_address_reg3  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.121      ; 2.222      ;
; 1.853 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg3  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.114      ; 2.217      ;
; 1.854 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg3  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.099      ; 2.203      ;
; 1.856 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg1  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.123      ; 2.229      ;
; 1.862 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg1  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.107      ; 2.219      ;
; 1.862 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~portb_address_reg1  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.121      ; 2.233      ;
; 1.866 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~portb_address_reg1  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.121      ; 2.237      ;
; 1.867 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg1  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.099      ; 2.216      ;
; 1.867 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~portb_address_reg3  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.125      ; 2.242      ;
; 1.868 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~portb_address_reg3  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.120      ; 2.238      ;
; 1.870 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.156      ;
; 1.871 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg3  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.108      ; 2.229      ;
; 1.875 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg3  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.124      ; 2.249      ;
; 1.878 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~portb_address_reg0  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.120      ; 2.248      ;
; 1.885 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~portb_address_reg3  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.120      ; 2.255      ;
; 1.891 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.001      ; 2.178      ;
; 1.895 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~portb_address_reg3  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.122      ; 2.267      ;
; 1.896 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~portb_address_reg1  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.122      ; 2.268      ;
; 1.898 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg3  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.100      ; 2.248      ;
; 1.900 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~portb_address_reg1  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.124      ; 2.274      ;
; 1.901 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg1  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.117      ; 2.268      ;
; 1.911 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~portb_address_reg2  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.120      ; 2.281      ;
; 1.925 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.211      ;
; 1.936 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.222      ;
; 1.936 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.222      ;
; 1.938 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg1  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.123      ; 2.311      ;
; 1.944 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg1  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.107      ; 2.301      ;
; 1.948 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~portb_address_reg1  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.121      ; 2.319      ;
; 1.949 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg1  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.099      ; 2.298      ;
; 1.950 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.236      ;
; 1.951 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.237      ;
; 1.968 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~portb_address_reg2  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.121      ; 2.339      ;
; 1.992 ; proc:pro0|unidad_control:c0|new_pc[10]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_address_reg9  ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.079      ; 2.321      ;
; 1.997 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.283      ;
; 1.997 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.283      ;
; 1.998 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~portb_address_reg1  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.122      ; 2.370      ;
; 2.002 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~portb_address_reg1  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.124      ; 2.376      ;
; 2.003 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg1  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.117      ; 2.370      ;
; 2.008 ; proc:pro0|unidad_control:c0|new_pc[10]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg9  ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.075      ; 2.333      ;
; 2.016 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.302      ;
; 2.016 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.302      ;
; 2.026 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.312      ;
; 2.030 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~portb_address_reg0  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.120      ; 2.400      ;
; 2.031 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.317      ;
; 2.031 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.317      ;
; 2.035 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.321      ;
; 2.039 ; proc:pro0|unidad_control:c0|new_pc[10]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_address_reg9  ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.084      ; 2.373      ;
+-------+-------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'counter_div_clk[2]'                                                                                                                ;
+--------+-----------+--------------------------------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------------------------+--------------+--------------------+--------------+------------+------------+
; -0.527 ; SW[9]     ; controlador_IO:io|pulsadores:key0|current_interrupt    ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.423      ; 3.488      ;
; -0.512 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[6]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.421      ; 3.471      ;
; -0.512 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[7]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.421      ; 3.471      ;
; -0.512 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[1]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.421      ; 3.471      ;
; -0.512 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[2]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.421      ; 3.471      ;
; -0.512 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[3]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.421      ; 3.471      ;
; -0.512 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[9]           ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.421      ; 3.471      ;
; -0.512 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[8]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.421      ; 3.471      ;
; -0.512 ; SW[9]     ; controlador_IO:io|interruptores:sw0|current_interrupt  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.421      ; 3.471      ;
; -0.173 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[0]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.421      ; 3.132      ;
; -0.173 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[4]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.421      ; 3.132      ;
; -0.173 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[5]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.421      ; 3.132      ;
; -0.134 ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.DEMW       ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.433      ; 3.105      ;
; -0.134 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[2]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.433      ; 3.105      ;
; -0.134 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[12]                 ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.427      ; 3.099      ;
; -0.134 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[14]                 ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.433      ; 3.105      ;
; -0.134 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[7]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.446      ; 3.118      ;
; -0.134 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[15]                 ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.435      ; 3.107      ;
; -0.134 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[0]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.432      ; 3.104      ;
; -0.134 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[4]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.446      ; 3.118      ;
; -0.134 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[6]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.433      ; 3.105      ;
; -0.134 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[3]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.422      ; 3.094      ;
; -0.134 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[3]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.432      ; 3.104      ;
; -0.134 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[9]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.429      ; 3.101      ;
; -0.134 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[10]                 ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.430      ; 3.102      ;
; -0.134 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[5]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.433      ; 3.105      ;
; -0.134 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[1]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.422      ; 3.094      ;
; -0.134 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[1]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.433      ; 3.105      ;
; -0.134 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[2]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.422      ; 3.094      ;
; -0.134 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[8]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.432      ; 3.104      ;
; -0.134 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[11]                 ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.430      ; 3.102      ;
; -0.134 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[13]                 ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.432      ; 3.104      ;
; -0.134 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[0]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.422      ; 3.094      ;
; -0.134 ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS        ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.420      ; 3.092      ;
; -0.134 ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.FETCH      ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.436      ; 3.108      ;
; -0.027 ; SW[9]     ; controlador_IO:io|pulsadores:key0|current_interrupt    ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.423      ; 3.488      ;
; -0.012 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[6]~_emulated ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.421      ; 3.471      ;
; -0.012 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[7]~_emulated ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.421      ; 3.471      ;
; -0.012 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[1]~_emulated ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.421      ; 3.471      ;
; -0.012 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[2]~_emulated ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.421      ; 3.471      ;
; -0.012 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[3]~_emulated ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.421      ; 3.471      ;
; -0.012 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[9]           ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.421      ; 3.471      ;
; -0.012 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[8]~_emulated ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.421      ; 3.471      ;
; -0.012 ; SW[9]     ; controlador_IO:io|interruptores:sw0|current_interrupt  ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.421      ; 3.471      ;
; 0.327  ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[0]~_emulated ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.421      ; 3.132      ;
; 0.327  ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[4]~_emulated ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.421      ; 3.132      ;
; 0.327  ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[5]~_emulated ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.421      ; 3.132      ;
; 0.366  ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.DEMW       ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.433      ; 3.105      ;
; 0.366  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[2]                  ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.433      ; 3.105      ;
; 0.366  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[12]                 ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.427      ; 3.099      ;
; 0.366  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[14]                 ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.433      ; 3.105      ;
; 0.366  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[7]                  ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.446      ; 3.118      ;
; 0.366  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[15]                 ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.435      ; 3.107      ;
; 0.366  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[0]                  ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.432      ; 3.104      ;
; 0.366  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[4]                  ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.446      ; 3.118      ;
; 0.366  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[6]                  ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.433      ; 3.105      ;
; 0.366  ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[3]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.422      ; 3.094      ;
; 0.366  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[3]                  ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.432      ; 3.104      ;
; 0.366  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[9]                  ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.429      ; 3.101      ;
; 0.366  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[10]                 ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.430      ; 3.102      ;
; 0.366  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[5]                  ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.433      ; 3.105      ;
; 0.366  ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[1]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.422      ; 3.094      ;
; 0.366  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[1]                  ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.433      ; 3.105      ;
; 0.366  ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[2]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.422      ; 3.094      ;
; 0.366  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[8]                  ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.432      ; 3.104      ;
; 0.366  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[11]                 ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.430      ; 3.102      ;
; 0.366  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[13]                 ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.432      ; 3.104      ;
; 0.366  ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[0]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.422      ; 3.094      ;
; 0.366  ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS        ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.420      ; 3.092      ;
; 0.366  ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.FETCH      ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.436      ; 3.108      ;
+--------+-----------+--------------------------------------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'vga_controller:vga|clk_25mhz'                                                                                                               ;
+--------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                               ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; -0.131 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.429      ; 3.098      ;
; -0.131 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.429      ; 3.098      ;
; -0.131 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.428      ; 3.097      ;
; -0.131 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.429      ; 3.098      ;
; -0.131 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.429      ; 3.098      ;
; -0.131 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.428      ; 3.097      ;
; -0.131 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.429      ; 3.098      ;
; -0.131 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.429      ; 3.098      ;
; -0.131 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.428      ; 3.097      ;
; -0.131 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.429      ; 3.098      ;
; -0.131 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.430      ; 3.099      ;
; -0.131 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.430      ; 3.099      ;
; -0.131 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.430      ; 3.099      ;
; -0.131 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.430      ; 3.099      ;
; -0.131 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.430      ; 3.099      ;
; -0.131 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.431      ; 3.100      ;
; -0.131 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.430      ; 3.099      ;
; -0.131 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.431      ; 3.100      ;
; -0.131 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.430      ; 3.099      ;
; -0.131 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.430      ; 3.099      ;
; 0.369  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.429      ; 3.098      ;
; 0.369  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.429      ; 3.098      ;
; 0.369  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.428      ; 3.097      ;
; 0.369  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.429      ; 3.098      ;
; 0.369  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.429      ; 3.098      ;
; 0.369  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.428      ; 3.097      ;
; 0.369  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.429      ; 3.098      ;
; 0.369  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.429      ; 3.098      ;
; 0.369  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.428      ; 3.097      ;
; 0.369  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.429      ; 3.098      ;
; 0.369  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.430      ; 3.099      ;
; 0.369  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.430      ; 3.099      ;
; 0.369  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.430      ; 3.099      ;
; 0.369  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.430      ; 3.099      ;
; 0.369  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.430      ; 3.099      ;
; 0.369  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.431      ; 3.100      ;
; 0.369  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.430      ; 3.099      ;
; 0.369  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.431      ; 3.100      ;
; 0.369  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.430      ; 3.099      ;
; 0.369  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.430      ; 3.099      ;
+--------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'CLOCK_50'                                                                                        ;
+-------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.291 ; SW[9]     ; vga_controller:vga|clk_25mhz ; SW[9]        ; CLOCK_50    ; 0.500        ; 2.863      ; 3.110      ;
; 0.791 ; SW[9]     ; vga_controller:vga|clk_25mhz ; SW[9]        ; CLOCK_50    ; 1.000        ; 2.863      ; 3.110      ;
+-------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'CLOCK_50'                                                                                          ;
+--------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.039 ; SW[9]     ; vga_controller:vga|clk_25mhz ; SW[9]        ; CLOCK_50    ; 0.000        ; 2.863      ; 3.110      ;
; 0.461  ; SW[9]     ; vga_controller:vga|clk_25mhz ; SW[9]        ; CLOCK_50    ; -0.500       ; 2.863      ; 3.110      ;
+--------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'vga_controller:vga|clk_25mhz'                                                                                                               ;
+-------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                               ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; 0.383 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.429      ; 3.098      ;
; 0.383 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.429      ; 3.098      ;
; 0.383 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.428      ; 3.097      ;
; 0.383 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.429      ; 3.098      ;
; 0.383 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.429      ; 3.098      ;
; 0.383 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.428      ; 3.097      ;
; 0.383 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.429      ; 3.098      ;
; 0.383 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.429      ; 3.098      ;
; 0.383 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.428      ; 3.097      ;
; 0.383 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.429      ; 3.098      ;
; 0.383 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.430      ; 3.099      ;
; 0.383 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.430      ; 3.099      ;
; 0.383 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.430      ; 3.099      ;
; 0.383 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.430      ; 3.099      ;
; 0.383 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.430      ; 3.099      ;
; 0.383 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.431      ; 3.100      ;
; 0.383 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.430      ; 3.099      ;
; 0.383 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.431      ; 3.100      ;
; 0.383 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.430      ; 3.099      ;
; 0.383 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.430      ; 3.099      ;
; 0.883 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.429      ; 3.098      ;
; 0.883 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.429      ; 3.098      ;
; 0.883 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.428      ; 3.097      ;
; 0.883 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.429      ; 3.098      ;
; 0.883 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.429      ; 3.098      ;
; 0.883 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.428      ; 3.097      ;
; 0.883 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.429      ; 3.098      ;
; 0.883 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.429      ; 3.098      ;
; 0.883 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.428      ; 3.097      ;
; 0.883 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.429      ; 3.098      ;
; 0.883 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.430      ; 3.099      ;
; 0.883 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.430      ; 3.099      ;
; 0.883 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.430      ; 3.099      ;
; 0.883 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.430      ; 3.099      ;
; 0.883 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.430      ; 3.099      ;
; 0.883 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.431      ; 3.100      ;
; 0.883 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.430      ; 3.099      ;
; 0.883 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.431      ; 3.100      ;
; 0.883 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.430      ; 3.099      ;
; 0.883 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.430      ; 3.099      ;
+-------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'counter_div_clk[2]'                                                                                                                ;
+-------+-----------+--------------------------------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------------------------+--------------+--------------------+--------------+------------+------------+
; 0.386 ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.DEMW       ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.433      ; 3.105      ;
; 0.386 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[2]                  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.433      ; 3.105      ;
; 0.386 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[12]                 ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.427      ; 3.099      ;
; 0.386 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[14]                 ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.433      ; 3.105      ;
; 0.386 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[7]                  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.446      ; 3.118      ;
; 0.386 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[15]                 ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.435      ; 3.107      ;
; 0.386 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[0]                  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.432      ; 3.104      ;
; 0.386 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[4]                  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.446      ; 3.118      ;
; 0.386 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[6]                  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.433      ; 3.105      ;
; 0.386 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[3]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.422      ; 3.094      ;
; 0.386 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[3]                  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.432      ; 3.104      ;
; 0.386 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[9]                  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.429      ; 3.101      ;
; 0.386 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[10]                 ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.430      ; 3.102      ;
; 0.386 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[5]                  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.433      ; 3.105      ;
; 0.386 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[1]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.422      ; 3.094      ;
; 0.386 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[1]                  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.433      ; 3.105      ;
; 0.386 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[2]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.422      ; 3.094      ;
; 0.386 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[8]                  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.432      ; 3.104      ;
; 0.386 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[11]                 ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.430      ; 3.102      ;
; 0.386 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[13]                 ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.432      ; 3.104      ;
; 0.386 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[0]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.422      ; 3.094      ;
; 0.386 ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS        ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.420      ; 3.092      ;
; 0.386 ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.FETCH      ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.436      ; 3.108      ;
; 0.425 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[0]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.421      ; 3.132      ;
; 0.425 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[4]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.421      ; 3.132      ;
; 0.425 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[5]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.421      ; 3.132      ;
; 0.764 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[6]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.421      ; 3.471      ;
; 0.764 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[7]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.421      ; 3.471      ;
; 0.764 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[1]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.421      ; 3.471      ;
; 0.764 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[2]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.421      ; 3.471      ;
; 0.764 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[3]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.421      ; 3.471      ;
; 0.764 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[9]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.421      ; 3.471      ;
; 0.764 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[8]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.421      ; 3.471      ;
; 0.764 ; SW[9]     ; controlador_IO:io|interruptores:sw0|current_interrupt  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.421      ; 3.471      ;
; 0.779 ; SW[9]     ; controlador_IO:io|pulsadores:key0|current_interrupt    ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.423      ; 3.488      ;
; 0.886 ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.DEMW       ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.433      ; 3.105      ;
; 0.886 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[2]                  ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.433      ; 3.105      ;
; 0.886 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[12]                 ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.427      ; 3.099      ;
; 0.886 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[14]                 ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.433      ; 3.105      ;
; 0.886 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[7]                  ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.446      ; 3.118      ;
; 0.886 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[15]                 ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.435      ; 3.107      ;
; 0.886 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[0]                  ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.432      ; 3.104      ;
; 0.886 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[4]                  ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.446      ; 3.118      ;
; 0.886 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[6]                  ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.433      ; 3.105      ;
; 0.886 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[3]~_emulated   ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.422      ; 3.094      ;
; 0.886 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[3]                  ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.432      ; 3.104      ;
; 0.886 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[9]                  ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.429      ; 3.101      ;
; 0.886 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[10]                 ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.430      ; 3.102      ;
; 0.886 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[5]                  ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.433      ; 3.105      ;
; 0.886 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[1]~_emulated   ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.422      ; 3.094      ;
; 0.886 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[1]                  ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.433      ; 3.105      ;
; 0.886 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[2]~_emulated   ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.422      ; 3.094      ;
; 0.886 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[8]                  ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.432      ; 3.104      ;
; 0.886 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[11]                 ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.430      ; 3.102      ;
; 0.886 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[13]                 ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.432      ; 3.104      ;
; 0.886 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[0]~_emulated   ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.422      ; 3.094      ;
; 0.886 ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS        ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.420      ; 3.092      ;
; 0.886 ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.FETCH      ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.436      ; 3.108      ;
; 0.925 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[0]~_emulated ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.421      ; 3.132      ;
; 0.925 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[4]~_emulated ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.421      ; 3.132      ;
; 0.925 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[5]~_emulated ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.421      ; 3.132      ;
; 1.264 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[6]~_emulated ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.421      ; 3.471      ;
; 1.264 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[7]~_emulated ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.421      ; 3.471      ;
; 1.264 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[1]~_emulated ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.421      ; 3.471      ;
; 1.264 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[2]~_emulated ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.421      ; 3.471      ;
; 1.264 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[3]~_emulated ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.421      ; 3.471      ;
; 1.264 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[9]           ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.421      ; 3.471      ;
; 1.264 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[8]~_emulated ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.421      ; 3.471      ;
; 1.264 ; SW[9]     ; controlador_IO:io|interruptores:sw0|current_interrupt  ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.421      ; 3.471      ;
; 1.279 ; SW[9]     ; controlador_IO:io|pulsadores:key0|current_interrupt    ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.423      ; 3.488      ;
+-------+-----------+--------------------------------------------------------+--------------+--------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'vga_controller:vga|clk_25mhz'                                                                                                                                                                             ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                                                                                                             ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem0|SRAMController:sram|estado ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem0|SRAMController:sram|estado ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|bit_clear_char                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|bit_clear_char                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][0]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][0]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][10]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][10]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][11]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][11]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][12]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][12]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][13]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][13]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][14]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][14]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][15]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][15]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][1]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][1]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][2]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][2]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][3]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][3]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][4]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][4]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][5]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][5]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][6]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][6]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][7]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][7]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][8]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][8]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][9]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][9]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][0]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][0]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][10]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][10]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][11]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][11]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][12]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][12]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][13]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][13]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][14]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][14]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][15]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][15]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][1]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][1]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][2]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][2]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][3]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][3]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][4]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][4]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][5]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][5]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][6]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][6]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][7]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][7]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][8]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][8]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][9]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][9]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][0]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][0]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][10]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][10]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][11]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][11]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][12]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][12]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][13]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][13]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][14]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][14]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][15]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][15]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][1]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][1]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][2]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][2]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][3]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][3]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][4]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][4]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][5]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][5]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][6]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][6]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][7]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][7]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][8]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][8]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][9]                   ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SW[9]'                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; SW[9] ; Rise       ; SW[9]                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; SW[9]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; SW[9]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; SW[9]~clkctrl|inclk[0]                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; SW[9]~clkctrl|inclk[0]                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; SW[9]~clkctrl|outclk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; SW[9]~clkctrl|outclk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[0]~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[0]~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[1]~5  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[1]~5  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[2]~9  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[2]~9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[3]~13 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[3]~13 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[4]~17 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[4]~17 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[5]~21 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[5]~21 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[6]~25 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[6]~25 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[7]~29 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[7]~29 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[8]~33 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[8]~33 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[0]~1    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[0]~1    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[1]~5    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[1]~5    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[2]~9    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[2]~9    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[3]~13   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[3]~13   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|key0|state[0]~1|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|key0|state[0]~1|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|key0|state[1]~5|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|key0|state[1]~5|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|key0|state[2]~9|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|key0|state[2]~9|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|key0|state[3]~13|datac                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|key0|state[3]~13|datac                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[0]~1|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[0]~1|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[1]~5|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[1]~5|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[2]~9|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[2]~9|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[3]~13|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[3]~13|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[4]~17|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[4]~17|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[5]~21|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[5]~21|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[6]~25|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[6]~25|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[7]~29|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[7]~29|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[8]~33|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[8]~33|datad                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'counter_div_clk[2]'                                                                                                 ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                                                 ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|iid[0]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|iid[0]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|iid[1]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|iid[1]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|current_interrupt  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|current_interrupt  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[0]~_emulated ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[0]~_emulated ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[1]~_emulated ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[1]~_emulated ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[2]~_emulated ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[2]~_emulated ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[3]~_emulated ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[3]~_emulated ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[4]~_emulated ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[4]~_emulated ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[5]~_emulated ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[5]~_emulated ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[6]~_emulated ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[6]~_emulated ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[7]~_emulated ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[7]~_emulated ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[8]~_emulated ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[8]~_emulated ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[9]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[9]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|current_interrupt    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|current_interrupt    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[0]~_emulated   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[0]~_emulated   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[1]~_emulated   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[1]~_emulated   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[2]~_emulated   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[2]~_emulated   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[3]~_emulated   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[3]~_emulated   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~100              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~100              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~101              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~101              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~102              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~102              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~103              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~103              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~104              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~104              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~105              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~105              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~106              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~106              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~107              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~107              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~108              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~108              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~109              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~109              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~110              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~110              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~111              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~111              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~112              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~112              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~113              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~113              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~114              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~114              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~115              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~115              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~116              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~116              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~117              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~117              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~118              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~118              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~119              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~119              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~120              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~120              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~121              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~121              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~122              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~122              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~123              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~123              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~124              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~124              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~125              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~125              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~126              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~126              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~127              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~127              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~128              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~128              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~129              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~129              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~130              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~130              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~131              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~131              ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Setup Times                                                                           ;
+--------------+--------------------+--------+--------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+--------+--------+------------+--------------------+
; KEY[*]       ; CLOCK_50           ; 5.734  ; 5.734  ; Rise       ; CLOCK_50           ;
;  KEY[0]      ; CLOCK_50           ; 5.363  ; 5.363  ; Rise       ; CLOCK_50           ;
;  KEY[1]      ; CLOCK_50           ; 5.379  ; 5.379  ; Rise       ; CLOCK_50           ;
;  KEY[2]      ; CLOCK_50           ; 5.734  ; 5.734  ; Rise       ; CLOCK_50           ;
;  KEY[3]      ; CLOCK_50           ; 5.505  ; 5.505  ; Rise       ; CLOCK_50           ;
; PS2_CLK      ; CLOCK_50           ; 5.200  ; 5.200  ; Rise       ; CLOCK_50           ;
; PS2_DAT      ; CLOCK_50           ; 5.129  ; 5.129  ; Rise       ; CLOCK_50           ;
; SW[*]        ; CLOCK_50           ; 2.367  ; 2.367  ; Rise       ; CLOCK_50           ;
;  SW[0]       ; CLOCK_50           ; 1.838  ; 1.838  ; Rise       ; CLOCK_50           ;
;  SW[1]       ; CLOCK_50           ; 1.672  ; 1.672  ; Rise       ; CLOCK_50           ;
;  SW[2]       ; CLOCK_50           ; 1.697  ; 1.697  ; Rise       ; CLOCK_50           ;
;  SW[3]       ; CLOCK_50           ; 0.823  ; 0.823  ; Rise       ; CLOCK_50           ;
;  SW[4]       ; CLOCK_50           ; 0.926  ; 0.926  ; Rise       ; CLOCK_50           ;
;  SW[5]       ; CLOCK_50           ; 0.817  ; 0.817  ; Rise       ; CLOCK_50           ;
;  SW[6]       ; CLOCK_50           ; 0.961  ; 0.961  ; Rise       ; CLOCK_50           ;
;  SW[7]       ; CLOCK_50           ; 1.393  ; 1.393  ; Rise       ; CLOCK_50           ;
;  SW[8]       ; CLOCK_50           ; 2.367  ; 2.367  ; Rise       ; CLOCK_50           ;
;  SW[9]       ; CLOCK_50           ; 1.555  ; 1.555  ; Rise       ; CLOCK_50           ;
; KEY[*]       ; SW[9]              ; 5.752  ; 5.752  ; Fall       ; SW[9]              ;
;  KEY[0]      ; SW[9]              ; 5.323  ; 5.323  ; Fall       ; SW[9]              ;
;  KEY[1]      ; SW[9]              ; 5.752  ; 5.752  ; Fall       ; SW[9]              ;
;  KEY[2]      ; SW[9]              ; 5.453  ; 5.453  ; Fall       ; SW[9]              ;
;  KEY[3]      ; SW[9]              ; 5.464  ; 5.464  ; Fall       ; SW[9]              ;
; SW[*]        ; SW[9]              ; 2.080  ; 2.080  ; Fall       ; SW[9]              ;
;  SW[0]       ; SW[9]              ; 1.934  ; 1.934  ; Fall       ; SW[9]              ;
;  SW[1]       ; SW[9]              ; 1.615  ; 1.615  ; Fall       ; SW[9]              ;
;  SW[2]       ; SW[9]              ; 2.005  ; 2.005  ; Fall       ; SW[9]              ;
;  SW[3]       ; SW[9]              ; 0.943  ; 0.943  ; Fall       ; SW[9]              ;
;  SW[4]       ; SW[9]              ; 0.668  ; 0.668  ; Fall       ; SW[9]              ;
;  SW[5]       ; SW[9]              ; 0.973  ; 0.973  ; Fall       ; SW[9]              ;
;  SW[6]       ; SW[9]              ; 1.079  ; 1.079  ; Fall       ; SW[9]              ;
;  SW[7]       ; SW[9]              ; 1.349  ; 1.349  ; Fall       ; SW[9]              ;
;  SW[8]       ; SW[9]              ; 2.080  ; 2.080  ; Fall       ; SW[9]              ;
; KEY[*]       ; counter_div_clk[2] ; 6.952  ; 6.952  ; Rise       ; counter_div_clk[2] ;
;  KEY[0]      ; counter_div_clk[2] ; 6.388  ; 6.388  ; Rise       ; counter_div_clk[2] ;
;  KEY[1]      ; counter_div_clk[2] ; 6.312  ; 6.312  ; Rise       ; counter_div_clk[2] ;
;  KEY[2]      ; counter_div_clk[2] ; 6.952  ; 6.952  ; Rise       ; counter_div_clk[2] ;
;  KEY[3]      ; counter_div_clk[2] ; 6.567  ; 6.567  ; Rise       ; counter_div_clk[2] ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 11.587 ; 11.587 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 8.304  ; 8.304  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 8.621  ; 8.621  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 8.908  ; 8.908  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 8.914  ; 8.914  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 8.953  ; 8.953  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 8.616  ; 8.616  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 9.372  ; 9.372  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 10.781 ; 10.781 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 11.316 ; 11.316 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 9.622  ; 9.622  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 11.298 ; 11.298 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 11.549 ; 11.549 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 11.587 ; 11.587 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 9.515  ; 9.515  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 11.507 ; 11.507 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 10.301 ; 10.301 ; Rise       ; counter_div_clk[2] ;
; SW[*]        ; counter_div_clk[2] ; 3.592  ; 3.592  ; Rise       ; counter_div_clk[2] ;
;  SW[0]       ; counter_div_clk[2] ; 3.146  ; 3.146  ; Rise       ; counter_div_clk[2] ;
;  SW[1]       ; counter_div_clk[2] ; 3.122  ; 3.122  ; Rise       ; counter_div_clk[2] ;
;  SW[2]       ; counter_div_clk[2] ; 3.474  ; 3.474  ; Rise       ; counter_div_clk[2] ;
;  SW[3]       ; counter_div_clk[2] ; 2.317  ; 2.317  ; Rise       ; counter_div_clk[2] ;
;  SW[4]       ; counter_div_clk[2] ; 2.796  ; 2.796  ; Rise       ; counter_div_clk[2] ;
;  SW[5]       ; counter_div_clk[2] ; 2.332  ; 2.332  ; Rise       ; counter_div_clk[2] ;
;  SW[6]       ; counter_div_clk[2] ; 2.177  ; 2.177  ; Rise       ; counter_div_clk[2] ;
;  SW[7]       ; counter_div_clk[2] ; 2.794  ; 2.794  ; Rise       ; counter_div_clk[2] ;
;  SW[8]       ; counter_div_clk[2] ; 3.592  ; 3.592  ; Rise       ; counter_div_clk[2] ;
;  SW[9]       ; counter_div_clk[2] ; 3.355  ; 3.355  ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+--------+--------+------------+--------------------+


+---------------------------------------------------------------------------------------+
; Hold Times                                                                            ;
+--------------+--------------------+--------+--------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+--------+--------+------------+--------------------+
; KEY[*]       ; CLOCK_50           ; -5.115 ; -5.115 ; Rise       ; CLOCK_50           ;
;  KEY[0]      ; CLOCK_50           ; -5.115 ; -5.115 ; Rise       ; CLOCK_50           ;
;  KEY[1]      ; CLOCK_50           ; -5.131 ; -5.131 ; Rise       ; CLOCK_50           ;
;  KEY[2]      ; CLOCK_50           ; -5.486 ; -5.486 ; Rise       ; CLOCK_50           ;
;  KEY[3]      ; CLOCK_50           ; -5.257 ; -5.257 ; Rise       ; CLOCK_50           ;
; PS2_CLK      ; CLOCK_50           ; -4.952 ; -4.952 ; Rise       ; CLOCK_50           ;
; PS2_DAT      ; CLOCK_50           ; -4.881 ; -4.881 ; Rise       ; CLOCK_50           ;
; SW[*]        ; CLOCK_50           ; -0.569 ; -0.569 ; Rise       ; CLOCK_50           ;
;  SW[0]       ; CLOCK_50           ; -1.590 ; -1.590 ; Rise       ; CLOCK_50           ;
;  SW[1]       ; CLOCK_50           ; -1.424 ; -1.424 ; Rise       ; CLOCK_50           ;
;  SW[2]       ; CLOCK_50           ; -1.449 ; -1.449 ; Rise       ; CLOCK_50           ;
;  SW[3]       ; CLOCK_50           ; -0.575 ; -0.575 ; Rise       ; CLOCK_50           ;
;  SW[4]       ; CLOCK_50           ; -0.678 ; -0.678 ; Rise       ; CLOCK_50           ;
;  SW[5]       ; CLOCK_50           ; -0.569 ; -0.569 ; Rise       ; CLOCK_50           ;
;  SW[6]       ; CLOCK_50           ; -0.713 ; -0.713 ; Rise       ; CLOCK_50           ;
;  SW[7]       ; CLOCK_50           ; -1.145 ; -1.145 ; Rise       ; CLOCK_50           ;
;  SW[8]       ; CLOCK_50           ; -2.119 ; -2.119 ; Rise       ; CLOCK_50           ;
;  SW[9]       ; CLOCK_50           ; -0.717 ; -0.717 ; Rise       ; CLOCK_50           ;
; KEY[*]       ; SW[9]              ; -4.518 ; -4.518 ; Fall       ; SW[9]              ;
;  KEY[0]      ; SW[9]              ; -4.518 ; -4.518 ; Fall       ; SW[9]              ;
;  KEY[1]      ; SW[9]              ; -4.697 ; -4.697 ; Fall       ; SW[9]              ;
;  KEY[2]      ; SW[9]              ; -4.650 ; -4.650 ; Fall       ; SW[9]              ;
;  KEY[3]      ; SW[9]              ; -4.664 ; -4.664 ; Fall       ; SW[9]              ;
; SW[*]        ; SW[9]              ; 0.130  ; 0.130  ; Fall       ; SW[9]              ;
;  SW[0]       ; SW[9]              ; -0.937 ; -0.937 ; Fall       ; SW[9]              ;
;  SW[1]       ; SW[9]              ; -0.600 ; -0.600 ; Fall       ; SW[9]              ;
;  SW[2]       ; SW[9]              ; -0.951 ; -0.951 ; Fall       ; SW[9]              ;
;  SW[3]       ; SW[9]              ; 0.108  ; 0.108  ; Fall       ; SW[9]              ;
;  SW[4]       ; SW[9]              ; 0.130  ; 0.130  ; Fall       ; SW[9]              ;
;  SW[5]       ; SW[9]              ; 0.083  ; 0.083  ; Fall       ; SW[9]              ;
;  SW[6]       ; SW[9]              ; -0.072 ; -0.072 ; Fall       ; SW[9]              ;
;  SW[7]       ; SW[9]              ; -0.333 ; -0.333 ; Fall       ; SW[9]              ;
;  SW[8]       ; SW[9]              ; -1.037 ; -1.037 ; Fall       ; SW[9]              ;
; KEY[*]       ; counter_div_clk[2] ; -4.559 ; -4.559 ; Rise       ; counter_div_clk[2] ;
;  KEY[0]      ; counter_div_clk[2] ; -4.559 ; -4.559 ; Rise       ; counter_div_clk[2] ;
;  KEY[1]      ; counter_div_clk[2] ; -4.696 ; -4.696 ; Rise       ; counter_div_clk[2] ;
;  KEY[2]      ; counter_div_clk[2] ; -4.809 ; -4.809 ; Rise       ; counter_div_clk[2] ;
;  KEY[3]      ; counter_div_clk[2] ; -5.747 ; -5.747 ; Rise       ; counter_div_clk[2] ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; -6.170 ; -6.170 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; -6.814 ; -6.814 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; -6.445 ; -6.445 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; -6.420 ; -6.420 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; -7.025 ; -7.025 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; -6.628 ; -6.628 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; -6.170 ; -6.170 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; -7.172 ; -7.172 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; -7.381 ; -7.381 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; -6.809 ; -6.809 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; -6.322 ; -6.322 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; -6.344 ; -6.344 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; -7.533 ; -7.533 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; -6.990 ; -6.990 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; -6.199 ; -6.199 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; -7.606 ; -7.606 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; -6.901 ; -6.901 ; Rise       ; counter_div_clk[2] ;
; SW[*]        ; counter_div_clk[2] ; 0.233  ; 0.233  ; Rise       ; counter_div_clk[2] ;
;  SW[0]       ; counter_div_clk[2] ; -1.156 ; -1.156 ; Rise       ; counter_div_clk[2] ;
;  SW[1]       ; counter_div_clk[2] ; -0.822 ; -0.822 ; Rise       ; counter_div_clk[2] ;
;  SW[2]       ; counter_div_clk[2] ; -0.925 ; -0.925 ; Rise       ; counter_div_clk[2] ;
;  SW[3]       ; counter_div_clk[2] ; 0.233  ; 0.233  ; Rise       ; counter_div_clk[2] ;
;  SW[4]       ; counter_div_clk[2] ; -0.016 ; -0.016 ; Rise       ; counter_div_clk[2] ;
;  SW[5]       ; counter_div_clk[2] ; 0.057  ; 0.057  ; Rise       ; counter_div_clk[2] ;
;  SW[6]       ; counter_div_clk[2] ; -0.049 ; -0.049 ; Rise       ; counter_div_clk[2] ;
;  SW[7]       ; counter_div_clk[2] ; -0.555 ; -0.555 ; Rise       ; counter_div_clk[2] ;
;  SW[8]       ; counter_div_clk[2] ; -0.995 ; -0.995 ; Rise       ; counter_div_clk[2] ;
;  SW[9]       ; counter_div_clk[2] ; -1.880 ; -1.880 ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+--------+--------+------------+--------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port      ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; HEX0[*]        ; CLOCK_50                     ; 12.333 ; 12.333 ; Rise       ; CLOCK_50                     ;
;  HEX0[0]       ; CLOCK_50                     ; 11.202 ; 11.202 ; Rise       ; CLOCK_50                     ;
;  HEX0[1]       ; CLOCK_50                     ; 11.566 ; 11.566 ; Rise       ; CLOCK_50                     ;
;  HEX0[2]       ; CLOCK_50                     ; 11.461 ; 11.461 ; Rise       ; CLOCK_50                     ;
;  HEX0[3]       ; CLOCK_50                     ; 11.119 ; 11.119 ; Rise       ; CLOCK_50                     ;
;  HEX0[4]       ; CLOCK_50                     ; 11.998 ; 11.998 ; Rise       ; CLOCK_50                     ;
;  HEX0[5]       ; CLOCK_50                     ; 9.703  ; 9.703  ; Rise       ; CLOCK_50                     ;
;  HEX0[6]       ; CLOCK_50                     ; 12.333 ; 12.333 ; Rise       ; CLOCK_50                     ;
; HEX1[*]        ; CLOCK_50                     ; 12.484 ; 12.484 ; Rise       ; CLOCK_50                     ;
;  HEX1[0]       ; CLOCK_50                     ; 11.314 ; 11.314 ; Rise       ; CLOCK_50                     ;
;  HEX1[1]       ; CLOCK_50                     ; 11.479 ; 11.479 ; Rise       ; CLOCK_50                     ;
;  HEX1[2]       ; CLOCK_50                     ; 11.502 ; 11.502 ; Rise       ; CLOCK_50                     ;
;  HEX1[3]       ; CLOCK_50                     ; 11.111 ; 11.111 ; Rise       ; CLOCK_50                     ;
;  HEX1[4]       ; CLOCK_50                     ; 11.601 ; 11.601 ; Rise       ; CLOCK_50                     ;
;  HEX1[5]       ; CLOCK_50                     ; 10.795 ; 10.795 ; Rise       ; CLOCK_50                     ;
;  HEX1[6]       ; CLOCK_50                     ; 12.484 ; 12.484 ; Rise       ; CLOCK_50                     ;
; HEX2[*]        ; CLOCK_50                     ; 12.765 ; 12.765 ; Rise       ; CLOCK_50                     ;
;  HEX2[0]       ; CLOCK_50                     ; 11.394 ; 11.394 ; Rise       ; CLOCK_50                     ;
;  HEX2[1]       ; CLOCK_50                     ; 10.267 ; 10.267 ; Rise       ; CLOCK_50                     ;
;  HEX2[2]       ; CLOCK_50                     ; 11.578 ; 11.578 ; Rise       ; CLOCK_50                     ;
;  HEX2[3]       ; CLOCK_50                     ; 11.018 ; 11.018 ; Rise       ; CLOCK_50                     ;
;  HEX2[4]       ; CLOCK_50                     ; 11.269 ; 11.269 ; Rise       ; CLOCK_50                     ;
;  HEX2[5]       ; CLOCK_50                     ; 11.709 ; 11.709 ; Rise       ; CLOCK_50                     ;
;  HEX2[6]       ; CLOCK_50                     ; 12.765 ; 12.765 ; Rise       ; CLOCK_50                     ;
; HEX3[*]        ; CLOCK_50                     ; 12.686 ; 12.686 ; Rise       ; CLOCK_50                     ;
;  HEX3[0]       ; CLOCK_50                     ; 11.861 ; 11.861 ; Rise       ; CLOCK_50                     ;
;  HEX3[1]       ; CLOCK_50                     ; 12.458 ; 12.458 ; Rise       ; CLOCK_50                     ;
;  HEX3[2]       ; CLOCK_50                     ; 12.475 ; 12.475 ; Rise       ; CLOCK_50                     ;
;  HEX3[3]       ; CLOCK_50                     ; 11.659 ; 11.659 ; Rise       ; CLOCK_50                     ;
;  HEX3[4]       ; CLOCK_50                     ; 12.686 ; 12.686 ; Rise       ; CLOCK_50                     ;
;  HEX3[5]       ; CLOCK_50                     ; 11.011 ; 11.011 ; Rise       ; CLOCK_50                     ;
;  HEX3[6]       ; CLOCK_50                     ; 12.498 ; 12.498 ; Rise       ; CLOCK_50                     ;
; LEDG[*]        ; CLOCK_50                     ; 9.887  ; 9.887  ; Rise       ; CLOCK_50                     ;
;  LEDG[0]       ; CLOCK_50                     ; 8.503  ; 8.503  ; Rise       ; CLOCK_50                     ;
;  LEDG[1]       ; CLOCK_50                     ; 7.919  ; 7.919  ; Rise       ; CLOCK_50                     ;
;  LEDG[2]       ; CLOCK_50                     ; 8.768  ; 8.768  ; Rise       ; CLOCK_50                     ;
;  LEDG[3]       ; CLOCK_50                     ; 9.887  ; 9.887  ; Rise       ; CLOCK_50                     ;
;  LEDG[4]       ; CLOCK_50                     ; 9.237  ; 9.237  ; Rise       ; CLOCK_50                     ;
;  LEDG[5]       ; CLOCK_50                     ; 9.854  ; 9.854  ; Rise       ; CLOCK_50                     ;
;  LEDG[6]       ; CLOCK_50                     ; 7.916  ; 7.916  ; Rise       ; CLOCK_50                     ;
;  LEDG[7]       ; CLOCK_50                     ; 9.596  ; 9.596  ; Rise       ; CLOCK_50                     ;
; LEDR[*]        ; CLOCK_50                     ; 8.595  ; 8.595  ; Rise       ; CLOCK_50                     ;
;  LEDR[0]       ; CLOCK_50                     ; 8.328  ; 8.328  ; Rise       ; CLOCK_50                     ;
;  LEDR[1]       ; CLOCK_50                     ; 7.893  ; 7.893  ; Rise       ; CLOCK_50                     ;
;  LEDR[2]       ; CLOCK_50                     ; 8.302  ; 8.302  ; Rise       ; CLOCK_50                     ;
;  LEDR[3]       ; CLOCK_50                     ; 8.443  ; 8.443  ; Rise       ; CLOCK_50                     ;
;  LEDR[4]       ; CLOCK_50                     ; 8.398  ; 8.398  ; Rise       ; CLOCK_50                     ;
;  LEDR[5]       ; CLOCK_50                     ; 8.579  ; 8.579  ; Rise       ; CLOCK_50                     ;
;  LEDR[6]       ; CLOCK_50                     ; 8.595  ; 8.595  ; Rise       ; CLOCK_50                     ;
;  LEDR[7]       ; CLOCK_50                     ; 8.425  ; 8.425  ; Rise       ; CLOCK_50                     ;
; PS2_DAT        ; CLOCK_50                     ; 10.875 ; 10.875 ; Rise       ; CLOCK_50                     ;
; SRAM_LB_N      ; CLOCK_50                     ; 11.115 ; 11.115 ; Rise       ; CLOCK_50                     ;
; SRAM_UB_N      ; CLOCK_50                     ; 11.660 ; 11.660 ; Rise       ; CLOCK_50                     ;
; SRAM_WE_N      ; CLOCK_50                     ; 9.668  ; 9.668  ; Rise       ; CLOCK_50                     ;
; SRAM_ADDR[*]   ; counter_div_clk[2]           ; 75.545 ; 75.545 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[0]  ; counter_div_clk[2]           ; 74.215 ; 74.215 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[1]  ; counter_div_clk[2]           ; 75.387 ; 75.387 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[2]  ; counter_div_clk[2]           ; 75.545 ; 75.545 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[3]  ; counter_div_clk[2]           ; 74.002 ; 74.002 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[4]  ; counter_div_clk[2]           ; 74.363 ; 74.363 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[5]  ; counter_div_clk[2]           ; 73.377 ; 73.377 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[6]  ; counter_div_clk[2]           ; 75.352 ; 75.352 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[7]  ; counter_div_clk[2]           ; 73.356 ; 73.356 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[8]  ; counter_div_clk[2]           ; 73.121 ; 73.121 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[9]  ; counter_div_clk[2]           ; 73.683 ; 73.683 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[10] ; counter_div_clk[2]           ; 73.892 ; 73.892 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[11] ; counter_div_clk[2]           ; 73.827 ; 73.827 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[12] ; counter_div_clk[2]           ; 73.123 ; 73.123 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[13] ; counter_div_clk[2]           ; 72.950 ; 72.950 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[14] ; counter_div_clk[2]           ; 72.998 ; 72.998 ; Rise       ; counter_div_clk[2]           ;
; SRAM_DQ[*]     ; counter_div_clk[2]           ; 19.953 ; 19.953 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[0]    ; counter_div_clk[2]           ; 12.843 ; 12.843 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[1]    ; counter_div_clk[2]           ; 12.842 ; 12.842 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[2]    ; counter_div_clk[2]           ; 14.880 ; 14.880 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[3]    ; counter_div_clk[2]           ; 15.634 ; 15.634 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[4]    ; counter_div_clk[2]           ; 14.083 ; 14.083 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[5]    ; counter_div_clk[2]           ; 12.868 ; 12.868 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[6]    ; counter_div_clk[2]           ; 14.377 ; 14.377 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[7]    ; counter_div_clk[2]           ; 16.604 ; 16.604 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[8]    ; counter_div_clk[2]           ; 16.861 ; 16.861 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[9]    ; counter_div_clk[2]           ; 16.591 ; 16.591 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[10]   ; counter_div_clk[2]           ; 19.953 ; 19.953 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[11]   ; counter_div_clk[2]           ; 17.606 ; 17.606 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[12]   ; counter_div_clk[2]           ; 15.583 ; 15.583 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[13]   ; counter_div_clk[2]           ; 18.192 ; 18.192 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[14]   ; counter_div_clk[2]           ; 16.024 ; 16.024 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[15]   ; counter_div_clk[2]           ; 18.589 ; 18.589 ; Rise       ; counter_div_clk[2]           ;
; SRAM_LB_N      ; counter_div_clk[2]           ; 73.663 ; 73.663 ; Rise       ; counter_div_clk[2]           ;
; SRAM_UB_N      ; counter_div_clk[2]           ; 74.210 ; 74.210 ; Rise       ; counter_div_clk[2]           ;
; SRAM_WE_N      ; counter_div_clk[2]           ; 75.279 ; 75.279 ; Rise       ; counter_div_clk[2]           ;
; VGA_B[*]       ; vga_controller:vga|clk_25mhz ; 30.316 ; 30.316 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[0]      ; vga_controller:vga|clk_25mhz ; 29.697 ; 29.697 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[1]      ; vga_controller:vga|clk_25mhz ; 29.742 ; 29.742 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[2]      ; vga_controller:vga|clk_25mhz ; 29.971 ; 29.971 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[3]      ; vga_controller:vga|clk_25mhz ; 30.316 ; 30.316 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_G[*]       ; vga_controller:vga|clk_25mhz ; 30.158 ; 30.158 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[0]      ; vga_controller:vga|clk_25mhz ; 29.729 ; 29.729 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[1]      ; vga_controller:vga|clk_25mhz ; 30.158 ; 30.158 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[2]      ; vga_controller:vga|clk_25mhz ; 30.028 ; 30.028 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[3]      ; vga_controller:vga|clk_25mhz ; 30.131 ; 30.131 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_HS         ; vga_controller:vga|clk_25mhz ; 10.874 ; 10.874 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_R[*]       ; vga_controller:vga|clk_25mhz ; 30.276 ; 30.276 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[0]      ; vga_controller:vga|clk_25mhz ; 30.206 ; 30.206 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[1]      ; vga_controller:vga|clk_25mhz ; 30.019 ; 30.019 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[2]      ; vga_controller:vga|clk_25mhz ; 29.948 ; 29.948 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[3]      ; vga_controller:vga|clk_25mhz ; 30.276 ; 30.276 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_VS         ; vga_controller:vga|clk_25mhz ; 10.896 ; 10.896 ; Rise       ; vga_controller:vga|clk_25mhz ;
+----------------+------------------------------+--------+--------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                               ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port      ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; HEX0[*]        ; CLOCK_50                     ; 8.921  ; 8.921  ; Rise       ; CLOCK_50                     ;
;  HEX0[0]       ; CLOCK_50                     ; 8.921  ; 8.921  ; Rise       ; CLOCK_50                     ;
;  HEX0[1]       ; CLOCK_50                     ; 10.662 ; 10.662 ; Rise       ; CLOCK_50                     ;
;  HEX0[2]       ; CLOCK_50                     ; 10.560 ; 10.560 ; Rise       ; CLOCK_50                     ;
;  HEX0[3]       ; CLOCK_50                     ; 10.214 ; 10.214 ; Rise       ; CLOCK_50                     ;
;  HEX0[4]       ; CLOCK_50                     ; 11.386 ; 11.386 ; Rise       ; CLOCK_50                     ;
;  HEX0[5]       ; CLOCK_50                     ; 9.102  ; 9.102  ; Rise       ; CLOCK_50                     ;
;  HEX0[6]       ; CLOCK_50                     ; 10.082 ; 10.082 ; Rise       ; CLOCK_50                     ;
; HEX1[*]        ; CLOCK_50                     ; 9.961  ; 9.961  ; Rise       ; CLOCK_50                     ;
;  HEX1[0]       ; CLOCK_50                     ; 10.845 ; 10.845 ; Rise       ; CLOCK_50                     ;
;  HEX1[1]       ; CLOCK_50                     ; 11.006 ; 11.006 ; Rise       ; CLOCK_50                     ;
;  HEX1[2]       ; CLOCK_50                     ; 11.030 ; 11.030 ; Rise       ; CLOCK_50                     ;
;  HEX1[3]       ; CLOCK_50                     ; 10.487 ; 10.487 ; Rise       ; CLOCK_50                     ;
;  HEX1[4]       ; CLOCK_50                     ; 11.003 ; 11.003 ; Rise       ; CLOCK_50                     ;
;  HEX1[5]       ; CLOCK_50                     ; 9.961  ; 9.961  ; Rise       ; CLOCK_50                     ;
;  HEX1[6]       ; CLOCK_50                     ; 11.319 ; 11.319 ; Rise       ; CLOCK_50                     ;
; HEX2[*]        ; CLOCK_50                     ; 9.424  ; 9.424  ; Rise       ; CLOCK_50                     ;
;  HEX2[0]       ; CLOCK_50                     ; 10.511 ; 10.511 ; Rise       ; CLOCK_50                     ;
;  HEX2[1]       ; CLOCK_50                     ; 9.424  ; 9.424  ; Rise       ; CLOCK_50                     ;
;  HEX2[2]       ; CLOCK_50                     ; 10.767 ; 10.767 ; Rise       ; CLOCK_50                     ;
;  HEX2[3]       ; CLOCK_50                     ; 10.417 ; 10.417 ; Rise       ; CLOCK_50                     ;
;  HEX2[4]       ; CLOCK_50                     ; 10.641 ; 10.641 ; Rise       ; CLOCK_50                     ;
;  HEX2[5]       ; CLOCK_50                     ; 9.878  ; 9.878  ; Rise       ; CLOCK_50                     ;
;  HEX2[6]       ; CLOCK_50                     ; 10.671 ; 10.671 ; Rise       ; CLOCK_50                     ;
; HEX3[*]        ; CLOCK_50                     ; 9.266  ; 9.266  ; Rise       ; CLOCK_50                     ;
;  HEX3[0]       ; CLOCK_50                     ; 11.270 ; 11.270 ; Rise       ; CLOCK_50                     ;
;  HEX3[1]       ; CLOCK_50                     ; 11.603 ; 11.603 ; Rise       ; CLOCK_50                     ;
;  HEX3[2]       ; CLOCK_50                     ; 11.642 ; 11.642 ; Rise       ; CLOCK_50                     ;
;  HEX3[3]       ; CLOCK_50                     ; 9.266  ; 9.266  ; Rise       ; CLOCK_50                     ;
;  HEX3[4]       ; CLOCK_50                     ; 10.338 ; 10.338 ; Rise       ; CLOCK_50                     ;
;  HEX3[5]       ; CLOCK_50                     ; 10.418 ; 10.418 ; Rise       ; CLOCK_50                     ;
;  HEX3[6]       ; CLOCK_50                     ; 10.300 ; 10.300 ; Rise       ; CLOCK_50                     ;
; LEDG[*]        ; CLOCK_50                     ; 7.916  ; 7.916  ; Rise       ; CLOCK_50                     ;
;  LEDG[0]       ; CLOCK_50                     ; 8.503  ; 8.503  ; Rise       ; CLOCK_50                     ;
;  LEDG[1]       ; CLOCK_50                     ; 7.919  ; 7.919  ; Rise       ; CLOCK_50                     ;
;  LEDG[2]       ; CLOCK_50                     ; 8.768  ; 8.768  ; Rise       ; CLOCK_50                     ;
;  LEDG[3]       ; CLOCK_50                     ; 9.887  ; 9.887  ; Rise       ; CLOCK_50                     ;
;  LEDG[4]       ; CLOCK_50                     ; 9.237  ; 9.237  ; Rise       ; CLOCK_50                     ;
;  LEDG[5]       ; CLOCK_50                     ; 9.854  ; 9.854  ; Rise       ; CLOCK_50                     ;
;  LEDG[6]       ; CLOCK_50                     ; 7.916  ; 7.916  ; Rise       ; CLOCK_50                     ;
;  LEDG[7]       ; CLOCK_50                     ; 9.596  ; 9.596  ; Rise       ; CLOCK_50                     ;
; LEDR[*]        ; CLOCK_50                     ; 7.893  ; 7.893  ; Rise       ; CLOCK_50                     ;
;  LEDR[0]       ; CLOCK_50                     ; 8.328  ; 8.328  ; Rise       ; CLOCK_50                     ;
;  LEDR[1]       ; CLOCK_50                     ; 7.893  ; 7.893  ; Rise       ; CLOCK_50                     ;
;  LEDR[2]       ; CLOCK_50                     ; 8.302  ; 8.302  ; Rise       ; CLOCK_50                     ;
;  LEDR[3]       ; CLOCK_50                     ; 8.443  ; 8.443  ; Rise       ; CLOCK_50                     ;
;  LEDR[4]       ; CLOCK_50                     ; 8.398  ; 8.398  ; Rise       ; CLOCK_50                     ;
;  LEDR[5]       ; CLOCK_50                     ; 8.579  ; 8.579  ; Rise       ; CLOCK_50                     ;
;  LEDR[6]       ; CLOCK_50                     ; 8.595  ; 8.595  ; Rise       ; CLOCK_50                     ;
;  LEDR[7]       ; CLOCK_50                     ; 8.425  ; 8.425  ; Rise       ; CLOCK_50                     ;
; PS2_DAT        ; CLOCK_50                     ; 10.189 ; 10.189 ; Rise       ; CLOCK_50                     ;
; SRAM_LB_N      ; CLOCK_50                     ; 11.115 ; 11.115 ; Rise       ; CLOCK_50                     ;
; SRAM_UB_N      ; CLOCK_50                     ; 11.660 ; 11.660 ; Rise       ; CLOCK_50                     ;
; SRAM_WE_N      ; CLOCK_50                     ; 9.668  ; 9.668  ; Rise       ; CLOCK_50                     ;
; SRAM_ADDR[*]   ; counter_div_clk[2]           ; 8.632  ; 8.632  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[0]  ; counter_div_clk[2]           ; 11.238 ; 11.238 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[1]  ; counter_div_clk[2]           ; 10.136 ; 10.136 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[2]  ; counter_div_clk[2]           ; 9.841  ; 9.841  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[3]  ; counter_div_clk[2]           ; 9.137  ; 9.137  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[4]  ; counter_div_clk[2]           ; 11.258 ; 11.258 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[5]  ; counter_div_clk[2]           ; 10.447 ; 10.447 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[6]  ; counter_div_clk[2]           ; 10.461 ; 10.461 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[7]  ; counter_div_clk[2]           ; 9.439  ; 9.439  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[8]  ; counter_div_clk[2]           ; 8.632  ; 8.632  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[9]  ; counter_div_clk[2]           ; 8.810  ; 8.810  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[10] ; counter_div_clk[2]           ; 9.241  ; 9.241  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[11] ; counter_div_clk[2]           ; 10.667 ; 10.667 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[12] ; counter_div_clk[2]           ; 9.648  ; 9.648  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[13] ; counter_div_clk[2]           ; 8.808  ; 8.808  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[14] ; counter_div_clk[2]           ; 9.452  ; 9.452  ; Rise       ; counter_div_clk[2]           ;
; SRAM_DQ[*]     ; counter_div_clk[2]           ; 8.733  ; 8.733  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[0]    ; counter_div_clk[2]           ; 9.251  ; 9.251  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[1]    ; counter_div_clk[2]           ; 9.723  ; 9.723  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[2]    ; counter_div_clk[2]           ; 9.879  ; 9.879  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[3]    ; counter_div_clk[2]           ; 11.428 ; 11.428 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[4]    ; counter_div_clk[2]           ; 10.191 ; 10.191 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[5]    ; counter_div_clk[2]           ; 8.733  ; 8.733  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[6]    ; counter_div_clk[2]           ; 10.359 ; 10.359 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[7]    ; counter_div_clk[2]           ; 12.724 ; 12.724 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[8]    ; counter_div_clk[2]           ; 11.112 ; 11.112 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[9]    ; counter_div_clk[2]           ; 10.620 ; 10.620 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[10]   ; counter_div_clk[2]           ; 11.466 ; 11.466 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[11]   ; counter_div_clk[2]           ; 10.305 ; 10.305 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[12]   ; counter_div_clk[2]           ; 10.921 ; 10.921 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[13]   ; counter_div_clk[2]           ; 11.693 ; 11.693 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[14]   ; counter_div_clk[2]           ; 11.011 ; 11.011 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[15]   ; counter_div_clk[2]           ; 11.367 ; 11.367 ; Rise       ; counter_div_clk[2]           ;
; SRAM_LB_N      ; counter_div_clk[2]           ; 11.603 ; 11.603 ; Rise       ; counter_div_clk[2]           ;
; SRAM_UB_N      ; counter_div_clk[2]           ; 12.150 ; 12.150 ; Rise       ; counter_div_clk[2]           ;
; SRAM_WE_N      ; counter_div_clk[2]           ; 10.550 ; 10.550 ; Rise       ; counter_div_clk[2]           ;
; VGA_B[*]       ; vga_controller:vga|clk_25mhz ; 9.436  ; 9.436  ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[0]      ; vga_controller:vga|clk_25mhz ; 9.560  ; 9.560  ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[1]      ; vga_controller:vga|clk_25mhz ; 9.436  ; 9.436  ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[2]      ; vga_controller:vga|clk_25mhz ; 9.834  ; 9.834  ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[3]      ; vga_controller:vga|clk_25mhz ; 10.010 ; 10.010 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_G[*]       ; vga_controller:vga|clk_25mhz ; 9.124  ; 9.124  ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[0]      ; vga_controller:vga|clk_25mhz ; 9.124  ; 9.124  ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[1]      ; vga_controller:vga|clk_25mhz ; 9.553  ; 9.553  ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[2]      ; vga_controller:vga|clk_25mhz ; 9.423  ; 9.423  ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[3]      ; vga_controller:vga|clk_25mhz ; 9.526  ; 9.526  ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_HS         ; vga_controller:vga|clk_25mhz ; 8.846  ; 8.846  ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_R[*]       ; vga_controller:vga|clk_25mhz ; 9.419  ; 9.419  ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[0]      ; vga_controller:vga|clk_25mhz ; 9.898  ; 9.898  ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[1]      ; vga_controller:vga|clk_25mhz ; 9.419  ; 9.419  ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[2]      ; vga_controller:vga|clk_25mhz ; 9.640  ; 9.640  ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[3]      ; vga_controller:vga|clk_25mhz ; 9.676  ; 9.676  ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_VS         ; vga_controller:vga|clk_25mhz ; 9.218  ; 9.218  ; Rise       ; vga_controller:vga|clk_25mhz ;
+----------------+------------------------------+--------+--------+------------+------------------------------+


+-------------------------------------------------------------------------------------+
; Output Enable Times                                                                 ;
+--------------+--------------------+--------+------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise   ; Fall ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+--------+------+------------+--------------------+
; SRAM_DQ[*]   ; CLOCK_50           ; 11.617 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[0]  ; CLOCK_50           ; 11.621 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[1]  ; CLOCK_50           ; 11.631 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[2]  ; CLOCK_50           ; 11.617 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[3]  ; CLOCK_50           ; 11.627 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[4]  ; CLOCK_50           ; 11.936 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[5]  ; CLOCK_50           ; 11.912 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[6]  ; CLOCK_50           ; 12.261 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[7]  ; CLOCK_50           ; 12.269 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[8]  ; CLOCK_50           ; 12.469 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[9]  ; CLOCK_50           ; 12.469 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[10] ; CLOCK_50           ; 12.169 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[11] ; CLOCK_50           ; 12.459 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[12] ; CLOCK_50           ; 12.457 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[13] ; CLOCK_50           ; 12.179 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[14] ; CLOCK_50           ; 12.191 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[15] ; CLOCK_50           ; 11.624 ;      ; Rise       ; CLOCK_50           ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 74.147 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 74.151 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 74.161 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 74.147 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 74.157 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 74.466 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 74.442 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 74.791 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 74.799 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 75.019 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 75.019 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 74.719 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 75.009 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 75.007 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 74.729 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 74.741 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 74.174 ;      ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+--------+------+------------+--------------------+


+-------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                         ;
+--------------+--------------------+--------+------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise   ; Fall ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+--------+------+------------+--------------------+
; SRAM_DQ[*]   ; CLOCK_50           ; 11.617 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[0]  ; CLOCK_50           ; 11.621 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[1]  ; CLOCK_50           ; 11.631 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[2]  ; CLOCK_50           ; 11.617 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[3]  ; CLOCK_50           ; 11.627 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[4]  ; CLOCK_50           ; 11.936 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[5]  ; CLOCK_50           ; 11.912 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[6]  ; CLOCK_50           ; 12.261 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[7]  ; CLOCK_50           ; 12.269 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[8]  ; CLOCK_50           ; 12.469 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[9]  ; CLOCK_50           ; 12.469 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[10] ; CLOCK_50           ; 12.169 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[11] ; CLOCK_50           ; 12.459 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[12] ; CLOCK_50           ; 12.457 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[13] ; CLOCK_50           ; 12.179 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[14] ; CLOCK_50           ; 12.191 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[15] ; CLOCK_50           ; 11.624 ;      ; Rise       ; CLOCK_50           ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 12.087 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 12.091 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 12.101 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 12.087 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 12.097 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 12.406 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 12.382 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 12.731 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 12.739 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 12.959 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 12.959 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 12.659 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 12.949 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 12.947 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 12.669 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 12.681 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 12.114 ;      ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+--------+------+------------+--------------------+


+---------------------------------------------------------------------------------------------+
; Output Disable Times                                                                        ;
+--------------+--------------------+-----------+-----------+------------+--------------------+
; Data Port    ; Clock Port         ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+-----------+-----------+------------+--------------------+
; SRAM_DQ[*]   ; CLOCK_50           ; 11.617    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[0]  ; CLOCK_50           ; 11.621    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[1]  ; CLOCK_50           ; 11.631    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[2]  ; CLOCK_50           ; 11.617    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[3]  ; CLOCK_50           ; 11.627    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[4]  ; CLOCK_50           ; 11.936    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[5]  ; CLOCK_50           ; 11.912    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[6]  ; CLOCK_50           ; 12.261    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[7]  ; CLOCK_50           ; 12.269    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[8]  ; CLOCK_50           ; 12.469    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[9]  ; CLOCK_50           ; 12.469    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[10] ; CLOCK_50           ; 12.169    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[11] ; CLOCK_50           ; 12.459    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[12] ; CLOCK_50           ; 12.457    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[13] ; CLOCK_50           ; 12.179    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[14] ; CLOCK_50           ; 12.191    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[15] ; CLOCK_50           ; 11.624    ;           ; Rise       ; CLOCK_50           ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 74.147    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 74.151    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 74.161    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 74.147    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 74.157    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 74.466    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 74.442    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 74.791    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 74.799    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 75.019    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 75.019    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 74.719    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 75.009    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 75.007    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 74.729    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 74.741    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 74.174    ;           ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+-----------+-----------+------------+--------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                ;
+--------------+--------------------+-----------+-----------+------------+--------------------+
; Data Port    ; Clock Port         ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+-----------+-----------+------------+--------------------+
; SRAM_DQ[*]   ; CLOCK_50           ; 11.617    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[0]  ; CLOCK_50           ; 11.621    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[1]  ; CLOCK_50           ; 11.631    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[2]  ; CLOCK_50           ; 11.617    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[3]  ; CLOCK_50           ; 11.627    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[4]  ; CLOCK_50           ; 11.936    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[5]  ; CLOCK_50           ; 11.912    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[6]  ; CLOCK_50           ; 12.261    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[7]  ; CLOCK_50           ; 12.269    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[8]  ; CLOCK_50           ; 12.469    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[9]  ; CLOCK_50           ; 12.469    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[10] ; CLOCK_50           ; 12.169    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[11] ; CLOCK_50           ; 12.459    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[12] ; CLOCK_50           ; 12.457    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[13] ; CLOCK_50           ; 12.179    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[14] ; CLOCK_50           ; 12.191    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[15] ; CLOCK_50           ; 11.624    ;           ; Rise       ; CLOCK_50           ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 12.087    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 12.091    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 12.101    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 12.087    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 12.097    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 12.406    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 12.382    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 12.731    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 12.739    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 12.959    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 12.959    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 12.659    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 12.949    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 12.947    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 12.669    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 12.681    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 12.114    ;           ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+-----------+-----------+------------+--------------------+


+--------------------------------------------------------+
; Fast Model Setup Summary                               ;
+------------------------------+---------+---------------+
; Clock                        ; Slack   ; End Point TNS ;
+------------------------------+---------+---------------+
; counter_div_clk[2]           ; -25.422 ; -4430.159     ;
; vga_controller:vga|clk_25mhz ; -24.997 ; -5271.386     ;
; CLOCK_50                     ; -23.677 ; -2490.664     ;
+------------------------------+---------+---------------+


+-------------------------------------------------------+
; Fast Model Hold Summary                               ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -1.725 ; -10.829       ;
; counter_div_clk[2]           ; 0.215  ; 0.000         ;
; vga_controller:vga|clk_25mhz ; 0.215  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Fast Model Recovery Summary                           ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; counter_div_clk[2]           ; -0.065 ; -0.476        ;
; vga_controller:vga|clk_25mhz ; 0.121  ; 0.000         ;
; CLOCK_50                     ; 0.408  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Fast Model Removal Summary                            ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -0.028 ; -0.028        ;
; vga_controller:vga|clk_25mhz ; 0.259  ; 0.000         ;
; counter_div_clk[2]           ; 0.262  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; vga_controller:vga|clk_25mhz ; -1.627 ; -1425.728     ;
; CLOCK_50                     ; -1.380 ; -942.380      ;
; SW[9]                        ; -1.380 ; -1.380        ;
; counter_div_clk[2]           ; -0.500 ; -309.000      ;
+------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'counter_div_clk[2]'                                                                                                                                      ;
+---------+------------------------------------+-------------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                                   ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+-------------------------------------------+--------------------+--------------------+--------------+------------+------------+
; -25.422 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~98  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 26.455     ;
; -25.412 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~124 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 26.442     ;
; -25.411 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~140 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 26.441     ;
; -25.405 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~138 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 26.435     ;
; -25.404 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~122 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 26.434     ;
; -25.382 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~99  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.411     ;
; -25.377 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~35  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 26.408     ;
; -25.373 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~98  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 26.406     ;
; -25.364 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~136 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 26.396     ;
; -25.363 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~124 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 26.393     ;
; -25.362 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~140 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 26.392     ;
; -25.361 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~98  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 26.394     ;
; -25.359 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~24  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 26.390     ;
; -25.357 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~88  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 26.389     ;
; -25.356 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~138 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 26.386     ;
; -25.355 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~114 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 26.388     ;
; -25.355 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~122 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 26.385     ;
; -25.354 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~120 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 26.386     ;
; -25.351 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~124 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 26.381     ;
; -25.350 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~140 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 26.380     ;
; -25.349 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~130 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 26.381     ;
; -25.344 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~138 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 26.374     ;
; -25.343 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~122 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 26.373     ;
; -25.342 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~93  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 26.375     ;
; -25.342 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~109 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 26.375     ;
; -25.333 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~99  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.362     ;
; -25.328 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~35  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 26.359     ;
; -25.321 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~99  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.350     ;
; -25.320 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~48  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.349     ;
; -25.320 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~127 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 26.352     ;
; -25.320 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~95  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 26.352     ;
; -25.316 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~35  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 26.347     ;
; -25.315 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~86  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.344     ;
; -25.315 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~136 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 26.347     ;
; -25.314 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~102 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.343     ;
; -25.313 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~92  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.342     ;
; -25.312 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~108 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.341     ;
; -25.310 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~82  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 26.338     ;
; -25.310 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~24  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 26.341     ;
; -25.309 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~34  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 26.337     ;
; -25.308 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~88  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 26.340     ;
; -25.306 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~114 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 26.339     ;
; -25.305 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~47  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.334     ;
; -25.305 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~120 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 26.337     ;
; -25.304 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~73  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 26.332     ;
; -25.303 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~136 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 26.335     ;
; -25.300 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~63  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.329     ;
; -25.300 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~25  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 26.328     ;
; -25.300 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~130 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 26.332     ;
; -25.298 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~24  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 26.329     ;
; -25.297 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~29  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 26.325     ;
; -25.296 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~115 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.325     ;
; -25.296 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~77  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 26.324     ;
; -25.296 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~88  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 26.328     ;
; -25.294 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~114 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 26.327     ;
; -25.293 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~120 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 26.325     ;
; -25.293 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~93  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 26.326     ;
; -25.293 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~109 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 26.326     ;
; -25.289 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~147 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 26.319     ;
; -25.289 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~56  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.318     ;
; -25.288 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~130 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 26.320     ;
; -25.286 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~131 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 26.316     ;
; -25.282 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~128 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 26.315     ;
; -25.281 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~93  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 26.314     ;
; -25.281 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~109 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 26.314     ;
; -25.271 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~48  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.300     ;
; -25.271 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~127 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 26.303     ;
; -25.271 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~95  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 26.303     ;
; -25.267 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~106 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.296     ;
; -25.266 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~90  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.295     ;
; -25.266 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~86  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.295     ;
; -25.265 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~102 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.294     ;
; -25.264 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~92  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.293     ;
; -25.263 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~108 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.292     ;
; -25.262 ; proc:pro0|unidad_control:c0|ir[11] ; proc:pro0|datapath:e0|regfile:reg0|br~98  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.003      ; 26.297     ;
; -25.261 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~82  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 26.289     ;
; -25.260 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~34  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 26.288     ;
; -25.259 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~48  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.288     ;
; -25.259 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~127 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 26.291     ;
; -25.259 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~95  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 26.291     ;
; -25.258 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~80  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.010     ; 26.280     ;
; -25.256 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~47  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.285     ;
; -25.255 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~73  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 26.283     ;
; -25.254 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~86  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.283     ;
; -25.253 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~102 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.282     ;
; -25.252 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~92  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.281     ;
; -25.252 ; proc:pro0|unidad_control:c0|ir[11] ; proc:pro0|datapath:e0|regfile:reg0|br~124 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 26.284     ;
; -25.251 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~41  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 26.282     ;
; -25.251 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~98  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 26.284     ;
; -25.251 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~108 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.280     ;
; -25.251 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~63  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.280     ;
; -25.251 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~25  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 26.279     ;
; -25.251 ; proc:pro0|unidad_control:c0|ir[11] ; proc:pro0|datapath:e0|regfile:reg0|br~140 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 26.283     ;
; -25.249 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~82  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 26.277     ;
; -25.248 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~34  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 26.276     ;
; -25.248 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~29  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 26.276     ;
; -25.247 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~115 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.276     ;
; -25.247 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~77  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 26.275     ;
; -25.245 ; proc:pro0|unidad_control:c0|ir[11] ; proc:pro0|datapath:e0|regfile:reg0|br~138 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 26.277     ;
; -25.244 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~47  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.273     ;
+---------+------------------------------------+-------------------------------------------+--------------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'vga_controller:vga|clk_25mhz'                                                                                                                                                                                                                              ;
+---------+------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------------+------------------------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                                                                                                                           ; Launch Clock       ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------------+------------------------------+--------------+------------+------------+
; -24.997 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.046      ; 26.042     ;
; -24.959 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.058      ; 26.016     ;
; -24.955 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.046      ; 26.000     ;
; -24.950 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.047      ; 25.996     ;
; -24.948 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.053      ; 26.000     ;
; -24.948 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.046      ; 25.993     ;
; -24.946 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.052      ; 25.997     ;
; -24.936 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.046      ; 25.981     ;
; -24.927 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.057      ; 25.983     ;
; -24.920 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.053      ; 25.972     ;
; -24.910 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.058      ; 25.967     ;
; -24.906 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.046      ; 25.951     ;
; -24.901 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.047      ; 25.947     ;
; -24.899 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.053      ; 25.951     ;
; -24.898 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.058      ; 25.955     ;
; -24.897 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.052      ; 25.948     ;
; -24.894 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.046      ; 25.939     ;
; -24.889 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.047      ; 25.935     ;
; -24.887 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.053      ; 25.939     ;
; -24.885 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.052      ; 25.936     ;
; -24.882 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.052      ; 25.933     ;
; -24.878 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.057      ; 25.934     ;
; -24.871 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.053      ; 25.923     ;
; -24.866 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.057      ; 25.922     ;
; -24.863 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.057      ; 25.919     ;
; -24.862 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.058      ; 25.919     ;
; -24.859 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.053      ; 25.911     ;
; -24.850 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.061      ; 25.910     ;
; -24.848 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.064      ; 25.911     ;
; -24.847 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.053      ; 25.899     ;
; -24.837 ; proc:pro0|unidad_control:c0|ir[11] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.048      ; 25.884     ;
; -24.833 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.052      ; 25.884     ;
; -24.826 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.046      ; 25.871     ;
; -24.821 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.052      ; 25.872     ;
; -24.814 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.057      ; 25.870     ;
; -24.813 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.058      ; 25.870     ;
; -24.806 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg1 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.046      ; 25.851     ;
; -24.802 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.057      ; 25.858     ;
; -24.801 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.058      ; 25.858     ;
; -24.801 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.061      ; 25.861     ;
; -24.799 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.064      ; 25.862     ;
; -24.799 ; proc:pro0|unidad_control:c0|ir[11] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.060      ; 25.858     ;
; -24.798 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.053      ; 25.850     ;
; -24.795 ; proc:pro0|unidad_control:c0|ir[11] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.048      ; 25.842     ;
; -24.794 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.062      ; 25.855     ;
; -24.790 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.061      ; 25.850     ;
; -24.790 ; proc:pro0|unidad_control:c0|ir[11] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.049      ; 25.838     ;
; -24.789 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.061      ; 25.849     ;
; -24.788 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.058      ; 25.845     ;
; -24.788 ; proc:pro0|unidad_control:c0|ir[11] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.055      ; 25.842     ;
; -24.787 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.064      ; 25.850     ;
; -24.786 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.053      ; 25.838     ;
; -24.786 ; proc:pro0|unidad_control:c0|ir[11] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.054      ; 25.839     ;
; -24.784 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.064      ; 25.847     ;
; -24.784 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.046      ; 25.829     ;
; -24.779 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.058      ; 25.836     ;
; -24.779 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_address_reg1 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.058      ; 25.836     ;
; -24.779 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.047      ; 25.825     ;
; -24.777 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.053      ; 25.829     ;
; -24.776 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.065      ; 25.840     ;
; -24.775 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.052      ; 25.826     ;
; -24.771 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.065      ; 25.835     ;
; -24.771 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg1 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.053      ; 25.823     ;
; -24.770 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_address_reg1 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.052      ; 25.821     ;
; -24.767 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.067      ; 25.833     ;
; -24.767 ; proc:pro0|unidad_control:c0|ir[11] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.059      ; 25.825     ;
; -24.763 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.066      ; 25.828     ;
; -24.762 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg1 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.057      ; 25.818     ;
; -24.760 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg1 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.047      ; 25.806     ;
; -24.760 ; proc:pro0|unidad_control:c0|ir[11] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.055      ; 25.814     ;
; -24.757 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg1 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.046      ; 25.802     ;
; -24.756 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.057      ; 25.812     ;
; -24.749 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.053      ; 25.801     ;
; -24.745 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg1 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.046      ; 25.790     ;
; -24.745 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.062      ; 25.806     ;
; -24.741 ; proc:pro0|unidad_control:c0|ir[9]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.053      ; 25.793     ;
; -24.741 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.061      ; 25.801     ;
; -24.735 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.064      ; 25.798     ;
; -24.733 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.062      ; 25.794     ;
; -24.730 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.058      ; 25.787     ;
; -24.730 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_address_reg1 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.058      ; 25.787     ;
; -24.729 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.061      ; 25.789     ;
; -24.728 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.047      ; 25.774     ;
; -24.727 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.065      ; 25.791     ;
; -24.723 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.064      ; 25.786     ;
; -24.722 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.065      ; 25.786     ;
; -24.722 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg1 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.053      ; 25.774     ;
; -24.722 ; proc:pro0|unidad_control:c0|ir[11] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.054      ; 25.775     ;
; -24.721 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg6 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.046      ; 25.766     ;
; -24.721 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_address_reg1 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.052      ; 25.772     ;
; -24.719 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.068      ; 25.786     ;
; -24.719 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.053      ; 25.771     ;
; -24.718 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.065      ; 25.782     ;
; -24.718 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.058      ; 25.775     ;
; -24.718 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_address_reg1 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.058      ; 25.775     ;
; -24.718 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.067      ; 25.784     ;
; -24.715 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.065      ; 25.779     ;
; -24.714 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg       ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.066      ; 25.779     ;
; -24.713 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg1 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.057      ; 25.769     ;
; -24.711 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_address_reg2 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.058      ; 25.768     ;
+---------+------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                                                 ;
+---------+-----------------------------------------------------+--------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                           ; To Node                                          ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------+--------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -23.677 ; proc:pro0|unidad_control:c0|ir[12]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.289      ; 24.998     ;
; -23.628 ; proc:pro0|unidad_control:c0|ir[15]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.289      ; 24.949     ;
; -23.616 ; proc:pro0|unidad_control:c0|ir[14]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.289      ; 24.937     ;
; -23.517 ; proc:pro0|unidad_control:c0|ir[11]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 24.840     ;
; -23.506 ; proc:pro0|unidad_control:c0|ir[13]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.289      ; 24.827     ;
; -23.421 ; proc:pro0|unidad_control:c0|ir[9]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.296      ; 24.749     ;
; -23.334 ; proc:pro0|unidad_control:c0|ir[1]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 24.657     ;
; -23.324 ; proc:pro0|unidad_control:c0|ir[10]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.289      ; 24.645     ;
; -23.318 ; proc:pro0|unidad_control:c0|ir[7]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.289      ; 24.639     ;
; -23.314 ; proc:pro0|unidad_control:c0|ir[0]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.292      ; 24.638     ;
; -23.309 ; proc:pro0|unidad_control:c0|ir[6]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.289      ; 24.630     ;
; -23.307 ; proc:pro0|unidad_control:c0|ir[8]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.294      ; 24.633     ;
; -23.250 ; proc:pro0|unidad_control:c0|ir[3]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.292      ; 24.574     ;
; -23.129 ; proc:pro0|unidad_control:c0|ir[4]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.294      ; 24.455     ;
; -23.126 ; proc:pro0|unidad_control:c0|ir[2]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 24.449     ;
; -22.866 ; proc:pro0|datapath:e0|regfile:reg0|br~39            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 24.188     ;
; -22.804 ; proc:pro0|datapath:e0|regfile:reg0|br~55            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.292      ; 24.128     ;
; -22.693 ; proc:pro0|datapath:e0|regfile:reg0|br~86            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.292      ; 24.017     ;
; -22.661 ; proc:pro0|datapath:e0|regfile:reg0|br~134           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 23.983     ;
; -22.643 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][4]  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 23.966     ;
; -22.637 ; proc:pro0|datapath:e0|regfile:reg0|br~20            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 23.959     ;
; -22.608 ; proc:pro0|unidad_control:c0|multi:m0|estado.DEMW    ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.292      ; 23.932     ;
; -22.608 ; proc:pro0|unidad_control:c0|ir[5]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.294      ; 23.934     ;
; -22.591 ; proc:pro0|datapath:e0|regfile:reg0|br~118           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.289      ; 23.912     ;
; -22.590 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][1]  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.294      ; 23.916     ;
; -22.589 ; proc:pro0|datapath:e0|regfile:reg0|br~131           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 23.912     ;
; -22.579 ; proc:pro0|datapath:e0|regfile:reg0|br~57            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.294      ; 23.905     ;
; -22.577 ; proc:pro0|datapath:e0|regfile:reg0|br~40            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 23.899     ;
; -22.566 ; proc:pro0|datapath:e0|regfile:reg0|br~38            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 23.888     ;
; -22.555 ; proc:pro0|datapath:e0|regfile:reg0|br~41            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 23.877     ;
; -22.548 ; proc:pro0|datapath:e0|regfile:reg0|br~25            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.293      ; 23.873     ;
; -22.545 ; proc:pro0|datapath:e0|regfile:reg0|br~36            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 23.867     ;
; -22.530 ; proc:pro0|datapath:e0|regfile:reg0|br~116           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 23.853     ;
; -22.527 ; proc:pro0|datapath:e0|regfile:reg0|br~35            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 23.849     ;
; -22.520 ; proc:pro0|datapath:e0|regfile:reg0|br~51            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.292      ; 23.844     ;
; -22.519 ; proc:pro0|datapath:e0|regfile:reg0|br~23            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.293      ; 23.844     ;
; -22.505 ; proc:pro0|datapath:e0|regfile:reg0|br~26            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.292      ; 23.829     ;
; -22.491 ; proc:pro0|datapath:e0|regfile:reg0|br~120           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.289      ; 23.812     ;
; -22.451 ; proc:pro0|datapath:e0|regfile:reg0|br~136           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.289      ; 23.772     ;
; -22.440 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][0]  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.295      ; 23.767     ;
; -22.434 ; proc:pro0|datapath:e0|regfile:reg0|br~42            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.292      ; 23.758     ;
; -22.434 ; proc:pro0|datapath:e0|regfile:reg0|br~122           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 23.757     ;
; -22.421 ; proc:pro0|datapath:e0|regfile:reg0|br~22            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 23.743     ;
; -22.421 ; proc:pro0|datapath:e0|regfile:reg0|br~119           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 23.744     ;
; -22.387 ; proc:pro0|datapath:e0|regfile:reg0|br~147           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 23.710     ;
; -22.378 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][5]  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.294      ; 23.704     ;
; -22.375 ; proc:pro0|datapath:e0|regfile:reg0|br~84            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.292      ; 23.699     ;
; -22.349 ; proc:pro0|datapath:e0|regfile:reg0|br~132           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 23.672     ;
; -22.345 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][3]  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.294      ; 23.671     ;
; -22.342 ; proc:pro0|datapath:e0|regfile:reg0|br~59            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.289      ; 23.663     ;
; -22.341 ; proc:pro0|datapath:e0|regfile:reg0|br~54            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 23.663     ;
; -22.341 ; proc:pro0|datapath:e0|regfile:reg0|br~99            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.292      ; 23.665     ;
; -22.340 ; proc:pro0|datapath:e0|regfile:reg0|br~104           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 23.662     ;
; -22.339 ; proc:pro0|datapath:e0|regfile:reg0|br~88            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.289      ; 23.660     ;
; -22.339 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][2]  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.294      ; 23.665     ;
; -22.339 ; proc:pro0|datapath:e0|regfile:reg0|br~28            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.293      ; 23.664     ;
; -22.330 ; proc:pro0|datapath:e0|regfile:reg0|br~121           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 23.653     ;
; -22.328 ; proc:pro0|datapath:e0|regfile:reg0|br~125           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.294      ; 23.654     ;
; -22.315 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][6]  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.295      ; 23.642     ;
; -22.311 ; proc:pro0|datapath:e0|regfile:reg0|br~53            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 23.634     ;
; -22.309 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][1]  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 23.631     ;
; -22.307 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][7]  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.294      ; 23.633     ;
; -22.303 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][10] ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.295      ; 23.630     ;
; -22.303 ; proc:pro0|datapath:e0|regfile:reg0|br~37            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 23.625     ;
; -22.290 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][15] ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.294      ; 23.616     ;
; -22.289 ; proc:pro0|datapath:e0|regfile:reg0|br~83            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.289      ; 23.610     ;
; -22.279 ; proc:pro0|datapath:e0|regfile:reg0|br~24            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 23.601     ;
; -22.279 ; proc:pro0|datapath:e0|regfile:reg0|br~123           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.288      ; 23.599     ;
; -22.274 ; proc:pro0|datapath:e0|regfile:reg0|br~43            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 23.596     ;
; -22.272 ; proc:pro0|datapath:e0|regfile:reg0|br~141           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.296      ; 23.600     ;
; -22.269 ; proc:pro0|datapath:e0|regfile:reg0|br~138           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 23.592     ;
; -22.268 ; proc:pro0|datapath:e0|regfile:reg0|br~45            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.292      ; 23.592     ;
; -22.267 ; proc:pro0|datapath:e0|regfile:reg0|br~73            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.293      ; 23.592     ;
; -22.262 ; proc:pro0|datapath:e0|regfile_system:regS|bs[6][4]  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.288      ; 23.582     ;
; -22.262 ; proc:pro0|datapath:e0|regfile:reg0|br~124           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 23.585     ;
; -22.259 ; proc:pro0|datapath:e0|regfile:reg0|br~85            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.289      ; 23.580     ;
; -22.258 ; proc:pro0|datapath:e0|regfile:reg0|br~102           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.292      ; 23.582     ;
; -22.255 ; proc:pro0|datapath:e0|regfile:reg0|br~58            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.292      ; 23.579     ;
; -22.249 ; proc:pro0|datapath:e0|regfile:reg0|br~71            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.293      ; 23.574     ;
; -22.238 ; proc:pro0|datapath:e0|regfile:reg0|br~21            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 23.560     ;
; -22.215 ; proc:pro0|datapath:e0|regfile:reg0|br~135           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 23.538     ;
; -22.199 ; proc:pro0|datapath:e0|regfile:reg0|br~100           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.292      ; 23.523     ;
; -22.197 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][5]  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.294      ; 23.523     ;
; -22.197 ; proc:pro0|datapath:e0|regfile:reg0|br~61            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.292      ; 23.521     ;
; -22.192 ; proc:pro0|datapath:e0|regfile:reg0|br~92            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.292      ; 23.516     ;
; -22.184 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][3]  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.294      ; 23.510     ;
; -22.184 ; proc:pro0|datapath:e0|regfile:reg0|br~115           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.292      ; 23.508     ;
; -22.184 ; proc:pro0|datapath:e0|regfile:reg0|br~44            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.292      ; 23.508     ;
; -22.182 ; proc:pro0|datapath:e0|regfile:reg0|br~60            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.294      ; 23.508     ;
; -22.179 ; proc:pro0|datapath:e0|regfile:reg0|br~137           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 23.502     ;
; -22.171 ; proc:pro0|datapath:e0|regfile:reg0|br~72            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 23.493     ;
; -22.171 ; proc:pro0|datapath:e0|regfile:reg0|br~117           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.289      ; 23.492     ;
; -22.157 ; proc:pro0|datapath:e0|regfile:reg0|br~91            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.288      ; 23.477     ;
; -22.154 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][0]  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.298      ; 23.484     ;
; -22.150 ; proc:pro0|datapath:e0|regfile:reg0|br~67            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 23.473     ;
; -22.149 ; proc:pro0|datapath:e0|regfile:reg0|br~48            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.292      ; 23.473     ;
; -22.143 ; proc:pro0|datapath:e0|regfile:reg0|br~133           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.289      ; 23.464     ;
; -22.134 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][2]  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.294      ; 23.460     ;
; -22.131 ; proc:pro0|datapath:e0|regfile:reg0|br~27            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 23.453     ;
; -22.130 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][7]  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.294      ; 23.456     ;
+---------+-----------------------------------------------------+--------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                                                                  ;
+--------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                     ; To Node                                                                                                       ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; -1.725 ; counter_div_clk[2]                                                                                            ; counter_div_clk[2]                                                                                            ; counter_div_clk[2]           ; CLOCK_50    ; 0.000        ; 1.799      ; 0.367      ;
; -1.725 ; vga_controller:vga|clk_25mhz                                                                                  ; vga_controller:vga|clk_25mhz                                                                                  ; vga_controller:vga|clk_25mhz ; CLOCK_50    ; 0.000        ; 1.799      ; 0.367      ;
; -1.225 ; counter_div_clk[2]                                                                                            ; counter_div_clk[2]                                                                                            ; counter_div_clk[2]           ; CLOCK_50    ; -0.500       ; 1.799      ; 0.367      ;
; -1.225 ; vga_controller:vga|clk_25mhz                                                                                  ; vga_controller:vga|clk_25mhz                                                                                  ; vga_controller:vga|clk_25mhz ; CLOCK_50    ; -0.500       ; 1.799      ; 0.367      ;
; -0.267 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[0]                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.798      ; 1.683      ;
; -0.266 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[3]                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.798      ; 1.684      ;
; -0.266 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[1]                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.798      ; 1.684      ;
; -0.261 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[2]                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.798      ; 1.689      ;
; -0.255 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[4]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.801      ; 1.698      ;
; -0.238 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[3]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.800      ; 1.714      ;
; -0.238 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[2]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.800      ; 1.714      ;
; -0.238 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[1]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.800      ; 1.714      ;
; -0.238 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[8]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.800      ; 1.714      ;
; -0.238 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[7]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.800      ; 1.714      ;
; -0.238 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[5]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.800      ; 1.714      ;
; -0.238 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_released                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.801      ; 1.715      ;
; -0.225 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[0]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.799      ; 1.726      ;
; -0.225 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[10]                                ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.799      ; 1.726      ;
; -0.225 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[9]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.799      ; 1.726      ;
; -0.218 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|hold_released                        ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.801      ; 1.735      ;
; -0.216 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[6]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.801      ; 1.737      ;
; -0.156 ; SW[9]                                                                                                         ; controlador_IO:io|br_io[7][0]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.786      ; 1.782      ;
; -0.155 ; SW[9]                                                                                                         ; controlador_IO:io|br_io[7][3]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.786      ; 1.783      ;
; -0.154 ; SW[9]                                                                                                         ; controlador_IO:io|br_io[7][1]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.786      ; 1.784      ;
; -0.152 ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][7]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.783      ; 1.783      ;
; -0.152 ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][1]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.783      ; 1.783      ;
; -0.146 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[1]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.799      ; 1.805      ;
; -0.146 ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][6]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.783      ; 1.789      ;
; -0.145 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_falling_edge_marker   ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.799      ; 1.806      ;
; -0.142 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_h                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.798      ; 1.808      ;
; -0.140 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|state                                                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.802      ; 1.814      ;
; -0.118 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|right_shift_key                      ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.798      ; 1.832      ;
; -0.118 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|left_shift_key                       ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.798      ; 1.832      ;
; -0.106 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[7]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.801      ; 1.847      ;
; -0.106 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[6]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.801      ; 1.847      ;
; -0.106 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[5]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.801      ; 1.847      ;
; -0.106 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[3]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.801      ; 1.847      ;
; -0.106 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[2]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.801      ; 1.847      ;
; -0.106 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[4]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.801      ; 1.847      ;
; -0.106 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[0]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.801      ; 1.847      ;
; -0.102 ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][2]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.784      ; 1.834      ;
; -0.102 ; SW[9]                                                                                                         ; controlador_IO:io|br_io[7][2]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.786      ; 1.836      ;
; -0.071 ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][0]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.784      ; 1.865      ;
; -0.069 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m2_state                             ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.800      ; 1.883      ;
; -0.042 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_h                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.799      ; 1.909      ;
; -0.042 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_l                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.799      ; 1.909      ;
; -0.042 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_wait_clk_h            ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.799      ; 1.909      ;
; -0.042 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_l                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.799      ; 1.909      ;
; -0.042 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_wait_keyboard_ack     ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.799      ; 1.909      ;
; -0.042 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_error_no_keyboard_ack ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.799      ; 1.909      ;
; -0.042 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_done_recovery         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.799      ; 1.909      ;
; -0.042 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_rising_edge_marker    ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.798      ; 1.908      ;
; -0.040 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_rising_edge_marker    ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.798      ; 1.910      ;
; -0.035 ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][4]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.784      ; 1.901      ;
; -0.034 ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][3]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.784      ; 1.902      ;
; -0.033 ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][5]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.784      ; 1.903      ;
; -0.001 ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][8]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.784      ; 1.935      ;
; 0.215  ; counter_div_clk[0]                                                                                            ; counter_div_clk[0]                                                                                            ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter_div_clk[1]                                                                                            ; counter_div_clk[1]                                                                                            ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_h                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_h                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_l                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_l                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_l                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_l                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[2]                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[2]                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[3]                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[3]                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[0]                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[0]                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[1]                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[1]                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_wait_keyboard_ack     ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_wait_keyboard_ack     ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_error_no_keyboard_ack ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_error_no_keyboard_ack ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_done_recovery         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_done_recovery         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|hold_released                        ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|hold_released                        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|right_shift_key                      ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|right_shift_key                      ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|left_shift_key                       ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|left_shift_key                       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m2_state                             ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m2_state                             ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_released                          ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_released                          ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|contador_milisegundos[0]                                                                    ; controlador_IO:io|contador_milisegundos[0]                                                                    ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|data_ready                                                     ; controlador_IO:io|keyboard_controller:keyboard|data_ready                                                     ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|br_io[16][0]                                                                                ; controlador_IO:io|br_io[16][0]                                                                                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|state                                                          ; controlador_IO:io|keyboard_controller:keyboard|state                                                          ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.233  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[0]                         ; SW[9]                        ; CLOCK_50    ; -0.500       ; 1.798      ; 1.683      ;
; 0.234  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[3]                         ; SW[9]                        ; CLOCK_50    ; -0.500       ; 1.798      ; 1.684      ;
; 0.234  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[1]                         ; SW[9]                        ; CLOCK_50    ; -0.500       ; 1.798      ; 1.684      ;
; 0.239  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[2]                         ; SW[9]                        ; CLOCK_50    ; -0.500       ; 1.798      ; 1.689      ;
; 0.240  ; counter_div_clk[0]                                                                                            ; counter_div_clk[2]                                                                                            ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[11]               ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[11]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.392      ;
; 0.241  ; controlador_IO:io|contador_ciclos[15]                                                                         ; controlador_IO:io|contador_ciclos[15]                                                                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.393      ;
; 0.243  ; counter_div_clk[0]                                                                                            ; counter_div_clk[1]                                                                                            ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.245  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[4]                                 ; SW[9]                        ; CLOCK_50    ; -0.500       ; 1.801      ; 1.698      ;
; 0.245  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[7]                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[7]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.397      ;
; 0.246  ; controlador_IO:io|contador_milisegundos[15]                                                                   ; controlador_IO:io|contador_milisegundos[15]                                                                   ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.398      ;
; 0.253  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_falling_edge_marker   ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_l                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.405      ;
; 0.262  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[3]                                 ; SW[9]                        ; CLOCK_50    ; -0.500       ; 1.800      ; 1.714      ;
; 0.262  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[2]                                 ; SW[9]                        ; CLOCK_50    ; -0.500       ; 1.800      ; 1.714      ;
; 0.262  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[1]                                 ; SW[9]                        ; CLOCK_50    ; -0.500       ; 1.800      ; 1.714      ;
; 0.262  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[8]                                 ; SW[9]                        ; CLOCK_50    ; -0.500       ; 1.800      ; 1.714      ;
; 0.262  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[7]                                 ; SW[9]                        ; CLOCK_50    ; -0.500       ; 1.800      ; 1.714      ;
; 0.262  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[5]                                 ; SW[9]                        ; CLOCK_50    ; -0.500       ; 1.800      ; 1.714      ;
; 0.262  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_released                          ; SW[9]                        ; CLOCK_50    ; -0.500       ; 1.801      ; 1.715      ;
; 0.275  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[0]                                 ; SW[9]                        ; CLOCK_50    ; -0.500       ; 1.799      ; 1.726      ;
; 0.275  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[10]                                ; SW[9]                        ; CLOCK_50    ; -0.500       ; 1.799      ; 1.726      ;
; 0.275  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[9]                                 ; SW[9]                        ; CLOCK_50    ; -0.500       ; 1.799      ; 1.726      ;
+--------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'counter_div_clk[2]'                                                                                                                                                                     ;
+-------+-------------------------------------------------------+--------------------------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                                ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+--------------------------------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.215 ; proc:pro0|unidad_control:c0|new_pc[0]                 ; proc:pro0|unidad_control:c0|new_pc[0]                  ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; controlador_IO:io|pulsadores:key0|current_interrupt   ; controlador_IO:io|pulsadores:key0|current_interrupt    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.249 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][1]    ; proc:pro0|unidad_control:c0|multi:m0|estado.FETCH      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.401      ;
; 0.316 ; SW[9]                                                 ; controlador_IO:io|pulsadores:key0|current_interrupt    ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.496      ; 1.964      ;
; 0.343 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS       ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][3]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.495      ;
; 0.358 ; SW[9]                                                 ; proc:pro0|unidad_control:c0|ir[3]                      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.505      ; 2.015      ;
; 0.389 ; SW[9]                                                 ; proc:pro0|unidad_control:c0|ir[15]                     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.508      ; 2.049      ;
; 0.389 ; SW[9]                                                 ; proc:pro0|unidad_control:c0|ir[6]                      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.508      ; 2.049      ;
; 0.389 ; SW[9]                                                 ; proc:pro0|unidad_control:c0|ir[7]                      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.508      ; 2.049      ;
; 0.389 ; SW[9]                                                 ; proc:pro0|unidad_control:c0|ir[13]                     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.508      ; 2.049      ;
; 0.393 ; SW[9]                                                 ; proc:pro0|unidad_control:c0|ir[8]                      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.503      ; 2.048      ;
; 0.397 ; SW[9]                                                 ; proc:pro0|unidad_control:c0|ir[9]                      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.501      ; 2.050      ;
; 0.399 ; SW[9]                                                 ; proc:pro0|unidad_control:c0|ir[12]                     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.508      ; 2.059      ;
; 0.399 ; SW[9]                                                 ; proc:pro0|unidad_control:c0|ir[14]                     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.508      ; 2.059      ;
; 0.399 ; SW[9]                                                 ; proc:pro0|unidad_control:c0|ir[10]                     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.508      ; 2.059      ;
; 0.408 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][14]   ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][14]    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.002      ; 0.562      ;
; 0.408 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][15]   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][15]    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.560      ;
; 0.414 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][5]    ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][5]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.566      ;
; 0.415 ; SW[9]                                                 ; proc:pro0|unidad_control:c0|ir[1]                      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.506      ; 2.073      ;
; 0.416 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][3]    ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][3]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.568      ;
; 0.419 ; SW[9]                                                 ; controlador_IO:io|interruptores:sw0|current_interrupt  ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.494      ; 2.065      ;
; 0.434 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][2]    ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][2]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.586      ;
; 0.438 ; SW[9]                                                 ; proc:pro0|unidad_control:c0|ir[5]                      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.503      ; 2.093      ;
; 0.445 ; SW[9]                                                 ; proc:pro0|unidad_control:c0|ir[0]                      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.505      ; 2.102      ;
; 0.449 ; SW[9]                                                 ; proc:pro0|unidad_control:c0|ir[4]                      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.503      ; 2.104      ;
; 0.470 ; SW[9]                                                 ; proc:pro0|unidad_control:c0|ir[2]                      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.506      ; 2.128      ;
; 0.470 ; SW[9]                                                 ; proc:pro0|unidad_control:c0|ir[11]                     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.506      ; 2.128      ;
; 0.512 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][13]   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][13]    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.664      ;
; 0.515 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][11]   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][11]    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.003      ; 0.670      ;
; 0.515 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][8]    ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][8]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.667      ;
; 0.518 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][10]   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][10]    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.003      ; 0.673      ;
; 0.520 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][2]    ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][2]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.672      ;
; 0.522 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][10]   ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][10]    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.003     ; 0.671      ;
; 0.525 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][5]    ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][5]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.677      ;
; 0.525 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][6]    ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][6]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.003     ; 0.674      ;
; 0.527 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][11]   ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][11]    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.003     ; 0.676      ;
; 0.528 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][6]    ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][6]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.003      ; 0.683      ;
; 0.530 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][7]    ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][7]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.682      ;
; 0.532 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][8]    ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][8]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.684      ;
; 0.532 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][7]    ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][7]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.684      ;
; 0.535 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][9]    ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][9]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.002     ; 0.685      ;
; 0.536 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][0]    ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][0]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.003     ; 0.685      ;
; 0.539 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][14]   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][14]    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.002     ; 0.689      ;
; 0.540 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][13]   ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][13]    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.692      ;
; 0.596 ; controlador_IO:io|pulsadores:key0|current_interrupt   ; controlador_IO:io|interrupt_controller:int0|iid[1]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.016      ; 0.764      ;
; 0.609 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][0]    ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][0]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.003      ; 0.764      ;
; 0.627 ; controlador_IO:io|interruptores:sw0|state[9]          ; controlador_IO:io|interruptores:sw0|current_interrupt  ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.779      ;
; 0.643 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][9]    ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][9]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.002      ; 0.797      ;
; 0.647 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][15]   ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][15]    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.799      ;
; 0.654 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][4]    ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][4]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.007      ; 0.813      ;
; 0.659 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][12]   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][12]    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.007      ; 0.818      ;
; 0.660 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][3]    ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][3]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.812      ;
; 0.691 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][1]    ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][1]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.004     ; 0.839      ;
; 0.694 ; controlador_IO:io|pulsadores:key0|current_interrupt   ; controlador_IO:io|interrupt_controller:int0|iid[0]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.016      ; 0.862      ;
; 0.745 ; controlador_IO:io|rd_io[6]                            ; proc:pro0|datapath:e0|regfile:reg0|br~26               ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.290     ; 0.607      ;
; 0.749 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS       ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][12]    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.013      ; 0.914      ;
; 0.749 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS       ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][4]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.013      ; 0.914      ;
; 0.760 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][12]   ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][12]    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.007     ; 0.905      ;
; 0.766 ; controlador_IO:io|interruptores:sw0|state[6]~25       ; controlador_IO:io|interruptores:sw0|state[6]~_emulated ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.203     ; 0.215      ;
; 0.769 ; controlador_IO:io|interruptores:sw0|state[7]~29       ; controlador_IO:io|interruptores:sw0|state[7]~_emulated ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.204     ; 0.217      ;
; 0.769 ; controlador_IO:io|interruptores:sw0|state[1]~5        ; controlador_IO:io|interruptores:sw0|state[1]~_emulated ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.204     ; 0.217      ;
; 0.806 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS       ; proc:pro0|datapath:e0|regfile_system:regS|bs[5][11]    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.005      ; 0.963      ;
; 0.809 ; controlador_IO:io|rd_io[12]                           ; proc:pro0|datapath:e0|regfile:reg0|br~144              ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.280     ; 0.681      ;
; 0.812 ; controlador_IO:io|pulsadores:key0|current_interrupt   ; controlador_IO:io|pulsadores:key0|state[3]~_emulated   ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.002     ; 0.962      ;
; 0.812 ; controlador_IO:io|pulsadores:key0|current_interrupt   ; controlador_IO:io|pulsadores:key0|state[1]~_emulated   ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.002     ; 0.962      ;
; 0.812 ; controlador_IO:io|pulsadores:key0|current_interrupt   ; controlador_IO:io|pulsadores:key0|state[2]~_emulated   ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.002     ; 0.962      ;
; 0.812 ; controlador_IO:io|pulsadores:key0|current_interrupt   ; controlador_IO:io|pulsadores:key0|state[0]~_emulated   ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.002     ; 0.962      ;
; 0.816 ; SW[9]                                                 ; controlador_IO:io|pulsadores:key0|current_interrupt    ; SW[9]              ; counter_div_clk[2] ; -0.500       ; 1.496      ; 1.964      ;
; 0.825 ; controlador_IO:io|rd_io[15]                           ; proc:pro0|datapath:e0|regfile:reg0|br~67               ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.290     ; 0.687      ;
; 0.829 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS       ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][14]    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.004      ; 0.985      ;
; 0.829 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS       ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][9]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.004      ; 0.985      ;
; 0.833 ; controlador_IO:io|interruptores:sw0|state[4]~17       ; controlador_IO:io|interruptores:sw0|state[4]~_emulated ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.270     ; 0.215      ;
; 0.835 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS       ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][13]    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.008      ; 0.995      ;
; 0.837 ; controlador_IO:io|interruptores:sw0|current_interrupt ; controlador_IO:io|interruptores:sw0|current_interrupt  ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.989      ;
; 0.850 ; controlador_IO:io|rd_io[6]                            ; proc:pro0|datapath:e0|regfile:reg0|br~42               ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.290     ; 0.712      ;
; 0.852 ; proc:pro0|unidad_control:c0|multi:m0|estado.FETCH     ; proc:pro0|unidad_control:c0|multi:m0|estado.DEMW       ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.002     ; 1.002      ;
; 0.853 ; controlador_IO:io|pulsadores:key0|state[1]~5          ; controlador_IO:io|pulsadores:key0|state[1]~_emulated   ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.210     ; 0.295      ;
; 0.858 ; SW[9]                                                 ; proc:pro0|unidad_control:c0|ir[3]                      ; SW[9]              ; counter_div_clk[2] ; -0.500       ; 1.505      ; 2.015      ;
; 0.862 ; controlador_IO:io|interruptores:sw0|current_interrupt ; controlador_IO:io|interrupt_controller:int0|iid[0]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.018      ; 1.032      ;
; 0.889 ; SW[9]                                                 ; proc:pro0|unidad_control:c0|ir[15]                     ; SW[9]              ; counter_div_clk[2] ; -0.500       ; 1.508      ; 2.049      ;
; 0.889 ; SW[9]                                                 ; proc:pro0|unidad_control:c0|ir[6]                      ; SW[9]              ; counter_div_clk[2] ; -0.500       ; 1.508      ; 2.049      ;
; 0.889 ; SW[9]                                                 ; proc:pro0|unidad_control:c0|ir[7]                      ; SW[9]              ; counter_div_clk[2] ; -0.500       ; 1.508      ; 2.049      ;
; 0.889 ; SW[9]                                                 ; proc:pro0|unidad_control:c0|ir[13]                     ; SW[9]              ; counter_div_clk[2] ; -0.500       ; 1.508      ; 2.049      ;
; 0.890 ; controlador_IO:io|rd_io[13]                           ; proc:pro0|datapath:e0|regfile:reg0|br~65               ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.280     ; 0.762      ;
; 0.893 ; SW[9]                                                 ; proc:pro0|unidad_control:c0|ir[8]                      ; SW[9]              ; counter_div_clk[2] ; -0.500       ; 1.503      ; 2.048      ;
; 0.897 ; controlador_IO:io|interruptores:sw0|state[0]~1        ; controlador_IO:io|interruptores:sw0|state[0]~_emulated ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.207     ; 0.342      ;
; 0.897 ; SW[9]                                                 ; proc:pro0|unidad_control:c0|ir[9]                      ; SW[9]              ; counter_div_clk[2] ; -0.500       ; 1.501      ; 2.050      ;
; 0.899 ; SW[9]                                                 ; proc:pro0|unidad_control:c0|ir[12]                     ; SW[9]              ; counter_div_clk[2] ; -0.500       ; 1.508      ; 2.059      ;
; 0.899 ; SW[9]                                                 ; proc:pro0|unidad_control:c0|ir[14]                     ; SW[9]              ; counter_div_clk[2] ; -0.500       ; 1.508      ; 2.059      ;
; 0.899 ; SW[9]                                                 ; proc:pro0|unidad_control:c0|ir[10]                     ; SW[9]              ; counter_div_clk[2] ; -0.500       ; 1.508      ; 2.059      ;
; 0.903 ; controlador_IO:io|interruptores:sw0|state[3]~13       ; controlador_IO:io|interruptores:sw0|state[3]~_emulated ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.203     ; 0.352      ;
; 0.909 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS       ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][11]    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 1.061      ;
; 0.915 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS       ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][6]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 1.067      ;
; 0.915 ; proc:pro0|datapath:e0|regfile:reg0|br~136             ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][4]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.002     ; 1.065      ;
; 0.915 ; SW[9]                                                 ; proc:pro0|unidad_control:c0|ir[1]                      ; SW[9]              ; counter_div_clk[2] ; -0.500       ; 1.506      ; 2.073      ;
; 0.919 ; SW[9]                                                 ; controlador_IO:io|interruptores:sw0|current_interrupt  ; SW[9]              ; counter_div_clk[2] ; -0.500       ; 1.494      ; 2.065      ;
; 0.919 ; controlador_IO:io|rd_io[4]                            ; proc:pro0|datapath:e0|regfile:reg0|br~40               ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.283     ; 0.788      ;
; 0.923 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS       ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][11]    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 1.075      ;
; 0.926 ; controlador_IO:io|rd_io[15]                           ; proc:pro0|datapath:e0|regfile:reg0|br~51               ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.291     ; 0.787      ;
; 0.929 ; proc:pro0|unidad_control:c0|ir[0]                     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][1]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.002      ; 1.083      ;
+-------+-------------------------------------------------------+--------------------------------------------------------+--------------------+--------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'vga_controller:vga|clk_25mhz'                                                                                                                                                                                                                                                           ;
+-------+-------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                                                                                                            ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.215 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.367      ;
; 0.363 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.517      ;
; 0.374 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.528      ;
; 0.458 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.610      ;
; 0.465 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.617      ;
; 0.465 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.617      ;
; 0.501 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.653      ;
; 0.509 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~portb_address_reg3  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.076      ; 0.723      ;
; 0.511 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~portb_address_reg1  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.076      ; 0.725      ;
; 0.514 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.666      ;
; 0.516 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.668      ;
; 0.538 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.690      ;
; 0.543 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~portb_address_reg3  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.077      ; 0.758      ;
; 0.544 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~portb_address_reg1  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.076      ; 0.758      ;
; 0.554 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; -0.001     ; 0.705      ;
; 0.573 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.725      ;
; 0.576 ; proc:pro0|unidad_control:c0|new_pc[10]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_address_reg9  ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.070      ; 0.784      ;
; 0.578 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~portb_address_reg1  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.076      ; 0.792      ;
; 0.584 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.736      ;
; 0.588 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.001      ; 0.741      ;
; 0.610 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.762      ;
; 0.619 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.771      ;
; 0.623 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.001      ; 0.776      ;
; 0.644 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg3  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.073      ; 0.855      ;
; 0.644 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~portb_address_reg3  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.077      ; 0.859      ;
; 0.645 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.797      ;
; 0.645 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.797      ;
; 0.646 ; proc:pro0|unidad_control:c0|new_pc[11]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_address_reg10 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.070      ; 0.854      ;
; 0.648 ; proc:pro0|unidad_control:c0|new_pc[4]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_address_reg3  ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.062      ; 0.848      ;
; 0.659 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~portb_address_reg1  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.077      ; 0.874      ;
; 0.662 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg1  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.073      ; 0.873      ;
; 0.664 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg3  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.069      ; 0.871      ;
; 0.664 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.001      ; 0.817      ;
; 0.665 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~portb_address_reg1  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.079      ; 0.882      ;
; 0.666 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~portb_address_reg3  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.079      ; 0.883      ;
; 0.667 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~portb_address_reg3  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.076      ; 0.881      ;
; 0.670 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~portb_address_reg3  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.076      ; 0.884      ;
; 0.671 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~portb_address_reg1  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.077      ; 0.886      ;
; 0.676 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.828      ;
; 0.678 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg3  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.074      ; 0.890      ;
; 0.678 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~portb_address_reg3  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.078      ; 0.894      ;
; 0.679 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg3  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.078      ; 0.895      ;
; 0.680 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg3  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.064      ; 0.882      ;
; 0.680 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.832      ;
; 0.682 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.834      ;
; 0.686 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; -0.001     ; 0.837      ;
; 0.692 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~portb_address_reg1  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.077      ; 0.907      ;
; 0.693 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~portb_address_reg3  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.076      ; 0.907      ;
; 0.694 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~portb_address_reg0  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.076      ; 0.908      ;
; 0.694 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg1  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.078      ; 0.910      ;
; 0.695 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg1  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.073      ; 0.906      ;
; 0.697 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg3  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.058      ; 0.893      ;
; 0.698 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg3  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.070      ; 0.906      ;
; 0.698 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~portb_address_reg1  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.079      ; 0.915      ;
; 0.699 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.001      ; 0.852      ;
; 0.700 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~portb_address_reg3  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.080      ; 0.918      ;
; 0.701 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg1  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.064      ; 0.903      ;
; 0.703 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~portb_address_reg1  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.076      ; 0.917      ;
; 0.706 ; proc:pro0|unidad_control:c0|new_pc[10]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_address_reg9  ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.067      ; 0.911      ;
; 0.709 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg1  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.058      ; 0.905      ;
; 0.710 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.862      ;
; 0.710 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.862      ;
; 0.713 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg3  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.079      ; 0.930      ;
; 0.714 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~portb_address_reg2  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.076      ; 0.928      ;
; 0.714 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg3  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.065      ; 0.917      ;
; 0.715 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.867      ;
; 0.720 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~portb_address_reg2  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.077      ; 0.935      ;
; 0.722 ; proc:pro0|unidad_control:c0|new_pc[10]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg9  ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.063      ; 0.923      ;
; 0.726 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~portb_address_reg1  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.077      ; 0.941      ;
; 0.727 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~portb_address_reg3  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.077      ; 0.942      ;
; 0.727 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg1  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.078      ; 0.943      ;
; 0.728 ; proc:pro0|unidad_control:c0|new_pc[10]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_address_reg9  ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.071      ; 0.937      ;
; 0.729 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg1  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.073      ; 0.940      ;
; 0.731 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg3  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.059      ; 0.928      ;
; 0.732 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~portb_address_reg1  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.079      ; 0.949      ;
; 0.733 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.885      ;
; 0.733 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.885      ;
; 0.734 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg1  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.064      ; 0.936      ;
; 0.736 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~portb_address_reg1  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.076      ; 0.950      ;
; 0.740 ; proc:pro0|unidad_control:c0|new_pc[10]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg9  ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.073      ; 0.951      ;
; 0.742 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg1  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.058      ; 0.938      ;
; 0.749 ; proc:pro0|unidad_control:c0|new_pc[10]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_address_reg9  ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.058      ; 0.945      ;
; 0.750 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.902      ;
; 0.750 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.902      ;
; 0.756 ; proc:pro0|unidad_control:c0|new_pc[10]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg9  ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.052      ; 0.946      ;
; 0.756 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.908      ;
; 0.756 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.908      ;
; 0.757 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.909      ;
; 0.758 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; -0.001     ; 0.909      ;
; 0.759 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.911      ;
+-------+-------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'counter_div_clk[2]'                                                                                                                ;
+--------+-----------+--------------------------------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------------------------+--------------+--------------------+--------------+------------+------------+
; -0.065 ; SW[9]     ; controlador_IO:io|pulsadores:key0|current_interrupt    ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.496      ; 2.093      ;
; -0.052 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[6]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.493      ; 2.077      ;
; -0.052 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[7]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.493      ; 2.077      ;
; -0.052 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[1]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.493      ; 2.077      ;
; -0.051 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[2]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.494      ; 2.077      ;
; -0.051 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[3]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.494      ; 2.077      ;
; -0.051 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[9]           ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.494      ; 2.077      ;
; -0.051 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[8]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.494      ; 2.077      ;
; -0.051 ; SW[9]     ; controlador_IO:io|interruptores:sw0|current_interrupt  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.494      ; 2.077      ;
; 0.099  ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[0]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.494      ; 1.927      ;
; 0.099  ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[4]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.494      ; 1.927      ;
; 0.099  ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[5]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.494      ; 1.927      ;
; 0.118  ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.DEMW       ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.505      ; 1.919      ;
; 0.118  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[2]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.505      ; 1.919      ;
; 0.118  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[12]                 ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.499      ; 1.913      ;
; 0.118  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[14]                 ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.505      ; 1.919      ;
; 0.118  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[7]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.514      ; 1.928      ;
; 0.118  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[15]                 ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.506      ; 1.920      ;
; 0.118  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[0]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.504      ; 1.918      ;
; 0.118  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[4]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.514      ; 1.928      ;
; 0.118  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[6]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.505      ; 1.919      ;
; 0.118  ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[3]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.494      ; 1.908      ;
; 0.118  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[3]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.504      ; 1.918      ;
; 0.118  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[9]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.501      ; 1.915      ;
; 0.118  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[10]                 ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.502      ; 1.916      ;
; 0.118  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[5]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.505      ; 1.919      ;
; 0.118  ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[1]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.494      ; 1.908      ;
; 0.118  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[1]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.505      ; 1.919      ;
; 0.118  ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[2]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.494      ; 1.908      ;
; 0.118  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[8]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.504      ; 1.918      ;
; 0.118  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[11]                 ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.502      ; 1.916      ;
; 0.118  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[13]                 ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.504      ; 1.918      ;
; 0.118  ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[0]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.494      ; 1.908      ;
; 0.118  ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS        ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.493      ; 1.907      ;
; 0.118  ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.FETCH      ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.507      ; 1.921      ;
; 0.435  ; SW[9]     ; controlador_IO:io|pulsadores:key0|current_interrupt    ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.496      ; 2.093      ;
; 0.448  ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[6]~_emulated ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.493      ; 2.077      ;
; 0.448  ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[7]~_emulated ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.493      ; 2.077      ;
; 0.448  ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[1]~_emulated ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.493      ; 2.077      ;
; 0.449  ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[2]~_emulated ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.494      ; 2.077      ;
; 0.449  ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[3]~_emulated ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.494      ; 2.077      ;
; 0.449  ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[9]           ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.494      ; 2.077      ;
; 0.449  ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[8]~_emulated ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.494      ; 2.077      ;
; 0.449  ; SW[9]     ; controlador_IO:io|interruptores:sw0|current_interrupt  ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.494      ; 2.077      ;
; 0.599  ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[0]~_emulated ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.494      ; 1.927      ;
; 0.599  ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[4]~_emulated ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.494      ; 1.927      ;
; 0.599  ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[5]~_emulated ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.494      ; 1.927      ;
; 0.618  ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.DEMW       ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.505      ; 1.919      ;
; 0.618  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[2]                  ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.505      ; 1.919      ;
; 0.618  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[12]                 ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.499      ; 1.913      ;
; 0.618  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[14]                 ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.505      ; 1.919      ;
; 0.618  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[7]                  ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.514      ; 1.928      ;
; 0.618  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[15]                 ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.506      ; 1.920      ;
; 0.618  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[0]                  ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.504      ; 1.918      ;
; 0.618  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[4]                  ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.514      ; 1.928      ;
; 0.618  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[6]                  ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.505      ; 1.919      ;
; 0.618  ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[3]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.494      ; 1.908      ;
; 0.618  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[3]                  ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.504      ; 1.918      ;
; 0.618  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[9]                  ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.501      ; 1.915      ;
; 0.618  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[10]                 ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.502      ; 1.916      ;
; 0.618  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[5]                  ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.505      ; 1.919      ;
; 0.618  ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[1]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.494      ; 1.908      ;
; 0.618  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[1]                  ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.505      ; 1.919      ;
; 0.618  ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[2]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.494      ; 1.908      ;
; 0.618  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[8]                  ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.504      ; 1.918      ;
; 0.618  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[11]                 ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.502      ; 1.916      ;
; 0.618  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[13]                 ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.504      ; 1.918      ;
; 0.618  ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[0]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.494      ; 1.908      ;
; 0.618  ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS        ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.493      ; 1.907      ;
; 0.618  ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.FETCH      ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.507      ; 1.921      ;
+--------+-----------+--------------------------------------------------------+--------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'vga_controller:vga|clk_25mhz'                                                                                                              ;
+-------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                               ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; 0.121 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.501      ; 1.912      ;
; 0.121 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.501      ; 1.912      ;
; 0.121 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.500      ; 1.911      ;
; 0.121 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.501      ; 1.912      ;
; 0.121 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.501      ; 1.912      ;
; 0.121 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.500      ; 1.911      ;
; 0.121 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.501      ; 1.912      ;
; 0.121 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.501      ; 1.912      ;
; 0.121 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.500      ; 1.911      ;
; 0.121 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.501      ; 1.912      ;
; 0.121 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.502      ; 1.913      ;
; 0.121 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.502      ; 1.913      ;
; 0.121 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.502      ; 1.913      ;
; 0.121 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.502      ; 1.913      ;
; 0.121 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.502      ; 1.913      ;
; 0.121 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.503      ; 1.914      ;
; 0.121 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.502      ; 1.913      ;
; 0.121 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.503      ; 1.914      ;
; 0.121 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.502      ; 1.913      ;
; 0.121 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.502      ; 1.913      ;
; 0.621 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.501      ; 1.912      ;
; 0.621 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.501      ; 1.912      ;
; 0.621 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.500      ; 1.911      ;
; 0.621 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.501      ; 1.912      ;
; 0.621 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.501      ; 1.912      ;
; 0.621 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.500      ; 1.911      ;
; 0.621 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.501      ; 1.912      ;
; 0.621 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.501      ; 1.912      ;
; 0.621 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.500      ; 1.911      ;
; 0.621 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.501      ; 1.912      ;
; 0.621 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.502      ; 1.913      ;
; 0.621 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.502      ; 1.913      ;
; 0.621 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.502      ; 1.913      ;
; 0.621 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.502      ; 1.913      ;
; 0.621 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.502      ; 1.913      ;
; 0.621 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.503      ; 1.914      ;
; 0.621 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.502      ; 1.913      ;
; 0.621 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.503      ; 1.914      ;
; 0.621 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.502      ; 1.913      ;
; 0.621 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.502      ; 1.913      ;
+-------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'CLOCK_50'                                                                                        ;
+-------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.408 ; SW[9]     ; vga_controller:vga|clk_25mhz ; SW[9]        ; CLOCK_50    ; 0.500        ; 1.799      ; 1.923      ;
; 0.908 ; SW[9]     ; vga_controller:vga|clk_25mhz ; SW[9]        ; CLOCK_50    ; 1.000        ; 1.799      ; 1.923      ;
+-------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'CLOCK_50'                                                                                          ;
+--------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.028 ; SW[9]     ; vga_controller:vga|clk_25mhz ; SW[9]        ; CLOCK_50    ; 0.000        ; 1.799      ; 1.923      ;
; 0.472  ; SW[9]     ; vga_controller:vga|clk_25mhz ; SW[9]        ; CLOCK_50    ; -0.500       ; 1.799      ; 1.923      ;
+--------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'vga_controller:vga|clk_25mhz'                                                                                                               ;
+-------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                               ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; 0.259 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.501      ; 1.912      ;
; 0.259 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.501      ; 1.912      ;
; 0.259 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.500      ; 1.911      ;
; 0.259 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.501      ; 1.912      ;
; 0.259 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.501      ; 1.912      ;
; 0.259 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.500      ; 1.911      ;
; 0.259 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.501      ; 1.912      ;
; 0.259 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.501      ; 1.912      ;
; 0.259 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.500      ; 1.911      ;
; 0.259 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.501      ; 1.912      ;
; 0.259 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.502      ; 1.913      ;
; 0.259 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.502      ; 1.913      ;
; 0.259 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.502      ; 1.913      ;
; 0.259 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.502      ; 1.913      ;
; 0.259 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.502      ; 1.913      ;
; 0.259 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.503      ; 1.914      ;
; 0.259 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.502      ; 1.913      ;
; 0.259 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.503      ; 1.914      ;
; 0.259 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.502      ; 1.913      ;
; 0.259 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.502      ; 1.913      ;
; 0.759 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.501      ; 1.912      ;
; 0.759 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.501      ; 1.912      ;
; 0.759 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.500      ; 1.911      ;
; 0.759 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.501      ; 1.912      ;
; 0.759 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.501      ; 1.912      ;
; 0.759 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.500      ; 1.911      ;
; 0.759 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.501      ; 1.912      ;
; 0.759 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.501      ; 1.912      ;
; 0.759 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.500      ; 1.911      ;
; 0.759 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.501      ; 1.912      ;
; 0.759 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.502      ; 1.913      ;
; 0.759 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.502      ; 1.913      ;
; 0.759 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.502      ; 1.913      ;
; 0.759 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.502      ; 1.913      ;
; 0.759 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.502      ; 1.913      ;
; 0.759 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.503      ; 1.914      ;
; 0.759 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.502      ; 1.913      ;
; 0.759 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.503      ; 1.914      ;
; 0.759 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.502      ; 1.913      ;
; 0.759 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.502      ; 1.913      ;
+-------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'counter_div_clk[2]'                                                                                                                ;
+-------+-----------+--------------------------------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------------------------+--------------+--------------------+--------------+------------+------------+
; 0.262 ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.DEMW       ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.505      ; 1.919      ;
; 0.262 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[2]                  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.505      ; 1.919      ;
; 0.262 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[12]                 ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.499      ; 1.913      ;
; 0.262 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[14]                 ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.505      ; 1.919      ;
; 0.262 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[7]                  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.514      ; 1.928      ;
; 0.262 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[15]                 ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.506      ; 1.920      ;
; 0.262 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[0]                  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.504      ; 1.918      ;
; 0.262 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[4]                  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.514      ; 1.928      ;
; 0.262 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[6]                  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.505      ; 1.919      ;
; 0.262 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[3]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.494      ; 1.908      ;
; 0.262 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[3]                  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.504      ; 1.918      ;
; 0.262 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[9]                  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.501      ; 1.915      ;
; 0.262 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[10]                 ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.502      ; 1.916      ;
; 0.262 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[5]                  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.505      ; 1.919      ;
; 0.262 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[1]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.494      ; 1.908      ;
; 0.262 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[1]                  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.505      ; 1.919      ;
; 0.262 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[2]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.494      ; 1.908      ;
; 0.262 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[8]                  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.504      ; 1.918      ;
; 0.262 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[11]                 ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.502      ; 1.916      ;
; 0.262 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[13]                 ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.504      ; 1.918      ;
; 0.262 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[0]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.494      ; 1.908      ;
; 0.262 ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS        ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.493      ; 1.907      ;
; 0.262 ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.FETCH      ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.507      ; 1.921      ;
; 0.281 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[0]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.494      ; 1.927      ;
; 0.281 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[4]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.494      ; 1.927      ;
; 0.281 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[5]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.494      ; 1.927      ;
; 0.431 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[2]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.494      ; 2.077      ;
; 0.431 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[3]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.494      ; 2.077      ;
; 0.431 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[9]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.494      ; 2.077      ;
; 0.431 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[8]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.494      ; 2.077      ;
; 0.431 ; SW[9]     ; controlador_IO:io|interruptores:sw0|current_interrupt  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.494      ; 2.077      ;
; 0.432 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[6]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.493      ; 2.077      ;
; 0.432 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[7]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.493      ; 2.077      ;
; 0.432 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[1]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.493      ; 2.077      ;
; 0.445 ; SW[9]     ; controlador_IO:io|pulsadores:key0|current_interrupt    ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.496      ; 2.093      ;
; 0.762 ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.DEMW       ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.505      ; 1.919      ;
; 0.762 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[2]                  ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.505      ; 1.919      ;
; 0.762 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[12]                 ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.499      ; 1.913      ;
; 0.762 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[14]                 ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.505      ; 1.919      ;
; 0.762 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[7]                  ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.514      ; 1.928      ;
; 0.762 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[15]                 ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.506      ; 1.920      ;
; 0.762 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[0]                  ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.504      ; 1.918      ;
; 0.762 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[4]                  ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.514      ; 1.928      ;
; 0.762 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[6]                  ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.505      ; 1.919      ;
; 0.762 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[3]~_emulated   ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.494      ; 1.908      ;
; 0.762 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[3]                  ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.504      ; 1.918      ;
; 0.762 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[9]                  ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.501      ; 1.915      ;
; 0.762 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[10]                 ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.502      ; 1.916      ;
; 0.762 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[5]                  ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.505      ; 1.919      ;
; 0.762 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[1]~_emulated   ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.494      ; 1.908      ;
; 0.762 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[1]                  ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.505      ; 1.919      ;
; 0.762 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[2]~_emulated   ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.494      ; 1.908      ;
; 0.762 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[8]                  ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.504      ; 1.918      ;
; 0.762 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[11]                 ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.502      ; 1.916      ;
; 0.762 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[13]                 ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.504      ; 1.918      ;
; 0.762 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[0]~_emulated   ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.494      ; 1.908      ;
; 0.762 ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS        ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.493      ; 1.907      ;
; 0.762 ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.FETCH      ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.507      ; 1.921      ;
; 0.781 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[0]~_emulated ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.494      ; 1.927      ;
; 0.781 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[4]~_emulated ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.494      ; 1.927      ;
; 0.781 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[5]~_emulated ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.494      ; 1.927      ;
; 0.931 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[2]~_emulated ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.494      ; 2.077      ;
; 0.931 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[3]~_emulated ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.494      ; 2.077      ;
; 0.931 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[9]           ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.494      ; 2.077      ;
; 0.931 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[8]~_emulated ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.494      ; 2.077      ;
; 0.931 ; SW[9]     ; controlador_IO:io|interruptores:sw0|current_interrupt  ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.494      ; 2.077      ;
; 0.932 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[6]~_emulated ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.493      ; 2.077      ;
; 0.932 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[7]~_emulated ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.493      ; 2.077      ;
; 0.932 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[1]~_emulated ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.493      ; 2.077      ;
; 0.945 ; SW[9]     ; controlador_IO:io|pulsadores:key0|current_interrupt    ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.496      ; 2.093      ;
+-------+-----------+--------------------------------------------------------+--------------+--------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'vga_controller:vga|clk_25mhz'                                                                                                                                                                             ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                                                                                                             ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg        ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg        ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg        ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg        ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem0|SRAMController:sram|estado ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem0|SRAMController:sram|estado ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|bit_clear_char                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|bit_clear_char                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][12]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][12]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][13]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][13]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][14]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][14]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][15]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][15]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][7]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][8]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][8]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][9]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][9]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][10]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][10]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][11]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][11]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][12]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][12]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][13]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][13]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][14]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][14]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][15]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][15]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][3]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][3]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][4]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][4]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][5]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][5]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][6]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][6]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][7]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][7]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][8]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][8]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][9]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][9]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][10]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][10]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][11]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][11]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][12]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][12]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][13]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][13]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][14]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][14]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][15]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][15]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][3]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][3]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][4]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][4]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][5]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][5]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][6]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][6]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][7]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][7]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][8]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][8]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][9]                   ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SW[9]'                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; SW[9] ; Rise       ; SW[9]                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; SW[9]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; SW[9]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; SW[9]~clkctrl|inclk[0]                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; SW[9]~clkctrl|inclk[0]                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; SW[9]~clkctrl|outclk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; SW[9]~clkctrl|outclk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[0]~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[0]~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[1]~5  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[1]~5  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[2]~9  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[2]~9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[3]~13 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[3]~13 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[4]~17 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[4]~17 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[5]~21 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[5]~21 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[6]~25 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[6]~25 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[7]~29 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[7]~29 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[8]~33 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[8]~33 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[0]~1    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[0]~1    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[1]~5    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[1]~5    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[2]~9    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[2]~9    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[3]~13   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[3]~13   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|key0|state[0]~1|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|key0|state[0]~1|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|key0|state[1]~5|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|key0|state[1]~5|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|key0|state[2]~9|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|key0|state[2]~9|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|key0|state[3]~13|datac                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|key0|state[3]~13|datac                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[0]~1|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[0]~1|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[1]~5|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[1]~5|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[2]~9|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[2]~9|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[3]~13|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[3]~13|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[4]~17|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[4]~17|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[5]~21|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[5]~21|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[6]~25|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[6]~25|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[7]~29|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[7]~29|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[8]~33|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[8]~33|datad                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'counter_div_clk[2]'                                                                                                 ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                                                 ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|iid[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|iid[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|iid[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|iid[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|current_interrupt  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|current_interrupt  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[0]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[0]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[1]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[1]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[2]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[2]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[3]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[3]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[4]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[4]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[5]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[5]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[6]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[6]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[7]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[7]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[8]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[8]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[9]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[9]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|current_interrupt    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|current_interrupt    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[0]~_emulated   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[0]~_emulated   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[1]~_emulated   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[1]~_emulated   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[2]~_emulated   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[2]~_emulated   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[3]~_emulated   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[3]~_emulated   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~100              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~100              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~101              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~101              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~102              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~102              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~103              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~103              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~104              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~104              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~105              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~105              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~106              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~106              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~107              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~107              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~108              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~108              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~109              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~109              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~110              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~110              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~111              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~111              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~112              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~112              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~113              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~113              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~114              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~114              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~115              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~115              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~116              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~116              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~117              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~117              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~118              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~118              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~119              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~119              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~120              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~120              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~121              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~121              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~122              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~122              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~123              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~123              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~124              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~124              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~125              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~125              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~126              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~126              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~127              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~127              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~128              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~128              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~129              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~129              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~130              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~130              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~131              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~131              ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Setup Times                                                                           ;
+--------------+--------------------+--------+--------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+--------+--------+------------+--------------------+
; KEY[*]       ; CLOCK_50           ; 2.549  ; 2.549  ; Rise       ; CLOCK_50           ;
;  KEY[0]      ; CLOCK_50           ; 2.366  ; 2.366  ; Rise       ; CLOCK_50           ;
;  KEY[1]      ; CLOCK_50           ; 2.369  ; 2.369  ; Rise       ; CLOCK_50           ;
;  KEY[2]      ; CLOCK_50           ; 2.549  ; 2.549  ; Rise       ; CLOCK_50           ;
;  KEY[3]      ; CLOCK_50           ; 2.445  ; 2.445  ; Rise       ; CLOCK_50           ;
; PS2_CLK      ; CLOCK_50           ; 2.421  ; 2.421  ; Rise       ; CLOCK_50           ;
; PS2_DAT      ; CLOCK_50           ; 2.366  ; 2.366  ; Rise       ; CLOCK_50           ;
; SW[*]        ; CLOCK_50           ; 0.426  ; 0.426  ; Rise       ; CLOCK_50           ;
;  SW[0]       ; CLOCK_50           ; 0.191  ; 0.191  ; Rise       ; CLOCK_50           ;
;  SW[1]       ; CLOCK_50           ; 0.131  ; 0.131  ; Rise       ; CLOCK_50           ;
;  SW[2]       ; CLOCK_50           ; 0.152  ; 0.152  ; Rise       ; CLOCK_50           ;
;  SW[3]       ; CLOCK_50           ; -0.265 ; -0.265 ; Rise       ; CLOCK_50           ;
;  SW[4]       ; CLOCK_50           ; -0.169 ; -0.169 ; Rise       ; CLOCK_50           ;
;  SW[5]       ; CLOCK_50           ; -0.225 ; -0.225 ; Rise       ; CLOCK_50           ;
;  SW[6]       ; CLOCK_50           ; -0.170 ; -0.170 ; Rise       ; CLOCK_50           ;
;  SW[7]       ; CLOCK_50           ; 0.022  ; 0.022  ; Rise       ; CLOCK_50           ;
;  SW[8]       ; CLOCK_50           ; 0.426  ; 0.426  ; Rise       ; CLOCK_50           ;
;  SW[9]       ; CLOCK_50           ; 0.119  ; 0.119  ; Rise       ; CLOCK_50           ;
; KEY[*]       ; SW[9]              ; 2.592  ; 2.592  ; Fall       ; SW[9]              ;
;  KEY[0]      ; SW[9]              ; 2.432  ; 2.432  ; Fall       ; SW[9]              ;
;  KEY[1]      ; SW[9]              ; 2.592  ; 2.592  ; Fall       ; SW[9]              ;
;  KEY[2]      ; SW[9]              ; 2.485  ; 2.485  ; Fall       ; SW[9]              ;
;  KEY[3]      ; SW[9]              ; 2.509  ; 2.509  ; Fall       ; SW[9]              ;
; SW[*]        ; SW[9]              ; 0.396  ; 0.396  ; Fall       ; SW[9]              ;
;  SW[0]       ; SW[9]              ; 0.337  ; 0.337  ; Fall       ; SW[9]              ;
;  SW[1]       ; SW[9]              ; 0.205  ; 0.205  ; Fall       ; SW[9]              ;
;  SW[2]       ; SW[9]              ; 0.359  ; 0.359  ; Fall       ; SW[9]              ;
;  SW[3]       ; SW[9]              ; -0.132 ; -0.132 ; Fall       ; SW[9]              ;
;  SW[4]       ; SW[9]              ; -0.210 ; -0.210 ; Fall       ; SW[9]              ;
;  SW[5]       ; SW[9]              ; -0.112 ; -0.112 ; Fall       ; SW[9]              ;
;  SW[6]       ; SW[9]              ; -0.030 ; -0.030 ; Fall       ; SW[9]              ;
;  SW[7]       ; SW[9]              ; 0.097  ; 0.097  ; Fall       ; SW[9]              ;
;  SW[8]       ; SW[9]              ; 0.396  ; 0.396  ; Fall       ; SW[9]              ;
; KEY[*]       ; counter_div_clk[2] ; 3.072  ; 3.072  ; Rise       ; counter_div_clk[2] ;
;  KEY[0]      ; counter_div_clk[2] ; 2.868  ; 2.868  ; Rise       ; counter_div_clk[2] ;
;  KEY[1]      ; counter_div_clk[2] ; 2.839  ; 2.839  ; Rise       ; counter_div_clk[2] ;
;  KEY[2]      ; counter_div_clk[2] ; 3.072  ; 3.072  ; Rise       ; counter_div_clk[2] ;
;  KEY[3]      ; counter_div_clk[2] ; 2.951  ; 2.951  ; Rise       ; counter_div_clk[2] ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 4.945  ; 4.945  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 3.583  ; 3.583  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 3.712  ; 3.712  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 3.843  ; 3.843  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 3.782  ; 3.782  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 3.830  ; 3.830  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 3.700  ; 3.700  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 3.955  ; 3.955  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 4.476  ; 4.476  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 4.792  ; 4.792  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 4.105  ; 4.105  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 4.807  ; 4.807  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 4.783  ; 4.783  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 4.945  ; 4.945  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 4.001  ; 4.001  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 4.751  ; 4.751  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 4.347  ; 4.347  ; Rise       ; counter_div_clk[2] ;
; SW[*]        ; counter_div_clk[2] ; 0.944  ; 0.944  ; Rise       ; counter_div_clk[2] ;
;  SW[0]       ; counter_div_clk[2] ; 0.810  ; 0.810  ; Rise       ; counter_div_clk[2] ;
;  SW[1]       ; counter_div_clk[2] ; 0.800  ; 0.800  ; Rise       ; counter_div_clk[2] ;
;  SW[2]       ; counter_div_clk[2] ; 0.915  ; 0.915  ; Rise       ; counter_div_clk[2] ;
;  SW[3]       ; counter_div_clk[2] ; 0.385  ; 0.385  ; Rise       ; counter_div_clk[2] ;
;  SW[4]       ; counter_div_clk[2] ; 0.598  ; 0.598  ; Rise       ; counter_div_clk[2] ;
;  SW[5]       ; counter_div_clk[2] ; 0.420  ; 0.420  ; Rise       ; counter_div_clk[2] ;
;  SW[6]       ; counter_div_clk[2] ; 0.395  ; 0.395  ; Rise       ; counter_div_clk[2] ;
;  SW[7]       ; counter_div_clk[2] ; 0.645  ; 0.645  ; Rise       ; counter_div_clk[2] ;
;  SW[8]       ; counter_div_clk[2] ; 0.944  ; 0.944  ; Rise       ; counter_div_clk[2] ;
;  SW[9]       ; counter_div_clk[2] ; 0.852  ; 0.852  ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+--------+--------+------------+--------------------+


+---------------------------------------------------------------------------------------+
; Hold Times                                                                            ;
+--------------+--------------------+--------+--------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+--------+--------+------------+--------------------+
; KEY[*]       ; CLOCK_50           ; -2.246 ; -2.246 ; Rise       ; CLOCK_50           ;
;  KEY[0]      ; CLOCK_50           ; -2.246 ; -2.246 ; Rise       ; CLOCK_50           ;
;  KEY[1]      ; CLOCK_50           ; -2.249 ; -2.249 ; Rise       ; CLOCK_50           ;
;  KEY[2]      ; CLOCK_50           ; -2.429 ; -2.429 ; Rise       ; CLOCK_50           ;
;  KEY[3]      ; CLOCK_50           ; -2.325 ; -2.325 ; Rise       ; CLOCK_50           ;
; PS2_CLK      ; CLOCK_50           ; -2.301 ; -2.301 ; Rise       ; CLOCK_50           ;
; PS2_DAT      ; CLOCK_50           ; -2.246 ; -2.246 ; Rise       ; CLOCK_50           ;
; SW[*]        ; CLOCK_50           ; 0.385  ; 0.385  ; Rise       ; CLOCK_50           ;
;  SW[0]       ; CLOCK_50           ; -0.071 ; -0.071 ; Rise       ; CLOCK_50           ;
;  SW[1]       ; CLOCK_50           ; -0.011 ; -0.011 ; Rise       ; CLOCK_50           ;
;  SW[2]       ; CLOCK_50           ; -0.032 ; -0.032 ; Rise       ; CLOCK_50           ;
;  SW[3]       ; CLOCK_50           ; 0.385  ; 0.385  ; Rise       ; CLOCK_50           ;
;  SW[4]       ; CLOCK_50           ; 0.289  ; 0.289  ; Rise       ; CLOCK_50           ;
;  SW[5]       ; CLOCK_50           ; 0.345  ; 0.345  ; Rise       ; CLOCK_50           ;
;  SW[6]       ; CLOCK_50           ; 0.290  ; 0.290  ; Rise       ; CLOCK_50           ;
;  SW[7]       ; CLOCK_50           ; 0.098  ; 0.098  ; Rise       ; CLOCK_50           ;
;  SW[8]       ; CLOCK_50           ; -0.306 ; -0.306 ; Rise       ; CLOCK_50           ;
;  SW[9]       ; CLOCK_50           ; 0.267  ; 0.267  ; Rise       ; CLOCK_50           ;
; KEY[*]       ; SW[9]              ; -2.156 ; -2.156 ; Fall       ; SW[9]              ;
;  KEY[0]      ; SW[9]              ; -2.156 ; -2.156 ; Fall       ; SW[9]              ;
;  KEY[1]      ; SW[9]              ; -2.224 ; -2.224 ; Fall       ; SW[9]              ;
;  KEY[2]      ; SW[9]              ; -2.211 ; -2.211 ; Fall       ; SW[9]              ;
;  KEY[3]      ; SW[9]              ; -2.233 ; -2.233 ; Fall       ; SW[9]              ;
; SW[*]        ; SW[9]              ; 0.498  ; 0.498  ; Fall       ; SW[9]              ;
;  SW[0]       ; SW[9]              ; 0.020  ; 0.020  ; Fall       ; SW[9]              ;
;  SW[1]       ; SW[9]              ; 0.147  ; 0.147  ; Fall       ; SW[9]              ;
;  SW[2]       ; SW[9]              ; 0.007  ; 0.007  ; Fall       ; SW[9]              ;
;  SW[3]       ; SW[9]              ; 0.498  ; 0.498  ; Fall       ; SW[9]              ;
;  SW[4]       ; SW[9]              ; 0.483  ; 0.483  ; Fall       ; SW[9]              ;
;  SW[5]       ; SW[9]              ; 0.480  ; 0.480  ; Fall       ; SW[9]              ;
;  SW[6]       ; SW[9]              ; 0.380  ; 0.380  ; Fall       ; SW[9]              ;
;  SW[7]       ; SW[9]              ; 0.255  ; 0.255  ; Fall       ; SW[9]              ;
;  SW[8]       ; SW[9]              ; -0.035 ; -0.035 ; Fall       ; SW[9]              ;
; KEY[*]       ; counter_div_clk[2] ; -2.193 ; -2.193 ; Rise       ; counter_div_clk[2] ;
;  KEY[0]      ; counter_div_clk[2] ; -2.193 ; -2.193 ; Rise       ; counter_div_clk[2] ;
;  KEY[1]      ; counter_div_clk[2] ; -2.238 ; -2.238 ; Rise       ; counter_div_clk[2] ;
;  KEY[2]      ; counter_div_clk[2] ; -2.298 ; -2.298 ; Rise       ; counter_div_clk[2] ;
;  KEY[3]      ; counter_div_clk[2] ; -2.635 ; -2.635 ; Rise       ; counter_div_clk[2] ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; -2.728 ; -2.728 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; -3.022 ; -3.022 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; -2.861 ; -2.861 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; -2.863 ; -2.863 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; -3.046 ; -3.046 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; -2.957 ; -2.957 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; -2.728 ; -2.728 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; -3.095 ; -3.095 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; -3.182 ; -3.182 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; -3.027 ; -3.027 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; -2.783 ; -2.783 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; -2.783 ; -2.783 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; -3.262 ; -3.262 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; -3.056 ; -3.056 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; -2.735 ; -2.735 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; -3.317 ; -3.317 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; -3.053 ; -3.053 ; Rise       ; counter_div_clk[2] ;
; SW[*]        ; counter_div_clk[2] ; 0.525  ; 0.525  ; Rise       ; counter_div_clk[2] ;
;  SW[0]       ; counter_div_clk[2] ; -0.070 ; -0.070 ; Rise       ; counter_div_clk[2] ;
;  SW[1]       ; counter_div_clk[2] ; 0.057  ; 0.057  ; Rise       ; counter_div_clk[2] ;
;  SW[2]       ; counter_div_clk[2] ; 0.008  ; 0.008  ; Rise       ; counter_div_clk[2] ;
;  SW[3]       ; counter_div_clk[2] ; 0.525  ; 0.525  ; Rise       ; counter_div_clk[2] ;
;  SW[4]       ; counter_div_clk[2] ; 0.411  ; 0.411  ; Rise       ; counter_div_clk[2] ;
;  SW[5]       ; counter_div_clk[2] ; 0.457  ; 0.457  ; Rise       ; counter_div_clk[2] ;
;  SW[6]       ; counter_div_clk[2] ; 0.376  ; 0.376  ; Rise       ; counter_div_clk[2] ;
;  SW[7]       ; counter_div_clk[2] ; 0.164  ; 0.164  ; Rise       ; counter_div_clk[2] ;
;  SW[8]       ; counter_div_clk[2] ; -0.030 ; -0.030 ; Rise       ; counter_div_clk[2] ;
;  SW[9]       ; counter_div_clk[2] ; -0.316 ; -0.316 ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+--------+--------+------------+--------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port      ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; HEX0[*]        ; CLOCK_50                     ; 5.784  ; 5.784  ; Rise       ; CLOCK_50                     ;
;  HEX0[0]       ; CLOCK_50                     ; 5.389  ; 5.389  ; Rise       ; CLOCK_50                     ;
;  HEX0[1]       ; CLOCK_50                     ; 5.597  ; 5.597  ; Rise       ; CLOCK_50                     ;
;  HEX0[2]       ; CLOCK_50                     ; 5.488  ; 5.488  ; Rise       ; CLOCK_50                     ;
;  HEX0[3]       ; CLOCK_50                     ; 5.396  ; 5.396  ; Rise       ; CLOCK_50                     ;
;  HEX0[4]       ; CLOCK_50                     ; 5.651  ; 5.651  ; Rise       ; CLOCK_50                     ;
;  HEX0[5]       ; CLOCK_50                     ; 4.894  ; 4.894  ; Rise       ; CLOCK_50                     ;
;  HEX0[6]       ; CLOCK_50                     ; 5.784  ; 5.784  ; Rise       ; CLOCK_50                     ;
; HEX1[*]        ; CLOCK_50                     ; 5.941  ; 5.941  ; Rise       ; CLOCK_50                     ;
;  HEX1[0]       ; CLOCK_50                     ; 5.445  ; 5.445  ; Rise       ; CLOCK_50                     ;
;  HEX1[1]       ; CLOCK_50                     ; 5.578  ; 5.578  ; Rise       ; CLOCK_50                     ;
;  HEX1[2]       ; CLOCK_50                     ; 5.502  ; 5.502  ; Rise       ; CLOCK_50                     ;
;  HEX1[3]       ; CLOCK_50                     ; 5.368  ; 5.368  ; Rise       ; CLOCK_50                     ;
;  HEX1[4]       ; CLOCK_50                     ; 5.516  ; 5.516  ; Rise       ; CLOCK_50                     ;
;  HEX1[5]       ; CLOCK_50                     ; 5.287  ; 5.287  ; Rise       ; CLOCK_50                     ;
;  HEX1[6]       ; CLOCK_50                     ; 5.941  ; 5.941  ; Rise       ; CLOCK_50                     ;
; HEX2[*]        ; CLOCK_50                     ; 6.020  ; 6.020  ; Rise       ; CLOCK_50                     ;
;  HEX2[0]       ; CLOCK_50                     ; 5.433  ; 5.433  ; Rise       ; CLOCK_50                     ;
;  HEX2[1]       ; CLOCK_50                     ; 5.061  ; 5.061  ; Rise       ; CLOCK_50                     ;
;  HEX2[2]       ; CLOCK_50                     ; 5.512  ; 5.512  ; Rise       ; CLOCK_50                     ;
;  HEX2[3]       ; CLOCK_50                     ; 5.348  ; 5.348  ; Rise       ; CLOCK_50                     ;
;  HEX2[4]       ; CLOCK_50                     ; 5.397  ; 5.397  ; Rise       ; CLOCK_50                     ;
;  HEX2[5]       ; CLOCK_50                     ; 5.641  ; 5.641  ; Rise       ; CLOCK_50                     ;
;  HEX2[6]       ; CLOCK_50                     ; 6.020  ; 6.020  ; Rise       ; CLOCK_50                     ;
; HEX3[*]        ; CLOCK_50                     ; 6.050  ; 6.050  ; Rise       ; CLOCK_50                     ;
;  HEX3[0]       ; CLOCK_50                     ; 5.653  ; 5.653  ; Rise       ; CLOCK_50                     ;
;  HEX3[1]       ; CLOCK_50                     ; 5.900  ; 5.900  ; Rise       ; CLOCK_50                     ;
;  HEX3[2]       ; CLOCK_50                     ; 5.921  ; 5.921  ; Rise       ; CLOCK_50                     ;
;  HEX3[3]       ; CLOCK_50                     ; 5.570  ; 5.570  ; Rise       ; CLOCK_50                     ;
;  HEX3[4]       ; CLOCK_50                     ; 6.050  ; 6.050  ; Rise       ; CLOCK_50                     ;
;  HEX3[5]       ; CLOCK_50                     ; 5.349  ; 5.349  ; Rise       ; CLOCK_50                     ;
;  HEX3[6]       ; CLOCK_50                     ; 5.898  ; 5.898  ; Rise       ; CLOCK_50                     ;
; LEDG[*]        ; CLOCK_50                     ; 4.902  ; 4.902  ; Rise       ; CLOCK_50                     ;
;  LEDG[0]       ; CLOCK_50                     ; 4.315  ; 4.315  ; Rise       ; CLOCK_50                     ;
;  LEDG[1]       ; CLOCK_50                     ; 4.135  ; 4.135  ; Rise       ; CLOCK_50                     ;
;  LEDG[2]       ; CLOCK_50                     ; 4.424  ; 4.424  ; Rise       ; CLOCK_50                     ;
;  LEDG[3]       ; CLOCK_50                     ; 4.902  ; 4.902  ; Rise       ; CLOCK_50                     ;
;  LEDG[4]       ; CLOCK_50                     ; 4.618  ; 4.618  ; Rise       ; CLOCK_50                     ;
;  LEDG[5]       ; CLOCK_50                     ; 4.890  ; 4.890  ; Rise       ; CLOCK_50                     ;
;  LEDG[6]       ; CLOCK_50                     ; 4.152  ; 4.152  ; Rise       ; CLOCK_50                     ;
;  LEDG[7]       ; CLOCK_50                     ; 4.835  ; 4.835  ; Rise       ; CLOCK_50                     ;
; LEDR[*]        ; CLOCK_50                     ; 4.366  ; 4.366  ; Rise       ; CLOCK_50                     ;
;  LEDR[0]       ; CLOCK_50                     ; 4.271  ; 4.271  ; Rise       ; CLOCK_50                     ;
;  LEDR[1]       ; CLOCK_50                     ; 4.082  ; 4.082  ; Rise       ; CLOCK_50                     ;
;  LEDR[2]       ; CLOCK_50                     ; 4.261  ; 4.261  ; Rise       ; CLOCK_50                     ;
;  LEDR[3]       ; CLOCK_50                     ; 4.324  ; 4.324  ; Rise       ; CLOCK_50                     ;
;  LEDR[4]       ; CLOCK_50                     ; 4.335  ; 4.335  ; Rise       ; CLOCK_50                     ;
;  LEDR[5]       ; CLOCK_50                     ; 4.358  ; 4.358  ; Rise       ; CLOCK_50                     ;
;  LEDR[6]       ; CLOCK_50                     ; 4.366  ; 4.366  ; Rise       ; CLOCK_50                     ;
;  LEDR[7]       ; CLOCK_50                     ; 4.352  ; 4.352  ; Rise       ; CLOCK_50                     ;
; PS2_DAT        ; CLOCK_50                     ; 5.414  ; 5.414  ; Rise       ; CLOCK_50                     ;
; SRAM_LB_N      ; CLOCK_50                     ; 5.496  ; 5.496  ; Rise       ; CLOCK_50                     ;
; SRAM_UB_N      ; CLOCK_50                     ; 5.639  ; 5.639  ; Rise       ; CLOCK_50                     ;
; SRAM_WE_N      ; CLOCK_50                     ; 4.846  ; 4.846  ; Rise       ; CLOCK_50                     ;
; SRAM_ADDR[*]   ; counter_div_clk[2]           ; 29.458 ; 29.458 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[0]  ; counter_div_clk[2]           ; 28.894 ; 28.894 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[1]  ; counter_div_clk[2]           ; 29.331 ; 29.331 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[2]  ; counter_div_clk[2]           ; 29.375 ; 29.375 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[3]  ; counter_div_clk[2]           ; 28.837 ; 28.837 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[4]  ; counter_div_clk[2]           ; 29.027 ; 29.027 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[5]  ; counter_div_clk[2]           ; 28.606 ; 28.606 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[6]  ; counter_div_clk[2]           ; 29.458 ; 29.458 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[7]  ; counter_div_clk[2]           ; 28.616 ; 28.616 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[8]  ; counter_div_clk[2]           ; 28.513 ; 28.513 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[9]  ; counter_div_clk[2]           ; 28.802 ; 28.802 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[10] ; counter_div_clk[2]           ; 28.865 ; 28.865 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[11] ; counter_div_clk[2]           ; 28.857 ; 28.857 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[12] ; counter_div_clk[2]           ; 28.583 ; 28.583 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[13] ; counter_div_clk[2]           ; 28.503 ; 28.503 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[14] ; counter_div_clk[2]           ; 28.559 ; 28.559 ; Rise       ; counter_div_clk[2]           ;
; SRAM_DQ[*]     ; counter_div_clk[2]           ; 8.809  ; 8.809  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[0]    ; counter_div_clk[2]           ; 5.955  ; 5.955  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[1]    ; counter_div_clk[2]           ; 5.939  ; 5.939  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[2]    ; counter_div_clk[2]           ; 6.767  ; 6.767  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[3]    ; counter_div_clk[2]           ; 7.064  ; 7.064  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[4]    ; counter_div_clk[2]           ; 6.402  ; 6.402  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[5]    ; counter_div_clk[2]           ; 5.975  ; 5.975  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[6]    ; counter_div_clk[2]           ; 6.572  ; 6.572  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[7]    ; counter_div_clk[2]           ; 7.370  ; 7.370  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[8]    ; counter_div_clk[2]           ; 7.446  ; 7.446  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[9]    ; counter_div_clk[2]           ; 7.452  ; 7.452  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[10]   ; counter_div_clk[2]           ; 8.809  ; 8.809  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[11]   ; counter_div_clk[2]           ; 7.820  ; 7.820  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[12]   ; counter_div_clk[2]           ; 6.996  ; 6.996  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[13]   ; counter_div_clk[2]           ; 8.116  ; 8.116  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[14]   ; counter_div_clk[2]           ; 7.140  ; 7.140  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[15]   ; counter_div_clk[2]           ; 8.111  ; 8.111  ; Rise       ; counter_div_clk[2]           ;
; SRAM_LB_N      ; counter_div_clk[2]           ; 28.767 ; 28.767 ; Rise       ; counter_div_clk[2]           ;
; SRAM_UB_N      ; counter_div_clk[2]           ; 28.891 ; 28.891 ; Rise       ; counter_div_clk[2]           ;
; SRAM_WE_N      ; counter_div_clk[2]           ; 29.363 ; 29.363 ; Rise       ; counter_div_clk[2]           ;
; VGA_B[*]       ; vga_controller:vga|clk_25mhz ; 13.229 ; 13.229 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[0]      ; vga_controller:vga|clk_25mhz ; 13.019 ; 13.019 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[1]      ; vga_controller:vga|clk_25mhz ; 13.027 ; 13.027 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[2]      ; vga_controller:vga|clk_25mhz ; 13.124 ; 13.124 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[3]      ; vga_controller:vga|clk_25mhz ; 13.229 ; 13.229 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_G[*]       ; vga_controller:vga|clk_25mhz ; 13.202 ; 13.202 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[0]      ; vga_controller:vga|clk_25mhz ; 13.003 ; 13.003 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[1]      ; vga_controller:vga|clk_25mhz ; 13.202 ; 13.202 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[2]      ; vga_controller:vga|clk_25mhz ; 13.120 ; 13.120 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[3]      ; vga_controller:vga|clk_25mhz ; 13.186 ; 13.186 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_HS         ; vga_controller:vga|clk_25mhz ; 5.162  ; 5.162  ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_R[*]       ; vga_controller:vga|clk_25mhz ; 13.197 ; 13.197 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[0]      ; vga_controller:vga|clk_25mhz ; 13.173 ; 13.173 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[1]      ; vga_controller:vga|clk_25mhz ; 13.112 ; 13.112 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[2]      ; vga_controller:vga|clk_25mhz ; 13.091 ; 13.091 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[3]      ; vga_controller:vga|clk_25mhz ; 13.197 ; 13.197 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_VS         ; vga_controller:vga|clk_25mhz ; 5.169  ; 5.169  ; Rise       ; vga_controller:vga|clk_25mhz ;
+----------------+------------------------------+--------+--------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+----------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port      ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+----------------+------------------------------+-------+-------+------------+------------------------------+
; HEX0[*]        ; CLOCK_50                     ; 4.572 ; 4.572 ; Rise       ; CLOCK_50                     ;
;  HEX0[0]       ; CLOCK_50                     ; 4.572 ; 4.572 ; Rise       ; CLOCK_50                     ;
;  HEX0[1]       ; CLOCK_50                     ; 5.275 ; 5.275 ; Rise       ; CLOCK_50                     ;
;  HEX0[2]       ; CLOCK_50                     ; 5.166 ; 5.166 ; Rise       ; CLOCK_50                     ;
;  HEX0[3]       ; CLOCK_50                     ; 5.071 ; 5.071 ; Rise       ; CLOCK_50                     ;
;  HEX0[4]       ; CLOCK_50                     ; 5.468 ; 5.468 ; Rise       ; CLOCK_50                     ;
;  HEX0[5]       ; CLOCK_50                     ; 4.699 ; 4.699 ; Rise       ; CLOCK_50                     ;
;  HEX0[6]       ; CLOCK_50                     ; 4.979 ; 4.979 ; Rise       ; CLOCK_50                     ;
; HEX1[*]        ; CLOCK_50                     ; 5.024 ; 5.024 ; Rise       ; CLOCK_50                     ;
;  HEX1[0]       ; CLOCK_50                     ; 5.269 ; 5.269 ; Rise       ; CLOCK_50                     ;
;  HEX1[1]       ; CLOCK_50                     ; 5.396 ; 5.396 ; Rise       ; CLOCK_50                     ;
;  HEX1[2]       ; CLOCK_50                     ; 5.322 ; 5.322 ; Rise       ; CLOCK_50                     ;
;  HEX1[3]       ; CLOCK_50                     ; 5.149 ; 5.149 ; Rise       ; CLOCK_50                     ;
;  HEX1[4]       ; CLOCK_50                     ; 5.297 ; 5.297 ; Rise       ; CLOCK_50                     ;
;  HEX1[5]       ; CLOCK_50                     ; 5.024 ; 5.024 ; Rise       ; CLOCK_50                     ;
;  HEX1[6]       ; CLOCK_50                     ; 5.576 ; 5.576 ; Rise       ; CLOCK_50                     ;
; HEX2[*]        ; CLOCK_50                     ; 4.813 ; 4.813 ; Rise       ; CLOCK_50                     ;
;  HEX2[0]       ; CLOCK_50                     ; 5.152 ; 5.152 ; Rise       ; CLOCK_50                     ;
;  HEX2[1]       ; CLOCK_50                     ; 4.813 ; 4.813 ; Rise       ; CLOCK_50                     ;
;  HEX2[2]       ; CLOCK_50                     ; 5.260 ; 5.260 ; Rise       ; CLOCK_50                     ;
;  HEX2[3]       ; CLOCK_50                     ; 5.162 ; 5.162 ; Rise       ; CLOCK_50                     ;
;  HEX2[4]       ; CLOCK_50                     ; 5.191 ; 5.191 ; Rise       ; CLOCK_50                     ;
;  HEX2[5]       ; CLOCK_50                     ; 4.955 ; 4.955 ; Rise       ; CLOCK_50                     ;
;  HEX2[6]       ; CLOCK_50                     ; 5.255 ; 5.255 ; Rise       ; CLOCK_50                     ;
; HEX3[*]        ; CLOCK_50                     ; 4.711 ; 4.711 ; Rise       ; CLOCK_50                     ;
;  HEX3[0]       ; CLOCK_50                     ; 5.437 ; 5.437 ; Rise       ; CLOCK_50                     ;
;  HEX3[1]       ; CLOCK_50                     ; 5.659 ; 5.659 ; Rise       ; CLOCK_50                     ;
;  HEX3[2]       ; CLOCK_50                     ; 5.675 ; 5.675 ; Rise       ; CLOCK_50                     ;
;  HEX3[3]       ; CLOCK_50                     ; 4.711 ; 4.711 ; Rise       ; CLOCK_50                     ;
;  HEX3[4]       ; CLOCK_50                     ; 5.198 ; 5.198 ; Rise       ; CLOCK_50                     ;
;  HEX3[5]       ; CLOCK_50                     ; 5.134 ; 5.134 ; Rise       ; CLOCK_50                     ;
;  HEX3[6]       ; CLOCK_50                     ; 5.102 ; 5.102 ; Rise       ; CLOCK_50                     ;
; LEDG[*]        ; CLOCK_50                     ; 4.135 ; 4.135 ; Rise       ; CLOCK_50                     ;
;  LEDG[0]       ; CLOCK_50                     ; 4.315 ; 4.315 ; Rise       ; CLOCK_50                     ;
;  LEDG[1]       ; CLOCK_50                     ; 4.135 ; 4.135 ; Rise       ; CLOCK_50                     ;
;  LEDG[2]       ; CLOCK_50                     ; 4.424 ; 4.424 ; Rise       ; CLOCK_50                     ;
;  LEDG[3]       ; CLOCK_50                     ; 4.902 ; 4.902 ; Rise       ; CLOCK_50                     ;
;  LEDG[4]       ; CLOCK_50                     ; 4.618 ; 4.618 ; Rise       ; CLOCK_50                     ;
;  LEDG[5]       ; CLOCK_50                     ; 4.890 ; 4.890 ; Rise       ; CLOCK_50                     ;
;  LEDG[6]       ; CLOCK_50                     ; 4.152 ; 4.152 ; Rise       ; CLOCK_50                     ;
;  LEDG[7]       ; CLOCK_50                     ; 4.835 ; 4.835 ; Rise       ; CLOCK_50                     ;
; LEDR[*]        ; CLOCK_50                     ; 4.082 ; 4.082 ; Rise       ; CLOCK_50                     ;
;  LEDR[0]       ; CLOCK_50                     ; 4.271 ; 4.271 ; Rise       ; CLOCK_50                     ;
;  LEDR[1]       ; CLOCK_50                     ; 4.082 ; 4.082 ; Rise       ; CLOCK_50                     ;
;  LEDR[2]       ; CLOCK_50                     ; 4.261 ; 4.261 ; Rise       ; CLOCK_50                     ;
;  LEDR[3]       ; CLOCK_50                     ; 4.324 ; 4.324 ; Rise       ; CLOCK_50                     ;
;  LEDR[4]       ; CLOCK_50                     ; 4.335 ; 4.335 ; Rise       ; CLOCK_50                     ;
;  LEDR[5]       ; CLOCK_50                     ; 4.358 ; 4.358 ; Rise       ; CLOCK_50                     ;
;  LEDR[6]       ; CLOCK_50                     ; 4.366 ; 4.366 ; Rise       ; CLOCK_50                     ;
;  LEDR[7]       ; CLOCK_50                     ; 4.352 ; 4.352 ; Rise       ; CLOCK_50                     ;
; PS2_DAT        ; CLOCK_50                     ; 5.145 ; 5.145 ; Rise       ; CLOCK_50                     ;
; SRAM_LB_N      ; CLOCK_50                     ; 5.496 ; 5.496 ; Rise       ; CLOCK_50                     ;
; SRAM_UB_N      ; CLOCK_50                     ; 5.639 ; 5.639 ; Rise       ; CLOCK_50                     ;
; SRAM_WE_N      ; CLOCK_50                     ; 4.846 ; 4.846 ; Rise       ; CLOCK_50                     ;
; SRAM_ADDR[*]   ; counter_div_clk[2]           ; 4.287 ; 4.287 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[0]  ; counter_div_clk[2]           ; 5.346 ; 5.346 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[1]  ; counter_div_clk[2]           ; 4.907 ; 4.907 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[2]  ; counter_div_clk[2]           ; 4.784 ; 4.784 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[3]  ; counter_div_clk[2]           ; 4.538 ; 4.538 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[4]  ; counter_div_clk[2]           ; 5.409 ; 5.409 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[5]  ; counter_div_clk[2]           ; 5.081 ; 5.081 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[6]  ; counter_div_clk[2]           ; 5.127 ; 5.127 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[7]  ; counter_div_clk[2]           ; 4.635 ; 4.635 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[8]  ; counter_div_clk[2]           ; 4.287 ; 4.287 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[9]  ; counter_div_clk[2]           ; 4.416 ; 4.416 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[10] ; counter_div_clk[2]           ; 4.580 ; 4.580 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[11] ; counter_div_clk[2]           ; 5.137 ; 5.137 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[12] ; counter_div_clk[2]           ; 4.703 ; 4.703 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[13] ; counter_div_clk[2]           ; 4.397 ; 4.397 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[14] ; counter_div_clk[2]           ; 4.652 ; 4.652 ; Rise       ; counter_div_clk[2]           ;
; SRAM_DQ[*]     ; counter_div_clk[2]           ; 4.452 ; 4.452 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[0]    ; counter_div_clk[2]           ; 4.663 ; 4.663 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[1]    ; counter_div_clk[2]           ; 4.770 ; 4.770 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[2]    ; counter_div_clk[2]           ; 4.813 ; 4.813 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[3]    ; counter_div_clk[2]           ; 5.480 ; 5.480 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[4]    ; counter_div_clk[2]           ; 4.939 ; 4.939 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[5]    ; counter_div_clk[2]           ; 4.452 ; 4.452 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[6]    ; counter_div_clk[2]           ; 5.073 ; 5.073 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[7]    ; counter_div_clk[2]           ; 5.893 ; 5.893 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[8]    ; counter_div_clk[2]           ; 5.361 ; 5.361 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[9]    ; counter_div_clk[2]           ; 5.184 ; 5.184 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[10]   ; counter_div_clk[2]           ; 5.502 ; 5.502 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[11]   ; counter_div_clk[2]           ; 5.058 ; 5.058 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[12]   ; counter_div_clk[2]           ; 5.217 ; 5.217 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[13]   ; counter_div_clk[2]           ; 5.648 ; 5.648 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[14]   ; counter_div_clk[2]           ; 5.381 ; 5.381 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[15]   ; counter_div_clk[2]           ; 5.451 ; 5.451 ; Rise       ; counter_div_clk[2]           ;
; SRAM_LB_N      ; counter_div_clk[2]           ; 5.542 ; 5.542 ; Rise       ; counter_div_clk[2]           ;
; SRAM_UB_N      ; counter_div_clk[2]           ; 5.666 ; 5.666 ; Rise       ; counter_div_clk[2]           ;
; SRAM_WE_N      ; counter_div_clk[2]           ; 5.030 ; 5.030 ; Rise       ; counter_div_clk[2]           ;
; VGA_B[*]       ; vga_controller:vga|clk_25mhz ; 4.705 ; 4.705 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[0]      ; vga_controller:vga|clk_25mhz ; 4.734 ; 4.734 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[1]      ; vga_controller:vga|clk_25mhz ; 4.705 ; 4.705 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[2]      ; vga_controller:vga|clk_25mhz ; 4.839 ; 4.839 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[3]      ; vga_controller:vga|clk_25mhz ; 4.907 ; 4.907 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_G[*]       ; vga_controller:vga|clk_25mhz ; 4.549 ; 4.549 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[0]      ; vga_controller:vga|clk_25mhz ; 4.549 ; 4.549 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[1]      ; vga_controller:vga|clk_25mhz ; 4.747 ; 4.747 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[2]      ; vga_controller:vga|clk_25mhz ; 4.666 ; 4.666 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[3]      ; vga_controller:vga|clk_25mhz ; 4.731 ; 4.731 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_HS         ; vga_controller:vga|clk_25mhz ; 4.471 ; 4.471 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_R[*]       ; vga_controller:vga|clk_25mhz ; 4.658 ; 4.658 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[0]      ; vga_controller:vga|clk_25mhz ; 4.850 ; 4.850 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[1]      ; vga_controller:vga|clk_25mhz ; 4.658 ; 4.658 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[2]      ; vga_controller:vga|clk_25mhz ; 4.768 ; 4.768 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[3]      ; vga_controller:vga|clk_25mhz ; 4.743 ; 4.743 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_VS         ; vga_controller:vga|clk_25mhz ; 4.555 ; 4.555 ; Rise       ; vga_controller:vga|clk_25mhz ;
+----------------+------------------------------+-------+-------+------------+------------------------------+


+-------------------------------------------------------------------------------------+
; Output Enable Times                                                                 ;
+--------------+--------------------+--------+------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise   ; Fall ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+--------+------+------------+--------------------+
; SRAM_DQ[*]   ; CLOCK_50           ; 5.637  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[0]  ; CLOCK_50           ; 5.645  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[1]  ; CLOCK_50           ; 5.655  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[2]  ; CLOCK_50           ; 5.641  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[3]  ; CLOCK_50           ; 5.651  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[4]  ; CLOCK_50           ; 5.760  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[5]  ; CLOCK_50           ; 5.748  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[6]  ; CLOCK_50           ; 5.885  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[7]  ; CLOCK_50           ; 5.893  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[8]  ; CLOCK_50           ; 5.946  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[9]  ; CLOCK_50           ; 5.946  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[10] ; CLOCK_50           ; 5.827  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[11] ; CLOCK_50           ; 5.936  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[12] ; CLOCK_50           ; 5.946  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[13] ; CLOCK_50           ; 5.837  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[14] ; CLOCK_50           ; 5.841  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[15] ; CLOCK_50           ; 5.637  ;      ; Rise       ; CLOCK_50           ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 28.853 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 28.857 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 28.867 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 28.853 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 28.863 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 28.972 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 28.960 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 29.097 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 29.105 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 29.171 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 29.171 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 29.052 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 29.161 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 29.171 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 29.062 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 29.066 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 28.862 ;      ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+--------+------+------------+--------------------+


+------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                        ;
+--------------+--------------------+-------+------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise  ; Fall ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+-------+------+------------+--------------------+
; SRAM_DQ[*]   ; CLOCK_50           ; 5.637 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[0]  ; CLOCK_50           ; 5.645 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[1]  ; CLOCK_50           ; 5.655 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[2]  ; CLOCK_50           ; 5.641 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[3]  ; CLOCK_50           ; 5.651 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[4]  ; CLOCK_50           ; 5.760 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[5]  ; CLOCK_50           ; 5.748 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[6]  ; CLOCK_50           ; 5.885 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[7]  ; CLOCK_50           ; 5.893 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[8]  ; CLOCK_50           ; 5.946 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[9]  ; CLOCK_50           ; 5.946 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[10] ; CLOCK_50           ; 5.827 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[11] ; CLOCK_50           ; 5.936 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[12] ; CLOCK_50           ; 5.946 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[13] ; CLOCK_50           ; 5.837 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[14] ; CLOCK_50           ; 5.841 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[15] ; CLOCK_50           ; 5.637 ;      ; Rise       ; CLOCK_50           ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 5.628 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 5.632 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 5.642 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 5.628 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 5.638 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 5.747 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 5.735 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 5.872 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 5.880 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 5.946 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 5.946 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 5.827 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 5.936 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 5.946 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 5.837 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 5.841 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 5.637 ;      ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+-------+------+------------+--------------------+


+---------------------------------------------------------------------------------------------+
; Output Disable Times                                                                        ;
+--------------+--------------------+-----------+-----------+------------+--------------------+
; Data Port    ; Clock Port         ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+-----------+-----------+------------+--------------------+
; SRAM_DQ[*]   ; CLOCK_50           ; 5.637     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[0]  ; CLOCK_50           ; 5.645     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[1]  ; CLOCK_50           ; 5.655     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[2]  ; CLOCK_50           ; 5.641     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[3]  ; CLOCK_50           ; 5.651     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[4]  ; CLOCK_50           ; 5.760     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[5]  ; CLOCK_50           ; 5.748     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[6]  ; CLOCK_50           ; 5.885     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[7]  ; CLOCK_50           ; 5.893     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[8]  ; CLOCK_50           ; 5.946     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[9]  ; CLOCK_50           ; 5.946     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[10] ; CLOCK_50           ; 5.827     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[11] ; CLOCK_50           ; 5.936     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[12] ; CLOCK_50           ; 5.946     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[13] ; CLOCK_50           ; 5.837     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[14] ; CLOCK_50           ; 5.841     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[15] ; CLOCK_50           ; 5.637     ;           ; Rise       ; CLOCK_50           ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 28.853    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 28.857    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 28.867    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 28.853    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 28.863    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 28.972    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 28.960    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 29.097    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 29.105    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 29.171    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 29.171    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 29.052    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 29.161    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 29.171    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 29.062    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 29.066    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 28.862    ;           ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+-----------+-----------+------------+--------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                ;
+--------------+--------------------+-----------+-----------+------------+--------------------+
; Data Port    ; Clock Port         ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+-----------+-----------+------------+--------------------+
; SRAM_DQ[*]   ; CLOCK_50           ; 5.637     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[0]  ; CLOCK_50           ; 5.645     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[1]  ; CLOCK_50           ; 5.655     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[2]  ; CLOCK_50           ; 5.641     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[3]  ; CLOCK_50           ; 5.651     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[4]  ; CLOCK_50           ; 5.760     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[5]  ; CLOCK_50           ; 5.748     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[6]  ; CLOCK_50           ; 5.885     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[7]  ; CLOCK_50           ; 5.893     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[8]  ; CLOCK_50           ; 5.946     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[9]  ; CLOCK_50           ; 5.946     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[10] ; CLOCK_50           ; 5.827     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[11] ; CLOCK_50           ; 5.936     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[12] ; CLOCK_50           ; 5.946     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[13] ; CLOCK_50           ; 5.837     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[14] ; CLOCK_50           ; 5.841     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[15] ; CLOCK_50           ; 5.637     ;           ; Rise       ; CLOCK_50           ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 5.628     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 5.632     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 5.642     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 5.628     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 5.638     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 5.747     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 5.735     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 5.872     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 5.880     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 5.946     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 5.946     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 5.827     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 5.936     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 5.946     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 5.837     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 5.841     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 5.637     ;           ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+-----------+-----------+------------+--------------------+


+-------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                             ;
+-------------------------------+------------+---------+----------+---------+---------------------+
; Clock                         ; Setup      ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------+------------+---------+----------+---------+---------------------+
; Worst-case Slack              ; -69.342    ; -2.695  ; -0.527   ; -0.039  ; -2.064              ;
;  CLOCK_50                     ; -64.980    ; -2.695  ; 0.291    ; -0.039  ; -1.631              ;
;  SW[9]                        ; N/A        ; N/A     ; N/A      ; N/A     ; -1.631              ;
;  counter_div_clk[2]           ; -69.342    ; 0.215   ; -0.527   ; 0.262   ; -0.611              ;
;  vga_controller:vga|clk_25mhz ; -68.351    ; 0.215   ; -0.131   ; 0.259   ; -2.064              ;
; Design-wide TNS               ; -34605.787 ; -10.829 ; -10.844  ; -0.039  ; -3338.498           ;
;  CLOCK_50                     ; -7679.893  ; -10.829 ; 0.000    ; -0.039  ; -1151.533           ;
;  SW[9]                        ; N/A        ; N/A     ; N/A      ; N/A     ; -1.631              ;
;  counter_div_clk[2]           ; -12209.574 ; 0.000   ; -8.224   ; 0.000   ; -377.598            ;
;  vga_controller:vga|clk_25mhz ; -14716.320 ; 0.000   ; -2.620   ; 0.000   ; -1807.736           ;
+-------------------------------+------------+---------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------+
; Setup Times                                                                           ;
+--------------+--------------------+--------+--------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+--------+--------+------------+--------------------+
; KEY[*]       ; CLOCK_50           ; 5.734  ; 5.734  ; Rise       ; CLOCK_50           ;
;  KEY[0]      ; CLOCK_50           ; 5.363  ; 5.363  ; Rise       ; CLOCK_50           ;
;  KEY[1]      ; CLOCK_50           ; 5.379  ; 5.379  ; Rise       ; CLOCK_50           ;
;  KEY[2]      ; CLOCK_50           ; 5.734  ; 5.734  ; Rise       ; CLOCK_50           ;
;  KEY[3]      ; CLOCK_50           ; 5.505  ; 5.505  ; Rise       ; CLOCK_50           ;
; PS2_CLK      ; CLOCK_50           ; 5.200  ; 5.200  ; Rise       ; CLOCK_50           ;
; PS2_DAT      ; CLOCK_50           ; 5.129  ; 5.129  ; Rise       ; CLOCK_50           ;
; SW[*]        ; CLOCK_50           ; 2.367  ; 2.367  ; Rise       ; CLOCK_50           ;
;  SW[0]       ; CLOCK_50           ; 1.838  ; 1.838  ; Rise       ; CLOCK_50           ;
;  SW[1]       ; CLOCK_50           ; 1.672  ; 1.672  ; Rise       ; CLOCK_50           ;
;  SW[2]       ; CLOCK_50           ; 1.697  ; 1.697  ; Rise       ; CLOCK_50           ;
;  SW[3]       ; CLOCK_50           ; 0.823  ; 0.823  ; Rise       ; CLOCK_50           ;
;  SW[4]       ; CLOCK_50           ; 0.926  ; 0.926  ; Rise       ; CLOCK_50           ;
;  SW[5]       ; CLOCK_50           ; 0.817  ; 0.817  ; Rise       ; CLOCK_50           ;
;  SW[6]       ; CLOCK_50           ; 0.961  ; 0.961  ; Rise       ; CLOCK_50           ;
;  SW[7]       ; CLOCK_50           ; 1.393  ; 1.393  ; Rise       ; CLOCK_50           ;
;  SW[8]       ; CLOCK_50           ; 2.367  ; 2.367  ; Rise       ; CLOCK_50           ;
;  SW[9]       ; CLOCK_50           ; 1.555  ; 1.555  ; Rise       ; CLOCK_50           ;
; KEY[*]       ; SW[9]              ; 5.752  ; 5.752  ; Fall       ; SW[9]              ;
;  KEY[0]      ; SW[9]              ; 5.323  ; 5.323  ; Fall       ; SW[9]              ;
;  KEY[1]      ; SW[9]              ; 5.752  ; 5.752  ; Fall       ; SW[9]              ;
;  KEY[2]      ; SW[9]              ; 5.453  ; 5.453  ; Fall       ; SW[9]              ;
;  KEY[3]      ; SW[9]              ; 5.464  ; 5.464  ; Fall       ; SW[9]              ;
; SW[*]        ; SW[9]              ; 2.080  ; 2.080  ; Fall       ; SW[9]              ;
;  SW[0]       ; SW[9]              ; 1.934  ; 1.934  ; Fall       ; SW[9]              ;
;  SW[1]       ; SW[9]              ; 1.615  ; 1.615  ; Fall       ; SW[9]              ;
;  SW[2]       ; SW[9]              ; 2.005  ; 2.005  ; Fall       ; SW[9]              ;
;  SW[3]       ; SW[9]              ; 0.943  ; 0.943  ; Fall       ; SW[9]              ;
;  SW[4]       ; SW[9]              ; 0.668  ; 0.668  ; Fall       ; SW[9]              ;
;  SW[5]       ; SW[9]              ; 0.973  ; 0.973  ; Fall       ; SW[9]              ;
;  SW[6]       ; SW[9]              ; 1.079  ; 1.079  ; Fall       ; SW[9]              ;
;  SW[7]       ; SW[9]              ; 1.349  ; 1.349  ; Fall       ; SW[9]              ;
;  SW[8]       ; SW[9]              ; 2.080  ; 2.080  ; Fall       ; SW[9]              ;
; KEY[*]       ; counter_div_clk[2] ; 6.952  ; 6.952  ; Rise       ; counter_div_clk[2] ;
;  KEY[0]      ; counter_div_clk[2] ; 6.388  ; 6.388  ; Rise       ; counter_div_clk[2] ;
;  KEY[1]      ; counter_div_clk[2] ; 6.312  ; 6.312  ; Rise       ; counter_div_clk[2] ;
;  KEY[2]      ; counter_div_clk[2] ; 6.952  ; 6.952  ; Rise       ; counter_div_clk[2] ;
;  KEY[3]      ; counter_div_clk[2] ; 6.567  ; 6.567  ; Rise       ; counter_div_clk[2] ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 11.587 ; 11.587 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 8.304  ; 8.304  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 8.621  ; 8.621  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 8.908  ; 8.908  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 8.914  ; 8.914  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 8.953  ; 8.953  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 8.616  ; 8.616  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 9.372  ; 9.372  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 10.781 ; 10.781 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 11.316 ; 11.316 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 9.622  ; 9.622  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 11.298 ; 11.298 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 11.549 ; 11.549 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 11.587 ; 11.587 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 9.515  ; 9.515  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 11.507 ; 11.507 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 10.301 ; 10.301 ; Rise       ; counter_div_clk[2] ;
; SW[*]        ; counter_div_clk[2] ; 3.592  ; 3.592  ; Rise       ; counter_div_clk[2] ;
;  SW[0]       ; counter_div_clk[2] ; 3.146  ; 3.146  ; Rise       ; counter_div_clk[2] ;
;  SW[1]       ; counter_div_clk[2] ; 3.122  ; 3.122  ; Rise       ; counter_div_clk[2] ;
;  SW[2]       ; counter_div_clk[2] ; 3.474  ; 3.474  ; Rise       ; counter_div_clk[2] ;
;  SW[3]       ; counter_div_clk[2] ; 2.317  ; 2.317  ; Rise       ; counter_div_clk[2] ;
;  SW[4]       ; counter_div_clk[2] ; 2.796  ; 2.796  ; Rise       ; counter_div_clk[2] ;
;  SW[5]       ; counter_div_clk[2] ; 2.332  ; 2.332  ; Rise       ; counter_div_clk[2] ;
;  SW[6]       ; counter_div_clk[2] ; 2.177  ; 2.177  ; Rise       ; counter_div_clk[2] ;
;  SW[7]       ; counter_div_clk[2] ; 2.794  ; 2.794  ; Rise       ; counter_div_clk[2] ;
;  SW[8]       ; counter_div_clk[2] ; 3.592  ; 3.592  ; Rise       ; counter_div_clk[2] ;
;  SW[9]       ; counter_div_clk[2] ; 3.355  ; 3.355  ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+--------+--------+------------+--------------------+


+---------------------------------------------------------------------------------------+
; Hold Times                                                                            ;
+--------------+--------------------+--------+--------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+--------+--------+------------+--------------------+
; KEY[*]       ; CLOCK_50           ; -2.246 ; -2.246 ; Rise       ; CLOCK_50           ;
;  KEY[0]      ; CLOCK_50           ; -2.246 ; -2.246 ; Rise       ; CLOCK_50           ;
;  KEY[1]      ; CLOCK_50           ; -2.249 ; -2.249 ; Rise       ; CLOCK_50           ;
;  KEY[2]      ; CLOCK_50           ; -2.429 ; -2.429 ; Rise       ; CLOCK_50           ;
;  KEY[3]      ; CLOCK_50           ; -2.325 ; -2.325 ; Rise       ; CLOCK_50           ;
; PS2_CLK      ; CLOCK_50           ; -2.301 ; -2.301 ; Rise       ; CLOCK_50           ;
; PS2_DAT      ; CLOCK_50           ; -2.246 ; -2.246 ; Rise       ; CLOCK_50           ;
; SW[*]        ; CLOCK_50           ; 0.385  ; 0.385  ; Rise       ; CLOCK_50           ;
;  SW[0]       ; CLOCK_50           ; -0.071 ; -0.071 ; Rise       ; CLOCK_50           ;
;  SW[1]       ; CLOCK_50           ; -0.011 ; -0.011 ; Rise       ; CLOCK_50           ;
;  SW[2]       ; CLOCK_50           ; -0.032 ; -0.032 ; Rise       ; CLOCK_50           ;
;  SW[3]       ; CLOCK_50           ; 0.385  ; 0.385  ; Rise       ; CLOCK_50           ;
;  SW[4]       ; CLOCK_50           ; 0.289  ; 0.289  ; Rise       ; CLOCK_50           ;
;  SW[5]       ; CLOCK_50           ; 0.345  ; 0.345  ; Rise       ; CLOCK_50           ;
;  SW[6]       ; CLOCK_50           ; 0.290  ; 0.290  ; Rise       ; CLOCK_50           ;
;  SW[7]       ; CLOCK_50           ; 0.098  ; 0.098  ; Rise       ; CLOCK_50           ;
;  SW[8]       ; CLOCK_50           ; -0.306 ; -0.306 ; Rise       ; CLOCK_50           ;
;  SW[9]       ; CLOCK_50           ; 0.267  ; 0.267  ; Rise       ; CLOCK_50           ;
; KEY[*]       ; SW[9]              ; -2.156 ; -2.156 ; Fall       ; SW[9]              ;
;  KEY[0]      ; SW[9]              ; -2.156 ; -2.156 ; Fall       ; SW[9]              ;
;  KEY[1]      ; SW[9]              ; -2.224 ; -2.224 ; Fall       ; SW[9]              ;
;  KEY[2]      ; SW[9]              ; -2.211 ; -2.211 ; Fall       ; SW[9]              ;
;  KEY[3]      ; SW[9]              ; -2.233 ; -2.233 ; Fall       ; SW[9]              ;
; SW[*]        ; SW[9]              ; 0.498  ; 0.498  ; Fall       ; SW[9]              ;
;  SW[0]       ; SW[9]              ; 0.020  ; 0.020  ; Fall       ; SW[9]              ;
;  SW[1]       ; SW[9]              ; 0.147  ; 0.147  ; Fall       ; SW[9]              ;
;  SW[2]       ; SW[9]              ; 0.007  ; 0.007  ; Fall       ; SW[9]              ;
;  SW[3]       ; SW[9]              ; 0.498  ; 0.498  ; Fall       ; SW[9]              ;
;  SW[4]       ; SW[9]              ; 0.483  ; 0.483  ; Fall       ; SW[9]              ;
;  SW[5]       ; SW[9]              ; 0.480  ; 0.480  ; Fall       ; SW[9]              ;
;  SW[6]       ; SW[9]              ; 0.380  ; 0.380  ; Fall       ; SW[9]              ;
;  SW[7]       ; SW[9]              ; 0.255  ; 0.255  ; Fall       ; SW[9]              ;
;  SW[8]       ; SW[9]              ; -0.035 ; -0.035 ; Fall       ; SW[9]              ;
; KEY[*]       ; counter_div_clk[2] ; -2.193 ; -2.193 ; Rise       ; counter_div_clk[2] ;
;  KEY[0]      ; counter_div_clk[2] ; -2.193 ; -2.193 ; Rise       ; counter_div_clk[2] ;
;  KEY[1]      ; counter_div_clk[2] ; -2.238 ; -2.238 ; Rise       ; counter_div_clk[2] ;
;  KEY[2]      ; counter_div_clk[2] ; -2.298 ; -2.298 ; Rise       ; counter_div_clk[2] ;
;  KEY[3]      ; counter_div_clk[2] ; -2.635 ; -2.635 ; Rise       ; counter_div_clk[2] ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; -2.728 ; -2.728 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; -3.022 ; -3.022 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; -2.861 ; -2.861 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; -2.863 ; -2.863 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; -3.046 ; -3.046 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; -2.957 ; -2.957 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; -2.728 ; -2.728 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; -3.095 ; -3.095 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; -3.182 ; -3.182 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; -3.027 ; -3.027 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; -2.783 ; -2.783 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; -2.783 ; -2.783 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; -3.262 ; -3.262 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; -3.056 ; -3.056 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; -2.735 ; -2.735 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; -3.317 ; -3.317 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; -3.053 ; -3.053 ; Rise       ; counter_div_clk[2] ;
; SW[*]        ; counter_div_clk[2] ; 0.525  ; 0.525  ; Rise       ; counter_div_clk[2] ;
;  SW[0]       ; counter_div_clk[2] ; -0.070 ; -0.070 ; Rise       ; counter_div_clk[2] ;
;  SW[1]       ; counter_div_clk[2] ; 0.057  ; 0.057  ; Rise       ; counter_div_clk[2] ;
;  SW[2]       ; counter_div_clk[2] ; 0.008  ; 0.008  ; Rise       ; counter_div_clk[2] ;
;  SW[3]       ; counter_div_clk[2] ; 0.525  ; 0.525  ; Rise       ; counter_div_clk[2] ;
;  SW[4]       ; counter_div_clk[2] ; 0.411  ; 0.411  ; Rise       ; counter_div_clk[2] ;
;  SW[5]       ; counter_div_clk[2] ; 0.457  ; 0.457  ; Rise       ; counter_div_clk[2] ;
;  SW[6]       ; counter_div_clk[2] ; 0.376  ; 0.376  ; Rise       ; counter_div_clk[2] ;
;  SW[7]       ; counter_div_clk[2] ; 0.164  ; 0.164  ; Rise       ; counter_div_clk[2] ;
;  SW[8]       ; counter_div_clk[2] ; -0.030 ; -0.030 ; Rise       ; counter_div_clk[2] ;
;  SW[9]       ; counter_div_clk[2] ; -0.316 ; -0.316 ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+--------+--------+------------+--------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port      ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; HEX0[*]        ; CLOCK_50                     ; 12.333 ; 12.333 ; Rise       ; CLOCK_50                     ;
;  HEX0[0]       ; CLOCK_50                     ; 11.202 ; 11.202 ; Rise       ; CLOCK_50                     ;
;  HEX0[1]       ; CLOCK_50                     ; 11.566 ; 11.566 ; Rise       ; CLOCK_50                     ;
;  HEX0[2]       ; CLOCK_50                     ; 11.461 ; 11.461 ; Rise       ; CLOCK_50                     ;
;  HEX0[3]       ; CLOCK_50                     ; 11.119 ; 11.119 ; Rise       ; CLOCK_50                     ;
;  HEX0[4]       ; CLOCK_50                     ; 11.998 ; 11.998 ; Rise       ; CLOCK_50                     ;
;  HEX0[5]       ; CLOCK_50                     ; 9.703  ; 9.703  ; Rise       ; CLOCK_50                     ;
;  HEX0[6]       ; CLOCK_50                     ; 12.333 ; 12.333 ; Rise       ; CLOCK_50                     ;
; HEX1[*]        ; CLOCK_50                     ; 12.484 ; 12.484 ; Rise       ; CLOCK_50                     ;
;  HEX1[0]       ; CLOCK_50                     ; 11.314 ; 11.314 ; Rise       ; CLOCK_50                     ;
;  HEX1[1]       ; CLOCK_50                     ; 11.479 ; 11.479 ; Rise       ; CLOCK_50                     ;
;  HEX1[2]       ; CLOCK_50                     ; 11.502 ; 11.502 ; Rise       ; CLOCK_50                     ;
;  HEX1[3]       ; CLOCK_50                     ; 11.111 ; 11.111 ; Rise       ; CLOCK_50                     ;
;  HEX1[4]       ; CLOCK_50                     ; 11.601 ; 11.601 ; Rise       ; CLOCK_50                     ;
;  HEX1[5]       ; CLOCK_50                     ; 10.795 ; 10.795 ; Rise       ; CLOCK_50                     ;
;  HEX1[6]       ; CLOCK_50                     ; 12.484 ; 12.484 ; Rise       ; CLOCK_50                     ;
; HEX2[*]        ; CLOCK_50                     ; 12.765 ; 12.765 ; Rise       ; CLOCK_50                     ;
;  HEX2[0]       ; CLOCK_50                     ; 11.394 ; 11.394 ; Rise       ; CLOCK_50                     ;
;  HEX2[1]       ; CLOCK_50                     ; 10.267 ; 10.267 ; Rise       ; CLOCK_50                     ;
;  HEX2[2]       ; CLOCK_50                     ; 11.578 ; 11.578 ; Rise       ; CLOCK_50                     ;
;  HEX2[3]       ; CLOCK_50                     ; 11.018 ; 11.018 ; Rise       ; CLOCK_50                     ;
;  HEX2[4]       ; CLOCK_50                     ; 11.269 ; 11.269 ; Rise       ; CLOCK_50                     ;
;  HEX2[5]       ; CLOCK_50                     ; 11.709 ; 11.709 ; Rise       ; CLOCK_50                     ;
;  HEX2[6]       ; CLOCK_50                     ; 12.765 ; 12.765 ; Rise       ; CLOCK_50                     ;
; HEX3[*]        ; CLOCK_50                     ; 12.686 ; 12.686 ; Rise       ; CLOCK_50                     ;
;  HEX3[0]       ; CLOCK_50                     ; 11.861 ; 11.861 ; Rise       ; CLOCK_50                     ;
;  HEX3[1]       ; CLOCK_50                     ; 12.458 ; 12.458 ; Rise       ; CLOCK_50                     ;
;  HEX3[2]       ; CLOCK_50                     ; 12.475 ; 12.475 ; Rise       ; CLOCK_50                     ;
;  HEX3[3]       ; CLOCK_50                     ; 11.659 ; 11.659 ; Rise       ; CLOCK_50                     ;
;  HEX3[4]       ; CLOCK_50                     ; 12.686 ; 12.686 ; Rise       ; CLOCK_50                     ;
;  HEX3[5]       ; CLOCK_50                     ; 11.011 ; 11.011 ; Rise       ; CLOCK_50                     ;
;  HEX3[6]       ; CLOCK_50                     ; 12.498 ; 12.498 ; Rise       ; CLOCK_50                     ;
; LEDG[*]        ; CLOCK_50                     ; 9.887  ; 9.887  ; Rise       ; CLOCK_50                     ;
;  LEDG[0]       ; CLOCK_50                     ; 8.503  ; 8.503  ; Rise       ; CLOCK_50                     ;
;  LEDG[1]       ; CLOCK_50                     ; 7.919  ; 7.919  ; Rise       ; CLOCK_50                     ;
;  LEDG[2]       ; CLOCK_50                     ; 8.768  ; 8.768  ; Rise       ; CLOCK_50                     ;
;  LEDG[3]       ; CLOCK_50                     ; 9.887  ; 9.887  ; Rise       ; CLOCK_50                     ;
;  LEDG[4]       ; CLOCK_50                     ; 9.237  ; 9.237  ; Rise       ; CLOCK_50                     ;
;  LEDG[5]       ; CLOCK_50                     ; 9.854  ; 9.854  ; Rise       ; CLOCK_50                     ;
;  LEDG[6]       ; CLOCK_50                     ; 7.916  ; 7.916  ; Rise       ; CLOCK_50                     ;
;  LEDG[7]       ; CLOCK_50                     ; 9.596  ; 9.596  ; Rise       ; CLOCK_50                     ;
; LEDR[*]        ; CLOCK_50                     ; 8.595  ; 8.595  ; Rise       ; CLOCK_50                     ;
;  LEDR[0]       ; CLOCK_50                     ; 8.328  ; 8.328  ; Rise       ; CLOCK_50                     ;
;  LEDR[1]       ; CLOCK_50                     ; 7.893  ; 7.893  ; Rise       ; CLOCK_50                     ;
;  LEDR[2]       ; CLOCK_50                     ; 8.302  ; 8.302  ; Rise       ; CLOCK_50                     ;
;  LEDR[3]       ; CLOCK_50                     ; 8.443  ; 8.443  ; Rise       ; CLOCK_50                     ;
;  LEDR[4]       ; CLOCK_50                     ; 8.398  ; 8.398  ; Rise       ; CLOCK_50                     ;
;  LEDR[5]       ; CLOCK_50                     ; 8.579  ; 8.579  ; Rise       ; CLOCK_50                     ;
;  LEDR[6]       ; CLOCK_50                     ; 8.595  ; 8.595  ; Rise       ; CLOCK_50                     ;
;  LEDR[7]       ; CLOCK_50                     ; 8.425  ; 8.425  ; Rise       ; CLOCK_50                     ;
; PS2_DAT        ; CLOCK_50                     ; 10.875 ; 10.875 ; Rise       ; CLOCK_50                     ;
; SRAM_LB_N      ; CLOCK_50                     ; 11.115 ; 11.115 ; Rise       ; CLOCK_50                     ;
; SRAM_UB_N      ; CLOCK_50                     ; 11.660 ; 11.660 ; Rise       ; CLOCK_50                     ;
; SRAM_WE_N      ; CLOCK_50                     ; 9.668  ; 9.668  ; Rise       ; CLOCK_50                     ;
; SRAM_ADDR[*]   ; counter_div_clk[2]           ; 75.545 ; 75.545 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[0]  ; counter_div_clk[2]           ; 74.215 ; 74.215 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[1]  ; counter_div_clk[2]           ; 75.387 ; 75.387 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[2]  ; counter_div_clk[2]           ; 75.545 ; 75.545 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[3]  ; counter_div_clk[2]           ; 74.002 ; 74.002 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[4]  ; counter_div_clk[2]           ; 74.363 ; 74.363 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[5]  ; counter_div_clk[2]           ; 73.377 ; 73.377 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[6]  ; counter_div_clk[2]           ; 75.352 ; 75.352 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[7]  ; counter_div_clk[2]           ; 73.356 ; 73.356 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[8]  ; counter_div_clk[2]           ; 73.121 ; 73.121 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[9]  ; counter_div_clk[2]           ; 73.683 ; 73.683 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[10] ; counter_div_clk[2]           ; 73.892 ; 73.892 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[11] ; counter_div_clk[2]           ; 73.827 ; 73.827 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[12] ; counter_div_clk[2]           ; 73.123 ; 73.123 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[13] ; counter_div_clk[2]           ; 72.950 ; 72.950 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[14] ; counter_div_clk[2]           ; 72.998 ; 72.998 ; Rise       ; counter_div_clk[2]           ;
; SRAM_DQ[*]     ; counter_div_clk[2]           ; 19.953 ; 19.953 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[0]    ; counter_div_clk[2]           ; 12.843 ; 12.843 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[1]    ; counter_div_clk[2]           ; 12.842 ; 12.842 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[2]    ; counter_div_clk[2]           ; 14.880 ; 14.880 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[3]    ; counter_div_clk[2]           ; 15.634 ; 15.634 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[4]    ; counter_div_clk[2]           ; 14.083 ; 14.083 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[5]    ; counter_div_clk[2]           ; 12.868 ; 12.868 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[6]    ; counter_div_clk[2]           ; 14.377 ; 14.377 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[7]    ; counter_div_clk[2]           ; 16.604 ; 16.604 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[8]    ; counter_div_clk[2]           ; 16.861 ; 16.861 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[9]    ; counter_div_clk[2]           ; 16.591 ; 16.591 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[10]   ; counter_div_clk[2]           ; 19.953 ; 19.953 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[11]   ; counter_div_clk[2]           ; 17.606 ; 17.606 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[12]   ; counter_div_clk[2]           ; 15.583 ; 15.583 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[13]   ; counter_div_clk[2]           ; 18.192 ; 18.192 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[14]   ; counter_div_clk[2]           ; 16.024 ; 16.024 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[15]   ; counter_div_clk[2]           ; 18.589 ; 18.589 ; Rise       ; counter_div_clk[2]           ;
; SRAM_LB_N      ; counter_div_clk[2]           ; 73.663 ; 73.663 ; Rise       ; counter_div_clk[2]           ;
; SRAM_UB_N      ; counter_div_clk[2]           ; 74.210 ; 74.210 ; Rise       ; counter_div_clk[2]           ;
; SRAM_WE_N      ; counter_div_clk[2]           ; 75.279 ; 75.279 ; Rise       ; counter_div_clk[2]           ;
; VGA_B[*]       ; vga_controller:vga|clk_25mhz ; 30.316 ; 30.316 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[0]      ; vga_controller:vga|clk_25mhz ; 29.697 ; 29.697 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[1]      ; vga_controller:vga|clk_25mhz ; 29.742 ; 29.742 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[2]      ; vga_controller:vga|clk_25mhz ; 29.971 ; 29.971 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[3]      ; vga_controller:vga|clk_25mhz ; 30.316 ; 30.316 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_G[*]       ; vga_controller:vga|clk_25mhz ; 30.158 ; 30.158 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[0]      ; vga_controller:vga|clk_25mhz ; 29.729 ; 29.729 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[1]      ; vga_controller:vga|clk_25mhz ; 30.158 ; 30.158 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[2]      ; vga_controller:vga|clk_25mhz ; 30.028 ; 30.028 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[3]      ; vga_controller:vga|clk_25mhz ; 30.131 ; 30.131 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_HS         ; vga_controller:vga|clk_25mhz ; 10.874 ; 10.874 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_R[*]       ; vga_controller:vga|clk_25mhz ; 30.276 ; 30.276 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[0]      ; vga_controller:vga|clk_25mhz ; 30.206 ; 30.206 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[1]      ; vga_controller:vga|clk_25mhz ; 30.019 ; 30.019 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[2]      ; vga_controller:vga|clk_25mhz ; 29.948 ; 29.948 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[3]      ; vga_controller:vga|clk_25mhz ; 30.276 ; 30.276 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_VS         ; vga_controller:vga|clk_25mhz ; 10.896 ; 10.896 ; Rise       ; vga_controller:vga|clk_25mhz ;
+----------------+------------------------------+--------+--------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+----------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port      ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+----------------+------------------------------+-------+-------+------------+------------------------------+
; HEX0[*]        ; CLOCK_50                     ; 4.572 ; 4.572 ; Rise       ; CLOCK_50                     ;
;  HEX0[0]       ; CLOCK_50                     ; 4.572 ; 4.572 ; Rise       ; CLOCK_50                     ;
;  HEX0[1]       ; CLOCK_50                     ; 5.275 ; 5.275 ; Rise       ; CLOCK_50                     ;
;  HEX0[2]       ; CLOCK_50                     ; 5.166 ; 5.166 ; Rise       ; CLOCK_50                     ;
;  HEX0[3]       ; CLOCK_50                     ; 5.071 ; 5.071 ; Rise       ; CLOCK_50                     ;
;  HEX0[4]       ; CLOCK_50                     ; 5.468 ; 5.468 ; Rise       ; CLOCK_50                     ;
;  HEX0[5]       ; CLOCK_50                     ; 4.699 ; 4.699 ; Rise       ; CLOCK_50                     ;
;  HEX0[6]       ; CLOCK_50                     ; 4.979 ; 4.979 ; Rise       ; CLOCK_50                     ;
; HEX1[*]        ; CLOCK_50                     ; 5.024 ; 5.024 ; Rise       ; CLOCK_50                     ;
;  HEX1[0]       ; CLOCK_50                     ; 5.269 ; 5.269 ; Rise       ; CLOCK_50                     ;
;  HEX1[1]       ; CLOCK_50                     ; 5.396 ; 5.396 ; Rise       ; CLOCK_50                     ;
;  HEX1[2]       ; CLOCK_50                     ; 5.322 ; 5.322 ; Rise       ; CLOCK_50                     ;
;  HEX1[3]       ; CLOCK_50                     ; 5.149 ; 5.149 ; Rise       ; CLOCK_50                     ;
;  HEX1[4]       ; CLOCK_50                     ; 5.297 ; 5.297 ; Rise       ; CLOCK_50                     ;
;  HEX1[5]       ; CLOCK_50                     ; 5.024 ; 5.024 ; Rise       ; CLOCK_50                     ;
;  HEX1[6]       ; CLOCK_50                     ; 5.576 ; 5.576 ; Rise       ; CLOCK_50                     ;
; HEX2[*]        ; CLOCK_50                     ; 4.813 ; 4.813 ; Rise       ; CLOCK_50                     ;
;  HEX2[0]       ; CLOCK_50                     ; 5.152 ; 5.152 ; Rise       ; CLOCK_50                     ;
;  HEX2[1]       ; CLOCK_50                     ; 4.813 ; 4.813 ; Rise       ; CLOCK_50                     ;
;  HEX2[2]       ; CLOCK_50                     ; 5.260 ; 5.260 ; Rise       ; CLOCK_50                     ;
;  HEX2[3]       ; CLOCK_50                     ; 5.162 ; 5.162 ; Rise       ; CLOCK_50                     ;
;  HEX2[4]       ; CLOCK_50                     ; 5.191 ; 5.191 ; Rise       ; CLOCK_50                     ;
;  HEX2[5]       ; CLOCK_50                     ; 4.955 ; 4.955 ; Rise       ; CLOCK_50                     ;
;  HEX2[6]       ; CLOCK_50                     ; 5.255 ; 5.255 ; Rise       ; CLOCK_50                     ;
; HEX3[*]        ; CLOCK_50                     ; 4.711 ; 4.711 ; Rise       ; CLOCK_50                     ;
;  HEX3[0]       ; CLOCK_50                     ; 5.437 ; 5.437 ; Rise       ; CLOCK_50                     ;
;  HEX3[1]       ; CLOCK_50                     ; 5.659 ; 5.659 ; Rise       ; CLOCK_50                     ;
;  HEX3[2]       ; CLOCK_50                     ; 5.675 ; 5.675 ; Rise       ; CLOCK_50                     ;
;  HEX3[3]       ; CLOCK_50                     ; 4.711 ; 4.711 ; Rise       ; CLOCK_50                     ;
;  HEX3[4]       ; CLOCK_50                     ; 5.198 ; 5.198 ; Rise       ; CLOCK_50                     ;
;  HEX3[5]       ; CLOCK_50                     ; 5.134 ; 5.134 ; Rise       ; CLOCK_50                     ;
;  HEX3[6]       ; CLOCK_50                     ; 5.102 ; 5.102 ; Rise       ; CLOCK_50                     ;
; LEDG[*]        ; CLOCK_50                     ; 4.135 ; 4.135 ; Rise       ; CLOCK_50                     ;
;  LEDG[0]       ; CLOCK_50                     ; 4.315 ; 4.315 ; Rise       ; CLOCK_50                     ;
;  LEDG[1]       ; CLOCK_50                     ; 4.135 ; 4.135 ; Rise       ; CLOCK_50                     ;
;  LEDG[2]       ; CLOCK_50                     ; 4.424 ; 4.424 ; Rise       ; CLOCK_50                     ;
;  LEDG[3]       ; CLOCK_50                     ; 4.902 ; 4.902 ; Rise       ; CLOCK_50                     ;
;  LEDG[4]       ; CLOCK_50                     ; 4.618 ; 4.618 ; Rise       ; CLOCK_50                     ;
;  LEDG[5]       ; CLOCK_50                     ; 4.890 ; 4.890 ; Rise       ; CLOCK_50                     ;
;  LEDG[6]       ; CLOCK_50                     ; 4.152 ; 4.152 ; Rise       ; CLOCK_50                     ;
;  LEDG[7]       ; CLOCK_50                     ; 4.835 ; 4.835 ; Rise       ; CLOCK_50                     ;
; LEDR[*]        ; CLOCK_50                     ; 4.082 ; 4.082 ; Rise       ; CLOCK_50                     ;
;  LEDR[0]       ; CLOCK_50                     ; 4.271 ; 4.271 ; Rise       ; CLOCK_50                     ;
;  LEDR[1]       ; CLOCK_50                     ; 4.082 ; 4.082 ; Rise       ; CLOCK_50                     ;
;  LEDR[2]       ; CLOCK_50                     ; 4.261 ; 4.261 ; Rise       ; CLOCK_50                     ;
;  LEDR[3]       ; CLOCK_50                     ; 4.324 ; 4.324 ; Rise       ; CLOCK_50                     ;
;  LEDR[4]       ; CLOCK_50                     ; 4.335 ; 4.335 ; Rise       ; CLOCK_50                     ;
;  LEDR[5]       ; CLOCK_50                     ; 4.358 ; 4.358 ; Rise       ; CLOCK_50                     ;
;  LEDR[6]       ; CLOCK_50                     ; 4.366 ; 4.366 ; Rise       ; CLOCK_50                     ;
;  LEDR[7]       ; CLOCK_50                     ; 4.352 ; 4.352 ; Rise       ; CLOCK_50                     ;
; PS2_DAT        ; CLOCK_50                     ; 5.145 ; 5.145 ; Rise       ; CLOCK_50                     ;
; SRAM_LB_N      ; CLOCK_50                     ; 5.496 ; 5.496 ; Rise       ; CLOCK_50                     ;
; SRAM_UB_N      ; CLOCK_50                     ; 5.639 ; 5.639 ; Rise       ; CLOCK_50                     ;
; SRAM_WE_N      ; CLOCK_50                     ; 4.846 ; 4.846 ; Rise       ; CLOCK_50                     ;
; SRAM_ADDR[*]   ; counter_div_clk[2]           ; 4.287 ; 4.287 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[0]  ; counter_div_clk[2]           ; 5.346 ; 5.346 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[1]  ; counter_div_clk[2]           ; 4.907 ; 4.907 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[2]  ; counter_div_clk[2]           ; 4.784 ; 4.784 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[3]  ; counter_div_clk[2]           ; 4.538 ; 4.538 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[4]  ; counter_div_clk[2]           ; 5.409 ; 5.409 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[5]  ; counter_div_clk[2]           ; 5.081 ; 5.081 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[6]  ; counter_div_clk[2]           ; 5.127 ; 5.127 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[7]  ; counter_div_clk[2]           ; 4.635 ; 4.635 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[8]  ; counter_div_clk[2]           ; 4.287 ; 4.287 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[9]  ; counter_div_clk[2]           ; 4.416 ; 4.416 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[10] ; counter_div_clk[2]           ; 4.580 ; 4.580 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[11] ; counter_div_clk[2]           ; 5.137 ; 5.137 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[12] ; counter_div_clk[2]           ; 4.703 ; 4.703 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[13] ; counter_div_clk[2]           ; 4.397 ; 4.397 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[14] ; counter_div_clk[2]           ; 4.652 ; 4.652 ; Rise       ; counter_div_clk[2]           ;
; SRAM_DQ[*]     ; counter_div_clk[2]           ; 4.452 ; 4.452 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[0]    ; counter_div_clk[2]           ; 4.663 ; 4.663 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[1]    ; counter_div_clk[2]           ; 4.770 ; 4.770 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[2]    ; counter_div_clk[2]           ; 4.813 ; 4.813 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[3]    ; counter_div_clk[2]           ; 5.480 ; 5.480 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[4]    ; counter_div_clk[2]           ; 4.939 ; 4.939 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[5]    ; counter_div_clk[2]           ; 4.452 ; 4.452 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[6]    ; counter_div_clk[2]           ; 5.073 ; 5.073 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[7]    ; counter_div_clk[2]           ; 5.893 ; 5.893 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[8]    ; counter_div_clk[2]           ; 5.361 ; 5.361 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[9]    ; counter_div_clk[2]           ; 5.184 ; 5.184 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[10]   ; counter_div_clk[2]           ; 5.502 ; 5.502 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[11]   ; counter_div_clk[2]           ; 5.058 ; 5.058 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[12]   ; counter_div_clk[2]           ; 5.217 ; 5.217 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[13]   ; counter_div_clk[2]           ; 5.648 ; 5.648 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[14]   ; counter_div_clk[2]           ; 5.381 ; 5.381 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[15]   ; counter_div_clk[2]           ; 5.451 ; 5.451 ; Rise       ; counter_div_clk[2]           ;
; SRAM_LB_N      ; counter_div_clk[2]           ; 5.542 ; 5.542 ; Rise       ; counter_div_clk[2]           ;
; SRAM_UB_N      ; counter_div_clk[2]           ; 5.666 ; 5.666 ; Rise       ; counter_div_clk[2]           ;
; SRAM_WE_N      ; counter_div_clk[2]           ; 5.030 ; 5.030 ; Rise       ; counter_div_clk[2]           ;
; VGA_B[*]       ; vga_controller:vga|clk_25mhz ; 4.705 ; 4.705 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[0]      ; vga_controller:vga|clk_25mhz ; 4.734 ; 4.734 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[1]      ; vga_controller:vga|clk_25mhz ; 4.705 ; 4.705 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[2]      ; vga_controller:vga|clk_25mhz ; 4.839 ; 4.839 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[3]      ; vga_controller:vga|clk_25mhz ; 4.907 ; 4.907 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_G[*]       ; vga_controller:vga|clk_25mhz ; 4.549 ; 4.549 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[0]      ; vga_controller:vga|clk_25mhz ; 4.549 ; 4.549 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[1]      ; vga_controller:vga|clk_25mhz ; 4.747 ; 4.747 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[2]      ; vga_controller:vga|clk_25mhz ; 4.666 ; 4.666 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[3]      ; vga_controller:vga|clk_25mhz ; 4.731 ; 4.731 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_HS         ; vga_controller:vga|clk_25mhz ; 4.471 ; 4.471 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_R[*]       ; vga_controller:vga|clk_25mhz ; 4.658 ; 4.658 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[0]      ; vga_controller:vga|clk_25mhz ; 4.850 ; 4.850 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[1]      ; vga_controller:vga|clk_25mhz ; 4.658 ; 4.658 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[2]      ; vga_controller:vga|clk_25mhz ; 4.768 ; 4.768 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[3]      ; vga_controller:vga|clk_25mhz ; 4.743 ; 4.743 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_VS         ; vga_controller:vga|clk_25mhz ; 4.555 ; 4.555 ; Rise       ; vga_controller:vga|clk_25mhz ;
+----------------+------------------------------+-------+-------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+------------------------------+------------------------------+--------------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+--------------+----------+----------+----------+
; CLOCK_50                     ; CLOCK_50                     ; 4199         ; 0        ; 0        ; 0        ;
; counter_div_clk[2]           ; CLOCK_50                     ; > 2147483647 ; 1        ; 0        ; 0        ;
; SW[9]                        ; CLOCK_50                     ; 73           ; 86       ; 0        ; 0        ;
; vga_controller:vga|clk_25mhz ; CLOCK_50                     ; 1            ; 1        ; 0        ; 0        ;
; CLOCK_50                     ; counter_div_clk[2]           ; 128          ; 0        ; 0        ; 0        ;
; counter_div_clk[2]           ; counter_div_clk[2]           ; > 2147483647 ; 0        ; 0        ; 0        ;
; SW[9]                        ; counter_div_clk[2]           ; 29           ; 55       ; 0        ; 0        ;
; vga_controller:vga|clk_25mhz ; counter_div_clk[2]           ; 1728         ; 0        ; 0        ; 0        ;
; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; > 2147483647 ; 0        ; 0        ; 0        ;
; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 3584         ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+------------------------------+------------------------------+--------------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+--------------+----------+----------+----------+
; CLOCK_50                     ; CLOCK_50                     ; 4199         ; 0        ; 0        ; 0        ;
; counter_div_clk[2]           ; CLOCK_50                     ; > 2147483647 ; 1        ; 0        ; 0        ;
; SW[9]                        ; CLOCK_50                     ; 73           ; 86       ; 0        ; 0        ;
; vga_controller:vga|clk_25mhz ; CLOCK_50                     ; 1            ; 1        ; 0        ; 0        ;
; CLOCK_50                     ; counter_div_clk[2]           ; 128          ; 0        ; 0        ; 0        ;
; counter_div_clk[2]           ; counter_div_clk[2]           ; > 2147483647 ; 0        ; 0        ; 0        ;
; SW[9]                        ; counter_div_clk[2]           ; 29           ; 55       ; 0        ; 0        ;
; vga_controller:vga|clk_25mhz ; counter_div_clk[2]           ; 1728         ; 0        ; 0        ; 0        ;
; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; > 2147483647 ; 0        ; 0        ; 0        ;
; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 3584         ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------+
; Recovery Transfers                                                                    ;
+------------+------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------------------------+----------+----------+----------+----------+
; SW[9]      ; CLOCK_50                     ; 1        ; 1        ; 0        ; 0        ;
; SW[9]      ; counter_div_clk[2]           ; 35       ; 35       ; 0        ; 0        ;
; SW[9]      ; vga_controller:vga|clk_25mhz ; 20       ; 20       ; 0        ; 0        ;
+------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------+
; Removal Transfers                                                                     ;
+------------+------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------------------------+----------+----------+----------+----------+
; SW[9]      ; CLOCK_50                     ; 1        ; 1        ; 0        ; 0        ;
; SW[9]      ; counter_div_clk[2]           ; 35       ; 35       ; 0        ; 0        ;
; SW[9]      ; vga_controller:vga|clk_25mhz ; 20       ; 20       ; 0        ; 0        ;
+------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 31    ; 31    ;
; Unconstrained Input Port Paths  ; 405   ; 405   ;
; Unconstrained Output Ports      ; 93    ; 93    ;
; Unconstrained Output Port Paths ; 11061 ; 11061 ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun May 14 00:10:41 2017
Info: Command: quartus_sta sisa -c sisa
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 15 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'sisa.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name counter_div_clk[2] counter_div_clk[2]
    Info (332105): create_clock -period 1.000 -name SW[9] SW[9]
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name vga_controller:vga|clk_25mhz vga_controller:vga|clk_25mhz
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -69.342
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -69.342    -12209.574 counter_div_clk[2] 
    Info (332119):   -68.351    -14716.320 vga_controller:vga|clk_25mhz 
    Info (332119):   -64.980     -7679.893 CLOCK_50 
Info (332146): Worst-case hold slack is -2.695
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.695        -5.390 CLOCK_50 
    Info (332119):     0.445         0.000 counter_div_clk[2] 
    Info (332119):     0.445         0.000 vga_controller:vga|clk_25mhz 
Info (332146): Worst-case recovery slack is -0.527
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.527        -8.224 counter_div_clk[2] 
    Info (332119):    -0.131        -2.620 vga_controller:vga|clk_25mhz 
    Info (332119):     0.291         0.000 CLOCK_50 
Info (332146): Worst-case removal slack is -0.039
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.039        -0.039 CLOCK_50 
    Info (332119):     0.383         0.000 vga_controller:vga|clk_25mhz 
    Info (332119):     0.386         0.000 counter_div_clk[2] 
Info (332146): Worst-case minimum pulse width slack is -2.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.064     -1807.736 vga_controller:vga|clk_25mhz 
    Info (332119):    -1.631     -1151.533 CLOCK_50 
    Info (332119):    -1.631        -1.631 SW[9] 
    Info (332119):    -0.611      -377.598 counter_div_clk[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -25.422
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -25.422     -4430.159 counter_div_clk[2] 
    Info (332119):   -24.997     -5271.386 vga_controller:vga|clk_25mhz 
    Info (332119):   -23.677     -2490.664 CLOCK_50 
Info (332146): Worst-case hold slack is -1.725
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.725       -10.829 CLOCK_50 
    Info (332119):     0.215         0.000 counter_div_clk[2] 
    Info (332119):     0.215         0.000 vga_controller:vga|clk_25mhz 
Info (332146): Worst-case recovery slack is -0.065
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.065        -0.476 counter_div_clk[2] 
    Info (332119):     0.121         0.000 vga_controller:vga|clk_25mhz 
    Info (332119):     0.408         0.000 CLOCK_50 
Info (332146): Worst-case removal slack is -0.028
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.028        -0.028 CLOCK_50 
    Info (332119):     0.259         0.000 vga_controller:vga|clk_25mhz 
    Info (332119):     0.262         0.000 counter_div_clk[2] 
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627     -1425.728 vga_controller:vga|clk_25mhz 
    Info (332119):    -1.380      -942.380 CLOCK_50 
    Info (332119):    -1.380        -1.380 SW[9] 
    Info (332119):    -0.500      -309.000 counter_div_clk[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 518 megabytes
    Info: Processing ended: Sun May 14 00:10:44 2017
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


