
3 ISA:
- A32 (32bit, in uso anche nei vecchi ARMv7).
- T32 (Modalità Thumb).
- A64 (64bit)
ARM può dinamicamente cambiare stato di esecuzione tra AArch64 (per A64) e AArch32 (per A32 e T32).

ARM segue il modello SSE (Simple Sequential Execution). Le istruzioni vengono caricate (fetch), decodificate (decode) ed eseguite (exe):
- Uno alla volta.
- Nell'ordine in cui appaiono in memoria.
In realtà le CPU ARM ne caricano 2 alla volta ma vengono eseguite comunque in modo che siano in ordine.

Registri di AArch64:
- 31 registri General Purpose.
- Ogni registro può essere usato come registro da 64bit chiamandolo X o da 32bit chiamandolo W.
- w\<n> è composto dai 32vit meno significativi di x\<n>.
![[Pasted image 20230809232343.png]]
- La scelta della dimensione dei registri determina la dimensione degli operatori (somma a 32bit o somma a 64bit).
- Non si possono mescolare le dimensioni.
- 32 registri a 128bit per operazioni floating point e valorizzate. Vengono chiamati con V.
- Registri speciali:
	- XZR: letto col valore 0 e ignora le write.
	- x28 o SP: usato come stack pointer.
	- x29 o FP: usato come frame pointer.
	- x30 o LR: usato come link register, per memorizzare l'indirizzo di ritorno di una funzione.
- Non è possibile usare direttamente il PC (Program Counter) ma si può usare la speudo-istruzione ADR.
- Registri di sistema non utilizzabili direttamente ma esistono le istruzioni MRS e MSR.
- APSR (Application Program Status Register) contiene dei Condition Codes:
	- N: asserted se il risultato dell’ultima operazione è negativo.
	- Z: asserted se il risultato dell’ultima operazione è zero.
	- V: asserted se c’è stato un overflow nell’ultima operazione.
	- C: asserted se c’è stato un «riporto» (carry) nell’ultima operazione.

Istruzioni:
![[Pasted image 20230809233928.png]]

Operazioni logico/aritmetiche hanno forma \<op>{s} Rd, Rn ,\<operand2>
- S: opzionale, esegue l'operazione e setta i condition codes.
- Rd: destinazione.
- Rn: primo operando.
- \<operand2>: secondo operando.
- \<shift>: (LSL, LSR, ASR, ROR, RRX) sposta o ruota il secondo operando.
	- Rende possibile moltiplicare/dividere per potenze di 2 prima di effettuare altre operazioni. Infatti shiftare (spostare) equivale a moltiplicare/dividere per potenze di 2.
	- Rende possibile accedere ad elementi di un array avendo il registro che punta all'inizio dell'array e un registro che contiene l'indice da accedere:
		- Addr = R1 + R2 << 2 (nel caso di array di int32)
	 - LSL (logical Left Shift): sposta i bit a sinistra e aggiunge 0 nelle posizioni meno significative (a destra).
	 - LSR (Logical Right Shift): sposta i bit a destra e aggiunge 0 nelle posizioni più significative (a sinistra).
	 - ARS (Arithmetical Right Shift): sposta i bit a destra e aggiunge 0 o 1 a seconda del segno.

Nelle ADD con immediato, XZR non può essere usato come secondo operando come ADD x0, xzr, #3. Bisogna usare invece l’istruzione MOV x0, #3.
L’assemblatore ARM prevede la pseudo-istruzione (MOV w\<d>, w\<n> // w\<d> = w\<n>) che viene automaticamente convertita (ORR w\<d>, wzr, w\<n>)

Caricare indirizzi nei registri:
- ADR x\<d>, label: Carica l'indirizzo di label nel registro x\<d>.
	- La label deve trovarsi entro ±1MB dal PC perché l’indirizzo è specificato come offset dal PC.
- ADRP x\<d>, label: Carica l’indice della pagina da 4KB che contiene l’indirizzo di label.
	- Label deve trovarsi entro ±4GB dal PC. Se label è allineato a 4KB (ultimi 12 bit a zero) allora ADRP conterrà l’indirizzo esatto di label.

Branches
- Salti non condizionati (supportano un offset di +- 128MB):
	- B Label: salta all'indirizzo indicato dalla label.
	- BL Label: salta all'indirizzo indicato dalla label e salva l'indirizzo dell'istruzione successiva nel registro **x30**.
	- RET: Salta all'indirizzo contenuto nel registro **x30**.
	- BR x\<m>: salta all'indirizzo contenuto nel registro x\<m>.
	- BLR x\<m>: salta all'indirizzo contenuto nel registro x\<m> e salva l'indirizzo dell'istruzione successiva nel registro **x30**.
- Salti condizionati semplici (supportano un offset di +- 1MB):
	- CBZ w\<n> | x\<n> , Label: salta all'indirizzo label se w\<n> | x\<n> è **uguale** a 0.
	- CBNZ w\<n> | x\<n> , Label: salta all'indirizzo label se w\<n> | x\<n> è **diverso** da 0.
- Salti condizionati:
	- B. \<COND> label: salta all'indirizzo label sulla base di una condizione mnemonica come:
	- ![[Pasted image 20230811123632.png]]
	- Per impostare la condizione si usa, prima del salto, l'istruzione CMP w\<n> | x\<n>, w\<m> | x\<m>.
		- Corrisponde a scrivere SUBS xzr, w\<n> | x\<n>, w\<m> | x\<m>.

Valori con segno e unsigned:
![[Pasted image 20230811222726.png]]
W2, se interpretato con segno vale -1 mentre se considerato unsigned è un numero altissimo (4.294.967.295).
Se li consideriamo con segno w23 > w22 ma se li consideriamo senza segno w22 > w23.
Eseguiamo CMP w22, w23
- B . LT (Less Than con segno) produce 1.
- B . LO (Unsigned Lower) produce 0.
- B . GT (Greater Than con segno) produce 0.
- B . HI (Unsigned Higher) produce 1.

Conditional Select:![[Pasted image 20230811224547.png]]
Equivale a:![[Pasted image 20230811224605.png]]

Conditional Increment:![[Pasted image 20230811224635.png]]
Equivale a:![[Pasted image 20230811224652.png]]
Vantaggio: non fa branch.![[Pasted image 20230811224752.png]]


**Load e Store**

Load reg <- MEM:![[Pasted image 20230811225006.png]]
- Esempio di come decidere la dimensione:![[Pasted image 20230811225135.png]]
-  Unsigned Load:![[Pasted image 20230811225519.png]] ![[Pasted image 20230811225536.png]]
- Signed Load: ![[Pasted image 20230811225559.png]]

Store reg -> MEM:![[Pasted image 20230811225031.png]]

Addressing Modes di ARM (\<addr>):
- Base register.
	- Utilizza un registro con l'indirizzo da utilizzare.
- Offset.
	- L'indirizzo è calcolato sommando un immediato al valore di un registro.
- Pre-index.
	- L'offset che viene sommato al registro viene salvato insieme al registro alla fine dell'operazione. Il registro viene quindi modificato dall'offset prima di essere usato.
- Post-index.
	- Si accede all'indirizzo di del registro e solo successivamente gli si somma l'offset. Il registro viene quindi modificato dall'offset dopo essere stato usato.

Altre istruzioni:
- SVC #0 (Supervisor Call): causa un'eccezione nella CPU, il controllo passa al Kernel Linux che esegue una funzione particolare (syscall) in base al valore contenuto da x8.
- FMOV d0, x0 / FMOV x0, d0: Conversione, bit-a-bit, da floating point a intero o viceversa.