TimeQuest Timing Analyzer report for mp0
Tue Sep  2 00:36:38 2014
Quartus II 32-bit Version 13.1.4 Build 182 03/12/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1100mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1100mV 85C Model Setup Summary
  9. Slow 1100mV 85C Model Hold Summary
 10. Slow 1100mV 85C Model Recovery Summary
 11. Slow 1100mV 85C Model Removal Summary
 12. Slow 1100mV 85C Model Minimum Pulse Width Summary
 13. Setup Times
 14. Hold Times
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Slow 1100mV 85C Model Metastability Report
 18. Slow 1100mV 0C Model Fmax Summary
 19. Slow 1100mV 0C Model Setup Summary
 20. Slow 1100mV 0C Model Hold Summary
 21. Slow 1100mV 0C Model Recovery Summary
 22. Slow 1100mV 0C Model Removal Summary
 23. Slow 1100mV 0C Model Minimum Pulse Width Summary
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Slow 1100mV 0C Model Metastability Report
 29. Fast 1100mV 0C Model Setup Summary
 30. Fast 1100mV 0C Model Hold Summary
 31. Fast 1100mV 0C Model Recovery Summary
 32. Fast 1100mV 0C Model Removal Summary
 33. Fast 1100mV 0C Model Minimum Pulse Width Summary
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Fast 1100mV 0C Model Metastability Report
 39. Multicorner Timing Analysis Summary
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Board Trace Model Assignments
 45. Input Transition Times
 46. Slow Corner Signal Integrity Metrics
 47. Fast Corner Signal Integrity Metrics
 48. Setup Transfers
 49. Hold Transfers
 50. Report TCCS
 51. Report RSKM
 52. Unconstrained Paths
 53. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.4 Build 182 03/12/2014 SJ Full Version ;
; Revision Name      ; mp0                                                 ;
; Device Family      ; Stratix III                                         ;
; Device Name        ; EP3SE50F780C2                                       ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; mp0.out.sdc   ; OK     ; Tue Sep  2 00:36:35 2014 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                         ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1100mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 130.36 MHz ; 130.36 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1100mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 2.329 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1100mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.302 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1100mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1100mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1100mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 4.376 ; 0.000                             ;
+-------+-------+-----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.508 ; 3.312 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.508 ; 3.312 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.071 ; 2.902 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.168 ; 3.008 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.180 ; 3.027 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 3.088 ; 2.931 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 2.906 ; 2.724 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 2.932 ; 2.765 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 3.293 ; 3.143 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.305 ; 3.109 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 2.955 ; 2.803 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 3.010 ; 2.862 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.260 ; 3.074 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 2.983 ; 2.817 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.307 ; 3.160 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 2.977 ; 2.860 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.064 ; 2.879 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.238 ; 3.031 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.380 ; -2.192 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.955 ; -2.753 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.539 ; -2.362 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.610 ; -2.426 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.622 ; -2.444 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.535 ; -2.353 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.380 ; -2.192 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.404 ; -2.230 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.732 ; -2.558 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.743 ; -2.526 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.428 ; -2.269 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.463 ; -2.291 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.717 ; -2.524 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.456 ; -2.283 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.747 ; -2.575 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.433 ; -2.290 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.531 ; -2.340 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.522 ; -2.329 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 7.012 ; 6.890 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 6.160 ; 6.090 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 6.129 ; 6.068 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 6.133 ; 6.098 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 6.211 ; 6.162 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 6.171 ; 6.106 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 6.546 ; 6.494 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 6.356 ; 6.252 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 6.181 ; 6.121 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 6.533 ; 6.475 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 6.143 ; 6.074 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 7.012 ; 6.890 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 6.029 ; 6.020 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 6.128 ; 6.063 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 6.024 ; 6.009 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 6.111 ; 6.049 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 6.024 ; 5.974 ; Rise       ; clk             ;
; mem_read         ; clk        ; 6.256 ; 6.262 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 7.651 ; 7.460 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 6.151 ; 6.085 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 7.651 ; 7.460 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 6.445 ; 6.333 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 6.652 ; 6.604 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 6.430 ; 6.357 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 6.588 ; 6.469 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 6.242 ; 6.192 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 6.385 ; 6.347 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 6.352 ; 6.315 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 6.384 ; 6.360 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 6.084 ; 6.026 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 5.998 ; 5.952 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 6.206 ; 6.185 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 6.372 ; 6.349 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 6.670 ; 6.539 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 6.230 ; 6.185 ; Rise       ; clk             ;
; mem_write        ; clk        ; 6.012 ; 5.962 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 5.720 ; 5.673 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 5.853 ; 5.783 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 5.822 ; 5.760 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 5.826 ; 5.790 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 5.903 ; 5.853 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 5.861 ; 5.795 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 6.237 ; 6.185 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 6.055 ; 5.953 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 5.873 ; 5.813 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 6.224 ; 6.166 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 5.837 ; 5.768 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 6.681 ; 6.562 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 5.727 ; 5.716 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 5.821 ; 5.755 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 5.722 ; 5.707 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 5.805 ; 5.743 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 5.720 ; 5.673 ; Rise       ; clk             ;
; mem_read         ; clk        ; 5.668 ; 5.656 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 5.698 ; 5.653 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 5.845 ; 5.779 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 7.288 ; 7.104 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 6.141 ; 6.033 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 6.340 ; 6.292 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 6.129 ; 6.057 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 6.278 ; 6.162 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 5.932 ; 5.882 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 6.084 ; 6.045 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 6.053 ; 6.015 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 6.084 ; 6.058 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 5.779 ; 5.721 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 5.698 ; 5.653 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 5.914 ; 5.892 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 6.072 ; 6.048 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 6.337 ; 6.209 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 5.919 ; 5.874 ; Rise       ; clk             ;
; mem_write        ; clk        ; 5.711 ; 5.660 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1100mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 137.25 MHz ; 137.25 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 2.714 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.278 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.374 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.289 ; 3.110 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.289 ; 3.110 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 2.854 ; 2.709 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 2.939 ; 2.790 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 2.951 ; 2.807 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 2.859 ; 2.716 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 2.705 ; 2.544 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 2.727 ; 2.578 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 3.056 ; 2.913 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.061 ; 2.897 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 2.750 ; 2.616 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 2.787 ; 2.651 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.054 ; 2.888 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 2.789 ; 2.644 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.064 ; 2.928 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 2.757 ; 2.632 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 2.866 ; 2.708 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.022 ; 2.812 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.256 ; -2.087 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.814 ; -2.628 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.401 ; -2.246 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.461 ; -2.287 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.473 ; -2.304 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.386 ; -2.217 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.256 ; -2.087 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.275 ; -2.117 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.575 ; -2.406 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.580 ; -2.392 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.300 ; -2.155 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.321 ; -2.159 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.588 ; -2.414 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.340 ; -2.185 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.586 ; -2.424 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.293 ; -2.142 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.410 ; -2.243 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.393 ; -2.201 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 6.660 ; 6.548 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 5.813 ; 5.739 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 5.781 ; 5.722 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 5.777 ; 5.738 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 5.865 ; 5.801 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 5.828 ; 5.749 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 6.202 ; 6.166 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 6.012 ; 5.929 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 5.834 ; 5.764 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 6.186 ; 6.140 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 5.800 ; 5.716 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 6.660 ; 6.548 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 5.683 ; 5.689 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 5.787 ; 5.717 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 5.686 ; 5.644 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 5.766 ; 5.693 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 5.680 ; 5.633 ; Rise       ; clk             ;
; mem_read         ; clk        ; 5.866 ; 5.910 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 7.266 ; 7.100 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 5.805 ; 5.741 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 7.266 ; 7.100 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 6.111 ; 6.012 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 6.297 ; 6.263 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 6.064 ; 5.985 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 6.246 ; 6.140 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 5.903 ; 5.839 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 6.037 ; 6.027 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 6.013 ; 5.998 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 6.057 ; 6.037 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 5.742 ; 5.664 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 5.676 ; 5.629 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 5.875 ; 5.871 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 6.046 ; 6.026 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 6.289 ; 6.188 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 5.875 ; 5.826 ; Rise       ; clk             ;
; mem_write        ; clk        ; 5.675 ; 5.628 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 5.405 ; 5.361 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 5.533 ; 5.462 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 5.500 ; 5.444 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 5.496 ; 5.459 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 5.583 ; 5.522 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 5.544 ; 5.469 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 5.921 ; 5.886 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 5.737 ; 5.660 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 5.551 ; 5.486 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 5.903 ; 5.860 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 5.521 ; 5.441 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 6.355 ; 6.249 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 5.408 ; 5.413 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 5.506 ; 5.439 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 5.414 ; 5.373 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 5.486 ; 5.417 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 5.405 ; 5.361 ; Rise       ; clk             ;
; mem_read         ; clk        ; 5.327 ; 5.352 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 5.403 ; 5.358 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 5.525 ; 5.464 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 6.931 ; 6.774 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 5.834 ; 5.741 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 6.012 ; 5.980 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 5.791 ; 5.716 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 5.962 ; 5.862 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 5.618 ; 5.557 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 5.762 ; 5.753 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 5.740 ; 5.726 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 5.782 ; 5.764 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 5.464 ; 5.390 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 5.403 ; 5.358 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 5.609 ; 5.606 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 5.772 ; 5.753 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 5.984 ; 5.888 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 5.592 ; 5.545 ; Rise       ; clk             ;
; mem_write        ; clk        ; 5.400 ; 5.356 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 4.536 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.181 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.654 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 2.328 ; 2.332 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 2.328 ; 2.332 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 1.999 ; 1.990 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 2.012 ; 2.023 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 2.034 ; 2.046 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 1.943 ; 1.945 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 1.868 ; 1.850 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 1.878 ; 1.875 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 2.120 ; 2.128 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 2.104 ; 2.092 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 1.920 ; 1.920 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 1.897 ; 1.899 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 2.160 ; 2.168 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 1.976 ; 1.976 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 2.128 ; 2.119 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 1.884 ; 1.904 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 2.015 ; 2.015 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 2.063 ; 2.029 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.565 ; -1.546 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.005 ; -2.008 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -1.691 ; -1.681 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.689 ; -1.686 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -1.711 ; -1.709 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -1.623 ; -1.612 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.565 ; -1.546 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -1.573 ; -1.568 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -1.793 ; -1.787 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -1.778 ; -1.754 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.616 ; -1.614 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -1.583 ; -1.571 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -1.842 ; -1.849 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -1.670 ; -1.669 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -1.804 ; -1.781 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -1.571 ; -1.576 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -1.706 ; -1.705 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -1.665 ; -1.637 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 5.001 ; 4.974 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 4.243 ; 4.237 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 4.256 ; 4.257 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 4.249 ; 4.267 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 4.286 ; 4.303 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 4.271 ; 4.275 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 4.583 ; 4.628 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 4.440 ; 4.463 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 4.250 ; 4.261 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 4.561 ; 4.596 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 4.209 ; 4.212 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 5.001 ; 4.974 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 4.171 ; 4.194 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 4.251 ; 4.243 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 4.170 ; 4.171 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 4.241 ; 4.232 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 4.168 ; 4.158 ; Rise       ; clk             ;
; mem_read         ; clk        ; 4.253 ; 4.254 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 5.403 ; 5.444 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 4.240 ; 4.246 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 5.403 ; 5.444 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 4.509 ; 4.530 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 4.673 ; 4.714 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 4.464 ; 4.475 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 4.600 ; 4.621 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 4.298 ; 4.318 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 4.476 ; 4.519 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 4.460 ; 4.515 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 4.494 ; 4.541 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 4.201 ; 4.194 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 4.138 ; 4.150 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 4.363 ; 4.411 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 4.482 ; 4.529 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 4.581 ; 4.554 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 4.288 ; 4.321 ; Rise       ; clk             ;
; mem_write        ; clk        ; 4.168 ; 4.156 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 3.960 ; 3.951 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 4.032 ; 4.025 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 4.044 ; 4.044 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 4.037 ; 4.053 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 4.074 ; 4.089 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 4.058 ; 4.060 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 4.372 ; 4.414 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 4.234 ; 4.254 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 4.038 ; 4.047 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 4.349 ; 4.381 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 4.000 ; 4.002 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 4.770 ; 4.742 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 3.963 ; 3.983 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 4.040 ; 4.031 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 3.965 ; 3.965 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 4.030 ; 4.020 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 3.960 ; 3.951 ; Rise       ; clk             ;
; mem_read         ; clk        ; 3.883 ; 3.889 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 3.931 ; 3.944 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 4.029 ; 4.034 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 5.153 ; 5.191 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 4.301 ; 4.320 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 4.459 ; 4.497 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 4.260 ; 4.270 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 4.389 ; 4.407 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 4.085 ; 4.102 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 4.269 ; 4.309 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 4.254 ; 4.305 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 4.287 ; 4.330 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 3.992 ; 3.984 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 3.931 ; 3.944 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 4.162 ; 4.207 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 4.276 ; 4.320 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 4.353 ; 4.326 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 4.075 ; 4.105 ; Rise       ; clk             ;
; mem_write        ; clk        ; 3.961 ; 3.948 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 2.329 ; 0.181 ; N/A      ; N/A     ; 4.374               ;
;  clk             ; 2.329 ; 0.181 ; N/A      ; N/A     ; 4.374               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.508 ; 3.312 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.508 ; 3.312 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.071 ; 2.902 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.168 ; 3.008 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.180 ; 3.027 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 3.088 ; 2.931 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 2.906 ; 2.724 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 2.932 ; 2.765 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 3.293 ; 3.143 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.305 ; 3.109 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 2.955 ; 2.803 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 3.010 ; 2.862 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.260 ; 3.074 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 2.983 ; 2.817 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.307 ; 3.160 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 2.977 ; 2.860 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.064 ; 2.879 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.238 ; 3.031 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.565 ; -1.546 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.005 ; -2.008 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -1.691 ; -1.681 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.689 ; -1.686 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -1.711 ; -1.709 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -1.623 ; -1.612 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.565 ; -1.546 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -1.573 ; -1.568 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -1.793 ; -1.787 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -1.778 ; -1.754 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.616 ; -1.614 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -1.583 ; -1.571 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -1.842 ; -1.849 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -1.670 ; -1.669 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -1.804 ; -1.781 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -1.571 ; -1.576 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -1.706 ; -1.705 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -1.665 ; -1.637 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 7.012 ; 6.890 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 6.160 ; 6.090 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 6.129 ; 6.068 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 6.133 ; 6.098 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 6.211 ; 6.162 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 6.171 ; 6.106 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 6.546 ; 6.494 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 6.356 ; 6.252 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 6.181 ; 6.121 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 6.533 ; 6.475 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 6.143 ; 6.074 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 7.012 ; 6.890 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 6.029 ; 6.020 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 6.128 ; 6.063 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 6.024 ; 6.009 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 6.111 ; 6.049 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 6.024 ; 5.974 ; Rise       ; clk             ;
; mem_read         ; clk        ; 6.256 ; 6.262 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 7.651 ; 7.460 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 6.151 ; 6.085 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 7.651 ; 7.460 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 6.445 ; 6.333 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 6.652 ; 6.604 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 6.430 ; 6.357 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 6.588 ; 6.469 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 6.242 ; 6.192 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 6.385 ; 6.347 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 6.352 ; 6.315 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 6.384 ; 6.360 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 6.084 ; 6.026 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 5.998 ; 5.952 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 6.206 ; 6.185 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 6.372 ; 6.349 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 6.670 ; 6.539 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 6.230 ; 6.185 ; Rise       ; clk             ;
; mem_write        ; clk        ; 6.012 ; 5.962 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 3.960 ; 3.951 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 4.032 ; 4.025 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 4.044 ; 4.044 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 4.037 ; 4.053 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 4.074 ; 4.089 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 4.058 ; 4.060 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 4.372 ; 4.414 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 4.234 ; 4.254 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 4.038 ; 4.047 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 4.349 ; 4.381 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 4.000 ; 4.002 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 4.770 ; 4.742 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 3.963 ; 3.983 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 4.040 ; 4.031 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 3.965 ; 3.965 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 4.030 ; 4.020 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 3.960 ; 3.951 ; Rise       ; clk             ;
; mem_read         ; clk        ; 3.883 ; 3.889 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 3.931 ; 3.944 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 4.029 ; 4.034 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 5.153 ; 5.191 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 4.301 ; 4.320 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 4.459 ; 4.497 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 4.260 ; 4.270 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 4.389 ; 4.407 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 4.085 ; 4.102 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 4.269 ; 4.309 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 4.254 ; 4.305 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 4.287 ; 4.330 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 3.992 ; 3.984 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 3.931 ; 3.944 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 4.162 ; 4.207 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 4.276 ; 4.320 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 4.353 ; 4.326 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 4.075 ; 4.105 ; Rise       ; clk             ;
; mem_write        ; clk        ; 3.961 ; 3.948 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; mem_read           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_write          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; mem_resp       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[2]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[3]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[4]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[5]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[6]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[7]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[8]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[9]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[10]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[11]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[12]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[13]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[14]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[15]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
+----------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 73252    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 73252    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.1.4 Build 182 03/12/2014 SJ Full Version
    Info: Processing started: Tue Sep  2 00:36:33 2014
Info: Command: quartus_sta mp0 -c mp0
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.1V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'mp0.out.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1100mV 85C Model
Info (332146): Worst-case setup slack is 2.329
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.329               0.000 clk 
Info (332146): Worst-case hold slack is 0.302
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.302               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.376
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.376               0.000 clk 
Info: Analyzing Slow 1100mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332146): Worst-case setup slack is 2.714
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.714               0.000 clk 
Info (332146): Worst-case hold slack is 0.278
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.278               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.374
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.374               0.000 clk 
Info: Analyzing Fast 1100mV 0C Model
Info (332146): Worst-case setup slack is 4.536
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.536               0.000 clk 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.654
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.654               0.000 clk 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 497 megabytes
    Info: Processing ended: Tue Sep  2 00:36:38 2014
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:02


