TimeQuest Timing Analyzer report for memory
Tue May 28 13:23:59 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clk'
 29. Slow 1200mV 0C Model Hold: 'clk'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'clk'
 44. Fast 1200mV 0C Model Hold: 'clk'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Slow Corner Signal Integrity Metrics
 63. Fast Corner Signal Integrity Metrics
 64. Setup Transfers
 65. Hold Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths
 69. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; memory                                             ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 178.28 MHz ; 178.28 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -4.609 ; -35.476            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 1.344 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -2082.000                        ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                   ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -4.609 ; rw_96x8_sync:U2|RW~1878 ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 1.000        ; 0.290      ; 5.894      ;
; -4.556 ; rw_96x8_sync:U2|RW~1834 ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.310      ; 5.861      ;
; -4.514 ; rw_96x8_sync:U2|RW~1771 ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 1.000        ; 0.293      ; 5.802      ;
; -4.511 ; rw_96x8_sync:U2|RW~2009 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 1.000        ; 0.289      ; 5.795      ;
; -4.496 ; rw_96x8_sync:U2|RW~1094 ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 1.000        ; 0.294      ; 5.785      ;
; -4.483 ; rw_96x8_sync:U2|RW~2010 ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.300      ; 5.778      ;
; -4.433 ; rw_96x8_sync:U2|RW~866  ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.287      ; 5.715      ;
; -4.429 ; rw_96x8_sync:U2|RW~1644 ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 1.000        ; 0.283      ; 5.707      ;
; -4.426 ; rw_96x8_sync:U2|RW~1962 ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.297      ; 5.718      ;
; -4.404 ; rw_96x8_sync:U2|RW~860  ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 1.000        ; 0.278      ; 5.677      ;
; -4.396 ; rw_96x8_sync:U2|RW~1969 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 1.000        ; 0.286      ; 5.677      ;
; -4.392 ; rw_96x8_sync:U2|RW~994  ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.301      ; 5.688      ;
; -4.389 ; rw_96x8_sync:U2|RW~1881 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 1.000        ; 0.285      ; 5.669      ;
; -4.373 ; rw_96x8_sync:U2|RW~1721 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 1.000        ; 0.292      ; 5.660      ;
; -4.372 ; rw_96x8_sync:U2|RW~1948 ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 1.000        ; 0.282      ; 5.649      ;
; -4.367 ; rw_96x8_sync:U2|RW~1093 ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 1.000        ; 0.268      ; 5.630      ;
; -4.361 ; rw_96x8_sync:U2|RW~565  ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 1.000        ; 0.267      ; 5.623      ;
; -4.355 ; rw_96x8_sync:U2|RW~1649 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 1.000        ; 0.289      ; 5.639      ;
; -4.324 ; rw_96x8_sync:U2|RW~1820 ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 1.000        ; 0.282      ; 5.601      ;
; -4.308 ; rw_96x8_sync:U2|RW~1684 ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 1.000        ; 0.290      ; 5.593      ;
; -4.300 ; rw_96x8_sync:U2|RW~974  ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 1.000        ; 0.290      ; 5.585      ;
; -4.300 ; rw_96x8_sync:U2|RW~810  ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.297      ; 5.592      ;
; -4.280 ; rw_96x8_sync:U2|RW~357  ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 1.000        ; 0.301      ; 5.576      ;
; -4.278 ; rw_96x8_sync:U2|RW~1745 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 1.000        ; 0.286      ; 5.559      ;
; -4.272 ; rw_96x8_sync:U2|RW~559  ; rw_96x8_sync:U2|data_out[6] ; clk          ; clk         ; 1.000        ; 0.283      ; 5.550      ;
; -4.269 ; rw_96x8_sync:U2|RW~794  ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.295      ; 5.559      ;
; -4.266 ; rw_96x8_sync:U2|RW~70   ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 1.000        ; 0.302      ; 5.563      ;
; -4.263 ; rw_96x8_sync:U2|RW~140  ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 1.000        ; 0.284      ; 5.542      ;
; -4.259 ; rw_96x8_sync:U2|RW~998  ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 1.000        ; 0.295      ; 5.549      ;
; -4.252 ; rw_96x8_sync:U2|RW~787  ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 1.000        ; 0.290      ; 5.537      ;
; -4.250 ; rw_96x8_sync:U2|RW~1259 ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 1.000        ; 0.293      ; 5.538      ;
; -4.249 ; rw_96x8_sync:U2|RW~850  ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.268      ; 5.512      ;
; -4.244 ; rw_96x8_sync:U2|RW~1150 ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 1.000        ; 0.286      ; 5.525      ;
; -4.244 ; rw_96x8_sync:U2|RW~874  ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.288      ; 5.527      ;
; -4.242 ; rw_96x8_sync:U2|RW~851  ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 1.000        ; 0.263      ; 5.500      ;
; -4.228 ; rw_96x8_sync:U2|RW~1502 ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 1.000        ; 0.287      ; 5.510      ;
; -4.227 ; rw_96x8_sync:U2|RW~1846 ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 1.000        ; 0.262      ; 5.484      ;
; -4.218 ; rw_96x8_sync:U2|RW~1448 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 1.000        ; 0.294      ; 5.507      ;
; -4.218 ; rw_96x8_sync:U2|RW~863  ; rw_96x8_sync:U2|data_out[6] ; clk          ; clk         ; 1.000        ; 0.281      ; 5.494      ;
; -4.215 ; rw_96x8_sync:U2|RW~802  ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.298      ; 5.508      ;
; -4.214 ; rw_96x8_sync:U2|RW~856  ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 1.000        ; 0.264      ; 5.473      ;
; -4.211 ; rw_96x8_sync:U2|RW~616  ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 1.000        ; 0.306      ; 5.512      ;
; -4.210 ; rw_96x8_sync:U2|RW~1466 ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.291      ; 5.496      ;
; -4.203 ; rw_96x8_sync:U2|RW~1597 ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 1.000        ; 0.296      ; 5.494      ;
; -4.202 ; rw_96x8_sync:U2|RW~1765 ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 1.000        ; 0.295      ; 5.492      ;
; -4.199 ; rw_96x8_sync:U2|RW~890  ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.298      ; 5.492      ;
; -4.196 ; rw_96x8_sync:U2|RW~710  ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 1.000        ; 0.293      ; 5.484      ;
; -4.188 ; rw_96x8_sync:U2|RW~1358 ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 1.000        ; 0.286      ; 5.469      ;
; -4.187 ; rw_96x8_sync:U2|RW~1005 ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 1.000        ; 0.272      ; 5.454      ;
; -4.185 ; rw_96x8_sync:U2|RW~1857 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 1.000        ; 0.289      ; 5.469      ;
; -4.182 ; rw_96x8_sync:U2|RW~450  ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.303      ; 5.480      ;
; -4.174 ; rw_96x8_sync:U2|RW~1221 ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 1.000        ; 0.272      ; 5.441      ;
; -4.172 ; rw_96x8_sync:U2|RW~978  ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.300      ; 5.467      ;
; -4.171 ; rw_96x8_sync:U2|RW~434  ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.307      ; 5.473      ;
; -4.162 ; rw_96x8_sync:U2|RW~1159 ; rw_96x8_sync:U2|data_out[6] ; clk          ; clk         ; 1.000        ; 0.295      ; 5.452      ;
; -4.162 ; rw_96x8_sync:U2|RW~817  ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 1.000        ; 0.287      ; 5.444      ;
; -4.158 ; rw_96x8_sync:U2|RW~1185 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 1.000        ; 0.288      ; 5.441      ;
; -4.157 ; rw_96x8_sync:U2|RW~859  ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 1.000        ; 0.284      ; 5.436      ;
; -4.156 ; rw_96x8_sync:U2|RW~1061 ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 1.000        ; 0.296      ; 5.447      ;
; -4.146 ; rw_96x8_sync:U2|RW~833  ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 1.000        ; 0.288      ; 5.429      ;
; -4.145 ; rw_96x8_sync:U2|RW~907  ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 1.000        ; 0.281      ; 5.421      ;
; -4.143 ; rw_96x8_sync:U2|RW~1384 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 1.000        ; 0.297      ; 5.435      ;
; -4.140 ; rw_96x8_sync:U2|RW~1128 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 1.000        ; 0.292      ; 5.427      ;
; -4.138 ; rw_96x8_sync:U2|RW~1960 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 1.000        ; 0.296      ; 5.429      ;
; -4.135 ; rw_96x8_sync:U2|RW~1624 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 1.000        ; 0.290      ; 5.420      ;
; -4.134 ; rw_96x8_sync:U2|RW~431  ; rw_96x8_sync:U2|data_out[6] ; clk          ; clk         ; 1.000        ; 0.295      ; 5.424      ;
; -4.130 ; rw_96x8_sync:U2|RW~604  ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 1.000        ; 0.285      ; 5.410      ;
; -4.127 ; rw_96x8_sync:U2|RW~1205 ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 1.000        ; 0.272      ; 5.394      ;
; -4.122 ; rw_96x8_sync:U2|RW~122  ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.305      ; 5.422      ;
; -4.122 ; rw_96x8_sync:U2|RW~275  ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 1.000        ; 0.287      ; 5.404      ;
; -4.120 ; rw_96x8_sync:U2|RW~241  ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 1.000        ; 0.294      ; 5.409      ;
; -4.118 ; rw_96x8_sync:U2|RW~1275 ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 1.000        ; 0.287      ; 5.400      ;
; -4.114 ; rw_96x8_sync:U2|RW~344  ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 1.000        ; 0.290      ; 5.399      ;
; -4.114 ; rw_96x8_sync:U2|RW~1143 ; rw_96x8_sync:U2|data_out[6] ; clk          ; clk         ; 1.000        ; 0.295      ; 5.404      ;
; -4.113 ; rw_96x8_sync:U2|RW~369  ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 1.000        ; 0.297      ; 5.405      ;
; -4.106 ; rw_96x8_sync:U2|RW~1169 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 1.000        ; 0.286      ; 5.387      ;
; -4.104 ; rw_96x8_sync:U2|RW~1501 ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 1.000        ; 0.291      ; 5.390      ;
; -4.101 ; rw_96x8_sync:U2|RW~1692 ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 1.000        ; 0.289      ; 5.385      ;
; -4.098 ; rw_96x8_sync:U2|RW~1385 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 1.000        ; 0.280      ; 5.373      ;
; -4.096 ; rw_96x8_sync:U2|RW~88   ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 1.000        ; 0.301      ; 5.392      ;
; -4.094 ; rw_96x8_sync:U2|RW~1628 ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 1.000        ; 0.289      ; 5.378      ;
; -4.091 ; rw_96x8_sync:U2|RW~1970 ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.297      ; 5.383      ;
; -4.087 ; rw_96x8_sync:U2|RW~705  ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 1.000        ; 0.288      ; 5.370      ;
; -4.087 ; rw_96x8_sync:U2|RW~1484 ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 1.000        ; 0.283      ; 5.365      ;
; -4.084 ; rw_96x8_sync:U2|RW~1468 ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 1.000        ; 0.288      ; 5.367      ;
; -4.084 ; rw_96x8_sync:U2|RW~415  ; rw_96x8_sync:U2|data_out[6] ; clk          ; clk         ; 1.000        ; 0.295      ; 5.374      ;
; -4.081 ; rw_96x8_sync:U2|RW~965  ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 1.000        ; 0.267      ; 5.343      ;
; -4.081 ; rw_96x8_sync:U2|RW~540  ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 1.000        ; 0.285      ; 5.361      ;
; -4.078 ; rw_96x8_sync:U2|RW~49   ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 1.000        ; 0.291      ; 5.364      ;
; -4.078 ; rw_96x8_sync:U2|RW~1133 ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 1.000        ; 0.295      ; 5.368      ;
; -4.075 ; rw_96x8_sync:U2|RW~1689 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 1.000        ; 0.286      ; 5.356      ;
; -4.067 ; rw_96x8_sync:U2|RW~747  ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 1.000        ; 0.300      ; 5.362      ;
; -4.060 ; rw_96x8_sync:U2|RW~936  ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 1.000        ; 0.290      ; 5.345      ;
; -4.056 ; rw_96x8_sync:U2|RW~1773 ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 1.000        ; 0.266      ; 5.317      ;
; -4.056 ; rw_96x8_sync:U2|RW~135  ; rw_96x8_sync:U2|data_out[6] ; clk          ; clk         ; 1.000        ; 0.303      ; 5.354      ;
; -4.055 ; rw_96x8_sync:U2|RW~460  ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 1.000        ; 0.282      ; 5.332      ;
; -4.051 ; rw_96x8_sync:U2|RW~1340 ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 1.000        ; 0.291      ; 5.337      ;
; -4.050 ; rw_96x8_sync:U2|RW~1373 ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 1.000        ; 0.295      ; 5.340      ;
; -4.049 ; rw_96x8_sync:U2|RW~1430 ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 1.000        ; 0.301      ; 5.345      ;
; -4.049 ; rw_96x8_sync:U2|RW~920  ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 1.000        ; 0.290      ; 5.334      ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                   ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 1.344 ; rw_96x8_sync:U2|RW~2032 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.439      ; 1.940      ;
; 1.561 ; rw_96x8_sync:U2|RW~1386 ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 0.000        ; 0.439      ; 2.157      ;
; 1.579 ; rw_96x8_sync:U2|RW~459  ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 0.000        ; 0.453      ; 2.189      ;
; 1.610 ; rw_96x8_sync:U2|RW~443  ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 0.000        ; 0.430      ; 2.197      ;
; 1.624 ; rw_96x8_sync:U2|RW~1467 ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 0.000        ; 0.430      ; 2.211      ;
; 1.682 ; rw_96x8_sync:U2|RW~1995 ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 0.000        ; 0.453      ; 2.292      ;
; 1.691 ; rw_96x8_sync:U2|RW~1008 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.439      ; 2.287      ;
; 1.701 ; rw_96x8_sync:U2|RW~1388 ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 0.000        ; 0.452      ; 2.310      ;
; 1.709 ; rw_96x8_sync:U2|RW~1930 ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 0.000        ; 0.113      ; 1.979      ;
; 1.720 ; rw_96x8_sync:U2|RW~1936 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.109      ; 1.986      ;
; 1.756 ; rw_96x8_sync:U2|RW~1665 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 0.000        ; 0.427      ; 2.340      ;
; 1.793 ; rw_96x8_sync:U2|RW~1888 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.431      ; 2.381      ;
; 1.795 ; rw_96x8_sync:U2|RW~1545 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 0.000        ; 0.425      ; 2.377      ;
; 1.870 ; rw_96x8_sync:U2|RW~1408 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.455      ; 2.482      ;
; 1.871 ; rw_96x8_sync:U2|RW~1193 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 0.000        ; 0.427      ; 2.455      ;
; 1.885 ; rw_96x8_sync:U2|RW~390  ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 0.000        ; 0.428      ; 2.470      ;
; 1.900 ; rw_96x8_sync:U2|RW~622  ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 0.000        ; 0.428      ; 2.485      ;
; 1.900 ; rw_96x8_sync:U2|RW~826  ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 0.000        ; 0.465      ; 2.522      ;
; 1.902 ; rw_96x8_sync:U2|RW~1552 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.433      ; 2.492      ;
; 1.905 ; rw_96x8_sync:U2|RW~333  ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 0.000        ; 0.440      ; 2.502      ;
; 1.946 ; rw_96x8_sync:U2|RW~1792 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.435      ; 2.538      ;
; 1.955 ; rw_96x8_sync:U2|RW~236  ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 0.000        ; 0.452      ; 2.564      ;
; 1.963 ; rw_96x8_sync:U2|RW~1840 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.455      ; 2.575      ;
; 1.969 ; rw_96x8_sync:U2|RW~1551 ; rw_96x8_sync:U2|data_out[6] ; clk          ; clk         ; 0.000        ; 0.429      ; 2.555      ;
; 1.982 ; rw_96x8_sync:U2|RW~397  ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 0.000        ; 0.438      ; 2.577      ;
; 1.983 ; rw_96x8_sync:U2|RW~2042 ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 0.000        ; 0.435      ; 2.575      ;
; 1.989 ; rw_96x8_sync:U2|RW~111  ; rw_96x8_sync:U2|data_out[6] ; clk          ; clk         ; 0.000        ; 0.452      ; 2.598      ;
; 2.003 ; rw_96x8_sync:U2|RW~525  ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 0.000        ; 0.439      ; 2.599      ;
; 2.011 ; rw_96x8_sync:U2|RW~1569 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 0.000        ; 0.427      ; 2.595      ;
; 2.013 ; rw_96x8_sync:U2|RW~846  ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 0.000        ; 0.459      ; 2.629      ;
; 2.015 ; rw_96x8_sync:U2|RW~1523 ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 0.000        ; 0.443      ; 2.615      ;
; 2.023 ; rw_96x8_sync:U2|RW~2064 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.107      ; 2.287      ;
; 2.026 ; rw_96x8_sync:U2|RW~944  ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.429      ; 2.612      ;
; 2.036 ; rw_96x8_sync:U2|RW~1666 ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 0.000        ; 0.439      ; 2.632      ;
; 2.037 ; rw_96x8_sync:U2|RW~1786 ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 0.000        ; 0.439      ; 2.633      ;
; 2.039 ; rw_96x8_sync:U2|RW~1728 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.469      ; 2.665      ;
; 2.044 ; rw_96x8_sync:U2|RW~1641 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 0.000        ; 0.101      ; 2.302      ;
; 2.049 ; rw_96x8_sync:U2|RW~1801 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 0.000        ; 0.460      ; 2.666      ;
; 2.054 ; rw_96x8_sync:U2|RW~1776 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.433      ; 2.644      ;
; 2.063 ; rw_96x8_sync:U2|RW~1392 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.435      ; 2.655      ;
; 2.073 ; rw_96x8_sync:U2|RW~578  ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 0.000        ; 0.438      ; 2.668      ;
; 2.090 ; rw_96x8_sync:U2|RW~1993 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 0.000        ; 0.446      ; 2.693      ;
; 2.100 ; rw_96x8_sync:U2|RW~1546 ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 0.000        ; 0.437      ; 2.694      ;
; 2.108 ; rw_96x8_sync:U2|RW~1379 ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 0.000        ; 0.430      ; 2.695      ;
; 2.126 ; rw_96x8_sync:U2|RW~1161 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 0.000        ; 0.460      ; 2.743      ;
; 2.131 ; rw_96x8_sync:U2|RW~1131 ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 0.000        ; 0.138      ; 2.426      ;
; 2.139 ; rw_96x8_sync:U2|RW~1039 ; rw_96x8_sync:U2|data_out[6] ; clk          ; clk         ; 0.000        ; 0.427      ; 2.723      ;
; 2.142 ; rw_96x8_sync:U2|RW~2045 ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 0.000        ; 0.432      ; 2.731      ;
; 2.143 ; rw_96x8_sync:U2|RW~1754 ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 0.000        ; 0.437      ; 2.737      ;
; 2.145 ; rw_96x8_sync:U2|RW~461  ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 0.000        ; 0.425      ; 2.727      ;
; 2.147 ; rw_96x8_sync:U2|RW~1794 ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 0.000        ; 0.443      ; 2.747      ;
; 2.152 ; rw_96x8_sync:U2|RW~269  ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 0.000        ; 0.439      ; 2.748      ;
; 2.157 ; rw_96x8_sync:U2|RW~996  ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 0.000        ; 0.432      ; 2.746      ;
; 2.161 ; rw_96x8_sync:U2|RW~1483 ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 0.000        ; 0.454      ; 2.772      ;
; 2.162 ; rw_96x8_sync:U2|RW~938  ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 0.000        ; 0.433      ; 2.752      ;
; 2.162 ; rw_96x8_sync:U2|RW~629  ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 0.000        ; 0.079      ; 2.398      ;
; 2.163 ; rw_96x8_sync:U2|RW~752  ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.439      ; 2.759      ;
; 2.166 ; rw_96x8_sync:U2|RW~2000 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.454      ; 2.777      ;
; 2.167 ; rw_96x8_sync:U2|RW~73   ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 0.000        ; 0.460      ; 2.784      ;
; 2.170 ; rw_96x8_sync:U2|RW~1629 ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 0.000        ; 0.425      ; 2.752      ;
; 2.179 ; rw_96x8_sync:U2|RW~1258 ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 0.000        ; 0.437      ; 2.773      ;
; 2.183 ; rw_96x8_sync:U2|RW~1694 ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 0.000        ; 0.429      ; 2.769      ;
; 2.183 ; rw_96x8_sync:U2|RW~203  ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 0.000        ; 0.454      ; 2.794      ;
; 2.183 ; rw_96x8_sync:U2|RW~367  ; rw_96x8_sync:U2|data_out[6] ; clk          ; clk         ; 0.000        ; 0.452      ; 2.792      ;
; 2.190 ; rw_96x8_sync:U2|RW~263  ; rw_96x8_sync:U2|data_out[6] ; clk          ; clk         ; 0.000        ; 0.434      ; 2.781      ;
; 2.191 ; rw_96x8_sync:U2|RW~1071 ; rw_96x8_sync:U2|data_out[6] ; clk          ; clk         ; 0.000        ; 0.465      ; 2.813      ;
; 2.195 ; rw_96x8_sync:U2|RW~618  ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 0.000        ; 0.434      ; 2.786      ;
; 2.197 ; rw_96x8_sync:U2|RW~2058 ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 0.000        ; 0.111      ; 2.465      ;
; 2.197 ; rw_96x8_sync:U2|RW~1926 ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 0.000        ; 0.432      ; 2.786      ;
; 2.199 ; rw_96x8_sync:U2|RW~293  ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 0.000        ; 0.440      ; 2.796      ;
; 2.201 ; rw_96x8_sync:U2|RW~1227 ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 0.000        ; 0.454      ; 2.812      ;
; 2.204 ; rw_96x8_sync:U2|RW~265  ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 0.000        ; 0.460      ; 2.821      ;
; 2.224 ; rw_96x8_sync:U2|RW~2016 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.435      ; 2.816      ;
; 2.227 ; rw_96x8_sync:U2|RW~2062 ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 0.000        ; 0.105      ; 2.489      ;
; 2.231 ; rw_96x8_sync:U2|RW~2029 ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 0.000        ; 0.440      ; 2.828      ;
; 2.245 ; rw_96x8_sync:U2|RW~1696 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.431      ; 2.833      ;
; 2.249 ; rw_96x8_sync:U2|RW~1492 ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 0.000        ; 0.428      ; 2.834      ;
; 2.251 ; rw_96x8_sync:U2|RW~1516 ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 0.000        ; 0.453      ; 2.861      ;
; 2.252 ; rw_96x8_sync:U2|RW~1387 ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 0.000        ; 0.455      ; 2.864      ;
; 2.253 ; rw_96x8_sync:U2|RW~1427 ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 0.000        ; 0.437      ; 2.847      ;
; 2.253 ; rw_96x8_sync:U2|RW~1445 ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 0.000        ; 0.434      ; 2.844      ;
; 2.254 ; rw_96x8_sync:U2|RW~1959 ; rw_96x8_sync:U2|data_out[6] ; clk          ; clk         ; 0.000        ; 0.430      ; 2.841      ;
; 2.254 ; rw_96x8_sync:U2|RW~1770 ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 0.000        ; 0.437      ; 2.848      ;
; 2.254 ; rw_96x8_sync:U2|RW~885  ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 0.000        ; 0.419      ; 2.830      ;
; 2.255 ; rw_96x8_sync:U2|RW~1758 ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 0.000        ; 0.431      ; 2.843      ;
; 2.263 ; rw_96x8_sync:U2|RW~1600 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.104      ; 2.524      ;
; 2.263 ; rw_96x8_sync:U2|RW~1769 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 0.000        ; 0.425      ; 2.845      ;
; 2.263 ; rw_96x8_sync:U2|RW~1950 ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 0.000        ; 0.452      ; 2.872      ;
; 2.265 ; rw_96x8_sync:U2|RW~1376 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.431      ; 2.853      ;
; 2.266 ; rw_96x8_sync:U2|RW~189  ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 0.000        ; 0.425      ; 2.848      ;
; 2.267 ; rw_96x8_sync:U2|RW~1435 ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 0.000        ; 0.437      ; 2.861      ;
; 2.270 ; rw_96x8_sync:U2|RW~1558 ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 0.000        ; 0.106      ; 2.533      ;
; 2.270 ; rw_96x8_sync:U2|RW~2030 ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 0.000        ; 0.437      ; 2.864      ;
; 2.271 ; rw_96x8_sync:U2|RW~377  ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 0.000        ; 0.449      ; 2.877      ;
; 2.273 ; rw_96x8_sync:U2|RW~1353 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 0.000        ; 0.449      ; 2.879      ;
; 2.279 ; rw_96x8_sync:U2|RW~428  ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 0.000        ; 0.434      ; 2.870      ;
; 2.292 ; rw_96x8_sync:U2|RW~1614 ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 0.000        ; 0.451      ; 2.900      ;
; 2.293 ; rw_96x8_sync:U2|RW~1686 ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 0.000        ; 0.431      ; 2.881      ;
; 2.293 ; rw_96x8_sync:U2|RW~484  ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 0.000        ; 0.429      ; 2.879      ;
; 2.295 ; rw_96x8_sync:U2|RW~1882 ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 0.000        ; 0.435      ; 2.887      ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                          ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:U3|port_out_00[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:U3|port_out_00[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:U3|port_out_00[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:U3|port_out_00[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:U3|port_out_00[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:U3|port_out_00[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:U3|port_out_00[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:U3|port_out_00[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:U3|port_out_01[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:U3|port_out_01[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:U3|port_out_01[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:U3|port_out_01[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:U3|port_out_01[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:U3|port_out_01[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:U3|port_out_01[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:U3|port_out_01[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:U1|data_out[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:U1|data_out[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:U1|data_out[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:U1|data_out[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:U1|data_out[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:U1|data_out[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:U1|data_out[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~100         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1000        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1001        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1002        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1003        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1004        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1005        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1006        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1007        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1008        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1009        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~101         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1010        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1011        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1012        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1013        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1014        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1015        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1016        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1017        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1018        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1019        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~102         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1020        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1021        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1022        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1023        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1024        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1025        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1026        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1027        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1028        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1029        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~103         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1030        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1031        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1032        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1033        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1034        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1035        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1036        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1037        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1038        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1039        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~104         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1040        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1041        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1042        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1043        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1044        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1045        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1046        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1047        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1048        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1049        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~105         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1050        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1051        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1052        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1053        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1054        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1055        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1056        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1057        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1058        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1059        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~106         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1060        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1061        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1062        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1063        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1064        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1065        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1066        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1067        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1068        ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; address[*]  ; clk        ; 9.571 ; 9.922 ; Rise       ; clk             ;
;  address[0] ; clk        ; 8.840 ; 9.177 ; Rise       ; clk             ;
;  address[1] ; clk        ; 9.112 ; 9.922 ; Rise       ; clk             ;
;  address[2] ; clk        ; 8.523 ; 8.933 ; Rise       ; clk             ;
;  address[3] ; clk        ; 8.509 ; 9.175 ; Rise       ; clk             ;
;  address[4] ; clk        ; 6.715 ; 6.682 ; Rise       ; clk             ;
;  address[5] ; clk        ; 9.571 ; 9.820 ; Rise       ; clk             ;
;  address[6] ; clk        ; 9.106 ; 9.368 ; Rise       ; clk             ;
;  address[7] ; clk        ; 7.012 ; 7.286 ; Rise       ; clk             ;
; data_in[*]  ; clk        ; 5.004 ; 5.577 ; Rise       ; clk             ;
;  data_in[0] ; clk        ; 3.597 ; 4.162 ; Rise       ; clk             ;
;  data_in[1] ; clk        ; 3.572 ; 4.218 ; Rise       ; clk             ;
;  data_in[2] ; clk        ; 5.004 ; 5.577 ; Rise       ; clk             ;
;  data_in[3] ; clk        ; 3.845 ; 4.447 ; Rise       ; clk             ;
;  data_in[4] ; clk        ; 3.732 ; 4.381 ; Rise       ; clk             ;
;  data_in[5] ; clk        ; 3.999 ; 4.605 ; Rise       ; clk             ;
;  data_in[6] ; clk        ; 3.648 ; 4.243 ; Rise       ; clk             ;
;  data_in[7] ; clk        ; 3.972 ; 4.600 ; Rise       ; clk             ;
; writen      ; clk        ; 5.509 ; 6.127 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clk        ; 0.269  ; 0.222  ; Rise       ; clk             ;
;  address[0] ; clk        ; -1.092 ; -1.558 ; Rise       ; clk             ;
;  address[1] ; clk        ; -1.697 ; -2.163 ; Rise       ; clk             ;
;  address[2] ; clk        ; -1.420 ; -1.828 ; Rise       ; clk             ;
;  address[3] ; clk        ; -2.052 ; -2.479 ; Rise       ; clk             ;
;  address[4] ; clk        ; 0.269  ; 0.222  ; Rise       ; clk             ;
;  address[5] ; clk        ; -1.986 ; -2.476 ; Rise       ; clk             ;
;  address[6] ; clk        ; -2.017 ; -2.556 ; Rise       ; clk             ;
;  address[7] ; clk        ; 0.102  ; 0.110  ; Rise       ; clk             ;
; data_in[*]  ; clk        ; -0.932 ; -1.327 ; Rise       ; clk             ;
;  data_in[0] ; clk        ; -0.932 ; -1.327 ; Rise       ; clk             ;
;  data_in[1] ; clk        ; -0.952 ; -1.348 ; Rise       ; clk             ;
;  data_in[2] ; clk        ; -1.237 ; -1.651 ; Rise       ; clk             ;
;  data_in[3] ; clk        ; -1.523 ; -2.006 ; Rise       ; clk             ;
;  data_in[4] ; clk        ; -1.071 ; -1.493 ; Rise       ; clk             ;
;  data_in[5] ; clk        ; -0.990 ; -1.404 ; Rise       ; clk             ;
;  data_in[6] ; clk        ; -1.122 ; -1.533 ; Rise       ; clk             ;
;  data_in[7] ; clk        ; -1.162 ; -1.578 ; Rise       ; clk             ;
; writen      ; clk        ; -1.951 ; -2.387 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clk        ; 9.366 ; 9.319 ; Rise       ; clk             ;
;  data_out[0]    ; clk        ; 7.188 ; 7.269 ; Rise       ; clk             ;
;  data_out[1]    ; clk        ; 8.070 ; 8.079 ; Rise       ; clk             ;
;  data_out[2]    ; clk        ; 7.354 ; 7.306 ; Rise       ; clk             ;
;  data_out[3]    ; clk        ; 7.513 ; 7.426 ; Rise       ; clk             ;
;  data_out[4]    ; clk        ; 8.103 ; 8.066 ; Rise       ; clk             ;
;  data_out[5]    ; clk        ; 9.366 ; 9.319 ; Rise       ; clk             ;
;  data_out[6]    ; clk        ; 7.797 ; 7.713 ; Rise       ; clk             ;
;  data_out[7]    ; clk        ; 8.028 ; 7.963 ; Rise       ; clk             ;
; port_out_00[*]  ; clk        ; 6.479 ; 6.576 ; Rise       ; clk             ;
;  port_out_00[0] ; clk        ; 5.312 ; 5.302 ; Rise       ; clk             ;
;  port_out_00[1] ; clk        ; 5.629 ; 5.594 ; Rise       ; clk             ;
;  port_out_00[2] ; clk        ; 5.283 ; 5.276 ; Rise       ; clk             ;
;  port_out_00[3] ; clk        ; 5.465 ; 5.439 ; Rise       ; clk             ;
;  port_out_00[4] ; clk        ; 5.464 ; 5.437 ; Rise       ; clk             ;
;  port_out_00[5] ; clk        ; 6.479 ; 6.576 ; Rise       ; clk             ;
;  port_out_00[6] ; clk        ; 5.635 ; 5.603 ; Rise       ; clk             ;
;  port_out_00[7] ; clk        ; 5.811 ; 5.768 ; Rise       ; clk             ;
; port_out_01[*]  ; clk        ; 6.162 ; 6.279 ; Rise       ; clk             ;
;  port_out_01[0] ; clk        ; 5.622 ; 5.585 ; Rise       ; clk             ;
;  port_out_01[1] ; clk        ; 5.414 ; 5.373 ; Rise       ; clk             ;
;  port_out_01[2] ; clk        ; 5.648 ; 5.615 ; Rise       ; clk             ;
;  port_out_01[3] ; clk        ; 5.624 ; 5.581 ; Rise       ; clk             ;
;  port_out_01[4] ; clk        ; 5.490 ; 5.457 ; Rise       ; clk             ;
;  port_out_01[5] ; clk        ; 5.656 ; 5.608 ; Rise       ; clk             ;
;  port_out_01[6] ; clk        ; 6.162 ; 6.279 ; Rise       ; clk             ;
;  port_out_01[7] ; clk        ; 5.646 ; 5.633 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clk        ; 6.641 ; 6.564 ; Rise       ; clk             ;
;  data_out[0]    ; clk        ; 6.955 ; 7.021 ; Rise       ; clk             ;
;  data_out[1]    ; clk        ; 7.099 ; 7.054 ; Rise       ; clk             ;
;  data_out[2]    ; clk        ; 6.683 ; 6.628 ; Rise       ; clk             ;
;  data_out[3]    ; clk        ; 6.641 ; 6.564 ; Rise       ; clk             ;
;  data_out[4]    ; clk        ; 6.888 ; 6.844 ; Rise       ; clk             ;
;  data_out[5]    ; clk        ; 8.100 ; 8.147 ; Rise       ; clk             ;
;  data_out[6]    ; clk        ; 6.746 ; 6.671 ; Rise       ; clk             ;
;  data_out[7]    ; clk        ; 7.098 ; 7.041 ; Rise       ; clk             ;
; port_out_00[*]  ; clk        ; 5.177 ; 5.167 ; Rise       ; clk             ;
;  port_out_00[0] ; clk        ; 5.205 ; 5.194 ; Rise       ; clk             ;
;  port_out_00[1] ; clk        ; 5.508 ; 5.474 ; Rise       ; clk             ;
;  port_out_00[2] ; clk        ; 5.177 ; 5.167 ; Rise       ; clk             ;
;  port_out_00[3] ; clk        ; 5.352 ; 5.325 ; Rise       ; clk             ;
;  port_out_00[4] ; clk        ; 5.351 ; 5.323 ; Rise       ; clk             ;
;  port_out_00[5] ; clk        ; 6.376 ; 6.471 ; Rise       ; clk             ;
;  port_out_00[6] ; clk        ; 5.515 ; 5.483 ; Rise       ; clk             ;
;  port_out_00[7] ; clk        ; 5.682 ; 5.640 ; Rise       ; clk             ;
; port_out_01[*]  ; clk        ; 5.301 ; 5.260 ; Rise       ; clk             ;
;  port_out_01[0] ; clk        ; 5.502 ; 5.465 ; Rise       ; clk             ;
;  port_out_01[1] ; clk        ; 5.301 ; 5.260 ; Rise       ; clk             ;
;  port_out_01[2] ; clk        ; 5.527 ; 5.493 ; Rise       ; clk             ;
;  port_out_01[3] ; clk        ; 5.504 ; 5.460 ; Rise       ; clk             ;
;  port_out_01[4] ; clk        ; 5.376 ; 5.343 ; Rise       ; clk             ;
;  port_out_01[5] ; clk        ; 5.534 ; 5.486 ; Rise       ; clk             ;
;  port_out_01[6] ; clk        ; 6.027 ; 6.138 ; Rise       ; clk             ;
;  port_out_01[7] ; clk        ; 5.524 ; 5.509 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; address[0]    ; data_out[0] ; 10.878 ; 10.090 ; 10.623 ; 11.564 ;
; address[0]    ; data_out[1] ; 11.306 ; 11.315 ; 11.760 ; 11.738 ;
; address[0]    ; data_out[2] ; 11.399 ; 11.232 ; 11.706 ; 11.708 ;
; address[0]    ; data_out[3] ; 11.366 ; 11.340 ; 11.790 ; 11.690 ;
; address[0]    ; data_out[4] ; 11.313 ; 11.156 ; 11.647 ; 11.660 ;
; address[0]    ; data_out[5] ; 13.332 ; 13.249 ; 13.584 ; 13.588 ;
; address[0]    ; data_out[6] ; 11.371 ; 11.348 ; 11.795 ; 11.698 ;
; address[0]    ; data_out[7] ; 11.686 ; 11.673 ; 12.079 ; 12.014 ;
; address[1]    ; data_out[0] ; 10.306 ; 10.738 ; 11.137 ; 10.759 ;
; address[1]    ; data_out[1] ; 11.034 ; 11.043 ; 11.409 ; 11.387 ;
; address[1]    ; data_out[2] ; 11.127 ; 10.960 ; 11.355 ; 11.357 ;
; address[1]    ; data_out[3] ; 11.094 ; 11.068 ; 11.439 ; 11.339 ;
; address[1]    ; data_out[4] ; 11.041 ; 10.884 ; 11.296 ; 11.309 ;
; address[1]    ; data_out[5] ; 13.060 ; 12.977 ; 13.233 ; 13.237 ;
; address[1]    ; data_out[6] ; 11.099 ; 11.076 ; 11.444 ; 11.347 ;
; address[1]    ; data_out[7] ; 11.414 ; 11.401 ; 11.728 ; 11.663 ;
; address[2]    ; data_out[0] ; 11.231 ; 11.689 ; 12.085 ; 11.718 ;
; address[2]    ; data_out[1] ; 11.959 ; 11.968 ; 12.368 ; 12.346 ;
; address[2]    ; data_out[2] ; 12.052 ; 11.885 ; 12.314 ; 12.316 ;
; address[2]    ; data_out[3] ; 12.019 ; 11.993 ; 12.398 ; 12.298 ;
; address[2]    ; data_out[4] ; 11.966 ; 11.809 ; 12.255 ; 12.268 ;
; address[2]    ; data_out[5] ; 13.985 ; 13.902 ; 14.192 ; 14.196 ;
; address[2]    ; data_out[6] ; 12.024 ; 12.001 ; 12.403 ; 12.306 ;
; address[2]    ; data_out[7] ; 12.339 ; 12.326 ; 12.687 ; 12.622 ;
; address[3]    ; data_out[0] ; 11.311 ; 11.769 ; 12.126 ; 11.759 ;
; address[3]    ; data_out[1] ; 12.039 ; 12.048 ; 12.409 ; 12.387 ;
; address[3]    ; data_out[2] ; 12.132 ; 11.965 ; 12.355 ; 12.357 ;
; address[3]    ; data_out[3] ; 12.099 ; 12.073 ; 12.439 ; 12.339 ;
; address[3]    ; data_out[4] ; 12.046 ; 11.889 ; 12.296 ; 12.309 ;
; address[3]    ; data_out[5] ; 14.065 ; 13.982 ; 14.233 ; 14.237 ;
; address[3]    ; data_out[6] ; 12.104 ; 12.081 ; 12.444 ; 12.347 ;
; address[3]    ; data_out[7] ; 12.419 ; 12.406 ; 12.728 ; 12.663 ;
; address[4]    ; data_out[0] ; 7.237  ;        ;        ; 7.237  ;
; address[4]    ; data_out[1] ; 8.033  ; 8.011  ; 8.051  ; 8.060  ;
; address[4]    ; data_out[2] ; 7.979  ; 7.981  ; 8.144  ; 7.977  ;
; address[4]    ; data_out[3] ; 8.063  ; 7.963  ; 8.111  ; 8.085  ;
; address[4]    ; data_out[4] ; 7.920  ; 7.933  ; 8.058  ; 7.901  ;
; address[4]    ; data_out[5] ; 9.857  ; 9.861  ; 10.077 ; 9.994  ;
; address[4]    ; data_out[6] ; 8.068  ; 7.971  ; 8.116  ; 8.093  ;
; address[4]    ; data_out[7] ; 8.352  ; 8.287  ; 8.431  ; 8.418  ;
; address[5]    ; data_out[0] ; 11.904 ; 11.537 ; 12.100 ; 12.558 ;
; address[5]    ; data_out[1] ; 12.187 ; 12.165 ; 12.828 ; 12.837 ;
; address[5]    ; data_out[2] ; 12.133 ; 12.135 ; 12.921 ; 12.754 ;
; address[5]    ; data_out[3] ; 12.217 ; 12.117 ; 12.888 ; 12.862 ;
; address[5]    ; data_out[4] ; 12.074 ; 12.087 ; 12.835 ; 12.678 ;
; address[5]    ; data_out[5] ; 14.011 ; 14.015 ; 14.854 ; 14.771 ;
; address[5]    ; data_out[6] ; 12.222 ; 12.125 ; 12.893 ; 12.870 ;
; address[5]    ; data_out[7] ; 12.506 ; 12.441 ; 13.208 ; 13.195 ;
; address[6]    ; data_out[0] ; 11.354 ; 10.987 ; 11.553 ; 12.011 ;
; address[6]    ; data_out[1] ; 11.637 ; 11.615 ; 12.281 ; 12.290 ;
; address[6]    ; data_out[2] ; 11.583 ; 11.585 ; 12.374 ; 12.207 ;
; address[6]    ; data_out[3] ; 11.667 ; 11.567 ; 12.341 ; 12.315 ;
; address[6]    ; data_out[4] ; 11.524 ; 11.537 ; 12.288 ; 12.131 ;
; address[6]    ; data_out[5] ; 13.461 ; 13.465 ; 14.307 ; 14.224 ;
; address[6]    ; data_out[6] ; 11.672 ; 11.575 ; 12.346 ; 12.323 ;
; address[6]    ; data_out[7] ; 11.956 ; 11.891 ; 12.661 ; 12.648 ;
; address[7]    ; data_out[0] ; 10.051 ; 9.672  ; 9.681  ; 10.113 ;
; address[7]    ; data_out[1] ; 10.322 ; 10.300 ; 10.409 ; 10.418 ;
; address[7]    ; data_out[2] ; 10.268 ; 10.270 ; 10.502 ; 10.335 ;
; address[7]    ; data_out[3] ; 10.352 ; 10.252 ; 10.469 ; 10.443 ;
; address[7]    ; data_out[4] ; 10.209 ; 10.222 ; 10.416 ; 10.259 ;
; address[7]    ; data_out[5] ; 12.146 ; 12.150 ; 12.435 ; 12.352 ;
; address[7]    ; data_out[6] ; 10.357 ; 10.260 ; 10.474 ; 10.451 ;
; address[7]    ; data_out[7] ; 10.641 ; 10.576 ; 10.789 ; 10.776 ;
; port_in_00[0] ; data_out[0] ; 6.938  ;        ;        ; 7.340  ;
; port_in_00[1] ; data_out[1] ; 6.891  ;        ;        ; 7.301  ;
; port_in_00[2] ; data_out[2] ; 7.111  ;        ;        ; 7.553  ;
; port_in_00[3] ; data_out[3] ; 6.824  ;        ;        ; 7.205  ;
; port_in_00[4] ; data_out[4] ; 6.685  ;        ;        ; 7.034  ;
; port_in_00[5] ; data_out[5] ; 6.706  ;        ;        ; 7.087  ;
; port_in_00[6] ; data_out[6] ; 6.583  ;        ;        ; 6.963  ;
; port_in_00[7] ; data_out[7] ; 7.075  ;        ;        ; 7.444  ;
; port_in_01[0] ; data_out[0] ; 7.793  ;        ;        ; 8.286  ;
; port_in_01[1] ; data_out[1] ; 6.523  ;        ;        ; 6.889  ;
; port_in_01[2] ; data_out[2] ; 6.310  ;        ;        ; 6.636  ;
; port_in_01[3] ; data_out[3] ; 6.862  ;        ;        ; 7.239  ;
; port_in_01[4] ; data_out[4] ; 6.087  ;        ;        ; 6.426  ;
; port_in_01[5] ; data_out[5] ; 7.595  ;        ;        ; 8.034  ;
; port_in_01[6] ; data_out[6] ; 6.512  ;        ;        ; 6.869  ;
; port_in_01[7] ; data_out[7] ; 7.153  ;        ;        ; 7.585  ;
+---------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; address[0]    ; data_out[0] ; 10.195 ; 9.786  ; 10.307 ; 10.689 ;
; address[0]    ; data_out[1] ; 9.803  ; 9.733  ; 10.452 ; 10.373 ;
; address[0]    ; data_out[2] ; 9.931  ; 9.881  ; 10.626 ; 10.501 ;
; address[0]    ; data_out[3] ; 10.004 ; 9.914  ; 10.638 ; 10.587 ;
; address[0]    ; data_out[4] ; 9.874  ; 9.835  ; 10.543 ; 10.429 ;
; address[0]    ; data_out[5] ; 11.701 ; 11.681 ; 12.106 ; 12.153 ;
; address[0]    ; data_out[6] ; 10.009 ; 9.921  ; 10.643 ; 10.594 ;
; address[0]    ; data_out[7] ; 10.279 ; 10.211 ; 10.910 ; 10.902 ;
; address[1]    ; data_out[0] ; 9.932  ; 9.523  ; 9.969  ; 10.351 ;
; address[1]    ; data_out[1] ; 9.650  ; 9.571  ; 10.060 ; 9.990  ;
; address[1]    ; data_out[2] ; 9.824  ; 9.699  ; 10.188 ; 10.138 ;
; address[1]    ; data_out[3] ; 9.836  ; 9.785  ; 10.261 ; 10.171 ;
; address[1]    ; data_out[4] ; 9.741  ; 9.627  ; 10.131 ; 10.092 ;
; address[1]    ; data_out[5] ; 11.504 ; 11.418 ; 11.768 ; 11.815 ;
; address[1]    ; data_out[6] ; 9.841  ; 9.792  ; 10.266 ; 10.178 ;
; address[1]    ; data_out[7] ; 10.108 ; 10.100 ; 10.536 ; 10.468 ;
; address[2]    ; data_out[0] ; 10.820 ; 10.411 ; 10.890 ; 11.272 ;
; address[2]    ; data_out[1] ; 10.563 ; 10.484 ; 10.969 ; 10.899 ;
; address[2]    ; data_out[2] ; 10.737 ; 10.612 ; 11.097 ; 11.047 ;
; address[2]    ; data_out[3] ; 10.749 ; 10.698 ; 11.170 ; 11.080 ;
; address[2]    ; data_out[4] ; 10.654 ; 10.540 ; 11.040 ; 11.001 ;
; address[2]    ; data_out[5] ; 12.392 ; 12.306 ; 12.689 ; 12.736 ;
; address[2]    ; data_out[6] ; 10.754 ; 10.705 ; 11.175 ; 11.087 ;
; address[2]    ; data_out[7] ; 11.021 ; 11.013 ; 11.445 ; 11.377 ;
; address[3]    ; data_out[0] ; 10.896 ; 10.487 ; 10.929 ; 11.311 ;
; address[3]    ; data_out[1] ; 10.639 ; 10.560 ; 11.008 ; 10.938 ;
; address[3]    ; data_out[2] ; 10.813 ; 10.688 ; 11.136 ; 11.086 ;
; address[3]    ; data_out[3] ; 10.825 ; 10.774 ; 11.209 ; 11.119 ;
; address[3]    ; data_out[4] ; 10.730 ; 10.616 ; 11.079 ; 11.040 ;
; address[3]    ; data_out[5] ; 12.468 ; 12.382 ; 12.728 ; 12.775 ;
; address[3]    ; data_out[6] ; 10.830 ; 10.781 ; 11.214 ; 11.126 ;
; address[3]    ; data_out[7] ; 11.097 ; 11.089 ; 11.484 ; 11.416 ;
; address[4]    ; data_out[0] ; 6.523  ;        ;        ; 6.469  ;
; address[4]    ; data_out[1] ; 6.614  ; 6.544  ; 6.683  ; 6.604  ;
; address[4]    ; data_out[2] ; 6.742  ; 6.692  ; 6.857  ; 6.732  ;
; address[4]    ; data_out[3] ; 6.815  ; 6.725  ; 6.869  ; 6.818  ;
; address[4]    ; data_out[4] ; 6.685  ; 6.646  ; 6.774  ; 6.660  ;
; address[4]    ; data_out[5] ; 8.512  ; 8.544  ; 8.656  ; 8.570  ;
; address[4]    ; data_out[6] ; 6.820  ; 6.732  ; 6.874  ; 6.825  ;
; address[4]    ; data_out[7] ; 7.090  ; 7.022  ; 7.141  ; 7.133  ;
; address[5]    ; data_out[0] ; 9.491  ; 9.470  ; 9.973  ; 9.958  ;
; address[5]    ; data_out[1] ; 9.818  ; 9.773  ; 10.440 ; 10.395 ;
; address[5]    ; data_out[2] ; 9.963  ; 9.908  ; 10.589 ; 10.517 ;
; address[5]    ; data_out[3] ; 9.841  ; 9.764  ; 10.483 ; 10.402 ;
; address[5]    ; data_out[4] ; 9.897  ; 9.845  ; 10.529 ; 10.453 ;
; address[5]    ; data_out[5] ; 10.985 ; 10.986 ; 11.599 ; 11.591 ;
; address[5]    ; data_out[6] ; 9.625  ; 9.550  ; 10.250 ; 10.169 ;
; address[5]    ; data_out[7] ; 10.091 ; 10.034 ; 10.724 ; 10.661 ;
; address[6]    ; data_out[0] ; 9.054  ; 9.033  ; 9.541  ; 9.526  ;
; address[6]    ; data_out[1] ; 9.750  ; 9.705  ; 10.385 ; 10.340 ;
; address[6]    ; data_out[2] ; 9.895  ; 9.840  ; 10.534 ; 10.462 ;
; address[6]    ; data_out[3] ; 9.773  ; 9.696  ; 10.428 ; 10.347 ;
; address[6]    ; data_out[4] ; 9.829  ; 9.777  ; 10.474 ; 10.398 ;
; address[6]    ; data_out[5] ; 10.917 ; 10.918 ; 11.544 ; 11.536 ;
; address[6]    ; data_out[6] ; 9.557  ; 9.482  ; 10.195 ; 10.114 ;
; address[6]    ; data_out[7] ; 10.023 ; 9.966  ; 10.669 ; 10.606 ;
; address[7]    ; data_out[0] ; 5.931  ; 7.216  ; 7.236  ; 5.894  ;
; address[7]    ; data_out[1] ; 7.204  ; 7.125  ; 7.115  ; 7.045  ;
; address[7]    ; data_out[2] ; 7.224  ; 7.169  ; 7.190  ; 7.129  ;
; address[7]    ; data_out[3] ; 7.079  ; 7.002  ; 7.041  ; 6.964  ;
; address[7]    ; data_out[4] ; 7.157  ; 7.113  ; 7.122  ; 7.057  ;
; address[7]    ; data_out[5] ; 8.143  ; 8.057  ; 8.005  ; 8.052  ;
; address[7]    ; data_out[6] ; 7.196  ; 7.112  ; 7.130  ; 7.055  ;
; address[7]    ; data_out[7] ; 7.351  ; 7.294  ; 7.316  ; 7.259  ;
; port_in_00[0] ; data_out[0] ; 6.763  ;        ;        ; 7.152  ;
; port_in_00[1] ; data_out[1] ; 6.717  ;        ;        ; 7.115  ;
; port_in_00[2] ; data_out[2] ; 6.927  ;        ;        ; 7.358  ;
; port_in_00[3] ; data_out[3] ; 6.653  ;        ;        ; 7.023  ;
; port_in_00[4] ; data_out[4] ; 6.518  ;        ;        ; 6.860  ;
; port_in_00[5] ; data_out[5] ; 6.541  ;        ;        ; 6.912  ;
; port_in_00[6] ; data_out[6] ; 6.421  ;        ;        ; 6.790  ;
; port_in_00[7] ; data_out[7] ; 6.893  ;        ;        ; 7.251  ;
; port_in_01[0] ; data_out[0] ; 7.521  ;        ;        ; 7.977  ;
; port_in_01[1] ; data_out[1] ; 6.364  ;        ;        ; 6.720  ;
; port_in_01[2] ; data_out[2] ; 6.160  ;        ;        ; 6.477  ;
; port_in_01[3] ; data_out[3] ; 6.695  ;        ;        ; 7.059  ;
; port_in_01[4] ; data_out[4] ; 5.945  ;        ;        ; 6.276  ;
; port_in_01[5] ; data_out[5] ; 7.392  ;        ;        ; 7.820  ;
; port_in_01[6] ; data_out[6] ; 6.354  ;        ;        ; 6.702  ;
; port_in_01[7] ; data_out[7] ; 6.957  ;        ;        ; 7.369  ;
+---------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 196.39 MHz ; 196.39 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -4.092 ; -31.379           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 1.224 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -2082.000                       ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                    ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -4.092 ; rw_96x8_sync:U2|RW~1878 ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 1.000        ; 0.255      ; 5.342      ;
; -4.038 ; rw_96x8_sync:U2|RW~1771 ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 1.000        ; 0.263      ; 5.296      ;
; -4.014 ; rw_96x8_sync:U2|RW~2009 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 1.000        ; 0.257      ; 5.266      ;
; -3.984 ; rw_96x8_sync:U2|RW~1834 ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.275      ; 5.254      ;
; -3.940 ; rw_96x8_sync:U2|RW~1094 ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 1.000        ; 0.260      ; 5.195      ;
; -3.934 ; rw_96x8_sync:U2|RW~2010 ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.266      ; 5.195      ;
; -3.921 ; rw_96x8_sync:U2|RW~1721 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 1.000        ; 0.262      ; 5.178      ;
; -3.918 ; rw_96x8_sync:U2|RW~1962 ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.266      ; 5.179      ;
; -3.912 ; rw_96x8_sync:U2|RW~1644 ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 1.000        ; 0.254      ; 5.161      ;
; -3.867 ; rw_96x8_sync:U2|RW~1881 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 1.000        ; 0.253      ; 5.115      ;
; -3.864 ; rw_96x8_sync:U2|RW~860  ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 1.000        ; 0.249      ; 5.108      ;
; -3.861 ; rw_96x8_sync:U2|RW~866  ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.256      ; 5.112      ;
; -3.852 ; rw_96x8_sync:U2|RW~565  ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 1.000        ; 0.246      ; 5.093      ;
; -3.836 ; rw_96x8_sync:U2|RW~1969 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 1.000        ; 0.255      ; 5.086      ;
; -3.830 ; rw_96x8_sync:U2|RW~994  ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.268      ; 5.093      ;
; -3.829 ; rw_96x8_sync:U2|RW~1649 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 1.000        ; 0.258      ; 5.082      ;
; -3.828 ; rw_96x8_sync:U2|RW~1948 ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 1.000        ; 0.252      ; 5.075      ;
; -3.823 ; rw_96x8_sync:U2|RW~1820 ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 1.000        ; 0.252      ; 5.070      ;
; -3.802 ; rw_96x8_sync:U2|RW~974  ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 1.000        ; 0.256      ; 5.053      ;
; -3.795 ; rw_96x8_sync:U2|RW~1259 ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 1.000        ; 0.263      ; 5.053      ;
; -3.783 ; rw_96x8_sync:U2|RW~794  ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.262      ; 5.040      ;
; -3.776 ; rw_96x8_sync:U2|RW~1093 ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 1.000        ; 0.247      ; 5.018      ;
; -3.771 ; rw_96x8_sync:U2|RW~559  ; rw_96x8_sync:U2|data_out[6] ; clk          ; clk         ; 1.000        ; 0.253      ; 5.019      ;
; -3.764 ; rw_96x8_sync:U2|RW~1684 ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 1.000        ; 0.260      ; 5.019      ;
; -3.764 ; rw_96x8_sync:U2|RW~1745 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 1.000        ; 0.254      ; 5.013      ;
; -3.753 ; rw_96x8_sync:U2|RW~998  ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 1.000        ; 0.261      ; 5.009      ;
; -3.753 ; rw_96x8_sync:U2|RW~140  ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 1.000        ; 0.255      ; 5.003      ;
; -3.745 ; rw_96x8_sync:U2|RW~874  ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.256      ; 4.996      ;
; -3.741 ; rw_96x8_sync:U2|RW~357  ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 1.000        ; 0.277      ; 5.013      ;
; -3.734 ; rw_96x8_sync:U2|RW~1597 ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 1.000        ; 0.273      ; 5.002      ;
; -3.727 ; rw_96x8_sync:U2|RW~1502 ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 1.000        ; 0.254      ; 4.976      ;
; -3.721 ; rw_96x8_sync:U2|RW~850  ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.236      ; 4.952      ;
; -3.720 ; rw_96x8_sync:U2|RW~1150 ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 1.000        ; 0.253      ; 4.968      ;
; -3.717 ; rw_96x8_sync:U2|RW~810  ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.266      ; 4.978      ;
; -3.716 ; rw_96x8_sync:U2|RW~616  ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 1.000        ; 0.273      ; 4.984      ;
; -3.715 ; rw_96x8_sync:U2|RW~1466 ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.259      ; 4.969      ;
; -3.712 ; rw_96x8_sync:U2|RW~1846 ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 1.000        ; 0.230      ; 4.937      ;
; -3.704 ; rw_96x8_sync:U2|RW~70   ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 1.000        ; 0.268      ; 4.967      ;
; -3.692 ; rw_96x8_sync:U2|RW~1857 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 1.000        ; 0.257      ; 4.944      ;
; -3.687 ; rw_96x8_sync:U2|RW~787  ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 1.000        ; 0.260      ; 4.942      ;
; -3.681 ; rw_96x8_sync:U2|RW~851  ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 1.000        ; 0.234      ; 4.910      ;
; -3.679 ; rw_96x8_sync:U2|RW~1005 ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 1.000        ; 0.249      ; 4.923      ;
; -3.677 ; rw_96x8_sync:U2|RW~863  ; rw_96x8_sync:U2|data_out[6] ; clk          ; clk         ; 1.000        ; 0.252      ; 4.924      ;
; -3.677 ; rw_96x8_sync:U2|RW~1358 ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 1.000        ; 0.253      ; 4.925      ;
; -3.675 ; rw_96x8_sync:U2|RW~1159 ; rw_96x8_sync:U2|data_out[6] ; clk          ; clk         ; 1.000        ; 0.264      ; 4.934      ;
; -3.675 ; rw_96x8_sync:U2|RW~817  ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 1.000        ; 0.255      ; 4.925      ;
; -3.667 ; rw_96x8_sync:U2|RW~890  ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.267      ; 4.929      ;
; -3.662 ; rw_96x8_sync:U2|RW~1448 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 1.000        ; 0.266      ; 4.923      ;
; -3.660 ; rw_96x8_sync:U2|RW~434  ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.275      ; 4.930      ;
; -3.658 ; rw_96x8_sync:U2|RW~978  ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.266      ; 4.919      ;
; -3.657 ; rw_96x8_sync:U2|RW~802  ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.265      ; 4.917      ;
; -3.656 ; rw_96x8_sync:U2|RW~1765 ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 1.000        ; 0.272      ; 4.923      ;
; -3.654 ; rw_96x8_sync:U2|RW~1221 ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 1.000        ; 0.250      ; 4.899      ;
; -3.652 ; rw_96x8_sync:U2|RW~833  ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 1.000        ; 0.257      ; 4.904      ;
; -3.645 ; rw_96x8_sync:U2|RW~369  ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 1.000        ; 0.264      ; 4.904      ;
; -3.644 ; rw_96x8_sync:U2|RW~710  ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 1.000        ; 0.257      ; 4.896      ;
; -3.639 ; rw_96x8_sync:U2|RW~747  ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 1.000        ; 0.268      ; 4.902      ;
; -3.639 ; rw_96x8_sync:U2|RW~1061 ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 1.000        ; 0.273      ; 4.907      ;
; -3.637 ; rw_96x8_sync:U2|RW~1185 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 1.000        ; 0.259      ; 4.891      ;
; -3.637 ; rw_96x8_sync:U2|RW~856  ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 1.000        ; 0.234      ; 4.866      ;
; -3.632 ; rw_96x8_sync:U2|RW~450  ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.270      ; 4.897      ;
; -3.629 ; rw_96x8_sync:U2|RW~1143 ; rw_96x8_sync:U2|data_out[6] ; clk          ; clk         ; 1.000        ; 0.264      ; 4.888      ;
; -3.629 ; rw_96x8_sync:U2|RW~859  ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 1.000        ; 0.255      ; 4.879      ;
; -3.620 ; rw_96x8_sync:U2|RW~241  ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 1.000        ; 0.263      ; 4.878      ;
; -3.617 ; rw_96x8_sync:U2|RW~705  ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 1.000        ; 0.255      ; 4.867      ;
; -3.615 ; rw_96x8_sync:U2|RW~1624 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 1.000        ; 0.259      ; 4.869      ;
; -3.613 ; rw_96x8_sync:U2|RW~344  ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 1.000        ; 0.259      ; 4.867      ;
; -3.613 ; rw_96x8_sync:U2|RW~1960 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 1.000        ; 0.264      ; 4.872      ;
; -3.611 ; rw_96x8_sync:U2|RW~1128 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 1.000        ; 0.259      ; 4.865      ;
; -3.609 ; rw_96x8_sync:U2|RW~1205 ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 1.000        ; 0.250      ; 4.854      ;
; -3.608 ; rw_96x8_sync:U2|RW~275  ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 1.000        ; 0.258      ; 4.861      ;
; -3.607 ; rw_96x8_sync:U2|RW~431  ; rw_96x8_sync:U2|data_out[6] ; clk          ; clk         ; 1.000        ; 0.266      ; 4.868      ;
; -3.602 ; rw_96x8_sync:U2|RW~1360 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 1.000        ; 0.258      ; 4.855      ;
; -3.596 ; rw_96x8_sync:U2|RW~348  ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 1.000        ; 0.259      ; 4.850      ;
; -3.595 ; rw_96x8_sync:U2|RW~907  ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 1.000        ; 0.253      ; 4.843      ;
; -3.594 ; rw_96x8_sync:U2|RW~49   ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 1.000        ; 0.259      ; 4.848      ;
; -3.594 ; rw_96x8_sync:U2|RW~604  ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 1.000        ; 0.256      ; 4.845      ;
; -3.593 ; rw_96x8_sync:U2|RW~122  ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.272      ; 4.860      ;
; -3.592 ; rw_96x8_sync:U2|RW~1501 ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 1.000        ; 0.267      ; 4.854      ;
; -3.586 ; rw_96x8_sync:U2|RW~1430 ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 1.000        ; 0.267      ; 4.848      ;
; -3.584 ; rw_96x8_sync:U2|RW~1692 ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 1.000        ; 0.258      ; 4.837      ;
; -3.580 ; rw_96x8_sync:U2|RW~1385 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 1.000        ; 0.250      ; 4.825      ;
; -3.578 ; rw_96x8_sync:U2|RW~1689 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 1.000        ; 0.254      ; 4.827      ;
; -3.578 ; rw_96x8_sync:U2|RW~1384 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 1.000        ; 0.265      ; 4.838      ;
; -3.578 ; rw_96x8_sync:U2|RW~540  ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 1.000        ; 0.256      ; 4.829      ;
; -3.571 ; rw_96x8_sync:U2|RW~1275 ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 1.000        ; 0.258      ; 4.824      ;
; -3.570 ; rw_96x8_sync:U2|RW~1970 ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.264      ; 4.829      ;
; -3.565 ; rw_96x8_sync:U2|RW~135  ; rw_96x8_sync:U2|data_out[6] ; clk          ; clk         ; 1.000        ; 0.272      ; 4.832      ;
; -3.562 ; rw_96x8_sync:U2|RW~415  ; rw_96x8_sync:U2|data_out[6] ; clk          ; clk         ; 1.000        ; 0.266      ; 4.823      ;
; -3.559 ; rw_96x8_sync:U2|RW~88   ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 1.000        ; 0.270      ; 4.824      ;
; -3.554 ; rw_96x8_sync:U2|RW~162  ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.267      ; 4.816      ;
; -3.552 ; rw_96x8_sync:U2|RW~965  ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 1.000        ; 0.246      ; 4.793      ;
; -3.551 ; rw_96x8_sync:U2|RW~936  ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 1.000        ; 0.259      ; 4.805      ;
; -3.550 ; rw_96x8_sync:U2|RW~1586 ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.265      ; 4.810      ;
; -3.550 ; rw_96x8_sync:U2|RW~1373 ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 1.000        ; 0.272      ; 4.817      ;
; -3.548 ; rw_96x8_sync:U2|RW~751  ; rw_96x8_sync:U2|data_out[6] ; clk          ; clk         ; 1.000        ; 0.265      ; 4.808      ;
; -3.548 ; rw_96x8_sync:U2|RW~1628 ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 1.000        ; 0.262      ; 4.805      ;
; -3.547 ; rw_96x8_sync:U2|RW~1169 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 1.000        ; 0.254      ; 4.796      ;
; -3.546 ; rw_96x8_sync:U2|RW~1773 ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 1.000        ; 0.245      ; 4.786      ;
; -3.544 ; rw_96x8_sync:U2|RW~197  ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 1.000        ; 0.248      ; 4.787      ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                    ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 1.224 ; rw_96x8_sync:U2|RW~2032 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.390      ; 1.758      ;
; 1.415 ; rw_96x8_sync:U2|RW~1386 ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 0.000        ; 0.391      ; 1.950      ;
; 1.437 ; rw_96x8_sync:U2|RW~459  ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 0.000        ; 0.405      ; 1.986      ;
; 1.452 ; rw_96x8_sync:U2|RW~443  ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 0.000        ; 0.385      ; 1.981      ;
; 1.471 ; rw_96x8_sync:U2|RW~1467 ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 0.000        ; 0.385      ; 2.000      ;
; 1.531 ; rw_96x8_sync:U2|RW~1008 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.390      ; 2.065      ;
; 1.531 ; rw_96x8_sync:U2|RW~1995 ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 0.000        ; 0.405      ; 2.080      ;
; 1.547 ; rw_96x8_sync:U2|RW~1388 ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 0.000        ; 0.403      ; 2.094      ;
; 1.548 ; rw_96x8_sync:U2|RW~1930 ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 0.000        ; 0.101      ; 1.793      ;
; 1.552 ; rw_96x8_sync:U2|RW~1936 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.098      ; 1.794      ;
; 1.611 ; rw_96x8_sync:U2|RW~1665 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 0.000        ; 0.382      ; 2.137      ;
; 1.635 ; rw_96x8_sync:U2|RW~1888 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.383      ; 2.162      ;
; 1.649 ; rw_96x8_sync:U2|RW~1545 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 0.000        ; 0.380      ; 2.173      ;
; 1.692 ; rw_96x8_sync:U2|RW~1193 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 0.000        ; 0.382      ; 2.218      ;
; 1.705 ; rw_96x8_sync:U2|RW~390  ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 0.000        ; 0.378      ; 2.227      ;
; 1.719 ; rw_96x8_sync:U2|RW~1408 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.404      ; 2.267      ;
; 1.730 ; rw_96x8_sync:U2|RW~333  ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 0.000        ; 0.398      ; 2.272      ;
; 1.739 ; rw_96x8_sync:U2|RW~622  ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 0.000        ; 0.378      ; 2.261      ;
; 1.744 ; rw_96x8_sync:U2|RW~1552 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.386      ; 2.274      ;
; 1.751 ; rw_96x8_sync:U2|RW~826  ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 0.000        ; 0.415      ; 2.310      ;
; 1.778 ; rw_96x8_sync:U2|RW~236  ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 0.000        ; 0.403      ; 2.325      ;
; 1.782 ; rw_96x8_sync:U2|RW~1792 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.388      ; 2.314      ;
; 1.793 ; rw_96x8_sync:U2|RW~397  ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 0.000        ; 0.399      ; 2.336      ;
; 1.802 ; rw_96x8_sync:U2|RW~1523 ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 0.000        ; 0.396      ; 2.342      ;
; 1.804 ; rw_96x8_sync:U2|RW~1551 ; rw_96x8_sync:U2|data_out[6] ; clk          ; clk         ; 0.000        ; 0.383      ; 2.331      ;
; 1.806 ; rw_96x8_sync:U2|RW~1840 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.405      ; 2.355      ;
; 1.812 ; rw_96x8_sync:U2|RW~111  ; rw_96x8_sync:U2|data_out[6] ; clk          ; clk         ; 0.000        ; 0.403      ; 2.359      ;
; 1.814 ; rw_96x8_sync:U2|RW~2042 ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 0.000        ; 0.386      ; 2.344      ;
; 1.821 ; rw_96x8_sync:U2|RW~525  ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 0.000        ; 0.400      ; 2.365      ;
; 1.822 ; rw_96x8_sync:U2|RW~1728 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.419      ; 2.385      ;
; 1.835 ; rw_96x8_sync:U2|RW~1569 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 0.000        ; 0.382      ; 2.361      ;
; 1.839 ; rw_96x8_sync:U2|RW~1786 ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 0.000        ; 0.391      ; 2.374      ;
; 1.844 ; rw_96x8_sync:U2|RW~2064 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.097      ; 2.085      ;
; 1.852 ; rw_96x8_sync:U2|RW~846  ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 0.000        ; 0.408      ; 2.404      ;
; 1.856 ; rw_96x8_sync:U2|RW~944  ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.382      ; 2.382      ;
; 1.857 ; rw_96x8_sync:U2|RW~1641 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 0.000        ; 0.092      ; 2.093      ;
; 1.859 ; rw_96x8_sync:U2|RW~1666 ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 0.000        ; 0.391      ; 2.394      ;
; 1.862 ; rw_96x8_sync:U2|RW~1392 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.388      ; 2.394      ;
; 1.865 ; rw_96x8_sync:U2|RW~1776 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.386      ; 2.395      ;
; 1.874 ; rw_96x8_sync:U2|RW~1801 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 0.000        ; 0.412      ; 2.430      ;
; 1.902 ; rw_96x8_sync:U2|RW~578  ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 0.000        ; 0.389      ; 2.435      ;
; 1.913 ; rw_96x8_sync:U2|RW~1546 ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 0.000        ; 0.389      ; 2.446      ;
; 1.919 ; rw_96x8_sync:U2|RW~1993 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 0.000        ; 0.398      ; 2.461      ;
; 1.921 ; rw_96x8_sync:U2|RW~1379 ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 0.000        ; 0.384      ; 2.449      ;
; 1.929 ; rw_96x8_sync:U2|RW~1131 ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 0.000        ; 0.121      ; 2.194      ;
; 1.945 ; rw_96x8_sync:U2|RW~1754 ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 0.000        ; 0.389      ; 2.478      ;
; 1.945 ; rw_96x8_sync:U2|RW~73   ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 0.000        ; 0.412      ; 2.501      ;
; 1.946 ; rw_96x8_sync:U2|RW~1161 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 0.000        ; 0.412      ; 2.502      ;
; 1.953 ; rw_96x8_sync:U2|RW~2045 ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 0.000        ; 0.391      ; 2.488      ;
; 1.953 ; rw_96x8_sync:U2|RW~752  ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.391      ; 2.488      ;
; 1.953 ; rw_96x8_sync:U2|RW~269  ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 0.000        ; 0.400      ; 2.497      ;
; 1.959 ; rw_96x8_sync:U2|RW~996  ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 0.000        ; 0.386      ; 2.489      ;
; 1.959 ; rw_96x8_sync:U2|RW~461  ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 0.000        ; 0.386      ; 2.489      ;
; 1.961 ; rw_96x8_sync:U2|RW~1794 ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 0.000        ; 0.395      ; 2.500      ;
; 1.962 ; rw_96x8_sync:U2|RW~1039 ; rw_96x8_sync:U2|data_out[6] ; clk          ; clk         ; 0.000        ; 0.381      ; 2.487      ;
; 1.968 ; rw_96x8_sync:U2|RW~263  ; rw_96x8_sync:U2|data_out[6] ; clk          ; clk         ; 0.000        ; 0.388      ; 2.500      ;
; 1.968 ; rw_96x8_sync:U2|RW~1629 ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 0.000        ; 0.385      ; 2.497      ;
; 1.970 ; rw_96x8_sync:U2|RW~629  ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 0.000        ; 0.076      ; 2.190      ;
; 1.974 ; rw_96x8_sync:U2|RW~1483 ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 0.000        ; 0.406      ; 2.524      ;
; 1.978 ; rw_96x8_sync:U2|RW~203  ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 0.000        ; 0.406      ; 2.528      ;
; 1.980 ; rw_96x8_sync:U2|RW~265  ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 0.000        ; 0.412      ; 2.536      ;
; 1.984 ; rw_96x8_sync:U2|RW~1258 ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 0.000        ; 0.389      ; 2.517      ;
; 1.985 ; rw_96x8_sync:U2|RW~2000 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.404      ; 2.533      ;
; 1.986 ; rw_96x8_sync:U2|RW~938  ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 0.000        ; 0.385      ; 2.515      ;
; 1.990 ; rw_96x8_sync:U2|RW~1694 ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 0.000        ; 0.379      ; 2.513      ;
; 1.990 ; rw_96x8_sync:U2|RW~367  ; rw_96x8_sync:U2|data_out[6] ; clk          ; clk         ; 0.000        ; 0.403      ; 2.537      ;
; 1.995 ; rw_96x8_sync:U2|RW~2058 ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 0.000        ; 0.100      ; 2.239      ;
; 1.997 ; rw_96x8_sync:U2|RW~1926 ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 0.000        ; 0.379      ; 2.520      ;
; 1.999 ; rw_96x8_sync:U2|RW~293  ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 0.000        ; 0.398      ; 2.541      ;
; 1.999 ; rw_96x8_sync:U2|RW~618  ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 0.000        ; 0.386      ; 2.529      ;
; 2.002 ; rw_96x8_sync:U2|RW~1071 ; rw_96x8_sync:U2|data_out[6] ; clk          ; clk         ; 0.000        ; 0.416      ; 2.562      ;
; 2.021 ; rw_96x8_sync:U2|RW~1227 ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 0.000        ; 0.406      ; 2.571      ;
; 2.036 ; rw_96x8_sync:U2|RW~1600 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.093      ; 2.273      ;
; 2.037 ; rw_96x8_sync:U2|RW~1696 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.384      ; 2.565      ;
; 2.039 ; rw_96x8_sync:U2|RW~1959 ; rw_96x8_sync:U2|data_out[6] ; clk          ; clk         ; 0.000        ; 0.384      ; 2.567      ;
; 2.042 ; rw_96x8_sync:U2|RW~1353 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 0.000        ; 0.401      ; 2.587      ;
; 2.044 ; rw_96x8_sync:U2|RW~1492 ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 0.000        ; 0.381      ; 2.569      ;
; 2.045 ; rw_96x8_sync:U2|RW~2016 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.387      ; 2.576      ;
; 2.045 ; rw_96x8_sync:U2|RW~2029 ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 0.000        ; 0.398      ; 2.587      ;
; 2.046 ; rw_96x8_sync:U2|RW~1445 ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 0.000        ; 0.396      ; 2.586      ;
; 2.049 ; rw_96x8_sync:U2|RW~2062 ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 0.000        ; 0.092      ; 2.285      ;
; 2.049 ; rw_96x8_sync:U2|RW~1770 ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 0.000        ; 0.389      ; 2.582      ;
; 2.050 ; rw_96x8_sync:U2|RW~1950 ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 0.000        ; 0.399      ; 2.593      ;
; 2.051 ; rw_96x8_sync:U2|RW~377  ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 0.000        ; 0.401      ; 2.596      ;
; 2.053 ; rw_96x8_sync:U2|RW~1427 ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 0.000        ; 0.393      ; 2.590      ;
; 2.053 ; rw_96x8_sync:U2|RW~1558 ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 0.000        ; 0.096      ; 2.293      ;
; 2.053 ; rw_96x8_sync:U2|RW~1387 ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 0.000        ; 0.407      ; 2.604      ;
; 2.058 ; rw_96x8_sync:U2|RW~1758 ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 0.000        ; 0.381      ; 2.583      ;
; 2.059 ; rw_96x8_sync:U2|RW~1516 ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 0.000        ; 0.405      ; 2.608      ;
; 2.061 ; rw_96x8_sync:U2|RW~1376 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.383      ; 2.588      ;
; 2.061 ; rw_96x8_sync:U2|RW~189  ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 0.000        ; 0.386      ; 2.591      ;
; 2.063 ; rw_96x8_sync:U2|RW~885  ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 0.000        ; 0.379      ; 2.586      ;
; 2.067 ; rw_96x8_sync:U2|RW~1769 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 0.000        ; 0.380      ; 2.591      ;
; 2.071 ; rw_96x8_sync:U2|RW~1435 ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 0.000        ; 0.393      ; 2.608      ;
; 2.084 ; rw_96x8_sync:U2|RW~484  ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 0.000        ; 0.383      ; 2.611      ;
; 2.088 ; rw_96x8_sync:U2|RW~1949 ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 0.000        ; 0.386      ; 2.618      ;
; 2.090 ; rw_96x8_sync:U2|RW~1414 ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 0.000        ; 0.088      ; 2.322      ;
; 2.090 ; rw_96x8_sync:U2|RW~521  ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 0.000        ; 0.412      ; 2.646      ;
; 2.091 ; rw_96x8_sync:U2|RW~1540 ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 0.000        ; 0.398      ; 2.633      ;
; 2.093 ; rw_96x8_sync:U2|RW~2030 ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 0.000        ; 0.385      ; 2.622      ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                           ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:U3|port_out_00[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:U3|port_out_00[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:U3|port_out_00[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:U3|port_out_00[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:U3|port_out_00[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:U3|port_out_00[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:U3|port_out_00[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:U3|port_out_00[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:U3|port_out_01[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:U3|port_out_01[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:U3|port_out_01[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:U3|port_out_01[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:U3|port_out_01[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:U3|port_out_01[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:U3|port_out_01[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:U3|port_out_01[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:U1|data_out[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:U1|data_out[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:U1|data_out[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:U1|data_out[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:U1|data_out[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:U1|data_out[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:U1|data_out[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~100         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1000        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1001        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1002        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1003        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1004        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1005        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1006        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1007        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1008        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1009        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~101         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1010        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1011        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1012        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1013        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1014        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1015        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1016        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1017        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1018        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1019        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~102         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1020        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1021        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1022        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1023        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1024        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1025        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1026        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1027        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1028        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1029        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~103         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1030        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1031        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1032        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1033        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1034        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1035        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1036        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1037        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1038        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1039        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~104         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1040        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1041        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1042        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1043        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1044        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1045        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1046        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1047        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1048        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1049        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~105         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1050        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1051        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1052        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1053        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1054        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1055        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1056        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1057        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1058        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1059        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~106         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1060        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1061        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1062        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1063        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1064        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1065        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1066        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1067        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1068        ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; address[*]  ; clk        ; 8.543 ; 8.842 ; Rise       ; clk             ;
;  address[0] ; clk        ; 7.882 ; 8.286 ; Rise       ; clk             ;
;  address[1] ; clk        ; 8.272 ; 8.782 ; Rise       ; clk             ;
;  address[2] ; clk        ; 7.542 ; 8.049 ; Rise       ; clk             ;
;  address[3] ; clk        ; 7.700 ; 8.115 ; Rise       ; clk             ;
;  address[4] ; clk        ; 6.122 ; 6.131 ; Rise       ; clk             ;
;  address[5] ; clk        ; 8.543 ; 8.842 ; Rise       ; clk             ;
;  address[6] ; clk        ; 8.127 ; 8.441 ; Rise       ; clk             ;
;  address[7] ; clk        ; 6.455 ; 6.637 ; Rise       ; clk             ;
; data_in[*]  ; clk        ; 4.492 ; 4.889 ; Rise       ; clk             ;
;  data_in[0] ; clk        ; 3.203 ; 3.651 ; Rise       ; clk             ;
;  data_in[1] ; clk        ; 3.171 ; 3.680 ; Rise       ; clk             ;
;  data_in[2] ; clk        ; 4.492 ; 4.889 ; Rise       ; clk             ;
;  data_in[3] ; clk        ; 3.458 ; 3.875 ; Rise       ; clk             ;
;  data_in[4] ; clk        ; 3.316 ; 3.829 ; Rise       ; clk             ;
;  data_in[5] ; clk        ; 3.564 ; 4.024 ; Rise       ; clk             ;
;  data_in[6] ; clk        ; 3.240 ; 3.705 ; Rise       ; clk             ;
;  data_in[7] ; clk        ; 3.543 ; 4.055 ; Rise       ; clk             ;
; writen      ; clk        ; 4.952 ; 5.358 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clk        ; 0.229  ; 0.130  ; Rise       ; clk             ;
;  address[0] ; clk        ; -0.902 ; -1.284 ; Rise       ; clk             ;
;  address[1] ; clk        ; -1.469 ; -1.834 ; Rise       ; clk             ;
;  address[2] ; clk        ; -1.180 ; -1.526 ; Rise       ; clk             ;
;  address[3] ; clk        ; -1.765 ; -2.102 ; Rise       ; clk             ;
;  address[4] ; clk        ; 0.229  ; 0.130  ; Rise       ; clk             ;
;  address[5] ; clk        ; -1.713 ; -2.108 ; Rise       ; clk             ;
;  address[6] ; clk        ; -1.742 ; -2.181 ; Rise       ; clk             ;
;  address[7] ; clk        ; 0.087  ; 0.036  ; Rise       ; clk             ;
; data_in[*]  ; clk        ; -0.748 ; -1.078 ; Rise       ; clk             ;
;  data_in[0] ; clk        ; -0.748 ; -1.078 ; Rise       ; clk             ;
;  data_in[1] ; clk        ; -0.767 ; -1.103 ; Rise       ; clk             ;
;  data_in[2] ; clk        ; -1.025 ; -1.372 ; Rise       ; clk             ;
;  data_in[3] ; clk        ; -1.291 ; -1.681 ; Rise       ; clk             ;
;  data_in[4] ; clk        ; -0.875 ; -1.236 ; Rise       ; clk             ;
;  data_in[5] ; clk        ; -0.801 ; -1.153 ; Rise       ; clk             ;
;  data_in[6] ; clk        ; -0.919 ; -1.268 ; Rise       ; clk             ;
;  data_in[7] ; clk        ; -0.957 ; -1.314 ; Rise       ; clk             ;
; writen      ; clk        ; -1.667 ; -2.041 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clk        ; 8.669 ; 8.611 ; Rise       ; clk             ;
;  data_out[0]    ; clk        ; 6.764 ; 6.779 ; Rise       ; clk             ;
;  data_out[1]    ; clk        ; 7.523 ; 7.497 ; Rise       ; clk             ;
;  data_out[2]    ; clk        ; 6.873 ; 6.800 ; Rise       ; clk             ;
;  data_out[3]    ; clk        ; 7.022 ; 6.924 ; Rise       ; clk             ;
;  data_out[4]    ; clk        ; 7.574 ; 7.517 ; Rise       ; clk             ;
;  data_out[5]    ; clk        ; 8.669 ; 8.611 ; Rise       ; clk             ;
;  data_out[6]    ; clk        ; 7.256 ; 7.163 ; Rise       ; clk             ;
;  data_out[7]    ; clk        ; 7.510 ; 7.408 ; Rise       ; clk             ;
; port_out_00[*]  ; clk        ; 6.227 ; 6.302 ; Rise       ; clk             ;
;  port_out_00[0] ; clk        ; 5.053 ; 5.026 ; Rise       ; clk             ;
;  port_out_00[1] ; clk        ; 5.352 ; 5.290 ; Rise       ; clk             ;
;  port_out_00[2] ; clk        ; 5.025 ; 4.997 ; Rise       ; clk             ;
;  port_out_00[3] ; clk        ; 5.199 ; 5.157 ; Rise       ; clk             ;
;  port_out_00[4] ; clk        ; 5.198 ; 5.155 ; Rise       ; clk             ;
;  port_out_00[5] ; clk        ; 6.227 ; 6.302 ; Rise       ; clk             ;
;  port_out_00[6] ; clk        ; 5.355 ; 5.282 ; Rise       ; clk             ;
;  port_out_00[7] ; clk        ; 5.517 ; 5.437 ; Rise       ; clk             ;
; port_out_01[*]  ; clk        ; 5.850 ; 5.922 ; Rise       ; clk             ;
;  port_out_01[0] ; clk        ; 5.343 ; 5.265 ; Rise       ; clk             ;
;  port_out_01[1] ; clk        ; 5.149 ; 5.090 ; Rise       ; clk             ;
;  port_out_01[2] ; clk        ; 5.369 ; 5.308 ; Rise       ; clk             ;
;  port_out_01[3] ; clk        ; 5.343 ; 5.265 ; Rise       ; clk             ;
;  port_out_01[4] ; clk        ; 5.219 ; 5.174 ; Rise       ; clk             ;
;  port_out_01[5] ; clk        ; 5.370 ; 5.281 ; Rise       ; clk             ;
;  port_out_01[6] ; clk        ; 5.850 ; 5.922 ; Rise       ; clk             ;
;  port_out_01[7] ; clk        ; 5.362 ; 5.299 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clk        ; 6.281 ; 6.193 ; Rise       ; clk             ;
;  data_out[0]    ; clk        ; 6.556 ; 6.558 ; Rise       ; clk             ;
;  data_out[1]    ; clk        ; 6.692 ; 6.624 ; Rise       ; clk             ;
;  data_out[2]    ; clk        ; 6.309 ; 6.225 ; Rise       ; clk             ;
;  data_out[3]    ; clk        ; 6.281 ; 6.193 ; Rise       ; clk             ;
;  data_out[4]    ; clk        ; 6.515 ; 6.416 ; Rise       ; clk             ;
;  data_out[5]    ; clk        ; 7.642 ; 7.588 ; Rise       ; clk             ;
;  data_out[6]    ; clk        ; 6.381 ; 6.297 ; Rise       ; clk             ;
;  data_out[7]    ; clk        ; 6.699 ; 6.607 ; Rise       ; clk             ;
; port_out_00[*]  ; clk        ; 4.931 ; 4.901 ; Rise       ; clk             ;
;  port_out_00[0] ; clk        ; 4.958 ; 4.930 ; Rise       ; clk             ;
;  port_out_00[1] ; clk        ; 5.245 ; 5.183 ; Rise       ; clk             ;
;  port_out_00[2] ; clk        ; 4.931 ; 4.901 ; Rise       ; clk             ;
;  port_out_00[3] ; clk        ; 5.099 ; 5.056 ; Rise       ; clk             ;
;  port_out_00[4] ; clk        ; 5.097 ; 5.054 ; Rise       ; clk             ;
;  port_out_00[5] ; clk        ; 6.135 ; 6.210 ; Rise       ; clk             ;
;  port_out_00[6] ; clk        ; 5.248 ; 5.176 ; Rise       ; clk             ;
;  port_out_00[7] ; clk        ; 5.402 ; 5.324 ; Rise       ; clk             ;
; port_out_01[*]  ; clk        ; 5.049 ; 4.990 ; Rise       ; clk             ;
;  port_out_01[0] ; clk        ; 5.236 ; 5.158 ; Rise       ; clk             ;
;  port_out_01[1] ; clk        ; 5.049 ; 4.990 ; Rise       ; clk             ;
;  port_out_01[2] ; clk        ; 5.261 ; 5.200 ; Rise       ; clk             ;
;  port_out_01[3] ; clk        ; 5.236 ; 5.158 ; Rise       ; clk             ;
;  port_out_01[4] ; clk        ; 5.118 ; 5.073 ; Rise       ; clk             ;
;  port_out_01[5] ; clk        ; 5.261 ; 5.173 ; Rise       ; clk             ;
;  port_out_01[6] ; clk        ; 5.728 ; 5.797 ; Rise       ; clk             ;
;  port_out_01[7] ; clk        ; 5.252 ; 5.190 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; address[0]    ; data_out[0] ; 10.040 ; 9.242  ; 9.762  ; 10.537 ;
; address[0]    ; data_out[1] ; 10.383 ; 10.352 ; 10.796 ; 10.734 ;
; address[0]    ; data_out[2] ; 10.446 ; 10.268 ; 10.731 ; 10.700 ;
; address[0]    ; data_out[3] ; 10.428 ; 10.384 ; 10.815 ; 10.705 ;
; address[0]    ; data_out[4] ; 10.368 ; 10.205 ; 10.694 ; 10.679 ;
; address[0]    ; data_out[5] ; 12.202 ; 12.104 ; 12.497 ; 12.473 ;
; address[0]    ; data_out[6] ; 10.430 ; 10.391 ; 10.816 ; 10.711 ;
; address[0]    ; data_out[7] ; 10.718 ; 10.666 ; 11.076 ; 10.974 ;
; address[1]    ; data_out[0] ; 9.495  ; 9.850  ; 10.233 ; 9.832  ;
; address[1]    ; data_out[1] ; 10.148 ; 10.117 ; 10.477 ; 10.415 ;
; address[1]    ; data_out[2] ; 10.211 ; 10.033 ; 10.412 ; 10.381 ;
; address[1]    ; data_out[3] ; 10.193 ; 10.149 ; 10.496 ; 10.386 ;
; address[1]    ; data_out[4] ; 10.133 ; 9.970  ; 10.375 ; 10.360 ;
; address[1]    ; data_out[5] ; 11.967 ; 11.869 ; 12.178 ; 12.154 ;
; address[1]    ; data_out[6] ; 10.195 ; 10.156 ; 10.497 ; 10.392 ;
; address[1]    ; data_out[7] ; 10.483 ; 10.431 ; 10.757 ; 10.655 ;
; address[2]    ; data_out[0] ; 10.318 ; 10.693 ; 11.093 ; 10.707 ;
; address[2]    ; data_out[1] ; 10.971 ; 10.940 ; 11.352 ; 11.290 ;
; address[2]    ; data_out[2] ; 11.034 ; 10.856 ; 11.287 ; 11.256 ;
; address[2]    ; data_out[3] ; 11.016 ; 10.972 ; 11.371 ; 11.261 ;
; address[2]    ; data_out[4] ; 10.956 ; 10.793 ; 11.250 ; 11.235 ;
; address[2]    ; data_out[5] ; 12.790 ; 12.692 ; 13.053 ; 13.029 ;
; address[2]    ; data_out[6] ; 11.018 ; 10.979 ; 11.372 ; 11.267 ;
; address[2]    ; data_out[7] ; 11.306 ; 11.254 ; 11.632 ; 11.530 ;
; address[3]    ; data_out[0] ; 10.395 ; 10.770 ; 11.120 ; 10.734 ;
; address[3]    ; data_out[1] ; 11.048 ; 11.017 ; 11.379 ; 11.317 ;
; address[3]    ; data_out[2] ; 11.111 ; 10.933 ; 11.314 ; 11.283 ;
; address[3]    ; data_out[3] ; 11.093 ; 11.049 ; 11.398 ; 11.288 ;
; address[3]    ; data_out[4] ; 11.033 ; 10.870 ; 11.277 ; 11.262 ;
; address[3]    ; data_out[5] ; 12.867 ; 12.769 ; 13.080 ; 13.056 ;
; address[3]    ; data_out[6] ; 11.095 ; 11.056 ; 11.399 ; 11.294 ;
; address[3]    ; data_out[7] ; 11.383 ; 11.331 ; 11.659 ; 11.557 ;
; address[4]    ; data_out[0] ; 6.829  ;        ;        ; 6.818  ;
; address[4]    ; data_out[1] ; 7.551  ; 7.489  ; 7.611  ; 7.580  ;
; address[4]    ; data_out[2] ; 7.486  ; 7.455  ; 7.674  ; 7.496  ;
; address[4]    ; data_out[3] ; 7.570  ; 7.460  ; 7.656  ; 7.612  ;
; address[4]    ; data_out[4] ; 7.449  ; 7.434  ; 7.596  ; 7.433  ;
; address[4]    ; data_out[5] ; 9.252  ; 9.228  ; 9.430  ; 9.332  ;
; address[4]    ; data_out[6] ; 7.571  ; 7.466  ; 7.658  ; 7.619  ;
; address[4]    ; data_out[7] ; 7.831  ; 7.729  ; 7.946  ; 7.894  ;
; address[5]    ; data_out[0] ; 10.960 ; 10.574 ; 11.044 ; 11.419 ;
; address[5]    ; data_out[1] ; 11.219 ; 11.157 ; 11.697 ; 11.666 ;
; address[5]    ; data_out[2] ; 11.154 ; 11.123 ; 11.760 ; 11.582 ;
; address[5]    ; data_out[3] ; 11.238 ; 11.128 ; 11.742 ; 11.698 ;
; address[5]    ; data_out[4] ; 11.117 ; 11.102 ; 11.682 ; 11.519 ;
; address[5]    ; data_out[5] ; 12.920 ; 12.896 ; 13.516 ; 13.418 ;
; address[5]    ; data_out[6] ; 11.239 ; 11.134 ; 11.744 ; 11.705 ;
; address[5]    ; data_out[7] ; 11.499 ; 11.397 ; 12.032 ; 11.980 ;
; address[6]    ; data_out[0] ; 10.456 ; 10.070 ; 10.585 ; 10.960 ;
; address[6]    ; data_out[1] ; 10.715 ; 10.653 ; 11.238 ; 11.207 ;
; address[6]    ; data_out[2] ; 10.650 ; 10.619 ; 11.301 ; 11.123 ;
; address[6]    ; data_out[3] ; 10.734 ; 10.624 ; 11.283 ; 11.239 ;
; address[6]    ; data_out[4] ; 10.613 ; 10.598 ; 11.223 ; 11.060 ;
; address[6]    ; data_out[5] ; 12.416 ; 12.392 ; 13.057 ; 12.959 ;
; address[6]    ; data_out[6] ; 10.735 ; 10.630 ; 11.285 ; 11.246 ;
; address[6]    ; data_out[7] ; 10.995 ; 10.893 ; 11.573 ; 11.521 ;
; address[7]    ; data_out[0] ; 9.395  ; 8.994  ; 9.073  ; 9.427  ;
; address[7]    ; data_out[1] ; 9.639  ; 9.577  ; 9.726  ; 9.695  ;
; address[7]    ; data_out[2] ; 9.574  ; 9.543  ; 9.789  ; 9.611  ;
; address[7]    ; data_out[3] ; 9.658  ; 9.548  ; 9.771  ; 9.727  ;
; address[7]    ; data_out[4] ; 9.537  ; 9.522  ; 9.711  ; 9.548  ;
; address[7]    ; data_out[5] ; 11.340 ; 11.316 ; 11.545 ; 11.447 ;
; address[7]    ; data_out[6] ; 9.659  ; 9.554  ; 9.773  ; 9.734  ;
; address[7]    ; data_out[7] ; 9.919  ; 9.817  ; 10.061 ; 10.009 ;
; port_in_00[0] ; data_out[0] ; 6.437  ;        ;        ; 6.741  ;
; port_in_00[1] ; data_out[1] ; 6.403  ;        ;        ; 6.703  ;
; port_in_00[2] ; data_out[2] ; 6.599  ;        ;        ; 6.921  ;
; port_in_00[3] ; data_out[3] ; 6.331  ;        ;        ; 6.624  ;
; port_in_00[4] ; data_out[4] ; 6.218  ;        ;        ; 6.476  ;
; port_in_00[5] ; data_out[5] ; 6.226  ;        ;        ; 6.519  ;
; port_in_00[6] ; data_out[6] ; 6.107  ;        ;        ; 6.408  ;
; port_in_00[7] ; data_out[7] ; 6.562  ;        ;        ; 6.832  ;
; port_in_01[0] ; data_out[0] ; 7.220  ;        ;        ; 7.575  ;
; port_in_01[1] ; data_out[1] ; 6.059  ;        ;        ; 6.343  ;
; port_in_01[2] ; data_out[2] ; 5.856  ;        ;        ; 6.098  ;
; port_in_01[3] ; data_out[3] ; 6.385  ;        ;        ; 6.662  ;
; port_in_01[4] ; data_out[4] ; 5.661  ;        ;        ; 5.913  ;
; port_in_01[5] ; data_out[5] ; 7.048  ;        ;        ; 7.369  ;
; port_in_01[6] ; data_out[6] ; 6.044  ;        ;        ; 6.335  ;
; port_in_01[7] ; data_out[7] ; 6.639  ;        ;        ; 6.938  ;
+---------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; address[0]    ; data_out[0] ; 9.390  ; 8.978  ; 9.483  ; 9.780  ;
; address[0]    ; data_out[1] ; 9.083  ; 8.988  ; 9.564  ; 9.463  ;
; address[0]    ; data_out[2] ; 9.187  ; 9.107  ; 9.701  ; 9.561  ;
; address[0]    ; data_out[3] ; 9.257  ; 9.162  ; 9.721  ; 9.661  ;
; address[0]    ; data_out[4] ; 9.152  ; 9.088  ; 9.627  ; 9.503  ;
; address[0]    ; data_out[5] ; 10.793 ; 10.668 ; 11.135 ; 11.137 ;
; address[0]    ; data_out[6] ; 9.259  ; 9.168  ; 9.723  ; 9.667  ;
; address[0]    ; data_out[7] ; 9.509  ; 9.410  ; 9.971  ; 9.926  ;
; address[1]    ; data_out[0] ; 9.163  ; 8.751  ; 9.176  ; 9.473  ;
; address[1]    ; data_out[1] ; 8.898  ; 8.797  ; 9.272  ; 9.177  ;
; address[1]    ; data_out[2] ; 9.035  ; 8.895  ; 9.376  ; 9.296  ;
; address[1]    ; data_out[3] ; 9.055  ; 8.995  ; 9.446  ; 9.351  ;
; address[1]    ; data_out[4] ; 8.961  ; 8.837  ; 9.341  ; 9.277  ;
; address[1]    ; data_out[5] ; 10.566 ; 10.441 ; 10.828 ; 10.830 ;
; address[1]    ; data_out[6] ; 9.057  ; 9.001  ; 9.448  ; 9.357  ;
; address[1]    ; data_out[7] ; 9.305  ; 9.260  ; 9.698  ; 9.599  ;
; address[2]    ; data_out[0] ; 9.951  ; 9.539  ; 10.015 ; 10.312 ;
; address[2]    ; data_out[1] ; 9.707  ; 9.606  ; 10.100 ; 10.005 ;
; address[2]    ; data_out[2] ; 9.844  ; 9.704  ; 10.204 ; 10.124 ;
; address[2]    ; data_out[3] ; 9.864  ; 9.804  ; 10.274 ; 10.179 ;
; address[2]    ; data_out[4] ; 9.770  ; 9.646  ; 10.169 ; 10.105 ;
; address[2]    ; data_out[5] ; 11.354 ; 11.229 ; 11.667 ; 11.669 ;
; address[2]    ; data_out[6] ; 9.866  ; 9.810  ; 10.276 ; 10.185 ;
; address[2]    ; data_out[7] ; 10.114 ; 10.069 ; 10.526 ; 10.427 ;
; address[3]    ; data_out[0] ; 10.026 ; 9.614  ; 10.041 ; 10.338 ;
; address[3]    ; data_out[1] ; 9.782  ; 9.681  ; 10.126 ; 10.031 ;
; address[3]    ; data_out[2] ; 9.919  ; 9.779  ; 10.230 ; 10.150 ;
; address[3]    ; data_out[3] ; 9.939  ; 9.879  ; 10.300 ; 10.205 ;
; address[3]    ; data_out[4] ; 9.845  ; 9.721  ; 10.195 ; 10.131 ;
; address[3]    ; data_out[5] ; 11.429 ; 11.304 ; 11.693 ; 11.695 ;
; address[3]    ; data_out[6] ; 9.941  ; 9.885  ; 10.302 ; 10.211 ;
; address[3]    ; data_out[7] ; 10.189 ; 10.144 ; 10.552 ; 10.453 ;
; address[4]    ; data_out[0] ; 6.182  ;        ;        ; 6.137  ;
; address[4]    ; data_out[1] ; 6.231  ; 6.136  ; 6.380  ; 6.279  ;
; address[4]    ; data_out[2] ; 6.335  ; 6.255  ; 6.517  ; 6.377  ;
; address[4]    ; data_out[3] ; 6.405  ; 6.310  ; 6.537  ; 6.477  ;
; address[4]    ; data_out[4] ; 6.300  ; 6.236  ; 6.443  ; 6.319  ;
; address[4]    ; data_out[5] ; 8.001  ; 8.004  ; 8.140  ; 8.015  ;
; address[4]    ; data_out[6] ; 6.407  ; 6.316  ; 6.539  ; 6.483  ;
; address[4]    ; data_out[7] ; 6.657  ; 6.558  ; 6.787  ; 6.742  ;
; address[5]    ; data_out[0] ; 8.734  ; 8.681  ; 9.160  ; 9.118  ;
; address[5]    ; data_out[1] ; 9.076  ; 9.008  ; 9.561  ; 9.493  ;
; address[5]    ; data_out[2] ; 9.195  ; 9.111  ; 9.679  ; 9.577  ;
; address[5]    ; data_out[3] ; 9.092  ; 9.004  ; 9.592  ; 9.501  ;
; address[5]    ; data_out[4] ; 9.148  ; 9.053  ; 9.637  ; 9.523  ;
; address[5]    ; data_out[5] ; 10.167 ; 10.083 ; 10.623 ; 10.533 ;
; address[5]    ; data_out[6] ; 8.899  ; 8.812  ; 9.383  ; 9.293  ;
; address[5]    ; data_out[7] ; 9.325  ; 9.233  ; 9.814  ; 9.716  ;
; address[6]    ; data_out[0] ; 8.343  ; 8.290  ; 8.775  ; 8.733  ;
; address[6]    ; data_out[1] ; 9.010  ; 8.942  ; 9.500  ; 9.432  ;
; address[6]    ; data_out[2] ; 9.129  ; 9.045  ; 9.618  ; 9.516  ;
; address[6]    ; data_out[3] ; 9.026  ; 8.938  ; 9.531  ; 9.440  ;
; address[6]    ; data_out[4] ; 9.082  ; 8.987  ; 9.576  ; 9.462  ;
; address[6]    ; data_out[5] ; 10.101 ; 10.017 ; 10.562 ; 10.472 ;
; address[6]    ; data_out[6] ; 8.833  ; 8.746  ; 9.322  ; 9.232  ;
; address[6]    ; data_out[7] ; 9.259  ; 9.167  ; 9.753  ; 9.655  ;
; address[7]    ; data_out[0] ; 5.642  ; 6.781  ; 6.850  ; 5.640  ;
; address[7]    ; data_out[1] ; 6.797  ; 6.696  ; 6.783  ; 6.688  ;
; address[7]    ; data_out[2] ; 6.808  ; 6.724  ; 6.842  ; 6.746  ;
; address[7]    ; data_out[3] ; 6.687  ; 6.599  ; 6.718  ; 6.626  ;
; address[7]    ; data_out[4] ; 6.759  ; 6.677  ; 6.793  ; 6.685  ;
; address[7]    ; data_out[5] ; 7.630  ; 7.505  ; 7.611  ; 7.613  ;
; address[7]    ; data_out[6] ; 6.776  ; 6.686  ; 6.792  ; 6.708  ;
; address[7]    ; data_out[7] ; 6.936  ; 6.844  ; 6.971  ; 6.877  ;
; port_in_00[0] ; data_out[0] ; 6.285  ;        ;        ; 6.582  ;
; port_in_00[1] ; data_out[1] ; 6.252  ;        ;        ; 6.544  ;
; port_in_00[2] ; data_out[2] ; 6.439  ;        ;        ; 6.752  ;
; port_in_00[3] ; data_out[3] ; 6.183  ;        ;        ; 6.470  ;
; port_in_00[4] ; data_out[4] ; 6.075  ;        ;        ; 6.327  ;
; port_in_00[5] ; data_out[5] ; 6.084  ;        ;        ; 6.370  ;
; port_in_00[6] ; data_out[6] ; 5.968  ;        ;        ; 6.261  ;
; port_in_00[7] ; data_out[7] ; 6.403  ;        ;        ; 6.667  ;
; port_in_01[0] ; data_out[0] ; 6.979  ;        ;        ; 7.308  ;
; port_in_01[1] ; data_out[1] ; 5.923  ;        ;        ; 6.199  ;
; port_in_01[2] ; data_out[2] ; 5.727  ;        ;        ; 5.964  ;
; port_in_01[3] ; data_out[3] ; 6.240  ;        ;        ; 6.509  ;
; port_in_01[4] ; data_out[4] ; 5.540  ;        ;        ; 5.787  ;
; port_in_01[5] ; data_out[5] ; 6.871  ;        ;        ; 7.184  ;
; port_in_01[6] ; data_out[6] ; 5.908  ;        ;        ; 6.191  ;
; port_in_01[7] ; data_out[7] ; 6.469  ;        ;        ; 6.753  ;
+---------------+-------------+--------+--------+--------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.304 ; -17.881           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.707 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -2202.801                       ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                    ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -2.304 ; rw_96x8_sync:U2|RW~1878 ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 1.000        ; 0.152      ; 3.443      ;
; -2.303 ; rw_96x8_sync:U2|RW~1834 ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.164      ; 3.454      ;
; -2.301 ; rw_96x8_sync:U2|RW~2010 ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.446      ;
; -2.287 ; rw_96x8_sync:U2|RW~1644 ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 1.000        ; 0.148      ; 3.422      ;
; -2.281 ; rw_96x8_sync:U2|RW~1771 ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.426      ;
; -2.276 ; rw_96x8_sync:U2|RW~2009 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 1.000        ; 0.151      ; 3.414      ;
; -2.255 ; rw_96x8_sync:U2|RW~1962 ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.154      ; 3.396      ;
; -2.253 ; rw_96x8_sync:U2|RW~1094 ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.398      ;
; -2.238 ; rw_96x8_sync:U2|RW~866  ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.147      ; 3.372      ;
; -2.233 ; rw_96x8_sync:U2|RW~974  ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 1.000        ; 0.154      ; 3.374      ;
; -2.233 ; rw_96x8_sync:U2|RW~994  ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.160      ; 3.380      ;
; -2.225 ; rw_96x8_sync:U2|RW~1881 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 1.000        ; 0.147      ; 3.359      ;
; -2.210 ; rw_96x8_sync:U2|RW~860  ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 1.000        ; 0.143      ; 3.340      ;
; -2.208 ; rw_96x8_sync:U2|RW~1969 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 1.000        ; 0.149      ; 3.344      ;
; -2.204 ; rw_96x8_sync:U2|RW~1721 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 1.000        ; 0.154      ; 3.345      ;
; -2.196 ; rw_96x8_sync:U2|RW~794  ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.153      ; 3.336      ;
; -2.192 ; rw_96x8_sync:U2|RW~1005 ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 1.000        ; 0.142      ; 3.321      ;
; -2.192 ; rw_96x8_sync:U2|RW~565  ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 1.000        ; 0.137      ; 3.316      ;
; -2.189 ; rw_96x8_sync:U2|RW~1948 ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 1.000        ; 0.146      ; 3.322      ;
; -2.182 ; rw_96x8_sync:U2|RW~1649 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 1.000        ; 0.151      ; 3.320      ;
; -2.167 ; rw_96x8_sync:U2|RW~1820 ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 1.000        ; 0.146      ; 3.300      ;
; -2.161 ; rw_96x8_sync:U2|RW~1150 ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 1.000        ; 0.152      ; 3.300      ;
; -2.157 ; rw_96x8_sync:U2|RW~874  ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.148      ; 3.292      ;
; -2.140 ; rw_96x8_sync:U2|RW~810  ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.154      ; 3.281      ;
; -2.137 ; rw_96x8_sync:U2|RW~140  ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 1.000        ; 0.149      ; 3.273      ;
; -2.131 ; rw_96x8_sync:U2|RW~1745 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 1.000        ; 0.149      ; 3.267      ;
; -2.129 ; rw_96x8_sync:U2|RW~559  ; rw_96x8_sync:U2|data_out[6] ; clk          ; clk         ; 1.000        ; 0.148      ; 3.264      ;
; -2.128 ; rw_96x8_sync:U2|RW~863  ; rw_96x8_sync:U2|data_out[6] ; clk          ; clk         ; 1.000        ; 0.145      ; 3.260      ;
; -2.126 ; rw_96x8_sync:U2|RW~1259 ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.271      ;
; -2.116 ; rw_96x8_sync:U2|RW~1684 ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 1.000        ; 0.154      ; 3.257      ;
; -2.109 ; rw_96x8_sync:U2|RW~1448 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 1.000        ; 0.153      ; 3.249      ;
; -2.108 ; rw_96x8_sync:U2|RW~978  ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.159      ; 3.254      ;
; -2.108 ; rw_96x8_sync:U2|RW~965  ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 1.000        ; 0.137      ; 3.232      ;
; -2.100 ; rw_96x8_sync:U2|RW~1857 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 1.000        ; 0.150      ; 3.237      ;
; -2.098 ; rw_96x8_sync:U2|RW~890  ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.240      ;
; -2.097 ; rw_96x8_sync:U2|RW~357  ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 1.000        ; 0.161      ; 3.245      ;
; -2.096 ; rw_96x8_sync:U2|RW~1846 ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 1.000        ; 0.134      ; 3.217      ;
; -2.094 ; rw_96x8_sync:U2|RW~998  ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.239      ;
; -2.094 ; rw_96x8_sync:U2|RW~1466 ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.152      ; 3.233      ;
; -2.092 ; rw_96x8_sync:U2|RW~1765 ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.234      ;
; -2.091 ; rw_96x8_sync:U2|RW~1093 ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 1.000        ; 0.140      ; 3.218      ;
; -2.087 ; rw_96x8_sync:U2|RW~70   ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 1.000        ; 0.161      ; 3.235      ;
; -2.077 ; rw_96x8_sync:U2|RW~616  ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 1.000        ; 0.161      ; 3.225      ;
; -2.077 ; rw_96x8_sync:U2|RW~1159 ; rw_96x8_sync:U2|data_out[6] ; clk          ; clk         ; 1.000        ; 0.157      ; 3.221      ;
; -2.077 ; rw_96x8_sync:U2|RW~850  ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.135      ; 3.199      ;
; -2.076 ; rw_96x8_sync:U2|RW~241  ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 1.000        ; 0.157      ; 3.220      ;
; -2.076 ; rw_96x8_sync:U2|RW~1358 ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 1.000        ; 0.152      ; 3.215      ;
; -2.074 ; rw_96x8_sync:U2|RW~1502 ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 1.000        ; 0.152      ; 3.213      ;
; -2.071 ; rw_96x8_sync:U2|RW~802  ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.156      ; 3.214      ;
; -2.069 ; rw_96x8_sync:U2|RW~369  ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 1.000        ; 0.159      ; 3.215      ;
; -2.065 ; rw_96x8_sync:U2|RW~431  ; rw_96x8_sync:U2|data_out[6] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.207      ;
; -2.064 ; rw_96x8_sync:U2|RW~710  ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.206      ;
; -2.064 ; rw_96x8_sync:U2|RW~817  ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 1.000        ; 0.149      ; 3.200      ;
; -2.057 ; rw_96x8_sync:U2|RW~833  ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 1.000        ; 0.150      ; 3.194      ;
; -2.056 ; rw_96x8_sync:U2|RW~1143 ; rw_96x8_sync:U2|data_out[6] ; clk          ; clk         ; 1.000        ; 0.157      ; 3.200      ;
; -2.054 ; rw_96x8_sync:U2|RW~821  ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 1.000        ; 0.136      ; 3.177      ;
; -2.052 ; rw_96x8_sync:U2|RW~434  ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.163      ; 3.202      ;
; -2.047 ; rw_96x8_sync:U2|RW~1597 ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 1.000        ; 0.156      ; 3.190      ;
; -2.047 ; rw_96x8_sync:U2|RW~851  ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 1.000        ; 0.135      ; 3.169      ;
; -2.046 ; rw_96x8_sync:U2|RW~1221 ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 1.000        ; 0.143      ; 3.176      ;
; -2.043 ; rw_96x8_sync:U2|RW~450  ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.162      ; 3.192      ;
; -2.043 ; rw_96x8_sync:U2|RW~415  ; rw_96x8_sync:U2|data_out[6] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.185      ;
; -2.039 ; rw_96x8_sync:U2|RW~1484 ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 1.000        ; 0.148      ; 3.174      ;
; -2.038 ; rw_96x8_sync:U2|RW~1960 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 1.000        ; 0.156      ; 3.181      ;
; -2.038 ; rw_96x8_sync:U2|RW~460  ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 1.000        ; 0.147      ; 3.172      ;
; -2.038 ; rw_96x8_sync:U2|RW~907  ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 1.000        ; 0.148      ; 3.173      ;
; -2.031 ; rw_96x8_sync:U2|RW~787  ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 1.000        ; 0.153      ; 3.171      ;
; -2.031 ; rw_96x8_sync:U2|RW~344  ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 1.000        ; 0.149      ; 3.167      ;
; -2.031 ; rw_96x8_sync:U2|RW~1624 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 1.000        ; 0.150      ; 3.168      ;
; -2.026 ; rw_96x8_sync:U2|RW~856  ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 1.000        ; 0.132      ; 3.145      ;
; -2.024 ; rw_96x8_sync:U2|RW~1205 ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 1.000        ; 0.143      ; 3.154      ;
; -2.022 ; rw_96x8_sync:U2|RW~1737 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 1.000        ; 0.154      ; 3.163      ;
; -2.020 ; rw_96x8_sync:U2|RW~135  ; rw_96x8_sync:U2|data_out[6] ; clk          ; clk         ; 1.000        ; 0.162      ; 3.169      ;
; -2.015 ; rw_96x8_sync:U2|RW~1360 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 1.000        ; 0.151      ; 3.153      ;
; -2.012 ; rw_96x8_sync:U2|RW~348  ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 1.000        ; 0.153      ; 3.152      ;
; -2.012 ; rw_96x8_sync:U2|RW~1384 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 1.000        ; 0.156      ; 3.155      ;
; -2.010 ; rw_96x8_sync:U2|RW~859  ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 1.000        ; 0.149      ; 3.146      ;
; -2.009 ; rw_96x8_sync:U2|RW~1918 ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 1.000        ; 0.153      ; 3.149      ;
; -2.008 ; rw_96x8_sync:U2|RW~1185 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 1.000        ; 0.150      ; 3.145      ;
; -2.007 ; rw_96x8_sync:U2|RW~1970 ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.156      ; 3.150      ;
; -2.006 ; rw_96x8_sync:U2|RW~1468 ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 1.000        ; 0.152      ; 3.145      ;
; -2.006 ; rw_96x8_sync:U2|RW~1628 ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 1.000        ; 0.151      ; 3.144      ;
; -2.006 ; rw_96x8_sync:U2|RW~1340 ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 1.000        ; 0.153      ; 3.146      ;
; -2.006 ; rw_96x8_sync:U2|RW~1385 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 1.000        ; 0.146      ; 3.139      ;
; -2.005 ; rw_96x8_sync:U2|RW~122  ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.163      ; 3.155      ;
; -2.004 ; rw_96x8_sync:U2|RW~1773 ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 1.000        ; 0.138      ; 3.129      ;
; -2.004 ; rw_96x8_sync:U2|RW~1689 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 1.000        ; 0.149      ; 3.140      ;
; -1.998 ; rw_96x8_sync:U2|RW~119  ; rw_96x8_sync:U2|data_out[6] ; clk          ; clk         ; 1.000        ; 0.162      ; 3.147      ;
; -1.998 ; rw_96x8_sync:U2|RW~1128 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 1.000        ; 0.151      ; 3.136      ;
; -1.997 ; rw_96x8_sync:U2|RW~705  ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 1.000        ; 0.150      ; 3.134      ;
; -1.994 ; rw_96x8_sync:U2|RW~747  ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 1.000        ; 0.163      ; 3.144      ;
; -1.993 ; rw_96x8_sync:U2|RW~1692 ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 1.000        ; 0.152      ; 3.132      ;
; -1.992 ; rw_96x8_sync:U2|RW~1618 ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 1.000        ; 0.153      ; 3.132      ;
; -1.992 ; rw_96x8_sync:U2|RW~524  ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 1.000        ; 0.157      ; 3.136      ;
; -1.991 ; rw_96x8_sync:U2|RW~769  ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 1.000        ; 0.157      ; 3.135      ;
; -1.990 ; rw_96x8_sync:U2|RW~1275 ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 1.000        ; 0.154      ; 3.131      ;
; -1.990 ; rw_96x8_sync:U2|RW~604  ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 1.000        ; 0.150      ; 3.127      ;
; -1.989 ; rw_96x8_sync:U2|RW~894  ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 1.000        ; 0.153      ; 3.129      ;
; -1.984 ; rw_96x8_sync:U2|RW~1430 ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 1.000        ; 0.160      ; 3.131      ;
; -1.984 ; rw_96x8_sync:U2|RW~444  ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 1.000        ; 0.152      ; 3.123      ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                    ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.707 ; rw_96x8_sync:U2|RW~2032 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.238      ; 1.029      ;
; 0.829 ; rw_96x8_sync:U2|RW~1386 ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 0.000        ; 0.239      ; 1.152      ;
; 0.840 ; rw_96x8_sync:U2|RW~459  ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 0.000        ; 0.250      ; 1.174      ;
; 0.861 ; rw_96x8_sync:U2|RW~443  ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 0.000        ; 0.235      ; 1.180      ;
; 0.868 ; rw_96x8_sync:U2|RW~1467 ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 0.000        ; 0.235      ; 1.187      ;
; 0.887 ; rw_96x8_sync:U2|RW~1008 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.238      ; 1.209      ;
; 0.893 ; rw_96x8_sync:U2|RW~1995 ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 0.000        ; 0.250      ; 1.227      ;
; 0.902 ; rw_96x8_sync:U2|RW~1388 ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 0.000        ; 0.247      ; 1.233      ;
; 0.903 ; rw_96x8_sync:U2|RW~1930 ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.051      ;
; 0.913 ; rw_96x8_sync:U2|RW~1936 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.060      ; 1.057      ;
; 0.935 ; rw_96x8_sync:U2|RW~1665 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 0.000        ; 0.232      ; 1.251      ;
; 0.957 ; rw_96x8_sync:U2|RW~1545 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 0.000        ; 0.230      ; 1.271      ;
; 0.977 ; rw_96x8_sync:U2|RW~1888 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.230      ; 1.291      ;
; 0.983 ; rw_96x8_sync:U2|RW~1193 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 0.000        ; 0.231      ; 1.298      ;
; 0.985 ; rw_96x8_sync:U2|RW~390  ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 0.000        ; 0.230      ; 1.299      ;
; 1.001 ; rw_96x8_sync:U2|RW~333  ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 0.000        ; 0.242      ; 1.327      ;
; 1.006 ; rw_96x8_sync:U2|RW~622  ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 0.000        ; 0.230      ; 1.320      ;
; 1.010 ; rw_96x8_sync:U2|RW~1408 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.246      ; 1.340      ;
; 1.011 ; rw_96x8_sync:U2|RW~1552 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.234      ; 1.329      ;
; 1.024 ; rw_96x8_sync:U2|RW~826  ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 0.000        ; 0.253      ; 1.361      ;
; 1.024 ; rw_96x8_sync:U2|RW~236  ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 0.000        ; 0.247      ; 1.355      ;
; 1.032 ; rw_96x8_sync:U2|RW~1792 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.235      ; 1.351      ;
; 1.035 ; rw_96x8_sync:U2|RW~397  ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 0.000        ; 0.240      ; 1.359      ;
; 1.050 ; rw_96x8_sync:U2|RW~525  ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 0.000        ; 0.241      ; 1.375      ;
; 1.052 ; rw_96x8_sync:U2|RW~1551 ; rw_96x8_sync:U2|data_out[6] ; clk          ; clk         ; 0.000        ; 0.234      ; 1.370      ;
; 1.053 ; rw_96x8_sync:U2|RW~1569 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 0.000        ; 0.232      ; 1.369      ;
; 1.058 ; rw_96x8_sync:U2|RW~2042 ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 0.000        ; 0.234      ; 1.376      ;
; 1.059 ; rw_96x8_sync:U2|RW~111  ; rw_96x8_sync:U2|data_out[6] ; clk          ; clk         ; 0.000        ; 0.248      ; 1.391      ;
; 1.062 ; rw_96x8_sync:U2|RW~1840 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.247      ; 1.393      ;
; 1.066 ; rw_96x8_sync:U2|RW~1728 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.258      ; 1.408      ;
; 1.069 ; rw_96x8_sync:U2|RW~846  ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 0.000        ; 0.251      ; 1.404      ;
; 1.070 ; rw_96x8_sync:U2|RW~1786 ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 0.000        ; 0.239      ; 1.393      ;
; 1.071 ; rw_96x8_sync:U2|RW~1666 ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 0.000        ; 0.240      ; 1.395      ;
; 1.073 ; rw_96x8_sync:U2|RW~1523 ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 0.000        ; 0.246      ; 1.403      ;
; 1.073 ; rw_96x8_sync:U2|RW~2064 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.058      ; 1.215      ;
; 1.075 ; rw_96x8_sync:U2|RW~1641 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 0.000        ; 0.056      ; 1.215      ;
; 1.089 ; rw_96x8_sync:U2|RW~1392 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.235      ; 1.408      ;
; 1.091 ; rw_96x8_sync:U2|RW~1801 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 0.000        ; 0.253      ; 1.428      ;
; 1.095 ; rw_96x8_sync:U2|RW~944  ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.229      ; 1.408      ;
; 1.101 ; rw_96x8_sync:U2|RW~1776 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.233      ; 1.418      ;
; 1.106 ; rw_96x8_sync:U2|RW~1379 ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 0.000        ; 0.234      ; 1.424      ;
; 1.118 ; rw_96x8_sync:U2|RW~1546 ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 0.000        ; 0.238      ; 1.440      ;
; 1.119 ; rw_96x8_sync:U2|RW~1161 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 0.000        ; 0.254      ; 1.457      ;
; 1.120 ; rw_96x8_sync:U2|RW~578  ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 0.000        ; 0.237      ; 1.441      ;
; 1.122 ; rw_96x8_sync:U2|RW~1993 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 0.000        ; 0.242      ; 1.448      ;
; 1.128 ; rw_96x8_sync:U2|RW~1754 ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 0.000        ; 0.237      ; 1.449      ;
; 1.130 ; rw_96x8_sync:U2|RW~1131 ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.294      ;
; 1.130 ; rw_96x8_sync:U2|RW~461  ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 0.000        ; 0.230      ; 1.444      ;
; 1.136 ; rw_96x8_sync:U2|RW~1794 ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 0.000        ; 0.243      ; 1.463      ;
; 1.138 ; rw_96x8_sync:U2|RW~269  ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 0.000        ; 0.241      ; 1.463      ;
; 1.142 ; rw_96x8_sync:U2|RW~73   ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 0.000        ; 0.253      ; 1.479      ;
; 1.143 ; rw_96x8_sync:U2|RW~752  ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.238      ; 1.465      ;
; 1.145 ; rw_96x8_sync:U2|RW~1483 ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 0.000        ; 0.251      ; 1.480      ;
; 1.151 ; rw_96x8_sync:U2|RW~263  ; rw_96x8_sync:U2|data_out[6] ; clk          ; clk         ; 0.000        ; 0.238      ; 1.473      ;
; 1.155 ; rw_96x8_sync:U2|RW~293  ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 0.000        ; 0.242      ; 1.481      ;
; 1.156 ; rw_96x8_sync:U2|RW~2045 ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 0.000        ; 0.234      ; 1.474      ;
; 1.157 ; rw_96x8_sync:U2|RW~996  ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 0.000        ; 0.235      ; 1.476      ;
; 1.157 ; rw_96x8_sync:U2|RW~203  ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 0.000        ; 0.252      ; 1.493      ;
; 1.158 ; rw_96x8_sync:U2|RW~1629 ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 0.000        ; 0.229      ; 1.471      ;
; 1.159 ; rw_96x8_sync:U2|RW~938  ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 0.000        ; 0.233      ; 1.476      ;
; 1.160 ; rw_96x8_sync:U2|RW~1258 ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 0.000        ; 0.237      ; 1.481      ;
; 1.161 ; rw_96x8_sync:U2|RW~1694 ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 0.000        ; 0.233      ; 1.478      ;
; 1.163 ; rw_96x8_sync:U2|RW~1227 ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 0.000        ; 0.252      ; 1.499      ;
; 1.165 ; rw_96x8_sync:U2|RW~1039 ; rw_96x8_sync:U2|data_out[6] ; clk          ; clk         ; 0.000        ; 0.231      ; 1.480      ;
; 1.165 ; rw_96x8_sync:U2|RW~265  ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 0.000        ; 0.253      ; 1.502      ;
; 1.166 ; rw_96x8_sync:U2|RW~2058 ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.312      ;
; 1.167 ; rw_96x8_sync:U2|RW~367  ; rw_96x8_sync:U2|data_out[6] ; clk          ; clk         ; 0.000        ; 0.248      ; 1.499      ;
; 1.167 ; rw_96x8_sync:U2|RW~1071 ; rw_96x8_sync:U2|data_out[6] ; clk          ; clk         ; 0.000        ; 0.258      ; 1.509      ;
; 1.168 ; rw_96x8_sync:U2|RW~2000 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.246      ; 1.498      ;
; 1.174 ; rw_96x8_sync:U2|RW~618  ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 0.000        ; 0.233      ; 1.491      ;
; 1.180 ; rw_96x8_sync:U2|RW~1926 ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 0.000        ; 0.233      ; 1.497      ;
; 1.181 ; rw_96x8_sync:U2|RW~629  ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 0.000        ; 0.044      ; 1.309      ;
; 1.182 ; rw_96x8_sync:U2|RW~1950 ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 0.000        ; 0.246      ; 1.512      ;
; 1.192 ; rw_96x8_sync:U2|RW~1492 ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 0.000        ; 0.231      ; 1.507      ;
; 1.193 ; rw_96x8_sync:U2|RW~1558 ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 0.000        ; 0.059      ; 1.336      ;
; 1.194 ; rw_96x8_sync:U2|RW~1516 ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 0.000        ; 0.249      ; 1.527      ;
; 1.195 ; rw_96x8_sync:U2|RW~1769 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 0.000        ; 0.229      ; 1.508      ;
; 1.195 ; rw_96x8_sync:U2|RW~1959 ; rw_96x8_sync:U2|data_out[6] ; clk          ; clk         ; 0.000        ; 0.235      ; 1.514      ;
; 1.197 ; rw_96x8_sync:U2|RW~2062 ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 0.000        ; 0.059      ; 1.340      ;
; 1.197 ; rw_96x8_sync:U2|RW~1387 ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 0.000        ; 0.252      ; 1.533      ;
; 1.197 ; rw_96x8_sync:U2|RW~189  ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 0.000        ; 0.231      ; 1.512      ;
; 1.198 ; rw_96x8_sync:U2|RW~1600 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.339      ;
; 1.199 ; rw_96x8_sync:U2|RW~1696 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.232      ; 1.515      ;
; 1.199 ; rw_96x8_sync:U2|RW~1445 ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 0.000        ; 0.235      ; 1.518      ;
; 1.202 ; rw_96x8_sync:U2|RW~1770 ; rw_96x8_sync:U2|data_out[1] ; clk          ; clk         ; 0.000        ; 0.237      ; 1.523      ;
; 1.203 ; rw_96x8_sync:U2|RW~1353 ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 0.000        ; 0.245      ; 1.532      ;
; 1.204 ; rw_96x8_sync:U2|RW~2016 ; rw_96x8_sync:U2|data_out[7] ; clk          ; clk         ; 0.000        ; 0.234      ; 1.522      ;
; 1.209 ; rw_96x8_sync:U2|RW~1427 ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 0.000        ; 0.239      ; 1.532      ;
; 1.210 ; rw_96x8_sync:U2|RW~1500 ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 0.000        ; 0.249      ; 1.543      ;
; 1.212 ; rw_96x8_sync:U2|RW~1758 ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 0.000        ; 0.234      ; 1.530      ;
; 1.212 ; rw_96x8_sync:U2|RW~484  ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 0.000        ; 0.232      ; 1.528      ;
; 1.214 ; rw_96x8_sync:U2|RW~2029 ; rw_96x8_sync:U2|data_out[4] ; clk          ; clk         ; 0.000        ; 0.242      ; 1.540      ;
; 1.215 ; rw_96x8_sync:U2|RW~1435 ; rw_96x8_sync:U2|data_out[2] ; clk          ; clk         ; 0.000        ; 0.239      ; 1.538      ;
; 1.219 ; rw_96x8_sync:U2|RW~428  ; rw_96x8_sync:U2|data_out[3] ; clk          ; clk         ; 0.000        ; 0.234      ; 1.537      ;
; 1.219 ; rw_96x8_sync:U2|RW~1614 ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 0.000        ; 0.245      ; 1.548      ;
; 1.220 ; rw_96x8_sync:U2|RW~521  ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 0.000        ; 0.253      ; 1.557      ;
; 1.220 ; rw_96x8_sync:U2|RW~377  ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 0.000        ; 0.245      ; 1.549      ;
; 1.221 ; rw_96x8_sync:U2|RW~1414 ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.360      ;
; 1.224 ; rw_96x8_sync:U2|RW~169  ; rw_96x8_sync:U2|data_out[0] ; clk          ; clk         ; 0.000        ; 0.254      ; 1.562      ;
; 1.225 ; rw_96x8_sync:U2|RW~1686 ; rw_96x8_sync:U2|data_out[5] ; clk          ; clk         ; 0.000        ; 0.234      ; 1.543      ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                           ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:U3|port_out_00[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:U3|port_out_00[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:U3|port_out_00[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:U3|port_out_00[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:U3|port_out_00[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:U3|port_out_00[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:U3|port_out_00[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:U3|port_out_00[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:U3|port_out_01[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:U3|port_out_01[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:U3|port_out_01[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:U3|port_out_01[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:U3|port_out_01[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:U3|port_out_01[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:U3|port_out_01[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:U3|port_out_01[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:U1|data_out[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:U1|data_out[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:U1|data_out[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:U1|data_out[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:U1|data_out[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:U1|data_out[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:U1|data_out[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~100         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1000        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1001        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1002        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1003        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1004        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1005        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1006        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1007        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1008        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1009        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~101         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1010        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1011        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1012        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1013        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1014        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1015        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1016        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1017        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1018        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1019        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~102         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1020        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1021        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1022        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1023        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1024        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1025        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1026        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1027        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1028        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1029        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~103         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1030        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1031        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1032        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1033        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1034        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1035        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1036        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1037        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1038        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1039        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~104         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1040        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1041        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1042        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1043        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1044        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1045        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1046        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1047        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1048        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1049        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~105         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1050        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1051        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1052        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1053        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1054        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1055        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1056        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1057        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1058        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1059        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~106         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1060        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1061        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1062        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1063        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1064        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1065        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1066        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1067        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:U2|RW~1068        ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; address[*]  ; clk        ; 5.738 ; 6.377 ; Rise       ; clk             ;
;  address[0] ; clk        ; 5.329 ; 5.614 ; Rise       ; clk             ;
;  address[1] ; clk        ; 5.197 ; 6.377 ; Rise       ; clk             ;
;  address[2] ; clk        ; 5.023 ; 5.482 ; Rise       ; clk             ;
;  address[3] ; clk        ; 5.128 ; 5.903 ; Rise       ; clk             ;
;  address[4] ; clk        ; 4.276 ; 4.294 ; Rise       ; clk             ;
;  address[5] ; clk        ; 5.738 ; 6.041 ; Rise       ; clk             ;
;  address[6] ; clk        ; 5.508 ; 5.776 ; Rise       ; clk             ;
;  address[7] ; clk        ; 4.128 ; 4.731 ; Rise       ; clk             ;
; data_in[*]  ; clk        ; 2.903 ; 3.734 ; Rise       ; clk             ;
;  data_in[0] ; clk        ; 2.078 ; 2.913 ; Rise       ; clk             ;
;  data_in[1] ; clk        ; 2.046 ; 2.844 ; Rise       ; clk             ;
;  data_in[2] ; clk        ; 2.903 ; 3.734 ; Rise       ; clk             ;
;  data_in[3] ; clk        ; 2.164 ; 2.981 ; Rise       ; clk             ;
;  data_in[4] ; clk        ; 2.181 ; 2.991 ; Rise       ; clk             ;
;  data_in[5] ; clk        ; 2.303 ; 3.097 ; Rise       ; clk             ;
;  data_in[6] ; clk        ; 2.086 ; 2.905 ; Rise       ; clk             ;
;  data_in[7] ; clk        ; 2.338 ; 3.183 ; Rise       ; clk             ;
; writen      ; clk        ; 3.106 ; 3.994 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clk        ; 0.102  ; -0.128 ; Rise       ; clk             ;
;  address[0] ; clk        ; -0.632 ; -1.245 ; Rise       ; clk             ;
;  address[1] ; clk        ; -0.951 ; -1.613 ; Rise       ; clk             ;
;  address[2] ; clk        ; -0.760 ; -1.349 ; Rise       ; clk             ;
;  address[3] ; clk        ; -1.123 ; -1.759 ; Rise       ; clk             ;
;  address[4] ; clk        ; 0.102  ; -0.128 ; Rise       ; clk             ;
;  address[5] ; clk        ; -1.114 ; -1.774 ; Rise       ; clk             ;
;  address[6] ; clk        ; -1.145 ; -1.849 ; Rise       ; clk             ;
;  address[7] ; clk        ; -0.009 ; -0.200 ; Rise       ; clk             ;
; data_in[*]  ; clk        ; -0.515 ; -1.068 ; Rise       ; clk             ;
;  data_in[0] ; clk        ; -0.515 ; -1.068 ; Rise       ; clk             ;
;  data_in[1] ; clk        ; -0.520 ; -1.080 ; Rise       ; clk             ;
;  data_in[2] ; clk        ; -0.686 ; -1.282 ; Rise       ; clk             ;
;  data_in[3] ; clk        ; -0.837 ; -1.457 ; Rise       ; clk             ;
;  data_in[4] ; clk        ; -0.592 ; -1.177 ; Rise       ; clk             ;
;  data_in[5] ; clk        ; -0.558 ; -1.126 ; Rise       ; clk             ;
;  data_in[6] ; clk        ; -0.625 ; -1.180 ; Rise       ; clk             ;
;  data_in[7] ; clk        ; -0.645 ; -1.213 ; Rise       ; clk             ;
; writen      ; clk        ; -1.072 ; -1.662 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clk        ; 5.577 ; 5.608 ; Rise       ; clk             ;
;  data_out[0]    ; clk        ; 4.195 ; 4.353 ; Rise       ; clk             ;
;  data_out[1]    ; clk        ; 4.768 ; 4.842 ; Rise       ; clk             ;
;  data_out[2]    ; clk        ; 4.318 ; 4.352 ; Rise       ; clk             ;
;  data_out[3]    ; clk        ; 4.419 ; 4.440 ; Rise       ; clk             ;
;  data_out[4]    ; clk        ; 4.836 ; 4.859 ; Rise       ; clk             ;
;  data_out[5]    ; clk        ; 5.577 ; 5.608 ; Rise       ; clk             ;
;  data_out[6]    ; clk        ; 4.583 ; 4.615 ; Rise       ; clk             ;
;  data_out[7]    ; clk        ; 4.740 ; 4.784 ; Rise       ; clk             ;
; port_out_00[*]  ; clk        ; 4.019 ; 4.151 ; Rise       ; clk             ;
;  port_out_00[0] ; clk        ; 3.177 ; 3.217 ; Rise       ; clk             ;
;  port_out_00[1] ; clk        ; 3.340 ; 3.396 ; Rise       ; clk             ;
;  port_out_00[2] ; clk        ; 3.151 ; 3.192 ; Rise       ; clk             ;
;  port_out_00[3] ; clk        ; 3.257 ; 3.306 ; Rise       ; clk             ;
;  port_out_00[4] ; clk        ; 3.256 ; 3.306 ; Rise       ; clk             ;
;  port_out_00[5] ; clk        ; 4.019 ; 4.151 ; Rise       ; clk             ;
;  port_out_00[6] ; clk        ; 3.342 ; 3.402 ; Rise       ; clk             ;
;  port_out_00[7] ; clk        ; 3.422 ; 3.492 ; Rise       ; clk             ;
; port_out_01[*]  ; clk        ; 3.763 ; 3.873 ; Rise       ; clk             ;
;  port_out_01[0] ; clk        ; 3.331 ; 3.383 ; Rise       ; clk             ;
;  port_out_01[1] ; clk        ; 3.204 ; 3.247 ; Rise       ; clk             ;
;  port_out_01[2] ; clk        ; 3.349 ; 3.408 ; Rise       ; clk             ;
;  port_out_01[3] ; clk        ; 3.325 ; 3.380 ; Rise       ; clk             ;
;  port_out_01[4] ; clk        ; 3.267 ; 3.319 ; Rise       ; clk             ;
;  port_out_01[5] ; clk        ; 3.325 ; 3.388 ; Rise       ; clk             ;
;  port_out_01[6] ; clk        ; 3.763 ; 3.873 ; Rise       ; clk             ;
;  port_out_01[7] ; clk        ; 3.324 ; 3.389 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clk        ; 3.869 ; 3.896 ; Rise       ; clk             ;
;  data_out[0]    ; clk        ; 4.061 ; 4.212 ; Rise       ; clk             ;
;  data_out[1]    ; clk        ; 4.127 ; 4.168 ; Rise       ; clk             ;
;  data_out[2]    ; clk        ; 3.886 ; 3.921 ; Rise       ; clk             ;
;  data_out[3]    ; clk        ; 3.869 ; 3.896 ; Rise       ; clk             ;
;  data_out[4]    ; clk        ; 3.995 ; 4.019 ; Rise       ; clk             ;
;  data_out[5]    ; clk        ; 4.751 ; 4.840 ; Rise       ; clk             ;
;  data_out[6]    ; clk        ; 3.926 ; 3.964 ; Rise       ; clk             ;
;  data_out[7]    ; clk        ; 4.110 ; 4.160 ; Rise       ; clk             ;
; port_out_00[*]  ; clk        ; 3.088 ; 3.128 ; Rise       ; clk             ;
;  port_out_00[0] ; clk        ; 3.114 ; 3.152 ; Rise       ; clk             ;
;  port_out_00[1] ; clk        ; 3.269 ; 3.323 ; Rise       ; clk             ;
;  port_out_00[2] ; clk        ; 3.088 ; 3.128 ; Rise       ; clk             ;
;  port_out_00[3] ; clk        ; 3.191 ; 3.238 ; Rise       ; clk             ;
;  port_out_00[4] ; clk        ; 3.190 ; 3.237 ; Rise       ; clk             ;
;  port_out_00[5] ; clk        ; 3.959 ; 4.089 ; Rise       ; clk             ;
;  port_out_00[6] ; clk        ; 3.272 ; 3.330 ; Rise       ; clk             ;
;  port_out_00[7] ; clk        ; 3.348 ; 3.414 ; Rise       ; clk             ;
; port_out_01[*]  ; clk        ; 3.138 ; 3.179 ; Rise       ; clk             ;
;  port_out_01[0] ; clk        ; 3.261 ; 3.311 ; Rise       ; clk             ;
;  port_out_01[1] ; clk        ; 3.138 ; 3.179 ; Rise       ; clk             ;
;  port_out_01[2] ; clk        ; 3.279 ; 3.335 ; Rise       ; clk             ;
;  port_out_01[3] ; clk        ; 3.255 ; 3.308 ; Rise       ; clk             ;
;  port_out_01[4] ; clk        ; 3.200 ; 3.250 ; Rise       ; clk             ;
;  port_out_01[5] ; clk        ; 3.254 ; 3.314 ; Rise       ; clk             ;
;  port_out_01[6] ; clk        ; 3.682 ; 3.787 ; Rise       ; clk             ;
;  port_out_01[7] ; clk        ; 3.253 ; 3.315 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------+
; Propagation Delay                                           ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; address[0]    ; data_out[0] ; 6.303 ; 6.017 ; 6.532 ; 7.270 ;
; address[0]    ; data_out[1] ; 6.678 ; 6.752 ; 7.152 ; 7.221 ;
; address[0]    ; data_out[2] ; 6.719 ; 6.685 ; 7.117 ; 7.174 ;
; address[0]    ; data_out[3] ; 6.713 ; 6.767 ; 7.170 ; 7.179 ;
; address[0]    ; data_out[4] ; 6.688 ; 6.643 ; 7.083 ; 7.129 ;
; address[0]    ; data_out[5] ; 7.975 ; 7.991 ; 8.221 ; 8.290 ;
; address[0]    ; data_out[6] ; 6.710 ; 6.775 ; 7.165 ; 7.185 ;
; address[0]    ; data_out[7] ; 6.881 ; 6.949 ; 7.317 ; 7.357 ;
; address[1]    ; data_out[0] ; 6.011 ; 6.399 ; 6.818 ; 6.656 ;
; address[1]    ; data_out[1] ; 6.489 ; 6.563 ; 6.937 ; 7.006 ;
; address[1]    ; data_out[2] ; 6.530 ; 6.496 ; 6.902 ; 6.959 ;
; address[1]    ; data_out[3] ; 6.524 ; 6.578 ; 6.955 ; 6.964 ;
; address[1]    ; data_out[4] ; 6.499 ; 6.454 ; 6.868 ; 6.914 ;
; address[1]    ; data_out[5] ; 7.786 ; 7.802 ; 8.006 ; 8.075 ;
; address[1]    ; data_out[6] ; 6.521 ; 6.586 ; 6.950 ; 6.970 ;
; address[1]    ; data_out[7] ; 6.692 ; 6.760 ; 7.102 ; 7.142 ;
; address[2]    ; data_out[0] ; 6.559 ; 6.964 ; 7.368 ; 7.215 ;
; address[2]    ; data_out[1] ; 7.037 ; 7.111 ; 7.496 ; 7.565 ;
; address[2]    ; data_out[2] ; 7.078 ; 7.044 ; 7.461 ; 7.518 ;
; address[2]    ; data_out[3] ; 7.072 ; 7.126 ; 7.514 ; 7.523 ;
; address[2]    ; data_out[4] ; 7.047 ; 7.002 ; 7.427 ; 7.473 ;
; address[2]    ; data_out[5] ; 8.334 ; 8.350 ; 8.565 ; 8.634 ;
; address[2]    ; data_out[6] ; 7.069 ; 7.134 ; 7.509 ; 7.529 ;
; address[2]    ; data_out[7] ; 7.240 ; 7.308 ; 7.661 ; 7.701 ;
; address[3]    ; data_out[0] ; 6.586 ; 6.991 ; 7.387 ; 7.234 ;
; address[3]    ; data_out[1] ; 7.064 ; 7.138 ; 7.515 ; 7.584 ;
; address[3]    ; data_out[2] ; 7.105 ; 7.071 ; 7.480 ; 7.537 ;
; address[3]    ; data_out[3] ; 7.099 ; 7.153 ; 7.533 ; 7.542 ;
; address[3]    ; data_out[4] ; 7.074 ; 7.029 ; 7.446 ; 7.492 ;
; address[3]    ; data_out[5] ; 8.361 ; 8.377 ; 8.584 ; 8.653 ;
; address[3]    ; data_out[6] ; 7.096 ; 7.161 ; 7.528 ; 7.548 ;
; address[3]    ; data_out[7] ; 7.267 ; 7.335 ; 7.680 ; 7.720 ;
; address[4]    ; data_out[0] ; 4.367 ;       ;       ; 4.600 ;
; address[4]    ; data_out[1] ; 4.815 ; 4.884 ; 5.036 ; 5.110 ;
; address[4]    ; data_out[2] ; 4.780 ; 4.837 ; 5.077 ; 5.043 ;
; address[4]    ; data_out[3] ; 4.833 ; 4.842 ; 5.071 ; 5.125 ;
; address[4]    ; data_out[4] ; 4.746 ; 4.792 ; 5.046 ; 5.001 ;
; address[4]    ; data_out[5] ; 5.884 ; 5.953 ; 6.333 ; 6.349 ;
; address[4]    ; data_out[6] ; 4.828 ; 4.848 ; 5.068 ; 5.133 ;
; address[4]    ; data_out[7] ; 4.980 ; 5.020 ; 5.239 ; 5.307 ;
; address[5]    ; data_out[0] ; 6.797 ; 6.644 ; 7.444 ; 7.849 ;
; address[5]    ; data_out[1] ; 6.925 ; 6.994 ; 7.922 ; 7.996 ;
; address[5]    ; data_out[2] ; 6.890 ; 6.947 ; 7.963 ; 7.929 ;
; address[5]    ; data_out[3] ; 6.943 ; 6.952 ; 7.957 ; 8.011 ;
; address[5]    ; data_out[4] ; 6.856 ; 6.902 ; 7.932 ; 7.887 ;
; address[5]    ; data_out[5] ; 7.994 ; 8.063 ; 9.219 ; 9.235 ;
; address[5]    ; data_out[6] ; 6.938 ; 6.958 ; 7.954 ; 8.019 ;
; address[5]    ; data_out[7] ; 7.090 ; 7.130 ; 8.125 ; 8.193 ;
; address[6]    ; data_out[0] ; 6.540 ; 6.387 ; 7.134 ; 7.539 ;
; address[6]    ; data_out[1] ; 6.668 ; 6.737 ; 7.612 ; 7.686 ;
; address[6]    ; data_out[2] ; 6.633 ; 6.690 ; 7.653 ; 7.619 ;
; address[6]    ; data_out[3] ; 6.686 ; 6.695 ; 7.647 ; 7.701 ;
; address[6]    ; data_out[4] ; 6.599 ; 6.645 ; 7.622 ; 7.577 ;
; address[6]    ; data_out[5] ; 7.737 ; 7.806 ; 8.909 ; 8.925 ;
; address[6]    ; data_out[6] ; 6.681 ; 6.701 ; 7.644 ; 7.709 ;
; address[6]    ; data_out[7] ; 6.833 ; 6.873 ; 7.815 ; 7.883 ;
; address[7]    ; data_out[0] ; 5.967 ; 5.804 ; 5.958 ; 6.347 ;
; address[7]    ; data_out[1] ; 6.085 ; 6.154 ; 6.436 ; 6.510 ;
; address[7]    ; data_out[2] ; 6.050 ; 6.107 ; 6.477 ; 6.443 ;
; address[7]    ; data_out[3] ; 6.103 ; 6.112 ; 6.471 ; 6.525 ;
; address[7]    ; data_out[4] ; 6.016 ; 6.062 ; 6.446 ; 6.401 ;
; address[7]    ; data_out[5] ; 7.154 ; 7.223 ; 7.733 ; 7.749 ;
; address[7]    ; data_out[6] ; 6.098 ; 6.118 ; 6.468 ; 6.533 ;
; address[7]    ; data_out[7] ; 6.250 ; 6.290 ; 6.639 ; 6.707 ;
; port_in_00[0] ; data_out[0] ; 4.062 ;       ;       ; 4.697 ;
; port_in_00[1] ; data_out[1] ; 4.051 ;       ;       ; 4.715 ;
; port_in_00[2] ; data_out[2] ; 4.171 ;       ;       ; 4.846 ;
; port_in_00[3] ; data_out[3] ; 3.997 ;       ;       ; 4.635 ;
; port_in_00[4] ; data_out[4] ; 3.925 ;       ;       ; 4.520 ;
; port_in_00[5] ; data_out[5] ; 3.956 ;       ;       ; 4.598 ;
; port_in_00[6] ; data_out[6] ; 3.857 ;       ;       ; 4.486 ;
; port_in_00[7] ; data_out[7] ; 4.127 ;       ;       ; 4.761 ;
; port_in_01[0] ; data_out[0] ; 4.536 ;       ;       ; 5.234 ;
; port_in_01[1] ; data_out[1] ; 3.832 ;       ;       ; 4.442 ;
; port_in_01[2] ; data_out[2] ; 3.690 ;       ;       ; 4.277 ;
; port_in_01[3] ; data_out[3] ; 4.013 ;       ;       ; 4.649 ;
; port_in_01[4] ; data_out[4] ; 3.579 ;       ;       ; 4.153 ;
; port_in_01[5] ; data_out[5] ; 4.502 ;       ;       ; 5.206 ;
; port_in_01[6] ; data_out[6] ; 3.818 ;       ;       ; 4.432 ;
; port_in_01[7] ; data_out[7] ; 4.184 ;       ;       ; 4.846 ;
+---------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; address[0]    ; data_out[0] ; 5.980 ; 5.839 ; 6.349 ; 6.628 ;
; address[0]    ; data_out[1] ; 5.714 ; 5.747 ; 6.564 ; 6.590 ;
; address[0]    ; data_out[2] ; 5.761 ; 5.797 ; 6.644 ; 6.635 ;
; address[0]    ; data_out[3] ; 5.820 ; 5.834 ; 6.662 ; 6.699 ;
; address[0]    ; data_out[4] ; 5.730 ; 5.755 ; 6.615 ; 6.595 ;
; address[0]    ; data_out[5] ; 6.815 ; 6.896 ; 7.377 ; 7.466 ;
; address[0]    ; data_out[6] ; 5.815 ; 5.840 ; 6.659 ; 6.707 ;
; address[0]    ; data_out[7] ; 5.957 ; 5.994 ; 6.800 ; 6.876 ;
; address[1]    ; data_out[0] ; 5.799 ; 5.658 ; 6.142 ; 6.421 ;
; address[1]    ; data_out[1] ; 5.712 ; 5.738 ; 6.223 ; 6.256 ;
; address[1]    ; data_out[2] ; 5.792 ; 5.783 ; 6.270 ; 6.306 ;
; address[1]    ; data_out[3] ; 5.810 ; 5.847 ; 6.329 ; 6.343 ;
; address[1]    ; data_out[4] ; 5.763 ; 5.743 ; 6.239 ; 6.264 ;
; address[1]    ; data_out[5] ; 6.739 ; 6.819 ; 7.170 ; 7.259 ;
; address[1]    ; data_out[6] ; 5.807 ; 5.855 ; 6.324 ; 6.349 ;
; address[1]    ; data_out[7] ; 5.948 ; 6.024 ; 6.466 ; 6.503 ;
; address[2]    ; data_out[0] ; 6.325 ; 6.184 ; 6.678 ; 6.957 ;
; address[2]    ; data_out[1] ; 6.255 ; 6.281 ; 6.750 ; 6.783 ;
; address[2]    ; data_out[2] ; 6.335 ; 6.326 ; 6.797 ; 6.833 ;
; address[2]    ; data_out[3] ; 6.353 ; 6.390 ; 6.856 ; 6.870 ;
; address[2]    ; data_out[4] ; 6.306 ; 6.286 ; 6.766 ; 6.791 ;
; address[2]    ; data_out[5] ; 7.265 ; 7.345 ; 7.706 ; 7.795 ;
; address[2]    ; data_out[6] ; 6.350 ; 6.398 ; 6.851 ; 6.876 ;
; address[2]    ; data_out[7] ; 6.491 ; 6.567 ; 6.993 ; 7.030 ;
; address[3]    ; data_out[0] ; 6.351 ; 6.210 ; 6.697 ; 6.976 ;
; address[3]    ; data_out[1] ; 6.281 ; 6.307 ; 6.769 ; 6.802 ;
; address[3]    ; data_out[2] ; 6.361 ; 6.352 ; 6.816 ; 6.852 ;
; address[3]    ; data_out[3] ; 6.379 ; 6.416 ; 6.875 ; 6.889 ;
; address[3]    ; data_out[4] ; 6.332 ; 6.312 ; 6.785 ; 6.810 ;
; address[3]    ; data_out[5] ; 7.291 ; 7.371 ; 7.725 ; 7.814 ;
; address[3]    ; data_out[6] ; 6.376 ; 6.424 ; 6.870 ; 6.895 ;
; address[3]    ; data_out[7] ; 6.517 ; 6.593 ; 7.012 ; 7.049 ;
; address[4]    ; data_out[0] ; 3.971 ;       ;       ; 4.171 ;
; address[4]    ; data_out[1] ; 3.986 ; 4.019 ; 4.177 ; 4.203 ;
; address[4]    ; data_out[2] ; 4.033 ; 4.069 ; 4.257 ; 4.248 ;
; address[4]    ; data_out[3] ; 4.092 ; 4.106 ; 4.275 ; 4.312 ;
; address[4]    ; data_out[4] ; 4.002 ; 4.027 ; 4.228 ; 4.208 ;
; address[4]    ; data_out[5] ; 5.087 ; 5.168 ; 5.362 ; 5.442 ;
; address[4]    ; data_out[6] ; 4.087 ; 4.112 ; 4.272 ; 4.320 ;
; address[4]    ; data_out[7] ; 4.229 ; 4.266 ; 4.413 ; 4.489 ;
; address[5]    ; data_out[0] ; 5.573 ; 5.622 ; 6.204 ; 6.253 ;
; address[5]    ; data_out[1] ; 5.689 ; 5.730 ; 6.545 ; 6.586 ;
; address[5]    ; data_out[2] ; 5.745 ; 5.780 ; 6.606 ; 6.641 ;
; address[5]    ; data_out[3] ; 5.692 ; 5.719 ; 6.562 ; 6.587 ;
; address[5]    ; data_out[4] ; 5.710 ; 5.734 ; 6.570 ; 6.594 ;
; address[5]    ; data_out[5] ; 6.360 ; 6.449 ; 7.200 ; 7.289 ;
; address[5]    ; data_out[6] ; 5.567 ; 5.605 ; 6.422 ; 6.460 ;
; address[5]    ; data_out[7] ; 5.823 ; 5.873 ; 6.685 ; 6.735 ;
; address[6]    ; data_out[0] ; 5.360 ; 5.409 ; 5.951 ; 6.000 ;
; address[6]    ; data_out[1] ; 5.704 ; 5.745 ; 6.545 ; 6.586 ;
; address[6]    ; data_out[2] ; 5.760 ; 5.795 ; 6.606 ; 6.641 ;
; address[6]    ; data_out[3] ; 5.707 ; 5.734 ; 6.562 ; 6.587 ;
; address[6]    ; data_out[4] ; 5.725 ; 5.749 ; 6.570 ; 6.594 ;
; address[6]    ; data_out[5] ; 6.375 ; 6.464 ; 7.200 ; 7.289 ;
; address[6]    ; data_out[6] ; 5.582 ; 5.620 ; 6.422 ; 6.460 ;
; address[6]    ; data_out[7] ; 5.838 ; 5.888 ; 6.685 ; 6.735 ;
; address[7]    ; data_out[0] ; 3.621 ; 4.342 ; 4.582 ; 3.827 ;
; address[7]    ; data_out[1] ; 4.370 ; 4.396 ; 4.429 ; 4.462 ;
; address[7]    ; data_out[2] ; 4.346 ; 4.381 ; 4.445 ; 4.480 ;
; address[7]    ; data_out[3] ; 4.279 ; 4.306 ; 4.377 ; 4.404 ;
; address[7]    ; data_out[4] ; 4.308 ; 4.332 ; 4.407 ; 4.431 ;
; address[7]    ; data_out[5] ; 4.881 ; 4.961 ; 4.955 ; 5.044 ;
; address[7]    ; data_out[6] ; 4.352 ; 4.383 ; 4.424 ; 4.462 ;
; address[7]    ; data_out[7] ; 4.412 ; 4.462 ; 4.514 ; 4.564 ;
; port_in_00[0] ; data_out[0] ; 3.964 ;       ;       ; 4.588 ;
; port_in_00[1] ; data_out[1] ; 3.953 ;       ;       ; 4.605 ;
; port_in_00[2] ; data_out[2] ; 4.069 ;       ;       ; 4.732 ;
; port_in_00[3] ; data_out[3] ; 3.901 ;       ;       ; 4.528 ;
; port_in_00[4] ; data_out[4] ; 3.833 ;       ;       ; 4.420 ;
; port_in_00[5] ; data_out[5] ; 3.863 ;       ;       ; 4.494 ;
; port_in_00[6] ; data_out[6] ; 3.766 ;       ;       ; 4.385 ;
; port_in_00[7] ; data_out[7] ; 4.024 ;       ;       ; 4.648 ;
; port_in_01[0] ; data_out[0] ; 4.383 ;       ;       ; 5.058 ;
; port_in_01[1] ; data_out[1] ; 3.743 ;       ;       ; 4.344 ;
; port_in_01[2] ; data_out[2] ; 3.605 ;       ;       ; 4.184 ;
; port_in_01[3] ; data_out[3] ; 3.916 ;       ;       ; 4.543 ;
; port_in_01[4] ; data_out[4] ; 3.499 ;       ;       ; 4.066 ;
; port_in_01[5] ; data_out[5] ; 4.388 ;       ;       ; 5.078 ;
; port_in_01[6] ; data_out[6] ; 3.730 ;       ;       ; 4.334 ;
; port_in_01[7] ; data_out[7] ; 4.074 ;       ;       ; 4.721 ;
+---------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.609  ; 0.707 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -4.609  ; 0.707 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -35.476 ; 0.0   ; 0.0      ; 0.0     ; -2202.801           ;
;  clk             ; -35.476 ; 0.000 ; N/A      ; N/A     ; -2202.801           ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; address[*]  ; clk        ; 9.571 ; 9.922 ; Rise       ; clk             ;
;  address[0] ; clk        ; 8.840 ; 9.177 ; Rise       ; clk             ;
;  address[1] ; clk        ; 9.112 ; 9.922 ; Rise       ; clk             ;
;  address[2] ; clk        ; 8.523 ; 8.933 ; Rise       ; clk             ;
;  address[3] ; clk        ; 8.509 ; 9.175 ; Rise       ; clk             ;
;  address[4] ; clk        ; 6.715 ; 6.682 ; Rise       ; clk             ;
;  address[5] ; clk        ; 9.571 ; 9.820 ; Rise       ; clk             ;
;  address[6] ; clk        ; 9.106 ; 9.368 ; Rise       ; clk             ;
;  address[7] ; clk        ; 7.012 ; 7.286 ; Rise       ; clk             ;
; data_in[*]  ; clk        ; 5.004 ; 5.577 ; Rise       ; clk             ;
;  data_in[0] ; clk        ; 3.597 ; 4.162 ; Rise       ; clk             ;
;  data_in[1] ; clk        ; 3.572 ; 4.218 ; Rise       ; clk             ;
;  data_in[2] ; clk        ; 5.004 ; 5.577 ; Rise       ; clk             ;
;  data_in[3] ; clk        ; 3.845 ; 4.447 ; Rise       ; clk             ;
;  data_in[4] ; clk        ; 3.732 ; 4.381 ; Rise       ; clk             ;
;  data_in[5] ; clk        ; 3.999 ; 4.605 ; Rise       ; clk             ;
;  data_in[6] ; clk        ; 3.648 ; 4.243 ; Rise       ; clk             ;
;  data_in[7] ; clk        ; 3.972 ; 4.600 ; Rise       ; clk             ;
; writen      ; clk        ; 5.509 ; 6.127 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clk        ; 0.269  ; 0.222  ; Rise       ; clk             ;
;  address[0] ; clk        ; -0.632 ; -1.245 ; Rise       ; clk             ;
;  address[1] ; clk        ; -0.951 ; -1.613 ; Rise       ; clk             ;
;  address[2] ; clk        ; -0.760 ; -1.349 ; Rise       ; clk             ;
;  address[3] ; clk        ; -1.123 ; -1.759 ; Rise       ; clk             ;
;  address[4] ; clk        ; 0.269  ; 0.222  ; Rise       ; clk             ;
;  address[5] ; clk        ; -1.114 ; -1.774 ; Rise       ; clk             ;
;  address[6] ; clk        ; -1.145 ; -1.849 ; Rise       ; clk             ;
;  address[7] ; clk        ; 0.102  ; 0.110  ; Rise       ; clk             ;
; data_in[*]  ; clk        ; -0.515 ; -1.068 ; Rise       ; clk             ;
;  data_in[0] ; clk        ; -0.515 ; -1.068 ; Rise       ; clk             ;
;  data_in[1] ; clk        ; -0.520 ; -1.080 ; Rise       ; clk             ;
;  data_in[2] ; clk        ; -0.686 ; -1.282 ; Rise       ; clk             ;
;  data_in[3] ; clk        ; -0.837 ; -1.457 ; Rise       ; clk             ;
;  data_in[4] ; clk        ; -0.592 ; -1.177 ; Rise       ; clk             ;
;  data_in[5] ; clk        ; -0.558 ; -1.126 ; Rise       ; clk             ;
;  data_in[6] ; clk        ; -0.625 ; -1.180 ; Rise       ; clk             ;
;  data_in[7] ; clk        ; -0.645 ; -1.213 ; Rise       ; clk             ;
; writen      ; clk        ; -1.072 ; -1.662 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clk        ; 9.366 ; 9.319 ; Rise       ; clk             ;
;  data_out[0]    ; clk        ; 7.188 ; 7.269 ; Rise       ; clk             ;
;  data_out[1]    ; clk        ; 8.070 ; 8.079 ; Rise       ; clk             ;
;  data_out[2]    ; clk        ; 7.354 ; 7.306 ; Rise       ; clk             ;
;  data_out[3]    ; clk        ; 7.513 ; 7.426 ; Rise       ; clk             ;
;  data_out[4]    ; clk        ; 8.103 ; 8.066 ; Rise       ; clk             ;
;  data_out[5]    ; clk        ; 9.366 ; 9.319 ; Rise       ; clk             ;
;  data_out[6]    ; clk        ; 7.797 ; 7.713 ; Rise       ; clk             ;
;  data_out[7]    ; clk        ; 8.028 ; 7.963 ; Rise       ; clk             ;
; port_out_00[*]  ; clk        ; 6.479 ; 6.576 ; Rise       ; clk             ;
;  port_out_00[0] ; clk        ; 5.312 ; 5.302 ; Rise       ; clk             ;
;  port_out_00[1] ; clk        ; 5.629 ; 5.594 ; Rise       ; clk             ;
;  port_out_00[2] ; clk        ; 5.283 ; 5.276 ; Rise       ; clk             ;
;  port_out_00[3] ; clk        ; 5.465 ; 5.439 ; Rise       ; clk             ;
;  port_out_00[4] ; clk        ; 5.464 ; 5.437 ; Rise       ; clk             ;
;  port_out_00[5] ; clk        ; 6.479 ; 6.576 ; Rise       ; clk             ;
;  port_out_00[6] ; clk        ; 5.635 ; 5.603 ; Rise       ; clk             ;
;  port_out_00[7] ; clk        ; 5.811 ; 5.768 ; Rise       ; clk             ;
; port_out_01[*]  ; clk        ; 6.162 ; 6.279 ; Rise       ; clk             ;
;  port_out_01[0] ; clk        ; 5.622 ; 5.585 ; Rise       ; clk             ;
;  port_out_01[1] ; clk        ; 5.414 ; 5.373 ; Rise       ; clk             ;
;  port_out_01[2] ; clk        ; 5.648 ; 5.615 ; Rise       ; clk             ;
;  port_out_01[3] ; clk        ; 5.624 ; 5.581 ; Rise       ; clk             ;
;  port_out_01[4] ; clk        ; 5.490 ; 5.457 ; Rise       ; clk             ;
;  port_out_01[5] ; clk        ; 5.656 ; 5.608 ; Rise       ; clk             ;
;  port_out_01[6] ; clk        ; 6.162 ; 6.279 ; Rise       ; clk             ;
;  port_out_01[7] ; clk        ; 5.646 ; 5.633 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clk        ; 3.869 ; 3.896 ; Rise       ; clk             ;
;  data_out[0]    ; clk        ; 4.061 ; 4.212 ; Rise       ; clk             ;
;  data_out[1]    ; clk        ; 4.127 ; 4.168 ; Rise       ; clk             ;
;  data_out[2]    ; clk        ; 3.886 ; 3.921 ; Rise       ; clk             ;
;  data_out[3]    ; clk        ; 3.869 ; 3.896 ; Rise       ; clk             ;
;  data_out[4]    ; clk        ; 3.995 ; 4.019 ; Rise       ; clk             ;
;  data_out[5]    ; clk        ; 4.751 ; 4.840 ; Rise       ; clk             ;
;  data_out[6]    ; clk        ; 3.926 ; 3.964 ; Rise       ; clk             ;
;  data_out[7]    ; clk        ; 4.110 ; 4.160 ; Rise       ; clk             ;
; port_out_00[*]  ; clk        ; 3.088 ; 3.128 ; Rise       ; clk             ;
;  port_out_00[0] ; clk        ; 3.114 ; 3.152 ; Rise       ; clk             ;
;  port_out_00[1] ; clk        ; 3.269 ; 3.323 ; Rise       ; clk             ;
;  port_out_00[2] ; clk        ; 3.088 ; 3.128 ; Rise       ; clk             ;
;  port_out_00[3] ; clk        ; 3.191 ; 3.238 ; Rise       ; clk             ;
;  port_out_00[4] ; clk        ; 3.190 ; 3.237 ; Rise       ; clk             ;
;  port_out_00[5] ; clk        ; 3.959 ; 4.089 ; Rise       ; clk             ;
;  port_out_00[6] ; clk        ; 3.272 ; 3.330 ; Rise       ; clk             ;
;  port_out_00[7] ; clk        ; 3.348 ; 3.414 ; Rise       ; clk             ;
; port_out_01[*]  ; clk        ; 3.138 ; 3.179 ; Rise       ; clk             ;
;  port_out_01[0] ; clk        ; 3.261 ; 3.311 ; Rise       ; clk             ;
;  port_out_01[1] ; clk        ; 3.138 ; 3.179 ; Rise       ; clk             ;
;  port_out_01[2] ; clk        ; 3.279 ; 3.335 ; Rise       ; clk             ;
;  port_out_01[3] ; clk        ; 3.255 ; 3.308 ; Rise       ; clk             ;
;  port_out_01[4] ; clk        ; 3.200 ; 3.250 ; Rise       ; clk             ;
;  port_out_01[5] ; clk        ; 3.254 ; 3.314 ; Rise       ; clk             ;
;  port_out_01[6] ; clk        ; 3.682 ; 3.787 ; Rise       ; clk             ;
;  port_out_01[7] ; clk        ; 3.253 ; 3.315 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; address[0]    ; data_out[0] ; 10.878 ; 10.090 ; 10.623 ; 11.564 ;
; address[0]    ; data_out[1] ; 11.306 ; 11.315 ; 11.760 ; 11.738 ;
; address[0]    ; data_out[2] ; 11.399 ; 11.232 ; 11.706 ; 11.708 ;
; address[0]    ; data_out[3] ; 11.366 ; 11.340 ; 11.790 ; 11.690 ;
; address[0]    ; data_out[4] ; 11.313 ; 11.156 ; 11.647 ; 11.660 ;
; address[0]    ; data_out[5] ; 13.332 ; 13.249 ; 13.584 ; 13.588 ;
; address[0]    ; data_out[6] ; 11.371 ; 11.348 ; 11.795 ; 11.698 ;
; address[0]    ; data_out[7] ; 11.686 ; 11.673 ; 12.079 ; 12.014 ;
; address[1]    ; data_out[0] ; 10.306 ; 10.738 ; 11.137 ; 10.759 ;
; address[1]    ; data_out[1] ; 11.034 ; 11.043 ; 11.409 ; 11.387 ;
; address[1]    ; data_out[2] ; 11.127 ; 10.960 ; 11.355 ; 11.357 ;
; address[1]    ; data_out[3] ; 11.094 ; 11.068 ; 11.439 ; 11.339 ;
; address[1]    ; data_out[4] ; 11.041 ; 10.884 ; 11.296 ; 11.309 ;
; address[1]    ; data_out[5] ; 13.060 ; 12.977 ; 13.233 ; 13.237 ;
; address[1]    ; data_out[6] ; 11.099 ; 11.076 ; 11.444 ; 11.347 ;
; address[1]    ; data_out[7] ; 11.414 ; 11.401 ; 11.728 ; 11.663 ;
; address[2]    ; data_out[0] ; 11.231 ; 11.689 ; 12.085 ; 11.718 ;
; address[2]    ; data_out[1] ; 11.959 ; 11.968 ; 12.368 ; 12.346 ;
; address[2]    ; data_out[2] ; 12.052 ; 11.885 ; 12.314 ; 12.316 ;
; address[2]    ; data_out[3] ; 12.019 ; 11.993 ; 12.398 ; 12.298 ;
; address[2]    ; data_out[4] ; 11.966 ; 11.809 ; 12.255 ; 12.268 ;
; address[2]    ; data_out[5] ; 13.985 ; 13.902 ; 14.192 ; 14.196 ;
; address[2]    ; data_out[6] ; 12.024 ; 12.001 ; 12.403 ; 12.306 ;
; address[2]    ; data_out[7] ; 12.339 ; 12.326 ; 12.687 ; 12.622 ;
; address[3]    ; data_out[0] ; 11.311 ; 11.769 ; 12.126 ; 11.759 ;
; address[3]    ; data_out[1] ; 12.039 ; 12.048 ; 12.409 ; 12.387 ;
; address[3]    ; data_out[2] ; 12.132 ; 11.965 ; 12.355 ; 12.357 ;
; address[3]    ; data_out[3] ; 12.099 ; 12.073 ; 12.439 ; 12.339 ;
; address[3]    ; data_out[4] ; 12.046 ; 11.889 ; 12.296 ; 12.309 ;
; address[3]    ; data_out[5] ; 14.065 ; 13.982 ; 14.233 ; 14.237 ;
; address[3]    ; data_out[6] ; 12.104 ; 12.081 ; 12.444 ; 12.347 ;
; address[3]    ; data_out[7] ; 12.419 ; 12.406 ; 12.728 ; 12.663 ;
; address[4]    ; data_out[0] ; 7.237  ;        ;        ; 7.237  ;
; address[4]    ; data_out[1] ; 8.033  ; 8.011  ; 8.051  ; 8.060  ;
; address[4]    ; data_out[2] ; 7.979  ; 7.981  ; 8.144  ; 7.977  ;
; address[4]    ; data_out[3] ; 8.063  ; 7.963  ; 8.111  ; 8.085  ;
; address[4]    ; data_out[4] ; 7.920  ; 7.933  ; 8.058  ; 7.901  ;
; address[4]    ; data_out[5] ; 9.857  ; 9.861  ; 10.077 ; 9.994  ;
; address[4]    ; data_out[6] ; 8.068  ; 7.971  ; 8.116  ; 8.093  ;
; address[4]    ; data_out[7] ; 8.352  ; 8.287  ; 8.431  ; 8.418  ;
; address[5]    ; data_out[0] ; 11.904 ; 11.537 ; 12.100 ; 12.558 ;
; address[5]    ; data_out[1] ; 12.187 ; 12.165 ; 12.828 ; 12.837 ;
; address[5]    ; data_out[2] ; 12.133 ; 12.135 ; 12.921 ; 12.754 ;
; address[5]    ; data_out[3] ; 12.217 ; 12.117 ; 12.888 ; 12.862 ;
; address[5]    ; data_out[4] ; 12.074 ; 12.087 ; 12.835 ; 12.678 ;
; address[5]    ; data_out[5] ; 14.011 ; 14.015 ; 14.854 ; 14.771 ;
; address[5]    ; data_out[6] ; 12.222 ; 12.125 ; 12.893 ; 12.870 ;
; address[5]    ; data_out[7] ; 12.506 ; 12.441 ; 13.208 ; 13.195 ;
; address[6]    ; data_out[0] ; 11.354 ; 10.987 ; 11.553 ; 12.011 ;
; address[6]    ; data_out[1] ; 11.637 ; 11.615 ; 12.281 ; 12.290 ;
; address[6]    ; data_out[2] ; 11.583 ; 11.585 ; 12.374 ; 12.207 ;
; address[6]    ; data_out[3] ; 11.667 ; 11.567 ; 12.341 ; 12.315 ;
; address[6]    ; data_out[4] ; 11.524 ; 11.537 ; 12.288 ; 12.131 ;
; address[6]    ; data_out[5] ; 13.461 ; 13.465 ; 14.307 ; 14.224 ;
; address[6]    ; data_out[6] ; 11.672 ; 11.575 ; 12.346 ; 12.323 ;
; address[6]    ; data_out[7] ; 11.956 ; 11.891 ; 12.661 ; 12.648 ;
; address[7]    ; data_out[0] ; 10.051 ; 9.672  ; 9.681  ; 10.113 ;
; address[7]    ; data_out[1] ; 10.322 ; 10.300 ; 10.409 ; 10.418 ;
; address[7]    ; data_out[2] ; 10.268 ; 10.270 ; 10.502 ; 10.335 ;
; address[7]    ; data_out[3] ; 10.352 ; 10.252 ; 10.469 ; 10.443 ;
; address[7]    ; data_out[4] ; 10.209 ; 10.222 ; 10.416 ; 10.259 ;
; address[7]    ; data_out[5] ; 12.146 ; 12.150 ; 12.435 ; 12.352 ;
; address[7]    ; data_out[6] ; 10.357 ; 10.260 ; 10.474 ; 10.451 ;
; address[7]    ; data_out[7] ; 10.641 ; 10.576 ; 10.789 ; 10.776 ;
; port_in_00[0] ; data_out[0] ; 6.938  ;        ;        ; 7.340  ;
; port_in_00[1] ; data_out[1] ; 6.891  ;        ;        ; 7.301  ;
; port_in_00[2] ; data_out[2] ; 7.111  ;        ;        ; 7.553  ;
; port_in_00[3] ; data_out[3] ; 6.824  ;        ;        ; 7.205  ;
; port_in_00[4] ; data_out[4] ; 6.685  ;        ;        ; 7.034  ;
; port_in_00[5] ; data_out[5] ; 6.706  ;        ;        ; 7.087  ;
; port_in_00[6] ; data_out[6] ; 6.583  ;        ;        ; 6.963  ;
; port_in_00[7] ; data_out[7] ; 7.075  ;        ;        ; 7.444  ;
; port_in_01[0] ; data_out[0] ; 7.793  ;        ;        ; 8.286  ;
; port_in_01[1] ; data_out[1] ; 6.523  ;        ;        ; 6.889  ;
; port_in_01[2] ; data_out[2] ; 6.310  ;        ;        ; 6.636  ;
; port_in_01[3] ; data_out[3] ; 6.862  ;        ;        ; 7.239  ;
; port_in_01[4] ; data_out[4] ; 6.087  ;        ;        ; 6.426  ;
; port_in_01[5] ; data_out[5] ; 7.595  ;        ;        ; 8.034  ;
; port_in_01[6] ; data_out[6] ; 6.512  ;        ;        ; 6.869  ;
; port_in_01[7] ; data_out[7] ; 7.153  ;        ;        ; 7.585  ;
+---------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; address[0]    ; data_out[0] ; 5.980 ; 5.839 ; 6.349 ; 6.628 ;
; address[0]    ; data_out[1] ; 5.714 ; 5.747 ; 6.564 ; 6.590 ;
; address[0]    ; data_out[2] ; 5.761 ; 5.797 ; 6.644 ; 6.635 ;
; address[0]    ; data_out[3] ; 5.820 ; 5.834 ; 6.662 ; 6.699 ;
; address[0]    ; data_out[4] ; 5.730 ; 5.755 ; 6.615 ; 6.595 ;
; address[0]    ; data_out[5] ; 6.815 ; 6.896 ; 7.377 ; 7.466 ;
; address[0]    ; data_out[6] ; 5.815 ; 5.840 ; 6.659 ; 6.707 ;
; address[0]    ; data_out[7] ; 5.957 ; 5.994 ; 6.800 ; 6.876 ;
; address[1]    ; data_out[0] ; 5.799 ; 5.658 ; 6.142 ; 6.421 ;
; address[1]    ; data_out[1] ; 5.712 ; 5.738 ; 6.223 ; 6.256 ;
; address[1]    ; data_out[2] ; 5.792 ; 5.783 ; 6.270 ; 6.306 ;
; address[1]    ; data_out[3] ; 5.810 ; 5.847 ; 6.329 ; 6.343 ;
; address[1]    ; data_out[4] ; 5.763 ; 5.743 ; 6.239 ; 6.264 ;
; address[1]    ; data_out[5] ; 6.739 ; 6.819 ; 7.170 ; 7.259 ;
; address[1]    ; data_out[6] ; 5.807 ; 5.855 ; 6.324 ; 6.349 ;
; address[1]    ; data_out[7] ; 5.948 ; 6.024 ; 6.466 ; 6.503 ;
; address[2]    ; data_out[0] ; 6.325 ; 6.184 ; 6.678 ; 6.957 ;
; address[2]    ; data_out[1] ; 6.255 ; 6.281 ; 6.750 ; 6.783 ;
; address[2]    ; data_out[2] ; 6.335 ; 6.326 ; 6.797 ; 6.833 ;
; address[2]    ; data_out[3] ; 6.353 ; 6.390 ; 6.856 ; 6.870 ;
; address[2]    ; data_out[4] ; 6.306 ; 6.286 ; 6.766 ; 6.791 ;
; address[2]    ; data_out[5] ; 7.265 ; 7.345 ; 7.706 ; 7.795 ;
; address[2]    ; data_out[6] ; 6.350 ; 6.398 ; 6.851 ; 6.876 ;
; address[2]    ; data_out[7] ; 6.491 ; 6.567 ; 6.993 ; 7.030 ;
; address[3]    ; data_out[0] ; 6.351 ; 6.210 ; 6.697 ; 6.976 ;
; address[3]    ; data_out[1] ; 6.281 ; 6.307 ; 6.769 ; 6.802 ;
; address[3]    ; data_out[2] ; 6.361 ; 6.352 ; 6.816 ; 6.852 ;
; address[3]    ; data_out[3] ; 6.379 ; 6.416 ; 6.875 ; 6.889 ;
; address[3]    ; data_out[4] ; 6.332 ; 6.312 ; 6.785 ; 6.810 ;
; address[3]    ; data_out[5] ; 7.291 ; 7.371 ; 7.725 ; 7.814 ;
; address[3]    ; data_out[6] ; 6.376 ; 6.424 ; 6.870 ; 6.895 ;
; address[3]    ; data_out[7] ; 6.517 ; 6.593 ; 7.012 ; 7.049 ;
; address[4]    ; data_out[0] ; 3.971 ;       ;       ; 4.171 ;
; address[4]    ; data_out[1] ; 3.986 ; 4.019 ; 4.177 ; 4.203 ;
; address[4]    ; data_out[2] ; 4.033 ; 4.069 ; 4.257 ; 4.248 ;
; address[4]    ; data_out[3] ; 4.092 ; 4.106 ; 4.275 ; 4.312 ;
; address[4]    ; data_out[4] ; 4.002 ; 4.027 ; 4.228 ; 4.208 ;
; address[4]    ; data_out[5] ; 5.087 ; 5.168 ; 5.362 ; 5.442 ;
; address[4]    ; data_out[6] ; 4.087 ; 4.112 ; 4.272 ; 4.320 ;
; address[4]    ; data_out[7] ; 4.229 ; 4.266 ; 4.413 ; 4.489 ;
; address[5]    ; data_out[0] ; 5.573 ; 5.622 ; 6.204 ; 6.253 ;
; address[5]    ; data_out[1] ; 5.689 ; 5.730 ; 6.545 ; 6.586 ;
; address[5]    ; data_out[2] ; 5.745 ; 5.780 ; 6.606 ; 6.641 ;
; address[5]    ; data_out[3] ; 5.692 ; 5.719 ; 6.562 ; 6.587 ;
; address[5]    ; data_out[4] ; 5.710 ; 5.734 ; 6.570 ; 6.594 ;
; address[5]    ; data_out[5] ; 6.360 ; 6.449 ; 7.200 ; 7.289 ;
; address[5]    ; data_out[6] ; 5.567 ; 5.605 ; 6.422 ; 6.460 ;
; address[5]    ; data_out[7] ; 5.823 ; 5.873 ; 6.685 ; 6.735 ;
; address[6]    ; data_out[0] ; 5.360 ; 5.409 ; 5.951 ; 6.000 ;
; address[6]    ; data_out[1] ; 5.704 ; 5.745 ; 6.545 ; 6.586 ;
; address[6]    ; data_out[2] ; 5.760 ; 5.795 ; 6.606 ; 6.641 ;
; address[6]    ; data_out[3] ; 5.707 ; 5.734 ; 6.562 ; 6.587 ;
; address[6]    ; data_out[4] ; 5.725 ; 5.749 ; 6.570 ; 6.594 ;
; address[6]    ; data_out[5] ; 6.375 ; 6.464 ; 7.200 ; 7.289 ;
; address[6]    ; data_out[6] ; 5.582 ; 5.620 ; 6.422 ; 6.460 ;
; address[6]    ; data_out[7] ; 5.838 ; 5.888 ; 6.685 ; 6.735 ;
; address[7]    ; data_out[0] ; 3.621 ; 4.342 ; 4.582 ; 3.827 ;
; address[7]    ; data_out[1] ; 4.370 ; 4.396 ; 4.429 ; 4.462 ;
; address[7]    ; data_out[2] ; 4.346 ; 4.381 ; 4.445 ; 4.480 ;
; address[7]    ; data_out[3] ; 4.279 ; 4.306 ; 4.377 ; 4.404 ;
; address[7]    ; data_out[4] ; 4.308 ; 4.332 ; 4.407 ; 4.431 ;
; address[7]    ; data_out[5] ; 4.881 ; 4.961 ; 4.955 ; 5.044 ;
; address[7]    ; data_out[6] ; 4.352 ; 4.383 ; 4.424 ; 4.462 ;
; address[7]    ; data_out[7] ; 4.412 ; 4.462 ; 4.514 ; 4.564 ;
; port_in_00[0] ; data_out[0] ; 3.964 ;       ;       ; 4.588 ;
; port_in_00[1] ; data_out[1] ; 3.953 ;       ;       ; 4.605 ;
; port_in_00[2] ; data_out[2] ; 4.069 ;       ;       ; 4.732 ;
; port_in_00[3] ; data_out[3] ; 3.901 ;       ;       ; 4.528 ;
; port_in_00[4] ; data_out[4] ; 3.833 ;       ;       ; 4.420 ;
; port_in_00[5] ; data_out[5] ; 3.863 ;       ;       ; 4.494 ;
; port_in_00[6] ; data_out[6] ; 3.766 ;       ;       ; 4.385 ;
; port_in_00[7] ; data_out[7] ; 4.024 ;       ;       ; 4.648 ;
; port_in_01[0] ; data_out[0] ; 4.383 ;       ;       ; 5.058 ;
; port_in_01[1] ; data_out[1] ; 3.743 ;       ;       ; 4.344 ;
; port_in_01[2] ; data_out[2] ; 3.605 ;       ;       ; 4.184 ;
; port_in_01[3] ; data_out[3] ; 3.916 ;       ;       ; 4.543 ;
; port_in_01[4] ; data_out[4] ; 3.499 ;       ;       ; 4.066 ;
; port_in_01[5] ; data_out[5] ; 4.388 ;       ;       ; 5.078 ;
; port_in_01[6] ; data_out[6] ; 3.730 ;       ;       ; 4.334 ;
; port_in_01[7] ; data_out[7] ; 4.074 ;       ;       ; 4.721 ;
+---------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; port_out_00[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; address[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; writen                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; port_out_00[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; port_out_00[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; port_out_00[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; port_out_00[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_01[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2048     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2048     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 34    ; 34    ;
; Unconstrained Input Port Paths  ; 20861 ; 20861 ;
; Unconstrained Output Ports      ; 24    ; 24    ;
; Unconstrained Output Port Paths ; 111   ; 111   ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue May 28 13:23:56 2024
Info: Command: quartus_sta memory -c memory
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'memory.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.609
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.609             -35.476 clk 
Info (332146): Worst-case hold slack is 1.344
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.344               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2082.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.092
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.092             -31.379 clk 
Info (332146): Worst-case hold slack is 1.224
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.224               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2082.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.304
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.304             -17.881 clk 
Info (332146): Worst-case hold slack is 0.707
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.707               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2202.801 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4648 megabytes
    Info: Processing ended: Tue May 28 13:23:59 2024
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


