#! /usr/bin/vvp
:ivl_version "12.0 (stable)";
:ivl_delay_selection "TYPICAL";
:vpi_time_precision - 12;
:vpi_module "/usr/lib/x86_64-linux-gnu/ivl/system.vpi";
:vpi_module "/usr/lib/x86_64-linux-gnu/ivl/vhdl_sys.vpi";
:vpi_module "/usr/lib/x86_64-linux-gnu/ivl/vhdl_textio.vpi";
:vpi_module "/usr/lib/x86_64-linux-gnu/ivl/v2005_math.vpi";
:vpi_module "/usr/lib/x86_64-linux-gnu/ivl/va_math.vpi";
:vpi_module "/usr/lib/x86_64-linux-gnu/ivl/v2009.vpi";
S_0x5eaaea6cffa0 .scope package, "$unit" "$unit" 2 1;
 .timescale 0 0;
S_0x5eaaea6bcb20 .scope module, "tb_cache" "tb_cache" 3 7;
 .timescale -9 -12;
P_0x5eaaea661920 .param/l "MEM_LATENCY" 1 3 37, +C4<00000000000000000000000000110010>;
v0x5eaaea76ffe0_0 .var/i "block", 31 0;
v0x5eaaea7700e0_0 .var "clk", 0 0;
v0x5eaaea7701d0_0 .var "cpu_req_addr", 19 0;
v0x5eaaea7702d0_0 .net "cpu_req_ready", 0 0, v0x5eaaea76d260_0;  1 drivers
v0x5eaaea7703a0_0 .var "cpu_req_rw", 0 0;
v0x5eaaea770490_0 .var "cpu_req_size", 1 0;
v0x5eaaea770560_0 .var "cpu_req_valid", 0 0;
v0x5eaaea770630_0 .var "cpu_req_wdata", 31 0;
v0x5eaaea770700_0 .net "cpu_resp_hit", 0 0, v0x5eaaea76d660_0;  1 drivers
v0x5eaaea7707d0_0 .net "cpu_resp_rdata", 31 0, v0x5eaaea76d720_0;  1 drivers
v0x5eaaea7708a0_0 .net "cpu_resp_valid", 0 0, v0x5eaaea76d800_0;  1 drivers
v0x5eaaea770970_0 .var/i "cycle_count", 31 0;
v0x5eaaea770a10_0 .var/i "hit_count", 31 0;
v0x5eaaea770ab0_0 .var/i "i", 31 0;
v0x5eaaea770b50_0 .var "mem_busy", 0 0;
v0x5eaaea770bf0_0 .var "mem_delay", 6 0;
v0x5eaaea770cb0_0 .var "mem_pending_addr", 14 0;
v0x5eaaea770d90_0 .var "mem_pending_rw", 0 0;
v0x5eaaea770e50_0 .var "mem_pending_wdata", 255 0;
v0x5eaaea770f30_0 .net "mem_req_addr", 14 0, v0x5eaaea76e360_0;  1 drivers
v0x5eaaea771020_0 .net "mem_req_rw", 0 0, v0x5eaaea76e440_0;  1 drivers
v0x5eaaea7710f0_0 .net "mem_req_valid", 0 0, v0x5eaaea76e500_0;  1 drivers
v0x5eaaea7711c0_0 .net "mem_req_wdata", 255 0, v0x5eaaea76e5c0_0;  1 drivers
v0x5eaaea771290_0 .var "mem_resp_rdata", 255 0;
v0x5eaaea771360_0 .var "mem_resp_valid", 0 0;
v0x5eaaea771430 .array "mem_storage", 32767 0, 255 0;
v0x5eaaea7714d0_0 .var/i "mi", 31 0;
v0x5eaaea771570_0 .var/i "miss_count", 31 0;
v0x5eaaea771630_0 .var/i "req_start", 31 0;
v0x5eaaea771710_0 .var "rst_n", 0 0;
v0x5eaaea7717e0_0 .var/i "test_addr", 31 0;
v0x5eaaea7718a0_0 .var/i "total_hit_latency", 31 0;
v0x5eaaea771980_0 .var/i "total_miss_latency", 31 0;
v0x5eaaea771c70_0 .var/i "wb_count", 31 0;
S_0x5eaaea661ad0 .scope task, "cpu_access" "cpu_access" 3 144, 3 144 0, S_0x5eaaea6bcb20;
 .timescale -9 -12;
v0x5eaaea73c150_0 .var "addr", 19 0;
v0x5eaaea73d310_0 .var/i "latency", 31 0;
v0x5eaaea62f090_0 .var "rw", 0 0;
v0x5eaaea62f330_0 .var "size", 1 0;
v0x5eaaea62fbe0_0 .var "wdata", 31 0;
E_0x5eaaea6397a0 .event posedge, v0x5eaaea76d0c0_0;
TD_tb_cache.cpu_access ;
    %wait E_0x5eaaea6397a0;
T_0.0 ;
    %load/vec4 v0x5eaaea7702d0_0;
    %nor/r;
    %flag_set/vec4 8;
    %jmp/0xz T_0.1, 8;
    %wait E_0x5eaaea6397a0;
    %jmp T_0.0;
T_0.1 ;
    %pushi/vec4 1, 0, 1;
    %assign/vec4 v0x5eaaea770560_0, 0;
    %load/vec4 v0x5eaaea62f090_0;
    %assign/vec4 v0x5eaaea7703a0_0, 0;
    %load/vec4 v0x5eaaea62f330_0;
    %assign/vec4 v0x5eaaea770490_0, 0;
    %load/vec4 v0x5eaaea73c150_0;
    %assign/vec4 v0x5eaaea7701d0_0, 0;
    %load/vec4 v0x5eaaea62fbe0_0;
    %assign/vec4 v0x5eaaea770630_0, 0;
    %load/vec4 v0x5eaaea770970_0;
    %store/vec4 v0x5eaaea771630_0, 0, 32;
    %wait E_0x5eaaea6397a0;
    %pushi/vec4 0, 0, 1;
    %assign/vec4 v0x5eaaea770560_0, 0;
T_0.2 ;
    %load/vec4 v0x5eaaea7708a0_0;
    %nor/r;
    %flag_set/vec4 8;
    %jmp/0xz T_0.3, 8;
    %wait E_0x5eaaea6397a0;
    %jmp T_0.2;
T_0.3 ;
    %load/vec4 v0x5eaaea770970_0;
    %load/vec4 v0x5eaaea771630_0;
    %sub;
    %store/vec4 v0x5eaaea73d310_0, 0, 32;
    %load/vec4 v0x5eaaea770700_0;
    %flag_set/vec4 8;
    %jmp/0xz  T_0.4, 8;
    %load/vec4 v0x5eaaea770a10_0;
    %addi 1, 0, 32;
    %store/vec4 v0x5eaaea770a10_0, 0, 32;
    %load/vec4 v0x5eaaea7718a0_0;
    %load/vec4 v0x5eaaea73d310_0;
    %add;
    %store/vec4 v0x5eaaea7718a0_0, 0, 32;
    %jmp T_0.5;
T_0.4 ;
    %load/vec4 v0x5eaaea771570_0;
    %addi 1, 0, 32;
    %store/vec4 v0x5eaaea771570_0, 0, 32;
    %load/vec4 v0x5eaaea771980_0;
    %load/vec4 v0x5eaaea73d310_0;
    %add;
    %store/vec4 v0x5eaaea771980_0, 0, 32;
T_0.5 ;
    %end;
S_0x5eaaea76c4e0 .scope module, "dut" "cache" 3 97, 4 6 0, S_0x5eaaea6bcb20;
 .timescale 0 0;
    .port_info 0 /INPUT 1 "clk";
    .port_info 1 /INPUT 1 "rst_n";
    .port_info 2 /INPUT 1 "cpu_req_valid";
    .port_info 3 /INPUT 1 "cpu_req_rw";
    .port_info 4 /INPUT 2 "cpu_req_size";
    .port_info 5 /INPUT 20 "cpu_req_addr";
    .port_info 6 /INPUT 32 "cpu_req_wdata";
    .port_info 7 /OUTPUT 1 "cpu_req_ready";
    .port_info 8 /OUTPUT 1 "cpu_resp_valid";
    .port_info 9 /OUTPUT 1 "cpu_resp_hit";
    .port_info 10 /OUTPUT 32 "cpu_resp_rdata";
    .port_info 11 /OUTPUT 1 "mem_req_valid";
    .port_info 12 /OUTPUT 1 "mem_req_rw";
    .port_info 13 /OUTPUT 15 "mem_req_addr";
    .port_info 14 /OUTPUT 256 "mem_req_wdata";
    .port_info 15 /INPUT 1 "mem_resp_valid";
    .port_info 16 /INPUT 256 "mem_resp_rdata";
P_0x5eaaea679210 .param/l "ASSOC" 1 4 35, +C4<00000000000000000000000000000100>;
P_0x5eaaea679250 .param/l "LINE_BITS" 1 4 37, +C4<00000000000000000000000010000000>;
P_0x5eaaea679290 .param/l "MSHR_BITS" 1 4 41, +C4<00000000000000000000000000000010>;
P_0x5eaaea6792d0 .param/l "NUM_LINES" 1 4 36, +C4<00000000000000000000000000100000>;
P_0x5eaaea679310 .param/l "NUM_MSHR" 1 4 40, +C4<00000000000000000000000000000100>;
P_0x5eaaea679350 .param/l "NUM_SETS" 1 4 32, +C4<00000000000000000000000000001000>;
P_0x5eaaea679390 .param/l "SET_BITS" 1 4 33, +C4<00000000000000000000000000000011>;
P_0x5eaaea6793d0 .param/l "TAG_BITS" 1 4 34, +C4<00000000000000000000000000001100>;
v0x5eaaea740810_0 .net "addr_block", 14 0, L_0x5eaaea771ec0;  1 drivers
v0x5eaaea7408b0_0 .net "addr_set", 2 0, L_0x5eaaea771d50;  1 drivers
v0x5eaaea76cce0_0 .net "addr_tag", 11 0, L_0x5eaaea771e20;  1 drivers
v0x5eaaea76cdd0_0 .net "addr_word", 2 0, L_0x5eaaea771f90;  1 drivers
v0x5eaaea76ceb0_0 .var/i "base", 31 0;
v0x5eaaea76cfe0_0 .var/i "bpos", 31 0;
v0x5eaaea76d0c0_0 .net "clk", 0 0, v0x5eaaea7700e0_0;  1 drivers
v0x5eaaea76d180_0 .net "cpu_req_addr", 19 0, v0x5eaaea7701d0_0;  1 drivers
v0x5eaaea76d260_0 .var "cpu_req_ready", 0 0;
v0x5eaaea76d320_0 .net "cpu_req_rw", 0 0, v0x5eaaea7703a0_0;  1 drivers
v0x5eaaea76d3e0_0 .net "cpu_req_size", 1 0, v0x5eaaea770490_0;  1 drivers
v0x5eaaea76d4c0_0 .net "cpu_req_valid", 0 0, v0x5eaaea770560_0;  1 drivers
v0x5eaaea76d580_0 .net "cpu_req_wdata", 31 0, v0x5eaaea770630_0;  1 drivers
v0x5eaaea76d660_0 .var "cpu_resp_hit", 0 0;
v0x5eaaea76d720_0 .var "cpu_resp_rdata", 31 0;
v0x5eaaea76d800_0 .var "cpu_resp_valid", 0 0;
v0x5eaaea76d8c0 .array "data_array", 31 0, 127 0;
v0x5eaaea76d980 .array "dirty_array", 31 0, 0 0;
v0x5eaaea76da20_0 .var "evict_block", 14 0;
v0x5eaaea76db00_0 .var "evict_tag", 11 0;
v0x5eaaea76dbe0_0 .var "found_conflict", 0 0;
v0x5eaaea76dca0_0 .var "found_free", 0 0;
v0x5eaaea76dd60_0 .var "hit", 0 0;
v0x5eaaea76de20_0 .var/i "hit_idx", 31 0;
v0x5eaaea76df00_0 .var/i "i", 31 0;
v0x5eaaea76dfe0_0 .var/i "idx", 31 0;
v0x5eaaea76e0c0_0 .var "lfsr", 15 0;
v0x5eaaea76e1a0_0 .var "line_rd", 127 0;
v0x5eaaea76e280_0 .var "line_wr", 127 0;
v0x5eaaea76e360_0 .var "mem_req_addr", 14 0;
v0x5eaaea76e440_0 .var "mem_req_rw", 0 0;
v0x5eaaea76e500_0 .var "mem_req_valid", 0 0;
v0x5eaaea76e5c0_0 .var "mem_req_wdata", 255 0;
v0x5eaaea76e8b0_0 .net "mem_resp_rdata", 255 0, v0x5eaaea771290_0;  1 drivers
v0x5eaaea76e990_0 .net "mem_resp_valid", 0 0, v0x5eaaea771360_0;  1 drivers
v0x5eaaea76ea50_0 .var "mshr_active_idx", 1 0;
v0x5eaaea76eb30 .array "mshr_block", 3 0, 14 0;
v0x5eaaea76ec70_0 .var "mshr_conflict", 0 0;
v0x5eaaea76ed30_0 .var "mshr_free_idx", 1 0;
v0x5eaaea76ee10_0 .var "mshr_has_free", 0 0;
v0x5eaaea76eed0 .array "mshr_issued", 3 0, 0 0;
v0x5eaaea76ef70 .array "mshr_rw", 3 0, 0 0;
v0x5eaaea76f010 .array "mshr_set", 3 0, 2 0;
v0x5eaaea76f0d0 .array "mshr_size", 3 0, 1 0;
v0x5eaaea76f190 .array "mshr_valid", 3 0, 0 0;
v0x5eaaea76f2e0 .array "mshr_victim", 3 0, 5 0;
v0x5eaaea76f3a0 .array "mshr_wb_addr", 3 0, 14 0;
v0x5eaaea76f460 .array "mshr_wb_data", 3 0, 127 0;
v0x5eaaea76f520 .array "mshr_wb_pending", 3 0, 0 0;
v0x5eaaea76f5c0 .array "mshr_wdata", 3 0, 31 0;
v0x5eaaea76f680 .array "mshr_word", 3 0, 2 0;
v0x5eaaea76f740_0 .net "rst_n", 0 0, v0x5eaaea771710_0;  1 drivers
v0x5eaaea76f800 .array "tag_array", 31 0, 11 0;
v0x5eaaea76f8c0 .array "valid_array", 31 0, 0 0;
v0x5eaaea76f960_0 .var/i "way", 31 0;
E_0x5eaaea639bd0/0 .event negedge, v0x5eaaea76f740_0;
E_0x5eaaea639bd0/1 .event posedge, v0x5eaaea76d0c0_0;
E_0x5eaaea639bd0 .event/or E_0x5eaaea639bd0/0, E_0x5eaaea639bd0/1;
v0x5eaaea76f190_0 .array/port v0x5eaaea76f190, 0;
v0x5eaaea76f190_1 .array/port v0x5eaaea76f190, 1;
v0x5eaaea76f190_2 .array/port v0x5eaaea76f190, 2;
v0x5eaaea76f190_3 .array/port v0x5eaaea76f190, 3;
E_0x5eaaea641a20/0 .event anyedge, v0x5eaaea76f190_0, v0x5eaaea76f190_1, v0x5eaaea76f190_2, v0x5eaaea76f190_3;
v0x5eaaea76eb30_0 .array/port v0x5eaaea76eb30, 0;
v0x5eaaea76eb30_1 .array/port v0x5eaaea76eb30, 1;
v0x5eaaea76eb30_2 .array/port v0x5eaaea76eb30, 2;
E_0x5eaaea641a20/1 .event anyedge, v0x5eaaea76dca0_0, v0x5eaaea76eb30_0, v0x5eaaea76eb30_1, v0x5eaaea76eb30_2;
v0x5eaaea76eb30_3 .array/port v0x5eaaea76eb30, 3;
E_0x5eaaea641a20/2 .event anyedge, v0x5eaaea76eb30_3, v0x5eaaea740810_0, v0x5eaaea76dbe0_0;
E_0x5eaaea641a20 .event/or E_0x5eaaea641a20/0, E_0x5eaaea641a20/1, E_0x5eaaea641a20/2;
L_0x5eaaea771d50 .part v0x5eaaea7701d0_0, 5, 3;
L_0x5eaaea771e20 .part v0x5eaaea7701d0_0, 8, 12;
L_0x5eaaea771ec0 .part v0x5eaaea7701d0_0, 5, 15;
L_0x5eaaea771f90 .part v0x5eaaea7701d0_0, 2, 3;
S_0x5eaaea76fc60 .scope function.vec4.s32, "size_str" "size_str" 3 184, 3 184 0, S_0x5eaaea6bcb20;
 .timescale -9 -12;
; Variable size_str is vec4 return value of scope S_0x5eaaea76fc60
v0x5eaaea76ff00_0 .var "sz", 1 0;
TD_tb_cache.size_str ;
    %load/vec4 v0x5eaaea76ff00_0;
    %dup/vec4;
    %pushi/vec4 0, 0, 2;
    %cmp/u;
    %jmp/1 T_1.6, 6;
    %dup/vec4;
    %pushi/vec4 1, 0, 2;
    %cmp/u;
    %jmp/1 T_1.7, 6;
    %pushi/vec4 1464816196, 0, 32; draw_string_vec4
    %ret/vec4 0, 0, 32;  Assign to size_str (store_vec4_to_lval)
    %jmp T_1.9;
T_1.6 ;
    %pushi/vec4 1113150533, 0, 32; draw_string_vec4
    %ret/vec4 0, 0, 32;  Assign to size_str (store_vec4_to_lval)
    %jmp T_1.9;
T_1.7 ;
    %pushi/vec4 1212238918, 0, 32; draw_string_vec4
    %ret/vec4 0, 0, 32;  Assign to size_str (store_vec4_to_lval)
    %jmp T_1.9;
T_1.9 ;
    %pop/vec4 1;
    %end;
    .scope S_0x5eaaea76c4e0;
T_2 ;
    %pushi/vec4 44257, 0, 16;
    %store/vec4 v0x5eaaea76e0c0_0, 0, 16;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea76df00_0, 0, 32;
T_2.0 ;
    %load/vec4 v0x5eaaea76df00_0;
    %cmpi/s 32, 0, 32;
    %jmp/0xz T_2.1, 5;
    %pushi/vec4 0, 0, 1;
    %ix/getv/s 4, v0x5eaaea76df00_0;
    %store/vec4a v0x5eaaea76f8c0, 4, 0;
    %pushi/vec4 0, 0, 1;
    %ix/getv/s 4, v0x5eaaea76df00_0;
    %store/vec4a v0x5eaaea76d980, 4, 0;
    %load/vec4 v0x5eaaea76df00_0;
    %addi 1, 0, 32;
    %store/vec4 v0x5eaaea76df00_0, 0, 32;
    %jmp T_2.0;
T_2.1 ;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea76df00_0, 0, 32;
T_2.2 ;
    %load/vec4 v0x5eaaea76df00_0;
    %cmpi/s 4, 0, 32;
    %jmp/0xz T_2.3, 5;
    %pushi/vec4 0, 0, 1;
    %ix/getv/s 4, v0x5eaaea76df00_0;
    %store/vec4a v0x5eaaea76f190, 4, 0;
    %pushi/vec4 0, 0, 1;
    %ix/getv/s 4, v0x5eaaea76df00_0;
    %store/vec4a v0x5eaaea76eed0, 4, 0;
    %pushi/vec4 0, 0, 1;
    %ix/getv/s 4, v0x5eaaea76df00_0;
    %store/vec4a v0x5eaaea76f520, 4, 0;
    %load/vec4 v0x5eaaea76df00_0;
    %addi 1, 0, 32;
    %store/vec4 v0x5eaaea76df00_0, 0, 32;
    %jmp T_2.2;
T_2.3 ;
    %end;
    .thread T_2;
    .scope S_0x5eaaea76c4e0;
T_3 ;
    %wait E_0x5eaaea641a20;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x5eaaea76dca0_0, 0, 1;
    %pushi/vec4 0, 0, 2;
    %store/vec4 v0x5eaaea76ed30_0, 0, 2;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea76df00_0, 0, 32;
T_3.0 ;
    %load/vec4 v0x5eaaea76df00_0;
    %cmpi/s 4, 0, 32;
    %jmp/0xz T_3.1, 5;
    %ix/getv/s 4, v0x5eaaea76df00_0;
    %load/vec4a v0x5eaaea76f190, 4;
    %nor/r;
    %flag_set/vec4 9;
    %flag_get/vec4 9;
    %jmp/0 T_3.4, 9;
    %load/vec4 v0x5eaaea76dca0_0;
    %nor/r;
    %and;
T_3.4;
    %flag_set/vec4 8;
    %jmp/0xz  T_3.2, 8;
    %pushi/vec4 1, 0, 1;
    %store/vec4 v0x5eaaea76dca0_0, 0, 1;
    %load/vec4 v0x5eaaea76df00_0;
    %parti/s 2, 0, 2;
    %store/vec4 v0x5eaaea76ed30_0, 0, 2;
T_3.2 ;
    %load/vec4 v0x5eaaea76df00_0;
    %addi 1, 0, 32;
    %store/vec4 v0x5eaaea76df00_0, 0, 32;
    %jmp T_3.0;
T_3.1 ;
    %load/vec4 v0x5eaaea76dca0_0;
    %store/vec4 v0x5eaaea76ee10_0, 0, 1;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x5eaaea76dbe0_0, 0, 1;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea76df00_0, 0, 32;
T_3.5 ;
    %load/vec4 v0x5eaaea76df00_0;
    %cmpi/s 4, 0, 32;
    %jmp/0xz T_3.6, 5;
    %ix/getv/s 4, v0x5eaaea76df00_0;
    %load/vec4a v0x5eaaea76f190, 4;
    %flag_set/vec4 9;
    %flag_get/vec4 9;
    %jmp/0 T_3.9, 9;
    %ix/getv/s 4, v0x5eaaea76df00_0;
    %load/vec4a v0x5eaaea76eb30, 4;
    %load/vec4 v0x5eaaea740810_0;
    %cmp/e;
    %flag_get/vec4 4;
    %and;
T_3.9;
    %flag_set/vec4 8;
    %jmp/0xz  T_3.7, 8;
    %pushi/vec4 1, 0, 1;
    %store/vec4 v0x5eaaea76dbe0_0, 0, 1;
T_3.7 ;
    %load/vec4 v0x5eaaea76df00_0;
    %addi 1, 0, 32;
    %store/vec4 v0x5eaaea76df00_0, 0, 32;
    %jmp T_3.5;
T_3.6 ;
    %load/vec4 v0x5eaaea76dbe0_0;
    %store/vec4 v0x5eaaea76ec70_0, 0, 1;
    %jmp T_3;
    .thread T_3, $push;
    .scope S_0x5eaaea76c4e0;
T_4 ;
    %wait E_0x5eaaea639bd0;
    %load/vec4 v0x5eaaea76f740_0;
    %nor/r;
    %flag_set/vec4 8;
    %jmp/0xz  T_4.0, 8;
    %pushi/vec4 1, 0, 1;
    %assign/vec4 v0x5eaaea76d260_0, 0;
    %pushi/vec4 0, 0, 1;
    %assign/vec4 v0x5eaaea76d800_0, 0;
    %pushi/vec4 0, 0, 1;
    %assign/vec4 v0x5eaaea76d660_0, 0;
    %pushi/vec4 0, 0, 32;
    %assign/vec4 v0x5eaaea76d720_0, 0;
    %pushi/vec4 0, 0, 1;
    %assign/vec4 v0x5eaaea76e500_0, 0;
    %pushi/vec4 0, 0, 1;
    %assign/vec4 v0x5eaaea76e440_0, 0;
    %pushi/vec4 0, 0, 15;
    %assign/vec4 v0x5eaaea76e360_0, 0;
    %pushi/vec4 0, 0, 256;
    %assign/vec4 v0x5eaaea76e5c0_0, 0;
    %pushi/vec4 44257, 0, 16;
    %assign/vec4 v0x5eaaea76e0c0_0, 0;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea76df00_0, 0, 32;
T_4.2 ;
    %load/vec4 v0x5eaaea76df00_0;
    %cmpi/s 32, 0, 32;
    %jmp/0xz T_4.3, 5;
    %pushi/vec4 0, 0, 1;
    %ix/getv/s 3, v0x5eaaea76df00_0;
    %ix/load 4, 0, 0; Constant delay
    %assign/vec4/a/d v0x5eaaea76f8c0, 0, 4;
    %pushi/vec4 0, 0, 1;
    %ix/getv/s 3, v0x5eaaea76df00_0;
    %ix/load 4, 0, 0; Constant delay
    %assign/vec4/a/d v0x5eaaea76d980, 0, 4;
    %load/vec4 v0x5eaaea76df00_0;
    %addi 1, 0, 32;
    %store/vec4 v0x5eaaea76df00_0, 0, 32;
    %jmp T_4.2;
T_4.3 ;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea76df00_0, 0, 32;
T_4.4 ;
    %load/vec4 v0x5eaaea76df00_0;
    %cmpi/s 4, 0, 32;
    %jmp/0xz T_4.5, 5;
    %pushi/vec4 0, 0, 1;
    %ix/getv/s 3, v0x5eaaea76df00_0;
    %ix/load 4, 0, 0; Constant delay
    %assign/vec4/a/d v0x5eaaea76f190, 0, 4;
    %pushi/vec4 0, 0, 1;
    %ix/getv/s 3, v0x5eaaea76df00_0;
    %ix/load 4, 0, 0; Constant delay
    %assign/vec4/a/d v0x5eaaea76eed0, 0, 4;
    %pushi/vec4 0, 0, 1;
    %ix/getv/s 3, v0x5eaaea76df00_0;
    %ix/load 4, 0, 0; Constant delay
    %assign/vec4/a/d v0x5eaaea76f520, 0, 4;
    %load/vec4 v0x5eaaea76df00_0;
    %addi 1, 0, 32;
    %store/vec4 v0x5eaaea76df00_0, 0, 32;
    %jmp T_4.4;
T_4.5 ;
    %jmp T_4.1;
T_4.0 ;
    %load/vec4 v0x5eaaea76e0c0_0;
    %parti/s 15, 0, 2;
    %load/vec4 v0x5eaaea76e0c0_0;
    %parti/s 1, 15, 5;
    %load/vec4 v0x5eaaea76e0c0_0;
    %parti/s 1, 13, 5;
    %xor;
    %load/vec4 v0x5eaaea76e0c0_0;
    %parti/s 1, 12, 5;
    %xor;
    %load/vec4 v0x5eaaea76e0c0_0;
    %parti/s 1, 10, 5;
    %xor;
    %concat/vec4; draw_concat_vec4
    %assign/vec4 v0x5eaaea76e0c0_0, 0;
    %pushi/vec4 0, 0, 1;
    %assign/vec4 v0x5eaaea76d800_0, 0;
    %pushi/vec4 0, 0, 1;
    %assign/vec4 v0x5eaaea76e500_0, 0;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea76df00_0, 0, 32;
T_4.6 ;
    %load/vec4 v0x5eaaea76df00_0;
    %cmpi/s 4, 0, 32;
    %jmp/0xz T_4.7, 5;
    %ix/getv/s 4, v0x5eaaea76df00_0;
    %load/vec4a v0x5eaaea76f190, 4;
    %flag_set/vec4 8;
    %jmp/0xz  T_4.8, 8;
    %ix/getv/s 4, v0x5eaaea76df00_0;
    %load/vec4a v0x5eaaea76f520, 4;
    %flag_set/vec4 10;
    %flag_get/vec4 10;
    %jmp/0 T_4.13, 10;
    %ix/getv/s 4, v0x5eaaea76df00_0;
    %load/vec4a v0x5eaaea76eed0, 4;
    %nor/r;
    %and;
T_4.13;
    %flag_set/vec4 9;
    %flag_get/vec4 9;
    %jmp/0 T_4.12, 9;
    %load/vec4 v0x5eaaea76e500_0;
    %nor/r;
    %and;
T_4.12;
    %flag_set/vec4 8;
    %jmp/0xz  T_4.10, 8;
    %pushi/vec4 1, 0, 1;
    %assign/vec4 v0x5eaaea76e500_0, 0;
    %pushi/vec4 1, 0, 1;
    %assign/vec4 v0x5eaaea76e440_0, 0;
    %ix/getv/s 4, v0x5eaaea76df00_0;
    %load/vec4a v0x5eaaea76f3a0, 4;
    %assign/vec4 v0x5eaaea76e360_0, 0;
    %ix/getv/s 4, v0x5eaaea76df00_0;
    %load/vec4a v0x5eaaea76f460, 4;
    %pad/u 256;
    %assign/vec4 v0x5eaaea76e5c0_0, 0;
    %pushi/vec4 1, 0, 1;
    %ix/getv/s 3, v0x5eaaea76df00_0;
    %ix/load 4, 0, 0; Constant delay
    %assign/vec4/a/d v0x5eaaea76eed0, 0, 4;
    %load/vec4 v0x5eaaea76df00_0;
    %parti/s 2, 0, 2;
    %assign/vec4 v0x5eaaea76ea50_0, 0;
    %jmp T_4.11;
T_4.10 ;
    %ix/getv/s 4, v0x5eaaea76df00_0;
    %load/vec4a v0x5eaaea76f520, 4;
    %nor/r;
    %flag_set/vec4 10;
    %flag_get/vec4 10;
    %jmp/0 T_4.17, 10;
    %ix/getv/s 4, v0x5eaaea76df00_0;
    %load/vec4a v0x5eaaea76eed0, 4;
    %nor/r;
    %and;
T_4.17;
    %flag_set/vec4 9;
    %flag_get/vec4 9;
    %jmp/0 T_4.16, 9;
    %load/vec4 v0x5eaaea76e500_0;
    %nor/r;
    %and;
T_4.16;
    %flag_set/vec4 8;
    %jmp/0xz  T_4.14, 8;
    %pushi/vec4 1, 0, 1;
    %assign/vec4 v0x5eaaea76e500_0, 0;
    %pushi/vec4 0, 0, 1;
    %assign/vec4 v0x5eaaea76e440_0, 0;
    %ix/getv/s 4, v0x5eaaea76df00_0;
    %load/vec4a v0x5eaaea76eb30, 4;
    %assign/vec4 v0x5eaaea76e360_0, 0;
    %pushi/vec4 1, 0, 1;
    %ix/getv/s 3, v0x5eaaea76df00_0;
    %ix/load 4, 0, 0; Constant delay
    %assign/vec4/a/d v0x5eaaea76eed0, 0, 4;
    %load/vec4 v0x5eaaea76df00_0;
    %parti/s 2, 0, 2;
    %assign/vec4 v0x5eaaea76ea50_0, 0;
T_4.14 ;
T_4.11 ;
T_4.8 ;
    %load/vec4 v0x5eaaea76df00_0;
    %addi 1, 0, 32;
    %store/vec4 v0x5eaaea76df00_0, 0, 32;
    %jmp T_4.6;
T_4.7 ;
    %load/vec4 v0x5eaaea76e990_0;
    %flag_set/vec4 8;
    %jmp/0xz  T_4.18, 8;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea76df00_0, 0, 32;
T_4.20 ;
    %load/vec4 v0x5eaaea76df00_0;
    %cmpi/s 4, 0, 32;
    %jmp/0xz T_4.21, 5;
    %ix/getv/s 4, v0x5eaaea76df00_0;
    %load/vec4a v0x5eaaea76f190, 4;
    %flag_set/vec4 9;
    %flag_get/vec4 9;
    %jmp/0 T_4.24, 9;
    %ix/getv/s 4, v0x5eaaea76df00_0;
    %load/vec4a v0x5eaaea76eed0, 4;
    %and;
T_4.24;
    %flag_set/vec4 8;
    %jmp/0xz  T_4.22, 8;
    %ix/getv/s 4, v0x5eaaea76df00_0;
    %load/vec4a v0x5eaaea76f520, 4;
    %flag_set/vec4 8;
    %jmp/0xz  T_4.25, 8;
    %pushi/vec4 0, 0, 1;
    %ix/getv/s 3, v0x5eaaea76df00_0;
    %ix/load 4, 0, 0; Constant delay
    %assign/vec4/a/d v0x5eaaea76f520, 0, 4;
    %pushi/vec4 0, 0, 1;
    %ix/getv/s 3, v0x5eaaea76df00_0;
    %ix/load 4, 0, 0; Constant delay
    %assign/vec4/a/d v0x5eaaea76eed0, 0, 4;
    %jmp T_4.26;
T_4.25 ;
    %ix/getv/s 4, v0x5eaaea76df00_0;
    %load/vec4a v0x5eaaea76f2e0, 4;
    %pad/u 32;
    %store/vec4 v0x5eaaea76dfe0_0, 0, 32;
    %ix/getv/s 4, v0x5eaaea76df00_0;
    %load/vec4a v0x5eaaea76eb30, 4;
    %parti/s 12, 3, 3;
    %ix/getv/s 3, v0x5eaaea76dfe0_0;
    %ix/load 4, 0, 0; Constant delay
    %assign/vec4/a/d v0x5eaaea76f800, 0, 4;
    %pushi/vec4 1, 0, 1;
    %ix/getv/s 3, v0x5eaaea76dfe0_0;
    %ix/load 4, 0, 0; Constant delay
    %assign/vec4/a/d v0x5eaaea76f8c0, 0, 4;
    %ix/getv/s 4, v0x5eaaea76df00_0;
    %load/vec4a v0x5eaaea76ef70, 4;
    %flag_set/vec4 8;
    %jmp/0xz  T_4.27, 8;
    %load/vec4 v0x5eaaea76e8b0_0;
    %pad/u 128;
    %store/vec4 v0x5eaaea76e280_0, 0, 128;
    %ix/getv/s 4, v0x5eaaea76df00_0;
    %load/vec4a v0x5eaaea76f680, 4;
    %pad/u 32;
    %muli 4, 0, 32;
    %store/vec4 v0x5eaaea76cfe0_0, 0, 32;
    %ix/getv/s 4, v0x5eaaea76df00_0;
    %load/vec4a v0x5eaaea76f0d0, 4;
    %dup/vec4;
    %pushi/vec4 0, 0, 2;
    %cmp/u;
    %jmp/1 T_4.29, 6;
    %dup/vec4;
    %pushi/vec4 1, 0, 2;
    %cmp/u;
    %jmp/1 T_4.30, 6;
    %ix/getv/s 4, v0x5eaaea76df00_0;
    %load/vec4a v0x5eaaea76f5c0, 4;
    %load/vec4 v0x5eaaea76cfe0_0;
    %muli 8, 0, 32;
    %ix/vec4/s 4;
    %store/vec4 v0x5eaaea76e280_0, 4, 32;
    %jmp T_4.32;
T_4.29 ;
    %ix/getv/s 4, v0x5eaaea76df00_0;
    %load/vec4a v0x5eaaea76f5c0, 4;
    %parti/s 8, 0, 2;
    %load/vec4 v0x5eaaea76cfe0_0;
    %muli 8, 0, 32;
    %ix/vec4/s 4;
    %store/vec4 v0x5eaaea76e280_0, 4, 8;
    %jmp T_4.32;
T_4.30 ;
    %ix/getv/s 4, v0x5eaaea76df00_0;
    %load/vec4a v0x5eaaea76f5c0, 4;
    %parti/s 16, 0, 2;
    %load/vec4 v0x5eaaea76cfe0_0;
    %muli 8, 0, 32;
    %ix/vec4/s 4;
    %store/vec4 v0x5eaaea76e280_0, 4, 16;
    %jmp T_4.32;
T_4.32 ;
    %pop/vec4 1;
    %load/vec4 v0x5eaaea76e280_0;
    %ix/getv/s 3, v0x5eaaea76dfe0_0;
    %ix/load 4, 0, 0; Constant delay
    %assign/vec4/a/d v0x5eaaea76d8c0, 0, 4;
    %pushi/vec4 1, 0, 1;
    %ix/getv/s 3, v0x5eaaea76dfe0_0;
    %ix/load 4, 0, 0; Constant delay
    %assign/vec4/a/d v0x5eaaea76d980, 0, 4;
    %ix/getv/s 4, v0x5eaaea76df00_0;
    %load/vec4a v0x5eaaea76f5c0, 4;
    %assign/vec4 v0x5eaaea76d720_0, 0;
    %jmp T_4.28;
T_4.27 ;
    %load/vec4 v0x5eaaea76e8b0_0;
    %pad/u 128;
    %ix/getv/s 3, v0x5eaaea76dfe0_0;
    %ix/load 4, 0, 0; Constant delay
    %assign/vec4/a/d v0x5eaaea76d8c0, 0, 4;
    %pushi/vec4 0, 0, 1;
    %ix/getv/s 3, v0x5eaaea76dfe0_0;
    %ix/load 4, 0, 0; Constant delay
    %assign/vec4/a/d v0x5eaaea76d980, 0, 4;
    %load/vec4 v0x5eaaea76e8b0_0;
    %ix/getv/s 4, v0x5eaaea76df00_0;
    %load/vec4a v0x5eaaea76f680, 4;
    %pad/u 32;
    %muli 32, 0, 32;
    %part/u 32;
    %assign/vec4 v0x5eaaea76d720_0, 0;
T_4.28 ;
    %pushi/vec4 1, 0, 1;
    %assign/vec4 v0x5eaaea76d800_0, 0;
    %pushi/vec4 0, 0, 1;
    %assign/vec4 v0x5eaaea76d660_0, 0;
    %pushi/vec4 0, 0, 1;
    %ix/getv/s 3, v0x5eaaea76df00_0;
    %ix/load 4, 0, 0; Constant delay
    %assign/vec4/a/d v0x5eaaea76f190, 0, 4;
    %pushi/vec4 0, 0, 1;
    %ix/getv/s 3, v0x5eaaea76df00_0;
    %ix/load 4, 0, 0; Constant delay
    %assign/vec4/a/d v0x5eaaea76eed0, 0, 4;
T_4.26 ;
T_4.22 ;
    %load/vec4 v0x5eaaea76df00_0;
    %addi 1, 0, 32;
    %store/vec4 v0x5eaaea76df00_0, 0, 32;
    %jmp T_4.20;
T_4.21 ;
T_4.18 ;
    %load/vec4 v0x5eaaea76d4c0_0;
    %flag_set/vec4 9;
    %flag_get/vec4 9;
    %jmp/0 T_4.35, 9;
    %load/vec4 v0x5eaaea76d260_0;
    %and;
T_4.35;
    %flag_set/vec4 8;
    %jmp/0xz  T_4.33, 8;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x5eaaea76dd60_0, 0, 1;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea76de20_0, 0, 32;
    %load/vec4 v0x5eaaea7408b0_0;
    %pad/u 32;
    %muli 4, 0, 32;
    %store/vec4 v0x5eaaea76ceb0_0, 0, 32;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea76f960_0, 0, 32;
T_4.36 ;
    %load/vec4 v0x5eaaea76f960_0;
    %cmpi/s 4, 0, 32;
    %jmp/0xz T_4.37, 5;
    %load/vec4 v0x5eaaea76ceb0_0;
    %load/vec4 v0x5eaaea76f960_0;
    %add;
    %store/vec4 v0x5eaaea76dfe0_0, 0, 32;
    %ix/getv/s 4, v0x5eaaea76dfe0_0;
    %load/vec4a v0x5eaaea76f8c0, 4;
    %flag_set/vec4 9;
    %flag_get/vec4 9;
    %jmp/0 T_4.40, 9;
    %ix/getv/s 4, v0x5eaaea76dfe0_0;
    %load/vec4a v0x5eaaea76f800, 4;
    %load/vec4 v0x5eaaea76cce0_0;
    %cmp/e;
    %flag_get/vec4 4;
    %and;
T_4.40;
    %flag_set/vec4 8;
    %jmp/0xz  T_4.38, 8;
    %pushi/vec4 1, 0, 1;
    %store/vec4 v0x5eaaea76dd60_0, 0, 1;
    %load/vec4 v0x5eaaea76dfe0_0;
    %store/vec4 v0x5eaaea76de20_0, 0, 32;
T_4.38 ;
    %load/vec4 v0x5eaaea76f960_0;
    %addi 1, 0, 32;
    %store/vec4 v0x5eaaea76f960_0, 0, 32;
    %jmp T_4.36;
T_4.37 ;
    %load/vec4 v0x5eaaea76dd60_0;
    %flag_set/vec4 8;
    %jmp/0xz  T_4.41, 8;
    %pushi/vec4 1, 0, 1;
    %assign/vec4 v0x5eaaea76d800_0, 0;
    %pushi/vec4 1, 0, 1;
    %assign/vec4 v0x5eaaea76d660_0, 0;
    %load/vec4 v0x5eaaea76d320_0;
    %flag_set/vec4 8;
    %jmp/0xz  T_4.43, 8;
    %ix/getv/s 4, v0x5eaaea76de20_0;
    %load/vec4a v0x5eaaea76d8c0, 4;
    %store/vec4 v0x5eaaea76e1a0_0, 0, 128;
    %load/vec4 v0x5eaaea76cdd0_0;
    %pad/u 32;
    %muli 4, 0, 32;
    %store/vec4 v0x5eaaea76cfe0_0, 0, 32;
    %load/vec4 v0x5eaaea76d3e0_0;
    %dup/vec4;
    %pushi/vec4 0, 0, 2;
    %cmp/u;
    %jmp/1 T_4.45, 6;
    %dup/vec4;
    %pushi/vec4 1, 0, 2;
    %cmp/u;
    %jmp/1 T_4.46, 6;
    %load/vec4 v0x5eaaea76d580_0;
    %load/vec4 v0x5eaaea76cfe0_0;
    %muli 8, 0, 32;
    %ix/vec4/s 4;
    %store/vec4 v0x5eaaea76e1a0_0, 4, 32;
    %jmp T_4.48;
T_4.45 ;
    %load/vec4 v0x5eaaea76d580_0;
    %parti/s 8, 0, 2;
    %load/vec4 v0x5eaaea76cfe0_0;
    %muli 8, 0, 32;
    %ix/vec4/s 4;
    %store/vec4 v0x5eaaea76e1a0_0, 4, 8;
    %jmp T_4.48;
T_4.46 ;
    %load/vec4 v0x5eaaea76d580_0;
    %parti/s 16, 0, 2;
    %load/vec4 v0x5eaaea76cfe0_0;
    %muli 8, 0, 32;
    %ix/vec4/s 4;
    %store/vec4 v0x5eaaea76e1a0_0, 4, 16;
    %jmp T_4.48;
T_4.48 ;
    %pop/vec4 1;
    %load/vec4 v0x5eaaea76e1a0_0;
    %ix/getv/s 3, v0x5eaaea76de20_0;
    %ix/load 4, 0, 0; Constant delay
    %assign/vec4/a/d v0x5eaaea76d8c0, 0, 4;
    %pushi/vec4 1, 0, 1;
    %ix/getv/s 3, v0x5eaaea76de20_0;
    %ix/load 4, 0, 0; Constant delay
    %assign/vec4/a/d v0x5eaaea76d980, 0, 4;
    %load/vec4 v0x5eaaea76d580_0;
    %assign/vec4 v0x5eaaea76d720_0, 0;
    %jmp T_4.44;
T_4.43 ;
    %ix/getv/s 4, v0x5eaaea76de20_0;
    %load/vec4a v0x5eaaea76d8c0, 4;
    %load/vec4 v0x5eaaea76cdd0_0;
    %pad/u 32;
    %muli 32, 0, 32;
    %part/u 32;
    %assign/vec4 v0x5eaaea76d720_0, 0;
T_4.44 ;
    %pushi/vec4 1, 0, 1;
    %assign/vec4 v0x5eaaea76d260_0, 0;
    %jmp T_4.42;
T_4.41 ;
    %load/vec4 v0x5eaaea76ec70_0;
    %flag_set/vec4 8;
    %jmp/0xz  T_4.49, 8;
    %pushi/vec4 0, 0, 1;
    %assign/vec4 v0x5eaaea76d260_0, 0;
    %jmp T_4.50;
T_4.49 ;
    %load/vec4 v0x5eaaea76ee10_0;
    %flag_set/vec4 8;
    %jmp/0xz  T_4.51, 8;
    %load/vec4 v0x5eaaea76ed30_0;
    %pad/u 32;
    %store/vec4 v0x5eaaea76df00_0, 0, 32;
    %pushi/vec4 1, 0, 1;
    %ix/getv/s 3, v0x5eaaea76df00_0;
    %ix/load 4, 0, 0; Constant delay
    %assign/vec4/a/d v0x5eaaea76f190, 0, 4;
    %pushi/vec4 0, 0, 1;
    %ix/getv/s 3, v0x5eaaea76df00_0;
    %ix/load 4, 0, 0; Constant delay
    %assign/vec4/a/d v0x5eaaea76eed0, 0, 4;
    %load/vec4 v0x5eaaea740810_0;
    %ix/getv/s 3, v0x5eaaea76df00_0;
    %ix/load 4, 0, 0; Constant delay
    %assign/vec4/a/d v0x5eaaea76eb30, 0, 4;
    %load/vec4 v0x5eaaea7408b0_0;
    %ix/getv/s 3, v0x5eaaea76df00_0;
    %ix/load 4, 0, 0; Constant delay
    %assign/vec4/a/d v0x5eaaea76f010, 0, 4;
    %load/vec4 v0x5eaaea76cdd0_0;
    %ix/getv/s 3, v0x5eaaea76df00_0;
    %ix/load 4, 0, 0; Constant delay
    %assign/vec4/a/d v0x5eaaea76f680, 0, 4;
    %load/vec4 v0x5eaaea76d320_0;
    %ix/getv/s 3, v0x5eaaea76df00_0;
    %ix/load 4, 0, 0; Constant delay
    %assign/vec4/a/d v0x5eaaea76ef70, 0, 4;
    %load/vec4 v0x5eaaea76d3e0_0;
    %ix/getv/s 3, v0x5eaaea76df00_0;
    %ix/load 4, 0, 0; Constant delay
    %assign/vec4/a/d v0x5eaaea76f0d0, 0, 4;
    %load/vec4 v0x5eaaea76d580_0;
    %ix/getv/s 3, v0x5eaaea76df00_0;
    %ix/load 4, 0, 0; Constant delay
    %assign/vec4/a/d v0x5eaaea76f5c0, 0, 4;
    %load/vec4 v0x5eaaea76ceb0_0;
    %load/vec4 v0x5eaaea76e0c0_0;
    %parti/s 2, 0, 2;
    %pad/u 32;
    %add;
    %pad/u 6;
    %ix/getv/s 3, v0x5eaaea76df00_0;
    %ix/load 4, 0, 0; Constant delay
    %assign/vec4/a/d v0x5eaaea76f2e0, 0, 4;
    %load/vec4 v0x5eaaea76ceb0_0;
    %load/vec4 v0x5eaaea76e0c0_0;
    %parti/s 2, 0, 2;
    %pad/u 32;
    %add;
    %store/vec4 v0x5eaaea76dfe0_0, 0, 32;
    %ix/getv/s 4, v0x5eaaea76dfe0_0;
    %load/vec4a v0x5eaaea76f8c0, 4;
    %flag_set/vec4 9;
    %flag_get/vec4 9;
    %jmp/0 T_4.55, 9;
    %ix/getv/s 4, v0x5eaaea76dfe0_0;
    %load/vec4a v0x5eaaea76d980, 4;
    %and;
T_4.55;
    %flag_set/vec4 8;
    %jmp/0xz  T_4.53, 8;
    %ix/getv/s 4, v0x5eaaea76dfe0_0;
    %load/vec4a v0x5eaaea76f800, 4;
    %store/vec4 v0x5eaaea76db00_0, 0, 12;
    %load/vec4 v0x5eaaea76db00_0;
    %load/vec4 v0x5eaaea7408b0_0;
    %concat/vec4; draw_concat_vec4
    %concati/vec4 0, 0, 2;
    %pad/u 15;
    %store/vec4 v0x5eaaea76da20_0, 0, 15;
    %pushi/vec4 1, 0, 1;
    %ix/getv/s 3, v0x5eaaea76df00_0;
    %ix/load 4, 0, 0; Constant delay
    %assign/vec4/a/d v0x5eaaea76f520, 0, 4;
    %load/vec4 v0x5eaaea76da20_0;
    %ix/getv/s 3, v0x5eaaea76df00_0;
    %ix/load 4, 0, 0; Constant delay
    %assign/vec4/a/d v0x5eaaea76f3a0, 0, 4;
    %ix/getv/s 4, v0x5eaaea76dfe0_0;
    %load/vec4a v0x5eaaea76d8c0, 4;
    %ix/getv/s 3, v0x5eaaea76df00_0;
    %ix/load 4, 0, 0; Constant delay
    %assign/vec4/a/d v0x5eaaea76f460, 0, 4;
    %pushi/vec4 0, 0, 1;
    %ix/getv/s 3, v0x5eaaea76dfe0_0;
    %ix/load 4, 0, 0; Constant delay
    %assign/vec4/a/d v0x5eaaea76d980, 0, 4;
    %jmp T_4.54;
T_4.53 ;
    %pushi/vec4 0, 0, 1;
    %ix/getv/s 3, v0x5eaaea76df00_0;
    %ix/load 4, 0, 0; Constant delay
    %assign/vec4/a/d v0x5eaaea76f520, 0, 4;
T_4.54 ;
    %pushi/vec4 1, 0, 1;
    %assign/vec4 v0x5eaaea76d260_0, 0;
    %jmp T_4.52;
T_4.51 ;
    %pushi/vec4 0, 0, 1;
    %assign/vec4 v0x5eaaea76d260_0, 0;
T_4.52 ;
T_4.50 ;
T_4.42 ;
T_4.33 ;
    %load/vec4 v0x5eaaea76d260_0;
    %nor/r;
    %flag_set/vec4 10;
    %flag_get/vec4 10;
    %jmp/0 T_4.59, 10;
    %load/vec4 v0x5eaaea76ee10_0;
    %and;
T_4.59;
    %flag_set/vec4 9;
    %flag_get/vec4 9;
    %jmp/0 T_4.58, 9;
    %load/vec4 v0x5eaaea76ec70_0;
    %nor/r;
    %and;
T_4.58;
    %flag_set/vec4 8;
    %jmp/0xz  T_4.56, 8;
    %pushi/vec4 1, 0, 1;
    %assign/vec4 v0x5eaaea76d260_0, 0;
T_4.56 ;
T_4.1 ;
    %jmp T_4;
    .thread T_4;
    .scope S_0x5eaaea6bcb20;
T_5 ;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x5eaaea771360_0, 0, 1;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x5eaaea770b50_0, 0, 1;
    %pushi/vec4 0, 0, 7;
    %store/vec4 v0x5eaaea770bf0_0, 0, 7;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea7714d0_0, 0, 32;
T_5.0 ;
    %load/vec4 v0x5eaaea7714d0_0;
    %cmpi/s 32768, 0, 32;
    %jmp/0xz T_5.1, 5;
    %load/vec4 v0x5eaaea7714d0_0;
    %replicate 8;
    %ix/getv/s 4, v0x5eaaea7714d0_0;
    %store/vec4a v0x5eaaea771430, 4, 0;
    %load/vec4 v0x5eaaea7714d0_0;
    %addi 1, 0, 32;
    %store/vec4 v0x5eaaea7714d0_0, 0, 32;
    %jmp T_5.0;
T_5.1 ;
    %end;
    .thread T_5;
    .scope S_0x5eaaea6bcb20;
T_6 ;
    %wait E_0x5eaaea639bd0;
    %load/vec4 v0x5eaaea771710_0;
    %nor/r;
    %flag_set/vec4 8;
    %jmp/0xz  T_6.0, 8;
    %pushi/vec4 0, 0, 1;
    %assign/vec4 v0x5eaaea771360_0, 0;
    %pushi/vec4 0, 0, 1;
    %assign/vec4 v0x5eaaea770b50_0, 0;
    %pushi/vec4 0, 0, 7;
    %assign/vec4 v0x5eaaea770bf0_0, 0;
    %jmp T_6.1;
T_6.0 ;
    %pushi/vec4 0, 0, 1;
    %assign/vec4 v0x5eaaea771360_0, 0;
    %load/vec4 v0x5eaaea7710f0_0;
    %flag_set/vec4 9;
    %flag_get/vec4 9;
    %jmp/0 T_6.4, 9;
    %load/vec4 v0x5eaaea770b50_0;
    %nor/r;
    %and;
T_6.4;
    %flag_set/vec4 8;
    %jmp/0xz  T_6.2, 8;
    %pushi/vec4 1, 0, 1;
    %assign/vec4 v0x5eaaea770b50_0, 0;
    %load/vec4 v0x5eaaea770f30_0;
    %assign/vec4 v0x5eaaea770cb0_0, 0;
    %load/vec4 v0x5eaaea771020_0;
    %assign/vec4 v0x5eaaea770d90_0, 0;
    %load/vec4 v0x5eaaea7711c0_0;
    %assign/vec4 v0x5eaaea770e50_0, 0;
    %pushi/vec4 50, 0, 7;
    %assign/vec4 v0x5eaaea770bf0_0, 0;
    %load/vec4 v0x5eaaea771020_0;
    %flag_set/vec4 8;
    %jmp/0 T_6.5, 8;
    %pushi/vec4 1465010516, 0, 32; draw_string_vec4
    %pushi/vec4 1160271682, 0, 32; draw_string_vec4
    %concat/vec4; draw_string_vec4
    %pushi/vec4 41, 0, 8; draw_string_vec4
    %concat/vec4; draw_string_vec4
    %jmp/1 T_6.6, 8;
T_6.5 ; End of true expr.
    %pushi/vec4 0, 0, 32; draw_string_vec4
    %pushi/vec4 5391681, 0, 32; draw_string_vec4
    %concat/vec4; draw_string_vec4
    %pushi/vec4 68, 0, 8; draw_string_vec4
    %concat/vec4; draw_string_vec4
    %jmp/0 T_6.6, 8;
 ; End of false expr.
    %blend;
T_6.6;
    %vpi_call/w 3 71 "$display", "    [MEM] Request: addr=0x%05x rw=%s", v0x5eaaea770f30_0, S<0,vec4,u72> {1 0 0};
    %jmp T_6.3;
T_6.2 ;
    %load/vec4 v0x5eaaea770b50_0;
    %flag_set/vec4 8;
    %jmp/0xz  T_6.7, 8;
    %load/vec4 v0x5eaaea770bf0_0;
    %pad/u 32;
    %cmpi/e 0, 0, 32;
    %jmp/0xz  T_6.9, 4;
    %pushi/vec4 0, 0, 1;
    %assign/vec4 v0x5eaaea770b50_0, 0;
    %pushi/vec4 1, 0, 1;
    %assign/vec4 v0x5eaaea771360_0, 0;
    %load/vec4 v0x5eaaea770d90_0;
    %flag_set/vec4 8;
    %jmp/0xz  T_6.11, 8;
    %load/vec4 v0x5eaaea770e50_0;
    %load/vec4 v0x5eaaea770cb0_0;
    %pad/u 17;
    %ix/vec4 3;
    %ix/load 4, 0, 0; Constant delay
    %assign/vec4/a/d v0x5eaaea771430, 0, 4;
    %vpi_call/w 3 80 "$display", "    [MEM] Writeback complete: addr=0x%05x", v0x5eaaea770cb0_0 {0 0 0};
    %jmp T_6.12;
T_6.11 ;
    %load/vec4 v0x5eaaea770cb0_0;
    %pad/u 17;
    %ix/vec4 4;
    %load/vec4a v0x5eaaea771430, 4;
    %assign/vec4 v0x5eaaea771290_0, 0;
    %vpi_call/w 3 84 "$display", "    [MEM] Read complete: addr=0x%05x", v0x5eaaea770cb0_0 {0 0 0};
T_6.12 ;
    %jmp T_6.10;
T_6.9 ;
    %load/vec4 v0x5eaaea770bf0_0;
    %subi 1, 0, 7;
    %assign/vec4 v0x5eaaea770bf0_0, 0;
T_6.10 ;
T_6.7 ;
T_6.3 ;
T_6.1 ;
    %jmp T_6;
    .thread T_6;
    .scope S_0x5eaaea6bcb20;
T_7 ;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x5eaaea7700e0_0, 0, 1;
    %end;
    .thread T_7;
    .scope S_0x5eaaea6bcb20;
T_8 ;
    %delay 5000, 0;
    %load/vec4 v0x5eaaea7700e0_0;
    %inv;
    %store/vec4 v0x5eaaea7700e0_0, 0, 1;
    %jmp T_8;
    .thread T_8;
    .scope S_0x5eaaea6bcb20;
T_9 ;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea770970_0, 0, 32;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea770a10_0, 0, 32;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea771570_0, 0, 32;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea7718a0_0, 0, 32;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea771980_0, 0, 32;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea771c70_0, 0, 32;
    %end;
    .thread T_9;
    .scope S_0x5eaaea6bcb20;
T_10 ;
    %wait E_0x5eaaea6397a0;
    %load/vec4 v0x5eaaea770970_0;
    %addi 1, 0, 32;
    %store/vec4 v0x5eaaea770970_0, 0, 32;
    %jmp T_10;
    .thread T_10;
    .scope S_0x5eaaea6bcb20;
T_11 ;
    %vpi_call/w 3 202 "$display", "\000" {0 0 0};
    %vpi_call/w 3 203 "$display", "\342\225\224\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\227" {0 0 0};
    %vpi_call/w 3 204 "$display", "\342\225\221     4-WAY SET-ASSOCIATIVE CACHE SIMULATION                       \342\225\221" {0 0 0};
    %vpi_call/w 3 205 "$display", "\342\225\221     Cache: 1KB (8 sets \303\227 4 ways \303\227 32B lines)                     \342\225\221" {0 0 0};
    %vpi_call/w 3 206 "$display", "\342\225\221     Replacement: Random (LFSR)  |  Write Policy: Write-back      \342\225\221" {0 0 0};
    %vpi_call/w 3 207 "$display", "\342\225\232\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\235" {0 0 0};
    %vpi_call/w 3 208 "$display", "\000" {0 0 0};
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x5eaaea771710_0, 0, 1;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x5eaaea770560_0, 0, 1;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x5eaaea7703a0_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x5eaaea770490_0, 0, 2;
    %pushi/vec4 0, 0, 20;
    %store/vec4 v0x5eaaea7701d0_0, 0, 20;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea770630_0, 0, 32;
    %pushi/vec4 10, 0, 32;
T_11.0 %dup/vec4;
    %pushi/vec4 0, 0, 32;
    %cmp/s;
    %jmp/1xz T_11.1, 5;
    %jmp/1 T_11.1, 4;
    %pushi/vec4 1, 0, 32;
    %sub;
    %wait E_0x5eaaea6397a0;
    %jmp T_11.0;
T_11.1 ;
    %pop/vec4 1;
    %pushi/vec4 1, 0, 1;
    %store/vec4 v0x5eaaea771710_0, 0, 1;
    %pushi/vec4 5, 0, 32;
T_11.2 %dup/vec4;
    %pushi/vec4 0, 0, 32;
    %cmp/s;
    %jmp/1xz T_11.3, 5;
    %jmp/1 T_11.3, 4;
    %pushi/vec4 1, 0, 32;
    %sub;
    %wait E_0x5eaaea6397a0;
    %jmp T_11.2;
T_11.3 ;
    %pop/vec4 1;
    %vpi_call/w 3 226 "$display", "\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220" {0 0 0};
    %vpi_call/w 3 227 "$display", "TEST 1: CACHE HIT LATENCY DEMONSTRATION" {0 0 0};
    %vpi_call/w 3 228 "$display", "\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220" {0 0 0};
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea770a10_0, 0, 32;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea771570_0, 0, 32;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea7718a0_0, 0, 32;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea771980_0, 0, 32;
    %vpi_call/w 3 232 "$display", "[CPU] Read request: addr=0x00100 (first access - MISS expected)" {0 0 0};
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x5eaaea62f090_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x5eaaea62f330_0, 0, 2;
    %pushi/vec4 256, 0, 20;
    %store/vec4 v0x5eaaea73c150_0, 0, 20;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea62fbe0_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x5eaaea661ad0;
    %join;
    %load/vec4 v0x5eaaea770700_0;
    %flag_set/vec4 8;
    %jmp/0 T_11.4, 8;
    %pushi/vec4 1212765216, 0, 32; draw_string_vec4
    %jmp/1 T_11.5, 8;
T_11.4 ; End of true expr.
    %pushi/vec4 1296651091, 0, 32; draw_string_vec4
    %jmp/0 T_11.5, 8;
 ; End of false expr.
    %blend;
T_11.5;
    %load/vec4 v0x5eaaea770970_0;
    %load/vec4 v0x5eaaea771630_0;
    %sub;
    %vpi_call/w 3 234 "$display", "  Result: %s | Latency: %0d cycles | Data: 0x%08x", S<1,vec4,u32>, S<0,vec4,s32>, v0x5eaaea7707d0_0 {2 0 0};
    %vpi_call/w 3 237 "$display", "[CPU] Read request: addr=0x00100 (same address - HIT expected)" {0 0 0};
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x5eaaea62f090_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x5eaaea62f330_0, 0, 2;
    %pushi/vec4 256, 0, 20;
    %store/vec4 v0x5eaaea73c150_0, 0, 20;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea62fbe0_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x5eaaea661ad0;
    %join;
    %load/vec4 v0x5eaaea770700_0;
    %flag_set/vec4 8;
    %jmp/0 T_11.6, 8;
    %pushi/vec4 1212765216, 0, 32; draw_string_vec4
    %jmp/1 T_11.7, 8;
T_11.6 ; End of true expr.
    %pushi/vec4 1296651091, 0, 32; draw_string_vec4
    %jmp/0 T_11.7, 8;
 ; End of false expr.
    %blend;
T_11.7;
    %load/vec4 v0x5eaaea770970_0;
    %load/vec4 v0x5eaaea771630_0;
    %sub;
    %vpi_call/w 3 239 "$display", "  Result: %s | Latency: %0d cycles | Data: 0x%08x", S<1,vec4,u32>, S<0,vec4,s32>, v0x5eaaea7707d0_0 {2 0 0};
    %vpi_call/w 3 242 "$display", "[CPU] Read request: addr=0x00104 (same line - HIT expected)" {0 0 0};
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x5eaaea62f090_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x5eaaea62f330_0, 0, 2;
    %pushi/vec4 260, 0, 20;
    %store/vec4 v0x5eaaea73c150_0, 0, 20;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea62fbe0_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x5eaaea661ad0;
    %join;
    %load/vec4 v0x5eaaea770700_0;
    %flag_set/vec4 8;
    %jmp/0 T_11.8, 8;
    %pushi/vec4 1212765216, 0, 32; draw_string_vec4
    %jmp/1 T_11.9, 8;
T_11.8 ; End of true expr.
    %pushi/vec4 1296651091, 0, 32; draw_string_vec4
    %jmp/0 T_11.9, 8;
 ; End of false expr.
    %blend;
T_11.9;
    %load/vec4 v0x5eaaea770970_0;
    %load/vec4 v0x5eaaea771630_0;
    %sub;
    %vpi_call/w 3 244 "$display", "  Result: %s | Latency: %0d cycles | Data: 0x%08x", S<1,vec4,u32>, S<0,vec4,s32>, v0x5eaaea7707d0_0 {2 0 0};
    %vpi_call/w 3 247 "$display", "\000" {0 0 0};
    %vpi_call/w 3 248 "$display", ">>> Hit Latency: 1 cycle | Miss Penalty: ~%0d cycles (memory latency)", P_0x5eaaea661920 {0 0 0};
    %vpi_call/w 3 249 "$display", "\000" {0 0 0};
    %vpi_call/w 3 254 "$display", "\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220" {0 0 0};
    %vpi_call/w 3 255 "$display", "TEST 2: DATA SIZE SUPPORT (BYTE / HALF-WORD / WORD)" {0 0 0};
    %vpi_call/w 3 256 "$display", "\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220" {0 0 0};
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x5eaaea62f090_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x5eaaea62f330_0, 0, 2;
    %pushi/vec4 512, 0, 20;
    %store/vec4 v0x5eaaea73c150_0, 0, 20;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea62fbe0_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x5eaaea661ad0;
    %join;
    %vpi_call/w 3 261 "$display", "[CPU] Write BYTE to 0x00200: data=0xAB" {0 0 0};
    %pushi/vec4 1, 0, 1;
    %store/vec4 v0x5eaaea62f090_0, 0, 1;
    %pushi/vec4 0, 0, 2;
    %store/vec4 v0x5eaaea62f330_0, 0, 2;
    %pushi/vec4 512, 0, 20;
    %store/vec4 v0x5eaaea73c150_0, 0, 20;
    %pushi/vec4 171, 0, 32;
    %store/vec4 v0x5eaaea62fbe0_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x5eaaea661ad0;
    %join;
    %load/vec4 v0x5eaaea770700_0;
    %flag_set/vec4 8;
    %jmp/0 T_11.10, 8;
    %pushi/vec4 4737364, 0, 32; draw_string_vec4
    %jmp/1 T_11.11, 8;
T_11.10 ; End of true expr.
    %pushi/vec4 1296651091, 0, 32; draw_string_vec4
    %jmp/0 T_11.11, 8;
 ; End of false expr.
    %blend;
T_11.11;
    %vpi_call/w 3 263 "$display", "  Result: %s", S<0,vec4,u32> {1 0 0};
    %vpi_call/w 3 265 "$display", "[CPU] Write HALF-WORD to 0x00202: data=0xCDEF" {0 0 0};
    %pushi/vec4 1, 0, 1;
    %store/vec4 v0x5eaaea62f090_0, 0, 1;
    %pushi/vec4 1, 0, 2;
    %store/vec4 v0x5eaaea62f330_0, 0, 2;
    %pushi/vec4 514, 0, 20;
    %store/vec4 v0x5eaaea73c150_0, 0, 20;
    %pushi/vec4 52719, 0, 32;
    %store/vec4 v0x5eaaea62fbe0_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x5eaaea661ad0;
    %join;
    %load/vec4 v0x5eaaea770700_0;
    %flag_set/vec4 8;
    %jmp/0 T_11.12, 8;
    %pushi/vec4 4737364, 0, 32; draw_string_vec4
    %jmp/1 T_11.13, 8;
T_11.12 ; End of true expr.
    %pushi/vec4 1296651091, 0, 32; draw_string_vec4
    %jmp/0 T_11.13, 8;
 ; End of false expr.
    %blend;
T_11.13;
    %vpi_call/w 3 267 "$display", "  Result: %s", S<0,vec4,u32> {1 0 0};
    %vpi_call/w 3 269 "$display", "[CPU] Write WORD to 0x00204: data=0x12345678" {0 0 0};
    %pushi/vec4 1, 0, 1;
    %store/vec4 v0x5eaaea62f090_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x5eaaea62f330_0, 0, 2;
    %pushi/vec4 516, 0, 20;
    %store/vec4 v0x5eaaea73c150_0, 0, 20;
    %pushi/vec4 305419896, 0, 32;
    %store/vec4 v0x5eaaea62fbe0_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x5eaaea661ad0;
    %join;
    %load/vec4 v0x5eaaea770700_0;
    %flag_set/vec4 8;
    %jmp/0 T_11.14, 8;
    %pushi/vec4 4737364, 0, 32; draw_string_vec4
    %jmp/1 T_11.15, 8;
T_11.14 ; End of true expr.
    %pushi/vec4 1296651091, 0, 32; draw_string_vec4
    %jmp/0 T_11.15, 8;
 ; End of false expr.
    %blend;
T_11.15;
    %vpi_call/w 3 271 "$display", "  Result: %s", S<0,vec4,u32> {1 0 0};
    %vpi_call/w 3 274 "$display", "[CPU] Read WORD from 0x00204:" {0 0 0};
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x5eaaea62f090_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x5eaaea62f330_0, 0, 2;
    %pushi/vec4 516, 0, 20;
    %store/vec4 v0x5eaaea73c150_0, 0, 20;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea62fbe0_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x5eaaea661ad0;
    %join;
    %load/vec4 v0x5eaaea770700_0;
    %flag_set/vec4 8;
    %jmp/0 T_11.16, 8;
    %pushi/vec4 4737364, 0, 32; draw_string_vec4
    %jmp/1 T_11.17, 8;
T_11.16 ; End of true expr.
    %pushi/vec4 1296651091, 0, 32; draw_string_vec4
    %jmp/0 T_11.17, 8;
 ; End of false expr.
    %blend;
T_11.17;
    %vpi_call/w 3 276 "$display", "  Result: %s | Data: 0x%08x (expected: 0x12345678)", S<0,vec4,u32>, v0x5eaaea7707d0_0 {1 0 0};
    %vpi_call/w 3 278 "$display", "\000" {0 0 0};
    %vpi_call/w 3 283 "$display", "\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220" {0 0 0};
    %vpi_call/w 3 284 "$display", "TEST 3: CONFLICT MISSES DEMONSTRATION" {0 0 0};
    %vpi_call/w 3 285 "$display", "\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220" {0 0 0};
    %vpi_call/w 3 286 "$display", "Cache has 8 sets \303\227 4 ways. Accessing 5 addresses mapping to same set" {0 0 0};
    %vpi_call/w 3 287 "$display", "will cause conflict misses (exceeds 4-way associativity)." {0 0 0};
    %vpi_call/w 3 288 "$display", "\000" {0 0 0};
    %vpi_call/w 3 289 "$display", "Address mapping: Set = (addr >> 5) & 0x7" {0 0 0};
    %vpi_call/w 3 290 "$display", "Addresses that map to SET 0: 0x00000, 0x00100, 0x00200, 0x00300, 0x00400" {0 0 0};
    %vpi_call/w 3 291 "$display", "(all have bits [7:5] = 000)" {0 0 0};
    %vpi_call/w 3 292 "$display", "\000" {0 0 0};
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea770a10_0, 0, 32;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea771570_0, 0, 32;
    %vpi_call/w 3 298 "$display", "--- Phase 1: Fill all 4 ways of Set 0 ---" {0 0 0};
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea770ab0_0, 0, 32;
T_11.18 ;
    %load/vec4 v0x5eaaea770ab0_0;
    %cmpi/s 4, 0, 32;
    %jmp/0xz T_11.19, 5;
    %load/vec4 v0x5eaaea770ab0_0;
    %muli 256, 0, 32;
    %store/vec4 v0x5eaaea7717e0_0, 0, 32;
    %vpi_call/w 3 301 "$display", "[CPU] Read addr=0x%05x (Set 0, Way %0d)", v0x5eaaea7717e0_0, v0x5eaaea770ab0_0 {0 0 0};
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x5eaaea62f090_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x5eaaea62f330_0, 0, 2;
    %load/vec4 v0x5eaaea7717e0_0;
    %pad/s 20;
    %store/vec4 v0x5eaaea73c150_0, 0, 20;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea62fbe0_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x5eaaea661ad0;
    %join;
    %load/vec4 v0x5eaaea770700_0;
    %flag_set/vec4 8;
    %jmp/0 T_11.20, 8;
    %pushi/vec4 1212765216, 0, 32; draw_string_vec4
    %jmp/1 T_11.21, 8;
T_11.20 ; End of true expr.
    %pushi/vec4 1296651091, 0, 32; draw_string_vec4
    %jmp/0 T_11.21, 8;
 ; End of false expr.
    %blend;
T_11.21;
    %load/vec4 v0x5eaaea770970_0;
    %load/vec4 v0x5eaaea771630_0;
    %sub;
    %vpi_call/w 3 303 "$display", "  Result: %s | Latency: %0d cycles", S<1,vec4,u32>, S<0,vec4,s32> {2 0 0};
    %load/vec4 v0x5eaaea770ab0_0;
    %addi 1, 0, 32;
    %store/vec4 v0x5eaaea770ab0_0, 0, 32;
    %jmp T_11.18;
T_11.19 ;
    %vpi_call/w 3 307 "$display", "\000" {0 0 0};
    %vpi_call/w 3 308 "$display", "--- Phase 2: Access 5th address (CONFLICT MISS - evicts one way) ---" {0 0 0};
    %pushi/vec4 1024, 0, 32;
    %store/vec4 v0x5eaaea7717e0_0, 0, 32;
    %vpi_call/w 3 310 "$display", "[CPU] Read addr=0x%05x (Set 0, 5th block - causes eviction!)", v0x5eaaea7717e0_0 {0 0 0};
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x5eaaea62f090_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x5eaaea62f330_0, 0, 2;
    %load/vec4 v0x5eaaea7717e0_0;
    %pad/s 20;
    %store/vec4 v0x5eaaea73c150_0, 0, 20;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea62fbe0_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x5eaaea661ad0;
    %join;
    %load/vec4 v0x5eaaea770700_0;
    %flag_set/vec4 8;
    %jmp/0 T_11.22, 8;
    %pushi/vec4 1212765216, 0, 32; draw_string_vec4
    %jmp/1 T_11.23, 8;
T_11.22 ; End of true expr.
    %pushi/vec4 1296651091, 0, 32; draw_string_vec4
    %jmp/0 T_11.23, 8;
 ; End of false expr.
    %blend;
T_11.23;
    %load/vec4 v0x5eaaea770970_0;
    %load/vec4 v0x5eaaea771630_0;
    %sub;
    %vpi_call/w 3 312 "$display", "  Result: %s | Latency: %0d cycles", S<1,vec4,u32>, S<0,vec4,s32> {2 0 0};
    %vpi_call/w 3 315 "$display", "\000" {0 0 0};
    %vpi_call/w 3 316 "$display", "--- Phase 3: Re-access evicted address (CONFLICT MISS) ---" {0 0 0};
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea7717e0_0, 0, 32;
    %vpi_call/w 3 318 "$display", "[CPU] Read addr=0x%05x (was in Set 0, but may be evicted)", v0x5eaaea7717e0_0 {0 0 0};
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x5eaaea62f090_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x5eaaea62f330_0, 0, 2;
    %load/vec4 v0x5eaaea7717e0_0;
    %pad/s 20;
    %store/vec4 v0x5eaaea73c150_0, 0, 20;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea62fbe0_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x5eaaea661ad0;
    %join;
    %load/vec4 v0x5eaaea770700_0;
    %flag_set/vec4 8;
    %jmp/0 T_11.24, 8;
    %pushi/vec4 1212765216, 0, 32; draw_string_vec4
    %jmp/1 T_11.25, 8;
T_11.24 ; End of true expr.
    %pushi/vec4 1296651091, 0, 32; draw_string_vec4
    %jmp/0 T_11.25, 8;
 ; End of false expr.
    %blend;
T_11.25;
    %load/vec4 v0x5eaaea770970_0;
    %load/vec4 v0x5eaaea771630_0;
    %sub;
    %vpi_call/w 3 320 "$display", "  Result: %s | Latency: %0d cycles", S<1,vec4,u32>, S<0,vec4,s32> {2 0 0};
    %vpi_call/w 3 323 "$display", "\000" {0 0 0};
    %vpi_call/w 3 324 "$display", ">>> Statistics: Hits=%0d, Misses=%0d", v0x5eaaea770a10_0, v0x5eaaea771570_0 {0 0 0};
    %vpi_call/w 3 325 "$display", ">>> This demonstrates CONFLICT MISSES due to limited associativity" {0 0 0};
    %vpi_call/w 3 326 "$display", "\000" {0 0 0};
    %vpi_call/w 3 331 "$display", "\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220" {0 0 0};
    %vpi_call/w 3 332 "$display", "TEST 4: MEMORY WRITE-BACK (DIRTY LINE EVICTION)" {0 0 0};
    %vpi_call/w 3 333 "$display", "\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220" {0 0 0};
    %vpi_call/w 3 334 "$display", "Write-back cache: dirty lines written to memory on eviction" {0 0 0};
    %vpi_call/w 3 335 "$display", "\000" {0 0 0};
    %vpi_call/w 3 338 "$display", "--- Step 1: Write data to create dirty line ---" {0 0 0};
    %pushi/vec4 4096, 0, 32;
    %store/vec4 v0x5eaaea7717e0_0, 0, 32;
    %vpi_call/w 3 340 "$display", "[CPU] Write addr=0x%05x data=0xDEADBEEF", v0x5eaaea7717e0_0 {0 0 0};
    %pushi/vec4 1, 0, 1;
    %store/vec4 v0x5eaaea62f090_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x5eaaea62f330_0, 0, 2;
    %load/vec4 v0x5eaaea7717e0_0;
    %pad/s 20;
    %store/vec4 v0x5eaaea73c150_0, 0, 20;
    %pushi/vec4 3735928559, 0, 32;
    %store/vec4 v0x5eaaea62fbe0_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x5eaaea661ad0;
    %join;
    %load/vec4 v0x5eaaea770700_0;
    %flag_set/vec4 8;
    %jmp/0 T_11.26, 8;
    %pushi/vec4 4737364, 0, 32; draw_string_vec4
    %jmp/1 T_11.27, 8;
T_11.26 ; End of true expr.
    %pushi/vec4 1296651091, 0, 32; draw_string_vec4
    %jmp/0 T_11.27, 8;
 ; End of false expr.
    %blend;
T_11.27;
    %vpi_call/w 3 342 "$display", "  Result: %s (line is now DIRTY)", S<0,vec4,u32> {1 0 0};
    %vpi_call/w 3 344 "$display", "\000" {0 0 0};
    %vpi_call/w 3 345 "$display", "--- Step 2: Force eviction by filling the set ---" {0 0 0};
    %pushi/vec4 1, 0, 32;
    %store/vec4 v0x5eaaea770ab0_0, 0, 32;
T_11.28 ;
    %load/vec4 v0x5eaaea770ab0_0;
    %cmpi/s 4, 0, 32;
    %flag_or 5, 4;
    %jmp/0xz T_11.29, 5;
    %pushi/vec4 4096, 0, 32;
    %load/vec4 v0x5eaaea770ab0_0;
    %muli 256, 0, 32;
    %add;
    %store/vec4 v0x5eaaea7717e0_0, 0, 32;
    %vpi_call/w 3 349 "$display", "[CPU] Read addr=0x%05x (filling set to force eviction)", v0x5eaaea7717e0_0 {0 0 0};
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x5eaaea62f090_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x5eaaea62f330_0, 0, 2;
    %load/vec4 v0x5eaaea7717e0_0;
    %pad/s 20;
    %store/vec4 v0x5eaaea73c150_0, 0, 20;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea62fbe0_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x5eaaea661ad0;
    %join;
    %load/vec4 v0x5eaaea770700_0;
    %flag_set/vec4 8;
    %jmp/0 T_11.30, 8;
    %pushi/vec4 4737364, 0, 32; draw_string_vec4
    %jmp/1 T_11.31, 8;
T_11.30 ; End of true expr.
    %pushi/vec4 1296651091, 0, 32; draw_string_vec4
    %jmp/0 T_11.31, 8;
 ; End of false expr.
    %blend;
T_11.31;
    %vpi_call/w 3 351 "$display", "  Result: %s", S<0,vec4,u32> {1 0 0};
    %load/vec4 v0x5eaaea770ab0_0;
    %addi 1, 0, 32;
    %store/vec4 v0x5eaaea770ab0_0, 0, 32;
    %jmp T_11.28;
T_11.29 ;
    %vpi_call/w 3 354 "$display", "\000" {0 0 0};
    %vpi_call/w 3 355 "$display", ">>> If WRITE(WB) appeared in memory log, write-back occurred!" {0 0 0};
    %vpi_call/w 3 356 "$display", "\000" {0 0 0};
    %vpi_call/w 3 361 "$display", "\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220" {0 0 0};
    %vpi_call/w 3 362 "$display", "TEST 5: SEQUENTIAL ACCESS PATTERN (Good Locality)" {0 0 0};
    %vpi_call/w 3 363 "$display", "\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220" {0 0 0};
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea770a10_0, 0, 32;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea771570_0, 0, 32;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea7718a0_0, 0, 32;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea771980_0, 0, 32;
    %vpi_call/w 3 367 "$display", "Accessing 32 consecutive words (spans multiple lines):" {0 0 0};
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea770ab0_0, 0, 32;
T_11.32 ;
    %load/vec4 v0x5eaaea770ab0_0;
    %cmpi/s 32, 0, 32;
    %jmp/0xz T_11.33, 5;
    %pushi/vec4 8192, 0, 32;
    %load/vec4 v0x5eaaea770ab0_0;
    %muli 4, 0, 32;
    %add;
    %store/vec4 v0x5eaaea7717e0_0, 0, 32;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x5eaaea62f090_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x5eaaea62f330_0, 0, 2;
    %load/vec4 v0x5eaaea7717e0_0;
    %pad/s 20;
    %store/vec4 v0x5eaaea73c150_0, 0, 20;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea62fbe0_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x5eaaea661ad0;
    %join;
    %load/vec4 v0x5eaaea770ab0_0;
    %addi 1, 0, 32;
    %store/vec4 v0x5eaaea770ab0_0, 0, 32;
    %jmp T_11.32;
T_11.33 ;
    %vpi_call/w 3 373 "$display", "  Total: Hits=%0d, Misses=%0d", v0x5eaaea770a10_0, v0x5eaaea771570_0 {0 0 0};
    %load/vec4 v0x5eaaea770a10_0;
    %muli 100, 0, 32;
    %load/vec4 v0x5eaaea770a10_0;
    %load/vec4 v0x5eaaea771570_0;
    %add;
    %div/s;
    %vpi_call/w 3 374 "$display", "  Hit Rate: %0d%%", S<0,vec4,s32> {1 0 0};
    %load/vec4 v0x5eaaea770a10_0;
    %cmpi/s 0, 0, 32;
    %flag_or 5, 4; GT is !LE
    %flag_inv 5;
    %jmp/0xz  T_11.34, 5;
    %load/vec4 v0x5eaaea7718a0_0;
    %load/vec4 v0x5eaaea770a10_0;
    %div/s;
    %vpi_call/w 3 376 "$display", "  Avg Hit Latency: %0d cycles", S<0,vec4,s32> {1 0 0};
T_11.34 ;
    %load/vec4 v0x5eaaea771570_0;
    %cmpi/s 0, 0, 32;
    %flag_or 5, 4; GT is !LE
    %flag_inv 5;
    %jmp/0xz  T_11.36, 5;
    %load/vec4 v0x5eaaea771980_0;
    %load/vec4 v0x5eaaea771570_0;
    %div/s;
    %vpi_call/w 3 378 "$display", "  Avg Miss Latency: %0d cycles", S<0,vec4,s32> {1 0 0};
T_11.36 ;
    %vpi_call/w 3 379 "$display", "\000" {0 0 0};
    %vpi_call/w 3 384 "$display", "\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220" {0 0 0};
    %vpi_call/w 3 385 "$display", "TEST 6: WRITE THEN READ VERIFICATION" {0 0 0};
    %vpi_call/w 3 386 "$display", "\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220" {0 0 0};
    %vpi_call/w 3 388 "$display", "[CPU] Write addr=0x03000 data=0xCAFEBABE" {0 0 0};
    %pushi/vec4 1, 0, 1;
    %store/vec4 v0x5eaaea62f090_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x5eaaea62f330_0, 0, 2;
    %pushi/vec4 12288, 0, 20;
    %store/vec4 v0x5eaaea73c150_0, 0, 20;
    %pushi/vec4 3405691582, 0, 32;
    %store/vec4 v0x5eaaea62fbe0_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x5eaaea661ad0;
    %join;
    %vpi_call/w 3 391 "$display", "[CPU] Read addr=0x03000" {0 0 0};
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x5eaaea62f090_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x5eaaea62f330_0, 0, 2;
    %pushi/vec4 12288, 0, 20;
    %store/vec4 v0x5eaaea73c150_0, 0, 20;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea62fbe0_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x5eaaea661ad0;
    %join;
    %vpi_call/w 3 393 "$display", "  Read data: 0x%08x", v0x5eaaea7707d0_0 {0 0 0};
    %load/vec4 v0x5eaaea7707d0_0;
    %cmpi/e 3405691582, 0, 32;
    %jmp/0xz  T_11.38, 4;
    %vpi_call/w 3 395 "$display", "  >>> PASS: Data matches!" {0 0 0};
    %jmp T_11.39;
T_11.38 ;
    %vpi_call/w 3 397 "$display", "  >>> FAIL: Data mismatch!" {0 0 0};
T_11.39 ;
    %vpi_call/w 3 399 "$display", "\000" {0 0 0};
    %vpi_call/w 3 400 "$display", "[CPU] Write addr=0x03004 data=0x12345678" {0 0 0};
    %pushi/vec4 1, 0, 1;
    %store/vec4 v0x5eaaea62f090_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x5eaaea62f330_0, 0, 2;
    %pushi/vec4 12292, 0, 20;
    %store/vec4 v0x5eaaea73c150_0, 0, 20;
    %pushi/vec4 305419896, 0, 32;
    %store/vec4 v0x5eaaea62fbe0_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x5eaaea661ad0;
    %join;
    %vpi_call/w 3 403 "$display", "[CPU] Read addr=0x03004" {0 0 0};
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x5eaaea62f090_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x5eaaea62f330_0, 0, 2;
    %pushi/vec4 12292, 0, 20;
    %store/vec4 v0x5eaaea73c150_0, 0, 20;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea62fbe0_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x5eaaea661ad0;
    %join;
    %vpi_call/w 3 405 "$display", "  Read data: 0x%08x", v0x5eaaea7707d0_0 {0 0 0};
    %load/vec4 v0x5eaaea7707d0_0;
    %cmpi/e 305419896, 0, 32;
    %jmp/0xz  T_11.40, 4;
    %vpi_call/w 3 407 "$display", "  >>> PASS: Data matches!" {0 0 0};
    %jmp T_11.41;
T_11.40 ;
    %vpi_call/w 3 409 "$display", "  >>> FAIL: Data mismatch!" {0 0 0};
T_11.41 ;
    %vpi_call/w 3 410 "$display", "\000" {0 0 0};
    %vpi_call/w 3 415 "$display", "\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220" {0 0 0};
    %vpi_call/w 3 416 "$display", "TEST 7: THRASHING PATTERN (Worst Case - Repeated Conflicts)" {0 0 0};
    %vpi_call/w 3 417 "$display", "\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220" {0 0 0};
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea770a10_0, 0, 32;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea771570_0, 0, 32;
    %vpi_call/w 3 420 "$display", "Repeatedly accessing 5 addresses mapping to same set (4-way cache):" {0 0 0};
    %vpi_call/w 3 421 "$display", "This causes continuous evictions (thrashing)" {0 0 0};
    %vpi_call/w 3 422 "$display", "\000" {0 0 0};
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea770ab0_0, 0, 32;
T_11.42 ;
    %load/vec4 v0x5eaaea770ab0_0;
    %cmpi/s 20, 0, 32;
    %jmp/0xz T_11.43, 5;
    %load/vec4 v0x5eaaea770ab0_0;
    %pushi/vec4 5, 0, 32;
    %mod/s;
    %store/vec4 v0x5eaaea76ffe0_0, 0, 32;
    %pushi/vec4 16384, 0, 32;
    %load/vec4 v0x5eaaea76ffe0_0;
    %muli 256, 0, 32;
    %add;
    %store/vec4 v0x5eaaea7717e0_0, 0, 32;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x5eaaea62f090_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x5eaaea62f330_0, 0, 2;
    %load/vec4 v0x5eaaea7717e0_0;
    %pad/s 20;
    %store/vec4 v0x5eaaea73c150_0, 0, 20;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea62fbe0_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x5eaaea661ad0;
    %join;
    %load/vec4 v0x5eaaea770ab0_0;
    %addi 1, 0, 32;
    %store/vec4 v0x5eaaea770ab0_0, 0, 32;
    %jmp T_11.42;
T_11.43 ;
    %vpi_call/w 3 430 "$display", "  Results: Hits=%0d, Misses=%0d", v0x5eaaea770a10_0, v0x5eaaea771570_0 {0 0 0};
    %load/vec4 v0x5eaaea770a10_0;
    %muli 100, 0, 32;
    %load/vec4 v0x5eaaea770a10_0;
    %load/vec4 v0x5eaaea771570_0;
    %add;
    %div/s;
    %vpi_call/w 3 431 "$display", "  Hit Rate: %0d%% (expected low due to thrashing)", S<0,vec4,s32> {1 0 0};
    %vpi_call/w 3 433 "$display", "\000" {0 0 0};
    %vpi_call/w 3 438 "$display", "\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220" {0 0 0};
    %vpi_call/w 3 439 "$display", "TEST 8: NON-BLOCKING CACHE BEHAVIOR (MSHR DEMONSTRATION)" {0 0 0};
    %vpi_call/w 3 440 "$display", "\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220" {0 0 0};
    %vpi_call/w 3 441 "$display", "Non-blocking cache uses MSHR (Miss Status Holding Register) to:" {0 0 0};
    %vpi_call/w 3 442 "$display", "  - Track outstanding memory requests" {0 0 0};
    %vpi_call/w 3 443 "$display", "  - Allow cache to continue processing after miss is issued" {0 0 0};
    %vpi_call/w 3 444 "$display", "  - Handle memory response asynchronously" {0 0 0};
    %vpi_call/w 3 445 "$display", "\000" {0 0 0};
    %vpi_call/w 3 448 "$display", "--- Scenario 1: Miss triggers MSHR allocation ---" {0 0 0};
    %pushi/vec4 20480, 0, 32;
    %store/vec4 v0x5eaaea7717e0_0, 0, 32;
    %vpi_call/w 3 450 "$display", "[CPU] Read addr=0x%05x (cache miss expected)", v0x5eaaea7717e0_0 {0 0 0};
    %vpi_call/w 3 451 "$display", "  MSHR will: 1) Store miss info  2) Issue memory request  3) Block CPU" {0 0 0};
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x5eaaea62f090_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x5eaaea62f330_0, 0, 2;
    %load/vec4 v0x5eaaea7717e0_0;
    %pad/s 20;
    %store/vec4 v0x5eaaea73c150_0, 0, 20;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea62fbe0_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x5eaaea661ad0;
    %join;
    %load/vec4 v0x5eaaea770700_0;
    %flag_set/vec4 8;
    %jmp/0 T_11.44, 8;
    %pushi/vec4 4737364, 0, 32; draw_string_vec4
    %jmp/1 T_11.45, 8;
T_11.44 ; End of true expr.
    %pushi/vec4 1296651091, 0, 32; draw_string_vec4
    %jmp/0 T_11.45, 8;
 ; End of false expr.
    %blend;
T_11.45;
    %vpi_call/w 3 453 "$display", "  Result: %s | MSHR handled the miss", S<0,vec4,u32> {1 0 0};
    %vpi_call/w 3 455 "$display", "\000" {0 0 0};
    %vpi_call/w 3 456 "$display", "--- Scenario 2: Hit while MSHR was previously active ---" {0 0 0};
    %vpi_call/w 3 457 "$display", "[CPU] Read addr=0x%05x (same line - should hit now)", v0x5eaaea7717e0_0 {0 0 0};
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x5eaaea62f090_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x5eaaea62f330_0, 0, 2;
    %load/vec4 v0x5eaaea7717e0_0;
    %pad/s 20;
    %store/vec4 v0x5eaaea73c150_0, 0, 20;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea62fbe0_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x5eaaea661ad0;
    %join;
    %load/vec4 v0x5eaaea770700_0;
    %flag_set/vec4 8;
    %jmp/0 T_11.46, 8;
    %pushi/vec4 4737364, 0, 32; draw_string_vec4
    %jmp/1 T_11.47, 8;
T_11.46 ; End of true expr.
    %pushi/vec4 1296651091, 0, 32; draw_string_vec4
    %jmp/0 T_11.47, 8;
 ; End of false expr.
    %blend;
T_11.47;
    %load/vec4 v0x5eaaea770970_0;
    %load/vec4 v0x5eaaea771630_0;
    %sub;
    %vpi_call/w 3 459 "$display", "  Result: %s | Latency: %0d cycles (fast - data in cache)", S<1,vec4,u32>, S<0,vec4,s32> {2 0 0};
    %vpi_call/w 3 462 "$display", "\000" {0 0 0};
    %vpi_call/w 3 463 "$display", "--- Scenario 3: Write miss with MSHR (allocate-on-write) ---" {0 0 0};
    %pushi/vec4 24576, 0, 32;
    %store/vec4 v0x5eaaea7717e0_0, 0, 32;
    %vpi_call/w 3 465 "$display", "[CPU] Write addr=0x%05x data=0xABCD1234 (write miss)", v0x5eaaea7717e0_0 {0 0 0};
    %vpi_call/w 3 466 "$display", "  MSHR will: 1) Fetch line  2) Merge write data  3) Mark dirty" {0 0 0};
    %pushi/vec4 1, 0, 1;
    %store/vec4 v0x5eaaea62f090_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x5eaaea62f330_0, 0, 2;
    %load/vec4 v0x5eaaea7717e0_0;
    %pad/s 20;
    %store/vec4 v0x5eaaea73c150_0, 0, 20;
    %pushi/vec4 2882343476, 0, 32;
    %store/vec4 v0x5eaaea62fbe0_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x5eaaea661ad0;
    %join;
    %load/vec4 v0x5eaaea770700_0;
    %flag_set/vec4 8;
    %jmp/0 T_11.48, 8;
    %pushi/vec4 4737364, 0, 32; draw_string_vec4
    %jmp/1 T_11.49, 8;
T_11.48 ; End of true expr.
    %pushi/vec4 1296651091, 0, 32; draw_string_vec4
    %jmp/0 T_11.49, 8;
 ; End of false expr.
    %blend;
T_11.49;
    %vpi_call/w 3 468 "$display", "  Result: %s", S<0,vec4,u32> {1 0 0};
    %vpi_call/w 3 471 "$display", "[CPU] Read addr=0x%05x (verify write)", v0x5eaaea7717e0_0 {0 0 0};
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x5eaaea62f090_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x5eaaea62f330_0, 0, 2;
    %load/vec4 v0x5eaaea7717e0_0;
    %pad/s 20;
    %store/vec4 v0x5eaaea73c150_0, 0, 20;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea62fbe0_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x5eaaea661ad0;
    %join;
    %load/vec4 v0x5eaaea7707d0_0;
    %cmpi/e 2882343476, 0, 32;
    %flag_mov 8, 4;
    %jmp/0 T_11.50, 8;
    %pushi/vec4 675499858, 0, 32; draw_string_vec4
    %pushi/vec4 1380270932, 0, 32; draw_string_vec4
    %concat/vec4; draw_string_vec4
    %pushi/vec4 41, 0, 8; draw_string_vec4
    %concat/vec4; draw_string_vec4
    %jmp/1 T_11.51, 8;
T_11.50 ; End of true expr.
    %pushi/vec4 10309, 0, 32; draw_string_vec4
    %pushi/vec4 1381125970, 0, 32; draw_string_vec4
    %concat/vec4; draw_string_vec4
    %pushi/vec4 41, 0, 8; draw_string_vec4
    %concat/vec4; draw_string_vec4
    %jmp/0 T_11.51, 8;
 ; End of false expr.
    %blend;
T_11.51;
    %vpi_call/w 3 473 "$display", "  Data: 0x%08x %s", v0x5eaaea7707d0_0, S<0,vec4,u72> {1 0 0};
    %vpi_call/w 3 476 "$display", "\000" {0 0 0};
    %vpi_call/w 3 477 "$display", "--- Scenario 4: MSHR with dirty line eviction (write-back) ---" {0 0 0};
    %pushi/vec4 28672, 0, 32;
    %store/vec4 v0x5eaaea7717e0_0, 0, 32;
    %vpi_call/w 3 480 "$display", "[CPU] Write addr=0x%05x data=0xDEAD0001 (create dirty line)", v0x5eaaea7717e0_0 {0 0 0};
    %pushi/vec4 1, 0, 1;
    %store/vec4 v0x5eaaea62f090_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x5eaaea62f330_0, 0, 2;
    %load/vec4 v0x5eaaea7717e0_0;
    %pad/s 20;
    %store/vec4 v0x5eaaea73c150_0, 0, 20;
    %pushi/vec4 3735879681, 0, 32;
    %store/vec4 v0x5eaaea62fbe0_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x5eaaea661ad0;
    %join;
    %vpi_call/w 3 484 "$display", "[CPU] Accessing addresses to force eviction of dirty line..." {0 0 0};
    %vpi_call/w 3 485 "$display", "  MSHR will: 1) Write-back dirty  2) Fetch new line  3) Complete" {0 0 0};
    %pushi/vec4 1, 0, 32;
    %store/vec4 v0x5eaaea770ab0_0, 0, 32;
T_11.52 ;
    %load/vec4 v0x5eaaea770ab0_0;
    %cmpi/s 4, 0, 32;
    %flag_or 5, 4;
    %jmp/0xz T_11.53, 5;
    %pushi/vec4 28672, 0, 32;
    %load/vec4 v0x5eaaea770ab0_0;
    %muli 256, 0, 32;
    %add;
    %store/vec4 v0x5eaaea7717e0_0, 0, 32;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x5eaaea62f090_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x5eaaea62f330_0, 0, 2;
    %load/vec4 v0x5eaaea7717e0_0;
    %pad/s 20;
    %store/vec4 v0x5eaaea73c150_0, 0, 20;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea62fbe0_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x5eaaea661ad0;
    %join;
    %load/vec4 v0x5eaaea770ab0_0;
    %addi 1, 0, 32;
    %store/vec4 v0x5eaaea770ab0_0, 0, 32;
    %jmp T_11.52;
T_11.53 ;
    %vpi_call/w 3 490 "$display", "  If [MEM] WRITE(WB) appeared above, MSHR handled write-back correctly" {0 0 0};
    %vpi_call/w 3 492 "$display", "\000" {0 0 0};
    %vpi_call/w 3 493 "$display", "--- Scenario 5: MSHR state transitions ---" {0 0 0};
    %vpi_call/w 3 494 "$display", "MSHR State Machine:" {0 0 0};
    %vpi_call/w 3 495 "$display", "  IDLE -> MISS_PENDING: On cache miss, MSHR allocated" {0 0 0};
    %vpi_call/w 3 496 "$display", "  MISS_PENDING -> WB_PENDING: If evicting dirty line" {0 0 0};
    %vpi_call/w 3 497 "$display", "  WB_PENDING -> FETCH_PENDING: After write-back complete" {0 0 0};
    %vpi_call/w 3 498 "$display", "  FETCH_PENDING -> IDLE: After line fetched, request complete" {0 0 0};
    %vpi_call/w 3 499 "$display", "\000" {0 0 0};
    %vpi_call/w 3 502 "$display", "--- Scenario 6: MSHR timing demonstration ---" {0 0 0};
    %pushi/vec4 32768, 0, 32;
    %store/vec4 v0x5eaaea7717e0_0, 0, 32;
    %load/vec4 v0x5eaaea770970_0;
    %store/vec4 v0x5eaaea771630_0, 0, 32;
    %vpi_call/w 3 505 "$display", "[CPU] Read addr=0x%05x @ cycle %0d", v0x5eaaea7717e0_0, v0x5eaaea770970_0 {0 0 0};
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x5eaaea62f090_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x5eaaea62f330_0, 0, 2;
    %load/vec4 v0x5eaaea7717e0_0;
    %pad/s 20;
    %store/vec4 v0x5eaaea73c150_0, 0, 20;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea62fbe0_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x5eaaea661ad0;
    %join;
    %load/vec4 v0x5eaaea770970_0;
    %load/vec4 v0x5eaaea771630_0;
    %sub;
    %vpi_call/w 3 507 "$display", "  Response @ cycle %0d (total latency: %0d cycles)", v0x5eaaea770970_0, S<0,vec4,s32> {1 0 0};
    %vpi_call/w 3 509 "$display", "  Breakdown: ~1 cycle miss detect + %0d cycle mem latency + 1 cycle response", P_0x5eaaea661920 {0 0 0};
    %vpi_call/w 3 512 "$display", "\000" {0 0 0};
    %vpi_call/w 3 513 "$display", ">>> NON-BLOCKING SUMMARY:" {0 0 0};
    %vpi_call/w 3 514 "$display", "    - MSHR tracks one outstanding miss at a time" {0 0 0};
    %vpi_call/w 3 515 "$display", "    - Handles read misses, write misses, and write-backs" {0 0 0};
    %vpi_call/w 3 516 "$display", "    - Memory requests issued asynchronously" {0 0 0};
    %vpi_call/w 3 517 "$display", "    - Cache returns response when memory completes" {0 0 0};
    %vpi_call/w 3 518 "$display", "\000" {0 0 0};
    %vpi_call/w 3 523 "$display", "\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220" {0 0 0};
    %vpi_call/w 3 524 "$display", "TEST 9: HIT-UNDER-MISS (True Non-Blocking Behavior)" {0 0 0};
    %vpi_call/w 3 525 "$display", "\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220" {0 0 0};
    %vpi_call/w 3 526 "$display", "This test verifies the cache can service HITS while a MISS is pending." {0 0 0};
    %vpi_call/w 3 527 "$display", "A blocking cache would stall all requests during memory fetch." {0 0 0};
    %vpi_call/w 3 528 "$display", "\000" {0 0 0};
    %vpi_call/w 3 531 "$display", "--- Setup: Pre-load cache lines in different sets ---" {0 0 0};
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x5eaaea62f090_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x5eaaea62f330_0, 0, 2;
    %pushi/vec4 32, 0, 20;
    %store/vec4 v0x5eaaea73c150_0, 0, 20;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea62fbe0_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x5eaaea661ad0;
    %join;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x5eaaea62f090_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x5eaaea62f330_0, 0, 2;
    %pushi/vec4 64, 0, 20;
    %store/vec4 v0x5eaaea73c150_0, 0, 20;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea62fbe0_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x5eaaea661ad0;
    %join;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x5eaaea62f090_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x5eaaea62f330_0, 0, 2;
    %pushi/vec4 96, 0, 20;
    %store/vec4 v0x5eaaea73c150_0, 0, 20;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea62fbe0_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x5eaaea661ad0;
    %join;
    %vpi_call/w 3 535 "$display", "  Loaded lines at 0x00020 (Set 1), 0x00040 (Set 2), 0x00060 (Set 3)" {0 0 0};
    %vpi_call/w 3 537 "$display", "\000" {0 0 0};
    %vpi_call/w 3 538 "$display", "--- Hit-Under-Miss Test ---" {0 0 0};
    %vpi_call/w 3 539 "$display", "1. Issue READ MISS to trigger memory fetch (takes %0d cycles)", P_0x5eaaea661920 {0 0 0};
    %vpi_call/w 3 540 "$display", "2. While miss pending, issue HITs to other cached lines" {0 0 0};
    %vpi_call/w 3 541 "$display", "3. Hits should complete in 1 cycle, not wait for miss" {0 0 0};
    %vpi_call/w 3 542 "$display", "\000" {0 0 0};
    %pushi/vec4 36864, 0, 32;
    %store/vec4 v0x5eaaea7717e0_0, 0, 32;
    %wait E_0x5eaaea6397a0;
T_11.54 ;
    %load/vec4 v0x5eaaea7702d0_0;
    %nor/r;
    %flag_set/vec4 8;
    %jmp/0xz T_11.55, 8;
    %wait E_0x5eaaea6397a0;
    %jmp T_11.54;
T_11.55 ;
    %pushi/vec4 1, 0, 1;
    %assign/vec4 v0x5eaaea770560_0, 0;
    %pushi/vec4 0, 0, 1;
    %assign/vec4 v0x5eaaea7703a0_0, 0;
    %load/vec4 v0x5eaaea7717e0_0;
    %pad/s 20;
    %assign/vec4 v0x5eaaea7701d0_0, 0;
    %pushi/vec4 0, 0, 32;
    %assign/vec4 v0x5eaaea770630_0, 0;
    %pushi/vec4 2, 0, 2;
    %assign/vec4 v0x5eaaea770490_0, 0;
    %vpi_call/w 3 553 "$display", "[CPU] @ cycle %0d: Issue MISS to addr=0x%05x", v0x5eaaea770970_0, v0x5eaaea7717e0_0 {0 0 0};
    %wait E_0x5eaaea6397a0;
    %pushi/vec4 0, 0, 1;
    %assign/vec4 v0x5eaaea770560_0, 0;
    %pushi/vec4 3, 0, 32;
T_11.56 %dup/vec4;
    %pushi/vec4 0, 0, 32;
    %cmp/s;
    %jmp/1xz T_11.57, 5;
    %jmp/1 T_11.57, 4;
    %pushi/vec4 1, 0, 32;
    %sub;
    %wait E_0x5eaaea6397a0;
    %jmp T_11.56;
T_11.57 ;
    %pop/vec4 1;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea770a10_0, 0, 32;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea771570_0, 0, 32;
    %vpi_call/w 3 564 "$display", "[CPU] @ cycle %0d: MISS still pending (MSHR busy)...", v0x5eaaea770970_0 {0 0 0};
    %vpi_call/w 3 565 "$display", "      Now issuing HITs to pre-loaded lines:" {0 0 0};
    %load/vec4 v0x5eaaea7702d0_0;
    %flag_set/vec4 8;
    %jmp/0xz  T_11.58, 8;
    %vpi_call/w 3 569 "$display", "      cpu_req_ready = 1 (accepting requests!)" {0 0 0};
    %load/vec4 v0x5eaaea770970_0;
    %store/vec4 v0x5eaaea771630_0, 0, 32;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x5eaaea62f090_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x5eaaea62f330_0, 0, 2;
    %pushi/vec4 32, 0, 20;
    %store/vec4 v0x5eaaea73c150_0, 0, 20;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea62fbe0_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x5eaaea661ad0;
    %join;
    %load/vec4 v0x5eaaea770700_0;
    %flag_set/vec4 8;
    %jmp/0 T_11.60, 8;
    %pushi/vec4 4737364, 0, 32; draw_string_vec4
    %jmp/1 T_11.61, 8;
T_11.60 ; End of true expr.
    %pushi/vec4 1296651091, 0, 32; draw_string_vec4
    %jmp/0 T_11.61, 8;
 ; End of false expr.
    %blend;
T_11.61;
    %load/vec4 v0x5eaaea770970_0;
    %load/vec4 v0x5eaaea771630_0;
    %sub;
    %vpi_call/w 3 574 "$display", "      HIT 0x00020: %s in %0d cycles", S<1,vec4,u32>, S<0,vec4,s32> {2 0 0};
    %load/vec4 v0x5eaaea770970_0;
    %store/vec4 v0x5eaaea771630_0, 0, 32;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x5eaaea62f090_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x5eaaea62f330_0, 0, 2;
    %pushi/vec4 64, 0, 20;
    %store/vec4 v0x5eaaea73c150_0, 0, 20;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea62fbe0_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x5eaaea661ad0;
    %join;
    %load/vec4 v0x5eaaea770700_0;
    %flag_set/vec4 8;
    %jmp/0 T_11.62, 8;
    %pushi/vec4 4737364, 0, 32; draw_string_vec4
    %jmp/1 T_11.63, 8;
T_11.62 ; End of true expr.
    %pushi/vec4 1296651091, 0, 32; draw_string_vec4
    %jmp/0 T_11.63, 8;
 ; End of false expr.
    %blend;
T_11.63;
    %load/vec4 v0x5eaaea770970_0;
    %load/vec4 v0x5eaaea771630_0;
    %sub;
    %vpi_call/w 3 580 "$display", "      HIT 0x00040: %s in %0d cycles", S<1,vec4,u32>, S<0,vec4,s32> {2 0 0};
    %load/vec4 v0x5eaaea770970_0;
    %store/vec4 v0x5eaaea771630_0, 0, 32;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x5eaaea62f090_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x5eaaea62f330_0, 0, 2;
    %pushi/vec4 96, 0, 20;
    %store/vec4 v0x5eaaea73c150_0, 0, 20;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea62fbe0_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x5eaaea661ad0;
    %join;
    %load/vec4 v0x5eaaea770700_0;
    %flag_set/vec4 8;
    %jmp/0 T_11.64, 8;
    %pushi/vec4 4737364, 0, 32; draw_string_vec4
    %jmp/1 T_11.65, 8;
T_11.64 ; End of true expr.
    %pushi/vec4 1296651091, 0, 32; draw_string_vec4
    %jmp/0 T_11.65, 8;
 ; End of false expr.
    %blend;
T_11.65;
    %load/vec4 v0x5eaaea770970_0;
    %load/vec4 v0x5eaaea771630_0;
    %sub;
    %vpi_call/w 3 586 "$display", "      HIT 0x00060: %s in %0d cycles", S<1,vec4,u32>, S<0,vec4,s32> {2 0 0};
    %jmp T_11.59;
T_11.58 ;
    %vpi_call/w 3 590 "$display", "      cpu_req_ready = 0 (BLOCKING - waiting for miss)" {0 0 0};
T_11.59 ;
T_11.66 ;
    %load/vec4 v0x5eaaea7708a0_0;
    %nor/r;
    %flag_set/vec4 8;
    %jmp/0xz T_11.67, 8;
    %wait E_0x5eaaea6397a0;
    %jmp T_11.66;
T_11.67 ;
    %vpi_call/w 3 595 "$display", "[CPU] @ cycle %0d: Original MISS completed", v0x5eaaea770970_0 {0 0 0};
    %vpi_call/w 3 597 "$display", "\000" {0 0 0};
    %load/vec4 v0x5eaaea770a10_0;
    %cmpi/s 3, 0, 32;
    %flag_inv 5; GE is !LT
    %jmp/0xz  T_11.68, 5;
    %vpi_call/w 3 599 "$display", ">>> SUCCESS: %0d hits serviced WHILE miss was pending!", v0x5eaaea770a10_0 {0 0 0};
    %vpi_call/w 3 600 "$display", ">>> This is TRUE NON-BLOCKING (hit-under-miss) behavior!" {0 0 0};
    %jmp T_11.69;
T_11.68 ;
    %vpi_call/w 3 603 "$display", ">>> Cache blocked during miss (blocking behavior)" {0 0 0};
T_11.69 ;
    %vpi_call/w 3 605 "$display", "\000" {0 0 0};
    %vpi_call/w 3 610 "$display", "\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220" {0 0 0};
    %vpi_call/w 3 611 "$display", "TEST 10: MISS-UNDER-MISS (Multi-MSHR - 4 Entries)" {0 0 0};
    %vpi_call/w 3 612 "$display", "\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220" {0 0 0};
    %vpi_call/w 3 613 "$display", "This test verifies MULTIPLE OUTSTANDING MISSES can be tracked." {0 0 0};
    %vpi_call/w 3 614 "$display", "With 4 MSHR entries, we can issue up to 4 misses before blocking." {0 0 0};
    %vpi_call/w 3 615 "$display", "\000" {0 0 0};
    %vpi_call/w 3 617 "$display", "--- Issue 4 MISSES rapidly (should all be accepted) ---" {0 0 0};
    %pushi/vec4 49152, 0, 32;
    %store/vec4 v0x5eaaea7717e0_0, 0, 32;
    %wait E_0x5eaaea6397a0;
T_11.70 ;
    %load/vec4 v0x5eaaea7702d0_0;
    %nor/r;
    %flag_set/vec4 8;
    %jmp/0xz T_11.71, 8;
    %wait E_0x5eaaea6397a0;
    %jmp T_11.70;
T_11.71 ;
    %pushi/vec4 1, 0, 1;
    %assign/vec4 v0x5eaaea770560_0, 0;
    %pushi/vec4 0, 0, 1;
    %assign/vec4 v0x5eaaea7703a0_0, 0;
    %load/vec4 v0x5eaaea7717e0_0;
    %pad/s 20;
    %assign/vec4 v0x5eaaea7701d0_0, 0;
    %pushi/vec4 2, 0, 2;
    %assign/vec4 v0x5eaaea770490_0, 0;
    %vpi_call/w 3 627 "$display", "[CPU] @ cycle %0d: Issue MISS #1 to addr=0x%05x, ready=%b", v0x5eaaea770970_0, v0x5eaaea7717e0_0, v0x5eaaea7702d0_0 {0 0 0};
    %wait E_0x5eaaea6397a0;
    %pushi/vec4 0, 0, 1;
    %assign/vec4 v0x5eaaea770560_0, 0;
    %wait E_0x5eaaea6397a0;
    %pushi/vec4 53248, 0, 32;
    %store/vec4 v0x5eaaea7717e0_0, 0, 32;
    %load/vec4 v0x5eaaea7702d0_0;
    %flag_set/vec4 8;
    %jmp/0xz  T_11.72, 8;
    %pushi/vec4 1, 0, 1;
    %assign/vec4 v0x5eaaea770560_0, 0;
    %load/vec4 v0x5eaaea7717e0_0;
    %pad/s 20;
    %assign/vec4 v0x5eaaea7701d0_0, 0;
    %vpi_call/w 3 638 "$display", "[CPU] @ cycle %0d: Issue MISS #2 to addr=0x%05x, ready=%b (MSHR has space!)", v0x5eaaea770970_0, v0x5eaaea7717e0_0, v0x5eaaea7702d0_0 {0 0 0};
    %wait E_0x5eaaea6397a0;
    %pushi/vec4 0, 0, 1;
    %assign/vec4 v0x5eaaea770560_0, 0;
    %jmp T_11.73;
T_11.72 ;
    %vpi_call/w 3 643 "$display", "[CPU] @ cycle %0d: MISS #2 BLOCKED (single-MSHR behavior)", v0x5eaaea770970_0 {0 0 0};
T_11.73 ;
    %wait E_0x5eaaea6397a0;
    %pushi/vec4 57344, 0, 32;
    %store/vec4 v0x5eaaea7717e0_0, 0, 32;
    %load/vec4 v0x5eaaea7702d0_0;
    %flag_set/vec4 8;
    %jmp/0xz  T_11.74, 8;
    %pushi/vec4 1, 0, 1;
    %assign/vec4 v0x5eaaea770560_0, 0;
    %load/vec4 v0x5eaaea7717e0_0;
    %pad/s 20;
    %assign/vec4 v0x5eaaea7701d0_0, 0;
    %vpi_call/w 3 652 "$display", "[CPU] @ cycle %0d: Issue MISS #3 to addr=0x%05x, ready=%b (MSHR has space!)", v0x5eaaea770970_0, v0x5eaaea7717e0_0, v0x5eaaea7702d0_0 {0 0 0};
    %wait E_0x5eaaea6397a0;
    %pushi/vec4 0, 0, 1;
    %assign/vec4 v0x5eaaea770560_0, 0;
    %jmp T_11.75;
T_11.74 ;
    %vpi_call/w 3 657 "$display", "[CPU] @ cycle %0d: MISS #3 BLOCKED", v0x5eaaea770970_0 {0 0 0};
T_11.75 ;
    %wait E_0x5eaaea6397a0;
    %pushi/vec4 61440, 0, 32;
    %store/vec4 v0x5eaaea7717e0_0, 0, 32;
    %load/vec4 v0x5eaaea7702d0_0;
    %flag_set/vec4 8;
    %jmp/0xz  T_11.76, 8;
    %pushi/vec4 1, 0, 1;
    %assign/vec4 v0x5eaaea770560_0, 0;
    %load/vec4 v0x5eaaea7717e0_0;
    %pad/s 20;
    %assign/vec4 v0x5eaaea7701d0_0, 0;
    %vpi_call/w 3 666 "$display", "[CPU] @ cycle %0d: Issue MISS #4 to addr=0x%05x, ready=%b (MSHR has space!)", v0x5eaaea770970_0, v0x5eaaea7717e0_0, v0x5eaaea7702d0_0 {0 0 0};
    %wait E_0x5eaaea6397a0;
    %pushi/vec4 0, 0, 1;
    %assign/vec4 v0x5eaaea770560_0, 0;
    %jmp T_11.77;
T_11.76 ;
    %vpi_call/w 3 671 "$display", "[CPU] @ cycle %0d: MISS #4 BLOCKED", v0x5eaaea770970_0 {0 0 0};
T_11.77 ;
    %wait E_0x5eaaea6397a0;
    %pushi/vec4 65536, 0, 32;
    %store/vec4 v0x5eaaea7717e0_0, 0, 32;
    %vpi_call/w 3 677 "$display", "\000" {0 0 0};
    %vpi_call/w 3 678 "$display", "--- Now try MISS #5 (should BLOCK - all 4 MSHRs busy) ---" {0 0 0};
    %load/vec4 v0x5eaaea7702d0_0;
    %flag_set/vec4 8;
    %jmp/0xz  T_11.78, 8;
    %pushi/vec4 1, 0, 1;
    %assign/vec4 v0x5eaaea770560_0, 0;
    %load/vec4 v0x5eaaea7717e0_0;
    %pad/s 20;
    %assign/vec4 v0x5eaaea7701d0_0, 0;
    %vpi_call/w 3 682 "$display", "[CPU] @ cycle %0d: Issue MISS #5 to addr=0x%05x, ready=%b", v0x5eaaea770970_0, v0x5eaaea7717e0_0, v0x5eaaea7702d0_0 {0 0 0};
    %wait E_0x5eaaea6397a0;
    %pushi/vec4 0, 0, 1;
    %assign/vec4 v0x5eaaea770560_0, 0;
    %wait E_0x5eaaea6397a0;
    %load/vec4 v0x5eaaea7702d0_0;
    %nor/r;
    %flag_set/vec4 8;
    %jmp/0xz  T_11.80, 8;
    %vpi_call/w 3 688 "$display", "[CPU] @ cycle %0d: BLOCKED after accepting (all MSHRs now full)", v0x5eaaea770970_0 {0 0 0};
T_11.80 ;
    %jmp T_11.79;
T_11.78 ;
    %vpi_call/w 3 691 "$display", "[CPU] @ cycle %0d: MISS #5 BLOCKED (ready=0, all MSHRs full)", v0x5eaaea770970_0 {0 0 0};
T_11.79 ;
    %vpi_call/w 3 695 "$display", "\000" {0 0 0};
    %vpi_call/w 3 696 "$display", "--- Waiting for all outstanding misses to complete ---" {0 0 0};
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5eaaea771570_0, 0, 32;
    %pushi/vec4 300, 0, 32;
T_11.82 %dup/vec4;
    %pushi/vec4 0, 0, 32;
    %cmp/s;
    %jmp/1xz T_11.83, 5;
    %jmp/1 T_11.83, 4;
    %pushi/vec4 1, 0, 32;
    %sub;
    %wait E_0x5eaaea6397a0;
    %load/vec4 v0x5eaaea7708a0_0;
    %flag_set/vec4 8;
    %jmp/0xz  T_11.84, 8;
    %load/vec4 v0x5eaaea771570_0;
    %addi 1, 0, 32;
    %store/vec4 v0x5eaaea771570_0, 0, 32;
    %vpi_call/w 3 702 "$display", "[CPU] @ cycle %0d: MISS response #%0d received", v0x5eaaea770970_0, v0x5eaaea771570_0 {0 0 0};
T_11.84 ;
    %jmp T_11.82;
T_11.83 ;
    %pop/vec4 1;
    %vpi_call/w 3 706 "$display", "\000" {0 0 0};
    %vpi_call/w 3 707 "$display", ">>> MULTI-MSHR SUMMARY:" {0 0 0};
    %vpi_call/w 3 708 "$display", "    - %0d MSHR entries allow %0d outstanding misses", 32'sb00000000000000000000000000000100, 32'sb00000000000000000000000000000100 {0 0 0};
    %vpi_call/w 3 709 "$display", "    - Misses 1-4 were accepted without blocking" {0 0 0};
    %vpi_call/w 3 710 "$display", "    - Miss 5 blocked until an MSHR freed up" {0 0 0};
    %vpi_call/w 3 711 "$display", "    - This is MISS-UNDER-MISS (true non-blocking)" {0 0 0};
    %vpi_call/w 3 712 "$display", "\000" {0 0 0};
    %vpi_call/w 3 717 "$display", "\342\225\224\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\227" {0 0 0};
    %vpi_call/w 3 718 "$display", "\342\225\221                    SIMULATION COMPLETE                           \342\225\221" {0 0 0};
    %vpi_call/w 3 719 "$display", "\342\225\240\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\243" {0 0 0};
    %vpi_call/w 3 720 "$display", "\342\225\221  Cache Architecture:                                             \342\225\221" {0 0 0};
    %vpi_call/w 3 721 "$display", "\342\225\221    - 4-way set-associative                                       \342\225\221" {0 0 0};
    %vpi_call/w 3 722 "$display", "\342\225\221    - 8 sets \303\227 4 ways \303\227 32-byte lines = 1KB                      \342\225\221" {0 0 0};
    %vpi_call/w 3 723 "$display", "\342\225\221    - Random replacement (LFSR)                                   \342\225\221" {0 0 0};
    %vpi_call/w 3 724 "$display", "\342\225\221    - Write-back policy with dirty bits                           \342\225\221" {0 0 0};
    %vpi_call/w 3 725 "$display", "\342\225\221                                                                  \342\225\221" {0 0 0};
    %vpi_call/w 3 726 "$display", "\342\225\221  Demonstrated Features:                                          \342\225\221" {0 0 0};
    %vpi_call/w 3 727 "$display", "\342\225\221    \342\234\223 Cache hit latency: 1 cycle                                  \342\225\221" {0 0 0};
    %vpi_call/w 3 728 "$display", "\342\225\221    \342\234\223 Cache miss penalty: ~%2d cycles                              \342\225\221", P_0x5eaaea661920 {0 0 0};
    %vpi_call/w 3 729 "$display", "\342\225\221    \342\234\223 Conflict misses (5 blocks to 4-way set)                     \342\225\221" {0 0 0};
    %vpi_call/w 3 730 "$display", "\342\225\221    \342\234\223 Memory writes (write-back on eviction)                      \342\225\221" {0 0 0};
    %vpi_call/w 3 731 "$display", "\342\225\221    \342\234\223 Byte/half-word/word access                                  \342\225\221" {0 0 0};
    %vpi_call/w 3 732 "$display", "\342\225\221    \342\234\223 Multi-MSHR (4 entries - configurable)                       \342\225\221" {0 0 0};
    %vpi_call/w 3 733 "$display", "\342\225\221    \342\234\223 Hit-under-miss (service hits while miss pending)            \342\225\221" {0 0 0};
    %vpi_call/w 3 734 "$display", "\342\225\221    \342\234\223 Miss-under-miss (up to 4 outstanding misses)                \342\225\221" {0 0 0};
    %vpi_call/w 3 735 "$display", "\342\225\232\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\235" {0 0 0};
    %delay 100000, 0;
    %vpi_call/w 3 738 "$finish" {0 0 0};
    %end;
    .thread T_11;
    .scope S_0x5eaaea6bcb20;
T_12 ;
    %vpi_call/w 3 745 "$dumpfile", "cache_sim.vcd" {0 0 0};
    %vpi_call/w 3 746 "$dumpvars", 32'sb00000000000000000000000000000000, S_0x5eaaea6bcb20 {0 0 0};
    %end;
    .thread T_12;
# The file index is used to find the file name in the following table.
:file_names 5;
    "N/A";
    "<interactive>";
    "-";
    "verilog/tb_cache.v";
    "verilog/cache.v";
