

================================================================
== Vitis HLS Report for 'sobel_edge_detector'
================================================================
* Date:           Wed Nov 13 22:41:29 2024

* Version:        2023.2 (Build 4023990 on Oct 11 2023)
* Project:        Sobel_Edge_Detector_PL
* Solution:       solution1 (Vivado IP Flow Target)
* Product family: zynq
* Target device:  xc7z010-clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  |  10.00 ns|  8.254 ns|     2.70 ns|
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+--------+--------+---------+
    |  Latency (cycles) |  Latency (absolute) |     Interval    | Pipeline|
    |   min   |   max   |    min   |    max   |   min  |   max  |   Type  |
    +---------+---------+----------+----------+--------+--------+---------+
    |   159292|   159292|  1.593 ms|  1.593 ms|  159293|  159293|       no|
    +---------+---------+----------+----------+--------+--------+---------+

    + Detail: 
        * Instance: 
        +-------------------------------------------------------------------------+--------------------------------------------------------------+---------+---------+----------+----------+--------+--------+---------+
        |                                                                         |                                                              |  Latency (cycles) |  Latency (absolute) |     Interval    | Pipeline|
        |                                 Instance                                |                            Module                            |   min   |   max   |    min   |    max   |   min  |   max  |   Type  |
        +-------------------------------------------------------------------------+--------------------------------------------------------------+---------+---------+----------+----------+--------+--------+---------+
        |grp_sobel_edge_detector_Pipeline_VITIS_LOOP_24_1_VITIS_LOOP_26_2_fu_544  |sobel_edge_detector_Pipeline_VITIS_LOOP_24_1_VITIS_LOOP_26_2  |   142886|   142886|  1.429 ms|  1.429 ms|  142886|  142886|       no|
        |grp_sobel_edge_detector_Pipeline_VITIS_LOOP_55_5_VITIS_LOOP_58_6_fu_676  |sobel_edge_detector_Pipeline_VITIS_LOOP_55_5_VITIS_LOOP_58_6  |    16400|    16400|  0.164 ms|  0.164 ms|   16400|   16400|       no|
        +-------------------------------------------------------------------------+--------------------------------------------------------------+---------+---------+----------+----------+--------+--------+---------+

        * Loop: 
        N/A



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+----+-------+-------+-----+
|       Name      | BRAM_18K| DSP|   FF  |  LUT  | URAM|
+-----------------+---------+----+-------+-------+-----+
|DSP              |        -|   -|      -|      -|    -|
|Expression       |        -|   -|      0|      2|    -|
|FIFO             |        -|   -|      -|      -|    -|
|Instance         |        -|   5|   4839|   2244|    -|
|Memory           |      128|   -|      0|      0|    0|
|Multiplexer      |        -|   -|      -|   4713|    -|
|Register         |        -|   -|      9|      -|    -|
+-----------------+---------+----+-------+-------+-----+
|Total            |      128|   5|   4848|   6959|    0|
+-----------------+---------+----+-------+-------+-----+
|Available        |      120|  80|  35200|  17600|    0|
+-----------------+---------+----+-------+-------+-----+
|Utilization (%)  |      106|   6|     13|     39|    0|
+-----------------+---------+----+-------+-------+-----+

+ Detail: 
    * Instance: 
    +-------------------------------------------------------------------------+--------------------------------------------------------------+---------+----+------+------+-----+
    |                                 Instance                                |                            Module                            | BRAM_18K| DSP|  FF  |  LUT | URAM|
    +-------------------------------------------------------------------------+--------------------------------------------------------------+---------+----+------+------+-----+
    |grp_sobel_edge_detector_Pipeline_VITIS_LOOP_24_1_VITIS_LOOP_26_2_fu_544  |sobel_edge_detector_Pipeline_VITIS_LOOP_24_1_VITIS_LOOP_26_2  |        0|   0|    74|   208|    0|
    |grp_sobel_edge_detector_Pipeline_VITIS_LOOP_55_5_VITIS_LOOP_58_6_fu_676  |sobel_edge_detector_Pipeline_VITIS_LOOP_55_5_VITIS_LOOP_58_6  |        0|   5|  4765|  2036|    0|
    +-------------------------------------------------------------------------+--------------------------------------------------------------+---------+----+------+------+-----+
    |Total                                                                    |                                                              |        0|   5|  4839|  2244|    0|
    +-------------------------------------------------------------------------+--------------------------------------------------------------+---------+----+------+------+-----+

    * DSP: 
    N/A

    * Memory: 
    +-----------------+---------------------------+---------+---+----+-----+------+-----+------+-------------+
    |      Memory     |           Module          | BRAM_18K| FF| LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +-----------------+---------------------------+---------+---+----+-----+------+-----+------+-------------+
    |temp_edge_1_U    |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_2_U    |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_3_U    |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_4_U    |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_5_U    |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_6_U    |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_7_U    |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_8_U    |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_9_U    |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_10_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_11_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_12_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_13_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_14_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_15_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_16_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_17_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_18_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_19_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_20_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_21_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_22_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_23_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_24_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_25_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_26_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_27_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_28_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_29_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_30_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_31_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_32_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_33_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_34_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_35_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_36_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_37_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_38_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_39_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_40_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_41_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_42_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_43_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_44_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_45_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_46_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_47_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_48_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_49_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_50_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_51_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_52_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_53_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_54_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_55_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_56_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_57_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_58_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_59_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_60_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_61_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_62_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_63_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_64_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_65_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_66_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_67_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_68_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_69_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_70_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_71_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_72_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_73_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_74_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_75_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_76_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_77_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_78_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_79_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_80_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_81_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_82_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_83_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_84_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_85_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_86_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_87_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_88_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_89_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_90_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_91_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_92_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_93_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_94_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_95_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_96_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_97_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_98_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_99_U   |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_100_U  |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_101_U  |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_102_U  |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_103_U  |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_104_U  |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_105_U  |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_106_U  |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_107_U  |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_108_U  |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_109_U  |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_110_U  |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_111_U  |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_112_U  |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_113_U  |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_114_U  |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_115_U  |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_116_U  |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_117_U  |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_118_U  |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_119_U  |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_120_U  |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_121_U  |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_122_U  |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_123_U  |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_124_U  |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_125_U  |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_126_U  |temp_edge_1_RAM_AUTO_1R1W  |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_U      |temp_edge_RAM_AUTO_1R1W    |        1|  0|   0|    0|   128|   32|     1|         4096|
    |temp_edge_127_U  |temp_edge_RAM_AUTO_1R1W    |        1|  0|   0|    0|   128|   32|     1|         4096|
    +-----------------+---------------------------+---------+---+----+-----+------+-----+------+-------------+
    |Total            |                           |      128|  0|   0|    0| 16384| 4096|   128|       524288|
    +-----------------+---------------------------+---------+---+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +-----------------------------------------------------------------------------------------+----------+----+---+----+------------+------------+
    |                                      Variable Name                                      | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +-----------------------------------------------------------------------------------------+----------+----+---+----+------------+------------+
    |grp_sobel_edge_detector_Pipeline_VITIS_LOOP_55_5_VITIS_LOOP_58_6_fu_676_edge_out_TREADY  |       and|   0|  0|   2|           1|           1|
    +-----------------------------------------------------------------------------------------+----------+----+---+----+------------+------------+
    |Total                                                                                    |          |   0|  0|   2|           1|           1|
    +-----------------------------------------------------------------------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +------------------------+----+-----------+-----+-----------+
    |          Name          | LUT| Input Size| Bits| Total Bits|
    +------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm               |  42|          8|    1|          8|
    |temp_edge_100_address0  |  14|          3|    7|         21|
    |temp_edge_100_ce0       |  14|          3|    1|          3|
    |temp_edge_100_we0       |   9|          2|    1|          2|
    |temp_edge_101_address0  |  14|          3|    7|         21|
    |temp_edge_101_ce0       |  14|          3|    1|          3|
    |temp_edge_101_we0       |   9|          2|    1|          2|
    |temp_edge_102_address0  |  14|          3|    7|         21|
    |temp_edge_102_ce0       |  14|          3|    1|          3|
    |temp_edge_102_we0       |   9|          2|    1|          2|
    |temp_edge_103_address0  |  14|          3|    7|         21|
    |temp_edge_103_ce0       |  14|          3|    1|          3|
    |temp_edge_103_we0       |   9|          2|    1|          2|
    |temp_edge_104_address0  |  14|          3|    7|         21|
    |temp_edge_104_ce0       |  14|          3|    1|          3|
    |temp_edge_104_we0       |   9|          2|    1|          2|
    |temp_edge_105_address0  |  14|          3|    7|         21|
    |temp_edge_105_ce0       |  14|          3|    1|          3|
    |temp_edge_105_we0       |   9|          2|    1|          2|
    |temp_edge_106_address0  |  14|          3|    7|         21|
    |temp_edge_106_ce0       |  14|          3|    1|          3|
    |temp_edge_106_we0       |   9|          2|    1|          2|
    |temp_edge_107_address0  |  14|          3|    7|         21|
    |temp_edge_107_ce0       |  14|          3|    1|          3|
    |temp_edge_107_we0       |   9|          2|    1|          2|
    |temp_edge_108_address0  |  14|          3|    7|         21|
    |temp_edge_108_ce0       |  14|          3|    1|          3|
    |temp_edge_108_we0       |   9|          2|    1|          2|
    |temp_edge_109_address0  |  14|          3|    7|         21|
    |temp_edge_109_ce0       |  14|          3|    1|          3|
    |temp_edge_109_we0       |   9|          2|    1|          2|
    |temp_edge_10_address0   |  14|          3|    7|         21|
    |temp_edge_10_ce0        |  14|          3|    1|          3|
    |temp_edge_10_we0        |   9|          2|    1|          2|
    |temp_edge_110_address0  |  14|          3|    7|         21|
    |temp_edge_110_ce0       |  14|          3|    1|          3|
    |temp_edge_110_we0       |   9|          2|    1|          2|
    |temp_edge_111_address0  |  14|          3|    7|         21|
    |temp_edge_111_ce0       |  14|          3|    1|          3|
    |temp_edge_111_we0       |   9|          2|    1|          2|
    |temp_edge_112_address0  |  14|          3|    7|         21|
    |temp_edge_112_ce0       |  14|          3|    1|          3|
    |temp_edge_112_we0       |   9|          2|    1|          2|
    |temp_edge_113_address0  |  14|          3|    7|         21|
    |temp_edge_113_ce0       |  14|          3|    1|          3|
    |temp_edge_113_we0       |   9|          2|    1|          2|
    |temp_edge_114_address0  |  14|          3|    7|         21|
    |temp_edge_114_ce0       |  14|          3|    1|          3|
    |temp_edge_114_we0       |   9|          2|    1|          2|
    |temp_edge_115_address0  |  14|          3|    7|         21|
    |temp_edge_115_ce0       |  14|          3|    1|          3|
    |temp_edge_115_we0       |   9|          2|    1|          2|
    |temp_edge_116_address0  |  14|          3|    7|         21|
    |temp_edge_116_ce0       |  14|          3|    1|          3|
    |temp_edge_116_we0       |   9|          2|    1|          2|
    |temp_edge_117_address0  |  14|          3|    7|         21|
    |temp_edge_117_ce0       |  14|          3|    1|          3|
    |temp_edge_117_we0       |   9|          2|    1|          2|
    |temp_edge_118_address0  |  14|          3|    7|         21|
    |temp_edge_118_ce0       |  14|          3|    1|          3|
    |temp_edge_118_we0       |   9|          2|    1|          2|
    |temp_edge_119_address0  |  14|          3|    7|         21|
    |temp_edge_119_ce0       |  14|          3|    1|          3|
    |temp_edge_119_we0       |   9|          2|    1|          2|
    |temp_edge_11_address0   |  14|          3|    7|         21|
    |temp_edge_11_ce0        |  14|          3|    1|          3|
    |temp_edge_11_we0        |   9|          2|    1|          2|
    |temp_edge_120_address0  |  14|          3|    7|         21|
    |temp_edge_120_ce0       |  14|          3|    1|          3|
    |temp_edge_120_we0       |   9|          2|    1|          2|
    |temp_edge_121_address0  |  14|          3|    7|         21|
    |temp_edge_121_ce0       |  14|          3|    1|          3|
    |temp_edge_121_we0       |   9|          2|    1|          2|
    |temp_edge_122_address0  |  14|          3|    7|         21|
    |temp_edge_122_ce0       |  14|          3|    1|          3|
    |temp_edge_122_we0       |   9|          2|    1|          2|
    |temp_edge_123_address0  |  14|          3|    7|         21|
    |temp_edge_123_ce0       |  14|          3|    1|          3|
    |temp_edge_123_we0       |   9|          2|    1|          2|
    |temp_edge_124_address0  |  14|          3|    7|         21|
    |temp_edge_124_ce0       |  14|          3|    1|          3|
    |temp_edge_124_we0       |   9|          2|    1|          2|
    |temp_edge_125_address0  |  14|          3|    7|         21|
    |temp_edge_125_ce0       |  14|          3|    1|          3|
    |temp_edge_125_we0       |   9|          2|    1|          2|
    |temp_edge_126_address0  |  14|          3|    7|         21|
    |temp_edge_126_ce0       |  14|          3|    1|          3|
    |temp_edge_126_we0       |   9|          2|    1|          2|
    |temp_edge_12_address0   |  14|          3|    7|         21|
    |temp_edge_12_ce0        |  14|          3|    1|          3|
    |temp_edge_12_we0        |   9|          2|    1|          2|
    |temp_edge_13_address0   |  14|          3|    7|         21|
    |temp_edge_13_ce0        |  14|          3|    1|          3|
    |temp_edge_13_we0        |   9|          2|    1|          2|
    |temp_edge_14_address0   |  14|          3|    7|         21|
    |temp_edge_14_ce0        |  14|          3|    1|          3|
    |temp_edge_14_we0        |   9|          2|    1|          2|
    |temp_edge_15_address0   |  14|          3|    7|         21|
    |temp_edge_15_ce0        |  14|          3|    1|          3|
    |temp_edge_15_we0        |   9|          2|    1|          2|
    |temp_edge_16_address0   |  14|          3|    7|         21|
    |temp_edge_16_ce0        |  14|          3|    1|          3|
    |temp_edge_16_we0        |   9|          2|    1|          2|
    |temp_edge_17_address0   |  14|          3|    7|         21|
    |temp_edge_17_ce0        |  14|          3|    1|          3|
    |temp_edge_17_we0        |   9|          2|    1|          2|
    |temp_edge_18_address0   |  14|          3|    7|         21|
    |temp_edge_18_ce0        |  14|          3|    1|          3|
    |temp_edge_18_we0        |   9|          2|    1|          2|
    |temp_edge_19_address0   |  14|          3|    7|         21|
    |temp_edge_19_ce0        |  14|          3|    1|          3|
    |temp_edge_19_we0        |   9|          2|    1|          2|
    |temp_edge_1_address0    |  14|          3|    7|         21|
    |temp_edge_1_ce0         |  14|          3|    1|          3|
    |temp_edge_1_we0         |   9|          2|    1|          2|
    |temp_edge_20_address0   |  14|          3|    7|         21|
    |temp_edge_20_ce0        |  14|          3|    1|          3|
    |temp_edge_20_we0        |   9|          2|    1|          2|
    |temp_edge_21_address0   |  14|          3|    7|         21|
    |temp_edge_21_ce0        |  14|          3|    1|          3|
    |temp_edge_21_we0        |   9|          2|    1|          2|
    |temp_edge_22_address0   |  14|          3|    7|         21|
    |temp_edge_22_ce0        |  14|          3|    1|          3|
    |temp_edge_22_we0        |   9|          2|    1|          2|
    |temp_edge_23_address0   |  14|          3|    7|         21|
    |temp_edge_23_ce0        |  14|          3|    1|          3|
    |temp_edge_23_we0        |   9|          2|    1|          2|
    |temp_edge_24_address0   |  14|          3|    7|         21|
    |temp_edge_24_ce0        |  14|          3|    1|          3|
    |temp_edge_24_we0        |   9|          2|    1|          2|
    |temp_edge_25_address0   |  14|          3|    7|         21|
    |temp_edge_25_ce0        |  14|          3|    1|          3|
    |temp_edge_25_we0        |   9|          2|    1|          2|
    |temp_edge_26_address0   |  14|          3|    7|         21|
    |temp_edge_26_ce0        |  14|          3|    1|          3|
    |temp_edge_26_we0        |   9|          2|    1|          2|
    |temp_edge_27_address0   |  14|          3|    7|         21|
    |temp_edge_27_ce0        |  14|          3|    1|          3|
    |temp_edge_27_we0        |   9|          2|    1|          2|
    |temp_edge_28_address0   |  14|          3|    7|         21|
    |temp_edge_28_ce0        |  14|          3|    1|          3|
    |temp_edge_28_we0        |   9|          2|    1|          2|
    |temp_edge_29_address0   |  14|          3|    7|         21|
    |temp_edge_29_ce0        |  14|          3|    1|          3|
    |temp_edge_29_we0        |   9|          2|    1|          2|
    |temp_edge_2_address0    |  14|          3|    7|         21|
    |temp_edge_2_ce0         |  14|          3|    1|          3|
    |temp_edge_2_we0         |   9|          2|    1|          2|
    |temp_edge_30_address0   |  14|          3|    7|         21|
    |temp_edge_30_ce0        |  14|          3|    1|          3|
    |temp_edge_30_we0        |   9|          2|    1|          2|
    |temp_edge_31_address0   |  14|          3|    7|         21|
    |temp_edge_31_ce0        |  14|          3|    1|          3|
    |temp_edge_31_we0        |   9|          2|    1|          2|
    |temp_edge_32_address0   |  14|          3|    7|         21|
    |temp_edge_32_ce0        |  14|          3|    1|          3|
    |temp_edge_32_we0        |   9|          2|    1|          2|
    |temp_edge_33_address0   |  14|          3|    7|         21|
    |temp_edge_33_ce0        |  14|          3|    1|          3|
    |temp_edge_33_we0        |   9|          2|    1|          2|
    |temp_edge_34_address0   |  14|          3|    7|         21|
    |temp_edge_34_ce0        |  14|          3|    1|          3|
    |temp_edge_34_we0        |   9|          2|    1|          2|
    |temp_edge_35_address0   |  14|          3|    7|         21|
    |temp_edge_35_ce0        |  14|          3|    1|          3|
    |temp_edge_35_we0        |   9|          2|    1|          2|
    |temp_edge_36_address0   |  14|          3|    7|         21|
    |temp_edge_36_ce0        |  14|          3|    1|          3|
    |temp_edge_36_we0        |   9|          2|    1|          2|
    |temp_edge_37_address0   |  14|          3|    7|         21|
    |temp_edge_37_ce0        |  14|          3|    1|          3|
    |temp_edge_37_we0        |   9|          2|    1|          2|
    |temp_edge_38_address0   |  14|          3|    7|         21|
    |temp_edge_38_ce0        |  14|          3|    1|          3|
    |temp_edge_38_we0        |   9|          2|    1|          2|
    |temp_edge_39_address0   |  14|          3|    7|         21|
    |temp_edge_39_ce0        |  14|          3|    1|          3|
    |temp_edge_39_we0        |   9|          2|    1|          2|
    |temp_edge_3_address0    |  14|          3|    7|         21|
    |temp_edge_3_ce0         |  14|          3|    1|          3|
    |temp_edge_3_we0         |   9|          2|    1|          2|
    |temp_edge_40_address0   |  14|          3|    7|         21|
    |temp_edge_40_ce0        |  14|          3|    1|          3|
    |temp_edge_40_we0        |   9|          2|    1|          2|
    |temp_edge_41_address0   |  14|          3|    7|         21|
    |temp_edge_41_ce0        |  14|          3|    1|          3|
    |temp_edge_41_we0        |   9|          2|    1|          2|
    |temp_edge_42_address0   |  14|          3|    7|         21|
    |temp_edge_42_ce0        |  14|          3|    1|          3|
    |temp_edge_42_we0        |   9|          2|    1|          2|
    |temp_edge_43_address0   |  14|          3|    7|         21|
    |temp_edge_43_ce0        |  14|          3|    1|          3|
    |temp_edge_43_we0        |   9|          2|    1|          2|
    |temp_edge_44_address0   |  14|          3|    7|         21|
    |temp_edge_44_ce0        |  14|          3|    1|          3|
    |temp_edge_44_we0        |   9|          2|    1|          2|
    |temp_edge_45_address0   |  14|          3|    7|         21|
    |temp_edge_45_ce0        |  14|          3|    1|          3|
    |temp_edge_45_we0        |   9|          2|    1|          2|
    |temp_edge_46_address0   |  14|          3|    7|         21|
    |temp_edge_46_ce0        |  14|          3|    1|          3|
    |temp_edge_46_we0        |   9|          2|    1|          2|
    |temp_edge_47_address0   |  14|          3|    7|         21|
    |temp_edge_47_ce0        |  14|          3|    1|          3|
    |temp_edge_47_we0        |   9|          2|    1|          2|
    |temp_edge_48_address0   |  14|          3|    7|         21|
    |temp_edge_48_ce0        |  14|          3|    1|          3|
    |temp_edge_48_we0        |   9|          2|    1|          2|
    |temp_edge_49_address0   |  14|          3|    7|         21|
    |temp_edge_49_ce0        |  14|          3|    1|          3|
    |temp_edge_49_we0        |   9|          2|    1|          2|
    |temp_edge_4_address0    |  14|          3|    7|         21|
    |temp_edge_4_ce0         |  14|          3|    1|          3|
    |temp_edge_4_we0         |   9|          2|    1|          2|
    |temp_edge_50_address0   |  14|          3|    7|         21|
    |temp_edge_50_ce0        |  14|          3|    1|          3|
    |temp_edge_50_we0        |   9|          2|    1|          2|
    |temp_edge_51_address0   |  14|          3|    7|         21|
    |temp_edge_51_ce0        |  14|          3|    1|          3|
    |temp_edge_51_we0        |   9|          2|    1|          2|
    |temp_edge_52_address0   |  14|          3|    7|         21|
    |temp_edge_52_ce0        |  14|          3|    1|          3|
    |temp_edge_52_we0        |   9|          2|    1|          2|
    |temp_edge_53_address0   |  14|          3|    7|         21|
    |temp_edge_53_ce0        |  14|          3|    1|          3|
    |temp_edge_53_we0        |   9|          2|    1|          2|
    |temp_edge_54_address0   |  14|          3|    7|         21|
    |temp_edge_54_ce0        |  14|          3|    1|          3|
    |temp_edge_54_we0        |   9|          2|    1|          2|
    |temp_edge_55_address0   |  14|          3|    7|         21|
    |temp_edge_55_ce0        |  14|          3|    1|          3|
    |temp_edge_55_we0        |   9|          2|    1|          2|
    |temp_edge_56_address0   |  14|          3|    7|         21|
    |temp_edge_56_ce0        |  14|          3|    1|          3|
    |temp_edge_56_we0        |   9|          2|    1|          2|
    |temp_edge_57_address0   |  14|          3|    7|         21|
    |temp_edge_57_ce0        |  14|          3|    1|          3|
    |temp_edge_57_we0        |   9|          2|    1|          2|
    |temp_edge_58_address0   |  14|          3|    7|         21|
    |temp_edge_58_ce0        |  14|          3|    1|          3|
    |temp_edge_58_we0        |   9|          2|    1|          2|
    |temp_edge_59_address0   |  14|          3|    7|         21|
    |temp_edge_59_ce0        |  14|          3|    1|          3|
    |temp_edge_59_we0        |   9|          2|    1|          2|
    |temp_edge_5_address0    |  14|          3|    7|         21|
    |temp_edge_5_ce0         |  14|          3|    1|          3|
    |temp_edge_5_we0         |   9|          2|    1|          2|
    |temp_edge_60_address0   |  14|          3|    7|         21|
    |temp_edge_60_ce0        |  14|          3|    1|          3|
    |temp_edge_60_we0        |   9|          2|    1|          2|
    |temp_edge_61_address0   |  14|          3|    7|         21|
    |temp_edge_61_ce0        |  14|          3|    1|          3|
    |temp_edge_61_we0        |   9|          2|    1|          2|
    |temp_edge_62_address0   |  14|          3|    7|         21|
    |temp_edge_62_ce0        |  14|          3|    1|          3|
    |temp_edge_62_we0        |   9|          2|    1|          2|
    |temp_edge_63_address0   |  14|          3|    7|         21|
    |temp_edge_63_ce0        |  14|          3|    1|          3|
    |temp_edge_63_we0        |   9|          2|    1|          2|
    |temp_edge_64_address0   |  14|          3|    7|         21|
    |temp_edge_64_ce0        |  14|          3|    1|          3|
    |temp_edge_64_we0        |   9|          2|    1|          2|
    |temp_edge_65_address0   |  14|          3|    7|         21|
    |temp_edge_65_ce0        |  14|          3|    1|          3|
    |temp_edge_65_we0        |   9|          2|    1|          2|
    |temp_edge_66_address0   |  14|          3|    7|         21|
    |temp_edge_66_ce0        |  14|          3|    1|          3|
    |temp_edge_66_we0        |   9|          2|    1|          2|
    |temp_edge_67_address0   |  14|          3|    7|         21|
    |temp_edge_67_ce0        |  14|          3|    1|          3|
    |temp_edge_67_we0        |   9|          2|    1|          2|
    |temp_edge_68_address0   |  14|          3|    7|         21|
    |temp_edge_68_ce0        |  14|          3|    1|          3|
    |temp_edge_68_we0        |   9|          2|    1|          2|
    |temp_edge_69_address0   |  14|          3|    7|         21|
    |temp_edge_69_ce0        |  14|          3|    1|          3|
    |temp_edge_69_we0        |   9|          2|    1|          2|
    |temp_edge_6_address0    |  14|          3|    7|         21|
    |temp_edge_6_ce0         |  14|          3|    1|          3|
    |temp_edge_6_we0         |   9|          2|    1|          2|
    |temp_edge_70_address0   |  14|          3|    7|         21|
    |temp_edge_70_ce0        |  14|          3|    1|          3|
    |temp_edge_70_we0        |   9|          2|    1|          2|
    |temp_edge_71_address0   |  14|          3|    7|         21|
    |temp_edge_71_ce0        |  14|          3|    1|          3|
    |temp_edge_71_we0        |   9|          2|    1|          2|
    |temp_edge_72_address0   |  14|          3|    7|         21|
    |temp_edge_72_ce0        |  14|          3|    1|          3|
    |temp_edge_72_we0        |   9|          2|    1|          2|
    |temp_edge_73_address0   |  14|          3|    7|         21|
    |temp_edge_73_ce0        |  14|          3|    1|          3|
    |temp_edge_73_we0        |   9|          2|    1|          2|
    |temp_edge_74_address0   |  14|          3|    7|         21|
    |temp_edge_74_ce0        |  14|          3|    1|          3|
    |temp_edge_74_we0        |   9|          2|    1|          2|
    |temp_edge_75_address0   |  14|          3|    7|         21|
    |temp_edge_75_ce0        |  14|          3|    1|          3|
    |temp_edge_75_we0        |   9|          2|    1|          2|
    |temp_edge_76_address0   |  14|          3|    7|         21|
    |temp_edge_76_ce0        |  14|          3|    1|          3|
    |temp_edge_76_we0        |   9|          2|    1|          2|
    |temp_edge_77_address0   |  14|          3|    7|         21|
    |temp_edge_77_ce0        |  14|          3|    1|          3|
    |temp_edge_77_we0        |   9|          2|    1|          2|
    |temp_edge_78_address0   |  14|          3|    7|         21|
    |temp_edge_78_ce0        |  14|          3|    1|          3|
    |temp_edge_78_we0        |   9|          2|    1|          2|
    |temp_edge_79_address0   |  14|          3|    7|         21|
    |temp_edge_79_ce0        |  14|          3|    1|          3|
    |temp_edge_79_we0        |   9|          2|    1|          2|
    |temp_edge_7_address0    |  14|          3|    7|         21|
    |temp_edge_7_ce0         |  14|          3|    1|          3|
    |temp_edge_7_we0         |   9|          2|    1|          2|
    |temp_edge_80_address0   |  14|          3|    7|         21|
    |temp_edge_80_ce0        |  14|          3|    1|          3|
    |temp_edge_80_we0        |   9|          2|    1|          2|
    |temp_edge_81_address0   |  14|          3|    7|         21|
    |temp_edge_81_ce0        |  14|          3|    1|          3|
    |temp_edge_81_we0        |   9|          2|    1|          2|
    |temp_edge_82_address0   |  14|          3|    7|         21|
    |temp_edge_82_ce0        |  14|          3|    1|          3|
    |temp_edge_82_we0        |   9|          2|    1|          2|
    |temp_edge_83_address0   |  14|          3|    7|         21|
    |temp_edge_83_ce0        |  14|          3|    1|          3|
    |temp_edge_83_we0        |   9|          2|    1|          2|
    |temp_edge_84_address0   |  14|          3|    7|         21|
    |temp_edge_84_ce0        |  14|          3|    1|          3|
    |temp_edge_84_we0        |   9|          2|    1|          2|
    |temp_edge_85_address0   |  14|          3|    7|         21|
    |temp_edge_85_ce0        |  14|          3|    1|          3|
    |temp_edge_85_we0        |   9|          2|    1|          2|
    |temp_edge_86_address0   |  14|          3|    7|         21|
    |temp_edge_86_ce0        |  14|          3|    1|          3|
    |temp_edge_86_we0        |   9|          2|    1|          2|
    |temp_edge_87_address0   |  14|          3|    7|         21|
    |temp_edge_87_ce0        |  14|          3|    1|          3|
    |temp_edge_87_we0        |   9|          2|    1|          2|
    |temp_edge_88_address0   |  14|          3|    7|         21|
    |temp_edge_88_ce0        |  14|          3|    1|          3|
    |temp_edge_88_we0        |   9|          2|    1|          2|
    |temp_edge_89_address0   |  14|          3|    7|         21|
    |temp_edge_89_ce0        |  14|          3|    1|          3|
    |temp_edge_89_we0        |   9|          2|    1|          2|
    |temp_edge_8_address0    |  14|          3|    7|         21|
    |temp_edge_8_ce0         |  14|          3|    1|          3|
    |temp_edge_8_we0         |   9|          2|    1|          2|
    |temp_edge_90_address0   |  14|          3|    7|         21|
    |temp_edge_90_ce0        |  14|          3|    1|          3|
    |temp_edge_90_we0        |   9|          2|    1|          2|
    |temp_edge_91_address0   |  14|          3|    7|         21|
    |temp_edge_91_ce0        |  14|          3|    1|          3|
    |temp_edge_91_we0        |   9|          2|    1|          2|
    |temp_edge_92_address0   |  14|          3|    7|         21|
    |temp_edge_92_ce0        |  14|          3|    1|          3|
    |temp_edge_92_we0        |   9|          2|    1|          2|
    |temp_edge_93_address0   |  14|          3|    7|         21|
    |temp_edge_93_ce0        |  14|          3|    1|          3|
    |temp_edge_93_we0        |   9|          2|    1|          2|
    |temp_edge_94_address0   |  14|          3|    7|         21|
    |temp_edge_94_ce0        |  14|          3|    1|          3|
    |temp_edge_94_we0        |   9|          2|    1|          2|
    |temp_edge_95_address0   |  14|          3|    7|         21|
    |temp_edge_95_ce0        |  14|          3|    1|          3|
    |temp_edge_95_we0        |   9|          2|    1|          2|
    |temp_edge_96_address0   |  14|          3|    7|         21|
    |temp_edge_96_ce0        |  14|          3|    1|          3|
    |temp_edge_96_we0        |   9|          2|    1|          2|
    |temp_edge_97_address0   |  14|          3|    7|         21|
    |temp_edge_97_ce0        |  14|          3|    1|          3|
    |temp_edge_97_we0        |   9|          2|    1|          2|
    |temp_edge_98_address0   |  14|          3|    7|         21|
    |temp_edge_98_ce0        |  14|          3|    1|          3|
    |temp_edge_98_we0        |   9|          2|    1|          2|
    |temp_edge_99_address0   |  14|          3|    7|         21|
    |temp_edge_99_ce0        |  14|          3|    1|          3|
    |temp_edge_99_we0        |   9|          2|    1|          2|
    |temp_edge_9_address0    |  14|          3|    7|         21|
    |temp_edge_9_ce0         |  14|          3|    1|          3|
    |temp_edge_9_we0         |   9|          2|    1|          2|
    |x_TREADY_int_regslice   |   9|          2|    1|          2|
    +------------------------+----+-----------+-----+-----------+
    |Total                   |4713|       1018| 1136|       3286|
    +------------------------+----+-----------+-----+-----------+

    * Register: 
    +--------------------------------------------------------------------------------------+---+----+-----+-----------+
    |                                         Name                                         | FF| LUT| Bits| Const Bits|
    +--------------------------------------------------------------------------------------+---+----+-----+-----------+
    |ap_CS_fsm                                                                             |  7|   0|    7|          0|
    |grp_sobel_edge_detector_Pipeline_VITIS_LOOP_24_1_VITIS_LOOP_26_2_fu_544_ap_start_reg  |  1|   0|    1|          0|
    |grp_sobel_edge_detector_Pipeline_VITIS_LOOP_55_5_VITIS_LOOP_58_6_fu_676_ap_start_reg  |  1|   0|    1|          0|
    +--------------------------------------------------------------------------------------+---+----+-----+-----------+
    |Total                                                                                 |  9|   0|    9|          0|
    +--------------------------------------------------------------------------------------+---+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-----------------+-----+-----+------------+---------------------+--------------+
|    RTL Ports    | Dir | Bits|  Protocol  |    Source Object    |    C Type    |
+-----------------+-----+-----+------------+---------------------+--------------+
|ap_clk           |   in|    1|  ap_ctrl_hs|  sobel_edge_detector|  return value|
|ap_rst_n         |   in|    1|  ap_ctrl_hs|  sobel_edge_detector|  return value|
|ap_start         |   in|    1|  ap_ctrl_hs|  sobel_edge_detector|  return value|
|ap_done          |  out|    1|  ap_ctrl_hs|  sobel_edge_detector|  return value|
|ap_idle          |  out|    1|  ap_ctrl_hs|  sobel_edge_detector|  return value|
|ap_ready         |  out|    1|  ap_ctrl_hs|  sobel_edge_detector|  return value|
|x_TDATA          |   in|    8|        axis|                    x|       pointer|
|x_TVALID         |   in|    1|        axis|                    x|       pointer|
|x_TREADY         |  out|    1|        axis|                    x|       pointer|
|edge_out_TDATA   |  out|    8|        axis|             edge_out|       pointer|
|edge_out_TVALID  |  out|    1|        axis|             edge_out|       pointer|
|edge_out_TREADY  |   in|    1|        axis|             edge_out|       pointer|
+-----------------+-----+-----+------------+---------------------+--------------+

