
///
/// Copyright (c) 2021 Arm Limited
/// SPDX-License-Identifier: MIT
///
/// Permission is hereby granted, free of charge, to any person obtaining a copy
/// of this software and associated documentation files (the "Software"), to deal
/// in the Software without restriction, including without limitation the rights
/// to use, copy, modify, merge, publish, distribute, sublicense, and/or sell
/// copies of the Software, and to permit persons to whom the Software is
/// furnished to do so, subject to the following conditions:
///
/// The above copyright notice and this permission notice shall be included in all
/// copies or substantial portions of the Software.
///
/// THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
/// IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
/// FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL THE
/// AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER
/// LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM,
/// OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
/// SOFTWARE.
///



///
/// This assembly code has been auto-generated.
/// Don't modify it directly.
///

.data
roots:
.word   29095681
.word 3280343807
.word   14476917
.word 2356128651
.word   43317805
.word  933021651
.word   18598075
.word 2578416965
.word   39999747
.word 3454780669
.word   45317587
.word 3083517997
.word    4885007
.word 2973633521
.word   48811299
.word 4050555101
.word   54571669
.word 4085587819
.word   64683161
.word 3091135847
.word   59281651
.word 3509906701
.word   40500013
.word  634504915
.word   34427601
.word  864737071
.word   25917637
.word 1446525243
.word    8356523
.word 1036987221
.word   31719253
.word 3672199851
.word    5075563
.word  576633749
.word   43115375
.word 1324642961
.word   54842419
.word 1729702349
.word   35131011
.word   21827453
.word   44664611
.word 3505510109
.word    1316163
.word 3096742077
.word   65968403
.word 3768591597
.word   53949037
.word  338497427
.word   10391631
.word  136873393
.word   52363231
.word  365147681
.word   39928117
.word 3279343819
.word   54335767
.word 2562837737
.word   54457727
.word 2730229889
.word   27596809
.word 1204240887
.word   46002083
.word 3404885597
.word   14847715
.word 2248560413
.word    1129279
.word  497236673
.word   35733845
.word 2000162987
.word   54563587
.word 3545336573
.word   35404977
.word  756985167
.word   61099389
.word 1687065731
.word   52947923
.word 1268929069
.word   41822583
.word 2124709001
.word   26241327
.word 2184146129
.word   12770159
.word 1517517457
.word   24980679
.word 1250335033
.word    5033605
.word 3855639419
.word   61827033
.word 2677740071
.word   11221523
.word 1580041197
.word    8316793
.word  591909511
.word   19091691
.word 2453265685
.word   32210035
.word 2986672525
.word   16634213
.word 1874600091
.word   20871313
.word 3771937135
.word   46581651
.word  697890413
.word   63329695
.word 2675302497
.word   51221435
.word 3182148165
.word   18467171
.word 3558347933
.word    9983051
.word 2472974773
.word   37083207
.word 2189487545
.word   52674527
.word 1161754145
.word    7721125
.word 3946619227
.word    8896309
.word  238834379
.word    2061353
.word 1415980503
.word    9383201
.word  542121183
.word   23761465
.word  604481479
.word   24512363
.word 2198349461
.word   13704133
.word   41177999
.word   26703739
.word   65289035
.word 1666225723
.word 2599633521
.word 2869384837
.word 1260434101
.word   50326315
.word   37746191
.word   49080301
.word   34232193
.word 1835254485
.word  360751089
.word 1200511507
.word  553431679
.word   22955837
.word   31411079
.word     492607
.word   22217509
.word    5481609
.word   12552175
.word   54494203
.word   32704019
.word  949335415
.word 3610496529
.word 1474054661
.word 2061350893
.word   48767307
.word   39600285
.word   31654617
.word    4736231
.word 2602093749
.word 3705004387
.word  427128615
.word  237814041
.word   18965555
.word   50771049
.word    8794671
.word   59508707
.word   43973433
.word   14453865
.word   14937153
.word   39701997
.word  720191175
.word 3181088151
.word  116563391
.word 3642323987
.word   53455571
.word   35877127
.word     681755
.word   63245537
.word 4245721901
.word 2676675833
.word 3480266469
.word 1356315935
.word   11718751
.word   41885553
.word   54210213
.word   16838301
.word   40841465
.word    3577749
.word   33845545
.word   19555165
.word 3459680519
.word  495008363
.word 1885546711
.word 3630382755
.word   62758213
.word    8005843
.word   51922779
.word    7245689
.word  124982459
.word 2964460845
.word 1042630309
.word 3756534407
.word   30225471
.word   44151511
.word   64890121
.word   65259669
.word   12974361
.word   41807515
.word   56379967
.word   13380915
.word 1194393831
.word 1648893797
.word  753806273
.word 4010528973
.word   16772797
.word   58675875
.word   59974505
.word   33980107
.word 2122281795
.word 2886667101
.word 3771397783
.word 1168207669
.word   28448893
.word   24378249
.word   62687027
.word   65645595
.word   52771617
.word   23396495
.word   51483005
.word   11487943
.word 2185629407
.word 1858377073
.word  432623747
.word 2290121529
.word   63287737
.word   56338313
.word   19445427
.word   29167561
.word 1659340871
.word 1504424567
.word 3591259981
.word 4032612919
.word    7740335
.word   23515783
.word   33583453
.word   60337403
.word   35192755
.word   36544119
.word    6787663
.word   63484749
.word 3019374157
.word 2777089929
.word  443777969
.word  723799731
.word   61997615
.word    4479011
.word   38089877
.word   16590903
.word  201839569
.word  998311389
.word 1502911851
.word 1931017673
.word   43852787
.word   24597857
.word   43936833
.word   15636061
.word   55869129
.word   16038683
.word   43560065
.word   25949329
.word 2098944823
.word  634278629
.word 2076204415
.word 2002629999
.word    6591765
.word    1696249
.word   21795289
.word   17734591
.word 3812244715
.word 1467340807
.word 1570891815
.word 1349179969
.word   66853037
.word   24930199
.word   54854635
.word   39952565
.word    5623923
.word   38701067
.word   18571677
.word   14491707
.word  182627725
.word 4172670453
.word 1902166115
.word 4183371205
.word   17941849
.word   12982967
.word    8061707
.word   17774995
.word 4091524263
.word 2462649161
.word 2874632949
.word 2009367661
.word   61107981
.word   38975641
.word   40352225
.word   49569327
.word   26799603
.word   33463463
.word   39332725
.word   61125067
.word  583438349
.word 1692658009
.word 1738958475
.word 2248227893
.word   40014327
.word     562885
.word   51009393
.word   51995259
.word 2564101129
.word 2196183867
.word 2252083855
.word 4038290309
.word   24330211
.word    7682101
.word    7401943
.word   41757453
.word   65375453
.word   40797001
.word   59835311
.word   32875577
.word 4014413091
.word 3224262327
.word  741855825
.word 2318439879
.word   10045293
.word   53076657
.word   17896617
.word   58413331
.word 3080518291
.word 3700229967
.word  297370967
.word 2151902445
.word   19472551
.word    6043561
.word   20934449
.word   37620445
.word   12921459
.word   63769677
.word   61505033
.word   65692461
.word 1006064525
.word 2459563443
.word 2747128823
.word 2288082643
.word   20171011
.word   36495001
.word   62685175
.word     664745
.word 1031427325
.word 2764118887
.word  583476745
.word 2371908951
.word   56713759
.word   59594509
.word   41235703
.word   11581499
.word   23458751
.word    9406759
.word   33711991
.word   32167773
.word 1501790785
.word 2911894745
.word 1905016457
.word  204130979
.word   26043621
.word   51942461
.word   14401009
.word   60574133
.word 1827638555
.word 3437088195
.word 2892737551
.word 3197159499
.word   16031087
.word   25566271
.word   54040269
.word   36895029
.word   41803191
.word   19377381
.word    9664027
.word   55794235
.word 2460960841
.word 1411728667
.word 1300076517
.word 3978752965
.word   19675339
.word   21359151
.word   63140729
.word   23160723
.word  398439733
.word  897838033
.word  494618247
.word 3040761453
.word    9258847
.word    4669959
.word   41266143
.word   61464071
.word   43355169
.word    5591977
.word   40694335
.word   25071607
.word 1107279327
.word  552289879
.word  879592385
.word 2040862217
.word   34737117
.word   45994147
.word   42273719
.word   60428681
.word  303076899
.word 3854339421
.word 3799259721
.word 1636911223
.word   26028927
.word   64083527
.word   60382541
.word   31337387
.word   27553395
.word    7648471
.word     689375
.word   46555773
.word 1673531277
.word 1889513769
.word 1477062945
.word 2252242819
.word   15797163
.word   40170027
.word   10866061
.word   56298001
.word  683123285
.word 2755967957
.word  273527923
.word  644194287
.word   50400667
.word   33861863
.word   53736885
.word   31774129
.text
.align 4
roots_addr: .word roots
.syntax unified
.type ntt_n256_u32_33556993_28678040, %function
.global ntt_n256_u32_33556993_28678040
ntt_n256_u32_33556993_28678040:
// Save GPRs
push {r4-r11,lr}
// Save MVE vector registers
vpush {d8-d15}
// Use r14 as marker for r0 + 1008
add r14, r0, #1008
.equ modulus, 33556993
movw r12, #:lower16:modulus
movt r12, #:upper16:modulus
ldr r11, roots_addr
ldrd r10, r9, [r11], #+8
ldrd r8, r7, [r11], #+8
ldrd r6, r5, [r11], #+8
// input[192]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * -60)]
vqrdmulh.s32 Q1, Q0, r10
// input[128]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -124)]
vmul.u32 Q0, Q0, r9
// input[64]: Load as Q3
vldrw.u32 Q3, [r0, #(4 * 64)]
vqrdmlah.s32 Q1, Q0, r12
vqrdmulh.s32 Q4, Q2, r10
vsub.s32 Q0, Q3, Q1
vmul.u32 Q2, Q2, r9
vadd.s32 Q3, Q3, Q1
vqrdmlah.s32 Q4, Q2, r12
// input[0]: Load as Q1
vldrw.u32 Q1, [r0, #(4 * 0)]
vqrdmulh.s32 Q5, Q0, r6
vsub.s32 Q2, Q1, Q4
vmul.u32 Q0, Q0, r5
vadd.s32 Q1, Q1, Q4
vqrdmlah.s32 Q5, Q0, r12
// input[196]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * -56)]
vqrdmulh.s32 Q6, Q3, r8
vsub.s32 Q0, Q2, Q5
vmul.u32 Q3, Q3, r7
vadd.s32 Q2, Q2, Q5
vstrw.u32 Q0, [r14,#(-240)]
// Release input[192] from Q0
vqrdmlah.s32 Q6, Q3, r12
vstrw.u32 Q2, [r14,#(-496)]
// Release input[128] from Q2
vsub.s32 Q3, Q1, Q6
vstrw.u32 Q3, [r0,#(256)]
// Release input[64] from Q3
vadd.s32 Q1, Q1, Q6
// input[196]: Already loaded as Q4
vqrdmulh.s32 Q0, Q4, r10
// input[132]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -120)]
vmul.u32 Q4, Q4, r9
// input[68]: Load as Q3
vldrw.u32 Q3, [r0, #(4 * 68)]
vqrdmlah.s32 Q0, Q4, r12
vstrw.u32 Q1, [r0,#(0)]
// Release input[0] from Q1
vqrdmulh.s32 Q1, Q2, r10
vsub.s32 Q4, Q3, Q0
vmul.u32 Q2, Q2, r9
vadd.s32 Q3, Q3, Q0
vqrdmlah.s32 Q1, Q2, r12
// input[4]: Load as Q0
vldrw.u32 Q0, [r0, #(4 * 4)]
vqrdmulh.s32 Q5, Q4, r6
vsub.s32 Q2, Q0, Q1
vmul.u32 Q4, Q4, r5
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q4, r12
// input[200]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * -52)]
vqrdmulh.s32 Q6, Q3, r8
vsub.s32 Q4, Q2, Q5
vmul.u32 Q3, Q3, r7
vadd.s32 Q2, Q2, Q5
vstrw.u32 Q4, [r14,#(-224)]
// Release input[196] from Q4
vqrdmlah.s32 Q6, Q3, r12
vstrw.u32 Q2, [r14,#(-480)]
// Release input[132] from Q2
vsub.s32 Q3, Q0, Q6
vstrw.u32 Q3, [r0,#(272)]
// Release input[68] from Q3
vadd.s32 Q0, Q0, Q6
// input[200]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r10
// input[136]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -116)]
vmul.u32 Q1, Q1, r9
// input[72]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 72)]
vqrdmlah.s32 Q2, Q1, r12
vstrw.u32 Q0, [r0,#(16)]
// Release input[4] from Q0
vqrdmulh.s32 Q0, Q3, r10
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r9
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r12
// input[8]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 8)]
vqrdmulh.s32 Q5, Q1, r6
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r5
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r12
// input[204]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * -48)]
vqrdmulh.s32 Q6, Q4, r8
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r7
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r14,#(-208)]
// Release input[200] from Q1
vqrdmlah.s32 Q6, Q4, r12
vstrw.u32 Q3, [r14,#(-464)]
// Release input[136] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r0,#(288)]
// Release input[72] from Q4
vadd.s32 Q2, Q2, Q6
// input[204]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r10
// input[140]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -112)]
vmul.u32 Q0, Q0, r9
// input[76]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 76)]
vqrdmlah.s32 Q1, Q0, r12
vstrw.u32 Q2, [r0,#(32)]
// Release input[8] from Q2
vqrdmulh.s32 Q2, Q3, r10
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r9
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r12
// input[12]: Load as Q1
vldrw.u32 Q1, [r0, #(4 * 12)]
vqrdmulh.s32 Q5, Q0, r6
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r5
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r12
// input[208]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -44)]
vqrdmulh.s32 Q6, Q4, r8
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r7
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r14,#(-192)]
// Release input[204] from Q0
vqrdmlah.s32 Q6, Q4, r12
vstrw.u32 Q3, [r14,#(-448)]
// Release input[140] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r0,#(304)]
// Release input[76] from Q4
vadd.s32 Q1, Q1, Q6
// input[208]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r10
// input[144]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -108)]
vmul.u32 Q2, Q2, r9
// input[80]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 80)]
vqrdmlah.s32 Q0, Q2, r12
vstrw.u32 Q1, [r0,#(48)]
// Release input[12] from Q1
vqrdmulh.s32 Q1, Q3, r10
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r9
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r12
// input[16]: Load as Q0
vldrw.u32 Q0, [r0, #(4 * 16)]
vqrdmulh.s32 Q5, Q2, r6
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r5
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r12
// input[212]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * -40)]
vqrdmulh.s32 Q6, Q4, r8
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r7
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r14,#(-176)]
// Release input[208] from Q2
vqrdmlah.s32 Q6, Q4, r12
vstrw.u32 Q3, [r14,#(-432)]
// Release input[144] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r0,#(320)]
// Release input[80] from Q4
vadd.s32 Q0, Q0, Q6
// input[212]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r10
// input[148]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -104)]
vmul.u32 Q1, Q1, r9
// input[84]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 84)]
vqrdmlah.s32 Q2, Q1, r12
vstrw.u32 Q0, [r0,#(64)]
// Release input[16] from Q0
vqrdmulh.s32 Q0, Q3, r10
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r9
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r12
// input[20]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 20)]
vqrdmulh.s32 Q5, Q1, r6
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r5
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r12
// input[216]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * -36)]
vqrdmulh.s32 Q6, Q4, r8
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r7
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r14,#(-160)]
// Release input[212] from Q1
vqrdmlah.s32 Q6, Q4, r12
vstrw.u32 Q3, [r14,#(-416)]
// Release input[148] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r0,#(336)]
// Release input[84] from Q4
vadd.s32 Q2, Q2, Q6
// input[216]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r10
// input[152]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -100)]
vmul.u32 Q0, Q0, r9
// input[88]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 88)]
vqrdmlah.s32 Q1, Q0, r12
vstrw.u32 Q2, [r0,#(80)]
// Release input[20] from Q2
vqrdmulh.s32 Q2, Q3, r10
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r9
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r12
// input[24]: Load as Q1
vldrw.u32 Q1, [r0, #(4 * 24)]
vqrdmulh.s32 Q5, Q0, r6
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r5
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r12
// input[220]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -32)]
vqrdmulh.s32 Q6, Q4, r8
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r7
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r14,#(-144)]
// Release input[216] from Q0
vqrdmlah.s32 Q6, Q4, r12
vstrw.u32 Q3, [r14,#(-400)]
// Release input[152] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r0,#(352)]
// Release input[88] from Q4
vadd.s32 Q1, Q1, Q6
// input[220]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r10
// input[156]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -96)]
vmul.u32 Q2, Q2, r9
// input[92]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 92)]
vqrdmlah.s32 Q0, Q2, r12
vstrw.u32 Q1, [r0,#(96)]
// Release input[24] from Q1
vqrdmulh.s32 Q1, Q3, r10
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r9
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r12
// input[28]: Load as Q0
vldrw.u32 Q0, [r0, #(4 * 28)]
vqrdmulh.s32 Q5, Q2, r6
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r5
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r12
// input[224]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * -28)]
vqrdmulh.s32 Q6, Q4, r8
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r7
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r14,#(-128)]
// Release input[220] from Q2
vqrdmlah.s32 Q6, Q4, r12
vstrw.u32 Q3, [r14,#(-384)]
// Release input[156] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r0,#(368)]
// Release input[92] from Q4
vadd.s32 Q0, Q0, Q6
// input[224]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r10
// input[160]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -92)]
vmul.u32 Q1, Q1, r9
// input[96]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 96)]
vqrdmlah.s32 Q2, Q1, r12
vstrw.u32 Q0, [r0,#(112)]
// Release input[28] from Q0
vqrdmulh.s32 Q0, Q3, r10
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r9
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r12
// input[32]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 32)]
vqrdmulh.s32 Q5, Q1, r6
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r5
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r12
// input[228]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * -24)]
vqrdmulh.s32 Q6, Q4, r8
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r7
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r14,#(-112)]
// Release input[224] from Q1
vqrdmlah.s32 Q6, Q4, r12
vstrw.u32 Q3, [r14,#(-368)]
// Release input[160] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r0,#(384)]
// Release input[96] from Q4
vadd.s32 Q2, Q2, Q6
// input[228]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r10
// input[164]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -88)]
vmul.u32 Q0, Q0, r9
// input[100]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 100)]
vqrdmlah.s32 Q1, Q0, r12
vstrw.u32 Q2, [r0,#(128)]
// Release input[32] from Q2
vqrdmulh.s32 Q2, Q3, r10
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r9
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r12
// input[36]: Load as Q1
vldrw.u32 Q1, [r0, #(4 * 36)]
vqrdmulh.s32 Q5, Q0, r6
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r5
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r12
// input[232]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -20)]
vqrdmulh.s32 Q6, Q4, r8
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r7
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r14,#(-96)]
// Release input[228] from Q0
vqrdmlah.s32 Q6, Q4, r12
vstrw.u32 Q3, [r14,#(-352)]
// Release input[164] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r0,#(400)]
// Release input[100] from Q4
vadd.s32 Q1, Q1, Q6
// input[232]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r10
// input[168]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -84)]
vmul.u32 Q2, Q2, r9
// input[104]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 104)]
vqrdmlah.s32 Q0, Q2, r12
vstrw.u32 Q1, [r0,#(144)]
// Release input[36] from Q1
vqrdmulh.s32 Q1, Q3, r10
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r9
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r12
// input[40]: Load as Q0
vldrw.u32 Q0, [r0, #(4 * 40)]
vqrdmulh.s32 Q5, Q2, r6
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r5
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r12
// input[236]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * -16)]
vqrdmulh.s32 Q6, Q4, r8
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r7
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r14,#(-80)]
// Release input[232] from Q2
vqrdmlah.s32 Q6, Q4, r12
vstrw.u32 Q3, [r14,#(-336)]
// Release input[168] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r0,#(416)]
// Release input[104] from Q4
vadd.s32 Q0, Q0, Q6
// input[236]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r10
// input[172]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -80)]
vmul.u32 Q1, Q1, r9
// input[108]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 108)]
vqrdmlah.s32 Q2, Q1, r12
vstrw.u32 Q0, [r0,#(160)]
// Release input[40] from Q0
vqrdmulh.s32 Q0, Q3, r10
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r9
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r12
// input[44]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 44)]
vqrdmulh.s32 Q5, Q1, r6
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r5
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r12
// input[240]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * -12)]
vqrdmulh.s32 Q6, Q4, r8
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r7
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r14,#(-64)]
// Release input[236] from Q1
vqrdmlah.s32 Q6, Q4, r12
vstrw.u32 Q3, [r14,#(-320)]
// Release input[172] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r0,#(432)]
// Release input[108] from Q4
vadd.s32 Q2, Q2, Q6
// input[240]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r10
// input[176]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -76)]
vmul.u32 Q0, Q0, r9
// input[112]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 112)]
vqrdmlah.s32 Q1, Q0, r12
vstrw.u32 Q2, [r0,#(176)]
// Release input[44] from Q2
vqrdmulh.s32 Q2, Q3, r10
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r9
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r12
// input[48]: Load as Q1
vldrw.u32 Q1, [r0, #(4 * 48)]
vqrdmulh.s32 Q5, Q0, r6
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r5
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r12
// input[244]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -8)]
vqrdmulh.s32 Q6, Q4, r8
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r7
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r14,#(-48)]
// Release input[240] from Q0
vqrdmlah.s32 Q6, Q4, r12
vstrw.u32 Q3, [r14,#(-304)]
// Release input[176] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r0,#(448)]
// Release input[112] from Q4
vadd.s32 Q1, Q1, Q6
// input[244]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r10
// input[180]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -72)]
vmul.u32 Q2, Q2, r9
// input[116]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 116)]
vqrdmlah.s32 Q0, Q2, r12
vstrw.u32 Q1, [r0,#(192)]
// Release input[48] from Q1
vqrdmulh.s32 Q1, Q3, r10
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r9
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r12
// input[52]: Load as Q0
vldrw.u32 Q0, [r0, #(4 * 52)]
vqrdmulh.s32 Q5, Q2, r6
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r5
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r12
// input[248]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * -4)]
vqrdmulh.s32 Q6, Q4, r8
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r7
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r14,#(-32)]
// Release input[244] from Q2
vqrdmlah.s32 Q6, Q4, r12
vstrw.u32 Q3, [r14,#(-288)]
// Release input[180] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r0,#(464)]
// Release input[116] from Q4
vadd.s32 Q0, Q0, Q6
// input[248]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r10
// input[184]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -68)]
vmul.u32 Q1, Q1, r9
// input[120]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 120)]
vqrdmlah.s32 Q2, Q1, r12
vstrw.u32 Q0, [r0,#(208)]
// Release input[52] from Q0
vqrdmulh.s32 Q0, Q3, r10
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r9
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r12
// input[56]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 56)]
vqrdmulh.s32 Q5, Q1, r6
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r5
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r12
// input[252]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * 0)]
vqrdmulh.s32 Q6, Q4, r8
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r7
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r14,#(-16)]
// Release input[248] from Q1
vqrdmlah.s32 Q6, Q4, r12
vstrw.u32 Q3, [r14,#(-272)]
// Release input[184] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r0,#(480)]
// Release input[120] from Q4
vadd.s32 Q2, Q2, Q6
// input[252]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r10
// input[188]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -64)]
vmul.u32 Q0, Q0, r9
// input[124]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 124)]
vqrdmlah.s32 Q1, Q0, r12
vstrw.u32 Q2, [r0,#(224)]
// Release input[56] from Q2
vqrdmulh.s32 Q2, Q3, r10
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r9
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r12
// input[60]: Load as Q1
vldrw.u32 Q1, [r0, #(4 * 60)]
vqrdmulh.s32 Q5, Q0, r6
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r5
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r12
// input[48]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 48)]
vqrdmulh.s32 Q6, Q4, r8
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r7
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r14,#(0)]
// Release input[252] from Q0
vqrdmlah.s32 Q6, Q4, r12
vstrw.u32 Q3, [r14,#(-256)]
// Release input[188] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r0,#(496)]
// Release input[124] from Q4
vadd.s32 Q1, Q1, Q6
ldrd r10, r9, [r11], #+8
ldrd r8, r7, [r11], #+8
ldrd r6, r5, [r11], #+8
// input[48]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r10
// input[32]: Load as Q3
vldrw.u32 Q3, [r0, #(4 * 32)]
vmul.u32 Q2, Q2, r9
// input[16]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 16)]
vqrdmlah.s32 Q0, Q2, r12
vstrw.u32 Q1, [r0,#(240)]
// Release input[60] from Q1
vqrdmulh.s32 Q1, Q3, r10
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r9
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r12
// input[0]: Load as Q0
vldrw.u32 Q0, [r0, #(4 * 0)]
vqrdmulh.s32 Q5, Q2, r6
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r5
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r12
// input[52]: Load as Q1
vldrw.u32 Q1, [r0, #(4 * 52)]
vqrdmulh.s32 Q6, Q4, r8
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r7
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r0,#(192)]
// Release input[48] from Q2
vqrdmlah.s32 Q6, Q4, r12
vstrw.u32 Q3, [r0,#(128)]
// Release input[32] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r0,#(64)]
// Release input[16] from Q4
vadd.s32 Q0, Q0, Q6
// input[52]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r10
// input[36]: Load as Q3
vldrw.u32 Q3, [r0, #(4 * 36)]
vmul.u32 Q1, Q1, r9
// input[20]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 20)]
vqrdmlah.s32 Q2, Q1, r12
vstrw.u32 Q0, [r0,#(0)]
// Release input[0] from Q0
vqrdmulh.s32 Q0, Q3, r10
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r9
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r12
// input[4]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 4)]
vqrdmulh.s32 Q5, Q1, r6
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r5
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r12
// input[56]: Load as Q0
vldrw.u32 Q0, [r0, #(4 * 56)]
vqrdmulh.s32 Q6, Q4, r8
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r7
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r0,#(208)]
// Release input[52] from Q1
vqrdmlah.s32 Q6, Q4, r12
vstrw.u32 Q3, [r0,#(144)]
// Release input[36] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r0,#(80)]
// Release input[20] from Q4
vadd.s32 Q2, Q2, Q6
// input[56]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r10
// input[40]: Load as Q3
vldrw.u32 Q3, [r0, #(4 * 40)]
vmul.u32 Q0, Q0, r9
// input[24]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 24)]
vqrdmlah.s32 Q1, Q0, r12
vstrw.u32 Q2, [r0,#(16)]
// Release input[4] from Q2
vqrdmulh.s32 Q2, Q3, r10
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r9
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r12
// input[8]: Load as Q1
vldrw.u32 Q1, [r0, #(4 * 8)]
vqrdmulh.s32 Q5, Q0, r6
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r5
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r12
// input[60]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 60)]
vqrdmulh.s32 Q6, Q4, r8
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r7
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r0,#(224)]
// Release input[56] from Q0
vqrdmlah.s32 Q6, Q4, r12
vstrw.u32 Q3, [r0,#(160)]
// Release input[40] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r0,#(96)]
// Release input[24] from Q4
vadd.s32 Q1, Q1, Q6
// input[60]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r10
// input[44]: Load as Q3
vldrw.u32 Q3, [r0, #(4 * 44)]
vmul.u32 Q2, Q2, r9
// input[28]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 28)]
vqrdmlah.s32 Q0, Q2, r12
vstrw.u32 Q1, [r0,#(32)]
// Release input[8] from Q1
vqrdmulh.s32 Q1, Q3, r10
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r9
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r12
// input[12]: Load as Q0
vldrw.u32 Q0, [r0, #(4 * 12)]
vqrdmulh.s32 Q5, Q2, r6
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r5
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r12
// input[112]: Load as Q1
vldrw.u32 Q1, [r0, #(4 * 112)]
vqrdmulh.s32 Q6, Q4, r8
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r7
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r0,#(240)]
// Release input[60] from Q2
vqrdmlah.s32 Q6, Q4, r12
vstrw.u32 Q3, [r0,#(176)]
// Release input[44] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r0,#(112)]
// Release input[28] from Q4
vadd.s32 Q0, Q0, Q6
ldrd r10, r9, [r11], #+8
ldrd r8, r7, [r11], #+8
ldrd r6, r5, [r11], #+8
// input[112]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r10
// input[96]: Load as Q3
vldrw.u32 Q3, [r0, #(4 * 96)]
vmul.u32 Q1, Q1, r9
// input[80]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 80)]
vqrdmlah.s32 Q2, Q1, r12
vstrw.u32 Q0, [r0,#(48)]
// Release input[12] from Q0
vqrdmulh.s32 Q0, Q3, r10
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r9
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r12
// input[64]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 64)]
vqrdmulh.s32 Q5, Q1, r6
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r5
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r12
// input[116]: Load as Q0
vldrw.u32 Q0, [r0, #(4 * 116)]
vqrdmulh.s32 Q6, Q4, r8
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r7
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r0,#(448)]
// Release input[112] from Q1
vqrdmlah.s32 Q6, Q4, r12
vstrw.u32 Q3, [r0,#(384)]
// Release input[96] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r0,#(320)]
// Release input[80] from Q4
vadd.s32 Q2, Q2, Q6
// input[116]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r10
// input[100]: Load as Q3
vldrw.u32 Q3, [r0, #(4 * 100)]
vmul.u32 Q0, Q0, r9
// input[84]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 84)]
vqrdmlah.s32 Q1, Q0, r12
vstrw.u32 Q2, [r0,#(256)]
// Release input[64] from Q2
vqrdmulh.s32 Q2, Q3, r10
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r9
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r12
// input[68]: Load as Q1
vldrw.u32 Q1, [r0, #(4 * 68)]
vqrdmulh.s32 Q5, Q0, r6
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r5
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r12
// input[120]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 120)]
vqrdmulh.s32 Q6, Q4, r8
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r7
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r0,#(464)]
// Release input[116] from Q0
vqrdmlah.s32 Q6, Q4, r12
vstrw.u32 Q3, [r0,#(400)]
// Release input[100] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r0,#(336)]
// Release input[84] from Q4
vadd.s32 Q1, Q1, Q6
// input[120]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r10
// input[104]: Load as Q3
vldrw.u32 Q3, [r0, #(4 * 104)]
vmul.u32 Q2, Q2, r9
// input[88]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 88)]
vqrdmlah.s32 Q0, Q2, r12
vstrw.u32 Q1, [r0,#(272)]
// Release input[68] from Q1
vqrdmulh.s32 Q1, Q3, r10
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r9
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r12
// input[72]: Load as Q0
vldrw.u32 Q0, [r0, #(4 * 72)]
vqrdmulh.s32 Q5, Q2, r6
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r5
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r12
// input[124]: Load as Q1
vldrw.u32 Q1, [r0, #(4 * 124)]
vqrdmulh.s32 Q6, Q4, r8
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r7
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r0,#(480)]
// Release input[120] from Q2
vqrdmlah.s32 Q6, Q4, r12
vstrw.u32 Q3, [r0,#(416)]
// Release input[104] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r0,#(352)]
// Release input[88] from Q4
vadd.s32 Q0, Q0, Q6
// input[124]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r10
// input[108]: Load as Q3
vldrw.u32 Q3, [r0, #(4 * 108)]
vmul.u32 Q1, Q1, r9
// input[92]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 92)]
vqrdmlah.s32 Q2, Q1, r12
vstrw.u32 Q0, [r0,#(288)]
// Release input[72] from Q0
vqrdmulh.s32 Q0, Q3, r10
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r9
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r12
// input[76]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 76)]
vqrdmulh.s32 Q5, Q1, r6
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r5
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r12
// input[176]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * -76)]
vqrdmulh.s32 Q6, Q4, r8
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r7
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r0,#(496)]
// Release input[124] from Q1
vqrdmlah.s32 Q6, Q4, r12
vstrw.u32 Q3, [r0,#(432)]
// Release input[108] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r0,#(368)]
// Release input[92] from Q4
vadd.s32 Q2, Q2, Q6
ldrd r10, r9, [r11], #+8
ldrd r8, r7, [r11], #+8
ldrd r6, r5, [r11], #+8
// input[176]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r10
// input[160]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -92)]
vmul.u32 Q0, Q0, r9
// input[144]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * -108)]
vqrdmlah.s32 Q1, Q0, r12
vstrw.u32 Q2, [r0,#(304)]
// Release input[76] from Q2
vqrdmulh.s32 Q2, Q3, r10
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r9
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r12
// input[128]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * -124)]
vqrdmulh.s32 Q5, Q0, r6
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r5
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r12
// input[180]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -72)]
vqrdmulh.s32 Q6, Q4, r8
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r7
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r14,#(-304)]
// Release input[176] from Q0
vqrdmlah.s32 Q6, Q4, r12
vstrw.u32 Q3, [r14,#(-368)]
// Release input[160] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r14,#(-432)]
// Release input[144] from Q4
vadd.s32 Q1, Q1, Q6
// input[180]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r10
// input[164]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -88)]
vmul.u32 Q2, Q2, r9
// input[148]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * -104)]
vqrdmlah.s32 Q0, Q2, r12
vstrw.u32 Q1, [r14,#(-496)]
// Release input[128] from Q1
vqrdmulh.s32 Q1, Q3, r10
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r9
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r12
// input[132]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * -120)]
vqrdmulh.s32 Q5, Q2, r6
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r5
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r12
// input[184]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * -68)]
vqrdmulh.s32 Q6, Q4, r8
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r7
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r14,#(-288)]
// Release input[180] from Q2
vqrdmlah.s32 Q6, Q4, r12
vstrw.u32 Q3, [r14,#(-352)]
// Release input[164] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r14,#(-416)]
// Release input[148] from Q4
vadd.s32 Q0, Q0, Q6
// input[184]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r10
// input[168]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -84)]
vmul.u32 Q1, Q1, r9
// input[152]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * -100)]
vqrdmlah.s32 Q2, Q1, r12
vstrw.u32 Q0, [r14,#(-480)]
// Release input[132] from Q0
vqrdmulh.s32 Q0, Q3, r10
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r9
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r12
// input[136]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -116)]
vqrdmulh.s32 Q5, Q1, r6
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r5
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r12
// input[188]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * -64)]
vqrdmulh.s32 Q6, Q4, r8
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r7
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r14,#(-272)]
// Release input[184] from Q1
vqrdmlah.s32 Q6, Q4, r12
vstrw.u32 Q3, [r14,#(-336)]
// Release input[168] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r14,#(-400)]
// Release input[152] from Q4
vadd.s32 Q2, Q2, Q6
// input[188]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r10
// input[172]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -80)]
vmul.u32 Q0, Q0, r9
// input[156]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * -96)]
vqrdmlah.s32 Q1, Q0, r12
vstrw.u32 Q2, [r14,#(-464)]
// Release input[136] from Q2
vqrdmulh.s32 Q2, Q3, r10
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r9
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r12
// input[140]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * -112)]
vqrdmulh.s32 Q5, Q0, r6
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r5
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r12
// input[240]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -12)]
vqrdmulh.s32 Q6, Q4, r8
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r7
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r14,#(-256)]
// Release input[188] from Q0
vqrdmlah.s32 Q6, Q4, r12
vstrw.u32 Q3, [r14,#(-320)]
// Release input[172] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r14,#(-384)]
// Release input[156] from Q4
vadd.s32 Q1, Q1, Q6
ldrd r10, r9, [r11], #+8
ldrd r8, r7, [r11], #+8
ldrd r6, r5, [r11], #+8
// input[240]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r10
// input[224]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -28)]
vmul.u32 Q2, Q2, r9
// input[208]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * -44)]
vqrdmlah.s32 Q0, Q2, r12
vstrw.u32 Q1, [r14,#(-448)]
// Release input[140] from Q1
vqrdmulh.s32 Q1, Q3, r10
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r9
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r12
// input[192]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * -60)]
vqrdmulh.s32 Q5, Q2, r6
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r5
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r12
// input[244]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * -8)]
vqrdmulh.s32 Q6, Q4, r8
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r7
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r14,#(-48)]
// Release input[240] from Q2
vqrdmlah.s32 Q6, Q4, r12
vstrw.u32 Q3, [r14,#(-112)]
// Release input[224] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r14,#(-176)]
// Release input[208] from Q4
vadd.s32 Q0, Q0, Q6
// input[244]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r10
// input[228]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -24)]
vmul.u32 Q1, Q1, r9
// input[212]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * -40)]
vqrdmlah.s32 Q2, Q1, r12
vstrw.u32 Q0, [r14,#(-240)]
// Release input[192] from Q0
vqrdmulh.s32 Q0, Q3, r10
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r9
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r12
// input[196]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -56)]
vqrdmulh.s32 Q5, Q1, r6
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r5
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r12
// input[248]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * -4)]
vqrdmulh.s32 Q6, Q4, r8
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r7
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r14,#(-32)]
// Release input[244] from Q1
vqrdmlah.s32 Q6, Q4, r12
vstrw.u32 Q3, [r14,#(-96)]
// Release input[228] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r14,#(-160)]
// Release input[212] from Q4
vadd.s32 Q2, Q2, Q6
// input[248]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r10
// input[232]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -20)]
vmul.u32 Q0, Q0, r9
// input[216]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * -36)]
vqrdmlah.s32 Q1, Q0, r12
vstrw.u32 Q2, [r14,#(-224)]
// Release input[196] from Q2
vqrdmulh.s32 Q2, Q3, r10
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r9
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r12
// input[200]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * -52)]
vqrdmulh.s32 Q5, Q0, r6
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r5
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r12
// input[252]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * 0)]
vqrdmulh.s32 Q6, Q4, r8
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r7
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r14,#(-16)]
// Release input[248] from Q0
vqrdmlah.s32 Q6, Q4, r12
vstrw.u32 Q3, [r14,#(-80)]
// Release input[232] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r14,#(-144)]
// Release input[216] from Q4
vadd.s32 Q1, Q1, Q6
// input[252]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r10
// input[236]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -16)]
vmul.u32 Q2, Q2, r9
// input[220]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * -32)]
vqrdmlah.s32 Q0, Q2, r12
vstrw.u32 Q1, [r14,#(-208)]
// Release input[200] from Q1
vqrdmulh.s32 Q1, Q3, r10
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r9
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r12
// input[204]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * -48)]
vqrdmulh.s32 Q5, Q2, r6
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r5
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r12
// input[12]: Load as Q1
vldrw.u32 Q1, [r0, #(4 * 12)]
vqrdmulh.s32 Q6, Q4, r8
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r7
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r14,#(0)]
// Release input[252] from Q2
vqrdmlah.s32 Q6, Q4, r12
vstrw.u32 Q3, [r14,#(-64)]
// Release input[236] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r14,#(-128)]
// Release input[220] from Q4
vadd.s32 Q0, Q0, Q6
ldrd r10, r9, [r11], #+8
ldrd r8, r7, [r11], #+8
ldrd r6, r5, [r11], #+8
// input[12]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r10
// input[8]: Load as Q3
vldrw.u32 Q3, [r0, #(4 * 8)]
vmul.u32 Q1, Q1, r9
// input[4]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 4)]
vqrdmlah.s32 Q2, Q1, r12
vstrw.u32 Q0, [r14,#(-192)]
// Release input[204] from Q0
vqrdmulh.s32 Q0, Q3, r10
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r9
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r12
// input[0]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 0)]
vqrdmulh.s32 Q5, Q1, r6
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r5
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r12
// input[28]: Load as Q0
vldrw.u32 Q0, [r0, #(4 * 28)]
vqrdmulh.s32 Q6, Q4, r8
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r7
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r0,#(48)]
// Release input[12] from Q1
vqrdmlah.s32 Q6, Q4, r12
vstrw.u32 Q3, [r0,#(32)]
// Release input[8] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r0,#(16)]
// Release input[4] from Q4
vadd.s32 Q2, Q2, Q6
ldrd r10, r9, [r11], #+8
ldrd r8, r7, [r11], #+8
ldrd r6, r5, [r11], #+8
// input[28]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r10
// input[24]: Load as Q3
vldrw.u32 Q3, [r0, #(4 * 24)]
vmul.u32 Q0, Q0, r9
// input[20]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 20)]
vqrdmlah.s32 Q1, Q0, r12
vstrw.u32 Q2, [r0,#(0)]
// Release input[0] from Q2
vqrdmulh.s32 Q2, Q3, r10
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r9
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r12
// input[16]: Load as Q1
vldrw.u32 Q1, [r0, #(4 * 16)]
vqrdmulh.s32 Q5, Q0, r6
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r5
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r12
// input[44]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 44)]
vqrdmulh.s32 Q6, Q4, r8
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r7
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r0,#(112)]
// Release input[28] from Q0
vqrdmlah.s32 Q6, Q4, r12
vstrw.u32 Q3, [r0,#(96)]
// Release input[24] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r0,#(80)]
// Release input[20] from Q4
vadd.s32 Q1, Q1, Q6
ldrd r10, r9, [r11], #+8
ldrd r8, r7, [r11], #+8
ldrd r6, r5, [r11], #+8
// input[44]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r10
// input[40]: Load as Q3
vldrw.u32 Q3, [r0, #(4 * 40)]
vmul.u32 Q2, Q2, r9
// input[36]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 36)]
vqrdmlah.s32 Q0, Q2, r12
vstrw.u32 Q1, [r0,#(64)]
// Release input[16] from Q1
vqrdmulh.s32 Q1, Q3, r10
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r9
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r12
// input[32]: Load as Q0
vldrw.u32 Q0, [r0, #(4 * 32)]
vqrdmulh.s32 Q5, Q2, r6
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r5
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r12
// input[60]: Load as Q1
vldrw.u32 Q1, [r0, #(4 * 60)]
vqrdmulh.s32 Q6, Q4, r8
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r7
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r0,#(176)]
// Release input[44] from Q2
vqrdmlah.s32 Q6, Q4, r12
vstrw.u32 Q3, [r0,#(160)]
// Release input[40] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r0,#(144)]
// Release input[36] from Q4
vadd.s32 Q0, Q0, Q6
ldrd r10, r9, [r11], #+8
ldrd r8, r7, [r11], #+8
ldrd r6, r5, [r11], #+8
// input[60]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r10
// input[56]: Load as Q3
vldrw.u32 Q3, [r0, #(4 * 56)]
vmul.u32 Q1, Q1, r9
// input[52]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 52)]
vqrdmlah.s32 Q2, Q1, r12
vstrw.u32 Q0, [r0,#(128)]
// Release input[32] from Q0
vqrdmulh.s32 Q0, Q3, r10
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r9
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r12
// input[48]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 48)]
vqrdmulh.s32 Q5, Q1, r6
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r5
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r12
// input[76]: Load as Q0
vldrw.u32 Q0, [r0, #(4 * 76)]
vqrdmulh.s32 Q6, Q4, r8
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r7
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r0,#(240)]
// Release input[60] from Q1
vqrdmlah.s32 Q6, Q4, r12
vstrw.u32 Q3, [r0,#(224)]
// Release input[56] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r0,#(208)]
// Release input[52] from Q4
vadd.s32 Q2, Q2, Q6
ldrd r10, r9, [r11], #+8
ldrd r8, r7, [r11], #+8
ldrd r6, r5, [r11], #+8
// input[76]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r10
// input[72]: Load as Q3
vldrw.u32 Q3, [r0, #(4 * 72)]
vmul.u32 Q0, Q0, r9
// input[68]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 68)]
vqrdmlah.s32 Q1, Q0, r12
vstrw.u32 Q2, [r0,#(192)]
// Release input[48] from Q2
vqrdmulh.s32 Q2, Q3, r10
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r9
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r12
// input[64]: Load as Q1
vldrw.u32 Q1, [r0, #(4 * 64)]
vqrdmulh.s32 Q5, Q0, r6
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r5
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r12
// input[92]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 92)]
vqrdmulh.s32 Q6, Q4, r8
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r7
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r0,#(304)]
// Release input[76] from Q0
vqrdmlah.s32 Q6, Q4, r12
vstrw.u32 Q3, [r0,#(288)]
// Release input[72] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r0,#(272)]
// Release input[68] from Q4
vadd.s32 Q1, Q1, Q6
ldrd r10, r9, [r11], #+8
ldrd r8, r7, [r11], #+8
ldrd r6, r5, [r11], #+8
// input[92]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r10
// input[88]: Load as Q3
vldrw.u32 Q3, [r0, #(4 * 88)]
vmul.u32 Q2, Q2, r9
// input[84]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 84)]
vqrdmlah.s32 Q0, Q2, r12
vstrw.u32 Q1, [r0,#(256)]
// Release input[64] from Q1
vqrdmulh.s32 Q1, Q3, r10
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r9
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r12
// input[80]: Load as Q0
vldrw.u32 Q0, [r0, #(4 * 80)]
vqrdmulh.s32 Q5, Q2, r6
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r5
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r12
// input[108]: Load as Q1
vldrw.u32 Q1, [r0, #(4 * 108)]
vqrdmulh.s32 Q6, Q4, r8
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r7
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r0,#(368)]
// Release input[92] from Q2
vqrdmlah.s32 Q6, Q4, r12
vstrw.u32 Q3, [r0,#(352)]
// Release input[88] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r0,#(336)]
// Release input[84] from Q4
vadd.s32 Q0, Q0, Q6
ldrd r10, r9, [r11], #+8
ldrd r8, r7, [r11], #+8
ldrd r6, r5, [r11], #+8
// input[108]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r10
// input[104]: Load as Q3
vldrw.u32 Q3, [r0, #(4 * 104)]
vmul.u32 Q1, Q1, r9
// input[100]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 100)]
vqrdmlah.s32 Q2, Q1, r12
vstrw.u32 Q0, [r0,#(320)]
// Release input[80] from Q0
vqrdmulh.s32 Q0, Q3, r10
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r9
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r12
// input[96]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 96)]
vqrdmulh.s32 Q5, Q1, r6
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r5
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r12
// input[124]: Load as Q0
vldrw.u32 Q0, [r0, #(4 * 124)]
vqrdmulh.s32 Q6, Q4, r8
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r7
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r0,#(432)]
// Release input[108] from Q1
vqrdmlah.s32 Q6, Q4, r12
vstrw.u32 Q3, [r0,#(416)]
// Release input[104] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r0,#(400)]
// Release input[100] from Q4
vadd.s32 Q2, Q2, Q6
ldrd r10, r9, [r11], #+8
ldrd r8, r7, [r11], #+8
ldrd r6, r5, [r11], #+8
// input[124]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r10
// input[120]: Load as Q3
vldrw.u32 Q3, [r0, #(4 * 120)]
vmul.u32 Q0, Q0, r9
// input[116]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 116)]
vqrdmlah.s32 Q1, Q0, r12
vstrw.u32 Q2, [r0,#(384)]
// Release input[96] from Q2
vqrdmulh.s32 Q2, Q3, r10
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r9
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r12
// input[112]: Load as Q1
vldrw.u32 Q1, [r0, #(4 * 112)]
vqrdmulh.s32 Q5, Q0, r6
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r5
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r12
// input[140]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -112)]
vqrdmulh.s32 Q6, Q4, r8
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r7
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r0,#(496)]
// Release input[124] from Q0
vqrdmlah.s32 Q6, Q4, r12
vstrw.u32 Q3, [r0,#(480)]
// Release input[120] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r0,#(464)]
// Release input[116] from Q4
vadd.s32 Q1, Q1, Q6
ldrd r10, r9, [r11], #+8
ldrd r8, r7, [r11], #+8
ldrd r6, r5, [r11], #+8
// input[140]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r10
// input[136]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -116)]
vmul.u32 Q2, Q2, r9
// input[132]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * -120)]
vqrdmlah.s32 Q0, Q2, r12
vstrw.u32 Q1, [r0,#(448)]
// Release input[112] from Q1
vqrdmulh.s32 Q1, Q3, r10
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r9
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r12
// input[128]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * -124)]
vqrdmulh.s32 Q5, Q2, r6
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r5
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r12
// input[156]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * -96)]
vqrdmulh.s32 Q6, Q4, r8
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r7
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r14,#(-448)]
// Release input[140] from Q2
vqrdmlah.s32 Q6, Q4, r12
vstrw.u32 Q3, [r14,#(-464)]
// Release input[136] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r14,#(-480)]
// Release input[132] from Q4
vadd.s32 Q0, Q0, Q6
ldrd r10, r9, [r11], #+8
ldrd r8, r7, [r11], #+8
ldrd r6, r5, [r11], #+8
// input[156]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r10
// input[152]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -100)]
vmul.u32 Q1, Q1, r9
// input[148]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * -104)]
vqrdmlah.s32 Q2, Q1, r12
vstrw.u32 Q0, [r14,#(-496)]
// Release input[128] from Q0
vqrdmulh.s32 Q0, Q3, r10
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r9
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r12
// input[144]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -108)]
vqrdmulh.s32 Q5, Q1, r6
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r5
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r12
// input[172]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * -80)]
vqrdmulh.s32 Q6, Q4, r8
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r7
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r14,#(-384)]
// Release input[156] from Q1
vqrdmlah.s32 Q6, Q4, r12
vstrw.u32 Q3, [r14,#(-400)]
// Release input[152] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r14,#(-416)]
// Release input[148] from Q4
vadd.s32 Q2, Q2, Q6
ldrd r10, r9, [r11], #+8
ldrd r8, r7, [r11], #+8
ldrd r6, r5, [r11], #+8
// input[172]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r10
// input[168]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -84)]
vmul.u32 Q0, Q0, r9
// input[164]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * -88)]
vqrdmlah.s32 Q1, Q0, r12
vstrw.u32 Q2, [r14,#(-432)]
// Release input[144] from Q2
vqrdmulh.s32 Q2, Q3, r10
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r9
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r12
// input[160]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * -92)]
vqrdmulh.s32 Q5, Q0, r6
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r5
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r12
// input[188]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -64)]
vqrdmulh.s32 Q6, Q4, r8
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r7
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r14,#(-320)]
// Release input[172] from Q0
vqrdmlah.s32 Q6, Q4, r12
vstrw.u32 Q3, [r14,#(-336)]
// Release input[168] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r14,#(-352)]
// Release input[164] from Q4
vadd.s32 Q1, Q1, Q6
ldrd r10, r9, [r11], #+8
ldrd r8, r7, [r11], #+8
ldrd r6, r5, [r11], #+8
// input[188]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r10
// input[184]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -68)]
vmul.u32 Q2, Q2, r9
// input[180]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * -72)]
vqrdmlah.s32 Q0, Q2, r12
vstrw.u32 Q1, [r14,#(-368)]
// Release input[160] from Q1
vqrdmulh.s32 Q1, Q3, r10
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r9
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r12
// input[176]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * -76)]
vqrdmulh.s32 Q5, Q2, r6
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r5
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r12
// input[204]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * -48)]
vqrdmulh.s32 Q6, Q4, r8
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r7
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r14,#(-256)]
// Release input[188] from Q2
vqrdmlah.s32 Q6, Q4, r12
vstrw.u32 Q3, [r14,#(-272)]
// Release input[184] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r14,#(-288)]
// Release input[180] from Q4
vadd.s32 Q0, Q0, Q6
ldrd r10, r9, [r11], #+8
ldrd r8, r7, [r11], #+8
ldrd r6, r5, [r11], #+8
// input[204]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r10
// input[200]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -52)]
vmul.u32 Q1, Q1, r9
// input[196]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * -56)]
vqrdmlah.s32 Q2, Q1, r12
vstrw.u32 Q0, [r14,#(-304)]
// Release input[176] from Q0
vqrdmulh.s32 Q0, Q3, r10
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r9
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r12
// input[192]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -60)]
vqrdmulh.s32 Q5, Q1, r6
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r5
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r12
// input[220]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * -32)]
vqrdmulh.s32 Q6, Q4, r8
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r7
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r14,#(-192)]
// Release input[204] from Q1
vqrdmlah.s32 Q6, Q4, r12
vstrw.u32 Q3, [r14,#(-208)]
// Release input[200] from Q3
vsub.s32 Q4, Q2, Q6
vstrw.u32 Q4, [r14,#(-224)]
// Release input[196] from Q4
vadd.s32 Q2, Q2, Q6
ldrd r10, r9, [r11], #+8
ldrd r8, r7, [r11], #+8
ldrd r6, r5, [r11], #+8
// input[220]: Already loaded as Q0
vqrdmulh.s32 Q1, Q0, r10
// input[216]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -36)]
vmul.u32 Q0, Q0, r9
// input[212]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * -40)]
vqrdmlah.s32 Q1, Q0, r12
vstrw.u32 Q2, [r14,#(-240)]
// Release input[192] from Q2
vqrdmulh.s32 Q2, Q3, r10
vsub.s32 Q0, Q4, Q1
vmul.u32 Q3, Q3, r9
vadd.s32 Q4, Q4, Q1
vqrdmlah.s32 Q2, Q3, r12
// input[208]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * -44)]
vqrdmulh.s32 Q5, Q0, r6
vsub.s32 Q3, Q1, Q2
vmul.u32 Q0, Q0, r5
vadd.s32 Q1, Q1, Q2
vqrdmlah.s32 Q5, Q0, r12
// input[236]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -16)]
vqrdmulh.s32 Q6, Q4, r8
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r7
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q0, [r14,#(-128)]
// Release input[220] from Q0
vqrdmlah.s32 Q6, Q4, r12
vstrw.u32 Q3, [r14,#(-144)]
// Release input[216] from Q3
vsub.s32 Q4, Q1, Q6
vstrw.u32 Q4, [r14,#(-160)]
// Release input[212] from Q4
vadd.s32 Q1, Q1, Q6
ldrd r10, r9, [r11], #+8
ldrd r8, r7, [r11], #+8
ldrd r6, r5, [r11], #+8
// input[236]: Already loaded as Q2
vqrdmulh.s32 Q0, Q2, r10
// input[232]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -20)]
vmul.u32 Q2, Q2, r9
// input[228]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * -24)]
vqrdmlah.s32 Q0, Q2, r12
vstrw.u32 Q1, [r14,#(-176)]
// Release input[208] from Q1
vqrdmulh.s32 Q1, Q3, r10
vsub.s32 Q2, Q4, Q0
vmul.u32 Q3, Q3, r9
vadd.s32 Q4, Q4, Q0
vqrdmlah.s32 Q1, Q3, r12
// input[224]: Load as Q0
vldrw.u32 Q0, [r14, #(4 * -28)]
vqrdmulh.s32 Q5, Q2, r6
vsub.s32 Q3, Q0, Q1
vmul.u32 Q2, Q2, r5
vadd.s32 Q0, Q0, Q1
vqrdmlah.s32 Q5, Q2, r12
// input[252]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * 0)]
vqrdmulh.s32 Q6, Q4, r8
vsub.s32 Q2, Q3, Q5
vmul.u32 Q4, Q4, r7
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q2, [r14,#(-64)]
// Release input[236] from Q2
vqrdmlah.s32 Q6, Q4, r12
vstrw.u32 Q3, [r14,#(-80)]
// Release input[232] from Q3
vsub.s32 Q4, Q0, Q6
vstrw.u32 Q4, [r14,#(-96)]
// Release input[228] from Q4
vadd.s32 Q0, Q0, Q6
ldrd r10, r9, [r11], #+8
ldrd r8, r7, [r11], #+8
ldrd r6, r5, [r11], #+8
// input[252]: Already loaded as Q1
vqrdmulh.s32 Q2, Q1, r10
// input[248]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -4)]
vmul.u32 Q1, Q1, r9
// input[244]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * -8)]
vqrdmlah.s32 Q2, Q1, r12
vstrw.u32 Q0, [r14,#(-112)]
// Release input[224] from Q0
vqrdmulh.s32 Q0, Q3, r10
vsub.s32 Q1, Q4, Q2
vmul.u32 Q3, Q3, r9
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q0, Q3, r12
// input[240]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -12)]
vqrdmulh.s32 Q5, Q1, r6
vsub.s32 Q3, Q2, Q0
vmul.u32 Q1, Q1, r5
vadd.s32 Q2, Q2, Q0
vqrdmlah.s32 Q5, Q1, r12
vqrdmulh.s32 Q0, Q4, r8
vsub.s32 Q1, Q3, Q5
vmul.u32 Q4, Q4, r7
vadd.s32 Q3, Q3, Q5
vstrw.u32 Q1, [r14,#(0)]
// Release input[252] from Q1
vqrdmlah.s32 Q0, Q4, r12
vstrw.u32 Q3, [r14,#(-16)]
// Release input[248] from Q3
vsub.s32 Q4, Q2, Q0
vstrw.u32 Q4, [r14,#(-32)]
// Release input[244] from Q4
vadd.s32 Q2, Q2, Q0
vstrw.u32 Q2, [r14,#(-48)]
// Release input[240] from Q2
.equ modulus_inv, 3919317503
movw r10, #:lower16:modulus_inv
movt r10, #:upper16:modulus_inv
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vldrw.s32 Q5, [r11], #80
vqrdmulh.s32 Q4, Q3, Q5
vldrw.s32 Q6, [r11, #-64]
vmul.u32 Q3, Q3, Q6
vqrdmlah.s32 Q4, Q3, r12
vldrw.s32 Q3, [r11, #-48]
vqrdmulh.s32 Q5, Q2, Q5
vsub.s32 Q7, Q1, Q4
vmul.u32 Q2, Q2, Q6
vadd.s32 Q1, Q1, Q4
vqrdmlah.s32 Q5, Q2, r12
vldrw.s32 Q2, [r11, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q4, Q0, Q5
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q5
vqrdmlah.s32 Q3, Q1, r12
vldrw.s32 Q5, [r11, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q6, Q5, r10
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q5, Q7, Q5
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q7, Q7, Q6
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q5, Q7, r12
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q7, Q4, Q5
vstrw.s32 Q7, [r0, #-80]
vadd.s32 Q4, Q4, Q5
vldrw.s32 Q6, [r11], #80
vqrdmulh.s32 Q5, Q3, Q6
vldrw.s32 Q7, [r11, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q4, [r0, #-96]
vqrdmlah.s32 Q5, Q3, r12
vldrw.s32 Q3, [r11, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q4, Q1, Q5
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q5
vqrdmlah.s32 Q6, Q2, r12
vldrw.s32 Q2, [r11, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q5, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r12
vldrw.s32 Q6, [r11, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r10
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q4, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q4, Q4, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q4, r12
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q4, Q5, Q6
vstrw.s32 Q4, [r0, #-80]
vadd.s32 Q5, Q5, Q6
vldrw.s32 Q6, [r11], #80
vqrdmulh.s32 Q4, Q3, Q6
vldrw.s32 Q7, [r11, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q5, [r0, #-96]
vqrdmlah.s32 Q4, Q3, r12
vldrw.s32 Q3, [r11, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q5, Q1, Q4
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q4
vqrdmlah.s32 Q6, Q2, r12
vldrw.s32 Q2, [r11, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q4, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r12
vldrw.s32 Q6, [r11, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r10
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q5, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q5, Q5, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q5, r12
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q5, Q4, Q6
vstrw.s32 Q5, [r0, #-80]
vadd.s32 Q4, Q4, Q6
vldrw.s32 Q6, [r11], #80
vqrdmulh.s32 Q5, Q3, Q6
vldrw.s32 Q7, [r11, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q4, [r0, #-96]
vqrdmlah.s32 Q5, Q3, r12
vldrw.s32 Q3, [r11, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q4, Q1, Q5
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q5
vqrdmlah.s32 Q6, Q2, r12
vldrw.s32 Q2, [r11, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q5, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r12
vldrw.s32 Q6, [r11, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r10
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q4, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q4, Q4, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q4, r12
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q4, Q5, Q6
vstrw.s32 Q4, [r0, #-80]
vadd.s32 Q5, Q5, Q6
vldrw.s32 Q6, [r11], #80
vqrdmulh.s32 Q4, Q3, Q6
vldrw.s32 Q7, [r11, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q5, [r0, #-96]
vqrdmlah.s32 Q4, Q3, r12
vldrw.s32 Q3, [r11, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q5, Q1, Q4
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q4
vqrdmlah.s32 Q6, Q2, r12
vldrw.s32 Q2, [r11, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q4, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r12
vldrw.s32 Q6, [r11, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r10
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q5, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q5, Q5, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q5, r12
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q5, Q4, Q6
vstrw.s32 Q5, [r0, #-80]
vadd.s32 Q4, Q4, Q6
vldrw.s32 Q6, [r11], #80
vqrdmulh.s32 Q5, Q3, Q6
vldrw.s32 Q7, [r11, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q4, [r0, #-96]
vqrdmlah.s32 Q5, Q3, r12
vldrw.s32 Q3, [r11, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q4, Q1, Q5
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q5
vqrdmlah.s32 Q6, Q2, r12
vldrw.s32 Q2, [r11, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q5, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r12
vldrw.s32 Q6, [r11, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r10
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q4, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q4, Q4, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q4, r12
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q4, Q5, Q6
vstrw.s32 Q4, [r0, #-80]
vadd.s32 Q5, Q5, Q6
vldrw.s32 Q6, [r11], #80
vqrdmulh.s32 Q4, Q3, Q6
vldrw.s32 Q7, [r11, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q5, [r0, #-96]
vqrdmlah.s32 Q4, Q3, r12
vldrw.s32 Q3, [r11, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q5, Q1, Q4
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q4
vqrdmlah.s32 Q6, Q2, r12
vldrw.s32 Q2, [r11, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q4, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r12
vldrw.s32 Q6, [r11, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r10
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q5, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q5, Q5, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q5, r12
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q5, Q4, Q6
vstrw.s32 Q5, [r0, #-80]
vadd.s32 Q4, Q4, Q6
vldrw.s32 Q6, [r11], #80
vqrdmulh.s32 Q5, Q3, Q6
vldrw.s32 Q7, [r11, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q4, [r0, #-96]
vqrdmlah.s32 Q5, Q3, r12
vldrw.s32 Q3, [r11, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q4, Q1, Q5
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q5
vqrdmlah.s32 Q6, Q2, r12
vldrw.s32 Q2, [r11, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q5, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r12
vldrw.s32 Q6, [r11, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r10
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q4, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q4, Q4, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q4, r12
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q4, Q5, Q6
vstrw.s32 Q4, [r0, #-80]
vadd.s32 Q5, Q5, Q6
vldrw.s32 Q6, [r11], #80
vqrdmulh.s32 Q4, Q3, Q6
vldrw.s32 Q7, [r11, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q5, [r0, #-96]
vqrdmlah.s32 Q4, Q3, r12
vldrw.s32 Q3, [r11, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q5, Q1, Q4
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q4
vqrdmlah.s32 Q6, Q2, r12
vldrw.s32 Q2, [r11, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q4, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r12
vldrw.s32 Q6, [r11, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r10
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q5, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q5, Q5, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q5, r12
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q5, Q4, Q6
vstrw.s32 Q5, [r0, #-80]
vadd.s32 Q4, Q4, Q6
vldrw.s32 Q6, [r11], #80
vqrdmulh.s32 Q5, Q3, Q6
vldrw.s32 Q7, [r11, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q4, [r0, #-96]
vqrdmlah.s32 Q5, Q3, r12
vldrw.s32 Q3, [r11, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q4, Q1, Q5
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q5
vqrdmlah.s32 Q6, Q2, r12
vldrw.s32 Q2, [r11, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q5, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r12
vldrw.s32 Q6, [r11, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r10
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q4, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q4, Q4, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q4, r12
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q4, Q5, Q6
vstrw.s32 Q4, [r0, #-80]
vadd.s32 Q5, Q5, Q6
vldrw.s32 Q6, [r11], #80
vqrdmulh.s32 Q4, Q3, Q6
vldrw.s32 Q7, [r11, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q5, [r0, #-96]
vqrdmlah.s32 Q4, Q3, r12
vldrw.s32 Q3, [r11, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q5, Q1, Q4
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q4
vqrdmlah.s32 Q6, Q2, r12
vldrw.s32 Q2, [r11, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q4, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r12
vldrw.s32 Q6, [r11, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r10
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q5, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q5, Q5, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q5, r12
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q5, Q4, Q6
vstrw.s32 Q5, [r0, #-80]
vadd.s32 Q4, Q4, Q6
vldrw.s32 Q6, [r11], #80
vqrdmulh.s32 Q5, Q3, Q6
vldrw.s32 Q7, [r11, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q4, [r0, #-96]
vqrdmlah.s32 Q5, Q3, r12
vldrw.s32 Q3, [r11, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q4, Q1, Q5
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q5
vqrdmlah.s32 Q6, Q2, r12
vldrw.s32 Q2, [r11, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q5, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r12
vldrw.s32 Q6, [r11, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r10
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q4, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q4, Q4, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q4, r12
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q4, Q5, Q6
vstrw.s32 Q4, [r0, #-80]
vadd.s32 Q5, Q5, Q6
vldrw.s32 Q6, [r11], #80
vqrdmulh.s32 Q4, Q3, Q6
vldrw.s32 Q7, [r11, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q5, [r0, #-96]
vqrdmlah.s32 Q4, Q3, r12
vldrw.s32 Q3, [r11, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q5, Q1, Q4
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q4
vqrdmlah.s32 Q6, Q2, r12
vldrw.s32 Q2, [r11, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q4, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r12
vldrw.s32 Q6, [r11, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r10
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q5, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q5, Q5, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q5, r12
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q5, Q4, Q6
vstrw.s32 Q5, [r0, #-80]
vadd.s32 Q4, Q4, Q6
vldrw.s32 Q6, [r11], #80
vqrdmulh.s32 Q5, Q3, Q6
vldrw.s32 Q7, [r11, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q4, [r0, #-96]
vqrdmlah.s32 Q5, Q3, r12
vldrw.s32 Q3, [r11, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q4, Q1, Q5
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q5
vqrdmlah.s32 Q6, Q2, r12
vldrw.s32 Q2, [r11, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q5, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r12
vldrw.s32 Q6, [r11, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r10
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q4, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q4, Q4, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q4, r12
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q4, Q5, Q6
vstrw.s32 Q4, [r0, #-80]
vadd.s32 Q5, Q5, Q6
vldrw.s32 Q6, [r11], #80
vqrdmulh.s32 Q4, Q3, Q6
vldrw.s32 Q7, [r11, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q5, [r0, #-96]
vqrdmlah.s32 Q4, Q3, r12
vldrw.s32 Q3, [r11, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q5, Q1, Q4
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q4
vqrdmlah.s32 Q6, Q2, r12
vldrw.s32 Q2, [r11, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q4, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r12
vldrw.s32 Q6, [r11, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r10
vld41.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q6, Q5, Q6
vld40.s32 {Q0,Q1,Q2,Q3}, [r0]
vmul.u32 Q5, Q5, Q7
vld42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmlah.s32 Q6, Q5, r12
vld43.s32 {Q0,Q1,Q2,Q3}, [r0]!
vsub.s32 Q5, Q4, Q6
vstrw.s32 Q5, [r0, #-80]
vadd.s32 Q4, Q4, Q6
vldrw.s32 Q6, [r11], #80
vqrdmulh.s32 Q5, Q3, Q6
vldrw.s32 Q7, [r11, #-64]
vmul.u32 Q3, Q3, Q7
vstrw.s32 Q4, [r0, #-96]
vqrdmlah.s32 Q5, Q3, r12
vldrw.s32 Q3, [r11, #-48]
vqrdmulh.s32 Q6, Q2, Q6
vsub.s32 Q4, Q1, Q5
vmul.u32 Q2, Q2, Q7
vadd.s32 Q1, Q1, Q5
vqrdmlah.s32 Q6, Q2, r12
vldrw.s32 Q2, [r11, #-32]
vqrdmulh.s32 Q3, Q1, Q3
vsub.s32 Q5, Q0, Q6
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q0, Q6
vqrdmlah.s32 Q3, Q1, r12
vldrw.s32 Q6, [r11, #-16]
vsub.s32 Q1, Q0, Q3
vstrw.s32 Q1, [r0,#-48]
vadd.s32 Q0, Q0, Q3
vstrw.s32 Q0, [r0, #-64]
vmul.u32 Q7, Q6, r10
vqrdmulh.s32 Q6, Q4, Q6
vmul.u32 Q4, Q4, Q7
vqrdmlah.s32 Q6, Q4, r12
vsub.s32 Q4, Q5, Q6
vstrw.s32 Q4, [r0, #-16]
vadd.s32 Q5, Q5, Q6
vstrw.s32 Q5, [r0, #-32]
// Restore MVE vector registers
vpop {d8-d15}
// Restore GPRs
pop {r4-r11,lr}
bx lr

// Line count:        2857
// Instruction count: 2421