TimeQuest Timing Analyzer report for GSensor
Tue Apr 28 13:42:29 2015
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'CLOCK50'
 14. Slow 1200mV 85C Model Hold: 'CLOCK50'
 15. Slow 1200mV 85C Model Recovery: 'CLOCK50'
 16. Slow 1200mV 85C Model Removal: 'CLOCK50'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK50'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Output Enable Times
 23. Minimum Output Enable Times
 24. Output Disable Times
 25. Minimum Output Disable Times
 26. Slow 1200mV 85C Model Metastability Report
 27. Slow 1200mV 0C Model Fmax Summary
 28. Slow 1200mV 0C Model Setup Summary
 29. Slow 1200mV 0C Model Hold Summary
 30. Slow 1200mV 0C Model Recovery Summary
 31. Slow 1200mV 0C Model Removal Summary
 32. Slow 1200mV 0C Model Minimum Pulse Width Summary
 33. Slow 1200mV 0C Model Setup: 'CLOCK50'
 34. Slow 1200mV 0C Model Hold: 'CLOCK50'
 35. Slow 1200mV 0C Model Recovery: 'CLOCK50'
 36. Slow 1200mV 0C Model Removal: 'CLOCK50'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK50'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Output Enable Times
 43. Minimum Output Enable Times
 44. Output Disable Times
 45. Minimum Output Disable Times
 46. Slow 1200mV 0C Model Metastability Report
 47. Fast 1200mV 0C Model Setup Summary
 48. Fast 1200mV 0C Model Hold Summary
 49. Fast 1200mV 0C Model Recovery Summary
 50. Fast 1200mV 0C Model Removal Summary
 51. Fast 1200mV 0C Model Minimum Pulse Width Summary
 52. Fast 1200mV 0C Model Setup: 'CLOCK50'
 53. Fast 1200mV 0C Model Hold: 'CLOCK50'
 54. Fast 1200mV 0C Model Recovery: 'CLOCK50'
 55. Fast 1200mV 0C Model Removal: 'CLOCK50'
 56. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK50'
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Output Enable Times
 62. Minimum Output Enable Times
 63. Output Disable Times
 64. Minimum Output Disable Times
 65. Fast 1200mV 0C Model Metastability Report
 66. Multicorner Timing Analysis Summary
 67. Setup Times
 68. Hold Times
 69. Clock to Output Times
 70. Minimum Clock to Output Times
 71. Board Trace Model Assignments
 72. Input Transition Times
 73. Signal Integrity Metrics (Slow 1200mv 0c Model)
 74. Signal Integrity Metrics (Slow 1200mv 85c Model)
 75. Signal Integrity Metrics (Fast 1200mv 0c Model)
 76. Setup Transfers
 77. Hold Transfers
 78. Recovery Transfers
 79. Removal Transfers
 80. Report TCCS
 81. Report RSKM
 82. Unconstrained Paths
 83. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.1.0 Build 186 12/03/2014 SJ Web Edition ;
; Revision Name      ; GSensor                                            ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE22F17C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------+
; SDC File List                                       ;
+-----------------+--------+--------------------------+
; SDC File Path   ; Status ; Read at                  ;
+-----------------+--------+--------------------------+
; GSensor.out.sdc ; OK     ; Tue Apr 28 13:42:23 2015 ;
+-----------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK50    ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary             ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 32.9 MHz ; 32.9 MHz        ; CLOCK50    ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+---------+-----------------+
; Clock   ; Slack   ; End Point TNS   ;
+---------+---------+-----------------+
; CLOCK50 ; -10.396 ; -30.212         ;
+---------+---------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; CLOCK50 ; 0.305 ; 0.000            ;
+---------+-------+------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; CLOCK50 ; 14.619 ; 0.000               ;
+---------+--------+---------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+---------+-------+---------------------+
; Clock   ; Slack ; End Point TNS       ;
+---------+-------+---------------------+
; CLOCK50 ; 3.886 ; 0.000               ;
+---------+-------+---------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+-------+---------------------------------+
; Clock   ; Slack ; End Point TNS                   ;
+---------+-------+---------------------------------+
; CLOCK50 ; 9.487 ; 0.000                           ;
+---------+-------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK50'                                                                                                                                                                                         ;
+---------+-----------------------------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                             ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -10.396 ; vga:u_vga|h_cnt[2]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.309      ; 30.720     ;
; -10.396 ; vga:u_vga|h_cnt[2]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.309      ; 30.720     ;
; -10.387 ; vga:u_vga|h_cnt[0]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.309      ; 30.711     ;
; -10.387 ; vga:u_vga|h_cnt[0]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.309      ; 30.711     ;
; -10.380 ; vga:u_vga|h_cnt[8]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.314      ; 30.709     ;
; -10.380 ; vga:u_vga|h_cnt[8]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.314      ; 30.709     ;
; -10.360 ; vga:u_vga|h_cnt[10]                                                                                                   ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.314      ; 30.689     ;
; -10.360 ; vga:u_vga|h_cnt[10]                                                                                                   ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.314      ; 30.689     ;
; -10.297 ; vga:u_vga|v_cnt[0]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.307      ; 30.619     ;
; -10.297 ; vga:u_vga|v_cnt[0]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.307      ; 30.619     ;
; -10.224 ; vga:u_vga|v_cnt[1]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.307      ; 30.546     ;
; -10.224 ; vga:u_vga|v_cnt[1]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.307      ; 30.546     ;
; -10.222 ; vga:u_vga|h_cnt[4]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.309      ; 30.546     ;
; -10.222 ; vga:u_vga|h_cnt[4]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.309      ; 30.546     ;
; -10.212 ; vga:u_vga|h_cnt[5]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.309      ; 30.536     ;
; -10.212 ; vga:u_vga|h_cnt[5]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.309      ; 30.536     ;
; -10.196 ; vga:u_vga|h_cnt[7]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.309      ; 30.520     ;
; -10.196 ; vga:u_vga|h_cnt[7]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.309      ; 30.520     ;
; -10.188 ; vga:u_vga|h_cnt[9]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.314      ; 30.517     ;
; -10.188 ; vga:u_vga|h_cnt[9]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.314      ; 30.517     ;
; -10.164 ; vga:u_vga|h_cnt[6]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.309      ; 30.488     ;
; -10.164 ; vga:u_vga|h_cnt[6]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.309      ; 30.488     ;
; -10.149 ; vga:u_vga|h_cnt[3]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.309      ; 30.473     ;
; -10.149 ; vga:u_vga|h_cnt[3]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.309      ; 30.473     ;
; -10.077 ; vga:u_vga|v_cnt[2]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.307      ; 30.399     ;
; -10.077 ; vga:u_vga|v_cnt[2]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.307      ; 30.399     ;
; -10.039 ; vga:u_vga|h_cnt[1]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.309      ; 30.363     ;
; -10.039 ; vga:u_vga|h_cnt[1]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.309      ; 30.363     ;
; -9.875  ; vga:u_vga|v_cnt[7]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.308      ; 30.198     ;
; -9.875  ; vga:u_vga|v_cnt[7]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.308      ; 30.198     ;
; -9.868  ; vga:u_vga|v_cnt[8]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.308      ; 30.191     ;
; -9.868  ; vga:u_vga|v_cnt[8]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.308      ; 30.191     ;
; -9.858  ; vga:u_vga|v_cnt[3]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.308      ; 30.181     ;
; -9.858  ; vga:u_vga|v_cnt[3]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.308      ; 30.181     ;
; -9.775  ; vga:u_vga|v_cnt[6]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.308      ; 30.098     ;
; -9.775  ; vga:u_vga|v_cnt[6]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.308      ; 30.098     ;
; -9.677  ; vga:u_vga|v_cnt[9]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.308      ; 30.000     ;
; -9.677  ; vga:u_vga|v_cnt[9]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.308      ; 30.000     ;
; -9.633  ; vga:u_vga|v_cnt[5]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.308      ; 29.956     ;
; -9.633  ; vga:u_vga|v_cnt[5]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.308      ; 29.956     ;
; -9.578  ; vga:u_vga|v_cnt[4]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.308      ; 29.901     ;
; -9.578  ; vga:u_vga|v_cnt[4]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.308      ; 29.901     ;
; -9.546  ; vga:u_vga|v_cnt[10]                                                                                                   ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.070     ; 29.491     ;
; -9.546  ; vga:u_vga|v_cnt[10]                                                                                                   ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.070     ; 29.491     ;
; -9.420  ; vga:u_vga|h_cnt[2]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.285      ; 29.720     ;
; -9.411  ; vga:u_vga|h_cnt[0]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.285      ; 29.711     ;
; -9.404  ; vga:u_vga|h_cnt[8]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.290      ; 29.709     ;
; -9.384  ; vga:u_vga|h_cnt[10]                                                                                                   ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.290      ; 29.689     ;
; -9.322  ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~portb_we_reg  ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.002      ; 29.339     ;
; -9.322  ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~portb_we_reg  ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.002      ; 29.339     ;
; -9.321  ; vga:u_vga|v_cnt[0]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.283      ; 29.619     ;
; -9.318  ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_we_reg            ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.008     ; 29.325     ;
; -9.318  ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_we_reg            ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.008     ; 29.325     ;
; -9.274  ; vga:u_vga|current_missile_line[6]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.059     ; 29.230     ;
; -9.274  ; vga:u_vga|current_missile_line[6]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.059     ; 29.230     ;
; -9.270  ; vga:u_vga|current_missile_line[5]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.059     ; 29.226     ;
; -9.270  ; vga:u_vga|current_missile_line[5]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.059     ; 29.226     ;
; -9.248  ; vga:u_vga|v_cnt[1]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.283      ; 29.546     ;
; -9.246  ; vga:u_vga|h_cnt[4]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.285      ; 29.546     ;
; -9.236  ; vga:u_vga|h_cnt[5]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.285      ; 29.536     ;
; -9.220  ; vga:u_vga|h_cnt[7]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.285      ; 29.520     ;
; -9.212  ; vga:u_vga|h_cnt[9]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.290      ; 29.517     ;
; -9.188  ; vga:u_vga|h_cnt[6]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.285      ; 29.488     ;
; -9.173  ; vga:u_vga|h_cnt[3]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.285      ; 29.473     ;
; -9.122  ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~portb_we_reg  ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.000      ; 29.137     ;
; -9.122  ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~portb_we_reg  ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.000      ; 29.137     ;
; -9.101  ; vga:u_vga|v_cnt[2]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.283      ; 29.399     ;
; -9.063  ; vga:u_vga|h_cnt[1]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.285      ; 29.363     ;
; -9.047  ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_we_reg  ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.002     ; 29.060     ;
; -9.047  ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_we_reg  ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.002     ; 29.060     ;
; -8.941  ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_we_reg ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.006     ; 28.950     ;
; -8.941  ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_we_reg ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.006     ; 28.950     ;
; -8.914  ; vga:u_vga|current_sub_line[5]                                                                                         ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.043     ; 28.886     ;
; -8.914  ; vga:u_vga|current_sub_line[5]                                                                                         ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.043     ; 28.886     ;
; -8.899  ; vga:u_vga|v_cnt[7]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.284      ; 29.198     ;
; -8.892  ; vga:u_vga|v_cnt[8]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.284      ; 29.191     ;
; -8.882  ; vga:u_vga|v_cnt[3]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.284      ; 29.181     ;
; -8.841  ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a80~portb_we_reg ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.007     ; 28.849     ;
; -8.841  ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a80~portb_we_reg ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.007     ; 28.849     ;
; -8.840  ; vga:u_vga|current_sub_line[9]                                                                                         ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.043     ; 28.812     ;
; -8.840  ; vga:u_vga|current_sub_line[9]                                                                                         ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.043     ; 28.812     ;
; -8.834  ; vga:u_vga|current_missile_line[7]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.308      ; 29.157     ;
; -8.834  ; vga:u_vga|current_missile_line[7]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.308      ; 29.157     ;
; -8.799  ; vga:u_vga|v_cnt[6]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.284      ; 29.098     ;
; -8.741  ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_we_reg  ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.004     ; 28.752     ;
; -8.741  ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_we_reg  ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.004     ; 28.752     ;
; -8.701  ; vga:u_vga|v_cnt[9]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.284      ; 29.000     ;
; -8.694  ; vga:u_vga|current_sub_line[4]                                                                                         ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.043     ; 28.666     ;
; -8.694  ; vga:u_vga|current_sub_line[4]                                                                                         ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.043     ; 28.666     ;
; -8.678  ; vga:u_vga|current_sub_line[6]                                                                                         ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.059     ; 28.634     ;
; -8.678  ; vga:u_vga|current_sub_line[6]                                                                                         ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.059     ; 28.634     ;
; -8.673  ; vga:u_vga|current_missile_line[3]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.308      ; 28.996     ;
; -8.673  ; vga:u_vga|current_missile_line[3]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.308      ; 28.996     ;
; -8.657  ; vga:u_vga|v_cnt[5]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.284      ; 28.956     ;
; -8.642  ; vga:u_vga|current_missile_line[8]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.308      ; 28.965     ;
; -8.642  ; vga:u_vga|current_missile_line[8]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.308      ; 28.965     ;
; -8.617  ; vga:u_vga|current_sub_line[3]                                                                                         ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.043     ; 28.589     ;
; -8.617  ; vga:u_vga|current_sub_line[3]                                                                                         ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.043     ; 28.589     ;
; -8.602  ; vga:u_vga|v_cnt[4]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.284      ; 28.901     ;
; -8.580  ; vga:u_vga|current_sub_line[8]                                                                                         ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.043     ; 28.552     ;
+---------+-----------------------------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK50'                                                                                                                                                                                                       ;
+-------+-----------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.305 ; vga:u_vga|data_a_roc[32]          ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_datain_reg0   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.382      ; 0.874      ;
; 0.323 ; vga:u_vga|data_a_roc[48]          ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_datain_reg0   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.385      ; 0.895      ;
; 0.330 ; vga:u_vga|data_a_roc[16]          ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_datain_reg0   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.381      ; 0.898      ;
; 0.330 ; vga:u_vga|data_a_roc[53]          ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_datain_reg0   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.385      ; 0.902      ;
; 0.333 ; vga:u_vga|data_a_roc[76]          ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_datain_reg0  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.381      ; 0.901      ;
; 0.333 ; vga:u_vga|data_a_roc[49]          ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_datain_reg0   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.381      ; 0.901      ;
; 0.334 ; vga:u_vga|data_b_mis[53]          ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_datain_reg0 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.387      ; 0.908      ;
; 0.335 ; vga:u_vga|data_b_mis[24]          ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_datain_reg0 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.383      ; 0.905      ;
; 0.335 ; vga:u_vga|data_a_roc[6]           ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a2~porta_datain_reg0   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.386      ; 0.908      ;
; 0.343 ; vga:u_vga|wr_en_b_sub             ; vga:u_vga|wr_en_b_sub                                                                                                     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; vga:u_vga|current_missile_line[5] ; vga:u_vga|current_missile_line[5]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; vga:u_vga|current_missile_line[6] ; vga:u_vga|current_missile_line[6]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; vga:u_vga|data_a_roc[22]          ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a2~porta_datain_reg0   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.385      ; 0.915      ;
; 0.344 ; vga:u_vga|current_sub_line[9]     ; vga:u_vga|current_sub_line[9]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; vga:u_vga|current_sub_line[8]     ; vga:u_vga|current_sub_line[8]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.076      ; 0.577      ;
; 0.345 ; vga:u_vga|data_mis_disp[56]       ; vga:u_vga|data_mis_disp[56]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; vga:u_vga|data_mis_disp[24]       ; vga:u_vga|data_mis_disp[24]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; vga:u_vga|data_mis_disp[16]       ; vga:u_vga|data_mis_disp[16]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; vga:u_vga|data_mis_disp[0]        ; vga:u_vga|data_mis_disp[0]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; vga:u_vga|data_mis_disp[48]       ; vga:u_vga|data_mis_disp[48]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; vga:u_vga|data_mis_disp[4]        ; vga:u_vga|data_mis_disp[4]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; vga:u_vga|data_mis_disp[69]       ; vga:u_vga|data_mis_disp[69]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; vga:u_vga|data_mis_disp[64]       ; vga:u_vga|data_mis_disp[64]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; vga:u_vga|data_mis_disp[75]       ; vga:u_vga|data_mis_disp[75]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.075      ; 0.577      ;
; 0.350 ; vga:u_vga|data_a_roc[46]          ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a2~porta_datain_reg0   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.386      ; 0.923      ;
; 0.357 ; vga:u_vga|data_mis_disp[95]       ; vga:u_vga|data_mis_disp[95]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[94]       ; vga:u_vga|data_mis_disp[94]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[93]       ; vga:u_vga|data_mis_disp[93]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[90]       ; vga:u_vga|data_mis_disp[90]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[87]       ; vga:u_vga|data_mis_disp[87]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[86]       ; vga:u_vga|data_mis_disp[86]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[85]       ; vga:u_vga|data_mis_disp[85]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[91]       ; vga:u_vga|data_mis_disp[91]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[68]       ; vga:u_vga|data_roc_disp[68]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[65]       ; vga:u_vga|data_roc_disp[65]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[64]       ; vga:u_vga|data_roc_disp[64]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[69]       ; vga:u_vga|data_roc_disp[69]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[77]       ; vga:u_vga|data_roc_disp[77]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[76]       ; vga:u_vga|data_roc_disp[76]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[72]       ; vga:u_vga|data_roc_disp[72]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[73]       ; vga:u_vga|data_roc_disp[73]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[26]       ; vga:u_vga|data_roc_disp[26]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[107]      ; vga:u_vga|data_roc_disp[107]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[105]      ; vga:u_vga|data_roc_disp[105]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[104]      ; vga:u_vga|data_roc_disp[104]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[106]      ; vga:u_vga|data_roc_disp[106]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|shift_shooter[2]        ; vga:u_vga|shift_shooter[2]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|shift_shooter[3]        ; vga:u_vga|shift_shooter[3]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|shift_shooter[1]        ; vga:u_vga|shift_shooter[1]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|wr_en_a_mis             ; vga:u_vga|wr_en_a_mis                                                                                                     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|boat_shoot              ; vga:u_vga|boat_shoot                                                                                                      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|timer_button[3]         ; vga:u_vga|timer_button[3]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|timer_button[1]         ; vga:u_vga|timer_button[1]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|timer_button[4]         ; vga:u_vga|timer_button[4]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|pushed_button           ; vga:u_vga|pushed_button                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[3]           ; vga:u_vga|submarines[3]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[9]           ; vga:u_vga|submarines[9]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[44]          ; vga:u_vga|submarines[44]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[46]          ; vga:u_vga|submarines[46]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[33]          ; vga:u_vga|submarines[33]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[35]          ; vga:u_vga|submarines[35]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[45]          ; vga:u_vga|submarines[45]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[11]          ; vga:u_vga|submarines[11]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[47]          ; vga:u_vga|submarines[47]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[12]          ; vga:u_vga|submarines[12]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[26]          ; vga:u_vga|submarines[26]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[30]          ; vga:u_vga|submarines[30]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[22]          ; vga:u_vga|submarines[22]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[18]          ; vga:u_vga|submarines[18]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[24]          ; vga:u_vga|submarines[24]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[28]          ; vga:u_vga|submarines[28]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[20]          ; vga:u_vga|submarines[20]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[29]          ; vga:u_vga|submarines[29]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[25]          ; vga:u_vga|submarines[25]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|update_submarines       ; vga:u_vga|update_submarines                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|update_missiles         ; vga:u_vga|update_missiles                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|cycle_cnt[2]            ; vga:u_vga|cycle_cnt[2]                                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|cycle_cnt[5]            ; vga:u_vga|cycle_cnt[5]                                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|cycle_cnt[6]            ; vga:u_vga|cycle_cnt[6]                                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|cycle_cnt[3]            ; vga:u_vga|cycle_cnt[3]                                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|cycle_cnt[4]            ; vga:u_vga|cycle_cnt[4]                                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|cycle_cnt[1]            ; vga:u_vga|cycle_cnt[1]                                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|cycle_cnt[0]            ; vga:u_vga|cycle_cnt[0]                                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|reset_timer[0]          ; vga:u_vga|reset_timer[0]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|reset_game              ; vga:u_vga|reset_game                                                                                                      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[1]        ; vga:u_vga|data_roc_disp[1]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[17]       ; vga:u_vga|data_roc_disp[17]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[33]       ; vga:u_vga|data_roc_disp[33]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[57]       ; vga:u_vga|data_roc_disp[57]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[41]       ; vga:u_vga|data_roc_disp[41]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[25]       ; vga:u_vga|data_roc_disp[25]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[9]        ; vga:u_vga|data_roc_disp[9]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|score[5]                ; vga:u_vga|score[5]                                                                                                        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|score[6]                ; vga:u_vga|score[6]                                                                                                        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|score[7]                ; vga:u_vga|score[7]                                                                                                        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|score[8]                ; vga:u_vga|score[8]                                                                                                        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|score[9]                ; vga:u_vga|score[9]                                                                                                        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|score[4]                ; vga:u_vga|score[4]                                                                                                        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|score[3]                ; vga:u_vga|score[3]                                                                                                        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|score[2]                ; vga:u_vga|score[2]                                                                                                        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
+-------+-----------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'CLOCK50'                                                                                                                                                        ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 14.619 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.333     ; 3.063      ;
; 14.619 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.333     ; 3.063      ;
; 14.619 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.333     ; 3.063      ;
; 14.619 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.333     ; 3.063      ;
; 14.619 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.333     ; 3.063      ;
; 14.619 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.333     ; 3.063      ;
; 14.619 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.333     ; 3.063      ;
; 14.619 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.333     ; 3.063      ;
; 14.619 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.333     ; 3.063      ;
; 14.619 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.333     ; 3.063      ;
; 14.619 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.333     ; 3.063      ;
; 14.619 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.333     ; 3.063      ;
; 14.619 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.333     ; 3.063      ;
; 14.619 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.333     ; 3.063      ;
; 14.619 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.333     ; 3.063      ;
; 14.770 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.336     ; 2.909      ;
; 14.770 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.336     ; 2.909      ;
; 14.770 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.336     ; 2.909      ;
; 14.770 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.336     ; 2.909      ;
; 14.770 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.336     ; 2.909      ;
; 15.061 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.332     ; 2.622      ;
; 15.061 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.332     ; 2.622      ;
; 15.061 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.332     ; 2.622      ;
; 15.061 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.332     ; 2.622      ;
; 15.061 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.332     ; 2.622      ;
; 15.061 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.332     ; 2.622      ;
; 15.061 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.332     ; 2.622      ;
; 15.061 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.332     ; 2.622      ;
; 15.061 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.332     ; 2.622      ;
; 15.061 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.332     ; 2.622      ;
; 15.293 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.336     ; 2.386      ;
; 15.293 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.336     ; 2.386      ;
; 15.293 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.336     ; 2.386      ;
; 15.293 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.336     ; 2.386      ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'CLOCK50'                                                                                                                                                        ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.886 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.849     ; 2.194      ;
; 3.886 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.849     ; 2.194      ;
; 3.886 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.849     ; 2.194      ;
; 3.886 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.849     ; 2.194      ;
; 4.122 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.845     ; 2.434      ;
; 4.122 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.845     ; 2.434      ;
; 4.122 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.845     ; 2.434      ;
; 4.122 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.845     ; 2.434      ;
; 4.122 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.845     ; 2.434      ;
; 4.122 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.845     ; 2.434      ;
; 4.122 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.845     ; 2.434      ;
; 4.122 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.845     ; 2.434      ;
; 4.122 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.845     ; 2.434      ;
; 4.122 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.845     ; 2.434      ;
; 4.396 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.849     ; 2.704      ;
; 4.396 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.849     ; 2.704      ;
; 4.396 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.849     ; 2.704      ;
; 4.396 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.849     ; 2.704      ;
; 4.396 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.849     ; 2.704      ;
; 4.545 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.846     ; 2.856      ;
; 4.545 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.846     ; 2.856      ;
; 4.545 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.846     ; 2.856      ;
; 4.545 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.846     ; 2.856      ;
; 4.545 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.846     ; 2.856      ;
; 4.545 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.846     ; 2.856      ;
; 4.545 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.846     ; 2.856      ;
; 4.545 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.846     ; 2.856      ;
; 4.545 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.846     ; 2.856      ;
; 4.545 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.846     ; 2.856      ;
; 4.545 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.846     ; 2.856      ;
; 4.545 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.846     ; 2.856      ;
; 4.545 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.846     ; 2.856      ;
; 4.545 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.846     ; 2.856      ;
; 4.545 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.846     ; 2.856      ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK50'                                                                                                                                                         ;
+-------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                                                                                                      ;
+-------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------+
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_address_reg0    ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~portb_address_reg0    ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~portb_address_reg0    ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_address_reg0   ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_address_reg0  ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_we_reg        ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_address_reg0  ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_we_reg        ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~portb_address_reg0  ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~portb_we_reg        ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~portb_address_reg0  ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~portb_we_reg        ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a80~portb_address_reg0 ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a80~portb_we_reg       ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a2~portb_address_reg0    ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a80~portb_address_reg0   ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0            ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_we_reg                  ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_address_reg0 ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_we_reg       ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_address_reg0    ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_datain_reg0     ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_we_reg          ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_address_reg0    ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_datain_reg0     ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_we_reg          ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~porta_address_reg0    ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~porta_datain_reg0     ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~porta_we_reg          ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_address_reg0   ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_datain_reg0    ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_we_reg         ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~porta_address_reg0  ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~porta_we_reg        ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~porta_address_reg0  ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~porta_datain_reg0   ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~porta_we_reg        ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~porta_address_reg0  ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~porta_datain_reg0   ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~porta_we_reg        ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~porta_address_reg0  ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~porta_datain_reg0   ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~porta_we_reg        ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a80~porta_address_reg0 ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a80~porta_datain_reg0  ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a80~porta_we_reg       ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_datain_reg0     ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~portb_datain_reg0     ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a2~porta_address_reg0    ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a2~porta_datain_reg0     ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a2~porta_we_reg          ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~portb_datain_reg0     ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_datain_reg0    ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a80~porta_address_reg0   ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a80~porta_datain_reg0    ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a80~porta_we_reg         ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_address_reg0            ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_datain_reg0             ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_we_reg                  ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_datain_reg0   ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~portb_datain_reg0   ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~portb_datain_reg0   ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~porta_address_reg0 ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~porta_datain_reg0  ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~porta_we_reg       ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a80~portb_datain_reg0  ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a2~portb_datain_reg0     ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a80~portb_datain_reg0    ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_datain_reg0             ;
; 9.492 ; 9.722        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_datain_reg0  ;
; 9.578 ; 9.762        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|v_cnt[10]                                                                                                         ;
; 9.579 ; 9.763        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|wr_en_b_sub                                                                                                       ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_missile_line[5]                                                                                           ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_missile_line[6]                                                                                           ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_sub_line[6]                                                                                               ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_sub_line[7]                                                                                               ;
; 9.589 ; 9.773        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|blue_signal                                                                                                       ;
; 9.589 ; 9.773        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|red_signal                                                                                                        ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_sub_line[3]                                                                                               ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_sub_line[4]                                                                                               ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_sub_line[5]                                                                                               ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_sub_line[8]                                                                                               ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_sub_line[9]                                                                                               ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[44]                                                                                                    ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[48]                                                                                                    ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[60]                                                                                                    ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[64]                                                                                                    ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_roc_disp[0]                                                                                                  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_roc_disp[16]                                                                                                 ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_roc_disp[24]                                                                                                 ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_roc_disp[32]                                                                                                 ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_roc_disp[40]                                                                                                 ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_roc_disp[42]                                                                                                 ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_roc_disp[48]                                                                                                 ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_roc_disp[56]                                                                                                 ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_roc_disp[58]                                                                                                 ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_roc_disp[8]                                                                                                  ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[11]                                                                                          ;
+-------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Button       ; CLOCK50    ; 2.742 ; 3.291 ; Rise       ; CLOCK50         ;
; G_SENSOR_INT ; CLOCK50    ; 6.137 ; 6.555 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; 4.141 ; 4.676 ; Rise       ; CLOCK50         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; Button       ; CLOCK50    ; -2.309 ; -2.858 ; Rise       ; CLOCK50         ;
; G_SENSOR_INT ; CLOCK50    ; -4.372 ; -4.835 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; -3.439 ; -3.951 ; Rise       ; CLOCK50         ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 4.368 ; 4.389 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 5.173 ; 5.047 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 7.668 ; 7.578 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 6.013 ; 6.015 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 6.014 ; 5.989 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 6.269 ; 6.281 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 6.822 ; 6.774 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 6.867 ; 6.904 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 3.173 ; 3.346 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 3.830 ; 3.853 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 2.699 ; 2.873 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 4.658 ; 4.620 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 5.811 ; 5.810 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 5.811 ; 5.784 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 6.057 ; 6.065 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 6.588 ; 6.538 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 6.631 ; 6.663 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 2.699 ; 2.873 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 5.575 ; 5.453 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 4.692 ; 4.570 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 5.385     ; 5.507     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 4.650     ; 4.772     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 36.62 MHz ; 36.62 MHz       ; CLOCK50    ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; CLOCK50 ; -7.310 ; -21.019         ;
+---------+--------+-----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; CLOCK50 ; 0.297 ; 0.000           ;
+---------+-------+-----------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; CLOCK50 ; 15.179 ; 0.000              ;
+---------+--------+--------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+---------+-------+--------------------+
; Clock   ; Slack ; End Point TNS      ;
+---------+-------+--------------------+
; CLOCK50 ; 3.488 ; 0.000              ;
+---------+-------+--------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+-------+--------------------------------+
; Clock   ; Slack ; End Point TNS                  ;
+---------+-------+--------------------------------+
; CLOCK50 ; 9.487 ; 0.000                          ;
+---------+-------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK50'                                                                                                                                                                                         ;
+--------+-----------------------------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                             ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -7.310 ; vga:u_vga|h_cnt[10]                                                                                                   ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.282      ; 27.607     ;
; -7.310 ; vga:u_vga|h_cnt[10]                                                                                                   ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.282      ; 27.607     ;
; -7.286 ; vga:u_vga|h_cnt[8]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.282      ; 27.583     ;
; -7.286 ; vga:u_vga|h_cnt[8]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.282      ; 27.583     ;
; -7.285 ; vga:u_vga|h_cnt[2]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.278      ; 27.578     ;
; -7.285 ; vga:u_vga|h_cnt[2]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.278      ; 27.578     ;
; -7.278 ; vga:u_vga|h_cnt[0]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.278      ; 27.571     ;
; -7.278 ; vga:u_vga|h_cnt[0]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.278      ; 27.571     ;
; -7.200 ; vga:u_vga|v_cnt[0]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.276      ; 27.491     ;
; -7.200 ; vga:u_vga|v_cnt[0]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.276      ; 27.491     ;
; -7.143 ; vga:u_vga|h_cnt[5]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.278      ; 27.436     ;
; -7.143 ; vga:u_vga|h_cnt[5]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.278      ; 27.436     ;
; -7.142 ; vga:u_vga|v_cnt[1]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.276      ; 27.433     ;
; -7.142 ; vga:u_vga|v_cnt[1]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.276      ; 27.433     ;
; -7.135 ; vga:u_vga|h_cnt[4]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.278      ; 27.428     ;
; -7.135 ; vga:u_vga|h_cnt[4]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.278      ; 27.428     ;
; -7.128 ; vga:u_vga|h_cnt[7]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.278      ; 27.421     ;
; -7.128 ; vga:u_vga|h_cnt[7]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.278      ; 27.421     ;
; -7.111 ; vga:u_vga|h_cnt[9]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.282      ; 27.408     ;
; -7.111 ; vga:u_vga|h_cnt[9]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.282      ; 27.408     ;
; -7.111 ; vga:u_vga|h_cnt[6]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.278      ; 27.404     ;
; -7.111 ; vga:u_vga|h_cnt[6]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.278      ; 27.404     ;
; -7.065 ; vga:u_vga|h_cnt[3]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.278      ; 27.358     ;
; -7.065 ; vga:u_vga|h_cnt[3]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.278      ; 27.358     ;
; -7.005 ; vga:u_vga|v_cnt[2]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.276      ; 27.296     ;
; -7.005 ; vga:u_vga|v_cnt[2]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.276      ; 27.296     ;
; -6.966 ; vga:u_vga|h_cnt[1]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.278      ; 27.259     ;
; -6.966 ; vga:u_vga|h_cnt[1]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.278      ; 27.259     ;
; -6.857 ; vga:u_vga|v_cnt[8]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.276      ; 27.148     ;
; -6.857 ; vga:u_vga|v_cnt[8]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.276      ; 27.148     ;
; -6.828 ; vga:u_vga|v_cnt[7]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.276      ; 27.119     ;
; -6.828 ; vga:u_vga|v_cnt[7]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.276      ; 27.119     ;
; -6.824 ; vga:u_vga|v_cnt[3]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.276      ; 27.115     ;
; -6.824 ; vga:u_vga|v_cnt[3]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.276      ; 27.115     ;
; -6.743 ; vga:u_vga|v_cnt[6]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.276      ; 27.034     ;
; -6.743 ; vga:u_vga|v_cnt[6]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.276      ; 27.034     ;
; -6.661 ; vga:u_vga|v_cnt[9]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.276      ; 26.952     ;
; -6.661 ; vga:u_vga|v_cnt[9]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.276      ; 26.952     ;
; -6.639 ; vga:u_vga|v_cnt[5]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.276      ; 26.930     ;
; -6.639 ; vga:u_vga|v_cnt[5]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.276      ; 26.930     ;
; -6.578 ; vga:u_vga|v_cnt[4]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.276      ; 26.869     ;
; -6.578 ; vga:u_vga|v_cnt[4]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.276      ; 26.869     ;
; -6.531 ; vga:u_vga|v_cnt[10]                                                                                                   ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 26.483     ;
; -6.531 ; vga:u_vga|v_cnt[10]                                                                                                   ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 26.483     ;
; -6.399 ; vga:u_vga|h_cnt[10]                                                                                                   ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.258      ; 26.672     ;
; -6.375 ; vga:u_vga|h_cnt[8]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.258      ; 26.648     ;
; -6.374 ; vga:u_vga|h_cnt[2]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.254      ; 26.643     ;
; -6.367 ; vga:u_vga|h_cnt[0]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.254      ; 26.636     ;
; -6.363 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~portb_we_reg  ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.006      ; 26.384     ;
; -6.363 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~portb_we_reg  ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.006      ; 26.384     ;
; -6.346 ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_we_reg            ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.006     ; 26.355     ;
; -6.346 ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_we_reg            ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.006     ; 26.355     ;
; -6.289 ; vga:u_vga|v_cnt[0]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.252      ; 26.556     ;
; -6.281 ; vga:u_vga|current_missile_line[6]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.053     ; 26.243     ;
; -6.281 ; vga:u_vga|current_missile_line[6]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.053     ; 26.243     ;
; -6.274 ; vga:u_vga|current_missile_line[5]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.053     ; 26.236     ;
; -6.274 ; vga:u_vga|current_missile_line[5]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.053     ; 26.236     ;
; -6.232 ; vga:u_vga|h_cnt[5]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.254      ; 26.501     ;
; -6.231 ; vga:u_vga|v_cnt[1]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.252      ; 26.498     ;
; -6.224 ; vga:u_vga|h_cnt[4]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.254      ; 26.493     ;
; -6.217 ; vga:u_vga|h_cnt[7]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.254      ; 26.486     ;
; -6.200 ; vga:u_vga|h_cnt[9]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.258      ; 26.473     ;
; -6.200 ; vga:u_vga|h_cnt[6]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.254      ; 26.469     ;
; -6.154 ; vga:u_vga|h_cnt[3]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.254      ; 26.423     ;
; -6.127 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~portb_we_reg  ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.002      ; 26.144     ;
; -6.127 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~portb_we_reg  ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.002      ; 26.144     ;
; -6.094 ; vga:u_vga|v_cnt[2]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.252      ; 26.361     ;
; -6.088 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_we_reg  ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.000      ; 26.103     ;
; -6.088 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_we_reg  ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.000      ; 26.103     ;
; -6.055 ; vga:u_vga|h_cnt[1]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.254      ; 26.324     ;
; -5.982 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_we_reg ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.004     ; 25.993     ;
; -5.982 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_we_reg ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.004     ; 25.993     ;
; -5.946 ; vga:u_vga|v_cnt[8]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.252      ; 26.213     ;
; -5.939 ; vga:u_vga|current_sub_line[5]                                                                                         ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 25.917     ;
; -5.939 ; vga:u_vga|current_sub_line[5]                                                                                         ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 25.917     ;
; -5.917 ; vga:u_vga|v_cnt[7]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.252      ; 26.184     ;
; -5.913 ; vga:u_vga|v_cnt[3]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.252      ; 26.180     ;
; -5.905 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a80~portb_we_reg ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.005     ; 25.915     ;
; -5.905 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a80~portb_we_reg ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.005     ; 25.915     ;
; -5.879 ; vga:u_vga|current_missile_line[7]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.276      ; 26.170     ;
; -5.879 ; vga:u_vga|current_missile_line[7]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.276      ; 26.170     ;
; -5.868 ; vga:u_vga|current_sub_line[9]                                                                                         ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 25.846     ;
; -5.868 ; vga:u_vga|current_sub_line[9]                                                                                         ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 25.846     ;
; -5.832 ; vga:u_vga|v_cnt[6]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.252      ; 26.099     ;
; -5.795 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_we_reg  ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.003     ; 25.807     ;
; -5.795 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_we_reg  ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.003     ; 25.807     ;
; -5.795 ; vga:u_vga|current_sub_line[4]                                                                                         ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 25.773     ;
; -5.795 ; vga:u_vga|current_sub_line[4]                                                                                         ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 25.773     ;
; -5.787 ; vga:u_vga|current_sub_line[6]                                                                                         ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.053     ; 25.749     ;
; -5.787 ; vga:u_vga|current_sub_line[6]                                                                                         ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.053     ; 25.749     ;
; -5.750 ; vga:u_vga|v_cnt[9]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.252      ; 26.017     ;
; -5.740 ; vga:u_vga|current_missile_line[3]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.276      ; 26.031     ;
; -5.740 ; vga:u_vga|current_missile_line[3]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.276      ; 26.031     ;
; -5.733 ; vga:u_vga|current_sub_line[3]                                                                                         ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 25.711     ;
; -5.733 ; vga:u_vga|current_sub_line[3]                                                                                         ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 25.711     ;
; -5.728 ; vga:u_vga|v_cnt[5]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.252      ; 25.995     ;
; -5.725 ; vga:u_vga|current_missile_line[8]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.276      ; 26.016     ;
; -5.725 ; vga:u_vga|current_missile_line[8]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.276      ; 26.016     ;
; -5.667 ; vga:u_vga|v_cnt[4]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.252      ; 25.934     ;
; -5.639 ; vga:u_vga|current_sub_line[8]                                                                                         ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 25.617     ;
+--------+-----------------------------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK50'                                                                                                                                                                                                                                               ;
+-------+----------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                  ; To Node                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.297 ; vga:u_vga|data_a_roc[32]                                                   ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_datain_reg0 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.341      ; 0.807      ;
; 0.299 ; vga:u_vga|wr_en_b_sub                                                      ; vga:u_vga|wr_en_b_sub                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; vga:u_vga|current_missile_line[5]                                          ; vga:u_vga|current_missile_line[5]                                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; vga:u_vga|current_missile_line[6]                                          ; vga:u_vga|current_missile_line[6]                                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; vga:u_vga|current_sub_line[9]                                              ; vga:u_vga|current_sub_line[9]                                                                                           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; vga:u_vga|current_sub_line[8]                                              ; vga:u_vga|current_sub_line[8]                                                                                           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.068      ; 0.511      ;
; 0.300 ; vga:u_vga|data_mis_disp[56]                                                ; vga:u_vga|data_mis_disp[56]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; vga:u_vga|data_mis_disp[24]                                                ; vga:u_vga|data_mis_disp[24]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; vga:u_vga|data_mis_disp[16]                                                ; vga:u_vga|data_mis_disp[16]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; vga:u_vga|data_mis_disp[0]                                                 ; vga:u_vga|data_mis_disp[0]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; vga:u_vga|data_mis_disp[48]                                                ; vga:u_vga|data_mis_disp[48]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; vga:u_vga|data_mis_disp[4]                                                 ; vga:u_vga|data_mis_disp[4]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; vga:u_vga|data_mis_disp[69]                                                ; vga:u_vga|data_mis_disp[69]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; vga:u_vga|data_mis_disp[64]                                                ; vga:u_vga|data_mis_disp[64]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; vga:u_vga|data_mis_disp[75]                                                ; vga:u_vga|data_mis_disp[75]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.067      ; 0.511      ;
; 0.311 ; vga:u_vga|wr_en_b_mis                                                      ; vga:u_vga|wr_en_b_mis                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_sub_disp[11]                                                ; vga:u_vga|data_sub_disp[11]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|current_missile_line[3]                                          ; vga:u_vga|current_missile_line[3]                                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|current_missile_line[4]                                          ; vga:u_vga|current_missile_line[4]                                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|current_missile_line[7]                                          ; vga:u_vga|current_missile_line[7]                                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|current_missile_line[8]                                          ; vga:u_vga|current_missile_line[8]                                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|direction                                    ; spi_ee_config:u_spi_ee_config|direction                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; spi_ee_config:u_spi_ee_config|spi_go                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; spi_ee_config:u_spi_ee_config|clear_status                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; spi_ee_config:u_spi_ee_config|high_byte                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|read_ready                                   ; spi_ee_config:u_spi_ee_config|read_ready                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|read_back                                    ; spi_ee_config:u_spi_ee_config|read_back                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2]                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1]                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[107]                                               ; vga:u_vga|data_roc_disp[107]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[105]                                               ; vga:u_vga|data_roc_disp[105]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[104]                                               ; vga:u_vga|data_roc_disp[104]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[106]                                               ; vga:u_vga|data_roc_disp[106]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|shift_shooter[2]                                                 ; vga:u_vga|shift_shooter[2]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|shift_shooter[3]                                                 ; vga:u_vga|shift_shooter[3]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|shift_shooter[1]                                                 ; vga:u_vga|shift_shooter[1]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|wr_en_a_mis                                                      ; vga:u_vga|wr_en_a_mis                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|boat_shoot                                                       ; vga:u_vga|boat_shoot                                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|timer_button[3]                                                  ; vga:u_vga|timer_button[3]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|timer_button[1]                                                  ; vga:u_vga|timer_button[1]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|timer_button[4]                                                  ; vga:u_vga|timer_button[4]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|pushed_button                                                    ; vga:u_vga|pushed_button                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[3]                                                    ; vga:u_vga|submarines[3]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[9]                                                    ; vga:u_vga|submarines[9]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[32]                                                   ; vga:u_vga|submarines[32]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[40]                                                   ; vga:u_vga|submarines[40]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[34]                                                   ; vga:u_vga|submarines[34]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[42]                                                   ; vga:u_vga|submarines[42]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[33]                                                   ; vga:u_vga|submarines[33]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[35]                                                   ; vga:u_vga|submarines[35]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[41]                                                   ; vga:u_vga|submarines[41]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[37]                                                   ; vga:u_vga|submarines[37]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[39]                                                   ; vga:u_vga|submarines[39]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[43]                                                   ; vga:u_vga|submarines[43]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[11]                                                   ; vga:u_vga|submarines[11]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[15]                                                   ; vga:u_vga|submarines[15]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[13]                                                   ; vga:u_vga|submarines[13]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[8]                                                    ; vga:u_vga|submarines[8]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[12]                                                   ; vga:u_vga|submarines[12]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[2]                                                    ; vga:u_vga|submarines[2]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[26]                                                   ; vga:u_vga|submarines[26]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[30]                                                   ; vga:u_vga|submarines[30]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[22]                                                   ; vga:u_vga|submarines[22]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[18]                                                   ; vga:u_vga|submarines[18]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[24]                                                   ; vga:u_vga|submarines[24]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[28]                                                   ; vga:u_vga|submarines[28]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[20]                                                   ; vga:u_vga|submarines[20]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[29]                                                   ; vga:u_vga|submarines[29]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[25]                                                   ; vga:u_vga|submarines[25]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[21]                                                   ; vga:u_vga|submarines[21]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[31]                                                   ; vga:u_vga|submarines[31]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[27]                                                   ; vga:u_vga|submarines[27]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[19]                                                   ; vga:u_vga|submarines[19]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[23]                                                   ; vga:u_vga|submarines[23]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|update_submarines                                                ; vga:u_vga|update_submarines                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|update_missiles                                                  ; vga:u_vga|update_missiles                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|cycle_cnt[2]                                                     ; vga:u_vga|cycle_cnt[2]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|cycle_cnt[5]                                                     ; vga:u_vga|cycle_cnt[5]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|cycle_cnt[6]                                                     ; vga:u_vga|cycle_cnt[6]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|cycle_cnt[4]                                                     ; vga:u_vga|cycle_cnt[4]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|cycle_cnt[1]                                                     ; vga:u_vga|cycle_cnt[1]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|cycle_cnt[0]                                                     ; vga:u_vga|cycle_cnt[0]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|reset_timer[0]                                                   ; vga:u_vga|reset_timer[0]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|reset_game                                                       ; vga:u_vga|reset_game                                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[17]                                                ; vga:u_vga|data_roc_disp[17]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[33]                                                ; vga:u_vga|data_roc_disp[33]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[57]                                                ; vga:u_vga|data_roc_disp[57]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[41]                                                ; vga:u_vga|data_roc_disp[41]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[25]                                                ; vga:u_vga|data_roc_disp[25]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[9]                                                 ; vga:u_vga|data_roc_disp[9]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|score[5]                                                         ; vga:u_vga|score[5]                                                                                                      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|score[6]                                                         ; vga:u_vga|score[6]                                                                                                      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|score[7]                                                         ; vga:u_vga|score[7]                                                                                                      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|score[8]                                                         ; vga:u_vga|score[8]                                                                                                      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|score[9]                                                         ; vga:u_vga|score[9]                                                                                                      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
+-------+----------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'CLOCK50'                                                                                                                                                         ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 15.179 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.041     ; 2.795      ;
; 15.179 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.041     ; 2.795      ;
; 15.179 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.041     ; 2.795      ;
; 15.179 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.041     ; 2.795      ;
; 15.179 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.041     ; 2.795      ;
; 15.179 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.041     ; 2.795      ;
; 15.179 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.041     ; 2.795      ;
; 15.179 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.041     ; 2.795      ;
; 15.179 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.041     ; 2.795      ;
; 15.179 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.041     ; 2.795      ;
; 15.179 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.041     ; 2.795      ;
; 15.179 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.041     ; 2.795      ;
; 15.179 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.041     ; 2.795      ;
; 15.179 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.041     ; 2.795      ;
; 15.179 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.041     ; 2.795      ;
; 15.332 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.045     ; 2.638      ;
; 15.332 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.045     ; 2.638      ;
; 15.332 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.045     ; 2.638      ;
; 15.332 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.045     ; 2.638      ;
; 15.332 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.045     ; 2.638      ;
; 15.594 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.040     ; 2.381      ;
; 15.594 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.040     ; 2.381      ;
; 15.594 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.040     ; 2.381      ;
; 15.594 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.040     ; 2.381      ;
; 15.594 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.040     ; 2.381      ;
; 15.594 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.040     ; 2.381      ;
; 15.594 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.040     ; 2.381      ;
; 15.594 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.040     ; 2.381      ;
; 15.594 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.040     ; 2.381      ;
; 15.594 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.040     ; 2.381      ;
; 15.824 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.044     ; 2.147      ;
; 15.824 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.044     ; 2.147      ;
; 15.824 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.044     ; 2.147      ;
; 15.824 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.044     ; 2.147      ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'CLOCK50'                                                                                                                                                         ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.488 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.613     ; 2.019      ;
; 3.488 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.613     ; 2.019      ;
; 3.488 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.613     ; 2.019      ;
; 3.488 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.613     ; 2.019      ;
; 3.690 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.609     ; 2.225      ;
; 3.690 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.609     ; 2.225      ;
; 3.690 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.609     ; 2.225      ;
; 3.690 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.609     ; 2.225      ;
; 3.690 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.609     ; 2.225      ;
; 3.690 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.609     ; 2.225      ;
; 3.690 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.609     ; 2.225      ;
; 3.690 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.609     ; 2.225      ;
; 3.690 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.609     ; 2.225      ;
; 3.690 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.609     ; 2.225      ;
; 3.948 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.614     ; 2.478      ;
; 3.948 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.614     ; 2.478      ;
; 3.948 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.614     ; 2.478      ;
; 3.948 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.614     ; 2.478      ;
; 3.948 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.614     ; 2.478      ;
; 4.075 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.610     ; 2.609      ;
; 4.075 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.610     ; 2.609      ;
; 4.075 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.610     ; 2.609      ;
; 4.075 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.610     ; 2.609      ;
; 4.075 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.610     ; 2.609      ;
; 4.075 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.610     ; 2.609      ;
; 4.075 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.610     ; 2.609      ;
; 4.075 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.610     ; 2.609      ;
; 4.075 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.610     ; 2.609      ;
; 4.075 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.610     ; 2.609      ;
; 4.075 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.610     ; 2.609      ;
; 4.075 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.610     ; 2.609      ;
; 4.075 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.610     ; 2.609      ;
; 4.075 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.610     ; 2.609      ;
; 4.075 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.610     ; 2.609      ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK50'                                                                                                                                                          ;
+-------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                                                                                                      ;
+-------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------+
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~portb_address_reg0  ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~portb_we_reg        ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_address_reg0  ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_we_reg        ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~porta_address_reg0  ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~porta_we_reg        ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~portb_datain_reg0   ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_address_reg0    ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~porta_address_reg0  ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~porta_we_reg        ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_datain_reg0   ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~portb_address_reg0  ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~portb_we_reg        ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a80~portb_address_reg0 ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a80~portb_we_reg       ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_address_reg0    ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_we_reg          ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_datain_reg0     ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~portb_address_reg0    ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a2~portb_address_reg0    ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0            ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_we_reg                  ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_address_reg0  ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_we_reg        ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~porta_address_reg0  ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~porta_we_reg        ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~portb_datain_reg0   ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~porta_datain_reg0   ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_address_reg0 ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_we_reg       ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a80~porta_address_reg0 ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a80~porta_we_reg       ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a80~portb_datain_reg0  ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_address_reg0    ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_we_reg          ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~portb_datain_reg0     ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a2~porta_address_reg0    ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a2~porta_we_reg          ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a2~portb_datain_reg0     ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~portb_address_reg0    ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_address_reg0   ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a80~portb_address_reg0   ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_address_reg0            ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_we_reg                  ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_datain_reg0             ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~porta_address_reg0  ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~porta_we_reg        ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~porta_datain_reg0   ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~porta_address_reg0 ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~porta_we_reg       ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_datain_reg0  ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_datain_reg0     ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~porta_address_reg0    ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~porta_we_reg          ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~portb_datain_reg0     ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_address_reg0   ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_we_reg         ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_datain_reg0    ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a80~porta_address_reg0   ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a80~porta_we_reg         ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a80~portb_datain_reg0    ;
; 9.492 ; 9.722        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~porta_datain_reg0   ;
; 9.492 ; 9.722        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a80~porta_datain_reg0  ;
; 9.492 ; 9.722        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_datain_reg0     ;
; 9.492 ; 9.722        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a2~porta_datain_reg0     ;
; 9.492 ; 9.722        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_datain_reg0             ;
; 9.493 ; 9.723        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 9.493 ; 9.723        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~porta_datain_reg0  ;
; 9.493 ; 9.723        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~porta_datain_reg0     ;
; 9.493 ; 9.723        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_datain_reg0    ;
; 9.493 ; 9.723        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a80~porta_datain_reg0    ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|direction                                                                                     ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|high_byte                                                                                     ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|high_byte_d                                                                                   ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[3]                                                                             ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[6]                                                                             ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[0]                                                                                   ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[10]                                                                                  ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[11]                                                                                  ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[12]                                                                                  ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[15]                                                                                  ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[1]                                                                                   ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[2]                                                                                   ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[3]                                                                                   ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[4]                                                                                   ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[5]                                                                                   ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[6]                                                                                   ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[8]                                                                                   ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[9]                                                                                   ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_back                                                                                     ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_back_d                                                                                   ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_ready                                                                                    ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[0]                                            ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[1]                                            ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[2]                                            ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[3]                                            ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[4]                                            ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[5]                                            ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[6]                                            ;
+-------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Button       ; CLOCK50    ; 2.380 ; 2.863 ; Rise       ; CLOCK50         ;
; G_SENSOR_INT ; CLOCK50    ; 5.403 ; 5.737 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; 3.596 ; 4.025 ; Rise       ; CLOCK50         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; Button       ; CLOCK50    ; -1.999 ; -2.480 ; Rise       ; CLOCK50         ;
; G_SENSOR_INT ; CLOCK50    ; -3.809 ; -4.183 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; -2.974 ; -3.389 ; Rise       ; CLOCK50         ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 3.979 ; 4.049 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 4.642 ; 4.578 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 6.962 ; 6.775 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 5.430 ; 5.373 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 5.433 ; 5.372 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 5.674 ; 5.613 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 6.174 ; 6.036 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 6.222 ; 6.167 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 2.863 ; 3.033 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 3.489 ; 3.559 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 2.432 ; 2.606 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 4.258 ; 4.117 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 5.238 ; 5.179 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 5.240 ; 5.178 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 5.472 ; 5.410 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 5.951 ; 5.816 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 5.998 ; 5.941 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 2.432 ; 2.606 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 5.053 ; 4.911 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 4.270 ; 4.128 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 4.808     ; 4.950     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 4.133     ; 4.275     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; CLOCK50 ; 2.992 ; 0.000            ;
+---------+-------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; CLOCK50 ; 0.148 ; 0.000           ;
+---------+-------+-----------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; CLOCK50 ; 16.767 ; 0.000              ;
+---------+--------+--------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+---------+-------+--------------------+
; Clock   ; Slack ; End Point TNS      ;
+---------+-------+--------------------+
; CLOCK50 ; 2.228 ; 0.000              ;
+---------+-------+--------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+-------+--------------------------------+
; Clock   ; Slack ; End Point TNS                  ;
+---------+-------+--------------------------------+
; CLOCK50 ; 9.208 ; 0.000                          ;
+---------+-------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK50'                                                                                                                                                                                        ;
+-------+-----------------------------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                             ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 2.992 ; vga:u_vga|h_cnt[8]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.167      ; 17.182     ;
; 2.992 ; vga:u_vga|h_cnt[8]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.167      ; 17.182     ;
; 3.001 ; vga:u_vga|h_cnt[2]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.162      ; 17.168     ;
; 3.001 ; vga:u_vga|h_cnt[2]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.162      ; 17.168     ;
; 3.006 ; vga:u_vga|h_cnt[10]                                                                                                   ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.167      ; 17.168     ;
; 3.006 ; vga:u_vga|h_cnt[10]                                                                                                   ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.167      ; 17.168     ;
; 3.009 ; vga:u_vga|h_cnt[0]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.162      ; 17.160     ;
; 3.009 ; vga:u_vga|h_cnt[0]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.162      ; 17.160     ;
; 3.051 ; vga:u_vga|v_cnt[0]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.160      ; 17.116     ;
; 3.051 ; vga:u_vga|v_cnt[0]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.160      ; 17.116     ;
; 3.096 ; vga:u_vga|h_cnt[9]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.167      ; 17.078     ;
; 3.096 ; vga:u_vga|h_cnt[9]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.167      ; 17.078     ;
; 3.099 ; vga:u_vga|v_cnt[1]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.160      ; 17.068     ;
; 3.099 ; vga:u_vga|v_cnt[1]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.160      ; 17.068     ;
; 3.108 ; vga:u_vga|h_cnt[4]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.162      ; 17.061     ;
; 3.108 ; vga:u_vga|h_cnt[4]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.162      ; 17.061     ;
; 3.124 ; vga:u_vga|h_cnt[7]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.162      ; 17.045     ;
; 3.124 ; vga:u_vga|h_cnt[7]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.162      ; 17.045     ;
; 3.125 ; vga:u_vga|h_cnt[5]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.162      ; 17.044     ;
; 3.125 ; vga:u_vga|h_cnt[5]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.162      ; 17.044     ;
; 3.144 ; vga:u_vga|h_cnt[3]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.162      ; 17.025     ;
; 3.144 ; vga:u_vga|h_cnt[3]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.162      ; 17.025     ;
; 3.148 ; vga:u_vga|h_cnt[6]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.162      ; 17.021     ;
; 3.148 ; vga:u_vga|h_cnt[6]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.162      ; 17.021     ;
; 3.178 ; vga:u_vga|v_cnt[2]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.160      ; 16.989     ;
; 3.178 ; vga:u_vga|v_cnt[2]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.160      ; 16.989     ;
; 3.198 ; vga:u_vga|h_cnt[1]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.162      ; 16.971     ;
; 3.198 ; vga:u_vga|h_cnt[1]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.162      ; 16.971     ;
; 3.298 ; vga:u_vga|v_cnt[7]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.160      ; 16.869     ;
; 3.298 ; vga:u_vga|v_cnt[7]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.160      ; 16.869     ;
; 3.324 ; vga:u_vga|v_cnt[3]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.160      ; 16.843     ;
; 3.324 ; vga:u_vga|v_cnt[3]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.160      ; 16.843     ;
; 3.352 ; vga:u_vga|v_cnt[8]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.160      ; 16.815     ;
; 3.352 ; vga:u_vga|v_cnt[8]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.160      ; 16.815     ;
; 3.367 ; vga:u_vga|v_cnt[6]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.160      ; 16.800     ;
; 3.367 ; vga:u_vga|v_cnt[6]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.160      ; 16.800     ;
; 3.405 ; vga:u_vga|v_cnt[9]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.160      ; 16.762     ;
; 3.405 ; vga:u_vga|v_cnt[9]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.160      ; 16.762     ;
; 3.419 ; vga:u_vga|v_cnt[10]                                                                                                   ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.045     ; 16.543     ;
; 3.419 ; vga:u_vga|v_cnt[10]                                                                                                   ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.045     ; 16.543     ;
; 3.480 ; vga:u_vga|v_cnt[4]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.160      ; 16.687     ;
; 3.480 ; vga:u_vga|v_cnt[4]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.160      ; 16.687     ;
; 3.482 ; vga:u_vga|v_cnt[5]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.160      ; 16.685     ;
; 3.482 ; vga:u_vga|v_cnt[5]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.160      ; 16.685     ;
; 3.525 ; vga:u_vga|h_cnt[8]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.155      ; 16.637     ;
; 3.534 ; vga:u_vga|h_cnt[2]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.150      ; 16.623     ;
; 3.539 ; vga:u_vga|h_cnt[10]                                                                                                   ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.155      ; 16.623     ;
; 3.542 ; vga:u_vga|h_cnt[0]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.150      ; 16.615     ;
; 3.584 ; vga:u_vga|v_cnt[0]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.148      ; 16.571     ;
; 3.592 ; vga:u_vga|current_missile_line[6]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 16.377     ;
; 3.592 ; vga:u_vga|current_missile_line[6]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 16.377     ;
; 3.598 ; vga:u_vga|current_missile_line[5]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 16.371     ;
; 3.598 ; vga:u_vga|current_missile_line[5]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 16.371     ;
; 3.629 ; vga:u_vga|h_cnt[9]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.155      ; 16.533     ;
; 3.632 ; vga:u_vga|v_cnt[1]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.148      ; 16.523     ;
; 3.641 ; vga:u_vga|h_cnt[4]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.150      ; 16.516     ;
; 3.657 ; vga:u_vga|h_cnt[7]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.150      ; 16.500     ;
; 3.658 ; vga:u_vga|h_cnt[5]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.150      ; 16.499     ;
; 3.677 ; vga:u_vga|h_cnt[3]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.150      ; 16.480     ;
; 3.681 ; vga:u_vga|h_cnt[6]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.150      ; 16.476     ;
; 3.711 ; vga:u_vga|v_cnt[2]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.148      ; 16.444     ;
; 3.731 ; vga:u_vga|h_cnt[1]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.150      ; 16.426     ;
; 3.764 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~portb_we_reg  ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.014     ; 16.229     ;
; 3.764 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~portb_we_reg  ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.014     ; 16.229     ;
; 3.811 ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_we_reg            ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.025     ; 16.171     ;
; 3.811 ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_we_reg            ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.025     ; 16.171     ;
; 3.831 ; vga:u_vga|v_cnt[7]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.148      ; 16.324     ;
; 3.835 ; vga:u_vga|current_missile_line[7]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.161      ; 16.333     ;
; 3.835 ; vga:u_vga|current_missile_line[7]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.161      ; 16.333     ;
; 3.850 ; vga:u_vga|current_sub_line[5]                                                                                         ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.031     ; 16.126     ;
; 3.850 ; vga:u_vga|current_sub_line[5]                                                                                         ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.031     ; 16.126     ;
; 3.857 ; vga:u_vga|v_cnt[3]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.148      ; 16.298     ;
; 3.879 ; vga:u_vga|current_sub_line[9]                                                                                         ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.031     ; 16.097     ;
; 3.879 ; vga:u_vga|current_sub_line[9]                                                                                         ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.031     ; 16.097     ;
; 3.885 ; vga:u_vga|v_cnt[8]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.148      ; 16.270     ;
; 3.890 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~portb_we_reg  ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.017     ; 16.100     ;
; 3.890 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~portb_we_reg  ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.017     ; 16.100     ;
; 3.900 ; vga:u_vga|v_cnt[6]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.148      ; 16.255     ;
; 3.924 ; vga:u_vga|current_missile_line[3]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.161      ; 16.244     ;
; 3.924 ; vga:u_vga|current_missile_line[3]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.161      ; 16.244     ;
; 3.938 ; vga:u_vga|v_cnt[9]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.148      ; 16.217     ;
; 3.949 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_we_reg  ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.019     ; 16.039     ;
; 3.949 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_we_reg  ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.019     ; 16.039     ;
; 3.952 ; vga:u_vga|v_cnt[10]                                                                                                   ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.057     ; 15.998     ;
; 3.955 ; vga:u_vga|current_missile_line[8]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.161      ; 16.213     ;
; 3.955 ; vga:u_vga|current_missile_line[8]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.161      ; 16.213     ;
; 3.986 ; vga:u_vga|current_missile_line[9]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.160      ; 16.181     ;
; 3.986 ; vga:u_vga|current_missile_line[9]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.160      ; 16.181     ;
; 4.012 ; vga:u_vga|current_sub_line[6]                                                                                         ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 15.957     ;
; 4.012 ; vga:u_vga|current_sub_line[6]                                                                                         ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 15.957     ;
; 4.013 ; vga:u_vga|v_cnt[4]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.148      ; 16.142     ;
; 4.015 ; vga:u_vga|v_cnt[5]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.148      ; 16.140     ;
; 4.016 ; vga:u_vga|current_missile_line[4]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.161      ; 16.152     ;
; 4.016 ; vga:u_vga|current_missile_line[4]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.161      ; 16.152     ;
; 4.017 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_we_reg ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.023     ; 15.967     ;
; 4.017 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_we_reg ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.023     ; 15.967     ;
; 4.017 ; vga:u_vga|current_sub_line[4]                                                                                         ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.031     ; 15.959     ;
; 4.017 ; vga:u_vga|current_sub_line[4]                                                                                         ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.031     ; 15.959     ;
; 4.040 ; vga:u_vga|current_sub_line[8]                                                                                         ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.031     ; 15.936     ;
; 4.040 ; vga:u_vga|current_sub_line[8]                                                                                         ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.031     ; 15.936     ;
+-------+-----------------------------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK50'                                                                                                                                                                                                         ;
+-------+------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.148 ; vga:u_vga|data_a_roc[32]           ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_datain_reg0   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.221      ; 0.473      ;
; 0.153 ; vga:u_vga|data_a_roc[48]           ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_datain_reg0   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.225      ; 0.482      ;
; 0.159 ; vga:u_vga|data_a_roc[6]            ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a2~porta_datain_reg0   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.225      ; 0.488      ;
; 0.160 ; vga:u_vga|data_b_mis[53]           ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_datain_reg0 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.226      ; 0.490      ;
; 0.160 ; vga:u_vga|data_a_roc[53]           ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_datain_reg0   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.226      ; 0.490      ;
; 0.161 ; vga:u_vga|data_a_roc[76]           ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_datain_reg0  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.221      ; 0.486      ;
; 0.162 ; vga:u_vga|data_a_roc[16]           ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_datain_reg0   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.220      ; 0.486      ;
; 0.162 ; vga:u_vga|data_a_roc[49]           ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_datain_reg0   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.221      ; 0.487      ;
; 0.163 ; vga:u_vga|data_a_roc[22]           ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a2~porta_datain_reg0   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.225      ; 0.492      ;
; 0.165 ; vga:u_vga|data_b_mis[24]           ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_datain_reg0 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.222      ; 0.491      ;
; 0.172 ; vga:u_vga|data_a_roc[46]           ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a2~porta_datain_reg0   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.226      ; 0.502      ;
; 0.175 ; vga:u_vga|data_a_roc[25]           ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_datain_reg0   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.221      ; 0.500      ;
; 0.178 ; vga:u_vga|wr_en_b_sub              ; vga:u_vga|wr_en_b_sub                                                                                                     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; vga:u_vga|current_missile_line[5]  ; vga:u_vga|current_missile_line[5]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; vga:u_vga|current_missile_line[6]  ; vga:u_vga|current_missile_line[6]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; vga:u_vga|current_sub_line[9]      ; vga:u_vga|current_sub_line[9]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; vga:u_vga|current_sub_line[8]      ; vga:u_vga|current_sub_line[8]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[56]        ; vga:u_vga|data_mis_disp[56]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[24]        ; vga:u_vga|data_mis_disp[24]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[16]        ; vga:u_vga|data_mis_disp[16]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[0]         ; vga:u_vga|data_mis_disp[0]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[48]        ; vga:u_vga|data_mis_disp[48]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[4]         ; vga:u_vga|data_mis_disp[4]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.180 ; vga:u_vga|data_mis_disp[69]        ; vga:u_vga|data_mis_disp[69]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; vga:u_vga|data_mis_disp[64]        ; vga:u_vga|data_mis_disp[64]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; vga:u_vga|data_mis_disp[75]        ; vga:u_vga|data_mis_disp[75]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.043      ; 0.307      ;
; 0.181 ; vga:u_vga|data_a_roc[30]           ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a2~porta_datain_reg0   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.221      ; 0.506      ;
; 0.186 ; vga:u_vga|data_roc_disp[107]       ; vga:u_vga|data_roc_disp[107]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[105]       ; vga:u_vga|data_roc_disp[105]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[104]       ; vga:u_vga|data_roc_disp[104]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[106]       ; vga:u_vga|data_roc_disp[106]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|wr_en_a_mis              ; vga:u_vga|wr_en_a_mis                                                                                                     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|boat_shoot               ; vga:u_vga|boat_shoot                                                                                                      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|update_submarines        ; vga:u_vga|update_submarines                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|update_missiles          ; vga:u_vga|update_missiles                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|reset_game               ; vga:u_vga|reset_game                                                                                                      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|score[5]                 ; vga:u_vga|score[5]                                                                                                        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|score[6]                 ; vga:u_vga|score[6]                                                                                                        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|score[7]                 ; vga:u_vga|score[7]                                                                                                        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|score[8]                 ; vga:u_vga|score[8]                                                                                                        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|score[9]                 ; vga:u_vga|score[9]                                                                                                        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|score[4]                 ; vga:u_vga|score[4]                                                                                                        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[67]        ; vga:u_vga|data_mis_disp[67]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[61]        ; vga:u_vga|data_mis_disp[61]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[57]        ; vga:u_vga|data_mis_disp[57]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[53]        ; vga:u_vga|data_mis_disp[53]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[52]        ; vga:u_vga|data_mis_disp[52]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[49]        ; vga:u_vga|data_mis_disp[49]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[45]        ; vga:u_vga|data_mis_disp[45]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[41]        ; vga:u_vga|data_mis_disp[41]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[36]        ; vga:u_vga|data_mis_disp[36]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[33]        ; vga:u_vga|data_mis_disp[33]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[29]        ; vga:u_vga|data_mis_disp[29]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[25]        ; vga:u_vga|data_mis_disp[25]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[17]        ; vga:u_vga|data_mis_disp[17]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[13]        ; vga:u_vga|data_mis_disp[13]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[9]         ; vga:u_vga|data_mis_disp[9]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[5]         ; vga:u_vga|data_mis_disp[5]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[1]         ; vga:u_vga|data_mis_disp[1]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[37]        ; vga:u_vga|data_mis_disp[37]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[21]        ; vga:u_vga|data_mis_disp[21]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[78]        ; vga:u_vga|data_mis_disp[78]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[77]        ; vga:u_vga|data_mis_disp[77]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[74]        ; vga:u_vga|data_mis_disp[74]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[73]        ; vga:u_vga|data_mis_disp[73]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[70]        ; vga:u_vga|data_mis_disp[70]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[66]        ; vga:u_vga|data_mis_disp[66]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[65]        ; vga:u_vga|data_mis_disp[65]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[107]       ; vga:u_vga|data_mis_disp[107]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[104]       ; vga:u_vga|data_mis_disp[104]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[84]        ; vga:u_vga|data_mis_disp[84]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[106]       ; vga:u_vga|data_mis_disp[106]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[105]       ; vga:u_vga|data_mis_disp[105]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[103]       ; vga:u_vga|data_mis_disp[103]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[102]       ; vga:u_vga|data_mis_disp[102]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[101]       ; vga:u_vga|data_mis_disp[101]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[100]       ; vga:u_vga|data_mis_disp[100]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[99]        ; vga:u_vga|data_mis_disp[99]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[98]        ; vga:u_vga|data_mis_disp[98]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[97]        ; vga:u_vga|data_mis_disp[97]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[96]        ; vga:u_vga|data_mis_disp[96]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[79]        ; vga:u_vga|data_mis_disp[79]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[76]        ; vga:u_vga|data_mis_disp[76]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[72]        ; vga:u_vga|data_mis_disp[72]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[71]        ; vga:u_vga|data_mis_disp[71]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[68]        ; vga:u_vga|data_mis_disp[68]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_sub_disp[9]         ; vga:u_vga|data_sub_disp[9]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_sub_disp[8]         ; vga:u_vga|data_sub_disp[8]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_sub_disp[5]         ; vga:u_vga|data_sub_disp[5]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_sub_disp[4]         ; vga:u_vga|data_sub_disp[4]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_sub_disp[2]         ; vga:u_vga|data_sub_disp[2]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_sub_disp[1]         ; vga:u_vga|data_sub_disp[1]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|current_rocket_line[10]  ; vga:u_vga|current_rocket_line[10]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|v_cnt[9]                 ; vga:u_vga|v_cnt[9]                                                                                                        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; reset_delay:u_reset_delay|cont[20] ; reset_delay:u_reset_delay|cont[20]                                                                                        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[102]       ; vga:u_vga|data_roc_disp[102]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[103]       ; vga:u_vga|data_roc_disp[103]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[100]       ; vga:u_vga|data_roc_disp[100]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[101]       ; vga:u_vga|data_roc_disp[101]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[97]        ; vga:u_vga|data_roc_disp[97]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
+-------+------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'CLOCK50'                                                                                                                                                         ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.767 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 1.851      ;
; 16.767 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 1.851      ;
; 16.767 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 1.851      ;
; 16.767 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 1.851      ;
; 16.767 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 1.851      ;
; 16.767 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 1.851      ;
; 16.767 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 1.851      ;
; 16.767 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 1.851      ;
; 16.767 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 1.851      ;
; 16.767 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 1.851      ;
; 16.767 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 1.851      ;
; 16.767 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 1.851      ;
; 16.767 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 1.851      ;
; 16.767 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 1.851      ;
; 16.767 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 1.851      ;
; 16.860 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.391     ; 1.756      ;
; 16.860 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.391     ; 1.756      ;
; 16.860 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.391     ; 1.756      ;
; 16.860 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.391     ; 1.756      ;
; 16.860 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.391     ; 1.756      ;
; 17.044 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.388     ; 1.575      ;
; 17.044 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.388     ; 1.575      ;
; 17.044 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.388     ; 1.575      ;
; 17.044 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.388     ; 1.575      ;
; 17.044 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.388     ; 1.575      ;
; 17.044 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.388     ; 1.575      ;
; 17.044 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.388     ; 1.575      ;
; 17.044 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.388     ; 1.575      ;
; 17.044 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.388     ; 1.575      ;
; 17.044 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.388     ; 1.575      ;
; 17.198 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.391     ; 1.418      ;
; 17.198 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.391     ; 1.418      ;
; 17.198 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.391     ; 1.418      ;
; 17.198 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.391     ; 1.418      ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'CLOCK50'                                                                                                                                                         ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.228 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.097     ; 1.215      ;
; 2.228 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.097     ; 1.215      ;
; 2.228 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.097     ; 1.215      ;
; 2.228 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.097     ; 1.215      ;
; 2.358 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.093     ; 1.349      ;
; 2.358 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.093     ; 1.349      ;
; 2.358 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.093     ; 1.349      ;
; 2.358 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.093     ; 1.349      ;
; 2.358 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.093     ; 1.349      ;
; 2.358 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.093     ; 1.349      ;
; 2.358 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.093     ; 1.349      ;
; 2.358 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.093     ; 1.349      ;
; 2.358 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.093     ; 1.349      ;
; 2.358 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.093     ; 1.349      ;
; 2.508 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.097     ; 1.495      ;
; 2.508 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.097     ; 1.495      ;
; 2.508 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.097     ; 1.495      ;
; 2.508 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.097     ; 1.495      ;
; 2.508 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.097     ; 1.495      ;
; 2.593 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.095     ; 1.582      ;
; 2.593 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.095     ; 1.582      ;
; 2.593 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.095     ; 1.582      ;
; 2.593 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.095     ; 1.582      ;
; 2.593 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.095     ; 1.582      ;
; 2.593 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.095     ; 1.582      ;
; 2.593 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.095     ; 1.582      ;
; 2.593 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.095     ; 1.582      ;
; 2.593 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.095     ; 1.582      ;
; 2.593 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.095     ; 1.582      ;
; 2.593 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.095     ; 1.582      ;
; 2.593 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.095     ; 1.582      ;
; 2.593 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.095     ; 1.582      ;
; 2.593 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.095     ; 1.582      ;
; 2.593 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.095     ; 1.582      ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK50'                                                                                                                                                          ;
+-------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                                                                                                      ;
+-------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------+
; 9.208 ; 9.438        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~porta_address_reg0  ;
; 9.208 ; 9.438        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~porta_we_reg        ;
; 9.208 ; 9.438        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~porta_address_reg0  ;
; 9.208 ; 9.438        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~porta_we_reg        ;
; 9.208 ; 9.438        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~porta_address_reg0    ;
; 9.208 ; 9.438        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~porta_we_reg          ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_address_reg0  ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_we_reg        ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~porta_address_reg0  ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~porta_we_reg        ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~porta_address_reg0  ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~porta_we_reg        ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~portb_address_reg0  ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~portb_we_reg        ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~porta_address_reg0 ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~porta_we_reg       ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a80~porta_address_reg0 ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a80~porta_we_reg       ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_address_reg0    ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_we_reg          ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_address_reg0    ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_we_reg          ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a2~porta_address_reg0    ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a2~porta_we_reg          ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~portb_address_reg0    ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_address_reg0   ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_we_reg         ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_address_reg0            ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_we_reg                  ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_address_reg0  ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_we_reg        ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~portb_address_reg0  ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~portb_we_reg        ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~porta_datain_reg0   ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_address_reg0 ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_we_reg       ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a80~portb_address_reg0 ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a80~portb_we_reg       ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_address_reg0    ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~portb_address_reg0    ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a2~portb_address_reg0    ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~porta_datain_reg0     ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_address_reg0   ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a80~porta_address_reg0   ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a80~porta_we_reg         ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0            ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_we_reg                  ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~porta_datain_reg0   ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~porta_datain_reg0   ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~portb_datain_reg0   ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~porta_datain_reg0  ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a80~porta_datain_reg0  ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_datain_reg0     ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_datain_reg0     ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a2~porta_datain_reg0     ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~portb_datain_reg0     ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_datain_reg0    ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a80~portb_address_reg0   ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_datain_reg0             ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_datain_reg0   ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~portb_datain_reg0   ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_datain_reg0  ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a80~portb_datain_reg0  ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_datain_reg0     ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~portb_datain_reg0     ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a2~portb_datain_reg0     ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_datain_reg0    ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a80~porta_datain_reg0    ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_datain_reg0             ;
; 9.213 ; 9.443        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a80~portb_datain_reg0    ;
; 9.233 ; 9.417        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                                                                            ;
; 9.233 ; 9.417        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                                                                           ;
; 9.233 ; 9.417        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                                                                           ;
; 9.233 ; 9.417        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                                                                           ;
; 9.233 ; 9.417        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                                                                           ;
; 9.233 ; 9.417        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                                                                           ;
; 9.233 ; 9.417        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                                                                            ;
; 9.233 ; 9.417        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                                                                            ;
; 9.233 ; 9.417        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                                                                            ;
; 9.233 ; 9.417        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                                                                            ;
; 9.233 ; 9.417        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                                                                            ;
; 9.233 ; 9.417        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                                                                            ;
; 9.233 ; 9.417        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                                                                            ;
; 9.233 ; 9.417        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                                                                            ;
; 9.233 ; 9.417        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                                                                            ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status                                                                                  ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                                                                             ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                                                                             ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                                                                             ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                                                                             ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|direction                                                                                     ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|high_byte                                                                                     ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|high_byte_d                                                                                   ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[0]                                                                                  ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[1]                                                                                  ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[2]                                                                                  ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[3]                                                                                  ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[0]                                                                             ;
+-------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Button       ; CLOCK50    ; 1.570 ; 2.346 ; Rise       ; CLOCK50         ;
; G_SENSOR_INT ; CLOCK50    ; 3.468 ; 4.226 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; 2.411 ; 3.195 ; Rise       ; CLOCK50         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; Button       ; CLOCK50    ; -1.326 ; -2.101 ; Rise       ; CLOCK50         ;
; G_SENSOR_INT ; CLOCK50    ; -2.485 ; -3.229 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; -2.000 ; -2.769 ; Rise       ; CLOCK50         ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 2.651 ; 2.569 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 3.055 ; 2.884 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 4.392 ; 4.430 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 3.539 ; 3.579 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 3.536 ; 3.576 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 3.669 ; 3.735 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 3.983 ; 4.056 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 4.012 ; 4.129 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 1.842 ; 2.409 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 2.325 ; 2.248 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 1.561 ; 2.127 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 2.635 ; 2.695 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 3.417 ; 3.453 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 3.415 ; 3.450 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 3.544 ; 3.605 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 3.843 ; 3.911 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 3.871 ; 3.981 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 1.561 ; 2.127 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 3.206 ; 3.113 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 2.664 ; 2.571 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 3.153     ; 3.246     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 2.729     ; 2.822     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -10.396 ; 0.148 ; 14.619   ; 2.228   ; 9.208               ;
;  CLOCK50         ; -10.396 ; 0.148 ; 14.619   ; 2.228   ; 9.208               ;
; Design-wide TNS  ; -30.212 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK50         ; -30.212 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Button       ; CLOCK50    ; 2.742 ; 3.291 ; Rise       ; CLOCK50         ;
; G_SENSOR_INT ; CLOCK50    ; 6.137 ; 6.555 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; 4.141 ; 4.676 ; Rise       ; CLOCK50         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; Button       ; CLOCK50    ; -1.326 ; -2.101 ; Rise       ; CLOCK50         ;
; G_SENSOR_INT ; CLOCK50    ; -2.485 ; -3.229 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; -2.000 ; -2.769 ; Rise       ; CLOCK50         ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 4.368 ; 4.389 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 5.173 ; 5.047 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 7.668 ; 7.578 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 6.013 ; 6.015 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 6.014 ; 5.989 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 6.269 ; 6.281 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 6.822 ; 6.774 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 6.867 ; 6.904 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 3.173 ; 3.346 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 2.325 ; 2.248 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 1.561 ; 2.127 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 2.635 ; 2.695 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 3.417 ; 3.453 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 3.415 ; 3.450 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 3.544 ; 3.605 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 3.843 ; 3.911 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 3.871 ; 3.981 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 1.561 ; 2.127 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; I2C_SCLK      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G_SENSOR_CS_N ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_red       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_green     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_blue      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_h_sync    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_v_sync    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; I2C_SDAT      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; KEY[1]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; I2C_SDAT                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; G_SENSOR_INT            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[0]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Button                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; I2C_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; G_SENSOR_CS_N ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; out_red       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; out_green     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; out_blue      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; out_h_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; out_v_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; I2C_SDAT      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.05e-09 V                   ; 3.21 V              ; -0.181 V            ; 0.16 V                               ; 0.253 V                              ; 2.77e-10 s                  ; 2.32e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.05e-09 V                  ; 3.21 V             ; -0.181 V           ; 0.16 V                              ; 0.253 V                             ; 2.77e-10 s                 ; 2.32e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; I2C_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; G_SENSOR_CS_N ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; out_red       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; out_green     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; out_blue      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; out_h_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; out_v_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; I2C_SDAT      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.123 V            ; 0.134 V                              ; 0.323 V                              ; 3.02e-10 s                  ; 2.85e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.123 V           ; 0.134 V                             ; 0.323 V                             ; 3.02e-10 s                 ; 2.85e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; I2C_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; G_SENSOR_CS_N ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; out_red       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; out_green     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; out_blue      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; out_h_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; out_v_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; I2C_SDAT      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; CLOCK50    ; CLOCK50  ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; CLOCK50    ; CLOCK50  ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK50    ; CLOCK50  ; 34       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK50    ; CLOCK50  ; 34       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 33    ; 33   ;
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 21    ; 21   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.1.0 Build 186 12/03/2014 SJ Web Edition
    Info: Processing started: Tue Apr 28 13:42:20 2015
Info: Command: quartus_sta GSensor -c GSensor
Info: qsta_default_script.tcl version: #3
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'GSensor.out.sdc'
Warning (332060): Node: vga:u_vga|v_sync was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register vga:u_vga|magn_g_y[1] is being clocked by vga:u_vga|v_sync
Warning (332070): Port "out_blue" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_blue" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332070): Port "out_green" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_green" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332070): Port "out_h_sync" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_h_sync" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332070): Port "out_red" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_red" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332070): Port "out_v_sync" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_v_sync" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLOCK50 (Rise) to CLOCK50 (Rise) (setup and hold)
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -10.396
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -10.396             -30.212 CLOCK50 
Info (332146): Worst-case hold slack is 0.305
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.305               0.000 CLOCK50 
Info (332146): Worst-case recovery slack is 14.619
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    14.619               0.000 CLOCK50 
Info (332146): Worst-case removal slack is 3.886
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.886               0.000 CLOCK50 
Info (332146): Worst-case minimum pulse width slack is 9.487
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.487               0.000 CLOCK50 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: vga:u_vga|v_sync was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register vga:u_vga|magn_g_y[1] is being clocked by vga:u_vga|v_sync
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLOCK50 (Rise) to CLOCK50 (Rise) (setup and hold)
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -7.310
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.310             -21.019 CLOCK50 
Info (332146): Worst-case hold slack is 0.297
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.297               0.000 CLOCK50 
Info (332146): Worst-case recovery slack is 15.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    15.179               0.000 CLOCK50 
Info (332146): Worst-case removal slack is 3.488
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.488               0.000 CLOCK50 
Info (332146): Worst-case minimum pulse width slack is 9.487
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.487               0.000 CLOCK50 
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: vga:u_vga|v_sync was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register vga:u_vga|magn_g_y[1] is being clocked by vga:u_vga|v_sync
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLOCK50 (Rise) to CLOCK50 (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 2.992
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.992               0.000 CLOCK50 
Info (332146): Worst-case hold slack is 0.148
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.148               0.000 CLOCK50 
Info (332146): Worst-case recovery slack is 16.767
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    16.767               0.000 CLOCK50 
Info (332146): Worst-case removal slack is 2.228
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.228               0.000 CLOCK50 
Info (332146): Worst-case minimum pulse width slack is 9.208
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.208               0.000 CLOCK50 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 31 warnings
    Info: Peak virtual memory: 676 megabytes
    Info: Processing ended: Tue Apr 28 13:42:29 2015
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:08


