Fitter report for adda_top
Wed May 15 15:47:34 2019
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Wed May 15 15:47:34 2019       ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name                      ; adda_top                                    ;
; Top-level Entity Name              ; adda_top                                    ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE10F17C8                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 799 / 10,320 ( 8 % )                        ;
;     Total combinational functions  ; 777 / 10,320 ( 8 % )                        ;
;     Dedicated logic registers      ; 174 / 10,320 ( 2 % )                        ;
; Total registers                    ; 174                                         ;
; Total pins                         ; 18 / 180 ( 10 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 423,936 ( 0 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 46 ( 0 % )                              ;
; Total PLLs                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE10F17C8                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.60        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  20.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; I/O Assignment Warnings                           ;
+------------+--------------------------------------+
; Pin Name   ; Reason                               ;
+------------+--------------------------------------+
; scl        ; Missing drive strength and slew rate ;
; sel[0]     ; Missing drive strength and slew rate ;
; sel[1]     ; Missing drive strength and slew rate ;
; sel[2]     ; Missing drive strength and slew rate ;
; sel[3]     ; Missing drive strength and slew rate ;
; sel[4]     ; Missing drive strength and slew rate ;
; sel[5]     ; Missing drive strength and slew rate ;
; seg_led[0] ; Missing drive strength and slew rate ;
; seg_led[1] ; Missing drive strength and slew rate ;
; seg_led[2] ; Missing drive strength and slew rate ;
; seg_led[3] ; Missing drive strength and slew rate ;
; seg_led[4] ; Missing drive strength and slew rate ;
; seg_led[5] ; Missing drive strength and slew rate ;
; seg_led[6] ; Missing drive strength and slew rate ;
; seg_led[7] ; Missing drive strength and slew rate ;
; sda        ; Missing drive strength and slew rate ;
+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1005 ) ; 0.00 % ( 0 / 1005 )        ; 0.00 % ( 0 / 1005 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1005 ) ; 0.00 % ( 0 / 1005 )        ; 0.00 % ( 0 / 1005 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 995 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/SMG_TEST/25_adda_top/par/output_files/adda_top.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 799 / 10,320 ( 8 % ) ;
;     -- Combinational with no register       ; 625                  ;
;     -- Register only                        ; 22                   ;
;     -- Combinational with a register        ; 152                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 210                  ;
;     -- 3 input functions                    ; 186                  ;
;     -- <=2 input functions                  ; 381                  ;
;     -- Register only                        ; 22                   ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 544                  ;
;     -- arithmetic mode                      ; 233                  ;
;                                             ;                      ;
; Total registers*                            ; 174 / 11,172 ( 2 % ) ;
;     -- Dedicated logic registers            ; 174 / 10,320 ( 2 % ) ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 66 / 645 ( 10 % )    ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 18 / 180 ( 10 % )    ;
;     -- Clock pins                           ; 2 / 3 ( 67 % )       ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )        ;
;                                             ;                      ;
; Global signals                              ; 4                    ;
; M9Ks                                        ; 0 / 46 ( 0 % )       ;
; Total block memory bits                     ; 0 / 423,936 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 423,936 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )       ;
; PLLs                                        ; 0 / 2 ( 0 % )        ;
; Global clocks                               ; 4 / 10 ( 40 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 1% / 0% / 1%         ;
; Peak interconnect usage (total/H/V)         ; 4% / 3% / 4%         ;
; Maximum fan-out                             ; 166                  ;
; Highest non-global fan-out                  ; 27                   ;
; Total fan-out                               ; 2748                 ;
; Average fan-out                             ; 2.69                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 799 / 10320 ( 8 % ) ; 0 / 10320 ( 0 % )              ;
;     -- Combinational with no register       ; 625                 ; 0                              ;
;     -- Register only                        ; 22                  ; 0                              ;
;     -- Combinational with a register        ; 152                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 210                 ; 0                              ;
;     -- 3 input functions                    ; 186                 ; 0                              ;
;     -- <=2 input functions                  ; 381                 ; 0                              ;
;     -- Register only                        ; 22                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 544                 ; 0                              ;
;     -- arithmetic mode                      ; 233                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 174                 ; 0                              ;
;     -- Dedicated logic registers            ; 174 / 10320 ( 2 % ) ; 0 / 10320 ( 0 % )              ;
;     -- I/O registers                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 66 / 645 ( 10 % )   ; 0 / 645 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 18                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )      ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 4 / 12 ( 33 % )     ; 0 / 12 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 1                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 1                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2743                ; 5                              ;
;     -- Registered Connections               ; 764                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 2                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 2                   ; 0                              ;
;     -- Output Ports                         ; 15                  ; 0                              ;
;     -- Bidir Ports                          ; 1                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                     ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; sys_clk   ; E1    ; 1        ; 0            ; 11           ; 7            ; 16                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sys_rst_n ; M1    ; 2        ; 0            ; 11           ; 21           ; 167                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; scl        ; E9    ; 7        ; 18           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_led[0] ; M11   ; 4        ; 32           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_led[1] ; N12   ; 4        ; 32           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_led[2] ; C9    ; 7        ; 18           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_led[3] ; N13   ; 5        ; 34           ; 2            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_led[4] ; M10   ; 4        ; 28           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_led[5] ; N11   ; 4        ; 30           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_led[6] ; P11   ; 4        ; 28           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_led[7] ; D9    ; 7        ; 18           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sel[0]     ; N16   ; 5        ; 34           ; 7            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sel[1]     ; N15   ; 5        ; 34           ; 7            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sel[2]     ; P16   ; 5        ; 34           ; 5            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sel[3]     ; P15   ; 5        ; 34           ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sel[4]     ; R16   ; 5        ; 34           ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sel[5]     ; T15   ; 4        ; 30           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+---------------------------+---------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source      ; Output Enable Group ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+---------------------------+---------------------+
; sda  ; E8    ; 8        ; 13           ; 24           ; 14           ; 8                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; i2c_dri:u_i2c_dri|sda_dir ; -                   ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+---------------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T10n, DATA2          ; Use as regular IO        ; sda                     ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 5 / 17 ( 29 % ) ; 2.5V          ; --           ;
; 2        ; 1 / 19 ( 5 % )  ; 2.5V          ; --           ;
; 3        ; 0 / 26 ( 0 % )  ; 2.5V          ; --           ;
; 4        ; 6 / 27 ( 22 % ) ; 2.5V          ; --           ;
; 5        ; 6 / 25 ( 24 % ) ; 2.5V          ; --           ;
; 6        ; 1 / 14 ( 7 % )  ; 2.5V          ; --           ;
; 7        ; 3 / 26 ( 12 % ) ; 2.5V          ; --           ;
; 8        ; 1 / 26 ( 4 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 200        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 196        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 192        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 188        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 183        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 168        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 161        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 159        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 153        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 167        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 197        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 189        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 184        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 169        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 162        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 160        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 172        ; 7        ; seg_led[2]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 147        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D5       ; 198        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 199        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 173        ; 7        ; seg_led[7]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 144        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 143        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 24         ; 1        ; sys_clk                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 181        ; 8        ; sda                                                       ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 174        ; 7        ; scl                                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 186        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 166        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 27         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J12      ; 123        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J13      ; 124        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 122        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 33         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K9       ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 87         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 110        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 105        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 35         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ; 77         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L10      ; 88         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L13      ; 114        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 116        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 115        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 26         ; 2        ; sys_rst_n                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ; 78         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M10      ; 93         ; 4        ; seg_led[4]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M11      ; 100        ; 4        ; seg_led[0]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M12      ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 79         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; seg_led[5]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N12      ; 101        ; 4        ; seg_led[1]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N13      ; 102        ; 5        ; seg_led[3]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N14      ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 112        ; 5        ; sel[1]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 111        ; 5        ; sel[0]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; seg_led[6]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 107        ; 5        ; sel[3]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ; 108        ; 5        ; sel[2]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R9       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 85         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 91         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; sel[4]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 81         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 86         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 95         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 96         ; 4        ; sel[5]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                         ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+
; |adda_top                                 ; 799 (0)     ; 174 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 18   ; 0            ; 625 (0)      ; 22 (0)            ; 152 (0)          ; |adda_top                                                                                                                   ; work         ;
;    |i2c_dri:u_i2c_dri|                    ; 129 (129)   ; 56 (56)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (73)      ; 13 (13)           ; 43 (43)          ; |adda_top|i2c_dri:u_i2c_dri                                                                                                 ; work         ;
;    |pcf8591:u_pcf8591|                    ; 97 (84)     ; 61 (61)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (23)      ; 8 (8)             ; 53 (45)          ; |adda_top|pcf8591:u_pcf8591                                                                                                 ; work         ;
;       |lpm_mult:Mult0|                    ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 8 (0)            ; |adda_top|pcf8591:u_pcf8591|lpm_mult:Mult0                                                                                  ; work         ;
;          |multcore:mult_core|             ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 8 (8)            ; |adda_top|pcf8591:u_pcf8591|lpm_mult:Mult0|multcore:mult_core                                                               ; work         ;
;    |seg_led:u_seg_led|                    ; 573 (69)    ; 57 (57)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 516 (12)     ; 1 (1)             ; 56 (45)          ; |adda_top|seg_led:u_seg_led                                                                                                 ; work         ;
;       |lpm_divide:Div0|                   ; 109 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 109 (0)      ; 0 (0)             ; 0 (0)            ; |adda_top|seg_led:u_seg_led|lpm_divide:Div0                                                                                 ; work         ;
;          |lpm_divide_tim:auto_generated|  ; 109 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 109 (0)      ; 0 (0)             ; 0 (0)            ; |adda_top|seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated                                                   ; work         ;
;             |sign_div_unsign_llh:divider| ; 109 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 109 (0)      ; 0 (0)             ; 0 (0)            ; |adda_top|seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider                       ; work         ;
;                |alt_u_div_u6f:divider|    ; 109 (109)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 109 (109)    ; 0 (0)             ; 0 (0)            ; |adda_top|seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider ; work         ;
;       |lpm_divide:Div1|                   ; 114 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 114 (0)      ; 0 (0)             ; 0 (0)            ; |adda_top|seg_led:u_seg_led|lpm_divide:Div1                                                                                 ; work         ;
;          |lpm_divide_0jm:auto_generated|  ; 114 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 114 (0)      ; 0 (0)             ; 0 (0)            ; |adda_top|seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_olh:divider| ; 114 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 114 (0)      ; 0 (0)             ; 0 (0)            ; |adda_top|seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider                       ; work         ;
;                |alt_u_div_47f:divider|    ; 114 (114)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 114 (114)    ; 0 (0)             ; 0 (0)            ; |adda_top|seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider ; work         ;
;       |lpm_divide:Div2|                   ; 62 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (0)       ; 0 (0)             ; 0 (0)            ; |adda_top|seg_led:u_seg_led|lpm_divide:Div2                                                                                 ; work         ;
;          |lpm_divide_akm:auto_generated|  ; 62 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (0)       ; 0 (0)             ; 0 (0)            ; |adda_top|seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_2nh:divider| ; 62 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (0)       ; 0 (0)             ; 0 (0)            ; |adda_top|seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider                       ; work         ;
;                |alt_u_div_o9f:divider|    ; 62 (62)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 0 (0)             ; 0 (0)            ; |adda_top|seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider ; work         ;
;       |lpm_divide:Mod0|                   ; 112 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 109 (0)      ; 0 (0)             ; 3 (0)            ; |adda_top|seg_led:u_seg_led|lpm_divide:Mod0                                                                                 ; work         ;
;          |lpm_divide_0bm:auto_generated|  ; 112 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 109 (0)      ; 0 (0)             ; 3 (0)            ; |adda_top|seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_llh:divider| ; 112 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 109 (0)      ; 0 (0)             ; 3 (0)            ; |adda_top|seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider                       ; work         ;
;                |alt_u_div_u6f:divider|    ; 112 (112)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 109 (109)    ; 0 (0)             ; 3 (3)            ; |adda_top|seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider ; work         ;
;       |lpm_divide:Mod1|                   ; 80 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (0)       ; 0 (0)             ; 4 (0)            ; |adda_top|seg_led:u_seg_led|lpm_divide:Mod1                                                                                 ; work         ;
;          |lpm_divide_0bm:auto_generated|  ; 80 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (0)       ; 0 (0)             ; 4 (0)            ; |adda_top|seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_llh:divider| ; 80 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (0)       ; 0 (0)             ; 4 (0)            ; |adda_top|seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider                       ; work         ;
;                |alt_u_div_u6f:divider|    ; 80 (80)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (76)      ; 0 (0)             ; 4 (4)            ; |adda_top|seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider ; work         ;
;       |lpm_divide:Mod2|                   ; 38 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 0 (0)             ; 4 (0)            ; |adda_top|seg_led:u_seg_led|lpm_divide:Mod2                                                                                 ; work         ;
;          |lpm_divide_0bm:auto_generated|  ; 38 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 0 (0)             ; 4 (0)            ; |adda_top|seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_llh:divider| ; 38 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 0 (0)             ; 4 (0)            ; |adda_top|seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider                       ; work         ;
;                |alt_u_div_u6f:divider|    ; 38 (38)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 4 (4)            ; |adda_top|seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                        ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; scl        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sel[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sel[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sel[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sel[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sel[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sel[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_led[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_led[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_led[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_led[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_led[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_led[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_led[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_led[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sda        ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sys_rst_n  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; sys_clk    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                      ;
+---------------------------------------+-------------------+---------+
; Source Pin / Fanout                   ; Pad To Core Index ; Setting ;
+---------------------------------------+-------------------+---------+
; sda                                   ;                   ;         ;
;      - i2c_dri:u_i2c_dri|data_r[7]~5  ; 0                 ; 6       ;
;      - i2c_dri:u_i2c_dri|data_r[6]~6  ; 0                 ; 6       ;
;      - i2c_dri:u_i2c_dri|data_r[5]~8  ; 0                 ; 6       ;
;      - i2c_dri:u_i2c_dri|data_r[4]~10 ; 0                 ; 6       ;
;      - i2c_dri:u_i2c_dri|data_r[3]~12 ; 0                 ; 6       ;
;      - i2c_dri:u_i2c_dri|data_r[2]~14 ; 0                 ; 6       ;
;      - i2c_dri:u_i2c_dri|data_r[1]~16 ; 0                 ; 6       ;
;      - i2c_dri:u_i2c_dri|data_r[0]~18 ; 0                 ; 6       ;
; sys_rst_n                             ;                   ;         ;
; sys_clk                               ;                   ;         ;
+---------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                 ;
+-----------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; Name                              ; Location           ; Fan-Out ; Usage         ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; i2c_dri:u_i2c_dri|Selector1~1     ; LCCOMB_X13_Y18_N28 ; 10      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; i2c_dri:u_i2c_dri|cnt[6]~22       ; LCCOMB_X17_Y20_N30 ; 7       ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; i2c_dri:u_i2c_dri|dri_clk         ; FF_X2_Y11_N3       ; 106     ; Clock         ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; i2c_dri:u_i2c_dri|i2c_data_r[7]~2 ; LCCOMB_X18_Y21_N0  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; i2c_dri:u_i2c_dri|sda_dir         ; FF_X14_Y21_N1      ; 5       ; Output enable ; no     ; --                   ; --               ; --                        ;
; i2c_dri:u_i2c_dri|st_done         ; FF_X17_Y20_N1      ; 7       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; pcf8591:u_pcf8591|Decoder0~0      ; LCCOMB_X13_Y18_N4  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; pcf8591:u_pcf8591|ad_data[7]~1    ; LCCOMB_X17_Y18_N28 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; pcf8591:u_pcf8591|always0~0       ; LCCOMB_X13_Y20_N30 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; pcf8591:u_pcf8591|wait_cnt[14]~51 ; LCCOMB_X14_Y18_N28 ; 19      ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; pcf8591:u_pcf8591|wait_cnt[14]~52 ; LCCOMB_X13_Y18_N18 ; 19      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; seg_led:u_seg_led|LessThan0~3     ; LCCOMB_X21_Y18_N2  ; 14      ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; seg_led:u_seg_led|dri_clk         ; FF_X1_Y11_N15      ; 52      ; Clock         ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; seg_led:u_seg_led|flag            ; FF_X21_Y18_N17     ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; sys_clk                           ; PIN_E1             ; 3       ; Clock         ; no     ; --                   ; --               ; --                        ;
; sys_clk                           ; PIN_E1             ; 14      ; Clock         ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; sys_rst_n                         ; PIN_M1             ; 166     ; Async. clear  ; yes    ; Global Clock         ; GCLK0            ; --                        ;
+-----------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                      ;
+---------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                      ; Location      ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; i2c_dri:u_i2c_dri|dri_clk ; FF_X2_Y11_N3  ; 106     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; seg_led:u_seg_led|dri_clk ; FF_X1_Y11_N15 ; 52      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; sys_clk                   ; PIN_E1        ; 14      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; sys_rst_n                 ; PIN_M1        ; 166     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
+---------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                           ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_17_result_int[11]~16 ; 27      ;
; i2c_dri:u_i2c_dri|cnt[2]                                                                                                                       ; 26      ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_17_result_int[8]~12  ; 22      ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_16_result_int[8]~12  ; 22      ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_15_result_int[8]~12  ; 22      ;
; i2c_dri:u_i2c_dri|cnt[5]                                                                                                                       ; 22      ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_14_result_int[8]~12  ; 21      ;
; i2c_dri:u_i2c_dri|cnt[4]                                                                                                                       ; 21      ;
; i2c_dri:u_i2c_dri|cnt[3]                                                                                                                       ; 21      ;
; pcf8591:u_pcf8591|wait_cnt[14]~52                                                                                                              ; 19      ;
; pcf8591:u_pcf8591|wait_cnt[14]~51                                                                                                              ; 19      ;
; seg_led:u_seg_led|cnt_sel[1]                                                                                                                   ; 17      ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_18_result_int[11]~16 ; 17      ;
; seg_led:u_seg_led|cnt_sel[0]                                                                                                                   ; 15      ;
; pcf8591:u_pcf8591|num[3]                                                                                                                       ; 15      ;
; pcf8591:u_pcf8591|num[4]                                                                                                                       ; 15      ;
; pcf8591:u_pcf8591|num[5]                                                                                                                       ; 15      ;
; seg_led:u_seg_led|LessThan0~3                                                                                                                  ; 14      ;
; pcf8591:u_pcf8591|flow_cnt[0]                                                                                                                  ; 14      ;
; seg_led:u_seg_led|cnt_sel[2]                                                                                                                   ; 14      ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_18_result_int[8]~12  ; 14      ;
; pcf8591:u_pcf8591|num[6]                                                                                                                       ; 14      ;
; pcf8591:u_pcf8591|num[7]                                                                                                                       ; 14      ;
; pcf8591:u_pcf8591|num[8]                                                                                                                       ; 14      ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_17_result_int[5]~8   ; 13      ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_16_result_int[5]~8   ; 13      ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_15_result_int[5]~8   ; 13      ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_14_result_int[5]~8   ; 13      ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_13_result_int[5]~8   ; 13      ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_12_result_int[5]~8   ; 13      ;
; i2c_dri:u_i2c_dri|cnt[1]                                                                                                                       ; 13      ;
; i2c_dri:u_i2c_dri|cnt[6]                                                                                                                       ; 13      ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_11_result_int[5]~8   ; 12      ;
; pcf8591:u_pcf8591|num[9]                                                                                                                       ; 12      ;
; pcf8591:u_pcf8591|num[10]                                                                                                                      ; 12      ;
; i2c_dri:u_i2c_dri|cnt[0]                                                                                                                       ; 12      ;
; pcf8591:u_pcf8591|ad_data[4]                                                                                                                   ; 11      ;
; pcf8591:u_pcf8591|ad_data[5]                                                                                                                   ; 11      ;
; pcf8591:u_pcf8591|ad_data[7]                                                                                                                   ; 11      ;
; pcf8591:u_pcf8591|flow_cnt[1]                                                                                                                  ; 11      ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_17_result_int[5]~8   ; 11      ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_16_result_int[5]~8   ; 11      ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_15_result_int[5]~8   ; 11      ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_14_result_int[5]~8   ; 11      ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_17_result_int[5]~8   ; 11      ;
; pcf8591:u_pcf8591|ad_data[1]                                                                                                                   ; 10      ;
; pcf8591:u_pcf8591|ad_data[3]                                                                                                                   ; 10      ;
; pcf8591:u_pcf8591|ad_data[6]                                                                                                                   ; 10      ;
; i2c_dri:u_i2c_dri|Selector1~1                                                                                                                  ; 10      ;
; i2c_dri:u_i2c_dri|cur_state.st_addr_rd                                                                                                         ; 10      ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_17_result_int[5]~8   ; 10      ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_16_result_int[5]~8   ; 10      ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_15_result_int[5]~8   ; 10      ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_14_result_int[5]~8   ; 10      ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_13_result_int[5]~8   ; 10      ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_12_result_int[5]~8   ; 10      ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_11_result_int[5]~8   ; 10      ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_18_result_int[5]~8   ; 10      ;
; pcf8591:u_pcf8591|ad_data[0]                                                                                                                   ; 9       ;
; pcf8591:u_pcf8591|ad_data[2]                                                                                                                   ; 9       ;
; pcf8591:u_pcf8591|flow_cnt[2]                                                                                                                  ; 9       ;
; i2c_dri:u_i2c_dri|cur_state.st_stop                                                                                                            ; 9       ;
; pcf8591:u_pcf8591|num[2]                                                                                                                       ; 9       ;
; sda~input                                                                                                                                      ; 8       ;
; i2c_dri:u_i2c_dri|data_r[6]~4                                                                                                                  ; 8       ;
; pcf8591:u_pcf8591|always0~0                                                                                                                    ; 8       ;
; i2c_dri:u_i2c_dri|i2c_data_r[7]~2                                                                                                              ; 8       ;
; pcf8591:u_pcf8591|Decoder0~0                                                                                                                   ; 8       ;
; pcf8591:u_pcf8591|ad_data[7]~1                                                                                                                 ; 8       ;
; seg_led:u_seg_led|num_disp[3]                                                                                                                  ; 8       ;
; seg_led:u_seg_led|num_disp[2]                                                                                                                  ; 8       ;
; seg_led:u_seg_led|num_disp[1]                                                                                                                  ; 8       ;
; i2c_dri:u_i2c_dri|cur_state.st_idle                                                                                                            ; 8       ;
; i2c_dri:u_i2c_dri|cur_state.st_data_rd                                                                                                         ; 8       ;
; i2c_dri:u_i2c_dri|cur_state.st_addr8                                                                                                           ; 8       ;
; i2c_dri:u_i2c_dri|cur_state.st_sladdr                                                                                                          ; 8       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_18_result_int[5]~8   ; 8       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_18_result_int[5]~8   ; 8       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_18_result_int[5]~8   ; 8       ;
; pcf8591:u_pcf8591|num[11]                                                                                                                      ; 8       ;
; i2c_dri:u_i2c_dri|cnt[6]~22                                                                                                                    ; 7       ;
; i2c_dri:u_i2c_dri|st_done                                                                                                                      ; 7       ;
; seg_led:u_seg_led|num_disp[0]                                                                                                                  ; 7       ;
; i2c_dri:u_i2c_dri|cur_state.st_data_wr                                                                                                         ; 7       ;
; i2c_dri:u_i2c_dri|i2c_done                                                                                                                     ; 6       ;
; i2c_dri:u_i2c_dri|Decoder0~0                                                                                                                   ; 5       ;
; i2c_dri:u_i2c_dri|sda_dir                                                                                                                      ; 5       ;
; seg_led:u_seg_led|clk_cnt[0]                                                                                                                   ; 5       ;
; seg_led:u_seg_led|clk_cnt[1]                                                                                                                   ; 5       ;
; pcf8591:u_pcf8591|num[1]                                                                                                                       ; 5       ;
; i2c_dri:u_i2c_dri|Selector17~3                                                                                                                 ; 4       ;
; i2c_dri:u_i2c_dri|sda_out                                                                                                                      ; 4       ;
; seg_led:u_seg_led|clk_cnt[3]                                                                                                                   ; 4       ;
; seg_led:u_seg_led|clk_cnt[2]                                                                                                                   ; 4       ;
; i2c_dri:u_i2c_dri|clk_cnt[0]                                                                                                                   ; 4       ;
; i2c_dri:u_i2c_dri|clk_cnt[1]                                                                                                                   ; 4       ;
; i2c_dri:u_i2c_dri|Selector20~2                                                                                                                 ; 4       ;
; i2c_dri:u_i2c_dri|data_r[6]~3                                                                                                                  ; 4       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_19_result_int[5]~10  ; 4       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_19_result_int[5]~10  ; 4       ;
; pcf8591:u_pcf8591|Equal2~4                                                                                                                     ; 3       ;
; pcf8591:u_pcf8591|i2c_rh_wl                                                                                                                    ; 3       ;
; seg_led:u_seg_led|flag                                                                                                                         ; 3       ;
; i2c_dri:u_i2c_dri|Equal0~1                                                                                                                     ; 3       ;
; i2c_dri:u_i2c_dri|Equal0~0                                                                                                                     ; 3       ;
; i2c_dri:u_i2c_dri|Selector21~0                                                                                                                 ; 3       ;
; i2c_dri:u_i2c_dri|cnt[6]~20                                                                                                                    ; 3       ;
; pcf8591:u_pcf8591|i2c_exec                                                                                                                     ; 3       ;
; i2c_dri:u_i2c_dri|Selector8~0                                                                                                                  ; 3       ;
; i2c_dri:u_i2c_dri|Selector20~3                                                                                                                 ; 3       ;
; i2c_dri:u_i2c_dri|data_r[7]~2                                                                                                                  ; 3       ;
; i2c_dri:u_i2c_dri|scl                                                                                                                          ; 3       ;
; pcf8591:u_pcf8591|wait_cnt[14]                                                                                                                 ; 3       ;
; pcf8591:u_pcf8591|wait_cnt[13]                                                                                                                 ; 3       ;
; pcf8591:u_pcf8591|wait_cnt[12]                                                                                                                 ; 3       ;
; pcf8591:u_pcf8591|wait_cnt[10]                                                                                                                 ; 3       ;
; pcf8591:u_pcf8591|wait_cnt[18]                                                                                                                 ; 3       ;
; pcf8591:u_pcf8591|wait_cnt[6]                                                                                                                  ; 3       ;
; pcf8591:u_pcf8591|wait_cnt[9]                                                                                                                  ; 3       ;
; pcf8591:u_pcf8591|wait_cnt[8]                                                                                                                  ; 3       ;
; pcf8591:u_pcf8591|wait_cnt[7]                                                                                                                  ; 3       ;
; pcf8591:u_pcf8591|wait_cnt[5]                                                                                                                  ; 3       ;
; pcf8591:u_pcf8591|wait_cnt[2]                                                                                                                  ; 3       ;
; pcf8591:u_pcf8591|wait_cnt[3]                                                                                                                  ; 3       ;
; pcf8591:u_pcf8591|wait_cnt[1]                                                                                                                  ; 3       ;
; pcf8591:u_pcf8591|wait_cnt[16]                                                                                                                 ; 3       ;
; pcf8591:u_pcf8591|wait_cnt[15]                                                                                                                 ; 3       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_19_result_int[5]~8   ; 3       ;
; sys_clk~input                                                                                                                                  ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[92]~142             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[87]~141             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[82]~140             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[77]~139             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[72]~138             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[67]~137             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[62]~136             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[91]~103             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[86]~102             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[81]~101             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[76]~100             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[77]~99              ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[87]~138             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[82]~137             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[77]~136             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[72]~135             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[67]~134             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[62]~133             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[91]~43              ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[92]~42              ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[138]~154            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[130]~153            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[122]~152            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[123]~151            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[124]~150            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[125]~149            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[92]~97              ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[87]~95              ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[82]~93              ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[139]~143            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[140]~142            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[141]~141            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[131]~139            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[132]~138            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[133]~137            ; 2       ;
; i2c_dri:u_i2c_dri|data_r[0]                                                                                                                    ; 2       ;
; i2c_dri:u_i2c_dri|data_r[1]                                                                                                                    ; 2       ;
; i2c_dri:u_i2c_dri|data_r[2]                                                                                                                    ; 2       ;
; i2c_dri:u_i2c_dri|data_r[3]                                                                                                                    ; 2       ;
; i2c_dri:u_i2c_dri|data_r[4]                                                                                                                    ; 2       ;
; i2c_dri:u_i2c_dri|data_r[5]                                                                                                                    ; 2       ;
; i2c_dri:u_i2c_dri|data_r[6]                                                                                                                    ; 2       ;
; i2c_dri:u_i2c_dri|data_r[7]                                                                                                                    ; 2       ;
; pcf8591:u_pcf8591|i2c_addr[6]                                                                                                                  ; 2       ;
; pcf8591:u_pcf8591|flow_cnt[1]~3                                                                                                                ; 2       ;
; pcf8591:u_pcf8591|Equal1~5                                                                                                                     ; 2       ;
; pcf8591:u_pcf8591|ad_data[7]~0                                                                                                                 ; 2       ;
; pcf8591:u_pcf8591|Equal1~0                                                                                                                     ; 2       ;
; i2c_dri:u_i2c_dri|Selector22~0                                                                                                                 ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[91]~125             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[91]~124             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[92]~123             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[90]~87              ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[90]~86              ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[91]~85              ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[92]~84              ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[90]~36              ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[90]~35              ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[91]~34              ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[92]~33              ; 2       ;
; i2c_dri:u_i2c_dri|Equal0~2                                                                                                                     ; 2       ;
; seg_led:u_seg_led|num[23]                                                                                                                      ; 2       ;
; i2c_dri:u_i2c_dri|clk_cnt[2]                                                                                                                   ; 2       ;
; i2c_dri:u_i2c_dri|clk_cnt[5]                                                                                                                   ; 2       ;
; i2c_dri:u_i2c_dri|clk_cnt[3]                                                                                                                   ; 2       ;
; i2c_dri:u_i2c_dri|clk_cnt[4]                                                                                                                   ; 2       ;
; i2c_dri:u_i2c_dri|clk_cnt[6]                                                                                                                   ; 2       ;
; i2c_dri:u_i2c_dri|clk_cnt[7]                                                                                                                   ; 2       ;
; i2c_dri:u_i2c_dri|clk_cnt[8]                                                                                                                   ; 2       ;
; i2c_dri:u_i2c_dri|clk_cnt[9]                                                                                                                   ; 2       ;
; i2c_dri:u_i2c_dri|wr_flag                                                                                                                      ; 2       ;
; i2c_dri:u_i2c_dri|Selector23~2                                                                                                                 ; 2       ;
; i2c_dri:u_i2c_dri|cnt[6]~19                                                                                                                    ; 2       ;
; i2c_dri:u_i2c_dri|i2c_data_r[7]~1                                                                                                              ; 2       ;
; i2c_dri:u_i2c_dri|i2c_data_r[7]~0                                                                                                              ; 2       ;
; seg_led:u_seg_led|Decoder0~3                                                                                                                   ; 2       ;
; i2c_dri:u_i2c_dri|Selector7~0                                                                                                                  ; 2       ;
; i2c_dri:u_i2c_dri|Selector20~0                                                                                                                 ; 2       ;
; pcf8591:u_pcf8591|da_data[1]                                                                                                                   ; 2       ;
; pcf8591:u_pcf8591|da_data[7]                                                                                                                   ; 2       ;
; pcf8591:u_pcf8591|da_data[5]                                                                                                                   ; 2       ;
; pcf8591:u_pcf8591|da_data[3]                                                                                                                   ; 2       ;
; pcf8591:u_pcf8591|da_data[0]                                                                                                                   ; 2       ;
; pcf8591:u_pcf8591|da_data[6]                                                                                                                   ; 2       ;
; pcf8591:u_pcf8591|da_data[4]                                                                                                                   ; 2       ;
; pcf8591:u_pcf8591|da_data[2]                                                                                                                   ; 2       ;
; pcf8591:u_pcf8591|wait_cnt[17]                                                                                                                 ; 2       ;
; pcf8591:u_pcf8591|wait_cnt[11]                                                                                                                 ; 2       ;
; pcf8591:u_pcf8591|wait_cnt[4]                                                                                                                  ; 2       ;
; pcf8591:u_pcf8591|wait_cnt[0]                                                                                                                  ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_17_result_int[2]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_17_result_int[1]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_16_result_int[2]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_16_result_int[1]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_15_result_int[2]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_15_result_int[1]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_14_result_int[2]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_14_result_int[1]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_13_result_int[2]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_13_result_int[1]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_12_result_int[2]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_12_result_int[1]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_11_result_int[2]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_11_result_int[1]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_17_result_int[1]~20  ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_17_result_int[2]~18  ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_17_result_int[8]~10  ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_17_result_int[7]~8   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_17_result_int[6]~6   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_17_result_int[5]~4   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_17_result_int[4]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_17_result_int[3]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_17_result_int[0]~10  ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_17_result_int[2]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_17_result_int[1]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_16_result_int[0]~10  ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_16_result_int[2]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_16_result_int[1]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_15_result_int[0]~10  ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_15_result_int[2]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_15_result_int[1]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_14_result_int[0]~10  ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_14_result_int[2]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_14_result_int[1]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_19_result_int[5]~8   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_17_result_int[2]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_17_result_int[1]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_16_result_int[2]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_16_result_int[1]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_15_result_int[2]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_15_result_int[1]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_14_result_int[2]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_14_result_int[1]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_13_result_int[2]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_13_result_int[1]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_12_result_int[2]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_12_result_int[1]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_11_result_int[2]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_11_result_int[1]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_17_result_int[0]~10  ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_17_result_int[2]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_17_result_int[1]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_19_result_int[8]~12  ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_17_result_int[1]~14  ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_17_result_int[5]~6   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_17_result_int[4]~4   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_17_result_int[3]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_17_result_int[2]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_16_result_int[1]~14  ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_16_result_int[5]~6   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_16_result_int[4]~4   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_16_result_int[3]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_16_result_int[2]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_15_result_int[1]~14  ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_15_result_int[5]~6   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_15_result_int[4]~4   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_15_result_int[3]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_15_result_int[2]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_14_result_int[1]~14  ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_14_result_int[5]~6   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_14_result_int[4]~4   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_14_result_int[3]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_14_result_int[2]~0   ; 2       ;
; seg_led:u_seg_led|cnt0[12]                                                                                                                     ; 2       ;
; seg_led:u_seg_led|cnt0[11]                                                                                                                     ; 2       ;
; seg_led:u_seg_led|cnt0[10]                                                                                                                     ; 2       ;
; seg_led:u_seg_led|cnt0[9]                                                                                                                      ; 2       ;
; seg_led:u_seg_led|cnt0[8]                                                                                                                      ; 2       ;
; seg_led:u_seg_led|cnt0[7]                                                                                                                      ; 2       ;
; seg_led:u_seg_led|cnt0[6]                                                                                                                      ; 2       ;
; seg_led:u_seg_led|cnt0[5]                                                                                                                      ; 2       ;
; seg_led:u_seg_led|cnt0[4]                                                                                                                      ; 2       ;
; seg_led:u_seg_led|cnt0[3]                                                                                                                      ; 2       ;
; seg_led:u_seg_led|cnt0[2]                                                                                                                      ; 2       ;
; seg_led:u_seg_led|cnt0[1]                                                                                                                      ; 2       ;
; seg_led:u_seg_led|cnt0[0]                                                                                                                      ; 2       ;
; seg_led:u_seg_led|num[23]~feeder                                                                                                               ; 1       ;
; sys_rst_n~input                                                                                                                                ; 1       ;
; seg_led:u_seg_led|num[14]~2                                                                                                                    ; 1       ;
; seg_led:u_seg_led|num[13]~1                                                                                                                    ; 1       ;
; seg_led:u_seg_led|num[12]~0                                                                                                                    ; 1       ;
; seg_led:u_seg_led|flag~0                                                                                                                       ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[63]~135             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[200]~97             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[201]~96             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[202]~95             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[203]~94             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[204]~93             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[205]~92             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[206]~91             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[207]~90             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[78]~98              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[92]~139             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[63]~132             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[93]~41              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[146]~155            ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[126]~148            ; 1       ;
; i2c_dri:u_i2c_dri|data_r[6]~19                                                                                                                 ; 1       ;
; i2c_dri:u_i2c_dri|Selector23~4                                                                                                                 ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[93]~134             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[88]~133             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[83]~132             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[78]~131             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[73]~130             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[68]~129             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[93]~96              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[88]~94              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[83]~92              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[93]~131             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[88]~130             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[83]~129             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[78]~128             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[73]~127             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[68]~126             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[147]~147            ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[148]~146            ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[149]~145            ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[150]~144            ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[142]~140            ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[134]~136            ; 1       ;
; i2c_dri:u_i2c_dri|data_r[0]~18                                                                                                                 ; 1       ;
; i2c_dri:u_i2c_dri|data_r[0]~17                                                                                                                 ; 1       ;
; i2c_dri:u_i2c_dri|data_r[1]~16                                                                                                                 ; 1       ;
; i2c_dri:u_i2c_dri|data_r[1]~15                                                                                                                 ; 1       ;
; i2c_dri:u_i2c_dri|data_r[2]~14                                                                                                                 ; 1       ;
; i2c_dri:u_i2c_dri|data_r[2]~13                                                                                                                 ; 1       ;
; i2c_dri:u_i2c_dri|data_r[3]~12                                                                                                                 ; 1       ;
; i2c_dri:u_i2c_dri|data_r[3]~11                                                                                                                 ; 1       ;
; i2c_dri:u_i2c_dri|data_r[4]~10                                                                                                                 ; 1       ;
; i2c_dri:u_i2c_dri|data_r[4]~9                                                                                                                  ; 1       ;
; i2c_dri:u_i2c_dri|data_r[5]~8                                                                                                                  ; 1       ;
; i2c_dri:u_i2c_dri|data_r[5]~7                                                                                                                  ; 1       ;
; i2c_dri:u_i2c_dri|data_r[6]~6                                                                                                                  ; 1       ;
; i2c_dri:u_i2c_dri|data_r[7]~5                                                                                                                  ; 1       ;
; pcf8591:u_pcf8591|i2c_addr[6]~0                                                                                                                ; 1       ;
; i2c_dri:u_i2c_dri|i2c_data_r[0]                                                                                                                ; 1       ;
; i2c_dri:u_i2c_dri|i2c_data_r[1]                                                                                                                ; 1       ;
; i2c_dri:u_i2c_dri|i2c_data_r[2]                                                                                                                ; 1       ;
; i2c_dri:u_i2c_dri|i2c_data_r[3]                                                                                                                ; 1       ;
; i2c_dri:u_i2c_dri|i2c_data_r[4]                                                                                                                ; 1       ;
; i2c_dri:u_i2c_dri|i2c_data_r[5]                                                                                                                ; 1       ;
; i2c_dri:u_i2c_dri|i2c_data_r[6]                                                                                                                ; 1       ;
; i2c_dri:u_i2c_dri|i2c_data_r[7]                                                                                                                ; 1       ;
; i2c_dri:u_i2c_dri|Selector23~3                                                                                                                 ; 1       ;
; pcf8591:u_pcf8591|i2c_data_w[1]                                                                                                                ; 1       ;
; pcf8591:u_pcf8591|i2c_data_w[7]                                                                                                                ; 1       ;
; pcf8591:u_pcf8591|i2c_data_w[5]                                                                                                                ; 1       ;
; pcf8591:u_pcf8591|i2c_data_w[3]                                                                                                                ; 1       ;
; pcf8591:u_pcf8591|i2c_data_w[0]                                                                                                                ; 1       ;
; pcf8591:u_pcf8591|i2c_data_w[6]                                                                                                                ; 1       ;
; pcf8591:u_pcf8591|i2c_data_w[4]                                                                                                                ; 1       ;
; pcf8591:u_pcf8591|i2c_data_w[2]                                                                                                                ; 1       ;
; pcf8591:u_pcf8591|lpm_mult:Mult0|multcore:mult_core|romout[0][6]~16                                                                            ; 1       ;
; pcf8591:u_pcf8591|lpm_mult:Mult0|multcore:mult_core|romout[0][7]~15                                                                            ; 1       ;
; pcf8591:u_pcf8591|lpm_mult:Mult0|multcore:mult_core|romout[0][8]~14                                                                            ; 1       ;
; pcf8591:u_pcf8591|lpm_mult:Mult0|multcore:mult_core|romout[0][9]                                                                               ; 1       ;
; pcf8591:u_pcf8591|lpm_mult:Mult0|multcore:mult_core|romout[1][5]~13                                                                            ; 1       ;
; pcf8591:u_pcf8591|lpm_mult:Mult0|multcore:mult_core|romout[0][10]~12                                                                           ; 1       ;
; pcf8591:u_pcf8591|lpm_mult:Mult0|multcore:mult_core|romout[1][6]~11                                                                            ; 1       ;
; pcf8591:u_pcf8591|lpm_mult:Mult0|multcore:mult_core|romout[0][11]~10                                                                           ; 1       ;
; pcf8591:u_pcf8591|lpm_mult:Mult0|multcore:mult_core|romout[1][7]~9                                                                             ; 1       ;
; pcf8591:u_pcf8591|lpm_mult:Mult0|multcore:mult_core|romout[0][12]~8                                                                            ; 1       ;
; pcf8591:u_pcf8591|lpm_mult:Mult0|multcore:mult_core|romout[1][8]~7                                                                             ; 1       ;
; pcf8591:u_pcf8591|lpm_mult:Mult0|multcore:mult_core|romout[0][13]                                                                              ; 1       ;
; pcf8591:u_pcf8591|lpm_mult:Mult0|multcore:mult_core|romout[1][9]                                                                               ; 1       ;
; pcf8591:u_pcf8591|lpm_mult:Mult0|multcore:mult_core|romout[0][14]~6                                                                            ; 1       ;
; pcf8591:u_pcf8591|lpm_mult:Mult0|multcore:mult_core|romout[1][10]~5                                                                            ; 1       ;
; pcf8591:u_pcf8591|lpm_mult:Mult0|multcore:mult_core|romout[0][15]~4                                                                            ; 1       ;
; pcf8591:u_pcf8591|lpm_mult:Mult0|multcore:mult_core|romout[1][11]~3                                                                            ; 1       ;
; pcf8591:u_pcf8591|lpm_mult:Mult0|multcore:mult_core|romout[1][12]~2                                                                            ; 1       ;
; pcf8591:u_pcf8591|lpm_mult:Mult0|multcore:mult_core|romout[1][13]                                                                              ; 1       ;
; pcf8591:u_pcf8591|lpm_mult:Mult0|multcore:mult_core|romout[1][14]~1                                                                            ; 1       ;
; pcf8591:u_pcf8591|lpm_mult:Mult0|multcore:mult_core|romout[1][15]~0                                                                            ; 1       ;
; pcf8591:u_pcf8591|i2c_rh_wl~0                                                                                                                  ; 1       ;
; pcf8591:u_pcf8591|flow_cnt[1]~6                                                                                                                ; 1       ;
; pcf8591:u_pcf8591|flow_cnt[0]~5                                                                                                                ; 1       ;
; pcf8591:u_pcf8591|flow_cnt[0]~4                                                                                                                ; 1       ;
; pcf8591:u_pcf8591|flow_cnt[1]~2                                                                                                                ; 1       ;
; pcf8591:u_pcf8591|Equal1~4                                                                                                                     ; 1       ;
; pcf8591:u_pcf8591|Equal1~3                                                                                                                     ; 1       ;
; pcf8591:u_pcf8591|Equal1~2                                                                                                                     ; 1       ;
; pcf8591:u_pcf8591|Equal1~1                                                                                                                     ; 1       ;
; pcf8591:u_pcf8591|flow_cnt[2]~1                                                                                                                ; 1       ;
; pcf8591:u_pcf8591|flow_cnt[2]~0                                                                                                                ; 1       ;
; pcf8591:u_pcf8591|Equal2~3                                                                                                                     ; 1       ;
; pcf8591:u_pcf8591|Equal2~2                                                                                                                     ; 1       ;
; pcf8591:u_pcf8591|Equal2~1                                                                                                                     ; 1       ;
; pcf8591:u_pcf8591|Equal2~0                                                                                                                     ; 1       ;
; i2c_dri:u_i2c_dri|Selector22~9                                                                                                                 ; 1       ;
; i2c_dri:u_i2c_dri|Selector22~8                                                                                                                 ; 1       ;
; i2c_dri:u_i2c_dri|Selector11~1                                                                                                                 ; 1       ;
; i2c_dri:u_i2c_dri|Selector22~7                                                                                                                 ; 1       ;
; i2c_dri:u_i2c_dri|Selector22~6                                                                                                                 ; 1       ;
; i2c_dri:u_i2c_dri|Selector22~5                                                                                                                 ; 1       ;
; i2c_dri:u_i2c_dri|Selector11~0                                                                                                                 ; 1       ;
; i2c_dri:u_i2c_dri|Selector22~4                                                                                                                 ; 1       ;
; i2c_dri:u_i2c_dri|Selector22~3                                                                                                                 ; 1       ;
; i2c_dri:u_i2c_dri|Selector22~2                                                                                                                 ; 1       ;
; i2c_dri:u_i2c_dri|Selector22~1                                                                                                                 ; 1       ;
; i2c_dri:u_i2c_dri|Selector21~16                                                                                                                ; 1       ;
; i2c_dri:u_i2c_dri|Selector21~15                                                                                                                ; 1       ;
; i2c_dri:u_i2c_dri|Selector21~14                                                                                                                ; 1       ;
; i2c_dri:u_i2c_dri|Selector21~13                                                                                                                ; 1       ;
; i2c_dri:u_i2c_dri|Selector21~12                                                                                                                ; 1       ;
; i2c_dri:u_i2c_dri|Selector21~11                                                                                                                ; 1       ;
; i2c_dri:u_i2c_dri|Selector21~10                                                                                                                ; 1       ;
; i2c_dri:u_i2c_dri|Selector17~4                                                                                                                 ; 1       ;
; i2c_dri:u_i2c_dri|Selector21~9                                                                                                                 ; 1       ;
; i2c_dri:u_i2c_dri|Selector21~8                                                                                                                 ; 1       ;
; i2c_dri:u_i2c_dri|Selector21~7                                                                                                                 ; 1       ;
; i2c_dri:u_i2c_dri|Selector21~6                                                                                                                 ; 1       ;
; i2c_dri:u_i2c_dri|Selector21~5                                                                                                                 ; 1       ;
; i2c_dri:u_i2c_dri|Selector9~3                                                                                                                  ; 1       ;
; i2c_dri:u_i2c_dri|data_wr_t[1]                                                                                                                 ; 1       ;
; i2c_dri:u_i2c_dri|Selector9~2                                                                                                                  ; 1       ;
; i2c_dri:u_i2c_dri|data_wr_t[7]                                                                                                                 ; 1       ;
; i2c_dri:u_i2c_dri|data_wr_t[5]                                                                                                                 ; 1       ;
; i2c_dri:u_i2c_dri|data_wr_t[3]                                                                                                                 ; 1       ;
; i2c_dri:u_i2c_dri|Selector9~1                                                                                                                  ; 1       ;
; i2c_dri:u_i2c_dri|data_wr_t[0]                                                                                                                 ; 1       ;
; i2c_dri:u_i2c_dri|Selector9~0                                                                                                                  ; 1       ;
; i2c_dri:u_i2c_dri|data_wr_t[6]                                                                                                                 ; 1       ;
; i2c_dri:u_i2c_dri|data_wr_t[4]                                                                                                                 ; 1       ;
; i2c_dri:u_i2c_dri|data_wr_t[2]                                                                                                                 ; 1       ;
; i2c_dri:u_i2c_dri|Selector21~4                                                                                                                 ; 1       ;
; i2c_dri:u_i2c_dri|Selector21~3                                                                                                                 ; 1       ;
; i2c_dri:u_i2c_dri|addr_t[6]                                                                                                                    ; 1       ;
; i2c_dri:u_i2c_dri|Selector21~2                                                                                                                 ; 1       ;
; i2c_dri:u_i2c_dri|Selector17~2                                                                                                                 ; 1       ;
; i2c_dri:u_i2c_dri|Selector17~1                                                                                                                 ; 1       ;
; i2c_dri:u_i2c_dri|Selector17~0                                                                                                                 ; 1       ;
; i2c_dri:u_i2c_dri|Selector21~1                                                                                                                 ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[98]~128             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[98]~40              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[98]~91              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[97]~127             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[97]~90              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[97]~39              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[96]~126             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[93]~122             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[90]~121             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[90]~120             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[85]~119             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[85]~118             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[86]~117             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[86]~116             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[87]~115             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[88]~114             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[80]~113             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[80]~112             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[81]~111             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[81]~110             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[82]~109             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[83]~108             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[75]~107             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[75]~106             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[76]~105             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[76]~104             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[77]~103             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[78]~102             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[70]~101             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[70]~100             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[71]~99              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[71]~98              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[72]~97              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[73]~96              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[65]~95              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[65]~94              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[66]~93              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[66]~92              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[67]~91              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[68]~90              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[60]~89              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[60]~88              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[61]~87              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[61]~86              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[62]~85              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[63]~84              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[55]~83              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[55]~82              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[56]~81              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[56]~80              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[57]~79              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[57]~78              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[58]~77              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[58]~76              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[96]~38              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[96]~89              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[200]~89             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[188]~88             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[188]~87             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[201]~86             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[202]~85             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[203]~84             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[204]~83             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[205]~82             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[206]~81             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[207]~80             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[189]~79             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[189]~78             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[190]~77             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[190]~76             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[191]~75             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[191]~74             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[192]~73             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[192]~72             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[193]~71             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[193]~70             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[194]~69             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[194]~68             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[195]~67             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[195]~66             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[196]~65             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[196]~64             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[95]~88              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[93]~83              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[85]~82              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[85]~81              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[86]~80              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[87]~79              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[88]~78              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[80]~77              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[80]~76              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[81]~75              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[82]~74              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[83]~73              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[75]~72              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[75]~71              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[76]~70              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[77]~69              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[78]~68              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[70]~67              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[70]~66              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[71]~65              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[71]~64              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[72]~63              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[72]~62              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[73]~61              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[73]~60              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[90]~125             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[90]~124             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[91]~123             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[91]~122             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[92]~121             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[93]~120             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[85]~119             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[85]~118             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[86]~117             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[86]~116             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[87]~115             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[88]~114             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[80]~113             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[80]~112             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[81]~111             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[81]~110             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[82]~109             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[83]~108             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[75]~107             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[75]~106             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[76]~105             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[76]~104             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[77]~103             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[78]~102             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[70]~101             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[70]~100             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[71]~99              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[71]~98              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[72]~97              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[73]~96              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[65]~95              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[65]~94              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[66]~93              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[66]~92              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[67]~91              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[68]~90              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[60]~89              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[60]~88              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[61]~87              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[61]~86              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[62]~85              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[63]~84              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[55]~83              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[55]~82              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[56]~81              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[56]~80              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[57]~79              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[57]~78              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[58]~77              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[58]~76              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[95]~37              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[93]~32              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[85]~31              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[85]~30              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[86]~29              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[86]~28              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[87]~27              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[87]~26              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[88]~25              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[88]~24              ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[145]~135            ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[136]~134            ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[136]~133            ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[145]~132            ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[146]~131            ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[147]~130            ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[148]~129            ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[149]~128            ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[150]~127            ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[137]~126            ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[128]~125            ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[128]~124            ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[137]~123            ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[138]~122            ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[139]~121            ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[140]~120            ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[141]~119            ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[142]~118            ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[129]~117            ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[120]~116            ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[120]~115            ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[129]~114            ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[130]~113            ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[131]~112            ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[132]~111            ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[133]~110            ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[134]~109            ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[121]~108            ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[112]~107            ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[112]~106            ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[121]~105            ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[122]~104            ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[123]~103            ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[124]~102            ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[125]~101            ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[126]~100            ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[113]~99             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[113]~98             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[114]~97             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[114]~96             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[115]~95             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[115]~94             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[116]~93             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[116]~92             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[117]~91             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[117]~90             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[118]~89             ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[118]~88             ; 1       ;
; seg_led:u_seg_led|clk_cnt~3                                                                                                                    ; 1       ;
; seg_led:u_seg_led|clk_cnt[1]~2                                                                                                                 ; 1       ;
; seg_led:u_seg_led|clk_cnt[3]~1                                                                                                                 ; 1       ;
; seg_led:u_seg_led|clk_cnt~0                                                                                                                    ; 1       ;
; seg_led:u_seg_led|LessThan0~2                                                                                                                  ; 1       ;
; seg_led:u_seg_led|LessThan0~1                                                                                                                  ; 1       ;
; seg_led:u_seg_led|LessThan0~0                                                                                                                  ; 1       ;
; i2c_dri:u_i2c_dri|clk_cnt~3                                                                                                                    ; 1       ;
; i2c_dri:u_i2c_dri|clk_cnt~2                                                                                                                    ; 1       ;
; i2c_dri:u_i2c_dri|clk_cnt~1                                                                                                                    ; 1       ;
; i2c_dri:u_i2c_dri|clk_cnt~0                                                                                                                    ; 1       ;
; i2c_dri:u_i2c_dri|Selector31~3                                                                                                                 ; 1       ;
; i2c_dri:u_i2c_dri|Selector31~2                                                                                                                 ; 1       ;
; i2c_dri:u_i2c_dri|Selector31~1                                                                                                                 ; 1       ;
; i2c_dri:u_i2c_dri|Selector31~0                                                                                                                 ; 1       ;
; pcf8591:u_pcf8591|i2c_exec~0                                                                                                                   ; 1       ;
; seg_led:u_seg_led|Mux0~2                                                                                                                       ; 1       ;
; seg_led:u_seg_led|Mux0~1                                                                                                                       ; 1       ;
; seg_led:u_seg_led|Mux0~0                                                                                                                       ; 1       ;
; seg_led:u_seg_led|num[3]                                                                                                                       ; 1       ;
; seg_led:u_seg_led|num[11]                                                                                                                      ; 1       ;
; seg_led:u_seg_led|num[7]                                                                                                                       ; 1       ;
; seg_led:u_seg_led|Mux1~2                                                                                                                       ; 1       ;
; seg_led:u_seg_led|Mux1~1                                                                                                                       ; 1       ;
; seg_led:u_seg_led|num[14]                                                                                                                      ; 1       ;
; seg_led:u_seg_led|Mux1~0                                                                                                                       ; 1       ;
; seg_led:u_seg_led|num[2]                                                                                                                       ; 1       ;
; seg_led:u_seg_led|num[6]                                                                                                                       ; 1       ;
; seg_led:u_seg_led|num[10]                                                                                                                      ; 1       ;
; seg_led:u_seg_led|Mux2~2                                                                                                                       ; 1       ;
; seg_led:u_seg_led|Mux2~1                                                                                                                       ; 1       ;
; seg_led:u_seg_led|num[13]                                                                                                                      ; 1       ;
; seg_led:u_seg_led|Mux2~0                                                                                                                       ; 1       ;
; seg_led:u_seg_led|num[1]                                                                                                                       ; 1       ;
; seg_led:u_seg_led|num[9]                                                                                                                       ; 1       ;
; seg_led:u_seg_led|num[5]                                                                                                                       ; 1       ;
; seg_led:u_seg_led|Mux3~2                                                                                                                       ; 1       ;
; seg_led:u_seg_led|Mux3~1                                                                                                                       ; 1       ;
; seg_led:u_seg_led|num[12]                                                                                                                      ; 1       ;
; seg_led:u_seg_led|Mux3~0                                                                                                                       ; 1       ;
; seg_led:u_seg_led|num[0]                                                                                                                       ; 1       ;
; seg_led:u_seg_led|num[4]                                                                                                                       ; 1       ;
; seg_led:u_seg_led|num[8]                                                                                                                       ; 1       ;
; seg_led:u_seg_led|dri_clk~0                                                                                                                    ; 1       ;
; seg_led:u_seg_led|Equal0~0                                                                                                                     ; 1       ;
; seg_led:u_seg_led|cnt_sel~2                                                                                                                    ; 1       ;
; seg_led:u_seg_led|cnt_sel~1                                                                                                                    ; 1       ;
; seg_led:u_seg_led|cnt_sel~0                                                                                                                    ; 1       ;
; i2c_dri:u_i2c_dri|dri_clk~1                                                                                                                    ; 1       ;
; i2c_dri:u_i2c_dri|dri_clk~0                                                                                                                    ; 1       ;
; i2c_dri:u_i2c_dri|Selector0~0                                                                                                                  ; 1       ;
; i2c_dri:u_i2c_dri|Selector4~0                                                                                                                  ; 1       ;
; i2c_dri:u_i2c_dri|Selector5~0                                                                                                                  ; 1       ;
; i2c_dri:u_i2c_dri|cnt[6]~21                                                                                                                    ; 1       ;
; i2c_dri:u_i2c_dri|Selector1~0                                                                                                                  ; 1       ;
; seg_led:u_seg_led|seg_led~0                                                                                                                    ; 1       ;
; seg_led:u_seg_led|dot_disp                                                                                                                     ; 1       ;
; seg_led:u_seg_led|WideOr5~0                                                                                                                    ; 1       ;
; seg_led:u_seg_led|WideOr6~0                                                                                                                    ; 1       ;
; seg_led:u_seg_led|WideOr7~0                                                                                                                    ; 1       ;
; seg_led:u_seg_led|WideOr8~0                                                                                                                    ; 1       ;
; seg_led:u_seg_led|WideOr9~0                                                                                                                    ; 1       ;
; seg_led:u_seg_led|WideOr10~0                                                                                                                   ; 1       ;
; seg_led:u_seg_led|WideOr11~0                                                                                                                   ; 1       ;
; seg_led:u_seg_led|Decoder0~5                                                                                                                   ; 1       ;
; seg_led:u_seg_led|Decoder0~4                                                                                                                   ; 1       ;
; seg_led:u_seg_led|Decoder0~2                                                                                                                   ; 1       ;
; seg_led:u_seg_led|Decoder0~1                                                                                                                   ; 1       ;
; seg_led:u_seg_led|dri_clk                                                                                                                      ; 1       ;
; seg_led:u_seg_led|Decoder0~0                                                                                                                   ; 1       ;
; i2c_dri:u_i2c_dri|dri_clk                                                                                                                      ; 1       ;
; i2c_dri:u_i2c_dri|Selector20~9                                                                                                                 ; 1       ;
; i2c_dri:u_i2c_dri|Selector20~8                                                                                                                 ; 1       ;
; i2c_dri:u_i2c_dri|Selector20~7                                                                                                                 ; 1       ;
; i2c_dri:u_i2c_dri|Selector20~6                                                                                                                 ; 1       ;
; i2c_dri:u_i2c_dri|Selector10~1                                                                                                                 ; 1       ;
; i2c_dri:u_i2c_dri|Selector10~0                                                                                                                 ; 1       ;
; i2c_dri:u_i2c_dri|Selector20~5                                                                                                                 ; 1       ;
; i2c_dri:u_i2c_dri|Selector20~4                                                                                                                 ; 1       ;
; i2c_dri:u_i2c_dri|Selector20~1                                                                                                                 ; 1       ;
; seg_led:u_seg_led|seg_led[7]                                                                                                                   ; 1       ;
; seg_led:u_seg_led|seg_led[6]                                                                                                                   ; 1       ;
; seg_led:u_seg_led|seg_led[5]                                                                                                                   ; 1       ;
; seg_led:u_seg_led|seg_led[4]                                                                                                                   ; 1       ;
; seg_led:u_seg_led|seg_led[3]                                                                                                                   ; 1       ;
; seg_led:u_seg_led|seg_led[2]                                                                                                                   ; 1       ;
; seg_led:u_seg_led|seg_led[1]                                                                                                                   ; 1       ;
; seg_led:u_seg_led|seg_led[0]                                                                                                                   ; 1       ;
; seg_led:u_seg_led|seg_sel[5]                                                                                                                   ; 1       ;
; seg_led:u_seg_led|seg_sel[4]                                                                                                                   ; 1       ;
; seg_led:u_seg_led|seg_sel[3]                                                                                                                   ; 1       ;
; seg_led:u_seg_led|seg_sel[2]                                                                                                                   ; 1       ;
; seg_led:u_seg_led|seg_sel[1]                                                                                                                   ; 1       ;
; seg_led:u_seg_led|seg_sel[0]                                                                                                                   ; 1       ;
; pcf8591:u_pcf8591|da_data[7]~22                                                                                                                ; 1       ;
; pcf8591:u_pcf8591|da_data[6]~21                                                                                                                ; 1       ;
; pcf8591:u_pcf8591|da_data[6]~20                                                                                                                ; 1       ;
; pcf8591:u_pcf8591|da_data[5]~19                                                                                                                ; 1       ;
; pcf8591:u_pcf8591|da_data[5]~18                                                                                                                ; 1       ;
; pcf8591:u_pcf8591|da_data[4]~17                                                                                                                ; 1       ;
; pcf8591:u_pcf8591|da_data[4]~16                                                                                                                ; 1       ;
; pcf8591:u_pcf8591|da_data[3]~15                                                                                                                ; 1       ;
; pcf8591:u_pcf8591|da_data[3]~14                                                                                                                ; 1       ;
; pcf8591:u_pcf8591|da_data[2]~13                                                                                                                ; 1       ;
; pcf8591:u_pcf8591|da_data[2]~12                                                                                                                ; 1       ;
; pcf8591:u_pcf8591|da_data[1]~11                                                                                                                ; 1       ;
; pcf8591:u_pcf8591|da_data[1]~10                                                                                                                ; 1       ;
; pcf8591:u_pcf8591|da_data[0]~9                                                                                                                 ; 1       ;
; pcf8591:u_pcf8591|da_data[0]~8                                                                                                                 ; 1       ;
; pcf8591:u_pcf8591|wait_cnt[18]~57                                                                                                              ; 1       ;
; pcf8591:u_pcf8591|wait_cnt[17]~56                                                                                                              ; 1       ;
; pcf8591:u_pcf8591|wait_cnt[17]~55                                                                                                              ; 1       ;
; pcf8591:u_pcf8591|wait_cnt[16]~54                                                                                                              ; 1       ;
; pcf8591:u_pcf8591|wait_cnt[16]~53                                                                                                              ; 1       ;
; pcf8591:u_pcf8591|wait_cnt[15]~50                                                                                                              ; 1       ;
; pcf8591:u_pcf8591|wait_cnt[15]~49                                                                                                              ; 1       ;
; pcf8591:u_pcf8591|wait_cnt[14]~48                                                                                                              ; 1       ;
; pcf8591:u_pcf8591|wait_cnt[14]~47                                                                                                              ; 1       ;
; pcf8591:u_pcf8591|wait_cnt[13]~46                                                                                                              ; 1       ;
; pcf8591:u_pcf8591|wait_cnt[13]~45                                                                                                              ; 1       ;
; pcf8591:u_pcf8591|wait_cnt[12]~44                                                                                                              ; 1       ;
; pcf8591:u_pcf8591|wait_cnt[12]~43                                                                                                              ; 1       ;
; pcf8591:u_pcf8591|wait_cnt[11]~42                                                                                                              ; 1       ;
; pcf8591:u_pcf8591|wait_cnt[11]~41                                                                                                              ; 1       ;
; pcf8591:u_pcf8591|wait_cnt[10]~40                                                                                                              ; 1       ;
; pcf8591:u_pcf8591|wait_cnt[10]~39                                                                                                              ; 1       ;
; pcf8591:u_pcf8591|wait_cnt[9]~38                                                                                                               ; 1       ;
; pcf8591:u_pcf8591|wait_cnt[9]~37                                                                                                               ; 1       ;
; pcf8591:u_pcf8591|wait_cnt[8]~36                                                                                                               ; 1       ;
; pcf8591:u_pcf8591|wait_cnt[8]~35                                                                                                               ; 1       ;
; pcf8591:u_pcf8591|wait_cnt[7]~34                                                                                                               ; 1       ;
; pcf8591:u_pcf8591|wait_cnt[7]~33                                                                                                               ; 1       ;
; pcf8591:u_pcf8591|wait_cnt[6]~32                                                                                                               ; 1       ;
; pcf8591:u_pcf8591|wait_cnt[6]~31                                                                                                               ; 1       ;
; pcf8591:u_pcf8591|wait_cnt[5]~30                                                                                                               ; 1       ;
; pcf8591:u_pcf8591|wait_cnt[5]~29                                                                                                               ; 1       ;
; pcf8591:u_pcf8591|wait_cnt[4]~28                                                                                                               ; 1       ;
; pcf8591:u_pcf8591|wait_cnt[4]~27                                                                                                               ; 1       ;
; pcf8591:u_pcf8591|wait_cnt[3]~26                                                                                                               ; 1       ;
; pcf8591:u_pcf8591|wait_cnt[3]~25                                                                                                               ; 1       ;
; pcf8591:u_pcf8591|wait_cnt[2]~24                                                                                                               ; 1       ;
; pcf8591:u_pcf8591|wait_cnt[2]~23                                                                                                               ; 1       ;
; pcf8591:u_pcf8591|wait_cnt[1]~22                                                                                                               ; 1       ;
; pcf8591:u_pcf8591|wait_cnt[1]~21                                                                                                               ; 1       ;
; pcf8591:u_pcf8591|wait_cnt[0]~20                                                                                                               ; 1       ;
; pcf8591:u_pcf8591|wait_cnt[0]~19                                                                                                               ; 1       ;
; pcf8591:u_pcf8591|num[11]~38                                                                                                                   ; 1       ;
; pcf8591:u_pcf8591|num[10]~37                                                                                                                   ; 1       ;
; pcf8591:u_pcf8591|num[10]~36                                                                                                                   ; 1       ;
; pcf8591:u_pcf8591|num[9]~35                                                                                                                    ; 1       ;
; pcf8591:u_pcf8591|num[9]~34                                                                                                                    ; 1       ;
; pcf8591:u_pcf8591|num[8]~33                                                                                                                    ; 1       ;
; pcf8591:u_pcf8591|num[8]~32                                                                                                                    ; 1       ;
; pcf8591:u_pcf8591|num[7]~31                                                                                                                    ; 1       ;
; pcf8591:u_pcf8591|num[7]~30                                                                                                                    ; 1       ;
; pcf8591:u_pcf8591|num[6]~29                                                                                                                    ; 1       ;
; pcf8591:u_pcf8591|num[6]~28                                                                                                                    ; 1       ;
; pcf8591:u_pcf8591|num[5]~27                                                                                                                    ; 1       ;
; pcf8591:u_pcf8591|num[5]~26                                                                                                                    ; 1       ;
; pcf8591:u_pcf8591|num[4]~25                                                                                                                    ; 1       ;
; pcf8591:u_pcf8591|num[4]~24                                                                                                                    ; 1       ;
; pcf8591:u_pcf8591|num[3]~23                                                                                                                    ; 1       ;
; pcf8591:u_pcf8591|num[3]~22                                                                                                                    ; 1       ;
; pcf8591:u_pcf8591|num[2]~21                                                                                                                    ; 1       ;
; pcf8591:u_pcf8591|num[2]~20                                                                                                                    ; 1       ;
; pcf8591:u_pcf8591|num[1]~19                                                                                                                    ; 1       ;
; pcf8591:u_pcf8591|num[1]~18                                                                                                                    ; 1       ;
; pcf8591:u_pcf8591|num[0]~17                                                                                                                    ; 1       ;
; pcf8591:u_pcf8591|num[0]~16                                                                                                                    ; 1       ;
; pcf8591:u_pcf8591|num[0]~15                                                                                                                    ; 1       ;
; pcf8591:u_pcf8591|num[0]~13                                                                                                                    ; 1       ;
; seg_led:u_seg_led|cnt0[12]~37                                                                                                                  ; 1       ;
; seg_led:u_seg_led|cnt0[11]~36                                                                                                                  ; 1       ;
; seg_led:u_seg_led|cnt0[11]~35                                                                                                                  ; 1       ;
; seg_led:u_seg_led|cnt0[10]~34                                                                                                                  ; 1       ;
; seg_led:u_seg_led|cnt0[10]~33                                                                                                                  ; 1       ;
; seg_led:u_seg_led|cnt0[9]~32                                                                                                                   ; 1       ;
; seg_led:u_seg_led|cnt0[9]~31                                                                                                                   ; 1       ;
; seg_led:u_seg_led|cnt0[8]~30                                                                                                                   ; 1       ;
; seg_led:u_seg_led|cnt0[8]~29                                                                                                                   ; 1       ;
; seg_led:u_seg_led|cnt0[7]~28                                                                                                                   ; 1       ;
; seg_led:u_seg_led|cnt0[7]~27                                                                                                                   ; 1       ;
; seg_led:u_seg_led|cnt0[6]~26                                                                                                                   ; 1       ;
; seg_led:u_seg_led|cnt0[6]~25                                                                                                                   ; 1       ;
; seg_led:u_seg_led|cnt0[5]~24                                                                                                                   ; 1       ;
; seg_led:u_seg_led|cnt0[5]~23                                                                                                                   ; 1       ;
; seg_led:u_seg_led|cnt0[4]~22                                                                                                                   ; 1       ;
; seg_led:u_seg_led|cnt0[4]~21                                                                                                                   ; 1       ;
; seg_led:u_seg_led|cnt0[3]~20                                                                                                                   ; 1       ;
; seg_led:u_seg_led|cnt0[3]~19                                                                                                                   ; 1       ;
; seg_led:u_seg_led|cnt0[2]~18                                                                                                                   ; 1       ;
; seg_led:u_seg_led|cnt0[2]~17                                                                                                                   ; 1       ;
; seg_led:u_seg_led|cnt0[1]~16                                                                                                                   ; 1       ;
; seg_led:u_seg_led|cnt0[1]~15                                                                                                                   ; 1       ;
; seg_led:u_seg_led|cnt0[0]~14                                                                                                                   ; 1       ;
; seg_led:u_seg_led|cnt0[0]~13                                                                                                                   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_19_result_int[4]~7   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_19_result_int[3]~5   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_19_result_int[3]~4   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_19_result_int[2]~3   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_19_result_int[2]~2   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_19_result_int[1]~1   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_19_result_int[1]~0   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_18_result_int[4]~7   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_18_result_int[3]~5   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_18_result_int[3]~4   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_18_result_int[2]~3   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_18_result_int[2]~2   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_18_result_int[1]~1   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_18_result_int[1]~0   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_17_result_int[4]~7   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_17_result_int[3]~5   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_17_result_int[3]~4   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_17_result_int[2]~3   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_17_result_int[1]~1   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_16_result_int[4]~7   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_16_result_int[3]~5   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_16_result_int[3]~4   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_16_result_int[2]~3   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_16_result_int[1]~1   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_15_result_int[4]~7   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_15_result_int[3]~5   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_15_result_int[3]~4   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_15_result_int[2]~3   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_15_result_int[1]~1   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_14_result_int[4]~7   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_14_result_int[3]~5   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_14_result_int[3]~4   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_14_result_int[2]~3   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_14_result_int[1]~1   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_13_result_int[4]~7   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_13_result_int[3]~5   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_13_result_int[3]~4   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_13_result_int[2]~3   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_13_result_int[1]~1   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_12_result_int[4]~7   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_12_result_int[3]~5   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_12_result_int[3]~4   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_12_result_int[2]~3   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_12_result_int[1]~1   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_11_result_int[4]~7   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_11_result_int[3]~5   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_11_result_int[3]~4   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_11_result_int[2]~3   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_11_result_int[1]~1   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_19_result_int[11]~16 ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_19_result_int[10]~15 ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_19_result_int[9]~13  ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_19_result_int[8]~11  ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_19_result_int[7]~9   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_19_result_int[6]~7   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_19_result_int[5]~5   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_19_result_int[4]~3   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_19_result_int[3]~1   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_18_result_int[2]~18  ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_18_result_int[10]~15 ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_18_result_int[9]~13  ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_18_result_int[9]~12  ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_18_result_int[8]~11  ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_18_result_int[8]~10  ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_18_result_int[7]~9   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_18_result_int[7]~8   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_18_result_int[6]~7   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_18_result_int[6]~6   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_18_result_int[5]~5   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_18_result_int[5]~4   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_18_result_int[4]~3   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_18_result_int[4]~2   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_18_result_int[3]~1   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_18_result_int[3]~0   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_17_result_int[10]~15 ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_17_result_int[9]~13  ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_17_result_int[9]~12  ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_17_result_int[8]~11  ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_17_result_int[7]~9   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_17_result_int[6]~7   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_17_result_int[5]~5   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_17_result_int[4]~3   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_17_result_int[3]~1   ; 1       ;
; pcf8591:u_pcf8591|num[0]                                                                                                                       ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_19_result_int[4]~9   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_19_result_int[3]~7   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_19_result_int[3]~6   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_19_result_int[2]~5   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_19_result_int[2]~4   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_19_result_int[1]~3   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_19_result_int[1]~2   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_18_result_int[0]~10  ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_18_result_int[4]~7   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_18_result_int[3]~5   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_18_result_int[3]~4   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_18_result_int[2]~3   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_18_result_int[2]~2   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_18_result_int[1]~1   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_18_result_int[1]~0   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_17_result_int[4]~7   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_17_result_int[3]~5   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_17_result_int[3]~4   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_17_result_int[2]~3   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_17_result_int[1]~1   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_16_result_int[4]~7   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_16_result_int[3]~5   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_16_result_int[3]~4   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_16_result_int[2]~3   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_16_result_int[1]~1   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_15_result_int[4]~7   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_15_result_int[3]~5   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_15_result_int[3]~4   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_15_result_int[2]~3   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_15_result_int[1]~1   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_14_result_int[4]~7   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_14_result_int[3]~5   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_14_result_int[3]~4   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_14_result_int[2]~3   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_14_result_int[1]~1   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_19_result_int[0]~0   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_19_result_int[4]~7   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_19_result_int[3]~5   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_19_result_int[2]~3   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_19_result_int[1]~1   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_18_result_int[4]~7   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_18_result_int[3]~5   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_18_result_int[3]~4   ; 1       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_18_result_int[2]~3   ; 1       ;
+------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 654 / 32,401 ( 2 % )   ;
; C16 interconnects     ; 8 / 1,326 ( < 1 % )    ;
; C4 interconnects      ; 248 / 21,816 ( 1 % )   ;
; Direct links          ; 215 / 32,401 ( < 1 % ) ;
; Global clocks         ; 4 / 10 ( 40 % )        ;
; Local interconnects   ; 422 / 10,320 ( 4 % )   ;
; R24 interconnects     ; 7 / 1,289 ( < 1 % )    ;
; R4 interconnects      ; 261 / 28,186 ( < 1 % ) ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.15) ; Number of LABs  (Total = 66) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 3                            ;
; 2                                           ; 6                            ;
; 3                                           ; 1                            ;
; 4                                           ; 1                            ;
; 5                                           ; 2                            ;
; 6                                           ; 1                            ;
; 7                                           ; 1                            ;
; 8                                           ; 2                            ;
; 9                                           ; 0                            ;
; 10                                          ; 2                            ;
; 11                                          ; 3                            ;
; 12                                          ; 1                            ;
; 13                                          ; 1                            ;
; 14                                          ; 2                            ;
; 15                                          ; 5                            ;
; 16                                          ; 35                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.92) ; Number of LABs  (Total = 66) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 25                           ;
; 1 Clock                            ; 26                           ;
; 1 Clock enable                     ; 6                            ;
; 1 Sync. clear                      ; 2                            ;
; 2 Clock enables                    ; 1                            ;
; 2 Clocks                           ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 13.91) ; Number of LABs  (Total = 66) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 6                            ;
; 3                                            ; 2                            ;
; 4                                            ; 3                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 3                            ;
; 9                                            ; 2                            ;
; 10                                           ; 2                            ;
; 11                                           ; 3                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 6                            ;
; 15                                           ; 16                           ;
; 16                                           ; 2                            ;
; 17                                           ; 2                            ;
; 18                                           ; 3                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 1                            ;
; 23                                           ; 2                            ;
; 24                                           ; 1                            ;
; 25                                           ; 3                            ;
; 26                                           ; 1                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 3                            ;
; 30                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 5.97) ; Number of LABs  (Total = 66) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 8                            ;
; 2                                               ; 7                            ;
; 3                                               ; 2                            ;
; 4                                               ; 7                            ;
; 5                                               ; 8                            ;
; 6                                               ; 3                            ;
; 7                                               ; 7                            ;
; 8                                               ; 9                            ;
; 9                                               ; 7                            ;
; 10                                              ; 1                            ;
; 11                                              ; 2                            ;
; 12                                              ; 2                            ;
; 13                                              ; 2                            ;
; 14                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 9.18) ; Number of LABs  (Total = 66) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 1                            ;
; 2                                           ; 3                            ;
; 3                                           ; 7                            ;
; 4                                           ; 4                            ;
; 5                                           ; 5                            ;
; 6                                           ; 5                            ;
; 7                                           ; 1                            ;
; 8                                           ; 8                            ;
; 9                                           ; 4                            ;
; 10                                          ; 3                            ;
; 11                                          ; 4                            ;
; 12                                          ; 2                            ;
; 13                                          ; 6                            ;
; 14                                          ; 4                            ;
; 15                                          ; 2                            ;
; 16                                          ; 1                            ;
; 17                                          ; 2                            ;
; 18                                          ; 0                            ;
; 19                                          ; 1                            ;
; 20                                          ; 1                            ;
; 21                                          ; 0                            ;
; 22                                          ; 0                            ;
; 23                                          ; 1                            ;
; 24                                          ; 0                            ;
; 25                                          ; 0                            ;
; 26                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 18        ; 0            ; 18        ; 0            ; 0            ; 18        ; 18        ; 0            ; 18        ; 18        ; 0            ; 16           ; 0            ; 0            ; 3            ; 0            ; 16           ; 3            ; 0            ; 0            ; 0            ; 16           ; 0            ; 0            ; 0            ; 0            ; 0            ; 18        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 18           ; 0         ; 18           ; 18           ; 0         ; 0         ; 18           ; 0         ; 0         ; 18           ; 2            ; 18           ; 18           ; 15           ; 18           ; 2            ; 15           ; 18           ; 18           ; 18           ; 2            ; 18           ; 18           ; 18           ; 18           ; 18           ; 0         ; 18           ; 18           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; scl                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_led[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_led[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_led[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_led[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_led[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_led[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_led[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_led[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sda                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sys_rst_n          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sys_clk            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE10F17C8 for design "adda_top"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE6F17C8 is compatible
    Info (176445): Device EP4CE15F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (332104): Reading SDC File: 'adda_top.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: i2c_dri:u_i2c_dri|dri_clk was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: seg_led:u_seg_led|dri_clk was determined to be a clock but was found without an associated clock assignment.
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000      sys_clk
Info (176353): Automatically promoted node sys_clk~input (placed in PIN E1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node i2c_dri:u_i2c_dri|dri_clk
        Info (176357): Destination node seg_led:u_seg_led|dri_clk
Info (176353): Automatically promoted node i2c_dri:u_i2c_dri|dri_clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node i2c_dri:u_i2c_dri|dri_clk~1
Info (176353): Automatically promoted node seg_led:u_seg_led|dri_clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node seg_led:u_seg_led|dri_clk~0
Info (176353): Automatically promoted node sys_rst_n~input (placed in PIN M1 (CLK3, DIFFCLK_1n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G0
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pcf8591:u_pcf8591|ad_data[7]~1
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:00
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.17 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file E:/SMG_TEST/25_adda_top/par/output_files/adda_top.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 1142 megabytes
    Info: Processing ended: Wed May 15 15:47:34 2019
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:08


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/SMG_TEST/25_adda_top/par/output_files/adda_top.fit.smsg.


