<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:28:53.2853</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.12.15</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2025-7004281</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>3차원 메모리 디바이스 및 이를 형성하기 위한 방법</inventionTitle><inventionTitleEng>THREE-DIMENSIONAL MEMORY DEVICES AND METHODS FOR FORMING THE  SAME</inventionTitleEng><openDate>2025.02.20</openDate><openNumber>10-2025-0025038</openNumber><originalApplicationDate>2021.12.15</originalApplicationDate><originalApplicationKind>국제출원/분할</originalApplicationKind><originalApplicationNumber>10-2022-7044993</originalApplicationNumber><originalExaminationRequestDate>2025.02.10</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.02.10</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/50</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/50</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/35</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/35</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020227044993</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 3D(three-dimensional) 메모리 디바이스는 인터리빙된 전도성 층 및 유전체 층을 갖는 스택 구조, 및 제1 방향을 따라 스택 구조를 통해 연장되는 채널 구조를 포함한다. 채널 구조는 채널 구조의 최하부 부분에서 3D 메모리 디바이스의 소스와 접촉한다. 채널 구조는 반도체 채널, 및 반도체 채널 위의 메모리 막을 포함한다. 메모리 막은 제1 각진 구조를 포함하고, 제1 각진 구조 아래의 최하부 부분에서 메모리 막의 제1 직경은 제1 각진 구조 위의 상부 부분에서 메모리 막의 제2 직경보다 작다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.03.02</internationOpenDate><internationOpenNumber>WO2023024343</internationOpenNumber><internationalApplicationDate>2021.12.15</internationalApplicationDate><internationalApplicationNumber>PCT/CN2021/138198</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 3차원(3D) 메모리 디바이스로서,인터리빙된 전도성 층 및 제1 유전체 층을 포함하는 스택 구조;상기 스택 구조 위에 있는 반도체 층;제1 방향을 따라 상기 스택 구조를 통해 그리고 상기 반도체 층으로 연장되는 채널 구조를 포함하고,상기 채널 구조는 반도체 채널 및 상기 반도체 채널을 둘러싸는 메모리 막을 포함하고,상기 반도체 채널의 끝단과 상기 메모리 막의 끝단은 상기 제1 방향을 따라 상기 스택 구조의 동일한 측면에 위치하며,상기 반도체 채널의 끝단은 상기 메모리 막의 끝단과 상기 반도체 층 사이에 있는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 메모리 막은 상기 반도체 채널을 둘러싸는 터널링 층, 상기 터널링 층을 둘러싸는 저장 층 및 상기 저장 층을 둘러싸는 차단 층을 포함하는,3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 반도체 층은 돌출부를 포함하고,상기 반도체 채널을 상기 돌출부로 연장되는,3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 반도체 층은 상기 스택 구조 위에 있는 제1 반도체 층 및 상기 제1 반도체 층 위에 있는 제2 반도체 층을 포함하는,3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 제2 반도체 층은 돌출부를 포함하고,상기 돌출부는 상기 제1 반도체 층을 통해 연장되어 상기 반도체 채널과 접촉하는,3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>6. 제4항에 있어서,상기 반도체 채널은 상기 제2 반도체 층으로 연장되는,3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>7. 제4항에 있어서,상기 제2 반도체 층은 도핑된 폴리실리콘 층을 포함하는,3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>8. 제2항에 있어서,상기 터널링 층은 상기 제1 방향을 따라 제1 부분과 제2 부분을 포함하고,상기 터널링 층의 제2 부분은 상기 터널링 층의 제1 부분과 상기 반도체 채널의 끝단 사이에 있으며,상기 터널링 층의 제1 부분의 크기는 상기 터널링 층의 제2 부분의 크기보다 더 큰,3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>9. 제2항에 있어서,상기 저장 층은 상기 제1 방향을 따라 제1 부분과 제2 부분을 포함하고,상기 저장 층의 제2 부분은 상기 저장 층의 제1 부분과 상기 반도체 채널의 끝단 사이에 있으며,상기 저장 층의 제1 부분의 크기는 상기 저장 층의 제2 부분의 크기보다 더 큰,3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서,상기 반도체 채널은 상기 제1 방향을 따라 제1 부분과 제2 부분을 포함하고,상기 반도체 채널의 제2 부분은 상기 반도체 채널의 제1 부분과 상기 반도체 층 사이에 있으며,상기 반도체 채널의 제1 부분의 크기는 상기 반도체 채널의 제2 부분의 크기보다 더 큰,3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>11. 제4항에 있어서,상기 제2 반도체 층과 연결된 접촉 구조를 더 포함하고,상기 제2 반도체 층은 상기 접촉 구조와 상기 제1 반도체 층 사이에 있는,3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>12. 제1항에 있어서,상기 메모리 막은 제1 각진 구조를 포함하고,상기 제1 각진 구조 아래의 메모리 막의 제1 부분의 제1 크기는 상기 제1 각진 구조 위의 메모리 막의 제2 부분의 제2 크기보다 더 작은,3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>13. 제1항에 있어서,상기 반도체 채널은 제2 각진 구조를 포함하고,상기 제2 각진 구조 아래의 반도체 채널의 제1 부분의 제1 크기는 상기 제2 각진 구조 위의 반도체 채널의 제2 부분의 제2 크기보다 더 작은,3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>14. 제4항에 있어서,상기 제1 반도체 층은 폴리실리콘 층을 포함하는,3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>15. 3차원(3D) 메모리 디바이스로서,인터리빙된 전도성 층 및 제1 유전체 층을 포함하는 스택 구조;상기 스택 구조 위에 있는 반도체 층;제1 방향을 따라 상기 스택 구조를 통해 그리고 상기 반도체 층으로 연장되는 채널 구조를 포함하고,상기 채널 구조는 반도체 채널 및 상기 반도체 채널을 둘러싸는 메모리 막을 포함하고,상기 메모리 막은 상기 반도체 채널을 둘러싸는 터널링 층, 상기 터널링 층을 둘러싸는 저장 층 및 상기 저장 층을 둘러싸는 차단 층을 포함하고,상기 터널링 층은 상기 제1 방향을 따라 제1 부분과 제2 부분을 포함하고,상기 터널링 층의 제2 부분은 상기 터널링 층의 제1 부분과 상기 반도체 층 사이에 있으며,상기 터널링 층의 제1 부분의 크기는 상기 터널링 층의 제2 부분의 크기보다 더 큰,3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서,상기 반도체 채널의 끝단과 상기 메모리 막의 끝단은 상기 제1 방향을 따라 상기 스택 구조의 동일한 측면에 위치하고,상기 메모리 막의 끝단은 상기 채널 구조와 상기 반도체 채널의 끝단 사이에 있는,3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>17. 제15항에 있어서,상기 반도체 층은 상기 스택 구조 위에 있는 제1 반도체 층 및 상기 제1 반도체 층 위에 있는 제2 반도체 층을 포함하고,상기 제2 반도체 층은 돌출부를 포함하며,상기 돌출부는 상기 제1 반도체 층을 통해 연장되어 상기 반도체 채널과 접촉하는,3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>18. 3차원(3D) 메모리 디바이스로서,인터리빙된 전도성 층 및 제1 유전체 층을 포함하는 스택 구조;상기 스택 구조 위에 있는 반도체 층;제1 방향을 따라 상기 스택 구조를 통해 그리고 상기 반도체 층으로 연장되는 채널 구조를 포함하고,상기 채널 구조는 반도체 채널 및 상기 반도체 채널을 둘러싸는 메모리 막을 포함하고,상기 메모리 막은 상기 반도체 채널을 둘러싸는 터널링 층, 상기 터널링 층을 둘러싸는 저장 층 및 상기 저장 층을 둘러싸는 차단 층을 포함하고,상기 저장 층은 상기 제1 방향을 따라 제1 부분과 제2 부분을 포함하고,상기 저장 층의 제2 부분은 상기 저장 층의 제1 부분과 상기 반도체 층 사이에 있으며,상기 저장 층의 제1 부분의 크기는 상기 저장 층의 제2 부분의 크기보다 더 큰,3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서,상기 반도체 채널의 끝단과 상기 메모리 막의 끝단은 상기 제1 방향을 따라 상기 스택 구조의 동일한 측면에 위치하고,상기 메모리 막의 끝단은 상기 채널 구조와 상기 반도체 채널의 끝단 사이에 있는,3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>20. 제18항에 있어서,상기 반도체 층은 상기 스택 구조 위에 있는 제1 반도체 층 및 상기 제1 반도체 층 위에 있는 제2 반도체 층을 포함하고,상기 제2 반도체 층은 돌출부를 포함하며,상기 돌출부는 상기 제1 반도체 층을 통해 연장되어 상기 반도체 채널과 접촉하는,3D 메모리 디바이스.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>중국, 후베이, 우한, 이스트 레이크 하이-테크 디벨롭먼트 존, 웨이라이 써드 로드, 넘버 **</address><code>520190468022</code><country>중국</country><engName>Yangtze Memory Technologies Co., Ltd.</engName><name>양쯔 메모리 테크놀로지스 씨오., 엘티디.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>중국 ****** 후베이 우한 이스트 레...</address><code> </code><country>중국</country><engName>WU, LinChun</engName><name>우 린춘</name></inventorInfo><inventorInfo><address>중국 ****** 후베이 우한 이스트 레...</address><code> </code><country>중국</country><engName>ZHANG, Kun</engName><name>장 쿤</name></inventorInfo><inventorInfo><address>중국 ****** 후베이 우한 이스트 레...</address><code> </code><country>싱가포르</country><engName>ZHOU, Wenxi</engName><name>저우 원시</name></inventorInfo><inventorInfo><address>중국 ****** 후베이 우한 이스트 레...</address><code> </code><country>중국</country><engName>XIA, ZhiLiang</engName><name>샤 즈량</name></inventorInfo><inventorInfo><address>중국 ****** 후베이 우한 이스트 레...</address><code> </code><country>중국</country><engName>XIE, Wei</engName><name>시에 웨이</name></inventorInfo><inventorInfo><address>중국 ****** 후베이 우한 이스트 레...</address><code> </code><country>중국</country><engName>WANG, Di</engName><name>왕 디</name></inventorInfo><inventorInfo><address>중국 ****** 후베이 우한 이스트 레...</address><code> </code><country>중국</country><engName>WANG, Bingguo</engName><name>왕 빙궈</name></inventorInfo><inventorInfo><address>중국 ****** 후베이 우한 이스트 레...</address><code> </code><country>중국</country><engName>HUO, ZongLiang</engName><name>훠 중량</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 테헤란로 ***, 서림빌딩 **층 (역삼동)</address><code>920011000036</code><country>대한민국</country><engName>YOU ME PATENT &amp; LAW FIRM</engName><name>유미특허법인</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>중국</priorityApplicationCountry><priorityApplicationDate>2021.08.23</priorityApplicationDate><priorityApplicationNumber>PCT/CN2021/114050</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application(International Application)] Patent Application</documentEngName><documentName>[분할출원(국제출원)]특허출원서</documentName><receiptDate>2025.02.10</receiptDate><receiptNumber>1-1-2025-0150650-42</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.09.29</receiptDate><receiptNumber>9-5-2025-0948179-34</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257004281.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c933b4253eb91cdf7aa54755ebcce000467f3016331d8ed5109c45b1daeee41b71b5362980424e0c20c20d39893dbebbffdfcc94a18c69753c3</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfbba3a580af384679647a8545232493832eaa0f5bb3eea12a69b594d56166fc4d8407899c3d0a4c4e5306a9a17af6fdd6f9962a93deb98302</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>