{
  "module_name": "nbio_7_7_0_offset.h",
  "hash_id": "6dd24bc3306279570db3d55e4f4b9d917e92f27623e39ce06d4fb4c7452b9d33",
  "original_prompt": "Ingested from linux-6.6.14/drivers/gpu/drm/amd/include/asic_reg/nbio/nbio_7_7_0_offset.h",
  "human_readable_source": " \n#ifndef _nbio_7_7_0_OFFSET_HEADER\n#define _nbio_7_7_0_OFFSET_HEADER\n\n\n\n\n\n#define cfgNBCFG_SCRATCH_4                                                                              0x0078\n\n\n\n\n#define cfgBIF_CFG_DEV0_RC_VENDOR_ID                                                                    0x0000\n#define cfgBIF_CFG_DEV0_RC_DEVICE_ID                                                                    0x0002\n#define cfgBIF_CFG_DEV0_RC_COMMAND                                                                      0x0004\n#define cfgBIF_CFG_DEV0_RC_STATUS                                                                       0x0006\n#define cfgBIF_CFG_DEV0_RC_REVISION_ID                                                                  0x0008\n#define cfgBIF_CFG_DEV0_RC_PROG_INTERFACE                                                               0x0009\n#define cfgBIF_CFG_DEV0_RC_SUB_CLASS                                                                    0x000a\n#define cfgBIF_CFG_DEV0_RC_BASE_CLASS                                                                   0x000b\n#define cfgBIF_CFG_DEV0_RC_CACHE_LINE                                                                   0x000c\n#define cfgBIF_CFG_DEV0_RC_LATENCY                                                                      0x000d\n#define cfgBIF_CFG_DEV0_RC_HEADER                                                                       0x000e\n#define cfgBIF_CFG_DEV0_RC_BIST                                                                         0x000f\n#define cfgBIF_CFG_DEV0_RC_BASE_ADDR_1                                                                  0x0010\n#define cfgBIF_CFG_DEV0_RC_BASE_ADDR_2                                                                  0x0014\n#define cfgBIF_CFG_DEV0_RC_SUB_BUS_NUMBER_LATENCY                                                       0x0018\n#define cfgBIF_CFG_DEV0_RC_IO_BASE_LIMIT                                                                0x001c\n#define cfgBIF_CFG_DEV0_RC_SECONDARY_STATUS                                                             0x001e\n#define cfgBIF_CFG_DEV0_RC_MEM_BASE_LIMIT                                                               0x0020\n#define cfgBIF_CFG_DEV0_RC_PREF_BASE_LIMIT                                                              0x0024\n#define cfgBIF_CFG_DEV0_RC_PREF_BASE_UPPER                                                              0x0028\n#define cfgBIF_CFG_DEV0_RC_PREF_LIMIT_UPPER                                                             0x002c\n#define cfgBIF_CFG_DEV0_RC_IO_BASE_LIMIT_HI                                                             0x0030\n#define cfgBIF_CFG_DEV0_RC_CAP_PTR                                                                      0x0034\n#define cfgBIF_CFG_DEV0_RC_ROM_BASE_ADDR                                                                0x0038\n#define cfgBIF_CFG_DEV0_RC_INTERRUPT_LINE                                                               0x003c\n#define cfgBIF_CFG_DEV0_RC_INTERRUPT_PIN                                                                0x003d\n#define cfgBIF_CFG_DEV0_RC_IRQ_BRIDGE_CNTL                                                              0x003e\n#define cfgBIF_CFG_DEV0_RC_EXT_BRIDGE_CNTL                                                              0x0040\n#define cfgBIF_CFG_DEV0_RC_PMI_CAP_LIST                                                                 0x0050\n#define cfgBIF_CFG_DEV0_RC_PMI_CAP                                                                      0x0052\n#define cfgBIF_CFG_DEV0_RC_PMI_STATUS_CNTL                                                              0x0054\n#define cfgBIF_CFG_DEV0_RC_PCIE_CAP_LIST                                                                0x0058\n#define cfgBIF_CFG_DEV0_RC_PCIE_CAP                                                                     0x005a\n#define cfgBIF_CFG_DEV0_RC_DEVICE_CAP                                                                   0x005c\n#define cfgBIF_CFG_DEV0_RC_DEVICE_CNTL                                                                  0x0060\n#define cfgBIF_CFG_DEV0_RC_DEVICE_STATUS                                                                0x0062\n#define cfgBIF_CFG_DEV0_RC_LINK_CAP                                                                     0x0064\n#define cfgBIF_CFG_DEV0_RC_LINK_CNTL                                                                    0x0068\n#define cfgBIF_CFG_DEV0_RC_LINK_STATUS                                                                  0x006a\n#define cfgBIF_CFG_DEV0_RC_SLOT_CAP                                                                     0x006c\n#define cfgBIF_CFG_DEV0_RC_SLOT_CNTL                                                                    0x0070\n#define cfgBIF_CFG_DEV0_RC_SLOT_STATUS                                                                  0x0072\n#define cfgBIF_CFG_DEV0_RC_ROOT_CNTL                                                                    0x0074\n#define cfgBIF_CFG_DEV0_RC_ROOT_CAP                                                                     0x0076\n#define cfgBIF_CFG_DEV0_RC_ROOT_STATUS                                                                  0x0078\n#define cfgBIF_CFG_DEV0_RC_DEVICE_CAP2                                                                  0x007c\n#define cfgBIF_CFG_DEV0_RC_DEVICE_CNTL2                                                                 0x0080\n#define cfgBIF_CFG_DEV0_RC_DEVICE_STATUS2                                                               0x0082\n#define cfgBIF_CFG_DEV0_RC_LINK_CAP2                                                                    0x0084\n#define cfgBIF_CFG_DEV0_RC_LINK_CNTL2                                                                   0x0088\n#define cfgBIF_CFG_DEV0_RC_LINK_STATUS2                                                                 0x008a\n#define cfgBIF_CFG_DEV0_RC_SLOT_CAP2                                                                    0x008c\n#define cfgBIF_CFG_DEV0_RC_SLOT_CNTL2                                                                   0x0090\n#define cfgBIF_CFG_DEV0_RC_SLOT_STATUS2                                                                 0x0092\n#define cfgBIF_CFG_DEV0_RC_MSI_CAP_LIST                                                                 0x00a0\n#define cfgBIF_CFG_DEV0_RC_MSI_MSG_CNTL                                                                 0x00a2\n#define cfgBIF_CFG_DEV0_RC_MSI_MSG_ADDR_LO                                                              0x00a4\n#define cfgBIF_CFG_DEV0_RC_MSI_MSG_ADDR_HI                                                              0x00a8\n#define cfgBIF_CFG_DEV0_RC_MSI_MSG_DATA                                                                 0x00a8\n#define cfgBIF_CFG_DEV0_RC_MSI_EXT_MSG_DATA                                                             0x00aa\n#define cfgBIF_CFG_DEV0_RC_MSI_MSG_DATA_64                                                              0x00ac\n#define cfgBIF_CFG_DEV0_RC_MSI_EXT_MSG_DATA_64                                                          0x00ae\n#define cfgBIF_CFG_DEV0_RC_SSID_CAP_LIST                                                                0x00c0\n#define cfgBIF_CFG_DEV0_RC_SSID_CAP                                                                     0x00c4\n#define cfgBIF_CFG_DEV0_RC_MSI_MAP_CAP_LIST                                                             0x00c8\n#define cfgBIF_CFG_DEV0_RC_MSI_MAP_CAP                                                                  0x00ca\n#define cfgBIF_CFG_DEV0_RC_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                            0x0100\n#define cfgBIF_CFG_DEV0_RC_PCIE_VENDOR_SPECIFIC_HDR                                                     0x0104\n#define cfgBIF_CFG_DEV0_RC_PCIE_VENDOR_SPECIFIC1                                                        0x0108\n#define cfgBIF_CFG_DEV0_RC_PCIE_VENDOR_SPECIFIC2                                                        0x010c\n#define cfgBIF_CFG_DEV0_RC_PCIE_VC_ENH_CAP_LIST                                                         0x0110\n#define cfgBIF_CFG_DEV0_RC_PCIE_PORT_VC_CAP_REG1                                                        0x0114\n#define cfgBIF_CFG_DEV0_RC_PCIE_PORT_VC_CAP_REG2                                                        0x0118\n#define cfgBIF_CFG_DEV0_RC_PCIE_PORT_VC_CNTL                                                            0x011c\n#define cfgBIF_CFG_DEV0_RC_PCIE_PORT_VC_STATUS                                                          0x011e\n#define cfgBIF_CFG_DEV0_RC_PCIE_VC0_RESOURCE_CAP                                                        0x0120\n#define cfgBIF_CFG_DEV0_RC_PCIE_VC0_RESOURCE_CNTL                                                       0x0124\n#define cfgBIF_CFG_DEV0_RC_PCIE_VC0_RESOURCE_STATUS                                                     0x012a\n#define cfgBIF_CFG_DEV0_RC_PCIE_VC1_RESOURCE_CAP                                                        0x012c\n#define cfgBIF_CFG_DEV0_RC_PCIE_VC1_RESOURCE_CNTL                                                       0x0130\n#define cfgBIF_CFG_DEV0_RC_PCIE_VC1_RESOURCE_STATUS                                                     0x0136\n#define cfgBIF_CFG_DEV0_RC_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                             0x0140\n#define cfgBIF_CFG_DEV0_RC_PCIE_DEV_SERIAL_NUM_DW1                                                      0x0144\n#define cfgBIF_CFG_DEV0_RC_PCIE_DEV_SERIAL_NUM_DW2                                                      0x0148\n#define cfgBIF_CFG_DEV0_RC_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                                0x0150\n#define cfgBIF_CFG_DEV0_RC_PCIE_UNCORR_ERR_STATUS                                                       0x0154\n#define cfgBIF_CFG_DEV0_RC_PCIE_UNCORR_ERR_MASK                                                         0x0158\n#define cfgBIF_CFG_DEV0_RC_PCIE_UNCORR_ERR_SEVERITY                                                     0x015c\n#define cfgBIF_CFG_DEV0_RC_PCIE_CORR_ERR_STATUS                                                         0x0160\n#define cfgBIF_CFG_DEV0_RC_PCIE_CORR_ERR_MASK                                                           0x0164\n#define cfgBIF_CFG_DEV0_RC_PCIE_ADV_ERR_CAP_CNTL                                                        0x0168\n#define cfgBIF_CFG_DEV0_RC_PCIE_HDR_LOG0                                                                0x016c\n#define cfgBIF_CFG_DEV0_RC_PCIE_HDR_LOG1                                                                0x0170\n#define cfgBIF_CFG_DEV0_RC_PCIE_HDR_LOG2                                                                0x0174\n#define cfgBIF_CFG_DEV0_RC_PCIE_HDR_LOG3                                                                0x0178\n#define cfgBIF_CFG_DEV0_RC_PCIE_ROOT_ERR_CMD                                                            0x017c\n#define cfgBIF_CFG_DEV0_RC_PCIE_ROOT_ERR_STATUS                                                         0x0180\n#define cfgBIF_CFG_DEV0_RC_PCIE_ERR_SRC_ID                                                              0x0184\n#define cfgBIF_CFG_DEV0_RC_PCIE_TLP_PREFIX_LOG0                                                         0x0188\n#define cfgBIF_CFG_DEV0_RC_PCIE_TLP_PREFIX_LOG1                                                         0x018c\n#define cfgBIF_CFG_DEV0_RC_PCIE_TLP_PREFIX_LOG2                                                         0x0190\n#define cfgBIF_CFG_DEV0_RC_PCIE_TLP_PREFIX_LOG3                                                         0x0194\n#define cfgBIF_CFG_DEV0_RC_PCIE_SECONDARY_ENH_CAP_LIST                                                  0x0270\n#define cfgBIF_CFG_DEV0_RC_PCIE_LINK_CNTL3                                                              0x0274\n#define cfgBIF_CFG_DEV0_RC_PCIE_LANE_ERROR_STATUS                                                       0x0278\n#define cfgBIF_CFG_DEV0_RC_PCIE_LANE_0_EQUALIZATION_CNTL                                                0x027c\n#define cfgBIF_CFG_DEV0_RC_PCIE_LANE_1_EQUALIZATION_CNTL                                                0x027e\n#define cfgBIF_CFG_DEV0_RC_PCIE_LANE_2_EQUALIZATION_CNTL                                                0x0280\n#define cfgBIF_CFG_DEV0_RC_PCIE_LANE_3_EQUALIZATION_CNTL                                                0x0282\n#define cfgBIF_CFG_DEV0_RC_PCIE_LANE_4_EQUALIZATION_CNTL                                                0x0284\n#define cfgBIF_CFG_DEV0_RC_PCIE_LANE_5_EQUALIZATION_CNTL                                                0x0286\n#define cfgBIF_CFG_DEV0_RC_PCIE_LANE_6_EQUALIZATION_CNTL                                                0x0288\n#define cfgBIF_CFG_DEV0_RC_PCIE_LANE_7_EQUALIZATION_CNTL                                                0x028a\n#define cfgBIF_CFG_DEV0_RC_PCIE_LANE_8_EQUALIZATION_CNTL                                                0x028c\n#define cfgBIF_CFG_DEV0_RC_PCIE_LANE_9_EQUALIZATION_CNTL                                                0x028e\n#define cfgBIF_CFG_DEV0_RC_PCIE_LANE_10_EQUALIZATION_CNTL                                               0x0290\n#define cfgBIF_CFG_DEV0_RC_PCIE_LANE_11_EQUALIZATION_CNTL                                               0x0292\n#define cfgBIF_CFG_DEV0_RC_PCIE_LANE_12_EQUALIZATION_CNTL                                               0x0294\n#define cfgBIF_CFG_DEV0_RC_PCIE_LANE_13_EQUALIZATION_CNTL                                               0x0296\n#define cfgBIF_CFG_DEV0_RC_PCIE_LANE_14_EQUALIZATION_CNTL                                               0x0298\n#define cfgBIF_CFG_DEV0_RC_PCIE_LANE_15_EQUALIZATION_CNTL                                               0x029a\n#define cfgBIF_CFG_DEV0_RC_PCIE_ACS_ENH_CAP_LIST                                                        0x02a0\n#define cfgBIF_CFG_DEV0_RC_PCIE_ACS_CAP                                                                 0x02a4\n#define cfgBIF_CFG_DEV0_RC_PCIE_ACS_CNTL                                                                0x02a6\n#define cfgBIF_CFG_DEV0_RC_PCIE_DLF_ENH_CAP_LIST                                                        0x0400\n#define cfgBIF_CFG_DEV0_RC_DATA_LINK_FEATURE_CAP                                                        0x0404\n#define cfgBIF_CFG_DEV0_RC_DATA_LINK_FEATURE_STATUS                                                     0x0408\n#define cfgBIF_CFG_DEV0_RC_PCIE_PHY_16GT_ENH_CAP_LIST                                                   0x0410\n#define cfgBIF_CFG_DEV0_RC_LINK_CAP_16GT                                                                0x0414\n#define cfgBIF_CFG_DEV0_RC_LINK_CNTL_16GT                                                               0x0418\n#define cfgBIF_CFG_DEV0_RC_LINK_STATUS_16GT                                                             0x041c\n#define cfgBIF_CFG_DEV0_RC_LOCAL_PARITY_MISMATCH_STATUS_16GT                                            0x0420\n#define cfgBIF_CFG_DEV0_RC_RTM1_PARITY_MISMATCH_STATUS_16GT                                             0x0424\n#define cfgBIF_CFG_DEV0_RC_RTM2_PARITY_MISMATCH_STATUS_16GT                                             0x0428\n#define cfgBIF_CFG_DEV0_RC_LANE_0_EQUALIZATION_CNTL_16GT                                                0x0430\n#define cfgBIF_CFG_DEV0_RC_LANE_1_EQUALIZATION_CNTL_16GT                                                0x0431\n#define cfgBIF_CFG_DEV0_RC_LANE_2_EQUALIZATION_CNTL_16GT                                                0x0432\n#define cfgBIF_CFG_DEV0_RC_LANE_3_EQUALIZATION_CNTL_16GT                                                0x0433\n#define cfgBIF_CFG_DEV0_RC_LANE_4_EQUALIZATION_CNTL_16GT                                                0x0434\n#define cfgBIF_CFG_DEV0_RC_LANE_5_EQUALIZATION_CNTL_16GT                                                0x0435\n#define cfgBIF_CFG_DEV0_RC_LANE_6_EQUALIZATION_CNTL_16GT                                                0x0436\n#define cfgBIF_CFG_DEV0_RC_LANE_7_EQUALIZATION_CNTL_16GT                                                0x0437\n#define cfgBIF_CFG_DEV0_RC_LANE_8_EQUALIZATION_CNTL_16GT                                                0x0438\n#define cfgBIF_CFG_DEV0_RC_LANE_9_EQUALIZATION_CNTL_16GT                                                0x0439\n#define cfgBIF_CFG_DEV0_RC_LANE_10_EQUALIZATION_CNTL_16GT                                               0x043a\n#define cfgBIF_CFG_DEV0_RC_LANE_11_EQUALIZATION_CNTL_16GT                                               0x043b\n#define cfgBIF_CFG_DEV0_RC_LANE_12_EQUALIZATION_CNTL_16GT                                               0x043c\n#define cfgBIF_CFG_DEV0_RC_LANE_13_EQUALIZATION_CNTL_16GT                                               0x043d\n#define cfgBIF_CFG_DEV0_RC_LANE_14_EQUALIZATION_CNTL_16GT                                               0x043e\n#define cfgBIF_CFG_DEV0_RC_LANE_15_EQUALIZATION_CNTL_16GT                                               0x043f\n#define cfgBIF_CFG_DEV0_RC_PCIE_MARGINING_ENH_CAP_LIST                                                  0x0450\n#define cfgBIF_CFG_DEV0_RC_MARGINING_PORT_CAP                                                           0x0454\n#define cfgBIF_CFG_DEV0_RC_MARGINING_PORT_STATUS                                                        0x0456\n#define cfgBIF_CFG_DEV0_RC_LANE_0_MARGINING_LANE_CNTL                                                   0x0458\n#define cfgBIF_CFG_DEV0_RC_LANE_0_MARGINING_LANE_STATUS                                                 0x045a\n#define cfgBIF_CFG_DEV0_RC_LANE_1_MARGINING_LANE_CNTL                                                   0x045c\n#define cfgBIF_CFG_DEV0_RC_LANE_1_MARGINING_LANE_STATUS                                                 0x045e\n#define cfgBIF_CFG_DEV0_RC_LANE_2_MARGINING_LANE_CNTL                                                   0x0460\n#define cfgBIF_CFG_DEV0_RC_LANE_2_MARGINING_LANE_STATUS                                                 0x0462\n#define cfgBIF_CFG_DEV0_RC_LANE_3_MARGINING_LANE_CNTL                                                   0x0464\n#define cfgBIF_CFG_DEV0_RC_LANE_3_MARGINING_LANE_STATUS                                                 0x0466\n#define cfgBIF_CFG_DEV0_RC_LANE_4_MARGINING_LANE_CNTL                                                   0x0468\n#define cfgBIF_CFG_DEV0_RC_LANE_4_MARGINING_LANE_STATUS                                                 0x046a\n#define cfgBIF_CFG_DEV0_RC_LANE_5_MARGINING_LANE_CNTL                                                   0x046c\n#define cfgBIF_CFG_DEV0_RC_LANE_5_MARGINING_LANE_STATUS                                                 0x046e\n#define cfgBIF_CFG_DEV0_RC_LANE_6_MARGINING_LANE_CNTL                                                   0x0470\n#define cfgBIF_CFG_DEV0_RC_LANE_6_MARGINING_LANE_STATUS                                                 0x0472\n#define cfgBIF_CFG_DEV0_RC_LANE_7_MARGINING_LANE_CNTL                                                   0x0474\n#define cfgBIF_CFG_DEV0_RC_LANE_7_MARGINING_LANE_STATUS                                                 0x0476\n#define cfgBIF_CFG_DEV0_RC_LANE_8_MARGINING_LANE_CNTL                                                   0x0478\n#define cfgBIF_CFG_DEV0_RC_LANE_8_MARGINING_LANE_STATUS                                                 0x047a\n#define cfgBIF_CFG_DEV0_RC_LANE_9_MARGINING_LANE_CNTL                                                   0x047c\n#define cfgBIF_CFG_DEV0_RC_LANE_9_MARGINING_LANE_STATUS                                                 0x047e\n#define cfgBIF_CFG_DEV0_RC_LANE_10_MARGINING_LANE_CNTL                                                  0x0480\n#define cfgBIF_CFG_DEV0_RC_LANE_10_MARGINING_LANE_STATUS                                                0x0482\n#define cfgBIF_CFG_DEV0_RC_LANE_11_MARGINING_LANE_CNTL                                                  0x0484\n#define cfgBIF_CFG_DEV0_RC_LANE_11_MARGINING_LANE_STATUS                                                0x0486\n#define cfgBIF_CFG_DEV0_RC_LANE_12_MARGINING_LANE_CNTL                                                  0x0488\n#define cfgBIF_CFG_DEV0_RC_LANE_12_MARGINING_LANE_STATUS                                                0x048a\n#define cfgBIF_CFG_DEV0_RC_LANE_13_MARGINING_LANE_CNTL                                                  0x048c\n#define cfgBIF_CFG_DEV0_RC_LANE_13_MARGINING_LANE_STATUS                                                0x048e\n#define cfgBIF_CFG_DEV0_RC_LANE_14_MARGINING_LANE_CNTL                                                  0x0490\n#define cfgBIF_CFG_DEV0_RC_LANE_14_MARGINING_LANE_STATUS                                                0x0492\n#define cfgBIF_CFG_DEV0_RC_LANE_15_MARGINING_LANE_CNTL                                                  0x0494\n#define cfgBIF_CFG_DEV0_RC_LANE_15_MARGINING_LANE_STATUS                                                0x0496\n\n\n\n\n#define cfgBIF_CFG_DEV1_RC_VENDOR_ID                                                                    0x0000\n#define cfgBIF_CFG_DEV1_RC_DEVICE_ID                                                                    0x0002\n#define cfgBIF_CFG_DEV1_RC_COMMAND                                                                      0x0004\n#define cfgBIF_CFG_DEV1_RC_STATUS                                                                       0x0006\n#define cfgBIF_CFG_DEV1_RC_REVISION_ID                                                                  0x0008\n#define cfgBIF_CFG_DEV1_RC_PROG_INTERFACE                                                               0x0009\n#define cfgBIF_CFG_DEV1_RC_SUB_CLASS                                                                    0x000a\n#define cfgBIF_CFG_DEV1_RC_BASE_CLASS                                                                   0x000b\n#define cfgBIF_CFG_DEV1_RC_CACHE_LINE                                                                   0x000c\n#define cfgBIF_CFG_DEV1_RC_LATENCY                                                                      0x000d\n#define cfgBIF_CFG_DEV1_RC_HEADER                                                                       0x000e\n#define cfgBIF_CFG_DEV1_RC_BIST                                                                         0x000f\n#define cfgBIF_CFG_DEV1_RC_BASE_ADDR_1                                                                  0x0010\n#define cfgBIF_CFG_DEV1_RC_BASE_ADDR_2                                                                  0x0014\n#define cfgBIF_CFG_DEV1_RC_SUB_BUS_NUMBER_LATENCY                                                       0x0018\n#define cfgBIF_CFG_DEV1_RC_IO_BASE_LIMIT                                                                0x001c\n#define cfgBIF_CFG_DEV1_RC_SECONDARY_STATUS                                                             0x001e\n#define cfgBIF_CFG_DEV1_RC_MEM_BASE_LIMIT                                                               0x0020\n#define cfgBIF_CFG_DEV1_RC_PREF_BASE_LIMIT                                                              0x0024\n#define cfgBIF_CFG_DEV1_RC_PREF_BASE_UPPER                                                              0x0028\n#define cfgBIF_CFG_DEV1_RC_PREF_LIMIT_UPPER                                                             0x002c\n#define cfgBIF_CFG_DEV1_RC_IO_BASE_LIMIT_HI                                                             0x0030\n#define cfgBIF_CFG_DEV1_RC_CAP_PTR                                                                      0x0034\n#define cfgBIF_CFG_DEV1_RC_ROM_BASE_ADDR                                                                0x0038\n#define cfgBIF_CFG_DEV1_RC_INTERRUPT_LINE                                                               0x003c\n#define cfgBIF_CFG_DEV1_RC_INTERRUPT_PIN                                                                0x003d\n#define cfgBIF_CFG_DEV1_RC_IRQ_BRIDGE_CNTL                                                              0x003e\n#define cfgBIF_CFG_DEV1_RC_EXT_BRIDGE_CNTL                                                              0x0040\n#define cfgBIF_CFG_DEV1_RC_PMI_CAP_LIST                                                                 0x0050\n#define cfgBIF_CFG_DEV1_RC_PMI_CAP                                                                      0x0052\n#define cfgBIF_CFG_DEV1_RC_PMI_STATUS_CNTL                                                              0x0054\n#define cfgBIF_CFG_DEV1_RC_PCIE_CAP_LIST                                                                0x0058\n#define cfgBIF_CFG_DEV1_RC_PCIE_CAP                                                                     0x005a\n#define cfgBIF_CFG_DEV1_RC_DEVICE_CAP                                                                   0x005c\n#define cfgBIF_CFG_DEV1_RC_DEVICE_CNTL                                                                  0x0060\n#define cfgBIF_CFG_DEV1_RC_DEVICE_STATUS                                                                0x0062\n#define cfgBIF_CFG_DEV1_RC_LINK_CAP                                                                     0x0064\n#define cfgBIF_CFG_DEV1_RC_LINK_CNTL                                                                    0x0068\n#define cfgBIF_CFG_DEV1_RC_LINK_STATUS                                                                  0x006a\n#define cfgBIF_CFG_DEV1_RC_SLOT_CAP                                                                     0x006c\n#define cfgBIF_CFG_DEV1_RC_SLOT_CNTL                                                                    0x0070\n#define cfgBIF_CFG_DEV1_RC_SLOT_STATUS                                                                  0x0072\n#define cfgBIF_CFG_DEV1_RC_ROOT_CNTL                                                                    0x0074\n#define cfgBIF_CFG_DEV1_RC_ROOT_CAP                                                                     0x0076\n#define cfgBIF_CFG_DEV1_RC_ROOT_STATUS                                                                  0x0078\n#define cfgBIF_CFG_DEV1_RC_DEVICE_CAP2                                                                  0x007c\n#define cfgBIF_CFG_DEV1_RC_DEVICE_CNTL2                                                                 0x0080\n#define cfgBIF_CFG_DEV1_RC_DEVICE_STATUS2                                                               0x0082\n#define cfgBIF_CFG_DEV1_RC_LINK_CAP2                                                                    0x0084\n#define cfgBIF_CFG_DEV1_RC_LINK_CNTL2                                                                   0x0088\n#define cfgBIF_CFG_DEV1_RC_LINK_STATUS2                                                                 0x008a\n#define cfgBIF_CFG_DEV1_RC_SLOT_CAP2                                                                    0x008c\n#define cfgBIF_CFG_DEV1_RC_SLOT_CNTL2                                                                   0x0090\n#define cfgBIF_CFG_DEV1_RC_SLOT_STATUS2                                                                 0x0092\n#define cfgBIF_CFG_DEV1_RC_MSI_CAP_LIST                                                                 0x00a0\n#define cfgBIF_CFG_DEV1_RC_MSI_MSG_CNTL                                                                 0x00a2\n#define cfgBIF_CFG_DEV1_RC_MSI_MSG_ADDR_LO                                                              0x00a4\n#define cfgBIF_CFG_DEV1_RC_MSI_MSG_ADDR_HI                                                              0x00a8\n#define cfgBIF_CFG_DEV1_RC_MSI_MSG_DATA                                                                 0x00a8\n#define cfgBIF_CFG_DEV1_RC_MSI_EXT_MSG_DATA                                                             0x00aa\n#define cfgBIF_CFG_DEV1_RC_MSI_MSG_DATA_64                                                              0x00ac\n#define cfgBIF_CFG_DEV1_RC_MSI_EXT_MSG_DATA_64                                                          0x00ae\n#define cfgBIF_CFG_DEV1_RC_SSID_CAP_LIST                                                                0x00c0\n#define cfgBIF_CFG_DEV1_RC_SSID_CAP                                                                     0x00c4\n#define cfgBIF_CFG_DEV1_RC_MSI_MAP_CAP_LIST                                                             0x00c8\n#define cfgBIF_CFG_DEV1_RC_MSI_MAP_CAP                                                                  0x00ca\n#define cfgBIF_CFG_DEV1_RC_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                            0x0100\n#define cfgBIF_CFG_DEV1_RC_PCIE_VENDOR_SPECIFIC_HDR                                                     0x0104\n#define cfgBIF_CFG_DEV1_RC_PCIE_VENDOR_SPECIFIC1                                                        0x0108\n#define cfgBIF_CFG_DEV1_RC_PCIE_VENDOR_SPECIFIC2                                                        0x010c\n#define cfgBIF_CFG_DEV1_RC_PCIE_VC_ENH_CAP_LIST                                                         0x0110\n#define cfgBIF_CFG_DEV1_RC_PCIE_PORT_VC_CAP_REG1                                                        0x0114\n#define cfgBIF_CFG_DEV1_RC_PCIE_PORT_VC_CAP_REG2                                                        0x0118\n#define cfgBIF_CFG_DEV1_RC_PCIE_PORT_VC_CNTL                                                            0x011c\n#define cfgBIF_CFG_DEV1_RC_PCIE_PORT_VC_STATUS                                                          0x011e\n#define cfgBIF_CFG_DEV1_RC_PCIE_VC0_RESOURCE_CAP                                                        0x0120\n#define cfgBIF_CFG_DEV1_RC_PCIE_VC0_RESOURCE_CNTL                                                       0x0124\n#define cfgBIF_CFG_DEV1_RC_PCIE_VC0_RESOURCE_STATUS                                                     0x012a\n#define cfgBIF_CFG_DEV1_RC_PCIE_VC1_RESOURCE_CAP                                                        0x012c\n#define cfgBIF_CFG_DEV1_RC_PCIE_VC1_RESOURCE_CNTL                                                       0x0130\n#define cfgBIF_CFG_DEV1_RC_PCIE_VC1_RESOURCE_STATUS                                                     0x0136\n#define cfgBIF_CFG_DEV1_RC_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                             0x0140\n#define cfgBIF_CFG_DEV1_RC_PCIE_DEV_SERIAL_NUM_DW1                                                      0x0144\n#define cfgBIF_CFG_DEV1_RC_PCIE_DEV_SERIAL_NUM_DW2                                                      0x0148\n#define cfgBIF_CFG_DEV1_RC_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                                0x0150\n#define cfgBIF_CFG_DEV1_RC_PCIE_UNCORR_ERR_STATUS                                                       0x0154\n#define cfgBIF_CFG_DEV1_RC_PCIE_UNCORR_ERR_MASK                                                         0x0158\n#define cfgBIF_CFG_DEV1_RC_PCIE_UNCORR_ERR_SEVERITY                                                     0x015c\n#define cfgBIF_CFG_DEV1_RC_PCIE_CORR_ERR_STATUS                                                         0x0160\n#define cfgBIF_CFG_DEV1_RC_PCIE_CORR_ERR_MASK                                                           0x0164\n#define cfgBIF_CFG_DEV1_RC_PCIE_ADV_ERR_CAP_CNTL                                                        0x0168\n#define cfgBIF_CFG_DEV1_RC_PCIE_HDR_LOG0                                                                0x016c\n#define cfgBIF_CFG_DEV1_RC_PCIE_HDR_LOG1                                                                0x0170\n#define cfgBIF_CFG_DEV1_RC_PCIE_HDR_LOG2                                                                0x0174\n#define cfgBIF_CFG_DEV1_RC_PCIE_HDR_LOG3                                                                0x0178\n#define cfgBIF_CFG_DEV1_RC_PCIE_ROOT_ERR_CMD                                                            0x017c\n#define cfgBIF_CFG_DEV1_RC_PCIE_ROOT_ERR_STATUS                                                         0x0180\n#define cfgBIF_CFG_DEV1_RC_PCIE_ERR_SRC_ID                                                              0x0184\n#define cfgBIF_CFG_DEV1_RC_PCIE_TLP_PREFIX_LOG0                                                         0x0188\n#define cfgBIF_CFG_DEV1_RC_PCIE_TLP_PREFIX_LOG1                                                         0x018c\n#define cfgBIF_CFG_DEV1_RC_PCIE_TLP_PREFIX_LOG2                                                         0x0190\n#define cfgBIF_CFG_DEV1_RC_PCIE_TLP_PREFIX_LOG3                                                         0x0194\n#define cfgBIF_CFG_DEV1_RC_PCIE_SECONDARY_ENH_CAP_LIST                                                  0x0270\n#define cfgBIF_CFG_DEV1_RC_PCIE_LINK_CNTL3                                                              0x0274\n#define cfgBIF_CFG_DEV1_RC_PCIE_LANE_ERROR_STATUS                                                       0x0278\n#define cfgBIF_CFG_DEV1_RC_PCIE_LANE_0_EQUALIZATION_CNTL                                                0x027c\n#define cfgBIF_CFG_DEV1_RC_PCIE_LANE_1_EQUALIZATION_CNTL                                                0x027e\n#define cfgBIF_CFG_DEV1_RC_PCIE_LANE_2_EQUALIZATION_CNTL                                                0x0280\n#define cfgBIF_CFG_DEV1_RC_PCIE_LANE_3_EQUALIZATION_CNTL                                                0x0282\n#define cfgBIF_CFG_DEV1_RC_PCIE_LANE_4_EQUALIZATION_CNTL                                                0x0284\n#define cfgBIF_CFG_DEV1_RC_PCIE_LANE_5_EQUALIZATION_CNTL                                                0x0286\n#define cfgBIF_CFG_DEV1_RC_PCIE_LANE_6_EQUALIZATION_CNTL                                                0x0288\n#define cfgBIF_CFG_DEV1_RC_PCIE_LANE_7_EQUALIZATION_CNTL                                                0x028a\n#define cfgBIF_CFG_DEV1_RC_PCIE_LANE_8_EQUALIZATION_CNTL                                                0x028c\n#define cfgBIF_CFG_DEV1_RC_PCIE_LANE_9_EQUALIZATION_CNTL                                                0x028e\n#define cfgBIF_CFG_DEV1_RC_PCIE_LANE_10_EQUALIZATION_CNTL                                               0x0290\n#define cfgBIF_CFG_DEV1_RC_PCIE_LANE_11_EQUALIZATION_CNTL                                               0x0292\n#define cfgBIF_CFG_DEV1_RC_PCIE_LANE_12_EQUALIZATION_CNTL                                               0x0294\n#define cfgBIF_CFG_DEV1_RC_PCIE_LANE_13_EQUALIZATION_CNTL                                               0x0296\n#define cfgBIF_CFG_DEV1_RC_PCIE_LANE_14_EQUALIZATION_CNTL                                               0x0298\n#define cfgBIF_CFG_DEV1_RC_PCIE_LANE_15_EQUALIZATION_CNTL                                               0x029a\n#define cfgBIF_CFG_DEV1_RC_PCIE_ACS_ENH_CAP_LIST                                                        0x02a0\n#define cfgBIF_CFG_DEV1_RC_PCIE_ACS_CAP                                                                 0x02a4\n#define cfgBIF_CFG_DEV1_RC_PCIE_ACS_CNTL                                                                0x02a6\n#define cfgBIF_CFG_DEV1_RC_PCIE_DLF_ENH_CAP_LIST                                                        0x0400\n#define cfgBIF_CFG_DEV1_RC_DATA_LINK_FEATURE_CAP                                                        0x0404\n#define cfgBIF_CFG_DEV1_RC_DATA_LINK_FEATURE_STATUS                                                     0x0408\n#define cfgBIF_CFG_DEV1_RC_PCIE_PHY_16GT_ENH_CAP_LIST                                                   0x0410\n#define cfgBIF_CFG_DEV1_RC_LINK_CAP_16GT                                                                0x0414\n#define cfgBIF_CFG_DEV1_RC_LINK_CNTL_16GT                                                               0x0418\n#define cfgBIF_CFG_DEV1_RC_LINK_STATUS_16GT                                                             0x041c\n#define cfgBIF_CFG_DEV1_RC_LOCAL_PARITY_MISMATCH_STATUS_16GT                                            0x0420\n#define cfgBIF_CFG_DEV1_RC_RTM1_PARITY_MISMATCH_STATUS_16GT                                             0x0424\n#define cfgBIF_CFG_DEV1_RC_RTM2_PARITY_MISMATCH_STATUS_16GT                                             0x0428\n#define cfgBIF_CFG_DEV1_RC_LANE_0_EQUALIZATION_CNTL_16GT                                                0x0430\n#define cfgBIF_CFG_DEV1_RC_LANE_1_EQUALIZATION_CNTL_16GT                                                0x0431\n#define cfgBIF_CFG_DEV1_RC_LANE_2_EQUALIZATION_CNTL_16GT                                                0x0432\n#define cfgBIF_CFG_DEV1_RC_LANE_3_EQUALIZATION_CNTL_16GT                                                0x0433\n#define cfgBIF_CFG_DEV1_RC_LANE_4_EQUALIZATION_CNTL_16GT                                                0x0434\n#define cfgBIF_CFG_DEV1_RC_LANE_5_EQUALIZATION_CNTL_16GT                                                0x0435\n#define cfgBIF_CFG_DEV1_RC_LANE_6_EQUALIZATION_CNTL_16GT                                                0x0436\n#define cfgBIF_CFG_DEV1_RC_LANE_7_EQUALIZATION_CNTL_16GT                                                0x0437\n#define cfgBIF_CFG_DEV1_RC_LANE_8_EQUALIZATION_CNTL_16GT                                                0x0438\n#define cfgBIF_CFG_DEV1_RC_LANE_9_EQUALIZATION_CNTL_16GT                                                0x0439\n#define cfgBIF_CFG_DEV1_RC_LANE_10_EQUALIZATION_CNTL_16GT                                               0x043a\n#define cfgBIF_CFG_DEV1_RC_LANE_11_EQUALIZATION_CNTL_16GT                                               0x043b\n#define cfgBIF_CFG_DEV1_RC_LANE_12_EQUALIZATION_CNTL_16GT                                               0x043c\n#define cfgBIF_CFG_DEV1_RC_LANE_13_EQUALIZATION_CNTL_16GT                                               0x043d\n#define cfgBIF_CFG_DEV1_RC_LANE_14_EQUALIZATION_CNTL_16GT                                               0x043e\n#define cfgBIF_CFG_DEV1_RC_LANE_15_EQUALIZATION_CNTL_16GT                                               0x043f\n#define cfgBIF_CFG_DEV1_RC_PCIE_MARGINING_ENH_CAP_LIST                                                  0x0450\n#define cfgBIF_CFG_DEV1_RC_MARGINING_PORT_CAP                                                           0x0454\n#define cfgBIF_CFG_DEV1_RC_MARGINING_PORT_STATUS                                                        0x0456\n#define cfgBIF_CFG_DEV1_RC_LANE_0_MARGINING_LANE_CNTL                                                   0x0458\n#define cfgBIF_CFG_DEV1_RC_LANE_0_MARGINING_LANE_STATUS                                                 0x045a\n#define cfgBIF_CFG_DEV1_RC_LANE_1_MARGINING_LANE_CNTL                                                   0x045c\n#define cfgBIF_CFG_DEV1_RC_LANE_1_MARGINING_LANE_STATUS                                                 0x045e\n#define cfgBIF_CFG_DEV1_RC_LANE_2_MARGINING_LANE_CNTL                                                   0x0460\n#define cfgBIF_CFG_DEV1_RC_LANE_2_MARGINING_LANE_STATUS                                                 0x0462\n#define cfgBIF_CFG_DEV1_RC_LANE_3_MARGINING_LANE_CNTL                                                   0x0464\n#define cfgBIF_CFG_DEV1_RC_LANE_3_MARGINING_LANE_STATUS                                                 0x0466\n#define cfgBIF_CFG_DEV1_RC_LANE_4_MARGINING_LANE_CNTL                                                   0x0468\n#define cfgBIF_CFG_DEV1_RC_LANE_4_MARGINING_LANE_STATUS                                                 0x046a\n#define cfgBIF_CFG_DEV1_RC_LANE_5_MARGINING_LANE_CNTL                                                   0x046c\n#define cfgBIF_CFG_DEV1_RC_LANE_5_MARGINING_LANE_STATUS                                                 0x046e\n#define cfgBIF_CFG_DEV1_RC_LANE_6_MARGINING_LANE_CNTL                                                   0x0470\n#define cfgBIF_CFG_DEV1_RC_LANE_6_MARGINING_LANE_STATUS                                                 0x0472\n#define cfgBIF_CFG_DEV1_RC_LANE_7_MARGINING_LANE_CNTL                                                   0x0474\n#define cfgBIF_CFG_DEV1_RC_LANE_7_MARGINING_LANE_STATUS                                                 0x0476\n#define cfgBIF_CFG_DEV1_RC_LANE_8_MARGINING_LANE_CNTL                                                   0x0478\n#define cfgBIF_CFG_DEV1_RC_LANE_8_MARGINING_LANE_STATUS                                                 0x047a\n#define cfgBIF_CFG_DEV1_RC_LANE_9_MARGINING_LANE_CNTL                                                   0x047c\n#define cfgBIF_CFG_DEV1_RC_LANE_9_MARGINING_LANE_STATUS                                                 0x047e\n#define cfgBIF_CFG_DEV1_RC_LANE_10_MARGINING_LANE_CNTL                                                  0x0480\n#define cfgBIF_CFG_DEV1_RC_LANE_10_MARGINING_LANE_STATUS                                                0x0482\n#define cfgBIF_CFG_DEV1_RC_LANE_11_MARGINING_LANE_CNTL                                                  0x0484\n#define cfgBIF_CFG_DEV1_RC_LANE_11_MARGINING_LANE_STATUS                                                0x0486\n#define cfgBIF_CFG_DEV1_RC_LANE_12_MARGINING_LANE_CNTL                                                  0x0488\n#define cfgBIF_CFG_DEV1_RC_LANE_12_MARGINING_LANE_STATUS                                                0x048a\n#define cfgBIF_CFG_DEV1_RC_LANE_13_MARGINING_LANE_CNTL                                                  0x048c\n#define cfgBIF_CFG_DEV1_RC_LANE_13_MARGINING_LANE_STATUS                                                0x048e\n#define cfgBIF_CFG_DEV1_RC_LANE_14_MARGINING_LANE_CNTL                                                  0x0490\n#define cfgBIF_CFG_DEV1_RC_LANE_14_MARGINING_LANE_STATUS                                                0x0492\n#define cfgBIF_CFG_DEV1_RC_LANE_15_MARGINING_LANE_CNTL                                                  0x0494\n#define cfgBIF_CFG_DEV1_RC_LANE_15_MARGINING_LANE_STATUS                                                0x0496\n\n\n\n\n#define cfgBIF_CFG_DEV2_RC_SUB_BUS_NUMBER_LATENCY                                                       0x0018\n#define cfgBIF_CFG_DEV2_RC_IO_BASE_LIMIT                                                                0x001c\n#define cfgBIF_CFG_DEV2_RC_SECONDARY_STATUS                                                             0x001e\n#define cfgBIF_CFG_DEV2_RC_MEM_BASE_LIMIT                                                               0x0020\n#define cfgBIF_CFG_DEV2_RC_PREF_BASE_LIMIT                                                              0x0024\n#define cfgBIF_CFG_DEV2_RC_PREF_BASE_UPPER                                                              0x0028\n#define cfgBIF_CFG_DEV2_RC_PREF_LIMIT_UPPER                                                             0x002c\n#define cfgBIF_CFG_DEV2_RC_IO_BASE_LIMIT_HI                                                             0x0030\n#define cfgBIF_CFG_DEV2_RC_IRQ_BRIDGE_CNTL                                                              0x003e\n#define cfgBIF_CFG_DEV2_RC_SLOT_CAP                                                                     0x006c\n#define cfgBIF_CFG_DEV2_RC_SLOT_CNTL                                                                    0x0070\n#define cfgBIF_CFG_DEV2_RC_SLOT_STATUS                                                                  0x0072\n#define cfgBIF_CFG_DEV2_RC_SLOT_CAP2                                                                    0x008c\n#define cfgBIF_CFG_DEV2_RC_SLOT_CNTL2                                                                   0x0090\n#define cfgBIF_CFG_DEV2_RC_SLOT_STATUS2                                                                 0x0092\n#define cfgBIF_CFG_DEV2_RC_SSID_CAP_LIST                                                                0x00c0\n#define cfgBIF_CFG_DEV2_RC_SSID_CAP                                                                     0x00c4\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF0_VENDOR_ID                                                                  0x0000\n#define cfgBIF_CFG_DEV0_EPF0_DEVICE_ID                                                                  0x0002\n#define cfgBIF_CFG_DEV0_EPF0_COMMAND                                                                    0x0004\n#define cfgBIF_CFG_DEV0_EPF0_STATUS                                                                     0x0006\n#define cfgBIF_CFG_DEV0_EPF0_REVISION_ID                                                                0x0008\n#define cfgBIF_CFG_DEV0_EPF0_PROG_INTERFACE                                                             0x0009\n#define cfgBIF_CFG_DEV0_EPF0_SUB_CLASS                                                                  0x000a\n#define cfgBIF_CFG_DEV0_EPF0_BASE_CLASS                                                                 0x000b\n#define cfgBIF_CFG_DEV0_EPF0_CACHE_LINE                                                                 0x000c\n#define cfgBIF_CFG_DEV0_EPF0_LATENCY                                                                    0x000d\n#define cfgBIF_CFG_DEV0_EPF0_HEADER                                                                     0x000e\n#define cfgBIF_CFG_DEV0_EPF0_BIST                                                                       0x000f\n#define cfgBIF_CFG_DEV0_EPF0_BASE_ADDR_1                                                                0x0010\n#define cfgBIF_CFG_DEV0_EPF0_BASE_ADDR_2                                                                0x0014\n#define cfgBIF_CFG_DEV0_EPF0_BASE_ADDR_3                                                                0x0018\n#define cfgBIF_CFG_DEV0_EPF0_BASE_ADDR_4                                                                0x001c\n#define cfgBIF_CFG_DEV0_EPF0_BASE_ADDR_5                                                                0x0020\n#define cfgBIF_CFG_DEV0_EPF0_BASE_ADDR_6                                                                0x0024\n#define cfgBIF_CFG_DEV0_EPF0_CARDBUS_CIS_PTR                                                            0x0028\n#define cfgBIF_CFG_DEV0_EPF0_ADAPTER_ID                                                                 0x002c\n#define cfgBIF_CFG_DEV0_EPF0_ROM_BASE_ADDR                                                              0x0030\n#define cfgBIF_CFG_DEV0_EPF0_CAP_PTR                                                                    0x0034\n#define cfgBIF_CFG_DEV0_EPF0_INTERRUPT_LINE                                                             0x003c\n#define cfgBIF_CFG_DEV0_EPF0_INTERRUPT_PIN                                                              0x003d\n#define cfgBIF_CFG_DEV0_EPF0_MIN_GRANT                                                                  0x003e\n#define cfgBIF_CFG_DEV0_EPF0_MAX_LATENCY                                                                0x003f\n#define cfgBIF_CFG_DEV0_EPF0_VENDOR_CAP_LIST                                                            0x0048\n#define cfgBIF_CFG_DEV0_EPF0_ADAPTER_ID_W                                                               0x004c\n#define cfgBIF_CFG_DEV0_EPF0_PMI_CAP_LIST                                                               0x0050\n#define cfgBIF_CFG_DEV0_EPF0_PMI_CAP                                                                    0x0052\n#define cfgBIF_CFG_DEV0_EPF0_PMI_STATUS_CNTL                                                            0x0054\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_CAP_LIST                                                              0x0064\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_CAP                                                                   0x0066\n#define cfgBIF_CFG_DEV0_EPF0_DEVICE_CAP                                                                 0x0068\n#define cfgBIF_CFG_DEV0_EPF0_DEVICE_CNTL                                                                0x006c\n#define cfgBIF_CFG_DEV0_EPF0_DEVICE_STATUS                                                              0x006e\n#define cfgBIF_CFG_DEV0_EPF0_LINK_CAP                                                                   0x0070\n#define cfgBIF_CFG_DEV0_EPF0_LINK_CNTL                                                                  0x0074\n#define cfgBIF_CFG_DEV0_EPF0_LINK_STATUS                                                                0x0076\n#define cfgBIF_CFG_DEV0_EPF0_DEVICE_CAP2                                                                0x0088\n#define cfgBIF_CFG_DEV0_EPF0_DEVICE_CNTL2                                                               0x008c\n#define cfgBIF_CFG_DEV0_EPF0_DEVICE_STATUS2                                                             0x008e\n#define cfgBIF_CFG_DEV0_EPF0_LINK_CAP2                                                                  0x0090\n#define cfgBIF_CFG_DEV0_EPF0_LINK_CNTL2                                                                 0x0094\n#define cfgBIF_CFG_DEV0_EPF0_LINK_STATUS2                                                               0x0096\n#define cfgBIF_CFG_DEV0_EPF0_MSI_CAP_LIST                                                               0x00a0\n#define cfgBIF_CFG_DEV0_EPF0_MSI_MSG_CNTL                                                               0x00a2\n#define cfgBIF_CFG_DEV0_EPF0_MSI_MSG_ADDR_LO                                                            0x00a4\n#define cfgBIF_CFG_DEV0_EPF0_MSI_MSG_ADDR_HI                                                            0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_MSI_MSG_DATA                                                               0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_MSI_EXT_MSG_DATA                                                           0x00aa\n#define cfgBIF_CFG_DEV0_EPF0_MSI_MASK                                                                   0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_MSI_MSG_DATA_64                                                            0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_MSI_EXT_MSG_DATA_64                                                        0x00ae\n#define cfgBIF_CFG_DEV0_EPF0_MSI_MASK_64                                                                0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_MSI_PENDING                                                                0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_MSI_PENDING_64                                                             0x00b4\n#define cfgBIF_CFG_DEV0_EPF0_MSIX_CAP_LIST                                                              0x00c0\n#define cfgBIF_CFG_DEV0_EPF0_MSIX_MSG_CNTL                                                              0x00c2\n#define cfgBIF_CFG_DEV0_EPF0_MSIX_TABLE                                                                 0x00c4\n#define cfgBIF_CFG_DEV0_EPF0_MSIX_PBA                                                                   0x00c8\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                          0x0100\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR                                                   0x0104\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC1                                                      0x0108\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC2                                                      0x010c\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_VC_ENH_CAP_LIST                                                       0x0110\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_PORT_VC_CAP_REG1                                                      0x0114\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_PORT_VC_CAP_REG2                                                      0x0118\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_PORT_VC_CNTL                                                          0x011c\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_PORT_VC_STATUS                                                        0x011e\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_VC0_RESOURCE_CAP                                                      0x0120\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_VC0_RESOURCE_CNTL                                                     0x0124\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_VC0_RESOURCE_STATUS                                                   0x012a\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_VC1_RESOURCE_CAP                                                      0x012c\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_VC1_RESOURCE_CNTL                                                     0x0130\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_VC1_RESOURCE_STATUS                                                   0x0136\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                           0x0140\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_DEV_SERIAL_NUM_DW1                                                    0x0144\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_DEV_SERIAL_NUM_DW2                                                    0x0148\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                              0x0150\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_UNCORR_ERR_STATUS                                                     0x0154\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_UNCORR_ERR_MASK                                                       0x0158\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_UNCORR_ERR_SEVERITY                                                   0x015c\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_CORR_ERR_STATUS                                                       0x0160\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_CORR_ERR_MASK                                                         0x0164\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_ADV_ERR_CAP_CNTL                                                      0x0168\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_HDR_LOG0                                                              0x016c\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_HDR_LOG1                                                              0x0170\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_HDR_LOG2                                                              0x0174\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_HDR_LOG3                                                              0x0178\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_TLP_PREFIX_LOG0                                                       0x0188\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_TLP_PREFIX_LOG1                                                       0x018c\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_TLP_PREFIX_LOG2                                                       0x0190\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_TLP_PREFIX_LOG3                                                       0x0194\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_BAR_ENH_CAP_LIST                                                      0x0200\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_BAR1_CAP                                                              0x0204\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_BAR1_CNTL                                                             0x0208\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_BAR2_CAP                                                              0x020c\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_BAR2_CNTL                                                             0x0210\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_BAR3_CAP                                                              0x0214\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_BAR3_CNTL                                                             0x0218\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_BAR4_CAP                                                              0x021c\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_BAR4_CNTL                                                             0x0220\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_BAR5_CAP                                                              0x0224\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_BAR5_CNTL                                                             0x0228\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_BAR6_CAP                                                              0x022c\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_BAR6_CNTL                                                             0x0230\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_PWR_BUDGET_ENH_CAP_LIST                                               0x0240\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_PWR_BUDGET_DATA_SELECT                                                0x0244\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_PWR_BUDGET_DATA                                                       0x0248\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_PWR_BUDGET_CAP                                                        0x024c\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_DPA_ENH_CAP_LIST                                                      0x0250\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_DPA_CAP                                                               0x0254\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_DPA_LATENCY_INDICATOR                                                 0x0258\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_DPA_STATUS                                                            0x025c\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_DPA_CNTL                                                              0x025e\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_DPA_SUBSTATE_PWR_ALLOC_0                                              0x0260\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_DPA_SUBSTATE_PWR_ALLOC_1                                              0x0261\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_DPA_SUBSTATE_PWR_ALLOC_2                                              0x0262\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_DPA_SUBSTATE_PWR_ALLOC_3                                              0x0263\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_DPA_SUBSTATE_PWR_ALLOC_4                                              0x0264\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_DPA_SUBSTATE_PWR_ALLOC_5                                              0x0265\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_DPA_SUBSTATE_PWR_ALLOC_6                                              0x0266\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_DPA_SUBSTATE_PWR_ALLOC_7                                              0x0267\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_SECONDARY_ENH_CAP_LIST                                                0x0270\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_LINK_CNTL3                                                            0x0274\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_LANE_ERROR_STATUS                                                     0x0278\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_LANE_0_EQUALIZATION_CNTL                                              0x027c\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_LANE_1_EQUALIZATION_CNTL                                              0x027e\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_LANE_2_EQUALIZATION_CNTL                                              0x0280\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_LANE_3_EQUALIZATION_CNTL                                              0x0282\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_LANE_4_EQUALIZATION_CNTL                                              0x0284\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_LANE_5_EQUALIZATION_CNTL                                              0x0286\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_LANE_6_EQUALIZATION_CNTL                                              0x0288\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_LANE_7_EQUALIZATION_CNTL                                              0x028a\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_LANE_8_EQUALIZATION_CNTL                                              0x028c\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_LANE_9_EQUALIZATION_CNTL                                              0x028e\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_LANE_10_EQUALIZATION_CNTL                                             0x0290\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_LANE_11_EQUALIZATION_CNTL                                             0x0292\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_LANE_12_EQUALIZATION_CNTL                                             0x0294\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_LANE_13_EQUALIZATION_CNTL                                             0x0296\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_LANE_14_EQUALIZATION_CNTL                                             0x0298\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_LANE_15_EQUALIZATION_CNTL                                             0x029a\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_ACS_ENH_CAP_LIST                                                      0x02a0\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_ACS_CAP                                                               0x02a4\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_ACS_CNTL                                                              0x02a6\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_ATS_ENH_CAP_LIST                                                      0x02b0\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_ATS_CAP                                                               0x02b4\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_ATS_CNTL                                                              0x02b6\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_PAGE_REQ_ENH_CAP_LIST                                                 0x02c0\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_PAGE_REQ_CNTL                                                         0x02c4\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_PAGE_REQ_STATUS                                                       0x02c6\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_OUTSTAND_PAGE_REQ_CAPACITY                                            0x02c8\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_OUTSTAND_PAGE_REQ_ALLOC                                               0x02cc\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_PASID_ENH_CAP_LIST                                                    0x02d0\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_PASID_CAP                                                             0x02d4\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_PASID_CNTL                                                            0x02d6\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_MC_ENH_CAP_LIST                                                       0x02f0\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_MC_CAP                                                                0x02f4\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_MC_CNTL                                                               0x02f6\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_MC_ADDR0                                                              0x02f8\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_MC_ADDR1                                                              0x02fc\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_MC_RCV0                                                               0x0300\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_MC_RCV1                                                               0x0304\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_MC_BLOCK_ALL0                                                         0x0308\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_MC_BLOCK_ALL1                                                         0x030c\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_MC_BLOCK_UNTRANSLATED_0                                               0x0310\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_MC_BLOCK_UNTRANSLATED_1                                               0x0314\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_LTR_ENH_CAP_LIST                                                      0x0320\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_LTR_CAP                                                               0x0324\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_ARI_ENH_CAP_LIST                                                      0x0328\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_ARI_CAP                                                               0x032c\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_ARI_CNTL                                                              0x032e\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_SRIOV_ENH_CAP_LIST                                                    0x0330\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_SRIOV_CAP                                                             0x0334\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_SRIOV_CONTROL                                                         0x0338\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_SRIOV_STATUS                                                          0x033a\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_SRIOV_INITIAL_VFS                                                     0x033c\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_SRIOV_TOTAL_VFS                                                       0x033e\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_SRIOV_NUM_VFS                                                         0x0340\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_SRIOV_FUNC_DEP_LINK                                                   0x0342\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_SRIOV_FIRST_VF_OFFSET                                                 0x0344\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_SRIOV_VF_STRIDE                                                       0x0346\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_SRIOV_VF_DEVICE_ID                                                    0x034a\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_SRIOV_SUPPORTED_PAGE_SIZE                                             0x034c\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_SRIOV_SYSTEM_PAGE_SIZE                                                0x0350\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_SRIOV_VF_BASE_ADDR_0                                                  0x0354\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_SRIOV_VF_BASE_ADDR_1                                                  0x0358\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_SRIOV_VF_BASE_ADDR_2                                                  0x035c\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_SRIOV_VF_BASE_ADDR_3                                                  0x0360\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_SRIOV_VF_BASE_ADDR_4                                                  0x0364\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_SRIOV_VF_BASE_ADDR_5                                                  0x0368\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_SRIOV_VF_MIGRATION_STATE_ARRAY_OFFSET                                 0x036c\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_DLF_ENH_CAP_LIST                                                      0x0400\n#define cfgBIF_CFG_DEV0_EPF0_DATA_LINK_FEATURE_CAP                                                      0x0404\n#define cfgBIF_CFG_DEV0_EPF0_DATA_LINK_FEATURE_STATUS                                                   0x0408\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_PHY_16GT_ENH_CAP_LIST                                                 0x0410\n#define cfgBIF_CFG_DEV0_EPF0_LINK_CAP_16GT                                                              0x0414\n#define cfgBIF_CFG_DEV0_EPF0_LINK_CNTL_16GT                                                             0x0418\n#define cfgBIF_CFG_DEV0_EPF0_LINK_STATUS_16GT                                                           0x041c\n#define cfgBIF_CFG_DEV0_EPF0_LOCAL_PARITY_MISMATCH_STATUS_16GT                                          0x0420\n#define cfgBIF_CFG_DEV0_EPF0_RTM1_PARITY_MISMATCH_STATUS_16GT                                           0x0424\n#define cfgBIF_CFG_DEV0_EPF0_RTM2_PARITY_MISMATCH_STATUS_16GT                                           0x0428\n#define cfgBIF_CFG_DEV0_EPF0_LANE_0_EQUALIZATION_CNTL_16GT                                              0x0430\n#define cfgBIF_CFG_DEV0_EPF0_LANE_1_EQUALIZATION_CNTL_16GT                                              0x0431\n#define cfgBIF_CFG_DEV0_EPF0_LANE_2_EQUALIZATION_CNTL_16GT                                              0x0432\n#define cfgBIF_CFG_DEV0_EPF0_LANE_3_EQUALIZATION_CNTL_16GT                                              0x0433\n#define cfgBIF_CFG_DEV0_EPF0_LANE_4_EQUALIZATION_CNTL_16GT                                              0x0434\n#define cfgBIF_CFG_DEV0_EPF0_LANE_5_EQUALIZATION_CNTL_16GT                                              0x0435\n#define cfgBIF_CFG_DEV0_EPF0_LANE_6_EQUALIZATION_CNTL_16GT                                              0x0436\n#define cfgBIF_CFG_DEV0_EPF0_LANE_7_EQUALIZATION_CNTL_16GT                                              0x0437\n#define cfgBIF_CFG_DEV0_EPF0_LANE_8_EQUALIZATION_CNTL_16GT                                              0x0438\n#define cfgBIF_CFG_DEV0_EPF0_LANE_9_EQUALIZATION_CNTL_16GT                                              0x0439\n#define cfgBIF_CFG_DEV0_EPF0_LANE_10_EQUALIZATION_CNTL_16GT                                             0x043a\n#define cfgBIF_CFG_DEV0_EPF0_LANE_11_EQUALIZATION_CNTL_16GT                                             0x043b\n#define cfgBIF_CFG_DEV0_EPF0_LANE_12_EQUALIZATION_CNTL_16GT                                             0x043c\n#define cfgBIF_CFG_DEV0_EPF0_LANE_13_EQUALIZATION_CNTL_16GT                                             0x043d\n#define cfgBIF_CFG_DEV0_EPF0_LANE_14_EQUALIZATION_CNTL_16GT                                             0x043e\n#define cfgBIF_CFG_DEV0_EPF0_LANE_15_EQUALIZATION_CNTL_16GT                                             0x043f\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_MARGINING_ENH_CAP_LIST                                                0x0450\n#define cfgBIF_CFG_DEV0_EPF0_MARGINING_PORT_CAP                                                         0x0454\n#define cfgBIF_CFG_DEV0_EPF0_MARGINING_PORT_STATUS                                                      0x0456\n#define cfgBIF_CFG_DEV0_EPF0_LANE_0_MARGINING_LANE_CNTL                                                 0x0458\n#define cfgBIF_CFG_DEV0_EPF0_LANE_0_MARGINING_LANE_STATUS                                               0x045a\n#define cfgBIF_CFG_DEV0_EPF0_LANE_1_MARGINING_LANE_CNTL                                                 0x045c\n#define cfgBIF_CFG_DEV0_EPF0_LANE_1_MARGINING_LANE_STATUS                                               0x045e\n#define cfgBIF_CFG_DEV0_EPF0_LANE_2_MARGINING_LANE_CNTL                                                 0x0460\n#define cfgBIF_CFG_DEV0_EPF0_LANE_2_MARGINING_LANE_STATUS                                               0x0462\n#define cfgBIF_CFG_DEV0_EPF0_LANE_3_MARGINING_LANE_CNTL                                                 0x0464\n#define cfgBIF_CFG_DEV0_EPF0_LANE_3_MARGINING_LANE_STATUS                                               0x0466\n#define cfgBIF_CFG_DEV0_EPF0_LANE_4_MARGINING_LANE_CNTL                                                 0x0468\n#define cfgBIF_CFG_DEV0_EPF0_LANE_4_MARGINING_LANE_STATUS                                               0x046a\n#define cfgBIF_CFG_DEV0_EPF0_LANE_5_MARGINING_LANE_CNTL                                                 0x046c\n#define cfgBIF_CFG_DEV0_EPF0_LANE_5_MARGINING_LANE_STATUS                                               0x046e\n#define cfgBIF_CFG_DEV0_EPF0_LANE_6_MARGINING_LANE_CNTL                                                 0x0470\n#define cfgBIF_CFG_DEV0_EPF0_LANE_6_MARGINING_LANE_STATUS                                               0x0472\n#define cfgBIF_CFG_DEV0_EPF0_LANE_7_MARGINING_LANE_CNTL                                                 0x0474\n#define cfgBIF_CFG_DEV0_EPF0_LANE_7_MARGINING_LANE_STATUS                                               0x0476\n#define cfgBIF_CFG_DEV0_EPF0_LANE_8_MARGINING_LANE_CNTL                                                 0x0478\n#define cfgBIF_CFG_DEV0_EPF0_LANE_8_MARGINING_LANE_STATUS                                               0x047a\n#define cfgBIF_CFG_DEV0_EPF0_LANE_9_MARGINING_LANE_CNTL                                                 0x047c\n#define cfgBIF_CFG_DEV0_EPF0_LANE_9_MARGINING_LANE_STATUS                                               0x047e\n#define cfgBIF_CFG_DEV0_EPF0_LANE_10_MARGINING_LANE_CNTL                                                0x0480\n#define cfgBIF_CFG_DEV0_EPF0_LANE_10_MARGINING_LANE_STATUS                                              0x0482\n#define cfgBIF_CFG_DEV0_EPF0_LANE_11_MARGINING_LANE_CNTL                                                0x0484\n#define cfgBIF_CFG_DEV0_EPF0_LANE_11_MARGINING_LANE_STATUS                                              0x0486\n#define cfgBIF_CFG_DEV0_EPF0_LANE_12_MARGINING_LANE_CNTL                                                0x0488\n#define cfgBIF_CFG_DEV0_EPF0_LANE_12_MARGINING_LANE_STATUS                                              0x048a\n#define cfgBIF_CFG_DEV0_EPF0_LANE_13_MARGINING_LANE_CNTL                                                0x048c\n#define cfgBIF_CFG_DEV0_EPF0_LANE_13_MARGINING_LANE_STATUS                                              0x048e\n#define cfgBIF_CFG_DEV0_EPF0_LANE_14_MARGINING_LANE_CNTL                                                0x0490\n#define cfgBIF_CFG_DEV0_EPF0_LANE_14_MARGINING_LANE_STATUS                                              0x0492\n#define cfgBIF_CFG_DEV0_EPF0_LANE_15_MARGINING_LANE_CNTL                                                0x0494\n#define cfgBIF_CFG_DEV0_EPF0_LANE_15_MARGINING_LANE_STATUS                                              0x0496\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_VF_RESIZE_BAR_ENH_CAP_LIST                                            0x04c0\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_VF_RESIZE_BAR1_CAP                                                    0x04c4\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_VF_RESIZE_BAR1_CNTL                                                   0x04c8\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_VF_RESIZE_BAR2_CAP                                                    0x04cc\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_VF_RESIZE_BAR2_CNTL                                                   0x04d0\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_VF_RESIZE_BAR3_CAP                                                    0x04d4\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_VF_RESIZE_BAR3_CNTL                                                   0x04d8\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_VF_RESIZE_BAR4_CAP                                                    0x04dc\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_VF_RESIZE_BAR4_CNTL                                                   0x04e0\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_VF_RESIZE_BAR5_CAP                                                    0x04e4\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_VF_RESIZE_BAR5_CNTL                                                   0x04e8\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_VF_RESIZE_BAR6_CAP                                                    0x04ec\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_VF_RESIZE_BAR6_CNTL                                                   0x04f0\n#define cfgPCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_GPUIOV                                                     0x0580\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV                                                              0x0584\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_SRIOV_SHADOW                                                 0x0588\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_INTR_ENABLE                                                  0x058c\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_INTR_STATUS                                                  0x0590\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_RESET_CONTROL                                                0x0594\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_HVVM_MBOX_DW0                                                0x0598\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_HVVM_MBOX_DW1                                                0x059c\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_HVVM_MBOX_DW2                                                0x05a0\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_CONTEXT                                                      0x05a4\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_TOTAL_FB                                                     0x05a8\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_OFFSETS                                                      0x05ac\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_REGION                                                       0x05b0\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_P2P_OVER_XGMI_ENABLE                                         0x05b4\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF0_FB                                                       0x05b8\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF1_FB                                                       0x05bc\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF2_FB                                                       0x05c0\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF3_FB                                                       0x05c4\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF4_FB                                                       0x05c8\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF5_FB                                                       0x05cc\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF6_FB                                                       0x05d0\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF7_FB                                                       0x05d4\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF8_FB                                                       0x05d8\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF9_FB                                                       0x05dc\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF10_FB                                                      0x05e0\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF11_FB                                                      0x05e4\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF12_FB                                                      0x05e8\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF13_FB                                                      0x05ec\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF14_FB                                                      0x05f0\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF15_FB                                                      0x05f4\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF16_FB                                                      0x05f8\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF17_FB                                                      0x05fc\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF18_FB                                                      0x0600\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF19_FB                                                      0x0604\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF20_FB                                                      0x0608\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF21_FB                                                      0x060c\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF22_FB                                                      0x0610\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF23_FB                                                      0x0614\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF24_FB                                                      0x0618\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF25_FB                                                      0x061c\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF26_FB                                                      0x0620\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF27_FB                                                      0x0624\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF28_FB                                                      0x0628\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF29_FB                                                      0x062c\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF30_FB                                                      0x0630\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW0                                                   0x0640\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW1                                                   0x0644\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW2                                                   0x0648\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW3                                                   0x064c\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW4                                                   0x0650\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW5                                                   0x0654\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW6                                                   0x0658\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW7                                                   0x065c\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW8                                                   0x0660\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW0                                                   0x0670\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW1                                                   0x0674\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW2                                                   0x0678\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW3                                                   0x067c\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW4                                                   0x0680\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW5                                                   0x0684\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW6                                                   0x0688\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW7                                                   0x068c\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW8                                                   0x0690\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW0                                                   0x06a0\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW1                                                   0x06a4\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW2                                                   0x06a8\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW3                                                   0x06ac\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW4                                                   0x06b0\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW5                                                   0x06b4\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW6                                                   0x06b8\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW7                                                   0x06bc\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW8                                                   0x06c0\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW0                                                  0x06d0\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW1                                                  0x06d4\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW2                                                  0x06d8\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW3                                                  0x06dc\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW4                                                  0x06e0\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW5                                                  0x06e4\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW6                                                  0x06e8\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW7                                                  0x06ec\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW8                                                  0x06f0\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF1_VENDOR_ID                                                                  0x0000\n#define cfgBIF_CFG_DEV0_EPF1_DEVICE_ID                                                                  0x0002\n#define cfgBIF_CFG_DEV0_EPF1_COMMAND                                                                    0x0004\n#define cfgBIF_CFG_DEV0_EPF1_STATUS                                                                     0x0006\n#define cfgBIF_CFG_DEV0_EPF1_REVISION_ID                                                                0x0008\n#define cfgBIF_CFG_DEV0_EPF1_PROG_INTERFACE                                                             0x0009\n#define cfgBIF_CFG_DEV0_EPF1_SUB_CLASS                                                                  0x000a\n#define cfgBIF_CFG_DEV0_EPF1_BASE_CLASS                                                                 0x000b\n#define cfgBIF_CFG_DEV0_EPF1_CACHE_LINE                                                                 0x000c\n#define cfgBIF_CFG_DEV0_EPF1_LATENCY                                                                    0x000d\n#define cfgBIF_CFG_DEV0_EPF1_HEADER                                                                     0x000e\n#define cfgBIF_CFG_DEV0_EPF1_BIST                                                                       0x000f\n#define cfgBIF_CFG_DEV0_EPF1_BASE_ADDR_1                                                                0x0010\n#define cfgBIF_CFG_DEV0_EPF1_BASE_ADDR_2                                                                0x0014\n#define cfgBIF_CFG_DEV0_EPF1_BASE_ADDR_3                                                                0x0018\n#define cfgBIF_CFG_DEV0_EPF1_BASE_ADDR_4                                                                0x001c\n#define cfgBIF_CFG_DEV0_EPF1_BASE_ADDR_5                                                                0x0020\n#define cfgBIF_CFG_DEV0_EPF1_BASE_ADDR_6                                                                0x0024\n#define cfgBIF_CFG_DEV0_EPF1_CARDBUS_CIS_PTR                                                            0x0028\n#define cfgBIF_CFG_DEV0_EPF1_ADAPTER_ID                                                                 0x002c\n#define cfgBIF_CFG_DEV0_EPF1_ROM_BASE_ADDR                                                              0x0030\n#define cfgBIF_CFG_DEV0_EPF1_CAP_PTR                                                                    0x0034\n#define cfgBIF_CFG_DEV0_EPF1_INTERRUPT_LINE                                                             0x003c\n#define cfgBIF_CFG_DEV0_EPF1_INTERRUPT_PIN                                                              0x003d\n#define cfgBIF_CFG_DEV0_EPF1_MIN_GRANT                                                                  0x003e\n#define cfgBIF_CFG_DEV0_EPF1_MAX_LATENCY                                                                0x003f\n#define cfgBIF_CFG_DEV0_EPF1_VENDOR_CAP_LIST                                                            0x0048\n#define cfgBIF_CFG_DEV0_EPF1_ADAPTER_ID_W                                                               0x004c\n#define cfgBIF_CFG_DEV0_EPF1_PMI_CAP_LIST                                                               0x0050\n#define cfgBIF_CFG_DEV0_EPF1_PMI_CAP                                                                    0x0052\n#define cfgBIF_CFG_DEV0_EPF1_PMI_STATUS_CNTL                                                            0x0054\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_CAP_LIST                                                              0x0064\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_CAP                                                                   0x0066\n#define cfgBIF_CFG_DEV0_EPF1_DEVICE_CAP                                                                 0x0068\n#define cfgBIF_CFG_DEV0_EPF1_DEVICE_CNTL                                                                0x006c\n#define cfgBIF_CFG_DEV0_EPF1_DEVICE_STATUS                                                              0x006e\n#define cfgBIF_CFG_DEV0_EPF1_LINK_CAP                                                                   0x0070\n#define cfgBIF_CFG_DEV0_EPF1_LINK_CNTL                                                                  0x0074\n#define cfgBIF_CFG_DEV0_EPF1_LINK_STATUS                                                                0x0076\n#define cfgBIF_CFG_DEV0_EPF1_DEVICE_CAP2                                                                0x0088\n#define cfgBIF_CFG_DEV0_EPF1_DEVICE_CNTL2                                                               0x008c\n#define cfgBIF_CFG_DEV0_EPF1_DEVICE_STATUS2                                                             0x008e\n#define cfgBIF_CFG_DEV0_EPF1_LINK_CAP2                                                                  0x0090\n#define cfgBIF_CFG_DEV0_EPF1_LINK_CNTL2                                                                 0x0094\n#define cfgBIF_CFG_DEV0_EPF1_LINK_STATUS2                                                               0x0096\n#define cfgBIF_CFG_DEV0_EPF1_MSI_CAP_LIST                                                               0x00a0\n#define cfgBIF_CFG_DEV0_EPF1_MSI_MSG_CNTL                                                               0x00a2\n#define cfgBIF_CFG_DEV0_EPF1_MSI_MSG_ADDR_LO                                                            0x00a4\n#define cfgBIF_CFG_DEV0_EPF1_MSI_MSG_ADDR_HI                                                            0x00a8\n#define cfgBIF_CFG_DEV0_EPF1_MSI_MSG_DATA                                                               0x00a8\n#define cfgBIF_CFG_DEV0_EPF1_MSI_EXT_MSG_DATA                                                           0x00aa\n#define cfgBIF_CFG_DEV0_EPF1_MSI_MASK                                                                   0x00ac\n#define cfgBIF_CFG_DEV0_EPF1_MSI_MSG_DATA_64                                                            0x00ac\n#define cfgBIF_CFG_DEV0_EPF1_MSI_EXT_MSG_DATA_64                                                        0x00ae\n#define cfgBIF_CFG_DEV0_EPF1_MSI_MASK_64                                                                0x00b0\n#define cfgBIF_CFG_DEV0_EPF1_MSI_PENDING                                                                0x00b0\n#define cfgBIF_CFG_DEV0_EPF1_MSI_PENDING_64                                                             0x00b4\n#define cfgBIF_CFG_DEV0_EPF1_MSIX_CAP_LIST                                                              0x00c0\n#define cfgBIF_CFG_DEV0_EPF1_MSIX_MSG_CNTL                                                              0x00c2\n#define cfgBIF_CFG_DEV0_EPF1_MSIX_TABLE                                                                 0x00c4\n#define cfgBIF_CFG_DEV0_EPF1_MSIX_PBA                                                                   0x00c8\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                          0x0100\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR                                                   0x0104\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC1                                                      0x0108\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC2                                                      0x010c\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                           0x0140\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_DEV_SERIAL_NUM_DW1                                                    0x0144\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_DEV_SERIAL_NUM_DW2                                                    0x0148\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                              0x0150\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_UNCORR_ERR_STATUS                                                     0x0154\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_UNCORR_ERR_MASK                                                       0x0158\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_UNCORR_ERR_SEVERITY                                                   0x015c\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_CORR_ERR_STATUS                                                       0x0160\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_CORR_ERR_MASK                                                         0x0164\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_ADV_ERR_CAP_CNTL                                                      0x0168\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_HDR_LOG0                                                              0x016c\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_HDR_LOG1                                                              0x0170\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_HDR_LOG2                                                              0x0174\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_HDR_LOG3                                                              0x0178\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_TLP_PREFIX_LOG0                                                       0x0188\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_TLP_PREFIX_LOG1                                                       0x018c\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_TLP_PREFIX_LOG2                                                       0x0190\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_TLP_PREFIX_LOG3                                                       0x0194\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_BAR_ENH_CAP_LIST                                                      0x0200\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_BAR1_CAP                                                              0x0204\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_BAR1_CNTL                                                             0x0208\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_BAR2_CAP                                                              0x020c\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_BAR2_CNTL                                                             0x0210\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_BAR3_CAP                                                              0x0214\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_BAR3_CNTL                                                             0x0218\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_BAR4_CAP                                                              0x021c\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_BAR4_CNTL                                                             0x0220\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_BAR5_CAP                                                              0x0224\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_BAR5_CNTL                                                             0x0228\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_BAR6_CAP                                                              0x022c\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_BAR6_CNTL                                                             0x0230\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_PWR_BUDGET_ENH_CAP_LIST                                               0x0240\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_PWR_BUDGET_DATA_SELECT                                                0x0244\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_PWR_BUDGET_DATA                                                       0x0248\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_PWR_BUDGET_CAP                                                        0x024c\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_DPA_ENH_CAP_LIST                                                      0x0250\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_DPA_CAP                                                               0x0254\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_DPA_LATENCY_INDICATOR                                                 0x0258\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_DPA_STATUS                                                            0x025c\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_DPA_CNTL                                                              0x025e\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_DPA_SUBSTATE_PWR_ALLOC_0                                              0x0260\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_DPA_SUBSTATE_PWR_ALLOC_1                                              0x0261\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_DPA_SUBSTATE_PWR_ALLOC_2                                              0x0262\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_DPA_SUBSTATE_PWR_ALLOC_3                                              0x0263\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_DPA_SUBSTATE_PWR_ALLOC_4                                              0x0264\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_DPA_SUBSTATE_PWR_ALLOC_5                                              0x0265\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_DPA_SUBSTATE_PWR_ALLOC_6                                              0x0266\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_DPA_SUBSTATE_PWR_ALLOC_7                                              0x0267\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_SECONDARY_ENH_CAP_LIST                                                0x0270\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_LINK_CNTL3                                                            0x0274\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_LANE_ERROR_STATUS                                                     0x0278\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_LANE_0_EQUALIZATION_CNTL                                              0x027c\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_LANE_1_EQUALIZATION_CNTL                                              0x027e\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_LANE_2_EQUALIZATION_CNTL                                              0x0280\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_LANE_3_EQUALIZATION_CNTL                                              0x0282\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_LANE_4_EQUALIZATION_CNTL                                              0x0284\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_LANE_5_EQUALIZATION_CNTL                                              0x0286\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_LANE_6_EQUALIZATION_CNTL                                              0x0288\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_LANE_7_EQUALIZATION_CNTL                                              0x028a\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_LANE_8_EQUALIZATION_CNTL                                              0x028c\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_LANE_9_EQUALIZATION_CNTL                                              0x028e\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_LANE_10_EQUALIZATION_CNTL                                             0x0290\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_LANE_11_EQUALIZATION_CNTL                                             0x0292\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_LANE_12_EQUALIZATION_CNTL                                             0x0294\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_LANE_13_EQUALIZATION_CNTL                                             0x0296\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_LANE_14_EQUALIZATION_CNTL                                             0x0298\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_LANE_15_EQUALIZATION_CNTL                                             0x029a\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_ACS_ENH_CAP_LIST                                                      0x02a0\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_ACS_CAP                                                               0x02a4\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_ACS_CNTL                                                              0x02a6\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_ATS_ENH_CAP_LIST                                                      0x02b0\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_ATS_CAP                                                               0x02b4\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_ATS_CNTL                                                              0x02b6\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_PAGE_REQ_ENH_CAP_LIST                                                 0x02c0\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_PAGE_REQ_CNTL                                                         0x02c4\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_PAGE_REQ_STATUS                                                       0x02c6\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_OUTSTAND_PAGE_REQ_CAPACITY                                            0x02c8\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_OUTSTAND_PAGE_REQ_ALLOC                                               0x02cc\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_PASID_ENH_CAP_LIST                                                    0x02d0\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_PASID_CAP                                                             0x02d4\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_PASID_CNTL                                                            0x02d6\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_MC_ENH_CAP_LIST                                                       0x02f0\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_MC_CAP                                                                0x02f4\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_MC_CNTL                                                               0x02f6\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_MC_ADDR0                                                              0x02f8\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_MC_ADDR1                                                              0x02fc\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_MC_RCV0                                                               0x0300\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_MC_RCV1                                                               0x0304\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_MC_BLOCK_ALL0                                                         0x0308\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_MC_BLOCK_ALL1                                                         0x030c\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_MC_BLOCK_UNTRANSLATED_0                                               0x0310\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_MC_BLOCK_UNTRANSLATED_1                                               0x0314\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_LTR_ENH_CAP_LIST                                                      0x0320\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_LTR_CAP                                                               0x0324\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_ARI_ENH_CAP_LIST                                                      0x0328\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_ARI_CAP                                                               0x032c\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_ARI_CNTL                                                              0x032e\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_SRIOV_ENH_CAP_LIST                                                    0x0330\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_SRIOV_CAP                                                             0x0334\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_SRIOV_CONTROL                                                         0x0338\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_SRIOV_STATUS                                                          0x033a\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_SRIOV_INITIAL_VFS                                                     0x033c\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_SRIOV_TOTAL_VFS                                                       0x033e\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_SRIOV_NUM_VFS                                                         0x0340\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_SRIOV_FUNC_DEP_LINK                                                   0x0342\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_SRIOV_FIRST_VF_OFFSET                                                 0x0344\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_SRIOV_VF_STRIDE                                                       0x0346\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_SRIOV_VF_DEVICE_ID                                                    0x034a\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_SRIOV_SUPPORTED_PAGE_SIZE                                             0x034c\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_SRIOV_SYSTEM_PAGE_SIZE                                                0x0350\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_SRIOV_VF_BASE_ADDR_0                                                  0x0354\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_SRIOV_VF_BASE_ADDR_1                                                  0x0358\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_SRIOV_VF_BASE_ADDR_2                                                  0x035c\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_SRIOV_VF_BASE_ADDR_3                                                  0x0360\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_SRIOV_VF_BASE_ADDR_4                                                  0x0364\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_SRIOV_VF_BASE_ADDR_5                                                  0x0368\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_SRIOV_VF_MIGRATION_STATE_ARRAY_OFFSET                                 0x036c\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_DLF_ENH_CAP_LIST                                                      0x0400\n#define cfgBIF_CFG_DEV0_EPF1_DATA_LINK_FEATURE_CAP                                                      0x0404\n#define cfgBIF_CFG_DEV0_EPF1_DATA_LINK_FEATURE_STATUS                                                   0x0408\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_PHY_16GT_ENH_CAP_LIST                                                 0x0410\n#define cfgBIF_CFG_DEV0_EPF1_LINK_CAP_16GT                                                              0x0414\n#define cfgBIF_CFG_DEV0_EPF1_LINK_CNTL_16GT                                                             0x0418\n#define cfgBIF_CFG_DEV0_EPF1_LINK_STATUS_16GT                                                           0x041c\n#define cfgBIF_CFG_DEV0_EPF1_LOCAL_PARITY_MISMATCH_STATUS_16GT                                          0x0420\n#define cfgBIF_CFG_DEV0_EPF1_RTM1_PARITY_MISMATCH_STATUS_16GT                                           0x0424\n#define cfgBIF_CFG_DEV0_EPF1_RTM2_PARITY_MISMATCH_STATUS_16GT                                           0x0428\n#define cfgBIF_CFG_DEV0_EPF1_LANE_0_EQUALIZATION_CNTL_16GT                                              0x0430\n#define cfgBIF_CFG_DEV0_EPF1_LANE_1_EQUALIZATION_CNTL_16GT                                              0x0431\n#define cfgBIF_CFG_DEV0_EPF1_LANE_2_EQUALIZATION_CNTL_16GT                                              0x0432\n#define cfgBIF_CFG_DEV0_EPF1_LANE_3_EQUALIZATION_CNTL_16GT                                              0x0433\n#define cfgBIF_CFG_DEV0_EPF1_LANE_4_EQUALIZATION_CNTL_16GT                                              0x0434\n#define cfgBIF_CFG_DEV0_EPF1_LANE_5_EQUALIZATION_CNTL_16GT                                              0x0435\n#define cfgBIF_CFG_DEV0_EPF1_LANE_6_EQUALIZATION_CNTL_16GT                                              0x0436\n#define cfgBIF_CFG_DEV0_EPF1_LANE_7_EQUALIZATION_CNTL_16GT                                              0x0437\n#define cfgBIF_CFG_DEV0_EPF1_LANE_8_EQUALIZATION_CNTL_16GT                                              0x0438\n#define cfgBIF_CFG_DEV0_EPF1_LANE_9_EQUALIZATION_CNTL_16GT                                              0x0439\n#define cfgBIF_CFG_DEV0_EPF1_LANE_10_EQUALIZATION_CNTL_16GT                                             0x043a\n#define cfgBIF_CFG_DEV0_EPF1_LANE_11_EQUALIZATION_CNTL_16GT                                             0x043b\n#define cfgBIF_CFG_DEV0_EPF1_LANE_12_EQUALIZATION_CNTL_16GT                                             0x043c\n#define cfgBIF_CFG_DEV0_EPF1_LANE_13_EQUALIZATION_CNTL_16GT                                             0x043d\n#define cfgBIF_CFG_DEV0_EPF1_LANE_14_EQUALIZATION_CNTL_16GT                                             0x043e\n#define cfgBIF_CFG_DEV0_EPF1_LANE_15_EQUALIZATION_CNTL_16GT                                             0x043f\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_MARGINING_ENH_CAP_LIST                                                0x0450\n#define cfgBIF_CFG_DEV0_EPF1_MARGINING_PORT_CAP                                                         0x0454\n#define cfgBIF_CFG_DEV0_EPF1_MARGINING_PORT_STATUS                                                      0x0456\n#define cfgBIF_CFG_DEV0_EPF1_LANE_0_MARGINING_LANE_CNTL                                                 0x0458\n#define cfgBIF_CFG_DEV0_EPF1_LANE_0_MARGINING_LANE_STATUS                                               0x045a\n#define cfgBIF_CFG_DEV0_EPF1_LANE_1_MARGINING_LANE_CNTL                                                 0x045c\n#define cfgBIF_CFG_DEV0_EPF1_LANE_1_MARGINING_LANE_STATUS                                               0x045e\n#define cfgBIF_CFG_DEV0_EPF1_LANE_2_MARGINING_LANE_CNTL                                                 0x0460\n#define cfgBIF_CFG_DEV0_EPF1_LANE_2_MARGINING_LANE_STATUS                                               0x0462\n#define cfgBIF_CFG_DEV0_EPF1_LANE_3_MARGINING_LANE_CNTL                                                 0x0464\n#define cfgBIF_CFG_DEV0_EPF1_LANE_3_MARGINING_LANE_STATUS                                               0x0466\n#define cfgBIF_CFG_DEV0_EPF1_LANE_4_MARGINING_LANE_CNTL                                                 0x0468\n#define cfgBIF_CFG_DEV0_EPF1_LANE_4_MARGINING_LANE_STATUS                                               0x046a\n#define cfgBIF_CFG_DEV0_EPF1_LANE_5_MARGINING_LANE_CNTL                                                 0x046c\n#define cfgBIF_CFG_DEV0_EPF1_LANE_5_MARGINING_LANE_STATUS                                               0x046e\n#define cfgBIF_CFG_DEV0_EPF1_LANE_6_MARGINING_LANE_CNTL                                                 0x0470\n#define cfgBIF_CFG_DEV0_EPF1_LANE_6_MARGINING_LANE_STATUS                                               0x0472\n#define cfgBIF_CFG_DEV0_EPF1_LANE_7_MARGINING_LANE_CNTL                                                 0x0474\n#define cfgBIF_CFG_DEV0_EPF1_LANE_7_MARGINING_LANE_STATUS                                               0x0476\n#define cfgBIF_CFG_DEV0_EPF1_LANE_8_MARGINING_LANE_CNTL                                                 0x0478\n#define cfgBIF_CFG_DEV0_EPF1_LANE_8_MARGINING_LANE_STATUS                                               0x047a\n#define cfgBIF_CFG_DEV0_EPF1_LANE_9_MARGINING_LANE_CNTL                                                 0x047c\n#define cfgBIF_CFG_DEV0_EPF1_LANE_9_MARGINING_LANE_STATUS                                               0x047e\n#define cfgBIF_CFG_DEV0_EPF1_LANE_10_MARGINING_LANE_CNTL                                                0x0480\n#define cfgBIF_CFG_DEV0_EPF1_LANE_10_MARGINING_LANE_STATUS                                              0x0482\n#define cfgBIF_CFG_DEV0_EPF1_LANE_11_MARGINING_LANE_CNTL                                                0x0484\n#define cfgBIF_CFG_DEV0_EPF1_LANE_11_MARGINING_LANE_STATUS                                              0x0486\n#define cfgBIF_CFG_DEV0_EPF1_LANE_12_MARGINING_LANE_CNTL                                                0x0488\n#define cfgBIF_CFG_DEV0_EPF1_LANE_12_MARGINING_LANE_STATUS                                              0x048a\n#define cfgBIF_CFG_DEV0_EPF1_LANE_13_MARGINING_LANE_CNTL                                                0x048c\n#define cfgBIF_CFG_DEV0_EPF1_LANE_13_MARGINING_LANE_STATUS                                              0x048e\n#define cfgBIF_CFG_DEV0_EPF1_LANE_14_MARGINING_LANE_CNTL                                                0x0490\n#define cfgBIF_CFG_DEV0_EPF1_LANE_14_MARGINING_LANE_STATUS                                              0x0492\n#define cfgBIF_CFG_DEV0_EPF1_LANE_15_MARGINING_LANE_CNTL                                                0x0494\n#define cfgBIF_CFG_DEV0_EPF1_LANE_15_MARGINING_LANE_STATUS                                              0x0496\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_VF_RESIZE_BAR_ENH_CAP_LIST                                            0x04c0\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_VF_RESIZE_BAR1_CAP                                                    0x04c4\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_VF_RESIZE_BAR1_CNTL                                                   0x04c8\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_VF_RESIZE_BAR2_CAP                                                    0x04cc\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_VF_RESIZE_BAR2_CNTL                                                   0x04d0\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_VF_RESIZE_BAR3_CAP                                                    0x04d4\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_VF_RESIZE_BAR3_CNTL                                                   0x04d8\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_VF_RESIZE_BAR4_CAP                                                    0x04dc\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_VF_RESIZE_BAR4_CNTL                                                   0x04e0\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_VF_RESIZE_BAR5_CAP                                                    0x04e4\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_VF_RESIZE_BAR5_CNTL                                                   0x04e8\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_VF_RESIZE_BAR6_CAP                                                    0x04ec\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_VF_RESIZE_BAR6_CNTL                                                   0x04f0\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF2_VENDOR_ID                                                                  0x0000\n#define cfgBIF_CFG_DEV0_EPF2_DEVICE_ID                                                                  0x0002\n#define cfgBIF_CFG_DEV0_EPF2_COMMAND                                                                    0x0004\n#define cfgBIF_CFG_DEV0_EPF2_STATUS                                                                     0x0006\n#define cfgBIF_CFG_DEV0_EPF2_REVISION_ID                                                                0x0008\n#define cfgBIF_CFG_DEV0_EPF2_PROG_INTERFACE                                                             0x0009\n#define cfgBIF_CFG_DEV0_EPF2_SUB_CLASS                                                                  0x000a\n#define cfgBIF_CFG_DEV0_EPF2_BASE_CLASS                                                                 0x000b\n#define cfgBIF_CFG_DEV0_EPF2_CACHE_LINE                                                                 0x000c\n#define cfgBIF_CFG_DEV0_EPF2_LATENCY                                                                    0x000d\n#define cfgBIF_CFG_DEV0_EPF2_HEADER                                                                     0x000e\n#define cfgBIF_CFG_DEV0_EPF2_BIST                                                                       0x000f\n#define cfgBIF_CFG_DEV0_EPF2_BASE_ADDR_1                                                                0x0010\n#define cfgBIF_CFG_DEV0_EPF2_BASE_ADDR_2                                                                0x0014\n#define cfgBIF_CFG_DEV0_EPF2_BASE_ADDR_3                                                                0x0018\n#define cfgBIF_CFG_DEV0_EPF2_BASE_ADDR_4                                                                0x001c\n#define cfgBIF_CFG_DEV0_EPF2_BASE_ADDR_5                                                                0x0020\n#define cfgBIF_CFG_DEV0_EPF2_BASE_ADDR_6                                                                0x0024\n#define cfgBIF_CFG_DEV0_EPF2_CARDBUS_CIS_PTR                                                            0x0028\n#define cfgBIF_CFG_DEV0_EPF2_ADAPTER_ID                                                                 0x002c\n#define cfgBIF_CFG_DEV0_EPF2_ROM_BASE_ADDR                                                              0x0030\n#define cfgBIF_CFG_DEV0_EPF2_CAP_PTR                                                                    0x0034\n#define cfgBIF_CFG_DEV0_EPF2_INTERRUPT_LINE                                                             0x003c\n#define cfgBIF_CFG_DEV0_EPF2_INTERRUPT_PIN                                                              0x003d\n#define cfgBIF_CFG_DEV0_EPF2_MIN_GRANT                                                                  0x003e\n#define cfgBIF_CFG_DEV0_EPF2_MAX_LATENCY                                                                0x003f\n#define cfgBIF_CFG_DEV0_EPF2_VENDOR_CAP_LIST                                                            0x0048\n#define cfgBIF_CFG_DEV0_EPF2_ADAPTER_ID_W                                                               0x004c\n#define cfgBIF_CFG_DEV0_EPF2_PMI_CAP_LIST                                                               0x0050\n#define cfgBIF_CFG_DEV0_EPF2_PMI_CAP                                                                    0x0052\n#define cfgBIF_CFG_DEV0_EPF2_PMI_STATUS_CNTL                                                            0x0054\n#define cfgBIF_CFG_DEV0_EPF2_SBRN                                                                       0x0060\n#define cfgBIF_CFG_DEV0_EPF2_FLADJ                                                                      0x0061\n#define cfgBIF_CFG_DEV0_EPF2_DBESL_DBESLD                                                               0x0062\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_CAP_LIST                                                              0x0064\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_CAP                                                                   0x0066\n#define cfgBIF_CFG_DEV0_EPF2_DEVICE_CAP                                                                 0x0068\n#define cfgBIF_CFG_DEV0_EPF2_DEVICE_CNTL                                                                0x006c\n#define cfgBIF_CFG_DEV0_EPF2_DEVICE_STATUS                                                              0x006e\n#define cfgBIF_CFG_DEV0_EPF2_LINK_CAP                                                                   0x0070\n#define cfgBIF_CFG_DEV0_EPF2_LINK_CNTL                                                                  0x0074\n#define cfgBIF_CFG_DEV0_EPF2_LINK_STATUS                                                                0x0076\n#define cfgBIF_CFG_DEV0_EPF2_DEVICE_CAP2                                                                0x0088\n#define cfgBIF_CFG_DEV0_EPF2_DEVICE_CNTL2                                                               0x008c\n#define cfgBIF_CFG_DEV0_EPF2_DEVICE_STATUS2                                                             0x008e\n#define cfgBIF_CFG_DEV0_EPF2_LINK_CAP2                                                                  0x0090\n#define cfgBIF_CFG_DEV0_EPF2_LINK_CNTL2                                                                 0x0094\n#define cfgBIF_CFG_DEV0_EPF2_LINK_STATUS2                                                               0x0096\n#define cfgBIF_CFG_DEV0_EPF2_MSI_CAP_LIST                                                               0x00a0\n#define cfgBIF_CFG_DEV0_EPF2_MSI_MSG_CNTL                                                               0x00a2\n#define cfgBIF_CFG_DEV0_EPF2_MSI_MSG_ADDR_LO                                                            0x00a4\n#define cfgBIF_CFG_DEV0_EPF2_MSI_MSG_ADDR_HI                                                            0x00a8\n#define cfgBIF_CFG_DEV0_EPF2_MSI_MSG_DATA                                                               0x00a8\n#define cfgBIF_CFG_DEV0_EPF2_MSI_EXT_MSG_DATA                                                           0x00aa\n#define cfgBIF_CFG_DEV0_EPF2_MSI_MASK                                                                   0x00ac\n#define cfgBIF_CFG_DEV0_EPF2_MSI_MSG_DATA_64                                                            0x00ac\n#define cfgBIF_CFG_DEV0_EPF2_MSI_EXT_MSG_DATA_64                                                        0x00ae\n#define cfgBIF_CFG_DEV0_EPF2_MSI_MASK_64                                                                0x00b0\n#define cfgBIF_CFG_DEV0_EPF2_MSI_PENDING                                                                0x00b0\n#define cfgBIF_CFG_DEV0_EPF2_MSI_PENDING_64                                                             0x00b4\n#define cfgBIF_CFG_DEV0_EPF2_MSIX_CAP_LIST                                                              0x00c0\n#define cfgBIF_CFG_DEV0_EPF2_MSIX_MSG_CNTL                                                              0x00c2\n#define cfgBIF_CFG_DEV0_EPF2_MSIX_TABLE                                                                 0x00c4\n#define cfgBIF_CFG_DEV0_EPF2_MSIX_PBA                                                                   0x00c8\n#define cfgBIF_CFG_DEV0_EPF2_SATA_CAP_0                                                                 0x00d0\n#define cfgBIF_CFG_DEV0_EPF2_SATA_CAP_1                                                                 0x00d4\n#define cfgBIF_CFG_DEV0_EPF2_SATA_IDP_INDEX                                                             0x00d8\n#define cfgBIF_CFG_DEV0_EPF2_SATA_IDP_DATA                                                              0x00dc\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                          0x0100\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_VENDOR_SPECIFIC_HDR                                                   0x0104\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_VENDOR_SPECIFIC1                                                      0x0108\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_VENDOR_SPECIFIC2                                                      0x010c\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                              0x0150\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_UNCORR_ERR_STATUS                                                     0x0154\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_UNCORR_ERR_MASK                                                       0x0158\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_UNCORR_ERR_SEVERITY                                                   0x015c\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_CORR_ERR_STATUS                                                       0x0160\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_CORR_ERR_MASK                                                         0x0164\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_ADV_ERR_CAP_CNTL                                                      0x0168\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_HDR_LOG0                                                              0x016c\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_HDR_LOG1                                                              0x0170\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_HDR_LOG2                                                              0x0174\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_HDR_LOG3                                                              0x0178\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_TLP_PREFIX_LOG0                                                       0x0188\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_TLP_PREFIX_LOG1                                                       0x018c\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_TLP_PREFIX_LOG2                                                       0x0190\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_TLP_PREFIX_LOG3                                                       0x0194\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_BAR_ENH_CAP_LIST                                                      0x0200\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_BAR1_CAP                                                              0x0204\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_BAR1_CNTL                                                             0x0208\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_BAR2_CAP                                                              0x020c\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_BAR2_CNTL                                                             0x0210\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_BAR3_CAP                                                              0x0214\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_BAR3_CNTL                                                             0x0218\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_BAR4_CAP                                                              0x021c\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_BAR4_CNTL                                                             0x0220\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_BAR5_CAP                                                              0x0224\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_BAR5_CNTL                                                             0x0228\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_BAR6_CAP                                                              0x022c\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_BAR6_CNTL                                                             0x0230\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_PWR_BUDGET_ENH_CAP_LIST                                               0x0240\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_PWR_BUDGET_DATA_SELECT                                                0x0244\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_PWR_BUDGET_DATA                                                       0x0248\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_PWR_BUDGET_CAP                                                        0x024c\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_DPA_ENH_CAP_LIST                                                      0x0250\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_DPA_CAP                                                               0x0254\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_DPA_LATENCY_INDICATOR                                                 0x0258\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_DPA_STATUS                                                            0x025c\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_DPA_CNTL                                                              0x025e\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_DPA_SUBSTATE_PWR_ALLOC_0                                              0x0260\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_DPA_SUBSTATE_PWR_ALLOC_1                                              0x0261\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_DPA_SUBSTATE_PWR_ALLOC_2                                              0x0262\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_DPA_SUBSTATE_PWR_ALLOC_3                                              0x0263\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_DPA_SUBSTATE_PWR_ALLOC_4                                              0x0264\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_DPA_SUBSTATE_PWR_ALLOC_5                                              0x0265\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_DPA_SUBSTATE_PWR_ALLOC_6                                              0x0266\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_DPA_SUBSTATE_PWR_ALLOC_7                                              0x0267\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_ACS_ENH_CAP_LIST                                                      0x02a0\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_ACS_CAP                                                               0x02a4\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_ACS_CNTL                                                              0x02a6\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_PASID_ENH_CAP_LIST                                                    0x02d0\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_PASID_CAP                                                             0x02d4\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_PASID_CNTL                                                            0x02d6\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_ARI_ENH_CAP_LIST                                                      0x0328\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_ARI_CAP                                                               0x032c\n#define cfgBIF_CFG_DEV0_EPF2_PCIE_ARI_CNTL                                                              0x032e\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF3_VENDOR_ID                                                                  0x0000\n#define cfgBIF_CFG_DEV0_EPF3_DEVICE_ID                                                                  0x0002\n#define cfgBIF_CFG_DEV0_EPF3_COMMAND                                                                    0x0004\n#define cfgBIF_CFG_DEV0_EPF3_STATUS                                                                     0x0006\n#define cfgBIF_CFG_DEV0_EPF3_REVISION_ID                                                                0x0008\n#define cfgBIF_CFG_DEV0_EPF3_PROG_INTERFACE                                                             0x0009\n#define cfgBIF_CFG_DEV0_EPF3_SUB_CLASS                                                                  0x000a\n#define cfgBIF_CFG_DEV0_EPF3_BASE_CLASS                                                                 0x000b\n#define cfgBIF_CFG_DEV0_EPF3_CACHE_LINE                                                                 0x000c\n#define cfgBIF_CFG_DEV0_EPF3_LATENCY                                                                    0x000d\n#define cfgBIF_CFG_DEV0_EPF3_HEADER                                                                     0x000e\n#define cfgBIF_CFG_DEV0_EPF3_BIST                                                                       0x000f\n#define cfgBIF_CFG_DEV0_EPF3_BASE_ADDR_1                                                                0x0010\n#define cfgBIF_CFG_DEV0_EPF3_BASE_ADDR_2                                                                0x0014\n#define cfgBIF_CFG_DEV0_EPF3_BASE_ADDR_3                                                                0x0018\n#define cfgBIF_CFG_DEV0_EPF3_BASE_ADDR_4                                                                0x001c\n#define cfgBIF_CFG_DEV0_EPF3_BASE_ADDR_5                                                                0x0020\n#define cfgBIF_CFG_DEV0_EPF3_BASE_ADDR_6                                                                0x0024\n#define cfgBIF_CFG_DEV0_EPF3_CARDBUS_CIS_PTR                                                            0x0028\n#define cfgBIF_CFG_DEV0_EPF3_ADAPTER_ID                                                                 0x002c\n#define cfgBIF_CFG_DEV0_EPF3_ROM_BASE_ADDR                                                              0x0030\n#define cfgBIF_CFG_DEV0_EPF3_CAP_PTR                                                                    0x0034\n#define cfgBIF_CFG_DEV0_EPF3_INTERRUPT_LINE                                                             0x003c\n#define cfgBIF_CFG_DEV0_EPF3_INTERRUPT_PIN                                                              0x003d\n#define cfgBIF_CFG_DEV0_EPF3_MIN_GRANT                                                                  0x003e\n#define cfgBIF_CFG_DEV0_EPF3_MAX_LATENCY                                                                0x003f\n#define cfgBIF_CFG_DEV0_EPF3_VENDOR_CAP_LIST                                                            0x0048\n#define cfgBIF_CFG_DEV0_EPF3_ADAPTER_ID_W                                                               0x004c\n#define cfgBIF_CFG_DEV0_EPF3_PMI_CAP_LIST                                                               0x0050\n#define cfgBIF_CFG_DEV0_EPF3_PMI_CAP                                                                    0x0052\n#define cfgBIF_CFG_DEV0_EPF3_PMI_STATUS_CNTL                                                            0x0054\n#define cfgBIF_CFG_DEV0_EPF3_SBRN                                                                       0x0060\n#define cfgBIF_CFG_DEV0_EPF3_FLADJ                                                                      0x0061\n#define cfgBIF_CFG_DEV0_EPF3_DBESL_DBESLD                                                               0x0062\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_CAP_LIST                                                              0x0064\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_CAP                                                                   0x0066\n#define cfgBIF_CFG_DEV0_EPF3_DEVICE_CAP                                                                 0x0068\n#define cfgBIF_CFG_DEV0_EPF3_DEVICE_CNTL                                                                0x006c\n#define cfgBIF_CFG_DEV0_EPF3_DEVICE_STATUS                                                              0x006e\n#define cfgBIF_CFG_DEV0_EPF3_LINK_CAP                                                                   0x0070\n#define cfgBIF_CFG_DEV0_EPF3_LINK_CNTL                                                                  0x0074\n#define cfgBIF_CFG_DEV0_EPF3_LINK_STATUS                                                                0x0076\n#define cfgBIF_CFG_DEV0_EPF3_DEVICE_CAP2                                                                0x0088\n#define cfgBIF_CFG_DEV0_EPF3_DEVICE_CNTL2                                                               0x008c\n#define cfgBIF_CFG_DEV0_EPF3_DEVICE_STATUS2                                                             0x008e\n#define cfgBIF_CFG_DEV0_EPF3_LINK_CAP2                                                                  0x0090\n#define cfgBIF_CFG_DEV0_EPF3_LINK_CNTL2                                                                 0x0094\n#define cfgBIF_CFG_DEV0_EPF3_LINK_STATUS2                                                               0x0096\n#define cfgBIF_CFG_DEV0_EPF3_MSI_CAP_LIST                                                               0x00a0\n#define cfgBIF_CFG_DEV0_EPF3_MSI_MSG_CNTL                                                               0x00a2\n#define cfgBIF_CFG_DEV0_EPF3_MSI_MSG_ADDR_LO                                                            0x00a4\n#define cfgBIF_CFG_DEV0_EPF3_MSI_MSG_ADDR_HI                                                            0x00a8\n#define cfgBIF_CFG_DEV0_EPF3_MSI_MSG_DATA                                                               0x00a8\n#define cfgBIF_CFG_DEV0_EPF3_MSI_EXT_MSG_DATA                                                           0x00aa\n#define cfgBIF_CFG_DEV0_EPF3_MSI_MASK                                                                   0x00ac\n#define cfgBIF_CFG_DEV0_EPF3_MSI_MSG_DATA_64                                                            0x00ac\n#define cfgBIF_CFG_DEV0_EPF3_MSI_EXT_MSG_DATA_64                                                        0x00ae\n#define cfgBIF_CFG_DEV0_EPF3_MSI_MASK_64                                                                0x00b0\n#define cfgBIF_CFG_DEV0_EPF3_MSI_PENDING                                                                0x00b0\n#define cfgBIF_CFG_DEV0_EPF3_MSI_PENDING_64                                                             0x00b4\n#define cfgBIF_CFG_DEV0_EPF3_MSIX_CAP_LIST                                                              0x00c0\n#define cfgBIF_CFG_DEV0_EPF3_MSIX_MSG_CNTL                                                              0x00c2\n#define cfgBIF_CFG_DEV0_EPF3_MSIX_TABLE                                                                 0x00c4\n#define cfgBIF_CFG_DEV0_EPF3_MSIX_PBA                                                                   0x00c8\n#define cfgBIF_CFG_DEV0_EPF3_SATA_CAP_0                                                                 0x00d0\n#define cfgBIF_CFG_DEV0_EPF3_SATA_CAP_1                                                                 0x00d4\n#define cfgBIF_CFG_DEV0_EPF3_SATA_IDP_INDEX                                                             0x00d8\n#define cfgBIF_CFG_DEV0_EPF3_SATA_IDP_DATA                                                              0x00dc\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                          0x0100\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_VENDOR_SPECIFIC_HDR                                                   0x0104\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_VENDOR_SPECIFIC1                                                      0x0108\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_VENDOR_SPECIFIC2                                                      0x010c\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                              0x0150\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_UNCORR_ERR_STATUS                                                     0x0154\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_UNCORR_ERR_MASK                                                       0x0158\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_UNCORR_ERR_SEVERITY                                                   0x015c\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_CORR_ERR_STATUS                                                       0x0160\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_CORR_ERR_MASK                                                         0x0164\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_ADV_ERR_CAP_CNTL                                                      0x0168\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_HDR_LOG0                                                              0x016c\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_HDR_LOG1                                                              0x0170\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_HDR_LOG2                                                              0x0174\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_HDR_LOG3                                                              0x0178\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_TLP_PREFIX_LOG0                                                       0x0188\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_TLP_PREFIX_LOG1                                                       0x018c\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_TLP_PREFIX_LOG2                                                       0x0190\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_TLP_PREFIX_LOG3                                                       0x0194\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_BAR_ENH_CAP_LIST                                                      0x0200\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_BAR1_CAP                                                              0x0204\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_BAR1_CNTL                                                             0x0208\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_BAR2_CAP                                                              0x020c\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_BAR2_CNTL                                                             0x0210\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_BAR3_CAP                                                              0x0214\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_BAR3_CNTL                                                             0x0218\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_BAR4_CAP                                                              0x021c\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_BAR4_CNTL                                                             0x0220\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_BAR5_CAP                                                              0x0224\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_BAR5_CNTL                                                             0x0228\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_BAR6_CAP                                                              0x022c\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_BAR6_CNTL                                                             0x0230\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_PWR_BUDGET_ENH_CAP_LIST                                               0x0240\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_PWR_BUDGET_DATA_SELECT                                                0x0244\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_PWR_BUDGET_DATA                                                       0x0248\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_PWR_BUDGET_CAP                                                        0x024c\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_DPA_ENH_CAP_LIST                                                      0x0250\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_DPA_CAP                                                               0x0254\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_DPA_LATENCY_INDICATOR                                                 0x0258\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_DPA_STATUS                                                            0x025c\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_DPA_CNTL                                                              0x025e\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_DPA_SUBSTATE_PWR_ALLOC_0                                              0x0260\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_DPA_SUBSTATE_PWR_ALLOC_1                                              0x0261\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_DPA_SUBSTATE_PWR_ALLOC_2                                              0x0262\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_DPA_SUBSTATE_PWR_ALLOC_3                                              0x0263\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_DPA_SUBSTATE_PWR_ALLOC_4                                              0x0264\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_DPA_SUBSTATE_PWR_ALLOC_5                                              0x0265\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_DPA_SUBSTATE_PWR_ALLOC_6                                              0x0266\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_DPA_SUBSTATE_PWR_ALLOC_7                                              0x0267\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_ACS_ENH_CAP_LIST                                                      0x02a0\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_ACS_CAP                                                               0x02a4\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_ACS_CNTL                                                              0x02a6\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_PASID_ENH_CAP_LIST                                                    0x02d0\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_PASID_CAP                                                             0x02d4\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_PASID_CNTL                                                            0x02d6\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_ARI_ENH_CAP_LIST                                                      0x0328\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_ARI_CAP                                                               0x032c\n#define cfgBIF_CFG_DEV0_EPF3_PCIE_ARI_CNTL                                                              0x032e\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF4_VENDOR_ID                                                                  0x0000\n#define cfgBIF_CFG_DEV0_EPF4_DEVICE_ID                                                                  0x0002\n#define cfgBIF_CFG_DEV0_EPF4_COMMAND                                                                    0x0004\n#define cfgBIF_CFG_DEV0_EPF4_STATUS                                                                     0x0006\n#define cfgBIF_CFG_DEV0_EPF4_REVISION_ID                                                                0x0008\n#define cfgBIF_CFG_DEV0_EPF4_PROG_INTERFACE                                                             0x0009\n#define cfgBIF_CFG_DEV0_EPF4_SUB_CLASS                                                                  0x000a\n#define cfgBIF_CFG_DEV0_EPF4_BASE_CLASS                                                                 0x000b\n#define cfgBIF_CFG_DEV0_EPF4_CACHE_LINE                                                                 0x000c\n#define cfgBIF_CFG_DEV0_EPF4_LATENCY                                                                    0x000d\n#define cfgBIF_CFG_DEV0_EPF4_HEADER                                                                     0x000e\n#define cfgBIF_CFG_DEV0_EPF4_BIST                                                                       0x000f\n#define cfgBIF_CFG_DEV0_EPF4_BASE_ADDR_1                                                                0x0010\n#define cfgBIF_CFG_DEV0_EPF4_BASE_ADDR_2                                                                0x0014\n#define cfgBIF_CFG_DEV0_EPF4_BASE_ADDR_3                                                                0x0018\n#define cfgBIF_CFG_DEV0_EPF4_BASE_ADDR_4                                                                0x001c\n#define cfgBIF_CFG_DEV0_EPF4_BASE_ADDR_5                                                                0x0020\n#define cfgBIF_CFG_DEV0_EPF4_BASE_ADDR_6                                                                0x0024\n#define cfgBIF_CFG_DEV0_EPF4_CARDBUS_CIS_PTR                                                            0x0028\n#define cfgBIF_CFG_DEV0_EPF4_ADAPTER_ID                                                                 0x002c\n#define cfgBIF_CFG_DEV0_EPF4_ROM_BASE_ADDR                                                              0x0030\n#define cfgBIF_CFG_DEV0_EPF4_CAP_PTR                                                                    0x0034\n#define cfgBIF_CFG_DEV0_EPF4_INTERRUPT_LINE                                                             0x003c\n#define cfgBIF_CFG_DEV0_EPF4_INTERRUPT_PIN                                                              0x003d\n#define cfgBIF_CFG_DEV0_EPF4_MIN_GRANT                                                                  0x003e\n#define cfgBIF_CFG_DEV0_EPF4_MAX_LATENCY                                                                0x003f\n#define cfgBIF_CFG_DEV0_EPF4_VENDOR_CAP_LIST                                                            0x0048\n#define cfgBIF_CFG_DEV0_EPF4_ADAPTER_ID_W                                                               0x004c\n#define cfgBIF_CFG_DEV0_EPF4_PMI_CAP_LIST                                                               0x0050\n#define cfgBIF_CFG_DEV0_EPF4_PMI_CAP                                                                    0x0052\n#define cfgBIF_CFG_DEV0_EPF4_PMI_STATUS_CNTL                                                            0x0054\n#define cfgBIF_CFG_DEV0_EPF4_SBRN                                                                       0x0060\n#define cfgBIF_CFG_DEV0_EPF4_FLADJ                                                                      0x0061\n#define cfgBIF_CFG_DEV0_EPF4_DBESL_DBESLD                                                               0x0062\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_CAP_LIST                                                              0x0064\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_CAP                                                                   0x0066\n#define cfgBIF_CFG_DEV0_EPF4_DEVICE_CAP                                                                 0x0068\n#define cfgBIF_CFG_DEV0_EPF4_DEVICE_CNTL                                                                0x006c\n#define cfgBIF_CFG_DEV0_EPF4_DEVICE_STATUS                                                              0x006e\n#define cfgBIF_CFG_DEV0_EPF4_LINK_CAP                                                                   0x0070\n#define cfgBIF_CFG_DEV0_EPF4_LINK_CNTL                                                                  0x0074\n#define cfgBIF_CFG_DEV0_EPF4_LINK_STATUS                                                                0x0076\n#define cfgBIF_CFG_DEV0_EPF4_DEVICE_CAP2                                                                0x0088\n#define cfgBIF_CFG_DEV0_EPF4_DEVICE_CNTL2                                                               0x008c\n#define cfgBIF_CFG_DEV0_EPF4_DEVICE_STATUS2                                                             0x008e\n#define cfgBIF_CFG_DEV0_EPF4_LINK_CAP2                                                                  0x0090\n#define cfgBIF_CFG_DEV0_EPF4_LINK_CNTL2                                                                 0x0094\n#define cfgBIF_CFG_DEV0_EPF4_LINK_STATUS2                                                               0x0096\n#define cfgBIF_CFG_DEV0_EPF4_MSI_CAP_LIST                                                               0x00a0\n#define cfgBIF_CFG_DEV0_EPF4_MSI_MSG_CNTL                                                               0x00a2\n#define cfgBIF_CFG_DEV0_EPF4_MSI_MSG_ADDR_LO                                                            0x00a4\n#define cfgBIF_CFG_DEV0_EPF4_MSI_MSG_ADDR_HI                                                            0x00a8\n#define cfgBIF_CFG_DEV0_EPF4_MSI_MSG_DATA                                                               0x00a8\n#define cfgBIF_CFG_DEV0_EPF4_MSI_EXT_MSG_DATA                                                           0x00aa\n#define cfgBIF_CFG_DEV0_EPF4_MSI_MASK                                                                   0x00ac\n#define cfgBIF_CFG_DEV0_EPF4_MSI_MSG_DATA_64                                                            0x00ac\n#define cfgBIF_CFG_DEV0_EPF4_MSI_EXT_MSG_DATA_64                                                        0x00ae\n#define cfgBIF_CFG_DEV0_EPF4_MSI_MASK_64                                                                0x00b0\n#define cfgBIF_CFG_DEV0_EPF4_MSI_PENDING                                                                0x00b0\n#define cfgBIF_CFG_DEV0_EPF4_MSI_PENDING_64                                                             0x00b4\n#define cfgBIF_CFG_DEV0_EPF4_MSIX_CAP_LIST                                                              0x00c0\n#define cfgBIF_CFG_DEV0_EPF4_MSIX_MSG_CNTL                                                              0x00c2\n#define cfgBIF_CFG_DEV0_EPF4_MSIX_TABLE                                                                 0x00c4\n#define cfgBIF_CFG_DEV0_EPF4_MSIX_PBA                                                                   0x00c8\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                          0x0100\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_VENDOR_SPECIFIC_HDR                                                   0x0104\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_VENDOR_SPECIFIC1                                                      0x0108\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_VENDOR_SPECIFIC2                                                      0x010c\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                              0x0150\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_UNCORR_ERR_STATUS                                                     0x0154\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_UNCORR_ERR_MASK                                                       0x0158\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_UNCORR_ERR_SEVERITY                                                   0x015c\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_CORR_ERR_STATUS                                                       0x0160\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_CORR_ERR_MASK                                                         0x0164\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_ADV_ERR_CAP_CNTL                                                      0x0168\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_HDR_LOG0                                                              0x016c\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_HDR_LOG1                                                              0x0170\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_HDR_LOG2                                                              0x0174\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_HDR_LOG3                                                              0x0178\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_TLP_PREFIX_LOG0                                                       0x0188\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_TLP_PREFIX_LOG1                                                       0x018c\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_TLP_PREFIX_LOG2                                                       0x0190\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_TLP_PREFIX_LOG3                                                       0x0194\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_BAR_ENH_CAP_LIST                                                      0x0200\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_BAR1_CAP                                                              0x0204\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_BAR1_CNTL                                                             0x0208\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_BAR2_CAP                                                              0x020c\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_BAR2_CNTL                                                             0x0210\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_BAR3_CAP                                                              0x0214\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_BAR3_CNTL                                                             0x0218\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_BAR4_CAP                                                              0x021c\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_BAR4_CNTL                                                             0x0220\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_BAR5_CAP                                                              0x0224\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_BAR5_CNTL                                                             0x0228\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_BAR6_CAP                                                              0x022c\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_BAR6_CNTL                                                             0x0230\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_PWR_BUDGET_ENH_CAP_LIST                                               0x0240\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_PWR_BUDGET_DATA_SELECT                                                0x0244\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_PWR_BUDGET_DATA                                                       0x0248\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_PWR_BUDGET_CAP                                                        0x024c\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_DPA_ENH_CAP_LIST                                                      0x0250\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_DPA_CAP                                                               0x0254\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_DPA_LATENCY_INDICATOR                                                 0x0258\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_DPA_STATUS                                                            0x025c\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_DPA_CNTL                                                              0x025e\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_DPA_SUBSTATE_PWR_ALLOC_0                                              0x0260\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_DPA_SUBSTATE_PWR_ALLOC_1                                              0x0261\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_DPA_SUBSTATE_PWR_ALLOC_2                                              0x0262\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_DPA_SUBSTATE_PWR_ALLOC_3                                              0x0263\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_DPA_SUBSTATE_PWR_ALLOC_4                                              0x0264\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_DPA_SUBSTATE_PWR_ALLOC_5                                              0x0265\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_DPA_SUBSTATE_PWR_ALLOC_6                                              0x0266\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_DPA_SUBSTATE_PWR_ALLOC_7                                              0x0267\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_ACS_ENH_CAP_LIST                                                      0x02a0\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_ACS_CAP                                                               0x02a4\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_ACS_CNTL                                                              0x02a6\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_PASID_ENH_CAP_LIST                                                    0x02d0\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_PASID_CAP                                                             0x02d4\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_PASID_CNTL                                                            0x02d6\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_ARI_ENH_CAP_LIST                                                      0x0328\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_ARI_CAP                                                               0x032c\n#define cfgBIF_CFG_DEV0_EPF4_PCIE_ARI_CNTL                                                              0x032e\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF5_VENDOR_ID                                                                  0x0000\n#define cfgBIF_CFG_DEV0_EPF5_DEVICE_ID                                                                  0x0002\n#define cfgBIF_CFG_DEV0_EPF5_COMMAND                                                                    0x0004\n#define cfgBIF_CFG_DEV0_EPF5_STATUS                                                                     0x0006\n#define cfgBIF_CFG_DEV0_EPF5_REVISION_ID                                                                0x0008\n#define cfgBIF_CFG_DEV0_EPF5_PROG_INTERFACE                                                             0x0009\n#define cfgBIF_CFG_DEV0_EPF5_SUB_CLASS                                                                  0x000a\n#define cfgBIF_CFG_DEV0_EPF5_BASE_CLASS                                                                 0x000b\n#define cfgBIF_CFG_DEV0_EPF5_CACHE_LINE                                                                 0x000c\n#define cfgBIF_CFG_DEV0_EPF5_LATENCY                                                                    0x000d\n#define cfgBIF_CFG_DEV0_EPF5_HEADER                                                                     0x000e\n#define cfgBIF_CFG_DEV0_EPF5_BIST                                                                       0x000f\n#define cfgBIF_CFG_DEV0_EPF5_BASE_ADDR_1                                                                0x0010\n#define cfgBIF_CFG_DEV0_EPF5_BASE_ADDR_2                                                                0x0014\n#define cfgBIF_CFG_DEV0_EPF5_BASE_ADDR_3                                                                0x0018\n#define cfgBIF_CFG_DEV0_EPF5_BASE_ADDR_4                                                                0x001c\n#define cfgBIF_CFG_DEV0_EPF5_BASE_ADDR_5                                                                0x0020\n#define cfgBIF_CFG_DEV0_EPF5_BASE_ADDR_6                                                                0x0024\n#define cfgBIF_CFG_DEV0_EPF5_CARDBUS_CIS_PTR                                                            0x0028\n#define cfgBIF_CFG_DEV0_EPF5_ADAPTER_ID                                                                 0x002c\n#define cfgBIF_CFG_DEV0_EPF5_ROM_BASE_ADDR                                                              0x0030\n#define cfgBIF_CFG_DEV0_EPF5_CAP_PTR                                                                    0x0034\n#define cfgBIF_CFG_DEV0_EPF5_INTERRUPT_LINE                                                             0x003c\n#define cfgBIF_CFG_DEV0_EPF5_INTERRUPT_PIN                                                              0x003d\n#define cfgBIF_CFG_DEV0_EPF5_MIN_GRANT                                                                  0x003e\n#define cfgBIF_CFG_DEV0_EPF5_MAX_LATENCY                                                                0x003f\n#define cfgBIF_CFG_DEV0_EPF5_VENDOR_CAP_LIST                                                            0x0048\n#define cfgBIF_CFG_DEV0_EPF5_ADAPTER_ID_W                                                               0x004c\n#define cfgBIF_CFG_DEV0_EPF5_PMI_CAP_LIST                                                               0x0050\n#define cfgBIF_CFG_DEV0_EPF5_PMI_CAP                                                                    0x0052\n#define cfgBIF_CFG_DEV0_EPF5_PMI_STATUS_CNTL                                                            0x0054\n#define cfgBIF_CFG_DEV0_EPF5_SBRN                                                                       0x0060\n#define cfgBIF_CFG_DEV0_EPF5_FLADJ                                                                      0x0061\n#define cfgBIF_CFG_DEV0_EPF5_DBESL_DBESLD                                                               0x0062\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_CAP_LIST                                                              0x0064\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_CAP                                                                   0x0066\n#define cfgBIF_CFG_DEV0_EPF5_DEVICE_CAP                                                                 0x0068\n#define cfgBIF_CFG_DEV0_EPF5_DEVICE_CNTL                                                                0x006c\n#define cfgBIF_CFG_DEV0_EPF5_DEVICE_STATUS                                                              0x006e\n#define cfgBIF_CFG_DEV0_EPF5_LINK_CAP                                                                   0x0070\n#define cfgBIF_CFG_DEV0_EPF5_LINK_CNTL                                                                  0x0074\n#define cfgBIF_CFG_DEV0_EPF5_LINK_STATUS                                                                0x0076\n#define cfgBIF_CFG_DEV0_EPF5_DEVICE_CAP2                                                                0x0088\n#define cfgBIF_CFG_DEV0_EPF5_DEVICE_CNTL2                                                               0x008c\n#define cfgBIF_CFG_DEV0_EPF5_DEVICE_STATUS2                                                             0x008e\n#define cfgBIF_CFG_DEV0_EPF5_LINK_CAP2                                                                  0x0090\n#define cfgBIF_CFG_DEV0_EPF5_LINK_CNTL2                                                                 0x0094\n#define cfgBIF_CFG_DEV0_EPF5_LINK_STATUS2                                                               0x0096\n#define cfgBIF_CFG_DEV0_EPF5_MSI_CAP_LIST                                                               0x00a0\n#define cfgBIF_CFG_DEV0_EPF5_MSI_MSG_CNTL                                                               0x00a2\n#define cfgBIF_CFG_DEV0_EPF5_MSI_MSG_ADDR_LO                                                            0x00a4\n#define cfgBIF_CFG_DEV0_EPF5_MSI_MSG_ADDR_HI                                                            0x00a8\n#define cfgBIF_CFG_DEV0_EPF5_MSI_MSG_DATA                                                               0x00a8\n#define cfgBIF_CFG_DEV0_EPF5_MSI_EXT_MSG_DATA                                                           0x00aa\n#define cfgBIF_CFG_DEV0_EPF5_MSI_MASK                                                                   0x00ac\n#define cfgBIF_CFG_DEV0_EPF5_MSI_MSG_DATA_64                                                            0x00ac\n#define cfgBIF_CFG_DEV0_EPF5_MSI_EXT_MSG_DATA_64                                                        0x00ae\n#define cfgBIF_CFG_DEV0_EPF5_MSI_MASK_64                                                                0x00b0\n#define cfgBIF_CFG_DEV0_EPF5_MSI_PENDING                                                                0x00b0\n#define cfgBIF_CFG_DEV0_EPF5_MSI_PENDING_64                                                             0x00b4\n#define cfgBIF_CFG_DEV0_EPF5_MSIX_CAP_LIST                                                              0x00c0\n#define cfgBIF_CFG_DEV0_EPF5_MSIX_MSG_CNTL                                                              0x00c2\n#define cfgBIF_CFG_DEV0_EPF5_MSIX_TABLE                                                                 0x00c4\n#define cfgBIF_CFG_DEV0_EPF5_MSIX_PBA                                                                   0x00c8\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                          0x0100\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_VENDOR_SPECIFIC_HDR                                                   0x0104\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_VENDOR_SPECIFIC1                                                      0x0108\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_VENDOR_SPECIFIC2                                                      0x010c\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                              0x0150\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_UNCORR_ERR_STATUS                                                     0x0154\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_UNCORR_ERR_MASK                                                       0x0158\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_UNCORR_ERR_SEVERITY                                                   0x015c\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_CORR_ERR_STATUS                                                       0x0160\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_CORR_ERR_MASK                                                         0x0164\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_ADV_ERR_CAP_CNTL                                                      0x0168\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_HDR_LOG0                                                              0x016c\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_HDR_LOG1                                                              0x0170\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_HDR_LOG2                                                              0x0174\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_HDR_LOG3                                                              0x0178\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_TLP_PREFIX_LOG0                                                       0x0188\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_TLP_PREFIX_LOG1                                                       0x018c\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_TLP_PREFIX_LOG2                                                       0x0190\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_TLP_PREFIX_LOG3                                                       0x0194\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_BAR_ENH_CAP_LIST                                                      0x0200\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_BAR1_CAP                                                              0x0204\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_BAR1_CNTL                                                             0x0208\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_BAR2_CAP                                                              0x020c\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_BAR2_CNTL                                                             0x0210\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_BAR3_CAP                                                              0x0214\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_BAR3_CNTL                                                             0x0218\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_BAR4_CAP                                                              0x021c\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_BAR4_CNTL                                                             0x0220\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_BAR5_CAP                                                              0x0224\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_BAR5_CNTL                                                             0x0228\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_BAR6_CAP                                                              0x022c\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_BAR6_CNTL                                                             0x0230\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_PWR_BUDGET_ENH_CAP_LIST                                               0x0240\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_PWR_BUDGET_DATA_SELECT                                                0x0244\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_PWR_BUDGET_DATA                                                       0x0248\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_PWR_BUDGET_CAP                                                        0x024c\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_DPA_ENH_CAP_LIST                                                      0x0250\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_DPA_CAP                                                               0x0254\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_DPA_LATENCY_INDICATOR                                                 0x0258\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_DPA_STATUS                                                            0x025c\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_DPA_CNTL                                                              0x025e\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_DPA_SUBSTATE_PWR_ALLOC_0                                              0x0260\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_DPA_SUBSTATE_PWR_ALLOC_1                                              0x0261\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_DPA_SUBSTATE_PWR_ALLOC_2                                              0x0262\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_DPA_SUBSTATE_PWR_ALLOC_3                                              0x0263\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_DPA_SUBSTATE_PWR_ALLOC_4                                              0x0264\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_DPA_SUBSTATE_PWR_ALLOC_5                                              0x0265\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_DPA_SUBSTATE_PWR_ALLOC_6                                              0x0266\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_DPA_SUBSTATE_PWR_ALLOC_7                                              0x0267\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_ACS_ENH_CAP_LIST                                                      0x02a0\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_ACS_CAP                                                               0x02a4\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_ACS_CNTL                                                              0x02a6\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_PASID_ENH_CAP_LIST                                                    0x02d0\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_PASID_CAP                                                             0x02d4\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_PASID_CNTL                                                            0x02d6\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_ARI_ENH_CAP_LIST                                                      0x0328\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_ARI_CAP                                                               0x032c\n#define cfgBIF_CFG_DEV0_EPF5_PCIE_ARI_CNTL                                                              0x032e\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF6_VENDOR_ID                                                                  0x0000\n#define cfgBIF_CFG_DEV0_EPF6_DEVICE_ID                                                                  0x0002\n#define cfgBIF_CFG_DEV0_EPF6_COMMAND                                                                    0x0004\n#define cfgBIF_CFG_DEV0_EPF6_STATUS                                                                     0x0006\n#define cfgBIF_CFG_DEV0_EPF6_REVISION_ID                                                                0x0008\n#define cfgBIF_CFG_DEV0_EPF6_PROG_INTERFACE                                                             0x0009\n#define cfgBIF_CFG_DEV0_EPF6_SUB_CLASS                                                                  0x000a\n#define cfgBIF_CFG_DEV0_EPF6_BASE_CLASS                                                                 0x000b\n#define cfgBIF_CFG_DEV0_EPF6_CACHE_LINE                                                                 0x000c\n#define cfgBIF_CFG_DEV0_EPF6_LATENCY                                                                    0x000d\n#define cfgBIF_CFG_DEV0_EPF6_HEADER                                                                     0x000e\n#define cfgBIF_CFG_DEV0_EPF6_BIST                                                                       0x000f\n#define cfgBIF_CFG_DEV0_EPF6_BASE_ADDR_1                                                                0x0010\n#define cfgBIF_CFG_DEV0_EPF6_BASE_ADDR_2                                                                0x0014\n#define cfgBIF_CFG_DEV0_EPF6_BASE_ADDR_3                                                                0x0018\n#define cfgBIF_CFG_DEV0_EPF6_BASE_ADDR_4                                                                0x001c\n#define cfgBIF_CFG_DEV0_EPF6_BASE_ADDR_5                                                                0x0020\n#define cfgBIF_CFG_DEV0_EPF6_BASE_ADDR_6                                                                0x0024\n#define cfgBIF_CFG_DEV0_EPF6_CARDBUS_CIS_PTR                                                            0x0028\n#define cfgBIF_CFG_DEV0_EPF6_ADAPTER_ID                                                                 0x002c\n#define cfgBIF_CFG_DEV0_EPF6_ROM_BASE_ADDR                                                              0x0030\n#define cfgBIF_CFG_DEV0_EPF6_CAP_PTR                                                                    0x0034\n#define cfgBIF_CFG_DEV0_EPF6_INTERRUPT_LINE                                                             0x003c\n#define cfgBIF_CFG_DEV0_EPF6_INTERRUPT_PIN                                                              0x003d\n#define cfgBIF_CFG_DEV0_EPF6_MIN_GRANT                                                                  0x003e\n#define cfgBIF_CFG_DEV0_EPF6_MAX_LATENCY                                                                0x003f\n#define cfgBIF_CFG_DEV0_EPF6_VENDOR_CAP_LIST                                                            0x0048\n#define cfgBIF_CFG_DEV0_EPF6_ADAPTER_ID_W                                                               0x004c\n#define cfgBIF_CFG_DEV0_EPF6_PMI_CAP_LIST                                                               0x0050\n#define cfgBIF_CFG_DEV0_EPF6_PMI_CAP                                                                    0x0052\n#define cfgBIF_CFG_DEV0_EPF6_PMI_STATUS_CNTL                                                            0x0054\n#define cfgBIF_CFG_DEV0_EPF6_SBRN                                                                       0x0060\n#define cfgBIF_CFG_DEV0_EPF6_FLADJ                                                                      0x0061\n#define cfgBIF_CFG_DEV0_EPF6_DBESL_DBESLD                                                               0x0062\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_CAP_LIST                                                              0x0064\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_CAP                                                                   0x0066\n#define cfgBIF_CFG_DEV0_EPF6_DEVICE_CAP                                                                 0x0068\n#define cfgBIF_CFG_DEV0_EPF6_DEVICE_CNTL                                                                0x006c\n#define cfgBIF_CFG_DEV0_EPF6_DEVICE_STATUS                                                              0x006e\n#define cfgBIF_CFG_DEV0_EPF6_LINK_CAP                                                                   0x0070\n#define cfgBIF_CFG_DEV0_EPF6_LINK_CNTL                                                                  0x0074\n#define cfgBIF_CFG_DEV0_EPF6_LINK_STATUS                                                                0x0076\n#define cfgBIF_CFG_DEV0_EPF6_DEVICE_CAP2                                                                0x0088\n#define cfgBIF_CFG_DEV0_EPF6_DEVICE_CNTL2                                                               0x008c\n#define cfgBIF_CFG_DEV0_EPF6_DEVICE_STATUS2                                                             0x008e\n#define cfgBIF_CFG_DEV0_EPF6_LINK_CAP2                                                                  0x0090\n#define cfgBIF_CFG_DEV0_EPF6_LINK_CNTL2                                                                 0x0094\n#define cfgBIF_CFG_DEV0_EPF6_LINK_STATUS2                                                               0x0096\n#define cfgBIF_CFG_DEV0_EPF6_MSI_CAP_LIST                                                               0x00a0\n#define cfgBIF_CFG_DEV0_EPF6_MSI_MSG_CNTL                                                               0x00a2\n#define cfgBIF_CFG_DEV0_EPF6_MSI_MSG_ADDR_LO                                                            0x00a4\n#define cfgBIF_CFG_DEV0_EPF6_MSI_MSG_ADDR_HI                                                            0x00a8\n#define cfgBIF_CFG_DEV0_EPF6_MSI_MSG_DATA                                                               0x00a8\n#define cfgBIF_CFG_DEV0_EPF6_MSI_EXT_MSG_DATA                                                           0x00aa\n#define cfgBIF_CFG_DEV0_EPF6_MSI_MASK                                                                   0x00ac\n#define cfgBIF_CFG_DEV0_EPF6_MSI_MSG_DATA_64                                                            0x00ac\n#define cfgBIF_CFG_DEV0_EPF6_MSI_EXT_MSG_DATA_64                                                        0x00ae\n#define cfgBIF_CFG_DEV0_EPF6_MSI_MASK_64                                                                0x00b0\n#define cfgBIF_CFG_DEV0_EPF6_MSI_PENDING                                                                0x00b0\n#define cfgBIF_CFG_DEV0_EPF6_MSI_PENDING_64                                                             0x00b4\n#define cfgBIF_CFG_DEV0_EPF6_MSIX_CAP_LIST                                                              0x00c0\n#define cfgBIF_CFG_DEV0_EPF6_MSIX_MSG_CNTL                                                              0x00c2\n#define cfgBIF_CFG_DEV0_EPF6_MSIX_TABLE                                                                 0x00c4\n#define cfgBIF_CFG_DEV0_EPF6_MSIX_PBA                                                                   0x00c8\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                          0x0100\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_VENDOR_SPECIFIC_HDR                                                   0x0104\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_VENDOR_SPECIFIC1                                                      0x0108\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_VENDOR_SPECIFIC2                                                      0x010c\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                              0x0150\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_UNCORR_ERR_STATUS                                                     0x0154\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_UNCORR_ERR_MASK                                                       0x0158\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_UNCORR_ERR_SEVERITY                                                   0x015c\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_CORR_ERR_STATUS                                                       0x0160\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_CORR_ERR_MASK                                                         0x0164\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_ADV_ERR_CAP_CNTL                                                      0x0168\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_HDR_LOG0                                                              0x016c\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_HDR_LOG1                                                              0x0170\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_HDR_LOG2                                                              0x0174\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_HDR_LOG3                                                              0x0178\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_TLP_PREFIX_LOG0                                                       0x0188\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_TLP_PREFIX_LOG1                                                       0x018c\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_TLP_PREFIX_LOG2                                                       0x0190\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_TLP_PREFIX_LOG3                                                       0x0194\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_BAR_ENH_CAP_LIST                                                      0x0200\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_BAR1_CAP                                                              0x0204\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_BAR1_CNTL                                                             0x0208\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_BAR2_CAP                                                              0x020c\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_BAR2_CNTL                                                             0x0210\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_BAR3_CAP                                                              0x0214\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_BAR3_CNTL                                                             0x0218\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_BAR4_CAP                                                              0x021c\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_BAR4_CNTL                                                             0x0220\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_BAR5_CAP                                                              0x0224\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_BAR5_CNTL                                                             0x0228\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_BAR6_CAP                                                              0x022c\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_BAR6_CNTL                                                             0x0230\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_PWR_BUDGET_ENH_CAP_LIST                                               0x0240\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_PWR_BUDGET_DATA_SELECT                                                0x0244\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_PWR_BUDGET_DATA                                                       0x0248\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_PWR_BUDGET_CAP                                                        0x024c\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_DPA_ENH_CAP_LIST                                                      0x0250\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_DPA_CAP                                                               0x0254\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_DPA_LATENCY_INDICATOR                                                 0x0258\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_DPA_STATUS                                                            0x025c\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_DPA_CNTL                                                              0x025e\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_DPA_SUBSTATE_PWR_ALLOC_0                                              0x0260\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_DPA_SUBSTATE_PWR_ALLOC_1                                              0x0261\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_DPA_SUBSTATE_PWR_ALLOC_2                                              0x0262\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_DPA_SUBSTATE_PWR_ALLOC_3                                              0x0263\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_DPA_SUBSTATE_PWR_ALLOC_4                                              0x0264\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_DPA_SUBSTATE_PWR_ALLOC_5                                              0x0265\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_DPA_SUBSTATE_PWR_ALLOC_6                                              0x0266\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_DPA_SUBSTATE_PWR_ALLOC_7                                              0x0267\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_ACS_ENH_CAP_LIST                                                      0x02a0\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_ACS_CAP                                                               0x02a4\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_ACS_CNTL                                                              0x02a6\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_PASID_ENH_CAP_LIST                                                    0x02d0\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_PASID_CAP                                                             0x02d4\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_PASID_CNTL                                                            0x02d6\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_ARI_ENH_CAP_LIST                                                      0x0328\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_ARI_CAP                                                               0x032c\n#define cfgBIF_CFG_DEV0_EPF6_PCIE_ARI_CNTL                                                              0x032e\n\n\n\n\n#define cfgBIFPLR0_VENDOR_ID                                                                            0x0000\n#define cfgBIFPLR0_DEVICE_ID                                                                            0x0002\n#define cfgBIFPLR0_COMMAND                                                                              0x0004\n#define cfgBIFPLR0_STATUS                                                                               0x0006\n#define cfgBIFPLR0_REVISION_ID                                                                          0x0008\n#define cfgBIFPLR0_PROG_INTERFACE                                                                       0x0009\n#define cfgBIFPLR0_SUB_CLASS                                                                            0x000a\n#define cfgBIFPLR0_BASE_CLASS                                                                           0x000b\n#define cfgBIFPLR0_CACHE_LINE                                                                           0x000c\n#define cfgBIFPLR0_LATENCY                                                                              0x000d\n#define cfgBIFPLR0_HEADER                                                                               0x000e\n#define cfgBIFPLR0_BIST                                                                                 0x000f\n#define cfgBIFPLR0_SUB_BUS_NUMBER_LATENCY                                                               0x0018\n#define cfgBIFPLR0_IO_BASE_LIMIT                                                                        0x001c\n#define cfgBIFPLR0_SECONDARY_STATUS                                                                     0x001e\n#define cfgBIFPLR0_MEM_BASE_LIMIT                                                                       0x0020\n#define cfgBIFPLR0_PREF_BASE_LIMIT                                                                      0x0024\n#define cfgBIFPLR0_PREF_BASE_UPPER                                                                      0x0028\n#define cfgBIFPLR0_PREF_LIMIT_UPPER                                                                     0x002c\n#define cfgBIFPLR0_IO_BASE_LIMIT_HI                                                                     0x0030\n#define cfgBIFPLR0_CAP_PTR                                                                              0x0034\n#define cfgBIFPLR0_ROM_BASE_ADDR                                                                        0x0038\n#define cfgBIFPLR0_INTERRUPT_LINE                                                                       0x003c\n#define cfgBIFPLR0_INTERRUPT_PIN                                                                        0x003d\n#define cfgBIFPLR0_EXT_BRIDGE_CNTL                                                                      0x0040\n#define cfgBIFPLR0_VENDOR_CAP_LIST                                                                      0x0048\n#define cfgBIFPLR0_ADAPTER_ID_W                                                                         0x004c\n#define cfgBIFPLR0_PMI_CAP_LIST                                                                         0x0050\n#define cfgBIFPLR0_PMI_CAP                                                                              0x0052\n#define cfgBIFPLR0_PMI_STATUS_CNTL                                                                      0x0054\n#define cfgBIFPLR0_PCIE_CAP_LIST                                                                        0x0058\n#define cfgBIFPLR0_PCIE_CAP                                                                             0x005a\n#define cfgBIFPLR0_DEVICE_CAP                                                                           0x005c\n#define cfgBIFPLR0_DEVICE_CNTL                                                                          0x0060\n#define cfgBIFPLR0_DEVICE_STATUS                                                                        0x0062\n#define cfgBIFPLR0_LINK_CAP                                                                             0x0064\n#define cfgBIFPLR0_LINK_CNTL                                                                            0x0068\n#define cfgBIFPLR0_LINK_STATUS                                                                          0x006a\n#define cfgBIFPLR0_SLOT_CAP                                                                             0x006c\n#define cfgBIFPLR0_SLOT_CNTL                                                                            0x0070\n#define cfgBIFPLR0_SLOT_STATUS                                                                          0x0072\n#define cfgBIFPLR0_ROOT_CNTL                                                                            0x0074\n#define cfgBIFPLR0_ROOT_CAP                                                                             0x0076\n#define cfgBIFPLR0_ROOT_STATUS                                                                          0x0078\n#define cfgBIFPLR0_DEVICE_CAP2                                                                          0x007c\n#define cfgBIFPLR0_DEVICE_CNTL2                                                                         0x0080\n#define cfgBIFPLR0_DEVICE_STATUS2                                                                       0x0082\n#define cfgBIFPLR0_LINK_CAP2                                                                            0x0084\n#define cfgBIFPLR0_LINK_CNTL2                                                                           0x0088\n#define cfgBIFPLR0_LINK_STATUS2                                                                         0x008a\n#define cfgBIFPLR0_SLOT_CAP2                                                                            0x008c\n#define cfgBIFPLR0_SLOT_CNTL2                                                                           0x0090\n#define cfgBIFPLR0_SLOT_STATUS2                                                                         0x0092\n#define cfgBIFPLR0_MSI_CAP_LIST                                                                         0x00a0\n#define cfgBIFPLR0_MSI_MSG_CNTL                                                                         0x00a2\n#define cfgBIFPLR0_MSI_MSG_ADDR_LO                                                                      0x00a4\n#define cfgBIFPLR0_MSI_MSG_ADDR_HI                                                                      0x00a8\n#define cfgBIFPLR0_MSI_MSG_DATA                                                                         0x00a8\n#define cfgBIFPLR0_MSI_MSG_DATA_64                                                                      0x00ac\n#define cfgBIFPLR0_SSID_CAP_LIST                                                                        0x00c0\n#define cfgBIFPLR0_SSID_CAP                                                                             0x00c4\n#define cfgBIFPLR0_MSI_MAP_CAP_LIST                                                                     0x00c8\n#define cfgBIFPLR0_MSI_MAP_CAP                                                                          0x00ca\n#define cfgBIFPLR0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                                    0x0100\n#define cfgBIFPLR0_PCIE_VENDOR_SPECIFIC_HDR                                                             0x0104\n#define cfgBIFPLR0_PCIE_VENDOR_SPECIFIC1                                                                0x0108\n#define cfgBIFPLR0_PCIE_VENDOR_SPECIFIC2                                                                0x010c\n#define cfgBIFPLR0_PCIE_VC_ENH_CAP_LIST                                                                 0x0110\n#define cfgBIFPLR0_PCIE_PORT_VC_CAP_REG1                                                                0x0114\n#define cfgBIFPLR0_PCIE_PORT_VC_CAP_REG2                                                                0x0118\n#define cfgBIFPLR0_PCIE_PORT_VC_CNTL                                                                    0x011c\n#define cfgBIFPLR0_PCIE_PORT_VC_STATUS                                                                  0x011e\n#define cfgBIFPLR0_PCIE_VC0_RESOURCE_CAP                                                                0x0120\n#define cfgBIFPLR0_PCIE_VC0_RESOURCE_CNTL                                                               0x0124\n#define cfgBIFPLR0_PCIE_VC0_RESOURCE_STATUS                                                             0x012a\n#define cfgBIFPLR0_PCIE_VC1_RESOURCE_CAP                                                                0x012c\n#define cfgBIFPLR0_PCIE_VC1_RESOURCE_CNTL                                                               0x0130\n#define cfgBIFPLR0_PCIE_VC1_RESOURCE_STATUS                                                             0x0136\n#define cfgBIFPLR0_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                                     0x0140\n#define cfgBIFPLR0_PCIE_DEV_SERIAL_NUM_DW1                                                              0x0144\n#define cfgBIFPLR0_PCIE_DEV_SERIAL_NUM_DW2                                                              0x0148\n#define cfgBIFPLR0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                                        0x0150\n#define cfgBIFPLR0_PCIE_UNCORR_ERR_STATUS                                                               0x0154\n#define cfgBIFPLR0_PCIE_UNCORR_ERR_MASK                                                                 0x0158\n#define cfgBIFPLR0_PCIE_UNCORR_ERR_SEVERITY                                                             0x015c\n#define cfgBIFPLR0_PCIE_CORR_ERR_STATUS                                                                 0x0160\n#define cfgBIFPLR0_PCIE_CORR_ERR_MASK                                                                   0x0164\n#define cfgBIFPLR0_PCIE_ADV_ERR_CAP_CNTL                                                                0x0168\n#define cfgBIFPLR0_PCIE_HDR_LOG0                                                                        0x016c\n#define cfgBIFPLR0_PCIE_HDR_LOG1                                                                        0x0170\n#define cfgBIFPLR0_PCIE_HDR_LOG2                                                                        0x0174\n#define cfgBIFPLR0_PCIE_HDR_LOG3                                                                        0x0178\n#define cfgBIFPLR0_PCIE_ROOT_ERR_CMD                                                                    0x017c\n#define cfgBIFPLR0_PCIE_ROOT_ERR_STATUS                                                                 0x0180\n#define cfgBIFPLR0_PCIE_ERR_SRC_ID                                                                      0x0184\n#define cfgBIFPLR0_PCIE_TLP_PREFIX_LOG0                                                                 0x0188\n#define cfgBIFPLR0_PCIE_TLP_PREFIX_LOG1                                                                 0x018c\n#define cfgBIFPLR0_PCIE_TLP_PREFIX_LOG2                                                                 0x0190\n#define cfgBIFPLR0_PCIE_TLP_PREFIX_LOG3                                                                 0x0194\n#define cfgBIFPLR0_PCIE_SECONDARY_ENH_CAP_LIST                                                          0x0270\n#define cfgBIFPLR0_PCIE_LINK_CNTL3                                                                      0x0274\n#define cfgBIFPLR0_PCIE_LANE_ERROR_STATUS                                                               0x0278\n#define cfgBIFPLR0_PCIE_LANE_0_EQUALIZATION_CNTL                                                        0x027c\n#define cfgBIFPLR0_PCIE_LANE_1_EQUALIZATION_CNTL                                                        0x027e\n#define cfgBIFPLR0_PCIE_LANE_2_EQUALIZATION_CNTL                                                        0x0280\n#define cfgBIFPLR0_PCIE_LANE_3_EQUALIZATION_CNTL                                                        0x0282\n#define cfgBIFPLR0_PCIE_LANE_4_EQUALIZATION_CNTL                                                        0x0284\n#define cfgBIFPLR0_PCIE_LANE_5_EQUALIZATION_CNTL                                                        0x0286\n#define cfgBIFPLR0_PCIE_LANE_6_EQUALIZATION_CNTL                                                        0x0288\n#define cfgBIFPLR0_PCIE_LANE_7_EQUALIZATION_CNTL                                                        0x028a\n#define cfgBIFPLR0_PCIE_LANE_8_EQUALIZATION_CNTL                                                        0x028c\n#define cfgBIFPLR0_PCIE_LANE_9_EQUALIZATION_CNTL                                                        0x028e\n#define cfgBIFPLR0_PCIE_LANE_10_EQUALIZATION_CNTL                                                       0x0290\n#define cfgBIFPLR0_PCIE_LANE_11_EQUALIZATION_CNTL                                                       0x0292\n#define cfgBIFPLR0_PCIE_LANE_12_EQUALIZATION_CNTL                                                       0x0294\n#define cfgBIFPLR0_PCIE_LANE_13_EQUALIZATION_CNTL                                                       0x0296\n#define cfgBIFPLR0_PCIE_LANE_14_EQUALIZATION_CNTL                                                       0x0298\n#define cfgBIFPLR0_PCIE_LANE_15_EQUALIZATION_CNTL                                                       0x029a\n#define cfgBIFPLR0_PCIE_ACS_ENH_CAP_LIST                                                                0x02a0\n#define cfgBIFPLR0_PCIE_ACS_CAP                                                                         0x02a4\n#define cfgBIFPLR0_PCIE_ACS_CNTL                                                                        0x02a6\n#define cfgBIFPLR0_PCIE_MC_ENH_CAP_LIST                                                                 0x02f0\n#define cfgBIFPLR0_PCIE_MC_CAP                                                                          0x02f4\n#define cfgBIFPLR0_PCIE_MC_CNTL                                                                         0x02f6\n#define cfgBIFPLR0_PCIE_MC_ADDR0                                                                        0x02f8\n#define cfgBIFPLR0_PCIE_MC_ADDR1                                                                        0x02fc\n#define cfgBIFPLR0_PCIE_MC_RCV0                                                                         0x0300\n#define cfgBIFPLR0_PCIE_MC_RCV1                                                                         0x0304\n#define cfgBIFPLR0_PCIE_MC_BLOCK_ALL0                                                                   0x0308\n#define cfgBIFPLR0_PCIE_MC_BLOCK_ALL1                                                                   0x030c\n#define cfgBIFPLR0_PCIE_MC_BLOCK_UNTRANSLATED_0                                                         0x0310\n#define cfgBIFPLR0_PCIE_MC_BLOCK_UNTRANSLATED_1                                                         0x0314\n#define cfgBIFPLR0_PCIE_MC_OVERLAY_BAR0                                                                 0x0318\n#define cfgBIFPLR0_PCIE_MC_OVERLAY_BAR1                                                                 0x031c\n#define cfgBIFPLR0_PCIE_L1_PM_SUB_CAP_LIST                                                              0x0370\n#define cfgBIFPLR0_PCIE_L1_PM_SUB_CAP                                                                   0x0374\n#define cfgBIFPLR0_PCIE_L1_PM_SUB_CNTL                                                                  0x0378\n#define cfgBIFPLR0_PCIE_L1_PM_SUB_CNTL2                                                                 0x037c\n#define cfgBIFPLR0_PCIE_DPC_ENH_CAP_LIST                                                                0x0380\n#define cfgBIFPLR0_PCIE_DPC_CAP_LIST                                                                    0x0384\n#define cfgBIFPLR0_PCIE_DPC_CNTL                                                                        0x0386\n#define cfgBIFPLR0_PCIE_DPC_STATUS                                                                      0x0388\n#define cfgBIFPLR0_PCIE_DPC_ERROR_SOURCE_ID                                                             0x038a\n#define cfgBIFPLR0_PCIE_RP_PIO_STATUS                                                                   0x038c\n#define cfgBIFPLR0_PCIE_RP_PIO_MASK                                                                     0x0390\n#define cfgBIFPLR0_PCIE_RP_PIO_SEVERITY                                                                 0x0394\n#define cfgBIFPLR0_PCIE_RP_PIO_SYSERROR                                                                 0x0398\n#define cfgBIFPLR0_PCIE_RP_PIO_EXCEPTION                                                                0x039c\n#define cfgBIFPLR0_PCIE_RP_PIO_HDR_LOG0                                                                 0x03a0\n#define cfgBIFPLR0_PCIE_RP_PIO_HDR_LOG1                                                                 0x03a4\n#define cfgBIFPLR0_PCIE_RP_PIO_HDR_LOG2                                                                 0x03a8\n#define cfgBIFPLR0_PCIE_RP_PIO_HDR_LOG3                                                                 0x03ac\n#define cfgBIFPLR0_PCIE_RP_PIO_PREFIX_LOG0                                                              0x03b4\n#define cfgBIFPLR0_PCIE_RP_PIO_PREFIX_LOG1                                                              0x03b8\n#define cfgBIFPLR0_PCIE_RP_PIO_PREFIX_LOG2                                                              0x03bc\n#define cfgBIFPLR0_PCIE_RP_PIO_PREFIX_LOG3                                                              0x03c0\n#define cfgBIFPLR0_PCIE_ESM_CAP_LIST                                                                    0x03c4\n#define cfgBIFPLR0_PCIE_ESM_HEADER_1                                                                    0x03c8\n#define cfgBIFPLR0_PCIE_ESM_HEADER_2                                                                    0x03cc\n#define cfgBIFPLR0_PCIE_ESM_STATUS                                                                      0x03ce\n#define cfgBIFPLR0_PCIE_ESM_CTRL                                                                        0x03d0\n#define cfgBIFPLR0_PCIE_ESM_CAP_1                                                                       0x03d4\n#define cfgBIFPLR0_PCIE_ESM_CAP_2                                                                       0x03d8\n#define cfgBIFPLR0_PCIE_ESM_CAP_3                                                                       0x03dc\n#define cfgBIFPLR0_PCIE_ESM_CAP_4                                                                       0x03e0\n#define cfgBIFPLR0_PCIE_ESM_CAP_5                                                                       0x03e4\n#define cfgBIFPLR0_PCIE_ESM_CAP_6                                                                       0x03e8\n#define cfgBIFPLR0_PCIE_ESM_CAP_7                                                                       0x03ec\n#define cfgBIFPLR0_PCIE_DLF_ENH_CAP_LIST                                                                0x0400\n#define cfgBIFPLR0_DATA_LINK_FEATURE_CAP                                                                0x0404\n#define cfgBIFPLR0_DATA_LINK_FEATURE_STATUS                                                             0x0408\n#define cfgBIFPLR0_PCIE_PHY_16GT_ENH_CAP_LIST                                                           0x0410\n#define cfgBIFPLR0_LINK_CAP_16GT                                                                        0x0414\n#define cfgBIFPLR0_LINK_CNTL_16GT                                                                       0x0418\n#define cfgBIFPLR0_LINK_STATUS_16GT                                                                     0x041c\n#define cfgBIFPLR0_LOCAL_PARITY_MISMATCH_STATUS_16GT                                                    0x0420\n#define cfgBIFPLR0_RTM1_PARITY_MISMATCH_STATUS_16GT                                                     0x0424\n#define cfgBIFPLR0_RTM2_PARITY_MISMATCH_STATUS_16GT                                                     0x0428\n#define cfgBIFPLR0_LANE_0_EQUALIZATION_CNTL_16GT                                                        0x0430\n#define cfgBIFPLR0_LANE_1_EQUALIZATION_CNTL_16GT                                                        0x0431\n#define cfgBIFPLR0_LANE_2_EQUALIZATION_CNTL_16GT                                                        0x0432\n#define cfgBIFPLR0_LANE_3_EQUALIZATION_CNTL_16GT                                                        0x0433\n#define cfgBIFPLR0_LANE_4_EQUALIZATION_CNTL_16GT                                                        0x0434\n#define cfgBIFPLR0_LANE_5_EQUALIZATION_CNTL_16GT                                                        0x0435\n#define cfgBIFPLR0_LANE_6_EQUALIZATION_CNTL_16GT                                                        0x0436\n#define cfgBIFPLR0_LANE_7_EQUALIZATION_CNTL_16GT                                                        0x0437\n#define cfgBIFPLR0_LANE_8_EQUALIZATION_CNTL_16GT                                                        0x0438\n#define cfgBIFPLR0_LANE_9_EQUALIZATION_CNTL_16GT                                                        0x0439\n#define cfgBIFPLR0_LANE_10_EQUALIZATION_CNTL_16GT                                                       0x043a\n#define cfgBIFPLR0_LANE_11_EQUALIZATION_CNTL_16GT                                                       0x043b\n#define cfgBIFPLR0_LANE_12_EQUALIZATION_CNTL_16GT                                                       0x043c\n#define cfgBIFPLR0_LANE_13_EQUALIZATION_CNTL_16GT                                                       0x043d\n#define cfgBIFPLR0_LANE_14_EQUALIZATION_CNTL_16GT                                                       0x043e\n#define cfgBIFPLR0_LANE_15_EQUALIZATION_CNTL_16GT                                                       0x043f\n#define cfgBIFPLR0_PCIE_MARGINING_ENH_CAP_LIST                                                          0x0440\n#define cfgBIFPLR0_MARGINING_PORT_CAP                                                                   0x0444\n#define cfgBIFPLR0_MARGINING_PORT_STATUS                                                                0x0446\n#define cfgBIFPLR0_LANE_0_MARGINING_LANE_CNTL                                                           0x0448\n#define cfgBIFPLR0_LANE_0_MARGINING_LANE_STATUS                                                         0x044a\n#define cfgBIFPLR0_LANE_1_MARGINING_LANE_CNTL                                                           0x044c\n#define cfgBIFPLR0_LANE_1_MARGINING_LANE_STATUS                                                         0x044e\n#define cfgBIFPLR0_LANE_2_MARGINING_LANE_CNTL                                                           0x0450\n#define cfgBIFPLR0_LANE_2_MARGINING_LANE_STATUS                                                         0x0452\n#define cfgBIFPLR0_LANE_3_MARGINING_LANE_CNTL                                                           0x0454\n#define cfgBIFPLR0_LANE_3_MARGINING_LANE_STATUS                                                         0x0456\n#define cfgBIFPLR0_LANE_4_MARGINING_LANE_CNTL                                                           0x0458\n#define cfgBIFPLR0_LANE_4_MARGINING_LANE_STATUS                                                         0x045a\n#define cfgBIFPLR0_LANE_5_MARGINING_LANE_CNTL                                                           0x045c\n#define cfgBIFPLR0_LANE_5_MARGINING_LANE_STATUS                                                         0x045e\n#define cfgBIFPLR0_LANE_6_MARGINING_LANE_CNTL                                                           0x0460\n#define cfgBIFPLR0_LANE_6_MARGINING_LANE_STATUS                                                         0x0462\n#define cfgBIFPLR0_LANE_7_MARGINING_LANE_CNTL                                                           0x0464\n#define cfgBIFPLR0_LANE_7_MARGINING_LANE_STATUS                                                         0x0466\n#define cfgBIFPLR0_LANE_8_MARGINING_LANE_CNTL                                                           0x0468\n#define cfgBIFPLR0_LANE_8_MARGINING_LANE_STATUS                                                         0x046a\n#define cfgBIFPLR0_LANE_9_MARGINING_LANE_CNTL                                                           0x046c\n#define cfgBIFPLR0_LANE_9_MARGINING_LANE_STATUS                                                         0x046e\n#define cfgBIFPLR0_LANE_10_MARGINING_LANE_CNTL                                                          0x0470\n#define cfgBIFPLR0_LANE_10_MARGINING_LANE_STATUS                                                        0x0472\n#define cfgBIFPLR0_LANE_11_MARGINING_LANE_CNTL                                                          0x0474\n#define cfgBIFPLR0_LANE_11_MARGINING_LANE_STATUS                                                        0x0476\n#define cfgBIFPLR0_LANE_12_MARGINING_LANE_CNTL                                                          0x0478\n#define cfgBIFPLR0_LANE_12_MARGINING_LANE_STATUS                                                        0x047a\n#define cfgBIFPLR0_LANE_13_MARGINING_LANE_CNTL                                                          0x047c\n#define cfgBIFPLR0_LANE_13_MARGINING_LANE_STATUS                                                        0x047e\n#define cfgBIFPLR0_LANE_14_MARGINING_LANE_CNTL                                                          0x0480\n#define cfgBIFPLR0_LANE_14_MARGINING_LANE_STATUS                                                        0x0482\n#define cfgBIFPLR0_LANE_15_MARGINING_LANE_CNTL                                                          0x0484\n#define cfgBIFPLR0_LANE_15_MARGINING_LANE_STATUS                                                        0x0486\n#define cfgBIFPLR0_PCIE_CCIX_CAP_LIST                                                                   0x0488\n#define cfgBIFPLR0_PCIE_CCIX_HEADER_1                                                                   0x048c\n#define cfgBIFPLR0_PCIE_CCIX_HEADER_2                                                                   0x0490\n#define cfgBIFPLR0_PCIE_CCIX_CAP                                                                        0x0492\n#define cfgBIFPLR0_PCIE_CCIX_ESM_REQD_CAP                                                               0x0494\n#define cfgBIFPLR0_PCIE_CCIX_ESM_OPTL_CAP                                                               0x0498\n#define cfgBIFPLR0_PCIE_CCIX_ESM_STATUS                                                                 0x049c\n#define cfgBIFPLR0_PCIE_CCIX_ESM_CNTL                                                                   0x04a0\n#define cfgBIFPLR0_ESM_LANE_0_EQUALIZATION_CNTL_20GT                                                    0x04a4\n#define cfgBIFPLR0_ESM_LANE_1_EQUALIZATION_CNTL_20GT                                                    0x04a5\n#define cfgBIFPLR0_ESM_LANE_2_EQUALIZATION_CNTL_20GT                                                    0x04a6\n#define cfgBIFPLR0_ESM_LANE_3_EQUALIZATION_CNTL_20GT                                                    0x04a7\n#define cfgBIFPLR0_ESM_LANE_4_EQUALIZATION_CNTL_20GT                                                    0x04a8\n#define cfgBIFPLR0_ESM_LANE_5_EQUALIZATION_CNTL_20GT                                                    0x04a9\n#define cfgBIFPLR0_ESM_LANE_6_EQUALIZATION_CNTL_20GT                                                    0x04aa\n#define cfgBIFPLR0_ESM_LANE_7_EQUALIZATION_CNTL_20GT                                                    0x04ab\n#define cfgBIFPLR0_ESM_LANE_8_EQUALIZATION_CNTL_20GT                                                    0x04ac\n#define cfgBIFPLR0_ESM_LANE_9_EQUALIZATION_CNTL_20GT                                                    0x04ad\n#define cfgBIFPLR0_ESM_LANE_10_EQUALIZATION_CNTL_20GT                                                   0x04ae\n#define cfgBIFPLR0_ESM_LANE_11_EQUALIZATION_CNTL_20GT                                                   0x04af\n#define cfgBIFPLR0_ESM_LANE_12_EQUALIZATION_CNTL_20GT                                                   0x04b0\n#define cfgBIFPLR0_ESM_LANE_13_EQUALIZATION_CNTL_20GT                                                   0x04b1\n#define cfgBIFPLR0_ESM_LANE_14_EQUALIZATION_CNTL_20GT                                                   0x04b2\n#define cfgBIFPLR0_ESM_LANE_15_EQUALIZATION_CNTL_20GT                                                   0x04b3\n#define cfgBIFPLR0_ESM_LANE_0_EQUALIZATION_CNTL_25GT                                                    0x04b4\n#define cfgBIFPLR0_ESM_LANE_1_EQUALIZATION_CNTL_25GT                                                    0x04b5\n#define cfgBIFPLR0_ESM_LANE_2_EQUALIZATION_CNTL_25GT                                                    0x04b6\n#define cfgBIFPLR0_ESM_LANE_3_EQUALIZATION_CNTL_25GT                                                    0x04b7\n#define cfgBIFPLR0_ESM_LANE_4_EQUALIZATION_CNTL_25GT                                                    0x04b8\n#define cfgBIFPLR0_ESM_LANE_5_EQUALIZATION_CNTL_25GT                                                    0x04b9\n#define cfgBIFPLR0_ESM_LANE_6_EQUALIZATION_CNTL_25GT                                                    0x04ba\n#define cfgBIFPLR0_ESM_LANE_7_EQUALIZATION_CNTL_25GT                                                    0x04bb\n#define cfgBIFPLR0_ESM_LANE_8_EQUALIZATION_CNTL_25GT                                                    0x04bc\n#define cfgBIFPLR0_ESM_LANE_9_EQUALIZATION_CNTL_25GT                                                    0x04bd\n#define cfgBIFPLR0_ESM_LANE_10_EQUALIZATION_CNTL_25GT                                                   0x04be\n#define cfgBIFPLR0_ESM_LANE_11_EQUALIZATION_CNTL_25GT                                                   0x04bf\n#define cfgBIFPLR0_ESM_LANE_12_EQUALIZATION_CNTL_25GT                                                   0x04c0\n#define cfgBIFPLR0_ESM_LANE_13_EQUALIZATION_CNTL_25GT                                                   0x04c1\n#define cfgBIFPLR0_ESM_LANE_14_EQUALIZATION_CNTL_25GT                                                   0x04c2\n#define cfgBIFPLR0_ESM_LANE_15_EQUALIZATION_CNTL_25GT                                                   0x04c3\n#define cfgBIFPLR0_PCIE_CCIX_TRANS_CAP                                                                  0x04c4\n#define cfgBIFPLR0_PCIE_CCIX_TRANS_CNTL                                                                 0x04c8\n#define cfgBIFPLR0_LINK_CAP_32GT                                                                        0x0504\n#define cfgBIFPLR0_LINK_CNTL_32GT                                                                       0x0508\n#define cfgBIFPLR0_LINK_STATUS_32GT                                                                     0x050c\n\n\n\n\n#define cfgBIFPLR1_VENDOR_ID                                                                            0x0000\n#define cfgBIFPLR1_DEVICE_ID                                                                            0x0002\n#define cfgBIFPLR1_COMMAND                                                                              0x0004\n#define cfgBIFPLR1_STATUS                                                                               0x0006\n#define cfgBIFPLR1_REVISION_ID                                                                          0x0008\n#define cfgBIFPLR1_PROG_INTERFACE                                                                       0x0009\n#define cfgBIFPLR1_SUB_CLASS                                                                            0x000a\n#define cfgBIFPLR1_BASE_CLASS                                                                           0x000b\n#define cfgBIFPLR1_CACHE_LINE                                                                           0x000c\n#define cfgBIFPLR1_LATENCY                                                                              0x000d\n#define cfgBIFPLR1_HEADER                                                                               0x000e\n#define cfgBIFPLR1_BIST                                                                                 0x000f\n#define cfgBIFPLR1_SUB_BUS_NUMBER_LATENCY                                                               0x0018\n#define cfgBIFPLR1_IO_BASE_LIMIT                                                                        0x001c\n#define cfgBIFPLR1_SECONDARY_STATUS                                                                     0x001e\n#define cfgBIFPLR1_MEM_BASE_LIMIT                                                                       0x0020\n#define cfgBIFPLR1_PREF_BASE_LIMIT                                                                      0x0024\n#define cfgBIFPLR1_PREF_BASE_UPPER                                                                      0x0028\n#define cfgBIFPLR1_PREF_LIMIT_UPPER                                                                     0x002c\n#define cfgBIFPLR1_IO_BASE_LIMIT_HI                                                                     0x0030\n#define cfgBIFPLR1_CAP_PTR                                                                              0x0034\n#define cfgBIFPLR1_ROM_BASE_ADDR                                                                        0x0038\n#define cfgBIFPLR1_INTERRUPT_LINE                                                                       0x003c\n#define cfgBIFPLR1_INTERRUPT_PIN                                                                        0x003d\n#define cfgBIFPLR1_EXT_BRIDGE_CNTL                                                                      0x0040\n#define cfgBIFPLR1_VENDOR_CAP_LIST                                                                      0x0048\n#define cfgBIFPLR1_ADAPTER_ID_W                                                                         0x004c\n#define cfgBIFPLR1_PMI_CAP_LIST                                                                         0x0050\n#define cfgBIFPLR1_PMI_CAP                                                                              0x0052\n#define cfgBIFPLR1_PMI_STATUS_CNTL                                                                      0x0054\n#define cfgBIFPLR1_PCIE_CAP_LIST                                                                        0x0058\n#define cfgBIFPLR1_PCIE_CAP                                                                             0x005a\n#define cfgBIFPLR1_DEVICE_CAP                                                                           0x005c\n#define cfgBIFPLR1_DEVICE_CNTL                                                                          0x0060\n#define cfgBIFPLR1_DEVICE_STATUS                                                                        0x0062\n#define cfgBIFPLR1_LINK_CAP                                                                             0x0064\n#define cfgBIFPLR1_LINK_CNTL                                                                            0x0068\n#define cfgBIFPLR1_LINK_STATUS                                                                          0x006a\n#define cfgBIFPLR1_SLOT_CAP                                                                             0x006c\n#define cfgBIFPLR1_SLOT_CNTL                                                                            0x0070\n#define cfgBIFPLR1_SLOT_STATUS                                                                          0x0072\n#define cfgBIFPLR1_ROOT_CNTL                                                                            0x0074\n#define cfgBIFPLR1_ROOT_CAP                                                                             0x0076\n#define cfgBIFPLR1_ROOT_STATUS                                                                          0x0078\n#define cfgBIFPLR1_DEVICE_CAP2                                                                          0x007c\n#define cfgBIFPLR1_DEVICE_CNTL2                                                                         0x0080\n#define cfgBIFPLR1_DEVICE_STATUS2                                                                       0x0082\n#define cfgBIFPLR1_LINK_CAP2                                                                            0x0084\n#define cfgBIFPLR1_LINK_CNTL2                                                                           0x0088\n#define cfgBIFPLR1_LINK_STATUS2                                                                         0x008a\n#define cfgBIFPLR1_SLOT_CAP2                                                                            0x008c\n#define cfgBIFPLR1_SLOT_CNTL2                                                                           0x0090\n#define cfgBIFPLR1_SLOT_STATUS2                                                                         0x0092\n#define cfgBIFPLR1_MSI_CAP_LIST                                                                         0x00a0\n#define cfgBIFPLR1_MSI_MSG_CNTL                                                                         0x00a2\n#define cfgBIFPLR1_MSI_MSG_ADDR_LO                                                                      0x00a4\n#define cfgBIFPLR1_MSI_MSG_ADDR_HI                                                                      0x00a8\n#define cfgBIFPLR1_MSI_MSG_DATA                                                                         0x00a8\n#define cfgBIFPLR1_MSI_MSG_DATA_64                                                                      0x00ac\n#define cfgBIFPLR1_SSID_CAP_LIST                                                                        0x00c0\n#define cfgBIFPLR1_SSID_CAP                                                                             0x00c4\n#define cfgBIFPLR1_MSI_MAP_CAP_LIST                                                                     0x00c8\n#define cfgBIFPLR1_MSI_MAP_CAP                                                                          0x00ca\n#define cfgBIFPLR1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                                    0x0100\n#define cfgBIFPLR1_PCIE_VENDOR_SPECIFIC_HDR                                                             0x0104\n#define cfgBIFPLR1_PCIE_VENDOR_SPECIFIC1                                                                0x0108\n#define cfgBIFPLR1_PCIE_VENDOR_SPECIFIC2                                                                0x010c\n#define cfgBIFPLR1_PCIE_VC_ENH_CAP_LIST                                                                 0x0110\n#define cfgBIFPLR1_PCIE_PORT_VC_CAP_REG1                                                                0x0114\n#define cfgBIFPLR1_PCIE_PORT_VC_CAP_REG2                                                                0x0118\n#define cfgBIFPLR1_PCIE_PORT_VC_CNTL                                                                    0x011c\n#define cfgBIFPLR1_PCIE_PORT_VC_STATUS                                                                  0x011e\n#define cfgBIFPLR1_PCIE_VC0_RESOURCE_CAP                                                                0x0120\n#define cfgBIFPLR1_PCIE_VC0_RESOURCE_CNTL                                                               0x0124\n#define cfgBIFPLR1_PCIE_VC0_RESOURCE_STATUS                                                             0x012a\n#define cfgBIFPLR1_PCIE_VC1_RESOURCE_CAP                                                                0x012c\n#define cfgBIFPLR1_PCIE_VC1_RESOURCE_CNTL                                                               0x0130\n#define cfgBIFPLR1_PCIE_VC1_RESOURCE_STATUS                                                             0x0136\n#define cfgBIFPLR1_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                                     0x0140\n#define cfgBIFPLR1_PCIE_DEV_SERIAL_NUM_DW1                                                              0x0144\n#define cfgBIFPLR1_PCIE_DEV_SERIAL_NUM_DW2                                                              0x0148\n#define cfgBIFPLR1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                                        0x0150\n#define cfgBIFPLR1_PCIE_UNCORR_ERR_STATUS                                                               0x0154\n#define cfgBIFPLR1_PCIE_UNCORR_ERR_MASK                                                                 0x0158\n#define cfgBIFPLR1_PCIE_UNCORR_ERR_SEVERITY                                                             0x015c\n#define cfgBIFPLR1_PCIE_CORR_ERR_STATUS                                                                 0x0160\n#define cfgBIFPLR1_PCIE_CORR_ERR_MASK                                                                   0x0164\n#define cfgBIFPLR1_PCIE_ADV_ERR_CAP_CNTL                                                                0x0168\n#define cfgBIFPLR1_PCIE_HDR_LOG0                                                                        0x016c\n#define cfgBIFPLR1_PCIE_HDR_LOG1                                                                        0x0170\n#define cfgBIFPLR1_PCIE_HDR_LOG2                                                                        0x0174\n#define cfgBIFPLR1_PCIE_HDR_LOG3                                                                        0x0178\n#define cfgBIFPLR1_PCIE_ROOT_ERR_CMD                                                                    0x017c\n#define cfgBIFPLR1_PCIE_ROOT_ERR_STATUS                                                                 0x0180\n#define cfgBIFPLR1_PCIE_ERR_SRC_ID                                                                      0x0184\n#define cfgBIFPLR1_PCIE_TLP_PREFIX_LOG0                                                                 0x0188\n#define cfgBIFPLR1_PCIE_TLP_PREFIX_LOG1                                                                 0x018c\n#define cfgBIFPLR1_PCIE_TLP_PREFIX_LOG2                                                                 0x0190\n#define cfgBIFPLR1_PCIE_TLP_PREFIX_LOG3                                                                 0x0194\n#define cfgBIFPLR1_PCIE_SECONDARY_ENH_CAP_LIST                                                          0x0270\n#define cfgBIFPLR1_PCIE_LINK_CNTL3                                                                      0x0274\n#define cfgBIFPLR1_PCIE_LANE_ERROR_STATUS                                                               0x0278\n#define cfgBIFPLR1_PCIE_LANE_0_EQUALIZATION_CNTL                                                        0x027c\n#define cfgBIFPLR1_PCIE_LANE_1_EQUALIZATION_CNTL                                                        0x027e\n#define cfgBIFPLR1_PCIE_LANE_2_EQUALIZATION_CNTL                                                        0x0280\n#define cfgBIFPLR1_PCIE_LANE_3_EQUALIZATION_CNTL                                                        0x0282\n#define cfgBIFPLR1_PCIE_LANE_4_EQUALIZATION_CNTL                                                        0x0284\n#define cfgBIFPLR1_PCIE_LANE_5_EQUALIZATION_CNTL                                                        0x0286\n#define cfgBIFPLR1_PCIE_LANE_6_EQUALIZATION_CNTL                                                        0x0288\n#define cfgBIFPLR1_PCIE_LANE_7_EQUALIZATION_CNTL                                                        0x028a\n#define cfgBIFPLR1_PCIE_LANE_8_EQUALIZATION_CNTL                                                        0x028c\n#define cfgBIFPLR1_PCIE_LANE_9_EQUALIZATION_CNTL                                                        0x028e\n#define cfgBIFPLR1_PCIE_LANE_10_EQUALIZATION_CNTL                                                       0x0290\n#define cfgBIFPLR1_PCIE_LANE_11_EQUALIZATION_CNTL                                                       0x0292\n#define cfgBIFPLR1_PCIE_LANE_12_EQUALIZATION_CNTL                                                       0x0294\n#define cfgBIFPLR1_PCIE_LANE_13_EQUALIZATION_CNTL                                                       0x0296\n#define cfgBIFPLR1_PCIE_LANE_14_EQUALIZATION_CNTL                                                       0x0298\n#define cfgBIFPLR1_PCIE_LANE_15_EQUALIZATION_CNTL                                                       0x029a\n#define cfgBIFPLR1_PCIE_ACS_ENH_CAP_LIST                                                                0x02a0\n#define cfgBIFPLR1_PCIE_ACS_CAP                                                                         0x02a4\n#define cfgBIFPLR1_PCIE_ACS_CNTL                                                                        0x02a6\n#define cfgBIFPLR1_PCIE_MC_ENH_CAP_LIST                                                                 0x02f0\n#define cfgBIFPLR1_PCIE_MC_CAP                                                                          0x02f4\n#define cfgBIFPLR1_PCIE_MC_CNTL                                                                         0x02f6\n#define cfgBIFPLR1_PCIE_MC_ADDR0                                                                        0x02f8\n#define cfgBIFPLR1_PCIE_MC_ADDR1                                                                        0x02fc\n#define cfgBIFPLR1_PCIE_MC_RCV0                                                                         0x0300\n#define cfgBIFPLR1_PCIE_MC_RCV1                                                                         0x0304\n#define cfgBIFPLR1_PCIE_MC_BLOCK_ALL0                                                                   0x0308\n#define cfgBIFPLR1_PCIE_MC_BLOCK_ALL1                                                                   0x030c\n#define cfgBIFPLR1_PCIE_MC_BLOCK_UNTRANSLATED_0                                                         0x0310\n#define cfgBIFPLR1_PCIE_MC_BLOCK_UNTRANSLATED_1                                                         0x0314\n#define cfgBIFPLR1_PCIE_MC_OVERLAY_BAR0                                                                 0x0318\n#define cfgBIFPLR1_PCIE_MC_OVERLAY_BAR1                                                                 0x031c\n#define cfgBIFPLR1_PCIE_L1_PM_SUB_CAP_LIST                                                              0x0370\n#define cfgBIFPLR1_PCIE_L1_PM_SUB_CAP                                                                   0x0374\n#define cfgBIFPLR1_PCIE_L1_PM_SUB_CNTL                                                                  0x0378\n#define cfgBIFPLR1_PCIE_L1_PM_SUB_CNTL2                                                                 0x037c\n#define cfgBIFPLR1_PCIE_DPC_ENH_CAP_LIST                                                                0x0380\n#define cfgBIFPLR1_PCIE_DPC_CAP_LIST                                                                    0x0384\n#define cfgBIFPLR1_PCIE_DPC_CNTL                                                                        0x0386\n#define cfgBIFPLR1_PCIE_DPC_STATUS                                                                      0x0388\n#define cfgBIFPLR1_PCIE_DPC_ERROR_SOURCE_ID                                                             0x038a\n#define cfgBIFPLR1_PCIE_RP_PIO_STATUS                                                                   0x038c\n#define cfgBIFPLR1_PCIE_RP_PIO_MASK                                                                     0x0390\n#define cfgBIFPLR1_PCIE_RP_PIO_SEVERITY                                                                 0x0394\n#define cfgBIFPLR1_PCIE_RP_PIO_SYSERROR                                                                 0x0398\n#define cfgBIFPLR1_PCIE_RP_PIO_EXCEPTION                                                                0x039c\n#define cfgBIFPLR1_PCIE_RP_PIO_HDR_LOG0                                                                 0x03a0\n#define cfgBIFPLR1_PCIE_RP_PIO_HDR_LOG1                                                                 0x03a4\n#define cfgBIFPLR1_PCIE_RP_PIO_HDR_LOG2                                                                 0x03a8\n#define cfgBIFPLR1_PCIE_RP_PIO_HDR_LOG3                                                                 0x03ac\n#define cfgBIFPLR1_PCIE_RP_PIO_PREFIX_LOG0                                                              0x03b4\n#define cfgBIFPLR1_PCIE_RP_PIO_PREFIX_LOG1                                                              0x03b8\n#define cfgBIFPLR1_PCIE_RP_PIO_PREFIX_LOG2                                                              0x03bc\n#define cfgBIFPLR1_PCIE_RP_PIO_PREFIX_LOG3                                                              0x03c0\n#define cfgBIFPLR1_PCIE_ESM_CAP_LIST                                                                    0x03c4\n#define cfgBIFPLR1_PCIE_ESM_HEADER_1                                                                    0x03c8\n#define cfgBIFPLR1_PCIE_ESM_HEADER_2                                                                    0x03cc\n#define cfgBIFPLR1_PCIE_ESM_STATUS                                                                      0x03ce\n#define cfgBIFPLR1_PCIE_ESM_CTRL                                                                        0x03d0\n#define cfgBIFPLR1_PCIE_ESM_CAP_1                                                                       0x03d4\n#define cfgBIFPLR1_PCIE_ESM_CAP_2                                                                       0x03d8\n#define cfgBIFPLR1_PCIE_ESM_CAP_3                                                                       0x03dc\n#define cfgBIFPLR1_PCIE_ESM_CAP_4                                                                       0x03e0\n#define cfgBIFPLR1_PCIE_ESM_CAP_5                                                                       0x03e4\n#define cfgBIFPLR1_PCIE_ESM_CAP_6                                                                       0x03e8\n#define cfgBIFPLR1_PCIE_ESM_CAP_7                                                                       0x03ec\n#define cfgBIFPLR1_PCIE_DLF_ENH_CAP_LIST                                                                0x0400\n#define cfgBIFPLR1_DATA_LINK_FEATURE_CAP                                                                0x0404\n#define cfgBIFPLR1_DATA_LINK_FEATURE_STATUS                                                             0x0408\n#define cfgBIFPLR1_PCIE_PHY_16GT_ENH_CAP_LIST                                                           0x0410\n#define cfgBIFPLR1_LINK_CAP_16GT                                                                        0x0414\n#define cfgBIFPLR1_LINK_CNTL_16GT                                                                       0x0418\n#define cfgBIFPLR1_LINK_STATUS_16GT                                                                     0x041c\n#define cfgBIFPLR1_LOCAL_PARITY_MISMATCH_STATUS_16GT                                                    0x0420\n#define cfgBIFPLR1_RTM1_PARITY_MISMATCH_STATUS_16GT                                                     0x0424\n#define cfgBIFPLR1_RTM2_PARITY_MISMATCH_STATUS_16GT                                                     0x0428\n#define cfgBIFPLR1_LANE_0_EQUALIZATION_CNTL_16GT                                                        0x0430\n#define cfgBIFPLR1_LANE_1_EQUALIZATION_CNTL_16GT                                                        0x0431\n#define cfgBIFPLR1_LANE_2_EQUALIZATION_CNTL_16GT                                                        0x0432\n#define cfgBIFPLR1_LANE_3_EQUALIZATION_CNTL_16GT                                                        0x0433\n#define cfgBIFPLR1_LANE_4_EQUALIZATION_CNTL_16GT                                                        0x0434\n#define cfgBIFPLR1_LANE_5_EQUALIZATION_CNTL_16GT                                                        0x0435\n#define cfgBIFPLR1_LANE_6_EQUALIZATION_CNTL_16GT                                                        0x0436\n#define cfgBIFPLR1_LANE_7_EQUALIZATION_CNTL_16GT                                                        0x0437\n#define cfgBIFPLR1_LANE_8_EQUALIZATION_CNTL_16GT                                                        0x0438\n#define cfgBIFPLR1_LANE_9_EQUALIZATION_CNTL_16GT                                                        0x0439\n#define cfgBIFPLR1_LANE_10_EQUALIZATION_CNTL_16GT                                                       0x043a\n#define cfgBIFPLR1_LANE_11_EQUALIZATION_CNTL_16GT                                                       0x043b\n#define cfgBIFPLR1_LANE_12_EQUALIZATION_CNTL_16GT                                                       0x043c\n#define cfgBIFPLR1_LANE_13_EQUALIZATION_CNTL_16GT                                                       0x043d\n#define cfgBIFPLR1_LANE_14_EQUALIZATION_CNTL_16GT                                                       0x043e\n#define cfgBIFPLR1_LANE_15_EQUALIZATION_CNTL_16GT                                                       0x043f\n#define cfgBIFPLR1_PCIE_MARGINING_ENH_CAP_LIST                                                          0x0440\n#define cfgBIFPLR1_MARGINING_PORT_CAP                                                                   0x0444\n#define cfgBIFPLR1_MARGINING_PORT_STATUS                                                                0x0446\n#define cfgBIFPLR1_LANE_0_MARGINING_LANE_CNTL                                                           0x0448\n#define cfgBIFPLR1_LANE_0_MARGINING_LANE_STATUS                                                         0x044a\n#define cfgBIFPLR1_LANE_1_MARGINING_LANE_CNTL                                                           0x044c\n#define cfgBIFPLR1_LANE_1_MARGINING_LANE_STATUS                                                         0x044e\n#define cfgBIFPLR1_LANE_2_MARGINING_LANE_CNTL                                                           0x0450\n#define cfgBIFPLR1_LANE_2_MARGINING_LANE_STATUS                                                         0x0452\n#define cfgBIFPLR1_LANE_3_MARGINING_LANE_CNTL                                                           0x0454\n#define cfgBIFPLR1_LANE_3_MARGINING_LANE_STATUS                                                         0x0456\n#define cfgBIFPLR1_LANE_4_MARGINING_LANE_CNTL                                                           0x0458\n#define cfgBIFPLR1_LANE_4_MARGINING_LANE_STATUS                                                         0x045a\n#define cfgBIFPLR1_LANE_5_MARGINING_LANE_CNTL                                                           0x045c\n#define cfgBIFPLR1_LANE_5_MARGINING_LANE_STATUS                                                         0x045e\n#define cfgBIFPLR1_LANE_6_MARGINING_LANE_CNTL                                                           0x0460\n#define cfgBIFPLR1_LANE_6_MARGINING_LANE_STATUS                                                         0x0462\n#define cfgBIFPLR1_LANE_7_MARGINING_LANE_CNTL                                                           0x0464\n#define cfgBIFPLR1_LANE_7_MARGINING_LANE_STATUS                                                         0x0466\n#define cfgBIFPLR1_LANE_8_MARGINING_LANE_CNTL                                                           0x0468\n#define cfgBIFPLR1_LANE_8_MARGINING_LANE_STATUS                                                         0x046a\n#define cfgBIFPLR1_LANE_9_MARGINING_LANE_CNTL                                                           0x046c\n#define cfgBIFPLR1_LANE_9_MARGINING_LANE_STATUS                                                         0x046e\n#define cfgBIFPLR1_LANE_10_MARGINING_LANE_CNTL                                                          0x0470\n#define cfgBIFPLR1_LANE_10_MARGINING_LANE_STATUS                                                        0x0472\n#define cfgBIFPLR1_LANE_11_MARGINING_LANE_CNTL                                                          0x0474\n#define cfgBIFPLR1_LANE_11_MARGINING_LANE_STATUS                                                        0x0476\n#define cfgBIFPLR1_LANE_12_MARGINING_LANE_CNTL                                                          0x0478\n#define cfgBIFPLR1_LANE_12_MARGINING_LANE_STATUS                                                        0x047a\n#define cfgBIFPLR1_LANE_13_MARGINING_LANE_CNTL                                                          0x047c\n#define cfgBIFPLR1_LANE_13_MARGINING_LANE_STATUS                                                        0x047e\n#define cfgBIFPLR1_LANE_14_MARGINING_LANE_CNTL                                                          0x0480\n#define cfgBIFPLR1_LANE_14_MARGINING_LANE_STATUS                                                        0x0482\n#define cfgBIFPLR1_LANE_15_MARGINING_LANE_CNTL                                                          0x0484\n#define cfgBIFPLR1_LANE_15_MARGINING_LANE_STATUS                                                        0x0486\n#define cfgBIFPLR1_PCIE_CCIX_CAP_LIST                                                                   0x0488\n#define cfgBIFPLR1_PCIE_CCIX_HEADER_1                                                                   0x048c\n#define cfgBIFPLR1_PCIE_CCIX_HEADER_2                                                                   0x0490\n#define cfgBIFPLR1_PCIE_CCIX_CAP                                                                        0x0492\n#define cfgBIFPLR1_PCIE_CCIX_ESM_REQD_CAP                                                               0x0494\n#define cfgBIFPLR1_PCIE_CCIX_ESM_OPTL_CAP                                                               0x0498\n#define cfgBIFPLR1_PCIE_CCIX_ESM_STATUS                                                                 0x049c\n#define cfgBIFPLR1_PCIE_CCIX_ESM_CNTL                                                                   0x04a0\n#define cfgBIFPLR1_ESM_LANE_0_EQUALIZATION_CNTL_20GT                                                    0x04a4\n#define cfgBIFPLR1_ESM_LANE_1_EQUALIZATION_CNTL_20GT                                                    0x04a5\n#define cfgBIFPLR1_ESM_LANE_2_EQUALIZATION_CNTL_20GT                                                    0x04a6\n#define cfgBIFPLR1_ESM_LANE_3_EQUALIZATION_CNTL_20GT                                                    0x04a7\n#define cfgBIFPLR1_ESM_LANE_4_EQUALIZATION_CNTL_20GT                                                    0x04a8\n#define cfgBIFPLR1_ESM_LANE_5_EQUALIZATION_CNTL_20GT                                                    0x04a9\n#define cfgBIFPLR1_ESM_LANE_6_EQUALIZATION_CNTL_20GT                                                    0x04aa\n#define cfgBIFPLR1_ESM_LANE_7_EQUALIZATION_CNTL_20GT                                                    0x04ab\n#define cfgBIFPLR1_ESM_LANE_8_EQUALIZATION_CNTL_20GT                                                    0x04ac\n#define cfgBIFPLR1_ESM_LANE_9_EQUALIZATION_CNTL_20GT                                                    0x04ad\n#define cfgBIFPLR1_ESM_LANE_10_EQUALIZATION_CNTL_20GT                                                   0x04ae\n#define cfgBIFPLR1_ESM_LANE_11_EQUALIZATION_CNTL_20GT                                                   0x04af\n#define cfgBIFPLR1_ESM_LANE_12_EQUALIZATION_CNTL_20GT                                                   0x04b0\n#define cfgBIFPLR1_ESM_LANE_13_EQUALIZATION_CNTL_20GT                                                   0x04b1\n#define cfgBIFPLR1_ESM_LANE_14_EQUALIZATION_CNTL_20GT                                                   0x04b2\n#define cfgBIFPLR1_ESM_LANE_15_EQUALIZATION_CNTL_20GT                                                   0x04b3\n#define cfgBIFPLR1_ESM_LANE_0_EQUALIZATION_CNTL_25GT                                                    0x04b4\n#define cfgBIFPLR1_ESM_LANE_1_EQUALIZATION_CNTL_25GT                                                    0x04b5\n#define cfgBIFPLR1_ESM_LANE_2_EQUALIZATION_CNTL_25GT                                                    0x04b6\n#define cfgBIFPLR1_ESM_LANE_3_EQUALIZATION_CNTL_25GT                                                    0x04b7\n#define cfgBIFPLR1_ESM_LANE_4_EQUALIZATION_CNTL_25GT                                                    0x04b8\n#define cfgBIFPLR1_ESM_LANE_5_EQUALIZATION_CNTL_25GT                                                    0x04b9\n#define cfgBIFPLR1_ESM_LANE_6_EQUALIZATION_CNTL_25GT                                                    0x04ba\n#define cfgBIFPLR1_ESM_LANE_7_EQUALIZATION_CNTL_25GT                                                    0x04bb\n#define cfgBIFPLR1_ESM_LANE_8_EQUALIZATION_CNTL_25GT                                                    0x04bc\n#define cfgBIFPLR1_ESM_LANE_9_EQUALIZATION_CNTL_25GT                                                    0x04bd\n#define cfgBIFPLR1_ESM_LANE_10_EQUALIZATION_CNTL_25GT                                                   0x04be\n#define cfgBIFPLR1_ESM_LANE_11_EQUALIZATION_CNTL_25GT                                                   0x04bf\n#define cfgBIFPLR1_ESM_LANE_12_EQUALIZATION_CNTL_25GT                                                   0x04c0\n#define cfgBIFPLR1_ESM_LANE_13_EQUALIZATION_CNTL_25GT                                                   0x04c1\n#define cfgBIFPLR1_ESM_LANE_14_EQUALIZATION_CNTL_25GT                                                   0x04c2\n#define cfgBIFPLR1_ESM_LANE_15_EQUALIZATION_CNTL_25GT                                                   0x04c3\n#define cfgBIFPLR1_PCIE_CCIX_TRANS_CAP                                                                  0x04c4\n#define cfgBIFPLR1_PCIE_CCIX_TRANS_CNTL                                                                 0x04c8\n#define cfgBIFPLR1_LINK_CAP_32GT                                                                        0x0504\n#define cfgBIFPLR1_LINK_CNTL_32GT                                                                       0x0508\n#define cfgBIFPLR1_LINK_STATUS_32GT                                                                     0x050c\n\n\n\n\n#define cfgBIFPLR2_VENDOR_ID                                                                            0x0000\n#define cfgBIFPLR2_DEVICE_ID                                                                            0x0002\n#define cfgBIFPLR2_COMMAND                                                                              0x0004\n#define cfgBIFPLR2_STATUS                                                                               0x0006\n#define cfgBIFPLR2_REVISION_ID                                                                          0x0008\n#define cfgBIFPLR2_PROG_INTERFACE                                                                       0x0009\n#define cfgBIFPLR2_SUB_CLASS                                                                            0x000a\n#define cfgBIFPLR2_BASE_CLASS                                                                           0x000b\n#define cfgBIFPLR2_CACHE_LINE                                                                           0x000c\n#define cfgBIFPLR2_LATENCY                                                                              0x000d\n#define cfgBIFPLR2_HEADER                                                                               0x000e\n#define cfgBIFPLR2_BIST                                                                                 0x000f\n#define cfgBIFPLR2_SUB_BUS_NUMBER_LATENCY                                                               0x0018\n#define cfgBIFPLR2_IO_BASE_LIMIT                                                                        0x001c\n#define cfgBIFPLR2_SECONDARY_STATUS                                                                     0x001e\n#define cfgBIFPLR2_MEM_BASE_LIMIT                                                                       0x0020\n#define cfgBIFPLR2_PREF_BASE_LIMIT                                                                      0x0024\n#define cfgBIFPLR2_PREF_BASE_UPPER                                                                      0x0028\n#define cfgBIFPLR2_PREF_LIMIT_UPPER                                                                     0x002c\n#define cfgBIFPLR2_IO_BASE_LIMIT_HI                                                                     0x0030\n#define cfgBIFPLR2_CAP_PTR                                                                              0x0034\n#define cfgBIFPLR2_ROM_BASE_ADDR                                                                        0x0038\n#define cfgBIFPLR2_INTERRUPT_LINE                                                                       0x003c\n#define cfgBIFPLR2_INTERRUPT_PIN                                                                        0x003d\n#define cfgBIFPLR2_EXT_BRIDGE_CNTL                                                                      0x0040\n#define cfgBIFPLR2_VENDOR_CAP_LIST                                                                      0x0048\n#define cfgBIFPLR2_ADAPTER_ID_W                                                                         0x004c\n#define cfgBIFPLR2_PMI_CAP_LIST                                                                         0x0050\n#define cfgBIFPLR2_PMI_CAP                                                                              0x0052\n#define cfgBIFPLR2_PMI_STATUS_CNTL                                                                      0x0054\n#define cfgBIFPLR2_PCIE_CAP_LIST                                                                        0x0058\n#define cfgBIFPLR2_PCIE_CAP                                                                             0x005a\n#define cfgBIFPLR2_DEVICE_CAP                                                                           0x005c\n#define cfgBIFPLR2_DEVICE_CNTL                                                                          0x0060\n#define cfgBIFPLR2_DEVICE_STATUS                                                                        0x0062\n#define cfgBIFPLR2_LINK_CAP                                                                             0x0064\n#define cfgBIFPLR2_LINK_CNTL                                                                            0x0068\n#define cfgBIFPLR2_LINK_STATUS                                                                          0x006a\n#define cfgBIFPLR2_SLOT_CAP                                                                             0x006c\n#define cfgBIFPLR2_SLOT_CNTL                                                                            0x0070\n#define cfgBIFPLR2_SLOT_STATUS                                                                          0x0072\n#define cfgBIFPLR2_ROOT_CNTL                                                                            0x0074\n#define cfgBIFPLR2_ROOT_CAP                                                                             0x0076\n#define cfgBIFPLR2_ROOT_STATUS                                                                          0x0078\n#define cfgBIFPLR2_DEVICE_CAP2                                                                          0x007c\n#define cfgBIFPLR2_DEVICE_CNTL2                                                                         0x0080\n#define cfgBIFPLR2_DEVICE_STATUS2                                                                       0x0082\n#define cfgBIFPLR2_LINK_CAP2                                                                            0x0084\n#define cfgBIFPLR2_LINK_CNTL2                                                                           0x0088\n#define cfgBIFPLR2_LINK_STATUS2                                                                         0x008a\n#define cfgBIFPLR2_SLOT_CAP2                                                                            0x008c\n#define cfgBIFPLR2_SLOT_CNTL2                                                                           0x0090\n#define cfgBIFPLR2_SLOT_STATUS2                                                                         0x0092\n#define cfgBIFPLR2_MSI_CAP_LIST                                                                         0x00a0\n#define cfgBIFPLR2_MSI_MSG_CNTL                                                                         0x00a2\n#define cfgBIFPLR2_MSI_MSG_ADDR_LO                                                                      0x00a4\n#define cfgBIFPLR2_MSI_MSG_ADDR_HI                                                                      0x00a8\n#define cfgBIFPLR2_MSI_MSG_DATA                                                                         0x00a8\n#define cfgBIFPLR2_MSI_MSG_DATA_64                                                                      0x00ac\n#define cfgBIFPLR2_SSID_CAP_LIST                                                                        0x00c0\n#define cfgBIFPLR2_SSID_CAP                                                                             0x00c4\n#define cfgBIFPLR2_MSI_MAP_CAP_LIST                                                                     0x00c8\n#define cfgBIFPLR2_MSI_MAP_CAP                                                                          0x00ca\n#define cfgBIFPLR2_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                                    0x0100\n#define cfgBIFPLR2_PCIE_VENDOR_SPECIFIC_HDR                                                             0x0104\n#define cfgBIFPLR2_PCIE_VENDOR_SPECIFIC1                                                                0x0108\n#define cfgBIFPLR2_PCIE_VENDOR_SPECIFIC2                                                                0x010c\n#define cfgBIFPLR2_PCIE_VC_ENH_CAP_LIST                                                                 0x0110\n#define cfgBIFPLR2_PCIE_PORT_VC_CAP_REG1                                                                0x0114\n#define cfgBIFPLR2_PCIE_PORT_VC_CAP_REG2                                                                0x0118\n#define cfgBIFPLR2_PCIE_PORT_VC_CNTL                                                                    0x011c\n#define cfgBIFPLR2_PCIE_PORT_VC_STATUS                                                                  0x011e\n#define cfgBIFPLR2_PCIE_VC0_RESOURCE_CAP                                                                0x0120\n#define cfgBIFPLR2_PCIE_VC0_RESOURCE_CNTL                                                               0x0124\n#define cfgBIFPLR2_PCIE_VC0_RESOURCE_STATUS                                                             0x012a\n#define cfgBIFPLR2_PCIE_VC1_RESOURCE_CAP                                                                0x012c\n#define cfgBIFPLR2_PCIE_VC1_RESOURCE_CNTL                                                               0x0130\n#define cfgBIFPLR2_PCIE_VC1_RESOURCE_STATUS                                                             0x0136\n#define cfgBIFPLR2_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                                     0x0140\n#define cfgBIFPLR2_PCIE_DEV_SERIAL_NUM_DW1                                                              0x0144\n#define cfgBIFPLR2_PCIE_DEV_SERIAL_NUM_DW2                                                              0x0148\n#define cfgBIFPLR2_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                                        0x0150\n#define cfgBIFPLR2_PCIE_UNCORR_ERR_STATUS                                                               0x0154\n#define cfgBIFPLR2_PCIE_UNCORR_ERR_MASK                                                                 0x0158\n#define cfgBIFPLR2_PCIE_UNCORR_ERR_SEVERITY                                                             0x015c\n#define cfgBIFPLR2_PCIE_CORR_ERR_STATUS                                                                 0x0160\n#define cfgBIFPLR2_PCIE_CORR_ERR_MASK                                                                   0x0164\n#define cfgBIFPLR2_PCIE_ADV_ERR_CAP_CNTL                                                                0x0168\n#define cfgBIFPLR2_PCIE_HDR_LOG0                                                                        0x016c\n#define cfgBIFPLR2_PCIE_HDR_LOG1                                                                        0x0170\n#define cfgBIFPLR2_PCIE_HDR_LOG2                                                                        0x0174\n#define cfgBIFPLR2_PCIE_HDR_LOG3                                                                        0x0178\n#define cfgBIFPLR2_PCIE_ROOT_ERR_CMD                                                                    0x017c\n#define cfgBIFPLR2_PCIE_ROOT_ERR_STATUS                                                                 0x0180\n#define cfgBIFPLR2_PCIE_ERR_SRC_ID                                                                      0x0184\n#define cfgBIFPLR2_PCIE_TLP_PREFIX_LOG0                                                                 0x0188\n#define cfgBIFPLR2_PCIE_TLP_PREFIX_LOG1                                                                 0x018c\n#define cfgBIFPLR2_PCIE_TLP_PREFIX_LOG2                                                                 0x0190\n#define cfgBIFPLR2_PCIE_TLP_PREFIX_LOG3                                                                 0x0194\n#define cfgBIFPLR2_PCIE_SECONDARY_ENH_CAP_LIST                                                          0x0270\n#define cfgBIFPLR2_PCIE_LINK_CNTL3                                                                      0x0274\n#define cfgBIFPLR2_PCIE_LANE_ERROR_STATUS                                                               0x0278\n#define cfgBIFPLR2_PCIE_LANE_0_EQUALIZATION_CNTL                                                        0x027c\n#define cfgBIFPLR2_PCIE_LANE_1_EQUALIZATION_CNTL                                                        0x027e\n#define cfgBIFPLR2_PCIE_LANE_2_EQUALIZATION_CNTL                                                        0x0280\n#define cfgBIFPLR2_PCIE_LANE_3_EQUALIZATION_CNTL                                                        0x0282\n#define cfgBIFPLR2_PCIE_LANE_4_EQUALIZATION_CNTL                                                        0x0284\n#define cfgBIFPLR2_PCIE_LANE_5_EQUALIZATION_CNTL                                                        0x0286\n#define cfgBIFPLR2_PCIE_LANE_6_EQUALIZATION_CNTL                                                        0x0288\n#define cfgBIFPLR2_PCIE_LANE_7_EQUALIZATION_CNTL                                                        0x028a\n#define cfgBIFPLR2_PCIE_LANE_8_EQUALIZATION_CNTL                                                        0x028c\n#define cfgBIFPLR2_PCIE_LANE_9_EQUALIZATION_CNTL                                                        0x028e\n#define cfgBIFPLR2_PCIE_LANE_10_EQUALIZATION_CNTL                                                       0x0290\n#define cfgBIFPLR2_PCIE_LANE_11_EQUALIZATION_CNTL                                                       0x0292\n#define cfgBIFPLR2_PCIE_LANE_12_EQUALIZATION_CNTL                                                       0x0294\n#define cfgBIFPLR2_PCIE_LANE_13_EQUALIZATION_CNTL                                                       0x0296\n#define cfgBIFPLR2_PCIE_LANE_14_EQUALIZATION_CNTL                                                       0x0298\n#define cfgBIFPLR2_PCIE_LANE_15_EQUALIZATION_CNTL                                                       0x029a\n#define cfgBIFPLR2_PCIE_ACS_ENH_CAP_LIST                                                                0x02a0\n#define cfgBIFPLR2_PCIE_ACS_CAP                                                                         0x02a4\n#define cfgBIFPLR2_PCIE_ACS_CNTL                                                                        0x02a6\n#define cfgBIFPLR2_PCIE_MC_ENH_CAP_LIST                                                                 0x02f0\n#define cfgBIFPLR2_PCIE_MC_CAP                                                                          0x02f4\n#define cfgBIFPLR2_PCIE_MC_CNTL                                                                         0x02f6\n#define cfgBIFPLR2_PCIE_MC_ADDR0                                                                        0x02f8\n#define cfgBIFPLR2_PCIE_MC_ADDR1                                                                        0x02fc\n#define cfgBIFPLR2_PCIE_MC_RCV0                                                                         0x0300\n#define cfgBIFPLR2_PCIE_MC_RCV1                                                                         0x0304\n#define cfgBIFPLR2_PCIE_MC_BLOCK_ALL0                                                                   0x0308\n#define cfgBIFPLR2_PCIE_MC_BLOCK_ALL1                                                                   0x030c\n#define cfgBIFPLR2_PCIE_MC_BLOCK_UNTRANSLATED_0                                                         0x0310\n#define cfgBIFPLR2_PCIE_MC_BLOCK_UNTRANSLATED_1                                                         0x0314\n#define cfgBIFPLR2_PCIE_MC_OVERLAY_BAR0                                                                 0x0318\n#define cfgBIFPLR2_PCIE_MC_OVERLAY_BAR1                                                                 0x031c\n#define cfgBIFPLR2_PCIE_L1_PM_SUB_CAP_LIST                                                              0x0370\n#define cfgBIFPLR2_PCIE_L1_PM_SUB_CAP                                                                   0x0374\n#define cfgBIFPLR2_PCIE_L1_PM_SUB_CNTL                                                                  0x0378\n#define cfgBIFPLR2_PCIE_L1_PM_SUB_CNTL2                                                                 0x037c\n#define cfgBIFPLR2_PCIE_DPC_ENH_CAP_LIST                                                                0x0380\n#define cfgBIFPLR2_PCIE_DPC_CAP_LIST                                                                    0x0384\n#define cfgBIFPLR2_PCIE_DPC_CNTL                                                                        0x0386\n#define cfgBIFPLR2_PCIE_DPC_STATUS                                                                      0x0388\n#define cfgBIFPLR2_PCIE_DPC_ERROR_SOURCE_ID                                                             0x038a\n#define cfgBIFPLR2_PCIE_RP_PIO_STATUS                                                                   0x038c\n#define cfgBIFPLR2_PCIE_RP_PIO_MASK                                                                     0x0390\n#define cfgBIFPLR2_PCIE_RP_PIO_SEVERITY                                                                 0x0394\n#define cfgBIFPLR2_PCIE_RP_PIO_SYSERROR                                                                 0x0398\n#define cfgBIFPLR2_PCIE_RP_PIO_EXCEPTION                                                                0x039c\n#define cfgBIFPLR2_PCIE_RP_PIO_HDR_LOG0                                                                 0x03a0\n#define cfgBIFPLR2_PCIE_RP_PIO_HDR_LOG1                                                                 0x03a4\n#define cfgBIFPLR2_PCIE_RP_PIO_HDR_LOG2                                                                 0x03a8\n#define cfgBIFPLR2_PCIE_RP_PIO_HDR_LOG3                                                                 0x03ac\n#define cfgBIFPLR2_PCIE_RP_PIO_PREFIX_LOG0                                                              0x03b4\n#define cfgBIFPLR2_PCIE_RP_PIO_PREFIX_LOG1                                                              0x03b8\n#define cfgBIFPLR2_PCIE_RP_PIO_PREFIX_LOG2                                                              0x03bc\n#define cfgBIFPLR2_PCIE_RP_PIO_PREFIX_LOG3                                                              0x03c0\n#define cfgBIFPLR2_PCIE_ESM_CAP_LIST                                                                    0x03c4\n#define cfgBIFPLR2_PCIE_ESM_HEADER_1                                                                    0x03c8\n#define cfgBIFPLR2_PCIE_ESM_HEADER_2                                                                    0x03cc\n#define cfgBIFPLR2_PCIE_ESM_STATUS                                                                      0x03ce\n#define cfgBIFPLR2_PCIE_ESM_CTRL                                                                        0x03d0\n#define cfgBIFPLR2_PCIE_ESM_CAP_1                                                                       0x03d4\n#define cfgBIFPLR2_PCIE_ESM_CAP_2                                                                       0x03d8\n#define cfgBIFPLR2_PCIE_ESM_CAP_3                                                                       0x03dc\n#define cfgBIFPLR2_PCIE_ESM_CAP_4                                                                       0x03e0\n#define cfgBIFPLR2_PCIE_ESM_CAP_5                                                                       0x03e4\n#define cfgBIFPLR2_PCIE_ESM_CAP_6                                                                       0x03e8\n#define cfgBIFPLR2_PCIE_ESM_CAP_7                                                                       0x03ec\n#define cfgBIFPLR2_PCIE_DLF_ENH_CAP_LIST                                                                0x0400\n#define cfgBIFPLR2_DATA_LINK_FEATURE_CAP                                                                0x0404\n#define cfgBIFPLR2_DATA_LINK_FEATURE_STATUS                                                             0x0408\n#define cfgBIFPLR2_PCIE_PHY_16GT_ENH_CAP_LIST                                                           0x0410\n#define cfgBIFPLR2_LINK_CAP_16GT                                                                        0x0414\n#define cfgBIFPLR2_LINK_CNTL_16GT                                                                       0x0418\n#define cfgBIFPLR2_LINK_STATUS_16GT                                                                     0x041c\n#define cfgBIFPLR2_LOCAL_PARITY_MISMATCH_STATUS_16GT                                                    0x0420\n#define cfgBIFPLR2_RTM1_PARITY_MISMATCH_STATUS_16GT                                                     0x0424\n#define cfgBIFPLR2_RTM2_PARITY_MISMATCH_STATUS_16GT                                                     0x0428\n#define cfgBIFPLR2_LANE_0_EQUALIZATION_CNTL_16GT                                                        0x0430\n#define cfgBIFPLR2_LANE_1_EQUALIZATION_CNTL_16GT                                                        0x0431\n#define cfgBIFPLR2_LANE_2_EQUALIZATION_CNTL_16GT                                                        0x0432\n#define cfgBIFPLR2_LANE_3_EQUALIZATION_CNTL_16GT                                                        0x0433\n#define cfgBIFPLR2_LANE_4_EQUALIZATION_CNTL_16GT                                                        0x0434\n#define cfgBIFPLR2_LANE_5_EQUALIZATION_CNTL_16GT                                                        0x0435\n#define cfgBIFPLR2_LANE_6_EQUALIZATION_CNTL_16GT                                                        0x0436\n#define cfgBIFPLR2_LANE_7_EQUALIZATION_CNTL_16GT                                                        0x0437\n#define cfgBIFPLR2_LANE_8_EQUALIZATION_CNTL_16GT                                                        0x0438\n#define cfgBIFPLR2_LANE_9_EQUALIZATION_CNTL_16GT                                                        0x0439\n#define cfgBIFPLR2_LANE_10_EQUALIZATION_CNTL_16GT                                                       0x043a\n#define cfgBIFPLR2_LANE_11_EQUALIZATION_CNTL_16GT                                                       0x043b\n#define cfgBIFPLR2_LANE_12_EQUALIZATION_CNTL_16GT                                                       0x043c\n#define cfgBIFPLR2_LANE_13_EQUALIZATION_CNTL_16GT                                                       0x043d\n#define cfgBIFPLR2_LANE_14_EQUALIZATION_CNTL_16GT                                                       0x043e\n#define cfgBIFPLR2_LANE_15_EQUALIZATION_CNTL_16GT                                                       0x043f\n#define cfgBIFPLR2_PCIE_MARGINING_ENH_CAP_LIST                                                          0x0440\n#define cfgBIFPLR2_MARGINING_PORT_CAP                                                                   0x0444\n#define cfgBIFPLR2_MARGINING_PORT_STATUS                                                                0x0446\n#define cfgBIFPLR2_LANE_0_MARGINING_LANE_CNTL                                                           0x0448\n#define cfgBIFPLR2_LANE_0_MARGINING_LANE_STATUS                                                         0x044a\n#define cfgBIFPLR2_LANE_1_MARGINING_LANE_CNTL                                                           0x044c\n#define cfgBIFPLR2_LANE_1_MARGINING_LANE_STATUS                                                         0x044e\n#define cfgBIFPLR2_LANE_2_MARGINING_LANE_CNTL                                                           0x0450\n#define cfgBIFPLR2_LANE_2_MARGINING_LANE_STATUS                                                         0x0452\n#define cfgBIFPLR2_LANE_3_MARGINING_LANE_CNTL                                                           0x0454\n#define cfgBIFPLR2_LANE_3_MARGINING_LANE_STATUS                                                         0x0456\n#define cfgBIFPLR2_LANE_4_MARGINING_LANE_CNTL                                                           0x0458\n#define cfgBIFPLR2_LANE_4_MARGINING_LANE_STATUS                                                         0x045a\n#define cfgBIFPLR2_LANE_5_MARGINING_LANE_CNTL                                                           0x045c\n#define cfgBIFPLR2_LANE_5_MARGINING_LANE_STATUS                                                         0x045e\n#define cfgBIFPLR2_LANE_6_MARGINING_LANE_CNTL                                                           0x0460\n#define cfgBIFPLR2_LANE_6_MARGINING_LANE_STATUS                                                         0x0462\n#define cfgBIFPLR2_LANE_7_MARGINING_LANE_CNTL                                                           0x0464\n#define cfgBIFPLR2_LANE_7_MARGINING_LANE_STATUS                                                         0x0466\n#define cfgBIFPLR2_LANE_8_MARGINING_LANE_CNTL                                                           0x0468\n#define cfgBIFPLR2_LANE_8_MARGINING_LANE_STATUS                                                         0x046a\n#define cfgBIFPLR2_LANE_9_MARGINING_LANE_CNTL                                                           0x046c\n#define cfgBIFPLR2_LANE_9_MARGINING_LANE_STATUS                                                         0x046e\n#define cfgBIFPLR2_LANE_10_MARGINING_LANE_CNTL                                                          0x0470\n#define cfgBIFPLR2_LANE_10_MARGINING_LANE_STATUS                                                        0x0472\n#define cfgBIFPLR2_LANE_11_MARGINING_LANE_CNTL                                                          0x0474\n#define cfgBIFPLR2_LANE_11_MARGINING_LANE_STATUS                                                        0x0476\n#define cfgBIFPLR2_LANE_12_MARGINING_LANE_CNTL                                                          0x0478\n#define cfgBIFPLR2_LANE_12_MARGINING_LANE_STATUS                                                        0x047a\n#define cfgBIFPLR2_LANE_13_MARGINING_LANE_CNTL                                                          0x047c\n#define cfgBIFPLR2_LANE_13_MARGINING_LANE_STATUS                                                        0x047e\n#define cfgBIFPLR2_LANE_14_MARGINING_LANE_CNTL                                                          0x0480\n#define cfgBIFPLR2_LANE_14_MARGINING_LANE_STATUS                                                        0x0482\n#define cfgBIFPLR2_LANE_15_MARGINING_LANE_CNTL                                                          0x0484\n#define cfgBIFPLR2_LANE_15_MARGINING_LANE_STATUS                                                        0x0486\n#define cfgBIFPLR2_PCIE_CCIX_CAP_LIST                                                                   0x0488\n#define cfgBIFPLR2_PCIE_CCIX_HEADER_1                                                                   0x048c\n#define cfgBIFPLR2_PCIE_CCIX_HEADER_2                                                                   0x0490\n#define cfgBIFPLR2_PCIE_CCIX_CAP                                                                        0x0492\n#define cfgBIFPLR2_PCIE_CCIX_ESM_REQD_CAP                                                               0x0494\n#define cfgBIFPLR2_PCIE_CCIX_ESM_OPTL_CAP                                                               0x0498\n#define cfgBIFPLR2_PCIE_CCIX_ESM_STATUS                                                                 0x049c\n#define cfgBIFPLR2_PCIE_CCIX_ESM_CNTL                                                                   0x04a0\n#define cfgBIFPLR2_ESM_LANE_0_EQUALIZATION_CNTL_20GT                                                    0x04a4\n#define cfgBIFPLR2_ESM_LANE_1_EQUALIZATION_CNTL_20GT                                                    0x04a5\n#define cfgBIFPLR2_ESM_LANE_2_EQUALIZATION_CNTL_20GT                                                    0x04a6\n#define cfgBIFPLR2_ESM_LANE_3_EQUALIZATION_CNTL_20GT                                                    0x04a7\n#define cfgBIFPLR2_ESM_LANE_4_EQUALIZATION_CNTL_20GT                                                    0x04a8\n#define cfgBIFPLR2_ESM_LANE_5_EQUALIZATION_CNTL_20GT                                                    0x04a9\n#define cfgBIFPLR2_ESM_LANE_6_EQUALIZATION_CNTL_20GT                                                    0x04aa\n#define cfgBIFPLR2_ESM_LANE_7_EQUALIZATION_CNTL_20GT                                                    0x04ab\n#define cfgBIFPLR2_ESM_LANE_8_EQUALIZATION_CNTL_20GT                                                    0x04ac\n#define cfgBIFPLR2_ESM_LANE_9_EQUALIZATION_CNTL_20GT                                                    0x04ad\n#define cfgBIFPLR2_ESM_LANE_10_EQUALIZATION_CNTL_20GT                                                   0x04ae\n#define cfgBIFPLR2_ESM_LANE_11_EQUALIZATION_CNTL_20GT                                                   0x04af\n#define cfgBIFPLR2_ESM_LANE_12_EQUALIZATION_CNTL_20GT                                                   0x04b0\n#define cfgBIFPLR2_ESM_LANE_13_EQUALIZATION_CNTL_20GT                                                   0x04b1\n#define cfgBIFPLR2_ESM_LANE_14_EQUALIZATION_CNTL_20GT                                                   0x04b2\n#define cfgBIFPLR2_ESM_LANE_15_EQUALIZATION_CNTL_20GT                                                   0x04b3\n#define cfgBIFPLR2_ESM_LANE_0_EQUALIZATION_CNTL_25GT                                                    0x04b4\n#define cfgBIFPLR2_ESM_LANE_1_EQUALIZATION_CNTL_25GT                                                    0x04b5\n#define cfgBIFPLR2_ESM_LANE_2_EQUALIZATION_CNTL_25GT                                                    0x04b6\n#define cfgBIFPLR2_ESM_LANE_3_EQUALIZATION_CNTL_25GT                                                    0x04b7\n#define cfgBIFPLR2_ESM_LANE_4_EQUALIZATION_CNTL_25GT                                                    0x04b8\n#define cfgBIFPLR2_ESM_LANE_5_EQUALIZATION_CNTL_25GT                                                    0x04b9\n#define cfgBIFPLR2_ESM_LANE_6_EQUALIZATION_CNTL_25GT                                                    0x04ba\n#define cfgBIFPLR2_ESM_LANE_7_EQUALIZATION_CNTL_25GT                                                    0x04bb\n#define cfgBIFPLR2_ESM_LANE_8_EQUALIZATION_CNTL_25GT                                                    0x04bc\n#define cfgBIFPLR2_ESM_LANE_9_EQUALIZATION_CNTL_25GT                                                    0x04bd\n#define cfgBIFPLR2_ESM_LANE_10_EQUALIZATION_CNTL_25GT                                                   0x04be\n#define cfgBIFPLR2_ESM_LANE_11_EQUALIZATION_CNTL_25GT                                                   0x04bf\n#define cfgBIFPLR2_ESM_LANE_12_EQUALIZATION_CNTL_25GT                                                   0x04c0\n#define cfgBIFPLR2_ESM_LANE_13_EQUALIZATION_CNTL_25GT                                                   0x04c1\n#define cfgBIFPLR2_ESM_LANE_14_EQUALIZATION_CNTL_25GT                                                   0x04c2\n#define cfgBIFPLR2_ESM_LANE_15_EQUALIZATION_CNTL_25GT                                                   0x04c3\n#define cfgBIFPLR2_PCIE_CCIX_TRANS_CAP                                                                  0x04c4\n#define cfgBIFPLR2_PCIE_CCIX_TRANS_CNTL                                                                 0x04c8\n#define cfgBIFPLR2_LINK_CAP_32GT                                                                        0x0504\n#define cfgBIFPLR2_LINK_CNTL_32GT                                                                       0x0508\n#define cfgBIFPLR2_LINK_STATUS_32GT                                                                     0x050c\n\n\n\n\n#define cfgBIFPLR3_VENDOR_ID                                                                            0x0000\n#define cfgBIFPLR3_DEVICE_ID                                                                            0x0002\n#define cfgBIFPLR3_COMMAND                                                                              0x0004\n#define cfgBIFPLR3_STATUS                                                                               0x0006\n#define cfgBIFPLR3_REVISION_ID                                                                          0x0008\n#define cfgBIFPLR3_PROG_INTERFACE                                                                       0x0009\n#define cfgBIFPLR3_SUB_CLASS                                                                            0x000a\n#define cfgBIFPLR3_BASE_CLASS                                                                           0x000b\n#define cfgBIFPLR3_CACHE_LINE                                                                           0x000c\n#define cfgBIFPLR3_LATENCY                                                                              0x000d\n#define cfgBIFPLR3_HEADER                                                                               0x000e\n#define cfgBIFPLR3_BIST                                                                                 0x000f\n#define cfgBIFPLR3_SUB_BUS_NUMBER_LATENCY                                                               0x0018\n#define cfgBIFPLR3_IO_BASE_LIMIT                                                                        0x001c\n#define cfgBIFPLR3_SECONDARY_STATUS                                                                     0x001e\n#define cfgBIFPLR3_MEM_BASE_LIMIT                                                                       0x0020\n#define cfgBIFPLR3_PREF_BASE_LIMIT                                                                      0x0024\n#define cfgBIFPLR3_PREF_BASE_UPPER                                                                      0x0028\n#define cfgBIFPLR3_PREF_LIMIT_UPPER                                                                     0x002c\n#define cfgBIFPLR3_IO_BASE_LIMIT_HI                                                                     0x0030\n#define cfgBIFPLR3_CAP_PTR                                                                              0x0034\n#define cfgBIFPLR3_ROM_BASE_ADDR                                                                        0x0038\n#define cfgBIFPLR3_INTERRUPT_LINE                                                                       0x003c\n#define cfgBIFPLR3_INTERRUPT_PIN                                                                        0x003d\n#define cfgBIFPLR3_EXT_BRIDGE_CNTL                                                                      0x0040\n#define cfgBIFPLR3_VENDOR_CAP_LIST                                                                      0x0048\n#define cfgBIFPLR3_ADAPTER_ID_W                                                                         0x004c\n#define cfgBIFPLR3_PMI_CAP_LIST                                                                         0x0050\n#define cfgBIFPLR3_PMI_CAP                                                                              0x0052\n#define cfgBIFPLR3_PMI_STATUS_CNTL                                                                      0x0054\n#define cfgBIFPLR3_PCIE_CAP_LIST                                                                        0x0058\n#define cfgBIFPLR3_PCIE_CAP                                                                             0x005a\n#define cfgBIFPLR3_DEVICE_CAP                                                                           0x005c\n#define cfgBIFPLR3_DEVICE_CNTL                                                                          0x0060\n#define cfgBIFPLR3_DEVICE_STATUS                                                                        0x0062\n#define cfgBIFPLR3_LINK_CAP                                                                             0x0064\n#define cfgBIFPLR3_LINK_CNTL                                                                            0x0068\n#define cfgBIFPLR3_LINK_STATUS                                                                          0x006a\n#define cfgBIFPLR3_SLOT_CAP                                                                             0x006c\n#define cfgBIFPLR3_SLOT_CNTL                                                                            0x0070\n#define cfgBIFPLR3_SLOT_STATUS                                                                          0x0072\n#define cfgBIFPLR3_ROOT_CNTL                                                                            0x0074\n#define cfgBIFPLR3_ROOT_CAP                                                                             0x0076\n#define cfgBIFPLR3_ROOT_STATUS                                                                          0x0078\n#define cfgBIFPLR3_DEVICE_CAP2                                                                          0x007c\n#define cfgBIFPLR3_DEVICE_CNTL2                                                                         0x0080\n#define cfgBIFPLR3_DEVICE_STATUS2                                                                       0x0082\n#define cfgBIFPLR3_LINK_CAP2                                                                            0x0084\n#define cfgBIFPLR3_LINK_CNTL2                                                                           0x0088\n#define cfgBIFPLR3_LINK_STATUS2                                                                         0x008a\n#define cfgBIFPLR3_SLOT_CAP2                                                                            0x008c\n#define cfgBIFPLR3_SLOT_CNTL2                                                                           0x0090\n#define cfgBIFPLR3_SLOT_STATUS2                                                                         0x0092\n#define cfgBIFPLR3_MSI_CAP_LIST                                                                         0x00a0\n#define cfgBIFPLR3_MSI_MSG_CNTL                                                                         0x00a2\n#define cfgBIFPLR3_MSI_MSG_ADDR_LO                                                                      0x00a4\n#define cfgBIFPLR3_MSI_MSG_ADDR_HI                                                                      0x00a8\n#define cfgBIFPLR3_MSI_MSG_DATA                                                                         0x00a8\n#define cfgBIFPLR3_MSI_MSG_DATA_64                                                                      0x00ac\n#define cfgBIFPLR3_SSID_CAP_LIST                                                                        0x00c0\n#define cfgBIFPLR3_SSID_CAP                                                                             0x00c4\n#define cfgBIFPLR3_MSI_MAP_CAP_LIST                                                                     0x00c8\n#define cfgBIFPLR3_MSI_MAP_CAP                                                                          0x00ca\n#define cfgBIFPLR3_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                                    0x0100\n#define cfgBIFPLR3_PCIE_VENDOR_SPECIFIC_HDR                                                             0x0104\n#define cfgBIFPLR3_PCIE_VENDOR_SPECIFIC1                                                                0x0108\n#define cfgBIFPLR3_PCIE_VENDOR_SPECIFIC2                                                                0x010c\n#define cfgBIFPLR3_PCIE_VC_ENH_CAP_LIST                                                                 0x0110\n#define cfgBIFPLR3_PCIE_PORT_VC_CAP_REG1                                                                0x0114\n#define cfgBIFPLR3_PCIE_PORT_VC_CAP_REG2                                                                0x0118\n#define cfgBIFPLR3_PCIE_PORT_VC_CNTL                                                                    0x011c\n#define cfgBIFPLR3_PCIE_PORT_VC_STATUS                                                                  0x011e\n#define cfgBIFPLR3_PCIE_VC0_RESOURCE_CAP                                                                0x0120\n#define cfgBIFPLR3_PCIE_VC0_RESOURCE_CNTL                                                               0x0124\n#define cfgBIFPLR3_PCIE_VC0_RESOURCE_STATUS                                                             0x012a\n#define cfgBIFPLR3_PCIE_VC1_RESOURCE_CAP                                                                0x012c\n#define cfgBIFPLR3_PCIE_VC1_RESOURCE_CNTL                                                               0x0130\n#define cfgBIFPLR3_PCIE_VC1_RESOURCE_STATUS                                                             0x0136\n#define cfgBIFPLR3_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                                     0x0140\n#define cfgBIFPLR3_PCIE_DEV_SERIAL_NUM_DW1                                                              0x0144\n#define cfgBIFPLR3_PCIE_DEV_SERIAL_NUM_DW2                                                              0x0148\n#define cfgBIFPLR3_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                                        0x0150\n#define cfgBIFPLR3_PCIE_UNCORR_ERR_STATUS                                                               0x0154\n#define cfgBIFPLR3_PCIE_UNCORR_ERR_MASK                                                                 0x0158\n#define cfgBIFPLR3_PCIE_UNCORR_ERR_SEVERITY                                                             0x015c\n#define cfgBIFPLR3_PCIE_CORR_ERR_STATUS                                                                 0x0160\n#define cfgBIFPLR3_PCIE_CORR_ERR_MASK                                                                   0x0164\n#define cfgBIFPLR3_PCIE_ADV_ERR_CAP_CNTL                                                                0x0168\n#define cfgBIFPLR3_PCIE_HDR_LOG0                                                                        0x016c\n#define cfgBIFPLR3_PCIE_HDR_LOG1                                                                        0x0170\n#define cfgBIFPLR3_PCIE_HDR_LOG2                                                                        0x0174\n#define cfgBIFPLR3_PCIE_HDR_LOG3                                                                        0x0178\n#define cfgBIFPLR3_PCIE_ROOT_ERR_CMD                                                                    0x017c\n#define cfgBIFPLR3_PCIE_ROOT_ERR_STATUS                                                                 0x0180\n#define cfgBIFPLR3_PCIE_ERR_SRC_ID                                                                      0x0184\n#define cfgBIFPLR3_PCIE_TLP_PREFIX_LOG0                                                                 0x0188\n#define cfgBIFPLR3_PCIE_TLP_PREFIX_LOG1                                                                 0x018c\n#define cfgBIFPLR3_PCIE_TLP_PREFIX_LOG2                                                                 0x0190\n#define cfgBIFPLR3_PCIE_TLP_PREFIX_LOG3                                                                 0x0194\n#define cfgBIFPLR3_PCIE_SECONDARY_ENH_CAP_LIST                                                          0x0270\n#define cfgBIFPLR3_PCIE_LINK_CNTL3                                                                      0x0274\n#define cfgBIFPLR3_PCIE_LANE_ERROR_STATUS                                                               0x0278\n#define cfgBIFPLR3_PCIE_LANE_0_EQUALIZATION_CNTL                                                        0x027c\n#define cfgBIFPLR3_PCIE_LANE_1_EQUALIZATION_CNTL                                                        0x027e\n#define cfgBIFPLR3_PCIE_LANE_2_EQUALIZATION_CNTL                                                        0x0280\n#define cfgBIFPLR3_PCIE_LANE_3_EQUALIZATION_CNTL                                                        0x0282\n#define cfgBIFPLR3_PCIE_LANE_4_EQUALIZATION_CNTL                                                        0x0284\n#define cfgBIFPLR3_PCIE_LANE_5_EQUALIZATION_CNTL                                                        0x0286\n#define cfgBIFPLR3_PCIE_LANE_6_EQUALIZATION_CNTL                                                        0x0288\n#define cfgBIFPLR3_PCIE_LANE_7_EQUALIZATION_CNTL                                                        0x028a\n#define cfgBIFPLR3_PCIE_LANE_8_EQUALIZATION_CNTL                                                        0x028c\n#define cfgBIFPLR3_PCIE_LANE_9_EQUALIZATION_CNTL                                                        0x028e\n#define cfgBIFPLR3_PCIE_LANE_10_EQUALIZATION_CNTL                                                       0x0290\n#define cfgBIFPLR3_PCIE_LANE_11_EQUALIZATION_CNTL                                                       0x0292\n#define cfgBIFPLR3_PCIE_LANE_12_EQUALIZATION_CNTL                                                       0x0294\n#define cfgBIFPLR3_PCIE_LANE_13_EQUALIZATION_CNTL                                                       0x0296\n#define cfgBIFPLR3_PCIE_LANE_14_EQUALIZATION_CNTL                                                       0x0298\n#define cfgBIFPLR3_PCIE_LANE_15_EQUALIZATION_CNTL                                                       0x029a\n#define cfgBIFPLR3_PCIE_ACS_ENH_CAP_LIST                                                                0x02a0\n#define cfgBIFPLR3_PCIE_ACS_CAP                                                                         0x02a4\n#define cfgBIFPLR3_PCIE_ACS_CNTL                                                                        0x02a6\n#define cfgBIFPLR3_PCIE_MC_ENH_CAP_LIST                                                                 0x02f0\n#define cfgBIFPLR3_PCIE_MC_CAP                                                                          0x02f4\n#define cfgBIFPLR3_PCIE_MC_CNTL                                                                         0x02f6\n#define cfgBIFPLR3_PCIE_MC_ADDR0                                                                        0x02f8\n#define cfgBIFPLR3_PCIE_MC_ADDR1                                                                        0x02fc\n#define cfgBIFPLR3_PCIE_MC_RCV0                                                                         0x0300\n#define cfgBIFPLR3_PCIE_MC_RCV1                                                                         0x0304\n#define cfgBIFPLR3_PCIE_MC_BLOCK_ALL0                                                                   0x0308\n#define cfgBIFPLR3_PCIE_MC_BLOCK_ALL1                                                                   0x030c\n#define cfgBIFPLR3_PCIE_MC_BLOCK_UNTRANSLATED_0                                                         0x0310\n#define cfgBIFPLR3_PCIE_MC_BLOCK_UNTRANSLATED_1                                                         0x0314\n#define cfgBIFPLR3_PCIE_MC_OVERLAY_BAR0                                                                 0x0318\n#define cfgBIFPLR3_PCIE_MC_OVERLAY_BAR1                                                                 0x031c\n#define cfgBIFPLR3_PCIE_L1_PM_SUB_CAP_LIST                                                              0x0370\n#define cfgBIFPLR3_PCIE_L1_PM_SUB_CAP                                                                   0x0374\n#define cfgBIFPLR3_PCIE_L1_PM_SUB_CNTL                                                                  0x0378\n#define cfgBIFPLR3_PCIE_L1_PM_SUB_CNTL2                                                                 0x037c\n#define cfgBIFPLR3_PCIE_DPC_ENH_CAP_LIST                                                                0x0380\n#define cfgBIFPLR3_PCIE_DPC_CAP_LIST                                                                    0x0384\n#define cfgBIFPLR3_PCIE_DPC_CNTL                                                                        0x0386\n#define cfgBIFPLR3_PCIE_DPC_STATUS                                                                      0x0388\n#define cfgBIFPLR3_PCIE_DPC_ERROR_SOURCE_ID                                                             0x038a\n#define cfgBIFPLR3_PCIE_RP_PIO_STATUS                                                                   0x038c\n#define cfgBIFPLR3_PCIE_RP_PIO_MASK                                                                     0x0390\n#define cfgBIFPLR3_PCIE_RP_PIO_SEVERITY                                                                 0x0394\n#define cfgBIFPLR3_PCIE_RP_PIO_SYSERROR                                                                 0x0398\n#define cfgBIFPLR3_PCIE_RP_PIO_EXCEPTION                                                                0x039c\n#define cfgBIFPLR3_PCIE_RP_PIO_HDR_LOG0                                                                 0x03a0\n#define cfgBIFPLR3_PCIE_RP_PIO_HDR_LOG1                                                                 0x03a4\n#define cfgBIFPLR3_PCIE_RP_PIO_HDR_LOG2                                                                 0x03a8\n#define cfgBIFPLR3_PCIE_RP_PIO_HDR_LOG3                                                                 0x03ac\n#define cfgBIFPLR3_PCIE_RP_PIO_PREFIX_LOG0                                                              0x03b4\n#define cfgBIFPLR3_PCIE_RP_PIO_PREFIX_LOG1                                                              0x03b8\n#define cfgBIFPLR3_PCIE_RP_PIO_PREFIX_LOG2                                                              0x03bc\n#define cfgBIFPLR3_PCIE_RP_PIO_PREFIX_LOG3                                                              0x03c0\n#define cfgBIFPLR3_PCIE_ESM_CAP_LIST                                                                    0x03c4\n#define cfgBIFPLR3_PCIE_ESM_HEADER_1                                                                    0x03c8\n#define cfgBIFPLR3_PCIE_ESM_HEADER_2                                                                    0x03cc\n#define cfgBIFPLR3_PCIE_ESM_STATUS                                                                      0x03ce\n#define cfgBIFPLR3_PCIE_ESM_CTRL                                                                        0x03d0\n#define cfgBIFPLR3_PCIE_ESM_CAP_1                                                                       0x03d4\n#define cfgBIFPLR3_PCIE_ESM_CAP_2                                                                       0x03d8\n#define cfgBIFPLR3_PCIE_ESM_CAP_3                                                                       0x03dc\n#define cfgBIFPLR3_PCIE_ESM_CAP_4                                                                       0x03e0\n#define cfgBIFPLR3_PCIE_ESM_CAP_5                                                                       0x03e4\n#define cfgBIFPLR3_PCIE_ESM_CAP_6                                                                       0x03e8\n#define cfgBIFPLR3_PCIE_ESM_CAP_7                                                                       0x03ec\n#define cfgBIFPLR3_PCIE_DLF_ENH_CAP_LIST                                                                0x0400\n#define cfgBIFPLR3_DATA_LINK_FEATURE_CAP                                                                0x0404\n#define cfgBIFPLR3_DATA_LINK_FEATURE_STATUS                                                             0x0408\n#define cfgBIFPLR3_PCIE_PHY_16GT_ENH_CAP_LIST                                                           0x0410\n#define cfgBIFPLR3_LINK_CAP_16GT                                                                        0x0414\n#define cfgBIFPLR3_LINK_CNTL_16GT                                                                       0x0418\n#define cfgBIFPLR3_LINK_STATUS_16GT                                                                     0x041c\n#define cfgBIFPLR3_LOCAL_PARITY_MISMATCH_STATUS_16GT                                                    0x0420\n#define cfgBIFPLR3_RTM1_PARITY_MISMATCH_STATUS_16GT                                                     0x0424\n#define cfgBIFPLR3_RTM2_PARITY_MISMATCH_STATUS_16GT                                                     0x0428\n#define cfgBIFPLR3_LANE_0_EQUALIZATION_CNTL_16GT                                                        0x0430\n#define cfgBIFPLR3_LANE_1_EQUALIZATION_CNTL_16GT                                                        0x0431\n#define cfgBIFPLR3_LANE_2_EQUALIZATION_CNTL_16GT                                                        0x0432\n#define cfgBIFPLR3_LANE_3_EQUALIZATION_CNTL_16GT                                                        0x0433\n#define cfgBIFPLR3_LANE_4_EQUALIZATION_CNTL_16GT                                                        0x0434\n#define cfgBIFPLR3_LANE_5_EQUALIZATION_CNTL_16GT                                                        0x0435\n#define cfgBIFPLR3_LANE_6_EQUALIZATION_CNTL_16GT                                                        0x0436\n#define cfgBIFPLR3_LANE_7_EQUALIZATION_CNTL_16GT                                                        0x0437\n#define cfgBIFPLR3_LANE_8_EQUALIZATION_CNTL_16GT                                                        0x0438\n#define cfgBIFPLR3_LANE_9_EQUALIZATION_CNTL_16GT                                                        0x0439\n#define cfgBIFPLR3_LANE_10_EQUALIZATION_CNTL_16GT                                                       0x043a\n#define cfgBIFPLR3_LANE_11_EQUALIZATION_CNTL_16GT                                                       0x043b\n#define cfgBIFPLR3_LANE_12_EQUALIZATION_CNTL_16GT                                                       0x043c\n#define cfgBIFPLR3_LANE_13_EQUALIZATION_CNTL_16GT                                                       0x043d\n#define cfgBIFPLR3_LANE_14_EQUALIZATION_CNTL_16GT                                                       0x043e\n#define cfgBIFPLR3_LANE_15_EQUALIZATION_CNTL_16GT                                                       0x043f\n#define cfgBIFPLR3_PCIE_MARGINING_ENH_CAP_LIST                                                          0x0440\n#define cfgBIFPLR3_MARGINING_PORT_CAP                                                                   0x0444\n#define cfgBIFPLR3_MARGINING_PORT_STATUS                                                                0x0446\n#define cfgBIFPLR3_LANE_0_MARGINING_LANE_CNTL                                                           0x0448\n#define cfgBIFPLR3_LANE_0_MARGINING_LANE_STATUS                                                         0x044a\n#define cfgBIFPLR3_LANE_1_MARGINING_LANE_CNTL                                                           0x044c\n#define cfgBIFPLR3_LANE_1_MARGINING_LANE_STATUS                                                         0x044e\n#define cfgBIFPLR3_LANE_2_MARGINING_LANE_CNTL                                                           0x0450\n#define cfgBIFPLR3_LANE_2_MARGINING_LANE_STATUS                                                         0x0452\n#define cfgBIFPLR3_LANE_3_MARGINING_LANE_CNTL                                                           0x0454\n#define cfgBIFPLR3_LANE_3_MARGINING_LANE_STATUS                                                         0x0456\n#define cfgBIFPLR3_LANE_4_MARGINING_LANE_CNTL                                                           0x0458\n#define cfgBIFPLR3_LANE_4_MARGINING_LANE_STATUS                                                         0x045a\n#define cfgBIFPLR3_LANE_5_MARGINING_LANE_CNTL                                                           0x045c\n#define cfgBIFPLR3_LANE_5_MARGINING_LANE_STATUS                                                         0x045e\n#define cfgBIFPLR3_LANE_6_MARGINING_LANE_CNTL                                                           0x0460\n#define cfgBIFPLR3_LANE_6_MARGINING_LANE_STATUS                                                         0x0462\n#define cfgBIFPLR3_LANE_7_MARGINING_LANE_CNTL                                                           0x0464\n#define cfgBIFPLR3_LANE_7_MARGINING_LANE_STATUS                                                         0x0466\n#define cfgBIFPLR3_LANE_8_MARGINING_LANE_CNTL                                                           0x0468\n#define cfgBIFPLR3_LANE_8_MARGINING_LANE_STATUS                                                         0x046a\n#define cfgBIFPLR3_LANE_9_MARGINING_LANE_CNTL                                                           0x046c\n#define cfgBIFPLR3_LANE_9_MARGINING_LANE_STATUS                                                         0x046e\n#define cfgBIFPLR3_LANE_10_MARGINING_LANE_CNTL                                                          0x0470\n#define cfgBIFPLR3_LANE_10_MARGINING_LANE_STATUS                                                        0x0472\n#define cfgBIFPLR3_LANE_11_MARGINING_LANE_CNTL                                                          0x0474\n#define cfgBIFPLR3_LANE_11_MARGINING_LANE_STATUS                                                        0x0476\n#define cfgBIFPLR3_LANE_12_MARGINING_LANE_CNTL                                                          0x0478\n#define cfgBIFPLR3_LANE_12_MARGINING_LANE_STATUS                                                        0x047a\n#define cfgBIFPLR3_LANE_13_MARGINING_LANE_CNTL                                                          0x047c\n#define cfgBIFPLR3_LANE_13_MARGINING_LANE_STATUS                                                        0x047e\n#define cfgBIFPLR3_LANE_14_MARGINING_LANE_CNTL                                                          0x0480\n#define cfgBIFPLR3_LANE_14_MARGINING_LANE_STATUS                                                        0x0482\n#define cfgBIFPLR3_LANE_15_MARGINING_LANE_CNTL                                                          0x0484\n#define cfgBIFPLR3_LANE_15_MARGINING_LANE_STATUS                                                        0x0486\n#define cfgBIFPLR3_PCIE_CCIX_CAP_LIST                                                                   0x0488\n#define cfgBIFPLR3_PCIE_CCIX_HEADER_1                                                                   0x048c\n#define cfgBIFPLR3_PCIE_CCIX_HEADER_2                                                                   0x0490\n#define cfgBIFPLR3_PCIE_CCIX_CAP                                                                        0x0492\n#define cfgBIFPLR3_PCIE_CCIX_ESM_REQD_CAP                                                               0x0494\n#define cfgBIFPLR3_PCIE_CCIX_ESM_OPTL_CAP                                                               0x0498\n#define cfgBIFPLR3_PCIE_CCIX_ESM_STATUS                                                                 0x049c\n#define cfgBIFPLR3_PCIE_CCIX_ESM_CNTL                                                                   0x04a0\n#define cfgBIFPLR3_ESM_LANE_0_EQUALIZATION_CNTL_20GT                                                    0x04a4\n#define cfgBIFPLR3_ESM_LANE_1_EQUALIZATION_CNTL_20GT                                                    0x04a5\n#define cfgBIFPLR3_ESM_LANE_2_EQUALIZATION_CNTL_20GT                                                    0x04a6\n#define cfgBIFPLR3_ESM_LANE_3_EQUALIZATION_CNTL_20GT                                                    0x04a7\n#define cfgBIFPLR3_ESM_LANE_4_EQUALIZATION_CNTL_20GT                                                    0x04a8\n#define cfgBIFPLR3_ESM_LANE_5_EQUALIZATION_CNTL_20GT                                                    0x04a9\n#define cfgBIFPLR3_ESM_LANE_6_EQUALIZATION_CNTL_20GT                                                    0x04aa\n#define cfgBIFPLR3_ESM_LANE_7_EQUALIZATION_CNTL_20GT                                                    0x04ab\n#define cfgBIFPLR3_ESM_LANE_8_EQUALIZATION_CNTL_20GT                                                    0x04ac\n#define cfgBIFPLR3_ESM_LANE_9_EQUALIZATION_CNTL_20GT                                                    0x04ad\n#define cfgBIFPLR3_ESM_LANE_10_EQUALIZATION_CNTL_20GT                                                   0x04ae\n#define cfgBIFPLR3_ESM_LANE_11_EQUALIZATION_CNTL_20GT                                                   0x04af\n#define cfgBIFPLR3_ESM_LANE_12_EQUALIZATION_CNTL_20GT                                                   0x04b0\n#define cfgBIFPLR3_ESM_LANE_13_EQUALIZATION_CNTL_20GT                                                   0x04b1\n#define cfgBIFPLR3_ESM_LANE_14_EQUALIZATION_CNTL_20GT                                                   0x04b2\n#define cfgBIFPLR3_ESM_LANE_15_EQUALIZATION_CNTL_20GT                                                   0x04b3\n#define cfgBIFPLR3_ESM_LANE_0_EQUALIZATION_CNTL_25GT                                                    0x04b4\n#define cfgBIFPLR3_ESM_LANE_1_EQUALIZATION_CNTL_25GT                                                    0x04b5\n#define cfgBIFPLR3_ESM_LANE_2_EQUALIZATION_CNTL_25GT                                                    0x04b6\n#define cfgBIFPLR3_ESM_LANE_3_EQUALIZATION_CNTL_25GT                                                    0x04b7\n#define cfgBIFPLR3_ESM_LANE_4_EQUALIZATION_CNTL_25GT                                                    0x04b8\n#define cfgBIFPLR3_ESM_LANE_5_EQUALIZATION_CNTL_25GT                                                    0x04b9\n#define cfgBIFPLR3_ESM_LANE_6_EQUALIZATION_CNTL_25GT                                                    0x04ba\n#define cfgBIFPLR3_ESM_LANE_7_EQUALIZATION_CNTL_25GT                                                    0x04bb\n#define cfgBIFPLR3_ESM_LANE_8_EQUALIZATION_CNTL_25GT                                                    0x04bc\n#define cfgBIFPLR3_ESM_LANE_9_EQUALIZATION_CNTL_25GT                                                    0x04bd\n#define cfgBIFPLR3_ESM_LANE_10_EQUALIZATION_CNTL_25GT                                                   0x04be\n#define cfgBIFPLR3_ESM_LANE_11_EQUALIZATION_CNTL_25GT                                                   0x04bf\n#define cfgBIFPLR3_ESM_LANE_12_EQUALIZATION_CNTL_25GT                                                   0x04c0\n#define cfgBIFPLR3_ESM_LANE_13_EQUALIZATION_CNTL_25GT                                                   0x04c1\n#define cfgBIFPLR3_ESM_LANE_14_EQUALIZATION_CNTL_25GT                                                   0x04c2\n#define cfgBIFPLR3_ESM_LANE_15_EQUALIZATION_CNTL_25GT                                                   0x04c3\n#define cfgBIFPLR3_PCIE_CCIX_TRANS_CAP                                                                  0x04c4\n#define cfgBIFPLR3_PCIE_CCIX_TRANS_CNTL                                                                 0x04c8\n#define cfgBIFPLR3_LINK_CAP_32GT                                                                        0x0504\n#define cfgBIFPLR3_LINK_CNTL_32GT                                                                       0x0508\n#define cfgBIFPLR3_LINK_STATUS_32GT                                                                     0x050c\n\n\n\n\n#define cfgBIFPLR4_VENDOR_ID                                                                            0x0000\n#define cfgBIFPLR4_DEVICE_ID                                                                            0x0002\n#define cfgBIFPLR4_COMMAND                                                                              0x0004\n#define cfgBIFPLR4_STATUS                                                                               0x0006\n#define cfgBIFPLR4_REVISION_ID                                                                          0x0008\n#define cfgBIFPLR4_PROG_INTERFACE                                                                       0x0009\n#define cfgBIFPLR4_SUB_CLASS                                                                            0x000a\n#define cfgBIFPLR4_BASE_CLASS                                                                           0x000b\n#define cfgBIFPLR4_CACHE_LINE                                                                           0x000c\n#define cfgBIFPLR4_LATENCY                                                                              0x000d\n#define cfgBIFPLR4_HEADER                                                                               0x000e\n#define cfgBIFPLR4_BIST                                                                                 0x000f\n#define cfgBIFPLR4_SUB_BUS_NUMBER_LATENCY                                                               0x0018\n#define cfgBIFPLR4_IO_BASE_LIMIT                                                                        0x001c\n#define cfgBIFPLR4_SECONDARY_STATUS                                                                     0x001e\n#define cfgBIFPLR4_MEM_BASE_LIMIT                                                                       0x0020\n#define cfgBIFPLR4_PREF_BASE_LIMIT                                                                      0x0024\n#define cfgBIFPLR4_PREF_BASE_UPPER                                                                      0x0028\n#define cfgBIFPLR4_PREF_LIMIT_UPPER                                                                     0x002c\n#define cfgBIFPLR4_IO_BASE_LIMIT_HI                                                                     0x0030\n#define cfgBIFPLR4_CAP_PTR                                                                              0x0034\n#define cfgBIFPLR4_ROM_BASE_ADDR                                                                        0x0038\n#define cfgBIFPLR4_INTERRUPT_LINE                                                                       0x003c\n#define cfgBIFPLR4_INTERRUPT_PIN                                                                        0x003d\n#define cfgBIFPLR4_EXT_BRIDGE_CNTL                                                                      0x0040\n#define cfgBIFPLR4_VENDOR_CAP_LIST                                                                      0x0048\n#define cfgBIFPLR4_ADAPTER_ID_W                                                                         0x004c\n#define cfgBIFPLR4_PMI_CAP_LIST                                                                         0x0050\n#define cfgBIFPLR4_PMI_CAP                                                                              0x0052\n#define cfgBIFPLR4_PMI_STATUS_CNTL                                                                      0x0054\n#define cfgBIFPLR4_PCIE_CAP_LIST                                                                        0x0058\n#define cfgBIFPLR4_PCIE_CAP                                                                             0x005a\n#define cfgBIFPLR4_DEVICE_CAP                                                                           0x005c\n#define cfgBIFPLR4_DEVICE_CNTL                                                                          0x0060\n#define cfgBIFPLR4_DEVICE_STATUS                                                                        0x0062\n#define cfgBIFPLR4_LINK_CAP                                                                             0x0064\n#define cfgBIFPLR4_LINK_CNTL                                                                            0x0068\n#define cfgBIFPLR4_LINK_STATUS                                                                          0x006a\n#define cfgBIFPLR4_SLOT_CAP                                                                             0x006c\n#define cfgBIFPLR4_SLOT_CNTL                                                                            0x0070\n#define cfgBIFPLR4_SLOT_STATUS                                                                          0x0072\n#define cfgBIFPLR4_ROOT_CNTL                                                                            0x0074\n#define cfgBIFPLR4_ROOT_CAP                                                                             0x0076\n#define cfgBIFPLR4_ROOT_STATUS                                                                          0x0078\n#define cfgBIFPLR4_DEVICE_CAP2                                                                          0x007c\n#define cfgBIFPLR4_DEVICE_CNTL2                                                                         0x0080\n#define cfgBIFPLR4_DEVICE_STATUS2                                                                       0x0082\n#define cfgBIFPLR4_LINK_CAP2                                                                            0x0084\n#define cfgBIFPLR4_LINK_CNTL2                                                                           0x0088\n#define cfgBIFPLR4_LINK_STATUS2                                                                         0x008a\n#define cfgBIFPLR4_SLOT_CAP2                                                                            0x008c\n#define cfgBIFPLR4_SLOT_CNTL2                                                                           0x0090\n#define cfgBIFPLR4_SLOT_STATUS2                                                                         0x0092\n#define cfgBIFPLR4_MSI_CAP_LIST                                                                         0x00a0\n#define cfgBIFPLR4_MSI_MSG_CNTL                                                                         0x00a2\n#define cfgBIFPLR4_MSI_MSG_ADDR_LO                                                                      0x00a4\n#define cfgBIFPLR4_MSI_MSG_ADDR_HI                                                                      0x00a8\n#define cfgBIFPLR4_MSI_MSG_DATA                                                                         0x00a8\n#define cfgBIFPLR4_MSI_MSG_DATA_64                                                                      0x00ac\n#define cfgBIFPLR4_SSID_CAP_LIST                                                                        0x00c0\n#define cfgBIFPLR4_SSID_CAP                                                                             0x00c4\n#define cfgBIFPLR4_MSI_MAP_CAP_LIST                                                                     0x00c8\n#define cfgBIFPLR4_MSI_MAP_CAP                                                                          0x00ca\n#define cfgBIFPLR4_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                                    0x0100\n#define cfgBIFPLR4_PCIE_VENDOR_SPECIFIC_HDR                                                             0x0104\n#define cfgBIFPLR4_PCIE_VENDOR_SPECIFIC1                                                                0x0108\n#define cfgBIFPLR4_PCIE_VENDOR_SPECIFIC2                                                                0x010c\n#define cfgBIFPLR4_PCIE_VC_ENH_CAP_LIST                                                                 0x0110\n#define cfgBIFPLR4_PCIE_PORT_VC_CAP_REG1                                                                0x0114\n#define cfgBIFPLR4_PCIE_PORT_VC_CAP_REG2                                                                0x0118\n#define cfgBIFPLR4_PCIE_PORT_VC_CNTL                                                                    0x011c\n#define cfgBIFPLR4_PCIE_PORT_VC_STATUS                                                                  0x011e\n#define cfgBIFPLR4_PCIE_VC0_RESOURCE_CAP                                                                0x0120\n#define cfgBIFPLR4_PCIE_VC0_RESOURCE_CNTL                                                               0x0124\n#define cfgBIFPLR4_PCIE_VC0_RESOURCE_STATUS                                                             0x012a\n#define cfgBIFPLR4_PCIE_VC1_RESOURCE_CAP                                                                0x012c\n#define cfgBIFPLR4_PCIE_VC1_RESOURCE_CNTL                                                               0x0130\n#define cfgBIFPLR4_PCIE_VC1_RESOURCE_STATUS                                                             0x0136\n#define cfgBIFPLR4_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                                     0x0140\n#define cfgBIFPLR4_PCIE_DEV_SERIAL_NUM_DW1                                                              0x0144\n#define cfgBIFPLR4_PCIE_DEV_SERIAL_NUM_DW2                                                              0x0148\n#define cfgBIFPLR4_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                                        0x0150\n#define cfgBIFPLR4_PCIE_UNCORR_ERR_STATUS                                                               0x0154\n#define cfgBIFPLR4_PCIE_UNCORR_ERR_MASK                                                                 0x0158\n#define cfgBIFPLR4_PCIE_UNCORR_ERR_SEVERITY                                                             0x015c\n#define cfgBIFPLR4_PCIE_CORR_ERR_STATUS                                                                 0x0160\n#define cfgBIFPLR4_PCIE_CORR_ERR_MASK                                                                   0x0164\n#define cfgBIFPLR4_PCIE_ADV_ERR_CAP_CNTL                                                                0x0168\n#define cfgBIFPLR4_PCIE_HDR_LOG0                                                                        0x016c\n#define cfgBIFPLR4_PCIE_HDR_LOG1                                                                        0x0170\n#define cfgBIFPLR4_PCIE_HDR_LOG2                                                                        0x0174\n#define cfgBIFPLR4_PCIE_HDR_LOG3                                                                        0x0178\n#define cfgBIFPLR4_PCIE_ROOT_ERR_CMD                                                                    0x017c\n#define cfgBIFPLR4_PCIE_ROOT_ERR_STATUS                                                                 0x0180\n#define cfgBIFPLR4_PCIE_ERR_SRC_ID                                                                      0x0184\n#define cfgBIFPLR4_PCIE_TLP_PREFIX_LOG0                                                                 0x0188\n#define cfgBIFPLR4_PCIE_TLP_PREFIX_LOG1                                                                 0x018c\n#define cfgBIFPLR4_PCIE_TLP_PREFIX_LOG2                                                                 0x0190\n#define cfgBIFPLR4_PCIE_TLP_PREFIX_LOG3                                                                 0x0194\n#define cfgBIFPLR4_PCIE_SECONDARY_ENH_CAP_LIST                                                          0x0270\n#define cfgBIFPLR4_PCIE_LINK_CNTL3                                                                      0x0274\n#define cfgBIFPLR4_PCIE_LANE_ERROR_STATUS                                                               0x0278\n#define cfgBIFPLR4_PCIE_LANE_0_EQUALIZATION_CNTL                                                        0x027c\n#define cfgBIFPLR4_PCIE_LANE_1_EQUALIZATION_CNTL                                                        0x027e\n#define cfgBIFPLR4_PCIE_LANE_2_EQUALIZATION_CNTL                                                        0x0280\n#define cfgBIFPLR4_PCIE_LANE_3_EQUALIZATION_CNTL                                                        0x0282\n#define cfgBIFPLR4_PCIE_LANE_4_EQUALIZATION_CNTL                                                        0x0284\n#define cfgBIFPLR4_PCIE_LANE_5_EQUALIZATION_CNTL                                                        0x0286\n#define cfgBIFPLR4_PCIE_LANE_6_EQUALIZATION_CNTL                                                        0x0288\n#define cfgBIFPLR4_PCIE_LANE_7_EQUALIZATION_CNTL                                                        0x028a\n#define cfgBIFPLR4_PCIE_LANE_8_EQUALIZATION_CNTL                                                        0x028c\n#define cfgBIFPLR4_PCIE_LANE_9_EQUALIZATION_CNTL                                                        0x028e\n#define cfgBIFPLR4_PCIE_LANE_10_EQUALIZATION_CNTL                                                       0x0290\n#define cfgBIFPLR4_PCIE_LANE_11_EQUALIZATION_CNTL                                                       0x0292\n#define cfgBIFPLR4_PCIE_LANE_12_EQUALIZATION_CNTL                                                       0x0294\n#define cfgBIFPLR4_PCIE_LANE_13_EQUALIZATION_CNTL                                                       0x0296\n#define cfgBIFPLR4_PCIE_LANE_14_EQUALIZATION_CNTL                                                       0x0298\n#define cfgBIFPLR4_PCIE_LANE_15_EQUALIZATION_CNTL                                                       0x029a\n#define cfgBIFPLR4_PCIE_ACS_ENH_CAP_LIST                                                                0x02a0\n#define cfgBIFPLR4_PCIE_ACS_CAP                                                                         0x02a4\n#define cfgBIFPLR4_PCIE_ACS_CNTL                                                                        0x02a6\n#define cfgBIFPLR4_PCIE_MC_ENH_CAP_LIST                                                                 0x02f0\n#define cfgBIFPLR4_PCIE_MC_CAP                                                                          0x02f4\n#define cfgBIFPLR4_PCIE_MC_CNTL                                                                         0x02f6\n#define cfgBIFPLR4_PCIE_MC_ADDR0                                                                        0x02f8\n#define cfgBIFPLR4_PCIE_MC_ADDR1                                                                        0x02fc\n#define cfgBIFPLR4_PCIE_MC_RCV0                                                                         0x0300\n#define cfgBIFPLR4_PCIE_MC_RCV1                                                                         0x0304\n#define cfgBIFPLR4_PCIE_MC_BLOCK_ALL0                                                                   0x0308\n#define cfgBIFPLR4_PCIE_MC_BLOCK_ALL1                                                                   0x030c\n#define cfgBIFPLR4_PCIE_MC_BLOCK_UNTRANSLATED_0                                                         0x0310\n#define cfgBIFPLR4_PCIE_MC_BLOCK_UNTRANSLATED_1                                                         0x0314\n#define cfgBIFPLR4_PCIE_MC_OVERLAY_BAR0                                                                 0x0318\n#define cfgBIFPLR4_PCIE_MC_OVERLAY_BAR1                                                                 0x031c\n#define cfgBIFPLR4_PCIE_L1_PM_SUB_CAP_LIST                                                              0x0370\n#define cfgBIFPLR4_PCIE_L1_PM_SUB_CAP                                                                   0x0374\n#define cfgBIFPLR4_PCIE_L1_PM_SUB_CNTL                                                                  0x0378\n#define cfgBIFPLR4_PCIE_L1_PM_SUB_CNTL2                                                                 0x037c\n#define cfgBIFPLR4_PCIE_DPC_ENH_CAP_LIST                                                                0x0380\n#define cfgBIFPLR4_PCIE_DPC_CAP_LIST                                                                    0x0384\n#define cfgBIFPLR4_PCIE_DPC_CNTL                                                                        0x0386\n#define cfgBIFPLR4_PCIE_DPC_STATUS                                                                      0x0388\n#define cfgBIFPLR4_PCIE_DPC_ERROR_SOURCE_ID                                                             0x038a\n#define cfgBIFPLR4_PCIE_RP_PIO_STATUS                                                                   0x038c\n#define cfgBIFPLR4_PCIE_RP_PIO_MASK                                                                     0x0390\n#define cfgBIFPLR4_PCIE_RP_PIO_SEVERITY                                                                 0x0394\n#define cfgBIFPLR4_PCIE_RP_PIO_SYSERROR                                                                 0x0398\n#define cfgBIFPLR4_PCIE_RP_PIO_EXCEPTION                                                                0x039c\n#define cfgBIFPLR4_PCIE_RP_PIO_HDR_LOG0                                                                 0x03a0\n#define cfgBIFPLR4_PCIE_RP_PIO_HDR_LOG1                                                                 0x03a4\n#define cfgBIFPLR4_PCIE_RP_PIO_HDR_LOG2                                                                 0x03a8\n#define cfgBIFPLR4_PCIE_RP_PIO_HDR_LOG3                                                                 0x03ac\n#define cfgBIFPLR4_PCIE_RP_PIO_PREFIX_LOG0                                                              0x03b4\n#define cfgBIFPLR4_PCIE_RP_PIO_PREFIX_LOG1                                                              0x03b8\n#define cfgBIFPLR4_PCIE_RP_PIO_PREFIX_LOG2                                                              0x03bc\n#define cfgBIFPLR4_PCIE_RP_PIO_PREFIX_LOG3                                                              0x03c0\n#define cfgBIFPLR4_PCIE_ESM_CAP_LIST                                                                    0x03c4\n#define cfgBIFPLR4_PCIE_ESM_HEADER_1                                                                    0x03c8\n#define cfgBIFPLR4_PCIE_ESM_HEADER_2                                                                    0x03cc\n#define cfgBIFPLR4_PCIE_ESM_STATUS                                                                      0x03ce\n#define cfgBIFPLR4_PCIE_ESM_CTRL                                                                        0x03d0\n#define cfgBIFPLR4_PCIE_ESM_CAP_1                                                                       0x03d4\n#define cfgBIFPLR4_PCIE_ESM_CAP_2                                                                       0x03d8\n#define cfgBIFPLR4_PCIE_ESM_CAP_3                                                                       0x03dc\n#define cfgBIFPLR4_PCIE_ESM_CAP_4                                                                       0x03e0\n#define cfgBIFPLR4_PCIE_ESM_CAP_5                                                                       0x03e4\n#define cfgBIFPLR4_PCIE_ESM_CAP_6                                                                       0x03e8\n#define cfgBIFPLR4_PCIE_ESM_CAP_7                                                                       0x03ec\n#define cfgBIFPLR4_PCIE_DLF_ENH_CAP_LIST                                                                0x0400\n#define cfgBIFPLR4_DATA_LINK_FEATURE_CAP                                                                0x0404\n#define cfgBIFPLR4_DATA_LINK_FEATURE_STATUS                                                             0x0408\n#define cfgBIFPLR4_PCIE_PHY_16GT_ENH_CAP_LIST                                                           0x0410\n#define cfgBIFPLR4_LINK_CAP_16GT                                                                        0x0414\n#define cfgBIFPLR4_LINK_CNTL_16GT                                                                       0x0418\n#define cfgBIFPLR4_LINK_STATUS_16GT                                                                     0x041c\n#define cfgBIFPLR4_LOCAL_PARITY_MISMATCH_STATUS_16GT                                                    0x0420\n#define cfgBIFPLR4_RTM1_PARITY_MISMATCH_STATUS_16GT                                                     0x0424\n#define cfgBIFPLR4_RTM2_PARITY_MISMATCH_STATUS_16GT                                                     0x0428\n#define cfgBIFPLR4_LANE_0_EQUALIZATION_CNTL_16GT                                                        0x0430\n#define cfgBIFPLR4_LANE_1_EQUALIZATION_CNTL_16GT                                                        0x0431\n#define cfgBIFPLR4_LANE_2_EQUALIZATION_CNTL_16GT                                                        0x0432\n#define cfgBIFPLR4_LANE_3_EQUALIZATION_CNTL_16GT                                                        0x0433\n#define cfgBIFPLR4_LANE_4_EQUALIZATION_CNTL_16GT                                                        0x0434\n#define cfgBIFPLR4_LANE_5_EQUALIZATION_CNTL_16GT                                                        0x0435\n#define cfgBIFPLR4_LANE_6_EQUALIZATION_CNTL_16GT                                                        0x0436\n#define cfgBIFPLR4_LANE_7_EQUALIZATION_CNTL_16GT                                                        0x0437\n#define cfgBIFPLR4_LANE_8_EQUALIZATION_CNTL_16GT                                                        0x0438\n#define cfgBIFPLR4_LANE_9_EQUALIZATION_CNTL_16GT                                                        0x0439\n#define cfgBIFPLR4_LANE_10_EQUALIZATION_CNTL_16GT                                                       0x043a\n#define cfgBIFPLR4_LANE_11_EQUALIZATION_CNTL_16GT                                                       0x043b\n#define cfgBIFPLR4_LANE_12_EQUALIZATION_CNTL_16GT                                                       0x043c\n#define cfgBIFPLR4_LANE_13_EQUALIZATION_CNTL_16GT                                                       0x043d\n#define cfgBIFPLR4_LANE_14_EQUALIZATION_CNTL_16GT                                                       0x043e\n#define cfgBIFPLR4_LANE_15_EQUALIZATION_CNTL_16GT                                                       0x043f\n#define cfgBIFPLR4_PCIE_MARGINING_ENH_CAP_LIST                                                          0x0440\n#define cfgBIFPLR4_MARGINING_PORT_CAP                                                                   0x0444\n#define cfgBIFPLR4_MARGINING_PORT_STATUS                                                                0x0446\n#define cfgBIFPLR4_LANE_0_MARGINING_LANE_CNTL                                                           0x0448\n#define cfgBIFPLR4_LANE_0_MARGINING_LANE_STATUS                                                         0x044a\n#define cfgBIFPLR4_LANE_1_MARGINING_LANE_CNTL                                                           0x044c\n#define cfgBIFPLR4_LANE_1_MARGINING_LANE_STATUS                                                         0x044e\n#define cfgBIFPLR4_LANE_2_MARGINING_LANE_CNTL                                                           0x0450\n#define cfgBIFPLR4_LANE_2_MARGINING_LANE_STATUS                                                         0x0452\n#define cfgBIFPLR4_LANE_3_MARGINING_LANE_CNTL                                                           0x0454\n#define cfgBIFPLR4_LANE_3_MARGINING_LANE_STATUS                                                         0x0456\n#define cfgBIFPLR4_LANE_4_MARGINING_LANE_CNTL                                                           0x0458\n#define cfgBIFPLR4_LANE_4_MARGINING_LANE_STATUS                                                         0x045a\n#define cfgBIFPLR4_LANE_5_MARGINING_LANE_CNTL                                                           0x045c\n#define cfgBIFPLR4_LANE_5_MARGINING_LANE_STATUS                                                         0x045e\n#define cfgBIFPLR4_LANE_6_MARGINING_LANE_CNTL                                                           0x0460\n#define cfgBIFPLR4_LANE_6_MARGINING_LANE_STATUS                                                         0x0462\n#define cfgBIFPLR4_LANE_7_MARGINING_LANE_CNTL                                                           0x0464\n#define cfgBIFPLR4_LANE_7_MARGINING_LANE_STATUS                                                         0x0466\n#define cfgBIFPLR4_LANE_8_MARGINING_LANE_CNTL                                                           0x0468\n#define cfgBIFPLR4_LANE_8_MARGINING_LANE_STATUS                                                         0x046a\n#define cfgBIFPLR4_LANE_9_MARGINING_LANE_CNTL                                                           0x046c\n#define cfgBIFPLR4_LANE_9_MARGINING_LANE_STATUS                                                         0x046e\n#define cfgBIFPLR4_LANE_10_MARGINING_LANE_CNTL                                                          0x0470\n#define cfgBIFPLR4_LANE_10_MARGINING_LANE_STATUS                                                        0x0472\n#define cfgBIFPLR4_LANE_11_MARGINING_LANE_CNTL                                                          0x0474\n#define cfgBIFPLR4_LANE_11_MARGINING_LANE_STATUS                                                        0x0476\n#define cfgBIFPLR4_LANE_12_MARGINING_LANE_CNTL                                                          0x0478\n#define cfgBIFPLR4_LANE_12_MARGINING_LANE_STATUS                                                        0x047a\n#define cfgBIFPLR4_LANE_13_MARGINING_LANE_CNTL                                                          0x047c\n#define cfgBIFPLR4_LANE_13_MARGINING_LANE_STATUS                                                        0x047e\n#define cfgBIFPLR4_LANE_14_MARGINING_LANE_CNTL                                                          0x0480\n#define cfgBIFPLR4_LANE_14_MARGINING_LANE_STATUS                                                        0x0482\n#define cfgBIFPLR4_LANE_15_MARGINING_LANE_CNTL                                                          0x0484\n#define cfgBIFPLR4_LANE_15_MARGINING_LANE_STATUS                                                        0x0486\n#define cfgBIFPLR4_PCIE_CCIX_CAP_LIST                                                                   0x0488\n#define cfgBIFPLR4_PCIE_CCIX_HEADER_1                                                                   0x048c\n#define cfgBIFPLR4_PCIE_CCIX_HEADER_2                                                                   0x0490\n#define cfgBIFPLR4_PCIE_CCIX_CAP                                                                        0x0492\n#define cfgBIFPLR4_PCIE_CCIX_ESM_REQD_CAP                                                               0x0494\n#define cfgBIFPLR4_PCIE_CCIX_ESM_OPTL_CAP                                                               0x0498\n#define cfgBIFPLR4_PCIE_CCIX_ESM_STATUS                                                                 0x049c\n#define cfgBIFPLR4_PCIE_CCIX_ESM_CNTL                                                                   0x04a0\n#define cfgBIFPLR4_ESM_LANE_0_EQUALIZATION_CNTL_20GT                                                    0x04a4\n#define cfgBIFPLR4_ESM_LANE_1_EQUALIZATION_CNTL_20GT                                                    0x04a5\n#define cfgBIFPLR4_ESM_LANE_2_EQUALIZATION_CNTL_20GT                                                    0x04a6\n#define cfgBIFPLR4_ESM_LANE_3_EQUALIZATION_CNTL_20GT                                                    0x04a7\n#define cfgBIFPLR4_ESM_LANE_4_EQUALIZATION_CNTL_20GT                                                    0x04a8\n#define cfgBIFPLR4_ESM_LANE_5_EQUALIZATION_CNTL_20GT                                                    0x04a9\n#define cfgBIFPLR4_ESM_LANE_6_EQUALIZATION_CNTL_20GT                                                    0x04aa\n#define cfgBIFPLR4_ESM_LANE_7_EQUALIZATION_CNTL_20GT                                                    0x04ab\n#define cfgBIFPLR4_ESM_LANE_8_EQUALIZATION_CNTL_20GT                                                    0x04ac\n#define cfgBIFPLR4_ESM_LANE_9_EQUALIZATION_CNTL_20GT                                                    0x04ad\n#define cfgBIFPLR4_ESM_LANE_10_EQUALIZATION_CNTL_20GT                                                   0x04ae\n#define cfgBIFPLR4_ESM_LANE_11_EQUALIZATION_CNTL_20GT                                                   0x04af\n#define cfgBIFPLR4_ESM_LANE_12_EQUALIZATION_CNTL_20GT                                                   0x04b0\n#define cfgBIFPLR4_ESM_LANE_13_EQUALIZATION_CNTL_20GT                                                   0x04b1\n#define cfgBIFPLR4_ESM_LANE_14_EQUALIZATION_CNTL_20GT                                                   0x04b2\n#define cfgBIFPLR4_ESM_LANE_15_EQUALIZATION_CNTL_20GT                                                   0x04b3\n#define cfgBIFPLR4_ESM_LANE_0_EQUALIZATION_CNTL_25GT                                                    0x04b4\n#define cfgBIFPLR4_ESM_LANE_1_EQUALIZATION_CNTL_25GT                                                    0x04b5\n#define cfgBIFPLR4_ESM_LANE_2_EQUALIZATION_CNTL_25GT                                                    0x04b6\n#define cfgBIFPLR4_ESM_LANE_3_EQUALIZATION_CNTL_25GT                                                    0x04b7\n#define cfgBIFPLR4_ESM_LANE_4_EQUALIZATION_CNTL_25GT                                                    0x04b8\n#define cfgBIFPLR4_ESM_LANE_5_EQUALIZATION_CNTL_25GT                                                    0x04b9\n#define cfgBIFPLR4_ESM_LANE_6_EQUALIZATION_CNTL_25GT                                                    0x04ba\n#define cfgBIFPLR4_ESM_LANE_7_EQUALIZATION_CNTL_25GT                                                    0x04bb\n#define cfgBIFPLR4_ESM_LANE_8_EQUALIZATION_CNTL_25GT                                                    0x04bc\n#define cfgBIFPLR4_ESM_LANE_9_EQUALIZATION_CNTL_25GT                                                    0x04bd\n#define cfgBIFPLR4_ESM_LANE_10_EQUALIZATION_CNTL_25GT                                                   0x04be\n#define cfgBIFPLR4_ESM_LANE_11_EQUALIZATION_CNTL_25GT                                                   0x04bf\n#define cfgBIFPLR4_ESM_LANE_12_EQUALIZATION_CNTL_25GT                                                   0x04c0\n#define cfgBIFPLR4_ESM_LANE_13_EQUALIZATION_CNTL_25GT                                                   0x04c1\n#define cfgBIFPLR4_ESM_LANE_14_EQUALIZATION_CNTL_25GT                                                   0x04c2\n#define cfgBIFPLR4_ESM_LANE_15_EQUALIZATION_CNTL_25GT                                                   0x04c3\n#define cfgBIFPLR4_PCIE_CCIX_TRANS_CAP                                                                  0x04c4\n#define cfgBIFPLR4_PCIE_CCIX_TRANS_CNTL                                                                 0x04c8\n#define cfgBIFPLR4_LINK_CAP_32GT                                                                        0x0504\n#define cfgBIFPLR4_LINK_CNTL_32GT                                                                       0x0508\n#define cfgBIFPLR4_LINK_STATUS_32GT                                                                     0x050c\n\n\n\n\n#define cfgBIFPLR5_VENDOR_ID                                                                            0x0000\n#define cfgBIFPLR5_DEVICE_ID                                                                            0x0002\n#define cfgBIFPLR5_COMMAND                                                                              0x0004\n#define cfgBIFPLR5_STATUS                                                                               0x0006\n#define cfgBIFPLR5_REVISION_ID                                                                          0x0008\n#define cfgBIFPLR5_PROG_INTERFACE                                                                       0x0009\n#define cfgBIFPLR5_SUB_CLASS                                                                            0x000a\n#define cfgBIFPLR5_BASE_CLASS                                                                           0x000b\n#define cfgBIFPLR5_CACHE_LINE                                                                           0x000c\n#define cfgBIFPLR5_LATENCY                                                                              0x000d\n#define cfgBIFPLR5_HEADER                                                                               0x000e\n#define cfgBIFPLR5_BIST                                                                                 0x000f\n#define cfgBIFPLR5_SUB_BUS_NUMBER_LATENCY                                                               0x0018\n#define cfgBIFPLR5_IO_BASE_LIMIT                                                                        0x001c\n#define cfgBIFPLR5_SECONDARY_STATUS                                                                     0x001e\n#define cfgBIFPLR5_MEM_BASE_LIMIT                                                                       0x0020\n#define cfgBIFPLR5_PREF_BASE_LIMIT                                                                      0x0024\n#define cfgBIFPLR5_PREF_BASE_UPPER                                                                      0x0028\n#define cfgBIFPLR5_PREF_LIMIT_UPPER                                                                     0x002c\n#define cfgBIFPLR5_IO_BASE_LIMIT_HI                                                                     0x0030\n#define cfgBIFPLR5_CAP_PTR                                                                              0x0034\n#define cfgBIFPLR5_ROM_BASE_ADDR                                                                        0x0038\n#define cfgBIFPLR5_INTERRUPT_LINE                                                                       0x003c\n#define cfgBIFPLR5_INTERRUPT_PIN                                                                        0x003d\n#define cfgBIFPLR5_EXT_BRIDGE_CNTL                                                                      0x0040\n#define cfgBIFPLR5_VENDOR_CAP_LIST                                                                      0x0048\n#define cfgBIFPLR5_ADAPTER_ID_W                                                                         0x004c\n#define cfgBIFPLR5_PMI_CAP_LIST                                                                         0x0050\n#define cfgBIFPLR5_PMI_CAP                                                                              0x0052\n#define cfgBIFPLR5_PMI_STATUS_CNTL                                                                      0x0054\n#define cfgBIFPLR5_PCIE_CAP_LIST                                                                        0x0058\n#define cfgBIFPLR5_PCIE_CAP                                                                             0x005a\n#define cfgBIFPLR5_DEVICE_CAP                                                                           0x005c\n#define cfgBIFPLR5_DEVICE_CNTL                                                                          0x0060\n#define cfgBIFPLR5_DEVICE_STATUS                                                                        0x0062\n#define cfgBIFPLR5_LINK_CAP                                                                             0x0064\n#define cfgBIFPLR5_LINK_CNTL                                                                            0x0068\n#define cfgBIFPLR5_LINK_STATUS                                                                          0x006a\n#define cfgBIFPLR5_SLOT_CAP                                                                             0x006c\n#define cfgBIFPLR5_SLOT_CNTL                                                                            0x0070\n#define cfgBIFPLR5_SLOT_STATUS                                                                          0x0072\n#define cfgBIFPLR5_ROOT_CNTL                                                                            0x0074\n#define cfgBIFPLR5_ROOT_CAP                                                                             0x0076\n#define cfgBIFPLR5_ROOT_STATUS                                                                          0x0078\n#define cfgBIFPLR5_DEVICE_CAP2                                                                          0x007c\n#define cfgBIFPLR5_DEVICE_CNTL2                                                                         0x0080\n#define cfgBIFPLR5_DEVICE_STATUS2                                                                       0x0082\n#define cfgBIFPLR5_LINK_CAP2                                                                            0x0084\n#define cfgBIFPLR5_LINK_CNTL2                                                                           0x0088\n#define cfgBIFPLR5_LINK_STATUS2                                                                         0x008a\n#define cfgBIFPLR5_SLOT_CAP2                                                                            0x008c\n#define cfgBIFPLR5_SLOT_CNTL2                                                                           0x0090\n#define cfgBIFPLR5_SLOT_STATUS2                                                                         0x0092\n#define cfgBIFPLR5_MSI_CAP_LIST                                                                         0x00a0\n#define cfgBIFPLR5_MSI_MSG_CNTL                                                                         0x00a2\n#define cfgBIFPLR5_MSI_MSG_ADDR_LO                                                                      0x00a4\n#define cfgBIFPLR5_MSI_MSG_ADDR_HI                                                                      0x00a8\n#define cfgBIFPLR5_MSI_MSG_DATA                                                                         0x00a8\n#define cfgBIFPLR5_MSI_MSG_DATA_64                                                                      0x00ac\n#define cfgBIFPLR5_SSID_CAP_LIST                                                                        0x00c0\n#define cfgBIFPLR5_SSID_CAP                                                                             0x00c4\n#define cfgBIFPLR5_MSI_MAP_CAP_LIST                                                                     0x00c8\n#define cfgBIFPLR5_MSI_MAP_CAP                                                                          0x00ca\n#define cfgBIFPLR5_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                                    0x0100\n#define cfgBIFPLR5_PCIE_VENDOR_SPECIFIC_HDR                                                             0x0104\n#define cfgBIFPLR5_PCIE_VENDOR_SPECIFIC1                                                                0x0108\n#define cfgBIFPLR5_PCIE_VENDOR_SPECIFIC2                                                                0x010c\n#define cfgBIFPLR5_PCIE_VC_ENH_CAP_LIST                                                                 0x0110\n#define cfgBIFPLR5_PCIE_PORT_VC_CAP_REG1                                                                0x0114\n#define cfgBIFPLR5_PCIE_PORT_VC_CAP_REG2                                                                0x0118\n#define cfgBIFPLR5_PCIE_PORT_VC_CNTL                                                                    0x011c\n#define cfgBIFPLR5_PCIE_PORT_VC_STATUS                                                                  0x011e\n#define cfgBIFPLR5_PCIE_VC0_RESOURCE_CAP                                                                0x0120\n#define cfgBIFPLR5_PCIE_VC0_RESOURCE_CNTL                                                               0x0124\n#define cfgBIFPLR5_PCIE_VC0_RESOURCE_STATUS                                                             0x012a\n#define cfgBIFPLR5_PCIE_VC1_RESOURCE_CAP                                                                0x012c\n#define cfgBIFPLR5_PCIE_VC1_RESOURCE_CNTL                                                               0x0130\n#define cfgBIFPLR5_PCIE_VC1_RESOURCE_STATUS                                                             0x0136\n#define cfgBIFPLR5_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                                     0x0140\n#define cfgBIFPLR5_PCIE_DEV_SERIAL_NUM_DW1                                                              0x0144\n#define cfgBIFPLR5_PCIE_DEV_SERIAL_NUM_DW2                                                              0x0148\n#define cfgBIFPLR5_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                                        0x0150\n#define cfgBIFPLR5_PCIE_UNCORR_ERR_STATUS                                                               0x0154\n#define cfgBIFPLR5_PCIE_UNCORR_ERR_MASK                                                                 0x0158\n#define cfgBIFPLR5_PCIE_UNCORR_ERR_SEVERITY                                                             0x015c\n#define cfgBIFPLR5_PCIE_CORR_ERR_STATUS                                                                 0x0160\n#define cfgBIFPLR5_PCIE_CORR_ERR_MASK                                                                   0x0164\n#define cfgBIFPLR5_PCIE_ADV_ERR_CAP_CNTL                                                                0x0168\n#define cfgBIFPLR5_PCIE_HDR_LOG0                                                                        0x016c\n#define cfgBIFPLR5_PCIE_HDR_LOG1                                                                        0x0170\n#define cfgBIFPLR5_PCIE_HDR_LOG2                                                                        0x0174\n#define cfgBIFPLR5_PCIE_HDR_LOG3                                                                        0x0178\n#define cfgBIFPLR5_PCIE_ROOT_ERR_CMD                                                                    0x017c\n#define cfgBIFPLR5_PCIE_ROOT_ERR_STATUS                                                                 0x0180\n#define cfgBIFPLR5_PCIE_ERR_SRC_ID                                                                      0x0184\n#define cfgBIFPLR5_PCIE_TLP_PREFIX_LOG0                                                                 0x0188\n#define cfgBIFPLR5_PCIE_TLP_PREFIX_LOG1                                                                 0x018c\n#define cfgBIFPLR5_PCIE_TLP_PREFIX_LOG2                                                                 0x0190\n#define cfgBIFPLR5_PCIE_TLP_PREFIX_LOG3                                                                 0x0194\n#define cfgBIFPLR5_PCIE_SECONDARY_ENH_CAP_LIST                                                          0x0270\n#define cfgBIFPLR5_PCIE_LINK_CNTL3                                                                      0x0274\n#define cfgBIFPLR5_PCIE_LANE_ERROR_STATUS                                                               0x0278\n#define cfgBIFPLR5_PCIE_LANE_0_EQUALIZATION_CNTL                                                        0x027c\n#define cfgBIFPLR5_PCIE_LANE_1_EQUALIZATION_CNTL                                                        0x027e\n#define cfgBIFPLR5_PCIE_LANE_2_EQUALIZATION_CNTL                                                        0x0280\n#define cfgBIFPLR5_PCIE_LANE_3_EQUALIZATION_CNTL                                                        0x0282\n#define cfgBIFPLR5_PCIE_LANE_4_EQUALIZATION_CNTL                                                        0x0284\n#define cfgBIFPLR5_PCIE_LANE_5_EQUALIZATION_CNTL                                                        0x0286\n#define cfgBIFPLR5_PCIE_LANE_6_EQUALIZATION_CNTL                                                        0x0288\n#define cfgBIFPLR5_PCIE_LANE_7_EQUALIZATION_CNTL                                                        0x028a\n#define cfgBIFPLR5_PCIE_LANE_8_EQUALIZATION_CNTL                                                        0x028c\n#define cfgBIFPLR5_PCIE_LANE_9_EQUALIZATION_CNTL                                                        0x028e\n#define cfgBIFPLR5_PCIE_LANE_10_EQUALIZATION_CNTL                                                       0x0290\n#define cfgBIFPLR5_PCIE_LANE_11_EQUALIZATION_CNTL                                                       0x0292\n#define cfgBIFPLR5_PCIE_LANE_12_EQUALIZATION_CNTL                                                       0x0294\n#define cfgBIFPLR5_PCIE_LANE_13_EQUALIZATION_CNTL                                                       0x0296\n#define cfgBIFPLR5_PCIE_LANE_14_EQUALIZATION_CNTL                                                       0x0298\n#define cfgBIFPLR5_PCIE_LANE_15_EQUALIZATION_CNTL                                                       0x029a\n#define cfgBIFPLR5_PCIE_ACS_ENH_CAP_LIST                                                                0x02a0\n#define cfgBIFPLR5_PCIE_ACS_CAP                                                                         0x02a4\n#define cfgBIFPLR5_PCIE_ACS_CNTL                                                                        0x02a6\n#define cfgBIFPLR5_PCIE_MC_ENH_CAP_LIST                                                                 0x02f0\n#define cfgBIFPLR5_PCIE_MC_CAP                                                                          0x02f4\n#define cfgBIFPLR5_PCIE_MC_CNTL                                                                         0x02f6\n#define cfgBIFPLR5_PCIE_MC_ADDR0                                                                        0x02f8\n#define cfgBIFPLR5_PCIE_MC_ADDR1                                                                        0x02fc\n#define cfgBIFPLR5_PCIE_MC_RCV0                                                                         0x0300\n#define cfgBIFPLR5_PCIE_MC_RCV1                                                                         0x0304\n#define cfgBIFPLR5_PCIE_MC_BLOCK_ALL0                                                                   0x0308\n#define cfgBIFPLR5_PCIE_MC_BLOCK_ALL1                                                                   0x030c\n#define cfgBIFPLR5_PCIE_MC_BLOCK_UNTRANSLATED_0                                                         0x0310\n#define cfgBIFPLR5_PCIE_MC_BLOCK_UNTRANSLATED_1                                                         0x0314\n#define cfgBIFPLR5_PCIE_MC_OVERLAY_BAR0                                                                 0x0318\n#define cfgBIFPLR5_PCIE_MC_OVERLAY_BAR1                                                                 0x031c\n#define cfgBIFPLR5_PCIE_L1_PM_SUB_CAP_LIST                                                              0x0370\n#define cfgBIFPLR5_PCIE_L1_PM_SUB_CAP                                                                   0x0374\n#define cfgBIFPLR5_PCIE_L1_PM_SUB_CNTL                                                                  0x0378\n#define cfgBIFPLR5_PCIE_L1_PM_SUB_CNTL2                                                                 0x037c\n#define cfgBIFPLR5_PCIE_DPC_ENH_CAP_LIST                                                                0x0380\n#define cfgBIFPLR5_PCIE_DPC_CAP_LIST                                                                    0x0384\n#define cfgBIFPLR5_PCIE_DPC_CNTL                                                                        0x0386\n#define cfgBIFPLR5_PCIE_DPC_STATUS                                                                      0x0388\n#define cfgBIFPLR5_PCIE_DPC_ERROR_SOURCE_ID                                                             0x038a\n#define cfgBIFPLR5_PCIE_RP_PIO_STATUS                                                                   0x038c\n#define cfgBIFPLR5_PCIE_RP_PIO_MASK                                                                     0x0390\n#define cfgBIFPLR5_PCIE_RP_PIO_SEVERITY                                                                 0x0394\n#define cfgBIFPLR5_PCIE_RP_PIO_SYSERROR                                                                 0x0398\n#define cfgBIFPLR5_PCIE_RP_PIO_EXCEPTION                                                                0x039c\n#define cfgBIFPLR5_PCIE_RP_PIO_HDR_LOG0                                                                 0x03a0\n#define cfgBIFPLR5_PCIE_RP_PIO_HDR_LOG1                                                                 0x03a4\n#define cfgBIFPLR5_PCIE_RP_PIO_HDR_LOG2                                                                 0x03a8\n#define cfgBIFPLR5_PCIE_RP_PIO_HDR_LOG3                                                                 0x03ac\n#define cfgBIFPLR5_PCIE_RP_PIO_PREFIX_LOG0                                                              0x03b4\n#define cfgBIFPLR5_PCIE_RP_PIO_PREFIX_LOG1                                                              0x03b8\n#define cfgBIFPLR5_PCIE_RP_PIO_PREFIX_LOG2                                                              0x03bc\n#define cfgBIFPLR5_PCIE_RP_PIO_PREFIX_LOG3                                                              0x03c0\n#define cfgBIFPLR5_PCIE_ESM_CAP_LIST                                                                    0x03c4\n#define cfgBIFPLR5_PCIE_ESM_HEADER_1                                                                    0x03c8\n#define cfgBIFPLR5_PCIE_ESM_HEADER_2                                                                    0x03cc\n#define cfgBIFPLR5_PCIE_ESM_STATUS                                                                      0x03ce\n#define cfgBIFPLR5_PCIE_ESM_CTRL                                                                        0x03d0\n#define cfgBIFPLR5_PCIE_ESM_CAP_1                                                                       0x03d4\n#define cfgBIFPLR5_PCIE_ESM_CAP_2                                                                       0x03d8\n#define cfgBIFPLR5_PCIE_ESM_CAP_3                                                                       0x03dc\n#define cfgBIFPLR5_PCIE_ESM_CAP_4                                                                       0x03e0\n#define cfgBIFPLR5_PCIE_ESM_CAP_5                                                                       0x03e4\n#define cfgBIFPLR5_PCIE_ESM_CAP_6                                                                       0x03e8\n#define cfgBIFPLR5_PCIE_ESM_CAP_7                                                                       0x03ec\n#define cfgBIFPLR5_PCIE_DLF_ENH_CAP_LIST                                                                0x0400\n#define cfgBIFPLR5_DATA_LINK_FEATURE_CAP                                                                0x0404\n#define cfgBIFPLR5_DATA_LINK_FEATURE_STATUS                                                             0x0408\n#define cfgBIFPLR5_PCIE_PHY_16GT_ENH_CAP_LIST                                                           0x0410\n#define cfgBIFPLR5_LINK_CAP_16GT                                                                        0x0414\n#define cfgBIFPLR5_LINK_CNTL_16GT                                                                       0x0418\n#define cfgBIFPLR5_LINK_STATUS_16GT                                                                     0x041c\n#define cfgBIFPLR5_LOCAL_PARITY_MISMATCH_STATUS_16GT                                                    0x0420\n#define cfgBIFPLR5_RTM1_PARITY_MISMATCH_STATUS_16GT                                                     0x0424\n#define cfgBIFPLR5_RTM2_PARITY_MISMATCH_STATUS_16GT                                                     0x0428\n#define cfgBIFPLR5_LANE_0_EQUALIZATION_CNTL_16GT                                                        0x0430\n#define cfgBIFPLR5_LANE_1_EQUALIZATION_CNTL_16GT                                                        0x0431\n#define cfgBIFPLR5_LANE_2_EQUALIZATION_CNTL_16GT                                                        0x0432\n#define cfgBIFPLR5_LANE_3_EQUALIZATION_CNTL_16GT                                                        0x0433\n#define cfgBIFPLR5_LANE_4_EQUALIZATION_CNTL_16GT                                                        0x0434\n#define cfgBIFPLR5_LANE_5_EQUALIZATION_CNTL_16GT                                                        0x0435\n#define cfgBIFPLR5_LANE_6_EQUALIZATION_CNTL_16GT                                                        0x0436\n#define cfgBIFPLR5_LANE_7_EQUALIZATION_CNTL_16GT                                                        0x0437\n#define cfgBIFPLR5_LANE_8_EQUALIZATION_CNTL_16GT                                                        0x0438\n#define cfgBIFPLR5_LANE_9_EQUALIZATION_CNTL_16GT                                                        0x0439\n#define cfgBIFPLR5_LANE_10_EQUALIZATION_CNTL_16GT                                                       0x043a\n#define cfgBIFPLR5_LANE_11_EQUALIZATION_CNTL_16GT                                                       0x043b\n#define cfgBIFPLR5_LANE_12_EQUALIZATION_CNTL_16GT                                                       0x043c\n#define cfgBIFPLR5_LANE_13_EQUALIZATION_CNTL_16GT                                                       0x043d\n#define cfgBIFPLR5_LANE_14_EQUALIZATION_CNTL_16GT                                                       0x043e\n#define cfgBIFPLR5_LANE_15_EQUALIZATION_CNTL_16GT                                                       0x043f\n#define cfgBIFPLR5_PCIE_MARGINING_ENH_CAP_LIST                                                          0x0440\n#define cfgBIFPLR5_MARGINING_PORT_CAP                                                                   0x0444\n#define cfgBIFPLR5_MARGINING_PORT_STATUS                                                                0x0446\n#define cfgBIFPLR5_LANE_0_MARGINING_LANE_CNTL                                                           0x0448\n#define cfgBIFPLR5_LANE_0_MARGINING_LANE_STATUS                                                         0x044a\n#define cfgBIFPLR5_LANE_1_MARGINING_LANE_CNTL                                                           0x044c\n#define cfgBIFPLR5_LANE_1_MARGINING_LANE_STATUS                                                         0x044e\n#define cfgBIFPLR5_LANE_2_MARGINING_LANE_CNTL                                                           0x0450\n#define cfgBIFPLR5_LANE_2_MARGINING_LANE_STATUS                                                         0x0452\n#define cfgBIFPLR5_LANE_3_MARGINING_LANE_CNTL                                                           0x0454\n#define cfgBIFPLR5_LANE_3_MARGINING_LANE_STATUS                                                         0x0456\n#define cfgBIFPLR5_LANE_4_MARGINING_LANE_CNTL                                                           0x0458\n#define cfgBIFPLR5_LANE_4_MARGINING_LANE_STATUS                                                         0x045a\n#define cfgBIFPLR5_LANE_5_MARGINING_LANE_CNTL                                                           0x045c\n#define cfgBIFPLR5_LANE_5_MARGINING_LANE_STATUS                                                         0x045e\n#define cfgBIFPLR5_LANE_6_MARGINING_LANE_CNTL                                                           0x0460\n#define cfgBIFPLR5_LANE_6_MARGINING_LANE_STATUS                                                         0x0462\n#define cfgBIFPLR5_LANE_7_MARGINING_LANE_CNTL                                                           0x0464\n#define cfgBIFPLR5_LANE_7_MARGINING_LANE_STATUS                                                         0x0466\n#define cfgBIFPLR5_LANE_8_MARGINING_LANE_CNTL                                                           0x0468\n#define cfgBIFPLR5_LANE_8_MARGINING_LANE_STATUS                                                         0x046a\n#define cfgBIFPLR5_LANE_9_MARGINING_LANE_CNTL                                                           0x046c\n#define cfgBIFPLR5_LANE_9_MARGINING_LANE_STATUS                                                         0x046e\n#define cfgBIFPLR5_LANE_10_MARGINING_LANE_CNTL                                                          0x0470\n#define cfgBIFPLR5_LANE_10_MARGINING_LANE_STATUS                                                        0x0472\n#define cfgBIFPLR5_LANE_11_MARGINING_LANE_CNTL                                                          0x0474\n#define cfgBIFPLR5_LANE_11_MARGINING_LANE_STATUS                                                        0x0476\n#define cfgBIFPLR5_LANE_12_MARGINING_LANE_CNTL                                                          0x0478\n#define cfgBIFPLR5_LANE_12_MARGINING_LANE_STATUS                                                        0x047a\n#define cfgBIFPLR5_LANE_13_MARGINING_LANE_CNTL                                                          0x047c\n#define cfgBIFPLR5_LANE_13_MARGINING_LANE_STATUS                                                        0x047e\n#define cfgBIFPLR5_LANE_14_MARGINING_LANE_CNTL                                                          0x0480\n#define cfgBIFPLR5_LANE_14_MARGINING_LANE_STATUS                                                        0x0482\n#define cfgBIFPLR5_LANE_15_MARGINING_LANE_CNTL                                                          0x0484\n#define cfgBIFPLR5_LANE_15_MARGINING_LANE_STATUS                                                        0x0486\n#define cfgBIFPLR5_PCIE_CCIX_CAP_LIST                                                                   0x0488\n#define cfgBIFPLR5_PCIE_CCIX_HEADER_1                                                                   0x048c\n#define cfgBIFPLR5_PCIE_CCIX_HEADER_2                                                                   0x0490\n#define cfgBIFPLR5_PCIE_CCIX_CAP                                                                        0x0492\n#define cfgBIFPLR5_PCIE_CCIX_ESM_REQD_CAP                                                               0x0494\n#define cfgBIFPLR5_PCIE_CCIX_ESM_OPTL_CAP                                                               0x0498\n#define cfgBIFPLR5_PCIE_CCIX_ESM_STATUS                                                                 0x049c\n#define cfgBIFPLR5_PCIE_CCIX_ESM_CNTL                                                                   0x04a0\n#define cfgBIFPLR5_ESM_LANE_0_EQUALIZATION_CNTL_20GT                                                    0x04a4\n#define cfgBIFPLR5_ESM_LANE_1_EQUALIZATION_CNTL_20GT                                                    0x04a5\n#define cfgBIFPLR5_ESM_LANE_2_EQUALIZATION_CNTL_20GT                                                    0x04a6\n#define cfgBIFPLR5_ESM_LANE_3_EQUALIZATION_CNTL_20GT                                                    0x04a7\n#define cfgBIFPLR5_ESM_LANE_4_EQUALIZATION_CNTL_20GT                                                    0x04a8\n#define cfgBIFPLR5_ESM_LANE_5_EQUALIZATION_CNTL_20GT                                                    0x04a9\n#define cfgBIFPLR5_ESM_LANE_6_EQUALIZATION_CNTL_20GT                                                    0x04aa\n#define cfgBIFPLR5_ESM_LANE_7_EQUALIZATION_CNTL_20GT                                                    0x04ab\n#define cfgBIFPLR5_ESM_LANE_8_EQUALIZATION_CNTL_20GT                                                    0x04ac\n#define cfgBIFPLR5_ESM_LANE_9_EQUALIZATION_CNTL_20GT                                                    0x04ad\n#define cfgBIFPLR5_ESM_LANE_10_EQUALIZATION_CNTL_20GT                                                   0x04ae\n#define cfgBIFPLR5_ESM_LANE_11_EQUALIZATION_CNTL_20GT                                                   0x04af\n#define cfgBIFPLR5_ESM_LANE_12_EQUALIZATION_CNTL_20GT                                                   0x04b0\n#define cfgBIFPLR5_ESM_LANE_13_EQUALIZATION_CNTL_20GT                                                   0x04b1\n#define cfgBIFPLR5_ESM_LANE_14_EQUALIZATION_CNTL_20GT                                                   0x04b2\n#define cfgBIFPLR5_ESM_LANE_15_EQUALIZATION_CNTL_20GT                                                   0x04b3\n#define cfgBIFPLR5_ESM_LANE_0_EQUALIZATION_CNTL_25GT                                                    0x04b4\n#define cfgBIFPLR5_ESM_LANE_1_EQUALIZATION_CNTL_25GT                                                    0x04b5\n#define cfgBIFPLR5_ESM_LANE_2_EQUALIZATION_CNTL_25GT                                                    0x04b6\n#define cfgBIFPLR5_ESM_LANE_3_EQUALIZATION_CNTL_25GT                                                    0x04b7\n#define cfgBIFPLR5_ESM_LANE_4_EQUALIZATION_CNTL_25GT                                                    0x04b8\n#define cfgBIFPLR5_ESM_LANE_5_EQUALIZATION_CNTL_25GT                                                    0x04b9\n#define cfgBIFPLR5_ESM_LANE_6_EQUALIZATION_CNTL_25GT                                                    0x04ba\n#define cfgBIFPLR5_ESM_LANE_7_EQUALIZATION_CNTL_25GT                                                    0x04bb\n#define cfgBIFPLR5_ESM_LANE_8_EQUALIZATION_CNTL_25GT                                                    0x04bc\n#define cfgBIFPLR5_ESM_LANE_9_EQUALIZATION_CNTL_25GT                                                    0x04bd\n#define cfgBIFPLR5_ESM_LANE_10_EQUALIZATION_CNTL_25GT                                                   0x04be\n#define cfgBIFPLR5_ESM_LANE_11_EQUALIZATION_CNTL_25GT                                                   0x04bf\n#define cfgBIFPLR5_ESM_LANE_12_EQUALIZATION_CNTL_25GT                                                   0x04c0\n#define cfgBIFPLR5_ESM_LANE_13_EQUALIZATION_CNTL_25GT                                                   0x04c1\n#define cfgBIFPLR5_ESM_LANE_14_EQUALIZATION_CNTL_25GT                                                   0x04c2\n#define cfgBIFPLR5_ESM_LANE_15_EQUALIZATION_CNTL_25GT                                                   0x04c3\n#define cfgBIFPLR5_PCIE_CCIX_TRANS_CAP                                                                  0x04c4\n#define cfgBIFPLR5_PCIE_CCIX_TRANS_CNTL                                                                 0x04c8\n#define cfgBIFPLR5_LINK_CAP_32GT                                                                        0x0504\n#define cfgBIFPLR5_LINK_CNTL_32GT                                                                       0x0508\n#define cfgBIFPLR5_LINK_STATUS_32GT                                                                     0x050c\n\n\n\n\n#define regBIF_BX_PF0_MM_INDEX                                                                          0x0000\n#define regBIF_BX_PF0_MM_INDEX_BASE_IDX                                                                 0\n#define regBIF_BX_PF0_MM_DATA                                                                           0x0001\n#define regBIF_BX_PF0_MM_DATA_BASE_IDX                                                                  0\n#define regBIF_BX_PF0_MM_INDEX_HI                                                                       0x0006\n#define regBIF_BX_PF0_MM_INDEX_HI_BASE_IDX                                                              0\n#define regBIF_BX_PF0_RSMU_INDEX                                                                        0x0000\n#define regBIF_BX_PF0_RSMU_INDEX_BASE_IDX                                                               1\n#define regBIF_BX_PF0_RSMU_DATA                                                                         0x0001\n#define regBIF_BX_PF0_RSMU_DATA_BASE_IDX                                                                1\n\n\n\n\n#define regBIF_BX0_PCIE_INDEX                                                                           0x000c\n#define regBIF_BX0_PCIE_INDEX_BASE_IDX                                                                  0\n#define regBIF_BX0_PCIE_DATA                                                                            0x000d\n#define regBIF_BX0_PCIE_DATA_BASE_IDX                                                                   0\n#define regBIF_BX0_PCIE_INDEX2                                                                          0x000e\n#define regBIF_BX0_PCIE_INDEX2_BASE_IDX                                                                 0\n#define regBIF_BX0_PCIE_DATA2                                                                           0x000f\n#define regBIF_BX0_PCIE_DATA2_BASE_IDX                                                                  0\n#define regBIF_BX0_SBIOS_SCRATCH_0                                                                      0x0034\n#define regBIF_BX0_SBIOS_SCRATCH_0_BASE_IDX                                                             1\n#define regBIF_BX0_SBIOS_SCRATCH_1                                                                      0x0035\n#define regBIF_BX0_SBIOS_SCRATCH_1_BASE_IDX                                                             1\n#define regBIF_BX0_SBIOS_SCRATCH_2                                                                      0x0036\n#define regBIF_BX0_SBIOS_SCRATCH_2_BASE_IDX                                                             1\n#define regBIF_BX0_SBIOS_SCRATCH_3                                                                      0x0037\n#define regBIF_BX0_SBIOS_SCRATCH_3_BASE_IDX                                                             1\n#define regBIF_BX0_BIOS_SCRATCH_0                                                                       0x0038\n#define regBIF_BX0_BIOS_SCRATCH_0_BASE_IDX                                                              1\n#define regBIF_BX0_BIOS_SCRATCH_1                                                                       0x0039\n#define regBIF_BX0_BIOS_SCRATCH_1_BASE_IDX                                                              1\n#define regBIF_BX0_BIOS_SCRATCH_2                                                                       0x003a\n#define regBIF_BX0_BIOS_SCRATCH_2_BASE_IDX                                                              1\n#define regBIF_BX0_BIOS_SCRATCH_3                                                                       0x003b\n#define regBIF_BX0_BIOS_SCRATCH_3_BASE_IDX                                                              1\n#define regBIF_BX0_BIOS_SCRATCH_4                                                                       0x003c\n#define regBIF_BX0_BIOS_SCRATCH_4_BASE_IDX                                                              1\n#define regBIF_BX0_BIOS_SCRATCH_5                                                                       0x003d\n#define regBIF_BX0_BIOS_SCRATCH_5_BASE_IDX                                                              1\n#define regBIF_BX0_BIOS_SCRATCH_6                                                                       0x003e\n#define regBIF_BX0_BIOS_SCRATCH_6_BASE_IDX                                                              1\n#define regBIF_BX0_BIOS_SCRATCH_7                                                                       0x003f\n#define regBIF_BX0_BIOS_SCRATCH_7_BASE_IDX                                                              1\n#define regBIF_BX0_BIOS_SCRATCH_8                                                                       0x0040\n#define regBIF_BX0_BIOS_SCRATCH_8_BASE_IDX                                                              1\n#define regBIF_BX0_BIOS_SCRATCH_9                                                                       0x0041\n#define regBIF_BX0_BIOS_SCRATCH_9_BASE_IDX                                                              1\n#define regBIF_BX0_BIOS_SCRATCH_10                                                                      0x0042\n#define regBIF_BX0_BIOS_SCRATCH_10_BASE_IDX                                                             1\n#define regBIF_BX0_BIOS_SCRATCH_11                                                                      0x0043\n#define regBIF_BX0_BIOS_SCRATCH_11_BASE_IDX                                                             1\n#define regBIF_BX0_BIOS_SCRATCH_12                                                                      0x0044\n#define regBIF_BX0_BIOS_SCRATCH_12_BASE_IDX                                                             1\n#define regBIF_BX0_BIOS_SCRATCH_13                                                                      0x0045\n#define regBIF_BX0_BIOS_SCRATCH_13_BASE_IDX                                                             1\n#define regBIF_BX0_BIOS_SCRATCH_14                                                                      0x0046\n#define regBIF_BX0_BIOS_SCRATCH_14_BASE_IDX                                                             1\n#define regBIF_BX0_BIOS_SCRATCH_15                                                                      0x0047\n#define regBIF_BX0_BIOS_SCRATCH_15_BASE_IDX                                                             1\n#define regBIF_BX0_BIF_RLC_INTR_CNTL                                                                    0x004c\n#define regBIF_BX0_BIF_RLC_INTR_CNTL_BASE_IDX                                                           1\n#define regBIF_BX0_BIF_VCE_INTR_CNTL                                                                    0x004d\n#define regBIF_BX0_BIF_VCE_INTR_CNTL_BASE_IDX                                                           1\n#define regBIF_BX0_BIF_UVD_INTR_CNTL                                                                    0x004e\n#define regBIF_BX0_BIF_UVD_INTR_CNTL_BASE_IDX                                                           1\n#define regBIF_BX0_GFX_MMIOREG_CAM_ADDR0                                                                0x006c\n#define regBIF_BX0_GFX_MMIOREG_CAM_ADDR0_BASE_IDX                                                       1\n#define regBIF_BX0_GFX_MMIOREG_CAM_REMAP_ADDR0                                                          0x006d\n#define regBIF_BX0_GFX_MMIOREG_CAM_REMAP_ADDR0_BASE_IDX                                                 1\n#define regBIF_BX0_GFX_MMIOREG_CAM_ADDR1                                                                0x006e\n#define regBIF_BX0_GFX_MMIOREG_CAM_ADDR1_BASE_IDX                                                       1\n#define regBIF_BX0_GFX_MMIOREG_CAM_REMAP_ADDR1                                                          0x006f\n#define regBIF_BX0_GFX_MMIOREG_CAM_REMAP_ADDR1_BASE_IDX                                                 1\n#define regBIF_BX0_GFX_MMIOREG_CAM_ADDR2                                                                0x0070\n#define regBIF_BX0_GFX_MMIOREG_CAM_ADDR2_BASE_IDX                                                       1\n#define regBIF_BX0_GFX_MMIOREG_CAM_REMAP_ADDR2                                                          0x0071\n#define regBIF_BX0_GFX_MMIOREG_CAM_REMAP_ADDR2_BASE_IDX                                                 1\n#define regBIF_BX0_GFX_MMIOREG_CAM_ADDR3                                                                0x0072\n#define regBIF_BX0_GFX_MMIOREG_CAM_ADDR3_BASE_IDX                                                       1\n#define regBIF_BX0_GFX_MMIOREG_CAM_REMAP_ADDR3                                                          0x0073\n#define regBIF_BX0_GFX_MMIOREG_CAM_REMAP_ADDR3_BASE_IDX                                                 1\n#define regBIF_BX0_GFX_MMIOREG_CAM_ADDR4                                                                0x0074\n#define regBIF_BX0_GFX_MMIOREG_CAM_ADDR4_BASE_IDX                                                       1\n#define regBIF_BX0_GFX_MMIOREG_CAM_REMAP_ADDR4                                                          0x0075\n#define regBIF_BX0_GFX_MMIOREG_CAM_REMAP_ADDR4_BASE_IDX                                                 1\n#define regBIF_BX0_GFX_MMIOREG_CAM_ADDR5                                                                0x0076\n#define regBIF_BX0_GFX_MMIOREG_CAM_ADDR5_BASE_IDX                                                       1\n#define regBIF_BX0_GFX_MMIOREG_CAM_REMAP_ADDR5                                                          0x0077\n#define regBIF_BX0_GFX_MMIOREG_CAM_REMAP_ADDR5_BASE_IDX                                                 1\n#define regBIF_BX0_GFX_MMIOREG_CAM_ADDR6                                                                0x0078\n#define regBIF_BX0_GFX_MMIOREG_CAM_ADDR6_BASE_IDX                                                       1\n#define regBIF_BX0_GFX_MMIOREG_CAM_REMAP_ADDR6                                                          0x0079\n#define regBIF_BX0_GFX_MMIOREG_CAM_REMAP_ADDR6_BASE_IDX                                                 1\n#define regBIF_BX0_GFX_MMIOREG_CAM_ADDR7                                                                0x007a\n#define regBIF_BX0_GFX_MMIOREG_CAM_ADDR7_BASE_IDX                                                       1\n#define regBIF_BX0_GFX_MMIOREG_CAM_REMAP_ADDR7                                                          0x007b\n#define regBIF_BX0_GFX_MMIOREG_CAM_REMAP_ADDR7_BASE_IDX                                                 1\n#define regBIF_BX0_GFX_MMIOREG_CAM_CNTL                                                                 0x007c\n#define regBIF_BX0_GFX_MMIOREG_CAM_CNTL_BASE_IDX                                                        1\n#define regBIF_BX0_GFX_MMIOREG_CAM_ZERO_CPL                                                             0x007d\n#define regBIF_BX0_GFX_MMIOREG_CAM_ZERO_CPL_BASE_IDX                                                    1\n#define regBIF_BX0_GFX_MMIOREG_CAM_ONE_CPL                                                              0x007e\n#define regBIF_BX0_GFX_MMIOREG_CAM_ONE_CPL_BASE_IDX                                                     1\n#define regBIF_BX0_GFX_MMIOREG_CAM_PROGRAMMABLE_CPL                                                     0x007f\n#define regBIF_BX0_GFX_MMIOREG_CAM_PROGRAMMABLE_CPL_BASE_IDX                                            1\n\n\n\n\n#define regRCC_STRAP0_RCC_BIF_STRAP0                                                                    0x0000\n#define regRCC_STRAP0_RCC_BIF_STRAP0_BASE_IDX                                                           2\n#define regRCC_STRAP0_RCC_BIF_STRAP1                                                                    0x0001\n#define regRCC_STRAP0_RCC_BIF_STRAP1_BASE_IDX                                                           2\n#define regRCC_STRAP0_RCC_BIF_STRAP2                                                                    0x0002\n#define regRCC_STRAP0_RCC_BIF_STRAP2_BASE_IDX                                                           2\n#define regRCC_STRAP0_RCC_BIF_STRAP3                                                                    0x0003\n#define regRCC_STRAP0_RCC_BIF_STRAP3_BASE_IDX                                                           2\n#define regRCC_STRAP0_RCC_BIF_STRAP4                                                                    0x0004\n#define regRCC_STRAP0_RCC_BIF_STRAP4_BASE_IDX                                                           2\n#define regRCC_STRAP0_RCC_BIF_STRAP5                                                                    0x0005\n#define regRCC_STRAP0_RCC_BIF_STRAP5_BASE_IDX                                                           2\n#define regRCC_STRAP0_RCC_BIF_STRAP6                                                                    0x0006\n#define regRCC_STRAP0_RCC_BIF_STRAP6_BASE_IDX                                                           2\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP0                                                              0x0007\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP0_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP1                                                              0x0008\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP1_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP10                                                             0x0009\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP10_BASE_IDX                                                    2\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP11                                                             0x000a\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP11_BASE_IDX                                                    2\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP12                                                             0x000b\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP12_BASE_IDX                                                    2\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP13                                                             0x000c\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP13_BASE_IDX                                                    2\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP2                                                              0x000d\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP2_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP3                                                              0x000e\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP3_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP4                                                              0x000f\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP4_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP5                                                              0x0010\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP5_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP6                                                              0x0011\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP6_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP7                                                              0x0012\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP7_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP8                                                              0x0013\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP8_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP9                                                              0x0014\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP9_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP0                                                              0x0015\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP0_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP1                                                              0x0016\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP1_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP13                                                             0x0017\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP13_BASE_IDX                                                    2\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP14                                                             0x0018\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP14_BASE_IDX                                                    2\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP15                                                             0x0019\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP15_BASE_IDX                                                    2\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP16                                                             0x001a\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP16_BASE_IDX                                                    2\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP17                                                             0x001b\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP17_BASE_IDX                                                    2\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP18                                                             0x001c\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP18_BASE_IDX                                                    2\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP2                                                              0x001d\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP2_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP3                                                              0x001e\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP3_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP4                                                              0x001f\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP4_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP5                                                              0x0020\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP5_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP8                                                              0x0022\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP8_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP9                                                              0x0023\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP9_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP0                                                              0x0024\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP0_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP2                                                              0x002f\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP2_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP3                                                              0x0030\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP3_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP4                                                              0x0031\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP4_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP5                                                              0x0032\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP5_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP6                                                              0x0033\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP6_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP7                                                              0x0034\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP7_BASE_IDX                                                     2\n\n\n\n\n#define regRCC_EP_DEV0_0_EP_PCIE_SCRATCH                                                                0x0036\n#define regRCC_EP_DEV0_0_EP_PCIE_SCRATCH_BASE_IDX                                                       2\n#define regRCC_EP_DEV0_0_EP_PCIE_CNTL                                                                   0x0038\n#define regRCC_EP_DEV0_0_EP_PCIE_CNTL_BASE_IDX                                                          2\n#define regRCC_EP_DEV0_0_EP_PCIE_INT_CNTL                                                               0x0039\n#define regRCC_EP_DEV0_0_EP_PCIE_INT_CNTL_BASE_IDX                                                      2\n#define regRCC_EP_DEV0_0_EP_PCIE_INT_STATUS                                                             0x003a\n#define regRCC_EP_DEV0_0_EP_PCIE_INT_STATUS_BASE_IDX                                                    2\n#define regRCC_EP_DEV0_0_EP_PCIE_RX_CNTL2                                                               0x003b\n#define regRCC_EP_DEV0_0_EP_PCIE_RX_CNTL2_BASE_IDX                                                      2\n#define regRCC_EP_DEV0_0_EP_PCIE_BUS_CNTL                                                               0x003c\n#define regRCC_EP_DEV0_0_EP_PCIE_BUS_CNTL_BASE_IDX                                                      2\n#define regRCC_EP_DEV0_0_EP_PCIE_CFG_CNTL                                                               0x003d\n#define regRCC_EP_DEV0_0_EP_PCIE_CFG_CNTL_BASE_IDX                                                      2\n#define regRCC_EP_DEV0_0_EP_PCIE_TX_LTR_CNTL                                                            0x003f\n#define regRCC_EP_DEV0_0_EP_PCIE_TX_LTR_CNTL_BASE_IDX                                                   2\n#define regRCC_EP_DEV0_0_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_0                                               0x0040\n#define regRCC_EP_DEV0_0_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX                                      2\n#define regRCC_EP_DEV0_0_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_1                                               0x0040\n#define regRCC_EP_DEV0_0_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_1_BASE_IDX                                      2\n#define regRCC_EP_DEV0_0_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_2                                               0x0040\n#define regRCC_EP_DEV0_0_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_2_BASE_IDX                                      2\n#define regRCC_EP_DEV0_0_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_3                                               0x0040\n#define regRCC_EP_DEV0_0_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_3_BASE_IDX                                      2\n#define regRCC_EP_DEV0_0_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_4                                               0x0041\n#define regRCC_EP_DEV0_0_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_4_BASE_IDX                                      2\n#define regRCC_EP_DEV0_0_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_5                                               0x0041\n#define regRCC_EP_DEV0_0_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_5_BASE_IDX                                      2\n#define regRCC_EP_DEV0_0_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_6                                               0x0041\n#define regRCC_EP_DEV0_0_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_6_BASE_IDX                                      2\n#define regRCC_EP_DEV0_0_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_7                                               0x0041\n#define regRCC_EP_DEV0_0_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_7_BASE_IDX                                      2\n#define regRCC_EP_DEV0_0_EP_PCIE_STRAP_MISC                                                             0x0042\n#define regRCC_EP_DEV0_0_EP_PCIE_STRAP_MISC_BASE_IDX                                                    2\n#define regRCC_EP_DEV0_0_EP_PCIE_STRAP_MISC2                                                            0x0043\n#define regRCC_EP_DEV0_0_EP_PCIE_STRAP_MISC2_BASE_IDX                                                   2\n#define regRCC_EP_DEV0_0_EP_PCIE_F0_DPA_CAP                                                             0x0045\n#define regRCC_EP_DEV0_0_EP_PCIE_F0_DPA_CAP_BASE_IDX                                                    2\n#define regRCC_EP_DEV0_0_EP_PCIE_F0_DPA_LATENCY_INDICATOR                                               0x0046\n#define regRCC_EP_DEV0_0_EP_PCIE_F0_DPA_LATENCY_INDICATOR_BASE_IDX                                      2\n#define regRCC_EP_DEV0_0_EP_PCIE_F0_DPA_CNTL                                                            0x0046\n#define regRCC_EP_DEV0_0_EP_PCIE_F0_DPA_CNTL_BASE_IDX                                                   2\n#define regRCC_EP_DEV0_0_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_0                                               0x0046\n#define regRCC_EP_DEV0_0_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX                                      2\n#define regRCC_EP_DEV0_0_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_1                                               0x0047\n#define regRCC_EP_DEV0_0_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_1_BASE_IDX                                      2\n#define regRCC_EP_DEV0_0_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_2                                               0x0047\n#define regRCC_EP_DEV0_0_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_2_BASE_IDX                                      2\n#define regRCC_EP_DEV0_0_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_3                                               0x0047\n#define regRCC_EP_DEV0_0_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_3_BASE_IDX                                      2\n#define regRCC_EP_DEV0_0_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_4                                               0x0047\n#define regRCC_EP_DEV0_0_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_4_BASE_IDX                                      2\n#define regRCC_EP_DEV0_0_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_5                                               0x0048\n#define regRCC_EP_DEV0_0_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_5_BASE_IDX                                      2\n#define regRCC_EP_DEV0_0_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_6                                               0x0048\n#define regRCC_EP_DEV0_0_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_6_BASE_IDX                                      2\n#define regRCC_EP_DEV0_0_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_7                                               0x0048\n#define regRCC_EP_DEV0_0_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_7_BASE_IDX                                      2\n#define regRCC_EP_DEV0_0_EP_PCIE_PME_CONTROL                                                            0x0048\n#define regRCC_EP_DEV0_0_EP_PCIE_PME_CONTROL_BASE_IDX                                                   2\n#define regRCC_EP_DEV0_0_EP_PCIEP_RESERVED                                                              0x0049\n#define regRCC_EP_DEV0_0_EP_PCIEP_RESERVED_BASE_IDX                                                     2\n#define regRCC_EP_DEV0_0_EP_PCIE_TX_CNTL                                                                0x004b\n#define regRCC_EP_DEV0_0_EP_PCIE_TX_CNTL_BASE_IDX                                                       2\n#define regRCC_EP_DEV0_0_EP_PCIE_TX_REQUESTER_ID                                                        0x004c\n#define regRCC_EP_DEV0_0_EP_PCIE_TX_REQUESTER_ID_BASE_IDX                                               2\n#define regRCC_EP_DEV0_0_EP_PCIE_ERR_CNTL                                                               0x004d\n#define regRCC_EP_DEV0_0_EP_PCIE_ERR_CNTL_BASE_IDX                                                      2\n#define regRCC_EP_DEV0_0_EP_PCIE_RX_CNTL                                                                0x004e\n#define regRCC_EP_DEV0_0_EP_PCIE_RX_CNTL_BASE_IDX                                                       2\n#define regRCC_EP_DEV0_0_EP_PCIE_LC_SPEED_CNTL                                                          0x004f\n#define regRCC_EP_DEV0_0_EP_PCIE_LC_SPEED_CNTL_BASE_IDX                                                 2\n\n\n\n\n#define regRCC_DWN_DEV0_0_DN_PCIE_RESERVED                                                              0x0050\n#define regRCC_DWN_DEV0_0_DN_PCIE_RESERVED_BASE_IDX                                                     2\n#define regRCC_DWN_DEV0_0_DN_PCIE_SCRATCH                                                               0x0051\n#define regRCC_DWN_DEV0_0_DN_PCIE_SCRATCH_BASE_IDX                                                      2\n#define regRCC_DWN_DEV0_0_DN_PCIE_CNTL                                                                  0x0053\n#define regRCC_DWN_DEV0_0_DN_PCIE_CNTL_BASE_IDX                                                         2\n#define regRCC_DWN_DEV0_0_DN_PCIE_CONFIG_CNTL                                                           0x0054\n#define regRCC_DWN_DEV0_0_DN_PCIE_CONFIG_CNTL_BASE_IDX                                                  2\n#define regRCC_DWN_DEV0_0_DN_PCIE_RX_CNTL2                                                              0x0055\n#define regRCC_DWN_DEV0_0_DN_PCIE_RX_CNTL2_BASE_IDX                                                     2\n#define regRCC_DWN_DEV0_0_DN_PCIE_BUS_CNTL                                                              0x0056\n#define regRCC_DWN_DEV0_0_DN_PCIE_BUS_CNTL_BASE_IDX                                                     2\n#define regRCC_DWN_DEV0_0_DN_PCIE_CFG_CNTL                                                              0x0057\n#define regRCC_DWN_DEV0_0_DN_PCIE_CFG_CNTL_BASE_IDX                                                     2\n#define regRCC_DWN_DEV0_0_DN_PCIE_STRAP_F0                                                              0x0058\n#define regRCC_DWN_DEV0_0_DN_PCIE_STRAP_F0_BASE_IDX                                                     2\n#define regRCC_DWN_DEV0_0_DN_PCIE_STRAP_MISC                                                            0x0059\n#define regRCC_DWN_DEV0_0_DN_PCIE_STRAP_MISC_BASE_IDX                                                   2\n#define regRCC_DWN_DEV0_0_DN_PCIE_STRAP_MISC2                                                           0x005a\n#define regRCC_DWN_DEV0_0_DN_PCIE_STRAP_MISC2_BASE_IDX                                                  2\n\n\n\n\n#define regRCC_DWNP_DEV0_0_PCIE_ERR_CNTL                                                                0x005c\n#define regRCC_DWNP_DEV0_0_PCIE_ERR_CNTL_BASE_IDX                                                       2\n#define regRCC_DWNP_DEV0_0_PCIE_RX_CNTL                                                                 0x005d\n#define regRCC_DWNP_DEV0_0_PCIE_RX_CNTL_BASE_IDX                                                        2\n#define regRCC_DWNP_DEV0_0_PCIE_LC_SPEED_CNTL                                                           0x005e\n#define regRCC_DWNP_DEV0_0_PCIE_LC_SPEED_CNTL_BASE_IDX                                                  2\n#define regRCC_DWNP_DEV0_0_PCIE_LC_CNTL2                                                                0x005f\n#define regRCC_DWNP_DEV0_0_PCIE_LC_CNTL2_BASE_IDX                                                       2\n#define regRCC_DWNP_DEV0_0_PCIEP_STRAP_MISC                                                             0x0060\n#define regRCC_DWNP_DEV0_0_PCIEP_STRAP_MISC_BASE_IDX                                                    2\n#define regRCC_DWNP_DEV0_0_LTR_MSG_INFO_FROM_EP                                                         0x0061\n#define regRCC_DWNP_DEV0_0_LTR_MSG_INFO_FROM_EP_BASE_IDX                                                2\n\n\n\n\n#define regRCC_DEV0_EPF0_0_RCC_ERR_LOG                                                                  0x0085\n#define regRCC_DEV0_EPF0_0_RCC_ERR_LOG_BASE_IDX                                                         2\n#define regRCC_DEV0_EPF0_0_RCC_DOORBELL_APER_EN                                                         0x00c0\n#define regRCC_DEV0_EPF0_0_RCC_DOORBELL_APER_EN_BASE_IDX                                                2\n#define regRCC_DEV0_EPF0_0_RCC_CONFIG_MEMSIZE                                                           0x00c3\n#define regRCC_DEV0_EPF0_0_RCC_CONFIG_MEMSIZE_BASE_IDX                                                  2\n#define regRCC_DEV0_EPF0_0_RCC_CONFIG_RESERVED                                                          0x00c4\n#define regRCC_DEV0_EPF0_0_RCC_CONFIG_RESERVED_BASE_IDX                                                 2\n#define regRCC_DEV0_EPF0_0_RCC_IOV_FUNC_IDENTIFIER                                                      0x00c5\n#define regRCC_DEV0_EPF0_0_RCC_IOV_FUNC_IDENTIFIER_BASE_IDX                                             2\n\n\n\n\n#define regRCC_DEV0_0_RCC_ERR_INT_CNTL                                                                  0x0086\n#define regRCC_DEV0_0_RCC_ERR_INT_CNTL_BASE_IDX                                                         2\n#define regRCC_DEV0_0_RCC_BACO_CNTL_MISC                                                                0x0087\n#define regRCC_DEV0_0_RCC_BACO_CNTL_MISC_BASE_IDX                                                       2\n#define regRCC_DEV0_0_RCC_RESET_EN                                                                      0x0088\n#define regRCC_DEV0_0_RCC_RESET_EN_BASE_IDX                                                             2\n#define regRCC_DEV0_0_RCC_VDM_SUPPORT                                                                   0x0089\n#define regRCC_DEV0_0_RCC_VDM_SUPPORT_BASE_IDX                                                          2\n#define regRCC_DEV0_0_RCC_MARGIN_PARAM_CNTL0                                                            0x008a\n#define regRCC_DEV0_0_RCC_MARGIN_PARAM_CNTL0_BASE_IDX                                                   2\n#define regRCC_DEV0_0_RCC_MARGIN_PARAM_CNTL1                                                            0x008b\n#define regRCC_DEV0_0_RCC_MARGIN_PARAM_CNTL1_BASE_IDX                                                   2\n#define regRCC_DEV0_0_RCC_GPUIOV_REGION                                                                 0x008c\n#define regRCC_DEV0_0_RCC_GPUIOV_REGION_BASE_IDX                                                        2\n#define regRCC_DEV0_0_RCC_GPU_HOSTVM_EN                                                                 0x008d\n#define regRCC_DEV0_0_RCC_GPU_HOSTVM_EN_BASE_IDX                                                        2\n#define regRCC_DEV0_0_RCC_CONSOLE_IOV_MODE_CNTL                                                         0x008e\n#define regRCC_DEV0_0_RCC_CONSOLE_IOV_MODE_CNTL_BASE_IDX                                                2\n#define regRCC_DEV0_0_RCC_CONSOLE_IOV_FIRST_VF_OFFSET                                                   0x008f\n#define regRCC_DEV0_0_RCC_CONSOLE_IOV_FIRST_VF_OFFSET_BASE_IDX                                          2\n#define regRCC_DEV0_0_RCC_CONSOLE_IOV_VF_STRIDE                                                         0x008f\n#define regRCC_DEV0_0_RCC_CONSOLE_IOV_VF_STRIDE_BASE_IDX                                                2\n#define regRCC_DEV0_0_RCC_PEER_REG_RANGE0                                                               0x00be\n#define regRCC_DEV0_0_RCC_PEER_REG_RANGE0_BASE_IDX                                                      2\n#define regRCC_DEV0_0_RCC_PEER_REG_RANGE1                                                               0x00bf\n#define regRCC_DEV0_0_RCC_PEER_REG_RANGE1_BASE_IDX                                                      2\n#define regRCC_DEV0_0_RCC_BUS_CNTL                                                                      0x00c1\n#define regRCC_DEV0_0_RCC_BUS_CNTL_BASE_IDX                                                             2\n#define regRCC_DEV0_0_RCC_CONFIG_CNTL                                                                   0x00c2\n#define regRCC_DEV0_0_RCC_CONFIG_CNTL_BASE_IDX                                                          2\n#define regRCC_DEV0_0_RCC_CONFIG_F0_BASE                                                                0x00c6\n#define regRCC_DEV0_0_RCC_CONFIG_F0_BASE_BASE_IDX                                                       2\n#define regRCC_DEV0_0_RCC_CONFIG_APER_SIZE                                                              0x00c7\n#define regRCC_DEV0_0_RCC_CONFIG_APER_SIZE_BASE_IDX                                                     2\n#define regRCC_DEV0_0_RCC_CONFIG_REG_APER_SIZE                                                          0x00c8\n#define regRCC_DEV0_0_RCC_CONFIG_REG_APER_SIZE_BASE_IDX                                                 2\n#define regRCC_DEV0_0_RCC_XDMA_LO                                                                       0x00c9\n#define regRCC_DEV0_0_RCC_XDMA_LO_BASE_IDX                                                              2\n#define regRCC_DEV0_0_RCC_XDMA_HI                                                                       0x00ca\n#define regRCC_DEV0_0_RCC_XDMA_HI_BASE_IDX                                                              2\n#define regRCC_DEV0_0_RCC_FEATURES_CONTROL_MISC                                                         0x00cb\n#define regRCC_DEV0_0_RCC_FEATURES_CONTROL_MISC_BASE_IDX                                                2\n#define regRCC_DEV0_0_RCC_BUSNUM_CNTL1                                                                  0x00cc\n#define regRCC_DEV0_0_RCC_BUSNUM_CNTL1_BASE_IDX                                                         2\n#define regRCC_DEV0_0_RCC_BUSNUM_LIST0                                                                  0x00cd\n#define regRCC_DEV0_0_RCC_BUSNUM_LIST0_BASE_IDX                                                         2\n#define regRCC_DEV0_0_RCC_BUSNUM_LIST1                                                                  0x00ce\n#define regRCC_DEV0_0_RCC_BUSNUM_LIST1_BASE_IDX                                                         2\n#define regRCC_DEV0_0_RCC_BUSNUM_CNTL2                                                                  0x00cf\n#define regRCC_DEV0_0_RCC_BUSNUM_CNTL2_BASE_IDX                                                         2\n#define regRCC_DEV0_0_RCC_CAPTURE_HOST_BUSNUM                                                           0x00d0\n#define regRCC_DEV0_0_RCC_CAPTURE_HOST_BUSNUM_BASE_IDX                                                  2\n#define regRCC_DEV0_0_RCC_HOST_BUSNUM                                                                   0x00d1\n#define regRCC_DEV0_0_RCC_HOST_BUSNUM_BASE_IDX                                                          2\n#define regRCC_DEV0_0_RCC_PEER0_FB_OFFSET_HI                                                            0x00d2\n#define regRCC_DEV0_0_RCC_PEER0_FB_OFFSET_HI_BASE_IDX                                                   2\n#define regRCC_DEV0_0_RCC_PEER0_FB_OFFSET_LO                                                            0x00d3\n#define regRCC_DEV0_0_RCC_PEER0_FB_OFFSET_LO_BASE_IDX                                                   2\n#define regRCC_DEV0_0_RCC_PEER1_FB_OFFSET_HI                                                            0x00d4\n#define regRCC_DEV0_0_RCC_PEER1_FB_OFFSET_HI_BASE_IDX                                                   2\n#define regRCC_DEV0_0_RCC_PEER1_FB_OFFSET_LO                                                            0x00d5\n#define regRCC_DEV0_0_RCC_PEER1_FB_OFFSET_LO_BASE_IDX                                                   2\n#define regRCC_DEV0_0_RCC_PEER2_FB_OFFSET_HI                                                            0x00d6\n#define regRCC_DEV0_0_RCC_PEER2_FB_OFFSET_HI_BASE_IDX                                                   2\n#define regRCC_DEV0_0_RCC_PEER2_FB_OFFSET_LO                                                            0x00d7\n#define regRCC_DEV0_0_RCC_PEER2_FB_OFFSET_LO_BASE_IDX                                                   2\n#define regRCC_DEV0_0_RCC_PEER3_FB_OFFSET_HI                                                            0x00d8\n#define regRCC_DEV0_0_RCC_PEER3_FB_OFFSET_HI_BASE_IDX                                                   2\n#define regRCC_DEV0_0_RCC_PEER3_FB_OFFSET_LO                                                            0x00d9\n#define regRCC_DEV0_0_RCC_PEER3_FB_OFFSET_LO_BASE_IDX                                                   2\n#define regRCC_DEV0_0_RCC_DEVFUNCNUM_LIST0                                                              0x00da\n#define regRCC_DEV0_0_RCC_DEVFUNCNUM_LIST0_BASE_IDX                                                     2\n#define regRCC_DEV0_0_RCC_DEVFUNCNUM_LIST1                                                              0x00db\n#define regRCC_DEV0_0_RCC_DEVFUNCNUM_LIST1_BASE_IDX                                                     2\n#define regRCC_DEV0_0_RCC_DEV0_LINK_CNTL                                                                0x00dd\n#define regRCC_DEV0_0_RCC_DEV0_LINK_CNTL_BASE_IDX                                                       2\n#define regRCC_DEV0_0_RCC_CMN_LINK_CNTL                                                                 0x00de\n#define regRCC_DEV0_0_RCC_CMN_LINK_CNTL_BASE_IDX                                                        2\n#define regRCC_DEV0_0_RCC_EP_REQUESTERID_RESTORE                                                        0x00df\n#define regRCC_DEV0_0_RCC_EP_REQUESTERID_RESTORE_BASE_IDX                                               2\n#define regRCC_DEV0_0_RCC_LTR_LSWITCH_CNTL                                                              0x00e0\n#define regRCC_DEV0_0_RCC_LTR_LSWITCH_CNTL_BASE_IDX                                                     2\n#define regRCC_DEV0_0_RCC_MH_ARB_CNTL                                                                   0x00e1\n#define regRCC_DEV0_0_RCC_MH_ARB_CNTL_BASE_IDX                                                          2\n\n\n\n\n#define regBIF_BX0_CC_BIF_BX_STRAP0                                                                     0x00e2\n#define regBIF_BX0_CC_BIF_BX_STRAP0_BASE_IDX                                                            2\n#define regBIF_BX0_CC_BIF_BX_PINSTRAP0                                                                  0x00e4\n#define regBIF_BX0_CC_BIF_BX_PINSTRAP0_BASE_IDX                                                         2\n#define regBIF_BX0_BIF_MM_INDACCESS_CNTL                                                                0x00e6\n#define regBIF_BX0_BIF_MM_INDACCESS_CNTL_BASE_IDX                                                       2\n#define regBIF_BX0_BUS_CNTL                                                                             0x00e7\n#define regBIF_BX0_BUS_CNTL_BASE_IDX                                                                    2\n#define regBIF_BX0_BIF_SCRATCH0                                                                         0x00e8\n#define regBIF_BX0_BIF_SCRATCH0_BASE_IDX                                                                2\n#define regBIF_BX0_BIF_SCRATCH1                                                                         0x00e9\n#define regBIF_BX0_BIF_SCRATCH1_BASE_IDX                                                                2\n#define regBIF_BX0_BX_RESET_EN                                                                          0x00ed\n#define regBIF_BX0_BX_RESET_EN_BASE_IDX                                                                 2\n#define regBIF_BX0_MM_CFGREGS_CNTL                                                                      0x00ee\n#define regBIF_BX0_MM_CFGREGS_CNTL_BASE_IDX                                                             2\n#define regBIF_BX0_BX_RESET_CNTL                                                                        0x00f0\n#define regBIF_BX0_BX_RESET_CNTL_BASE_IDX                                                               2\n#define regBIF_BX0_INTERRUPT_CNTL                                                                       0x00f1\n#define regBIF_BX0_INTERRUPT_CNTL_BASE_IDX                                                              2\n#define regBIF_BX0_INTERRUPT_CNTL2                                                                      0x00f2\n#define regBIF_BX0_INTERRUPT_CNTL2_BASE_IDX                                                             2\n#define regBIF_BX0_CLKREQB_PAD_CNTL                                                                     0x00f8\n#define regBIF_BX0_CLKREQB_PAD_CNTL_BASE_IDX                                                            2\n#define regBIF_BX0_BIF_FEATURES_CONTROL_MISC                                                            0x00fb\n#define regBIF_BX0_BIF_FEATURES_CONTROL_MISC_BASE_IDX                                                   2\n#define regBIF_BX0_BIF_DOORBELL_CNTL                                                                    0x00fd\n#define regBIF_BX0_BIF_DOORBELL_CNTL_BASE_IDX                                                           2\n#define regBIF_BX0_BIF_DOORBELL_INT_CNTL                                                                0x00fe\n#define regBIF_BX0_BIF_DOORBELL_INT_CNTL_BASE_IDX                                                       2\n#define regBIF_BX0_BIF_FB_EN                                                                            0x0100\n#define regBIF_BX0_BIF_FB_EN_BASE_IDX                                                                   2\n#define regBIF_BX0_BIF_INTR_CNTL                                                                        0x0101\n#define regBIF_BX0_BIF_INTR_CNTL_BASE_IDX                                                               2\n#define regBIF_BX0_BIF_MST_TRANS_PENDING_VF                                                             0x0109\n#define regBIF_BX0_BIF_MST_TRANS_PENDING_VF_BASE_IDX                                                    2\n#define regBIF_BX0_BIF_SLV_TRANS_PENDING_VF                                                             0x010a\n#define regBIF_BX0_BIF_SLV_TRANS_PENDING_VF_BASE_IDX                                                    2\n#define regBIF_BX0_BACO_CNTL                                                                            0x010b\n#define regBIF_BX0_BACO_CNTL_BASE_IDX                                                                   2\n#define regBIF_BX0_BIF_BACO_EXIT_TIME0                                                                  0x010c\n#define regBIF_BX0_BIF_BACO_EXIT_TIME0_BASE_IDX                                                         2\n#define regBIF_BX0_BIF_BACO_EXIT_TIMER1                                                                 0x010d\n#define regBIF_BX0_BIF_BACO_EXIT_TIMER1_BASE_IDX                                                        2\n#define regBIF_BX0_BIF_BACO_EXIT_TIMER2                                                                 0x010e\n#define regBIF_BX0_BIF_BACO_EXIT_TIMER2_BASE_IDX                                                        2\n#define regBIF_BX0_BIF_BACO_EXIT_TIMER3                                                                 0x010f\n#define regBIF_BX0_BIF_BACO_EXIT_TIMER3_BASE_IDX                                                        2\n#define regBIF_BX0_BIF_BACO_EXIT_TIMER4                                                                 0x0110\n#define regBIF_BX0_BIF_BACO_EXIT_TIMER4_BASE_IDX                                                        2\n#define regBIF_BX0_MEM_TYPE_CNTL                                                                        0x0111\n#define regBIF_BX0_MEM_TYPE_CNTL_BASE_IDX                                                               2\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_CNTL                                                               0x0113\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_CNTL_BASE_IDX                                                      2\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_0                                                                  0x0114\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_0_BASE_IDX                                                         2\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_1                                                                  0x0115\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_1_BASE_IDX                                                         2\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_2                                                                  0x0116\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_2_BASE_IDX                                                         2\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_3                                                                  0x0117\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_3_BASE_IDX                                                         2\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_4                                                                  0x0118\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_4_BASE_IDX                                                         2\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_5                                                                  0x0119\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_5_BASE_IDX                                                         2\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_6                                                                  0x011a\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_6_BASE_IDX                                                         2\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_7                                                                  0x011b\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_7_BASE_IDX                                                         2\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_8                                                                  0x011c\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_8_BASE_IDX                                                         2\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_9                                                                  0x011d\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_9_BASE_IDX                                                         2\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_10                                                                 0x011e\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_10_BASE_IDX                                                        2\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_11                                                                 0x011f\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_11_BASE_IDX                                                        2\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_12                                                                 0x0120\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_12_BASE_IDX                                                        2\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_13                                                                 0x0121\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_13_BASE_IDX                                                        2\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_14                                                                 0x0122\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_14_BASE_IDX                                                        2\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_15                                                                 0x0123\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_15_BASE_IDX                                                        2\n#define regBIF_BX0_REMAP_HDP_MEM_FLUSH_CNTL                                                             0x012d\n#define regBIF_BX0_REMAP_HDP_MEM_FLUSH_CNTL_BASE_IDX                                                    2\n#define regBIF_BX0_REMAP_HDP_REG_FLUSH_CNTL                                                             0x012e\n#define regBIF_BX0_REMAP_HDP_REG_FLUSH_CNTL_BASE_IDX                                                    2\n#define regBIF_BX0_BIF_RB_CNTL                                                                          0x012f\n#define regBIF_BX0_BIF_RB_CNTL_BASE_IDX                                                                 2\n#define regBIF_BX0_BIF_RB_BASE                                                                          0x0130\n#define regBIF_BX0_BIF_RB_BASE_BASE_IDX                                                                 2\n#define regBIF_BX0_BIF_RB_RPTR                                                                          0x0131\n#define regBIF_BX0_BIF_RB_RPTR_BASE_IDX                                                                 2\n#define regBIF_BX0_BIF_RB_WPTR                                                                          0x0132\n#define regBIF_BX0_BIF_RB_WPTR_BASE_IDX                                                                 2\n#define regBIF_BX0_BIF_RB_WPTR_ADDR_HI                                                                  0x0133\n#define regBIF_BX0_BIF_RB_WPTR_ADDR_HI_BASE_IDX                                                         2\n#define regBIF_BX0_BIF_RB_WPTR_ADDR_LO                                                                  0x0134\n#define regBIF_BX0_BIF_RB_WPTR_ADDR_LO_BASE_IDX                                                         2\n#define regBIF_BX0_MAILBOX_INDEX                                                                        0x0135\n#define regBIF_BX0_MAILBOX_INDEX_BASE_IDX                                                               2\n#define regBIF_BX0_BIF_GFX_SDMA_GPUIOV_CFG_SIZE                                                         0x0145\n#define regBIF_BX0_BIF_GFX_SDMA_GPUIOV_CFG_SIZE_BASE_IDX                                                2\n#define regBIF_BX0_BIF_PERSTB_PAD_CNTL                                                                  0x0148\n#define regBIF_BX0_BIF_PERSTB_PAD_CNTL_BASE_IDX                                                         2\n#define regBIF_BX0_BIF_PX_EN_PAD_CNTL                                                                   0x0149\n#define regBIF_BX0_BIF_PX_EN_PAD_CNTL_BASE_IDX                                                          2\n#define regBIF_BX0_BIF_REFPADKIN_PAD_CNTL                                                               0x014a\n#define regBIF_BX0_BIF_REFPADKIN_PAD_CNTL_BASE_IDX                                                      2\n#define regBIF_BX0_BIF_CLKREQB_PAD_CNTL                                                                 0x014b\n#define regBIF_BX0_BIF_CLKREQB_PAD_CNTL_BASE_IDX                                                        2\n#define regBIF_BX0_BIF_PWRBRK_PAD_CNTL                                                                  0x014c\n#define regBIF_BX0_BIF_PWRBRK_PAD_CNTL_BASE_IDX                                                         2\n\n\n\n\n#define regBIF_BX_PF0_BIF_BME_STATUS                                                                    0x00eb\n#define regBIF_BX_PF0_BIF_BME_STATUS_BASE_IDX                                                           2\n#define regBIF_BX_PF0_BIF_ATOMIC_ERR_LOG                                                                0x00ec\n#define regBIF_BX_PF0_BIF_ATOMIC_ERR_LOG_BASE_IDX                                                       2\n#define regBIF_BX_PF0_DOORBELL_SELFRING_GPA_APER_BASE_HIGH                                              0x00f3\n#define regBIF_BX_PF0_DOORBELL_SELFRING_GPA_APER_BASE_HIGH_BASE_IDX                                     2\n#define regBIF_BX_PF0_DOORBELL_SELFRING_GPA_APER_BASE_LOW                                               0x00f4\n#define regBIF_BX_PF0_DOORBELL_SELFRING_GPA_APER_BASE_LOW_BASE_IDX                                      2\n#define regBIF_BX_PF0_DOORBELL_SELFRING_GPA_APER_CNTL                                                   0x00f5\n#define regBIF_BX_PF0_DOORBELL_SELFRING_GPA_APER_CNTL_BASE_IDX                                          2\n#define regBIF_BX_PF0_HDP_REG_COHERENCY_FLUSH_CNTL                                                      0x00f6\n#define regBIF_BX_PF0_HDP_REG_COHERENCY_FLUSH_CNTL_BASE_IDX                                             2\n#define regBIF_BX_PF0_HDP_MEM_COHERENCY_FLUSH_CNTL                                                      0x00f7\n#define regBIF_BX_PF0_HDP_MEM_COHERENCY_FLUSH_CNTL_BASE_IDX                                             2\n#define regBIF_BX_PF0_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL                                                 0x00f9\n#define regBIF_BX_PF0_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL_BASE_IDX                                        2\n#define regBIF_BX_PF0_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL                                            0x00fa\n#define regBIF_BX_PF0_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL_BASE_IDX                                   2\n#define regBIF_BX_PF0_GPU_HDP_FLUSH_ONLY_REQ                                                            0x0104\n#define regBIF_BX_PF0_GPU_HDP_FLUSH_ONLY_REQ_BASE_IDX                                                   2\n#define regBIF_BX_PF0_GPU_HDP_INVALIDATE_ONLY_REQ                                                       0x0105\n#define regBIF_BX_PF0_GPU_HDP_INVALIDATE_ONLY_REQ_BASE_IDX                                              2\n#define regBIF_BX_PF0_GPU_HDP_FLUSH_REQ                                                                 0x0106\n#define regBIF_BX_PF0_GPU_HDP_FLUSH_REQ_BASE_IDX                                                        2\n#define regBIF_BX_PF0_GPU_HDP_FLUSH_DONE                                                                0x0107\n#define regBIF_BX_PF0_GPU_HDP_FLUSH_DONE_BASE_IDX                                                       2\n#define regBIF_BX_PF0_BIF_TRANS_PENDING                                                                 0x0108\n#define regBIF_BX_PF0_BIF_TRANS_PENDING_BASE_IDX                                                        2\n#define regBIF_BX_PF0_NBIF_GFX_ADDR_LUT_BYPASS                                                          0x0112\n#define regBIF_BX_PF0_NBIF_GFX_ADDR_LUT_BYPASS_BASE_IDX                                                 2\n#define regBIF_BX_PF0_MAILBOX_MSGBUF_TRN_DW0                                                            0x0136\n#define regBIF_BX_PF0_MAILBOX_MSGBUF_TRN_DW0_BASE_IDX                                                   2\n#define regBIF_BX_PF0_MAILBOX_MSGBUF_TRN_DW1                                                            0x0137\n#define regBIF_BX_PF0_MAILBOX_MSGBUF_TRN_DW1_BASE_IDX                                                   2\n#define regBIF_BX_PF0_MAILBOX_MSGBUF_TRN_DW2                                                            0x0138\n#define regBIF_BX_PF0_MAILBOX_MSGBUF_TRN_DW2_BASE_IDX                                                   2\n#define regBIF_BX_PF0_MAILBOX_MSGBUF_TRN_DW3                                                            0x0139\n#define regBIF_BX_PF0_MAILBOX_MSGBUF_TRN_DW3_BASE_IDX                                                   2\n#define regBIF_BX_PF0_MAILBOX_MSGBUF_RCV_DW0                                                            0x013a\n#define regBIF_BX_PF0_MAILBOX_MSGBUF_RCV_DW0_BASE_IDX                                                   2\n#define regBIF_BX_PF0_MAILBOX_MSGBUF_RCV_DW1                                                            0x013b\n#define regBIF_BX_PF0_MAILBOX_MSGBUF_RCV_DW1_BASE_IDX                                                   2\n#define regBIF_BX_PF0_MAILBOX_MSGBUF_RCV_DW2                                                            0x013c\n#define regBIF_BX_PF0_MAILBOX_MSGBUF_RCV_DW2_BASE_IDX                                                   2\n#define regBIF_BX_PF0_MAILBOX_MSGBUF_RCV_DW3                                                            0x013d\n#define regBIF_BX_PF0_MAILBOX_MSGBUF_RCV_DW3_BASE_IDX                                                   2\n#define regBIF_BX_PF0_MAILBOX_CONTROL                                                                   0x013e\n#define regBIF_BX_PF0_MAILBOX_CONTROL_BASE_IDX                                                          2\n#define regBIF_BX_PF0_MAILBOX_INT_CNTL                                                                  0x013f\n#define regBIF_BX_PF0_MAILBOX_INT_CNTL_BASE_IDX                                                         2\n#define regBIF_BX_PF0_BIF_VMHV_MAILBOX                                                                  0x0140\n#define regBIF_BX_PF0_BIF_VMHV_MAILBOX_BASE_IDX                                                         2\n\n\n\n\n#define regRCC_DEV0_EPF0_0_GFXMSIX_VECT0_ADDR_LO                                                        0x0400\n#define regRCC_DEV0_EPF0_0_GFXMSIX_VECT0_ADDR_LO_BASE_IDX                                               3\n#define regRCC_DEV0_EPF0_0_GFXMSIX_VECT0_ADDR_HI                                                        0x0401\n#define regRCC_DEV0_EPF0_0_GFXMSIX_VECT0_ADDR_HI_BASE_IDX                                               3\n#define regRCC_DEV0_EPF0_0_GFXMSIX_VECT0_MSG_DATA                                                       0x0402\n#define regRCC_DEV0_EPF0_0_GFXMSIX_VECT0_MSG_DATA_BASE_IDX                                              3\n#define regRCC_DEV0_EPF0_0_GFXMSIX_VECT0_CONTROL                                                        0x0403\n#define regRCC_DEV0_EPF0_0_GFXMSIX_VECT0_CONTROL_BASE_IDX                                               3\n#define regRCC_DEV0_EPF0_0_GFXMSIX_VECT1_ADDR_LO                                                        0x0404\n#define regRCC_DEV0_EPF0_0_GFXMSIX_VECT1_ADDR_LO_BASE_IDX                                               3\n#define regRCC_DEV0_EPF0_0_GFXMSIX_VECT1_ADDR_HI                                                        0x0405\n#define regRCC_DEV0_EPF0_0_GFXMSIX_VECT1_ADDR_HI_BASE_IDX                                               3\n#define regRCC_DEV0_EPF0_0_GFXMSIX_VECT1_MSG_DATA                                                       0x0406\n#define regRCC_DEV0_EPF0_0_GFXMSIX_VECT1_MSG_DATA_BASE_IDX                                              3\n#define regRCC_DEV0_EPF0_0_GFXMSIX_VECT1_CONTROL                                                        0x0407\n#define regRCC_DEV0_EPF0_0_GFXMSIX_VECT1_CONTROL_BASE_IDX                                               3\n#define regRCC_DEV0_EPF0_0_GFXMSIX_VECT2_ADDR_LO                                                        0x0408\n#define regRCC_DEV0_EPF0_0_GFXMSIX_VECT2_ADDR_LO_BASE_IDX                                               3\n#define regRCC_DEV0_EPF0_0_GFXMSIX_VECT2_ADDR_HI                                                        0x0409\n#define regRCC_DEV0_EPF0_0_GFXMSIX_VECT2_ADDR_HI_BASE_IDX                                               3\n#define regRCC_DEV0_EPF0_0_GFXMSIX_VECT2_MSG_DATA                                                       0x040a\n#define regRCC_DEV0_EPF0_0_GFXMSIX_VECT2_MSG_DATA_BASE_IDX                                              3\n#define regRCC_DEV0_EPF0_0_GFXMSIX_VECT2_CONTROL                                                        0x040b\n#define regRCC_DEV0_EPF0_0_GFXMSIX_VECT2_CONTROL_BASE_IDX                                               3\n#define regRCC_DEV0_EPF0_0_GFXMSIX_VECT3_ADDR_LO                                                        0x040c\n#define regRCC_DEV0_EPF0_0_GFXMSIX_VECT3_ADDR_LO_BASE_IDX                                               3\n#define regRCC_DEV0_EPF0_0_GFXMSIX_VECT3_ADDR_HI                                                        0x040d\n#define regRCC_DEV0_EPF0_0_GFXMSIX_VECT3_ADDR_HI_BASE_IDX                                               3\n#define regRCC_DEV0_EPF0_0_GFXMSIX_VECT3_MSG_DATA                                                       0x040e\n#define regRCC_DEV0_EPF0_0_GFXMSIX_VECT3_MSG_DATA_BASE_IDX                                              3\n#define regRCC_DEV0_EPF0_0_GFXMSIX_VECT3_CONTROL                                                        0x040f\n#define regRCC_DEV0_EPF0_0_GFXMSIX_VECT3_CONTROL_BASE_IDX                                               3\n#define regRCC_DEV0_EPF0_0_GFXMSIX_PBA                                                                  0x0800\n#define regRCC_DEV0_EPF0_0_GFXMSIX_PBA_BASE_IDX                                                         3\n\n\n\n\n#define regGDC0_NGDC_SDP_PORT_CTRL                                                                      0x4f0ae2\n#define regGDC0_NGDC_SDP_PORT_CTRL_BASE_IDX                                                             3\n#define regGDC0_NGDC_MGCG_CTRL                                                                          0x4f0aea\n#define regGDC0_NGDC_MGCG_CTRL_BASE_IDX                                                                 3\n#define regGDC0_NGDC_RESERVED_0                                                                         0x4f0aeb\n#define regGDC0_NGDC_RESERVED_0_BASE_IDX                                                                3\n#define regGDC0_NGDC_RESERVED_1                                                                         0x4f0aec\n#define regGDC0_NGDC_RESERVED_1_BASE_IDX                                                                3\n#define regGDC0_NGDC_SDP_PORT_CTRL_SOCCLK                                                               0x4f0aed\n#define regGDC0_NGDC_SDP_PORT_CTRL_SOCCLK_BASE_IDX                                                      3\n#define regGDC0_NGDC_SDP_PORT_CTRL1_SOCCLK                                                              0x4f0aee\n#define regGDC0_NGDC_SDP_PORT_CTRL1_SOCCLK_BASE_IDX                                                     3\n#define regGDC0_NBIF_GFX_DOORBELL_STATUS                                                                0x4f0aef\n#define regGDC0_NBIF_GFX_DOORBELL_STATUS_BASE_IDX                                                       3\n#define regGDC0_BIF_SDMA0_DOORBELL_RANGE                                                                0x4f0af0\n#define regGDC0_BIF_SDMA0_DOORBELL_RANGE_BASE_IDX                                                       3\n#define regGDC0_BIF_SDMA1_DOORBELL_RANGE                                                                0x4f0af1\n#define regGDC0_BIF_SDMA1_DOORBELL_RANGE_BASE_IDX                                                       3\n#define regGDC0_BIF_IH_DOORBELL_RANGE                                                                   0x4f0af2\n#define regGDC0_BIF_IH_DOORBELL_RANGE_BASE_IDX                                                          3\n#define regGDC0_BIF_VCN0_DOORBELL_RANGE                                                                 0x4f0af3\n#define regGDC0_BIF_VCN0_DOORBELL_RANGE_BASE_IDX                                                        3\n#define regGDC0_BIF_RLC_DOORBELL_RANGE                                                                  0x4f0af5\n#define regGDC0_BIF_RLC_DOORBELL_RANGE_BASE_IDX                                                         3\n#define regGDC0_BIF_CSDMA_DOORBELL_RANGE                                                                0x4f0afb\n#define regGDC0_BIF_CSDMA_DOORBELL_RANGE_BASE_IDX                                                       3\n#define regGDC0_ATDMA_MISC_CNTL                                                                         0x4f0afd\n#define regGDC0_ATDMA_MISC_CNTL_BASE_IDX                                                                3\n#define regGDC0_BIF_DOORBELL_FENCE_CNTL                                                                 0x4f0afe\n#define regGDC0_BIF_DOORBELL_FENCE_CNTL_BASE_IDX                                                        3\n#define regGDC0_S2A_MISC_CNTL                                                                           0x4f0aff\n#define regGDC0_S2A_MISC_CNTL_BASE_IDX                                                                  3\n#define regGDC0_NGDC_PG_MISC_CTRL                                                                       0x4f0b18\n#define regGDC0_NGDC_PG_MISC_CTRL_BASE_IDX                                                              3\n#define regGDC0_NGDC_PGMST_CTRL                                                                         0x4f0b19\n#define regGDC0_NGDC_PGMST_CTRL_BASE_IDX                                                                3\n\n\n\n\n#define regBIF_CFG_DEV0_RC0_VENDOR_ID                                                                   0x0000\n#define regBIF_CFG_DEV0_RC0_VENDOR_ID_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_RC0_DEVICE_ID                                                                   0x0000\n#define regBIF_CFG_DEV0_RC0_DEVICE_ID_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_RC0_COMMAND                                                                     0x0001\n#define regBIF_CFG_DEV0_RC0_COMMAND_BASE_IDX                                                            5\n#define regBIF_CFG_DEV0_RC0_STATUS                                                                      0x0001\n#define regBIF_CFG_DEV0_RC0_STATUS_BASE_IDX                                                             5\n#define regBIF_CFG_DEV0_RC0_REVISION_ID                                                                 0x0002\n#define regBIF_CFG_DEV0_RC0_REVISION_ID_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_RC0_PROG_INTERFACE                                                              0x0002\n#define regBIF_CFG_DEV0_RC0_PROG_INTERFACE_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_RC0_SUB_CLASS                                                                   0x0002\n#define regBIF_CFG_DEV0_RC0_SUB_CLASS_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_RC0_BASE_CLASS                                                                  0x0002\n#define regBIF_CFG_DEV0_RC0_BASE_CLASS_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_RC0_CACHE_LINE                                                                  0x0003\n#define regBIF_CFG_DEV0_RC0_CACHE_LINE_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_RC0_LATENCY                                                                     0x0003\n#define regBIF_CFG_DEV0_RC0_LATENCY_BASE_IDX                                                            5\n#define regBIF_CFG_DEV0_RC0_HEADER                                                                      0x0003\n#define regBIF_CFG_DEV0_RC0_HEADER_BASE_IDX                                                             5\n#define regBIF_CFG_DEV0_RC0_BIST                                                                        0x0003\n#define regBIF_CFG_DEV0_RC0_BIST_BASE_IDX                                                               5\n#define regBIF_CFG_DEV0_RC0_BASE_ADDR_1                                                                 0x0004\n#define regBIF_CFG_DEV0_RC0_BASE_ADDR_1_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_RC0_BASE_ADDR_2                                                                 0x0005\n#define regBIF_CFG_DEV0_RC0_BASE_ADDR_2_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_RC0_SUB_BUS_NUMBER_LATENCY                                                      0x0006\n#define regBIF_CFG_DEV0_RC0_SUB_BUS_NUMBER_LATENCY_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_RC0_IO_BASE_LIMIT                                                               0x0007\n#define regBIF_CFG_DEV0_RC0_IO_BASE_LIMIT_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_RC0_SECONDARY_STATUS                                                            0x0007\n#define regBIF_CFG_DEV0_RC0_SECONDARY_STATUS_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_RC0_MEM_BASE_LIMIT                                                              0x0008\n#define regBIF_CFG_DEV0_RC0_MEM_BASE_LIMIT_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_RC0_PREF_BASE_LIMIT                                                             0x0009\n#define regBIF_CFG_DEV0_RC0_PREF_BASE_LIMIT_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_RC0_PREF_BASE_UPPER                                                             0x000a\n#define regBIF_CFG_DEV0_RC0_PREF_BASE_UPPER_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_RC0_PREF_LIMIT_UPPER                                                            0x000b\n#define regBIF_CFG_DEV0_RC0_PREF_LIMIT_UPPER_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_RC0_IO_BASE_LIMIT_HI                                                            0x000c\n#define regBIF_CFG_DEV0_RC0_IO_BASE_LIMIT_HI_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_RC0_CAP_PTR                                                                     0x000d\n#define regBIF_CFG_DEV0_RC0_CAP_PTR_BASE_IDX                                                            5\n#define regBIF_CFG_DEV0_RC0_ROM_BASE_ADDR                                                               0x000e\n#define regBIF_CFG_DEV0_RC0_ROM_BASE_ADDR_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_RC0_INTERRUPT_LINE                                                              0x000f\n#define regBIF_CFG_DEV0_RC0_INTERRUPT_LINE_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_RC0_INTERRUPT_PIN                                                               0x000f\n#define regBIF_CFG_DEV0_RC0_INTERRUPT_PIN_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_RC0_IRQ_BRIDGE_CNTL                                                             0x000f\n#define regBIF_CFG_DEV0_RC0_IRQ_BRIDGE_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_RC0_EXT_BRIDGE_CNTL                                                             0x0010\n#define regBIF_CFG_DEV0_RC0_EXT_BRIDGE_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_RC0_PMI_CAP_LIST                                                                0x0014\n#define regBIF_CFG_DEV0_RC0_PMI_CAP_LIST_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_RC0_PMI_CAP                                                                     0x0014\n#define regBIF_CFG_DEV0_RC0_PMI_CAP_BASE_IDX                                                            5\n#define regBIF_CFG_DEV0_RC0_PMI_STATUS_CNTL                                                             0x0015\n#define regBIF_CFG_DEV0_RC0_PMI_STATUS_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_RC0_PCIE_CAP_LIST                                                               0x0016\n#define regBIF_CFG_DEV0_RC0_PCIE_CAP_LIST_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_RC0_PCIE_CAP                                                                    0x0016\n#define regBIF_CFG_DEV0_RC0_PCIE_CAP_BASE_IDX                                                           5\n#define regBIF_CFG_DEV0_RC0_DEVICE_CAP                                                                  0x0017\n#define regBIF_CFG_DEV0_RC0_DEVICE_CAP_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_RC0_DEVICE_CNTL                                                                 0x0018\n#define regBIF_CFG_DEV0_RC0_DEVICE_CNTL_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_RC0_DEVICE_STATUS                                                               0x0018\n#define regBIF_CFG_DEV0_RC0_DEVICE_STATUS_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_RC0_LINK_CAP                                                                    0x0019\n#define regBIF_CFG_DEV0_RC0_LINK_CAP_BASE_IDX                                                           5\n#define regBIF_CFG_DEV0_RC0_LINK_CNTL                                                                   0x001a\n#define regBIF_CFG_DEV0_RC0_LINK_CNTL_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_RC0_LINK_STATUS                                                                 0x001a\n#define regBIF_CFG_DEV0_RC0_LINK_STATUS_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_RC0_SLOT_CAP                                                                    0x001b\n#define regBIF_CFG_DEV0_RC0_SLOT_CAP_BASE_IDX                                                           5\n#define regBIF_CFG_DEV0_RC0_SLOT_CNTL                                                                   0x001c\n#define regBIF_CFG_DEV0_RC0_SLOT_CNTL_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_RC0_SLOT_STATUS                                                                 0x001c\n#define regBIF_CFG_DEV0_RC0_SLOT_STATUS_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_RC0_ROOT_CNTL                                                                   0x001d\n#define regBIF_CFG_DEV0_RC0_ROOT_CNTL_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_RC0_ROOT_CAP                                                                    0x001d\n#define regBIF_CFG_DEV0_RC0_ROOT_CAP_BASE_IDX                                                           5\n#define regBIF_CFG_DEV0_RC0_ROOT_STATUS                                                                 0x001e\n#define regBIF_CFG_DEV0_RC0_ROOT_STATUS_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_RC0_DEVICE_CAP2                                                                 0x001f\n#define regBIF_CFG_DEV0_RC0_DEVICE_CAP2_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_RC0_DEVICE_CNTL2                                                                0x0020\n#define regBIF_CFG_DEV0_RC0_DEVICE_CNTL2_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_RC0_DEVICE_STATUS2                                                              0x0020\n#define regBIF_CFG_DEV0_RC0_DEVICE_STATUS2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_RC0_LINK_CAP2                                                                   0x0021\n#define regBIF_CFG_DEV0_RC0_LINK_CAP2_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_RC0_LINK_CNTL2                                                                  0x0022\n#define regBIF_CFG_DEV0_RC0_LINK_CNTL2_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_RC0_LINK_STATUS2                                                                0x0022\n#define regBIF_CFG_DEV0_RC0_LINK_STATUS2_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_RC0_SLOT_CAP2                                                                   0x0023\n#define regBIF_CFG_DEV0_RC0_SLOT_CAP2_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_RC0_SLOT_CNTL2                                                                  0x0024\n#define regBIF_CFG_DEV0_RC0_SLOT_CNTL2_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_RC0_SLOT_STATUS2                                                                0x0024\n#define regBIF_CFG_DEV0_RC0_SLOT_STATUS2_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_RC0_MSI_CAP_LIST                                                                0x0028\n#define regBIF_CFG_DEV0_RC0_MSI_CAP_LIST_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_RC0_MSI_MSG_CNTL                                                                0x0028\n#define regBIF_CFG_DEV0_RC0_MSI_MSG_CNTL_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_RC0_MSI_MSG_ADDR_LO                                                             0x0029\n#define regBIF_CFG_DEV0_RC0_MSI_MSG_ADDR_LO_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_RC0_MSI_MSG_ADDR_HI                                                             0x002a\n#define regBIF_CFG_DEV0_RC0_MSI_MSG_ADDR_HI_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_RC0_MSI_MSG_DATA                                                                0x002a\n#define regBIF_CFG_DEV0_RC0_MSI_MSG_DATA_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_RC0_MSI_EXT_MSG_DATA                                                            0x002a\n#define regBIF_CFG_DEV0_RC0_MSI_EXT_MSG_DATA_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_RC0_MSI_MSG_DATA_64                                                             0x002b\n#define regBIF_CFG_DEV0_RC0_MSI_MSG_DATA_64_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_RC0_MSI_EXT_MSG_DATA_64                                                         0x002b\n#define regBIF_CFG_DEV0_RC0_MSI_EXT_MSG_DATA_64_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_RC0_SSID_CAP_LIST                                                               0x0030\n#define regBIF_CFG_DEV0_RC0_SSID_CAP_LIST_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_RC0_SSID_CAP                                                                    0x0031\n#define regBIF_CFG_DEV0_RC0_SSID_CAP_BASE_IDX                                                           5\n#define regBIF_CFG_DEV0_RC0_MSI_MAP_CAP_LIST                                                            0x0032\n#define regBIF_CFG_DEV0_RC0_MSI_MAP_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_RC0_MSI_MAP_CAP                                                                 0x0032\n#define regBIF_CFG_DEV0_RC0_MSI_MAP_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_RC0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                           0x0040\n#define regBIF_CFG_DEV0_RC0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_RC0_PCIE_VENDOR_SPECIFIC_HDR                                                    0x0041\n#define regBIF_CFG_DEV0_RC0_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_RC0_PCIE_VENDOR_SPECIFIC1                                                       0x0042\n#define regBIF_CFG_DEV0_RC0_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_RC0_PCIE_VENDOR_SPECIFIC2                                                       0x0043\n#define regBIF_CFG_DEV0_RC0_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_RC0_PCIE_VC_ENH_CAP_LIST                                                        0x0044\n#define regBIF_CFG_DEV0_RC0_PCIE_VC_ENH_CAP_LIST_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_RC0_PCIE_PORT_VC_CAP_REG1                                                       0x0045\n#define regBIF_CFG_DEV0_RC0_PCIE_PORT_VC_CAP_REG1_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_RC0_PCIE_PORT_VC_CAP_REG2                                                       0x0046\n#define regBIF_CFG_DEV0_RC0_PCIE_PORT_VC_CAP_REG2_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_RC0_PCIE_PORT_VC_CNTL                                                           0x0047\n#define regBIF_CFG_DEV0_RC0_PCIE_PORT_VC_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_RC0_PCIE_PORT_VC_STATUS                                                         0x0047\n#define regBIF_CFG_DEV0_RC0_PCIE_PORT_VC_STATUS_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_RC0_PCIE_VC0_RESOURCE_CAP                                                       0x0048\n#define regBIF_CFG_DEV0_RC0_PCIE_VC0_RESOURCE_CAP_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_RC0_PCIE_VC0_RESOURCE_CNTL                                                      0x0049\n#define regBIF_CFG_DEV0_RC0_PCIE_VC0_RESOURCE_CNTL_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_RC0_PCIE_VC0_RESOURCE_STATUS                                                    0x004a\n#define regBIF_CFG_DEV0_RC0_PCIE_VC0_RESOURCE_STATUS_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_RC0_PCIE_VC1_RESOURCE_CAP                                                       0x004b\n#define regBIF_CFG_DEV0_RC0_PCIE_VC1_RESOURCE_CAP_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_RC0_PCIE_VC1_RESOURCE_CNTL                                                      0x004c\n#define regBIF_CFG_DEV0_RC0_PCIE_VC1_RESOURCE_CNTL_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_RC0_PCIE_VC1_RESOURCE_STATUS                                                    0x004d\n#define regBIF_CFG_DEV0_RC0_PCIE_VC1_RESOURCE_STATUS_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_RC0_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                            0x0050\n#define regBIF_CFG_DEV0_RC0_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_RC0_PCIE_DEV_SERIAL_NUM_DW1                                                     0x0051\n#define regBIF_CFG_DEV0_RC0_PCIE_DEV_SERIAL_NUM_DW1_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_RC0_PCIE_DEV_SERIAL_NUM_DW2                                                     0x0052\n#define regBIF_CFG_DEV0_RC0_PCIE_DEV_SERIAL_NUM_DW2_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_RC0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                               0x0054\n#define regBIF_CFG_DEV0_RC0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_RC0_PCIE_UNCORR_ERR_STATUS                                                      0x0055\n#define regBIF_CFG_DEV0_RC0_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_RC0_PCIE_UNCORR_ERR_MASK                                                        0x0056\n#define regBIF_CFG_DEV0_RC0_PCIE_UNCORR_ERR_MASK_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_RC0_PCIE_UNCORR_ERR_SEVERITY                                                    0x0057\n#define regBIF_CFG_DEV0_RC0_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_RC0_PCIE_CORR_ERR_STATUS                                                        0x0058\n#define regBIF_CFG_DEV0_RC0_PCIE_CORR_ERR_STATUS_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_RC0_PCIE_CORR_ERR_MASK                                                          0x0059\n#define regBIF_CFG_DEV0_RC0_PCIE_CORR_ERR_MASK_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_RC0_PCIE_ADV_ERR_CAP_CNTL                                                       0x005a\n#define regBIF_CFG_DEV0_RC0_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_RC0_PCIE_HDR_LOG0                                                               0x005b\n#define regBIF_CFG_DEV0_RC0_PCIE_HDR_LOG0_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_RC0_PCIE_HDR_LOG1                                                               0x005c\n#define regBIF_CFG_DEV0_RC0_PCIE_HDR_LOG1_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_RC0_PCIE_HDR_LOG2                                                               0x005d\n#define regBIF_CFG_DEV0_RC0_PCIE_HDR_LOG2_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_RC0_PCIE_HDR_LOG3                                                               0x005e\n#define regBIF_CFG_DEV0_RC0_PCIE_HDR_LOG3_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_RC0_PCIE_ROOT_ERR_CMD                                                           0x005f\n#define regBIF_CFG_DEV0_RC0_PCIE_ROOT_ERR_CMD_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_RC0_PCIE_ROOT_ERR_STATUS                                                        0x0060\n#define regBIF_CFG_DEV0_RC0_PCIE_ROOT_ERR_STATUS_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_RC0_PCIE_ERR_SRC_ID                                                             0x0061\n#define regBIF_CFG_DEV0_RC0_PCIE_ERR_SRC_ID_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_RC0_PCIE_TLP_PREFIX_LOG0                                                        0x0062\n#define regBIF_CFG_DEV0_RC0_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_RC0_PCIE_TLP_PREFIX_LOG1                                                        0x0063\n#define regBIF_CFG_DEV0_RC0_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_RC0_PCIE_TLP_PREFIX_LOG2                                                        0x0064\n#define regBIF_CFG_DEV0_RC0_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_RC0_PCIE_TLP_PREFIX_LOG3                                                        0x0065\n#define regBIF_CFG_DEV0_RC0_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_RC0_PCIE_SECONDARY_ENH_CAP_LIST                                                 0x009c\n#define regBIF_CFG_DEV0_RC0_PCIE_SECONDARY_ENH_CAP_LIST_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_RC0_PCIE_LINK_CNTL3                                                             0x009d\n#define regBIF_CFG_DEV0_RC0_PCIE_LINK_CNTL3_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_ERROR_STATUS                                                      0x009e\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_ERROR_STATUS_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_0_EQUALIZATION_CNTL                                               0x009f\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_0_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_1_EQUALIZATION_CNTL                                               0x009f\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_1_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_2_EQUALIZATION_CNTL                                               0x00a0\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_2_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_3_EQUALIZATION_CNTL                                               0x00a0\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_3_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_4_EQUALIZATION_CNTL                                               0x00a1\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_4_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_5_EQUALIZATION_CNTL                                               0x00a1\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_5_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_6_EQUALIZATION_CNTL                                               0x00a2\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_6_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_7_EQUALIZATION_CNTL                                               0x00a2\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_7_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_8_EQUALIZATION_CNTL                                               0x00a3\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_8_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_9_EQUALIZATION_CNTL                                               0x00a3\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_9_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_10_EQUALIZATION_CNTL                                              0x00a4\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_10_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_11_EQUALIZATION_CNTL                                              0x00a4\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_11_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_12_EQUALIZATION_CNTL                                              0x00a5\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_12_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_13_EQUALIZATION_CNTL                                              0x00a5\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_13_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_14_EQUALIZATION_CNTL                                              0x00a6\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_14_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_15_EQUALIZATION_CNTL                                              0x00a6\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_15_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_RC0_PCIE_ACS_ENH_CAP_LIST                                                       0x00a8\n#define regBIF_CFG_DEV0_RC0_PCIE_ACS_ENH_CAP_LIST_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_RC0_PCIE_ACS_CAP                                                                0x00a9\n#define regBIF_CFG_DEV0_RC0_PCIE_ACS_CAP_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_RC0_PCIE_ACS_CNTL                                                               0x00a9\n#define regBIF_CFG_DEV0_RC0_PCIE_ACS_CNTL_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_RC0_PCIE_DLF_ENH_CAP_LIST                                                       0x0100\n#define regBIF_CFG_DEV0_RC0_PCIE_DLF_ENH_CAP_LIST_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_RC0_DATA_LINK_FEATURE_CAP                                                       0x0101\n#define regBIF_CFG_DEV0_RC0_DATA_LINK_FEATURE_CAP_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_RC0_DATA_LINK_FEATURE_STATUS                                                    0x0102\n#define regBIF_CFG_DEV0_RC0_DATA_LINK_FEATURE_STATUS_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_RC0_PCIE_PHY_16GT_ENH_CAP_LIST                                                  0x0104\n#define regBIF_CFG_DEV0_RC0_PCIE_PHY_16GT_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_RC0_LINK_CAP_16GT                                                               0x0105\n#define regBIF_CFG_DEV0_RC0_LINK_CAP_16GT_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_RC0_LINK_CNTL_16GT                                                              0x0106\n#define regBIF_CFG_DEV0_RC0_LINK_CNTL_16GT_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_RC0_LINK_STATUS_16GT                                                            0x0107\n#define regBIF_CFG_DEV0_RC0_LINK_STATUS_16GT_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_RC0_LOCAL_PARITY_MISMATCH_STATUS_16GT                                           0x0108\n#define regBIF_CFG_DEV0_RC0_LOCAL_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_RC0_RTM1_PARITY_MISMATCH_STATUS_16GT                                            0x0109\n#define regBIF_CFG_DEV0_RC0_RTM1_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_RC0_RTM2_PARITY_MISMATCH_STATUS_16GT                                            0x010a\n#define regBIF_CFG_DEV0_RC0_RTM2_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_RC0_LANE_0_EQUALIZATION_CNTL_16GT                                               0x010c\n#define regBIF_CFG_DEV0_RC0_LANE_0_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_RC0_LANE_1_EQUALIZATION_CNTL_16GT                                               0x010c\n#define regBIF_CFG_DEV0_RC0_LANE_1_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_RC0_LANE_2_EQUALIZATION_CNTL_16GT                                               0x010c\n#define regBIF_CFG_DEV0_RC0_LANE_2_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_RC0_LANE_3_EQUALIZATION_CNTL_16GT                                               0x010c\n#define regBIF_CFG_DEV0_RC0_LANE_3_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_RC0_LANE_4_EQUALIZATION_CNTL_16GT                                               0x010d\n#define regBIF_CFG_DEV0_RC0_LANE_4_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_RC0_LANE_5_EQUALIZATION_CNTL_16GT                                               0x010d\n#define regBIF_CFG_DEV0_RC0_LANE_5_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_RC0_LANE_6_EQUALIZATION_CNTL_16GT                                               0x010d\n#define regBIF_CFG_DEV0_RC0_LANE_6_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_RC0_LANE_7_EQUALIZATION_CNTL_16GT                                               0x010d\n#define regBIF_CFG_DEV0_RC0_LANE_7_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_RC0_LANE_8_EQUALIZATION_CNTL_16GT                                               0x010e\n#define regBIF_CFG_DEV0_RC0_LANE_8_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_RC0_LANE_9_EQUALIZATION_CNTL_16GT                                               0x010e\n#define regBIF_CFG_DEV0_RC0_LANE_9_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_RC0_LANE_10_EQUALIZATION_CNTL_16GT                                              0x010e\n#define regBIF_CFG_DEV0_RC0_LANE_10_EQUALIZATION_CNTL_16GT_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_RC0_LANE_11_EQUALIZATION_CNTL_16GT                                              0x010e\n#define regBIF_CFG_DEV0_RC0_LANE_11_EQUALIZATION_CNTL_16GT_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_RC0_LANE_12_EQUALIZATION_CNTL_16GT                                              0x010f\n#define regBIF_CFG_DEV0_RC0_LANE_12_EQUALIZATION_CNTL_16GT_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_RC0_LANE_13_EQUALIZATION_CNTL_16GT                                              0x010f\n#define regBIF_CFG_DEV0_RC0_LANE_13_EQUALIZATION_CNTL_16GT_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_RC0_LANE_14_EQUALIZATION_CNTL_16GT                                              0x010f\n#define regBIF_CFG_DEV0_RC0_LANE_14_EQUALIZATION_CNTL_16GT_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_RC0_LANE_15_EQUALIZATION_CNTL_16GT                                              0x010f\n#define regBIF_CFG_DEV0_RC0_LANE_15_EQUALIZATION_CNTL_16GT_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_RC0_PCIE_MARGINING_ENH_CAP_LIST                                                 0x0114\n#define regBIF_CFG_DEV0_RC0_PCIE_MARGINING_ENH_CAP_LIST_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_RC0_MARGINING_PORT_CAP                                                          0x0115\n#define regBIF_CFG_DEV0_RC0_MARGINING_PORT_CAP_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_RC0_MARGINING_PORT_STATUS                                                       0x0115\n#define regBIF_CFG_DEV0_RC0_MARGINING_PORT_STATUS_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_RC0_LANE_0_MARGINING_LANE_CNTL                                                  0x0116\n#define regBIF_CFG_DEV0_RC0_LANE_0_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_RC0_LANE_0_MARGINING_LANE_STATUS                                                0x0116\n#define regBIF_CFG_DEV0_RC0_LANE_0_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_RC0_LANE_1_MARGINING_LANE_CNTL                                                  0x0117\n#define regBIF_CFG_DEV0_RC0_LANE_1_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_RC0_LANE_1_MARGINING_LANE_STATUS                                                0x0117\n#define regBIF_CFG_DEV0_RC0_LANE_1_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_RC0_LANE_2_MARGINING_LANE_CNTL                                                  0x0118\n#define regBIF_CFG_DEV0_RC0_LANE_2_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_RC0_LANE_2_MARGINING_LANE_STATUS                                                0x0118\n#define regBIF_CFG_DEV0_RC0_LANE_2_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_RC0_LANE_3_MARGINING_LANE_CNTL                                                  0x0119\n#define regBIF_CFG_DEV0_RC0_LANE_3_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_RC0_LANE_3_MARGINING_LANE_STATUS                                                0x0119\n#define regBIF_CFG_DEV0_RC0_LANE_3_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_RC0_LANE_4_MARGINING_LANE_CNTL                                                  0x011a\n#define regBIF_CFG_DEV0_RC0_LANE_4_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_RC0_LANE_4_MARGINING_LANE_STATUS                                                0x011a\n#define regBIF_CFG_DEV0_RC0_LANE_4_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_RC0_LANE_5_MARGINING_LANE_CNTL                                                  0x011b\n#define regBIF_CFG_DEV0_RC0_LANE_5_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_RC0_LANE_5_MARGINING_LANE_STATUS                                                0x011b\n#define regBIF_CFG_DEV0_RC0_LANE_5_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_RC0_LANE_6_MARGINING_LANE_CNTL                                                  0x011c\n#define regBIF_CFG_DEV0_RC0_LANE_6_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_RC0_LANE_6_MARGINING_LANE_STATUS                                                0x011c\n#define regBIF_CFG_DEV0_RC0_LANE_6_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_RC0_LANE_7_MARGINING_LANE_CNTL                                                  0x011d\n#define regBIF_CFG_DEV0_RC0_LANE_7_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_RC0_LANE_7_MARGINING_LANE_STATUS                                                0x011d\n#define regBIF_CFG_DEV0_RC0_LANE_7_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_RC0_LANE_8_MARGINING_LANE_CNTL                                                  0x011e\n#define regBIF_CFG_DEV0_RC0_LANE_8_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_RC0_LANE_8_MARGINING_LANE_STATUS                                                0x011e\n#define regBIF_CFG_DEV0_RC0_LANE_8_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_RC0_LANE_9_MARGINING_LANE_CNTL                                                  0x011f\n#define regBIF_CFG_DEV0_RC0_LANE_9_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_RC0_LANE_9_MARGINING_LANE_STATUS                                                0x011f\n#define regBIF_CFG_DEV0_RC0_LANE_9_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_RC0_LANE_10_MARGINING_LANE_CNTL                                                 0x0120\n#define regBIF_CFG_DEV0_RC0_LANE_10_MARGINING_LANE_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_RC0_LANE_10_MARGINING_LANE_STATUS                                               0x0120\n#define regBIF_CFG_DEV0_RC0_LANE_10_MARGINING_LANE_STATUS_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_RC0_LANE_11_MARGINING_LANE_CNTL                                                 0x0121\n#define regBIF_CFG_DEV0_RC0_LANE_11_MARGINING_LANE_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_RC0_LANE_11_MARGINING_LANE_STATUS                                               0x0121\n#define regBIF_CFG_DEV0_RC0_LANE_11_MARGINING_LANE_STATUS_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_RC0_LANE_12_MARGINING_LANE_CNTL                                                 0x0122\n#define regBIF_CFG_DEV0_RC0_LANE_12_MARGINING_LANE_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_RC0_LANE_12_MARGINING_LANE_STATUS                                               0x0122\n#define regBIF_CFG_DEV0_RC0_LANE_12_MARGINING_LANE_STATUS_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_RC0_LANE_13_MARGINING_LANE_CNTL                                                 0x0123\n#define regBIF_CFG_DEV0_RC0_LANE_13_MARGINING_LANE_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_RC0_LANE_13_MARGINING_LANE_STATUS                                               0x0123\n#define regBIF_CFG_DEV0_RC0_LANE_13_MARGINING_LANE_STATUS_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_RC0_LANE_14_MARGINING_LANE_CNTL                                                 0x0124\n#define regBIF_CFG_DEV0_RC0_LANE_14_MARGINING_LANE_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_RC0_LANE_14_MARGINING_LANE_STATUS                                               0x0124\n#define regBIF_CFG_DEV0_RC0_LANE_14_MARGINING_LANE_STATUS_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_RC0_LANE_15_MARGINING_LANE_CNTL                                                 0x0125\n#define regBIF_CFG_DEV0_RC0_LANE_15_MARGINING_LANE_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_RC0_LANE_15_MARGINING_LANE_STATUS                                               0x0125\n#define regBIF_CFG_DEV0_RC0_LANE_15_MARGINING_LANE_STATUS_BASE_IDX                                      5\n\n\n\n\n#define regBIF_CFG_DEV1_RC0_VENDOR_ID                                                                   0x0400\n#define regBIF_CFG_DEV1_RC0_VENDOR_ID_BASE_IDX                                                          5\n#define regBIF_CFG_DEV1_RC0_DEVICE_ID                                                                   0x0400\n#define regBIF_CFG_DEV1_RC0_DEVICE_ID_BASE_IDX                                                          5\n#define regBIF_CFG_DEV1_RC0_COMMAND                                                                     0x0401\n#define regBIF_CFG_DEV1_RC0_COMMAND_BASE_IDX                                                            5\n#define regBIF_CFG_DEV1_RC0_STATUS                                                                      0x0401\n#define regBIF_CFG_DEV1_RC0_STATUS_BASE_IDX                                                             5\n#define regBIF_CFG_DEV1_RC0_REVISION_ID                                                                 0x0402\n#define regBIF_CFG_DEV1_RC0_REVISION_ID_BASE_IDX                                                        5\n#define regBIF_CFG_DEV1_RC0_PROG_INTERFACE                                                              0x0402\n#define regBIF_CFG_DEV1_RC0_PROG_INTERFACE_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_RC0_SUB_CLASS                                                                   0x0402\n#define regBIF_CFG_DEV1_RC0_SUB_CLASS_BASE_IDX                                                          5\n#define regBIF_CFG_DEV1_RC0_BASE_CLASS                                                                  0x0402\n#define regBIF_CFG_DEV1_RC0_BASE_CLASS_BASE_IDX                                                         5\n#define regBIF_CFG_DEV1_RC0_CACHE_LINE                                                                  0x0403\n#define regBIF_CFG_DEV1_RC0_CACHE_LINE_BASE_IDX                                                         5\n#define regBIF_CFG_DEV1_RC0_LATENCY                                                                     0x0403\n#define regBIF_CFG_DEV1_RC0_LATENCY_BASE_IDX                                                            5\n#define regBIF_CFG_DEV1_RC0_HEADER                                                                      0x0403\n#define regBIF_CFG_DEV1_RC0_HEADER_BASE_IDX                                                             5\n#define regBIF_CFG_DEV1_RC0_BIST                                                                        0x0403\n#define regBIF_CFG_DEV1_RC0_BIST_BASE_IDX                                                               5\n#define regBIF_CFG_DEV1_RC0_BASE_ADDR_1                                                                 0x0404\n#define regBIF_CFG_DEV1_RC0_BASE_ADDR_1_BASE_IDX                                                        5\n#define regBIF_CFG_DEV1_RC0_BASE_ADDR_2                                                                 0x0405\n#define regBIF_CFG_DEV1_RC0_BASE_ADDR_2_BASE_IDX                                                        5\n#define regBIF_CFG_DEV1_RC0_SUB_BUS_NUMBER_LATENCY                                                      0x0406\n#define regBIF_CFG_DEV1_RC0_SUB_BUS_NUMBER_LATENCY_BASE_IDX                                             5\n#define regBIF_CFG_DEV1_RC0_IO_BASE_LIMIT                                                               0x0407\n#define regBIF_CFG_DEV1_RC0_IO_BASE_LIMIT_BASE_IDX                                                      5\n#define regBIF_CFG_DEV1_RC0_SECONDARY_STATUS                                                            0x0407\n#define regBIF_CFG_DEV1_RC0_SECONDARY_STATUS_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_RC0_MEM_BASE_LIMIT                                                              0x0408\n#define regBIF_CFG_DEV1_RC0_MEM_BASE_LIMIT_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_RC0_PREF_BASE_LIMIT                                                             0x0409\n#define regBIF_CFG_DEV1_RC0_PREF_BASE_LIMIT_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_RC0_PREF_BASE_UPPER                                                             0x040a\n#define regBIF_CFG_DEV1_RC0_PREF_BASE_UPPER_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_RC0_PREF_LIMIT_UPPER                                                            0x040b\n#define regBIF_CFG_DEV1_RC0_PREF_LIMIT_UPPER_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_RC0_IO_BASE_LIMIT_HI                                                            0x040c\n#define regBIF_CFG_DEV1_RC0_IO_BASE_LIMIT_HI_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_RC0_CAP_PTR                                                                     0x040d\n#define regBIF_CFG_DEV1_RC0_CAP_PTR_BASE_IDX                                                            5\n#define regBIF_CFG_DEV1_RC0_ROM_BASE_ADDR                                                               0x040e\n#define regBIF_CFG_DEV1_RC0_ROM_BASE_ADDR_BASE_IDX                                                      5\n#define regBIF_CFG_DEV1_RC0_INTERRUPT_LINE                                                              0x040f\n#define regBIF_CFG_DEV1_RC0_INTERRUPT_LINE_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_RC0_INTERRUPT_PIN                                                               0x040f\n#define regBIF_CFG_DEV1_RC0_INTERRUPT_PIN_BASE_IDX                                                      5\n#define regBIF_CFG_DEV1_RC0_IRQ_BRIDGE_CNTL                                                             0x040f\n#define regBIF_CFG_DEV1_RC0_IRQ_BRIDGE_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_RC0_EXT_BRIDGE_CNTL                                                             0x0410\n#define regBIF_CFG_DEV1_RC0_EXT_BRIDGE_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_RC0_PMI_CAP_LIST                                                                0x0414\n#define regBIF_CFG_DEV1_RC0_PMI_CAP_LIST_BASE_IDX                                                       5\n#define regBIF_CFG_DEV1_RC0_PMI_CAP                                                                     0x0414\n#define regBIF_CFG_DEV1_RC0_PMI_CAP_BASE_IDX                                                            5\n#define regBIF_CFG_DEV1_RC0_PMI_STATUS_CNTL                                                             0x0415\n#define regBIF_CFG_DEV1_RC0_PMI_STATUS_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_RC0_PCIE_CAP_LIST                                                               0x0416\n#define regBIF_CFG_DEV1_RC0_PCIE_CAP_LIST_BASE_IDX                                                      5\n#define regBIF_CFG_DEV1_RC0_PCIE_CAP                                                                    0x0416\n#define regBIF_CFG_DEV1_RC0_PCIE_CAP_BASE_IDX                                                           5\n#define regBIF_CFG_DEV1_RC0_DEVICE_CAP                                                                  0x0417\n#define regBIF_CFG_DEV1_RC0_DEVICE_CAP_BASE_IDX                                                         5\n#define regBIF_CFG_DEV1_RC0_DEVICE_CNTL                                                                 0x0418\n#define regBIF_CFG_DEV1_RC0_DEVICE_CNTL_BASE_IDX                                                        5\n#define regBIF_CFG_DEV1_RC0_DEVICE_STATUS                                                               0x0418\n#define regBIF_CFG_DEV1_RC0_DEVICE_STATUS_BASE_IDX                                                      5\n#define regBIF_CFG_DEV1_RC0_LINK_CAP                                                                    0x0419\n#define regBIF_CFG_DEV1_RC0_LINK_CAP_BASE_IDX                                                           5\n#define regBIF_CFG_DEV1_RC0_LINK_CNTL                                                                   0x041a\n#define regBIF_CFG_DEV1_RC0_LINK_CNTL_BASE_IDX                                                          5\n#define regBIF_CFG_DEV1_RC0_LINK_STATUS                                                                 0x041a\n#define regBIF_CFG_DEV1_RC0_LINK_STATUS_BASE_IDX                                                        5\n#define regBIF_CFG_DEV1_RC0_SLOT_CAP                                                                    0x041b\n#define regBIF_CFG_DEV1_RC0_SLOT_CAP_BASE_IDX                                                           5\n#define regBIF_CFG_DEV1_RC0_SLOT_CNTL                                                                   0x041c\n#define regBIF_CFG_DEV1_RC0_SLOT_CNTL_BASE_IDX                                                          5\n#define regBIF_CFG_DEV1_RC0_SLOT_STATUS                                                                 0x041c\n#define regBIF_CFG_DEV1_RC0_SLOT_STATUS_BASE_IDX                                                        5\n#define regBIF_CFG_DEV1_RC0_ROOT_CNTL                                                                   0x041d\n#define regBIF_CFG_DEV1_RC0_ROOT_CNTL_BASE_IDX                                                          5\n#define regBIF_CFG_DEV1_RC0_ROOT_CAP                                                                    0x041d\n#define regBIF_CFG_DEV1_RC0_ROOT_CAP_BASE_IDX                                                           5\n#define regBIF_CFG_DEV1_RC0_ROOT_STATUS                                                                 0x041e\n#define regBIF_CFG_DEV1_RC0_ROOT_STATUS_BASE_IDX                                                        5\n#define regBIF_CFG_DEV1_RC0_DEVICE_CAP2                                                                 0x041f\n#define regBIF_CFG_DEV1_RC0_DEVICE_CAP2_BASE_IDX                                                        5\n#define regBIF_CFG_DEV1_RC0_DEVICE_CNTL2                                                                0x0420\n#define regBIF_CFG_DEV1_RC0_DEVICE_CNTL2_BASE_IDX                                                       5\n#define regBIF_CFG_DEV1_RC0_DEVICE_STATUS2                                                              0x0420\n#define regBIF_CFG_DEV1_RC0_DEVICE_STATUS2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_RC0_LINK_CAP2                                                                   0x0421\n#define regBIF_CFG_DEV1_RC0_LINK_CAP2_BASE_IDX                                                          5\n#define regBIF_CFG_DEV1_RC0_LINK_CNTL2                                                                  0x0422\n#define regBIF_CFG_DEV1_RC0_LINK_CNTL2_BASE_IDX                                                         5\n#define regBIF_CFG_DEV1_RC0_LINK_STATUS2                                                                0x0422\n#define regBIF_CFG_DEV1_RC0_LINK_STATUS2_BASE_IDX                                                       5\n#define regBIF_CFG_DEV1_RC0_SLOT_CAP2                                                                   0x0423\n#define regBIF_CFG_DEV1_RC0_SLOT_CAP2_BASE_IDX                                                          5\n#define regBIF_CFG_DEV1_RC0_SLOT_CNTL2                                                                  0x0424\n#define regBIF_CFG_DEV1_RC0_SLOT_CNTL2_BASE_IDX                                                         5\n#define regBIF_CFG_DEV1_RC0_SLOT_STATUS2                                                                0x0424\n#define regBIF_CFG_DEV1_RC0_SLOT_STATUS2_BASE_IDX                                                       5\n#define regBIF_CFG_DEV1_RC0_MSI_CAP_LIST                                                                0x0428\n#define regBIF_CFG_DEV1_RC0_MSI_CAP_LIST_BASE_IDX                                                       5\n#define regBIF_CFG_DEV1_RC0_MSI_MSG_CNTL                                                                0x0428\n#define regBIF_CFG_DEV1_RC0_MSI_MSG_CNTL_BASE_IDX                                                       5\n#define regBIF_CFG_DEV1_RC0_MSI_MSG_ADDR_LO                                                             0x0429\n#define regBIF_CFG_DEV1_RC0_MSI_MSG_ADDR_LO_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_RC0_MSI_MSG_ADDR_HI                                                             0x042a\n#define regBIF_CFG_DEV1_RC0_MSI_MSG_ADDR_HI_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_RC0_MSI_MSG_DATA                                                                0x042a\n#define regBIF_CFG_DEV1_RC0_MSI_MSG_DATA_BASE_IDX                                                       5\n#define regBIF_CFG_DEV1_RC0_MSI_EXT_MSG_DATA                                                            0x042a\n#define regBIF_CFG_DEV1_RC0_MSI_EXT_MSG_DATA_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_RC0_MSI_MSG_DATA_64                                                             0x042b\n#define regBIF_CFG_DEV1_RC0_MSI_MSG_DATA_64_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_RC0_MSI_EXT_MSG_DATA_64                                                         0x042b\n#define regBIF_CFG_DEV1_RC0_MSI_EXT_MSG_DATA_64_BASE_IDX                                                5\n#define regBIF_CFG_DEV1_RC0_SSID_CAP_LIST                                                               0x0430\n#define regBIF_CFG_DEV1_RC0_SSID_CAP_LIST_BASE_IDX                                                      5\n#define regBIF_CFG_DEV1_RC0_SSID_CAP                                                                    0x0431\n#define regBIF_CFG_DEV1_RC0_SSID_CAP_BASE_IDX                                                           5\n#define regBIF_CFG_DEV1_RC0_MSI_MAP_CAP_LIST                                                            0x0432\n#define regBIF_CFG_DEV1_RC0_MSI_MAP_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_RC0_MSI_MAP_CAP                                                                 0x0432\n#define regBIF_CFG_DEV1_RC0_MSI_MAP_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV1_RC0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                           0x0440\n#define regBIF_CFG_DEV1_RC0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                                  5\n#define regBIF_CFG_DEV1_RC0_PCIE_VENDOR_SPECIFIC_HDR                                                    0x0441\n#define regBIF_CFG_DEV1_RC0_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_RC0_PCIE_VENDOR_SPECIFIC1                                                       0x0442\n#define regBIF_CFG_DEV1_RC0_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                              5\n#define regBIF_CFG_DEV1_RC0_PCIE_VENDOR_SPECIFIC2                                                       0x0443\n#define regBIF_CFG_DEV1_RC0_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                              5\n#define regBIF_CFG_DEV1_RC0_PCIE_VC_ENH_CAP_LIST                                                        0x0444\n#define regBIF_CFG_DEV1_RC0_PCIE_VC_ENH_CAP_LIST_BASE_IDX                                               5\n#define regBIF_CFG_DEV1_RC0_PCIE_PORT_VC_CAP_REG1                                                       0x0445\n#define regBIF_CFG_DEV1_RC0_PCIE_PORT_VC_CAP_REG1_BASE_IDX                                              5\n#define regBIF_CFG_DEV1_RC0_PCIE_PORT_VC_CAP_REG2                                                       0x0446\n#define regBIF_CFG_DEV1_RC0_PCIE_PORT_VC_CAP_REG2_BASE_IDX                                              5\n#define regBIF_CFG_DEV1_RC0_PCIE_PORT_VC_CNTL                                                           0x0447\n#define regBIF_CFG_DEV1_RC0_PCIE_PORT_VC_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV1_RC0_PCIE_PORT_VC_STATUS                                                         0x0447\n#define regBIF_CFG_DEV1_RC0_PCIE_PORT_VC_STATUS_BASE_IDX                                                5\n#define regBIF_CFG_DEV1_RC0_PCIE_VC0_RESOURCE_CAP                                                       0x0448\n#define regBIF_CFG_DEV1_RC0_PCIE_VC0_RESOURCE_CAP_BASE_IDX                                              5\n#define regBIF_CFG_DEV1_RC0_PCIE_VC0_RESOURCE_CNTL                                                      0x0449\n#define regBIF_CFG_DEV1_RC0_PCIE_VC0_RESOURCE_CNTL_BASE_IDX                                             5\n#define regBIF_CFG_DEV1_RC0_PCIE_VC0_RESOURCE_STATUS                                                    0x044a\n#define regBIF_CFG_DEV1_RC0_PCIE_VC0_RESOURCE_STATUS_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_RC0_PCIE_VC1_RESOURCE_CAP                                                       0x044b\n#define regBIF_CFG_DEV1_RC0_PCIE_VC1_RESOURCE_CAP_BASE_IDX                                              5\n#define regBIF_CFG_DEV1_RC0_PCIE_VC1_RESOURCE_CNTL                                                      0x044c\n#define regBIF_CFG_DEV1_RC0_PCIE_VC1_RESOURCE_CNTL_BASE_IDX                                             5\n#define regBIF_CFG_DEV1_RC0_PCIE_VC1_RESOURCE_STATUS                                                    0x044d\n#define regBIF_CFG_DEV1_RC0_PCIE_VC1_RESOURCE_STATUS_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_RC0_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                            0x0450\n#define regBIF_CFG_DEV1_RC0_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_RC0_PCIE_DEV_SERIAL_NUM_DW1                                                     0x0451\n#define regBIF_CFG_DEV1_RC0_PCIE_DEV_SERIAL_NUM_DW1_BASE_IDX                                            5\n#define regBIF_CFG_DEV1_RC0_PCIE_DEV_SERIAL_NUM_DW2                                                     0x0452\n#define regBIF_CFG_DEV1_RC0_PCIE_DEV_SERIAL_NUM_DW2_BASE_IDX                                            5\n#define regBIF_CFG_DEV1_RC0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                               0x0454\n#define regBIF_CFG_DEV1_RC0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_RC0_PCIE_UNCORR_ERR_STATUS                                                      0x0455\n#define regBIF_CFG_DEV1_RC0_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                             5\n#define regBIF_CFG_DEV1_RC0_PCIE_UNCORR_ERR_MASK                                                        0x0456\n#define regBIF_CFG_DEV1_RC0_PCIE_UNCORR_ERR_MASK_BASE_IDX                                               5\n#define regBIF_CFG_DEV1_RC0_PCIE_UNCORR_ERR_SEVERITY                                                    0x0457\n#define regBIF_CFG_DEV1_RC0_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_RC0_PCIE_CORR_ERR_STATUS                                                        0x0458\n#define regBIF_CFG_DEV1_RC0_PCIE_CORR_ERR_STATUS_BASE_IDX                                               5\n#define regBIF_CFG_DEV1_RC0_PCIE_CORR_ERR_MASK                                                          0x0459\n#define regBIF_CFG_DEV1_RC0_PCIE_CORR_ERR_MASK_BASE_IDX                                                 5\n#define regBIF_CFG_DEV1_RC0_PCIE_ADV_ERR_CAP_CNTL                                                       0x045a\n#define regBIF_CFG_DEV1_RC0_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                              5\n#define regBIF_CFG_DEV1_RC0_PCIE_HDR_LOG0                                                               0x045b\n#define regBIF_CFG_DEV1_RC0_PCIE_HDR_LOG0_BASE_IDX                                                      5\n#define regBIF_CFG_DEV1_RC0_PCIE_HDR_LOG1                                                               0x045c\n#define regBIF_CFG_DEV1_RC0_PCIE_HDR_LOG1_BASE_IDX                                                      5\n#define regBIF_CFG_DEV1_RC0_PCIE_HDR_LOG2                                                               0x045d\n#define regBIF_CFG_DEV1_RC0_PCIE_HDR_LOG2_BASE_IDX                                                      5\n#define regBIF_CFG_DEV1_RC0_PCIE_HDR_LOG3                                                               0x045e\n#define regBIF_CFG_DEV1_RC0_PCIE_HDR_LOG3_BASE_IDX                                                      5\n#define regBIF_CFG_DEV1_RC0_PCIE_ROOT_ERR_CMD                                                           0x045f\n#define regBIF_CFG_DEV1_RC0_PCIE_ROOT_ERR_CMD_BASE_IDX                                                  5\n#define regBIF_CFG_DEV1_RC0_PCIE_ROOT_ERR_STATUS                                                        0x0460\n#define regBIF_CFG_DEV1_RC0_PCIE_ROOT_ERR_STATUS_BASE_IDX                                               5\n#define regBIF_CFG_DEV1_RC0_PCIE_ERR_SRC_ID                                                             0x0461\n#define regBIF_CFG_DEV1_RC0_PCIE_ERR_SRC_ID_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_RC0_PCIE_TLP_PREFIX_LOG0                                                        0x0462\n#define regBIF_CFG_DEV1_RC0_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                               5\n#define regBIF_CFG_DEV1_RC0_PCIE_TLP_PREFIX_LOG1                                                        0x0463\n#define regBIF_CFG_DEV1_RC0_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                               5\n#define regBIF_CFG_DEV1_RC0_PCIE_TLP_PREFIX_LOG2                                                        0x0464\n#define regBIF_CFG_DEV1_RC0_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                               5\n#define regBIF_CFG_DEV1_RC0_PCIE_TLP_PREFIX_LOG3                                                        0x0465\n#define regBIF_CFG_DEV1_RC0_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                               5\n#define regBIF_CFG_DEV1_RC0_PCIE_SECONDARY_ENH_CAP_LIST                                                 0x049c\n#define regBIF_CFG_DEV1_RC0_PCIE_SECONDARY_ENH_CAP_LIST_BASE_IDX                                        5\n#define regBIF_CFG_DEV1_RC0_PCIE_LINK_CNTL3                                                             0x049d\n#define regBIF_CFG_DEV1_RC0_PCIE_LINK_CNTL3_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_RC0_PCIE_LANE_ERROR_STATUS                                                      0x049e\n#define regBIF_CFG_DEV1_RC0_PCIE_LANE_ERROR_STATUS_BASE_IDX                                             5\n#define regBIF_CFG_DEV1_RC0_PCIE_LANE_0_EQUALIZATION_CNTL                                               0x049f\n#define regBIF_CFG_DEV1_RC0_PCIE_LANE_0_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_RC0_PCIE_LANE_1_EQUALIZATION_CNTL                                               0x049f\n#define regBIF_CFG_DEV1_RC0_PCIE_LANE_1_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_RC0_PCIE_LANE_2_EQUALIZATION_CNTL                                               0x04a0\n#define regBIF_CFG_DEV1_RC0_PCIE_LANE_2_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_RC0_PCIE_LANE_3_EQUALIZATION_CNTL                                               0x04a0\n#define regBIF_CFG_DEV1_RC0_PCIE_LANE_3_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_RC0_PCIE_LANE_4_EQUALIZATION_CNTL                                               0x04a1\n#define regBIF_CFG_DEV1_RC0_PCIE_LANE_4_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_RC0_PCIE_LANE_5_EQUALIZATION_CNTL                                               0x04a1\n#define regBIF_CFG_DEV1_RC0_PCIE_LANE_5_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_RC0_PCIE_LANE_6_EQUALIZATION_CNTL                                               0x04a2\n#define regBIF_CFG_DEV1_RC0_PCIE_LANE_6_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_RC0_PCIE_LANE_7_EQUALIZATION_CNTL                                               0x04a2\n#define regBIF_CFG_DEV1_RC0_PCIE_LANE_7_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_RC0_PCIE_LANE_8_EQUALIZATION_CNTL                                               0x04a3\n#define regBIF_CFG_DEV1_RC0_PCIE_LANE_8_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_RC0_PCIE_LANE_9_EQUALIZATION_CNTL                                               0x04a3\n#define regBIF_CFG_DEV1_RC0_PCIE_LANE_9_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_RC0_PCIE_LANE_10_EQUALIZATION_CNTL                                              0x04a4\n#define regBIF_CFG_DEV1_RC0_PCIE_LANE_10_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV1_RC0_PCIE_LANE_11_EQUALIZATION_CNTL                                              0x04a4\n#define regBIF_CFG_DEV1_RC0_PCIE_LANE_11_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV1_RC0_PCIE_LANE_12_EQUALIZATION_CNTL                                              0x04a5\n#define regBIF_CFG_DEV1_RC0_PCIE_LANE_12_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV1_RC0_PCIE_LANE_13_EQUALIZATION_CNTL                                              0x04a5\n#define regBIF_CFG_DEV1_RC0_PCIE_LANE_13_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV1_RC0_PCIE_LANE_14_EQUALIZATION_CNTL                                              0x04a6\n#define regBIF_CFG_DEV1_RC0_PCIE_LANE_14_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV1_RC0_PCIE_LANE_15_EQUALIZATION_CNTL                                              0x04a6\n#define regBIF_CFG_DEV1_RC0_PCIE_LANE_15_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV1_RC0_PCIE_ACS_ENH_CAP_LIST                                                       0x04a8\n#define regBIF_CFG_DEV1_RC0_PCIE_ACS_ENH_CAP_LIST_BASE_IDX                                              5\n#define regBIF_CFG_DEV1_RC0_PCIE_ACS_CAP                                                                0x04a9\n#define regBIF_CFG_DEV1_RC0_PCIE_ACS_CAP_BASE_IDX                                                       5\n#define regBIF_CFG_DEV1_RC0_PCIE_ACS_CNTL                                                               0x04a9\n#define regBIF_CFG_DEV1_RC0_PCIE_ACS_CNTL_BASE_IDX                                                      5\n#define regBIF_CFG_DEV1_RC0_PCIE_DLF_ENH_CAP_LIST                                                       0x0500\n#define regBIF_CFG_DEV1_RC0_PCIE_DLF_ENH_CAP_LIST_BASE_IDX                                              5\n#define regBIF_CFG_DEV1_RC0_DATA_LINK_FEATURE_CAP                                                       0x0501\n#define regBIF_CFG_DEV1_RC0_DATA_LINK_FEATURE_CAP_BASE_IDX                                              5\n#define regBIF_CFG_DEV1_RC0_DATA_LINK_FEATURE_STATUS                                                    0x0502\n#define regBIF_CFG_DEV1_RC0_DATA_LINK_FEATURE_STATUS_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_RC0_PCIE_PHY_16GT_ENH_CAP_LIST                                                  0x0504\n#define regBIF_CFG_DEV1_RC0_PCIE_PHY_16GT_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIF_CFG_DEV1_RC0_LINK_CAP_16GT                                                               0x0505\n#define regBIF_CFG_DEV1_RC0_LINK_CAP_16GT_BASE_IDX                                                      5\n#define regBIF_CFG_DEV1_RC0_LINK_CNTL_16GT                                                              0x0506\n#define regBIF_CFG_DEV1_RC0_LINK_CNTL_16GT_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_RC0_LINK_STATUS_16GT                                                            0x0507\n#define regBIF_CFG_DEV1_RC0_LINK_STATUS_16GT_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_RC0_LOCAL_PARITY_MISMATCH_STATUS_16GT                                           0x0508\n#define regBIF_CFG_DEV1_RC0_LOCAL_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV1_RC0_RTM1_PARITY_MISMATCH_STATUS_16GT                                            0x0509\n#define regBIF_CFG_DEV1_RC0_RTM1_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_RC0_RTM2_PARITY_MISMATCH_STATUS_16GT                                            0x050a\n#define regBIF_CFG_DEV1_RC0_RTM2_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_RC0_LANE_0_EQUALIZATION_CNTL_16GT                                               0x050c\n#define regBIF_CFG_DEV1_RC0_LANE_0_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_RC0_LANE_1_EQUALIZATION_CNTL_16GT                                               0x050c\n#define regBIF_CFG_DEV1_RC0_LANE_1_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_RC0_LANE_2_EQUALIZATION_CNTL_16GT                                               0x050c\n#define regBIF_CFG_DEV1_RC0_LANE_2_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_RC0_LANE_3_EQUALIZATION_CNTL_16GT                                               0x050c\n#define regBIF_CFG_DEV1_RC0_LANE_3_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_RC0_LANE_4_EQUALIZATION_CNTL_16GT                                               0x050d\n#define regBIF_CFG_DEV1_RC0_LANE_4_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_RC0_LANE_5_EQUALIZATION_CNTL_16GT                                               0x050d\n#define regBIF_CFG_DEV1_RC0_LANE_5_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_RC0_LANE_6_EQUALIZATION_CNTL_16GT                                               0x050d\n#define regBIF_CFG_DEV1_RC0_LANE_6_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_RC0_LANE_7_EQUALIZATION_CNTL_16GT                                               0x050d\n#define regBIF_CFG_DEV1_RC0_LANE_7_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_RC0_LANE_8_EQUALIZATION_CNTL_16GT                                               0x050e\n#define regBIF_CFG_DEV1_RC0_LANE_8_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_RC0_LANE_9_EQUALIZATION_CNTL_16GT                                               0x050e\n#define regBIF_CFG_DEV1_RC0_LANE_9_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_RC0_LANE_10_EQUALIZATION_CNTL_16GT                                              0x050e\n#define regBIF_CFG_DEV1_RC0_LANE_10_EQUALIZATION_CNTL_16GT_BASE_IDX                                     5\n#define regBIF_CFG_DEV1_RC0_LANE_11_EQUALIZATION_CNTL_16GT                                              0x050e\n#define regBIF_CFG_DEV1_RC0_LANE_11_EQUALIZATION_CNTL_16GT_BASE_IDX                                     5\n#define regBIF_CFG_DEV1_RC0_LANE_12_EQUALIZATION_CNTL_16GT                                              0x050f\n#define regBIF_CFG_DEV1_RC0_LANE_12_EQUALIZATION_CNTL_16GT_BASE_IDX                                     5\n#define regBIF_CFG_DEV1_RC0_LANE_13_EQUALIZATION_CNTL_16GT                                              0x050f\n#define regBIF_CFG_DEV1_RC0_LANE_13_EQUALIZATION_CNTL_16GT_BASE_IDX                                     5\n#define regBIF_CFG_DEV1_RC0_LANE_14_EQUALIZATION_CNTL_16GT                                              0x050f\n#define regBIF_CFG_DEV1_RC0_LANE_14_EQUALIZATION_CNTL_16GT_BASE_IDX                                     5\n#define regBIF_CFG_DEV1_RC0_LANE_15_EQUALIZATION_CNTL_16GT                                              0x050f\n#define regBIF_CFG_DEV1_RC0_LANE_15_EQUALIZATION_CNTL_16GT_BASE_IDX                                     5\n#define regBIF_CFG_DEV1_RC0_PCIE_MARGINING_ENH_CAP_LIST                                                 0x0514\n#define regBIF_CFG_DEV1_RC0_PCIE_MARGINING_ENH_CAP_LIST_BASE_IDX                                        5\n#define regBIF_CFG_DEV1_RC0_MARGINING_PORT_CAP                                                          0x0515\n#define regBIF_CFG_DEV1_RC0_MARGINING_PORT_CAP_BASE_IDX                                                 5\n#define regBIF_CFG_DEV1_RC0_MARGINING_PORT_STATUS                                                       0x0515\n#define regBIF_CFG_DEV1_RC0_MARGINING_PORT_STATUS_BASE_IDX                                              5\n#define regBIF_CFG_DEV1_RC0_LANE_0_MARGINING_LANE_CNTL                                                  0x0516\n#define regBIF_CFG_DEV1_RC0_LANE_0_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV1_RC0_LANE_0_MARGINING_LANE_STATUS                                                0x0516\n#define regBIF_CFG_DEV1_RC0_LANE_0_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV1_RC0_LANE_1_MARGINING_LANE_CNTL                                                  0x0517\n#define regBIF_CFG_DEV1_RC0_LANE_1_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV1_RC0_LANE_1_MARGINING_LANE_STATUS                                                0x0517\n#define regBIF_CFG_DEV1_RC0_LANE_1_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV1_RC0_LANE_2_MARGINING_LANE_CNTL                                                  0x0518\n#define regBIF_CFG_DEV1_RC0_LANE_2_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV1_RC0_LANE_2_MARGINING_LANE_STATUS                                                0x0518\n#define regBIF_CFG_DEV1_RC0_LANE_2_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV1_RC0_LANE_3_MARGINING_LANE_CNTL                                                  0x0519\n#define regBIF_CFG_DEV1_RC0_LANE_3_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV1_RC0_LANE_3_MARGINING_LANE_STATUS                                                0x0519\n#define regBIF_CFG_DEV1_RC0_LANE_3_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV1_RC0_LANE_4_MARGINING_LANE_CNTL                                                  0x051a\n#define regBIF_CFG_DEV1_RC0_LANE_4_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV1_RC0_LANE_4_MARGINING_LANE_STATUS                                                0x051a\n#define regBIF_CFG_DEV1_RC0_LANE_4_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV1_RC0_LANE_5_MARGINING_LANE_CNTL                                                  0x051b\n#define regBIF_CFG_DEV1_RC0_LANE_5_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV1_RC0_LANE_5_MARGINING_LANE_STATUS                                                0x051b\n#define regBIF_CFG_DEV1_RC0_LANE_5_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV1_RC0_LANE_6_MARGINING_LANE_CNTL                                                  0x051c\n#define regBIF_CFG_DEV1_RC0_LANE_6_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV1_RC0_LANE_6_MARGINING_LANE_STATUS                                                0x051c\n#define regBIF_CFG_DEV1_RC0_LANE_6_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV1_RC0_LANE_7_MARGINING_LANE_CNTL                                                  0x051d\n#define regBIF_CFG_DEV1_RC0_LANE_7_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV1_RC0_LANE_7_MARGINING_LANE_STATUS                                                0x051d\n#define regBIF_CFG_DEV1_RC0_LANE_7_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV1_RC0_LANE_8_MARGINING_LANE_CNTL                                                  0x051e\n#define regBIF_CFG_DEV1_RC0_LANE_8_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV1_RC0_LANE_8_MARGINING_LANE_STATUS                                                0x051e\n#define regBIF_CFG_DEV1_RC0_LANE_8_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV1_RC0_LANE_9_MARGINING_LANE_CNTL                                                  0x051f\n#define regBIF_CFG_DEV1_RC0_LANE_9_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV1_RC0_LANE_9_MARGINING_LANE_STATUS                                                0x051f\n#define regBIF_CFG_DEV1_RC0_LANE_9_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV1_RC0_LANE_10_MARGINING_LANE_CNTL                                                 0x0520\n#define regBIF_CFG_DEV1_RC0_LANE_10_MARGINING_LANE_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV1_RC0_LANE_10_MARGINING_LANE_STATUS                                               0x0520\n#define regBIF_CFG_DEV1_RC0_LANE_10_MARGINING_LANE_STATUS_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_RC0_LANE_11_MARGINING_LANE_CNTL                                                 0x0521\n#define regBIF_CFG_DEV1_RC0_LANE_11_MARGINING_LANE_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV1_RC0_LANE_11_MARGINING_LANE_STATUS                                               0x0521\n#define regBIF_CFG_DEV1_RC0_LANE_11_MARGINING_LANE_STATUS_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_RC0_LANE_12_MARGINING_LANE_CNTL                                                 0x0522\n#define regBIF_CFG_DEV1_RC0_LANE_12_MARGINING_LANE_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV1_RC0_LANE_12_MARGINING_LANE_STATUS                                               0x0522\n#define regBIF_CFG_DEV1_RC0_LANE_12_MARGINING_LANE_STATUS_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_RC0_LANE_13_MARGINING_LANE_CNTL                                                 0x0523\n#define regBIF_CFG_DEV1_RC0_LANE_13_MARGINING_LANE_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV1_RC0_LANE_13_MARGINING_LANE_STATUS                                               0x0523\n#define regBIF_CFG_DEV1_RC0_LANE_13_MARGINING_LANE_STATUS_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_RC0_LANE_14_MARGINING_LANE_CNTL                                                 0x0524\n#define regBIF_CFG_DEV1_RC0_LANE_14_MARGINING_LANE_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV1_RC0_LANE_14_MARGINING_LANE_STATUS                                               0x0524\n#define regBIF_CFG_DEV1_RC0_LANE_14_MARGINING_LANE_STATUS_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_RC0_LANE_15_MARGINING_LANE_CNTL                                                 0x0525\n#define regBIF_CFG_DEV1_RC0_LANE_15_MARGINING_LANE_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV1_RC0_LANE_15_MARGINING_LANE_STATUS                                               0x0525\n#define regBIF_CFG_DEV1_RC0_LANE_15_MARGINING_LANE_STATUS_BASE_IDX                                      5\n\n\n\n\n#define regBIF_CFG_DEV2_RC0_VENDOR_ID                                                                   0x0800\n#define regBIF_CFG_DEV2_RC0_VENDOR_ID_BASE_IDX                                                          5\n#define regBIF_CFG_DEV2_RC0_DEVICE_ID                                                                   0x0800\n#define regBIF_CFG_DEV2_RC0_DEVICE_ID_BASE_IDX                                                          5\n#define regBIF_CFG_DEV2_RC0_COMMAND                                                                     0x0801\n#define regBIF_CFG_DEV2_RC0_COMMAND_BASE_IDX                                                            5\n#define regBIF_CFG_DEV2_RC0_STATUS                                                                      0x0801\n#define regBIF_CFG_DEV2_RC0_STATUS_BASE_IDX                                                             5\n#define regBIF_CFG_DEV2_RC0_REVISION_ID                                                                 0x0802\n#define regBIF_CFG_DEV2_RC0_REVISION_ID_BASE_IDX                                                        5\n#define regBIF_CFG_DEV2_RC0_PROG_INTERFACE                                                              0x0802\n#define regBIF_CFG_DEV2_RC0_PROG_INTERFACE_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_RC0_SUB_CLASS                                                                   0x0802\n#define regBIF_CFG_DEV2_RC0_SUB_CLASS_BASE_IDX                                                          5\n#define regBIF_CFG_DEV2_RC0_BASE_CLASS                                                                  0x0802\n#define regBIF_CFG_DEV2_RC0_BASE_CLASS_BASE_IDX                                                         5\n#define regBIF_CFG_DEV2_RC0_CACHE_LINE                                                                  0x0803\n#define regBIF_CFG_DEV2_RC0_CACHE_LINE_BASE_IDX                                                         5\n#define regBIF_CFG_DEV2_RC0_LATENCY                                                                     0x0803\n#define regBIF_CFG_DEV2_RC0_LATENCY_BASE_IDX                                                            5\n#define regBIF_CFG_DEV2_RC0_HEADER                                                                      0x0803\n#define regBIF_CFG_DEV2_RC0_HEADER_BASE_IDX                                                             5\n#define regBIF_CFG_DEV2_RC0_BIST                                                                        0x0803\n#define regBIF_CFG_DEV2_RC0_BIST_BASE_IDX                                                               5\n#define regBIF_CFG_DEV2_RC0_BASE_ADDR_1                                                                 0x0804\n#define regBIF_CFG_DEV2_RC0_BASE_ADDR_1_BASE_IDX                                                        5\n#define regBIF_CFG_DEV2_RC0_BASE_ADDR_2                                                                 0x0805\n#define regBIF_CFG_DEV2_RC0_BASE_ADDR_2_BASE_IDX                                                        5\n#define regBIF_CFG_DEV2_RC0_SUB_BUS_NUMBER_LATENCY                                                      0x0806\n#define regBIF_CFG_DEV2_RC0_SUB_BUS_NUMBER_LATENCY_BASE_IDX                                             5\n#define regBIF_CFG_DEV2_RC0_IO_BASE_LIMIT                                                               0x0807\n#define regBIF_CFG_DEV2_RC0_IO_BASE_LIMIT_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_RC0_SECONDARY_STATUS                                                            0x0807\n#define regBIF_CFG_DEV2_RC0_SECONDARY_STATUS_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_RC0_MEM_BASE_LIMIT                                                              0x0808\n#define regBIF_CFG_DEV2_RC0_MEM_BASE_LIMIT_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_RC0_PREF_BASE_LIMIT                                                             0x0809\n#define regBIF_CFG_DEV2_RC0_PREF_BASE_LIMIT_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_RC0_PREF_BASE_UPPER                                                             0x080a\n#define regBIF_CFG_DEV2_RC0_PREF_BASE_UPPER_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_RC0_PREF_LIMIT_UPPER                                                            0x080b\n#define regBIF_CFG_DEV2_RC0_PREF_LIMIT_UPPER_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_RC0_IO_BASE_LIMIT_HI                                                            0x080c\n#define regBIF_CFG_DEV2_RC0_IO_BASE_LIMIT_HI_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_RC0_CAP_PTR                                                                     0x080d\n#define regBIF_CFG_DEV2_RC0_CAP_PTR_BASE_IDX                                                            5\n#define regBIF_CFG_DEV2_RC0_ROM_BASE_ADDR                                                               0x080e\n#define regBIF_CFG_DEV2_RC0_ROM_BASE_ADDR_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_RC0_INTERRUPT_LINE                                                              0x080f\n#define regBIF_CFG_DEV2_RC0_INTERRUPT_LINE_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_RC0_INTERRUPT_PIN                                                               0x080f\n#define regBIF_CFG_DEV2_RC0_INTERRUPT_PIN_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_RC0_IRQ_BRIDGE_CNTL                                                             0x080f\n#define regBIF_CFG_DEV2_RC0_IRQ_BRIDGE_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_RC0_EXT_BRIDGE_CNTL                                                             0x0810\n#define regBIF_CFG_DEV2_RC0_EXT_BRIDGE_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_RC0_PMI_CAP_LIST                                                                0x0814\n#define regBIF_CFG_DEV2_RC0_PMI_CAP_LIST_BASE_IDX                                                       5\n#define regBIF_CFG_DEV2_RC0_PMI_CAP                                                                     0x0814\n#define regBIF_CFG_DEV2_RC0_PMI_CAP_BASE_IDX                                                            5\n#define regBIF_CFG_DEV2_RC0_PMI_STATUS_CNTL                                                             0x0815\n#define regBIF_CFG_DEV2_RC0_PMI_STATUS_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_RC0_PCIE_CAP_LIST                                                               0x0816\n#define regBIF_CFG_DEV2_RC0_PCIE_CAP_LIST_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_RC0_PCIE_CAP                                                                    0x0816\n#define regBIF_CFG_DEV2_RC0_PCIE_CAP_BASE_IDX                                                           5\n#define regBIF_CFG_DEV2_RC0_DEVICE_CAP                                                                  0x0817\n#define regBIF_CFG_DEV2_RC0_DEVICE_CAP_BASE_IDX                                                         5\n#define regBIF_CFG_DEV2_RC0_DEVICE_CNTL                                                                 0x0818\n#define regBIF_CFG_DEV2_RC0_DEVICE_CNTL_BASE_IDX                                                        5\n#define regBIF_CFG_DEV2_RC0_DEVICE_STATUS                                                               0x0818\n#define regBIF_CFG_DEV2_RC0_DEVICE_STATUS_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_RC0_LINK_CAP                                                                    0x0819\n#define regBIF_CFG_DEV2_RC0_LINK_CAP_BASE_IDX                                                           5\n#define regBIF_CFG_DEV2_RC0_LINK_CNTL                                                                   0x081a\n#define regBIF_CFG_DEV2_RC0_LINK_CNTL_BASE_IDX                                                          5\n#define regBIF_CFG_DEV2_RC0_LINK_STATUS                                                                 0x081a\n#define regBIF_CFG_DEV2_RC0_LINK_STATUS_BASE_IDX                                                        5\n#define regBIF_CFG_DEV2_RC0_SLOT_CAP                                                                    0x081b\n#define regBIF_CFG_DEV2_RC0_SLOT_CAP_BASE_IDX                                                           5\n#define regBIF_CFG_DEV2_RC0_SLOT_CNTL                                                                   0x081c\n#define regBIF_CFG_DEV2_RC0_SLOT_CNTL_BASE_IDX                                                          5\n#define regBIF_CFG_DEV2_RC0_SLOT_STATUS                                                                 0x081c\n#define regBIF_CFG_DEV2_RC0_SLOT_STATUS_BASE_IDX                                                        5\n#define regBIF_CFG_DEV2_RC0_ROOT_CNTL                                                                   0x081d\n#define regBIF_CFG_DEV2_RC0_ROOT_CNTL_BASE_IDX                                                          5\n#define regBIF_CFG_DEV2_RC0_ROOT_CAP                                                                    0x081d\n#define regBIF_CFG_DEV2_RC0_ROOT_CAP_BASE_IDX                                                           5\n#define regBIF_CFG_DEV2_RC0_ROOT_STATUS                                                                 0x081e\n#define regBIF_CFG_DEV2_RC0_ROOT_STATUS_BASE_IDX                                                        5\n#define regBIF_CFG_DEV2_RC0_DEVICE_CAP2                                                                 0x081f\n#define regBIF_CFG_DEV2_RC0_DEVICE_CAP2_BASE_IDX                                                        5\n#define regBIF_CFG_DEV2_RC0_DEVICE_CNTL2                                                                0x0820\n#define regBIF_CFG_DEV2_RC0_DEVICE_CNTL2_BASE_IDX                                                       5\n#define regBIF_CFG_DEV2_RC0_DEVICE_STATUS2                                                              0x0820\n#define regBIF_CFG_DEV2_RC0_DEVICE_STATUS2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_RC0_LINK_CAP2                                                                   0x0821\n#define regBIF_CFG_DEV2_RC0_LINK_CAP2_BASE_IDX                                                          5\n#define regBIF_CFG_DEV2_RC0_LINK_CNTL2                                                                  0x0822\n#define regBIF_CFG_DEV2_RC0_LINK_CNTL2_BASE_IDX                                                         5\n#define regBIF_CFG_DEV2_RC0_LINK_STATUS2                                                                0x0822\n#define regBIF_CFG_DEV2_RC0_LINK_STATUS2_BASE_IDX                                                       5\n#define regBIF_CFG_DEV2_RC0_SLOT_CAP2                                                                   0x0823\n#define regBIF_CFG_DEV2_RC0_SLOT_CAP2_BASE_IDX                                                          5\n#define regBIF_CFG_DEV2_RC0_SLOT_CNTL2                                                                  0x0824\n#define regBIF_CFG_DEV2_RC0_SLOT_CNTL2_BASE_IDX                                                         5\n#define regBIF_CFG_DEV2_RC0_SLOT_STATUS2                                                                0x0824\n#define regBIF_CFG_DEV2_RC0_SLOT_STATUS2_BASE_IDX                                                       5\n#define regBIF_CFG_DEV2_RC0_MSI_CAP_LIST                                                                0x0828\n#define regBIF_CFG_DEV2_RC0_MSI_CAP_LIST_BASE_IDX                                                       5\n#define regBIF_CFG_DEV2_RC0_MSI_MSG_CNTL                                                                0x0828\n#define regBIF_CFG_DEV2_RC0_MSI_MSG_CNTL_BASE_IDX                                                       5\n#define regBIF_CFG_DEV2_RC0_MSI_MSG_ADDR_LO                                                             0x0829\n#define regBIF_CFG_DEV2_RC0_MSI_MSG_ADDR_LO_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_RC0_MSI_MSG_ADDR_HI                                                             0x082a\n#define regBIF_CFG_DEV2_RC0_MSI_MSG_ADDR_HI_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_RC0_MSI_MSG_DATA                                                                0x082a\n#define regBIF_CFG_DEV2_RC0_MSI_MSG_DATA_BASE_IDX                                                       5\n#define regBIF_CFG_DEV2_RC0_MSI_EXT_MSG_DATA                                                            0x082a\n#define regBIF_CFG_DEV2_RC0_MSI_EXT_MSG_DATA_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_RC0_MSI_MSG_DATA_64                                                             0x082b\n#define regBIF_CFG_DEV2_RC0_MSI_MSG_DATA_64_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_RC0_MSI_EXT_MSG_DATA_64                                                         0x082b\n#define regBIF_CFG_DEV2_RC0_MSI_EXT_MSG_DATA_64_BASE_IDX                                                5\n#define regBIF_CFG_DEV2_RC0_SSID_CAP_LIST                                                               0x0830\n#define regBIF_CFG_DEV2_RC0_SSID_CAP_LIST_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_RC0_SSID_CAP                                                                    0x0831\n#define regBIF_CFG_DEV2_RC0_SSID_CAP_BASE_IDX                                                           5\n#define regBIF_CFG_DEV2_RC0_MSI_MAP_CAP_LIST                                                            0x0832\n#define regBIF_CFG_DEV2_RC0_MSI_MAP_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_RC0_MSI_MAP_CAP                                                                 0x0832\n#define regBIF_CFG_DEV2_RC0_MSI_MAP_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV2_RC0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                           0x0840\n#define regBIF_CFG_DEV2_RC0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                                  5\n#define regBIF_CFG_DEV2_RC0_PCIE_VENDOR_SPECIFIC_HDR                                                    0x0841\n#define regBIF_CFG_DEV2_RC0_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_RC0_PCIE_VENDOR_SPECIFIC1                                                       0x0842\n#define regBIF_CFG_DEV2_RC0_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                              5\n#define regBIF_CFG_DEV2_RC0_PCIE_VENDOR_SPECIFIC2                                                       0x0843\n#define regBIF_CFG_DEV2_RC0_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                              5\n#define regBIF_CFG_DEV2_RC0_PCIE_VC_ENH_CAP_LIST                                                        0x0844\n#define regBIF_CFG_DEV2_RC0_PCIE_VC_ENH_CAP_LIST_BASE_IDX                                               5\n#define regBIF_CFG_DEV2_RC0_PCIE_PORT_VC_CAP_REG1                                                       0x0845\n#define regBIF_CFG_DEV2_RC0_PCIE_PORT_VC_CAP_REG1_BASE_IDX                                              5\n#define regBIF_CFG_DEV2_RC0_PCIE_PORT_VC_CAP_REG2                                                       0x0846\n#define regBIF_CFG_DEV2_RC0_PCIE_PORT_VC_CAP_REG2_BASE_IDX                                              5\n#define regBIF_CFG_DEV2_RC0_PCIE_PORT_VC_CNTL                                                           0x0847\n#define regBIF_CFG_DEV2_RC0_PCIE_PORT_VC_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_RC0_PCIE_PORT_VC_STATUS                                                         0x0847\n#define regBIF_CFG_DEV2_RC0_PCIE_PORT_VC_STATUS_BASE_IDX                                                5\n#define regBIF_CFG_DEV2_RC0_PCIE_VC0_RESOURCE_CAP                                                       0x0848\n#define regBIF_CFG_DEV2_RC0_PCIE_VC0_RESOURCE_CAP_BASE_IDX                                              5\n#define regBIF_CFG_DEV2_RC0_PCIE_VC0_RESOURCE_CNTL                                                      0x0849\n#define regBIF_CFG_DEV2_RC0_PCIE_VC0_RESOURCE_CNTL_BASE_IDX                                             5\n#define regBIF_CFG_DEV2_RC0_PCIE_VC0_RESOURCE_STATUS                                                    0x084a\n#define regBIF_CFG_DEV2_RC0_PCIE_VC0_RESOURCE_STATUS_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_RC0_PCIE_VC1_RESOURCE_CAP                                                       0x084b\n#define regBIF_CFG_DEV2_RC0_PCIE_VC1_RESOURCE_CAP_BASE_IDX                                              5\n#define regBIF_CFG_DEV2_RC0_PCIE_VC1_RESOURCE_CNTL                                                      0x084c\n#define regBIF_CFG_DEV2_RC0_PCIE_VC1_RESOURCE_CNTL_BASE_IDX                                             5\n#define regBIF_CFG_DEV2_RC0_PCIE_VC1_RESOURCE_STATUS                                                    0x084d\n#define regBIF_CFG_DEV2_RC0_PCIE_VC1_RESOURCE_STATUS_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_RC0_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                            0x0850\n#define regBIF_CFG_DEV2_RC0_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_RC0_PCIE_DEV_SERIAL_NUM_DW1                                                     0x0851\n#define regBIF_CFG_DEV2_RC0_PCIE_DEV_SERIAL_NUM_DW1_BASE_IDX                                            5\n#define regBIF_CFG_DEV2_RC0_PCIE_DEV_SERIAL_NUM_DW2                                                     0x0852\n#define regBIF_CFG_DEV2_RC0_PCIE_DEV_SERIAL_NUM_DW2_BASE_IDX                                            5\n#define regBIF_CFG_DEV2_RC0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                               0x0854\n#define regBIF_CFG_DEV2_RC0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_RC0_PCIE_UNCORR_ERR_STATUS                                                      0x0855\n#define regBIF_CFG_DEV2_RC0_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                             5\n#define regBIF_CFG_DEV2_RC0_PCIE_UNCORR_ERR_MASK                                                        0x0856\n#define regBIF_CFG_DEV2_RC0_PCIE_UNCORR_ERR_MASK_BASE_IDX                                               5\n#define regBIF_CFG_DEV2_RC0_PCIE_UNCORR_ERR_SEVERITY                                                    0x0857\n#define regBIF_CFG_DEV2_RC0_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_RC0_PCIE_CORR_ERR_STATUS                                                        0x0858\n#define regBIF_CFG_DEV2_RC0_PCIE_CORR_ERR_STATUS_BASE_IDX                                               5\n#define regBIF_CFG_DEV2_RC0_PCIE_CORR_ERR_MASK                                                          0x0859\n#define regBIF_CFG_DEV2_RC0_PCIE_CORR_ERR_MASK_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_RC0_PCIE_ADV_ERR_CAP_CNTL                                                       0x085a\n#define regBIF_CFG_DEV2_RC0_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                              5\n#define regBIF_CFG_DEV2_RC0_PCIE_HDR_LOG0                                                               0x085b\n#define regBIF_CFG_DEV2_RC0_PCIE_HDR_LOG0_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_RC0_PCIE_HDR_LOG1                                                               0x085c\n#define regBIF_CFG_DEV2_RC0_PCIE_HDR_LOG1_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_RC0_PCIE_HDR_LOG2                                                               0x085d\n#define regBIF_CFG_DEV2_RC0_PCIE_HDR_LOG2_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_RC0_PCIE_HDR_LOG3                                                               0x085e\n#define regBIF_CFG_DEV2_RC0_PCIE_HDR_LOG3_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_RC0_PCIE_ROOT_ERR_CMD                                                           0x085f\n#define regBIF_CFG_DEV2_RC0_PCIE_ROOT_ERR_CMD_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_RC0_PCIE_ROOT_ERR_STATUS                                                        0x0860\n#define regBIF_CFG_DEV2_RC0_PCIE_ROOT_ERR_STATUS_BASE_IDX                                               5\n#define regBIF_CFG_DEV2_RC0_PCIE_ERR_SRC_ID                                                             0x0861\n#define regBIF_CFG_DEV2_RC0_PCIE_ERR_SRC_ID_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_RC0_PCIE_TLP_PREFIX_LOG0                                                        0x0862\n#define regBIF_CFG_DEV2_RC0_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                               5\n#define regBIF_CFG_DEV2_RC0_PCIE_TLP_PREFIX_LOG1                                                        0x0863\n#define regBIF_CFG_DEV2_RC0_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                               5\n#define regBIF_CFG_DEV2_RC0_PCIE_TLP_PREFIX_LOG2                                                        0x0864\n#define regBIF_CFG_DEV2_RC0_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                               5\n#define regBIF_CFG_DEV2_RC0_PCIE_TLP_PREFIX_LOG3                                                        0x0865\n#define regBIF_CFG_DEV2_RC0_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                               5\n#define regBIF_CFG_DEV2_RC0_PCIE_SECONDARY_ENH_CAP_LIST                                                 0x089c\n#define regBIF_CFG_DEV2_RC0_PCIE_SECONDARY_ENH_CAP_LIST_BASE_IDX                                        5\n#define regBIF_CFG_DEV2_RC0_PCIE_LINK_CNTL3                                                             0x089d\n#define regBIF_CFG_DEV2_RC0_PCIE_LINK_CNTL3_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_RC0_PCIE_LANE_ERROR_STATUS                                                      0x089e\n#define regBIF_CFG_DEV2_RC0_PCIE_LANE_ERROR_STATUS_BASE_IDX                                             5\n#define regBIF_CFG_DEV2_RC0_PCIE_LANE_0_EQUALIZATION_CNTL                                               0x089f\n#define regBIF_CFG_DEV2_RC0_PCIE_LANE_0_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_RC0_PCIE_LANE_1_EQUALIZATION_CNTL                                               0x089f\n#define regBIF_CFG_DEV2_RC0_PCIE_LANE_1_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_RC0_PCIE_LANE_2_EQUALIZATION_CNTL                                               0x08a0\n#define regBIF_CFG_DEV2_RC0_PCIE_LANE_2_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_RC0_PCIE_LANE_3_EQUALIZATION_CNTL                                               0x08a0\n#define regBIF_CFG_DEV2_RC0_PCIE_LANE_3_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_RC0_PCIE_LANE_4_EQUALIZATION_CNTL                                               0x08a1\n#define regBIF_CFG_DEV2_RC0_PCIE_LANE_4_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_RC0_PCIE_LANE_5_EQUALIZATION_CNTL                                               0x08a1\n#define regBIF_CFG_DEV2_RC0_PCIE_LANE_5_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_RC0_PCIE_LANE_6_EQUALIZATION_CNTL                                               0x08a2\n#define regBIF_CFG_DEV2_RC0_PCIE_LANE_6_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_RC0_PCIE_LANE_7_EQUALIZATION_CNTL                                               0x08a2\n#define regBIF_CFG_DEV2_RC0_PCIE_LANE_7_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_RC0_PCIE_LANE_8_EQUALIZATION_CNTL                                               0x08a3\n#define regBIF_CFG_DEV2_RC0_PCIE_LANE_8_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_RC0_PCIE_LANE_9_EQUALIZATION_CNTL                                               0x08a3\n#define regBIF_CFG_DEV2_RC0_PCIE_LANE_9_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_RC0_PCIE_LANE_10_EQUALIZATION_CNTL                                              0x08a4\n#define regBIF_CFG_DEV2_RC0_PCIE_LANE_10_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV2_RC0_PCIE_LANE_11_EQUALIZATION_CNTL                                              0x08a4\n#define regBIF_CFG_DEV2_RC0_PCIE_LANE_11_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV2_RC0_PCIE_LANE_12_EQUALIZATION_CNTL                                              0x08a5\n#define regBIF_CFG_DEV2_RC0_PCIE_LANE_12_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV2_RC0_PCIE_LANE_13_EQUALIZATION_CNTL                                              0x08a5\n#define regBIF_CFG_DEV2_RC0_PCIE_LANE_13_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV2_RC0_PCIE_LANE_14_EQUALIZATION_CNTL                                              0x08a6\n#define regBIF_CFG_DEV2_RC0_PCIE_LANE_14_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV2_RC0_PCIE_LANE_15_EQUALIZATION_CNTL                                              0x08a6\n#define regBIF_CFG_DEV2_RC0_PCIE_LANE_15_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV2_RC0_PCIE_ACS_ENH_CAP_LIST                                                       0x08a8\n#define regBIF_CFG_DEV2_RC0_PCIE_ACS_ENH_CAP_LIST_BASE_IDX                                              5\n#define regBIF_CFG_DEV2_RC0_PCIE_ACS_CAP                                                                0x08a9\n#define regBIF_CFG_DEV2_RC0_PCIE_ACS_CAP_BASE_IDX                                                       5\n#define regBIF_CFG_DEV2_RC0_PCIE_ACS_CNTL                                                               0x08a9\n#define regBIF_CFG_DEV2_RC0_PCIE_ACS_CNTL_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_RC0_PCIE_DLF_ENH_CAP_LIST                                                       0x0900\n#define regBIF_CFG_DEV2_RC0_PCIE_DLF_ENH_CAP_LIST_BASE_IDX                                              5\n#define regBIF_CFG_DEV2_RC0_DATA_LINK_FEATURE_CAP                                                       0x0901\n#define regBIF_CFG_DEV2_RC0_DATA_LINK_FEATURE_CAP_BASE_IDX                                              5\n#define regBIF_CFG_DEV2_RC0_DATA_LINK_FEATURE_STATUS                                                    0x0902\n#define regBIF_CFG_DEV2_RC0_DATA_LINK_FEATURE_STATUS_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_RC0_PCIE_PHY_16GT_ENH_CAP_LIST                                                  0x0904\n#define regBIF_CFG_DEV2_RC0_PCIE_PHY_16GT_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIF_CFG_DEV2_RC0_LINK_CAP_16GT                                                               0x0905\n#define regBIF_CFG_DEV2_RC0_LINK_CAP_16GT_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_RC0_LINK_CNTL_16GT                                                              0x0906\n#define regBIF_CFG_DEV2_RC0_LINK_CNTL_16GT_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_RC0_LINK_STATUS_16GT                                                            0x0907\n#define regBIF_CFG_DEV2_RC0_LINK_STATUS_16GT_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_RC0_LOCAL_PARITY_MISMATCH_STATUS_16GT                                           0x0908\n#define regBIF_CFG_DEV2_RC0_LOCAL_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV2_RC0_RTM1_PARITY_MISMATCH_STATUS_16GT                                            0x0909\n#define regBIF_CFG_DEV2_RC0_RTM1_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_RC0_RTM2_PARITY_MISMATCH_STATUS_16GT                                            0x090a\n#define regBIF_CFG_DEV2_RC0_RTM2_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_RC0_LANE_0_EQUALIZATION_CNTL_16GT                                               0x090c\n#define regBIF_CFG_DEV2_RC0_LANE_0_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_RC0_LANE_1_EQUALIZATION_CNTL_16GT                                               0x090c\n#define regBIF_CFG_DEV2_RC0_LANE_1_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_RC0_LANE_2_EQUALIZATION_CNTL_16GT                                               0x090c\n#define regBIF_CFG_DEV2_RC0_LANE_2_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_RC0_LANE_3_EQUALIZATION_CNTL_16GT                                               0x090c\n#define regBIF_CFG_DEV2_RC0_LANE_3_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_RC0_LANE_4_EQUALIZATION_CNTL_16GT                                               0x090d\n#define regBIF_CFG_DEV2_RC0_LANE_4_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_RC0_LANE_5_EQUALIZATION_CNTL_16GT                                               0x090d\n#define regBIF_CFG_DEV2_RC0_LANE_5_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_RC0_LANE_6_EQUALIZATION_CNTL_16GT                                               0x090d\n#define regBIF_CFG_DEV2_RC0_LANE_6_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_RC0_LANE_7_EQUALIZATION_CNTL_16GT                                               0x090d\n#define regBIF_CFG_DEV2_RC0_LANE_7_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_RC0_LANE_8_EQUALIZATION_CNTL_16GT                                               0x090e\n#define regBIF_CFG_DEV2_RC0_LANE_8_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_RC0_LANE_9_EQUALIZATION_CNTL_16GT                                               0x090e\n#define regBIF_CFG_DEV2_RC0_LANE_9_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_RC0_LANE_10_EQUALIZATION_CNTL_16GT                                              0x090e\n#define regBIF_CFG_DEV2_RC0_LANE_10_EQUALIZATION_CNTL_16GT_BASE_IDX                                     5\n#define regBIF_CFG_DEV2_RC0_LANE_11_EQUALIZATION_CNTL_16GT                                              0x090e\n#define regBIF_CFG_DEV2_RC0_LANE_11_EQUALIZATION_CNTL_16GT_BASE_IDX                                     5\n#define regBIF_CFG_DEV2_RC0_LANE_12_EQUALIZATION_CNTL_16GT                                              0x090f\n#define regBIF_CFG_DEV2_RC0_LANE_12_EQUALIZATION_CNTL_16GT_BASE_IDX                                     5\n#define regBIF_CFG_DEV2_RC0_LANE_13_EQUALIZATION_CNTL_16GT                                              0x090f\n#define regBIF_CFG_DEV2_RC0_LANE_13_EQUALIZATION_CNTL_16GT_BASE_IDX                                     5\n#define regBIF_CFG_DEV2_RC0_LANE_14_EQUALIZATION_CNTL_16GT                                              0x090f\n#define regBIF_CFG_DEV2_RC0_LANE_14_EQUALIZATION_CNTL_16GT_BASE_IDX                                     5\n#define regBIF_CFG_DEV2_RC0_LANE_15_EQUALIZATION_CNTL_16GT                                              0x090f\n#define regBIF_CFG_DEV2_RC0_LANE_15_EQUALIZATION_CNTL_16GT_BASE_IDX                                     5\n#define regBIF_CFG_DEV2_RC0_PCIE_MARGINING_ENH_CAP_LIST                                                 0x0914\n#define regBIF_CFG_DEV2_RC0_PCIE_MARGINING_ENH_CAP_LIST_BASE_IDX                                        5\n#define regBIF_CFG_DEV2_RC0_MARGINING_PORT_CAP                                                          0x0915\n#define regBIF_CFG_DEV2_RC0_MARGINING_PORT_CAP_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_RC0_MARGINING_PORT_STATUS                                                       0x0915\n#define regBIF_CFG_DEV2_RC0_MARGINING_PORT_STATUS_BASE_IDX                                              5\n#define regBIF_CFG_DEV2_RC0_LANE_0_MARGINING_LANE_CNTL                                                  0x0916\n#define regBIF_CFG_DEV2_RC0_LANE_0_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV2_RC0_LANE_0_MARGINING_LANE_STATUS                                                0x0916\n#define regBIF_CFG_DEV2_RC0_LANE_0_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV2_RC0_LANE_1_MARGINING_LANE_CNTL                                                  0x0917\n#define regBIF_CFG_DEV2_RC0_LANE_1_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV2_RC0_LANE_1_MARGINING_LANE_STATUS                                                0x0917\n#define regBIF_CFG_DEV2_RC0_LANE_1_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV2_RC0_LANE_2_MARGINING_LANE_CNTL                                                  0x0918\n#define regBIF_CFG_DEV2_RC0_LANE_2_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV2_RC0_LANE_2_MARGINING_LANE_STATUS                                                0x0918\n#define regBIF_CFG_DEV2_RC0_LANE_2_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV2_RC0_LANE_3_MARGINING_LANE_CNTL                                                  0x0919\n#define regBIF_CFG_DEV2_RC0_LANE_3_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV2_RC0_LANE_3_MARGINING_LANE_STATUS                                                0x0919\n#define regBIF_CFG_DEV2_RC0_LANE_3_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV2_RC0_LANE_4_MARGINING_LANE_CNTL                                                  0x091a\n#define regBIF_CFG_DEV2_RC0_LANE_4_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV2_RC0_LANE_4_MARGINING_LANE_STATUS                                                0x091a\n#define regBIF_CFG_DEV2_RC0_LANE_4_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV2_RC0_LANE_5_MARGINING_LANE_CNTL                                                  0x091b\n#define regBIF_CFG_DEV2_RC0_LANE_5_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV2_RC0_LANE_5_MARGINING_LANE_STATUS                                                0x091b\n#define regBIF_CFG_DEV2_RC0_LANE_5_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV2_RC0_LANE_6_MARGINING_LANE_CNTL                                                  0x091c\n#define regBIF_CFG_DEV2_RC0_LANE_6_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV2_RC0_LANE_6_MARGINING_LANE_STATUS                                                0x091c\n#define regBIF_CFG_DEV2_RC0_LANE_6_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV2_RC0_LANE_7_MARGINING_LANE_CNTL                                                  0x091d\n#define regBIF_CFG_DEV2_RC0_LANE_7_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV2_RC0_LANE_7_MARGINING_LANE_STATUS                                                0x091d\n#define regBIF_CFG_DEV2_RC0_LANE_7_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV2_RC0_LANE_8_MARGINING_LANE_CNTL                                                  0x091e\n#define regBIF_CFG_DEV2_RC0_LANE_8_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV2_RC0_LANE_8_MARGINING_LANE_STATUS                                                0x091e\n#define regBIF_CFG_DEV2_RC0_LANE_8_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV2_RC0_LANE_9_MARGINING_LANE_CNTL                                                  0x091f\n#define regBIF_CFG_DEV2_RC0_LANE_9_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV2_RC0_LANE_9_MARGINING_LANE_STATUS                                                0x091f\n#define regBIF_CFG_DEV2_RC0_LANE_9_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV2_RC0_LANE_10_MARGINING_LANE_CNTL                                                 0x0920\n#define regBIF_CFG_DEV2_RC0_LANE_10_MARGINING_LANE_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV2_RC0_LANE_10_MARGINING_LANE_STATUS                                               0x0920\n#define regBIF_CFG_DEV2_RC0_LANE_10_MARGINING_LANE_STATUS_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_RC0_LANE_11_MARGINING_LANE_CNTL                                                 0x0921\n#define regBIF_CFG_DEV2_RC0_LANE_11_MARGINING_LANE_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV2_RC0_LANE_11_MARGINING_LANE_STATUS                                               0x0921\n#define regBIF_CFG_DEV2_RC0_LANE_11_MARGINING_LANE_STATUS_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_RC0_LANE_12_MARGINING_LANE_CNTL                                                 0x0922\n#define regBIF_CFG_DEV2_RC0_LANE_12_MARGINING_LANE_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV2_RC0_LANE_12_MARGINING_LANE_STATUS                                               0x0922\n#define regBIF_CFG_DEV2_RC0_LANE_12_MARGINING_LANE_STATUS_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_RC0_LANE_13_MARGINING_LANE_CNTL                                                 0x0923\n#define regBIF_CFG_DEV2_RC0_LANE_13_MARGINING_LANE_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV2_RC0_LANE_13_MARGINING_LANE_STATUS                                               0x0923\n#define regBIF_CFG_DEV2_RC0_LANE_13_MARGINING_LANE_STATUS_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_RC0_LANE_14_MARGINING_LANE_CNTL                                                 0x0924\n#define regBIF_CFG_DEV2_RC0_LANE_14_MARGINING_LANE_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV2_RC0_LANE_14_MARGINING_LANE_STATUS                                               0x0924\n#define regBIF_CFG_DEV2_RC0_LANE_14_MARGINING_LANE_STATUS_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_RC0_LANE_15_MARGINING_LANE_CNTL                                                 0x0925\n#define regBIF_CFG_DEV2_RC0_LANE_15_MARGINING_LANE_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV2_RC0_LANE_15_MARGINING_LANE_STATUS                                               0x0925\n#define regBIF_CFG_DEV2_RC0_LANE_15_MARGINING_LANE_STATUS_BASE_IDX                                      5\n\n\n\n\n#define regBIF_BX_PF1_MM_INDEX                                                                          0x8000\n#define regBIF_BX_PF1_MM_INDEX_BASE_IDX                                                                 5\n#define regBIF_BX_PF1_MM_DATA                                                                           0x8001\n#define regBIF_BX_PF1_MM_DATA_BASE_IDX                                                                  5\n#define regBIF_BX_PF1_MM_INDEX_HI                                                                       0x8006\n#define regBIF_BX_PF1_MM_INDEX_HI_BASE_IDX                                                              5\n\n\n\n\n#define regBIF_BX1_PCIE_INDEX                                                                           0x800c\n#define regBIF_BX1_PCIE_INDEX_BASE_IDX                                                                  5\n#define regBIF_BX1_PCIE_DATA                                                                            0x800d\n#define regBIF_BX1_PCIE_DATA_BASE_IDX                                                                   5\n#define regBIF_BX1_PCIE_INDEX2                                                                          0x800e\n#define regBIF_BX1_PCIE_INDEX2_BASE_IDX                                                                 5\n#define regBIF_BX1_PCIE_DATA2                                                                           0x800f\n#define regBIF_BX1_PCIE_DATA2_BASE_IDX                                                                  5\n#define regBIF_BX1_SBIOS_SCRATCH_0                                                                      0x8048\n#define regBIF_BX1_SBIOS_SCRATCH_0_BASE_IDX                                                             5\n#define regBIF_BX1_SBIOS_SCRATCH_1                                                                      0x8049\n#define regBIF_BX1_SBIOS_SCRATCH_1_BASE_IDX                                                             5\n#define regBIF_BX1_SBIOS_SCRATCH_2                                                                      0x804a\n#define regBIF_BX1_SBIOS_SCRATCH_2_BASE_IDX                                                             5\n#define regBIF_BX1_SBIOS_SCRATCH_3                                                                      0x804b\n#define regBIF_BX1_SBIOS_SCRATCH_3_BASE_IDX                                                             5\n#define regBIF_BX1_BIOS_SCRATCH_0                                                                       0x804c\n#define regBIF_BX1_BIOS_SCRATCH_0_BASE_IDX                                                              5\n#define regBIF_BX1_BIOS_SCRATCH_1                                                                       0x804d\n#define regBIF_BX1_BIOS_SCRATCH_1_BASE_IDX                                                              5\n#define regBIF_BX1_BIOS_SCRATCH_2                                                                       0x804e\n#define regBIF_BX1_BIOS_SCRATCH_2_BASE_IDX                                                              5\n#define regBIF_BX1_BIOS_SCRATCH_3                                                                       0x804f\n#define regBIF_BX1_BIOS_SCRATCH_3_BASE_IDX                                                              5\n#define regBIF_BX1_BIOS_SCRATCH_4                                                                       0x8050\n#define regBIF_BX1_BIOS_SCRATCH_4_BASE_IDX                                                              5\n#define regBIF_BX1_BIOS_SCRATCH_5                                                                       0x8051\n#define regBIF_BX1_BIOS_SCRATCH_5_BASE_IDX                                                              5\n#define regBIF_BX1_BIOS_SCRATCH_6                                                                       0x8052\n#define regBIF_BX1_BIOS_SCRATCH_6_BASE_IDX                                                              5\n#define regBIF_BX1_BIOS_SCRATCH_7                                                                       0x8053\n#define regBIF_BX1_BIOS_SCRATCH_7_BASE_IDX                                                              5\n#define regBIF_BX1_BIOS_SCRATCH_8                                                                       0x8054\n#define regBIF_BX1_BIOS_SCRATCH_8_BASE_IDX                                                              5\n#define regBIF_BX1_BIOS_SCRATCH_9                                                                       0x8055\n#define regBIF_BX1_BIOS_SCRATCH_9_BASE_IDX                                                              5\n#define regBIF_BX1_BIOS_SCRATCH_10                                                                      0x8056\n#define regBIF_BX1_BIOS_SCRATCH_10_BASE_IDX                                                             5\n#define regBIF_BX1_BIOS_SCRATCH_11                                                                      0x8057\n#define regBIF_BX1_BIOS_SCRATCH_11_BASE_IDX                                                             5\n#define regBIF_BX1_BIOS_SCRATCH_12                                                                      0x8058\n#define regBIF_BX1_BIOS_SCRATCH_12_BASE_IDX                                                             5\n#define regBIF_BX1_BIOS_SCRATCH_13                                                                      0x8059\n#define regBIF_BX1_BIOS_SCRATCH_13_BASE_IDX                                                             5\n#define regBIF_BX1_BIOS_SCRATCH_14                                                                      0x805a\n#define regBIF_BX1_BIOS_SCRATCH_14_BASE_IDX                                                             5\n#define regBIF_BX1_BIOS_SCRATCH_15                                                                      0x805b\n#define regBIF_BX1_BIOS_SCRATCH_15_BASE_IDX                                                             5\n#define regBIF_BX1_BIF_RLC_INTR_CNTL                                                                    0x8060\n#define regBIF_BX1_BIF_RLC_INTR_CNTL_BASE_IDX                                                           5\n#define regBIF_BX1_BIF_VCE_INTR_CNTL                                                                    0x8061\n#define regBIF_BX1_BIF_VCE_INTR_CNTL_BASE_IDX                                                           5\n#define regBIF_BX1_BIF_UVD_INTR_CNTL                                                                    0x8062\n#define regBIF_BX1_BIF_UVD_INTR_CNTL_BASE_IDX                                                           5\n#define regBIF_BX1_GFX_MMIOREG_CAM_ADDR0                                                                0x8080\n#define regBIF_BX1_GFX_MMIOREG_CAM_ADDR0_BASE_IDX                                                       5\n#define regBIF_BX1_GFX_MMIOREG_CAM_REMAP_ADDR0                                                          0x8081\n#define regBIF_BX1_GFX_MMIOREG_CAM_REMAP_ADDR0_BASE_IDX                                                 5\n#define regBIF_BX1_GFX_MMIOREG_CAM_ADDR1                                                                0x8082\n#define regBIF_BX1_GFX_MMIOREG_CAM_ADDR1_BASE_IDX                                                       5\n#define regBIF_BX1_GFX_MMIOREG_CAM_REMAP_ADDR1                                                          0x8083\n#define regBIF_BX1_GFX_MMIOREG_CAM_REMAP_ADDR1_BASE_IDX                                                 5\n#define regBIF_BX1_GFX_MMIOREG_CAM_ADDR2                                                                0x8084\n#define regBIF_BX1_GFX_MMIOREG_CAM_ADDR2_BASE_IDX                                                       5\n#define regBIF_BX1_GFX_MMIOREG_CAM_REMAP_ADDR2                                                          0x8085\n#define regBIF_BX1_GFX_MMIOREG_CAM_REMAP_ADDR2_BASE_IDX                                                 5\n#define regBIF_BX1_GFX_MMIOREG_CAM_ADDR3                                                                0x8086\n#define regBIF_BX1_GFX_MMIOREG_CAM_ADDR3_BASE_IDX                                                       5\n#define regBIF_BX1_GFX_MMIOREG_CAM_REMAP_ADDR3                                                          0x8087\n#define regBIF_BX1_GFX_MMIOREG_CAM_REMAP_ADDR3_BASE_IDX                                                 5\n#define regBIF_BX1_GFX_MMIOREG_CAM_ADDR4                                                                0x8088\n#define regBIF_BX1_GFX_MMIOREG_CAM_ADDR4_BASE_IDX                                                       5\n#define regBIF_BX1_GFX_MMIOREG_CAM_REMAP_ADDR4                                                          0x8089\n#define regBIF_BX1_GFX_MMIOREG_CAM_REMAP_ADDR4_BASE_IDX                                                 5\n#define regBIF_BX1_GFX_MMIOREG_CAM_ADDR5                                                                0x808a\n#define regBIF_BX1_GFX_MMIOREG_CAM_ADDR5_BASE_IDX                                                       5\n#define regBIF_BX1_GFX_MMIOREG_CAM_REMAP_ADDR5                                                          0x808b\n#define regBIF_BX1_GFX_MMIOREG_CAM_REMAP_ADDR5_BASE_IDX                                                 5\n#define regBIF_BX1_GFX_MMIOREG_CAM_ADDR6                                                                0x808c\n#define regBIF_BX1_GFX_MMIOREG_CAM_ADDR6_BASE_IDX                                                       5\n#define regBIF_BX1_GFX_MMIOREG_CAM_REMAP_ADDR6                                                          0x808d\n#define regBIF_BX1_GFX_MMIOREG_CAM_REMAP_ADDR6_BASE_IDX                                                 5\n#define regBIF_BX1_GFX_MMIOREG_CAM_ADDR7                                                                0x808e\n#define regBIF_BX1_GFX_MMIOREG_CAM_ADDR7_BASE_IDX                                                       5\n#define regBIF_BX1_GFX_MMIOREG_CAM_REMAP_ADDR7                                                          0x808f\n#define regBIF_BX1_GFX_MMIOREG_CAM_REMAP_ADDR7_BASE_IDX                                                 5\n#define regBIF_BX1_GFX_MMIOREG_CAM_CNTL                                                                 0x8090\n#define regBIF_BX1_GFX_MMIOREG_CAM_CNTL_BASE_IDX                                                        5\n#define regBIF_BX1_GFX_MMIOREG_CAM_ZERO_CPL                                                             0x8091\n#define regBIF_BX1_GFX_MMIOREG_CAM_ZERO_CPL_BASE_IDX                                                    5\n#define regBIF_BX1_GFX_MMIOREG_CAM_ONE_CPL                                                              0x8092\n#define regBIF_BX1_GFX_MMIOREG_CAM_ONE_CPL_BASE_IDX                                                     5\n#define regBIF_BX1_GFX_MMIOREG_CAM_PROGRAMMABLE_CPL                                                     0x8093\n#define regBIF_BX1_GFX_MMIOREG_CAM_PROGRAMMABLE_CPL_BASE_IDX                                            5\n\n\n\n\n#define regRCC_STRAP1_RCC_BIF_STRAP0                                                                    0x8d20\n#define regRCC_STRAP1_RCC_BIF_STRAP0_BASE_IDX                                                           5\n#define regRCC_STRAP1_RCC_BIF_STRAP1                                                                    0x8d21\n#define regRCC_STRAP1_RCC_BIF_STRAP1_BASE_IDX                                                           5\n#define regRCC_STRAP1_RCC_BIF_STRAP2                                                                    0x8d22\n#define regRCC_STRAP1_RCC_BIF_STRAP2_BASE_IDX                                                           5\n#define regRCC_STRAP1_RCC_BIF_STRAP3                                                                    0x8d23\n#define regRCC_STRAP1_RCC_BIF_STRAP3_BASE_IDX                                                           5\n#define regRCC_STRAP1_RCC_BIF_STRAP4                                                                    0x8d24\n#define regRCC_STRAP1_RCC_BIF_STRAP4_BASE_IDX                                                           5\n#define regRCC_STRAP1_RCC_BIF_STRAP5                                                                    0x8d25\n#define regRCC_STRAP1_RCC_BIF_STRAP5_BASE_IDX                                                           5\n#define regRCC_STRAP1_RCC_BIF_STRAP6                                                                    0x8d26\n#define regRCC_STRAP1_RCC_BIF_STRAP6_BASE_IDX                                                           5\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP0                                                              0x8d27\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP0_BASE_IDX                                                     5\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP1                                                              0x8d28\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP1_BASE_IDX                                                     5\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP10                                                             0x8d29\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP10_BASE_IDX                                                    5\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP11                                                             0x8d2a\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP11_BASE_IDX                                                    5\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP12                                                             0x8d2b\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP12_BASE_IDX                                                    5\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP13                                                             0x8d2c\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP13_BASE_IDX                                                    5\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP2                                                              0x8d2d\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP2_BASE_IDX                                                     5\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP3                                                              0x8d2e\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP3_BASE_IDX                                                     5\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP4                                                              0x8d2f\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP4_BASE_IDX                                                     5\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP5                                                              0x8d30\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP5_BASE_IDX                                                     5\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP6                                                              0x8d31\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP6_BASE_IDX                                                     5\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP7                                                              0x8d32\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP7_BASE_IDX                                                     5\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP8                                                              0x8d33\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP8_BASE_IDX                                                     5\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP9                                                              0x8d34\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP9_BASE_IDX                                                     5\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP0                                                              0x8d35\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP0_BASE_IDX                                                     5\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP1                                                              0x8d36\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP1_BASE_IDX                                                     5\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP13                                                             0x8d37\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP13_BASE_IDX                                                    5\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP14                                                             0x8d38\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP14_BASE_IDX                                                    5\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP15                                                             0x8d39\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP15_BASE_IDX                                                    5\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP16                                                             0x8d3a\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP16_BASE_IDX                                                    5\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP17                                                             0x8d3b\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP17_BASE_IDX                                                    5\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP18                                                             0x8d3c\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP18_BASE_IDX                                                    5\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP2                                                              0x8d3d\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP2_BASE_IDX                                                     5\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP3                                                              0x8d3e\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP3_BASE_IDX                                                     5\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP4                                                              0x8d3f\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP4_BASE_IDX                                                     5\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP5                                                              0x8d40\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP5_BASE_IDX                                                     5\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP8                                                              0x8d42\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP8_BASE_IDX                                                     5\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP9                                                              0x8d43\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP9_BASE_IDX                                                     5\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP0                                                              0x8d44\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP0_BASE_IDX                                                     5\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP2                                                              0x8d4f\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP2_BASE_IDX                                                     5\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP3                                                              0x8d50\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP3_BASE_IDX                                                     5\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP4                                                              0x8d51\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP4_BASE_IDX                                                     5\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP5                                                              0x8d52\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP5_BASE_IDX                                                     5\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP6                                                              0x8d53\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP6_BASE_IDX                                                     5\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP7                                                              0x8d54\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP7_BASE_IDX                                                     5\n\n\n\n\n#define regRCC_EP_DEV0_1_EP_PCIE_SCRATCH                                                                0x8d56\n#define regRCC_EP_DEV0_1_EP_PCIE_SCRATCH_BASE_IDX                                                       5\n#define regRCC_EP_DEV0_1_EP_PCIE_CNTL                                                                   0x8d58\n#define regRCC_EP_DEV0_1_EP_PCIE_CNTL_BASE_IDX                                                          5\n#define regRCC_EP_DEV0_1_EP_PCIE_INT_CNTL                                                               0x8d59\n#define regRCC_EP_DEV0_1_EP_PCIE_INT_CNTL_BASE_IDX                                                      5\n#define regRCC_EP_DEV0_1_EP_PCIE_INT_STATUS                                                             0x8d5a\n#define regRCC_EP_DEV0_1_EP_PCIE_INT_STATUS_BASE_IDX                                                    5\n#define regRCC_EP_DEV0_1_EP_PCIE_RX_CNTL2                                                               0x8d5b\n#define regRCC_EP_DEV0_1_EP_PCIE_RX_CNTL2_BASE_IDX                                                      5\n#define regRCC_EP_DEV0_1_EP_PCIE_BUS_CNTL                                                               0x8d5c\n#define regRCC_EP_DEV0_1_EP_PCIE_BUS_CNTL_BASE_IDX                                                      5\n#define regRCC_EP_DEV0_1_EP_PCIE_CFG_CNTL                                                               0x8d5d\n#define regRCC_EP_DEV0_1_EP_PCIE_CFG_CNTL_BASE_IDX                                                      5\n#define regRCC_EP_DEV0_1_EP_PCIE_TX_LTR_CNTL                                                            0x8d5f\n#define regRCC_EP_DEV0_1_EP_PCIE_TX_LTR_CNTL_BASE_IDX                                                   5\n#define regRCC_EP_DEV0_1_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_0                                               0x8d60\n#define regRCC_EP_DEV0_1_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX                                      5\n#define regRCC_EP_DEV0_1_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_1                                               0x8d60\n#define regRCC_EP_DEV0_1_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_1_BASE_IDX                                      5\n#define regRCC_EP_DEV0_1_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_2                                               0x8d60\n#define regRCC_EP_DEV0_1_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_2_BASE_IDX                                      5\n#define regRCC_EP_DEV0_1_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_3                                               0x8d60\n#define regRCC_EP_DEV0_1_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_3_BASE_IDX                                      5\n#define regRCC_EP_DEV0_1_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_4                                               0x8d61\n#define regRCC_EP_DEV0_1_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_4_BASE_IDX                                      5\n#define regRCC_EP_DEV0_1_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_5                                               0x8d61\n#define regRCC_EP_DEV0_1_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_5_BASE_IDX                                      5\n#define regRCC_EP_DEV0_1_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_6                                               0x8d61\n#define regRCC_EP_DEV0_1_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_6_BASE_IDX                                      5\n#define regRCC_EP_DEV0_1_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_7                                               0x8d61\n#define regRCC_EP_DEV0_1_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_7_BASE_IDX                                      5\n#define regRCC_EP_DEV0_1_EP_PCIE_STRAP_MISC                                                             0x8d62\n#define regRCC_EP_DEV0_1_EP_PCIE_STRAP_MISC_BASE_IDX                                                    5\n#define regRCC_EP_DEV0_1_EP_PCIE_STRAP_MISC2                                                            0x8d63\n#define regRCC_EP_DEV0_1_EP_PCIE_STRAP_MISC2_BASE_IDX                                                   5\n#define regRCC_EP_DEV0_1_EP_PCIE_F0_DPA_CAP                                                             0x8d65\n#define regRCC_EP_DEV0_1_EP_PCIE_F0_DPA_CAP_BASE_IDX                                                    5\n#define regRCC_EP_DEV0_1_EP_PCIE_F0_DPA_LATENCY_INDICATOR                                               0x8d66\n#define regRCC_EP_DEV0_1_EP_PCIE_F0_DPA_LATENCY_INDICATOR_BASE_IDX                                      5\n#define regRCC_EP_DEV0_1_EP_PCIE_F0_DPA_CNTL                                                            0x8d66\n#define regRCC_EP_DEV0_1_EP_PCIE_F0_DPA_CNTL_BASE_IDX                                                   5\n#define regRCC_EP_DEV0_1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_0                                               0x8d66\n#define regRCC_EP_DEV0_1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX                                      5\n#define regRCC_EP_DEV0_1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_1                                               0x8d67\n#define regRCC_EP_DEV0_1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_1_BASE_IDX                                      5\n#define regRCC_EP_DEV0_1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_2                                               0x8d67\n#define regRCC_EP_DEV0_1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_2_BASE_IDX                                      5\n#define regRCC_EP_DEV0_1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_3                                               0x8d67\n#define regRCC_EP_DEV0_1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_3_BASE_IDX                                      5\n#define regRCC_EP_DEV0_1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_4                                               0x8d67\n#define regRCC_EP_DEV0_1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_4_BASE_IDX                                      5\n#define regRCC_EP_DEV0_1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_5                                               0x8d68\n#define regRCC_EP_DEV0_1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_5_BASE_IDX                                      5\n#define regRCC_EP_DEV0_1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_6                                               0x8d68\n#define regRCC_EP_DEV0_1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_6_BASE_IDX                                      5\n#define regRCC_EP_DEV0_1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_7                                               0x8d68\n#define regRCC_EP_DEV0_1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_7_BASE_IDX                                      5\n#define regRCC_EP_DEV0_1_EP_PCIE_PME_CONTROL                                                            0x8d68\n#define regRCC_EP_DEV0_1_EP_PCIE_PME_CONTROL_BASE_IDX                                                   5\n#define regRCC_EP_DEV0_1_EP_PCIEP_RESERVED                                                              0x8d69\n#define regRCC_EP_DEV0_1_EP_PCIEP_RESERVED_BASE_IDX                                                     5\n#define regRCC_EP_DEV0_1_EP_PCIE_TX_CNTL                                                                0x8d6b\n#define regRCC_EP_DEV0_1_EP_PCIE_TX_CNTL_BASE_IDX                                                       5\n#define regRCC_EP_DEV0_1_EP_PCIE_TX_REQUESTER_ID                                                        0x8d6c\n#define regRCC_EP_DEV0_1_EP_PCIE_TX_REQUESTER_ID_BASE_IDX                                               5\n#define regRCC_EP_DEV0_1_EP_PCIE_ERR_CNTL                                                               0x8d6d\n#define regRCC_EP_DEV0_1_EP_PCIE_ERR_CNTL_BASE_IDX                                                      5\n#define regRCC_EP_DEV0_1_EP_PCIE_RX_CNTL                                                                0x8d6e\n#define regRCC_EP_DEV0_1_EP_PCIE_RX_CNTL_BASE_IDX                                                       5\n#define regRCC_EP_DEV0_1_EP_PCIE_LC_SPEED_CNTL                                                          0x8d6f\n#define regRCC_EP_DEV0_1_EP_PCIE_LC_SPEED_CNTL_BASE_IDX                                                 5\n\n\n\n\n#define regRCC_DWN_DEV0_1_DN_PCIE_RESERVED                                                              0x8d70\n#define regRCC_DWN_DEV0_1_DN_PCIE_RESERVED_BASE_IDX                                                     5\n#define regRCC_DWN_DEV0_1_DN_PCIE_SCRATCH                                                               0x8d71\n#define regRCC_DWN_DEV0_1_DN_PCIE_SCRATCH_BASE_IDX                                                      5\n#define regRCC_DWN_DEV0_1_DN_PCIE_CNTL                                                                  0x8d73\n#define regRCC_DWN_DEV0_1_DN_PCIE_CNTL_BASE_IDX                                                         5\n#define regRCC_DWN_DEV0_1_DN_PCIE_CONFIG_CNTL                                                           0x8d74\n#define regRCC_DWN_DEV0_1_DN_PCIE_CONFIG_CNTL_BASE_IDX                                                  5\n#define regRCC_DWN_DEV0_1_DN_PCIE_RX_CNTL2                                                              0x8d75\n#define regRCC_DWN_DEV0_1_DN_PCIE_RX_CNTL2_BASE_IDX                                                     5\n#define regRCC_DWN_DEV0_1_DN_PCIE_BUS_CNTL                                                              0x8d76\n#define regRCC_DWN_DEV0_1_DN_PCIE_BUS_CNTL_BASE_IDX                                                     5\n#define regRCC_DWN_DEV0_1_DN_PCIE_CFG_CNTL                                                              0x8d77\n#define regRCC_DWN_DEV0_1_DN_PCIE_CFG_CNTL_BASE_IDX                                                     5\n#define regRCC_DWN_DEV0_1_DN_PCIE_STRAP_F0                                                              0x8d78\n#define regRCC_DWN_DEV0_1_DN_PCIE_STRAP_F0_BASE_IDX                                                     5\n#define regRCC_DWN_DEV0_1_DN_PCIE_STRAP_MISC                                                            0x8d79\n#define regRCC_DWN_DEV0_1_DN_PCIE_STRAP_MISC_BASE_IDX                                                   5\n#define regRCC_DWN_DEV0_1_DN_PCIE_STRAP_MISC2                                                           0x8d7a\n#define regRCC_DWN_DEV0_1_DN_PCIE_STRAP_MISC2_BASE_IDX                                                  5\n\n\n\n\n#define regRCC_DWNP_DEV0_1_PCIE_ERR_CNTL                                                                0x8d7c\n#define regRCC_DWNP_DEV0_1_PCIE_ERR_CNTL_BASE_IDX                                                       5\n#define regRCC_DWNP_DEV0_1_PCIE_RX_CNTL                                                                 0x8d7d\n#define regRCC_DWNP_DEV0_1_PCIE_RX_CNTL_BASE_IDX                                                        5\n#define regRCC_DWNP_DEV0_1_PCIE_LC_SPEED_CNTL                                                           0x8d7e\n#define regRCC_DWNP_DEV0_1_PCIE_LC_SPEED_CNTL_BASE_IDX                                                  5\n#define regRCC_DWNP_DEV0_1_PCIE_LC_CNTL2                                                                0x8d7f\n#define regRCC_DWNP_DEV0_1_PCIE_LC_CNTL2_BASE_IDX                                                       5\n#define regRCC_DWNP_DEV0_1_PCIEP_STRAP_MISC                                                             0x8d80\n#define regRCC_DWNP_DEV0_1_PCIEP_STRAP_MISC_BASE_IDX                                                    5\n#define regRCC_DWNP_DEV0_1_LTR_MSG_INFO_FROM_EP                                                         0x8d81\n#define regRCC_DWNP_DEV0_1_LTR_MSG_INFO_FROM_EP_BASE_IDX                                                5\n\n\n\n\n#define regRCC_DEV0_1_RCC_ERR_INT_CNTL                                                                  0x8da6\n#define regRCC_DEV0_1_RCC_ERR_INT_CNTL_BASE_IDX                                                         5\n#define regRCC_DEV0_1_RCC_BACO_CNTL_MISC                                                                0x8da7\n#define regRCC_DEV0_1_RCC_BACO_CNTL_MISC_BASE_IDX                                                       5\n#define regRCC_DEV0_1_RCC_RESET_EN                                                                      0x8da8\n#define regRCC_DEV0_1_RCC_RESET_EN_BASE_IDX                                                             5\n#define regRCC_DEV0_1_RCC_VDM_SUPPORT                                                                   0x8da9\n#define regRCC_DEV0_1_RCC_VDM_SUPPORT_BASE_IDX                                                          5\n#define regRCC_DEV0_1_RCC_MARGIN_PARAM_CNTL0                                                            0x8daa\n#define regRCC_DEV0_1_RCC_MARGIN_PARAM_CNTL0_BASE_IDX                                                   5\n#define regRCC_DEV0_1_RCC_MARGIN_PARAM_CNTL1                                                            0x8dab\n#define regRCC_DEV0_1_RCC_MARGIN_PARAM_CNTL1_BASE_IDX                                                   5\n#define regRCC_DEV0_1_RCC_GPUIOV_REGION                                                                 0x8dac\n#define regRCC_DEV0_1_RCC_GPUIOV_REGION_BASE_IDX                                                        5\n#define regRCC_DEV0_1_RCC_GPU_HOSTVM_EN                                                                 0x8dad\n#define regRCC_DEV0_1_RCC_GPU_HOSTVM_EN_BASE_IDX                                                        5\n#define regRCC_DEV0_1_RCC_CONSOLE_IOV_MODE_CNTL                                                         0x8dae\n#define regRCC_DEV0_1_RCC_CONSOLE_IOV_MODE_CNTL_BASE_IDX                                                5\n#define regRCC_DEV0_1_RCC_CONSOLE_IOV_FIRST_VF_OFFSET                                                   0x8daf\n#define regRCC_DEV0_1_RCC_CONSOLE_IOV_FIRST_VF_OFFSET_BASE_IDX                                          5\n#define regRCC_DEV0_1_RCC_CONSOLE_IOV_VF_STRIDE                                                         0x8daf\n#define regRCC_DEV0_1_RCC_CONSOLE_IOV_VF_STRIDE_BASE_IDX                                                5\n#define regRCC_DEV0_1_RCC_PEER_REG_RANGE0                                                               0x8dde\n#define regRCC_DEV0_1_RCC_PEER_REG_RANGE0_BASE_IDX                                                      5\n#define regRCC_DEV0_1_RCC_PEER_REG_RANGE1                                                               0x8ddf\n#define regRCC_DEV0_1_RCC_PEER_REG_RANGE1_BASE_IDX                                                      5\n#define regRCC_DEV0_1_RCC_BUS_CNTL                                                                      0x8de1\n#define regRCC_DEV0_1_RCC_BUS_CNTL_BASE_IDX                                                             5\n#define regRCC_DEV0_1_RCC_CONFIG_CNTL                                                                   0x8de2\n#define regRCC_DEV0_1_RCC_CONFIG_CNTL_BASE_IDX                                                          5\n#define regRCC_DEV0_1_RCC_CONFIG_F0_BASE                                                                0x8de6\n#define regRCC_DEV0_1_RCC_CONFIG_F0_BASE_BASE_IDX                                                       5\n#define regRCC_DEV0_1_RCC_CONFIG_APER_SIZE                                                              0x8de7\n#define regRCC_DEV0_1_RCC_CONFIG_APER_SIZE_BASE_IDX                                                     5\n#define regRCC_DEV0_1_RCC_CONFIG_REG_APER_SIZE                                                          0x8de8\n#define regRCC_DEV0_1_RCC_CONFIG_REG_APER_SIZE_BASE_IDX                                                 5\n#define regRCC_DEV0_1_RCC_XDMA_LO                                                                       0x8de9\n#define regRCC_DEV0_1_RCC_XDMA_LO_BASE_IDX                                                              5\n#define regRCC_DEV0_1_RCC_XDMA_HI                                                                       0x8dea\n#define regRCC_DEV0_1_RCC_XDMA_HI_BASE_IDX                                                              5\n#define regRCC_DEV0_1_RCC_FEATURES_CONTROL_MISC                                                         0x8deb\n#define regRCC_DEV0_1_RCC_FEATURES_CONTROL_MISC_BASE_IDX                                                5\n#define regRCC_DEV0_1_RCC_BUSNUM_CNTL1                                                                  0x8dec\n#define regRCC_DEV0_1_RCC_BUSNUM_CNTL1_BASE_IDX                                                         5\n#define regRCC_DEV0_1_RCC_BUSNUM_LIST0                                                                  0x8ded\n#define regRCC_DEV0_1_RCC_BUSNUM_LIST0_BASE_IDX                                                         5\n#define regRCC_DEV0_1_RCC_BUSNUM_LIST1                                                                  0x8dee\n#define regRCC_DEV0_1_RCC_BUSNUM_LIST1_BASE_IDX                                                         5\n#define regRCC_DEV0_1_RCC_BUSNUM_CNTL2                                                                  0x8def\n#define regRCC_DEV0_1_RCC_BUSNUM_CNTL2_BASE_IDX                                                         5\n#define regRCC_DEV0_1_RCC_CAPTURE_HOST_BUSNUM                                                           0x8df0\n#define regRCC_DEV0_1_RCC_CAPTURE_HOST_BUSNUM_BASE_IDX                                                  5\n#define regRCC_DEV0_1_RCC_HOST_BUSNUM                                                                   0x8df1\n#define regRCC_DEV0_1_RCC_HOST_BUSNUM_BASE_IDX                                                          5\n#define regRCC_DEV0_1_RCC_PEER0_FB_OFFSET_HI                                                            0x8df2\n#define regRCC_DEV0_1_RCC_PEER0_FB_OFFSET_HI_BASE_IDX                                                   5\n#define regRCC_DEV0_1_RCC_PEER0_FB_OFFSET_LO                                                            0x8df3\n#define regRCC_DEV0_1_RCC_PEER0_FB_OFFSET_LO_BASE_IDX                                                   5\n#define regRCC_DEV0_1_RCC_PEER1_FB_OFFSET_HI                                                            0x8df4\n#define regRCC_DEV0_1_RCC_PEER1_FB_OFFSET_HI_BASE_IDX                                                   5\n#define regRCC_DEV0_1_RCC_PEER1_FB_OFFSET_LO                                                            0x8df5\n#define regRCC_DEV0_1_RCC_PEER1_FB_OFFSET_LO_BASE_IDX                                                   5\n#define regRCC_DEV0_1_RCC_PEER2_FB_OFFSET_HI                                                            0x8df6\n#define regRCC_DEV0_1_RCC_PEER2_FB_OFFSET_HI_BASE_IDX                                                   5\n#define regRCC_DEV0_1_RCC_PEER2_FB_OFFSET_LO                                                            0x8df7\n#define regRCC_DEV0_1_RCC_PEER2_FB_OFFSET_LO_BASE_IDX                                                   5\n#define regRCC_DEV0_1_RCC_PEER3_FB_OFFSET_HI                                                            0x8df8\n#define regRCC_DEV0_1_RCC_PEER3_FB_OFFSET_HI_BASE_IDX                                                   5\n#define regRCC_DEV0_1_RCC_PEER3_FB_OFFSET_LO                                                            0x8df9\n#define regRCC_DEV0_1_RCC_PEER3_FB_OFFSET_LO_BASE_IDX                                                   5\n#define regRCC_DEV0_1_RCC_DEVFUNCNUM_LIST0                                                              0x8dfa\n#define regRCC_DEV0_1_RCC_DEVFUNCNUM_LIST0_BASE_IDX                                                     5\n#define regRCC_DEV0_1_RCC_DEVFUNCNUM_LIST1                                                              0x8dfb\n#define regRCC_DEV0_1_RCC_DEVFUNCNUM_LIST1_BASE_IDX                                                     5\n#define regRCC_DEV0_1_RCC_DEV0_LINK_CNTL                                                                0x8dfd\n#define regRCC_DEV0_1_RCC_DEV0_LINK_CNTL_BASE_IDX                                                       5\n#define regRCC_DEV0_1_RCC_CMN_LINK_CNTL                                                                 0x8dfe\n#define regRCC_DEV0_1_RCC_CMN_LINK_CNTL_BASE_IDX                                                        5\n#define regRCC_DEV0_1_RCC_EP_REQUESTERID_RESTORE                                                        0x8dff\n#define regRCC_DEV0_1_RCC_EP_REQUESTERID_RESTORE_BASE_IDX                                               5\n#define regRCC_DEV0_1_RCC_LTR_LSWITCH_CNTL                                                              0x8e00\n#define regRCC_DEV0_1_RCC_LTR_LSWITCH_CNTL_BASE_IDX                                                     5\n#define regRCC_DEV0_1_RCC_MH_ARB_CNTL                                                                   0x8e01\n#define regRCC_DEV0_1_RCC_MH_ARB_CNTL_BASE_IDX                                                          5\n\n\n\n\n#define regBIF_BX1_CC_BIF_BX_STRAP0                                                                     0x8e02\n#define regBIF_BX1_CC_BIF_BX_STRAP0_BASE_IDX                                                            5\n#define regBIF_BX1_CC_BIF_BX_PINSTRAP0                                                                  0x8e04\n#define regBIF_BX1_CC_BIF_BX_PINSTRAP0_BASE_IDX                                                         5\n#define regBIF_BX1_BIF_MM_INDACCESS_CNTL                                                                0x8e06\n#define regBIF_BX1_BIF_MM_INDACCESS_CNTL_BASE_IDX                                                       5\n#define regBIF_BX1_BUS_CNTL                                                                             0x8e07\n#define regBIF_BX1_BUS_CNTL_BASE_IDX                                                                    5\n#define regBIF_BX1_BIF_SCRATCH0                                                                         0x8e08\n#define regBIF_BX1_BIF_SCRATCH0_BASE_IDX                                                                5\n#define regBIF_BX1_BIF_SCRATCH1                                                                         0x8e09\n#define regBIF_BX1_BIF_SCRATCH1_BASE_IDX                                                                5\n#define regBIF_BX1_BX_RESET_EN                                                                          0x8e0d\n#define regBIF_BX1_BX_RESET_EN_BASE_IDX                                                                 5\n#define regBIF_BX1_MM_CFGREGS_CNTL                                                                      0x8e0e\n#define regBIF_BX1_MM_CFGREGS_CNTL_BASE_IDX                                                             5\n#define regBIF_BX1_BX_RESET_CNTL                                                                        0x8e10\n#define regBIF_BX1_BX_RESET_CNTL_BASE_IDX                                                               5\n#define regBIF_BX1_INTERRUPT_CNTL                                                                       0x8e11\n#define regBIF_BX1_INTERRUPT_CNTL_BASE_IDX                                                              5\n#define regBIF_BX1_INTERRUPT_CNTL2                                                                      0x8e12\n#define regBIF_BX1_INTERRUPT_CNTL2_BASE_IDX                                                             5\n#define regBIF_BX1_CLKREQB_PAD_CNTL                                                                     0x8e18\n#define regBIF_BX1_CLKREQB_PAD_CNTL_BASE_IDX                                                            5\n#define regBIF_BX1_BIF_FEATURES_CONTROL_MISC                                                            0x8e1b\n#define regBIF_BX1_BIF_FEATURES_CONTROL_MISC_BASE_IDX                                                   5\n#define regBIF_BX1_BIF_DOORBELL_CNTL                                                                    0x8e1d\n#define regBIF_BX1_BIF_DOORBELL_CNTL_BASE_IDX                                                           5\n#define regBIF_BX1_BIF_DOORBELL_INT_CNTL                                                                0x8e1e\n#define regBIF_BX1_BIF_DOORBELL_INT_CNTL_BASE_IDX                                                       5\n#define regBIF_BX1_BIF_FB_EN                                                                            0x8e20\n#define regBIF_BX1_BIF_FB_EN_BASE_IDX                                                                   5\n#define regBIF_BX1_BIF_INTR_CNTL                                                                        0x8e21\n#define regBIF_BX1_BIF_INTR_CNTL_BASE_IDX                                                               5\n#define regBIF_BX1_BIF_MST_TRANS_PENDING_VF                                                             0x8e29\n#define regBIF_BX1_BIF_MST_TRANS_PENDING_VF_BASE_IDX                                                    5\n#define regBIF_BX1_BIF_SLV_TRANS_PENDING_VF                                                             0x8e2a\n#define regBIF_BX1_BIF_SLV_TRANS_PENDING_VF_BASE_IDX                                                    5\n#define regBIF_BX1_BACO_CNTL                                                                            0x8e2b\n#define regBIF_BX1_BACO_CNTL_BASE_IDX                                                                   5\n#define regBIF_BX1_BIF_BACO_EXIT_TIME0                                                                  0x8e2c\n#define regBIF_BX1_BIF_BACO_EXIT_TIME0_BASE_IDX                                                         5\n#define regBIF_BX1_BIF_BACO_EXIT_TIMER1                                                                 0x8e2d\n#define regBIF_BX1_BIF_BACO_EXIT_TIMER1_BASE_IDX                                                        5\n#define regBIF_BX1_BIF_BACO_EXIT_TIMER2                                                                 0x8e2e\n#define regBIF_BX1_BIF_BACO_EXIT_TIMER2_BASE_IDX                                                        5\n#define regBIF_BX1_BIF_BACO_EXIT_TIMER3                                                                 0x8e2f\n#define regBIF_BX1_BIF_BACO_EXIT_TIMER3_BASE_IDX                                                        5\n#define regBIF_BX1_BIF_BACO_EXIT_TIMER4                                                                 0x8e30\n#define regBIF_BX1_BIF_BACO_EXIT_TIMER4_BASE_IDX                                                        5\n#define regBIF_BX1_MEM_TYPE_CNTL                                                                        0x8e31\n#define regBIF_BX1_MEM_TYPE_CNTL_BASE_IDX                                                               5\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_CNTL                                                               0x8e33\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_CNTL_BASE_IDX                                                      5\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_0                                                                  0x8e34\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_0_BASE_IDX                                                         5\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_1                                                                  0x8e35\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_1_BASE_IDX                                                         5\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_2                                                                  0x8e36\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_2_BASE_IDX                                                         5\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_3                                                                  0x8e37\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_3_BASE_IDX                                                         5\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_4                                                                  0x8e38\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_4_BASE_IDX                                                         5\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_5                                                                  0x8e39\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_5_BASE_IDX                                                         5\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_6                                                                  0x8e3a\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_6_BASE_IDX                                                         5\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_7                                                                  0x8e3b\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_7_BASE_IDX                                                         5\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_8                                                                  0x8e3c\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_8_BASE_IDX                                                         5\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_9                                                                  0x8e3d\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_9_BASE_IDX                                                         5\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_10                                                                 0x8e3e\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_10_BASE_IDX                                                        5\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_11                                                                 0x8e3f\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_11_BASE_IDX                                                        5\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_12                                                                 0x8e40\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_12_BASE_IDX                                                        5\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_13                                                                 0x8e41\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_13_BASE_IDX                                                        5\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_14                                                                 0x8e42\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_14_BASE_IDX                                                        5\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_15                                                                 0x8e43\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_15_BASE_IDX                                                        5\n#define regBIF_BX1_VF_REGWR_EN                                                                          0x8e44\n#define regBIF_BX1_VF_REGWR_EN_BASE_IDX                                                                 5\n#define regBIF_BX1_VF_DOORBELL_EN                                                                       0x8e45\n#define regBIF_BX1_VF_DOORBELL_EN_BASE_IDX                                                              5\n#define regBIF_BX1_VF_FB_EN                                                                             0x8e46\n#define regBIF_BX1_VF_FB_EN_BASE_IDX                                                                    5\n#define regBIF_BX1_VF_REGWR_STATUS                                                                      0x8e47\n#define regBIF_BX1_VF_REGWR_STATUS_BASE_IDX                                                             5\n#define regBIF_BX1_VF_DOORBELL_STATUS                                                                   0x8e48\n#define regBIF_BX1_VF_DOORBELL_STATUS_BASE_IDX                                                          5\n#define regBIF_BX1_VF_FB_STATUS                                                                         0x8e49\n#define regBIF_BX1_VF_FB_STATUS_BASE_IDX                                                                5\n#define regBIF_BX1_REMAP_HDP_MEM_FLUSH_CNTL                                                             0x8e4d\n#define regBIF_BX1_REMAP_HDP_MEM_FLUSH_CNTL_BASE_IDX                                                    5\n#define regBIF_BX1_REMAP_HDP_REG_FLUSH_CNTL                                                             0x8e4e\n#define regBIF_BX1_REMAP_HDP_REG_FLUSH_CNTL_BASE_IDX                                                    5\n#define regBIF_BX1_BIF_RB_CNTL                                                                          0x8e4f\n#define regBIF_BX1_BIF_RB_CNTL_BASE_IDX                                                                 5\n#define regBIF_BX1_BIF_RB_BASE                                                                          0x8e50\n#define regBIF_BX1_BIF_RB_BASE_BASE_IDX                                                                 5\n#define regBIF_BX1_BIF_RB_RPTR                                                                          0x8e51\n#define regBIF_BX1_BIF_RB_RPTR_BASE_IDX                                                                 5\n#define regBIF_BX1_BIF_RB_WPTR                                                                          0x8e52\n#define regBIF_BX1_BIF_RB_WPTR_BASE_IDX                                                                 5\n#define regBIF_BX1_BIF_RB_WPTR_ADDR_HI                                                                  0x8e53\n#define regBIF_BX1_BIF_RB_WPTR_ADDR_HI_BASE_IDX                                                         5\n#define regBIF_BX1_BIF_RB_WPTR_ADDR_LO                                                                  0x8e54\n#define regBIF_BX1_BIF_RB_WPTR_ADDR_LO_BASE_IDX                                                         5\n#define regBIF_BX1_MAILBOX_INDEX                                                                        0x8e55\n#define regBIF_BX1_MAILBOX_INDEX_BASE_IDX                                                               5\n#define regBIF_BX1_BIF_VCN0_GPUIOV_CFG_SIZE                                                             0x8e63\n#define regBIF_BX1_BIF_VCN0_GPUIOV_CFG_SIZE_BASE_IDX                                                    5\n#define regBIF_BX1_BIF_VCN1_GPUIOV_CFG_SIZE                                                             0x8e64\n#define regBIF_BX1_BIF_VCN1_GPUIOV_CFG_SIZE_BASE_IDX                                                    5\n#define regBIF_BX1_BIF_GFX_SDMA_GPUIOV_CFG_SIZE                                                         0x8e65\n#define regBIF_BX1_BIF_GFX_SDMA_GPUIOV_CFG_SIZE_BASE_IDX                                                5\n#define regBIF_BX1_BIF_PERSTB_PAD_CNTL                                                                  0x8e68\n#define regBIF_BX1_BIF_PERSTB_PAD_CNTL_BASE_IDX                                                         5\n#define regBIF_BX1_BIF_PX_EN_PAD_CNTL                                                                   0x8e69\n#define regBIF_BX1_BIF_PX_EN_PAD_CNTL_BASE_IDX                                                          5\n#define regBIF_BX1_BIF_REFPADKIN_PAD_CNTL                                                               0x8e6a\n#define regBIF_BX1_BIF_REFPADKIN_PAD_CNTL_BASE_IDX                                                      5\n#define regBIF_BX1_BIF_CLKREQB_PAD_CNTL                                                                 0x8e6b\n#define regBIF_BX1_BIF_CLKREQB_PAD_CNTL_BASE_IDX                                                        5\n#define regBIF_BX1_BIF_PWRBRK_PAD_CNTL                                                                  0x8e6c\n#define regBIF_BX1_BIF_PWRBRK_PAD_CNTL_BASE_IDX                                                         5\n\n\n\n\n#define regBIF_BX_PF1_BIF_BME_STATUS                                                                    0x8e0b\n#define regBIF_BX_PF1_BIF_BME_STATUS_BASE_IDX                                                           5\n#define regBIF_BX_PF1_BIF_ATOMIC_ERR_LOG                                                                0x8e0c\n#define regBIF_BX_PF1_BIF_ATOMIC_ERR_LOG_BASE_IDX                                                       5\n#define regBIF_BX_PF1_DOORBELL_SELFRING_GPA_APER_BASE_HIGH                                              0x8e13\n#define regBIF_BX_PF1_DOORBELL_SELFRING_GPA_APER_BASE_HIGH_BASE_IDX                                     5\n#define regBIF_BX_PF1_DOORBELL_SELFRING_GPA_APER_BASE_LOW                                               0x8e14\n#define regBIF_BX_PF1_DOORBELL_SELFRING_GPA_APER_BASE_LOW_BASE_IDX                                      5\n#define regBIF_BX_PF1_DOORBELL_SELFRING_GPA_APER_CNTL                                                   0x8e15\n#define regBIF_BX_PF1_DOORBELL_SELFRING_GPA_APER_CNTL_BASE_IDX                                          5\n#define regBIF_BX_PF1_HDP_REG_COHERENCY_FLUSH_CNTL                                                      0x8e16\n#define regBIF_BX_PF1_HDP_REG_COHERENCY_FLUSH_CNTL_BASE_IDX                                             5\n#define regBIF_BX_PF1_HDP_MEM_COHERENCY_FLUSH_CNTL                                                      0x8e17\n#define regBIF_BX_PF1_HDP_MEM_COHERENCY_FLUSH_CNTL_BASE_IDX                                             5\n#define regBIF_BX_PF1_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL                                                 0x8e19\n#define regBIF_BX_PF1_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL_BASE_IDX                                        5\n#define regBIF_BX_PF1_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL                                            0x8e1a\n#define regBIF_BX_PF1_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL_BASE_IDX                                   5\n#define regBIF_BX_PF1_GPU_HDP_FLUSH_ONLY_REQ                                                            0x8e24\n#define regBIF_BX_PF1_GPU_HDP_FLUSH_ONLY_REQ_BASE_IDX                                                   5\n#define regBIF_BX_PF1_GPU_HDP_INVALIDATE_ONLY_REQ                                                       0x8e25\n#define regBIF_BX_PF1_GPU_HDP_INVALIDATE_ONLY_REQ_BASE_IDX                                              5\n#define regBIF_BX_PF1_GPU_HDP_FLUSH_REQ                                                                 0x8e26\n#define regBIF_BX_PF1_GPU_HDP_FLUSH_REQ_BASE_IDX                                                        5\n#define regBIF_BX_PF1_GPU_HDP_FLUSH_DONE                                                                0x8e27\n#define regBIF_BX_PF1_GPU_HDP_FLUSH_DONE_BASE_IDX                                                       5\n#define regBIF_BX_PF1_BIF_TRANS_PENDING                                                                 0x8e28\n#define regBIF_BX_PF1_BIF_TRANS_PENDING_BASE_IDX                                                        5\n#define regBIF_BX_PF1_NBIF_GFX_ADDR_LUT_BYPASS                                                          0x8e32\n#define regBIF_BX_PF1_NBIF_GFX_ADDR_LUT_BYPASS_BASE_IDX                                                 5\n#define regBIF_BX_PF1_MAILBOX_MSGBUF_TRN_DW0                                                            0x8e56\n#define regBIF_BX_PF1_MAILBOX_MSGBUF_TRN_DW0_BASE_IDX                                                   5\n#define regBIF_BX_PF1_MAILBOX_MSGBUF_TRN_DW1                                                            0x8e57\n#define regBIF_BX_PF1_MAILBOX_MSGBUF_TRN_DW1_BASE_IDX                                                   5\n#define regBIF_BX_PF1_MAILBOX_MSGBUF_TRN_DW2                                                            0x8e58\n#define regBIF_BX_PF1_MAILBOX_MSGBUF_TRN_DW2_BASE_IDX                                                   5\n#define regBIF_BX_PF1_MAILBOX_MSGBUF_TRN_DW3                                                            0x8e59\n#define regBIF_BX_PF1_MAILBOX_MSGBUF_TRN_DW3_BASE_IDX                                                   5\n#define regBIF_BX_PF1_MAILBOX_MSGBUF_RCV_DW0                                                            0x8e5a\n#define regBIF_BX_PF1_MAILBOX_MSGBUF_RCV_DW0_BASE_IDX                                                   5\n#define regBIF_BX_PF1_MAILBOX_MSGBUF_RCV_DW1                                                            0x8e5b\n#define regBIF_BX_PF1_MAILBOX_MSGBUF_RCV_DW1_BASE_IDX                                                   5\n#define regBIF_BX_PF1_MAILBOX_MSGBUF_RCV_DW2                                                            0x8e5c\n#define regBIF_BX_PF1_MAILBOX_MSGBUF_RCV_DW2_BASE_IDX                                                   5\n#define regBIF_BX_PF1_MAILBOX_MSGBUF_RCV_DW3                                                            0x8e5d\n#define regBIF_BX_PF1_MAILBOX_MSGBUF_RCV_DW3_BASE_IDX                                                   5\n#define regBIF_BX_PF1_MAILBOX_CONTROL                                                                   0x8e5e\n#define regBIF_BX_PF1_MAILBOX_CONTROL_BASE_IDX                                                          5\n#define regBIF_BX_PF1_MAILBOX_INT_CNTL                                                                  0x8e5f\n#define regBIF_BX_PF1_MAILBOX_INT_CNTL_BASE_IDX                                                         5\n#define regBIF_BX_PF1_BIF_VMHV_MAILBOX                                                                  0x8e60\n#define regBIF_BX_PF1_BIF_VMHV_MAILBOX_BASE_IDX                                                         5\n\n\n\n\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP0                                                              0xc400\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP0_BASE_IDX                                                     5\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP1                                                              0xc401\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP1_BASE_IDX                                                     5\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP2                                                              0xc402\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP2_BASE_IDX                                                     5\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP3                                                              0xc403\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP3_BASE_IDX                                                     5\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP4                                                              0xc404\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP4_BASE_IDX                                                     5\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP5                                                              0xc405\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP5_BASE_IDX                                                     5\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP6                                                              0xc406\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP6_BASE_IDX                                                     5\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP7                                                              0xc407\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP7_BASE_IDX                                                     5\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP8                                                              0xc408\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP8_BASE_IDX                                                     5\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP9                                                              0xc409\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP9_BASE_IDX                                                     5\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP10                                                             0xc40a\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP10_BASE_IDX                                                    5\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP11                                                             0xc40b\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP11_BASE_IDX                                                    5\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP12                                                             0xc40c\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP12_BASE_IDX                                                    5\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP13                                                             0xc40d\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP13_BASE_IDX                                                    5\n#define regRCC_DEV1_PORT_STRAP0                                                                         0xc480\n#define regRCC_DEV1_PORT_STRAP0_BASE_IDX                                                                5\n#define regRCC_DEV1_PORT_STRAP1                                                                         0xc481\n#define regRCC_DEV1_PORT_STRAP1_BASE_IDX                                                                5\n#define regRCC_DEV1_PORT_STRAP2                                                                         0xc482\n#define regRCC_DEV1_PORT_STRAP2_BASE_IDX                                                                5\n#define regRCC_DEV1_PORT_STRAP3                                                                         0xc483\n#define regRCC_DEV1_PORT_STRAP3_BASE_IDX                                                                5\n#define regRCC_DEV1_PORT_STRAP4                                                                         0xc484\n#define regRCC_DEV1_PORT_STRAP4_BASE_IDX                                                                5\n#define regRCC_DEV1_PORT_STRAP5                                                                         0xc485\n#define regRCC_DEV1_PORT_STRAP5_BASE_IDX                                                                5\n#define regRCC_DEV1_PORT_STRAP6                                                                         0xc486\n#define regRCC_DEV1_PORT_STRAP6_BASE_IDX                                                                5\n#define regRCC_DEV1_PORT_STRAP7                                                                         0xc487\n#define regRCC_DEV1_PORT_STRAP7_BASE_IDX                                                                5\n#define regRCC_DEV1_PORT_STRAP8                                                                         0xc488\n#define regRCC_DEV1_PORT_STRAP8_BASE_IDX                                                                5\n#define regRCC_DEV1_PORT_STRAP9                                                                         0xc489\n#define regRCC_DEV1_PORT_STRAP9_BASE_IDX                                                                5\n#define regRCC_DEV1_PORT_STRAP10                                                                        0xc48a\n#define regRCC_DEV1_PORT_STRAP10_BASE_IDX                                                               5\n#define regRCC_DEV1_PORT_STRAP11                                                                        0xc48b\n#define regRCC_DEV1_PORT_STRAP11_BASE_IDX                                                               5\n#define regRCC_DEV1_PORT_STRAP12                                                                        0xc48c\n#define regRCC_DEV1_PORT_STRAP12_BASE_IDX                                                               5\n#define regRCC_DEV1_PORT_STRAP13                                                                        0xc48d\n#define regRCC_DEV1_PORT_STRAP13_BASE_IDX                                                               5\n#define regRCC_DEV2_PORT_STRAP0                                                                         0xc500\n#define regRCC_DEV2_PORT_STRAP0_BASE_IDX                                                                5\n#define regRCC_DEV2_PORT_STRAP1                                                                         0xc501\n#define regRCC_DEV2_PORT_STRAP1_BASE_IDX                                                                5\n#define regRCC_DEV2_PORT_STRAP2                                                                         0xc502\n#define regRCC_DEV2_PORT_STRAP2_BASE_IDX                                                                5\n#define regRCC_DEV2_PORT_STRAP3                                                                         0xc503\n#define regRCC_DEV2_PORT_STRAP3_BASE_IDX                                                                5\n#define regRCC_DEV2_PORT_STRAP4                                                                         0xc504\n#define regRCC_DEV2_PORT_STRAP4_BASE_IDX                                                                5\n#define regRCC_DEV2_PORT_STRAP5                                                                         0xc505\n#define regRCC_DEV2_PORT_STRAP5_BASE_IDX                                                                5\n#define regRCC_DEV2_PORT_STRAP6                                                                         0xc506\n#define regRCC_DEV2_PORT_STRAP6_BASE_IDX                                                                5\n#define regRCC_DEV2_PORT_STRAP7                                                                         0xc507\n#define regRCC_DEV2_PORT_STRAP7_BASE_IDX                                                                5\n#define regRCC_DEV2_PORT_STRAP8                                                                         0xc508\n#define regRCC_DEV2_PORT_STRAP8_BASE_IDX                                                                5\n#define regRCC_DEV2_PORT_STRAP9                                                                         0xc509\n#define regRCC_DEV2_PORT_STRAP9_BASE_IDX                                                                5\n#define regRCC_DEV2_PORT_STRAP10                                                                        0xc50a\n#define regRCC_DEV2_PORT_STRAP10_BASE_IDX                                                               5\n#define regRCC_DEV2_PORT_STRAP11                                                                        0xc50b\n#define regRCC_DEV2_PORT_STRAP11_BASE_IDX                                                               5\n#define regRCC_DEV2_PORT_STRAP12                                                                        0xc50c\n#define regRCC_DEV2_PORT_STRAP12_BASE_IDX                                                               5\n#define regRCC_DEV2_PORT_STRAP13                                                                        0xc50d\n#define regRCC_DEV2_PORT_STRAP13_BASE_IDX                                                               5\n#define regRCC_STRAP2_RCC_BIF_STRAP0                                                                    0xc600\n#define regRCC_STRAP2_RCC_BIF_STRAP0_BASE_IDX                                                           5\n#define regRCC_STRAP2_RCC_BIF_STRAP1                                                                    0xc601\n#define regRCC_STRAP2_RCC_BIF_STRAP1_BASE_IDX                                                           5\n#define regRCC_STRAP2_RCC_BIF_STRAP2                                                                    0xc602\n#define regRCC_STRAP2_RCC_BIF_STRAP2_BASE_IDX                                                           5\n#define regRCC_STRAP2_RCC_BIF_STRAP3                                                                    0xc603\n#define regRCC_STRAP2_RCC_BIF_STRAP3_BASE_IDX                                                           5\n#define regRCC_STRAP2_RCC_BIF_STRAP4                                                                    0xc604\n#define regRCC_STRAP2_RCC_BIF_STRAP4_BASE_IDX                                                           5\n#define regRCC_STRAP2_RCC_BIF_STRAP5                                                                    0xc605\n#define regRCC_STRAP2_RCC_BIF_STRAP5_BASE_IDX                                                           5\n#define regRCC_STRAP2_RCC_BIF_STRAP6                                                                    0xc606\n#define regRCC_STRAP2_RCC_BIF_STRAP6_BASE_IDX                                                           5\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP0                                                              0xd000\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP0_BASE_IDX                                                     5\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP1                                                              0xd001\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP1_BASE_IDX                                                     5\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP2                                                              0xd002\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP2_BASE_IDX                                                     5\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP3                                                              0xd003\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP3_BASE_IDX                                                     5\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP4                                                              0xd004\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP4_BASE_IDX                                                     5\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP5                                                              0xd005\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP5_BASE_IDX                                                     5\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP8                                                              0xd008\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP8_BASE_IDX                                                     5\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP9                                                              0xd009\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP9_BASE_IDX                                                     5\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP13                                                             0xd00d\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP13_BASE_IDX                                                    5\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP14                                                             0xd00e\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP14_BASE_IDX                                                    5\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP15                                                             0xd00f\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP15_BASE_IDX                                                    5\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP16                                                             0xd010\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP16_BASE_IDX                                                    5\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP17                                                             0xd011\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP17_BASE_IDX                                                    5\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP18                                                             0xd012\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP18_BASE_IDX                                                    5\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP0                                                              0xd080\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP0_BASE_IDX                                                     5\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP2                                                              0xd082\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP2_BASE_IDX                                                     5\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP3                                                              0xd083\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP3_BASE_IDX                                                     5\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP4                                                              0xd084\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP4_BASE_IDX                                                     5\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP5                                                              0xd085\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP5_BASE_IDX                                                     5\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP6                                                              0xd086\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP6_BASE_IDX                                                     5\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP7                                                              0xd087\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP7_BASE_IDX                                                     5\n#define regRCC_DEV0_EPF2_STRAP0                                                                         0xd100\n#define regRCC_DEV0_EPF2_STRAP0_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF2_STRAP2                                                                         0xd102\n#define regRCC_DEV0_EPF2_STRAP2_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF2_STRAP3                                                                         0xd103\n#define regRCC_DEV0_EPF2_STRAP3_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF2_STRAP4                                                                         0xd104\n#define regRCC_DEV0_EPF2_STRAP4_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF2_STRAP5                                                                         0xd105\n#define regRCC_DEV0_EPF2_STRAP5_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF2_STRAP6                                                                         0xd106\n#define regRCC_DEV0_EPF2_STRAP6_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF2_STRAP7                                                                         0xd107\n#define regRCC_DEV0_EPF2_STRAP7_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF2_STRAP10                                                                        0xd10a\n#define regRCC_DEV0_EPF2_STRAP10_BASE_IDX                                                               5\n#define regRCC_DEV0_EPF2_STRAP11                                                                        0xd10b\n#define regRCC_DEV0_EPF2_STRAP11_BASE_IDX                                                               5\n#define regRCC_DEV0_EPF2_STRAP12                                                                        0xd10c\n#define regRCC_DEV0_EPF2_STRAP12_BASE_IDX                                                               5\n#define regRCC_DEV0_EPF2_STRAP13                                                                        0xd10d\n#define regRCC_DEV0_EPF2_STRAP13_BASE_IDX                                                               5\n#define regRCC_DEV0_EPF2_STRAP14                                                                        0xd10e\n#define regRCC_DEV0_EPF2_STRAP14_BASE_IDX                                                               5\n#define regRCC_DEV0_EPF3_STRAP0                                                                         0xd180\n#define regRCC_DEV0_EPF3_STRAP0_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF3_STRAP2                                                                         0xd182\n#define regRCC_DEV0_EPF3_STRAP2_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF3_STRAP3                                                                         0xd183\n#define regRCC_DEV0_EPF3_STRAP3_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF3_STRAP4                                                                         0xd184\n#define regRCC_DEV0_EPF3_STRAP4_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF3_STRAP5                                                                         0xd185\n#define regRCC_DEV0_EPF3_STRAP5_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF3_STRAP6                                                                         0xd186\n#define regRCC_DEV0_EPF3_STRAP6_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF3_STRAP7                                                                         0xd187\n#define regRCC_DEV0_EPF3_STRAP7_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF3_STRAP10                                                                        0xd18a\n#define regRCC_DEV0_EPF3_STRAP10_BASE_IDX                                                               5\n#define regRCC_DEV0_EPF3_STRAP11                                                                        0xd18b\n#define regRCC_DEV0_EPF3_STRAP11_BASE_IDX                                                               5\n#define regRCC_DEV0_EPF3_STRAP12                                                                        0xd18c\n#define regRCC_DEV0_EPF3_STRAP12_BASE_IDX                                                               5\n#define regRCC_DEV0_EPF3_STRAP13                                                                        0xd18d\n#define regRCC_DEV0_EPF3_STRAP13_BASE_IDX                                                               5\n#define regRCC_DEV0_EPF3_STRAP14                                                                        0xd18e\n#define regRCC_DEV0_EPF3_STRAP14_BASE_IDX                                                               5\n#define regRCC_DEV0_EPF4_STRAP0                                                                         0xd200\n#define regRCC_DEV0_EPF4_STRAP0_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF4_STRAP2                                                                         0xd202\n#define regRCC_DEV0_EPF4_STRAP2_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF4_STRAP3                                                                         0xd203\n#define regRCC_DEV0_EPF4_STRAP3_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF4_STRAP4                                                                         0xd204\n#define regRCC_DEV0_EPF4_STRAP4_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF4_STRAP5                                                                         0xd205\n#define regRCC_DEV0_EPF4_STRAP5_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF4_STRAP6                                                                         0xd206\n#define regRCC_DEV0_EPF4_STRAP6_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF4_STRAP7                                                                         0xd207\n#define regRCC_DEV0_EPF4_STRAP7_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF4_STRAP13                                                                        0xd20d\n#define regRCC_DEV0_EPF4_STRAP13_BASE_IDX                                                               5\n#define regRCC_DEV0_EPF4_STRAP14                                                                        0xd20e\n#define regRCC_DEV0_EPF4_STRAP14_BASE_IDX                                                               5\n#define regRCC_DEV0_EPF5_STRAP0                                                                         0xd280\n#define regRCC_DEV0_EPF5_STRAP0_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF5_STRAP2                                                                         0xd282\n#define regRCC_DEV0_EPF5_STRAP2_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF5_STRAP3                                                                         0xd283\n#define regRCC_DEV0_EPF5_STRAP3_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF5_STRAP4                                                                         0xd284\n#define regRCC_DEV0_EPF5_STRAP4_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF5_STRAP5                                                                         0xd285\n#define regRCC_DEV0_EPF5_STRAP5_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF5_STRAP6                                                                         0xd286\n#define regRCC_DEV0_EPF5_STRAP6_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF5_STRAP7                                                                         0xd287\n#define regRCC_DEV0_EPF5_STRAP7_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF5_STRAP13                                                                        0xd28d\n#define regRCC_DEV0_EPF5_STRAP13_BASE_IDX                                                               5\n#define regRCC_DEV0_EPF5_STRAP14                                                                        0xd28e\n#define regRCC_DEV0_EPF5_STRAP14_BASE_IDX                                                               5\n#define regRCC_DEV0_EPF6_STRAP0                                                                         0xd300\n#define regRCC_DEV0_EPF6_STRAP0_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF6_STRAP2                                                                         0xd302\n#define regRCC_DEV0_EPF6_STRAP2_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF6_STRAP3                                                                         0xd303\n#define regRCC_DEV0_EPF6_STRAP3_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF6_STRAP4                                                                         0xd304\n#define regRCC_DEV0_EPF6_STRAP4_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF6_STRAP5                                                                         0xd305\n#define regRCC_DEV0_EPF6_STRAP5_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF6_STRAP6                                                                         0xd306\n#define regRCC_DEV0_EPF6_STRAP6_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF6_STRAP7                                                                         0xd307\n#define regRCC_DEV0_EPF6_STRAP7_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF6_STRAP13                                                                        0xd30d\n#define regRCC_DEV0_EPF6_STRAP13_BASE_IDX                                                               5\n#define regRCC_DEV0_EPF6_STRAP14                                                                        0xd30e\n#define regRCC_DEV0_EPF6_STRAP14_BASE_IDX                                                               5\n#define regRCC_DEV0_EPF7_STRAP0                                                                         0xd380\n#define regRCC_DEV0_EPF7_STRAP0_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF7_STRAP2                                                                         0xd382\n#define regRCC_DEV0_EPF7_STRAP2_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF7_STRAP3                                                                         0xd383\n#define regRCC_DEV0_EPF7_STRAP3_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF7_STRAP4                                                                         0xd384\n#define regRCC_DEV0_EPF7_STRAP4_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF7_STRAP5                                                                         0xd385\n#define regRCC_DEV0_EPF7_STRAP5_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF7_STRAP6                                                                         0xd386\n#define regRCC_DEV0_EPF7_STRAP6_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF7_STRAP7                                                                         0xd387\n#define regRCC_DEV0_EPF7_STRAP7_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF7_STRAP13                                                                        0xd38d\n#define regRCC_DEV0_EPF7_STRAP13_BASE_IDX                                                               5\n#define regRCC_DEV0_EPF7_STRAP14                                                                        0xd38e\n#define regRCC_DEV0_EPF7_STRAP14_BASE_IDX                                                               5\n#define regRCC_DEV1_EPF0_STRAP0                                                                         0xd400\n#define regRCC_DEV1_EPF0_STRAP0_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF0_STRAP2                                                                         0xd402\n#define regRCC_DEV1_EPF0_STRAP2_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF0_STRAP3                                                                         0xd403\n#define regRCC_DEV1_EPF0_STRAP3_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF0_STRAP4                                                                         0xd404\n#define regRCC_DEV1_EPF0_STRAP4_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF0_STRAP5                                                                         0xd405\n#define regRCC_DEV1_EPF0_STRAP5_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF0_STRAP6                                                                         0xd406\n#define regRCC_DEV1_EPF0_STRAP6_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF0_STRAP7                                                                         0xd407\n#define regRCC_DEV1_EPF0_STRAP7_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF0_STRAP13                                                                        0xd40d\n#define regRCC_DEV1_EPF0_STRAP13_BASE_IDX                                                               5\n#define regRCC_DEV1_EPF0_STRAP14                                                                        0xd40e\n#define regRCC_DEV1_EPF0_STRAP14_BASE_IDX                                                               5\n#define regRCC_DEV1_EPF1_STRAP0                                                                         0xd480\n#define regRCC_DEV1_EPF1_STRAP0_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF1_STRAP2                                                                         0xd482\n#define regRCC_DEV1_EPF1_STRAP2_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF1_STRAP3                                                                         0xd483\n#define regRCC_DEV1_EPF1_STRAP3_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF1_STRAP4                                                                         0xd484\n#define regRCC_DEV1_EPF1_STRAP4_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF1_STRAP5                                                                         0xd485\n#define regRCC_DEV1_EPF1_STRAP5_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF1_STRAP6                                                                         0xd486\n#define regRCC_DEV1_EPF1_STRAP6_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF1_STRAP7                                                                         0xd487\n#define regRCC_DEV1_EPF1_STRAP7_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF2_STRAP0                                                                         0xd500\n#define regRCC_DEV1_EPF2_STRAP0_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF2_STRAP2                                                                         0xd502\n#define regRCC_DEV1_EPF2_STRAP2_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF2_STRAP3                                                                         0xd503\n#define regRCC_DEV1_EPF2_STRAP3_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF2_STRAP4                                                                         0xd504\n#define regRCC_DEV1_EPF2_STRAP4_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF2_STRAP5                                                                         0xd505\n#define regRCC_DEV1_EPF2_STRAP5_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF2_STRAP6                                                                         0xd506\n#define regRCC_DEV1_EPF2_STRAP6_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF2_STRAP13                                                                        0xd50d\n#define regRCC_DEV1_EPF2_STRAP13_BASE_IDX                                                               5\n#define regRCC_DEV1_EPF2_STRAP14                                                                        0xd50e\n#define regRCC_DEV1_EPF2_STRAP14_BASE_IDX                                                               5\n#define regRCC_DEV1_EPF3_STRAP0                                                                         0xd580\n#define regRCC_DEV1_EPF3_STRAP0_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF3_STRAP2                                                                         0xd582\n#define regRCC_DEV1_EPF3_STRAP2_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF3_STRAP3                                                                         0xd583\n#define regRCC_DEV1_EPF3_STRAP3_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF3_STRAP4                                                                         0xd584\n#define regRCC_DEV1_EPF3_STRAP4_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF3_STRAP5                                                                         0xd585\n#define regRCC_DEV1_EPF3_STRAP5_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF3_STRAP6                                                                         0xd586\n#define regRCC_DEV1_EPF3_STRAP6_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF3_STRAP13                                                                        0xd58d\n#define regRCC_DEV1_EPF3_STRAP13_BASE_IDX                                                               5\n#define regRCC_DEV1_EPF3_STRAP14                                                                        0xd58e\n#define regRCC_DEV1_EPF3_STRAP14_BASE_IDX                                                               5\n#define regRCC_DEV1_EPF4_STRAP0                                                                         0xd600\n#define regRCC_DEV1_EPF4_STRAP0_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF4_STRAP2                                                                         0xd602\n#define regRCC_DEV1_EPF4_STRAP2_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF4_STRAP3                                                                         0xd603\n#define regRCC_DEV1_EPF4_STRAP3_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF4_STRAP4                                                                         0xd604\n#define regRCC_DEV1_EPF4_STRAP4_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF4_STRAP5                                                                         0xd605\n#define regRCC_DEV1_EPF4_STRAP5_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF4_STRAP6                                                                         0xd606\n#define regRCC_DEV1_EPF4_STRAP6_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF4_STRAP13                                                                        0xd60d\n#define regRCC_DEV1_EPF4_STRAP13_BASE_IDX                                                               5\n#define regRCC_DEV1_EPF4_STRAP14                                                                        0xd60e\n#define regRCC_DEV1_EPF4_STRAP14_BASE_IDX                                                               5\n#define regRCC_DEV1_EPF5_STRAP0                                                                         0xd680\n#define regRCC_DEV1_EPF5_STRAP0_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF5_STRAP2                                                                         0xd682\n#define regRCC_DEV1_EPF5_STRAP2_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF5_STRAP3                                                                         0xd683\n#define regRCC_DEV1_EPF5_STRAP3_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF5_STRAP4                                                                         0xd684\n#define regRCC_DEV1_EPF5_STRAP4_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF5_STRAP5                                                                         0xd685\n#define regRCC_DEV1_EPF5_STRAP5_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF5_STRAP6                                                                         0xd686\n#define regRCC_DEV1_EPF5_STRAP6_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF5_STRAP13                                                                        0xd68d\n#define regRCC_DEV1_EPF5_STRAP13_BASE_IDX                                                               5\n#define regRCC_DEV1_EPF5_STRAP14                                                                        0xd68e\n#define regRCC_DEV1_EPF5_STRAP14_BASE_IDX                                                               5\n#define regRCC_DEV2_EPF0_STRAP0                                                                         0xd800\n#define regRCC_DEV2_EPF0_STRAP0_BASE_IDX                                                                5\n#define regRCC_DEV2_EPF0_STRAP2                                                                         0xd802\n#define regRCC_DEV2_EPF0_STRAP2_BASE_IDX                                                                5\n#define regRCC_DEV2_EPF0_STRAP3                                                                         0xd803\n#define regRCC_DEV2_EPF0_STRAP3_BASE_IDX                                                                5\n#define regRCC_DEV2_EPF0_STRAP4                                                                         0xd804\n#define regRCC_DEV2_EPF0_STRAP4_BASE_IDX                                                                5\n#define regRCC_DEV2_EPF0_STRAP5                                                                         0xd805\n#define regRCC_DEV2_EPF0_STRAP5_BASE_IDX                                                                5\n#define regRCC_DEV2_EPF0_STRAP6                                                                         0xd806\n#define regRCC_DEV2_EPF0_STRAP6_BASE_IDX                                                                5\n#define regRCC_DEV2_EPF0_STRAP7                                                                         0xd807\n#define regRCC_DEV2_EPF0_STRAP7_BASE_IDX                                                                5\n#define regRCC_DEV2_EPF0_STRAP13                                                                        0xd80d\n#define regRCC_DEV2_EPF0_STRAP13_BASE_IDX                                                               5\n#define regRCC_DEV2_EPF0_STRAP14                                                                        0xd80e\n#define regRCC_DEV2_EPF0_STRAP14_BASE_IDX                                                               5\n#define regRCC_DEV2_EPF1_STRAP0                                                                         0xd880\n#define regRCC_DEV2_EPF1_STRAP0_BASE_IDX                                                                5\n#define regRCC_DEV2_EPF1_STRAP2                                                                         0xd882\n#define regRCC_DEV2_EPF1_STRAP2_BASE_IDX                                                                5\n#define regRCC_DEV2_EPF1_STRAP3                                                                         0xd883\n#define regRCC_DEV2_EPF1_STRAP3_BASE_IDX                                                                5\n#define regRCC_DEV2_EPF1_STRAP4                                                                         0xd884\n#define regRCC_DEV2_EPF1_STRAP4_BASE_IDX                                                                5\n#define regRCC_DEV2_EPF1_STRAP5                                                                         0xd885\n#define regRCC_DEV2_EPF1_STRAP5_BASE_IDX                                                                5\n#define regRCC_DEV2_EPF1_STRAP6                                                                         0xd886\n#define regRCC_DEV2_EPF1_STRAP6_BASE_IDX                                                                5\n#define regRCC_DEV2_EPF1_STRAP13                                                                        0xd88d\n#define regRCC_DEV2_EPF1_STRAP13_BASE_IDX                                                               5\n#define regRCC_DEV2_EPF1_STRAP14                                                                        0xd88e\n#define regRCC_DEV2_EPF1_STRAP14_BASE_IDX                                                               5\n#define regRCC_DEV2_EPF2_STRAP0                                                                         0xd900\n#define regRCC_DEV2_EPF2_STRAP0_BASE_IDX                                                                5\n#define regRCC_DEV2_EPF2_STRAP2                                                                         0xd902\n#define regRCC_DEV2_EPF2_STRAP2_BASE_IDX                                                                5\n#define regRCC_DEV2_EPF2_STRAP3                                                                         0xd903\n#define regRCC_DEV2_EPF2_STRAP3_BASE_IDX                                                                5\n#define regRCC_DEV2_EPF2_STRAP4                                                                         0xd904\n#define regRCC_DEV2_EPF2_STRAP4_BASE_IDX                                                                5\n#define regRCC_DEV2_EPF2_STRAP5                                                                         0xd905\n#define regRCC_DEV2_EPF2_STRAP5_BASE_IDX                                                                5\n#define regRCC_DEV2_EPF2_STRAP6                                                                         0xd906\n#define regRCC_DEV2_EPF2_STRAP6_BASE_IDX                                                                5\n#define regRCC_DEV2_EPF2_STRAP13                                                                        0xd90d\n#define regRCC_DEV2_EPF2_STRAP13_BASE_IDX                                                               5\n#define regRCC_DEV2_EPF2_STRAP14                                                                        0xd90e\n#define regRCC_DEV2_EPF2_STRAP14_BASE_IDX                                                               5\n\n\n\n\n#define regRCC_DEV0_2_RCC_VDM_SUPPORT                                                                   0xc440\n#define regRCC_DEV0_2_RCC_VDM_SUPPORT_BASE_IDX                                                          5\n#define regRCC_DEV0_2_RCC_BUS_CNTL                                                                      0xc441\n#define regRCC_DEV0_2_RCC_BUS_CNTL_BASE_IDX                                                             5\n#define regRCC_DEV0_2_RCC_FEATURES_CONTROL_MISC                                                         0xc442\n#define regRCC_DEV0_2_RCC_FEATURES_CONTROL_MISC_BASE_IDX                                                5\n#define regRCC_DEV0_2_RCC_DEV0_LINK_CNTL                                                                0xc443\n#define regRCC_DEV0_2_RCC_DEV0_LINK_CNTL_BASE_IDX                                                       5\n#define regRCC_DEV0_2_RCC_CMN_LINK_CNTL                                                                 0xc444\n#define regRCC_DEV0_2_RCC_CMN_LINK_CNTL_BASE_IDX                                                        5\n#define regRCC_DEV0_2_RCC_EP_REQUESTERID_RESTORE                                                        0xc445\n#define regRCC_DEV0_2_RCC_EP_REQUESTERID_RESTORE_BASE_IDX                                               5\n#define regRCC_DEV0_2_RCC_LTR_LSWITCH_CNTL                                                              0xc446\n#define regRCC_DEV0_2_RCC_LTR_LSWITCH_CNTL_BASE_IDX                                                     5\n#define regRCC_DEV0_2_RCC_MH_ARB_CNTL                                                                   0xc447\n#define regRCC_DEV0_2_RCC_MH_ARB_CNTL_BASE_IDX                                                          5\n#define regRCC_DEV0_2_RCC_MARGIN_PARAM_CNTL0                                                            0xc448\n#define regRCC_DEV0_2_RCC_MARGIN_PARAM_CNTL0_BASE_IDX                                                   5\n#define regRCC_DEV0_2_RCC_MARGIN_PARAM_CNTL1                                                            0xc449\n#define regRCC_DEV0_2_RCC_MARGIN_PARAM_CNTL1_BASE_IDX                                                   5\n\n\n\n\n#define regRCC_EP_DEV0_2_EP_PCIE_SCRATCH                                                                0xc44c\n#define regRCC_EP_DEV0_2_EP_PCIE_SCRATCH_BASE_IDX                                                       5\n#define regRCC_EP_DEV0_2_EP_PCIE_CNTL                                                                   0xc44e\n#define regRCC_EP_DEV0_2_EP_PCIE_CNTL_BASE_IDX                                                          5\n#define regRCC_EP_DEV0_2_EP_PCIE_INT_CNTL                                                               0xc44f\n#define regRCC_EP_DEV0_2_EP_PCIE_INT_CNTL_BASE_IDX                                                      5\n#define regRCC_EP_DEV0_2_EP_PCIE_INT_STATUS                                                             0xc450\n#define regRCC_EP_DEV0_2_EP_PCIE_INT_STATUS_BASE_IDX                                                    5\n#define regRCC_EP_DEV0_2_EP_PCIE_RX_CNTL2                                                               0xc451\n#define regRCC_EP_DEV0_2_EP_PCIE_RX_CNTL2_BASE_IDX                                                      5\n#define regRCC_EP_DEV0_2_EP_PCIE_BUS_CNTL                                                               0xc452\n#define regRCC_EP_DEV0_2_EP_PCIE_BUS_CNTL_BASE_IDX                                                      5\n#define regRCC_EP_DEV0_2_EP_PCIE_CFG_CNTL                                                               0xc453\n#define regRCC_EP_DEV0_2_EP_PCIE_CFG_CNTL_BASE_IDX                                                      5\n#define regRCC_EP_DEV0_2_EP_PCIE_TX_LTR_CNTL                                                            0xc454\n#define regRCC_EP_DEV0_2_EP_PCIE_TX_LTR_CNTL_BASE_IDX                                                   5\n#define regRCC_EP_DEV0_2_EP_PCIE_STRAP_MISC                                                             0xc455\n#define regRCC_EP_DEV0_2_EP_PCIE_STRAP_MISC_BASE_IDX                                                    5\n#define regRCC_EP_DEV0_2_EP_PCIE_STRAP_MISC2                                                            0xc456\n#define regRCC_EP_DEV0_2_EP_PCIE_STRAP_MISC2_BASE_IDX                                                   5\n#define regRCC_EP_DEV0_2_EP_PCIE_F0_DPA_CAP                                                             0xc457\n#define regRCC_EP_DEV0_2_EP_PCIE_F0_DPA_CAP_BASE_IDX                                                    5\n#define regRCC_EP_DEV0_2_EP_PCIE_F0_DPA_LATENCY_INDICATOR                                               0xc458\n#define regRCC_EP_DEV0_2_EP_PCIE_F0_DPA_LATENCY_INDICATOR_BASE_IDX                                      5\n#define regRCC_EP_DEV0_2_EP_PCIE_F0_DPA_CNTL                                                            0xc458\n#define regRCC_EP_DEV0_2_EP_PCIE_F0_DPA_CNTL_BASE_IDX                                                   5\n#define regRCC_EP_DEV0_2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_0                                               0xc458\n#define regRCC_EP_DEV0_2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX                                      5\n#define regRCC_EP_DEV0_2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_1                                               0xc459\n#define regRCC_EP_DEV0_2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_1_BASE_IDX                                      5\n#define regRCC_EP_DEV0_2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_2                                               0xc459\n#define regRCC_EP_DEV0_2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_2_BASE_IDX                                      5\n#define regRCC_EP_DEV0_2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_3                                               0xc459\n#define regRCC_EP_DEV0_2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_3_BASE_IDX                                      5\n#define regRCC_EP_DEV0_2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_4                                               0xc459\n#define regRCC_EP_DEV0_2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_4_BASE_IDX                                      5\n#define regRCC_EP_DEV0_2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_5                                               0xc45a\n#define regRCC_EP_DEV0_2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_5_BASE_IDX                                      5\n#define regRCC_EP_DEV0_2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_6                                               0xc45a\n#define regRCC_EP_DEV0_2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_6_BASE_IDX                                      5\n#define regRCC_EP_DEV0_2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_7                                               0xc45a\n#define regRCC_EP_DEV0_2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_7_BASE_IDX                                      5\n#define regRCC_EP_DEV0_2_EP_PCIE_PME_CONTROL                                                            0xc45c\n#define regRCC_EP_DEV0_2_EP_PCIE_PME_CONTROL_BASE_IDX                                                   5\n#define regRCC_EP_DEV0_2_EP_PCIEP_RESERVED                                                              0xc45d\n#define regRCC_EP_DEV0_2_EP_PCIEP_RESERVED_BASE_IDX                                                     5\n#define regRCC_EP_DEV0_2_EP_PCIE_TX_CNTL                                                                0xc45f\n#define regRCC_EP_DEV0_2_EP_PCIE_TX_CNTL_BASE_IDX                                                       5\n#define regRCC_EP_DEV0_2_EP_PCIE_TX_REQUESTER_ID                                                        0xc460\n#define regRCC_EP_DEV0_2_EP_PCIE_TX_REQUESTER_ID_BASE_IDX                                               5\n#define regRCC_EP_DEV0_2_EP_PCIE_ERR_CNTL                                                               0xc461\n#define regRCC_EP_DEV0_2_EP_PCIE_ERR_CNTL_BASE_IDX                                                      5\n#define regRCC_EP_DEV0_2_EP_PCIE_RX_CNTL                                                                0xc462\n#define regRCC_EP_DEV0_2_EP_PCIE_RX_CNTL_BASE_IDX                                                       5\n#define regRCC_EP_DEV0_2_EP_PCIE_LC_SPEED_CNTL                                                          0xc463\n#define regRCC_EP_DEV0_2_EP_PCIE_LC_SPEED_CNTL_BASE_IDX                                                 5\n\n\n\n\n#define regRCC_DWN_DEV0_2_DN_PCIE_RESERVED                                                              0xc468\n#define regRCC_DWN_DEV0_2_DN_PCIE_RESERVED_BASE_IDX                                                     5\n#define regRCC_DWN_DEV0_2_DN_PCIE_SCRATCH                                                               0xc469\n#define regRCC_DWN_DEV0_2_DN_PCIE_SCRATCH_BASE_IDX                                                      5\n#define regRCC_DWN_DEV0_2_DN_PCIE_CNTL                                                                  0xc46b\n#define regRCC_DWN_DEV0_2_DN_PCIE_CNTL_BASE_IDX                                                         5\n#define regRCC_DWN_DEV0_2_DN_PCIE_CONFIG_CNTL                                                           0xc46c\n#define regRCC_DWN_DEV0_2_DN_PCIE_CONFIG_CNTL_BASE_IDX                                                  5\n#define regRCC_DWN_DEV0_2_DN_PCIE_RX_CNTL2                                                              0xc46d\n#define regRCC_DWN_DEV0_2_DN_PCIE_RX_CNTL2_BASE_IDX                                                     5\n#define regRCC_DWN_DEV0_2_DN_PCIE_BUS_CNTL                                                              0xc46e\n#define regRCC_DWN_DEV0_2_DN_PCIE_BUS_CNTL_BASE_IDX                                                     5\n#define regRCC_DWN_DEV0_2_DN_PCIE_CFG_CNTL                                                              0xc46f\n#define regRCC_DWN_DEV0_2_DN_PCIE_CFG_CNTL_BASE_IDX                                                     5\n#define regRCC_DWN_DEV0_2_DN_PCIE_STRAP_F0                                                              0xc470\n#define regRCC_DWN_DEV0_2_DN_PCIE_STRAP_F0_BASE_IDX                                                     5\n#define regRCC_DWN_DEV0_2_DN_PCIE_STRAP_MISC                                                            0xc471\n#define regRCC_DWN_DEV0_2_DN_PCIE_STRAP_MISC_BASE_IDX                                                   5\n#define regRCC_DWN_DEV0_2_DN_PCIE_STRAP_MISC2                                                           0xc472\n#define regRCC_DWN_DEV0_2_DN_PCIE_STRAP_MISC2_BASE_IDX                                                  5\n\n\n\n\n#define regRCC_DWNP_DEV0_2_PCIE_ERR_CNTL                                                                0xc475\n#define regRCC_DWNP_DEV0_2_PCIE_ERR_CNTL_BASE_IDX                                                       5\n#define regRCC_DWNP_DEV0_2_PCIE_RX_CNTL                                                                 0xc476\n#define regRCC_DWNP_DEV0_2_PCIE_RX_CNTL_BASE_IDX                                                        5\n#define regRCC_DWNP_DEV0_2_PCIE_LC_SPEED_CNTL                                                           0xc477\n#define regRCC_DWNP_DEV0_2_PCIE_LC_SPEED_CNTL_BASE_IDX                                                  5\n#define regRCC_DWNP_DEV0_2_PCIE_LC_CNTL2                                                                0xc478\n#define regRCC_DWNP_DEV0_2_PCIE_LC_CNTL2_BASE_IDX                                                       5\n#define regRCC_DWNP_DEV0_2_PCIEP_STRAP_MISC                                                             0xc479\n#define regRCC_DWNP_DEV0_2_PCIEP_STRAP_MISC_BASE_IDX                                                    5\n#define regRCC_DWNP_DEV0_2_LTR_MSG_INFO_FROM_EP                                                         0xc47a\n#define regRCC_DWNP_DEV0_2_LTR_MSG_INFO_FROM_EP_BASE_IDX                                                5\n\n\n\n\n#define regRCC_DEV1_RCC_VDM_SUPPORT                                                                     0xc4c0\n#define regRCC_DEV1_RCC_VDM_SUPPORT_BASE_IDX                                                            5\n#define regRCC_DEV1_RCC_BUS_CNTL                                                                        0xc4c1\n#define regRCC_DEV1_RCC_BUS_CNTL_BASE_IDX                                                               5\n#define regRCC_DEV1_RCC_FEATURES_CONTROL_MISC                                                           0xc4c2\n#define regRCC_DEV1_RCC_FEATURES_CONTROL_MISC_BASE_IDX                                                  5\n#define regRCC_DEV1_RCC_DEV0_LINK_CNTL                                                                  0xc4c3\n#define regRCC_DEV1_RCC_DEV0_LINK_CNTL_BASE_IDX                                                         5\n#define regRCC_DEV1_RCC_CMN_LINK_CNTL                                                                   0xc4c4\n#define regRCC_DEV1_RCC_CMN_LINK_CNTL_BASE_IDX                                                          5\n#define regRCC_DEV1_RCC_EP_REQUESTERID_RESTORE                                                          0xc4c5\n#define regRCC_DEV1_RCC_EP_REQUESTERID_RESTORE_BASE_IDX                                                 5\n#define regRCC_DEV1_RCC_LTR_LSWITCH_CNTL                                                                0xc4c6\n#define regRCC_DEV1_RCC_LTR_LSWITCH_CNTL_BASE_IDX                                                       5\n#define regRCC_DEV1_RCC_MH_ARB_CNTL                                                                     0xc4c7\n#define regRCC_DEV1_RCC_MH_ARB_CNTL_BASE_IDX                                                            5\n#define regRCC_DEV1_RCC_MARGIN_PARAM_CNTL0                                                              0xc4c8\n#define regRCC_DEV1_RCC_MARGIN_PARAM_CNTL0_BASE_IDX                                                     5\n#define regRCC_DEV1_RCC_MARGIN_PARAM_CNTL1                                                              0xc4c9\n#define regRCC_DEV1_RCC_MARGIN_PARAM_CNTL1_BASE_IDX                                                     5\n\n\n\n\n#define regRCC_EP_DEV1_EP_PCIE_SCRATCH                                                                  0xc4cc\n#define regRCC_EP_DEV1_EP_PCIE_SCRATCH_BASE_IDX                                                         5\n#define regRCC_EP_DEV1_EP_PCIE_CNTL                                                                     0xc4ce\n#define regRCC_EP_DEV1_EP_PCIE_CNTL_BASE_IDX                                                            5\n#define regRCC_EP_DEV1_EP_PCIE_INT_CNTL                                                                 0xc4cf\n#define regRCC_EP_DEV1_EP_PCIE_INT_CNTL_BASE_IDX                                                        5\n#define regRCC_EP_DEV1_EP_PCIE_INT_STATUS                                                               0xc4d0\n#define regRCC_EP_DEV1_EP_PCIE_INT_STATUS_BASE_IDX                                                      5\n#define regRCC_EP_DEV1_EP_PCIE_RX_CNTL2                                                                 0xc4d1\n#define regRCC_EP_DEV1_EP_PCIE_RX_CNTL2_BASE_IDX                                                        5\n#define regRCC_EP_DEV1_EP_PCIE_BUS_CNTL                                                                 0xc4d2\n#define regRCC_EP_DEV1_EP_PCIE_BUS_CNTL_BASE_IDX                                                        5\n#define regRCC_EP_DEV1_EP_PCIE_CFG_CNTL                                                                 0xc4d3\n#define regRCC_EP_DEV1_EP_PCIE_CFG_CNTL_BASE_IDX                                                        5\n#define regRCC_EP_DEV1_EP_PCIE_TX_LTR_CNTL                                                              0xc4d4\n#define regRCC_EP_DEV1_EP_PCIE_TX_LTR_CNTL_BASE_IDX                                                     5\n#define regRCC_EP_DEV1_EP_PCIE_STRAP_MISC                                                               0xc4d5\n#define regRCC_EP_DEV1_EP_PCIE_STRAP_MISC_BASE_IDX                                                      5\n#define regRCC_EP_DEV1_EP_PCIE_STRAP_MISC2                                                              0xc4d6\n#define regRCC_EP_DEV1_EP_PCIE_STRAP_MISC2_BASE_IDX                                                     5\n#define regRCC_EP_DEV1_EP_PCIE_F0_DPA_CAP                                                               0xc4d7\n#define regRCC_EP_DEV1_EP_PCIE_F0_DPA_CAP_BASE_IDX                                                      5\n#define regRCC_EP_DEV1_EP_PCIE_F0_DPA_LATENCY_INDICATOR                                                 0xc4d8\n#define regRCC_EP_DEV1_EP_PCIE_F0_DPA_LATENCY_INDICATOR_BASE_IDX                                        5\n#define regRCC_EP_DEV1_EP_PCIE_F0_DPA_CNTL                                                              0xc4d8\n#define regRCC_EP_DEV1_EP_PCIE_F0_DPA_CNTL_BASE_IDX                                                     5\n#define regRCC_EP_DEV1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_0                                                 0xc4d8\n#define regRCC_EP_DEV1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX                                        5\n#define regRCC_EP_DEV1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_1                                                 0xc4d9\n#define regRCC_EP_DEV1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_1_BASE_IDX                                        5\n#define regRCC_EP_DEV1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_2                                                 0xc4d9\n#define regRCC_EP_DEV1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_2_BASE_IDX                                        5\n#define regRCC_EP_DEV1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_3                                                 0xc4d9\n#define regRCC_EP_DEV1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_3_BASE_IDX                                        5\n#define regRCC_EP_DEV1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_4                                                 0xc4d9\n#define regRCC_EP_DEV1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_4_BASE_IDX                                        5\n#define regRCC_EP_DEV1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_5                                                 0xc4da\n#define regRCC_EP_DEV1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_5_BASE_IDX                                        5\n#define regRCC_EP_DEV1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_6                                                 0xc4da\n#define regRCC_EP_DEV1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_6_BASE_IDX                                        5\n#define regRCC_EP_DEV1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_7                                                 0xc4da\n#define regRCC_EP_DEV1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_7_BASE_IDX                                        5\n#define regRCC_EP_DEV1_EP_PCIE_PME_CONTROL                                                              0xc4dc\n#define regRCC_EP_DEV1_EP_PCIE_PME_CONTROL_BASE_IDX                                                     5\n#define regRCC_EP_DEV1_EP_PCIEP_RESERVED                                                                0xc4dd\n#define regRCC_EP_DEV1_EP_PCIEP_RESERVED_BASE_IDX                                                       5\n#define regRCC_EP_DEV1_EP_PCIE_TX_CNTL                                                                  0xc4df\n#define regRCC_EP_DEV1_EP_PCIE_TX_CNTL_BASE_IDX                                                         5\n#define regRCC_EP_DEV1_EP_PCIE_TX_REQUESTER_ID                                                          0xc4e0\n#define regRCC_EP_DEV1_EP_PCIE_TX_REQUESTER_ID_BASE_IDX                                                 5\n#define regRCC_EP_DEV1_EP_PCIE_ERR_CNTL                                                                 0xc4e1\n#define regRCC_EP_DEV1_EP_PCIE_ERR_CNTL_BASE_IDX                                                        5\n#define regRCC_EP_DEV1_EP_PCIE_RX_CNTL                                                                  0xc4e2\n#define regRCC_EP_DEV1_EP_PCIE_RX_CNTL_BASE_IDX                                                         5\n#define regRCC_EP_DEV1_EP_PCIE_LC_SPEED_CNTL                                                            0xc4e3\n#define regRCC_EP_DEV1_EP_PCIE_LC_SPEED_CNTL_BASE_IDX                                                   5\n\n\n\n\n#define regRCC_DWN_DEV1_DN_PCIE_RESERVED                                                                0xc4e8\n#define regRCC_DWN_DEV1_DN_PCIE_RESERVED_BASE_IDX                                                       5\n#define regRCC_DWN_DEV1_DN_PCIE_SCRATCH                                                                 0xc4e9\n#define regRCC_DWN_DEV1_DN_PCIE_SCRATCH_BASE_IDX                                                        5\n#define regRCC_DWN_DEV1_DN_PCIE_CNTL                                                                    0xc4eb\n#define regRCC_DWN_DEV1_DN_PCIE_CNTL_BASE_IDX                                                           5\n#define regRCC_DWN_DEV1_DN_PCIE_CONFIG_CNTL                                                             0xc4ec\n#define regRCC_DWN_DEV1_DN_PCIE_CONFIG_CNTL_BASE_IDX                                                    5\n#define regRCC_DWN_DEV1_DN_PCIE_RX_CNTL2                                                                0xc4ed\n#define regRCC_DWN_DEV1_DN_PCIE_RX_CNTL2_BASE_IDX                                                       5\n#define regRCC_DWN_DEV1_DN_PCIE_BUS_CNTL                                                                0xc4ee\n#define regRCC_DWN_DEV1_DN_PCIE_BUS_CNTL_BASE_IDX                                                       5\n#define regRCC_DWN_DEV1_DN_PCIE_CFG_CNTL                                                                0xc4ef\n#define regRCC_DWN_DEV1_DN_PCIE_CFG_CNTL_BASE_IDX                                                       5\n#define regRCC_DWN_DEV1_DN_PCIE_STRAP_F0                                                                0xc4f0\n#define regRCC_DWN_DEV1_DN_PCIE_STRAP_F0_BASE_IDX                                                       5\n#define regRCC_DWN_DEV1_DN_PCIE_STRAP_MISC                                                              0xc4f1\n#define regRCC_DWN_DEV1_DN_PCIE_STRAP_MISC_BASE_IDX                                                     5\n#define regRCC_DWN_DEV1_DN_PCIE_STRAP_MISC2                                                             0xc4f2\n#define regRCC_DWN_DEV1_DN_PCIE_STRAP_MISC2_BASE_IDX                                                    5\n\n\n\n\n#define regRCC_DWNP_DEV1_PCIE_ERR_CNTL                                                                  0xc4f5\n#define regRCC_DWNP_DEV1_PCIE_ERR_CNTL_BASE_IDX                                                         5\n#define regRCC_DWNP_DEV1_PCIE_RX_CNTL                                                                   0xc4f6\n#define regRCC_DWNP_DEV1_PCIE_RX_CNTL_BASE_IDX                                                          5\n#define regRCC_DWNP_DEV1_PCIE_LC_SPEED_CNTL                                                             0xc4f7\n#define regRCC_DWNP_DEV1_PCIE_LC_SPEED_CNTL_BASE_IDX                                                    5\n#define regRCC_DWNP_DEV1_PCIE_LC_CNTL2                                                                  0xc4f8\n#define regRCC_DWNP_DEV1_PCIE_LC_CNTL2_BASE_IDX                                                         5\n#define regRCC_DWNP_DEV1_PCIEP_STRAP_MISC                                                               0xc4f9\n#define regRCC_DWNP_DEV1_PCIEP_STRAP_MISC_BASE_IDX                                                      5\n#define regRCC_DWNP_DEV1_LTR_MSG_INFO_FROM_EP                                                           0xc4fa\n#define regRCC_DWNP_DEV1_LTR_MSG_INFO_FROM_EP_BASE_IDX                                                  5\n\n\n\n\n#define regRCC_DEV2_RCC_VDM_SUPPORT                                                                     0xc540\n#define regRCC_DEV2_RCC_VDM_SUPPORT_BASE_IDX                                                            5\n#define regRCC_DEV2_RCC_BUS_CNTL                                                                        0xc541\n#define regRCC_DEV2_RCC_BUS_CNTL_BASE_IDX                                                               5\n#define regRCC_DEV2_RCC_FEATURES_CONTROL_MISC                                                           0xc542\n#define regRCC_DEV2_RCC_FEATURES_CONTROL_MISC_BASE_IDX                                                  5\n#define regRCC_DEV2_RCC_DEV0_LINK_CNTL                                                                  0xc543\n#define regRCC_DEV2_RCC_DEV0_LINK_CNTL_BASE_IDX                                                         5\n#define regRCC_DEV2_RCC_CMN_LINK_CNTL                                                                   0xc544\n#define regRCC_DEV2_RCC_CMN_LINK_CNTL_BASE_IDX                                                          5\n#define regRCC_DEV2_RCC_EP_REQUESTERID_RESTORE                                                          0xc545\n#define regRCC_DEV2_RCC_EP_REQUESTERID_RESTORE_BASE_IDX                                                 5\n#define regRCC_DEV2_RCC_LTR_LSWITCH_CNTL                                                                0xc546\n#define regRCC_DEV2_RCC_LTR_LSWITCH_CNTL_BASE_IDX                                                       5\n#define regRCC_DEV2_RCC_MH_ARB_CNTL                                                                     0xc547\n#define regRCC_DEV2_RCC_MH_ARB_CNTL_BASE_IDX                                                            5\n#define regRCC_DEV2_RCC_MARGIN_PARAM_CNTL0                                                              0xc548\n#define regRCC_DEV2_RCC_MARGIN_PARAM_CNTL0_BASE_IDX                                                     5\n#define regRCC_DEV2_RCC_MARGIN_PARAM_CNTL1                                                              0xc549\n#define regRCC_DEV2_RCC_MARGIN_PARAM_CNTL1_BASE_IDX                                                     5\n\n\n\n\n#define regRCC_EP_DEV2_EP_PCIE_SCRATCH                                                                  0xc54c\n#define regRCC_EP_DEV2_EP_PCIE_SCRATCH_BASE_IDX                                                         5\n#define regRCC_EP_DEV2_EP_PCIE_CNTL                                                                     0xc54e\n#define regRCC_EP_DEV2_EP_PCIE_CNTL_BASE_IDX                                                            5\n#define regRCC_EP_DEV2_EP_PCIE_INT_CNTL                                                                 0xc54f\n#define regRCC_EP_DEV2_EP_PCIE_INT_CNTL_BASE_IDX                                                        5\n#define regRCC_EP_DEV2_EP_PCIE_INT_STATUS                                                               0xc550\n#define regRCC_EP_DEV2_EP_PCIE_INT_STATUS_BASE_IDX                                                      5\n#define regRCC_EP_DEV2_EP_PCIE_RX_CNTL2                                                                 0xc551\n#define regRCC_EP_DEV2_EP_PCIE_RX_CNTL2_BASE_IDX                                                        5\n#define regRCC_EP_DEV2_EP_PCIE_BUS_CNTL                                                                 0xc552\n#define regRCC_EP_DEV2_EP_PCIE_BUS_CNTL_BASE_IDX                                                        5\n#define regRCC_EP_DEV2_EP_PCIE_CFG_CNTL                                                                 0xc553\n#define regRCC_EP_DEV2_EP_PCIE_CFG_CNTL_BASE_IDX                                                        5\n#define regRCC_EP_DEV2_EP_PCIE_TX_LTR_CNTL                                                              0xc554\n#define regRCC_EP_DEV2_EP_PCIE_TX_LTR_CNTL_BASE_IDX                                                     5\n#define regRCC_EP_DEV2_EP_PCIE_STRAP_MISC                                                               0xc555\n#define regRCC_EP_DEV2_EP_PCIE_STRAP_MISC_BASE_IDX                                                      5\n#define regRCC_EP_DEV2_EP_PCIE_STRAP_MISC2                                                              0xc556\n#define regRCC_EP_DEV2_EP_PCIE_STRAP_MISC2_BASE_IDX                                                     5\n#define regRCC_EP_DEV2_EP_PCIE_F0_DPA_CAP                                                               0xc557\n#define regRCC_EP_DEV2_EP_PCIE_F0_DPA_CAP_BASE_IDX                                                      5\n#define regRCC_EP_DEV2_EP_PCIE_F0_DPA_LATENCY_INDICATOR                                                 0xc558\n#define regRCC_EP_DEV2_EP_PCIE_F0_DPA_LATENCY_INDICATOR_BASE_IDX                                        5\n#define regRCC_EP_DEV2_EP_PCIE_F0_DPA_CNTL                                                              0xc558\n#define regRCC_EP_DEV2_EP_PCIE_F0_DPA_CNTL_BASE_IDX                                                     5\n#define regRCC_EP_DEV2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_0                                                 0xc558\n#define regRCC_EP_DEV2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX                                        5\n#define regRCC_EP_DEV2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_1                                                 0xc559\n#define regRCC_EP_DEV2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_1_BASE_IDX                                        5\n#define regRCC_EP_DEV2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_2                                                 0xc559\n#define regRCC_EP_DEV2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_2_BASE_IDX                                        5\n#define regRCC_EP_DEV2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_3                                                 0xc559\n#define regRCC_EP_DEV2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_3_BASE_IDX                                        5\n#define regRCC_EP_DEV2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_4                                                 0xc559\n#define regRCC_EP_DEV2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_4_BASE_IDX                                        5\n#define regRCC_EP_DEV2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_5                                                 0xc55a\n#define regRCC_EP_DEV2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_5_BASE_IDX                                        5\n#define regRCC_EP_DEV2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_6                                                 0xc55a\n#define regRCC_EP_DEV2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_6_BASE_IDX                                        5\n#define regRCC_EP_DEV2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_7                                                 0xc55a\n#define regRCC_EP_DEV2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_7_BASE_IDX                                        5\n#define regRCC_EP_DEV2_EP_PCIE_PME_CONTROL                                                              0xc55c\n#define regRCC_EP_DEV2_EP_PCIE_PME_CONTROL_BASE_IDX                                                     5\n#define regRCC_EP_DEV2_EP_PCIEP_RESERVED                                                                0xc55d\n#define regRCC_EP_DEV2_EP_PCIEP_RESERVED_BASE_IDX                                                       5\n#define regRCC_EP_DEV2_EP_PCIE_TX_CNTL                                                                  0xc55f\n#define regRCC_EP_DEV2_EP_PCIE_TX_CNTL_BASE_IDX                                                         5\n#define regRCC_EP_DEV2_EP_PCIE_TX_REQUESTER_ID                                                          0xc560\n#define regRCC_EP_DEV2_EP_PCIE_TX_REQUESTER_ID_BASE_IDX                                                 5\n#define regRCC_EP_DEV2_EP_PCIE_ERR_CNTL                                                                 0xc561\n#define regRCC_EP_DEV2_EP_PCIE_ERR_CNTL_BASE_IDX                                                        5\n#define regRCC_EP_DEV2_EP_PCIE_RX_CNTL                                                                  0xc562\n#define regRCC_EP_DEV2_EP_PCIE_RX_CNTL_BASE_IDX                                                         5\n#define regRCC_EP_DEV2_EP_PCIE_LC_SPEED_CNTL                                                            0xc563\n#define regRCC_EP_DEV2_EP_PCIE_LC_SPEED_CNTL_BASE_IDX                                                   5\n\n\n\n\n#define regRCC_DWN_DEV2_DN_PCIE_RESERVED                                                                0xc568\n#define regRCC_DWN_DEV2_DN_PCIE_RESERVED_BASE_IDX                                                       5\n#define regRCC_DWN_DEV2_DN_PCIE_SCRATCH                                                                 0xc569\n#define regRCC_DWN_DEV2_DN_PCIE_SCRATCH_BASE_IDX                                                        5\n#define regRCC_DWN_DEV2_DN_PCIE_CNTL                                                                    0xc56b\n#define regRCC_DWN_DEV2_DN_PCIE_CNTL_BASE_IDX                                                           5\n#define regRCC_DWN_DEV2_DN_PCIE_CONFIG_CNTL                                                             0xc56c\n#define regRCC_DWN_DEV2_DN_PCIE_CONFIG_CNTL_BASE_IDX                                                    5\n#define regRCC_DWN_DEV2_DN_PCIE_RX_CNTL2                                                                0xc56d\n#define regRCC_DWN_DEV2_DN_PCIE_RX_CNTL2_BASE_IDX                                                       5\n#define regRCC_DWN_DEV2_DN_PCIE_BUS_CNTL                                                                0xc56e\n#define regRCC_DWN_DEV2_DN_PCIE_BUS_CNTL_BASE_IDX                                                       5\n#define regRCC_DWN_DEV2_DN_PCIE_CFG_CNTL                                                                0xc56f\n#define regRCC_DWN_DEV2_DN_PCIE_CFG_CNTL_BASE_IDX                                                       5\n#define regRCC_DWN_DEV2_DN_PCIE_STRAP_F0                                                                0xc570\n#define regRCC_DWN_DEV2_DN_PCIE_STRAP_F0_BASE_IDX                                                       5\n#define regRCC_DWN_DEV2_DN_PCIE_STRAP_MISC                                                              0xc571\n#define regRCC_DWN_DEV2_DN_PCIE_STRAP_MISC_BASE_IDX                                                     5\n#define regRCC_DWN_DEV2_DN_PCIE_STRAP_MISC2                                                             0xc572\n#define regRCC_DWN_DEV2_DN_PCIE_STRAP_MISC2_BASE_IDX                                                    5\n\n\n\n\n#define regRCC_DWNP_DEV2_PCIE_ERR_CNTL                                                                  0xc575\n#define regRCC_DWNP_DEV2_PCIE_ERR_CNTL_BASE_IDX                                                         5\n#define regRCC_DWNP_DEV2_PCIE_RX_CNTL                                                                   0xc576\n#define regRCC_DWNP_DEV2_PCIE_RX_CNTL_BASE_IDX                                                          5\n#define regRCC_DWNP_DEV2_PCIE_LC_SPEED_CNTL                                                             0xc577\n#define regRCC_DWNP_DEV2_PCIE_LC_SPEED_CNTL_BASE_IDX                                                    5\n#define regRCC_DWNP_DEV2_PCIE_LC_CNTL2                                                                  0xc578\n#define regRCC_DWNP_DEV2_PCIE_LC_CNTL2_BASE_IDX                                                         5\n#define regRCC_DWNP_DEV2_PCIEP_STRAP_MISC                                                               0xc579\n#define regRCC_DWNP_DEV2_PCIEP_STRAP_MISC_BASE_IDX                                                      5\n#define regRCC_DWNP_DEV2_LTR_MSG_INFO_FROM_EP                                                           0xc57a\n#define regRCC_DWNP_DEV2_LTR_MSG_INFO_FROM_EP_BASE_IDX                                                  5\n\n\n\n\n#define regNBIF_STRAP_BIOS_CNTL                                                                         0xcc81\n#define regNBIF_STRAP_BIOS_CNTL_BASE_IDX                                                                5\n#define regMISC_SCRATCH                                                                                 0xe800\n#define regMISC_SCRATCH_BASE_IDX                                                                        5\n#define regINTR_LINE_POLARITY                                                                           0xe801\n#define regINTR_LINE_POLARITY_BASE_IDX                                                                  5\n#define regINTR_LINE_ENABLE                                                                             0xe802\n#define regINTR_LINE_ENABLE_BASE_IDX                                                                    5\n#define regOUTSTANDING_VC_ALLOC                                                                         0xe803\n#define regOUTSTANDING_VC_ALLOC_BASE_IDX                                                                5\n#define regBIFC_MISC_CTRL0                                                                              0xe804\n#define regBIFC_MISC_CTRL0_BASE_IDX                                                                     5\n#define regBIFC_MISC_CTRL1                                                                              0xe805\n#define regBIFC_MISC_CTRL1_BASE_IDX                                                                     5\n#define regBIFC_BME_ERR_LOG_LB                                                                          0xe806\n#define regBIFC_BME_ERR_LOG_LB_BASE_IDX                                                                 5\n#define regBIFC_LC_TIMER_CTRL                                                                           0xe807\n#define regBIFC_LC_TIMER_CTRL_BASE_IDX                                                                  5\n#define regBIFC_RCCBIH_BME_ERR_LOG0                                                                     0xe808\n#define regBIFC_RCCBIH_BME_ERR_LOG0_BASE_IDX                                                            5\n#define regBIFC_RCCBIH_BME_ERR_LOG1                                                                     0xe809\n#define regBIFC_RCCBIH_BME_ERR_LOG1_BASE_IDX                                                            5\n#define regBIFC_DMA_ATTR_OVERRIDE_DEV0_F0_F1                                                            0xe80a\n#define regBIFC_DMA_ATTR_OVERRIDE_DEV0_F0_F1_BASE_IDX                                                   5\n#define regBIFC_DMA_ATTR_OVERRIDE_DEV0_F2_F3                                                            0xe80b\n#define regBIFC_DMA_ATTR_OVERRIDE_DEV0_F2_F3_BASE_IDX                                                   5\n#define regBIFC_DMA_ATTR_OVERRIDE_DEV0_F4_F5                                                            0xe80c\n#define regBIFC_DMA_ATTR_OVERRIDE_DEV0_F4_F5_BASE_IDX                                                   5\n#define regBIFC_DMA_ATTR_OVERRIDE_DEV0_F6_F7                                                            0xe80d\n#define regBIFC_DMA_ATTR_OVERRIDE_DEV0_F6_F7_BASE_IDX                                                   5\n#define regBIFC_DMA_ATTR_OVERRIDE_DEV1_F0_F1                                                            0xe80e\n#define regBIFC_DMA_ATTR_OVERRIDE_DEV1_F0_F1_BASE_IDX                                                   5\n#define regBIFC_DMA_ATTR_OVERRIDE_DEV1_F2_F3                                                            0xe80f\n#define regBIFC_DMA_ATTR_OVERRIDE_DEV1_F2_F3_BASE_IDX                                                   5\n#define regBIFC_DMA_ATTR_OVERRIDE_DEV1_F4_F5                                                            0xe810\n#define regBIFC_DMA_ATTR_OVERRIDE_DEV1_F4_F5_BASE_IDX                                                   5\n#define regBIFC_DMA_ATTR_OVERRIDE_DEV1_F6_F7                                                            0xe811\n#define regBIFC_DMA_ATTR_OVERRIDE_DEV1_F6_F7_BASE_IDX                                                   5\n#define regBIFC_DMA_ATTR_OVERRIDE_DEV2_F0_F1                                                            0xe812\n#define regBIFC_DMA_ATTR_OVERRIDE_DEV2_F0_F1_BASE_IDX                                                   5\n#define regBIFC_DMA_ATTR_OVERRIDE_DEV2_F2_F3                                                            0xe813\n#define regBIFC_DMA_ATTR_OVERRIDE_DEV2_F2_F3_BASE_IDX                                                   5\n#define regBIFC_DMA_ATTR_OVERRIDE_DEV2_F4_F5                                                            0xe814\n#define regBIFC_DMA_ATTR_OVERRIDE_DEV2_F4_F5_BASE_IDX                                                   5\n#define regBIFC_DMA_ATTR_OVERRIDE_DEV2_F6_F7                                                            0xe815\n#define regBIFC_DMA_ATTR_OVERRIDE_DEV2_F6_F7_BASE_IDX                                                   5\n#define regBIFC_DMA_ATTR_CNTL2_DEV0                                                                     0xe81a\n#define regBIFC_DMA_ATTR_CNTL2_DEV0_BASE_IDX                                                            5\n#define regBIFC_DMA_ATTR_CNTL2_DEV1                                                                     0xe81b\n#define regBIFC_DMA_ATTR_CNTL2_DEV1_BASE_IDX                                                            5\n#define regBIFC_DMA_ATTR_CNTL2_DEV2                                                                     0xe81c\n#define regBIFC_DMA_ATTR_CNTL2_DEV2_BASE_IDX                                                            5\n#define regBME_DUMMY_CNTL_0                                                                             0xe825\n#define regBME_DUMMY_CNTL_0_BASE_IDX                                                                    5\n#define regBME_DUMMY_CNTL_1                                                                             0xe826\n#define regBME_DUMMY_CNTL_1_BASE_IDX                                                                    5\n#define regBIFC_THT_CNTL                                                                                0xe827\n#define regBIFC_THT_CNTL_BASE_IDX                                                                       5\n#define regBIFC_HSTARB_CNTL                                                                             0xe828\n#define regBIFC_HSTARB_CNTL_BASE_IDX                                                                    5\n#define regBIFC_GSI_CNTL                                                                                0xe829\n#define regBIFC_GSI_CNTL_BASE_IDX                                                                       5\n#define regBIFC_PCIEFUNC_CNTL                                                                           0xe82a\n#define regBIFC_PCIEFUNC_CNTL_BASE_IDX                                                                  5\n#define regBIFC_PASID_CHECK_DIS                                                                         0xe82b\n#define regBIFC_PASID_CHECK_DIS_BASE_IDX                                                                5\n#define regBIFC_SDP_CNTL_0                                                                              0xe82c\n#define regBIFC_SDP_CNTL_0_BASE_IDX                                                                     5\n#define regBIFC_SDP_CNTL_1                                                                              0xe82d\n#define regBIFC_SDP_CNTL_1_BASE_IDX                                                                     5\n#define regBIFC_PASID_STS                                                                               0xe82e\n#define regBIFC_PASID_STS_BASE_IDX                                                                      5\n#define regBIFC_ATHUB_ACT_CNTL                                                                          0xe82f\n#define regBIFC_ATHUB_ACT_CNTL_BASE_IDX                                                                 5\n#define regBIFC_PERF_CNTL_0                                                                             0xe830\n#define regBIFC_PERF_CNTL_0_BASE_IDX                                                                    5\n#define regBIFC_PERF_CNTL_1                                                                             0xe831\n#define regBIFC_PERF_CNTL_1_BASE_IDX                                                                    5\n#define regBIFC_PERF_CNT_MMIO_RD_L32BIT                                                                 0xe832\n#define regBIFC_PERF_CNT_MMIO_RD_L32BIT_BASE_IDX                                                        5\n#define regBIFC_PERF_CNT_MMIO_WR_L32BIT                                                                 0xe833\n#define regBIFC_PERF_CNT_MMIO_WR_L32BIT_BASE_IDX                                                        5\n#define regBIFC_PERF_CNT_DMA_RD_L32BIT                                                                  0xe834\n#define regBIFC_PERF_CNT_DMA_RD_L32BIT_BASE_IDX                                                         5\n#define regBIFC_PERF_CNT_DMA_WR_L32BIT                                                                  0xe835\n#define regBIFC_PERF_CNT_DMA_WR_L32BIT_BASE_IDX                                                         5\n#define regNBIF_REGIF_ERRSET_CTRL                                                                       0xe836\n#define regNBIF_REGIF_ERRSET_CTRL_BASE_IDX                                                              5\n#define regBIFC_SDP_CNTL_2                                                                              0xe837\n#define regBIFC_SDP_CNTL_2_BASE_IDX                                                                     5\n#define regNBIF_PGMST_CTRL                                                                              0xe838\n#define regNBIF_PGMST_CTRL_BASE_IDX                                                                     5\n#define regNBIF_PGSLV_CTRL                                                                              0xe839\n#define regNBIF_PGSLV_CTRL_BASE_IDX                                                                     5\n#define regNBIF_PG_MISC_CTRL                                                                            0xe83a\n#define regNBIF_PG_MISC_CTRL_BASE_IDX                                                                   5\n#define regNBIF_HST_MISC_CTRL                                                                           0xe83b\n#define regNBIF_HST_MISC_CTRL_BASE_IDX                                                                  5\n#define regSMN_MST_EP_CNTL3                                                                             0xe83c\n#define regSMN_MST_EP_CNTL3_BASE_IDX                                                                    5\n#define regSMN_MST_EP_CNTL4                                                                             0xe83d\n#define regSMN_MST_EP_CNTL4_BASE_IDX                                                                    5\n#define regSMN_MST_CNTL1                                                                                0xe83e\n#define regSMN_MST_CNTL1_BASE_IDX                                                                       5\n#define regSMN_MST_EP_CNTL5                                                                             0xe83f\n#define regSMN_MST_EP_CNTL5_BASE_IDX                                                                    5\n#define regBIF_SELFRING_BUFFER_VID                                                                      0xe840\n#define regBIF_SELFRING_BUFFER_VID_BASE_IDX                                                             5\n#define regBIF_SELFRING_VECTOR_CNTL                                                                     0xe841\n#define regBIF_SELFRING_VECTOR_CNTL_BASE_IDX                                                            5\n#define regNBIF_STRAP_WRITE_CTRL                                                                        0xe845\n#define regNBIF_STRAP_WRITE_CTRL_BASE_IDX                                                               5\n#define regNBIF_INTX_DSTATE_MISC_CNTL                                                                   0xe846\n#define regNBIF_INTX_DSTATE_MISC_CNTL_BASE_IDX                                                          5\n#define regNBIF_PENDING_MISC_CNTL                                                                       0xe847\n#define regNBIF_PENDING_MISC_CNTL_BASE_IDX                                                              5\n#define regBIF_GMI_WRR_WEIGHT                                                                           0xe848\n#define regBIF_GMI_WRR_WEIGHT_BASE_IDX                                                                  5\n#define regBIF_GMI_WRR_WEIGHT2                                                                          0xe849\n#define regBIF_GMI_WRR_WEIGHT2_BASE_IDX                                                                 5\n#define regBIF_GMI_WRR_WEIGHT3                                                                          0xe84a\n#define regBIF_GMI_WRR_WEIGHT3_BASE_IDX                                                                 5\n#define regNBIF_PWRBRK_REQUEST                                                                          0xe84c\n#define regNBIF_PWRBRK_REQUEST_BASE_IDX                                                                 5\n#define regBIF_ATOMIC_ERR_LOG_DEV0_F0                                                                   0xe850\n#define regBIF_ATOMIC_ERR_LOG_DEV0_F0_BASE_IDX                                                          5\n#define regBIF_ATOMIC_ERR_LOG_DEV0_F1                                                                   0xe851\n#define regBIF_ATOMIC_ERR_LOG_DEV0_F1_BASE_IDX                                                          5\n#define regBIF_ATOMIC_ERR_LOG_DEV0_F2                                                                   0xe852\n#define regBIF_ATOMIC_ERR_LOG_DEV0_F2_BASE_IDX                                                          5\n#define regBIF_ATOMIC_ERR_LOG_DEV0_F3                                                                   0xe853\n#define regBIF_ATOMIC_ERR_LOG_DEV0_F3_BASE_IDX                                                          5\n#define regBIF_ATOMIC_ERR_LOG_DEV0_F4                                                                   0xe854\n#define regBIF_ATOMIC_ERR_LOG_DEV0_F4_BASE_IDX                                                          5\n#define regBIF_ATOMIC_ERR_LOG_DEV0_F5                                                                   0xe855\n#define regBIF_ATOMIC_ERR_LOG_DEV0_F5_BASE_IDX                                                          5\n#define regBIF_ATOMIC_ERR_LOG_DEV0_F6                                                                   0xe856\n#define regBIF_ATOMIC_ERR_LOG_DEV0_F6_BASE_IDX                                                          5\n#define regBIF_ATOMIC_ERR_LOG_DEV0_F7                                                                   0xe857\n#define regBIF_ATOMIC_ERR_LOG_DEV0_F7_BASE_IDX                                                          5\n#define regBIF_ATOMIC_ERR_LOG_DEV1_F0                                                                   0xe858\n#define regBIF_ATOMIC_ERR_LOG_DEV1_F0_BASE_IDX                                                          5\n#define regBIF_ATOMIC_ERR_LOG_DEV1_F1                                                                   0xe859\n#define regBIF_ATOMIC_ERR_LOG_DEV1_F1_BASE_IDX                                                          5\n#define regBIF_ATOMIC_ERR_LOG_DEV2_F0                                                                   0xe85a\n#define regBIF_ATOMIC_ERR_LOG_DEV2_F0_BASE_IDX                                                          5\n#define regBIF_ATOMIC_ERR_LOG_DEV2_F1                                                                   0xe85b\n#define regBIF_ATOMIC_ERR_LOG_DEV2_F1_BASE_IDX                                                          5\n#define regBIF_ATOMIC_ERR_LOG_DEV2_F2                                                                   0xe85c\n#define regBIF_ATOMIC_ERR_LOG_DEV2_F2_BASE_IDX                                                          5\n#define regBIF_ATOMIC_ERR_LOG_DEV2_F3                                                                   0xe85d\n#define regBIF_ATOMIC_ERR_LOG_DEV2_F3_BASE_IDX                                                          5\n#define regBIF_ATOMIC_ERR_LOG_DEV2_F4                                                                   0xe85e\n#define regBIF_ATOMIC_ERR_LOG_DEV2_F4_BASE_IDX                                                          5\n#define regBIF_ATOMIC_ERR_LOG_DEV2_F5                                                                   0xe85f\n#define regBIF_ATOMIC_ERR_LOG_DEV2_F5_BASE_IDX                                                          5\n#define regBIF_ATOMIC_ERR_LOG_DEV2_F6                                                                   0xe860\n#define regBIF_ATOMIC_ERR_LOG_DEV2_F6_BASE_IDX                                                          5\n#define regBIF_DMA_MP4_ERR_LOG                                                                          0xe870\n#define regBIF_DMA_MP4_ERR_LOG_BASE_IDX                                                                 5\n#define regBIF_PASID_ERR_LOG                                                                            0xe871\n#define regBIF_PASID_ERR_LOG_BASE_IDX                                                                   5\n#define regBIF_PASID_ERR_CLR                                                                            0xe872\n#define regBIF_PASID_ERR_CLR_BASE_IDX                                                                   5\n#define regEP0_INTR_URGENT_CAP                                                                          0xe875\n#define regEP0_INTR_URGENT_CAP_BASE_IDX                                                                 5\n#define regEP1_INTR_URGENT_CAP                                                                          0xe876\n#define regEP1_INTR_URGENT_CAP_BASE_IDX                                                                 5\n#define regEP2_INTR_URGENT_CAP                                                                          0xe877\n#define regEP2_INTR_URGENT_CAP_BASE_IDX                                                                 5\n#define regEP_PEND_BLOCK_MSK                                                                            0xe87c\n#define regEP_PEND_BLOCK_MSK_BASE_IDX                                                                   5\n#define regNBIF_VWIRE_CTRL                                                                              0xe880\n#define regNBIF_VWIRE_CTRL_BASE_IDX                                                                     5\n#define regNBIF_SMN_VWR_VCHG_DIS_CTRL                                                                   0xe881\n#define regNBIF_SMN_VWR_VCHG_DIS_CTRL_BASE_IDX                                                          5\n#define regNBIF_SMN_VWR_VCHG_RST_CTRL0                                                                  0xe882\n#define regNBIF_SMN_VWR_VCHG_RST_CTRL0_BASE_IDX                                                         5\n#define regNBIF_SMN_VWR_VCHG_TRIG                                                                       0xe884\n#define regNBIF_SMN_VWR_VCHG_TRIG_BASE_IDX                                                              5\n#define regNBIF_SMN_VWR_WTRIG_CNTL                                                                      0xe885\n#define regNBIF_SMN_VWR_WTRIG_CNTL_BASE_IDX                                                             5\n#define regNBIF_SMN_VWR_VCHG_DIS_CTRL_1                                                                 0xe886\n#define regNBIF_SMN_VWR_VCHG_DIS_CTRL_1_BASE_IDX                                                        5\n#define regNBIF_MGCG_CTRL_LCLK                                                                          0xe887\n#define regNBIF_MGCG_CTRL_LCLK_BASE_IDX                                                                 5\n#define regNBIF_DS_CTRL_LCLK                                                                            0xe888\n#define regNBIF_DS_CTRL_LCLK_BASE_IDX                                                                   5\n#define regSMN_MST_CNTL0                                                                                0xe889\n#define regSMN_MST_CNTL0_BASE_IDX                                                                       5\n#define regSMN_MST_EP_CNTL1                                                                             0xe88a\n#define regSMN_MST_EP_CNTL1_BASE_IDX                                                                    5\n#define regSMN_MST_EP_CNTL2                                                                             0xe88b\n#define regSMN_MST_EP_CNTL2_BASE_IDX                                                                    5\n#define regNBIF_SDP_VWR_VCHG_DIS_CTRL                                                                   0xe88c\n#define regNBIF_SDP_VWR_VCHG_DIS_CTRL_BASE_IDX                                                          5\n#define regNBIF_SDP_VWR_VCHG_RST_CTRL0                                                                  0xe88d\n#define regNBIF_SDP_VWR_VCHG_RST_CTRL0_BASE_IDX                                                         5\n#define regNBIF_SDP_VWR_VCHG_RST_CTRL1                                                                  0xe88e\n#define regNBIF_SDP_VWR_VCHG_RST_CTRL1_BASE_IDX                                                         5\n#define regNBIF_SDP_VWR_VCHG_TRIG                                                                       0xe88f\n#define regNBIF_SDP_VWR_VCHG_TRIG_BASE_IDX                                                              5\n#define regBIFC_BME_ERR_LOG_HB                                                                          0xe8a0\n#define regBIFC_BME_ERR_LOG_HB_BASE_IDX                                                                 5\n#define regNBIF_SMN_VWR_VCHG_DIS_CTRL_HI                                                                0xe8a4\n#define regNBIF_SMN_VWR_VCHG_DIS_CTRL_HI_BASE_IDX                                                       5\n#define regNBIF_SMN_VWR_VCHG_RST_CTRL0_HI                                                               0xe8a5\n#define regNBIF_SMN_VWR_VCHG_RST_CTRL0_HI_BASE_IDX                                                      5\n#define regNBIF_SMN_VWR_WTRIG_CNTL_HI                                                                   0xe8a6\n#define regNBIF_SMN_VWR_WTRIG_CNTL_HI_BASE_IDX                                                          5\n#define regNBIF_SMN_VWR_VCHG_DIS_CTRL_1_HI                                                              0xe8a7\n#define regNBIF_SMN_VWR_VCHG_DIS_CTRL_1_HI_BASE_IDX                                                     5\n#define regNBIF_SMN_VWR_VCHG_TRIG_HI                                                                    0xe8a8\n#define regNBIF_SMN_VWR_VCHG_TRIG_HI_BASE_IDX                                                           5\n#define regBIFC_HRP_SDP_WRRSP_POOLCRED_ALLOC                                                            0xe8c0\n#define regBIFC_HRP_SDP_WRRSP_POOLCRED_ALLOC_BASE_IDX                                                   5\n#define regBIFC_HRP_SDP_RDRSP_POOLCRED_ALLOC                                                            0xe8c1\n#define regBIFC_HRP_SDP_RDRSP_POOLCRED_ALLOC_BASE_IDX                                                   5\n#define regBIFC_GMI_SDP_REQ_POOLCRED_ALLOC                                                              0xe8c2\n#define regBIFC_GMI_SDP_REQ_POOLCRED_ALLOC_BASE_IDX                                                     5\n#define regBIFC_GMI_SDP_DAT_POOLCRED_ALLOC                                                              0xe8c3\n#define regBIFC_GMI_SDP_DAT_POOLCRED_ALLOC_BASE_IDX                                                     5\n#define regBIFC_GMI_SST_RDRSP_POOLCRED_ALLOC                                                            0xe8c4\n#define regBIFC_GMI_SST_RDRSP_POOLCRED_ALLOC_BASE_IDX                                                   5\n#define regBIFC_GMI_SST_WRRSP_POOLCRED_ALLOC                                                            0xe8c5\n#define regBIFC_GMI_SST_WRRSP_POOLCRED_ALLOC_BASE_IDX                                                   5\n#define regDISCON_HYSTERESIS_HEAD_CTRL                                                                  0xe8c6\n#define regDISCON_HYSTERESIS_HEAD_CTRL_BASE_IDX                                                         5\n#define regBIFC_PCIE_BDF_CNTL0                                                                          0xe8d0\n#define regBIFC_PCIE_BDF_CNTL0_BASE_IDX                                                                 5\n#define regBIFC_PCIE_BDF_CNTL1                                                                          0xe8d1\n#define regBIFC_PCIE_BDF_CNTL1_BASE_IDX                                                                 5\n#define regBIFC_EARLY_WAKEUP_CNTL                                                                       0xe8d2\n#define regBIFC_EARLY_WAKEUP_CNTL_BASE_IDX                                                              5\n#define regBIFC_PERF_CNT_MMIO_RD_H16BIT                                                                 0xe8f0\n#define regBIFC_PERF_CNT_MMIO_RD_H16BIT_BASE_IDX                                                        5\n#define regBIFC_PERF_CNT_MMIO_WR_H16BIT                                                                 0xe8f1\n#define regBIFC_PERF_CNT_MMIO_WR_H16BIT_BASE_IDX                                                        5\n#define regBIFC_PERF_CNT_DMA_RD_H16BIT                                                                  0xe8f2\n#define regBIFC_PERF_CNT_DMA_RD_H16BIT_BASE_IDX                                                         5\n#define regBIFC_PERF_CNT_DMA_WR_H16BIT                                                                  0xe8f3\n#define regBIFC_PERF_CNT_DMA_WR_H16BIT_BASE_IDX                                                         5\n\n\n\n\n#define regHARD_RST_CTRL                                                                                0xe000\n#define regHARD_RST_CTRL_BASE_IDX                                                                       5\n#define regSELF_SOFT_RST                                                                                0xe002\n#define regSELF_SOFT_RST_BASE_IDX                                                                       5\n#define regBIF_GFX_DRV_VPU_RST                                                                          0xe003\n#define regBIF_GFX_DRV_VPU_RST_BASE_IDX                                                                 5\n#define regBIF_RST_MISC_CTRL                                                                            0xe004\n#define regBIF_RST_MISC_CTRL_BASE_IDX                                                                   5\n#define regBIF_RST_MISC_CTRL2                                                                           0xe005\n#define regBIF_RST_MISC_CTRL2_BASE_IDX                                                                  5\n#define regBIF_RST_MISC_CTRL3                                                                           0xe006\n#define regBIF_RST_MISC_CTRL3_BASE_IDX                                                                  5\n#define regDEV0_PF0_FLR_RST_CTRL                                                                        0xe008\n#define regDEV0_PF0_FLR_RST_CTRL_BASE_IDX                                                               5\n#define regDEV0_PF1_FLR_RST_CTRL                                                                        0xe009\n#define regDEV0_PF1_FLR_RST_CTRL_BASE_IDX                                                               5\n#define regDEV0_PF2_FLR_RST_CTRL                                                                        0xe00a\n#define regDEV0_PF2_FLR_RST_CTRL_BASE_IDX                                                               5\n#define regDEV0_PF3_FLR_RST_CTRL                                                                        0xe00b\n#define regDEV0_PF3_FLR_RST_CTRL_BASE_IDX                                                               5\n#define regDEV0_PF4_FLR_RST_CTRL                                                                        0xe00c\n#define regDEV0_PF4_FLR_RST_CTRL_BASE_IDX                                                               5\n#define regDEV0_PF5_FLR_RST_CTRL                                                                        0xe00d\n#define regDEV0_PF5_FLR_RST_CTRL_BASE_IDX                                                               5\n#define regDEV0_PF6_FLR_RST_CTRL                                                                        0xe00e\n#define regDEV0_PF6_FLR_RST_CTRL_BASE_IDX                                                               5\n#define regDEV0_PF7_FLR_RST_CTRL                                                                        0xe00f\n#define regDEV0_PF7_FLR_RST_CTRL_BASE_IDX                                                               5\n#define regBIF_INST_RESET_INTR_STS                                                                      0xe010\n#define regBIF_INST_RESET_INTR_STS_BASE_IDX                                                             5\n#define regBIF_PF_FLR_INTR_STS                                                                          0xe011\n#define regBIF_PF_FLR_INTR_STS_BASE_IDX                                                                 5\n#define regBIF_D3HOTD0_INTR_STS                                                                         0xe012\n#define regBIF_D3HOTD0_INTR_STS_BASE_IDX                                                                5\n#define regBIF_POWER_INTR_STS                                                                           0xe014\n#define regBIF_POWER_INTR_STS_BASE_IDX                                                                  5\n#define regBIF_PF_DSTATE_INTR_STS                                                                       0xe015\n#define regBIF_PF_DSTATE_INTR_STS_BASE_IDX                                                              5\n#define regSELF_SOFT_RST_2                                                                              0xe016\n#define regSELF_SOFT_RST_2_BASE_IDX                                                                     5\n#define regBIF_INST_RESET_INTR_MASK                                                                     0xe020\n#define regBIF_INST_RESET_INTR_MASK_BASE_IDX                                                            5\n#define regBIF_PF_FLR_INTR_MASK                                                                         0xe021\n#define regBIF_PF_FLR_INTR_MASK_BASE_IDX                                                                5\n#define regBIF_D3HOTD0_INTR_MASK                                                                        0xe022\n#define regBIF_D3HOTD0_INTR_MASK_BASE_IDX                                                               5\n#define regBIF_POWER_INTR_MASK                                                                          0xe024\n#define regBIF_POWER_INTR_MASK_BASE_IDX                                                                 5\n#define regBIF_PF_DSTATE_INTR_MASK                                                                      0xe025\n#define regBIF_PF_DSTATE_INTR_MASK_BASE_IDX                                                             5\n#define regBIF_PF_FLR_RST                                                                               0xe040\n#define regBIF_PF_FLR_RST_BASE_IDX                                                                      5\n#define regBIF_DEV0_PF0_DSTATE_VALUE                                                                    0xe050\n#define regBIF_DEV0_PF0_DSTATE_VALUE_BASE_IDX                                                           5\n#define regBIF_DEV0_PF1_DSTATE_VALUE                                                                    0xe051\n#define regBIF_DEV0_PF1_DSTATE_VALUE_BASE_IDX                                                           5\n#define regBIF_DEV0_PF2_DSTATE_VALUE                                                                    0xe052\n#define regBIF_DEV0_PF2_DSTATE_VALUE_BASE_IDX                                                           5\n#define regBIF_DEV0_PF3_DSTATE_VALUE                                                                    0xe053\n#define regBIF_DEV0_PF3_DSTATE_VALUE_BASE_IDX                                                           5\n#define regBIF_DEV0_PF4_DSTATE_VALUE                                                                    0xe054\n#define regBIF_DEV0_PF4_DSTATE_VALUE_BASE_IDX                                                           5\n#define regBIF_DEV0_PF5_DSTATE_VALUE                                                                    0xe055\n#define regBIF_DEV0_PF5_DSTATE_VALUE_BASE_IDX                                                           5\n#define regBIF_DEV0_PF6_DSTATE_VALUE                                                                    0xe056\n#define regBIF_DEV0_PF6_DSTATE_VALUE_BASE_IDX                                                           5\n#define regBIF_DEV0_PF7_DSTATE_VALUE                                                                    0xe057\n#define regBIF_DEV0_PF7_DSTATE_VALUE_BASE_IDX                                                           5\n#define regDEV0_PF0_D3HOTD0_RST_CTRL                                                                    0xe078\n#define regDEV0_PF0_D3HOTD0_RST_CTRL_BASE_IDX                                                           5\n#define regDEV0_PF1_D3HOTD0_RST_CTRL                                                                    0xe079\n#define regDEV0_PF1_D3HOTD0_RST_CTRL_BASE_IDX                                                           5\n#define regDEV0_PF2_D3HOTD0_RST_CTRL                                                                    0xe07a\n#define regDEV0_PF2_D3HOTD0_RST_CTRL_BASE_IDX                                                           5\n#define regDEV0_PF3_D3HOTD0_RST_CTRL                                                                    0xe07b\n#define regDEV0_PF3_D3HOTD0_RST_CTRL_BASE_IDX                                                           5\n#define regDEV0_PF4_D3HOTD0_RST_CTRL                                                                    0xe07c\n#define regDEV0_PF4_D3HOTD0_RST_CTRL_BASE_IDX                                                           5\n#define regDEV0_PF5_D3HOTD0_RST_CTRL                                                                    0xe07d\n#define regDEV0_PF5_D3HOTD0_RST_CTRL_BASE_IDX                                                           5\n#define regDEV0_PF6_D3HOTD0_RST_CTRL                                                                    0xe07e\n#define regDEV0_PF6_D3HOTD0_RST_CTRL_BASE_IDX                                                           5\n#define regDEV0_PF7_D3HOTD0_RST_CTRL                                                                    0xe07f\n#define regDEV0_PF7_D3HOTD0_RST_CTRL_BASE_IDX                                                           5\n#define regDEV1_PF0_FLR_RST_CTRL                                                                        0xe200\n#define regDEV1_PF0_FLR_RST_CTRL_BASE_IDX                                                               5\n#define regDEV1_PF1_FLR_RST_CTRL                                                                        0xe201\n#define regDEV1_PF1_FLR_RST_CTRL_BASE_IDX                                                               5\n#define regBIF_DEV1_PF0_DSTATE_VALUE                                                                    0xe208\n#define regBIF_DEV1_PF0_DSTATE_VALUE_BASE_IDX                                                           5\n#define regBIF_DEV1_PF1_DSTATE_VALUE                                                                    0xe209\n#define regBIF_DEV1_PF1_DSTATE_VALUE_BASE_IDX                                                           5\n#define regDEV1_PF0_D3HOTD0_RST_CTRL                                                                    0xe210\n#define regDEV1_PF0_D3HOTD0_RST_CTRL_BASE_IDX                                                           5\n#define regDEV1_PF1_D3HOTD0_RST_CTRL                                                                    0xe211\n#define regDEV1_PF1_D3HOTD0_RST_CTRL_BASE_IDX                                                           5\n#define regDEV2_PF0_FLR_RST_CTRL                                                                        0xe218\n#define regDEV2_PF0_FLR_RST_CTRL_BASE_IDX                                                               5\n#define regDEV2_PF1_FLR_RST_CTRL                                                                        0xe219\n#define regDEV2_PF1_FLR_RST_CTRL_BASE_IDX                                                               5\n#define regDEV2_PF2_FLR_RST_CTRL                                                                        0xe21a\n#define regDEV2_PF2_FLR_RST_CTRL_BASE_IDX                                                               5\n#define regDEV2_PF3_FLR_RST_CTRL                                                                        0xe21b\n#define regDEV2_PF3_FLR_RST_CTRL_BASE_IDX                                                               5\n#define regDEV2_PF4_FLR_RST_CTRL                                                                        0xe21c\n#define regDEV2_PF4_FLR_RST_CTRL_BASE_IDX                                                               5\n#define regDEV2_PF5_FLR_RST_CTRL                                                                        0xe21d\n#define regDEV2_PF5_FLR_RST_CTRL_BASE_IDX                                                               5\n#define regDEV2_PF6_FLR_RST_CTRL                                                                        0xe21e\n#define regDEV2_PF6_FLR_RST_CTRL_BASE_IDX                                                               5\n#define regBIF_DEV2_PF0_DSTATE_VALUE                                                                    0xe220\n#define regBIF_DEV2_PF0_DSTATE_VALUE_BASE_IDX                                                           5\n#define regBIF_DEV2_PF1_DSTATE_VALUE                                                                    0xe221\n#define regBIF_DEV2_PF1_DSTATE_VALUE_BASE_IDX                                                           5\n#define regBIF_DEV2_PF2_DSTATE_VALUE                                                                    0xe222\n#define regBIF_DEV2_PF2_DSTATE_VALUE_BASE_IDX                                                           5\n#define regBIF_DEV2_PF3_DSTATE_VALUE                                                                    0xe223\n#define regBIF_DEV2_PF3_DSTATE_VALUE_BASE_IDX                                                           5\n#define regBIF_DEV2_PF4_DSTATE_VALUE                                                                    0xe224\n#define regBIF_DEV2_PF4_DSTATE_VALUE_BASE_IDX                                                           5\n#define regBIF_DEV2_PF5_DSTATE_VALUE                                                                    0xe225\n#define regBIF_DEV2_PF5_DSTATE_VALUE_BASE_IDX                                                           5\n#define regBIF_DEV2_PF6_DSTATE_VALUE                                                                    0xe226\n#define regBIF_DEV2_PF6_DSTATE_VALUE_BASE_IDX                                                           5\n#define regDEV2_PF0_D3HOTD0_RST_CTRL                                                                    0xe228\n#define regDEV2_PF0_D3HOTD0_RST_CTRL_BASE_IDX                                                           5\n#define regDEV2_PF1_D3HOTD0_RST_CTRL                                                                    0xe229\n#define regDEV2_PF1_D3HOTD0_RST_CTRL_BASE_IDX                                                           5\n#define regDEV2_PF2_D3HOTD0_RST_CTRL                                                                    0xe22a\n#define regDEV2_PF2_D3HOTD0_RST_CTRL_BASE_IDX                                                           5\n#define regDEV2_PF3_D3HOTD0_RST_CTRL                                                                    0xe22b\n#define regDEV2_PF3_D3HOTD0_RST_CTRL_BASE_IDX                                                           5\n#define regDEV2_PF4_D3HOTD0_RST_CTRL                                                                    0xe22c\n#define regDEV2_PF4_D3HOTD0_RST_CTRL_BASE_IDX                                                           5\n#define regDEV2_PF5_D3HOTD0_RST_CTRL                                                                    0xe22d\n#define regDEV2_PF5_D3HOTD0_RST_CTRL_BASE_IDX                                                           5\n#define regDEV2_PF6_D3HOTD0_RST_CTRL                                                                    0xe22e\n#define regDEV2_PF6_D3HOTD0_RST_CTRL_BASE_IDX                                                           5\n#define regBIF_PORT0_DSTATE_VALUE                                                                       0xe230\n#define regBIF_PORT0_DSTATE_VALUE_BASE_IDX                                                              5\n#define regBIF_PORT1_DSTATE_VALUE                                                                       0xe231\n#define regBIF_PORT1_DSTATE_VALUE_BASE_IDX                                                              5\n#define regBIF_PORT2_DSTATE_VALUE                                                                       0xe232\n#define regBIF_PORT2_DSTATE_VALUE_BASE_IDX                                                              5\n\n\n\n\n#define regBIFL_RAS_CENTRAL_CNTL                                                                        0xe400\n#define regBIFL_RAS_CENTRAL_CNTL_BASE_IDX                                                               5\n#define regBIFL_RAS_CENTRAL_STATUS                                                                      0xe410\n#define regBIFL_RAS_CENTRAL_STATUS_BASE_IDX                                                             5\n#define regBIFL_RAS_LEAF0_CTRL                                                                          0xe420\n#define regBIFL_RAS_LEAF0_CTRL_BASE_IDX                                                                 5\n#define regBIFL_RAS_LEAF1_CTRL                                                                          0xe421\n#define regBIFL_RAS_LEAF1_CTRL_BASE_IDX                                                                 5\n#define regBIFL_RAS_LEAF2_CTRL                                                                          0xe422\n#define regBIFL_RAS_LEAF2_CTRL_BASE_IDX                                                                 5\n#define regBIFL_RAS_LEAF0_STATUS                                                                        0xe430\n#define regBIFL_RAS_LEAF0_STATUS_BASE_IDX                                                               5\n#define regBIFL_RAS_LEAF1_STATUS                                                                        0xe431\n#define regBIFL_RAS_LEAF1_STATUS_BASE_IDX                                                               5\n#define regBIFL_RAS_LEAF2_STATUS                                                                        0xe432\n#define regBIFL_RAS_LEAF2_STATUS_BASE_IDX                                                               5\n#define regBIFL_IOHUB_RAS_IH_CNTL                                                                       0xe7fe\n#define regBIFL_IOHUB_RAS_IH_CNTL_BASE_IDX                                                              5\n#define regBIFL_RAS_VWR_FROM_IOHUB                                                                      0xe7ff\n#define regBIFL_RAS_VWR_FROM_IOHUB_BASE_IDX                                                             5\n\n\n\n\n#define regSION_CL0_RdRsp_BurstTarget_REG0                                                              0xe900\n#define regSION_CL0_RdRsp_BurstTarget_REG0_BASE_IDX                                                     5\n#define regSION_CL0_RdRsp_BurstTarget_REG1                                                              0xe901\n#define regSION_CL0_RdRsp_BurstTarget_REG1_BASE_IDX                                                     5\n#define regSION_CL0_RdRsp_TimeSlot_REG0                                                                 0xe902\n#define regSION_CL0_RdRsp_TimeSlot_REG0_BASE_IDX                                                        5\n#define regSION_CL0_RdRsp_TimeSlot_REG1                                                                 0xe903\n#define regSION_CL0_RdRsp_TimeSlot_REG1_BASE_IDX                                                        5\n#define regSION_CL0_WrRsp_BurstTarget_REG0                                                              0xe904\n#define regSION_CL0_WrRsp_BurstTarget_REG0_BASE_IDX                                                     5\n#define regSION_CL0_WrRsp_BurstTarget_REG1                                                              0xe905\n#define regSION_CL0_WrRsp_BurstTarget_REG1_BASE_IDX                                                     5\n#define regSION_CL0_WrRsp_TimeSlot_REG0                                                                 0xe906\n#define regSION_CL0_WrRsp_TimeSlot_REG0_BASE_IDX                                                        5\n#define regSION_CL0_WrRsp_TimeSlot_REG1                                                                 0xe907\n#define regSION_CL0_WrRsp_TimeSlot_REG1_BASE_IDX                                                        5\n#define regSION_CL0_Req_BurstTarget_REG0                                                                0xe908\n#define regSION_CL0_Req_BurstTarget_REG0_BASE_IDX                                                       5\n#define regSION_CL0_Req_BurstTarget_REG1                                                                0xe909\n#define regSION_CL0_Req_BurstTarget_REG1_BASE_IDX                                                       5\n#define regSION_CL0_Req_TimeSlot_REG0                                                                   0xe90a\n#define regSION_CL0_Req_TimeSlot_REG0_BASE_IDX                                                          5\n#define regSION_CL0_Req_TimeSlot_REG1                                                                   0xe90b\n#define regSION_CL0_Req_TimeSlot_REG1_BASE_IDX                                                          5\n#define regSION_CL0_ReqPoolCredit_Alloc_REG0                                                            0xe90c\n#define regSION_CL0_ReqPoolCredit_Alloc_REG0_BASE_IDX                                                   5\n#define regSION_CL0_ReqPoolCredit_Alloc_REG1                                                            0xe90d\n#define regSION_CL0_ReqPoolCredit_Alloc_REG1_BASE_IDX                                                   5\n#define regSION_CL0_DataPoolCredit_Alloc_REG0                                                           0xe90e\n#define regSION_CL0_DataPoolCredit_Alloc_REG0_BASE_IDX                                                  5\n#define regSION_CL0_DataPoolCredit_Alloc_REG1                                                           0xe90f\n#define regSION_CL0_DataPoolCredit_Alloc_REG1_BASE_IDX                                                  5\n#define regSION_CL0_RdRspPoolCredit_Alloc_REG0                                                          0xe910\n#define regSION_CL0_RdRspPoolCredit_Alloc_REG0_BASE_IDX                                                 5\n#define regSION_CL0_RdRspPoolCredit_Alloc_REG1                                                          0xe911\n#define regSION_CL0_RdRspPoolCredit_Alloc_REG1_BASE_IDX                                                 5\n#define regSION_CL0_WrRspPoolCredit_Alloc_REG0                                                          0xe912\n#define regSION_CL0_WrRspPoolCredit_Alloc_REG0_BASE_IDX                                                 5\n#define regSION_CL0_WrRspPoolCredit_Alloc_REG1                                                          0xe913\n#define regSION_CL0_WrRspPoolCredit_Alloc_REG1_BASE_IDX                                                 5\n#define regSION_CL1_RdRsp_BurstTarget_REG0                                                              0xe914\n#define regSION_CL1_RdRsp_BurstTarget_REG0_BASE_IDX                                                     5\n#define regSION_CL1_RdRsp_BurstTarget_REG1                                                              0xe915\n#define regSION_CL1_RdRsp_BurstTarget_REG1_BASE_IDX                                                     5\n#define regSION_CL1_RdRsp_TimeSlot_REG0                                                                 0xe916\n#define regSION_CL1_RdRsp_TimeSlot_REG0_BASE_IDX                                                        5\n#define regSION_CL1_RdRsp_TimeSlot_REG1                                                                 0xe917\n#define regSION_CL1_RdRsp_TimeSlot_REG1_BASE_IDX                                                        5\n#define regSION_CL1_WrRsp_BurstTarget_REG0                                                              0xe918\n#define regSION_CL1_WrRsp_BurstTarget_REG0_BASE_IDX                                                     5\n#define regSION_CL1_WrRsp_BurstTarget_REG1                                                              0xe919\n#define regSION_CL1_WrRsp_BurstTarget_REG1_BASE_IDX                                                     5\n#define regSION_CL1_WrRsp_TimeSlot_REG0                                                                 0xe91a\n#define regSION_CL1_WrRsp_TimeSlot_REG0_BASE_IDX                                                        5\n#define regSION_CL1_WrRsp_TimeSlot_REG1                                                                 0xe91b\n#define regSION_CL1_WrRsp_TimeSlot_REG1_BASE_IDX                                                        5\n#define regSION_CL1_Req_BurstTarget_REG0                                                                0xe91c\n#define regSION_CL1_Req_BurstTarget_REG0_BASE_IDX                                                       5\n#define regSION_CL1_Req_BurstTarget_REG1                                                                0xe91d\n#define regSION_CL1_Req_BurstTarget_REG1_BASE_IDX                                                       5\n#define regSION_CL1_Req_TimeSlot_REG0                                                                   0xe91e\n#define regSION_CL1_Req_TimeSlot_REG0_BASE_IDX                                                          5\n#define regSION_CL1_Req_TimeSlot_REG1                                                                   0xe91f\n#define regSION_CL1_Req_TimeSlot_REG1_BASE_IDX                                                          5\n#define regSION_CL1_ReqPoolCredit_Alloc_REG0                                                            0xe920\n#define regSION_CL1_ReqPoolCredit_Alloc_REG0_BASE_IDX                                                   5\n#define regSION_CL1_ReqPoolCredit_Alloc_REG1                                                            0xe921\n#define regSION_CL1_ReqPoolCredit_Alloc_REG1_BASE_IDX                                                   5\n#define regSION_CL1_DataPoolCredit_Alloc_REG0                                                           0xe922\n#define regSION_CL1_DataPoolCredit_Alloc_REG0_BASE_IDX                                                  5\n#define regSION_CL1_DataPoolCredit_Alloc_REG1                                                           0xe923\n#define regSION_CL1_DataPoolCredit_Alloc_REG1_BASE_IDX                                                  5\n#define regSION_CL1_RdRspPoolCredit_Alloc_REG0                                                          0xe924\n#define regSION_CL1_RdRspPoolCredit_Alloc_REG0_BASE_IDX                                                 5\n#define regSION_CL1_RdRspPoolCredit_Alloc_REG1                                                          0xe925\n#define regSION_CL1_RdRspPoolCredit_Alloc_REG1_BASE_IDX                                                 5\n#define regSION_CL1_WrRspPoolCredit_Alloc_REG0                                                          0xe926\n#define regSION_CL1_WrRspPoolCredit_Alloc_REG0_BASE_IDX                                                 5\n#define regSION_CL1_WrRspPoolCredit_Alloc_REG1                                                          0xe927\n#define regSION_CL1_WrRspPoolCredit_Alloc_REG1_BASE_IDX                                                 5\n#define regSION_CL2_RdRsp_BurstTarget_REG0                                                              0xe928\n#define regSION_CL2_RdRsp_BurstTarget_REG0_BASE_IDX                                                     5\n#define regSION_CL2_RdRsp_BurstTarget_REG1                                                              0xe929\n#define regSION_CL2_RdRsp_BurstTarget_REG1_BASE_IDX                                                     5\n#define regSION_CL2_RdRsp_TimeSlot_REG0                                                                 0xe92a\n#define regSION_CL2_RdRsp_TimeSlot_REG0_BASE_IDX                                                        5\n#define regSION_CL2_RdRsp_TimeSlot_REG1                                                                 0xe92b\n#define regSION_CL2_RdRsp_TimeSlot_REG1_BASE_IDX                                                        5\n#define regSION_CL2_WrRsp_BurstTarget_REG0                                                              0xe92c\n#define regSION_CL2_WrRsp_BurstTarget_REG0_BASE_IDX                                                     5\n#define regSION_CL2_WrRsp_BurstTarget_REG1                                                              0xe92d\n#define regSION_CL2_WrRsp_BurstTarget_REG1_BASE_IDX                                                     5\n#define regSION_CL2_WrRsp_TimeSlot_REG0                                                                 0xe92e\n#define regSION_CL2_WrRsp_TimeSlot_REG0_BASE_IDX                                                        5\n#define regSION_CL2_WrRsp_TimeSlot_REG1                                                                 0xe92f\n#define regSION_CL2_WrRsp_TimeSlot_REG1_BASE_IDX                                                        5\n#define regSION_CL2_Req_BurstTarget_REG0                                                                0xe930\n#define regSION_CL2_Req_BurstTarget_REG0_BASE_IDX                                                       5\n#define regSION_CL2_Req_BurstTarget_REG1                                                                0xe931\n#define regSION_CL2_Req_BurstTarget_REG1_BASE_IDX                                                       5\n#define regSION_CL2_Req_TimeSlot_REG0                                                                   0xe932\n#define regSION_CL2_Req_TimeSlot_REG0_BASE_IDX                                                          5\n#define regSION_CL2_Req_TimeSlot_REG1                                                                   0xe933\n#define regSION_CL2_Req_TimeSlot_REG1_BASE_IDX                                                          5\n#define regSION_CL2_ReqPoolCredit_Alloc_REG0                                                            0xe934\n#define regSION_CL2_ReqPoolCredit_Alloc_REG0_BASE_IDX                                                   5\n#define regSION_CL2_ReqPoolCredit_Alloc_REG1                                                            0xe935\n#define regSION_CL2_ReqPoolCredit_Alloc_REG1_BASE_IDX                                                   5\n#define regSION_CL2_DataPoolCredit_Alloc_REG0                                                           0xe936\n#define regSION_CL2_DataPoolCredit_Alloc_REG0_BASE_IDX                                                  5\n#define regSION_CL2_DataPoolCredit_Alloc_REG1                                                           0xe937\n#define regSION_CL2_DataPoolCredit_Alloc_REG1_BASE_IDX                                                  5\n#define regSION_CL2_RdRspPoolCredit_Alloc_REG0                                                          0xe938\n#define regSION_CL2_RdRspPoolCredit_Alloc_REG0_BASE_IDX                                                 5\n#define regSION_CL2_RdRspPoolCredit_Alloc_REG1                                                          0xe939\n#define regSION_CL2_RdRspPoolCredit_Alloc_REG1_BASE_IDX                                                 5\n#define regSION_CL2_WrRspPoolCredit_Alloc_REG0                                                          0xe93a\n#define regSION_CL2_WrRspPoolCredit_Alloc_REG0_BASE_IDX                                                 5\n#define regSION_CL2_WrRspPoolCredit_Alloc_REG1                                                          0xe93b\n#define regSION_CL2_WrRspPoolCredit_Alloc_REG1_BASE_IDX                                                 5\n#define regSION_CNTL_REG0                                                                               0xe93c\n#define regSION_CNTL_REG0_BASE_IDX                                                                      5\n#define regSION_CNTL_REG1                                                                               0xe93d\n#define regSION_CNTL_REG1_BASE_IDX                                                                      5\n\n\n\n\n#define regBIF_CFG_DEV0_EPF0_0_VENDOR_ID                                                                0x10000\n#define regBIF_CFG_DEV0_EPF0_0_VENDOR_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_0_DEVICE_ID                                                                0x10000\n#define regBIF_CFG_DEV0_EPF0_0_DEVICE_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_0_COMMAND                                                                  0x10001\n#define regBIF_CFG_DEV0_EPF0_0_COMMAND_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF0_0_STATUS                                                                   0x10001\n#define regBIF_CFG_DEV0_EPF0_0_STATUS_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF0_0_REVISION_ID                                                              0x10002\n#define regBIF_CFG_DEV0_EPF0_0_REVISION_ID_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_0_PROG_INTERFACE                                                           0x10002\n#define regBIF_CFG_DEV0_EPF0_0_PROG_INTERFACE_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_0_SUB_CLASS                                                                0x10002\n#define regBIF_CFG_DEV0_EPF0_0_SUB_CLASS_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_0_BASE_CLASS                                                               0x10002\n#define regBIF_CFG_DEV0_EPF0_0_BASE_CLASS_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_0_CACHE_LINE                                                               0x10003\n#define regBIF_CFG_DEV0_EPF0_0_CACHE_LINE_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_0_LATENCY                                                                  0x10003\n#define regBIF_CFG_DEV0_EPF0_0_LATENCY_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF0_0_HEADER                                                                   0x10003\n#define regBIF_CFG_DEV0_EPF0_0_HEADER_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF0_0_BIST                                                                     0x10003\n#define regBIF_CFG_DEV0_EPF0_0_BIST_BASE_IDX                                                            5\n#define regBIF_CFG_DEV0_EPF0_0_BASE_ADDR_1                                                              0x10004\n#define regBIF_CFG_DEV0_EPF0_0_BASE_ADDR_1_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_0_BASE_ADDR_2                                                              0x10005\n#define regBIF_CFG_DEV0_EPF0_0_BASE_ADDR_2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_0_BASE_ADDR_3                                                              0x10006\n#define regBIF_CFG_DEV0_EPF0_0_BASE_ADDR_3_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_0_BASE_ADDR_4                                                              0x10007\n#define regBIF_CFG_DEV0_EPF0_0_BASE_ADDR_4_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_0_BASE_ADDR_5                                                              0x10008\n#define regBIF_CFG_DEV0_EPF0_0_BASE_ADDR_5_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_0_BASE_ADDR_6                                                              0x10009\n#define regBIF_CFG_DEV0_EPF0_0_BASE_ADDR_6_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_0_CARDBUS_CIS_PTR                                                          0x1000a\n#define regBIF_CFG_DEV0_EPF0_0_CARDBUS_CIS_PTR_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_0_ADAPTER_ID                                                               0x1000b\n#define regBIF_CFG_DEV0_EPF0_0_ADAPTER_ID_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_0_ROM_BASE_ADDR                                                            0x1000c\n#define regBIF_CFG_DEV0_EPF0_0_ROM_BASE_ADDR_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_0_CAP_PTR                                                                  0x1000d\n#define regBIF_CFG_DEV0_EPF0_0_CAP_PTR_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF0_0_INTERRUPT_LINE                                                           0x1000f\n#define regBIF_CFG_DEV0_EPF0_0_INTERRUPT_LINE_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_0_INTERRUPT_PIN                                                            0x1000f\n#define regBIF_CFG_DEV0_EPF0_0_INTERRUPT_PIN_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_0_MIN_GRANT                                                                0x1000f\n#define regBIF_CFG_DEV0_EPF0_0_MIN_GRANT_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_0_MAX_LATENCY                                                              0x1000f\n#define regBIF_CFG_DEV0_EPF0_0_MAX_LATENCY_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_0_VENDOR_CAP_LIST                                                          0x10012\n#define regBIF_CFG_DEV0_EPF0_0_VENDOR_CAP_LIST_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_0_ADAPTER_ID_W                                                             0x10013\n#define regBIF_CFG_DEV0_EPF0_0_ADAPTER_ID_W_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_0_PMI_CAP_LIST                                                             0x10014\n#define regBIF_CFG_DEV0_EPF0_0_PMI_CAP_LIST_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_0_PMI_CAP                                                                  0x10014\n#define regBIF_CFG_DEV0_EPF0_0_PMI_CAP_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF0_0_PMI_STATUS_CNTL                                                          0x10015\n#define regBIF_CFG_DEV0_EPF0_0_PMI_STATUS_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_CAP_LIST                                                            0x10019\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_CAP                                                                 0x10019\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF0_0_DEVICE_CAP                                                               0x1001a\n#define regBIF_CFG_DEV0_EPF0_0_DEVICE_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_0_DEVICE_CNTL                                                              0x1001b\n#define regBIF_CFG_DEV0_EPF0_0_DEVICE_CNTL_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_0_DEVICE_STATUS                                                            0x1001b\n#define regBIF_CFG_DEV0_EPF0_0_DEVICE_STATUS_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_0_LINK_CAP                                                                 0x1001c\n#define regBIF_CFG_DEV0_EPF0_0_LINK_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF0_0_LINK_CNTL                                                                0x1001d\n#define regBIF_CFG_DEV0_EPF0_0_LINK_CNTL_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_0_LINK_STATUS                                                              0x1001d\n#define regBIF_CFG_DEV0_EPF0_0_LINK_STATUS_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_0_DEVICE_CAP2                                                              0x10022\n#define regBIF_CFG_DEV0_EPF0_0_DEVICE_CAP2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_0_DEVICE_CNTL2                                                             0x10023\n#define regBIF_CFG_DEV0_EPF0_0_DEVICE_CNTL2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_0_DEVICE_STATUS2                                                           0x10023\n#define regBIF_CFG_DEV0_EPF0_0_DEVICE_STATUS2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_0_LINK_CAP2                                                                0x10024\n#define regBIF_CFG_DEV0_EPF0_0_LINK_CAP2_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_0_LINK_CNTL2                                                               0x10025\n#define regBIF_CFG_DEV0_EPF0_0_LINK_CNTL2_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_0_LINK_STATUS2                                                             0x10025\n#define regBIF_CFG_DEV0_EPF0_0_LINK_STATUS2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_0_MSI_CAP_LIST                                                             0x10028\n#define regBIF_CFG_DEV0_EPF0_0_MSI_CAP_LIST_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_0_MSI_MSG_CNTL                                                             0x10028\n#define regBIF_CFG_DEV0_EPF0_0_MSI_MSG_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_0_MSI_MSG_ADDR_LO                                                          0x10029\n#define regBIF_CFG_DEV0_EPF0_0_MSI_MSG_ADDR_LO_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_0_MSI_MSG_ADDR_HI                                                          0x1002a\n#define regBIF_CFG_DEV0_EPF0_0_MSI_MSG_ADDR_HI_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_0_MSI_MSG_DATA                                                             0x1002a\n#define regBIF_CFG_DEV0_EPF0_0_MSI_MSG_DATA_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_0_MSI_EXT_MSG_DATA                                                         0x1002a\n#define regBIF_CFG_DEV0_EPF0_0_MSI_EXT_MSG_DATA_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_0_MSI_MASK                                                                 0x1002b\n#define regBIF_CFG_DEV0_EPF0_0_MSI_MASK_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF0_0_MSI_MSG_DATA_64                                                          0x1002b\n#define regBIF_CFG_DEV0_EPF0_0_MSI_MSG_DATA_64_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_0_MSI_EXT_MSG_DATA_64                                                      0x1002b\n#define regBIF_CFG_DEV0_EPF0_0_MSI_EXT_MSG_DATA_64_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF0_0_MSI_MASK_64                                                              0x1002c\n#define regBIF_CFG_DEV0_EPF0_0_MSI_MASK_64_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_0_MSI_PENDING                                                              0x1002c\n#define regBIF_CFG_DEV0_EPF0_0_MSI_PENDING_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_0_MSI_PENDING_64                                                           0x1002d\n#define regBIF_CFG_DEV0_EPF0_0_MSI_PENDING_64_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_0_MSIX_CAP_LIST                                                            0x10030\n#define regBIF_CFG_DEV0_EPF0_0_MSIX_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_0_MSIX_MSG_CNTL                                                            0x10030\n#define regBIF_CFG_DEV0_EPF0_0_MSIX_MSG_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_0_MSIX_TABLE                                                               0x10031\n#define regBIF_CFG_DEV0_EPF0_0_MSIX_TABLE_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_0_MSIX_PBA                                                                 0x10032\n#define regBIF_CFG_DEV0_EPF0_0_MSIX_PBA_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                        0x10040\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                               5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR                                                 0x10041\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC1                                                    0x10042\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC2                                                    0x10043\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VC_ENH_CAP_LIST                                                     0x10044\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VC_ENH_CAP_LIST_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PORT_VC_CAP_REG1                                                    0x10045\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PORT_VC_CAP_REG1_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PORT_VC_CAP_REG2                                                    0x10046\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PORT_VC_CAP_REG2_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PORT_VC_CNTL                                                        0x10047\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PORT_VC_CNTL_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PORT_VC_STATUS                                                      0x10047\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PORT_VC_STATUS_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VC0_RESOURCE_CAP                                                    0x10048\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VC0_RESOURCE_CAP_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VC0_RESOURCE_CNTL                                                   0x10049\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VC0_RESOURCE_CNTL_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VC0_RESOURCE_STATUS                                                 0x1004a\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VC0_RESOURCE_STATUS_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VC1_RESOURCE_CAP                                                    0x1004b\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VC1_RESOURCE_CAP_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VC1_RESOURCE_CNTL                                                   0x1004c\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VC1_RESOURCE_CNTL_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VC1_RESOURCE_STATUS                                                 0x1004d\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VC1_RESOURCE_STATUS_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                         0x10050\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST_BASE_IDX                                5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DEV_SERIAL_NUM_DW1                                                  0x10051\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DEV_SERIAL_NUM_DW1_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DEV_SERIAL_NUM_DW2                                                  0x10052\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DEV_SERIAL_NUM_DW2_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                            0x10054\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_UNCORR_ERR_STATUS                                                   0x10055\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_UNCORR_ERR_MASK                                                     0x10056\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_UNCORR_ERR_MASK_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_UNCORR_ERR_SEVERITY                                                 0x10057\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_CORR_ERR_STATUS                                                     0x10058\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_CORR_ERR_STATUS_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_CORR_ERR_MASK                                                       0x10059\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_CORR_ERR_MASK_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_ADV_ERR_CAP_CNTL                                                    0x1005a\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_HDR_LOG0                                                            0x1005b\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_HDR_LOG0_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_HDR_LOG1                                                            0x1005c\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_HDR_LOG1_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_HDR_LOG2                                                            0x1005d\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_HDR_LOG2_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_HDR_LOG3                                                            0x1005e\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_HDR_LOG3_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_TLP_PREFIX_LOG0                                                     0x10062\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_TLP_PREFIX_LOG1                                                     0x10063\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_TLP_PREFIX_LOG2                                                     0x10064\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_TLP_PREFIX_LOG3                                                     0x10065\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_BAR_ENH_CAP_LIST                                                    0x10080\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_BAR_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_BAR1_CAP                                                            0x10081\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_BAR1_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_BAR1_CNTL                                                           0x10082\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_BAR1_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_BAR2_CAP                                                            0x10083\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_BAR2_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_BAR2_CNTL                                                           0x10084\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_BAR2_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_BAR3_CAP                                                            0x10085\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_BAR3_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_BAR3_CNTL                                                           0x10086\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_BAR3_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_BAR4_CAP                                                            0x10087\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_BAR4_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_BAR4_CNTL                                                           0x10088\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_BAR4_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_BAR5_CAP                                                            0x10089\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_BAR5_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_BAR5_CNTL                                                           0x1008a\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_BAR5_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_BAR6_CAP                                                            0x1008b\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_BAR6_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_BAR6_CNTL                                                           0x1008c\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_BAR6_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PWR_BUDGET_ENH_CAP_LIST                                             0x10090\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PWR_BUDGET_ENH_CAP_LIST_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PWR_BUDGET_DATA_SELECT                                              0x10091\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PWR_BUDGET_DATA_SELECT_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PWR_BUDGET_DATA                                                     0x10092\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PWR_BUDGET_DATA_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PWR_BUDGET_CAP                                                      0x10093\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PWR_BUDGET_CAP_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DPA_ENH_CAP_LIST                                                    0x10094\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DPA_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DPA_CAP                                                             0x10095\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DPA_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DPA_LATENCY_INDICATOR                                               0x10096\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DPA_LATENCY_INDICATOR_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DPA_STATUS                                                          0x10097\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DPA_STATUS_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DPA_CNTL                                                            0x10097\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DPA_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_0                                            0x10098\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_1                                            0x10098\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_1_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_2                                            0x10098\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_2_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_3                                            0x10098\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_3_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_4                                            0x10099\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_4_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_5                                            0x10099\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_5_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_6                                            0x10099\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_6_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_7                                            0x10099\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_7_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SECONDARY_ENH_CAP_LIST                                              0x1009c\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SECONDARY_ENH_CAP_LIST_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LINK_CNTL3                                                          0x1009d\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LINK_CNTL3_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_ERROR_STATUS                                                   0x1009e\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_ERROR_STATUS_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_0_EQUALIZATION_CNTL                                            0x1009f\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_0_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_1_EQUALIZATION_CNTL                                            0x1009f\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_1_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_2_EQUALIZATION_CNTL                                            0x100a0\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_2_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_3_EQUALIZATION_CNTL                                            0x100a0\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_3_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_4_EQUALIZATION_CNTL                                            0x100a1\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_4_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_5_EQUALIZATION_CNTL                                            0x100a1\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_5_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_6_EQUALIZATION_CNTL                                            0x100a2\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_6_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_7_EQUALIZATION_CNTL                                            0x100a2\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_7_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_8_EQUALIZATION_CNTL                                            0x100a3\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_8_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_9_EQUALIZATION_CNTL                                            0x100a3\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_9_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_10_EQUALIZATION_CNTL                                           0x100a4\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_10_EQUALIZATION_CNTL_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_11_EQUALIZATION_CNTL                                           0x100a4\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_11_EQUALIZATION_CNTL_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_12_EQUALIZATION_CNTL                                           0x100a5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_12_EQUALIZATION_CNTL_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_13_EQUALIZATION_CNTL                                           0x100a5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_13_EQUALIZATION_CNTL_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_14_EQUALIZATION_CNTL                                           0x100a6\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_14_EQUALIZATION_CNTL_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_15_EQUALIZATION_CNTL                                           0x100a6\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_15_EQUALIZATION_CNTL_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_ACS_ENH_CAP_LIST                                                    0x100a8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_ACS_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_ACS_CAP                                                             0x100a9\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_ACS_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_ACS_CNTL                                                            0x100a9\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_ACS_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_ATS_ENH_CAP_LIST                                                    0x100ac\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_ATS_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_ATS_CAP                                                             0x100ad\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_ATS_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_ATS_CNTL                                                            0x100ad\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_ATS_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PAGE_REQ_ENH_CAP_LIST                                               0x100b0\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PAGE_REQ_ENH_CAP_LIST_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PAGE_REQ_CNTL                                                       0x100b1\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PAGE_REQ_CNTL_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PAGE_REQ_STATUS                                                     0x100b1\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PAGE_REQ_STATUS_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_OUTSTAND_PAGE_REQ_CAPACITY                                          0x100b2\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_OUTSTAND_PAGE_REQ_CAPACITY_BASE_IDX                                 5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_OUTSTAND_PAGE_REQ_ALLOC                                             0x100b3\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_OUTSTAND_PAGE_REQ_ALLOC_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PASID_ENH_CAP_LIST                                                  0x100b4\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PASID_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PASID_CAP                                                           0x100b5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PASID_CAP_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PASID_CNTL                                                          0x100b5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PASID_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_MC_ENH_CAP_LIST                                                     0x100bc\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_MC_ENH_CAP_LIST_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_MC_CAP                                                              0x100bd\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_MC_CAP_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_MC_CNTL                                                             0x100bd\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_MC_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_MC_ADDR0                                                            0x100be\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_MC_ADDR0_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_MC_ADDR1                                                            0x100bf\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_MC_ADDR1_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_MC_RCV0                                                             0x100c0\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_MC_RCV0_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_MC_RCV1                                                             0x100c1\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_MC_RCV1_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_MC_BLOCK_ALL0                                                       0x100c2\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_MC_BLOCK_ALL0_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_MC_BLOCK_ALL1                                                       0x100c3\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_MC_BLOCK_ALL1_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_MC_BLOCK_UNTRANSLATED_0                                             0x100c4\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_MC_BLOCK_UNTRANSLATED_0_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_MC_BLOCK_UNTRANSLATED_1                                             0x100c5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_MC_BLOCK_UNTRANSLATED_1_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LTR_ENH_CAP_LIST                                                    0x100c8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LTR_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LTR_CAP                                                             0x100c9\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LTR_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_ARI_ENH_CAP_LIST                                                    0x100ca\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_ARI_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_ARI_CAP                                                             0x100cb\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_ARI_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_ARI_CNTL                                                            0x100cb\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_ARI_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_ENH_CAP_LIST                                                  0x100cc\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_CAP                                                           0x100cd\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_CAP_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_CONTROL                                                       0x100ce\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_CONTROL_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_STATUS                                                        0x100ce\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_STATUS_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_INITIAL_VFS                                                   0x100cf\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_INITIAL_VFS_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_TOTAL_VFS                                                     0x100cf\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_TOTAL_VFS_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_NUM_VFS                                                       0x100d0\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_NUM_VFS_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_FUNC_DEP_LINK                                                 0x100d0\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_FUNC_DEP_LINK_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_FIRST_VF_OFFSET                                               0x100d1\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_FIRST_VF_OFFSET_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_VF_STRIDE                                                     0x100d1\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_VF_STRIDE_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_VF_DEVICE_ID                                                  0x100d2\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_VF_DEVICE_ID_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_SUPPORTED_PAGE_SIZE                                           0x100d3\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_SUPPORTED_PAGE_SIZE_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_SYSTEM_PAGE_SIZE                                              0x100d4\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_SYSTEM_PAGE_SIZE_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_VF_BASE_ADDR_0                                                0x100d5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_VF_BASE_ADDR_0_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_VF_BASE_ADDR_1                                                0x100d6\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_VF_BASE_ADDR_1_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_VF_BASE_ADDR_2                                                0x100d7\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_VF_BASE_ADDR_2_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_VF_BASE_ADDR_3                                                0x100d8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_VF_BASE_ADDR_3_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_VF_BASE_ADDR_4                                                0x100d9\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_VF_BASE_ADDR_4_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_VF_BASE_ADDR_5                                                0x100da\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_VF_BASE_ADDR_5_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_VF_MIGRATION_STATE_ARRAY_OFFSET                               0x100db\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_VF_MIGRATION_STATE_ARRAY_OFFSET_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DLF_ENH_CAP_LIST                                                    0x10100\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DLF_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_0_DATA_LINK_FEATURE_CAP                                                    0x10101\n#define regBIF_CFG_DEV0_EPF0_0_DATA_LINK_FEATURE_CAP_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_0_DATA_LINK_FEATURE_STATUS                                                 0x10102\n#define regBIF_CFG_DEV0_EPF0_0_DATA_LINK_FEATURE_STATUS_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PHY_16GT_ENH_CAP_LIST                                               0x10104\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PHY_16GT_ENH_CAP_LIST_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_0_LINK_CAP_16GT                                                            0x10105\n#define regBIF_CFG_DEV0_EPF0_0_LINK_CAP_16GT_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_0_LINK_CNTL_16GT                                                           0x10106\n#define regBIF_CFG_DEV0_EPF0_0_LINK_CNTL_16GT_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_0_LINK_STATUS_16GT                                                         0x10107\n#define regBIF_CFG_DEV0_EPF0_0_LINK_STATUS_16GT_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_0_LOCAL_PARITY_MISMATCH_STATUS_16GT                                        0x10108\n#define regBIF_CFG_DEV0_EPF0_0_LOCAL_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                               5\n#define regBIF_CFG_DEV0_EPF0_0_RTM1_PARITY_MISMATCH_STATUS_16GT                                         0x10109\n#define regBIF_CFG_DEV0_EPF0_0_RTM1_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                5\n#define regBIF_CFG_DEV0_EPF0_0_RTM2_PARITY_MISMATCH_STATUS_16GT                                         0x1010a\n#define regBIF_CFG_DEV0_EPF0_0_RTM2_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                5\n#define regBIF_CFG_DEV0_EPF0_0_LANE_0_EQUALIZATION_CNTL_16GT                                            0x1010c\n#define regBIF_CFG_DEV0_EPF0_0_LANE_0_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_0_LANE_1_EQUALIZATION_CNTL_16GT                                            0x1010c\n#define regBIF_CFG_DEV0_EPF0_0_LANE_1_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_0_LANE_2_EQUALIZATION_CNTL_16GT                                            0x1010c\n#define regBIF_CFG_DEV0_EPF0_0_LANE_2_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_0_LANE_3_EQUALIZATION_CNTL_16GT                                            0x1010c\n#define regBIF_CFG_DEV0_EPF0_0_LANE_3_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_0_LANE_4_EQUALIZATION_CNTL_16GT                                            0x1010d\n#define regBIF_CFG_DEV0_EPF0_0_LANE_4_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_0_LANE_5_EQUALIZATION_CNTL_16GT                                            0x1010d\n#define regBIF_CFG_DEV0_EPF0_0_LANE_5_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_0_LANE_6_EQUALIZATION_CNTL_16GT                                            0x1010d\n#define regBIF_CFG_DEV0_EPF0_0_LANE_6_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_0_LANE_7_EQUALIZATION_CNTL_16GT                                            0x1010d\n#define regBIF_CFG_DEV0_EPF0_0_LANE_7_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_0_LANE_8_EQUALIZATION_CNTL_16GT                                            0x1010e\n#define regBIF_CFG_DEV0_EPF0_0_LANE_8_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_0_LANE_9_EQUALIZATION_CNTL_16GT                                            0x1010e\n#define regBIF_CFG_DEV0_EPF0_0_LANE_9_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_0_LANE_10_EQUALIZATION_CNTL_16GT                                           0x1010e\n#define regBIF_CFG_DEV0_EPF0_0_LANE_10_EQUALIZATION_CNTL_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF0_0_LANE_11_EQUALIZATION_CNTL_16GT                                           0x1010e\n#define regBIF_CFG_DEV0_EPF0_0_LANE_11_EQUALIZATION_CNTL_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF0_0_LANE_12_EQUALIZATION_CNTL_16GT                                           0x1010f\n#define regBIF_CFG_DEV0_EPF0_0_LANE_12_EQUALIZATION_CNTL_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF0_0_LANE_13_EQUALIZATION_CNTL_16GT                                           0x1010f\n#define regBIF_CFG_DEV0_EPF0_0_LANE_13_EQUALIZATION_CNTL_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF0_0_LANE_14_EQUALIZATION_CNTL_16GT                                           0x1010f\n#define regBIF_CFG_DEV0_EPF0_0_LANE_14_EQUALIZATION_CNTL_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF0_0_LANE_15_EQUALIZATION_CNTL_16GT                                           0x1010f\n#define regBIF_CFG_DEV0_EPF0_0_LANE_15_EQUALIZATION_CNTL_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_MARGINING_ENH_CAP_LIST                                              0x10114\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_MARGINING_ENH_CAP_LIST_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_0_MARGINING_PORT_CAP                                                       0x10115\n#define regBIF_CFG_DEV0_EPF0_0_MARGINING_PORT_CAP_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_0_MARGINING_PORT_STATUS                                                    0x10115\n#define regBIF_CFG_DEV0_EPF0_0_MARGINING_PORT_STATUS_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_0_LANE_0_MARGINING_LANE_CNTL                                               0x10116\n#define regBIF_CFG_DEV0_EPF0_0_LANE_0_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_0_LANE_0_MARGINING_LANE_STATUS                                             0x10116\n#define regBIF_CFG_DEV0_EPF0_0_LANE_0_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF0_0_LANE_1_MARGINING_LANE_CNTL                                               0x10117\n#define regBIF_CFG_DEV0_EPF0_0_LANE_1_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_0_LANE_1_MARGINING_LANE_STATUS                                             0x10117\n#define regBIF_CFG_DEV0_EPF0_0_LANE_1_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF0_0_LANE_2_MARGINING_LANE_CNTL                                               0x10118\n#define regBIF_CFG_DEV0_EPF0_0_LANE_2_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_0_LANE_2_MARGINING_LANE_STATUS                                             0x10118\n#define regBIF_CFG_DEV0_EPF0_0_LANE_2_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF0_0_LANE_3_MARGINING_LANE_CNTL                                               0x10119\n#define regBIF_CFG_DEV0_EPF0_0_LANE_3_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_0_LANE_3_MARGINING_LANE_STATUS                                             0x10119\n#define regBIF_CFG_DEV0_EPF0_0_LANE_3_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF0_0_LANE_4_MARGINING_LANE_CNTL                                               0x1011a\n#define regBIF_CFG_DEV0_EPF0_0_LANE_4_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_0_LANE_4_MARGINING_LANE_STATUS                                             0x1011a\n#define regBIF_CFG_DEV0_EPF0_0_LANE_4_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF0_0_LANE_5_MARGINING_LANE_CNTL                                               0x1011b\n#define regBIF_CFG_DEV0_EPF0_0_LANE_5_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_0_LANE_5_MARGINING_LANE_STATUS                                             0x1011b\n#define regBIF_CFG_DEV0_EPF0_0_LANE_5_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF0_0_LANE_6_MARGINING_LANE_CNTL                                               0x1011c\n#define regBIF_CFG_DEV0_EPF0_0_LANE_6_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_0_LANE_6_MARGINING_LANE_STATUS                                             0x1011c\n#define regBIF_CFG_DEV0_EPF0_0_LANE_6_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF0_0_LANE_7_MARGINING_LANE_CNTL                                               0x1011d\n#define regBIF_CFG_DEV0_EPF0_0_LANE_7_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_0_LANE_7_MARGINING_LANE_STATUS                                             0x1011d\n#define regBIF_CFG_DEV0_EPF0_0_LANE_7_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF0_0_LANE_8_MARGINING_LANE_CNTL                                               0x1011e\n#define regBIF_CFG_DEV0_EPF0_0_LANE_8_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_0_LANE_8_MARGINING_LANE_STATUS                                             0x1011e\n#define regBIF_CFG_DEV0_EPF0_0_LANE_8_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF0_0_LANE_9_MARGINING_LANE_CNTL                                               0x1011f\n#define regBIF_CFG_DEV0_EPF0_0_LANE_9_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_0_LANE_9_MARGINING_LANE_STATUS                                             0x1011f\n#define regBIF_CFG_DEV0_EPF0_0_LANE_9_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF0_0_LANE_10_MARGINING_LANE_CNTL                                              0x10120\n#define regBIF_CFG_DEV0_EPF0_0_LANE_10_MARGINING_LANE_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_0_LANE_10_MARGINING_LANE_STATUS                                            0x10120\n#define regBIF_CFG_DEV0_EPF0_0_LANE_10_MARGINING_LANE_STATUS_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_0_LANE_11_MARGINING_LANE_CNTL                                              0x10121\n#define regBIF_CFG_DEV0_EPF0_0_LANE_11_MARGINING_LANE_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_0_LANE_11_MARGINING_LANE_STATUS                                            0x10121\n#define regBIF_CFG_DEV0_EPF0_0_LANE_11_MARGINING_LANE_STATUS_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_0_LANE_12_MARGINING_LANE_CNTL                                              0x10122\n#define regBIF_CFG_DEV0_EPF0_0_LANE_12_MARGINING_LANE_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_0_LANE_12_MARGINING_LANE_STATUS                                            0x10122\n#define regBIF_CFG_DEV0_EPF0_0_LANE_12_MARGINING_LANE_STATUS_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_0_LANE_13_MARGINING_LANE_CNTL                                              0x10123\n#define regBIF_CFG_DEV0_EPF0_0_LANE_13_MARGINING_LANE_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_0_LANE_13_MARGINING_LANE_STATUS                                            0x10123\n#define regBIF_CFG_DEV0_EPF0_0_LANE_13_MARGINING_LANE_STATUS_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_0_LANE_14_MARGINING_LANE_CNTL                                              0x10124\n#define regBIF_CFG_DEV0_EPF0_0_LANE_14_MARGINING_LANE_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_0_LANE_14_MARGINING_LANE_STATUS                                            0x10124\n#define regBIF_CFG_DEV0_EPF0_0_LANE_14_MARGINING_LANE_STATUS_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_0_LANE_15_MARGINING_LANE_CNTL                                              0x10125\n#define regBIF_CFG_DEV0_EPF0_0_LANE_15_MARGINING_LANE_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_0_LANE_15_MARGINING_LANE_STATUS                                            0x10125\n#define regBIF_CFG_DEV0_EPF0_0_LANE_15_MARGINING_LANE_STATUS_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VF_RESIZE_BAR_ENH_CAP_LIST                                          0x10130\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VF_RESIZE_BAR_ENH_CAP_LIST_BASE_IDX                                 5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VF_RESIZE_BAR1_CAP                                                  0x10131\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VF_RESIZE_BAR1_CAP_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VF_RESIZE_BAR1_CNTL                                                 0x10132\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VF_RESIZE_BAR1_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VF_RESIZE_BAR2_CAP                                                  0x10133\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VF_RESIZE_BAR2_CAP_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VF_RESIZE_BAR2_CNTL                                                 0x10134\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VF_RESIZE_BAR2_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VF_RESIZE_BAR3_CAP                                                  0x10135\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VF_RESIZE_BAR3_CAP_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VF_RESIZE_BAR3_CNTL                                                 0x10136\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VF_RESIZE_BAR3_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VF_RESIZE_BAR4_CAP                                                  0x10137\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VF_RESIZE_BAR4_CAP_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VF_RESIZE_BAR4_CNTL                                                 0x10138\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VF_RESIZE_BAR4_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VF_RESIZE_BAR5_CAP                                                  0x10139\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VF_RESIZE_BAR5_CAP_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VF_RESIZE_BAR5_CNTL                                                 0x1013a\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VF_RESIZE_BAR5_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VF_RESIZE_BAR6_CAP                                                  0x1013b\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VF_RESIZE_BAR6_CAP_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VF_RESIZE_BAR6_CNTL                                                 0x1013c\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VF_RESIZE_BAR6_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_GPUIOV                                 0x10160\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_GPUIOV_BASE_IDX                        5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV                                          0x10161\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_BASE_IDX                                 5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_SRIOV_SHADOW                             0x10162\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_SRIOV_SHADOW_BASE_IDX                    5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_INTR_ENABLE                              0x10163\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_INTR_ENABLE_BASE_IDX                     5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_INTR_STATUS                              0x10164\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_INTR_STATUS_BASE_IDX                     5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_RESET_CONTROL                            0x10165\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_RESET_CONTROL_BASE_IDX                   5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_HVVM_MBOX_DW0                            0x10166\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_HVVM_MBOX_DW0_BASE_IDX                   5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_HVVM_MBOX_DW1                            0x10167\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_HVVM_MBOX_DW1_BASE_IDX                   5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_HVVM_MBOX_DW2                            0x10168\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_HVVM_MBOX_DW2_BASE_IDX                   5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_CONTEXT                                  0x10169\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_CONTEXT_BASE_IDX                         5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_TOTAL_FB                                 0x1016a\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_TOTAL_FB_BASE_IDX                        5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_OFFSETS                                  0x1016b\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_OFFSETS_BASE_IDX                         5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_REGION                                   0x1016c\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_REGION_BASE_IDX                          5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_P2P_OVER_XGMI_ENABLE                     0x1016d\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_P2P_OVER_XGMI_ENABLE_BASE_IDX            5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF0_FB                                   0x1016e\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF0_FB_BASE_IDX                          5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF1_FB                                   0x1016f\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF1_FB_BASE_IDX                          5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF2_FB                                   0x10170\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF2_FB_BASE_IDX                          5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF3_FB                                   0x10171\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF3_FB_BASE_IDX                          5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF4_FB                                   0x10172\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF4_FB_BASE_IDX                          5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF5_FB                                   0x10173\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF5_FB_BASE_IDX                          5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF6_FB                                   0x10174\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF6_FB_BASE_IDX                          5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF7_FB                                   0x10175\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF7_FB_BASE_IDX                          5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF8_FB                                   0x10176\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF8_FB_BASE_IDX                          5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF9_FB                                   0x10177\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF9_FB_BASE_IDX                          5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF10_FB                                  0x10178\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF10_FB_BASE_IDX                         5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF11_FB                                  0x10179\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF11_FB_BASE_IDX                         5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF12_FB                                  0x1017a\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF12_FB_BASE_IDX                         5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF13_FB                                  0x1017b\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF13_FB_BASE_IDX                         5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF14_FB                                  0x1017c\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF14_FB_BASE_IDX                         5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF15_FB                                  0x1017d\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF15_FB_BASE_IDX                         5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF16_FB                                  0x1017e\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF16_FB_BASE_IDX                         5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF17_FB                                  0x1017f\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF17_FB_BASE_IDX                         5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF18_FB                                  0x10180\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF18_FB_BASE_IDX                         5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF19_FB                                  0x10181\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF19_FB_BASE_IDX                         5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF20_FB                                  0x10182\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF20_FB_BASE_IDX                         5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF21_FB                                  0x10183\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF21_FB_BASE_IDX                         5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF22_FB                                  0x10184\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF22_FB_BASE_IDX                         5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF23_FB                                  0x10185\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF23_FB_BASE_IDX                         5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF24_FB                                  0x10186\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF24_FB_BASE_IDX                         5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF25_FB                                  0x10187\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF25_FB_BASE_IDX                         5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF26_FB                                  0x10188\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF26_FB_BASE_IDX                         5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF27_FB                                  0x10189\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF27_FB_BASE_IDX                         5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF28_FB                                  0x1018a\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF28_FB_BASE_IDX                         5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF29_FB                                  0x1018b\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF29_FB_BASE_IDX                         5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF30_FB                                  0x1018c\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF30_FB_BASE_IDX                         5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW0                               0x10190\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW0_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW1                               0x10191\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW1_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW2                               0x10192\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW2_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW3                               0x10193\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW3_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW4                               0x10194\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW4_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW5                               0x10195\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW5_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW6                               0x10196\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW6_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW7                               0x10197\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW7_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW8                               0x10198\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW8_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW0                               0x1019c\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW0_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW1                               0x1019d\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW1_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW2                               0x1019e\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW2_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW3                               0x1019f\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW3_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW4                               0x101a0\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW4_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW5                               0x101a1\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW5_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW6                               0x101a2\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW6_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW7                               0x101a3\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW7_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW8                               0x101a4\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW8_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW0                               0x101a8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW0_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW1                               0x101a9\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW1_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW2                               0x101aa\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW2_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW3                               0x101ab\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW3_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW4                               0x101ac\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW4_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW5                               0x101ad\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW5_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW6                               0x101ae\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW6_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW7                               0x101af\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW7_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW8                               0x101b0\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW8_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW0                              0x101b4\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW0_BASE_IDX                     5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW1                              0x101b5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW1_BASE_IDX                     5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW2                              0x101b6\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW2_BASE_IDX                     5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW3                              0x101b7\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW3_BASE_IDX                     5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW4                              0x101b8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW4_BASE_IDX                     5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW5                              0x101b9\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW5_BASE_IDX                     5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW6                              0x101ba\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW6_BASE_IDX                     5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW7                              0x101bb\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW7_BASE_IDX                     5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW8                              0x101bc\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW8_BASE_IDX                     5\n\n\n\n\n#define regBIF_CFG_DEV0_EPF1_0_VENDOR_ID                                                                0x10400\n#define regBIF_CFG_DEV0_EPF1_0_VENDOR_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF1_0_DEVICE_ID                                                                0x10400\n#define regBIF_CFG_DEV0_EPF1_0_DEVICE_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF1_0_COMMAND                                                                  0x10401\n#define regBIF_CFG_DEV0_EPF1_0_COMMAND_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF1_0_STATUS                                                                   0x10401\n#define regBIF_CFG_DEV0_EPF1_0_STATUS_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF1_0_REVISION_ID                                                              0x10402\n#define regBIF_CFG_DEV0_EPF1_0_REVISION_ID_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF1_0_PROG_INTERFACE                                                           0x10402\n#define regBIF_CFG_DEV0_EPF1_0_PROG_INTERFACE_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF1_0_SUB_CLASS                                                                0x10402\n#define regBIF_CFG_DEV0_EPF1_0_SUB_CLASS_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF1_0_BASE_CLASS                                                               0x10402\n#define regBIF_CFG_DEV0_EPF1_0_BASE_CLASS_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF1_0_CACHE_LINE                                                               0x10403\n#define regBIF_CFG_DEV0_EPF1_0_CACHE_LINE_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF1_0_LATENCY                                                                  0x10403\n#define regBIF_CFG_DEV0_EPF1_0_LATENCY_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF1_0_HEADER                                                                   0x10403\n#define regBIF_CFG_DEV0_EPF1_0_HEADER_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF1_0_BIST                                                                     0x10403\n#define regBIF_CFG_DEV0_EPF1_0_BIST_BASE_IDX                                                            5\n#define regBIF_CFG_DEV0_EPF1_0_BASE_ADDR_1                                                              0x10404\n#define regBIF_CFG_DEV0_EPF1_0_BASE_ADDR_1_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF1_0_BASE_ADDR_2                                                              0x10405\n#define regBIF_CFG_DEV0_EPF1_0_BASE_ADDR_2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF1_0_BASE_ADDR_3                                                              0x10406\n#define regBIF_CFG_DEV0_EPF1_0_BASE_ADDR_3_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF1_0_BASE_ADDR_4                                                              0x10407\n#define regBIF_CFG_DEV0_EPF1_0_BASE_ADDR_4_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF1_0_BASE_ADDR_5                                                              0x10408\n#define regBIF_CFG_DEV0_EPF1_0_BASE_ADDR_5_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF1_0_BASE_ADDR_6                                                              0x10409\n#define regBIF_CFG_DEV0_EPF1_0_BASE_ADDR_6_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF1_0_CARDBUS_CIS_PTR                                                          0x1040a\n#define regBIF_CFG_DEV0_EPF1_0_CARDBUS_CIS_PTR_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF1_0_ADAPTER_ID                                                               0x1040b\n#define regBIF_CFG_DEV0_EPF1_0_ADAPTER_ID_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF1_0_ROM_BASE_ADDR                                                            0x1040c\n#define regBIF_CFG_DEV0_EPF1_0_ROM_BASE_ADDR_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_0_CAP_PTR                                                                  0x1040d\n#define regBIF_CFG_DEV0_EPF1_0_CAP_PTR_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF1_0_INTERRUPT_LINE                                                           0x1040f\n#define regBIF_CFG_DEV0_EPF1_0_INTERRUPT_LINE_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF1_0_INTERRUPT_PIN                                                            0x1040f\n#define regBIF_CFG_DEV0_EPF1_0_INTERRUPT_PIN_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_0_MIN_GRANT                                                                0x1040f\n#define regBIF_CFG_DEV0_EPF1_0_MIN_GRANT_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF1_0_MAX_LATENCY                                                              0x1040f\n#define regBIF_CFG_DEV0_EPF1_0_MAX_LATENCY_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF1_0_VENDOR_CAP_LIST                                                          0x10412\n#define regBIF_CFG_DEV0_EPF1_0_VENDOR_CAP_LIST_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF1_0_ADAPTER_ID_W                                                             0x10413\n#define regBIF_CFG_DEV0_EPF1_0_ADAPTER_ID_W_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF1_0_PMI_CAP_LIST                                                             0x10414\n#define regBIF_CFG_DEV0_EPF1_0_PMI_CAP_LIST_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF1_0_PMI_CAP                                                                  0x10414\n#define regBIF_CFG_DEV0_EPF1_0_PMI_CAP_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF1_0_PMI_STATUS_CNTL                                                          0x10415\n#define regBIF_CFG_DEV0_EPF1_0_PMI_STATUS_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_CAP_LIST                                                            0x10419\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_CAP                                                                 0x10419\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF1_0_DEVICE_CAP                                                               0x1041a\n#define regBIF_CFG_DEV0_EPF1_0_DEVICE_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF1_0_DEVICE_CNTL                                                              0x1041b\n#define regBIF_CFG_DEV0_EPF1_0_DEVICE_CNTL_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF1_0_DEVICE_STATUS                                                            0x1041b\n#define regBIF_CFG_DEV0_EPF1_0_DEVICE_STATUS_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_0_LINK_CAP                                                                 0x1041c\n#define regBIF_CFG_DEV0_EPF1_0_LINK_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF1_0_LINK_CNTL                                                                0x1041d\n#define regBIF_CFG_DEV0_EPF1_0_LINK_CNTL_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF1_0_LINK_STATUS                                                              0x1041d\n#define regBIF_CFG_DEV0_EPF1_0_LINK_STATUS_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF1_0_DEVICE_CAP2                                                              0x10422\n#define regBIF_CFG_DEV0_EPF1_0_DEVICE_CAP2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF1_0_DEVICE_CNTL2                                                             0x10423\n#define regBIF_CFG_DEV0_EPF1_0_DEVICE_CNTL2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF1_0_DEVICE_STATUS2                                                           0x10423\n#define regBIF_CFG_DEV0_EPF1_0_DEVICE_STATUS2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF1_0_LINK_CAP2                                                                0x10424\n#define regBIF_CFG_DEV0_EPF1_0_LINK_CAP2_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF1_0_LINK_CNTL2                                                               0x10425\n#define regBIF_CFG_DEV0_EPF1_0_LINK_CNTL2_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF1_0_LINK_STATUS2                                                             0x10425\n#define regBIF_CFG_DEV0_EPF1_0_LINK_STATUS2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF1_0_MSI_CAP_LIST                                                             0x10428\n#define regBIF_CFG_DEV0_EPF1_0_MSI_CAP_LIST_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF1_0_MSI_MSG_CNTL                                                             0x10428\n#define regBIF_CFG_DEV0_EPF1_0_MSI_MSG_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF1_0_MSI_MSG_ADDR_LO                                                          0x10429\n#define regBIF_CFG_DEV0_EPF1_0_MSI_MSG_ADDR_LO_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF1_0_MSI_MSG_ADDR_HI                                                          0x1042a\n#define regBIF_CFG_DEV0_EPF1_0_MSI_MSG_ADDR_HI_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF1_0_MSI_MSG_DATA                                                             0x1042a\n#define regBIF_CFG_DEV0_EPF1_0_MSI_MSG_DATA_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF1_0_MSI_EXT_MSG_DATA                                                         0x1042a\n#define regBIF_CFG_DEV0_EPF1_0_MSI_EXT_MSG_DATA_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF1_0_MSI_MASK                                                                 0x1042b\n#define regBIF_CFG_DEV0_EPF1_0_MSI_MASK_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF1_0_MSI_MSG_DATA_64                                                          0x1042b\n#define regBIF_CFG_DEV0_EPF1_0_MSI_MSG_DATA_64_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF1_0_MSI_EXT_MSG_DATA_64                                                      0x1042b\n#define regBIF_CFG_DEV0_EPF1_0_MSI_EXT_MSG_DATA_64_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF1_0_MSI_MASK_64                                                              0x1042c\n#define regBIF_CFG_DEV0_EPF1_0_MSI_MASK_64_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF1_0_MSI_PENDING                                                              0x1042c\n#define regBIF_CFG_DEV0_EPF1_0_MSI_PENDING_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF1_0_MSI_PENDING_64                                                           0x1042d\n#define regBIF_CFG_DEV0_EPF1_0_MSI_PENDING_64_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF1_0_MSIX_CAP_LIST                                                            0x10430\n#define regBIF_CFG_DEV0_EPF1_0_MSIX_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_0_MSIX_MSG_CNTL                                                            0x10430\n#define regBIF_CFG_DEV0_EPF1_0_MSIX_MSG_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_0_MSIX_TABLE                                                               0x10431\n#define regBIF_CFG_DEV0_EPF1_0_MSIX_TABLE_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF1_0_MSIX_PBA                                                                 0x10432\n#define regBIF_CFG_DEV0_EPF1_0_MSIX_PBA_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                        0x10440\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                               5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_VENDOR_SPECIFIC_HDR                                                 0x10441\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_VENDOR_SPECIFIC1                                                    0x10442\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_VENDOR_SPECIFIC2                                                    0x10443\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                         0x10450\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST_BASE_IDX                                5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DEV_SERIAL_NUM_DW1                                                  0x10451\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DEV_SERIAL_NUM_DW1_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DEV_SERIAL_NUM_DW2                                                  0x10452\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DEV_SERIAL_NUM_DW2_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                            0x10454\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_UNCORR_ERR_STATUS                                                   0x10455\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_UNCORR_ERR_MASK                                                     0x10456\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_UNCORR_ERR_MASK_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_UNCORR_ERR_SEVERITY                                                 0x10457\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_CORR_ERR_STATUS                                                     0x10458\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_CORR_ERR_STATUS_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_CORR_ERR_MASK                                                       0x10459\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_CORR_ERR_MASK_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_ADV_ERR_CAP_CNTL                                                    0x1045a\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_HDR_LOG0                                                            0x1045b\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_HDR_LOG0_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_HDR_LOG1                                                            0x1045c\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_HDR_LOG1_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_HDR_LOG2                                                            0x1045d\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_HDR_LOG2_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_HDR_LOG3                                                            0x1045e\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_HDR_LOG3_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_TLP_PREFIX_LOG0                                                     0x10462\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_TLP_PREFIX_LOG1                                                     0x10463\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_TLP_PREFIX_LOG2                                                     0x10464\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_TLP_PREFIX_LOG3                                                     0x10465\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_BAR_ENH_CAP_LIST                                                    0x10480\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_BAR_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_BAR1_CAP                                                            0x10481\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_BAR1_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_BAR1_CNTL                                                           0x10482\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_BAR1_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_BAR2_CAP                                                            0x10483\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_BAR2_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_BAR2_CNTL                                                           0x10484\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_BAR2_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_BAR3_CAP                                                            0x10485\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_BAR3_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_BAR3_CNTL                                                           0x10486\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_BAR3_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_BAR4_CAP                                                            0x10487\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_BAR4_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_BAR4_CNTL                                                           0x10488\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_BAR4_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_BAR5_CAP                                                            0x10489\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_BAR5_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_BAR5_CNTL                                                           0x1048a\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_BAR5_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_BAR6_CAP                                                            0x1048b\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_BAR6_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_BAR6_CNTL                                                           0x1048c\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_BAR6_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_PWR_BUDGET_ENH_CAP_LIST                                             0x10490\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_PWR_BUDGET_ENH_CAP_LIST_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_PWR_BUDGET_DATA_SELECT                                              0x10491\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_PWR_BUDGET_DATA_SELECT_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_PWR_BUDGET_DATA                                                     0x10492\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_PWR_BUDGET_DATA_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_PWR_BUDGET_CAP                                                      0x10493\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_PWR_BUDGET_CAP_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DPA_ENH_CAP_LIST                                                    0x10494\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DPA_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DPA_CAP                                                             0x10495\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DPA_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DPA_LATENCY_INDICATOR                                               0x10496\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DPA_LATENCY_INDICATOR_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DPA_STATUS                                                          0x10497\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DPA_STATUS_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DPA_CNTL                                                            0x10497\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DPA_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_0                                            0x10498\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_1                                            0x10498\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_1_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_2                                            0x10498\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_2_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_3                                            0x10498\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_3_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_4                                            0x10499\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_4_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_5                                            0x10499\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_5_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_6                                            0x10499\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_6_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_7                                            0x10499\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_7_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_SECONDARY_ENH_CAP_LIST                                              0x1049c\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_SECONDARY_ENH_CAP_LIST_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_LINK_CNTL3                                                          0x1049d\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_LINK_CNTL3_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_LANE_ERROR_STATUS                                                   0x1049e\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_LANE_ERROR_STATUS_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_LANE_0_EQUALIZATION_CNTL                                            0x1049f\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_LANE_0_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_LANE_1_EQUALIZATION_CNTL                                            0x1049f\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_LANE_1_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_LANE_2_EQUALIZATION_CNTL                                            0x104a0\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_LANE_2_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_LANE_3_EQUALIZATION_CNTL                                            0x104a0\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_LANE_3_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_LANE_4_EQUALIZATION_CNTL                                            0x104a1\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_LANE_4_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_LANE_5_EQUALIZATION_CNTL                                            0x104a1\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_LANE_5_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_LANE_6_EQUALIZATION_CNTL                                            0x104a2\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_LANE_6_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_LANE_7_EQUALIZATION_CNTL                                            0x104a2\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_LANE_7_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_LANE_8_EQUALIZATION_CNTL                                            0x104a3\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_LANE_8_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_LANE_9_EQUALIZATION_CNTL                                            0x104a3\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_LANE_9_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_LANE_10_EQUALIZATION_CNTL                                           0x104a4\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_LANE_10_EQUALIZATION_CNTL_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_LANE_11_EQUALIZATION_CNTL                                           0x104a4\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_LANE_11_EQUALIZATION_CNTL_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_LANE_12_EQUALIZATION_CNTL                                           0x104a5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_LANE_12_EQUALIZATION_CNTL_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_LANE_13_EQUALIZATION_CNTL                                           0x104a5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_LANE_13_EQUALIZATION_CNTL_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_LANE_14_EQUALIZATION_CNTL                                           0x104a6\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_LANE_14_EQUALIZATION_CNTL_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_LANE_15_EQUALIZATION_CNTL                                           0x104a6\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_LANE_15_EQUALIZATION_CNTL_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_ACS_ENH_CAP_LIST                                                    0x104a8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_ACS_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_ACS_CAP                                                             0x104a9\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_ACS_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_ACS_CNTL                                                            0x104a9\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_ACS_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_ATS_ENH_CAP_LIST                                                    0x104ac\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_ATS_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_ATS_CAP                                                             0x104ad\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_ATS_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_ATS_CNTL                                                            0x104ad\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_ATS_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_PAGE_REQ_ENH_CAP_LIST                                               0x104b0\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_PAGE_REQ_ENH_CAP_LIST_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_PAGE_REQ_CNTL                                                       0x104b1\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_PAGE_REQ_CNTL_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_PAGE_REQ_STATUS                                                     0x104b1\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_PAGE_REQ_STATUS_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_OUTSTAND_PAGE_REQ_CAPACITY                                          0x104b2\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_OUTSTAND_PAGE_REQ_CAPACITY_BASE_IDX                                 5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_OUTSTAND_PAGE_REQ_ALLOC                                             0x104b3\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_OUTSTAND_PAGE_REQ_ALLOC_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_PASID_ENH_CAP_LIST                                                  0x104b4\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_PASID_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_PASID_CAP                                                           0x104b5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_PASID_CAP_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_PASID_CNTL                                                          0x104b5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_PASID_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_MC_ENH_CAP_LIST                                                     0x104bc\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_MC_ENH_CAP_LIST_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_MC_CAP                                                              0x104bd\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_MC_CAP_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_MC_CNTL                                                             0x104bd\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_MC_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_MC_ADDR0                                                            0x104be\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_MC_ADDR0_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_MC_ADDR1                                                            0x104bf\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_MC_ADDR1_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_MC_RCV0                                                             0x104c0\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_MC_RCV0_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_MC_RCV1                                                             0x104c1\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_MC_RCV1_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_MC_BLOCK_ALL0                                                       0x104c2\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_MC_BLOCK_ALL0_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_MC_BLOCK_ALL1                                                       0x104c3\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_MC_BLOCK_ALL1_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_MC_BLOCK_UNTRANSLATED_0                                             0x104c4\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_MC_BLOCK_UNTRANSLATED_0_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_MC_BLOCK_UNTRANSLATED_1                                             0x104c5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_MC_BLOCK_UNTRANSLATED_1_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_LTR_ENH_CAP_LIST                                                    0x104c8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_LTR_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_LTR_CAP                                                             0x104c9\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_LTR_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_ARI_ENH_CAP_LIST                                                    0x104ca\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_ARI_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_ARI_CAP                                                             0x104cb\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_ARI_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_ARI_CNTL                                                            0x104cb\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_ARI_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_ENH_CAP_LIST                                                  0x104cc\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_CAP                                                           0x104cd\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_CAP_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_CONTROL                                                       0x104ce\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_CONTROL_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_STATUS                                                        0x104ce\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_STATUS_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_INITIAL_VFS                                                   0x104cf\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_INITIAL_VFS_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_TOTAL_VFS                                                     0x104cf\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_TOTAL_VFS_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_NUM_VFS                                                       0x104d0\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_NUM_VFS_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_FUNC_DEP_LINK                                                 0x104d0\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_FUNC_DEP_LINK_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_FIRST_VF_OFFSET                                               0x104d1\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_FIRST_VF_OFFSET_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_VF_STRIDE                                                     0x104d1\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_VF_STRIDE_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_VF_DEVICE_ID                                                  0x104d2\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_VF_DEVICE_ID_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_SUPPORTED_PAGE_SIZE                                           0x104d3\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_SUPPORTED_PAGE_SIZE_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_SYSTEM_PAGE_SIZE                                              0x104d4\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_SYSTEM_PAGE_SIZE_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_VF_BASE_ADDR_0                                                0x104d5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_VF_BASE_ADDR_0_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_VF_BASE_ADDR_1                                                0x104d6\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_VF_BASE_ADDR_1_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_VF_BASE_ADDR_2                                                0x104d7\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_VF_BASE_ADDR_2_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_VF_BASE_ADDR_3                                                0x104d8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_VF_BASE_ADDR_3_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_VF_BASE_ADDR_4                                                0x104d9\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_VF_BASE_ADDR_4_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_VF_BASE_ADDR_5                                                0x104da\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_VF_BASE_ADDR_5_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_VF_MIGRATION_STATE_ARRAY_OFFSET                               0x104db\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_VF_MIGRATION_STATE_ARRAY_OFFSET_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DLF_ENH_CAP_LIST                                                    0x10500\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DLF_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF1_0_DATA_LINK_FEATURE_CAP                                                    0x10501\n#define regBIF_CFG_DEV0_EPF1_0_DATA_LINK_FEATURE_CAP_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF1_0_DATA_LINK_FEATURE_STATUS                                                 0x10502\n#define regBIF_CFG_DEV0_EPF1_0_DATA_LINK_FEATURE_STATUS_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_PHY_16GT_ENH_CAP_LIST                                               0x10504\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_PHY_16GT_ENH_CAP_LIST_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF1_0_LINK_CAP_16GT                                                            0x10505\n#define regBIF_CFG_DEV0_EPF1_0_LINK_CAP_16GT_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_0_LINK_CNTL_16GT                                                           0x10506\n#define regBIF_CFG_DEV0_EPF1_0_LINK_CNTL_16GT_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF1_0_LINK_STATUS_16GT                                                         0x10507\n#define regBIF_CFG_DEV0_EPF1_0_LINK_STATUS_16GT_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF1_0_LOCAL_PARITY_MISMATCH_STATUS_16GT                                        0x10508\n#define regBIF_CFG_DEV0_EPF1_0_LOCAL_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                               5\n#define regBIF_CFG_DEV0_EPF1_0_RTM1_PARITY_MISMATCH_STATUS_16GT                                         0x10509\n#define regBIF_CFG_DEV0_EPF1_0_RTM1_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                5\n#define regBIF_CFG_DEV0_EPF1_0_RTM2_PARITY_MISMATCH_STATUS_16GT                                         0x1050a\n#define regBIF_CFG_DEV0_EPF1_0_RTM2_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                5\n#define regBIF_CFG_DEV0_EPF1_0_LANE_0_EQUALIZATION_CNTL_16GT                                            0x1050c\n#define regBIF_CFG_DEV0_EPF1_0_LANE_0_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_0_LANE_1_EQUALIZATION_CNTL_16GT                                            0x1050c\n#define regBIF_CFG_DEV0_EPF1_0_LANE_1_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_0_LANE_2_EQUALIZATION_CNTL_16GT                                            0x1050c\n#define regBIF_CFG_DEV0_EPF1_0_LANE_2_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_0_LANE_3_EQUALIZATION_CNTL_16GT                                            0x1050c\n#define regBIF_CFG_DEV0_EPF1_0_LANE_3_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_0_LANE_4_EQUALIZATION_CNTL_16GT                                            0x1050d\n#define regBIF_CFG_DEV0_EPF1_0_LANE_4_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_0_LANE_5_EQUALIZATION_CNTL_16GT                                            0x1050d\n#define regBIF_CFG_DEV0_EPF1_0_LANE_5_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_0_LANE_6_EQUALIZATION_CNTL_16GT                                            0x1050d\n#define regBIF_CFG_DEV0_EPF1_0_LANE_6_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_0_LANE_7_EQUALIZATION_CNTL_16GT                                            0x1050d\n#define regBIF_CFG_DEV0_EPF1_0_LANE_7_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_0_LANE_8_EQUALIZATION_CNTL_16GT                                            0x1050e\n#define regBIF_CFG_DEV0_EPF1_0_LANE_8_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_0_LANE_9_EQUALIZATION_CNTL_16GT                                            0x1050e\n#define regBIF_CFG_DEV0_EPF1_0_LANE_9_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_0_LANE_10_EQUALIZATION_CNTL_16GT                                           0x1050e\n#define regBIF_CFG_DEV0_EPF1_0_LANE_10_EQUALIZATION_CNTL_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF1_0_LANE_11_EQUALIZATION_CNTL_16GT                                           0x1050e\n#define regBIF_CFG_DEV0_EPF1_0_LANE_11_EQUALIZATION_CNTL_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF1_0_LANE_12_EQUALIZATION_CNTL_16GT                                           0x1050f\n#define regBIF_CFG_DEV0_EPF1_0_LANE_12_EQUALIZATION_CNTL_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF1_0_LANE_13_EQUALIZATION_CNTL_16GT                                           0x1050f\n#define regBIF_CFG_DEV0_EPF1_0_LANE_13_EQUALIZATION_CNTL_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF1_0_LANE_14_EQUALIZATION_CNTL_16GT                                           0x1050f\n#define regBIF_CFG_DEV0_EPF1_0_LANE_14_EQUALIZATION_CNTL_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF1_0_LANE_15_EQUALIZATION_CNTL_16GT                                           0x1050f\n#define regBIF_CFG_DEV0_EPF1_0_LANE_15_EQUALIZATION_CNTL_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_MARGINING_ENH_CAP_LIST                                              0x10514\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_MARGINING_ENH_CAP_LIST_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF1_0_MARGINING_PORT_CAP                                                       0x10515\n#define regBIF_CFG_DEV0_EPF1_0_MARGINING_PORT_CAP_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF1_0_MARGINING_PORT_STATUS                                                    0x10515\n#define regBIF_CFG_DEV0_EPF1_0_MARGINING_PORT_STATUS_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF1_0_LANE_0_MARGINING_LANE_CNTL                                               0x10516\n#define regBIF_CFG_DEV0_EPF1_0_LANE_0_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF1_0_LANE_0_MARGINING_LANE_STATUS                                             0x10516\n#define regBIF_CFG_DEV0_EPF1_0_LANE_0_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF1_0_LANE_1_MARGINING_LANE_CNTL                                               0x10517\n#define regBIF_CFG_DEV0_EPF1_0_LANE_1_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF1_0_LANE_1_MARGINING_LANE_STATUS                                             0x10517\n#define regBIF_CFG_DEV0_EPF1_0_LANE_1_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF1_0_LANE_2_MARGINING_LANE_CNTL                                               0x10518\n#define regBIF_CFG_DEV0_EPF1_0_LANE_2_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF1_0_LANE_2_MARGINING_LANE_STATUS                                             0x10518\n#define regBIF_CFG_DEV0_EPF1_0_LANE_2_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF1_0_LANE_3_MARGINING_LANE_CNTL                                               0x10519\n#define regBIF_CFG_DEV0_EPF1_0_LANE_3_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF1_0_LANE_3_MARGINING_LANE_STATUS                                             0x10519\n#define regBIF_CFG_DEV0_EPF1_0_LANE_3_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF1_0_LANE_4_MARGINING_LANE_CNTL                                               0x1051a\n#define regBIF_CFG_DEV0_EPF1_0_LANE_4_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF1_0_LANE_4_MARGINING_LANE_STATUS                                             0x1051a\n#define regBIF_CFG_DEV0_EPF1_0_LANE_4_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF1_0_LANE_5_MARGINING_LANE_CNTL                                               0x1051b\n#define regBIF_CFG_DEV0_EPF1_0_LANE_5_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF1_0_LANE_5_MARGINING_LANE_STATUS                                             0x1051b\n#define regBIF_CFG_DEV0_EPF1_0_LANE_5_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF1_0_LANE_6_MARGINING_LANE_CNTL                                               0x1051c\n#define regBIF_CFG_DEV0_EPF1_0_LANE_6_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF1_0_LANE_6_MARGINING_LANE_STATUS                                             0x1051c\n#define regBIF_CFG_DEV0_EPF1_0_LANE_6_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF1_0_LANE_7_MARGINING_LANE_CNTL                                               0x1051d\n#define regBIF_CFG_DEV0_EPF1_0_LANE_7_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF1_0_LANE_7_MARGINING_LANE_STATUS                                             0x1051d\n#define regBIF_CFG_DEV0_EPF1_0_LANE_7_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF1_0_LANE_8_MARGINING_LANE_CNTL                                               0x1051e\n#define regBIF_CFG_DEV0_EPF1_0_LANE_8_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF1_0_LANE_8_MARGINING_LANE_STATUS                                             0x1051e\n#define regBIF_CFG_DEV0_EPF1_0_LANE_8_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF1_0_LANE_9_MARGINING_LANE_CNTL                                               0x1051f\n#define regBIF_CFG_DEV0_EPF1_0_LANE_9_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF1_0_LANE_9_MARGINING_LANE_STATUS                                             0x1051f\n#define regBIF_CFG_DEV0_EPF1_0_LANE_9_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF1_0_LANE_10_MARGINING_LANE_CNTL                                              0x10520\n#define regBIF_CFG_DEV0_EPF1_0_LANE_10_MARGINING_LANE_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF1_0_LANE_10_MARGINING_LANE_STATUS                                            0x10520\n#define regBIF_CFG_DEV0_EPF1_0_LANE_10_MARGINING_LANE_STATUS_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_0_LANE_11_MARGINING_LANE_CNTL                                              0x10521\n#define regBIF_CFG_DEV0_EPF1_0_LANE_11_MARGINING_LANE_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF1_0_LANE_11_MARGINING_LANE_STATUS                                            0x10521\n#define regBIF_CFG_DEV0_EPF1_0_LANE_11_MARGINING_LANE_STATUS_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_0_LANE_12_MARGINING_LANE_CNTL                                              0x10522\n#define regBIF_CFG_DEV0_EPF1_0_LANE_12_MARGINING_LANE_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF1_0_LANE_12_MARGINING_LANE_STATUS                                            0x10522\n#define regBIF_CFG_DEV0_EPF1_0_LANE_12_MARGINING_LANE_STATUS_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_0_LANE_13_MARGINING_LANE_CNTL                                              0x10523\n#define regBIF_CFG_DEV0_EPF1_0_LANE_13_MARGINING_LANE_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF1_0_LANE_13_MARGINING_LANE_STATUS                                            0x10523\n#define regBIF_CFG_DEV0_EPF1_0_LANE_13_MARGINING_LANE_STATUS_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_0_LANE_14_MARGINING_LANE_CNTL                                              0x10524\n#define regBIF_CFG_DEV0_EPF1_0_LANE_14_MARGINING_LANE_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF1_0_LANE_14_MARGINING_LANE_STATUS                                            0x10524\n#define regBIF_CFG_DEV0_EPF1_0_LANE_14_MARGINING_LANE_STATUS_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_0_LANE_15_MARGINING_LANE_CNTL                                              0x10525\n#define regBIF_CFG_DEV0_EPF1_0_LANE_15_MARGINING_LANE_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF1_0_LANE_15_MARGINING_LANE_STATUS                                            0x10525\n#define regBIF_CFG_DEV0_EPF1_0_LANE_15_MARGINING_LANE_STATUS_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_VF_RESIZE_BAR_ENH_CAP_LIST                                          0x10530\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_VF_RESIZE_BAR_ENH_CAP_LIST_BASE_IDX                                 5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_VF_RESIZE_BAR1_CAP                                                  0x10531\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_VF_RESIZE_BAR1_CAP_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_VF_RESIZE_BAR1_CNTL                                                 0x10532\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_VF_RESIZE_BAR1_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_VF_RESIZE_BAR2_CAP                                                  0x10533\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_VF_RESIZE_BAR2_CAP_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_VF_RESIZE_BAR2_CNTL                                                 0x10534\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_VF_RESIZE_BAR2_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_VF_RESIZE_BAR3_CAP                                                  0x10535\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_VF_RESIZE_BAR3_CAP_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_VF_RESIZE_BAR3_CNTL                                                 0x10536\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_VF_RESIZE_BAR3_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_VF_RESIZE_BAR4_CAP                                                  0x10537\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_VF_RESIZE_BAR4_CAP_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_VF_RESIZE_BAR4_CNTL                                                 0x10538\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_VF_RESIZE_BAR4_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_VF_RESIZE_BAR5_CAP                                                  0x10539\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_VF_RESIZE_BAR5_CAP_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_VF_RESIZE_BAR5_CNTL                                                 0x1053a\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_VF_RESIZE_BAR5_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_VF_RESIZE_BAR6_CAP                                                  0x1053b\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_VF_RESIZE_BAR6_CAP_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_VF_RESIZE_BAR6_CNTL                                                 0x1053c\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_VF_RESIZE_BAR6_CNTL_BASE_IDX                                        5\n\n\n\n\n#define regBIF_CFG_DEV0_EPF2_0_VENDOR_ID                                                                0x10800\n#define regBIF_CFG_DEV0_EPF2_0_VENDOR_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF2_0_DEVICE_ID                                                                0x10800\n#define regBIF_CFG_DEV0_EPF2_0_DEVICE_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF2_0_COMMAND                                                                  0x10801\n#define regBIF_CFG_DEV0_EPF2_0_COMMAND_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF2_0_STATUS                                                                   0x10801\n#define regBIF_CFG_DEV0_EPF2_0_STATUS_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF2_0_REVISION_ID                                                              0x10802\n#define regBIF_CFG_DEV0_EPF2_0_REVISION_ID_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF2_0_PROG_INTERFACE                                                           0x10802\n#define regBIF_CFG_DEV0_EPF2_0_PROG_INTERFACE_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF2_0_SUB_CLASS                                                                0x10802\n#define regBIF_CFG_DEV0_EPF2_0_SUB_CLASS_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF2_0_BASE_CLASS                                                               0x10802\n#define regBIF_CFG_DEV0_EPF2_0_BASE_CLASS_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF2_0_CACHE_LINE                                                               0x10803\n#define regBIF_CFG_DEV0_EPF2_0_CACHE_LINE_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF2_0_LATENCY                                                                  0x10803\n#define regBIF_CFG_DEV0_EPF2_0_LATENCY_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF2_0_HEADER                                                                   0x10803\n#define regBIF_CFG_DEV0_EPF2_0_HEADER_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF2_0_BIST                                                                     0x10803\n#define regBIF_CFG_DEV0_EPF2_0_BIST_BASE_IDX                                                            5\n#define regBIF_CFG_DEV0_EPF2_0_BASE_ADDR_1                                                              0x10804\n#define regBIF_CFG_DEV0_EPF2_0_BASE_ADDR_1_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF2_0_BASE_ADDR_2                                                              0x10805\n#define regBIF_CFG_DEV0_EPF2_0_BASE_ADDR_2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF2_0_BASE_ADDR_3                                                              0x10806\n#define regBIF_CFG_DEV0_EPF2_0_BASE_ADDR_3_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF2_0_BASE_ADDR_4                                                              0x10807\n#define regBIF_CFG_DEV0_EPF2_0_BASE_ADDR_4_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF2_0_BASE_ADDR_5                                                              0x10808\n#define regBIF_CFG_DEV0_EPF2_0_BASE_ADDR_5_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF2_0_BASE_ADDR_6                                                              0x10809\n#define regBIF_CFG_DEV0_EPF2_0_BASE_ADDR_6_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF2_0_CARDBUS_CIS_PTR                                                          0x1080a\n#define regBIF_CFG_DEV0_EPF2_0_CARDBUS_CIS_PTR_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF2_0_ADAPTER_ID                                                               0x1080b\n#define regBIF_CFG_DEV0_EPF2_0_ADAPTER_ID_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF2_0_ROM_BASE_ADDR                                                            0x1080c\n#define regBIF_CFG_DEV0_EPF2_0_ROM_BASE_ADDR_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF2_0_CAP_PTR                                                                  0x1080d\n#define regBIF_CFG_DEV0_EPF2_0_CAP_PTR_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF2_0_INTERRUPT_LINE                                                           0x1080f\n#define regBIF_CFG_DEV0_EPF2_0_INTERRUPT_LINE_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF2_0_INTERRUPT_PIN                                                            0x1080f\n#define regBIF_CFG_DEV0_EPF2_0_INTERRUPT_PIN_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF2_0_MIN_GRANT                                                                0x1080f\n#define regBIF_CFG_DEV0_EPF2_0_MIN_GRANT_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF2_0_MAX_LATENCY                                                              0x1080f\n#define regBIF_CFG_DEV0_EPF2_0_MAX_LATENCY_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF2_0_VENDOR_CAP_LIST                                                          0x10812\n#define regBIF_CFG_DEV0_EPF2_0_VENDOR_CAP_LIST_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF2_0_ADAPTER_ID_W                                                             0x10813\n#define regBIF_CFG_DEV0_EPF2_0_ADAPTER_ID_W_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF2_0_PMI_CAP_LIST                                                             0x10814\n#define regBIF_CFG_DEV0_EPF2_0_PMI_CAP_LIST_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF2_0_PMI_CAP                                                                  0x10814\n#define regBIF_CFG_DEV0_EPF2_0_PMI_CAP_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF2_0_PMI_STATUS_CNTL                                                          0x10815\n#define regBIF_CFG_DEV0_EPF2_0_PMI_STATUS_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF2_0_SBRN                                                                     0x10818\n#define regBIF_CFG_DEV0_EPF2_0_SBRN_BASE_IDX                                                            5\n#define regBIF_CFG_DEV0_EPF2_0_FLADJ                                                                    0x10818\n#define regBIF_CFG_DEV0_EPF2_0_FLADJ_BASE_IDX                                                           5\n#define regBIF_CFG_DEV0_EPF2_0_DBESL_DBESLD                                                             0x10818\n#define regBIF_CFG_DEV0_EPF2_0_DBESL_DBESLD_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_CAP_LIST                                                            0x10819\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_CAP                                                                 0x10819\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF2_0_DEVICE_CAP                                                               0x1081a\n#define regBIF_CFG_DEV0_EPF2_0_DEVICE_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF2_0_DEVICE_CNTL                                                              0x1081b\n#define regBIF_CFG_DEV0_EPF2_0_DEVICE_CNTL_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF2_0_DEVICE_STATUS                                                            0x1081b\n#define regBIF_CFG_DEV0_EPF2_0_DEVICE_STATUS_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF2_0_LINK_CAP                                                                 0x1081c\n#define regBIF_CFG_DEV0_EPF2_0_LINK_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF2_0_LINK_CNTL                                                                0x1081d\n#define regBIF_CFG_DEV0_EPF2_0_LINK_CNTL_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF2_0_LINK_STATUS                                                              0x1081d\n#define regBIF_CFG_DEV0_EPF2_0_LINK_STATUS_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF2_0_DEVICE_CAP2                                                              0x10822\n#define regBIF_CFG_DEV0_EPF2_0_DEVICE_CAP2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF2_0_DEVICE_CNTL2                                                             0x10823\n#define regBIF_CFG_DEV0_EPF2_0_DEVICE_CNTL2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF2_0_DEVICE_STATUS2                                                           0x10823\n#define regBIF_CFG_DEV0_EPF2_0_DEVICE_STATUS2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF2_0_LINK_CAP2                                                                0x10824\n#define regBIF_CFG_DEV0_EPF2_0_LINK_CAP2_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF2_0_LINK_CNTL2                                                               0x10825\n#define regBIF_CFG_DEV0_EPF2_0_LINK_CNTL2_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF2_0_LINK_STATUS2                                                             0x10825\n#define regBIF_CFG_DEV0_EPF2_0_LINK_STATUS2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF2_0_MSI_CAP_LIST                                                             0x10828\n#define regBIF_CFG_DEV0_EPF2_0_MSI_CAP_LIST_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF2_0_MSI_MSG_CNTL                                                             0x10828\n#define regBIF_CFG_DEV0_EPF2_0_MSI_MSG_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF2_0_MSI_MSG_ADDR_LO                                                          0x10829\n#define regBIF_CFG_DEV0_EPF2_0_MSI_MSG_ADDR_LO_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF2_0_MSI_MSG_ADDR_HI                                                          0x1082a\n#define regBIF_CFG_DEV0_EPF2_0_MSI_MSG_ADDR_HI_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF2_0_MSI_MSG_DATA                                                             0x1082a\n#define regBIF_CFG_DEV0_EPF2_0_MSI_MSG_DATA_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF2_0_MSI_EXT_MSG_DATA                                                         0x1082a\n#define regBIF_CFG_DEV0_EPF2_0_MSI_EXT_MSG_DATA_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF2_0_MSI_MASK                                                                 0x1082b\n#define regBIF_CFG_DEV0_EPF2_0_MSI_MASK_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF2_0_MSI_MSG_DATA_64                                                          0x1082b\n#define regBIF_CFG_DEV0_EPF2_0_MSI_MSG_DATA_64_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF2_0_MSI_EXT_MSG_DATA_64                                                      0x1082b\n#define regBIF_CFG_DEV0_EPF2_0_MSI_EXT_MSG_DATA_64_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF2_0_MSI_MASK_64                                                              0x1082c\n#define regBIF_CFG_DEV0_EPF2_0_MSI_MASK_64_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF2_0_MSI_PENDING                                                              0x1082c\n#define regBIF_CFG_DEV0_EPF2_0_MSI_PENDING_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF2_0_MSI_PENDING_64                                                           0x1082d\n#define regBIF_CFG_DEV0_EPF2_0_MSI_PENDING_64_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF2_0_MSIX_CAP_LIST                                                            0x10830\n#define regBIF_CFG_DEV0_EPF2_0_MSIX_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF2_0_MSIX_MSG_CNTL                                                            0x10830\n#define regBIF_CFG_DEV0_EPF2_0_MSIX_MSG_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF2_0_MSIX_TABLE                                                               0x10831\n#define regBIF_CFG_DEV0_EPF2_0_MSIX_TABLE_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF2_0_MSIX_PBA                                                                 0x10832\n#define regBIF_CFG_DEV0_EPF2_0_MSIX_PBA_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                        0x10840\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                               5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_VENDOR_SPECIFIC_HDR                                                 0x10841\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_VENDOR_SPECIFIC1                                                    0x10842\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_VENDOR_SPECIFIC2                                                    0x10843\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                            0x10854\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_UNCORR_ERR_STATUS                                                   0x10855\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_UNCORR_ERR_MASK                                                     0x10856\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_UNCORR_ERR_MASK_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_UNCORR_ERR_SEVERITY                                                 0x10857\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_CORR_ERR_STATUS                                                     0x10858\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_CORR_ERR_STATUS_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_CORR_ERR_MASK                                                       0x10859\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_CORR_ERR_MASK_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_ADV_ERR_CAP_CNTL                                                    0x1085a\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_HDR_LOG0                                                            0x1085b\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_HDR_LOG0_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_HDR_LOG1                                                            0x1085c\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_HDR_LOG1_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_HDR_LOG2                                                            0x1085d\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_HDR_LOG2_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_HDR_LOG3                                                            0x1085e\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_HDR_LOG3_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_TLP_PREFIX_LOG0                                                     0x10862\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_TLP_PREFIX_LOG1                                                     0x10863\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_TLP_PREFIX_LOG2                                                     0x10864\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_TLP_PREFIX_LOG3                                                     0x10865\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_BAR_ENH_CAP_LIST                                                    0x10880\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_BAR_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_BAR1_CAP                                                            0x10881\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_BAR1_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_BAR1_CNTL                                                           0x10882\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_BAR1_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_BAR2_CAP                                                            0x10883\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_BAR2_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_BAR2_CNTL                                                           0x10884\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_BAR2_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_BAR3_CAP                                                            0x10885\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_BAR3_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_BAR3_CNTL                                                           0x10886\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_BAR3_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_BAR4_CAP                                                            0x10887\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_BAR4_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_BAR4_CNTL                                                           0x10888\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_BAR4_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_BAR5_CAP                                                            0x10889\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_BAR5_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_BAR5_CNTL                                                           0x1088a\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_BAR5_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_BAR6_CAP                                                            0x1088b\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_BAR6_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_BAR6_CNTL                                                           0x1088c\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_BAR6_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_PWR_BUDGET_ENH_CAP_LIST                                             0x10890\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_PWR_BUDGET_ENH_CAP_LIST_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_PWR_BUDGET_DATA_SELECT                                              0x10891\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_PWR_BUDGET_DATA_SELECT_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_PWR_BUDGET_DATA                                                     0x10892\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_PWR_BUDGET_DATA_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_PWR_BUDGET_CAP                                                      0x10893\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_PWR_BUDGET_CAP_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_DPA_ENH_CAP_LIST                                                    0x10894\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_DPA_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_DPA_CAP                                                             0x10895\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_DPA_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_DPA_LATENCY_INDICATOR                                               0x10896\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_DPA_LATENCY_INDICATOR_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_DPA_STATUS                                                          0x10897\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_DPA_STATUS_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_DPA_CNTL                                                            0x10897\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_DPA_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_0                                            0x10898\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_1                                            0x10898\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_1_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_2                                            0x10898\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_2_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_3                                            0x10898\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_3_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_4                                            0x10899\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_4_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_5                                            0x10899\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_5_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_6                                            0x10899\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_6_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_7                                            0x10899\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_7_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_ACS_ENH_CAP_LIST                                                    0x108a8\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_ACS_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_ACS_CAP                                                             0x108a9\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_ACS_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_ACS_CNTL                                                            0x108a9\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_ACS_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_PASID_ENH_CAP_LIST                                                  0x108b4\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_PASID_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_PASID_CAP                                                           0x108b5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_PASID_CAP_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_PASID_CNTL                                                          0x108b5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_PASID_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_ARI_ENH_CAP_LIST                                                    0x108ca\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_ARI_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_ARI_CAP                                                             0x108cb\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_ARI_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_ARI_CNTL                                                            0x108cb\n#define regBIF_CFG_DEV0_EPF2_0_PCIE_ARI_CNTL_BASE_IDX                                                   5\n\n\n\n\n#define regBIF_CFG_DEV0_EPF3_0_VENDOR_ID                                                                0x10c00\n#define regBIF_CFG_DEV0_EPF3_0_VENDOR_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF3_0_DEVICE_ID                                                                0x10c00\n#define regBIF_CFG_DEV0_EPF3_0_DEVICE_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF3_0_COMMAND                                                                  0x10c01\n#define regBIF_CFG_DEV0_EPF3_0_COMMAND_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF3_0_STATUS                                                                   0x10c01\n#define regBIF_CFG_DEV0_EPF3_0_STATUS_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF3_0_REVISION_ID                                                              0x10c02\n#define regBIF_CFG_DEV0_EPF3_0_REVISION_ID_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF3_0_PROG_INTERFACE                                                           0x10c02\n#define regBIF_CFG_DEV0_EPF3_0_PROG_INTERFACE_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF3_0_SUB_CLASS                                                                0x10c02\n#define regBIF_CFG_DEV0_EPF3_0_SUB_CLASS_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF3_0_BASE_CLASS                                                               0x10c02\n#define regBIF_CFG_DEV0_EPF3_0_BASE_CLASS_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF3_0_CACHE_LINE                                                               0x10c03\n#define regBIF_CFG_DEV0_EPF3_0_CACHE_LINE_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF3_0_LATENCY                                                                  0x10c03\n#define regBIF_CFG_DEV0_EPF3_0_LATENCY_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF3_0_HEADER                                                                   0x10c03\n#define regBIF_CFG_DEV0_EPF3_0_HEADER_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF3_0_BIST                                                                     0x10c03\n#define regBIF_CFG_DEV0_EPF3_0_BIST_BASE_IDX                                                            5\n#define regBIF_CFG_DEV0_EPF3_0_BASE_ADDR_1                                                              0x10c04\n#define regBIF_CFG_DEV0_EPF3_0_BASE_ADDR_1_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF3_0_BASE_ADDR_2                                                              0x10c05\n#define regBIF_CFG_DEV0_EPF3_0_BASE_ADDR_2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF3_0_BASE_ADDR_3                                                              0x10c06\n#define regBIF_CFG_DEV0_EPF3_0_BASE_ADDR_3_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF3_0_BASE_ADDR_4                                                              0x10c07\n#define regBIF_CFG_DEV0_EPF3_0_BASE_ADDR_4_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF3_0_BASE_ADDR_5                                                              0x10c08\n#define regBIF_CFG_DEV0_EPF3_0_BASE_ADDR_5_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF3_0_BASE_ADDR_6                                                              0x10c09\n#define regBIF_CFG_DEV0_EPF3_0_BASE_ADDR_6_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF3_0_CARDBUS_CIS_PTR                                                          0x10c0a\n#define regBIF_CFG_DEV0_EPF3_0_CARDBUS_CIS_PTR_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF3_0_ADAPTER_ID                                                               0x10c0b\n#define regBIF_CFG_DEV0_EPF3_0_ADAPTER_ID_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF3_0_ROM_BASE_ADDR                                                            0x10c0c\n#define regBIF_CFG_DEV0_EPF3_0_ROM_BASE_ADDR_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF3_0_CAP_PTR                                                                  0x10c0d\n#define regBIF_CFG_DEV0_EPF3_0_CAP_PTR_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF3_0_INTERRUPT_LINE                                                           0x10c0f\n#define regBIF_CFG_DEV0_EPF3_0_INTERRUPT_LINE_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF3_0_INTERRUPT_PIN                                                            0x10c0f\n#define regBIF_CFG_DEV0_EPF3_0_INTERRUPT_PIN_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF3_0_MIN_GRANT                                                                0x10c0f\n#define regBIF_CFG_DEV0_EPF3_0_MIN_GRANT_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF3_0_MAX_LATENCY                                                              0x10c0f\n#define regBIF_CFG_DEV0_EPF3_0_MAX_LATENCY_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF3_0_VENDOR_CAP_LIST                                                          0x10c12\n#define regBIF_CFG_DEV0_EPF3_0_VENDOR_CAP_LIST_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF3_0_ADAPTER_ID_W                                                             0x10c13\n#define regBIF_CFG_DEV0_EPF3_0_ADAPTER_ID_W_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF3_0_PMI_CAP_LIST                                                             0x10c14\n#define regBIF_CFG_DEV0_EPF3_0_PMI_CAP_LIST_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF3_0_PMI_CAP                                                                  0x10c14\n#define regBIF_CFG_DEV0_EPF3_0_PMI_CAP_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF3_0_PMI_STATUS_CNTL                                                          0x10c15\n#define regBIF_CFG_DEV0_EPF3_0_PMI_STATUS_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF3_0_SBRN                                                                     0x10c18\n#define regBIF_CFG_DEV0_EPF3_0_SBRN_BASE_IDX                                                            5\n#define regBIF_CFG_DEV0_EPF3_0_FLADJ                                                                    0x10c18\n#define regBIF_CFG_DEV0_EPF3_0_FLADJ_BASE_IDX                                                           5\n#define regBIF_CFG_DEV0_EPF3_0_DBESL_DBESLD                                                             0x10c18\n#define regBIF_CFG_DEV0_EPF3_0_DBESL_DBESLD_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_CAP_LIST                                                            0x10c19\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_CAP                                                                 0x10c19\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF3_0_DEVICE_CAP                                                               0x10c1a\n#define regBIF_CFG_DEV0_EPF3_0_DEVICE_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF3_0_DEVICE_CNTL                                                              0x10c1b\n#define regBIF_CFG_DEV0_EPF3_0_DEVICE_CNTL_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF3_0_DEVICE_STATUS                                                            0x10c1b\n#define regBIF_CFG_DEV0_EPF3_0_DEVICE_STATUS_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF3_0_LINK_CAP                                                                 0x10c1c\n#define regBIF_CFG_DEV0_EPF3_0_LINK_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF3_0_LINK_CNTL                                                                0x10c1d\n#define regBIF_CFG_DEV0_EPF3_0_LINK_CNTL_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF3_0_LINK_STATUS                                                              0x10c1d\n#define regBIF_CFG_DEV0_EPF3_0_LINK_STATUS_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF3_0_DEVICE_CAP2                                                              0x10c22\n#define regBIF_CFG_DEV0_EPF3_0_DEVICE_CAP2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF3_0_DEVICE_CNTL2                                                             0x10c23\n#define regBIF_CFG_DEV0_EPF3_0_DEVICE_CNTL2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF3_0_DEVICE_STATUS2                                                           0x10c23\n#define regBIF_CFG_DEV0_EPF3_0_DEVICE_STATUS2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF3_0_LINK_CAP2                                                                0x10c24\n#define regBIF_CFG_DEV0_EPF3_0_LINK_CAP2_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF3_0_LINK_CNTL2                                                               0x10c25\n#define regBIF_CFG_DEV0_EPF3_0_LINK_CNTL2_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF3_0_LINK_STATUS2                                                             0x10c25\n#define regBIF_CFG_DEV0_EPF3_0_LINK_STATUS2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF3_0_MSI_CAP_LIST                                                             0x10c28\n#define regBIF_CFG_DEV0_EPF3_0_MSI_CAP_LIST_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF3_0_MSI_MSG_CNTL                                                             0x10c28\n#define regBIF_CFG_DEV0_EPF3_0_MSI_MSG_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF3_0_MSI_MSG_ADDR_LO                                                          0x10c29\n#define regBIF_CFG_DEV0_EPF3_0_MSI_MSG_ADDR_LO_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF3_0_MSI_MSG_ADDR_HI                                                          0x10c2a\n#define regBIF_CFG_DEV0_EPF3_0_MSI_MSG_ADDR_HI_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF3_0_MSI_MSG_DATA                                                             0x10c2a\n#define regBIF_CFG_DEV0_EPF3_0_MSI_MSG_DATA_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF3_0_MSI_EXT_MSG_DATA                                                         0x10c2a\n#define regBIF_CFG_DEV0_EPF3_0_MSI_EXT_MSG_DATA_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF3_0_MSI_MASK                                                                 0x10c2b\n#define regBIF_CFG_DEV0_EPF3_0_MSI_MASK_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF3_0_MSI_MSG_DATA_64                                                          0x10c2b\n#define regBIF_CFG_DEV0_EPF3_0_MSI_MSG_DATA_64_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF3_0_MSI_EXT_MSG_DATA_64                                                      0x10c2b\n#define regBIF_CFG_DEV0_EPF3_0_MSI_EXT_MSG_DATA_64_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF3_0_MSI_MASK_64                                                              0x10c2c\n#define regBIF_CFG_DEV0_EPF3_0_MSI_MASK_64_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF3_0_MSI_PENDING                                                              0x10c2c\n#define regBIF_CFG_DEV0_EPF3_0_MSI_PENDING_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF3_0_MSI_PENDING_64                                                           0x10c2d\n#define regBIF_CFG_DEV0_EPF3_0_MSI_PENDING_64_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF3_0_MSIX_CAP_LIST                                                            0x10c30\n#define regBIF_CFG_DEV0_EPF3_0_MSIX_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF3_0_MSIX_MSG_CNTL                                                            0x10c30\n#define regBIF_CFG_DEV0_EPF3_0_MSIX_MSG_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF3_0_MSIX_TABLE                                                               0x10c31\n#define regBIF_CFG_DEV0_EPF3_0_MSIX_TABLE_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF3_0_MSIX_PBA                                                                 0x10c32\n#define regBIF_CFG_DEV0_EPF3_0_MSIX_PBA_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                        0x10c40\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                               5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_VENDOR_SPECIFIC_HDR                                                 0x10c41\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_VENDOR_SPECIFIC1                                                    0x10c42\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_VENDOR_SPECIFIC2                                                    0x10c43\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                            0x10c54\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_UNCORR_ERR_STATUS                                                   0x10c55\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_UNCORR_ERR_MASK                                                     0x10c56\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_UNCORR_ERR_MASK_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_UNCORR_ERR_SEVERITY                                                 0x10c57\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_CORR_ERR_STATUS                                                     0x10c58\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_CORR_ERR_STATUS_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_CORR_ERR_MASK                                                       0x10c59\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_CORR_ERR_MASK_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_ADV_ERR_CAP_CNTL                                                    0x10c5a\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_HDR_LOG0                                                            0x10c5b\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_HDR_LOG0_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_HDR_LOG1                                                            0x10c5c\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_HDR_LOG1_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_HDR_LOG2                                                            0x10c5d\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_HDR_LOG2_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_HDR_LOG3                                                            0x10c5e\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_HDR_LOG3_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_TLP_PREFIX_LOG0                                                     0x10c62\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_TLP_PREFIX_LOG1                                                     0x10c63\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_TLP_PREFIX_LOG2                                                     0x10c64\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_TLP_PREFIX_LOG3                                                     0x10c65\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_BAR_ENH_CAP_LIST                                                    0x10c80\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_BAR_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_BAR1_CAP                                                            0x10c81\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_BAR1_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_BAR1_CNTL                                                           0x10c82\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_BAR1_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_BAR2_CAP                                                            0x10c83\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_BAR2_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_BAR2_CNTL                                                           0x10c84\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_BAR2_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_BAR3_CAP                                                            0x10c85\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_BAR3_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_BAR3_CNTL                                                           0x10c86\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_BAR3_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_BAR4_CAP                                                            0x10c87\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_BAR4_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_BAR4_CNTL                                                           0x10c88\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_BAR4_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_BAR5_CAP                                                            0x10c89\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_BAR5_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_BAR5_CNTL                                                           0x10c8a\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_BAR5_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_BAR6_CAP                                                            0x10c8b\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_BAR6_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_BAR6_CNTL                                                           0x10c8c\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_BAR6_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_PWR_BUDGET_ENH_CAP_LIST                                             0x10c90\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_PWR_BUDGET_ENH_CAP_LIST_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_PWR_BUDGET_DATA_SELECT                                              0x10c91\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_PWR_BUDGET_DATA_SELECT_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_PWR_BUDGET_DATA                                                     0x10c92\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_PWR_BUDGET_DATA_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_PWR_BUDGET_CAP                                                      0x10c93\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_PWR_BUDGET_CAP_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_DPA_ENH_CAP_LIST                                                    0x10c94\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_DPA_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_DPA_CAP                                                             0x10c95\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_DPA_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_DPA_LATENCY_INDICATOR                                               0x10c96\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_DPA_LATENCY_INDICATOR_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_DPA_STATUS                                                          0x10c97\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_DPA_STATUS_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_DPA_CNTL                                                            0x10c97\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_DPA_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_0                                            0x10c98\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_1                                            0x10c98\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_1_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_2                                            0x10c98\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_2_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_3                                            0x10c98\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_3_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_4                                            0x10c99\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_4_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_5                                            0x10c99\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_5_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_6                                            0x10c99\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_6_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_7                                            0x10c99\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_7_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_ACS_ENH_CAP_LIST                                                    0x10ca8\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_ACS_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_ACS_CAP                                                             0x10ca9\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_ACS_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_ACS_CNTL                                                            0x10ca9\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_ACS_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_PASID_ENH_CAP_LIST                                                  0x10cb4\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_PASID_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_PASID_CAP                                                           0x10cb5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_PASID_CAP_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_PASID_CNTL                                                          0x10cb5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_PASID_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_ARI_ENH_CAP_LIST                                                    0x10cca\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_ARI_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_ARI_CAP                                                             0x10ccb\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_ARI_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_ARI_CNTL                                                            0x10ccb\n#define regBIF_CFG_DEV0_EPF3_0_PCIE_ARI_CNTL_BASE_IDX                                                   5\n\n\n\n\n#define regBIF_CFG_DEV0_EPF4_0_VENDOR_ID                                                                0x11000\n#define regBIF_CFG_DEV0_EPF4_0_VENDOR_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF4_0_DEVICE_ID                                                                0x11000\n#define regBIF_CFG_DEV0_EPF4_0_DEVICE_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF4_0_COMMAND                                                                  0x11001\n#define regBIF_CFG_DEV0_EPF4_0_COMMAND_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF4_0_STATUS                                                                   0x11001\n#define regBIF_CFG_DEV0_EPF4_0_STATUS_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF4_0_REVISION_ID                                                              0x11002\n#define regBIF_CFG_DEV0_EPF4_0_REVISION_ID_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF4_0_PROG_INTERFACE                                                           0x11002\n#define regBIF_CFG_DEV0_EPF4_0_PROG_INTERFACE_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF4_0_SUB_CLASS                                                                0x11002\n#define regBIF_CFG_DEV0_EPF4_0_SUB_CLASS_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF4_0_BASE_CLASS                                                               0x11002\n#define regBIF_CFG_DEV0_EPF4_0_BASE_CLASS_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF4_0_CACHE_LINE                                                               0x11003\n#define regBIF_CFG_DEV0_EPF4_0_CACHE_LINE_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF4_0_LATENCY                                                                  0x11003\n#define regBIF_CFG_DEV0_EPF4_0_LATENCY_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF4_0_HEADER                                                                   0x11003\n#define regBIF_CFG_DEV0_EPF4_0_HEADER_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF4_0_BIST                                                                     0x11003\n#define regBIF_CFG_DEV0_EPF4_0_BIST_BASE_IDX                                                            5\n#define regBIF_CFG_DEV0_EPF4_0_BASE_ADDR_1                                                              0x11004\n#define regBIF_CFG_DEV0_EPF4_0_BASE_ADDR_1_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF4_0_BASE_ADDR_2                                                              0x11005\n#define regBIF_CFG_DEV0_EPF4_0_BASE_ADDR_2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF4_0_BASE_ADDR_3                                                              0x11006\n#define regBIF_CFG_DEV0_EPF4_0_BASE_ADDR_3_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF4_0_BASE_ADDR_4                                                              0x11007\n#define regBIF_CFG_DEV0_EPF4_0_BASE_ADDR_4_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF4_0_BASE_ADDR_5                                                              0x11008\n#define regBIF_CFG_DEV0_EPF4_0_BASE_ADDR_5_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF4_0_BASE_ADDR_6                                                              0x11009\n#define regBIF_CFG_DEV0_EPF4_0_BASE_ADDR_6_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF4_0_CARDBUS_CIS_PTR                                                          0x1100a\n#define regBIF_CFG_DEV0_EPF4_0_CARDBUS_CIS_PTR_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF4_0_ADAPTER_ID                                                               0x1100b\n#define regBIF_CFG_DEV0_EPF4_0_ADAPTER_ID_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF4_0_ROM_BASE_ADDR                                                            0x1100c\n#define regBIF_CFG_DEV0_EPF4_0_ROM_BASE_ADDR_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF4_0_CAP_PTR                                                                  0x1100d\n#define regBIF_CFG_DEV0_EPF4_0_CAP_PTR_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF4_0_INTERRUPT_LINE                                                           0x1100f\n#define regBIF_CFG_DEV0_EPF4_0_INTERRUPT_LINE_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF4_0_INTERRUPT_PIN                                                            0x1100f\n#define regBIF_CFG_DEV0_EPF4_0_INTERRUPT_PIN_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF4_0_MIN_GRANT                                                                0x1100f\n#define regBIF_CFG_DEV0_EPF4_0_MIN_GRANT_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF4_0_MAX_LATENCY                                                              0x1100f\n#define regBIF_CFG_DEV0_EPF4_0_MAX_LATENCY_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF4_0_VENDOR_CAP_LIST                                                          0x11012\n#define regBIF_CFG_DEV0_EPF4_0_VENDOR_CAP_LIST_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF4_0_ADAPTER_ID_W                                                             0x11013\n#define regBIF_CFG_DEV0_EPF4_0_ADAPTER_ID_W_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF4_0_PMI_CAP_LIST                                                             0x11014\n#define regBIF_CFG_DEV0_EPF4_0_PMI_CAP_LIST_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF4_0_PMI_CAP                                                                  0x11014\n#define regBIF_CFG_DEV0_EPF4_0_PMI_CAP_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF4_0_PMI_STATUS_CNTL                                                          0x11015\n#define regBIF_CFG_DEV0_EPF4_0_PMI_STATUS_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF4_0_SBRN                                                                     0x11018\n#define regBIF_CFG_DEV0_EPF4_0_SBRN_BASE_IDX                                                            5\n#define regBIF_CFG_DEV0_EPF4_0_FLADJ                                                                    0x11018\n#define regBIF_CFG_DEV0_EPF4_0_FLADJ_BASE_IDX                                                           5\n#define regBIF_CFG_DEV0_EPF4_0_DBESL_DBESLD                                                             0x11018\n#define regBIF_CFG_DEV0_EPF4_0_DBESL_DBESLD_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_CAP_LIST                                                            0x11019\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_CAP                                                                 0x11019\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF4_0_DEVICE_CAP                                                               0x1101a\n#define regBIF_CFG_DEV0_EPF4_0_DEVICE_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF4_0_DEVICE_CNTL                                                              0x1101b\n#define regBIF_CFG_DEV0_EPF4_0_DEVICE_CNTL_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF4_0_DEVICE_STATUS                                                            0x1101b\n#define regBIF_CFG_DEV0_EPF4_0_DEVICE_STATUS_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF4_0_LINK_CAP                                                                 0x1101c\n#define regBIF_CFG_DEV0_EPF4_0_LINK_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF4_0_LINK_CNTL                                                                0x1101d\n#define regBIF_CFG_DEV0_EPF4_0_LINK_CNTL_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF4_0_LINK_STATUS                                                              0x1101d\n#define regBIF_CFG_DEV0_EPF4_0_LINK_STATUS_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF4_0_DEVICE_CAP2                                                              0x11022\n#define regBIF_CFG_DEV0_EPF4_0_DEVICE_CAP2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF4_0_DEVICE_CNTL2                                                             0x11023\n#define regBIF_CFG_DEV0_EPF4_0_DEVICE_CNTL2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF4_0_DEVICE_STATUS2                                                           0x11023\n#define regBIF_CFG_DEV0_EPF4_0_DEVICE_STATUS2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF4_0_LINK_CAP2                                                                0x11024\n#define regBIF_CFG_DEV0_EPF4_0_LINK_CAP2_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF4_0_LINK_CNTL2                                                               0x11025\n#define regBIF_CFG_DEV0_EPF4_0_LINK_CNTL2_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF4_0_LINK_STATUS2                                                             0x11025\n#define regBIF_CFG_DEV0_EPF4_0_LINK_STATUS2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF4_0_MSI_CAP_LIST                                                             0x11028\n#define regBIF_CFG_DEV0_EPF4_0_MSI_CAP_LIST_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF4_0_MSI_MSG_CNTL                                                             0x11028\n#define regBIF_CFG_DEV0_EPF4_0_MSI_MSG_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF4_0_MSI_MSG_ADDR_LO                                                          0x11029\n#define regBIF_CFG_DEV0_EPF4_0_MSI_MSG_ADDR_LO_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF4_0_MSI_MSG_ADDR_HI                                                          0x1102a\n#define regBIF_CFG_DEV0_EPF4_0_MSI_MSG_ADDR_HI_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF4_0_MSI_MSG_DATA                                                             0x1102a\n#define regBIF_CFG_DEV0_EPF4_0_MSI_MSG_DATA_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF4_0_MSI_EXT_MSG_DATA                                                         0x1102a\n#define regBIF_CFG_DEV0_EPF4_0_MSI_EXT_MSG_DATA_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF4_0_MSI_MASK                                                                 0x1102b\n#define regBIF_CFG_DEV0_EPF4_0_MSI_MASK_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF4_0_MSI_MSG_DATA_64                                                          0x1102b\n#define regBIF_CFG_DEV0_EPF4_0_MSI_MSG_DATA_64_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF4_0_MSI_EXT_MSG_DATA_64                                                      0x1102b\n#define regBIF_CFG_DEV0_EPF4_0_MSI_EXT_MSG_DATA_64_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF4_0_MSI_MASK_64                                                              0x1102c\n#define regBIF_CFG_DEV0_EPF4_0_MSI_MASK_64_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF4_0_MSI_PENDING                                                              0x1102c\n#define regBIF_CFG_DEV0_EPF4_0_MSI_PENDING_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF4_0_MSI_PENDING_64                                                           0x1102d\n#define regBIF_CFG_DEV0_EPF4_0_MSI_PENDING_64_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF4_0_MSIX_CAP_LIST                                                            0x11030\n#define regBIF_CFG_DEV0_EPF4_0_MSIX_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF4_0_MSIX_MSG_CNTL                                                            0x11030\n#define regBIF_CFG_DEV0_EPF4_0_MSIX_MSG_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF4_0_MSIX_TABLE                                                               0x11031\n#define regBIF_CFG_DEV0_EPF4_0_MSIX_TABLE_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF4_0_MSIX_PBA                                                                 0x11032\n#define regBIF_CFG_DEV0_EPF4_0_MSIX_PBA_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                        0x11040\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                               5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_VENDOR_SPECIFIC_HDR                                                 0x11041\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_VENDOR_SPECIFIC1                                                    0x11042\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_VENDOR_SPECIFIC2                                                    0x11043\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                            0x11054\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_UNCORR_ERR_STATUS                                                   0x11055\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_UNCORR_ERR_MASK                                                     0x11056\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_UNCORR_ERR_MASK_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_UNCORR_ERR_SEVERITY                                                 0x11057\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_CORR_ERR_STATUS                                                     0x11058\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_CORR_ERR_STATUS_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_CORR_ERR_MASK                                                       0x11059\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_CORR_ERR_MASK_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_ADV_ERR_CAP_CNTL                                                    0x1105a\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_HDR_LOG0                                                            0x1105b\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_HDR_LOG0_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_HDR_LOG1                                                            0x1105c\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_HDR_LOG1_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_HDR_LOG2                                                            0x1105d\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_HDR_LOG2_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_HDR_LOG3                                                            0x1105e\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_HDR_LOG3_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_TLP_PREFIX_LOG0                                                     0x11062\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_TLP_PREFIX_LOG1                                                     0x11063\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_TLP_PREFIX_LOG2                                                     0x11064\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_TLP_PREFIX_LOG3                                                     0x11065\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_BAR_ENH_CAP_LIST                                                    0x11080\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_BAR_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_BAR1_CAP                                                            0x11081\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_BAR1_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_BAR1_CNTL                                                           0x11082\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_BAR1_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_BAR2_CAP                                                            0x11083\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_BAR2_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_BAR2_CNTL                                                           0x11084\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_BAR2_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_BAR3_CAP                                                            0x11085\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_BAR3_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_BAR3_CNTL                                                           0x11086\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_BAR3_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_BAR4_CAP                                                            0x11087\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_BAR4_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_BAR4_CNTL                                                           0x11088\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_BAR4_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_BAR5_CAP                                                            0x11089\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_BAR5_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_BAR5_CNTL                                                           0x1108a\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_BAR5_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_BAR6_CAP                                                            0x1108b\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_BAR6_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_BAR6_CNTL                                                           0x1108c\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_BAR6_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_PWR_BUDGET_ENH_CAP_LIST                                             0x11090\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_PWR_BUDGET_ENH_CAP_LIST_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_PWR_BUDGET_DATA_SELECT                                              0x11091\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_PWR_BUDGET_DATA_SELECT_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_PWR_BUDGET_DATA                                                     0x11092\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_PWR_BUDGET_DATA_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_PWR_BUDGET_CAP                                                      0x11093\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_PWR_BUDGET_CAP_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_DPA_ENH_CAP_LIST                                                    0x11094\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_DPA_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_DPA_CAP                                                             0x11095\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_DPA_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_DPA_LATENCY_INDICATOR                                               0x11096\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_DPA_LATENCY_INDICATOR_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_DPA_STATUS                                                          0x11097\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_DPA_STATUS_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_DPA_CNTL                                                            0x11097\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_DPA_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_0                                            0x11098\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_1                                            0x11098\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_1_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_2                                            0x11098\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_2_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_3                                            0x11098\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_3_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_4                                            0x11099\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_4_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_5                                            0x11099\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_5_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_6                                            0x11099\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_6_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_7                                            0x11099\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_7_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_ACS_ENH_CAP_LIST                                                    0x110a8\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_ACS_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_ACS_CAP                                                             0x110a9\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_ACS_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_ACS_CNTL                                                            0x110a9\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_ACS_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_PASID_ENH_CAP_LIST                                                  0x110b4\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_PASID_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_PASID_CAP                                                           0x110b5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_PASID_CAP_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_PASID_CNTL                                                          0x110b5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_PASID_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_ARI_ENH_CAP_LIST                                                    0x110ca\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_ARI_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_ARI_CAP                                                             0x110cb\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_ARI_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_ARI_CNTL                                                            0x110cb\n#define regBIF_CFG_DEV0_EPF4_0_PCIE_ARI_CNTL_BASE_IDX                                                   5\n\n\n\n\n#define regBIF_CFG_DEV0_EPF5_0_VENDOR_ID                                                                0x11400\n#define regBIF_CFG_DEV0_EPF5_0_VENDOR_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF5_0_DEVICE_ID                                                                0x11400\n#define regBIF_CFG_DEV0_EPF5_0_DEVICE_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF5_0_COMMAND                                                                  0x11401\n#define regBIF_CFG_DEV0_EPF5_0_COMMAND_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF5_0_STATUS                                                                   0x11401\n#define regBIF_CFG_DEV0_EPF5_0_STATUS_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF5_0_REVISION_ID                                                              0x11402\n#define regBIF_CFG_DEV0_EPF5_0_REVISION_ID_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF5_0_PROG_INTERFACE                                                           0x11402\n#define regBIF_CFG_DEV0_EPF5_0_PROG_INTERFACE_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF5_0_SUB_CLASS                                                                0x11402\n#define regBIF_CFG_DEV0_EPF5_0_SUB_CLASS_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF5_0_BASE_CLASS                                                               0x11402\n#define regBIF_CFG_DEV0_EPF5_0_BASE_CLASS_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF5_0_CACHE_LINE                                                               0x11403\n#define regBIF_CFG_DEV0_EPF5_0_CACHE_LINE_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF5_0_LATENCY                                                                  0x11403\n#define regBIF_CFG_DEV0_EPF5_0_LATENCY_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF5_0_HEADER                                                                   0x11403\n#define regBIF_CFG_DEV0_EPF5_0_HEADER_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF5_0_BIST                                                                     0x11403\n#define regBIF_CFG_DEV0_EPF5_0_BIST_BASE_IDX                                                            5\n#define regBIF_CFG_DEV0_EPF5_0_BASE_ADDR_1                                                              0x11404\n#define regBIF_CFG_DEV0_EPF5_0_BASE_ADDR_1_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF5_0_BASE_ADDR_2                                                              0x11405\n#define regBIF_CFG_DEV0_EPF5_0_BASE_ADDR_2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF5_0_BASE_ADDR_3                                                              0x11406\n#define regBIF_CFG_DEV0_EPF5_0_BASE_ADDR_3_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF5_0_BASE_ADDR_4                                                              0x11407\n#define regBIF_CFG_DEV0_EPF5_0_BASE_ADDR_4_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF5_0_BASE_ADDR_5                                                              0x11408\n#define regBIF_CFG_DEV0_EPF5_0_BASE_ADDR_5_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF5_0_BASE_ADDR_6                                                              0x11409\n#define regBIF_CFG_DEV0_EPF5_0_BASE_ADDR_6_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF5_0_CARDBUS_CIS_PTR                                                          0x1140a\n#define regBIF_CFG_DEV0_EPF5_0_CARDBUS_CIS_PTR_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF5_0_ADAPTER_ID                                                               0x1140b\n#define regBIF_CFG_DEV0_EPF5_0_ADAPTER_ID_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF5_0_ROM_BASE_ADDR                                                            0x1140c\n#define regBIF_CFG_DEV0_EPF5_0_ROM_BASE_ADDR_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF5_0_CAP_PTR                                                                  0x1140d\n#define regBIF_CFG_DEV0_EPF5_0_CAP_PTR_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF5_0_INTERRUPT_LINE                                                           0x1140f\n#define regBIF_CFG_DEV0_EPF5_0_INTERRUPT_LINE_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF5_0_INTERRUPT_PIN                                                            0x1140f\n#define regBIF_CFG_DEV0_EPF5_0_INTERRUPT_PIN_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF5_0_MIN_GRANT                                                                0x1140f\n#define regBIF_CFG_DEV0_EPF5_0_MIN_GRANT_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF5_0_MAX_LATENCY                                                              0x1140f\n#define regBIF_CFG_DEV0_EPF5_0_MAX_LATENCY_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF5_0_VENDOR_CAP_LIST                                                          0x11412\n#define regBIF_CFG_DEV0_EPF5_0_VENDOR_CAP_LIST_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF5_0_ADAPTER_ID_W                                                             0x11413\n#define regBIF_CFG_DEV0_EPF5_0_ADAPTER_ID_W_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF5_0_PMI_CAP_LIST                                                             0x11414\n#define regBIF_CFG_DEV0_EPF5_0_PMI_CAP_LIST_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF5_0_PMI_CAP                                                                  0x11414\n#define regBIF_CFG_DEV0_EPF5_0_PMI_CAP_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF5_0_PMI_STATUS_CNTL                                                          0x11415\n#define regBIF_CFG_DEV0_EPF5_0_PMI_STATUS_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF5_0_SBRN                                                                     0x11418\n#define regBIF_CFG_DEV0_EPF5_0_SBRN_BASE_IDX                                                            5\n#define regBIF_CFG_DEV0_EPF5_0_FLADJ                                                                    0x11418\n#define regBIF_CFG_DEV0_EPF5_0_FLADJ_BASE_IDX                                                           5\n#define regBIF_CFG_DEV0_EPF5_0_DBESL_DBESLD                                                             0x11418\n#define regBIF_CFG_DEV0_EPF5_0_DBESL_DBESLD_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_CAP_LIST                                                            0x11419\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_CAP                                                                 0x11419\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF5_0_DEVICE_CAP                                                               0x1141a\n#define regBIF_CFG_DEV0_EPF5_0_DEVICE_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF5_0_DEVICE_CNTL                                                              0x1141b\n#define regBIF_CFG_DEV0_EPF5_0_DEVICE_CNTL_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF5_0_DEVICE_STATUS                                                            0x1141b\n#define regBIF_CFG_DEV0_EPF5_0_DEVICE_STATUS_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF5_0_LINK_CAP                                                                 0x1141c\n#define regBIF_CFG_DEV0_EPF5_0_LINK_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF5_0_LINK_CNTL                                                                0x1141d\n#define regBIF_CFG_DEV0_EPF5_0_LINK_CNTL_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF5_0_LINK_STATUS                                                              0x1141d\n#define regBIF_CFG_DEV0_EPF5_0_LINK_STATUS_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF5_0_DEVICE_CAP2                                                              0x11422\n#define regBIF_CFG_DEV0_EPF5_0_DEVICE_CAP2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF5_0_DEVICE_CNTL2                                                             0x11423\n#define regBIF_CFG_DEV0_EPF5_0_DEVICE_CNTL2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF5_0_DEVICE_STATUS2                                                           0x11423\n#define regBIF_CFG_DEV0_EPF5_0_DEVICE_STATUS2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF5_0_LINK_CAP2                                                                0x11424\n#define regBIF_CFG_DEV0_EPF5_0_LINK_CAP2_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF5_0_LINK_CNTL2                                                               0x11425\n#define regBIF_CFG_DEV0_EPF5_0_LINK_CNTL2_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF5_0_LINK_STATUS2                                                             0x11425\n#define regBIF_CFG_DEV0_EPF5_0_LINK_STATUS2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF5_0_MSI_CAP_LIST                                                             0x11428\n#define regBIF_CFG_DEV0_EPF5_0_MSI_CAP_LIST_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF5_0_MSI_MSG_CNTL                                                             0x11428\n#define regBIF_CFG_DEV0_EPF5_0_MSI_MSG_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF5_0_MSI_MSG_ADDR_LO                                                          0x11429\n#define regBIF_CFG_DEV0_EPF5_0_MSI_MSG_ADDR_LO_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF5_0_MSI_MSG_ADDR_HI                                                          0x1142a\n#define regBIF_CFG_DEV0_EPF5_0_MSI_MSG_ADDR_HI_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF5_0_MSI_MSG_DATA                                                             0x1142a\n#define regBIF_CFG_DEV0_EPF5_0_MSI_MSG_DATA_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF5_0_MSI_EXT_MSG_DATA                                                         0x1142a\n#define regBIF_CFG_DEV0_EPF5_0_MSI_EXT_MSG_DATA_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF5_0_MSI_MASK                                                                 0x1142b\n#define regBIF_CFG_DEV0_EPF5_0_MSI_MASK_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF5_0_MSI_MSG_DATA_64                                                          0x1142b\n#define regBIF_CFG_DEV0_EPF5_0_MSI_MSG_DATA_64_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF5_0_MSI_EXT_MSG_DATA_64                                                      0x1142b\n#define regBIF_CFG_DEV0_EPF5_0_MSI_EXT_MSG_DATA_64_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF5_0_MSI_MASK_64                                                              0x1142c\n#define regBIF_CFG_DEV0_EPF5_0_MSI_MASK_64_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF5_0_MSI_PENDING                                                              0x1142c\n#define regBIF_CFG_DEV0_EPF5_0_MSI_PENDING_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF5_0_MSI_PENDING_64                                                           0x1142d\n#define regBIF_CFG_DEV0_EPF5_0_MSI_PENDING_64_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF5_0_MSIX_CAP_LIST                                                            0x11430\n#define regBIF_CFG_DEV0_EPF5_0_MSIX_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF5_0_MSIX_MSG_CNTL                                                            0x11430\n#define regBIF_CFG_DEV0_EPF5_0_MSIX_MSG_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF5_0_MSIX_TABLE                                                               0x11431\n#define regBIF_CFG_DEV0_EPF5_0_MSIX_TABLE_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF5_0_MSIX_PBA                                                                 0x11432\n#define regBIF_CFG_DEV0_EPF5_0_MSIX_PBA_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                        0x11440\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                               5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_VENDOR_SPECIFIC_HDR                                                 0x11441\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_VENDOR_SPECIFIC1                                                    0x11442\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_VENDOR_SPECIFIC2                                                    0x11443\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                            0x11454\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_UNCORR_ERR_STATUS                                                   0x11455\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_UNCORR_ERR_MASK                                                     0x11456\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_UNCORR_ERR_MASK_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_UNCORR_ERR_SEVERITY                                                 0x11457\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_CORR_ERR_STATUS                                                     0x11458\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_CORR_ERR_STATUS_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_CORR_ERR_MASK                                                       0x11459\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_CORR_ERR_MASK_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_ADV_ERR_CAP_CNTL                                                    0x1145a\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_HDR_LOG0                                                            0x1145b\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_HDR_LOG0_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_HDR_LOG1                                                            0x1145c\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_HDR_LOG1_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_HDR_LOG2                                                            0x1145d\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_HDR_LOG2_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_HDR_LOG3                                                            0x1145e\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_HDR_LOG3_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_TLP_PREFIX_LOG0                                                     0x11462\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_TLP_PREFIX_LOG1                                                     0x11463\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_TLP_PREFIX_LOG2                                                     0x11464\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_TLP_PREFIX_LOG3                                                     0x11465\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_BAR_ENH_CAP_LIST                                                    0x11480\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_BAR_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_BAR1_CAP                                                            0x11481\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_BAR1_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_BAR1_CNTL                                                           0x11482\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_BAR1_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_BAR2_CAP                                                            0x11483\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_BAR2_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_BAR2_CNTL                                                           0x11484\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_BAR2_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_BAR3_CAP                                                            0x11485\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_BAR3_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_BAR3_CNTL                                                           0x11486\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_BAR3_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_BAR4_CAP                                                            0x11487\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_BAR4_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_BAR4_CNTL                                                           0x11488\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_BAR4_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_BAR5_CAP                                                            0x11489\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_BAR5_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_BAR5_CNTL                                                           0x1148a\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_BAR5_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_BAR6_CAP                                                            0x1148b\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_BAR6_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_BAR6_CNTL                                                           0x1148c\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_BAR6_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_PWR_BUDGET_ENH_CAP_LIST                                             0x11490\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_PWR_BUDGET_ENH_CAP_LIST_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_PWR_BUDGET_DATA_SELECT                                              0x11491\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_PWR_BUDGET_DATA_SELECT_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_PWR_BUDGET_DATA                                                     0x11492\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_PWR_BUDGET_DATA_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_PWR_BUDGET_CAP                                                      0x11493\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_PWR_BUDGET_CAP_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_DPA_ENH_CAP_LIST                                                    0x11494\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_DPA_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_DPA_CAP                                                             0x11495\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_DPA_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_DPA_LATENCY_INDICATOR                                               0x11496\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_DPA_LATENCY_INDICATOR_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_DPA_STATUS                                                          0x11497\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_DPA_STATUS_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_DPA_CNTL                                                            0x11497\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_DPA_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_0                                            0x11498\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_1                                            0x11498\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_1_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_2                                            0x11498\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_2_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_3                                            0x11498\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_3_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_4                                            0x11499\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_4_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_5                                            0x11499\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_5_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_6                                            0x11499\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_6_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_7                                            0x11499\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_7_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_ACS_ENH_CAP_LIST                                                    0x114a8\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_ACS_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_ACS_CAP                                                             0x114a9\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_ACS_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_ACS_CNTL                                                            0x114a9\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_ACS_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_PASID_ENH_CAP_LIST                                                  0x114b4\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_PASID_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_PASID_CAP                                                           0x114b5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_PASID_CAP_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_PASID_CNTL                                                          0x114b5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_PASID_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_ARI_ENH_CAP_LIST                                                    0x114ca\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_ARI_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_ARI_CAP                                                             0x114cb\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_ARI_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_ARI_CNTL                                                            0x114cb\n#define regBIF_CFG_DEV0_EPF5_0_PCIE_ARI_CNTL_BASE_IDX                                                   5\n\n\n\n\n#define regBIF_CFG_DEV0_EPF6_0_VENDOR_ID                                                                0x11800\n#define regBIF_CFG_DEV0_EPF6_0_VENDOR_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF6_0_DEVICE_ID                                                                0x11800\n#define regBIF_CFG_DEV0_EPF6_0_DEVICE_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF6_0_COMMAND                                                                  0x11801\n#define regBIF_CFG_DEV0_EPF6_0_COMMAND_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF6_0_STATUS                                                                   0x11801\n#define regBIF_CFG_DEV0_EPF6_0_STATUS_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF6_0_REVISION_ID                                                              0x11802\n#define regBIF_CFG_DEV0_EPF6_0_REVISION_ID_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF6_0_PROG_INTERFACE                                                           0x11802\n#define regBIF_CFG_DEV0_EPF6_0_PROG_INTERFACE_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF6_0_SUB_CLASS                                                                0x11802\n#define regBIF_CFG_DEV0_EPF6_0_SUB_CLASS_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF6_0_BASE_CLASS                                                               0x11802\n#define regBIF_CFG_DEV0_EPF6_0_BASE_CLASS_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF6_0_CACHE_LINE                                                               0x11803\n#define regBIF_CFG_DEV0_EPF6_0_CACHE_LINE_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF6_0_LATENCY                                                                  0x11803\n#define regBIF_CFG_DEV0_EPF6_0_LATENCY_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF6_0_HEADER                                                                   0x11803\n#define regBIF_CFG_DEV0_EPF6_0_HEADER_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF6_0_BIST                                                                     0x11803\n#define regBIF_CFG_DEV0_EPF6_0_BIST_BASE_IDX                                                            5\n#define regBIF_CFG_DEV0_EPF6_0_BASE_ADDR_1                                                              0x11804\n#define regBIF_CFG_DEV0_EPF6_0_BASE_ADDR_1_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF6_0_BASE_ADDR_2                                                              0x11805\n#define regBIF_CFG_DEV0_EPF6_0_BASE_ADDR_2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF6_0_BASE_ADDR_3                                                              0x11806\n#define regBIF_CFG_DEV0_EPF6_0_BASE_ADDR_3_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF6_0_BASE_ADDR_4                                                              0x11807\n#define regBIF_CFG_DEV0_EPF6_0_BASE_ADDR_4_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF6_0_BASE_ADDR_5                                                              0x11808\n#define regBIF_CFG_DEV0_EPF6_0_BASE_ADDR_5_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF6_0_BASE_ADDR_6                                                              0x11809\n#define regBIF_CFG_DEV0_EPF6_0_BASE_ADDR_6_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF6_0_CARDBUS_CIS_PTR                                                          0x1180a\n#define regBIF_CFG_DEV0_EPF6_0_CARDBUS_CIS_PTR_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF6_0_ADAPTER_ID                                                               0x1180b\n#define regBIF_CFG_DEV0_EPF6_0_ADAPTER_ID_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF6_0_ROM_BASE_ADDR                                                            0x1180c\n#define regBIF_CFG_DEV0_EPF6_0_ROM_BASE_ADDR_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF6_0_CAP_PTR                                                                  0x1180d\n#define regBIF_CFG_DEV0_EPF6_0_CAP_PTR_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF6_0_INTERRUPT_LINE                                                           0x1180f\n#define regBIF_CFG_DEV0_EPF6_0_INTERRUPT_LINE_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF6_0_INTERRUPT_PIN                                                            0x1180f\n#define regBIF_CFG_DEV0_EPF6_0_INTERRUPT_PIN_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF6_0_MIN_GRANT                                                                0x1180f\n#define regBIF_CFG_DEV0_EPF6_0_MIN_GRANT_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF6_0_MAX_LATENCY                                                              0x1180f\n#define regBIF_CFG_DEV0_EPF6_0_MAX_LATENCY_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF6_0_VENDOR_CAP_LIST                                                          0x11812\n#define regBIF_CFG_DEV0_EPF6_0_VENDOR_CAP_LIST_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF6_0_ADAPTER_ID_W                                                             0x11813\n#define regBIF_CFG_DEV0_EPF6_0_ADAPTER_ID_W_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF6_0_PMI_CAP_LIST                                                             0x11814\n#define regBIF_CFG_DEV0_EPF6_0_PMI_CAP_LIST_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF6_0_PMI_CAP                                                                  0x11814\n#define regBIF_CFG_DEV0_EPF6_0_PMI_CAP_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF6_0_PMI_STATUS_CNTL                                                          0x11815\n#define regBIF_CFG_DEV0_EPF6_0_PMI_STATUS_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF6_0_SBRN                                                                     0x11818\n#define regBIF_CFG_DEV0_EPF6_0_SBRN_BASE_IDX                                                            5\n#define regBIF_CFG_DEV0_EPF6_0_FLADJ                                                                    0x11818\n#define regBIF_CFG_DEV0_EPF6_0_FLADJ_BASE_IDX                                                           5\n#define regBIF_CFG_DEV0_EPF6_0_DBESL_DBESLD                                                             0x11818\n#define regBIF_CFG_DEV0_EPF6_0_DBESL_DBESLD_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_CAP_LIST                                                            0x11819\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_CAP                                                                 0x11819\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF6_0_DEVICE_CAP                                                               0x1181a\n#define regBIF_CFG_DEV0_EPF6_0_DEVICE_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF6_0_DEVICE_CNTL                                                              0x1181b\n#define regBIF_CFG_DEV0_EPF6_0_DEVICE_CNTL_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF6_0_DEVICE_STATUS                                                            0x1181b\n#define regBIF_CFG_DEV0_EPF6_0_DEVICE_STATUS_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF6_0_LINK_CAP                                                                 0x1181c\n#define regBIF_CFG_DEV0_EPF6_0_LINK_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF6_0_LINK_CNTL                                                                0x1181d\n#define regBIF_CFG_DEV0_EPF6_0_LINK_CNTL_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF6_0_LINK_STATUS                                                              0x1181d\n#define regBIF_CFG_DEV0_EPF6_0_LINK_STATUS_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF6_0_DEVICE_CAP2                                                              0x11822\n#define regBIF_CFG_DEV0_EPF6_0_DEVICE_CAP2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF6_0_DEVICE_CNTL2                                                             0x11823\n#define regBIF_CFG_DEV0_EPF6_0_DEVICE_CNTL2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF6_0_DEVICE_STATUS2                                                           0x11823\n#define regBIF_CFG_DEV0_EPF6_0_DEVICE_STATUS2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF6_0_LINK_CAP2                                                                0x11824\n#define regBIF_CFG_DEV0_EPF6_0_LINK_CAP2_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF6_0_LINK_CNTL2                                                               0x11825\n#define regBIF_CFG_DEV0_EPF6_0_LINK_CNTL2_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF6_0_LINK_STATUS2                                                             0x11825\n#define regBIF_CFG_DEV0_EPF6_0_LINK_STATUS2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF6_0_MSI_CAP_LIST                                                             0x11828\n#define regBIF_CFG_DEV0_EPF6_0_MSI_CAP_LIST_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF6_0_MSI_MSG_CNTL                                                             0x11828\n#define regBIF_CFG_DEV0_EPF6_0_MSI_MSG_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF6_0_MSI_MSG_ADDR_LO                                                          0x11829\n#define regBIF_CFG_DEV0_EPF6_0_MSI_MSG_ADDR_LO_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF6_0_MSI_MSG_ADDR_HI                                                          0x1182a\n#define regBIF_CFG_DEV0_EPF6_0_MSI_MSG_ADDR_HI_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF6_0_MSI_MSG_DATA                                                             0x1182a\n#define regBIF_CFG_DEV0_EPF6_0_MSI_MSG_DATA_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF6_0_MSI_EXT_MSG_DATA                                                         0x1182a\n#define regBIF_CFG_DEV0_EPF6_0_MSI_EXT_MSG_DATA_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF6_0_MSI_MASK                                                                 0x1182b\n#define regBIF_CFG_DEV0_EPF6_0_MSI_MASK_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF6_0_MSI_MSG_DATA_64                                                          0x1182b\n#define regBIF_CFG_DEV0_EPF6_0_MSI_MSG_DATA_64_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF6_0_MSI_EXT_MSG_DATA_64                                                      0x1182b\n#define regBIF_CFG_DEV0_EPF6_0_MSI_EXT_MSG_DATA_64_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF6_0_MSI_MASK_64                                                              0x1182c\n#define regBIF_CFG_DEV0_EPF6_0_MSI_MASK_64_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF6_0_MSI_PENDING                                                              0x1182c\n#define regBIF_CFG_DEV0_EPF6_0_MSI_PENDING_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF6_0_MSI_PENDING_64                                                           0x1182d\n#define regBIF_CFG_DEV0_EPF6_0_MSI_PENDING_64_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF6_0_MSIX_CAP_LIST                                                            0x11830\n#define regBIF_CFG_DEV0_EPF6_0_MSIX_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF6_0_MSIX_MSG_CNTL                                                            0x11830\n#define regBIF_CFG_DEV0_EPF6_0_MSIX_MSG_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF6_0_MSIX_TABLE                                                               0x11831\n#define regBIF_CFG_DEV0_EPF6_0_MSIX_TABLE_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF6_0_MSIX_PBA                                                                 0x11832\n#define regBIF_CFG_DEV0_EPF6_0_MSIX_PBA_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                        0x11840\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                               5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_VENDOR_SPECIFIC_HDR                                                 0x11841\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_VENDOR_SPECIFIC1                                                    0x11842\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_VENDOR_SPECIFIC2                                                    0x11843\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                            0x11854\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_UNCORR_ERR_STATUS                                                   0x11855\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_UNCORR_ERR_MASK                                                     0x11856\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_UNCORR_ERR_MASK_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_UNCORR_ERR_SEVERITY                                                 0x11857\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_CORR_ERR_STATUS                                                     0x11858\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_CORR_ERR_STATUS_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_CORR_ERR_MASK                                                       0x11859\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_CORR_ERR_MASK_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_ADV_ERR_CAP_CNTL                                                    0x1185a\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_HDR_LOG0                                                            0x1185b\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_HDR_LOG0_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_HDR_LOG1                                                            0x1185c\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_HDR_LOG1_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_HDR_LOG2                                                            0x1185d\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_HDR_LOG2_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_HDR_LOG3                                                            0x1185e\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_HDR_LOG3_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_TLP_PREFIX_LOG0                                                     0x11862\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_TLP_PREFIX_LOG1                                                     0x11863\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_TLP_PREFIX_LOG2                                                     0x11864\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_TLP_PREFIX_LOG3                                                     0x11865\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_BAR_ENH_CAP_LIST                                                    0x11880\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_BAR_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_BAR1_CAP                                                            0x11881\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_BAR1_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_BAR1_CNTL                                                           0x11882\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_BAR1_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_BAR2_CAP                                                            0x11883\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_BAR2_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_BAR2_CNTL                                                           0x11884\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_BAR2_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_BAR3_CAP                                                            0x11885\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_BAR3_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_BAR3_CNTL                                                           0x11886\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_BAR3_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_BAR4_CAP                                                            0x11887\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_BAR4_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_BAR4_CNTL                                                           0x11888\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_BAR4_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_BAR5_CAP                                                            0x11889\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_BAR5_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_BAR5_CNTL                                                           0x1188a\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_BAR5_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_BAR6_CAP                                                            0x1188b\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_BAR6_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_BAR6_CNTL                                                           0x1188c\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_BAR6_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_PWR_BUDGET_ENH_CAP_LIST                                             0x11890\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_PWR_BUDGET_ENH_CAP_LIST_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_PWR_BUDGET_DATA_SELECT                                              0x11891\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_PWR_BUDGET_DATA_SELECT_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_PWR_BUDGET_DATA                                                     0x11892\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_PWR_BUDGET_DATA_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_PWR_BUDGET_CAP                                                      0x11893\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_PWR_BUDGET_CAP_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_DPA_ENH_CAP_LIST                                                    0x11894\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_DPA_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_DPA_CAP                                                             0x11895\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_DPA_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_DPA_LATENCY_INDICATOR                                               0x11896\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_DPA_LATENCY_INDICATOR_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_DPA_STATUS                                                          0x11897\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_DPA_STATUS_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_DPA_CNTL                                                            0x11897\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_DPA_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_0                                            0x11898\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_1                                            0x11898\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_1_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_2                                            0x11898\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_2_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_3                                            0x11898\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_3_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_4                                            0x11899\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_4_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_5                                            0x11899\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_5_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_6                                            0x11899\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_6_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_7                                            0x11899\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_7_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_ACS_ENH_CAP_LIST                                                    0x118a8\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_ACS_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_ACS_CAP                                                             0x118a9\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_ACS_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_ACS_CNTL                                                            0x118a9\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_ACS_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_PASID_ENH_CAP_LIST                                                  0x118b4\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_PASID_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_PASID_CAP                                                           0x118b5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_PASID_CAP_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_PASID_CNTL                                                          0x118b5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_PASID_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_ARI_ENH_CAP_LIST                                                    0x118ca\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_ARI_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_ARI_CAP                                                             0x118cb\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_ARI_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_ARI_CNTL                                                            0x118cb\n#define regBIF_CFG_DEV0_EPF6_0_PCIE_ARI_CNTL_BASE_IDX                                                   5\n\n\n\n\n#define regBIF_CFG_DEV0_EPF7_0_VENDOR_ID                                                                0x11c00\n#define regBIF_CFG_DEV0_EPF7_0_VENDOR_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF7_0_DEVICE_ID                                                                0x11c00\n#define regBIF_CFG_DEV0_EPF7_0_DEVICE_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF7_0_COMMAND                                                                  0x11c01\n#define regBIF_CFG_DEV0_EPF7_0_COMMAND_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF7_0_STATUS                                                                   0x11c01\n#define regBIF_CFG_DEV0_EPF7_0_STATUS_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF7_0_REVISION_ID                                                              0x11c02\n#define regBIF_CFG_DEV0_EPF7_0_REVISION_ID_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF7_0_PROG_INTERFACE                                                           0x11c02\n#define regBIF_CFG_DEV0_EPF7_0_PROG_INTERFACE_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF7_0_SUB_CLASS                                                                0x11c02\n#define regBIF_CFG_DEV0_EPF7_0_SUB_CLASS_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF7_0_BASE_CLASS                                                               0x11c02\n#define regBIF_CFG_DEV0_EPF7_0_BASE_CLASS_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF7_0_CACHE_LINE                                                               0x11c03\n#define regBIF_CFG_DEV0_EPF7_0_CACHE_LINE_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF7_0_LATENCY                                                                  0x11c03\n#define regBIF_CFG_DEV0_EPF7_0_LATENCY_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF7_0_HEADER                                                                   0x11c03\n#define regBIF_CFG_DEV0_EPF7_0_HEADER_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF7_0_BIST                                                                     0x11c03\n#define regBIF_CFG_DEV0_EPF7_0_BIST_BASE_IDX                                                            5\n#define regBIF_CFG_DEV0_EPF7_0_BASE_ADDR_1                                                              0x11c04\n#define regBIF_CFG_DEV0_EPF7_0_BASE_ADDR_1_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF7_0_BASE_ADDR_2                                                              0x11c05\n#define regBIF_CFG_DEV0_EPF7_0_BASE_ADDR_2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF7_0_BASE_ADDR_3                                                              0x11c06\n#define regBIF_CFG_DEV0_EPF7_0_BASE_ADDR_3_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF7_0_BASE_ADDR_4                                                              0x11c07\n#define regBIF_CFG_DEV0_EPF7_0_BASE_ADDR_4_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF7_0_BASE_ADDR_5                                                              0x11c08\n#define regBIF_CFG_DEV0_EPF7_0_BASE_ADDR_5_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF7_0_BASE_ADDR_6                                                              0x11c09\n#define regBIF_CFG_DEV0_EPF7_0_BASE_ADDR_6_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF7_0_CARDBUS_CIS_PTR                                                          0x11c0a\n#define regBIF_CFG_DEV0_EPF7_0_CARDBUS_CIS_PTR_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF7_0_ADAPTER_ID                                                               0x11c0b\n#define regBIF_CFG_DEV0_EPF7_0_ADAPTER_ID_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF7_0_ROM_BASE_ADDR                                                            0x11c0c\n#define regBIF_CFG_DEV0_EPF7_0_ROM_BASE_ADDR_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF7_0_CAP_PTR                                                                  0x11c0d\n#define regBIF_CFG_DEV0_EPF7_0_CAP_PTR_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF7_0_INTERRUPT_LINE                                                           0x11c0f\n#define regBIF_CFG_DEV0_EPF7_0_INTERRUPT_LINE_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF7_0_INTERRUPT_PIN                                                            0x11c0f\n#define regBIF_CFG_DEV0_EPF7_0_INTERRUPT_PIN_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF7_0_MIN_GRANT                                                                0x11c0f\n#define regBIF_CFG_DEV0_EPF7_0_MIN_GRANT_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF7_0_MAX_LATENCY                                                              0x11c0f\n#define regBIF_CFG_DEV0_EPF7_0_MAX_LATENCY_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF7_0_VENDOR_CAP_LIST                                                          0x11c12\n#define regBIF_CFG_DEV0_EPF7_0_VENDOR_CAP_LIST_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF7_0_ADAPTER_ID_W                                                             0x11c13\n#define regBIF_CFG_DEV0_EPF7_0_ADAPTER_ID_W_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF7_0_PMI_CAP_LIST                                                             0x11c14\n#define regBIF_CFG_DEV0_EPF7_0_PMI_CAP_LIST_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF7_0_PMI_CAP                                                                  0x11c14\n#define regBIF_CFG_DEV0_EPF7_0_PMI_CAP_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF7_0_PMI_STATUS_CNTL                                                          0x11c15\n#define regBIF_CFG_DEV0_EPF7_0_PMI_STATUS_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF7_0_SBRN                                                                     0x11c18\n#define regBIF_CFG_DEV0_EPF7_0_SBRN_BASE_IDX                                                            5\n#define regBIF_CFG_DEV0_EPF7_0_FLADJ                                                                    0x11c18\n#define regBIF_CFG_DEV0_EPF7_0_FLADJ_BASE_IDX                                                           5\n#define regBIF_CFG_DEV0_EPF7_0_DBESL_DBESLD                                                             0x11c18\n#define regBIF_CFG_DEV0_EPF7_0_DBESL_DBESLD_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_CAP_LIST                                                            0x11c19\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_CAP                                                                 0x11c19\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF7_0_DEVICE_CAP                                                               0x11c1a\n#define regBIF_CFG_DEV0_EPF7_0_DEVICE_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF7_0_DEVICE_CNTL                                                              0x11c1b\n#define regBIF_CFG_DEV0_EPF7_0_DEVICE_CNTL_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF7_0_DEVICE_STATUS                                                            0x11c1b\n#define regBIF_CFG_DEV0_EPF7_0_DEVICE_STATUS_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF7_0_LINK_CAP                                                                 0x11c1c\n#define regBIF_CFG_DEV0_EPF7_0_LINK_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF7_0_LINK_CNTL                                                                0x11c1d\n#define regBIF_CFG_DEV0_EPF7_0_LINK_CNTL_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF7_0_LINK_STATUS                                                              0x11c1d\n#define regBIF_CFG_DEV0_EPF7_0_LINK_STATUS_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF7_0_DEVICE_CAP2                                                              0x11c22\n#define regBIF_CFG_DEV0_EPF7_0_DEVICE_CAP2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF7_0_DEVICE_CNTL2                                                             0x11c23\n#define regBIF_CFG_DEV0_EPF7_0_DEVICE_CNTL2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF7_0_DEVICE_STATUS2                                                           0x11c23\n#define regBIF_CFG_DEV0_EPF7_0_DEVICE_STATUS2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF7_0_LINK_CAP2                                                                0x11c24\n#define regBIF_CFG_DEV0_EPF7_0_LINK_CAP2_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF7_0_LINK_CNTL2                                                               0x11c25\n#define regBIF_CFG_DEV0_EPF7_0_LINK_CNTL2_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF7_0_LINK_STATUS2                                                             0x11c25\n#define regBIF_CFG_DEV0_EPF7_0_LINK_STATUS2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF7_0_MSI_CAP_LIST                                                             0x11c28\n#define regBIF_CFG_DEV0_EPF7_0_MSI_CAP_LIST_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF7_0_MSI_MSG_CNTL                                                             0x11c28\n#define regBIF_CFG_DEV0_EPF7_0_MSI_MSG_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF7_0_MSI_MSG_ADDR_LO                                                          0x11c29\n#define regBIF_CFG_DEV0_EPF7_0_MSI_MSG_ADDR_LO_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF7_0_MSI_MSG_ADDR_HI                                                          0x11c2a\n#define regBIF_CFG_DEV0_EPF7_0_MSI_MSG_ADDR_HI_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF7_0_MSI_MSG_DATA                                                             0x11c2a\n#define regBIF_CFG_DEV0_EPF7_0_MSI_MSG_DATA_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF7_0_MSI_EXT_MSG_DATA                                                         0x11c2a\n#define regBIF_CFG_DEV0_EPF7_0_MSI_EXT_MSG_DATA_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF7_0_MSI_MASK                                                                 0x11c2b\n#define regBIF_CFG_DEV0_EPF7_0_MSI_MASK_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF7_0_MSI_MSG_DATA_64                                                          0x11c2b\n#define regBIF_CFG_DEV0_EPF7_0_MSI_MSG_DATA_64_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF7_0_MSI_EXT_MSG_DATA_64                                                      0x11c2b\n#define regBIF_CFG_DEV0_EPF7_0_MSI_EXT_MSG_DATA_64_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF7_0_MSI_MASK_64                                                              0x11c2c\n#define regBIF_CFG_DEV0_EPF7_0_MSI_MASK_64_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF7_0_MSI_PENDING                                                              0x11c2c\n#define regBIF_CFG_DEV0_EPF7_0_MSI_PENDING_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF7_0_MSI_PENDING_64                                                           0x11c2d\n#define regBIF_CFG_DEV0_EPF7_0_MSI_PENDING_64_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF7_0_MSIX_CAP_LIST                                                            0x11c30\n#define regBIF_CFG_DEV0_EPF7_0_MSIX_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF7_0_MSIX_MSG_CNTL                                                            0x11c30\n#define regBIF_CFG_DEV0_EPF7_0_MSIX_MSG_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF7_0_MSIX_TABLE                                                               0x11c31\n#define regBIF_CFG_DEV0_EPF7_0_MSIX_TABLE_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF7_0_MSIX_PBA                                                                 0x11c32\n#define regBIF_CFG_DEV0_EPF7_0_MSIX_PBA_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                        0x11c40\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                               5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_VENDOR_SPECIFIC_HDR                                                 0x11c41\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_VENDOR_SPECIFIC1                                                    0x11c42\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_VENDOR_SPECIFIC2                                                    0x11c43\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                            0x11c54\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_UNCORR_ERR_STATUS                                                   0x11c55\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_UNCORR_ERR_MASK                                                     0x11c56\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_UNCORR_ERR_MASK_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_UNCORR_ERR_SEVERITY                                                 0x11c57\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_CORR_ERR_STATUS                                                     0x11c58\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_CORR_ERR_STATUS_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_CORR_ERR_MASK                                                       0x11c59\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_CORR_ERR_MASK_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_ADV_ERR_CAP_CNTL                                                    0x11c5a\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_HDR_LOG0                                                            0x11c5b\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_HDR_LOG0_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_HDR_LOG1                                                            0x11c5c\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_HDR_LOG1_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_HDR_LOG2                                                            0x11c5d\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_HDR_LOG2_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_HDR_LOG3                                                            0x11c5e\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_HDR_LOG3_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_TLP_PREFIX_LOG0                                                     0x11c62\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_TLP_PREFIX_LOG1                                                     0x11c63\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_TLP_PREFIX_LOG2                                                     0x11c64\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_TLP_PREFIX_LOG3                                                     0x11c65\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_BAR_ENH_CAP_LIST                                                    0x11c80\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_BAR_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_BAR1_CAP                                                            0x11c81\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_BAR1_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_BAR1_CNTL                                                           0x11c82\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_BAR1_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_BAR2_CAP                                                            0x11c83\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_BAR2_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_BAR2_CNTL                                                           0x11c84\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_BAR2_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_BAR3_CAP                                                            0x11c85\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_BAR3_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_BAR3_CNTL                                                           0x11c86\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_BAR3_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_BAR4_CAP                                                            0x11c87\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_BAR4_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_BAR4_CNTL                                                           0x11c88\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_BAR4_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_BAR5_CAP                                                            0x11c89\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_BAR5_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_BAR5_CNTL                                                           0x11c8a\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_BAR5_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_BAR6_CAP                                                            0x11c8b\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_BAR6_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_BAR6_CNTL                                                           0x11c8c\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_BAR6_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_PWR_BUDGET_ENH_CAP_LIST                                             0x11c90\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_PWR_BUDGET_ENH_CAP_LIST_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_PWR_BUDGET_DATA_SELECT                                              0x11c91\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_PWR_BUDGET_DATA_SELECT_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_PWR_BUDGET_DATA                                                     0x11c92\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_PWR_BUDGET_DATA_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_PWR_BUDGET_CAP                                                      0x11c93\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_PWR_BUDGET_CAP_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_DPA_ENH_CAP_LIST                                                    0x11c94\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_DPA_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_DPA_CAP                                                             0x11c95\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_DPA_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_DPA_LATENCY_INDICATOR                                               0x11c96\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_DPA_LATENCY_INDICATOR_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_DPA_STATUS                                                          0x11c97\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_DPA_STATUS_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_DPA_CNTL                                                            0x11c97\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_DPA_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_0                                            0x11c98\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_1                                            0x11c98\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_1_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_2                                            0x11c98\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_2_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_3                                            0x11c98\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_3_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_4                                            0x11c99\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_4_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_5                                            0x11c99\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_5_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_6                                            0x11c99\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_6_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_7                                            0x11c99\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_7_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_ACS_ENH_CAP_LIST                                                    0x11ca8\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_ACS_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_ACS_CAP                                                             0x11ca9\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_ACS_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_ACS_CNTL                                                            0x11ca9\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_ACS_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_PASID_ENH_CAP_LIST                                                  0x11cb4\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_PASID_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_PASID_CAP                                                           0x11cb5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_PASID_CAP_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_PASID_CNTL                                                          0x11cb5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_PASID_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_ARI_ENH_CAP_LIST                                                    0x11cca\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_ARI_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_ARI_CAP                                                             0x11ccb\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_ARI_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_ARI_CNTL                                                            0x11ccb\n#define regBIF_CFG_DEV0_EPF7_0_PCIE_ARI_CNTL_BASE_IDX                                                   5\n\n\n\n\n#define regBIF_CFG_DEV1_EPF0_0_VENDOR_ID                                                                0x12000\n#define regBIF_CFG_DEV1_EPF0_0_VENDOR_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV1_EPF0_0_DEVICE_ID                                                                0x12000\n#define regBIF_CFG_DEV1_EPF0_0_DEVICE_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV1_EPF0_0_COMMAND                                                                  0x12001\n#define regBIF_CFG_DEV1_EPF0_0_COMMAND_BASE_IDX                                                         5\n#define regBIF_CFG_DEV1_EPF0_0_STATUS                                                                   0x12001\n#define regBIF_CFG_DEV1_EPF0_0_STATUS_BASE_IDX                                                          5\n#define regBIF_CFG_DEV1_EPF0_0_REVISION_ID                                                              0x12002\n#define regBIF_CFG_DEV1_EPF0_0_REVISION_ID_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_EPF0_0_PROG_INTERFACE                                                           0x12002\n#define regBIF_CFG_DEV1_EPF0_0_PROG_INTERFACE_BASE_IDX                                                  5\n#define regBIF_CFG_DEV1_EPF0_0_SUB_CLASS                                                                0x12002\n#define regBIF_CFG_DEV1_EPF0_0_SUB_CLASS_BASE_IDX                                                       5\n#define regBIF_CFG_DEV1_EPF0_0_BASE_CLASS                                                               0x12002\n#define regBIF_CFG_DEV1_EPF0_0_BASE_CLASS_BASE_IDX                                                      5\n#define regBIF_CFG_DEV1_EPF0_0_CACHE_LINE                                                               0x12003\n#define regBIF_CFG_DEV1_EPF0_0_CACHE_LINE_BASE_IDX                                                      5\n#define regBIF_CFG_DEV1_EPF0_0_LATENCY                                                                  0x12003\n#define regBIF_CFG_DEV1_EPF0_0_LATENCY_BASE_IDX                                                         5\n#define regBIF_CFG_DEV1_EPF0_0_HEADER                                                                   0x12003\n#define regBIF_CFG_DEV1_EPF0_0_HEADER_BASE_IDX                                                          5\n#define regBIF_CFG_DEV1_EPF0_0_BIST                                                                     0x12003\n#define regBIF_CFG_DEV1_EPF0_0_BIST_BASE_IDX                                                            5\n#define regBIF_CFG_DEV1_EPF0_0_BASE_ADDR_1                                                              0x12004\n#define regBIF_CFG_DEV1_EPF0_0_BASE_ADDR_1_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_EPF0_0_BASE_ADDR_2                                                              0x12005\n#define regBIF_CFG_DEV1_EPF0_0_BASE_ADDR_2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_EPF0_0_BASE_ADDR_3                                                              0x12006\n#define regBIF_CFG_DEV1_EPF0_0_BASE_ADDR_3_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_EPF0_0_BASE_ADDR_4                                                              0x12007\n#define regBIF_CFG_DEV1_EPF0_0_BASE_ADDR_4_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_EPF0_0_BASE_ADDR_5                                                              0x12008\n#define regBIF_CFG_DEV1_EPF0_0_BASE_ADDR_5_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_EPF0_0_BASE_ADDR_6                                                              0x12009\n#define regBIF_CFG_DEV1_EPF0_0_BASE_ADDR_6_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_EPF0_0_CARDBUS_CIS_PTR                                                          0x1200a\n#define regBIF_CFG_DEV1_EPF0_0_CARDBUS_CIS_PTR_BASE_IDX                                                 5\n#define regBIF_CFG_DEV1_EPF0_0_ADAPTER_ID                                                               0x1200b\n#define regBIF_CFG_DEV1_EPF0_0_ADAPTER_ID_BASE_IDX                                                      5\n#define regBIF_CFG_DEV1_EPF0_0_ROM_BASE_ADDR                                                            0x1200c\n#define regBIF_CFG_DEV1_EPF0_0_ROM_BASE_ADDR_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF0_0_CAP_PTR                                                                  0x1200d\n#define regBIF_CFG_DEV1_EPF0_0_CAP_PTR_BASE_IDX                                                         5\n#define regBIF_CFG_DEV1_EPF0_0_INTERRUPT_LINE                                                           0x1200f\n#define regBIF_CFG_DEV1_EPF0_0_INTERRUPT_LINE_BASE_IDX                                                  5\n#define regBIF_CFG_DEV1_EPF0_0_INTERRUPT_PIN                                                            0x1200f\n#define regBIF_CFG_DEV1_EPF0_0_INTERRUPT_PIN_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF0_0_MIN_GRANT                                                                0x1200f\n#define regBIF_CFG_DEV1_EPF0_0_MIN_GRANT_BASE_IDX                                                       5\n#define regBIF_CFG_DEV1_EPF0_0_MAX_LATENCY                                                              0x1200f\n#define regBIF_CFG_DEV1_EPF0_0_MAX_LATENCY_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_EPF0_0_VENDOR_CAP_LIST                                                          0x12012\n#define regBIF_CFG_DEV1_EPF0_0_VENDOR_CAP_LIST_BASE_IDX                                                 5\n#define regBIF_CFG_DEV1_EPF0_0_ADAPTER_ID_W                                                             0x12013\n#define regBIF_CFG_DEV1_EPF0_0_ADAPTER_ID_W_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_EPF0_0_PMI_CAP_LIST                                                             0x12014\n#define regBIF_CFG_DEV1_EPF0_0_PMI_CAP_LIST_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_EPF0_0_PMI_CAP                                                                  0x12014\n#define regBIF_CFG_DEV1_EPF0_0_PMI_CAP_BASE_IDX                                                         5\n#define regBIF_CFG_DEV1_EPF0_0_PMI_STATUS_CNTL                                                          0x12015\n#define regBIF_CFG_DEV1_EPF0_0_PMI_STATUS_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV1_EPF0_0_SBRN                                                                     0x12018\n#define regBIF_CFG_DEV1_EPF0_0_SBRN_BASE_IDX                                                            5\n#define regBIF_CFG_DEV1_EPF0_0_FLADJ                                                                    0x12018\n#define regBIF_CFG_DEV1_EPF0_0_FLADJ_BASE_IDX                                                           5\n#define regBIF_CFG_DEV1_EPF0_0_DBESL_DBESLD                                                             0x12018\n#define regBIF_CFG_DEV1_EPF0_0_DBESL_DBESLD_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_CAP_LIST                                                            0x12019\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_CAP                                                                 0x12019\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV1_EPF0_0_DEVICE_CAP                                                               0x1201a\n#define regBIF_CFG_DEV1_EPF0_0_DEVICE_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV1_EPF0_0_DEVICE_CNTL                                                              0x1201b\n#define regBIF_CFG_DEV1_EPF0_0_DEVICE_CNTL_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_EPF0_0_DEVICE_STATUS                                                            0x1201b\n#define regBIF_CFG_DEV1_EPF0_0_DEVICE_STATUS_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF0_0_LINK_CAP                                                                 0x1201c\n#define regBIF_CFG_DEV1_EPF0_0_LINK_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV1_EPF0_0_LINK_CNTL                                                                0x1201d\n#define regBIF_CFG_DEV1_EPF0_0_LINK_CNTL_BASE_IDX                                                       5\n#define regBIF_CFG_DEV1_EPF0_0_LINK_STATUS                                                              0x1201d\n#define regBIF_CFG_DEV1_EPF0_0_LINK_STATUS_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_EPF0_0_DEVICE_CAP2                                                              0x12022\n#define regBIF_CFG_DEV1_EPF0_0_DEVICE_CAP2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_EPF0_0_DEVICE_CNTL2                                                             0x12023\n#define regBIF_CFG_DEV1_EPF0_0_DEVICE_CNTL2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_EPF0_0_DEVICE_STATUS2                                                           0x12023\n#define regBIF_CFG_DEV1_EPF0_0_DEVICE_STATUS2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV1_EPF0_0_LINK_CAP2                                                                0x12024\n#define regBIF_CFG_DEV1_EPF0_0_LINK_CAP2_BASE_IDX                                                       5\n#define regBIF_CFG_DEV1_EPF0_0_LINK_CNTL2                                                               0x12025\n#define regBIF_CFG_DEV1_EPF0_0_LINK_CNTL2_BASE_IDX                                                      5\n#define regBIF_CFG_DEV1_EPF0_0_LINK_STATUS2                                                             0x12025\n#define regBIF_CFG_DEV1_EPF0_0_LINK_STATUS2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_EPF0_0_MSI_CAP_LIST                                                             0x12028\n#define regBIF_CFG_DEV1_EPF0_0_MSI_CAP_LIST_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_EPF0_0_MSI_MSG_CNTL                                                             0x12028\n#define regBIF_CFG_DEV1_EPF0_0_MSI_MSG_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_EPF0_0_MSI_MSG_ADDR_LO                                                          0x12029\n#define regBIF_CFG_DEV1_EPF0_0_MSI_MSG_ADDR_LO_BASE_IDX                                                 5\n#define regBIF_CFG_DEV1_EPF0_0_MSI_MSG_ADDR_HI                                                          0x1202a\n#define regBIF_CFG_DEV1_EPF0_0_MSI_MSG_ADDR_HI_BASE_IDX                                                 5\n#define regBIF_CFG_DEV1_EPF0_0_MSI_MSG_DATA                                                             0x1202a\n#define regBIF_CFG_DEV1_EPF0_0_MSI_MSG_DATA_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_EPF0_0_MSI_EXT_MSG_DATA                                                         0x1202a\n#define regBIF_CFG_DEV1_EPF0_0_MSI_EXT_MSG_DATA_BASE_IDX                                                5\n#define regBIF_CFG_DEV1_EPF0_0_MSI_MASK                                                                 0x1202b\n#define regBIF_CFG_DEV1_EPF0_0_MSI_MASK_BASE_IDX                                                        5\n#define regBIF_CFG_DEV1_EPF0_0_MSI_MSG_DATA_64                                                          0x1202b\n#define regBIF_CFG_DEV1_EPF0_0_MSI_MSG_DATA_64_BASE_IDX                                                 5\n#define regBIF_CFG_DEV1_EPF0_0_MSI_EXT_MSG_DATA_64                                                      0x1202b\n#define regBIF_CFG_DEV1_EPF0_0_MSI_EXT_MSG_DATA_64_BASE_IDX                                             5\n#define regBIF_CFG_DEV1_EPF0_0_MSI_MASK_64                                                              0x1202c\n#define regBIF_CFG_DEV1_EPF0_0_MSI_MASK_64_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_EPF0_0_MSI_PENDING                                                              0x1202c\n#define regBIF_CFG_DEV1_EPF0_0_MSI_PENDING_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_EPF0_0_MSI_PENDING_64                                                           0x1202d\n#define regBIF_CFG_DEV1_EPF0_0_MSI_PENDING_64_BASE_IDX                                                  5\n#define regBIF_CFG_DEV1_EPF0_0_MSIX_CAP_LIST                                                            0x12030\n#define regBIF_CFG_DEV1_EPF0_0_MSIX_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF0_0_MSIX_MSG_CNTL                                                            0x12030\n#define regBIF_CFG_DEV1_EPF0_0_MSIX_MSG_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF0_0_MSIX_TABLE                                                               0x12031\n#define regBIF_CFG_DEV1_EPF0_0_MSIX_TABLE_BASE_IDX                                                      5\n#define regBIF_CFG_DEV1_EPF0_0_MSIX_PBA                                                                 0x12032\n#define regBIF_CFG_DEV1_EPF0_0_MSIX_PBA_BASE_IDX                                                        5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                        0x12040\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                               5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR                                                 0x12041\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                        5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_VENDOR_SPECIFIC1                                                    0x12042\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_VENDOR_SPECIFIC2                                                    0x12043\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_VC_ENH_CAP_LIST                                                     0x12044\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_VC_ENH_CAP_LIST_BASE_IDX                                            5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_PORT_VC_CAP_REG1                                                    0x12045\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_PORT_VC_CAP_REG1_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_PORT_VC_CAP_REG2                                                    0x12046\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_PORT_VC_CAP_REG2_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_PORT_VC_CNTL                                                        0x12047\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_PORT_VC_CNTL_BASE_IDX                                               5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_PORT_VC_STATUS                                                      0x12047\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_PORT_VC_STATUS_BASE_IDX                                             5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_VC0_RESOURCE_CAP                                                    0x12048\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_VC0_RESOURCE_CAP_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_VC0_RESOURCE_CNTL                                                   0x12049\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_VC0_RESOURCE_CNTL_BASE_IDX                                          5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_VC0_RESOURCE_STATUS                                                 0x1204a\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_VC0_RESOURCE_STATUS_BASE_IDX                                        5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_VC1_RESOURCE_CAP                                                    0x1204b\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_VC1_RESOURCE_CAP_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_VC1_RESOURCE_CNTL                                                   0x1204c\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_VC1_RESOURCE_CNTL_BASE_IDX                                          5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_VC1_RESOURCE_STATUS                                                 0x1204d\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_VC1_RESOURCE_STATUS_BASE_IDX                                        5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                            0x12054\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_UNCORR_ERR_STATUS                                                   0x12055\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                          5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_UNCORR_ERR_MASK                                                     0x12056\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_UNCORR_ERR_MASK_BASE_IDX                                            5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_UNCORR_ERR_SEVERITY                                                 0x12057\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                        5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_CORR_ERR_STATUS                                                     0x12058\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_CORR_ERR_STATUS_BASE_IDX                                            5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_CORR_ERR_MASK                                                       0x12059\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_CORR_ERR_MASK_BASE_IDX                                              5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_ADV_ERR_CAP_CNTL                                                    0x1205a\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_HDR_LOG0                                                            0x1205b\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_HDR_LOG0_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_HDR_LOG1                                                            0x1205c\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_HDR_LOG1_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_HDR_LOG2                                                            0x1205d\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_HDR_LOG2_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_HDR_LOG3                                                            0x1205e\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_HDR_LOG3_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_TLP_PREFIX_LOG0                                                     0x12062\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                            5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_TLP_PREFIX_LOG1                                                     0x12063\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                            5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_TLP_PREFIX_LOG2                                                     0x12064\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                            5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_TLP_PREFIX_LOG3                                                     0x12065\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                            5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_BAR_ENH_CAP_LIST                                                    0x12080\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_BAR_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_BAR1_CAP                                                            0x12081\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_BAR1_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_BAR1_CNTL                                                           0x12082\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_BAR1_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_BAR2_CAP                                                            0x12083\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_BAR2_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_BAR2_CNTL                                                           0x12084\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_BAR2_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_BAR3_CAP                                                            0x12085\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_BAR3_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_BAR3_CNTL                                                           0x12086\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_BAR3_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_BAR4_CAP                                                            0x12087\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_BAR4_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_BAR4_CNTL                                                           0x12088\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_BAR4_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_BAR5_CAP                                                            0x12089\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_BAR5_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_BAR5_CNTL                                                           0x1208a\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_BAR5_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_BAR6_CAP                                                            0x1208b\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_BAR6_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_BAR6_CNTL                                                           0x1208c\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_BAR6_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_PWR_BUDGET_ENH_CAP_LIST                                             0x12090\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_PWR_BUDGET_ENH_CAP_LIST_BASE_IDX                                    5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_PWR_BUDGET_DATA_SELECT                                              0x12091\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_PWR_BUDGET_DATA_SELECT_BASE_IDX                                     5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_PWR_BUDGET_DATA                                                     0x12092\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_PWR_BUDGET_DATA_BASE_IDX                                            5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_PWR_BUDGET_CAP                                                      0x12093\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_PWR_BUDGET_CAP_BASE_IDX                                             5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_DPA_ENH_CAP_LIST                                                    0x12094\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_DPA_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_DPA_CAP                                                             0x12095\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_DPA_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_DPA_LATENCY_INDICATOR                                               0x12096\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_DPA_LATENCY_INDICATOR_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_DPA_STATUS                                                          0x12097\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_DPA_STATUS_BASE_IDX                                                 5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_DPA_CNTL                                                            0x12097\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_DPA_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_0                                            0x12098\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_1                                            0x12098\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_1_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_2                                            0x12098\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_2_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_3                                            0x12098\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_3_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_4                                            0x12099\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_4_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_5                                            0x12099\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_5_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_6                                            0x12099\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_6_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_7                                            0x12099\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_7_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_SECONDARY_ENH_CAP_LIST                                              0x1209c\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_SECONDARY_ENH_CAP_LIST_BASE_IDX                                     5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_LINK_CNTL3                                                          0x1209d\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_LINK_CNTL3_BASE_IDX                                                 5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_LANE_ERROR_STATUS                                                   0x1209e\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_LANE_ERROR_STATUS_BASE_IDX                                          5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_LANE_0_EQUALIZATION_CNTL                                            0x1209f\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_LANE_0_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_LANE_1_EQUALIZATION_CNTL                                            0x1209f\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_LANE_1_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_LANE_2_EQUALIZATION_CNTL                                            0x120a0\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_LANE_2_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_LANE_3_EQUALIZATION_CNTL                                            0x120a0\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_LANE_3_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_LANE_4_EQUALIZATION_CNTL                                            0x120a1\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_LANE_4_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_LANE_5_EQUALIZATION_CNTL                                            0x120a1\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_LANE_5_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_LANE_6_EQUALIZATION_CNTL                                            0x120a2\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_LANE_6_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_LANE_7_EQUALIZATION_CNTL                                            0x120a2\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_LANE_7_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_LANE_8_EQUALIZATION_CNTL                                            0x120a3\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_LANE_8_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_LANE_9_EQUALIZATION_CNTL                                            0x120a3\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_LANE_9_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_LANE_10_EQUALIZATION_CNTL                                           0x120a4\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_LANE_10_EQUALIZATION_CNTL_BASE_IDX                                  5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_LANE_11_EQUALIZATION_CNTL                                           0x120a4\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_LANE_11_EQUALIZATION_CNTL_BASE_IDX                                  5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_LANE_12_EQUALIZATION_CNTL                                           0x120a5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_LANE_12_EQUALIZATION_CNTL_BASE_IDX                                  5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_LANE_13_EQUALIZATION_CNTL                                           0x120a5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_LANE_13_EQUALIZATION_CNTL_BASE_IDX                                  5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_LANE_14_EQUALIZATION_CNTL                                           0x120a6\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_LANE_14_EQUALIZATION_CNTL_BASE_IDX                                  5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_LANE_15_EQUALIZATION_CNTL                                           0x120a6\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_LANE_15_EQUALIZATION_CNTL_BASE_IDX                                  5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_ACS_ENH_CAP_LIST                                                    0x120a8\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_ACS_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_ACS_CAP                                                             0x120a9\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_ACS_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_ACS_CNTL                                                            0x120a9\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_ACS_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_PASID_ENH_CAP_LIST                                                  0x120b4\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_PASID_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_PASID_CAP                                                           0x120b5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_PASID_CAP_BASE_IDX                                                  5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_PASID_CNTL                                                          0x120b5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_PASID_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_LTR_ENH_CAP_LIST                                                    0x120c8\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_LTR_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_LTR_CAP                                                             0x120c9\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_LTR_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_ARI_ENH_CAP_LIST                                                    0x120ca\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_ARI_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_ARI_CAP                                                             0x120cb\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_ARI_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_ARI_CNTL                                                            0x120cb\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_ARI_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_DLF_ENH_CAP_LIST                                                    0x12100\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_DLF_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_EPF0_0_DATA_LINK_FEATURE_CAP                                                    0x12101\n#define regBIF_CFG_DEV1_EPF0_0_DATA_LINK_FEATURE_CAP_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_EPF0_0_DATA_LINK_FEATURE_STATUS                                                 0x12102\n#define regBIF_CFG_DEV1_EPF0_0_DATA_LINK_FEATURE_STATUS_BASE_IDX                                        5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_PHY_16GT_ENH_CAP_LIST                                               0x12104\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_PHY_16GT_ENH_CAP_LIST_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_EPF0_0_LINK_CAP_16GT                                                            0x12105\n#define regBIF_CFG_DEV1_EPF0_0_LINK_CAP_16GT_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF0_0_LINK_CNTL_16GT                                                           0x12106\n#define regBIF_CFG_DEV1_EPF0_0_LINK_CNTL_16GT_BASE_IDX                                                  5\n#define regBIF_CFG_DEV1_EPF0_0_LINK_STATUS_16GT                                                         0x12107\n#define regBIF_CFG_DEV1_EPF0_0_LINK_STATUS_16GT_BASE_IDX                                                5\n#define regBIF_CFG_DEV1_EPF0_0_LOCAL_PARITY_MISMATCH_STATUS_16GT                                        0x12108\n#define regBIF_CFG_DEV1_EPF0_0_LOCAL_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                               5\n#define regBIF_CFG_DEV1_EPF0_0_RTM1_PARITY_MISMATCH_STATUS_16GT                                         0x12109\n#define regBIF_CFG_DEV1_EPF0_0_RTM1_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                5\n#define regBIF_CFG_DEV1_EPF0_0_RTM2_PARITY_MISMATCH_STATUS_16GT                                         0x1210a\n#define regBIF_CFG_DEV1_EPF0_0_RTM2_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                5\n#define regBIF_CFG_DEV1_EPF0_0_LANE_0_EQUALIZATION_CNTL_16GT                                            0x1210c\n#define regBIF_CFG_DEV1_EPF0_0_LANE_0_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_0_LANE_1_EQUALIZATION_CNTL_16GT                                            0x1210c\n#define regBIF_CFG_DEV1_EPF0_0_LANE_1_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_0_LANE_2_EQUALIZATION_CNTL_16GT                                            0x1210c\n#define regBIF_CFG_DEV1_EPF0_0_LANE_2_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_0_LANE_3_EQUALIZATION_CNTL_16GT                                            0x1210c\n#define regBIF_CFG_DEV1_EPF0_0_LANE_3_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_0_LANE_4_EQUALIZATION_CNTL_16GT                                            0x1210d\n#define regBIF_CFG_DEV1_EPF0_0_LANE_4_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_0_LANE_5_EQUALIZATION_CNTL_16GT                                            0x1210d\n#define regBIF_CFG_DEV1_EPF0_0_LANE_5_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_0_LANE_6_EQUALIZATION_CNTL_16GT                                            0x1210d\n#define regBIF_CFG_DEV1_EPF0_0_LANE_6_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_0_LANE_7_EQUALIZATION_CNTL_16GT                                            0x1210d\n#define regBIF_CFG_DEV1_EPF0_0_LANE_7_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_0_LANE_8_EQUALIZATION_CNTL_16GT                                            0x1210e\n#define regBIF_CFG_DEV1_EPF0_0_LANE_8_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_0_LANE_9_EQUALIZATION_CNTL_16GT                                            0x1210e\n#define regBIF_CFG_DEV1_EPF0_0_LANE_9_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_0_LANE_10_EQUALIZATION_CNTL_16GT                                           0x1210e\n#define regBIF_CFG_DEV1_EPF0_0_LANE_10_EQUALIZATION_CNTL_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV1_EPF0_0_LANE_11_EQUALIZATION_CNTL_16GT                                           0x1210e\n#define regBIF_CFG_DEV1_EPF0_0_LANE_11_EQUALIZATION_CNTL_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV1_EPF0_0_LANE_12_EQUALIZATION_CNTL_16GT                                           0x1210f\n#define regBIF_CFG_DEV1_EPF0_0_LANE_12_EQUALIZATION_CNTL_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV1_EPF0_0_LANE_13_EQUALIZATION_CNTL_16GT                                           0x1210f\n#define regBIF_CFG_DEV1_EPF0_0_LANE_13_EQUALIZATION_CNTL_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV1_EPF0_0_LANE_14_EQUALIZATION_CNTL_16GT                                           0x1210f\n#define regBIF_CFG_DEV1_EPF0_0_LANE_14_EQUALIZATION_CNTL_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV1_EPF0_0_LANE_15_EQUALIZATION_CNTL_16GT                                           0x1210f\n#define regBIF_CFG_DEV1_EPF0_0_LANE_15_EQUALIZATION_CNTL_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_MARGINING_ENH_CAP_LIST                                              0x12114\n#define regBIF_CFG_DEV1_EPF0_0_PCIE_MARGINING_ENH_CAP_LIST_BASE_IDX                                     5\n#define regBIF_CFG_DEV1_EPF0_0_MARGINING_PORT_CAP                                                       0x12115\n#define regBIF_CFG_DEV1_EPF0_0_MARGINING_PORT_CAP_BASE_IDX                                              5\n#define regBIF_CFG_DEV1_EPF0_0_MARGINING_PORT_STATUS                                                    0x12115\n#define regBIF_CFG_DEV1_EPF0_0_MARGINING_PORT_STATUS_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_EPF0_0_LANE_0_MARGINING_LANE_CNTL                                               0x12116\n#define regBIF_CFG_DEV1_EPF0_0_LANE_0_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_EPF0_0_LANE_0_MARGINING_LANE_STATUS                                             0x12116\n#define regBIF_CFG_DEV1_EPF0_0_LANE_0_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV1_EPF0_0_LANE_1_MARGINING_LANE_CNTL                                               0x12117\n#define regBIF_CFG_DEV1_EPF0_0_LANE_1_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_EPF0_0_LANE_1_MARGINING_LANE_STATUS                                             0x12117\n#define regBIF_CFG_DEV1_EPF0_0_LANE_1_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV1_EPF0_0_LANE_2_MARGINING_LANE_CNTL                                               0x12118\n#define regBIF_CFG_DEV1_EPF0_0_LANE_2_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_EPF0_0_LANE_2_MARGINING_LANE_STATUS                                             0x12118\n#define regBIF_CFG_DEV1_EPF0_0_LANE_2_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV1_EPF0_0_LANE_3_MARGINING_LANE_CNTL                                               0x12119\n#define regBIF_CFG_DEV1_EPF0_0_LANE_3_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_EPF0_0_LANE_3_MARGINING_LANE_STATUS                                             0x12119\n#define regBIF_CFG_DEV1_EPF0_0_LANE_3_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV1_EPF0_0_LANE_4_MARGINING_LANE_CNTL                                               0x1211a\n#define regBIF_CFG_DEV1_EPF0_0_LANE_4_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_EPF0_0_LANE_4_MARGINING_LANE_STATUS                                             0x1211a\n#define regBIF_CFG_DEV1_EPF0_0_LANE_4_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV1_EPF0_0_LANE_5_MARGINING_LANE_CNTL                                               0x1211b\n#define regBIF_CFG_DEV1_EPF0_0_LANE_5_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_EPF0_0_LANE_5_MARGINING_LANE_STATUS                                             0x1211b\n#define regBIF_CFG_DEV1_EPF0_0_LANE_5_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV1_EPF0_0_LANE_6_MARGINING_LANE_CNTL                                               0x1211c\n#define regBIF_CFG_DEV1_EPF0_0_LANE_6_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_EPF0_0_LANE_6_MARGINING_LANE_STATUS                                             0x1211c\n#define regBIF_CFG_DEV1_EPF0_0_LANE_6_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV1_EPF0_0_LANE_7_MARGINING_LANE_CNTL                                               0x1211d\n#define regBIF_CFG_DEV1_EPF0_0_LANE_7_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_EPF0_0_LANE_7_MARGINING_LANE_STATUS                                             0x1211d\n#define regBIF_CFG_DEV1_EPF0_0_LANE_7_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV1_EPF0_0_LANE_8_MARGINING_LANE_CNTL                                               0x1211e\n#define regBIF_CFG_DEV1_EPF0_0_LANE_8_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_EPF0_0_LANE_8_MARGINING_LANE_STATUS                                             0x1211e\n#define regBIF_CFG_DEV1_EPF0_0_LANE_8_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV1_EPF0_0_LANE_9_MARGINING_LANE_CNTL                                               0x1211f\n#define regBIF_CFG_DEV1_EPF0_0_LANE_9_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_EPF0_0_LANE_9_MARGINING_LANE_STATUS                                             0x1211f\n#define regBIF_CFG_DEV1_EPF0_0_LANE_9_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV1_EPF0_0_LANE_10_MARGINING_LANE_CNTL                                              0x12120\n#define regBIF_CFG_DEV1_EPF0_0_LANE_10_MARGINING_LANE_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV1_EPF0_0_LANE_10_MARGINING_LANE_STATUS                                            0x12120\n#define regBIF_CFG_DEV1_EPF0_0_LANE_10_MARGINING_LANE_STATUS_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_0_LANE_11_MARGINING_LANE_CNTL                                              0x12121\n#define regBIF_CFG_DEV1_EPF0_0_LANE_11_MARGINING_LANE_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV1_EPF0_0_LANE_11_MARGINING_LANE_STATUS                                            0x12121\n#define regBIF_CFG_DEV1_EPF0_0_LANE_11_MARGINING_LANE_STATUS_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_0_LANE_12_MARGINING_LANE_CNTL                                              0x12122\n#define regBIF_CFG_DEV1_EPF0_0_LANE_12_MARGINING_LANE_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV1_EPF0_0_LANE_12_MARGINING_LANE_STATUS                                            0x12122\n#define regBIF_CFG_DEV1_EPF0_0_LANE_12_MARGINING_LANE_STATUS_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_0_LANE_13_MARGINING_LANE_CNTL                                              0x12123\n#define regBIF_CFG_DEV1_EPF0_0_LANE_13_MARGINING_LANE_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV1_EPF0_0_LANE_13_MARGINING_LANE_STATUS                                            0x12123\n#define regBIF_CFG_DEV1_EPF0_0_LANE_13_MARGINING_LANE_STATUS_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_0_LANE_14_MARGINING_LANE_CNTL                                              0x12124\n#define regBIF_CFG_DEV1_EPF0_0_LANE_14_MARGINING_LANE_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV1_EPF0_0_LANE_14_MARGINING_LANE_STATUS                                            0x12124\n#define regBIF_CFG_DEV1_EPF0_0_LANE_14_MARGINING_LANE_STATUS_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_0_LANE_15_MARGINING_LANE_CNTL                                              0x12125\n#define regBIF_CFG_DEV1_EPF0_0_LANE_15_MARGINING_LANE_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV1_EPF0_0_LANE_15_MARGINING_LANE_STATUS                                            0x12125\n#define regBIF_CFG_DEV1_EPF0_0_LANE_15_MARGINING_LANE_STATUS_BASE_IDX                                   5\n\n\n\n\n#define regBIF_CFG_DEV1_EPF1_0_VENDOR_ID                                                                0x12400\n#define regBIF_CFG_DEV1_EPF1_0_VENDOR_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV1_EPF1_0_DEVICE_ID                                                                0x12400\n#define regBIF_CFG_DEV1_EPF1_0_DEVICE_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV1_EPF1_0_COMMAND                                                                  0x12401\n#define regBIF_CFG_DEV1_EPF1_0_COMMAND_BASE_IDX                                                         5\n#define regBIF_CFG_DEV1_EPF1_0_STATUS                                                                   0x12401\n#define regBIF_CFG_DEV1_EPF1_0_STATUS_BASE_IDX                                                          5\n#define regBIF_CFG_DEV1_EPF1_0_REVISION_ID                                                              0x12402\n#define regBIF_CFG_DEV1_EPF1_0_REVISION_ID_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_EPF1_0_PROG_INTERFACE                                                           0x12402\n#define regBIF_CFG_DEV1_EPF1_0_PROG_INTERFACE_BASE_IDX                                                  5\n#define regBIF_CFG_DEV1_EPF1_0_SUB_CLASS                                                                0x12402\n#define regBIF_CFG_DEV1_EPF1_0_SUB_CLASS_BASE_IDX                                                       5\n#define regBIF_CFG_DEV1_EPF1_0_BASE_CLASS                                                               0x12402\n#define regBIF_CFG_DEV1_EPF1_0_BASE_CLASS_BASE_IDX                                                      5\n#define regBIF_CFG_DEV1_EPF1_0_CACHE_LINE                                                               0x12403\n#define regBIF_CFG_DEV1_EPF1_0_CACHE_LINE_BASE_IDX                                                      5\n#define regBIF_CFG_DEV1_EPF1_0_LATENCY                                                                  0x12403\n#define regBIF_CFG_DEV1_EPF1_0_LATENCY_BASE_IDX                                                         5\n#define regBIF_CFG_DEV1_EPF1_0_HEADER                                                                   0x12403\n#define regBIF_CFG_DEV1_EPF1_0_HEADER_BASE_IDX                                                          5\n#define regBIF_CFG_DEV1_EPF1_0_BIST                                                                     0x12403\n#define regBIF_CFG_DEV1_EPF1_0_BIST_BASE_IDX                                                            5\n#define regBIF_CFG_DEV1_EPF1_0_BASE_ADDR_1                                                              0x12404\n#define regBIF_CFG_DEV1_EPF1_0_BASE_ADDR_1_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_EPF1_0_BASE_ADDR_2                                                              0x12405\n#define regBIF_CFG_DEV1_EPF1_0_BASE_ADDR_2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_EPF1_0_BASE_ADDR_3                                                              0x12406\n#define regBIF_CFG_DEV1_EPF1_0_BASE_ADDR_3_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_EPF1_0_BASE_ADDR_4                                                              0x12407\n#define regBIF_CFG_DEV1_EPF1_0_BASE_ADDR_4_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_EPF1_0_BASE_ADDR_5                                                              0x12408\n#define regBIF_CFG_DEV1_EPF1_0_BASE_ADDR_5_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_EPF1_0_BASE_ADDR_6                                                              0x12409\n#define regBIF_CFG_DEV1_EPF1_0_BASE_ADDR_6_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_EPF1_0_CARDBUS_CIS_PTR                                                          0x1240a\n#define regBIF_CFG_DEV1_EPF1_0_CARDBUS_CIS_PTR_BASE_IDX                                                 5\n#define regBIF_CFG_DEV1_EPF1_0_ADAPTER_ID                                                               0x1240b\n#define regBIF_CFG_DEV1_EPF1_0_ADAPTER_ID_BASE_IDX                                                      5\n#define regBIF_CFG_DEV1_EPF1_0_ROM_BASE_ADDR                                                            0x1240c\n#define regBIF_CFG_DEV1_EPF1_0_ROM_BASE_ADDR_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF1_0_CAP_PTR                                                                  0x1240d\n#define regBIF_CFG_DEV1_EPF1_0_CAP_PTR_BASE_IDX                                                         5\n#define regBIF_CFG_DEV1_EPF1_0_INTERRUPT_LINE                                                           0x1240f\n#define regBIF_CFG_DEV1_EPF1_0_INTERRUPT_LINE_BASE_IDX                                                  5\n#define regBIF_CFG_DEV1_EPF1_0_INTERRUPT_PIN                                                            0x1240f\n#define regBIF_CFG_DEV1_EPF1_0_INTERRUPT_PIN_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF1_0_MIN_GRANT                                                                0x1240f\n#define regBIF_CFG_DEV1_EPF1_0_MIN_GRANT_BASE_IDX                                                       5\n#define regBIF_CFG_DEV1_EPF1_0_MAX_LATENCY                                                              0x1240f\n#define regBIF_CFG_DEV1_EPF1_0_MAX_LATENCY_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_EPF1_0_VENDOR_CAP_LIST                                                          0x12412\n#define regBIF_CFG_DEV1_EPF1_0_VENDOR_CAP_LIST_BASE_IDX                                                 5\n#define regBIF_CFG_DEV1_EPF1_0_ADAPTER_ID_W                                                             0x12413\n#define regBIF_CFG_DEV1_EPF1_0_ADAPTER_ID_W_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_EPF1_0_PMI_CAP_LIST                                                             0x12414\n#define regBIF_CFG_DEV1_EPF1_0_PMI_CAP_LIST_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_EPF1_0_PMI_CAP                                                                  0x12414\n#define regBIF_CFG_DEV1_EPF1_0_PMI_CAP_BASE_IDX                                                         5\n#define regBIF_CFG_DEV1_EPF1_0_PMI_STATUS_CNTL                                                          0x12415\n#define regBIF_CFG_DEV1_EPF1_0_PMI_STATUS_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV1_EPF1_0_SBRN                                                                     0x12418\n#define regBIF_CFG_DEV1_EPF1_0_SBRN_BASE_IDX                                                            5\n#define regBIF_CFG_DEV1_EPF1_0_FLADJ                                                                    0x12418\n#define regBIF_CFG_DEV1_EPF1_0_FLADJ_BASE_IDX                                                           5\n#define regBIF_CFG_DEV1_EPF1_0_DBESL_DBESLD                                                             0x12418\n#define regBIF_CFG_DEV1_EPF1_0_DBESL_DBESLD_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_CAP_LIST                                                            0x12419\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_CAP                                                                 0x12419\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV1_EPF1_0_DEVICE_CAP                                                               0x1241a\n#define regBIF_CFG_DEV1_EPF1_0_DEVICE_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV1_EPF1_0_DEVICE_CNTL                                                              0x1241b\n#define regBIF_CFG_DEV1_EPF1_0_DEVICE_CNTL_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_EPF1_0_DEVICE_STATUS                                                            0x1241b\n#define regBIF_CFG_DEV1_EPF1_0_DEVICE_STATUS_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF1_0_LINK_CAP                                                                 0x1241c\n#define regBIF_CFG_DEV1_EPF1_0_LINK_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV1_EPF1_0_LINK_CNTL                                                                0x1241d\n#define regBIF_CFG_DEV1_EPF1_0_LINK_CNTL_BASE_IDX                                                       5\n#define regBIF_CFG_DEV1_EPF1_0_LINK_STATUS                                                              0x1241d\n#define regBIF_CFG_DEV1_EPF1_0_LINK_STATUS_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_EPF1_0_DEVICE_CAP2                                                              0x12422\n#define regBIF_CFG_DEV1_EPF1_0_DEVICE_CAP2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_EPF1_0_DEVICE_CNTL2                                                             0x12423\n#define regBIF_CFG_DEV1_EPF1_0_DEVICE_CNTL2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_EPF1_0_DEVICE_STATUS2                                                           0x12423\n#define regBIF_CFG_DEV1_EPF1_0_DEVICE_STATUS2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV1_EPF1_0_LINK_CAP2                                                                0x12424\n#define regBIF_CFG_DEV1_EPF1_0_LINK_CAP2_BASE_IDX                                                       5\n#define regBIF_CFG_DEV1_EPF1_0_LINK_CNTL2                                                               0x12425\n#define regBIF_CFG_DEV1_EPF1_0_LINK_CNTL2_BASE_IDX                                                      5\n#define regBIF_CFG_DEV1_EPF1_0_LINK_STATUS2                                                             0x12425\n#define regBIF_CFG_DEV1_EPF1_0_LINK_STATUS2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_EPF1_0_MSI_CAP_LIST                                                             0x12428\n#define regBIF_CFG_DEV1_EPF1_0_MSI_CAP_LIST_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_EPF1_0_MSI_MSG_CNTL                                                             0x12428\n#define regBIF_CFG_DEV1_EPF1_0_MSI_MSG_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_EPF1_0_MSI_MSG_ADDR_LO                                                          0x12429\n#define regBIF_CFG_DEV1_EPF1_0_MSI_MSG_ADDR_LO_BASE_IDX                                                 5\n#define regBIF_CFG_DEV1_EPF1_0_MSI_MSG_ADDR_HI                                                          0x1242a\n#define regBIF_CFG_DEV1_EPF1_0_MSI_MSG_ADDR_HI_BASE_IDX                                                 5\n#define regBIF_CFG_DEV1_EPF1_0_MSI_MSG_DATA                                                             0x1242a\n#define regBIF_CFG_DEV1_EPF1_0_MSI_MSG_DATA_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_EPF1_0_MSI_EXT_MSG_DATA                                                         0x1242a\n#define regBIF_CFG_DEV1_EPF1_0_MSI_EXT_MSG_DATA_BASE_IDX                                                5\n#define regBIF_CFG_DEV1_EPF1_0_MSI_MASK                                                                 0x1242b\n#define regBIF_CFG_DEV1_EPF1_0_MSI_MASK_BASE_IDX                                                        5\n#define regBIF_CFG_DEV1_EPF1_0_MSI_MSG_DATA_64                                                          0x1242b\n#define regBIF_CFG_DEV1_EPF1_0_MSI_MSG_DATA_64_BASE_IDX                                                 5\n#define regBIF_CFG_DEV1_EPF1_0_MSI_EXT_MSG_DATA_64                                                      0x1242b\n#define regBIF_CFG_DEV1_EPF1_0_MSI_EXT_MSG_DATA_64_BASE_IDX                                             5\n#define regBIF_CFG_DEV1_EPF1_0_MSI_MASK_64                                                              0x1242c\n#define regBIF_CFG_DEV1_EPF1_0_MSI_MASK_64_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_EPF1_0_MSI_PENDING                                                              0x1242c\n#define regBIF_CFG_DEV1_EPF1_0_MSI_PENDING_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_EPF1_0_MSI_PENDING_64                                                           0x1242d\n#define regBIF_CFG_DEV1_EPF1_0_MSI_PENDING_64_BASE_IDX                                                  5\n#define regBIF_CFG_DEV1_EPF1_0_MSIX_CAP_LIST                                                            0x12430\n#define regBIF_CFG_DEV1_EPF1_0_MSIX_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF1_0_MSIX_MSG_CNTL                                                            0x12430\n#define regBIF_CFG_DEV1_EPF1_0_MSIX_MSG_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF1_0_MSIX_TABLE                                                               0x12431\n#define regBIF_CFG_DEV1_EPF1_0_MSIX_TABLE_BASE_IDX                                                      5\n#define regBIF_CFG_DEV1_EPF1_0_MSIX_PBA                                                                 0x12432\n#define regBIF_CFG_DEV1_EPF1_0_MSIX_PBA_BASE_IDX                                                        5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                        0x12440\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                               5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_VENDOR_SPECIFIC_HDR                                                 0x12441\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                        5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_VENDOR_SPECIFIC1                                                    0x12442\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_VENDOR_SPECIFIC2                                                    0x12443\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                            0x12454\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_UNCORR_ERR_STATUS                                                   0x12455\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                          5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_UNCORR_ERR_MASK                                                     0x12456\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_UNCORR_ERR_MASK_BASE_IDX                                            5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_UNCORR_ERR_SEVERITY                                                 0x12457\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                        5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_CORR_ERR_STATUS                                                     0x12458\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_CORR_ERR_STATUS_BASE_IDX                                            5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_CORR_ERR_MASK                                                       0x12459\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_CORR_ERR_MASK_BASE_IDX                                              5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_ADV_ERR_CAP_CNTL                                                    0x1245a\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_HDR_LOG0                                                            0x1245b\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_HDR_LOG0_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_HDR_LOG1                                                            0x1245c\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_HDR_LOG1_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_HDR_LOG2                                                            0x1245d\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_HDR_LOG2_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_HDR_LOG3                                                            0x1245e\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_HDR_LOG3_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_TLP_PREFIX_LOG0                                                     0x12462\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                            5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_TLP_PREFIX_LOG1                                                     0x12463\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                            5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_TLP_PREFIX_LOG2                                                     0x12464\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                            5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_TLP_PREFIX_LOG3                                                     0x12465\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                            5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_BAR_ENH_CAP_LIST                                                    0x12480\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_BAR_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_BAR1_CAP                                                            0x12481\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_BAR1_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_BAR1_CNTL                                                           0x12482\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_BAR1_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_BAR2_CAP                                                            0x12483\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_BAR2_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_BAR2_CNTL                                                           0x12484\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_BAR2_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_BAR3_CAP                                                            0x12485\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_BAR3_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_BAR3_CNTL                                                           0x12486\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_BAR3_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_BAR4_CAP                                                            0x12487\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_BAR4_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_BAR4_CNTL                                                           0x12488\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_BAR4_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_BAR5_CAP                                                            0x12489\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_BAR5_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_BAR5_CNTL                                                           0x1248a\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_BAR5_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_BAR6_CAP                                                            0x1248b\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_BAR6_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_BAR6_CNTL                                                           0x1248c\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_BAR6_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_PWR_BUDGET_ENH_CAP_LIST                                             0x12490\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_PWR_BUDGET_ENH_CAP_LIST_BASE_IDX                                    5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_PWR_BUDGET_DATA_SELECT                                              0x12491\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_PWR_BUDGET_DATA_SELECT_BASE_IDX                                     5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_PWR_BUDGET_DATA                                                     0x12492\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_PWR_BUDGET_DATA_BASE_IDX                                            5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_PWR_BUDGET_CAP                                                      0x12493\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_PWR_BUDGET_CAP_BASE_IDX                                             5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_DPA_ENH_CAP_LIST                                                    0x12494\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_DPA_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_DPA_CAP                                                             0x12495\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_DPA_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_DPA_LATENCY_INDICATOR                                               0x12496\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_DPA_LATENCY_INDICATOR_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_DPA_STATUS                                                          0x12497\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_DPA_STATUS_BASE_IDX                                                 5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_DPA_CNTL                                                            0x12497\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_DPA_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_0                                            0x12498\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_1                                            0x12498\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_1_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_2                                            0x12498\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_2_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_3                                            0x12498\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_3_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_4                                            0x12499\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_4_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_5                                            0x12499\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_5_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_6                                            0x12499\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_6_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_7                                            0x12499\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_7_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_ACS_ENH_CAP_LIST                                                    0x124a8\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_ACS_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_ACS_CAP                                                             0x124a9\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_ACS_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_ACS_CNTL                                                            0x124a9\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_ACS_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_PASID_ENH_CAP_LIST                                                  0x124b4\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_PASID_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_PASID_CAP                                                           0x124b5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_PASID_CAP_BASE_IDX                                                  5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_PASID_CNTL                                                          0x124b5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_PASID_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_ARI_ENH_CAP_LIST                                                    0x124ca\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_ARI_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_ARI_CAP                                                             0x124cb\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_ARI_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_ARI_CNTL                                                            0x124cb\n#define regBIF_CFG_DEV1_EPF1_0_PCIE_ARI_CNTL_BASE_IDX                                                   5\n\n\n\n\n#define regBIF_CFG_DEV2_EPF0_0_VENDOR_ID                                                                0x14000\n#define regBIF_CFG_DEV2_EPF0_0_VENDOR_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV2_EPF0_0_DEVICE_ID                                                                0x14000\n#define regBIF_CFG_DEV2_EPF0_0_DEVICE_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV2_EPF0_0_COMMAND                                                                  0x14001\n#define regBIF_CFG_DEV2_EPF0_0_COMMAND_BASE_IDX                                                         5\n#define regBIF_CFG_DEV2_EPF0_0_STATUS                                                                   0x14001\n#define regBIF_CFG_DEV2_EPF0_0_STATUS_BASE_IDX                                                          5\n#define regBIF_CFG_DEV2_EPF0_0_REVISION_ID                                                              0x14002\n#define regBIF_CFG_DEV2_EPF0_0_REVISION_ID_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF0_0_PROG_INTERFACE                                                           0x14002\n#define regBIF_CFG_DEV2_EPF0_0_PROG_INTERFACE_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF0_0_SUB_CLASS                                                                0x14002\n#define regBIF_CFG_DEV2_EPF0_0_SUB_CLASS_BASE_IDX                                                       5\n#define regBIF_CFG_DEV2_EPF0_0_BASE_CLASS                                                               0x14002\n#define regBIF_CFG_DEV2_EPF0_0_BASE_CLASS_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_EPF0_0_CACHE_LINE                                                               0x14003\n#define regBIF_CFG_DEV2_EPF0_0_CACHE_LINE_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_EPF0_0_LATENCY                                                                  0x14003\n#define regBIF_CFG_DEV2_EPF0_0_LATENCY_BASE_IDX                                                         5\n#define regBIF_CFG_DEV2_EPF0_0_HEADER                                                                   0x14003\n#define regBIF_CFG_DEV2_EPF0_0_HEADER_BASE_IDX                                                          5\n#define regBIF_CFG_DEV2_EPF0_0_BIST                                                                     0x14003\n#define regBIF_CFG_DEV2_EPF0_0_BIST_BASE_IDX                                                            5\n#define regBIF_CFG_DEV2_EPF0_0_BASE_ADDR_1                                                              0x14004\n#define regBIF_CFG_DEV2_EPF0_0_BASE_ADDR_1_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF0_0_BASE_ADDR_2                                                              0x14005\n#define regBIF_CFG_DEV2_EPF0_0_BASE_ADDR_2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF0_0_BASE_ADDR_3                                                              0x14006\n#define regBIF_CFG_DEV2_EPF0_0_BASE_ADDR_3_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF0_0_BASE_ADDR_4                                                              0x14007\n#define regBIF_CFG_DEV2_EPF0_0_BASE_ADDR_4_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF0_0_BASE_ADDR_5                                                              0x14008\n#define regBIF_CFG_DEV2_EPF0_0_BASE_ADDR_5_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF0_0_BASE_ADDR_6                                                              0x14009\n#define regBIF_CFG_DEV2_EPF0_0_BASE_ADDR_6_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF0_0_CARDBUS_CIS_PTR                                                          0x1400a\n#define regBIF_CFG_DEV2_EPF0_0_CARDBUS_CIS_PTR_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_EPF0_0_ADAPTER_ID                                                               0x1400b\n#define regBIF_CFG_DEV2_EPF0_0_ADAPTER_ID_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_EPF0_0_ROM_BASE_ADDR                                                            0x1400c\n#define regBIF_CFG_DEV2_EPF0_0_ROM_BASE_ADDR_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF0_0_CAP_PTR                                                                  0x1400d\n#define regBIF_CFG_DEV2_EPF0_0_CAP_PTR_BASE_IDX                                                         5\n#define regBIF_CFG_DEV2_EPF0_0_INTERRUPT_LINE                                                           0x1400f\n#define regBIF_CFG_DEV2_EPF0_0_INTERRUPT_LINE_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF0_0_INTERRUPT_PIN                                                            0x1400f\n#define regBIF_CFG_DEV2_EPF0_0_INTERRUPT_PIN_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF0_0_MIN_GRANT                                                                0x1400f\n#define regBIF_CFG_DEV2_EPF0_0_MIN_GRANT_BASE_IDX                                                       5\n#define regBIF_CFG_DEV2_EPF0_0_MAX_LATENCY                                                              0x1400f\n#define regBIF_CFG_DEV2_EPF0_0_MAX_LATENCY_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF0_0_VENDOR_CAP_LIST                                                          0x14012\n#define regBIF_CFG_DEV2_EPF0_0_VENDOR_CAP_LIST_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_EPF0_0_ADAPTER_ID_W                                                             0x14013\n#define regBIF_CFG_DEV2_EPF0_0_ADAPTER_ID_W_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF0_0_PMI_CAP_LIST                                                             0x14014\n#define regBIF_CFG_DEV2_EPF0_0_PMI_CAP_LIST_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF0_0_PMI_CAP                                                                  0x14014\n#define regBIF_CFG_DEV2_EPF0_0_PMI_CAP_BASE_IDX                                                         5\n#define regBIF_CFG_DEV2_EPF0_0_PMI_STATUS_CNTL                                                          0x14015\n#define regBIF_CFG_DEV2_EPF0_0_PMI_STATUS_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_CAP_LIST                                                            0x14019\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_CAP                                                                 0x14019\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV2_EPF0_0_DEVICE_CAP                                                               0x1401a\n#define regBIF_CFG_DEV2_EPF0_0_DEVICE_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_EPF0_0_DEVICE_CNTL                                                              0x1401b\n#define regBIF_CFG_DEV2_EPF0_0_DEVICE_CNTL_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF0_0_DEVICE_STATUS                                                            0x1401b\n#define regBIF_CFG_DEV2_EPF0_0_DEVICE_STATUS_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF0_0_LINK_CAP                                                                 0x1401c\n#define regBIF_CFG_DEV2_EPF0_0_LINK_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV2_EPF0_0_LINK_CNTL                                                                0x1401d\n#define regBIF_CFG_DEV2_EPF0_0_LINK_CNTL_BASE_IDX                                                       5\n#define regBIF_CFG_DEV2_EPF0_0_LINK_STATUS                                                              0x1401d\n#define regBIF_CFG_DEV2_EPF0_0_LINK_STATUS_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF0_0_DEVICE_CAP2                                                              0x14022\n#define regBIF_CFG_DEV2_EPF0_0_DEVICE_CAP2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF0_0_DEVICE_CNTL2                                                             0x14023\n#define regBIF_CFG_DEV2_EPF0_0_DEVICE_CNTL2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF0_0_DEVICE_STATUS2                                                           0x14023\n#define regBIF_CFG_DEV2_EPF0_0_DEVICE_STATUS2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF0_0_LINK_CAP2                                                                0x14024\n#define regBIF_CFG_DEV2_EPF0_0_LINK_CAP2_BASE_IDX                                                       5\n#define regBIF_CFG_DEV2_EPF0_0_LINK_CNTL2                                                               0x14025\n#define regBIF_CFG_DEV2_EPF0_0_LINK_CNTL2_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_EPF0_0_LINK_STATUS2                                                             0x14025\n#define regBIF_CFG_DEV2_EPF0_0_LINK_STATUS2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF0_0_MSI_CAP_LIST                                                             0x14028\n#define regBIF_CFG_DEV2_EPF0_0_MSI_CAP_LIST_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF0_0_MSI_MSG_CNTL                                                             0x14028\n#define regBIF_CFG_DEV2_EPF0_0_MSI_MSG_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF0_0_MSI_MSG_ADDR_LO                                                          0x14029\n#define regBIF_CFG_DEV2_EPF0_0_MSI_MSG_ADDR_LO_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_EPF0_0_MSI_MSG_ADDR_HI                                                          0x1402a\n#define regBIF_CFG_DEV2_EPF0_0_MSI_MSG_ADDR_HI_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_EPF0_0_MSI_MSG_DATA                                                             0x1402a\n#define regBIF_CFG_DEV2_EPF0_0_MSI_MSG_DATA_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF0_0_MSI_EXT_MSG_DATA                                                         0x1402a\n#define regBIF_CFG_DEV2_EPF0_0_MSI_EXT_MSG_DATA_BASE_IDX                                                5\n#define regBIF_CFG_DEV2_EPF0_0_MSI_MASK                                                                 0x1402b\n#define regBIF_CFG_DEV2_EPF0_0_MSI_MASK_BASE_IDX                                                        5\n#define regBIF_CFG_DEV2_EPF0_0_MSI_MSG_DATA_64                                                          0x1402b\n#define regBIF_CFG_DEV2_EPF0_0_MSI_MSG_DATA_64_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_EPF0_0_MSI_EXT_MSG_DATA_64                                                      0x1402b\n#define regBIF_CFG_DEV2_EPF0_0_MSI_EXT_MSG_DATA_64_BASE_IDX                                             5\n#define regBIF_CFG_DEV2_EPF0_0_MSI_MASK_64                                                              0x1402c\n#define regBIF_CFG_DEV2_EPF0_0_MSI_MASK_64_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF0_0_MSI_PENDING                                                              0x1402c\n#define regBIF_CFG_DEV2_EPF0_0_MSI_PENDING_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF0_0_MSI_PENDING_64                                                           0x1402d\n#define regBIF_CFG_DEV2_EPF0_0_MSI_PENDING_64_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF0_0_MSIX_CAP_LIST                                                            0x14030\n#define regBIF_CFG_DEV2_EPF0_0_MSIX_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF0_0_MSIX_MSG_CNTL                                                            0x14030\n#define regBIF_CFG_DEV2_EPF0_0_MSIX_MSG_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF0_0_MSIX_TABLE                                                               0x14031\n#define regBIF_CFG_DEV2_EPF0_0_MSIX_TABLE_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_EPF0_0_MSIX_PBA                                                                 0x14032\n#define regBIF_CFG_DEV2_EPF0_0_MSIX_PBA_BASE_IDX                                                        5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                        0x14040\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                               5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR                                                 0x14041\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                        5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_VENDOR_SPECIFIC1                                                    0x14042\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_VENDOR_SPECIFIC2                                                    0x14043\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_VC_ENH_CAP_LIST                                                     0x14044\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_VC_ENH_CAP_LIST_BASE_IDX                                            5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_PORT_VC_CAP_REG1                                                    0x14045\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_PORT_VC_CAP_REG1_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_PORT_VC_CAP_REG2                                                    0x14046\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_PORT_VC_CAP_REG2_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_PORT_VC_CNTL                                                        0x14047\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_PORT_VC_CNTL_BASE_IDX                                               5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_PORT_VC_STATUS                                                      0x14047\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_PORT_VC_STATUS_BASE_IDX                                             5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_VC0_RESOURCE_CAP                                                    0x14048\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_VC0_RESOURCE_CAP_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_VC0_RESOURCE_CNTL                                                   0x14049\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_VC0_RESOURCE_CNTL_BASE_IDX                                          5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_VC0_RESOURCE_STATUS                                                 0x1404a\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_VC0_RESOURCE_STATUS_BASE_IDX                                        5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_VC1_RESOURCE_CAP                                                    0x1404b\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_VC1_RESOURCE_CAP_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_VC1_RESOURCE_CNTL                                                   0x1404c\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_VC1_RESOURCE_CNTL_BASE_IDX                                          5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_VC1_RESOURCE_STATUS                                                 0x1404d\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_VC1_RESOURCE_STATUS_BASE_IDX                                        5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                            0x14054\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_UNCORR_ERR_STATUS                                                   0x14055\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                          5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_UNCORR_ERR_MASK                                                     0x14056\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_UNCORR_ERR_MASK_BASE_IDX                                            5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_UNCORR_ERR_SEVERITY                                                 0x14057\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                        5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_CORR_ERR_STATUS                                                     0x14058\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_CORR_ERR_STATUS_BASE_IDX                                            5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_CORR_ERR_MASK                                                       0x14059\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_CORR_ERR_MASK_BASE_IDX                                              5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_ADV_ERR_CAP_CNTL                                                    0x1405a\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_HDR_LOG0                                                            0x1405b\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_HDR_LOG0_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_HDR_LOG1                                                            0x1405c\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_HDR_LOG1_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_HDR_LOG2                                                            0x1405d\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_HDR_LOG2_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_HDR_LOG3                                                            0x1405e\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_HDR_LOG3_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_TLP_PREFIX_LOG0                                                     0x14062\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                            5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_TLP_PREFIX_LOG1                                                     0x14063\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                            5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_TLP_PREFIX_LOG2                                                     0x14064\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                            5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_TLP_PREFIX_LOG3                                                     0x14065\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                            5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_BAR_ENH_CAP_LIST                                                    0x14080\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_BAR_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_BAR1_CAP                                                            0x14081\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_BAR1_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_BAR1_CNTL                                                           0x14082\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_BAR1_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_BAR2_CAP                                                            0x14083\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_BAR2_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_BAR2_CNTL                                                           0x14084\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_BAR2_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_BAR3_CAP                                                            0x14085\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_BAR3_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_BAR3_CNTL                                                           0x14086\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_BAR3_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_BAR4_CAP                                                            0x14087\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_BAR4_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_BAR4_CNTL                                                           0x14088\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_BAR4_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_BAR5_CAP                                                            0x14089\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_BAR5_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_BAR5_CNTL                                                           0x1408a\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_BAR5_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_BAR6_CAP                                                            0x1408b\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_BAR6_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_BAR6_CNTL                                                           0x1408c\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_BAR6_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_PWR_BUDGET_ENH_CAP_LIST                                             0x14090\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_PWR_BUDGET_ENH_CAP_LIST_BASE_IDX                                    5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_PWR_BUDGET_DATA_SELECT                                              0x14091\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_PWR_BUDGET_DATA_SELECT_BASE_IDX                                     5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_PWR_BUDGET_DATA                                                     0x14092\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_PWR_BUDGET_DATA_BASE_IDX                                            5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_PWR_BUDGET_CAP                                                      0x14093\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_PWR_BUDGET_CAP_BASE_IDX                                             5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_DPA_ENH_CAP_LIST                                                    0x14094\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_DPA_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_DPA_CAP                                                             0x14095\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_DPA_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_DPA_LATENCY_INDICATOR                                               0x14096\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_DPA_LATENCY_INDICATOR_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_DPA_STATUS                                                          0x14097\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_DPA_STATUS_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_DPA_CNTL                                                            0x14097\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_DPA_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_0                                            0x14098\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_1                                            0x14098\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_1_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_2                                            0x14098\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_2_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_3                                            0x14098\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_3_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_4                                            0x14099\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_4_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_5                                            0x14099\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_5_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_6                                            0x14099\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_6_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_7                                            0x14099\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_7_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_SECONDARY_ENH_CAP_LIST                                              0x1409c\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_SECONDARY_ENH_CAP_LIST_BASE_IDX                                     5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_LINK_CNTL3                                                          0x1409d\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_LINK_CNTL3_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_LANE_ERROR_STATUS                                                   0x1409e\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_LANE_ERROR_STATUS_BASE_IDX                                          5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_LANE_0_EQUALIZATION_CNTL                                            0x1409f\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_LANE_0_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_LANE_1_EQUALIZATION_CNTL                                            0x1409f\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_LANE_1_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_LANE_2_EQUALIZATION_CNTL                                            0x140a0\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_LANE_2_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_LANE_3_EQUALIZATION_CNTL                                            0x140a0\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_LANE_3_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_LANE_4_EQUALIZATION_CNTL                                            0x140a1\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_LANE_4_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_LANE_5_EQUALIZATION_CNTL                                            0x140a1\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_LANE_5_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_LANE_6_EQUALIZATION_CNTL                                            0x140a2\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_LANE_6_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_LANE_7_EQUALIZATION_CNTL                                            0x140a2\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_LANE_7_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_LANE_8_EQUALIZATION_CNTL                                            0x140a3\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_LANE_8_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_LANE_9_EQUALIZATION_CNTL                                            0x140a3\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_LANE_9_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_LANE_10_EQUALIZATION_CNTL                                           0x140a4\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_LANE_10_EQUALIZATION_CNTL_BASE_IDX                                  5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_LANE_11_EQUALIZATION_CNTL                                           0x140a4\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_LANE_11_EQUALIZATION_CNTL_BASE_IDX                                  5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_LANE_12_EQUALIZATION_CNTL                                           0x140a5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_LANE_12_EQUALIZATION_CNTL_BASE_IDX                                  5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_LANE_13_EQUALIZATION_CNTL                                           0x140a5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_LANE_13_EQUALIZATION_CNTL_BASE_IDX                                  5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_LANE_14_EQUALIZATION_CNTL                                           0x140a6\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_LANE_14_EQUALIZATION_CNTL_BASE_IDX                                  5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_LANE_15_EQUALIZATION_CNTL                                           0x140a6\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_LANE_15_EQUALIZATION_CNTL_BASE_IDX                                  5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_ACS_ENH_CAP_LIST                                                    0x140a8\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_ACS_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_ACS_CAP                                                             0x140a9\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_ACS_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_ACS_CNTL                                                            0x140a9\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_ACS_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_PASID_ENH_CAP_LIST                                                  0x140b4\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_PASID_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_PASID_CAP                                                           0x140b5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_PASID_CAP_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_PASID_CNTL                                                          0x140b5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_PASID_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_LTR_ENH_CAP_LIST                                                    0x140c8\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_LTR_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_LTR_CAP                                                             0x140c9\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_LTR_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_ARI_ENH_CAP_LIST                                                    0x140ca\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_ARI_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_ARI_CAP                                                             0x140cb\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_ARI_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_ARI_CNTL                                                            0x140cb\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_ARI_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_DLF_ENH_CAP_LIST                                                    0x14100\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_DLF_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF0_0_DATA_LINK_FEATURE_CAP                                                    0x14101\n#define regBIF_CFG_DEV2_EPF0_0_DATA_LINK_FEATURE_CAP_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF0_0_DATA_LINK_FEATURE_STATUS                                                 0x14102\n#define regBIF_CFG_DEV2_EPF0_0_DATA_LINK_FEATURE_STATUS_BASE_IDX                                        5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_PHY_16GT_ENH_CAP_LIST                                               0x14104\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_PHY_16GT_ENH_CAP_LIST_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_EPF0_0_LINK_CAP_16GT                                                            0x14105\n#define regBIF_CFG_DEV2_EPF0_0_LINK_CAP_16GT_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF0_0_LINK_CNTL_16GT                                                           0x14106\n#define regBIF_CFG_DEV2_EPF0_0_LINK_CNTL_16GT_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF0_0_LINK_STATUS_16GT                                                         0x14107\n#define regBIF_CFG_DEV2_EPF0_0_LINK_STATUS_16GT_BASE_IDX                                                5\n#define regBIF_CFG_DEV2_EPF0_0_LOCAL_PARITY_MISMATCH_STATUS_16GT                                        0x14108\n#define regBIF_CFG_DEV2_EPF0_0_LOCAL_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                               5\n#define regBIF_CFG_DEV2_EPF0_0_RTM1_PARITY_MISMATCH_STATUS_16GT                                         0x14109\n#define regBIF_CFG_DEV2_EPF0_0_RTM1_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                5\n#define regBIF_CFG_DEV2_EPF0_0_RTM2_PARITY_MISMATCH_STATUS_16GT                                         0x1410a\n#define regBIF_CFG_DEV2_EPF0_0_RTM2_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                5\n#define regBIF_CFG_DEV2_EPF0_0_LANE_0_EQUALIZATION_CNTL_16GT                                            0x1410c\n#define regBIF_CFG_DEV2_EPF0_0_LANE_0_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_0_LANE_1_EQUALIZATION_CNTL_16GT                                            0x1410c\n#define regBIF_CFG_DEV2_EPF0_0_LANE_1_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_0_LANE_2_EQUALIZATION_CNTL_16GT                                            0x1410c\n#define regBIF_CFG_DEV2_EPF0_0_LANE_2_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_0_LANE_3_EQUALIZATION_CNTL_16GT                                            0x1410c\n#define regBIF_CFG_DEV2_EPF0_0_LANE_3_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_0_LANE_4_EQUALIZATION_CNTL_16GT                                            0x1410d\n#define regBIF_CFG_DEV2_EPF0_0_LANE_4_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_0_LANE_5_EQUALIZATION_CNTL_16GT                                            0x1410d\n#define regBIF_CFG_DEV2_EPF0_0_LANE_5_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_0_LANE_6_EQUALIZATION_CNTL_16GT                                            0x1410d\n#define regBIF_CFG_DEV2_EPF0_0_LANE_6_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_0_LANE_7_EQUALIZATION_CNTL_16GT                                            0x1410d\n#define regBIF_CFG_DEV2_EPF0_0_LANE_7_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_0_LANE_8_EQUALIZATION_CNTL_16GT                                            0x1410e\n#define regBIF_CFG_DEV2_EPF0_0_LANE_8_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_0_LANE_9_EQUALIZATION_CNTL_16GT                                            0x1410e\n#define regBIF_CFG_DEV2_EPF0_0_LANE_9_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_0_LANE_10_EQUALIZATION_CNTL_16GT                                           0x1410e\n#define regBIF_CFG_DEV2_EPF0_0_LANE_10_EQUALIZATION_CNTL_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV2_EPF0_0_LANE_11_EQUALIZATION_CNTL_16GT                                           0x1410e\n#define regBIF_CFG_DEV2_EPF0_0_LANE_11_EQUALIZATION_CNTL_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV2_EPF0_0_LANE_12_EQUALIZATION_CNTL_16GT                                           0x1410f\n#define regBIF_CFG_DEV2_EPF0_0_LANE_12_EQUALIZATION_CNTL_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV2_EPF0_0_LANE_13_EQUALIZATION_CNTL_16GT                                           0x1410f\n#define regBIF_CFG_DEV2_EPF0_0_LANE_13_EQUALIZATION_CNTL_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV2_EPF0_0_LANE_14_EQUALIZATION_CNTL_16GT                                           0x1410f\n#define regBIF_CFG_DEV2_EPF0_0_LANE_14_EQUALIZATION_CNTL_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV2_EPF0_0_LANE_15_EQUALIZATION_CNTL_16GT                                           0x1410f\n#define regBIF_CFG_DEV2_EPF0_0_LANE_15_EQUALIZATION_CNTL_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_MARGINING_ENH_CAP_LIST                                              0x14114\n#define regBIF_CFG_DEV2_EPF0_0_PCIE_MARGINING_ENH_CAP_LIST_BASE_IDX                                     5\n#define regBIF_CFG_DEV2_EPF0_0_MARGINING_PORT_CAP                                                       0x14115\n#define regBIF_CFG_DEV2_EPF0_0_MARGINING_PORT_CAP_BASE_IDX                                              5\n#define regBIF_CFG_DEV2_EPF0_0_MARGINING_PORT_STATUS                                                    0x14115\n#define regBIF_CFG_DEV2_EPF0_0_MARGINING_PORT_STATUS_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF0_0_LANE_0_MARGINING_LANE_CNTL                                               0x14116\n#define regBIF_CFG_DEV2_EPF0_0_LANE_0_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_EPF0_0_LANE_0_MARGINING_LANE_STATUS                                             0x14116\n#define regBIF_CFG_DEV2_EPF0_0_LANE_0_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV2_EPF0_0_LANE_1_MARGINING_LANE_CNTL                                               0x14117\n#define regBIF_CFG_DEV2_EPF0_0_LANE_1_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_EPF0_0_LANE_1_MARGINING_LANE_STATUS                                             0x14117\n#define regBIF_CFG_DEV2_EPF0_0_LANE_1_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV2_EPF0_0_LANE_2_MARGINING_LANE_CNTL                                               0x14118\n#define regBIF_CFG_DEV2_EPF0_0_LANE_2_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_EPF0_0_LANE_2_MARGINING_LANE_STATUS                                             0x14118\n#define regBIF_CFG_DEV2_EPF0_0_LANE_2_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV2_EPF0_0_LANE_3_MARGINING_LANE_CNTL                                               0x14119\n#define regBIF_CFG_DEV2_EPF0_0_LANE_3_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_EPF0_0_LANE_3_MARGINING_LANE_STATUS                                             0x14119\n#define regBIF_CFG_DEV2_EPF0_0_LANE_3_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV2_EPF0_0_LANE_4_MARGINING_LANE_CNTL                                               0x1411a\n#define regBIF_CFG_DEV2_EPF0_0_LANE_4_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_EPF0_0_LANE_4_MARGINING_LANE_STATUS                                             0x1411a\n#define regBIF_CFG_DEV2_EPF0_0_LANE_4_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV2_EPF0_0_LANE_5_MARGINING_LANE_CNTL                                               0x1411b\n#define regBIF_CFG_DEV2_EPF0_0_LANE_5_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_EPF0_0_LANE_5_MARGINING_LANE_STATUS                                             0x1411b\n#define regBIF_CFG_DEV2_EPF0_0_LANE_5_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV2_EPF0_0_LANE_6_MARGINING_LANE_CNTL                                               0x1411c\n#define regBIF_CFG_DEV2_EPF0_0_LANE_6_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_EPF0_0_LANE_6_MARGINING_LANE_STATUS                                             0x1411c\n#define regBIF_CFG_DEV2_EPF0_0_LANE_6_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV2_EPF0_0_LANE_7_MARGINING_LANE_CNTL                                               0x1411d\n#define regBIF_CFG_DEV2_EPF0_0_LANE_7_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_EPF0_0_LANE_7_MARGINING_LANE_STATUS                                             0x1411d\n#define regBIF_CFG_DEV2_EPF0_0_LANE_7_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV2_EPF0_0_LANE_8_MARGINING_LANE_CNTL                                               0x1411e\n#define regBIF_CFG_DEV2_EPF0_0_LANE_8_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_EPF0_0_LANE_8_MARGINING_LANE_STATUS                                             0x1411e\n#define regBIF_CFG_DEV2_EPF0_0_LANE_8_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV2_EPF0_0_LANE_9_MARGINING_LANE_CNTL                                               0x1411f\n#define regBIF_CFG_DEV2_EPF0_0_LANE_9_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_EPF0_0_LANE_9_MARGINING_LANE_STATUS                                             0x1411f\n#define regBIF_CFG_DEV2_EPF0_0_LANE_9_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV2_EPF0_0_LANE_10_MARGINING_LANE_CNTL                                              0x14120\n#define regBIF_CFG_DEV2_EPF0_0_LANE_10_MARGINING_LANE_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV2_EPF0_0_LANE_10_MARGINING_LANE_STATUS                                            0x14120\n#define regBIF_CFG_DEV2_EPF0_0_LANE_10_MARGINING_LANE_STATUS_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_0_LANE_11_MARGINING_LANE_CNTL                                              0x14121\n#define regBIF_CFG_DEV2_EPF0_0_LANE_11_MARGINING_LANE_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV2_EPF0_0_LANE_11_MARGINING_LANE_STATUS                                            0x14121\n#define regBIF_CFG_DEV2_EPF0_0_LANE_11_MARGINING_LANE_STATUS_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_0_LANE_12_MARGINING_LANE_CNTL                                              0x14122\n#define regBIF_CFG_DEV2_EPF0_0_LANE_12_MARGINING_LANE_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV2_EPF0_0_LANE_12_MARGINING_LANE_STATUS                                            0x14122\n#define regBIF_CFG_DEV2_EPF0_0_LANE_12_MARGINING_LANE_STATUS_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_0_LANE_13_MARGINING_LANE_CNTL                                              0x14123\n#define regBIF_CFG_DEV2_EPF0_0_LANE_13_MARGINING_LANE_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV2_EPF0_0_LANE_13_MARGINING_LANE_STATUS                                            0x14123\n#define regBIF_CFG_DEV2_EPF0_0_LANE_13_MARGINING_LANE_STATUS_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_0_LANE_14_MARGINING_LANE_CNTL                                              0x14124\n#define regBIF_CFG_DEV2_EPF0_0_LANE_14_MARGINING_LANE_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV2_EPF0_0_LANE_14_MARGINING_LANE_STATUS                                            0x14124\n#define regBIF_CFG_DEV2_EPF0_0_LANE_14_MARGINING_LANE_STATUS_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_0_LANE_15_MARGINING_LANE_CNTL                                              0x14125\n#define regBIF_CFG_DEV2_EPF0_0_LANE_15_MARGINING_LANE_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV2_EPF0_0_LANE_15_MARGINING_LANE_STATUS                                            0x14125\n#define regBIF_CFG_DEV2_EPF0_0_LANE_15_MARGINING_LANE_STATUS_BASE_IDX                                   5\n\n\n\n\n#define regBIF_CFG_DEV2_EPF1_0_VENDOR_ID                                                                0x14400\n#define regBIF_CFG_DEV2_EPF1_0_VENDOR_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV2_EPF1_0_DEVICE_ID                                                                0x14400\n#define regBIF_CFG_DEV2_EPF1_0_DEVICE_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV2_EPF1_0_COMMAND                                                                  0x14401\n#define regBIF_CFG_DEV2_EPF1_0_COMMAND_BASE_IDX                                                         5\n#define regBIF_CFG_DEV2_EPF1_0_STATUS                                                                   0x14401\n#define regBIF_CFG_DEV2_EPF1_0_STATUS_BASE_IDX                                                          5\n#define regBIF_CFG_DEV2_EPF1_0_REVISION_ID                                                              0x14402\n#define regBIF_CFG_DEV2_EPF1_0_REVISION_ID_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF1_0_PROG_INTERFACE                                                           0x14402\n#define regBIF_CFG_DEV2_EPF1_0_PROG_INTERFACE_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF1_0_SUB_CLASS                                                                0x14402\n#define regBIF_CFG_DEV2_EPF1_0_SUB_CLASS_BASE_IDX                                                       5\n#define regBIF_CFG_DEV2_EPF1_0_BASE_CLASS                                                               0x14402\n#define regBIF_CFG_DEV2_EPF1_0_BASE_CLASS_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_EPF1_0_CACHE_LINE                                                               0x14403\n#define regBIF_CFG_DEV2_EPF1_0_CACHE_LINE_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_EPF1_0_LATENCY                                                                  0x14403\n#define regBIF_CFG_DEV2_EPF1_0_LATENCY_BASE_IDX                                                         5\n#define regBIF_CFG_DEV2_EPF1_0_HEADER                                                                   0x14403\n#define regBIF_CFG_DEV2_EPF1_0_HEADER_BASE_IDX                                                          5\n#define regBIF_CFG_DEV2_EPF1_0_BIST                                                                     0x14403\n#define regBIF_CFG_DEV2_EPF1_0_BIST_BASE_IDX                                                            5\n#define regBIF_CFG_DEV2_EPF1_0_BASE_ADDR_1                                                              0x14404\n#define regBIF_CFG_DEV2_EPF1_0_BASE_ADDR_1_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF1_0_BASE_ADDR_2                                                              0x14405\n#define regBIF_CFG_DEV2_EPF1_0_BASE_ADDR_2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF1_0_BASE_ADDR_3                                                              0x14406\n#define regBIF_CFG_DEV2_EPF1_0_BASE_ADDR_3_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF1_0_BASE_ADDR_4                                                              0x14407\n#define regBIF_CFG_DEV2_EPF1_0_BASE_ADDR_4_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF1_0_BASE_ADDR_5                                                              0x14408\n#define regBIF_CFG_DEV2_EPF1_0_BASE_ADDR_5_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF1_0_BASE_ADDR_6                                                              0x14409\n#define regBIF_CFG_DEV2_EPF1_0_BASE_ADDR_6_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF1_0_CARDBUS_CIS_PTR                                                          0x1440a\n#define regBIF_CFG_DEV2_EPF1_0_CARDBUS_CIS_PTR_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_EPF1_0_ADAPTER_ID                                                               0x1440b\n#define regBIF_CFG_DEV2_EPF1_0_ADAPTER_ID_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_EPF1_0_ROM_BASE_ADDR                                                            0x1440c\n#define regBIF_CFG_DEV2_EPF1_0_ROM_BASE_ADDR_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF1_0_CAP_PTR                                                                  0x1440d\n#define regBIF_CFG_DEV2_EPF1_0_CAP_PTR_BASE_IDX                                                         5\n#define regBIF_CFG_DEV2_EPF1_0_INTERRUPT_LINE                                                           0x1440f\n#define regBIF_CFG_DEV2_EPF1_0_INTERRUPT_LINE_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF1_0_INTERRUPT_PIN                                                            0x1440f\n#define regBIF_CFG_DEV2_EPF1_0_INTERRUPT_PIN_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF1_0_MIN_GRANT                                                                0x1440f\n#define regBIF_CFG_DEV2_EPF1_0_MIN_GRANT_BASE_IDX                                                       5\n#define regBIF_CFG_DEV2_EPF1_0_MAX_LATENCY                                                              0x1440f\n#define regBIF_CFG_DEV2_EPF1_0_MAX_LATENCY_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF1_0_VENDOR_CAP_LIST                                                          0x14412\n#define regBIF_CFG_DEV2_EPF1_0_VENDOR_CAP_LIST_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_EPF1_0_ADAPTER_ID_W                                                             0x14413\n#define regBIF_CFG_DEV2_EPF1_0_ADAPTER_ID_W_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF1_0_PMI_CAP_LIST                                                             0x14414\n#define regBIF_CFG_DEV2_EPF1_0_PMI_CAP_LIST_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF1_0_PMI_CAP                                                                  0x14414\n#define regBIF_CFG_DEV2_EPF1_0_PMI_CAP_BASE_IDX                                                         5\n#define regBIF_CFG_DEV2_EPF1_0_PMI_STATUS_CNTL                                                          0x14415\n#define regBIF_CFG_DEV2_EPF1_0_PMI_STATUS_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_EPF1_0_SBRN                                                                     0x14418\n#define regBIF_CFG_DEV2_EPF1_0_SBRN_BASE_IDX                                                            5\n#define regBIF_CFG_DEV2_EPF1_0_FLADJ                                                                    0x14418\n#define regBIF_CFG_DEV2_EPF1_0_FLADJ_BASE_IDX                                                           5\n#define regBIF_CFG_DEV2_EPF1_0_DBESL_DBESLD                                                             0x14418\n#define regBIF_CFG_DEV2_EPF1_0_DBESL_DBESLD_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_CAP_LIST                                                            0x14419\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_CAP                                                                 0x14419\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV2_EPF1_0_DEVICE_CAP                                                               0x1441a\n#define regBIF_CFG_DEV2_EPF1_0_DEVICE_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_EPF1_0_DEVICE_CNTL                                                              0x1441b\n#define regBIF_CFG_DEV2_EPF1_0_DEVICE_CNTL_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF1_0_DEVICE_STATUS                                                            0x1441b\n#define regBIF_CFG_DEV2_EPF1_0_DEVICE_STATUS_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF1_0_LINK_CAP                                                                 0x1441c\n#define regBIF_CFG_DEV2_EPF1_0_LINK_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV2_EPF1_0_LINK_CNTL                                                                0x1441d\n#define regBIF_CFG_DEV2_EPF1_0_LINK_CNTL_BASE_IDX                                                       5\n#define regBIF_CFG_DEV2_EPF1_0_LINK_STATUS                                                              0x1441d\n#define regBIF_CFG_DEV2_EPF1_0_LINK_STATUS_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF1_0_DEVICE_CAP2                                                              0x14422\n#define regBIF_CFG_DEV2_EPF1_0_DEVICE_CAP2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF1_0_DEVICE_CNTL2                                                             0x14423\n#define regBIF_CFG_DEV2_EPF1_0_DEVICE_CNTL2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF1_0_DEVICE_STATUS2                                                           0x14423\n#define regBIF_CFG_DEV2_EPF1_0_DEVICE_STATUS2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF1_0_LINK_CAP2                                                                0x14424\n#define regBIF_CFG_DEV2_EPF1_0_LINK_CAP2_BASE_IDX                                                       5\n#define regBIF_CFG_DEV2_EPF1_0_LINK_CNTL2                                                               0x14425\n#define regBIF_CFG_DEV2_EPF1_0_LINK_CNTL2_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_EPF1_0_LINK_STATUS2                                                             0x14425\n#define regBIF_CFG_DEV2_EPF1_0_LINK_STATUS2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF1_0_MSI_CAP_LIST                                                             0x14428\n#define regBIF_CFG_DEV2_EPF1_0_MSI_CAP_LIST_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF1_0_MSI_MSG_CNTL                                                             0x14428\n#define regBIF_CFG_DEV2_EPF1_0_MSI_MSG_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF1_0_MSI_MSG_ADDR_LO                                                          0x14429\n#define regBIF_CFG_DEV2_EPF1_0_MSI_MSG_ADDR_LO_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_EPF1_0_MSI_MSG_ADDR_HI                                                          0x1442a\n#define regBIF_CFG_DEV2_EPF1_0_MSI_MSG_ADDR_HI_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_EPF1_0_MSI_MSG_DATA                                                             0x1442a\n#define regBIF_CFG_DEV2_EPF1_0_MSI_MSG_DATA_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF1_0_MSI_EXT_MSG_DATA                                                         0x1442a\n#define regBIF_CFG_DEV2_EPF1_0_MSI_EXT_MSG_DATA_BASE_IDX                                                5\n#define regBIF_CFG_DEV2_EPF1_0_MSI_MASK                                                                 0x1442b\n#define regBIF_CFG_DEV2_EPF1_0_MSI_MASK_BASE_IDX                                                        5\n#define regBIF_CFG_DEV2_EPF1_0_MSI_MSG_DATA_64                                                          0x1442b\n#define regBIF_CFG_DEV2_EPF1_0_MSI_MSG_DATA_64_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_EPF1_0_MSI_EXT_MSG_DATA_64                                                      0x1442b\n#define regBIF_CFG_DEV2_EPF1_0_MSI_EXT_MSG_DATA_64_BASE_IDX                                             5\n#define regBIF_CFG_DEV2_EPF1_0_MSI_MASK_64                                                              0x1442c\n#define regBIF_CFG_DEV2_EPF1_0_MSI_MASK_64_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF1_0_MSI_PENDING                                                              0x1442c\n#define regBIF_CFG_DEV2_EPF1_0_MSI_PENDING_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF1_0_MSI_PENDING_64                                                           0x1442d\n#define regBIF_CFG_DEV2_EPF1_0_MSI_PENDING_64_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF1_0_MSIX_CAP_LIST                                                            0x14430\n#define regBIF_CFG_DEV2_EPF1_0_MSIX_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF1_0_MSIX_MSG_CNTL                                                            0x14430\n#define regBIF_CFG_DEV2_EPF1_0_MSIX_MSG_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF1_0_MSIX_TABLE                                                               0x14431\n#define regBIF_CFG_DEV2_EPF1_0_MSIX_TABLE_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_EPF1_0_MSIX_PBA                                                                 0x14432\n#define regBIF_CFG_DEV2_EPF1_0_MSIX_PBA_BASE_IDX                                                        5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                        0x14440\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                               5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_VENDOR_SPECIFIC_HDR                                                 0x14441\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                        5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_VENDOR_SPECIFIC1                                                    0x14442\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_VENDOR_SPECIFIC2                                                    0x14443\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                            0x14454\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_UNCORR_ERR_STATUS                                                   0x14455\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                          5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_UNCORR_ERR_MASK                                                     0x14456\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_UNCORR_ERR_MASK_BASE_IDX                                            5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_UNCORR_ERR_SEVERITY                                                 0x14457\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                        5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_CORR_ERR_STATUS                                                     0x14458\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_CORR_ERR_STATUS_BASE_IDX                                            5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_CORR_ERR_MASK                                                       0x14459\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_CORR_ERR_MASK_BASE_IDX                                              5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_ADV_ERR_CAP_CNTL                                                    0x1445a\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_HDR_LOG0                                                            0x1445b\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_HDR_LOG0_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_HDR_LOG1                                                            0x1445c\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_HDR_LOG1_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_HDR_LOG2                                                            0x1445d\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_HDR_LOG2_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_HDR_LOG3                                                            0x1445e\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_HDR_LOG3_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_TLP_PREFIX_LOG0                                                     0x14462\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                            5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_TLP_PREFIX_LOG1                                                     0x14463\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                            5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_TLP_PREFIX_LOG2                                                     0x14464\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                            5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_TLP_PREFIX_LOG3                                                     0x14465\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                            5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_BAR_ENH_CAP_LIST                                                    0x14480\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_BAR_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_BAR1_CAP                                                            0x14481\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_BAR1_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_BAR1_CNTL                                                           0x14482\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_BAR1_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_BAR2_CAP                                                            0x14483\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_BAR2_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_BAR2_CNTL                                                           0x14484\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_BAR2_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_BAR3_CAP                                                            0x14485\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_BAR3_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_BAR3_CNTL                                                           0x14486\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_BAR3_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_BAR4_CAP                                                            0x14487\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_BAR4_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_BAR4_CNTL                                                           0x14488\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_BAR4_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_BAR5_CAP                                                            0x14489\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_BAR5_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_BAR5_CNTL                                                           0x1448a\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_BAR5_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_BAR6_CAP                                                            0x1448b\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_BAR6_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_BAR6_CNTL                                                           0x1448c\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_BAR6_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_PWR_BUDGET_ENH_CAP_LIST                                             0x14490\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_PWR_BUDGET_ENH_CAP_LIST_BASE_IDX                                    5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_PWR_BUDGET_DATA_SELECT                                              0x14491\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_PWR_BUDGET_DATA_SELECT_BASE_IDX                                     5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_PWR_BUDGET_DATA                                                     0x14492\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_PWR_BUDGET_DATA_BASE_IDX                                            5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_PWR_BUDGET_CAP                                                      0x14493\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_PWR_BUDGET_CAP_BASE_IDX                                             5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_DPA_ENH_CAP_LIST                                                    0x14494\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_DPA_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_DPA_CAP                                                             0x14495\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_DPA_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_DPA_LATENCY_INDICATOR                                               0x14496\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_DPA_LATENCY_INDICATOR_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_DPA_STATUS                                                          0x14497\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_DPA_STATUS_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_DPA_CNTL                                                            0x14497\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_DPA_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_0                                            0x14498\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_1                                            0x14498\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_1_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_2                                            0x14498\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_2_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_3                                            0x14498\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_3_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_4                                            0x14499\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_4_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_5                                            0x14499\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_5_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_6                                            0x14499\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_6_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_7                                            0x14499\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_7_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_ACS_ENH_CAP_LIST                                                    0x144a8\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_ACS_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_ACS_CAP                                                             0x144a9\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_ACS_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_ACS_CNTL                                                            0x144a9\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_ACS_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_PASID_ENH_CAP_LIST                                                  0x144b4\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_PASID_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_PASID_CAP                                                           0x144b5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_PASID_CAP_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_PASID_CNTL                                                          0x144b5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_PASID_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_ARI_ENH_CAP_LIST                                                    0x144ca\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_ARI_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_ARI_CAP                                                             0x144cb\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_ARI_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_ARI_CNTL                                                            0x144cb\n#define regBIF_CFG_DEV2_EPF1_0_PCIE_ARI_CNTL_BASE_IDX                                                   5\n\n\n\n\n#define regBIF_CFG_DEV2_EPF2_0_VENDOR_ID                                                                0x14800\n#define regBIF_CFG_DEV2_EPF2_0_VENDOR_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV2_EPF2_0_DEVICE_ID                                                                0x14800\n#define regBIF_CFG_DEV2_EPF2_0_DEVICE_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV2_EPF2_0_COMMAND                                                                  0x14801\n#define regBIF_CFG_DEV2_EPF2_0_COMMAND_BASE_IDX                                                         5\n#define regBIF_CFG_DEV2_EPF2_0_STATUS                                                                   0x14801\n#define regBIF_CFG_DEV2_EPF2_0_STATUS_BASE_IDX                                                          5\n#define regBIF_CFG_DEV2_EPF2_0_REVISION_ID                                                              0x14802\n#define regBIF_CFG_DEV2_EPF2_0_REVISION_ID_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF2_0_PROG_INTERFACE                                                           0x14802\n#define regBIF_CFG_DEV2_EPF2_0_PROG_INTERFACE_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF2_0_SUB_CLASS                                                                0x14802\n#define regBIF_CFG_DEV2_EPF2_0_SUB_CLASS_BASE_IDX                                                       5\n#define regBIF_CFG_DEV2_EPF2_0_BASE_CLASS                                                               0x14802\n#define regBIF_CFG_DEV2_EPF2_0_BASE_CLASS_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_EPF2_0_CACHE_LINE                                                               0x14803\n#define regBIF_CFG_DEV2_EPF2_0_CACHE_LINE_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_EPF2_0_LATENCY                                                                  0x14803\n#define regBIF_CFG_DEV2_EPF2_0_LATENCY_BASE_IDX                                                         5\n#define regBIF_CFG_DEV2_EPF2_0_HEADER                                                                   0x14803\n#define regBIF_CFG_DEV2_EPF2_0_HEADER_BASE_IDX                                                          5\n#define regBIF_CFG_DEV2_EPF2_0_BIST                                                                     0x14803\n#define regBIF_CFG_DEV2_EPF2_0_BIST_BASE_IDX                                                            5\n#define regBIF_CFG_DEV2_EPF2_0_BASE_ADDR_1                                                              0x14804\n#define regBIF_CFG_DEV2_EPF2_0_BASE_ADDR_1_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF2_0_BASE_ADDR_2                                                              0x14805\n#define regBIF_CFG_DEV2_EPF2_0_BASE_ADDR_2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF2_0_BASE_ADDR_3                                                              0x14806\n#define regBIF_CFG_DEV2_EPF2_0_BASE_ADDR_3_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF2_0_BASE_ADDR_4                                                              0x14807\n#define regBIF_CFG_DEV2_EPF2_0_BASE_ADDR_4_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF2_0_BASE_ADDR_5                                                              0x14808\n#define regBIF_CFG_DEV2_EPF2_0_BASE_ADDR_5_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF2_0_BASE_ADDR_6                                                              0x14809\n#define regBIF_CFG_DEV2_EPF2_0_BASE_ADDR_6_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF2_0_CARDBUS_CIS_PTR                                                          0x1480a\n#define regBIF_CFG_DEV2_EPF2_0_CARDBUS_CIS_PTR_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_EPF2_0_ADAPTER_ID                                                               0x1480b\n#define regBIF_CFG_DEV2_EPF2_0_ADAPTER_ID_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_EPF2_0_ROM_BASE_ADDR                                                            0x1480c\n#define regBIF_CFG_DEV2_EPF2_0_ROM_BASE_ADDR_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF2_0_CAP_PTR                                                                  0x1480d\n#define regBIF_CFG_DEV2_EPF2_0_CAP_PTR_BASE_IDX                                                         5\n#define regBIF_CFG_DEV2_EPF2_0_INTERRUPT_LINE                                                           0x1480f\n#define regBIF_CFG_DEV2_EPF2_0_INTERRUPT_LINE_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF2_0_INTERRUPT_PIN                                                            0x1480f\n#define regBIF_CFG_DEV2_EPF2_0_INTERRUPT_PIN_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF2_0_MIN_GRANT                                                                0x1480f\n#define regBIF_CFG_DEV2_EPF2_0_MIN_GRANT_BASE_IDX                                                       5\n#define regBIF_CFG_DEV2_EPF2_0_MAX_LATENCY                                                              0x1480f\n#define regBIF_CFG_DEV2_EPF2_0_MAX_LATENCY_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF2_0_VENDOR_CAP_LIST                                                          0x14812\n#define regBIF_CFG_DEV2_EPF2_0_VENDOR_CAP_LIST_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_EPF2_0_ADAPTER_ID_W                                                             0x14813\n#define regBIF_CFG_DEV2_EPF2_0_ADAPTER_ID_W_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF2_0_PMI_CAP_LIST                                                             0x14814\n#define regBIF_CFG_DEV2_EPF2_0_PMI_CAP_LIST_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF2_0_PMI_CAP                                                                  0x14814\n#define regBIF_CFG_DEV2_EPF2_0_PMI_CAP_BASE_IDX                                                         5\n#define regBIF_CFG_DEV2_EPF2_0_PMI_STATUS_CNTL                                                          0x14815\n#define regBIF_CFG_DEV2_EPF2_0_PMI_STATUS_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_EPF2_0_SBRN                                                                     0x14818\n#define regBIF_CFG_DEV2_EPF2_0_SBRN_BASE_IDX                                                            5\n#define regBIF_CFG_DEV2_EPF2_0_FLADJ                                                                    0x14818\n#define regBIF_CFG_DEV2_EPF2_0_FLADJ_BASE_IDX                                                           5\n#define regBIF_CFG_DEV2_EPF2_0_DBESL_DBESLD                                                             0x14818\n#define regBIF_CFG_DEV2_EPF2_0_DBESL_DBESLD_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_CAP_LIST                                                            0x14819\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_CAP                                                                 0x14819\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV2_EPF2_0_DEVICE_CAP                                                               0x1481a\n#define regBIF_CFG_DEV2_EPF2_0_DEVICE_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_EPF2_0_DEVICE_CNTL                                                              0x1481b\n#define regBIF_CFG_DEV2_EPF2_0_DEVICE_CNTL_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF2_0_DEVICE_STATUS                                                            0x1481b\n#define regBIF_CFG_DEV2_EPF2_0_DEVICE_STATUS_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF2_0_LINK_CAP                                                                 0x1481c\n#define regBIF_CFG_DEV2_EPF2_0_LINK_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV2_EPF2_0_LINK_CNTL                                                                0x1481d\n#define regBIF_CFG_DEV2_EPF2_0_LINK_CNTL_BASE_IDX                                                       5\n#define regBIF_CFG_DEV2_EPF2_0_LINK_STATUS                                                              0x1481d\n#define regBIF_CFG_DEV2_EPF2_0_LINK_STATUS_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF2_0_DEVICE_CAP2                                                              0x14822\n#define regBIF_CFG_DEV2_EPF2_0_DEVICE_CAP2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF2_0_DEVICE_CNTL2                                                             0x14823\n#define regBIF_CFG_DEV2_EPF2_0_DEVICE_CNTL2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF2_0_DEVICE_STATUS2                                                           0x14823\n#define regBIF_CFG_DEV2_EPF2_0_DEVICE_STATUS2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF2_0_LINK_CAP2                                                                0x14824\n#define regBIF_CFG_DEV2_EPF2_0_LINK_CAP2_BASE_IDX                                                       5\n#define regBIF_CFG_DEV2_EPF2_0_LINK_CNTL2                                                               0x14825\n#define regBIF_CFG_DEV2_EPF2_0_LINK_CNTL2_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_EPF2_0_LINK_STATUS2                                                             0x14825\n#define regBIF_CFG_DEV2_EPF2_0_LINK_STATUS2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF2_0_MSI_CAP_LIST                                                             0x14828\n#define regBIF_CFG_DEV2_EPF2_0_MSI_CAP_LIST_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF2_0_MSI_MSG_CNTL                                                             0x14828\n#define regBIF_CFG_DEV2_EPF2_0_MSI_MSG_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF2_0_MSI_MSG_ADDR_LO                                                          0x14829\n#define regBIF_CFG_DEV2_EPF2_0_MSI_MSG_ADDR_LO_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_EPF2_0_MSI_MSG_ADDR_HI                                                          0x1482a\n#define regBIF_CFG_DEV2_EPF2_0_MSI_MSG_ADDR_HI_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_EPF2_0_MSI_MSG_DATA                                                             0x1482a\n#define regBIF_CFG_DEV2_EPF2_0_MSI_MSG_DATA_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF2_0_MSI_EXT_MSG_DATA                                                         0x1482a\n#define regBIF_CFG_DEV2_EPF2_0_MSI_EXT_MSG_DATA_BASE_IDX                                                5\n#define regBIF_CFG_DEV2_EPF2_0_MSI_MASK                                                                 0x1482b\n#define regBIF_CFG_DEV2_EPF2_0_MSI_MASK_BASE_IDX                                                        5\n#define regBIF_CFG_DEV2_EPF2_0_MSI_MSG_DATA_64                                                          0x1482b\n#define regBIF_CFG_DEV2_EPF2_0_MSI_MSG_DATA_64_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_EPF2_0_MSI_EXT_MSG_DATA_64                                                      0x1482b\n#define regBIF_CFG_DEV2_EPF2_0_MSI_EXT_MSG_DATA_64_BASE_IDX                                             5\n#define regBIF_CFG_DEV2_EPF2_0_MSI_MASK_64                                                              0x1482c\n#define regBIF_CFG_DEV2_EPF2_0_MSI_MASK_64_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF2_0_MSI_PENDING                                                              0x1482c\n#define regBIF_CFG_DEV2_EPF2_0_MSI_PENDING_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF2_0_MSI_PENDING_64                                                           0x1482d\n#define regBIF_CFG_DEV2_EPF2_0_MSI_PENDING_64_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF2_0_MSIX_CAP_LIST                                                            0x14830\n#define regBIF_CFG_DEV2_EPF2_0_MSIX_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF2_0_MSIX_MSG_CNTL                                                            0x14830\n#define regBIF_CFG_DEV2_EPF2_0_MSIX_MSG_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF2_0_MSIX_TABLE                                                               0x14831\n#define regBIF_CFG_DEV2_EPF2_0_MSIX_TABLE_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_EPF2_0_MSIX_PBA                                                                 0x14832\n#define regBIF_CFG_DEV2_EPF2_0_MSIX_PBA_BASE_IDX                                                        5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                        0x14840\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                               5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_VENDOR_SPECIFIC_HDR                                                 0x14841\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                        5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_VENDOR_SPECIFIC1                                                    0x14842\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_VENDOR_SPECIFIC2                                                    0x14843\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                            0x14854\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_UNCORR_ERR_STATUS                                                   0x14855\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                          5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_UNCORR_ERR_MASK                                                     0x14856\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_UNCORR_ERR_MASK_BASE_IDX                                            5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_UNCORR_ERR_SEVERITY                                                 0x14857\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                        5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_CORR_ERR_STATUS                                                     0x14858\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_CORR_ERR_STATUS_BASE_IDX                                            5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_CORR_ERR_MASK                                                       0x14859\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_CORR_ERR_MASK_BASE_IDX                                              5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_ADV_ERR_CAP_CNTL                                                    0x1485a\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_HDR_LOG0                                                            0x1485b\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_HDR_LOG0_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_HDR_LOG1                                                            0x1485c\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_HDR_LOG1_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_HDR_LOG2                                                            0x1485d\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_HDR_LOG2_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_HDR_LOG3                                                            0x1485e\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_HDR_LOG3_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_TLP_PREFIX_LOG0                                                     0x14862\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                            5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_TLP_PREFIX_LOG1                                                     0x14863\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                            5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_TLP_PREFIX_LOG2                                                     0x14864\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                            5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_TLP_PREFIX_LOG3                                                     0x14865\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                            5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_BAR_ENH_CAP_LIST                                                    0x14880\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_BAR_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_BAR1_CAP                                                            0x14881\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_BAR1_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_BAR1_CNTL                                                           0x14882\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_BAR1_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_BAR2_CAP                                                            0x14883\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_BAR2_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_BAR2_CNTL                                                           0x14884\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_BAR2_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_BAR3_CAP                                                            0x14885\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_BAR3_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_BAR3_CNTL                                                           0x14886\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_BAR3_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_BAR4_CAP                                                            0x14887\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_BAR4_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_BAR4_CNTL                                                           0x14888\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_BAR4_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_BAR5_CAP                                                            0x14889\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_BAR5_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_BAR5_CNTL                                                           0x1488a\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_BAR5_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_BAR6_CAP                                                            0x1488b\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_BAR6_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_BAR6_CNTL                                                           0x1488c\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_BAR6_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_PWR_BUDGET_ENH_CAP_LIST                                             0x14890\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_PWR_BUDGET_ENH_CAP_LIST_BASE_IDX                                    5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_PWR_BUDGET_DATA_SELECT                                              0x14891\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_PWR_BUDGET_DATA_SELECT_BASE_IDX                                     5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_PWR_BUDGET_DATA                                                     0x14892\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_PWR_BUDGET_DATA_BASE_IDX                                            5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_PWR_BUDGET_CAP                                                      0x14893\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_PWR_BUDGET_CAP_BASE_IDX                                             5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_DPA_ENH_CAP_LIST                                                    0x14894\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_DPA_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_DPA_CAP                                                             0x14895\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_DPA_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_DPA_LATENCY_INDICATOR                                               0x14896\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_DPA_LATENCY_INDICATOR_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_DPA_STATUS                                                          0x14897\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_DPA_STATUS_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_DPA_CNTL                                                            0x14897\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_DPA_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_0                                            0x14898\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_1                                            0x14898\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_1_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_2                                            0x14898\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_2_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_3                                            0x14898\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_3_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_4                                            0x14899\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_4_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_5                                            0x14899\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_5_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_6                                            0x14899\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_6_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_7                                            0x14899\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_7_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_ACS_ENH_CAP_LIST                                                    0x148a8\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_ACS_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_ACS_CAP                                                             0x148a9\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_ACS_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_ACS_CNTL                                                            0x148a9\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_ACS_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_PASID_ENH_CAP_LIST                                                  0x148b4\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_PASID_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_PASID_CAP                                                           0x148b5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_PASID_CAP_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_PASID_CNTL                                                          0x148b5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_PASID_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_ARI_ENH_CAP_LIST                                                    0x148ca\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_ARI_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_ARI_CAP                                                             0x148cb\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_ARI_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_ARI_CNTL                                                            0x148cb\n#define regBIF_CFG_DEV2_EPF2_0_PCIE_ARI_CNTL_BASE_IDX                                                   5\n\n\n\n\n#define regBIFPLR0_0_VENDOR_ID                                                                          0x400000\n#define regBIFPLR0_0_VENDOR_ID_BASE_IDX                                                                 5\n#define regBIFPLR0_0_DEVICE_ID                                                                          0x400000\n#define regBIFPLR0_0_DEVICE_ID_BASE_IDX                                                                 5\n#define regBIFPLR0_0_COMMAND                                                                            0x400001\n#define regBIFPLR0_0_COMMAND_BASE_IDX                                                                   5\n#define regBIFPLR0_0_STATUS                                                                             0x400001\n#define regBIFPLR0_0_STATUS_BASE_IDX                                                                    5\n#define regBIFPLR0_0_REVISION_ID                                                                        0x400002\n#define regBIFPLR0_0_REVISION_ID_BASE_IDX                                                               5\n#define regBIFPLR0_0_PROG_INTERFACE                                                                     0x400002\n#define regBIFPLR0_0_PROG_INTERFACE_BASE_IDX                                                            5\n#define regBIFPLR0_0_SUB_CLASS                                                                          0x400002\n#define regBIFPLR0_0_SUB_CLASS_BASE_IDX                                                                 5\n#define regBIFPLR0_0_BASE_CLASS                                                                         0x400002\n#define regBIFPLR0_0_BASE_CLASS_BASE_IDX                                                                5\n#define regBIFPLR0_0_CACHE_LINE                                                                         0x400003\n#define regBIFPLR0_0_CACHE_LINE_BASE_IDX                                                                5\n#define regBIFPLR0_0_LATENCY                                                                            0x400003\n#define regBIFPLR0_0_LATENCY_BASE_IDX                                                                   5\n#define regBIFPLR0_0_HEADER                                                                             0x400003\n#define regBIFPLR0_0_HEADER_BASE_IDX                                                                    5\n#define regBIFPLR0_0_BIST                                                                               0x400003\n#define regBIFPLR0_0_BIST_BASE_IDX                                                                      5\n#define regBIFPLR0_0_SUB_BUS_NUMBER_LATENCY                                                             0x400006\n#define regBIFPLR0_0_SUB_BUS_NUMBER_LATENCY_BASE_IDX                                                    5\n#define regBIFPLR0_0_IO_BASE_LIMIT                                                                      0x400007\n#define regBIFPLR0_0_IO_BASE_LIMIT_BASE_IDX                                                             5\n#define regBIFPLR0_0_SECONDARY_STATUS                                                                   0x400007\n#define regBIFPLR0_0_SECONDARY_STATUS_BASE_IDX                                                          5\n#define regBIFPLR0_0_MEM_BASE_LIMIT                                                                     0x400008\n#define regBIFPLR0_0_MEM_BASE_LIMIT_BASE_IDX                                                            5\n#define regBIFPLR0_0_PREF_BASE_LIMIT                                                                    0x400009\n#define regBIFPLR0_0_PREF_BASE_LIMIT_BASE_IDX                                                           5\n#define regBIFPLR0_0_PREF_BASE_UPPER                                                                    0x40000a\n#define regBIFPLR0_0_PREF_BASE_UPPER_BASE_IDX                                                           5\n#define regBIFPLR0_0_PREF_LIMIT_UPPER                                                                   0x40000b\n#define regBIFPLR0_0_PREF_LIMIT_UPPER_BASE_IDX                                                          5\n#define regBIFPLR0_0_IO_BASE_LIMIT_HI                                                                   0x40000c\n#define regBIFPLR0_0_IO_BASE_LIMIT_HI_BASE_IDX                                                          5\n#define regBIFPLR0_0_CAP_PTR                                                                            0x40000d\n#define regBIFPLR0_0_CAP_PTR_BASE_IDX                                                                   5\n#define regBIFPLR0_0_ROM_BASE_ADDR                                                                      0x40000e\n#define regBIFPLR0_0_ROM_BASE_ADDR_BASE_IDX                                                             5\n#define regBIFPLR0_0_INTERRUPT_LINE                                                                     0x40000f\n#define regBIFPLR0_0_INTERRUPT_LINE_BASE_IDX                                                            5\n#define regBIFPLR0_0_INTERRUPT_PIN                                                                      0x40000f\n#define regBIFPLR0_0_INTERRUPT_PIN_BASE_IDX                                                             5\n#define regBIFPLR0_0_EXT_BRIDGE_CNTL                                                                    0x400010\n#define regBIFPLR0_0_EXT_BRIDGE_CNTL_BASE_IDX                                                           5\n#define regBIFPLR0_0_VENDOR_CAP_LIST                                                                    0x400012\n#define regBIFPLR0_0_VENDOR_CAP_LIST_BASE_IDX                                                           5\n#define regBIFPLR0_0_ADAPTER_ID_W                                                                       0x400013\n#define regBIFPLR0_0_ADAPTER_ID_W_BASE_IDX                                                              5\n#define regBIFPLR0_0_PMI_CAP_LIST                                                                       0x400014\n#define regBIFPLR0_0_PMI_CAP_LIST_BASE_IDX                                                              5\n#define regBIFPLR0_0_PMI_CAP                                                                            0x400014\n#define regBIFPLR0_0_PMI_CAP_BASE_IDX                                                                   5\n#define regBIFPLR0_0_PMI_STATUS_CNTL                                                                    0x400015\n#define regBIFPLR0_0_PMI_STATUS_CNTL_BASE_IDX                                                           5\n#define regBIFPLR0_0_PCIE_CAP_LIST                                                                      0x400016\n#define regBIFPLR0_0_PCIE_CAP_LIST_BASE_IDX                                                             5\n#define regBIFPLR0_0_PCIE_CAP                                                                           0x400016\n#define regBIFPLR0_0_PCIE_CAP_BASE_IDX                                                                  5\n#define regBIFPLR0_0_DEVICE_CAP                                                                         0x400017\n#define regBIFPLR0_0_DEVICE_CAP_BASE_IDX                                                                5\n#define regBIFPLR0_0_DEVICE_CNTL                                                                        0x400018\n#define regBIFPLR0_0_DEVICE_CNTL_BASE_IDX                                                               5\n#define regBIFPLR0_0_DEVICE_STATUS                                                                      0x400018\n#define regBIFPLR0_0_DEVICE_STATUS_BASE_IDX                                                             5\n#define regBIFPLR0_0_LINK_CAP                                                                           0x400019\n#define regBIFPLR0_0_LINK_CAP_BASE_IDX                                                                  5\n#define regBIFPLR0_0_LINK_CNTL                                                                          0x40001a\n#define regBIFPLR0_0_LINK_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR0_0_LINK_STATUS                                                                        0x40001a\n#define regBIFPLR0_0_LINK_STATUS_BASE_IDX                                                               5\n#define regBIFPLR0_0_SLOT_CAP                                                                           0x40001b\n#define regBIFPLR0_0_SLOT_CAP_BASE_IDX                                                                  5\n#define regBIFPLR0_0_SLOT_CNTL                                                                          0x40001c\n#define regBIFPLR0_0_SLOT_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR0_0_SLOT_STATUS                                                                        0x40001c\n#define regBIFPLR0_0_SLOT_STATUS_BASE_IDX                                                               5\n#define regBIFPLR0_0_ROOT_CNTL                                                                          0x40001d\n#define regBIFPLR0_0_ROOT_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR0_0_ROOT_CAP                                                                           0x40001d\n#define regBIFPLR0_0_ROOT_CAP_BASE_IDX                                                                  5\n#define regBIFPLR0_0_ROOT_STATUS                                                                        0x40001e\n#define regBIFPLR0_0_ROOT_STATUS_BASE_IDX                                                               5\n#define regBIFPLR0_0_DEVICE_CAP2                                                                        0x40001f\n#define regBIFPLR0_0_DEVICE_CAP2_BASE_IDX                                                               5\n#define regBIFPLR0_0_DEVICE_CNTL2                                                                       0x400020\n#define regBIFPLR0_0_DEVICE_CNTL2_BASE_IDX                                                              5\n#define regBIFPLR0_0_DEVICE_STATUS2                                                                     0x400020\n#define regBIFPLR0_0_DEVICE_STATUS2_BASE_IDX                                                            5\n#define regBIFPLR0_0_LINK_CAP2                                                                          0x400021\n#define regBIFPLR0_0_LINK_CAP2_BASE_IDX                                                                 5\n#define regBIFPLR0_0_LINK_CNTL2                                                                         0x400022\n#define regBIFPLR0_0_LINK_CNTL2_BASE_IDX                                                                5\n#define regBIFPLR0_0_LINK_STATUS2                                                                       0x400022\n#define regBIFPLR0_0_LINK_STATUS2_BASE_IDX                                                              5\n#define regBIFPLR0_0_SLOT_CAP2                                                                          0x400023\n#define regBIFPLR0_0_SLOT_CAP2_BASE_IDX                                                                 5\n#define regBIFPLR0_0_SLOT_CNTL2                                                                         0x400024\n#define regBIFPLR0_0_SLOT_CNTL2_BASE_IDX                                                                5\n#define regBIFPLR0_0_SLOT_STATUS2                                                                       0x400024\n#define regBIFPLR0_0_SLOT_STATUS2_BASE_IDX                                                              5\n#define regBIFPLR0_0_MSI_CAP_LIST                                                                       0x400028\n#define regBIFPLR0_0_MSI_CAP_LIST_BASE_IDX                                                              5\n#define regBIFPLR0_0_MSI_MSG_CNTL                                                                       0x400028\n#define regBIFPLR0_0_MSI_MSG_CNTL_BASE_IDX                                                              5\n#define regBIFPLR0_0_MSI_MSG_ADDR_LO                                                                    0x400029\n#define regBIFPLR0_0_MSI_MSG_ADDR_LO_BASE_IDX                                                           5\n#define regBIFPLR0_0_MSI_MSG_ADDR_HI                                                                    0x40002a\n#define regBIFPLR0_0_MSI_MSG_ADDR_HI_BASE_IDX                                                           5\n#define regBIFPLR0_0_MSI_MSG_DATA                                                                       0x40002a\n#define regBIFPLR0_0_MSI_MSG_DATA_BASE_IDX                                                              5\n#define regBIFPLR0_0_MSI_MSG_DATA_64                                                                    0x40002b\n#define regBIFPLR0_0_MSI_MSG_DATA_64_BASE_IDX                                                           5\n#define regBIFPLR0_0_SSID_CAP_LIST                                                                      0x400030\n#define regBIFPLR0_0_SSID_CAP_LIST_BASE_IDX                                                             5\n#define regBIFPLR0_0_SSID_CAP                                                                           0x400031\n#define regBIFPLR0_0_SSID_CAP_BASE_IDX                                                                  5\n#define regBIFPLR0_0_MSI_MAP_CAP_LIST                                                                   0x400032\n#define regBIFPLR0_0_MSI_MAP_CAP_LIST_BASE_IDX                                                          5\n#define regBIFPLR0_0_MSI_MAP_CAP                                                                        0x400032\n#define regBIFPLR0_0_MSI_MAP_CAP_BASE_IDX                                                               5\n#define regBIFPLR0_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                                  0x400040\n#define regBIFPLR0_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIFPLR0_0_PCIE_VENDOR_SPECIFIC_HDR                                                           0x400041\n#define regBIFPLR0_0_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                                  5\n#define regBIFPLR0_0_PCIE_VENDOR_SPECIFIC1                                                              0x400042\n#define regBIFPLR0_0_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                                     5\n#define regBIFPLR0_0_PCIE_VENDOR_SPECIFIC2                                                              0x400043\n#define regBIFPLR0_0_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                                     5\n#define regBIFPLR0_0_PCIE_VC_ENH_CAP_LIST                                                               0x400044\n#define regBIFPLR0_0_PCIE_VC_ENH_CAP_LIST_BASE_IDX                                                      5\n#define regBIFPLR0_0_PCIE_PORT_VC_CAP_REG1                                                              0x400045\n#define regBIFPLR0_0_PCIE_PORT_VC_CAP_REG1_BASE_IDX                                                     5\n#define regBIFPLR0_0_PCIE_PORT_VC_CAP_REG2                                                              0x400046\n#define regBIFPLR0_0_PCIE_PORT_VC_CAP_REG2_BASE_IDX                                                     5\n#define regBIFPLR0_0_PCIE_PORT_VC_CNTL                                                                  0x400047\n#define regBIFPLR0_0_PCIE_PORT_VC_CNTL_BASE_IDX                                                         5\n#define regBIFPLR0_0_PCIE_PORT_VC_STATUS                                                                0x400047\n#define regBIFPLR0_0_PCIE_PORT_VC_STATUS_BASE_IDX                                                       5\n#define regBIFPLR0_0_PCIE_VC0_RESOURCE_CAP                                                              0x400048\n#define regBIFPLR0_0_PCIE_VC0_RESOURCE_CAP_BASE_IDX                                                     5\n#define regBIFPLR0_0_PCIE_VC0_RESOURCE_CNTL                                                             0x400049\n#define regBIFPLR0_0_PCIE_VC0_RESOURCE_CNTL_BASE_IDX                                                    5\n#define regBIFPLR0_0_PCIE_VC0_RESOURCE_STATUS                                                           0x40004a\n#define regBIFPLR0_0_PCIE_VC0_RESOURCE_STATUS_BASE_IDX                                                  5\n#define regBIFPLR0_0_PCIE_VC1_RESOURCE_CAP                                                              0x40004b\n#define regBIFPLR0_0_PCIE_VC1_RESOURCE_CAP_BASE_IDX                                                     5\n#define regBIFPLR0_0_PCIE_VC1_RESOURCE_CNTL                                                             0x40004c\n#define regBIFPLR0_0_PCIE_VC1_RESOURCE_CNTL_BASE_IDX                                                    5\n#define regBIFPLR0_0_PCIE_VC1_RESOURCE_STATUS                                                           0x40004d\n#define regBIFPLR0_0_PCIE_VC1_RESOURCE_STATUS_BASE_IDX                                                  5\n#define regBIFPLR0_0_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                                   0x400050\n#define regBIFPLR0_0_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST_BASE_IDX                                          5\n#define regBIFPLR0_0_PCIE_DEV_SERIAL_NUM_DW1                                                            0x400051\n#define regBIFPLR0_0_PCIE_DEV_SERIAL_NUM_DW1_BASE_IDX                                                   5\n#define regBIFPLR0_0_PCIE_DEV_SERIAL_NUM_DW2                                                            0x400052\n#define regBIFPLR0_0_PCIE_DEV_SERIAL_NUM_DW2_BASE_IDX                                                   5\n#define regBIFPLR0_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                                      0x400054\n#define regBIFPLR0_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                             5\n#define regBIFPLR0_0_PCIE_UNCORR_ERR_STATUS                                                             0x400055\n#define regBIFPLR0_0_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                                    5\n#define regBIFPLR0_0_PCIE_UNCORR_ERR_MASK                                                               0x400056\n#define regBIFPLR0_0_PCIE_UNCORR_ERR_MASK_BASE_IDX                                                      5\n#define regBIFPLR0_0_PCIE_UNCORR_ERR_SEVERITY                                                           0x400057\n#define regBIFPLR0_0_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                                  5\n#define regBIFPLR0_0_PCIE_CORR_ERR_STATUS                                                               0x400058\n#define regBIFPLR0_0_PCIE_CORR_ERR_STATUS_BASE_IDX                                                      5\n#define regBIFPLR0_0_PCIE_CORR_ERR_MASK                                                                 0x400059\n#define regBIFPLR0_0_PCIE_CORR_ERR_MASK_BASE_IDX                                                        5\n#define regBIFPLR0_0_PCIE_ADV_ERR_CAP_CNTL                                                              0x40005a\n#define regBIFPLR0_0_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                                     5\n#define regBIFPLR0_0_PCIE_HDR_LOG0                                                                      0x40005b\n#define regBIFPLR0_0_PCIE_HDR_LOG0_BASE_IDX                                                             5\n#define regBIFPLR0_0_PCIE_HDR_LOG1                                                                      0x40005c\n#define regBIFPLR0_0_PCIE_HDR_LOG1_BASE_IDX                                                             5\n#define regBIFPLR0_0_PCIE_HDR_LOG2                                                                      0x40005d\n#define regBIFPLR0_0_PCIE_HDR_LOG2_BASE_IDX                                                             5\n#define regBIFPLR0_0_PCIE_HDR_LOG3                                                                      0x40005e\n#define regBIFPLR0_0_PCIE_HDR_LOG3_BASE_IDX                                                             5\n#define regBIFPLR0_0_PCIE_ROOT_ERR_CMD                                                                  0x40005f\n#define regBIFPLR0_0_PCIE_ROOT_ERR_CMD_BASE_IDX                                                         5\n#define regBIFPLR0_0_PCIE_ROOT_ERR_STATUS                                                               0x400060\n#define regBIFPLR0_0_PCIE_ROOT_ERR_STATUS_BASE_IDX                                                      5\n#define regBIFPLR0_0_PCIE_ERR_SRC_ID                                                                    0x400061\n#define regBIFPLR0_0_PCIE_ERR_SRC_ID_BASE_IDX                                                           5\n#define regBIFPLR0_0_PCIE_TLP_PREFIX_LOG0                                                               0x400062\n#define regBIFPLR0_0_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                                      5\n#define regBIFPLR0_0_PCIE_TLP_PREFIX_LOG1                                                               0x400063\n#define regBIFPLR0_0_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                                      5\n#define regBIFPLR0_0_PCIE_TLP_PREFIX_LOG2                                                               0x400064\n#define regBIFPLR0_0_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                                      5\n#define regBIFPLR0_0_PCIE_TLP_PREFIX_LOG3                                                               0x400065\n#define regBIFPLR0_0_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                                      5\n#define regBIFPLR0_0_PCIE_SECONDARY_ENH_CAP_LIST                                                        0x40009c\n#define regBIFPLR0_0_PCIE_SECONDARY_ENH_CAP_LIST_BASE_IDX                                               5\n#define regBIFPLR0_0_PCIE_LINK_CNTL3                                                                    0x40009d\n#define regBIFPLR0_0_PCIE_LINK_CNTL3_BASE_IDX                                                           5\n#define regBIFPLR0_0_PCIE_LANE_ERROR_STATUS                                                             0x40009e\n#define regBIFPLR0_0_PCIE_LANE_ERROR_STATUS_BASE_IDX                                                    5\n#define regBIFPLR0_0_PCIE_LANE_0_EQUALIZATION_CNTL                                                      0x40009f\n#define regBIFPLR0_0_PCIE_LANE_0_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR0_0_PCIE_LANE_1_EQUALIZATION_CNTL                                                      0x40009f\n#define regBIFPLR0_0_PCIE_LANE_1_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR0_0_PCIE_LANE_2_EQUALIZATION_CNTL                                                      0x4000a0\n#define regBIFPLR0_0_PCIE_LANE_2_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR0_0_PCIE_LANE_3_EQUALIZATION_CNTL                                                      0x4000a0\n#define regBIFPLR0_0_PCIE_LANE_3_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR0_0_PCIE_LANE_4_EQUALIZATION_CNTL                                                      0x4000a1\n#define regBIFPLR0_0_PCIE_LANE_4_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR0_0_PCIE_LANE_5_EQUALIZATION_CNTL                                                      0x4000a1\n#define regBIFPLR0_0_PCIE_LANE_5_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR0_0_PCIE_LANE_6_EQUALIZATION_CNTL                                                      0x4000a2\n#define regBIFPLR0_0_PCIE_LANE_6_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR0_0_PCIE_LANE_7_EQUALIZATION_CNTL                                                      0x4000a2\n#define regBIFPLR0_0_PCIE_LANE_7_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR0_0_PCIE_LANE_8_EQUALIZATION_CNTL                                                      0x4000a3\n#define regBIFPLR0_0_PCIE_LANE_8_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR0_0_PCIE_LANE_9_EQUALIZATION_CNTL                                                      0x4000a3\n#define regBIFPLR0_0_PCIE_LANE_9_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR0_0_PCIE_LANE_10_EQUALIZATION_CNTL                                                     0x4000a4\n#define regBIFPLR0_0_PCIE_LANE_10_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR0_0_PCIE_LANE_11_EQUALIZATION_CNTL                                                     0x4000a4\n#define regBIFPLR0_0_PCIE_LANE_11_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR0_0_PCIE_LANE_12_EQUALIZATION_CNTL                                                     0x4000a5\n#define regBIFPLR0_0_PCIE_LANE_12_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR0_0_PCIE_LANE_13_EQUALIZATION_CNTL                                                     0x4000a5\n#define regBIFPLR0_0_PCIE_LANE_13_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR0_0_PCIE_LANE_14_EQUALIZATION_CNTL                                                     0x4000a6\n#define regBIFPLR0_0_PCIE_LANE_14_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR0_0_PCIE_LANE_15_EQUALIZATION_CNTL                                                     0x4000a6\n#define regBIFPLR0_0_PCIE_LANE_15_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR0_0_PCIE_ACS_ENH_CAP_LIST                                                              0x4000a8\n#define regBIFPLR0_0_PCIE_ACS_ENH_CAP_LIST_BASE_IDX                                                     5\n#define regBIFPLR0_0_PCIE_ACS_CAP                                                                       0x4000a9\n#define regBIFPLR0_0_PCIE_ACS_CAP_BASE_IDX                                                              5\n#define regBIFPLR0_0_PCIE_ACS_CNTL                                                                      0x4000a9\n#define regBIFPLR0_0_PCIE_ACS_CNTL_BASE_IDX                                                             5\n#define regBIFPLR0_0_PCIE_MC_ENH_CAP_LIST                                                               0x4000bc\n#define regBIFPLR0_0_PCIE_MC_ENH_CAP_LIST_BASE_IDX                                                      5\n#define regBIFPLR0_0_PCIE_MC_CAP                                                                        0x4000bd\n#define regBIFPLR0_0_PCIE_MC_CAP_BASE_IDX                                                               5\n#define regBIFPLR0_0_PCIE_MC_CNTL                                                                       0x4000bd\n#define regBIFPLR0_0_PCIE_MC_CNTL_BASE_IDX                                                              5\n#define regBIFPLR0_0_PCIE_MC_ADDR0                                                                      0x4000be\n#define regBIFPLR0_0_PCIE_MC_ADDR0_BASE_IDX                                                             5\n#define regBIFPLR0_0_PCIE_MC_ADDR1                                                                      0x4000bf\n#define regBIFPLR0_0_PCIE_MC_ADDR1_BASE_IDX                                                             5\n#define regBIFPLR0_0_PCIE_MC_RCV0                                                                       0x4000c0\n#define regBIFPLR0_0_PCIE_MC_RCV0_BASE_IDX                                                              5\n#define regBIFPLR0_0_PCIE_MC_RCV1                                                                       0x4000c1\n#define regBIFPLR0_0_PCIE_MC_RCV1_BASE_IDX                                                              5\n#define regBIFPLR0_0_PCIE_MC_BLOCK_ALL0                                                                 0x4000c2\n#define regBIFPLR0_0_PCIE_MC_BLOCK_ALL0_BASE_IDX                                                        5\n#define regBIFPLR0_0_PCIE_MC_BLOCK_ALL1                                                                 0x4000c3\n#define regBIFPLR0_0_PCIE_MC_BLOCK_ALL1_BASE_IDX                                                        5\n#define regBIFPLR0_0_PCIE_MC_BLOCK_UNTRANSLATED_0                                                       0x4000c4\n#define regBIFPLR0_0_PCIE_MC_BLOCK_UNTRANSLATED_0_BASE_IDX                                              5\n#define regBIFPLR0_0_PCIE_MC_BLOCK_UNTRANSLATED_1                                                       0x4000c5\n#define regBIFPLR0_0_PCIE_MC_BLOCK_UNTRANSLATED_1_BASE_IDX                                              5\n#define regBIFPLR0_0_PCIE_MC_OVERLAY_BAR0                                                               0x4000c6\n#define regBIFPLR0_0_PCIE_MC_OVERLAY_BAR0_BASE_IDX                                                      5\n#define regBIFPLR0_0_PCIE_MC_OVERLAY_BAR1                                                               0x4000c7\n#define regBIFPLR0_0_PCIE_MC_OVERLAY_BAR1_BASE_IDX                                                      5\n#define regBIFPLR0_0_PCIE_L1_PM_SUB_CAP_LIST                                                            0x4000dc\n#define regBIFPLR0_0_PCIE_L1_PM_SUB_CAP_LIST_BASE_IDX                                                   5\n#define regBIFPLR0_0_PCIE_L1_PM_SUB_CAP                                                                 0x4000dd\n#define regBIFPLR0_0_PCIE_L1_PM_SUB_CAP_BASE_IDX                                                        5\n#define regBIFPLR0_0_PCIE_L1_PM_SUB_CNTL                                                                0x4000de\n#define regBIFPLR0_0_PCIE_L1_PM_SUB_CNTL_BASE_IDX                                                       5\n#define regBIFPLR0_0_PCIE_L1_PM_SUB_CNTL2                                                               0x4000df\n#define regBIFPLR0_0_PCIE_L1_PM_SUB_CNTL2_BASE_IDX                                                      5\n#define regBIFPLR0_0_PCIE_DPC_ENH_CAP_LIST                                                              0x4000e0\n#define regBIFPLR0_0_PCIE_DPC_ENH_CAP_LIST_BASE_IDX                                                     5\n#define regBIFPLR0_0_PCIE_DPC_CAP_LIST                                                                  0x4000e1\n#define regBIFPLR0_0_PCIE_DPC_CAP_LIST_BASE_IDX                                                         5\n#define regBIFPLR0_0_PCIE_DPC_CNTL                                                                      0x4000e1\n#define regBIFPLR0_0_PCIE_DPC_CNTL_BASE_IDX                                                             5\n#define regBIFPLR0_0_PCIE_DPC_STATUS                                                                    0x4000e2\n#define regBIFPLR0_0_PCIE_DPC_STATUS_BASE_IDX                                                           5\n#define regBIFPLR0_0_PCIE_DPC_ERROR_SOURCE_ID                                                           0x4000e2\n#define regBIFPLR0_0_PCIE_DPC_ERROR_SOURCE_ID_BASE_IDX                                                  5\n#define regBIFPLR0_0_PCIE_RP_PIO_STATUS                                                                 0x4000e3\n#define regBIFPLR0_0_PCIE_RP_PIO_STATUS_BASE_IDX                                                        5\n#define regBIFPLR0_0_PCIE_RP_PIO_MASK                                                                   0x4000e4\n#define regBIFPLR0_0_PCIE_RP_PIO_MASK_BASE_IDX                                                          5\n#define regBIFPLR0_0_PCIE_RP_PIO_SEVERITY                                                               0x4000e5\n#define regBIFPLR0_0_PCIE_RP_PIO_SEVERITY_BASE_IDX                                                      5\n#define regBIFPLR0_0_PCIE_RP_PIO_SYSERROR                                                               0x4000e6\n#define regBIFPLR0_0_PCIE_RP_PIO_SYSERROR_BASE_IDX                                                      5\n#define regBIFPLR0_0_PCIE_RP_PIO_EXCEPTION                                                              0x4000e7\n#define regBIFPLR0_0_PCIE_RP_PIO_EXCEPTION_BASE_IDX                                                     5\n#define regBIFPLR0_0_PCIE_RP_PIO_HDR_LOG0                                                               0x4000e8\n#define regBIFPLR0_0_PCIE_RP_PIO_HDR_LOG0_BASE_IDX                                                      5\n#define regBIFPLR0_0_PCIE_RP_PIO_HDR_LOG1                                                               0x4000e9\n#define regBIFPLR0_0_PCIE_RP_PIO_HDR_LOG1_BASE_IDX                                                      5\n#define regBIFPLR0_0_PCIE_RP_PIO_HDR_LOG2                                                               0x4000ea\n#define regBIFPLR0_0_PCIE_RP_PIO_HDR_LOG2_BASE_IDX                                                      5\n#define regBIFPLR0_0_PCIE_RP_PIO_HDR_LOG3                                                               0x4000eb\n#define regBIFPLR0_0_PCIE_RP_PIO_HDR_LOG3_BASE_IDX                                                      5\n#define regBIFPLR0_0_PCIE_RP_PIO_PREFIX_LOG0                                                            0x4000ed\n#define regBIFPLR0_0_PCIE_RP_PIO_PREFIX_LOG0_BASE_IDX                                                   5\n#define regBIFPLR0_0_PCIE_RP_PIO_PREFIX_LOG1                                                            0x4000ee\n#define regBIFPLR0_0_PCIE_RP_PIO_PREFIX_LOG1_BASE_IDX                                                   5\n#define regBIFPLR0_0_PCIE_RP_PIO_PREFIX_LOG2                                                            0x4000ef\n#define regBIFPLR0_0_PCIE_RP_PIO_PREFIX_LOG2_BASE_IDX                                                   5\n#define regBIFPLR0_0_PCIE_RP_PIO_PREFIX_LOG3                                                            0x4000f0\n#define regBIFPLR0_0_PCIE_RP_PIO_PREFIX_LOG3_BASE_IDX                                                   5\n#define regBIFPLR0_0_PCIE_ESM_CAP_LIST                                                                  0x4000f1\n#define regBIFPLR0_0_PCIE_ESM_CAP_LIST_BASE_IDX                                                         5\n#define regBIFPLR0_0_PCIE_ESM_HEADER_1                                                                  0x4000f2\n#define regBIFPLR0_0_PCIE_ESM_HEADER_1_BASE_IDX                                                         5\n#define regBIFPLR0_0_PCIE_ESM_HEADER_2                                                                  0x4000f3\n#define regBIFPLR0_0_PCIE_ESM_HEADER_2_BASE_IDX                                                         5\n#define regBIFPLR0_0_PCIE_ESM_STATUS                                                                    0x4000f3\n#define regBIFPLR0_0_PCIE_ESM_STATUS_BASE_IDX                                                           5\n#define regBIFPLR0_0_PCIE_ESM_CTRL                                                                      0x4000f4\n#define regBIFPLR0_0_PCIE_ESM_CTRL_BASE_IDX                                                             5\n#define regBIFPLR0_0_PCIE_ESM_CAP_1                                                                     0x4000f5\n#define regBIFPLR0_0_PCIE_ESM_CAP_1_BASE_IDX                                                            5\n#define regBIFPLR0_0_PCIE_ESM_CAP_2                                                                     0x4000f6\n#define regBIFPLR0_0_PCIE_ESM_CAP_2_BASE_IDX                                                            5\n#define regBIFPLR0_0_PCIE_ESM_CAP_3                                                                     0x4000f7\n#define regBIFPLR0_0_PCIE_ESM_CAP_3_BASE_IDX                                                            5\n#define regBIFPLR0_0_PCIE_ESM_CAP_4                                                                     0x4000f8\n#define regBIFPLR0_0_PCIE_ESM_CAP_4_BASE_IDX                                                            5\n#define regBIFPLR0_0_PCIE_ESM_CAP_5                                                                     0x4000f9\n#define regBIFPLR0_0_PCIE_ESM_CAP_5_BASE_IDX                                                            5\n#define regBIFPLR0_0_PCIE_ESM_CAP_6                                                                     0x4000fa\n#define regBIFPLR0_0_PCIE_ESM_CAP_6_BASE_IDX                                                            5\n#define regBIFPLR0_0_PCIE_ESM_CAP_7                                                                     0x4000fb\n#define regBIFPLR0_0_PCIE_ESM_CAP_7_BASE_IDX                                                            5\n#define regBIFPLR0_0_PCIE_DLF_ENH_CAP_LIST                                                              0x400100\n#define regBIFPLR0_0_PCIE_DLF_ENH_CAP_LIST_BASE_IDX                                                     5\n#define regBIFPLR0_0_DATA_LINK_FEATURE_CAP                                                              0x400101\n#define regBIFPLR0_0_DATA_LINK_FEATURE_CAP_BASE_IDX                                                     5\n#define regBIFPLR0_0_DATA_LINK_FEATURE_STATUS                                                           0x400102\n#define regBIFPLR0_0_DATA_LINK_FEATURE_STATUS_BASE_IDX                                                  5\n#define regBIFPLR0_0_PCIE_PHY_16GT_ENH_CAP_LIST                                                         0x400104\n#define regBIFPLR0_0_PCIE_PHY_16GT_ENH_CAP_LIST_BASE_IDX                                                5\n#define regBIFPLR0_0_LINK_CAP_16GT                                                                      0x400105\n#define regBIFPLR0_0_LINK_CAP_16GT_BASE_IDX                                                             5\n#define regBIFPLR0_0_LINK_CNTL_16GT                                                                     0x400106\n#define regBIFPLR0_0_LINK_CNTL_16GT_BASE_IDX                                                            5\n#define regBIFPLR0_0_LINK_STATUS_16GT                                                                   0x400107\n#define regBIFPLR0_0_LINK_STATUS_16GT_BASE_IDX                                                          5\n#define regBIFPLR0_0_LOCAL_PARITY_MISMATCH_STATUS_16GT                                                  0x400108\n#define regBIFPLR0_0_LOCAL_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                         5\n#define regBIFPLR0_0_RTM1_PARITY_MISMATCH_STATUS_16GT                                                   0x400109\n#define regBIFPLR0_0_RTM1_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                          5\n#define regBIFPLR0_0_RTM2_PARITY_MISMATCH_STATUS_16GT                                                   0x40010a\n#define regBIFPLR0_0_RTM2_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                          5\n#define regBIFPLR0_0_LANE_0_EQUALIZATION_CNTL_16GT                                                      0x40010c\n#define regBIFPLR0_0_LANE_0_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR0_0_LANE_1_EQUALIZATION_CNTL_16GT                                                      0x40010c\n#define regBIFPLR0_0_LANE_1_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR0_0_LANE_2_EQUALIZATION_CNTL_16GT                                                      0x40010c\n#define regBIFPLR0_0_LANE_2_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR0_0_LANE_3_EQUALIZATION_CNTL_16GT                                                      0x40010c\n#define regBIFPLR0_0_LANE_3_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR0_0_LANE_4_EQUALIZATION_CNTL_16GT                                                      0x40010d\n#define regBIFPLR0_0_LANE_4_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR0_0_LANE_5_EQUALIZATION_CNTL_16GT                                                      0x40010d\n#define regBIFPLR0_0_LANE_5_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR0_0_LANE_6_EQUALIZATION_CNTL_16GT                                                      0x40010d\n#define regBIFPLR0_0_LANE_6_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR0_0_LANE_7_EQUALIZATION_CNTL_16GT                                                      0x40010d\n#define regBIFPLR0_0_LANE_7_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR0_0_LANE_8_EQUALIZATION_CNTL_16GT                                                      0x40010e\n#define regBIFPLR0_0_LANE_8_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR0_0_LANE_9_EQUALIZATION_CNTL_16GT                                                      0x40010e\n#define regBIFPLR0_0_LANE_9_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR0_0_LANE_10_EQUALIZATION_CNTL_16GT                                                     0x40010e\n#define regBIFPLR0_0_LANE_10_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR0_0_LANE_11_EQUALIZATION_CNTL_16GT                                                     0x40010e\n#define regBIFPLR0_0_LANE_11_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR0_0_LANE_12_EQUALIZATION_CNTL_16GT                                                     0x40010f\n#define regBIFPLR0_0_LANE_12_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR0_0_LANE_13_EQUALIZATION_CNTL_16GT                                                     0x40010f\n#define regBIFPLR0_0_LANE_13_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR0_0_LANE_14_EQUALIZATION_CNTL_16GT                                                     0x40010f\n#define regBIFPLR0_0_LANE_14_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR0_0_LANE_15_EQUALIZATION_CNTL_16GT                                                     0x40010f\n#define regBIFPLR0_0_LANE_15_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR0_0_PCIE_MARGINING_ENH_CAP_LIST                                                        0x400110\n#define regBIFPLR0_0_PCIE_MARGINING_ENH_CAP_LIST_BASE_IDX                                               5\n#define regBIFPLR0_0_MARGINING_PORT_CAP                                                                 0x400111\n#define regBIFPLR0_0_MARGINING_PORT_CAP_BASE_IDX                                                        5\n#define regBIFPLR0_0_MARGINING_PORT_STATUS                                                              0x400111\n#define regBIFPLR0_0_MARGINING_PORT_STATUS_BASE_IDX                                                     5\n#define regBIFPLR0_0_LANE_0_MARGINING_LANE_CNTL                                                         0x400112\n#define regBIFPLR0_0_LANE_0_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR0_0_LANE_0_MARGINING_LANE_STATUS                                                       0x400112\n#define regBIFPLR0_0_LANE_0_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR0_0_LANE_1_MARGINING_LANE_CNTL                                                         0x400113\n#define regBIFPLR0_0_LANE_1_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR0_0_LANE_1_MARGINING_LANE_STATUS                                                       0x400113\n#define regBIFPLR0_0_LANE_1_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR0_0_LANE_2_MARGINING_LANE_CNTL                                                         0x400114\n#define regBIFPLR0_0_LANE_2_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR0_0_LANE_2_MARGINING_LANE_STATUS                                                       0x400114\n#define regBIFPLR0_0_LANE_2_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR0_0_LANE_3_MARGINING_LANE_CNTL                                                         0x400115\n#define regBIFPLR0_0_LANE_3_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR0_0_LANE_3_MARGINING_LANE_STATUS                                                       0x400115\n#define regBIFPLR0_0_LANE_3_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR0_0_LANE_4_MARGINING_LANE_CNTL                                                         0x400116\n#define regBIFPLR0_0_LANE_4_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR0_0_LANE_4_MARGINING_LANE_STATUS                                                       0x400116\n#define regBIFPLR0_0_LANE_4_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR0_0_LANE_5_MARGINING_LANE_CNTL                                                         0x400117\n#define regBIFPLR0_0_LANE_5_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR0_0_LANE_5_MARGINING_LANE_STATUS                                                       0x400117\n#define regBIFPLR0_0_LANE_5_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR0_0_LANE_6_MARGINING_LANE_CNTL                                                         0x400118\n#define regBIFPLR0_0_LANE_6_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR0_0_LANE_6_MARGINING_LANE_STATUS                                                       0x400118\n#define regBIFPLR0_0_LANE_6_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR0_0_LANE_7_MARGINING_LANE_CNTL                                                         0x400119\n#define regBIFPLR0_0_LANE_7_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR0_0_LANE_7_MARGINING_LANE_STATUS                                                       0x400119\n#define regBIFPLR0_0_LANE_7_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR0_0_LANE_8_MARGINING_LANE_CNTL                                                         0x40011a\n#define regBIFPLR0_0_LANE_8_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR0_0_LANE_8_MARGINING_LANE_STATUS                                                       0x40011a\n#define regBIFPLR0_0_LANE_8_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR0_0_LANE_9_MARGINING_LANE_CNTL                                                         0x40011b\n#define regBIFPLR0_0_LANE_9_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR0_0_LANE_9_MARGINING_LANE_STATUS                                                       0x40011b\n#define regBIFPLR0_0_LANE_9_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR0_0_LANE_10_MARGINING_LANE_CNTL                                                        0x40011c\n#define regBIFPLR0_0_LANE_10_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR0_0_LANE_10_MARGINING_LANE_STATUS                                                      0x40011c\n#define regBIFPLR0_0_LANE_10_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR0_0_LANE_11_MARGINING_LANE_CNTL                                                        0x40011d\n#define regBIFPLR0_0_LANE_11_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR0_0_LANE_11_MARGINING_LANE_STATUS                                                      0x40011d\n#define regBIFPLR0_0_LANE_11_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR0_0_LANE_12_MARGINING_LANE_CNTL                                                        0x40011e\n#define regBIFPLR0_0_LANE_12_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR0_0_LANE_12_MARGINING_LANE_STATUS                                                      0x40011e\n#define regBIFPLR0_0_LANE_12_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR0_0_LANE_13_MARGINING_LANE_CNTL                                                        0x40011f\n#define regBIFPLR0_0_LANE_13_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR0_0_LANE_13_MARGINING_LANE_STATUS                                                      0x40011f\n#define regBIFPLR0_0_LANE_13_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR0_0_LANE_14_MARGINING_LANE_CNTL                                                        0x400120\n#define regBIFPLR0_0_LANE_14_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR0_0_LANE_14_MARGINING_LANE_STATUS                                                      0x400120\n#define regBIFPLR0_0_LANE_14_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR0_0_LANE_15_MARGINING_LANE_CNTL                                                        0x400121\n#define regBIFPLR0_0_LANE_15_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR0_0_LANE_15_MARGINING_LANE_STATUS                                                      0x400121\n#define regBIFPLR0_0_LANE_15_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR0_0_PCIE_CCIX_CAP_LIST                                                                 0x400122\n#define regBIFPLR0_0_PCIE_CCIX_CAP_LIST_BASE_IDX                                                        5\n#define regBIFPLR0_0_PCIE_CCIX_HEADER_1                                                                 0x400123\n#define regBIFPLR0_0_PCIE_CCIX_HEADER_1_BASE_IDX                                                        5\n#define regBIFPLR0_0_PCIE_CCIX_HEADER_2                                                                 0x400124\n#define regBIFPLR0_0_PCIE_CCIX_HEADER_2_BASE_IDX                                                        5\n#define regBIFPLR0_0_PCIE_CCIX_CAP                                                                      0x400124\n#define regBIFPLR0_0_PCIE_CCIX_CAP_BASE_IDX                                                             5\n#define regBIFPLR0_0_PCIE_CCIX_ESM_REQD_CAP                                                             0x400125\n#define regBIFPLR0_0_PCIE_CCIX_ESM_REQD_CAP_BASE_IDX                                                    5\n#define regBIFPLR0_0_PCIE_CCIX_ESM_OPTL_CAP                                                             0x400126\n#define regBIFPLR0_0_PCIE_CCIX_ESM_OPTL_CAP_BASE_IDX                                                    5\n#define regBIFPLR0_0_PCIE_CCIX_ESM_STATUS                                                               0x400127\n#define regBIFPLR0_0_PCIE_CCIX_ESM_STATUS_BASE_IDX                                                      5\n#define regBIFPLR0_0_PCIE_CCIX_ESM_CNTL                                                                 0x400128\n#define regBIFPLR0_0_PCIE_CCIX_ESM_CNTL_BASE_IDX                                                        5\n#define regBIFPLR0_0_ESM_LANE_0_EQUALIZATION_CNTL_20GT                                                  0x400129\n#define regBIFPLR0_0_ESM_LANE_0_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR0_0_ESM_LANE_1_EQUALIZATION_CNTL_20GT                                                  0x400129\n#define regBIFPLR0_0_ESM_LANE_1_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR0_0_ESM_LANE_2_EQUALIZATION_CNTL_20GT                                                  0x400129\n#define regBIFPLR0_0_ESM_LANE_2_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR0_0_ESM_LANE_3_EQUALIZATION_CNTL_20GT                                                  0x400129\n#define regBIFPLR0_0_ESM_LANE_3_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR0_0_ESM_LANE_4_EQUALIZATION_CNTL_20GT                                                  0x40012a\n#define regBIFPLR0_0_ESM_LANE_4_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR0_0_ESM_LANE_5_EQUALIZATION_CNTL_20GT                                                  0x40012a\n#define regBIFPLR0_0_ESM_LANE_5_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR0_0_ESM_LANE_6_EQUALIZATION_CNTL_20GT                                                  0x40012a\n#define regBIFPLR0_0_ESM_LANE_6_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR0_0_ESM_LANE_7_EQUALIZATION_CNTL_20GT                                                  0x40012a\n#define regBIFPLR0_0_ESM_LANE_7_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR0_0_ESM_LANE_8_EQUALIZATION_CNTL_20GT                                                  0x40012b\n#define regBIFPLR0_0_ESM_LANE_8_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR0_0_ESM_LANE_9_EQUALIZATION_CNTL_20GT                                                  0x40012b\n#define regBIFPLR0_0_ESM_LANE_9_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR0_0_ESM_LANE_10_EQUALIZATION_CNTL_20GT                                                 0x40012b\n#define regBIFPLR0_0_ESM_LANE_10_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR0_0_ESM_LANE_11_EQUALIZATION_CNTL_20GT                                                 0x40012b\n#define regBIFPLR0_0_ESM_LANE_11_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR0_0_ESM_LANE_12_EQUALIZATION_CNTL_20GT                                                 0x40012c\n#define regBIFPLR0_0_ESM_LANE_12_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR0_0_ESM_LANE_13_EQUALIZATION_CNTL_20GT                                                 0x40012c\n#define regBIFPLR0_0_ESM_LANE_13_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR0_0_ESM_LANE_14_EQUALIZATION_CNTL_20GT                                                 0x40012c\n#define regBIFPLR0_0_ESM_LANE_14_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR0_0_ESM_LANE_15_EQUALIZATION_CNTL_20GT                                                 0x40012c\n#define regBIFPLR0_0_ESM_LANE_15_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR0_0_ESM_LANE_0_EQUALIZATION_CNTL_25GT                                                  0x40012d\n#define regBIFPLR0_0_ESM_LANE_0_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR0_0_ESM_LANE_1_EQUALIZATION_CNTL_25GT                                                  0x40012d\n#define regBIFPLR0_0_ESM_LANE_1_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR0_0_ESM_LANE_2_EQUALIZATION_CNTL_25GT                                                  0x40012d\n#define regBIFPLR0_0_ESM_LANE_2_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR0_0_ESM_LANE_3_EQUALIZATION_CNTL_25GT                                                  0x40012d\n#define regBIFPLR0_0_ESM_LANE_3_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR0_0_ESM_LANE_4_EQUALIZATION_CNTL_25GT                                                  0x40012e\n#define regBIFPLR0_0_ESM_LANE_4_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR0_0_ESM_LANE_5_EQUALIZATION_CNTL_25GT                                                  0x40012e\n#define regBIFPLR0_0_ESM_LANE_5_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR0_0_ESM_LANE_6_EQUALIZATION_CNTL_25GT                                                  0x40012e\n#define regBIFPLR0_0_ESM_LANE_6_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR0_0_ESM_LANE_7_EQUALIZATION_CNTL_25GT                                                  0x40012e\n#define regBIFPLR0_0_ESM_LANE_7_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR0_0_ESM_LANE_8_EQUALIZATION_CNTL_25GT                                                  0x40012f\n#define regBIFPLR0_0_ESM_LANE_8_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR0_0_ESM_LANE_9_EQUALIZATION_CNTL_25GT                                                  0x40012f\n#define regBIFPLR0_0_ESM_LANE_9_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR0_0_ESM_LANE_10_EQUALIZATION_CNTL_25GT                                                 0x40012f\n#define regBIFPLR0_0_ESM_LANE_10_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR0_0_ESM_LANE_11_EQUALIZATION_CNTL_25GT                                                 0x40012f\n#define regBIFPLR0_0_ESM_LANE_11_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR0_0_ESM_LANE_12_EQUALIZATION_CNTL_25GT                                                 0x400130\n#define regBIFPLR0_0_ESM_LANE_12_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR0_0_ESM_LANE_13_EQUALIZATION_CNTL_25GT                                                 0x400130\n#define regBIFPLR0_0_ESM_LANE_13_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR0_0_ESM_LANE_14_EQUALIZATION_CNTL_25GT                                                 0x400130\n#define regBIFPLR0_0_ESM_LANE_14_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR0_0_ESM_LANE_15_EQUALIZATION_CNTL_25GT                                                 0x400130\n#define regBIFPLR0_0_ESM_LANE_15_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR0_0_PCIE_CCIX_TRANS_CAP                                                                0x400131\n#define regBIFPLR0_0_PCIE_CCIX_TRANS_CAP_BASE_IDX                                                       5\n#define regBIFPLR0_0_PCIE_CCIX_TRANS_CNTL                                                               0x400132\n#define regBIFPLR0_0_PCIE_CCIX_TRANS_CNTL_BASE_IDX                                                      5\n#define regBIFPLR0_0_LINK_CAP_32GT                                                                      0x400141\n#define regBIFPLR0_0_LINK_CAP_32GT_BASE_IDX                                                             5\n#define regBIFPLR0_0_LINK_CNTL_32GT                                                                     0x400142\n#define regBIFPLR0_0_LINK_CNTL_32GT_BASE_IDX                                                            5\n#define regBIFPLR0_0_LINK_STATUS_32GT                                                                   0x400143\n#define regBIFPLR0_0_LINK_STATUS_32GT_BASE_IDX                                                          5\n\n\n\n\n#define regBIFPLR1_0_VENDOR_ID                                                                          0x400400\n#define regBIFPLR1_0_VENDOR_ID_BASE_IDX                                                                 5\n#define regBIFPLR1_0_DEVICE_ID                                                                          0x400400\n#define regBIFPLR1_0_DEVICE_ID_BASE_IDX                                                                 5\n#define regBIFPLR1_0_COMMAND                                                                            0x400401\n#define regBIFPLR1_0_COMMAND_BASE_IDX                                                                   5\n#define regBIFPLR1_0_STATUS                                                                             0x400401\n#define regBIFPLR1_0_STATUS_BASE_IDX                                                                    5\n#define regBIFPLR1_0_REVISION_ID                                                                        0x400402\n#define regBIFPLR1_0_REVISION_ID_BASE_IDX                                                               5\n#define regBIFPLR1_0_PROG_INTERFACE                                                                     0x400402\n#define regBIFPLR1_0_PROG_INTERFACE_BASE_IDX                                                            5\n#define regBIFPLR1_0_SUB_CLASS                                                                          0x400402\n#define regBIFPLR1_0_SUB_CLASS_BASE_IDX                                                                 5\n#define regBIFPLR1_0_BASE_CLASS                                                                         0x400402\n#define regBIFPLR1_0_BASE_CLASS_BASE_IDX                                                                5\n#define regBIFPLR1_0_CACHE_LINE                                                                         0x400403\n#define regBIFPLR1_0_CACHE_LINE_BASE_IDX                                                                5\n#define regBIFPLR1_0_LATENCY                                                                            0x400403\n#define regBIFPLR1_0_LATENCY_BASE_IDX                                                                   5\n#define regBIFPLR1_0_HEADER                                                                             0x400403\n#define regBIFPLR1_0_HEADER_BASE_IDX                                                                    5\n#define regBIFPLR1_0_BIST                                                                               0x400403\n#define regBIFPLR1_0_BIST_BASE_IDX                                                                      5\n#define regBIFPLR1_0_SUB_BUS_NUMBER_LATENCY                                                             0x400406\n#define regBIFPLR1_0_SUB_BUS_NUMBER_LATENCY_BASE_IDX                                                    5\n#define regBIFPLR1_0_IO_BASE_LIMIT                                                                      0x400407\n#define regBIFPLR1_0_IO_BASE_LIMIT_BASE_IDX                                                             5\n#define regBIFPLR1_0_SECONDARY_STATUS                                                                   0x400407\n#define regBIFPLR1_0_SECONDARY_STATUS_BASE_IDX                                                          5\n#define regBIFPLR1_0_MEM_BASE_LIMIT                                                                     0x400408\n#define regBIFPLR1_0_MEM_BASE_LIMIT_BASE_IDX                                                            5\n#define regBIFPLR1_0_PREF_BASE_LIMIT                                                                    0x400409\n#define regBIFPLR1_0_PREF_BASE_LIMIT_BASE_IDX                                                           5\n#define regBIFPLR1_0_PREF_BASE_UPPER                                                                    0x40040a\n#define regBIFPLR1_0_PREF_BASE_UPPER_BASE_IDX                                                           5\n#define regBIFPLR1_0_PREF_LIMIT_UPPER                                                                   0x40040b\n#define regBIFPLR1_0_PREF_LIMIT_UPPER_BASE_IDX                                                          5\n#define regBIFPLR1_0_IO_BASE_LIMIT_HI                                                                   0x40040c\n#define regBIFPLR1_0_IO_BASE_LIMIT_HI_BASE_IDX                                                          5\n#define regBIFPLR1_0_CAP_PTR                                                                            0x40040d\n#define regBIFPLR1_0_CAP_PTR_BASE_IDX                                                                   5\n#define regBIFPLR1_0_ROM_BASE_ADDR                                                                      0x40040e\n#define regBIFPLR1_0_ROM_BASE_ADDR_BASE_IDX                                                             5\n#define regBIFPLR1_0_INTERRUPT_LINE                                                                     0x40040f\n#define regBIFPLR1_0_INTERRUPT_LINE_BASE_IDX                                                            5\n#define regBIFPLR1_0_INTERRUPT_PIN                                                                      0x40040f\n#define regBIFPLR1_0_INTERRUPT_PIN_BASE_IDX                                                             5\n#define regBIFPLR1_0_EXT_BRIDGE_CNTL                                                                    0x400410\n#define regBIFPLR1_0_EXT_BRIDGE_CNTL_BASE_IDX                                                           5\n#define regBIFPLR1_0_VENDOR_CAP_LIST                                                                    0x400412\n#define regBIFPLR1_0_VENDOR_CAP_LIST_BASE_IDX                                                           5\n#define regBIFPLR1_0_ADAPTER_ID_W                                                                       0x400413\n#define regBIFPLR1_0_ADAPTER_ID_W_BASE_IDX                                                              5\n#define regBIFPLR1_0_PMI_CAP_LIST                                                                       0x400414\n#define regBIFPLR1_0_PMI_CAP_LIST_BASE_IDX                                                              5\n#define regBIFPLR1_0_PMI_CAP                                                                            0x400414\n#define regBIFPLR1_0_PMI_CAP_BASE_IDX                                                                   5\n#define regBIFPLR1_0_PMI_STATUS_CNTL                                                                    0x400415\n#define regBIFPLR1_0_PMI_STATUS_CNTL_BASE_IDX                                                           5\n#define regBIFPLR1_0_PCIE_CAP_LIST                                                                      0x400416\n#define regBIFPLR1_0_PCIE_CAP_LIST_BASE_IDX                                                             5\n#define regBIFPLR1_0_PCIE_CAP                                                                           0x400416\n#define regBIFPLR1_0_PCIE_CAP_BASE_IDX                                                                  5\n#define regBIFPLR1_0_DEVICE_CAP                                                                         0x400417\n#define regBIFPLR1_0_DEVICE_CAP_BASE_IDX                                                                5\n#define regBIFPLR1_0_DEVICE_CNTL                                                                        0x400418\n#define regBIFPLR1_0_DEVICE_CNTL_BASE_IDX                                                               5\n#define regBIFPLR1_0_DEVICE_STATUS                                                                      0x400418\n#define regBIFPLR1_0_DEVICE_STATUS_BASE_IDX                                                             5\n#define regBIFPLR1_0_LINK_CAP                                                                           0x400419\n#define regBIFPLR1_0_LINK_CAP_BASE_IDX                                                                  5\n#define regBIFPLR1_0_LINK_CNTL                                                                          0x40041a\n#define regBIFPLR1_0_LINK_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR1_0_LINK_STATUS                                                                        0x40041a\n#define regBIFPLR1_0_LINK_STATUS_BASE_IDX                                                               5\n#define regBIFPLR1_0_SLOT_CAP                                                                           0x40041b\n#define regBIFPLR1_0_SLOT_CAP_BASE_IDX                                                                  5\n#define regBIFPLR1_0_SLOT_CNTL                                                                          0x40041c\n#define regBIFPLR1_0_SLOT_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR1_0_SLOT_STATUS                                                                        0x40041c\n#define regBIFPLR1_0_SLOT_STATUS_BASE_IDX                                                               5\n#define regBIFPLR1_0_ROOT_CNTL                                                                          0x40041d\n#define regBIFPLR1_0_ROOT_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR1_0_ROOT_CAP                                                                           0x40041d\n#define regBIFPLR1_0_ROOT_CAP_BASE_IDX                                                                  5\n#define regBIFPLR1_0_ROOT_STATUS                                                                        0x40041e\n#define regBIFPLR1_0_ROOT_STATUS_BASE_IDX                                                               5\n#define regBIFPLR1_0_DEVICE_CAP2                                                                        0x40041f\n#define regBIFPLR1_0_DEVICE_CAP2_BASE_IDX                                                               5\n#define regBIFPLR1_0_DEVICE_CNTL2                                                                       0x400420\n#define regBIFPLR1_0_DEVICE_CNTL2_BASE_IDX                                                              5\n#define regBIFPLR1_0_DEVICE_STATUS2                                                                     0x400420\n#define regBIFPLR1_0_DEVICE_STATUS2_BASE_IDX                                                            5\n#define regBIFPLR1_0_LINK_CAP2                                                                          0x400421\n#define regBIFPLR1_0_LINK_CAP2_BASE_IDX                                                                 5\n#define regBIFPLR1_0_LINK_CNTL2                                                                         0x400422\n#define regBIFPLR1_0_LINK_CNTL2_BASE_IDX                                                                5\n#define regBIFPLR1_0_LINK_STATUS2                                                                       0x400422\n#define regBIFPLR1_0_LINK_STATUS2_BASE_IDX                                                              5\n#define regBIFPLR1_0_SLOT_CAP2                                                                          0x400423\n#define regBIFPLR1_0_SLOT_CAP2_BASE_IDX                                                                 5\n#define regBIFPLR1_0_SLOT_CNTL2                                                                         0x400424\n#define regBIFPLR1_0_SLOT_CNTL2_BASE_IDX                                                                5\n#define regBIFPLR1_0_SLOT_STATUS2                                                                       0x400424\n#define regBIFPLR1_0_SLOT_STATUS2_BASE_IDX                                                              5\n#define regBIFPLR1_0_MSI_CAP_LIST                                                                       0x400428\n#define regBIFPLR1_0_MSI_CAP_LIST_BASE_IDX                                                              5\n#define regBIFPLR1_0_MSI_MSG_CNTL                                                                       0x400428\n#define regBIFPLR1_0_MSI_MSG_CNTL_BASE_IDX                                                              5\n#define regBIFPLR1_0_MSI_MSG_ADDR_LO                                                                    0x400429\n#define regBIFPLR1_0_MSI_MSG_ADDR_LO_BASE_IDX                                                           5\n#define regBIFPLR1_0_MSI_MSG_ADDR_HI                                                                    0x40042a\n#define regBIFPLR1_0_MSI_MSG_ADDR_HI_BASE_IDX                                                           5\n#define regBIFPLR1_0_MSI_MSG_DATA                                                                       0x40042a\n#define regBIFPLR1_0_MSI_MSG_DATA_BASE_IDX                                                              5\n#define regBIFPLR1_0_MSI_MSG_DATA_64                                                                    0x40042b\n#define regBIFPLR1_0_MSI_MSG_DATA_64_BASE_IDX                                                           5\n#define regBIFPLR1_0_SSID_CAP_LIST                                                                      0x400430\n#define regBIFPLR1_0_SSID_CAP_LIST_BASE_IDX                                                             5\n#define regBIFPLR1_0_SSID_CAP                                                                           0x400431\n#define regBIFPLR1_0_SSID_CAP_BASE_IDX                                                                  5\n#define regBIFPLR1_0_MSI_MAP_CAP_LIST                                                                   0x400432\n#define regBIFPLR1_0_MSI_MAP_CAP_LIST_BASE_IDX                                                          5\n#define regBIFPLR1_0_MSI_MAP_CAP                                                                        0x400432\n#define regBIFPLR1_0_MSI_MAP_CAP_BASE_IDX                                                               5\n#define regBIFPLR1_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                                  0x400440\n#define regBIFPLR1_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIFPLR1_0_PCIE_VENDOR_SPECIFIC_HDR                                                           0x400441\n#define regBIFPLR1_0_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                                  5\n#define regBIFPLR1_0_PCIE_VENDOR_SPECIFIC1                                                              0x400442\n#define regBIFPLR1_0_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                                     5\n#define regBIFPLR1_0_PCIE_VENDOR_SPECIFIC2                                                              0x400443\n#define regBIFPLR1_0_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                                     5\n#define regBIFPLR1_0_PCIE_VC_ENH_CAP_LIST                                                               0x400444\n#define regBIFPLR1_0_PCIE_VC_ENH_CAP_LIST_BASE_IDX                                                      5\n#define regBIFPLR1_0_PCIE_PORT_VC_CAP_REG1                                                              0x400445\n#define regBIFPLR1_0_PCIE_PORT_VC_CAP_REG1_BASE_IDX                                                     5\n#define regBIFPLR1_0_PCIE_PORT_VC_CAP_REG2                                                              0x400446\n#define regBIFPLR1_0_PCIE_PORT_VC_CAP_REG2_BASE_IDX                                                     5\n#define regBIFPLR1_0_PCIE_PORT_VC_CNTL                                                                  0x400447\n#define regBIFPLR1_0_PCIE_PORT_VC_CNTL_BASE_IDX                                                         5\n#define regBIFPLR1_0_PCIE_PORT_VC_STATUS                                                                0x400447\n#define regBIFPLR1_0_PCIE_PORT_VC_STATUS_BASE_IDX                                                       5\n#define regBIFPLR1_0_PCIE_VC0_RESOURCE_CAP                                                              0x400448\n#define regBIFPLR1_0_PCIE_VC0_RESOURCE_CAP_BASE_IDX                                                     5\n#define regBIFPLR1_0_PCIE_VC0_RESOURCE_CNTL                                                             0x400449\n#define regBIFPLR1_0_PCIE_VC0_RESOURCE_CNTL_BASE_IDX                                                    5\n#define regBIFPLR1_0_PCIE_VC0_RESOURCE_STATUS                                                           0x40044a\n#define regBIFPLR1_0_PCIE_VC0_RESOURCE_STATUS_BASE_IDX                                                  5\n#define regBIFPLR1_0_PCIE_VC1_RESOURCE_CAP                                                              0x40044b\n#define regBIFPLR1_0_PCIE_VC1_RESOURCE_CAP_BASE_IDX                                                     5\n#define regBIFPLR1_0_PCIE_VC1_RESOURCE_CNTL                                                             0x40044c\n#define regBIFPLR1_0_PCIE_VC1_RESOURCE_CNTL_BASE_IDX                                                    5\n#define regBIFPLR1_0_PCIE_VC1_RESOURCE_STATUS                                                           0x40044d\n#define regBIFPLR1_0_PCIE_VC1_RESOURCE_STATUS_BASE_IDX                                                  5\n#define regBIFPLR1_0_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                                   0x400450\n#define regBIFPLR1_0_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST_BASE_IDX                                          5\n#define regBIFPLR1_0_PCIE_DEV_SERIAL_NUM_DW1                                                            0x400451\n#define regBIFPLR1_0_PCIE_DEV_SERIAL_NUM_DW1_BASE_IDX                                                   5\n#define regBIFPLR1_0_PCIE_DEV_SERIAL_NUM_DW2                                                            0x400452\n#define regBIFPLR1_0_PCIE_DEV_SERIAL_NUM_DW2_BASE_IDX                                                   5\n#define regBIFPLR1_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                                      0x400454\n#define regBIFPLR1_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                             5\n#define regBIFPLR1_0_PCIE_UNCORR_ERR_STATUS                                                             0x400455\n#define regBIFPLR1_0_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                                    5\n#define regBIFPLR1_0_PCIE_UNCORR_ERR_MASK                                                               0x400456\n#define regBIFPLR1_0_PCIE_UNCORR_ERR_MASK_BASE_IDX                                                      5\n#define regBIFPLR1_0_PCIE_UNCORR_ERR_SEVERITY                                                           0x400457\n#define regBIFPLR1_0_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                                  5\n#define regBIFPLR1_0_PCIE_CORR_ERR_STATUS                                                               0x400458\n#define regBIFPLR1_0_PCIE_CORR_ERR_STATUS_BASE_IDX                                                      5\n#define regBIFPLR1_0_PCIE_CORR_ERR_MASK                                                                 0x400459\n#define regBIFPLR1_0_PCIE_CORR_ERR_MASK_BASE_IDX                                                        5\n#define regBIFPLR1_0_PCIE_ADV_ERR_CAP_CNTL                                                              0x40045a\n#define regBIFPLR1_0_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                                     5\n#define regBIFPLR1_0_PCIE_HDR_LOG0                                                                      0x40045b\n#define regBIFPLR1_0_PCIE_HDR_LOG0_BASE_IDX                                                             5\n#define regBIFPLR1_0_PCIE_HDR_LOG1                                                                      0x40045c\n#define regBIFPLR1_0_PCIE_HDR_LOG1_BASE_IDX                                                             5\n#define regBIFPLR1_0_PCIE_HDR_LOG2                                                                      0x40045d\n#define regBIFPLR1_0_PCIE_HDR_LOG2_BASE_IDX                                                             5\n#define regBIFPLR1_0_PCIE_HDR_LOG3                                                                      0x40045e\n#define regBIFPLR1_0_PCIE_HDR_LOG3_BASE_IDX                                                             5\n#define regBIFPLR1_0_PCIE_ROOT_ERR_CMD                                                                  0x40045f\n#define regBIFPLR1_0_PCIE_ROOT_ERR_CMD_BASE_IDX                                                         5\n#define regBIFPLR1_0_PCIE_ROOT_ERR_STATUS                                                               0x400460\n#define regBIFPLR1_0_PCIE_ROOT_ERR_STATUS_BASE_IDX                                                      5\n#define regBIFPLR1_0_PCIE_ERR_SRC_ID                                                                    0x400461\n#define regBIFPLR1_0_PCIE_ERR_SRC_ID_BASE_IDX                                                           5\n#define regBIFPLR1_0_PCIE_TLP_PREFIX_LOG0                                                               0x400462\n#define regBIFPLR1_0_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                                      5\n#define regBIFPLR1_0_PCIE_TLP_PREFIX_LOG1                                                               0x400463\n#define regBIFPLR1_0_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                                      5\n#define regBIFPLR1_0_PCIE_TLP_PREFIX_LOG2                                                               0x400464\n#define regBIFPLR1_0_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                                      5\n#define regBIFPLR1_0_PCIE_TLP_PREFIX_LOG3                                                               0x400465\n#define regBIFPLR1_0_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                                      5\n#define regBIFPLR1_0_PCIE_SECONDARY_ENH_CAP_LIST                                                        0x40049c\n#define regBIFPLR1_0_PCIE_SECONDARY_ENH_CAP_LIST_BASE_IDX                                               5\n#define regBIFPLR1_0_PCIE_LINK_CNTL3                                                                    0x40049d\n#define regBIFPLR1_0_PCIE_LINK_CNTL3_BASE_IDX                                                           5\n#define regBIFPLR1_0_PCIE_LANE_ERROR_STATUS                                                             0x40049e\n#define regBIFPLR1_0_PCIE_LANE_ERROR_STATUS_BASE_IDX                                                    5\n#define regBIFPLR1_0_PCIE_LANE_0_EQUALIZATION_CNTL                                                      0x40049f\n#define regBIFPLR1_0_PCIE_LANE_0_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR1_0_PCIE_LANE_1_EQUALIZATION_CNTL                                                      0x40049f\n#define regBIFPLR1_0_PCIE_LANE_1_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR1_0_PCIE_LANE_2_EQUALIZATION_CNTL                                                      0x4004a0\n#define regBIFPLR1_0_PCIE_LANE_2_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR1_0_PCIE_LANE_3_EQUALIZATION_CNTL                                                      0x4004a0\n#define regBIFPLR1_0_PCIE_LANE_3_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR1_0_PCIE_LANE_4_EQUALIZATION_CNTL                                                      0x4004a1\n#define regBIFPLR1_0_PCIE_LANE_4_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR1_0_PCIE_LANE_5_EQUALIZATION_CNTL                                                      0x4004a1\n#define regBIFPLR1_0_PCIE_LANE_5_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR1_0_PCIE_LANE_6_EQUALIZATION_CNTL                                                      0x4004a2\n#define regBIFPLR1_0_PCIE_LANE_6_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR1_0_PCIE_LANE_7_EQUALIZATION_CNTL                                                      0x4004a2\n#define regBIFPLR1_0_PCIE_LANE_7_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR1_0_PCIE_LANE_8_EQUALIZATION_CNTL                                                      0x4004a3\n#define regBIFPLR1_0_PCIE_LANE_8_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR1_0_PCIE_LANE_9_EQUALIZATION_CNTL                                                      0x4004a3\n#define regBIFPLR1_0_PCIE_LANE_9_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR1_0_PCIE_LANE_10_EQUALIZATION_CNTL                                                     0x4004a4\n#define regBIFPLR1_0_PCIE_LANE_10_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR1_0_PCIE_LANE_11_EQUALIZATION_CNTL                                                     0x4004a4\n#define regBIFPLR1_0_PCIE_LANE_11_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR1_0_PCIE_LANE_12_EQUALIZATION_CNTL                                                     0x4004a5\n#define regBIFPLR1_0_PCIE_LANE_12_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR1_0_PCIE_LANE_13_EQUALIZATION_CNTL                                                     0x4004a5\n#define regBIFPLR1_0_PCIE_LANE_13_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR1_0_PCIE_LANE_14_EQUALIZATION_CNTL                                                     0x4004a6\n#define regBIFPLR1_0_PCIE_LANE_14_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR1_0_PCIE_LANE_15_EQUALIZATION_CNTL                                                     0x4004a6\n#define regBIFPLR1_0_PCIE_LANE_15_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR1_0_PCIE_ACS_ENH_CAP_LIST                                                              0x4004a8\n#define regBIFPLR1_0_PCIE_ACS_ENH_CAP_LIST_BASE_IDX                                                     5\n#define regBIFPLR1_0_PCIE_ACS_CAP                                                                       0x4004a9\n#define regBIFPLR1_0_PCIE_ACS_CAP_BASE_IDX                                                              5\n#define regBIFPLR1_0_PCIE_ACS_CNTL                                                                      0x4004a9\n#define regBIFPLR1_0_PCIE_ACS_CNTL_BASE_IDX                                                             5\n#define regBIFPLR1_0_PCIE_MC_ENH_CAP_LIST                                                               0x4004bc\n#define regBIFPLR1_0_PCIE_MC_ENH_CAP_LIST_BASE_IDX                                                      5\n#define regBIFPLR1_0_PCIE_MC_CAP                                                                        0x4004bd\n#define regBIFPLR1_0_PCIE_MC_CAP_BASE_IDX                                                               5\n#define regBIFPLR1_0_PCIE_MC_CNTL                                                                       0x4004bd\n#define regBIFPLR1_0_PCIE_MC_CNTL_BASE_IDX                                                              5\n#define regBIFPLR1_0_PCIE_MC_ADDR0                                                                      0x4004be\n#define regBIFPLR1_0_PCIE_MC_ADDR0_BASE_IDX                                                             5\n#define regBIFPLR1_0_PCIE_MC_ADDR1                                                                      0x4004bf\n#define regBIFPLR1_0_PCIE_MC_ADDR1_BASE_IDX                                                             5\n#define regBIFPLR1_0_PCIE_MC_RCV0                                                                       0x4004c0\n#define regBIFPLR1_0_PCIE_MC_RCV0_BASE_IDX                                                              5\n#define regBIFPLR1_0_PCIE_MC_RCV1                                                                       0x4004c1\n#define regBIFPLR1_0_PCIE_MC_RCV1_BASE_IDX                                                              5\n#define regBIFPLR1_0_PCIE_MC_BLOCK_ALL0                                                                 0x4004c2\n#define regBIFPLR1_0_PCIE_MC_BLOCK_ALL0_BASE_IDX                                                        5\n#define regBIFPLR1_0_PCIE_MC_BLOCK_ALL1                                                                 0x4004c3\n#define regBIFPLR1_0_PCIE_MC_BLOCK_ALL1_BASE_IDX                                                        5\n#define regBIFPLR1_0_PCIE_MC_BLOCK_UNTRANSLATED_0                                                       0x4004c4\n#define regBIFPLR1_0_PCIE_MC_BLOCK_UNTRANSLATED_0_BASE_IDX                                              5\n#define regBIFPLR1_0_PCIE_MC_BLOCK_UNTRANSLATED_1                                                       0x4004c5\n#define regBIFPLR1_0_PCIE_MC_BLOCK_UNTRANSLATED_1_BASE_IDX                                              5\n#define regBIFPLR1_0_PCIE_MC_OVERLAY_BAR0                                                               0x4004c6\n#define regBIFPLR1_0_PCIE_MC_OVERLAY_BAR0_BASE_IDX                                                      5\n#define regBIFPLR1_0_PCIE_MC_OVERLAY_BAR1                                                               0x4004c7\n#define regBIFPLR1_0_PCIE_MC_OVERLAY_BAR1_BASE_IDX                                                      5\n#define regBIFPLR1_0_PCIE_L1_PM_SUB_CAP_LIST                                                            0x4004dc\n#define regBIFPLR1_0_PCIE_L1_PM_SUB_CAP_LIST_BASE_IDX                                                   5\n#define regBIFPLR1_0_PCIE_L1_PM_SUB_CAP                                                                 0x4004dd\n#define regBIFPLR1_0_PCIE_L1_PM_SUB_CAP_BASE_IDX                                                        5\n#define regBIFPLR1_0_PCIE_L1_PM_SUB_CNTL                                                                0x4004de\n#define regBIFPLR1_0_PCIE_L1_PM_SUB_CNTL_BASE_IDX                                                       5\n#define regBIFPLR1_0_PCIE_L1_PM_SUB_CNTL2                                                               0x4004df\n#define regBIFPLR1_0_PCIE_L1_PM_SUB_CNTL2_BASE_IDX                                                      5\n#define regBIFPLR1_0_PCIE_DPC_ENH_CAP_LIST                                                              0x4004e0\n#define regBIFPLR1_0_PCIE_DPC_ENH_CAP_LIST_BASE_IDX                                                     5\n#define regBIFPLR1_0_PCIE_DPC_CAP_LIST                                                                  0x4004e1\n#define regBIFPLR1_0_PCIE_DPC_CAP_LIST_BASE_IDX                                                         5\n#define regBIFPLR1_0_PCIE_DPC_CNTL                                                                      0x4004e1\n#define regBIFPLR1_0_PCIE_DPC_CNTL_BASE_IDX                                                             5\n#define regBIFPLR1_0_PCIE_DPC_STATUS                                                                    0x4004e2\n#define regBIFPLR1_0_PCIE_DPC_STATUS_BASE_IDX                                                           5\n#define regBIFPLR1_0_PCIE_DPC_ERROR_SOURCE_ID                                                           0x4004e2\n#define regBIFPLR1_0_PCIE_DPC_ERROR_SOURCE_ID_BASE_IDX                                                  5\n#define regBIFPLR1_0_PCIE_RP_PIO_STATUS                                                                 0x4004e3\n#define regBIFPLR1_0_PCIE_RP_PIO_STATUS_BASE_IDX                                                        5\n#define regBIFPLR1_0_PCIE_RP_PIO_MASK                                                                   0x4004e4\n#define regBIFPLR1_0_PCIE_RP_PIO_MASK_BASE_IDX                                                          5\n#define regBIFPLR1_0_PCIE_RP_PIO_SEVERITY                                                               0x4004e5\n#define regBIFPLR1_0_PCIE_RP_PIO_SEVERITY_BASE_IDX                                                      5\n#define regBIFPLR1_0_PCIE_RP_PIO_SYSERROR                                                               0x4004e6\n#define regBIFPLR1_0_PCIE_RP_PIO_SYSERROR_BASE_IDX                                                      5\n#define regBIFPLR1_0_PCIE_RP_PIO_EXCEPTION                                                              0x4004e7\n#define regBIFPLR1_0_PCIE_RP_PIO_EXCEPTION_BASE_IDX                                                     5\n#define regBIFPLR1_0_PCIE_RP_PIO_HDR_LOG0                                                               0x4004e8\n#define regBIFPLR1_0_PCIE_RP_PIO_HDR_LOG0_BASE_IDX                                                      5\n#define regBIFPLR1_0_PCIE_RP_PIO_HDR_LOG1                                                               0x4004e9\n#define regBIFPLR1_0_PCIE_RP_PIO_HDR_LOG1_BASE_IDX                                                      5\n#define regBIFPLR1_0_PCIE_RP_PIO_HDR_LOG2                                                               0x4004ea\n#define regBIFPLR1_0_PCIE_RP_PIO_HDR_LOG2_BASE_IDX                                                      5\n#define regBIFPLR1_0_PCIE_RP_PIO_HDR_LOG3                                                               0x4004eb\n#define regBIFPLR1_0_PCIE_RP_PIO_HDR_LOG3_BASE_IDX                                                      5\n#define regBIFPLR1_0_PCIE_RP_PIO_PREFIX_LOG0                                                            0x4004ed\n#define regBIFPLR1_0_PCIE_RP_PIO_PREFIX_LOG0_BASE_IDX                                                   5\n#define regBIFPLR1_0_PCIE_RP_PIO_PREFIX_LOG1                                                            0x4004ee\n#define regBIFPLR1_0_PCIE_RP_PIO_PREFIX_LOG1_BASE_IDX                                                   5\n#define regBIFPLR1_0_PCIE_RP_PIO_PREFIX_LOG2                                                            0x4004ef\n#define regBIFPLR1_0_PCIE_RP_PIO_PREFIX_LOG2_BASE_IDX                                                   5\n#define regBIFPLR1_0_PCIE_RP_PIO_PREFIX_LOG3                                                            0x4004f0\n#define regBIFPLR1_0_PCIE_RP_PIO_PREFIX_LOG3_BASE_IDX                                                   5\n#define regBIFPLR1_0_PCIE_ESM_CAP_LIST                                                                  0x4004f1\n#define regBIFPLR1_0_PCIE_ESM_CAP_LIST_BASE_IDX                                                         5\n#define regBIFPLR1_0_PCIE_ESM_HEADER_1                                                                  0x4004f2\n#define regBIFPLR1_0_PCIE_ESM_HEADER_1_BASE_IDX                                                         5\n#define regBIFPLR1_0_PCIE_ESM_HEADER_2                                                                  0x4004f3\n#define regBIFPLR1_0_PCIE_ESM_HEADER_2_BASE_IDX                                                         5\n#define regBIFPLR1_0_PCIE_ESM_STATUS                                                                    0x4004f3\n#define regBIFPLR1_0_PCIE_ESM_STATUS_BASE_IDX                                                           5\n#define regBIFPLR1_0_PCIE_ESM_CTRL                                                                      0x4004f4\n#define regBIFPLR1_0_PCIE_ESM_CTRL_BASE_IDX                                                             5\n#define regBIFPLR1_0_PCIE_ESM_CAP_1                                                                     0x4004f5\n#define regBIFPLR1_0_PCIE_ESM_CAP_1_BASE_IDX                                                            5\n#define regBIFPLR1_0_PCIE_ESM_CAP_2                                                                     0x4004f6\n#define regBIFPLR1_0_PCIE_ESM_CAP_2_BASE_IDX                                                            5\n#define regBIFPLR1_0_PCIE_ESM_CAP_3                                                                     0x4004f7\n#define regBIFPLR1_0_PCIE_ESM_CAP_3_BASE_IDX                                                            5\n#define regBIFPLR1_0_PCIE_ESM_CAP_4                                                                     0x4004f8\n#define regBIFPLR1_0_PCIE_ESM_CAP_4_BASE_IDX                                                            5\n#define regBIFPLR1_0_PCIE_ESM_CAP_5                                                                     0x4004f9\n#define regBIFPLR1_0_PCIE_ESM_CAP_5_BASE_IDX                                                            5\n#define regBIFPLR1_0_PCIE_ESM_CAP_6                                                                     0x4004fa\n#define regBIFPLR1_0_PCIE_ESM_CAP_6_BASE_IDX                                                            5\n#define regBIFPLR1_0_PCIE_ESM_CAP_7                                                                     0x4004fb\n#define regBIFPLR1_0_PCIE_ESM_CAP_7_BASE_IDX                                                            5\n#define regBIFPLR1_0_PCIE_DLF_ENH_CAP_LIST                                                              0x400500\n#define regBIFPLR1_0_PCIE_DLF_ENH_CAP_LIST_BASE_IDX                                                     5\n#define regBIFPLR1_0_DATA_LINK_FEATURE_CAP                                                              0x400501\n#define regBIFPLR1_0_DATA_LINK_FEATURE_CAP_BASE_IDX                                                     5\n#define regBIFPLR1_0_DATA_LINK_FEATURE_STATUS                                                           0x400502\n#define regBIFPLR1_0_DATA_LINK_FEATURE_STATUS_BASE_IDX                                                  5\n#define regBIFPLR1_0_PCIE_PHY_16GT_ENH_CAP_LIST                                                         0x400504\n#define regBIFPLR1_0_PCIE_PHY_16GT_ENH_CAP_LIST_BASE_IDX                                                5\n#define regBIFPLR1_0_LINK_CAP_16GT                                                                      0x400505\n#define regBIFPLR1_0_LINK_CAP_16GT_BASE_IDX                                                             5\n#define regBIFPLR1_0_LINK_CNTL_16GT                                                                     0x400506\n#define regBIFPLR1_0_LINK_CNTL_16GT_BASE_IDX                                                            5\n#define regBIFPLR1_0_LINK_STATUS_16GT                                                                   0x400507\n#define regBIFPLR1_0_LINK_STATUS_16GT_BASE_IDX                                                          5\n#define regBIFPLR1_0_LOCAL_PARITY_MISMATCH_STATUS_16GT                                                  0x400508\n#define regBIFPLR1_0_LOCAL_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                         5\n#define regBIFPLR1_0_RTM1_PARITY_MISMATCH_STATUS_16GT                                                   0x400509\n#define regBIFPLR1_0_RTM1_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                          5\n#define regBIFPLR1_0_RTM2_PARITY_MISMATCH_STATUS_16GT                                                   0x40050a\n#define regBIFPLR1_0_RTM2_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                          5\n#define regBIFPLR1_0_LANE_0_EQUALIZATION_CNTL_16GT                                                      0x40050c\n#define regBIFPLR1_0_LANE_0_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR1_0_LANE_1_EQUALIZATION_CNTL_16GT                                                      0x40050c\n#define regBIFPLR1_0_LANE_1_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR1_0_LANE_2_EQUALIZATION_CNTL_16GT                                                      0x40050c\n#define regBIFPLR1_0_LANE_2_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR1_0_LANE_3_EQUALIZATION_CNTL_16GT                                                      0x40050c\n#define regBIFPLR1_0_LANE_3_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR1_0_LANE_4_EQUALIZATION_CNTL_16GT                                                      0x40050d\n#define regBIFPLR1_0_LANE_4_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR1_0_LANE_5_EQUALIZATION_CNTL_16GT                                                      0x40050d\n#define regBIFPLR1_0_LANE_5_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR1_0_LANE_6_EQUALIZATION_CNTL_16GT                                                      0x40050d\n#define regBIFPLR1_0_LANE_6_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR1_0_LANE_7_EQUALIZATION_CNTL_16GT                                                      0x40050d\n#define regBIFPLR1_0_LANE_7_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR1_0_LANE_8_EQUALIZATION_CNTL_16GT                                                      0x40050e\n#define regBIFPLR1_0_LANE_8_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR1_0_LANE_9_EQUALIZATION_CNTL_16GT                                                      0x40050e\n#define regBIFPLR1_0_LANE_9_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR1_0_LANE_10_EQUALIZATION_CNTL_16GT                                                     0x40050e\n#define regBIFPLR1_0_LANE_10_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR1_0_LANE_11_EQUALIZATION_CNTL_16GT                                                     0x40050e\n#define regBIFPLR1_0_LANE_11_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR1_0_LANE_12_EQUALIZATION_CNTL_16GT                                                     0x40050f\n#define regBIFPLR1_0_LANE_12_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR1_0_LANE_13_EQUALIZATION_CNTL_16GT                                                     0x40050f\n#define regBIFPLR1_0_LANE_13_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR1_0_LANE_14_EQUALIZATION_CNTL_16GT                                                     0x40050f\n#define regBIFPLR1_0_LANE_14_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR1_0_LANE_15_EQUALIZATION_CNTL_16GT                                                     0x40050f\n#define regBIFPLR1_0_LANE_15_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR1_0_PCIE_MARGINING_ENH_CAP_LIST                                                        0x400510\n#define regBIFPLR1_0_PCIE_MARGINING_ENH_CAP_LIST_BASE_IDX                                               5\n#define regBIFPLR1_0_MARGINING_PORT_CAP                                                                 0x400511\n#define regBIFPLR1_0_MARGINING_PORT_CAP_BASE_IDX                                                        5\n#define regBIFPLR1_0_MARGINING_PORT_STATUS                                                              0x400511\n#define regBIFPLR1_0_MARGINING_PORT_STATUS_BASE_IDX                                                     5\n#define regBIFPLR1_0_LANE_0_MARGINING_LANE_CNTL                                                         0x400512\n#define regBIFPLR1_0_LANE_0_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR1_0_LANE_0_MARGINING_LANE_STATUS                                                       0x400512\n#define regBIFPLR1_0_LANE_0_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR1_0_LANE_1_MARGINING_LANE_CNTL                                                         0x400513\n#define regBIFPLR1_0_LANE_1_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR1_0_LANE_1_MARGINING_LANE_STATUS                                                       0x400513\n#define regBIFPLR1_0_LANE_1_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR1_0_LANE_2_MARGINING_LANE_CNTL                                                         0x400514\n#define regBIFPLR1_0_LANE_2_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR1_0_LANE_2_MARGINING_LANE_STATUS                                                       0x400514\n#define regBIFPLR1_0_LANE_2_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR1_0_LANE_3_MARGINING_LANE_CNTL                                                         0x400515\n#define regBIFPLR1_0_LANE_3_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR1_0_LANE_3_MARGINING_LANE_STATUS                                                       0x400515\n#define regBIFPLR1_0_LANE_3_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR1_0_LANE_4_MARGINING_LANE_CNTL                                                         0x400516\n#define regBIFPLR1_0_LANE_4_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR1_0_LANE_4_MARGINING_LANE_STATUS                                                       0x400516\n#define regBIFPLR1_0_LANE_4_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR1_0_LANE_5_MARGINING_LANE_CNTL                                                         0x400517\n#define regBIFPLR1_0_LANE_5_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR1_0_LANE_5_MARGINING_LANE_STATUS                                                       0x400517\n#define regBIFPLR1_0_LANE_5_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR1_0_LANE_6_MARGINING_LANE_CNTL                                                         0x400518\n#define regBIFPLR1_0_LANE_6_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR1_0_LANE_6_MARGINING_LANE_STATUS                                                       0x400518\n#define regBIFPLR1_0_LANE_6_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR1_0_LANE_7_MARGINING_LANE_CNTL                                                         0x400519\n#define regBIFPLR1_0_LANE_7_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR1_0_LANE_7_MARGINING_LANE_STATUS                                                       0x400519\n#define regBIFPLR1_0_LANE_7_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR1_0_LANE_8_MARGINING_LANE_CNTL                                                         0x40051a\n#define regBIFPLR1_0_LANE_8_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR1_0_LANE_8_MARGINING_LANE_STATUS                                                       0x40051a\n#define regBIFPLR1_0_LANE_8_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR1_0_LANE_9_MARGINING_LANE_CNTL                                                         0x40051b\n#define regBIFPLR1_0_LANE_9_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR1_0_LANE_9_MARGINING_LANE_STATUS                                                       0x40051b\n#define regBIFPLR1_0_LANE_9_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR1_0_LANE_10_MARGINING_LANE_CNTL                                                        0x40051c\n#define regBIFPLR1_0_LANE_10_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR1_0_LANE_10_MARGINING_LANE_STATUS                                                      0x40051c\n#define regBIFPLR1_0_LANE_10_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR1_0_LANE_11_MARGINING_LANE_CNTL                                                        0x40051d\n#define regBIFPLR1_0_LANE_11_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR1_0_LANE_11_MARGINING_LANE_STATUS                                                      0x40051d\n#define regBIFPLR1_0_LANE_11_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR1_0_LANE_12_MARGINING_LANE_CNTL                                                        0x40051e\n#define regBIFPLR1_0_LANE_12_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR1_0_LANE_12_MARGINING_LANE_STATUS                                                      0x40051e\n#define regBIFPLR1_0_LANE_12_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR1_0_LANE_13_MARGINING_LANE_CNTL                                                        0x40051f\n#define regBIFPLR1_0_LANE_13_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR1_0_LANE_13_MARGINING_LANE_STATUS                                                      0x40051f\n#define regBIFPLR1_0_LANE_13_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR1_0_LANE_14_MARGINING_LANE_CNTL                                                        0x400520\n#define regBIFPLR1_0_LANE_14_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR1_0_LANE_14_MARGINING_LANE_STATUS                                                      0x400520\n#define regBIFPLR1_0_LANE_14_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR1_0_LANE_15_MARGINING_LANE_CNTL                                                        0x400521\n#define regBIFPLR1_0_LANE_15_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR1_0_LANE_15_MARGINING_LANE_STATUS                                                      0x400521\n#define regBIFPLR1_0_LANE_15_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR1_0_PCIE_CCIX_CAP_LIST                                                                 0x400522\n#define regBIFPLR1_0_PCIE_CCIX_CAP_LIST_BASE_IDX                                                        5\n#define regBIFPLR1_0_PCIE_CCIX_HEADER_1                                                                 0x400523\n#define regBIFPLR1_0_PCIE_CCIX_HEADER_1_BASE_IDX                                                        5\n#define regBIFPLR1_0_PCIE_CCIX_HEADER_2                                                                 0x400524\n#define regBIFPLR1_0_PCIE_CCIX_HEADER_2_BASE_IDX                                                        5\n#define regBIFPLR1_0_PCIE_CCIX_CAP                                                                      0x400524\n#define regBIFPLR1_0_PCIE_CCIX_CAP_BASE_IDX                                                             5\n#define regBIFPLR1_0_PCIE_CCIX_ESM_REQD_CAP                                                             0x400525\n#define regBIFPLR1_0_PCIE_CCIX_ESM_REQD_CAP_BASE_IDX                                                    5\n#define regBIFPLR1_0_PCIE_CCIX_ESM_OPTL_CAP                                                             0x400526\n#define regBIFPLR1_0_PCIE_CCIX_ESM_OPTL_CAP_BASE_IDX                                                    5\n#define regBIFPLR1_0_PCIE_CCIX_ESM_STATUS                                                               0x400527\n#define regBIFPLR1_0_PCIE_CCIX_ESM_STATUS_BASE_IDX                                                      5\n#define regBIFPLR1_0_PCIE_CCIX_ESM_CNTL                                                                 0x400528\n#define regBIFPLR1_0_PCIE_CCIX_ESM_CNTL_BASE_IDX                                                        5\n#define regBIFPLR1_0_ESM_LANE_0_EQUALIZATION_CNTL_20GT                                                  0x400529\n#define regBIFPLR1_0_ESM_LANE_0_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR1_0_ESM_LANE_1_EQUALIZATION_CNTL_20GT                                                  0x400529\n#define regBIFPLR1_0_ESM_LANE_1_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR1_0_ESM_LANE_2_EQUALIZATION_CNTL_20GT                                                  0x400529\n#define regBIFPLR1_0_ESM_LANE_2_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR1_0_ESM_LANE_3_EQUALIZATION_CNTL_20GT                                                  0x400529\n#define regBIFPLR1_0_ESM_LANE_3_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR1_0_ESM_LANE_4_EQUALIZATION_CNTL_20GT                                                  0x40052a\n#define regBIFPLR1_0_ESM_LANE_4_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR1_0_ESM_LANE_5_EQUALIZATION_CNTL_20GT                                                  0x40052a\n#define regBIFPLR1_0_ESM_LANE_5_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR1_0_ESM_LANE_6_EQUALIZATION_CNTL_20GT                                                  0x40052a\n#define regBIFPLR1_0_ESM_LANE_6_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR1_0_ESM_LANE_7_EQUALIZATION_CNTL_20GT                                                  0x40052a\n#define regBIFPLR1_0_ESM_LANE_7_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR1_0_ESM_LANE_8_EQUALIZATION_CNTL_20GT                                                  0x40052b\n#define regBIFPLR1_0_ESM_LANE_8_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR1_0_ESM_LANE_9_EQUALIZATION_CNTL_20GT                                                  0x40052b\n#define regBIFPLR1_0_ESM_LANE_9_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR1_0_ESM_LANE_10_EQUALIZATION_CNTL_20GT                                                 0x40052b\n#define regBIFPLR1_0_ESM_LANE_10_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR1_0_ESM_LANE_11_EQUALIZATION_CNTL_20GT                                                 0x40052b\n#define regBIFPLR1_0_ESM_LANE_11_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR1_0_ESM_LANE_12_EQUALIZATION_CNTL_20GT                                                 0x40052c\n#define regBIFPLR1_0_ESM_LANE_12_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR1_0_ESM_LANE_13_EQUALIZATION_CNTL_20GT                                                 0x40052c\n#define regBIFPLR1_0_ESM_LANE_13_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR1_0_ESM_LANE_14_EQUALIZATION_CNTL_20GT                                                 0x40052c\n#define regBIFPLR1_0_ESM_LANE_14_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR1_0_ESM_LANE_15_EQUALIZATION_CNTL_20GT                                                 0x40052c\n#define regBIFPLR1_0_ESM_LANE_15_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR1_0_ESM_LANE_0_EQUALIZATION_CNTL_25GT                                                  0x40052d\n#define regBIFPLR1_0_ESM_LANE_0_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR1_0_ESM_LANE_1_EQUALIZATION_CNTL_25GT                                                  0x40052d\n#define regBIFPLR1_0_ESM_LANE_1_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR1_0_ESM_LANE_2_EQUALIZATION_CNTL_25GT                                                  0x40052d\n#define regBIFPLR1_0_ESM_LANE_2_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR1_0_ESM_LANE_3_EQUALIZATION_CNTL_25GT                                                  0x40052d\n#define regBIFPLR1_0_ESM_LANE_3_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR1_0_ESM_LANE_4_EQUALIZATION_CNTL_25GT                                                  0x40052e\n#define regBIFPLR1_0_ESM_LANE_4_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR1_0_ESM_LANE_5_EQUALIZATION_CNTL_25GT                                                  0x40052e\n#define regBIFPLR1_0_ESM_LANE_5_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR1_0_ESM_LANE_6_EQUALIZATION_CNTL_25GT                                                  0x40052e\n#define regBIFPLR1_0_ESM_LANE_6_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR1_0_ESM_LANE_7_EQUALIZATION_CNTL_25GT                                                  0x40052e\n#define regBIFPLR1_0_ESM_LANE_7_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR1_0_ESM_LANE_8_EQUALIZATION_CNTL_25GT                                                  0x40052f\n#define regBIFPLR1_0_ESM_LANE_8_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR1_0_ESM_LANE_9_EQUALIZATION_CNTL_25GT                                                  0x40052f\n#define regBIFPLR1_0_ESM_LANE_9_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR1_0_ESM_LANE_10_EQUALIZATION_CNTL_25GT                                                 0x40052f\n#define regBIFPLR1_0_ESM_LANE_10_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR1_0_ESM_LANE_11_EQUALIZATION_CNTL_25GT                                                 0x40052f\n#define regBIFPLR1_0_ESM_LANE_11_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR1_0_ESM_LANE_12_EQUALIZATION_CNTL_25GT                                                 0x400530\n#define regBIFPLR1_0_ESM_LANE_12_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR1_0_ESM_LANE_13_EQUALIZATION_CNTL_25GT                                                 0x400530\n#define regBIFPLR1_0_ESM_LANE_13_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR1_0_ESM_LANE_14_EQUALIZATION_CNTL_25GT                                                 0x400530\n#define regBIFPLR1_0_ESM_LANE_14_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR1_0_ESM_LANE_15_EQUALIZATION_CNTL_25GT                                                 0x400530\n#define regBIFPLR1_0_ESM_LANE_15_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR1_0_PCIE_CCIX_TRANS_CAP                                                                0x400531\n#define regBIFPLR1_0_PCIE_CCIX_TRANS_CAP_BASE_IDX                                                       5\n#define regBIFPLR1_0_PCIE_CCIX_TRANS_CNTL                                                               0x400532\n#define regBIFPLR1_0_PCIE_CCIX_TRANS_CNTL_BASE_IDX                                                      5\n#define regBIFPLR1_0_LINK_CAP_32GT                                                                      0x400541\n#define regBIFPLR1_0_LINK_CAP_32GT_BASE_IDX                                                             5\n#define regBIFPLR1_0_LINK_CNTL_32GT                                                                     0x400542\n#define regBIFPLR1_0_LINK_CNTL_32GT_BASE_IDX                                                            5\n#define regBIFPLR1_0_LINK_STATUS_32GT                                                                   0x400543\n#define regBIFPLR1_0_LINK_STATUS_32GT_BASE_IDX                                                          5\n\n\n\n\n#define regBIFPLR2_0_VENDOR_ID                                                                          0x400800\n#define regBIFPLR2_0_VENDOR_ID_BASE_IDX                                                                 5\n#define regBIFPLR2_0_DEVICE_ID                                                                          0x400800\n#define regBIFPLR2_0_DEVICE_ID_BASE_IDX                                                                 5\n#define regBIFPLR2_0_COMMAND                                                                            0x400801\n#define regBIFPLR2_0_COMMAND_BASE_IDX                                                                   5\n#define regBIFPLR2_0_STATUS                                                                             0x400801\n#define regBIFPLR2_0_STATUS_BASE_IDX                                                                    5\n#define regBIFPLR2_0_REVISION_ID                                                                        0x400802\n#define regBIFPLR2_0_REVISION_ID_BASE_IDX                                                               5\n#define regBIFPLR2_0_PROG_INTERFACE                                                                     0x400802\n#define regBIFPLR2_0_PROG_INTERFACE_BASE_IDX                                                            5\n#define regBIFPLR2_0_SUB_CLASS                                                                          0x400802\n#define regBIFPLR2_0_SUB_CLASS_BASE_IDX                                                                 5\n#define regBIFPLR2_0_BASE_CLASS                                                                         0x400802\n#define regBIFPLR2_0_BASE_CLASS_BASE_IDX                                                                5\n#define regBIFPLR2_0_CACHE_LINE                                                                         0x400803\n#define regBIFPLR2_0_CACHE_LINE_BASE_IDX                                                                5\n#define regBIFPLR2_0_LATENCY                                                                            0x400803\n#define regBIFPLR2_0_LATENCY_BASE_IDX                                                                   5\n#define regBIFPLR2_0_HEADER                                                                             0x400803\n#define regBIFPLR2_0_HEADER_BASE_IDX                                                                    5\n#define regBIFPLR2_0_BIST                                                                               0x400803\n#define regBIFPLR2_0_BIST_BASE_IDX                                                                      5\n#define regBIFPLR2_0_SUB_BUS_NUMBER_LATENCY                                                             0x400806\n#define regBIFPLR2_0_SUB_BUS_NUMBER_LATENCY_BASE_IDX                                                    5\n#define regBIFPLR2_0_IO_BASE_LIMIT                                                                      0x400807\n#define regBIFPLR2_0_IO_BASE_LIMIT_BASE_IDX                                                             5\n#define regBIFPLR2_0_SECONDARY_STATUS                                                                   0x400807\n#define regBIFPLR2_0_SECONDARY_STATUS_BASE_IDX                                                          5\n#define regBIFPLR2_0_MEM_BASE_LIMIT                                                                     0x400808\n#define regBIFPLR2_0_MEM_BASE_LIMIT_BASE_IDX                                                            5\n#define regBIFPLR2_0_PREF_BASE_LIMIT                                                                    0x400809\n#define regBIFPLR2_0_PREF_BASE_LIMIT_BASE_IDX                                                           5\n#define regBIFPLR2_0_PREF_BASE_UPPER                                                                    0x40080a\n#define regBIFPLR2_0_PREF_BASE_UPPER_BASE_IDX                                                           5\n#define regBIFPLR2_0_PREF_LIMIT_UPPER                                                                   0x40080b\n#define regBIFPLR2_0_PREF_LIMIT_UPPER_BASE_IDX                                                          5\n#define regBIFPLR2_0_IO_BASE_LIMIT_HI                                                                   0x40080c\n#define regBIFPLR2_0_IO_BASE_LIMIT_HI_BASE_IDX                                                          5\n#define regBIFPLR2_0_CAP_PTR                                                                            0x40080d\n#define regBIFPLR2_0_CAP_PTR_BASE_IDX                                                                   5\n#define regBIFPLR2_0_ROM_BASE_ADDR                                                                      0x40080e\n#define regBIFPLR2_0_ROM_BASE_ADDR_BASE_IDX                                                             5\n#define regBIFPLR2_0_INTERRUPT_LINE                                                                     0x40080f\n#define regBIFPLR2_0_INTERRUPT_LINE_BASE_IDX                                                            5\n#define regBIFPLR2_0_INTERRUPT_PIN                                                                      0x40080f\n#define regBIFPLR2_0_INTERRUPT_PIN_BASE_IDX                                                             5\n#define regBIFPLR2_0_EXT_BRIDGE_CNTL                                                                    0x400810\n#define regBIFPLR2_0_EXT_BRIDGE_CNTL_BASE_IDX                                                           5\n#define regBIFPLR2_0_VENDOR_CAP_LIST                                                                    0x400812\n#define regBIFPLR2_0_VENDOR_CAP_LIST_BASE_IDX                                                           5\n#define regBIFPLR2_0_ADAPTER_ID_W                                                                       0x400813\n#define regBIFPLR2_0_ADAPTER_ID_W_BASE_IDX                                                              5\n#define regBIFPLR2_0_PMI_CAP_LIST                                                                       0x400814\n#define regBIFPLR2_0_PMI_CAP_LIST_BASE_IDX                                                              5\n#define regBIFPLR2_0_PMI_CAP                                                                            0x400814\n#define regBIFPLR2_0_PMI_CAP_BASE_IDX                                                                   5\n#define regBIFPLR2_0_PMI_STATUS_CNTL                                                                    0x400815\n#define regBIFPLR2_0_PMI_STATUS_CNTL_BASE_IDX                                                           5\n#define regBIFPLR2_0_PCIE_CAP_LIST                                                                      0x400816\n#define regBIFPLR2_0_PCIE_CAP_LIST_BASE_IDX                                                             5\n#define regBIFPLR2_0_PCIE_CAP                                                                           0x400816\n#define regBIFPLR2_0_PCIE_CAP_BASE_IDX                                                                  5\n#define regBIFPLR2_0_DEVICE_CAP                                                                         0x400817\n#define regBIFPLR2_0_DEVICE_CAP_BASE_IDX                                                                5\n#define regBIFPLR2_0_DEVICE_CNTL                                                                        0x400818\n#define regBIFPLR2_0_DEVICE_CNTL_BASE_IDX                                                               5\n#define regBIFPLR2_0_DEVICE_STATUS                                                                      0x400818\n#define regBIFPLR2_0_DEVICE_STATUS_BASE_IDX                                                             5\n#define regBIFPLR2_0_LINK_CAP                                                                           0x400819\n#define regBIFPLR2_0_LINK_CAP_BASE_IDX                                                                  5\n#define regBIFPLR2_0_LINK_CNTL                                                                          0x40081a\n#define regBIFPLR2_0_LINK_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR2_0_LINK_STATUS                                                                        0x40081a\n#define regBIFPLR2_0_LINK_STATUS_BASE_IDX                                                               5\n#define regBIFPLR2_0_SLOT_CAP                                                                           0x40081b\n#define regBIFPLR2_0_SLOT_CAP_BASE_IDX                                                                  5\n#define regBIFPLR2_0_SLOT_CNTL                                                                          0x40081c\n#define regBIFPLR2_0_SLOT_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR2_0_SLOT_STATUS                                                                        0x40081c\n#define regBIFPLR2_0_SLOT_STATUS_BASE_IDX                                                               5\n#define regBIFPLR2_0_ROOT_CNTL                                                                          0x40081d\n#define regBIFPLR2_0_ROOT_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR2_0_ROOT_CAP                                                                           0x40081d\n#define regBIFPLR2_0_ROOT_CAP_BASE_IDX                                                                  5\n#define regBIFPLR2_0_ROOT_STATUS                                                                        0x40081e\n#define regBIFPLR2_0_ROOT_STATUS_BASE_IDX                                                               5\n#define regBIFPLR2_0_DEVICE_CAP2                                                                        0x40081f\n#define regBIFPLR2_0_DEVICE_CAP2_BASE_IDX                                                               5\n#define regBIFPLR2_0_DEVICE_CNTL2                                                                       0x400820\n#define regBIFPLR2_0_DEVICE_CNTL2_BASE_IDX                                                              5\n#define regBIFPLR2_0_DEVICE_STATUS2                                                                     0x400820\n#define regBIFPLR2_0_DEVICE_STATUS2_BASE_IDX                                                            5\n#define regBIFPLR2_0_LINK_CAP2                                                                          0x400821\n#define regBIFPLR2_0_LINK_CAP2_BASE_IDX                                                                 5\n#define regBIFPLR2_0_LINK_CNTL2                                                                         0x400822\n#define regBIFPLR2_0_LINK_CNTL2_BASE_IDX                                                                5\n#define regBIFPLR2_0_LINK_STATUS2                                                                       0x400822\n#define regBIFPLR2_0_LINK_STATUS2_BASE_IDX                                                              5\n#define regBIFPLR2_0_SLOT_CAP2                                                                          0x400823\n#define regBIFPLR2_0_SLOT_CAP2_BASE_IDX                                                                 5\n#define regBIFPLR2_0_SLOT_CNTL2                                                                         0x400824\n#define regBIFPLR2_0_SLOT_CNTL2_BASE_IDX                                                                5\n#define regBIFPLR2_0_SLOT_STATUS2                                                                       0x400824\n#define regBIFPLR2_0_SLOT_STATUS2_BASE_IDX                                                              5\n#define regBIFPLR2_0_MSI_CAP_LIST                                                                       0x400828\n#define regBIFPLR2_0_MSI_CAP_LIST_BASE_IDX                                                              5\n#define regBIFPLR2_0_MSI_MSG_CNTL                                                                       0x400828\n#define regBIFPLR2_0_MSI_MSG_CNTL_BASE_IDX                                                              5\n#define regBIFPLR2_0_MSI_MSG_ADDR_LO                                                                    0x400829\n#define regBIFPLR2_0_MSI_MSG_ADDR_LO_BASE_IDX                                                           5\n#define regBIFPLR2_0_MSI_MSG_ADDR_HI                                                                    0x40082a\n#define regBIFPLR2_0_MSI_MSG_ADDR_HI_BASE_IDX                                                           5\n#define regBIFPLR2_0_MSI_MSG_DATA                                                                       0x40082a\n#define regBIFPLR2_0_MSI_MSG_DATA_BASE_IDX                                                              5\n#define regBIFPLR2_0_MSI_MSG_DATA_64                                                                    0x40082b\n#define regBIFPLR2_0_MSI_MSG_DATA_64_BASE_IDX                                                           5\n#define regBIFPLR2_0_SSID_CAP_LIST                                                                      0x400830\n#define regBIFPLR2_0_SSID_CAP_LIST_BASE_IDX                                                             5\n#define regBIFPLR2_0_SSID_CAP                                                                           0x400831\n#define regBIFPLR2_0_SSID_CAP_BASE_IDX                                                                  5\n#define regBIFPLR2_0_MSI_MAP_CAP_LIST                                                                   0x400832\n#define regBIFPLR2_0_MSI_MAP_CAP_LIST_BASE_IDX                                                          5\n#define regBIFPLR2_0_MSI_MAP_CAP                                                                        0x400832\n#define regBIFPLR2_0_MSI_MAP_CAP_BASE_IDX                                                               5\n#define regBIFPLR2_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                                  0x400840\n#define regBIFPLR2_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIFPLR2_0_PCIE_VENDOR_SPECIFIC_HDR                                                           0x400841\n#define regBIFPLR2_0_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                                  5\n#define regBIFPLR2_0_PCIE_VENDOR_SPECIFIC1                                                              0x400842\n#define regBIFPLR2_0_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                                     5\n#define regBIFPLR2_0_PCIE_VENDOR_SPECIFIC2                                                              0x400843\n#define regBIFPLR2_0_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                                     5\n#define regBIFPLR2_0_PCIE_VC_ENH_CAP_LIST                                                               0x400844\n#define regBIFPLR2_0_PCIE_VC_ENH_CAP_LIST_BASE_IDX                                                      5\n#define regBIFPLR2_0_PCIE_PORT_VC_CAP_REG1                                                              0x400845\n#define regBIFPLR2_0_PCIE_PORT_VC_CAP_REG1_BASE_IDX                                                     5\n#define regBIFPLR2_0_PCIE_PORT_VC_CAP_REG2                                                              0x400846\n#define regBIFPLR2_0_PCIE_PORT_VC_CAP_REG2_BASE_IDX                                                     5\n#define regBIFPLR2_0_PCIE_PORT_VC_CNTL                                                                  0x400847\n#define regBIFPLR2_0_PCIE_PORT_VC_CNTL_BASE_IDX                                                         5\n#define regBIFPLR2_0_PCIE_PORT_VC_STATUS                                                                0x400847\n#define regBIFPLR2_0_PCIE_PORT_VC_STATUS_BASE_IDX                                                       5\n#define regBIFPLR2_0_PCIE_VC0_RESOURCE_CAP                                                              0x400848\n#define regBIFPLR2_0_PCIE_VC0_RESOURCE_CAP_BASE_IDX                                                     5\n#define regBIFPLR2_0_PCIE_VC0_RESOURCE_CNTL                                                             0x400849\n#define regBIFPLR2_0_PCIE_VC0_RESOURCE_CNTL_BASE_IDX                                                    5\n#define regBIFPLR2_0_PCIE_VC0_RESOURCE_STATUS                                                           0x40084a\n#define regBIFPLR2_0_PCIE_VC0_RESOURCE_STATUS_BASE_IDX                                                  5\n#define regBIFPLR2_0_PCIE_VC1_RESOURCE_CAP                                                              0x40084b\n#define regBIFPLR2_0_PCIE_VC1_RESOURCE_CAP_BASE_IDX                                                     5\n#define regBIFPLR2_0_PCIE_VC1_RESOURCE_CNTL                                                             0x40084c\n#define regBIFPLR2_0_PCIE_VC1_RESOURCE_CNTL_BASE_IDX                                                    5\n#define regBIFPLR2_0_PCIE_VC1_RESOURCE_STATUS                                                           0x40084d\n#define regBIFPLR2_0_PCIE_VC1_RESOURCE_STATUS_BASE_IDX                                                  5\n#define regBIFPLR2_0_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                                   0x400850\n#define regBIFPLR2_0_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST_BASE_IDX                                          5\n#define regBIFPLR2_0_PCIE_DEV_SERIAL_NUM_DW1                                                            0x400851\n#define regBIFPLR2_0_PCIE_DEV_SERIAL_NUM_DW1_BASE_IDX                                                   5\n#define regBIFPLR2_0_PCIE_DEV_SERIAL_NUM_DW2                                                            0x400852\n#define regBIFPLR2_0_PCIE_DEV_SERIAL_NUM_DW2_BASE_IDX                                                   5\n#define regBIFPLR2_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                                      0x400854\n#define regBIFPLR2_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                             5\n#define regBIFPLR2_0_PCIE_UNCORR_ERR_STATUS                                                             0x400855\n#define regBIFPLR2_0_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                                    5\n#define regBIFPLR2_0_PCIE_UNCORR_ERR_MASK                                                               0x400856\n#define regBIFPLR2_0_PCIE_UNCORR_ERR_MASK_BASE_IDX                                                      5\n#define regBIFPLR2_0_PCIE_UNCORR_ERR_SEVERITY                                                           0x400857\n#define regBIFPLR2_0_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                                  5\n#define regBIFPLR2_0_PCIE_CORR_ERR_STATUS                                                               0x400858\n#define regBIFPLR2_0_PCIE_CORR_ERR_STATUS_BASE_IDX                                                      5\n#define regBIFPLR2_0_PCIE_CORR_ERR_MASK                                                                 0x400859\n#define regBIFPLR2_0_PCIE_CORR_ERR_MASK_BASE_IDX                                                        5\n#define regBIFPLR2_0_PCIE_ADV_ERR_CAP_CNTL                                                              0x40085a\n#define regBIFPLR2_0_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                                     5\n#define regBIFPLR2_0_PCIE_HDR_LOG0                                                                      0x40085b\n#define regBIFPLR2_0_PCIE_HDR_LOG0_BASE_IDX                                                             5\n#define regBIFPLR2_0_PCIE_HDR_LOG1                                                                      0x40085c\n#define regBIFPLR2_0_PCIE_HDR_LOG1_BASE_IDX                                                             5\n#define regBIFPLR2_0_PCIE_HDR_LOG2                                                                      0x40085d\n#define regBIFPLR2_0_PCIE_HDR_LOG2_BASE_IDX                                                             5\n#define regBIFPLR2_0_PCIE_HDR_LOG3                                                                      0x40085e\n#define regBIFPLR2_0_PCIE_HDR_LOG3_BASE_IDX                                                             5\n#define regBIFPLR2_0_PCIE_ROOT_ERR_CMD                                                                  0x40085f\n#define regBIFPLR2_0_PCIE_ROOT_ERR_CMD_BASE_IDX                                                         5\n#define regBIFPLR2_0_PCIE_ROOT_ERR_STATUS                                                               0x400860\n#define regBIFPLR2_0_PCIE_ROOT_ERR_STATUS_BASE_IDX                                                      5\n#define regBIFPLR2_0_PCIE_ERR_SRC_ID                                                                    0x400861\n#define regBIFPLR2_0_PCIE_ERR_SRC_ID_BASE_IDX                                                           5\n#define regBIFPLR2_0_PCIE_TLP_PREFIX_LOG0                                                               0x400862\n#define regBIFPLR2_0_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                                      5\n#define regBIFPLR2_0_PCIE_TLP_PREFIX_LOG1                                                               0x400863\n#define regBIFPLR2_0_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                                      5\n#define regBIFPLR2_0_PCIE_TLP_PREFIX_LOG2                                                               0x400864\n#define regBIFPLR2_0_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                                      5\n#define regBIFPLR2_0_PCIE_TLP_PREFIX_LOG3                                                               0x400865\n#define regBIFPLR2_0_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                                      5\n#define regBIFPLR2_0_PCIE_SECONDARY_ENH_CAP_LIST                                                        0x40089c\n#define regBIFPLR2_0_PCIE_SECONDARY_ENH_CAP_LIST_BASE_IDX                                               5\n#define regBIFPLR2_0_PCIE_LINK_CNTL3                                                                    0x40089d\n#define regBIFPLR2_0_PCIE_LINK_CNTL3_BASE_IDX                                                           5\n#define regBIFPLR2_0_PCIE_LANE_ERROR_STATUS                                                             0x40089e\n#define regBIFPLR2_0_PCIE_LANE_ERROR_STATUS_BASE_IDX                                                    5\n#define regBIFPLR2_0_PCIE_LANE_0_EQUALIZATION_CNTL                                                      0x40089f\n#define regBIFPLR2_0_PCIE_LANE_0_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR2_0_PCIE_LANE_1_EQUALIZATION_CNTL                                                      0x40089f\n#define regBIFPLR2_0_PCIE_LANE_1_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR2_0_PCIE_LANE_2_EQUALIZATION_CNTL                                                      0x4008a0\n#define regBIFPLR2_0_PCIE_LANE_2_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR2_0_PCIE_LANE_3_EQUALIZATION_CNTL                                                      0x4008a0\n#define regBIFPLR2_0_PCIE_LANE_3_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR2_0_PCIE_LANE_4_EQUALIZATION_CNTL                                                      0x4008a1\n#define regBIFPLR2_0_PCIE_LANE_4_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR2_0_PCIE_LANE_5_EQUALIZATION_CNTL                                                      0x4008a1\n#define regBIFPLR2_0_PCIE_LANE_5_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR2_0_PCIE_LANE_6_EQUALIZATION_CNTL                                                      0x4008a2\n#define regBIFPLR2_0_PCIE_LANE_6_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR2_0_PCIE_LANE_7_EQUALIZATION_CNTL                                                      0x4008a2\n#define regBIFPLR2_0_PCIE_LANE_7_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR2_0_PCIE_LANE_8_EQUALIZATION_CNTL                                                      0x4008a3\n#define regBIFPLR2_0_PCIE_LANE_8_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR2_0_PCIE_LANE_9_EQUALIZATION_CNTL                                                      0x4008a3\n#define regBIFPLR2_0_PCIE_LANE_9_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR2_0_PCIE_LANE_10_EQUALIZATION_CNTL                                                     0x4008a4\n#define regBIFPLR2_0_PCIE_LANE_10_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR2_0_PCIE_LANE_11_EQUALIZATION_CNTL                                                     0x4008a4\n#define regBIFPLR2_0_PCIE_LANE_11_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR2_0_PCIE_LANE_12_EQUALIZATION_CNTL                                                     0x4008a5\n#define regBIFPLR2_0_PCIE_LANE_12_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR2_0_PCIE_LANE_13_EQUALIZATION_CNTL                                                     0x4008a5\n#define regBIFPLR2_0_PCIE_LANE_13_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR2_0_PCIE_LANE_14_EQUALIZATION_CNTL                                                     0x4008a6\n#define regBIFPLR2_0_PCIE_LANE_14_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR2_0_PCIE_LANE_15_EQUALIZATION_CNTL                                                     0x4008a6\n#define regBIFPLR2_0_PCIE_LANE_15_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR2_0_PCIE_ACS_ENH_CAP_LIST                                                              0x4008a8\n#define regBIFPLR2_0_PCIE_ACS_ENH_CAP_LIST_BASE_IDX                                                     5\n#define regBIFPLR2_0_PCIE_ACS_CAP                                                                       0x4008a9\n#define regBIFPLR2_0_PCIE_ACS_CAP_BASE_IDX                                                              5\n#define regBIFPLR2_0_PCIE_ACS_CNTL                                                                      0x4008a9\n#define regBIFPLR2_0_PCIE_ACS_CNTL_BASE_IDX                                                             5\n#define regBIFPLR2_0_PCIE_MC_ENH_CAP_LIST                                                               0x4008bc\n#define regBIFPLR2_0_PCIE_MC_ENH_CAP_LIST_BASE_IDX                                                      5\n#define regBIFPLR2_0_PCIE_MC_CAP                                                                        0x4008bd\n#define regBIFPLR2_0_PCIE_MC_CAP_BASE_IDX                                                               5\n#define regBIFPLR2_0_PCIE_MC_CNTL                                                                       0x4008bd\n#define regBIFPLR2_0_PCIE_MC_CNTL_BASE_IDX                                                              5\n#define regBIFPLR2_0_PCIE_MC_ADDR0                                                                      0x4008be\n#define regBIFPLR2_0_PCIE_MC_ADDR0_BASE_IDX                                                             5\n#define regBIFPLR2_0_PCIE_MC_ADDR1                                                                      0x4008bf\n#define regBIFPLR2_0_PCIE_MC_ADDR1_BASE_IDX                                                             5\n#define regBIFPLR2_0_PCIE_MC_RCV0                                                                       0x4008c0\n#define regBIFPLR2_0_PCIE_MC_RCV0_BASE_IDX                                                              5\n#define regBIFPLR2_0_PCIE_MC_RCV1                                                                       0x4008c1\n#define regBIFPLR2_0_PCIE_MC_RCV1_BASE_IDX                                                              5\n#define regBIFPLR2_0_PCIE_MC_BLOCK_ALL0                                                                 0x4008c2\n#define regBIFPLR2_0_PCIE_MC_BLOCK_ALL0_BASE_IDX                                                        5\n#define regBIFPLR2_0_PCIE_MC_BLOCK_ALL1                                                                 0x4008c3\n#define regBIFPLR2_0_PCIE_MC_BLOCK_ALL1_BASE_IDX                                                        5\n#define regBIFPLR2_0_PCIE_MC_BLOCK_UNTRANSLATED_0                                                       0x4008c4\n#define regBIFPLR2_0_PCIE_MC_BLOCK_UNTRANSLATED_0_BASE_IDX                                              5\n#define regBIFPLR2_0_PCIE_MC_BLOCK_UNTRANSLATED_1                                                       0x4008c5\n#define regBIFPLR2_0_PCIE_MC_BLOCK_UNTRANSLATED_1_BASE_IDX                                              5\n#define regBIFPLR2_0_PCIE_MC_OVERLAY_BAR0                                                               0x4008c6\n#define regBIFPLR2_0_PCIE_MC_OVERLAY_BAR0_BASE_IDX                                                      5\n#define regBIFPLR2_0_PCIE_MC_OVERLAY_BAR1                                                               0x4008c7\n#define regBIFPLR2_0_PCIE_MC_OVERLAY_BAR1_BASE_IDX                                                      5\n#define regBIFPLR2_0_PCIE_L1_PM_SUB_CAP_LIST                                                            0x4008dc\n#define regBIFPLR2_0_PCIE_L1_PM_SUB_CAP_LIST_BASE_IDX                                                   5\n#define regBIFPLR2_0_PCIE_L1_PM_SUB_CAP                                                                 0x4008dd\n#define regBIFPLR2_0_PCIE_L1_PM_SUB_CAP_BASE_IDX                                                        5\n#define regBIFPLR2_0_PCIE_L1_PM_SUB_CNTL                                                                0x4008de\n#define regBIFPLR2_0_PCIE_L1_PM_SUB_CNTL_BASE_IDX                                                       5\n#define regBIFPLR2_0_PCIE_L1_PM_SUB_CNTL2                                                               0x4008df\n#define regBIFPLR2_0_PCIE_L1_PM_SUB_CNTL2_BASE_IDX                                                      5\n#define regBIFPLR2_0_PCIE_DPC_ENH_CAP_LIST                                                              0x4008e0\n#define regBIFPLR2_0_PCIE_DPC_ENH_CAP_LIST_BASE_IDX                                                     5\n#define regBIFPLR2_0_PCIE_DPC_CAP_LIST                                                                  0x4008e1\n#define regBIFPLR2_0_PCIE_DPC_CAP_LIST_BASE_IDX                                                         5\n#define regBIFPLR2_0_PCIE_DPC_CNTL                                                                      0x4008e1\n#define regBIFPLR2_0_PCIE_DPC_CNTL_BASE_IDX                                                             5\n#define regBIFPLR2_0_PCIE_DPC_STATUS                                                                    0x4008e2\n#define regBIFPLR2_0_PCIE_DPC_STATUS_BASE_IDX                                                           5\n#define regBIFPLR2_0_PCIE_DPC_ERROR_SOURCE_ID                                                           0x4008e2\n#define regBIFPLR2_0_PCIE_DPC_ERROR_SOURCE_ID_BASE_IDX                                                  5\n#define regBIFPLR2_0_PCIE_RP_PIO_STATUS                                                                 0x4008e3\n#define regBIFPLR2_0_PCIE_RP_PIO_STATUS_BASE_IDX                                                        5\n#define regBIFPLR2_0_PCIE_RP_PIO_MASK                                                                   0x4008e4\n#define regBIFPLR2_0_PCIE_RP_PIO_MASK_BASE_IDX                                                          5\n#define regBIFPLR2_0_PCIE_RP_PIO_SEVERITY                                                               0x4008e5\n#define regBIFPLR2_0_PCIE_RP_PIO_SEVERITY_BASE_IDX                                                      5\n#define regBIFPLR2_0_PCIE_RP_PIO_SYSERROR                                                               0x4008e6\n#define regBIFPLR2_0_PCIE_RP_PIO_SYSERROR_BASE_IDX                                                      5\n#define regBIFPLR2_0_PCIE_RP_PIO_EXCEPTION                                                              0x4008e7\n#define regBIFPLR2_0_PCIE_RP_PIO_EXCEPTION_BASE_IDX                                                     5\n#define regBIFPLR2_0_PCIE_RP_PIO_HDR_LOG0                                                               0x4008e8\n#define regBIFPLR2_0_PCIE_RP_PIO_HDR_LOG0_BASE_IDX                                                      5\n#define regBIFPLR2_0_PCIE_RP_PIO_HDR_LOG1                                                               0x4008e9\n#define regBIFPLR2_0_PCIE_RP_PIO_HDR_LOG1_BASE_IDX                                                      5\n#define regBIFPLR2_0_PCIE_RP_PIO_HDR_LOG2                                                               0x4008ea\n#define regBIFPLR2_0_PCIE_RP_PIO_HDR_LOG2_BASE_IDX                                                      5\n#define regBIFPLR2_0_PCIE_RP_PIO_HDR_LOG3                                                               0x4008eb\n#define regBIFPLR2_0_PCIE_RP_PIO_HDR_LOG3_BASE_IDX                                                      5\n#define regBIFPLR2_0_PCIE_RP_PIO_PREFIX_LOG0                                                            0x4008ed\n#define regBIFPLR2_0_PCIE_RP_PIO_PREFIX_LOG0_BASE_IDX                                                   5\n#define regBIFPLR2_0_PCIE_RP_PIO_PREFIX_LOG1                                                            0x4008ee\n#define regBIFPLR2_0_PCIE_RP_PIO_PREFIX_LOG1_BASE_IDX                                                   5\n#define regBIFPLR2_0_PCIE_RP_PIO_PREFIX_LOG2                                                            0x4008ef\n#define regBIFPLR2_0_PCIE_RP_PIO_PREFIX_LOG2_BASE_IDX                                                   5\n#define regBIFPLR2_0_PCIE_RP_PIO_PREFIX_LOG3                                                            0x4008f0\n#define regBIFPLR2_0_PCIE_RP_PIO_PREFIX_LOG3_BASE_IDX                                                   5\n#define regBIFPLR2_0_PCIE_ESM_CAP_LIST                                                                  0x4008f1\n#define regBIFPLR2_0_PCIE_ESM_CAP_LIST_BASE_IDX                                                         5\n#define regBIFPLR2_0_PCIE_ESM_HEADER_1                                                                  0x4008f2\n#define regBIFPLR2_0_PCIE_ESM_HEADER_1_BASE_IDX                                                         5\n#define regBIFPLR2_0_PCIE_ESM_HEADER_2                                                                  0x4008f3\n#define regBIFPLR2_0_PCIE_ESM_HEADER_2_BASE_IDX                                                         5\n#define regBIFPLR2_0_PCIE_ESM_STATUS                                                                    0x4008f3\n#define regBIFPLR2_0_PCIE_ESM_STATUS_BASE_IDX                                                           5\n#define regBIFPLR2_0_PCIE_ESM_CTRL                                                                      0x4008f4\n#define regBIFPLR2_0_PCIE_ESM_CTRL_BASE_IDX                                                             5\n#define regBIFPLR2_0_PCIE_ESM_CAP_1                                                                     0x4008f5\n#define regBIFPLR2_0_PCIE_ESM_CAP_1_BASE_IDX                                                            5\n#define regBIFPLR2_0_PCIE_ESM_CAP_2                                                                     0x4008f6\n#define regBIFPLR2_0_PCIE_ESM_CAP_2_BASE_IDX                                                            5\n#define regBIFPLR2_0_PCIE_ESM_CAP_3                                                                     0x4008f7\n#define regBIFPLR2_0_PCIE_ESM_CAP_3_BASE_IDX                                                            5\n#define regBIFPLR2_0_PCIE_ESM_CAP_4                                                                     0x4008f8\n#define regBIFPLR2_0_PCIE_ESM_CAP_4_BASE_IDX                                                            5\n#define regBIFPLR2_0_PCIE_ESM_CAP_5                                                                     0x4008f9\n#define regBIFPLR2_0_PCIE_ESM_CAP_5_BASE_IDX                                                            5\n#define regBIFPLR2_0_PCIE_ESM_CAP_6                                                                     0x4008fa\n#define regBIFPLR2_0_PCIE_ESM_CAP_6_BASE_IDX                                                            5\n#define regBIFPLR2_0_PCIE_ESM_CAP_7                                                                     0x4008fb\n#define regBIFPLR2_0_PCIE_ESM_CAP_7_BASE_IDX                                                            5\n#define regBIFPLR2_0_PCIE_DLF_ENH_CAP_LIST                                                              0x400900\n#define regBIFPLR2_0_PCIE_DLF_ENH_CAP_LIST_BASE_IDX                                                     5\n#define regBIFPLR2_0_DATA_LINK_FEATURE_CAP                                                              0x400901\n#define regBIFPLR2_0_DATA_LINK_FEATURE_CAP_BASE_IDX                                                     5\n#define regBIFPLR2_0_DATA_LINK_FEATURE_STATUS                                                           0x400902\n#define regBIFPLR2_0_DATA_LINK_FEATURE_STATUS_BASE_IDX                                                  5\n#define regBIFPLR2_0_PCIE_PHY_16GT_ENH_CAP_LIST                                                         0x400904\n#define regBIFPLR2_0_PCIE_PHY_16GT_ENH_CAP_LIST_BASE_IDX                                                5\n#define regBIFPLR2_0_LINK_CAP_16GT                                                                      0x400905\n#define regBIFPLR2_0_LINK_CAP_16GT_BASE_IDX                                                             5\n#define regBIFPLR2_0_LINK_CNTL_16GT                                                                     0x400906\n#define regBIFPLR2_0_LINK_CNTL_16GT_BASE_IDX                                                            5\n#define regBIFPLR2_0_LINK_STATUS_16GT                                                                   0x400907\n#define regBIFPLR2_0_LINK_STATUS_16GT_BASE_IDX                                                          5\n#define regBIFPLR2_0_LOCAL_PARITY_MISMATCH_STATUS_16GT                                                  0x400908\n#define regBIFPLR2_0_LOCAL_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                         5\n#define regBIFPLR2_0_RTM1_PARITY_MISMATCH_STATUS_16GT                                                   0x400909\n#define regBIFPLR2_0_RTM1_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                          5\n#define regBIFPLR2_0_RTM2_PARITY_MISMATCH_STATUS_16GT                                                   0x40090a\n#define regBIFPLR2_0_RTM2_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                          5\n#define regBIFPLR2_0_LANE_0_EQUALIZATION_CNTL_16GT                                                      0x40090c\n#define regBIFPLR2_0_LANE_0_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR2_0_LANE_1_EQUALIZATION_CNTL_16GT                                                      0x40090c\n#define regBIFPLR2_0_LANE_1_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR2_0_LANE_2_EQUALIZATION_CNTL_16GT                                                      0x40090c\n#define regBIFPLR2_0_LANE_2_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR2_0_LANE_3_EQUALIZATION_CNTL_16GT                                                      0x40090c\n#define regBIFPLR2_0_LANE_3_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR2_0_LANE_4_EQUALIZATION_CNTL_16GT                                                      0x40090d\n#define regBIFPLR2_0_LANE_4_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR2_0_LANE_5_EQUALIZATION_CNTL_16GT                                                      0x40090d\n#define regBIFPLR2_0_LANE_5_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR2_0_LANE_6_EQUALIZATION_CNTL_16GT                                                      0x40090d\n#define regBIFPLR2_0_LANE_6_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR2_0_LANE_7_EQUALIZATION_CNTL_16GT                                                      0x40090d\n#define regBIFPLR2_0_LANE_7_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR2_0_LANE_8_EQUALIZATION_CNTL_16GT                                                      0x40090e\n#define regBIFPLR2_0_LANE_8_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR2_0_LANE_9_EQUALIZATION_CNTL_16GT                                                      0x40090e\n#define regBIFPLR2_0_LANE_9_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR2_0_LANE_10_EQUALIZATION_CNTL_16GT                                                     0x40090e\n#define regBIFPLR2_0_LANE_10_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR2_0_LANE_11_EQUALIZATION_CNTL_16GT                                                     0x40090e\n#define regBIFPLR2_0_LANE_11_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR2_0_LANE_12_EQUALIZATION_CNTL_16GT                                                     0x40090f\n#define regBIFPLR2_0_LANE_12_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR2_0_LANE_13_EQUALIZATION_CNTL_16GT                                                     0x40090f\n#define regBIFPLR2_0_LANE_13_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR2_0_LANE_14_EQUALIZATION_CNTL_16GT                                                     0x40090f\n#define regBIFPLR2_0_LANE_14_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR2_0_LANE_15_EQUALIZATION_CNTL_16GT                                                     0x40090f\n#define regBIFPLR2_0_LANE_15_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR2_0_PCIE_MARGINING_ENH_CAP_LIST                                                        0x400910\n#define regBIFPLR2_0_PCIE_MARGINING_ENH_CAP_LIST_BASE_IDX                                               5\n#define regBIFPLR2_0_MARGINING_PORT_CAP                                                                 0x400911\n#define regBIFPLR2_0_MARGINING_PORT_CAP_BASE_IDX                                                        5\n#define regBIFPLR2_0_MARGINING_PORT_STATUS                                                              0x400911\n#define regBIFPLR2_0_MARGINING_PORT_STATUS_BASE_IDX                                                     5\n#define regBIFPLR2_0_LANE_0_MARGINING_LANE_CNTL                                                         0x400912\n#define regBIFPLR2_0_LANE_0_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR2_0_LANE_0_MARGINING_LANE_STATUS                                                       0x400912\n#define regBIFPLR2_0_LANE_0_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR2_0_LANE_1_MARGINING_LANE_CNTL                                                         0x400913\n#define regBIFPLR2_0_LANE_1_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR2_0_LANE_1_MARGINING_LANE_STATUS                                                       0x400913\n#define regBIFPLR2_0_LANE_1_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR2_0_LANE_2_MARGINING_LANE_CNTL                                                         0x400914\n#define regBIFPLR2_0_LANE_2_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR2_0_LANE_2_MARGINING_LANE_STATUS                                                       0x400914\n#define regBIFPLR2_0_LANE_2_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR2_0_LANE_3_MARGINING_LANE_CNTL                                                         0x400915\n#define regBIFPLR2_0_LANE_3_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR2_0_LANE_3_MARGINING_LANE_STATUS                                                       0x400915\n#define regBIFPLR2_0_LANE_3_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR2_0_LANE_4_MARGINING_LANE_CNTL                                                         0x400916\n#define regBIFPLR2_0_LANE_4_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR2_0_LANE_4_MARGINING_LANE_STATUS                                                       0x400916\n#define regBIFPLR2_0_LANE_4_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR2_0_LANE_5_MARGINING_LANE_CNTL                                                         0x400917\n#define regBIFPLR2_0_LANE_5_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR2_0_LANE_5_MARGINING_LANE_STATUS                                                       0x400917\n#define regBIFPLR2_0_LANE_5_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR2_0_LANE_6_MARGINING_LANE_CNTL                                                         0x400918\n#define regBIFPLR2_0_LANE_6_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR2_0_LANE_6_MARGINING_LANE_STATUS                                                       0x400918\n#define regBIFPLR2_0_LANE_6_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR2_0_LANE_7_MARGINING_LANE_CNTL                                                         0x400919\n#define regBIFPLR2_0_LANE_7_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR2_0_LANE_7_MARGINING_LANE_STATUS                                                       0x400919\n#define regBIFPLR2_0_LANE_7_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR2_0_LANE_8_MARGINING_LANE_CNTL                                                         0x40091a\n#define regBIFPLR2_0_LANE_8_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR2_0_LANE_8_MARGINING_LANE_STATUS                                                       0x40091a\n#define regBIFPLR2_0_LANE_8_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR2_0_LANE_9_MARGINING_LANE_CNTL                                                         0x40091b\n#define regBIFPLR2_0_LANE_9_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR2_0_LANE_9_MARGINING_LANE_STATUS                                                       0x40091b\n#define regBIFPLR2_0_LANE_9_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR2_0_LANE_10_MARGINING_LANE_CNTL                                                        0x40091c\n#define regBIFPLR2_0_LANE_10_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR2_0_LANE_10_MARGINING_LANE_STATUS                                                      0x40091c\n#define regBIFPLR2_0_LANE_10_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR2_0_LANE_11_MARGINING_LANE_CNTL                                                        0x40091d\n#define regBIFPLR2_0_LANE_11_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR2_0_LANE_11_MARGINING_LANE_STATUS                                                      0x40091d\n#define regBIFPLR2_0_LANE_11_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR2_0_LANE_12_MARGINING_LANE_CNTL                                                        0x40091e\n#define regBIFPLR2_0_LANE_12_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR2_0_LANE_12_MARGINING_LANE_STATUS                                                      0x40091e\n#define regBIFPLR2_0_LANE_12_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR2_0_LANE_13_MARGINING_LANE_CNTL                                                        0x40091f\n#define regBIFPLR2_0_LANE_13_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR2_0_LANE_13_MARGINING_LANE_STATUS                                                      0x40091f\n#define regBIFPLR2_0_LANE_13_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR2_0_LANE_14_MARGINING_LANE_CNTL                                                        0x400920\n#define regBIFPLR2_0_LANE_14_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR2_0_LANE_14_MARGINING_LANE_STATUS                                                      0x400920\n#define regBIFPLR2_0_LANE_14_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR2_0_LANE_15_MARGINING_LANE_CNTL                                                        0x400921\n#define regBIFPLR2_0_LANE_15_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR2_0_LANE_15_MARGINING_LANE_STATUS                                                      0x400921\n#define regBIFPLR2_0_LANE_15_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR2_0_PCIE_CCIX_CAP_LIST                                                                 0x400922\n#define regBIFPLR2_0_PCIE_CCIX_CAP_LIST_BASE_IDX                                                        5\n#define regBIFPLR2_0_PCIE_CCIX_HEADER_1                                                                 0x400923\n#define regBIFPLR2_0_PCIE_CCIX_HEADER_1_BASE_IDX                                                        5\n#define regBIFPLR2_0_PCIE_CCIX_HEADER_2                                                                 0x400924\n#define regBIFPLR2_0_PCIE_CCIX_HEADER_2_BASE_IDX                                                        5\n#define regBIFPLR2_0_PCIE_CCIX_CAP                                                                      0x400924\n#define regBIFPLR2_0_PCIE_CCIX_CAP_BASE_IDX                                                             5\n#define regBIFPLR2_0_PCIE_CCIX_ESM_REQD_CAP                                                             0x400925\n#define regBIFPLR2_0_PCIE_CCIX_ESM_REQD_CAP_BASE_IDX                                                    5\n#define regBIFPLR2_0_PCIE_CCIX_ESM_OPTL_CAP                                                             0x400926\n#define regBIFPLR2_0_PCIE_CCIX_ESM_OPTL_CAP_BASE_IDX                                                    5\n#define regBIFPLR2_0_PCIE_CCIX_ESM_STATUS                                                               0x400927\n#define regBIFPLR2_0_PCIE_CCIX_ESM_STATUS_BASE_IDX                                                      5\n#define regBIFPLR2_0_PCIE_CCIX_ESM_CNTL                                                                 0x400928\n#define regBIFPLR2_0_PCIE_CCIX_ESM_CNTL_BASE_IDX                                                        5\n#define regBIFPLR2_0_ESM_LANE_0_EQUALIZATION_CNTL_20GT                                                  0x400929\n#define regBIFPLR2_0_ESM_LANE_0_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR2_0_ESM_LANE_1_EQUALIZATION_CNTL_20GT                                                  0x400929\n#define regBIFPLR2_0_ESM_LANE_1_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR2_0_ESM_LANE_2_EQUALIZATION_CNTL_20GT                                                  0x400929\n#define regBIFPLR2_0_ESM_LANE_2_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR2_0_ESM_LANE_3_EQUALIZATION_CNTL_20GT                                                  0x400929\n#define regBIFPLR2_0_ESM_LANE_3_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR2_0_ESM_LANE_4_EQUALIZATION_CNTL_20GT                                                  0x40092a\n#define regBIFPLR2_0_ESM_LANE_4_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR2_0_ESM_LANE_5_EQUALIZATION_CNTL_20GT                                                  0x40092a\n#define regBIFPLR2_0_ESM_LANE_5_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR2_0_ESM_LANE_6_EQUALIZATION_CNTL_20GT                                                  0x40092a\n#define regBIFPLR2_0_ESM_LANE_6_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR2_0_ESM_LANE_7_EQUALIZATION_CNTL_20GT                                                  0x40092a\n#define regBIFPLR2_0_ESM_LANE_7_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR2_0_ESM_LANE_8_EQUALIZATION_CNTL_20GT                                                  0x40092b\n#define regBIFPLR2_0_ESM_LANE_8_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR2_0_ESM_LANE_9_EQUALIZATION_CNTL_20GT                                                  0x40092b\n#define regBIFPLR2_0_ESM_LANE_9_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR2_0_ESM_LANE_10_EQUALIZATION_CNTL_20GT                                                 0x40092b\n#define regBIFPLR2_0_ESM_LANE_10_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR2_0_ESM_LANE_11_EQUALIZATION_CNTL_20GT                                                 0x40092b\n#define regBIFPLR2_0_ESM_LANE_11_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR2_0_ESM_LANE_12_EQUALIZATION_CNTL_20GT                                                 0x40092c\n#define regBIFPLR2_0_ESM_LANE_12_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR2_0_ESM_LANE_13_EQUALIZATION_CNTL_20GT                                                 0x40092c\n#define regBIFPLR2_0_ESM_LANE_13_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR2_0_ESM_LANE_14_EQUALIZATION_CNTL_20GT                                                 0x40092c\n#define regBIFPLR2_0_ESM_LANE_14_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR2_0_ESM_LANE_15_EQUALIZATION_CNTL_20GT                                                 0x40092c\n#define regBIFPLR2_0_ESM_LANE_15_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR2_0_ESM_LANE_0_EQUALIZATION_CNTL_25GT                                                  0x40092d\n#define regBIFPLR2_0_ESM_LANE_0_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR2_0_ESM_LANE_1_EQUALIZATION_CNTL_25GT                                                  0x40092d\n#define regBIFPLR2_0_ESM_LANE_1_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR2_0_ESM_LANE_2_EQUALIZATION_CNTL_25GT                                                  0x40092d\n#define regBIFPLR2_0_ESM_LANE_2_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR2_0_ESM_LANE_3_EQUALIZATION_CNTL_25GT                                                  0x40092d\n#define regBIFPLR2_0_ESM_LANE_3_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR2_0_ESM_LANE_4_EQUALIZATION_CNTL_25GT                                                  0x40092e\n#define regBIFPLR2_0_ESM_LANE_4_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR2_0_ESM_LANE_5_EQUALIZATION_CNTL_25GT                                                  0x40092e\n#define regBIFPLR2_0_ESM_LANE_5_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR2_0_ESM_LANE_6_EQUALIZATION_CNTL_25GT                                                  0x40092e\n#define regBIFPLR2_0_ESM_LANE_6_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR2_0_ESM_LANE_7_EQUALIZATION_CNTL_25GT                                                  0x40092e\n#define regBIFPLR2_0_ESM_LANE_7_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR2_0_ESM_LANE_8_EQUALIZATION_CNTL_25GT                                                  0x40092f\n#define regBIFPLR2_0_ESM_LANE_8_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR2_0_ESM_LANE_9_EQUALIZATION_CNTL_25GT                                                  0x40092f\n#define regBIFPLR2_0_ESM_LANE_9_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR2_0_ESM_LANE_10_EQUALIZATION_CNTL_25GT                                                 0x40092f\n#define regBIFPLR2_0_ESM_LANE_10_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR2_0_ESM_LANE_11_EQUALIZATION_CNTL_25GT                                                 0x40092f\n#define regBIFPLR2_0_ESM_LANE_11_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR2_0_ESM_LANE_12_EQUALIZATION_CNTL_25GT                                                 0x400930\n#define regBIFPLR2_0_ESM_LANE_12_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR2_0_ESM_LANE_13_EQUALIZATION_CNTL_25GT                                                 0x400930\n#define regBIFPLR2_0_ESM_LANE_13_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR2_0_ESM_LANE_14_EQUALIZATION_CNTL_25GT                                                 0x400930\n#define regBIFPLR2_0_ESM_LANE_14_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR2_0_ESM_LANE_15_EQUALIZATION_CNTL_25GT                                                 0x400930\n#define regBIFPLR2_0_ESM_LANE_15_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR2_0_PCIE_CCIX_TRANS_CAP                                                                0x400931\n#define regBIFPLR2_0_PCIE_CCIX_TRANS_CAP_BASE_IDX                                                       5\n#define regBIFPLR2_0_PCIE_CCIX_TRANS_CNTL                                                               0x400932\n#define regBIFPLR2_0_PCIE_CCIX_TRANS_CNTL_BASE_IDX                                                      5\n#define regBIFPLR2_0_LINK_CAP_32GT                                                                      0x400941\n#define regBIFPLR2_0_LINK_CAP_32GT_BASE_IDX                                                             5\n#define regBIFPLR2_0_LINK_CNTL_32GT                                                                     0x400942\n#define regBIFPLR2_0_LINK_CNTL_32GT_BASE_IDX                                                            5\n#define regBIFPLR2_0_LINK_STATUS_32GT                                                                   0x400943\n#define regBIFPLR2_0_LINK_STATUS_32GT_BASE_IDX                                                          5\n\n\n\n\n#define regBIFPLR3_0_VENDOR_ID                                                                          0x400c00\n#define regBIFPLR3_0_VENDOR_ID_BASE_IDX                                                                 5\n#define regBIFPLR3_0_DEVICE_ID                                                                          0x400c00\n#define regBIFPLR3_0_DEVICE_ID_BASE_IDX                                                                 5\n#define regBIFPLR3_0_COMMAND                                                                            0x400c01\n#define regBIFPLR3_0_COMMAND_BASE_IDX                                                                   5\n#define regBIFPLR3_0_STATUS                                                                             0x400c01\n#define regBIFPLR3_0_STATUS_BASE_IDX                                                                    5\n#define regBIFPLR3_0_REVISION_ID                                                                        0x400c02\n#define regBIFPLR3_0_REVISION_ID_BASE_IDX                                                               5\n#define regBIFPLR3_0_PROG_INTERFACE                                                                     0x400c02\n#define regBIFPLR3_0_PROG_INTERFACE_BASE_IDX                                                            5\n#define regBIFPLR3_0_SUB_CLASS                                                                          0x400c02\n#define regBIFPLR3_0_SUB_CLASS_BASE_IDX                                                                 5\n#define regBIFPLR3_0_BASE_CLASS                                                                         0x400c02\n#define regBIFPLR3_0_BASE_CLASS_BASE_IDX                                                                5\n#define regBIFPLR3_0_CACHE_LINE                                                                         0x400c03\n#define regBIFPLR3_0_CACHE_LINE_BASE_IDX                                                                5\n#define regBIFPLR3_0_LATENCY                                                                            0x400c03\n#define regBIFPLR3_0_LATENCY_BASE_IDX                                                                   5\n#define regBIFPLR3_0_HEADER                                                                             0x400c03\n#define regBIFPLR3_0_HEADER_BASE_IDX                                                                    5\n#define regBIFPLR3_0_BIST                                                                               0x400c03\n#define regBIFPLR3_0_BIST_BASE_IDX                                                                      5\n#define regBIFPLR3_0_SUB_BUS_NUMBER_LATENCY                                                             0x400c06\n#define regBIFPLR3_0_SUB_BUS_NUMBER_LATENCY_BASE_IDX                                                    5\n#define regBIFPLR3_0_IO_BASE_LIMIT                                                                      0x400c07\n#define regBIFPLR3_0_IO_BASE_LIMIT_BASE_IDX                                                             5\n#define regBIFPLR3_0_SECONDARY_STATUS                                                                   0x400c07\n#define regBIFPLR3_0_SECONDARY_STATUS_BASE_IDX                                                          5\n#define regBIFPLR3_0_MEM_BASE_LIMIT                                                                     0x400c08\n#define regBIFPLR3_0_MEM_BASE_LIMIT_BASE_IDX                                                            5\n#define regBIFPLR3_0_PREF_BASE_LIMIT                                                                    0x400c09\n#define regBIFPLR3_0_PREF_BASE_LIMIT_BASE_IDX                                                           5\n#define regBIFPLR3_0_PREF_BASE_UPPER                                                                    0x400c0a\n#define regBIFPLR3_0_PREF_BASE_UPPER_BASE_IDX                                                           5\n#define regBIFPLR3_0_PREF_LIMIT_UPPER                                                                   0x400c0b\n#define regBIFPLR3_0_PREF_LIMIT_UPPER_BASE_IDX                                                          5\n#define regBIFPLR3_0_IO_BASE_LIMIT_HI                                                                   0x400c0c\n#define regBIFPLR3_0_IO_BASE_LIMIT_HI_BASE_IDX                                                          5\n#define regBIFPLR3_0_CAP_PTR                                                                            0x400c0d\n#define regBIFPLR3_0_CAP_PTR_BASE_IDX                                                                   5\n#define regBIFPLR3_0_ROM_BASE_ADDR                                                                      0x400c0e\n#define regBIFPLR3_0_ROM_BASE_ADDR_BASE_IDX                                                             5\n#define regBIFPLR3_0_INTERRUPT_LINE                                                                     0x400c0f\n#define regBIFPLR3_0_INTERRUPT_LINE_BASE_IDX                                                            5\n#define regBIFPLR3_0_INTERRUPT_PIN                                                                      0x400c0f\n#define regBIFPLR3_0_INTERRUPT_PIN_BASE_IDX                                                             5\n#define regBIFPLR3_0_EXT_BRIDGE_CNTL                                                                    0x400c10\n#define regBIFPLR3_0_EXT_BRIDGE_CNTL_BASE_IDX                                                           5\n#define regBIFPLR3_0_VENDOR_CAP_LIST                                                                    0x400c12\n#define regBIFPLR3_0_VENDOR_CAP_LIST_BASE_IDX                                                           5\n#define regBIFPLR3_0_ADAPTER_ID_W                                                                       0x400c13\n#define regBIFPLR3_0_ADAPTER_ID_W_BASE_IDX                                                              5\n#define regBIFPLR3_0_PMI_CAP_LIST                                                                       0x400c14\n#define regBIFPLR3_0_PMI_CAP_LIST_BASE_IDX                                                              5\n#define regBIFPLR3_0_PMI_CAP                                                                            0x400c14\n#define regBIFPLR3_0_PMI_CAP_BASE_IDX                                                                   5\n#define regBIFPLR3_0_PMI_STATUS_CNTL                                                                    0x400c15\n#define regBIFPLR3_0_PMI_STATUS_CNTL_BASE_IDX                                                           5\n#define regBIFPLR3_0_PCIE_CAP_LIST                                                                      0x400c16\n#define regBIFPLR3_0_PCIE_CAP_LIST_BASE_IDX                                                             5\n#define regBIFPLR3_0_PCIE_CAP                                                                           0x400c16\n#define regBIFPLR3_0_PCIE_CAP_BASE_IDX                                                                  5\n#define regBIFPLR3_0_DEVICE_CAP                                                                         0x400c17\n#define regBIFPLR3_0_DEVICE_CAP_BASE_IDX                                                                5\n#define regBIFPLR3_0_DEVICE_CNTL                                                                        0x400c18\n#define regBIFPLR3_0_DEVICE_CNTL_BASE_IDX                                                               5\n#define regBIFPLR3_0_DEVICE_STATUS                                                                      0x400c18\n#define regBIFPLR3_0_DEVICE_STATUS_BASE_IDX                                                             5\n#define regBIFPLR3_0_LINK_CAP                                                                           0x400c19\n#define regBIFPLR3_0_LINK_CAP_BASE_IDX                                                                  5\n#define regBIFPLR3_0_LINK_CNTL                                                                          0x400c1a\n#define regBIFPLR3_0_LINK_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR3_0_LINK_STATUS                                                                        0x400c1a\n#define regBIFPLR3_0_LINK_STATUS_BASE_IDX                                                               5\n#define regBIFPLR3_0_SLOT_CAP                                                                           0x400c1b\n#define regBIFPLR3_0_SLOT_CAP_BASE_IDX                                                                  5\n#define regBIFPLR3_0_SLOT_CNTL                                                                          0x400c1c\n#define regBIFPLR3_0_SLOT_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR3_0_SLOT_STATUS                                                                        0x400c1c\n#define regBIFPLR3_0_SLOT_STATUS_BASE_IDX                                                               5\n#define regBIFPLR3_0_ROOT_CNTL                                                                          0x400c1d\n#define regBIFPLR3_0_ROOT_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR3_0_ROOT_CAP                                                                           0x400c1d\n#define regBIFPLR3_0_ROOT_CAP_BASE_IDX                                                                  5\n#define regBIFPLR3_0_ROOT_STATUS                                                                        0x400c1e\n#define regBIFPLR3_0_ROOT_STATUS_BASE_IDX                                                               5\n#define regBIFPLR3_0_DEVICE_CAP2                                                                        0x400c1f\n#define regBIFPLR3_0_DEVICE_CAP2_BASE_IDX                                                               5\n#define regBIFPLR3_0_DEVICE_CNTL2                                                                       0x400c20\n#define regBIFPLR3_0_DEVICE_CNTL2_BASE_IDX                                                              5\n#define regBIFPLR3_0_DEVICE_STATUS2                                                                     0x400c20\n#define regBIFPLR3_0_DEVICE_STATUS2_BASE_IDX                                                            5\n#define regBIFPLR3_0_LINK_CAP2                                                                          0x400c21\n#define regBIFPLR3_0_LINK_CAP2_BASE_IDX                                                                 5\n#define regBIFPLR3_0_LINK_CNTL2                                                                         0x400c22\n#define regBIFPLR3_0_LINK_CNTL2_BASE_IDX                                                                5\n#define regBIFPLR3_0_LINK_STATUS2                                                                       0x400c22\n#define regBIFPLR3_0_LINK_STATUS2_BASE_IDX                                                              5\n#define regBIFPLR3_0_SLOT_CAP2                                                                          0x400c23\n#define regBIFPLR3_0_SLOT_CAP2_BASE_IDX                                                                 5\n#define regBIFPLR3_0_SLOT_CNTL2                                                                         0x400c24\n#define regBIFPLR3_0_SLOT_CNTL2_BASE_IDX                                                                5\n#define regBIFPLR3_0_SLOT_STATUS2                                                                       0x400c24\n#define regBIFPLR3_0_SLOT_STATUS2_BASE_IDX                                                              5\n#define regBIFPLR3_0_MSI_CAP_LIST                                                                       0x400c28\n#define regBIFPLR3_0_MSI_CAP_LIST_BASE_IDX                                                              5\n#define regBIFPLR3_0_MSI_MSG_CNTL                                                                       0x400c28\n#define regBIFPLR3_0_MSI_MSG_CNTL_BASE_IDX                                                              5\n#define regBIFPLR3_0_MSI_MSG_ADDR_LO                                                                    0x400c29\n#define regBIFPLR3_0_MSI_MSG_ADDR_LO_BASE_IDX                                                           5\n#define regBIFPLR3_0_MSI_MSG_ADDR_HI                                                                    0x400c2a\n#define regBIFPLR3_0_MSI_MSG_ADDR_HI_BASE_IDX                                                           5\n#define regBIFPLR3_0_MSI_MSG_DATA                                                                       0x400c2a\n#define regBIFPLR3_0_MSI_MSG_DATA_BASE_IDX                                                              5\n#define regBIFPLR3_0_MSI_MSG_DATA_64                                                                    0x400c2b\n#define regBIFPLR3_0_MSI_MSG_DATA_64_BASE_IDX                                                           5\n#define regBIFPLR3_0_SSID_CAP_LIST                                                                      0x400c30\n#define regBIFPLR3_0_SSID_CAP_LIST_BASE_IDX                                                             5\n#define regBIFPLR3_0_SSID_CAP                                                                           0x400c31\n#define regBIFPLR3_0_SSID_CAP_BASE_IDX                                                                  5\n#define regBIFPLR3_0_MSI_MAP_CAP_LIST                                                                   0x400c32\n#define regBIFPLR3_0_MSI_MAP_CAP_LIST_BASE_IDX                                                          5\n#define regBIFPLR3_0_MSI_MAP_CAP                                                                        0x400c32\n#define regBIFPLR3_0_MSI_MAP_CAP_BASE_IDX                                                               5\n#define regBIFPLR3_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                                  0x400c40\n#define regBIFPLR3_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIFPLR3_0_PCIE_VENDOR_SPECIFIC_HDR                                                           0x400c41\n#define regBIFPLR3_0_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                                  5\n#define regBIFPLR3_0_PCIE_VENDOR_SPECIFIC1                                                              0x400c42\n#define regBIFPLR3_0_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                                     5\n#define regBIFPLR3_0_PCIE_VENDOR_SPECIFIC2                                                              0x400c43\n#define regBIFPLR3_0_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                                     5\n#define regBIFPLR3_0_PCIE_VC_ENH_CAP_LIST                                                               0x400c44\n#define regBIFPLR3_0_PCIE_VC_ENH_CAP_LIST_BASE_IDX                                                      5\n#define regBIFPLR3_0_PCIE_PORT_VC_CAP_REG1                                                              0x400c45\n#define regBIFPLR3_0_PCIE_PORT_VC_CAP_REG1_BASE_IDX                                                     5\n#define regBIFPLR3_0_PCIE_PORT_VC_CAP_REG2                                                              0x400c46\n#define regBIFPLR3_0_PCIE_PORT_VC_CAP_REG2_BASE_IDX                                                     5\n#define regBIFPLR3_0_PCIE_PORT_VC_CNTL                                                                  0x400c47\n#define regBIFPLR3_0_PCIE_PORT_VC_CNTL_BASE_IDX                                                         5\n#define regBIFPLR3_0_PCIE_PORT_VC_STATUS                                                                0x400c47\n#define regBIFPLR3_0_PCIE_PORT_VC_STATUS_BASE_IDX                                                       5\n#define regBIFPLR3_0_PCIE_VC0_RESOURCE_CAP                                                              0x400c48\n#define regBIFPLR3_0_PCIE_VC0_RESOURCE_CAP_BASE_IDX                                                     5\n#define regBIFPLR3_0_PCIE_VC0_RESOURCE_CNTL                                                             0x400c49\n#define regBIFPLR3_0_PCIE_VC0_RESOURCE_CNTL_BASE_IDX                                                    5\n#define regBIFPLR3_0_PCIE_VC0_RESOURCE_STATUS                                                           0x400c4a\n#define regBIFPLR3_0_PCIE_VC0_RESOURCE_STATUS_BASE_IDX                                                  5\n#define regBIFPLR3_0_PCIE_VC1_RESOURCE_CAP                                                              0x400c4b\n#define regBIFPLR3_0_PCIE_VC1_RESOURCE_CAP_BASE_IDX                                                     5\n#define regBIFPLR3_0_PCIE_VC1_RESOURCE_CNTL                                                             0x400c4c\n#define regBIFPLR3_0_PCIE_VC1_RESOURCE_CNTL_BASE_IDX                                                    5\n#define regBIFPLR3_0_PCIE_VC1_RESOURCE_STATUS                                                           0x400c4d\n#define regBIFPLR3_0_PCIE_VC1_RESOURCE_STATUS_BASE_IDX                                                  5\n#define regBIFPLR3_0_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                                   0x400c50\n#define regBIFPLR3_0_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST_BASE_IDX                                          5\n#define regBIFPLR3_0_PCIE_DEV_SERIAL_NUM_DW1                                                            0x400c51\n#define regBIFPLR3_0_PCIE_DEV_SERIAL_NUM_DW1_BASE_IDX                                                   5\n#define regBIFPLR3_0_PCIE_DEV_SERIAL_NUM_DW2                                                            0x400c52\n#define regBIFPLR3_0_PCIE_DEV_SERIAL_NUM_DW2_BASE_IDX                                                   5\n#define regBIFPLR3_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                                      0x400c54\n#define regBIFPLR3_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                             5\n#define regBIFPLR3_0_PCIE_UNCORR_ERR_STATUS                                                             0x400c55\n#define regBIFPLR3_0_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                                    5\n#define regBIFPLR3_0_PCIE_UNCORR_ERR_MASK                                                               0x400c56\n#define regBIFPLR3_0_PCIE_UNCORR_ERR_MASK_BASE_IDX                                                      5\n#define regBIFPLR3_0_PCIE_UNCORR_ERR_SEVERITY                                                           0x400c57\n#define regBIFPLR3_0_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                                  5\n#define regBIFPLR3_0_PCIE_CORR_ERR_STATUS                                                               0x400c58\n#define regBIFPLR3_0_PCIE_CORR_ERR_STATUS_BASE_IDX                                                      5\n#define regBIFPLR3_0_PCIE_CORR_ERR_MASK                                                                 0x400c59\n#define regBIFPLR3_0_PCIE_CORR_ERR_MASK_BASE_IDX                                                        5\n#define regBIFPLR3_0_PCIE_ADV_ERR_CAP_CNTL                                                              0x400c5a\n#define regBIFPLR3_0_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                                     5\n#define regBIFPLR3_0_PCIE_HDR_LOG0                                                                      0x400c5b\n#define regBIFPLR3_0_PCIE_HDR_LOG0_BASE_IDX                                                             5\n#define regBIFPLR3_0_PCIE_HDR_LOG1                                                                      0x400c5c\n#define regBIFPLR3_0_PCIE_HDR_LOG1_BASE_IDX                                                             5\n#define regBIFPLR3_0_PCIE_HDR_LOG2                                                                      0x400c5d\n#define regBIFPLR3_0_PCIE_HDR_LOG2_BASE_IDX                                                             5\n#define regBIFPLR3_0_PCIE_HDR_LOG3                                                                      0x400c5e\n#define regBIFPLR3_0_PCIE_HDR_LOG3_BASE_IDX                                                             5\n#define regBIFPLR3_0_PCIE_ROOT_ERR_CMD                                                                  0x400c5f\n#define regBIFPLR3_0_PCIE_ROOT_ERR_CMD_BASE_IDX                                                         5\n#define regBIFPLR3_0_PCIE_ROOT_ERR_STATUS                                                               0x400c60\n#define regBIFPLR3_0_PCIE_ROOT_ERR_STATUS_BASE_IDX                                                      5\n#define regBIFPLR3_0_PCIE_ERR_SRC_ID                                                                    0x400c61\n#define regBIFPLR3_0_PCIE_ERR_SRC_ID_BASE_IDX                                                           5\n#define regBIFPLR3_0_PCIE_TLP_PREFIX_LOG0                                                               0x400c62\n#define regBIFPLR3_0_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                                      5\n#define regBIFPLR3_0_PCIE_TLP_PREFIX_LOG1                                                               0x400c63\n#define regBIFPLR3_0_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                                      5\n#define regBIFPLR3_0_PCIE_TLP_PREFIX_LOG2                                                               0x400c64\n#define regBIFPLR3_0_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                                      5\n#define regBIFPLR3_0_PCIE_TLP_PREFIX_LOG3                                                               0x400c65\n#define regBIFPLR3_0_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                                      5\n#define regBIFPLR3_0_PCIE_SECONDARY_ENH_CAP_LIST                                                        0x400c9c\n#define regBIFPLR3_0_PCIE_SECONDARY_ENH_CAP_LIST_BASE_IDX                                               5\n#define regBIFPLR3_0_PCIE_LINK_CNTL3                                                                    0x400c9d\n#define regBIFPLR3_0_PCIE_LINK_CNTL3_BASE_IDX                                                           5\n#define regBIFPLR3_0_PCIE_LANE_ERROR_STATUS                                                             0x400c9e\n#define regBIFPLR3_0_PCIE_LANE_ERROR_STATUS_BASE_IDX                                                    5\n#define regBIFPLR3_0_PCIE_LANE_0_EQUALIZATION_CNTL                                                      0x400c9f\n#define regBIFPLR3_0_PCIE_LANE_0_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR3_0_PCIE_LANE_1_EQUALIZATION_CNTL                                                      0x400c9f\n#define regBIFPLR3_0_PCIE_LANE_1_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR3_0_PCIE_LANE_2_EQUALIZATION_CNTL                                                      0x400ca0\n#define regBIFPLR3_0_PCIE_LANE_2_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR3_0_PCIE_LANE_3_EQUALIZATION_CNTL                                                      0x400ca0\n#define regBIFPLR3_0_PCIE_LANE_3_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR3_0_PCIE_LANE_4_EQUALIZATION_CNTL                                                      0x400ca1\n#define regBIFPLR3_0_PCIE_LANE_4_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR3_0_PCIE_LANE_5_EQUALIZATION_CNTL                                                      0x400ca1\n#define regBIFPLR3_0_PCIE_LANE_5_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR3_0_PCIE_LANE_6_EQUALIZATION_CNTL                                                      0x400ca2\n#define regBIFPLR3_0_PCIE_LANE_6_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR3_0_PCIE_LANE_7_EQUALIZATION_CNTL                                                      0x400ca2\n#define regBIFPLR3_0_PCIE_LANE_7_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR3_0_PCIE_LANE_8_EQUALIZATION_CNTL                                                      0x400ca3\n#define regBIFPLR3_0_PCIE_LANE_8_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR3_0_PCIE_LANE_9_EQUALIZATION_CNTL                                                      0x400ca3\n#define regBIFPLR3_0_PCIE_LANE_9_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR3_0_PCIE_LANE_10_EQUALIZATION_CNTL                                                     0x400ca4\n#define regBIFPLR3_0_PCIE_LANE_10_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR3_0_PCIE_LANE_11_EQUALIZATION_CNTL                                                     0x400ca4\n#define regBIFPLR3_0_PCIE_LANE_11_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR3_0_PCIE_LANE_12_EQUALIZATION_CNTL                                                     0x400ca5\n#define regBIFPLR3_0_PCIE_LANE_12_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR3_0_PCIE_LANE_13_EQUALIZATION_CNTL                                                     0x400ca5\n#define regBIFPLR3_0_PCIE_LANE_13_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR3_0_PCIE_LANE_14_EQUALIZATION_CNTL                                                     0x400ca6\n#define regBIFPLR3_0_PCIE_LANE_14_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR3_0_PCIE_LANE_15_EQUALIZATION_CNTL                                                     0x400ca6\n#define regBIFPLR3_0_PCIE_LANE_15_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR3_0_PCIE_ACS_ENH_CAP_LIST                                                              0x400ca8\n#define regBIFPLR3_0_PCIE_ACS_ENH_CAP_LIST_BASE_IDX                                                     5\n#define regBIFPLR3_0_PCIE_ACS_CAP                                                                       0x400ca9\n#define regBIFPLR3_0_PCIE_ACS_CAP_BASE_IDX                                                              5\n#define regBIFPLR3_0_PCIE_ACS_CNTL                                                                      0x400ca9\n#define regBIFPLR3_0_PCIE_ACS_CNTL_BASE_IDX                                                             5\n#define regBIFPLR3_0_PCIE_MC_ENH_CAP_LIST                                                               0x400cbc\n#define regBIFPLR3_0_PCIE_MC_ENH_CAP_LIST_BASE_IDX                                                      5\n#define regBIFPLR3_0_PCIE_MC_CAP                                                                        0x400cbd\n#define regBIFPLR3_0_PCIE_MC_CAP_BASE_IDX                                                               5\n#define regBIFPLR3_0_PCIE_MC_CNTL                                                                       0x400cbd\n#define regBIFPLR3_0_PCIE_MC_CNTL_BASE_IDX                                                              5\n#define regBIFPLR3_0_PCIE_MC_ADDR0                                                                      0x400cbe\n#define regBIFPLR3_0_PCIE_MC_ADDR0_BASE_IDX                                                             5\n#define regBIFPLR3_0_PCIE_MC_ADDR1                                                                      0x400cbf\n#define regBIFPLR3_0_PCIE_MC_ADDR1_BASE_IDX                                                             5\n#define regBIFPLR3_0_PCIE_MC_RCV0                                                                       0x400cc0\n#define regBIFPLR3_0_PCIE_MC_RCV0_BASE_IDX                                                              5\n#define regBIFPLR3_0_PCIE_MC_RCV1                                                                       0x400cc1\n#define regBIFPLR3_0_PCIE_MC_RCV1_BASE_IDX                                                              5\n#define regBIFPLR3_0_PCIE_MC_BLOCK_ALL0                                                                 0x400cc2\n#define regBIFPLR3_0_PCIE_MC_BLOCK_ALL0_BASE_IDX                                                        5\n#define regBIFPLR3_0_PCIE_MC_BLOCK_ALL1                                                                 0x400cc3\n#define regBIFPLR3_0_PCIE_MC_BLOCK_ALL1_BASE_IDX                                                        5\n#define regBIFPLR3_0_PCIE_MC_BLOCK_UNTRANSLATED_0                                                       0x400cc4\n#define regBIFPLR3_0_PCIE_MC_BLOCK_UNTRANSLATED_0_BASE_IDX                                              5\n#define regBIFPLR3_0_PCIE_MC_BLOCK_UNTRANSLATED_1                                                       0x400cc5\n#define regBIFPLR3_0_PCIE_MC_BLOCK_UNTRANSLATED_1_BASE_IDX                                              5\n#define regBIFPLR3_0_PCIE_MC_OVERLAY_BAR0                                                               0x400cc6\n#define regBIFPLR3_0_PCIE_MC_OVERLAY_BAR0_BASE_IDX                                                      5\n#define regBIFPLR3_0_PCIE_MC_OVERLAY_BAR1                                                               0x400cc7\n#define regBIFPLR3_0_PCIE_MC_OVERLAY_BAR1_BASE_IDX                                                      5\n#define regBIFPLR3_0_PCIE_L1_PM_SUB_CAP_LIST                                                            0x400cdc\n#define regBIFPLR3_0_PCIE_L1_PM_SUB_CAP_LIST_BASE_IDX                                                   5\n#define regBIFPLR3_0_PCIE_L1_PM_SUB_CAP                                                                 0x400cdd\n#define regBIFPLR3_0_PCIE_L1_PM_SUB_CAP_BASE_IDX                                                        5\n#define regBIFPLR3_0_PCIE_L1_PM_SUB_CNTL                                                                0x400cde\n#define regBIFPLR3_0_PCIE_L1_PM_SUB_CNTL_BASE_IDX                                                       5\n#define regBIFPLR3_0_PCIE_L1_PM_SUB_CNTL2                                                               0x400cdf\n#define regBIFPLR3_0_PCIE_L1_PM_SUB_CNTL2_BASE_IDX                                                      5\n#define regBIFPLR3_0_PCIE_DPC_ENH_CAP_LIST                                                              0x400ce0\n#define regBIFPLR3_0_PCIE_DPC_ENH_CAP_LIST_BASE_IDX                                                     5\n#define regBIFPLR3_0_PCIE_DPC_CAP_LIST                                                                  0x400ce1\n#define regBIFPLR3_0_PCIE_DPC_CAP_LIST_BASE_IDX                                                         5\n#define regBIFPLR3_0_PCIE_DPC_CNTL                                                                      0x400ce1\n#define regBIFPLR3_0_PCIE_DPC_CNTL_BASE_IDX                                                             5\n#define regBIFPLR3_0_PCIE_DPC_STATUS                                                                    0x400ce2\n#define regBIFPLR3_0_PCIE_DPC_STATUS_BASE_IDX                                                           5\n#define regBIFPLR3_0_PCIE_DPC_ERROR_SOURCE_ID                                                           0x400ce2\n#define regBIFPLR3_0_PCIE_DPC_ERROR_SOURCE_ID_BASE_IDX                                                  5\n#define regBIFPLR3_0_PCIE_RP_PIO_STATUS                                                                 0x400ce3\n#define regBIFPLR3_0_PCIE_RP_PIO_STATUS_BASE_IDX                                                        5\n#define regBIFPLR3_0_PCIE_RP_PIO_MASK                                                                   0x400ce4\n#define regBIFPLR3_0_PCIE_RP_PIO_MASK_BASE_IDX                                                          5\n#define regBIFPLR3_0_PCIE_RP_PIO_SEVERITY                                                               0x400ce5\n#define regBIFPLR3_0_PCIE_RP_PIO_SEVERITY_BASE_IDX                                                      5\n#define regBIFPLR3_0_PCIE_RP_PIO_SYSERROR                                                               0x400ce6\n#define regBIFPLR3_0_PCIE_RP_PIO_SYSERROR_BASE_IDX                                                      5\n#define regBIFPLR3_0_PCIE_RP_PIO_EXCEPTION                                                              0x400ce7\n#define regBIFPLR3_0_PCIE_RP_PIO_EXCEPTION_BASE_IDX                                                     5\n#define regBIFPLR3_0_PCIE_RP_PIO_HDR_LOG0                                                               0x400ce8\n#define regBIFPLR3_0_PCIE_RP_PIO_HDR_LOG0_BASE_IDX                                                      5\n#define regBIFPLR3_0_PCIE_RP_PIO_HDR_LOG1                                                               0x400ce9\n#define regBIFPLR3_0_PCIE_RP_PIO_HDR_LOG1_BASE_IDX                                                      5\n#define regBIFPLR3_0_PCIE_RP_PIO_HDR_LOG2                                                               0x400cea\n#define regBIFPLR3_0_PCIE_RP_PIO_HDR_LOG2_BASE_IDX                                                      5\n#define regBIFPLR3_0_PCIE_RP_PIO_HDR_LOG3                                                               0x400ceb\n#define regBIFPLR3_0_PCIE_RP_PIO_HDR_LOG3_BASE_IDX                                                      5\n#define regBIFPLR3_0_PCIE_RP_PIO_PREFIX_LOG0                                                            0x400ced\n#define regBIFPLR3_0_PCIE_RP_PIO_PREFIX_LOG0_BASE_IDX                                                   5\n#define regBIFPLR3_0_PCIE_RP_PIO_PREFIX_LOG1                                                            0x400cee\n#define regBIFPLR3_0_PCIE_RP_PIO_PREFIX_LOG1_BASE_IDX                                                   5\n#define regBIFPLR3_0_PCIE_RP_PIO_PREFIX_LOG2                                                            0x400cef\n#define regBIFPLR3_0_PCIE_RP_PIO_PREFIX_LOG2_BASE_IDX                                                   5\n#define regBIFPLR3_0_PCIE_RP_PIO_PREFIX_LOG3                                                            0x400cf0\n#define regBIFPLR3_0_PCIE_RP_PIO_PREFIX_LOG3_BASE_IDX                                                   5\n#define regBIFPLR3_0_PCIE_ESM_CAP_LIST                                                                  0x400cf1\n#define regBIFPLR3_0_PCIE_ESM_CAP_LIST_BASE_IDX                                                         5\n#define regBIFPLR3_0_PCIE_ESM_HEADER_1                                                                  0x400cf2\n#define regBIFPLR3_0_PCIE_ESM_HEADER_1_BASE_IDX                                                         5\n#define regBIFPLR3_0_PCIE_ESM_HEADER_2                                                                  0x400cf3\n#define regBIFPLR3_0_PCIE_ESM_HEADER_2_BASE_IDX                                                         5\n#define regBIFPLR3_0_PCIE_ESM_STATUS                                                                    0x400cf3\n#define regBIFPLR3_0_PCIE_ESM_STATUS_BASE_IDX                                                           5\n#define regBIFPLR3_0_PCIE_ESM_CTRL                                                                      0x400cf4\n#define regBIFPLR3_0_PCIE_ESM_CTRL_BASE_IDX                                                             5\n#define regBIFPLR3_0_PCIE_ESM_CAP_1                                                                     0x400cf5\n#define regBIFPLR3_0_PCIE_ESM_CAP_1_BASE_IDX                                                            5\n#define regBIFPLR3_0_PCIE_ESM_CAP_2                                                                     0x400cf6\n#define regBIFPLR3_0_PCIE_ESM_CAP_2_BASE_IDX                                                            5\n#define regBIFPLR3_0_PCIE_ESM_CAP_3                                                                     0x400cf7\n#define regBIFPLR3_0_PCIE_ESM_CAP_3_BASE_IDX                                                            5\n#define regBIFPLR3_0_PCIE_ESM_CAP_4                                                                     0x400cf8\n#define regBIFPLR3_0_PCIE_ESM_CAP_4_BASE_IDX                                                            5\n#define regBIFPLR3_0_PCIE_ESM_CAP_5                                                                     0x400cf9\n#define regBIFPLR3_0_PCIE_ESM_CAP_5_BASE_IDX                                                            5\n#define regBIFPLR3_0_PCIE_ESM_CAP_6                                                                     0x400cfa\n#define regBIFPLR3_0_PCIE_ESM_CAP_6_BASE_IDX                                                            5\n#define regBIFPLR3_0_PCIE_ESM_CAP_7                                                                     0x400cfb\n#define regBIFPLR3_0_PCIE_ESM_CAP_7_BASE_IDX                                                            5\n#define regBIFPLR3_0_PCIE_DLF_ENH_CAP_LIST                                                              0x400d00\n#define regBIFPLR3_0_PCIE_DLF_ENH_CAP_LIST_BASE_IDX                                                     5\n#define regBIFPLR3_0_DATA_LINK_FEATURE_CAP                                                              0x400d01\n#define regBIFPLR3_0_DATA_LINK_FEATURE_CAP_BASE_IDX                                                     5\n#define regBIFPLR3_0_DATA_LINK_FEATURE_STATUS                                                           0x400d02\n#define regBIFPLR3_0_DATA_LINK_FEATURE_STATUS_BASE_IDX                                                  5\n#define regBIFPLR3_0_PCIE_PHY_16GT_ENH_CAP_LIST                                                         0x400d04\n#define regBIFPLR3_0_PCIE_PHY_16GT_ENH_CAP_LIST_BASE_IDX                                                5\n#define regBIFPLR3_0_LINK_CAP_16GT                                                                      0x400d05\n#define regBIFPLR3_0_LINK_CAP_16GT_BASE_IDX                                                             5\n#define regBIFPLR3_0_LINK_CNTL_16GT                                                                     0x400d06\n#define regBIFPLR3_0_LINK_CNTL_16GT_BASE_IDX                                                            5\n#define regBIFPLR3_0_LINK_STATUS_16GT                                                                   0x400d07\n#define regBIFPLR3_0_LINK_STATUS_16GT_BASE_IDX                                                          5\n#define regBIFPLR3_0_LOCAL_PARITY_MISMATCH_STATUS_16GT                                                  0x400d08\n#define regBIFPLR3_0_LOCAL_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                         5\n#define regBIFPLR3_0_RTM1_PARITY_MISMATCH_STATUS_16GT                                                   0x400d09\n#define regBIFPLR3_0_RTM1_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                          5\n#define regBIFPLR3_0_RTM2_PARITY_MISMATCH_STATUS_16GT                                                   0x400d0a\n#define regBIFPLR3_0_RTM2_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                          5\n#define regBIFPLR3_0_LANE_0_EQUALIZATION_CNTL_16GT                                                      0x400d0c\n#define regBIFPLR3_0_LANE_0_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR3_0_LANE_1_EQUALIZATION_CNTL_16GT                                                      0x400d0c\n#define regBIFPLR3_0_LANE_1_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR3_0_LANE_2_EQUALIZATION_CNTL_16GT                                                      0x400d0c\n#define regBIFPLR3_0_LANE_2_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR3_0_LANE_3_EQUALIZATION_CNTL_16GT                                                      0x400d0c\n#define regBIFPLR3_0_LANE_3_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR3_0_LANE_4_EQUALIZATION_CNTL_16GT                                                      0x400d0d\n#define regBIFPLR3_0_LANE_4_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR3_0_LANE_5_EQUALIZATION_CNTL_16GT                                                      0x400d0d\n#define regBIFPLR3_0_LANE_5_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR3_0_LANE_6_EQUALIZATION_CNTL_16GT                                                      0x400d0d\n#define regBIFPLR3_0_LANE_6_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR3_0_LANE_7_EQUALIZATION_CNTL_16GT                                                      0x400d0d\n#define regBIFPLR3_0_LANE_7_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR3_0_LANE_8_EQUALIZATION_CNTL_16GT                                                      0x400d0e\n#define regBIFPLR3_0_LANE_8_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR3_0_LANE_9_EQUALIZATION_CNTL_16GT                                                      0x400d0e\n#define regBIFPLR3_0_LANE_9_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR3_0_LANE_10_EQUALIZATION_CNTL_16GT                                                     0x400d0e\n#define regBIFPLR3_0_LANE_10_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR3_0_LANE_11_EQUALIZATION_CNTL_16GT                                                     0x400d0e\n#define regBIFPLR3_0_LANE_11_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR3_0_LANE_12_EQUALIZATION_CNTL_16GT                                                     0x400d0f\n#define regBIFPLR3_0_LANE_12_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR3_0_LANE_13_EQUALIZATION_CNTL_16GT                                                     0x400d0f\n#define regBIFPLR3_0_LANE_13_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR3_0_LANE_14_EQUALIZATION_CNTL_16GT                                                     0x400d0f\n#define regBIFPLR3_0_LANE_14_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR3_0_LANE_15_EQUALIZATION_CNTL_16GT                                                     0x400d0f\n#define regBIFPLR3_0_LANE_15_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR3_0_PCIE_MARGINING_ENH_CAP_LIST                                                        0x400d10\n#define regBIFPLR3_0_PCIE_MARGINING_ENH_CAP_LIST_BASE_IDX                                               5\n#define regBIFPLR3_0_MARGINING_PORT_CAP                                                                 0x400d11\n#define regBIFPLR3_0_MARGINING_PORT_CAP_BASE_IDX                                                        5\n#define regBIFPLR3_0_MARGINING_PORT_STATUS                                                              0x400d11\n#define regBIFPLR3_0_MARGINING_PORT_STATUS_BASE_IDX                                                     5\n#define regBIFPLR3_0_LANE_0_MARGINING_LANE_CNTL                                                         0x400d12\n#define regBIFPLR3_0_LANE_0_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR3_0_LANE_0_MARGINING_LANE_STATUS                                                       0x400d12\n#define regBIFPLR3_0_LANE_0_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR3_0_LANE_1_MARGINING_LANE_CNTL                                                         0x400d13\n#define regBIFPLR3_0_LANE_1_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR3_0_LANE_1_MARGINING_LANE_STATUS                                                       0x400d13\n#define regBIFPLR3_0_LANE_1_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR3_0_LANE_2_MARGINING_LANE_CNTL                                                         0x400d14\n#define regBIFPLR3_0_LANE_2_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR3_0_LANE_2_MARGINING_LANE_STATUS                                                       0x400d14\n#define regBIFPLR3_0_LANE_2_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR3_0_LANE_3_MARGINING_LANE_CNTL                                                         0x400d15\n#define regBIFPLR3_0_LANE_3_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR3_0_LANE_3_MARGINING_LANE_STATUS                                                       0x400d15\n#define regBIFPLR3_0_LANE_3_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR3_0_LANE_4_MARGINING_LANE_CNTL                                                         0x400d16\n#define regBIFPLR3_0_LANE_4_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR3_0_LANE_4_MARGINING_LANE_STATUS                                                       0x400d16\n#define regBIFPLR3_0_LANE_4_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR3_0_LANE_5_MARGINING_LANE_CNTL                                                         0x400d17\n#define regBIFPLR3_0_LANE_5_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR3_0_LANE_5_MARGINING_LANE_STATUS                                                       0x400d17\n#define regBIFPLR3_0_LANE_5_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR3_0_LANE_6_MARGINING_LANE_CNTL                                                         0x400d18\n#define regBIFPLR3_0_LANE_6_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR3_0_LANE_6_MARGINING_LANE_STATUS                                                       0x400d18\n#define regBIFPLR3_0_LANE_6_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR3_0_LANE_7_MARGINING_LANE_CNTL                                                         0x400d19\n#define regBIFPLR3_0_LANE_7_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR3_0_LANE_7_MARGINING_LANE_STATUS                                                       0x400d19\n#define regBIFPLR3_0_LANE_7_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR3_0_LANE_8_MARGINING_LANE_CNTL                                                         0x400d1a\n#define regBIFPLR3_0_LANE_8_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR3_0_LANE_8_MARGINING_LANE_STATUS                                                       0x400d1a\n#define regBIFPLR3_0_LANE_8_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR3_0_LANE_9_MARGINING_LANE_CNTL                                                         0x400d1b\n#define regBIFPLR3_0_LANE_9_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR3_0_LANE_9_MARGINING_LANE_STATUS                                                       0x400d1b\n#define regBIFPLR3_0_LANE_9_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR3_0_LANE_10_MARGINING_LANE_CNTL                                                        0x400d1c\n#define regBIFPLR3_0_LANE_10_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR3_0_LANE_10_MARGINING_LANE_STATUS                                                      0x400d1c\n#define regBIFPLR3_0_LANE_10_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR3_0_LANE_11_MARGINING_LANE_CNTL                                                        0x400d1d\n#define regBIFPLR3_0_LANE_11_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR3_0_LANE_11_MARGINING_LANE_STATUS                                                      0x400d1d\n#define regBIFPLR3_0_LANE_11_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR3_0_LANE_12_MARGINING_LANE_CNTL                                                        0x400d1e\n#define regBIFPLR3_0_LANE_12_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR3_0_LANE_12_MARGINING_LANE_STATUS                                                      0x400d1e\n#define regBIFPLR3_0_LANE_12_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR3_0_LANE_13_MARGINING_LANE_CNTL                                                        0x400d1f\n#define regBIFPLR3_0_LANE_13_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR3_0_LANE_13_MARGINING_LANE_STATUS                                                      0x400d1f\n#define regBIFPLR3_0_LANE_13_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR3_0_LANE_14_MARGINING_LANE_CNTL                                                        0x400d20\n#define regBIFPLR3_0_LANE_14_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR3_0_LANE_14_MARGINING_LANE_STATUS                                                      0x400d20\n#define regBIFPLR3_0_LANE_14_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR3_0_LANE_15_MARGINING_LANE_CNTL                                                        0x400d21\n#define regBIFPLR3_0_LANE_15_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR3_0_LANE_15_MARGINING_LANE_STATUS                                                      0x400d21\n#define regBIFPLR3_0_LANE_15_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR3_0_PCIE_CCIX_CAP_LIST                                                                 0x400d22\n#define regBIFPLR3_0_PCIE_CCIX_CAP_LIST_BASE_IDX                                                        5\n#define regBIFPLR3_0_PCIE_CCIX_HEADER_1                                                                 0x400d23\n#define regBIFPLR3_0_PCIE_CCIX_HEADER_1_BASE_IDX                                                        5\n#define regBIFPLR3_0_PCIE_CCIX_HEADER_2                                                                 0x400d24\n#define regBIFPLR3_0_PCIE_CCIX_HEADER_2_BASE_IDX                                                        5\n#define regBIFPLR3_0_PCIE_CCIX_CAP                                                                      0x400d24\n#define regBIFPLR3_0_PCIE_CCIX_CAP_BASE_IDX                                                             5\n#define regBIFPLR3_0_PCIE_CCIX_ESM_REQD_CAP                                                             0x400d25\n#define regBIFPLR3_0_PCIE_CCIX_ESM_REQD_CAP_BASE_IDX                                                    5\n#define regBIFPLR3_0_PCIE_CCIX_ESM_OPTL_CAP                                                             0x400d26\n#define regBIFPLR3_0_PCIE_CCIX_ESM_OPTL_CAP_BASE_IDX                                                    5\n#define regBIFPLR3_0_PCIE_CCIX_ESM_STATUS                                                               0x400d27\n#define regBIFPLR3_0_PCIE_CCIX_ESM_STATUS_BASE_IDX                                                      5\n#define regBIFPLR3_0_PCIE_CCIX_ESM_CNTL                                                                 0x400d28\n#define regBIFPLR3_0_PCIE_CCIX_ESM_CNTL_BASE_IDX                                                        5\n#define regBIFPLR3_0_ESM_LANE_0_EQUALIZATION_CNTL_20GT                                                  0x400d29\n#define regBIFPLR3_0_ESM_LANE_0_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR3_0_ESM_LANE_1_EQUALIZATION_CNTL_20GT                                                  0x400d29\n#define regBIFPLR3_0_ESM_LANE_1_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR3_0_ESM_LANE_2_EQUALIZATION_CNTL_20GT                                                  0x400d29\n#define regBIFPLR3_0_ESM_LANE_2_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR3_0_ESM_LANE_3_EQUALIZATION_CNTL_20GT                                                  0x400d29\n#define regBIFPLR3_0_ESM_LANE_3_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR3_0_ESM_LANE_4_EQUALIZATION_CNTL_20GT                                                  0x400d2a\n#define regBIFPLR3_0_ESM_LANE_4_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR3_0_ESM_LANE_5_EQUALIZATION_CNTL_20GT                                                  0x400d2a\n#define regBIFPLR3_0_ESM_LANE_5_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR3_0_ESM_LANE_6_EQUALIZATION_CNTL_20GT                                                  0x400d2a\n#define regBIFPLR3_0_ESM_LANE_6_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR3_0_ESM_LANE_7_EQUALIZATION_CNTL_20GT                                                  0x400d2a\n#define regBIFPLR3_0_ESM_LANE_7_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR3_0_ESM_LANE_8_EQUALIZATION_CNTL_20GT                                                  0x400d2b\n#define regBIFPLR3_0_ESM_LANE_8_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR3_0_ESM_LANE_9_EQUALIZATION_CNTL_20GT                                                  0x400d2b\n#define regBIFPLR3_0_ESM_LANE_9_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR3_0_ESM_LANE_10_EQUALIZATION_CNTL_20GT                                                 0x400d2b\n#define regBIFPLR3_0_ESM_LANE_10_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR3_0_ESM_LANE_11_EQUALIZATION_CNTL_20GT                                                 0x400d2b\n#define regBIFPLR3_0_ESM_LANE_11_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR3_0_ESM_LANE_12_EQUALIZATION_CNTL_20GT                                                 0x400d2c\n#define regBIFPLR3_0_ESM_LANE_12_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR3_0_ESM_LANE_13_EQUALIZATION_CNTL_20GT                                                 0x400d2c\n#define regBIFPLR3_0_ESM_LANE_13_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR3_0_ESM_LANE_14_EQUALIZATION_CNTL_20GT                                                 0x400d2c\n#define regBIFPLR3_0_ESM_LANE_14_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR3_0_ESM_LANE_15_EQUALIZATION_CNTL_20GT                                                 0x400d2c\n#define regBIFPLR3_0_ESM_LANE_15_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR3_0_ESM_LANE_0_EQUALIZATION_CNTL_25GT                                                  0x400d2d\n#define regBIFPLR3_0_ESM_LANE_0_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR3_0_ESM_LANE_1_EQUALIZATION_CNTL_25GT                                                  0x400d2d\n#define regBIFPLR3_0_ESM_LANE_1_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR3_0_ESM_LANE_2_EQUALIZATION_CNTL_25GT                                                  0x400d2d\n#define regBIFPLR3_0_ESM_LANE_2_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR3_0_ESM_LANE_3_EQUALIZATION_CNTL_25GT                                                  0x400d2d\n#define regBIFPLR3_0_ESM_LANE_3_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR3_0_ESM_LANE_4_EQUALIZATION_CNTL_25GT                                                  0x400d2e\n#define regBIFPLR3_0_ESM_LANE_4_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR3_0_ESM_LANE_5_EQUALIZATION_CNTL_25GT                                                  0x400d2e\n#define regBIFPLR3_0_ESM_LANE_5_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR3_0_ESM_LANE_6_EQUALIZATION_CNTL_25GT                                                  0x400d2e\n#define regBIFPLR3_0_ESM_LANE_6_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR3_0_ESM_LANE_7_EQUALIZATION_CNTL_25GT                                                  0x400d2e\n#define regBIFPLR3_0_ESM_LANE_7_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR3_0_ESM_LANE_8_EQUALIZATION_CNTL_25GT                                                  0x400d2f\n#define regBIFPLR3_0_ESM_LANE_8_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR3_0_ESM_LANE_9_EQUALIZATION_CNTL_25GT                                                  0x400d2f\n#define regBIFPLR3_0_ESM_LANE_9_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR3_0_ESM_LANE_10_EQUALIZATION_CNTL_25GT                                                 0x400d2f\n#define regBIFPLR3_0_ESM_LANE_10_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR3_0_ESM_LANE_11_EQUALIZATION_CNTL_25GT                                                 0x400d2f\n#define regBIFPLR3_0_ESM_LANE_11_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR3_0_ESM_LANE_12_EQUALIZATION_CNTL_25GT                                                 0x400d30\n#define regBIFPLR3_0_ESM_LANE_12_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR3_0_ESM_LANE_13_EQUALIZATION_CNTL_25GT                                                 0x400d30\n#define regBIFPLR3_0_ESM_LANE_13_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR3_0_ESM_LANE_14_EQUALIZATION_CNTL_25GT                                                 0x400d30\n#define regBIFPLR3_0_ESM_LANE_14_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR3_0_ESM_LANE_15_EQUALIZATION_CNTL_25GT                                                 0x400d30\n#define regBIFPLR3_0_ESM_LANE_15_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR3_0_PCIE_CCIX_TRANS_CAP                                                                0x400d31\n#define regBIFPLR3_0_PCIE_CCIX_TRANS_CAP_BASE_IDX                                                       5\n#define regBIFPLR3_0_PCIE_CCIX_TRANS_CNTL                                                               0x400d32\n#define regBIFPLR3_0_PCIE_CCIX_TRANS_CNTL_BASE_IDX                                                      5\n#define regBIFPLR3_0_LINK_CAP_32GT                                                                      0x400d41\n#define regBIFPLR3_0_LINK_CAP_32GT_BASE_IDX                                                             5\n#define regBIFPLR3_0_LINK_CNTL_32GT                                                                     0x400d42\n#define regBIFPLR3_0_LINK_CNTL_32GT_BASE_IDX                                                            5\n#define regBIFPLR3_0_LINK_STATUS_32GT                                                                   0x400d43\n#define regBIFPLR3_0_LINK_STATUS_32GT_BASE_IDX                                                          5\n\n\n\n\n#define regBIFPLR4_0_VENDOR_ID                                                                          0x401000\n#define regBIFPLR4_0_VENDOR_ID_BASE_IDX                                                                 5\n#define regBIFPLR4_0_DEVICE_ID                                                                          0x401000\n#define regBIFPLR4_0_DEVICE_ID_BASE_IDX                                                                 5\n#define regBIFPLR4_0_COMMAND                                                                            0x401001\n#define regBIFPLR4_0_COMMAND_BASE_IDX                                                                   5\n#define regBIFPLR4_0_STATUS                                                                             0x401001\n#define regBIFPLR4_0_STATUS_BASE_IDX                                                                    5\n#define regBIFPLR4_0_REVISION_ID                                                                        0x401002\n#define regBIFPLR4_0_REVISION_ID_BASE_IDX                                                               5\n#define regBIFPLR4_0_PROG_INTERFACE                                                                     0x401002\n#define regBIFPLR4_0_PROG_INTERFACE_BASE_IDX                                                            5\n#define regBIFPLR4_0_SUB_CLASS                                                                          0x401002\n#define regBIFPLR4_0_SUB_CLASS_BASE_IDX                                                                 5\n#define regBIFPLR4_0_BASE_CLASS                                                                         0x401002\n#define regBIFPLR4_0_BASE_CLASS_BASE_IDX                                                                5\n#define regBIFPLR4_0_CACHE_LINE                                                                         0x401003\n#define regBIFPLR4_0_CACHE_LINE_BASE_IDX                                                                5\n#define regBIFPLR4_0_LATENCY                                                                            0x401003\n#define regBIFPLR4_0_LATENCY_BASE_IDX                                                                   5\n#define regBIFPLR4_0_HEADER                                                                             0x401003\n#define regBIFPLR4_0_HEADER_BASE_IDX                                                                    5\n#define regBIFPLR4_0_BIST                                                                               0x401003\n#define regBIFPLR4_0_BIST_BASE_IDX                                                                      5\n#define regBIFPLR4_0_SUB_BUS_NUMBER_LATENCY                                                             0x401006\n#define regBIFPLR4_0_SUB_BUS_NUMBER_LATENCY_BASE_IDX                                                    5\n#define regBIFPLR4_0_IO_BASE_LIMIT                                                                      0x401007\n#define regBIFPLR4_0_IO_BASE_LIMIT_BASE_IDX                                                             5\n#define regBIFPLR4_0_SECONDARY_STATUS                                                                   0x401007\n#define regBIFPLR4_0_SECONDARY_STATUS_BASE_IDX                                                          5\n#define regBIFPLR4_0_MEM_BASE_LIMIT                                                                     0x401008\n#define regBIFPLR4_0_MEM_BASE_LIMIT_BASE_IDX                                                            5\n#define regBIFPLR4_0_PREF_BASE_LIMIT                                                                    0x401009\n#define regBIFPLR4_0_PREF_BASE_LIMIT_BASE_IDX                                                           5\n#define regBIFPLR4_0_PREF_BASE_UPPER                                                                    0x40100a\n#define regBIFPLR4_0_PREF_BASE_UPPER_BASE_IDX                                                           5\n#define regBIFPLR4_0_PREF_LIMIT_UPPER                                                                   0x40100b\n#define regBIFPLR4_0_PREF_LIMIT_UPPER_BASE_IDX                                                          5\n#define regBIFPLR4_0_IO_BASE_LIMIT_HI                                                                   0x40100c\n#define regBIFPLR4_0_IO_BASE_LIMIT_HI_BASE_IDX                                                          5\n#define regBIFPLR4_0_CAP_PTR                                                                            0x40100d\n#define regBIFPLR4_0_CAP_PTR_BASE_IDX                                                                   5\n#define regBIFPLR4_0_ROM_BASE_ADDR                                                                      0x40100e\n#define regBIFPLR4_0_ROM_BASE_ADDR_BASE_IDX                                                             5\n#define regBIFPLR4_0_INTERRUPT_LINE                                                                     0x40100f\n#define regBIFPLR4_0_INTERRUPT_LINE_BASE_IDX                                                            5\n#define regBIFPLR4_0_INTERRUPT_PIN                                                                      0x40100f\n#define regBIFPLR4_0_INTERRUPT_PIN_BASE_IDX                                                             5\n#define regBIFPLR4_0_EXT_BRIDGE_CNTL                                                                    0x401010\n#define regBIFPLR4_0_EXT_BRIDGE_CNTL_BASE_IDX                                                           5\n#define regBIFPLR4_0_VENDOR_CAP_LIST                                                                    0x401012\n#define regBIFPLR4_0_VENDOR_CAP_LIST_BASE_IDX                                                           5\n#define regBIFPLR4_0_ADAPTER_ID_W                                                                       0x401013\n#define regBIFPLR4_0_ADAPTER_ID_W_BASE_IDX                                                              5\n#define regBIFPLR4_0_PMI_CAP_LIST                                                                       0x401014\n#define regBIFPLR4_0_PMI_CAP_LIST_BASE_IDX                                                              5\n#define regBIFPLR4_0_PMI_CAP                                                                            0x401014\n#define regBIFPLR4_0_PMI_CAP_BASE_IDX                                                                   5\n#define regBIFPLR4_0_PMI_STATUS_CNTL                                                                    0x401015\n#define regBIFPLR4_0_PMI_STATUS_CNTL_BASE_IDX                                                           5\n#define regBIFPLR4_0_PCIE_CAP_LIST                                                                      0x401016\n#define regBIFPLR4_0_PCIE_CAP_LIST_BASE_IDX                                                             5\n#define regBIFPLR4_0_PCIE_CAP                                                                           0x401016\n#define regBIFPLR4_0_PCIE_CAP_BASE_IDX                                                                  5\n#define regBIFPLR4_0_DEVICE_CAP                                                                         0x401017\n#define regBIFPLR4_0_DEVICE_CAP_BASE_IDX                                                                5\n#define regBIFPLR4_0_DEVICE_CNTL                                                                        0x401018\n#define regBIFPLR4_0_DEVICE_CNTL_BASE_IDX                                                               5\n#define regBIFPLR4_0_DEVICE_STATUS                                                                      0x401018\n#define regBIFPLR4_0_DEVICE_STATUS_BASE_IDX                                                             5\n#define regBIFPLR4_0_LINK_CAP                                                                           0x401019\n#define regBIFPLR4_0_LINK_CAP_BASE_IDX                                                                  5\n#define regBIFPLR4_0_LINK_CNTL                                                                          0x40101a\n#define regBIFPLR4_0_LINK_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR4_0_LINK_STATUS                                                                        0x40101a\n#define regBIFPLR4_0_LINK_STATUS_BASE_IDX                                                               5\n#define regBIFPLR4_0_SLOT_CAP                                                                           0x40101b\n#define regBIFPLR4_0_SLOT_CAP_BASE_IDX                                                                  5\n#define regBIFPLR4_0_SLOT_CNTL                                                                          0x40101c\n#define regBIFPLR4_0_SLOT_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR4_0_SLOT_STATUS                                                                        0x40101c\n#define regBIFPLR4_0_SLOT_STATUS_BASE_IDX                                                               5\n#define regBIFPLR4_0_ROOT_CNTL                                                                          0x40101d\n#define regBIFPLR4_0_ROOT_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR4_0_ROOT_CAP                                                                           0x40101d\n#define regBIFPLR4_0_ROOT_CAP_BASE_IDX                                                                  5\n#define regBIFPLR4_0_ROOT_STATUS                                                                        0x40101e\n#define regBIFPLR4_0_ROOT_STATUS_BASE_IDX                                                               5\n#define regBIFPLR4_0_DEVICE_CAP2                                                                        0x40101f\n#define regBIFPLR4_0_DEVICE_CAP2_BASE_IDX                                                               5\n#define regBIFPLR4_0_DEVICE_CNTL2                                                                       0x401020\n#define regBIFPLR4_0_DEVICE_CNTL2_BASE_IDX                                                              5\n#define regBIFPLR4_0_DEVICE_STATUS2                                                                     0x401020\n#define regBIFPLR4_0_DEVICE_STATUS2_BASE_IDX                                                            5\n#define regBIFPLR4_0_LINK_CAP2                                                                          0x401021\n#define regBIFPLR4_0_LINK_CAP2_BASE_IDX                                                                 5\n#define regBIFPLR4_0_LINK_CNTL2                                                                         0x401022\n#define regBIFPLR4_0_LINK_CNTL2_BASE_IDX                                                                5\n#define regBIFPLR4_0_LINK_STATUS2                                                                       0x401022\n#define regBIFPLR4_0_LINK_STATUS2_BASE_IDX                                                              5\n#define regBIFPLR4_0_SLOT_CAP2                                                                          0x401023\n#define regBIFPLR4_0_SLOT_CAP2_BASE_IDX                                                                 5\n#define regBIFPLR4_0_SLOT_CNTL2                                                                         0x401024\n#define regBIFPLR4_0_SLOT_CNTL2_BASE_IDX                                                                5\n#define regBIFPLR4_0_SLOT_STATUS2                                                                       0x401024\n#define regBIFPLR4_0_SLOT_STATUS2_BASE_IDX                                                              5\n#define regBIFPLR4_0_MSI_CAP_LIST                                                                       0x401028\n#define regBIFPLR4_0_MSI_CAP_LIST_BASE_IDX                                                              5\n#define regBIFPLR4_0_MSI_MSG_CNTL                                                                       0x401028\n#define regBIFPLR4_0_MSI_MSG_CNTL_BASE_IDX                                                              5\n#define regBIFPLR4_0_MSI_MSG_ADDR_LO                                                                    0x401029\n#define regBIFPLR4_0_MSI_MSG_ADDR_LO_BASE_IDX                                                           5\n#define regBIFPLR4_0_MSI_MSG_ADDR_HI                                                                    0x40102a\n#define regBIFPLR4_0_MSI_MSG_ADDR_HI_BASE_IDX                                                           5\n#define regBIFPLR4_0_MSI_MSG_DATA                                                                       0x40102a\n#define regBIFPLR4_0_MSI_MSG_DATA_BASE_IDX                                                              5\n#define regBIFPLR4_0_MSI_MSG_DATA_64                                                                    0x40102b\n#define regBIFPLR4_0_MSI_MSG_DATA_64_BASE_IDX                                                           5\n#define regBIFPLR4_0_SSID_CAP_LIST                                                                      0x401030\n#define regBIFPLR4_0_SSID_CAP_LIST_BASE_IDX                                                             5\n#define regBIFPLR4_0_SSID_CAP                                                                           0x401031\n#define regBIFPLR4_0_SSID_CAP_BASE_IDX                                                                  5\n#define regBIFPLR4_0_MSI_MAP_CAP_LIST                                                                   0x401032\n#define regBIFPLR4_0_MSI_MAP_CAP_LIST_BASE_IDX                                                          5\n#define regBIFPLR4_0_MSI_MAP_CAP                                                                        0x401032\n#define regBIFPLR4_0_MSI_MAP_CAP_BASE_IDX                                                               5\n#define regBIFPLR4_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                                  0x401040\n#define regBIFPLR4_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIFPLR4_0_PCIE_VENDOR_SPECIFIC_HDR                                                           0x401041\n#define regBIFPLR4_0_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                                  5\n#define regBIFPLR4_0_PCIE_VENDOR_SPECIFIC1                                                              0x401042\n#define regBIFPLR4_0_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                                     5\n#define regBIFPLR4_0_PCIE_VENDOR_SPECIFIC2                                                              0x401043\n#define regBIFPLR4_0_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                                     5\n#define regBIFPLR4_0_PCIE_VC_ENH_CAP_LIST                                                               0x401044\n#define regBIFPLR4_0_PCIE_VC_ENH_CAP_LIST_BASE_IDX                                                      5\n#define regBIFPLR4_0_PCIE_PORT_VC_CAP_REG1                                                              0x401045\n#define regBIFPLR4_0_PCIE_PORT_VC_CAP_REG1_BASE_IDX                                                     5\n#define regBIFPLR4_0_PCIE_PORT_VC_CAP_REG2                                                              0x401046\n#define regBIFPLR4_0_PCIE_PORT_VC_CAP_REG2_BASE_IDX                                                     5\n#define regBIFPLR4_0_PCIE_PORT_VC_CNTL                                                                  0x401047\n#define regBIFPLR4_0_PCIE_PORT_VC_CNTL_BASE_IDX                                                         5\n#define regBIFPLR4_0_PCIE_PORT_VC_STATUS                                                                0x401047\n#define regBIFPLR4_0_PCIE_PORT_VC_STATUS_BASE_IDX                                                       5\n#define regBIFPLR4_0_PCIE_VC0_RESOURCE_CAP                                                              0x401048\n#define regBIFPLR4_0_PCIE_VC0_RESOURCE_CAP_BASE_IDX                                                     5\n#define regBIFPLR4_0_PCIE_VC0_RESOURCE_CNTL                                                             0x401049\n#define regBIFPLR4_0_PCIE_VC0_RESOURCE_CNTL_BASE_IDX                                                    5\n#define regBIFPLR4_0_PCIE_VC0_RESOURCE_STATUS                                                           0x40104a\n#define regBIFPLR4_0_PCIE_VC0_RESOURCE_STATUS_BASE_IDX                                                  5\n#define regBIFPLR4_0_PCIE_VC1_RESOURCE_CAP                                                              0x40104b\n#define regBIFPLR4_0_PCIE_VC1_RESOURCE_CAP_BASE_IDX                                                     5\n#define regBIFPLR4_0_PCIE_VC1_RESOURCE_CNTL                                                             0x40104c\n#define regBIFPLR4_0_PCIE_VC1_RESOURCE_CNTL_BASE_IDX                                                    5\n#define regBIFPLR4_0_PCIE_VC1_RESOURCE_STATUS                                                           0x40104d\n#define regBIFPLR4_0_PCIE_VC1_RESOURCE_STATUS_BASE_IDX                                                  5\n#define regBIFPLR4_0_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                                   0x401050\n#define regBIFPLR4_0_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST_BASE_IDX                                          5\n#define regBIFPLR4_0_PCIE_DEV_SERIAL_NUM_DW1                                                            0x401051\n#define regBIFPLR4_0_PCIE_DEV_SERIAL_NUM_DW1_BASE_IDX                                                   5\n#define regBIFPLR4_0_PCIE_DEV_SERIAL_NUM_DW2                                                            0x401052\n#define regBIFPLR4_0_PCIE_DEV_SERIAL_NUM_DW2_BASE_IDX                                                   5\n#define regBIFPLR4_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                                      0x401054\n#define regBIFPLR4_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                             5\n#define regBIFPLR4_0_PCIE_UNCORR_ERR_STATUS                                                             0x401055\n#define regBIFPLR4_0_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                                    5\n#define regBIFPLR4_0_PCIE_UNCORR_ERR_MASK                                                               0x401056\n#define regBIFPLR4_0_PCIE_UNCORR_ERR_MASK_BASE_IDX                                                      5\n#define regBIFPLR4_0_PCIE_UNCORR_ERR_SEVERITY                                                           0x401057\n#define regBIFPLR4_0_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                                  5\n#define regBIFPLR4_0_PCIE_CORR_ERR_STATUS                                                               0x401058\n#define regBIFPLR4_0_PCIE_CORR_ERR_STATUS_BASE_IDX                                                      5\n#define regBIFPLR4_0_PCIE_CORR_ERR_MASK                                                                 0x401059\n#define regBIFPLR4_0_PCIE_CORR_ERR_MASK_BASE_IDX                                                        5\n#define regBIFPLR4_0_PCIE_ADV_ERR_CAP_CNTL                                                              0x40105a\n#define regBIFPLR4_0_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                                     5\n#define regBIFPLR4_0_PCIE_HDR_LOG0                                                                      0x40105b\n#define regBIFPLR4_0_PCIE_HDR_LOG0_BASE_IDX                                                             5\n#define regBIFPLR4_0_PCIE_HDR_LOG1                                                                      0x40105c\n#define regBIFPLR4_0_PCIE_HDR_LOG1_BASE_IDX                                                             5\n#define regBIFPLR4_0_PCIE_HDR_LOG2                                                                      0x40105d\n#define regBIFPLR4_0_PCIE_HDR_LOG2_BASE_IDX                                                             5\n#define regBIFPLR4_0_PCIE_HDR_LOG3                                                                      0x40105e\n#define regBIFPLR4_0_PCIE_HDR_LOG3_BASE_IDX                                                             5\n#define regBIFPLR4_0_PCIE_ROOT_ERR_CMD                                                                  0x40105f\n#define regBIFPLR4_0_PCIE_ROOT_ERR_CMD_BASE_IDX                                                         5\n#define regBIFPLR4_0_PCIE_ROOT_ERR_STATUS                                                               0x401060\n#define regBIFPLR4_0_PCIE_ROOT_ERR_STATUS_BASE_IDX                                                      5\n#define regBIFPLR4_0_PCIE_ERR_SRC_ID                                                                    0x401061\n#define regBIFPLR4_0_PCIE_ERR_SRC_ID_BASE_IDX                                                           5\n#define regBIFPLR4_0_PCIE_TLP_PREFIX_LOG0                                                               0x401062\n#define regBIFPLR4_0_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                                      5\n#define regBIFPLR4_0_PCIE_TLP_PREFIX_LOG1                                                               0x401063\n#define regBIFPLR4_0_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                                      5\n#define regBIFPLR4_0_PCIE_TLP_PREFIX_LOG2                                                               0x401064\n#define regBIFPLR4_0_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                                      5\n#define regBIFPLR4_0_PCIE_TLP_PREFIX_LOG3                                                               0x401065\n#define regBIFPLR4_0_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                                      5\n#define regBIFPLR4_0_PCIE_SECONDARY_ENH_CAP_LIST                                                        0x40109c\n#define regBIFPLR4_0_PCIE_SECONDARY_ENH_CAP_LIST_BASE_IDX                                               5\n#define regBIFPLR4_0_PCIE_LINK_CNTL3                                                                    0x40109d\n#define regBIFPLR4_0_PCIE_LINK_CNTL3_BASE_IDX                                                           5\n#define regBIFPLR4_0_PCIE_LANE_ERROR_STATUS                                                             0x40109e\n#define regBIFPLR4_0_PCIE_LANE_ERROR_STATUS_BASE_IDX                                                    5\n#define regBIFPLR4_0_PCIE_LANE_0_EQUALIZATION_CNTL                                                      0x40109f\n#define regBIFPLR4_0_PCIE_LANE_0_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR4_0_PCIE_LANE_1_EQUALIZATION_CNTL                                                      0x40109f\n#define regBIFPLR4_0_PCIE_LANE_1_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR4_0_PCIE_LANE_2_EQUALIZATION_CNTL                                                      0x4010a0\n#define regBIFPLR4_0_PCIE_LANE_2_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR4_0_PCIE_LANE_3_EQUALIZATION_CNTL                                                      0x4010a0\n#define regBIFPLR4_0_PCIE_LANE_3_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR4_0_PCIE_LANE_4_EQUALIZATION_CNTL                                                      0x4010a1\n#define regBIFPLR4_0_PCIE_LANE_4_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR4_0_PCIE_LANE_5_EQUALIZATION_CNTL                                                      0x4010a1\n#define regBIFPLR4_0_PCIE_LANE_5_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR4_0_PCIE_LANE_6_EQUALIZATION_CNTL                                                      0x4010a2\n#define regBIFPLR4_0_PCIE_LANE_6_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR4_0_PCIE_LANE_7_EQUALIZATION_CNTL                                                      0x4010a2\n#define regBIFPLR4_0_PCIE_LANE_7_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR4_0_PCIE_LANE_8_EQUALIZATION_CNTL                                                      0x4010a3\n#define regBIFPLR4_0_PCIE_LANE_8_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR4_0_PCIE_LANE_9_EQUALIZATION_CNTL                                                      0x4010a3\n#define regBIFPLR4_0_PCIE_LANE_9_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR4_0_PCIE_LANE_10_EQUALIZATION_CNTL                                                     0x4010a4\n#define regBIFPLR4_0_PCIE_LANE_10_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR4_0_PCIE_LANE_11_EQUALIZATION_CNTL                                                     0x4010a4\n#define regBIFPLR4_0_PCIE_LANE_11_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR4_0_PCIE_LANE_12_EQUALIZATION_CNTL                                                     0x4010a5\n#define regBIFPLR4_0_PCIE_LANE_12_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR4_0_PCIE_LANE_13_EQUALIZATION_CNTL                                                     0x4010a5\n#define regBIFPLR4_0_PCIE_LANE_13_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR4_0_PCIE_LANE_14_EQUALIZATION_CNTL                                                     0x4010a6\n#define regBIFPLR4_0_PCIE_LANE_14_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR4_0_PCIE_LANE_15_EQUALIZATION_CNTL                                                     0x4010a6\n#define regBIFPLR4_0_PCIE_LANE_15_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR4_0_PCIE_ACS_ENH_CAP_LIST                                                              0x4010a8\n#define regBIFPLR4_0_PCIE_ACS_ENH_CAP_LIST_BASE_IDX                                                     5\n#define regBIFPLR4_0_PCIE_ACS_CAP                                                                       0x4010a9\n#define regBIFPLR4_0_PCIE_ACS_CAP_BASE_IDX                                                              5\n#define regBIFPLR4_0_PCIE_ACS_CNTL                                                                      0x4010a9\n#define regBIFPLR4_0_PCIE_ACS_CNTL_BASE_IDX                                                             5\n#define regBIFPLR4_0_PCIE_MC_ENH_CAP_LIST                                                               0x4010bc\n#define regBIFPLR4_0_PCIE_MC_ENH_CAP_LIST_BASE_IDX                                                      5\n#define regBIFPLR4_0_PCIE_MC_CAP                                                                        0x4010bd\n#define regBIFPLR4_0_PCIE_MC_CAP_BASE_IDX                                                               5\n#define regBIFPLR4_0_PCIE_MC_CNTL                                                                       0x4010bd\n#define regBIFPLR4_0_PCIE_MC_CNTL_BASE_IDX                                                              5\n#define regBIFPLR4_0_PCIE_MC_ADDR0                                                                      0x4010be\n#define regBIFPLR4_0_PCIE_MC_ADDR0_BASE_IDX                                                             5\n#define regBIFPLR4_0_PCIE_MC_ADDR1                                                                      0x4010bf\n#define regBIFPLR4_0_PCIE_MC_ADDR1_BASE_IDX                                                             5\n#define regBIFPLR4_0_PCIE_MC_RCV0                                                                       0x4010c0\n#define regBIFPLR4_0_PCIE_MC_RCV0_BASE_IDX                                                              5\n#define regBIFPLR4_0_PCIE_MC_RCV1                                                                       0x4010c1\n#define regBIFPLR4_0_PCIE_MC_RCV1_BASE_IDX                                                              5\n#define regBIFPLR4_0_PCIE_MC_BLOCK_ALL0                                                                 0x4010c2\n#define regBIFPLR4_0_PCIE_MC_BLOCK_ALL0_BASE_IDX                                                        5\n#define regBIFPLR4_0_PCIE_MC_BLOCK_ALL1                                                                 0x4010c3\n#define regBIFPLR4_0_PCIE_MC_BLOCK_ALL1_BASE_IDX                                                        5\n#define regBIFPLR4_0_PCIE_MC_BLOCK_UNTRANSLATED_0                                                       0x4010c4\n#define regBIFPLR4_0_PCIE_MC_BLOCK_UNTRANSLATED_0_BASE_IDX                                              5\n#define regBIFPLR4_0_PCIE_MC_BLOCK_UNTRANSLATED_1                                                       0x4010c5\n#define regBIFPLR4_0_PCIE_MC_BLOCK_UNTRANSLATED_1_BASE_IDX                                              5\n#define regBIFPLR4_0_PCIE_MC_OVERLAY_BAR0                                                               0x4010c6\n#define regBIFPLR4_0_PCIE_MC_OVERLAY_BAR0_BASE_IDX                                                      5\n#define regBIFPLR4_0_PCIE_MC_OVERLAY_BAR1                                                               0x4010c7\n#define regBIFPLR4_0_PCIE_MC_OVERLAY_BAR1_BASE_IDX                                                      5\n#define regBIFPLR4_0_PCIE_L1_PM_SUB_CAP_LIST                                                            0x4010dc\n#define regBIFPLR4_0_PCIE_L1_PM_SUB_CAP_LIST_BASE_IDX                                                   5\n#define regBIFPLR4_0_PCIE_L1_PM_SUB_CAP                                                                 0x4010dd\n#define regBIFPLR4_0_PCIE_L1_PM_SUB_CAP_BASE_IDX                                                        5\n#define regBIFPLR4_0_PCIE_L1_PM_SUB_CNTL                                                                0x4010de\n#define regBIFPLR4_0_PCIE_L1_PM_SUB_CNTL_BASE_IDX                                                       5\n#define regBIFPLR4_0_PCIE_L1_PM_SUB_CNTL2                                                               0x4010df\n#define regBIFPLR4_0_PCIE_L1_PM_SUB_CNTL2_BASE_IDX                                                      5\n#define regBIFPLR4_0_PCIE_DPC_ENH_CAP_LIST                                                              0x4010e0\n#define regBIFPLR4_0_PCIE_DPC_ENH_CAP_LIST_BASE_IDX                                                     5\n#define regBIFPLR4_0_PCIE_DPC_CAP_LIST                                                                  0x4010e1\n#define regBIFPLR4_0_PCIE_DPC_CAP_LIST_BASE_IDX                                                         5\n#define regBIFPLR4_0_PCIE_DPC_CNTL                                                                      0x4010e1\n#define regBIFPLR4_0_PCIE_DPC_CNTL_BASE_IDX                                                             5\n#define regBIFPLR4_0_PCIE_DPC_STATUS                                                                    0x4010e2\n#define regBIFPLR4_0_PCIE_DPC_STATUS_BASE_IDX                                                           5\n#define regBIFPLR4_0_PCIE_DPC_ERROR_SOURCE_ID                                                           0x4010e2\n#define regBIFPLR4_0_PCIE_DPC_ERROR_SOURCE_ID_BASE_IDX                                                  5\n#define regBIFPLR4_0_PCIE_RP_PIO_STATUS                                                                 0x4010e3\n#define regBIFPLR4_0_PCIE_RP_PIO_STATUS_BASE_IDX                                                        5\n#define regBIFPLR4_0_PCIE_RP_PIO_MASK                                                                   0x4010e4\n#define regBIFPLR4_0_PCIE_RP_PIO_MASK_BASE_IDX                                                          5\n#define regBIFPLR4_0_PCIE_RP_PIO_SEVERITY                                                               0x4010e5\n#define regBIFPLR4_0_PCIE_RP_PIO_SEVERITY_BASE_IDX                                                      5\n#define regBIFPLR4_0_PCIE_RP_PIO_SYSERROR                                                               0x4010e6\n#define regBIFPLR4_0_PCIE_RP_PIO_SYSERROR_BASE_IDX                                                      5\n#define regBIFPLR4_0_PCIE_RP_PIO_EXCEPTION                                                              0x4010e7\n#define regBIFPLR4_0_PCIE_RP_PIO_EXCEPTION_BASE_IDX                                                     5\n#define regBIFPLR4_0_PCIE_RP_PIO_HDR_LOG0                                                               0x4010e8\n#define regBIFPLR4_0_PCIE_RP_PIO_HDR_LOG0_BASE_IDX                                                      5\n#define regBIFPLR4_0_PCIE_RP_PIO_HDR_LOG1                                                               0x4010e9\n#define regBIFPLR4_0_PCIE_RP_PIO_HDR_LOG1_BASE_IDX                                                      5\n#define regBIFPLR4_0_PCIE_RP_PIO_HDR_LOG2                                                               0x4010ea\n#define regBIFPLR4_0_PCIE_RP_PIO_HDR_LOG2_BASE_IDX                                                      5\n#define regBIFPLR4_0_PCIE_RP_PIO_HDR_LOG3                                                               0x4010eb\n#define regBIFPLR4_0_PCIE_RP_PIO_HDR_LOG3_BASE_IDX                                                      5\n#define regBIFPLR4_0_PCIE_RP_PIO_PREFIX_LOG0                                                            0x4010ed\n#define regBIFPLR4_0_PCIE_RP_PIO_PREFIX_LOG0_BASE_IDX                                                   5\n#define regBIFPLR4_0_PCIE_RP_PIO_PREFIX_LOG1                                                            0x4010ee\n#define regBIFPLR4_0_PCIE_RP_PIO_PREFIX_LOG1_BASE_IDX                                                   5\n#define regBIFPLR4_0_PCIE_RP_PIO_PREFIX_LOG2                                                            0x4010ef\n#define regBIFPLR4_0_PCIE_RP_PIO_PREFIX_LOG2_BASE_IDX                                                   5\n#define regBIFPLR4_0_PCIE_RP_PIO_PREFIX_LOG3                                                            0x4010f0\n#define regBIFPLR4_0_PCIE_RP_PIO_PREFIX_LOG3_BASE_IDX                                                   5\n#define regBIFPLR4_0_PCIE_ESM_CAP_LIST                                                                  0x4010f1\n#define regBIFPLR4_0_PCIE_ESM_CAP_LIST_BASE_IDX                                                         5\n#define regBIFPLR4_0_PCIE_ESM_HEADER_1                                                                  0x4010f2\n#define regBIFPLR4_0_PCIE_ESM_HEADER_1_BASE_IDX                                                         5\n#define regBIFPLR4_0_PCIE_ESM_HEADER_2                                                                  0x4010f3\n#define regBIFPLR4_0_PCIE_ESM_HEADER_2_BASE_IDX                                                         5\n#define regBIFPLR4_0_PCIE_ESM_STATUS                                                                    0x4010f3\n#define regBIFPLR4_0_PCIE_ESM_STATUS_BASE_IDX                                                           5\n#define regBIFPLR4_0_PCIE_ESM_CTRL                                                                      0x4010f4\n#define regBIFPLR4_0_PCIE_ESM_CTRL_BASE_IDX                                                             5\n#define regBIFPLR4_0_PCIE_ESM_CAP_1                                                                     0x4010f5\n#define regBIFPLR4_0_PCIE_ESM_CAP_1_BASE_IDX                                                            5\n#define regBIFPLR4_0_PCIE_ESM_CAP_2                                                                     0x4010f6\n#define regBIFPLR4_0_PCIE_ESM_CAP_2_BASE_IDX                                                            5\n#define regBIFPLR4_0_PCIE_ESM_CAP_3                                                                     0x4010f7\n#define regBIFPLR4_0_PCIE_ESM_CAP_3_BASE_IDX                                                            5\n#define regBIFPLR4_0_PCIE_ESM_CAP_4                                                                     0x4010f8\n#define regBIFPLR4_0_PCIE_ESM_CAP_4_BASE_IDX                                                            5\n#define regBIFPLR4_0_PCIE_ESM_CAP_5                                                                     0x4010f9\n#define regBIFPLR4_0_PCIE_ESM_CAP_5_BASE_IDX                                                            5\n#define regBIFPLR4_0_PCIE_ESM_CAP_6                                                                     0x4010fa\n#define regBIFPLR4_0_PCIE_ESM_CAP_6_BASE_IDX                                                            5\n#define regBIFPLR4_0_PCIE_ESM_CAP_7                                                                     0x4010fb\n#define regBIFPLR4_0_PCIE_ESM_CAP_7_BASE_IDX                                                            5\n#define regBIFPLR4_0_PCIE_DLF_ENH_CAP_LIST                                                              0x401100\n#define regBIFPLR4_0_PCIE_DLF_ENH_CAP_LIST_BASE_IDX                                                     5\n#define regBIFPLR4_0_DATA_LINK_FEATURE_CAP                                                              0x401101\n#define regBIFPLR4_0_DATA_LINK_FEATURE_CAP_BASE_IDX                                                     5\n#define regBIFPLR4_0_DATA_LINK_FEATURE_STATUS                                                           0x401102\n#define regBIFPLR4_0_DATA_LINK_FEATURE_STATUS_BASE_IDX                                                  5\n#define regBIFPLR4_0_PCIE_PHY_16GT_ENH_CAP_LIST                                                         0x401104\n#define regBIFPLR4_0_PCIE_PHY_16GT_ENH_CAP_LIST_BASE_IDX                                                5\n#define regBIFPLR4_0_LINK_CAP_16GT                                                                      0x401105\n#define regBIFPLR4_0_LINK_CAP_16GT_BASE_IDX                                                             5\n#define regBIFPLR4_0_LINK_CNTL_16GT                                                                     0x401106\n#define regBIFPLR4_0_LINK_CNTL_16GT_BASE_IDX                                                            5\n#define regBIFPLR4_0_LINK_STATUS_16GT                                                                   0x401107\n#define regBIFPLR4_0_LINK_STATUS_16GT_BASE_IDX                                                          5\n#define regBIFPLR4_0_LOCAL_PARITY_MISMATCH_STATUS_16GT                                                  0x401108\n#define regBIFPLR4_0_LOCAL_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                         5\n#define regBIFPLR4_0_RTM1_PARITY_MISMATCH_STATUS_16GT                                                   0x401109\n#define regBIFPLR4_0_RTM1_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                          5\n#define regBIFPLR4_0_RTM2_PARITY_MISMATCH_STATUS_16GT                                                   0x40110a\n#define regBIFPLR4_0_RTM2_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                          5\n#define regBIFPLR4_0_LANE_0_EQUALIZATION_CNTL_16GT                                                      0x40110c\n#define regBIFPLR4_0_LANE_0_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR4_0_LANE_1_EQUALIZATION_CNTL_16GT                                                      0x40110c\n#define regBIFPLR4_0_LANE_1_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR4_0_LANE_2_EQUALIZATION_CNTL_16GT                                                      0x40110c\n#define regBIFPLR4_0_LANE_2_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR4_0_LANE_3_EQUALIZATION_CNTL_16GT                                                      0x40110c\n#define regBIFPLR4_0_LANE_3_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR4_0_LANE_4_EQUALIZATION_CNTL_16GT                                                      0x40110d\n#define regBIFPLR4_0_LANE_4_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR4_0_LANE_5_EQUALIZATION_CNTL_16GT                                                      0x40110d\n#define regBIFPLR4_0_LANE_5_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR4_0_LANE_6_EQUALIZATION_CNTL_16GT                                                      0x40110d\n#define regBIFPLR4_0_LANE_6_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR4_0_LANE_7_EQUALIZATION_CNTL_16GT                                                      0x40110d\n#define regBIFPLR4_0_LANE_7_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR4_0_LANE_8_EQUALIZATION_CNTL_16GT                                                      0x40110e\n#define regBIFPLR4_0_LANE_8_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR4_0_LANE_9_EQUALIZATION_CNTL_16GT                                                      0x40110e\n#define regBIFPLR4_0_LANE_9_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR4_0_LANE_10_EQUALIZATION_CNTL_16GT                                                     0x40110e\n#define regBIFPLR4_0_LANE_10_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR4_0_LANE_11_EQUALIZATION_CNTL_16GT                                                     0x40110e\n#define regBIFPLR4_0_LANE_11_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR4_0_LANE_12_EQUALIZATION_CNTL_16GT                                                     0x40110f\n#define regBIFPLR4_0_LANE_12_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR4_0_LANE_13_EQUALIZATION_CNTL_16GT                                                     0x40110f\n#define regBIFPLR4_0_LANE_13_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR4_0_LANE_14_EQUALIZATION_CNTL_16GT                                                     0x40110f\n#define regBIFPLR4_0_LANE_14_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR4_0_LANE_15_EQUALIZATION_CNTL_16GT                                                     0x40110f\n#define regBIFPLR4_0_LANE_15_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR4_0_PCIE_MARGINING_ENH_CAP_LIST                                                        0x401110\n#define regBIFPLR4_0_PCIE_MARGINING_ENH_CAP_LIST_BASE_IDX                                               5\n#define regBIFPLR4_0_MARGINING_PORT_CAP                                                                 0x401111\n#define regBIFPLR4_0_MARGINING_PORT_CAP_BASE_IDX                                                        5\n#define regBIFPLR4_0_MARGINING_PORT_STATUS                                                              0x401111\n#define regBIFPLR4_0_MARGINING_PORT_STATUS_BASE_IDX                                                     5\n#define regBIFPLR4_0_LANE_0_MARGINING_LANE_CNTL                                                         0x401112\n#define regBIFPLR4_0_LANE_0_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR4_0_LANE_0_MARGINING_LANE_STATUS                                                       0x401112\n#define regBIFPLR4_0_LANE_0_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR4_0_LANE_1_MARGINING_LANE_CNTL                                                         0x401113\n#define regBIFPLR4_0_LANE_1_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR4_0_LANE_1_MARGINING_LANE_STATUS                                                       0x401113\n#define regBIFPLR4_0_LANE_1_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR4_0_LANE_2_MARGINING_LANE_CNTL                                                         0x401114\n#define regBIFPLR4_0_LANE_2_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR4_0_LANE_2_MARGINING_LANE_STATUS                                                       0x401114\n#define regBIFPLR4_0_LANE_2_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR4_0_LANE_3_MARGINING_LANE_CNTL                                                         0x401115\n#define regBIFPLR4_0_LANE_3_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR4_0_LANE_3_MARGINING_LANE_STATUS                                                       0x401115\n#define regBIFPLR4_0_LANE_3_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR4_0_LANE_4_MARGINING_LANE_CNTL                                                         0x401116\n#define regBIFPLR4_0_LANE_4_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR4_0_LANE_4_MARGINING_LANE_STATUS                                                       0x401116\n#define regBIFPLR4_0_LANE_4_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR4_0_LANE_5_MARGINING_LANE_CNTL                                                         0x401117\n#define regBIFPLR4_0_LANE_5_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR4_0_LANE_5_MARGINING_LANE_STATUS                                                       0x401117\n#define regBIFPLR4_0_LANE_5_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR4_0_LANE_6_MARGINING_LANE_CNTL                                                         0x401118\n#define regBIFPLR4_0_LANE_6_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR4_0_LANE_6_MARGINING_LANE_STATUS                                                       0x401118\n#define regBIFPLR4_0_LANE_6_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR4_0_LANE_7_MARGINING_LANE_CNTL                                                         0x401119\n#define regBIFPLR4_0_LANE_7_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR4_0_LANE_7_MARGINING_LANE_STATUS                                                       0x401119\n#define regBIFPLR4_0_LANE_7_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR4_0_LANE_8_MARGINING_LANE_CNTL                                                         0x40111a\n#define regBIFPLR4_0_LANE_8_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR4_0_LANE_8_MARGINING_LANE_STATUS                                                       0x40111a\n#define regBIFPLR4_0_LANE_8_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR4_0_LANE_9_MARGINING_LANE_CNTL                                                         0x40111b\n#define regBIFPLR4_0_LANE_9_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR4_0_LANE_9_MARGINING_LANE_STATUS                                                       0x40111b\n#define regBIFPLR4_0_LANE_9_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR4_0_LANE_10_MARGINING_LANE_CNTL                                                        0x40111c\n#define regBIFPLR4_0_LANE_10_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR4_0_LANE_10_MARGINING_LANE_STATUS                                                      0x40111c\n#define regBIFPLR4_0_LANE_10_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR4_0_LANE_11_MARGINING_LANE_CNTL                                                        0x40111d\n#define regBIFPLR4_0_LANE_11_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR4_0_LANE_11_MARGINING_LANE_STATUS                                                      0x40111d\n#define regBIFPLR4_0_LANE_11_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR4_0_LANE_12_MARGINING_LANE_CNTL                                                        0x40111e\n#define regBIFPLR4_0_LANE_12_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR4_0_LANE_12_MARGINING_LANE_STATUS                                                      0x40111e\n#define regBIFPLR4_0_LANE_12_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR4_0_LANE_13_MARGINING_LANE_CNTL                                                        0x40111f\n#define regBIFPLR4_0_LANE_13_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR4_0_LANE_13_MARGINING_LANE_STATUS                                                      0x40111f\n#define regBIFPLR4_0_LANE_13_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR4_0_LANE_14_MARGINING_LANE_CNTL                                                        0x401120\n#define regBIFPLR4_0_LANE_14_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR4_0_LANE_14_MARGINING_LANE_STATUS                                                      0x401120\n#define regBIFPLR4_0_LANE_14_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR4_0_LANE_15_MARGINING_LANE_CNTL                                                        0x401121\n#define regBIFPLR4_0_LANE_15_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR4_0_LANE_15_MARGINING_LANE_STATUS                                                      0x401121\n#define regBIFPLR4_0_LANE_15_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR4_0_PCIE_CCIX_CAP_LIST                                                                 0x401122\n#define regBIFPLR4_0_PCIE_CCIX_CAP_LIST_BASE_IDX                                                        5\n#define regBIFPLR4_0_PCIE_CCIX_HEADER_1                                                                 0x401123\n#define regBIFPLR4_0_PCIE_CCIX_HEADER_1_BASE_IDX                                                        5\n#define regBIFPLR4_0_PCIE_CCIX_HEADER_2                                                                 0x401124\n#define regBIFPLR4_0_PCIE_CCIX_HEADER_2_BASE_IDX                                                        5\n#define regBIFPLR4_0_PCIE_CCIX_CAP                                                                      0x401124\n#define regBIFPLR4_0_PCIE_CCIX_CAP_BASE_IDX                                                             5\n#define regBIFPLR4_0_PCIE_CCIX_ESM_REQD_CAP                                                             0x401125\n#define regBIFPLR4_0_PCIE_CCIX_ESM_REQD_CAP_BASE_IDX                                                    5\n#define regBIFPLR4_0_PCIE_CCIX_ESM_OPTL_CAP                                                             0x401126\n#define regBIFPLR4_0_PCIE_CCIX_ESM_OPTL_CAP_BASE_IDX                                                    5\n#define regBIFPLR4_0_PCIE_CCIX_ESM_STATUS                                                               0x401127\n#define regBIFPLR4_0_PCIE_CCIX_ESM_STATUS_BASE_IDX                                                      5\n#define regBIFPLR4_0_PCIE_CCIX_ESM_CNTL                                                                 0x401128\n#define regBIFPLR4_0_PCIE_CCIX_ESM_CNTL_BASE_IDX                                                        5\n#define regBIFPLR4_0_ESM_LANE_0_EQUALIZATION_CNTL_20GT                                                  0x401129\n#define regBIFPLR4_0_ESM_LANE_0_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR4_0_ESM_LANE_1_EQUALIZATION_CNTL_20GT                                                  0x401129\n#define regBIFPLR4_0_ESM_LANE_1_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR4_0_ESM_LANE_2_EQUALIZATION_CNTL_20GT                                                  0x401129\n#define regBIFPLR4_0_ESM_LANE_2_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR4_0_ESM_LANE_3_EQUALIZATION_CNTL_20GT                                                  0x401129\n#define regBIFPLR4_0_ESM_LANE_3_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR4_0_ESM_LANE_4_EQUALIZATION_CNTL_20GT                                                  0x40112a\n#define regBIFPLR4_0_ESM_LANE_4_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR4_0_ESM_LANE_5_EQUALIZATION_CNTL_20GT                                                  0x40112a\n#define regBIFPLR4_0_ESM_LANE_5_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR4_0_ESM_LANE_6_EQUALIZATION_CNTL_20GT                                                  0x40112a\n#define regBIFPLR4_0_ESM_LANE_6_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR4_0_ESM_LANE_7_EQUALIZATION_CNTL_20GT                                                  0x40112a\n#define regBIFPLR4_0_ESM_LANE_7_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR4_0_ESM_LANE_8_EQUALIZATION_CNTL_20GT                                                  0x40112b\n#define regBIFPLR4_0_ESM_LANE_8_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR4_0_ESM_LANE_9_EQUALIZATION_CNTL_20GT                                                  0x40112b\n#define regBIFPLR4_0_ESM_LANE_9_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR4_0_ESM_LANE_10_EQUALIZATION_CNTL_20GT                                                 0x40112b\n#define regBIFPLR4_0_ESM_LANE_10_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR4_0_ESM_LANE_11_EQUALIZATION_CNTL_20GT                                                 0x40112b\n#define regBIFPLR4_0_ESM_LANE_11_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR4_0_ESM_LANE_12_EQUALIZATION_CNTL_20GT                                                 0x40112c\n#define regBIFPLR4_0_ESM_LANE_12_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR4_0_ESM_LANE_13_EQUALIZATION_CNTL_20GT                                                 0x40112c\n#define regBIFPLR4_0_ESM_LANE_13_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR4_0_ESM_LANE_14_EQUALIZATION_CNTL_20GT                                                 0x40112c\n#define regBIFPLR4_0_ESM_LANE_14_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR4_0_ESM_LANE_15_EQUALIZATION_CNTL_20GT                                                 0x40112c\n#define regBIFPLR4_0_ESM_LANE_15_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR4_0_ESM_LANE_0_EQUALIZATION_CNTL_25GT                                                  0x40112d\n#define regBIFPLR4_0_ESM_LANE_0_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR4_0_ESM_LANE_1_EQUALIZATION_CNTL_25GT                                                  0x40112d\n#define regBIFPLR4_0_ESM_LANE_1_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR4_0_ESM_LANE_2_EQUALIZATION_CNTL_25GT                                                  0x40112d\n#define regBIFPLR4_0_ESM_LANE_2_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR4_0_ESM_LANE_3_EQUALIZATION_CNTL_25GT                                                  0x40112d\n#define regBIFPLR4_0_ESM_LANE_3_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR4_0_ESM_LANE_4_EQUALIZATION_CNTL_25GT                                                  0x40112e\n#define regBIFPLR4_0_ESM_LANE_4_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR4_0_ESM_LANE_5_EQUALIZATION_CNTL_25GT                                                  0x40112e\n#define regBIFPLR4_0_ESM_LANE_5_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR4_0_ESM_LANE_6_EQUALIZATION_CNTL_25GT                                                  0x40112e\n#define regBIFPLR4_0_ESM_LANE_6_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR4_0_ESM_LANE_7_EQUALIZATION_CNTL_25GT                                                  0x40112e\n#define regBIFPLR4_0_ESM_LANE_7_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR4_0_ESM_LANE_8_EQUALIZATION_CNTL_25GT                                                  0x40112f\n#define regBIFPLR4_0_ESM_LANE_8_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR4_0_ESM_LANE_9_EQUALIZATION_CNTL_25GT                                                  0x40112f\n#define regBIFPLR4_0_ESM_LANE_9_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR4_0_ESM_LANE_10_EQUALIZATION_CNTL_25GT                                                 0x40112f\n#define regBIFPLR4_0_ESM_LANE_10_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR4_0_ESM_LANE_11_EQUALIZATION_CNTL_25GT                                                 0x40112f\n#define regBIFPLR4_0_ESM_LANE_11_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR4_0_ESM_LANE_12_EQUALIZATION_CNTL_25GT                                                 0x401130\n#define regBIFPLR4_0_ESM_LANE_12_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR4_0_ESM_LANE_13_EQUALIZATION_CNTL_25GT                                                 0x401130\n#define regBIFPLR4_0_ESM_LANE_13_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR4_0_ESM_LANE_14_EQUALIZATION_CNTL_25GT                                                 0x401130\n#define regBIFPLR4_0_ESM_LANE_14_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR4_0_ESM_LANE_15_EQUALIZATION_CNTL_25GT                                                 0x401130\n#define regBIFPLR4_0_ESM_LANE_15_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR4_0_PCIE_CCIX_TRANS_CAP                                                                0x401131\n#define regBIFPLR4_0_PCIE_CCIX_TRANS_CAP_BASE_IDX                                                       5\n#define regBIFPLR4_0_PCIE_CCIX_TRANS_CNTL                                                               0x401132\n#define regBIFPLR4_0_PCIE_CCIX_TRANS_CNTL_BASE_IDX                                                      5\n#define regBIFPLR4_0_LINK_CAP_32GT                                                                      0x401141\n#define regBIFPLR4_0_LINK_CAP_32GT_BASE_IDX                                                             5\n#define regBIFPLR4_0_LINK_CNTL_32GT                                                                     0x401142\n#define regBIFPLR4_0_LINK_CNTL_32GT_BASE_IDX                                                            5\n#define regBIFPLR4_0_LINK_STATUS_32GT                                                                   0x401143\n#define regBIFPLR4_0_LINK_STATUS_32GT_BASE_IDX                                                          5\n\n\n\n\n#define regBIFP0_0_PCIEP_RESERVED                                                                       0x410000\n#define regBIFP0_0_PCIEP_RESERVED_BASE_IDX                                                              5\n#define regBIFP0_0_PCIEP_SCRATCH                                                                        0x410001\n#define regBIFP0_0_PCIEP_SCRATCH_BASE_IDX                                                               5\n#define regBIFP0_0_PCIEP_PORT_CNTL                                                                      0x410010\n#define regBIFP0_0_PCIEP_PORT_CNTL_BASE_IDX                                                             5\n#define regBIFP0_0_PCIE_TX_REQUESTER_ID                                                                 0x410021\n#define regBIFP0_0_PCIE_TX_REQUESTER_ID_BASE_IDX                                                        5\n#define regBIFP0_0_PCIE_P_PORT_LANE_STATUS                                                              0x410050\n#define regBIFP0_0_PCIE_P_PORT_LANE_STATUS_BASE_IDX                                                     5\n#define regBIFP0_0_PCIE_ERR_CNTL                                                                        0x41006a\n#define regBIFP0_0_PCIE_ERR_CNTL_BASE_IDX                                                               5\n#define regBIFP0_0_PCIE_RX_CNTL                                                                         0x410070\n#define regBIFP0_0_PCIE_RX_CNTL_BASE_IDX                                                                5\n#define regBIFP0_0_PCIE_RX_EXPECTED_SEQNUM                                                              0x410071\n#define regBIFP0_0_PCIE_RX_EXPECTED_SEQNUM_BASE_IDX                                                     5\n#define regBIFP0_0_PCIE_RX_VENDOR_SPECIFIC                                                              0x410072\n#define regBIFP0_0_PCIE_RX_VENDOR_SPECIFIC_BASE_IDX                                                     5\n#define regBIFP0_0_PCIE_RX_CNTL3                                                                        0x410074\n#define regBIFP0_0_PCIE_RX_CNTL3_BASE_IDX                                                               5\n#define regBIFP0_0_PCIE_RX_CREDITS_ALLOCATED_P                                                          0x410080\n#define regBIFP0_0_PCIE_RX_CREDITS_ALLOCATED_P_BASE_IDX                                                 5\n#define regBIFP0_0_PCIE_RX_CREDITS_ALLOCATED_NP                                                         0x410081\n#define regBIFP0_0_PCIE_RX_CREDITS_ALLOCATED_NP_BASE_IDX                                                5\n#define regBIFP0_0_PCIE_RX_CREDITS_ALLOCATED_CPL                                                        0x410082\n#define regBIFP0_0_PCIE_RX_CREDITS_ALLOCATED_CPL_BASE_IDX                                               5\n#define regBIFP0_0_PCIEP_ERROR_INJECT_PHYSICAL                                                          0x410083\n#define regBIFP0_0_PCIEP_ERROR_INJECT_PHYSICAL_BASE_IDX                                                 5\n#define regBIFP0_0_PCIEP_ERROR_INJECT_TRANSACTION                                                       0x410084\n#define regBIFP0_0_PCIEP_ERROR_INJECT_TRANSACTION_BASE_IDX                                              5\n#define regBIFP0_0_PCIEP_NAK_COUNTER                                                                    0x410086\n#define regBIFP0_0_PCIEP_NAK_COUNTER_BASE_IDX                                                           5\n#define regBIFP0_0_PCIE_LC_CNTL                                                                         0x4100a0\n#define regBIFP0_0_PCIE_LC_CNTL_BASE_IDX                                                                5\n#define regBIFP0_0_PCIE_LC_TRAINING_CNTL                                                                0x4100a1\n#define regBIFP0_0_PCIE_LC_TRAINING_CNTL_BASE_IDX                                                       5\n#define regBIFP0_0_PCIE_LC_LINK_WIDTH_CNTL                                                              0x4100a2\n#define regBIFP0_0_PCIE_LC_LINK_WIDTH_CNTL_BASE_IDX                                                     5\n#define regBIFP0_0_PCIE_LC_N_FTS_CNTL                                                                   0x4100a3\n#define regBIFP0_0_PCIE_LC_N_FTS_CNTL_BASE_IDX                                                          5\n#define regBIFP0_0_PCIE_LC_SPEED_CNTL                                                                   0x4100a4\n#define regBIFP0_0_PCIE_LC_SPEED_CNTL_BASE_IDX                                                          5\n#define regBIFP0_0_PCIE_LC_STATE0                                                                       0x4100a5\n#define regBIFP0_0_PCIE_LC_STATE0_BASE_IDX                                                              5\n#define regBIFP0_0_PCIE_LC_STATE1                                                                       0x4100a6\n#define regBIFP0_0_PCIE_LC_STATE1_BASE_IDX                                                              5\n#define regBIFP0_0_PCIE_LC_STATE2                                                                       0x4100a7\n#define regBIFP0_0_PCIE_LC_STATE2_BASE_IDX                                                              5\n#define regBIFP0_0_PCIE_LC_STATE3                                                                       0x4100a8\n#define regBIFP0_0_PCIE_LC_STATE3_BASE_IDX                                                              5\n#define regBIFP0_0_PCIE_LC_STATE4                                                                       0x4100a9\n#define regBIFP0_0_PCIE_LC_STATE4_BASE_IDX                                                              5\n#define regBIFP0_0_PCIE_LC_STATE5                                                                       0x4100aa\n#define regBIFP0_0_PCIE_LC_STATE5_BASE_IDX                                                              5\n#define regBIFP0_0_PCIE_LC_CNTL2                                                                        0x4100b1\n#define regBIFP0_0_PCIE_LC_CNTL2_BASE_IDX                                                               5\n#define regBIFP0_0_PCIE_LC_BW_CHANGE_CNTL                                                               0x4100b2\n#define regBIFP0_0_PCIE_LC_BW_CHANGE_CNTL_BASE_IDX                                                      5\n#define regBIFP0_0_PCIE_LC_CDR_CNTL                                                                     0x4100b3\n#define regBIFP0_0_PCIE_LC_CDR_CNTL_BASE_IDX                                                            5\n#define regBIFP0_0_PCIE_LC_LANE_CNTL                                                                    0x4100b4\n#define regBIFP0_0_PCIE_LC_LANE_CNTL_BASE_IDX                                                           5\n#define regBIFP0_0_PCIE_LC_CNTL3                                                                        0x4100b5\n#define regBIFP0_0_PCIE_LC_CNTL3_BASE_IDX                                                               5\n#define regBIFP0_0_PCIE_LC_CNTL4                                                                        0x4100b6\n#define regBIFP0_0_PCIE_LC_CNTL4_BASE_IDX                                                               5\n#define regBIFP0_0_PCIE_LC_CNTL5                                                                        0x4100b7\n#define regBIFP0_0_PCIE_LC_CNTL5_BASE_IDX                                                               5\n#define regBIFP0_0_PCIE_LC_FORCE_COEFF                                                                  0x4100b8\n#define regBIFP0_0_PCIE_LC_FORCE_COEFF_BASE_IDX                                                         5\n#define regBIFP0_0_PCIE_LC_BEST_EQ_SETTINGS                                                             0x4100b9\n#define regBIFP0_0_PCIE_LC_BEST_EQ_SETTINGS_BASE_IDX                                                    5\n#define regBIFP0_0_PCIE_LC_FORCE_EQ_REQ_COEFF                                                           0x4100ba\n#define regBIFP0_0_PCIE_LC_FORCE_EQ_REQ_COEFF_BASE_IDX                                                  5\n#define regBIFP0_0_PCIE_LC_CNTL6                                                                        0x4100bb\n#define regBIFP0_0_PCIE_LC_CNTL6_BASE_IDX                                                               5\n#define regBIFP0_0_PCIE_LC_CNTL7                                                                        0x4100bc\n#define regBIFP0_0_PCIE_LC_CNTL7_BASE_IDX                                                               5\n#define regBIFP0_0_PCIE_LC_LINK_MANAGEMENT_MASK                                                         0x4100be\n#define regBIFP0_0_PCIE_LC_LINK_MANAGEMENT_MASK_BASE_IDX                                                5\n#define regBIFP0_0_PCIEP_STRAP_LC                                                                       0x4100c0\n#define regBIFP0_0_PCIEP_STRAP_LC_BASE_IDX                                                              5\n#define regBIFP0_0_PCIEP_STRAP_MISC                                                                     0x4100c1\n#define regBIFP0_0_PCIEP_STRAP_MISC_BASE_IDX                                                            5\n#define regBIFP0_0_PCIEP_STRAP_LC2                                                                      0x4100c2\n#define regBIFP0_0_PCIEP_STRAP_LC2_BASE_IDX                                                             5\n#define regBIFP0_0_PCIE_LC_L1_PM_SUBSTATE                                                               0x4100c6\n#define regBIFP0_0_PCIE_LC_L1_PM_SUBSTATE_BASE_IDX                                                      5\n#define regBIFP0_0_PCIE_LC_L1_PM_SUBSTATE2                                                              0x4100c7\n#define regBIFP0_0_PCIE_LC_L1_PM_SUBSTATE2_BASE_IDX                                                     5\n#define regBIFP0_0_PCIE_LC_L1_PM_SUBSTATE3                                                              0x4100c8\n#define regBIFP0_0_PCIE_LC_L1_PM_SUBSTATE3_BASE_IDX                                                     5\n#define regBIFP0_0_PCIE_LC_L1_PM_SUBSTATE4                                                              0x4100c9\n#define regBIFP0_0_PCIE_LC_L1_PM_SUBSTATE4_BASE_IDX                                                     5\n#define regBIFP0_0_PCIE_LC_L1_PM_SUBSTATE5                                                              0x4100ca\n#define regBIFP0_0_PCIE_LC_L1_PM_SUBSTATE5_BASE_IDX                                                     5\n#define regBIFP0_0_PCIEP_BCH_ECC_CNTL                                                                   0x4100d0\n#define regBIFP0_0_PCIEP_BCH_ECC_CNTL_BASE_IDX                                                          5\n#define regBIFP0_0_PCIE_LC_CNTL8                                                                        0x4100dd\n#define regBIFP0_0_PCIE_LC_CNTL8_BASE_IDX                                                               5\n#define regBIFP0_0_PCIE_LC_CNTL9                                                                        0x4100de\n#define regBIFP0_0_PCIE_LC_CNTL9_BASE_IDX                                                               5\n#define regBIFP0_0_PCIE_LC_FORCE_COEFF2                                                                 0x4100df\n#define regBIFP0_0_PCIE_LC_FORCE_COEFF2_BASE_IDX                                                        5\n#define regBIFP0_0_PCIE_LC_FORCE_EQ_REQ_COEFF2                                                          0x4100e0\n#define regBIFP0_0_PCIE_LC_FORCE_EQ_REQ_COEFF2_BASE_IDX                                                 5\n#define regBIFP0_0_PCIE_LC_FINE_GRAIN_CLK_GATE_OVERRIDES                                                0x4100e2\n#define regBIFP0_0_PCIE_LC_FINE_GRAIN_CLK_GATE_OVERRIDES_BASE_IDX                                       5\n#define regBIFP0_0_PCIE_LC_CNTL10                                                                       0x4100e3\n#define regBIFP0_0_PCIE_LC_CNTL10_BASE_IDX                                                              5\n#define regBIFP0_0_PCIE_LC_SAVE_RESTORE_1                                                               0x4100e6\n#define regBIFP0_0_PCIE_LC_SAVE_RESTORE_1_BASE_IDX                                                      5\n#define regBIFP0_0_PCIE_LC_SAVE_RESTORE_2                                                               0x4100e7\n#define regBIFP0_0_PCIE_LC_SAVE_RESTORE_2_BASE_IDX                                                      5\n#define regBIFP0_0_PCIE_LC_CNTL11                                                                       0x410103\n#define regBIFP0_0_PCIE_LC_CNTL11_BASE_IDX                                                              5\n#define regBIFP0_0_PCIE_LC_CNTL12                                                                       0x410104\n#define regBIFP0_0_PCIE_LC_CNTL12_BASE_IDX                                                              5\n#define regBIFP0_0_PCIE_LC_SPEED_CNTL2                                                                  0x410105\n#define regBIFP0_0_PCIE_LC_SPEED_CNTL2_BASE_IDX                                                         5\n#define regBIFP0_0_PCIE_LC_FORCE_COEFF3                                                                 0x410106\n#define regBIFP0_0_PCIE_LC_FORCE_COEFF3_BASE_IDX                                                        5\n#define regBIFP0_0_PCIE_LC_FORCE_EQ_REQ_COEFF3                                                          0x410107\n#define regBIFP0_0_PCIE_LC_FORCE_EQ_REQ_COEFF3_BASE_IDX                                                 5\n#define regBIFP0_0_PCIE_TX_SEQ                                                                          0x410188\n#define regBIFP0_0_PCIE_TX_SEQ_BASE_IDX                                                                 5\n#define regBIFP0_0_PCIE_TX_REPLAY                                                                       0x410189\n#define regBIFP0_0_PCIE_TX_REPLAY_BASE_IDX                                                              5\n#define regBIFP0_0_PCIE_TX_ACK_LATENCY_LIMIT                                                            0x41018c\n#define regBIFP0_0_PCIE_TX_ACK_LATENCY_LIMIT_BASE_IDX                                                   5\n#define regBIFP0_0_PCIE_TX_CREDITS_FCU_THRESHOLD                                                        0x410190\n#define regBIFP0_0_PCIE_TX_CREDITS_FCU_THRESHOLD_BASE_IDX                                               5\n#define regBIFP0_0_PCIE_TX_VENDOR_SPECIFIC                                                              0x410194\n#define regBIFP0_0_PCIE_TX_VENDOR_SPECIFIC_BASE_IDX                                                     5\n#define regBIFP0_0_PCIE_TX_NOP_DLLP                                                                     0x410195\n#define regBIFP0_0_PCIE_TX_NOP_DLLP_BASE_IDX                                                            5\n#define regBIFP0_0_PCIE_TX_REQUEST_NUM_CNTL                                                             0x410198\n#define regBIFP0_0_PCIE_TX_REQUEST_NUM_CNTL_BASE_IDX                                                    5\n#define regBIFP0_0_PCIE_TX_CREDITS_ADVT_P                                                               0x4101a0\n#define regBIFP0_0_PCIE_TX_CREDITS_ADVT_P_BASE_IDX                                                      5\n#define regBIFP0_0_PCIE_TX_CREDITS_ADVT_NP                                                              0x4101a1\n#define regBIFP0_0_PCIE_TX_CREDITS_ADVT_NP_BASE_IDX                                                     5\n#define regBIFP0_0_PCIE_TX_CREDITS_ADVT_CPL                                                             0x4101a2\n#define regBIFP0_0_PCIE_TX_CREDITS_ADVT_CPL_BASE_IDX                                                    5\n#define regBIFP0_0_PCIE_TX_CREDITS_INIT_P                                                               0x4101a3\n#define regBIFP0_0_PCIE_TX_CREDITS_INIT_P_BASE_IDX                                                      5\n#define regBIFP0_0_PCIE_TX_CREDITS_INIT_NP                                                              0x4101a4\n#define regBIFP0_0_PCIE_TX_CREDITS_INIT_NP_BASE_IDX                                                     5\n#define regBIFP0_0_PCIE_TX_CREDITS_INIT_CPL                                                             0x4101a5\n#define regBIFP0_0_PCIE_TX_CREDITS_INIT_CPL_BASE_IDX                                                    5\n#define regBIFP0_0_PCIE_TX_CREDITS_STATUS                                                               0x4101a6\n#define regBIFP0_0_PCIE_TX_CREDITS_STATUS_BASE_IDX                                                      5\n#define regBIFP0_0_PCIE_FC_P                                                                            0x4101a8\n#define regBIFP0_0_PCIE_FC_P_BASE_IDX                                                                   5\n#define regBIFP0_0_PCIE_FC_NP                                                                           0x4101a9\n#define regBIFP0_0_PCIE_FC_NP_BASE_IDX                                                                  5\n#define regBIFP0_0_PCIE_FC_CPL                                                                          0x4101aa\n#define regBIFP0_0_PCIE_FC_CPL_BASE_IDX                                                                 5\n#define regBIFP0_0_PCIE_FC_P_VC1                                                                        0x4101ab\n#define regBIFP0_0_PCIE_FC_P_VC1_BASE_IDX                                                               5\n#define regBIFP0_0_PCIE_FC_NP_VC1                                                                       0x4101ac\n#define regBIFP0_0_PCIE_FC_NP_VC1_BASE_IDX                                                              5\n#define regBIFP0_0_PCIE_FC_CPL_VC1                                                                      0x4101ad\n#define regBIFP0_0_PCIE_FC_CPL_VC1_BASE_IDX                                                             5\n\n\n\n\n#define regBIFP1_0_PCIEP_RESERVED                                                                       0x410400\n#define regBIFP1_0_PCIEP_RESERVED_BASE_IDX                                                              5\n#define regBIFP1_0_PCIEP_SCRATCH                                                                        0x410401\n#define regBIFP1_0_PCIEP_SCRATCH_BASE_IDX                                                               5\n#define regBIFP1_0_PCIEP_PORT_CNTL                                                                      0x410410\n#define regBIFP1_0_PCIEP_PORT_CNTL_BASE_IDX                                                             5\n#define regBIFP1_0_PCIE_TX_REQUESTER_ID                                                                 0x410421\n#define regBIFP1_0_PCIE_TX_REQUESTER_ID_BASE_IDX                                                        5\n#define regBIFP1_0_PCIE_P_PORT_LANE_STATUS                                                              0x410450\n#define regBIFP1_0_PCIE_P_PORT_LANE_STATUS_BASE_IDX                                                     5\n#define regBIFP1_0_PCIE_ERR_CNTL                                                                        0x41046a\n#define regBIFP1_0_PCIE_ERR_CNTL_BASE_IDX                                                               5\n#define regBIFP1_0_PCIE_RX_CNTL                                                                         0x410470\n#define regBIFP1_0_PCIE_RX_CNTL_BASE_IDX                                                                5\n#define regBIFP1_0_PCIE_RX_EXPECTED_SEQNUM                                                              0x410471\n#define regBIFP1_0_PCIE_RX_EXPECTED_SEQNUM_BASE_IDX                                                     5\n#define regBIFP1_0_PCIE_RX_VENDOR_SPECIFIC                                                              0x410472\n#define regBIFP1_0_PCIE_RX_VENDOR_SPECIFIC_BASE_IDX                                                     5\n#define regBIFP1_0_PCIE_RX_CNTL3                                                                        0x410474\n#define regBIFP1_0_PCIE_RX_CNTL3_BASE_IDX                                                               5\n#define regBIFP1_0_PCIE_RX_CREDITS_ALLOCATED_P                                                          0x410480\n#define regBIFP1_0_PCIE_RX_CREDITS_ALLOCATED_P_BASE_IDX                                                 5\n#define regBIFP1_0_PCIE_RX_CREDITS_ALLOCATED_NP                                                         0x410481\n#define regBIFP1_0_PCIE_RX_CREDITS_ALLOCATED_NP_BASE_IDX                                                5\n#define regBIFP1_0_PCIE_RX_CREDITS_ALLOCATED_CPL                                                        0x410482\n#define regBIFP1_0_PCIE_RX_CREDITS_ALLOCATED_CPL_BASE_IDX                                               5\n#define regBIFP1_0_PCIEP_ERROR_INJECT_PHYSICAL                                                          0x410483\n#define regBIFP1_0_PCIEP_ERROR_INJECT_PHYSICAL_BASE_IDX                                                 5\n#define regBIFP1_0_PCIEP_ERROR_INJECT_TRANSACTION                                                       0x410484\n#define regBIFP1_0_PCIEP_ERROR_INJECT_TRANSACTION_BASE_IDX                                              5\n#define regBIFP1_0_PCIEP_NAK_COUNTER                                                                    0x410486\n#define regBIFP1_0_PCIEP_NAK_COUNTER_BASE_IDX                                                           5\n#define regBIFP1_0_PCIE_LC_CNTL                                                                         0x4104a0\n#define regBIFP1_0_PCIE_LC_CNTL_BASE_IDX                                                                5\n#define regBIFP1_0_PCIE_LC_TRAINING_CNTL                                                                0x4104a1\n#define regBIFP1_0_PCIE_LC_TRAINING_CNTL_BASE_IDX                                                       5\n#define regBIFP1_0_PCIE_LC_LINK_WIDTH_CNTL                                                              0x4104a2\n#define regBIFP1_0_PCIE_LC_LINK_WIDTH_CNTL_BASE_IDX                                                     5\n#define regBIFP1_0_PCIE_LC_N_FTS_CNTL                                                                   0x4104a3\n#define regBIFP1_0_PCIE_LC_N_FTS_CNTL_BASE_IDX                                                          5\n#define regBIFP1_0_PCIE_LC_SPEED_CNTL                                                                   0x4104a4\n#define regBIFP1_0_PCIE_LC_SPEED_CNTL_BASE_IDX                                                          5\n#define regBIFP1_0_PCIE_LC_STATE0                                                                       0x4104a5\n#define regBIFP1_0_PCIE_LC_STATE0_BASE_IDX                                                              5\n#define regBIFP1_0_PCIE_LC_STATE1                                                                       0x4104a6\n#define regBIFP1_0_PCIE_LC_STATE1_BASE_IDX                                                              5\n#define regBIFP1_0_PCIE_LC_STATE2                                                                       0x4104a7\n#define regBIFP1_0_PCIE_LC_STATE2_BASE_IDX                                                              5\n#define regBIFP1_0_PCIE_LC_STATE3                                                                       0x4104a8\n#define regBIFP1_0_PCIE_LC_STATE3_BASE_IDX                                                              5\n#define regBIFP1_0_PCIE_LC_STATE4                                                                       0x4104a9\n#define regBIFP1_0_PCIE_LC_STATE4_BASE_IDX                                                              5\n#define regBIFP1_0_PCIE_LC_STATE5                                                                       0x4104aa\n#define regBIFP1_0_PCIE_LC_STATE5_BASE_IDX                                                              5\n#define regBIFP1_0_PCIE_LC_CNTL2                                                                        0x4104b1\n#define regBIFP1_0_PCIE_LC_CNTL2_BASE_IDX                                                               5\n#define regBIFP1_0_PCIE_LC_BW_CHANGE_CNTL                                                               0x4104b2\n#define regBIFP1_0_PCIE_LC_BW_CHANGE_CNTL_BASE_IDX                                                      5\n#define regBIFP1_0_PCIE_LC_CDR_CNTL                                                                     0x4104b3\n#define regBIFP1_0_PCIE_LC_CDR_CNTL_BASE_IDX                                                            5\n#define regBIFP1_0_PCIE_LC_LANE_CNTL                                                                    0x4104b4\n#define regBIFP1_0_PCIE_LC_LANE_CNTL_BASE_IDX                                                           5\n#define regBIFP1_0_PCIE_LC_CNTL3                                                                        0x4104b5\n#define regBIFP1_0_PCIE_LC_CNTL3_BASE_IDX                                                               5\n#define regBIFP1_0_PCIE_LC_CNTL4                                                                        0x4104b6\n#define regBIFP1_0_PCIE_LC_CNTL4_BASE_IDX                                                               5\n#define regBIFP1_0_PCIE_LC_CNTL5                                                                        0x4104b7\n#define regBIFP1_0_PCIE_LC_CNTL5_BASE_IDX                                                               5\n#define regBIFP1_0_PCIE_LC_FORCE_COEFF                                                                  0x4104b8\n#define regBIFP1_0_PCIE_LC_FORCE_COEFF_BASE_IDX                                                         5\n#define regBIFP1_0_PCIE_LC_BEST_EQ_SETTINGS                                                             0x4104b9\n#define regBIFP1_0_PCIE_LC_BEST_EQ_SETTINGS_BASE_IDX                                                    5\n#define regBIFP1_0_PCIE_LC_FORCE_EQ_REQ_COEFF                                                           0x4104ba\n#define regBIFP1_0_PCIE_LC_FORCE_EQ_REQ_COEFF_BASE_IDX                                                  5\n#define regBIFP1_0_PCIE_LC_CNTL6                                                                        0x4104bb\n#define regBIFP1_0_PCIE_LC_CNTL6_BASE_IDX                                                               5\n#define regBIFP1_0_PCIE_LC_CNTL7                                                                        0x4104bc\n#define regBIFP1_0_PCIE_LC_CNTL7_BASE_IDX                                                               5\n#define regBIFP1_0_PCIE_LC_LINK_MANAGEMENT_MASK                                                         0x4104be\n#define regBIFP1_0_PCIE_LC_LINK_MANAGEMENT_MASK_BASE_IDX                                                5\n#define regBIFP1_0_PCIEP_STRAP_LC                                                                       0x4104c0\n#define regBIFP1_0_PCIEP_STRAP_LC_BASE_IDX                                                              5\n#define regBIFP1_0_PCIEP_STRAP_MISC                                                                     0x4104c1\n#define regBIFP1_0_PCIEP_STRAP_MISC_BASE_IDX                                                            5\n#define regBIFP1_0_PCIEP_STRAP_LC2                                                                      0x4104c2\n#define regBIFP1_0_PCIEP_STRAP_LC2_BASE_IDX                                                             5\n#define regBIFP1_0_PCIE_LC_L1_PM_SUBSTATE                                                               0x4104c6\n#define regBIFP1_0_PCIE_LC_L1_PM_SUBSTATE_BASE_IDX                                                      5\n#define regBIFP1_0_PCIE_LC_L1_PM_SUBSTATE2                                                              0x4104c7\n#define regBIFP1_0_PCIE_LC_L1_PM_SUBSTATE2_BASE_IDX                                                     5\n#define regBIFP1_0_PCIE_LC_L1_PM_SUBSTATE3                                                              0x4104c8\n#define regBIFP1_0_PCIE_LC_L1_PM_SUBSTATE3_BASE_IDX                                                     5\n#define regBIFP1_0_PCIE_LC_L1_PM_SUBSTATE4                                                              0x4104c9\n#define regBIFP1_0_PCIE_LC_L1_PM_SUBSTATE4_BASE_IDX                                                     5\n#define regBIFP1_0_PCIE_LC_L1_PM_SUBSTATE5                                                              0x4104ca\n#define regBIFP1_0_PCIE_LC_L1_PM_SUBSTATE5_BASE_IDX                                                     5\n#define regBIFP1_0_PCIEP_BCH_ECC_CNTL                                                                   0x4104d0\n#define regBIFP1_0_PCIEP_BCH_ECC_CNTL_BASE_IDX                                                          5\n#define regBIFP1_0_PCIE_LC_CNTL8                                                                        0x4104dd\n#define regBIFP1_0_PCIE_LC_CNTL8_BASE_IDX                                                               5\n#define regBIFP1_0_PCIE_LC_CNTL9                                                                        0x4104de\n#define regBIFP1_0_PCIE_LC_CNTL9_BASE_IDX                                                               5\n#define regBIFP1_0_PCIE_LC_FORCE_COEFF2                                                                 0x4104df\n#define regBIFP1_0_PCIE_LC_FORCE_COEFF2_BASE_IDX                                                        5\n#define regBIFP1_0_PCIE_LC_FORCE_EQ_REQ_COEFF2                                                          0x4104e0\n#define regBIFP1_0_PCIE_LC_FORCE_EQ_REQ_COEFF2_BASE_IDX                                                 5\n#define regBIFP1_0_PCIE_LC_FINE_GRAIN_CLK_GATE_OVERRIDES                                                0x4104e2\n#define regBIFP1_0_PCIE_LC_FINE_GRAIN_CLK_GATE_OVERRIDES_BASE_IDX                                       5\n#define regBIFP1_0_PCIE_LC_CNTL10                                                                       0x4104e3\n#define regBIFP1_0_PCIE_LC_CNTL10_BASE_IDX                                                              5\n#define regBIFP1_0_PCIE_LC_SAVE_RESTORE_1                                                               0x4104e6\n#define regBIFP1_0_PCIE_LC_SAVE_RESTORE_1_BASE_IDX                                                      5\n#define regBIFP1_0_PCIE_LC_SAVE_RESTORE_2                                                               0x4104e7\n#define regBIFP1_0_PCIE_LC_SAVE_RESTORE_2_BASE_IDX                                                      5\n#define regBIFP1_0_PCIE_LC_CNTL11                                                                       0x410503\n#define regBIFP1_0_PCIE_LC_CNTL11_BASE_IDX                                                              5\n#define regBIFP1_0_PCIE_LC_CNTL12                                                                       0x410504\n#define regBIFP1_0_PCIE_LC_CNTL12_BASE_IDX                                                              5\n#define regBIFP1_0_PCIE_LC_SPEED_CNTL2                                                                  0x410505\n#define regBIFP1_0_PCIE_LC_SPEED_CNTL2_BASE_IDX                                                         5\n#define regBIFP1_0_PCIE_LC_FORCE_COEFF3                                                                 0x410506\n#define regBIFP1_0_PCIE_LC_FORCE_COEFF3_BASE_IDX                                                        5\n#define regBIFP1_0_PCIE_LC_FORCE_EQ_REQ_COEFF3                                                          0x410507\n#define regBIFP1_0_PCIE_LC_FORCE_EQ_REQ_COEFF3_BASE_IDX                                                 5\n#define regBIFP1_0_PCIE_TX_SEQ                                                                          0x410588\n#define regBIFP1_0_PCIE_TX_SEQ_BASE_IDX                                                                 5\n#define regBIFP1_0_PCIE_TX_REPLAY                                                                       0x410589\n#define regBIFP1_0_PCIE_TX_REPLAY_BASE_IDX                                                              5\n#define regBIFP1_0_PCIE_TX_ACK_LATENCY_LIMIT                                                            0x41058c\n#define regBIFP1_0_PCIE_TX_ACK_LATENCY_LIMIT_BASE_IDX                                                   5\n#define regBIFP1_0_PCIE_TX_CREDITS_FCU_THRESHOLD                                                        0x410590\n#define regBIFP1_0_PCIE_TX_CREDITS_FCU_THRESHOLD_BASE_IDX                                               5\n#define regBIFP1_0_PCIE_TX_VENDOR_SPECIFIC                                                              0x410594\n#define regBIFP1_0_PCIE_TX_VENDOR_SPECIFIC_BASE_IDX                                                     5\n#define regBIFP1_0_PCIE_TX_NOP_DLLP                                                                     0x410595\n#define regBIFP1_0_PCIE_TX_NOP_DLLP_BASE_IDX                                                            5\n#define regBIFP1_0_PCIE_TX_REQUEST_NUM_CNTL                                                             0x410598\n#define regBIFP1_0_PCIE_TX_REQUEST_NUM_CNTL_BASE_IDX                                                    5\n#define regBIFP1_0_PCIE_TX_CREDITS_ADVT_P                                                               0x4105a0\n#define regBIFP1_0_PCIE_TX_CREDITS_ADVT_P_BASE_IDX                                                      5\n#define regBIFP1_0_PCIE_TX_CREDITS_ADVT_NP                                                              0x4105a1\n#define regBIFP1_0_PCIE_TX_CREDITS_ADVT_NP_BASE_IDX                                                     5\n#define regBIFP1_0_PCIE_TX_CREDITS_ADVT_CPL                                                             0x4105a2\n#define regBIFP1_0_PCIE_TX_CREDITS_ADVT_CPL_BASE_IDX                                                    5\n#define regBIFP1_0_PCIE_TX_CREDITS_INIT_P                                                               0x4105a3\n#define regBIFP1_0_PCIE_TX_CREDITS_INIT_P_BASE_IDX                                                      5\n#define regBIFP1_0_PCIE_TX_CREDITS_INIT_NP                                                              0x4105a4\n#define regBIFP1_0_PCIE_TX_CREDITS_INIT_NP_BASE_IDX                                                     5\n#define regBIFP1_0_PCIE_TX_CREDITS_INIT_CPL                                                             0x4105a5\n#define regBIFP1_0_PCIE_TX_CREDITS_INIT_CPL_BASE_IDX                                                    5\n#define regBIFP1_0_PCIE_TX_CREDITS_STATUS                                                               0x4105a6\n#define regBIFP1_0_PCIE_TX_CREDITS_STATUS_BASE_IDX                                                      5\n#define regBIFP1_0_PCIE_FC_P                                                                            0x4105a8\n#define regBIFP1_0_PCIE_FC_P_BASE_IDX                                                                   5\n#define regBIFP1_0_PCIE_FC_NP                                                                           0x4105a9\n#define regBIFP1_0_PCIE_FC_NP_BASE_IDX                                                                  5\n#define regBIFP1_0_PCIE_FC_CPL                                                                          0x4105aa\n#define regBIFP1_0_PCIE_FC_CPL_BASE_IDX                                                                 5\n#define regBIFP1_0_PCIE_FC_P_VC1                                                                        0x4105ab\n#define regBIFP1_0_PCIE_FC_P_VC1_BASE_IDX                                                               5\n#define regBIFP1_0_PCIE_FC_NP_VC1                                                                       0x4105ac\n#define regBIFP1_0_PCIE_FC_NP_VC1_BASE_IDX                                                              5\n#define regBIFP1_0_PCIE_FC_CPL_VC1                                                                      0x4105ad\n#define regBIFP1_0_PCIE_FC_CPL_VC1_BASE_IDX                                                             5\n\n\n\n\n#define regBIFP2_0_PCIEP_RESERVED                                                                       0x410800\n#define regBIFP2_0_PCIEP_RESERVED_BASE_IDX                                                              5\n#define regBIFP2_0_PCIEP_SCRATCH                                                                        0x410801\n#define regBIFP2_0_PCIEP_SCRATCH_BASE_IDX                                                               5\n#define regBIFP2_0_PCIEP_PORT_CNTL                                                                      0x410810\n#define regBIFP2_0_PCIEP_PORT_CNTL_BASE_IDX                                                             5\n#define regBIFP2_0_PCIE_TX_REQUESTER_ID                                                                 0x410821\n#define regBIFP2_0_PCIE_TX_REQUESTER_ID_BASE_IDX                                                        5\n#define regBIFP2_0_PCIE_P_PORT_LANE_STATUS                                                              0x410850\n#define regBIFP2_0_PCIE_P_PORT_LANE_STATUS_BASE_IDX                                                     5\n#define regBIFP2_0_PCIE_ERR_CNTL                                                                        0x41086a\n#define regBIFP2_0_PCIE_ERR_CNTL_BASE_IDX                                                               5\n#define regBIFP2_0_PCIE_RX_CNTL                                                                         0x410870\n#define regBIFP2_0_PCIE_RX_CNTL_BASE_IDX                                                                5\n#define regBIFP2_0_PCIE_RX_EXPECTED_SEQNUM                                                              0x410871\n#define regBIFP2_0_PCIE_RX_EXPECTED_SEQNUM_BASE_IDX                                                     5\n#define regBIFP2_0_PCIE_RX_VENDOR_SPECIFIC                                                              0x410872\n#define regBIFP2_0_PCIE_RX_VENDOR_SPECIFIC_BASE_IDX                                                     5\n#define regBIFP2_0_PCIE_RX_CNTL3                                                                        0x410874\n#define regBIFP2_0_PCIE_RX_CNTL3_BASE_IDX                                                               5\n#define regBIFP2_0_PCIE_RX_CREDITS_ALLOCATED_P                                                          0x410880\n#define regBIFP2_0_PCIE_RX_CREDITS_ALLOCATED_P_BASE_IDX                                                 5\n#define regBIFP2_0_PCIE_RX_CREDITS_ALLOCATED_NP                                                         0x410881\n#define regBIFP2_0_PCIE_RX_CREDITS_ALLOCATED_NP_BASE_IDX                                                5\n#define regBIFP2_0_PCIE_RX_CREDITS_ALLOCATED_CPL                                                        0x410882\n#define regBIFP2_0_PCIE_RX_CREDITS_ALLOCATED_CPL_BASE_IDX                                               5\n#define regBIFP2_0_PCIEP_ERROR_INJECT_PHYSICAL                                                          0x410883\n#define regBIFP2_0_PCIEP_ERROR_INJECT_PHYSICAL_BASE_IDX                                                 5\n#define regBIFP2_0_PCIEP_ERROR_INJECT_TRANSACTION                                                       0x410884\n#define regBIFP2_0_PCIEP_ERROR_INJECT_TRANSACTION_BASE_IDX                                              5\n#define regBIFP2_0_PCIEP_NAK_COUNTER                                                                    0x410886\n#define regBIFP2_0_PCIEP_NAK_COUNTER_BASE_IDX                                                           5\n#define regBIFP2_0_PCIE_LC_CNTL                                                                         0x4108a0\n#define regBIFP2_0_PCIE_LC_CNTL_BASE_IDX                                                                5\n#define regBIFP2_0_PCIE_LC_TRAINING_CNTL                                                                0x4108a1\n#define regBIFP2_0_PCIE_LC_TRAINING_CNTL_BASE_IDX                                                       5\n#define regBIFP2_0_PCIE_LC_LINK_WIDTH_CNTL                                                              0x4108a2\n#define regBIFP2_0_PCIE_LC_LINK_WIDTH_CNTL_BASE_IDX                                                     5\n#define regBIFP2_0_PCIE_LC_N_FTS_CNTL                                                                   0x4108a3\n#define regBIFP2_0_PCIE_LC_N_FTS_CNTL_BASE_IDX                                                          5\n#define regBIFP2_0_PCIE_LC_SPEED_CNTL                                                                   0x4108a4\n#define regBIFP2_0_PCIE_LC_SPEED_CNTL_BASE_IDX                                                          5\n#define regBIFP2_0_PCIE_LC_STATE0                                                                       0x4108a5\n#define regBIFP2_0_PCIE_LC_STATE0_BASE_IDX                                                              5\n#define regBIFP2_0_PCIE_LC_STATE1                                                                       0x4108a6\n#define regBIFP2_0_PCIE_LC_STATE1_BASE_IDX                                                              5\n#define regBIFP2_0_PCIE_LC_STATE2                                                                       0x4108a7\n#define regBIFP2_0_PCIE_LC_STATE2_BASE_IDX                                                              5\n#define regBIFP2_0_PCIE_LC_STATE3                                                                       0x4108a8\n#define regBIFP2_0_PCIE_LC_STATE3_BASE_IDX                                                              5\n#define regBIFP2_0_PCIE_LC_STATE4                                                                       0x4108a9\n#define regBIFP2_0_PCIE_LC_STATE4_BASE_IDX                                                              5\n#define regBIFP2_0_PCIE_LC_STATE5                                                                       0x4108aa\n#define regBIFP2_0_PCIE_LC_STATE5_BASE_IDX                                                              5\n#define regBIFP2_0_PCIE_LC_CNTL2                                                                        0x4108b1\n#define regBIFP2_0_PCIE_LC_CNTL2_BASE_IDX                                                               5\n#define regBIFP2_0_PCIE_LC_BW_CHANGE_CNTL                                                               0x4108b2\n#define regBIFP2_0_PCIE_LC_BW_CHANGE_CNTL_BASE_IDX                                                      5\n#define regBIFP2_0_PCIE_LC_CDR_CNTL                                                                     0x4108b3\n#define regBIFP2_0_PCIE_LC_CDR_CNTL_BASE_IDX                                                            5\n#define regBIFP2_0_PCIE_LC_LANE_CNTL                                                                    0x4108b4\n#define regBIFP2_0_PCIE_LC_LANE_CNTL_BASE_IDX                                                           5\n#define regBIFP2_0_PCIE_LC_CNTL3                                                                        0x4108b5\n#define regBIFP2_0_PCIE_LC_CNTL3_BASE_IDX                                                               5\n#define regBIFP2_0_PCIE_LC_CNTL4                                                                        0x4108b6\n#define regBIFP2_0_PCIE_LC_CNTL4_BASE_IDX                                                               5\n#define regBIFP2_0_PCIE_LC_CNTL5                                                                        0x4108b7\n#define regBIFP2_0_PCIE_LC_CNTL5_BASE_IDX                                                               5\n#define regBIFP2_0_PCIE_LC_FORCE_COEFF                                                                  0x4108b8\n#define regBIFP2_0_PCIE_LC_FORCE_COEFF_BASE_IDX                                                         5\n#define regBIFP2_0_PCIE_LC_BEST_EQ_SETTINGS                                                             0x4108b9\n#define regBIFP2_0_PCIE_LC_BEST_EQ_SETTINGS_BASE_IDX                                                    5\n#define regBIFP2_0_PCIE_LC_FORCE_EQ_REQ_COEFF                                                           0x4108ba\n#define regBIFP2_0_PCIE_LC_FORCE_EQ_REQ_COEFF_BASE_IDX                                                  5\n#define regBIFP2_0_PCIE_LC_CNTL6                                                                        0x4108bb\n#define regBIFP2_0_PCIE_LC_CNTL6_BASE_IDX                                                               5\n#define regBIFP2_0_PCIE_LC_CNTL7                                                                        0x4108bc\n#define regBIFP2_0_PCIE_LC_CNTL7_BASE_IDX                                                               5\n#define regBIFP2_0_PCIE_LC_LINK_MANAGEMENT_MASK                                                         0x4108be\n#define regBIFP2_0_PCIE_LC_LINK_MANAGEMENT_MASK_BASE_IDX                                                5\n#define regBIFP2_0_PCIEP_STRAP_LC                                                                       0x4108c0\n#define regBIFP2_0_PCIEP_STRAP_LC_BASE_IDX                                                              5\n#define regBIFP2_0_PCIEP_STRAP_MISC                                                                     0x4108c1\n#define regBIFP2_0_PCIEP_STRAP_MISC_BASE_IDX                                                            5\n#define regBIFP2_0_PCIEP_STRAP_LC2                                                                      0x4108c2\n#define regBIFP2_0_PCIEP_STRAP_LC2_BASE_IDX                                                             5\n#define regBIFP2_0_PCIE_LC_L1_PM_SUBSTATE                                                               0x4108c6\n#define regBIFP2_0_PCIE_LC_L1_PM_SUBSTATE_BASE_IDX                                                      5\n#define regBIFP2_0_PCIE_LC_L1_PM_SUBSTATE2                                                              0x4108c7\n#define regBIFP2_0_PCIE_LC_L1_PM_SUBSTATE2_BASE_IDX                                                     5\n#define regBIFP2_0_PCIE_LC_L1_PM_SUBSTATE3                                                              0x4108c8\n#define regBIFP2_0_PCIE_LC_L1_PM_SUBSTATE3_BASE_IDX                                                     5\n#define regBIFP2_0_PCIE_LC_L1_PM_SUBSTATE4                                                              0x4108c9\n#define regBIFP2_0_PCIE_LC_L1_PM_SUBSTATE4_BASE_IDX                                                     5\n#define regBIFP2_0_PCIE_LC_L1_PM_SUBSTATE5                                                              0x4108ca\n#define regBIFP2_0_PCIE_LC_L1_PM_SUBSTATE5_BASE_IDX                                                     5\n#define regBIFP2_0_PCIEP_BCH_ECC_CNTL                                                                   0x4108d0\n#define regBIFP2_0_PCIEP_BCH_ECC_CNTL_BASE_IDX                                                          5\n#define regBIFP2_0_PCIE_LC_CNTL8                                                                        0x4108dd\n#define regBIFP2_0_PCIE_LC_CNTL8_BASE_IDX                                                               5\n#define regBIFP2_0_PCIE_LC_CNTL9                                                                        0x4108de\n#define regBIFP2_0_PCIE_LC_CNTL9_BASE_IDX                                                               5\n#define regBIFP2_0_PCIE_LC_FORCE_COEFF2                                                                 0x4108df\n#define regBIFP2_0_PCIE_LC_FORCE_COEFF2_BASE_IDX                                                        5\n#define regBIFP2_0_PCIE_LC_FORCE_EQ_REQ_COEFF2                                                          0x4108e0\n#define regBIFP2_0_PCIE_LC_FORCE_EQ_REQ_COEFF2_BASE_IDX                                                 5\n#define regBIFP2_0_PCIE_LC_FINE_GRAIN_CLK_GATE_OVERRIDES                                                0x4108e2\n#define regBIFP2_0_PCIE_LC_FINE_GRAIN_CLK_GATE_OVERRIDES_BASE_IDX                                       5\n#define regBIFP2_0_PCIE_LC_CNTL10                                                                       0x4108e3\n#define regBIFP2_0_PCIE_LC_CNTL10_BASE_IDX                                                              5\n#define regBIFP2_0_PCIE_LC_SAVE_RESTORE_1                                                               0x4108e6\n#define regBIFP2_0_PCIE_LC_SAVE_RESTORE_1_BASE_IDX                                                      5\n#define regBIFP2_0_PCIE_LC_SAVE_RESTORE_2                                                               0x4108e7\n#define regBIFP2_0_PCIE_LC_SAVE_RESTORE_2_BASE_IDX                                                      5\n#define regBIFP2_0_PCIE_LC_CNTL11                                                                       0x410903\n#define regBIFP2_0_PCIE_LC_CNTL11_BASE_IDX                                                              5\n#define regBIFP2_0_PCIE_LC_CNTL12                                                                       0x410904\n#define regBIFP2_0_PCIE_LC_CNTL12_BASE_IDX                                                              5\n#define regBIFP2_0_PCIE_LC_SPEED_CNTL2                                                                  0x410905\n#define regBIFP2_0_PCIE_LC_SPEED_CNTL2_BASE_IDX                                                         5\n#define regBIFP2_0_PCIE_LC_FORCE_COEFF3                                                                 0x410906\n#define regBIFP2_0_PCIE_LC_FORCE_COEFF3_BASE_IDX                                                        5\n#define regBIFP2_0_PCIE_LC_FORCE_EQ_REQ_COEFF3                                                          0x410907\n#define regBIFP2_0_PCIE_LC_FORCE_EQ_REQ_COEFF3_BASE_IDX                                                 5\n#define regBIFP2_0_PCIE_TX_SEQ                                                                          0x410988\n#define regBIFP2_0_PCIE_TX_SEQ_BASE_IDX                                                                 5\n#define regBIFP2_0_PCIE_TX_REPLAY                                                                       0x410989\n#define regBIFP2_0_PCIE_TX_REPLAY_BASE_IDX                                                              5\n#define regBIFP2_0_PCIE_TX_ACK_LATENCY_LIMIT                                                            0x41098c\n#define regBIFP2_0_PCIE_TX_ACK_LATENCY_LIMIT_BASE_IDX                                                   5\n#define regBIFP2_0_PCIE_TX_CREDITS_FCU_THRESHOLD                                                        0x410990\n#define regBIFP2_0_PCIE_TX_CREDITS_FCU_THRESHOLD_BASE_IDX                                               5\n#define regBIFP2_0_PCIE_TX_VENDOR_SPECIFIC                                                              0x410994\n#define regBIFP2_0_PCIE_TX_VENDOR_SPECIFIC_BASE_IDX                                                     5\n#define regBIFP2_0_PCIE_TX_NOP_DLLP                                                                     0x410995\n#define regBIFP2_0_PCIE_TX_NOP_DLLP_BASE_IDX                                                            5\n#define regBIFP2_0_PCIE_TX_REQUEST_NUM_CNTL                                                             0x410998\n#define regBIFP2_0_PCIE_TX_REQUEST_NUM_CNTL_BASE_IDX                                                    5\n#define regBIFP2_0_PCIE_TX_CREDITS_ADVT_P                                                               0x4109a0\n#define regBIFP2_0_PCIE_TX_CREDITS_ADVT_P_BASE_IDX                                                      5\n#define regBIFP2_0_PCIE_TX_CREDITS_ADVT_NP                                                              0x4109a1\n#define regBIFP2_0_PCIE_TX_CREDITS_ADVT_NP_BASE_IDX                                                     5\n#define regBIFP2_0_PCIE_TX_CREDITS_ADVT_CPL                                                             0x4109a2\n#define regBIFP2_0_PCIE_TX_CREDITS_ADVT_CPL_BASE_IDX                                                    5\n#define regBIFP2_0_PCIE_TX_CREDITS_INIT_P                                                               0x4109a3\n#define regBIFP2_0_PCIE_TX_CREDITS_INIT_P_BASE_IDX                                                      5\n#define regBIFP2_0_PCIE_TX_CREDITS_INIT_NP                                                              0x4109a4\n#define regBIFP2_0_PCIE_TX_CREDITS_INIT_NP_BASE_IDX                                                     5\n#define regBIFP2_0_PCIE_TX_CREDITS_INIT_CPL                                                             0x4109a5\n#define regBIFP2_0_PCIE_TX_CREDITS_INIT_CPL_BASE_IDX                                                    5\n#define regBIFP2_0_PCIE_TX_CREDITS_STATUS                                                               0x4109a6\n#define regBIFP2_0_PCIE_TX_CREDITS_STATUS_BASE_IDX                                                      5\n#define regBIFP2_0_PCIE_FC_P                                                                            0x4109a8\n#define regBIFP2_0_PCIE_FC_P_BASE_IDX                                                                   5\n#define regBIFP2_0_PCIE_FC_NP                                                                           0x4109a9\n#define regBIFP2_0_PCIE_FC_NP_BASE_IDX                                                                  5\n#define regBIFP2_0_PCIE_FC_CPL                                                                          0x4109aa\n#define regBIFP2_0_PCIE_FC_CPL_BASE_IDX                                                                 5\n#define regBIFP2_0_PCIE_FC_P_VC1                                                                        0x4109ab\n#define regBIFP2_0_PCIE_FC_P_VC1_BASE_IDX                                                               5\n#define regBIFP2_0_PCIE_FC_NP_VC1                                                                       0x4109ac\n#define regBIFP2_0_PCIE_FC_NP_VC1_BASE_IDX                                                              5\n#define regBIFP2_0_PCIE_FC_CPL_VC1                                                                      0x4109ad\n#define regBIFP2_0_PCIE_FC_CPL_VC1_BASE_IDX                                                             5\n\n\n\n\n#define regBIFP3_0_PCIEP_RESERVED                                                                       0x410c00\n#define regBIFP3_0_PCIEP_RESERVED_BASE_IDX                                                              5\n#define regBIFP3_0_PCIEP_SCRATCH                                                                        0x410c01\n#define regBIFP3_0_PCIEP_SCRATCH_BASE_IDX                                                               5\n#define regBIFP3_0_PCIEP_PORT_CNTL                                                                      0x410c10\n#define regBIFP3_0_PCIEP_PORT_CNTL_BASE_IDX                                                             5\n#define regBIFP3_0_PCIE_TX_REQUESTER_ID                                                                 0x410c21\n#define regBIFP3_0_PCIE_TX_REQUESTER_ID_BASE_IDX                                                        5\n#define regBIFP3_0_PCIE_P_PORT_LANE_STATUS                                                              0x410c50\n#define regBIFP3_0_PCIE_P_PORT_LANE_STATUS_BASE_IDX                                                     5\n#define regBIFP3_0_PCIE_ERR_CNTL                                                                        0x410c6a\n#define regBIFP3_0_PCIE_ERR_CNTL_BASE_IDX                                                               5\n#define regBIFP3_0_PCIE_RX_CNTL                                                                         0x410c70\n#define regBIFP3_0_PCIE_RX_CNTL_BASE_IDX                                                                5\n#define regBIFP3_0_PCIE_RX_EXPECTED_SEQNUM                                                              0x410c71\n#define regBIFP3_0_PCIE_RX_EXPECTED_SEQNUM_BASE_IDX                                                     5\n#define regBIFP3_0_PCIE_RX_VENDOR_SPECIFIC                                                              0x410c72\n#define regBIFP3_0_PCIE_RX_VENDOR_SPECIFIC_BASE_IDX                                                     5\n#define regBIFP3_0_PCIE_RX_CNTL3                                                                        0x410c74\n#define regBIFP3_0_PCIE_RX_CNTL3_BASE_IDX                                                               5\n#define regBIFP3_0_PCIE_RX_CREDITS_ALLOCATED_P                                                          0x410c80\n#define regBIFP3_0_PCIE_RX_CREDITS_ALLOCATED_P_BASE_IDX                                                 5\n#define regBIFP3_0_PCIE_RX_CREDITS_ALLOCATED_NP                                                         0x410c81\n#define regBIFP3_0_PCIE_RX_CREDITS_ALLOCATED_NP_BASE_IDX                                                5\n#define regBIFP3_0_PCIE_RX_CREDITS_ALLOCATED_CPL                                                        0x410c82\n#define regBIFP3_0_PCIE_RX_CREDITS_ALLOCATED_CPL_BASE_IDX                                               5\n#define regBIFP3_0_PCIEP_ERROR_INJECT_PHYSICAL                                                          0x410c83\n#define regBIFP3_0_PCIEP_ERROR_INJECT_PHYSICAL_BASE_IDX                                                 5\n#define regBIFP3_0_PCIEP_ERROR_INJECT_TRANSACTION                                                       0x410c84\n#define regBIFP3_0_PCIEP_ERROR_INJECT_TRANSACTION_BASE_IDX                                              5\n#define regBIFP3_0_PCIEP_NAK_COUNTER                                                                    0x410c86\n#define regBIFP3_0_PCIEP_NAK_COUNTER_BASE_IDX                                                           5\n#define regBIFP3_0_PCIE_LC_CNTL                                                                         0x410ca0\n#define regBIFP3_0_PCIE_LC_CNTL_BASE_IDX                                                                5\n#define regBIFP3_0_PCIE_LC_TRAINING_CNTL                                                                0x410ca1\n#define regBIFP3_0_PCIE_LC_TRAINING_CNTL_BASE_IDX                                                       5\n#define regBIFP3_0_PCIE_LC_LINK_WIDTH_CNTL                                                              0x410ca2\n#define regBIFP3_0_PCIE_LC_LINK_WIDTH_CNTL_BASE_IDX                                                     5\n#define regBIFP3_0_PCIE_LC_N_FTS_CNTL                                                                   0x410ca3\n#define regBIFP3_0_PCIE_LC_N_FTS_CNTL_BASE_IDX                                                          5\n#define regBIFP3_0_PCIE_LC_SPEED_CNTL                                                                   0x410ca4\n#define regBIFP3_0_PCIE_LC_SPEED_CNTL_BASE_IDX                                                          5\n#define regBIFP3_0_PCIE_LC_STATE0                                                                       0x410ca5\n#define regBIFP3_0_PCIE_LC_STATE0_BASE_IDX                                                              5\n#define regBIFP3_0_PCIE_LC_STATE1                                                                       0x410ca6\n#define regBIFP3_0_PCIE_LC_STATE1_BASE_IDX                                                              5\n#define regBIFP3_0_PCIE_LC_STATE2                                                                       0x410ca7\n#define regBIFP3_0_PCIE_LC_STATE2_BASE_IDX                                                              5\n#define regBIFP3_0_PCIE_LC_STATE3                                                                       0x410ca8\n#define regBIFP3_0_PCIE_LC_STATE3_BASE_IDX                                                              5\n#define regBIFP3_0_PCIE_LC_STATE4                                                                       0x410ca9\n#define regBIFP3_0_PCIE_LC_STATE4_BASE_IDX                                                              5\n#define regBIFP3_0_PCIE_LC_STATE5                                                                       0x410caa\n#define regBIFP3_0_PCIE_LC_STATE5_BASE_IDX                                                              5\n#define regBIFP3_0_PCIE_LC_CNTL2                                                                        0x410cb1\n#define regBIFP3_0_PCIE_LC_CNTL2_BASE_IDX                                                               5\n#define regBIFP3_0_PCIE_LC_BW_CHANGE_CNTL                                                               0x410cb2\n#define regBIFP3_0_PCIE_LC_BW_CHANGE_CNTL_BASE_IDX                                                      5\n#define regBIFP3_0_PCIE_LC_CDR_CNTL                                                                     0x410cb3\n#define regBIFP3_0_PCIE_LC_CDR_CNTL_BASE_IDX                                                            5\n#define regBIFP3_0_PCIE_LC_LANE_CNTL                                                                    0x410cb4\n#define regBIFP3_0_PCIE_LC_LANE_CNTL_BASE_IDX                                                           5\n#define regBIFP3_0_PCIE_LC_CNTL3                                                                        0x410cb5\n#define regBIFP3_0_PCIE_LC_CNTL3_BASE_IDX                                                               5\n#define regBIFP3_0_PCIE_LC_CNTL4                                                                        0x410cb6\n#define regBIFP3_0_PCIE_LC_CNTL4_BASE_IDX                                                               5\n#define regBIFP3_0_PCIE_LC_CNTL5                                                                        0x410cb7\n#define regBIFP3_0_PCIE_LC_CNTL5_BASE_IDX                                                               5\n#define regBIFP3_0_PCIE_LC_FORCE_COEFF                                                                  0x410cb8\n#define regBIFP3_0_PCIE_LC_FORCE_COEFF_BASE_IDX                                                         5\n#define regBIFP3_0_PCIE_LC_BEST_EQ_SETTINGS                                                             0x410cb9\n#define regBIFP3_0_PCIE_LC_BEST_EQ_SETTINGS_BASE_IDX                                                    5\n#define regBIFP3_0_PCIE_LC_FORCE_EQ_REQ_COEFF                                                           0x410cba\n#define regBIFP3_0_PCIE_LC_FORCE_EQ_REQ_COEFF_BASE_IDX                                                  5\n#define regBIFP3_0_PCIE_LC_CNTL6                                                                        0x410cbb\n#define regBIFP3_0_PCIE_LC_CNTL6_BASE_IDX                                                               5\n#define regBIFP3_0_PCIE_LC_CNTL7                                                                        0x410cbc\n#define regBIFP3_0_PCIE_LC_CNTL7_BASE_IDX                                                               5\n#define regBIFP3_0_PCIE_LC_LINK_MANAGEMENT_MASK                                                         0x410cbe\n#define regBIFP3_0_PCIE_LC_LINK_MANAGEMENT_MASK_BASE_IDX                                                5\n#define regBIFP3_0_PCIEP_STRAP_LC                                                                       0x410cc0\n#define regBIFP3_0_PCIEP_STRAP_LC_BASE_IDX                                                              5\n#define regBIFP3_0_PCIEP_STRAP_MISC                                                                     0x410cc1\n#define regBIFP3_0_PCIEP_STRAP_MISC_BASE_IDX                                                            5\n#define regBIFP3_0_PCIEP_STRAP_LC2                                                                      0x410cc2\n#define regBIFP3_0_PCIEP_STRAP_LC2_BASE_IDX                                                             5\n#define regBIFP3_0_PCIE_LC_L1_PM_SUBSTATE                                                               0x410cc6\n#define regBIFP3_0_PCIE_LC_L1_PM_SUBSTATE_BASE_IDX                                                      5\n#define regBIFP3_0_PCIE_LC_L1_PM_SUBSTATE2                                                              0x410cc7\n#define regBIFP3_0_PCIE_LC_L1_PM_SUBSTATE2_BASE_IDX                                                     5\n#define regBIFP3_0_PCIE_LC_L1_PM_SUBSTATE3                                                              0x410cc8\n#define regBIFP3_0_PCIE_LC_L1_PM_SUBSTATE3_BASE_IDX                                                     5\n#define regBIFP3_0_PCIE_LC_L1_PM_SUBSTATE4                                                              0x410cc9\n#define regBIFP3_0_PCIE_LC_L1_PM_SUBSTATE4_BASE_IDX                                                     5\n#define regBIFP3_0_PCIE_LC_L1_PM_SUBSTATE5                                                              0x410cca\n#define regBIFP3_0_PCIE_LC_L1_PM_SUBSTATE5_BASE_IDX                                                     5\n#define regBIFP3_0_PCIEP_BCH_ECC_CNTL                                                                   0x410cd0\n#define regBIFP3_0_PCIEP_BCH_ECC_CNTL_BASE_IDX                                                          5\n#define regBIFP3_0_PCIE_LC_CNTL8                                                                        0x410cdd\n#define regBIFP3_0_PCIE_LC_CNTL8_BASE_IDX                                                               5\n#define regBIFP3_0_PCIE_LC_CNTL9                                                                        0x410cde\n#define regBIFP3_0_PCIE_LC_CNTL9_BASE_IDX                                                               5\n#define regBIFP3_0_PCIE_LC_FORCE_COEFF2                                                                 0x410cdf\n#define regBIFP3_0_PCIE_LC_FORCE_COEFF2_BASE_IDX                                                        5\n#define regBIFP3_0_PCIE_LC_FORCE_EQ_REQ_COEFF2                                                          0x410ce0\n#define regBIFP3_0_PCIE_LC_FORCE_EQ_REQ_COEFF2_BASE_IDX                                                 5\n#define regBIFP3_0_PCIE_LC_FINE_GRAIN_CLK_GATE_OVERRIDES                                                0x410ce2\n#define regBIFP3_0_PCIE_LC_FINE_GRAIN_CLK_GATE_OVERRIDES_BASE_IDX                                       5\n#define regBIFP3_0_PCIE_LC_CNTL10                                                                       0x410ce3\n#define regBIFP3_0_PCIE_LC_CNTL10_BASE_IDX                                                              5\n#define regBIFP3_0_PCIE_LC_SAVE_RESTORE_1                                                               0x410ce6\n#define regBIFP3_0_PCIE_LC_SAVE_RESTORE_1_BASE_IDX                                                      5\n#define regBIFP3_0_PCIE_LC_SAVE_RESTORE_2                                                               0x410ce7\n#define regBIFP3_0_PCIE_LC_SAVE_RESTORE_2_BASE_IDX                                                      5\n#define regBIFP3_0_PCIE_LC_CNTL11                                                                       0x410d03\n#define regBIFP3_0_PCIE_LC_CNTL11_BASE_IDX                                                              5\n#define regBIFP3_0_PCIE_LC_CNTL12                                                                       0x410d04\n#define regBIFP3_0_PCIE_LC_CNTL12_BASE_IDX                                                              5\n#define regBIFP3_0_PCIE_LC_SPEED_CNTL2                                                                  0x410d05\n#define regBIFP3_0_PCIE_LC_SPEED_CNTL2_BASE_IDX                                                         5\n#define regBIFP3_0_PCIE_LC_FORCE_COEFF3                                                                 0x410d06\n#define regBIFP3_0_PCIE_LC_FORCE_COEFF3_BASE_IDX                                                        5\n#define regBIFP3_0_PCIE_LC_FORCE_EQ_REQ_COEFF3                                                          0x410d07\n#define regBIFP3_0_PCIE_LC_FORCE_EQ_REQ_COEFF3_BASE_IDX                                                 5\n#define regBIFP3_0_PCIE_TX_SEQ                                                                          0x410d88\n#define regBIFP3_0_PCIE_TX_SEQ_BASE_IDX                                                                 5\n#define regBIFP3_0_PCIE_TX_REPLAY                                                                       0x410d89\n#define regBIFP3_0_PCIE_TX_REPLAY_BASE_IDX                                                              5\n#define regBIFP3_0_PCIE_TX_ACK_LATENCY_LIMIT                                                            0x410d8c\n#define regBIFP3_0_PCIE_TX_ACK_LATENCY_LIMIT_BASE_IDX                                                   5\n#define regBIFP3_0_PCIE_TX_CREDITS_FCU_THRESHOLD                                                        0x410d90\n#define regBIFP3_0_PCIE_TX_CREDITS_FCU_THRESHOLD_BASE_IDX                                               5\n#define regBIFP3_0_PCIE_TX_VENDOR_SPECIFIC                                                              0x410d94\n#define regBIFP3_0_PCIE_TX_VENDOR_SPECIFIC_BASE_IDX                                                     5\n#define regBIFP3_0_PCIE_TX_NOP_DLLP                                                                     0x410d95\n#define regBIFP3_0_PCIE_TX_NOP_DLLP_BASE_IDX                                                            5\n#define regBIFP3_0_PCIE_TX_REQUEST_NUM_CNTL                                                             0x410d98\n#define regBIFP3_0_PCIE_TX_REQUEST_NUM_CNTL_BASE_IDX                                                    5\n#define regBIFP3_0_PCIE_TX_CREDITS_ADVT_P                                                               0x410da0\n#define regBIFP3_0_PCIE_TX_CREDITS_ADVT_P_BASE_IDX                                                      5\n#define regBIFP3_0_PCIE_TX_CREDITS_ADVT_NP                                                              0x410da1\n#define regBIFP3_0_PCIE_TX_CREDITS_ADVT_NP_BASE_IDX                                                     5\n#define regBIFP3_0_PCIE_TX_CREDITS_ADVT_CPL                                                             0x410da2\n#define regBIFP3_0_PCIE_TX_CREDITS_ADVT_CPL_BASE_IDX                                                    5\n#define regBIFP3_0_PCIE_TX_CREDITS_INIT_P                                                               0x410da3\n#define regBIFP3_0_PCIE_TX_CREDITS_INIT_P_BASE_IDX                                                      5\n#define regBIFP3_0_PCIE_TX_CREDITS_INIT_NP                                                              0x410da4\n#define regBIFP3_0_PCIE_TX_CREDITS_INIT_NP_BASE_IDX                                                     5\n#define regBIFP3_0_PCIE_TX_CREDITS_INIT_CPL                                                             0x410da5\n#define regBIFP3_0_PCIE_TX_CREDITS_INIT_CPL_BASE_IDX                                                    5\n#define regBIFP3_0_PCIE_TX_CREDITS_STATUS                                                               0x410da6\n#define regBIFP3_0_PCIE_TX_CREDITS_STATUS_BASE_IDX                                                      5\n#define regBIFP3_0_PCIE_FC_P                                                                            0x410da8\n#define regBIFP3_0_PCIE_FC_P_BASE_IDX                                                                   5\n#define regBIFP3_0_PCIE_FC_NP                                                                           0x410da9\n#define regBIFP3_0_PCIE_FC_NP_BASE_IDX                                                                  5\n#define regBIFP3_0_PCIE_FC_CPL                                                                          0x410daa\n#define regBIFP3_0_PCIE_FC_CPL_BASE_IDX                                                                 5\n#define regBIFP3_0_PCIE_FC_P_VC1                                                                        0x410dab\n#define regBIFP3_0_PCIE_FC_P_VC1_BASE_IDX                                                               5\n#define regBIFP3_0_PCIE_FC_NP_VC1                                                                       0x410dac\n#define regBIFP3_0_PCIE_FC_NP_VC1_BASE_IDX                                                              5\n#define regBIFP3_0_PCIE_FC_CPL_VC1                                                                      0x410dad\n#define regBIFP3_0_PCIE_FC_CPL_VC1_BASE_IDX                                                             5\n\n\n\n\n#define regBIFP4_0_PCIEP_RESERVED                                                                       0x411000\n#define regBIFP4_0_PCIEP_RESERVED_BASE_IDX                                                              5\n#define regBIFP4_0_PCIEP_SCRATCH                                                                        0x411001\n#define regBIFP4_0_PCIEP_SCRATCH_BASE_IDX                                                               5\n#define regBIFP4_0_PCIEP_PORT_CNTL                                                                      0x411010\n#define regBIFP4_0_PCIEP_PORT_CNTL_BASE_IDX                                                             5\n#define regBIFP4_0_PCIE_TX_REQUESTER_ID                                                                 0x411021\n#define regBIFP4_0_PCIE_TX_REQUESTER_ID_BASE_IDX                                                        5\n#define regBIFP4_0_PCIE_P_PORT_LANE_STATUS                                                              0x411050\n#define regBIFP4_0_PCIE_P_PORT_LANE_STATUS_BASE_IDX                                                     5\n#define regBIFP4_0_PCIE_ERR_CNTL                                                                        0x41106a\n#define regBIFP4_0_PCIE_ERR_CNTL_BASE_IDX                                                               5\n#define regBIFP4_0_PCIE_RX_CNTL                                                                         0x411070\n#define regBIFP4_0_PCIE_RX_CNTL_BASE_IDX                                                                5\n#define regBIFP4_0_PCIE_RX_EXPECTED_SEQNUM                                                              0x411071\n#define regBIFP4_0_PCIE_RX_EXPECTED_SEQNUM_BASE_IDX                                                     5\n#define regBIFP4_0_PCIE_RX_VENDOR_SPECIFIC                                                              0x411072\n#define regBIFP4_0_PCIE_RX_VENDOR_SPECIFIC_BASE_IDX                                                     5\n#define regBIFP4_0_PCIE_RX_CNTL3                                                                        0x411074\n#define regBIFP4_0_PCIE_RX_CNTL3_BASE_IDX                                                               5\n#define regBIFP4_0_PCIE_RX_CREDITS_ALLOCATED_P                                                          0x411080\n#define regBIFP4_0_PCIE_RX_CREDITS_ALLOCATED_P_BASE_IDX                                                 5\n#define regBIFP4_0_PCIE_RX_CREDITS_ALLOCATED_NP                                                         0x411081\n#define regBIFP4_0_PCIE_RX_CREDITS_ALLOCATED_NP_BASE_IDX                                                5\n#define regBIFP4_0_PCIE_RX_CREDITS_ALLOCATED_CPL                                                        0x411082\n#define regBIFP4_0_PCIE_RX_CREDITS_ALLOCATED_CPL_BASE_IDX                                               5\n#define regBIFP4_0_PCIEP_ERROR_INJECT_PHYSICAL                                                          0x411083\n#define regBIFP4_0_PCIEP_ERROR_INJECT_PHYSICAL_BASE_IDX                                                 5\n#define regBIFP4_0_PCIEP_ERROR_INJECT_TRANSACTION                                                       0x411084\n#define regBIFP4_0_PCIEP_ERROR_INJECT_TRANSACTION_BASE_IDX                                              5\n#define regBIFP4_0_PCIEP_NAK_COUNTER                                                                    0x411086\n#define regBIFP4_0_PCIEP_NAK_COUNTER_BASE_IDX                                                           5\n#define regBIFP4_0_PCIE_LC_CNTL                                                                         0x4110a0\n#define regBIFP4_0_PCIE_LC_CNTL_BASE_IDX                                                                5\n#define regBIFP4_0_PCIE_LC_TRAINING_CNTL                                                                0x4110a1\n#define regBIFP4_0_PCIE_LC_TRAINING_CNTL_BASE_IDX                                                       5\n#define regBIFP4_0_PCIE_LC_LINK_WIDTH_CNTL                                                              0x4110a2\n#define regBIFP4_0_PCIE_LC_LINK_WIDTH_CNTL_BASE_IDX                                                     5\n#define regBIFP4_0_PCIE_LC_N_FTS_CNTL                                                                   0x4110a3\n#define regBIFP4_0_PCIE_LC_N_FTS_CNTL_BASE_IDX                                                          5\n#define regBIFP4_0_PCIE_LC_SPEED_CNTL                                                                   0x4110a4\n#define regBIFP4_0_PCIE_LC_SPEED_CNTL_BASE_IDX                                                          5\n#define regBIFP4_0_PCIE_LC_STATE0                                                                       0x4110a5\n#define regBIFP4_0_PCIE_LC_STATE0_BASE_IDX                                                              5\n#define regBIFP4_0_PCIE_LC_STATE1                                                                       0x4110a6\n#define regBIFP4_0_PCIE_LC_STATE1_BASE_IDX                                                              5\n#define regBIFP4_0_PCIE_LC_STATE2                                                                       0x4110a7\n#define regBIFP4_0_PCIE_LC_STATE2_BASE_IDX                                                              5\n#define regBIFP4_0_PCIE_LC_STATE3                                                                       0x4110a8\n#define regBIFP4_0_PCIE_LC_STATE3_BASE_IDX                                                              5\n#define regBIFP4_0_PCIE_LC_STATE4                                                                       0x4110a9\n#define regBIFP4_0_PCIE_LC_STATE4_BASE_IDX                                                              5\n#define regBIFP4_0_PCIE_LC_STATE5                                                                       0x4110aa\n#define regBIFP4_0_PCIE_LC_STATE5_BASE_IDX                                                              5\n#define regBIFP4_0_PCIE_LC_CNTL2                                                                        0x4110b1\n#define regBIFP4_0_PCIE_LC_CNTL2_BASE_IDX                                                               5\n#define regBIFP4_0_PCIE_LC_BW_CHANGE_CNTL                                                               0x4110b2\n#define regBIFP4_0_PCIE_LC_BW_CHANGE_CNTL_BASE_IDX                                                      5\n#define regBIFP4_0_PCIE_LC_CDR_CNTL                                                                     0x4110b3\n#define regBIFP4_0_PCIE_LC_CDR_CNTL_BASE_IDX                                                            5\n#define regBIFP4_0_PCIE_LC_LANE_CNTL                                                                    0x4110b4\n#define regBIFP4_0_PCIE_LC_LANE_CNTL_BASE_IDX                                                           5\n#define regBIFP4_0_PCIE_LC_CNTL3                                                                        0x4110b5\n#define regBIFP4_0_PCIE_LC_CNTL3_BASE_IDX                                                               5\n#define regBIFP4_0_PCIE_LC_CNTL4                                                                        0x4110b6\n#define regBIFP4_0_PCIE_LC_CNTL4_BASE_IDX                                                               5\n#define regBIFP4_0_PCIE_LC_CNTL5                                                                        0x4110b7\n#define regBIFP4_0_PCIE_LC_CNTL5_BASE_IDX                                                               5\n#define regBIFP4_0_PCIE_LC_FORCE_COEFF                                                                  0x4110b8\n#define regBIFP4_0_PCIE_LC_FORCE_COEFF_BASE_IDX                                                         5\n#define regBIFP4_0_PCIE_LC_BEST_EQ_SETTINGS                                                             0x4110b9\n#define regBIFP4_0_PCIE_LC_BEST_EQ_SETTINGS_BASE_IDX                                                    5\n#define regBIFP4_0_PCIE_LC_FORCE_EQ_REQ_COEFF                                                           0x4110ba\n#define regBIFP4_0_PCIE_LC_FORCE_EQ_REQ_COEFF_BASE_IDX                                                  5\n#define regBIFP4_0_PCIE_LC_CNTL6                                                                        0x4110bb\n#define regBIFP4_0_PCIE_LC_CNTL6_BASE_IDX                                                               5\n#define regBIFP4_0_PCIE_LC_CNTL7                                                                        0x4110bc\n#define regBIFP4_0_PCIE_LC_CNTL7_BASE_IDX                                                               5\n#define regBIFP4_0_PCIE_LC_LINK_MANAGEMENT_MASK                                                         0x4110be\n#define regBIFP4_0_PCIE_LC_LINK_MANAGEMENT_MASK_BASE_IDX                                                5\n#define regBIFP4_0_PCIEP_STRAP_LC                                                                       0x4110c0\n#define regBIFP4_0_PCIEP_STRAP_LC_BASE_IDX                                                              5\n#define regBIFP4_0_PCIEP_STRAP_MISC                                                                     0x4110c1\n#define regBIFP4_0_PCIEP_STRAP_MISC_BASE_IDX                                                            5\n#define regBIFP4_0_PCIEP_STRAP_LC2                                                                      0x4110c2\n#define regBIFP4_0_PCIEP_STRAP_LC2_BASE_IDX                                                             5\n#define regBIFP4_0_PCIE_LC_L1_PM_SUBSTATE                                                               0x4110c6\n#define regBIFP4_0_PCIE_LC_L1_PM_SUBSTATE_BASE_IDX                                                      5\n#define regBIFP4_0_PCIE_LC_L1_PM_SUBSTATE2                                                              0x4110c7\n#define regBIFP4_0_PCIE_LC_L1_PM_SUBSTATE2_BASE_IDX                                                     5\n#define regBIFP4_0_PCIE_LC_L1_PM_SUBSTATE3                                                              0x4110c8\n#define regBIFP4_0_PCIE_LC_L1_PM_SUBSTATE3_BASE_IDX                                                     5\n#define regBIFP4_0_PCIE_LC_L1_PM_SUBSTATE4                                                              0x4110c9\n#define regBIFP4_0_PCIE_LC_L1_PM_SUBSTATE4_BASE_IDX                                                     5\n#define regBIFP4_0_PCIE_LC_L1_PM_SUBSTATE5                                                              0x4110ca\n#define regBIFP4_0_PCIE_LC_L1_PM_SUBSTATE5_BASE_IDX                                                     5\n#define regBIFP4_0_PCIEP_BCH_ECC_CNTL                                                                   0x4110d0\n#define regBIFP4_0_PCIEP_BCH_ECC_CNTL_BASE_IDX                                                          5\n#define regBIFP4_0_PCIE_LC_CNTL8                                                                        0x4110dd\n#define regBIFP4_0_PCIE_LC_CNTL8_BASE_IDX                                                               5\n#define regBIFP4_0_PCIE_LC_CNTL9                                                                        0x4110de\n#define regBIFP4_0_PCIE_LC_CNTL9_BASE_IDX                                                               5\n#define regBIFP4_0_PCIE_LC_FORCE_COEFF2                                                                 0x4110df\n#define regBIFP4_0_PCIE_LC_FORCE_COEFF2_BASE_IDX                                                        5\n#define regBIFP4_0_PCIE_LC_FORCE_EQ_REQ_COEFF2                                                          0x4110e0\n#define regBIFP4_0_PCIE_LC_FORCE_EQ_REQ_COEFF2_BASE_IDX                                                 5\n#define regBIFP4_0_PCIE_LC_FINE_GRAIN_CLK_GATE_OVERRIDES                                                0x4110e2\n#define regBIFP4_0_PCIE_LC_FINE_GRAIN_CLK_GATE_OVERRIDES_BASE_IDX                                       5\n#define regBIFP4_0_PCIE_LC_CNTL10                                                                       0x4110e3\n#define regBIFP4_0_PCIE_LC_CNTL10_BASE_IDX                                                              5\n#define regBIFP4_0_PCIE_LC_SAVE_RESTORE_1                                                               0x4110e6\n#define regBIFP4_0_PCIE_LC_SAVE_RESTORE_1_BASE_IDX                                                      5\n#define regBIFP4_0_PCIE_LC_SAVE_RESTORE_2                                                               0x4110e7\n#define regBIFP4_0_PCIE_LC_SAVE_RESTORE_2_BASE_IDX                                                      5\n#define regBIFP4_0_PCIE_LC_CNTL11                                                                       0x411103\n#define regBIFP4_0_PCIE_LC_CNTL11_BASE_IDX                                                              5\n#define regBIFP4_0_PCIE_LC_CNTL12                                                                       0x411104\n#define regBIFP4_0_PCIE_LC_CNTL12_BASE_IDX                                                              5\n#define regBIFP4_0_PCIE_LC_SPEED_CNTL2                                                                  0x411105\n#define regBIFP4_0_PCIE_LC_SPEED_CNTL2_BASE_IDX                                                         5\n#define regBIFP4_0_PCIE_LC_FORCE_COEFF3                                                                 0x411106\n#define regBIFP4_0_PCIE_LC_FORCE_COEFF3_BASE_IDX                                                        5\n#define regBIFP4_0_PCIE_LC_FORCE_EQ_REQ_COEFF3                                                          0x411107\n#define regBIFP4_0_PCIE_LC_FORCE_EQ_REQ_COEFF3_BASE_IDX                                                 5\n#define regBIFP4_0_PCIE_TX_SEQ                                                                          0x411188\n#define regBIFP4_0_PCIE_TX_SEQ_BASE_IDX                                                                 5\n#define regBIFP4_0_PCIE_TX_REPLAY                                                                       0x411189\n#define regBIFP4_0_PCIE_TX_REPLAY_BASE_IDX                                                              5\n#define regBIFP4_0_PCIE_TX_ACK_LATENCY_LIMIT                                                            0x41118c\n#define regBIFP4_0_PCIE_TX_ACK_LATENCY_LIMIT_BASE_IDX                                                   5\n#define regBIFP4_0_PCIE_TX_CREDITS_FCU_THRESHOLD                                                        0x411190\n#define regBIFP4_0_PCIE_TX_CREDITS_FCU_THRESHOLD_BASE_IDX                                               5\n#define regBIFP4_0_PCIE_TX_VENDOR_SPECIFIC                                                              0x411194\n#define regBIFP4_0_PCIE_TX_VENDOR_SPECIFIC_BASE_IDX                                                     5\n#define regBIFP4_0_PCIE_TX_NOP_DLLP                                                                     0x411195\n#define regBIFP4_0_PCIE_TX_NOP_DLLP_BASE_IDX                                                            5\n#define regBIFP4_0_PCIE_TX_REQUEST_NUM_CNTL                                                             0x411198\n#define regBIFP4_0_PCIE_TX_REQUEST_NUM_CNTL_BASE_IDX                                                    5\n#define regBIFP4_0_PCIE_TX_CREDITS_ADVT_P                                                               0x4111a0\n#define regBIFP4_0_PCIE_TX_CREDITS_ADVT_P_BASE_IDX                                                      5\n#define regBIFP4_0_PCIE_TX_CREDITS_ADVT_NP                                                              0x4111a1\n#define regBIFP4_0_PCIE_TX_CREDITS_ADVT_NP_BASE_IDX                                                     5\n#define regBIFP4_0_PCIE_TX_CREDITS_ADVT_CPL                                                             0x4111a2\n#define regBIFP4_0_PCIE_TX_CREDITS_ADVT_CPL_BASE_IDX                                                    5\n#define regBIFP4_0_PCIE_TX_CREDITS_INIT_P                                                               0x4111a3\n#define regBIFP4_0_PCIE_TX_CREDITS_INIT_P_BASE_IDX                                                      5\n#define regBIFP4_0_PCIE_TX_CREDITS_INIT_NP                                                              0x4111a4\n#define regBIFP4_0_PCIE_TX_CREDITS_INIT_NP_BASE_IDX                                                     5\n#define regBIFP4_0_PCIE_TX_CREDITS_INIT_CPL                                                             0x4111a5\n#define regBIFP4_0_PCIE_TX_CREDITS_INIT_CPL_BASE_IDX                                                    5\n#define regBIFP4_0_PCIE_TX_CREDITS_STATUS                                                               0x4111a6\n#define regBIFP4_0_PCIE_TX_CREDITS_STATUS_BASE_IDX                                                      5\n#define regBIFP4_0_PCIE_FC_P                                                                            0x4111a8\n#define regBIFP4_0_PCIE_FC_P_BASE_IDX                                                                   5\n#define regBIFP4_0_PCIE_FC_NP                                                                           0x4111a9\n#define regBIFP4_0_PCIE_FC_NP_BASE_IDX                                                                  5\n#define regBIFP4_0_PCIE_FC_CPL                                                                          0x4111aa\n#define regBIFP4_0_PCIE_FC_CPL_BASE_IDX                                                                 5\n#define regBIFP4_0_PCIE_FC_P_VC1                                                                        0x4111ab\n#define regBIFP4_0_PCIE_FC_P_VC1_BASE_IDX                                                               5\n#define regBIFP4_0_PCIE_FC_NP_VC1                                                                       0x4111ac\n#define regBIFP4_0_PCIE_FC_NP_VC1_BASE_IDX                                                              5\n#define regBIFP4_0_PCIE_FC_CPL_VC1                                                                      0x4111ad\n#define regBIFP4_0_PCIE_FC_CPL_VC1_BASE_IDX                                                             5\n\n\n\n\n#define regBIF0_PCIE_RESERVED                                                                           0x420000\n#define regBIF0_PCIE_RESERVED_BASE_IDX                                                                  5\n#define regBIF0_PCIE_SCRATCH                                                                            0x420001\n#define regBIF0_PCIE_SCRATCH_BASE_IDX                                                                   5\n#define regBIF0_PCIE_RX_NUM_NAK                                                                         0x42000e\n#define regBIF0_PCIE_RX_NUM_NAK_BASE_IDX                                                                5\n#define regBIF0_PCIE_RX_NUM_NAK_GENERATED                                                               0x42000f\n#define regBIF0_PCIE_RX_NUM_NAK_GENERATED_BASE_IDX                                                      5\n#define regBIF0_PCIE_CNTL                                                                               0x420010\n#define regBIF0_PCIE_CNTL_BASE_IDX                                                                      5\n#define regBIF0_PCIE_CONFIG_CNTL                                                                        0x420011\n#define regBIF0_PCIE_CONFIG_CNTL_BASE_IDX                                                               5\n#define regBIF0_PCIE_DEBUG_CNTL                                                                         0x420012\n#define regBIF0_PCIE_DEBUG_CNTL_BASE_IDX                                                                5\n#define regBIF0_PCIE_RX_CNTL5                                                                           0x420018\n#define regBIF0_PCIE_RX_CNTL5_BASE_IDX                                                                  5\n#define regBIF0_PCIE_RX_CNTL4                                                                           0x420019\n#define regBIF0_PCIE_RX_CNTL4_BASE_IDX                                                                  5\n#define regBIF0_PCIE_COMMON_AER_MASK                                                                    0x42001a\n#define regBIF0_PCIE_COMMON_AER_MASK_BASE_IDX                                                           5\n#define regBIF0_PCIE_CNTL2                                                                              0x42001c\n#define regBIF0_PCIE_CNTL2_BASE_IDX                                                                     5\n#define regBIF0_PCIE_RX_CNTL2                                                                           0x42001d\n#define regBIF0_PCIE_RX_CNTL2_BASE_IDX                                                                  5\n#define regBIF0_PCIE_CI_CNTL                                                                            0x420020\n#define regBIF0_PCIE_CI_CNTL_BASE_IDX                                                                   5\n#define regBIF0_PCIE_BUS_CNTL                                                                           0x420021\n#define regBIF0_PCIE_BUS_CNTL_BASE_IDX                                                                  5\n#define regBIF0_PCIE_LC_STATE6                                                                          0x420022\n#define regBIF0_PCIE_LC_STATE6_BASE_IDX                                                                 5\n#define regBIF0_PCIE_LC_STATE7                                                                          0x420023\n#define regBIF0_PCIE_LC_STATE7_BASE_IDX                                                                 5\n#define regBIF0_PCIE_LC_STATE8                                                                          0x420024\n#define regBIF0_PCIE_LC_STATE8_BASE_IDX                                                                 5\n#define regBIF0_PCIE_LC_STATE9                                                                          0x420025\n#define regBIF0_PCIE_LC_STATE9_BASE_IDX                                                                 5\n#define regBIF0_PCIE_LC_STATE10                                                                         0x420026\n#define regBIF0_PCIE_LC_STATE10_BASE_IDX                                                                5\n#define regBIF0_PCIE_LC_STATE11                                                                         0x420027\n#define regBIF0_PCIE_LC_STATE11_BASE_IDX                                                                5\n#define regBIF0_PCIE_LC_STATUS1                                                                         0x420028\n#define regBIF0_PCIE_LC_STATUS1_BASE_IDX                                                                5\n#define regBIF0_PCIE_LC_STATUS2                                                                         0x420029\n#define regBIF0_PCIE_LC_STATUS2_BASE_IDX                                                                5\n#define regBIF0_PCIE_WPR_CNTL                                                                           0x420030\n#define regBIF0_PCIE_WPR_CNTL_BASE_IDX                                                                  5\n#define regBIF0_PCIE_RX_LAST_TLP0                                                                       0x420031\n#define regBIF0_PCIE_RX_LAST_TLP0_BASE_IDX                                                              5\n#define regBIF0_PCIE_RX_LAST_TLP1                                                                       0x420032\n#define regBIF0_PCIE_RX_LAST_TLP1_BASE_IDX                                                              5\n#define regBIF0_PCIE_RX_LAST_TLP2                                                                       0x420033\n#define regBIF0_PCIE_RX_LAST_TLP2_BASE_IDX                                                              5\n#define regBIF0_PCIE_RX_LAST_TLP3                                                                       0x420034\n#define regBIF0_PCIE_RX_LAST_TLP3_BASE_IDX                                                              5\n#define regBIF0_PCIE_I2C_REG_ADDR_EXPAND                                                                0x42003a\n#define regBIF0_PCIE_I2C_REG_ADDR_EXPAND_BASE_IDX                                                       5\n#define regBIF0_PCIE_I2C_REG_DATA                                                                       0x42003b\n#define regBIF0_PCIE_I2C_REG_DATA_BASE_IDX                                                              5\n#define regBIF0_PCIE_CFG_CNTL                                                                           0x42003c\n#define regBIF0_PCIE_CFG_CNTL_BASE_IDX                                                                  5\n#define regBIF0_PCIE_LC_PM_CNTL                                                                         0x42003d\n#define regBIF0_PCIE_LC_PM_CNTL_BASE_IDX                                                                5\n#define regBIF0_PCIE_LC_PM_CNTL2                                                                        0x42003e\n#define regBIF0_PCIE_LC_PM_CNTL2_BASE_IDX                                                               5\n#define regBIF0_PCIE_P_CNTL                                                                             0x420040\n#define regBIF0_PCIE_P_CNTL_BASE_IDX                                                                    5\n#define regBIF0_PCIE_P_BUF_STATUS                                                                       0x420041\n#define regBIF0_PCIE_P_BUF_STATUS_BASE_IDX                                                              5\n#define regBIF0_PCIE_P_DECODER_STATUS                                                                   0x420042\n#define regBIF0_PCIE_P_DECODER_STATUS_BASE_IDX                                                          5\n#define regBIF0_PCIE_P_MISC_STATUS                                                                      0x420043\n#define regBIF0_PCIE_P_MISC_STATUS_BASE_IDX                                                             5\n#define regBIF0_PCIE_P_RCV_L0S_FTS_DET                                                                  0x420050\n#define regBIF0_PCIE_P_RCV_L0S_FTS_DET_BASE_IDX                                                         5\n#define regBIF0_PCIE_RX_AD                                                                              0x420062\n#define regBIF0_PCIE_RX_AD_BASE_IDX                                                                     5\n#define regBIF0_PCIE_SDP_CTRL                                                                           0x420063\n#define regBIF0_PCIE_SDP_CTRL_BASE_IDX                                                                  5\n#define regBIF0_NBIO_CLKREQb_MAP_CNTL                                                                   0x420064\n#define regBIF0_NBIO_CLKREQb_MAP_CNTL_BASE_IDX                                                          5\n#define regBIF0_PCIE_SDP_SWUS_SLV_ATTR_CTRL                                                             0x420065\n#define regBIF0_PCIE_SDP_SWUS_SLV_ATTR_CTRL_BASE_IDX                                                    5\n#define regBIF0_PCIE_SDP_RC_SLV_ATTR_CTRL                                                               0x420066\n#define regBIF0_PCIE_SDP_RC_SLV_ATTR_CTRL_BASE_IDX                                                      5\n#define regBIF0_NBIO_CLKREQb_MAP_CNTL2                                                                  0x420067\n#define regBIF0_NBIO_CLKREQb_MAP_CNTL2_BASE_IDX                                                         5\n#define regBIF0_PCIE_SDP_CTRL2                                                                          0x420068\n#define regBIF0_PCIE_SDP_CTRL2_BASE_IDX                                                                 5\n#define regBIF0_PCIE_PERF_COUNT_CNTL                                                                    0x420080\n#define regBIF0_PCIE_PERF_COUNT_CNTL_BASE_IDX                                                           5\n#define regBIF0_PCIE_PERF_CNTL_TXCLK1                                                                   0x420081\n#define regBIF0_PCIE_PERF_CNTL_TXCLK1_BASE_IDX                                                          5\n#define regBIF0_PCIE_PERF_COUNT0_TXCLK1                                                                 0x420082\n#define regBIF0_PCIE_PERF_COUNT0_TXCLK1_BASE_IDX                                                        5\n#define regBIF0_PCIE_PERF_COUNT1_TXCLK1                                                                 0x420083\n#define regBIF0_PCIE_PERF_COUNT1_TXCLK1_BASE_IDX                                                        5\n#define regBIF0_PCIE_PERF_CNTL_TXCLK2                                                                   0x420084\n#define regBIF0_PCIE_PERF_CNTL_TXCLK2_BASE_IDX                                                          5\n#define regBIF0_PCIE_PERF_COUNT0_TXCLK2                                                                 0x420085\n#define regBIF0_PCIE_PERF_COUNT0_TXCLK2_BASE_IDX                                                        5\n#define regBIF0_PCIE_PERF_COUNT1_TXCLK2                                                                 0x420086\n#define regBIF0_PCIE_PERF_COUNT1_TXCLK2_BASE_IDX                                                        5\n#define regBIF0_PCIE_PERF_CNTL_TXCLK3                                                                   0x420087\n#define regBIF0_PCIE_PERF_CNTL_TXCLK3_BASE_IDX                                                          5\n#define regBIF0_PCIE_PERF_COUNT0_TXCLK3                                                                 0x420088\n#define regBIF0_PCIE_PERF_COUNT0_TXCLK3_BASE_IDX                                                        5\n#define regBIF0_PCIE_PERF_COUNT1_TXCLK3                                                                 0x420089\n#define regBIF0_PCIE_PERF_COUNT1_TXCLK3_BASE_IDX                                                        5\n#define regBIF0_PCIE_PERF_CNTL_TXCLK4                                                                   0x42008a\n#define regBIF0_PCIE_PERF_CNTL_TXCLK4_BASE_IDX                                                          5\n#define regBIF0_PCIE_PERF_COUNT0_TXCLK4                                                                 0x42008b\n#define regBIF0_PCIE_PERF_COUNT0_TXCLK4_BASE_IDX                                                        5\n#define regBIF0_PCIE_PERF_COUNT1_TXCLK4                                                                 0x42008c\n#define regBIF0_PCIE_PERF_COUNT1_TXCLK4_BASE_IDX                                                        5\n#define regBIF0_PCIE_PERF_CNTL_EVENT_LC_PORT_SEL                                                        0x420093\n#define regBIF0_PCIE_PERF_CNTL_EVENT_LC_PORT_SEL_BASE_IDX                                               5\n#define regBIF0_PCIE_PERF_CNTL_EVENT_CI_PORT_SEL                                                        0x420094\n#define regBIF0_PCIE_PERF_CNTL_EVENT_CI_PORT_SEL_BASE_IDX                                               5\n#define regBIF0_PCIE_PERF_CNTL_TXCLK5                                                                   0x420096\n#define regBIF0_PCIE_PERF_CNTL_TXCLK5_BASE_IDX                                                          5\n#define regBIF0_PCIE_PERF_COUNT0_TXCLK5                                                                 0x420097\n#define regBIF0_PCIE_PERF_COUNT0_TXCLK5_BASE_IDX                                                        5\n#define regBIF0_PCIE_PERF_COUNT1_TXCLK5                                                                 0x420098\n#define regBIF0_PCIE_PERF_COUNT1_TXCLK5_BASE_IDX                                                        5\n#define regBIF0_PCIE_PERF_CNTL_TXCLK6                                                                   0x420099\n#define regBIF0_PCIE_PERF_CNTL_TXCLK6_BASE_IDX                                                          5\n#define regBIF0_PCIE_PERF_COUNT0_TXCLK6                                                                 0x42009a\n#define regBIF0_PCIE_PERF_COUNT0_TXCLK6_BASE_IDX                                                        5\n#define regBIF0_PCIE_PERF_COUNT1_TXCLK6                                                                 0x42009b\n#define regBIF0_PCIE_PERF_COUNT1_TXCLK6_BASE_IDX                                                        5\n#define regBIF0_PCIE_STRAP_F0                                                                           0x4200b0\n#define regBIF0_PCIE_STRAP_F0_BASE_IDX                                                                  5\n#define regBIF0_PCIE_STRAP_NTB                                                                          0x4200b1\n#define regBIF0_PCIE_STRAP_NTB_BASE_IDX                                                                 5\n#define regBIF0_PCIE_STRAP_MISC                                                                         0x4200c0\n#define regBIF0_PCIE_STRAP_MISC_BASE_IDX                                                                5\n#define regBIF0_PCIE_STRAP_MISC2                                                                        0x4200c1\n#define regBIF0_PCIE_STRAP_MISC2_BASE_IDX                                                               5\n#define regBIF0_PCIE_STRAP_PI                                                                           0x4200c2\n#define regBIF0_PCIE_STRAP_PI_BASE_IDX                                                                  5\n#define regBIF0_PCIE_STRAP_I2C_BD                                                                       0x4200c4\n#define regBIF0_PCIE_STRAP_I2C_BD_BASE_IDX                                                              5\n#define regBIF0_PCIE_PRBS_CLR                                                                           0x4200c8\n#define regBIF0_PCIE_PRBS_CLR_BASE_IDX                                                                  5\n#define regBIF0_PCIE_PRBS_STATUS1                                                                       0x4200c9\n#define regBIF0_PCIE_PRBS_STATUS1_BASE_IDX                                                              5\n#define regBIF0_PCIE_PRBS_STATUS2                                                                       0x4200ca\n#define regBIF0_PCIE_PRBS_STATUS2_BASE_IDX                                                              5\n#define regBIF0_PCIE_PRBS_FREERUN                                                                       0x4200cb\n#define regBIF0_PCIE_PRBS_FREERUN_BASE_IDX                                                              5\n#define regBIF0_PCIE_PRBS_MISC                                                                          0x4200cc\n#define regBIF0_PCIE_PRBS_MISC_BASE_IDX                                                                 5\n#define regBIF0_PCIE_PRBS_USER_PATTERN                                                                  0x4200cd\n#define regBIF0_PCIE_PRBS_USER_PATTERN_BASE_IDX                                                         5\n#define regBIF0_PCIE_PRBS_LO_BITCNT                                                                     0x4200ce\n#define regBIF0_PCIE_PRBS_LO_BITCNT_BASE_IDX                                                            5\n#define regBIF0_PCIE_PRBS_HI_BITCNT                                                                     0x4200cf\n#define regBIF0_PCIE_PRBS_HI_BITCNT_BASE_IDX                                                            5\n#define regBIF0_PCIE_PRBS_ERRCNT_0                                                                      0x4200d0\n#define regBIF0_PCIE_PRBS_ERRCNT_0_BASE_IDX                                                             5\n#define regBIF0_PCIE_PRBS_ERRCNT_1                                                                      0x4200d1\n#define regBIF0_PCIE_PRBS_ERRCNT_1_BASE_IDX                                                             5\n#define regBIF0_PCIE_PRBS_ERRCNT_2                                                                      0x4200d2\n#define regBIF0_PCIE_PRBS_ERRCNT_2_BASE_IDX                                                             5\n#define regBIF0_PCIE_PRBS_ERRCNT_3                                                                      0x4200d3\n#define regBIF0_PCIE_PRBS_ERRCNT_3_BASE_IDX                                                             5\n#define regBIF0_PCIE_PRBS_ERRCNT_4                                                                      0x4200d4\n#define regBIF0_PCIE_PRBS_ERRCNT_4_BASE_IDX                                                             5\n#define regBIF0_PCIE_PRBS_ERRCNT_5                                                                      0x4200d5\n#define regBIF0_PCIE_PRBS_ERRCNT_5_BASE_IDX                                                             5\n#define regBIF0_PCIE_PRBS_ERRCNT_6                                                                      0x4200d6\n#define regBIF0_PCIE_PRBS_ERRCNT_6_BASE_IDX                                                             5\n#define regBIF0_PCIE_PRBS_ERRCNT_7                                                                      0x4200d7\n#define regBIF0_PCIE_PRBS_ERRCNT_7_BASE_IDX                                                             5\n#define regBIF0_PCIE_PRBS_ERRCNT_8                                                                      0x4200d8\n#define regBIF0_PCIE_PRBS_ERRCNT_8_BASE_IDX                                                             5\n#define regBIF0_PCIE_PRBS_ERRCNT_9                                                                      0x4200d9\n#define regBIF0_PCIE_PRBS_ERRCNT_9_BASE_IDX                                                             5\n#define regBIF0_PCIE_PRBS_ERRCNT_10                                                                     0x4200da\n#define regBIF0_PCIE_PRBS_ERRCNT_10_BASE_IDX                                                            5\n#define regBIF0_PCIE_PRBS_ERRCNT_11                                                                     0x4200db\n#define regBIF0_PCIE_PRBS_ERRCNT_11_BASE_IDX                                                            5\n#define regBIF0_PCIE_PRBS_ERRCNT_12                                                                     0x4200dc\n#define regBIF0_PCIE_PRBS_ERRCNT_12_BASE_IDX                                                            5\n#define regBIF0_PCIE_PRBS_ERRCNT_13                                                                     0x4200dd\n#define regBIF0_PCIE_PRBS_ERRCNT_13_BASE_IDX                                                            5\n#define regBIF0_PCIE_PRBS_ERRCNT_14                                                                     0x4200de\n#define regBIF0_PCIE_PRBS_ERRCNT_14_BASE_IDX                                                            5\n#define regBIF0_PCIE_PRBS_ERRCNT_15                                                                     0x4200df\n#define regBIF0_PCIE_PRBS_ERRCNT_15_BASE_IDX                                                            5\n#define regBIF0_SWRST_COMMAND_STATUS                                                                    0x420100\n#define regBIF0_SWRST_COMMAND_STATUS_BASE_IDX                                                           5\n#define regBIF0_SWRST_GENERAL_CONTROL                                                                   0x420101\n#define regBIF0_SWRST_GENERAL_CONTROL_BASE_IDX                                                          5\n#define regBIF0_SWRST_COMMAND_0                                                                         0x420102\n#define regBIF0_SWRST_COMMAND_0_BASE_IDX                                                                5\n#define regBIF0_SWRST_COMMAND_1                                                                         0x420103\n#define regBIF0_SWRST_COMMAND_1_BASE_IDX                                                                5\n#define regBIF0_SWRST_CONTROL_0                                                                         0x420104\n#define regBIF0_SWRST_CONTROL_0_BASE_IDX                                                                5\n#define regBIF0_SWRST_CONTROL_1                                                                         0x420105\n#define regBIF0_SWRST_CONTROL_1_BASE_IDX                                                                5\n#define regBIF0_SWRST_CONTROL_2                                                                         0x420106\n#define regBIF0_SWRST_CONTROL_2_BASE_IDX                                                                5\n#define regBIF0_SWRST_CONTROL_3                                                                         0x420107\n#define regBIF0_SWRST_CONTROL_3_BASE_IDX                                                                5\n#define regBIF0_SWRST_CONTROL_4                                                                         0x420108\n#define regBIF0_SWRST_CONTROL_4_BASE_IDX                                                                5\n#define regBIF0_SWRST_CONTROL_5                                                                         0x420109\n#define regBIF0_SWRST_CONTROL_5_BASE_IDX                                                                5\n#define regBIF0_SWRST_CONTROL_6                                                                         0x42010a\n#define regBIF0_SWRST_CONTROL_6_BASE_IDX                                                                5\n#define regBIF0_SWRST_EP_COMMAND_0                                                                      0x42010b\n#define regBIF0_SWRST_EP_COMMAND_0_BASE_IDX                                                             5\n#define regBIF0_SWRST_EP_CONTROL_0                                                                      0x42010c\n#define regBIF0_SWRST_EP_CONTROL_0_BASE_IDX                                                             5\n#define regBIF0_CPM_CONTROL                                                                             0x420118\n#define regBIF0_CPM_CONTROL_BASE_IDX                                                                    5\n#define regBIF0_CPM_SPLIT_CONTROL                                                                       0x420119\n#define regBIF0_CPM_SPLIT_CONTROL_BASE_IDX                                                              5\n#define regBIF0_CPM_CONTROL_EXT                                                                         0x42011a\n#define regBIF0_CPM_CONTROL_EXT_BASE_IDX                                                                5\n#define regBIF0_SMN_APERTURE_ID_A                                                                       0x42011d\n#define regBIF0_SMN_APERTURE_ID_A_BASE_IDX                                                              5\n#define regBIF0_SMN_APERTURE_ID_B                                                                       0x42011e\n#define regBIF0_SMN_APERTURE_ID_B_BASE_IDX                                                              5\n#define regBIF0_LNCNT_CONTROL                                                                           0x420125\n#define regBIF0_LNCNT_CONTROL_BASE_IDX                                                                  5\n#define regBIF0_SMU_HP_STATUS_UPDATE                                                                    0x42012c\n#define regBIF0_SMU_HP_STATUS_UPDATE_BASE_IDX                                                           5\n#define regBIF0_HP_SMU_COMMAND_UPDATE                                                                   0x42012d\n#define regBIF0_HP_SMU_COMMAND_UPDATE_BASE_IDX                                                          5\n#define regBIF0_SMU_HP_END_OF_INTERRUPT                                                                 0x42012e\n#define regBIF0_SMU_HP_END_OF_INTERRUPT_BASE_IDX                                                        5\n#define regBIF0_SMU_INT_PIN_SHARING_PORT_INDICATOR                                                      0x42012f\n#define regBIF0_SMU_INT_PIN_SHARING_PORT_INDICATOR_BASE_IDX                                             5\n#define regBIF0_PCIE_PGMST_CNTL                                                                         0x420130\n#define regBIF0_PCIE_PGMST_CNTL_BASE_IDX                                                                5\n#define regBIF0_PCIE_PGSLV_CNTL                                                                         0x420131\n#define regBIF0_PCIE_PGSLV_CNTL_BASE_IDX                                                                5\n#define regBIF0_LC_CPM_CONTROL_0                                                                        0x420133\n#define regBIF0_LC_CPM_CONTROL_0_BASE_IDX                                                               5\n#define regBIF0_LC_CPM_CONTROL_1                                                                        0x420134\n#define regBIF0_LC_CPM_CONTROL_1_BASE_IDX                                                               5\n#define regBIF0_PCIE_RXMARGIN_CONTROL_CAPABILITIES                                                      0x420135\n#define regBIF0_PCIE_RXMARGIN_CONTROL_CAPABILITIES_BASE_IDX                                             5\n#define regBIF0_PCIE_RXMARGIN_1_SETTINGS                                                                0x420136\n#define regBIF0_PCIE_RXMARGIN_1_SETTINGS_BASE_IDX                                                       5\n#define regBIF0_PCIE_RXMARGIN_2_SETTINGS                                                                0x420137\n#define regBIF0_PCIE_RXMARGIN_2_SETTINGS_BASE_IDX                                                       5\n#define regBIF0_PCIE_PRESENCE_DETECT_SELECT                                                             0x420138\n#define regBIF0_PCIE_PRESENCE_DETECT_SELECT_BASE_IDX                                                    5\n#define regBIF0_PCIE_LC_DEBUG_CNTL                                                                      0x420139\n#define regBIF0_PCIE_LC_DEBUG_CNTL_BASE_IDX                                                             5\n#define regBIF0_SMU_INT_PIN_SHARING_PORT_INDICATOR_TWO                                                  0x42013a\n#define regBIF0_SMU_INT_PIN_SHARING_PORT_INDICATOR_TWO_BASE_IDX                                         5\n#define regBIF0_PCIE_TX_LAST_TLP0                                                                       0x420180\n#define regBIF0_PCIE_TX_LAST_TLP0_BASE_IDX                                                              5\n#define regBIF0_PCIE_TX_LAST_TLP1                                                                       0x420181\n#define regBIF0_PCIE_TX_LAST_TLP1_BASE_IDX                                                              5\n#define regBIF0_PCIE_TX_LAST_TLP2                                                                       0x420182\n#define regBIF0_PCIE_TX_LAST_TLP2_BASE_IDX                                                              5\n#define regBIF0_PCIE_TX_LAST_TLP3                                                                       0x420183\n#define regBIF0_PCIE_TX_LAST_TLP3_BASE_IDX                                                              5\n#define regBIF0_PCIE_TX_TRACKING_ADDR_LO                                                                0x420184\n#define regBIF0_PCIE_TX_TRACKING_ADDR_LO_BASE_IDX                                                       5\n#define regBIF0_PCIE_TX_TRACKING_ADDR_HI                                                                0x420185\n#define regBIF0_PCIE_TX_TRACKING_ADDR_HI_BASE_IDX                                                       5\n#define regBIF0_PCIE_TX_TRACKING_CTRL_STATUS                                                            0x420186\n#define regBIF0_PCIE_TX_TRACKING_CTRL_STATUS_BASE_IDX                                                   5\n#define regBIF0_PCIE_TX_POWER_CTRL_1                                                                    0x420187\n#define regBIF0_PCIE_TX_POWER_CTRL_1_BASE_IDX                                                           5\n#define regBIF0_PCIE_TX_CTRL_4                                                                          0x42018b\n#define regBIF0_PCIE_TX_CTRL_4_BASE_IDX                                                                 5\n#define regBIF0_PCIE_TX_STATUS                                                                          0x420194\n#define regBIF0_PCIE_TX_STATUS_BASE_IDX                                                                 5\n#define regBIF0_PCIE_TX_F0_ATTR_CNTL                                                                    0x42019c\n#define regBIF0_PCIE_TX_F0_ATTR_CNTL_BASE_IDX                                                           5\n#define regBIF0_PCIE_TX_SWUS_ATTR_CNTL                                                                  0x42019d\n#define regBIF0_PCIE_TX_SWUS_ATTR_CNTL_BASE_IDX                                                         5\n#define regBIF0_PCIE_BW_BY_UNITID                                                                       0x4201c0\n#define regBIF0_PCIE_BW_BY_UNITID_BASE_IDX                                                              5\n#define regBIF0_PCIE_MST_CTRL_1                                                                         0x4201c4\n#define regBIF0_PCIE_MST_CTRL_1_BASE_IDX                                                                5\n#define regBIF0_PCIE_MST_CTRL_2                                                                         0x4201c5\n#define regBIF0_PCIE_MST_CTRL_2_BASE_IDX                                                                5\n#define regBIF0_PCIE_MST_CTRL_3                                                                         0x4201c6\n#define regBIF0_PCIE_MST_CTRL_3_BASE_IDX                                                                5\n#define regBIF0_PCIE_MST_CTRL_4                                                                         0x4201c7\n#define regBIF0_PCIE_MST_CTRL_4_BASE_IDX                                                                5\n#define regBIF0_PCIE_MST_ERR_CTRL_1                                                                     0x4201d8\n#define regBIF0_PCIE_MST_ERR_CTRL_1_BASE_IDX                                                            5\n#define regBIF0_PCIE_HIP_REG0                                                                           0x4201e0\n#define regBIF0_PCIE_HIP_REG0_BASE_IDX                                                                  5\n#define regBIF0_PCIE_HIP_REG1                                                                           0x4201e1\n#define regBIF0_PCIE_HIP_REG1_BASE_IDX                                                                  5\n#define regBIF0_PCIE_HIP_REG2                                                                           0x4201e2\n#define regBIF0_PCIE_HIP_REG2_BASE_IDX                                                                  5\n#define regBIF0_PCIE_HIP_REG3                                                                           0x4201e3\n#define regBIF0_PCIE_HIP_REG3_BASE_IDX                                                                  5\n#define regBIF0_PCIE_HIP_REG4                                                                           0x4201e4\n#define regBIF0_PCIE_HIP_REG4_BASE_IDX                                                                  5\n#define regBIF0_PCIE_HIP_REG5                                                                           0x4201e5\n#define regBIF0_PCIE_HIP_REG5_BASE_IDX                                                                  5\n#define regBIF0_PCIE_HIP_REG6                                                                           0x4201e6\n#define regBIF0_PCIE_HIP_REG6_BASE_IDX                                                                  5\n#define regBIF0_PCIE_HIP_REG7                                                                           0x4201e7\n#define regBIF0_PCIE_HIP_REG7_BASE_IDX                                                                  5\n#define regBIF0_PCIE_HIP_REG8                                                                           0x4201e8\n#define regBIF0_PCIE_HIP_REG8_BASE_IDX                                                                  5\n#define regBIF0_PCIE_MST_STATUS                                                                         0x4201fc\n#define regBIF0_PCIE_MST_STATUS_BASE_IDX                                                                5\n#define regBIF0_SMU_PCIE_FENCED1_REG                                                                    0x420200\n#define regBIF0_SMU_PCIE_FENCED1_REG_BASE_IDX                                                           5\n#define regBIF0_SMU_PCIE_FENCED2_REG                                                                    0x420201\n#define regBIF0_SMU_PCIE_FENCED2_REG_BASE_IDX                                                           5\n#define regBIF0_PCIE_PERF_CNTL_TXCLK7                                                                   0x420222\n#define regBIF0_PCIE_PERF_CNTL_TXCLK7_BASE_IDX                                                          5\n#define regBIF0_PCIE_PERF_COUNT0_TXCLK7                                                                 0x420223\n#define regBIF0_PCIE_PERF_COUNT0_TXCLK7_BASE_IDX                                                        5\n#define regBIF0_PCIE_PERF_COUNT1_TXCLK7                                                                 0x420224\n#define regBIF0_PCIE_PERF_COUNT1_TXCLK7_BASE_IDX                                                        5\n#define regBIF0_PCIE_PERF_CNTL_TXCLK8                                                                   0x420225\n#define regBIF0_PCIE_PERF_CNTL_TXCLK8_BASE_IDX                                                          5\n#define regBIF0_PCIE_PERF_COUNT0_TXCLK8                                                                 0x420226\n#define regBIF0_PCIE_PERF_COUNT0_TXCLK8_BASE_IDX                                                        5\n#define regBIF0_PCIE_PERF_COUNT1_TXCLK8                                                                 0x420227\n#define regBIF0_PCIE_PERF_COUNT1_TXCLK8_BASE_IDX                                                        5\n#define regBIF0_PCIE_PERF_CNTL_TXCLK9                                                                   0x420228\n#define regBIF0_PCIE_PERF_CNTL_TXCLK9_BASE_IDX                                                          5\n#define regBIF0_PCIE_PERF_COUNT0_TXCLK9                                                                 0x420229\n#define regBIF0_PCIE_PERF_COUNT0_TXCLK9_BASE_IDX                                                        5\n#define regBIF0_PCIE_PERF_COUNT1_TXCLK9                                                                 0x42022a\n#define regBIF0_PCIE_PERF_COUNT1_TXCLK9_BASE_IDX                                                        5\n#define regBIF0_PCIE_PERF_CNTL_TXCLK10                                                                  0x42022b\n#define regBIF0_PCIE_PERF_CNTL_TXCLK10_BASE_IDX                                                         5\n#define regBIF0_PCIE_PERF_COUNT0_TXCLK10                                                                0x42022c\n#define regBIF0_PCIE_PERF_COUNT0_TXCLK10_BASE_IDX                                                       5\n#define regBIF0_PCIE_PERF_COUNT1_TXCLK10                                                                0x42022d\n#define regBIF0_PCIE_PERF_COUNT1_TXCLK10_BASE_IDX                                                       5\n\n\n\n\n#define regBIFPLR0_1_VENDOR_ID                                                                          0x440000\n#define regBIFPLR0_1_VENDOR_ID_BASE_IDX                                                                 5\n#define regBIFPLR0_1_DEVICE_ID                                                                          0x440000\n#define regBIFPLR0_1_DEVICE_ID_BASE_IDX                                                                 5\n#define regBIFPLR0_1_COMMAND                                                                            0x440001\n#define regBIFPLR0_1_COMMAND_BASE_IDX                                                                   5\n#define regBIFPLR0_1_STATUS                                                                             0x440001\n#define regBIFPLR0_1_STATUS_BASE_IDX                                                                    5\n#define regBIFPLR0_1_REVISION_ID                                                                        0x440002\n#define regBIFPLR0_1_REVISION_ID_BASE_IDX                                                               5\n#define regBIFPLR0_1_PROG_INTERFACE                                                                     0x440002\n#define regBIFPLR0_1_PROG_INTERFACE_BASE_IDX                                                            5\n#define regBIFPLR0_1_SUB_CLASS                                                                          0x440002\n#define regBIFPLR0_1_SUB_CLASS_BASE_IDX                                                                 5\n#define regBIFPLR0_1_BASE_CLASS                                                                         0x440002\n#define regBIFPLR0_1_BASE_CLASS_BASE_IDX                                                                5\n#define regBIFPLR0_1_CACHE_LINE                                                                         0x440003\n#define regBIFPLR0_1_CACHE_LINE_BASE_IDX                                                                5\n#define regBIFPLR0_1_LATENCY                                                                            0x440003\n#define regBIFPLR0_1_LATENCY_BASE_IDX                                                                   5\n#define regBIFPLR0_1_HEADER                                                                             0x440003\n#define regBIFPLR0_1_HEADER_BASE_IDX                                                                    5\n#define regBIFPLR0_1_BIST                                                                               0x440003\n#define regBIFPLR0_1_BIST_BASE_IDX                                                                      5\n#define regBIFPLR0_1_SUB_BUS_NUMBER_LATENCY                                                             0x440006\n#define regBIFPLR0_1_SUB_BUS_NUMBER_LATENCY_BASE_IDX                                                    5\n#define regBIFPLR0_1_IO_BASE_LIMIT                                                                      0x440007\n#define regBIFPLR0_1_IO_BASE_LIMIT_BASE_IDX                                                             5\n#define regBIFPLR0_1_SECONDARY_STATUS                                                                   0x440007\n#define regBIFPLR0_1_SECONDARY_STATUS_BASE_IDX                                                          5\n#define regBIFPLR0_1_MEM_BASE_LIMIT                                                                     0x440008\n#define regBIFPLR0_1_MEM_BASE_LIMIT_BASE_IDX                                                            5\n#define regBIFPLR0_1_PREF_BASE_LIMIT                                                                    0x440009\n#define regBIFPLR0_1_PREF_BASE_LIMIT_BASE_IDX                                                           5\n#define regBIFPLR0_1_PREF_BASE_UPPER                                                                    0x44000a\n#define regBIFPLR0_1_PREF_BASE_UPPER_BASE_IDX                                                           5\n#define regBIFPLR0_1_PREF_LIMIT_UPPER                                                                   0x44000b\n#define regBIFPLR0_1_PREF_LIMIT_UPPER_BASE_IDX                                                          5\n#define regBIFPLR0_1_IO_BASE_LIMIT_HI                                                                   0x44000c\n#define regBIFPLR0_1_IO_BASE_LIMIT_HI_BASE_IDX                                                          5\n#define regBIFPLR0_1_CAP_PTR                                                                            0x44000d\n#define regBIFPLR0_1_CAP_PTR_BASE_IDX                                                                   5\n#define regBIFPLR0_1_ROM_BASE_ADDR                                                                      0x44000e\n#define regBIFPLR0_1_ROM_BASE_ADDR_BASE_IDX                                                             5\n#define regBIFPLR0_1_INTERRUPT_LINE                                                                     0x44000f\n#define regBIFPLR0_1_INTERRUPT_LINE_BASE_IDX                                                            5\n#define regBIFPLR0_1_INTERRUPT_PIN                                                                      0x44000f\n#define regBIFPLR0_1_INTERRUPT_PIN_BASE_IDX                                                             5\n#define regBIFPLR0_1_EXT_BRIDGE_CNTL                                                                    0x440010\n#define regBIFPLR0_1_EXT_BRIDGE_CNTL_BASE_IDX                                                           5\n#define regBIFPLR0_1_VENDOR_CAP_LIST                                                                    0x440012\n#define regBIFPLR0_1_VENDOR_CAP_LIST_BASE_IDX                                                           5\n#define regBIFPLR0_1_ADAPTER_ID_W                                                                       0x440013\n#define regBIFPLR0_1_ADAPTER_ID_W_BASE_IDX                                                              5\n#define regBIFPLR0_1_PMI_CAP_LIST                                                                       0x440014\n#define regBIFPLR0_1_PMI_CAP_LIST_BASE_IDX                                                              5\n#define regBIFPLR0_1_PMI_CAP                                                                            0x440014\n#define regBIFPLR0_1_PMI_CAP_BASE_IDX                                                                   5\n#define regBIFPLR0_1_PMI_STATUS_CNTL                                                                    0x440015\n#define regBIFPLR0_1_PMI_STATUS_CNTL_BASE_IDX                                                           5\n#define regBIFPLR0_1_PCIE_CAP_LIST                                                                      0x440016\n#define regBIFPLR0_1_PCIE_CAP_LIST_BASE_IDX                                                             5\n#define regBIFPLR0_1_PCIE_CAP                                                                           0x440016\n#define regBIFPLR0_1_PCIE_CAP_BASE_IDX                                                                  5\n#define regBIFPLR0_1_DEVICE_CAP                                                                         0x440017\n#define regBIFPLR0_1_DEVICE_CAP_BASE_IDX                                                                5\n#define regBIFPLR0_1_DEVICE_CNTL                                                                        0x440018\n#define regBIFPLR0_1_DEVICE_CNTL_BASE_IDX                                                               5\n#define regBIFPLR0_1_DEVICE_STATUS                                                                      0x440018\n#define regBIFPLR0_1_DEVICE_STATUS_BASE_IDX                                                             5\n#define regBIFPLR0_1_LINK_CAP                                                                           0x440019\n#define regBIFPLR0_1_LINK_CAP_BASE_IDX                                                                  5\n#define regBIFPLR0_1_LINK_CNTL                                                                          0x44001a\n#define regBIFPLR0_1_LINK_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR0_1_LINK_STATUS                                                                        0x44001a\n#define regBIFPLR0_1_LINK_STATUS_BASE_IDX                                                               5\n#define regBIFPLR0_1_SLOT_CAP                                                                           0x44001b\n#define regBIFPLR0_1_SLOT_CAP_BASE_IDX                                                                  5\n#define regBIFPLR0_1_SLOT_CNTL                                                                          0x44001c\n#define regBIFPLR0_1_SLOT_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR0_1_SLOT_STATUS                                                                        0x44001c\n#define regBIFPLR0_1_SLOT_STATUS_BASE_IDX                                                               5\n#define regBIFPLR0_1_ROOT_CNTL                                                                          0x44001d\n#define regBIFPLR0_1_ROOT_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR0_1_ROOT_CAP                                                                           0x44001d\n#define regBIFPLR0_1_ROOT_CAP_BASE_IDX                                                                  5\n#define regBIFPLR0_1_ROOT_STATUS                                                                        0x44001e\n#define regBIFPLR0_1_ROOT_STATUS_BASE_IDX                                                               5\n#define regBIFPLR0_1_DEVICE_CAP2                                                                        0x44001f\n#define regBIFPLR0_1_DEVICE_CAP2_BASE_IDX                                                               5\n#define regBIFPLR0_1_DEVICE_CNTL2                                                                       0x440020\n#define regBIFPLR0_1_DEVICE_CNTL2_BASE_IDX                                                              5\n#define regBIFPLR0_1_DEVICE_STATUS2                                                                     0x440020\n#define regBIFPLR0_1_DEVICE_STATUS2_BASE_IDX                                                            5\n#define regBIFPLR0_1_LINK_CAP2                                                                          0x440021\n#define regBIFPLR0_1_LINK_CAP2_BASE_IDX                                                                 5\n#define regBIFPLR0_1_LINK_CNTL2                                                                         0x440022\n#define regBIFPLR0_1_LINK_CNTL2_BASE_IDX                                                                5\n#define regBIFPLR0_1_LINK_STATUS2                                                                       0x440022\n#define regBIFPLR0_1_LINK_STATUS2_BASE_IDX                                                              5\n#define regBIFPLR0_1_SLOT_CAP2                                                                          0x440023\n#define regBIFPLR0_1_SLOT_CAP2_BASE_IDX                                                                 5\n#define regBIFPLR0_1_SLOT_CNTL2                                                                         0x440024\n#define regBIFPLR0_1_SLOT_CNTL2_BASE_IDX                                                                5\n#define regBIFPLR0_1_SLOT_STATUS2                                                                       0x440024\n#define regBIFPLR0_1_SLOT_STATUS2_BASE_IDX                                                              5\n#define regBIFPLR0_1_MSI_CAP_LIST                                                                       0x440028\n#define regBIFPLR0_1_MSI_CAP_LIST_BASE_IDX                                                              5\n#define regBIFPLR0_1_MSI_MSG_CNTL                                                                       0x440028\n#define regBIFPLR0_1_MSI_MSG_CNTL_BASE_IDX                                                              5\n#define regBIFPLR0_1_MSI_MSG_ADDR_LO                                                                    0x440029\n#define regBIFPLR0_1_MSI_MSG_ADDR_LO_BASE_IDX                                                           5\n#define regBIFPLR0_1_MSI_MSG_ADDR_HI                                                                    0x44002a\n#define regBIFPLR0_1_MSI_MSG_ADDR_HI_BASE_IDX                                                           5\n#define regBIFPLR0_1_MSI_MSG_DATA                                                                       0x44002a\n#define regBIFPLR0_1_MSI_MSG_DATA_BASE_IDX                                                              5\n#define regBIFPLR0_1_MSI_MSG_DATA_64                                                                    0x44002b\n#define regBIFPLR0_1_MSI_MSG_DATA_64_BASE_IDX                                                           5\n#define regBIFPLR0_1_SSID_CAP_LIST                                                                      0x440030\n#define regBIFPLR0_1_SSID_CAP_LIST_BASE_IDX                                                             5\n#define regBIFPLR0_1_SSID_CAP                                                                           0x440031\n#define regBIFPLR0_1_SSID_CAP_BASE_IDX                                                                  5\n#define regBIFPLR0_1_MSI_MAP_CAP_LIST                                                                   0x440032\n#define regBIFPLR0_1_MSI_MAP_CAP_LIST_BASE_IDX                                                          5\n#define regBIFPLR0_1_MSI_MAP_CAP                                                                        0x440032\n#define regBIFPLR0_1_MSI_MAP_CAP_BASE_IDX                                                               5\n#define regBIFPLR0_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                                  0x440040\n#define regBIFPLR0_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIFPLR0_1_PCIE_VENDOR_SPECIFIC_HDR                                                           0x440041\n#define regBIFPLR0_1_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                                  5\n#define regBIFPLR0_1_PCIE_VENDOR_SPECIFIC1                                                              0x440042\n#define regBIFPLR0_1_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                                     5\n#define regBIFPLR0_1_PCIE_VENDOR_SPECIFIC2                                                              0x440043\n#define regBIFPLR0_1_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                                     5\n#define regBIFPLR0_1_PCIE_VC_ENH_CAP_LIST                                                               0x440044\n#define regBIFPLR0_1_PCIE_VC_ENH_CAP_LIST_BASE_IDX                                                      5\n#define regBIFPLR0_1_PCIE_PORT_VC_CAP_REG1                                                              0x440045\n#define regBIFPLR0_1_PCIE_PORT_VC_CAP_REG1_BASE_IDX                                                     5\n#define regBIFPLR0_1_PCIE_PORT_VC_CAP_REG2                                                              0x440046\n#define regBIFPLR0_1_PCIE_PORT_VC_CAP_REG2_BASE_IDX                                                     5\n#define regBIFPLR0_1_PCIE_PORT_VC_CNTL                                                                  0x440047\n#define regBIFPLR0_1_PCIE_PORT_VC_CNTL_BASE_IDX                                                         5\n#define regBIFPLR0_1_PCIE_PORT_VC_STATUS                                                                0x440047\n#define regBIFPLR0_1_PCIE_PORT_VC_STATUS_BASE_IDX                                                       5\n#define regBIFPLR0_1_PCIE_VC0_RESOURCE_CAP                                                              0x440048\n#define regBIFPLR0_1_PCIE_VC0_RESOURCE_CAP_BASE_IDX                                                     5\n#define regBIFPLR0_1_PCIE_VC0_RESOURCE_CNTL                                                             0x440049\n#define regBIFPLR0_1_PCIE_VC0_RESOURCE_CNTL_BASE_IDX                                                    5\n#define regBIFPLR0_1_PCIE_VC0_RESOURCE_STATUS                                                           0x44004a\n#define regBIFPLR0_1_PCIE_VC0_RESOURCE_STATUS_BASE_IDX                                                  5\n#define regBIFPLR0_1_PCIE_VC1_RESOURCE_CAP                                                              0x44004b\n#define regBIFPLR0_1_PCIE_VC1_RESOURCE_CAP_BASE_IDX                                                     5\n#define regBIFPLR0_1_PCIE_VC1_RESOURCE_CNTL                                                             0x44004c\n#define regBIFPLR0_1_PCIE_VC1_RESOURCE_CNTL_BASE_IDX                                                    5\n#define regBIFPLR0_1_PCIE_VC1_RESOURCE_STATUS                                                           0x44004d\n#define regBIFPLR0_1_PCIE_VC1_RESOURCE_STATUS_BASE_IDX                                                  5\n#define regBIFPLR0_1_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                                   0x440050\n#define regBIFPLR0_1_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST_BASE_IDX                                          5\n#define regBIFPLR0_1_PCIE_DEV_SERIAL_NUM_DW1                                                            0x440051\n#define regBIFPLR0_1_PCIE_DEV_SERIAL_NUM_DW1_BASE_IDX                                                   5\n#define regBIFPLR0_1_PCIE_DEV_SERIAL_NUM_DW2                                                            0x440052\n#define regBIFPLR0_1_PCIE_DEV_SERIAL_NUM_DW2_BASE_IDX                                                   5\n#define regBIFPLR0_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                                      0x440054\n#define regBIFPLR0_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                             5\n#define regBIFPLR0_1_PCIE_UNCORR_ERR_STATUS                                                             0x440055\n#define regBIFPLR0_1_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                                    5\n#define regBIFPLR0_1_PCIE_UNCORR_ERR_MASK                                                               0x440056\n#define regBIFPLR0_1_PCIE_UNCORR_ERR_MASK_BASE_IDX                                                      5\n#define regBIFPLR0_1_PCIE_UNCORR_ERR_SEVERITY                                                           0x440057\n#define regBIFPLR0_1_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                                  5\n#define regBIFPLR0_1_PCIE_CORR_ERR_STATUS                                                               0x440058\n#define regBIFPLR0_1_PCIE_CORR_ERR_STATUS_BASE_IDX                                                      5\n#define regBIFPLR0_1_PCIE_CORR_ERR_MASK                                                                 0x440059\n#define regBIFPLR0_1_PCIE_CORR_ERR_MASK_BASE_IDX                                                        5\n#define regBIFPLR0_1_PCIE_ADV_ERR_CAP_CNTL                                                              0x44005a\n#define regBIFPLR0_1_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                                     5\n#define regBIFPLR0_1_PCIE_HDR_LOG0                                                                      0x44005b\n#define regBIFPLR0_1_PCIE_HDR_LOG0_BASE_IDX                                                             5\n#define regBIFPLR0_1_PCIE_HDR_LOG1                                                                      0x44005c\n#define regBIFPLR0_1_PCIE_HDR_LOG1_BASE_IDX                                                             5\n#define regBIFPLR0_1_PCIE_HDR_LOG2                                                                      0x44005d\n#define regBIFPLR0_1_PCIE_HDR_LOG2_BASE_IDX                                                             5\n#define regBIFPLR0_1_PCIE_HDR_LOG3                                                                      0x44005e\n#define regBIFPLR0_1_PCIE_HDR_LOG3_BASE_IDX                                                             5\n#define regBIFPLR0_1_PCIE_ROOT_ERR_CMD                                                                  0x44005f\n#define regBIFPLR0_1_PCIE_ROOT_ERR_CMD_BASE_IDX                                                         5\n#define regBIFPLR0_1_PCIE_ROOT_ERR_STATUS                                                               0x440060\n#define regBIFPLR0_1_PCIE_ROOT_ERR_STATUS_BASE_IDX                                                      5\n#define regBIFPLR0_1_PCIE_ERR_SRC_ID                                                                    0x440061\n#define regBIFPLR0_1_PCIE_ERR_SRC_ID_BASE_IDX                                                           5\n#define regBIFPLR0_1_PCIE_TLP_PREFIX_LOG0                                                               0x440062\n#define regBIFPLR0_1_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                                      5\n#define regBIFPLR0_1_PCIE_TLP_PREFIX_LOG1                                                               0x440063\n#define regBIFPLR0_1_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                                      5\n#define regBIFPLR0_1_PCIE_TLP_PREFIX_LOG2                                                               0x440064\n#define regBIFPLR0_1_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                                      5\n#define regBIFPLR0_1_PCIE_TLP_PREFIX_LOG3                                                               0x440065\n#define regBIFPLR0_1_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                                      5\n#define regBIFPLR0_1_PCIE_SECONDARY_ENH_CAP_LIST                                                        0x44009c\n#define regBIFPLR0_1_PCIE_SECONDARY_ENH_CAP_LIST_BASE_IDX                                               5\n#define regBIFPLR0_1_PCIE_LINK_CNTL3                                                                    0x44009d\n#define regBIFPLR0_1_PCIE_LINK_CNTL3_BASE_IDX                                                           5\n#define regBIFPLR0_1_PCIE_LANE_ERROR_STATUS                                                             0x44009e\n#define regBIFPLR0_1_PCIE_LANE_ERROR_STATUS_BASE_IDX                                                    5\n#define regBIFPLR0_1_PCIE_LANE_0_EQUALIZATION_CNTL                                                      0x44009f\n#define regBIFPLR0_1_PCIE_LANE_0_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR0_1_PCIE_LANE_1_EQUALIZATION_CNTL                                                      0x44009f\n#define regBIFPLR0_1_PCIE_LANE_1_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR0_1_PCIE_LANE_2_EQUALIZATION_CNTL                                                      0x4400a0\n#define regBIFPLR0_1_PCIE_LANE_2_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR0_1_PCIE_LANE_3_EQUALIZATION_CNTL                                                      0x4400a0\n#define regBIFPLR0_1_PCIE_LANE_3_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR0_1_PCIE_LANE_4_EQUALIZATION_CNTL                                                      0x4400a1\n#define regBIFPLR0_1_PCIE_LANE_4_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR0_1_PCIE_LANE_5_EQUALIZATION_CNTL                                                      0x4400a1\n#define regBIFPLR0_1_PCIE_LANE_5_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR0_1_PCIE_LANE_6_EQUALIZATION_CNTL                                                      0x4400a2\n#define regBIFPLR0_1_PCIE_LANE_6_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR0_1_PCIE_LANE_7_EQUALIZATION_CNTL                                                      0x4400a2\n#define regBIFPLR0_1_PCIE_LANE_7_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR0_1_PCIE_LANE_8_EQUALIZATION_CNTL                                                      0x4400a3\n#define regBIFPLR0_1_PCIE_LANE_8_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR0_1_PCIE_LANE_9_EQUALIZATION_CNTL                                                      0x4400a3\n#define regBIFPLR0_1_PCIE_LANE_9_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR0_1_PCIE_LANE_10_EQUALIZATION_CNTL                                                     0x4400a4\n#define regBIFPLR0_1_PCIE_LANE_10_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR0_1_PCIE_LANE_11_EQUALIZATION_CNTL                                                     0x4400a4\n#define regBIFPLR0_1_PCIE_LANE_11_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR0_1_PCIE_LANE_12_EQUALIZATION_CNTL                                                     0x4400a5\n#define regBIFPLR0_1_PCIE_LANE_12_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR0_1_PCIE_LANE_13_EQUALIZATION_CNTL                                                     0x4400a5\n#define regBIFPLR0_1_PCIE_LANE_13_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR0_1_PCIE_LANE_14_EQUALIZATION_CNTL                                                     0x4400a6\n#define regBIFPLR0_1_PCIE_LANE_14_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR0_1_PCIE_LANE_15_EQUALIZATION_CNTL                                                     0x4400a6\n#define regBIFPLR0_1_PCIE_LANE_15_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR0_1_PCIE_ACS_ENH_CAP_LIST                                                              0x4400a8\n#define regBIFPLR0_1_PCIE_ACS_ENH_CAP_LIST_BASE_IDX                                                     5\n#define regBIFPLR0_1_PCIE_ACS_CAP                                                                       0x4400a9\n#define regBIFPLR0_1_PCIE_ACS_CAP_BASE_IDX                                                              5\n#define regBIFPLR0_1_PCIE_ACS_CNTL                                                                      0x4400a9\n#define regBIFPLR0_1_PCIE_ACS_CNTL_BASE_IDX                                                             5\n#define regBIFPLR0_1_PCIE_MC_ENH_CAP_LIST                                                               0x4400bc\n#define regBIFPLR0_1_PCIE_MC_ENH_CAP_LIST_BASE_IDX                                                      5\n#define regBIFPLR0_1_PCIE_MC_CAP                                                                        0x4400bd\n#define regBIFPLR0_1_PCIE_MC_CAP_BASE_IDX                                                               5\n#define regBIFPLR0_1_PCIE_MC_CNTL                                                                       0x4400bd\n#define regBIFPLR0_1_PCIE_MC_CNTL_BASE_IDX                                                              5\n#define regBIFPLR0_1_PCIE_MC_ADDR0                                                                      0x4400be\n#define regBIFPLR0_1_PCIE_MC_ADDR0_BASE_IDX                                                             5\n#define regBIFPLR0_1_PCIE_MC_ADDR1                                                                      0x4400bf\n#define regBIFPLR0_1_PCIE_MC_ADDR1_BASE_IDX                                                             5\n#define regBIFPLR0_1_PCIE_MC_RCV0                                                                       0x4400c0\n#define regBIFPLR0_1_PCIE_MC_RCV0_BASE_IDX                                                              5\n#define regBIFPLR0_1_PCIE_MC_RCV1                                                                       0x4400c1\n#define regBIFPLR0_1_PCIE_MC_RCV1_BASE_IDX                                                              5\n#define regBIFPLR0_1_PCIE_MC_BLOCK_ALL0                                                                 0x4400c2\n#define regBIFPLR0_1_PCIE_MC_BLOCK_ALL0_BASE_IDX                                                        5\n#define regBIFPLR0_1_PCIE_MC_BLOCK_ALL1                                                                 0x4400c3\n#define regBIFPLR0_1_PCIE_MC_BLOCK_ALL1_BASE_IDX                                                        5\n#define regBIFPLR0_1_PCIE_MC_BLOCK_UNTRANSLATED_0                                                       0x4400c4\n#define regBIFPLR0_1_PCIE_MC_BLOCK_UNTRANSLATED_0_BASE_IDX                                              5\n#define regBIFPLR0_1_PCIE_MC_BLOCK_UNTRANSLATED_1                                                       0x4400c5\n#define regBIFPLR0_1_PCIE_MC_BLOCK_UNTRANSLATED_1_BASE_IDX                                              5\n#define regBIFPLR0_1_PCIE_MC_OVERLAY_BAR0                                                               0x4400c6\n#define regBIFPLR0_1_PCIE_MC_OVERLAY_BAR0_BASE_IDX                                                      5\n#define regBIFPLR0_1_PCIE_MC_OVERLAY_BAR1                                                               0x4400c7\n#define regBIFPLR0_1_PCIE_MC_OVERLAY_BAR1_BASE_IDX                                                      5\n#define regBIFPLR0_1_PCIE_L1_PM_SUB_CAP_LIST                                                            0x4400dc\n#define regBIFPLR0_1_PCIE_L1_PM_SUB_CAP_LIST_BASE_IDX                                                   5\n#define regBIFPLR0_1_PCIE_L1_PM_SUB_CAP                                                                 0x4400dd\n#define regBIFPLR0_1_PCIE_L1_PM_SUB_CAP_BASE_IDX                                                        5\n#define regBIFPLR0_1_PCIE_L1_PM_SUB_CNTL                                                                0x4400de\n#define regBIFPLR0_1_PCIE_L1_PM_SUB_CNTL_BASE_IDX                                                       5\n#define regBIFPLR0_1_PCIE_L1_PM_SUB_CNTL2                                                               0x4400df\n#define regBIFPLR0_1_PCIE_L1_PM_SUB_CNTL2_BASE_IDX                                                      5\n#define regBIFPLR0_1_PCIE_DPC_ENH_CAP_LIST                                                              0x4400e0\n#define regBIFPLR0_1_PCIE_DPC_ENH_CAP_LIST_BASE_IDX                                                     5\n#define regBIFPLR0_1_PCIE_DPC_CAP_LIST                                                                  0x4400e1\n#define regBIFPLR0_1_PCIE_DPC_CAP_LIST_BASE_IDX                                                         5\n#define regBIFPLR0_1_PCIE_DPC_CNTL                                                                      0x4400e1\n#define regBIFPLR0_1_PCIE_DPC_CNTL_BASE_IDX                                                             5\n#define regBIFPLR0_1_PCIE_DPC_STATUS                                                                    0x4400e2\n#define regBIFPLR0_1_PCIE_DPC_STATUS_BASE_IDX                                                           5\n#define regBIFPLR0_1_PCIE_DPC_ERROR_SOURCE_ID                                                           0x4400e2\n#define regBIFPLR0_1_PCIE_DPC_ERROR_SOURCE_ID_BASE_IDX                                                  5\n#define regBIFPLR0_1_PCIE_RP_PIO_STATUS                                                                 0x4400e3\n#define regBIFPLR0_1_PCIE_RP_PIO_STATUS_BASE_IDX                                                        5\n#define regBIFPLR0_1_PCIE_RP_PIO_MASK                                                                   0x4400e4\n#define regBIFPLR0_1_PCIE_RP_PIO_MASK_BASE_IDX                                                          5\n#define regBIFPLR0_1_PCIE_RP_PIO_SEVERITY                                                               0x4400e5\n#define regBIFPLR0_1_PCIE_RP_PIO_SEVERITY_BASE_IDX                                                      5\n#define regBIFPLR0_1_PCIE_RP_PIO_SYSERROR                                                               0x4400e6\n#define regBIFPLR0_1_PCIE_RP_PIO_SYSERROR_BASE_IDX                                                      5\n#define regBIFPLR0_1_PCIE_RP_PIO_EXCEPTION                                                              0x4400e7\n#define regBIFPLR0_1_PCIE_RP_PIO_EXCEPTION_BASE_IDX                                                     5\n#define regBIFPLR0_1_PCIE_RP_PIO_HDR_LOG0                                                               0x4400e8\n#define regBIFPLR0_1_PCIE_RP_PIO_HDR_LOG0_BASE_IDX                                                      5\n#define regBIFPLR0_1_PCIE_RP_PIO_HDR_LOG1                                                               0x4400e9\n#define regBIFPLR0_1_PCIE_RP_PIO_HDR_LOG1_BASE_IDX                                                      5\n#define regBIFPLR0_1_PCIE_RP_PIO_HDR_LOG2                                                               0x4400ea\n#define regBIFPLR0_1_PCIE_RP_PIO_HDR_LOG2_BASE_IDX                                                      5\n#define regBIFPLR0_1_PCIE_RP_PIO_HDR_LOG3                                                               0x4400eb\n#define regBIFPLR0_1_PCIE_RP_PIO_HDR_LOG3_BASE_IDX                                                      5\n#define regBIFPLR0_1_PCIE_RP_PIO_PREFIX_LOG0                                                            0x4400ed\n#define regBIFPLR0_1_PCIE_RP_PIO_PREFIX_LOG0_BASE_IDX                                                   5\n#define regBIFPLR0_1_PCIE_RP_PIO_PREFIX_LOG1                                                            0x4400ee\n#define regBIFPLR0_1_PCIE_RP_PIO_PREFIX_LOG1_BASE_IDX                                                   5\n#define regBIFPLR0_1_PCIE_RP_PIO_PREFIX_LOG2                                                            0x4400ef\n#define regBIFPLR0_1_PCIE_RP_PIO_PREFIX_LOG2_BASE_IDX                                                   5\n#define regBIFPLR0_1_PCIE_RP_PIO_PREFIX_LOG3                                                            0x4400f0\n#define regBIFPLR0_1_PCIE_RP_PIO_PREFIX_LOG3_BASE_IDX                                                   5\n#define regBIFPLR0_1_PCIE_ESM_CAP_LIST                                                                  0x4400f1\n#define regBIFPLR0_1_PCIE_ESM_CAP_LIST_BASE_IDX                                                         5\n#define regBIFPLR0_1_PCIE_ESM_HEADER_1                                                                  0x4400f2\n#define regBIFPLR0_1_PCIE_ESM_HEADER_1_BASE_IDX                                                         5\n#define regBIFPLR0_1_PCIE_ESM_HEADER_2                                                                  0x4400f3\n#define regBIFPLR0_1_PCIE_ESM_HEADER_2_BASE_IDX                                                         5\n#define regBIFPLR0_1_PCIE_ESM_STATUS                                                                    0x4400f3\n#define regBIFPLR0_1_PCIE_ESM_STATUS_BASE_IDX                                                           5\n#define regBIFPLR0_1_PCIE_ESM_CTRL                                                                      0x4400f4\n#define regBIFPLR0_1_PCIE_ESM_CTRL_BASE_IDX                                                             5\n#define regBIFPLR0_1_PCIE_ESM_CAP_1                                                                     0x4400f5\n#define regBIFPLR0_1_PCIE_ESM_CAP_1_BASE_IDX                                                            5\n#define regBIFPLR0_1_PCIE_ESM_CAP_2                                                                     0x4400f6\n#define regBIFPLR0_1_PCIE_ESM_CAP_2_BASE_IDX                                                            5\n#define regBIFPLR0_1_PCIE_ESM_CAP_3                                                                     0x4400f7\n#define regBIFPLR0_1_PCIE_ESM_CAP_3_BASE_IDX                                                            5\n#define regBIFPLR0_1_PCIE_ESM_CAP_4                                                                     0x4400f8\n#define regBIFPLR0_1_PCIE_ESM_CAP_4_BASE_IDX                                                            5\n#define regBIFPLR0_1_PCIE_ESM_CAP_5                                                                     0x4400f9\n#define regBIFPLR0_1_PCIE_ESM_CAP_5_BASE_IDX                                                            5\n#define regBIFPLR0_1_PCIE_ESM_CAP_6                                                                     0x4400fa\n#define regBIFPLR0_1_PCIE_ESM_CAP_6_BASE_IDX                                                            5\n#define regBIFPLR0_1_PCIE_ESM_CAP_7                                                                     0x4400fb\n#define regBIFPLR0_1_PCIE_ESM_CAP_7_BASE_IDX                                                            5\n#define regBIFPLR0_1_PCIE_DLF_ENH_CAP_LIST                                                              0x440100\n#define regBIFPLR0_1_PCIE_DLF_ENH_CAP_LIST_BASE_IDX                                                     5\n#define regBIFPLR0_1_DATA_LINK_FEATURE_CAP                                                              0x440101\n#define regBIFPLR0_1_DATA_LINK_FEATURE_CAP_BASE_IDX                                                     5\n#define regBIFPLR0_1_DATA_LINK_FEATURE_STATUS                                                           0x440102\n#define regBIFPLR0_1_DATA_LINK_FEATURE_STATUS_BASE_IDX                                                  5\n#define regBIFPLR0_1_PCIE_PHY_16GT_ENH_CAP_LIST                                                         0x440104\n#define regBIFPLR0_1_PCIE_PHY_16GT_ENH_CAP_LIST_BASE_IDX                                                5\n#define regBIFPLR0_1_LINK_CAP_16GT                                                                      0x440105\n#define regBIFPLR0_1_LINK_CAP_16GT_BASE_IDX                                                             5\n#define regBIFPLR0_1_LINK_CNTL_16GT                                                                     0x440106\n#define regBIFPLR0_1_LINK_CNTL_16GT_BASE_IDX                                                            5\n#define regBIFPLR0_1_LINK_STATUS_16GT                                                                   0x440107\n#define regBIFPLR0_1_LINK_STATUS_16GT_BASE_IDX                                                          5\n#define regBIFPLR0_1_LOCAL_PARITY_MISMATCH_STATUS_16GT                                                  0x440108\n#define regBIFPLR0_1_LOCAL_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                         5\n#define regBIFPLR0_1_RTM1_PARITY_MISMATCH_STATUS_16GT                                                   0x440109\n#define regBIFPLR0_1_RTM1_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                          5\n#define regBIFPLR0_1_RTM2_PARITY_MISMATCH_STATUS_16GT                                                   0x44010a\n#define regBIFPLR0_1_RTM2_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                          5\n#define regBIFPLR0_1_LANE_0_EQUALIZATION_CNTL_16GT                                                      0x44010c\n#define regBIFPLR0_1_LANE_0_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR0_1_LANE_1_EQUALIZATION_CNTL_16GT                                                      0x44010c\n#define regBIFPLR0_1_LANE_1_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR0_1_LANE_2_EQUALIZATION_CNTL_16GT                                                      0x44010c\n#define regBIFPLR0_1_LANE_2_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR0_1_LANE_3_EQUALIZATION_CNTL_16GT                                                      0x44010c\n#define regBIFPLR0_1_LANE_3_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR0_1_LANE_4_EQUALIZATION_CNTL_16GT                                                      0x44010d\n#define regBIFPLR0_1_LANE_4_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR0_1_LANE_5_EQUALIZATION_CNTL_16GT                                                      0x44010d\n#define regBIFPLR0_1_LANE_5_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR0_1_LANE_6_EQUALIZATION_CNTL_16GT                                                      0x44010d\n#define regBIFPLR0_1_LANE_6_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR0_1_LANE_7_EQUALIZATION_CNTL_16GT                                                      0x44010d\n#define regBIFPLR0_1_LANE_7_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR0_1_LANE_8_EQUALIZATION_CNTL_16GT                                                      0x44010e\n#define regBIFPLR0_1_LANE_8_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR0_1_LANE_9_EQUALIZATION_CNTL_16GT                                                      0x44010e\n#define regBIFPLR0_1_LANE_9_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR0_1_LANE_10_EQUALIZATION_CNTL_16GT                                                     0x44010e\n#define regBIFPLR0_1_LANE_10_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR0_1_LANE_11_EQUALIZATION_CNTL_16GT                                                     0x44010e\n#define regBIFPLR0_1_LANE_11_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR0_1_LANE_12_EQUALIZATION_CNTL_16GT                                                     0x44010f\n#define regBIFPLR0_1_LANE_12_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR0_1_LANE_13_EQUALIZATION_CNTL_16GT                                                     0x44010f\n#define regBIFPLR0_1_LANE_13_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR0_1_LANE_14_EQUALIZATION_CNTL_16GT                                                     0x44010f\n#define regBIFPLR0_1_LANE_14_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR0_1_LANE_15_EQUALIZATION_CNTL_16GT                                                     0x44010f\n#define regBIFPLR0_1_LANE_15_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR0_1_PCIE_MARGINING_ENH_CAP_LIST                                                        0x440110\n#define regBIFPLR0_1_PCIE_MARGINING_ENH_CAP_LIST_BASE_IDX                                               5\n#define regBIFPLR0_1_MARGINING_PORT_CAP                                                                 0x440111\n#define regBIFPLR0_1_MARGINING_PORT_CAP_BASE_IDX                                                        5\n#define regBIFPLR0_1_MARGINING_PORT_STATUS                                                              0x440111\n#define regBIFPLR0_1_MARGINING_PORT_STATUS_BASE_IDX                                                     5\n#define regBIFPLR0_1_LANE_0_MARGINING_LANE_CNTL                                                         0x440112\n#define regBIFPLR0_1_LANE_0_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR0_1_LANE_0_MARGINING_LANE_STATUS                                                       0x440112\n#define regBIFPLR0_1_LANE_0_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR0_1_LANE_1_MARGINING_LANE_CNTL                                                         0x440113\n#define regBIFPLR0_1_LANE_1_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR0_1_LANE_1_MARGINING_LANE_STATUS                                                       0x440113\n#define regBIFPLR0_1_LANE_1_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR0_1_LANE_2_MARGINING_LANE_CNTL                                                         0x440114\n#define regBIFPLR0_1_LANE_2_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR0_1_LANE_2_MARGINING_LANE_STATUS                                                       0x440114\n#define regBIFPLR0_1_LANE_2_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR0_1_LANE_3_MARGINING_LANE_CNTL                                                         0x440115\n#define regBIFPLR0_1_LANE_3_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR0_1_LANE_3_MARGINING_LANE_STATUS                                                       0x440115\n#define regBIFPLR0_1_LANE_3_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR0_1_LANE_4_MARGINING_LANE_CNTL                                                         0x440116\n#define regBIFPLR0_1_LANE_4_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR0_1_LANE_4_MARGINING_LANE_STATUS                                                       0x440116\n#define regBIFPLR0_1_LANE_4_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR0_1_LANE_5_MARGINING_LANE_CNTL                                                         0x440117\n#define regBIFPLR0_1_LANE_5_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR0_1_LANE_5_MARGINING_LANE_STATUS                                                       0x440117\n#define regBIFPLR0_1_LANE_5_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR0_1_LANE_6_MARGINING_LANE_CNTL                                                         0x440118\n#define regBIFPLR0_1_LANE_6_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR0_1_LANE_6_MARGINING_LANE_STATUS                                                       0x440118\n#define regBIFPLR0_1_LANE_6_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR0_1_LANE_7_MARGINING_LANE_CNTL                                                         0x440119\n#define regBIFPLR0_1_LANE_7_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR0_1_LANE_7_MARGINING_LANE_STATUS                                                       0x440119\n#define regBIFPLR0_1_LANE_7_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR0_1_LANE_8_MARGINING_LANE_CNTL                                                         0x44011a\n#define regBIFPLR0_1_LANE_8_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR0_1_LANE_8_MARGINING_LANE_STATUS                                                       0x44011a\n#define regBIFPLR0_1_LANE_8_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR0_1_LANE_9_MARGINING_LANE_CNTL                                                         0x44011b\n#define regBIFPLR0_1_LANE_9_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR0_1_LANE_9_MARGINING_LANE_STATUS                                                       0x44011b\n#define regBIFPLR0_1_LANE_9_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR0_1_LANE_10_MARGINING_LANE_CNTL                                                        0x44011c\n#define regBIFPLR0_1_LANE_10_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR0_1_LANE_10_MARGINING_LANE_STATUS                                                      0x44011c\n#define regBIFPLR0_1_LANE_10_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR0_1_LANE_11_MARGINING_LANE_CNTL                                                        0x44011d\n#define regBIFPLR0_1_LANE_11_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR0_1_LANE_11_MARGINING_LANE_STATUS                                                      0x44011d\n#define regBIFPLR0_1_LANE_11_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR0_1_LANE_12_MARGINING_LANE_CNTL                                                        0x44011e\n#define regBIFPLR0_1_LANE_12_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR0_1_LANE_12_MARGINING_LANE_STATUS                                                      0x44011e\n#define regBIFPLR0_1_LANE_12_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR0_1_LANE_13_MARGINING_LANE_CNTL                                                        0x44011f\n#define regBIFPLR0_1_LANE_13_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR0_1_LANE_13_MARGINING_LANE_STATUS                                                      0x44011f\n#define regBIFPLR0_1_LANE_13_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR0_1_LANE_14_MARGINING_LANE_CNTL                                                        0x440120\n#define regBIFPLR0_1_LANE_14_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR0_1_LANE_14_MARGINING_LANE_STATUS                                                      0x440120\n#define regBIFPLR0_1_LANE_14_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR0_1_LANE_15_MARGINING_LANE_CNTL                                                        0x440121\n#define regBIFPLR0_1_LANE_15_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR0_1_LANE_15_MARGINING_LANE_STATUS                                                      0x440121\n#define regBIFPLR0_1_LANE_15_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR0_1_PCIE_CCIX_CAP_LIST                                                                 0x440122\n#define regBIFPLR0_1_PCIE_CCIX_CAP_LIST_BASE_IDX                                                        5\n#define regBIFPLR0_1_PCIE_CCIX_HEADER_1                                                                 0x440123\n#define regBIFPLR0_1_PCIE_CCIX_HEADER_1_BASE_IDX                                                        5\n#define regBIFPLR0_1_PCIE_CCIX_HEADER_2                                                                 0x440124\n#define regBIFPLR0_1_PCIE_CCIX_HEADER_2_BASE_IDX                                                        5\n#define regBIFPLR0_1_PCIE_CCIX_CAP                                                                      0x440124\n#define regBIFPLR0_1_PCIE_CCIX_CAP_BASE_IDX                                                             5\n#define regBIFPLR0_1_PCIE_CCIX_ESM_REQD_CAP                                                             0x440125\n#define regBIFPLR0_1_PCIE_CCIX_ESM_REQD_CAP_BASE_IDX                                                    5\n#define regBIFPLR0_1_PCIE_CCIX_ESM_OPTL_CAP                                                             0x440126\n#define regBIFPLR0_1_PCIE_CCIX_ESM_OPTL_CAP_BASE_IDX                                                    5\n#define regBIFPLR0_1_PCIE_CCIX_ESM_STATUS                                                               0x440127\n#define regBIFPLR0_1_PCIE_CCIX_ESM_STATUS_BASE_IDX                                                      5\n#define regBIFPLR0_1_PCIE_CCIX_ESM_CNTL                                                                 0x440128\n#define regBIFPLR0_1_PCIE_CCIX_ESM_CNTL_BASE_IDX                                                        5\n#define regBIFPLR0_1_ESM_LANE_0_EQUALIZATION_CNTL_20GT                                                  0x440129\n#define regBIFPLR0_1_ESM_LANE_0_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR0_1_ESM_LANE_1_EQUALIZATION_CNTL_20GT                                                  0x440129\n#define regBIFPLR0_1_ESM_LANE_1_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR0_1_ESM_LANE_2_EQUALIZATION_CNTL_20GT                                                  0x440129\n#define regBIFPLR0_1_ESM_LANE_2_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR0_1_ESM_LANE_3_EQUALIZATION_CNTL_20GT                                                  0x440129\n#define regBIFPLR0_1_ESM_LANE_3_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR0_1_ESM_LANE_4_EQUALIZATION_CNTL_20GT                                                  0x44012a\n#define regBIFPLR0_1_ESM_LANE_4_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR0_1_ESM_LANE_5_EQUALIZATION_CNTL_20GT                                                  0x44012a\n#define regBIFPLR0_1_ESM_LANE_5_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR0_1_ESM_LANE_6_EQUALIZATION_CNTL_20GT                                                  0x44012a\n#define regBIFPLR0_1_ESM_LANE_6_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR0_1_ESM_LANE_7_EQUALIZATION_CNTL_20GT                                                  0x44012a\n#define regBIFPLR0_1_ESM_LANE_7_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR0_1_ESM_LANE_8_EQUALIZATION_CNTL_20GT                                                  0x44012b\n#define regBIFPLR0_1_ESM_LANE_8_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR0_1_ESM_LANE_9_EQUALIZATION_CNTL_20GT                                                  0x44012b\n#define regBIFPLR0_1_ESM_LANE_9_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR0_1_ESM_LANE_10_EQUALIZATION_CNTL_20GT                                                 0x44012b\n#define regBIFPLR0_1_ESM_LANE_10_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR0_1_ESM_LANE_11_EQUALIZATION_CNTL_20GT                                                 0x44012b\n#define regBIFPLR0_1_ESM_LANE_11_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR0_1_ESM_LANE_12_EQUALIZATION_CNTL_20GT                                                 0x44012c\n#define regBIFPLR0_1_ESM_LANE_12_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR0_1_ESM_LANE_13_EQUALIZATION_CNTL_20GT                                                 0x44012c\n#define regBIFPLR0_1_ESM_LANE_13_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR0_1_ESM_LANE_14_EQUALIZATION_CNTL_20GT                                                 0x44012c\n#define regBIFPLR0_1_ESM_LANE_14_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR0_1_ESM_LANE_15_EQUALIZATION_CNTL_20GT                                                 0x44012c\n#define regBIFPLR0_1_ESM_LANE_15_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR0_1_ESM_LANE_0_EQUALIZATION_CNTL_25GT                                                  0x44012d\n#define regBIFPLR0_1_ESM_LANE_0_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR0_1_ESM_LANE_1_EQUALIZATION_CNTL_25GT                                                  0x44012d\n#define regBIFPLR0_1_ESM_LANE_1_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR0_1_ESM_LANE_2_EQUALIZATION_CNTL_25GT                                                  0x44012d\n#define regBIFPLR0_1_ESM_LANE_2_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR0_1_ESM_LANE_3_EQUALIZATION_CNTL_25GT                                                  0x44012d\n#define regBIFPLR0_1_ESM_LANE_3_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR0_1_ESM_LANE_4_EQUALIZATION_CNTL_25GT                                                  0x44012e\n#define regBIFPLR0_1_ESM_LANE_4_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR0_1_ESM_LANE_5_EQUALIZATION_CNTL_25GT                                                  0x44012e\n#define regBIFPLR0_1_ESM_LANE_5_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR0_1_ESM_LANE_6_EQUALIZATION_CNTL_25GT                                                  0x44012e\n#define regBIFPLR0_1_ESM_LANE_6_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR0_1_ESM_LANE_7_EQUALIZATION_CNTL_25GT                                                  0x44012e\n#define regBIFPLR0_1_ESM_LANE_7_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR0_1_ESM_LANE_8_EQUALIZATION_CNTL_25GT                                                  0x44012f\n#define regBIFPLR0_1_ESM_LANE_8_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR0_1_ESM_LANE_9_EQUALIZATION_CNTL_25GT                                                  0x44012f\n#define regBIFPLR0_1_ESM_LANE_9_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR0_1_ESM_LANE_10_EQUALIZATION_CNTL_25GT                                                 0x44012f\n#define regBIFPLR0_1_ESM_LANE_10_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR0_1_ESM_LANE_11_EQUALIZATION_CNTL_25GT                                                 0x44012f\n#define regBIFPLR0_1_ESM_LANE_11_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR0_1_ESM_LANE_12_EQUALIZATION_CNTL_25GT                                                 0x440130\n#define regBIFPLR0_1_ESM_LANE_12_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR0_1_ESM_LANE_13_EQUALIZATION_CNTL_25GT                                                 0x440130\n#define regBIFPLR0_1_ESM_LANE_13_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR0_1_ESM_LANE_14_EQUALIZATION_CNTL_25GT                                                 0x440130\n#define regBIFPLR0_1_ESM_LANE_14_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR0_1_ESM_LANE_15_EQUALIZATION_CNTL_25GT                                                 0x440130\n#define regBIFPLR0_1_ESM_LANE_15_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR0_1_PCIE_CCIX_TRANS_CAP                                                                0x440131\n#define regBIFPLR0_1_PCIE_CCIX_TRANS_CAP_BASE_IDX                                                       5\n#define regBIFPLR0_1_PCIE_CCIX_TRANS_CNTL                                                               0x440132\n#define regBIFPLR0_1_PCIE_CCIX_TRANS_CNTL_BASE_IDX                                                      5\n#define regBIFPLR0_1_LINK_CAP_32GT                                                                      0x440141\n#define regBIFPLR0_1_LINK_CAP_32GT_BASE_IDX                                                             5\n#define regBIFPLR0_1_LINK_CNTL_32GT                                                                     0x440142\n#define regBIFPLR0_1_LINK_CNTL_32GT_BASE_IDX                                                            5\n#define regBIFPLR0_1_LINK_STATUS_32GT                                                                   0x440143\n#define regBIFPLR0_1_LINK_STATUS_32GT_BASE_IDX                                                          5\n\n\n\n\n#define regBIFPLR1_1_VENDOR_ID                                                                          0x440400\n#define regBIFPLR1_1_VENDOR_ID_BASE_IDX                                                                 5\n#define regBIFPLR1_1_DEVICE_ID                                                                          0x440400\n#define regBIFPLR1_1_DEVICE_ID_BASE_IDX                                                                 5\n#define regBIFPLR1_1_COMMAND                                                                            0x440401\n#define regBIFPLR1_1_COMMAND_BASE_IDX                                                                   5\n#define regBIFPLR1_1_STATUS                                                                             0x440401\n#define regBIFPLR1_1_STATUS_BASE_IDX                                                                    5\n#define regBIFPLR1_1_REVISION_ID                                                                        0x440402\n#define regBIFPLR1_1_REVISION_ID_BASE_IDX                                                               5\n#define regBIFPLR1_1_PROG_INTERFACE                                                                     0x440402\n#define regBIFPLR1_1_PROG_INTERFACE_BASE_IDX                                                            5\n#define regBIFPLR1_1_SUB_CLASS                                                                          0x440402\n#define regBIFPLR1_1_SUB_CLASS_BASE_IDX                                                                 5\n#define regBIFPLR1_1_BASE_CLASS                                                                         0x440402\n#define regBIFPLR1_1_BASE_CLASS_BASE_IDX                                                                5\n#define regBIFPLR1_1_CACHE_LINE                                                                         0x440403\n#define regBIFPLR1_1_CACHE_LINE_BASE_IDX                                                                5\n#define regBIFPLR1_1_LATENCY                                                                            0x440403\n#define regBIFPLR1_1_LATENCY_BASE_IDX                                                                   5\n#define regBIFPLR1_1_HEADER                                                                             0x440403\n#define regBIFPLR1_1_HEADER_BASE_IDX                                                                    5\n#define regBIFPLR1_1_BIST                                                                               0x440403\n#define regBIFPLR1_1_BIST_BASE_IDX                                                                      5\n#define regBIFPLR1_1_SUB_BUS_NUMBER_LATENCY                                                             0x440406\n#define regBIFPLR1_1_SUB_BUS_NUMBER_LATENCY_BASE_IDX                                                    5\n#define regBIFPLR1_1_IO_BASE_LIMIT                                                                      0x440407\n#define regBIFPLR1_1_IO_BASE_LIMIT_BASE_IDX                                                             5\n#define regBIFPLR1_1_SECONDARY_STATUS                                                                   0x440407\n#define regBIFPLR1_1_SECONDARY_STATUS_BASE_IDX                                                          5\n#define regBIFPLR1_1_MEM_BASE_LIMIT                                                                     0x440408\n#define regBIFPLR1_1_MEM_BASE_LIMIT_BASE_IDX                                                            5\n#define regBIFPLR1_1_PREF_BASE_LIMIT                                                                    0x440409\n#define regBIFPLR1_1_PREF_BASE_LIMIT_BASE_IDX                                                           5\n#define regBIFPLR1_1_PREF_BASE_UPPER                                                                    0x44040a\n#define regBIFPLR1_1_PREF_BASE_UPPER_BASE_IDX                                                           5\n#define regBIFPLR1_1_PREF_LIMIT_UPPER                                                                   0x44040b\n#define regBIFPLR1_1_PREF_LIMIT_UPPER_BASE_IDX                                                          5\n#define regBIFPLR1_1_IO_BASE_LIMIT_HI                                                                   0x44040c\n#define regBIFPLR1_1_IO_BASE_LIMIT_HI_BASE_IDX                                                          5\n#define regBIFPLR1_1_CAP_PTR                                                                            0x44040d\n#define regBIFPLR1_1_CAP_PTR_BASE_IDX                                                                   5\n#define regBIFPLR1_1_ROM_BASE_ADDR                                                                      0x44040e\n#define regBIFPLR1_1_ROM_BASE_ADDR_BASE_IDX                                                             5\n#define regBIFPLR1_1_INTERRUPT_LINE                                                                     0x44040f\n#define regBIFPLR1_1_INTERRUPT_LINE_BASE_IDX                                                            5\n#define regBIFPLR1_1_INTERRUPT_PIN                                                                      0x44040f\n#define regBIFPLR1_1_INTERRUPT_PIN_BASE_IDX                                                             5\n#define regBIFPLR1_1_EXT_BRIDGE_CNTL                                                                    0x440410\n#define regBIFPLR1_1_EXT_BRIDGE_CNTL_BASE_IDX                                                           5\n#define regBIFPLR1_1_VENDOR_CAP_LIST                                                                    0x440412\n#define regBIFPLR1_1_VENDOR_CAP_LIST_BASE_IDX                                                           5\n#define regBIFPLR1_1_ADAPTER_ID_W                                                                       0x440413\n#define regBIFPLR1_1_ADAPTER_ID_W_BASE_IDX                                                              5\n#define regBIFPLR1_1_PMI_CAP_LIST                                                                       0x440414\n#define regBIFPLR1_1_PMI_CAP_LIST_BASE_IDX                                                              5\n#define regBIFPLR1_1_PMI_CAP                                                                            0x440414\n#define regBIFPLR1_1_PMI_CAP_BASE_IDX                                                                   5\n#define regBIFPLR1_1_PMI_STATUS_CNTL                                                                    0x440415\n#define regBIFPLR1_1_PMI_STATUS_CNTL_BASE_IDX                                                           5\n#define regBIFPLR1_1_PCIE_CAP_LIST                                                                      0x440416\n#define regBIFPLR1_1_PCIE_CAP_LIST_BASE_IDX                                                             5\n#define regBIFPLR1_1_PCIE_CAP                                                                           0x440416\n#define regBIFPLR1_1_PCIE_CAP_BASE_IDX                                                                  5\n#define regBIFPLR1_1_DEVICE_CAP                                                                         0x440417\n#define regBIFPLR1_1_DEVICE_CAP_BASE_IDX                                                                5\n#define regBIFPLR1_1_DEVICE_CNTL                                                                        0x440418\n#define regBIFPLR1_1_DEVICE_CNTL_BASE_IDX                                                               5\n#define regBIFPLR1_1_DEVICE_STATUS                                                                      0x440418\n#define regBIFPLR1_1_DEVICE_STATUS_BASE_IDX                                                             5\n#define regBIFPLR1_1_LINK_CAP                                                                           0x440419\n#define regBIFPLR1_1_LINK_CAP_BASE_IDX                                                                  5\n#define regBIFPLR1_1_LINK_CNTL                                                                          0x44041a\n#define regBIFPLR1_1_LINK_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR1_1_LINK_STATUS                                                                        0x44041a\n#define regBIFPLR1_1_LINK_STATUS_BASE_IDX                                                               5\n#define regBIFPLR1_1_SLOT_CAP                                                                           0x44041b\n#define regBIFPLR1_1_SLOT_CAP_BASE_IDX                                                                  5\n#define regBIFPLR1_1_SLOT_CNTL                                                                          0x44041c\n#define regBIFPLR1_1_SLOT_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR1_1_SLOT_STATUS                                                                        0x44041c\n#define regBIFPLR1_1_SLOT_STATUS_BASE_IDX                                                               5\n#define regBIFPLR1_1_ROOT_CNTL                                                                          0x44041d\n#define regBIFPLR1_1_ROOT_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR1_1_ROOT_CAP                                                                           0x44041d\n#define regBIFPLR1_1_ROOT_CAP_BASE_IDX                                                                  5\n#define regBIFPLR1_1_ROOT_STATUS                                                                        0x44041e\n#define regBIFPLR1_1_ROOT_STATUS_BASE_IDX                                                               5\n#define regBIFPLR1_1_DEVICE_CAP2                                                                        0x44041f\n#define regBIFPLR1_1_DEVICE_CAP2_BASE_IDX                                                               5\n#define regBIFPLR1_1_DEVICE_CNTL2                                                                       0x440420\n#define regBIFPLR1_1_DEVICE_CNTL2_BASE_IDX                                                              5\n#define regBIFPLR1_1_DEVICE_STATUS2                                                                     0x440420\n#define regBIFPLR1_1_DEVICE_STATUS2_BASE_IDX                                                            5\n#define regBIFPLR1_1_LINK_CAP2                                                                          0x440421\n#define regBIFPLR1_1_LINK_CAP2_BASE_IDX                                                                 5\n#define regBIFPLR1_1_LINK_CNTL2                                                                         0x440422\n#define regBIFPLR1_1_LINK_CNTL2_BASE_IDX                                                                5\n#define regBIFPLR1_1_LINK_STATUS2                                                                       0x440422\n#define regBIFPLR1_1_LINK_STATUS2_BASE_IDX                                                              5\n#define regBIFPLR1_1_SLOT_CAP2                                                                          0x440423\n#define regBIFPLR1_1_SLOT_CAP2_BASE_IDX                                                                 5\n#define regBIFPLR1_1_SLOT_CNTL2                                                                         0x440424\n#define regBIFPLR1_1_SLOT_CNTL2_BASE_IDX                                                                5\n#define regBIFPLR1_1_SLOT_STATUS2                                                                       0x440424\n#define regBIFPLR1_1_SLOT_STATUS2_BASE_IDX                                                              5\n#define regBIFPLR1_1_MSI_CAP_LIST                                                                       0x440428\n#define regBIFPLR1_1_MSI_CAP_LIST_BASE_IDX                                                              5\n#define regBIFPLR1_1_MSI_MSG_CNTL                                                                       0x440428\n#define regBIFPLR1_1_MSI_MSG_CNTL_BASE_IDX                                                              5\n#define regBIFPLR1_1_MSI_MSG_ADDR_LO                                                                    0x440429\n#define regBIFPLR1_1_MSI_MSG_ADDR_LO_BASE_IDX                                                           5\n#define regBIFPLR1_1_MSI_MSG_ADDR_HI                                                                    0x44042a\n#define regBIFPLR1_1_MSI_MSG_ADDR_HI_BASE_IDX                                                           5\n#define regBIFPLR1_1_MSI_MSG_DATA                                                                       0x44042a\n#define regBIFPLR1_1_MSI_MSG_DATA_BASE_IDX                                                              5\n#define regBIFPLR1_1_MSI_MSG_DATA_64                                                                    0x44042b\n#define regBIFPLR1_1_MSI_MSG_DATA_64_BASE_IDX                                                           5\n#define regBIFPLR1_1_SSID_CAP_LIST                                                                      0x440430\n#define regBIFPLR1_1_SSID_CAP_LIST_BASE_IDX                                                             5\n#define regBIFPLR1_1_SSID_CAP                                                                           0x440431\n#define regBIFPLR1_1_SSID_CAP_BASE_IDX                                                                  5\n#define regBIFPLR1_1_MSI_MAP_CAP_LIST                                                                   0x440432\n#define regBIFPLR1_1_MSI_MAP_CAP_LIST_BASE_IDX                                                          5\n#define regBIFPLR1_1_MSI_MAP_CAP                                                                        0x440432\n#define regBIFPLR1_1_MSI_MAP_CAP_BASE_IDX                                                               5\n#define regBIFPLR1_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                                  0x440440\n#define regBIFPLR1_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIFPLR1_1_PCIE_VENDOR_SPECIFIC_HDR                                                           0x440441\n#define regBIFPLR1_1_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                                  5\n#define regBIFPLR1_1_PCIE_VENDOR_SPECIFIC1                                                              0x440442\n#define regBIFPLR1_1_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                                     5\n#define regBIFPLR1_1_PCIE_VENDOR_SPECIFIC2                                                              0x440443\n#define regBIFPLR1_1_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                                     5\n#define regBIFPLR1_1_PCIE_VC_ENH_CAP_LIST                                                               0x440444\n#define regBIFPLR1_1_PCIE_VC_ENH_CAP_LIST_BASE_IDX                                                      5\n#define regBIFPLR1_1_PCIE_PORT_VC_CAP_REG1                                                              0x440445\n#define regBIFPLR1_1_PCIE_PORT_VC_CAP_REG1_BASE_IDX                                                     5\n#define regBIFPLR1_1_PCIE_PORT_VC_CAP_REG2                                                              0x440446\n#define regBIFPLR1_1_PCIE_PORT_VC_CAP_REG2_BASE_IDX                                                     5\n#define regBIFPLR1_1_PCIE_PORT_VC_CNTL                                                                  0x440447\n#define regBIFPLR1_1_PCIE_PORT_VC_CNTL_BASE_IDX                                                         5\n#define regBIFPLR1_1_PCIE_PORT_VC_STATUS                                                                0x440447\n#define regBIFPLR1_1_PCIE_PORT_VC_STATUS_BASE_IDX                                                       5\n#define regBIFPLR1_1_PCIE_VC0_RESOURCE_CAP                                                              0x440448\n#define regBIFPLR1_1_PCIE_VC0_RESOURCE_CAP_BASE_IDX                                                     5\n#define regBIFPLR1_1_PCIE_VC0_RESOURCE_CNTL                                                             0x440449\n#define regBIFPLR1_1_PCIE_VC0_RESOURCE_CNTL_BASE_IDX                                                    5\n#define regBIFPLR1_1_PCIE_VC0_RESOURCE_STATUS                                                           0x44044a\n#define regBIFPLR1_1_PCIE_VC0_RESOURCE_STATUS_BASE_IDX                                                  5\n#define regBIFPLR1_1_PCIE_VC1_RESOURCE_CAP                                                              0x44044b\n#define regBIFPLR1_1_PCIE_VC1_RESOURCE_CAP_BASE_IDX                                                     5\n#define regBIFPLR1_1_PCIE_VC1_RESOURCE_CNTL                                                             0x44044c\n#define regBIFPLR1_1_PCIE_VC1_RESOURCE_CNTL_BASE_IDX                                                    5\n#define regBIFPLR1_1_PCIE_VC1_RESOURCE_STATUS                                                           0x44044d\n#define regBIFPLR1_1_PCIE_VC1_RESOURCE_STATUS_BASE_IDX                                                  5\n#define regBIFPLR1_1_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                                   0x440450\n#define regBIFPLR1_1_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST_BASE_IDX                                          5\n#define regBIFPLR1_1_PCIE_DEV_SERIAL_NUM_DW1                                                            0x440451\n#define regBIFPLR1_1_PCIE_DEV_SERIAL_NUM_DW1_BASE_IDX                                                   5\n#define regBIFPLR1_1_PCIE_DEV_SERIAL_NUM_DW2                                                            0x440452\n#define regBIFPLR1_1_PCIE_DEV_SERIAL_NUM_DW2_BASE_IDX                                                   5\n#define regBIFPLR1_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                                      0x440454\n#define regBIFPLR1_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                             5\n#define regBIFPLR1_1_PCIE_UNCORR_ERR_STATUS                                                             0x440455\n#define regBIFPLR1_1_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                                    5\n#define regBIFPLR1_1_PCIE_UNCORR_ERR_MASK                                                               0x440456\n#define regBIFPLR1_1_PCIE_UNCORR_ERR_MASK_BASE_IDX                                                      5\n#define regBIFPLR1_1_PCIE_UNCORR_ERR_SEVERITY                                                           0x440457\n#define regBIFPLR1_1_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                                  5\n#define regBIFPLR1_1_PCIE_CORR_ERR_STATUS                                                               0x440458\n#define regBIFPLR1_1_PCIE_CORR_ERR_STATUS_BASE_IDX                                                      5\n#define regBIFPLR1_1_PCIE_CORR_ERR_MASK                                                                 0x440459\n#define regBIFPLR1_1_PCIE_CORR_ERR_MASK_BASE_IDX                                                        5\n#define regBIFPLR1_1_PCIE_ADV_ERR_CAP_CNTL                                                              0x44045a\n#define regBIFPLR1_1_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                                     5\n#define regBIFPLR1_1_PCIE_HDR_LOG0                                                                      0x44045b\n#define regBIFPLR1_1_PCIE_HDR_LOG0_BASE_IDX                                                             5\n#define regBIFPLR1_1_PCIE_HDR_LOG1                                                                      0x44045c\n#define regBIFPLR1_1_PCIE_HDR_LOG1_BASE_IDX                                                             5\n#define regBIFPLR1_1_PCIE_HDR_LOG2                                                                      0x44045d\n#define regBIFPLR1_1_PCIE_HDR_LOG2_BASE_IDX                                                             5\n#define regBIFPLR1_1_PCIE_HDR_LOG3                                                                      0x44045e\n#define regBIFPLR1_1_PCIE_HDR_LOG3_BASE_IDX                                                             5\n#define regBIFPLR1_1_PCIE_ROOT_ERR_CMD                                                                  0x44045f\n#define regBIFPLR1_1_PCIE_ROOT_ERR_CMD_BASE_IDX                                                         5\n#define regBIFPLR1_1_PCIE_ROOT_ERR_STATUS                                                               0x440460\n#define regBIFPLR1_1_PCIE_ROOT_ERR_STATUS_BASE_IDX                                                      5\n#define regBIFPLR1_1_PCIE_ERR_SRC_ID                                                                    0x440461\n#define regBIFPLR1_1_PCIE_ERR_SRC_ID_BASE_IDX                                                           5\n#define regBIFPLR1_1_PCIE_TLP_PREFIX_LOG0                                                               0x440462\n#define regBIFPLR1_1_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                                      5\n#define regBIFPLR1_1_PCIE_TLP_PREFIX_LOG1                                                               0x440463\n#define regBIFPLR1_1_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                                      5\n#define regBIFPLR1_1_PCIE_TLP_PREFIX_LOG2                                                               0x440464\n#define regBIFPLR1_1_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                                      5\n#define regBIFPLR1_1_PCIE_TLP_PREFIX_LOG3                                                               0x440465\n#define regBIFPLR1_1_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                                      5\n#define regBIFPLR1_1_PCIE_SECONDARY_ENH_CAP_LIST                                                        0x44049c\n#define regBIFPLR1_1_PCIE_SECONDARY_ENH_CAP_LIST_BASE_IDX                                               5\n#define regBIFPLR1_1_PCIE_LINK_CNTL3                                                                    0x44049d\n#define regBIFPLR1_1_PCIE_LINK_CNTL3_BASE_IDX                                                           5\n#define regBIFPLR1_1_PCIE_LANE_ERROR_STATUS                                                             0x44049e\n#define regBIFPLR1_1_PCIE_LANE_ERROR_STATUS_BASE_IDX                                                    5\n#define regBIFPLR1_1_PCIE_LANE_0_EQUALIZATION_CNTL                                                      0x44049f\n#define regBIFPLR1_1_PCIE_LANE_0_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR1_1_PCIE_LANE_1_EQUALIZATION_CNTL                                                      0x44049f\n#define regBIFPLR1_1_PCIE_LANE_1_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR1_1_PCIE_LANE_2_EQUALIZATION_CNTL                                                      0x4404a0\n#define regBIFPLR1_1_PCIE_LANE_2_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR1_1_PCIE_LANE_3_EQUALIZATION_CNTL                                                      0x4404a0\n#define regBIFPLR1_1_PCIE_LANE_3_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR1_1_PCIE_LANE_4_EQUALIZATION_CNTL                                                      0x4404a1\n#define regBIFPLR1_1_PCIE_LANE_4_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR1_1_PCIE_LANE_5_EQUALIZATION_CNTL                                                      0x4404a1\n#define regBIFPLR1_1_PCIE_LANE_5_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR1_1_PCIE_LANE_6_EQUALIZATION_CNTL                                                      0x4404a2\n#define regBIFPLR1_1_PCIE_LANE_6_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR1_1_PCIE_LANE_7_EQUALIZATION_CNTL                                                      0x4404a2\n#define regBIFPLR1_1_PCIE_LANE_7_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR1_1_PCIE_LANE_8_EQUALIZATION_CNTL                                                      0x4404a3\n#define regBIFPLR1_1_PCIE_LANE_8_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR1_1_PCIE_LANE_9_EQUALIZATION_CNTL                                                      0x4404a3\n#define regBIFPLR1_1_PCIE_LANE_9_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR1_1_PCIE_LANE_10_EQUALIZATION_CNTL                                                     0x4404a4\n#define regBIFPLR1_1_PCIE_LANE_10_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR1_1_PCIE_LANE_11_EQUALIZATION_CNTL                                                     0x4404a4\n#define regBIFPLR1_1_PCIE_LANE_11_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR1_1_PCIE_LANE_12_EQUALIZATION_CNTL                                                     0x4404a5\n#define regBIFPLR1_1_PCIE_LANE_12_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR1_1_PCIE_LANE_13_EQUALIZATION_CNTL                                                     0x4404a5\n#define regBIFPLR1_1_PCIE_LANE_13_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR1_1_PCIE_LANE_14_EQUALIZATION_CNTL                                                     0x4404a6\n#define regBIFPLR1_1_PCIE_LANE_14_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR1_1_PCIE_LANE_15_EQUALIZATION_CNTL                                                     0x4404a6\n#define regBIFPLR1_1_PCIE_LANE_15_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR1_1_PCIE_ACS_ENH_CAP_LIST                                                              0x4404a8\n#define regBIFPLR1_1_PCIE_ACS_ENH_CAP_LIST_BASE_IDX                                                     5\n#define regBIFPLR1_1_PCIE_ACS_CAP                                                                       0x4404a9\n#define regBIFPLR1_1_PCIE_ACS_CAP_BASE_IDX                                                              5\n#define regBIFPLR1_1_PCIE_ACS_CNTL                                                                      0x4404a9\n#define regBIFPLR1_1_PCIE_ACS_CNTL_BASE_IDX                                                             5\n#define regBIFPLR1_1_PCIE_MC_ENH_CAP_LIST                                                               0x4404bc\n#define regBIFPLR1_1_PCIE_MC_ENH_CAP_LIST_BASE_IDX                                                      5\n#define regBIFPLR1_1_PCIE_MC_CAP                                                                        0x4404bd\n#define regBIFPLR1_1_PCIE_MC_CAP_BASE_IDX                                                               5\n#define regBIFPLR1_1_PCIE_MC_CNTL                                                                       0x4404bd\n#define regBIFPLR1_1_PCIE_MC_CNTL_BASE_IDX                                                              5\n#define regBIFPLR1_1_PCIE_MC_ADDR0                                                                      0x4404be\n#define regBIFPLR1_1_PCIE_MC_ADDR0_BASE_IDX                                                             5\n#define regBIFPLR1_1_PCIE_MC_ADDR1                                                                      0x4404bf\n#define regBIFPLR1_1_PCIE_MC_ADDR1_BASE_IDX                                                             5\n#define regBIFPLR1_1_PCIE_MC_RCV0                                                                       0x4404c0\n#define regBIFPLR1_1_PCIE_MC_RCV0_BASE_IDX                                                              5\n#define regBIFPLR1_1_PCIE_MC_RCV1                                                                       0x4404c1\n#define regBIFPLR1_1_PCIE_MC_RCV1_BASE_IDX                                                              5\n#define regBIFPLR1_1_PCIE_MC_BLOCK_ALL0                                                                 0x4404c2\n#define regBIFPLR1_1_PCIE_MC_BLOCK_ALL0_BASE_IDX                                                        5\n#define regBIFPLR1_1_PCIE_MC_BLOCK_ALL1                                                                 0x4404c3\n#define regBIFPLR1_1_PCIE_MC_BLOCK_ALL1_BASE_IDX                                                        5\n#define regBIFPLR1_1_PCIE_MC_BLOCK_UNTRANSLATED_0                                                       0x4404c4\n#define regBIFPLR1_1_PCIE_MC_BLOCK_UNTRANSLATED_0_BASE_IDX                                              5\n#define regBIFPLR1_1_PCIE_MC_BLOCK_UNTRANSLATED_1                                                       0x4404c5\n#define regBIFPLR1_1_PCIE_MC_BLOCK_UNTRANSLATED_1_BASE_IDX                                              5\n#define regBIFPLR1_1_PCIE_MC_OVERLAY_BAR0                                                               0x4404c6\n#define regBIFPLR1_1_PCIE_MC_OVERLAY_BAR0_BASE_IDX                                                      5\n#define regBIFPLR1_1_PCIE_MC_OVERLAY_BAR1                                                               0x4404c7\n#define regBIFPLR1_1_PCIE_MC_OVERLAY_BAR1_BASE_IDX                                                      5\n#define regBIFPLR1_1_PCIE_L1_PM_SUB_CAP_LIST                                                            0x4404dc\n#define regBIFPLR1_1_PCIE_L1_PM_SUB_CAP_LIST_BASE_IDX                                                   5\n#define regBIFPLR1_1_PCIE_L1_PM_SUB_CAP                                                                 0x4404dd\n#define regBIFPLR1_1_PCIE_L1_PM_SUB_CAP_BASE_IDX                                                        5\n#define regBIFPLR1_1_PCIE_L1_PM_SUB_CNTL                                                                0x4404de\n#define regBIFPLR1_1_PCIE_L1_PM_SUB_CNTL_BASE_IDX                                                       5\n#define regBIFPLR1_1_PCIE_L1_PM_SUB_CNTL2                                                               0x4404df\n#define regBIFPLR1_1_PCIE_L1_PM_SUB_CNTL2_BASE_IDX                                                      5\n#define regBIFPLR1_1_PCIE_DPC_ENH_CAP_LIST                                                              0x4404e0\n#define regBIFPLR1_1_PCIE_DPC_ENH_CAP_LIST_BASE_IDX                                                     5\n#define regBIFPLR1_1_PCIE_DPC_CAP_LIST                                                                  0x4404e1\n#define regBIFPLR1_1_PCIE_DPC_CAP_LIST_BASE_IDX                                                         5\n#define regBIFPLR1_1_PCIE_DPC_CNTL                                                                      0x4404e1\n#define regBIFPLR1_1_PCIE_DPC_CNTL_BASE_IDX                                                             5\n#define regBIFPLR1_1_PCIE_DPC_STATUS                                                                    0x4404e2\n#define regBIFPLR1_1_PCIE_DPC_STATUS_BASE_IDX                                                           5\n#define regBIFPLR1_1_PCIE_DPC_ERROR_SOURCE_ID                                                           0x4404e2\n#define regBIFPLR1_1_PCIE_DPC_ERROR_SOURCE_ID_BASE_IDX                                                  5\n#define regBIFPLR1_1_PCIE_RP_PIO_STATUS                                                                 0x4404e3\n#define regBIFPLR1_1_PCIE_RP_PIO_STATUS_BASE_IDX                                                        5\n#define regBIFPLR1_1_PCIE_RP_PIO_MASK                                                                   0x4404e4\n#define regBIFPLR1_1_PCIE_RP_PIO_MASK_BASE_IDX                                                          5\n#define regBIFPLR1_1_PCIE_RP_PIO_SEVERITY                                                               0x4404e5\n#define regBIFPLR1_1_PCIE_RP_PIO_SEVERITY_BASE_IDX                                                      5\n#define regBIFPLR1_1_PCIE_RP_PIO_SYSERROR                                                               0x4404e6\n#define regBIFPLR1_1_PCIE_RP_PIO_SYSERROR_BASE_IDX                                                      5\n#define regBIFPLR1_1_PCIE_RP_PIO_EXCEPTION                                                              0x4404e7\n#define regBIFPLR1_1_PCIE_RP_PIO_EXCEPTION_BASE_IDX                                                     5\n#define regBIFPLR1_1_PCIE_RP_PIO_HDR_LOG0                                                               0x4404e8\n#define regBIFPLR1_1_PCIE_RP_PIO_HDR_LOG0_BASE_IDX                                                      5\n#define regBIFPLR1_1_PCIE_RP_PIO_HDR_LOG1                                                               0x4404e9\n#define regBIFPLR1_1_PCIE_RP_PIO_HDR_LOG1_BASE_IDX                                                      5\n#define regBIFPLR1_1_PCIE_RP_PIO_HDR_LOG2                                                               0x4404ea\n#define regBIFPLR1_1_PCIE_RP_PIO_HDR_LOG2_BASE_IDX                                                      5\n#define regBIFPLR1_1_PCIE_RP_PIO_HDR_LOG3                                                               0x4404eb\n#define regBIFPLR1_1_PCIE_RP_PIO_HDR_LOG3_BASE_IDX                                                      5\n#define regBIFPLR1_1_PCIE_RP_PIO_PREFIX_LOG0                                                            0x4404ed\n#define regBIFPLR1_1_PCIE_RP_PIO_PREFIX_LOG0_BASE_IDX                                                   5\n#define regBIFPLR1_1_PCIE_RP_PIO_PREFIX_LOG1                                                            0x4404ee\n#define regBIFPLR1_1_PCIE_RP_PIO_PREFIX_LOG1_BASE_IDX                                                   5\n#define regBIFPLR1_1_PCIE_RP_PIO_PREFIX_LOG2                                                            0x4404ef\n#define regBIFPLR1_1_PCIE_RP_PIO_PREFIX_LOG2_BASE_IDX                                                   5\n#define regBIFPLR1_1_PCIE_RP_PIO_PREFIX_LOG3                                                            0x4404f0\n#define regBIFPLR1_1_PCIE_RP_PIO_PREFIX_LOG3_BASE_IDX                                                   5\n#define regBIFPLR1_1_PCIE_ESM_CAP_LIST                                                                  0x4404f1\n#define regBIFPLR1_1_PCIE_ESM_CAP_LIST_BASE_IDX                                                         5\n#define regBIFPLR1_1_PCIE_ESM_HEADER_1                                                                  0x4404f2\n#define regBIFPLR1_1_PCIE_ESM_HEADER_1_BASE_IDX                                                         5\n#define regBIFPLR1_1_PCIE_ESM_HEADER_2                                                                  0x4404f3\n#define regBIFPLR1_1_PCIE_ESM_HEADER_2_BASE_IDX                                                         5\n#define regBIFPLR1_1_PCIE_ESM_STATUS                                                                    0x4404f3\n#define regBIFPLR1_1_PCIE_ESM_STATUS_BASE_IDX                                                           5\n#define regBIFPLR1_1_PCIE_ESM_CTRL                                                                      0x4404f4\n#define regBIFPLR1_1_PCIE_ESM_CTRL_BASE_IDX                                                             5\n#define regBIFPLR1_1_PCIE_ESM_CAP_1                                                                     0x4404f5\n#define regBIFPLR1_1_PCIE_ESM_CAP_1_BASE_IDX                                                            5\n#define regBIFPLR1_1_PCIE_ESM_CAP_2                                                                     0x4404f6\n#define regBIFPLR1_1_PCIE_ESM_CAP_2_BASE_IDX                                                            5\n#define regBIFPLR1_1_PCIE_ESM_CAP_3                                                                     0x4404f7\n#define regBIFPLR1_1_PCIE_ESM_CAP_3_BASE_IDX                                                            5\n#define regBIFPLR1_1_PCIE_ESM_CAP_4                                                                     0x4404f8\n#define regBIFPLR1_1_PCIE_ESM_CAP_4_BASE_IDX                                                            5\n#define regBIFPLR1_1_PCIE_ESM_CAP_5                                                                     0x4404f9\n#define regBIFPLR1_1_PCIE_ESM_CAP_5_BASE_IDX                                                            5\n#define regBIFPLR1_1_PCIE_ESM_CAP_6                                                                     0x4404fa\n#define regBIFPLR1_1_PCIE_ESM_CAP_6_BASE_IDX                                                            5\n#define regBIFPLR1_1_PCIE_ESM_CAP_7                                                                     0x4404fb\n#define regBIFPLR1_1_PCIE_ESM_CAP_7_BASE_IDX                                                            5\n#define regBIFPLR1_1_PCIE_DLF_ENH_CAP_LIST                                                              0x440500\n#define regBIFPLR1_1_PCIE_DLF_ENH_CAP_LIST_BASE_IDX                                                     5\n#define regBIFPLR1_1_DATA_LINK_FEATURE_CAP                                                              0x440501\n#define regBIFPLR1_1_DATA_LINK_FEATURE_CAP_BASE_IDX                                                     5\n#define regBIFPLR1_1_DATA_LINK_FEATURE_STATUS                                                           0x440502\n#define regBIFPLR1_1_DATA_LINK_FEATURE_STATUS_BASE_IDX                                                  5\n#define regBIFPLR1_1_PCIE_PHY_16GT_ENH_CAP_LIST                                                         0x440504\n#define regBIFPLR1_1_PCIE_PHY_16GT_ENH_CAP_LIST_BASE_IDX                                                5\n#define regBIFPLR1_1_LINK_CAP_16GT                                                                      0x440505\n#define regBIFPLR1_1_LINK_CAP_16GT_BASE_IDX                                                             5\n#define regBIFPLR1_1_LINK_CNTL_16GT                                                                     0x440506\n#define regBIFPLR1_1_LINK_CNTL_16GT_BASE_IDX                                                            5\n#define regBIFPLR1_1_LINK_STATUS_16GT                                                                   0x440507\n#define regBIFPLR1_1_LINK_STATUS_16GT_BASE_IDX                                                          5\n#define regBIFPLR1_1_LOCAL_PARITY_MISMATCH_STATUS_16GT                                                  0x440508\n#define regBIFPLR1_1_LOCAL_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                         5\n#define regBIFPLR1_1_RTM1_PARITY_MISMATCH_STATUS_16GT                                                   0x440509\n#define regBIFPLR1_1_RTM1_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                          5\n#define regBIFPLR1_1_RTM2_PARITY_MISMATCH_STATUS_16GT                                                   0x44050a\n#define regBIFPLR1_1_RTM2_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                          5\n#define regBIFPLR1_1_LANE_0_EQUALIZATION_CNTL_16GT                                                      0x44050c\n#define regBIFPLR1_1_LANE_0_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR1_1_LANE_1_EQUALIZATION_CNTL_16GT                                                      0x44050c\n#define regBIFPLR1_1_LANE_1_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR1_1_LANE_2_EQUALIZATION_CNTL_16GT                                                      0x44050c\n#define regBIFPLR1_1_LANE_2_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR1_1_LANE_3_EQUALIZATION_CNTL_16GT                                                      0x44050c\n#define regBIFPLR1_1_LANE_3_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR1_1_LANE_4_EQUALIZATION_CNTL_16GT                                                      0x44050d\n#define regBIFPLR1_1_LANE_4_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR1_1_LANE_5_EQUALIZATION_CNTL_16GT                                                      0x44050d\n#define regBIFPLR1_1_LANE_5_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR1_1_LANE_6_EQUALIZATION_CNTL_16GT                                                      0x44050d\n#define regBIFPLR1_1_LANE_6_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR1_1_LANE_7_EQUALIZATION_CNTL_16GT                                                      0x44050d\n#define regBIFPLR1_1_LANE_7_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR1_1_LANE_8_EQUALIZATION_CNTL_16GT                                                      0x44050e\n#define regBIFPLR1_1_LANE_8_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR1_1_LANE_9_EQUALIZATION_CNTL_16GT                                                      0x44050e\n#define regBIFPLR1_1_LANE_9_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR1_1_LANE_10_EQUALIZATION_CNTL_16GT                                                     0x44050e\n#define regBIFPLR1_1_LANE_10_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR1_1_LANE_11_EQUALIZATION_CNTL_16GT                                                     0x44050e\n#define regBIFPLR1_1_LANE_11_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR1_1_LANE_12_EQUALIZATION_CNTL_16GT                                                     0x44050f\n#define regBIFPLR1_1_LANE_12_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR1_1_LANE_13_EQUALIZATION_CNTL_16GT                                                     0x44050f\n#define regBIFPLR1_1_LANE_13_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR1_1_LANE_14_EQUALIZATION_CNTL_16GT                                                     0x44050f\n#define regBIFPLR1_1_LANE_14_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR1_1_LANE_15_EQUALIZATION_CNTL_16GT                                                     0x44050f\n#define regBIFPLR1_1_LANE_15_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR1_1_PCIE_MARGINING_ENH_CAP_LIST                                                        0x440510\n#define regBIFPLR1_1_PCIE_MARGINING_ENH_CAP_LIST_BASE_IDX                                               5\n#define regBIFPLR1_1_MARGINING_PORT_CAP                                                                 0x440511\n#define regBIFPLR1_1_MARGINING_PORT_CAP_BASE_IDX                                                        5\n#define regBIFPLR1_1_MARGINING_PORT_STATUS                                                              0x440511\n#define regBIFPLR1_1_MARGINING_PORT_STATUS_BASE_IDX                                                     5\n#define regBIFPLR1_1_LANE_0_MARGINING_LANE_CNTL                                                         0x440512\n#define regBIFPLR1_1_LANE_0_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR1_1_LANE_0_MARGINING_LANE_STATUS                                                       0x440512\n#define regBIFPLR1_1_LANE_0_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR1_1_LANE_1_MARGINING_LANE_CNTL                                                         0x440513\n#define regBIFPLR1_1_LANE_1_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR1_1_LANE_1_MARGINING_LANE_STATUS                                                       0x440513\n#define regBIFPLR1_1_LANE_1_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR1_1_LANE_2_MARGINING_LANE_CNTL                                                         0x440514\n#define regBIFPLR1_1_LANE_2_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR1_1_LANE_2_MARGINING_LANE_STATUS                                                       0x440514\n#define regBIFPLR1_1_LANE_2_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR1_1_LANE_3_MARGINING_LANE_CNTL                                                         0x440515\n#define regBIFPLR1_1_LANE_3_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR1_1_LANE_3_MARGINING_LANE_STATUS                                                       0x440515\n#define regBIFPLR1_1_LANE_3_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR1_1_LANE_4_MARGINING_LANE_CNTL                                                         0x440516\n#define regBIFPLR1_1_LANE_4_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR1_1_LANE_4_MARGINING_LANE_STATUS                                                       0x440516\n#define regBIFPLR1_1_LANE_4_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR1_1_LANE_5_MARGINING_LANE_CNTL                                                         0x440517\n#define regBIFPLR1_1_LANE_5_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR1_1_LANE_5_MARGINING_LANE_STATUS                                                       0x440517\n#define regBIFPLR1_1_LANE_5_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR1_1_LANE_6_MARGINING_LANE_CNTL                                                         0x440518\n#define regBIFPLR1_1_LANE_6_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR1_1_LANE_6_MARGINING_LANE_STATUS                                                       0x440518\n#define regBIFPLR1_1_LANE_6_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR1_1_LANE_7_MARGINING_LANE_CNTL                                                         0x440519\n#define regBIFPLR1_1_LANE_7_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR1_1_LANE_7_MARGINING_LANE_STATUS                                                       0x440519\n#define regBIFPLR1_1_LANE_7_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR1_1_LANE_8_MARGINING_LANE_CNTL                                                         0x44051a\n#define regBIFPLR1_1_LANE_8_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR1_1_LANE_8_MARGINING_LANE_STATUS                                                       0x44051a\n#define regBIFPLR1_1_LANE_8_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR1_1_LANE_9_MARGINING_LANE_CNTL                                                         0x44051b\n#define regBIFPLR1_1_LANE_9_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR1_1_LANE_9_MARGINING_LANE_STATUS                                                       0x44051b\n#define regBIFPLR1_1_LANE_9_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR1_1_LANE_10_MARGINING_LANE_CNTL                                                        0x44051c\n#define regBIFPLR1_1_LANE_10_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR1_1_LANE_10_MARGINING_LANE_STATUS                                                      0x44051c\n#define regBIFPLR1_1_LANE_10_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR1_1_LANE_11_MARGINING_LANE_CNTL                                                        0x44051d\n#define regBIFPLR1_1_LANE_11_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR1_1_LANE_11_MARGINING_LANE_STATUS                                                      0x44051d\n#define regBIFPLR1_1_LANE_11_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR1_1_LANE_12_MARGINING_LANE_CNTL                                                        0x44051e\n#define regBIFPLR1_1_LANE_12_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR1_1_LANE_12_MARGINING_LANE_STATUS                                                      0x44051e\n#define regBIFPLR1_1_LANE_12_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR1_1_LANE_13_MARGINING_LANE_CNTL                                                        0x44051f\n#define regBIFPLR1_1_LANE_13_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR1_1_LANE_13_MARGINING_LANE_STATUS                                                      0x44051f\n#define regBIFPLR1_1_LANE_13_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR1_1_LANE_14_MARGINING_LANE_CNTL                                                        0x440520\n#define regBIFPLR1_1_LANE_14_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR1_1_LANE_14_MARGINING_LANE_STATUS                                                      0x440520\n#define regBIFPLR1_1_LANE_14_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR1_1_LANE_15_MARGINING_LANE_CNTL                                                        0x440521\n#define regBIFPLR1_1_LANE_15_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR1_1_LANE_15_MARGINING_LANE_STATUS                                                      0x440521\n#define regBIFPLR1_1_LANE_15_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR1_1_PCIE_CCIX_CAP_LIST                                                                 0x440522\n#define regBIFPLR1_1_PCIE_CCIX_CAP_LIST_BASE_IDX                                                        5\n#define regBIFPLR1_1_PCIE_CCIX_HEADER_1                                                                 0x440523\n#define regBIFPLR1_1_PCIE_CCIX_HEADER_1_BASE_IDX                                                        5\n#define regBIFPLR1_1_PCIE_CCIX_HEADER_2                                                                 0x440524\n#define regBIFPLR1_1_PCIE_CCIX_HEADER_2_BASE_IDX                                                        5\n#define regBIFPLR1_1_PCIE_CCIX_CAP                                                                      0x440524\n#define regBIFPLR1_1_PCIE_CCIX_CAP_BASE_IDX                                                             5\n#define regBIFPLR1_1_PCIE_CCIX_ESM_REQD_CAP                                                             0x440525\n#define regBIFPLR1_1_PCIE_CCIX_ESM_REQD_CAP_BASE_IDX                                                    5\n#define regBIFPLR1_1_PCIE_CCIX_ESM_OPTL_CAP                                                             0x440526\n#define regBIFPLR1_1_PCIE_CCIX_ESM_OPTL_CAP_BASE_IDX                                                    5\n#define regBIFPLR1_1_PCIE_CCIX_ESM_STATUS                                                               0x440527\n#define regBIFPLR1_1_PCIE_CCIX_ESM_STATUS_BASE_IDX                                                      5\n#define regBIFPLR1_1_PCIE_CCIX_ESM_CNTL                                                                 0x440528\n#define regBIFPLR1_1_PCIE_CCIX_ESM_CNTL_BASE_IDX                                                        5\n#define regBIFPLR1_1_ESM_LANE_0_EQUALIZATION_CNTL_20GT                                                  0x440529\n#define regBIFPLR1_1_ESM_LANE_0_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR1_1_ESM_LANE_1_EQUALIZATION_CNTL_20GT                                                  0x440529\n#define regBIFPLR1_1_ESM_LANE_1_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR1_1_ESM_LANE_2_EQUALIZATION_CNTL_20GT                                                  0x440529\n#define regBIFPLR1_1_ESM_LANE_2_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR1_1_ESM_LANE_3_EQUALIZATION_CNTL_20GT                                                  0x440529\n#define regBIFPLR1_1_ESM_LANE_3_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR1_1_ESM_LANE_4_EQUALIZATION_CNTL_20GT                                                  0x44052a\n#define regBIFPLR1_1_ESM_LANE_4_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR1_1_ESM_LANE_5_EQUALIZATION_CNTL_20GT                                                  0x44052a\n#define regBIFPLR1_1_ESM_LANE_5_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR1_1_ESM_LANE_6_EQUALIZATION_CNTL_20GT                                                  0x44052a\n#define regBIFPLR1_1_ESM_LANE_6_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR1_1_ESM_LANE_7_EQUALIZATION_CNTL_20GT                                                  0x44052a\n#define regBIFPLR1_1_ESM_LANE_7_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR1_1_ESM_LANE_8_EQUALIZATION_CNTL_20GT                                                  0x44052b\n#define regBIFPLR1_1_ESM_LANE_8_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR1_1_ESM_LANE_9_EQUALIZATION_CNTL_20GT                                                  0x44052b\n#define regBIFPLR1_1_ESM_LANE_9_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR1_1_ESM_LANE_10_EQUALIZATION_CNTL_20GT                                                 0x44052b\n#define regBIFPLR1_1_ESM_LANE_10_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR1_1_ESM_LANE_11_EQUALIZATION_CNTL_20GT                                                 0x44052b\n#define regBIFPLR1_1_ESM_LANE_11_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR1_1_ESM_LANE_12_EQUALIZATION_CNTL_20GT                                                 0x44052c\n#define regBIFPLR1_1_ESM_LANE_12_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR1_1_ESM_LANE_13_EQUALIZATION_CNTL_20GT                                                 0x44052c\n#define regBIFPLR1_1_ESM_LANE_13_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR1_1_ESM_LANE_14_EQUALIZATION_CNTL_20GT                                                 0x44052c\n#define regBIFPLR1_1_ESM_LANE_14_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR1_1_ESM_LANE_15_EQUALIZATION_CNTL_20GT                                                 0x44052c\n#define regBIFPLR1_1_ESM_LANE_15_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR1_1_ESM_LANE_0_EQUALIZATION_CNTL_25GT                                                  0x44052d\n#define regBIFPLR1_1_ESM_LANE_0_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR1_1_ESM_LANE_1_EQUALIZATION_CNTL_25GT                                                  0x44052d\n#define regBIFPLR1_1_ESM_LANE_1_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR1_1_ESM_LANE_2_EQUALIZATION_CNTL_25GT                                                  0x44052d\n#define regBIFPLR1_1_ESM_LANE_2_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR1_1_ESM_LANE_3_EQUALIZATION_CNTL_25GT                                                  0x44052d\n#define regBIFPLR1_1_ESM_LANE_3_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR1_1_ESM_LANE_4_EQUALIZATION_CNTL_25GT                                                  0x44052e\n#define regBIFPLR1_1_ESM_LANE_4_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR1_1_ESM_LANE_5_EQUALIZATION_CNTL_25GT                                                  0x44052e\n#define regBIFPLR1_1_ESM_LANE_5_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR1_1_ESM_LANE_6_EQUALIZATION_CNTL_25GT                                                  0x44052e\n#define regBIFPLR1_1_ESM_LANE_6_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR1_1_ESM_LANE_7_EQUALIZATION_CNTL_25GT                                                  0x44052e\n#define regBIFPLR1_1_ESM_LANE_7_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR1_1_ESM_LANE_8_EQUALIZATION_CNTL_25GT                                                  0x44052f\n#define regBIFPLR1_1_ESM_LANE_8_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR1_1_ESM_LANE_9_EQUALIZATION_CNTL_25GT                                                  0x44052f\n#define regBIFPLR1_1_ESM_LANE_9_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR1_1_ESM_LANE_10_EQUALIZATION_CNTL_25GT                                                 0x44052f\n#define regBIFPLR1_1_ESM_LANE_10_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR1_1_ESM_LANE_11_EQUALIZATION_CNTL_25GT                                                 0x44052f\n#define regBIFPLR1_1_ESM_LANE_11_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR1_1_ESM_LANE_12_EQUALIZATION_CNTL_25GT                                                 0x440530\n#define regBIFPLR1_1_ESM_LANE_12_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR1_1_ESM_LANE_13_EQUALIZATION_CNTL_25GT                                                 0x440530\n#define regBIFPLR1_1_ESM_LANE_13_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR1_1_ESM_LANE_14_EQUALIZATION_CNTL_25GT                                                 0x440530\n#define regBIFPLR1_1_ESM_LANE_14_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR1_1_ESM_LANE_15_EQUALIZATION_CNTL_25GT                                                 0x440530\n#define regBIFPLR1_1_ESM_LANE_15_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR1_1_PCIE_CCIX_TRANS_CAP                                                                0x440531\n#define regBIFPLR1_1_PCIE_CCIX_TRANS_CAP_BASE_IDX                                                       5\n#define regBIFPLR1_1_PCIE_CCIX_TRANS_CNTL                                                               0x440532\n#define regBIFPLR1_1_PCIE_CCIX_TRANS_CNTL_BASE_IDX                                                      5\n#define regBIFPLR1_1_LINK_CAP_32GT                                                                      0x440541\n#define regBIFPLR1_1_LINK_CAP_32GT_BASE_IDX                                                             5\n#define regBIFPLR1_1_LINK_CNTL_32GT                                                                     0x440542\n#define regBIFPLR1_1_LINK_CNTL_32GT_BASE_IDX                                                            5\n#define regBIFPLR1_1_LINK_STATUS_32GT                                                                   0x440543\n#define regBIFPLR1_1_LINK_STATUS_32GT_BASE_IDX                                                          5\n\n\n\n\n#define regBIFPLR2_1_VENDOR_ID                                                                          0x440800\n#define regBIFPLR2_1_VENDOR_ID_BASE_IDX                                                                 5\n#define regBIFPLR2_1_DEVICE_ID                                                                          0x440800\n#define regBIFPLR2_1_DEVICE_ID_BASE_IDX                                                                 5\n#define regBIFPLR2_1_COMMAND                                                                            0x440801\n#define regBIFPLR2_1_COMMAND_BASE_IDX                                                                   5\n#define regBIFPLR2_1_STATUS                                                                             0x440801\n#define regBIFPLR2_1_STATUS_BASE_IDX                                                                    5\n#define regBIFPLR2_1_REVISION_ID                                                                        0x440802\n#define regBIFPLR2_1_REVISION_ID_BASE_IDX                                                               5\n#define regBIFPLR2_1_PROG_INTERFACE                                                                     0x440802\n#define regBIFPLR2_1_PROG_INTERFACE_BASE_IDX                                                            5\n#define regBIFPLR2_1_SUB_CLASS                                                                          0x440802\n#define regBIFPLR2_1_SUB_CLASS_BASE_IDX                                                                 5\n#define regBIFPLR2_1_BASE_CLASS                                                                         0x440802\n#define regBIFPLR2_1_BASE_CLASS_BASE_IDX                                                                5\n#define regBIFPLR2_1_CACHE_LINE                                                                         0x440803\n#define regBIFPLR2_1_CACHE_LINE_BASE_IDX                                                                5\n#define regBIFPLR2_1_LATENCY                                                                            0x440803\n#define regBIFPLR2_1_LATENCY_BASE_IDX                                                                   5\n#define regBIFPLR2_1_HEADER                                                                             0x440803\n#define regBIFPLR2_1_HEADER_BASE_IDX                                                                    5\n#define regBIFPLR2_1_BIST                                                                               0x440803\n#define regBIFPLR2_1_BIST_BASE_IDX                                                                      5\n#define regBIFPLR2_1_SUB_BUS_NUMBER_LATENCY                                                             0x440806\n#define regBIFPLR2_1_SUB_BUS_NUMBER_LATENCY_BASE_IDX                                                    5\n#define regBIFPLR2_1_IO_BASE_LIMIT                                                                      0x440807\n#define regBIFPLR2_1_IO_BASE_LIMIT_BASE_IDX                                                             5\n#define regBIFPLR2_1_SECONDARY_STATUS                                                                   0x440807\n#define regBIFPLR2_1_SECONDARY_STATUS_BASE_IDX                                                          5\n#define regBIFPLR2_1_MEM_BASE_LIMIT                                                                     0x440808\n#define regBIFPLR2_1_MEM_BASE_LIMIT_BASE_IDX                                                            5\n#define regBIFPLR2_1_PREF_BASE_LIMIT                                                                    0x440809\n#define regBIFPLR2_1_PREF_BASE_LIMIT_BASE_IDX                                                           5\n#define regBIFPLR2_1_PREF_BASE_UPPER                                                                    0x44080a\n#define regBIFPLR2_1_PREF_BASE_UPPER_BASE_IDX                                                           5\n#define regBIFPLR2_1_PREF_LIMIT_UPPER                                                                   0x44080b\n#define regBIFPLR2_1_PREF_LIMIT_UPPER_BASE_IDX                                                          5\n#define regBIFPLR2_1_IO_BASE_LIMIT_HI                                                                   0x44080c\n#define regBIFPLR2_1_IO_BASE_LIMIT_HI_BASE_IDX                                                          5\n#define regBIFPLR2_1_CAP_PTR                                                                            0x44080d\n#define regBIFPLR2_1_CAP_PTR_BASE_IDX                                                                   5\n#define regBIFPLR2_1_ROM_BASE_ADDR                                                                      0x44080e\n#define regBIFPLR2_1_ROM_BASE_ADDR_BASE_IDX                                                             5\n#define regBIFPLR2_1_INTERRUPT_LINE                                                                     0x44080f\n#define regBIFPLR2_1_INTERRUPT_LINE_BASE_IDX                                                            5\n#define regBIFPLR2_1_INTERRUPT_PIN                                                                      0x44080f\n#define regBIFPLR2_1_INTERRUPT_PIN_BASE_IDX                                                             5\n#define regBIFPLR2_1_EXT_BRIDGE_CNTL                                                                    0x440810\n#define regBIFPLR2_1_EXT_BRIDGE_CNTL_BASE_IDX                                                           5\n#define regBIFPLR2_1_VENDOR_CAP_LIST                                                                    0x440812\n#define regBIFPLR2_1_VENDOR_CAP_LIST_BASE_IDX                                                           5\n#define regBIFPLR2_1_ADAPTER_ID_W                                                                       0x440813\n#define regBIFPLR2_1_ADAPTER_ID_W_BASE_IDX                                                              5\n#define regBIFPLR2_1_PMI_CAP_LIST                                                                       0x440814\n#define regBIFPLR2_1_PMI_CAP_LIST_BASE_IDX                                                              5\n#define regBIFPLR2_1_PMI_CAP                                                                            0x440814\n#define regBIFPLR2_1_PMI_CAP_BASE_IDX                                                                   5\n#define regBIFPLR2_1_PMI_STATUS_CNTL                                                                    0x440815\n#define regBIFPLR2_1_PMI_STATUS_CNTL_BASE_IDX                                                           5\n#define regBIFPLR2_1_PCIE_CAP_LIST                                                                      0x440816\n#define regBIFPLR2_1_PCIE_CAP_LIST_BASE_IDX                                                             5\n#define regBIFPLR2_1_PCIE_CAP                                                                           0x440816\n#define regBIFPLR2_1_PCIE_CAP_BASE_IDX                                                                  5\n#define regBIFPLR2_1_DEVICE_CAP                                                                         0x440817\n#define regBIFPLR2_1_DEVICE_CAP_BASE_IDX                                                                5\n#define regBIFPLR2_1_DEVICE_CNTL                                                                        0x440818\n#define regBIFPLR2_1_DEVICE_CNTL_BASE_IDX                                                               5\n#define regBIFPLR2_1_DEVICE_STATUS                                                                      0x440818\n#define regBIFPLR2_1_DEVICE_STATUS_BASE_IDX                                                             5\n#define regBIFPLR2_1_LINK_CAP                                                                           0x440819\n#define regBIFPLR2_1_LINK_CAP_BASE_IDX                                                                  5\n#define regBIFPLR2_1_LINK_CNTL                                                                          0x44081a\n#define regBIFPLR2_1_LINK_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR2_1_LINK_STATUS                                                                        0x44081a\n#define regBIFPLR2_1_LINK_STATUS_BASE_IDX                                                               5\n#define regBIFPLR2_1_SLOT_CAP                                                                           0x44081b\n#define regBIFPLR2_1_SLOT_CAP_BASE_IDX                                                                  5\n#define regBIFPLR2_1_SLOT_CNTL                                                                          0x44081c\n#define regBIFPLR2_1_SLOT_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR2_1_SLOT_STATUS                                                                        0x44081c\n#define regBIFPLR2_1_SLOT_STATUS_BASE_IDX                                                               5\n#define regBIFPLR2_1_ROOT_CNTL                                                                          0x44081d\n#define regBIFPLR2_1_ROOT_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR2_1_ROOT_CAP                                                                           0x44081d\n#define regBIFPLR2_1_ROOT_CAP_BASE_IDX                                                                  5\n#define regBIFPLR2_1_ROOT_STATUS                                                                        0x44081e\n#define regBIFPLR2_1_ROOT_STATUS_BASE_IDX                                                               5\n#define regBIFPLR2_1_DEVICE_CAP2                                                                        0x44081f\n#define regBIFPLR2_1_DEVICE_CAP2_BASE_IDX                                                               5\n#define regBIFPLR2_1_DEVICE_CNTL2                                                                       0x440820\n#define regBIFPLR2_1_DEVICE_CNTL2_BASE_IDX                                                              5\n#define regBIFPLR2_1_DEVICE_STATUS2                                                                     0x440820\n#define regBIFPLR2_1_DEVICE_STATUS2_BASE_IDX                                                            5\n#define regBIFPLR2_1_LINK_CAP2                                                                          0x440821\n#define regBIFPLR2_1_LINK_CAP2_BASE_IDX                                                                 5\n#define regBIFPLR2_1_LINK_CNTL2                                                                         0x440822\n#define regBIFPLR2_1_LINK_CNTL2_BASE_IDX                                                                5\n#define regBIFPLR2_1_LINK_STATUS2                                                                       0x440822\n#define regBIFPLR2_1_LINK_STATUS2_BASE_IDX                                                              5\n#define regBIFPLR2_1_SLOT_CAP2                                                                          0x440823\n#define regBIFPLR2_1_SLOT_CAP2_BASE_IDX                                                                 5\n#define regBIFPLR2_1_SLOT_CNTL2                                                                         0x440824\n#define regBIFPLR2_1_SLOT_CNTL2_BASE_IDX                                                                5\n#define regBIFPLR2_1_SLOT_STATUS2                                                                       0x440824\n#define regBIFPLR2_1_SLOT_STATUS2_BASE_IDX                                                              5\n#define regBIFPLR2_1_MSI_CAP_LIST                                                                       0x440828\n#define regBIFPLR2_1_MSI_CAP_LIST_BASE_IDX                                                              5\n#define regBIFPLR2_1_MSI_MSG_CNTL                                                                       0x440828\n#define regBIFPLR2_1_MSI_MSG_CNTL_BASE_IDX                                                              5\n#define regBIFPLR2_1_MSI_MSG_ADDR_LO                                                                    0x440829\n#define regBIFPLR2_1_MSI_MSG_ADDR_LO_BASE_IDX                                                           5\n#define regBIFPLR2_1_MSI_MSG_ADDR_HI                                                                    0x44082a\n#define regBIFPLR2_1_MSI_MSG_ADDR_HI_BASE_IDX                                                           5\n#define regBIFPLR2_1_MSI_MSG_DATA                                                                       0x44082a\n#define regBIFPLR2_1_MSI_MSG_DATA_BASE_IDX                                                              5\n#define regBIFPLR2_1_MSI_MSG_DATA_64                                                                    0x44082b\n#define regBIFPLR2_1_MSI_MSG_DATA_64_BASE_IDX                                                           5\n#define regBIFPLR2_1_SSID_CAP_LIST                                                                      0x440830\n#define regBIFPLR2_1_SSID_CAP_LIST_BASE_IDX                                                             5\n#define regBIFPLR2_1_SSID_CAP                                                                           0x440831\n#define regBIFPLR2_1_SSID_CAP_BASE_IDX                                                                  5\n#define regBIFPLR2_1_MSI_MAP_CAP_LIST                                                                   0x440832\n#define regBIFPLR2_1_MSI_MAP_CAP_LIST_BASE_IDX                                                          5\n#define regBIFPLR2_1_MSI_MAP_CAP                                                                        0x440832\n#define regBIFPLR2_1_MSI_MAP_CAP_BASE_IDX                                                               5\n#define regBIFPLR2_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                                  0x440840\n#define regBIFPLR2_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIFPLR2_1_PCIE_VENDOR_SPECIFIC_HDR                                                           0x440841\n#define regBIFPLR2_1_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                                  5\n#define regBIFPLR2_1_PCIE_VENDOR_SPECIFIC1                                                              0x440842\n#define regBIFPLR2_1_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                                     5\n#define regBIFPLR2_1_PCIE_VENDOR_SPECIFIC2                                                              0x440843\n#define regBIFPLR2_1_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                                     5\n#define regBIFPLR2_1_PCIE_VC_ENH_CAP_LIST                                                               0x440844\n#define regBIFPLR2_1_PCIE_VC_ENH_CAP_LIST_BASE_IDX                                                      5\n#define regBIFPLR2_1_PCIE_PORT_VC_CAP_REG1                                                              0x440845\n#define regBIFPLR2_1_PCIE_PORT_VC_CAP_REG1_BASE_IDX                                                     5\n#define regBIFPLR2_1_PCIE_PORT_VC_CAP_REG2                                                              0x440846\n#define regBIFPLR2_1_PCIE_PORT_VC_CAP_REG2_BASE_IDX                                                     5\n#define regBIFPLR2_1_PCIE_PORT_VC_CNTL                                                                  0x440847\n#define regBIFPLR2_1_PCIE_PORT_VC_CNTL_BASE_IDX                                                         5\n#define regBIFPLR2_1_PCIE_PORT_VC_STATUS                                                                0x440847\n#define regBIFPLR2_1_PCIE_PORT_VC_STATUS_BASE_IDX                                                       5\n#define regBIFPLR2_1_PCIE_VC0_RESOURCE_CAP                                                              0x440848\n#define regBIFPLR2_1_PCIE_VC0_RESOURCE_CAP_BASE_IDX                                                     5\n#define regBIFPLR2_1_PCIE_VC0_RESOURCE_CNTL                                                             0x440849\n#define regBIFPLR2_1_PCIE_VC0_RESOURCE_CNTL_BASE_IDX                                                    5\n#define regBIFPLR2_1_PCIE_VC0_RESOURCE_STATUS                                                           0x44084a\n#define regBIFPLR2_1_PCIE_VC0_RESOURCE_STATUS_BASE_IDX                                                  5\n#define regBIFPLR2_1_PCIE_VC1_RESOURCE_CAP                                                              0x44084b\n#define regBIFPLR2_1_PCIE_VC1_RESOURCE_CAP_BASE_IDX                                                     5\n#define regBIFPLR2_1_PCIE_VC1_RESOURCE_CNTL                                                             0x44084c\n#define regBIFPLR2_1_PCIE_VC1_RESOURCE_CNTL_BASE_IDX                                                    5\n#define regBIFPLR2_1_PCIE_VC1_RESOURCE_STATUS                                                           0x44084d\n#define regBIFPLR2_1_PCIE_VC1_RESOURCE_STATUS_BASE_IDX                                                  5\n#define regBIFPLR2_1_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                                   0x440850\n#define regBIFPLR2_1_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST_BASE_IDX                                          5\n#define regBIFPLR2_1_PCIE_DEV_SERIAL_NUM_DW1                                                            0x440851\n#define regBIFPLR2_1_PCIE_DEV_SERIAL_NUM_DW1_BASE_IDX                                                   5\n#define regBIFPLR2_1_PCIE_DEV_SERIAL_NUM_DW2                                                            0x440852\n#define regBIFPLR2_1_PCIE_DEV_SERIAL_NUM_DW2_BASE_IDX                                                   5\n#define regBIFPLR2_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                                      0x440854\n#define regBIFPLR2_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                             5\n#define regBIFPLR2_1_PCIE_UNCORR_ERR_STATUS                                                             0x440855\n#define regBIFPLR2_1_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                                    5\n#define regBIFPLR2_1_PCIE_UNCORR_ERR_MASK                                                               0x440856\n#define regBIFPLR2_1_PCIE_UNCORR_ERR_MASK_BASE_IDX                                                      5\n#define regBIFPLR2_1_PCIE_UNCORR_ERR_SEVERITY                                                           0x440857\n#define regBIFPLR2_1_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                                  5\n#define regBIFPLR2_1_PCIE_CORR_ERR_STATUS                                                               0x440858\n#define regBIFPLR2_1_PCIE_CORR_ERR_STATUS_BASE_IDX                                                      5\n#define regBIFPLR2_1_PCIE_CORR_ERR_MASK                                                                 0x440859\n#define regBIFPLR2_1_PCIE_CORR_ERR_MASK_BASE_IDX                                                        5\n#define regBIFPLR2_1_PCIE_ADV_ERR_CAP_CNTL                                                              0x44085a\n#define regBIFPLR2_1_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                                     5\n#define regBIFPLR2_1_PCIE_HDR_LOG0                                                                      0x44085b\n#define regBIFPLR2_1_PCIE_HDR_LOG0_BASE_IDX                                                             5\n#define regBIFPLR2_1_PCIE_HDR_LOG1                                                                      0x44085c\n#define regBIFPLR2_1_PCIE_HDR_LOG1_BASE_IDX                                                             5\n#define regBIFPLR2_1_PCIE_HDR_LOG2                                                                      0x44085d\n#define regBIFPLR2_1_PCIE_HDR_LOG2_BASE_IDX                                                             5\n#define regBIFPLR2_1_PCIE_HDR_LOG3                                                                      0x44085e\n#define regBIFPLR2_1_PCIE_HDR_LOG3_BASE_IDX                                                             5\n#define regBIFPLR2_1_PCIE_ROOT_ERR_CMD                                                                  0x44085f\n#define regBIFPLR2_1_PCIE_ROOT_ERR_CMD_BASE_IDX                                                         5\n#define regBIFPLR2_1_PCIE_ROOT_ERR_STATUS                                                               0x440860\n#define regBIFPLR2_1_PCIE_ROOT_ERR_STATUS_BASE_IDX                                                      5\n#define regBIFPLR2_1_PCIE_ERR_SRC_ID                                                                    0x440861\n#define regBIFPLR2_1_PCIE_ERR_SRC_ID_BASE_IDX                                                           5\n#define regBIFPLR2_1_PCIE_TLP_PREFIX_LOG0                                                               0x440862\n#define regBIFPLR2_1_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                                      5\n#define regBIFPLR2_1_PCIE_TLP_PREFIX_LOG1                                                               0x440863\n#define regBIFPLR2_1_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                                      5\n#define regBIFPLR2_1_PCIE_TLP_PREFIX_LOG2                                                               0x440864\n#define regBIFPLR2_1_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                                      5\n#define regBIFPLR2_1_PCIE_TLP_PREFIX_LOG3                                                               0x440865\n#define regBIFPLR2_1_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                                      5\n#define regBIFPLR2_1_PCIE_SECONDARY_ENH_CAP_LIST                                                        0x44089c\n#define regBIFPLR2_1_PCIE_SECONDARY_ENH_CAP_LIST_BASE_IDX                                               5\n#define regBIFPLR2_1_PCIE_LINK_CNTL3                                                                    0x44089d\n#define regBIFPLR2_1_PCIE_LINK_CNTL3_BASE_IDX                                                           5\n#define regBIFPLR2_1_PCIE_LANE_ERROR_STATUS                                                             0x44089e\n#define regBIFPLR2_1_PCIE_LANE_ERROR_STATUS_BASE_IDX                                                    5\n#define regBIFPLR2_1_PCIE_LANE_0_EQUALIZATION_CNTL                                                      0x44089f\n#define regBIFPLR2_1_PCIE_LANE_0_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR2_1_PCIE_LANE_1_EQUALIZATION_CNTL                                                      0x44089f\n#define regBIFPLR2_1_PCIE_LANE_1_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR2_1_PCIE_LANE_2_EQUALIZATION_CNTL                                                      0x4408a0\n#define regBIFPLR2_1_PCIE_LANE_2_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR2_1_PCIE_LANE_3_EQUALIZATION_CNTL                                                      0x4408a0\n#define regBIFPLR2_1_PCIE_LANE_3_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR2_1_PCIE_LANE_4_EQUALIZATION_CNTL                                                      0x4408a1\n#define regBIFPLR2_1_PCIE_LANE_4_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR2_1_PCIE_LANE_5_EQUALIZATION_CNTL                                                      0x4408a1\n#define regBIFPLR2_1_PCIE_LANE_5_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR2_1_PCIE_LANE_6_EQUALIZATION_CNTL                                                      0x4408a2\n#define regBIFPLR2_1_PCIE_LANE_6_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR2_1_PCIE_LANE_7_EQUALIZATION_CNTL                                                      0x4408a2\n#define regBIFPLR2_1_PCIE_LANE_7_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR2_1_PCIE_LANE_8_EQUALIZATION_CNTL                                                      0x4408a3\n#define regBIFPLR2_1_PCIE_LANE_8_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR2_1_PCIE_LANE_9_EQUALIZATION_CNTL                                                      0x4408a3\n#define regBIFPLR2_1_PCIE_LANE_9_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR2_1_PCIE_LANE_10_EQUALIZATION_CNTL                                                     0x4408a4\n#define regBIFPLR2_1_PCIE_LANE_10_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR2_1_PCIE_LANE_11_EQUALIZATION_CNTL                                                     0x4408a4\n#define regBIFPLR2_1_PCIE_LANE_11_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR2_1_PCIE_LANE_12_EQUALIZATION_CNTL                                                     0x4408a5\n#define regBIFPLR2_1_PCIE_LANE_12_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR2_1_PCIE_LANE_13_EQUALIZATION_CNTL                                                     0x4408a5\n#define regBIFPLR2_1_PCIE_LANE_13_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR2_1_PCIE_LANE_14_EQUALIZATION_CNTL                                                     0x4408a6\n#define regBIFPLR2_1_PCIE_LANE_14_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR2_1_PCIE_LANE_15_EQUALIZATION_CNTL                                                     0x4408a6\n#define regBIFPLR2_1_PCIE_LANE_15_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR2_1_PCIE_ACS_ENH_CAP_LIST                                                              0x4408a8\n#define regBIFPLR2_1_PCIE_ACS_ENH_CAP_LIST_BASE_IDX                                                     5\n#define regBIFPLR2_1_PCIE_ACS_CAP                                                                       0x4408a9\n#define regBIFPLR2_1_PCIE_ACS_CAP_BASE_IDX                                                              5\n#define regBIFPLR2_1_PCIE_ACS_CNTL                                                                      0x4408a9\n#define regBIFPLR2_1_PCIE_ACS_CNTL_BASE_IDX                                                             5\n#define regBIFPLR2_1_PCIE_MC_ENH_CAP_LIST                                                               0x4408bc\n#define regBIFPLR2_1_PCIE_MC_ENH_CAP_LIST_BASE_IDX                                                      5\n#define regBIFPLR2_1_PCIE_MC_CAP                                                                        0x4408bd\n#define regBIFPLR2_1_PCIE_MC_CAP_BASE_IDX                                                               5\n#define regBIFPLR2_1_PCIE_MC_CNTL                                                                       0x4408bd\n#define regBIFPLR2_1_PCIE_MC_CNTL_BASE_IDX                                                              5\n#define regBIFPLR2_1_PCIE_MC_ADDR0                                                                      0x4408be\n#define regBIFPLR2_1_PCIE_MC_ADDR0_BASE_IDX                                                             5\n#define regBIFPLR2_1_PCIE_MC_ADDR1                                                                      0x4408bf\n#define regBIFPLR2_1_PCIE_MC_ADDR1_BASE_IDX                                                             5\n#define regBIFPLR2_1_PCIE_MC_RCV0                                                                       0x4408c0\n#define regBIFPLR2_1_PCIE_MC_RCV0_BASE_IDX                                                              5\n#define regBIFPLR2_1_PCIE_MC_RCV1                                                                       0x4408c1\n#define regBIFPLR2_1_PCIE_MC_RCV1_BASE_IDX                                                              5\n#define regBIFPLR2_1_PCIE_MC_BLOCK_ALL0                                                                 0x4408c2\n#define regBIFPLR2_1_PCIE_MC_BLOCK_ALL0_BASE_IDX                                                        5\n#define regBIFPLR2_1_PCIE_MC_BLOCK_ALL1                                                                 0x4408c3\n#define regBIFPLR2_1_PCIE_MC_BLOCK_ALL1_BASE_IDX                                                        5\n#define regBIFPLR2_1_PCIE_MC_BLOCK_UNTRANSLATED_0                                                       0x4408c4\n#define regBIFPLR2_1_PCIE_MC_BLOCK_UNTRANSLATED_0_BASE_IDX                                              5\n#define regBIFPLR2_1_PCIE_MC_BLOCK_UNTRANSLATED_1                                                       0x4408c5\n#define regBIFPLR2_1_PCIE_MC_BLOCK_UNTRANSLATED_1_BASE_IDX                                              5\n#define regBIFPLR2_1_PCIE_MC_OVERLAY_BAR0                                                               0x4408c6\n#define regBIFPLR2_1_PCIE_MC_OVERLAY_BAR0_BASE_IDX                                                      5\n#define regBIFPLR2_1_PCIE_MC_OVERLAY_BAR1                                                               0x4408c7\n#define regBIFPLR2_1_PCIE_MC_OVERLAY_BAR1_BASE_IDX                                                      5\n#define regBIFPLR2_1_PCIE_L1_PM_SUB_CAP_LIST                                                            0x4408dc\n#define regBIFPLR2_1_PCIE_L1_PM_SUB_CAP_LIST_BASE_IDX                                                   5\n#define regBIFPLR2_1_PCIE_L1_PM_SUB_CAP                                                                 0x4408dd\n#define regBIFPLR2_1_PCIE_L1_PM_SUB_CAP_BASE_IDX                                                        5\n#define regBIFPLR2_1_PCIE_L1_PM_SUB_CNTL                                                                0x4408de\n#define regBIFPLR2_1_PCIE_L1_PM_SUB_CNTL_BASE_IDX                                                       5\n#define regBIFPLR2_1_PCIE_L1_PM_SUB_CNTL2                                                               0x4408df\n#define regBIFPLR2_1_PCIE_L1_PM_SUB_CNTL2_BASE_IDX                                                      5\n#define regBIFPLR2_1_PCIE_DPC_ENH_CAP_LIST                                                              0x4408e0\n#define regBIFPLR2_1_PCIE_DPC_ENH_CAP_LIST_BASE_IDX                                                     5\n#define regBIFPLR2_1_PCIE_DPC_CAP_LIST                                                                  0x4408e1\n#define regBIFPLR2_1_PCIE_DPC_CAP_LIST_BASE_IDX                                                         5\n#define regBIFPLR2_1_PCIE_DPC_CNTL                                                                      0x4408e1\n#define regBIFPLR2_1_PCIE_DPC_CNTL_BASE_IDX                                                             5\n#define regBIFPLR2_1_PCIE_DPC_STATUS                                                                    0x4408e2\n#define regBIFPLR2_1_PCIE_DPC_STATUS_BASE_IDX                                                           5\n#define regBIFPLR2_1_PCIE_DPC_ERROR_SOURCE_ID                                                           0x4408e2\n#define regBIFPLR2_1_PCIE_DPC_ERROR_SOURCE_ID_BASE_IDX                                                  5\n#define regBIFPLR2_1_PCIE_RP_PIO_STATUS                                                                 0x4408e3\n#define regBIFPLR2_1_PCIE_RP_PIO_STATUS_BASE_IDX                                                        5\n#define regBIFPLR2_1_PCIE_RP_PIO_MASK                                                                   0x4408e4\n#define regBIFPLR2_1_PCIE_RP_PIO_MASK_BASE_IDX                                                          5\n#define regBIFPLR2_1_PCIE_RP_PIO_SEVERITY                                                               0x4408e5\n#define regBIFPLR2_1_PCIE_RP_PIO_SEVERITY_BASE_IDX                                                      5\n#define regBIFPLR2_1_PCIE_RP_PIO_SYSERROR                                                               0x4408e6\n#define regBIFPLR2_1_PCIE_RP_PIO_SYSERROR_BASE_IDX                                                      5\n#define regBIFPLR2_1_PCIE_RP_PIO_EXCEPTION                                                              0x4408e7\n#define regBIFPLR2_1_PCIE_RP_PIO_EXCEPTION_BASE_IDX                                                     5\n#define regBIFPLR2_1_PCIE_RP_PIO_HDR_LOG0                                                               0x4408e8\n#define regBIFPLR2_1_PCIE_RP_PIO_HDR_LOG0_BASE_IDX                                                      5\n#define regBIFPLR2_1_PCIE_RP_PIO_HDR_LOG1                                                               0x4408e9\n#define regBIFPLR2_1_PCIE_RP_PIO_HDR_LOG1_BASE_IDX                                                      5\n#define regBIFPLR2_1_PCIE_RP_PIO_HDR_LOG2                                                               0x4408ea\n#define regBIFPLR2_1_PCIE_RP_PIO_HDR_LOG2_BASE_IDX                                                      5\n#define regBIFPLR2_1_PCIE_RP_PIO_HDR_LOG3                                                               0x4408eb\n#define regBIFPLR2_1_PCIE_RP_PIO_HDR_LOG3_BASE_IDX                                                      5\n#define regBIFPLR2_1_PCIE_RP_PIO_PREFIX_LOG0                                                            0x4408ed\n#define regBIFPLR2_1_PCIE_RP_PIO_PREFIX_LOG0_BASE_IDX                                                   5\n#define regBIFPLR2_1_PCIE_RP_PIO_PREFIX_LOG1                                                            0x4408ee\n#define regBIFPLR2_1_PCIE_RP_PIO_PREFIX_LOG1_BASE_IDX                                                   5\n#define regBIFPLR2_1_PCIE_RP_PIO_PREFIX_LOG2                                                            0x4408ef\n#define regBIFPLR2_1_PCIE_RP_PIO_PREFIX_LOG2_BASE_IDX                                                   5\n#define regBIFPLR2_1_PCIE_RP_PIO_PREFIX_LOG3                                                            0x4408f0\n#define regBIFPLR2_1_PCIE_RP_PIO_PREFIX_LOG3_BASE_IDX                                                   5\n#define regBIFPLR2_1_PCIE_ESM_CAP_LIST                                                                  0x4408f1\n#define regBIFPLR2_1_PCIE_ESM_CAP_LIST_BASE_IDX                                                         5\n#define regBIFPLR2_1_PCIE_ESM_HEADER_1                                                                  0x4408f2\n#define regBIFPLR2_1_PCIE_ESM_HEADER_1_BASE_IDX                                                         5\n#define regBIFPLR2_1_PCIE_ESM_HEADER_2                                                                  0x4408f3\n#define regBIFPLR2_1_PCIE_ESM_HEADER_2_BASE_IDX                                                         5\n#define regBIFPLR2_1_PCIE_ESM_STATUS                                                                    0x4408f3\n#define regBIFPLR2_1_PCIE_ESM_STATUS_BASE_IDX                                                           5\n#define regBIFPLR2_1_PCIE_ESM_CTRL                                                                      0x4408f4\n#define regBIFPLR2_1_PCIE_ESM_CTRL_BASE_IDX                                                             5\n#define regBIFPLR2_1_PCIE_ESM_CAP_1                                                                     0x4408f5\n#define regBIFPLR2_1_PCIE_ESM_CAP_1_BASE_IDX                                                            5\n#define regBIFPLR2_1_PCIE_ESM_CAP_2                                                                     0x4408f6\n#define regBIFPLR2_1_PCIE_ESM_CAP_2_BASE_IDX                                                            5\n#define regBIFPLR2_1_PCIE_ESM_CAP_3                                                                     0x4408f7\n#define regBIFPLR2_1_PCIE_ESM_CAP_3_BASE_IDX                                                            5\n#define regBIFPLR2_1_PCIE_ESM_CAP_4                                                                     0x4408f8\n#define regBIFPLR2_1_PCIE_ESM_CAP_4_BASE_IDX                                                            5\n#define regBIFPLR2_1_PCIE_ESM_CAP_5                                                                     0x4408f9\n#define regBIFPLR2_1_PCIE_ESM_CAP_5_BASE_IDX                                                            5\n#define regBIFPLR2_1_PCIE_ESM_CAP_6                                                                     0x4408fa\n#define regBIFPLR2_1_PCIE_ESM_CAP_6_BASE_IDX                                                            5\n#define regBIFPLR2_1_PCIE_ESM_CAP_7                                                                     0x4408fb\n#define regBIFPLR2_1_PCIE_ESM_CAP_7_BASE_IDX                                                            5\n#define regBIFPLR2_1_PCIE_DLF_ENH_CAP_LIST                                                              0x440900\n#define regBIFPLR2_1_PCIE_DLF_ENH_CAP_LIST_BASE_IDX                                                     5\n#define regBIFPLR2_1_DATA_LINK_FEATURE_CAP                                                              0x440901\n#define regBIFPLR2_1_DATA_LINK_FEATURE_CAP_BASE_IDX                                                     5\n#define regBIFPLR2_1_DATA_LINK_FEATURE_STATUS                                                           0x440902\n#define regBIFPLR2_1_DATA_LINK_FEATURE_STATUS_BASE_IDX                                                  5\n#define regBIFPLR2_1_PCIE_PHY_16GT_ENH_CAP_LIST                                                         0x440904\n#define regBIFPLR2_1_PCIE_PHY_16GT_ENH_CAP_LIST_BASE_IDX                                                5\n#define regBIFPLR2_1_LINK_CAP_16GT                                                                      0x440905\n#define regBIFPLR2_1_LINK_CAP_16GT_BASE_IDX                                                             5\n#define regBIFPLR2_1_LINK_CNTL_16GT                                                                     0x440906\n#define regBIFPLR2_1_LINK_CNTL_16GT_BASE_IDX                                                            5\n#define regBIFPLR2_1_LINK_STATUS_16GT                                                                   0x440907\n#define regBIFPLR2_1_LINK_STATUS_16GT_BASE_IDX                                                          5\n#define regBIFPLR2_1_LOCAL_PARITY_MISMATCH_STATUS_16GT                                                  0x440908\n#define regBIFPLR2_1_LOCAL_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                         5\n#define regBIFPLR2_1_RTM1_PARITY_MISMATCH_STATUS_16GT                                                   0x440909\n#define regBIFPLR2_1_RTM1_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                          5\n#define regBIFPLR2_1_RTM2_PARITY_MISMATCH_STATUS_16GT                                                   0x44090a\n#define regBIFPLR2_1_RTM2_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                          5\n#define regBIFPLR2_1_LANE_0_EQUALIZATION_CNTL_16GT                                                      0x44090c\n#define regBIFPLR2_1_LANE_0_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR2_1_LANE_1_EQUALIZATION_CNTL_16GT                                                      0x44090c\n#define regBIFPLR2_1_LANE_1_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR2_1_LANE_2_EQUALIZATION_CNTL_16GT                                                      0x44090c\n#define regBIFPLR2_1_LANE_2_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR2_1_LANE_3_EQUALIZATION_CNTL_16GT                                                      0x44090c\n#define regBIFPLR2_1_LANE_3_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR2_1_LANE_4_EQUALIZATION_CNTL_16GT                                                      0x44090d\n#define regBIFPLR2_1_LANE_4_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR2_1_LANE_5_EQUALIZATION_CNTL_16GT                                                      0x44090d\n#define regBIFPLR2_1_LANE_5_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR2_1_LANE_6_EQUALIZATION_CNTL_16GT                                                      0x44090d\n#define regBIFPLR2_1_LANE_6_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR2_1_LANE_7_EQUALIZATION_CNTL_16GT                                                      0x44090d\n#define regBIFPLR2_1_LANE_7_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR2_1_LANE_8_EQUALIZATION_CNTL_16GT                                                      0x44090e\n#define regBIFPLR2_1_LANE_8_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR2_1_LANE_9_EQUALIZATION_CNTL_16GT                                                      0x44090e\n#define regBIFPLR2_1_LANE_9_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR2_1_LANE_10_EQUALIZATION_CNTL_16GT                                                     0x44090e\n#define regBIFPLR2_1_LANE_10_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR2_1_LANE_11_EQUALIZATION_CNTL_16GT                                                     0x44090e\n#define regBIFPLR2_1_LANE_11_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR2_1_LANE_12_EQUALIZATION_CNTL_16GT                                                     0x44090f\n#define regBIFPLR2_1_LANE_12_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR2_1_LANE_13_EQUALIZATION_CNTL_16GT                                                     0x44090f\n#define regBIFPLR2_1_LANE_13_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR2_1_LANE_14_EQUALIZATION_CNTL_16GT                                                     0x44090f\n#define regBIFPLR2_1_LANE_14_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR2_1_LANE_15_EQUALIZATION_CNTL_16GT                                                     0x44090f\n#define regBIFPLR2_1_LANE_15_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR2_1_PCIE_MARGINING_ENH_CAP_LIST                                                        0x440910\n#define regBIFPLR2_1_PCIE_MARGINING_ENH_CAP_LIST_BASE_IDX                                               5\n#define regBIFPLR2_1_MARGINING_PORT_CAP                                                                 0x440911\n#define regBIFPLR2_1_MARGINING_PORT_CAP_BASE_IDX                                                        5\n#define regBIFPLR2_1_MARGINING_PORT_STATUS                                                              0x440911\n#define regBIFPLR2_1_MARGINING_PORT_STATUS_BASE_IDX                                                     5\n#define regBIFPLR2_1_LANE_0_MARGINING_LANE_CNTL                                                         0x440912\n#define regBIFPLR2_1_LANE_0_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR2_1_LANE_0_MARGINING_LANE_STATUS                                                       0x440912\n#define regBIFPLR2_1_LANE_0_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR2_1_LANE_1_MARGINING_LANE_CNTL                                                         0x440913\n#define regBIFPLR2_1_LANE_1_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR2_1_LANE_1_MARGINING_LANE_STATUS                                                       0x440913\n#define regBIFPLR2_1_LANE_1_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR2_1_LANE_2_MARGINING_LANE_CNTL                                                         0x440914\n#define regBIFPLR2_1_LANE_2_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR2_1_LANE_2_MARGINING_LANE_STATUS                                                       0x440914\n#define regBIFPLR2_1_LANE_2_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR2_1_LANE_3_MARGINING_LANE_CNTL                                                         0x440915\n#define regBIFPLR2_1_LANE_3_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR2_1_LANE_3_MARGINING_LANE_STATUS                                                       0x440915\n#define regBIFPLR2_1_LANE_3_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR2_1_LANE_4_MARGINING_LANE_CNTL                                                         0x440916\n#define regBIFPLR2_1_LANE_4_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR2_1_LANE_4_MARGINING_LANE_STATUS                                                       0x440916\n#define regBIFPLR2_1_LANE_4_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR2_1_LANE_5_MARGINING_LANE_CNTL                                                         0x440917\n#define regBIFPLR2_1_LANE_5_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR2_1_LANE_5_MARGINING_LANE_STATUS                                                       0x440917\n#define regBIFPLR2_1_LANE_5_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR2_1_LANE_6_MARGINING_LANE_CNTL                                                         0x440918\n#define regBIFPLR2_1_LANE_6_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR2_1_LANE_6_MARGINING_LANE_STATUS                                                       0x440918\n#define regBIFPLR2_1_LANE_6_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR2_1_LANE_7_MARGINING_LANE_CNTL                                                         0x440919\n#define regBIFPLR2_1_LANE_7_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR2_1_LANE_7_MARGINING_LANE_STATUS                                                       0x440919\n#define regBIFPLR2_1_LANE_7_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR2_1_LANE_8_MARGINING_LANE_CNTL                                                         0x44091a\n#define regBIFPLR2_1_LANE_8_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR2_1_LANE_8_MARGINING_LANE_STATUS                                                       0x44091a\n#define regBIFPLR2_1_LANE_8_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR2_1_LANE_9_MARGINING_LANE_CNTL                                                         0x44091b\n#define regBIFPLR2_1_LANE_9_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR2_1_LANE_9_MARGINING_LANE_STATUS                                                       0x44091b\n#define regBIFPLR2_1_LANE_9_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR2_1_LANE_10_MARGINING_LANE_CNTL                                                        0x44091c\n#define regBIFPLR2_1_LANE_10_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR2_1_LANE_10_MARGINING_LANE_STATUS                                                      0x44091c\n#define regBIFPLR2_1_LANE_10_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR2_1_LANE_11_MARGINING_LANE_CNTL                                                        0x44091d\n#define regBIFPLR2_1_LANE_11_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR2_1_LANE_11_MARGINING_LANE_STATUS                                                      0x44091d\n#define regBIFPLR2_1_LANE_11_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR2_1_LANE_12_MARGINING_LANE_CNTL                                                        0x44091e\n#define regBIFPLR2_1_LANE_12_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR2_1_LANE_12_MARGINING_LANE_STATUS                                                      0x44091e\n#define regBIFPLR2_1_LANE_12_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR2_1_LANE_13_MARGINING_LANE_CNTL                                                        0x44091f\n#define regBIFPLR2_1_LANE_13_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR2_1_LANE_13_MARGINING_LANE_STATUS                                                      0x44091f\n#define regBIFPLR2_1_LANE_13_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR2_1_LANE_14_MARGINING_LANE_CNTL                                                        0x440920\n#define regBIFPLR2_1_LANE_14_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR2_1_LANE_14_MARGINING_LANE_STATUS                                                      0x440920\n#define regBIFPLR2_1_LANE_14_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR2_1_LANE_15_MARGINING_LANE_CNTL                                                        0x440921\n#define regBIFPLR2_1_LANE_15_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR2_1_LANE_15_MARGINING_LANE_STATUS                                                      0x440921\n#define regBIFPLR2_1_LANE_15_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR2_1_PCIE_CCIX_CAP_LIST                                                                 0x440922\n#define regBIFPLR2_1_PCIE_CCIX_CAP_LIST_BASE_IDX                                                        5\n#define regBIFPLR2_1_PCIE_CCIX_HEADER_1                                                                 0x440923\n#define regBIFPLR2_1_PCIE_CCIX_HEADER_1_BASE_IDX                                                        5\n#define regBIFPLR2_1_PCIE_CCIX_HEADER_2                                                                 0x440924\n#define regBIFPLR2_1_PCIE_CCIX_HEADER_2_BASE_IDX                                                        5\n#define regBIFPLR2_1_PCIE_CCIX_CAP                                                                      0x440924\n#define regBIFPLR2_1_PCIE_CCIX_CAP_BASE_IDX                                                             5\n#define regBIFPLR2_1_PCIE_CCIX_ESM_REQD_CAP                                                             0x440925\n#define regBIFPLR2_1_PCIE_CCIX_ESM_REQD_CAP_BASE_IDX                                                    5\n#define regBIFPLR2_1_PCIE_CCIX_ESM_OPTL_CAP                                                             0x440926\n#define regBIFPLR2_1_PCIE_CCIX_ESM_OPTL_CAP_BASE_IDX                                                    5\n#define regBIFPLR2_1_PCIE_CCIX_ESM_STATUS                                                               0x440927\n#define regBIFPLR2_1_PCIE_CCIX_ESM_STATUS_BASE_IDX                                                      5\n#define regBIFPLR2_1_PCIE_CCIX_ESM_CNTL                                                                 0x440928\n#define regBIFPLR2_1_PCIE_CCIX_ESM_CNTL_BASE_IDX                                                        5\n#define regBIFPLR2_1_ESM_LANE_0_EQUALIZATION_CNTL_20GT                                                  0x440929\n#define regBIFPLR2_1_ESM_LANE_0_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR2_1_ESM_LANE_1_EQUALIZATION_CNTL_20GT                                                  0x440929\n#define regBIFPLR2_1_ESM_LANE_1_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR2_1_ESM_LANE_2_EQUALIZATION_CNTL_20GT                                                  0x440929\n#define regBIFPLR2_1_ESM_LANE_2_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR2_1_ESM_LANE_3_EQUALIZATION_CNTL_20GT                                                  0x440929\n#define regBIFPLR2_1_ESM_LANE_3_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR2_1_ESM_LANE_4_EQUALIZATION_CNTL_20GT                                                  0x44092a\n#define regBIFPLR2_1_ESM_LANE_4_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR2_1_ESM_LANE_5_EQUALIZATION_CNTL_20GT                                                  0x44092a\n#define regBIFPLR2_1_ESM_LANE_5_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR2_1_ESM_LANE_6_EQUALIZATION_CNTL_20GT                                                  0x44092a\n#define regBIFPLR2_1_ESM_LANE_6_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR2_1_ESM_LANE_7_EQUALIZATION_CNTL_20GT                                                  0x44092a\n#define regBIFPLR2_1_ESM_LANE_7_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR2_1_ESM_LANE_8_EQUALIZATION_CNTL_20GT                                                  0x44092b\n#define regBIFPLR2_1_ESM_LANE_8_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR2_1_ESM_LANE_9_EQUALIZATION_CNTL_20GT                                                  0x44092b\n#define regBIFPLR2_1_ESM_LANE_9_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR2_1_ESM_LANE_10_EQUALIZATION_CNTL_20GT                                                 0x44092b\n#define regBIFPLR2_1_ESM_LANE_10_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR2_1_ESM_LANE_11_EQUALIZATION_CNTL_20GT                                                 0x44092b\n#define regBIFPLR2_1_ESM_LANE_11_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR2_1_ESM_LANE_12_EQUALIZATION_CNTL_20GT                                                 0x44092c\n#define regBIFPLR2_1_ESM_LANE_12_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR2_1_ESM_LANE_13_EQUALIZATION_CNTL_20GT                                                 0x44092c\n#define regBIFPLR2_1_ESM_LANE_13_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR2_1_ESM_LANE_14_EQUALIZATION_CNTL_20GT                                                 0x44092c\n#define regBIFPLR2_1_ESM_LANE_14_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR2_1_ESM_LANE_15_EQUALIZATION_CNTL_20GT                                                 0x44092c\n#define regBIFPLR2_1_ESM_LANE_15_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR2_1_ESM_LANE_0_EQUALIZATION_CNTL_25GT                                                  0x44092d\n#define regBIFPLR2_1_ESM_LANE_0_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR2_1_ESM_LANE_1_EQUALIZATION_CNTL_25GT                                                  0x44092d\n#define regBIFPLR2_1_ESM_LANE_1_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR2_1_ESM_LANE_2_EQUALIZATION_CNTL_25GT                                                  0x44092d\n#define regBIFPLR2_1_ESM_LANE_2_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR2_1_ESM_LANE_3_EQUALIZATION_CNTL_25GT                                                  0x44092d\n#define regBIFPLR2_1_ESM_LANE_3_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR2_1_ESM_LANE_4_EQUALIZATION_CNTL_25GT                                                  0x44092e\n#define regBIFPLR2_1_ESM_LANE_4_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR2_1_ESM_LANE_5_EQUALIZATION_CNTL_25GT                                                  0x44092e\n#define regBIFPLR2_1_ESM_LANE_5_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR2_1_ESM_LANE_6_EQUALIZATION_CNTL_25GT                                                  0x44092e\n#define regBIFPLR2_1_ESM_LANE_6_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR2_1_ESM_LANE_7_EQUALIZATION_CNTL_25GT                                                  0x44092e\n#define regBIFPLR2_1_ESM_LANE_7_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR2_1_ESM_LANE_8_EQUALIZATION_CNTL_25GT                                                  0x44092f\n#define regBIFPLR2_1_ESM_LANE_8_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR2_1_ESM_LANE_9_EQUALIZATION_CNTL_25GT                                                  0x44092f\n#define regBIFPLR2_1_ESM_LANE_9_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR2_1_ESM_LANE_10_EQUALIZATION_CNTL_25GT                                                 0x44092f\n#define regBIFPLR2_1_ESM_LANE_10_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR2_1_ESM_LANE_11_EQUALIZATION_CNTL_25GT                                                 0x44092f\n#define regBIFPLR2_1_ESM_LANE_11_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR2_1_ESM_LANE_12_EQUALIZATION_CNTL_25GT                                                 0x440930\n#define regBIFPLR2_1_ESM_LANE_12_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR2_1_ESM_LANE_13_EQUALIZATION_CNTL_25GT                                                 0x440930\n#define regBIFPLR2_1_ESM_LANE_13_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR2_1_ESM_LANE_14_EQUALIZATION_CNTL_25GT                                                 0x440930\n#define regBIFPLR2_1_ESM_LANE_14_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR2_1_ESM_LANE_15_EQUALIZATION_CNTL_25GT                                                 0x440930\n#define regBIFPLR2_1_ESM_LANE_15_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR2_1_PCIE_CCIX_TRANS_CAP                                                                0x440931\n#define regBIFPLR2_1_PCIE_CCIX_TRANS_CAP_BASE_IDX                                                       5\n#define regBIFPLR2_1_PCIE_CCIX_TRANS_CNTL                                                               0x440932\n#define regBIFPLR2_1_PCIE_CCIX_TRANS_CNTL_BASE_IDX                                                      5\n#define regBIFPLR2_1_LINK_CAP_32GT                                                                      0x440941\n#define regBIFPLR2_1_LINK_CAP_32GT_BASE_IDX                                                             5\n#define regBIFPLR2_1_LINK_CNTL_32GT                                                                     0x440942\n#define regBIFPLR2_1_LINK_CNTL_32GT_BASE_IDX                                                            5\n#define regBIFPLR2_1_LINK_STATUS_32GT                                                                   0x440943\n#define regBIFPLR2_1_LINK_STATUS_32GT_BASE_IDX                                                          5\n\n\n\n\n#define regBIFPLR3_1_VENDOR_ID                                                                          0x440c00\n#define regBIFPLR3_1_VENDOR_ID_BASE_IDX                                                                 5\n#define regBIFPLR3_1_DEVICE_ID                                                                          0x440c00\n#define regBIFPLR3_1_DEVICE_ID_BASE_IDX                                                                 5\n#define regBIFPLR3_1_COMMAND                                                                            0x440c01\n#define regBIFPLR3_1_COMMAND_BASE_IDX                                                                   5\n#define regBIFPLR3_1_STATUS                                                                             0x440c01\n#define regBIFPLR3_1_STATUS_BASE_IDX                                                                    5\n#define regBIFPLR3_1_REVISION_ID                                                                        0x440c02\n#define regBIFPLR3_1_REVISION_ID_BASE_IDX                                                               5\n#define regBIFPLR3_1_PROG_INTERFACE                                                                     0x440c02\n#define regBIFPLR3_1_PROG_INTERFACE_BASE_IDX                                                            5\n#define regBIFPLR3_1_SUB_CLASS                                                                          0x440c02\n#define regBIFPLR3_1_SUB_CLASS_BASE_IDX                                                                 5\n#define regBIFPLR3_1_BASE_CLASS                                                                         0x440c02\n#define regBIFPLR3_1_BASE_CLASS_BASE_IDX                                                                5\n#define regBIFPLR3_1_CACHE_LINE                                                                         0x440c03\n#define regBIFPLR3_1_CACHE_LINE_BASE_IDX                                                                5\n#define regBIFPLR3_1_LATENCY                                                                            0x440c03\n#define regBIFPLR3_1_LATENCY_BASE_IDX                                                                   5\n#define regBIFPLR3_1_HEADER                                                                             0x440c03\n#define regBIFPLR3_1_HEADER_BASE_IDX                                                                    5\n#define regBIFPLR3_1_BIST                                                                               0x440c03\n#define regBIFPLR3_1_BIST_BASE_IDX                                                                      5\n#define regBIFPLR3_1_SUB_BUS_NUMBER_LATENCY                                                             0x440c06\n#define regBIFPLR3_1_SUB_BUS_NUMBER_LATENCY_BASE_IDX                                                    5\n#define regBIFPLR3_1_IO_BASE_LIMIT                                                                      0x440c07\n#define regBIFPLR3_1_IO_BASE_LIMIT_BASE_IDX                                                             5\n#define regBIFPLR3_1_SECONDARY_STATUS                                                                   0x440c07\n#define regBIFPLR3_1_SECONDARY_STATUS_BASE_IDX                                                          5\n#define regBIFPLR3_1_MEM_BASE_LIMIT                                                                     0x440c08\n#define regBIFPLR3_1_MEM_BASE_LIMIT_BASE_IDX                                                            5\n#define regBIFPLR3_1_PREF_BASE_LIMIT                                                                    0x440c09\n#define regBIFPLR3_1_PREF_BASE_LIMIT_BASE_IDX                                                           5\n#define regBIFPLR3_1_PREF_BASE_UPPER                                                                    0x440c0a\n#define regBIFPLR3_1_PREF_BASE_UPPER_BASE_IDX                                                           5\n#define regBIFPLR3_1_PREF_LIMIT_UPPER                                                                   0x440c0b\n#define regBIFPLR3_1_PREF_LIMIT_UPPER_BASE_IDX                                                          5\n#define regBIFPLR3_1_IO_BASE_LIMIT_HI                                                                   0x440c0c\n#define regBIFPLR3_1_IO_BASE_LIMIT_HI_BASE_IDX                                                          5\n#define regBIFPLR3_1_CAP_PTR                                                                            0x440c0d\n#define regBIFPLR3_1_CAP_PTR_BASE_IDX                                                                   5\n#define regBIFPLR3_1_ROM_BASE_ADDR                                                                      0x440c0e\n#define regBIFPLR3_1_ROM_BASE_ADDR_BASE_IDX                                                             5\n#define regBIFPLR3_1_INTERRUPT_LINE                                                                     0x440c0f\n#define regBIFPLR3_1_INTERRUPT_LINE_BASE_IDX                                                            5\n#define regBIFPLR3_1_INTERRUPT_PIN                                                                      0x440c0f\n#define regBIFPLR3_1_INTERRUPT_PIN_BASE_IDX                                                             5\n#define regBIFPLR3_1_EXT_BRIDGE_CNTL                                                                    0x440c10\n#define regBIFPLR3_1_EXT_BRIDGE_CNTL_BASE_IDX                                                           5\n#define regBIFPLR3_1_VENDOR_CAP_LIST                                                                    0x440c12\n#define regBIFPLR3_1_VENDOR_CAP_LIST_BASE_IDX                                                           5\n#define regBIFPLR3_1_ADAPTER_ID_W                                                                       0x440c13\n#define regBIFPLR3_1_ADAPTER_ID_W_BASE_IDX                                                              5\n#define regBIFPLR3_1_PMI_CAP_LIST                                                                       0x440c14\n#define regBIFPLR3_1_PMI_CAP_LIST_BASE_IDX                                                              5\n#define regBIFPLR3_1_PMI_CAP                                                                            0x440c14\n#define regBIFPLR3_1_PMI_CAP_BASE_IDX                                                                   5\n#define regBIFPLR3_1_PMI_STATUS_CNTL                                                                    0x440c15\n#define regBIFPLR3_1_PMI_STATUS_CNTL_BASE_IDX                                                           5\n#define regBIFPLR3_1_PCIE_CAP_LIST                                                                      0x440c16\n#define regBIFPLR3_1_PCIE_CAP_LIST_BASE_IDX                                                             5\n#define regBIFPLR3_1_PCIE_CAP                                                                           0x440c16\n#define regBIFPLR3_1_PCIE_CAP_BASE_IDX                                                                  5\n#define regBIFPLR3_1_DEVICE_CAP                                                                         0x440c17\n#define regBIFPLR3_1_DEVICE_CAP_BASE_IDX                                                                5\n#define regBIFPLR3_1_DEVICE_CNTL                                                                        0x440c18\n#define regBIFPLR3_1_DEVICE_CNTL_BASE_IDX                                                               5\n#define regBIFPLR3_1_DEVICE_STATUS                                                                      0x440c18\n#define regBIFPLR3_1_DEVICE_STATUS_BASE_IDX                                                             5\n#define regBIFPLR3_1_LINK_CAP                                                                           0x440c19\n#define regBIFPLR3_1_LINK_CAP_BASE_IDX                                                                  5\n#define regBIFPLR3_1_LINK_CNTL                                                                          0x440c1a\n#define regBIFPLR3_1_LINK_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR3_1_LINK_STATUS                                                                        0x440c1a\n#define regBIFPLR3_1_LINK_STATUS_BASE_IDX                                                               5\n#define regBIFPLR3_1_SLOT_CAP                                                                           0x440c1b\n#define regBIFPLR3_1_SLOT_CAP_BASE_IDX                                                                  5\n#define regBIFPLR3_1_SLOT_CNTL                                                                          0x440c1c\n#define regBIFPLR3_1_SLOT_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR3_1_SLOT_STATUS                                                                        0x440c1c\n#define regBIFPLR3_1_SLOT_STATUS_BASE_IDX                                                               5\n#define regBIFPLR3_1_ROOT_CNTL                                                                          0x440c1d\n#define regBIFPLR3_1_ROOT_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR3_1_ROOT_CAP                                                                           0x440c1d\n#define regBIFPLR3_1_ROOT_CAP_BASE_IDX                                                                  5\n#define regBIFPLR3_1_ROOT_STATUS                                                                        0x440c1e\n#define regBIFPLR3_1_ROOT_STATUS_BASE_IDX                                                               5\n#define regBIFPLR3_1_DEVICE_CAP2                                                                        0x440c1f\n#define regBIFPLR3_1_DEVICE_CAP2_BASE_IDX                                                               5\n#define regBIFPLR3_1_DEVICE_CNTL2                                                                       0x440c20\n#define regBIFPLR3_1_DEVICE_CNTL2_BASE_IDX                                                              5\n#define regBIFPLR3_1_DEVICE_STATUS2                                                                     0x440c20\n#define regBIFPLR3_1_DEVICE_STATUS2_BASE_IDX                                                            5\n#define regBIFPLR3_1_LINK_CAP2                                                                          0x440c21\n#define regBIFPLR3_1_LINK_CAP2_BASE_IDX                                                                 5\n#define regBIFPLR3_1_LINK_CNTL2                                                                         0x440c22\n#define regBIFPLR3_1_LINK_CNTL2_BASE_IDX                                                                5\n#define regBIFPLR3_1_LINK_STATUS2                                                                       0x440c22\n#define regBIFPLR3_1_LINK_STATUS2_BASE_IDX                                                              5\n#define regBIFPLR3_1_SLOT_CAP2                                                                          0x440c23\n#define regBIFPLR3_1_SLOT_CAP2_BASE_IDX                                                                 5\n#define regBIFPLR3_1_SLOT_CNTL2                                                                         0x440c24\n#define regBIFPLR3_1_SLOT_CNTL2_BASE_IDX                                                                5\n#define regBIFPLR3_1_SLOT_STATUS2                                                                       0x440c24\n#define regBIFPLR3_1_SLOT_STATUS2_BASE_IDX                                                              5\n#define regBIFPLR3_1_MSI_CAP_LIST                                                                       0x440c28\n#define regBIFPLR3_1_MSI_CAP_LIST_BASE_IDX                                                              5\n#define regBIFPLR3_1_MSI_MSG_CNTL                                                                       0x440c28\n#define regBIFPLR3_1_MSI_MSG_CNTL_BASE_IDX                                                              5\n#define regBIFPLR3_1_MSI_MSG_ADDR_LO                                                                    0x440c29\n#define regBIFPLR3_1_MSI_MSG_ADDR_LO_BASE_IDX                                                           5\n#define regBIFPLR3_1_MSI_MSG_ADDR_HI                                                                    0x440c2a\n#define regBIFPLR3_1_MSI_MSG_ADDR_HI_BASE_IDX                                                           5\n#define regBIFPLR3_1_MSI_MSG_DATA                                                                       0x440c2a\n#define regBIFPLR3_1_MSI_MSG_DATA_BASE_IDX                                                              5\n#define regBIFPLR3_1_MSI_MSG_DATA_64                                                                    0x440c2b\n#define regBIFPLR3_1_MSI_MSG_DATA_64_BASE_IDX                                                           5\n#define regBIFPLR3_1_SSID_CAP_LIST                                                                      0x440c30\n#define regBIFPLR3_1_SSID_CAP_LIST_BASE_IDX                                                             5\n#define regBIFPLR3_1_SSID_CAP                                                                           0x440c31\n#define regBIFPLR3_1_SSID_CAP_BASE_IDX                                                                  5\n#define regBIFPLR3_1_MSI_MAP_CAP_LIST                                                                   0x440c32\n#define regBIFPLR3_1_MSI_MAP_CAP_LIST_BASE_IDX                                                          5\n#define regBIFPLR3_1_MSI_MAP_CAP                                                                        0x440c32\n#define regBIFPLR3_1_MSI_MAP_CAP_BASE_IDX                                                               5\n#define regBIFPLR3_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                                  0x440c40\n#define regBIFPLR3_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIFPLR3_1_PCIE_VENDOR_SPECIFIC_HDR                                                           0x440c41\n#define regBIFPLR3_1_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                                  5\n#define regBIFPLR3_1_PCIE_VENDOR_SPECIFIC1                                                              0x440c42\n#define regBIFPLR3_1_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                                     5\n#define regBIFPLR3_1_PCIE_VENDOR_SPECIFIC2                                                              0x440c43\n#define regBIFPLR3_1_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                                     5\n#define regBIFPLR3_1_PCIE_VC_ENH_CAP_LIST                                                               0x440c44\n#define regBIFPLR3_1_PCIE_VC_ENH_CAP_LIST_BASE_IDX                                                      5\n#define regBIFPLR3_1_PCIE_PORT_VC_CAP_REG1                                                              0x440c45\n#define regBIFPLR3_1_PCIE_PORT_VC_CAP_REG1_BASE_IDX                                                     5\n#define regBIFPLR3_1_PCIE_PORT_VC_CAP_REG2                                                              0x440c46\n#define regBIFPLR3_1_PCIE_PORT_VC_CAP_REG2_BASE_IDX                                                     5\n#define regBIFPLR3_1_PCIE_PORT_VC_CNTL                                                                  0x440c47\n#define regBIFPLR3_1_PCIE_PORT_VC_CNTL_BASE_IDX                                                         5\n#define regBIFPLR3_1_PCIE_PORT_VC_STATUS                                                                0x440c47\n#define regBIFPLR3_1_PCIE_PORT_VC_STATUS_BASE_IDX                                                       5\n#define regBIFPLR3_1_PCIE_VC0_RESOURCE_CAP                                                              0x440c48\n#define regBIFPLR3_1_PCIE_VC0_RESOURCE_CAP_BASE_IDX                                                     5\n#define regBIFPLR3_1_PCIE_VC0_RESOURCE_CNTL                                                             0x440c49\n#define regBIFPLR3_1_PCIE_VC0_RESOURCE_CNTL_BASE_IDX                                                    5\n#define regBIFPLR3_1_PCIE_VC0_RESOURCE_STATUS                                                           0x440c4a\n#define regBIFPLR3_1_PCIE_VC0_RESOURCE_STATUS_BASE_IDX                                                  5\n#define regBIFPLR3_1_PCIE_VC1_RESOURCE_CAP                                                              0x440c4b\n#define regBIFPLR3_1_PCIE_VC1_RESOURCE_CAP_BASE_IDX                                                     5\n#define regBIFPLR3_1_PCIE_VC1_RESOURCE_CNTL                                                             0x440c4c\n#define regBIFPLR3_1_PCIE_VC1_RESOURCE_CNTL_BASE_IDX                                                    5\n#define regBIFPLR3_1_PCIE_VC1_RESOURCE_STATUS                                                           0x440c4d\n#define regBIFPLR3_1_PCIE_VC1_RESOURCE_STATUS_BASE_IDX                                                  5\n#define regBIFPLR3_1_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                                   0x440c50\n#define regBIFPLR3_1_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST_BASE_IDX                                          5\n#define regBIFPLR3_1_PCIE_DEV_SERIAL_NUM_DW1                                                            0x440c51\n#define regBIFPLR3_1_PCIE_DEV_SERIAL_NUM_DW1_BASE_IDX                                                   5\n#define regBIFPLR3_1_PCIE_DEV_SERIAL_NUM_DW2                                                            0x440c52\n#define regBIFPLR3_1_PCIE_DEV_SERIAL_NUM_DW2_BASE_IDX                                                   5\n#define regBIFPLR3_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                                      0x440c54\n#define regBIFPLR3_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                             5\n#define regBIFPLR3_1_PCIE_UNCORR_ERR_STATUS                                                             0x440c55\n#define regBIFPLR3_1_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                                    5\n#define regBIFPLR3_1_PCIE_UNCORR_ERR_MASK                                                               0x440c56\n#define regBIFPLR3_1_PCIE_UNCORR_ERR_MASK_BASE_IDX                                                      5\n#define regBIFPLR3_1_PCIE_UNCORR_ERR_SEVERITY                                                           0x440c57\n#define regBIFPLR3_1_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                                  5\n#define regBIFPLR3_1_PCIE_CORR_ERR_STATUS                                                               0x440c58\n#define regBIFPLR3_1_PCIE_CORR_ERR_STATUS_BASE_IDX                                                      5\n#define regBIFPLR3_1_PCIE_CORR_ERR_MASK                                                                 0x440c59\n#define regBIFPLR3_1_PCIE_CORR_ERR_MASK_BASE_IDX                                                        5\n#define regBIFPLR3_1_PCIE_ADV_ERR_CAP_CNTL                                                              0x440c5a\n#define regBIFPLR3_1_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                                     5\n#define regBIFPLR3_1_PCIE_HDR_LOG0                                                                      0x440c5b\n#define regBIFPLR3_1_PCIE_HDR_LOG0_BASE_IDX                                                             5\n#define regBIFPLR3_1_PCIE_HDR_LOG1                                                                      0x440c5c\n#define regBIFPLR3_1_PCIE_HDR_LOG1_BASE_IDX                                                             5\n#define regBIFPLR3_1_PCIE_HDR_LOG2                                                                      0x440c5d\n#define regBIFPLR3_1_PCIE_HDR_LOG2_BASE_IDX                                                             5\n#define regBIFPLR3_1_PCIE_HDR_LOG3                                                                      0x440c5e\n#define regBIFPLR3_1_PCIE_HDR_LOG3_BASE_IDX                                                             5\n#define regBIFPLR3_1_PCIE_ROOT_ERR_CMD                                                                  0x440c5f\n#define regBIFPLR3_1_PCIE_ROOT_ERR_CMD_BASE_IDX                                                         5\n#define regBIFPLR3_1_PCIE_ROOT_ERR_STATUS                                                               0x440c60\n#define regBIFPLR3_1_PCIE_ROOT_ERR_STATUS_BASE_IDX                                                      5\n#define regBIFPLR3_1_PCIE_ERR_SRC_ID                                                                    0x440c61\n#define regBIFPLR3_1_PCIE_ERR_SRC_ID_BASE_IDX                                                           5\n#define regBIFPLR3_1_PCIE_TLP_PREFIX_LOG0                                                               0x440c62\n#define regBIFPLR3_1_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                                      5\n#define regBIFPLR3_1_PCIE_TLP_PREFIX_LOG1                                                               0x440c63\n#define regBIFPLR3_1_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                                      5\n#define regBIFPLR3_1_PCIE_TLP_PREFIX_LOG2                                                               0x440c64\n#define regBIFPLR3_1_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                                      5\n#define regBIFPLR3_1_PCIE_TLP_PREFIX_LOG3                                                               0x440c65\n#define regBIFPLR3_1_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                                      5\n#define regBIFPLR3_1_PCIE_SECONDARY_ENH_CAP_LIST                                                        0x440c9c\n#define regBIFPLR3_1_PCIE_SECONDARY_ENH_CAP_LIST_BASE_IDX                                               5\n#define regBIFPLR3_1_PCIE_LINK_CNTL3                                                                    0x440c9d\n#define regBIFPLR3_1_PCIE_LINK_CNTL3_BASE_IDX                                                           5\n#define regBIFPLR3_1_PCIE_LANE_ERROR_STATUS                                                             0x440c9e\n#define regBIFPLR3_1_PCIE_LANE_ERROR_STATUS_BASE_IDX                                                    5\n#define regBIFPLR3_1_PCIE_LANE_0_EQUALIZATION_CNTL                                                      0x440c9f\n#define regBIFPLR3_1_PCIE_LANE_0_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR3_1_PCIE_LANE_1_EQUALIZATION_CNTL                                                      0x440c9f\n#define regBIFPLR3_1_PCIE_LANE_1_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR3_1_PCIE_LANE_2_EQUALIZATION_CNTL                                                      0x440ca0\n#define regBIFPLR3_1_PCIE_LANE_2_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR3_1_PCIE_LANE_3_EQUALIZATION_CNTL                                                      0x440ca0\n#define regBIFPLR3_1_PCIE_LANE_3_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR3_1_PCIE_LANE_4_EQUALIZATION_CNTL                                                      0x440ca1\n#define regBIFPLR3_1_PCIE_LANE_4_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR3_1_PCIE_LANE_5_EQUALIZATION_CNTL                                                      0x440ca1\n#define regBIFPLR3_1_PCIE_LANE_5_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR3_1_PCIE_LANE_6_EQUALIZATION_CNTL                                                      0x440ca2\n#define regBIFPLR3_1_PCIE_LANE_6_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR3_1_PCIE_LANE_7_EQUALIZATION_CNTL                                                      0x440ca2\n#define regBIFPLR3_1_PCIE_LANE_7_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR3_1_PCIE_LANE_8_EQUALIZATION_CNTL                                                      0x440ca3\n#define regBIFPLR3_1_PCIE_LANE_8_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR3_1_PCIE_LANE_9_EQUALIZATION_CNTL                                                      0x440ca3\n#define regBIFPLR3_1_PCIE_LANE_9_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR3_1_PCIE_LANE_10_EQUALIZATION_CNTL                                                     0x440ca4\n#define regBIFPLR3_1_PCIE_LANE_10_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR3_1_PCIE_LANE_11_EQUALIZATION_CNTL                                                     0x440ca4\n#define regBIFPLR3_1_PCIE_LANE_11_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR3_1_PCIE_LANE_12_EQUALIZATION_CNTL                                                     0x440ca5\n#define regBIFPLR3_1_PCIE_LANE_12_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR3_1_PCIE_LANE_13_EQUALIZATION_CNTL                                                     0x440ca5\n#define regBIFPLR3_1_PCIE_LANE_13_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR3_1_PCIE_LANE_14_EQUALIZATION_CNTL                                                     0x440ca6\n#define regBIFPLR3_1_PCIE_LANE_14_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR3_1_PCIE_LANE_15_EQUALIZATION_CNTL                                                     0x440ca6\n#define regBIFPLR3_1_PCIE_LANE_15_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR3_1_PCIE_ACS_ENH_CAP_LIST                                                              0x440ca8\n#define regBIFPLR3_1_PCIE_ACS_ENH_CAP_LIST_BASE_IDX                                                     5\n#define regBIFPLR3_1_PCIE_ACS_CAP                                                                       0x440ca9\n#define regBIFPLR3_1_PCIE_ACS_CAP_BASE_IDX                                                              5\n#define regBIFPLR3_1_PCIE_ACS_CNTL                                                                      0x440ca9\n#define regBIFPLR3_1_PCIE_ACS_CNTL_BASE_IDX                                                             5\n#define regBIFPLR3_1_PCIE_MC_ENH_CAP_LIST                                                               0x440cbc\n#define regBIFPLR3_1_PCIE_MC_ENH_CAP_LIST_BASE_IDX                                                      5\n#define regBIFPLR3_1_PCIE_MC_CAP                                                                        0x440cbd\n#define regBIFPLR3_1_PCIE_MC_CAP_BASE_IDX                                                               5\n#define regBIFPLR3_1_PCIE_MC_CNTL                                                                       0x440cbd\n#define regBIFPLR3_1_PCIE_MC_CNTL_BASE_IDX                                                              5\n#define regBIFPLR3_1_PCIE_MC_ADDR0                                                                      0x440cbe\n#define regBIFPLR3_1_PCIE_MC_ADDR0_BASE_IDX                                                             5\n#define regBIFPLR3_1_PCIE_MC_ADDR1                                                                      0x440cbf\n#define regBIFPLR3_1_PCIE_MC_ADDR1_BASE_IDX                                                             5\n#define regBIFPLR3_1_PCIE_MC_RCV0                                                                       0x440cc0\n#define regBIFPLR3_1_PCIE_MC_RCV0_BASE_IDX                                                              5\n#define regBIFPLR3_1_PCIE_MC_RCV1                                                                       0x440cc1\n#define regBIFPLR3_1_PCIE_MC_RCV1_BASE_IDX                                                              5\n#define regBIFPLR3_1_PCIE_MC_BLOCK_ALL0                                                                 0x440cc2\n#define regBIFPLR3_1_PCIE_MC_BLOCK_ALL0_BASE_IDX                                                        5\n#define regBIFPLR3_1_PCIE_MC_BLOCK_ALL1                                                                 0x440cc3\n#define regBIFPLR3_1_PCIE_MC_BLOCK_ALL1_BASE_IDX                                                        5\n#define regBIFPLR3_1_PCIE_MC_BLOCK_UNTRANSLATED_0                                                       0x440cc4\n#define regBIFPLR3_1_PCIE_MC_BLOCK_UNTRANSLATED_0_BASE_IDX                                              5\n#define regBIFPLR3_1_PCIE_MC_BLOCK_UNTRANSLATED_1                                                       0x440cc5\n#define regBIFPLR3_1_PCIE_MC_BLOCK_UNTRANSLATED_1_BASE_IDX                                              5\n#define regBIFPLR3_1_PCIE_MC_OVERLAY_BAR0                                                               0x440cc6\n#define regBIFPLR3_1_PCIE_MC_OVERLAY_BAR0_BASE_IDX                                                      5\n#define regBIFPLR3_1_PCIE_MC_OVERLAY_BAR1                                                               0x440cc7\n#define regBIFPLR3_1_PCIE_MC_OVERLAY_BAR1_BASE_IDX                                                      5\n#define regBIFPLR3_1_PCIE_L1_PM_SUB_CAP_LIST                                                            0x440cdc\n#define regBIFPLR3_1_PCIE_L1_PM_SUB_CAP_LIST_BASE_IDX                                                   5\n#define regBIFPLR3_1_PCIE_L1_PM_SUB_CAP                                                                 0x440cdd\n#define regBIFPLR3_1_PCIE_L1_PM_SUB_CAP_BASE_IDX                                                        5\n#define regBIFPLR3_1_PCIE_L1_PM_SUB_CNTL                                                                0x440cde\n#define regBIFPLR3_1_PCIE_L1_PM_SUB_CNTL_BASE_IDX                                                       5\n#define regBIFPLR3_1_PCIE_L1_PM_SUB_CNTL2                                                               0x440cdf\n#define regBIFPLR3_1_PCIE_L1_PM_SUB_CNTL2_BASE_IDX                                                      5\n#define regBIFPLR3_1_PCIE_DPC_ENH_CAP_LIST                                                              0x440ce0\n#define regBIFPLR3_1_PCIE_DPC_ENH_CAP_LIST_BASE_IDX                                                     5\n#define regBIFPLR3_1_PCIE_DPC_CAP_LIST                                                                  0x440ce1\n#define regBIFPLR3_1_PCIE_DPC_CAP_LIST_BASE_IDX                                                         5\n#define regBIFPLR3_1_PCIE_DPC_CNTL                                                                      0x440ce1\n#define regBIFPLR3_1_PCIE_DPC_CNTL_BASE_IDX                                                             5\n#define regBIFPLR3_1_PCIE_DPC_STATUS                                                                    0x440ce2\n#define regBIFPLR3_1_PCIE_DPC_STATUS_BASE_IDX                                                           5\n#define regBIFPLR3_1_PCIE_DPC_ERROR_SOURCE_ID                                                           0x440ce2\n#define regBIFPLR3_1_PCIE_DPC_ERROR_SOURCE_ID_BASE_IDX                                                  5\n#define regBIFPLR3_1_PCIE_RP_PIO_STATUS                                                                 0x440ce3\n#define regBIFPLR3_1_PCIE_RP_PIO_STATUS_BASE_IDX                                                        5\n#define regBIFPLR3_1_PCIE_RP_PIO_MASK                                                                   0x440ce4\n#define regBIFPLR3_1_PCIE_RP_PIO_MASK_BASE_IDX                                                          5\n#define regBIFPLR3_1_PCIE_RP_PIO_SEVERITY                                                               0x440ce5\n#define regBIFPLR3_1_PCIE_RP_PIO_SEVERITY_BASE_IDX                                                      5\n#define regBIFPLR3_1_PCIE_RP_PIO_SYSERROR                                                               0x440ce6\n#define regBIFPLR3_1_PCIE_RP_PIO_SYSERROR_BASE_IDX                                                      5\n#define regBIFPLR3_1_PCIE_RP_PIO_EXCEPTION                                                              0x440ce7\n#define regBIFPLR3_1_PCIE_RP_PIO_EXCEPTION_BASE_IDX                                                     5\n#define regBIFPLR3_1_PCIE_RP_PIO_HDR_LOG0                                                               0x440ce8\n#define regBIFPLR3_1_PCIE_RP_PIO_HDR_LOG0_BASE_IDX                                                      5\n#define regBIFPLR3_1_PCIE_RP_PIO_HDR_LOG1                                                               0x440ce9\n#define regBIFPLR3_1_PCIE_RP_PIO_HDR_LOG1_BASE_IDX                                                      5\n#define regBIFPLR3_1_PCIE_RP_PIO_HDR_LOG2                                                               0x440cea\n#define regBIFPLR3_1_PCIE_RP_PIO_HDR_LOG2_BASE_IDX                                                      5\n#define regBIFPLR3_1_PCIE_RP_PIO_HDR_LOG3                                                               0x440ceb\n#define regBIFPLR3_1_PCIE_RP_PIO_HDR_LOG3_BASE_IDX                                                      5\n#define regBIFPLR3_1_PCIE_RP_PIO_PREFIX_LOG0                                                            0x440ced\n#define regBIFPLR3_1_PCIE_RP_PIO_PREFIX_LOG0_BASE_IDX                                                   5\n#define regBIFPLR3_1_PCIE_RP_PIO_PREFIX_LOG1                                                            0x440cee\n#define regBIFPLR3_1_PCIE_RP_PIO_PREFIX_LOG1_BASE_IDX                                                   5\n#define regBIFPLR3_1_PCIE_RP_PIO_PREFIX_LOG2                                                            0x440cef\n#define regBIFPLR3_1_PCIE_RP_PIO_PREFIX_LOG2_BASE_IDX                                                   5\n#define regBIFPLR3_1_PCIE_RP_PIO_PREFIX_LOG3                                                            0x440cf0\n#define regBIFPLR3_1_PCIE_RP_PIO_PREFIX_LOG3_BASE_IDX                                                   5\n#define regBIFPLR3_1_PCIE_ESM_CAP_LIST                                                                  0x440cf1\n#define regBIFPLR3_1_PCIE_ESM_CAP_LIST_BASE_IDX                                                         5\n#define regBIFPLR3_1_PCIE_ESM_HEADER_1                                                                  0x440cf2\n#define regBIFPLR3_1_PCIE_ESM_HEADER_1_BASE_IDX                                                         5\n#define regBIFPLR3_1_PCIE_ESM_HEADER_2                                                                  0x440cf3\n#define regBIFPLR3_1_PCIE_ESM_HEADER_2_BASE_IDX                                                         5\n#define regBIFPLR3_1_PCIE_ESM_STATUS                                                                    0x440cf3\n#define regBIFPLR3_1_PCIE_ESM_STATUS_BASE_IDX                                                           5\n#define regBIFPLR3_1_PCIE_ESM_CTRL                                                                      0x440cf4\n#define regBIFPLR3_1_PCIE_ESM_CTRL_BASE_IDX                                                             5\n#define regBIFPLR3_1_PCIE_ESM_CAP_1                                                                     0x440cf5\n#define regBIFPLR3_1_PCIE_ESM_CAP_1_BASE_IDX                                                            5\n#define regBIFPLR3_1_PCIE_ESM_CAP_2                                                                     0x440cf6\n#define regBIFPLR3_1_PCIE_ESM_CAP_2_BASE_IDX                                                            5\n#define regBIFPLR3_1_PCIE_ESM_CAP_3                                                                     0x440cf7\n#define regBIFPLR3_1_PCIE_ESM_CAP_3_BASE_IDX                                                            5\n#define regBIFPLR3_1_PCIE_ESM_CAP_4                                                                     0x440cf8\n#define regBIFPLR3_1_PCIE_ESM_CAP_4_BASE_IDX                                                            5\n#define regBIFPLR3_1_PCIE_ESM_CAP_5                                                                     0x440cf9\n#define regBIFPLR3_1_PCIE_ESM_CAP_5_BASE_IDX                                                            5\n#define regBIFPLR3_1_PCIE_ESM_CAP_6                                                                     0x440cfa\n#define regBIFPLR3_1_PCIE_ESM_CAP_6_BASE_IDX                                                            5\n#define regBIFPLR3_1_PCIE_ESM_CAP_7                                                                     0x440cfb\n#define regBIFPLR3_1_PCIE_ESM_CAP_7_BASE_IDX                                                            5\n#define regBIFPLR3_1_PCIE_DLF_ENH_CAP_LIST                                                              0x440d00\n#define regBIFPLR3_1_PCIE_DLF_ENH_CAP_LIST_BASE_IDX                                                     5\n#define regBIFPLR3_1_DATA_LINK_FEATURE_CAP                                                              0x440d01\n#define regBIFPLR3_1_DATA_LINK_FEATURE_CAP_BASE_IDX                                                     5\n#define regBIFPLR3_1_DATA_LINK_FEATURE_STATUS                                                           0x440d02\n#define regBIFPLR3_1_DATA_LINK_FEATURE_STATUS_BASE_IDX                                                  5\n#define regBIFPLR3_1_PCIE_PHY_16GT_ENH_CAP_LIST                                                         0x440d04\n#define regBIFPLR3_1_PCIE_PHY_16GT_ENH_CAP_LIST_BASE_IDX                                                5\n#define regBIFPLR3_1_LINK_CAP_16GT                                                                      0x440d05\n#define regBIFPLR3_1_LINK_CAP_16GT_BASE_IDX                                                             5\n#define regBIFPLR3_1_LINK_CNTL_16GT                                                                     0x440d06\n#define regBIFPLR3_1_LINK_CNTL_16GT_BASE_IDX                                                            5\n#define regBIFPLR3_1_LINK_STATUS_16GT                                                                   0x440d07\n#define regBIFPLR3_1_LINK_STATUS_16GT_BASE_IDX                                                          5\n#define regBIFPLR3_1_LOCAL_PARITY_MISMATCH_STATUS_16GT                                                  0x440d08\n#define regBIFPLR3_1_LOCAL_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                         5\n#define regBIFPLR3_1_RTM1_PARITY_MISMATCH_STATUS_16GT                                                   0x440d09\n#define regBIFPLR3_1_RTM1_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                          5\n#define regBIFPLR3_1_RTM2_PARITY_MISMATCH_STATUS_16GT                                                   0x440d0a\n#define regBIFPLR3_1_RTM2_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                          5\n#define regBIFPLR3_1_LANE_0_EQUALIZATION_CNTL_16GT                                                      0x440d0c\n#define regBIFPLR3_1_LANE_0_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR3_1_LANE_1_EQUALIZATION_CNTL_16GT                                                      0x440d0c\n#define regBIFPLR3_1_LANE_1_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR3_1_LANE_2_EQUALIZATION_CNTL_16GT                                                      0x440d0c\n#define regBIFPLR3_1_LANE_2_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR3_1_LANE_3_EQUALIZATION_CNTL_16GT                                                      0x440d0c\n#define regBIFPLR3_1_LANE_3_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR3_1_LANE_4_EQUALIZATION_CNTL_16GT                                                      0x440d0d\n#define regBIFPLR3_1_LANE_4_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR3_1_LANE_5_EQUALIZATION_CNTL_16GT                                                      0x440d0d\n#define regBIFPLR3_1_LANE_5_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR3_1_LANE_6_EQUALIZATION_CNTL_16GT                                                      0x440d0d\n#define regBIFPLR3_1_LANE_6_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR3_1_LANE_7_EQUALIZATION_CNTL_16GT                                                      0x440d0d\n#define regBIFPLR3_1_LANE_7_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR3_1_LANE_8_EQUALIZATION_CNTL_16GT                                                      0x440d0e\n#define regBIFPLR3_1_LANE_8_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR3_1_LANE_9_EQUALIZATION_CNTL_16GT                                                      0x440d0e\n#define regBIFPLR3_1_LANE_9_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR3_1_LANE_10_EQUALIZATION_CNTL_16GT                                                     0x440d0e\n#define regBIFPLR3_1_LANE_10_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR3_1_LANE_11_EQUALIZATION_CNTL_16GT                                                     0x440d0e\n#define regBIFPLR3_1_LANE_11_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR3_1_LANE_12_EQUALIZATION_CNTL_16GT                                                     0x440d0f\n#define regBIFPLR3_1_LANE_12_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR3_1_LANE_13_EQUALIZATION_CNTL_16GT                                                     0x440d0f\n#define regBIFPLR3_1_LANE_13_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR3_1_LANE_14_EQUALIZATION_CNTL_16GT                                                     0x440d0f\n#define regBIFPLR3_1_LANE_14_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR3_1_LANE_15_EQUALIZATION_CNTL_16GT                                                     0x440d0f\n#define regBIFPLR3_1_LANE_15_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR3_1_PCIE_MARGINING_ENH_CAP_LIST                                                        0x440d10\n#define regBIFPLR3_1_PCIE_MARGINING_ENH_CAP_LIST_BASE_IDX                                               5\n#define regBIFPLR3_1_MARGINING_PORT_CAP                                                                 0x440d11\n#define regBIFPLR3_1_MARGINING_PORT_CAP_BASE_IDX                                                        5\n#define regBIFPLR3_1_MARGINING_PORT_STATUS                                                              0x440d11\n#define regBIFPLR3_1_MARGINING_PORT_STATUS_BASE_IDX                                                     5\n#define regBIFPLR3_1_LANE_0_MARGINING_LANE_CNTL                                                         0x440d12\n#define regBIFPLR3_1_LANE_0_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR3_1_LANE_0_MARGINING_LANE_STATUS                                                       0x440d12\n#define regBIFPLR3_1_LANE_0_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR3_1_LANE_1_MARGINING_LANE_CNTL                                                         0x440d13\n#define regBIFPLR3_1_LANE_1_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR3_1_LANE_1_MARGINING_LANE_STATUS                                                       0x440d13\n#define regBIFPLR3_1_LANE_1_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR3_1_LANE_2_MARGINING_LANE_CNTL                                                         0x440d14\n#define regBIFPLR3_1_LANE_2_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR3_1_LANE_2_MARGINING_LANE_STATUS                                                       0x440d14\n#define regBIFPLR3_1_LANE_2_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR3_1_LANE_3_MARGINING_LANE_CNTL                                                         0x440d15\n#define regBIFPLR3_1_LANE_3_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR3_1_LANE_3_MARGINING_LANE_STATUS                                                       0x440d15\n#define regBIFPLR3_1_LANE_3_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR3_1_LANE_4_MARGINING_LANE_CNTL                                                         0x440d16\n#define regBIFPLR3_1_LANE_4_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR3_1_LANE_4_MARGINING_LANE_STATUS                                                       0x440d16\n#define regBIFPLR3_1_LANE_4_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR3_1_LANE_5_MARGINING_LANE_CNTL                                                         0x440d17\n#define regBIFPLR3_1_LANE_5_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR3_1_LANE_5_MARGINING_LANE_STATUS                                                       0x440d17\n#define regBIFPLR3_1_LANE_5_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR3_1_LANE_6_MARGINING_LANE_CNTL                                                         0x440d18\n#define regBIFPLR3_1_LANE_6_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR3_1_LANE_6_MARGINING_LANE_STATUS                                                       0x440d18\n#define regBIFPLR3_1_LANE_6_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR3_1_LANE_7_MARGINING_LANE_CNTL                                                         0x440d19\n#define regBIFPLR3_1_LANE_7_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR3_1_LANE_7_MARGINING_LANE_STATUS                                                       0x440d19\n#define regBIFPLR3_1_LANE_7_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR3_1_LANE_8_MARGINING_LANE_CNTL                                                         0x440d1a\n#define regBIFPLR3_1_LANE_8_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR3_1_LANE_8_MARGINING_LANE_STATUS                                                       0x440d1a\n#define regBIFPLR3_1_LANE_8_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR3_1_LANE_9_MARGINING_LANE_CNTL                                                         0x440d1b\n#define regBIFPLR3_1_LANE_9_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR3_1_LANE_9_MARGINING_LANE_STATUS                                                       0x440d1b\n#define regBIFPLR3_1_LANE_9_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR3_1_LANE_10_MARGINING_LANE_CNTL                                                        0x440d1c\n#define regBIFPLR3_1_LANE_10_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR3_1_LANE_10_MARGINING_LANE_STATUS                                                      0x440d1c\n#define regBIFPLR3_1_LANE_10_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR3_1_LANE_11_MARGINING_LANE_CNTL                                                        0x440d1d\n#define regBIFPLR3_1_LANE_11_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR3_1_LANE_11_MARGINING_LANE_STATUS                                                      0x440d1d\n#define regBIFPLR3_1_LANE_11_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR3_1_LANE_12_MARGINING_LANE_CNTL                                                        0x440d1e\n#define regBIFPLR3_1_LANE_12_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR3_1_LANE_12_MARGINING_LANE_STATUS                                                      0x440d1e\n#define regBIFPLR3_1_LANE_12_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR3_1_LANE_13_MARGINING_LANE_CNTL                                                        0x440d1f\n#define regBIFPLR3_1_LANE_13_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR3_1_LANE_13_MARGINING_LANE_STATUS                                                      0x440d1f\n#define regBIFPLR3_1_LANE_13_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR3_1_LANE_14_MARGINING_LANE_CNTL                                                        0x440d20\n#define regBIFPLR3_1_LANE_14_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR3_1_LANE_14_MARGINING_LANE_STATUS                                                      0x440d20\n#define regBIFPLR3_1_LANE_14_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR3_1_LANE_15_MARGINING_LANE_CNTL                                                        0x440d21\n#define regBIFPLR3_1_LANE_15_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR3_1_LANE_15_MARGINING_LANE_STATUS                                                      0x440d21\n#define regBIFPLR3_1_LANE_15_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR3_1_PCIE_CCIX_CAP_LIST                                                                 0x440d22\n#define regBIFPLR3_1_PCIE_CCIX_CAP_LIST_BASE_IDX                                                        5\n#define regBIFPLR3_1_PCIE_CCIX_HEADER_1                                                                 0x440d23\n#define regBIFPLR3_1_PCIE_CCIX_HEADER_1_BASE_IDX                                                        5\n#define regBIFPLR3_1_PCIE_CCIX_HEADER_2                                                                 0x440d24\n#define regBIFPLR3_1_PCIE_CCIX_HEADER_2_BASE_IDX                                                        5\n#define regBIFPLR3_1_PCIE_CCIX_CAP                                                                      0x440d24\n#define regBIFPLR3_1_PCIE_CCIX_CAP_BASE_IDX                                                             5\n#define regBIFPLR3_1_PCIE_CCIX_ESM_REQD_CAP                                                             0x440d25\n#define regBIFPLR3_1_PCIE_CCIX_ESM_REQD_CAP_BASE_IDX                                                    5\n#define regBIFPLR3_1_PCIE_CCIX_ESM_OPTL_CAP                                                             0x440d26\n#define regBIFPLR3_1_PCIE_CCIX_ESM_OPTL_CAP_BASE_IDX                                                    5\n#define regBIFPLR3_1_PCIE_CCIX_ESM_STATUS                                                               0x440d27\n#define regBIFPLR3_1_PCIE_CCIX_ESM_STATUS_BASE_IDX                                                      5\n#define regBIFPLR3_1_PCIE_CCIX_ESM_CNTL                                                                 0x440d28\n#define regBIFPLR3_1_PCIE_CCIX_ESM_CNTL_BASE_IDX                                                        5\n#define regBIFPLR3_1_ESM_LANE_0_EQUALIZATION_CNTL_20GT                                                  0x440d29\n#define regBIFPLR3_1_ESM_LANE_0_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR3_1_ESM_LANE_1_EQUALIZATION_CNTL_20GT                                                  0x440d29\n#define regBIFPLR3_1_ESM_LANE_1_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR3_1_ESM_LANE_2_EQUALIZATION_CNTL_20GT                                                  0x440d29\n#define regBIFPLR3_1_ESM_LANE_2_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR3_1_ESM_LANE_3_EQUALIZATION_CNTL_20GT                                                  0x440d29\n#define regBIFPLR3_1_ESM_LANE_3_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR3_1_ESM_LANE_4_EQUALIZATION_CNTL_20GT                                                  0x440d2a\n#define regBIFPLR3_1_ESM_LANE_4_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR3_1_ESM_LANE_5_EQUALIZATION_CNTL_20GT                                                  0x440d2a\n#define regBIFPLR3_1_ESM_LANE_5_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR3_1_ESM_LANE_6_EQUALIZATION_CNTL_20GT                                                  0x440d2a\n#define regBIFPLR3_1_ESM_LANE_6_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR3_1_ESM_LANE_7_EQUALIZATION_CNTL_20GT                                                  0x440d2a\n#define regBIFPLR3_1_ESM_LANE_7_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR3_1_ESM_LANE_8_EQUALIZATION_CNTL_20GT                                                  0x440d2b\n#define regBIFPLR3_1_ESM_LANE_8_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR3_1_ESM_LANE_9_EQUALIZATION_CNTL_20GT                                                  0x440d2b\n#define regBIFPLR3_1_ESM_LANE_9_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR3_1_ESM_LANE_10_EQUALIZATION_CNTL_20GT                                                 0x440d2b\n#define regBIFPLR3_1_ESM_LANE_10_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR3_1_ESM_LANE_11_EQUALIZATION_CNTL_20GT                                                 0x440d2b\n#define regBIFPLR3_1_ESM_LANE_11_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR3_1_ESM_LANE_12_EQUALIZATION_CNTL_20GT                                                 0x440d2c\n#define regBIFPLR3_1_ESM_LANE_12_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR3_1_ESM_LANE_13_EQUALIZATION_CNTL_20GT                                                 0x440d2c\n#define regBIFPLR3_1_ESM_LANE_13_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR3_1_ESM_LANE_14_EQUALIZATION_CNTL_20GT                                                 0x440d2c\n#define regBIFPLR3_1_ESM_LANE_14_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR3_1_ESM_LANE_15_EQUALIZATION_CNTL_20GT                                                 0x440d2c\n#define regBIFPLR3_1_ESM_LANE_15_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR3_1_ESM_LANE_0_EQUALIZATION_CNTL_25GT                                                  0x440d2d\n#define regBIFPLR3_1_ESM_LANE_0_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR3_1_ESM_LANE_1_EQUALIZATION_CNTL_25GT                                                  0x440d2d\n#define regBIFPLR3_1_ESM_LANE_1_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR3_1_ESM_LANE_2_EQUALIZATION_CNTL_25GT                                                  0x440d2d\n#define regBIFPLR3_1_ESM_LANE_2_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR3_1_ESM_LANE_3_EQUALIZATION_CNTL_25GT                                                  0x440d2d\n#define regBIFPLR3_1_ESM_LANE_3_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR3_1_ESM_LANE_4_EQUALIZATION_CNTL_25GT                                                  0x440d2e\n#define regBIFPLR3_1_ESM_LANE_4_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR3_1_ESM_LANE_5_EQUALIZATION_CNTL_25GT                                                  0x440d2e\n#define regBIFPLR3_1_ESM_LANE_5_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR3_1_ESM_LANE_6_EQUALIZATION_CNTL_25GT                                                  0x440d2e\n#define regBIFPLR3_1_ESM_LANE_6_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR3_1_ESM_LANE_7_EQUALIZATION_CNTL_25GT                                                  0x440d2e\n#define regBIFPLR3_1_ESM_LANE_7_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR3_1_ESM_LANE_8_EQUALIZATION_CNTL_25GT                                                  0x440d2f\n#define regBIFPLR3_1_ESM_LANE_8_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR3_1_ESM_LANE_9_EQUALIZATION_CNTL_25GT                                                  0x440d2f\n#define regBIFPLR3_1_ESM_LANE_9_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR3_1_ESM_LANE_10_EQUALIZATION_CNTL_25GT                                                 0x440d2f\n#define regBIFPLR3_1_ESM_LANE_10_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR3_1_ESM_LANE_11_EQUALIZATION_CNTL_25GT                                                 0x440d2f\n#define regBIFPLR3_1_ESM_LANE_11_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR3_1_ESM_LANE_12_EQUALIZATION_CNTL_25GT                                                 0x440d30\n#define regBIFPLR3_1_ESM_LANE_12_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR3_1_ESM_LANE_13_EQUALIZATION_CNTL_25GT                                                 0x440d30\n#define regBIFPLR3_1_ESM_LANE_13_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR3_1_ESM_LANE_14_EQUALIZATION_CNTL_25GT                                                 0x440d30\n#define regBIFPLR3_1_ESM_LANE_14_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR3_1_ESM_LANE_15_EQUALIZATION_CNTL_25GT                                                 0x440d30\n#define regBIFPLR3_1_ESM_LANE_15_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR3_1_PCIE_CCIX_TRANS_CAP                                                                0x440d31\n#define regBIFPLR3_1_PCIE_CCIX_TRANS_CAP_BASE_IDX                                                       5\n#define regBIFPLR3_1_PCIE_CCIX_TRANS_CNTL                                                               0x440d32\n#define regBIFPLR3_1_PCIE_CCIX_TRANS_CNTL_BASE_IDX                                                      5\n#define regBIFPLR3_1_LINK_CAP_32GT                                                                      0x440d41\n#define regBIFPLR3_1_LINK_CAP_32GT_BASE_IDX                                                             5\n#define regBIFPLR3_1_LINK_CNTL_32GT                                                                     0x440d42\n#define regBIFPLR3_1_LINK_CNTL_32GT_BASE_IDX                                                            5\n#define regBIFPLR3_1_LINK_STATUS_32GT                                                                   0x440d43\n#define regBIFPLR3_1_LINK_STATUS_32GT_BASE_IDX                                                          5\n\n\n\n\n#define regBIFPLR4_1_VENDOR_ID                                                                          0x441000\n#define regBIFPLR4_1_VENDOR_ID_BASE_IDX                                                                 5\n#define regBIFPLR4_1_DEVICE_ID                                                                          0x441000\n#define regBIFPLR4_1_DEVICE_ID_BASE_IDX                                                                 5\n#define regBIFPLR4_1_COMMAND                                                                            0x441001\n#define regBIFPLR4_1_COMMAND_BASE_IDX                                                                   5\n#define regBIFPLR4_1_STATUS                                                                             0x441001\n#define regBIFPLR4_1_STATUS_BASE_IDX                                                                    5\n#define regBIFPLR4_1_REVISION_ID                                                                        0x441002\n#define regBIFPLR4_1_REVISION_ID_BASE_IDX                                                               5\n#define regBIFPLR4_1_PROG_INTERFACE                                                                     0x441002\n#define regBIFPLR4_1_PROG_INTERFACE_BASE_IDX                                                            5\n#define regBIFPLR4_1_SUB_CLASS                                                                          0x441002\n#define regBIFPLR4_1_SUB_CLASS_BASE_IDX                                                                 5\n#define regBIFPLR4_1_BASE_CLASS                                                                         0x441002\n#define regBIFPLR4_1_BASE_CLASS_BASE_IDX                                                                5\n#define regBIFPLR4_1_CACHE_LINE                                                                         0x441003\n#define regBIFPLR4_1_CACHE_LINE_BASE_IDX                                                                5\n#define regBIFPLR4_1_LATENCY                                                                            0x441003\n#define regBIFPLR4_1_LATENCY_BASE_IDX                                                                   5\n#define regBIFPLR4_1_HEADER                                                                             0x441003\n#define regBIFPLR4_1_HEADER_BASE_IDX                                                                    5\n#define regBIFPLR4_1_BIST                                                                               0x441003\n#define regBIFPLR4_1_BIST_BASE_IDX                                                                      5\n#define regBIFPLR4_1_SUB_BUS_NUMBER_LATENCY                                                             0x441006\n#define regBIFPLR4_1_SUB_BUS_NUMBER_LATENCY_BASE_IDX                                                    5\n#define regBIFPLR4_1_IO_BASE_LIMIT                                                                      0x441007\n#define regBIFPLR4_1_IO_BASE_LIMIT_BASE_IDX                                                             5\n#define regBIFPLR4_1_SECONDARY_STATUS                                                                   0x441007\n#define regBIFPLR4_1_SECONDARY_STATUS_BASE_IDX                                                          5\n#define regBIFPLR4_1_MEM_BASE_LIMIT                                                                     0x441008\n#define regBIFPLR4_1_MEM_BASE_LIMIT_BASE_IDX                                                            5\n#define regBIFPLR4_1_PREF_BASE_LIMIT                                                                    0x441009\n#define regBIFPLR4_1_PREF_BASE_LIMIT_BASE_IDX                                                           5\n#define regBIFPLR4_1_PREF_BASE_UPPER                                                                    0x44100a\n#define regBIFPLR4_1_PREF_BASE_UPPER_BASE_IDX                                                           5\n#define regBIFPLR4_1_PREF_LIMIT_UPPER                                                                   0x44100b\n#define regBIFPLR4_1_PREF_LIMIT_UPPER_BASE_IDX                                                          5\n#define regBIFPLR4_1_IO_BASE_LIMIT_HI                                                                   0x44100c\n#define regBIFPLR4_1_IO_BASE_LIMIT_HI_BASE_IDX                                                          5\n#define regBIFPLR4_1_CAP_PTR                                                                            0x44100d\n#define regBIFPLR4_1_CAP_PTR_BASE_IDX                                                                   5\n#define regBIFPLR4_1_ROM_BASE_ADDR                                                                      0x44100e\n#define regBIFPLR4_1_ROM_BASE_ADDR_BASE_IDX                                                             5\n#define regBIFPLR4_1_INTERRUPT_LINE                                                                     0x44100f\n#define regBIFPLR4_1_INTERRUPT_LINE_BASE_IDX                                                            5\n#define regBIFPLR4_1_INTERRUPT_PIN                                                                      0x44100f\n#define regBIFPLR4_1_INTERRUPT_PIN_BASE_IDX                                                             5\n#define regBIFPLR4_1_EXT_BRIDGE_CNTL                                                                    0x441010\n#define regBIFPLR4_1_EXT_BRIDGE_CNTL_BASE_IDX                                                           5\n#define regBIFPLR4_1_VENDOR_CAP_LIST                                                                    0x441012\n#define regBIFPLR4_1_VENDOR_CAP_LIST_BASE_IDX                                                           5\n#define regBIFPLR4_1_ADAPTER_ID_W                                                                       0x441013\n#define regBIFPLR4_1_ADAPTER_ID_W_BASE_IDX                                                              5\n#define regBIFPLR4_1_PMI_CAP_LIST                                                                       0x441014\n#define regBIFPLR4_1_PMI_CAP_LIST_BASE_IDX                                                              5\n#define regBIFPLR4_1_PMI_CAP                                                                            0x441014\n#define regBIFPLR4_1_PMI_CAP_BASE_IDX                                                                   5\n#define regBIFPLR4_1_PMI_STATUS_CNTL                                                                    0x441015\n#define regBIFPLR4_1_PMI_STATUS_CNTL_BASE_IDX                                                           5\n#define regBIFPLR4_1_PCIE_CAP_LIST                                                                      0x441016\n#define regBIFPLR4_1_PCIE_CAP_LIST_BASE_IDX                                                             5\n#define regBIFPLR4_1_PCIE_CAP                                                                           0x441016\n#define regBIFPLR4_1_PCIE_CAP_BASE_IDX                                                                  5\n#define regBIFPLR4_1_DEVICE_CAP                                                                         0x441017\n#define regBIFPLR4_1_DEVICE_CAP_BASE_IDX                                                                5\n#define regBIFPLR4_1_DEVICE_CNTL                                                                        0x441018\n#define regBIFPLR4_1_DEVICE_CNTL_BASE_IDX                                                               5\n#define regBIFPLR4_1_DEVICE_STATUS                                                                      0x441018\n#define regBIFPLR4_1_DEVICE_STATUS_BASE_IDX                                                             5\n#define regBIFPLR4_1_LINK_CAP                                                                           0x441019\n#define regBIFPLR4_1_LINK_CAP_BASE_IDX                                                                  5\n#define regBIFPLR4_1_LINK_CNTL                                                                          0x44101a\n#define regBIFPLR4_1_LINK_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR4_1_LINK_STATUS                                                                        0x44101a\n#define regBIFPLR4_1_LINK_STATUS_BASE_IDX                                                               5\n#define regBIFPLR4_1_SLOT_CAP                                                                           0x44101b\n#define regBIFPLR4_1_SLOT_CAP_BASE_IDX                                                                  5\n#define regBIFPLR4_1_SLOT_CNTL                                                                          0x44101c\n#define regBIFPLR4_1_SLOT_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR4_1_SLOT_STATUS                                                                        0x44101c\n#define regBIFPLR4_1_SLOT_STATUS_BASE_IDX                                                               5\n#define regBIFPLR4_1_ROOT_CNTL                                                                          0x44101d\n#define regBIFPLR4_1_ROOT_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR4_1_ROOT_CAP                                                                           0x44101d\n#define regBIFPLR4_1_ROOT_CAP_BASE_IDX                                                                  5\n#define regBIFPLR4_1_ROOT_STATUS                                                                        0x44101e\n#define regBIFPLR4_1_ROOT_STATUS_BASE_IDX                                                               5\n#define regBIFPLR4_1_DEVICE_CAP2                                                                        0x44101f\n#define regBIFPLR4_1_DEVICE_CAP2_BASE_IDX                                                               5\n#define regBIFPLR4_1_DEVICE_CNTL2                                                                       0x441020\n#define regBIFPLR4_1_DEVICE_CNTL2_BASE_IDX                                                              5\n#define regBIFPLR4_1_DEVICE_STATUS2                                                                     0x441020\n#define regBIFPLR4_1_DEVICE_STATUS2_BASE_IDX                                                            5\n#define regBIFPLR4_1_LINK_CAP2                                                                          0x441021\n#define regBIFPLR4_1_LINK_CAP2_BASE_IDX                                                                 5\n#define regBIFPLR4_1_LINK_CNTL2                                                                         0x441022\n#define regBIFPLR4_1_LINK_CNTL2_BASE_IDX                                                                5\n#define regBIFPLR4_1_LINK_STATUS2                                                                       0x441022\n#define regBIFPLR4_1_LINK_STATUS2_BASE_IDX                                                              5\n#define regBIFPLR4_1_SLOT_CAP2                                                                          0x441023\n#define regBIFPLR4_1_SLOT_CAP2_BASE_IDX                                                                 5\n#define regBIFPLR4_1_SLOT_CNTL2                                                                         0x441024\n#define regBIFPLR4_1_SLOT_CNTL2_BASE_IDX                                                                5\n#define regBIFPLR4_1_SLOT_STATUS2                                                                       0x441024\n#define regBIFPLR4_1_SLOT_STATUS2_BASE_IDX                                                              5\n#define regBIFPLR4_1_MSI_CAP_LIST                                                                       0x441028\n#define regBIFPLR4_1_MSI_CAP_LIST_BASE_IDX                                                              5\n#define regBIFPLR4_1_MSI_MSG_CNTL                                                                       0x441028\n#define regBIFPLR4_1_MSI_MSG_CNTL_BASE_IDX                                                              5\n#define regBIFPLR4_1_MSI_MSG_ADDR_LO                                                                    0x441029\n#define regBIFPLR4_1_MSI_MSG_ADDR_LO_BASE_IDX                                                           5\n#define regBIFPLR4_1_MSI_MSG_ADDR_HI                                                                    0x44102a\n#define regBIFPLR4_1_MSI_MSG_ADDR_HI_BASE_IDX                                                           5\n#define regBIFPLR4_1_MSI_MSG_DATA                                                                       0x44102a\n#define regBIFPLR4_1_MSI_MSG_DATA_BASE_IDX                                                              5\n#define regBIFPLR4_1_MSI_MSG_DATA_64                                                                    0x44102b\n#define regBIFPLR4_1_MSI_MSG_DATA_64_BASE_IDX                                                           5\n#define regBIFPLR4_1_SSID_CAP_LIST                                                                      0x441030\n#define regBIFPLR4_1_SSID_CAP_LIST_BASE_IDX                                                             5\n#define regBIFPLR4_1_SSID_CAP                                                                           0x441031\n#define regBIFPLR4_1_SSID_CAP_BASE_IDX                                                                  5\n#define regBIFPLR4_1_MSI_MAP_CAP_LIST                                                                   0x441032\n#define regBIFPLR4_1_MSI_MAP_CAP_LIST_BASE_IDX                                                          5\n#define regBIFPLR4_1_MSI_MAP_CAP                                                                        0x441032\n#define regBIFPLR4_1_MSI_MAP_CAP_BASE_IDX                                                               5\n#define regBIFPLR4_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                                  0x441040\n#define regBIFPLR4_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIFPLR4_1_PCIE_VENDOR_SPECIFIC_HDR                                                           0x441041\n#define regBIFPLR4_1_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                                  5\n#define regBIFPLR4_1_PCIE_VENDOR_SPECIFIC1                                                              0x441042\n#define regBIFPLR4_1_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                                     5\n#define regBIFPLR4_1_PCIE_VENDOR_SPECIFIC2                                                              0x441043\n#define regBIFPLR4_1_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                                     5\n#define regBIFPLR4_1_PCIE_VC_ENH_CAP_LIST                                                               0x441044\n#define regBIFPLR4_1_PCIE_VC_ENH_CAP_LIST_BASE_IDX                                                      5\n#define regBIFPLR4_1_PCIE_PORT_VC_CAP_REG1                                                              0x441045\n#define regBIFPLR4_1_PCIE_PORT_VC_CAP_REG1_BASE_IDX                                                     5\n#define regBIFPLR4_1_PCIE_PORT_VC_CAP_REG2                                                              0x441046\n#define regBIFPLR4_1_PCIE_PORT_VC_CAP_REG2_BASE_IDX                                                     5\n#define regBIFPLR4_1_PCIE_PORT_VC_CNTL                                                                  0x441047\n#define regBIFPLR4_1_PCIE_PORT_VC_CNTL_BASE_IDX                                                         5\n#define regBIFPLR4_1_PCIE_PORT_VC_STATUS                                                                0x441047\n#define regBIFPLR4_1_PCIE_PORT_VC_STATUS_BASE_IDX                                                       5\n#define regBIFPLR4_1_PCIE_VC0_RESOURCE_CAP                                                              0x441048\n#define regBIFPLR4_1_PCIE_VC0_RESOURCE_CAP_BASE_IDX                                                     5\n#define regBIFPLR4_1_PCIE_VC0_RESOURCE_CNTL                                                             0x441049\n#define regBIFPLR4_1_PCIE_VC0_RESOURCE_CNTL_BASE_IDX                                                    5\n#define regBIFPLR4_1_PCIE_VC0_RESOURCE_STATUS                                                           0x44104a\n#define regBIFPLR4_1_PCIE_VC0_RESOURCE_STATUS_BASE_IDX                                                  5\n#define regBIFPLR4_1_PCIE_VC1_RESOURCE_CAP                                                              0x44104b\n#define regBIFPLR4_1_PCIE_VC1_RESOURCE_CAP_BASE_IDX                                                     5\n#define regBIFPLR4_1_PCIE_VC1_RESOURCE_CNTL                                                             0x44104c\n#define regBIFPLR4_1_PCIE_VC1_RESOURCE_CNTL_BASE_IDX                                                    5\n#define regBIFPLR4_1_PCIE_VC1_RESOURCE_STATUS                                                           0x44104d\n#define regBIFPLR4_1_PCIE_VC1_RESOURCE_STATUS_BASE_IDX                                                  5\n#define regBIFPLR4_1_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                                   0x441050\n#define regBIFPLR4_1_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST_BASE_IDX                                          5\n#define regBIFPLR4_1_PCIE_DEV_SERIAL_NUM_DW1                                                            0x441051\n#define regBIFPLR4_1_PCIE_DEV_SERIAL_NUM_DW1_BASE_IDX                                                   5\n#define regBIFPLR4_1_PCIE_DEV_SERIAL_NUM_DW2                                                            0x441052\n#define regBIFPLR4_1_PCIE_DEV_SERIAL_NUM_DW2_BASE_IDX                                                   5\n#define regBIFPLR4_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                                      0x441054\n#define regBIFPLR4_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                             5\n#define regBIFPLR4_1_PCIE_UNCORR_ERR_STATUS                                                             0x441055\n#define regBIFPLR4_1_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                                    5\n#define regBIFPLR4_1_PCIE_UNCORR_ERR_MASK                                                               0x441056\n#define regBIFPLR4_1_PCIE_UNCORR_ERR_MASK_BASE_IDX                                                      5\n#define regBIFPLR4_1_PCIE_UNCORR_ERR_SEVERITY                                                           0x441057\n#define regBIFPLR4_1_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                                  5\n#define regBIFPLR4_1_PCIE_CORR_ERR_STATUS                                                               0x441058\n#define regBIFPLR4_1_PCIE_CORR_ERR_STATUS_BASE_IDX                                                      5\n#define regBIFPLR4_1_PCIE_CORR_ERR_MASK                                                                 0x441059\n#define regBIFPLR4_1_PCIE_CORR_ERR_MASK_BASE_IDX                                                        5\n#define regBIFPLR4_1_PCIE_ADV_ERR_CAP_CNTL                                                              0x44105a\n#define regBIFPLR4_1_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                                     5\n#define regBIFPLR4_1_PCIE_HDR_LOG0                                                                      0x44105b\n#define regBIFPLR4_1_PCIE_HDR_LOG0_BASE_IDX                                                             5\n#define regBIFPLR4_1_PCIE_HDR_LOG1                                                                      0x44105c\n#define regBIFPLR4_1_PCIE_HDR_LOG1_BASE_IDX                                                             5\n#define regBIFPLR4_1_PCIE_HDR_LOG2                                                                      0x44105d\n#define regBIFPLR4_1_PCIE_HDR_LOG2_BASE_IDX                                                             5\n#define regBIFPLR4_1_PCIE_HDR_LOG3                                                                      0x44105e\n#define regBIFPLR4_1_PCIE_HDR_LOG3_BASE_IDX                                                             5\n#define regBIFPLR4_1_PCIE_ROOT_ERR_CMD                                                                  0x44105f\n#define regBIFPLR4_1_PCIE_ROOT_ERR_CMD_BASE_IDX                                                         5\n#define regBIFPLR4_1_PCIE_ROOT_ERR_STATUS                                                               0x441060\n#define regBIFPLR4_1_PCIE_ROOT_ERR_STATUS_BASE_IDX                                                      5\n#define regBIFPLR4_1_PCIE_ERR_SRC_ID                                                                    0x441061\n#define regBIFPLR4_1_PCIE_ERR_SRC_ID_BASE_IDX                                                           5\n#define regBIFPLR4_1_PCIE_TLP_PREFIX_LOG0                                                               0x441062\n#define regBIFPLR4_1_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                                      5\n#define regBIFPLR4_1_PCIE_TLP_PREFIX_LOG1                                                               0x441063\n#define regBIFPLR4_1_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                                      5\n#define regBIFPLR4_1_PCIE_TLP_PREFIX_LOG2                                                               0x441064\n#define regBIFPLR4_1_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                                      5\n#define regBIFPLR4_1_PCIE_TLP_PREFIX_LOG3                                                               0x441065\n#define regBIFPLR4_1_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                                      5\n#define regBIFPLR4_1_PCIE_SECONDARY_ENH_CAP_LIST                                                        0x44109c\n#define regBIFPLR4_1_PCIE_SECONDARY_ENH_CAP_LIST_BASE_IDX                                               5\n#define regBIFPLR4_1_PCIE_LINK_CNTL3                                                                    0x44109d\n#define regBIFPLR4_1_PCIE_LINK_CNTL3_BASE_IDX                                                           5\n#define regBIFPLR4_1_PCIE_LANE_ERROR_STATUS                                                             0x44109e\n#define regBIFPLR4_1_PCIE_LANE_ERROR_STATUS_BASE_IDX                                                    5\n#define regBIFPLR4_1_PCIE_LANE_0_EQUALIZATION_CNTL                                                      0x44109f\n#define regBIFPLR4_1_PCIE_LANE_0_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR4_1_PCIE_LANE_1_EQUALIZATION_CNTL                                                      0x44109f\n#define regBIFPLR4_1_PCIE_LANE_1_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR4_1_PCIE_LANE_2_EQUALIZATION_CNTL                                                      0x4410a0\n#define regBIFPLR4_1_PCIE_LANE_2_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR4_1_PCIE_LANE_3_EQUALIZATION_CNTL                                                      0x4410a0\n#define regBIFPLR4_1_PCIE_LANE_3_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR4_1_PCIE_LANE_4_EQUALIZATION_CNTL                                                      0x4410a1\n#define regBIFPLR4_1_PCIE_LANE_4_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR4_1_PCIE_LANE_5_EQUALIZATION_CNTL                                                      0x4410a1\n#define regBIFPLR4_1_PCIE_LANE_5_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR4_1_PCIE_LANE_6_EQUALIZATION_CNTL                                                      0x4410a2\n#define regBIFPLR4_1_PCIE_LANE_6_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR4_1_PCIE_LANE_7_EQUALIZATION_CNTL                                                      0x4410a2\n#define regBIFPLR4_1_PCIE_LANE_7_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR4_1_PCIE_LANE_8_EQUALIZATION_CNTL                                                      0x4410a3\n#define regBIFPLR4_1_PCIE_LANE_8_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR4_1_PCIE_LANE_9_EQUALIZATION_CNTL                                                      0x4410a3\n#define regBIFPLR4_1_PCIE_LANE_9_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR4_1_PCIE_LANE_10_EQUALIZATION_CNTL                                                     0x4410a4\n#define regBIFPLR4_1_PCIE_LANE_10_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR4_1_PCIE_LANE_11_EQUALIZATION_CNTL                                                     0x4410a4\n#define regBIFPLR4_1_PCIE_LANE_11_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR4_1_PCIE_LANE_12_EQUALIZATION_CNTL                                                     0x4410a5\n#define regBIFPLR4_1_PCIE_LANE_12_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR4_1_PCIE_LANE_13_EQUALIZATION_CNTL                                                     0x4410a5\n#define regBIFPLR4_1_PCIE_LANE_13_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR4_1_PCIE_LANE_14_EQUALIZATION_CNTL                                                     0x4410a6\n#define regBIFPLR4_1_PCIE_LANE_14_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR4_1_PCIE_LANE_15_EQUALIZATION_CNTL                                                     0x4410a6\n#define regBIFPLR4_1_PCIE_LANE_15_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR4_1_PCIE_ACS_ENH_CAP_LIST                                                              0x4410a8\n#define regBIFPLR4_1_PCIE_ACS_ENH_CAP_LIST_BASE_IDX                                                     5\n#define regBIFPLR4_1_PCIE_ACS_CAP                                                                       0x4410a9\n#define regBIFPLR4_1_PCIE_ACS_CAP_BASE_IDX                                                              5\n#define regBIFPLR4_1_PCIE_ACS_CNTL                                                                      0x4410a9\n#define regBIFPLR4_1_PCIE_ACS_CNTL_BASE_IDX                                                             5\n#define regBIFPLR4_1_PCIE_MC_ENH_CAP_LIST                                                               0x4410bc\n#define regBIFPLR4_1_PCIE_MC_ENH_CAP_LIST_BASE_IDX                                                      5\n#define regBIFPLR4_1_PCIE_MC_CAP                                                                        0x4410bd\n#define regBIFPLR4_1_PCIE_MC_CAP_BASE_IDX                                                               5\n#define regBIFPLR4_1_PCIE_MC_CNTL                                                                       0x4410bd\n#define regBIFPLR4_1_PCIE_MC_CNTL_BASE_IDX                                                              5\n#define regBIFPLR4_1_PCIE_MC_ADDR0                                                                      0x4410be\n#define regBIFPLR4_1_PCIE_MC_ADDR0_BASE_IDX                                                             5\n#define regBIFPLR4_1_PCIE_MC_ADDR1                                                                      0x4410bf\n#define regBIFPLR4_1_PCIE_MC_ADDR1_BASE_IDX                                                             5\n#define regBIFPLR4_1_PCIE_MC_RCV0                                                                       0x4410c0\n#define regBIFPLR4_1_PCIE_MC_RCV0_BASE_IDX                                                              5\n#define regBIFPLR4_1_PCIE_MC_RCV1                                                                       0x4410c1\n#define regBIFPLR4_1_PCIE_MC_RCV1_BASE_IDX                                                              5\n#define regBIFPLR4_1_PCIE_MC_BLOCK_ALL0                                                                 0x4410c2\n#define regBIFPLR4_1_PCIE_MC_BLOCK_ALL0_BASE_IDX                                                        5\n#define regBIFPLR4_1_PCIE_MC_BLOCK_ALL1                                                                 0x4410c3\n#define regBIFPLR4_1_PCIE_MC_BLOCK_ALL1_BASE_IDX                                                        5\n#define regBIFPLR4_1_PCIE_MC_BLOCK_UNTRANSLATED_0                                                       0x4410c4\n#define regBIFPLR4_1_PCIE_MC_BLOCK_UNTRANSLATED_0_BASE_IDX                                              5\n#define regBIFPLR4_1_PCIE_MC_BLOCK_UNTRANSLATED_1                                                       0x4410c5\n#define regBIFPLR4_1_PCIE_MC_BLOCK_UNTRANSLATED_1_BASE_IDX                                              5\n#define regBIFPLR4_1_PCIE_MC_OVERLAY_BAR0                                                               0x4410c6\n#define regBIFPLR4_1_PCIE_MC_OVERLAY_BAR0_BASE_IDX                                                      5\n#define regBIFPLR4_1_PCIE_MC_OVERLAY_BAR1                                                               0x4410c7\n#define regBIFPLR4_1_PCIE_MC_OVERLAY_BAR1_BASE_IDX                                                      5\n#define regBIFPLR4_1_PCIE_L1_PM_SUB_CAP_LIST                                                            0x4410dc\n#define regBIFPLR4_1_PCIE_L1_PM_SUB_CAP_LIST_BASE_IDX                                                   5\n#define regBIFPLR4_1_PCIE_L1_PM_SUB_CAP                                                                 0x4410dd\n#define regBIFPLR4_1_PCIE_L1_PM_SUB_CAP_BASE_IDX                                                        5\n#define regBIFPLR4_1_PCIE_L1_PM_SUB_CNTL                                                                0x4410de\n#define regBIFPLR4_1_PCIE_L1_PM_SUB_CNTL_BASE_IDX                                                       5\n#define regBIFPLR4_1_PCIE_L1_PM_SUB_CNTL2                                                               0x4410df\n#define regBIFPLR4_1_PCIE_L1_PM_SUB_CNTL2_BASE_IDX                                                      5\n#define regBIFPLR4_1_PCIE_DPC_ENH_CAP_LIST                                                              0x4410e0\n#define regBIFPLR4_1_PCIE_DPC_ENH_CAP_LIST_BASE_IDX                                                     5\n#define regBIFPLR4_1_PCIE_DPC_CAP_LIST                                                                  0x4410e1\n#define regBIFPLR4_1_PCIE_DPC_CAP_LIST_BASE_IDX                                                         5\n#define regBIFPLR4_1_PCIE_DPC_CNTL                                                                      0x4410e1\n#define regBIFPLR4_1_PCIE_DPC_CNTL_BASE_IDX                                                             5\n#define regBIFPLR4_1_PCIE_DPC_STATUS                                                                    0x4410e2\n#define regBIFPLR4_1_PCIE_DPC_STATUS_BASE_IDX                                                           5\n#define regBIFPLR4_1_PCIE_DPC_ERROR_SOURCE_ID                                                           0x4410e2\n#define regBIFPLR4_1_PCIE_DPC_ERROR_SOURCE_ID_BASE_IDX                                                  5\n#define regBIFPLR4_1_PCIE_RP_PIO_STATUS                                                                 0x4410e3\n#define regBIFPLR4_1_PCIE_RP_PIO_STATUS_BASE_IDX                                                        5\n#define regBIFPLR4_1_PCIE_RP_PIO_MASK                                                                   0x4410e4\n#define regBIFPLR4_1_PCIE_RP_PIO_MASK_BASE_IDX                                                          5\n#define regBIFPLR4_1_PCIE_RP_PIO_SEVERITY                                                               0x4410e5\n#define regBIFPLR4_1_PCIE_RP_PIO_SEVERITY_BASE_IDX                                                      5\n#define regBIFPLR4_1_PCIE_RP_PIO_SYSERROR                                                               0x4410e6\n#define regBIFPLR4_1_PCIE_RP_PIO_SYSERROR_BASE_IDX                                                      5\n#define regBIFPLR4_1_PCIE_RP_PIO_EXCEPTION                                                              0x4410e7\n#define regBIFPLR4_1_PCIE_RP_PIO_EXCEPTION_BASE_IDX                                                     5\n#define regBIFPLR4_1_PCIE_RP_PIO_HDR_LOG0                                                               0x4410e8\n#define regBIFPLR4_1_PCIE_RP_PIO_HDR_LOG0_BASE_IDX                                                      5\n#define regBIFPLR4_1_PCIE_RP_PIO_HDR_LOG1                                                               0x4410e9\n#define regBIFPLR4_1_PCIE_RP_PIO_HDR_LOG1_BASE_IDX                                                      5\n#define regBIFPLR4_1_PCIE_RP_PIO_HDR_LOG2                                                               0x4410ea\n#define regBIFPLR4_1_PCIE_RP_PIO_HDR_LOG2_BASE_IDX                                                      5\n#define regBIFPLR4_1_PCIE_RP_PIO_HDR_LOG3                                                               0x4410eb\n#define regBIFPLR4_1_PCIE_RP_PIO_HDR_LOG3_BASE_IDX                                                      5\n#define regBIFPLR4_1_PCIE_RP_PIO_PREFIX_LOG0                                                            0x4410ed\n#define regBIFPLR4_1_PCIE_RP_PIO_PREFIX_LOG0_BASE_IDX                                                   5\n#define regBIFPLR4_1_PCIE_RP_PIO_PREFIX_LOG1                                                            0x4410ee\n#define regBIFPLR4_1_PCIE_RP_PIO_PREFIX_LOG1_BASE_IDX                                                   5\n#define regBIFPLR4_1_PCIE_RP_PIO_PREFIX_LOG2                                                            0x4410ef\n#define regBIFPLR4_1_PCIE_RP_PIO_PREFIX_LOG2_BASE_IDX                                                   5\n#define regBIFPLR4_1_PCIE_RP_PIO_PREFIX_LOG3                                                            0x4410f0\n#define regBIFPLR4_1_PCIE_RP_PIO_PREFIX_LOG3_BASE_IDX                                                   5\n#define regBIFPLR4_1_PCIE_ESM_CAP_LIST                                                                  0x4410f1\n#define regBIFPLR4_1_PCIE_ESM_CAP_LIST_BASE_IDX                                                         5\n#define regBIFPLR4_1_PCIE_ESM_HEADER_1                                                                  0x4410f2\n#define regBIFPLR4_1_PCIE_ESM_HEADER_1_BASE_IDX                                                         5\n#define regBIFPLR4_1_PCIE_ESM_HEADER_2                                                                  0x4410f3\n#define regBIFPLR4_1_PCIE_ESM_HEADER_2_BASE_IDX                                                         5\n#define regBIFPLR4_1_PCIE_ESM_STATUS                                                                    0x4410f3\n#define regBIFPLR4_1_PCIE_ESM_STATUS_BASE_IDX                                                           5\n#define regBIFPLR4_1_PCIE_ESM_CTRL                                                                      0x4410f4\n#define regBIFPLR4_1_PCIE_ESM_CTRL_BASE_IDX                                                             5\n#define regBIFPLR4_1_PCIE_ESM_CAP_1                                                                     0x4410f5\n#define regBIFPLR4_1_PCIE_ESM_CAP_1_BASE_IDX                                                            5\n#define regBIFPLR4_1_PCIE_ESM_CAP_2                                                                     0x4410f6\n#define regBIFPLR4_1_PCIE_ESM_CAP_2_BASE_IDX                                                            5\n#define regBIFPLR4_1_PCIE_ESM_CAP_3                                                                     0x4410f7\n#define regBIFPLR4_1_PCIE_ESM_CAP_3_BASE_IDX                                                            5\n#define regBIFPLR4_1_PCIE_ESM_CAP_4                                                                     0x4410f8\n#define regBIFPLR4_1_PCIE_ESM_CAP_4_BASE_IDX                                                            5\n#define regBIFPLR4_1_PCIE_ESM_CAP_5                                                                     0x4410f9\n#define regBIFPLR4_1_PCIE_ESM_CAP_5_BASE_IDX                                                            5\n#define regBIFPLR4_1_PCIE_ESM_CAP_6                                                                     0x4410fa\n#define regBIFPLR4_1_PCIE_ESM_CAP_6_BASE_IDX                                                            5\n#define regBIFPLR4_1_PCIE_ESM_CAP_7                                                                     0x4410fb\n#define regBIFPLR4_1_PCIE_ESM_CAP_7_BASE_IDX                                                            5\n#define regBIFPLR4_1_PCIE_DLF_ENH_CAP_LIST                                                              0x441100\n#define regBIFPLR4_1_PCIE_DLF_ENH_CAP_LIST_BASE_IDX                                                     5\n#define regBIFPLR4_1_DATA_LINK_FEATURE_CAP                                                              0x441101\n#define regBIFPLR4_1_DATA_LINK_FEATURE_CAP_BASE_IDX                                                     5\n#define regBIFPLR4_1_DATA_LINK_FEATURE_STATUS                                                           0x441102\n#define regBIFPLR4_1_DATA_LINK_FEATURE_STATUS_BASE_IDX                                                  5\n#define regBIFPLR4_1_PCIE_PHY_16GT_ENH_CAP_LIST                                                         0x441104\n#define regBIFPLR4_1_PCIE_PHY_16GT_ENH_CAP_LIST_BASE_IDX                                                5\n#define regBIFPLR4_1_LINK_CAP_16GT                                                                      0x441105\n#define regBIFPLR4_1_LINK_CAP_16GT_BASE_IDX                                                             5\n#define regBIFPLR4_1_LINK_CNTL_16GT                                                                     0x441106\n#define regBIFPLR4_1_LINK_CNTL_16GT_BASE_IDX                                                            5\n#define regBIFPLR4_1_LINK_STATUS_16GT                                                                   0x441107\n#define regBIFPLR4_1_LINK_STATUS_16GT_BASE_IDX                                                          5\n#define regBIFPLR4_1_LOCAL_PARITY_MISMATCH_STATUS_16GT                                                  0x441108\n#define regBIFPLR4_1_LOCAL_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                         5\n#define regBIFPLR4_1_RTM1_PARITY_MISMATCH_STATUS_16GT                                                   0x441109\n#define regBIFPLR4_1_RTM1_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                          5\n#define regBIFPLR4_1_RTM2_PARITY_MISMATCH_STATUS_16GT                                                   0x44110a\n#define regBIFPLR4_1_RTM2_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                          5\n#define regBIFPLR4_1_LANE_0_EQUALIZATION_CNTL_16GT                                                      0x44110c\n#define regBIFPLR4_1_LANE_0_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR4_1_LANE_1_EQUALIZATION_CNTL_16GT                                                      0x44110c\n#define regBIFPLR4_1_LANE_1_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR4_1_LANE_2_EQUALIZATION_CNTL_16GT                                                      0x44110c\n#define regBIFPLR4_1_LANE_2_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR4_1_LANE_3_EQUALIZATION_CNTL_16GT                                                      0x44110c\n#define regBIFPLR4_1_LANE_3_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR4_1_LANE_4_EQUALIZATION_CNTL_16GT                                                      0x44110d\n#define regBIFPLR4_1_LANE_4_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR4_1_LANE_5_EQUALIZATION_CNTL_16GT                                                      0x44110d\n#define regBIFPLR4_1_LANE_5_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR4_1_LANE_6_EQUALIZATION_CNTL_16GT                                                      0x44110d\n#define regBIFPLR4_1_LANE_6_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR4_1_LANE_7_EQUALIZATION_CNTL_16GT                                                      0x44110d\n#define regBIFPLR4_1_LANE_7_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR4_1_LANE_8_EQUALIZATION_CNTL_16GT                                                      0x44110e\n#define regBIFPLR4_1_LANE_8_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR4_1_LANE_9_EQUALIZATION_CNTL_16GT                                                      0x44110e\n#define regBIFPLR4_1_LANE_9_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR4_1_LANE_10_EQUALIZATION_CNTL_16GT                                                     0x44110e\n#define regBIFPLR4_1_LANE_10_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR4_1_LANE_11_EQUALIZATION_CNTL_16GT                                                     0x44110e\n#define regBIFPLR4_1_LANE_11_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR4_1_LANE_12_EQUALIZATION_CNTL_16GT                                                     0x44110f\n#define regBIFPLR4_1_LANE_12_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR4_1_LANE_13_EQUALIZATION_CNTL_16GT                                                     0x44110f\n#define regBIFPLR4_1_LANE_13_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR4_1_LANE_14_EQUALIZATION_CNTL_16GT                                                     0x44110f\n#define regBIFPLR4_1_LANE_14_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR4_1_LANE_15_EQUALIZATION_CNTL_16GT                                                     0x44110f\n#define regBIFPLR4_1_LANE_15_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR4_1_PCIE_MARGINING_ENH_CAP_LIST                                                        0x441110\n#define regBIFPLR4_1_PCIE_MARGINING_ENH_CAP_LIST_BASE_IDX                                               5\n#define regBIFPLR4_1_MARGINING_PORT_CAP                                                                 0x441111\n#define regBIFPLR4_1_MARGINING_PORT_CAP_BASE_IDX                                                        5\n#define regBIFPLR4_1_MARGINING_PORT_STATUS                                                              0x441111\n#define regBIFPLR4_1_MARGINING_PORT_STATUS_BASE_IDX                                                     5\n#define regBIFPLR4_1_LANE_0_MARGINING_LANE_CNTL                                                         0x441112\n#define regBIFPLR4_1_LANE_0_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR4_1_LANE_0_MARGINING_LANE_STATUS                                                       0x441112\n#define regBIFPLR4_1_LANE_0_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR4_1_LANE_1_MARGINING_LANE_CNTL                                                         0x441113\n#define regBIFPLR4_1_LANE_1_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR4_1_LANE_1_MARGINING_LANE_STATUS                                                       0x441113\n#define regBIFPLR4_1_LANE_1_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR4_1_LANE_2_MARGINING_LANE_CNTL                                                         0x441114\n#define regBIFPLR4_1_LANE_2_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR4_1_LANE_2_MARGINING_LANE_STATUS                                                       0x441114\n#define regBIFPLR4_1_LANE_2_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR4_1_LANE_3_MARGINING_LANE_CNTL                                                         0x441115\n#define regBIFPLR4_1_LANE_3_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR4_1_LANE_3_MARGINING_LANE_STATUS                                                       0x441115\n#define regBIFPLR4_1_LANE_3_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR4_1_LANE_4_MARGINING_LANE_CNTL                                                         0x441116\n#define regBIFPLR4_1_LANE_4_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR4_1_LANE_4_MARGINING_LANE_STATUS                                                       0x441116\n#define regBIFPLR4_1_LANE_4_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR4_1_LANE_5_MARGINING_LANE_CNTL                                                         0x441117\n#define regBIFPLR4_1_LANE_5_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR4_1_LANE_5_MARGINING_LANE_STATUS                                                       0x441117\n#define regBIFPLR4_1_LANE_5_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR4_1_LANE_6_MARGINING_LANE_CNTL                                                         0x441118\n#define regBIFPLR4_1_LANE_6_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR4_1_LANE_6_MARGINING_LANE_STATUS                                                       0x441118\n#define regBIFPLR4_1_LANE_6_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR4_1_LANE_7_MARGINING_LANE_CNTL                                                         0x441119\n#define regBIFPLR4_1_LANE_7_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR4_1_LANE_7_MARGINING_LANE_STATUS                                                       0x441119\n#define regBIFPLR4_1_LANE_7_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR4_1_LANE_8_MARGINING_LANE_CNTL                                                         0x44111a\n#define regBIFPLR4_1_LANE_8_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR4_1_LANE_8_MARGINING_LANE_STATUS                                                       0x44111a\n#define regBIFPLR4_1_LANE_8_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR4_1_LANE_9_MARGINING_LANE_CNTL                                                         0x44111b\n#define regBIFPLR4_1_LANE_9_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR4_1_LANE_9_MARGINING_LANE_STATUS                                                       0x44111b\n#define regBIFPLR4_1_LANE_9_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR4_1_LANE_10_MARGINING_LANE_CNTL                                                        0x44111c\n#define regBIFPLR4_1_LANE_10_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR4_1_LANE_10_MARGINING_LANE_STATUS                                                      0x44111c\n#define regBIFPLR4_1_LANE_10_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR4_1_LANE_11_MARGINING_LANE_CNTL                                                        0x44111d\n#define regBIFPLR4_1_LANE_11_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR4_1_LANE_11_MARGINING_LANE_STATUS                                                      0x44111d\n#define regBIFPLR4_1_LANE_11_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR4_1_LANE_12_MARGINING_LANE_CNTL                                                        0x44111e\n#define regBIFPLR4_1_LANE_12_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR4_1_LANE_12_MARGINING_LANE_STATUS                                                      0x44111e\n#define regBIFPLR4_1_LANE_12_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR4_1_LANE_13_MARGINING_LANE_CNTL                                                        0x44111f\n#define regBIFPLR4_1_LANE_13_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR4_1_LANE_13_MARGINING_LANE_STATUS                                                      0x44111f\n#define regBIFPLR4_1_LANE_13_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR4_1_LANE_14_MARGINING_LANE_CNTL                                                        0x441120\n#define regBIFPLR4_1_LANE_14_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR4_1_LANE_14_MARGINING_LANE_STATUS                                                      0x441120\n#define regBIFPLR4_1_LANE_14_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR4_1_LANE_15_MARGINING_LANE_CNTL                                                        0x441121\n#define regBIFPLR4_1_LANE_15_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR4_1_LANE_15_MARGINING_LANE_STATUS                                                      0x441121\n#define regBIFPLR4_1_LANE_15_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR4_1_PCIE_CCIX_CAP_LIST                                                                 0x441122\n#define regBIFPLR4_1_PCIE_CCIX_CAP_LIST_BASE_IDX                                                        5\n#define regBIFPLR4_1_PCIE_CCIX_HEADER_1                                                                 0x441123\n#define regBIFPLR4_1_PCIE_CCIX_HEADER_1_BASE_IDX                                                        5\n#define regBIFPLR4_1_PCIE_CCIX_HEADER_2                                                                 0x441124\n#define regBIFPLR4_1_PCIE_CCIX_HEADER_2_BASE_IDX                                                        5\n#define regBIFPLR4_1_PCIE_CCIX_CAP                                                                      0x441124\n#define regBIFPLR4_1_PCIE_CCIX_CAP_BASE_IDX                                                             5\n#define regBIFPLR4_1_PCIE_CCIX_ESM_REQD_CAP                                                             0x441125\n#define regBIFPLR4_1_PCIE_CCIX_ESM_REQD_CAP_BASE_IDX                                                    5\n#define regBIFPLR4_1_PCIE_CCIX_ESM_OPTL_CAP                                                             0x441126\n#define regBIFPLR4_1_PCIE_CCIX_ESM_OPTL_CAP_BASE_IDX                                                    5\n#define regBIFPLR4_1_PCIE_CCIX_ESM_STATUS                                                               0x441127\n#define regBIFPLR4_1_PCIE_CCIX_ESM_STATUS_BASE_IDX                                                      5\n#define regBIFPLR4_1_PCIE_CCIX_ESM_CNTL                                                                 0x441128\n#define regBIFPLR4_1_PCIE_CCIX_ESM_CNTL_BASE_IDX                                                        5\n#define regBIFPLR4_1_ESM_LANE_0_EQUALIZATION_CNTL_20GT                                                  0x441129\n#define regBIFPLR4_1_ESM_LANE_0_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR4_1_ESM_LANE_1_EQUALIZATION_CNTL_20GT                                                  0x441129\n#define regBIFPLR4_1_ESM_LANE_1_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR4_1_ESM_LANE_2_EQUALIZATION_CNTL_20GT                                                  0x441129\n#define regBIFPLR4_1_ESM_LANE_2_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR4_1_ESM_LANE_3_EQUALIZATION_CNTL_20GT                                                  0x441129\n#define regBIFPLR4_1_ESM_LANE_3_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR4_1_ESM_LANE_4_EQUALIZATION_CNTL_20GT                                                  0x44112a\n#define regBIFPLR4_1_ESM_LANE_4_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR4_1_ESM_LANE_5_EQUALIZATION_CNTL_20GT                                                  0x44112a\n#define regBIFPLR4_1_ESM_LANE_5_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR4_1_ESM_LANE_6_EQUALIZATION_CNTL_20GT                                                  0x44112a\n#define regBIFPLR4_1_ESM_LANE_6_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR4_1_ESM_LANE_7_EQUALIZATION_CNTL_20GT                                                  0x44112a\n#define regBIFPLR4_1_ESM_LANE_7_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR4_1_ESM_LANE_8_EQUALIZATION_CNTL_20GT                                                  0x44112b\n#define regBIFPLR4_1_ESM_LANE_8_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR4_1_ESM_LANE_9_EQUALIZATION_CNTL_20GT                                                  0x44112b\n#define regBIFPLR4_1_ESM_LANE_9_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR4_1_ESM_LANE_10_EQUALIZATION_CNTL_20GT                                                 0x44112b\n#define regBIFPLR4_1_ESM_LANE_10_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR4_1_ESM_LANE_11_EQUALIZATION_CNTL_20GT                                                 0x44112b\n#define regBIFPLR4_1_ESM_LANE_11_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR4_1_ESM_LANE_12_EQUALIZATION_CNTL_20GT                                                 0x44112c\n#define regBIFPLR4_1_ESM_LANE_12_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR4_1_ESM_LANE_13_EQUALIZATION_CNTL_20GT                                                 0x44112c\n#define regBIFPLR4_1_ESM_LANE_13_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR4_1_ESM_LANE_14_EQUALIZATION_CNTL_20GT                                                 0x44112c\n#define regBIFPLR4_1_ESM_LANE_14_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR4_1_ESM_LANE_15_EQUALIZATION_CNTL_20GT                                                 0x44112c\n#define regBIFPLR4_1_ESM_LANE_15_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR4_1_ESM_LANE_0_EQUALIZATION_CNTL_25GT                                                  0x44112d\n#define regBIFPLR4_1_ESM_LANE_0_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR4_1_ESM_LANE_1_EQUALIZATION_CNTL_25GT                                                  0x44112d\n#define regBIFPLR4_1_ESM_LANE_1_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR4_1_ESM_LANE_2_EQUALIZATION_CNTL_25GT                                                  0x44112d\n#define regBIFPLR4_1_ESM_LANE_2_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR4_1_ESM_LANE_3_EQUALIZATION_CNTL_25GT                                                  0x44112d\n#define regBIFPLR4_1_ESM_LANE_3_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR4_1_ESM_LANE_4_EQUALIZATION_CNTL_25GT                                                  0x44112e\n#define regBIFPLR4_1_ESM_LANE_4_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR4_1_ESM_LANE_5_EQUALIZATION_CNTL_25GT                                                  0x44112e\n#define regBIFPLR4_1_ESM_LANE_5_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR4_1_ESM_LANE_6_EQUALIZATION_CNTL_25GT                                                  0x44112e\n#define regBIFPLR4_1_ESM_LANE_6_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR4_1_ESM_LANE_7_EQUALIZATION_CNTL_25GT                                                  0x44112e\n#define regBIFPLR4_1_ESM_LANE_7_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR4_1_ESM_LANE_8_EQUALIZATION_CNTL_25GT                                                  0x44112f\n#define regBIFPLR4_1_ESM_LANE_8_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR4_1_ESM_LANE_9_EQUALIZATION_CNTL_25GT                                                  0x44112f\n#define regBIFPLR4_1_ESM_LANE_9_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR4_1_ESM_LANE_10_EQUALIZATION_CNTL_25GT                                                 0x44112f\n#define regBIFPLR4_1_ESM_LANE_10_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR4_1_ESM_LANE_11_EQUALIZATION_CNTL_25GT                                                 0x44112f\n#define regBIFPLR4_1_ESM_LANE_11_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR4_1_ESM_LANE_12_EQUALIZATION_CNTL_25GT                                                 0x441130\n#define regBIFPLR4_1_ESM_LANE_12_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR4_1_ESM_LANE_13_EQUALIZATION_CNTL_25GT                                                 0x441130\n#define regBIFPLR4_1_ESM_LANE_13_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR4_1_ESM_LANE_14_EQUALIZATION_CNTL_25GT                                                 0x441130\n#define regBIFPLR4_1_ESM_LANE_14_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR4_1_ESM_LANE_15_EQUALIZATION_CNTL_25GT                                                 0x441130\n#define regBIFPLR4_1_ESM_LANE_15_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR4_1_PCIE_CCIX_TRANS_CAP                                                                0x441131\n#define regBIFPLR4_1_PCIE_CCIX_TRANS_CAP_BASE_IDX                                                       5\n#define regBIFPLR4_1_PCIE_CCIX_TRANS_CNTL                                                               0x441132\n#define regBIFPLR4_1_PCIE_CCIX_TRANS_CNTL_BASE_IDX                                                      5\n#define regBIFPLR4_1_LINK_CAP_32GT                                                                      0x441141\n#define regBIFPLR4_1_LINK_CAP_32GT_BASE_IDX                                                             5\n#define regBIFPLR4_1_LINK_CNTL_32GT                                                                     0x441142\n#define regBIFPLR4_1_LINK_CNTL_32GT_BASE_IDX                                                            5\n#define regBIFPLR4_1_LINK_STATUS_32GT                                                                   0x441143\n#define regBIFPLR4_1_LINK_STATUS_32GT_BASE_IDX                                                          5\n\n\n\n\n#define regBIFPLR5_0_VENDOR_ID                                                                          0x441400\n#define regBIFPLR5_0_VENDOR_ID_BASE_IDX                                                                 5\n#define regBIFPLR5_0_DEVICE_ID                                                                          0x441400\n#define regBIFPLR5_0_DEVICE_ID_BASE_IDX                                                                 5\n#define regBIFPLR5_0_COMMAND                                                                            0x441401\n#define regBIFPLR5_0_COMMAND_BASE_IDX                                                                   5\n#define regBIFPLR5_0_STATUS                                                                             0x441401\n#define regBIFPLR5_0_STATUS_BASE_IDX                                                                    5\n#define regBIFPLR5_0_REVISION_ID                                                                        0x441402\n#define regBIFPLR5_0_REVISION_ID_BASE_IDX                                                               5\n#define regBIFPLR5_0_PROG_INTERFACE                                                                     0x441402\n#define regBIFPLR5_0_PROG_INTERFACE_BASE_IDX                                                            5\n#define regBIFPLR5_0_SUB_CLASS                                                                          0x441402\n#define regBIFPLR5_0_SUB_CLASS_BASE_IDX                                                                 5\n#define regBIFPLR5_0_BASE_CLASS                                                                         0x441402\n#define regBIFPLR5_0_BASE_CLASS_BASE_IDX                                                                5\n#define regBIFPLR5_0_CACHE_LINE                                                                         0x441403\n#define regBIFPLR5_0_CACHE_LINE_BASE_IDX                                                                5\n#define regBIFPLR5_0_LATENCY                                                                            0x441403\n#define regBIFPLR5_0_LATENCY_BASE_IDX                                                                   5\n#define regBIFPLR5_0_HEADER                                                                             0x441403\n#define regBIFPLR5_0_HEADER_BASE_IDX                                                                    5\n#define regBIFPLR5_0_BIST                                                                               0x441403\n#define regBIFPLR5_0_BIST_BASE_IDX                                                                      5\n#define regBIFPLR5_0_SUB_BUS_NUMBER_LATENCY                                                             0x441406\n#define regBIFPLR5_0_SUB_BUS_NUMBER_LATENCY_BASE_IDX                                                    5\n#define regBIFPLR5_0_IO_BASE_LIMIT                                                                      0x441407\n#define regBIFPLR5_0_IO_BASE_LIMIT_BASE_IDX                                                             5\n#define regBIFPLR5_0_SECONDARY_STATUS                                                                   0x441407\n#define regBIFPLR5_0_SECONDARY_STATUS_BASE_IDX                                                          5\n#define regBIFPLR5_0_MEM_BASE_LIMIT                                                                     0x441408\n#define regBIFPLR5_0_MEM_BASE_LIMIT_BASE_IDX                                                            5\n#define regBIFPLR5_0_PREF_BASE_LIMIT                                                                    0x441409\n#define regBIFPLR5_0_PREF_BASE_LIMIT_BASE_IDX                                                           5\n#define regBIFPLR5_0_PREF_BASE_UPPER                                                                    0x44140a\n#define regBIFPLR5_0_PREF_BASE_UPPER_BASE_IDX                                                           5\n#define regBIFPLR5_0_PREF_LIMIT_UPPER                                                                   0x44140b\n#define regBIFPLR5_0_PREF_LIMIT_UPPER_BASE_IDX                                                          5\n#define regBIFPLR5_0_IO_BASE_LIMIT_HI                                                                   0x44140c\n#define regBIFPLR5_0_IO_BASE_LIMIT_HI_BASE_IDX                                                          5\n#define regBIFPLR5_0_CAP_PTR                                                                            0x44140d\n#define regBIFPLR5_0_CAP_PTR_BASE_IDX                                                                   5\n#define regBIFPLR5_0_ROM_BASE_ADDR                                                                      0x44140e\n#define regBIFPLR5_0_ROM_BASE_ADDR_BASE_IDX                                                             5\n#define regBIFPLR5_0_INTERRUPT_LINE                                                                     0x44140f\n#define regBIFPLR5_0_INTERRUPT_LINE_BASE_IDX                                                            5\n#define regBIFPLR5_0_INTERRUPT_PIN                                                                      0x44140f\n#define regBIFPLR5_0_INTERRUPT_PIN_BASE_IDX                                                             5\n#define regBIFPLR5_0_EXT_BRIDGE_CNTL                                                                    0x441410\n#define regBIFPLR5_0_EXT_BRIDGE_CNTL_BASE_IDX                                                           5\n#define regBIFPLR5_0_VENDOR_CAP_LIST                                                                    0x441412\n#define regBIFPLR5_0_VENDOR_CAP_LIST_BASE_IDX                                                           5\n#define regBIFPLR5_0_ADAPTER_ID_W                                                                       0x441413\n#define regBIFPLR5_0_ADAPTER_ID_W_BASE_IDX                                                              5\n#define regBIFPLR5_0_PMI_CAP_LIST                                                                       0x441414\n#define regBIFPLR5_0_PMI_CAP_LIST_BASE_IDX                                                              5\n#define regBIFPLR5_0_PMI_CAP                                                                            0x441414\n#define regBIFPLR5_0_PMI_CAP_BASE_IDX                                                                   5\n#define regBIFPLR5_0_PMI_STATUS_CNTL                                                                    0x441415\n#define regBIFPLR5_0_PMI_STATUS_CNTL_BASE_IDX                                                           5\n#define regBIFPLR5_0_PCIE_CAP_LIST                                                                      0x441416\n#define regBIFPLR5_0_PCIE_CAP_LIST_BASE_IDX                                                             5\n#define regBIFPLR5_0_PCIE_CAP                                                                           0x441416\n#define regBIFPLR5_0_PCIE_CAP_BASE_IDX                                                                  5\n#define regBIFPLR5_0_DEVICE_CAP                                                                         0x441417\n#define regBIFPLR5_0_DEVICE_CAP_BASE_IDX                                                                5\n#define regBIFPLR5_0_DEVICE_CNTL                                                                        0x441418\n#define regBIFPLR5_0_DEVICE_CNTL_BASE_IDX                                                               5\n#define regBIFPLR5_0_DEVICE_STATUS                                                                      0x441418\n#define regBIFPLR5_0_DEVICE_STATUS_BASE_IDX                                                             5\n#define regBIFPLR5_0_LINK_CAP                                                                           0x441419\n#define regBIFPLR5_0_LINK_CAP_BASE_IDX                                                                  5\n#define regBIFPLR5_0_LINK_CNTL                                                                          0x44141a\n#define regBIFPLR5_0_LINK_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR5_0_LINK_STATUS                                                                        0x44141a\n#define regBIFPLR5_0_LINK_STATUS_BASE_IDX                                                               5\n#define regBIFPLR5_0_SLOT_CAP                                                                           0x44141b\n#define regBIFPLR5_0_SLOT_CAP_BASE_IDX                                                                  5\n#define regBIFPLR5_0_SLOT_CNTL                                                                          0x44141c\n#define regBIFPLR5_0_SLOT_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR5_0_SLOT_STATUS                                                                        0x44141c\n#define regBIFPLR5_0_SLOT_STATUS_BASE_IDX                                                               5\n#define regBIFPLR5_0_ROOT_CNTL                                                                          0x44141d\n#define regBIFPLR5_0_ROOT_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR5_0_ROOT_CAP                                                                           0x44141d\n#define regBIFPLR5_0_ROOT_CAP_BASE_IDX                                                                  5\n#define regBIFPLR5_0_ROOT_STATUS                                                                        0x44141e\n#define regBIFPLR5_0_ROOT_STATUS_BASE_IDX                                                               5\n#define regBIFPLR5_0_DEVICE_CAP2                                                                        0x44141f\n#define regBIFPLR5_0_DEVICE_CAP2_BASE_IDX                                                               5\n#define regBIFPLR5_0_DEVICE_CNTL2                                                                       0x441420\n#define regBIFPLR5_0_DEVICE_CNTL2_BASE_IDX                                                              5\n#define regBIFPLR5_0_DEVICE_STATUS2                                                                     0x441420\n#define regBIFPLR5_0_DEVICE_STATUS2_BASE_IDX                                                            5\n#define regBIFPLR5_0_LINK_CAP2                                                                          0x441421\n#define regBIFPLR5_0_LINK_CAP2_BASE_IDX                                                                 5\n#define regBIFPLR5_0_LINK_CNTL2                                                                         0x441422\n#define regBIFPLR5_0_LINK_CNTL2_BASE_IDX                                                                5\n#define regBIFPLR5_0_LINK_STATUS2                                                                       0x441422\n#define regBIFPLR5_0_LINK_STATUS2_BASE_IDX                                                              5\n#define regBIFPLR5_0_SLOT_CAP2                                                                          0x441423\n#define regBIFPLR5_0_SLOT_CAP2_BASE_IDX                                                                 5\n#define regBIFPLR5_0_SLOT_CNTL2                                                                         0x441424\n#define regBIFPLR5_0_SLOT_CNTL2_BASE_IDX                                                                5\n#define regBIFPLR5_0_SLOT_STATUS2                                                                       0x441424\n#define regBIFPLR5_0_SLOT_STATUS2_BASE_IDX                                                              5\n#define regBIFPLR5_0_MSI_CAP_LIST                                                                       0x441428\n#define regBIFPLR5_0_MSI_CAP_LIST_BASE_IDX                                                              5\n#define regBIFPLR5_0_MSI_MSG_CNTL                                                                       0x441428\n#define regBIFPLR5_0_MSI_MSG_CNTL_BASE_IDX                                                              5\n#define regBIFPLR5_0_MSI_MSG_ADDR_LO                                                                    0x441429\n#define regBIFPLR5_0_MSI_MSG_ADDR_LO_BASE_IDX                                                           5\n#define regBIFPLR5_0_MSI_MSG_ADDR_HI                                                                    0x44142a\n#define regBIFPLR5_0_MSI_MSG_ADDR_HI_BASE_IDX                                                           5\n#define regBIFPLR5_0_MSI_MSG_DATA                                                                       0x44142a\n#define regBIFPLR5_0_MSI_MSG_DATA_BASE_IDX                                                              5\n#define regBIFPLR5_0_MSI_MSG_DATA_64                                                                    0x44142b\n#define regBIFPLR5_0_MSI_MSG_DATA_64_BASE_IDX                                                           5\n#define regBIFPLR5_0_SSID_CAP_LIST                                                                      0x441430\n#define regBIFPLR5_0_SSID_CAP_LIST_BASE_IDX                                                             5\n#define regBIFPLR5_0_SSID_CAP                                                                           0x441431\n#define regBIFPLR5_0_SSID_CAP_BASE_IDX                                                                  5\n#define regBIFPLR5_0_MSI_MAP_CAP_LIST                                                                   0x441432\n#define regBIFPLR5_0_MSI_MAP_CAP_LIST_BASE_IDX                                                          5\n#define regBIFPLR5_0_MSI_MAP_CAP                                                                        0x441432\n#define regBIFPLR5_0_MSI_MAP_CAP_BASE_IDX                                                               5\n#define regBIFPLR5_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                                  0x441440\n#define regBIFPLR5_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIFPLR5_0_PCIE_VENDOR_SPECIFIC_HDR                                                           0x441441\n#define regBIFPLR5_0_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                                  5\n#define regBIFPLR5_0_PCIE_VENDOR_SPECIFIC1                                                              0x441442\n#define regBIFPLR5_0_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                                     5\n#define regBIFPLR5_0_PCIE_VENDOR_SPECIFIC2                                                              0x441443\n#define regBIFPLR5_0_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                                     5\n#define regBIFPLR5_0_PCIE_VC_ENH_CAP_LIST                                                               0x441444\n#define regBIFPLR5_0_PCIE_VC_ENH_CAP_LIST_BASE_IDX                                                      5\n#define regBIFPLR5_0_PCIE_PORT_VC_CAP_REG1                                                              0x441445\n#define regBIFPLR5_0_PCIE_PORT_VC_CAP_REG1_BASE_IDX                                                     5\n#define regBIFPLR5_0_PCIE_PORT_VC_CAP_REG2                                                              0x441446\n#define regBIFPLR5_0_PCIE_PORT_VC_CAP_REG2_BASE_IDX                                                     5\n#define regBIFPLR5_0_PCIE_PORT_VC_CNTL                                                                  0x441447\n#define regBIFPLR5_0_PCIE_PORT_VC_CNTL_BASE_IDX                                                         5\n#define regBIFPLR5_0_PCIE_PORT_VC_STATUS                                                                0x441447\n#define regBIFPLR5_0_PCIE_PORT_VC_STATUS_BASE_IDX                                                       5\n#define regBIFPLR5_0_PCIE_VC0_RESOURCE_CAP                                                              0x441448\n#define regBIFPLR5_0_PCIE_VC0_RESOURCE_CAP_BASE_IDX                                                     5\n#define regBIFPLR5_0_PCIE_VC0_RESOURCE_CNTL                                                             0x441449\n#define regBIFPLR5_0_PCIE_VC0_RESOURCE_CNTL_BASE_IDX                                                    5\n#define regBIFPLR5_0_PCIE_VC0_RESOURCE_STATUS                                                           0x44144a\n#define regBIFPLR5_0_PCIE_VC0_RESOURCE_STATUS_BASE_IDX                                                  5\n#define regBIFPLR5_0_PCIE_VC1_RESOURCE_CAP                                                              0x44144b\n#define regBIFPLR5_0_PCIE_VC1_RESOURCE_CAP_BASE_IDX                                                     5\n#define regBIFPLR5_0_PCIE_VC1_RESOURCE_CNTL                                                             0x44144c\n#define regBIFPLR5_0_PCIE_VC1_RESOURCE_CNTL_BASE_IDX                                                    5\n#define regBIFPLR5_0_PCIE_VC1_RESOURCE_STATUS                                                           0x44144d\n#define regBIFPLR5_0_PCIE_VC1_RESOURCE_STATUS_BASE_IDX                                                  5\n#define regBIFPLR5_0_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                                   0x441450\n#define regBIFPLR5_0_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST_BASE_IDX                                          5\n#define regBIFPLR5_0_PCIE_DEV_SERIAL_NUM_DW1                                                            0x441451\n#define regBIFPLR5_0_PCIE_DEV_SERIAL_NUM_DW1_BASE_IDX                                                   5\n#define regBIFPLR5_0_PCIE_DEV_SERIAL_NUM_DW2                                                            0x441452\n#define regBIFPLR5_0_PCIE_DEV_SERIAL_NUM_DW2_BASE_IDX                                                   5\n#define regBIFPLR5_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                                      0x441454\n#define regBIFPLR5_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                             5\n#define regBIFPLR5_0_PCIE_UNCORR_ERR_STATUS                                                             0x441455\n#define regBIFPLR5_0_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                                    5\n#define regBIFPLR5_0_PCIE_UNCORR_ERR_MASK                                                               0x441456\n#define regBIFPLR5_0_PCIE_UNCORR_ERR_MASK_BASE_IDX                                                      5\n#define regBIFPLR5_0_PCIE_UNCORR_ERR_SEVERITY                                                           0x441457\n#define regBIFPLR5_0_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                                  5\n#define regBIFPLR5_0_PCIE_CORR_ERR_STATUS                                                               0x441458\n#define regBIFPLR5_0_PCIE_CORR_ERR_STATUS_BASE_IDX                                                      5\n#define regBIFPLR5_0_PCIE_CORR_ERR_MASK                                                                 0x441459\n#define regBIFPLR5_0_PCIE_CORR_ERR_MASK_BASE_IDX                                                        5\n#define regBIFPLR5_0_PCIE_ADV_ERR_CAP_CNTL                                                              0x44145a\n#define regBIFPLR5_0_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                                     5\n#define regBIFPLR5_0_PCIE_HDR_LOG0                                                                      0x44145b\n#define regBIFPLR5_0_PCIE_HDR_LOG0_BASE_IDX                                                             5\n#define regBIFPLR5_0_PCIE_HDR_LOG1                                                                      0x44145c\n#define regBIFPLR5_0_PCIE_HDR_LOG1_BASE_IDX                                                             5\n#define regBIFPLR5_0_PCIE_HDR_LOG2                                                                      0x44145d\n#define regBIFPLR5_0_PCIE_HDR_LOG2_BASE_IDX                                                             5\n#define regBIFPLR5_0_PCIE_HDR_LOG3                                                                      0x44145e\n#define regBIFPLR5_0_PCIE_HDR_LOG3_BASE_IDX                                                             5\n#define regBIFPLR5_0_PCIE_ROOT_ERR_CMD                                                                  0x44145f\n#define regBIFPLR5_0_PCIE_ROOT_ERR_CMD_BASE_IDX                                                         5\n#define regBIFPLR5_0_PCIE_ROOT_ERR_STATUS                                                               0x441460\n#define regBIFPLR5_0_PCIE_ROOT_ERR_STATUS_BASE_IDX                                                      5\n#define regBIFPLR5_0_PCIE_ERR_SRC_ID                                                                    0x441461\n#define regBIFPLR5_0_PCIE_ERR_SRC_ID_BASE_IDX                                                           5\n#define regBIFPLR5_0_PCIE_TLP_PREFIX_LOG0                                                               0x441462\n#define regBIFPLR5_0_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                                      5\n#define regBIFPLR5_0_PCIE_TLP_PREFIX_LOG1                                                               0x441463\n#define regBIFPLR5_0_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                                      5\n#define regBIFPLR5_0_PCIE_TLP_PREFIX_LOG2                                                               0x441464\n#define regBIFPLR5_0_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                                      5\n#define regBIFPLR5_0_PCIE_TLP_PREFIX_LOG3                                                               0x441465\n#define regBIFPLR5_0_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                                      5\n#define regBIFPLR5_0_PCIE_SECONDARY_ENH_CAP_LIST                                                        0x44149c\n#define regBIFPLR5_0_PCIE_SECONDARY_ENH_CAP_LIST_BASE_IDX                                               5\n#define regBIFPLR5_0_PCIE_LINK_CNTL3                                                                    0x44149d\n#define regBIFPLR5_0_PCIE_LINK_CNTL3_BASE_IDX                                                           5\n#define regBIFPLR5_0_PCIE_LANE_ERROR_STATUS                                                             0x44149e\n#define regBIFPLR5_0_PCIE_LANE_ERROR_STATUS_BASE_IDX                                                    5\n#define regBIFPLR5_0_PCIE_LANE_0_EQUALIZATION_CNTL                                                      0x44149f\n#define regBIFPLR5_0_PCIE_LANE_0_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR5_0_PCIE_LANE_1_EQUALIZATION_CNTL                                                      0x44149f\n#define regBIFPLR5_0_PCIE_LANE_1_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR5_0_PCIE_LANE_2_EQUALIZATION_CNTL                                                      0x4414a0\n#define regBIFPLR5_0_PCIE_LANE_2_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR5_0_PCIE_LANE_3_EQUALIZATION_CNTL                                                      0x4414a0\n#define regBIFPLR5_0_PCIE_LANE_3_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR5_0_PCIE_LANE_4_EQUALIZATION_CNTL                                                      0x4414a1\n#define regBIFPLR5_0_PCIE_LANE_4_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR5_0_PCIE_LANE_5_EQUALIZATION_CNTL                                                      0x4414a1\n#define regBIFPLR5_0_PCIE_LANE_5_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR5_0_PCIE_LANE_6_EQUALIZATION_CNTL                                                      0x4414a2\n#define regBIFPLR5_0_PCIE_LANE_6_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR5_0_PCIE_LANE_7_EQUALIZATION_CNTL                                                      0x4414a2\n#define regBIFPLR5_0_PCIE_LANE_7_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR5_0_PCIE_LANE_8_EQUALIZATION_CNTL                                                      0x4414a3\n#define regBIFPLR5_0_PCIE_LANE_8_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR5_0_PCIE_LANE_9_EQUALIZATION_CNTL                                                      0x4414a3\n#define regBIFPLR5_0_PCIE_LANE_9_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR5_0_PCIE_LANE_10_EQUALIZATION_CNTL                                                     0x4414a4\n#define regBIFPLR5_0_PCIE_LANE_10_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR5_0_PCIE_LANE_11_EQUALIZATION_CNTL                                                     0x4414a4\n#define regBIFPLR5_0_PCIE_LANE_11_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR5_0_PCIE_LANE_12_EQUALIZATION_CNTL                                                     0x4414a5\n#define regBIFPLR5_0_PCIE_LANE_12_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR5_0_PCIE_LANE_13_EQUALIZATION_CNTL                                                     0x4414a5\n#define regBIFPLR5_0_PCIE_LANE_13_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR5_0_PCIE_LANE_14_EQUALIZATION_CNTL                                                     0x4414a6\n#define regBIFPLR5_0_PCIE_LANE_14_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR5_0_PCIE_LANE_15_EQUALIZATION_CNTL                                                     0x4414a6\n#define regBIFPLR5_0_PCIE_LANE_15_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR5_0_PCIE_ACS_ENH_CAP_LIST                                                              0x4414a8\n#define regBIFPLR5_0_PCIE_ACS_ENH_CAP_LIST_BASE_IDX                                                     5\n#define regBIFPLR5_0_PCIE_ACS_CAP                                                                       0x4414a9\n#define regBIFPLR5_0_PCIE_ACS_CAP_BASE_IDX                                                              5\n#define regBIFPLR5_0_PCIE_ACS_CNTL                                                                      0x4414a9\n#define regBIFPLR5_0_PCIE_ACS_CNTL_BASE_IDX                                                             5\n#define regBIFPLR5_0_PCIE_MC_ENH_CAP_LIST                                                               0x4414bc\n#define regBIFPLR5_0_PCIE_MC_ENH_CAP_LIST_BASE_IDX                                                      5\n#define regBIFPLR5_0_PCIE_MC_CAP                                                                        0x4414bd\n#define regBIFPLR5_0_PCIE_MC_CAP_BASE_IDX                                                               5\n#define regBIFPLR5_0_PCIE_MC_CNTL                                                                       0x4414bd\n#define regBIFPLR5_0_PCIE_MC_CNTL_BASE_IDX                                                              5\n#define regBIFPLR5_0_PCIE_MC_ADDR0                                                                      0x4414be\n#define regBIFPLR5_0_PCIE_MC_ADDR0_BASE_IDX                                                             5\n#define regBIFPLR5_0_PCIE_MC_ADDR1                                                                      0x4414bf\n#define regBIFPLR5_0_PCIE_MC_ADDR1_BASE_IDX                                                             5\n#define regBIFPLR5_0_PCIE_MC_RCV0                                                                       0x4414c0\n#define regBIFPLR5_0_PCIE_MC_RCV0_BASE_IDX                                                              5\n#define regBIFPLR5_0_PCIE_MC_RCV1                                                                       0x4414c1\n#define regBIFPLR5_0_PCIE_MC_RCV1_BASE_IDX                                                              5\n#define regBIFPLR5_0_PCIE_MC_BLOCK_ALL0                                                                 0x4414c2\n#define regBIFPLR5_0_PCIE_MC_BLOCK_ALL0_BASE_IDX                                                        5\n#define regBIFPLR5_0_PCIE_MC_BLOCK_ALL1                                                                 0x4414c3\n#define regBIFPLR5_0_PCIE_MC_BLOCK_ALL1_BASE_IDX                                                        5\n#define regBIFPLR5_0_PCIE_MC_BLOCK_UNTRANSLATED_0                                                       0x4414c4\n#define regBIFPLR5_0_PCIE_MC_BLOCK_UNTRANSLATED_0_BASE_IDX                                              5\n#define regBIFPLR5_0_PCIE_MC_BLOCK_UNTRANSLATED_1                                                       0x4414c5\n#define regBIFPLR5_0_PCIE_MC_BLOCK_UNTRANSLATED_1_BASE_IDX                                              5\n#define regBIFPLR5_0_PCIE_MC_OVERLAY_BAR0                                                               0x4414c6\n#define regBIFPLR5_0_PCIE_MC_OVERLAY_BAR0_BASE_IDX                                                      5\n#define regBIFPLR5_0_PCIE_MC_OVERLAY_BAR1                                                               0x4414c7\n#define regBIFPLR5_0_PCIE_MC_OVERLAY_BAR1_BASE_IDX                                                      5\n#define regBIFPLR5_0_PCIE_L1_PM_SUB_CAP_LIST                                                            0x4414dc\n#define regBIFPLR5_0_PCIE_L1_PM_SUB_CAP_LIST_BASE_IDX                                                   5\n#define regBIFPLR5_0_PCIE_L1_PM_SUB_CAP                                                                 0x4414dd\n#define regBIFPLR5_0_PCIE_L1_PM_SUB_CAP_BASE_IDX                                                        5\n#define regBIFPLR5_0_PCIE_L1_PM_SUB_CNTL                                                                0x4414de\n#define regBIFPLR5_0_PCIE_L1_PM_SUB_CNTL_BASE_IDX                                                       5\n#define regBIFPLR5_0_PCIE_L1_PM_SUB_CNTL2                                                               0x4414df\n#define regBIFPLR5_0_PCIE_L1_PM_SUB_CNTL2_BASE_IDX                                                      5\n#define regBIFPLR5_0_PCIE_DPC_ENH_CAP_LIST                                                              0x4414e0\n#define regBIFPLR5_0_PCIE_DPC_ENH_CAP_LIST_BASE_IDX                                                     5\n#define regBIFPLR5_0_PCIE_DPC_CAP_LIST                                                                  0x4414e1\n#define regBIFPLR5_0_PCIE_DPC_CAP_LIST_BASE_IDX                                                         5\n#define regBIFPLR5_0_PCIE_DPC_CNTL                                                                      0x4414e1\n#define regBIFPLR5_0_PCIE_DPC_CNTL_BASE_IDX                                                             5\n#define regBIFPLR5_0_PCIE_DPC_STATUS                                                                    0x4414e2\n#define regBIFPLR5_0_PCIE_DPC_STATUS_BASE_IDX                                                           5\n#define regBIFPLR5_0_PCIE_DPC_ERROR_SOURCE_ID                                                           0x4414e2\n#define regBIFPLR5_0_PCIE_DPC_ERROR_SOURCE_ID_BASE_IDX                                                  5\n#define regBIFPLR5_0_PCIE_RP_PIO_STATUS                                                                 0x4414e3\n#define regBIFPLR5_0_PCIE_RP_PIO_STATUS_BASE_IDX                                                        5\n#define regBIFPLR5_0_PCIE_RP_PIO_MASK                                                                   0x4414e4\n#define regBIFPLR5_0_PCIE_RP_PIO_MASK_BASE_IDX                                                          5\n#define regBIFPLR5_0_PCIE_RP_PIO_SEVERITY                                                               0x4414e5\n#define regBIFPLR5_0_PCIE_RP_PIO_SEVERITY_BASE_IDX                                                      5\n#define regBIFPLR5_0_PCIE_RP_PIO_SYSERROR                                                               0x4414e6\n#define regBIFPLR5_0_PCIE_RP_PIO_SYSERROR_BASE_IDX                                                      5\n#define regBIFPLR5_0_PCIE_RP_PIO_EXCEPTION                                                              0x4414e7\n#define regBIFPLR5_0_PCIE_RP_PIO_EXCEPTION_BASE_IDX                                                     5\n#define regBIFPLR5_0_PCIE_RP_PIO_HDR_LOG0                                                               0x4414e8\n#define regBIFPLR5_0_PCIE_RP_PIO_HDR_LOG0_BASE_IDX                                                      5\n#define regBIFPLR5_0_PCIE_RP_PIO_HDR_LOG1                                                               0x4414e9\n#define regBIFPLR5_0_PCIE_RP_PIO_HDR_LOG1_BASE_IDX                                                      5\n#define regBIFPLR5_0_PCIE_RP_PIO_HDR_LOG2                                                               0x4414ea\n#define regBIFPLR5_0_PCIE_RP_PIO_HDR_LOG2_BASE_IDX                                                      5\n#define regBIFPLR5_0_PCIE_RP_PIO_HDR_LOG3                                                               0x4414eb\n#define regBIFPLR5_0_PCIE_RP_PIO_HDR_LOG3_BASE_IDX                                                      5\n#define regBIFPLR5_0_PCIE_RP_PIO_PREFIX_LOG0                                                            0x4414ed\n#define regBIFPLR5_0_PCIE_RP_PIO_PREFIX_LOG0_BASE_IDX                                                   5\n#define regBIFPLR5_0_PCIE_RP_PIO_PREFIX_LOG1                                                            0x4414ee\n#define regBIFPLR5_0_PCIE_RP_PIO_PREFIX_LOG1_BASE_IDX                                                   5\n#define regBIFPLR5_0_PCIE_RP_PIO_PREFIX_LOG2                                                            0x4414ef\n#define regBIFPLR5_0_PCIE_RP_PIO_PREFIX_LOG2_BASE_IDX                                                   5\n#define regBIFPLR5_0_PCIE_RP_PIO_PREFIX_LOG3                                                            0x4414f0\n#define regBIFPLR5_0_PCIE_RP_PIO_PREFIX_LOG3_BASE_IDX                                                   5\n#define regBIFPLR5_0_PCIE_ESM_CAP_LIST                                                                  0x4414f1\n#define regBIFPLR5_0_PCIE_ESM_CAP_LIST_BASE_IDX                                                         5\n#define regBIFPLR5_0_PCIE_ESM_HEADER_1                                                                  0x4414f2\n#define regBIFPLR5_0_PCIE_ESM_HEADER_1_BASE_IDX                                                         5\n#define regBIFPLR5_0_PCIE_ESM_HEADER_2                                                                  0x4414f3\n#define regBIFPLR5_0_PCIE_ESM_HEADER_2_BASE_IDX                                                         5\n#define regBIFPLR5_0_PCIE_ESM_STATUS                                                                    0x4414f3\n#define regBIFPLR5_0_PCIE_ESM_STATUS_BASE_IDX                                                           5\n#define regBIFPLR5_0_PCIE_ESM_CTRL                                                                      0x4414f4\n#define regBIFPLR5_0_PCIE_ESM_CTRL_BASE_IDX                                                             5\n#define regBIFPLR5_0_PCIE_ESM_CAP_1                                                                     0x4414f5\n#define regBIFPLR5_0_PCIE_ESM_CAP_1_BASE_IDX                                                            5\n#define regBIFPLR5_0_PCIE_ESM_CAP_2                                                                     0x4414f6\n#define regBIFPLR5_0_PCIE_ESM_CAP_2_BASE_IDX                                                            5\n#define regBIFPLR5_0_PCIE_ESM_CAP_3                                                                     0x4414f7\n#define regBIFPLR5_0_PCIE_ESM_CAP_3_BASE_IDX                                                            5\n#define regBIFPLR5_0_PCIE_ESM_CAP_4                                                                     0x4414f8\n#define regBIFPLR5_0_PCIE_ESM_CAP_4_BASE_IDX                                                            5\n#define regBIFPLR5_0_PCIE_ESM_CAP_5                                                                     0x4414f9\n#define regBIFPLR5_0_PCIE_ESM_CAP_5_BASE_IDX                                                            5\n#define regBIFPLR5_0_PCIE_ESM_CAP_6                                                                     0x4414fa\n#define regBIFPLR5_0_PCIE_ESM_CAP_6_BASE_IDX                                                            5\n#define regBIFPLR5_0_PCIE_ESM_CAP_7                                                                     0x4414fb\n#define regBIFPLR5_0_PCIE_ESM_CAP_7_BASE_IDX                                                            5\n#define regBIFPLR5_0_PCIE_DLF_ENH_CAP_LIST                                                              0x441500\n#define regBIFPLR5_0_PCIE_DLF_ENH_CAP_LIST_BASE_IDX                                                     5\n#define regBIFPLR5_0_DATA_LINK_FEATURE_CAP                                                              0x441501\n#define regBIFPLR5_0_DATA_LINK_FEATURE_CAP_BASE_IDX                                                     5\n#define regBIFPLR5_0_DATA_LINK_FEATURE_STATUS                                                           0x441502\n#define regBIFPLR5_0_DATA_LINK_FEATURE_STATUS_BASE_IDX                                                  5\n#define regBIFPLR5_0_PCIE_PHY_16GT_ENH_CAP_LIST                                                         0x441504\n#define regBIFPLR5_0_PCIE_PHY_16GT_ENH_CAP_LIST_BASE_IDX                                                5\n#define regBIFPLR5_0_LINK_CAP_16GT                                                                      0x441505\n#define regBIFPLR5_0_LINK_CAP_16GT_BASE_IDX                                                             5\n#define regBIFPLR5_0_LINK_CNTL_16GT                                                                     0x441506\n#define regBIFPLR5_0_LINK_CNTL_16GT_BASE_IDX                                                            5\n#define regBIFPLR5_0_LINK_STATUS_16GT                                                                   0x441507\n#define regBIFPLR5_0_LINK_STATUS_16GT_BASE_IDX                                                          5\n#define regBIFPLR5_0_LOCAL_PARITY_MISMATCH_STATUS_16GT                                                  0x441508\n#define regBIFPLR5_0_LOCAL_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                         5\n#define regBIFPLR5_0_RTM1_PARITY_MISMATCH_STATUS_16GT                                                   0x441509\n#define regBIFPLR5_0_RTM1_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                          5\n#define regBIFPLR5_0_RTM2_PARITY_MISMATCH_STATUS_16GT                                                   0x44150a\n#define regBIFPLR5_0_RTM2_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                          5\n#define regBIFPLR5_0_LANE_0_EQUALIZATION_CNTL_16GT                                                      0x44150c\n#define regBIFPLR5_0_LANE_0_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR5_0_LANE_1_EQUALIZATION_CNTL_16GT                                                      0x44150c\n#define regBIFPLR5_0_LANE_1_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR5_0_LANE_2_EQUALIZATION_CNTL_16GT                                                      0x44150c\n#define regBIFPLR5_0_LANE_2_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR5_0_LANE_3_EQUALIZATION_CNTL_16GT                                                      0x44150c\n#define regBIFPLR5_0_LANE_3_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR5_0_LANE_4_EQUALIZATION_CNTL_16GT                                                      0x44150d\n#define regBIFPLR5_0_LANE_4_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR5_0_LANE_5_EQUALIZATION_CNTL_16GT                                                      0x44150d\n#define regBIFPLR5_0_LANE_5_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR5_0_LANE_6_EQUALIZATION_CNTL_16GT                                                      0x44150d\n#define regBIFPLR5_0_LANE_6_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR5_0_LANE_7_EQUALIZATION_CNTL_16GT                                                      0x44150d\n#define regBIFPLR5_0_LANE_7_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR5_0_LANE_8_EQUALIZATION_CNTL_16GT                                                      0x44150e\n#define regBIFPLR5_0_LANE_8_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR5_0_LANE_9_EQUALIZATION_CNTL_16GT                                                      0x44150e\n#define regBIFPLR5_0_LANE_9_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR5_0_LANE_10_EQUALIZATION_CNTL_16GT                                                     0x44150e\n#define regBIFPLR5_0_LANE_10_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR5_0_LANE_11_EQUALIZATION_CNTL_16GT                                                     0x44150e\n#define regBIFPLR5_0_LANE_11_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR5_0_LANE_12_EQUALIZATION_CNTL_16GT                                                     0x44150f\n#define regBIFPLR5_0_LANE_12_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR5_0_LANE_13_EQUALIZATION_CNTL_16GT                                                     0x44150f\n#define regBIFPLR5_0_LANE_13_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR5_0_LANE_14_EQUALIZATION_CNTL_16GT                                                     0x44150f\n#define regBIFPLR5_0_LANE_14_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR5_0_LANE_15_EQUALIZATION_CNTL_16GT                                                     0x44150f\n#define regBIFPLR5_0_LANE_15_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR5_0_PCIE_MARGINING_ENH_CAP_LIST                                                        0x441510\n#define regBIFPLR5_0_PCIE_MARGINING_ENH_CAP_LIST_BASE_IDX                                               5\n#define regBIFPLR5_0_MARGINING_PORT_CAP                                                                 0x441511\n#define regBIFPLR5_0_MARGINING_PORT_CAP_BASE_IDX                                                        5\n#define regBIFPLR5_0_MARGINING_PORT_STATUS                                                              0x441511\n#define regBIFPLR5_0_MARGINING_PORT_STATUS_BASE_IDX                                                     5\n#define regBIFPLR5_0_LANE_0_MARGINING_LANE_CNTL                                                         0x441512\n#define regBIFPLR5_0_LANE_0_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR5_0_LANE_0_MARGINING_LANE_STATUS                                                       0x441512\n#define regBIFPLR5_0_LANE_0_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR5_0_LANE_1_MARGINING_LANE_CNTL                                                         0x441513\n#define regBIFPLR5_0_LANE_1_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR5_0_LANE_1_MARGINING_LANE_STATUS                                                       0x441513\n#define regBIFPLR5_0_LANE_1_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR5_0_LANE_2_MARGINING_LANE_CNTL                                                         0x441514\n#define regBIFPLR5_0_LANE_2_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR5_0_LANE_2_MARGINING_LANE_STATUS                                                       0x441514\n#define regBIFPLR5_0_LANE_2_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR5_0_LANE_3_MARGINING_LANE_CNTL                                                         0x441515\n#define regBIFPLR5_0_LANE_3_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR5_0_LANE_3_MARGINING_LANE_STATUS                                                       0x441515\n#define regBIFPLR5_0_LANE_3_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR5_0_LANE_4_MARGINING_LANE_CNTL                                                         0x441516\n#define regBIFPLR5_0_LANE_4_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR5_0_LANE_4_MARGINING_LANE_STATUS                                                       0x441516\n#define regBIFPLR5_0_LANE_4_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR5_0_LANE_5_MARGINING_LANE_CNTL                                                         0x441517\n#define regBIFPLR5_0_LANE_5_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR5_0_LANE_5_MARGINING_LANE_STATUS                                                       0x441517\n#define regBIFPLR5_0_LANE_5_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR5_0_LANE_6_MARGINING_LANE_CNTL                                                         0x441518\n#define regBIFPLR5_0_LANE_6_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR5_0_LANE_6_MARGINING_LANE_STATUS                                                       0x441518\n#define regBIFPLR5_0_LANE_6_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR5_0_LANE_7_MARGINING_LANE_CNTL                                                         0x441519\n#define regBIFPLR5_0_LANE_7_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR5_0_LANE_7_MARGINING_LANE_STATUS                                                       0x441519\n#define regBIFPLR5_0_LANE_7_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR5_0_LANE_8_MARGINING_LANE_CNTL                                                         0x44151a\n#define regBIFPLR5_0_LANE_8_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR5_0_LANE_8_MARGINING_LANE_STATUS                                                       0x44151a\n#define regBIFPLR5_0_LANE_8_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR5_0_LANE_9_MARGINING_LANE_CNTL                                                         0x44151b\n#define regBIFPLR5_0_LANE_9_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR5_0_LANE_9_MARGINING_LANE_STATUS                                                       0x44151b\n#define regBIFPLR5_0_LANE_9_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR5_0_LANE_10_MARGINING_LANE_CNTL                                                        0x44151c\n#define regBIFPLR5_0_LANE_10_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR5_0_LANE_10_MARGINING_LANE_STATUS                                                      0x44151c\n#define regBIFPLR5_0_LANE_10_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR5_0_LANE_11_MARGINING_LANE_CNTL                                                        0x44151d\n#define regBIFPLR5_0_LANE_11_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR5_0_LANE_11_MARGINING_LANE_STATUS                                                      0x44151d\n#define regBIFPLR5_0_LANE_11_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR5_0_LANE_12_MARGINING_LANE_CNTL                                                        0x44151e\n#define regBIFPLR5_0_LANE_12_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR5_0_LANE_12_MARGINING_LANE_STATUS                                                      0x44151e\n#define regBIFPLR5_0_LANE_12_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR5_0_LANE_13_MARGINING_LANE_CNTL                                                        0x44151f\n#define regBIFPLR5_0_LANE_13_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR5_0_LANE_13_MARGINING_LANE_STATUS                                                      0x44151f\n#define regBIFPLR5_0_LANE_13_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR5_0_LANE_14_MARGINING_LANE_CNTL                                                        0x441520\n#define regBIFPLR5_0_LANE_14_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR5_0_LANE_14_MARGINING_LANE_STATUS                                                      0x441520\n#define regBIFPLR5_0_LANE_14_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR5_0_LANE_15_MARGINING_LANE_CNTL                                                        0x441521\n#define regBIFPLR5_0_LANE_15_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR5_0_LANE_15_MARGINING_LANE_STATUS                                                      0x441521\n#define regBIFPLR5_0_LANE_15_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR5_0_PCIE_CCIX_CAP_LIST                                                                 0x441522\n#define regBIFPLR5_0_PCIE_CCIX_CAP_LIST_BASE_IDX                                                        5\n#define regBIFPLR5_0_PCIE_CCIX_HEADER_1                                                                 0x441523\n#define regBIFPLR5_0_PCIE_CCIX_HEADER_1_BASE_IDX                                                        5\n#define regBIFPLR5_0_PCIE_CCIX_HEADER_2                                                                 0x441524\n#define regBIFPLR5_0_PCIE_CCIX_HEADER_2_BASE_IDX                                                        5\n#define regBIFPLR5_0_PCIE_CCIX_CAP                                                                      0x441524\n#define regBIFPLR5_0_PCIE_CCIX_CAP_BASE_IDX                                                             5\n#define regBIFPLR5_0_PCIE_CCIX_ESM_REQD_CAP                                                             0x441525\n#define regBIFPLR5_0_PCIE_CCIX_ESM_REQD_CAP_BASE_IDX                                                    5\n#define regBIFPLR5_0_PCIE_CCIX_ESM_OPTL_CAP                                                             0x441526\n#define regBIFPLR5_0_PCIE_CCIX_ESM_OPTL_CAP_BASE_IDX                                                    5\n#define regBIFPLR5_0_PCIE_CCIX_ESM_STATUS                                                               0x441527\n#define regBIFPLR5_0_PCIE_CCIX_ESM_STATUS_BASE_IDX                                                      5\n#define regBIFPLR5_0_PCIE_CCIX_ESM_CNTL                                                                 0x441528\n#define regBIFPLR5_0_PCIE_CCIX_ESM_CNTL_BASE_IDX                                                        5\n#define regBIFPLR5_0_ESM_LANE_0_EQUALIZATION_CNTL_20GT                                                  0x441529\n#define regBIFPLR5_0_ESM_LANE_0_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR5_0_ESM_LANE_1_EQUALIZATION_CNTL_20GT                                                  0x441529\n#define regBIFPLR5_0_ESM_LANE_1_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR5_0_ESM_LANE_2_EQUALIZATION_CNTL_20GT                                                  0x441529\n#define regBIFPLR5_0_ESM_LANE_2_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR5_0_ESM_LANE_3_EQUALIZATION_CNTL_20GT                                                  0x441529\n#define regBIFPLR5_0_ESM_LANE_3_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR5_0_ESM_LANE_4_EQUALIZATION_CNTL_20GT                                                  0x44152a\n#define regBIFPLR5_0_ESM_LANE_4_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR5_0_ESM_LANE_5_EQUALIZATION_CNTL_20GT                                                  0x44152a\n#define regBIFPLR5_0_ESM_LANE_5_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR5_0_ESM_LANE_6_EQUALIZATION_CNTL_20GT                                                  0x44152a\n#define regBIFPLR5_0_ESM_LANE_6_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR5_0_ESM_LANE_7_EQUALIZATION_CNTL_20GT                                                  0x44152a\n#define regBIFPLR5_0_ESM_LANE_7_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR5_0_ESM_LANE_8_EQUALIZATION_CNTL_20GT                                                  0x44152b\n#define regBIFPLR5_0_ESM_LANE_8_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR5_0_ESM_LANE_9_EQUALIZATION_CNTL_20GT                                                  0x44152b\n#define regBIFPLR5_0_ESM_LANE_9_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR5_0_ESM_LANE_10_EQUALIZATION_CNTL_20GT                                                 0x44152b\n#define regBIFPLR5_0_ESM_LANE_10_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR5_0_ESM_LANE_11_EQUALIZATION_CNTL_20GT                                                 0x44152b\n#define regBIFPLR5_0_ESM_LANE_11_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR5_0_ESM_LANE_12_EQUALIZATION_CNTL_20GT                                                 0x44152c\n#define regBIFPLR5_0_ESM_LANE_12_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR5_0_ESM_LANE_13_EQUALIZATION_CNTL_20GT                                                 0x44152c\n#define regBIFPLR5_0_ESM_LANE_13_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR5_0_ESM_LANE_14_EQUALIZATION_CNTL_20GT                                                 0x44152c\n#define regBIFPLR5_0_ESM_LANE_14_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR5_0_ESM_LANE_15_EQUALIZATION_CNTL_20GT                                                 0x44152c\n#define regBIFPLR5_0_ESM_LANE_15_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR5_0_ESM_LANE_0_EQUALIZATION_CNTL_25GT                                                  0x44152d\n#define regBIFPLR5_0_ESM_LANE_0_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR5_0_ESM_LANE_1_EQUALIZATION_CNTL_25GT                                                  0x44152d\n#define regBIFPLR5_0_ESM_LANE_1_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR5_0_ESM_LANE_2_EQUALIZATION_CNTL_25GT                                                  0x44152d\n#define regBIFPLR5_0_ESM_LANE_2_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR5_0_ESM_LANE_3_EQUALIZATION_CNTL_25GT                                                  0x44152d\n#define regBIFPLR5_0_ESM_LANE_3_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR5_0_ESM_LANE_4_EQUALIZATION_CNTL_25GT                                                  0x44152e\n#define regBIFPLR5_0_ESM_LANE_4_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR5_0_ESM_LANE_5_EQUALIZATION_CNTL_25GT                                                  0x44152e\n#define regBIFPLR5_0_ESM_LANE_5_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR5_0_ESM_LANE_6_EQUALIZATION_CNTL_25GT                                                  0x44152e\n#define regBIFPLR5_0_ESM_LANE_6_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR5_0_ESM_LANE_7_EQUALIZATION_CNTL_25GT                                                  0x44152e\n#define regBIFPLR5_0_ESM_LANE_7_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR5_0_ESM_LANE_8_EQUALIZATION_CNTL_25GT                                                  0x44152f\n#define regBIFPLR5_0_ESM_LANE_8_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR5_0_ESM_LANE_9_EQUALIZATION_CNTL_25GT                                                  0x44152f\n#define regBIFPLR5_0_ESM_LANE_9_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR5_0_ESM_LANE_10_EQUALIZATION_CNTL_25GT                                                 0x44152f\n#define regBIFPLR5_0_ESM_LANE_10_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR5_0_ESM_LANE_11_EQUALIZATION_CNTL_25GT                                                 0x44152f\n#define regBIFPLR5_0_ESM_LANE_11_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR5_0_ESM_LANE_12_EQUALIZATION_CNTL_25GT                                                 0x441530\n#define regBIFPLR5_0_ESM_LANE_12_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR5_0_ESM_LANE_13_EQUALIZATION_CNTL_25GT                                                 0x441530\n#define regBIFPLR5_0_ESM_LANE_13_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR5_0_ESM_LANE_14_EQUALIZATION_CNTL_25GT                                                 0x441530\n#define regBIFPLR5_0_ESM_LANE_14_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR5_0_ESM_LANE_15_EQUALIZATION_CNTL_25GT                                                 0x441530\n#define regBIFPLR5_0_ESM_LANE_15_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR5_0_PCIE_CCIX_TRANS_CAP                                                                0x441531\n#define regBIFPLR5_0_PCIE_CCIX_TRANS_CAP_BASE_IDX                                                       5\n#define regBIFPLR5_0_PCIE_CCIX_TRANS_CNTL                                                               0x441532\n#define regBIFPLR5_0_PCIE_CCIX_TRANS_CNTL_BASE_IDX                                                      5\n#define regBIFPLR5_0_LINK_CAP_32GT                                                                      0x441541\n#define regBIFPLR5_0_LINK_CAP_32GT_BASE_IDX                                                             5\n#define regBIFPLR5_0_LINK_CNTL_32GT                                                                     0x441542\n#define regBIFPLR5_0_LINK_CNTL_32GT_BASE_IDX                                                            5\n#define regBIFPLR5_0_LINK_STATUS_32GT                                                                   0x441543\n#define regBIFPLR5_0_LINK_STATUS_32GT_BASE_IDX                                                          5\n\n\n\n\n#define regBIFP0_1_PCIEP_RESERVED                                                                       0x450000\n#define regBIFP0_1_PCIEP_RESERVED_BASE_IDX                                                              5\n#define regBIFP0_1_PCIEP_SCRATCH                                                                        0x450001\n#define regBIFP0_1_PCIEP_SCRATCH_BASE_IDX                                                               5\n#define regBIFP0_1_PCIEP_PORT_CNTL                                                                      0x450010\n#define regBIFP0_1_PCIEP_PORT_CNTL_BASE_IDX                                                             5\n#define regBIFP0_1_PCIE_TX_REQUESTER_ID                                                                 0x450021\n#define regBIFP0_1_PCIE_TX_REQUESTER_ID_BASE_IDX                                                        5\n#define regBIFP0_1_PCIE_P_PORT_LANE_STATUS                                                              0x450050\n#define regBIFP0_1_PCIE_P_PORT_LANE_STATUS_BASE_IDX                                                     5\n#define regBIFP0_1_PCIE_ERR_CNTL                                                                        0x45006a\n#define regBIFP0_1_PCIE_ERR_CNTL_BASE_IDX                                                               5\n#define regBIFP0_1_PCIE_RX_CNTL                                                                         0x450070\n#define regBIFP0_1_PCIE_RX_CNTL_BASE_IDX                                                                5\n#define regBIFP0_1_PCIE_RX_EXPECTED_SEQNUM                                                              0x450071\n#define regBIFP0_1_PCIE_RX_EXPECTED_SEQNUM_BASE_IDX                                                     5\n#define regBIFP0_1_PCIE_RX_VENDOR_SPECIFIC                                                              0x450072\n#define regBIFP0_1_PCIE_RX_VENDOR_SPECIFIC_BASE_IDX                                                     5\n#define regBIFP0_1_PCIE_RX_CNTL3                                                                        0x450074\n#define regBIFP0_1_PCIE_RX_CNTL3_BASE_IDX                                                               5\n#define regBIFP0_1_PCIE_RX_CREDITS_ALLOCATED_P                                                          0x450080\n#define regBIFP0_1_PCIE_RX_CREDITS_ALLOCATED_P_BASE_IDX                                                 5\n#define regBIFP0_1_PCIE_RX_CREDITS_ALLOCATED_NP                                                         0x450081\n#define regBIFP0_1_PCIE_RX_CREDITS_ALLOCATED_NP_BASE_IDX                                                5\n#define regBIFP0_1_PCIE_RX_CREDITS_ALLOCATED_CPL                                                        0x450082\n#define regBIFP0_1_PCIE_RX_CREDITS_ALLOCATED_CPL_BASE_IDX                                               5\n#define regBIFP0_1_PCIEP_ERROR_INJECT_PHYSICAL                                                          0x450083\n#define regBIFP0_1_PCIEP_ERROR_INJECT_PHYSICAL_BASE_IDX                                                 5\n#define regBIFP0_1_PCIEP_ERROR_INJECT_TRANSACTION                                                       0x450084\n#define regBIFP0_1_PCIEP_ERROR_INJECT_TRANSACTION_BASE_IDX                                              5\n#define regBIFP0_1_PCIEP_NAK_COUNTER                                                                    0x450086\n#define regBIFP0_1_PCIEP_NAK_COUNTER_BASE_IDX                                                           5\n#define regBIFP0_1_PCIE_LC_CNTL                                                                         0x4500a0\n#define regBIFP0_1_PCIE_LC_CNTL_BASE_IDX                                                                5\n#define regBIFP0_1_PCIE_LC_TRAINING_CNTL                                                                0x4500a1\n#define regBIFP0_1_PCIE_LC_TRAINING_CNTL_BASE_IDX                                                       5\n#define regBIFP0_1_PCIE_LC_LINK_WIDTH_CNTL                                                              0x4500a2\n#define regBIFP0_1_PCIE_LC_LINK_WIDTH_CNTL_BASE_IDX                                                     5\n#define regBIFP0_1_PCIE_LC_N_FTS_CNTL                                                                   0x4500a3\n#define regBIFP0_1_PCIE_LC_N_FTS_CNTL_BASE_IDX                                                          5\n#define regBIFP0_1_PCIE_LC_SPEED_CNTL                                                                   0x4500a4\n#define regBIFP0_1_PCIE_LC_SPEED_CNTL_BASE_IDX                                                          5\n#define regBIFP0_1_PCIE_LC_STATE0                                                                       0x4500a5\n#define regBIFP0_1_PCIE_LC_STATE0_BASE_IDX                                                              5\n#define regBIFP0_1_PCIE_LC_STATE1                                                                       0x4500a6\n#define regBIFP0_1_PCIE_LC_STATE1_BASE_IDX                                                              5\n#define regBIFP0_1_PCIE_LC_STATE2                                                                       0x4500a7\n#define regBIFP0_1_PCIE_LC_STATE2_BASE_IDX                                                              5\n#define regBIFP0_1_PCIE_LC_STATE3                                                                       0x4500a8\n#define regBIFP0_1_PCIE_LC_STATE3_BASE_IDX                                                              5\n#define regBIFP0_1_PCIE_LC_STATE4                                                                       0x4500a9\n#define regBIFP0_1_PCIE_LC_STATE4_BASE_IDX                                                              5\n#define regBIFP0_1_PCIE_LC_STATE5                                                                       0x4500aa\n#define regBIFP0_1_PCIE_LC_STATE5_BASE_IDX                                                              5\n#define regBIFP0_1_PCIE_LC_CNTL2                                                                        0x4500b1\n#define regBIFP0_1_PCIE_LC_CNTL2_BASE_IDX                                                               5\n#define regBIFP0_1_PCIE_LC_BW_CHANGE_CNTL                                                               0x4500b2\n#define regBIFP0_1_PCIE_LC_BW_CHANGE_CNTL_BASE_IDX                                                      5\n#define regBIFP0_1_PCIE_LC_CDR_CNTL                                                                     0x4500b3\n#define regBIFP0_1_PCIE_LC_CDR_CNTL_BASE_IDX                                                            5\n#define regBIFP0_1_PCIE_LC_LANE_CNTL                                                                    0x4500b4\n#define regBIFP0_1_PCIE_LC_LANE_CNTL_BASE_IDX                                                           5\n#define regBIFP0_1_PCIE_LC_CNTL3                                                                        0x4500b5\n#define regBIFP0_1_PCIE_LC_CNTL3_BASE_IDX                                                               5\n#define regBIFP0_1_PCIE_LC_CNTL4                                                                        0x4500b6\n#define regBIFP0_1_PCIE_LC_CNTL4_BASE_IDX                                                               5\n#define regBIFP0_1_PCIE_LC_CNTL5                                                                        0x4500b7\n#define regBIFP0_1_PCIE_LC_CNTL5_BASE_IDX                                                               5\n#define regBIFP0_1_PCIE_LC_FORCE_COEFF                                                                  0x4500b8\n#define regBIFP0_1_PCIE_LC_FORCE_COEFF_BASE_IDX                                                         5\n#define regBIFP0_1_PCIE_LC_BEST_EQ_SETTINGS                                                             0x4500b9\n#define regBIFP0_1_PCIE_LC_BEST_EQ_SETTINGS_BASE_IDX                                                    5\n#define regBIFP0_1_PCIE_LC_FORCE_EQ_REQ_COEFF                                                           0x4500ba\n#define regBIFP0_1_PCIE_LC_FORCE_EQ_REQ_COEFF_BASE_IDX                                                  5\n#define regBIFP0_1_PCIE_LC_CNTL6                                                                        0x4500bb\n#define regBIFP0_1_PCIE_LC_CNTL6_BASE_IDX                                                               5\n#define regBIFP0_1_PCIE_LC_CNTL7                                                                        0x4500bc\n#define regBIFP0_1_PCIE_LC_CNTL7_BASE_IDX                                                               5\n#define regBIFP0_1_PCIE_LC_LINK_MANAGEMENT_MASK                                                         0x4500be\n#define regBIFP0_1_PCIE_LC_LINK_MANAGEMENT_MASK_BASE_IDX                                                5\n#define regBIFP0_1_PCIEP_STRAP_LC                                                                       0x4500c0\n#define regBIFP0_1_PCIEP_STRAP_LC_BASE_IDX                                                              5\n#define regBIFP0_1_PCIEP_STRAP_MISC                                                                     0x4500c1\n#define regBIFP0_1_PCIEP_STRAP_MISC_BASE_IDX                                                            5\n#define regBIFP0_1_PCIEP_STRAP_LC2                                                                      0x4500c2\n#define regBIFP0_1_PCIEP_STRAP_LC2_BASE_IDX                                                             5\n#define regBIFP0_1_PCIE_LC_L1_PM_SUBSTATE                                                               0x4500c6\n#define regBIFP0_1_PCIE_LC_L1_PM_SUBSTATE_BASE_IDX                                                      5\n#define regBIFP0_1_PCIE_LC_L1_PM_SUBSTATE2                                                              0x4500c7\n#define regBIFP0_1_PCIE_LC_L1_PM_SUBSTATE2_BASE_IDX                                                     5\n#define regBIFP0_1_PCIE_LC_L1_PM_SUBSTATE3                                                              0x4500c8\n#define regBIFP0_1_PCIE_LC_L1_PM_SUBSTATE3_BASE_IDX                                                     5\n#define regBIFP0_1_PCIE_LC_L1_PM_SUBSTATE4                                                              0x4500c9\n#define regBIFP0_1_PCIE_LC_L1_PM_SUBSTATE4_BASE_IDX                                                     5\n#define regBIFP0_1_PCIE_LC_L1_PM_SUBSTATE5                                                              0x4500ca\n#define regBIFP0_1_PCIE_LC_L1_PM_SUBSTATE5_BASE_IDX                                                     5\n#define regBIFP0_1_PCIEP_BCH_ECC_CNTL                                                                   0x4500d0\n#define regBIFP0_1_PCIEP_BCH_ECC_CNTL_BASE_IDX                                                          5\n#define regBIFP0_1_PCIE_LC_CNTL8                                                                        0x4500dd\n#define regBIFP0_1_PCIE_LC_CNTL8_BASE_IDX                                                               5\n#define regBIFP0_1_PCIE_LC_CNTL9                                                                        0x4500de\n#define regBIFP0_1_PCIE_LC_CNTL9_BASE_IDX                                                               5\n#define regBIFP0_1_PCIE_LC_FORCE_COEFF2                                                                 0x4500df\n#define regBIFP0_1_PCIE_LC_FORCE_COEFF2_BASE_IDX                                                        5\n#define regBIFP0_1_PCIE_LC_FORCE_EQ_REQ_COEFF2                                                          0x4500e0\n#define regBIFP0_1_PCIE_LC_FORCE_EQ_REQ_COEFF2_BASE_IDX                                                 5\n#define regBIFP0_1_PCIE_LC_FINE_GRAIN_CLK_GATE_OVERRIDES                                                0x4500e2\n#define regBIFP0_1_PCIE_LC_FINE_GRAIN_CLK_GATE_OVERRIDES_BASE_IDX                                       5\n#define regBIFP0_1_PCIE_LC_CNTL10                                                                       0x4500e3\n#define regBIFP0_1_PCIE_LC_CNTL10_BASE_IDX                                                              5\n#define regBIFP0_1_PCIE_LC_SAVE_RESTORE_1                                                               0x4500e6\n#define regBIFP0_1_PCIE_LC_SAVE_RESTORE_1_BASE_IDX                                                      5\n#define regBIFP0_1_PCIE_LC_SAVE_RESTORE_2                                                               0x4500e7\n#define regBIFP0_1_PCIE_LC_SAVE_RESTORE_2_BASE_IDX                                                      5\n#define regBIFP0_1_PCIE_LC_CNTL11                                                                       0x450103\n#define regBIFP0_1_PCIE_LC_CNTL11_BASE_IDX                                                              5\n#define regBIFP0_1_PCIE_LC_CNTL12                                                                       0x450104\n#define regBIFP0_1_PCIE_LC_CNTL12_BASE_IDX                                                              5\n#define regBIFP0_1_PCIE_LC_SPEED_CNTL2                                                                  0x450105\n#define regBIFP0_1_PCIE_LC_SPEED_CNTL2_BASE_IDX                                                         5\n#define regBIFP0_1_PCIE_LC_FORCE_COEFF3                                                                 0x450106\n#define regBIFP0_1_PCIE_LC_FORCE_COEFF3_BASE_IDX                                                        5\n#define regBIFP0_1_PCIE_LC_FORCE_EQ_REQ_COEFF3                                                          0x450107\n#define regBIFP0_1_PCIE_LC_FORCE_EQ_REQ_COEFF3_BASE_IDX                                                 5\n#define regBIFP0_1_PCIE_TX_SEQ                                                                          0x450188\n#define regBIFP0_1_PCIE_TX_SEQ_BASE_IDX                                                                 5\n#define regBIFP0_1_PCIE_TX_REPLAY                                                                       0x450189\n#define regBIFP0_1_PCIE_TX_REPLAY_BASE_IDX                                                              5\n#define regBIFP0_1_PCIE_TX_ACK_LATENCY_LIMIT                                                            0x45018c\n#define regBIFP0_1_PCIE_TX_ACK_LATENCY_LIMIT_BASE_IDX                                                   5\n#define regBIFP0_1_PCIE_TX_CREDITS_FCU_THRESHOLD                                                        0x450190\n#define regBIFP0_1_PCIE_TX_CREDITS_FCU_THRESHOLD_BASE_IDX                                               5\n#define regBIFP0_1_PCIE_TX_VENDOR_SPECIFIC                                                              0x450194\n#define regBIFP0_1_PCIE_TX_VENDOR_SPECIFIC_BASE_IDX                                                     5\n#define regBIFP0_1_PCIE_TX_NOP_DLLP                                                                     0x450195\n#define regBIFP0_1_PCIE_TX_NOP_DLLP_BASE_IDX                                                            5\n#define regBIFP0_1_PCIE_TX_REQUEST_NUM_CNTL                                                             0x450198\n#define regBIFP0_1_PCIE_TX_REQUEST_NUM_CNTL_BASE_IDX                                                    5\n#define regBIFP0_1_PCIE_TX_CREDITS_ADVT_P                                                               0x4501a0\n#define regBIFP0_1_PCIE_TX_CREDITS_ADVT_P_BASE_IDX                                                      5\n#define regBIFP0_1_PCIE_TX_CREDITS_ADVT_NP                                                              0x4501a1\n#define regBIFP0_1_PCIE_TX_CREDITS_ADVT_NP_BASE_IDX                                                     5\n#define regBIFP0_1_PCIE_TX_CREDITS_ADVT_CPL                                                             0x4501a2\n#define regBIFP0_1_PCIE_TX_CREDITS_ADVT_CPL_BASE_IDX                                                    5\n#define regBIFP0_1_PCIE_TX_CREDITS_INIT_P                                                               0x4501a3\n#define regBIFP0_1_PCIE_TX_CREDITS_INIT_P_BASE_IDX                                                      5\n#define regBIFP0_1_PCIE_TX_CREDITS_INIT_NP                                                              0x4501a4\n#define regBIFP0_1_PCIE_TX_CREDITS_INIT_NP_BASE_IDX                                                     5\n#define regBIFP0_1_PCIE_TX_CREDITS_INIT_CPL                                                             0x4501a5\n#define regBIFP0_1_PCIE_TX_CREDITS_INIT_CPL_BASE_IDX                                                    5\n#define regBIFP0_1_PCIE_TX_CREDITS_STATUS                                                               0x4501a6\n#define regBIFP0_1_PCIE_TX_CREDITS_STATUS_BASE_IDX                                                      5\n#define regBIFP0_1_PCIE_FC_P                                                                            0x4501a8\n#define regBIFP0_1_PCIE_FC_P_BASE_IDX                                                                   5\n#define regBIFP0_1_PCIE_FC_NP                                                                           0x4501a9\n#define regBIFP0_1_PCIE_FC_NP_BASE_IDX                                                                  5\n#define regBIFP0_1_PCIE_FC_CPL                                                                          0x4501aa\n#define regBIFP0_1_PCIE_FC_CPL_BASE_IDX                                                                 5\n#define regBIFP0_1_PCIE_FC_P_VC1                                                                        0x4501ab\n#define regBIFP0_1_PCIE_FC_P_VC1_BASE_IDX                                                               5\n#define regBIFP0_1_PCIE_FC_NP_VC1                                                                       0x4501ac\n#define regBIFP0_1_PCIE_FC_NP_VC1_BASE_IDX                                                              5\n#define regBIFP0_1_PCIE_FC_CPL_VC1                                                                      0x4501ad\n#define regBIFP0_1_PCIE_FC_CPL_VC1_BASE_IDX                                                             5\n\n\n\n\n#define regBIFP1_1_PCIEP_RESERVED                                                                       0x450400\n#define regBIFP1_1_PCIEP_RESERVED_BASE_IDX                                                              5\n#define regBIFP1_1_PCIEP_SCRATCH                                                                        0x450401\n#define regBIFP1_1_PCIEP_SCRATCH_BASE_IDX                                                               5\n#define regBIFP1_1_PCIEP_PORT_CNTL                                                                      0x450410\n#define regBIFP1_1_PCIEP_PORT_CNTL_BASE_IDX                                                             5\n#define regBIFP1_1_PCIE_TX_REQUESTER_ID                                                                 0x450421\n#define regBIFP1_1_PCIE_TX_REQUESTER_ID_BASE_IDX                                                        5\n#define regBIFP1_1_PCIE_P_PORT_LANE_STATUS                                                              0x450450\n#define regBIFP1_1_PCIE_P_PORT_LANE_STATUS_BASE_IDX                                                     5\n#define regBIFP1_1_PCIE_ERR_CNTL                                                                        0x45046a\n#define regBIFP1_1_PCIE_ERR_CNTL_BASE_IDX                                                               5\n#define regBIFP1_1_PCIE_RX_CNTL                                                                         0x450470\n#define regBIFP1_1_PCIE_RX_CNTL_BASE_IDX                                                                5\n#define regBIFP1_1_PCIE_RX_EXPECTED_SEQNUM                                                              0x450471\n#define regBIFP1_1_PCIE_RX_EXPECTED_SEQNUM_BASE_IDX                                                     5\n#define regBIFP1_1_PCIE_RX_VENDOR_SPECIFIC                                                              0x450472\n#define regBIFP1_1_PCIE_RX_VENDOR_SPECIFIC_BASE_IDX                                                     5\n#define regBIFP1_1_PCIE_RX_CNTL3                                                                        0x450474\n#define regBIFP1_1_PCIE_RX_CNTL3_BASE_IDX                                                               5\n#define regBIFP1_1_PCIE_RX_CREDITS_ALLOCATED_P                                                          0x450480\n#define regBIFP1_1_PCIE_RX_CREDITS_ALLOCATED_P_BASE_IDX                                                 5\n#define regBIFP1_1_PCIE_RX_CREDITS_ALLOCATED_NP                                                         0x450481\n#define regBIFP1_1_PCIE_RX_CREDITS_ALLOCATED_NP_BASE_IDX                                                5\n#define regBIFP1_1_PCIE_RX_CREDITS_ALLOCATED_CPL                                                        0x450482\n#define regBIFP1_1_PCIE_RX_CREDITS_ALLOCATED_CPL_BASE_IDX                                               5\n#define regBIFP1_1_PCIEP_ERROR_INJECT_PHYSICAL                                                          0x450483\n#define regBIFP1_1_PCIEP_ERROR_INJECT_PHYSICAL_BASE_IDX                                                 5\n#define regBIFP1_1_PCIEP_ERROR_INJECT_TRANSACTION                                                       0x450484\n#define regBIFP1_1_PCIEP_ERROR_INJECT_TRANSACTION_BASE_IDX                                              5\n#define regBIFP1_1_PCIEP_NAK_COUNTER                                                                    0x450486\n#define regBIFP1_1_PCIEP_NAK_COUNTER_BASE_IDX                                                           5\n#define regBIFP1_1_PCIE_LC_CNTL                                                                         0x4504a0\n#define regBIFP1_1_PCIE_LC_CNTL_BASE_IDX                                                                5\n#define regBIFP1_1_PCIE_LC_TRAINING_CNTL                                                                0x4504a1\n#define regBIFP1_1_PCIE_LC_TRAINING_CNTL_BASE_IDX                                                       5\n#define regBIFP1_1_PCIE_LC_LINK_WIDTH_CNTL                                                              0x4504a2\n#define regBIFP1_1_PCIE_LC_LINK_WIDTH_CNTL_BASE_IDX                                                     5\n#define regBIFP1_1_PCIE_LC_N_FTS_CNTL                                                                   0x4504a3\n#define regBIFP1_1_PCIE_LC_N_FTS_CNTL_BASE_IDX                                                          5\n#define regBIFP1_1_PCIE_LC_SPEED_CNTL                                                                   0x4504a4\n#define regBIFP1_1_PCIE_LC_SPEED_CNTL_BASE_IDX                                                          5\n#define regBIFP1_1_PCIE_LC_STATE0                                                                       0x4504a5\n#define regBIFP1_1_PCIE_LC_STATE0_BASE_IDX                                                              5\n#define regBIFP1_1_PCIE_LC_STATE1                                                                       0x4504a6\n#define regBIFP1_1_PCIE_LC_STATE1_BASE_IDX                                                              5\n#define regBIFP1_1_PCIE_LC_STATE2                                                                       0x4504a7\n#define regBIFP1_1_PCIE_LC_STATE2_BASE_IDX                                                              5\n#define regBIFP1_1_PCIE_LC_STATE3                                                                       0x4504a8\n#define regBIFP1_1_PCIE_LC_STATE3_BASE_IDX                                                              5\n#define regBIFP1_1_PCIE_LC_STATE4                                                                       0x4504a9\n#define regBIFP1_1_PCIE_LC_STATE4_BASE_IDX                                                              5\n#define regBIFP1_1_PCIE_LC_STATE5                                                                       0x4504aa\n#define regBIFP1_1_PCIE_LC_STATE5_BASE_IDX                                                              5\n#define regBIFP1_1_PCIE_LC_CNTL2                                                                        0x4504b1\n#define regBIFP1_1_PCIE_LC_CNTL2_BASE_IDX                                                               5\n#define regBIFP1_1_PCIE_LC_BW_CHANGE_CNTL                                                               0x4504b2\n#define regBIFP1_1_PCIE_LC_BW_CHANGE_CNTL_BASE_IDX                                                      5\n#define regBIFP1_1_PCIE_LC_CDR_CNTL                                                                     0x4504b3\n#define regBIFP1_1_PCIE_LC_CDR_CNTL_BASE_IDX                                                            5\n#define regBIFP1_1_PCIE_LC_LANE_CNTL                                                                    0x4504b4\n#define regBIFP1_1_PCIE_LC_LANE_CNTL_BASE_IDX                                                           5\n#define regBIFP1_1_PCIE_LC_CNTL3                                                                        0x4504b5\n#define regBIFP1_1_PCIE_LC_CNTL3_BASE_IDX                                                               5\n#define regBIFP1_1_PCIE_LC_CNTL4                                                                        0x4504b6\n#define regBIFP1_1_PCIE_LC_CNTL4_BASE_IDX                                                               5\n#define regBIFP1_1_PCIE_LC_CNTL5                                                                        0x4504b7\n#define regBIFP1_1_PCIE_LC_CNTL5_BASE_IDX                                                               5\n#define regBIFP1_1_PCIE_LC_FORCE_COEFF                                                                  0x4504b8\n#define regBIFP1_1_PCIE_LC_FORCE_COEFF_BASE_IDX                                                         5\n#define regBIFP1_1_PCIE_LC_BEST_EQ_SETTINGS                                                             0x4504b9\n#define regBIFP1_1_PCIE_LC_BEST_EQ_SETTINGS_BASE_IDX                                                    5\n#define regBIFP1_1_PCIE_LC_FORCE_EQ_REQ_COEFF                                                           0x4504ba\n#define regBIFP1_1_PCIE_LC_FORCE_EQ_REQ_COEFF_BASE_IDX                                                  5\n#define regBIFP1_1_PCIE_LC_CNTL6                                                                        0x4504bb\n#define regBIFP1_1_PCIE_LC_CNTL6_BASE_IDX                                                               5\n#define regBIFP1_1_PCIE_LC_CNTL7                                                                        0x4504bc\n#define regBIFP1_1_PCIE_LC_CNTL7_BASE_IDX                                                               5\n#define regBIFP1_1_PCIE_LC_LINK_MANAGEMENT_MASK                                                         0x4504be\n#define regBIFP1_1_PCIE_LC_LINK_MANAGEMENT_MASK_BASE_IDX                                                5\n#define regBIFP1_1_PCIEP_STRAP_LC                                                                       0x4504c0\n#define regBIFP1_1_PCIEP_STRAP_LC_BASE_IDX                                                              5\n#define regBIFP1_1_PCIEP_STRAP_MISC                                                                     0x4504c1\n#define regBIFP1_1_PCIEP_STRAP_MISC_BASE_IDX                                                            5\n#define regBIFP1_1_PCIEP_STRAP_LC2                                                                      0x4504c2\n#define regBIFP1_1_PCIEP_STRAP_LC2_BASE_IDX                                                             5\n#define regBIFP1_1_PCIE_LC_L1_PM_SUBSTATE                                                               0x4504c6\n#define regBIFP1_1_PCIE_LC_L1_PM_SUBSTATE_BASE_IDX                                                      5\n#define regBIFP1_1_PCIE_LC_L1_PM_SUBSTATE2                                                              0x4504c7\n#define regBIFP1_1_PCIE_LC_L1_PM_SUBSTATE2_BASE_IDX                                                     5\n#define regBIFP1_1_PCIE_LC_L1_PM_SUBSTATE3                                                              0x4504c8\n#define regBIFP1_1_PCIE_LC_L1_PM_SUBSTATE3_BASE_IDX                                                     5\n#define regBIFP1_1_PCIE_LC_L1_PM_SUBSTATE4                                                              0x4504c9\n#define regBIFP1_1_PCIE_LC_L1_PM_SUBSTATE4_BASE_IDX                                                     5\n#define regBIFP1_1_PCIE_LC_L1_PM_SUBSTATE5                                                              0x4504ca\n#define regBIFP1_1_PCIE_LC_L1_PM_SUBSTATE5_BASE_IDX                                                     5\n#define regBIFP1_1_PCIEP_BCH_ECC_CNTL                                                                   0x4504d0\n#define regBIFP1_1_PCIEP_BCH_ECC_CNTL_BASE_IDX                                                          5\n#define regBIFP1_1_PCIE_LC_CNTL8                                                                        0x4504dd\n#define regBIFP1_1_PCIE_LC_CNTL8_BASE_IDX                                                               5\n#define regBIFP1_1_PCIE_LC_CNTL9                                                                        0x4504de\n#define regBIFP1_1_PCIE_LC_CNTL9_BASE_IDX                                                               5\n#define regBIFP1_1_PCIE_LC_FORCE_COEFF2                                                                 0x4504df\n#define regBIFP1_1_PCIE_LC_FORCE_COEFF2_BASE_IDX                                                        5\n#define regBIFP1_1_PCIE_LC_FORCE_EQ_REQ_COEFF2                                                          0x4504e0\n#define regBIFP1_1_PCIE_LC_FORCE_EQ_REQ_COEFF2_BASE_IDX                                                 5\n#define regBIFP1_1_PCIE_LC_FINE_GRAIN_CLK_GATE_OVERRIDES                                                0x4504e2\n#define regBIFP1_1_PCIE_LC_FINE_GRAIN_CLK_GATE_OVERRIDES_BASE_IDX                                       5\n#define regBIFP1_1_PCIE_LC_CNTL10                                                                       0x4504e3\n#define regBIFP1_1_PCIE_LC_CNTL10_BASE_IDX                                                              5\n#define regBIFP1_1_PCIE_LC_SAVE_RESTORE_1                                                               0x4504e6\n#define regBIFP1_1_PCIE_LC_SAVE_RESTORE_1_BASE_IDX                                                      5\n#define regBIFP1_1_PCIE_LC_SAVE_RESTORE_2                                                               0x4504e7\n#define regBIFP1_1_PCIE_LC_SAVE_RESTORE_2_BASE_IDX                                                      5\n#define regBIFP1_1_PCIE_LC_CNTL11                                                                       0x450503\n#define regBIFP1_1_PCIE_LC_CNTL11_BASE_IDX                                                              5\n#define regBIFP1_1_PCIE_LC_CNTL12                                                                       0x450504\n#define regBIFP1_1_PCIE_LC_CNTL12_BASE_IDX                                                              5\n#define regBIFP1_1_PCIE_LC_SPEED_CNTL2                                                                  0x450505\n#define regBIFP1_1_PCIE_LC_SPEED_CNTL2_BASE_IDX                                                         5\n#define regBIFP1_1_PCIE_LC_FORCE_COEFF3                                                                 0x450506\n#define regBIFP1_1_PCIE_LC_FORCE_COEFF3_BASE_IDX                                                        5\n#define regBIFP1_1_PCIE_LC_FORCE_EQ_REQ_COEFF3                                                          0x450507\n#define regBIFP1_1_PCIE_LC_FORCE_EQ_REQ_COEFF3_BASE_IDX                                                 5\n#define regBIFP1_1_PCIE_TX_SEQ                                                                          0x450588\n#define regBIFP1_1_PCIE_TX_SEQ_BASE_IDX                                                                 5\n#define regBIFP1_1_PCIE_TX_REPLAY                                                                       0x450589\n#define regBIFP1_1_PCIE_TX_REPLAY_BASE_IDX                                                              5\n#define regBIFP1_1_PCIE_TX_ACK_LATENCY_LIMIT                                                            0x45058c\n#define regBIFP1_1_PCIE_TX_ACK_LATENCY_LIMIT_BASE_IDX                                                   5\n#define regBIFP1_1_PCIE_TX_CREDITS_FCU_THRESHOLD                                                        0x450590\n#define regBIFP1_1_PCIE_TX_CREDITS_FCU_THRESHOLD_BASE_IDX                                               5\n#define regBIFP1_1_PCIE_TX_VENDOR_SPECIFIC                                                              0x450594\n#define regBIFP1_1_PCIE_TX_VENDOR_SPECIFIC_BASE_IDX                                                     5\n#define regBIFP1_1_PCIE_TX_NOP_DLLP                                                                     0x450595\n#define regBIFP1_1_PCIE_TX_NOP_DLLP_BASE_IDX                                                            5\n#define regBIFP1_1_PCIE_TX_REQUEST_NUM_CNTL                                                             0x450598\n#define regBIFP1_1_PCIE_TX_REQUEST_NUM_CNTL_BASE_IDX                                                    5\n#define regBIFP1_1_PCIE_TX_CREDITS_ADVT_P                                                               0x4505a0\n#define regBIFP1_1_PCIE_TX_CREDITS_ADVT_P_BASE_IDX                                                      5\n#define regBIFP1_1_PCIE_TX_CREDITS_ADVT_NP                                                              0x4505a1\n#define regBIFP1_1_PCIE_TX_CREDITS_ADVT_NP_BASE_IDX                                                     5\n#define regBIFP1_1_PCIE_TX_CREDITS_ADVT_CPL                                                             0x4505a2\n#define regBIFP1_1_PCIE_TX_CREDITS_ADVT_CPL_BASE_IDX                                                    5\n#define regBIFP1_1_PCIE_TX_CREDITS_INIT_P                                                               0x4505a3\n#define regBIFP1_1_PCIE_TX_CREDITS_INIT_P_BASE_IDX                                                      5\n#define regBIFP1_1_PCIE_TX_CREDITS_INIT_NP                                                              0x4505a4\n#define regBIFP1_1_PCIE_TX_CREDITS_INIT_NP_BASE_IDX                                                     5\n#define regBIFP1_1_PCIE_TX_CREDITS_INIT_CPL                                                             0x4505a5\n#define regBIFP1_1_PCIE_TX_CREDITS_INIT_CPL_BASE_IDX                                                    5\n#define regBIFP1_1_PCIE_TX_CREDITS_STATUS                                                               0x4505a6\n#define regBIFP1_1_PCIE_TX_CREDITS_STATUS_BASE_IDX                                                      5\n#define regBIFP1_1_PCIE_FC_P                                                                            0x4505a8\n#define regBIFP1_1_PCIE_FC_P_BASE_IDX                                                                   5\n#define regBIFP1_1_PCIE_FC_NP                                                                           0x4505a9\n#define regBIFP1_1_PCIE_FC_NP_BASE_IDX                                                                  5\n#define regBIFP1_1_PCIE_FC_CPL                                                                          0x4505aa\n#define regBIFP1_1_PCIE_FC_CPL_BASE_IDX                                                                 5\n#define regBIFP1_1_PCIE_FC_P_VC1                                                                        0x4505ab\n#define regBIFP1_1_PCIE_FC_P_VC1_BASE_IDX                                                               5\n#define regBIFP1_1_PCIE_FC_NP_VC1                                                                       0x4505ac\n#define regBIFP1_1_PCIE_FC_NP_VC1_BASE_IDX                                                              5\n#define regBIFP1_1_PCIE_FC_CPL_VC1                                                                      0x4505ad\n#define regBIFP1_1_PCIE_FC_CPL_VC1_BASE_IDX                                                             5\n\n\n\n\n#define regBIFP2_1_PCIEP_RESERVED                                                                       0x450800\n#define regBIFP2_1_PCIEP_RESERVED_BASE_IDX                                                              5\n#define regBIFP2_1_PCIEP_SCRATCH                                                                        0x450801\n#define regBIFP2_1_PCIEP_SCRATCH_BASE_IDX                                                               5\n#define regBIFP2_1_PCIEP_PORT_CNTL                                                                      0x450810\n#define regBIFP2_1_PCIEP_PORT_CNTL_BASE_IDX                                                             5\n#define regBIFP2_1_PCIE_TX_REQUESTER_ID                                                                 0x450821\n#define regBIFP2_1_PCIE_TX_REQUESTER_ID_BASE_IDX                                                        5\n#define regBIFP2_1_PCIE_P_PORT_LANE_STATUS                                                              0x450850\n#define regBIFP2_1_PCIE_P_PORT_LANE_STATUS_BASE_IDX                                                     5\n#define regBIFP2_1_PCIE_ERR_CNTL                                                                        0x45086a\n#define regBIFP2_1_PCIE_ERR_CNTL_BASE_IDX                                                               5\n#define regBIFP2_1_PCIE_RX_CNTL                                                                         0x450870\n#define regBIFP2_1_PCIE_RX_CNTL_BASE_IDX                                                                5\n#define regBIFP2_1_PCIE_RX_EXPECTED_SEQNUM                                                              0x450871\n#define regBIFP2_1_PCIE_RX_EXPECTED_SEQNUM_BASE_IDX                                                     5\n#define regBIFP2_1_PCIE_RX_VENDOR_SPECIFIC                                                              0x450872\n#define regBIFP2_1_PCIE_RX_VENDOR_SPECIFIC_BASE_IDX                                                     5\n#define regBIFP2_1_PCIE_RX_CNTL3                                                                        0x450874\n#define regBIFP2_1_PCIE_RX_CNTL3_BASE_IDX                                                               5\n#define regBIFP2_1_PCIE_RX_CREDITS_ALLOCATED_P                                                          0x450880\n#define regBIFP2_1_PCIE_RX_CREDITS_ALLOCATED_P_BASE_IDX                                                 5\n#define regBIFP2_1_PCIE_RX_CREDITS_ALLOCATED_NP                                                         0x450881\n#define regBIFP2_1_PCIE_RX_CREDITS_ALLOCATED_NP_BASE_IDX                                                5\n#define regBIFP2_1_PCIE_RX_CREDITS_ALLOCATED_CPL                                                        0x450882\n#define regBIFP2_1_PCIE_RX_CREDITS_ALLOCATED_CPL_BASE_IDX                                               5\n#define regBIFP2_1_PCIEP_ERROR_INJECT_PHYSICAL                                                          0x450883\n#define regBIFP2_1_PCIEP_ERROR_INJECT_PHYSICAL_BASE_IDX                                                 5\n#define regBIFP2_1_PCIEP_ERROR_INJECT_TRANSACTION                                                       0x450884\n#define regBIFP2_1_PCIEP_ERROR_INJECT_TRANSACTION_BASE_IDX                                              5\n#define regBIFP2_1_PCIEP_NAK_COUNTER                                                                    0x450886\n#define regBIFP2_1_PCIEP_NAK_COUNTER_BASE_IDX                                                           5\n#define regBIFP2_1_PCIE_LC_CNTL                                                                         0x4508a0\n#define regBIFP2_1_PCIE_LC_CNTL_BASE_IDX                                                                5\n#define regBIFP2_1_PCIE_LC_TRAINING_CNTL                                                                0x4508a1\n#define regBIFP2_1_PCIE_LC_TRAINING_CNTL_BASE_IDX                                                       5\n#define regBIFP2_1_PCIE_LC_LINK_WIDTH_CNTL                                                              0x4508a2\n#define regBIFP2_1_PCIE_LC_LINK_WIDTH_CNTL_BASE_IDX                                                     5\n#define regBIFP2_1_PCIE_LC_N_FTS_CNTL                                                                   0x4508a3\n#define regBIFP2_1_PCIE_LC_N_FTS_CNTL_BASE_IDX                                                          5\n#define regBIFP2_1_PCIE_LC_SPEED_CNTL                                                                   0x4508a4\n#define regBIFP2_1_PCIE_LC_SPEED_CNTL_BASE_IDX                                                          5\n#define regBIFP2_1_PCIE_LC_STATE0                                                                       0x4508a5\n#define regBIFP2_1_PCIE_LC_STATE0_BASE_IDX                                                              5\n#define regBIFP2_1_PCIE_LC_STATE1                                                                       0x4508a6\n#define regBIFP2_1_PCIE_LC_STATE1_BASE_IDX                                                              5\n#define regBIFP2_1_PCIE_LC_STATE2                                                                       0x4508a7\n#define regBIFP2_1_PCIE_LC_STATE2_BASE_IDX                                                              5\n#define regBIFP2_1_PCIE_LC_STATE3                                                                       0x4508a8\n#define regBIFP2_1_PCIE_LC_STATE3_BASE_IDX                                                              5\n#define regBIFP2_1_PCIE_LC_STATE4                                                                       0x4508a9\n#define regBIFP2_1_PCIE_LC_STATE4_BASE_IDX                                                              5\n#define regBIFP2_1_PCIE_LC_STATE5                                                                       0x4508aa\n#define regBIFP2_1_PCIE_LC_STATE5_BASE_IDX                                                              5\n#define regBIFP2_1_PCIE_LC_CNTL2                                                                        0x4508b1\n#define regBIFP2_1_PCIE_LC_CNTL2_BASE_IDX                                                               5\n#define regBIFP2_1_PCIE_LC_BW_CHANGE_CNTL                                                               0x4508b2\n#define regBIFP2_1_PCIE_LC_BW_CHANGE_CNTL_BASE_IDX                                                      5\n#define regBIFP2_1_PCIE_LC_CDR_CNTL                                                                     0x4508b3\n#define regBIFP2_1_PCIE_LC_CDR_CNTL_BASE_IDX                                                            5\n#define regBIFP2_1_PCIE_LC_LANE_CNTL                                                                    0x4508b4\n#define regBIFP2_1_PCIE_LC_LANE_CNTL_BASE_IDX                                                           5\n#define regBIFP2_1_PCIE_LC_CNTL3                                                                        0x4508b5\n#define regBIFP2_1_PCIE_LC_CNTL3_BASE_IDX                                                               5\n#define regBIFP2_1_PCIE_LC_CNTL4                                                                        0x4508b6\n#define regBIFP2_1_PCIE_LC_CNTL4_BASE_IDX                                                               5\n#define regBIFP2_1_PCIE_LC_CNTL5                                                                        0x4508b7\n#define regBIFP2_1_PCIE_LC_CNTL5_BASE_IDX                                                               5\n#define regBIFP2_1_PCIE_LC_FORCE_COEFF                                                                  0x4508b8\n#define regBIFP2_1_PCIE_LC_FORCE_COEFF_BASE_IDX                                                         5\n#define regBIFP2_1_PCIE_LC_BEST_EQ_SETTINGS                                                             0x4508b9\n#define regBIFP2_1_PCIE_LC_BEST_EQ_SETTINGS_BASE_IDX                                                    5\n#define regBIFP2_1_PCIE_LC_FORCE_EQ_REQ_COEFF                                                           0x4508ba\n#define regBIFP2_1_PCIE_LC_FORCE_EQ_REQ_COEFF_BASE_IDX                                                  5\n#define regBIFP2_1_PCIE_LC_CNTL6                                                                        0x4508bb\n#define regBIFP2_1_PCIE_LC_CNTL6_BASE_IDX                                                               5\n#define regBIFP2_1_PCIE_LC_CNTL7                                                                        0x4508bc\n#define regBIFP2_1_PCIE_LC_CNTL7_BASE_IDX                                                               5\n#define regBIFP2_1_PCIE_LC_LINK_MANAGEMENT_MASK                                                         0x4508be\n#define regBIFP2_1_PCIE_LC_LINK_MANAGEMENT_MASK_BASE_IDX                                                5\n#define regBIFP2_1_PCIEP_STRAP_LC                                                                       0x4508c0\n#define regBIFP2_1_PCIEP_STRAP_LC_BASE_IDX                                                              5\n#define regBIFP2_1_PCIEP_STRAP_MISC                                                                     0x4508c1\n#define regBIFP2_1_PCIEP_STRAP_MISC_BASE_IDX                                                            5\n#define regBIFP2_1_PCIEP_STRAP_LC2                                                                      0x4508c2\n#define regBIFP2_1_PCIEP_STRAP_LC2_BASE_IDX                                                             5\n#define regBIFP2_1_PCIE_LC_L1_PM_SUBSTATE                                                               0x4508c6\n#define regBIFP2_1_PCIE_LC_L1_PM_SUBSTATE_BASE_IDX                                                      5\n#define regBIFP2_1_PCIE_LC_L1_PM_SUBSTATE2                                                              0x4508c7\n#define regBIFP2_1_PCIE_LC_L1_PM_SUBSTATE2_BASE_IDX                                                     5\n#define regBIFP2_1_PCIE_LC_L1_PM_SUBSTATE3                                                              0x4508c8\n#define regBIFP2_1_PCIE_LC_L1_PM_SUBSTATE3_BASE_IDX                                                     5\n#define regBIFP2_1_PCIE_LC_L1_PM_SUBSTATE4                                                              0x4508c9\n#define regBIFP2_1_PCIE_LC_L1_PM_SUBSTATE4_BASE_IDX                                                     5\n#define regBIFP2_1_PCIE_LC_L1_PM_SUBSTATE5                                                              0x4508ca\n#define regBIFP2_1_PCIE_LC_L1_PM_SUBSTATE5_BASE_IDX                                                     5\n#define regBIFP2_1_PCIEP_BCH_ECC_CNTL                                                                   0x4508d0\n#define regBIFP2_1_PCIEP_BCH_ECC_CNTL_BASE_IDX                                                          5\n#define regBIFP2_1_PCIE_LC_CNTL8                                                                        0x4508dd\n#define regBIFP2_1_PCIE_LC_CNTL8_BASE_IDX                                                               5\n#define regBIFP2_1_PCIE_LC_CNTL9                                                                        0x4508de\n#define regBIFP2_1_PCIE_LC_CNTL9_BASE_IDX                                                               5\n#define regBIFP2_1_PCIE_LC_FORCE_COEFF2                                                                 0x4508df\n#define regBIFP2_1_PCIE_LC_FORCE_COEFF2_BASE_IDX                                                        5\n#define regBIFP2_1_PCIE_LC_FORCE_EQ_REQ_COEFF2                                                          0x4508e0\n#define regBIFP2_1_PCIE_LC_FORCE_EQ_REQ_COEFF2_BASE_IDX                                                 5\n#define regBIFP2_1_PCIE_LC_FINE_GRAIN_CLK_GATE_OVERRIDES                                                0x4508e2\n#define regBIFP2_1_PCIE_LC_FINE_GRAIN_CLK_GATE_OVERRIDES_BASE_IDX                                       5\n#define regBIFP2_1_PCIE_LC_CNTL10                                                                       0x4508e3\n#define regBIFP2_1_PCIE_LC_CNTL10_BASE_IDX                                                              5\n#define regBIFP2_1_PCIE_LC_SAVE_RESTORE_1                                                               0x4508e6\n#define regBIFP2_1_PCIE_LC_SAVE_RESTORE_1_BASE_IDX                                                      5\n#define regBIFP2_1_PCIE_LC_SAVE_RESTORE_2                                                               0x4508e7\n#define regBIFP2_1_PCIE_LC_SAVE_RESTORE_2_BASE_IDX                                                      5\n#define regBIFP2_1_PCIE_LC_CNTL11                                                                       0x450903\n#define regBIFP2_1_PCIE_LC_CNTL11_BASE_IDX                                                              5\n#define regBIFP2_1_PCIE_LC_CNTL12                                                                       0x450904\n#define regBIFP2_1_PCIE_LC_CNTL12_BASE_IDX                                                              5\n#define regBIFP2_1_PCIE_LC_SPEED_CNTL2                                                                  0x450905\n#define regBIFP2_1_PCIE_LC_SPEED_CNTL2_BASE_IDX                                                         5\n#define regBIFP2_1_PCIE_LC_FORCE_COEFF3                                                                 0x450906\n#define regBIFP2_1_PCIE_LC_FORCE_COEFF3_BASE_IDX                                                        5\n#define regBIFP2_1_PCIE_LC_FORCE_EQ_REQ_COEFF3                                                          0x450907\n#define regBIFP2_1_PCIE_LC_FORCE_EQ_REQ_COEFF3_BASE_IDX                                                 5\n#define regBIFP2_1_PCIE_TX_SEQ                                                                          0x450988\n#define regBIFP2_1_PCIE_TX_SEQ_BASE_IDX                                                                 5\n#define regBIFP2_1_PCIE_TX_REPLAY                                                                       0x450989\n#define regBIFP2_1_PCIE_TX_REPLAY_BASE_IDX                                                              5\n#define regBIFP2_1_PCIE_TX_ACK_LATENCY_LIMIT                                                            0x45098c\n#define regBIFP2_1_PCIE_TX_ACK_LATENCY_LIMIT_BASE_IDX                                                   5\n#define regBIFP2_1_PCIE_TX_CREDITS_FCU_THRESHOLD                                                        0x450990\n#define regBIFP2_1_PCIE_TX_CREDITS_FCU_THRESHOLD_BASE_IDX                                               5\n#define regBIFP2_1_PCIE_TX_VENDOR_SPECIFIC                                                              0x450994\n#define regBIFP2_1_PCIE_TX_VENDOR_SPECIFIC_BASE_IDX                                                     5\n#define regBIFP2_1_PCIE_TX_NOP_DLLP                                                                     0x450995\n#define regBIFP2_1_PCIE_TX_NOP_DLLP_BASE_IDX                                                            5\n#define regBIFP2_1_PCIE_TX_REQUEST_NUM_CNTL                                                             0x450998\n#define regBIFP2_1_PCIE_TX_REQUEST_NUM_CNTL_BASE_IDX                                                    5\n#define regBIFP2_1_PCIE_TX_CREDITS_ADVT_P                                                               0x4509a0\n#define regBIFP2_1_PCIE_TX_CREDITS_ADVT_P_BASE_IDX                                                      5\n#define regBIFP2_1_PCIE_TX_CREDITS_ADVT_NP                                                              0x4509a1\n#define regBIFP2_1_PCIE_TX_CREDITS_ADVT_NP_BASE_IDX                                                     5\n#define regBIFP2_1_PCIE_TX_CREDITS_ADVT_CPL                                                             0x4509a2\n#define regBIFP2_1_PCIE_TX_CREDITS_ADVT_CPL_BASE_IDX                                                    5\n#define regBIFP2_1_PCIE_TX_CREDITS_INIT_P                                                               0x4509a3\n#define regBIFP2_1_PCIE_TX_CREDITS_INIT_P_BASE_IDX                                                      5\n#define regBIFP2_1_PCIE_TX_CREDITS_INIT_NP                                                              0x4509a4\n#define regBIFP2_1_PCIE_TX_CREDITS_INIT_NP_BASE_IDX                                                     5\n#define regBIFP2_1_PCIE_TX_CREDITS_INIT_CPL                                                             0x4509a5\n#define regBIFP2_1_PCIE_TX_CREDITS_INIT_CPL_BASE_IDX                                                    5\n#define regBIFP2_1_PCIE_TX_CREDITS_STATUS                                                               0x4509a6\n#define regBIFP2_1_PCIE_TX_CREDITS_STATUS_BASE_IDX                                                      5\n#define regBIFP2_1_PCIE_FC_P                                                                            0x4509a8\n#define regBIFP2_1_PCIE_FC_P_BASE_IDX                                                                   5\n#define regBIFP2_1_PCIE_FC_NP                                                                           0x4509a9\n#define regBIFP2_1_PCIE_FC_NP_BASE_IDX                                                                  5\n#define regBIFP2_1_PCIE_FC_CPL                                                                          0x4509aa\n#define regBIFP2_1_PCIE_FC_CPL_BASE_IDX                                                                 5\n#define regBIFP2_1_PCIE_FC_P_VC1                                                                        0x4509ab\n#define regBIFP2_1_PCIE_FC_P_VC1_BASE_IDX                                                               5\n#define regBIFP2_1_PCIE_FC_NP_VC1                                                                       0x4509ac\n#define regBIFP2_1_PCIE_FC_NP_VC1_BASE_IDX                                                              5\n#define regBIFP2_1_PCIE_FC_CPL_VC1                                                                      0x4509ad\n#define regBIFP2_1_PCIE_FC_CPL_VC1_BASE_IDX                                                             5\n\n\n\n\n#define regBIFP3_1_PCIEP_RESERVED                                                                       0x450c00\n#define regBIFP3_1_PCIEP_RESERVED_BASE_IDX                                                              5\n#define regBIFP3_1_PCIEP_SCRATCH                                                                        0x450c01\n#define regBIFP3_1_PCIEP_SCRATCH_BASE_IDX                                                               5\n#define regBIFP3_1_PCIEP_PORT_CNTL                                                                      0x450c10\n#define regBIFP3_1_PCIEP_PORT_CNTL_BASE_IDX                                                             5\n#define regBIFP3_1_PCIE_TX_REQUESTER_ID                                                                 0x450c21\n#define regBIFP3_1_PCIE_TX_REQUESTER_ID_BASE_IDX                                                        5\n#define regBIFP3_1_PCIE_P_PORT_LANE_STATUS                                                              0x450c50\n#define regBIFP3_1_PCIE_P_PORT_LANE_STATUS_BASE_IDX                                                     5\n#define regBIFP3_1_PCIE_ERR_CNTL                                                                        0x450c6a\n#define regBIFP3_1_PCIE_ERR_CNTL_BASE_IDX                                                               5\n#define regBIFP3_1_PCIE_RX_CNTL                                                                         0x450c70\n#define regBIFP3_1_PCIE_RX_CNTL_BASE_IDX                                                                5\n#define regBIFP3_1_PCIE_RX_EXPECTED_SEQNUM                                                              0x450c71\n#define regBIFP3_1_PCIE_RX_EXPECTED_SEQNUM_BASE_IDX                                                     5\n#define regBIFP3_1_PCIE_RX_VENDOR_SPECIFIC                                                              0x450c72\n#define regBIFP3_1_PCIE_RX_VENDOR_SPECIFIC_BASE_IDX                                                     5\n#define regBIFP3_1_PCIE_RX_CNTL3                                                                        0x450c74\n#define regBIFP3_1_PCIE_RX_CNTL3_BASE_IDX                                                               5\n#define regBIFP3_1_PCIE_RX_CREDITS_ALLOCATED_P                                                          0x450c80\n#define regBIFP3_1_PCIE_RX_CREDITS_ALLOCATED_P_BASE_IDX                                                 5\n#define regBIFP3_1_PCIE_RX_CREDITS_ALLOCATED_NP                                                         0x450c81\n#define regBIFP3_1_PCIE_RX_CREDITS_ALLOCATED_NP_BASE_IDX                                                5\n#define regBIFP3_1_PCIE_RX_CREDITS_ALLOCATED_CPL                                                        0x450c82\n#define regBIFP3_1_PCIE_RX_CREDITS_ALLOCATED_CPL_BASE_IDX                                               5\n#define regBIFP3_1_PCIEP_ERROR_INJECT_PHYSICAL                                                          0x450c83\n#define regBIFP3_1_PCIEP_ERROR_INJECT_PHYSICAL_BASE_IDX                                                 5\n#define regBIFP3_1_PCIEP_ERROR_INJECT_TRANSACTION                                                       0x450c84\n#define regBIFP3_1_PCIEP_ERROR_INJECT_TRANSACTION_BASE_IDX                                              5\n#define regBIFP3_1_PCIEP_NAK_COUNTER                                                                    0x450c86\n#define regBIFP3_1_PCIEP_NAK_COUNTER_BASE_IDX                                                           5\n#define regBIFP3_1_PCIE_LC_CNTL                                                                         0x450ca0\n#define regBIFP3_1_PCIE_LC_CNTL_BASE_IDX                                                                5\n#define regBIFP3_1_PCIE_LC_TRAINING_CNTL                                                                0x450ca1\n#define regBIFP3_1_PCIE_LC_TRAINING_CNTL_BASE_IDX                                                       5\n#define regBIFP3_1_PCIE_LC_LINK_WIDTH_CNTL                                                              0x450ca2\n#define regBIFP3_1_PCIE_LC_LINK_WIDTH_CNTL_BASE_IDX                                                     5\n#define regBIFP3_1_PCIE_LC_N_FTS_CNTL                                                                   0x450ca3\n#define regBIFP3_1_PCIE_LC_N_FTS_CNTL_BASE_IDX                                                          5\n#define regBIFP3_1_PCIE_LC_SPEED_CNTL                                                                   0x450ca4\n#define regBIFP3_1_PCIE_LC_SPEED_CNTL_BASE_IDX                                                          5\n#define regBIFP3_1_PCIE_LC_STATE0                                                                       0x450ca5\n#define regBIFP3_1_PCIE_LC_STATE0_BASE_IDX                                                              5\n#define regBIFP3_1_PCIE_LC_STATE1                                                                       0x450ca6\n#define regBIFP3_1_PCIE_LC_STATE1_BASE_IDX                                                              5\n#define regBIFP3_1_PCIE_LC_STATE2                                                                       0x450ca7\n#define regBIFP3_1_PCIE_LC_STATE2_BASE_IDX                                                              5\n#define regBIFP3_1_PCIE_LC_STATE3                                                                       0x450ca8\n#define regBIFP3_1_PCIE_LC_STATE3_BASE_IDX                                                              5\n#define regBIFP3_1_PCIE_LC_STATE4                                                                       0x450ca9\n#define regBIFP3_1_PCIE_LC_STATE4_BASE_IDX                                                              5\n#define regBIFP3_1_PCIE_LC_STATE5                                                                       0x450caa\n#define regBIFP3_1_PCIE_LC_STATE5_BASE_IDX                                                              5\n#define regBIFP3_1_PCIE_LC_CNTL2                                                                        0x450cb1\n#define regBIFP3_1_PCIE_LC_CNTL2_BASE_IDX                                                               5\n#define regBIFP3_1_PCIE_LC_BW_CHANGE_CNTL                                                               0x450cb2\n#define regBIFP3_1_PCIE_LC_BW_CHANGE_CNTL_BASE_IDX                                                      5\n#define regBIFP3_1_PCIE_LC_CDR_CNTL                                                                     0x450cb3\n#define regBIFP3_1_PCIE_LC_CDR_CNTL_BASE_IDX                                                            5\n#define regBIFP3_1_PCIE_LC_LANE_CNTL                                                                    0x450cb4\n#define regBIFP3_1_PCIE_LC_LANE_CNTL_BASE_IDX                                                           5\n#define regBIFP3_1_PCIE_LC_CNTL3                                                                        0x450cb5\n#define regBIFP3_1_PCIE_LC_CNTL3_BASE_IDX                                                               5\n#define regBIFP3_1_PCIE_LC_CNTL4                                                                        0x450cb6\n#define regBIFP3_1_PCIE_LC_CNTL4_BASE_IDX                                                               5\n#define regBIFP3_1_PCIE_LC_CNTL5                                                                        0x450cb7\n#define regBIFP3_1_PCIE_LC_CNTL5_BASE_IDX                                                               5\n#define regBIFP3_1_PCIE_LC_FORCE_COEFF                                                                  0x450cb8\n#define regBIFP3_1_PCIE_LC_FORCE_COEFF_BASE_IDX                                                         5\n#define regBIFP3_1_PCIE_LC_BEST_EQ_SETTINGS                                                             0x450cb9\n#define regBIFP3_1_PCIE_LC_BEST_EQ_SETTINGS_BASE_IDX                                                    5\n#define regBIFP3_1_PCIE_LC_FORCE_EQ_REQ_COEFF                                                           0x450cba\n#define regBIFP3_1_PCIE_LC_FORCE_EQ_REQ_COEFF_BASE_IDX                                                  5\n#define regBIFP3_1_PCIE_LC_CNTL6                                                                        0x450cbb\n#define regBIFP3_1_PCIE_LC_CNTL6_BASE_IDX                                                               5\n#define regBIFP3_1_PCIE_LC_CNTL7                                                                        0x450cbc\n#define regBIFP3_1_PCIE_LC_CNTL7_BASE_IDX                                                               5\n#define regBIFP3_1_PCIE_LC_LINK_MANAGEMENT_MASK                                                         0x450cbe\n#define regBIFP3_1_PCIE_LC_LINK_MANAGEMENT_MASK_BASE_IDX                                                5\n#define regBIFP3_1_PCIEP_STRAP_LC                                                                       0x450cc0\n#define regBIFP3_1_PCIEP_STRAP_LC_BASE_IDX                                                              5\n#define regBIFP3_1_PCIEP_STRAP_MISC                                                                     0x450cc1\n#define regBIFP3_1_PCIEP_STRAP_MISC_BASE_IDX                                                            5\n#define regBIFP3_1_PCIEP_STRAP_LC2                                                                      0x450cc2\n#define regBIFP3_1_PCIEP_STRAP_LC2_BASE_IDX                                                             5\n#define regBIFP3_1_PCIE_LC_L1_PM_SUBSTATE                                                               0x450cc6\n#define regBIFP3_1_PCIE_LC_L1_PM_SUBSTATE_BASE_IDX                                                      5\n#define regBIFP3_1_PCIE_LC_L1_PM_SUBSTATE2                                                              0x450cc7\n#define regBIFP3_1_PCIE_LC_L1_PM_SUBSTATE2_BASE_IDX                                                     5\n#define regBIFP3_1_PCIE_LC_L1_PM_SUBSTATE3                                                              0x450cc8\n#define regBIFP3_1_PCIE_LC_L1_PM_SUBSTATE3_BASE_IDX                                                     5\n#define regBIFP3_1_PCIE_LC_L1_PM_SUBSTATE4                                                              0x450cc9\n#define regBIFP3_1_PCIE_LC_L1_PM_SUBSTATE4_BASE_IDX                                                     5\n#define regBIFP3_1_PCIE_LC_L1_PM_SUBSTATE5                                                              0x450cca\n#define regBIFP3_1_PCIE_LC_L1_PM_SUBSTATE5_BASE_IDX                                                     5\n#define regBIFP3_1_PCIEP_BCH_ECC_CNTL                                                                   0x450cd0\n#define regBIFP3_1_PCIEP_BCH_ECC_CNTL_BASE_IDX                                                          5\n#define regBIFP3_1_PCIE_LC_CNTL8                                                                        0x450cdd\n#define regBIFP3_1_PCIE_LC_CNTL8_BASE_IDX                                                               5\n#define regBIFP3_1_PCIE_LC_CNTL9                                                                        0x450cde\n#define regBIFP3_1_PCIE_LC_CNTL9_BASE_IDX                                                               5\n#define regBIFP3_1_PCIE_LC_FORCE_COEFF2                                                                 0x450cdf\n#define regBIFP3_1_PCIE_LC_FORCE_COEFF2_BASE_IDX                                                        5\n#define regBIFP3_1_PCIE_LC_FORCE_EQ_REQ_COEFF2                                                          0x450ce0\n#define regBIFP3_1_PCIE_LC_FORCE_EQ_REQ_COEFF2_BASE_IDX                                                 5\n#define regBIFP3_1_PCIE_LC_FINE_GRAIN_CLK_GATE_OVERRIDES                                                0x450ce2\n#define regBIFP3_1_PCIE_LC_FINE_GRAIN_CLK_GATE_OVERRIDES_BASE_IDX                                       5\n#define regBIFP3_1_PCIE_LC_CNTL10                                                                       0x450ce3\n#define regBIFP3_1_PCIE_LC_CNTL10_BASE_IDX                                                              5\n#define regBIFP3_1_PCIE_LC_SAVE_RESTORE_1                                                               0x450ce6\n#define regBIFP3_1_PCIE_LC_SAVE_RESTORE_1_BASE_IDX                                                      5\n#define regBIFP3_1_PCIE_LC_SAVE_RESTORE_2                                                               0x450ce7\n#define regBIFP3_1_PCIE_LC_SAVE_RESTORE_2_BASE_IDX                                                      5\n#define regBIFP3_1_PCIE_LC_CNTL11                                                                       0x450d03\n#define regBIFP3_1_PCIE_LC_CNTL11_BASE_IDX                                                              5\n#define regBIFP3_1_PCIE_LC_CNTL12                                                                       0x450d04\n#define regBIFP3_1_PCIE_LC_CNTL12_BASE_IDX                                                              5\n#define regBIFP3_1_PCIE_LC_SPEED_CNTL2                                                                  0x450d05\n#define regBIFP3_1_PCIE_LC_SPEED_CNTL2_BASE_IDX                                                         5\n#define regBIFP3_1_PCIE_LC_FORCE_COEFF3                                                                 0x450d06\n#define regBIFP3_1_PCIE_LC_FORCE_COEFF3_BASE_IDX                                                        5\n#define regBIFP3_1_PCIE_LC_FORCE_EQ_REQ_COEFF3                                                          0x450d07\n#define regBIFP3_1_PCIE_LC_FORCE_EQ_REQ_COEFF3_BASE_IDX                                                 5\n#define regBIFP3_1_PCIE_TX_SEQ                                                                          0x450d88\n#define regBIFP3_1_PCIE_TX_SEQ_BASE_IDX                                                                 5\n#define regBIFP3_1_PCIE_TX_REPLAY                                                                       0x450d89\n#define regBIFP3_1_PCIE_TX_REPLAY_BASE_IDX                                                              5\n#define regBIFP3_1_PCIE_TX_ACK_LATENCY_LIMIT                                                            0x450d8c\n#define regBIFP3_1_PCIE_TX_ACK_LATENCY_LIMIT_BASE_IDX                                                   5\n#define regBIFP3_1_PCIE_TX_CREDITS_FCU_THRESHOLD                                                        0x450d90\n#define regBIFP3_1_PCIE_TX_CREDITS_FCU_THRESHOLD_BASE_IDX                                               5\n#define regBIFP3_1_PCIE_TX_VENDOR_SPECIFIC                                                              0x450d94\n#define regBIFP3_1_PCIE_TX_VENDOR_SPECIFIC_BASE_IDX                                                     5\n#define regBIFP3_1_PCIE_TX_NOP_DLLP                                                                     0x450d95\n#define regBIFP3_1_PCIE_TX_NOP_DLLP_BASE_IDX                                                            5\n#define regBIFP3_1_PCIE_TX_REQUEST_NUM_CNTL                                                             0x450d98\n#define regBIFP3_1_PCIE_TX_REQUEST_NUM_CNTL_BASE_IDX                                                    5\n#define regBIFP3_1_PCIE_TX_CREDITS_ADVT_P                                                               0x450da0\n#define regBIFP3_1_PCIE_TX_CREDITS_ADVT_P_BASE_IDX                                                      5\n#define regBIFP3_1_PCIE_TX_CREDITS_ADVT_NP                                                              0x450da1\n#define regBIFP3_1_PCIE_TX_CREDITS_ADVT_NP_BASE_IDX                                                     5\n#define regBIFP3_1_PCIE_TX_CREDITS_ADVT_CPL                                                             0x450da2\n#define regBIFP3_1_PCIE_TX_CREDITS_ADVT_CPL_BASE_IDX                                                    5\n#define regBIFP3_1_PCIE_TX_CREDITS_INIT_P                                                               0x450da3\n#define regBIFP3_1_PCIE_TX_CREDITS_INIT_P_BASE_IDX                                                      5\n#define regBIFP3_1_PCIE_TX_CREDITS_INIT_NP                                                              0x450da4\n#define regBIFP3_1_PCIE_TX_CREDITS_INIT_NP_BASE_IDX                                                     5\n#define regBIFP3_1_PCIE_TX_CREDITS_INIT_CPL                                                             0x450da5\n#define regBIFP3_1_PCIE_TX_CREDITS_INIT_CPL_BASE_IDX                                                    5\n#define regBIFP3_1_PCIE_TX_CREDITS_STATUS                                                               0x450da6\n#define regBIFP3_1_PCIE_TX_CREDITS_STATUS_BASE_IDX                                                      5\n#define regBIFP3_1_PCIE_FC_P                                                                            0x450da8\n#define regBIFP3_1_PCIE_FC_P_BASE_IDX                                                                   5\n#define regBIFP3_1_PCIE_FC_NP                                                                           0x450da9\n#define regBIFP3_1_PCIE_FC_NP_BASE_IDX                                                                  5\n#define regBIFP3_1_PCIE_FC_CPL                                                                          0x450daa\n#define regBIFP3_1_PCIE_FC_CPL_BASE_IDX                                                                 5\n#define regBIFP3_1_PCIE_FC_P_VC1                                                                        0x450dab\n#define regBIFP3_1_PCIE_FC_P_VC1_BASE_IDX                                                               5\n#define regBIFP3_1_PCIE_FC_NP_VC1                                                                       0x450dac\n#define regBIFP3_1_PCIE_FC_NP_VC1_BASE_IDX                                                              5\n#define regBIFP3_1_PCIE_FC_CPL_VC1                                                                      0x450dad\n#define regBIFP3_1_PCIE_FC_CPL_VC1_BASE_IDX                                                             5\n\n\n\n\n#define regBIFP4_1_PCIEP_RESERVED                                                                       0x451000\n#define regBIFP4_1_PCIEP_RESERVED_BASE_IDX                                                              5\n#define regBIFP4_1_PCIEP_SCRATCH                                                                        0x451001\n#define regBIFP4_1_PCIEP_SCRATCH_BASE_IDX                                                               5\n#define regBIFP4_1_PCIEP_PORT_CNTL                                                                      0x451010\n#define regBIFP4_1_PCIEP_PORT_CNTL_BASE_IDX                                                             5\n#define regBIFP4_1_PCIE_TX_REQUESTER_ID                                                                 0x451021\n#define regBIFP4_1_PCIE_TX_REQUESTER_ID_BASE_IDX                                                        5\n#define regBIFP4_1_PCIE_P_PORT_LANE_STATUS                                                              0x451050\n#define regBIFP4_1_PCIE_P_PORT_LANE_STATUS_BASE_IDX                                                     5\n#define regBIFP4_1_PCIE_ERR_CNTL                                                                        0x45106a\n#define regBIFP4_1_PCIE_ERR_CNTL_BASE_IDX                                                               5\n#define regBIFP4_1_PCIE_RX_CNTL                                                                         0x451070\n#define regBIFP4_1_PCIE_RX_CNTL_BASE_IDX                                                                5\n#define regBIFP4_1_PCIE_RX_EXPECTED_SEQNUM                                                              0x451071\n#define regBIFP4_1_PCIE_RX_EXPECTED_SEQNUM_BASE_IDX                                                     5\n#define regBIFP4_1_PCIE_RX_VENDOR_SPECIFIC                                                              0x451072\n#define regBIFP4_1_PCIE_RX_VENDOR_SPECIFIC_BASE_IDX                                                     5\n#define regBIFP4_1_PCIE_RX_CNTL3                                                                        0x451074\n#define regBIFP4_1_PCIE_RX_CNTL3_BASE_IDX                                                               5\n#define regBIFP4_1_PCIE_RX_CREDITS_ALLOCATED_P                                                          0x451080\n#define regBIFP4_1_PCIE_RX_CREDITS_ALLOCATED_P_BASE_IDX                                                 5\n#define regBIFP4_1_PCIE_RX_CREDITS_ALLOCATED_NP                                                         0x451081\n#define regBIFP4_1_PCIE_RX_CREDITS_ALLOCATED_NP_BASE_IDX                                                5\n#define regBIFP4_1_PCIE_RX_CREDITS_ALLOCATED_CPL                                                        0x451082\n#define regBIFP4_1_PCIE_RX_CREDITS_ALLOCATED_CPL_BASE_IDX                                               5\n#define regBIFP4_1_PCIEP_ERROR_INJECT_PHYSICAL                                                          0x451083\n#define regBIFP4_1_PCIEP_ERROR_INJECT_PHYSICAL_BASE_IDX                                                 5\n#define regBIFP4_1_PCIEP_ERROR_INJECT_TRANSACTION                                                       0x451084\n#define regBIFP4_1_PCIEP_ERROR_INJECT_TRANSACTION_BASE_IDX                                              5\n#define regBIFP4_1_PCIEP_NAK_COUNTER                                                                    0x451086\n#define regBIFP4_1_PCIEP_NAK_COUNTER_BASE_IDX                                                           5\n#define regBIFP4_1_PCIE_LC_CNTL                                                                         0x4510a0\n#define regBIFP4_1_PCIE_LC_CNTL_BASE_IDX                                                                5\n#define regBIFP4_1_PCIE_LC_TRAINING_CNTL                                                                0x4510a1\n#define regBIFP4_1_PCIE_LC_TRAINING_CNTL_BASE_IDX                                                       5\n#define regBIFP4_1_PCIE_LC_LINK_WIDTH_CNTL                                                              0x4510a2\n#define regBIFP4_1_PCIE_LC_LINK_WIDTH_CNTL_BASE_IDX                                                     5\n#define regBIFP4_1_PCIE_LC_N_FTS_CNTL                                                                   0x4510a3\n#define regBIFP4_1_PCIE_LC_N_FTS_CNTL_BASE_IDX                                                          5\n#define regBIFP4_1_PCIE_LC_SPEED_CNTL                                                                   0x4510a4\n#define regBIFP4_1_PCIE_LC_SPEED_CNTL_BASE_IDX                                                          5\n#define regBIFP4_1_PCIE_LC_STATE0                                                                       0x4510a5\n#define regBIFP4_1_PCIE_LC_STATE0_BASE_IDX                                                              5\n#define regBIFP4_1_PCIE_LC_STATE1                                                                       0x4510a6\n#define regBIFP4_1_PCIE_LC_STATE1_BASE_IDX                                                              5\n#define regBIFP4_1_PCIE_LC_STATE2                                                                       0x4510a7\n#define regBIFP4_1_PCIE_LC_STATE2_BASE_IDX                                                              5\n#define regBIFP4_1_PCIE_LC_STATE3                                                                       0x4510a8\n#define regBIFP4_1_PCIE_LC_STATE3_BASE_IDX                                                              5\n#define regBIFP4_1_PCIE_LC_STATE4                                                                       0x4510a9\n#define regBIFP4_1_PCIE_LC_STATE4_BASE_IDX                                                              5\n#define regBIFP4_1_PCIE_LC_STATE5                                                                       0x4510aa\n#define regBIFP4_1_PCIE_LC_STATE5_BASE_IDX                                                              5\n#define regBIFP4_1_PCIE_LC_CNTL2                                                                        0x4510b1\n#define regBIFP4_1_PCIE_LC_CNTL2_BASE_IDX                                                               5\n#define regBIFP4_1_PCIE_LC_BW_CHANGE_CNTL                                                               0x4510b2\n#define regBIFP4_1_PCIE_LC_BW_CHANGE_CNTL_BASE_IDX                                                      5\n#define regBIFP4_1_PCIE_LC_CDR_CNTL                                                                     0x4510b3\n#define regBIFP4_1_PCIE_LC_CDR_CNTL_BASE_IDX                                                            5\n#define regBIFP4_1_PCIE_LC_LANE_CNTL                                                                    0x4510b4\n#define regBIFP4_1_PCIE_LC_LANE_CNTL_BASE_IDX                                                           5\n#define regBIFP4_1_PCIE_LC_CNTL3                                                                        0x4510b5\n#define regBIFP4_1_PCIE_LC_CNTL3_BASE_IDX                                                               5\n#define regBIFP4_1_PCIE_LC_CNTL4                                                                        0x4510b6\n#define regBIFP4_1_PCIE_LC_CNTL4_BASE_IDX                                                               5\n#define regBIFP4_1_PCIE_LC_CNTL5                                                                        0x4510b7\n#define regBIFP4_1_PCIE_LC_CNTL5_BASE_IDX                                                               5\n#define regBIFP4_1_PCIE_LC_FORCE_COEFF                                                                  0x4510b8\n#define regBIFP4_1_PCIE_LC_FORCE_COEFF_BASE_IDX                                                         5\n#define regBIFP4_1_PCIE_LC_BEST_EQ_SETTINGS                                                             0x4510b9\n#define regBIFP4_1_PCIE_LC_BEST_EQ_SETTINGS_BASE_IDX                                                    5\n#define regBIFP4_1_PCIE_LC_FORCE_EQ_REQ_COEFF                                                           0x4510ba\n#define regBIFP4_1_PCIE_LC_FORCE_EQ_REQ_COEFF_BASE_IDX                                                  5\n#define regBIFP4_1_PCIE_LC_CNTL6                                                                        0x4510bb\n#define regBIFP4_1_PCIE_LC_CNTL6_BASE_IDX                                                               5\n#define regBIFP4_1_PCIE_LC_CNTL7                                                                        0x4510bc\n#define regBIFP4_1_PCIE_LC_CNTL7_BASE_IDX                                                               5\n#define regBIFP4_1_PCIE_LC_LINK_MANAGEMENT_MASK                                                         0x4510be\n#define regBIFP4_1_PCIE_LC_LINK_MANAGEMENT_MASK_BASE_IDX                                                5\n#define regBIFP4_1_PCIEP_STRAP_LC                                                                       0x4510c0\n#define regBIFP4_1_PCIEP_STRAP_LC_BASE_IDX                                                              5\n#define regBIFP4_1_PCIEP_STRAP_MISC                                                                     0x4510c1\n#define regBIFP4_1_PCIEP_STRAP_MISC_BASE_IDX                                                            5\n#define regBIFP4_1_PCIEP_STRAP_LC2                                                                      0x4510c2\n#define regBIFP4_1_PCIEP_STRAP_LC2_BASE_IDX                                                             5\n#define regBIFP4_1_PCIE_LC_L1_PM_SUBSTATE                                                               0x4510c6\n#define regBIFP4_1_PCIE_LC_L1_PM_SUBSTATE_BASE_IDX                                                      5\n#define regBIFP4_1_PCIE_LC_L1_PM_SUBSTATE2                                                              0x4510c7\n#define regBIFP4_1_PCIE_LC_L1_PM_SUBSTATE2_BASE_IDX                                                     5\n#define regBIFP4_1_PCIE_LC_L1_PM_SUBSTATE3                                                              0x4510c8\n#define regBIFP4_1_PCIE_LC_L1_PM_SUBSTATE3_BASE_IDX                                                     5\n#define regBIFP4_1_PCIE_LC_L1_PM_SUBSTATE4                                                              0x4510c9\n#define regBIFP4_1_PCIE_LC_L1_PM_SUBSTATE4_BASE_IDX                                                     5\n#define regBIFP4_1_PCIE_LC_L1_PM_SUBSTATE5                                                              0x4510ca\n#define regBIFP4_1_PCIE_LC_L1_PM_SUBSTATE5_BASE_IDX                                                     5\n#define regBIFP4_1_PCIEP_BCH_ECC_CNTL                                                                   0x4510d0\n#define regBIFP4_1_PCIEP_BCH_ECC_CNTL_BASE_IDX                                                          5\n#define regBIFP4_1_PCIE_LC_CNTL8                                                                        0x4510dd\n#define regBIFP4_1_PCIE_LC_CNTL8_BASE_IDX                                                               5\n#define regBIFP4_1_PCIE_LC_CNTL9                                                                        0x4510de\n#define regBIFP4_1_PCIE_LC_CNTL9_BASE_IDX                                                               5\n#define regBIFP4_1_PCIE_LC_FORCE_COEFF2                                                                 0x4510df\n#define regBIFP4_1_PCIE_LC_FORCE_COEFF2_BASE_IDX                                                        5\n#define regBIFP4_1_PCIE_LC_FORCE_EQ_REQ_COEFF2                                                          0x4510e0\n#define regBIFP4_1_PCIE_LC_FORCE_EQ_REQ_COEFF2_BASE_IDX                                                 5\n#define regBIFP4_1_PCIE_LC_FINE_GRAIN_CLK_GATE_OVERRIDES                                                0x4510e2\n#define regBIFP4_1_PCIE_LC_FINE_GRAIN_CLK_GATE_OVERRIDES_BASE_IDX                                       5\n#define regBIFP4_1_PCIE_LC_CNTL10                                                                       0x4510e3\n#define regBIFP4_1_PCIE_LC_CNTL10_BASE_IDX                                                              5\n#define regBIFP4_1_PCIE_LC_SAVE_RESTORE_1                                                               0x4510e6\n#define regBIFP4_1_PCIE_LC_SAVE_RESTORE_1_BASE_IDX                                                      5\n#define regBIFP4_1_PCIE_LC_SAVE_RESTORE_2                                                               0x4510e7\n#define regBIFP4_1_PCIE_LC_SAVE_RESTORE_2_BASE_IDX                                                      5\n#define regBIFP4_1_PCIE_LC_CNTL11                                                                       0x451103\n#define regBIFP4_1_PCIE_LC_CNTL11_BASE_IDX                                                              5\n#define regBIFP4_1_PCIE_LC_CNTL12                                                                       0x451104\n#define regBIFP4_1_PCIE_LC_CNTL12_BASE_IDX                                                              5\n#define regBIFP4_1_PCIE_LC_SPEED_CNTL2                                                                  0x451105\n#define regBIFP4_1_PCIE_LC_SPEED_CNTL2_BASE_IDX                                                         5\n#define regBIFP4_1_PCIE_LC_FORCE_COEFF3                                                                 0x451106\n#define regBIFP4_1_PCIE_LC_FORCE_COEFF3_BASE_IDX                                                        5\n#define regBIFP4_1_PCIE_LC_FORCE_EQ_REQ_COEFF3                                                          0x451107\n#define regBIFP4_1_PCIE_LC_FORCE_EQ_REQ_COEFF3_BASE_IDX                                                 5\n#define regBIFP4_1_PCIE_TX_SEQ                                                                          0x451188\n#define regBIFP4_1_PCIE_TX_SEQ_BASE_IDX                                                                 5\n#define regBIFP4_1_PCIE_TX_REPLAY                                                                       0x451189\n#define regBIFP4_1_PCIE_TX_REPLAY_BASE_IDX                                                              5\n#define regBIFP4_1_PCIE_TX_ACK_LATENCY_LIMIT                                                            0x45118c\n#define regBIFP4_1_PCIE_TX_ACK_LATENCY_LIMIT_BASE_IDX                                                   5\n#define regBIFP4_1_PCIE_TX_CREDITS_FCU_THRESHOLD                                                        0x451190\n#define regBIFP4_1_PCIE_TX_CREDITS_FCU_THRESHOLD_BASE_IDX                                               5\n#define regBIFP4_1_PCIE_TX_VENDOR_SPECIFIC                                                              0x451194\n#define regBIFP4_1_PCIE_TX_VENDOR_SPECIFIC_BASE_IDX                                                     5\n#define regBIFP4_1_PCIE_TX_NOP_DLLP                                                                     0x451195\n#define regBIFP4_1_PCIE_TX_NOP_DLLP_BASE_IDX                                                            5\n#define regBIFP4_1_PCIE_TX_REQUEST_NUM_CNTL                                                             0x451198\n#define regBIFP4_1_PCIE_TX_REQUEST_NUM_CNTL_BASE_IDX                                                    5\n#define regBIFP4_1_PCIE_TX_CREDITS_ADVT_P                                                               0x4511a0\n#define regBIFP4_1_PCIE_TX_CREDITS_ADVT_P_BASE_IDX                                                      5\n#define regBIFP4_1_PCIE_TX_CREDITS_ADVT_NP                                                              0x4511a1\n#define regBIFP4_1_PCIE_TX_CREDITS_ADVT_NP_BASE_IDX                                                     5\n#define regBIFP4_1_PCIE_TX_CREDITS_ADVT_CPL                                                             0x4511a2\n#define regBIFP4_1_PCIE_TX_CREDITS_ADVT_CPL_BASE_IDX                                                    5\n#define regBIFP4_1_PCIE_TX_CREDITS_INIT_P                                                               0x4511a3\n#define regBIFP4_1_PCIE_TX_CREDITS_INIT_P_BASE_IDX                                                      5\n#define regBIFP4_1_PCIE_TX_CREDITS_INIT_NP                                                              0x4511a4\n#define regBIFP4_1_PCIE_TX_CREDITS_INIT_NP_BASE_IDX                                                     5\n#define regBIFP4_1_PCIE_TX_CREDITS_INIT_CPL                                                             0x4511a5\n#define regBIFP4_1_PCIE_TX_CREDITS_INIT_CPL_BASE_IDX                                                    5\n#define regBIFP4_1_PCIE_TX_CREDITS_STATUS                                                               0x4511a6\n#define regBIFP4_1_PCIE_TX_CREDITS_STATUS_BASE_IDX                                                      5\n#define regBIFP4_1_PCIE_FC_P                                                                            0x4511a8\n#define regBIFP4_1_PCIE_FC_P_BASE_IDX                                                                   5\n#define regBIFP4_1_PCIE_FC_NP                                                                           0x4511a9\n#define regBIFP4_1_PCIE_FC_NP_BASE_IDX                                                                  5\n#define regBIFP4_1_PCIE_FC_CPL                                                                          0x4511aa\n#define regBIFP4_1_PCIE_FC_CPL_BASE_IDX                                                                 5\n#define regBIFP4_1_PCIE_FC_P_VC1                                                                        0x4511ab\n#define regBIFP4_1_PCIE_FC_P_VC1_BASE_IDX                                                               5\n#define regBIFP4_1_PCIE_FC_NP_VC1                                                                       0x4511ac\n#define regBIFP4_1_PCIE_FC_NP_VC1_BASE_IDX                                                              5\n#define regBIFP4_1_PCIE_FC_CPL_VC1                                                                      0x4511ad\n#define regBIFP4_1_PCIE_FC_CPL_VC1_BASE_IDX                                                             5\n\n\n\n\n#define regBIFP5_PCIEP_RESERVED                                                                         0x451400\n#define regBIFP5_PCIEP_RESERVED_BASE_IDX                                                                5\n#define regBIFP5_PCIEP_SCRATCH                                                                          0x451401\n#define regBIFP5_PCIEP_SCRATCH_BASE_IDX                                                                 5\n#define regBIFP5_PCIEP_PORT_CNTL                                                                        0x451410\n#define regBIFP5_PCIEP_PORT_CNTL_BASE_IDX                                                               5\n#define regBIFP5_PCIE_TX_REQUESTER_ID                                                                   0x451421\n#define regBIFP5_PCIE_TX_REQUESTER_ID_BASE_IDX                                                          5\n#define regBIFP5_PCIE_TX_SKID_CTRL                                                                      0x45142f\n#define regBIFP5_PCIE_TX_SKID_CTRL_BASE_IDX                                                             5\n#define regBIFP5_PCIE_P_PORT_LANE_STATUS                                                                0x451450\n#define regBIFP5_PCIE_P_PORT_LANE_STATUS_BASE_IDX                                                       5\n#define regBIFP5_PCIE_ERR_CNTL                                                                          0x45146a\n#define regBIFP5_PCIE_ERR_CNTL_BASE_IDX                                                                 5\n#define regBIFP5_PCIE_RX_CNTL                                                                           0x451470\n#define regBIFP5_PCIE_RX_CNTL_BASE_IDX                                                                  5\n#define regBIFP5_PCIE_RX_EXPECTED_SEQNUM                                                                0x451471\n#define regBIFP5_PCIE_RX_EXPECTED_SEQNUM_BASE_IDX                                                       5\n#define regBIFP5_PCIE_RX_VENDOR_SPECIFIC                                                                0x451472\n#define regBIFP5_PCIE_RX_VENDOR_SPECIFIC_BASE_IDX                                                       5\n#define regBIFP5_PCIE_RX_CNTL3                                                                          0x451474\n#define regBIFP5_PCIE_RX_CNTL3_BASE_IDX                                                                 5\n#define regBIFP5_PCIE_RX_CREDITS_ALLOCATED_P                                                            0x451480\n#define regBIFP5_PCIE_RX_CREDITS_ALLOCATED_P_BASE_IDX                                                   5\n#define regBIFP5_PCIE_RX_CREDITS_ALLOCATED_NP                                                           0x451481\n#define regBIFP5_PCIE_RX_CREDITS_ALLOCATED_NP_BASE_IDX                                                  5\n#define regBIFP5_PCIE_RX_CREDITS_ALLOCATED_CPL                                                          0x451482\n#define regBIFP5_PCIE_RX_CREDITS_ALLOCATED_CPL_BASE_IDX                                                 5\n#define regBIFP5_PCIEP_ERROR_INJECT_PHYSICAL                                                            0x451483\n#define regBIFP5_PCIEP_ERROR_INJECT_PHYSICAL_BASE_IDX                                                   5\n#define regBIFP5_PCIEP_ERROR_INJECT_TRANSACTION                                                         0x451484\n#define regBIFP5_PCIEP_ERROR_INJECT_TRANSACTION_BASE_IDX                                                5\n#define regBIFP5_PCIEP_NAK_COUNTER                                                                      0x451486\n#define regBIFP5_PCIEP_NAK_COUNTER_BASE_IDX                                                             5\n#define regBIFP5_PCIEP_RX_CAPTURED_LTR_CTRL_STATUS                                                      0x451488\n#define regBIFP5_PCIEP_RX_CAPTURED_LTR_CTRL_STATUS_BASE_IDX                                             5\n#define regBIFP5_PCIEP_RX_CAPTURED_LTR_THRESHOLD_VALUES                                                 0x451489\n#define regBIFP5_PCIEP_RX_CAPTURED_LTR_THRESHOLD_VALUES_BASE_IDX                                        5\n#define regBIFP5_PCIE_AER_PRIV_UNCORRECTABLE_MASK                                                       0x45148c\n#define regBIFP5_PCIE_AER_PRIV_UNCORRECTABLE_MASK_BASE_IDX                                              5\n#define regBIFP5_PCIE_AER_PRIV_TRIGGER                                                                  0x45148d\n#define regBIFP5_PCIE_AER_PRIV_TRIGGER_BASE_IDX                                                         5\n#define regBIFP5_PCIE_LC_CNTL                                                                           0x4514a0\n#define regBIFP5_PCIE_LC_CNTL_BASE_IDX                                                                  5\n#define regBIFP5_PCIE_LC_TRAINING_CNTL                                                                  0x4514a1\n#define regBIFP5_PCIE_LC_TRAINING_CNTL_BASE_IDX                                                         5\n#define regBIFP5_PCIE_LC_LINK_WIDTH_CNTL                                                                0x4514a2\n#define regBIFP5_PCIE_LC_LINK_WIDTH_CNTL_BASE_IDX                                                       5\n#define regBIFP5_PCIE_LC_N_FTS_CNTL                                                                     0x4514a3\n#define regBIFP5_PCIE_LC_N_FTS_CNTL_BASE_IDX                                                            5\n#define regBIFP5_PCIE_LC_SPEED_CNTL                                                                     0x4514a4\n#define regBIFP5_PCIE_LC_SPEED_CNTL_BASE_IDX                                                            5\n#define regBIFP5_PCIE_LC_STATE0                                                                         0x4514a5\n#define regBIFP5_PCIE_LC_STATE0_BASE_IDX                                                                5\n#define regBIFP5_PCIE_LC_STATE1                                                                         0x4514a6\n#define regBIFP5_PCIE_LC_STATE1_BASE_IDX                                                                5\n#define regBIFP5_PCIE_LC_STATE2                                                                         0x4514a7\n#define regBIFP5_PCIE_LC_STATE2_BASE_IDX                                                                5\n#define regBIFP5_PCIE_LC_STATE3                                                                         0x4514a8\n#define regBIFP5_PCIE_LC_STATE3_BASE_IDX                                                                5\n#define regBIFP5_PCIE_LC_STATE4                                                                         0x4514a9\n#define regBIFP5_PCIE_LC_STATE4_BASE_IDX                                                                5\n#define regBIFP5_PCIE_LC_STATE5                                                                         0x4514aa\n#define regBIFP5_PCIE_LC_STATE5_BASE_IDX                                                                5\n#define regBIFP5_PCIE_LC_CNTL2                                                                          0x4514b1\n#define regBIFP5_PCIE_LC_CNTL2_BASE_IDX                                                                 5\n#define regBIFP5_PCIE_LC_BW_CHANGE_CNTL                                                                 0x4514b2\n#define regBIFP5_PCIE_LC_BW_CHANGE_CNTL_BASE_IDX                                                        5\n#define regBIFP5_PCIE_LC_CDR_CNTL                                                                       0x4514b3\n#define regBIFP5_PCIE_LC_CDR_CNTL_BASE_IDX                                                              5\n#define regBIFP5_PCIE_LC_LANE_CNTL                                                                      0x4514b4\n#define regBIFP5_PCIE_LC_LANE_CNTL_BASE_IDX                                                             5\n#define regBIFP5_PCIE_LC_CNTL3                                                                          0x4514b5\n#define regBIFP5_PCIE_LC_CNTL3_BASE_IDX                                                                 5\n#define regBIFP5_PCIE_LC_CNTL4                                                                          0x4514b6\n#define regBIFP5_PCIE_LC_CNTL4_BASE_IDX                                                                 5\n#define regBIFP5_PCIE_LC_CNTL5                                                                          0x4514b7\n#define regBIFP5_PCIE_LC_CNTL5_BASE_IDX                                                                 5\n#define regBIFP5_PCIE_LC_FORCE_COEFF                                                                    0x4514b8\n#define regBIFP5_PCIE_LC_FORCE_COEFF_BASE_IDX                                                           5\n#define regBIFP5_PCIE_LC_BEST_EQ_SETTINGS                                                               0x4514b9\n#define regBIFP5_PCIE_LC_BEST_EQ_SETTINGS_BASE_IDX                                                      5\n#define regBIFP5_PCIE_LC_FORCE_EQ_REQ_COEFF                                                             0x4514ba\n#define regBIFP5_PCIE_LC_FORCE_EQ_REQ_COEFF_BASE_IDX                                                    5\n#define regBIFP5_PCIE_LC_CNTL6                                                                          0x4514bb\n#define regBIFP5_PCIE_LC_CNTL6_BASE_IDX                                                                 5\n#define regBIFP5_PCIE_LC_CNTL7                                                                          0x4514bc\n#define regBIFP5_PCIE_LC_CNTL7_BASE_IDX                                                                 5\n#define regBIFP5_PCIE_LC_LINK_MANAGEMENT_MASK                                                           0x4514be\n#define regBIFP5_PCIE_LC_LINK_MANAGEMENT_MASK_BASE_IDX                                                  5\n#define regBIFP5_PCIEP_STRAP_LC                                                                         0x4514c0\n#define regBIFP5_PCIEP_STRAP_LC_BASE_IDX                                                                5\n#define regBIFP5_PCIEP_STRAP_MISC                                                                       0x4514c1\n#define regBIFP5_PCIEP_STRAP_MISC_BASE_IDX                                                              5\n#define regBIFP5_PCIEP_STRAP_LC2                                                                        0x4514c2\n#define regBIFP5_PCIEP_STRAP_LC2_BASE_IDX                                                               5\n#define regBIFP5_PCIE_LC_L1_PM_SUBSTATE                                                                 0x4514c6\n#define regBIFP5_PCIE_LC_L1_PM_SUBSTATE_BASE_IDX                                                        5\n#define regBIFP5_PCIE_LC_L1_PM_SUBSTATE2                                                                0x4514c7\n#define regBIFP5_PCIE_LC_L1_PM_SUBSTATE2_BASE_IDX                                                       5\n#define regBIFP5_PCIE_LC_L1_PM_SUBSTATE3                                                                0x4514c8\n#define regBIFP5_PCIE_LC_L1_PM_SUBSTATE3_BASE_IDX                                                       5\n#define regBIFP5_PCIE_LC_L1_PM_SUBSTATE4                                                                0x4514c9\n#define regBIFP5_PCIE_LC_L1_PM_SUBSTATE4_BASE_IDX                                                       5\n#define regBIFP5_PCIE_LC_L1_PM_SUBSTATE5                                                                0x4514ca\n#define regBIFP5_PCIE_LC_L1_PM_SUBSTATE5_BASE_IDX                                                       5\n#define regBIFP5_PCIEP_BCH_ECC_CNTL                                                                     0x4514d0\n#define regBIFP5_PCIEP_BCH_ECC_CNTL_BASE_IDX                                                            5\n#define regBIFP5_PCIEP_HPGI_PRIVATE                                                                     0x4514d2\n#define regBIFP5_PCIEP_HPGI_PRIVATE_BASE_IDX                                                            5\n#define regBIFP5_PCIEP_HPGI                                                                             0x4514da\n#define regBIFP5_PCIEP_HPGI_BASE_IDX                                                                    5\n#define regBIFP5_PCIEP_HCNT_DESCRIPTOR                                                                  0x4514db\n#define regBIFP5_PCIEP_HCNT_DESCRIPTOR_BASE_IDX                                                         5\n#define regBIFP5_PCIEP_PERF_CNTL_COUNT_TXCLK                                                            0x4514dc\n#define regBIFP5_PCIEP_PERF_CNTL_COUNT_TXCLK_BASE_IDX                                                   5\n#define regBIFP5_PCIE_LC_CNTL8                                                                          0x4514dd\n#define regBIFP5_PCIE_LC_CNTL8_BASE_IDX                                                                 5\n#define regBIFP5_PCIE_LC_CNTL9                                                                          0x4514de\n#define regBIFP5_PCIE_LC_CNTL9_BASE_IDX                                                                 5\n#define regBIFP5_PCIE_LC_FORCE_COEFF2                                                                   0x4514df\n#define regBIFP5_PCIE_LC_FORCE_COEFF2_BASE_IDX                                                          5\n#define regBIFP5_PCIE_LC_FORCE_EQ_REQ_COEFF2                                                            0x4514e0\n#define regBIFP5_PCIE_LC_FORCE_EQ_REQ_COEFF2_BASE_IDX                                                   5\n#define regBIFP5_PCIEP_PERF_CNTL_COUNT_TXCLK_LC                                                         0x4514e1\n#define regBIFP5_PCIEP_PERF_CNTL_COUNT_TXCLK_LC_BASE_IDX                                                5\n#define regBIFP5_PCIE_LC_FINE_GRAIN_CLK_GATE_OVERRIDES                                                  0x4514e2\n#define regBIFP5_PCIE_LC_FINE_GRAIN_CLK_GATE_OVERRIDES_BASE_IDX                                         5\n#define regBIFP5_PCIE_LC_CNTL10                                                                         0x4514e3\n#define regBIFP5_PCIE_LC_CNTL10_BASE_IDX                                                                5\n#define regBIFP5_PCIE_LC_SAVE_RESTORE_1                                                                 0x4514e6\n#define regBIFP5_PCIE_LC_SAVE_RESTORE_1_BASE_IDX                                                        5\n#define regBIFP5_PCIE_LC_SAVE_RESTORE_2                                                                 0x4514e7\n#define regBIFP5_PCIE_LC_SAVE_RESTORE_2_BASE_IDX                                                        5\n#define regBIFP5_PCIE_LC_SAVE_RESTORE_3                                                                 0x4514e8\n#define regBIFP5_PCIE_LC_SAVE_RESTORE_3_BASE_IDX                                                        5\n#define regBIFP5_PCIE_LC_CNTL11                                                                         0x451503\n#define regBIFP5_PCIE_LC_CNTL11_BASE_IDX                                                                5\n#define regBIFP5_PCIE_LC_CNTL12                                                                         0x451504\n#define regBIFP5_PCIE_LC_CNTL12_BASE_IDX                                                                5\n#define regBIFP5_PCIE_LC_SPEED_CNTL2                                                                    0x451505\n#define regBIFP5_PCIE_LC_SPEED_CNTL2_BASE_IDX                                                           5\n#define regBIFP5_PCIE_LC_FORCE_COEFF3                                                                   0x451506\n#define regBIFP5_PCIE_LC_FORCE_COEFF3_BASE_IDX                                                          5\n#define regBIFP5_PCIE_LC_FORCE_EQ_REQ_COEFF3                                                            0x451507\n#define regBIFP5_PCIE_LC_FORCE_EQ_REQ_COEFF3_BASE_IDX                                                   5\n#define regBIFP5_PCIE_TX_SEQ                                                                            0x451588\n#define regBIFP5_PCIE_TX_SEQ_BASE_IDX                                                                   5\n#define regBIFP5_PCIE_TX_REPLAY                                                                         0x451589\n#define regBIFP5_PCIE_TX_REPLAY_BASE_IDX                                                                5\n#define regBIFP5_PCIE_TX_ACK_LATENCY_LIMIT                                                              0x45158c\n#define regBIFP5_PCIE_TX_ACK_LATENCY_LIMIT_BASE_IDX                                                     5\n#define regBIFP5_PCIE_TX_CREDITS_FCU_THRESHOLD                                                          0x451590\n#define regBIFP5_PCIE_TX_CREDITS_FCU_THRESHOLD_BASE_IDX                                                 5\n#define regBIFP5_PCIE_TX_VENDOR_SPECIFIC                                                                0x451594\n#define regBIFP5_PCIE_TX_VENDOR_SPECIFIC_BASE_IDX                                                       5\n#define regBIFP5_PCIE_TX_NOP_DLLP                                                                       0x451595\n#define regBIFP5_PCIE_TX_NOP_DLLP_BASE_IDX                                                              5\n#define regBIFP5_PCIE_TX_REQUEST_NUM_CNTL                                                               0x451598\n#define regBIFP5_PCIE_TX_REQUEST_NUM_CNTL_BASE_IDX                                                      5\n#define regBIFP5_PCIE_TX_CREDITS_ADVT_P                                                                 0x4515a0\n#define regBIFP5_PCIE_TX_CREDITS_ADVT_P_BASE_IDX                                                        5\n#define regBIFP5_PCIE_TX_CREDITS_ADVT_NP                                                                0x4515a1\n#define regBIFP5_PCIE_TX_CREDITS_ADVT_NP_BASE_IDX                                                       5\n#define regBIFP5_PCIE_TX_CREDITS_ADVT_CPL                                                               0x4515a2\n#define regBIFP5_PCIE_TX_CREDITS_ADVT_CPL_BASE_IDX                                                      5\n#define regBIFP5_PCIE_TX_CREDITS_INIT_P                                                                 0x4515a3\n#define regBIFP5_PCIE_TX_CREDITS_INIT_P_BASE_IDX                                                        5\n#define regBIFP5_PCIE_TX_CREDITS_INIT_NP                                                                0x4515a4\n#define regBIFP5_PCIE_TX_CREDITS_INIT_NP_BASE_IDX                                                       5\n#define regBIFP5_PCIE_TX_CREDITS_INIT_CPL                                                               0x4515a5\n#define regBIFP5_PCIE_TX_CREDITS_INIT_CPL_BASE_IDX                                                      5\n#define regBIFP5_PCIE_TX_CREDITS_STATUS                                                                 0x4515a6\n#define regBIFP5_PCIE_TX_CREDITS_STATUS_BASE_IDX                                                        5\n#define regBIFP5_PCIE_FC_P                                                                              0x4515a8\n#define regBIFP5_PCIE_FC_P_BASE_IDX                                                                     5\n#define regBIFP5_PCIE_FC_NP                                                                             0x4515a9\n#define regBIFP5_PCIE_FC_NP_BASE_IDX                                                                    5\n#define regBIFP5_PCIE_FC_CPL                                                                            0x4515aa\n#define regBIFP5_PCIE_FC_CPL_BASE_IDX                                                                   5\n#define regBIFP5_PCIE_FC_P_VC1                                                                          0x4515ab\n#define regBIFP5_PCIE_FC_P_VC1_BASE_IDX                                                                 5\n#define regBIFP5_PCIE_FC_NP_VC1                                                                         0x4515ac\n#define regBIFP5_PCIE_FC_NP_VC1_BASE_IDX                                                                5\n#define regBIFP5_PCIE_FC_CPL_VC1                                                                        0x4515ad\n#define regBIFP5_PCIE_FC_CPL_VC1_BASE_IDX                                                               5\n#define regBIFP5_PCIEP_PERF_CNTL_COUNT_TXCLK_TX                                                         0x4515bd\n#define regBIFP5_PCIEP_PERF_CNTL_COUNT_TXCLK_TX_BASE_IDX                                                5\n\n\n\n\n#define regBIF1_PCIE_RESERVED                                                                           0x460000\n#define regBIF1_PCIE_RESERVED_BASE_IDX                                                                  5\n#define regBIF1_PCIE_SCRATCH                                                                            0x460001\n#define regBIF1_PCIE_SCRATCH_BASE_IDX                                                                   5\n#define regBIF1_PCIE_RX_NUM_NAK                                                                         0x46000e\n#define regBIF1_PCIE_RX_NUM_NAK_BASE_IDX                                                                5\n#define regBIF1_PCIE_RX_NUM_NAK_GENERATED                                                               0x46000f\n#define regBIF1_PCIE_RX_NUM_NAK_GENERATED_BASE_IDX                                                      5\n#define regBIF1_PCIE_CNTL                                                                               0x460010\n#define regBIF1_PCIE_CNTL_BASE_IDX                                                                      5\n#define regBIF1_PCIE_CONFIG_CNTL                                                                        0x460011\n#define regBIF1_PCIE_CONFIG_CNTL_BASE_IDX                                                               5\n#define regBIF1_PCIE_DEBUG_CNTL                                                                         0x460012\n#define regBIF1_PCIE_DEBUG_CNTL_BASE_IDX                                                                5\n#define regBIF1_PCIE_RX_CNTL5                                                                           0x460018\n#define regBIF1_PCIE_RX_CNTL5_BASE_IDX                                                                  5\n#define regBIF1_PCIE_RX_CNTL4                                                                           0x460019\n#define regBIF1_PCIE_RX_CNTL4_BASE_IDX                                                                  5\n#define regBIF1_PCIE_COMMON_AER_MASK                                                                    0x46001a\n#define regBIF1_PCIE_COMMON_AER_MASK_BASE_IDX                                                           5\n#define regBIF1_PCIE_CNTL2                                                                              0x46001c\n#define regBIF1_PCIE_CNTL2_BASE_IDX                                                                     5\n#define regBIF1_PCIE_RX_CNTL2                                                                           0x46001d\n#define regBIF1_PCIE_RX_CNTL2_BASE_IDX                                                                  5\n#define regBIF1_PCIE_CI_CNTL                                                                            0x460020\n#define regBIF1_PCIE_CI_CNTL_BASE_IDX                                                                   5\n#define regBIF1_PCIE_BUS_CNTL                                                                           0x460021\n#define regBIF1_PCIE_BUS_CNTL_BASE_IDX                                                                  5\n#define regBIF1_PCIE_LC_STATE6                                                                          0x460022\n#define regBIF1_PCIE_LC_STATE6_BASE_IDX                                                                 5\n#define regBIF1_PCIE_LC_STATE7                                                                          0x460023\n#define regBIF1_PCIE_LC_STATE7_BASE_IDX                                                                 5\n#define regBIF1_PCIE_LC_STATE8                                                                          0x460024\n#define regBIF1_PCIE_LC_STATE8_BASE_IDX                                                                 5\n#define regBIF1_PCIE_LC_STATE9                                                                          0x460025\n#define regBIF1_PCIE_LC_STATE9_BASE_IDX                                                                 5\n#define regBIF1_PCIE_LC_STATE10                                                                         0x460026\n#define regBIF1_PCIE_LC_STATE10_BASE_IDX                                                                5\n#define regBIF1_PCIE_LC_STATE11                                                                         0x460027\n#define regBIF1_PCIE_LC_STATE11_BASE_IDX                                                                5\n#define regBIF1_PCIE_LC_STATUS1                                                                         0x460028\n#define regBIF1_PCIE_LC_STATUS1_BASE_IDX                                                                5\n#define regBIF1_PCIE_LC_STATUS2                                                                         0x460029\n#define regBIF1_PCIE_LC_STATUS2_BASE_IDX                                                                5\n#define regBIF1_PCIE_WPR_CNTL                                                                           0x460030\n#define regBIF1_PCIE_WPR_CNTL_BASE_IDX                                                                  5\n#define regBIF1_PCIE_RX_LAST_TLP0                                                                       0x460031\n#define regBIF1_PCIE_RX_LAST_TLP0_BASE_IDX                                                              5\n#define regBIF1_PCIE_RX_LAST_TLP1                                                                       0x460032\n#define regBIF1_PCIE_RX_LAST_TLP1_BASE_IDX                                                              5\n#define regBIF1_PCIE_RX_LAST_TLP2                                                                       0x460033\n#define regBIF1_PCIE_RX_LAST_TLP2_BASE_IDX                                                              5\n#define regBIF1_PCIE_RX_LAST_TLP3                                                                       0x460034\n#define regBIF1_PCIE_RX_LAST_TLP3_BASE_IDX                                                              5\n#define regBIF1_PCIE_I2C_REG_ADDR_EXPAND                                                                0x46003a\n#define regBIF1_PCIE_I2C_REG_ADDR_EXPAND_BASE_IDX                                                       5\n#define regBIF1_PCIE_I2C_REG_DATA                                                                       0x46003b\n#define regBIF1_PCIE_I2C_REG_DATA_BASE_IDX                                                              5\n#define regBIF1_PCIE_CFG_CNTL                                                                           0x46003c\n#define regBIF1_PCIE_CFG_CNTL_BASE_IDX                                                                  5\n#define regBIF1_PCIE_LC_PM_CNTL                                                                         0x46003d\n#define regBIF1_PCIE_LC_PM_CNTL_BASE_IDX                                                                5\n#define regBIF1_PCIE_LC_PM_CNTL2                                                                        0x46003e\n#define regBIF1_PCIE_LC_PM_CNTL2_BASE_IDX                                                               5\n#define regBIF1_PCIE_P_CNTL                                                                             0x460040\n#define regBIF1_PCIE_P_CNTL_BASE_IDX                                                                    5\n#define regBIF1_PCIE_P_BUF_STATUS                                                                       0x460041\n#define regBIF1_PCIE_P_BUF_STATUS_BASE_IDX                                                              5\n#define regBIF1_PCIE_P_DECODER_STATUS                                                                   0x460042\n#define regBIF1_PCIE_P_DECODER_STATUS_BASE_IDX                                                          5\n#define regBIF1_PCIE_P_MISC_STATUS                                                                      0x460043\n#define regBIF1_PCIE_P_MISC_STATUS_BASE_IDX                                                             5\n#define regBIF1_PCIE_P_RCV_L0S_FTS_DET                                                                  0x460050\n#define regBIF1_PCIE_P_RCV_L0S_FTS_DET_BASE_IDX                                                         5\n#define regBIF1_PCIE_RX_AD                                                                              0x460062\n#define regBIF1_PCIE_RX_AD_BASE_IDX                                                                     5\n#define regBIF1_PCIE_SDP_CTRL                                                                           0x460063\n#define regBIF1_PCIE_SDP_CTRL_BASE_IDX                                                                  5\n#define regBIF1_NBIO_CLKREQb_MAP_CNTL                                                                   0x460064\n#define regBIF1_NBIO_CLKREQb_MAP_CNTL_BASE_IDX                                                          5\n#define regBIF1_PCIE_SDP_SWUS_SLV_ATTR_CTRL                                                             0x460065\n#define regBIF1_PCIE_SDP_SWUS_SLV_ATTR_CTRL_BASE_IDX                                                    5\n#define regBIF1_PCIE_SDP_RC_SLV_ATTR_CTRL                                                               0x460066\n#define regBIF1_PCIE_SDP_RC_SLV_ATTR_CTRL_BASE_IDX                                                      5\n#define regBIF1_NBIO_CLKREQb_MAP_CNTL2                                                                  0x460067\n#define regBIF1_NBIO_CLKREQb_MAP_CNTL2_BASE_IDX                                                         5\n#define regBIF1_PCIE_SDP_CTRL2                                                                          0x460068\n#define regBIF1_PCIE_SDP_CTRL2_BASE_IDX                                                                 5\n#define regBIF1_PCIE_PERF_COUNT_CNTL                                                                    0x460080\n#define regBIF1_PCIE_PERF_COUNT_CNTL_BASE_IDX                                                           5\n#define regBIF1_PCIE_PERF_CNTL_TXCLK1                                                                   0x460081\n#define regBIF1_PCIE_PERF_CNTL_TXCLK1_BASE_IDX                                                          5\n#define regBIF1_PCIE_PERF_COUNT0_TXCLK1                                                                 0x460082\n#define regBIF1_PCIE_PERF_COUNT0_TXCLK1_BASE_IDX                                                        5\n#define regBIF1_PCIE_PERF_COUNT1_TXCLK1                                                                 0x460083\n#define regBIF1_PCIE_PERF_COUNT1_TXCLK1_BASE_IDX                                                        5\n#define regBIF1_PCIE_PERF_CNTL_TXCLK2                                                                   0x460084\n#define regBIF1_PCIE_PERF_CNTL_TXCLK2_BASE_IDX                                                          5\n#define regBIF1_PCIE_PERF_COUNT0_TXCLK2                                                                 0x460085\n#define regBIF1_PCIE_PERF_COUNT0_TXCLK2_BASE_IDX                                                        5\n#define regBIF1_PCIE_PERF_COUNT1_TXCLK2                                                                 0x460086\n#define regBIF1_PCIE_PERF_COUNT1_TXCLK2_BASE_IDX                                                        5\n#define regBIF1_PCIE_PERF_CNTL_TXCLK3                                                                   0x460087\n#define regBIF1_PCIE_PERF_CNTL_TXCLK3_BASE_IDX                                                          5\n#define regBIF1_PCIE_PERF_COUNT0_TXCLK3                                                                 0x460088\n#define regBIF1_PCIE_PERF_COUNT0_TXCLK3_BASE_IDX                                                        5\n#define regBIF1_PCIE_PERF_COUNT1_TXCLK3                                                                 0x460089\n#define regBIF1_PCIE_PERF_COUNT1_TXCLK3_BASE_IDX                                                        5\n#define regBIF1_PCIE_PERF_CNTL_TXCLK4                                                                   0x46008a\n#define regBIF1_PCIE_PERF_CNTL_TXCLK4_BASE_IDX                                                          5\n#define regBIF1_PCIE_PERF_COUNT0_TXCLK4                                                                 0x46008b\n#define regBIF1_PCIE_PERF_COUNT0_TXCLK4_BASE_IDX                                                        5\n#define regBIF1_PCIE_PERF_COUNT1_TXCLK4                                                                 0x46008c\n#define regBIF1_PCIE_PERF_COUNT1_TXCLK4_BASE_IDX                                                        5\n#define regBIF1_PCIE_PERF_CNTL_EVENT_LC_PORT_SEL                                                        0x460093\n#define regBIF1_PCIE_PERF_CNTL_EVENT_LC_PORT_SEL_BASE_IDX                                               5\n#define regBIF1_PCIE_PERF_CNTL_EVENT_CI_PORT_SEL                                                        0x460094\n#define regBIF1_PCIE_PERF_CNTL_EVENT_CI_PORT_SEL_BASE_IDX                                               5\n#define regBIF1_PCIE_PERF_CNTL_TXCLK5                                                                   0x460096\n#define regBIF1_PCIE_PERF_CNTL_TXCLK5_BASE_IDX                                                          5\n#define regBIF1_PCIE_PERF_COUNT0_TXCLK5                                                                 0x460097\n#define regBIF1_PCIE_PERF_COUNT0_TXCLK5_BASE_IDX                                                        5\n#define regBIF1_PCIE_PERF_COUNT1_TXCLK5                                                                 0x460098\n#define regBIF1_PCIE_PERF_COUNT1_TXCLK5_BASE_IDX                                                        5\n#define regBIF1_PCIE_PERF_CNTL_TXCLK6                                                                   0x460099\n#define regBIF1_PCIE_PERF_CNTL_TXCLK6_BASE_IDX                                                          5\n#define regBIF1_PCIE_PERF_COUNT0_TXCLK6                                                                 0x46009a\n#define regBIF1_PCIE_PERF_COUNT0_TXCLK6_BASE_IDX                                                        5\n#define regBIF1_PCIE_PERF_COUNT1_TXCLK6                                                                 0x46009b\n#define regBIF1_PCIE_PERF_COUNT1_TXCLK6_BASE_IDX                                                        5\n#define regBIF1_PCIE_STRAP_F0                                                                           0x4600b0\n#define regBIF1_PCIE_STRAP_F0_BASE_IDX                                                                  5\n#define regBIF1_PCIE_STRAP_NTB                                                                          0x4600b1\n#define regBIF1_PCIE_STRAP_NTB_BASE_IDX                                                                 5\n#define regBIF1_PCIE_STRAP_MISC                                                                         0x4600c0\n#define regBIF1_PCIE_STRAP_MISC_BASE_IDX                                                                5\n#define regBIF1_PCIE_STRAP_MISC2                                                                        0x4600c1\n#define regBIF1_PCIE_STRAP_MISC2_BASE_IDX                                                               5\n#define regBIF1_PCIE_STRAP_PI                                                                           0x4600c2\n#define regBIF1_PCIE_STRAP_PI_BASE_IDX                                                                  5\n#define regBIF1_PCIE_STRAP_I2C_BD                                                                       0x4600c4\n#define regBIF1_PCIE_STRAP_I2C_BD_BASE_IDX                                                              5\n#define regBIF1_PCIE_PRBS_CLR                                                                           0x4600c8\n#define regBIF1_PCIE_PRBS_CLR_BASE_IDX                                                                  5\n#define regBIF1_PCIE_PRBS_STATUS1                                                                       0x4600c9\n#define regBIF1_PCIE_PRBS_STATUS1_BASE_IDX                                                              5\n#define regBIF1_PCIE_PRBS_STATUS2                                                                       0x4600ca\n#define regBIF1_PCIE_PRBS_STATUS2_BASE_IDX                                                              5\n#define regBIF1_PCIE_PRBS_FREERUN                                                                       0x4600cb\n#define regBIF1_PCIE_PRBS_FREERUN_BASE_IDX                                                              5\n#define regBIF1_PCIE_PRBS_MISC                                                                          0x4600cc\n#define regBIF1_PCIE_PRBS_MISC_BASE_IDX                                                                 5\n#define regBIF1_PCIE_PRBS_USER_PATTERN                                                                  0x4600cd\n#define regBIF1_PCIE_PRBS_USER_PATTERN_BASE_IDX                                                         5\n#define regBIF1_PCIE_PRBS_LO_BITCNT                                                                     0x4600ce\n#define regBIF1_PCIE_PRBS_LO_BITCNT_BASE_IDX                                                            5\n#define regBIF1_PCIE_PRBS_HI_BITCNT                                                                     0x4600cf\n#define regBIF1_PCIE_PRBS_HI_BITCNT_BASE_IDX                                                            5\n#define regBIF1_PCIE_PRBS_ERRCNT_0                                                                      0x4600d0\n#define regBIF1_PCIE_PRBS_ERRCNT_0_BASE_IDX                                                             5\n#define regBIF1_PCIE_PRBS_ERRCNT_1                                                                      0x4600d1\n#define regBIF1_PCIE_PRBS_ERRCNT_1_BASE_IDX                                                             5\n#define regBIF1_PCIE_PRBS_ERRCNT_2                                                                      0x4600d2\n#define regBIF1_PCIE_PRBS_ERRCNT_2_BASE_IDX                                                             5\n#define regBIF1_PCIE_PRBS_ERRCNT_3                                                                      0x4600d3\n#define regBIF1_PCIE_PRBS_ERRCNT_3_BASE_IDX                                                             5\n#define regBIF1_PCIE_PRBS_ERRCNT_4                                                                      0x4600d4\n#define regBIF1_PCIE_PRBS_ERRCNT_4_BASE_IDX                                                             5\n#define regBIF1_PCIE_PRBS_ERRCNT_5                                                                      0x4600d5\n#define regBIF1_PCIE_PRBS_ERRCNT_5_BASE_IDX                                                             5\n#define regBIF1_PCIE_PRBS_ERRCNT_6                                                                      0x4600d6\n#define regBIF1_PCIE_PRBS_ERRCNT_6_BASE_IDX                                                             5\n#define regBIF1_PCIE_PRBS_ERRCNT_7                                                                      0x4600d7\n#define regBIF1_PCIE_PRBS_ERRCNT_7_BASE_IDX                                                             5\n#define regBIF1_PCIE_PRBS_ERRCNT_8                                                                      0x4600d8\n#define regBIF1_PCIE_PRBS_ERRCNT_8_BASE_IDX                                                             5\n#define regBIF1_PCIE_PRBS_ERRCNT_9                                                                      0x4600d9\n#define regBIF1_PCIE_PRBS_ERRCNT_9_BASE_IDX                                                             5\n#define regBIF1_PCIE_PRBS_ERRCNT_10                                                                     0x4600da\n#define regBIF1_PCIE_PRBS_ERRCNT_10_BASE_IDX                                                            5\n#define regBIF1_PCIE_PRBS_ERRCNT_11                                                                     0x4600db\n#define regBIF1_PCIE_PRBS_ERRCNT_11_BASE_IDX                                                            5\n#define regBIF1_PCIE_PRBS_ERRCNT_12                                                                     0x4600dc\n#define regBIF1_PCIE_PRBS_ERRCNT_12_BASE_IDX                                                            5\n#define regBIF1_PCIE_PRBS_ERRCNT_13                                                                     0x4600dd\n#define regBIF1_PCIE_PRBS_ERRCNT_13_BASE_IDX                                                            5\n#define regBIF1_PCIE_PRBS_ERRCNT_14                                                                     0x4600de\n#define regBIF1_PCIE_PRBS_ERRCNT_14_BASE_IDX                                                            5\n#define regBIF1_PCIE_PRBS_ERRCNT_15                                                                     0x4600df\n#define regBIF1_PCIE_PRBS_ERRCNT_15_BASE_IDX                                                            5\n#define regBIF1_SWRST_COMMAND_STATUS                                                                    0x460100\n#define regBIF1_SWRST_COMMAND_STATUS_BASE_IDX                                                           5\n#define regBIF1_SWRST_GENERAL_CONTROL                                                                   0x460101\n#define regBIF1_SWRST_GENERAL_CONTROL_BASE_IDX                                                          5\n#define regBIF1_SWRST_COMMAND_0                                                                         0x460102\n#define regBIF1_SWRST_COMMAND_0_BASE_IDX                                                                5\n#define regBIF1_SWRST_COMMAND_1                                                                         0x460103\n#define regBIF1_SWRST_COMMAND_1_BASE_IDX                                                                5\n#define regBIF1_SWRST_CONTROL_0                                                                         0x460104\n#define regBIF1_SWRST_CONTROL_0_BASE_IDX                                                                5\n#define regBIF1_SWRST_CONTROL_1                                                                         0x460105\n#define regBIF1_SWRST_CONTROL_1_BASE_IDX                                                                5\n#define regBIF1_SWRST_CONTROL_2                                                                         0x460106\n#define regBIF1_SWRST_CONTROL_2_BASE_IDX                                                                5\n#define regBIF1_SWRST_CONTROL_3                                                                         0x460107\n#define regBIF1_SWRST_CONTROL_3_BASE_IDX                                                                5\n#define regBIF1_SWRST_CONTROL_4                                                                         0x460108\n#define regBIF1_SWRST_CONTROL_4_BASE_IDX                                                                5\n#define regBIF1_SWRST_CONTROL_5                                                                         0x460109\n#define regBIF1_SWRST_CONTROL_5_BASE_IDX                                                                5\n#define regBIF1_SWRST_CONTROL_6                                                                         0x46010a\n#define regBIF1_SWRST_CONTROL_6_BASE_IDX                                                                5\n#define regBIF1_SWRST_EP_COMMAND_0                                                                      0x46010b\n#define regBIF1_SWRST_EP_COMMAND_0_BASE_IDX                                                             5\n#define regBIF1_SWRST_EP_CONTROL_0                                                                      0x46010c\n#define regBIF1_SWRST_EP_CONTROL_0_BASE_IDX                                                             5\n#define regBIF1_CPM_CONTROL                                                                             0x460118\n#define regBIF1_CPM_CONTROL_BASE_IDX                                                                    5\n#define regBIF1_CPM_SPLIT_CONTROL                                                                       0x460119\n#define regBIF1_CPM_SPLIT_CONTROL_BASE_IDX                                                              5\n#define regBIF1_CPM_CONTROL_EXT                                                                         0x46011a\n#define regBIF1_CPM_CONTROL_EXT_BASE_IDX                                                                5\n#define regBIF1_SMN_APERTURE_ID_A                                                                       0x46011d\n#define regBIF1_SMN_APERTURE_ID_A_BASE_IDX                                                              5\n#define regBIF1_SMN_APERTURE_ID_B                                                                       0x46011e\n#define regBIF1_SMN_APERTURE_ID_B_BASE_IDX                                                              5\n#define regBIF1_LNCNT_CONTROL                                                                           0x460125\n#define regBIF1_LNCNT_CONTROL_BASE_IDX                                                                  5\n#define regBIF1_SMU_HP_STATUS_UPDATE                                                                    0x46012c\n#define regBIF1_SMU_HP_STATUS_UPDATE_BASE_IDX                                                           5\n#define regBIF1_HP_SMU_COMMAND_UPDATE                                                                   0x46012d\n#define regBIF1_HP_SMU_COMMAND_UPDATE_BASE_IDX                                                          5\n#define regBIF1_SMU_HP_END_OF_INTERRUPT                                                                 0x46012e\n#define regBIF1_SMU_HP_END_OF_INTERRUPT_BASE_IDX                                                        5\n#define regBIF1_SMU_INT_PIN_SHARING_PORT_INDICATOR                                                      0x46012f\n#define regBIF1_SMU_INT_PIN_SHARING_PORT_INDICATOR_BASE_IDX                                             5\n#define regBIF1_PCIE_PGMST_CNTL                                                                         0x460130\n#define regBIF1_PCIE_PGMST_CNTL_BASE_IDX                                                                5\n#define regBIF1_PCIE_PGSLV_CNTL                                                                         0x460131\n#define regBIF1_PCIE_PGSLV_CNTL_BASE_IDX                                                                5\n#define regBIF1_LC_CPM_CONTROL_0                                                                        0x460133\n#define regBIF1_LC_CPM_CONTROL_0_BASE_IDX                                                               5\n#define regBIF1_LC_CPM_CONTROL_1                                                                        0x460134\n#define regBIF1_LC_CPM_CONTROL_1_BASE_IDX                                                               5\n#define regBIF1_PCIE_RXMARGIN_CONTROL_CAPABILITIES                                                      0x460135\n#define regBIF1_PCIE_RXMARGIN_CONTROL_CAPABILITIES_BASE_IDX                                             5\n#define regBIF1_PCIE_RXMARGIN_1_SETTINGS                                                                0x460136\n#define regBIF1_PCIE_RXMARGIN_1_SETTINGS_BASE_IDX                                                       5\n#define regBIF1_PCIE_RXMARGIN_2_SETTINGS                                                                0x460137\n#define regBIF1_PCIE_RXMARGIN_2_SETTINGS_BASE_IDX                                                       5\n#define regBIF1_PCIE_PRESENCE_DETECT_SELECT                                                             0x460138\n#define regBIF1_PCIE_PRESENCE_DETECT_SELECT_BASE_IDX                                                    5\n#define regBIF1_PCIE_LC_DEBUG_CNTL                                                                      0x460139\n#define regBIF1_PCIE_LC_DEBUG_CNTL_BASE_IDX                                                             5\n#define regBIF1_SMU_INT_PIN_SHARING_PORT_INDICATOR_TWO                                                  0x46013a\n#define regBIF1_SMU_INT_PIN_SHARING_PORT_INDICATOR_TWO_BASE_IDX                                         5\n#define regBIF1_PCIE_TX_LAST_TLP0                                                                       0x460180\n#define regBIF1_PCIE_TX_LAST_TLP0_BASE_IDX                                                              5\n#define regBIF1_PCIE_TX_LAST_TLP1                                                                       0x460181\n#define regBIF1_PCIE_TX_LAST_TLP1_BASE_IDX                                                              5\n#define regBIF1_PCIE_TX_LAST_TLP2                                                                       0x460182\n#define regBIF1_PCIE_TX_LAST_TLP2_BASE_IDX                                                              5\n#define regBIF1_PCIE_TX_LAST_TLP3                                                                       0x460183\n#define regBIF1_PCIE_TX_LAST_TLP3_BASE_IDX                                                              5\n#define regBIF1_PCIE_TX_TRACKING_ADDR_LO                                                                0x460184\n#define regBIF1_PCIE_TX_TRACKING_ADDR_LO_BASE_IDX                                                       5\n#define regBIF1_PCIE_TX_TRACKING_ADDR_HI                                                                0x460185\n#define regBIF1_PCIE_TX_TRACKING_ADDR_HI_BASE_IDX                                                       5\n#define regBIF1_PCIE_TX_TRACKING_CTRL_STATUS                                                            0x460186\n#define regBIF1_PCIE_TX_TRACKING_CTRL_STATUS_BASE_IDX                                                   5\n#define regBIF1_PCIE_TX_CTRL_4                                                                          0x46018b\n#define regBIF1_PCIE_TX_CTRL_4_BASE_IDX                                                                 5\n#define regBIF1_PCIE_TX_STATUS                                                                          0x460194\n#define regBIF1_PCIE_TX_STATUS_BASE_IDX                                                                 5\n#define regBIF1_PCIE_TX_F0_ATTR_CNTL                                                                    0x46019c\n#define regBIF1_PCIE_TX_F0_ATTR_CNTL_BASE_IDX                                                           5\n#define regBIF1_PCIE_TX_SWUS_ATTR_CNTL                                                                  0x46019d\n#define regBIF1_PCIE_TX_SWUS_ATTR_CNTL_BASE_IDX                                                         5\n#define regBIF1_PCIE_BW_BY_UNITID                                                                       0x4601c0\n#define regBIF1_PCIE_BW_BY_UNITID_BASE_IDX                                                              5\n#define regBIF1_PCIE_MST_CTRL_1                                                                         0x4601c4\n#define regBIF1_PCIE_MST_CTRL_1_BASE_IDX                                                                5\n#define regBIF1_PCIE_HIP_REG0                                                                           0x4601e0\n#define regBIF1_PCIE_HIP_REG0_BASE_IDX                                                                  5\n#define regBIF1_PCIE_HIP_REG1                                                                           0x4601e1\n#define regBIF1_PCIE_HIP_REG1_BASE_IDX                                                                  5\n#define regBIF1_PCIE_HIP_REG2                                                                           0x4601e2\n#define regBIF1_PCIE_HIP_REG2_BASE_IDX                                                                  5\n#define regBIF1_PCIE_HIP_REG3                                                                           0x4601e3\n#define regBIF1_PCIE_HIP_REG3_BASE_IDX                                                                  5\n#define regBIF1_PCIE_HIP_REG4                                                                           0x4601e4\n#define regBIF1_PCIE_HIP_REG4_BASE_IDX                                                                  5\n#define regBIF1_PCIE_HIP_REG5                                                                           0x4601e5\n#define regBIF1_PCIE_HIP_REG5_BASE_IDX                                                                  5\n#define regBIF1_PCIE_HIP_REG6                                                                           0x4601e6\n#define regBIF1_PCIE_HIP_REG6_BASE_IDX                                                                  5\n#define regBIF1_PCIE_HIP_REG7                                                                           0x4601e7\n#define regBIF1_PCIE_HIP_REG7_BASE_IDX                                                                  5\n#define regBIF1_PCIE_HIP_REG8                                                                           0x4601e8\n#define regBIF1_PCIE_HIP_REG8_BASE_IDX                                                                  5\n#define regBIF1_SMU_PCIE_FENCED1_REG                                                                    0x460200\n#define regBIF1_SMU_PCIE_FENCED1_REG_BASE_IDX                                                           5\n#define regBIF1_SMU_PCIE_FENCED2_REG                                                                    0x460201\n#define regBIF1_SMU_PCIE_FENCED2_REG_BASE_IDX                                                           5\n#define regBIF1_PCIE_PERF_CNTL_TXCLK7                                                                   0x460222\n#define regBIF1_PCIE_PERF_CNTL_TXCLK7_BASE_IDX                                                          5\n#define regBIF1_PCIE_PERF_COUNT0_TXCLK7                                                                 0x460223\n#define regBIF1_PCIE_PERF_COUNT0_TXCLK7_BASE_IDX                                                        5\n#define regBIF1_PCIE_PERF_COUNT1_TXCLK7                                                                 0x460224\n#define regBIF1_PCIE_PERF_COUNT1_TXCLK7_BASE_IDX                                                        5\n#define regBIF1_PCIE_PERF_CNTL_TXCLK8                                                                   0x460225\n#define regBIF1_PCIE_PERF_CNTL_TXCLK8_BASE_IDX                                                          5\n#define regBIF1_PCIE_PERF_COUNT0_TXCLK8                                                                 0x460226\n#define regBIF1_PCIE_PERF_COUNT0_TXCLK8_BASE_IDX                                                        5\n#define regBIF1_PCIE_PERF_COUNT1_TXCLK8                                                                 0x460227\n#define regBIF1_PCIE_PERF_COUNT1_TXCLK8_BASE_IDX                                                        5\n#define regBIF1_PCIE_PERF_CNTL_TXCLK9                                                                   0x460228\n#define regBIF1_PCIE_PERF_CNTL_TXCLK9_BASE_IDX                                                          5\n#define regBIF1_PCIE_PERF_COUNT0_TXCLK9                                                                 0x460229\n#define regBIF1_PCIE_PERF_COUNT0_TXCLK9_BASE_IDX                                                        5\n#define regBIF1_PCIE_PERF_COUNT1_TXCLK9                                                                 0x46022a\n#define regBIF1_PCIE_PERF_COUNT1_TXCLK9_BASE_IDX                                                        5\n#define regBIF1_PCIE_PERF_CNTL_TXCLK10                                                                  0x46022b\n#define regBIF1_PCIE_PERF_CNTL_TXCLK10_BASE_IDX                                                         5\n#define regBIF1_PCIE_PERF_COUNT0_TXCLK10                                                                0x46022c\n#define regBIF1_PCIE_PERF_COUNT0_TXCLK10_BASE_IDX                                                       5\n#define regBIF1_PCIE_PERF_COUNT1_TXCLK10                                                                0x46022d\n#define regBIF1_PCIE_PERF_COUNT1_TXCLK10_BASE_IDX                                                       5\n\n\n\n\n#define regNB_NBCFG0_NBCFG_SCRATCH_4                                                                    0xe8001e\n#define regNB_NBCFG0_NBCFG_SCRATCH_4_BASE_IDX                                                           5\n\n\n\n\n#define regFASTREG_APERTURE                                                                             0xe81c00\n#define regFASTREG_APERTURE_BASE_IDX                                                                    5\n\n\n\n\n#define regNB_CNTL                                                                                      0xe84000\n#define regNB_CNTL_BASE_IDX                                                                             5\n#define regNB_SPARE1                                                                                    0xe84003\n#define regNB_SPARE1_BASE_IDX                                                                           5\n#define regNB_SPARE2                                                                                    0xe84004\n#define regNB_SPARE2_BASE_IDX                                                                           5\n#define regNB_REVID                                                                                     0xe84005\n#define regNB_REVID_BASE_IDX                                                                            5\n#define regNBIO_LCLK_DS_MASK                                                                            0xe84009\n#define regNBIO_LCLK_DS_MASK_BASE_IDX                                                                   5\n#define regNB_BUS_NUM_CNTL                                                                              0xe84011\n#define regNB_BUS_NUM_CNTL_BASE_IDX                                                                     5\n#define regNB_MMIOBASE                                                                                  0xe84017\n#define regNB_MMIOBASE_BASE_IDX                                                                         5\n#define regNB_MMIOLIMIT                                                                                 0xe84018\n#define regNB_MMIOLIMIT_BASE_IDX                                                                        5\n#define regNB_LOWER_TOP_OF_DRAM2                                                                        0xe84019\n#define regNB_LOWER_TOP_OF_DRAM2_BASE_IDX                                                               5\n#define regNB_UPPER_TOP_OF_DRAM2                                                                        0xe8401a\n#define regNB_UPPER_TOP_OF_DRAM2_BASE_IDX                                                               5\n#define regNB_LOWER_DRAM2_BASE                                                                          0xe8401b\n#define regNB_LOWER_DRAM2_BASE_BASE_IDX                                                                 5\n#define regNB_UPPER_DRAM2_BASE                                                                          0xe8401c\n#define regNB_UPPER_DRAM2_BASE_BASE_IDX                                                                 5\n#define regSB_LOCATION                                                                                  0xe8401f\n#define regSB_LOCATION_BASE_IDX                                                                         5\n#define regSW_US_LOCATION                                                                               0xe84020\n#define regSW_US_LOCATION_BASE_IDX                                                                      5\n#define regNB_PROG_DEVICE_REMAP_PBr0                                                                    0xe8402e\n#define regNB_PROG_DEVICE_REMAP_PBr0_BASE_IDX                                                           5\n#define regNB_PROG_DEVICE_REMAP_PBr1                                                                    0xe8402f\n#define regNB_PROG_DEVICE_REMAP_PBr1_BASE_IDX                                                           5\n#define regNB_PROG_DEVICE_REMAP_PBr2                                                                    0xe84030\n#define regNB_PROG_DEVICE_REMAP_PBr2_BASE_IDX                                                           5\n#define regNB_PROG_DEVICE_REMAP_PBr3                                                                    0xe84031\n#define regNB_PROG_DEVICE_REMAP_PBr3_BASE_IDX                                                           5\n#define regNB_PROG_DEVICE_REMAP_PBr4                                                                    0xe84032\n#define regNB_PROG_DEVICE_REMAP_PBr4_BASE_IDX                                                           5\n#define regNB_PROG_DEVICE_REMAP_PBr5                                                                    0xe84033\n#define regNB_PROG_DEVICE_REMAP_PBr5_BASE_IDX                                                           5\n#define regNB_PROG_DEVICE_REMAP_PBr6                                                                    0xe84034\n#define regNB_PROG_DEVICE_REMAP_PBr6_BASE_IDX                                                           5\n#define regNB_PROG_DEVICE_REMAP_PBr7                                                                    0xe84035\n#define regNB_PROG_DEVICE_REMAP_PBr7_BASE_IDX                                                           5\n#define regNB_PROG_DEVICE_REMAP_PBr8                                                                    0xe84036\n#define regNB_PROG_DEVICE_REMAP_PBr8_BASE_IDX                                                           5\n#define regNB_PROG_DEVICE_REMAP_PBr10                                                                   0xe84038\n#define regNB_PROG_DEVICE_REMAP_PBr10_BASE_IDX                                                          5\n#define regNB_PROG_DEVICE_REMAP_PBr11                                                                   0xe84039\n#define regNB_PROG_DEVICE_REMAP_PBr11_BASE_IDX                                                          5\n#define regNB_PROG_DEVICE_REMAP_PBr12                                                                   0xe8403a\n#define regNB_PROG_DEVICE_REMAP_PBr12_BASE_IDX                                                          5\n#define regNB_PROG_DEVICE_REMAP_PBr13                                                                   0xe8403b\n#define regNB_PROG_DEVICE_REMAP_PBr13_BASE_IDX                                                          5\n#define regNB_PROG_DEVICE_REMAP_PBr14                                                                   0xe8403c\n#define regNB_PROG_DEVICE_REMAP_PBr14_BASE_IDX                                                          5\n#define regNB_PROG_DEVICE_REMAP_PBr15                                                                   0xe8403d\n#define regNB_PROG_DEVICE_REMAP_PBr15_BASE_IDX                                                          5\n#define regNB_PROG_DEVICE_REMAP_PBr16                                                                   0xe8403e\n#define regNB_PROG_DEVICE_REMAP_PBr16_BASE_IDX                                                          5\n#define regNB_PROG_DEVICE_REMAP_PBr17                                                                   0xe8403f\n#define regNB_PROG_DEVICE_REMAP_PBr17_BASE_IDX                                                          5\n#define regNB_PROG_DEVICE_REMAP_PBr18                                                                   0xe84040\n#define regNB_PROG_DEVICE_REMAP_PBr18_BASE_IDX                                                          5\n#define regNB_PROG_DEVICE_REMAP_PBr19                                                                   0xe84041\n#define regNB_PROG_DEVICE_REMAP_PBr19_BASE_IDX                                                          5\n#define regSW_NMI_CNTL                                                                                  0xe84042\n#define regSW_NMI_CNTL_BASE_IDX                                                                         5\n#define regSW_SMI_CNTL                                                                                  0xe84043\n#define regSW_SMI_CNTL_BASE_IDX                                                                         5\n#define regSW_SCI_CNTL                                                                                  0xe84044\n#define regSW_SCI_CNTL_BASE_IDX                                                                         5\n#define regAPML_SW_STATUS                                                                               0xe84045\n#define regAPML_SW_STATUS_BASE_IDX                                                                      5\n#define regSW_GIC_SPI_CNTL                                                                              0xe84047\n#define regSW_GIC_SPI_CNTL_BASE_IDX                                                                     5\n#define regSW_SYNCFLOOD_CNTL                                                                            0xe84049\n#define regSW_SYNCFLOOD_CNTL_BASE_IDX                                                                   5\n#define regNB_TOP_OF_DRAM3                                                                              0xe8404e\n#define regNB_TOP_OF_DRAM3_BASE_IDX                                                                     5\n#define regCAM_CONTROL                                                                                  0xe84052\n#define regCAM_CONTROL_BASE_IDX                                                                         5\n#define regCAM_TARGET_INDEX_ADDR_BOTTOM                                                                 0xe84053\n#define regCAM_TARGET_INDEX_ADDR_BOTTOM_BASE_IDX                                                        5\n#define regCAM_TARGET_INDEX_ADDR_TOP                                                                    0xe84054\n#define regCAM_TARGET_INDEX_ADDR_TOP_BASE_IDX                                                           5\n#define regCAM_TARGET_INDEX_DATA                                                                        0xe84055\n#define regCAM_TARGET_INDEX_DATA_BASE_IDX                                                               5\n#define regCAM_TARGET_INDEX_DATA_MASK                                                                   0xe84056\n#define regCAM_TARGET_INDEX_DATA_MASK_BASE_IDX                                                          5\n#define regCAM_TARGET_DATA_ADDR_BOTTOM                                                                  0xe84057\n#define regCAM_TARGET_DATA_ADDR_BOTTOM_BASE_IDX                                                         5\n#define regCAM_TARGET_DATA_ADDR_TOP                                                                     0xe84059\n#define regCAM_TARGET_DATA_ADDR_TOP_BASE_IDX                                                            5\n#define regCAM_TARGET_DATA                                                                              0xe8405a\n#define regCAM_TARGET_DATA_BASE_IDX                                                                     5\n#define regCAM_TARGET_DATA_MASK                                                                         0xe8405b\n#define regCAM_TARGET_DATA_MASK_BASE_IDX                                                                5\n#define regP_DMA_DROPPED_LOG_LOWER                                                                      0xe84060\n#define regP_DMA_DROPPED_LOG_LOWER_BASE_IDX                                                             5\n#define regP_DMA_DROPPED_LOG_UPPER                                                                      0xe84061\n#define regP_DMA_DROPPED_LOG_UPPER_BASE_IDX                                                             5\n#define regNP_DMA_DROPPED_LOG_LOWER                                                                     0xe84062\n#define regNP_DMA_DROPPED_LOG_LOWER_BASE_IDX                                                            5\n#define regNP_DMA_DROPPED_LOG_UPPER                                                                     0xe84063\n#define regNP_DMA_DROPPED_LOG_UPPER_BASE_IDX                                                            5\n#define regPCIE_VDM_NODE0_CTRL4                                                                         0xe84064\n#define regPCIE_VDM_NODE0_CTRL4_BASE_IDX                                                                5\n#define regPCIE_VDM_CNTL2                                                                               0xe8408c\n#define regPCIE_VDM_CNTL2_BASE_IDX                                                                      5\n#define regPCIE_VDM_CNTL3                                                                               0xe8408d\n#define regPCIE_VDM_CNTL3_BASE_IDX                                                                      5\n#define regSTALL_CONTROL_XBARPORT0_0                                                                    0xe84090\n#define regSTALL_CONTROL_XBARPORT0_0_BASE_IDX                                                           5\n#define regSTALL_CONTROL_XBARPORT0_1                                                                    0xe84091\n#define regSTALL_CONTROL_XBARPORT0_1_BASE_IDX                                                           5\n#define regSTALL_CONTROL_XBARPORT1_0                                                                    0xe84093\n#define regSTALL_CONTROL_XBARPORT1_0_BASE_IDX                                                           5\n#define regSTALL_CONTROL_XBARPORT1_1                                                                    0xe84094\n#define regSTALL_CONTROL_XBARPORT1_1_BASE_IDX                                                           5\n#define regSTALL_CONTROL_XBARPORT2_0                                                                    0xe84096\n#define regSTALL_CONTROL_XBARPORT2_0_BASE_IDX                                                           5\n#define regSTALL_CONTROL_XBARPORT2_1                                                                    0xe84097\n#define regSTALL_CONTROL_XBARPORT2_1_BASE_IDX                                                           5\n#define regSTALL_CONTROL_XBARPORT3_0                                                                    0xe84099\n#define regSTALL_CONTROL_XBARPORT3_0_BASE_IDX                                                           5\n#define regSTALL_CONTROL_XBARPORT3_1                                                                    0xe8409a\n#define regSTALL_CONTROL_XBARPORT3_1_BASE_IDX                                                           5\n#define regSTALL_CONTROL_XBARPORT4_0                                                                    0xe8409c\n#define regSTALL_CONTROL_XBARPORT4_0_BASE_IDX                                                           5\n#define regSTALL_CONTROL_XBARPORT4_1                                                                    0xe8409d\n#define regSTALL_CONTROL_XBARPORT4_1_BASE_IDX                                                           5\n#define regSTALL_CONTROL_XBARPORT5_0                                                                    0xe8409f\n#define regSTALL_CONTROL_XBARPORT5_0_BASE_IDX                                                           5\n#define regSTALL_CONTROL_XBARPORT5_1                                                                    0xe840a0\n#define regSTALL_CONTROL_XBARPORT5_1_BASE_IDX                                                           5\n#define regSTALL_CONTROL_XBARPORT6_0                                                                    0xe840a2\n#define regSTALL_CONTROL_XBARPORT6_0_BASE_IDX                                                           5\n#define regSTALL_CONTROL_XBARPORT6_1                                                                    0xe840a3\n#define regSTALL_CONTROL_XBARPORT6_1_BASE_IDX                                                           5\n#define regNB_DRAM3_BASE                                                                                0xe840b1\n#define regNB_DRAM3_BASE_BASE_IDX                                                                       5\n#define regSMU_BASE_ADDR_LO                                                                             0xe840ba\n#define regSMU_BASE_ADDR_LO_BASE_IDX                                                                    5\n#define regSMU_BASE_ADDR_HI                                                                             0xe840bb\n#define regSMU_BASE_ADDR_HI_BASE_IDX                                                                    5\n#define regFASTREG_BASE_ADDR_LO                                                                         0xe840c0\n#define regFASTREG_BASE_ADDR_LO_BASE_IDX                                                                5\n#define regFASTREG_BASE_ADDR_HI                                                                         0xe840c1\n#define regFASTREG_BASE_ADDR_HI_BASE_IDX                                                                5\n#define regFASTREGCNTL_BASE_ADDR_LO                                                                     0xe840c2\n#define regFASTREGCNTL_BASE_ADDR_LO_BASE_IDX                                                            5\n#define regFASTREGCNTL_BASE_ADDR_HI                                                                     0xe840c3\n#define regFASTREGCNTL_BASE_ADDR_HI_BASE_IDX                                                            5\n#define regSCRATCH_4                                                                                    0xe840fc\n#define regSCRATCH_4_BASE_IDX                                                                           5\n#define regSCRATCH_5                                                                                    0xe840fd\n#define regSCRATCH_5_BASE_IDX                                                                           5\n#define regSMU_BLOCK_CPU                                                                                0xe840fe\n#define regSMU_BLOCK_CPU_BASE_IDX                                                                       5\n#define regSMU_BLOCK_CPU_STATUS                                                                         0xe840ff\n#define regSMU_BLOCK_CPU_STATUS_BASE_IDX                                                                5\n#define regTRAP_STATUS                                                                                  0xe84100\n#define regTRAP_STATUS_BASE_IDX                                                                         5\n#define regTRAP_REQUEST0                                                                                0xe84101\n#define regTRAP_REQUEST0_BASE_IDX                                                                       5\n#define regTRAP_REQUEST1                                                                                0xe84102\n#define regTRAP_REQUEST1_BASE_IDX                                                                       5\n#define regTRAP_REQUEST2                                                                                0xe84103\n#define regTRAP_REQUEST2_BASE_IDX                                                                       5\n#define regTRAP_REQUEST3                                                                                0xe84104\n#define regTRAP_REQUEST3_BASE_IDX                                                                       5\n#define regTRAP_REQUEST4                                                                                0xe84105\n#define regTRAP_REQUEST4_BASE_IDX                                                                       5\n#define regTRAP_REQUEST5                                                                                0xe84106\n#define regTRAP_REQUEST5_BASE_IDX                                                                       5\n#define regTRAP_REQUEST_DATASTRB0                                                                       0xe84108\n#define regTRAP_REQUEST_DATASTRB0_BASE_IDX                                                              5\n#define regTRAP_REQUEST_DATASTRB1                                                                       0xe84109\n#define regTRAP_REQUEST_DATASTRB1_BASE_IDX                                                              5\n#define regTRAP_REQUEST_DATA0                                                                           0xe84110\n#define regTRAP_REQUEST_DATA0_BASE_IDX                                                                  5\n#define regTRAP_REQUEST_DATA1                                                                           0xe84111\n#define regTRAP_REQUEST_DATA1_BASE_IDX                                                                  5\n#define regTRAP_REQUEST_DATA2                                                                           0xe84112\n#define regTRAP_REQUEST_DATA2_BASE_IDX                                                                  5\n#define regTRAP_REQUEST_DATA3                                                                           0xe84113\n#define regTRAP_REQUEST_DATA3_BASE_IDX                                                                  5\n#define regTRAP_REQUEST_DATA4                                                                           0xe84114\n#define regTRAP_REQUEST_DATA4_BASE_IDX                                                                  5\n#define regTRAP_REQUEST_DATA5                                                                           0xe84115\n#define regTRAP_REQUEST_DATA5_BASE_IDX                                                                  5\n#define regTRAP_REQUEST_DATA6                                                                           0xe84116\n#define regTRAP_REQUEST_DATA6_BASE_IDX                                                                  5\n#define regTRAP_REQUEST_DATA7                                                                           0xe84117\n#define regTRAP_REQUEST_DATA7_BASE_IDX                                                                  5\n#define regTRAP_REQUEST_DATA8                                                                           0xe84118\n#define regTRAP_REQUEST_DATA8_BASE_IDX                                                                  5\n#define regTRAP_REQUEST_DATA9                                                                           0xe84119\n#define regTRAP_REQUEST_DATA9_BASE_IDX                                                                  5\n#define regTRAP_REQUEST_DATA10                                                                          0xe8411a\n#define regTRAP_REQUEST_DATA10_BASE_IDX                                                                 5\n#define regTRAP_REQUEST_DATA11                                                                          0xe8411b\n#define regTRAP_REQUEST_DATA11_BASE_IDX                                                                 5\n#define regTRAP_REQUEST_DATA12                                                                          0xe8411c\n#define regTRAP_REQUEST_DATA12_BASE_IDX                                                                 5\n#define regTRAP_REQUEST_DATA13                                                                          0xe8411d\n#define regTRAP_REQUEST_DATA13_BASE_IDX                                                                 5\n#define regTRAP_REQUEST_DATA14                                                                          0xe8411e\n#define regTRAP_REQUEST_DATA14_BASE_IDX                                                                 5\n#define regTRAP_REQUEST_DATA15                                                                          0xe8411f\n#define regTRAP_REQUEST_DATA15_BASE_IDX                                                                 5\n#define regTRAP_RESPONSE_CONTROL                                                                        0xe84130\n#define regTRAP_RESPONSE_CONTROL_BASE_IDX                                                               5\n#define regTRAP_RESPONSE0                                                                               0xe84131\n#define regTRAP_RESPONSE0_BASE_IDX                                                                      5\n#define regTRAP_RESPONSE_DATA0                                                                          0xe84140\n#define regTRAP_RESPONSE_DATA0_BASE_IDX                                                                 5\n#define regTRAP_RESPONSE_DATA1                                                                          0xe84141\n#define regTRAP_RESPONSE_DATA1_BASE_IDX                                                                 5\n#define regTRAP_RESPONSE_DATA2                                                                          0xe84142\n#define regTRAP_RESPONSE_DATA2_BASE_IDX                                                                 5\n#define regTRAP_RESPONSE_DATA3                                                                          0xe84143\n#define regTRAP_RESPONSE_DATA3_BASE_IDX                                                                 5\n#define regTRAP_RESPONSE_DATA4                                                                          0xe84144\n#define regTRAP_RESPONSE_DATA4_BASE_IDX                                                                 5\n#define regTRAP_RESPONSE_DATA5                                                                          0xe84145\n#define regTRAP_RESPONSE_DATA5_BASE_IDX                                                                 5\n#define regTRAP_RESPONSE_DATA6                                                                          0xe84146\n#define regTRAP_RESPONSE_DATA6_BASE_IDX                                                                 5\n#define regTRAP_RESPONSE_DATA7                                                                          0xe84147\n#define regTRAP_RESPONSE_DATA7_BASE_IDX                                                                 5\n#define regTRAP_RESPONSE_DATA8                                                                          0xe84148\n#define regTRAP_RESPONSE_DATA8_BASE_IDX                                                                 5\n#define regTRAP_RESPONSE_DATA9                                                                          0xe84149\n#define regTRAP_RESPONSE_DATA9_BASE_IDX                                                                 5\n#define regTRAP_RESPONSE_DATA10                                                                         0xe8414a\n#define regTRAP_RESPONSE_DATA10_BASE_IDX                                                                5\n#define regTRAP_RESPONSE_DATA11                                                                         0xe8414b\n#define regTRAP_RESPONSE_DATA11_BASE_IDX                                                                5\n#define regTRAP_RESPONSE_DATA12                                                                         0xe8414c\n#define regTRAP_RESPONSE_DATA12_BASE_IDX                                                                5\n#define regTRAP_RESPONSE_DATA13                                                                         0xe8414d\n#define regTRAP_RESPONSE_DATA13_BASE_IDX                                                                5\n#define regTRAP_RESPONSE_DATA14                                                                         0xe8414e\n#define regTRAP_RESPONSE_DATA14_BASE_IDX                                                                5\n#define regTRAP_RESPONSE_DATA15                                                                         0xe8414f\n#define regTRAP_RESPONSE_DATA15_BASE_IDX                                                                5\n#define regTRAP0_CONTROL0                                                                               0xe84200\n#define regTRAP0_CONTROL0_BASE_IDX                                                                      5\n#define regTRAP0_ADDRESS_LO                                                                             0xe84202\n#define regTRAP0_ADDRESS_LO_BASE_IDX                                                                    5\n#define regTRAP0_ADDRESS_HI                                                                             0xe84203\n#define regTRAP0_ADDRESS_HI_BASE_IDX                                                                    5\n#define regTRAP0_COMMAND                                                                                0xe84204\n#define regTRAP0_COMMAND_BASE_IDX                                                                       5\n#define regTRAP0_ADDRESS_LO_MASK                                                                        0xe84206\n#define regTRAP0_ADDRESS_LO_MASK_BASE_IDX                                                               5\n#define regTRAP0_ADDRESS_HI_MASK                                                                        0xe84207\n#define regTRAP0_ADDRESS_HI_MASK_BASE_IDX                                                               5\n#define regTRAP0_COMMAND_MASK                                                                           0xe84208\n#define regTRAP0_COMMAND_MASK_BASE_IDX                                                                  5\n#define regTRAP1_CONTROL0                                                                               0xe84210\n#define regTRAP1_CONTROL0_BASE_IDX                                                                      5\n#define regTRAP1_ADDRESS_LO                                                                             0xe84212\n#define regTRAP1_ADDRESS_LO_BASE_IDX                                                                    5\n#define regTRAP1_ADDRESS_HI                                                                             0xe84213\n#define regTRAP1_ADDRESS_HI_BASE_IDX                                                                    5\n#define regTRAP1_COMMAND                                                                                0xe84214\n#define regTRAP1_COMMAND_BASE_IDX                                                                       5\n#define regTRAP1_ADDRESS_LO_MASK                                                                        0xe84216\n#define regTRAP1_ADDRESS_LO_MASK_BASE_IDX                                                               5\n#define regTRAP1_ADDRESS_HI_MASK                                                                        0xe84217\n#define regTRAP1_ADDRESS_HI_MASK_BASE_IDX                                                               5\n#define regTRAP1_COMMAND_MASK                                                                           0xe84218\n#define regTRAP1_COMMAND_MASK_BASE_IDX                                                                  5\n#define regTRAP2_CONTROL0                                                                               0xe84220\n#define regTRAP2_CONTROL0_BASE_IDX                                                                      5\n#define regTRAP2_ADDRESS_LO                                                                             0xe84222\n#define regTRAP2_ADDRESS_LO_BASE_IDX                                                                    5\n#define regTRAP2_ADDRESS_HI                                                                             0xe84223\n#define regTRAP2_ADDRESS_HI_BASE_IDX                                                                    5\n#define regTRAP2_COMMAND                                                                                0xe84224\n#define regTRAP2_COMMAND_BASE_IDX                                                                       5\n#define regTRAP2_ADDRESS_LO_MASK                                                                        0xe84226\n#define regTRAP2_ADDRESS_LO_MASK_BASE_IDX                                                               5\n#define regTRAP2_ADDRESS_HI_MASK                                                                        0xe84227\n#define regTRAP2_ADDRESS_HI_MASK_BASE_IDX                                                               5\n#define regTRAP2_COMMAND_MASK                                                                           0xe84228\n#define regTRAP2_COMMAND_MASK_BASE_IDX                                                                  5\n#define regTRAP3_CONTROL0                                                                               0xe84230\n#define regTRAP3_CONTROL0_BASE_IDX                                                                      5\n#define regTRAP3_ADDRESS_LO                                                                             0xe84232\n#define regTRAP3_ADDRESS_LO_BASE_IDX                                                                    5\n#define regTRAP3_ADDRESS_HI                                                                             0xe84233\n#define regTRAP3_ADDRESS_HI_BASE_IDX                                                                    5\n#define regTRAP3_COMMAND                                                                                0xe84234\n#define regTRAP3_COMMAND_BASE_IDX                                                                       5\n#define regTRAP3_ADDRESS_LO_MASK                                                                        0xe84236\n#define regTRAP3_ADDRESS_LO_MASK_BASE_IDX                                                               5\n#define regTRAP3_ADDRESS_HI_MASK                                                                        0xe84237\n#define regTRAP3_ADDRESS_HI_MASK_BASE_IDX                                                               5\n#define regTRAP3_COMMAND_MASK                                                                           0xe84238\n#define regTRAP3_COMMAND_MASK_BASE_IDX                                                                  5\n#define regTRAP4_CONTROL0                                                                               0xe84240\n#define regTRAP4_CONTROL0_BASE_IDX                                                                      5\n#define regTRAP4_ADDRESS_LO                                                                             0xe84242\n#define regTRAP4_ADDRESS_LO_BASE_IDX                                                                    5\n#define regTRAP4_ADDRESS_HI                                                                             0xe84243\n#define regTRAP4_ADDRESS_HI_BASE_IDX                                                                    5\n#define regTRAP4_COMMAND                                                                                0xe84244\n#define regTRAP4_COMMAND_BASE_IDX                                                                       5\n#define regTRAP4_ADDRESS_LO_MASK                                                                        0xe84246\n#define regTRAP4_ADDRESS_LO_MASK_BASE_IDX                                                               5\n#define regTRAP4_ADDRESS_HI_MASK                                                                        0xe84247\n#define regTRAP4_ADDRESS_HI_MASK_BASE_IDX                                                               5\n#define regTRAP4_COMMAND_MASK                                                                           0xe84248\n#define regTRAP4_COMMAND_MASK_BASE_IDX                                                                  5\n#define regTRAP5_CONTROL0                                                                               0xe84250\n#define regTRAP5_CONTROL0_BASE_IDX                                                                      5\n#define regTRAP5_ADDRESS_LO                                                                             0xe84252\n#define regTRAP5_ADDRESS_LO_BASE_IDX                                                                    5\n#define regTRAP5_ADDRESS_HI                                                                             0xe84253\n#define regTRAP5_ADDRESS_HI_BASE_IDX                                                                    5\n#define regTRAP5_COMMAND                                                                                0xe84254\n#define regTRAP5_COMMAND_BASE_IDX                                                                       5\n#define regTRAP5_ADDRESS_LO_MASK                                                                        0xe84256\n#define regTRAP5_ADDRESS_LO_MASK_BASE_IDX                                                               5\n#define regTRAP5_ADDRESS_HI_MASK                                                                        0xe84257\n#define regTRAP5_ADDRESS_HI_MASK_BASE_IDX                                                               5\n#define regTRAP5_COMMAND_MASK                                                                           0xe84258\n#define regTRAP5_COMMAND_MASK_BASE_IDX                                                                  5\n#define regTRAP6_CONTROL0                                                                               0xe84260\n#define regTRAP6_CONTROL0_BASE_IDX                                                                      5\n#define regTRAP6_ADDRESS_LO                                                                             0xe84262\n#define regTRAP6_ADDRESS_LO_BASE_IDX                                                                    5\n#define regTRAP6_ADDRESS_HI                                                                             0xe84263\n#define regTRAP6_ADDRESS_HI_BASE_IDX                                                                    5\n#define regTRAP6_COMMAND                                                                                0xe84264\n#define regTRAP6_COMMAND_BASE_IDX                                                                       5\n#define regTRAP6_ADDRESS_LO_MASK                                                                        0xe84266\n#define regTRAP6_ADDRESS_LO_MASK_BASE_IDX                                                               5\n#define regTRAP6_ADDRESS_HI_MASK                                                                        0xe84267\n#define regTRAP6_ADDRESS_HI_MASK_BASE_IDX                                                               5\n#define regTRAP6_COMMAND_MASK                                                                           0xe84268\n#define regTRAP6_COMMAND_MASK_BASE_IDX                                                                  5\n#define regTRAP7_CONTROL0                                                                               0xe84270\n#define regTRAP7_CONTROL0_BASE_IDX                                                                      5\n#define regTRAP7_ADDRESS_LO                                                                             0xe84272\n#define regTRAP7_ADDRESS_LO_BASE_IDX                                                                    5\n#define regTRAP7_ADDRESS_HI                                                                             0xe84273\n#define regTRAP7_ADDRESS_HI_BASE_IDX                                                                    5\n#define regTRAP7_COMMAND                                                                                0xe84274\n#define regTRAP7_COMMAND_BASE_IDX                                                                       5\n#define regTRAP7_ADDRESS_LO_MASK                                                                        0xe84276\n#define regTRAP7_ADDRESS_LO_MASK_BASE_IDX                                                               5\n#define regTRAP7_ADDRESS_HI_MASK                                                                        0xe84277\n#define regTRAP7_ADDRESS_HI_MASK_BASE_IDX                                                               5\n#define regTRAP7_COMMAND_MASK                                                                           0xe84278\n#define regTRAP7_COMMAND_MASK_BASE_IDX                                                                  5\n#define regTRAP8_CONTROL0                                                                               0xe84280\n#define regTRAP8_CONTROL0_BASE_IDX                                                                      5\n#define regTRAP8_ADDRESS_LO                                                                             0xe84282\n#define regTRAP8_ADDRESS_LO_BASE_IDX                                                                    5\n#define regTRAP8_ADDRESS_HI                                                                             0xe84283\n#define regTRAP8_ADDRESS_HI_BASE_IDX                                                                    5\n#define regTRAP8_COMMAND                                                                                0xe84284\n#define regTRAP8_COMMAND_BASE_IDX                                                                       5\n#define regTRAP8_ADDRESS_LO_MASK                                                                        0xe84286\n#define regTRAP8_ADDRESS_LO_MASK_BASE_IDX                                                               5\n#define regTRAP8_ADDRESS_HI_MASK                                                                        0xe84287\n#define regTRAP8_ADDRESS_HI_MASK_BASE_IDX                                                               5\n#define regTRAP8_COMMAND_MASK                                                                           0xe84288\n#define regTRAP8_COMMAND_MASK_BASE_IDX                                                                  5\n#define regTRAP9_CONTROL0                                                                               0xe84290\n#define regTRAP9_CONTROL0_BASE_IDX                                                                      5\n#define regTRAP9_ADDRESS_LO                                                                             0xe84292\n#define regTRAP9_ADDRESS_LO_BASE_IDX                                                                    5\n#define regTRAP9_ADDRESS_HI                                                                             0xe84293\n#define regTRAP9_ADDRESS_HI_BASE_IDX                                                                    5\n#define regTRAP9_COMMAND                                                                                0xe84294\n#define regTRAP9_COMMAND_BASE_IDX                                                                       5\n#define regTRAP9_ADDRESS_LO_MASK                                                                        0xe84296\n#define regTRAP9_ADDRESS_LO_MASK_BASE_IDX                                                               5\n#define regTRAP9_ADDRESS_HI_MASK                                                                        0xe84297\n#define regTRAP9_ADDRESS_HI_MASK_BASE_IDX                                                               5\n#define regTRAP9_COMMAND_MASK                                                                           0xe84298\n#define regTRAP9_COMMAND_MASK_BASE_IDX                                                                  5\n#define regTRAP10_CONTROL0                                                                              0xe842a0\n#define regTRAP10_CONTROL0_BASE_IDX                                                                     5\n#define regTRAP10_ADDRESS_LO                                                                            0xe842a2\n#define regTRAP10_ADDRESS_LO_BASE_IDX                                                                   5\n#define regTRAP10_ADDRESS_HI                                                                            0xe842a3\n#define regTRAP10_ADDRESS_HI_BASE_IDX                                                                   5\n#define regTRAP10_COMMAND                                                                               0xe842a4\n#define regTRAP10_COMMAND_BASE_IDX                                                                      5\n#define regTRAP10_ADDRESS_LO_MASK                                                                       0xe842a6\n#define regTRAP10_ADDRESS_LO_MASK_BASE_IDX                                                              5\n#define regTRAP10_ADDRESS_HI_MASK                                                                       0xe842a7\n#define regTRAP10_ADDRESS_HI_MASK_BASE_IDX                                                              5\n#define regTRAP10_COMMAND_MASK                                                                          0xe842a8\n#define regTRAP10_COMMAND_MASK_BASE_IDX                                                                 5\n#define regTRAP11_CONTROL0                                                                              0xe842b0\n#define regTRAP11_CONTROL0_BASE_IDX                                                                     5\n#define regTRAP11_ADDRESS_LO                                                                            0xe842b2\n#define regTRAP11_ADDRESS_LO_BASE_IDX                                                                   5\n#define regTRAP11_ADDRESS_HI                                                                            0xe842b3\n#define regTRAP11_ADDRESS_HI_BASE_IDX                                                                   5\n#define regTRAP11_COMMAND                                                                               0xe842b4\n#define regTRAP11_COMMAND_BASE_IDX                                                                      5\n#define regTRAP11_ADDRESS_LO_MASK                                                                       0xe842b6\n#define regTRAP11_ADDRESS_LO_MASK_BASE_IDX                                                              5\n#define regTRAP11_ADDRESS_HI_MASK                                                                       0xe842b7\n#define regTRAP11_ADDRESS_HI_MASK_BASE_IDX                                                              5\n#define regTRAP11_COMMAND_MASK                                                                          0xe842b8\n#define regTRAP11_COMMAND_MASK_BASE_IDX                                                                 5\n#define regTRAP12_CONTROL0                                                                              0xe842c0\n#define regTRAP12_CONTROL0_BASE_IDX                                                                     5\n#define regTRAP12_ADDRESS_LO                                                                            0xe842c2\n#define regTRAP12_ADDRESS_LO_BASE_IDX                                                                   5\n#define regTRAP12_ADDRESS_HI                                                                            0xe842c3\n#define regTRAP12_ADDRESS_HI_BASE_IDX                                                                   5\n#define regTRAP12_COMMAND                                                                               0xe842c4\n#define regTRAP12_COMMAND_BASE_IDX                                                                      5\n#define regTRAP12_ADDRESS_LO_MASK                                                                       0xe842c6\n#define regTRAP12_ADDRESS_LO_MASK_BASE_IDX                                                              5\n#define regTRAP12_ADDRESS_HI_MASK                                                                       0xe842c7\n#define regTRAP12_ADDRESS_HI_MASK_BASE_IDX                                                              5\n#define regTRAP12_COMMAND_MASK                                                                          0xe842c8\n#define regTRAP12_COMMAND_MASK_BASE_IDX                                                                 5\n#define regTRAP13_CONTROL0                                                                              0xe842d0\n#define regTRAP13_CONTROL0_BASE_IDX                                                                     5\n#define regTRAP13_ADDRESS_LO                                                                            0xe842d2\n#define regTRAP13_ADDRESS_LO_BASE_IDX                                                                   5\n#define regTRAP13_ADDRESS_HI                                                                            0xe842d3\n#define regTRAP13_ADDRESS_HI_BASE_IDX                                                                   5\n#define regTRAP13_COMMAND                                                                               0xe842d4\n#define regTRAP13_COMMAND_BASE_IDX                                                                      5\n#define regTRAP13_ADDRESS_LO_MASK                                                                       0xe842d6\n#define regTRAP13_ADDRESS_LO_MASK_BASE_IDX                                                              5\n#define regTRAP13_ADDRESS_HI_MASK                                                                       0xe842d7\n#define regTRAP13_ADDRESS_HI_MASK_BASE_IDX                                                              5\n#define regTRAP13_COMMAND_MASK                                                                          0xe842d8\n#define regTRAP13_COMMAND_MASK_BASE_IDX                                                                 5\n#define regTRAP14_CONTROL0                                                                              0xe842e0\n#define regTRAP14_CONTROL0_BASE_IDX                                                                     5\n#define regTRAP14_ADDRESS_LO                                                                            0xe842e2\n#define regTRAP14_ADDRESS_LO_BASE_IDX                                                                   5\n#define regTRAP14_ADDRESS_HI                                                                            0xe842e3\n#define regTRAP14_ADDRESS_HI_BASE_IDX                                                                   5\n#define regTRAP14_COMMAND                                                                               0xe842e4\n#define regTRAP14_COMMAND_BASE_IDX                                                                      5\n#define regTRAP14_ADDRESS_LO_MASK                                                                       0xe842e6\n#define regTRAP14_ADDRESS_LO_MASK_BASE_IDX                                                              5\n#define regTRAP14_ADDRESS_HI_MASK                                                                       0xe842e7\n#define regTRAP14_ADDRESS_HI_MASK_BASE_IDX                                                              5\n#define regTRAP14_COMMAND_MASK                                                                          0xe842e8\n#define regTRAP14_COMMAND_MASK_BASE_IDX                                                                 5\n#define regTRAP15_CONTROL0                                                                              0xe842f0\n#define regTRAP15_CONTROL0_BASE_IDX                                                                     5\n#define regTRAP15_ADDRESS_LO                                                                            0xe842f2\n#define regTRAP15_ADDRESS_LO_BASE_IDX                                                                   5\n#define regTRAP15_ADDRESS_HI                                                                            0xe842f3\n#define regTRAP15_ADDRESS_HI_BASE_IDX                                                                   5\n#define regTRAP15_COMMAND                                                                               0xe842f4\n#define regTRAP15_COMMAND_BASE_IDX                                                                      5\n#define regTRAP15_ADDRESS_LO_MASK                                                                       0xe842f6\n#define regTRAP15_ADDRESS_LO_MASK_BASE_IDX                                                              5\n#define regTRAP15_ADDRESS_HI_MASK                                                                       0xe842f7\n#define regTRAP15_ADDRESS_HI_MASK_BASE_IDX                                                              5\n#define regTRAP15_COMMAND_MASK                                                                          0xe842f8\n#define regTRAP15_COMMAND_MASK_BASE_IDX                                                                 5\n#define regSB_COMMAND                                                                                   0xe85000\n#define regSB_COMMAND_BASE_IDX                                                                          5\n#define regSB_SUB_BUS_NUMBER_LATENCY                                                                    0xe85001\n#define regSB_SUB_BUS_NUMBER_LATENCY_BASE_IDX                                                           5\n#define regSB_IO_BASE_LIMIT                                                                             0xe85002\n#define regSB_IO_BASE_LIMIT_BASE_IDX                                                                    5\n#define regSB_MEM_BASE_LIMIT                                                                            0xe85003\n#define regSB_MEM_BASE_LIMIT_BASE_IDX                                                                   5\n#define regSB_PREF_BASE_LIMIT                                                                           0xe85004\n#define regSB_PREF_BASE_LIMIT_BASE_IDX                                                                  5\n#define regSB_PREF_BASE_UPPER                                                                           0xe85005\n#define regSB_PREF_BASE_UPPER_BASE_IDX                                                                  5\n#define regSB_PREF_LIMIT_UPPER                                                                          0xe85006\n#define regSB_PREF_LIMIT_UPPER_BASE_IDX                                                                 5\n#define regSB_IO_BASE_LIMIT_HI                                                                          0xe85007\n#define regSB_IO_BASE_LIMIT_HI_BASE_IDX                                                                 5\n#define regSB_IRQ_BRIDGE_CNTL                                                                           0xe85008\n#define regSB_IRQ_BRIDGE_CNTL_BASE_IDX                                                                  5\n#define regSB_EXT_BRIDGE_CNTL                                                                           0xe85009\n#define regSB_EXT_BRIDGE_CNTL_BASE_IDX                                                                  5\n#define regSB_PMI_STATUS_CNTL                                                                           0xe8500a\n#define regSB_PMI_STATUS_CNTL_BASE_IDX                                                                  5\n#define regSB_SLOT_CAP                                                                                  0xe8500b\n#define regSB_SLOT_CAP_BASE_IDX                                                                         5\n#define regSB_ROOT_CNTL                                                                                 0xe8500c\n#define regSB_ROOT_CNTL_BASE_IDX                                                                        5\n#define regSB_DEVICE_CNTL2                                                                              0xe8500d\n#define regSB_DEVICE_CNTL2_BASE_IDX                                                                     5\n#define regMCA_SMN_INT_REQ_ADDR                                                                         0xe85020\n#define regMCA_SMN_INT_REQ_ADDR_BASE_IDX                                                                5\n#define regMCA_SMN_INT_MCM_ADDR                                                                         0xe85021\n#define regMCA_SMN_INT_MCM_ADDR_BASE_IDX                                                                5\n#define regMCA_SMN_INT_APERTUREID                                                                       0xe85022\n#define regMCA_SMN_INT_APERTUREID_BASE_IDX                                                              5\n#define regMCA_SMN_INT_CONTROL                                                                          0xe85023\n#define regMCA_SMN_INT_CONTROL_BASE_IDX                                                                 5\n\n\n\n\n#define regPARITY_CONTROL_0                                                                             0xe88000\n#define regPARITY_CONTROL_0_BASE_IDX                                                                    5\n#define regPARITY_CONTROL_1                                                                             0xe88001\n#define regPARITY_CONTROL_1_BASE_IDX                                                                    5\n#define regPARITY_SEVERITY_CONTROL_UNCORR_0                                                             0xe88002\n#define regPARITY_SEVERITY_CONTROL_UNCORR_0_BASE_IDX                                                    5\n#define regPARITY_SEVERITY_CONTROL_CORR_0                                                               0xe88004\n#define regPARITY_SEVERITY_CONTROL_CORR_0_BASE_IDX                                                      5\n#define regPARITY_SEVERITY_CONTROL_UCP_0                                                                0xe88006\n#define regPARITY_SEVERITY_CONTROL_UCP_0_BASE_IDX                                                       5\n#define regRAS_GLOBAL_STATUS_LO                                                                         0xe88008\n#define regRAS_GLOBAL_STATUS_LO_BASE_IDX                                                                5\n#define regRAS_GLOBAL_STATUS_HI                                                                         0xe88009\n#define regRAS_GLOBAL_STATUS_HI_BASE_IDX                                                                5\n#define regPARITY_ERROR_STATUS_UNCORR_GRP0                                                              0xe8800a\n#define regPARITY_ERROR_STATUS_UNCORR_GRP0_BASE_IDX                                                     5\n#define regPARITY_ERROR_STATUS_UNCORR_GRP1                                                              0xe8800b\n#define regPARITY_ERROR_STATUS_UNCORR_GRP1_BASE_IDX                                                     5\n#define regPARITY_ERROR_STATUS_UNCORR_GRP2                                                              0xe8800c\n#define regPARITY_ERROR_STATUS_UNCORR_GRP2_BASE_IDX                                                     5\n#define regPARITY_ERROR_STATUS_UNCORR_GRP3                                                              0xe8800d\n#define regPARITY_ERROR_STATUS_UNCORR_GRP3_BASE_IDX                                                     5\n#define regPARITY_ERROR_STATUS_UNCORR_GRP4                                                              0xe8800e\n#define regPARITY_ERROR_STATUS_UNCORR_GRP4_BASE_IDX                                                     5\n#define regPARITY_ERROR_STATUS_UNCORR_GRP5                                                              0xe8800f\n#define regPARITY_ERROR_STATUS_UNCORR_GRP5_BASE_IDX                                                     5\n#define regPARITY_ERROR_STATUS_UNCORR_GRP6                                                              0xe88010\n#define regPARITY_ERROR_STATUS_UNCORR_GRP6_BASE_IDX                                                     5\n#define regPARITY_ERROR_STATUS_UNCORR_GRP7                                                              0xe88011\n#define regPARITY_ERROR_STATUS_UNCORR_GRP7_BASE_IDX                                                     5\n#define regPARITY_ERROR_STATUS_CORR_GRP0                                                                0xe88014\n#define regPARITY_ERROR_STATUS_CORR_GRP0_BASE_IDX                                                       5\n#define regPARITY_ERROR_STATUS_CORR_GRP1                                                                0xe88015\n#define regPARITY_ERROR_STATUS_CORR_GRP1_BASE_IDX                                                       5\n#define regPARITY_ERROR_STATUS_CORR_GRP2                                                                0xe88016\n#define regPARITY_ERROR_STATUS_CORR_GRP2_BASE_IDX                                                       5\n#define regPARITY_ERROR_STATUS_CORR_GRP3                                                                0xe88017\n#define regPARITY_ERROR_STATUS_CORR_GRP3_BASE_IDX                                                       5\n#define regPARITY_ERROR_STATUS_CORR_GRP4                                                                0xe88018\n#define regPARITY_ERROR_STATUS_CORR_GRP4_BASE_IDX                                                       5\n#define regPARITY_ERROR_STATUS_CORR_GRP5                                                                0xe88019\n#define regPARITY_ERROR_STATUS_CORR_GRP5_BASE_IDX                                                       5\n#define regPARITY_ERROR_STATUS_CORR_GRP6                                                                0xe8801a\n#define regPARITY_ERROR_STATUS_CORR_GRP6_BASE_IDX                                                       5\n#define regPARITY_ERROR_STATUS_CORR_GRP7                                                                0xe8801b\n#define regPARITY_ERROR_STATUS_CORR_GRP7_BASE_IDX                                                       5\n#define regPARITY_COUNTER_CORR_GRP0                                                                     0xe8801e\n#define regPARITY_COUNTER_CORR_GRP0_BASE_IDX                                                            5\n#define regPARITY_COUNTER_CORR_GRP1                                                                     0xe8801f\n#define regPARITY_COUNTER_CORR_GRP1_BASE_IDX                                                            5\n#define regPARITY_COUNTER_CORR_GRP2                                                                     0xe88020\n#define regPARITY_COUNTER_CORR_GRP2_BASE_IDX                                                            5\n#define regPARITY_COUNTER_CORR_GRP3                                                                     0xe88021\n#define regPARITY_COUNTER_CORR_GRP3_BASE_IDX                                                            5\n#define regPARITY_COUNTER_CORR_GRP4                                                                     0xe88022\n#define regPARITY_COUNTER_CORR_GRP4_BASE_IDX                                                            5\n#define regPARITY_COUNTER_CORR_GRP5                                                                     0xe88023\n#define regPARITY_COUNTER_CORR_GRP5_BASE_IDX                                                            5\n#define regPARITY_COUNTER_CORR_GRP6                                                                     0xe88024\n#define regPARITY_COUNTER_CORR_GRP6_BASE_IDX                                                            5\n#define regPARITY_COUNTER_CORR_GRP7                                                                     0xe88025\n#define regPARITY_COUNTER_CORR_GRP7_BASE_IDX                                                            5\n#define regPARITY_ERROR_STATUS_UCP_GRP0                                                                 0xe88028\n#define regPARITY_ERROR_STATUS_UCP_GRP0_BASE_IDX                                                        5\n#define regPARITY_ERROR_STATUS_UCP_GRP1                                                                 0xe88029\n#define regPARITY_ERROR_STATUS_UCP_GRP1_BASE_IDX                                                        5\n#define regPARITY_ERROR_STATUS_UCP_GRP2                                                                 0xe8802a\n#define regPARITY_ERROR_STATUS_UCP_GRP2_BASE_IDX                                                        5\n#define regPARITY_ERROR_STATUS_UCP_GRP3                                                                 0xe8802b\n#define regPARITY_ERROR_STATUS_UCP_GRP3_BASE_IDX                                                        5\n#define regPARITY_ERROR_STATUS_UCP_GRP4                                                                 0xe8802c\n#define regPARITY_ERROR_STATUS_UCP_GRP4_BASE_IDX                                                        5\n#define regPARITY_ERROR_STATUS_UCP_GRP5                                                                 0xe8802d\n#define regPARITY_ERROR_STATUS_UCP_GRP5_BASE_IDX                                                        5\n#define regPARITY_ERROR_STATUS_UCP_GRP6                                                                 0xe8802e\n#define regPARITY_ERROR_STATUS_UCP_GRP6_BASE_IDX                                                        5\n#define regPARITY_ERROR_STATUS_UCP_GRP7                                                                 0xe8802f\n#define regPARITY_ERROR_STATUS_UCP_GRP7_BASE_IDX                                                        5\n#define regPARITY_COUNTER_UCP_GRP0                                                                      0xe88032\n#define regPARITY_COUNTER_UCP_GRP0_BASE_IDX                                                             5\n#define regPARITY_COUNTER_UCP_GRP1                                                                      0xe88033\n#define regPARITY_COUNTER_UCP_GRP1_BASE_IDX                                                             5\n#define regPARITY_COUNTER_UCP_GRP2                                                                      0xe88034\n#define regPARITY_COUNTER_UCP_GRP2_BASE_IDX                                                             5\n#define regPARITY_COUNTER_UCP_GRP3                                                                      0xe88035\n#define regPARITY_COUNTER_UCP_GRP3_BASE_IDX                                                             5\n#define regPARITY_COUNTER_UCP_GRP4                                                                      0xe88036\n#define regPARITY_COUNTER_UCP_GRP4_BASE_IDX                                                             5\n#define regPARITY_COUNTER_UCP_GRP5                                                                      0xe88037\n#define regPARITY_COUNTER_UCP_GRP5_BASE_IDX                                                             5\n#define regPARITY_COUNTER_UCP_GRP6                                                                      0xe88038\n#define regPARITY_COUNTER_UCP_GRP6_BASE_IDX                                                             5\n#define regPARITY_COUNTER_UCP_GRP7                                                                      0xe88039\n#define regPARITY_COUNTER_UCP_GRP7_BASE_IDX                                                             5\n#define regMISC_SEVERITY_CONTROL                                                                        0xe8803c\n#define regMISC_SEVERITY_CONTROL_BASE_IDX                                                               5\n#define regMISC_RAS_CONTROL                                                                             0xe8803d\n#define regMISC_RAS_CONTROL_BASE_IDX                                                                    5\n#define regRAS_SCRATCH_0                                                                                0xe8803e\n#define regRAS_SCRATCH_0_BASE_IDX                                                                       5\n#define regRAS_SCRATCH_1                                                                                0xe8803f\n#define regRAS_SCRATCH_1_BASE_IDX                                                                       5\n#define regErrEvent_ACTION_CONTROL                                                                      0xe88040\n#define regErrEvent_ACTION_CONTROL_BASE_IDX                                                             5\n#define regParitySerr_ACTION_CONTROL                                                                    0xe88041\n#define regParitySerr_ACTION_CONTROL_BASE_IDX                                                           5\n#define regParityFatal_ACTION_CONTROL                                                                   0xe88042\n#define regParityFatal_ACTION_CONTROL_BASE_IDX                                                          5\n#define regParityNonFatal_ACTION_CONTROL                                                                0xe88043\n#define regParityNonFatal_ACTION_CONTROL_BASE_IDX                                                       5\n#define regParityCorr_ACTION_CONTROL                                                                    0xe88044\n#define regParityCorr_ACTION_CONTROL_BASE_IDX                                                           5\n#define regPCIE0PortASerr_ACTION_CONTROL                                                                0xe88045\n#define regPCIE0PortASerr_ACTION_CONTROL_BASE_IDX                                                       5\n#define regPCIE0PortAIntFatal_ACTION_CONTROL                                                            0xe88046\n#define regPCIE0PortAIntFatal_ACTION_CONTROL_BASE_IDX                                                   5\n#define regPCIE0PortAIntNonFatal_ACTION_CONTROL                                                         0xe88047\n#define regPCIE0PortAIntNonFatal_ACTION_CONTROL_BASE_IDX                                                5\n#define regPCIE0PortAIntCorr_ACTION_CONTROL                                                             0xe88048\n#define regPCIE0PortAIntCorr_ACTION_CONTROL_BASE_IDX                                                    5\n#define regPCIE0PortAExtFatal_ACTION_CONTROL                                                            0xe88049\n#define regPCIE0PortAExtFatal_ACTION_CONTROL_BASE_IDX                                                   5\n#define regPCIE0PortAExtNonFatal_ACTION_CONTROL                                                         0xe8804a\n#define regPCIE0PortAExtNonFatal_ACTION_CONTROL_BASE_IDX                                                5\n#define regPCIE0PortAExtCorr_ACTION_CONTROL                                                             0xe8804b\n#define regPCIE0PortAExtCorr_ACTION_CONTROL_BASE_IDX                                                    5\n#define regPCIE0PortAParityErr_ACTION_CONTROL                                                           0xe8804c\n#define regPCIE0PortAParityErr_ACTION_CONTROL_BASE_IDX                                                  5\n#define regPCIE0PortBSerr_ACTION_CONTROL                                                                0xe8804d\n#define regPCIE0PortBSerr_ACTION_CONTROL_BASE_IDX                                                       5\n#define regPCIE0PortBIntFatal_ACTION_CONTROL                                                            0xe8804e\n#define regPCIE0PortBIntFatal_ACTION_CONTROL_BASE_IDX                                                   5\n#define regPCIE0PortBIntNonFatal_ACTION_CONTROL                                                         0xe8804f\n#define regPCIE0PortBIntNonFatal_ACTION_CONTROL_BASE_IDX                                                5\n#define regPCIE0PortBIntCorr_ACTION_CONTROL                                                             0xe88050\n#define regPCIE0PortBIntCorr_ACTION_CONTROL_BASE_IDX                                                    5\n#define regPCIE0PortBExtFatal_ACTION_CONTROL                                                            0xe88051\n#define regPCIE0PortBExtFatal_ACTION_CONTROL_BASE_IDX                                                   5\n#define regPCIE0PortBExtNonFatal_ACTION_CONTROL                                                         0xe88052\n#define regPCIE0PortBExtNonFatal_ACTION_CONTROL_BASE_IDX                                                5\n#define regPCIE0PortBExtCorr_ACTION_CONTROL                                                             0xe88053\n#define regPCIE0PortBExtCorr_ACTION_CONTROL_BASE_IDX                                                    5\n#define regPCIE0PortBParityErr_ACTION_CONTROL                                                           0xe88054\n#define regPCIE0PortBParityErr_ACTION_CONTROL_BASE_IDX                                                  5\n#define regPCIE0PortCSerr_ACTION_CONTROL                                                                0xe88055\n#define regPCIE0PortCSerr_ACTION_CONTROL_BASE_IDX                                                       5\n#define regPCIE0PortCIntFatal_ACTION_CONTROL                                                            0xe88056\n#define regPCIE0PortCIntFatal_ACTION_CONTROL_BASE_IDX                                                   5\n#define regPCIE0PortCIntNonFatal_ACTION_CONTROL                                                         0xe88057\n#define regPCIE0PortCIntNonFatal_ACTION_CONTROL_BASE_IDX                                                5\n#define regPCIE0PortCIntCorr_ACTION_CONTROL                                                             0xe88058\n#define regPCIE0PortCIntCorr_ACTION_CONTROL_BASE_IDX                                                    5\n#define regPCIE0PortCExtFatal_ACTION_CONTROL                                                            0xe88059\n#define regPCIE0PortCExtFatal_ACTION_CONTROL_BASE_IDX                                                   5\n#define regPCIE0PortCExtNonFatal_ACTION_CONTROL                                                         0xe8805a\n#define regPCIE0PortCExtNonFatal_ACTION_CONTROL_BASE_IDX                                                5\n#define regPCIE0PortCExtCorr_ACTION_CONTROL                                                             0xe8805b\n#define regPCIE0PortCExtCorr_ACTION_CONTROL_BASE_IDX                                                    5\n#define regPCIE0PortCParityErr_ACTION_CONTROL                                                           0xe8805c\n#define regPCIE0PortCParityErr_ACTION_CONTROL_BASE_IDX                                                  5\n#define regPCIE0PortDSerr_ACTION_CONTROL                                                                0xe8805d\n#define regPCIE0PortDSerr_ACTION_CONTROL_BASE_IDX                                                       5\n#define regPCIE0PortDIntFatal_ACTION_CONTROL                                                            0xe8805e\n#define regPCIE0PortDIntFatal_ACTION_CONTROL_BASE_IDX                                                   5\n#define regPCIE0PortDIntNonFatal_ACTION_CONTROL                                                         0xe8805f\n#define regPCIE0PortDIntNonFatal_ACTION_CONTROL_BASE_IDX                                                5\n#define regPCIE0PortDIntCorr_ACTION_CONTROL                                                             0xe88060\n#define regPCIE0PortDIntCorr_ACTION_CONTROL_BASE_IDX                                                    5\n#define regPCIE0PortDExtFatal_ACTION_CONTROL                                                            0xe88061\n#define regPCIE0PortDExtFatal_ACTION_CONTROL_BASE_IDX                                                   5\n#define regPCIE0PortDExtNonFatal_ACTION_CONTROL                                                         0xe88062\n#define regPCIE0PortDExtNonFatal_ACTION_CONTROL_BASE_IDX                                                5\n#define regPCIE0PortDExtCorr_ACTION_CONTROL                                                             0xe88063\n#define regPCIE0PortDExtCorr_ACTION_CONTROL_BASE_IDX                                                    5\n#define regPCIE0PortDParityErr_ACTION_CONTROL                                                           0xe88064\n#define regPCIE0PortDParityErr_ACTION_CONTROL_BASE_IDX                                                  5\n#define regPCIE0PortESerr_ACTION_CONTROL                                                                0xe88065\n#define regPCIE0PortESerr_ACTION_CONTROL_BASE_IDX                                                       5\n#define regPCIE0PortEIntFatal_ACTION_CONTROL                                                            0xe88066\n#define regPCIE0PortEIntFatal_ACTION_CONTROL_BASE_IDX                                                   5\n#define regPCIE0PortEIntNonFatal_ACTION_CONTROL                                                         0xe88067\n#define regPCIE0PortEIntNonFatal_ACTION_CONTROL_BASE_IDX                                                5\n#define regPCIE0PortEIntCorr_ACTION_CONTROL                                                             0xe88068\n#define regPCIE0PortEIntCorr_ACTION_CONTROL_BASE_IDX                                                    5\n#define regPCIE0PortEExtFatal_ACTION_CONTROL                                                            0xe88069\n#define regPCIE0PortEExtFatal_ACTION_CONTROL_BASE_IDX                                                   5\n#define regPCIE0PortEExtNonFatal_ACTION_CONTROL                                                         0xe8806a\n#define regPCIE0PortEExtNonFatal_ACTION_CONTROL_BASE_IDX                                                5\n#define regPCIE0PortEExtCorr_ACTION_CONTROL                                                             0xe8806b\n#define regPCIE0PortEExtCorr_ACTION_CONTROL_BASE_IDX                                                    5\n#define regPCIE0PortEParityErr_ACTION_CONTROL                                                           0xe8806c\n#define regPCIE0PortEParityErr_ACTION_CONTROL_BASE_IDX                                                  5\n#define regPCIE0PortFSerr_ACTION_CONTROL                                                                0xe8806d\n#define regPCIE0PortFSerr_ACTION_CONTROL_BASE_IDX                                                       5\n#define regPCIE0PortFIntFatal_ACTION_CONTROL                                                            0xe8806e\n#define regPCIE0PortFIntFatal_ACTION_CONTROL_BASE_IDX                                                   5\n#define regPCIE0PortFIntNonFatal_ACTION_CONTROL                                                         0xe8806f\n#define regPCIE0PortFIntNonFatal_ACTION_CONTROL_BASE_IDX                                                5\n#define regPCIE0PortFIntCorr_ACTION_CONTROL                                                             0xe88070\n#define regPCIE0PortFIntCorr_ACTION_CONTROL_BASE_IDX                                                    5\n#define regPCIE0PortFExtFatal_ACTION_CONTROL                                                            0xe88071\n#define regPCIE0PortFExtFatal_ACTION_CONTROL_BASE_IDX                                                   5\n#define regPCIE0PortFExtNonFatal_ACTION_CONTROL                                                         0xe88072\n#define regPCIE0PortFExtNonFatal_ACTION_CONTROL_BASE_IDX                                                5\n#define regPCIE0PortFExtCorr_ACTION_CONTROL                                                             0xe88073\n#define regPCIE0PortFExtCorr_ACTION_CONTROL_BASE_IDX                                                    5\n#define regPCIE0PortFParityErr_ACTION_CONTROL                                                           0xe88074\n#define regPCIE0PortFParityErr_ACTION_CONTROL_BASE_IDX                                                  5\n#define regNBIF1PortASerr_ACTION_CONTROL                                                                0xe880cd\n#define regNBIF1PortASerr_ACTION_CONTROL_BASE_IDX                                                       5\n#define regNBIF1PortAIntFatal_ACTION_CONTROL                                                            0xe880ce\n#define regNBIF1PortAIntFatal_ACTION_CONTROL_BASE_IDX                                                   5\n#define regNBIF1PortAIntNonFatal_ACTION_CONTROL                                                         0xe880cf\n#define regNBIF1PortAIntNonFatal_ACTION_CONTROL_BASE_IDX                                                5\n#define regNBIF1PortAIntCorr_ACTION_CONTROL                                                             0xe880d0\n#define regNBIF1PortAIntCorr_ACTION_CONTROL_BASE_IDX                                                    5\n#define regNBIF1PortAExtFatal_ACTION_CONTROL                                                            0xe880d1\n#define regNBIF1PortAExtFatal_ACTION_CONTROL_BASE_IDX                                                   5\n#define regNBIF1PortAExtNonFatal_ACTION_CONTROL                                                         0xe880d2\n#define regNBIF1PortAExtNonFatal_ACTION_CONTROL_BASE_IDX                                                5\n#define regNBIF1PortAExtCorr_ACTION_CONTROL                                                             0xe880d3\n#define regNBIF1PortAExtCorr_ACTION_CONTROL_BASE_IDX                                                    5\n#define regNBIF1PortAParityErr_ACTION_CONTROL                                                           0xe880d4\n#define regNBIF1PortAParityErr_ACTION_CONTROL_BASE_IDX                                                  5\n#define regNBIF1PortBSerr_ACTION_CONTROL                                                                0xe880d5\n#define regNBIF1PortBSerr_ACTION_CONTROL_BASE_IDX                                                       5\n#define regNBIF1PortBIntFatal_ACTION_CONTROL                                                            0xe880d6\n#define regNBIF1PortBIntFatal_ACTION_CONTROL_BASE_IDX                                                   5\n#define regNBIF1PortBIntNonFatal_ACTION_CONTROL                                                         0xe880d7\n#define regNBIF1PortBIntNonFatal_ACTION_CONTROL_BASE_IDX                                                5\n#define regNBIF1PortBIntCorr_ACTION_CONTROL                                                             0xe880d8\n#define regNBIF1PortBIntCorr_ACTION_CONTROL_BASE_IDX                                                    5\n#define regNBIF1PortBExtFatal_ACTION_CONTROL                                                            0xe880d9\n#define regNBIF1PortBExtFatal_ACTION_CONTROL_BASE_IDX                                                   5\n#define regNBIF1PortBExtNonFatal_ACTION_CONTROL                                                         0xe880da\n#define regNBIF1PortBExtNonFatal_ACTION_CONTROL_BASE_IDX                                                5\n#define regNBIF1PortBExtCorr_ACTION_CONTROL                                                             0xe880db\n#define regNBIF1PortBExtCorr_ACTION_CONTROL_BASE_IDX                                                    5\n#define regNBIF1PortBParityErr_ACTION_CONTROL                                                           0xe880dc\n#define regNBIF1PortBParityErr_ACTION_CONTROL_BASE_IDX                                                  5\n#define regNBIF1PortCSerr_ACTION_CONTROL                                                                0xe880dd\n#define regNBIF1PortCSerr_ACTION_CONTROL_BASE_IDX                                                       5\n#define regNBIF1PortCIntFatal_ACTION_CONTROL                                                            0xe880de\n#define regNBIF1PortCIntFatal_ACTION_CONTROL_BASE_IDX                                                   5\n#define regNBIF1PortCIntNonFatal_ACTION_CONTROL                                                         0xe880df\n#define regNBIF1PortCIntNonFatal_ACTION_CONTROL_BASE_IDX                                                5\n#define regNBIF1PortCIntCorr_ACTION_CONTROL                                                             0xe880e0\n#define regNBIF1PortCIntCorr_ACTION_CONTROL_BASE_IDX                                                    5\n#define regNBIF1PortCExtFatal_ACTION_CONTROL                                                            0xe880e1\n#define regNBIF1PortCExtFatal_ACTION_CONTROL_BASE_IDX                                                   5\n#define regNBIF1PortCExtNonFatal_ACTION_CONTROL                                                         0xe880e2\n#define regNBIF1PortCExtNonFatal_ACTION_CONTROL_BASE_IDX                                                5\n#define regNBIF1PortCExtCorr_ACTION_CONTROL                                                             0xe880e3\n#define regNBIF1PortCExtCorr_ACTION_CONTROL_BASE_IDX                                                    5\n#define regNBIF1PortCParityErr_ACTION_CONTROL                                                           0xe880e4\n#define regNBIF1PortCParityErr_ACTION_CONTROL_BASE_IDX                                                  5\n#define regSYNCFLOOD_STATUS                                                                             0xe88200\n#define regSYNCFLOOD_STATUS_BASE_IDX                                                                    5\n#define regNMI_STATUS                                                                                   0xe88201\n#define regNMI_STATUS_BASE_IDX                                                                          5\n#define regPOISON_ACTION_CONTROL                                                                        0xe88205\n#define regPOISON_ACTION_CONTROL_BASE_IDX                                                               5\n#define regINTERNAL_POISON_STATUS                                                                       0xe88206\n#define regINTERNAL_POISON_STATUS_BASE_IDX                                                              5\n#define regINTERNAL_POISON_MASK                                                                         0xe88207\n#define regINTERNAL_POISON_MASK_BASE_IDX                                                                5\n#define regEGRESS_POISON_STATUS_LO                                                                      0xe88208\n#define regEGRESS_POISON_STATUS_LO_BASE_IDX                                                             5\n#define regEGRESS_POISON_STATUS_HI                                                                      0xe88209\n#define regEGRESS_POISON_STATUS_HI_BASE_IDX                                                             5\n#define regEGRESS_POISON_MASK_LO                                                                        0xe8820a\n#define regEGRESS_POISON_MASK_LO_BASE_IDX                                                               5\n#define regEGRESS_POISON_MASK_HI                                                                        0xe8820b\n#define regEGRESS_POISON_MASK_HI_BASE_IDX                                                               5\n#define regEGRESS_POISON_SEVERITY_DOWN                                                                  0xe8820c\n#define regEGRESS_POISON_SEVERITY_DOWN_BASE_IDX                                                         5\n#define regEGRESS_POISON_SEVERITY_UPPER                                                                 0xe8820d\n#define regEGRESS_POISON_SEVERITY_UPPER_BASE_IDX                                                        5\n#define regAPML_STATUS                                                                                  0xe88370\n#define regAPML_STATUS_BASE_IDX                                                                         5\n#define regAPML_CONTROL                                                                                 0xe88371\n#define regAPML_CONTROL_BASE_IDX                                                                        5\n#define regAPML_TRIGGER                                                                                 0xe88372\n#define regAPML_TRIGGER_BASE_IDX                                                                        5\n\n\n\n\n\n\n\n\n#define regFEATURES_ENABLE                                                                              0x1080000\n#define regFEATURES_ENABLE_BASE_IDX                                                                     5\n\n\n\n\n#define regL2_PERF_CNTL_0                                                                               0x1580000\n#define regL2_PERF_CNTL_0_BASE_IDX                                                                      5\n#define regL2_PERF_COUNT_0                                                                              0x1580001\n#define regL2_PERF_COUNT_0_BASE_IDX                                                                     5\n#define regL2_PERF_COUNT_1                                                                              0x1580002\n#define regL2_PERF_COUNT_1_BASE_IDX                                                                     5\n#define regL2_PERF_CNTL_1                                                                               0x1580003\n#define regL2_PERF_CNTL_1_BASE_IDX                                                                      5\n#define regL2_PERF_COUNT_2                                                                              0x1580004\n#define regL2_PERF_COUNT_2_BASE_IDX                                                                     5\n#define regL2_PERF_COUNT_3                                                                              0x1580005\n#define regL2_PERF_COUNT_3_BASE_IDX                                                                     5\n#define regL2_STATUS_0                                                                                  0x1580008\n#define regL2_STATUS_0_BASE_IDX                                                                         5\n#define regL2_CONTROL_0                                                                                 0x158000c\n#define regL2_CONTROL_0_BASE_IDX                                                                        5\n#define regL2_CONTROL_1                                                                                 0x158000d\n#define regL2_CONTROL_1_BASE_IDX                                                                        5\n#define regL2_DTC_CONTROL                                                                               0x1580010\n#define regL2_DTC_CONTROL_BASE_IDX                                                                      5\n#define regL2_DTC_HASH_CONTROL                                                                          0x1580011\n#define regL2_DTC_HASH_CONTROL_BASE_IDX                                                                 5\n#define regL2_DTC_WAY_CONTROL                                                                           0x1580012\n#define regL2_DTC_WAY_CONTROL_BASE_IDX                                                                  5\n#define regL2_ITC_CONTROL                                                                               0x1580014\n#define regL2_ITC_CONTROL_BASE_IDX                                                                      5\n#define regL2_ITC_HASH_CONTROL                                                                          0x1580015\n#define regL2_ITC_HASH_CONTROL_BASE_IDX                                                                 5\n#define regL2_ITC_WAY_CONTROL                                                                           0x1580016\n#define regL2_ITC_WAY_CONTROL_BASE_IDX                                                                  5\n#define regL2_PTC_A_CONTROL                                                                             0x1580018\n#define regL2_PTC_A_CONTROL_BASE_IDX                                                                    5\n#define regL2_PTC_A_HASH_CONTROL                                                                        0x1580019\n#define regL2_PTC_A_HASH_CONTROL_BASE_IDX                                                               5\n#define regL2_PTC_A_WAY_CONTROL                                                                         0x158001a\n#define regL2_PTC_A_WAY_CONTROL_BASE_IDX                                                                5\n#define regL2_CREDIT_CONTROL_2                                                                          0x1580020\n#define regL2_CREDIT_CONTROL_2_BASE_IDX                                                                 5\n#define regL2A_UPDATE_FILTER_CNTL                                                                       0x1580022\n#define regL2A_UPDATE_FILTER_CNTL_BASE_IDX                                                              5\n#define regL2_ERR_RULE_CONTROL_3                                                                        0x1580030\n#define regL2_ERR_RULE_CONTROL_3_BASE_IDX                                                               5\n#define regL2_ERR_RULE_CONTROL_4                                                                        0x1580031\n#define regL2_ERR_RULE_CONTROL_4_BASE_IDX                                                               5\n#define regL2_ERR_RULE_CONTROL_5                                                                        0x1580032\n#define regL2_ERR_RULE_CONTROL_5_BASE_IDX                                                               5\n#define regL2_L2A_CK_GATE_CONTROL                                                                       0x1580033\n#define regL2_L2A_CK_GATE_CONTROL_BASE_IDX                                                              5\n#define regL2_L2A_PGSIZE_CONTROL                                                                        0x1580034\n#define regL2_L2A_PGSIZE_CONTROL_BASE_IDX                                                               5\n#define regL2_L2A_MEMPWR_GATE_1                                                                         0x1580035\n#define regL2_L2A_MEMPWR_GATE_1_BASE_IDX                                                                5\n#define regL2_L2A_MEMPWR_GATE_2                                                                         0x1580036\n#define regL2_L2A_MEMPWR_GATE_2_BASE_IDX                                                                5\n#define regL2_L2A_MEMPWR_GATE_3                                                                         0x1580037\n#define regL2_L2A_MEMPWR_GATE_3_BASE_IDX                                                                5\n#define regL2_L2A_MEMPWR_GATE_4                                                                         0x1580038\n#define regL2_L2A_MEMPWR_GATE_4_BASE_IDX                                                                5\n#define regL2_L2A_MEMPWR_GATE_5                                                                         0x1580039\n#define regL2_L2A_MEMPWR_GATE_5_BASE_IDX                                                                5\n#define regL2_L2A_MEMPWR_GATE_6                                                                         0x158003a\n#define regL2_L2A_MEMPWR_GATE_6_BASE_IDX                                                                5\n#define regL2_L2A_MEMPWR_GATE_7                                                                         0x158003b\n#define regL2_L2A_MEMPWR_GATE_7_BASE_IDX                                                                5\n#define regL2_L2A_MEMPWR_GATE_8                                                                         0x158003c\n#define regL2_L2A_MEMPWR_GATE_8_BASE_IDX                                                                5\n#define regL2_L2A_MEMPWR_GATE_9                                                                         0x158003d\n#define regL2_L2A_MEMPWR_GATE_9_BASE_IDX                                                                5\n#define regL2_PWRGATE_CNTRL_REG_0                                                                       0x158003e\n#define regL2_PWRGATE_CNTRL_REG_0_BASE_IDX                                                              5\n#define regL2_L2A_MEMPWR_GATE_10                                                                        0x158003f\n#define regL2_L2A_MEMPWR_GATE_10_BASE_IDX                                                               5\n#define regL2_PWRGATE_CNTRL_REG_3                                                                       0x1580041\n#define regL2_PWRGATE_CNTRL_REG_3_BASE_IDX                                                              5\n#define regL2_ECO_CNTRL_0                                                                               0x1580042\n#define regL2_ECO_CNTRL_0_BASE_IDX                                                                      5\n\n\n\n\n\n\n\n\n#define regBIF_BX_PF2_MM_INDEX                                                                          0x2ffc0000\n#define regBIF_BX_PF2_MM_INDEX_BASE_IDX                                                                 5\n#define regBIF_BX_PF2_MM_DATA                                                                           0x2ffc0001\n#define regBIF_BX_PF2_MM_DATA_BASE_IDX                                                                  5\n#define regBIF_BX_PF2_MM_INDEX_HI                                                                       0x2ffc0006\n#define regBIF_BX_PF2_MM_INDEX_HI_BASE_IDX                                                              5\n\n\n\n\n#define regBIF_BX2_PCIE_INDEX                                                                           0x2ffc000c\n#define regBIF_BX2_PCIE_INDEX_BASE_IDX                                                                  5\n#define regBIF_BX2_PCIE_DATA                                                                            0x2ffc000d\n#define regBIF_BX2_PCIE_DATA_BASE_IDX                                                                   5\n#define regBIF_BX2_PCIE_INDEX2                                                                          0x2ffc000e\n#define regBIF_BX2_PCIE_INDEX2_BASE_IDX                                                                 5\n#define regBIF_BX2_PCIE_DATA2                                                                           0x2ffc000f\n#define regBIF_BX2_PCIE_DATA2_BASE_IDX                                                                  5\n#define regBIF_BX2_SBIOS_SCRATCH_0                                                                      0x2ffc0048\n#define regBIF_BX2_SBIOS_SCRATCH_0_BASE_IDX                                                             5\n#define regBIF_BX2_SBIOS_SCRATCH_1                                                                      0x2ffc0049\n#define regBIF_BX2_SBIOS_SCRATCH_1_BASE_IDX                                                             5\n#define regBIF_BX2_SBIOS_SCRATCH_2                                                                      0x2ffc004a\n#define regBIF_BX2_SBIOS_SCRATCH_2_BASE_IDX                                                             5\n#define regBIF_BX2_SBIOS_SCRATCH_3                                                                      0x2ffc004b\n#define regBIF_BX2_SBIOS_SCRATCH_3_BASE_IDX                                                             5\n#define regBIF_BX2_BIOS_SCRATCH_0                                                                       0x2ffc004c\n#define regBIF_BX2_BIOS_SCRATCH_0_BASE_IDX                                                              5\n#define regBIF_BX2_BIOS_SCRATCH_1                                                                       0x2ffc004d\n#define regBIF_BX2_BIOS_SCRATCH_1_BASE_IDX                                                              5\n#define regBIF_BX2_BIOS_SCRATCH_2                                                                       0x2ffc004e\n#define regBIF_BX2_BIOS_SCRATCH_2_BASE_IDX                                                              5\n#define regBIF_BX2_BIOS_SCRATCH_3                                                                       0x2ffc004f\n#define regBIF_BX2_BIOS_SCRATCH_3_BASE_IDX                                                              5\n#define regBIF_BX2_BIOS_SCRATCH_4                                                                       0x2ffc0050\n#define regBIF_BX2_BIOS_SCRATCH_4_BASE_IDX                                                              5\n#define regBIF_BX2_BIOS_SCRATCH_5                                                                       0x2ffc0051\n#define regBIF_BX2_BIOS_SCRATCH_5_BASE_IDX                                                              5\n#define regBIF_BX2_BIOS_SCRATCH_6                                                                       0x2ffc0052\n#define regBIF_BX2_BIOS_SCRATCH_6_BASE_IDX                                                              5\n#define regBIF_BX2_BIOS_SCRATCH_7                                                                       0x2ffc0053\n#define regBIF_BX2_BIOS_SCRATCH_7_BASE_IDX                                                              5\n#define regBIF_BX2_BIOS_SCRATCH_8                                                                       0x2ffc0054\n#define regBIF_BX2_BIOS_SCRATCH_8_BASE_IDX                                                              5\n#define regBIF_BX2_BIOS_SCRATCH_9                                                                       0x2ffc0055\n#define regBIF_BX2_BIOS_SCRATCH_9_BASE_IDX                                                              5\n#define regBIF_BX2_BIOS_SCRATCH_10                                                                      0x2ffc0056\n#define regBIF_BX2_BIOS_SCRATCH_10_BASE_IDX                                                             5\n#define regBIF_BX2_BIOS_SCRATCH_11                                                                      0x2ffc0057\n#define regBIF_BX2_BIOS_SCRATCH_11_BASE_IDX                                                             5\n#define regBIF_BX2_BIOS_SCRATCH_12                                                                      0x2ffc0058\n#define regBIF_BX2_BIOS_SCRATCH_12_BASE_IDX                                                             5\n#define regBIF_BX2_BIOS_SCRATCH_13                                                                      0x2ffc0059\n#define regBIF_BX2_BIOS_SCRATCH_13_BASE_IDX                                                             5\n#define regBIF_BX2_BIOS_SCRATCH_14                                                                      0x2ffc005a\n#define regBIF_BX2_BIOS_SCRATCH_14_BASE_IDX                                                             5\n#define regBIF_BX2_BIOS_SCRATCH_15                                                                      0x2ffc005b\n#define regBIF_BX2_BIOS_SCRATCH_15_BASE_IDX                                                             5\n#define regBIF_BX2_BIF_RLC_INTR_CNTL                                                                    0x2ffc0060\n#define regBIF_BX2_BIF_RLC_INTR_CNTL_BASE_IDX                                                           5\n#define regBIF_BX2_BIF_VCE_INTR_CNTL                                                                    0x2ffc0061\n#define regBIF_BX2_BIF_VCE_INTR_CNTL_BASE_IDX                                                           5\n#define regBIF_BX2_BIF_UVD_INTR_CNTL                                                                    0x2ffc0062\n#define regBIF_BX2_BIF_UVD_INTR_CNTL_BASE_IDX                                                           5\n#define regBIF_BX2_GFX_MMIOREG_CAM_ADDR0                                                                0x2ffc0080\n#define regBIF_BX2_GFX_MMIOREG_CAM_ADDR0_BASE_IDX                                                       5\n#define regBIF_BX2_GFX_MMIOREG_CAM_REMAP_ADDR0                                                          0x2ffc0081\n#define regBIF_BX2_GFX_MMIOREG_CAM_REMAP_ADDR0_BASE_IDX                                                 5\n#define regBIF_BX2_GFX_MMIOREG_CAM_ADDR1                                                                0x2ffc0082\n#define regBIF_BX2_GFX_MMIOREG_CAM_ADDR1_BASE_IDX                                                       5\n#define regBIF_BX2_GFX_MMIOREG_CAM_REMAP_ADDR1                                                          0x2ffc0083\n#define regBIF_BX2_GFX_MMIOREG_CAM_REMAP_ADDR1_BASE_IDX                                                 5\n#define regBIF_BX2_GFX_MMIOREG_CAM_ADDR2                                                                0x2ffc0084\n#define regBIF_BX2_GFX_MMIOREG_CAM_ADDR2_BASE_IDX                                                       5\n#define regBIF_BX2_GFX_MMIOREG_CAM_REMAP_ADDR2                                                          0x2ffc0085\n#define regBIF_BX2_GFX_MMIOREG_CAM_REMAP_ADDR2_BASE_IDX                                                 5\n#define regBIF_BX2_GFX_MMIOREG_CAM_ADDR3                                                                0x2ffc0086\n#define regBIF_BX2_GFX_MMIOREG_CAM_ADDR3_BASE_IDX                                                       5\n#define regBIF_BX2_GFX_MMIOREG_CAM_REMAP_ADDR3                                                          0x2ffc0087\n#define regBIF_BX2_GFX_MMIOREG_CAM_REMAP_ADDR3_BASE_IDX                                                 5\n#define regBIF_BX2_GFX_MMIOREG_CAM_ADDR4                                                                0x2ffc0088\n#define regBIF_BX2_GFX_MMIOREG_CAM_ADDR4_BASE_IDX                                                       5\n#define regBIF_BX2_GFX_MMIOREG_CAM_REMAP_ADDR4                                                          0x2ffc0089\n#define regBIF_BX2_GFX_MMIOREG_CAM_REMAP_ADDR4_BASE_IDX                                                 5\n#define regBIF_BX2_GFX_MMIOREG_CAM_ADDR5                                                                0x2ffc008a\n#define regBIF_BX2_GFX_MMIOREG_CAM_ADDR5_BASE_IDX                                                       5\n#define regBIF_BX2_GFX_MMIOREG_CAM_REMAP_ADDR5                                                          0x2ffc008b\n#define regBIF_BX2_GFX_MMIOREG_CAM_REMAP_ADDR5_BASE_IDX                                                 5\n#define regBIF_BX2_GFX_MMIOREG_CAM_ADDR6                                                                0x2ffc008c\n#define regBIF_BX2_GFX_MMIOREG_CAM_ADDR6_BASE_IDX                                                       5\n#define regBIF_BX2_GFX_MMIOREG_CAM_REMAP_ADDR6                                                          0x2ffc008d\n#define regBIF_BX2_GFX_MMIOREG_CAM_REMAP_ADDR6_BASE_IDX                                                 5\n#define regBIF_BX2_GFX_MMIOREG_CAM_ADDR7                                                                0x2ffc008e\n#define regBIF_BX2_GFX_MMIOREG_CAM_ADDR7_BASE_IDX                                                       5\n#define regBIF_BX2_GFX_MMIOREG_CAM_REMAP_ADDR7                                                          0x2ffc008f\n#define regBIF_BX2_GFX_MMIOREG_CAM_REMAP_ADDR7_BASE_IDX                                                 5\n#define regBIF_BX2_GFX_MMIOREG_CAM_CNTL                                                                 0x2ffc0090\n#define regBIF_BX2_GFX_MMIOREG_CAM_CNTL_BASE_IDX                                                        5\n#define regBIF_BX2_GFX_MMIOREG_CAM_ZERO_CPL                                                             0x2ffc0091\n#define regBIF_BX2_GFX_MMIOREG_CAM_ZERO_CPL_BASE_IDX                                                    5\n#define regBIF_BX2_GFX_MMIOREG_CAM_ONE_CPL                                                              0x2ffc0092\n#define regBIF_BX2_GFX_MMIOREG_CAM_ONE_CPL_BASE_IDX                                                     5\n#define regBIF_BX2_GFX_MMIOREG_CAM_PROGRAMMABLE_CPL                                                     0x2ffc0093\n#define regBIF_BX2_GFX_MMIOREG_CAM_PROGRAMMABLE_CPL_BASE_IDX                                            5\n\n\n\n\n#define regRCC_STRAP3_RCC_BIF_STRAP0                                                                    0x2ffc0d20\n#define regRCC_STRAP3_RCC_BIF_STRAP0_BASE_IDX                                                           5\n#define regRCC_STRAP3_RCC_BIF_STRAP1                                                                    0x2ffc0d21\n#define regRCC_STRAP3_RCC_BIF_STRAP1_BASE_IDX                                                           5\n#define regRCC_STRAP3_RCC_BIF_STRAP2                                                                    0x2ffc0d22\n#define regRCC_STRAP3_RCC_BIF_STRAP2_BASE_IDX                                                           5\n#define regRCC_STRAP3_RCC_BIF_STRAP3                                                                    0x2ffc0d23\n#define regRCC_STRAP3_RCC_BIF_STRAP3_BASE_IDX                                                           5\n#define regRCC_STRAP3_RCC_BIF_STRAP4                                                                    0x2ffc0d24\n#define regRCC_STRAP3_RCC_BIF_STRAP4_BASE_IDX                                                           5\n#define regRCC_STRAP3_RCC_BIF_STRAP5                                                                    0x2ffc0d25\n#define regRCC_STRAP3_RCC_BIF_STRAP5_BASE_IDX                                                           5\n#define regRCC_STRAP3_RCC_BIF_STRAP6                                                                    0x2ffc0d26\n#define regRCC_STRAP3_RCC_BIF_STRAP6_BASE_IDX                                                           5\n#define regRCC_STRAP3_RCC_DEV0_PORT_STRAP0                                                              0x2ffc0d27\n#define regRCC_STRAP3_RCC_DEV0_PORT_STRAP0_BASE_IDX                                                     5\n#define regRCC_STRAP3_RCC_DEV0_PORT_STRAP1                                                              0x2ffc0d28\n#define regRCC_STRAP3_RCC_DEV0_PORT_STRAP1_BASE_IDX                                                     5\n#define regRCC_STRAP3_RCC_DEV0_PORT_STRAP10                                                             0x2ffc0d29\n#define regRCC_STRAP3_RCC_DEV0_PORT_STRAP10_BASE_IDX                                                    5\n#define regRCC_STRAP3_RCC_DEV0_PORT_STRAP11                                                             0x2ffc0d2a\n#define regRCC_STRAP3_RCC_DEV0_PORT_STRAP11_BASE_IDX                                                    5\n#define regRCC_STRAP3_RCC_DEV0_PORT_STRAP12                                                             0x2ffc0d2b\n#define regRCC_STRAP3_RCC_DEV0_PORT_STRAP12_BASE_IDX                                                    5\n#define regRCC_STRAP3_RCC_DEV0_PORT_STRAP13                                                             0x2ffc0d2c\n#define regRCC_STRAP3_RCC_DEV0_PORT_STRAP13_BASE_IDX                                                    5\n#define regRCC_STRAP3_RCC_DEV0_PORT_STRAP2                                                              0x2ffc0d2d\n#define regRCC_STRAP3_RCC_DEV0_PORT_STRAP2_BASE_IDX                                                     5\n#define regRCC_STRAP3_RCC_DEV0_PORT_STRAP3                                                              0x2ffc0d2e\n#define regRCC_STRAP3_RCC_DEV0_PORT_STRAP3_BASE_IDX                                                     5\n#define regRCC_STRAP3_RCC_DEV0_PORT_STRAP4                                                              0x2ffc0d2f\n#define regRCC_STRAP3_RCC_DEV0_PORT_STRAP4_BASE_IDX                                                     5\n#define regRCC_STRAP3_RCC_DEV0_PORT_STRAP5                                                              0x2ffc0d30\n#define regRCC_STRAP3_RCC_DEV0_PORT_STRAP5_BASE_IDX                                                     5\n#define regRCC_STRAP3_RCC_DEV0_PORT_STRAP6                                                              0x2ffc0d31\n#define regRCC_STRAP3_RCC_DEV0_PORT_STRAP6_BASE_IDX                                                     5\n#define regRCC_STRAP3_RCC_DEV0_PORT_STRAP7                                                              0x2ffc0d32\n#define regRCC_STRAP3_RCC_DEV0_PORT_STRAP7_BASE_IDX                                                     5\n#define regRCC_STRAP3_RCC_DEV0_PORT_STRAP8                                                              0x2ffc0d33\n#define regRCC_STRAP3_RCC_DEV0_PORT_STRAP8_BASE_IDX                                                     5\n#define regRCC_STRAP3_RCC_DEV0_PORT_STRAP9                                                              0x2ffc0d34\n#define regRCC_STRAP3_RCC_DEV0_PORT_STRAP9_BASE_IDX                                                     5\n#define regRCC_STRAP3_RCC_DEV0_EPF0_STRAP0                                                              0x2ffc0d35\n#define regRCC_STRAP3_RCC_DEV0_EPF0_STRAP0_BASE_IDX                                                     5\n#define regRCC_STRAP3_RCC_DEV0_EPF0_STRAP1                                                              0x2ffc0d36\n#define regRCC_STRAP3_RCC_DEV0_EPF0_STRAP1_BASE_IDX                                                     5\n#define regRCC_STRAP3_RCC_DEV0_EPF0_STRAP13                                                             0x2ffc0d37\n#define regRCC_STRAP3_RCC_DEV0_EPF0_STRAP13_BASE_IDX                                                    5\n#define regRCC_STRAP3_RCC_DEV0_EPF0_STRAP14                                                             0x2ffc0d38\n#define regRCC_STRAP3_RCC_DEV0_EPF0_STRAP14_BASE_IDX                                                    5\n#define regRCC_STRAP3_RCC_DEV0_EPF0_STRAP15                                                             0x2ffc0d39\n#define regRCC_STRAP3_RCC_DEV0_EPF0_STRAP15_BASE_IDX                                                    5\n#define regRCC_STRAP3_RCC_DEV0_EPF0_STRAP16                                                             0x2ffc0d3a\n#define regRCC_STRAP3_RCC_DEV0_EPF0_STRAP16_BASE_IDX                                                    5\n#define regRCC_STRAP3_RCC_DEV0_EPF0_STRAP17                                                             0x2ffc0d3b\n#define regRCC_STRAP3_RCC_DEV0_EPF0_STRAP17_BASE_IDX                                                    5\n#define regRCC_STRAP3_RCC_DEV0_EPF0_STRAP18                                                             0x2ffc0d3c\n#define regRCC_STRAP3_RCC_DEV0_EPF0_STRAP18_BASE_IDX                                                    5\n#define regRCC_STRAP3_RCC_DEV0_EPF0_STRAP2                                                              0x2ffc0d3d\n#define regRCC_STRAP3_RCC_DEV0_EPF0_STRAP2_BASE_IDX                                                     5\n#define regRCC_STRAP3_RCC_DEV0_EPF0_STRAP3                                                              0x2ffc0d3e\n#define regRCC_STRAP3_RCC_DEV0_EPF0_STRAP3_BASE_IDX                                                     5\n#define regRCC_STRAP3_RCC_DEV0_EPF0_STRAP4                                                              0x2ffc0d3f\n#define regRCC_STRAP3_RCC_DEV0_EPF0_STRAP4_BASE_IDX                                                     5\n#define regRCC_STRAP3_RCC_DEV0_EPF0_STRAP5                                                              0x2ffc0d40\n#define regRCC_STRAP3_RCC_DEV0_EPF0_STRAP5_BASE_IDX                                                     5\n#define regRCC_STRAP3_RCC_DEV0_EPF0_STRAP8                                                              0x2ffc0d42\n#define regRCC_STRAP3_RCC_DEV0_EPF0_STRAP8_BASE_IDX                                                     5\n#define regRCC_STRAP3_RCC_DEV0_EPF0_STRAP9                                                              0x2ffc0d43\n#define regRCC_STRAP3_RCC_DEV0_EPF0_STRAP9_BASE_IDX                                                     5\n#define regRCC_STRAP3_RCC_DEV0_EPF1_STRAP0                                                              0x2ffc0d44\n#define regRCC_STRAP3_RCC_DEV0_EPF1_STRAP0_BASE_IDX                                                     5\n#define regRCC_STRAP3_RCC_DEV0_EPF1_STRAP2                                                              0x2ffc0d4f\n#define regRCC_STRAP3_RCC_DEV0_EPF1_STRAP2_BASE_IDX                                                     5\n#define regRCC_STRAP3_RCC_DEV0_EPF1_STRAP3                                                              0x2ffc0d50\n#define regRCC_STRAP3_RCC_DEV0_EPF1_STRAP3_BASE_IDX                                                     5\n#define regRCC_STRAP3_RCC_DEV0_EPF1_STRAP4                                                              0x2ffc0d51\n#define regRCC_STRAP3_RCC_DEV0_EPF1_STRAP4_BASE_IDX                                                     5\n#define regRCC_STRAP3_RCC_DEV0_EPF1_STRAP5                                                              0x2ffc0d52\n#define regRCC_STRAP3_RCC_DEV0_EPF1_STRAP5_BASE_IDX                                                     5\n#define regRCC_STRAP3_RCC_DEV0_EPF1_STRAP6                                                              0x2ffc0d53\n#define regRCC_STRAP3_RCC_DEV0_EPF1_STRAP6_BASE_IDX                                                     5\n#define regRCC_STRAP3_RCC_DEV0_EPF1_STRAP7                                                              0x2ffc0d54\n#define regRCC_STRAP3_RCC_DEV0_EPF1_STRAP7_BASE_IDX                                                     5\n\n\n\n\n#define regRCC_EP_DEV0_3_EP_PCIE_SCRATCH                                                                0x2ffc0d56\n#define regRCC_EP_DEV0_3_EP_PCIE_SCRATCH_BASE_IDX                                                       5\n#define regRCC_EP_DEV0_3_EP_PCIE_CNTL                                                                   0x2ffc0d58\n#define regRCC_EP_DEV0_3_EP_PCIE_CNTL_BASE_IDX                                                          5\n#define regRCC_EP_DEV0_3_EP_PCIE_INT_CNTL                                                               0x2ffc0d59\n#define regRCC_EP_DEV0_3_EP_PCIE_INT_CNTL_BASE_IDX                                                      5\n#define regRCC_EP_DEV0_3_EP_PCIE_INT_STATUS                                                             0x2ffc0d5a\n#define regRCC_EP_DEV0_3_EP_PCIE_INT_STATUS_BASE_IDX                                                    5\n#define regRCC_EP_DEV0_3_EP_PCIE_RX_CNTL2                                                               0x2ffc0d5b\n#define regRCC_EP_DEV0_3_EP_PCIE_RX_CNTL2_BASE_IDX                                                      5\n#define regRCC_EP_DEV0_3_EP_PCIE_BUS_CNTL                                                               0x2ffc0d5c\n#define regRCC_EP_DEV0_3_EP_PCIE_BUS_CNTL_BASE_IDX                                                      5\n#define regRCC_EP_DEV0_3_EP_PCIE_CFG_CNTL                                                               0x2ffc0d5d\n#define regRCC_EP_DEV0_3_EP_PCIE_CFG_CNTL_BASE_IDX                                                      5\n#define regRCC_EP_DEV0_3_EP_PCIE_TX_LTR_CNTL                                                            0x2ffc0d5f\n#define regRCC_EP_DEV0_3_EP_PCIE_TX_LTR_CNTL_BASE_IDX                                                   5\n#define regRCC_EP_DEV0_2_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_0                                               0x2ffc0d60\n#define regRCC_EP_DEV0_2_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX                                      5\n#define regRCC_EP_DEV0_2_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_1                                               0x2ffc0d60\n#define regRCC_EP_DEV0_2_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_1_BASE_IDX                                      5\n#define regRCC_EP_DEV0_2_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_2                                               0x2ffc0d60\n#define regRCC_EP_DEV0_2_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_2_BASE_IDX                                      5\n#define regRCC_EP_DEV0_2_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_3                                               0x2ffc0d60\n#define regRCC_EP_DEV0_2_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_3_BASE_IDX                                      5\n#define regRCC_EP_DEV0_2_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_4                                               0x2ffc0d61\n#define regRCC_EP_DEV0_2_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_4_BASE_IDX                                      5\n#define regRCC_EP_DEV0_2_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_5                                               0x2ffc0d61\n#define regRCC_EP_DEV0_2_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_5_BASE_IDX                                      5\n#define regRCC_EP_DEV0_2_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_6                                               0x2ffc0d61\n#define regRCC_EP_DEV0_2_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_6_BASE_IDX                                      5\n#define regRCC_EP_DEV0_2_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_7                                               0x2ffc0d61\n#define regRCC_EP_DEV0_2_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_7_BASE_IDX                                      5\n#define regRCC_EP_DEV0_3_EP_PCIE_STRAP_MISC                                                             0x2ffc0d62\n#define regRCC_EP_DEV0_3_EP_PCIE_STRAP_MISC_BASE_IDX                                                    5\n#define regRCC_EP_DEV0_3_EP_PCIE_STRAP_MISC2                                                            0x2ffc0d63\n#define regRCC_EP_DEV0_3_EP_PCIE_STRAP_MISC2_BASE_IDX                                                   5\n#define regRCC_EP_DEV0_3_EP_PCIE_F0_DPA_CAP                                                             0x2ffc0d65\n#define regRCC_EP_DEV0_3_EP_PCIE_F0_DPA_CAP_BASE_IDX                                                    5\n#define regRCC_EP_DEV0_3_EP_PCIE_F0_DPA_LATENCY_INDICATOR                                               0x2ffc0d66\n#define regRCC_EP_DEV0_3_EP_PCIE_F0_DPA_LATENCY_INDICATOR_BASE_IDX                                      5\n#define regRCC_EP_DEV0_3_EP_PCIE_F0_DPA_CNTL                                                            0x2ffc0d66\n#define regRCC_EP_DEV0_3_EP_PCIE_F0_DPA_CNTL_BASE_IDX                                                   5\n#define regRCC_EP_DEV0_3_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_0                                               0x2ffc0d66\n#define regRCC_EP_DEV0_3_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX                                      5\n#define regRCC_EP_DEV0_3_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_1                                               0x2ffc0d67\n#define regRCC_EP_DEV0_3_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_1_BASE_IDX                                      5\n#define regRCC_EP_DEV0_3_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_2                                               0x2ffc0d67\n#define regRCC_EP_DEV0_3_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_2_BASE_IDX                                      5\n#define regRCC_EP_DEV0_3_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_3                                               0x2ffc0d67\n#define regRCC_EP_DEV0_3_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_3_BASE_IDX                                      5\n#define regRCC_EP_DEV0_3_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_4                                               0x2ffc0d67\n#define regRCC_EP_DEV0_3_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_4_BASE_IDX                                      5\n#define regRCC_EP_DEV0_3_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_5                                               0x2ffc0d68\n#define regRCC_EP_DEV0_3_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_5_BASE_IDX                                      5\n#define regRCC_EP_DEV0_3_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_6                                               0x2ffc0d68\n#define regRCC_EP_DEV0_3_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_6_BASE_IDX                                      5\n#define regRCC_EP_DEV0_3_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_7                                               0x2ffc0d68\n#define regRCC_EP_DEV0_3_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_7_BASE_IDX                                      5\n#define regRCC_EP_DEV0_3_EP_PCIE_PME_CONTROL                                                            0x2ffc0d68\n#define regRCC_EP_DEV0_3_EP_PCIE_PME_CONTROL_BASE_IDX                                                   5\n#define regRCC_EP_DEV0_3_EP_PCIEP_RESERVED                                                              0x2ffc0d69\n#define regRCC_EP_DEV0_3_EP_PCIEP_RESERVED_BASE_IDX                                                     5\n#define regRCC_EP_DEV0_3_EP_PCIE_TX_CNTL                                                                0x2ffc0d6b\n#define regRCC_EP_DEV0_3_EP_PCIE_TX_CNTL_BASE_IDX                                                       5\n#define regRCC_EP_DEV0_3_EP_PCIE_TX_REQUESTER_ID                                                        0x2ffc0d6c\n#define regRCC_EP_DEV0_3_EP_PCIE_TX_REQUESTER_ID_BASE_IDX                                               5\n#define regRCC_EP_DEV0_3_EP_PCIE_ERR_CNTL                                                               0x2ffc0d6d\n#define regRCC_EP_DEV0_3_EP_PCIE_ERR_CNTL_BASE_IDX                                                      5\n#define regRCC_EP_DEV0_3_EP_PCIE_RX_CNTL                                                                0x2ffc0d6e\n#define regRCC_EP_DEV0_3_EP_PCIE_RX_CNTL_BASE_IDX                                                       5\n#define regRCC_EP_DEV0_3_EP_PCIE_LC_SPEED_CNTL                                                          0x2ffc0d6f\n#define regRCC_EP_DEV0_3_EP_PCIE_LC_SPEED_CNTL_BASE_IDX                                                 5\n\n\n\n\n#define regRCC_DWN_DEV0_3_DN_PCIE_RESERVED                                                              0x2ffc0d70\n#define regRCC_DWN_DEV0_3_DN_PCIE_RESERVED_BASE_IDX                                                     5\n#define regRCC_DWN_DEV0_3_DN_PCIE_SCRATCH                                                               0x2ffc0d71\n#define regRCC_DWN_DEV0_3_DN_PCIE_SCRATCH_BASE_IDX                                                      5\n#define regRCC_DWN_DEV0_3_DN_PCIE_CNTL                                                                  0x2ffc0d73\n#define regRCC_DWN_DEV0_3_DN_PCIE_CNTL_BASE_IDX                                                         5\n#define regRCC_DWN_DEV0_3_DN_PCIE_CONFIG_CNTL                                                           0x2ffc0d74\n#define regRCC_DWN_DEV0_3_DN_PCIE_CONFIG_CNTL_BASE_IDX                                                  5\n#define regRCC_DWN_DEV0_3_DN_PCIE_RX_CNTL2                                                              0x2ffc0d75\n#define regRCC_DWN_DEV0_3_DN_PCIE_RX_CNTL2_BASE_IDX                                                     5\n#define regRCC_DWN_DEV0_3_DN_PCIE_BUS_CNTL                                                              0x2ffc0d76\n#define regRCC_DWN_DEV0_3_DN_PCIE_BUS_CNTL_BASE_IDX                                                     5\n#define regRCC_DWN_DEV0_3_DN_PCIE_CFG_CNTL                                                              0x2ffc0d77\n#define regRCC_DWN_DEV0_3_DN_PCIE_CFG_CNTL_BASE_IDX                                                     5\n#define regRCC_DWN_DEV0_3_DN_PCIE_STRAP_F0                                                              0x2ffc0d78\n#define regRCC_DWN_DEV0_3_DN_PCIE_STRAP_F0_BASE_IDX                                                     5\n#define regRCC_DWN_DEV0_3_DN_PCIE_STRAP_MISC                                                            0x2ffc0d79\n#define regRCC_DWN_DEV0_3_DN_PCIE_STRAP_MISC_BASE_IDX                                                   5\n#define regRCC_DWN_DEV0_3_DN_PCIE_STRAP_MISC2                                                           0x2ffc0d7a\n#define regRCC_DWN_DEV0_3_DN_PCIE_STRAP_MISC2_BASE_IDX                                                  5\n\n\n\n\n#define regRCC_DWNP_DEV0_3_PCIE_ERR_CNTL                                                                0x2ffc0d7c\n#define regRCC_DWNP_DEV0_3_PCIE_ERR_CNTL_BASE_IDX                                                       5\n#define regRCC_DWNP_DEV0_3_PCIE_RX_CNTL                                                                 0x2ffc0d7d\n#define regRCC_DWNP_DEV0_3_PCIE_RX_CNTL_BASE_IDX                                                        5\n#define regRCC_DWNP_DEV0_3_PCIE_LC_SPEED_CNTL                                                           0x2ffc0d7e\n#define regRCC_DWNP_DEV0_3_PCIE_LC_SPEED_CNTL_BASE_IDX                                                  5\n#define regRCC_DWNP_DEV0_3_PCIE_LC_CNTL2                                                                0x2ffc0d7f\n#define regRCC_DWNP_DEV0_3_PCIE_LC_CNTL2_BASE_IDX                                                       5\n#define regRCC_DWNP_DEV0_3_PCIEP_STRAP_MISC                                                             0x2ffc0d80\n#define regRCC_DWNP_DEV0_3_PCIEP_STRAP_MISC_BASE_IDX                                                    5\n#define regRCC_DWNP_DEV0_3_LTR_MSG_INFO_FROM_EP                                                         0x2ffc0d81\n#define regRCC_DWNP_DEV0_3_LTR_MSG_INFO_FROM_EP_BASE_IDX                                                5\n\n\n\n\n#define regRCC_DEV0_EPF0_1_RCC_ERR_LOG                                                                  0x2ffc0da5\n#define regRCC_DEV0_EPF0_1_RCC_ERR_LOG_BASE_IDX                                                         5\n#define regRCC_DEV0_EPF0_1_RCC_DOORBELL_APER_EN                                                         0x2ffc0de0\n#define regRCC_DEV0_EPF0_1_RCC_DOORBELL_APER_EN_BASE_IDX                                                5\n#define regRCC_DEV0_EPF0_1_RCC_CONFIG_MEMSIZE                                                           0x2ffc0de3\n#define regRCC_DEV0_EPF0_1_RCC_CONFIG_MEMSIZE_BASE_IDX                                                  5\n#define regRCC_DEV0_EPF0_1_RCC_CONFIG_RESERVED                                                          0x2ffc0de4\n#define regRCC_DEV0_EPF0_1_RCC_CONFIG_RESERVED_BASE_IDX                                                 5\n#define regRCC_DEV0_EPF0_1_RCC_IOV_FUNC_IDENTIFIER                                                      0x2ffc0de5\n#define regRCC_DEV0_EPF0_1_RCC_IOV_FUNC_IDENTIFIER_BASE_IDX                                             5\n\n\n\n\n#define regRCC_DEV0_2_RCC_ERR_INT_CNTL                                                                  0x2ffc0da6\n#define regRCC_DEV0_2_RCC_ERR_INT_CNTL_BASE_IDX                                                         5\n#define regRCC_DEV0_2_RCC_BACO_CNTL_MISC                                                                0x2ffc0da7\n#define regRCC_DEV0_2_RCC_BACO_CNTL_MISC_BASE_IDX                                                       5\n#define regRCC_DEV0_2_RCC_RESET_EN                                                                      0x2ffc0da8\n#define regRCC_DEV0_2_RCC_RESET_EN_BASE_IDX                                                             5\n#define regRCC_DEV0_3_RCC_VDM_SUPPORT                                                                   0x2ffc0da9\n#define regRCC_DEV0_3_RCC_VDM_SUPPORT_BASE_IDX                                                          5\n#define regRCC_DEV0_3_RCC_MARGIN_PARAM_CNTL0                                                            0x2ffc0daa\n#define regRCC_DEV0_3_RCC_MARGIN_PARAM_CNTL0_BASE_IDX                                                   5\n#define regRCC_DEV0_3_RCC_MARGIN_PARAM_CNTL1                                                            0x2ffc0dab\n#define regRCC_DEV0_3_RCC_MARGIN_PARAM_CNTL1_BASE_IDX                                                   5\n#define regRCC_DEV0_2_RCC_GPUIOV_REGION                                                                 0x2ffc0dac\n#define regRCC_DEV0_2_RCC_GPUIOV_REGION_BASE_IDX                                                        5\n#define regRCC_DEV0_2_RCC_GPU_HOSTVM_EN                                                                 0x2ffc0dad\n#define regRCC_DEV0_2_RCC_GPU_HOSTVM_EN_BASE_IDX                                                        5\n#define regRCC_DEV0_2_RCC_CONSOLE_IOV_MODE_CNTL                                                         0x2ffc0dae\n#define regRCC_DEV0_2_RCC_CONSOLE_IOV_MODE_CNTL_BASE_IDX                                                5\n#define regRCC_DEV0_2_RCC_CONSOLE_IOV_FIRST_VF_OFFSET                                                   0x2ffc0daf\n#define regRCC_DEV0_2_RCC_CONSOLE_IOV_FIRST_VF_OFFSET_BASE_IDX                                          5\n#define regRCC_DEV0_2_RCC_CONSOLE_IOV_VF_STRIDE                                                         0x2ffc0daf\n#define regRCC_DEV0_2_RCC_CONSOLE_IOV_VF_STRIDE_BASE_IDX                                                5\n#define regRCC_DEV0_2_RCC_PEER_REG_RANGE0                                                               0x2ffc0dde\n#define regRCC_DEV0_2_RCC_PEER_REG_RANGE0_BASE_IDX                                                      5\n#define regRCC_DEV0_2_RCC_PEER_REG_RANGE1                                                               0x2ffc0ddf\n#define regRCC_DEV0_2_RCC_PEER_REG_RANGE1_BASE_IDX                                                      5\n#define regRCC_DEV0_3_RCC_BUS_CNTL                                                                      0x2ffc0de1\n#define regRCC_DEV0_3_RCC_BUS_CNTL_BASE_IDX                                                             5\n#define regRCC_DEV0_2_RCC_CONFIG_CNTL                                                                   0x2ffc0de2\n#define regRCC_DEV0_2_RCC_CONFIG_CNTL_BASE_IDX                                                          5\n#define regRCC_DEV0_2_RCC_CONFIG_F0_BASE                                                                0x2ffc0de6\n#define regRCC_DEV0_2_RCC_CONFIG_F0_BASE_BASE_IDX                                                       5\n#define regRCC_DEV0_2_RCC_CONFIG_APER_SIZE                                                              0x2ffc0de7\n#define regRCC_DEV0_2_RCC_CONFIG_APER_SIZE_BASE_IDX                                                     5\n#define regRCC_DEV0_2_RCC_CONFIG_REG_APER_SIZE                                                          0x2ffc0de8\n#define regRCC_DEV0_2_RCC_CONFIG_REG_APER_SIZE_BASE_IDX                                                 5\n#define regRCC_DEV0_2_RCC_XDMA_LO                                                                       0x2ffc0de9\n#define regRCC_DEV0_2_RCC_XDMA_LO_BASE_IDX                                                              5\n#define regRCC_DEV0_2_RCC_XDMA_HI                                                                       0x2ffc0dea\n#define regRCC_DEV0_2_RCC_XDMA_HI_BASE_IDX                                                              5\n#define regRCC_DEV0_3_RCC_FEATURES_CONTROL_MISC                                                         0x2ffc0deb\n#define regRCC_DEV0_3_RCC_FEATURES_CONTROL_MISC_BASE_IDX                                                5\n#define regRCC_DEV0_2_RCC_BUSNUM_CNTL1                                                                  0x2ffc0dec\n#define regRCC_DEV0_2_RCC_BUSNUM_CNTL1_BASE_IDX                                                         5\n#define regRCC_DEV0_2_RCC_BUSNUM_LIST0                                                                  0x2ffc0ded\n#define regRCC_DEV0_2_RCC_BUSNUM_LIST0_BASE_IDX                                                         5\n#define regRCC_DEV0_2_RCC_BUSNUM_LIST1                                                                  0x2ffc0dee\n#define regRCC_DEV0_2_RCC_BUSNUM_LIST1_BASE_IDX                                                         5\n#define regRCC_DEV0_2_RCC_BUSNUM_CNTL2                                                                  0x2ffc0def\n#define regRCC_DEV0_2_RCC_BUSNUM_CNTL2_BASE_IDX                                                         5\n#define regRCC_DEV0_2_RCC_CAPTURE_HOST_BUSNUM                                                           0x2ffc0df0\n#define regRCC_DEV0_2_RCC_CAPTURE_HOST_BUSNUM_BASE_IDX                                                  5\n#define regRCC_DEV0_2_RCC_HOST_BUSNUM                                                                   0x2ffc0df1\n#define regRCC_DEV0_2_RCC_HOST_BUSNUM_BASE_IDX                                                          5\n#define regRCC_DEV0_2_RCC_PEER0_FB_OFFSET_HI                                                            0x2ffc0df2\n#define regRCC_DEV0_2_RCC_PEER0_FB_OFFSET_HI_BASE_IDX                                                   5\n#define regRCC_DEV0_2_RCC_PEER0_FB_OFFSET_LO                                                            0x2ffc0df3\n#define regRCC_DEV0_2_RCC_PEER0_FB_OFFSET_LO_BASE_IDX                                                   5\n#define regRCC_DEV0_2_RCC_PEER1_FB_OFFSET_HI                                                            0x2ffc0df4\n#define regRCC_DEV0_2_RCC_PEER1_FB_OFFSET_HI_BASE_IDX                                                   5\n#define regRCC_DEV0_2_RCC_PEER1_FB_OFFSET_LO                                                            0x2ffc0df5\n#define regRCC_DEV0_2_RCC_PEER1_FB_OFFSET_LO_BASE_IDX                                                   5\n#define regRCC_DEV0_2_RCC_PEER2_FB_OFFSET_HI                                                            0x2ffc0df6\n#define regRCC_DEV0_2_RCC_PEER2_FB_OFFSET_HI_BASE_IDX                                                   5\n#define regRCC_DEV0_2_RCC_PEER2_FB_OFFSET_LO                                                            0x2ffc0df7\n#define regRCC_DEV0_2_RCC_PEER2_FB_OFFSET_LO_BASE_IDX                                                   5\n#define regRCC_DEV0_2_RCC_PEER3_FB_OFFSET_HI                                                            0x2ffc0df8\n#define regRCC_DEV0_2_RCC_PEER3_FB_OFFSET_HI_BASE_IDX                                                   5\n#define regRCC_DEV0_2_RCC_PEER3_FB_OFFSET_LO                                                            0x2ffc0df9\n#define regRCC_DEV0_2_RCC_PEER3_FB_OFFSET_LO_BASE_IDX                                                   5\n#define regRCC_DEV0_2_RCC_DEVFUNCNUM_LIST0                                                              0x2ffc0dfa\n#define regRCC_DEV0_2_RCC_DEVFUNCNUM_LIST0_BASE_IDX                                                     5\n#define regRCC_DEV0_2_RCC_DEVFUNCNUM_LIST1                                                              0x2ffc0dfb\n#define regRCC_DEV0_2_RCC_DEVFUNCNUM_LIST1_BASE_IDX                                                     5\n#define regRCC_DEV0_3_RCC_DEV0_LINK_CNTL                                                                0x2ffc0dfd\n#define regRCC_DEV0_3_RCC_DEV0_LINK_CNTL_BASE_IDX                                                       5\n#define regRCC_DEV0_3_RCC_CMN_LINK_CNTL                                                                 0x2ffc0dfe\n#define regRCC_DEV0_3_RCC_CMN_LINK_CNTL_BASE_IDX                                                        5\n#define regRCC_DEV0_3_RCC_EP_REQUESTERID_RESTORE                                                        0x2ffc0dff\n#define regRCC_DEV0_3_RCC_EP_REQUESTERID_RESTORE_BASE_IDX                                               5\n#define regRCC_DEV0_3_RCC_LTR_LSWITCH_CNTL                                                              0x2ffc0e00\n#define regRCC_DEV0_3_RCC_LTR_LSWITCH_CNTL_BASE_IDX                                                     5\n#define regRCC_DEV0_3_RCC_MH_ARB_CNTL                                                                   0x2ffc0e01\n#define regRCC_DEV0_3_RCC_MH_ARB_CNTL_BASE_IDX                                                          5\n\n\n\n\n#define regBIF_BX2_CC_BIF_BX_STRAP0                                                                     0x2ffc0e02\n#define regBIF_BX2_CC_BIF_BX_STRAP0_BASE_IDX                                                            5\n#define regBIF_BX2_CC_BIF_BX_PINSTRAP0                                                                  0x2ffc0e04\n#define regBIF_BX2_CC_BIF_BX_PINSTRAP0_BASE_IDX                                                         5\n#define regBIF_BX2_BIF_MM_INDACCESS_CNTL                                                                0x2ffc0e06\n#define regBIF_BX2_BIF_MM_INDACCESS_CNTL_BASE_IDX                                                       5\n#define regBIF_BX2_BUS_CNTL                                                                             0x2ffc0e07\n#define regBIF_BX2_BUS_CNTL_BASE_IDX                                                                    5\n#define regBIF_BX2_BIF_SCRATCH0                                                                         0x2ffc0e08\n#define regBIF_BX2_BIF_SCRATCH0_BASE_IDX                                                                5\n#define regBIF_BX2_BIF_SCRATCH1                                                                         0x2ffc0e09\n#define regBIF_BX2_BIF_SCRATCH1_BASE_IDX                                                                5\n#define regBIF_BX2_BX_RESET_EN                                                                          0x2ffc0e0d\n#define regBIF_BX2_BX_RESET_EN_BASE_IDX                                                                 5\n#define regBIF_BX2_MM_CFGREGS_CNTL                                                                      0x2ffc0e0e\n#define regBIF_BX2_MM_CFGREGS_CNTL_BASE_IDX                                                             5\n#define regBIF_BX2_BX_RESET_CNTL                                                                        0x2ffc0e10\n#define regBIF_BX2_BX_RESET_CNTL_BASE_IDX                                                               5\n#define regBIF_BX2_INTERRUPT_CNTL                                                                       0x2ffc0e11\n#define regBIF_BX2_INTERRUPT_CNTL_BASE_IDX                                                              5\n#define regBIF_BX2_INTERRUPT_CNTL2                                                                      0x2ffc0e12\n#define regBIF_BX2_INTERRUPT_CNTL2_BASE_IDX                                                             5\n#define regBIF_BX2_CLKREQB_PAD_CNTL                                                                     0x2ffc0e18\n#define regBIF_BX2_CLKREQB_PAD_CNTL_BASE_IDX                                                            5\n#define regBIF_BX2_BIF_FEATURES_CONTROL_MISC                                                            0x2ffc0e1b\n#define regBIF_BX2_BIF_FEATURES_CONTROL_MISC_BASE_IDX                                                   5\n#define regBIF_BX2_BIF_DOORBELL_CNTL                                                                    0x2ffc0e1d\n#define regBIF_BX2_BIF_DOORBELL_CNTL_BASE_IDX                                                           5\n#define regBIF_BX2_BIF_DOORBELL_INT_CNTL                                                                0x2ffc0e1e\n#define regBIF_BX2_BIF_DOORBELL_INT_CNTL_BASE_IDX                                                       5\n#define regBIF_BX2_BIF_FB_EN                                                                            0x2ffc0e20\n#define regBIF_BX2_BIF_FB_EN_BASE_IDX                                                                   5\n#define regBIF_BX2_BIF_INTR_CNTL                                                                        0x2ffc0e21\n#define regBIF_BX2_BIF_INTR_CNTL_BASE_IDX                                                               5\n#define regBIF_BX2_BIF_MST_TRANS_PENDING_VF                                                             0x2ffc0e29\n#define regBIF_BX2_BIF_MST_TRANS_PENDING_VF_BASE_IDX                                                    5\n#define regBIF_BX2_BIF_SLV_TRANS_PENDING_VF                                                             0x2ffc0e2a\n#define regBIF_BX2_BIF_SLV_TRANS_PENDING_VF_BASE_IDX                                                    5\n#define regBIF_BX2_BACO_CNTL                                                                            0x2ffc0e2b\n#define regBIF_BX2_BACO_CNTL_BASE_IDX                                                                   5\n#define regBIF_BX2_BIF_BACO_EXIT_TIME0                                                                  0x2ffc0e2c\n#define regBIF_BX2_BIF_BACO_EXIT_TIME0_BASE_IDX                                                         5\n#define regBIF_BX2_BIF_BACO_EXIT_TIMER1                                                                 0x2ffc0e2d\n#define regBIF_BX2_BIF_BACO_EXIT_TIMER1_BASE_IDX                                                        5\n#define regBIF_BX2_BIF_BACO_EXIT_TIMER2                                                                 0x2ffc0e2e\n#define regBIF_BX2_BIF_BACO_EXIT_TIMER2_BASE_IDX                                                        5\n#define regBIF_BX2_BIF_BACO_EXIT_TIMER3                                                                 0x2ffc0e2f\n#define regBIF_BX2_BIF_BACO_EXIT_TIMER3_BASE_IDX                                                        5\n#define regBIF_BX2_BIF_BACO_EXIT_TIMER4                                                                 0x2ffc0e30\n#define regBIF_BX2_BIF_BACO_EXIT_TIMER4_BASE_IDX                                                        5\n#define regBIF_BX2_MEM_TYPE_CNTL                                                                        0x2ffc0e31\n#define regBIF_BX2_MEM_TYPE_CNTL_BASE_IDX                                                               5\n#define regBIF_BX2_NBIF_GFX_ADDR_LUT_CNTL                                                               0x2ffc0e33\n#define regBIF_BX2_NBIF_GFX_ADDR_LUT_CNTL_BASE_IDX                                                      5\n#define regBIF_BX2_NBIF_GFX_ADDR_LUT_0                                                                  0x2ffc0e34\n#define regBIF_BX2_NBIF_GFX_ADDR_LUT_0_BASE_IDX                                                         5\n#define regBIF_BX2_NBIF_GFX_ADDR_LUT_1                                                                  0x2ffc0e35\n#define regBIF_BX2_NBIF_GFX_ADDR_LUT_1_BASE_IDX                                                         5\n#define regBIF_BX2_NBIF_GFX_ADDR_LUT_2                                                                  0x2ffc0e36\n#define regBIF_BX2_NBIF_GFX_ADDR_LUT_2_BASE_IDX                                                         5\n#define regBIF_BX2_NBIF_GFX_ADDR_LUT_3                                                                  0x2ffc0e37\n#define regBIF_BX2_NBIF_GFX_ADDR_LUT_3_BASE_IDX                                                         5\n#define regBIF_BX2_NBIF_GFX_ADDR_LUT_4                                                                  0x2ffc0e38\n#define regBIF_BX2_NBIF_GFX_ADDR_LUT_4_BASE_IDX                                                         5\n#define regBIF_BX2_NBIF_GFX_ADDR_LUT_5                                                                  0x2ffc0e39\n#define regBIF_BX2_NBIF_GFX_ADDR_LUT_5_BASE_IDX                                                         5\n#define regBIF_BX2_NBIF_GFX_ADDR_LUT_6                                                                  0x2ffc0e3a\n#define regBIF_BX2_NBIF_GFX_ADDR_LUT_6_BASE_IDX                                                         5\n#define regBIF_BX2_NBIF_GFX_ADDR_LUT_7                                                                  0x2ffc0e3b\n#define regBIF_BX2_NBIF_GFX_ADDR_LUT_7_BASE_IDX                                                         5\n#define regBIF_BX2_NBIF_GFX_ADDR_LUT_8                                                                  0x2ffc0e3c\n#define regBIF_BX2_NBIF_GFX_ADDR_LUT_8_BASE_IDX                                                         5\n#define regBIF_BX2_NBIF_GFX_ADDR_LUT_9                                                                  0x2ffc0e3d\n#define regBIF_BX2_NBIF_GFX_ADDR_LUT_9_BASE_IDX                                                         5\n#define regBIF_BX2_NBIF_GFX_ADDR_LUT_10                                                                 0x2ffc0e3e\n#define regBIF_BX2_NBIF_GFX_ADDR_LUT_10_BASE_IDX                                                        5\n#define regBIF_BX2_NBIF_GFX_ADDR_LUT_11                                                                 0x2ffc0e3f\n#define regBIF_BX2_NBIF_GFX_ADDR_LUT_11_BASE_IDX                                                        5\n#define regBIF_BX2_NBIF_GFX_ADDR_LUT_12                                                                 0x2ffc0e40\n#define regBIF_BX2_NBIF_GFX_ADDR_LUT_12_BASE_IDX                                                        5\n#define regBIF_BX2_NBIF_GFX_ADDR_LUT_13                                                                 0x2ffc0e41\n#define regBIF_BX2_NBIF_GFX_ADDR_LUT_13_BASE_IDX                                                        5\n#define regBIF_BX2_NBIF_GFX_ADDR_LUT_14                                                                 0x2ffc0e42\n#define regBIF_BX2_NBIF_GFX_ADDR_LUT_14_BASE_IDX                                                        5\n#define regBIF_BX2_NBIF_GFX_ADDR_LUT_15                                                                 0x2ffc0e43\n#define regBIF_BX2_NBIF_GFX_ADDR_LUT_15_BASE_IDX                                                        5\n#define regBIF_BX2_VF_REGWR_EN                                                                          0x2ffc0e44\n#define regBIF_BX2_VF_REGWR_EN_BASE_IDX                                                                 5\n#define regBIF_BX2_VF_DOORBELL_EN                                                                       0x2ffc0e45\n#define regBIF_BX2_VF_DOORBELL_EN_BASE_IDX                                                              5\n#define regBIF_BX2_VF_FB_EN                                                                             0x2ffc0e46\n#define regBIF_BX2_VF_FB_EN_BASE_IDX                                                                    5\n#define regBIF_BX2_VF_REGWR_STATUS                                                                      0x2ffc0e47\n#define regBIF_BX2_VF_REGWR_STATUS_BASE_IDX                                                             5\n#define regBIF_BX2_VF_DOORBELL_STATUS                                                                   0x2ffc0e48\n#define regBIF_BX2_VF_DOORBELL_STATUS_BASE_IDX                                                          5\n#define regBIF_BX2_VF_FB_STATUS                                                                         0x2ffc0e49\n#define regBIF_BX2_VF_FB_STATUS_BASE_IDX                                                                5\n#define regBIF_BX2_REMAP_HDP_MEM_FLUSH_CNTL                                                             0x2ffc0e4d\n#define regBIF_BX2_REMAP_HDP_MEM_FLUSH_CNTL_BASE_IDX                                                    5\n#define regBIF_BX2_REMAP_HDP_REG_FLUSH_CNTL                                                             0x2ffc0e4e\n#define regBIF_BX2_REMAP_HDP_REG_FLUSH_CNTL_BASE_IDX                                                    5\n#define regBIF_BX2_BIF_RB_CNTL                                                                          0x2ffc0e4f\n#define regBIF_BX2_BIF_RB_CNTL_BASE_IDX                                                                 5\n#define regBIF_BX2_BIF_RB_BASE                                                                          0x2ffc0e50\n#define regBIF_BX2_BIF_RB_BASE_BASE_IDX                                                                 5\n#define regBIF_BX2_BIF_RB_RPTR                                                                          0x2ffc0e51\n#define regBIF_BX2_BIF_RB_RPTR_BASE_IDX                                                                 5\n#define regBIF_BX2_BIF_RB_WPTR                                                                          0x2ffc0e52\n#define regBIF_BX2_BIF_RB_WPTR_BASE_IDX                                                                 5\n#define regBIF_BX2_BIF_RB_WPTR_ADDR_HI                                                                  0x2ffc0e53\n#define regBIF_BX2_BIF_RB_WPTR_ADDR_HI_BASE_IDX                                                         5\n#define regBIF_BX2_BIF_RB_WPTR_ADDR_LO                                                                  0x2ffc0e54\n#define regBIF_BX2_BIF_RB_WPTR_ADDR_LO_BASE_IDX                                                         5\n#define regBIF_BX2_MAILBOX_INDEX                                                                        0x2ffc0e55\n#define regBIF_BX2_MAILBOX_INDEX_BASE_IDX                                                               5\n#define regBIF_BX2_BIF_VCN0_GPUIOV_CFG_SIZE                                                             0x2ffc0e63\n#define regBIF_BX2_BIF_VCN0_GPUIOV_CFG_SIZE_BASE_IDX                                                    5\n#define regBIF_BX2_BIF_VCN1_GPUIOV_CFG_SIZE                                                             0x2ffc0e64\n#define regBIF_BX2_BIF_VCN1_GPUIOV_CFG_SIZE_BASE_IDX                                                    5\n#define regBIF_BX2_BIF_GFX_SDMA_GPUIOV_CFG_SIZE                                                         0x2ffc0e65\n#define regBIF_BX2_BIF_GFX_SDMA_GPUIOV_CFG_SIZE_BASE_IDX                                                5\n#define regBIF_BX2_BIF_PERSTB_PAD_CNTL                                                                  0x2ffc0e68\n#define regBIF_BX2_BIF_PERSTB_PAD_CNTL_BASE_IDX                                                         5\n#define regBIF_BX2_BIF_PX_EN_PAD_CNTL                                                                   0x2ffc0e69\n#define regBIF_BX2_BIF_PX_EN_PAD_CNTL_BASE_IDX                                                          5\n#define regBIF_BX2_BIF_REFPADKIN_PAD_CNTL                                                               0x2ffc0e6a\n#define regBIF_BX2_BIF_REFPADKIN_PAD_CNTL_BASE_IDX                                                      5\n#define regBIF_BX2_BIF_CLKREQB_PAD_CNTL                                                                 0x2ffc0e6b\n#define regBIF_BX2_BIF_CLKREQB_PAD_CNTL_BASE_IDX                                                        5\n#define regBIF_BX2_BIF_PWRBRK_PAD_CNTL                                                                  0x2ffc0e6c\n#define regBIF_BX2_BIF_PWRBRK_PAD_CNTL_BASE_IDX                                                         5\n\n\n\n\n#define regBIF_BX_PF2_BIF_BME_STATUS                                                                    0x2ffc0e0b\n#define regBIF_BX_PF2_BIF_BME_STATUS_BASE_IDX                                                           5\n#define regBIF_BX_PF2_BIF_ATOMIC_ERR_LOG                                                                0x2ffc0e0c\n#define regBIF_BX_PF2_BIF_ATOMIC_ERR_LOG_BASE_IDX                                                       5\n#define regBIF_BX_PF2_DOORBELL_SELFRING_GPA_APER_BASE_HIGH                                              0x2ffc0e13\n#define regBIF_BX_PF2_DOORBELL_SELFRING_GPA_APER_BASE_HIGH_BASE_IDX                                     5\n#define regBIF_BX_PF2_DOORBELL_SELFRING_GPA_APER_BASE_LOW                                               0x2ffc0e14\n#define regBIF_BX_PF2_DOORBELL_SELFRING_GPA_APER_BASE_LOW_BASE_IDX                                      5\n#define regBIF_BX_PF2_DOORBELL_SELFRING_GPA_APER_CNTL                                                   0x2ffc0e15\n#define regBIF_BX_PF2_DOORBELL_SELFRING_GPA_APER_CNTL_BASE_IDX                                          5\n#define regBIF_BX_PF2_HDP_REG_COHERENCY_FLUSH_CNTL                                                      0x2ffc0e16\n#define regBIF_BX_PF2_HDP_REG_COHERENCY_FLUSH_CNTL_BASE_IDX                                             5\n#define regBIF_BX_PF2_HDP_MEM_COHERENCY_FLUSH_CNTL                                                      0x2ffc0e17\n#define regBIF_BX_PF2_HDP_MEM_COHERENCY_FLUSH_CNTL_BASE_IDX                                             5\n#define regBIF_BX_PF2_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL                                                 0x2ffc0e19\n#define regBIF_BX_PF2_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL_BASE_IDX                                        5\n#define regBIF_BX_PF2_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL                                            0x2ffc0e1a\n#define regBIF_BX_PF2_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL_BASE_IDX                                   5\n#define regBIF_BX_PF2_GPU_HDP_FLUSH_ONLY_REQ                                                            0x2ffc0e24\n#define regBIF_BX_PF2_GPU_HDP_FLUSH_ONLY_REQ_BASE_IDX                                                   5\n#define regBIF_BX_PF2_GPU_HDP_INVALIDATE_ONLY_REQ                                                       0x2ffc0e25\n#define regBIF_BX_PF2_GPU_HDP_INVALIDATE_ONLY_REQ_BASE_IDX                                              5\n#define regBIF_BX_PF2_GPU_HDP_FLUSH_REQ                                                                 0x2ffc0e26\n#define regBIF_BX_PF2_GPU_HDP_FLUSH_REQ_BASE_IDX                                                        5\n#define regBIF_BX_PF2_GPU_HDP_FLUSH_DONE                                                                0x2ffc0e27\n#define regBIF_BX_PF2_GPU_HDP_FLUSH_DONE_BASE_IDX                                                       5\n#define regBIF_BX_PF2_BIF_TRANS_PENDING                                                                 0x2ffc0e28\n#define regBIF_BX_PF2_BIF_TRANS_PENDING_BASE_IDX                                                        5\n#define regBIF_BX_PF2_NBIF_GFX_ADDR_LUT_BYPASS                                                          0x2ffc0e32\n#define regBIF_BX_PF2_NBIF_GFX_ADDR_LUT_BYPASS_BASE_IDX                                                 5\n#define regBIF_BX_PF2_MAILBOX_MSGBUF_TRN_DW0                                                            0x2ffc0e56\n#define regBIF_BX_PF2_MAILBOX_MSGBUF_TRN_DW0_BASE_IDX                                                   5\n#define regBIF_BX_PF2_MAILBOX_MSGBUF_TRN_DW1                                                            0x2ffc0e57\n#define regBIF_BX_PF2_MAILBOX_MSGBUF_TRN_DW1_BASE_IDX                                                   5\n#define regBIF_BX_PF2_MAILBOX_MSGBUF_TRN_DW2                                                            0x2ffc0e58\n#define regBIF_BX_PF2_MAILBOX_MSGBUF_TRN_DW2_BASE_IDX                                                   5\n#define regBIF_BX_PF2_MAILBOX_MSGBUF_TRN_DW3                                                            0x2ffc0e59\n#define regBIF_BX_PF2_MAILBOX_MSGBUF_TRN_DW3_BASE_IDX                                                   5\n#define regBIF_BX_PF2_MAILBOX_MSGBUF_RCV_DW0                                                            0x2ffc0e5a\n#define regBIF_BX_PF2_MAILBOX_MSGBUF_RCV_DW0_BASE_IDX                                                   5\n#define regBIF_BX_PF2_MAILBOX_MSGBUF_RCV_DW1                                                            0x2ffc0e5b\n#define regBIF_BX_PF2_MAILBOX_MSGBUF_RCV_DW1_BASE_IDX                                                   5\n#define regBIF_BX_PF2_MAILBOX_MSGBUF_RCV_DW2                                                            0x2ffc0e5c\n#define regBIF_BX_PF2_MAILBOX_MSGBUF_RCV_DW2_BASE_IDX                                                   5\n#define regBIF_BX_PF2_MAILBOX_MSGBUF_RCV_DW3                                                            0x2ffc0e5d\n#define regBIF_BX_PF2_MAILBOX_MSGBUF_RCV_DW3_BASE_IDX                                                   5\n#define regBIF_BX_PF2_MAILBOX_CONTROL                                                                   0x2ffc0e5e\n#define regBIF_BX_PF2_MAILBOX_CONTROL_BASE_IDX                                                          5\n#define regBIF_BX_PF2_MAILBOX_INT_CNTL                                                                  0x2ffc0e5f\n#define regBIF_BX_PF2_MAILBOX_INT_CNTL_BASE_IDX                                                         5\n#define regBIF_BX_PF2_BIF_VMHV_MAILBOX                                                                  0x2ffc0e60\n#define regBIF_BX_PF2_BIF_VMHV_MAILBOX_BASE_IDX                                                         5\n\n\n\n\n#define regGDC1_NGDC_SDP_PORT_CTRL                                                                      0x2ffc0ee2\n#define regGDC1_NGDC_SDP_PORT_CTRL_BASE_IDX                                                             5\n#define regGDC1_NGDC_MGCG_CTRL                                                                          0x2ffc0eea\n#define regGDC1_NGDC_MGCG_CTRL_BASE_IDX                                                                 5\n#define regGDC1_NGDC_RESERVED_0                                                                         0x2ffc0eeb\n#define regGDC1_NGDC_RESERVED_0_BASE_IDX                                                                5\n#define regGDC1_NGDC_RESERVED_1                                                                         0x2ffc0eec\n#define regGDC1_NGDC_RESERVED_1_BASE_IDX                                                                5\n#define regGDC1_NGDC_SDP_PORT_CTRL_SOCCLK                                                               0x2ffc0eed\n#define regGDC1_NGDC_SDP_PORT_CTRL_SOCCLK_BASE_IDX                                                      5\n#define regGDC1_NGDC_SDP_PORT_CTRL1_SOCCLK                                                              0x2ffc0eee\n#define regGDC1_NGDC_SDP_PORT_CTRL1_SOCCLK_BASE_IDX                                                     5\n#define regGDC1_NBIF_GFX_DOORBELL_STATUS                                                                0x2ffc0eef\n#define regGDC1_NBIF_GFX_DOORBELL_STATUS_BASE_IDX                                                       5\n#define regGDC1_BIF_SDMA0_DOORBELL_RANGE                                                                0x2ffc0ef0\n#define regGDC1_BIF_SDMA0_DOORBELL_RANGE_BASE_IDX                                                       5\n#define regGDC1_BIF_SDMA1_DOORBELL_RANGE                                                                0x2ffc0ef1\n#define regGDC1_BIF_SDMA1_DOORBELL_RANGE_BASE_IDX                                                       5\n#define regGDC1_BIF_IH_DOORBELL_RANGE                                                                   0x2ffc0ef2\n#define regGDC1_BIF_IH_DOORBELL_RANGE_BASE_IDX                                                          5\n#define regGDC1_BIF_VCN0_DOORBELL_RANGE                                                                 0x2ffc0ef3\n#define regGDC1_BIF_VCN0_DOORBELL_RANGE_BASE_IDX                                                        5\n#define regGDC1_BIF_RLC_DOORBELL_RANGE                                                                  0x2ffc0ef5\n#define regGDC1_BIF_RLC_DOORBELL_RANGE_BASE_IDX                                                         5\n#define regGDC1_BIF_SDMA2_DOORBELL_RANGE                                                                0x2ffc0ef6\n#define regGDC1_BIF_SDMA2_DOORBELL_RANGE_BASE_IDX                                                       5\n#define regGDC1_BIF_SDMA3_DOORBELL_RANGE                                                                0x2ffc0ef7\n#define regGDC1_BIF_SDMA3_DOORBELL_RANGE_BASE_IDX                                                       5\n#define regGDC1_BIF_VCN1_DOORBELL_RANGE                                                                 0x2ffc0ef8\n#define regGDC1_BIF_VCN1_DOORBELL_RANGE_BASE_IDX                                                        5\n#define regGDC1_BIF_SDMA4_DOORBELL_RANGE                                                                0x2ffc0ef9\n#define regGDC1_BIF_SDMA4_DOORBELL_RANGE_BASE_IDX                                                       5\n#define regGDC1_BIF_SDMA5_DOORBELL_RANGE                                                                0x2ffc0efa\n#define regGDC1_BIF_SDMA5_DOORBELL_RANGE_BASE_IDX                                                       5\n#define regGDC1_BIF_CSDMA_DOORBELL_RANGE                                                                0x2ffc0efb\n#define regGDC1_BIF_CSDMA_DOORBELL_RANGE_BASE_IDX                                                       5\n#define regGDC1_ATDMA_MISC_CNTL                                                                         0x2ffc0efd\n#define regGDC1_ATDMA_MISC_CNTL_BASE_IDX                                                                5\n#define regGDC1_BIF_DOORBELL_FENCE_CNTL                                                                 0x2ffc0efe\n#define regGDC1_BIF_DOORBELL_FENCE_CNTL_BASE_IDX                                                        5\n#define regGDC1_S2A_MISC_CNTL                                                                           0x2ffc0eff\n#define regGDC1_S2A_MISC_CNTL_BASE_IDX                                                                  5\n#define regGDC1_NGDC_EARLY_WAKEUP_CTRL                                                                  0x2ffc0f01\n#define regGDC1_NGDC_EARLY_WAKEUP_CTRL_BASE_IDX                                                         5\n#define regGDC1_NGDC_PG_MISC_CTRL                                                                       0x2ffc0f18\n#define regGDC1_NGDC_PG_MISC_CTRL_BASE_IDX                                                              5\n#define regGDC1_NGDC_PGMST_CTRL                                                                         0x2ffc0f19\n#define regGDC1_NGDC_PGMST_CTRL_BASE_IDX                                                                5\n#define regGDC1_NGDC_PGSLV_CTRL                                                                         0x2ffc0f1a\n#define regGDC1_NGDC_PGSLV_CTRL_BASE_IDX                                                                5\n\n\n\n\n#define regRCC_DEV0_EPF0_1_GFXMSIX_VECT0_ADDR_LO                                                        0x2ffd0800\n#define regRCC_DEV0_EPF0_1_GFXMSIX_VECT0_ADDR_LO_BASE_IDX                                               5\n#define regRCC_DEV0_EPF0_1_GFXMSIX_VECT0_ADDR_HI                                                        0x2ffd0801\n#define regRCC_DEV0_EPF0_1_GFXMSIX_VECT0_ADDR_HI_BASE_IDX                                               5\n#define regRCC_DEV0_EPF0_1_GFXMSIX_VECT0_MSG_DATA                                                       0x2ffd0802\n#define regRCC_DEV0_EPF0_1_GFXMSIX_VECT0_MSG_DATA_BASE_IDX                                              5\n#define regRCC_DEV0_EPF0_1_GFXMSIX_VECT0_CONTROL                                                        0x2ffd0803\n#define regRCC_DEV0_EPF0_1_GFXMSIX_VECT0_CONTROL_BASE_IDX                                               5\n#define regRCC_DEV0_EPF0_1_GFXMSIX_VECT1_ADDR_LO                                                        0x2ffd0804\n#define regRCC_DEV0_EPF0_1_GFXMSIX_VECT1_ADDR_LO_BASE_IDX                                               5\n#define regRCC_DEV0_EPF0_1_GFXMSIX_VECT1_ADDR_HI                                                        0x2ffd0805\n#define regRCC_DEV0_EPF0_1_GFXMSIX_VECT1_ADDR_HI_BASE_IDX                                               5\n#define regRCC_DEV0_EPF0_1_GFXMSIX_VECT1_MSG_DATA                                                       0x2ffd0806\n#define regRCC_DEV0_EPF0_1_GFXMSIX_VECT1_MSG_DATA_BASE_IDX                                              5\n#define regRCC_DEV0_EPF0_1_GFXMSIX_VECT1_CONTROL                                                        0x2ffd0807\n#define regRCC_DEV0_EPF0_1_GFXMSIX_VECT1_CONTROL_BASE_IDX                                               5\n#define regRCC_DEV0_EPF0_1_GFXMSIX_VECT2_ADDR_LO                                                        0x2ffd0808\n#define regRCC_DEV0_EPF0_1_GFXMSIX_VECT2_ADDR_LO_BASE_IDX                                               5\n#define regRCC_DEV0_EPF0_1_GFXMSIX_VECT2_ADDR_HI                                                        0x2ffd0809\n#define regRCC_DEV0_EPF0_1_GFXMSIX_VECT2_ADDR_HI_BASE_IDX                                               5\n#define regRCC_DEV0_EPF0_1_GFXMSIX_VECT2_MSG_DATA                                                       0x2ffd080a\n#define regRCC_DEV0_EPF0_1_GFXMSIX_VECT2_MSG_DATA_BASE_IDX                                              5\n#define regRCC_DEV0_EPF0_1_GFXMSIX_VECT2_CONTROL                                                        0x2ffd080b\n#define regRCC_DEV0_EPF0_1_GFXMSIX_VECT2_CONTROL_BASE_IDX                                               5\n#define regRCC_DEV0_EPF0_1_GFXMSIX_VECT3_ADDR_LO                                                        0x2ffd080c\n#define regRCC_DEV0_EPF0_1_GFXMSIX_VECT3_ADDR_LO_BASE_IDX                                               5\n#define regRCC_DEV0_EPF0_1_GFXMSIX_VECT3_ADDR_HI                                                        0x2ffd080d\n#define regRCC_DEV0_EPF0_1_GFXMSIX_VECT3_ADDR_HI_BASE_IDX                                               5\n#define regRCC_DEV0_EPF0_1_GFXMSIX_VECT3_MSG_DATA                                                       0x2ffd080e\n#define regRCC_DEV0_EPF0_1_GFXMSIX_VECT3_MSG_DATA_BASE_IDX                                              5\n#define regRCC_DEV0_EPF0_1_GFXMSIX_VECT3_CONTROL                                                        0x2ffd080f\n#define regRCC_DEV0_EPF0_1_GFXMSIX_VECT3_CONTROL_BASE_IDX                                               5\n#define regRCC_DEV0_EPF0_1_GFXMSIX_PBA                                                                  0x2ffd0c00\n#define regRCC_DEV0_EPF0_1_GFXMSIX_PBA_BASE_IDX                                                         5\n\n\n\n\n#define regNB_NBCFG1_NB_VENDOR_ID                                                                       0x3fff7bfc0000\n#define regNB_NBCFG1_NB_VENDOR_ID_BASE_IDX                                                              5\n#define regNB_NBCFG1_NB_DEVICE_ID                                                                       0x3fff7bfc0000\n#define regNB_NBCFG1_NB_DEVICE_ID_BASE_IDX                                                              5\n#define regNB_NBCFG1_NB_COMMAND                                                                         0x3fff7bfc0001\n#define regNB_NBCFG1_NB_COMMAND_BASE_IDX                                                                5\n#define regNB_NBCFG1_NB_STATUS                                                                          0x3fff7bfc0001\n#define regNB_NBCFG1_NB_STATUS_BASE_IDX                                                                 5\n#define regNB_NBCFG1_NB_REVISION_ID                                                                     0x3fff7bfc0002\n#define regNB_NBCFG1_NB_REVISION_ID_BASE_IDX                                                            5\n#define regNB_NBCFG1_NB_REGPROG_INF                                                                     0x3fff7bfc0002\n#define regNB_NBCFG1_NB_REGPROG_INF_BASE_IDX                                                            5\n#define regNB_NBCFG1_NB_SUB_CLASS                                                                       0x3fff7bfc0002\n#define regNB_NBCFG1_NB_SUB_CLASS_BASE_IDX                                                              5\n#define regNB_NBCFG1_NB_BASE_CODE                                                                       0x3fff7bfc0002\n#define regNB_NBCFG1_NB_BASE_CODE_BASE_IDX                                                              5\n#define regNB_NBCFG1_NB_CACHE_LINE                                                                      0x3fff7bfc0003\n#define regNB_NBCFG1_NB_CACHE_LINE_BASE_IDX                                                             5\n#define regNB_NBCFG1_NB_LATENCY                                                                         0x3fff7bfc0003\n#define regNB_NBCFG1_NB_LATENCY_BASE_IDX                                                                5\n#define regNB_NBCFG1_NB_HEADER                                                                          0x3fff7bfc0003\n#define regNB_NBCFG1_NB_HEADER_BASE_IDX                                                                 5\n#define regNB_NBCFG1_NB_ADAPTER_ID                                                                      0x3fff7bfc000b\n#define regNB_NBCFG1_NB_ADAPTER_ID_BASE_IDX                                                             5\n#define regNB_NBCFG1_NB_CAPABILITIES_PTR                                                                0x3fff7bfc000d\n#define regNB_NBCFG1_NB_CAPABILITIES_PTR_BASE_IDX                                                       5\n#define regNB_NBCFG1_NB_HEADER_W                                                                        0x3fff7bfc0012\n#define regNB_NBCFG1_NB_HEADER_W_BASE_IDX                                                               5\n#define regNB_NBCFG1_NB_PCI_CTRL                                                                        0x3fff7bfc0013\n#define regNB_NBCFG1_NB_PCI_CTRL_BASE_IDX                                                               5\n#define regNB_NBCFG1_NB_ADAPTER_ID_W                                                                    0x3fff7bfc0014\n#define regNB_NBCFG1_NB_ADAPTER_ID_W_BASE_IDX                                                           5\n#define regNB_NBCFG1_NB_SMN_INDEX_EXTENSION_0                                                           0x3fff7bfc0017\n#define regNB_NBCFG1_NB_SMN_INDEX_EXTENSION_0_BASE_IDX                                                  5\n#define regNB_NBCFG1_NB_SMN_INDEX_0                                                                     0x3fff7bfc0018\n#define regNB_NBCFG1_NB_SMN_INDEX_0_BASE_IDX                                                            5\n#define regNB_NBCFG1_NB_SMN_DATA_0                                                                      0x3fff7bfc0019\n#define regNB_NBCFG1_NB_SMN_DATA_0_BASE_IDX                                                             5\n#define regNB_NBCFG1_NBCFG_SCRATCH_0                                                                    0x3fff7bfc001a\n#define regNB_NBCFG1_NBCFG_SCRATCH_0_BASE_IDX                                                           5\n#define regNB_NBCFG1_NBCFG_SCRATCH_1                                                                    0x3fff7bfc001b\n#define regNB_NBCFG1_NBCFG_SCRATCH_1_BASE_IDX                                                           5\n#define regNB_NBCFG1_NBCFG_SCRATCH_2                                                                    0x3fff7bfc001c\n#define regNB_NBCFG1_NBCFG_SCRATCH_2_BASE_IDX                                                           5\n#define regNB_NBCFG1_NBCFG_SCRATCH_3                                                                    0x3fff7bfc001d\n#define regNB_NBCFG1_NBCFG_SCRATCH_3_BASE_IDX                                                           5\n#define regNB_NBCFG1_NBCFG_SCRATCH_4                                                                    0x3fff7bfc001e\n#define regNB_NBCFG1_NBCFG_SCRATCH_4_BASE_IDX                                                           5\n#define regNB_NBCFG1_NB_PCI_ARB                                                                         0x3fff7bfc0021\n#define regNB_NBCFG1_NB_PCI_ARB_BASE_IDX                                                                5\n#define regNB_NBCFG1_NB_DRAM_SLOT1_BASE                                                                 0x3fff7bfc0022\n#define regNB_NBCFG1_NB_DRAM_SLOT1_BASE_BASE_IDX                                                        5\n#define regNB_NBCFG1_NB_TOP_OF_DRAM_SLOT1                                                               0x3fff7bfc0024\n#define regNB_NBCFG1_NB_TOP_OF_DRAM_SLOT1_BASE_IDX                                                      5\n#define regNB_NBCFG1_NB_SMN_INDEX_EXTENSION_1                                                           0x3fff7bfc0027\n#define regNB_NBCFG1_NB_SMN_INDEX_EXTENSION_1_BASE_IDX                                                  5\n#define regNB_NBCFG1_NB_SMN_INDEX_1                                                                     0x3fff7bfc0028\n#define regNB_NBCFG1_NB_SMN_INDEX_1_BASE_IDX                                                            5\n#define regNB_NBCFG1_NB_SMN_DATA_1                                                                      0x3fff7bfc0029\n#define regNB_NBCFG1_NB_SMN_DATA_1_BASE_IDX                                                             5\n#define regNB_NBCFG1_NB_INDEX_DATA_MUTEX0                                                               0x3fff7bfc002a\n#define regNB_NBCFG1_NB_INDEX_DATA_MUTEX0_BASE_IDX                                                      5\n#define regNB_NBCFG1_NB_INDEX_DATA_MUTEX1                                                               0x3fff7bfc002b\n#define regNB_NBCFG1_NB_INDEX_DATA_MUTEX1_BASE_IDX                                                      5\n#define regNB_NBCFG1_NB_SMN_INDEX_EXTENSION_2                                                           0x3fff7bfc002d\n#define regNB_NBCFG1_NB_SMN_INDEX_EXTENSION_2_BASE_IDX                                                  5\n#define regNB_NBCFG1_NB_SMN_INDEX_2                                                                     0x3fff7bfc002e\n#define regNB_NBCFG1_NB_SMN_INDEX_2_BASE_IDX                                                            5\n#define regNB_NBCFG1_NB_SMN_DATA_2                                                                      0x3fff7bfc002f\n#define regNB_NBCFG1_NB_SMN_DATA_2_BASE_IDX                                                             5\n#define regNB_NBCFG1_NB_SMN_INDEX_EXTENSION_3                                                           0x3fff7bfc0030\n#define regNB_NBCFG1_NB_SMN_INDEX_EXTENSION_3_BASE_IDX                                                  5\n#define regNB_NBCFG1_NB_SMN_INDEX_3                                                                     0x3fff7bfc0031\n#define regNB_NBCFG1_NB_SMN_INDEX_3_BASE_IDX                                                            5\n#define regNB_NBCFG1_NB_SMN_DATA_3                                                                      0x3fff7bfc0032\n#define regNB_NBCFG1_NB_SMN_DATA_3_BASE_IDX                                                             5\n#define regNB_NBCFG1_NB_SMN_INDEX_EXTENSION_4                                                           0x3fff7bfc0033\n#define regNB_NBCFG1_NB_SMN_INDEX_EXTENSION_4_BASE_IDX                                                  5\n#define regNB_NBCFG1_NB_SMN_INDEX_4                                                                     0x3fff7bfc0034\n#define regNB_NBCFG1_NB_SMN_INDEX_4_BASE_IDX                                                            5\n#define regNB_NBCFG1_NB_SMN_DATA_4                                                                      0x3fff7bfc0035\n#define regNB_NBCFG1_NB_SMN_DATA_4_BASE_IDX                                                             5\n#define regNB_NBCFG1_NB_SMN_INDEX_EXTENSION_5                                                           0x3fff7bfc0037\n#define regNB_NBCFG1_NB_SMN_INDEX_EXTENSION_5_BASE_IDX                                                  5\n#define regNB_NBCFG1_NB_SMN_INDEX_5                                                                     0x3fff7bfc0038\n#define regNB_NBCFG1_NB_SMN_INDEX_5_BASE_IDX                                                            5\n#define regNB_NBCFG1_NB_SMN_DATA_5                                                                      0x3fff7bfc0039\n#define regNB_NBCFG1_NB_SMN_DATA_5_BASE_IDX                                                             5\n#define regNB_NBCFG1_NB_PERF_CNT_CTRL                                                                   0x3fff7bfc003d\n#define regNB_NBCFG1_NB_PERF_CNT_CTRL_BASE_IDX                                                          5\n#define regNB_NBCFG1_NB_SMN_INDEX_6                                                                     0x3fff7bfc003e\n#define regNB_NBCFG1_NB_SMN_INDEX_6_BASE_IDX                                                            5\n#define regNB_NBCFG1_NB_SMN_DATA_6                                                                      0x3fff7bfc003f\n#define regNB_NBCFG1_NB_SMN_DATA_6_BASE_IDX                                                             5\n#define regNB_NBCFG1_NB_VENDOR_ID_W                                                                     0x3fff7bfc0040\n#define regNB_NBCFG1_NB_VENDOR_ID_W_BASE_IDX                                                            5\n#define regNB_NBCFG1_NB_DEVICE_ID_W                                                                     0x3fff7bfc0040\n#define regNB_NBCFG1_NB_DEVICE_ID_W_BASE_IDX                                                            5\n#define regNB_NBCFG1_NB_REVISION_ID_W                                                                   0x3fff7bfc0042\n#define regNB_NBCFG1_NB_REVISION_ID_W_BASE_IDX                                                          5\n\n\n\n\n#define regBIFPLR0_2_VENDOR_ID                                                                          0x3fff7bfc2400\n#define regBIFPLR0_2_VENDOR_ID_BASE_IDX                                                                 5\n#define regBIFPLR0_2_DEVICE_ID                                                                          0x3fff7bfc2400\n#define regBIFPLR0_2_DEVICE_ID_BASE_IDX                                                                 5\n#define regBIFPLR0_2_COMMAND                                                                            0x3fff7bfc2401\n#define regBIFPLR0_2_COMMAND_BASE_IDX                                                                   5\n#define regBIFPLR0_2_STATUS                                                                             0x3fff7bfc2401\n#define regBIFPLR0_2_STATUS_BASE_IDX                                                                    5\n#define regBIFPLR0_2_REVISION_ID                                                                        0x3fff7bfc2402\n#define regBIFPLR0_2_REVISION_ID_BASE_IDX                                                               5\n#define regBIFPLR0_2_PROG_INTERFACE                                                                     0x3fff7bfc2402\n#define regBIFPLR0_2_PROG_INTERFACE_BASE_IDX                                                            5\n#define regBIFPLR0_2_SUB_CLASS                                                                          0x3fff7bfc2402\n#define regBIFPLR0_2_SUB_CLASS_BASE_IDX                                                                 5\n#define regBIFPLR0_2_BASE_CLASS                                                                         0x3fff7bfc2402\n#define regBIFPLR0_2_BASE_CLASS_BASE_IDX                                                                5\n#define regBIFPLR0_2_CACHE_LINE                                                                         0x3fff7bfc2403\n#define regBIFPLR0_2_CACHE_LINE_BASE_IDX                                                                5\n#define regBIFPLR0_2_LATENCY                                                                            0x3fff7bfc2403\n#define regBIFPLR0_2_LATENCY_BASE_IDX                                                                   5\n#define regBIFPLR0_2_HEADER                                                                             0x3fff7bfc2403\n#define regBIFPLR0_2_HEADER_BASE_IDX                                                                    5\n#define regBIFPLR0_2_BIST                                                                               0x3fff7bfc2403\n#define regBIFPLR0_2_BIST_BASE_IDX                                                                      5\n#define regBIFPLR0_2_SUB_BUS_NUMBER_LATENCY                                                             0x3fff7bfc2406\n#define regBIFPLR0_2_SUB_BUS_NUMBER_LATENCY_BASE_IDX                                                    5\n#define regBIFPLR0_2_IO_BASE_LIMIT                                                                      0x3fff7bfc2407\n#define regBIFPLR0_2_IO_BASE_LIMIT_BASE_IDX                                                             5\n#define regBIFPLR0_2_SECONDARY_STATUS                                                                   0x3fff7bfc2407\n#define regBIFPLR0_2_SECONDARY_STATUS_BASE_IDX                                                          5\n#define regBIFPLR0_2_MEM_BASE_LIMIT                                                                     0x3fff7bfc2408\n#define regBIFPLR0_2_MEM_BASE_LIMIT_BASE_IDX                                                            5\n#define regBIFPLR0_2_PREF_BASE_LIMIT                                                                    0x3fff7bfc2409\n#define regBIFPLR0_2_PREF_BASE_LIMIT_BASE_IDX                                                           5\n#define regBIFPLR0_2_PREF_BASE_UPPER                                                                    0x3fff7bfc240a\n#define regBIFPLR0_2_PREF_BASE_UPPER_BASE_IDX                                                           5\n#define regBIFPLR0_2_PREF_LIMIT_UPPER                                                                   0x3fff7bfc240b\n#define regBIFPLR0_2_PREF_LIMIT_UPPER_BASE_IDX                                                          5\n#define regBIFPLR0_2_IO_BASE_LIMIT_HI                                                                   0x3fff7bfc240c\n#define regBIFPLR0_2_IO_BASE_LIMIT_HI_BASE_IDX                                                          5\n#define regBIFPLR0_2_CAP_PTR                                                                            0x3fff7bfc240d\n#define regBIFPLR0_2_CAP_PTR_BASE_IDX                                                                   5\n#define regBIFPLR0_2_INTERRUPT_LINE                                                                     0x3fff7bfc240f\n#define regBIFPLR0_2_INTERRUPT_LINE_BASE_IDX                                                            5\n#define regBIFPLR0_2_INTERRUPT_PIN                                                                      0x3fff7bfc240f\n#define regBIFPLR0_2_INTERRUPT_PIN_BASE_IDX                                                             5\n#define regBIFPLR0_2_EXT_BRIDGE_CNTL                                                                    0x3fff7bfc2410\n#define regBIFPLR0_2_EXT_BRIDGE_CNTL_BASE_IDX                                                           5\n#define regBIFPLR0_2_PMI_CAP_LIST                                                                       0x3fff7bfc2414\n#define regBIFPLR0_2_PMI_CAP_LIST_BASE_IDX                                                              5\n#define regBIFPLR0_2_PMI_CAP                                                                            0x3fff7bfc2414\n#define regBIFPLR0_2_PMI_CAP_BASE_IDX                                                                   5\n#define regBIFPLR0_2_PMI_STATUS_CNTL                                                                    0x3fff7bfc2415\n#define regBIFPLR0_2_PMI_STATUS_CNTL_BASE_IDX                                                           5\n#define regBIFPLR0_2_PCIE_CAP_LIST                                                                      0x3fff7bfc2416\n#define regBIFPLR0_2_PCIE_CAP_LIST_BASE_IDX                                                             5\n#define regBIFPLR0_2_PCIE_CAP                                                                           0x3fff7bfc2416\n#define regBIFPLR0_2_PCIE_CAP_BASE_IDX                                                                  5\n#define regBIFPLR0_2_DEVICE_CAP                                                                         0x3fff7bfc2417\n#define regBIFPLR0_2_DEVICE_CAP_BASE_IDX                                                                5\n#define regBIFPLR0_2_DEVICE_CNTL                                                                        0x3fff7bfc2418\n#define regBIFPLR0_2_DEVICE_CNTL_BASE_IDX                                                               5\n#define regBIFPLR0_2_DEVICE_STATUS                                                                      0x3fff7bfc2418\n#define regBIFPLR0_2_DEVICE_STATUS_BASE_IDX                                                             5\n#define regBIFPLR0_2_LINK_CAP                                                                           0x3fff7bfc2419\n#define regBIFPLR0_2_LINK_CAP_BASE_IDX                                                                  5\n#define regBIFPLR0_2_LINK_CNTL                                                                          0x3fff7bfc241a\n#define regBIFPLR0_2_LINK_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR0_2_LINK_STATUS                                                                        0x3fff7bfc241a\n#define regBIFPLR0_2_LINK_STATUS_BASE_IDX                                                               5\n#define regBIFPLR0_2_SLOT_CAP                                                                           0x3fff7bfc241b\n#define regBIFPLR0_2_SLOT_CAP_BASE_IDX                                                                  5\n#define regBIFPLR0_2_SLOT_CNTL                                                                          0x3fff7bfc241c\n#define regBIFPLR0_2_SLOT_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR0_2_SLOT_STATUS                                                                        0x3fff7bfc241c\n#define regBIFPLR0_2_SLOT_STATUS_BASE_IDX                                                               5\n#define regBIFPLR0_2_ROOT_CNTL                                                                          0x3fff7bfc241d\n#define regBIFPLR0_2_ROOT_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR0_2_ROOT_CAP                                                                           0x3fff7bfc241d\n#define regBIFPLR0_2_ROOT_CAP_BASE_IDX                                                                  5\n#define regBIFPLR0_2_ROOT_STATUS                                                                        0x3fff7bfc241e\n#define regBIFPLR0_2_ROOT_STATUS_BASE_IDX                                                               5\n#define regBIFPLR0_2_DEVICE_CAP2                                                                        0x3fff7bfc241f\n#define regBIFPLR0_2_DEVICE_CAP2_BASE_IDX                                                               5\n#define regBIFPLR0_2_DEVICE_CNTL2                                                                       0x3fff7bfc2420\n#define regBIFPLR0_2_DEVICE_CNTL2_BASE_IDX                                                              5\n#define regBIFPLR0_2_DEVICE_STATUS2                                                                     0x3fff7bfc2420\n#define regBIFPLR0_2_DEVICE_STATUS2_BASE_IDX                                                            5\n#define regBIFPLR0_2_LINK_CAP2                                                                          0x3fff7bfc2421\n#define regBIFPLR0_2_LINK_CAP2_BASE_IDX                                                                 5\n#define regBIFPLR0_2_LINK_CNTL2                                                                         0x3fff7bfc2422\n#define regBIFPLR0_2_LINK_CNTL2_BASE_IDX                                                                5\n#define regBIFPLR0_2_LINK_STATUS2                                                                       0x3fff7bfc2422\n#define regBIFPLR0_2_LINK_STATUS2_BASE_IDX                                                              5\n#define regBIFPLR0_2_SLOT_CAP2                                                                          0x3fff7bfc2423\n#define regBIFPLR0_2_SLOT_CAP2_BASE_IDX                                                                 5\n#define regBIFPLR0_2_SLOT_CNTL2                                                                         0x3fff7bfc2424\n#define regBIFPLR0_2_SLOT_CNTL2_BASE_IDX                                                                5\n#define regBIFPLR0_2_SLOT_STATUS2                                                                       0x3fff7bfc2424\n#define regBIFPLR0_2_SLOT_STATUS2_BASE_IDX                                                              5\n#define regBIFPLR0_2_MSI_CAP_LIST                                                                       0x3fff7bfc2428\n#define regBIFPLR0_2_MSI_CAP_LIST_BASE_IDX                                                              5\n#define regBIFPLR0_2_MSI_MSG_CNTL                                                                       0x3fff7bfc2428\n#define regBIFPLR0_2_MSI_MSG_CNTL_BASE_IDX                                                              5\n#define regBIFPLR0_2_MSI_MSG_ADDR_LO                                                                    0x3fff7bfc2429\n#define regBIFPLR0_2_MSI_MSG_ADDR_LO_BASE_IDX                                                           5\n#define regBIFPLR0_2_MSI_MSG_ADDR_HI                                                                    0x3fff7bfc242a\n#define regBIFPLR0_2_MSI_MSG_ADDR_HI_BASE_IDX                                                           5\n#define regBIFPLR0_2_MSI_MSG_DATA                                                                       0x3fff7bfc242a\n#define regBIFPLR0_2_MSI_MSG_DATA_BASE_IDX                                                              5\n#define regBIFPLR0_2_MSI_MSG_DATA_64                                                                    0x3fff7bfc242b\n#define regBIFPLR0_2_MSI_MSG_DATA_64_BASE_IDX                                                           5\n#define regBIFPLR0_2_SSID_CAP_LIST                                                                      0x3fff7bfc2430\n#define regBIFPLR0_2_SSID_CAP_LIST_BASE_IDX                                                             5\n#define regBIFPLR0_2_SSID_CAP                                                                           0x3fff7bfc2431\n#define regBIFPLR0_2_SSID_CAP_BASE_IDX                                                                  5\n#define regBIFPLR0_2_MSI_MAP_CAP_LIST                                                                   0x3fff7bfc2432\n#define regBIFPLR0_2_MSI_MAP_CAP_LIST_BASE_IDX                                                          5\n#define regBIFPLR0_2_MSI_MAP_CAP                                                                        0x3fff7bfc2432\n#define regBIFPLR0_2_MSI_MAP_CAP_BASE_IDX                                                               5\n#define regBIFPLR0_2_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                                  0x3fff7bfc2440\n#define regBIFPLR0_2_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIFPLR0_2_PCIE_VENDOR_SPECIFIC_HDR                                                           0x3fff7bfc2441\n#define regBIFPLR0_2_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                                  5\n#define regBIFPLR0_2_PCIE_VENDOR_SPECIFIC1                                                              0x3fff7bfc2442\n#define regBIFPLR0_2_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                                     5\n#define regBIFPLR0_2_PCIE_VENDOR_SPECIFIC2                                                              0x3fff7bfc2443\n#define regBIFPLR0_2_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                                     5\n#define regBIFPLR0_2_PCIE_VC_ENH_CAP_LIST                                                               0x3fff7bfc2444\n#define regBIFPLR0_2_PCIE_VC_ENH_CAP_LIST_BASE_IDX                                                      5\n#define regBIFPLR0_2_PCIE_PORT_VC_CAP_REG1                                                              0x3fff7bfc2445\n#define regBIFPLR0_2_PCIE_PORT_VC_CAP_REG1_BASE_IDX                                                     5\n#define regBIFPLR0_2_PCIE_PORT_VC_CAP_REG2                                                              0x3fff7bfc2446\n#define regBIFPLR0_2_PCIE_PORT_VC_CAP_REG2_BASE_IDX                                                     5\n#define regBIFPLR0_2_PCIE_PORT_VC_CNTL                                                                  0x3fff7bfc2447\n#define regBIFPLR0_2_PCIE_PORT_VC_CNTL_BASE_IDX                                                         5\n#define regBIFPLR0_2_PCIE_PORT_VC_STATUS                                                                0x3fff7bfc2447\n#define regBIFPLR0_2_PCIE_PORT_VC_STATUS_BASE_IDX                                                       5\n#define regBIFPLR0_2_PCIE_VC0_RESOURCE_CAP                                                              0x3fff7bfc2448\n#define regBIFPLR0_2_PCIE_VC0_RESOURCE_CAP_BASE_IDX                                                     5\n#define regBIFPLR0_2_PCIE_VC0_RESOURCE_CNTL                                                             0x3fff7bfc2449\n#define regBIFPLR0_2_PCIE_VC0_RESOURCE_CNTL_BASE_IDX                                                    5\n#define regBIFPLR0_2_PCIE_VC0_RESOURCE_STATUS                                                           0x3fff7bfc244a\n#define regBIFPLR0_2_PCIE_VC0_RESOURCE_STATUS_BASE_IDX                                                  5\n#define regBIFPLR0_2_PCIE_VC1_RESOURCE_CAP                                                              0x3fff7bfc244b\n#define regBIFPLR0_2_PCIE_VC1_RESOURCE_CAP_BASE_IDX                                                     5\n#define regBIFPLR0_2_PCIE_VC1_RESOURCE_CNTL                                                             0x3fff7bfc244c\n#define regBIFPLR0_2_PCIE_VC1_RESOURCE_CNTL_BASE_IDX                                                    5\n#define regBIFPLR0_2_PCIE_VC1_RESOURCE_STATUS                                                           0x3fff7bfc244d\n#define regBIFPLR0_2_PCIE_VC1_RESOURCE_STATUS_BASE_IDX                                                  5\n#define regBIFPLR0_2_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                                   0x3fff7bfc2450\n#define regBIFPLR0_2_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST_BASE_IDX                                          5\n#define regBIFPLR0_2_PCIE_DEV_SERIAL_NUM_DW1                                                            0x3fff7bfc2451\n#define regBIFPLR0_2_PCIE_DEV_SERIAL_NUM_DW1_BASE_IDX                                                   5\n#define regBIFPLR0_2_PCIE_DEV_SERIAL_NUM_DW2                                                            0x3fff7bfc2452\n#define regBIFPLR0_2_PCIE_DEV_SERIAL_NUM_DW2_BASE_IDX                                                   5\n#define regBIFPLR0_2_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                                      0x3fff7bfc2454\n#define regBIFPLR0_2_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                             5\n#define regBIFPLR0_2_PCIE_UNCORR_ERR_STATUS                                                             0x3fff7bfc2455\n#define regBIFPLR0_2_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                                    5\n#define regBIFPLR0_2_PCIE_UNCORR_ERR_MASK                                                               0x3fff7bfc2456\n#define regBIFPLR0_2_PCIE_UNCORR_ERR_MASK_BASE_IDX                                                      5\n#define regBIFPLR0_2_PCIE_UNCORR_ERR_SEVERITY                                                           0x3fff7bfc2457\n#define regBIFPLR0_2_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                                  5\n#define regBIFPLR0_2_PCIE_CORR_ERR_STATUS                                                               0x3fff7bfc2458\n#define regBIFPLR0_2_PCIE_CORR_ERR_STATUS_BASE_IDX                                                      5\n#define regBIFPLR0_2_PCIE_CORR_ERR_MASK                                                                 0x3fff7bfc2459\n#define regBIFPLR0_2_PCIE_CORR_ERR_MASK_BASE_IDX                                                        5\n#define regBIFPLR0_2_PCIE_ADV_ERR_CAP_CNTL                                                              0x3fff7bfc245a\n#define regBIFPLR0_2_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                                     5\n#define regBIFPLR0_2_PCIE_HDR_LOG0                                                                      0x3fff7bfc245b\n#define regBIFPLR0_2_PCIE_HDR_LOG0_BASE_IDX                                                             5\n#define regBIFPLR0_2_PCIE_HDR_LOG1                                                                      0x3fff7bfc245c\n#define regBIFPLR0_2_PCIE_HDR_LOG1_BASE_IDX                                                             5\n#define regBIFPLR0_2_PCIE_HDR_LOG2                                                                      0x3fff7bfc245d\n#define regBIFPLR0_2_PCIE_HDR_LOG2_BASE_IDX                                                             5\n#define regBIFPLR0_2_PCIE_HDR_LOG3                                                                      0x3fff7bfc245e\n#define regBIFPLR0_2_PCIE_HDR_LOG3_BASE_IDX                                                             5\n#define regBIFPLR0_2_PCIE_ROOT_ERR_CMD                                                                  0x3fff7bfc245f\n#define regBIFPLR0_2_PCIE_ROOT_ERR_CMD_BASE_IDX                                                         5\n#define regBIFPLR0_2_PCIE_ROOT_ERR_STATUS                                                               0x3fff7bfc2460\n#define regBIFPLR0_2_PCIE_ROOT_ERR_STATUS_BASE_IDX                                                      5\n#define regBIFPLR0_2_PCIE_ERR_SRC_ID                                                                    0x3fff7bfc2461\n#define regBIFPLR0_2_PCIE_ERR_SRC_ID_BASE_IDX                                                           5\n#define regBIFPLR0_2_PCIE_TLP_PREFIX_LOG0                                                               0x3fff7bfc2462\n#define regBIFPLR0_2_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                                      5\n#define regBIFPLR0_2_PCIE_TLP_PREFIX_LOG1                                                               0x3fff7bfc2463\n#define regBIFPLR0_2_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                                      5\n#define regBIFPLR0_2_PCIE_TLP_PREFIX_LOG2                                                               0x3fff7bfc2464\n#define regBIFPLR0_2_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                                      5\n#define regBIFPLR0_2_PCIE_TLP_PREFIX_LOG3                                                               0x3fff7bfc2465\n#define regBIFPLR0_2_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                                      5\n#define regBIFPLR0_2_PCIE_SECONDARY_ENH_CAP_LIST                                                        0x3fff7bfc249c\n#define regBIFPLR0_2_PCIE_SECONDARY_ENH_CAP_LIST_BASE_IDX                                               5\n#define regBIFPLR0_2_PCIE_LINK_CNTL3                                                                    0x3fff7bfc249d\n#define regBIFPLR0_2_PCIE_LINK_CNTL3_BASE_IDX                                                           5\n#define regBIFPLR0_2_PCIE_LANE_ERROR_STATUS                                                             0x3fff7bfc249e\n#define regBIFPLR0_2_PCIE_LANE_ERROR_STATUS_BASE_IDX                                                    5\n#define regBIFPLR0_2_PCIE_LANE_0_EQUALIZATION_CNTL                                                      0x3fff7bfc249f\n#define regBIFPLR0_2_PCIE_LANE_0_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR0_2_PCIE_LANE_1_EQUALIZATION_CNTL                                                      0x3fff7bfc249f\n#define regBIFPLR0_2_PCIE_LANE_1_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR0_2_PCIE_LANE_2_EQUALIZATION_CNTL                                                      0x3fff7bfc24a0\n#define regBIFPLR0_2_PCIE_LANE_2_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR0_2_PCIE_LANE_3_EQUALIZATION_CNTL                                                      0x3fff7bfc24a0\n#define regBIFPLR0_2_PCIE_LANE_3_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR0_2_PCIE_LANE_4_EQUALIZATION_CNTL                                                      0x3fff7bfc24a1\n#define regBIFPLR0_2_PCIE_LANE_4_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR0_2_PCIE_LANE_5_EQUALIZATION_CNTL                                                      0x3fff7bfc24a1\n#define regBIFPLR0_2_PCIE_LANE_5_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR0_2_PCIE_LANE_6_EQUALIZATION_CNTL                                                      0x3fff7bfc24a2\n#define regBIFPLR0_2_PCIE_LANE_6_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR0_2_PCIE_LANE_7_EQUALIZATION_CNTL                                                      0x3fff7bfc24a2\n#define regBIFPLR0_2_PCIE_LANE_7_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR0_2_PCIE_LANE_8_EQUALIZATION_CNTL                                                      0x3fff7bfc24a3\n#define regBIFPLR0_2_PCIE_LANE_8_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR0_2_PCIE_LANE_9_EQUALIZATION_CNTL                                                      0x3fff7bfc24a3\n#define regBIFPLR0_2_PCIE_LANE_9_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR0_2_PCIE_LANE_10_EQUALIZATION_CNTL                                                     0x3fff7bfc24a4\n#define regBIFPLR0_2_PCIE_LANE_10_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR0_2_PCIE_LANE_11_EQUALIZATION_CNTL                                                     0x3fff7bfc24a4\n#define regBIFPLR0_2_PCIE_LANE_11_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR0_2_PCIE_LANE_12_EQUALIZATION_CNTL                                                     0x3fff7bfc24a5\n#define regBIFPLR0_2_PCIE_LANE_12_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR0_2_PCIE_LANE_13_EQUALIZATION_CNTL                                                     0x3fff7bfc24a5\n#define regBIFPLR0_2_PCIE_LANE_13_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR0_2_PCIE_LANE_14_EQUALIZATION_CNTL                                                     0x3fff7bfc24a6\n#define regBIFPLR0_2_PCIE_LANE_14_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR0_2_PCIE_LANE_15_EQUALIZATION_CNTL                                                     0x3fff7bfc24a6\n#define regBIFPLR0_2_PCIE_LANE_15_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR0_2_PCIE_ACS_ENH_CAP_LIST                                                              0x3fff7bfc24a8\n#define regBIFPLR0_2_PCIE_ACS_ENH_CAP_LIST_BASE_IDX                                                     5\n#define regBIFPLR0_2_PCIE_ACS_CAP                                                                       0x3fff7bfc24a9\n#define regBIFPLR0_2_PCIE_ACS_CAP_BASE_IDX                                                              5\n#define regBIFPLR0_2_PCIE_ACS_CNTL                                                                      0x3fff7bfc24a9\n#define regBIFPLR0_2_PCIE_ACS_CNTL_BASE_IDX                                                             5\n#define regBIFPLR0_2_PCIE_MC_ENH_CAP_LIST                                                               0x3fff7bfc24bc\n#define regBIFPLR0_2_PCIE_MC_ENH_CAP_LIST_BASE_IDX                                                      5\n#define regBIFPLR0_2_PCIE_MC_CAP                                                                        0x3fff7bfc24bd\n#define regBIFPLR0_2_PCIE_MC_CAP_BASE_IDX                                                               5\n#define regBIFPLR0_2_PCIE_MC_CNTL                                                                       0x3fff7bfc24bd\n#define regBIFPLR0_2_PCIE_MC_CNTL_BASE_IDX                                                              5\n#define regBIFPLR0_2_PCIE_MC_ADDR0                                                                      0x3fff7bfc24be\n#define regBIFPLR0_2_PCIE_MC_ADDR0_BASE_IDX                                                             5\n#define regBIFPLR0_2_PCIE_MC_ADDR1                                                                      0x3fff7bfc24bf\n#define regBIFPLR0_2_PCIE_MC_ADDR1_BASE_IDX                                                             5\n#define regBIFPLR0_2_PCIE_MC_RCV0                                                                       0x3fff7bfc24c0\n#define regBIFPLR0_2_PCIE_MC_RCV0_BASE_IDX                                                              5\n#define regBIFPLR0_2_PCIE_MC_RCV1                                                                       0x3fff7bfc24c1\n#define regBIFPLR0_2_PCIE_MC_RCV1_BASE_IDX                                                              5\n#define regBIFPLR0_2_PCIE_MC_BLOCK_ALL0                                                                 0x3fff7bfc24c2\n#define regBIFPLR0_2_PCIE_MC_BLOCK_ALL0_BASE_IDX                                                        5\n#define regBIFPLR0_2_PCIE_MC_BLOCK_ALL1                                                                 0x3fff7bfc24c3\n#define regBIFPLR0_2_PCIE_MC_BLOCK_ALL1_BASE_IDX                                                        5\n#define regBIFPLR0_2_PCIE_MC_BLOCK_UNTRANSLATED_0                                                       0x3fff7bfc24c4\n#define regBIFPLR0_2_PCIE_MC_BLOCK_UNTRANSLATED_0_BASE_IDX                                              5\n#define regBIFPLR0_2_PCIE_MC_BLOCK_UNTRANSLATED_1                                                       0x3fff7bfc24c5\n#define regBIFPLR0_2_PCIE_MC_BLOCK_UNTRANSLATED_1_BASE_IDX                                              5\n#define regBIFPLR0_2_PCIE_MC_OVERLAY_BAR0                                                               0x3fff7bfc24c6\n#define regBIFPLR0_2_PCIE_MC_OVERLAY_BAR0_BASE_IDX                                                      5\n#define regBIFPLR0_2_PCIE_MC_OVERLAY_BAR1                                                               0x3fff7bfc24c7\n#define regBIFPLR0_2_PCIE_MC_OVERLAY_BAR1_BASE_IDX                                                      5\n#define regBIFPLR0_2_PCIE_L1_PM_SUB_CAP_LIST                                                            0x3fff7bfc24dc\n#define regBIFPLR0_2_PCIE_L1_PM_SUB_CAP_LIST_BASE_IDX                                                   5\n#define regBIFPLR0_2_PCIE_L1_PM_SUB_CAP                                                                 0x3fff7bfc24dd\n#define regBIFPLR0_2_PCIE_L1_PM_SUB_CAP_BASE_IDX                                                        5\n#define regBIFPLR0_2_PCIE_L1_PM_SUB_CNTL                                                                0x3fff7bfc24de\n#define regBIFPLR0_2_PCIE_L1_PM_SUB_CNTL_BASE_IDX                                                       5\n#define regBIFPLR0_2_PCIE_L1_PM_SUB_CNTL2                                                               0x3fff7bfc24df\n#define regBIFPLR0_2_PCIE_L1_PM_SUB_CNTL2_BASE_IDX                                                      5\n#define regBIFPLR0_2_PCIE_DPC_ENH_CAP_LIST                                                              0x3fff7bfc24e0\n#define regBIFPLR0_2_PCIE_DPC_ENH_CAP_LIST_BASE_IDX                                                     5\n#define regBIFPLR0_2_PCIE_DPC_CAP_LIST                                                                  0x3fff7bfc24e1\n#define regBIFPLR0_2_PCIE_DPC_CAP_LIST_BASE_IDX                                                         5\n#define regBIFPLR0_2_PCIE_DPC_CNTL                                                                      0x3fff7bfc24e1\n#define regBIFPLR0_2_PCIE_DPC_CNTL_BASE_IDX                                                             5\n#define regBIFPLR0_2_PCIE_DPC_STATUS                                                                    0x3fff7bfc24e2\n#define regBIFPLR0_2_PCIE_DPC_STATUS_BASE_IDX                                                           5\n#define regBIFPLR0_2_PCIE_DPC_ERROR_SOURCE_ID                                                           0x3fff7bfc24e2\n#define regBIFPLR0_2_PCIE_DPC_ERROR_SOURCE_ID_BASE_IDX                                                  5\n#define regBIFPLR0_2_PCIE_RP_PIO_STATUS                                                                 0x3fff7bfc24e3\n#define regBIFPLR0_2_PCIE_RP_PIO_STATUS_BASE_IDX                                                        5\n#define regBIFPLR0_2_PCIE_RP_PIO_MASK                                                                   0x3fff7bfc24e4\n#define regBIFPLR0_2_PCIE_RP_PIO_MASK_BASE_IDX                                                          5\n#define regBIFPLR0_2_PCIE_RP_PIO_SEVERITY                                                               0x3fff7bfc24e5\n#define regBIFPLR0_2_PCIE_RP_PIO_SEVERITY_BASE_IDX                                                      5\n#define regBIFPLR0_2_PCIE_RP_PIO_SYSERROR                                                               0x3fff7bfc24e6\n#define regBIFPLR0_2_PCIE_RP_PIO_SYSERROR_BASE_IDX                                                      5\n#define regBIFPLR0_2_PCIE_RP_PIO_EXCEPTION                                                              0x3fff7bfc24e7\n#define regBIFPLR0_2_PCIE_RP_PIO_EXCEPTION_BASE_IDX                                                     5\n#define regBIFPLR0_2_PCIE_RP_PIO_HDR_LOG0                                                               0x3fff7bfc24e8\n#define regBIFPLR0_2_PCIE_RP_PIO_HDR_LOG0_BASE_IDX                                                      5\n#define regBIFPLR0_2_PCIE_RP_PIO_HDR_LOG1                                                               0x3fff7bfc24e9\n#define regBIFPLR0_2_PCIE_RP_PIO_HDR_LOG1_BASE_IDX                                                      5\n#define regBIFPLR0_2_PCIE_RP_PIO_HDR_LOG2                                                               0x3fff7bfc24ea\n#define regBIFPLR0_2_PCIE_RP_PIO_HDR_LOG2_BASE_IDX                                                      5\n#define regBIFPLR0_2_PCIE_RP_PIO_HDR_LOG3                                                               0x3fff7bfc24eb\n#define regBIFPLR0_2_PCIE_RP_PIO_HDR_LOG3_BASE_IDX                                                      5\n#define regBIFPLR0_2_PCIE_RP_PIO_PREFIX_LOG0                                                            0x3fff7bfc24ed\n#define regBIFPLR0_2_PCIE_RP_PIO_PREFIX_LOG0_BASE_IDX                                                   5\n#define regBIFPLR0_2_PCIE_RP_PIO_PREFIX_LOG1                                                            0x3fff7bfc24ee\n#define regBIFPLR0_2_PCIE_RP_PIO_PREFIX_LOG1_BASE_IDX                                                   5\n#define regBIFPLR0_2_PCIE_RP_PIO_PREFIX_LOG2                                                            0x3fff7bfc24ef\n#define regBIFPLR0_2_PCIE_RP_PIO_PREFIX_LOG2_BASE_IDX                                                   5\n#define regBIFPLR0_2_PCIE_RP_PIO_PREFIX_LOG3                                                            0x3fff7bfc24f0\n#define regBIFPLR0_2_PCIE_RP_PIO_PREFIX_LOG3_BASE_IDX                                                   5\n#define regBIFPLR0_2_PCIE_ESM_CAP_LIST                                                                  0x3fff7bfc24f1\n#define regBIFPLR0_2_PCIE_ESM_CAP_LIST_BASE_IDX                                                         5\n#define regBIFPLR0_2_PCIE_ESM_HEADER_1                                                                  0x3fff7bfc24f2\n#define regBIFPLR0_2_PCIE_ESM_HEADER_1_BASE_IDX                                                         5\n#define regBIFPLR0_2_PCIE_ESM_HEADER_2                                                                  0x3fff7bfc24f3\n#define regBIFPLR0_2_PCIE_ESM_HEADER_2_BASE_IDX                                                         5\n#define regBIFPLR0_2_PCIE_ESM_STATUS                                                                    0x3fff7bfc24f3\n#define regBIFPLR0_2_PCIE_ESM_STATUS_BASE_IDX                                                           5\n#define regBIFPLR0_2_PCIE_ESM_CTRL                                                                      0x3fff7bfc24f4\n#define regBIFPLR0_2_PCIE_ESM_CTRL_BASE_IDX                                                             5\n#define regBIFPLR0_2_PCIE_ESM_CAP_1                                                                     0x3fff7bfc24f5\n#define regBIFPLR0_2_PCIE_ESM_CAP_1_BASE_IDX                                                            5\n#define regBIFPLR0_2_PCIE_ESM_CAP_2                                                                     0x3fff7bfc24f6\n#define regBIFPLR0_2_PCIE_ESM_CAP_2_BASE_IDX                                                            5\n#define regBIFPLR0_2_PCIE_ESM_CAP_3                                                                     0x3fff7bfc24f7\n#define regBIFPLR0_2_PCIE_ESM_CAP_3_BASE_IDX                                                            5\n#define regBIFPLR0_2_PCIE_ESM_CAP_4                                                                     0x3fff7bfc24f8\n#define regBIFPLR0_2_PCIE_ESM_CAP_4_BASE_IDX                                                            5\n#define regBIFPLR0_2_PCIE_ESM_CAP_5                                                                     0x3fff7bfc24f9\n#define regBIFPLR0_2_PCIE_ESM_CAP_5_BASE_IDX                                                            5\n#define regBIFPLR0_2_PCIE_ESM_CAP_6                                                                     0x3fff7bfc24fa\n#define regBIFPLR0_2_PCIE_ESM_CAP_6_BASE_IDX                                                            5\n#define regBIFPLR0_2_PCIE_ESM_CAP_7                                                                     0x3fff7bfc24fb\n#define regBIFPLR0_2_PCIE_ESM_CAP_7_BASE_IDX                                                            5\n#define regBIFPLR0_2_LINK_CAP_16GT                                                                      0x3fff7bfc2505\n#define regBIFPLR0_2_LINK_CAP_16GT_BASE_IDX                                                             5\n#define regBIFPLR0_2_LINK_CNTL_16GT                                                                     0x3fff7bfc2506\n#define regBIFPLR0_2_LINK_CNTL_16GT_BASE_IDX                                                            5\n#define regBIFPLR0_2_LINK_STATUS_16GT                                                                   0x3fff7bfc2507\n#define regBIFPLR0_2_LINK_STATUS_16GT_BASE_IDX                                                          5\n#define regBIFPLR0_2_LINK_CAP_32GT                                                                      0x3fff7bfc2541\n#define regBIFPLR0_2_LINK_CAP_32GT_BASE_IDX                                                             5\n#define regBIFPLR0_2_LINK_CNTL_32GT                                                                     0x3fff7bfc2542\n#define regBIFPLR0_2_LINK_CNTL_32GT_BASE_IDX                                                            5\n#define regBIFPLR0_2_LINK_STATUS_32GT                                                                   0x3fff7bfc2543\n#define regBIFPLR0_2_LINK_STATUS_32GT_BASE_IDX                                                          5\n\n\n\n\n#define regBIFPLR1_2_VENDOR_ID                                                                          0x3fff7bfc2800\n#define regBIFPLR1_2_VENDOR_ID_BASE_IDX                                                                 5\n#define regBIFPLR1_2_DEVICE_ID                                                                          0x3fff7bfc2800\n#define regBIFPLR1_2_DEVICE_ID_BASE_IDX                                                                 5\n#define regBIFPLR1_2_COMMAND                                                                            0x3fff7bfc2801\n#define regBIFPLR1_2_COMMAND_BASE_IDX                                                                   5\n#define regBIFPLR1_2_STATUS                                                                             0x3fff7bfc2801\n#define regBIFPLR1_2_STATUS_BASE_IDX                                                                    5\n#define regBIFPLR1_2_REVISION_ID                                                                        0x3fff7bfc2802\n#define regBIFPLR1_2_REVISION_ID_BASE_IDX                                                               5\n#define regBIFPLR1_2_PROG_INTERFACE                                                                     0x3fff7bfc2802\n#define regBIFPLR1_2_PROG_INTERFACE_BASE_IDX                                                            5\n#define regBIFPLR1_2_SUB_CLASS                                                                          0x3fff7bfc2802\n#define regBIFPLR1_2_SUB_CLASS_BASE_IDX                                                                 5\n#define regBIFPLR1_2_BASE_CLASS                                                                         0x3fff7bfc2802\n#define regBIFPLR1_2_BASE_CLASS_BASE_IDX                                                                5\n#define regBIFPLR1_2_CACHE_LINE                                                                         0x3fff7bfc2803\n#define regBIFPLR1_2_CACHE_LINE_BASE_IDX                                                                5\n#define regBIFPLR1_2_LATENCY                                                                            0x3fff7bfc2803\n#define regBIFPLR1_2_LATENCY_BASE_IDX                                                                   5\n#define regBIFPLR1_2_HEADER                                                                             0x3fff7bfc2803\n#define regBIFPLR1_2_HEADER_BASE_IDX                                                                    5\n#define regBIFPLR1_2_BIST                                                                               0x3fff7bfc2803\n#define regBIFPLR1_2_BIST_BASE_IDX                                                                      5\n#define regBIFPLR1_2_SUB_BUS_NUMBER_LATENCY                                                             0x3fff7bfc2806\n#define regBIFPLR1_2_SUB_BUS_NUMBER_LATENCY_BASE_IDX                                                    5\n#define regBIFPLR1_2_IO_BASE_LIMIT                                                                      0x3fff7bfc2807\n#define regBIFPLR1_2_IO_BASE_LIMIT_BASE_IDX                                                             5\n#define regBIFPLR1_2_SECONDARY_STATUS                                                                   0x3fff7bfc2807\n#define regBIFPLR1_2_SECONDARY_STATUS_BASE_IDX                                                          5\n#define regBIFPLR1_2_MEM_BASE_LIMIT                                                                     0x3fff7bfc2808\n#define regBIFPLR1_2_MEM_BASE_LIMIT_BASE_IDX                                                            5\n#define regBIFPLR1_2_PREF_BASE_LIMIT                                                                    0x3fff7bfc2809\n#define regBIFPLR1_2_PREF_BASE_LIMIT_BASE_IDX                                                           5\n#define regBIFPLR1_2_PREF_BASE_UPPER                                                                    0x3fff7bfc280a\n#define regBIFPLR1_2_PREF_BASE_UPPER_BASE_IDX                                                           5\n#define regBIFPLR1_2_PREF_LIMIT_UPPER                                                                   0x3fff7bfc280b\n#define regBIFPLR1_2_PREF_LIMIT_UPPER_BASE_IDX                                                          5\n#define regBIFPLR1_2_IO_BASE_LIMIT_HI                                                                   0x3fff7bfc280c\n#define regBIFPLR1_2_IO_BASE_LIMIT_HI_BASE_IDX                                                          5\n#define regBIFPLR1_2_CAP_PTR                                                                            0x3fff7bfc280d\n#define regBIFPLR1_2_CAP_PTR_BASE_IDX                                                                   5\n#define regBIFPLR1_2_INTERRUPT_LINE                                                                     0x3fff7bfc280f\n#define regBIFPLR1_2_INTERRUPT_LINE_BASE_IDX                                                            5\n#define regBIFPLR1_2_INTERRUPT_PIN                                                                      0x3fff7bfc280f\n#define regBIFPLR1_2_INTERRUPT_PIN_BASE_IDX                                                             5\n#define regBIFPLR1_2_EXT_BRIDGE_CNTL                                                                    0x3fff7bfc2810\n#define regBIFPLR1_2_EXT_BRIDGE_CNTL_BASE_IDX                                                           5\n#define regBIFPLR1_2_PMI_CAP_LIST                                                                       0x3fff7bfc2814\n#define regBIFPLR1_2_PMI_CAP_LIST_BASE_IDX                                                              5\n#define regBIFPLR1_2_PMI_CAP                                                                            0x3fff7bfc2814\n#define regBIFPLR1_2_PMI_CAP_BASE_IDX                                                                   5\n#define regBIFPLR1_2_PMI_STATUS_CNTL                                                                    0x3fff7bfc2815\n#define regBIFPLR1_2_PMI_STATUS_CNTL_BASE_IDX                                                           5\n#define regBIFPLR1_2_PCIE_CAP_LIST                                                                      0x3fff7bfc2816\n#define regBIFPLR1_2_PCIE_CAP_LIST_BASE_IDX                                                             5\n#define regBIFPLR1_2_PCIE_CAP                                                                           0x3fff7bfc2816\n#define regBIFPLR1_2_PCIE_CAP_BASE_IDX                                                                  5\n#define regBIFPLR1_2_DEVICE_CAP                                                                         0x3fff7bfc2817\n#define regBIFPLR1_2_DEVICE_CAP_BASE_IDX                                                                5\n#define regBIFPLR1_2_DEVICE_CNTL                                                                        0x3fff7bfc2818\n#define regBIFPLR1_2_DEVICE_CNTL_BASE_IDX                                                               5\n#define regBIFPLR1_2_DEVICE_STATUS                                                                      0x3fff7bfc2818\n#define regBIFPLR1_2_DEVICE_STATUS_BASE_IDX                                                             5\n#define regBIFPLR1_2_LINK_CAP                                                                           0x3fff7bfc2819\n#define regBIFPLR1_2_LINK_CAP_BASE_IDX                                                                  5\n#define regBIFPLR1_2_LINK_CNTL                                                                          0x3fff7bfc281a\n#define regBIFPLR1_2_LINK_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR1_2_LINK_STATUS                                                                        0x3fff7bfc281a\n#define regBIFPLR1_2_LINK_STATUS_BASE_IDX                                                               5\n#define regBIFPLR1_2_SLOT_CAP                                                                           0x3fff7bfc281b\n#define regBIFPLR1_2_SLOT_CAP_BASE_IDX                                                                  5\n#define regBIFPLR1_2_SLOT_CNTL                                                                          0x3fff7bfc281c\n#define regBIFPLR1_2_SLOT_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR1_2_SLOT_STATUS                                                                        0x3fff7bfc281c\n#define regBIFPLR1_2_SLOT_STATUS_BASE_IDX                                                               5\n#define regBIFPLR1_2_ROOT_CNTL                                                                          0x3fff7bfc281d\n#define regBIFPLR1_2_ROOT_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR1_2_ROOT_CAP                                                                           0x3fff7bfc281d\n#define regBIFPLR1_2_ROOT_CAP_BASE_IDX                                                                  5\n#define regBIFPLR1_2_ROOT_STATUS                                                                        0x3fff7bfc281e\n#define regBIFPLR1_2_ROOT_STATUS_BASE_IDX                                                               5\n#define regBIFPLR1_2_DEVICE_CAP2                                                                        0x3fff7bfc281f\n#define regBIFPLR1_2_DEVICE_CAP2_BASE_IDX                                                               5\n#define regBIFPLR1_2_DEVICE_CNTL2                                                                       0x3fff7bfc2820\n#define regBIFPLR1_2_DEVICE_CNTL2_BASE_IDX                                                              5\n#define regBIFPLR1_2_DEVICE_STATUS2                                                                     0x3fff7bfc2820\n#define regBIFPLR1_2_DEVICE_STATUS2_BASE_IDX                                                            5\n#define regBIFPLR1_2_LINK_CAP2                                                                          0x3fff7bfc2821\n#define regBIFPLR1_2_LINK_CAP2_BASE_IDX                                                                 5\n#define regBIFPLR1_2_LINK_CNTL2                                                                         0x3fff7bfc2822\n#define regBIFPLR1_2_LINK_CNTL2_BASE_IDX                                                                5\n#define regBIFPLR1_2_LINK_STATUS2                                                                       0x3fff7bfc2822\n#define regBIFPLR1_2_LINK_STATUS2_BASE_IDX                                                              5\n#define regBIFPLR1_2_SLOT_CAP2                                                                          0x3fff7bfc2823\n#define regBIFPLR1_2_SLOT_CAP2_BASE_IDX                                                                 5\n#define regBIFPLR1_2_SLOT_CNTL2                                                                         0x3fff7bfc2824\n#define regBIFPLR1_2_SLOT_CNTL2_BASE_IDX                                                                5\n#define regBIFPLR1_2_SLOT_STATUS2                                                                       0x3fff7bfc2824\n#define regBIFPLR1_2_SLOT_STATUS2_BASE_IDX                                                              5\n#define regBIFPLR1_2_MSI_CAP_LIST                                                                       0x3fff7bfc2828\n#define regBIFPLR1_2_MSI_CAP_LIST_BASE_IDX                                                              5\n#define regBIFPLR1_2_MSI_MSG_CNTL                                                                       0x3fff7bfc2828\n#define regBIFPLR1_2_MSI_MSG_CNTL_BASE_IDX                                                              5\n#define regBIFPLR1_2_MSI_MSG_ADDR_LO                                                                    0x3fff7bfc2829\n#define regBIFPLR1_2_MSI_MSG_ADDR_LO_BASE_IDX                                                           5\n#define regBIFPLR1_2_MSI_MSG_ADDR_HI                                                                    0x3fff7bfc282a\n#define regBIFPLR1_2_MSI_MSG_ADDR_HI_BASE_IDX                                                           5\n#define regBIFPLR1_2_MSI_MSG_DATA                                                                       0x3fff7bfc282a\n#define regBIFPLR1_2_MSI_MSG_DATA_BASE_IDX                                                              5\n#define regBIFPLR1_2_MSI_MSG_DATA_64                                                                    0x3fff7bfc282b\n#define regBIFPLR1_2_MSI_MSG_DATA_64_BASE_IDX                                                           5\n#define regBIFPLR1_2_SSID_CAP_LIST                                                                      0x3fff7bfc2830\n#define regBIFPLR1_2_SSID_CAP_LIST_BASE_IDX                                                             5\n#define regBIFPLR1_2_SSID_CAP                                                                           0x3fff7bfc2831\n#define regBIFPLR1_2_SSID_CAP_BASE_IDX                                                                  5\n#define regBIFPLR1_2_MSI_MAP_CAP_LIST                                                                   0x3fff7bfc2832\n#define regBIFPLR1_2_MSI_MAP_CAP_LIST_BASE_IDX                                                          5\n#define regBIFPLR1_2_MSI_MAP_CAP                                                                        0x3fff7bfc2832\n#define regBIFPLR1_2_MSI_MAP_CAP_BASE_IDX                                                               5\n#define regBIFPLR1_2_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                                  0x3fff7bfc2840\n#define regBIFPLR1_2_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIFPLR1_2_PCIE_VENDOR_SPECIFIC_HDR                                                           0x3fff7bfc2841\n#define regBIFPLR1_2_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                                  5\n#define regBIFPLR1_2_PCIE_VENDOR_SPECIFIC1                                                              0x3fff7bfc2842\n#define regBIFPLR1_2_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                                     5\n#define regBIFPLR1_2_PCIE_VENDOR_SPECIFIC2                                                              0x3fff7bfc2843\n#define regBIFPLR1_2_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                                     5\n#define regBIFPLR1_2_PCIE_VC_ENH_CAP_LIST                                                               0x3fff7bfc2844\n#define regBIFPLR1_2_PCIE_VC_ENH_CAP_LIST_BASE_IDX                                                      5\n#define regBIFPLR1_2_PCIE_PORT_VC_CAP_REG1                                                              0x3fff7bfc2845\n#define regBIFPLR1_2_PCIE_PORT_VC_CAP_REG1_BASE_IDX                                                     5\n#define regBIFPLR1_2_PCIE_PORT_VC_CAP_REG2                                                              0x3fff7bfc2846\n#define regBIFPLR1_2_PCIE_PORT_VC_CAP_REG2_BASE_IDX                                                     5\n#define regBIFPLR1_2_PCIE_PORT_VC_CNTL                                                                  0x3fff7bfc2847\n#define regBIFPLR1_2_PCIE_PORT_VC_CNTL_BASE_IDX                                                         5\n#define regBIFPLR1_2_PCIE_PORT_VC_STATUS                                                                0x3fff7bfc2847\n#define regBIFPLR1_2_PCIE_PORT_VC_STATUS_BASE_IDX                                                       5\n#define regBIFPLR1_2_PCIE_VC0_RESOURCE_CAP                                                              0x3fff7bfc2848\n#define regBIFPLR1_2_PCIE_VC0_RESOURCE_CAP_BASE_IDX                                                     5\n#define regBIFPLR1_2_PCIE_VC0_RESOURCE_CNTL                                                             0x3fff7bfc2849\n#define regBIFPLR1_2_PCIE_VC0_RESOURCE_CNTL_BASE_IDX                                                    5\n#define regBIFPLR1_2_PCIE_VC0_RESOURCE_STATUS                                                           0x3fff7bfc284a\n#define regBIFPLR1_2_PCIE_VC0_RESOURCE_STATUS_BASE_IDX                                                  5\n#define regBIFPLR1_2_PCIE_VC1_RESOURCE_CAP                                                              0x3fff7bfc284b\n#define regBIFPLR1_2_PCIE_VC1_RESOURCE_CAP_BASE_IDX                                                     5\n#define regBIFPLR1_2_PCIE_VC1_RESOURCE_CNTL                                                             0x3fff7bfc284c\n#define regBIFPLR1_2_PCIE_VC1_RESOURCE_CNTL_BASE_IDX                                                    5\n#define regBIFPLR1_2_PCIE_VC1_RESOURCE_STATUS                                                           0x3fff7bfc284d\n#define regBIFPLR1_2_PCIE_VC1_RESOURCE_STATUS_BASE_IDX                                                  5\n#define regBIFPLR1_2_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                                   0x3fff7bfc2850\n#define regBIFPLR1_2_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST_BASE_IDX                                          5\n#define regBIFPLR1_2_PCIE_DEV_SERIAL_NUM_DW1                                                            0x3fff7bfc2851\n#define regBIFPLR1_2_PCIE_DEV_SERIAL_NUM_DW1_BASE_IDX                                                   5\n#define regBIFPLR1_2_PCIE_DEV_SERIAL_NUM_DW2                                                            0x3fff7bfc2852\n#define regBIFPLR1_2_PCIE_DEV_SERIAL_NUM_DW2_BASE_IDX                                                   5\n#define regBIFPLR1_2_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                                      0x3fff7bfc2854\n#define regBIFPLR1_2_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                             5\n#define regBIFPLR1_2_PCIE_UNCORR_ERR_STATUS                                                             0x3fff7bfc2855\n#define regBIFPLR1_2_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                                    5\n#define regBIFPLR1_2_PCIE_UNCORR_ERR_MASK                                                               0x3fff7bfc2856\n#define regBIFPLR1_2_PCIE_UNCORR_ERR_MASK_BASE_IDX                                                      5\n#define regBIFPLR1_2_PCIE_UNCORR_ERR_SEVERITY                                                           0x3fff7bfc2857\n#define regBIFPLR1_2_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                                  5\n#define regBIFPLR1_2_PCIE_CORR_ERR_STATUS                                                               0x3fff7bfc2858\n#define regBIFPLR1_2_PCIE_CORR_ERR_STATUS_BASE_IDX                                                      5\n#define regBIFPLR1_2_PCIE_CORR_ERR_MASK                                                                 0x3fff7bfc2859\n#define regBIFPLR1_2_PCIE_CORR_ERR_MASK_BASE_IDX                                                        5\n#define regBIFPLR1_2_PCIE_ADV_ERR_CAP_CNTL                                                              0x3fff7bfc285a\n#define regBIFPLR1_2_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                                     5\n#define regBIFPLR1_2_PCIE_HDR_LOG0                                                                      0x3fff7bfc285b\n#define regBIFPLR1_2_PCIE_HDR_LOG0_BASE_IDX                                                             5\n#define regBIFPLR1_2_PCIE_HDR_LOG1                                                                      0x3fff7bfc285c\n#define regBIFPLR1_2_PCIE_HDR_LOG1_BASE_IDX                                                             5\n#define regBIFPLR1_2_PCIE_HDR_LOG2                                                                      0x3fff7bfc285d\n#define regBIFPLR1_2_PCIE_HDR_LOG2_BASE_IDX                                                             5\n#define regBIFPLR1_2_PCIE_HDR_LOG3                                                                      0x3fff7bfc285e\n#define regBIFPLR1_2_PCIE_HDR_LOG3_BASE_IDX                                                             5\n#define regBIFPLR1_2_PCIE_ROOT_ERR_CMD                                                                  0x3fff7bfc285f\n#define regBIFPLR1_2_PCIE_ROOT_ERR_CMD_BASE_IDX                                                         5\n#define regBIFPLR1_2_PCIE_ROOT_ERR_STATUS                                                               0x3fff7bfc2860\n#define regBIFPLR1_2_PCIE_ROOT_ERR_STATUS_BASE_IDX                                                      5\n#define regBIFPLR1_2_PCIE_ERR_SRC_ID                                                                    0x3fff7bfc2861\n#define regBIFPLR1_2_PCIE_ERR_SRC_ID_BASE_IDX                                                           5\n#define regBIFPLR1_2_PCIE_TLP_PREFIX_LOG0                                                               0x3fff7bfc2862\n#define regBIFPLR1_2_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                                      5\n#define regBIFPLR1_2_PCIE_TLP_PREFIX_LOG1                                                               0x3fff7bfc2863\n#define regBIFPLR1_2_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                                      5\n#define regBIFPLR1_2_PCIE_TLP_PREFIX_LOG2                                                               0x3fff7bfc2864\n#define regBIFPLR1_2_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                                      5\n#define regBIFPLR1_2_PCIE_TLP_PREFIX_LOG3                                                               0x3fff7bfc2865\n#define regBIFPLR1_2_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                                      5\n#define regBIFPLR1_2_PCIE_SECONDARY_ENH_CAP_LIST                                                        0x3fff7bfc289c\n#define regBIFPLR1_2_PCIE_SECONDARY_ENH_CAP_LIST_BASE_IDX                                               5\n#define regBIFPLR1_2_PCIE_LINK_CNTL3                                                                    0x3fff7bfc289d\n#define regBIFPLR1_2_PCIE_LINK_CNTL3_BASE_IDX                                                           5\n#define regBIFPLR1_2_PCIE_LANE_ERROR_STATUS                                                             0x3fff7bfc289e\n#define regBIFPLR1_2_PCIE_LANE_ERROR_STATUS_BASE_IDX                                                    5\n#define regBIFPLR1_2_PCIE_LANE_0_EQUALIZATION_CNTL                                                      0x3fff7bfc289f\n#define regBIFPLR1_2_PCIE_LANE_0_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR1_2_PCIE_LANE_1_EQUALIZATION_CNTL                                                      0x3fff7bfc289f\n#define regBIFPLR1_2_PCIE_LANE_1_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR1_2_PCIE_LANE_2_EQUALIZATION_CNTL                                                      0x3fff7bfc28a0\n#define regBIFPLR1_2_PCIE_LANE_2_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR1_2_PCIE_LANE_3_EQUALIZATION_CNTL                                                      0x3fff7bfc28a0\n#define regBIFPLR1_2_PCIE_LANE_3_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR1_2_PCIE_LANE_4_EQUALIZATION_CNTL                                                      0x3fff7bfc28a1\n#define regBIFPLR1_2_PCIE_LANE_4_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR1_2_PCIE_LANE_5_EQUALIZATION_CNTL                                                      0x3fff7bfc28a1\n#define regBIFPLR1_2_PCIE_LANE_5_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR1_2_PCIE_LANE_6_EQUALIZATION_CNTL                                                      0x3fff7bfc28a2\n#define regBIFPLR1_2_PCIE_LANE_6_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR1_2_PCIE_LANE_7_EQUALIZATION_CNTL                                                      0x3fff7bfc28a2\n#define regBIFPLR1_2_PCIE_LANE_7_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR1_2_PCIE_LANE_8_EQUALIZATION_CNTL                                                      0x3fff7bfc28a3\n#define regBIFPLR1_2_PCIE_LANE_8_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR1_2_PCIE_LANE_9_EQUALIZATION_CNTL                                                      0x3fff7bfc28a3\n#define regBIFPLR1_2_PCIE_LANE_9_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR1_2_PCIE_LANE_10_EQUALIZATION_CNTL                                                     0x3fff7bfc28a4\n#define regBIFPLR1_2_PCIE_LANE_10_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR1_2_PCIE_LANE_11_EQUALIZATION_CNTL                                                     0x3fff7bfc28a4\n#define regBIFPLR1_2_PCIE_LANE_11_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR1_2_PCIE_LANE_12_EQUALIZATION_CNTL                                                     0x3fff7bfc28a5\n#define regBIFPLR1_2_PCIE_LANE_12_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR1_2_PCIE_LANE_13_EQUALIZATION_CNTL                                                     0x3fff7bfc28a5\n#define regBIFPLR1_2_PCIE_LANE_13_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR1_2_PCIE_LANE_14_EQUALIZATION_CNTL                                                     0x3fff7bfc28a6\n#define regBIFPLR1_2_PCIE_LANE_14_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR1_2_PCIE_LANE_15_EQUALIZATION_CNTL                                                     0x3fff7bfc28a6\n#define regBIFPLR1_2_PCIE_LANE_15_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR1_2_PCIE_ACS_ENH_CAP_LIST                                                              0x3fff7bfc28a8\n#define regBIFPLR1_2_PCIE_ACS_ENH_CAP_LIST_BASE_IDX                                                     5\n#define regBIFPLR1_2_PCIE_ACS_CAP                                                                       0x3fff7bfc28a9\n#define regBIFPLR1_2_PCIE_ACS_CAP_BASE_IDX                                                              5\n#define regBIFPLR1_2_PCIE_ACS_CNTL                                                                      0x3fff7bfc28a9\n#define regBIFPLR1_2_PCIE_ACS_CNTL_BASE_IDX                                                             5\n#define regBIFPLR1_2_PCIE_MC_ENH_CAP_LIST                                                               0x3fff7bfc28bc\n#define regBIFPLR1_2_PCIE_MC_ENH_CAP_LIST_BASE_IDX                                                      5\n#define regBIFPLR1_2_PCIE_MC_CAP                                                                        0x3fff7bfc28bd\n#define regBIFPLR1_2_PCIE_MC_CAP_BASE_IDX                                                               5\n#define regBIFPLR1_2_PCIE_MC_CNTL                                                                       0x3fff7bfc28bd\n#define regBIFPLR1_2_PCIE_MC_CNTL_BASE_IDX                                                              5\n#define regBIFPLR1_2_PCIE_MC_ADDR0                                                                      0x3fff7bfc28be\n#define regBIFPLR1_2_PCIE_MC_ADDR0_BASE_IDX                                                             5\n#define regBIFPLR1_2_PCIE_MC_ADDR1                                                                      0x3fff7bfc28bf\n#define regBIFPLR1_2_PCIE_MC_ADDR1_BASE_IDX                                                             5\n#define regBIFPLR1_2_PCIE_MC_RCV0                                                                       0x3fff7bfc28c0\n#define regBIFPLR1_2_PCIE_MC_RCV0_BASE_IDX                                                              5\n#define regBIFPLR1_2_PCIE_MC_RCV1                                                                       0x3fff7bfc28c1\n#define regBIFPLR1_2_PCIE_MC_RCV1_BASE_IDX                                                              5\n#define regBIFPLR1_2_PCIE_MC_BLOCK_ALL0                                                                 0x3fff7bfc28c2\n#define regBIFPLR1_2_PCIE_MC_BLOCK_ALL0_BASE_IDX                                                        5\n#define regBIFPLR1_2_PCIE_MC_BLOCK_ALL1                                                                 0x3fff7bfc28c3\n#define regBIFPLR1_2_PCIE_MC_BLOCK_ALL1_BASE_IDX                                                        5\n#define regBIFPLR1_2_PCIE_MC_BLOCK_UNTRANSLATED_0                                                       0x3fff7bfc28c4\n#define regBIFPLR1_2_PCIE_MC_BLOCK_UNTRANSLATED_0_BASE_IDX                                              5\n#define regBIFPLR1_2_PCIE_MC_BLOCK_UNTRANSLATED_1                                                       0x3fff7bfc28c5\n#define regBIFPLR1_2_PCIE_MC_BLOCK_UNTRANSLATED_1_BASE_IDX                                              5\n#define regBIFPLR1_2_PCIE_MC_OVERLAY_BAR0                                                               0x3fff7bfc28c6\n#define regBIFPLR1_2_PCIE_MC_OVERLAY_BAR0_BASE_IDX                                                      5\n#define regBIFPLR1_2_PCIE_MC_OVERLAY_BAR1                                                               0x3fff7bfc28c7\n#define regBIFPLR1_2_PCIE_MC_OVERLAY_BAR1_BASE_IDX                                                      5\n#define regBIFPLR1_2_PCIE_L1_PM_SUB_CAP_LIST                                                            0x3fff7bfc28dc\n#define regBIFPLR1_2_PCIE_L1_PM_SUB_CAP_LIST_BASE_IDX                                                   5\n#define regBIFPLR1_2_PCIE_L1_PM_SUB_CAP                                                                 0x3fff7bfc28dd\n#define regBIFPLR1_2_PCIE_L1_PM_SUB_CAP_BASE_IDX                                                        5\n#define regBIFPLR1_2_PCIE_L1_PM_SUB_CNTL                                                                0x3fff7bfc28de\n#define regBIFPLR1_2_PCIE_L1_PM_SUB_CNTL_BASE_IDX                                                       5\n#define regBIFPLR1_2_PCIE_L1_PM_SUB_CNTL2                                                               0x3fff7bfc28df\n#define regBIFPLR1_2_PCIE_L1_PM_SUB_CNTL2_BASE_IDX                                                      5\n#define regBIFPLR1_2_PCIE_DPC_ENH_CAP_LIST                                                              0x3fff7bfc28e0\n#define regBIFPLR1_2_PCIE_DPC_ENH_CAP_LIST_BASE_IDX                                                     5\n#define regBIFPLR1_2_PCIE_DPC_CAP_LIST                                                                  0x3fff7bfc28e1\n#define regBIFPLR1_2_PCIE_DPC_CAP_LIST_BASE_IDX                                                         5\n#define regBIFPLR1_2_PCIE_DPC_CNTL                                                                      0x3fff7bfc28e1\n#define regBIFPLR1_2_PCIE_DPC_CNTL_BASE_IDX                                                             5\n#define regBIFPLR1_2_PCIE_DPC_STATUS                                                                    0x3fff7bfc28e2\n#define regBIFPLR1_2_PCIE_DPC_STATUS_BASE_IDX                                                           5\n#define regBIFPLR1_2_PCIE_DPC_ERROR_SOURCE_ID                                                           0x3fff7bfc28e2\n#define regBIFPLR1_2_PCIE_DPC_ERROR_SOURCE_ID_BASE_IDX                                                  5\n#define regBIFPLR1_2_PCIE_RP_PIO_STATUS                                                                 0x3fff7bfc28e3\n#define regBIFPLR1_2_PCIE_RP_PIO_STATUS_BASE_IDX                                                        5\n#define regBIFPLR1_2_PCIE_RP_PIO_MASK                                                                   0x3fff7bfc28e4\n#define regBIFPLR1_2_PCIE_RP_PIO_MASK_BASE_IDX                                                          5\n#define regBIFPLR1_2_PCIE_RP_PIO_SEVERITY                                                               0x3fff7bfc28e5\n#define regBIFPLR1_2_PCIE_RP_PIO_SEVERITY_BASE_IDX                                                      5\n#define regBIFPLR1_2_PCIE_RP_PIO_SYSERROR                                                               0x3fff7bfc28e6\n#define regBIFPLR1_2_PCIE_RP_PIO_SYSERROR_BASE_IDX                                                      5\n#define regBIFPLR1_2_PCIE_RP_PIO_EXCEPTION                                                              0x3fff7bfc28e7\n#define regBIFPLR1_2_PCIE_RP_PIO_EXCEPTION_BASE_IDX                                                     5\n#define regBIFPLR1_2_PCIE_RP_PIO_HDR_LOG0                                                               0x3fff7bfc28e8\n#define regBIFPLR1_2_PCIE_RP_PIO_HDR_LOG0_BASE_IDX                                                      5\n#define regBIFPLR1_2_PCIE_RP_PIO_HDR_LOG1                                                               0x3fff7bfc28e9\n#define regBIFPLR1_2_PCIE_RP_PIO_HDR_LOG1_BASE_IDX                                                      5\n#define regBIFPLR1_2_PCIE_RP_PIO_HDR_LOG2                                                               0x3fff7bfc28ea\n#define regBIFPLR1_2_PCIE_RP_PIO_HDR_LOG2_BASE_IDX                                                      5\n#define regBIFPLR1_2_PCIE_RP_PIO_HDR_LOG3                                                               0x3fff7bfc28eb\n#define regBIFPLR1_2_PCIE_RP_PIO_HDR_LOG3_BASE_IDX                                                      5\n#define regBIFPLR1_2_PCIE_RP_PIO_PREFIX_LOG0                                                            0x3fff7bfc28ed\n#define regBIFPLR1_2_PCIE_RP_PIO_PREFIX_LOG0_BASE_IDX                                                   5\n#define regBIFPLR1_2_PCIE_RP_PIO_PREFIX_LOG1                                                            0x3fff7bfc28ee\n#define regBIFPLR1_2_PCIE_RP_PIO_PREFIX_LOG1_BASE_IDX                                                   5\n#define regBIFPLR1_2_PCIE_RP_PIO_PREFIX_LOG2                                                            0x3fff7bfc28ef\n#define regBIFPLR1_2_PCIE_RP_PIO_PREFIX_LOG2_BASE_IDX                                                   5\n#define regBIFPLR1_2_PCIE_RP_PIO_PREFIX_LOG3                                                            0x3fff7bfc28f0\n#define regBIFPLR1_2_PCIE_RP_PIO_PREFIX_LOG3_BASE_IDX                                                   5\n#define regBIFPLR1_2_PCIE_ESM_CAP_LIST                                                                  0x3fff7bfc28f1\n#define regBIFPLR1_2_PCIE_ESM_CAP_LIST_BASE_IDX                                                         5\n#define regBIFPLR1_2_PCIE_ESM_HEADER_1                                                                  0x3fff7bfc28f2\n#define regBIFPLR1_2_PCIE_ESM_HEADER_1_BASE_IDX                                                         5\n#define regBIFPLR1_2_PCIE_ESM_HEADER_2                                                                  0x3fff7bfc28f3\n#define regBIFPLR1_2_PCIE_ESM_HEADER_2_BASE_IDX                                                         5\n#define regBIFPLR1_2_PCIE_ESM_STATUS                                                                    0x3fff7bfc28f3\n#define regBIFPLR1_2_PCIE_ESM_STATUS_BASE_IDX                                                           5\n#define regBIFPLR1_2_PCIE_ESM_CTRL                                                                      0x3fff7bfc28f4\n#define regBIFPLR1_2_PCIE_ESM_CTRL_BASE_IDX                                                             5\n#define regBIFPLR1_2_PCIE_ESM_CAP_1                                                                     0x3fff7bfc28f5\n#define regBIFPLR1_2_PCIE_ESM_CAP_1_BASE_IDX                                                            5\n#define regBIFPLR1_2_PCIE_ESM_CAP_2                                                                     0x3fff7bfc28f6\n#define regBIFPLR1_2_PCIE_ESM_CAP_2_BASE_IDX                                                            5\n#define regBIFPLR1_2_PCIE_ESM_CAP_3                                                                     0x3fff7bfc28f7\n#define regBIFPLR1_2_PCIE_ESM_CAP_3_BASE_IDX                                                            5\n#define regBIFPLR1_2_PCIE_ESM_CAP_4                                                                     0x3fff7bfc28f8\n#define regBIFPLR1_2_PCIE_ESM_CAP_4_BASE_IDX                                                            5\n#define regBIFPLR1_2_PCIE_ESM_CAP_5                                                                     0x3fff7bfc28f9\n#define regBIFPLR1_2_PCIE_ESM_CAP_5_BASE_IDX                                                            5\n#define regBIFPLR1_2_PCIE_ESM_CAP_6                                                                     0x3fff7bfc28fa\n#define regBIFPLR1_2_PCIE_ESM_CAP_6_BASE_IDX                                                            5\n#define regBIFPLR1_2_PCIE_ESM_CAP_7                                                                     0x3fff7bfc28fb\n#define regBIFPLR1_2_PCIE_ESM_CAP_7_BASE_IDX                                                            5\n#define regBIFPLR1_2_LINK_CAP_16GT                                                                      0x3fff7bfc2905\n#define regBIFPLR1_2_LINK_CAP_16GT_BASE_IDX                                                             5\n#define regBIFPLR1_2_LINK_CNTL_16GT                                                                     0x3fff7bfc2906\n#define regBIFPLR1_2_LINK_CNTL_16GT_BASE_IDX                                                            5\n#define regBIFPLR1_2_LINK_STATUS_16GT                                                                   0x3fff7bfc2907\n#define regBIFPLR1_2_LINK_STATUS_16GT_BASE_IDX                                                          5\n#define regBIFPLR1_2_LINK_CAP_32GT                                                                      0x3fff7bfc2941\n#define regBIFPLR1_2_LINK_CAP_32GT_BASE_IDX                                                             5\n#define regBIFPLR1_2_LINK_CNTL_32GT                                                                     0x3fff7bfc2942\n#define regBIFPLR1_2_LINK_CNTL_32GT_BASE_IDX                                                            5\n#define regBIFPLR1_2_LINK_STATUS_32GT                                                                   0x3fff7bfc2943\n#define regBIFPLR1_2_LINK_STATUS_32GT_BASE_IDX                                                          5\n\n\n\n\n#define regBIFPLR2_2_VENDOR_ID                                                                          0x3fff7bfc2c00\n#define regBIFPLR2_2_VENDOR_ID_BASE_IDX                                                                 5\n#define regBIFPLR2_2_DEVICE_ID                                                                          0x3fff7bfc2c00\n#define regBIFPLR2_2_DEVICE_ID_BASE_IDX                                                                 5\n#define regBIFPLR2_2_COMMAND                                                                            0x3fff7bfc2c01\n#define regBIFPLR2_2_COMMAND_BASE_IDX                                                                   5\n#define regBIFPLR2_2_STATUS                                                                             0x3fff7bfc2c01\n#define regBIFPLR2_2_STATUS_BASE_IDX                                                                    5\n#define regBIFPLR2_2_REVISION_ID                                                                        0x3fff7bfc2c02\n#define regBIFPLR2_2_REVISION_ID_BASE_IDX                                                               5\n#define regBIFPLR2_2_PROG_INTERFACE                                                                     0x3fff7bfc2c02\n#define regBIFPLR2_2_PROG_INTERFACE_BASE_IDX                                                            5\n#define regBIFPLR2_2_SUB_CLASS                                                                          0x3fff7bfc2c02\n#define regBIFPLR2_2_SUB_CLASS_BASE_IDX                                                                 5\n#define regBIFPLR2_2_BASE_CLASS                                                                         0x3fff7bfc2c02\n#define regBIFPLR2_2_BASE_CLASS_BASE_IDX                                                                5\n#define regBIFPLR2_2_CACHE_LINE                                                                         0x3fff7bfc2c03\n#define regBIFPLR2_2_CACHE_LINE_BASE_IDX                                                                5\n#define regBIFPLR2_2_LATENCY                                                                            0x3fff7bfc2c03\n#define regBIFPLR2_2_LATENCY_BASE_IDX                                                                   5\n#define regBIFPLR2_2_HEADER                                                                             0x3fff7bfc2c03\n#define regBIFPLR2_2_HEADER_BASE_IDX                                                                    5\n#define regBIFPLR2_2_BIST                                                                               0x3fff7bfc2c03\n#define regBIFPLR2_2_BIST_BASE_IDX                                                                      5\n#define regBIFPLR2_2_SUB_BUS_NUMBER_LATENCY                                                             0x3fff7bfc2c06\n#define regBIFPLR2_2_SUB_BUS_NUMBER_LATENCY_BASE_IDX                                                    5\n#define regBIFPLR2_2_IO_BASE_LIMIT                                                                      0x3fff7bfc2c07\n#define regBIFPLR2_2_IO_BASE_LIMIT_BASE_IDX                                                             5\n#define regBIFPLR2_2_SECONDARY_STATUS                                                                   0x3fff7bfc2c07\n#define regBIFPLR2_2_SECONDARY_STATUS_BASE_IDX                                                          5\n#define regBIFPLR2_2_MEM_BASE_LIMIT                                                                     0x3fff7bfc2c08\n#define regBIFPLR2_2_MEM_BASE_LIMIT_BASE_IDX                                                            5\n#define regBIFPLR2_2_PREF_BASE_LIMIT                                                                    0x3fff7bfc2c09\n#define regBIFPLR2_2_PREF_BASE_LIMIT_BASE_IDX                                                           5\n#define regBIFPLR2_2_PREF_BASE_UPPER                                                                    0x3fff7bfc2c0a\n#define regBIFPLR2_2_PREF_BASE_UPPER_BASE_IDX                                                           5\n#define regBIFPLR2_2_PREF_LIMIT_UPPER                                                                   0x3fff7bfc2c0b\n#define regBIFPLR2_2_PREF_LIMIT_UPPER_BASE_IDX                                                          5\n#define regBIFPLR2_2_IO_BASE_LIMIT_HI                                                                   0x3fff7bfc2c0c\n#define regBIFPLR2_2_IO_BASE_LIMIT_HI_BASE_IDX                                                          5\n#define regBIFPLR2_2_CAP_PTR                                                                            0x3fff7bfc2c0d\n#define regBIFPLR2_2_CAP_PTR_BASE_IDX                                                                   5\n#define regBIFPLR2_2_INTERRUPT_LINE                                                                     0x3fff7bfc2c0f\n#define regBIFPLR2_2_INTERRUPT_LINE_BASE_IDX                                                            5\n#define regBIFPLR2_2_INTERRUPT_PIN                                                                      0x3fff7bfc2c0f\n#define regBIFPLR2_2_INTERRUPT_PIN_BASE_IDX                                                             5\n#define regBIFPLR2_2_EXT_BRIDGE_CNTL                                                                    0x3fff7bfc2c10\n#define regBIFPLR2_2_EXT_BRIDGE_CNTL_BASE_IDX                                                           5\n#define regBIFPLR2_2_PMI_CAP_LIST                                                                       0x3fff7bfc2c14\n#define regBIFPLR2_2_PMI_CAP_LIST_BASE_IDX                                                              5\n#define regBIFPLR2_2_PMI_CAP                                                                            0x3fff7bfc2c14\n#define regBIFPLR2_2_PMI_CAP_BASE_IDX                                                                   5\n#define regBIFPLR2_2_PMI_STATUS_CNTL                                                                    0x3fff7bfc2c15\n#define regBIFPLR2_2_PMI_STATUS_CNTL_BASE_IDX                                                           5\n#define regBIFPLR2_2_PCIE_CAP_LIST                                                                      0x3fff7bfc2c16\n#define regBIFPLR2_2_PCIE_CAP_LIST_BASE_IDX                                                             5\n#define regBIFPLR2_2_PCIE_CAP                                                                           0x3fff7bfc2c16\n#define regBIFPLR2_2_PCIE_CAP_BASE_IDX                                                                  5\n#define regBIFPLR2_2_DEVICE_CAP                                                                         0x3fff7bfc2c17\n#define regBIFPLR2_2_DEVICE_CAP_BASE_IDX                                                                5\n#define regBIFPLR2_2_DEVICE_CNTL                                                                        0x3fff7bfc2c18\n#define regBIFPLR2_2_DEVICE_CNTL_BASE_IDX                                                               5\n#define regBIFPLR2_2_DEVICE_STATUS                                                                      0x3fff7bfc2c18\n#define regBIFPLR2_2_DEVICE_STATUS_BASE_IDX                                                             5\n#define regBIFPLR2_2_LINK_CAP                                                                           0x3fff7bfc2c19\n#define regBIFPLR2_2_LINK_CAP_BASE_IDX                                                                  5\n#define regBIFPLR2_2_LINK_CNTL                                                                          0x3fff7bfc2c1a\n#define regBIFPLR2_2_LINK_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR2_2_LINK_STATUS                                                                        0x3fff7bfc2c1a\n#define regBIFPLR2_2_LINK_STATUS_BASE_IDX                                                               5\n#define regBIFPLR2_2_SLOT_CAP                                                                           0x3fff7bfc2c1b\n#define regBIFPLR2_2_SLOT_CAP_BASE_IDX                                                                  5\n#define regBIFPLR2_2_SLOT_CNTL                                                                          0x3fff7bfc2c1c\n#define regBIFPLR2_2_SLOT_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR2_2_SLOT_STATUS                                                                        0x3fff7bfc2c1c\n#define regBIFPLR2_2_SLOT_STATUS_BASE_IDX                                                               5\n#define regBIFPLR2_2_ROOT_CNTL                                                                          0x3fff7bfc2c1d\n#define regBIFPLR2_2_ROOT_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR2_2_ROOT_CAP                                                                           0x3fff7bfc2c1d\n#define regBIFPLR2_2_ROOT_CAP_BASE_IDX                                                                  5\n#define regBIFPLR2_2_ROOT_STATUS                                                                        0x3fff7bfc2c1e\n#define regBIFPLR2_2_ROOT_STATUS_BASE_IDX                                                               5\n#define regBIFPLR2_2_DEVICE_CAP2                                                                        0x3fff7bfc2c1f\n#define regBIFPLR2_2_DEVICE_CAP2_BASE_IDX                                                               5\n#define regBIFPLR2_2_DEVICE_CNTL2                                                                       0x3fff7bfc2c20\n#define regBIFPLR2_2_DEVICE_CNTL2_BASE_IDX                                                              5\n#define regBIFPLR2_2_DEVICE_STATUS2                                                                     0x3fff7bfc2c20\n#define regBIFPLR2_2_DEVICE_STATUS2_BASE_IDX                                                            5\n#define regBIFPLR2_2_LINK_CAP2                                                                          0x3fff7bfc2c21\n#define regBIFPLR2_2_LINK_CAP2_BASE_IDX                                                                 5\n#define regBIFPLR2_2_LINK_CNTL2                                                                         0x3fff7bfc2c22\n#define regBIFPLR2_2_LINK_CNTL2_BASE_IDX                                                                5\n#define regBIFPLR2_2_LINK_STATUS2                                                                       0x3fff7bfc2c22\n#define regBIFPLR2_2_LINK_STATUS2_BASE_IDX                                                              5\n#define regBIFPLR2_2_SLOT_CAP2                                                                          0x3fff7bfc2c23\n#define regBIFPLR2_2_SLOT_CAP2_BASE_IDX                                                                 5\n#define regBIFPLR2_2_SLOT_CNTL2                                                                         0x3fff7bfc2c24\n#define regBIFPLR2_2_SLOT_CNTL2_BASE_IDX                                                                5\n#define regBIFPLR2_2_SLOT_STATUS2                                                                       0x3fff7bfc2c24\n#define regBIFPLR2_2_SLOT_STATUS2_BASE_IDX                                                              5\n#define regBIFPLR2_2_MSI_CAP_LIST                                                                       0x3fff7bfc2c28\n#define regBIFPLR2_2_MSI_CAP_LIST_BASE_IDX                                                              5\n#define regBIFPLR2_2_MSI_MSG_CNTL                                                                       0x3fff7bfc2c28\n#define regBIFPLR2_2_MSI_MSG_CNTL_BASE_IDX                                                              5\n#define regBIFPLR2_2_MSI_MSG_ADDR_LO                                                                    0x3fff7bfc2c29\n#define regBIFPLR2_2_MSI_MSG_ADDR_LO_BASE_IDX                                                           5\n#define regBIFPLR2_2_MSI_MSG_ADDR_HI                                                                    0x3fff7bfc2c2a\n#define regBIFPLR2_2_MSI_MSG_ADDR_HI_BASE_IDX                                                           5\n#define regBIFPLR2_2_MSI_MSG_DATA                                                                       0x3fff7bfc2c2a\n#define regBIFPLR2_2_MSI_MSG_DATA_BASE_IDX                                                              5\n#define regBIFPLR2_2_MSI_MSG_DATA_64                                                                    0x3fff7bfc2c2b\n#define regBIFPLR2_2_MSI_MSG_DATA_64_BASE_IDX                                                           5\n#define regBIFPLR2_2_SSID_CAP_LIST                                                                      0x3fff7bfc2c30\n#define regBIFPLR2_2_SSID_CAP_LIST_BASE_IDX                                                             5\n#define regBIFPLR2_2_SSID_CAP                                                                           0x3fff7bfc2c31\n#define regBIFPLR2_2_SSID_CAP_BASE_IDX                                                                  5\n#define regBIFPLR2_2_MSI_MAP_CAP_LIST                                                                   0x3fff7bfc2c32\n#define regBIFPLR2_2_MSI_MAP_CAP_LIST_BASE_IDX                                                          5\n#define regBIFPLR2_2_MSI_MAP_CAP                                                                        0x3fff7bfc2c32\n#define regBIFPLR2_2_MSI_MAP_CAP_BASE_IDX                                                               5\n#define regBIFPLR2_2_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                                  0x3fff7bfc2c40\n#define regBIFPLR2_2_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIFPLR2_2_PCIE_VENDOR_SPECIFIC_HDR                                                           0x3fff7bfc2c41\n#define regBIFPLR2_2_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                                  5\n#define regBIFPLR2_2_PCIE_VENDOR_SPECIFIC1                                                              0x3fff7bfc2c42\n#define regBIFPLR2_2_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                                     5\n#define regBIFPLR2_2_PCIE_VENDOR_SPECIFIC2                                                              0x3fff7bfc2c43\n#define regBIFPLR2_2_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                                     5\n#define regBIFPLR2_2_PCIE_VC_ENH_CAP_LIST                                                               0x3fff7bfc2c44\n#define regBIFPLR2_2_PCIE_VC_ENH_CAP_LIST_BASE_IDX                                                      5\n#define regBIFPLR2_2_PCIE_PORT_VC_CAP_REG1                                                              0x3fff7bfc2c45\n#define regBIFPLR2_2_PCIE_PORT_VC_CAP_REG1_BASE_IDX                                                     5\n#define regBIFPLR2_2_PCIE_PORT_VC_CAP_REG2                                                              0x3fff7bfc2c46\n#define regBIFPLR2_2_PCIE_PORT_VC_CAP_REG2_BASE_IDX                                                     5\n#define regBIFPLR2_2_PCIE_PORT_VC_CNTL                                                                  0x3fff7bfc2c47\n#define regBIFPLR2_2_PCIE_PORT_VC_CNTL_BASE_IDX                                                         5\n#define regBIFPLR2_2_PCIE_PORT_VC_STATUS                                                                0x3fff7bfc2c47\n#define regBIFPLR2_2_PCIE_PORT_VC_STATUS_BASE_IDX                                                       5\n#define regBIFPLR2_2_PCIE_VC0_RESOURCE_CAP                                                              0x3fff7bfc2c48\n#define regBIFPLR2_2_PCIE_VC0_RESOURCE_CAP_BASE_IDX                                                     5\n#define regBIFPLR2_2_PCIE_VC0_RESOURCE_CNTL                                                             0x3fff7bfc2c49\n#define regBIFPLR2_2_PCIE_VC0_RESOURCE_CNTL_BASE_IDX                                                    5\n#define regBIFPLR2_2_PCIE_VC0_RESOURCE_STATUS                                                           0x3fff7bfc2c4a\n#define regBIFPLR2_2_PCIE_VC0_RESOURCE_STATUS_BASE_IDX                                                  5\n#define regBIFPLR2_2_PCIE_VC1_RESOURCE_CAP                                                              0x3fff7bfc2c4b\n#define regBIFPLR2_2_PCIE_VC1_RESOURCE_CAP_BASE_IDX                                                     5\n#define regBIFPLR2_2_PCIE_VC1_RESOURCE_CNTL                                                             0x3fff7bfc2c4c\n#define regBIFPLR2_2_PCIE_VC1_RESOURCE_CNTL_BASE_IDX                                                    5\n#define regBIFPLR2_2_PCIE_VC1_RESOURCE_STATUS                                                           0x3fff7bfc2c4d\n#define regBIFPLR2_2_PCIE_VC1_RESOURCE_STATUS_BASE_IDX                                                  5\n#define regBIFPLR2_2_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                                   0x3fff7bfc2c50\n#define regBIFPLR2_2_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST_BASE_IDX                                          5\n#define regBIFPLR2_2_PCIE_DEV_SERIAL_NUM_DW1                                                            0x3fff7bfc2c51\n#define regBIFPLR2_2_PCIE_DEV_SERIAL_NUM_DW1_BASE_IDX                                                   5\n#define regBIFPLR2_2_PCIE_DEV_SERIAL_NUM_DW2                                                            0x3fff7bfc2c52\n#define regBIFPLR2_2_PCIE_DEV_SERIAL_NUM_DW2_BASE_IDX                                                   5\n#define regBIFPLR2_2_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                                      0x3fff7bfc2c54\n#define regBIFPLR2_2_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                             5\n#define regBIFPLR2_2_PCIE_UNCORR_ERR_STATUS                                                             0x3fff7bfc2c55\n#define regBIFPLR2_2_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                                    5\n#define regBIFPLR2_2_PCIE_UNCORR_ERR_MASK                                                               0x3fff7bfc2c56\n#define regBIFPLR2_2_PCIE_UNCORR_ERR_MASK_BASE_IDX                                                      5\n#define regBIFPLR2_2_PCIE_UNCORR_ERR_SEVERITY                                                           0x3fff7bfc2c57\n#define regBIFPLR2_2_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                                  5\n#define regBIFPLR2_2_PCIE_CORR_ERR_STATUS                                                               0x3fff7bfc2c58\n#define regBIFPLR2_2_PCIE_CORR_ERR_STATUS_BASE_IDX                                                      5\n#define regBIFPLR2_2_PCIE_CORR_ERR_MASK                                                                 0x3fff7bfc2c59\n#define regBIFPLR2_2_PCIE_CORR_ERR_MASK_BASE_IDX                                                        5\n#define regBIFPLR2_2_PCIE_ADV_ERR_CAP_CNTL                                                              0x3fff7bfc2c5a\n#define regBIFPLR2_2_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                                     5\n#define regBIFPLR2_2_PCIE_HDR_LOG0                                                                      0x3fff7bfc2c5b\n#define regBIFPLR2_2_PCIE_HDR_LOG0_BASE_IDX                                                             5\n#define regBIFPLR2_2_PCIE_HDR_LOG1                                                                      0x3fff7bfc2c5c\n#define regBIFPLR2_2_PCIE_HDR_LOG1_BASE_IDX                                                             5\n#define regBIFPLR2_2_PCIE_HDR_LOG2                                                                      0x3fff7bfc2c5d\n#define regBIFPLR2_2_PCIE_HDR_LOG2_BASE_IDX                                                             5\n#define regBIFPLR2_2_PCIE_HDR_LOG3                                                                      0x3fff7bfc2c5e\n#define regBIFPLR2_2_PCIE_HDR_LOG3_BASE_IDX                                                             5\n#define regBIFPLR2_2_PCIE_ROOT_ERR_CMD                                                                  0x3fff7bfc2c5f\n#define regBIFPLR2_2_PCIE_ROOT_ERR_CMD_BASE_IDX                                                         5\n#define regBIFPLR2_2_PCIE_ROOT_ERR_STATUS                                                               0x3fff7bfc2c60\n#define regBIFPLR2_2_PCIE_ROOT_ERR_STATUS_BASE_IDX                                                      5\n#define regBIFPLR2_2_PCIE_ERR_SRC_ID                                                                    0x3fff7bfc2c61\n#define regBIFPLR2_2_PCIE_ERR_SRC_ID_BASE_IDX                                                           5\n#define regBIFPLR2_2_PCIE_TLP_PREFIX_LOG0                                                               0x3fff7bfc2c62\n#define regBIFPLR2_2_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                                      5\n#define regBIFPLR2_2_PCIE_TLP_PREFIX_LOG1                                                               0x3fff7bfc2c63\n#define regBIFPLR2_2_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                                      5\n#define regBIFPLR2_2_PCIE_TLP_PREFIX_LOG2                                                               0x3fff7bfc2c64\n#define regBIFPLR2_2_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                                      5\n#define regBIFPLR2_2_PCIE_TLP_PREFIX_LOG3                                                               0x3fff7bfc2c65\n#define regBIFPLR2_2_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                                      5\n#define regBIFPLR2_2_PCIE_SECONDARY_ENH_CAP_LIST                                                        0x3fff7bfc2c9c\n#define regBIFPLR2_2_PCIE_SECONDARY_ENH_CAP_LIST_BASE_IDX                                               5\n#define regBIFPLR2_2_PCIE_LINK_CNTL3                                                                    0x3fff7bfc2c9d\n#define regBIFPLR2_2_PCIE_LINK_CNTL3_BASE_IDX                                                           5\n#define regBIFPLR2_2_PCIE_LANE_ERROR_STATUS                                                             0x3fff7bfc2c9e\n#define regBIFPLR2_2_PCIE_LANE_ERROR_STATUS_BASE_IDX                                                    5\n#define regBIFPLR2_2_PCIE_LANE_0_EQUALIZATION_CNTL                                                      0x3fff7bfc2c9f\n#define regBIFPLR2_2_PCIE_LANE_0_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR2_2_PCIE_LANE_1_EQUALIZATION_CNTL                                                      0x3fff7bfc2c9f\n#define regBIFPLR2_2_PCIE_LANE_1_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR2_2_PCIE_LANE_2_EQUALIZATION_CNTL                                                      0x3fff7bfc2ca0\n#define regBIFPLR2_2_PCIE_LANE_2_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR2_2_PCIE_LANE_3_EQUALIZATION_CNTL                                                      0x3fff7bfc2ca0\n#define regBIFPLR2_2_PCIE_LANE_3_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR2_2_PCIE_LANE_4_EQUALIZATION_CNTL                                                      0x3fff7bfc2ca1\n#define regBIFPLR2_2_PCIE_LANE_4_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR2_2_PCIE_LANE_5_EQUALIZATION_CNTL                                                      0x3fff7bfc2ca1\n#define regBIFPLR2_2_PCIE_LANE_5_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR2_2_PCIE_LANE_6_EQUALIZATION_CNTL                                                      0x3fff7bfc2ca2\n#define regBIFPLR2_2_PCIE_LANE_6_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR2_2_PCIE_LANE_7_EQUALIZATION_CNTL                                                      0x3fff7bfc2ca2\n#define regBIFPLR2_2_PCIE_LANE_7_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR2_2_PCIE_LANE_8_EQUALIZATION_CNTL                                                      0x3fff7bfc2ca3\n#define regBIFPLR2_2_PCIE_LANE_8_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR2_2_PCIE_LANE_9_EQUALIZATION_CNTL                                                      0x3fff7bfc2ca3\n#define regBIFPLR2_2_PCIE_LANE_9_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR2_2_PCIE_LANE_10_EQUALIZATION_CNTL                                                     0x3fff7bfc2ca4\n#define regBIFPLR2_2_PCIE_LANE_10_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR2_2_PCIE_LANE_11_EQUALIZATION_CNTL                                                     0x3fff7bfc2ca4\n#define regBIFPLR2_2_PCIE_LANE_11_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR2_2_PCIE_LANE_12_EQUALIZATION_CNTL                                                     0x3fff7bfc2ca5\n#define regBIFPLR2_2_PCIE_LANE_12_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR2_2_PCIE_LANE_13_EQUALIZATION_CNTL                                                     0x3fff7bfc2ca5\n#define regBIFPLR2_2_PCIE_LANE_13_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR2_2_PCIE_LANE_14_EQUALIZATION_CNTL                                                     0x3fff7bfc2ca6\n#define regBIFPLR2_2_PCIE_LANE_14_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR2_2_PCIE_LANE_15_EQUALIZATION_CNTL                                                     0x3fff7bfc2ca6\n#define regBIFPLR2_2_PCIE_LANE_15_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR2_2_PCIE_ACS_ENH_CAP_LIST                                                              0x3fff7bfc2ca8\n#define regBIFPLR2_2_PCIE_ACS_ENH_CAP_LIST_BASE_IDX                                                     5\n#define regBIFPLR2_2_PCIE_ACS_CAP                                                                       0x3fff7bfc2ca9\n#define regBIFPLR2_2_PCIE_ACS_CAP_BASE_IDX                                                              5\n#define regBIFPLR2_2_PCIE_ACS_CNTL                                                                      0x3fff7bfc2ca9\n#define regBIFPLR2_2_PCIE_ACS_CNTL_BASE_IDX                                                             5\n#define regBIFPLR2_2_PCIE_MC_ENH_CAP_LIST                                                               0x3fff7bfc2cbc\n#define regBIFPLR2_2_PCIE_MC_ENH_CAP_LIST_BASE_IDX                                                      5\n#define regBIFPLR2_2_PCIE_MC_CAP                                                                        0x3fff7bfc2cbd\n#define regBIFPLR2_2_PCIE_MC_CAP_BASE_IDX                                                               5\n#define regBIFPLR2_2_PCIE_MC_CNTL                                                                       0x3fff7bfc2cbd\n#define regBIFPLR2_2_PCIE_MC_CNTL_BASE_IDX                                                              5\n#define regBIFPLR2_2_PCIE_MC_ADDR0                                                                      0x3fff7bfc2cbe\n#define regBIFPLR2_2_PCIE_MC_ADDR0_BASE_IDX                                                             5\n#define regBIFPLR2_2_PCIE_MC_ADDR1                                                                      0x3fff7bfc2cbf\n#define regBIFPLR2_2_PCIE_MC_ADDR1_BASE_IDX                                                             5\n#define regBIFPLR2_2_PCIE_MC_RCV0                                                                       0x3fff7bfc2cc0\n#define regBIFPLR2_2_PCIE_MC_RCV0_BASE_IDX                                                              5\n#define regBIFPLR2_2_PCIE_MC_RCV1                                                                       0x3fff7bfc2cc1\n#define regBIFPLR2_2_PCIE_MC_RCV1_BASE_IDX                                                              5\n#define regBIFPLR2_2_PCIE_MC_BLOCK_ALL0                                                                 0x3fff7bfc2cc2\n#define regBIFPLR2_2_PCIE_MC_BLOCK_ALL0_BASE_IDX                                                        5\n#define regBIFPLR2_2_PCIE_MC_BLOCK_ALL1                                                                 0x3fff7bfc2cc3\n#define regBIFPLR2_2_PCIE_MC_BLOCK_ALL1_BASE_IDX                                                        5\n#define regBIFPLR2_2_PCIE_MC_BLOCK_UNTRANSLATED_0                                                       0x3fff7bfc2cc4\n#define regBIFPLR2_2_PCIE_MC_BLOCK_UNTRANSLATED_0_BASE_IDX                                              5\n#define regBIFPLR2_2_PCIE_MC_BLOCK_UNTRANSLATED_1                                                       0x3fff7bfc2cc5\n#define regBIFPLR2_2_PCIE_MC_BLOCK_UNTRANSLATED_1_BASE_IDX                                              5\n#define regBIFPLR2_2_PCIE_MC_OVERLAY_BAR0                                                               0x3fff7bfc2cc6\n#define regBIFPLR2_2_PCIE_MC_OVERLAY_BAR0_BASE_IDX                                                      5\n#define regBIFPLR2_2_PCIE_MC_OVERLAY_BAR1                                                               0x3fff7bfc2cc7\n#define regBIFPLR2_2_PCIE_MC_OVERLAY_BAR1_BASE_IDX                                                      5\n#define regBIFPLR2_2_PCIE_L1_PM_SUB_CAP_LIST                                                            0x3fff7bfc2cdc\n#define regBIFPLR2_2_PCIE_L1_PM_SUB_CAP_LIST_BASE_IDX                                                   5\n#define regBIFPLR2_2_PCIE_L1_PM_SUB_CAP                                                                 0x3fff7bfc2cdd\n#define regBIFPLR2_2_PCIE_L1_PM_SUB_CAP_BASE_IDX                                                        5\n#define regBIFPLR2_2_PCIE_L1_PM_SUB_CNTL                                                                0x3fff7bfc2cde\n#define regBIFPLR2_2_PCIE_L1_PM_SUB_CNTL_BASE_IDX                                                       5\n#define regBIFPLR2_2_PCIE_L1_PM_SUB_CNTL2                                                               0x3fff7bfc2cdf\n#define regBIFPLR2_2_PCIE_L1_PM_SUB_CNTL2_BASE_IDX                                                      5\n#define regBIFPLR2_2_PCIE_DPC_ENH_CAP_LIST                                                              0x3fff7bfc2ce0\n#define regBIFPLR2_2_PCIE_DPC_ENH_CAP_LIST_BASE_IDX                                                     5\n#define regBIFPLR2_2_PCIE_DPC_CAP_LIST                                                                  0x3fff7bfc2ce1\n#define regBIFPLR2_2_PCIE_DPC_CAP_LIST_BASE_IDX                                                         5\n#define regBIFPLR2_2_PCIE_DPC_CNTL                                                                      0x3fff7bfc2ce1\n#define regBIFPLR2_2_PCIE_DPC_CNTL_BASE_IDX                                                             5\n#define regBIFPLR2_2_PCIE_DPC_STATUS                                                                    0x3fff7bfc2ce2\n#define regBIFPLR2_2_PCIE_DPC_STATUS_BASE_IDX                                                           5\n#define regBIFPLR2_2_PCIE_DPC_ERROR_SOURCE_ID                                                           0x3fff7bfc2ce2\n#define regBIFPLR2_2_PCIE_DPC_ERROR_SOURCE_ID_BASE_IDX                                                  5\n#define regBIFPLR2_2_PCIE_RP_PIO_STATUS                                                                 0x3fff7bfc2ce3\n#define regBIFPLR2_2_PCIE_RP_PIO_STATUS_BASE_IDX                                                        5\n#define regBIFPLR2_2_PCIE_RP_PIO_MASK                                                                   0x3fff7bfc2ce4\n#define regBIFPLR2_2_PCIE_RP_PIO_MASK_BASE_IDX                                                          5\n#define regBIFPLR2_2_PCIE_RP_PIO_SEVERITY                                                               0x3fff7bfc2ce5\n#define regBIFPLR2_2_PCIE_RP_PIO_SEVERITY_BASE_IDX                                                      5\n#define regBIFPLR2_2_PCIE_RP_PIO_SYSERROR                                                               0x3fff7bfc2ce6\n#define regBIFPLR2_2_PCIE_RP_PIO_SYSERROR_BASE_IDX                                                      5\n#define regBIFPLR2_2_PCIE_RP_PIO_EXCEPTION                                                              0x3fff7bfc2ce7\n#define regBIFPLR2_2_PCIE_RP_PIO_EXCEPTION_BASE_IDX                                                     5\n#define regBIFPLR2_2_PCIE_RP_PIO_HDR_LOG0                                                               0x3fff7bfc2ce8\n#define regBIFPLR2_2_PCIE_RP_PIO_HDR_LOG0_BASE_IDX                                                      5\n#define regBIFPLR2_2_PCIE_RP_PIO_HDR_LOG1                                                               0x3fff7bfc2ce9\n#define regBIFPLR2_2_PCIE_RP_PIO_HDR_LOG1_BASE_IDX                                                      5\n#define regBIFPLR2_2_PCIE_RP_PIO_HDR_LOG2                                                               0x3fff7bfc2cea\n#define regBIFPLR2_2_PCIE_RP_PIO_HDR_LOG2_BASE_IDX                                                      5\n#define regBIFPLR2_2_PCIE_RP_PIO_HDR_LOG3                                                               0x3fff7bfc2ceb\n#define regBIFPLR2_2_PCIE_RP_PIO_HDR_LOG3_BASE_IDX                                                      5\n#define regBIFPLR2_2_PCIE_RP_PIO_PREFIX_LOG0                                                            0x3fff7bfc2ced\n#define regBIFPLR2_2_PCIE_RP_PIO_PREFIX_LOG0_BASE_IDX                                                   5\n#define regBIFPLR2_2_PCIE_RP_PIO_PREFIX_LOG1                                                            0x3fff7bfc2cee\n#define regBIFPLR2_2_PCIE_RP_PIO_PREFIX_LOG1_BASE_IDX                                                   5\n#define regBIFPLR2_2_PCIE_RP_PIO_PREFIX_LOG2                                                            0x3fff7bfc2cef\n#define regBIFPLR2_2_PCIE_RP_PIO_PREFIX_LOG2_BASE_IDX                                                   5\n#define regBIFPLR2_2_PCIE_RP_PIO_PREFIX_LOG3                                                            0x3fff7bfc2cf0\n#define regBIFPLR2_2_PCIE_RP_PIO_PREFIX_LOG3_BASE_IDX                                                   5\n#define regBIFPLR2_2_PCIE_ESM_CAP_LIST                                                                  0x3fff7bfc2cf1\n#define regBIFPLR2_2_PCIE_ESM_CAP_LIST_BASE_IDX                                                         5\n#define regBIFPLR2_2_PCIE_ESM_HEADER_1                                                                  0x3fff7bfc2cf2\n#define regBIFPLR2_2_PCIE_ESM_HEADER_1_BASE_IDX                                                         5\n#define regBIFPLR2_2_PCIE_ESM_HEADER_2                                                                  0x3fff7bfc2cf3\n#define regBIFPLR2_2_PCIE_ESM_HEADER_2_BASE_IDX                                                         5\n#define regBIFPLR2_2_PCIE_ESM_STATUS                                                                    0x3fff7bfc2cf3\n#define regBIFPLR2_2_PCIE_ESM_STATUS_BASE_IDX                                                           5\n#define regBIFPLR2_2_PCIE_ESM_CTRL                                                                      0x3fff7bfc2cf4\n#define regBIFPLR2_2_PCIE_ESM_CTRL_BASE_IDX                                                             5\n#define regBIFPLR2_2_PCIE_ESM_CAP_1                                                                     0x3fff7bfc2cf5\n#define regBIFPLR2_2_PCIE_ESM_CAP_1_BASE_IDX                                                            5\n#define regBIFPLR2_2_PCIE_ESM_CAP_2                                                                     0x3fff7bfc2cf6\n#define regBIFPLR2_2_PCIE_ESM_CAP_2_BASE_IDX                                                            5\n#define regBIFPLR2_2_PCIE_ESM_CAP_3                                                                     0x3fff7bfc2cf7\n#define regBIFPLR2_2_PCIE_ESM_CAP_3_BASE_IDX                                                            5\n#define regBIFPLR2_2_PCIE_ESM_CAP_4                                                                     0x3fff7bfc2cf8\n#define regBIFPLR2_2_PCIE_ESM_CAP_4_BASE_IDX                                                            5\n#define regBIFPLR2_2_PCIE_ESM_CAP_5                                                                     0x3fff7bfc2cf9\n#define regBIFPLR2_2_PCIE_ESM_CAP_5_BASE_IDX                                                            5\n#define regBIFPLR2_2_PCIE_ESM_CAP_6                                                                     0x3fff7bfc2cfa\n#define regBIFPLR2_2_PCIE_ESM_CAP_6_BASE_IDX                                                            5\n#define regBIFPLR2_2_PCIE_ESM_CAP_7                                                                     0x3fff7bfc2cfb\n#define regBIFPLR2_2_PCIE_ESM_CAP_7_BASE_IDX                                                            5\n#define regBIFPLR2_2_LINK_CAP_16GT                                                                      0x3fff7bfc2d05\n#define regBIFPLR2_2_LINK_CAP_16GT_BASE_IDX                                                             5\n#define regBIFPLR2_2_LINK_CNTL_16GT                                                                     0x3fff7bfc2d06\n#define regBIFPLR2_2_LINK_CNTL_16GT_BASE_IDX                                                            5\n#define regBIFPLR2_2_LINK_STATUS_16GT                                                                   0x3fff7bfc2d07\n#define regBIFPLR2_2_LINK_STATUS_16GT_BASE_IDX                                                          5\n#define regBIFPLR2_2_LINK_CAP_32GT                                                                      0x3fff7bfc2d41\n#define regBIFPLR2_2_LINK_CAP_32GT_BASE_IDX                                                             5\n#define regBIFPLR2_2_LINK_CNTL_32GT                                                                     0x3fff7bfc2d42\n#define regBIFPLR2_2_LINK_CNTL_32GT_BASE_IDX                                                            5\n#define regBIFPLR2_2_LINK_STATUS_32GT                                                                   0x3fff7bfc2d43\n#define regBIFPLR2_2_LINK_STATUS_32GT_BASE_IDX                                                          5\n\n\n\n\n#define regBIFPLR3_2_VENDOR_ID                                                                          0x3fff7bfc3000\n#define regBIFPLR3_2_VENDOR_ID_BASE_IDX                                                                 5\n#define regBIFPLR3_2_DEVICE_ID                                                                          0x3fff7bfc3000\n#define regBIFPLR3_2_DEVICE_ID_BASE_IDX                                                                 5\n#define regBIFPLR3_2_COMMAND                                                                            0x3fff7bfc3001\n#define regBIFPLR3_2_COMMAND_BASE_IDX                                                                   5\n#define regBIFPLR3_2_STATUS                                                                             0x3fff7bfc3001\n#define regBIFPLR3_2_STATUS_BASE_IDX                                                                    5\n#define regBIFPLR3_2_REVISION_ID                                                                        0x3fff7bfc3002\n#define regBIFPLR3_2_REVISION_ID_BASE_IDX                                                               5\n#define regBIFPLR3_2_PROG_INTERFACE                                                                     0x3fff7bfc3002\n#define regBIFPLR3_2_PROG_INTERFACE_BASE_IDX                                                            5\n#define regBIFPLR3_2_SUB_CLASS                                                                          0x3fff7bfc3002\n#define regBIFPLR3_2_SUB_CLASS_BASE_IDX                                                                 5\n#define regBIFPLR3_2_BASE_CLASS                                                                         0x3fff7bfc3002\n#define regBIFPLR3_2_BASE_CLASS_BASE_IDX                                                                5\n#define regBIFPLR3_2_CACHE_LINE                                                                         0x3fff7bfc3003\n#define regBIFPLR3_2_CACHE_LINE_BASE_IDX                                                                5\n#define regBIFPLR3_2_LATENCY                                                                            0x3fff7bfc3003\n#define regBIFPLR3_2_LATENCY_BASE_IDX                                                                   5\n#define regBIFPLR3_2_HEADER                                                                             0x3fff7bfc3003\n#define regBIFPLR3_2_HEADER_BASE_IDX                                                                    5\n#define regBIFPLR3_2_BIST                                                                               0x3fff7bfc3003\n#define regBIFPLR3_2_BIST_BASE_IDX                                                                      5\n#define regBIFPLR3_2_SUB_BUS_NUMBER_LATENCY                                                             0x3fff7bfc3006\n#define regBIFPLR3_2_SUB_BUS_NUMBER_LATENCY_BASE_IDX                                                    5\n#define regBIFPLR3_2_IO_BASE_LIMIT                                                                      0x3fff7bfc3007\n#define regBIFPLR3_2_IO_BASE_LIMIT_BASE_IDX                                                             5\n#define regBIFPLR3_2_SECONDARY_STATUS                                                                   0x3fff7bfc3007\n#define regBIFPLR3_2_SECONDARY_STATUS_BASE_IDX                                                          5\n#define regBIFPLR3_2_MEM_BASE_LIMIT                                                                     0x3fff7bfc3008\n#define regBIFPLR3_2_MEM_BASE_LIMIT_BASE_IDX                                                            5\n#define regBIFPLR3_2_PREF_BASE_LIMIT                                                                    0x3fff7bfc3009\n#define regBIFPLR3_2_PREF_BASE_LIMIT_BASE_IDX                                                           5\n#define regBIFPLR3_2_PREF_BASE_UPPER                                                                    0x3fff7bfc300a\n#define regBIFPLR3_2_PREF_BASE_UPPER_BASE_IDX                                                           5\n#define regBIFPLR3_2_PREF_LIMIT_UPPER                                                                   0x3fff7bfc300b\n#define regBIFPLR3_2_PREF_LIMIT_UPPER_BASE_IDX                                                          5\n#define regBIFPLR3_2_IO_BASE_LIMIT_HI                                                                   0x3fff7bfc300c\n#define regBIFPLR3_2_IO_BASE_LIMIT_HI_BASE_IDX                                                          5\n#define regBIFPLR3_2_CAP_PTR                                                                            0x3fff7bfc300d\n#define regBIFPLR3_2_CAP_PTR_BASE_IDX                                                                   5\n#define regBIFPLR3_2_INTERRUPT_LINE                                                                     0x3fff7bfc300f\n#define regBIFPLR3_2_INTERRUPT_LINE_BASE_IDX                                                            5\n#define regBIFPLR3_2_INTERRUPT_PIN                                                                      0x3fff7bfc300f\n#define regBIFPLR3_2_INTERRUPT_PIN_BASE_IDX                                                             5\n#define regBIFPLR3_2_EXT_BRIDGE_CNTL                                                                    0x3fff7bfc3010\n#define regBIFPLR3_2_EXT_BRIDGE_CNTL_BASE_IDX                                                           5\n#define regBIFPLR3_2_PMI_CAP_LIST                                                                       0x3fff7bfc3014\n#define regBIFPLR3_2_PMI_CAP_LIST_BASE_IDX                                                              5\n#define regBIFPLR3_2_PMI_CAP                                                                            0x3fff7bfc3014\n#define regBIFPLR3_2_PMI_CAP_BASE_IDX                                                                   5\n#define regBIFPLR3_2_PMI_STATUS_CNTL                                                                    0x3fff7bfc3015\n#define regBIFPLR3_2_PMI_STATUS_CNTL_BASE_IDX                                                           5\n#define regBIFPLR3_2_PCIE_CAP_LIST                                                                      0x3fff7bfc3016\n#define regBIFPLR3_2_PCIE_CAP_LIST_BASE_IDX                                                             5\n#define regBIFPLR3_2_PCIE_CAP                                                                           0x3fff7bfc3016\n#define regBIFPLR3_2_PCIE_CAP_BASE_IDX                                                                  5\n#define regBIFPLR3_2_DEVICE_CAP                                                                         0x3fff7bfc3017\n#define regBIFPLR3_2_DEVICE_CAP_BASE_IDX                                                                5\n#define regBIFPLR3_2_DEVICE_CNTL                                                                        0x3fff7bfc3018\n#define regBIFPLR3_2_DEVICE_CNTL_BASE_IDX                                                               5\n#define regBIFPLR3_2_DEVICE_STATUS                                                                      0x3fff7bfc3018\n#define regBIFPLR3_2_DEVICE_STATUS_BASE_IDX                                                             5\n#define regBIFPLR3_2_LINK_CAP                                                                           0x3fff7bfc3019\n#define regBIFPLR3_2_LINK_CAP_BASE_IDX                                                                  5\n#define regBIFPLR3_2_LINK_CNTL                                                                          0x3fff7bfc301a\n#define regBIFPLR3_2_LINK_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR3_2_LINK_STATUS                                                                        0x3fff7bfc301a\n#define regBIFPLR3_2_LINK_STATUS_BASE_IDX                                                               5\n#define regBIFPLR3_2_SLOT_CAP                                                                           0x3fff7bfc301b\n#define regBIFPLR3_2_SLOT_CAP_BASE_IDX                                                                  5\n#define regBIFPLR3_2_SLOT_CNTL                                                                          0x3fff7bfc301c\n#define regBIFPLR3_2_SLOT_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR3_2_SLOT_STATUS                                                                        0x3fff7bfc301c\n#define regBIFPLR3_2_SLOT_STATUS_BASE_IDX                                                               5\n#define regBIFPLR3_2_ROOT_CNTL                                                                          0x3fff7bfc301d\n#define regBIFPLR3_2_ROOT_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR3_2_ROOT_CAP                                                                           0x3fff7bfc301d\n#define regBIFPLR3_2_ROOT_CAP_BASE_IDX                                                                  5\n#define regBIFPLR3_2_ROOT_STATUS                                                                        0x3fff7bfc301e\n#define regBIFPLR3_2_ROOT_STATUS_BASE_IDX                                                               5\n#define regBIFPLR3_2_DEVICE_CAP2                                                                        0x3fff7bfc301f\n#define regBIFPLR3_2_DEVICE_CAP2_BASE_IDX                                                               5\n#define regBIFPLR3_2_DEVICE_CNTL2                                                                       0x3fff7bfc3020\n#define regBIFPLR3_2_DEVICE_CNTL2_BASE_IDX                                                              5\n#define regBIFPLR3_2_DEVICE_STATUS2                                                                     0x3fff7bfc3020\n#define regBIFPLR3_2_DEVICE_STATUS2_BASE_IDX                                                            5\n#define regBIFPLR3_2_LINK_CAP2                                                                          0x3fff7bfc3021\n#define regBIFPLR3_2_LINK_CAP2_BASE_IDX                                                                 5\n#define regBIFPLR3_2_LINK_CNTL2                                                                         0x3fff7bfc3022\n#define regBIFPLR3_2_LINK_CNTL2_BASE_IDX                                                                5\n#define regBIFPLR3_2_LINK_STATUS2                                                                       0x3fff7bfc3022\n#define regBIFPLR3_2_LINK_STATUS2_BASE_IDX                                                              5\n#define regBIFPLR3_2_SLOT_CAP2                                                                          0x3fff7bfc3023\n#define regBIFPLR3_2_SLOT_CAP2_BASE_IDX                                                                 5\n#define regBIFPLR3_2_SLOT_CNTL2                                                                         0x3fff7bfc3024\n#define regBIFPLR3_2_SLOT_CNTL2_BASE_IDX                                                                5\n#define regBIFPLR3_2_SLOT_STATUS2                                                                       0x3fff7bfc3024\n#define regBIFPLR3_2_SLOT_STATUS2_BASE_IDX                                                              5\n#define regBIFPLR3_2_MSI_CAP_LIST                                                                       0x3fff7bfc3028\n#define regBIFPLR3_2_MSI_CAP_LIST_BASE_IDX                                                              5\n#define regBIFPLR3_2_MSI_MSG_CNTL                                                                       0x3fff7bfc3028\n#define regBIFPLR3_2_MSI_MSG_CNTL_BASE_IDX                                                              5\n#define regBIFPLR3_2_MSI_MSG_ADDR_LO                                                                    0x3fff7bfc3029\n#define regBIFPLR3_2_MSI_MSG_ADDR_LO_BASE_IDX                                                           5\n#define regBIFPLR3_2_MSI_MSG_ADDR_HI                                                                    0x3fff7bfc302a\n#define regBIFPLR3_2_MSI_MSG_ADDR_HI_BASE_IDX                                                           5\n#define regBIFPLR3_2_MSI_MSG_DATA                                                                       0x3fff7bfc302a\n#define regBIFPLR3_2_MSI_MSG_DATA_BASE_IDX                                                              5\n#define regBIFPLR3_2_MSI_MSG_DATA_64                                                                    0x3fff7bfc302b\n#define regBIFPLR3_2_MSI_MSG_DATA_64_BASE_IDX                                                           5\n#define regBIFPLR3_2_SSID_CAP_LIST                                                                      0x3fff7bfc3030\n#define regBIFPLR3_2_SSID_CAP_LIST_BASE_IDX                                                             5\n#define regBIFPLR3_2_SSID_CAP                                                                           0x3fff7bfc3031\n#define regBIFPLR3_2_SSID_CAP_BASE_IDX                                                                  5\n#define regBIFPLR3_2_MSI_MAP_CAP_LIST                                                                   0x3fff7bfc3032\n#define regBIFPLR3_2_MSI_MAP_CAP_LIST_BASE_IDX                                                          5\n#define regBIFPLR3_2_MSI_MAP_CAP                                                                        0x3fff7bfc3032\n#define regBIFPLR3_2_MSI_MAP_CAP_BASE_IDX                                                               5\n#define regBIFPLR3_2_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                                  0x3fff7bfc3040\n#define regBIFPLR3_2_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIFPLR3_2_PCIE_VENDOR_SPECIFIC_HDR                                                           0x3fff7bfc3041\n#define regBIFPLR3_2_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                                  5\n#define regBIFPLR3_2_PCIE_VENDOR_SPECIFIC1                                                              0x3fff7bfc3042\n#define regBIFPLR3_2_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                                     5\n#define regBIFPLR3_2_PCIE_VENDOR_SPECIFIC2                                                              0x3fff7bfc3043\n#define regBIFPLR3_2_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                                     5\n#define regBIFPLR3_2_PCIE_VC_ENH_CAP_LIST                                                               0x3fff7bfc3044\n#define regBIFPLR3_2_PCIE_VC_ENH_CAP_LIST_BASE_IDX                                                      5\n#define regBIFPLR3_2_PCIE_PORT_VC_CAP_REG1                                                              0x3fff7bfc3045\n#define regBIFPLR3_2_PCIE_PORT_VC_CAP_REG1_BASE_IDX                                                     5\n#define regBIFPLR3_2_PCIE_PORT_VC_CAP_REG2                                                              0x3fff7bfc3046\n#define regBIFPLR3_2_PCIE_PORT_VC_CAP_REG2_BASE_IDX                                                     5\n#define regBIFPLR3_2_PCIE_PORT_VC_CNTL                                                                  0x3fff7bfc3047\n#define regBIFPLR3_2_PCIE_PORT_VC_CNTL_BASE_IDX                                                         5\n#define regBIFPLR3_2_PCIE_PORT_VC_STATUS                                                                0x3fff7bfc3047\n#define regBIFPLR3_2_PCIE_PORT_VC_STATUS_BASE_IDX                                                       5\n#define regBIFPLR3_2_PCIE_VC0_RESOURCE_CAP                                                              0x3fff7bfc3048\n#define regBIFPLR3_2_PCIE_VC0_RESOURCE_CAP_BASE_IDX                                                     5\n#define regBIFPLR3_2_PCIE_VC0_RESOURCE_CNTL                                                             0x3fff7bfc3049\n#define regBIFPLR3_2_PCIE_VC0_RESOURCE_CNTL_BASE_IDX                                                    5\n#define regBIFPLR3_2_PCIE_VC0_RESOURCE_STATUS                                                           0x3fff7bfc304a\n#define regBIFPLR3_2_PCIE_VC0_RESOURCE_STATUS_BASE_IDX                                                  5\n#define regBIFPLR3_2_PCIE_VC1_RESOURCE_CAP                                                              0x3fff7bfc304b\n#define regBIFPLR3_2_PCIE_VC1_RESOURCE_CAP_BASE_IDX                                                     5\n#define regBIFPLR3_2_PCIE_VC1_RESOURCE_CNTL                                                             0x3fff7bfc304c\n#define regBIFPLR3_2_PCIE_VC1_RESOURCE_CNTL_BASE_IDX                                                    5\n#define regBIFPLR3_2_PCIE_VC1_RESOURCE_STATUS                                                           0x3fff7bfc304d\n#define regBIFPLR3_2_PCIE_VC1_RESOURCE_STATUS_BASE_IDX                                                  5\n#define regBIFPLR3_2_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                                   0x3fff7bfc3050\n#define regBIFPLR3_2_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST_BASE_IDX                                          5\n#define regBIFPLR3_2_PCIE_DEV_SERIAL_NUM_DW1                                                            0x3fff7bfc3051\n#define regBIFPLR3_2_PCIE_DEV_SERIAL_NUM_DW1_BASE_IDX                                                   5\n#define regBIFPLR3_2_PCIE_DEV_SERIAL_NUM_DW2                                                            0x3fff7bfc3052\n#define regBIFPLR3_2_PCIE_DEV_SERIAL_NUM_DW2_BASE_IDX                                                   5\n#define regBIFPLR3_2_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                                      0x3fff7bfc3054\n#define regBIFPLR3_2_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                             5\n#define regBIFPLR3_2_PCIE_UNCORR_ERR_STATUS                                                             0x3fff7bfc3055\n#define regBIFPLR3_2_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                                    5\n#define regBIFPLR3_2_PCIE_UNCORR_ERR_MASK                                                               0x3fff7bfc3056\n#define regBIFPLR3_2_PCIE_UNCORR_ERR_MASK_BASE_IDX                                                      5\n#define regBIFPLR3_2_PCIE_UNCORR_ERR_SEVERITY                                                           0x3fff7bfc3057\n#define regBIFPLR3_2_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                                  5\n#define regBIFPLR3_2_PCIE_CORR_ERR_STATUS                                                               0x3fff7bfc3058\n#define regBIFPLR3_2_PCIE_CORR_ERR_STATUS_BASE_IDX                                                      5\n#define regBIFPLR3_2_PCIE_CORR_ERR_MASK                                                                 0x3fff7bfc3059\n#define regBIFPLR3_2_PCIE_CORR_ERR_MASK_BASE_IDX                                                        5\n#define regBIFPLR3_2_PCIE_ADV_ERR_CAP_CNTL                                                              0x3fff7bfc305a\n#define regBIFPLR3_2_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                                     5\n#define regBIFPLR3_2_PCIE_HDR_LOG0                                                                      0x3fff7bfc305b\n#define regBIFPLR3_2_PCIE_HDR_LOG0_BASE_IDX                                                             5\n#define regBIFPLR3_2_PCIE_HDR_LOG1                                                                      0x3fff7bfc305c\n#define regBIFPLR3_2_PCIE_HDR_LOG1_BASE_IDX                                                             5\n#define regBIFPLR3_2_PCIE_HDR_LOG2                                                                      0x3fff7bfc305d\n#define regBIFPLR3_2_PCIE_HDR_LOG2_BASE_IDX                                                             5\n#define regBIFPLR3_2_PCIE_HDR_LOG3                                                                      0x3fff7bfc305e\n#define regBIFPLR3_2_PCIE_HDR_LOG3_BASE_IDX                                                             5\n#define regBIFPLR3_2_PCIE_ROOT_ERR_CMD                                                                  0x3fff7bfc305f\n#define regBIFPLR3_2_PCIE_ROOT_ERR_CMD_BASE_IDX                                                         5\n#define regBIFPLR3_2_PCIE_ROOT_ERR_STATUS                                                               0x3fff7bfc3060\n#define regBIFPLR3_2_PCIE_ROOT_ERR_STATUS_BASE_IDX                                                      5\n#define regBIFPLR3_2_PCIE_ERR_SRC_ID                                                                    0x3fff7bfc3061\n#define regBIFPLR3_2_PCIE_ERR_SRC_ID_BASE_IDX                                                           5\n#define regBIFPLR3_2_PCIE_TLP_PREFIX_LOG0                                                               0x3fff7bfc3062\n#define regBIFPLR3_2_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                                      5\n#define regBIFPLR3_2_PCIE_TLP_PREFIX_LOG1                                                               0x3fff7bfc3063\n#define regBIFPLR3_2_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                                      5\n#define regBIFPLR3_2_PCIE_TLP_PREFIX_LOG2                                                               0x3fff7bfc3064\n#define regBIFPLR3_2_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                                      5\n#define regBIFPLR3_2_PCIE_TLP_PREFIX_LOG3                                                               0x3fff7bfc3065\n#define regBIFPLR3_2_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                                      5\n#define regBIFPLR3_2_PCIE_SECONDARY_ENH_CAP_LIST                                                        0x3fff7bfc309c\n#define regBIFPLR3_2_PCIE_SECONDARY_ENH_CAP_LIST_BASE_IDX                                               5\n#define regBIFPLR3_2_PCIE_LINK_CNTL3                                                                    0x3fff7bfc309d\n#define regBIFPLR3_2_PCIE_LINK_CNTL3_BASE_IDX                                                           5\n#define regBIFPLR3_2_PCIE_LANE_ERROR_STATUS                                                             0x3fff7bfc309e\n#define regBIFPLR3_2_PCIE_LANE_ERROR_STATUS_BASE_IDX                                                    5\n#define regBIFPLR3_2_PCIE_LANE_0_EQUALIZATION_CNTL                                                      0x3fff7bfc309f\n#define regBIFPLR3_2_PCIE_LANE_0_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR3_2_PCIE_LANE_1_EQUALIZATION_CNTL                                                      0x3fff7bfc309f\n#define regBIFPLR3_2_PCIE_LANE_1_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR3_2_PCIE_LANE_2_EQUALIZATION_CNTL                                                      0x3fff7bfc30a0\n#define regBIFPLR3_2_PCIE_LANE_2_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR3_2_PCIE_LANE_3_EQUALIZATION_CNTL                                                      0x3fff7bfc30a0\n#define regBIFPLR3_2_PCIE_LANE_3_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR3_2_PCIE_LANE_4_EQUALIZATION_CNTL                                                      0x3fff7bfc30a1\n#define regBIFPLR3_2_PCIE_LANE_4_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR3_2_PCIE_LANE_5_EQUALIZATION_CNTL                                                      0x3fff7bfc30a1\n#define regBIFPLR3_2_PCIE_LANE_5_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR3_2_PCIE_LANE_6_EQUALIZATION_CNTL                                                      0x3fff7bfc30a2\n#define regBIFPLR3_2_PCIE_LANE_6_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR3_2_PCIE_LANE_7_EQUALIZATION_CNTL                                                      0x3fff7bfc30a2\n#define regBIFPLR3_2_PCIE_LANE_7_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR3_2_PCIE_LANE_8_EQUALIZATION_CNTL                                                      0x3fff7bfc30a3\n#define regBIFPLR3_2_PCIE_LANE_8_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR3_2_PCIE_LANE_9_EQUALIZATION_CNTL                                                      0x3fff7bfc30a3\n#define regBIFPLR3_2_PCIE_LANE_9_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR3_2_PCIE_LANE_10_EQUALIZATION_CNTL                                                     0x3fff7bfc30a4\n#define regBIFPLR3_2_PCIE_LANE_10_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR3_2_PCIE_LANE_11_EQUALIZATION_CNTL                                                     0x3fff7bfc30a4\n#define regBIFPLR3_2_PCIE_LANE_11_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR3_2_PCIE_LANE_12_EQUALIZATION_CNTL                                                     0x3fff7bfc30a5\n#define regBIFPLR3_2_PCIE_LANE_12_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR3_2_PCIE_LANE_13_EQUALIZATION_CNTL                                                     0x3fff7bfc30a5\n#define regBIFPLR3_2_PCIE_LANE_13_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR3_2_PCIE_LANE_14_EQUALIZATION_CNTL                                                     0x3fff7bfc30a6\n#define regBIFPLR3_2_PCIE_LANE_14_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR3_2_PCIE_LANE_15_EQUALIZATION_CNTL                                                     0x3fff7bfc30a6\n#define regBIFPLR3_2_PCIE_LANE_15_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR3_2_PCIE_ACS_ENH_CAP_LIST                                                              0x3fff7bfc30a8\n#define regBIFPLR3_2_PCIE_ACS_ENH_CAP_LIST_BASE_IDX                                                     5\n#define regBIFPLR3_2_PCIE_ACS_CAP                                                                       0x3fff7bfc30a9\n#define regBIFPLR3_2_PCIE_ACS_CAP_BASE_IDX                                                              5\n#define regBIFPLR3_2_PCIE_ACS_CNTL                                                                      0x3fff7bfc30a9\n#define regBIFPLR3_2_PCIE_ACS_CNTL_BASE_IDX                                                             5\n#define regBIFPLR3_2_PCIE_MC_ENH_CAP_LIST                                                               0x3fff7bfc30bc\n#define regBIFPLR3_2_PCIE_MC_ENH_CAP_LIST_BASE_IDX                                                      5\n#define regBIFPLR3_2_PCIE_MC_CAP                                                                        0x3fff7bfc30bd\n#define regBIFPLR3_2_PCIE_MC_CAP_BASE_IDX                                                               5\n#define regBIFPLR3_2_PCIE_MC_CNTL                                                                       0x3fff7bfc30bd\n#define regBIFPLR3_2_PCIE_MC_CNTL_BASE_IDX                                                              5\n#define regBIFPLR3_2_PCIE_MC_ADDR0                                                                      0x3fff7bfc30be\n#define regBIFPLR3_2_PCIE_MC_ADDR0_BASE_IDX                                                             5\n#define regBIFPLR3_2_PCIE_MC_ADDR1                                                                      0x3fff7bfc30bf\n#define regBIFPLR3_2_PCIE_MC_ADDR1_BASE_IDX                                                             5\n#define regBIFPLR3_2_PCIE_MC_RCV0                                                                       0x3fff7bfc30c0\n#define regBIFPLR3_2_PCIE_MC_RCV0_BASE_IDX                                                              5\n#define regBIFPLR3_2_PCIE_MC_RCV1                                                                       0x3fff7bfc30c1\n#define regBIFPLR3_2_PCIE_MC_RCV1_BASE_IDX                                                              5\n#define regBIFPLR3_2_PCIE_MC_BLOCK_ALL0                                                                 0x3fff7bfc30c2\n#define regBIFPLR3_2_PCIE_MC_BLOCK_ALL0_BASE_IDX                                                        5\n#define regBIFPLR3_2_PCIE_MC_BLOCK_ALL1                                                                 0x3fff7bfc30c3\n#define regBIFPLR3_2_PCIE_MC_BLOCK_ALL1_BASE_IDX                                                        5\n#define regBIFPLR3_2_PCIE_MC_BLOCK_UNTRANSLATED_0                                                       0x3fff7bfc30c4\n#define regBIFPLR3_2_PCIE_MC_BLOCK_UNTRANSLATED_0_BASE_IDX                                              5\n#define regBIFPLR3_2_PCIE_MC_BLOCK_UNTRANSLATED_1                                                       0x3fff7bfc30c5\n#define regBIFPLR3_2_PCIE_MC_BLOCK_UNTRANSLATED_1_BASE_IDX                                              5\n#define regBIFPLR3_2_PCIE_MC_OVERLAY_BAR0                                                               0x3fff7bfc30c6\n#define regBIFPLR3_2_PCIE_MC_OVERLAY_BAR0_BASE_IDX                                                      5\n#define regBIFPLR3_2_PCIE_MC_OVERLAY_BAR1                                                               0x3fff7bfc30c7\n#define regBIFPLR3_2_PCIE_MC_OVERLAY_BAR1_BASE_IDX                                                      5\n#define regBIFPLR3_2_PCIE_L1_PM_SUB_CAP_LIST                                                            0x3fff7bfc30dc\n#define regBIFPLR3_2_PCIE_L1_PM_SUB_CAP_LIST_BASE_IDX                                                   5\n#define regBIFPLR3_2_PCIE_L1_PM_SUB_CAP                                                                 0x3fff7bfc30dd\n#define regBIFPLR3_2_PCIE_L1_PM_SUB_CAP_BASE_IDX                                                        5\n#define regBIFPLR3_2_PCIE_L1_PM_SUB_CNTL                                                                0x3fff7bfc30de\n#define regBIFPLR3_2_PCIE_L1_PM_SUB_CNTL_BASE_IDX                                                       5\n#define regBIFPLR3_2_PCIE_L1_PM_SUB_CNTL2                                                               0x3fff7bfc30df\n#define regBIFPLR3_2_PCIE_L1_PM_SUB_CNTL2_BASE_IDX                                                      5\n#define regBIFPLR3_2_PCIE_DPC_ENH_CAP_LIST                                                              0x3fff7bfc30e0\n#define regBIFPLR3_2_PCIE_DPC_ENH_CAP_LIST_BASE_IDX                                                     5\n#define regBIFPLR3_2_PCIE_DPC_CAP_LIST                                                                  0x3fff7bfc30e1\n#define regBIFPLR3_2_PCIE_DPC_CAP_LIST_BASE_IDX                                                         5\n#define regBIFPLR3_2_PCIE_DPC_CNTL                                                                      0x3fff7bfc30e1\n#define regBIFPLR3_2_PCIE_DPC_CNTL_BASE_IDX                                                             5\n#define regBIFPLR3_2_PCIE_DPC_STATUS                                                                    0x3fff7bfc30e2\n#define regBIFPLR3_2_PCIE_DPC_STATUS_BASE_IDX                                                           5\n#define regBIFPLR3_2_PCIE_DPC_ERROR_SOURCE_ID                                                           0x3fff7bfc30e2\n#define regBIFPLR3_2_PCIE_DPC_ERROR_SOURCE_ID_BASE_IDX                                                  5\n#define regBIFPLR3_2_PCIE_RP_PIO_STATUS                                                                 0x3fff7bfc30e3\n#define regBIFPLR3_2_PCIE_RP_PIO_STATUS_BASE_IDX                                                        5\n#define regBIFPLR3_2_PCIE_RP_PIO_MASK                                                                   0x3fff7bfc30e4\n#define regBIFPLR3_2_PCIE_RP_PIO_MASK_BASE_IDX                                                          5\n#define regBIFPLR3_2_PCIE_RP_PIO_SEVERITY                                                               0x3fff7bfc30e5\n#define regBIFPLR3_2_PCIE_RP_PIO_SEVERITY_BASE_IDX                                                      5\n#define regBIFPLR3_2_PCIE_RP_PIO_SYSERROR                                                               0x3fff7bfc30e6\n#define regBIFPLR3_2_PCIE_RP_PIO_SYSERROR_BASE_IDX                                                      5\n#define regBIFPLR3_2_PCIE_RP_PIO_EXCEPTION                                                              0x3fff7bfc30e7\n#define regBIFPLR3_2_PCIE_RP_PIO_EXCEPTION_BASE_IDX                                                     5\n#define regBIFPLR3_2_PCIE_RP_PIO_HDR_LOG0                                                               0x3fff7bfc30e8\n#define regBIFPLR3_2_PCIE_RP_PIO_HDR_LOG0_BASE_IDX                                                      5\n#define regBIFPLR3_2_PCIE_RP_PIO_HDR_LOG1                                                               0x3fff7bfc30e9\n#define regBIFPLR3_2_PCIE_RP_PIO_HDR_LOG1_BASE_IDX                                                      5\n#define regBIFPLR3_2_PCIE_RP_PIO_HDR_LOG2                                                               0x3fff7bfc30ea\n#define regBIFPLR3_2_PCIE_RP_PIO_HDR_LOG2_BASE_IDX                                                      5\n#define regBIFPLR3_2_PCIE_RP_PIO_HDR_LOG3                                                               0x3fff7bfc30eb\n#define regBIFPLR3_2_PCIE_RP_PIO_HDR_LOG3_BASE_IDX                                                      5\n#define regBIFPLR3_2_PCIE_RP_PIO_PREFIX_LOG0                                                            0x3fff7bfc30ed\n#define regBIFPLR3_2_PCIE_RP_PIO_PREFIX_LOG0_BASE_IDX                                                   5\n#define regBIFPLR3_2_PCIE_RP_PIO_PREFIX_LOG1                                                            0x3fff7bfc30ee\n#define regBIFPLR3_2_PCIE_RP_PIO_PREFIX_LOG1_BASE_IDX                                                   5\n#define regBIFPLR3_2_PCIE_RP_PIO_PREFIX_LOG2                                                            0x3fff7bfc30ef\n#define regBIFPLR3_2_PCIE_RP_PIO_PREFIX_LOG2_BASE_IDX                                                   5\n#define regBIFPLR3_2_PCIE_RP_PIO_PREFIX_LOG3                                                            0x3fff7bfc30f0\n#define regBIFPLR3_2_PCIE_RP_PIO_PREFIX_LOG3_BASE_IDX                                                   5\n#define regBIFPLR3_2_PCIE_ESM_CAP_LIST                                                                  0x3fff7bfc30f1\n#define regBIFPLR3_2_PCIE_ESM_CAP_LIST_BASE_IDX                                                         5\n#define regBIFPLR3_2_PCIE_ESM_HEADER_1                                                                  0x3fff7bfc30f2\n#define regBIFPLR3_2_PCIE_ESM_HEADER_1_BASE_IDX                                                         5\n#define regBIFPLR3_2_PCIE_ESM_HEADER_2                                                                  0x3fff7bfc30f3\n#define regBIFPLR3_2_PCIE_ESM_HEADER_2_BASE_IDX                                                         5\n#define regBIFPLR3_2_PCIE_ESM_STATUS                                                                    0x3fff7bfc30f3\n#define regBIFPLR3_2_PCIE_ESM_STATUS_BASE_IDX                                                           5\n#define regBIFPLR3_2_PCIE_ESM_CTRL                                                                      0x3fff7bfc30f4\n#define regBIFPLR3_2_PCIE_ESM_CTRL_BASE_IDX                                                             5\n#define regBIFPLR3_2_PCIE_ESM_CAP_1                                                                     0x3fff7bfc30f5\n#define regBIFPLR3_2_PCIE_ESM_CAP_1_BASE_IDX                                                            5\n#define regBIFPLR3_2_PCIE_ESM_CAP_2                                                                     0x3fff7bfc30f6\n#define regBIFPLR3_2_PCIE_ESM_CAP_2_BASE_IDX                                                            5\n#define regBIFPLR3_2_PCIE_ESM_CAP_3                                                                     0x3fff7bfc30f7\n#define regBIFPLR3_2_PCIE_ESM_CAP_3_BASE_IDX                                                            5\n#define regBIFPLR3_2_PCIE_ESM_CAP_4                                                                     0x3fff7bfc30f8\n#define regBIFPLR3_2_PCIE_ESM_CAP_4_BASE_IDX                                                            5\n#define regBIFPLR3_2_PCIE_ESM_CAP_5                                                                     0x3fff7bfc30f9\n#define regBIFPLR3_2_PCIE_ESM_CAP_5_BASE_IDX                                                            5\n#define regBIFPLR3_2_PCIE_ESM_CAP_6                                                                     0x3fff7bfc30fa\n#define regBIFPLR3_2_PCIE_ESM_CAP_6_BASE_IDX                                                            5\n#define regBIFPLR3_2_PCIE_ESM_CAP_7                                                                     0x3fff7bfc30fb\n#define regBIFPLR3_2_PCIE_ESM_CAP_7_BASE_IDX                                                            5\n#define regBIFPLR3_2_LINK_CAP_16GT                                                                      0x3fff7bfc3105\n#define regBIFPLR3_2_LINK_CAP_16GT_BASE_IDX                                                             5\n#define regBIFPLR3_2_LINK_CNTL_16GT                                                                     0x3fff7bfc3106\n#define regBIFPLR3_2_LINK_CNTL_16GT_BASE_IDX                                                            5\n#define regBIFPLR3_2_LINK_STATUS_16GT                                                                   0x3fff7bfc3107\n#define regBIFPLR3_2_LINK_STATUS_16GT_BASE_IDX                                                          5\n#define regBIFPLR3_2_LINK_CAP_32GT                                                                      0x3fff7bfc3141\n#define regBIFPLR3_2_LINK_CAP_32GT_BASE_IDX                                                             5\n#define regBIFPLR3_2_LINK_CNTL_32GT                                                                     0x3fff7bfc3142\n#define regBIFPLR3_2_LINK_CNTL_32GT_BASE_IDX                                                            5\n#define regBIFPLR3_2_LINK_STATUS_32GT                                                                   0x3fff7bfc3143\n#define regBIFPLR3_2_LINK_STATUS_32GT_BASE_IDX                                                          5\n\n\n\n\n#define regBIFPLR4_2_VENDOR_ID                                                                          0x3fff7bfc3400\n#define regBIFPLR4_2_VENDOR_ID_BASE_IDX                                                                 5\n#define regBIFPLR4_2_DEVICE_ID                                                                          0x3fff7bfc3400\n#define regBIFPLR4_2_DEVICE_ID_BASE_IDX                                                                 5\n#define regBIFPLR4_2_COMMAND                                                                            0x3fff7bfc3401\n#define regBIFPLR4_2_COMMAND_BASE_IDX                                                                   5\n#define regBIFPLR4_2_STATUS                                                                             0x3fff7bfc3401\n#define regBIFPLR4_2_STATUS_BASE_IDX                                                                    5\n#define regBIFPLR4_2_REVISION_ID                                                                        0x3fff7bfc3402\n#define regBIFPLR4_2_REVISION_ID_BASE_IDX                                                               5\n#define regBIFPLR4_2_PROG_INTERFACE                                                                     0x3fff7bfc3402\n#define regBIFPLR4_2_PROG_INTERFACE_BASE_IDX                                                            5\n#define regBIFPLR4_2_SUB_CLASS                                                                          0x3fff7bfc3402\n#define regBIFPLR4_2_SUB_CLASS_BASE_IDX                                                                 5\n#define regBIFPLR4_2_BASE_CLASS                                                                         0x3fff7bfc3402\n#define regBIFPLR4_2_BASE_CLASS_BASE_IDX                                                                5\n#define regBIFPLR4_2_CACHE_LINE                                                                         0x3fff7bfc3403\n#define regBIFPLR4_2_CACHE_LINE_BASE_IDX                                                                5\n#define regBIFPLR4_2_LATENCY                                                                            0x3fff7bfc3403\n#define regBIFPLR4_2_LATENCY_BASE_IDX                                                                   5\n#define regBIFPLR4_2_HEADER                                                                             0x3fff7bfc3403\n#define regBIFPLR4_2_HEADER_BASE_IDX                                                                    5\n#define regBIFPLR4_2_BIST                                                                               0x3fff7bfc3403\n#define regBIFPLR4_2_BIST_BASE_IDX                                                                      5\n#define regBIFPLR4_2_SUB_BUS_NUMBER_LATENCY                                                             0x3fff7bfc3406\n#define regBIFPLR4_2_SUB_BUS_NUMBER_LATENCY_BASE_IDX                                                    5\n#define regBIFPLR4_2_IO_BASE_LIMIT                                                                      0x3fff7bfc3407\n#define regBIFPLR4_2_IO_BASE_LIMIT_BASE_IDX                                                             5\n#define regBIFPLR4_2_SECONDARY_STATUS                                                                   0x3fff7bfc3407\n#define regBIFPLR4_2_SECONDARY_STATUS_BASE_IDX                                                          5\n#define regBIFPLR4_2_MEM_BASE_LIMIT                                                                     0x3fff7bfc3408\n#define regBIFPLR4_2_MEM_BASE_LIMIT_BASE_IDX                                                            5\n#define regBIFPLR4_2_PREF_BASE_LIMIT                                                                    0x3fff7bfc3409\n#define regBIFPLR4_2_PREF_BASE_LIMIT_BASE_IDX                                                           5\n#define regBIFPLR4_2_PREF_BASE_UPPER                                                                    0x3fff7bfc340a\n#define regBIFPLR4_2_PREF_BASE_UPPER_BASE_IDX                                                           5\n#define regBIFPLR4_2_PREF_LIMIT_UPPER                                                                   0x3fff7bfc340b\n#define regBIFPLR4_2_PREF_LIMIT_UPPER_BASE_IDX                                                          5\n#define regBIFPLR4_2_IO_BASE_LIMIT_HI                                                                   0x3fff7bfc340c\n#define regBIFPLR4_2_IO_BASE_LIMIT_HI_BASE_IDX                                                          5\n#define regBIFPLR4_2_CAP_PTR                                                                            0x3fff7bfc340d\n#define regBIFPLR4_2_CAP_PTR_BASE_IDX                                                                   5\n#define regBIFPLR4_2_INTERRUPT_LINE                                                                     0x3fff7bfc340f\n#define regBIFPLR4_2_INTERRUPT_LINE_BASE_IDX                                                            5\n#define regBIFPLR4_2_INTERRUPT_PIN                                                                      0x3fff7bfc340f\n#define regBIFPLR4_2_INTERRUPT_PIN_BASE_IDX                                                             5\n#define regBIFPLR4_2_EXT_BRIDGE_CNTL                                                                    0x3fff7bfc3410\n#define regBIFPLR4_2_EXT_BRIDGE_CNTL_BASE_IDX                                                           5\n#define regBIFPLR4_2_PMI_CAP_LIST                                                                       0x3fff7bfc3414\n#define regBIFPLR4_2_PMI_CAP_LIST_BASE_IDX                                                              5\n#define regBIFPLR4_2_PMI_CAP                                                                            0x3fff7bfc3414\n#define regBIFPLR4_2_PMI_CAP_BASE_IDX                                                                   5\n#define regBIFPLR4_2_PMI_STATUS_CNTL                                                                    0x3fff7bfc3415\n#define regBIFPLR4_2_PMI_STATUS_CNTL_BASE_IDX                                                           5\n#define regBIFPLR4_2_PCIE_CAP_LIST                                                                      0x3fff7bfc3416\n#define regBIFPLR4_2_PCIE_CAP_LIST_BASE_IDX                                                             5\n#define regBIFPLR4_2_PCIE_CAP                                                                           0x3fff7bfc3416\n#define regBIFPLR4_2_PCIE_CAP_BASE_IDX                                                                  5\n#define regBIFPLR4_2_DEVICE_CAP                                                                         0x3fff7bfc3417\n#define regBIFPLR4_2_DEVICE_CAP_BASE_IDX                                                                5\n#define regBIFPLR4_2_DEVICE_CNTL                                                                        0x3fff7bfc3418\n#define regBIFPLR4_2_DEVICE_CNTL_BASE_IDX                                                               5\n#define regBIFPLR4_2_DEVICE_STATUS                                                                      0x3fff7bfc3418\n#define regBIFPLR4_2_DEVICE_STATUS_BASE_IDX                                                             5\n#define regBIFPLR4_2_LINK_CAP                                                                           0x3fff7bfc3419\n#define regBIFPLR4_2_LINK_CAP_BASE_IDX                                                                  5\n#define regBIFPLR4_2_LINK_CNTL                                                                          0x3fff7bfc341a\n#define regBIFPLR4_2_LINK_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR4_2_LINK_STATUS                                                                        0x3fff7bfc341a\n#define regBIFPLR4_2_LINK_STATUS_BASE_IDX                                                               5\n#define regBIFPLR4_2_SLOT_CAP                                                                           0x3fff7bfc341b\n#define regBIFPLR4_2_SLOT_CAP_BASE_IDX                                                                  5\n#define regBIFPLR4_2_SLOT_CNTL                                                                          0x3fff7bfc341c\n#define regBIFPLR4_2_SLOT_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR4_2_SLOT_STATUS                                                                        0x3fff7bfc341c\n#define regBIFPLR4_2_SLOT_STATUS_BASE_IDX                                                               5\n#define regBIFPLR4_2_ROOT_CNTL                                                                          0x3fff7bfc341d\n#define regBIFPLR4_2_ROOT_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR4_2_ROOT_CAP                                                                           0x3fff7bfc341d\n#define regBIFPLR4_2_ROOT_CAP_BASE_IDX                                                                  5\n#define regBIFPLR4_2_ROOT_STATUS                                                                        0x3fff7bfc341e\n#define regBIFPLR4_2_ROOT_STATUS_BASE_IDX                                                               5\n#define regBIFPLR4_2_DEVICE_CAP2                                                                        0x3fff7bfc341f\n#define regBIFPLR4_2_DEVICE_CAP2_BASE_IDX                                                               5\n#define regBIFPLR4_2_DEVICE_CNTL2                                                                       0x3fff7bfc3420\n#define regBIFPLR4_2_DEVICE_CNTL2_BASE_IDX                                                              5\n#define regBIFPLR4_2_DEVICE_STATUS2                                                                     0x3fff7bfc3420\n#define regBIFPLR4_2_DEVICE_STATUS2_BASE_IDX                                                            5\n#define regBIFPLR4_2_LINK_CAP2                                                                          0x3fff7bfc3421\n#define regBIFPLR4_2_LINK_CAP2_BASE_IDX                                                                 5\n#define regBIFPLR4_2_LINK_CNTL2                                                                         0x3fff7bfc3422\n#define regBIFPLR4_2_LINK_CNTL2_BASE_IDX                                                                5\n#define regBIFPLR4_2_LINK_STATUS2                                                                       0x3fff7bfc3422\n#define regBIFPLR4_2_LINK_STATUS2_BASE_IDX                                                              5\n#define regBIFPLR4_2_SLOT_CAP2                                                                          0x3fff7bfc3423\n#define regBIFPLR4_2_SLOT_CAP2_BASE_IDX                                                                 5\n#define regBIFPLR4_2_SLOT_CNTL2                                                                         0x3fff7bfc3424\n#define regBIFPLR4_2_SLOT_CNTL2_BASE_IDX                                                                5\n#define regBIFPLR4_2_SLOT_STATUS2                                                                       0x3fff7bfc3424\n#define regBIFPLR4_2_SLOT_STATUS2_BASE_IDX                                                              5\n#define regBIFPLR4_2_MSI_CAP_LIST                                                                       0x3fff7bfc3428\n#define regBIFPLR4_2_MSI_CAP_LIST_BASE_IDX                                                              5\n#define regBIFPLR4_2_MSI_MSG_CNTL                                                                       0x3fff7bfc3428\n#define regBIFPLR4_2_MSI_MSG_CNTL_BASE_IDX                                                              5\n#define regBIFPLR4_2_MSI_MSG_ADDR_LO                                                                    0x3fff7bfc3429\n#define regBIFPLR4_2_MSI_MSG_ADDR_LO_BASE_IDX                                                           5\n#define regBIFPLR4_2_MSI_MSG_ADDR_HI                                                                    0x3fff7bfc342a\n#define regBIFPLR4_2_MSI_MSG_ADDR_HI_BASE_IDX                                                           5\n#define regBIFPLR4_2_MSI_MSG_DATA                                                                       0x3fff7bfc342a\n#define regBIFPLR4_2_MSI_MSG_DATA_BASE_IDX                                                              5\n#define regBIFPLR4_2_MSI_MSG_DATA_64                                                                    0x3fff7bfc342b\n#define regBIFPLR4_2_MSI_MSG_DATA_64_BASE_IDX                                                           5\n#define regBIFPLR4_2_SSID_CAP_LIST                                                                      0x3fff7bfc3430\n#define regBIFPLR4_2_SSID_CAP_LIST_BASE_IDX                                                             5\n#define regBIFPLR4_2_SSID_CAP                                                                           0x3fff7bfc3431\n#define regBIFPLR4_2_SSID_CAP_BASE_IDX                                                                  5\n#define regBIFPLR4_2_MSI_MAP_CAP_LIST                                                                   0x3fff7bfc3432\n#define regBIFPLR4_2_MSI_MAP_CAP_LIST_BASE_IDX                                                          5\n#define regBIFPLR4_2_MSI_MAP_CAP                                                                        0x3fff7bfc3432\n#define regBIFPLR4_2_MSI_MAP_CAP_BASE_IDX                                                               5\n#define regBIFPLR4_2_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                                  0x3fff7bfc3440\n#define regBIFPLR4_2_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIFPLR4_2_PCIE_VENDOR_SPECIFIC_HDR                                                           0x3fff7bfc3441\n#define regBIFPLR4_2_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                                  5\n#define regBIFPLR4_2_PCIE_VENDOR_SPECIFIC1                                                              0x3fff7bfc3442\n#define regBIFPLR4_2_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                                     5\n#define regBIFPLR4_2_PCIE_VENDOR_SPECIFIC2                                                              0x3fff7bfc3443\n#define regBIFPLR4_2_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                                     5\n#define regBIFPLR4_2_PCIE_VC_ENH_CAP_LIST                                                               0x3fff7bfc3444\n#define regBIFPLR4_2_PCIE_VC_ENH_CAP_LIST_BASE_IDX                                                      5\n#define regBIFPLR4_2_PCIE_PORT_VC_CAP_REG1                                                              0x3fff7bfc3445\n#define regBIFPLR4_2_PCIE_PORT_VC_CAP_REG1_BASE_IDX                                                     5\n#define regBIFPLR4_2_PCIE_PORT_VC_CAP_REG2                                                              0x3fff7bfc3446\n#define regBIFPLR4_2_PCIE_PORT_VC_CAP_REG2_BASE_IDX                                                     5\n#define regBIFPLR4_2_PCIE_PORT_VC_CNTL                                                                  0x3fff7bfc3447\n#define regBIFPLR4_2_PCIE_PORT_VC_CNTL_BASE_IDX                                                         5\n#define regBIFPLR4_2_PCIE_PORT_VC_STATUS                                                                0x3fff7bfc3447\n#define regBIFPLR4_2_PCIE_PORT_VC_STATUS_BASE_IDX                                                       5\n#define regBIFPLR4_2_PCIE_VC0_RESOURCE_CAP                                                              0x3fff7bfc3448\n#define regBIFPLR4_2_PCIE_VC0_RESOURCE_CAP_BASE_IDX                                                     5\n#define regBIFPLR4_2_PCIE_VC0_RESOURCE_CNTL                                                             0x3fff7bfc3449\n#define regBIFPLR4_2_PCIE_VC0_RESOURCE_CNTL_BASE_IDX                                                    5\n#define regBIFPLR4_2_PCIE_VC0_RESOURCE_STATUS                                                           0x3fff7bfc344a\n#define regBIFPLR4_2_PCIE_VC0_RESOURCE_STATUS_BASE_IDX                                                  5\n#define regBIFPLR4_2_PCIE_VC1_RESOURCE_CAP                                                              0x3fff7bfc344b\n#define regBIFPLR4_2_PCIE_VC1_RESOURCE_CAP_BASE_IDX                                                     5\n#define regBIFPLR4_2_PCIE_VC1_RESOURCE_CNTL                                                             0x3fff7bfc344c\n#define regBIFPLR4_2_PCIE_VC1_RESOURCE_CNTL_BASE_IDX                                                    5\n#define regBIFPLR4_2_PCIE_VC1_RESOURCE_STATUS                                                           0x3fff7bfc344d\n#define regBIFPLR4_2_PCIE_VC1_RESOURCE_STATUS_BASE_IDX                                                  5\n#define regBIFPLR4_2_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                                   0x3fff7bfc3450\n#define regBIFPLR4_2_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST_BASE_IDX                                          5\n#define regBIFPLR4_2_PCIE_DEV_SERIAL_NUM_DW1                                                            0x3fff7bfc3451\n#define regBIFPLR4_2_PCIE_DEV_SERIAL_NUM_DW1_BASE_IDX                                                   5\n#define regBIFPLR4_2_PCIE_DEV_SERIAL_NUM_DW2                                                            0x3fff7bfc3452\n#define regBIFPLR4_2_PCIE_DEV_SERIAL_NUM_DW2_BASE_IDX                                                   5\n#define regBIFPLR4_2_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                                      0x3fff7bfc3454\n#define regBIFPLR4_2_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                             5\n#define regBIFPLR4_2_PCIE_UNCORR_ERR_STATUS                                                             0x3fff7bfc3455\n#define regBIFPLR4_2_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                                    5\n#define regBIFPLR4_2_PCIE_UNCORR_ERR_MASK                                                               0x3fff7bfc3456\n#define regBIFPLR4_2_PCIE_UNCORR_ERR_MASK_BASE_IDX                                                      5\n#define regBIFPLR4_2_PCIE_UNCORR_ERR_SEVERITY                                                           0x3fff7bfc3457\n#define regBIFPLR4_2_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                                  5\n#define regBIFPLR4_2_PCIE_CORR_ERR_STATUS                                                               0x3fff7bfc3458\n#define regBIFPLR4_2_PCIE_CORR_ERR_STATUS_BASE_IDX                                                      5\n#define regBIFPLR4_2_PCIE_CORR_ERR_MASK                                                                 0x3fff7bfc3459\n#define regBIFPLR4_2_PCIE_CORR_ERR_MASK_BASE_IDX                                                        5\n#define regBIFPLR4_2_PCIE_ADV_ERR_CAP_CNTL                                                              0x3fff7bfc345a\n#define regBIFPLR4_2_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                                     5\n#define regBIFPLR4_2_PCIE_HDR_LOG0                                                                      0x3fff7bfc345b\n#define regBIFPLR4_2_PCIE_HDR_LOG0_BASE_IDX                                                             5\n#define regBIFPLR4_2_PCIE_HDR_LOG1                                                                      0x3fff7bfc345c\n#define regBIFPLR4_2_PCIE_HDR_LOG1_BASE_IDX                                                             5\n#define regBIFPLR4_2_PCIE_HDR_LOG2                                                                      0x3fff7bfc345d\n#define regBIFPLR4_2_PCIE_HDR_LOG2_BASE_IDX                                                             5\n#define regBIFPLR4_2_PCIE_HDR_LOG3                                                                      0x3fff7bfc345e\n#define regBIFPLR4_2_PCIE_HDR_LOG3_BASE_IDX                                                             5\n#define regBIFPLR4_2_PCIE_ROOT_ERR_CMD                                                                  0x3fff7bfc345f\n#define regBIFPLR4_2_PCIE_ROOT_ERR_CMD_BASE_IDX                                                         5\n#define regBIFPLR4_2_PCIE_ROOT_ERR_STATUS                                                               0x3fff7bfc3460\n#define regBIFPLR4_2_PCIE_ROOT_ERR_STATUS_BASE_IDX                                                      5\n#define regBIFPLR4_2_PCIE_ERR_SRC_ID                                                                    0x3fff7bfc3461\n#define regBIFPLR4_2_PCIE_ERR_SRC_ID_BASE_IDX                                                           5\n#define regBIFPLR4_2_PCIE_TLP_PREFIX_LOG0                                                               0x3fff7bfc3462\n#define regBIFPLR4_2_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                                      5\n#define regBIFPLR4_2_PCIE_TLP_PREFIX_LOG1                                                               0x3fff7bfc3463\n#define regBIFPLR4_2_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                                      5\n#define regBIFPLR4_2_PCIE_TLP_PREFIX_LOG2                                                               0x3fff7bfc3464\n#define regBIFPLR4_2_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                                      5\n#define regBIFPLR4_2_PCIE_TLP_PREFIX_LOG3                                                               0x3fff7bfc3465\n#define regBIFPLR4_2_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                                      5\n#define regBIFPLR4_2_PCIE_SECONDARY_ENH_CAP_LIST                                                        0x3fff7bfc349c\n#define regBIFPLR4_2_PCIE_SECONDARY_ENH_CAP_LIST_BASE_IDX                                               5\n#define regBIFPLR4_2_PCIE_LINK_CNTL3                                                                    0x3fff7bfc349d\n#define regBIFPLR4_2_PCIE_LINK_CNTL3_BASE_IDX                                                           5\n#define regBIFPLR4_2_PCIE_LANE_ERROR_STATUS                                                             0x3fff7bfc349e\n#define regBIFPLR4_2_PCIE_LANE_ERROR_STATUS_BASE_IDX                                                    5\n#define regBIFPLR4_2_PCIE_LANE_0_EQUALIZATION_CNTL                                                      0x3fff7bfc349f\n#define regBIFPLR4_2_PCIE_LANE_0_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR4_2_PCIE_LANE_1_EQUALIZATION_CNTL                                                      0x3fff7bfc349f\n#define regBIFPLR4_2_PCIE_LANE_1_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR4_2_PCIE_LANE_2_EQUALIZATION_CNTL                                                      0x3fff7bfc34a0\n#define regBIFPLR4_2_PCIE_LANE_2_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR4_2_PCIE_LANE_3_EQUALIZATION_CNTL                                                      0x3fff7bfc34a0\n#define regBIFPLR4_2_PCIE_LANE_3_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR4_2_PCIE_LANE_4_EQUALIZATION_CNTL                                                      0x3fff7bfc34a1\n#define regBIFPLR4_2_PCIE_LANE_4_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR4_2_PCIE_LANE_5_EQUALIZATION_CNTL                                                      0x3fff7bfc34a1\n#define regBIFPLR4_2_PCIE_LANE_5_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR4_2_PCIE_LANE_6_EQUALIZATION_CNTL                                                      0x3fff7bfc34a2\n#define regBIFPLR4_2_PCIE_LANE_6_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR4_2_PCIE_LANE_7_EQUALIZATION_CNTL                                                      0x3fff7bfc34a2\n#define regBIFPLR4_2_PCIE_LANE_7_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR4_2_PCIE_LANE_8_EQUALIZATION_CNTL                                                      0x3fff7bfc34a3\n#define regBIFPLR4_2_PCIE_LANE_8_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR4_2_PCIE_LANE_9_EQUALIZATION_CNTL                                                      0x3fff7bfc34a3\n#define regBIFPLR4_2_PCIE_LANE_9_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR4_2_PCIE_LANE_10_EQUALIZATION_CNTL                                                     0x3fff7bfc34a4\n#define regBIFPLR4_2_PCIE_LANE_10_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR4_2_PCIE_LANE_11_EQUALIZATION_CNTL                                                     0x3fff7bfc34a4\n#define regBIFPLR4_2_PCIE_LANE_11_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR4_2_PCIE_LANE_12_EQUALIZATION_CNTL                                                     0x3fff7bfc34a5\n#define regBIFPLR4_2_PCIE_LANE_12_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR4_2_PCIE_LANE_13_EQUALIZATION_CNTL                                                     0x3fff7bfc34a5\n#define regBIFPLR4_2_PCIE_LANE_13_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR4_2_PCIE_LANE_14_EQUALIZATION_CNTL                                                     0x3fff7bfc34a6\n#define regBIFPLR4_2_PCIE_LANE_14_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR4_2_PCIE_LANE_15_EQUALIZATION_CNTL                                                     0x3fff7bfc34a6\n#define regBIFPLR4_2_PCIE_LANE_15_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR4_2_PCIE_ACS_ENH_CAP_LIST                                                              0x3fff7bfc34a8\n#define regBIFPLR4_2_PCIE_ACS_ENH_CAP_LIST_BASE_IDX                                                     5\n#define regBIFPLR4_2_PCIE_ACS_CAP                                                                       0x3fff7bfc34a9\n#define regBIFPLR4_2_PCIE_ACS_CAP_BASE_IDX                                                              5\n#define regBIFPLR4_2_PCIE_ACS_CNTL                                                                      0x3fff7bfc34a9\n#define regBIFPLR4_2_PCIE_ACS_CNTL_BASE_IDX                                                             5\n#define regBIFPLR4_2_PCIE_MC_ENH_CAP_LIST                                                               0x3fff7bfc34bc\n#define regBIFPLR4_2_PCIE_MC_ENH_CAP_LIST_BASE_IDX                                                      5\n#define regBIFPLR4_2_PCIE_MC_CAP                                                                        0x3fff7bfc34bd\n#define regBIFPLR4_2_PCIE_MC_CAP_BASE_IDX                                                               5\n#define regBIFPLR4_2_PCIE_MC_CNTL                                                                       0x3fff7bfc34bd\n#define regBIFPLR4_2_PCIE_MC_CNTL_BASE_IDX                                                              5\n#define regBIFPLR4_2_PCIE_MC_ADDR0                                                                      0x3fff7bfc34be\n#define regBIFPLR4_2_PCIE_MC_ADDR0_BASE_IDX                                                             5\n#define regBIFPLR4_2_PCIE_MC_ADDR1                                                                      0x3fff7bfc34bf\n#define regBIFPLR4_2_PCIE_MC_ADDR1_BASE_IDX                                                             5\n#define regBIFPLR4_2_PCIE_MC_RCV0                                                                       0x3fff7bfc34c0\n#define regBIFPLR4_2_PCIE_MC_RCV0_BASE_IDX                                                              5\n#define regBIFPLR4_2_PCIE_MC_RCV1                                                                       0x3fff7bfc34c1\n#define regBIFPLR4_2_PCIE_MC_RCV1_BASE_IDX                                                              5\n#define regBIFPLR4_2_PCIE_MC_BLOCK_ALL0                                                                 0x3fff7bfc34c2\n#define regBIFPLR4_2_PCIE_MC_BLOCK_ALL0_BASE_IDX                                                        5\n#define regBIFPLR4_2_PCIE_MC_BLOCK_ALL1                                                                 0x3fff7bfc34c3\n#define regBIFPLR4_2_PCIE_MC_BLOCK_ALL1_BASE_IDX                                                        5\n#define regBIFPLR4_2_PCIE_MC_BLOCK_UNTRANSLATED_0                                                       0x3fff7bfc34c4\n#define regBIFPLR4_2_PCIE_MC_BLOCK_UNTRANSLATED_0_BASE_IDX                                              5\n#define regBIFPLR4_2_PCIE_MC_BLOCK_UNTRANSLATED_1                                                       0x3fff7bfc34c5\n#define regBIFPLR4_2_PCIE_MC_BLOCK_UNTRANSLATED_1_BASE_IDX                                              5\n#define regBIFPLR4_2_PCIE_MC_OVERLAY_BAR0                                                               0x3fff7bfc34c6\n#define regBIFPLR4_2_PCIE_MC_OVERLAY_BAR0_BASE_IDX                                                      5\n#define regBIFPLR4_2_PCIE_MC_OVERLAY_BAR1                                                               0x3fff7bfc34c7\n#define regBIFPLR4_2_PCIE_MC_OVERLAY_BAR1_BASE_IDX                                                      5\n#define regBIFPLR4_2_PCIE_L1_PM_SUB_CAP_LIST                                                            0x3fff7bfc34dc\n#define regBIFPLR4_2_PCIE_L1_PM_SUB_CAP_LIST_BASE_IDX                                                   5\n#define regBIFPLR4_2_PCIE_L1_PM_SUB_CAP                                                                 0x3fff7bfc34dd\n#define regBIFPLR4_2_PCIE_L1_PM_SUB_CAP_BASE_IDX                                                        5\n#define regBIFPLR4_2_PCIE_L1_PM_SUB_CNTL                                                                0x3fff7bfc34de\n#define regBIFPLR4_2_PCIE_L1_PM_SUB_CNTL_BASE_IDX                                                       5\n#define regBIFPLR4_2_PCIE_L1_PM_SUB_CNTL2                                                               0x3fff7bfc34df\n#define regBIFPLR4_2_PCIE_L1_PM_SUB_CNTL2_BASE_IDX                                                      5\n#define regBIFPLR4_2_PCIE_DPC_ENH_CAP_LIST                                                              0x3fff7bfc34e0\n#define regBIFPLR4_2_PCIE_DPC_ENH_CAP_LIST_BASE_IDX                                                     5\n#define regBIFPLR4_2_PCIE_DPC_CAP_LIST                                                                  0x3fff7bfc34e1\n#define regBIFPLR4_2_PCIE_DPC_CAP_LIST_BASE_IDX                                                         5\n#define regBIFPLR4_2_PCIE_DPC_CNTL                                                                      0x3fff7bfc34e1\n#define regBIFPLR4_2_PCIE_DPC_CNTL_BASE_IDX                                                             5\n#define regBIFPLR4_2_PCIE_DPC_STATUS                                                                    0x3fff7bfc34e2\n#define regBIFPLR4_2_PCIE_DPC_STATUS_BASE_IDX                                                           5\n#define regBIFPLR4_2_PCIE_DPC_ERROR_SOURCE_ID                                                           0x3fff7bfc34e2\n#define regBIFPLR4_2_PCIE_DPC_ERROR_SOURCE_ID_BASE_IDX                                                  5\n#define regBIFPLR4_2_PCIE_RP_PIO_STATUS                                                                 0x3fff7bfc34e3\n#define regBIFPLR4_2_PCIE_RP_PIO_STATUS_BASE_IDX                                                        5\n#define regBIFPLR4_2_PCIE_RP_PIO_MASK                                                                   0x3fff7bfc34e4\n#define regBIFPLR4_2_PCIE_RP_PIO_MASK_BASE_IDX                                                          5\n#define regBIFPLR4_2_PCIE_RP_PIO_SEVERITY                                                               0x3fff7bfc34e5\n#define regBIFPLR4_2_PCIE_RP_PIO_SEVERITY_BASE_IDX                                                      5\n#define regBIFPLR4_2_PCIE_RP_PIO_SYSERROR                                                               0x3fff7bfc34e6\n#define regBIFPLR4_2_PCIE_RP_PIO_SYSERROR_BASE_IDX                                                      5\n#define regBIFPLR4_2_PCIE_RP_PIO_EXCEPTION                                                              0x3fff7bfc34e7\n#define regBIFPLR4_2_PCIE_RP_PIO_EXCEPTION_BASE_IDX                                                     5\n#define regBIFPLR4_2_PCIE_RP_PIO_HDR_LOG0                                                               0x3fff7bfc34e8\n#define regBIFPLR4_2_PCIE_RP_PIO_HDR_LOG0_BASE_IDX                                                      5\n#define regBIFPLR4_2_PCIE_RP_PIO_HDR_LOG1                                                               0x3fff7bfc34e9\n#define regBIFPLR4_2_PCIE_RP_PIO_HDR_LOG1_BASE_IDX                                                      5\n#define regBIFPLR4_2_PCIE_RP_PIO_HDR_LOG2                                                               0x3fff7bfc34ea\n#define regBIFPLR4_2_PCIE_RP_PIO_HDR_LOG2_BASE_IDX                                                      5\n#define regBIFPLR4_2_PCIE_RP_PIO_HDR_LOG3                                                               0x3fff7bfc34eb\n#define regBIFPLR4_2_PCIE_RP_PIO_HDR_LOG3_BASE_IDX                                                      5\n#define regBIFPLR4_2_PCIE_RP_PIO_PREFIX_LOG0                                                            0x3fff7bfc34ed\n#define regBIFPLR4_2_PCIE_RP_PIO_PREFIX_LOG0_BASE_IDX                                                   5\n#define regBIFPLR4_2_PCIE_RP_PIO_PREFIX_LOG1                                                            0x3fff7bfc34ee\n#define regBIFPLR4_2_PCIE_RP_PIO_PREFIX_LOG1_BASE_IDX                                                   5\n#define regBIFPLR4_2_PCIE_RP_PIO_PREFIX_LOG2                                                            0x3fff7bfc34ef\n#define regBIFPLR4_2_PCIE_RP_PIO_PREFIX_LOG2_BASE_IDX                                                   5\n#define regBIFPLR4_2_PCIE_RP_PIO_PREFIX_LOG3                                                            0x3fff7bfc34f0\n#define regBIFPLR4_2_PCIE_RP_PIO_PREFIX_LOG3_BASE_IDX                                                   5\n#define regBIFPLR4_2_PCIE_ESM_CAP_LIST                                                                  0x3fff7bfc34f1\n#define regBIFPLR4_2_PCIE_ESM_CAP_LIST_BASE_IDX                                                         5\n#define regBIFPLR4_2_PCIE_ESM_HEADER_1                                                                  0x3fff7bfc34f2\n#define regBIFPLR4_2_PCIE_ESM_HEADER_1_BASE_IDX                                                         5\n#define regBIFPLR4_2_PCIE_ESM_HEADER_2                                                                  0x3fff7bfc34f3\n#define regBIFPLR4_2_PCIE_ESM_HEADER_2_BASE_IDX                                                         5\n#define regBIFPLR4_2_PCIE_ESM_STATUS                                                                    0x3fff7bfc34f3\n#define regBIFPLR4_2_PCIE_ESM_STATUS_BASE_IDX                                                           5\n#define regBIFPLR4_2_PCIE_ESM_CTRL                                                                      0x3fff7bfc34f4\n#define regBIFPLR4_2_PCIE_ESM_CTRL_BASE_IDX                                                             5\n#define regBIFPLR4_2_PCIE_ESM_CAP_1                                                                     0x3fff7bfc34f5\n#define regBIFPLR4_2_PCIE_ESM_CAP_1_BASE_IDX                                                            5\n#define regBIFPLR4_2_PCIE_ESM_CAP_2                                                                     0x3fff7bfc34f6\n#define regBIFPLR4_2_PCIE_ESM_CAP_2_BASE_IDX                                                            5\n#define regBIFPLR4_2_PCIE_ESM_CAP_3                                                                     0x3fff7bfc34f7\n#define regBIFPLR4_2_PCIE_ESM_CAP_3_BASE_IDX                                                            5\n#define regBIFPLR4_2_PCIE_ESM_CAP_4                                                                     0x3fff7bfc34f8\n#define regBIFPLR4_2_PCIE_ESM_CAP_4_BASE_IDX                                                            5\n#define regBIFPLR4_2_PCIE_ESM_CAP_5                                                                     0x3fff7bfc34f9\n#define regBIFPLR4_2_PCIE_ESM_CAP_5_BASE_IDX                                                            5\n#define regBIFPLR4_2_PCIE_ESM_CAP_6                                                                     0x3fff7bfc34fa\n#define regBIFPLR4_2_PCIE_ESM_CAP_6_BASE_IDX                                                            5\n#define regBIFPLR4_2_PCIE_ESM_CAP_7                                                                     0x3fff7bfc34fb\n#define regBIFPLR4_2_PCIE_ESM_CAP_7_BASE_IDX                                                            5\n#define regBIFPLR4_2_LINK_CAP_16GT                                                                      0x3fff7bfc3505\n#define regBIFPLR4_2_LINK_CAP_16GT_BASE_IDX                                                             5\n#define regBIFPLR4_2_LINK_CNTL_16GT                                                                     0x3fff7bfc3506\n#define regBIFPLR4_2_LINK_CNTL_16GT_BASE_IDX                                                            5\n#define regBIFPLR4_2_LINK_STATUS_16GT                                                                   0x3fff7bfc3507\n#define regBIFPLR4_2_LINK_STATUS_16GT_BASE_IDX                                                          5\n#define regBIFPLR4_2_LINK_CAP_32GT                                                                      0x3fff7bfc3541\n#define regBIFPLR4_2_LINK_CAP_32GT_BASE_IDX                                                             5\n#define regBIFPLR4_2_LINK_CNTL_32GT                                                                     0x3fff7bfc3542\n#define regBIFPLR4_2_LINK_CNTL_32GT_BASE_IDX                                                            5\n#define regBIFPLR4_2_LINK_STATUS_32GT                                                                   0x3fff7bfc3543\n#define regBIFPLR4_2_LINK_STATUS_32GT_BASE_IDX                                                          5\n\n\n\n\n#define regBIFPLR0_3_SUB_BUS_NUMBER_LATENCY                                                             0x3fff7bfc4406\n#define regBIFPLR0_3_SUB_BUS_NUMBER_LATENCY_BASE_IDX                                                    5\n#define regBIFPLR0_3_IO_BASE_LIMIT                                                                      0x3fff7bfc4407\n#define regBIFPLR0_3_IO_BASE_LIMIT_BASE_IDX                                                             5\n#define regBIFPLR0_3_SECONDARY_STATUS                                                                   0x3fff7bfc4407\n#define regBIFPLR0_3_SECONDARY_STATUS_BASE_IDX                                                          5\n#define regBIFPLR0_3_MEM_BASE_LIMIT                                                                     0x3fff7bfc4408\n#define regBIFPLR0_3_MEM_BASE_LIMIT_BASE_IDX                                                            5\n#define regBIFPLR0_3_PREF_BASE_LIMIT                                                                    0x3fff7bfc4409\n#define regBIFPLR0_3_PREF_BASE_LIMIT_BASE_IDX                                                           5\n#define regBIFPLR0_3_PREF_BASE_UPPER                                                                    0x3fff7bfc440a\n#define regBIFPLR0_3_PREF_BASE_UPPER_BASE_IDX                                                           5\n#define regBIFPLR0_3_PREF_LIMIT_UPPER                                                                   0x3fff7bfc440b\n#define regBIFPLR0_3_PREF_LIMIT_UPPER_BASE_IDX                                                          5\n#define regBIFPLR0_3_IO_BASE_LIMIT_HI                                                                   0x3fff7bfc440c\n#define regBIFPLR0_3_IO_BASE_LIMIT_HI_BASE_IDX                                                          5\n#define regBIFPLR0_3_SLOT_CAP                                                                           0x3fff7bfc441b\n#define regBIFPLR0_3_SLOT_CAP_BASE_IDX                                                                  5\n#define regBIFPLR0_3_SLOT_CNTL                                                                          0x3fff7bfc441c\n#define regBIFPLR0_3_SLOT_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR0_3_SLOT_STATUS                                                                        0x3fff7bfc441c\n#define regBIFPLR0_3_SLOT_STATUS_BASE_IDX                                                               5\n#define regBIFPLR0_3_SLOT_CAP2                                                                          0x3fff7bfc4423\n#define regBIFPLR0_3_SLOT_CAP2_BASE_IDX                                                                 5\n#define regBIFPLR0_3_SLOT_CNTL2                                                                         0x3fff7bfc4424\n#define regBIFPLR0_3_SLOT_CNTL2_BASE_IDX                                                                5\n#define regBIFPLR0_3_SLOT_STATUS2                                                                       0x3fff7bfc4424\n#define regBIFPLR0_3_SLOT_STATUS2_BASE_IDX                                                              5\n#define regBIFPLR0_3_SSID_CAP_LIST                                                                      0x3fff7bfc4430\n#define regBIFPLR0_3_SSID_CAP_LIST_BASE_IDX                                                             5\n#define regBIFPLR0_3_SSID_CAP                                                                           0x3fff7bfc4431\n#define regBIFPLR0_3_SSID_CAP_BASE_IDX                                                                  5\n\n\n\n\n#define regBIFPLR1_3_SUB_BUS_NUMBER_LATENCY                                                             0x3fff7bfc4806\n#define regBIFPLR1_3_SUB_BUS_NUMBER_LATENCY_BASE_IDX                                                    5\n#define regBIFPLR1_3_IO_BASE_LIMIT                                                                      0x3fff7bfc4807\n#define regBIFPLR1_3_IO_BASE_LIMIT_BASE_IDX                                                             5\n#define regBIFPLR1_3_SECONDARY_STATUS                                                                   0x3fff7bfc4807\n#define regBIFPLR1_3_SECONDARY_STATUS_BASE_IDX                                                          5\n#define regBIFPLR1_3_MEM_BASE_LIMIT                                                                     0x3fff7bfc4808\n#define regBIFPLR1_3_MEM_BASE_LIMIT_BASE_IDX                                                            5\n#define regBIFPLR1_3_PREF_BASE_LIMIT                                                                    0x3fff7bfc4809\n#define regBIFPLR1_3_PREF_BASE_LIMIT_BASE_IDX                                                           5\n#define regBIFPLR1_3_PREF_BASE_UPPER                                                                    0x3fff7bfc480a\n#define regBIFPLR1_3_PREF_BASE_UPPER_BASE_IDX                                                           5\n#define regBIFPLR1_3_PREF_LIMIT_UPPER                                                                   0x3fff7bfc480b\n#define regBIFPLR1_3_PREF_LIMIT_UPPER_BASE_IDX                                                          5\n#define regBIFPLR1_3_IO_BASE_LIMIT_HI                                                                   0x3fff7bfc480c\n#define regBIFPLR1_3_IO_BASE_LIMIT_HI_BASE_IDX                                                          5\n#define regBIFPLR1_3_SLOT_CAP                                                                           0x3fff7bfc481b\n#define regBIFPLR1_3_SLOT_CAP_BASE_IDX                                                                  5\n#define regBIFPLR1_3_SLOT_CNTL                                                                          0x3fff7bfc481c\n#define regBIFPLR1_3_SLOT_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR1_3_SLOT_STATUS                                                                        0x3fff7bfc481c\n#define regBIFPLR1_3_SLOT_STATUS_BASE_IDX                                                               5\n#define regBIFPLR1_3_SLOT_CAP2                                                                          0x3fff7bfc4823\n#define regBIFPLR1_3_SLOT_CAP2_BASE_IDX                                                                 5\n#define regBIFPLR1_3_SLOT_CNTL2                                                                         0x3fff7bfc4824\n#define regBIFPLR1_3_SLOT_CNTL2_BASE_IDX                                                                5\n#define regBIFPLR1_3_SLOT_STATUS2                                                                       0x3fff7bfc4824\n#define regBIFPLR1_3_SLOT_STATUS2_BASE_IDX                                                              5\n#define regBIFPLR1_3_SSID_CAP_LIST                                                                      0x3fff7bfc4830\n#define regBIFPLR1_3_SSID_CAP_LIST_BASE_IDX                                                             5\n#define regBIFPLR1_3_SSID_CAP                                                                           0x3fff7bfc4831\n#define regBIFPLR1_3_SSID_CAP_BASE_IDX                                                                  5\n\n\n\n\n#define regBIFPLR2_3_SUB_BUS_NUMBER_LATENCY                                                             0x3fff7bfc4c06\n#define regBIFPLR2_3_SUB_BUS_NUMBER_LATENCY_BASE_IDX                                                    5\n#define regBIFPLR2_3_IO_BASE_LIMIT                                                                      0x3fff7bfc4c07\n#define regBIFPLR2_3_IO_BASE_LIMIT_BASE_IDX                                                             5\n#define regBIFPLR2_3_SECONDARY_STATUS                                                                   0x3fff7bfc4c07\n#define regBIFPLR2_3_SECONDARY_STATUS_BASE_IDX                                                          5\n#define regBIFPLR2_3_MEM_BASE_LIMIT                                                                     0x3fff7bfc4c08\n#define regBIFPLR2_3_MEM_BASE_LIMIT_BASE_IDX                                                            5\n#define regBIFPLR2_3_PREF_BASE_LIMIT                                                                    0x3fff7bfc4c09\n#define regBIFPLR2_3_PREF_BASE_LIMIT_BASE_IDX                                                           5\n#define regBIFPLR2_3_PREF_BASE_UPPER                                                                    0x3fff7bfc4c0a\n#define regBIFPLR2_3_PREF_BASE_UPPER_BASE_IDX                                                           5\n#define regBIFPLR2_3_PREF_LIMIT_UPPER                                                                   0x3fff7bfc4c0b\n#define regBIFPLR2_3_PREF_LIMIT_UPPER_BASE_IDX                                                          5\n#define regBIFPLR2_3_IO_BASE_LIMIT_HI                                                                   0x3fff7bfc4c0c\n#define regBIFPLR2_3_IO_BASE_LIMIT_HI_BASE_IDX                                                          5\n#define regBIFPLR2_3_SLOT_CAP                                                                           0x3fff7bfc4c1b\n#define regBIFPLR2_3_SLOT_CAP_BASE_IDX                                                                  5\n#define regBIFPLR2_3_SLOT_CNTL                                                                          0x3fff7bfc4c1c\n#define regBIFPLR2_3_SLOT_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR2_3_SLOT_STATUS                                                                        0x3fff7bfc4c1c\n#define regBIFPLR2_3_SLOT_STATUS_BASE_IDX                                                               5\n#define regBIFPLR2_3_SLOT_CAP2                                                                          0x3fff7bfc4c23\n#define regBIFPLR2_3_SLOT_CAP2_BASE_IDX                                                                 5\n#define regBIFPLR2_3_SLOT_CNTL2                                                                         0x3fff7bfc4c24\n#define regBIFPLR2_3_SLOT_CNTL2_BASE_IDX                                                                5\n#define regBIFPLR2_3_SLOT_STATUS2                                                                       0x3fff7bfc4c24\n#define regBIFPLR2_3_SLOT_STATUS2_BASE_IDX                                                              5\n#define regBIFPLR2_3_SSID_CAP_LIST                                                                      0x3fff7bfc4c30\n#define regBIFPLR2_3_SSID_CAP_LIST_BASE_IDX                                                             5\n#define regBIFPLR2_3_SSID_CAP                                                                           0x3fff7bfc4c31\n#define regBIFPLR2_3_SSID_CAP_BASE_IDX                                                                  5\n\n\n\n\n#define regBIFPLR3_3_SUB_BUS_NUMBER_LATENCY                                                             0x3fff7bfc5006\n#define regBIFPLR3_3_SUB_BUS_NUMBER_LATENCY_BASE_IDX                                                    5\n#define regBIFPLR3_3_IO_BASE_LIMIT                                                                      0x3fff7bfc5007\n#define regBIFPLR3_3_IO_BASE_LIMIT_BASE_IDX                                                             5\n#define regBIFPLR3_3_SECONDARY_STATUS                                                                   0x3fff7bfc5007\n#define regBIFPLR3_3_SECONDARY_STATUS_BASE_IDX                                                          5\n#define regBIFPLR3_3_MEM_BASE_LIMIT                                                                     0x3fff7bfc5008\n#define regBIFPLR3_3_MEM_BASE_LIMIT_BASE_IDX                                                            5\n#define regBIFPLR3_3_PREF_BASE_LIMIT                                                                    0x3fff7bfc5009\n#define regBIFPLR3_3_PREF_BASE_LIMIT_BASE_IDX                                                           5\n#define regBIFPLR3_3_PREF_BASE_UPPER                                                                    0x3fff7bfc500a\n#define regBIFPLR3_3_PREF_BASE_UPPER_BASE_IDX                                                           5\n#define regBIFPLR3_3_PREF_LIMIT_UPPER                                                                   0x3fff7bfc500b\n#define regBIFPLR3_3_PREF_LIMIT_UPPER_BASE_IDX                                                          5\n#define regBIFPLR3_3_IO_BASE_LIMIT_HI                                                                   0x3fff7bfc500c\n#define regBIFPLR3_3_IO_BASE_LIMIT_HI_BASE_IDX                                                          5\n#define regBIFPLR3_3_SLOT_CAP                                                                           0x3fff7bfc501b\n#define regBIFPLR3_3_SLOT_CAP_BASE_IDX                                                                  5\n#define regBIFPLR3_3_SLOT_CNTL                                                                          0x3fff7bfc501c\n#define regBIFPLR3_3_SLOT_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR3_3_SLOT_STATUS                                                                        0x3fff7bfc501c\n#define regBIFPLR3_3_SLOT_STATUS_BASE_IDX                                                               5\n#define regBIFPLR3_3_SLOT_CAP2                                                                          0x3fff7bfc5023\n#define regBIFPLR3_3_SLOT_CAP2_BASE_IDX                                                                 5\n#define regBIFPLR3_3_SLOT_CNTL2                                                                         0x3fff7bfc5024\n#define regBIFPLR3_3_SLOT_CNTL2_BASE_IDX                                                                5\n#define regBIFPLR3_3_SLOT_STATUS2                                                                       0x3fff7bfc5024\n#define regBIFPLR3_3_SLOT_STATUS2_BASE_IDX                                                              5\n#define regBIFPLR3_3_SSID_CAP_LIST                                                                      0x3fff7bfc5030\n#define regBIFPLR3_3_SSID_CAP_LIST_BASE_IDX                                                             5\n#define regBIFPLR3_3_SSID_CAP                                                                           0x3fff7bfc5031\n#define regBIFPLR3_3_SSID_CAP_BASE_IDX                                                                  5\n\n\n\n\n#define regBIFPLR4_3_SUB_BUS_NUMBER_LATENCY                                                             0x3fff7bfc5406\n#define regBIFPLR4_3_SUB_BUS_NUMBER_LATENCY_BASE_IDX                                                    5\n#define regBIFPLR4_3_IO_BASE_LIMIT                                                                      0x3fff7bfc5407\n#define regBIFPLR4_3_IO_BASE_LIMIT_BASE_IDX                                                             5\n#define regBIFPLR4_3_SECONDARY_STATUS                                                                   0x3fff7bfc5407\n#define regBIFPLR4_3_SECONDARY_STATUS_BASE_IDX                                                          5\n#define regBIFPLR4_3_MEM_BASE_LIMIT                                                                     0x3fff7bfc5408\n#define regBIFPLR4_3_MEM_BASE_LIMIT_BASE_IDX                                                            5\n#define regBIFPLR4_3_PREF_BASE_LIMIT                                                                    0x3fff7bfc5409\n#define regBIFPLR4_3_PREF_BASE_LIMIT_BASE_IDX                                                           5\n#define regBIFPLR4_3_PREF_BASE_UPPER                                                                    0x3fff7bfc540a\n#define regBIFPLR4_3_PREF_BASE_UPPER_BASE_IDX                                                           5\n#define regBIFPLR4_3_PREF_LIMIT_UPPER                                                                   0x3fff7bfc540b\n#define regBIFPLR4_3_PREF_LIMIT_UPPER_BASE_IDX                                                          5\n#define regBIFPLR4_3_IO_BASE_LIMIT_HI                                                                   0x3fff7bfc540c\n#define regBIFPLR4_3_IO_BASE_LIMIT_HI_BASE_IDX                                                          5\n#define regBIFPLR4_3_SLOT_CAP                                                                           0x3fff7bfc541b\n#define regBIFPLR4_3_SLOT_CAP_BASE_IDX                                                                  5\n#define regBIFPLR4_3_SLOT_CNTL                                                                          0x3fff7bfc541c\n#define regBIFPLR4_3_SLOT_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR4_3_SLOT_STATUS                                                                        0x3fff7bfc541c\n#define regBIFPLR4_3_SLOT_STATUS_BASE_IDX                                                               5\n#define regBIFPLR4_3_SLOT_CAP2                                                                          0x3fff7bfc5423\n#define regBIFPLR4_3_SLOT_CAP2_BASE_IDX                                                                 5\n#define regBIFPLR4_3_SLOT_CNTL2                                                                         0x3fff7bfc5424\n#define regBIFPLR4_3_SLOT_CNTL2_BASE_IDX                                                                5\n#define regBIFPLR4_3_SLOT_STATUS2                                                                       0x3fff7bfc5424\n#define regBIFPLR4_3_SLOT_STATUS2_BASE_IDX                                                              5\n#define regBIFPLR4_3_SSID_CAP_LIST                                                                      0x3fff7bfc5430\n#define regBIFPLR4_3_SSID_CAP_LIST_BASE_IDX                                                             5\n#define regBIFPLR4_3_SSID_CAP                                                                           0x3fff7bfc5431\n#define regBIFPLR4_3_SSID_CAP_BASE_IDX                                                                  5\n\n\n\n\n#define regBIFPLR5_1_VENDOR_ID                                                                          0x3fff7bfc5800\n#define regBIFPLR5_1_VENDOR_ID_BASE_IDX                                                                 5\n#define regBIFPLR5_1_DEVICE_ID                                                                          0x3fff7bfc5800\n#define regBIFPLR5_1_DEVICE_ID_BASE_IDX                                                                 5\n#define regBIFPLR5_1_COMMAND                                                                            0x3fff7bfc5801\n#define regBIFPLR5_1_COMMAND_BASE_IDX                                                                   5\n#define regBIFPLR5_1_STATUS                                                                             0x3fff7bfc5801\n#define regBIFPLR5_1_STATUS_BASE_IDX                                                                    5\n#define regBIFPLR5_1_REVISION_ID                                                                        0x3fff7bfc5802\n#define regBIFPLR5_1_REVISION_ID_BASE_IDX                                                               5\n#define regBIFPLR5_1_PROG_INTERFACE                                                                     0x3fff7bfc5802\n#define regBIFPLR5_1_PROG_INTERFACE_BASE_IDX                                                            5\n#define regBIFPLR5_1_SUB_CLASS                                                                          0x3fff7bfc5802\n#define regBIFPLR5_1_SUB_CLASS_BASE_IDX                                                                 5\n#define regBIFPLR5_1_BASE_CLASS                                                                         0x3fff7bfc5802\n#define regBIFPLR5_1_BASE_CLASS_BASE_IDX                                                                5\n#define regBIFPLR5_1_CACHE_LINE                                                                         0x3fff7bfc5803\n#define regBIFPLR5_1_CACHE_LINE_BASE_IDX                                                                5\n#define regBIFPLR5_1_LATENCY                                                                            0x3fff7bfc5803\n#define regBIFPLR5_1_LATENCY_BASE_IDX                                                                   5\n#define regBIFPLR5_1_HEADER                                                                             0x3fff7bfc5803\n#define regBIFPLR5_1_HEADER_BASE_IDX                                                                    5\n#define regBIFPLR5_1_BIST                                                                               0x3fff7bfc5803\n#define regBIFPLR5_1_BIST_BASE_IDX                                                                      5\n#define regBIFPLR5_1_SUB_BUS_NUMBER_LATENCY                                                             0x3fff7bfc5806\n#define regBIFPLR5_1_SUB_BUS_NUMBER_LATENCY_BASE_IDX                                                    5\n#define regBIFPLR5_1_IO_BASE_LIMIT                                                                      0x3fff7bfc5807\n#define regBIFPLR5_1_IO_BASE_LIMIT_BASE_IDX                                                             5\n#define regBIFPLR5_1_SECONDARY_STATUS                                                                   0x3fff7bfc5807\n#define regBIFPLR5_1_SECONDARY_STATUS_BASE_IDX                                                          5\n#define regBIFPLR5_1_MEM_BASE_LIMIT                                                                     0x3fff7bfc5808\n#define regBIFPLR5_1_MEM_BASE_LIMIT_BASE_IDX                                                            5\n#define regBIFPLR5_1_PREF_BASE_LIMIT                                                                    0x3fff7bfc5809\n#define regBIFPLR5_1_PREF_BASE_LIMIT_BASE_IDX                                                           5\n#define regBIFPLR5_1_PREF_BASE_UPPER                                                                    0x3fff7bfc580a\n#define regBIFPLR5_1_PREF_BASE_UPPER_BASE_IDX                                                           5\n#define regBIFPLR5_1_PREF_LIMIT_UPPER                                                                   0x3fff7bfc580b\n#define regBIFPLR5_1_PREF_LIMIT_UPPER_BASE_IDX                                                          5\n#define regBIFPLR5_1_IO_BASE_LIMIT_HI                                                                   0x3fff7bfc580c\n#define regBIFPLR5_1_IO_BASE_LIMIT_HI_BASE_IDX                                                          5\n#define regBIFPLR5_1_CAP_PTR                                                                            0x3fff7bfc580d\n#define regBIFPLR5_1_CAP_PTR_BASE_IDX                                                                   5\n#define regBIFPLR5_1_ROM_BASE_ADDR                                                                      0x3fff7bfc580e\n#define regBIFPLR5_1_ROM_BASE_ADDR_BASE_IDX                                                             5\n#define regBIFPLR5_1_INTERRUPT_LINE                                                                     0x3fff7bfc580f\n#define regBIFPLR5_1_INTERRUPT_LINE_BASE_IDX                                                            5\n#define regBIFPLR5_1_INTERRUPT_PIN                                                                      0x3fff7bfc580f\n#define regBIFPLR5_1_INTERRUPT_PIN_BASE_IDX                                                             5\n#define regBIFPLR5_1_EXT_BRIDGE_CNTL                                                                    0x3fff7bfc5810\n#define regBIFPLR5_1_EXT_BRIDGE_CNTL_BASE_IDX                                                           5\n#define regBIFPLR5_1_VENDOR_CAP_LIST                                                                    0x3fff7bfc5812\n#define regBIFPLR5_1_VENDOR_CAP_LIST_BASE_IDX                                                           5\n#define regBIFPLR5_1_ADAPTER_ID_W                                                                       0x3fff7bfc5813\n#define regBIFPLR5_1_ADAPTER_ID_W_BASE_IDX                                                              5\n#define regBIFPLR5_1_PMI_CAP_LIST                                                                       0x3fff7bfc5814\n#define regBIFPLR5_1_PMI_CAP_LIST_BASE_IDX                                                              5\n#define regBIFPLR5_1_PMI_CAP                                                                            0x3fff7bfc5814\n#define regBIFPLR5_1_PMI_CAP_BASE_IDX                                                                   5\n#define regBIFPLR5_1_PMI_STATUS_CNTL                                                                    0x3fff7bfc5815\n#define regBIFPLR5_1_PMI_STATUS_CNTL_BASE_IDX                                                           5\n#define regBIFPLR5_1_PCIE_CAP_LIST                                                                      0x3fff7bfc5816\n#define regBIFPLR5_1_PCIE_CAP_LIST_BASE_IDX                                                             5\n#define regBIFPLR5_1_PCIE_CAP                                                                           0x3fff7bfc5816\n#define regBIFPLR5_1_PCIE_CAP_BASE_IDX                                                                  5\n#define regBIFPLR5_1_DEVICE_CAP                                                                         0x3fff7bfc5817\n#define regBIFPLR5_1_DEVICE_CAP_BASE_IDX                                                                5\n#define regBIFPLR5_1_DEVICE_CNTL                                                                        0x3fff7bfc5818\n#define regBIFPLR5_1_DEVICE_CNTL_BASE_IDX                                                               5\n#define regBIFPLR5_1_DEVICE_STATUS                                                                      0x3fff7bfc5818\n#define regBIFPLR5_1_DEVICE_STATUS_BASE_IDX                                                             5\n#define regBIFPLR5_1_LINK_CAP                                                                           0x3fff7bfc5819\n#define regBIFPLR5_1_LINK_CAP_BASE_IDX                                                                  5\n#define regBIFPLR5_1_LINK_CNTL                                                                          0x3fff7bfc581a\n#define regBIFPLR5_1_LINK_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR5_1_LINK_STATUS                                                                        0x3fff7bfc581a\n#define regBIFPLR5_1_LINK_STATUS_BASE_IDX                                                               5\n#define regBIFPLR5_1_SLOT_CAP                                                                           0x3fff7bfc581b\n#define regBIFPLR5_1_SLOT_CAP_BASE_IDX                                                                  5\n#define regBIFPLR5_1_SLOT_CNTL                                                                          0x3fff7bfc581c\n#define regBIFPLR5_1_SLOT_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR5_1_SLOT_STATUS                                                                        0x3fff7bfc581c\n#define regBIFPLR5_1_SLOT_STATUS_BASE_IDX                                                               5\n#define regBIFPLR5_1_ROOT_CNTL                                                                          0x3fff7bfc581d\n#define regBIFPLR5_1_ROOT_CNTL_BASE_IDX                                                                 5\n#define regBIFPLR5_1_ROOT_CAP                                                                           0x3fff7bfc581d\n#define regBIFPLR5_1_ROOT_CAP_BASE_IDX                                                                  5\n#define regBIFPLR5_1_ROOT_STATUS                                                                        0x3fff7bfc581e\n#define regBIFPLR5_1_ROOT_STATUS_BASE_IDX                                                               5\n#define regBIFPLR5_1_DEVICE_CAP2                                                                        0x3fff7bfc581f\n#define regBIFPLR5_1_DEVICE_CAP2_BASE_IDX                                                               5\n#define regBIFPLR5_1_DEVICE_CNTL2                                                                       0x3fff7bfc5820\n#define regBIFPLR5_1_DEVICE_CNTL2_BASE_IDX                                                              5\n#define regBIFPLR5_1_DEVICE_STATUS2                                                                     0x3fff7bfc5820\n#define regBIFPLR5_1_DEVICE_STATUS2_BASE_IDX                                                            5\n#define regBIFPLR5_1_LINK_CAP2                                                                          0x3fff7bfc5821\n#define regBIFPLR5_1_LINK_CAP2_BASE_IDX                                                                 5\n#define regBIFPLR5_1_LINK_CNTL2                                                                         0x3fff7bfc5822\n#define regBIFPLR5_1_LINK_CNTL2_BASE_IDX                                                                5\n#define regBIFPLR5_1_LINK_STATUS2                                                                       0x3fff7bfc5822\n#define regBIFPLR5_1_LINK_STATUS2_BASE_IDX                                                              5\n#define regBIFPLR5_1_SLOT_CAP2                                                                          0x3fff7bfc5823\n#define regBIFPLR5_1_SLOT_CAP2_BASE_IDX                                                                 5\n#define regBIFPLR5_1_SLOT_CNTL2                                                                         0x3fff7bfc5824\n#define regBIFPLR5_1_SLOT_CNTL2_BASE_IDX                                                                5\n#define regBIFPLR5_1_SLOT_STATUS2                                                                       0x3fff7bfc5824\n#define regBIFPLR5_1_SLOT_STATUS2_BASE_IDX                                                              5\n#define regBIFPLR5_1_MSI_CAP_LIST                                                                       0x3fff7bfc5828\n#define regBIFPLR5_1_MSI_CAP_LIST_BASE_IDX                                                              5\n#define regBIFPLR5_1_MSI_MSG_CNTL                                                                       0x3fff7bfc5828\n#define regBIFPLR5_1_MSI_MSG_CNTL_BASE_IDX                                                              5\n#define regBIFPLR5_1_MSI_MSG_ADDR_LO                                                                    0x3fff7bfc5829\n#define regBIFPLR5_1_MSI_MSG_ADDR_LO_BASE_IDX                                                           5\n#define regBIFPLR5_1_MSI_MSG_ADDR_HI                                                                    0x3fff7bfc582a\n#define regBIFPLR5_1_MSI_MSG_ADDR_HI_BASE_IDX                                                           5\n#define regBIFPLR5_1_MSI_MSG_DATA                                                                       0x3fff7bfc582a\n#define regBIFPLR5_1_MSI_MSG_DATA_BASE_IDX                                                              5\n#define regBIFPLR5_1_MSI_MSG_DATA_64                                                                    0x3fff7bfc582b\n#define regBIFPLR5_1_MSI_MSG_DATA_64_BASE_IDX                                                           5\n#define regBIFPLR5_1_SSID_CAP_LIST                                                                      0x3fff7bfc5830\n#define regBIFPLR5_1_SSID_CAP_LIST_BASE_IDX                                                             5\n#define regBIFPLR5_1_SSID_CAP                                                                           0x3fff7bfc5831\n#define regBIFPLR5_1_SSID_CAP_BASE_IDX                                                                  5\n#define regBIFPLR5_1_MSI_MAP_CAP_LIST                                                                   0x3fff7bfc5832\n#define regBIFPLR5_1_MSI_MAP_CAP_LIST_BASE_IDX                                                          5\n#define regBIFPLR5_1_MSI_MAP_CAP                                                                        0x3fff7bfc5832\n#define regBIFPLR5_1_MSI_MAP_CAP_BASE_IDX                                                               5\n#define regBIFPLR5_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                                  0x3fff7bfc5840\n#define regBIFPLR5_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIFPLR5_1_PCIE_VENDOR_SPECIFIC_HDR                                                           0x3fff7bfc5841\n#define regBIFPLR5_1_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                                  5\n#define regBIFPLR5_1_PCIE_VENDOR_SPECIFIC1                                                              0x3fff7bfc5842\n#define regBIFPLR5_1_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                                     5\n#define regBIFPLR5_1_PCIE_VENDOR_SPECIFIC2                                                              0x3fff7bfc5843\n#define regBIFPLR5_1_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                                     5\n#define regBIFPLR5_1_PCIE_VC_ENH_CAP_LIST                                                               0x3fff7bfc5844\n#define regBIFPLR5_1_PCIE_VC_ENH_CAP_LIST_BASE_IDX                                                      5\n#define regBIFPLR5_1_PCIE_PORT_VC_CAP_REG1                                                              0x3fff7bfc5845\n#define regBIFPLR5_1_PCIE_PORT_VC_CAP_REG1_BASE_IDX                                                     5\n#define regBIFPLR5_1_PCIE_PORT_VC_CAP_REG2                                                              0x3fff7bfc5846\n#define regBIFPLR5_1_PCIE_PORT_VC_CAP_REG2_BASE_IDX                                                     5\n#define regBIFPLR5_1_PCIE_PORT_VC_CNTL                                                                  0x3fff7bfc5847\n#define regBIFPLR5_1_PCIE_PORT_VC_CNTL_BASE_IDX                                                         5\n#define regBIFPLR5_1_PCIE_PORT_VC_STATUS                                                                0x3fff7bfc5847\n#define regBIFPLR5_1_PCIE_PORT_VC_STATUS_BASE_IDX                                                       5\n#define regBIFPLR5_1_PCIE_VC0_RESOURCE_CAP                                                              0x3fff7bfc5848\n#define regBIFPLR5_1_PCIE_VC0_RESOURCE_CAP_BASE_IDX                                                     5\n#define regBIFPLR5_1_PCIE_VC0_RESOURCE_CNTL                                                             0x3fff7bfc5849\n#define regBIFPLR5_1_PCIE_VC0_RESOURCE_CNTL_BASE_IDX                                                    5\n#define regBIFPLR5_1_PCIE_VC0_RESOURCE_STATUS                                                           0x3fff7bfc584a\n#define regBIFPLR5_1_PCIE_VC0_RESOURCE_STATUS_BASE_IDX                                                  5\n#define regBIFPLR5_1_PCIE_VC1_RESOURCE_CAP                                                              0x3fff7bfc584b\n#define regBIFPLR5_1_PCIE_VC1_RESOURCE_CAP_BASE_IDX                                                     5\n#define regBIFPLR5_1_PCIE_VC1_RESOURCE_CNTL                                                             0x3fff7bfc584c\n#define regBIFPLR5_1_PCIE_VC1_RESOURCE_CNTL_BASE_IDX                                                    5\n#define regBIFPLR5_1_PCIE_VC1_RESOURCE_STATUS                                                           0x3fff7bfc584d\n#define regBIFPLR5_1_PCIE_VC1_RESOURCE_STATUS_BASE_IDX                                                  5\n#define regBIFPLR5_1_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                                   0x3fff7bfc5850\n#define regBIFPLR5_1_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST_BASE_IDX                                          5\n#define regBIFPLR5_1_PCIE_DEV_SERIAL_NUM_DW1                                                            0x3fff7bfc5851\n#define regBIFPLR5_1_PCIE_DEV_SERIAL_NUM_DW1_BASE_IDX                                                   5\n#define regBIFPLR5_1_PCIE_DEV_SERIAL_NUM_DW2                                                            0x3fff7bfc5852\n#define regBIFPLR5_1_PCIE_DEV_SERIAL_NUM_DW2_BASE_IDX                                                   5\n#define regBIFPLR5_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                                      0x3fff7bfc5854\n#define regBIFPLR5_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                             5\n#define regBIFPLR5_1_PCIE_UNCORR_ERR_STATUS                                                             0x3fff7bfc5855\n#define regBIFPLR5_1_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                                    5\n#define regBIFPLR5_1_PCIE_UNCORR_ERR_MASK                                                               0x3fff7bfc5856\n#define regBIFPLR5_1_PCIE_UNCORR_ERR_MASK_BASE_IDX                                                      5\n#define regBIFPLR5_1_PCIE_UNCORR_ERR_SEVERITY                                                           0x3fff7bfc5857\n#define regBIFPLR5_1_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                                  5\n#define regBIFPLR5_1_PCIE_CORR_ERR_STATUS                                                               0x3fff7bfc5858\n#define regBIFPLR5_1_PCIE_CORR_ERR_STATUS_BASE_IDX                                                      5\n#define regBIFPLR5_1_PCIE_CORR_ERR_MASK                                                                 0x3fff7bfc5859\n#define regBIFPLR5_1_PCIE_CORR_ERR_MASK_BASE_IDX                                                        5\n#define regBIFPLR5_1_PCIE_ADV_ERR_CAP_CNTL                                                              0x3fff7bfc585a\n#define regBIFPLR5_1_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                                     5\n#define regBIFPLR5_1_PCIE_HDR_LOG0                                                                      0x3fff7bfc585b\n#define regBIFPLR5_1_PCIE_HDR_LOG0_BASE_IDX                                                             5\n#define regBIFPLR5_1_PCIE_HDR_LOG1                                                                      0x3fff7bfc585c\n#define regBIFPLR5_1_PCIE_HDR_LOG1_BASE_IDX                                                             5\n#define regBIFPLR5_1_PCIE_HDR_LOG2                                                                      0x3fff7bfc585d\n#define regBIFPLR5_1_PCIE_HDR_LOG2_BASE_IDX                                                             5\n#define regBIFPLR5_1_PCIE_HDR_LOG3                                                                      0x3fff7bfc585e\n#define regBIFPLR5_1_PCIE_HDR_LOG3_BASE_IDX                                                             5\n#define regBIFPLR5_1_PCIE_ROOT_ERR_CMD                                                                  0x3fff7bfc585f\n#define regBIFPLR5_1_PCIE_ROOT_ERR_CMD_BASE_IDX                                                         5\n#define regBIFPLR5_1_PCIE_ROOT_ERR_STATUS                                                               0x3fff7bfc5860\n#define regBIFPLR5_1_PCIE_ROOT_ERR_STATUS_BASE_IDX                                                      5\n#define regBIFPLR5_1_PCIE_ERR_SRC_ID                                                                    0x3fff7bfc5861\n#define regBIFPLR5_1_PCIE_ERR_SRC_ID_BASE_IDX                                                           5\n#define regBIFPLR5_1_PCIE_TLP_PREFIX_LOG0                                                               0x3fff7bfc5862\n#define regBIFPLR5_1_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                                      5\n#define regBIFPLR5_1_PCIE_TLP_PREFIX_LOG1                                                               0x3fff7bfc5863\n#define regBIFPLR5_1_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                                      5\n#define regBIFPLR5_1_PCIE_TLP_PREFIX_LOG2                                                               0x3fff7bfc5864\n#define regBIFPLR5_1_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                                      5\n#define regBIFPLR5_1_PCIE_TLP_PREFIX_LOG3                                                               0x3fff7bfc5865\n#define regBIFPLR5_1_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                                      5\n#define regBIFPLR5_1_PCIE_SECONDARY_ENH_CAP_LIST                                                        0x3fff7bfc589c\n#define regBIFPLR5_1_PCIE_SECONDARY_ENH_CAP_LIST_BASE_IDX                                               5\n#define regBIFPLR5_1_PCIE_LINK_CNTL3                                                                    0x3fff7bfc589d\n#define regBIFPLR5_1_PCIE_LINK_CNTL3_BASE_IDX                                                           5\n#define regBIFPLR5_1_PCIE_LANE_ERROR_STATUS                                                             0x3fff7bfc589e\n#define regBIFPLR5_1_PCIE_LANE_ERROR_STATUS_BASE_IDX                                                    5\n#define regBIFPLR5_1_PCIE_LANE_0_EQUALIZATION_CNTL                                                      0x3fff7bfc589f\n#define regBIFPLR5_1_PCIE_LANE_0_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR5_1_PCIE_LANE_1_EQUALIZATION_CNTL                                                      0x3fff7bfc589f\n#define regBIFPLR5_1_PCIE_LANE_1_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR5_1_PCIE_LANE_2_EQUALIZATION_CNTL                                                      0x3fff7bfc58a0\n#define regBIFPLR5_1_PCIE_LANE_2_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR5_1_PCIE_LANE_3_EQUALIZATION_CNTL                                                      0x3fff7bfc58a0\n#define regBIFPLR5_1_PCIE_LANE_3_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR5_1_PCIE_LANE_4_EQUALIZATION_CNTL                                                      0x3fff7bfc58a1\n#define regBIFPLR5_1_PCIE_LANE_4_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR5_1_PCIE_LANE_5_EQUALIZATION_CNTL                                                      0x3fff7bfc58a1\n#define regBIFPLR5_1_PCIE_LANE_5_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR5_1_PCIE_LANE_6_EQUALIZATION_CNTL                                                      0x3fff7bfc58a2\n#define regBIFPLR5_1_PCIE_LANE_6_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR5_1_PCIE_LANE_7_EQUALIZATION_CNTL                                                      0x3fff7bfc58a2\n#define regBIFPLR5_1_PCIE_LANE_7_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR5_1_PCIE_LANE_8_EQUALIZATION_CNTL                                                      0x3fff7bfc58a3\n#define regBIFPLR5_1_PCIE_LANE_8_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR5_1_PCIE_LANE_9_EQUALIZATION_CNTL                                                      0x3fff7bfc58a3\n#define regBIFPLR5_1_PCIE_LANE_9_EQUALIZATION_CNTL_BASE_IDX                                             5\n#define regBIFPLR5_1_PCIE_LANE_10_EQUALIZATION_CNTL                                                     0x3fff7bfc58a4\n#define regBIFPLR5_1_PCIE_LANE_10_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR5_1_PCIE_LANE_11_EQUALIZATION_CNTL                                                     0x3fff7bfc58a4\n#define regBIFPLR5_1_PCIE_LANE_11_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR5_1_PCIE_LANE_12_EQUALIZATION_CNTL                                                     0x3fff7bfc58a5\n#define regBIFPLR5_1_PCIE_LANE_12_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR5_1_PCIE_LANE_13_EQUALIZATION_CNTL                                                     0x3fff7bfc58a5\n#define regBIFPLR5_1_PCIE_LANE_13_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR5_1_PCIE_LANE_14_EQUALIZATION_CNTL                                                     0x3fff7bfc58a6\n#define regBIFPLR5_1_PCIE_LANE_14_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR5_1_PCIE_LANE_15_EQUALIZATION_CNTL                                                     0x3fff7bfc58a6\n#define regBIFPLR5_1_PCIE_LANE_15_EQUALIZATION_CNTL_BASE_IDX                                            5\n#define regBIFPLR5_1_PCIE_ACS_ENH_CAP_LIST                                                              0x3fff7bfc58a8\n#define regBIFPLR5_1_PCIE_ACS_ENH_CAP_LIST_BASE_IDX                                                     5\n#define regBIFPLR5_1_PCIE_ACS_CAP                                                                       0x3fff7bfc58a9\n#define regBIFPLR5_1_PCIE_ACS_CAP_BASE_IDX                                                              5\n#define regBIFPLR5_1_PCIE_ACS_CNTL                                                                      0x3fff7bfc58a9\n#define regBIFPLR5_1_PCIE_ACS_CNTL_BASE_IDX                                                             5\n#define regBIFPLR5_1_PCIE_MC_ENH_CAP_LIST                                                               0x3fff7bfc58bc\n#define regBIFPLR5_1_PCIE_MC_ENH_CAP_LIST_BASE_IDX                                                      5\n#define regBIFPLR5_1_PCIE_MC_CAP                                                                        0x3fff7bfc58bd\n#define regBIFPLR5_1_PCIE_MC_CAP_BASE_IDX                                                               5\n#define regBIFPLR5_1_PCIE_MC_CNTL                                                                       0x3fff7bfc58bd\n#define regBIFPLR5_1_PCIE_MC_CNTL_BASE_IDX                                                              5\n#define regBIFPLR5_1_PCIE_MC_ADDR0                                                                      0x3fff7bfc58be\n#define regBIFPLR5_1_PCIE_MC_ADDR0_BASE_IDX                                                             5\n#define regBIFPLR5_1_PCIE_MC_ADDR1                                                                      0x3fff7bfc58bf\n#define regBIFPLR5_1_PCIE_MC_ADDR1_BASE_IDX                                                             5\n#define regBIFPLR5_1_PCIE_MC_RCV0                                                                       0x3fff7bfc58c0\n#define regBIFPLR5_1_PCIE_MC_RCV0_BASE_IDX                                                              5\n#define regBIFPLR5_1_PCIE_MC_RCV1                                                                       0x3fff7bfc58c1\n#define regBIFPLR5_1_PCIE_MC_RCV1_BASE_IDX                                                              5\n#define regBIFPLR5_1_PCIE_MC_BLOCK_ALL0                                                                 0x3fff7bfc58c2\n#define regBIFPLR5_1_PCIE_MC_BLOCK_ALL0_BASE_IDX                                                        5\n#define regBIFPLR5_1_PCIE_MC_BLOCK_ALL1                                                                 0x3fff7bfc58c3\n#define regBIFPLR5_1_PCIE_MC_BLOCK_ALL1_BASE_IDX                                                        5\n#define regBIFPLR5_1_PCIE_MC_BLOCK_UNTRANSLATED_0                                                       0x3fff7bfc58c4\n#define regBIFPLR5_1_PCIE_MC_BLOCK_UNTRANSLATED_0_BASE_IDX                                              5\n#define regBIFPLR5_1_PCIE_MC_BLOCK_UNTRANSLATED_1                                                       0x3fff7bfc58c5\n#define regBIFPLR5_1_PCIE_MC_BLOCK_UNTRANSLATED_1_BASE_IDX                                              5\n#define regBIFPLR5_1_PCIE_MC_OVERLAY_BAR0                                                               0x3fff7bfc58c6\n#define regBIFPLR5_1_PCIE_MC_OVERLAY_BAR0_BASE_IDX                                                      5\n#define regBIFPLR5_1_PCIE_MC_OVERLAY_BAR1                                                               0x3fff7bfc58c7\n#define regBIFPLR5_1_PCIE_MC_OVERLAY_BAR1_BASE_IDX                                                      5\n#define regBIFPLR5_1_PCIE_L1_PM_SUB_CAP_LIST                                                            0x3fff7bfc58dc\n#define regBIFPLR5_1_PCIE_L1_PM_SUB_CAP_LIST_BASE_IDX                                                   5\n#define regBIFPLR5_1_PCIE_L1_PM_SUB_CAP                                                                 0x3fff7bfc58dd\n#define regBIFPLR5_1_PCIE_L1_PM_SUB_CAP_BASE_IDX                                                        5\n#define regBIFPLR5_1_PCIE_L1_PM_SUB_CNTL                                                                0x3fff7bfc58de\n#define regBIFPLR5_1_PCIE_L1_PM_SUB_CNTL_BASE_IDX                                                       5\n#define regBIFPLR5_1_PCIE_L1_PM_SUB_CNTL2                                                               0x3fff7bfc58df\n#define regBIFPLR5_1_PCIE_L1_PM_SUB_CNTL2_BASE_IDX                                                      5\n#define regBIFPLR5_1_PCIE_DPC_ENH_CAP_LIST                                                              0x3fff7bfc58e0\n#define regBIFPLR5_1_PCIE_DPC_ENH_CAP_LIST_BASE_IDX                                                     5\n#define regBIFPLR5_1_PCIE_DPC_CAP_LIST                                                                  0x3fff7bfc58e1\n#define regBIFPLR5_1_PCIE_DPC_CAP_LIST_BASE_IDX                                                         5\n#define regBIFPLR5_1_PCIE_DPC_CNTL                                                                      0x3fff7bfc58e1\n#define regBIFPLR5_1_PCIE_DPC_CNTL_BASE_IDX                                                             5\n#define regBIFPLR5_1_PCIE_DPC_STATUS                                                                    0x3fff7bfc58e2\n#define regBIFPLR5_1_PCIE_DPC_STATUS_BASE_IDX                                                           5\n#define regBIFPLR5_1_PCIE_DPC_ERROR_SOURCE_ID                                                           0x3fff7bfc58e2\n#define regBIFPLR5_1_PCIE_DPC_ERROR_SOURCE_ID_BASE_IDX                                                  5\n#define regBIFPLR5_1_PCIE_RP_PIO_STATUS                                                                 0x3fff7bfc58e3\n#define regBIFPLR5_1_PCIE_RP_PIO_STATUS_BASE_IDX                                                        5\n#define regBIFPLR5_1_PCIE_RP_PIO_MASK                                                                   0x3fff7bfc58e4\n#define regBIFPLR5_1_PCIE_RP_PIO_MASK_BASE_IDX                                                          5\n#define regBIFPLR5_1_PCIE_RP_PIO_SEVERITY                                                               0x3fff7bfc58e5\n#define regBIFPLR5_1_PCIE_RP_PIO_SEVERITY_BASE_IDX                                                      5\n#define regBIFPLR5_1_PCIE_RP_PIO_SYSERROR                                                               0x3fff7bfc58e6\n#define regBIFPLR5_1_PCIE_RP_PIO_SYSERROR_BASE_IDX                                                      5\n#define regBIFPLR5_1_PCIE_RP_PIO_EXCEPTION                                                              0x3fff7bfc58e7\n#define regBIFPLR5_1_PCIE_RP_PIO_EXCEPTION_BASE_IDX                                                     5\n#define regBIFPLR5_1_PCIE_RP_PIO_HDR_LOG0                                                               0x3fff7bfc58e8\n#define regBIFPLR5_1_PCIE_RP_PIO_HDR_LOG0_BASE_IDX                                                      5\n#define regBIFPLR5_1_PCIE_RP_PIO_HDR_LOG1                                                               0x3fff7bfc58e9\n#define regBIFPLR5_1_PCIE_RP_PIO_HDR_LOG1_BASE_IDX                                                      5\n#define regBIFPLR5_1_PCIE_RP_PIO_HDR_LOG2                                                               0x3fff7bfc58ea\n#define regBIFPLR5_1_PCIE_RP_PIO_HDR_LOG2_BASE_IDX                                                      5\n#define regBIFPLR5_1_PCIE_RP_PIO_HDR_LOG3                                                               0x3fff7bfc58eb\n#define regBIFPLR5_1_PCIE_RP_PIO_HDR_LOG3_BASE_IDX                                                      5\n#define regBIFPLR5_1_PCIE_RP_PIO_PREFIX_LOG0                                                            0x3fff7bfc58ed\n#define regBIFPLR5_1_PCIE_RP_PIO_PREFIX_LOG0_BASE_IDX                                                   5\n#define regBIFPLR5_1_PCIE_RP_PIO_PREFIX_LOG1                                                            0x3fff7bfc58ee\n#define regBIFPLR5_1_PCIE_RP_PIO_PREFIX_LOG1_BASE_IDX                                                   5\n#define regBIFPLR5_1_PCIE_RP_PIO_PREFIX_LOG2                                                            0x3fff7bfc58ef\n#define regBIFPLR5_1_PCIE_RP_PIO_PREFIX_LOG2_BASE_IDX                                                   5\n#define regBIFPLR5_1_PCIE_RP_PIO_PREFIX_LOG3                                                            0x3fff7bfc58f0\n#define regBIFPLR5_1_PCIE_RP_PIO_PREFIX_LOG3_BASE_IDX                                                   5\n#define regBIFPLR5_1_PCIE_ESM_CAP_LIST                                                                  0x3fff7bfc58f1\n#define regBIFPLR5_1_PCIE_ESM_CAP_LIST_BASE_IDX                                                         5\n#define regBIFPLR5_1_PCIE_ESM_HEADER_1                                                                  0x3fff7bfc58f2\n#define regBIFPLR5_1_PCIE_ESM_HEADER_1_BASE_IDX                                                         5\n#define regBIFPLR5_1_PCIE_ESM_HEADER_2                                                                  0x3fff7bfc58f3\n#define regBIFPLR5_1_PCIE_ESM_HEADER_2_BASE_IDX                                                         5\n#define regBIFPLR5_1_PCIE_ESM_STATUS                                                                    0x3fff7bfc58f3\n#define regBIFPLR5_1_PCIE_ESM_STATUS_BASE_IDX                                                           5\n#define regBIFPLR5_1_PCIE_ESM_CTRL                                                                      0x3fff7bfc58f4\n#define regBIFPLR5_1_PCIE_ESM_CTRL_BASE_IDX                                                             5\n#define regBIFPLR5_1_PCIE_ESM_CAP_1                                                                     0x3fff7bfc58f5\n#define regBIFPLR5_1_PCIE_ESM_CAP_1_BASE_IDX                                                            5\n#define regBIFPLR5_1_PCIE_ESM_CAP_2                                                                     0x3fff7bfc58f6\n#define regBIFPLR5_1_PCIE_ESM_CAP_2_BASE_IDX                                                            5\n#define regBIFPLR5_1_PCIE_ESM_CAP_3                                                                     0x3fff7bfc58f7\n#define regBIFPLR5_1_PCIE_ESM_CAP_3_BASE_IDX                                                            5\n#define regBIFPLR5_1_PCIE_ESM_CAP_4                                                                     0x3fff7bfc58f8\n#define regBIFPLR5_1_PCIE_ESM_CAP_4_BASE_IDX                                                            5\n#define regBIFPLR5_1_PCIE_ESM_CAP_5                                                                     0x3fff7bfc58f9\n#define regBIFPLR5_1_PCIE_ESM_CAP_5_BASE_IDX                                                            5\n#define regBIFPLR5_1_PCIE_ESM_CAP_6                                                                     0x3fff7bfc58fa\n#define regBIFPLR5_1_PCIE_ESM_CAP_6_BASE_IDX                                                            5\n#define regBIFPLR5_1_PCIE_ESM_CAP_7                                                                     0x3fff7bfc58fb\n#define regBIFPLR5_1_PCIE_ESM_CAP_7_BASE_IDX                                                            5\n#define regBIFPLR5_1_PCIE_DLF_ENH_CAP_LIST                                                              0x3fff7bfc5900\n#define regBIFPLR5_1_PCIE_DLF_ENH_CAP_LIST_BASE_IDX                                                     5\n#define regBIFPLR5_1_DATA_LINK_FEATURE_CAP                                                              0x3fff7bfc5901\n#define regBIFPLR5_1_DATA_LINK_FEATURE_CAP_BASE_IDX                                                     5\n#define regBIFPLR5_1_DATA_LINK_FEATURE_STATUS                                                           0x3fff7bfc5902\n#define regBIFPLR5_1_DATA_LINK_FEATURE_STATUS_BASE_IDX                                                  5\n#define regBIFPLR5_1_PCIE_PHY_16GT_ENH_CAP_LIST                                                         0x3fff7bfc5904\n#define regBIFPLR5_1_PCIE_PHY_16GT_ENH_CAP_LIST_BASE_IDX                                                5\n#define regBIFPLR5_1_LINK_CAP_16GT                                                                      0x3fff7bfc5905\n#define regBIFPLR5_1_LINK_CAP_16GT_BASE_IDX                                                             5\n#define regBIFPLR5_1_LINK_CNTL_16GT                                                                     0x3fff7bfc5906\n#define regBIFPLR5_1_LINK_CNTL_16GT_BASE_IDX                                                            5\n#define regBIFPLR5_1_LINK_STATUS_16GT                                                                   0x3fff7bfc5907\n#define regBIFPLR5_1_LINK_STATUS_16GT_BASE_IDX                                                          5\n#define regBIFPLR5_1_LOCAL_PARITY_MISMATCH_STATUS_16GT                                                  0x3fff7bfc5908\n#define regBIFPLR5_1_LOCAL_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                         5\n#define regBIFPLR5_1_RTM1_PARITY_MISMATCH_STATUS_16GT                                                   0x3fff7bfc5909\n#define regBIFPLR5_1_RTM1_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                          5\n#define regBIFPLR5_1_RTM2_PARITY_MISMATCH_STATUS_16GT                                                   0x3fff7bfc590a\n#define regBIFPLR5_1_RTM2_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                          5\n#define regBIFPLR5_1_LANE_0_EQUALIZATION_CNTL_16GT                                                      0x3fff7bfc590c\n#define regBIFPLR5_1_LANE_0_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR5_1_LANE_1_EQUALIZATION_CNTL_16GT                                                      0x3fff7bfc590c\n#define regBIFPLR5_1_LANE_1_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR5_1_LANE_2_EQUALIZATION_CNTL_16GT                                                      0x3fff7bfc590c\n#define regBIFPLR5_1_LANE_2_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR5_1_LANE_3_EQUALIZATION_CNTL_16GT                                                      0x3fff7bfc590c\n#define regBIFPLR5_1_LANE_3_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR5_1_LANE_4_EQUALIZATION_CNTL_16GT                                                      0x3fff7bfc590d\n#define regBIFPLR5_1_LANE_4_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR5_1_LANE_5_EQUALIZATION_CNTL_16GT                                                      0x3fff7bfc590d\n#define regBIFPLR5_1_LANE_5_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR5_1_LANE_6_EQUALIZATION_CNTL_16GT                                                      0x3fff7bfc590d\n#define regBIFPLR5_1_LANE_6_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR5_1_LANE_7_EQUALIZATION_CNTL_16GT                                                      0x3fff7bfc590d\n#define regBIFPLR5_1_LANE_7_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR5_1_LANE_8_EQUALIZATION_CNTL_16GT                                                      0x3fff7bfc590e\n#define regBIFPLR5_1_LANE_8_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR5_1_LANE_9_EQUALIZATION_CNTL_16GT                                                      0x3fff7bfc590e\n#define regBIFPLR5_1_LANE_9_EQUALIZATION_CNTL_16GT_BASE_IDX                                             5\n#define regBIFPLR5_1_LANE_10_EQUALIZATION_CNTL_16GT                                                     0x3fff7bfc590e\n#define regBIFPLR5_1_LANE_10_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR5_1_LANE_11_EQUALIZATION_CNTL_16GT                                                     0x3fff7bfc590e\n#define regBIFPLR5_1_LANE_11_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR5_1_LANE_12_EQUALIZATION_CNTL_16GT                                                     0x3fff7bfc590f\n#define regBIFPLR5_1_LANE_12_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR5_1_LANE_13_EQUALIZATION_CNTL_16GT                                                     0x3fff7bfc590f\n#define regBIFPLR5_1_LANE_13_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR5_1_LANE_14_EQUALIZATION_CNTL_16GT                                                     0x3fff7bfc590f\n#define regBIFPLR5_1_LANE_14_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR5_1_LANE_15_EQUALIZATION_CNTL_16GT                                                     0x3fff7bfc590f\n#define regBIFPLR5_1_LANE_15_EQUALIZATION_CNTL_16GT_BASE_IDX                                            5\n#define regBIFPLR5_1_PCIE_MARGINING_ENH_CAP_LIST                                                        0x3fff7bfc5910\n#define regBIFPLR5_1_PCIE_MARGINING_ENH_CAP_LIST_BASE_IDX                                               5\n#define regBIFPLR5_1_MARGINING_PORT_CAP                                                                 0x3fff7bfc5911\n#define regBIFPLR5_1_MARGINING_PORT_CAP_BASE_IDX                                                        5\n#define regBIFPLR5_1_MARGINING_PORT_STATUS                                                              0x3fff7bfc5911\n#define regBIFPLR5_1_MARGINING_PORT_STATUS_BASE_IDX                                                     5\n#define regBIFPLR5_1_LANE_0_MARGINING_LANE_CNTL                                                         0x3fff7bfc5912\n#define regBIFPLR5_1_LANE_0_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR5_1_LANE_0_MARGINING_LANE_STATUS                                                       0x3fff7bfc5912\n#define regBIFPLR5_1_LANE_0_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR5_1_LANE_1_MARGINING_LANE_CNTL                                                         0x3fff7bfc5913\n#define regBIFPLR5_1_LANE_1_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR5_1_LANE_1_MARGINING_LANE_STATUS                                                       0x3fff7bfc5913\n#define regBIFPLR5_1_LANE_1_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR5_1_LANE_2_MARGINING_LANE_CNTL                                                         0x3fff7bfc5914\n#define regBIFPLR5_1_LANE_2_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR5_1_LANE_2_MARGINING_LANE_STATUS                                                       0x3fff7bfc5914\n#define regBIFPLR5_1_LANE_2_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR5_1_LANE_3_MARGINING_LANE_CNTL                                                         0x3fff7bfc5915\n#define regBIFPLR5_1_LANE_3_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR5_1_LANE_3_MARGINING_LANE_STATUS                                                       0x3fff7bfc5915\n#define regBIFPLR5_1_LANE_3_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR5_1_LANE_4_MARGINING_LANE_CNTL                                                         0x3fff7bfc5916\n#define regBIFPLR5_1_LANE_4_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR5_1_LANE_4_MARGINING_LANE_STATUS                                                       0x3fff7bfc5916\n#define regBIFPLR5_1_LANE_4_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR5_1_LANE_5_MARGINING_LANE_CNTL                                                         0x3fff7bfc5917\n#define regBIFPLR5_1_LANE_5_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR5_1_LANE_5_MARGINING_LANE_STATUS                                                       0x3fff7bfc5917\n#define regBIFPLR5_1_LANE_5_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR5_1_LANE_6_MARGINING_LANE_CNTL                                                         0x3fff7bfc5918\n#define regBIFPLR5_1_LANE_6_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR5_1_LANE_6_MARGINING_LANE_STATUS                                                       0x3fff7bfc5918\n#define regBIFPLR5_1_LANE_6_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR5_1_LANE_7_MARGINING_LANE_CNTL                                                         0x3fff7bfc5919\n#define regBIFPLR5_1_LANE_7_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR5_1_LANE_7_MARGINING_LANE_STATUS                                                       0x3fff7bfc5919\n#define regBIFPLR5_1_LANE_7_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR5_1_LANE_8_MARGINING_LANE_CNTL                                                         0x3fff7bfc591a\n#define regBIFPLR5_1_LANE_8_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR5_1_LANE_8_MARGINING_LANE_STATUS                                                       0x3fff7bfc591a\n#define regBIFPLR5_1_LANE_8_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR5_1_LANE_9_MARGINING_LANE_CNTL                                                         0x3fff7bfc591b\n#define regBIFPLR5_1_LANE_9_MARGINING_LANE_CNTL_BASE_IDX                                                5\n#define regBIFPLR5_1_LANE_9_MARGINING_LANE_STATUS                                                       0x3fff7bfc591b\n#define regBIFPLR5_1_LANE_9_MARGINING_LANE_STATUS_BASE_IDX                                              5\n#define regBIFPLR5_1_LANE_10_MARGINING_LANE_CNTL                                                        0x3fff7bfc591c\n#define regBIFPLR5_1_LANE_10_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR5_1_LANE_10_MARGINING_LANE_STATUS                                                      0x3fff7bfc591c\n#define regBIFPLR5_1_LANE_10_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR5_1_LANE_11_MARGINING_LANE_CNTL                                                        0x3fff7bfc591d\n#define regBIFPLR5_1_LANE_11_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR5_1_LANE_11_MARGINING_LANE_STATUS                                                      0x3fff7bfc591d\n#define regBIFPLR5_1_LANE_11_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR5_1_LANE_12_MARGINING_LANE_CNTL                                                        0x3fff7bfc591e\n#define regBIFPLR5_1_LANE_12_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR5_1_LANE_12_MARGINING_LANE_STATUS                                                      0x3fff7bfc591e\n#define regBIFPLR5_1_LANE_12_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR5_1_LANE_13_MARGINING_LANE_CNTL                                                        0x3fff7bfc591f\n#define regBIFPLR5_1_LANE_13_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR5_1_LANE_13_MARGINING_LANE_STATUS                                                      0x3fff7bfc591f\n#define regBIFPLR5_1_LANE_13_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR5_1_LANE_14_MARGINING_LANE_CNTL                                                        0x3fff7bfc5920\n#define regBIFPLR5_1_LANE_14_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR5_1_LANE_14_MARGINING_LANE_STATUS                                                      0x3fff7bfc5920\n#define regBIFPLR5_1_LANE_14_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR5_1_LANE_15_MARGINING_LANE_CNTL                                                        0x3fff7bfc5921\n#define regBIFPLR5_1_LANE_15_MARGINING_LANE_CNTL_BASE_IDX                                               5\n#define regBIFPLR5_1_LANE_15_MARGINING_LANE_STATUS                                                      0x3fff7bfc5921\n#define regBIFPLR5_1_LANE_15_MARGINING_LANE_STATUS_BASE_IDX                                             5\n#define regBIFPLR5_1_PCIE_CCIX_CAP_LIST                                                                 0x3fff7bfc5922\n#define regBIFPLR5_1_PCIE_CCIX_CAP_LIST_BASE_IDX                                                        5\n#define regBIFPLR5_1_PCIE_CCIX_HEADER_1                                                                 0x3fff7bfc5923\n#define regBIFPLR5_1_PCIE_CCIX_HEADER_1_BASE_IDX                                                        5\n#define regBIFPLR5_1_PCIE_CCIX_HEADER_2                                                                 0x3fff7bfc5924\n#define regBIFPLR5_1_PCIE_CCIX_HEADER_2_BASE_IDX                                                        5\n#define regBIFPLR5_1_PCIE_CCIX_CAP                                                                      0x3fff7bfc5924\n#define regBIFPLR5_1_PCIE_CCIX_CAP_BASE_IDX                                                             5\n#define regBIFPLR5_1_PCIE_CCIX_ESM_REQD_CAP                                                             0x3fff7bfc5925\n#define regBIFPLR5_1_PCIE_CCIX_ESM_REQD_CAP_BASE_IDX                                                    5\n#define regBIFPLR5_1_PCIE_CCIX_ESM_OPTL_CAP                                                             0x3fff7bfc5926\n#define regBIFPLR5_1_PCIE_CCIX_ESM_OPTL_CAP_BASE_IDX                                                    5\n#define regBIFPLR5_1_PCIE_CCIX_ESM_STATUS                                                               0x3fff7bfc5927\n#define regBIFPLR5_1_PCIE_CCIX_ESM_STATUS_BASE_IDX                                                      5\n#define regBIFPLR5_1_PCIE_CCIX_ESM_CNTL                                                                 0x3fff7bfc5928\n#define regBIFPLR5_1_PCIE_CCIX_ESM_CNTL_BASE_IDX                                                        5\n#define regBIFPLR5_1_ESM_LANE_0_EQUALIZATION_CNTL_20GT                                                  0x3fff7bfc5929\n#define regBIFPLR5_1_ESM_LANE_0_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR5_1_ESM_LANE_1_EQUALIZATION_CNTL_20GT                                                  0x3fff7bfc5929\n#define regBIFPLR5_1_ESM_LANE_1_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR5_1_ESM_LANE_2_EQUALIZATION_CNTL_20GT                                                  0x3fff7bfc5929\n#define regBIFPLR5_1_ESM_LANE_2_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR5_1_ESM_LANE_3_EQUALIZATION_CNTL_20GT                                                  0x3fff7bfc5929\n#define regBIFPLR5_1_ESM_LANE_3_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR5_1_ESM_LANE_4_EQUALIZATION_CNTL_20GT                                                  0x3fff7bfc592a\n#define regBIFPLR5_1_ESM_LANE_4_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR5_1_ESM_LANE_5_EQUALIZATION_CNTL_20GT                                                  0x3fff7bfc592a\n#define regBIFPLR5_1_ESM_LANE_5_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR5_1_ESM_LANE_6_EQUALIZATION_CNTL_20GT                                                  0x3fff7bfc592a\n#define regBIFPLR5_1_ESM_LANE_6_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR5_1_ESM_LANE_7_EQUALIZATION_CNTL_20GT                                                  0x3fff7bfc592a\n#define regBIFPLR5_1_ESM_LANE_7_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR5_1_ESM_LANE_8_EQUALIZATION_CNTL_20GT                                                  0x3fff7bfc592b\n#define regBIFPLR5_1_ESM_LANE_8_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR5_1_ESM_LANE_9_EQUALIZATION_CNTL_20GT                                                  0x3fff7bfc592b\n#define regBIFPLR5_1_ESM_LANE_9_EQUALIZATION_CNTL_20GT_BASE_IDX                                         5\n#define regBIFPLR5_1_ESM_LANE_10_EQUALIZATION_CNTL_20GT                                                 0x3fff7bfc592b\n#define regBIFPLR5_1_ESM_LANE_10_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR5_1_ESM_LANE_11_EQUALIZATION_CNTL_20GT                                                 0x3fff7bfc592b\n#define regBIFPLR5_1_ESM_LANE_11_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR5_1_ESM_LANE_12_EQUALIZATION_CNTL_20GT                                                 0x3fff7bfc592c\n#define regBIFPLR5_1_ESM_LANE_12_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR5_1_ESM_LANE_13_EQUALIZATION_CNTL_20GT                                                 0x3fff7bfc592c\n#define regBIFPLR5_1_ESM_LANE_13_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR5_1_ESM_LANE_14_EQUALIZATION_CNTL_20GT                                                 0x3fff7bfc592c\n#define regBIFPLR5_1_ESM_LANE_14_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR5_1_ESM_LANE_15_EQUALIZATION_CNTL_20GT                                                 0x3fff7bfc592c\n#define regBIFPLR5_1_ESM_LANE_15_EQUALIZATION_CNTL_20GT_BASE_IDX                                        5\n#define regBIFPLR5_1_ESM_LANE_0_EQUALIZATION_CNTL_25GT                                                  0x3fff7bfc592d\n#define regBIFPLR5_1_ESM_LANE_0_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR5_1_ESM_LANE_1_EQUALIZATION_CNTL_25GT                                                  0x3fff7bfc592d\n#define regBIFPLR5_1_ESM_LANE_1_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR5_1_ESM_LANE_2_EQUALIZATION_CNTL_25GT                                                  0x3fff7bfc592d\n#define regBIFPLR5_1_ESM_LANE_2_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR5_1_ESM_LANE_3_EQUALIZATION_CNTL_25GT                                                  0x3fff7bfc592d\n#define regBIFPLR5_1_ESM_LANE_3_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR5_1_ESM_LANE_4_EQUALIZATION_CNTL_25GT                                                  0x3fff7bfc592e\n#define regBIFPLR5_1_ESM_LANE_4_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR5_1_ESM_LANE_5_EQUALIZATION_CNTL_25GT                                                  0x3fff7bfc592e\n#define regBIFPLR5_1_ESM_LANE_5_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR5_1_ESM_LANE_6_EQUALIZATION_CNTL_25GT                                                  0x3fff7bfc592e\n#define regBIFPLR5_1_ESM_LANE_6_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR5_1_ESM_LANE_7_EQUALIZATION_CNTL_25GT                                                  0x3fff7bfc592e\n#define regBIFPLR5_1_ESM_LANE_7_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR5_1_ESM_LANE_8_EQUALIZATION_CNTL_25GT                                                  0x3fff7bfc592f\n#define regBIFPLR5_1_ESM_LANE_8_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR5_1_ESM_LANE_9_EQUALIZATION_CNTL_25GT                                                  0x3fff7bfc592f\n#define regBIFPLR5_1_ESM_LANE_9_EQUALIZATION_CNTL_25GT_BASE_IDX                                         5\n#define regBIFPLR5_1_ESM_LANE_10_EQUALIZATION_CNTL_25GT                                                 0x3fff7bfc592f\n#define regBIFPLR5_1_ESM_LANE_10_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR5_1_ESM_LANE_11_EQUALIZATION_CNTL_25GT                                                 0x3fff7bfc592f\n#define regBIFPLR5_1_ESM_LANE_11_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR5_1_ESM_LANE_12_EQUALIZATION_CNTL_25GT                                                 0x3fff7bfc5930\n#define regBIFPLR5_1_ESM_LANE_12_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR5_1_ESM_LANE_13_EQUALIZATION_CNTL_25GT                                                 0x3fff7bfc5930\n#define regBIFPLR5_1_ESM_LANE_13_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR5_1_ESM_LANE_14_EQUALIZATION_CNTL_25GT                                                 0x3fff7bfc5930\n#define regBIFPLR5_1_ESM_LANE_14_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR5_1_ESM_LANE_15_EQUALIZATION_CNTL_25GT                                                 0x3fff7bfc5930\n#define regBIFPLR5_1_ESM_LANE_15_EQUALIZATION_CNTL_25GT_BASE_IDX                                        5\n#define regBIFPLR5_1_PCIE_CCIX_TRANS_CAP                                                                0x3fff7bfc5931\n#define regBIFPLR5_1_PCIE_CCIX_TRANS_CAP_BASE_IDX                                                       5\n#define regBIFPLR5_1_PCIE_CCIX_TRANS_CNTL                                                               0x3fff7bfc5932\n#define regBIFPLR5_1_PCIE_CCIX_TRANS_CNTL_BASE_IDX                                                      5\n#define regBIFPLR5_1_LINK_CAP_32GT                                                                      0x3fff7bfc5941\n#define regBIFPLR5_1_LINK_CAP_32GT_BASE_IDX                                                             5\n#define regBIFPLR5_1_LINK_CNTL_32GT                                                                     0x3fff7bfc5942\n#define regBIFPLR5_1_LINK_CNTL_32GT_BASE_IDX                                                            5\n#define regBIFPLR5_1_LINK_STATUS_32GT                                                                   0x3fff7bfc5943\n#define regBIFPLR5_1_LINK_STATUS_32GT_BASE_IDX                                                          5\n\n\n\n\n#define regBIF_CFG_DEV0_RC1_VENDOR_ID                                                                   0x3fff7bfd0400\n#define regBIF_CFG_DEV0_RC1_VENDOR_ID_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_RC1_DEVICE_ID                                                                   0x3fff7bfd0400\n#define regBIF_CFG_DEV0_RC1_DEVICE_ID_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_RC1_COMMAND                                                                     0x3fff7bfd0401\n#define regBIF_CFG_DEV0_RC1_COMMAND_BASE_IDX                                                            5\n#define regBIF_CFG_DEV0_RC1_STATUS                                                                      0x3fff7bfd0401\n#define regBIF_CFG_DEV0_RC1_STATUS_BASE_IDX                                                             5\n#define regBIF_CFG_DEV0_RC1_REVISION_ID                                                                 0x3fff7bfd0402\n#define regBIF_CFG_DEV0_RC1_REVISION_ID_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_RC1_PROG_INTERFACE                                                              0x3fff7bfd0402\n#define regBIF_CFG_DEV0_RC1_PROG_INTERFACE_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_RC1_SUB_CLASS                                                                   0x3fff7bfd0402\n#define regBIF_CFG_DEV0_RC1_SUB_CLASS_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_RC1_BASE_CLASS                                                                  0x3fff7bfd0402\n#define regBIF_CFG_DEV0_RC1_BASE_CLASS_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_RC1_CACHE_LINE                                                                  0x3fff7bfd0403\n#define regBIF_CFG_DEV0_RC1_CACHE_LINE_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_RC1_LATENCY                                                                     0x3fff7bfd0403\n#define regBIF_CFG_DEV0_RC1_LATENCY_BASE_IDX                                                            5\n#define regBIF_CFG_DEV0_RC1_HEADER                                                                      0x3fff7bfd0403\n#define regBIF_CFG_DEV0_RC1_HEADER_BASE_IDX                                                             5\n#define regBIF_CFG_DEV0_RC1_BIST                                                                        0x3fff7bfd0403\n#define regBIF_CFG_DEV0_RC1_BIST_BASE_IDX                                                               5\n#define regBIF_CFG_DEV0_RC1_BASE_ADDR_1                                                                 0x3fff7bfd0404\n#define regBIF_CFG_DEV0_RC1_BASE_ADDR_1_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_RC1_BASE_ADDR_2                                                                 0x3fff7bfd0405\n#define regBIF_CFG_DEV0_RC1_BASE_ADDR_2_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_RC1_SUB_BUS_NUMBER_LATENCY                                                      0x3fff7bfd0406\n#define regBIF_CFG_DEV0_RC1_SUB_BUS_NUMBER_LATENCY_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_RC1_IO_BASE_LIMIT                                                               0x3fff7bfd0407\n#define regBIF_CFG_DEV0_RC1_IO_BASE_LIMIT_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_RC1_SECONDARY_STATUS                                                            0x3fff7bfd0407\n#define regBIF_CFG_DEV0_RC1_SECONDARY_STATUS_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_RC1_MEM_BASE_LIMIT                                                              0x3fff7bfd0408\n#define regBIF_CFG_DEV0_RC1_MEM_BASE_LIMIT_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_RC1_PREF_BASE_LIMIT                                                             0x3fff7bfd0409\n#define regBIF_CFG_DEV0_RC1_PREF_BASE_LIMIT_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_RC1_PREF_BASE_UPPER                                                             0x3fff7bfd040a\n#define regBIF_CFG_DEV0_RC1_PREF_BASE_UPPER_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_RC1_PREF_LIMIT_UPPER                                                            0x3fff7bfd040b\n#define regBIF_CFG_DEV0_RC1_PREF_LIMIT_UPPER_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_RC1_IO_BASE_LIMIT_HI                                                            0x3fff7bfd040c\n#define regBIF_CFG_DEV0_RC1_IO_BASE_LIMIT_HI_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_RC1_CAP_PTR                                                                     0x3fff7bfd040d\n#define regBIF_CFG_DEV0_RC1_CAP_PTR_BASE_IDX                                                            5\n#define regBIF_CFG_DEV0_RC1_ROM_BASE_ADDR                                                               0x3fff7bfd040e\n#define regBIF_CFG_DEV0_RC1_ROM_BASE_ADDR_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_RC1_INTERRUPT_LINE                                                              0x3fff7bfd040f\n#define regBIF_CFG_DEV0_RC1_INTERRUPT_LINE_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_RC1_INTERRUPT_PIN                                                               0x3fff7bfd040f\n#define regBIF_CFG_DEV0_RC1_INTERRUPT_PIN_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_RC1_IRQ_BRIDGE_CNTL                                                             0x3fff7bfd040f\n#define regBIF_CFG_DEV0_RC1_IRQ_BRIDGE_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_RC1_EXT_BRIDGE_CNTL                                                             0x3fff7bfd0410\n#define regBIF_CFG_DEV0_RC1_EXT_BRIDGE_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_RC1_PMI_CAP_LIST                                                                0x3fff7bfd0414\n#define regBIF_CFG_DEV0_RC1_PMI_CAP_LIST_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_RC1_PMI_CAP                                                                     0x3fff7bfd0414\n#define regBIF_CFG_DEV0_RC1_PMI_CAP_BASE_IDX                                                            5\n#define regBIF_CFG_DEV0_RC1_PMI_STATUS_CNTL                                                             0x3fff7bfd0415\n#define regBIF_CFG_DEV0_RC1_PMI_STATUS_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_RC1_PCIE_CAP_LIST                                                               0x3fff7bfd0416\n#define regBIF_CFG_DEV0_RC1_PCIE_CAP_LIST_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_RC1_PCIE_CAP                                                                    0x3fff7bfd0416\n#define regBIF_CFG_DEV0_RC1_PCIE_CAP_BASE_IDX                                                           5\n#define regBIF_CFG_DEV0_RC1_DEVICE_CAP                                                                  0x3fff7bfd0417\n#define regBIF_CFG_DEV0_RC1_DEVICE_CAP_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_RC1_DEVICE_CNTL                                                                 0x3fff7bfd0418\n#define regBIF_CFG_DEV0_RC1_DEVICE_CNTL_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_RC1_DEVICE_STATUS                                                               0x3fff7bfd0418\n#define regBIF_CFG_DEV0_RC1_DEVICE_STATUS_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_RC1_LINK_CAP                                                                    0x3fff7bfd0419\n#define regBIF_CFG_DEV0_RC1_LINK_CAP_BASE_IDX                                                           5\n#define regBIF_CFG_DEV0_RC1_LINK_CNTL                                                                   0x3fff7bfd041a\n#define regBIF_CFG_DEV0_RC1_LINK_CNTL_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_RC1_LINK_STATUS                                                                 0x3fff7bfd041a\n#define regBIF_CFG_DEV0_RC1_LINK_STATUS_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_RC1_SLOT_CAP                                                                    0x3fff7bfd041b\n#define regBIF_CFG_DEV0_RC1_SLOT_CAP_BASE_IDX                                                           5\n#define regBIF_CFG_DEV0_RC1_SLOT_CNTL                                                                   0x3fff7bfd041c\n#define regBIF_CFG_DEV0_RC1_SLOT_CNTL_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_RC1_SLOT_STATUS                                                                 0x3fff7bfd041c\n#define regBIF_CFG_DEV0_RC1_SLOT_STATUS_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_RC1_ROOT_CNTL                                                                   0x3fff7bfd041d\n#define regBIF_CFG_DEV0_RC1_ROOT_CNTL_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_RC1_ROOT_CAP                                                                    0x3fff7bfd041d\n#define regBIF_CFG_DEV0_RC1_ROOT_CAP_BASE_IDX                                                           5\n#define regBIF_CFG_DEV0_RC1_ROOT_STATUS                                                                 0x3fff7bfd041e\n#define regBIF_CFG_DEV0_RC1_ROOT_STATUS_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_RC1_DEVICE_CAP2                                                                 0x3fff7bfd041f\n#define regBIF_CFG_DEV0_RC1_DEVICE_CAP2_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_RC1_DEVICE_CNTL2                                                                0x3fff7bfd0420\n#define regBIF_CFG_DEV0_RC1_DEVICE_CNTL2_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_RC1_DEVICE_STATUS2                                                              0x3fff7bfd0420\n#define regBIF_CFG_DEV0_RC1_DEVICE_STATUS2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_RC1_LINK_CAP2                                                                   0x3fff7bfd0421\n#define regBIF_CFG_DEV0_RC1_LINK_CAP2_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_RC1_LINK_CNTL2                                                                  0x3fff7bfd0422\n#define regBIF_CFG_DEV0_RC1_LINK_CNTL2_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_RC1_LINK_STATUS2                                                                0x3fff7bfd0422\n#define regBIF_CFG_DEV0_RC1_LINK_STATUS2_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_RC1_SLOT_CAP2                                                                   0x3fff7bfd0423\n#define regBIF_CFG_DEV0_RC1_SLOT_CAP2_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_RC1_SLOT_CNTL2                                                                  0x3fff7bfd0424\n#define regBIF_CFG_DEV0_RC1_SLOT_CNTL2_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_RC1_SLOT_STATUS2                                                                0x3fff7bfd0424\n#define regBIF_CFG_DEV0_RC1_SLOT_STATUS2_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_RC1_MSI_CAP_LIST                                                                0x3fff7bfd0428\n#define regBIF_CFG_DEV0_RC1_MSI_CAP_LIST_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_RC1_MSI_MSG_CNTL                                                                0x3fff7bfd0428\n#define regBIF_CFG_DEV0_RC1_MSI_MSG_CNTL_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_RC1_MSI_MSG_ADDR_LO                                                             0x3fff7bfd0429\n#define regBIF_CFG_DEV0_RC1_MSI_MSG_ADDR_LO_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_RC1_MSI_MSG_ADDR_HI                                                             0x3fff7bfd042a\n#define regBIF_CFG_DEV0_RC1_MSI_MSG_ADDR_HI_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_RC1_MSI_MSG_DATA                                                                0x3fff7bfd042a\n#define regBIF_CFG_DEV0_RC1_MSI_MSG_DATA_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_RC1_MSI_EXT_MSG_DATA                                                            0x3fff7bfd042a\n#define regBIF_CFG_DEV0_RC1_MSI_EXT_MSG_DATA_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_RC1_MSI_MSG_DATA_64                                                             0x3fff7bfd042b\n#define regBIF_CFG_DEV0_RC1_MSI_MSG_DATA_64_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_RC1_MSI_EXT_MSG_DATA_64                                                         0x3fff7bfd042b\n#define regBIF_CFG_DEV0_RC1_MSI_EXT_MSG_DATA_64_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_RC1_SSID_CAP_LIST                                                               0x3fff7bfd0430\n#define regBIF_CFG_DEV0_RC1_SSID_CAP_LIST_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_RC1_SSID_CAP                                                                    0x3fff7bfd0431\n#define regBIF_CFG_DEV0_RC1_SSID_CAP_BASE_IDX                                                           5\n#define regBIF_CFG_DEV0_RC1_MSI_MAP_CAP_LIST                                                            0x3fff7bfd0432\n#define regBIF_CFG_DEV0_RC1_MSI_MAP_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_RC1_MSI_MAP_CAP                                                                 0x3fff7bfd0432\n#define regBIF_CFG_DEV0_RC1_MSI_MAP_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_RC1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                           0x3fff7bfd0440\n#define regBIF_CFG_DEV0_RC1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_RC1_PCIE_VENDOR_SPECIFIC_HDR                                                    0x3fff7bfd0441\n#define regBIF_CFG_DEV0_RC1_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_RC1_PCIE_VENDOR_SPECIFIC1                                                       0x3fff7bfd0442\n#define regBIF_CFG_DEV0_RC1_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_RC1_PCIE_VENDOR_SPECIFIC2                                                       0x3fff7bfd0443\n#define regBIF_CFG_DEV0_RC1_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_RC1_PCIE_VC_ENH_CAP_LIST                                                        0x3fff7bfd0444\n#define regBIF_CFG_DEV0_RC1_PCIE_VC_ENH_CAP_LIST_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_RC1_PCIE_PORT_VC_CAP_REG1                                                       0x3fff7bfd0445\n#define regBIF_CFG_DEV0_RC1_PCIE_PORT_VC_CAP_REG1_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_RC1_PCIE_PORT_VC_CAP_REG2                                                       0x3fff7bfd0446\n#define regBIF_CFG_DEV0_RC1_PCIE_PORT_VC_CAP_REG2_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_RC1_PCIE_PORT_VC_CNTL                                                           0x3fff7bfd0447\n#define regBIF_CFG_DEV0_RC1_PCIE_PORT_VC_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_RC1_PCIE_PORT_VC_STATUS                                                         0x3fff7bfd0447\n#define regBIF_CFG_DEV0_RC1_PCIE_PORT_VC_STATUS_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_RC1_PCIE_VC0_RESOURCE_CAP                                                       0x3fff7bfd0448\n#define regBIF_CFG_DEV0_RC1_PCIE_VC0_RESOURCE_CAP_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_RC1_PCIE_VC0_RESOURCE_CNTL                                                      0x3fff7bfd0449\n#define regBIF_CFG_DEV0_RC1_PCIE_VC0_RESOURCE_CNTL_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_RC1_PCIE_VC0_RESOURCE_STATUS                                                    0x3fff7bfd044a\n#define regBIF_CFG_DEV0_RC1_PCIE_VC0_RESOURCE_STATUS_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_RC1_PCIE_VC1_RESOURCE_CAP                                                       0x3fff7bfd044b\n#define regBIF_CFG_DEV0_RC1_PCIE_VC1_RESOURCE_CAP_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_RC1_PCIE_VC1_RESOURCE_CNTL                                                      0x3fff7bfd044c\n#define regBIF_CFG_DEV0_RC1_PCIE_VC1_RESOURCE_CNTL_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_RC1_PCIE_VC1_RESOURCE_STATUS                                                    0x3fff7bfd044d\n#define regBIF_CFG_DEV0_RC1_PCIE_VC1_RESOURCE_STATUS_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_RC1_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                            0x3fff7bfd0450\n#define regBIF_CFG_DEV0_RC1_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_RC1_PCIE_DEV_SERIAL_NUM_DW1                                                     0x3fff7bfd0451\n#define regBIF_CFG_DEV0_RC1_PCIE_DEV_SERIAL_NUM_DW1_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_RC1_PCIE_DEV_SERIAL_NUM_DW2                                                     0x3fff7bfd0452\n#define regBIF_CFG_DEV0_RC1_PCIE_DEV_SERIAL_NUM_DW2_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_RC1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                               0x3fff7bfd0454\n#define regBIF_CFG_DEV0_RC1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_RC1_PCIE_UNCORR_ERR_STATUS                                                      0x3fff7bfd0455\n#define regBIF_CFG_DEV0_RC1_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_RC1_PCIE_UNCORR_ERR_MASK                                                        0x3fff7bfd0456\n#define regBIF_CFG_DEV0_RC1_PCIE_UNCORR_ERR_MASK_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_RC1_PCIE_UNCORR_ERR_SEVERITY                                                    0x3fff7bfd0457\n#define regBIF_CFG_DEV0_RC1_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_RC1_PCIE_CORR_ERR_STATUS                                                        0x3fff7bfd0458\n#define regBIF_CFG_DEV0_RC1_PCIE_CORR_ERR_STATUS_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_RC1_PCIE_CORR_ERR_MASK                                                          0x3fff7bfd0459\n#define regBIF_CFG_DEV0_RC1_PCIE_CORR_ERR_MASK_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_RC1_PCIE_ADV_ERR_CAP_CNTL                                                       0x3fff7bfd045a\n#define regBIF_CFG_DEV0_RC1_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_RC1_PCIE_HDR_LOG0                                                               0x3fff7bfd045b\n#define regBIF_CFG_DEV0_RC1_PCIE_HDR_LOG0_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_RC1_PCIE_HDR_LOG1                                                               0x3fff7bfd045c\n#define regBIF_CFG_DEV0_RC1_PCIE_HDR_LOG1_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_RC1_PCIE_HDR_LOG2                                                               0x3fff7bfd045d\n#define regBIF_CFG_DEV0_RC1_PCIE_HDR_LOG2_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_RC1_PCIE_HDR_LOG3                                                               0x3fff7bfd045e\n#define regBIF_CFG_DEV0_RC1_PCIE_HDR_LOG3_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_RC1_PCIE_ROOT_ERR_CMD                                                           0x3fff7bfd045f\n#define regBIF_CFG_DEV0_RC1_PCIE_ROOT_ERR_CMD_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_RC1_PCIE_ROOT_ERR_STATUS                                                        0x3fff7bfd0460\n#define regBIF_CFG_DEV0_RC1_PCIE_ROOT_ERR_STATUS_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_RC1_PCIE_ERR_SRC_ID                                                             0x3fff7bfd0461\n#define regBIF_CFG_DEV0_RC1_PCIE_ERR_SRC_ID_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_RC1_PCIE_TLP_PREFIX_LOG0                                                        0x3fff7bfd0462\n#define regBIF_CFG_DEV0_RC1_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_RC1_PCIE_TLP_PREFIX_LOG1                                                        0x3fff7bfd0463\n#define regBIF_CFG_DEV0_RC1_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_RC1_PCIE_TLP_PREFIX_LOG2                                                        0x3fff7bfd0464\n#define regBIF_CFG_DEV0_RC1_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_RC1_PCIE_TLP_PREFIX_LOG3                                                        0x3fff7bfd0465\n#define regBIF_CFG_DEV0_RC1_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_RC1_PCIE_SECONDARY_ENH_CAP_LIST                                                 0x3fff7bfd049c\n#define regBIF_CFG_DEV0_RC1_PCIE_SECONDARY_ENH_CAP_LIST_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_RC1_PCIE_LINK_CNTL3                                                             0x3fff7bfd049d\n#define regBIF_CFG_DEV0_RC1_PCIE_LINK_CNTL3_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_RC1_PCIE_LANE_ERROR_STATUS                                                      0x3fff7bfd049e\n#define regBIF_CFG_DEV0_RC1_PCIE_LANE_ERROR_STATUS_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_RC1_PCIE_LANE_0_EQUALIZATION_CNTL                                               0x3fff7bfd049f\n#define regBIF_CFG_DEV0_RC1_PCIE_LANE_0_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_RC1_PCIE_LANE_1_EQUALIZATION_CNTL                                               0x3fff7bfd049f\n#define regBIF_CFG_DEV0_RC1_PCIE_LANE_1_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_RC1_PCIE_LANE_2_EQUALIZATION_CNTL                                               0x3fff7bfd04a0\n#define regBIF_CFG_DEV0_RC1_PCIE_LANE_2_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_RC1_PCIE_LANE_3_EQUALIZATION_CNTL                                               0x3fff7bfd04a0\n#define regBIF_CFG_DEV0_RC1_PCIE_LANE_3_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_RC1_PCIE_LANE_4_EQUALIZATION_CNTL                                               0x3fff7bfd04a1\n#define regBIF_CFG_DEV0_RC1_PCIE_LANE_4_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_RC1_PCIE_LANE_5_EQUALIZATION_CNTL                                               0x3fff7bfd04a1\n#define regBIF_CFG_DEV0_RC1_PCIE_LANE_5_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_RC1_PCIE_LANE_6_EQUALIZATION_CNTL                                               0x3fff7bfd04a2\n#define regBIF_CFG_DEV0_RC1_PCIE_LANE_6_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_RC1_PCIE_LANE_7_EQUALIZATION_CNTL                                               0x3fff7bfd04a2\n#define regBIF_CFG_DEV0_RC1_PCIE_LANE_7_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_RC1_PCIE_LANE_8_EQUALIZATION_CNTL                                               0x3fff7bfd04a3\n#define regBIF_CFG_DEV0_RC1_PCIE_LANE_8_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_RC1_PCIE_LANE_9_EQUALIZATION_CNTL                                               0x3fff7bfd04a3\n#define regBIF_CFG_DEV0_RC1_PCIE_LANE_9_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_RC1_PCIE_LANE_10_EQUALIZATION_CNTL                                              0x3fff7bfd04a4\n#define regBIF_CFG_DEV0_RC1_PCIE_LANE_10_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_RC1_PCIE_LANE_11_EQUALIZATION_CNTL                                              0x3fff7bfd04a4\n#define regBIF_CFG_DEV0_RC1_PCIE_LANE_11_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_RC1_PCIE_LANE_12_EQUALIZATION_CNTL                                              0x3fff7bfd04a5\n#define regBIF_CFG_DEV0_RC1_PCIE_LANE_12_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_RC1_PCIE_LANE_13_EQUALIZATION_CNTL                                              0x3fff7bfd04a5\n#define regBIF_CFG_DEV0_RC1_PCIE_LANE_13_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_RC1_PCIE_LANE_14_EQUALIZATION_CNTL                                              0x3fff7bfd04a6\n#define regBIF_CFG_DEV0_RC1_PCIE_LANE_14_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_RC1_PCIE_LANE_15_EQUALIZATION_CNTL                                              0x3fff7bfd04a6\n#define regBIF_CFG_DEV0_RC1_PCIE_LANE_15_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_RC1_PCIE_ACS_ENH_CAP_LIST                                                       0x3fff7bfd04a8\n#define regBIF_CFG_DEV0_RC1_PCIE_ACS_ENH_CAP_LIST_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_RC1_PCIE_ACS_CAP                                                                0x3fff7bfd04a9\n#define regBIF_CFG_DEV0_RC1_PCIE_ACS_CAP_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_RC1_PCIE_ACS_CNTL                                                               0x3fff7bfd04a9\n#define regBIF_CFG_DEV0_RC1_PCIE_ACS_CNTL_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_RC1_PCIE_DLF_ENH_CAP_LIST                                                       0x3fff7bfd0500\n#define regBIF_CFG_DEV0_RC1_PCIE_DLF_ENH_CAP_LIST_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_RC1_DATA_LINK_FEATURE_CAP                                                       0x3fff7bfd0501\n#define regBIF_CFG_DEV0_RC1_DATA_LINK_FEATURE_CAP_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_RC1_DATA_LINK_FEATURE_STATUS                                                    0x3fff7bfd0502\n#define regBIF_CFG_DEV0_RC1_DATA_LINK_FEATURE_STATUS_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_RC1_PCIE_PHY_16GT_ENH_CAP_LIST                                                  0x3fff7bfd0504\n#define regBIF_CFG_DEV0_RC1_PCIE_PHY_16GT_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_RC1_LINK_CAP_16GT                                                               0x3fff7bfd0505\n#define regBIF_CFG_DEV0_RC1_LINK_CAP_16GT_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_RC1_LINK_CNTL_16GT                                                              0x3fff7bfd0506\n#define regBIF_CFG_DEV0_RC1_LINK_CNTL_16GT_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_RC1_LINK_STATUS_16GT                                                            0x3fff7bfd0507\n#define regBIF_CFG_DEV0_RC1_LINK_STATUS_16GT_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_RC1_LOCAL_PARITY_MISMATCH_STATUS_16GT                                           0x3fff7bfd0508\n#define regBIF_CFG_DEV0_RC1_LOCAL_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_RC1_RTM1_PARITY_MISMATCH_STATUS_16GT                                            0x3fff7bfd0509\n#define regBIF_CFG_DEV0_RC1_RTM1_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_RC1_RTM2_PARITY_MISMATCH_STATUS_16GT                                            0x3fff7bfd050a\n#define regBIF_CFG_DEV0_RC1_RTM2_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_RC1_LANE_0_EQUALIZATION_CNTL_16GT                                               0x3fff7bfd050c\n#define regBIF_CFG_DEV0_RC1_LANE_0_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_RC1_LANE_1_EQUALIZATION_CNTL_16GT                                               0x3fff7bfd050c\n#define regBIF_CFG_DEV0_RC1_LANE_1_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_RC1_LANE_2_EQUALIZATION_CNTL_16GT                                               0x3fff7bfd050c\n#define regBIF_CFG_DEV0_RC1_LANE_2_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_RC1_LANE_3_EQUALIZATION_CNTL_16GT                                               0x3fff7bfd050c\n#define regBIF_CFG_DEV0_RC1_LANE_3_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_RC1_LANE_4_EQUALIZATION_CNTL_16GT                                               0x3fff7bfd050d\n#define regBIF_CFG_DEV0_RC1_LANE_4_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_RC1_LANE_5_EQUALIZATION_CNTL_16GT                                               0x3fff7bfd050d\n#define regBIF_CFG_DEV0_RC1_LANE_5_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_RC1_LANE_6_EQUALIZATION_CNTL_16GT                                               0x3fff7bfd050d\n#define regBIF_CFG_DEV0_RC1_LANE_6_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_RC1_LANE_7_EQUALIZATION_CNTL_16GT                                               0x3fff7bfd050d\n#define regBIF_CFG_DEV0_RC1_LANE_7_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_RC1_LANE_8_EQUALIZATION_CNTL_16GT                                               0x3fff7bfd050e\n#define regBIF_CFG_DEV0_RC1_LANE_8_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_RC1_LANE_9_EQUALIZATION_CNTL_16GT                                               0x3fff7bfd050e\n#define regBIF_CFG_DEV0_RC1_LANE_9_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_RC1_LANE_10_EQUALIZATION_CNTL_16GT                                              0x3fff7bfd050e\n#define regBIF_CFG_DEV0_RC1_LANE_10_EQUALIZATION_CNTL_16GT_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_RC1_LANE_11_EQUALIZATION_CNTL_16GT                                              0x3fff7bfd050e\n#define regBIF_CFG_DEV0_RC1_LANE_11_EQUALIZATION_CNTL_16GT_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_RC1_LANE_12_EQUALIZATION_CNTL_16GT                                              0x3fff7bfd050f\n#define regBIF_CFG_DEV0_RC1_LANE_12_EQUALIZATION_CNTL_16GT_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_RC1_LANE_13_EQUALIZATION_CNTL_16GT                                              0x3fff7bfd050f\n#define regBIF_CFG_DEV0_RC1_LANE_13_EQUALIZATION_CNTL_16GT_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_RC1_LANE_14_EQUALIZATION_CNTL_16GT                                              0x3fff7bfd050f\n#define regBIF_CFG_DEV0_RC1_LANE_14_EQUALIZATION_CNTL_16GT_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_RC1_LANE_15_EQUALIZATION_CNTL_16GT                                              0x3fff7bfd050f\n#define regBIF_CFG_DEV0_RC1_LANE_15_EQUALIZATION_CNTL_16GT_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_RC1_PCIE_MARGINING_ENH_CAP_LIST                                                 0x3fff7bfd0514\n#define regBIF_CFG_DEV0_RC1_PCIE_MARGINING_ENH_CAP_LIST_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_RC1_MARGINING_PORT_CAP                                                          0x3fff7bfd0515\n#define regBIF_CFG_DEV0_RC1_MARGINING_PORT_CAP_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_RC1_MARGINING_PORT_STATUS                                                       0x3fff7bfd0515\n#define regBIF_CFG_DEV0_RC1_MARGINING_PORT_STATUS_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_RC1_LANE_0_MARGINING_LANE_CNTL                                                  0x3fff7bfd0516\n#define regBIF_CFG_DEV0_RC1_LANE_0_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_RC1_LANE_0_MARGINING_LANE_STATUS                                                0x3fff7bfd0516\n#define regBIF_CFG_DEV0_RC1_LANE_0_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_RC1_LANE_1_MARGINING_LANE_CNTL                                                  0x3fff7bfd0517\n#define regBIF_CFG_DEV0_RC1_LANE_1_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_RC1_LANE_1_MARGINING_LANE_STATUS                                                0x3fff7bfd0517\n#define regBIF_CFG_DEV0_RC1_LANE_1_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_RC1_LANE_2_MARGINING_LANE_CNTL                                                  0x3fff7bfd0518\n#define regBIF_CFG_DEV0_RC1_LANE_2_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_RC1_LANE_2_MARGINING_LANE_STATUS                                                0x3fff7bfd0518\n#define regBIF_CFG_DEV0_RC1_LANE_2_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_RC1_LANE_3_MARGINING_LANE_CNTL                                                  0x3fff7bfd0519\n#define regBIF_CFG_DEV0_RC1_LANE_3_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_RC1_LANE_3_MARGINING_LANE_STATUS                                                0x3fff7bfd0519\n#define regBIF_CFG_DEV0_RC1_LANE_3_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_RC1_LANE_4_MARGINING_LANE_CNTL                                                  0x3fff7bfd051a\n#define regBIF_CFG_DEV0_RC1_LANE_4_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_RC1_LANE_4_MARGINING_LANE_STATUS                                                0x3fff7bfd051a\n#define regBIF_CFG_DEV0_RC1_LANE_4_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_RC1_LANE_5_MARGINING_LANE_CNTL                                                  0x3fff7bfd051b\n#define regBIF_CFG_DEV0_RC1_LANE_5_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_RC1_LANE_5_MARGINING_LANE_STATUS                                                0x3fff7bfd051b\n#define regBIF_CFG_DEV0_RC1_LANE_5_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_RC1_LANE_6_MARGINING_LANE_CNTL                                                  0x3fff7bfd051c\n#define regBIF_CFG_DEV0_RC1_LANE_6_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_RC1_LANE_6_MARGINING_LANE_STATUS                                                0x3fff7bfd051c\n#define regBIF_CFG_DEV0_RC1_LANE_6_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_RC1_LANE_7_MARGINING_LANE_CNTL                                                  0x3fff7bfd051d\n#define regBIF_CFG_DEV0_RC1_LANE_7_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_RC1_LANE_7_MARGINING_LANE_STATUS                                                0x3fff7bfd051d\n#define regBIF_CFG_DEV0_RC1_LANE_7_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_RC1_LANE_8_MARGINING_LANE_CNTL                                                  0x3fff7bfd051e\n#define regBIF_CFG_DEV0_RC1_LANE_8_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_RC1_LANE_8_MARGINING_LANE_STATUS                                                0x3fff7bfd051e\n#define regBIF_CFG_DEV0_RC1_LANE_8_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_RC1_LANE_9_MARGINING_LANE_CNTL                                                  0x3fff7bfd051f\n#define regBIF_CFG_DEV0_RC1_LANE_9_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_RC1_LANE_9_MARGINING_LANE_STATUS                                                0x3fff7bfd051f\n#define regBIF_CFG_DEV0_RC1_LANE_9_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_RC1_LANE_10_MARGINING_LANE_CNTL                                                 0x3fff7bfd0520\n#define regBIF_CFG_DEV0_RC1_LANE_10_MARGINING_LANE_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_RC1_LANE_10_MARGINING_LANE_STATUS                                               0x3fff7bfd0520\n#define regBIF_CFG_DEV0_RC1_LANE_10_MARGINING_LANE_STATUS_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_RC1_LANE_11_MARGINING_LANE_CNTL                                                 0x3fff7bfd0521\n#define regBIF_CFG_DEV0_RC1_LANE_11_MARGINING_LANE_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_RC1_LANE_11_MARGINING_LANE_STATUS                                               0x3fff7bfd0521\n#define regBIF_CFG_DEV0_RC1_LANE_11_MARGINING_LANE_STATUS_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_RC1_LANE_12_MARGINING_LANE_CNTL                                                 0x3fff7bfd0522\n#define regBIF_CFG_DEV0_RC1_LANE_12_MARGINING_LANE_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_RC1_LANE_12_MARGINING_LANE_STATUS                                               0x3fff7bfd0522\n#define regBIF_CFG_DEV0_RC1_LANE_12_MARGINING_LANE_STATUS_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_RC1_LANE_13_MARGINING_LANE_CNTL                                                 0x3fff7bfd0523\n#define regBIF_CFG_DEV0_RC1_LANE_13_MARGINING_LANE_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_RC1_LANE_13_MARGINING_LANE_STATUS                                               0x3fff7bfd0523\n#define regBIF_CFG_DEV0_RC1_LANE_13_MARGINING_LANE_STATUS_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_RC1_LANE_14_MARGINING_LANE_CNTL                                                 0x3fff7bfd0524\n#define regBIF_CFG_DEV0_RC1_LANE_14_MARGINING_LANE_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_RC1_LANE_14_MARGINING_LANE_STATUS                                               0x3fff7bfd0524\n#define regBIF_CFG_DEV0_RC1_LANE_14_MARGINING_LANE_STATUS_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_RC1_LANE_15_MARGINING_LANE_CNTL                                                 0x3fff7bfd0525\n#define regBIF_CFG_DEV0_RC1_LANE_15_MARGINING_LANE_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_RC1_LANE_15_MARGINING_LANE_STATUS                                               0x3fff7bfd0525\n#define regBIF_CFG_DEV0_RC1_LANE_15_MARGINING_LANE_STATUS_BASE_IDX                                      5\n\n\n\n\n#define regBIF_CFG_DEV1_RC1_VENDOR_ID                                                                   0x3fff7bfd0800\n#define regBIF_CFG_DEV1_RC1_VENDOR_ID_BASE_IDX                                                          5\n#define regBIF_CFG_DEV1_RC1_DEVICE_ID                                                                   0x3fff7bfd0800\n#define regBIF_CFG_DEV1_RC1_DEVICE_ID_BASE_IDX                                                          5\n#define regBIF_CFG_DEV1_RC1_COMMAND                                                                     0x3fff7bfd0801\n#define regBIF_CFG_DEV1_RC1_COMMAND_BASE_IDX                                                            5\n#define regBIF_CFG_DEV1_RC1_STATUS                                                                      0x3fff7bfd0801\n#define regBIF_CFG_DEV1_RC1_STATUS_BASE_IDX                                                             5\n#define regBIF_CFG_DEV1_RC1_REVISION_ID                                                                 0x3fff7bfd0802\n#define regBIF_CFG_DEV1_RC1_REVISION_ID_BASE_IDX                                                        5\n#define regBIF_CFG_DEV1_RC1_PROG_INTERFACE                                                              0x3fff7bfd0802\n#define regBIF_CFG_DEV1_RC1_PROG_INTERFACE_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_RC1_SUB_CLASS                                                                   0x3fff7bfd0802\n#define regBIF_CFG_DEV1_RC1_SUB_CLASS_BASE_IDX                                                          5\n#define regBIF_CFG_DEV1_RC1_BASE_CLASS                                                                  0x3fff7bfd0802\n#define regBIF_CFG_DEV1_RC1_BASE_CLASS_BASE_IDX                                                         5\n#define regBIF_CFG_DEV1_RC1_CACHE_LINE                                                                  0x3fff7bfd0803\n#define regBIF_CFG_DEV1_RC1_CACHE_LINE_BASE_IDX                                                         5\n#define regBIF_CFG_DEV1_RC1_LATENCY                                                                     0x3fff7bfd0803\n#define regBIF_CFG_DEV1_RC1_LATENCY_BASE_IDX                                                            5\n#define regBIF_CFG_DEV1_RC1_HEADER                                                                      0x3fff7bfd0803\n#define regBIF_CFG_DEV1_RC1_HEADER_BASE_IDX                                                             5\n#define regBIF_CFG_DEV1_RC1_BIST                                                                        0x3fff7bfd0803\n#define regBIF_CFG_DEV1_RC1_BIST_BASE_IDX                                                               5\n#define regBIF_CFG_DEV1_RC1_BASE_ADDR_1                                                                 0x3fff7bfd0804\n#define regBIF_CFG_DEV1_RC1_BASE_ADDR_1_BASE_IDX                                                        5\n#define regBIF_CFG_DEV1_RC1_BASE_ADDR_2                                                                 0x3fff7bfd0805\n#define regBIF_CFG_DEV1_RC1_BASE_ADDR_2_BASE_IDX                                                        5\n#define regBIF_CFG_DEV1_RC1_SUB_BUS_NUMBER_LATENCY                                                      0x3fff7bfd0806\n#define regBIF_CFG_DEV1_RC1_SUB_BUS_NUMBER_LATENCY_BASE_IDX                                             5\n#define regBIF_CFG_DEV1_RC1_IO_BASE_LIMIT                                                               0x3fff7bfd0807\n#define regBIF_CFG_DEV1_RC1_IO_BASE_LIMIT_BASE_IDX                                                      5\n#define regBIF_CFG_DEV1_RC1_SECONDARY_STATUS                                                            0x3fff7bfd0807\n#define regBIF_CFG_DEV1_RC1_SECONDARY_STATUS_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_RC1_MEM_BASE_LIMIT                                                              0x3fff7bfd0808\n#define regBIF_CFG_DEV1_RC1_MEM_BASE_LIMIT_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_RC1_PREF_BASE_LIMIT                                                             0x3fff7bfd0809\n#define regBIF_CFG_DEV1_RC1_PREF_BASE_LIMIT_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_RC1_PREF_BASE_UPPER                                                             0x3fff7bfd080a\n#define regBIF_CFG_DEV1_RC1_PREF_BASE_UPPER_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_RC1_PREF_LIMIT_UPPER                                                            0x3fff7bfd080b\n#define regBIF_CFG_DEV1_RC1_PREF_LIMIT_UPPER_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_RC1_IO_BASE_LIMIT_HI                                                            0x3fff7bfd080c\n#define regBIF_CFG_DEV1_RC1_IO_BASE_LIMIT_HI_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_RC1_CAP_PTR                                                                     0x3fff7bfd080d\n#define regBIF_CFG_DEV1_RC1_CAP_PTR_BASE_IDX                                                            5\n#define regBIF_CFG_DEV1_RC1_ROM_BASE_ADDR                                                               0x3fff7bfd080e\n#define regBIF_CFG_DEV1_RC1_ROM_BASE_ADDR_BASE_IDX                                                      5\n#define regBIF_CFG_DEV1_RC1_INTERRUPT_LINE                                                              0x3fff7bfd080f\n#define regBIF_CFG_DEV1_RC1_INTERRUPT_LINE_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_RC1_INTERRUPT_PIN                                                               0x3fff7bfd080f\n#define regBIF_CFG_DEV1_RC1_INTERRUPT_PIN_BASE_IDX                                                      5\n#define regBIF_CFG_DEV1_RC1_IRQ_BRIDGE_CNTL                                                             0x3fff7bfd080f\n#define regBIF_CFG_DEV1_RC1_IRQ_BRIDGE_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_RC1_EXT_BRIDGE_CNTL                                                             0x3fff7bfd0810\n#define regBIF_CFG_DEV1_RC1_EXT_BRIDGE_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_RC1_PMI_CAP_LIST                                                                0x3fff7bfd0814\n#define regBIF_CFG_DEV1_RC1_PMI_CAP_LIST_BASE_IDX                                                       5\n#define regBIF_CFG_DEV1_RC1_PMI_CAP                                                                     0x3fff7bfd0814\n#define regBIF_CFG_DEV1_RC1_PMI_CAP_BASE_IDX                                                            5\n#define regBIF_CFG_DEV1_RC1_PMI_STATUS_CNTL                                                             0x3fff7bfd0815\n#define regBIF_CFG_DEV1_RC1_PMI_STATUS_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_RC1_PCIE_CAP_LIST                                                               0x3fff7bfd0816\n#define regBIF_CFG_DEV1_RC1_PCIE_CAP_LIST_BASE_IDX                                                      5\n#define regBIF_CFG_DEV1_RC1_PCIE_CAP                                                                    0x3fff7bfd0816\n#define regBIF_CFG_DEV1_RC1_PCIE_CAP_BASE_IDX                                                           5\n#define regBIF_CFG_DEV1_RC1_DEVICE_CAP                                                                  0x3fff7bfd0817\n#define regBIF_CFG_DEV1_RC1_DEVICE_CAP_BASE_IDX                                                         5\n#define regBIF_CFG_DEV1_RC1_DEVICE_CNTL                                                                 0x3fff7bfd0818\n#define regBIF_CFG_DEV1_RC1_DEVICE_CNTL_BASE_IDX                                                        5\n#define regBIF_CFG_DEV1_RC1_DEVICE_STATUS                                                               0x3fff7bfd0818\n#define regBIF_CFG_DEV1_RC1_DEVICE_STATUS_BASE_IDX                                                      5\n#define regBIF_CFG_DEV1_RC1_LINK_CAP                                                                    0x3fff7bfd0819\n#define regBIF_CFG_DEV1_RC1_LINK_CAP_BASE_IDX                                                           5\n#define regBIF_CFG_DEV1_RC1_LINK_CNTL                                                                   0x3fff7bfd081a\n#define regBIF_CFG_DEV1_RC1_LINK_CNTL_BASE_IDX                                                          5\n#define regBIF_CFG_DEV1_RC1_LINK_STATUS                                                                 0x3fff7bfd081a\n#define regBIF_CFG_DEV1_RC1_LINK_STATUS_BASE_IDX                                                        5\n#define regBIF_CFG_DEV1_RC1_SLOT_CAP                                                                    0x3fff7bfd081b\n#define regBIF_CFG_DEV1_RC1_SLOT_CAP_BASE_IDX                                                           5\n#define regBIF_CFG_DEV1_RC1_SLOT_CNTL                                                                   0x3fff7bfd081c\n#define regBIF_CFG_DEV1_RC1_SLOT_CNTL_BASE_IDX                                                          5\n#define regBIF_CFG_DEV1_RC1_SLOT_STATUS                                                                 0x3fff7bfd081c\n#define regBIF_CFG_DEV1_RC1_SLOT_STATUS_BASE_IDX                                                        5\n#define regBIF_CFG_DEV1_RC1_ROOT_CNTL                                                                   0x3fff7bfd081d\n#define regBIF_CFG_DEV1_RC1_ROOT_CNTL_BASE_IDX                                                          5\n#define regBIF_CFG_DEV1_RC1_ROOT_CAP                                                                    0x3fff7bfd081d\n#define regBIF_CFG_DEV1_RC1_ROOT_CAP_BASE_IDX                                                           5\n#define regBIF_CFG_DEV1_RC1_ROOT_STATUS                                                                 0x3fff7bfd081e\n#define regBIF_CFG_DEV1_RC1_ROOT_STATUS_BASE_IDX                                                        5\n#define regBIF_CFG_DEV1_RC1_DEVICE_CAP2                                                                 0x3fff7bfd081f\n#define regBIF_CFG_DEV1_RC1_DEVICE_CAP2_BASE_IDX                                                        5\n#define regBIF_CFG_DEV1_RC1_DEVICE_CNTL2                                                                0x3fff7bfd0820\n#define regBIF_CFG_DEV1_RC1_DEVICE_CNTL2_BASE_IDX                                                       5\n#define regBIF_CFG_DEV1_RC1_DEVICE_STATUS2                                                              0x3fff7bfd0820\n#define regBIF_CFG_DEV1_RC1_DEVICE_STATUS2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_RC1_LINK_CAP2                                                                   0x3fff7bfd0821\n#define regBIF_CFG_DEV1_RC1_LINK_CAP2_BASE_IDX                                                          5\n#define regBIF_CFG_DEV1_RC1_LINK_CNTL2                                                                  0x3fff7bfd0822\n#define regBIF_CFG_DEV1_RC1_LINK_CNTL2_BASE_IDX                                                         5\n#define regBIF_CFG_DEV1_RC1_LINK_STATUS2                                                                0x3fff7bfd0822\n#define regBIF_CFG_DEV1_RC1_LINK_STATUS2_BASE_IDX                                                       5\n#define regBIF_CFG_DEV1_RC1_SLOT_CAP2                                                                   0x3fff7bfd0823\n#define regBIF_CFG_DEV1_RC1_SLOT_CAP2_BASE_IDX                                                          5\n#define regBIF_CFG_DEV1_RC1_SLOT_CNTL2                                                                  0x3fff7bfd0824\n#define regBIF_CFG_DEV1_RC1_SLOT_CNTL2_BASE_IDX                                                         5\n#define regBIF_CFG_DEV1_RC1_SLOT_STATUS2                                                                0x3fff7bfd0824\n#define regBIF_CFG_DEV1_RC1_SLOT_STATUS2_BASE_IDX                                                       5\n#define regBIF_CFG_DEV1_RC1_MSI_CAP_LIST                                                                0x3fff7bfd0828\n#define regBIF_CFG_DEV1_RC1_MSI_CAP_LIST_BASE_IDX                                                       5\n#define regBIF_CFG_DEV1_RC1_MSI_MSG_CNTL                                                                0x3fff7bfd0828\n#define regBIF_CFG_DEV1_RC1_MSI_MSG_CNTL_BASE_IDX                                                       5\n#define regBIF_CFG_DEV1_RC1_MSI_MSG_ADDR_LO                                                             0x3fff7bfd0829\n#define regBIF_CFG_DEV1_RC1_MSI_MSG_ADDR_LO_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_RC1_MSI_MSG_ADDR_HI                                                             0x3fff7bfd082a\n#define regBIF_CFG_DEV1_RC1_MSI_MSG_ADDR_HI_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_RC1_MSI_MSG_DATA                                                                0x3fff7bfd082a\n#define regBIF_CFG_DEV1_RC1_MSI_MSG_DATA_BASE_IDX                                                       5\n#define regBIF_CFG_DEV1_RC1_MSI_EXT_MSG_DATA                                                            0x3fff7bfd082a\n#define regBIF_CFG_DEV1_RC1_MSI_EXT_MSG_DATA_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_RC1_MSI_MSG_DATA_64                                                             0x3fff7bfd082b\n#define regBIF_CFG_DEV1_RC1_MSI_MSG_DATA_64_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_RC1_MSI_EXT_MSG_DATA_64                                                         0x3fff7bfd082b\n#define regBIF_CFG_DEV1_RC1_MSI_EXT_MSG_DATA_64_BASE_IDX                                                5\n#define regBIF_CFG_DEV1_RC1_SSID_CAP_LIST                                                               0x3fff7bfd0830\n#define regBIF_CFG_DEV1_RC1_SSID_CAP_LIST_BASE_IDX                                                      5\n#define regBIF_CFG_DEV1_RC1_SSID_CAP                                                                    0x3fff7bfd0831\n#define regBIF_CFG_DEV1_RC1_SSID_CAP_BASE_IDX                                                           5\n#define regBIF_CFG_DEV1_RC1_MSI_MAP_CAP_LIST                                                            0x3fff7bfd0832\n#define regBIF_CFG_DEV1_RC1_MSI_MAP_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_RC1_MSI_MAP_CAP                                                                 0x3fff7bfd0832\n#define regBIF_CFG_DEV1_RC1_MSI_MAP_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV1_RC1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                           0x3fff7bfd0840\n#define regBIF_CFG_DEV1_RC1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                                  5\n#define regBIF_CFG_DEV1_RC1_PCIE_VENDOR_SPECIFIC_HDR                                                    0x3fff7bfd0841\n#define regBIF_CFG_DEV1_RC1_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_RC1_PCIE_VENDOR_SPECIFIC1                                                       0x3fff7bfd0842\n#define regBIF_CFG_DEV1_RC1_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                              5\n#define regBIF_CFG_DEV1_RC1_PCIE_VENDOR_SPECIFIC2                                                       0x3fff7bfd0843\n#define regBIF_CFG_DEV1_RC1_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                              5\n#define regBIF_CFG_DEV1_RC1_PCIE_VC_ENH_CAP_LIST                                                        0x3fff7bfd0844\n#define regBIF_CFG_DEV1_RC1_PCIE_VC_ENH_CAP_LIST_BASE_IDX                                               5\n#define regBIF_CFG_DEV1_RC1_PCIE_PORT_VC_CAP_REG1                                                       0x3fff7bfd0845\n#define regBIF_CFG_DEV1_RC1_PCIE_PORT_VC_CAP_REG1_BASE_IDX                                              5\n#define regBIF_CFG_DEV1_RC1_PCIE_PORT_VC_CAP_REG2                                                       0x3fff7bfd0846\n#define regBIF_CFG_DEV1_RC1_PCIE_PORT_VC_CAP_REG2_BASE_IDX                                              5\n#define regBIF_CFG_DEV1_RC1_PCIE_PORT_VC_CNTL                                                           0x3fff7bfd0847\n#define regBIF_CFG_DEV1_RC1_PCIE_PORT_VC_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV1_RC1_PCIE_PORT_VC_STATUS                                                         0x3fff7bfd0847\n#define regBIF_CFG_DEV1_RC1_PCIE_PORT_VC_STATUS_BASE_IDX                                                5\n#define regBIF_CFG_DEV1_RC1_PCIE_VC0_RESOURCE_CAP                                                       0x3fff7bfd0848\n#define regBIF_CFG_DEV1_RC1_PCIE_VC0_RESOURCE_CAP_BASE_IDX                                              5\n#define regBIF_CFG_DEV1_RC1_PCIE_VC0_RESOURCE_CNTL                                                      0x3fff7bfd0849\n#define regBIF_CFG_DEV1_RC1_PCIE_VC0_RESOURCE_CNTL_BASE_IDX                                             5\n#define regBIF_CFG_DEV1_RC1_PCIE_VC0_RESOURCE_STATUS                                                    0x3fff7bfd084a\n#define regBIF_CFG_DEV1_RC1_PCIE_VC0_RESOURCE_STATUS_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_RC1_PCIE_VC1_RESOURCE_CAP                                                       0x3fff7bfd084b\n#define regBIF_CFG_DEV1_RC1_PCIE_VC1_RESOURCE_CAP_BASE_IDX                                              5\n#define regBIF_CFG_DEV1_RC1_PCIE_VC1_RESOURCE_CNTL                                                      0x3fff7bfd084c\n#define regBIF_CFG_DEV1_RC1_PCIE_VC1_RESOURCE_CNTL_BASE_IDX                                             5\n#define regBIF_CFG_DEV1_RC1_PCIE_VC1_RESOURCE_STATUS                                                    0x3fff7bfd084d\n#define regBIF_CFG_DEV1_RC1_PCIE_VC1_RESOURCE_STATUS_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_RC1_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                            0x3fff7bfd0850\n#define regBIF_CFG_DEV1_RC1_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_RC1_PCIE_DEV_SERIAL_NUM_DW1                                                     0x3fff7bfd0851\n#define regBIF_CFG_DEV1_RC1_PCIE_DEV_SERIAL_NUM_DW1_BASE_IDX                                            5\n#define regBIF_CFG_DEV1_RC1_PCIE_DEV_SERIAL_NUM_DW2                                                     0x3fff7bfd0852\n#define regBIF_CFG_DEV1_RC1_PCIE_DEV_SERIAL_NUM_DW2_BASE_IDX                                            5\n#define regBIF_CFG_DEV1_RC1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                               0x3fff7bfd0854\n#define regBIF_CFG_DEV1_RC1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_RC1_PCIE_UNCORR_ERR_STATUS                                                      0x3fff7bfd0855\n#define regBIF_CFG_DEV1_RC1_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                             5\n#define regBIF_CFG_DEV1_RC1_PCIE_UNCORR_ERR_MASK                                                        0x3fff7bfd0856\n#define regBIF_CFG_DEV1_RC1_PCIE_UNCORR_ERR_MASK_BASE_IDX                                               5\n#define regBIF_CFG_DEV1_RC1_PCIE_UNCORR_ERR_SEVERITY                                                    0x3fff7bfd0857\n#define regBIF_CFG_DEV1_RC1_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_RC1_PCIE_CORR_ERR_STATUS                                                        0x3fff7bfd0858\n#define regBIF_CFG_DEV1_RC1_PCIE_CORR_ERR_STATUS_BASE_IDX                                               5\n#define regBIF_CFG_DEV1_RC1_PCIE_CORR_ERR_MASK                                                          0x3fff7bfd0859\n#define regBIF_CFG_DEV1_RC1_PCIE_CORR_ERR_MASK_BASE_IDX                                                 5\n#define regBIF_CFG_DEV1_RC1_PCIE_ADV_ERR_CAP_CNTL                                                       0x3fff7bfd085a\n#define regBIF_CFG_DEV1_RC1_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                              5\n#define regBIF_CFG_DEV1_RC1_PCIE_HDR_LOG0                                                               0x3fff7bfd085b\n#define regBIF_CFG_DEV1_RC1_PCIE_HDR_LOG0_BASE_IDX                                                      5\n#define regBIF_CFG_DEV1_RC1_PCIE_HDR_LOG1                                                               0x3fff7bfd085c\n#define regBIF_CFG_DEV1_RC1_PCIE_HDR_LOG1_BASE_IDX                                                      5\n#define regBIF_CFG_DEV1_RC1_PCIE_HDR_LOG2                                                               0x3fff7bfd085d\n#define regBIF_CFG_DEV1_RC1_PCIE_HDR_LOG2_BASE_IDX                                                      5\n#define regBIF_CFG_DEV1_RC1_PCIE_HDR_LOG3                                                               0x3fff7bfd085e\n#define regBIF_CFG_DEV1_RC1_PCIE_HDR_LOG3_BASE_IDX                                                      5\n#define regBIF_CFG_DEV1_RC1_PCIE_ROOT_ERR_CMD                                                           0x3fff7bfd085f\n#define regBIF_CFG_DEV1_RC1_PCIE_ROOT_ERR_CMD_BASE_IDX                                                  5\n#define regBIF_CFG_DEV1_RC1_PCIE_ROOT_ERR_STATUS                                                        0x3fff7bfd0860\n#define regBIF_CFG_DEV1_RC1_PCIE_ROOT_ERR_STATUS_BASE_IDX                                               5\n#define regBIF_CFG_DEV1_RC1_PCIE_ERR_SRC_ID                                                             0x3fff7bfd0861\n#define regBIF_CFG_DEV1_RC1_PCIE_ERR_SRC_ID_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_RC1_PCIE_TLP_PREFIX_LOG0                                                        0x3fff7bfd0862\n#define regBIF_CFG_DEV1_RC1_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                               5\n#define regBIF_CFG_DEV1_RC1_PCIE_TLP_PREFIX_LOG1                                                        0x3fff7bfd0863\n#define regBIF_CFG_DEV1_RC1_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                               5\n#define regBIF_CFG_DEV1_RC1_PCIE_TLP_PREFIX_LOG2                                                        0x3fff7bfd0864\n#define regBIF_CFG_DEV1_RC1_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                               5\n#define regBIF_CFG_DEV1_RC1_PCIE_TLP_PREFIX_LOG3                                                        0x3fff7bfd0865\n#define regBIF_CFG_DEV1_RC1_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                               5\n#define regBIF_CFG_DEV1_RC1_PCIE_SECONDARY_ENH_CAP_LIST                                                 0x3fff7bfd089c\n#define regBIF_CFG_DEV1_RC1_PCIE_SECONDARY_ENH_CAP_LIST_BASE_IDX                                        5\n#define regBIF_CFG_DEV1_RC1_PCIE_LINK_CNTL3                                                             0x3fff7bfd089d\n#define regBIF_CFG_DEV1_RC1_PCIE_LINK_CNTL3_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_RC1_PCIE_LANE_ERROR_STATUS                                                      0x3fff7bfd089e\n#define regBIF_CFG_DEV1_RC1_PCIE_LANE_ERROR_STATUS_BASE_IDX                                             5\n#define regBIF_CFG_DEV1_RC1_PCIE_LANE_0_EQUALIZATION_CNTL                                               0x3fff7bfd089f\n#define regBIF_CFG_DEV1_RC1_PCIE_LANE_0_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_RC1_PCIE_LANE_1_EQUALIZATION_CNTL                                               0x3fff7bfd089f\n#define regBIF_CFG_DEV1_RC1_PCIE_LANE_1_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_RC1_PCIE_LANE_2_EQUALIZATION_CNTL                                               0x3fff7bfd08a0\n#define regBIF_CFG_DEV1_RC1_PCIE_LANE_2_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_RC1_PCIE_LANE_3_EQUALIZATION_CNTL                                               0x3fff7bfd08a0\n#define regBIF_CFG_DEV1_RC1_PCIE_LANE_3_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_RC1_PCIE_LANE_4_EQUALIZATION_CNTL                                               0x3fff7bfd08a1\n#define regBIF_CFG_DEV1_RC1_PCIE_LANE_4_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_RC1_PCIE_LANE_5_EQUALIZATION_CNTL                                               0x3fff7bfd08a1\n#define regBIF_CFG_DEV1_RC1_PCIE_LANE_5_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_RC1_PCIE_LANE_6_EQUALIZATION_CNTL                                               0x3fff7bfd08a2\n#define regBIF_CFG_DEV1_RC1_PCIE_LANE_6_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_RC1_PCIE_LANE_7_EQUALIZATION_CNTL                                               0x3fff7bfd08a2\n#define regBIF_CFG_DEV1_RC1_PCIE_LANE_7_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_RC1_PCIE_LANE_8_EQUALIZATION_CNTL                                               0x3fff7bfd08a3\n#define regBIF_CFG_DEV1_RC1_PCIE_LANE_8_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_RC1_PCIE_LANE_9_EQUALIZATION_CNTL                                               0x3fff7bfd08a3\n#define regBIF_CFG_DEV1_RC1_PCIE_LANE_9_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_RC1_PCIE_LANE_10_EQUALIZATION_CNTL                                              0x3fff7bfd08a4\n#define regBIF_CFG_DEV1_RC1_PCIE_LANE_10_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV1_RC1_PCIE_LANE_11_EQUALIZATION_CNTL                                              0x3fff7bfd08a4\n#define regBIF_CFG_DEV1_RC1_PCIE_LANE_11_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV1_RC1_PCIE_LANE_12_EQUALIZATION_CNTL                                              0x3fff7bfd08a5\n#define regBIF_CFG_DEV1_RC1_PCIE_LANE_12_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV1_RC1_PCIE_LANE_13_EQUALIZATION_CNTL                                              0x3fff7bfd08a5\n#define regBIF_CFG_DEV1_RC1_PCIE_LANE_13_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV1_RC1_PCIE_LANE_14_EQUALIZATION_CNTL                                              0x3fff7bfd08a6\n#define regBIF_CFG_DEV1_RC1_PCIE_LANE_14_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV1_RC1_PCIE_LANE_15_EQUALIZATION_CNTL                                              0x3fff7bfd08a6\n#define regBIF_CFG_DEV1_RC1_PCIE_LANE_15_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV1_RC1_PCIE_ACS_ENH_CAP_LIST                                                       0x3fff7bfd08a8\n#define regBIF_CFG_DEV1_RC1_PCIE_ACS_ENH_CAP_LIST_BASE_IDX                                              5\n#define regBIF_CFG_DEV1_RC1_PCIE_ACS_CAP                                                                0x3fff7bfd08a9\n#define regBIF_CFG_DEV1_RC1_PCIE_ACS_CAP_BASE_IDX                                                       5\n#define regBIF_CFG_DEV1_RC1_PCIE_ACS_CNTL                                                               0x3fff7bfd08a9\n#define regBIF_CFG_DEV1_RC1_PCIE_ACS_CNTL_BASE_IDX                                                      5\n#define regBIF_CFG_DEV1_RC1_PCIE_DLF_ENH_CAP_LIST                                                       0x3fff7bfd0900\n#define regBIF_CFG_DEV1_RC1_PCIE_DLF_ENH_CAP_LIST_BASE_IDX                                              5\n#define regBIF_CFG_DEV1_RC1_DATA_LINK_FEATURE_CAP                                                       0x3fff7bfd0901\n#define regBIF_CFG_DEV1_RC1_DATA_LINK_FEATURE_CAP_BASE_IDX                                              5\n#define regBIF_CFG_DEV1_RC1_DATA_LINK_FEATURE_STATUS                                                    0x3fff7bfd0902\n#define regBIF_CFG_DEV1_RC1_DATA_LINK_FEATURE_STATUS_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_RC1_PCIE_PHY_16GT_ENH_CAP_LIST                                                  0x3fff7bfd0904\n#define regBIF_CFG_DEV1_RC1_PCIE_PHY_16GT_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIF_CFG_DEV1_RC1_LINK_CAP_16GT                                                               0x3fff7bfd0905\n#define regBIF_CFG_DEV1_RC1_LINK_CAP_16GT_BASE_IDX                                                      5\n#define regBIF_CFG_DEV1_RC1_LINK_CNTL_16GT                                                              0x3fff7bfd0906\n#define regBIF_CFG_DEV1_RC1_LINK_CNTL_16GT_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_RC1_LINK_STATUS_16GT                                                            0x3fff7bfd0907\n#define regBIF_CFG_DEV1_RC1_LINK_STATUS_16GT_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_RC1_LOCAL_PARITY_MISMATCH_STATUS_16GT                                           0x3fff7bfd0908\n#define regBIF_CFG_DEV1_RC1_LOCAL_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV1_RC1_RTM1_PARITY_MISMATCH_STATUS_16GT                                            0x3fff7bfd0909\n#define regBIF_CFG_DEV1_RC1_RTM1_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_RC1_RTM2_PARITY_MISMATCH_STATUS_16GT                                            0x3fff7bfd090a\n#define regBIF_CFG_DEV1_RC1_RTM2_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_RC1_LANE_0_EQUALIZATION_CNTL_16GT                                               0x3fff7bfd090c\n#define regBIF_CFG_DEV1_RC1_LANE_0_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_RC1_LANE_1_EQUALIZATION_CNTL_16GT                                               0x3fff7bfd090c\n#define regBIF_CFG_DEV1_RC1_LANE_1_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_RC1_LANE_2_EQUALIZATION_CNTL_16GT                                               0x3fff7bfd090c\n#define regBIF_CFG_DEV1_RC1_LANE_2_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_RC1_LANE_3_EQUALIZATION_CNTL_16GT                                               0x3fff7bfd090c\n#define regBIF_CFG_DEV1_RC1_LANE_3_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_RC1_LANE_4_EQUALIZATION_CNTL_16GT                                               0x3fff7bfd090d\n#define regBIF_CFG_DEV1_RC1_LANE_4_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_RC1_LANE_5_EQUALIZATION_CNTL_16GT                                               0x3fff7bfd090d\n#define regBIF_CFG_DEV1_RC1_LANE_5_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_RC1_LANE_6_EQUALIZATION_CNTL_16GT                                               0x3fff7bfd090d\n#define regBIF_CFG_DEV1_RC1_LANE_6_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_RC1_LANE_7_EQUALIZATION_CNTL_16GT                                               0x3fff7bfd090d\n#define regBIF_CFG_DEV1_RC1_LANE_7_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_RC1_LANE_8_EQUALIZATION_CNTL_16GT                                               0x3fff7bfd090e\n#define regBIF_CFG_DEV1_RC1_LANE_8_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_RC1_LANE_9_EQUALIZATION_CNTL_16GT                                               0x3fff7bfd090e\n#define regBIF_CFG_DEV1_RC1_LANE_9_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_RC1_LANE_10_EQUALIZATION_CNTL_16GT                                              0x3fff7bfd090e\n#define regBIF_CFG_DEV1_RC1_LANE_10_EQUALIZATION_CNTL_16GT_BASE_IDX                                     5\n#define regBIF_CFG_DEV1_RC1_LANE_11_EQUALIZATION_CNTL_16GT                                              0x3fff7bfd090e\n#define regBIF_CFG_DEV1_RC1_LANE_11_EQUALIZATION_CNTL_16GT_BASE_IDX                                     5\n#define regBIF_CFG_DEV1_RC1_LANE_12_EQUALIZATION_CNTL_16GT                                              0x3fff7bfd090f\n#define regBIF_CFG_DEV1_RC1_LANE_12_EQUALIZATION_CNTL_16GT_BASE_IDX                                     5\n#define regBIF_CFG_DEV1_RC1_LANE_13_EQUALIZATION_CNTL_16GT                                              0x3fff7bfd090f\n#define regBIF_CFG_DEV1_RC1_LANE_13_EQUALIZATION_CNTL_16GT_BASE_IDX                                     5\n#define regBIF_CFG_DEV1_RC1_LANE_14_EQUALIZATION_CNTL_16GT                                              0x3fff7bfd090f\n#define regBIF_CFG_DEV1_RC1_LANE_14_EQUALIZATION_CNTL_16GT_BASE_IDX                                     5\n#define regBIF_CFG_DEV1_RC1_LANE_15_EQUALIZATION_CNTL_16GT                                              0x3fff7bfd090f\n#define regBIF_CFG_DEV1_RC1_LANE_15_EQUALIZATION_CNTL_16GT_BASE_IDX                                     5\n#define regBIF_CFG_DEV1_RC1_PCIE_MARGINING_ENH_CAP_LIST                                                 0x3fff7bfd0914\n#define regBIF_CFG_DEV1_RC1_PCIE_MARGINING_ENH_CAP_LIST_BASE_IDX                                        5\n#define regBIF_CFG_DEV1_RC1_MARGINING_PORT_CAP                                                          0x3fff7bfd0915\n#define regBIF_CFG_DEV1_RC1_MARGINING_PORT_CAP_BASE_IDX                                                 5\n#define regBIF_CFG_DEV1_RC1_MARGINING_PORT_STATUS                                                       0x3fff7bfd0915\n#define regBIF_CFG_DEV1_RC1_MARGINING_PORT_STATUS_BASE_IDX                                              5\n#define regBIF_CFG_DEV1_RC1_LANE_0_MARGINING_LANE_CNTL                                                  0x3fff7bfd0916\n#define regBIF_CFG_DEV1_RC1_LANE_0_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV1_RC1_LANE_0_MARGINING_LANE_STATUS                                                0x3fff7bfd0916\n#define regBIF_CFG_DEV1_RC1_LANE_0_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV1_RC1_LANE_1_MARGINING_LANE_CNTL                                                  0x3fff7bfd0917\n#define regBIF_CFG_DEV1_RC1_LANE_1_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV1_RC1_LANE_1_MARGINING_LANE_STATUS                                                0x3fff7bfd0917\n#define regBIF_CFG_DEV1_RC1_LANE_1_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV1_RC1_LANE_2_MARGINING_LANE_CNTL                                                  0x3fff7bfd0918\n#define regBIF_CFG_DEV1_RC1_LANE_2_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV1_RC1_LANE_2_MARGINING_LANE_STATUS                                                0x3fff7bfd0918\n#define regBIF_CFG_DEV1_RC1_LANE_2_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV1_RC1_LANE_3_MARGINING_LANE_CNTL                                                  0x3fff7bfd0919\n#define regBIF_CFG_DEV1_RC1_LANE_3_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV1_RC1_LANE_3_MARGINING_LANE_STATUS                                                0x3fff7bfd0919\n#define regBIF_CFG_DEV1_RC1_LANE_3_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV1_RC1_LANE_4_MARGINING_LANE_CNTL                                                  0x3fff7bfd091a\n#define regBIF_CFG_DEV1_RC1_LANE_4_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV1_RC1_LANE_4_MARGINING_LANE_STATUS                                                0x3fff7bfd091a\n#define regBIF_CFG_DEV1_RC1_LANE_4_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV1_RC1_LANE_5_MARGINING_LANE_CNTL                                                  0x3fff7bfd091b\n#define regBIF_CFG_DEV1_RC1_LANE_5_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV1_RC1_LANE_5_MARGINING_LANE_STATUS                                                0x3fff7bfd091b\n#define regBIF_CFG_DEV1_RC1_LANE_5_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV1_RC1_LANE_6_MARGINING_LANE_CNTL                                                  0x3fff7bfd091c\n#define regBIF_CFG_DEV1_RC1_LANE_6_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV1_RC1_LANE_6_MARGINING_LANE_STATUS                                                0x3fff7bfd091c\n#define regBIF_CFG_DEV1_RC1_LANE_6_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV1_RC1_LANE_7_MARGINING_LANE_CNTL                                                  0x3fff7bfd091d\n#define regBIF_CFG_DEV1_RC1_LANE_7_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV1_RC1_LANE_7_MARGINING_LANE_STATUS                                                0x3fff7bfd091d\n#define regBIF_CFG_DEV1_RC1_LANE_7_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV1_RC1_LANE_8_MARGINING_LANE_CNTL                                                  0x3fff7bfd091e\n#define regBIF_CFG_DEV1_RC1_LANE_8_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV1_RC1_LANE_8_MARGINING_LANE_STATUS                                                0x3fff7bfd091e\n#define regBIF_CFG_DEV1_RC1_LANE_8_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV1_RC1_LANE_9_MARGINING_LANE_CNTL                                                  0x3fff7bfd091f\n#define regBIF_CFG_DEV1_RC1_LANE_9_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV1_RC1_LANE_9_MARGINING_LANE_STATUS                                                0x3fff7bfd091f\n#define regBIF_CFG_DEV1_RC1_LANE_9_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV1_RC1_LANE_10_MARGINING_LANE_CNTL                                                 0x3fff7bfd0920\n#define regBIF_CFG_DEV1_RC1_LANE_10_MARGINING_LANE_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV1_RC1_LANE_10_MARGINING_LANE_STATUS                                               0x3fff7bfd0920\n#define regBIF_CFG_DEV1_RC1_LANE_10_MARGINING_LANE_STATUS_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_RC1_LANE_11_MARGINING_LANE_CNTL                                                 0x3fff7bfd0921\n#define regBIF_CFG_DEV1_RC1_LANE_11_MARGINING_LANE_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV1_RC1_LANE_11_MARGINING_LANE_STATUS                                               0x3fff7bfd0921\n#define regBIF_CFG_DEV1_RC1_LANE_11_MARGINING_LANE_STATUS_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_RC1_LANE_12_MARGINING_LANE_CNTL                                                 0x3fff7bfd0922\n#define regBIF_CFG_DEV1_RC1_LANE_12_MARGINING_LANE_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV1_RC1_LANE_12_MARGINING_LANE_STATUS                                               0x3fff7bfd0922\n#define regBIF_CFG_DEV1_RC1_LANE_12_MARGINING_LANE_STATUS_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_RC1_LANE_13_MARGINING_LANE_CNTL                                                 0x3fff7bfd0923\n#define regBIF_CFG_DEV1_RC1_LANE_13_MARGINING_LANE_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV1_RC1_LANE_13_MARGINING_LANE_STATUS                                               0x3fff7bfd0923\n#define regBIF_CFG_DEV1_RC1_LANE_13_MARGINING_LANE_STATUS_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_RC1_LANE_14_MARGINING_LANE_CNTL                                                 0x3fff7bfd0924\n#define regBIF_CFG_DEV1_RC1_LANE_14_MARGINING_LANE_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV1_RC1_LANE_14_MARGINING_LANE_STATUS                                               0x3fff7bfd0924\n#define regBIF_CFG_DEV1_RC1_LANE_14_MARGINING_LANE_STATUS_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_RC1_LANE_15_MARGINING_LANE_CNTL                                                 0x3fff7bfd0925\n#define regBIF_CFG_DEV1_RC1_LANE_15_MARGINING_LANE_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV1_RC1_LANE_15_MARGINING_LANE_STATUS                                               0x3fff7bfd0925\n#define regBIF_CFG_DEV1_RC1_LANE_15_MARGINING_LANE_STATUS_BASE_IDX                                      5\n\n\n\n\n#define regBIF_CFG_DEV2_RC1_VENDOR_ID                                                                   0x3fff7bfd0c00\n#define regBIF_CFG_DEV2_RC1_VENDOR_ID_BASE_IDX                                                          5\n#define regBIF_CFG_DEV2_RC1_DEVICE_ID                                                                   0x3fff7bfd0c00\n#define regBIF_CFG_DEV2_RC1_DEVICE_ID_BASE_IDX                                                          5\n#define regBIF_CFG_DEV2_RC1_COMMAND                                                                     0x3fff7bfd0c01\n#define regBIF_CFG_DEV2_RC1_COMMAND_BASE_IDX                                                            5\n#define regBIF_CFG_DEV2_RC1_STATUS                                                                      0x3fff7bfd0c01\n#define regBIF_CFG_DEV2_RC1_STATUS_BASE_IDX                                                             5\n#define regBIF_CFG_DEV2_RC1_REVISION_ID                                                                 0x3fff7bfd0c02\n#define regBIF_CFG_DEV2_RC1_REVISION_ID_BASE_IDX                                                        5\n#define regBIF_CFG_DEV2_RC1_PROG_INTERFACE                                                              0x3fff7bfd0c02\n#define regBIF_CFG_DEV2_RC1_PROG_INTERFACE_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_RC1_SUB_CLASS                                                                   0x3fff7bfd0c02\n#define regBIF_CFG_DEV2_RC1_SUB_CLASS_BASE_IDX                                                          5\n#define regBIF_CFG_DEV2_RC1_BASE_CLASS                                                                  0x3fff7bfd0c02\n#define regBIF_CFG_DEV2_RC1_BASE_CLASS_BASE_IDX                                                         5\n#define regBIF_CFG_DEV2_RC1_CACHE_LINE                                                                  0x3fff7bfd0c03\n#define regBIF_CFG_DEV2_RC1_CACHE_LINE_BASE_IDX                                                         5\n#define regBIF_CFG_DEV2_RC1_LATENCY                                                                     0x3fff7bfd0c03\n#define regBIF_CFG_DEV2_RC1_LATENCY_BASE_IDX                                                            5\n#define regBIF_CFG_DEV2_RC1_HEADER                                                                      0x3fff7bfd0c03\n#define regBIF_CFG_DEV2_RC1_HEADER_BASE_IDX                                                             5\n#define regBIF_CFG_DEV2_RC1_BIST                                                                        0x3fff7bfd0c03\n#define regBIF_CFG_DEV2_RC1_BIST_BASE_IDX                                                               5\n#define regBIF_CFG_DEV2_RC1_BASE_ADDR_1                                                                 0x3fff7bfd0c04\n#define regBIF_CFG_DEV2_RC1_BASE_ADDR_1_BASE_IDX                                                        5\n#define regBIF_CFG_DEV2_RC1_BASE_ADDR_2                                                                 0x3fff7bfd0c05\n#define regBIF_CFG_DEV2_RC1_BASE_ADDR_2_BASE_IDX                                                        5\n#define regBIF_CFG_DEV2_RC1_SUB_BUS_NUMBER_LATENCY                                                      0x3fff7bfd0c06\n#define regBIF_CFG_DEV2_RC1_SUB_BUS_NUMBER_LATENCY_BASE_IDX                                             5\n#define regBIF_CFG_DEV2_RC1_IO_BASE_LIMIT                                                               0x3fff7bfd0c07\n#define regBIF_CFG_DEV2_RC1_IO_BASE_LIMIT_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_RC1_SECONDARY_STATUS                                                            0x3fff7bfd0c07\n#define regBIF_CFG_DEV2_RC1_SECONDARY_STATUS_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_RC1_MEM_BASE_LIMIT                                                              0x3fff7bfd0c08\n#define regBIF_CFG_DEV2_RC1_MEM_BASE_LIMIT_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_RC1_PREF_BASE_LIMIT                                                             0x3fff7bfd0c09\n#define regBIF_CFG_DEV2_RC1_PREF_BASE_LIMIT_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_RC1_PREF_BASE_UPPER                                                             0x3fff7bfd0c0a\n#define regBIF_CFG_DEV2_RC1_PREF_BASE_UPPER_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_RC1_PREF_LIMIT_UPPER                                                            0x3fff7bfd0c0b\n#define regBIF_CFG_DEV2_RC1_PREF_LIMIT_UPPER_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_RC1_IO_BASE_LIMIT_HI                                                            0x3fff7bfd0c0c\n#define regBIF_CFG_DEV2_RC1_IO_BASE_LIMIT_HI_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_RC1_CAP_PTR                                                                     0x3fff7bfd0c0d\n#define regBIF_CFG_DEV2_RC1_CAP_PTR_BASE_IDX                                                            5\n#define regBIF_CFG_DEV2_RC1_ROM_BASE_ADDR                                                               0x3fff7bfd0c0e\n#define regBIF_CFG_DEV2_RC1_ROM_BASE_ADDR_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_RC1_INTERRUPT_LINE                                                              0x3fff7bfd0c0f\n#define regBIF_CFG_DEV2_RC1_INTERRUPT_LINE_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_RC1_INTERRUPT_PIN                                                               0x3fff7bfd0c0f\n#define regBIF_CFG_DEV2_RC1_INTERRUPT_PIN_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_RC1_IRQ_BRIDGE_CNTL                                                             0x3fff7bfd0c0f\n#define regBIF_CFG_DEV2_RC1_IRQ_BRIDGE_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_RC1_EXT_BRIDGE_CNTL                                                             0x3fff7bfd0c10\n#define regBIF_CFG_DEV2_RC1_EXT_BRIDGE_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_RC1_PMI_CAP_LIST                                                                0x3fff7bfd0c14\n#define regBIF_CFG_DEV2_RC1_PMI_CAP_LIST_BASE_IDX                                                       5\n#define regBIF_CFG_DEV2_RC1_PMI_CAP                                                                     0x3fff7bfd0c14\n#define regBIF_CFG_DEV2_RC1_PMI_CAP_BASE_IDX                                                            5\n#define regBIF_CFG_DEV2_RC1_PMI_STATUS_CNTL                                                             0x3fff7bfd0c15\n#define regBIF_CFG_DEV2_RC1_PMI_STATUS_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_RC1_PCIE_CAP_LIST                                                               0x3fff7bfd0c16\n#define regBIF_CFG_DEV2_RC1_PCIE_CAP_LIST_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_RC1_PCIE_CAP                                                                    0x3fff7bfd0c16\n#define regBIF_CFG_DEV2_RC1_PCIE_CAP_BASE_IDX                                                           5\n#define regBIF_CFG_DEV2_RC1_DEVICE_CAP                                                                  0x3fff7bfd0c17\n#define regBIF_CFG_DEV2_RC1_DEVICE_CAP_BASE_IDX                                                         5\n#define regBIF_CFG_DEV2_RC1_DEVICE_CNTL                                                                 0x3fff7bfd0c18\n#define regBIF_CFG_DEV2_RC1_DEVICE_CNTL_BASE_IDX                                                        5\n#define regBIF_CFG_DEV2_RC1_DEVICE_STATUS                                                               0x3fff7bfd0c18\n#define regBIF_CFG_DEV2_RC1_DEVICE_STATUS_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_RC1_LINK_CAP                                                                    0x3fff7bfd0c19\n#define regBIF_CFG_DEV2_RC1_LINK_CAP_BASE_IDX                                                           5\n#define regBIF_CFG_DEV2_RC1_LINK_CNTL                                                                   0x3fff7bfd0c1a\n#define regBIF_CFG_DEV2_RC1_LINK_CNTL_BASE_IDX                                                          5\n#define regBIF_CFG_DEV2_RC1_LINK_STATUS                                                                 0x3fff7bfd0c1a\n#define regBIF_CFG_DEV2_RC1_LINK_STATUS_BASE_IDX                                                        5\n#define regBIF_CFG_DEV2_RC1_SLOT_CAP                                                                    0x3fff7bfd0c1b\n#define regBIF_CFG_DEV2_RC1_SLOT_CAP_BASE_IDX                                                           5\n#define regBIF_CFG_DEV2_RC1_SLOT_CNTL                                                                   0x3fff7bfd0c1c\n#define regBIF_CFG_DEV2_RC1_SLOT_CNTL_BASE_IDX                                                          5\n#define regBIF_CFG_DEV2_RC1_SLOT_STATUS                                                                 0x3fff7bfd0c1c\n#define regBIF_CFG_DEV2_RC1_SLOT_STATUS_BASE_IDX                                                        5\n#define regBIF_CFG_DEV2_RC1_ROOT_CNTL                                                                   0x3fff7bfd0c1d\n#define regBIF_CFG_DEV2_RC1_ROOT_CNTL_BASE_IDX                                                          5\n#define regBIF_CFG_DEV2_RC1_ROOT_CAP                                                                    0x3fff7bfd0c1d\n#define regBIF_CFG_DEV2_RC1_ROOT_CAP_BASE_IDX                                                           5\n#define regBIF_CFG_DEV2_RC1_ROOT_STATUS                                                                 0x3fff7bfd0c1e\n#define regBIF_CFG_DEV2_RC1_ROOT_STATUS_BASE_IDX                                                        5\n#define regBIF_CFG_DEV2_RC1_DEVICE_CAP2                                                                 0x3fff7bfd0c1f\n#define regBIF_CFG_DEV2_RC1_DEVICE_CAP2_BASE_IDX                                                        5\n#define regBIF_CFG_DEV2_RC1_DEVICE_CNTL2                                                                0x3fff7bfd0c20\n#define regBIF_CFG_DEV2_RC1_DEVICE_CNTL2_BASE_IDX                                                       5\n#define regBIF_CFG_DEV2_RC1_DEVICE_STATUS2                                                              0x3fff7bfd0c20\n#define regBIF_CFG_DEV2_RC1_DEVICE_STATUS2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_RC1_LINK_CAP2                                                                   0x3fff7bfd0c21\n#define regBIF_CFG_DEV2_RC1_LINK_CAP2_BASE_IDX                                                          5\n#define regBIF_CFG_DEV2_RC1_LINK_CNTL2                                                                  0x3fff7bfd0c22\n#define regBIF_CFG_DEV2_RC1_LINK_CNTL2_BASE_IDX                                                         5\n#define regBIF_CFG_DEV2_RC1_LINK_STATUS2                                                                0x3fff7bfd0c22\n#define regBIF_CFG_DEV2_RC1_LINK_STATUS2_BASE_IDX                                                       5\n#define regBIF_CFG_DEV2_RC1_SLOT_CAP2                                                                   0x3fff7bfd0c23\n#define regBIF_CFG_DEV2_RC1_SLOT_CAP2_BASE_IDX                                                          5\n#define regBIF_CFG_DEV2_RC1_SLOT_CNTL2                                                                  0x3fff7bfd0c24\n#define regBIF_CFG_DEV2_RC1_SLOT_CNTL2_BASE_IDX                                                         5\n#define regBIF_CFG_DEV2_RC1_SLOT_STATUS2                                                                0x3fff7bfd0c24\n#define regBIF_CFG_DEV2_RC1_SLOT_STATUS2_BASE_IDX                                                       5\n#define regBIF_CFG_DEV2_RC1_MSI_CAP_LIST                                                                0x3fff7bfd0c28\n#define regBIF_CFG_DEV2_RC1_MSI_CAP_LIST_BASE_IDX                                                       5\n#define regBIF_CFG_DEV2_RC1_MSI_MSG_CNTL                                                                0x3fff7bfd0c28\n#define regBIF_CFG_DEV2_RC1_MSI_MSG_CNTL_BASE_IDX                                                       5\n#define regBIF_CFG_DEV2_RC1_MSI_MSG_ADDR_LO                                                             0x3fff7bfd0c29\n#define regBIF_CFG_DEV2_RC1_MSI_MSG_ADDR_LO_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_RC1_MSI_MSG_ADDR_HI                                                             0x3fff7bfd0c2a\n#define regBIF_CFG_DEV2_RC1_MSI_MSG_ADDR_HI_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_RC1_MSI_MSG_DATA                                                                0x3fff7bfd0c2a\n#define regBIF_CFG_DEV2_RC1_MSI_MSG_DATA_BASE_IDX                                                       5\n#define regBIF_CFG_DEV2_RC1_MSI_EXT_MSG_DATA                                                            0x3fff7bfd0c2a\n#define regBIF_CFG_DEV2_RC1_MSI_EXT_MSG_DATA_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_RC1_MSI_MSG_DATA_64                                                             0x3fff7bfd0c2b\n#define regBIF_CFG_DEV2_RC1_MSI_MSG_DATA_64_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_RC1_MSI_EXT_MSG_DATA_64                                                         0x3fff7bfd0c2b\n#define regBIF_CFG_DEV2_RC1_MSI_EXT_MSG_DATA_64_BASE_IDX                                                5\n#define regBIF_CFG_DEV2_RC1_SSID_CAP_LIST                                                               0x3fff7bfd0c30\n#define regBIF_CFG_DEV2_RC1_SSID_CAP_LIST_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_RC1_SSID_CAP                                                                    0x3fff7bfd0c31\n#define regBIF_CFG_DEV2_RC1_SSID_CAP_BASE_IDX                                                           5\n#define regBIF_CFG_DEV2_RC1_MSI_MAP_CAP_LIST                                                            0x3fff7bfd0c32\n#define regBIF_CFG_DEV2_RC1_MSI_MAP_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_RC1_MSI_MAP_CAP                                                                 0x3fff7bfd0c32\n#define regBIF_CFG_DEV2_RC1_MSI_MAP_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV2_RC1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                           0x3fff7bfd0c40\n#define regBIF_CFG_DEV2_RC1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                                  5\n#define regBIF_CFG_DEV2_RC1_PCIE_VENDOR_SPECIFIC_HDR                                                    0x3fff7bfd0c41\n#define regBIF_CFG_DEV2_RC1_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_RC1_PCIE_VENDOR_SPECIFIC1                                                       0x3fff7bfd0c42\n#define regBIF_CFG_DEV2_RC1_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                              5\n#define regBIF_CFG_DEV2_RC1_PCIE_VENDOR_SPECIFIC2                                                       0x3fff7bfd0c43\n#define regBIF_CFG_DEV2_RC1_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                              5\n#define regBIF_CFG_DEV2_RC1_PCIE_VC_ENH_CAP_LIST                                                        0x3fff7bfd0c44\n#define regBIF_CFG_DEV2_RC1_PCIE_VC_ENH_CAP_LIST_BASE_IDX                                               5\n#define regBIF_CFG_DEV2_RC1_PCIE_PORT_VC_CAP_REG1                                                       0x3fff7bfd0c45\n#define regBIF_CFG_DEV2_RC1_PCIE_PORT_VC_CAP_REG1_BASE_IDX                                              5\n#define regBIF_CFG_DEV2_RC1_PCIE_PORT_VC_CAP_REG2                                                       0x3fff7bfd0c46\n#define regBIF_CFG_DEV2_RC1_PCIE_PORT_VC_CAP_REG2_BASE_IDX                                              5\n#define regBIF_CFG_DEV2_RC1_PCIE_PORT_VC_CNTL                                                           0x3fff7bfd0c47\n#define regBIF_CFG_DEV2_RC1_PCIE_PORT_VC_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_RC1_PCIE_PORT_VC_STATUS                                                         0x3fff7bfd0c47\n#define regBIF_CFG_DEV2_RC1_PCIE_PORT_VC_STATUS_BASE_IDX                                                5\n#define regBIF_CFG_DEV2_RC1_PCIE_VC0_RESOURCE_CAP                                                       0x3fff7bfd0c48\n#define regBIF_CFG_DEV2_RC1_PCIE_VC0_RESOURCE_CAP_BASE_IDX                                              5\n#define regBIF_CFG_DEV2_RC1_PCIE_VC0_RESOURCE_CNTL                                                      0x3fff7bfd0c49\n#define regBIF_CFG_DEV2_RC1_PCIE_VC0_RESOURCE_CNTL_BASE_IDX                                             5\n#define regBIF_CFG_DEV2_RC1_PCIE_VC0_RESOURCE_STATUS                                                    0x3fff7bfd0c4a\n#define regBIF_CFG_DEV2_RC1_PCIE_VC0_RESOURCE_STATUS_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_RC1_PCIE_VC1_RESOURCE_CAP                                                       0x3fff7bfd0c4b\n#define regBIF_CFG_DEV2_RC1_PCIE_VC1_RESOURCE_CAP_BASE_IDX                                              5\n#define regBIF_CFG_DEV2_RC1_PCIE_VC1_RESOURCE_CNTL                                                      0x3fff7bfd0c4c\n#define regBIF_CFG_DEV2_RC1_PCIE_VC1_RESOURCE_CNTL_BASE_IDX                                             5\n#define regBIF_CFG_DEV2_RC1_PCIE_VC1_RESOURCE_STATUS                                                    0x3fff7bfd0c4d\n#define regBIF_CFG_DEV2_RC1_PCIE_VC1_RESOURCE_STATUS_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_RC1_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                            0x3fff7bfd0c50\n#define regBIF_CFG_DEV2_RC1_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_RC1_PCIE_DEV_SERIAL_NUM_DW1                                                     0x3fff7bfd0c51\n#define regBIF_CFG_DEV2_RC1_PCIE_DEV_SERIAL_NUM_DW1_BASE_IDX                                            5\n#define regBIF_CFG_DEV2_RC1_PCIE_DEV_SERIAL_NUM_DW2                                                     0x3fff7bfd0c52\n#define regBIF_CFG_DEV2_RC1_PCIE_DEV_SERIAL_NUM_DW2_BASE_IDX                                            5\n#define regBIF_CFG_DEV2_RC1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                               0x3fff7bfd0c54\n#define regBIF_CFG_DEV2_RC1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_RC1_PCIE_UNCORR_ERR_STATUS                                                      0x3fff7bfd0c55\n#define regBIF_CFG_DEV2_RC1_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                             5\n#define regBIF_CFG_DEV2_RC1_PCIE_UNCORR_ERR_MASK                                                        0x3fff7bfd0c56\n#define regBIF_CFG_DEV2_RC1_PCIE_UNCORR_ERR_MASK_BASE_IDX                                               5\n#define regBIF_CFG_DEV2_RC1_PCIE_UNCORR_ERR_SEVERITY                                                    0x3fff7bfd0c57\n#define regBIF_CFG_DEV2_RC1_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_RC1_PCIE_CORR_ERR_STATUS                                                        0x3fff7bfd0c58\n#define regBIF_CFG_DEV2_RC1_PCIE_CORR_ERR_STATUS_BASE_IDX                                               5\n#define regBIF_CFG_DEV2_RC1_PCIE_CORR_ERR_MASK                                                          0x3fff7bfd0c59\n#define regBIF_CFG_DEV2_RC1_PCIE_CORR_ERR_MASK_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_RC1_PCIE_ADV_ERR_CAP_CNTL                                                       0x3fff7bfd0c5a\n#define regBIF_CFG_DEV2_RC1_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                              5\n#define regBIF_CFG_DEV2_RC1_PCIE_HDR_LOG0                                                               0x3fff7bfd0c5b\n#define regBIF_CFG_DEV2_RC1_PCIE_HDR_LOG0_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_RC1_PCIE_HDR_LOG1                                                               0x3fff7bfd0c5c\n#define regBIF_CFG_DEV2_RC1_PCIE_HDR_LOG1_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_RC1_PCIE_HDR_LOG2                                                               0x3fff7bfd0c5d\n#define regBIF_CFG_DEV2_RC1_PCIE_HDR_LOG2_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_RC1_PCIE_HDR_LOG3                                                               0x3fff7bfd0c5e\n#define regBIF_CFG_DEV2_RC1_PCIE_HDR_LOG3_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_RC1_PCIE_ROOT_ERR_CMD                                                           0x3fff7bfd0c5f\n#define regBIF_CFG_DEV2_RC1_PCIE_ROOT_ERR_CMD_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_RC1_PCIE_ROOT_ERR_STATUS                                                        0x3fff7bfd0c60\n#define regBIF_CFG_DEV2_RC1_PCIE_ROOT_ERR_STATUS_BASE_IDX                                               5\n#define regBIF_CFG_DEV2_RC1_PCIE_ERR_SRC_ID                                                             0x3fff7bfd0c61\n#define regBIF_CFG_DEV2_RC1_PCIE_ERR_SRC_ID_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_RC1_PCIE_TLP_PREFIX_LOG0                                                        0x3fff7bfd0c62\n#define regBIF_CFG_DEV2_RC1_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                               5\n#define regBIF_CFG_DEV2_RC1_PCIE_TLP_PREFIX_LOG1                                                        0x3fff7bfd0c63\n#define regBIF_CFG_DEV2_RC1_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                               5\n#define regBIF_CFG_DEV2_RC1_PCIE_TLP_PREFIX_LOG2                                                        0x3fff7bfd0c64\n#define regBIF_CFG_DEV2_RC1_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                               5\n#define regBIF_CFG_DEV2_RC1_PCIE_TLP_PREFIX_LOG3                                                        0x3fff7bfd0c65\n#define regBIF_CFG_DEV2_RC1_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                               5\n#define regBIF_CFG_DEV2_RC1_PCIE_SECONDARY_ENH_CAP_LIST                                                 0x3fff7bfd0c9c\n#define regBIF_CFG_DEV2_RC1_PCIE_SECONDARY_ENH_CAP_LIST_BASE_IDX                                        5\n#define regBIF_CFG_DEV2_RC1_PCIE_LINK_CNTL3                                                             0x3fff7bfd0c9d\n#define regBIF_CFG_DEV2_RC1_PCIE_LINK_CNTL3_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_RC1_PCIE_LANE_ERROR_STATUS                                                      0x3fff7bfd0c9e\n#define regBIF_CFG_DEV2_RC1_PCIE_LANE_ERROR_STATUS_BASE_IDX                                             5\n#define regBIF_CFG_DEV2_RC1_PCIE_LANE_0_EQUALIZATION_CNTL                                               0x3fff7bfd0c9f\n#define regBIF_CFG_DEV2_RC1_PCIE_LANE_0_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_RC1_PCIE_LANE_1_EQUALIZATION_CNTL                                               0x3fff7bfd0c9f\n#define regBIF_CFG_DEV2_RC1_PCIE_LANE_1_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_RC1_PCIE_LANE_2_EQUALIZATION_CNTL                                               0x3fff7bfd0ca0\n#define regBIF_CFG_DEV2_RC1_PCIE_LANE_2_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_RC1_PCIE_LANE_3_EQUALIZATION_CNTL                                               0x3fff7bfd0ca0\n#define regBIF_CFG_DEV2_RC1_PCIE_LANE_3_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_RC1_PCIE_LANE_4_EQUALIZATION_CNTL                                               0x3fff7bfd0ca1\n#define regBIF_CFG_DEV2_RC1_PCIE_LANE_4_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_RC1_PCIE_LANE_5_EQUALIZATION_CNTL                                               0x3fff7bfd0ca1\n#define regBIF_CFG_DEV2_RC1_PCIE_LANE_5_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_RC1_PCIE_LANE_6_EQUALIZATION_CNTL                                               0x3fff7bfd0ca2\n#define regBIF_CFG_DEV2_RC1_PCIE_LANE_6_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_RC1_PCIE_LANE_7_EQUALIZATION_CNTL                                               0x3fff7bfd0ca2\n#define regBIF_CFG_DEV2_RC1_PCIE_LANE_7_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_RC1_PCIE_LANE_8_EQUALIZATION_CNTL                                               0x3fff7bfd0ca3\n#define regBIF_CFG_DEV2_RC1_PCIE_LANE_8_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_RC1_PCIE_LANE_9_EQUALIZATION_CNTL                                               0x3fff7bfd0ca3\n#define regBIF_CFG_DEV2_RC1_PCIE_LANE_9_EQUALIZATION_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_RC1_PCIE_LANE_10_EQUALIZATION_CNTL                                              0x3fff7bfd0ca4\n#define regBIF_CFG_DEV2_RC1_PCIE_LANE_10_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV2_RC1_PCIE_LANE_11_EQUALIZATION_CNTL                                              0x3fff7bfd0ca4\n#define regBIF_CFG_DEV2_RC1_PCIE_LANE_11_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV2_RC1_PCIE_LANE_12_EQUALIZATION_CNTL                                              0x3fff7bfd0ca5\n#define regBIF_CFG_DEV2_RC1_PCIE_LANE_12_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV2_RC1_PCIE_LANE_13_EQUALIZATION_CNTL                                              0x3fff7bfd0ca5\n#define regBIF_CFG_DEV2_RC1_PCIE_LANE_13_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV2_RC1_PCIE_LANE_14_EQUALIZATION_CNTL                                              0x3fff7bfd0ca6\n#define regBIF_CFG_DEV2_RC1_PCIE_LANE_14_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV2_RC1_PCIE_LANE_15_EQUALIZATION_CNTL                                              0x3fff7bfd0ca6\n#define regBIF_CFG_DEV2_RC1_PCIE_LANE_15_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV2_RC1_PCIE_ACS_ENH_CAP_LIST                                                       0x3fff7bfd0ca8\n#define regBIF_CFG_DEV2_RC1_PCIE_ACS_ENH_CAP_LIST_BASE_IDX                                              5\n#define regBIF_CFG_DEV2_RC1_PCIE_ACS_CAP                                                                0x3fff7bfd0ca9\n#define regBIF_CFG_DEV2_RC1_PCIE_ACS_CAP_BASE_IDX                                                       5\n#define regBIF_CFG_DEV2_RC1_PCIE_ACS_CNTL                                                               0x3fff7bfd0ca9\n#define regBIF_CFG_DEV2_RC1_PCIE_ACS_CNTL_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_RC1_PCIE_DLF_ENH_CAP_LIST                                                       0x3fff7bfd0d00\n#define regBIF_CFG_DEV2_RC1_PCIE_DLF_ENH_CAP_LIST_BASE_IDX                                              5\n#define regBIF_CFG_DEV2_RC1_DATA_LINK_FEATURE_CAP                                                       0x3fff7bfd0d01\n#define regBIF_CFG_DEV2_RC1_DATA_LINK_FEATURE_CAP_BASE_IDX                                              5\n#define regBIF_CFG_DEV2_RC1_DATA_LINK_FEATURE_STATUS                                                    0x3fff7bfd0d02\n#define regBIF_CFG_DEV2_RC1_DATA_LINK_FEATURE_STATUS_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_RC1_PCIE_PHY_16GT_ENH_CAP_LIST                                                  0x3fff7bfd0d04\n#define regBIF_CFG_DEV2_RC1_PCIE_PHY_16GT_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIF_CFG_DEV2_RC1_LINK_CAP_16GT                                                               0x3fff7bfd0d05\n#define regBIF_CFG_DEV2_RC1_LINK_CAP_16GT_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_RC1_LINK_CNTL_16GT                                                              0x3fff7bfd0d06\n#define regBIF_CFG_DEV2_RC1_LINK_CNTL_16GT_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_RC1_LINK_STATUS_16GT                                                            0x3fff7bfd0d07\n#define regBIF_CFG_DEV2_RC1_LINK_STATUS_16GT_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_RC1_LOCAL_PARITY_MISMATCH_STATUS_16GT                                           0x3fff7bfd0d08\n#define regBIF_CFG_DEV2_RC1_LOCAL_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV2_RC1_RTM1_PARITY_MISMATCH_STATUS_16GT                                            0x3fff7bfd0d09\n#define regBIF_CFG_DEV2_RC1_RTM1_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_RC1_RTM2_PARITY_MISMATCH_STATUS_16GT                                            0x3fff7bfd0d0a\n#define regBIF_CFG_DEV2_RC1_RTM2_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_RC1_LANE_0_EQUALIZATION_CNTL_16GT                                               0x3fff7bfd0d0c\n#define regBIF_CFG_DEV2_RC1_LANE_0_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_RC1_LANE_1_EQUALIZATION_CNTL_16GT                                               0x3fff7bfd0d0c\n#define regBIF_CFG_DEV2_RC1_LANE_1_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_RC1_LANE_2_EQUALIZATION_CNTL_16GT                                               0x3fff7bfd0d0c\n#define regBIF_CFG_DEV2_RC1_LANE_2_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_RC1_LANE_3_EQUALIZATION_CNTL_16GT                                               0x3fff7bfd0d0c\n#define regBIF_CFG_DEV2_RC1_LANE_3_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_RC1_LANE_4_EQUALIZATION_CNTL_16GT                                               0x3fff7bfd0d0d\n#define regBIF_CFG_DEV2_RC1_LANE_4_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_RC1_LANE_5_EQUALIZATION_CNTL_16GT                                               0x3fff7bfd0d0d\n#define regBIF_CFG_DEV2_RC1_LANE_5_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_RC1_LANE_6_EQUALIZATION_CNTL_16GT                                               0x3fff7bfd0d0d\n#define regBIF_CFG_DEV2_RC1_LANE_6_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_RC1_LANE_7_EQUALIZATION_CNTL_16GT                                               0x3fff7bfd0d0d\n#define regBIF_CFG_DEV2_RC1_LANE_7_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_RC1_LANE_8_EQUALIZATION_CNTL_16GT                                               0x3fff7bfd0d0e\n#define regBIF_CFG_DEV2_RC1_LANE_8_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_RC1_LANE_9_EQUALIZATION_CNTL_16GT                                               0x3fff7bfd0d0e\n#define regBIF_CFG_DEV2_RC1_LANE_9_EQUALIZATION_CNTL_16GT_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_RC1_LANE_10_EQUALIZATION_CNTL_16GT                                              0x3fff7bfd0d0e\n#define regBIF_CFG_DEV2_RC1_LANE_10_EQUALIZATION_CNTL_16GT_BASE_IDX                                     5\n#define regBIF_CFG_DEV2_RC1_LANE_11_EQUALIZATION_CNTL_16GT                                              0x3fff7bfd0d0e\n#define regBIF_CFG_DEV2_RC1_LANE_11_EQUALIZATION_CNTL_16GT_BASE_IDX                                     5\n#define regBIF_CFG_DEV2_RC1_LANE_12_EQUALIZATION_CNTL_16GT                                              0x3fff7bfd0d0f\n#define regBIF_CFG_DEV2_RC1_LANE_12_EQUALIZATION_CNTL_16GT_BASE_IDX                                     5\n#define regBIF_CFG_DEV2_RC1_LANE_13_EQUALIZATION_CNTL_16GT                                              0x3fff7bfd0d0f\n#define regBIF_CFG_DEV2_RC1_LANE_13_EQUALIZATION_CNTL_16GT_BASE_IDX                                     5\n#define regBIF_CFG_DEV2_RC1_LANE_14_EQUALIZATION_CNTL_16GT                                              0x3fff7bfd0d0f\n#define regBIF_CFG_DEV2_RC1_LANE_14_EQUALIZATION_CNTL_16GT_BASE_IDX                                     5\n#define regBIF_CFG_DEV2_RC1_LANE_15_EQUALIZATION_CNTL_16GT                                              0x3fff7bfd0d0f\n#define regBIF_CFG_DEV2_RC1_LANE_15_EQUALIZATION_CNTL_16GT_BASE_IDX                                     5\n#define regBIF_CFG_DEV2_RC1_PCIE_MARGINING_ENH_CAP_LIST                                                 0x3fff7bfd0d14\n#define regBIF_CFG_DEV2_RC1_PCIE_MARGINING_ENH_CAP_LIST_BASE_IDX                                        5\n#define regBIF_CFG_DEV2_RC1_MARGINING_PORT_CAP                                                          0x3fff7bfd0d15\n#define regBIF_CFG_DEV2_RC1_MARGINING_PORT_CAP_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_RC1_MARGINING_PORT_STATUS                                                       0x3fff7bfd0d15\n#define regBIF_CFG_DEV2_RC1_MARGINING_PORT_STATUS_BASE_IDX                                              5\n#define regBIF_CFG_DEV2_RC1_LANE_0_MARGINING_LANE_CNTL                                                  0x3fff7bfd0d16\n#define regBIF_CFG_DEV2_RC1_LANE_0_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV2_RC1_LANE_0_MARGINING_LANE_STATUS                                                0x3fff7bfd0d16\n#define regBIF_CFG_DEV2_RC1_LANE_0_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV2_RC1_LANE_1_MARGINING_LANE_CNTL                                                  0x3fff7bfd0d17\n#define regBIF_CFG_DEV2_RC1_LANE_1_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV2_RC1_LANE_1_MARGINING_LANE_STATUS                                                0x3fff7bfd0d17\n#define regBIF_CFG_DEV2_RC1_LANE_1_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV2_RC1_LANE_2_MARGINING_LANE_CNTL                                                  0x3fff7bfd0d18\n#define regBIF_CFG_DEV2_RC1_LANE_2_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV2_RC1_LANE_2_MARGINING_LANE_STATUS                                                0x3fff7bfd0d18\n#define regBIF_CFG_DEV2_RC1_LANE_2_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV2_RC1_LANE_3_MARGINING_LANE_CNTL                                                  0x3fff7bfd0d19\n#define regBIF_CFG_DEV2_RC1_LANE_3_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV2_RC1_LANE_3_MARGINING_LANE_STATUS                                                0x3fff7bfd0d19\n#define regBIF_CFG_DEV2_RC1_LANE_3_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV2_RC1_LANE_4_MARGINING_LANE_CNTL                                                  0x3fff7bfd0d1a\n#define regBIF_CFG_DEV2_RC1_LANE_4_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV2_RC1_LANE_4_MARGINING_LANE_STATUS                                                0x3fff7bfd0d1a\n#define regBIF_CFG_DEV2_RC1_LANE_4_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV2_RC1_LANE_5_MARGINING_LANE_CNTL                                                  0x3fff7bfd0d1b\n#define regBIF_CFG_DEV2_RC1_LANE_5_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV2_RC1_LANE_5_MARGINING_LANE_STATUS                                                0x3fff7bfd0d1b\n#define regBIF_CFG_DEV2_RC1_LANE_5_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV2_RC1_LANE_6_MARGINING_LANE_CNTL                                                  0x3fff7bfd0d1c\n#define regBIF_CFG_DEV2_RC1_LANE_6_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV2_RC1_LANE_6_MARGINING_LANE_STATUS                                                0x3fff7bfd0d1c\n#define regBIF_CFG_DEV2_RC1_LANE_6_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV2_RC1_LANE_7_MARGINING_LANE_CNTL                                                  0x3fff7bfd0d1d\n#define regBIF_CFG_DEV2_RC1_LANE_7_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV2_RC1_LANE_7_MARGINING_LANE_STATUS                                                0x3fff7bfd0d1d\n#define regBIF_CFG_DEV2_RC1_LANE_7_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV2_RC1_LANE_8_MARGINING_LANE_CNTL                                                  0x3fff7bfd0d1e\n#define regBIF_CFG_DEV2_RC1_LANE_8_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV2_RC1_LANE_8_MARGINING_LANE_STATUS                                                0x3fff7bfd0d1e\n#define regBIF_CFG_DEV2_RC1_LANE_8_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV2_RC1_LANE_9_MARGINING_LANE_CNTL                                                  0x3fff7bfd0d1f\n#define regBIF_CFG_DEV2_RC1_LANE_9_MARGINING_LANE_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV2_RC1_LANE_9_MARGINING_LANE_STATUS                                                0x3fff7bfd0d1f\n#define regBIF_CFG_DEV2_RC1_LANE_9_MARGINING_LANE_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV2_RC1_LANE_10_MARGINING_LANE_CNTL                                                 0x3fff7bfd0d20\n#define regBIF_CFG_DEV2_RC1_LANE_10_MARGINING_LANE_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV2_RC1_LANE_10_MARGINING_LANE_STATUS                                               0x3fff7bfd0d20\n#define regBIF_CFG_DEV2_RC1_LANE_10_MARGINING_LANE_STATUS_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_RC1_LANE_11_MARGINING_LANE_CNTL                                                 0x3fff7bfd0d21\n#define regBIF_CFG_DEV2_RC1_LANE_11_MARGINING_LANE_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV2_RC1_LANE_11_MARGINING_LANE_STATUS                                               0x3fff7bfd0d21\n#define regBIF_CFG_DEV2_RC1_LANE_11_MARGINING_LANE_STATUS_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_RC1_LANE_12_MARGINING_LANE_CNTL                                                 0x3fff7bfd0d22\n#define regBIF_CFG_DEV2_RC1_LANE_12_MARGINING_LANE_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV2_RC1_LANE_12_MARGINING_LANE_STATUS                                               0x3fff7bfd0d22\n#define regBIF_CFG_DEV2_RC1_LANE_12_MARGINING_LANE_STATUS_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_RC1_LANE_13_MARGINING_LANE_CNTL                                                 0x3fff7bfd0d23\n#define regBIF_CFG_DEV2_RC1_LANE_13_MARGINING_LANE_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV2_RC1_LANE_13_MARGINING_LANE_STATUS                                               0x3fff7bfd0d23\n#define regBIF_CFG_DEV2_RC1_LANE_13_MARGINING_LANE_STATUS_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_RC1_LANE_14_MARGINING_LANE_CNTL                                                 0x3fff7bfd0d24\n#define regBIF_CFG_DEV2_RC1_LANE_14_MARGINING_LANE_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV2_RC1_LANE_14_MARGINING_LANE_STATUS                                               0x3fff7bfd0d24\n#define regBIF_CFG_DEV2_RC1_LANE_14_MARGINING_LANE_STATUS_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_RC1_LANE_15_MARGINING_LANE_CNTL                                                 0x3fff7bfd0d25\n#define regBIF_CFG_DEV2_RC1_LANE_15_MARGINING_LANE_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV2_RC1_LANE_15_MARGINING_LANE_STATUS                                               0x3fff7bfd0d25\n#define regBIF_CFG_DEV2_RC1_LANE_15_MARGINING_LANE_STATUS_BASE_IDX                                      5\n\n\n\n\n#define regBIF_CFG_DEV0_EPF0_1_VENDOR_ID                                                                0x3fff80800000\n#define regBIF_CFG_DEV0_EPF0_1_VENDOR_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_1_DEVICE_ID                                                                0x3fff80800000\n#define regBIF_CFG_DEV0_EPF0_1_DEVICE_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_1_COMMAND                                                                  0x3fff80800001\n#define regBIF_CFG_DEV0_EPF0_1_COMMAND_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF0_1_STATUS                                                                   0x3fff80800001\n#define regBIF_CFG_DEV0_EPF0_1_STATUS_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF0_1_REVISION_ID                                                              0x3fff80800002\n#define regBIF_CFG_DEV0_EPF0_1_REVISION_ID_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_1_PROG_INTERFACE                                                           0x3fff80800002\n#define regBIF_CFG_DEV0_EPF0_1_PROG_INTERFACE_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_1_SUB_CLASS                                                                0x3fff80800002\n#define regBIF_CFG_DEV0_EPF0_1_SUB_CLASS_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_1_BASE_CLASS                                                               0x3fff80800002\n#define regBIF_CFG_DEV0_EPF0_1_BASE_CLASS_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_1_CACHE_LINE                                                               0x3fff80800003\n#define regBIF_CFG_DEV0_EPF0_1_CACHE_LINE_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_1_LATENCY                                                                  0x3fff80800003\n#define regBIF_CFG_DEV0_EPF0_1_LATENCY_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF0_1_HEADER                                                                   0x3fff80800003\n#define regBIF_CFG_DEV0_EPF0_1_HEADER_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF0_1_BIST                                                                     0x3fff80800003\n#define regBIF_CFG_DEV0_EPF0_1_BIST_BASE_IDX                                                            5\n#define regBIF_CFG_DEV0_EPF0_1_BASE_ADDR_1                                                              0x3fff80800004\n#define regBIF_CFG_DEV0_EPF0_1_BASE_ADDR_1_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_1_BASE_ADDR_2                                                              0x3fff80800005\n#define regBIF_CFG_DEV0_EPF0_1_BASE_ADDR_2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_1_BASE_ADDR_3                                                              0x3fff80800006\n#define regBIF_CFG_DEV0_EPF0_1_BASE_ADDR_3_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_1_BASE_ADDR_4                                                              0x3fff80800007\n#define regBIF_CFG_DEV0_EPF0_1_BASE_ADDR_4_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_1_BASE_ADDR_5                                                              0x3fff80800008\n#define regBIF_CFG_DEV0_EPF0_1_BASE_ADDR_5_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_1_BASE_ADDR_6                                                              0x3fff80800009\n#define regBIF_CFG_DEV0_EPF0_1_BASE_ADDR_6_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_1_CARDBUS_CIS_PTR                                                          0x3fff8080000a\n#define regBIF_CFG_DEV0_EPF0_1_CARDBUS_CIS_PTR_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_1_ADAPTER_ID                                                               0x3fff8080000b\n#define regBIF_CFG_DEV0_EPF0_1_ADAPTER_ID_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_1_ROM_BASE_ADDR                                                            0x3fff8080000c\n#define regBIF_CFG_DEV0_EPF0_1_ROM_BASE_ADDR_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_1_CAP_PTR                                                                  0x3fff8080000d\n#define regBIF_CFG_DEV0_EPF0_1_CAP_PTR_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF0_1_INTERRUPT_LINE                                                           0x3fff8080000f\n#define regBIF_CFG_DEV0_EPF0_1_INTERRUPT_LINE_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_1_INTERRUPT_PIN                                                            0x3fff8080000f\n#define regBIF_CFG_DEV0_EPF0_1_INTERRUPT_PIN_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_1_MIN_GRANT                                                                0x3fff8080000f\n#define regBIF_CFG_DEV0_EPF0_1_MIN_GRANT_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_1_MAX_LATENCY                                                              0x3fff8080000f\n#define regBIF_CFG_DEV0_EPF0_1_MAX_LATENCY_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_1_VENDOR_CAP_LIST                                                          0x3fff80800012\n#define regBIF_CFG_DEV0_EPF0_1_VENDOR_CAP_LIST_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_1_ADAPTER_ID_W                                                             0x3fff80800013\n#define regBIF_CFG_DEV0_EPF0_1_ADAPTER_ID_W_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_1_PMI_CAP_LIST                                                             0x3fff80800014\n#define regBIF_CFG_DEV0_EPF0_1_PMI_CAP_LIST_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_1_PMI_CAP                                                                  0x3fff80800014\n#define regBIF_CFG_DEV0_EPF0_1_PMI_CAP_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF0_1_PMI_STATUS_CNTL                                                          0x3fff80800015\n#define regBIF_CFG_DEV0_EPF0_1_PMI_STATUS_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_CAP_LIST                                                            0x3fff80800019\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_CAP                                                                 0x3fff80800019\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF0_1_DEVICE_CAP                                                               0x3fff8080001a\n#define regBIF_CFG_DEV0_EPF0_1_DEVICE_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_1_DEVICE_CNTL                                                              0x3fff8080001b\n#define regBIF_CFG_DEV0_EPF0_1_DEVICE_CNTL_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_1_DEVICE_STATUS                                                            0x3fff8080001b\n#define regBIF_CFG_DEV0_EPF0_1_DEVICE_STATUS_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_1_LINK_CAP                                                                 0x3fff8080001c\n#define regBIF_CFG_DEV0_EPF0_1_LINK_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF0_1_LINK_CNTL                                                                0x3fff8080001d\n#define regBIF_CFG_DEV0_EPF0_1_LINK_CNTL_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_1_LINK_STATUS                                                              0x3fff8080001d\n#define regBIF_CFG_DEV0_EPF0_1_LINK_STATUS_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_1_DEVICE_CAP2                                                              0x3fff80800022\n#define regBIF_CFG_DEV0_EPF0_1_DEVICE_CAP2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_1_DEVICE_CNTL2                                                             0x3fff80800023\n#define regBIF_CFG_DEV0_EPF0_1_DEVICE_CNTL2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_1_DEVICE_STATUS2                                                           0x3fff80800023\n#define regBIF_CFG_DEV0_EPF0_1_DEVICE_STATUS2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_1_LINK_CAP2                                                                0x3fff80800024\n#define regBIF_CFG_DEV0_EPF0_1_LINK_CAP2_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_1_LINK_CNTL2                                                               0x3fff80800025\n#define regBIF_CFG_DEV0_EPF0_1_LINK_CNTL2_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_1_LINK_STATUS2                                                             0x3fff80800025\n#define regBIF_CFG_DEV0_EPF0_1_LINK_STATUS2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_1_MSI_CAP_LIST                                                             0x3fff80800028\n#define regBIF_CFG_DEV0_EPF0_1_MSI_CAP_LIST_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_1_MSI_MSG_CNTL                                                             0x3fff80800028\n#define regBIF_CFG_DEV0_EPF0_1_MSI_MSG_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_1_MSI_MSG_ADDR_LO                                                          0x3fff80800029\n#define regBIF_CFG_DEV0_EPF0_1_MSI_MSG_ADDR_LO_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_1_MSI_MSG_ADDR_HI                                                          0x3fff8080002a\n#define regBIF_CFG_DEV0_EPF0_1_MSI_MSG_ADDR_HI_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_1_MSI_MSG_DATA                                                             0x3fff8080002a\n#define regBIF_CFG_DEV0_EPF0_1_MSI_MSG_DATA_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_1_MSI_EXT_MSG_DATA                                                         0x3fff8080002a\n#define regBIF_CFG_DEV0_EPF0_1_MSI_EXT_MSG_DATA_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_1_MSI_MASK                                                                 0x3fff8080002b\n#define regBIF_CFG_DEV0_EPF0_1_MSI_MASK_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF0_1_MSI_MSG_DATA_64                                                          0x3fff8080002b\n#define regBIF_CFG_DEV0_EPF0_1_MSI_MSG_DATA_64_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_1_MSI_EXT_MSG_DATA_64                                                      0x3fff8080002b\n#define regBIF_CFG_DEV0_EPF0_1_MSI_EXT_MSG_DATA_64_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF0_1_MSI_MASK_64                                                              0x3fff8080002c\n#define regBIF_CFG_DEV0_EPF0_1_MSI_MASK_64_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_1_MSI_PENDING                                                              0x3fff8080002c\n#define regBIF_CFG_DEV0_EPF0_1_MSI_PENDING_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_1_MSI_PENDING_64                                                           0x3fff8080002d\n#define regBIF_CFG_DEV0_EPF0_1_MSI_PENDING_64_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_1_MSIX_CAP_LIST                                                            0x3fff80800030\n#define regBIF_CFG_DEV0_EPF0_1_MSIX_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_1_MSIX_MSG_CNTL                                                            0x3fff80800030\n#define regBIF_CFG_DEV0_EPF0_1_MSIX_MSG_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_1_MSIX_TABLE                                                               0x3fff80800031\n#define regBIF_CFG_DEV0_EPF0_1_MSIX_TABLE_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_1_MSIX_PBA                                                                 0x3fff80800032\n#define regBIF_CFG_DEV0_EPF0_1_MSIX_PBA_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                        0x3fff80800040\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                               5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR                                                 0x3fff80800041\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC1                                                    0x3fff80800042\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC2                                                    0x3fff80800043\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VC_ENH_CAP_LIST                                                     0x3fff80800044\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VC_ENH_CAP_LIST_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_PORT_VC_CAP_REG1                                                    0x3fff80800045\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_PORT_VC_CAP_REG1_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_PORT_VC_CAP_REG2                                                    0x3fff80800046\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_PORT_VC_CAP_REG2_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_PORT_VC_CNTL                                                        0x3fff80800047\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_PORT_VC_CNTL_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_PORT_VC_STATUS                                                      0x3fff80800047\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_PORT_VC_STATUS_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VC0_RESOURCE_CAP                                                    0x3fff80800048\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VC0_RESOURCE_CAP_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VC0_RESOURCE_CNTL                                                   0x3fff80800049\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VC0_RESOURCE_CNTL_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VC0_RESOURCE_STATUS                                                 0x3fff8080004a\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VC0_RESOURCE_STATUS_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VC1_RESOURCE_CAP                                                    0x3fff8080004b\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VC1_RESOURCE_CAP_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VC1_RESOURCE_CNTL                                                   0x3fff8080004c\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VC1_RESOURCE_CNTL_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VC1_RESOURCE_STATUS                                                 0x3fff8080004d\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VC1_RESOURCE_STATUS_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                         0x3fff80800050\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST_BASE_IDX                                5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_DEV_SERIAL_NUM_DW1                                                  0x3fff80800051\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_DEV_SERIAL_NUM_DW1_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_DEV_SERIAL_NUM_DW2                                                  0x3fff80800052\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_DEV_SERIAL_NUM_DW2_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                            0x3fff80800054\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_UNCORR_ERR_STATUS                                                   0x3fff80800055\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_UNCORR_ERR_MASK                                                     0x3fff80800056\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_UNCORR_ERR_MASK_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_UNCORR_ERR_SEVERITY                                                 0x3fff80800057\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_CORR_ERR_STATUS                                                     0x3fff80800058\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_CORR_ERR_STATUS_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_CORR_ERR_MASK                                                       0x3fff80800059\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_CORR_ERR_MASK_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_ADV_ERR_CAP_CNTL                                                    0x3fff8080005a\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_HDR_LOG0                                                            0x3fff8080005b\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_HDR_LOG0_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_HDR_LOG1                                                            0x3fff8080005c\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_HDR_LOG1_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_HDR_LOG2                                                            0x3fff8080005d\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_HDR_LOG2_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_HDR_LOG3                                                            0x3fff8080005e\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_HDR_LOG3_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_TLP_PREFIX_LOG0                                                     0x3fff80800062\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_TLP_PREFIX_LOG1                                                     0x3fff80800063\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_TLP_PREFIX_LOG2                                                     0x3fff80800064\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_TLP_PREFIX_LOG3                                                     0x3fff80800065\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_BAR_ENH_CAP_LIST                                                    0x3fff80800080\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_BAR_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_BAR1_CAP                                                            0x3fff80800081\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_BAR1_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_BAR1_CNTL                                                           0x3fff80800082\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_BAR1_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_BAR2_CAP                                                            0x3fff80800083\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_BAR2_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_BAR2_CNTL                                                           0x3fff80800084\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_BAR2_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_BAR3_CAP                                                            0x3fff80800085\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_BAR3_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_BAR3_CNTL                                                           0x3fff80800086\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_BAR3_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_BAR4_CAP                                                            0x3fff80800087\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_BAR4_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_BAR4_CNTL                                                           0x3fff80800088\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_BAR4_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_BAR5_CAP                                                            0x3fff80800089\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_BAR5_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_BAR5_CNTL                                                           0x3fff8080008a\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_BAR5_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_BAR6_CAP                                                            0x3fff8080008b\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_BAR6_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_BAR6_CNTL                                                           0x3fff8080008c\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_BAR6_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_PWR_BUDGET_ENH_CAP_LIST                                             0x3fff80800090\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_PWR_BUDGET_ENH_CAP_LIST_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_PWR_BUDGET_DATA_SELECT                                              0x3fff80800091\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_PWR_BUDGET_DATA_SELECT_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_PWR_BUDGET_DATA                                                     0x3fff80800092\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_PWR_BUDGET_DATA_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_PWR_BUDGET_CAP                                                      0x3fff80800093\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_PWR_BUDGET_CAP_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_DPA_ENH_CAP_LIST                                                    0x3fff80800094\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_DPA_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_DPA_CAP                                                             0x3fff80800095\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_DPA_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_DPA_LATENCY_INDICATOR                                               0x3fff80800096\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_DPA_LATENCY_INDICATOR_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_DPA_STATUS                                                          0x3fff80800097\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_DPA_STATUS_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_DPA_CNTL                                                            0x3fff80800097\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_DPA_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_0                                            0x3fff80800098\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_1                                            0x3fff80800098\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_1_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_2                                            0x3fff80800098\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_2_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_3                                            0x3fff80800098\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_3_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_4                                            0x3fff80800099\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_4_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_5                                            0x3fff80800099\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_5_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_6                                            0x3fff80800099\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_6_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_7                                            0x3fff80800099\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_7_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_SECONDARY_ENH_CAP_LIST                                              0x3fff8080009c\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_SECONDARY_ENH_CAP_LIST_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_LINK_CNTL3                                                          0x3fff8080009d\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_LINK_CNTL3_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_LANE_ERROR_STATUS                                                   0x3fff8080009e\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_LANE_ERROR_STATUS_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_LANE_0_EQUALIZATION_CNTL                                            0x3fff8080009f\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_LANE_0_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_LANE_1_EQUALIZATION_CNTL                                            0x3fff8080009f\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_LANE_1_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_LANE_2_EQUALIZATION_CNTL                                            0x3fff808000a0\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_LANE_2_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_LANE_3_EQUALIZATION_CNTL                                            0x3fff808000a0\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_LANE_3_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_LANE_4_EQUALIZATION_CNTL                                            0x3fff808000a1\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_LANE_4_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_LANE_5_EQUALIZATION_CNTL                                            0x3fff808000a1\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_LANE_5_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_LANE_6_EQUALIZATION_CNTL                                            0x3fff808000a2\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_LANE_6_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_LANE_7_EQUALIZATION_CNTL                                            0x3fff808000a2\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_LANE_7_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_LANE_8_EQUALIZATION_CNTL                                            0x3fff808000a3\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_LANE_8_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_LANE_9_EQUALIZATION_CNTL                                            0x3fff808000a3\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_LANE_9_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_LANE_10_EQUALIZATION_CNTL                                           0x3fff808000a4\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_LANE_10_EQUALIZATION_CNTL_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_LANE_11_EQUALIZATION_CNTL                                           0x3fff808000a4\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_LANE_11_EQUALIZATION_CNTL_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_LANE_12_EQUALIZATION_CNTL                                           0x3fff808000a5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_LANE_12_EQUALIZATION_CNTL_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_LANE_13_EQUALIZATION_CNTL                                           0x3fff808000a5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_LANE_13_EQUALIZATION_CNTL_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_LANE_14_EQUALIZATION_CNTL                                           0x3fff808000a6\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_LANE_14_EQUALIZATION_CNTL_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_LANE_15_EQUALIZATION_CNTL                                           0x3fff808000a6\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_LANE_15_EQUALIZATION_CNTL_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_ACS_ENH_CAP_LIST                                                    0x3fff808000a8\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_ACS_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_ACS_CAP                                                             0x3fff808000a9\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_ACS_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_ACS_CNTL                                                            0x3fff808000a9\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_ACS_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_ATS_ENH_CAP_LIST                                                    0x3fff808000ac\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_ATS_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_ATS_CAP                                                             0x3fff808000ad\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_ATS_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_ATS_CNTL                                                            0x3fff808000ad\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_ATS_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_PAGE_REQ_ENH_CAP_LIST                                               0x3fff808000b0\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_PAGE_REQ_ENH_CAP_LIST_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_PAGE_REQ_CNTL                                                       0x3fff808000b1\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_PAGE_REQ_CNTL_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_PAGE_REQ_STATUS                                                     0x3fff808000b1\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_PAGE_REQ_STATUS_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_OUTSTAND_PAGE_REQ_CAPACITY                                          0x3fff808000b2\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_OUTSTAND_PAGE_REQ_CAPACITY_BASE_IDX                                 5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_OUTSTAND_PAGE_REQ_ALLOC                                             0x3fff808000b3\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_OUTSTAND_PAGE_REQ_ALLOC_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_PASID_ENH_CAP_LIST                                                  0x3fff808000b4\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_PASID_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_PASID_CAP                                                           0x3fff808000b5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_PASID_CAP_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_PASID_CNTL                                                          0x3fff808000b5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_PASID_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_MC_ENH_CAP_LIST                                                     0x3fff808000bc\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_MC_ENH_CAP_LIST_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_MC_CAP                                                              0x3fff808000bd\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_MC_CAP_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_MC_CNTL                                                             0x3fff808000bd\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_MC_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_MC_ADDR0                                                            0x3fff808000be\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_MC_ADDR0_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_MC_ADDR1                                                            0x3fff808000bf\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_MC_ADDR1_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_MC_RCV0                                                             0x3fff808000c0\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_MC_RCV0_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_MC_RCV1                                                             0x3fff808000c1\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_MC_RCV1_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_MC_BLOCK_ALL0                                                       0x3fff808000c2\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_MC_BLOCK_ALL0_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_MC_BLOCK_ALL1                                                       0x3fff808000c3\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_MC_BLOCK_ALL1_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_MC_BLOCK_UNTRANSLATED_0                                             0x3fff808000c4\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_MC_BLOCK_UNTRANSLATED_0_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_MC_BLOCK_UNTRANSLATED_1                                             0x3fff808000c5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_MC_BLOCK_UNTRANSLATED_1_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_LTR_ENH_CAP_LIST                                                    0x3fff808000c8\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_LTR_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_LTR_CAP                                                             0x3fff808000c9\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_LTR_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_ARI_ENH_CAP_LIST                                                    0x3fff808000ca\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_ARI_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_ARI_CAP                                                             0x3fff808000cb\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_ARI_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_ARI_CNTL                                                            0x3fff808000cb\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_ARI_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_ENH_CAP_LIST                                                  0x3fff808000cc\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_CAP                                                           0x3fff808000cd\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_CAP_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_CONTROL                                                       0x3fff808000ce\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_CONTROL_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_STATUS                                                        0x3fff808000ce\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_STATUS_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_INITIAL_VFS                                                   0x3fff808000cf\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_INITIAL_VFS_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_TOTAL_VFS                                                     0x3fff808000cf\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_TOTAL_VFS_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_NUM_VFS                                                       0x3fff808000d0\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_NUM_VFS_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_FUNC_DEP_LINK                                                 0x3fff808000d0\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_FUNC_DEP_LINK_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_FIRST_VF_OFFSET                                               0x3fff808000d1\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_FIRST_VF_OFFSET_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_VF_STRIDE                                                     0x3fff808000d1\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_VF_STRIDE_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_VF_DEVICE_ID                                                  0x3fff808000d2\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_VF_DEVICE_ID_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_SUPPORTED_PAGE_SIZE                                           0x3fff808000d3\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_SUPPORTED_PAGE_SIZE_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_SYSTEM_PAGE_SIZE                                              0x3fff808000d4\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_SYSTEM_PAGE_SIZE_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_VF_BASE_ADDR_0                                                0x3fff808000d5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_VF_BASE_ADDR_0_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_VF_BASE_ADDR_1                                                0x3fff808000d6\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_VF_BASE_ADDR_1_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_VF_BASE_ADDR_2                                                0x3fff808000d7\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_VF_BASE_ADDR_2_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_VF_BASE_ADDR_3                                                0x3fff808000d8\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_VF_BASE_ADDR_3_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_VF_BASE_ADDR_4                                                0x3fff808000d9\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_VF_BASE_ADDR_4_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_VF_BASE_ADDR_5                                                0x3fff808000da\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_VF_BASE_ADDR_5_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_VF_MIGRATION_STATE_ARRAY_OFFSET                               0x3fff808000db\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_VF_MIGRATION_STATE_ARRAY_OFFSET_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_DLF_ENH_CAP_LIST                                                    0x3fff80800100\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_DLF_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_1_DATA_LINK_FEATURE_CAP                                                    0x3fff80800101\n#define regBIF_CFG_DEV0_EPF0_1_DATA_LINK_FEATURE_CAP_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_1_DATA_LINK_FEATURE_STATUS                                                 0x3fff80800102\n#define regBIF_CFG_DEV0_EPF0_1_DATA_LINK_FEATURE_STATUS_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_PHY_16GT_ENH_CAP_LIST                                               0x3fff80800104\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_PHY_16GT_ENH_CAP_LIST_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_1_LINK_CAP_16GT                                                            0x3fff80800105\n#define regBIF_CFG_DEV0_EPF0_1_LINK_CAP_16GT_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_1_LINK_CNTL_16GT                                                           0x3fff80800106\n#define regBIF_CFG_DEV0_EPF0_1_LINK_CNTL_16GT_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_1_LINK_STATUS_16GT                                                         0x3fff80800107\n#define regBIF_CFG_DEV0_EPF0_1_LINK_STATUS_16GT_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_1_LOCAL_PARITY_MISMATCH_STATUS_16GT                                        0x3fff80800108\n#define regBIF_CFG_DEV0_EPF0_1_LOCAL_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                               5\n#define regBIF_CFG_DEV0_EPF0_1_RTM1_PARITY_MISMATCH_STATUS_16GT                                         0x3fff80800109\n#define regBIF_CFG_DEV0_EPF0_1_RTM1_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                5\n#define regBIF_CFG_DEV0_EPF0_1_RTM2_PARITY_MISMATCH_STATUS_16GT                                         0x3fff8080010a\n#define regBIF_CFG_DEV0_EPF0_1_RTM2_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                5\n#define regBIF_CFG_DEV0_EPF0_1_LANE_0_EQUALIZATION_CNTL_16GT                                            0x3fff8080010c\n#define regBIF_CFG_DEV0_EPF0_1_LANE_0_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_1_LANE_1_EQUALIZATION_CNTL_16GT                                            0x3fff8080010c\n#define regBIF_CFG_DEV0_EPF0_1_LANE_1_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_1_LANE_2_EQUALIZATION_CNTL_16GT                                            0x3fff8080010c\n#define regBIF_CFG_DEV0_EPF0_1_LANE_2_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_1_LANE_3_EQUALIZATION_CNTL_16GT                                            0x3fff8080010c\n#define regBIF_CFG_DEV0_EPF0_1_LANE_3_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_1_LANE_4_EQUALIZATION_CNTL_16GT                                            0x3fff8080010d\n#define regBIF_CFG_DEV0_EPF0_1_LANE_4_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_1_LANE_5_EQUALIZATION_CNTL_16GT                                            0x3fff8080010d\n#define regBIF_CFG_DEV0_EPF0_1_LANE_5_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_1_LANE_6_EQUALIZATION_CNTL_16GT                                            0x3fff8080010d\n#define regBIF_CFG_DEV0_EPF0_1_LANE_6_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_1_LANE_7_EQUALIZATION_CNTL_16GT                                            0x3fff8080010d\n#define regBIF_CFG_DEV0_EPF0_1_LANE_7_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_1_LANE_8_EQUALIZATION_CNTL_16GT                                            0x3fff8080010e\n#define regBIF_CFG_DEV0_EPF0_1_LANE_8_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_1_LANE_9_EQUALIZATION_CNTL_16GT                                            0x3fff8080010e\n#define regBIF_CFG_DEV0_EPF0_1_LANE_9_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_1_LANE_10_EQUALIZATION_CNTL_16GT                                           0x3fff8080010e\n#define regBIF_CFG_DEV0_EPF0_1_LANE_10_EQUALIZATION_CNTL_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF0_1_LANE_11_EQUALIZATION_CNTL_16GT                                           0x3fff8080010e\n#define regBIF_CFG_DEV0_EPF0_1_LANE_11_EQUALIZATION_CNTL_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF0_1_LANE_12_EQUALIZATION_CNTL_16GT                                           0x3fff8080010f\n#define regBIF_CFG_DEV0_EPF0_1_LANE_12_EQUALIZATION_CNTL_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF0_1_LANE_13_EQUALIZATION_CNTL_16GT                                           0x3fff8080010f\n#define regBIF_CFG_DEV0_EPF0_1_LANE_13_EQUALIZATION_CNTL_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF0_1_LANE_14_EQUALIZATION_CNTL_16GT                                           0x3fff8080010f\n#define regBIF_CFG_DEV0_EPF0_1_LANE_14_EQUALIZATION_CNTL_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF0_1_LANE_15_EQUALIZATION_CNTL_16GT                                           0x3fff8080010f\n#define regBIF_CFG_DEV0_EPF0_1_LANE_15_EQUALIZATION_CNTL_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_MARGINING_ENH_CAP_LIST                                              0x3fff80800114\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_MARGINING_ENH_CAP_LIST_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_1_MARGINING_PORT_CAP                                                       0x3fff80800115\n#define regBIF_CFG_DEV0_EPF0_1_MARGINING_PORT_CAP_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_1_MARGINING_PORT_STATUS                                                    0x3fff80800115\n#define regBIF_CFG_DEV0_EPF0_1_MARGINING_PORT_STATUS_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_1_LANE_0_MARGINING_LANE_CNTL                                               0x3fff80800116\n#define regBIF_CFG_DEV0_EPF0_1_LANE_0_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_1_LANE_0_MARGINING_LANE_STATUS                                             0x3fff80800116\n#define regBIF_CFG_DEV0_EPF0_1_LANE_0_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF0_1_LANE_1_MARGINING_LANE_CNTL                                               0x3fff80800117\n#define regBIF_CFG_DEV0_EPF0_1_LANE_1_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_1_LANE_1_MARGINING_LANE_STATUS                                             0x3fff80800117\n#define regBIF_CFG_DEV0_EPF0_1_LANE_1_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF0_1_LANE_2_MARGINING_LANE_CNTL                                               0x3fff80800118\n#define regBIF_CFG_DEV0_EPF0_1_LANE_2_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_1_LANE_2_MARGINING_LANE_STATUS                                             0x3fff80800118\n#define regBIF_CFG_DEV0_EPF0_1_LANE_2_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF0_1_LANE_3_MARGINING_LANE_CNTL                                               0x3fff80800119\n#define regBIF_CFG_DEV0_EPF0_1_LANE_3_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_1_LANE_3_MARGINING_LANE_STATUS                                             0x3fff80800119\n#define regBIF_CFG_DEV0_EPF0_1_LANE_3_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF0_1_LANE_4_MARGINING_LANE_CNTL                                               0x3fff8080011a\n#define regBIF_CFG_DEV0_EPF0_1_LANE_4_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_1_LANE_4_MARGINING_LANE_STATUS                                             0x3fff8080011a\n#define regBIF_CFG_DEV0_EPF0_1_LANE_4_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF0_1_LANE_5_MARGINING_LANE_CNTL                                               0x3fff8080011b\n#define regBIF_CFG_DEV0_EPF0_1_LANE_5_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_1_LANE_5_MARGINING_LANE_STATUS                                             0x3fff8080011b\n#define regBIF_CFG_DEV0_EPF0_1_LANE_5_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF0_1_LANE_6_MARGINING_LANE_CNTL                                               0x3fff8080011c\n#define regBIF_CFG_DEV0_EPF0_1_LANE_6_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_1_LANE_6_MARGINING_LANE_STATUS                                             0x3fff8080011c\n#define regBIF_CFG_DEV0_EPF0_1_LANE_6_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF0_1_LANE_7_MARGINING_LANE_CNTL                                               0x3fff8080011d\n#define regBIF_CFG_DEV0_EPF0_1_LANE_7_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_1_LANE_7_MARGINING_LANE_STATUS                                             0x3fff8080011d\n#define regBIF_CFG_DEV0_EPF0_1_LANE_7_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF0_1_LANE_8_MARGINING_LANE_CNTL                                               0x3fff8080011e\n#define regBIF_CFG_DEV0_EPF0_1_LANE_8_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_1_LANE_8_MARGINING_LANE_STATUS                                             0x3fff8080011e\n#define regBIF_CFG_DEV0_EPF0_1_LANE_8_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF0_1_LANE_9_MARGINING_LANE_CNTL                                               0x3fff8080011f\n#define regBIF_CFG_DEV0_EPF0_1_LANE_9_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_1_LANE_9_MARGINING_LANE_STATUS                                             0x3fff8080011f\n#define regBIF_CFG_DEV0_EPF0_1_LANE_9_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF0_1_LANE_10_MARGINING_LANE_CNTL                                              0x3fff80800120\n#define regBIF_CFG_DEV0_EPF0_1_LANE_10_MARGINING_LANE_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_1_LANE_10_MARGINING_LANE_STATUS                                            0x3fff80800120\n#define regBIF_CFG_DEV0_EPF0_1_LANE_10_MARGINING_LANE_STATUS_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_1_LANE_11_MARGINING_LANE_CNTL                                              0x3fff80800121\n#define regBIF_CFG_DEV0_EPF0_1_LANE_11_MARGINING_LANE_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_1_LANE_11_MARGINING_LANE_STATUS                                            0x3fff80800121\n#define regBIF_CFG_DEV0_EPF0_1_LANE_11_MARGINING_LANE_STATUS_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_1_LANE_12_MARGINING_LANE_CNTL                                              0x3fff80800122\n#define regBIF_CFG_DEV0_EPF0_1_LANE_12_MARGINING_LANE_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_1_LANE_12_MARGINING_LANE_STATUS                                            0x3fff80800122\n#define regBIF_CFG_DEV0_EPF0_1_LANE_12_MARGINING_LANE_STATUS_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_1_LANE_13_MARGINING_LANE_CNTL                                              0x3fff80800123\n#define regBIF_CFG_DEV0_EPF0_1_LANE_13_MARGINING_LANE_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_1_LANE_13_MARGINING_LANE_STATUS                                            0x3fff80800123\n#define regBIF_CFG_DEV0_EPF0_1_LANE_13_MARGINING_LANE_STATUS_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_1_LANE_14_MARGINING_LANE_CNTL                                              0x3fff80800124\n#define regBIF_CFG_DEV0_EPF0_1_LANE_14_MARGINING_LANE_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_1_LANE_14_MARGINING_LANE_STATUS                                            0x3fff80800124\n#define regBIF_CFG_DEV0_EPF0_1_LANE_14_MARGINING_LANE_STATUS_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_1_LANE_15_MARGINING_LANE_CNTL                                              0x3fff80800125\n#define regBIF_CFG_DEV0_EPF0_1_LANE_15_MARGINING_LANE_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_1_LANE_15_MARGINING_LANE_STATUS                                            0x3fff80800125\n#define regBIF_CFG_DEV0_EPF0_1_LANE_15_MARGINING_LANE_STATUS_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VF_RESIZE_BAR_ENH_CAP_LIST                                          0x3fff80800130\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VF_RESIZE_BAR_ENH_CAP_LIST_BASE_IDX                                 5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VF_RESIZE_BAR1_CAP                                                  0x3fff80800131\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VF_RESIZE_BAR1_CAP_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VF_RESIZE_BAR1_CNTL                                                 0x3fff80800132\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VF_RESIZE_BAR1_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VF_RESIZE_BAR2_CAP                                                  0x3fff80800133\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VF_RESIZE_BAR2_CAP_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VF_RESIZE_BAR2_CNTL                                                 0x3fff80800134\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VF_RESIZE_BAR2_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VF_RESIZE_BAR3_CAP                                                  0x3fff80800135\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VF_RESIZE_BAR3_CAP_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VF_RESIZE_BAR3_CNTL                                                 0x3fff80800136\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VF_RESIZE_BAR3_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VF_RESIZE_BAR4_CAP                                                  0x3fff80800137\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VF_RESIZE_BAR4_CAP_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VF_RESIZE_BAR4_CNTL                                                 0x3fff80800138\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VF_RESIZE_BAR4_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VF_RESIZE_BAR5_CAP                                                  0x3fff80800139\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VF_RESIZE_BAR5_CAP_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VF_RESIZE_BAR5_CNTL                                                 0x3fff8080013a\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VF_RESIZE_BAR5_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VF_RESIZE_BAR6_CAP                                                  0x3fff8080013b\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VF_RESIZE_BAR6_CAP_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VF_RESIZE_BAR6_CNTL                                                 0x3fff8080013c\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VF_RESIZE_BAR6_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_GPUIOV                                 0x3fff80800160\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_GPUIOV_BASE_IDX                        5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV                                          0x3fff80800161\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_BASE_IDX                                 5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_SRIOV_SHADOW                             0x3fff80800162\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_SRIOV_SHADOW_BASE_IDX                    5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_INTR_ENABLE                              0x3fff80800163\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_INTR_ENABLE_BASE_IDX                     5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_INTR_STATUS                              0x3fff80800164\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_INTR_STATUS_BASE_IDX                     5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_RESET_CONTROL                            0x3fff80800165\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_RESET_CONTROL_BASE_IDX                   5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_HVVM_MBOX_DW0                            0x3fff80800166\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_HVVM_MBOX_DW0_BASE_IDX                   5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_HVVM_MBOX_DW1                            0x3fff80800167\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_HVVM_MBOX_DW1_BASE_IDX                   5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_HVVM_MBOX_DW2                            0x3fff80800168\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_HVVM_MBOX_DW2_BASE_IDX                   5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_CONTEXT                                  0x3fff80800169\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_CONTEXT_BASE_IDX                         5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_TOTAL_FB                                 0x3fff8080016a\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_TOTAL_FB_BASE_IDX                        5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_OFFSETS                                  0x3fff8080016b\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_OFFSETS_BASE_IDX                         5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_REGION                                   0x3fff8080016c\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_REGION_BASE_IDX                          5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_P2P_OVER_XGMI_ENABLE                     0x3fff8080016d\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_P2P_OVER_XGMI_ENABLE_BASE_IDX            5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF0_FB                                   0x3fff8080016e\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF0_FB_BASE_IDX                          5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF1_FB                                   0x3fff8080016f\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF1_FB_BASE_IDX                          5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF2_FB                                   0x3fff80800170\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF2_FB_BASE_IDX                          5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF3_FB                                   0x3fff80800171\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF3_FB_BASE_IDX                          5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF4_FB                                   0x3fff80800172\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF4_FB_BASE_IDX                          5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF5_FB                                   0x3fff80800173\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF5_FB_BASE_IDX                          5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF6_FB                                   0x3fff80800174\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF6_FB_BASE_IDX                          5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF7_FB                                   0x3fff80800175\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF7_FB_BASE_IDX                          5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF8_FB                                   0x3fff80800176\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF8_FB_BASE_IDX                          5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF9_FB                                   0x3fff80800177\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF9_FB_BASE_IDX                          5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF10_FB                                  0x3fff80800178\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF10_FB_BASE_IDX                         5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF11_FB                                  0x3fff80800179\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF11_FB_BASE_IDX                         5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF12_FB                                  0x3fff8080017a\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF12_FB_BASE_IDX                         5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF13_FB                                  0x3fff8080017b\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF13_FB_BASE_IDX                         5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF14_FB                                  0x3fff8080017c\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF14_FB_BASE_IDX                         5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF15_FB                                  0x3fff8080017d\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF15_FB_BASE_IDX                         5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF16_FB                                  0x3fff8080017e\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF16_FB_BASE_IDX                         5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF17_FB                                  0x3fff8080017f\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF17_FB_BASE_IDX                         5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF18_FB                                  0x3fff80800180\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF18_FB_BASE_IDX                         5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF19_FB                                  0x3fff80800181\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF19_FB_BASE_IDX                         5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF20_FB                                  0x3fff80800182\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF20_FB_BASE_IDX                         5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF21_FB                                  0x3fff80800183\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF21_FB_BASE_IDX                         5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF22_FB                                  0x3fff80800184\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF22_FB_BASE_IDX                         5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF23_FB                                  0x3fff80800185\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF23_FB_BASE_IDX                         5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF24_FB                                  0x3fff80800186\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF24_FB_BASE_IDX                         5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF25_FB                                  0x3fff80800187\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF25_FB_BASE_IDX                         5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF26_FB                                  0x3fff80800188\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF26_FB_BASE_IDX                         5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF27_FB                                  0x3fff80800189\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF27_FB_BASE_IDX                         5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF28_FB                                  0x3fff8080018a\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF28_FB_BASE_IDX                         5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF29_FB                                  0x3fff8080018b\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF29_FB_BASE_IDX                         5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF30_FB                                  0x3fff8080018c\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF30_FB_BASE_IDX                         5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW0                               0x3fff80800190\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW0_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW1                               0x3fff80800191\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW1_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW2                               0x3fff80800192\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW2_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW3                               0x3fff80800193\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW3_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW4                               0x3fff80800194\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW4_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW5                               0x3fff80800195\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW5_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW6                               0x3fff80800196\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW6_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW7                               0x3fff80800197\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW7_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW8                               0x3fff80800198\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW8_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW0                               0x3fff8080019c\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW0_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW1                               0x3fff8080019d\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW1_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW2                               0x3fff8080019e\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW2_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW3                               0x3fff8080019f\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW3_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW4                               0x3fff808001a0\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW4_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW5                               0x3fff808001a1\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW5_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW6                               0x3fff808001a2\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW6_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW7                               0x3fff808001a3\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW7_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW8                               0x3fff808001a4\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW8_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW0                               0x3fff808001a8\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW0_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW1                               0x3fff808001a9\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW1_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW2                               0x3fff808001aa\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW2_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW3                               0x3fff808001ab\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW3_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW4                               0x3fff808001ac\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW4_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW5                               0x3fff808001ad\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW5_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW6                               0x3fff808001ae\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW6_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW7                               0x3fff808001af\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW7_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW8                               0x3fff808001b0\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW8_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW0                              0x3fff808001b4\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW0_BASE_IDX                     5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW1                              0x3fff808001b5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW1_BASE_IDX                     5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW2                              0x3fff808001b6\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW2_BASE_IDX                     5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW3                              0x3fff808001b7\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW3_BASE_IDX                     5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW4                              0x3fff808001b8\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW4_BASE_IDX                     5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW5                              0x3fff808001b9\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW5_BASE_IDX                     5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW6                              0x3fff808001ba\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW6_BASE_IDX                     5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW7                              0x3fff808001bb\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW7_BASE_IDX                     5\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW8                              0x3fff808001bc\n#define regBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW8_BASE_IDX                     5\n\n\n\n\n#define regBIF_CFG_DEV0_EPF1_1_VENDOR_ID                                                                0x3fff80800400\n#define regBIF_CFG_DEV0_EPF1_1_VENDOR_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF1_1_DEVICE_ID                                                                0x3fff80800400\n#define regBIF_CFG_DEV0_EPF1_1_DEVICE_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF1_1_COMMAND                                                                  0x3fff80800401\n#define regBIF_CFG_DEV0_EPF1_1_COMMAND_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF1_1_STATUS                                                                   0x3fff80800401\n#define regBIF_CFG_DEV0_EPF1_1_STATUS_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF1_1_REVISION_ID                                                              0x3fff80800402\n#define regBIF_CFG_DEV0_EPF1_1_REVISION_ID_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF1_1_PROG_INTERFACE                                                           0x3fff80800402\n#define regBIF_CFG_DEV0_EPF1_1_PROG_INTERFACE_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF1_1_SUB_CLASS                                                                0x3fff80800402\n#define regBIF_CFG_DEV0_EPF1_1_SUB_CLASS_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF1_1_BASE_CLASS                                                               0x3fff80800402\n#define regBIF_CFG_DEV0_EPF1_1_BASE_CLASS_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF1_1_CACHE_LINE                                                               0x3fff80800403\n#define regBIF_CFG_DEV0_EPF1_1_CACHE_LINE_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF1_1_LATENCY                                                                  0x3fff80800403\n#define regBIF_CFG_DEV0_EPF1_1_LATENCY_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF1_1_HEADER                                                                   0x3fff80800403\n#define regBIF_CFG_DEV0_EPF1_1_HEADER_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF1_1_BIST                                                                     0x3fff80800403\n#define regBIF_CFG_DEV0_EPF1_1_BIST_BASE_IDX                                                            5\n#define regBIF_CFG_DEV0_EPF1_1_BASE_ADDR_1                                                              0x3fff80800404\n#define regBIF_CFG_DEV0_EPF1_1_BASE_ADDR_1_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF1_1_BASE_ADDR_2                                                              0x3fff80800405\n#define regBIF_CFG_DEV0_EPF1_1_BASE_ADDR_2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF1_1_BASE_ADDR_3                                                              0x3fff80800406\n#define regBIF_CFG_DEV0_EPF1_1_BASE_ADDR_3_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF1_1_BASE_ADDR_4                                                              0x3fff80800407\n#define regBIF_CFG_DEV0_EPF1_1_BASE_ADDR_4_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF1_1_BASE_ADDR_5                                                              0x3fff80800408\n#define regBIF_CFG_DEV0_EPF1_1_BASE_ADDR_5_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF1_1_BASE_ADDR_6                                                              0x3fff80800409\n#define regBIF_CFG_DEV0_EPF1_1_BASE_ADDR_6_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF1_1_CARDBUS_CIS_PTR                                                          0x3fff8080040a\n#define regBIF_CFG_DEV0_EPF1_1_CARDBUS_CIS_PTR_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF1_1_ADAPTER_ID                                                               0x3fff8080040b\n#define regBIF_CFG_DEV0_EPF1_1_ADAPTER_ID_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF1_1_ROM_BASE_ADDR                                                            0x3fff8080040c\n#define regBIF_CFG_DEV0_EPF1_1_ROM_BASE_ADDR_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_1_CAP_PTR                                                                  0x3fff8080040d\n#define regBIF_CFG_DEV0_EPF1_1_CAP_PTR_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF1_1_INTERRUPT_LINE                                                           0x3fff8080040f\n#define regBIF_CFG_DEV0_EPF1_1_INTERRUPT_LINE_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF1_1_INTERRUPT_PIN                                                            0x3fff8080040f\n#define regBIF_CFG_DEV0_EPF1_1_INTERRUPT_PIN_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_1_MIN_GRANT                                                                0x3fff8080040f\n#define regBIF_CFG_DEV0_EPF1_1_MIN_GRANT_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF1_1_MAX_LATENCY                                                              0x3fff8080040f\n#define regBIF_CFG_DEV0_EPF1_1_MAX_LATENCY_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF1_1_VENDOR_CAP_LIST                                                          0x3fff80800412\n#define regBIF_CFG_DEV0_EPF1_1_VENDOR_CAP_LIST_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF1_1_ADAPTER_ID_W                                                             0x3fff80800413\n#define regBIF_CFG_DEV0_EPF1_1_ADAPTER_ID_W_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF1_1_PMI_CAP_LIST                                                             0x3fff80800414\n#define regBIF_CFG_DEV0_EPF1_1_PMI_CAP_LIST_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF1_1_PMI_CAP                                                                  0x3fff80800414\n#define regBIF_CFG_DEV0_EPF1_1_PMI_CAP_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF1_1_PMI_STATUS_CNTL                                                          0x3fff80800415\n#define regBIF_CFG_DEV0_EPF1_1_PMI_STATUS_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_CAP_LIST                                                            0x3fff80800419\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_CAP                                                                 0x3fff80800419\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF1_1_DEVICE_CAP                                                               0x3fff8080041a\n#define regBIF_CFG_DEV0_EPF1_1_DEVICE_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF1_1_DEVICE_CNTL                                                              0x3fff8080041b\n#define regBIF_CFG_DEV0_EPF1_1_DEVICE_CNTL_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF1_1_DEVICE_STATUS                                                            0x3fff8080041b\n#define regBIF_CFG_DEV0_EPF1_1_DEVICE_STATUS_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_1_LINK_CAP                                                                 0x3fff8080041c\n#define regBIF_CFG_DEV0_EPF1_1_LINK_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF1_1_LINK_CNTL                                                                0x3fff8080041d\n#define regBIF_CFG_DEV0_EPF1_1_LINK_CNTL_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF1_1_LINK_STATUS                                                              0x3fff8080041d\n#define regBIF_CFG_DEV0_EPF1_1_LINK_STATUS_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF1_1_DEVICE_CAP2                                                              0x3fff80800422\n#define regBIF_CFG_DEV0_EPF1_1_DEVICE_CAP2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF1_1_DEVICE_CNTL2                                                             0x3fff80800423\n#define regBIF_CFG_DEV0_EPF1_1_DEVICE_CNTL2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF1_1_DEVICE_STATUS2                                                           0x3fff80800423\n#define regBIF_CFG_DEV0_EPF1_1_DEVICE_STATUS2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF1_1_LINK_CAP2                                                                0x3fff80800424\n#define regBIF_CFG_DEV0_EPF1_1_LINK_CAP2_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF1_1_LINK_CNTL2                                                               0x3fff80800425\n#define regBIF_CFG_DEV0_EPF1_1_LINK_CNTL2_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF1_1_LINK_STATUS2                                                             0x3fff80800425\n#define regBIF_CFG_DEV0_EPF1_1_LINK_STATUS2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF1_1_MSI_CAP_LIST                                                             0x3fff80800428\n#define regBIF_CFG_DEV0_EPF1_1_MSI_CAP_LIST_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF1_1_MSI_MSG_CNTL                                                             0x3fff80800428\n#define regBIF_CFG_DEV0_EPF1_1_MSI_MSG_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF1_1_MSI_MSG_ADDR_LO                                                          0x3fff80800429\n#define regBIF_CFG_DEV0_EPF1_1_MSI_MSG_ADDR_LO_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF1_1_MSI_MSG_ADDR_HI                                                          0x3fff8080042a\n#define regBIF_CFG_DEV0_EPF1_1_MSI_MSG_ADDR_HI_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF1_1_MSI_MSG_DATA                                                             0x3fff8080042a\n#define regBIF_CFG_DEV0_EPF1_1_MSI_MSG_DATA_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF1_1_MSI_EXT_MSG_DATA                                                         0x3fff8080042a\n#define regBIF_CFG_DEV0_EPF1_1_MSI_EXT_MSG_DATA_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF1_1_MSI_MASK                                                                 0x3fff8080042b\n#define regBIF_CFG_DEV0_EPF1_1_MSI_MASK_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF1_1_MSI_MSG_DATA_64                                                          0x3fff8080042b\n#define regBIF_CFG_DEV0_EPF1_1_MSI_MSG_DATA_64_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF1_1_MSI_EXT_MSG_DATA_64                                                      0x3fff8080042b\n#define regBIF_CFG_DEV0_EPF1_1_MSI_EXT_MSG_DATA_64_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF1_1_MSI_MASK_64                                                              0x3fff8080042c\n#define regBIF_CFG_DEV0_EPF1_1_MSI_MASK_64_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF1_1_MSI_PENDING                                                              0x3fff8080042c\n#define regBIF_CFG_DEV0_EPF1_1_MSI_PENDING_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF1_1_MSI_PENDING_64                                                           0x3fff8080042d\n#define regBIF_CFG_DEV0_EPF1_1_MSI_PENDING_64_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF1_1_MSIX_CAP_LIST                                                            0x3fff80800430\n#define regBIF_CFG_DEV0_EPF1_1_MSIX_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_1_MSIX_MSG_CNTL                                                            0x3fff80800430\n#define regBIF_CFG_DEV0_EPF1_1_MSIX_MSG_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_1_MSIX_TABLE                                                               0x3fff80800431\n#define regBIF_CFG_DEV0_EPF1_1_MSIX_TABLE_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF1_1_MSIX_PBA                                                                 0x3fff80800432\n#define regBIF_CFG_DEV0_EPF1_1_MSIX_PBA_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                        0x3fff80800440\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                               5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_VENDOR_SPECIFIC_HDR                                                 0x3fff80800441\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_VENDOR_SPECIFIC1                                                    0x3fff80800442\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_VENDOR_SPECIFIC2                                                    0x3fff80800443\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                         0x3fff80800450\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST_BASE_IDX                                5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_DEV_SERIAL_NUM_DW1                                                  0x3fff80800451\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_DEV_SERIAL_NUM_DW1_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_DEV_SERIAL_NUM_DW2                                                  0x3fff80800452\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_DEV_SERIAL_NUM_DW2_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                            0x3fff80800454\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_UNCORR_ERR_STATUS                                                   0x3fff80800455\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_UNCORR_ERR_MASK                                                     0x3fff80800456\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_UNCORR_ERR_MASK_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_UNCORR_ERR_SEVERITY                                                 0x3fff80800457\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_CORR_ERR_STATUS                                                     0x3fff80800458\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_CORR_ERR_STATUS_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_CORR_ERR_MASK                                                       0x3fff80800459\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_CORR_ERR_MASK_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_ADV_ERR_CAP_CNTL                                                    0x3fff8080045a\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_HDR_LOG0                                                            0x3fff8080045b\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_HDR_LOG0_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_HDR_LOG1                                                            0x3fff8080045c\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_HDR_LOG1_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_HDR_LOG2                                                            0x3fff8080045d\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_HDR_LOG2_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_HDR_LOG3                                                            0x3fff8080045e\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_HDR_LOG3_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_TLP_PREFIX_LOG0                                                     0x3fff80800462\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_TLP_PREFIX_LOG1                                                     0x3fff80800463\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_TLP_PREFIX_LOG2                                                     0x3fff80800464\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_TLP_PREFIX_LOG3                                                     0x3fff80800465\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_BAR_ENH_CAP_LIST                                                    0x3fff80800480\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_BAR_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_BAR1_CAP                                                            0x3fff80800481\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_BAR1_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_BAR1_CNTL                                                           0x3fff80800482\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_BAR1_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_BAR2_CAP                                                            0x3fff80800483\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_BAR2_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_BAR2_CNTL                                                           0x3fff80800484\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_BAR2_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_BAR3_CAP                                                            0x3fff80800485\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_BAR3_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_BAR3_CNTL                                                           0x3fff80800486\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_BAR3_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_BAR4_CAP                                                            0x3fff80800487\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_BAR4_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_BAR4_CNTL                                                           0x3fff80800488\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_BAR4_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_BAR5_CAP                                                            0x3fff80800489\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_BAR5_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_BAR5_CNTL                                                           0x3fff8080048a\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_BAR5_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_BAR6_CAP                                                            0x3fff8080048b\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_BAR6_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_BAR6_CNTL                                                           0x3fff8080048c\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_BAR6_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_PWR_BUDGET_ENH_CAP_LIST                                             0x3fff80800490\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_PWR_BUDGET_ENH_CAP_LIST_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_PWR_BUDGET_DATA_SELECT                                              0x3fff80800491\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_PWR_BUDGET_DATA_SELECT_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_PWR_BUDGET_DATA                                                     0x3fff80800492\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_PWR_BUDGET_DATA_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_PWR_BUDGET_CAP                                                      0x3fff80800493\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_PWR_BUDGET_CAP_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_DPA_ENH_CAP_LIST                                                    0x3fff80800494\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_DPA_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_DPA_CAP                                                             0x3fff80800495\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_DPA_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_DPA_LATENCY_INDICATOR                                               0x3fff80800496\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_DPA_LATENCY_INDICATOR_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_DPA_STATUS                                                          0x3fff80800497\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_DPA_STATUS_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_DPA_CNTL                                                            0x3fff80800497\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_DPA_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_0                                            0x3fff80800498\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_1                                            0x3fff80800498\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_1_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_2                                            0x3fff80800498\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_2_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_3                                            0x3fff80800498\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_3_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_4                                            0x3fff80800499\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_4_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_5                                            0x3fff80800499\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_5_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_6                                            0x3fff80800499\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_6_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_7                                            0x3fff80800499\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_7_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_SECONDARY_ENH_CAP_LIST                                              0x3fff8080049c\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_SECONDARY_ENH_CAP_LIST_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_LINK_CNTL3                                                          0x3fff8080049d\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_LINK_CNTL3_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_LANE_ERROR_STATUS                                                   0x3fff8080049e\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_LANE_ERROR_STATUS_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_LANE_0_EQUALIZATION_CNTL                                            0x3fff8080049f\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_LANE_0_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_LANE_1_EQUALIZATION_CNTL                                            0x3fff8080049f\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_LANE_1_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_LANE_2_EQUALIZATION_CNTL                                            0x3fff808004a0\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_LANE_2_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_LANE_3_EQUALIZATION_CNTL                                            0x3fff808004a0\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_LANE_3_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_LANE_4_EQUALIZATION_CNTL                                            0x3fff808004a1\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_LANE_4_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_LANE_5_EQUALIZATION_CNTL                                            0x3fff808004a1\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_LANE_5_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_LANE_6_EQUALIZATION_CNTL                                            0x3fff808004a2\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_LANE_6_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_LANE_7_EQUALIZATION_CNTL                                            0x3fff808004a2\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_LANE_7_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_LANE_8_EQUALIZATION_CNTL                                            0x3fff808004a3\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_LANE_8_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_LANE_9_EQUALIZATION_CNTL                                            0x3fff808004a3\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_LANE_9_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_LANE_10_EQUALIZATION_CNTL                                           0x3fff808004a4\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_LANE_10_EQUALIZATION_CNTL_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_LANE_11_EQUALIZATION_CNTL                                           0x3fff808004a4\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_LANE_11_EQUALIZATION_CNTL_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_LANE_12_EQUALIZATION_CNTL                                           0x3fff808004a5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_LANE_12_EQUALIZATION_CNTL_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_LANE_13_EQUALIZATION_CNTL                                           0x3fff808004a5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_LANE_13_EQUALIZATION_CNTL_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_LANE_14_EQUALIZATION_CNTL                                           0x3fff808004a6\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_LANE_14_EQUALIZATION_CNTL_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_LANE_15_EQUALIZATION_CNTL                                           0x3fff808004a6\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_LANE_15_EQUALIZATION_CNTL_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_ACS_ENH_CAP_LIST                                                    0x3fff808004a8\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_ACS_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_ACS_CAP                                                             0x3fff808004a9\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_ACS_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_ACS_CNTL                                                            0x3fff808004a9\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_ACS_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_ATS_ENH_CAP_LIST                                                    0x3fff808004ac\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_ATS_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_ATS_CAP                                                             0x3fff808004ad\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_ATS_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_ATS_CNTL                                                            0x3fff808004ad\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_ATS_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_PAGE_REQ_ENH_CAP_LIST                                               0x3fff808004b0\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_PAGE_REQ_ENH_CAP_LIST_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_PAGE_REQ_CNTL                                                       0x3fff808004b1\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_PAGE_REQ_CNTL_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_PAGE_REQ_STATUS                                                     0x3fff808004b1\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_PAGE_REQ_STATUS_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_OUTSTAND_PAGE_REQ_CAPACITY                                          0x3fff808004b2\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_OUTSTAND_PAGE_REQ_CAPACITY_BASE_IDX                                 5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_OUTSTAND_PAGE_REQ_ALLOC                                             0x3fff808004b3\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_OUTSTAND_PAGE_REQ_ALLOC_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_PASID_ENH_CAP_LIST                                                  0x3fff808004b4\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_PASID_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_PASID_CAP                                                           0x3fff808004b5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_PASID_CAP_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_PASID_CNTL                                                          0x3fff808004b5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_PASID_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_MC_ENH_CAP_LIST                                                     0x3fff808004bc\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_MC_ENH_CAP_LIST_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_MC_CAP                                                              0x3fff808004bd\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_MC_CAP_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_MC_CNTL                                                             0x3fff808004bd\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_MC_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_MC_ADDR0                                                            0x3fff808004be\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_MC_ADDR0_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_MC_ADDR1                                                            0x3fff808004bf\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_MC_ADDR1_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_MC_RCV0                                                             0x3fff808004c0\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_MC_RCV0_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_MC_RCV1                                                             0x3fff808004c1\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_MC_RCV1_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_MC_BLOCK_ALL0                                                       0x3fff808004c2\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_MC_BLOCK_ALL0_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_MC_BLOCK_ALL1                                                       0x3fff808004c3\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_MC_BLOCK_ALL1_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_MC_BLOCK_UNTRANSLATED_0                                             0x3fff808004c4\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_MC_BLOCK_UNTRANSLATED_0_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_MC_BLOCK_UNTRANSLATED_1                                             0x3fff808004c5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_MC_BLOCK_UNTRANSLATED_1_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_LTR_ENH_CAP_LIST                                                    0x3fff808004c8\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_LTR_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_LTR_CAP                                                             0x3fff808004c9\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_LTR_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_ARI_ENH_CAP_LIST                                                    0x3fff808004ca\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_ARI_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_ARI_CAP                                                             0x3fff808004cb\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_ARI_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_ARI_CNTL                                                            0x3fff808004cb\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_ARI_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_ENH_CAP_LIST                                                  0x3fff808004cc\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_CAP                                                           0x3fff808004cd\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_CAP_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_CONTROL                                                       0x3fff808004ce\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_CONTROL_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_STATUS                                                        0x3fff808004ce\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_STATUS_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_INITIAL_VFS                                                   0x3fff808004cf\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_INITIAL_VFS_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_TOTAL_VFS                                                     0x3fff808004cf\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_TOTAL_VFS_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_NUM_VFS                                                       0x3fff808004d0\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_NUM_VFS_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_FUNC_DEP_LINK                                                 0x3fff808004d0\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_FUNC_DEP_LINK_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_FIRST_VF_OFFSET                                               0x3fff808004d1\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_FIRST_VF_OFFSET_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_VF_STRIDE                                                     0x3fff808004d1\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_VF_STRIDE_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_VF_DEVICE_ID                                                  0x3fff808004d2\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_VF_DEVICE_ID_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_SUPPORTED_PAGE_SIZE                                           0x3fff808004d3\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_SUPPORTED_PAGE_SIZE_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_SYSTEM_PAGE_SIZE                                              0x3fff808004d4\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_SYSTEM_PAGE_SIZE_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_VF_BASE_ADDR_0                                                0x3fff808004d5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_VF_BASE_ADDR_0_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_VF_BASE_ADDR_1                                                0x3fff808004d6\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_VF_BASE_ADDR_1_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_VF_BASE_ADDR_2                                                0x3fff808004d7\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_VF_BASE_ADDR_2_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_VF_BASE_ADDR_3                                                0x3fff808004d8\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_VF_BASE_ADDR_3_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_VF_BASE_ADDR_4                                                0x3fff808004d9\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_VF_BASE_ADDR_4_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_VF_BASE_ADDR_5                                                0x3fff808004da\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_VF_BASE_ADDR_5_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_VF_MIGRATION_STATE_ARRAY_OFFSET                               0x3fff808004db\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_VF_MIGRATION_STATE_ARRAY_OFFSET_BASE_IDX                      5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_DLF_ENH_CAP_LIST                                                    0x3fff80800500\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_DLF_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF1_1_DATA_LINK_FEATURE_CAP                                                    0x3fff80800501\n#define regBIF_CFG_DEV0_EPF1_1_DATA_LINK_FEATURE_CAP_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF1_1_DATA_LINK_FEATURE_STATUS                                                 0x3fff80800502\n#define regBIF_CFG_DEV0_EPF1_1_DATA_LINK_FEATURE_STATUS_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_PHY_16GT_ENH_CAP_LIST                                               0x3fff80800504\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_PHY_16GT_ENH_CAP_LIST_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF1_1_LINK_CAP_16GT                                                            0x3fff80800505\n#define regBIF_CFG_DEV0_EPF1_1_LINK_CAP_16GT_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_1_LINK_CNTL_16GT                                                           0x3fff80800506\n#define regBIF_CFG_DEV0_EPF1_1_LINK_CNTL_16GT_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF1_1_LINK_STATUS_16GT                                                         0x3fff80800507\n#define regBIF_CFG_DEV0_EPF1_1_LINK_STATUS_16GT_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF1_1_LOCAL_PARITY_MISMATCH_STATUS_16GT                                        0x3fff80800508\n#define regBIF_CFG_DEV0_EPF1_1_LOCAL_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                               5\n#define regBIF_CFG_DEV0_EPF1_1_RTM1_PARITY_MISMATCH_STATUS_16GT                                         0x3fff80800509\n#define regBIF_CFG_DEV0_EPF1_1_RTM1_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                5\n#define regBIF_CFG_DEV0_EPF1_1_RTM2_PARITY_MISMATCH_STATUS_16GT                                         0x3fff8080050a\n#define regBIF_CFG_DEV0_EPF1_1_RTM2_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                5\n#define regBIF_CFG_DEV0_EPF1_1_LANE_0_EQUALIZATION_CNTL_16GT                                            0x3fff8080050c\n#define regBIF_CFG_DEV0_EPF1_1_LANE_0_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_1_LANE_1_EQUALIZATION_CNTL_16GT                                            0x3fff8080050c\n#define regBIF_CFG_DEV0_EPF1_1_LANE_1_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_1_LANE_2_EQUALIZATION_CNTL_16GT                                            0x3fff8080050c\n#define regBIF_CFG_DEV0_EPF1_1_LANE_2_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_1_LANE_3_EQUALIZATION_CNTL_16GT                                            0x3fff8080050c\n#define regBIF_CFG_DEV0_EPF1_1_LANE_3_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_1_LANE_4_EQUALIZATION_CNTL_16GT                                            0x3fff8080050d\n#define regBIF_CFG_DEV0_EPF1_1_LANE_4_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_1_LANE_5_EQUALIZATION_CNTL_16GT                                            0x3fff8080050d\n#define regBIF_CFG_DEV0_EPF1_1_LANE_5_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_1_LANE_6_EQUALIZATION_CNTL_16GT                                            0x3fff8080050d\n#define regBIF_CFG_DEV0_EPF1_1_LANE_6_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_1_LANE_7_EQUALIZATION_CNTL_16GT                                            0x3fff8080050d\n#define regBIF_CFG_DEV0_EPF1_1_LANE_7_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_1_LANE_8_EQUALIZATION_CNTL_16GT                                            0x3fff8080050e\n#define regBIF_CFG_DEV0_EPF1_1_LANE_8_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_1_LANE_9_EQUALIZATION_CNTL_16GT                                            0x3fff8080050e\n#define regBIF_CFG_DEV0_EPF1_1_LANE_9_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_1_LANE_10_EQUALIZATION_CNTL_16GT                                           0x3fff8080050e\n#define regBIF_CFG_DEV0_EPF1_1_LANE_10_EQUALIZATION_CNTL_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF1_1_LANE_11_EQUALIZATION_CNTL_16GT                                           0x3fff8080050e\n#define regBIF_CFG_DEV0_EPF1_1_LANE_11_EQUALIZATION_CNTL_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF1_1_LANE_12_EQUALIZATION_CNTL_16GT                                           0x3fff8080050f\n#define regBIF_CFG_DEV0_EPF1_1_LANE_12_EQUALIZATION_CNTL_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF1_1_LANE_13_EQUALIZATION_CNTL_16GT                                           0x3fff8080050f\n#define regBIF_CFG_DEV0_EPF1_1_LANE_13_EQUALIZATION_CNTL_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF1_1_LANE_14_EQUALIZATION_CNTL_16GT                                           0x3fff8080050f\n#define regBIF_CFG_DEV0_EPF1_1_LANE_14_EQUALIZATION_CNTL_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF1_1_LANE_15_EQUALIZATION_CNTL_16GT                                           0x3fff8080050f\n#define regBIF_CFG_DEV0_EPF1_1_LANE_15_EQUALIZATION_CNTL_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_MARGINING_ENH_CAP_LIST                                              0x3fff80800514\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_MARGINING_ENH_CAP_LIST_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF1_1_MARGINING_PORT_CAP                                                       0x3fff80800515\n#define regBIF_CFG_DEV0_EPF1_1_MARGINING_PORT_CAP_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF1_1_MARGINING_PORT_STATUS                                                    0x3fff80800515\n#define regBIF_CFG_DEV0_EPF1_1_MARGINING_PORT_STATUS_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF1_1_LANE_0_MARGINING_LANE_CNTL                                               0x3fff80800516\n#define regBIF_CFG_DEV0_EPF1_1_LANE_0_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF1_1_LANE_0_MARGINING_LANE_STATUS                                             0x3fff80800516\n#define regBIF_CFG_DEV0_EPF1_1_LANE_0_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF1_1_LANE_1_MARGINING_LANE_CNTL                                               0x3fff80800517\n#define regBIF_CFG_DEV0_EPF1_1_LANE_1_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF1_1_LANE_1_MARGINING_LANE_STATUS                                             0x3fff80800517\n#define regBIF_CFG_DEV0_EPF1_1_LANE_1_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF1_1_LANE_2_MARGINING_LANE_CNTL                                               0x3fff80800518\n#define regBIF_CFG_DEV0_EPF1_1_LANE_2_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF1_1_LANE_2_MARGINING_LANE_STATUS                                             0x3fff80800518\n#define regBIF_CFG_DEV0_EPF1_1_LANE_2_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF1_1_LANE_3_MARGINING_LANE_CNTL                                               0x3fff80800519\n#define regBIF_CFG_DEV0_EPF1_1_LANE_3_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF1_1_LANE_3_MARGINING_LANE_STATUS                                             0x3fff80800519\n#define regBIF_CFG_DEV0_EPF1_1_LANE_3_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF1_1_LANE_4_MARGINING_LANE_CNTL                                               0x3fff8080051a\n#define regBIF_CFG_DEV0_EPF1_1_LANE_4_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF1_1_LANE_4_MARGINING_LANE_STATUS                                             0x3fff8080051a\n#define regBIF_CFG_DEV0_EPF1_1_LANE_4_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF1_1_LANE_5_MARGINING_LANE_CNTL                                               0x3fff8080051b\n#define regBIF_CFG_DEV0_EPF1_1_LANE_5_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF1_1_LANE_5_MARGINING_LANE_STATUS                                             0x3fff8080051b\n#define regBIF_CFG_DEV0_EPF1_1_LANE_5_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF1_1_LANE_6_MARGINING_LANE_CNTL                                               0x3fff8080051c\n#define regBIF_CFG_DEV0_EPF1_1_LANE_6_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF1_1_LANE_6_MARGINING_LANE_STATUS                                             0x3fff8080051c\n#define regBIF_CFG_DEV0_EPF1_1_LANE_6_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF1_1_LANE_7_MARGINING_LANE_CNTL                                               0x3fff8080051d\n#define regBIF_CFG_DEV0_EPF1_1_LANE_7_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF1_1_LANE_7_MARGINING_LANE_STATUS                                             0x3fff8080051d\n#define regBIF_CFG_DEV0_EPF1_1_LANE_7_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF1_1_LANE_8_MARGINING_LANE_CNTL                                               0x3fff8080051e\n#define regBIF_CFG_DEV0_EPF1_1_LANE_8_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF1_1_LANE_8_MARGINING_LANE_STATUS                                             0x3fff8080051e\n#define regBIF_CFG_DEV0_EPF1_1_LANE_8_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF1_1_LANE_9_MARGINING_LANE_CNTL                                               0x3fff8080051f\n#define regBIF_CFG_DEV0_EPF1_1_LANE_9_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF1_1_LANE_9_MARGINING_LANE_STATUS                                             0x3fff8080051f\n#define regBIF_CFG_DEV0_EPF1_1_LANE_9_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF1_1_LANE_10_MARGINING_LANE_CNTL                                              0x3fff80800520\n#define regBIF_CFG_DEV0_EPF1_1_LANE_10_MARGINING_LANE_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF1_1_LANE_10_MARGINING_LANE_STATUS                                            0x3fff80800520\n#define regBIF_CFG_DEV0_EPF1_1_LANE_10_MARGINING_LANE_STATUS_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_1_LANE_11_MARGINING_LANE_CNTL                                              0x3fff80800521\n#define regBIF_CFG_DEV0_EPF1_1_LANE_11_MARGINING_LANE_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF1_1_LANE_11_MARGINING_LANE_STATUS                                            0x3fff80800521\n#define regBIF_CFG_DEV0_EPF1_1_LANE_11_MARGINING_LANE_STATUS_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_1_LANE_12_MARGINING_LANE_CNTL                                              0x3fff80800522\n#define regBIF_CFG_DEV0_EPF1_1_LANE_12_MARGINING_LANE_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF1_1_LANE_12_MARGINING_LANE_STATUS                                            0x3fff80800522\n#define regBIF_CFG_DEV0_EPF1_1_LANE_12_MARGINING_LANE_STATUS_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_1_LANE_13_MARGINING_LANE_CNTL                                              0x3fff80800523\n#define regBIF_CFG_DEV0_EPF1_1_LANE_13_MARGINING_LANE_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF1_1_LANE_13_MARGINING_LANE_STATUS                                            0x3fff80800523\n#define regBIF_CFG_DEV0_EPF1_1_LANE_13_MARGINING_LANE_STATUS_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_1_LANE_14_MARGINING_LANE_CNTL                                              0x3fff80800524\n#define regBIF_CFG_DEV0_EPF1_1_LANE_14_MARGINING_LANE_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF1_1_LANE_14_MARGINING_LANE_STATUS                                            0x3fff80800524\n#define regBIF_CFG_DEV0_EPF1_1_LANE_14_MARGINING_LANE_STATUS_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_1_LANE_15_MARGINING_LANE_CNTL                                              0x3fff80800525\n#define regBIF_CFG_DEV0_EPF1_1_LANE_15_MARGINING_LANE_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF1_1_LANE_15_MARGINING_LANE_STATUS                                            0x3fff80800525\n#define regBIF_CFG_DEV0_EPF1_1_LANE_15_MARGINING_LANE_STATUS_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_VF_RESIZE_BAR_ENH_CAP_LIST                                          0x3fff80800530\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_VF_RESIZE_BAR_ENH_CAP_LIST_BASE_IDX                                 5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_VF_RESIZE_BAR1_CAP                                                  0x3fff80800531\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_VF_RESIZE_BAR1_CAP_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_VF_RESIZE_BAR1_CNTL                                                 0x3fff80800532\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_VF_RESIZE_BAR1_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_VF_RESIZE_BAR2_CAP                                                  0x3fff80800533\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_VF_RESIZE_BAR2_CAP_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_VF_RESIZE_BAR2_CNTL                                                 0x3fff80800534\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_VF_RESIZE_BAR2_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_VF_RESIZE_BAR3_CAP                                                  0x3fff80800535\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_VF_RESIZE_BAR3_CAP_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_VF_RESIZE_BAR3_CNTL                                                 0x3fff80800536\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_VF_RESIZE_BAR3_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_VF_RESIZE_BAR4_CAP                                                  0x3fff80800537\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_VF_RESIZE_BAR4_CAP_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_VF_RESIZE_BAR4_CNTL                                                 0x3fff80800538\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_VF_RESIZE_BAR4_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_VF_RESIZE_BAR5_CAP                                                  0x3fff80800539\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_VF_RESIZE_BAR5_CAP_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_VF_RESIZE_BAR5_CNTL                                                 0x3fff8080053a\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_VF_RESIZE_BAR5_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_VF_RESIZE_BAR6_CAP                                                  0x3fff8080053b\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_VF_RESIZE_BAR6_CAP_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_VF_RESIZE_BAR6_CNTL                                                 0x3fff8080053c\n#define regBIF_CFG_DEV0_EPF1_1_PCIE_VF_RESIZE_BAR6_CNTL_BASE_IDX                                        5\n\n\n\n\n#define regBIF_CFG_DEV0_EPF2_1_VENDOR_ID                                                                0x3fff80800800\n#define regBIF_CFG_DEV0_EPF2_1_VENDOR_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF2_1_DEVICE_ID                                                                0x3fff80800800\n#define regBIF_CFG_DEV0_EPF2_1_DEVICE_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF2_1_COMMAND                                                                  0x3fff80800801\n#define regBIF_CFG_DEV0_EPF2_1_COMMAND_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF2_1_STATUS                                                                   0x3fff80800801\n#define regBIF_CFG_DEV0_EPF2_1_STATUS_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF2_1_REVISION_ID                                                              0x3fff80800802\n#define regBIF_CFG_DEV0_EPF2_1_REVISION_ID_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF2_1_PROG_INTERFACE                                                           0x3fff80800802\n#define regBIF_CFG_DEV0_EPF2_1_PROG_INTERFACE_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF2_1_SUB_CLASS                                                                0x3fff80800802\n#define regBIF_CFG_DEV0_EPF2_1_SUB_CLASS_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF2_1_BASE_CLASS                                                               0x3fff80800802\n#define regBIF_CFG_DEV0_EPF2_1_BASE_CLASS_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF2_1_CACHE_LINE                                                               0x3fff80800803\n#define regBIF_CFG_DEV0_EPF2_1_CACHE_LINE_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF2_1_LATENCY                                                                  0x3fff80800803\n#define regBIF_CFG_DEV0_EPF2_1_LATENCY_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF2_1_HEADER                                                                   0x3fff80800803\n#define regBIF_CFG_DEV0_EPF2_1_HEADER_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF2_1_BIST                                                                     0x3fff80800803\n#define regBIF_CFG_DEV0_EPF2_1_BIST_BASE_IDX                                                            5\n#define regBIF_CFG_DEV0_EPF2_1_BASE_ADDR_1                                                              0x3fff80800804\n#define regBIF_CFG_DEV0_EPF2_1_BASE_ADDR_1_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF2_1_BASE_ADDR_2                                                              0x3fff80800805\n#define regBIF_CFG_DEV0_EPF2_1_BASE_ADDR_2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF2_1_BASE_ADDR_3                                                              0x3fff80800806\n#define regBIF_CFG_DEV0_EPF2_1_BASE_ADDR_3_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF2_1_BASE_ADDR_4                                                              0x3fff80800807\n#define regBIF_CFG_DEV0_EPF2_1_BASE_ADDR_4_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF2_1_BASE_ADDR_5                                                              0x3fff80800808\n#define regBIF_CFG_DEV0_EPF2_1_BASE_ADDR_5_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF2_1_BASE_ADDR_6                                                              0x3fff80800809\n#define regBIF_CFG_DEV0_EPF2_1_BASE_ADDR_6_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF2_1_CARDBUS_CIS_PTR                                                          0x3fff8080080a\n#define regBIF_CFG_DEV0_EPF2_1_CARDBUS_CIS_PTR_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF2_1_ADAPTER_ID                                                               0x3fff8080080b\n#define regBIF_CFG_DEV0_EPF2_1_ADAPTER_ID_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF2_1_ROM_BASE_ADDR                                                            0x3fff8080080c\n#define regBIF_CFG_DEV0_EPF2_1_ROM_BASE_ADDR_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF2_1_CAP_PTR                                                                  0x3fff8080080d\n#define regBIF_CFG_DEV0_EPF2_1_CAP_PTR_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF2_1_INTERRUPT_LINE                                                           0x3fff8080080f\n#define regBIF_CFG_DEV0_EPF2_1_INTERRUPT_LINE_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF2_1_INTERRUPT_PIN                                                            0x3fff8080080f\n#define regBIF_CFG_DEV0_EPF2_1_INTERRUPT_PIN_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF2_1_MIN_GRANT                                                                0x3fff8080080f\n#define regBIF_CFG_DEV0_EPF2_1_MIN_GRANT_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF2_1_MAX_LATENCY                                                              0x3fff8080080f\n#define regBIF_CFG_DEV0_EPF2_1_MAX_LATENCY_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF2_1_VENDOR_CAP_LIST                                                          0x3fff80800812\n#define regBIF_CFG_DEV0_EPF2_1_VENDOR_CAP_LIST_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF2_1_ADAPTER_ID_W                                                             0x3fff80800813\n#define regBIF_CFG_DEV0_EPF2_1_ADAPTER_ID_W_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF2_1_PMI_CAP_LIST                                                             0x3fff80800814\n#define regBIF_CFG_DEV0_EPF2_1_PMI_CAP_LIST_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF2_1_PMI_CAP                                                                  0x3fff80800814\n#define regBIF_CFG_DEV0_EPF2_1_PMI_CAP_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF2_1_PMI_STATUS_CNTL                                                          0x3fff80800815\n#define regBIF_CFG_DEV0_EPF2_1_PMI_STATUS_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF2_1_SBRN                                                                     0x3fff80800818\n#define regBIF_CFG_DEV0_EPF2_1_SBRN_BASE_IDX                                                            5\n#define regBIF_CFG_DEV0_EPF2_1_FLADJ                                                                    0x3fff80800818\n#define regBIF_CFG_DEV0_EPF2_1_FLADJ_BASE_IDX                                                           5\n#define regBIF_CFG_DEV0_EPF2_1_DBESL_DBESLD                                                             0x3fff80800818\n#define regBIF_CFG_DEV0_EPF2_1_DBESL_DBESLD_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_CAP_LIST                                                            0x3fff80800819\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_CAP                                                                 0x3fff80800819\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF2_1_DEVICE_CAP                                                               0x3fff8080081a\n#define regBIF_CFG_DEV0_EPF2_1_DEVICE_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF2_1_DEVICE_CNTL                                                              0x3fff8080081b\n#define regBIF_CFG_DEV0_EPF2_1_DEVICE_CNTL_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF2_1_DEVICE_STATUS                                                            0x3fff8080081b\n#define regBIF_CFG_DEV0_EPF2_1_DEVICE_STATUS_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF2_1_LINK_CAP                                                                 0x3fff8080081c\n#define regBIF_CFG_DEV0_EPF2_1_LINK_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF2_1_LINK_CNTL                                                                0x3fff8080081d\n#define regBIF_CFG_DEV0_EPF2_1_LINK_CNTL_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF2_1_LINK_STATUS                                                              0x3fff8080081d\n#define regBIF_CFG_DEV0_EPF2_1_LINK_STATUS_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF2_1_DEVICE_CAP2                                                              0x3fff80800822\n#define regBIF_CFG_DEV0_EPF2_1_DEVICE_CAP2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF2_1_DEVICE_CNTL2                                                             0x3fff80800823\n#define regBIF_CFG_DEV0_EPF2_1_DEVICE_CNTL2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF2_1_DEVICE_STATUS2                                                           0x3fff80800823\n#define regBIF_CFG_DEV0_EPF2_1_DEVICE_STATUS2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF2_1_LINK_CAP2                                                                0x3fff80800824\n#define regBIF_CFG_DEV0_EPF2_1_LINK_CAP2_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF2_1_LINK_CNTL2                                                               0x3fff80800825\n#define regBIF_CFG_DEV0_EPF2_1_LINK_CNTL2_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF2_1_LINK_STATUS2                                                             0x3fff80800825\n#define regBIF_CFG_DEV0_EPF2_1_LINK_STATUS2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF2_1_MSI_CAP_LIST                                                             0x3fff80800828\n#define regBIF_CFG_DEV0_EPF2_1_MSI_CAP_LIST_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF2_1_MSI_MSG_CNTL                                                             0x3fff80800828\n#define regBIF_CFG_DEV0_EPF2_1_MSI_MSG_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF2_1_MSI_MSG_ADDR_LO                                                          0x3fff80800829\n#define regBIF_CFG_DEV0_EPF2_1_MSI_MSG_ADDR_LO_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF2_1_MSI_MSG_ADDR_HI                                                          0x3fff8080082a\n#define regBIF_CFG_DEV0_EPF2_1_MSI_MSG_ADDR_HI_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF2_1_MSI_MSG_DATA                                                             0x3fff8080082a\n#define regBIF_CFG_DEV0_EPF2_1_MSI_MSG_DATA_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF2_1_MSI_EXT_MSG_DATA                                                         0x3fff8080082a\n#define regBIF_CFG_DEV0_EPF2_1_MSI_EXT_MSG_DATA_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF2_1_MSI_MASK                                                                 0x3fff8080082b\n#define regBIF_CFG_DEV0_EPF2_1_MSI_MASK_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF2_1_MSI_MSG_DATA_64                                                          0x3fff8080082b\n#define regBIF_CFG_DEV0_EPF2_1_MSI_MSG_DATA_64_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF2_1_MSI_EXT_MSG_DATA_64                                                      0x3fff8080082b\n#define regBIF_CFG_DEV0_EPF2_1_MSI_EXT_MSG_DATA_64_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF2_1_MSI_MASK_64                                                              0x3fff8080082c\n#define regBIF_CFG_DEV0_EPF2_1_MSI_MASK_64_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF2_1_MSI_PENDING                                                              0x3fff8080082c\n#define regBIF_CFG_DEV0_EPF2_1_MSI_PENDING_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF2_1_MSI_PENDING_64                                                           0x3fff8080082d\n#define regBIF_CFG_DEV0_EPF2_1_MSI_PENDING_64_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF2_1_MSIX_CAP_LIST                                                            0x3fff80800830\n#define regBIF_CFG_DEV0_EPF2_1_MSIX_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF2_1_MSIX_MSG_CNTL                                                            0x3fff80800830\n#define regBIF_CFG_DEV0_EPF2_1_MSIX_MSG_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF2_1_MSIX_TABLE                                                               0x3fff80800831\n#define regBIF_CFG_DEV0_EPF2_1_MSIX_TABLE_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF2_1_MSIX_PBA                                                                 0x3fff80800832\n#define regBIF_CFG_DEV0_EPF2_1_MSIX_PBA_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF2_1_SATA_CAP_0                                                               0x3fff80800834\n#define regBIF_CFG_DEV0_EPF2_1_SATA_CAP_0_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF2_1_SATA_CAP_1                                                               0x3fff80800835\n#define regBIF_CFG_DEV0_EPF2_1_SATA_CAP_1_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF2_1_SATA_IDP_INDEX                                                           0x3fff80800836\n#define regBIF_CFG_DEV0_EPF2_1_SATA_IDP_INDEX_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF2_1_SATA_IDP_DATA                                                            0x3fff80800837\n#define regBIF_CFG_DEV0_EPF2_1_SATA_IDP_DATA_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                        0x3fff80800840\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                               5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_VENDOR_SPECIFIC_HDR                                                 0x3fff80800841\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_VENDOR_SPECIFIC1                                                    0x3fff80800842\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_VENDOR_SPECIFIC2                                                    0x3fff80800843\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                            0x3fff80800854\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_UNCORR_ERR_STATUS                                                   0x3fff80800855\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_UNCORR_ERR_MASK                                                     0x3fff80800856\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_UNCORR_ERR_MASK_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_UNCORR_ERR_SEVERITY                                                 0x3fff80800857\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_CORR_ERR_STATUS                                                     0x3fff80800858\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_CORR_ERR_STATUS_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_CORR_ERR_MASK                                                       0x3fff80800859\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_CORR_ERR_MASK_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_ADV_ERR_CAP_CNTL                                                    0x3fff8080085a\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_HDR_LOG0                                                            0x3fff8080085b\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_HDR_LOG0_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_HDR_LOG1                                                            0x3fff8080085c\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_HDR_LOG1_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_HDR_LOG2                                                            0x3fff8080085d\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_HDR_LOG2_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_HDR_LOG3                                                            0x3fff8080085e\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_HDR_LOG3_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_TLP_PREFIX_LOG0                                                     0x3fff80800862\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_TLP_PREFIX_LOG1                                                     0x3fff80800863\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_TLP_PREFIX_LOG2                                                     0x3fff80800864\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_TLP_PREFIX_LOG3                                                     0x3fff80800865\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_BAR_ENH_CAP_LIST                                                    0x3fff80800880\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_BAR_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_BAR1_CAP                                                            0x3fff80800881\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_BAR1_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_BAR1_CNTL                                                           0x3fff80800882\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_BAR1_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_BAR2_CAP                                                            0x3fff80800883\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_BAR2_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_BAR2_CNTL                                                           0x3fff80800884\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_BAR2_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_BAR3_CAP                                                            0x3fff80800885\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_BAR3_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_BAR3_CNTL                                                           0x3fff80800886\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_BAR3_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_BAR4_CAP                                                            0x3fff80800887\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_BAR4_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_BAR4_CNTL                                                           0x3fff80800888\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_BAR4_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_BAR5_CAP                                                            0x3fff80800889\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_BAR5_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_BAR5_CNTL                                                           0x3fff8080088a\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_BAR5_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_BAR6_CAP                                                            0x3fff8080088b\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_BAR6_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_BAR6_CNTL                                                           0x3fff8080088c\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_BAR6_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_PWR_BUDGET_ENH_CAP_LIST                                             0x3fff80800890\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_PWR_BUDGET_ENH_CAP_LIST_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_PWR_BUDGET_DATA_SELECT                                              0x3fff80800891\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_PWR_BUDGET_DATA_SELECT_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_PWR_BUDGET_DATA                                                     0x3fff80800892\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_PWR_BUDGET_DATA_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_PWR_BUDGET_CAP                                                      0x3fff80800893\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_PWR_BUDGET_CAP_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_DPA_ENH_CAP_LIST                                                    0x3fff80800894\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_DPA_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_DPA_CAP                                                             0x3fff80800895\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_DPA_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_DPA_LATENCY_INDICATOR                                               0x3fff80800896\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_DPA_LATENCY_INDICATOR_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_DPA_STATUS                                                          0x3fff80800897\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_DPA_STATUS_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_DPA_CNTL                                                            0x3fff80800897\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_DPA_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_0                                            0x3fff80800898\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_1                                            0x3fff80800898\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_1_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_2                                            0x3fff80800898\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_2_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_3                                            0x3fff80800898\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_3_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_4                                            0x3fff80800899\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_4_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_5                                            0x3fff80800899\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_5_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_6                                            0x3fff80800899\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_6_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_7                                            0x3fff80800899\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_7_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_ACS_ENH_CAP_LIST                                                    0x3fff808008a8\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_ACS_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_ACS_CAP                                                             0x3fff808008a9\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_ACS_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_ACS_CNTL                                                            0x3fff808008a9\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_ACS_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_PASID_ENH_CAP_LIST                                                  0x3fff808008b4\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_PASID_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_PASID_CAP                                                           0x3fff808008b5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_PASID_CAP_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_PASID_CNTL                                                          0x3fff808008b5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_PASID_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_ARI_ENH_CAP_LIST                                                    0x3fff808008ca\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_ARI_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_ARI_CAP                                                             0x3fff808008cb\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_ARI_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_ARI_CNTL                                                            0x3fff808008cb\n#define regBIF_CFG_DEV0_EPF2_1_PCIE_ARI_CNTL_BASE_IDX                                                   5\n\n\n\n\n#define regBIF_CFG_DEV0_EPF3_1_VENDOR_ID                                                                0x3fff80800c00\n#define regBIF_CFG_DEV0_EPF3_1_VENDOR_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF3_1_DEVICE_ID                                                                0x3fff80800c00\n#define regBIF_CFG_DEV0_EPF3_1_DEVICE_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF3_1_COMMAND                                                                  0x3fff80800c01\n#define regBIF_CFG_DEV0_EPF3_1_COMMAND_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF3_1_STATUS                                                                   0x3fff80800c01\n#define regBIF_CFG_DEV0_EPF3_1_STATUS_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF3_1_REVISION_ID                                                              0x3fff80800c02\n#define regBIF_CFG_DEV0_EPF3_1_REVISION_ID_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF3_1_PROG_INTERFACE                                                           0x3fff80800c02\n#define regBIF_CFG_DEV0_EPF3_1_PROG_INTERFACE_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF3_1_SUB_CLASS                                                                0x3fff80800c02\n#define regBIF_CFG_DEV0_EPF3_1_SUB_CLASS_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF3_1_BASE_CLASS                                                               0x3fff80800c02\n#define regBIF_CFG_DEV0_EPF3_1_BASE_CLASS_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF3_1_CACHE_LINE                                                               0x3fff80800c03\n#define regBIF_CFG_DEV0_EPF3_1_CACHE_LINE_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF3_1_LATENCY                                                                  0x3fff80800c03\n#define regBIF_CFG_DEV0_EPF3_1_LATENCY_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF3_1_HEADER                                                                   0x3fff80800c03\n#define regBIF_CFG_DEV0_EPF3_1_HEADER_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF3_1_BIST                                                                     0x3fff80800c03\n#define regBIF_CFG_DEV0_EPF3_1_BIST_BASE_IDX                                                            5\n#define regBIF_CFG_DEV0_EPF3_1_BASE_ADDR_1                                                              0x3fff80800c04\n#define regBIF_CFG_DEV0_EPF3_1_BASE_ADDR_1_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF3_1_BASE_ADDR_2                                                              0x3fff80800c05\n#define regBIF_CFG_DEV0_EPF3_1_BASE_ADDR_2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF3_1_BASE_ADDR_3                                                              0x3fff80800c06\n#define regBIF_CFG_DEV0_EPF3_1_BASE_ADDR_3_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF3_1_BASE_ADDR_4                                                              0x3fff80800c07\n#define regBIF_CFG_DEV0_EPF3_1_BASE_ADDR_4_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF3_1_BASE_ADDR_5                                                              0x3fff80800c08\n#define regBIF_CFG_DEV0_EPF3_1_BASE_ADDR_5_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF3_1_BASE_ADDR_6                                                              0x3fff80800c09\n#define regBIF_CFG_DEV0_EPF3_1_BASE_ADDR_6_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF3_1_CARDBUS_CIS_PTR                                                          0x3fff80800c0a\n#define regBIF_CFG_DEV0_EPF3_1_CARDBUS_CIS_PTR_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF3_1_ADAPTER_ID                                                               0x3fff80800c0b\n#define regBIF_CFG_DEV0_EPF3_1_ADAPTER_ID_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF3_1_ROM_BASE_ADDR                                                            0x3fff80800c0c\n#define regBIF_CFG_DEV0_EPF3_1_ROM_BASE_ADDR_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF3_1_CAP_PTR                                                                  0x3fff80800c0d\n#define regBIF_CFG_DEV0_EPF3_1_CAP_PTR_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF3_1_INTERRUPT_LINE                                                           0x3fff80800c0f\n#define regBIF_CFG_DEV0_EPF3_1_INTERRUPT_LINE_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF3_1_INTERRUPT_PIN                                                            0x3fff80800c0f\n#define regBIF_CFG_DEV0_EPF3_1_INTERRUPT_PIN_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF3_1_MIN_GRANT                                                                0x3fff80800c0f\n#define regBIF_CFG_DEV0_EPF3_1_MIN_GRANT_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF3_1_MAX_LATENCY                                                              0x3fff80800c0f\n#define regBIF_CFG_DEV0_EPF3_1_MAX_LATENCY_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF3_1_VENDOR_CAP_LIST                                                          0x3fff80800c12\n#define regBIF_CFG_DEV0_EPF3_1_VENDOR_CAP_LIST_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF3_1_ADAPTER_ID_W                                                             0x3fff80800c13\n#define regBIF_CFG_DEV0_EPF3_1_ADAPTER_ID_W_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF3_1_PMI_CAP_LIST                                                             0x3fff80800c14\n#define regBIF_CFG_DEV0_EPF3_1_PMI_CAP_LIST_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF3_1_PMI_CAP                                                                  0x3fff80800c14\n#define regBIF_CFG_DEV0_EPF3_1_PMI_CAP_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF3_1_PMI_STATUS_CNTL                                                          0x3fff80800c15\n#define regBIF_CFG_DEV0_EPF3_1_PMI_STATUS_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF3_1_SBRN                                                                     0x3fff80800c18\n#define regBIF_CFG_DEV0_EPF3_1_SBRN_BASE_IDX                                                            5\n#define regBIF_CFG_DEV0_EPF3_1_FLADJ                                                                    0x3fff80800c18\n#define regBIF_CFG_DEV0_EPF3_1_FLADJ_BASE_IDX                                                           5\n#define regBIF_CFG_DEV0_EPF3_1_DBESL_DBESLD                                                             0x3fff80800c18\n#define regBIF_CFG_DEV0_EPF3_1_DBESL_DBESLD_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_CAP_LIST                                                            0x3fff80800c19\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_CAP                                                                 0x3fff80800c19\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF3_1_DEVICE_CAP                                                               0x3fff80800c1a\n#define regBIF_CFG_DEV0_EPF3_1_DEVICE_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF3_1_DEVICE_CNTL                                                              0x3fff80800c1b\n#define regBIF_CFG_DEV0_EPF3_1_DEVICE_CNTL_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF3_1_DEVICE_STATUS                                                            0x3fff80800c1b\n#define regBIF_CFG_DEV0_EPF3_1_DEVICE_STATUS_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF3_1_LINK_CAP                                                                 0x3fff80800c1c\n#define regBIF_CFG_DEV0_EPF3_1_LINK_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF3_1_LINK_CNTL                                                                0x3fff80800c1d\n#define regBIF_CFG_DEV0_EPF3_1_LINK_CNTL_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF3_1_LINK_STATUS                                                              0x3fff80800c1d\n#define regBIF_CFG_DEV0_EPF3_1_LINK_STATUS_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF3_1_DEVICE_CAP2                                                              0x3fff80800c22\n#define regBIF_CFG_DEV0_EPF3_1_DEVICE_CAP2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF3_1_DEVICE_CNTL2                                                             0x3fff80800c23\n#define regBIF_CFG_DEV0_EPF3_1_DEVICE_CNTL2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF3_1_DEVICE_STATUS2                                                           0x3fff80800c23\n#define regBIF_CFG_DEV0_EPF3_1_DEVICE_STATUS2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF3_1_LINK_CAP2                                                                0x3fff80800c24\n#define regBIF_CFG_DEV0_EPF3_1_LINK_CAP2_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF3_1_LINK_CNTL2                                                               0x3fff80800c25\n#define regBIF_CFG_DEV0_EPF3_1_LINK_CNTL2_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF3_1_LINK_STATUS2                                                             0x3fff80800c25\n#define regBIF_CFG_DEV0_EPF3_1_LINK_STATUS2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF3_1_MSI_CAP_LIST                                                             0x3fff80800c28\n#define regBIF_CFG_DEV0_EPF3_1_MSI_CAP_LIST_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF3_1_MSI_MSG_CNTL                                                             0x3fff80800c28\n#define regBIF_CFG_DEV0_EPF3_1_MSI_MSG_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF3_1_MSI_MSG_ADDR_LO                                                          0x3fff80800c29\n#define regBIF_CFG_DEV0_EPF3_1_MSI_MSG_ADDR_LO_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF3_1_MSI_MSG_ADDR_HI                                                          0x3fff80800c2a\n#define regBIF_CFG_DEV0_EPF3_1_MSI_MSG_ADDR_HI_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF3_1_MSI_MSG_DATA                                                             0x3fff80800c2a\n#define regBIF_CFG_DEV0_EPF3_1_MSI_MSG_DATA_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF3_1_MSI_EXT_MSG_DATA                                                         0x3fff80800c2a\n#define regBIF_CFG_DEV0_EPF3_1_MSI_EXT_MSG_DATA_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF3_1_MSI_MASK                                                                 0x3fff80800c2b\n#define regBIF_CFG_DEV0_EPF3_1_MSI_MASK_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF3_1_MSI_MSG_DATA_64                                                          0x3fff80800c2b\n#define regBIF_CFG_DEV0_EPF3_1_MSI_MSG_DATA_64_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF3_1_MSI_EXT_MSG_DATA_64                                                      0x3fff80800c2b\n#define regBIF_CFG_DEV0_EPF3_1_MSI_EXT_MSG_DATA_64_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF3_1_MSI_MASK_64                                                              0x3fff80800c2c\n#define regBIF_CFG_DEV0_EPF3_1_MSI_MASK_64_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF3_1_MSI_PENDING                                                              0x3fff80800c2c\n#define regBIF_CFG_DEV0_EPF3_1_MSI_PENDING_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF3_1_MSI_PENDING_64                                                           0x3fff80800c2d\n#define regBIF_CFG_DEV0_EPF3_1_MSI_PENDING_64_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF3_1_MSIX_CAP_LIST                                                            0x3fff80800c30\n#define regBIF_CFG_DEV0_EPF3_1_MSIX_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF3_1_MSIX_MSG_CNTL                                                            0x3fff80800c30\n#define regBIF_CFG_DEV0_EPF3_1_MSIX_MSG_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF3_1_MSIX_TABLE                                                               0x3fff80800c31\n#define regBIF_CFG_DEV0_EPF3_1_MSIX_TABLE_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF3_1_MSIX_PBA                                                                 0x3fff80800c32\n#define regBIF_CFG_DEV0_EPF3_1_MSIX_PBA_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF3_1_SATA_CAP_0                                                               0x3fff80800c34\n#define regBIF_CFG_DEV0_EPF3_1_SATA_CAP_0_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF3_1_SATA_CAP_1                                                               0x3fff80800c35\n#define regBIF_CFG_DEV0_EPF3_1_SATA_CAP_1_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF3_1_SATA_IDP_INDEX                                                           0x3fff80800c36\n#define regBIF_CFG_DEV0_EPF3_1_SATA_IDP_INDEX_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF3_1_SATA_IDP_DATA                                                            0x3fff80800c37\n#define regBIF_CFG_DEV0_EPF3_1_SATA_IDP_DATA_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                        0x3fff80800c40\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                               5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_VENDOR_SPECIFIC_HDR                                                 0x3fff80800c41\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_VENDOR_SPECIFIC1                                                    0x3fff80800c42\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_VENDOR_SPECIFIC2                                                    0x3fff80800c43\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                            0x3fff80800c54\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_UNCORR_ERR_STATUS                                                   0x3fff80800c55\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_UNCORR_ERR_MASK                                                     0x3fff80800c56\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_UNCORR_ERR_MASK_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_UNCORR_ERR_SEVERITY                                                 0x3fff80800c57\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_CORR_ERR_STATUS                                                     0x3fff80800c58\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_CORR_ERR_STATUS_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_CORR_ERR_MASK                                                       0x3fff80800c59\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_CORR_ERR_MASK_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_ADV_ERR_CAP_CNTL                                                    0x3fff80800c5a\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_HDR_LOG0                                                            0x3fff80800c5b\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_HDR_LOG0_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_HDR_LOG1                                                            0x3fff80800c5c\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_HDR_LOG1_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_HDR_LOG2                                                            0x3fff80800c5d\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_HDR_LOG2_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_HDR_LOG3                                                            0x3fff80800c5e\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_HDR_LOG3_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_TLP_PREFIX_LOG0                                                     0x3fff80800c62\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_TLP_PREFIX_LOG1                                                     0x3fff80800c63\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_TLP_PREFIX_LOG2                                                     0x3fff80800c64\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_TLP_PREFIX_LOG3                                                     0x3fff80800c65\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_BAR_ENH_CAP_LIST                                                    0x3fff80800c80\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_BAR_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_BAR1_CAP                                                            0x3fff80800c81\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_BAR1_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_BAR1_CNTL                                                           0x3fff80800c82\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_BAR1_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_BAR2_CAP                                                            0x3fff80800c83\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_BAR2_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_BAR2_CNTL                                                           0x3fff80800c84\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_BAR2_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_BAR3_CAP                                                            0x3fff80800c85\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_BAR3_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_BAR3_CNTL                                                           0x3fff80800c86\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_BAR3_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_BAR4_CAP                                                            0x3fff80800c87\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_BAR4_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_BAR4_CNTL                                                           0x3fff80800c88\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_BAR4_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_BAR5_CAP                                                            0x3fff80800c89\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_BAR5_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_BAR5_CNTL                                                           0x3fff80800c8a\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_BAR5_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_BAR6_CAP                                                            0x3fff80800c8b\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_BAR6_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_BAR6_CNTL                                                           0x3fff80800c8c\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_BAR6_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_PWR_BUDGET_ENH_CAP_LIST                                             0x3fff80800c90\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_PWR_BUDGET_ENH_CAP_LIST_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_PWR_BUDGET_DATA_SELECT                                              0x3fff80800c91\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_PWR_BUDGET_DATA_SELECT_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_PWR_BUDGET_DATA                                                     0x3fff80800c92\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_PWR_BUDGET_DATA_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_PWR_BUDGET_CAP                                                      0x3fff80800c93\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_PWR_BUDGET_CAP_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_DPA_ENH_CAP_LIST                                                    0x3fff80800c94\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_DPA_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_DPA_CAP                                                             0x3fff80800c95\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_DPA_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_DPA_LATENCY_INDICATOR                                               0x3fff80800c96\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_DPA_LATENCY_INDICATOR_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_DPA_STATUS                                                          0x3fff80800c97\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_DPA_STATUS_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_DPA_CNTL                                                            0x3fff80800c97\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_DPA_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_0                                            0x3fff80800c98\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_1                                            0x3fff80800c98\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_1_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_2                                            0x3fff80800c98\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_2_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_3                                            0x3fff80800c98\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_3_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_4                                            0x3fff80800c99\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_4_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_5                                            0x3fff80800c99\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_5_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_6                                            0x3fff80800c99\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_6_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_7                                            0x3fff80800c99\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_7_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_ACS_ENH_CAP_LIST                                                    0x3fff80800ca8\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_ACS_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_ACS_CAP                                                             0x3fff80800ca9\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_ACS_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_ACS_CNTL                                                            0x3fff80800ca9\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_ACS_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_PASID_ENH_CAP_LIST                                                  0x3fff80800cb4\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_PASID_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_PASID_CAP                                                           0x3fff80800cb5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_PASID_CAP_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_PASID_CNTL                                                          0x3fff80800cb5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_PASID_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_ARI_ENH_CAP_LIST                                                    0x3fff80800cca\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_ARI_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_ARI_CAP                                                             0x3fff80800ccb\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_ARI_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_ARI_CNTL                                                            0x3fff80800ccb\n#define regBIF_CFG_DEV0_EPF3_1_PCIE_ARI_CNTL_BASE_IDX                                                   5\n\n\n\n\n#define regBIF_CFG_DEV0_EPF4_1_VENDOR_ID                                                                0x3fff80801000\n#define regBIF_CFG_DEV0_EPF4_1_VENDOR_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF4_1_DEVICE_ID                                                                0x3fff80801000\n#define regBIF_CFG_DEV0_EPF4_1_DEVICE_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF4_1_COMMAND                                                                  0x3fff80801001\n#define regBIF_CFG_DEV0_EPF4_1_COMMAND_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF4_1_STATUS                                                                   0x3fff80801001\n#define regBIF_CFG_DEV0_EPF4_1_STATUS_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF4_1_REVISION_ID                                                              0x3fff80801002\n#define regBIF_CFG_DEV0_EPF4_1_REVISION_ID_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF4_1_PROG_INTERFACE                                                           0x3fff80801002\n#define regBIF_CFG_DEV0_EPF4_1_PROG_INTERFACE_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF4_1_SUB_CLASS                                                                0x3fff80801002\n#define regBIF_CFG_DEV0_EPF4_1_SUB_CLASS_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF4_1_BASE_CLASS                                                               0x3fff80801002\n#define regBIF_CFG_DEV0_EPF4_1_BASE_CLASS_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF4_1_CACHE_LINE                                                               0x3fff80801003\n#define regBIF_CFG_DEV0_EPF4_1_CACHE_LINE_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF4_1_LATENCY                                                                  0x3fff80801003\n#define regBIF_CFG_DEV0_EPF4_1_LATENCY_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF4_1_HEADER                                                                   0x3fff80801003\n#define regBIF_CFG_DEV0_EPF4_1_HEADER_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF4_1_BIST                                                                     0x3fff80801003\n#define regBIF_CFG_DEV0_EPF4_1_BIST_BASE_IDX                                                            5\n#define regBIF_CFG_DEV0_EPF4_1_BASE_ADDR_1                                                              0x3fff80801004\n#define regBIF_CFG_DEV0_EPF4_1_BASE_ADDR_1_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF4_1_BASE_ADDR_2                                                              0x3fff80801005\n#define regBIF_CFG_DEV0_EPF4_1_BASE_ADDR_2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF4_1_BASE_ADDR_3                                                              0x3fff80801006\n#define regBIF_CFG_DEV0_EPF4_1_BASE_ADDR_3_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF4_1_BASE_ADDR_4                                                              0x3fff80801007\n#define regBIF_CFG_DEV0_EPF4_1_BASE_ADDR_4_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF4_1_BASE_ADDR_5                                                              0x3fff80801008\n#define regBIF_CFG_DEV0_EPF4_1_BASE_ADDR_5_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF4_1_BASE_ADDR_6                                                              0x3fff80801009\n#define regBIF_CFG_DEV0_EPF4_1_BASE_ADDR_6_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF4_1_CARDBUS_CIS_PTR                                                          0x3fff8080100a\n#define regBIF_CFG_DEV0_EPF4_1_CARDBUS_CIS_PTR_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF4_1_ADAPTER_ID                                                               0x3fff8080100b\n#define regBIF_CFG_DEV0_EPF4_1_ADAPTER_ID_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF4_1_ROM_BASE_ADDR                                                            0x3fff8080100c\n#define regBIF_CFG_DEV0_EPF4_1_ROM_BASE_ADDR_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF4_1_CAP_PTR                                                                  0x3fff8080100d\n#define regBIF_CFG_DEV0_EPF4_1_CAP_PTR_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF4_1_INTERRUPT_LINE                                                           0x3fff8080100f\n#define regBIF_CFG_DEV0_EPF4_1_INTERRUPT_LINE_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF4_1_INTERRUPT_PIN                                                            0x3fff8080100f\n#define regBIF_CFG_DEV0_EPF4_1_INTERRUPT_PIN_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF4_1_MIN_GRANT                                                                0x3fff8080100f\n#define regBIF_CFG_DEV0_EPF4_1_MIN_GRANT_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF4_1_MAX_LATENCY                                                              0x3fff8080100f\n#define regBIF_CFG_DEV0_EPF4_1_MAX_LATENCY_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF4_1_VENDOR_CAP_LIST                                                          0x3fff80801012\n#define regBIF_CFG_DEV0_EPF4_1_VENDOR_CAP_LIST_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF4_1_ADAPTER_ID_W                                                             0x3fff80801013\n#define regBIF_CFG_DEV0_EPF4_1_ADAPTER_ID_W_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF4_1_PMI_CAP_LIST                                                             0x3fff80801014\n#define regBIF_CFG_DEV0_EPF4_1_PMI_CAP_LIST_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF4_1_PMI_CAP                                                                  0x3fff80801014\n#define regBIF_CFG_DEV0_EPF4_1_PMI_CAP_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF4_1_PMI_STATUS_CNTL                                                          0x3fff80801015\n#define regBIF_CFG_DEV0_EPF4_1_PMI_STATUS_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF4_1_SBRN                                                                     0x3fff80801018\n#define regBIF_CFG_DEV0_EPF4_1_SBRN_BASE_IDX                                                            5\n#define regBIF_CFG_DEV0_EPF4_1_FLADJ                                                                    0x3fff80801018\n#define regBIF_CFG_DEV0_EPF4_1_FLADJ_BASE_IDX                                                           5\n#define regBIF_CFG_DEV0_EPF4_1_DBESL_DBESLD                                                             0x3fff80801018\n#define regBIF_CFG_DEV0_EPF4_1_DBESL_DBESLD_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_CAP_LIST                                                            0x3fff80801019\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_CAP                                                                 0x3fff80801019\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF4_1_DEVICE_CAP                                                               0x3fff8080101a\n#define regBIF_CFG_DEV0_EPF4_1_DEVICE_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF4_1_DEVICE_CNTL                                                              0x3fff8080101b\n#define regBIF_CFG_DEV0_EPF4_1_DEVICE_CNTL_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF4_1_DEVICE_STATUS                                                            0x3fff8080101b\n#define regBIF_CFG_DEV0_EPF4_1_DEVICE_STATUS_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF4_1_LINK_CAP                                                                 0x3fff8080101c\n#define regBIF_CFG_DEV0_EPF4_1_LINK_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF4_1_LINK_CNTL                                                                0x3fff8080101d\n#define regBIF_CFG_DEV0_EPF4_1_LINK_CNTL_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF4_1_LINK_STATUS                                                              0x3fff8080101d\n#define regBIF_CFG_DEV0_EPF4_1_LINK_STATUS_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF4_1_DEVICE_CAP2                                                              0x3fff80801022\n#define regBIF_CFG_DEV0_EPF4_1_DEVICE_CAP2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF4_1_DEVICE_CNTL2                                                             0x3fff80801023\n#define regBIF_CFG_DEV0_EPF4_1_DEVICE_CNTL2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF4_1_DEVICE_STATUS2                                                           0x3fff80801023\n#define regBIF_CFG_DEV0_EPF4_1_DEVICE_STATUS2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF4_1_LINK_CAP2                                                                0x3fff80801024\n#define regBIF_CFG_DEV0_EPF4_1_LINK_CAP2_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF4_1_LINK_CNTL2                                                               0x3fff80801025\n#define regBIF_CFG_DEV0_EPF4_1_LINK_CNTL2_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF4_1_LINK_STATUS2                                                             0x3fff80801025\n#define regBIF_CFG_DEV0_EPF4_1_LINK_STATUS2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF4_1_MSI_CAP_LIST                                                             0x3fff80801028\n#define regBIF_CFG_DEV0_EPF4_1_MSI_CAP_LIST_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF4_1_MSI_MSG_CNTL                                                             0x3fff80801028\n#define regBIF_CFG_DEV0_EPF4_1_MSI_MSG_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF4_1_MSI_MSG_ADDR_LO                                                          0x3fff80801029\n#define regBIF_CFG_DEV0_EPF4_1_MSI_MSG_ADDR_LO_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF4_1_MSI_MSG_ADDR_HI                                                          0x3fff8080102a\n#define regBIF_CFG_DEV0_EPF4_1_MSI_MSG_ADDR_HI_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF4_1_MSI_MSG_DATA                                                             0x3fff8080102a\n#define regBIF_CFG_DEV0_EPF4_1_MSI_MSG_DATA_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF4_1_MSI_EXT_MSG_DATA                                                         0x3fff8080102a\n#define regBIF_CFG_DEV0_EPF4_1_MSI_EXT_MSG_DATA_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF4_1_MSI_MASK                                                                 0x3fff8080102b\n#define regBIF_CFG_DEV0_EPF4_1_MSI_MASK_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF4_1_MSI_MSG_DATA_64                                                          0x3fff8080102b\n#define regBIF_CFG_DEV0_EPF4_1_MSI_MSG_DATA_64_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF4_1_MSI_EXT_MSG_DATA_64                                                      0x3fff8080102b\n#define regBIF_CFG_DEV0_EPF4_1_MSI_EXT_MSG_DATA_64_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF4_1_MSI_MASK_64                                                              0x3fff8080102c\n#define regBIF_CFG_DEV0_EPF4_1_MSI_MASK_64_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF4_1_MSI_PENDING                                                              0x3fff8080102c\n#define regBIF_CFG_DEV0_EPF4_1_MSI_PENDING_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF4_1_MSI_PENDING_64                                                           0x3fff8080102d\n#define regBIF_CFG_DEV0_EPF4_1_MSI_PENDING_64_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF4_1_MSIX_CAP_LIST                                                            0x3fff80801030\n#define regBIF_CFG_DEV0_EPF4_1_MSIX_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF4_1_MSIX_MSG_CNTL                                                            0x3fff80801030\n#define regBIF_CFG_DEV0_EPF4_1_MSIX_MSG_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF4_1_MSIX_TABLE                                                               0x3fff80801031\n#define regBIF_CFG_DEV0_EPF4_1_MSIX_TABLE_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF4_1_MSIX_PBA                                                                 0x3fff80801032\n#define regBIF_CFG_DEV0_EPF4_1_MSIX_PBA_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF4_1_SATA_CAP_0                                                               0x3fff80801034\n#define regBIF_CFG_DEV0_EPF4_1_SATA_CAP_0_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF4_1_SATA_CAP_1                                                               0x3fff80801035\n#define regBIF_CFG_DEV0_EPF4_1_SATA_CAP_1_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF4_1_SATA_IDP_INDEX                                                           0x3fff80801036\n#define regBIF_CFG_DEV0_EPF4_1_SATA_IDP_INDEX_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF4_1_SATA_IDP_DATA                                                            0x3fff80801037\n#define regBIF_CFG_DEV0_EPF4_1_SATA_IDP_DATA_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                        0x3fff80801040\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                               5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_VENDOR_SPECIFIC_HDR                                                 0x3fff80801041\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_VENDOR_SPECIFIC1                                                    0x3fff80801042\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_VENDOR_SPECIFIC2                                                    0x3fff80801043\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                            0x3fff80801054\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_UNCORR_ERR_STATUS                                                   0x3fff80801055\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_UNCORR_ERR_MASK                                                     0x3fff80801056\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_UNCORR_ERR_MASK_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_UNCORR_ERR_SEVERITY                                                 0x3fff80801057\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_CORR_ERR_STATUS                                                     0x3fff80801058\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_CORR_ERR_STATUS_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_CORR_ERR_MASK                                                       0x3fff80801059\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_CORR_ERR_MASK_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_ADV_ERR_CAP_CNTL                                                    0x3fff8080105a\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_HDR_LOG0                                                            0x3fff8080105b\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_HDR_LOG0_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_HDR_LOG1                                                            0x3fff8080105c\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_HDR_LOG1_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_HDR_LOG2                                                            0x3fff8080105d\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_HDR_LOG2_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_HDR_LOG3                                                            0x3fff8080105e\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_HDR_LOG3_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_TLP_PREFIX_LOG0                                                     0x3fff80801062\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_TLP_PREFIX_LOG1                                                     0x3fff80801063\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_TLP_PREFIX_LOG2                                                     0x3fff80801064\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_TLP_PREFIX_LOG3                                                     0x3fff80801065\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_BAR_ENH_CAP_LIST                                                    0x3fff80801080\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_BAR_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_BAR1_CAP                                                            0x3fff80801081\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_BAR1_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_BAR1_CNTL                                                           0x3fff80801082\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_BAR1_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_BAR2_CAP                                                            0x3fff80801083\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_BAR2_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_BAR2_CNTL                                                           0x3fff80801084\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_BAR2_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_BAR3_CAP                                                            0x3fff80801085\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_BAR3_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_BAR3_CNTL                                                           0x3fff80801086\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_BAR3_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_BAR4_CAP                                                            0x3fff80801087\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_BAR4_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_BAR4_CNTL                                                           0x3fff80801088\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_BAR4_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_BAR5_CAP                                                            0x3fff80801089\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_BAR5_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_BAR5_CNTL                                                           0x3fff8080108a\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_BAR5_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_BAR6_CAP                                                            0x3fff8080108b\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_BAR6_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_BAR6_CNTL                                                           0x3fff8080108c\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_BAR6_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_PWR_BUDGET_ENH_CAP_LIST                                             0x3fff80801090\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_PWR_BUDGET_ENH_CAP_LIST_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_PWR_BUDGET_DATA_SELECT                                              0x3fff80801091\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_PWR_BUDGET_DATA_SELECT_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_PWR_BUDGET_DATA                                                     0x3fff80801092\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_PWR_BUDGET_DATA_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_PWR_BUDGET_CAP                                                      0x3fff80801093\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_PWR_BUDGET_CAP_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_DPA_ENH_CAP_LIST                                                    0x3fff80801094\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_DPA_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_DPA_CAP                                                             0x3fff80801095\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_DPA_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_DPA_LATENCY_INDICATOR                                               0x3fff80801096\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_DPA_LATENCY_INDICATOR_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_DPA_STATUS                                                          0x3fff80801097\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_DPA_STATUS_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_DPA_CNTL                                                            0x3fff80801097\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_DPA_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_0                                            0x3fff80801098\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_1                                            0x3fff80801098\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_1_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_2                                            0x3fff80801098\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_2_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_3                                            0x3fff80801098\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_3_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_4                                            0x3fff80801099\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_4_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_5                                            0x3fff80801099\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_5_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_6                                            0x3fff80801099\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_6_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_7                                            0x3fff80801099\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_7_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_ACS_ENH_CAP_LIST                                                    0x3fff808010a8\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_ACS_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_ACS_CAP                                                             0x3fff808010a9\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_ACS_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_ACS_CNTL                                                            0x3fff808010a9\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_ACS_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_PASID_ENH_CAP_LIST                                                  0x3fff808010b4\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_PASID_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_PASID_CAP                                                           0x3fff808010b5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_PASID_CAP_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_PASID_CNTL                                                          0x3fff808010b5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_PASID_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_ARI_ENH_CAP_LIST                                                    0x3fff808010ca\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_ARI_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_ARI_CAP                                                             0x3fff808010cb\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_ARI_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_ARI_CNTL                                                            0x3fff808010cb\n#define regBIF_CFG_DEV0_EPF4_1_PCIE_ARI_CNTL_BASE_IDX                                                   5\n\n\n\n\n#define regBIF_CFG_DEV0_EPF5_1_VENDOR_ID                                                                0x3fff80801400\n#define regBIF_CFG_DEV0_EPF5_1_VENDOR_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF5_1_DEVICE_ID                                                                0x3fff80801400\n#define regBIF_CFG_DEV0_EPF5_1_DEVICE_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF5_1_COMMAND                                                                  0x3fff80801401\n#define regBIF_CFG_DEV0_EPF5_1_COMMAND_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF5_1_STATUS                                                                   0x3fff80801401\n#define regBIF_CFG_DEV0_EPF5_1_STATUS_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF5_1_REVISION_ID                                                              0x3fff80801402\n#define regBIF_CFG_DEV0_EPF5_1_REVISION_ID_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF5_1_PROG_INTERFACE                                                           0x3fff80801402\n#define regBIF_CFG_DEV0_EPF5_1_PROG_INTERFACE_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF5_1_SUB_CLASS                                                                0x3fff80801402\n#define regBIF_CFG_DEV0_EPF5_1_SUB_CLASS_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF5_1_BASE_CLASS                                                               0x3fff80801402\n#define regBIF_CFG_DEV0_EPF5_1_BASE_CLASS_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF5_1_CACHE_LINE                                                               0x3fff80801403\n#define regBIF_CFG_DEV0_EPF5_1_CACHE_LINE_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF5_1_LATENCY                                                                  0x3fff80801403\n#define regBIF_CFG_DEV0_EPF5_1_LATENCY_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF5_1_HEADER                                                                   0x3fff80801403\n#define regBIF_CFG_DEV0_EPF5_1_HEADER_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF5_1_BIST                                                                     0x3fff80801403\n#define regBIF_CFG_DEV0_EPF5_1_BIST_BASE_IDX                                                            5\n#define regBIF_CFG_DEV0_EPF5_1_BASE_ADDR_1                                                              0x3fff80801404\n#define regBIF_CFG_DEV0_EPF5_1_BASE_ADDR_1_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF5_1_BASE_ADDR_2                                                              0x3fff80801405\n#define regBIF_CFG_DEV0_EPF5_1_BASE_ADDR_2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF5_1_BASE_ADDR_3                                                              0x3fff80801406\n#define regBIF_CFG_DEV0_EPF5_1_BASE_ADDR_3_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF5_1_BASE_ADDR_4                                                              0x3fff80801407\n#define regBIF_CFG_DEV0_EPF5_1_BASE_ADDR_4_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF5_1_BASE_ADDR_5                                                              0x3fff80801408\n#define regBIF_CFG_DEV0_EPF5_1_BASE_ADDR_5_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF5_1_BASE_ADDR_6                                                              0x3fff80801409\n#define regBIF_CFG_DEV0_EPF5_1_BASE_ADDR_6_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF5_1_CARDBUS_CIS_PTR                                                          0x3fff8080140a\n#define regBIF_CFG_DEV0_EPF5_1_CARDBUS_CIS_PTR_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF5_1_ADAPTER_ID                                                               0x3fff8080140b\n#define regBIF_CFG_DEV0_EPF5_1_ADAPTER_ID_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF5_1_ROM_BASE_ADDR                                                            0x3fff8080140c\n#define regBIF_CFG_DEV0_EPF5_1_ROM_BASE_ADDR_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF5_1_CAP_PTR                                                                  0x3fff8080140d\n#define regBIF_CFG_DEV0_EPF5_1_CAP_PTR_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF5_1_INTERRUPT_LINE                                                           0x3fff8080140f\n#define regBIF_CFG_DEV0_EPF5_1_INTERRUPT_LINE_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF5_1_INTERRUPT_PIN                                                            0x3fff8080140f\n#define regBIF_CFG_DEV0_EPF5_1_INTERRUPT_PIN_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF5_1_MIN_GRANT                                                                0x3fff8080140f\n#define regBIF_CFG_DEV0_EPF5_1_MIN_GRANT_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF5_1_MAX_LATENCY                                                              0x3fff8080140f\n#define regBIF_CFG_DEV0_EPF5_1_MAX_LATENCY_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF5_1_VENDOR_CAP_LIST                                                          0x3fff80801412\n#define regBIF_CFG_DEV0_EPF5_1_VENDOR_CAP_LIST_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF5_1_ADAPTER_ID_W                                                             0x3fff80801413\n#define regBIF_CFG_DEV0_EPF5_1_ADAPTER_ID_W_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF5_1_PMI_CAP_LIST                                                             0x3fff80801414\n#define regBIF_CFG_DEV0_EPF5_1_PMI_CAP_LIST_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF5_1_PMI_CAP                                                                  0x3fff80801414\n#define regBIF_CFG_DEV0_EPF5_1_PMI_CAP_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF5_1_PMI_STATUS_CNTL                                                          0x3fff80801415\n#define regBIF_CFG_DEV0_EPF5_1_PMI_STATUS_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF5_1_SBRN                                                                     0x3fff80801418\n#define regBIF_CFG_DEV0_EPF5_1_SBRN_BASE_IDX                                                            5\n#define regBIF_CFG_DEV0_EPF5_1_FLADJ                                                                    0x3fff80801418\n#define regBIF_CFG_DEV0_EPF5_1_FLADJ_BASE_IDX                                                           5\n#define regBIF_CFG_DEV0_EPF5_1_DBESL_DBESLD                                                             0x3fff80801418\n#define regBIF_CFG_DEV0_EPF5_1_DBESL_DBESLD_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_CAP_LIST                                                            0x3fff80801419\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_CAP                                                                 0x3fff80801419\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF5_1_DEVICE_CAP                                                               0x3fff8080141a\n#define regBIF_CFG_DEV0_EPF5_1_DEVICE_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF5_1_DEVICE_CNTL                                                              0x3fff8080141b\n#define regBIF_CFG_DEV0_EPF5_1_DEVICE_CNTL_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF5_1_DEVICE_STATUS                                                            0x3fff8080141b\n#define regBIF_CFG_DEV0_EPF5_1_DEVICE_STATUS_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF5_1_LINK_CAP                                                                 0x3fff8080141c\n#define regBIF_CFG_DEV0_EPF5_1_LINK_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF5_1_LINK_CNTL                                                                0x3fff8080141d\n#define regBIF_CFG_DEV0_EPF5_1_LINK_CNTL_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF5_1_LINK_STATUS                                                              0x3fff8080141d\n#define regBIF_CFG_DEV0_EPF5_1_LINK_STATUS_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF5_1_DEVICE_CAP2                                                              0x3fff80801422\n#define regBIF_CFG_DEV0_EPF5_1_DEVICE_CAP2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF5_1_DEVICE_CNTL2                                                             0x3fff80801423\n#define regBIF_CFG_DEV0_EPF5_1_DEVICE_CNTL2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF5_1_DEVICE_STATUS2                                                           0x3fff80801423\n#define regBIF_CFG_DEV0_EPF5_1_DEVICE_STATUS2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF5_1_LINK_CAP2                                                                0x3fff80801424\n#define regBIF_CFG_DEV0_EPF5_1_LINK_CAP2_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF5_1_LINK_CNTL2                                                               0x3fff80801425\n#define regBIF_CFG_DEV0_EPF5_1_LINK_CNTL2_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF5_1_LINK_STATUS2                                                             0x3fff80801425\n#define regBIF_CFG_DEV0_EPF5_1_LINK_STATUS2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF5_1_MSI_CAP_LIST                                                             0x3fff80801428\n#define regBIF_CFG_DEV0_EPF5_1_MSI_CAP_LIST_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF5_1_MSI_MSG_CNTL                                                             0x3fff80801428\n#define regBIF_CFG_DEV0_EPF5_1_MSI_MSG_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF5_1_MSI_MSG_ADDR_LO                                                          0x3fff80801429\n#define regBIF_CFG_DEV0_EPF5_1_MSI_MSG_ADDR_LO_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF5_1_MSI_MSG_ADDR_HI                                                          0x3fff8080142a\n#define regBIF_CFG_DEV0_EPF5_1_MSI_MSG_ADDR_HI_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF5_1_MSI_MSG_DATA                                                             0x3fff8080142a\n#define regBIF_CFG_DEV0_EPF5_1_MSI_MSG_DATA_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF5_1_MSI_EXT_MSG_DATA                                                         0x3fff8080142a\n#define regBIF_CFG_DEV0_EPF5_1_MSI_EXT_MSG_DATA_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF5_1_MSI_MASK                                                                 0x3fff8080142b\n#define regBIF_CFG_DEV0_EPF5_1_MSI_MASK_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF5_1_MSI_MSG_DATA_64                                                          0x3fff8080142b\n#define regBIF_CFG_DEV0_EPF5_1_MSI_MSG_DATA_64_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF5_1_MSI_EXT_MSG_DATA_64                                                      0x3fff8080142b\n#define regBIF_CFG_DEV0_EPF5_1_MSI_EXT_MSG_DATA_64_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF5_1_MSI_MASK_64                                                              0x3fff8080142c\n#define regBIF_CFG_DEV0_EPF5_1_MSI_MASK_64_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF5_1_MSI_PENDING                                                              0x3fff8080142c\n#define regBIF_CFG_DEV0_EPF5_1_MSI_PENDING_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF5_1_MSI_PENDING_64                                                           0x3fff8080142d\n#define regBIF_CFG_DEV0_EPF5_1_MSI_PENDING_64_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF5_1_MSIX_CAP_LIST                                                            0x3fff80801430\n#define regBIF_CFG_DEV0_EPF5_1_MSIX_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF5_1_MSIX_MSG_CNTL                                                            0x3fff80801430\n#define regBIF_CFG_DEV0_EPF5_1_MSIX_MSG_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF5_1_MSIX_TABLE                                                               0x3fff80801431\n#define regBIF_CFG_DEV0_EPF5_1_MSIX_TABLE_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF5_1_MSIX_PBA                                                                 0x3fff80801432\n#define regBIF_CFG_DEV0_EPF5_1_MSIX_PBA_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF5_1_SATA_CAP_0                                                               0x3fff80801434\n#define regBIF_CFG_DEV0_EPF5_1_SATA_CAP_0_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF5_1_SATA_CAP_1                                                               0x3fff80801435\n#define regBIF_CFG_DEV0_EPF5_1_SATA_CAP_1_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF5_1_SATA_IDP_INDEX                                                           0x3fff80801436\n#define regBIF_CFG_DEV0_EPF5_1_SATA_IDP_INDEX_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF5_1_SATA_IDP_DATA                                                            0x3fff80801437\n#define regBIF_CFG_DEV0_EPF5_1_SATA_IDP_DATA_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                        0x3fff80801440\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                               5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_VENDOR_SPECIFIC_HDR                                                 0x3fff80801441\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_VENDOR_SPECIFIC1                                                    0x3fff80801442\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_VENDOR_SPECIFIC2                                                    0x3fff80801443\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                            0x3fff80801454\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_UNCORR_ERR_STATUS                                                   0x3fff80801455\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_UNCORR_ERR_MASK                                                     0x3fff80801456\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_UNCORR_ERR_MASK_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_UNCORR_ERR_SEVERITY                                                 0x3fff80801457\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_CORR_ERR_STATUS                                                     0x3fff80801458\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_CORR_ERR_STATUS_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_CORR_ERR_MASK                                                       0x3fff80801459\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_CORR_ERR_MASK_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_ADV_ERR_CAP_CNTL                                                    0x3fff8080145a\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_HDR_LOG0                                                            0x3fff8080145b\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_HDR_LOG0_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_HDR_LOG1                                                            0x3fff8080145c\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_HDR_LOG1_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_HDR_LOG2                                                            0x3fff8080145d\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_HDR_LOG2_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_HDR_LOG3                                                            0x3fff8080145e\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_HDR_LOG3_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_TLP_PREFIX_LOG0                                                     0x3fff80801462\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_TLP_PREFIX_LOG1                                                     0x3fff80801463\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_TLP_PREFIX_LOG2                                                     0x3fff80801464\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_TLP_PREFIX_LOG3                                                     0x3fff80801465\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_BAR_ENH_CAP_LIST                                                    0x3fff80801480\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_BAR_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_BAR1_CAP                                                            0x3fff80801481\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_BAR1_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_BAR1_CNTL                                                           0x3fff80801482\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_BAR1_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_BAR2_CAP                                                            0x3fff80801483\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_BAR2_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_BAR2_CNTL                                                           0x3fff80801484\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_BAR2_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_BAR3_CAP                                                            0x3fff80801485\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_BAR3_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_BAR3_CNTL                                                           0x3fff80801486\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_BAR3_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_BAR4_CAP                                                            0x3fff80801487\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_BAR4_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_BAR4_CNTL                                                           0x3fff80801488\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_BAR4_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_BAR5_CAP                                                            0x3fff80801489\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_BAR5_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_BAR5_CNTL                                                           0x3fff8080148a\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_BAR5_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_BAR6_CAP                                                            0x3fff8080148b\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_BAR6_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_BAR6_CNTL                                                           0x3fff8080148c\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_BAR6_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_PWR_BUDGET_ENH_CAP_LIST                                             0x3fff80801490\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_PWR_BUDGET_ENH_CAP_LIST_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_PWR_BUDGET_DATA_SELECT                                              0x3fff80801491\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_PWR_BUDGET_DATA_SELECT_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_PWR_BUDGET_DATA                                                     0x3fff80801492\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_PWR_BUDGET_DATA_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_PWR_BUDGET_CAP                                                      0x3fff80801493\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_PWR_BUDGET_CAP_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_DPA_ENH_CAP_LIST                                                    0x3fff80801494\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_DPA_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_DPA_CAP                                                             0x3fff80801495\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_DPA_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_DPA_LATENCY_INDICATOR                                               0x3fff80801496\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_DPA_LATENCY_INDICATOR_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_DPA_STATUS                                                          0x3fff80801497\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_DPA_STATUS_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_DPA_CNTL                                                            0x3fff80801497\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_DPA_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_0                                            0x3fff80801498\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_1                                            0x3fff80801498\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_1_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_2                                            0x3fff80801498\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_2_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_3                                            0x3fff80801498\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_3_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_4                                            0x3fff80801499\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_4_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_5                                            0x3fff80801499\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_5_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_6                                            0x3fff80801499\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_6_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_7                                            0x3fff80801499\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_7_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_ACS_ENH_CAP_LIST                                                    0x3fff808014a8\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_ACS_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_ACS_CAP                                                             0x3fff808014a9\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_ACS_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_ACS_CNTL                                                            0x3fff808014a9\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_ACS_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_PASID_ENH_CAP_LIST                                                  0x3fff808014b4\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_PASID_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_PASID_CAP                                                           0x3fff808014b5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_PASID_CAP_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_PASID_CNTL                                                          0x3fff808014b5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_PASID_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_ARI_ENH_CAP_LIST                                                    0x3fff808014ca\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_ARI_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_ARI_CAP                                                             0x3fff808014cb\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_ARI_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_ARI_CNTL                                                            0x3fff808014cb\n#define regBIF_CFG_DEV0_EPF5_1_PCIE_ARI_CNTL_BASE_IDX                                                   5\n\n\n\n\n#define regBIF_CFG_DEV0_EPF6_1_VENDOR_ID                                                                0x3fff80801800\n#define regBIF_CFG_DEV0_EPF6_1_VENDOR_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF6_1_DEVICE_ID                                                                0x3fff80801800\n#define regBIF_CFG_DEV0_EPF6_1_DEVICE_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF6_1_COMMAND                                                                  0x3fff80801801\n#define regBIF_CFG_DEV0_EPF6_1_COMMAND_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF6_1_STATUS                                                                   0x3fff80801801\n#define regBIF_CFG_DEV0_EPF6_1_STATUS_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF6_1_REVISION_ID                                                              0x3fff80801802\n#define regBIF_CFG_DEV0_EPF6_1_REVISION_ID_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF6_1_PROG_INTERFACE                                                           0x3fff80801802\n#define regBIF_CFG_DEV0_EPF6_1_PROG_INTERFACE_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF6_1_SUB_CLASS                                                                0x3fff80801802\n#define regBIF_CFG_DEV0_EPF6_1_SUB_CLASS_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF6_1_BASE_CLASS                                                               0x3fff80801802\n#define regBIF_CFG_DEV0_EPF6_1_BASE_CLASS_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF6_1_CACHE_LINE                                                               0x3fff80801803\n#define regBIF_CFG_DEV0_EPF6_1_CACHE_LINE_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF6_1_LATENCY                                                                  0x3fff80801803\n#define regBIF_CFG_DEV0_EPF6_1_LATENCY_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF6_1_HEADER                                                                   0x3fff80801803\n#define regBIF_CFG_DEV0_EPF6_1_HEADER_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF6_1_BIST                                                                     0x3fff80801803\n#define regBIF_CFG_DEV0_EPF6_1_BIST_BASE_IDX                                                            5\n#define regBIF_CFG_DEV0_EPF6_1_BASE_ADDR_1                                                              0x3fff80801804\n#define regBIF_CFG_DEV0_EPF6_1_BASE_ADDR_1_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF6_1_BASE_ADDR_2                                                              0x3fff80801805\n#define regBIF_CFG_DEV0_EPF6_1_BASE_ADDR_2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF6_1_BASE_ADDR_3                                                              0x3fff80801806\n#define regBIF_CFG_DEV0_EPF6_1_BASE_ADDR_3_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF6_1_BASE_ADDR_4                                                              0x3fff80801807\n#define regBIF_CFG_DEV0_EPF6_1_BASE_ADDR_4_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF6_1_BASE_ADDR_5                                                              0x3fff80801808\n#define regBIF_CFG_DEV0_EPF6_1_BASE_ADDR_5_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF6_1_BASE_ADDR_6                                                              0x3fff80801809\n#define regBIF_CFG_DEV0_EPF6_1_BASE_ADDR_6_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF6_1_CARDBUS_CIS_PTR                                                          0x3fff8080180a\n#define regBIF_CFG_DEV0_EPF6_1_CARDBUS_CIS_PTR_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF6_1_ADAPTER_ID                                                               0x3fff8080180b\n#define regBIF_CFG_DEV0_EPF6_1_ADAPTER_ID_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF6_1_ROM_BASE_ADDR                                                            0x3fff8080180c\n#define regBIF_CFG_DEV0_EPF6_1_ROM_BASE_ADDR_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF6_1_CAP_PTR                                                                  0x3fff8080180d\n#define regBIF_CFG_DEV0_EPF6_1_CAP_PTR_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF6_1_INTERRUPT_LINE                                                           0x3fff8080180f\n#define regBIF_CFG_DEV0_EPF6_1_INTERRUPT_LINE_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF6_1_INTERRUPT_PIN                                                            0x3fff8080180f\n#define regBIF_CFG_DEV0_EPF6_1_INTERRUPT_PIN_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF6_1_MIN_GRANT                                                                0x3fff8080180f\n#define regBIF_CFG_DEV0_EPF6_1_MIN_GRANT_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF6_1_MAX_LATENCY                                                              0x3fff8080180f\n#define regBIF_CFG_DEV0_EPF6_1_MAX_LATENCY_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF6_1_VENDOR_CAP_LIST                                                          0x3fff80801812\n#define regBIF_CFG_DEV0_EPF6_1_VENDOR_CAP_LIST_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF6_1_ADAPTER_ID_W                                                             0x3fff80801813\n#define regBIF_CFG_DEV0_EPF6_1_ADAPTER_ID_W_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF6_1_PMI_CAP_LIST                                                             0x3fff80801814\n#define regBIF_CFG_DEV0_EPF6_1_PMI_CAP_LIST_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF6_1_PMI_CAP                                                                  0x3fff80801814\n#define regBIF_CFG_DEV0_EPF6_1_PMI_CAP_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF6_1_PMI_STATUS_CNTL                                                          0x3fff80801815\n#define regBIF_CFG_DEV0_EPF6_1_PMI_STATUS_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF6_1_SBRN                                                                     0x3fff80801818\n#define regBIF_CFG_DEV0_EPF6_1_SBRN_BASE_IDX                                                            5\n#define regBIF_CFG_DEV0_EPF6_1_FLADJ                                                                    0x3fff80801818\n#define regBIF_CFG_DEV0_EPF6_1_FLADJ_BASE_IDX                                                           5\n#define regBIF_CFG_DEV0_EPF6_1_DBESL_DBESLD                                                             0x3fff80801818\n#define regBIF_CFG_DEV0_EPF6_1_DBESL_DBESLD_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_CAP_LIST                                                            0x3fff80801819\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_CAP                                                                 0x3fff80801819\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF6_1_DEVICE_CAP                                                               0x3fff8080181a\n#define regBIF_CFG_DEV0_EPF6_1_DEVICE_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF6_1_DEVICE_CNTL                                                              0x3fff8080181b\n#define regBIF_CFG_DEV0_EPF6_1_DEVICE_CNTL_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF6_1_DEVICE_STATUS                                                            0x3fff8080181b\n#define regBIF_CFG_DEV0_EPF6_1_DEVICE_STATUS_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF6_1_LINK_CAP                                                                 0x3fff8080181c\n#define regBIF_CFG_DEV0_EPF6_1_LINK_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF6_1_LINK_CNTL                                                                0x3fff8080181d\n#define regBIF_CFG_DEV0_EPF6_1_LINK_CNTL_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF6_1_LINK_STATUS                                                              0x3fff8080181d\n#define regBIF_CFG_DEV0_EPF6_1_LINK_STATUS_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF6_1_DEVICE_CAP2                                                              0x3fff80801822\n#define regBIF_CFG_DEV0_EPF6_1_DEVICE_CAP2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF6_1_DEVICE_CNTL2                                                             0x3fff80801823\n#define regBIF_CFG_DEV0_EPF6_1_DEVICE_CNTL2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF6_1_DEVICE_STATUS2                                                           0x3fff80801823\n#define regBIF_CFG_DEV0_EPF6_1_DEVICE_STATUS2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF6_1_LINK_CAP2                                                                0x3fff80801824\n#define regBIF_CFG_DEV0_EPF6_1_LINK_CAP2_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF6_1_LINK_CNTL2                                                               0x3fff80801825\n#define regBIF_CFG_DEV0_EPF6_1_LINK_CNTL2_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF6_1_LINK_STATUS2                                                             0x3fff80801825\n#define regBIF_CFG_DEV0_EPF6_1_LINK_STATUS2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF6_1_MSI_CAP_LIST                                                             0x3fff80801828\n#define regBIF_CFG_DEV0_EPF6_1_MSI_CAP_LIST_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF6_1_MSI_MSG_CNTL                                                             0x3fff80801828\n#define regBIF_CFG_DEV0_EPF6_1_MSI_MSG_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF6_1_MSI_MSG_ADDR_LO                                                          0x3fff80801829\n#define regBIF_CFG_DEV0_EPF6_1_MSI_MSG_ADDR_LO_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF6_1_MSI_MSG_ADDR_HI                                                          0x3fff8080182a\n#define regBIF_CFG_DEV0_EPF6_1_MSI_MSG_ADDR_HI_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF6_1_MSI_MSG_DATA                                                             0x3fff8080182a\n#define regBIF_CFG_DEV0_EPF6_1_MSI_MSG_DATA_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF6_1_MSI_EXT_MSG_DATA                                                         0x3fff8080182a\n#define regBIF_CFG_DEV0_EPF6_1_MSI_EXT_MSG_DATA_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF6_1_MSI_MASK                                                                 0x3fff8080182b\n#define regBIF_CFG_DEV0_EPF6_1_MSI_MASK_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF6_1_MSI_MSG_DATA_64                                                          0x3fff8080182b\n#define regBIF_CFG_DEV0_EPF6_1_MSI_MSG_DATA_64_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF6_1_MSI_EXT_MSG_DATA_64                                                      0x3fff8080182b\n#define regBIF_CFG_DEV0_EPF6_1_MSI_EXT_MSG_DATA_64_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF6_1_MSI_MASK_64                                                              0x3fff8080182c\n#define regBIF_CFG_DEV0_EPF6_1_MSI_MASK_64_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF6_1_MSI_PENDING                                                              0x3fff8080182c\n#define regBIF_CFG_DEV0_EPF6_1_MSI_PENDING_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF6_1_MSI_PENDING_64                                                           0x3fff8080182d\n#define regBIF_CFG_DEV0_EPF6_1_MSI_PENDING_64_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF6_1_MSIX_CAP_LIST                                                            0x3fff80801830\n#define regBIF_CFG_DEV0_EPF6_1_MSIX_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF6_1_MSIX_MSG_CNTL                                                            0x3fff80801830\n#define regBIF_CFG_DEV0_EPF6_1_MSIX_MSG_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF6_1_MSIX_TABLE                                                               0x3fff80801831\n#define regBIF_CFG_DEV0_EPF6_1_MSIX_TABLE_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF6_1_MSIX_PBA                                                                 0x3fff80801832\n#define regBIF_CFG_DEV0_EPF6_1_MSIX_PBA_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF6_1_SATA_CAP_0                                                               0x3fff80801834\n#define regBIF_CFG_DEV0_EPF6_1_SATA_CAP_0_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF6_1_SATA_CAP_1                                                               0x3fff80801835\n#define regBIF_CFG_DEV0_EPF6_1_SATA_CAP_1_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF6_1_SATA_IDP_INDEX                                                           0x3fff80801836\n#define regBIF_CFG_DEV0_EPF6_1_SATA_IDP_INDEX_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF6_1_SATA_IDP_DATA                                                            0x3fff80801837\n#define regBIF_CFG_DEV0_EPF6_1_SATA_IDP_DATA_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                        0x3fff80801840\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                               5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_VENDOR_SPECIFIC_HDR                                                 0x3fff80801841\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_VENDOR_SPECIFIC1                                                    0x3fff80801842\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_VENDOR_SPECIFIC2                                                    0x3fff80801843\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                            0x3fff80801854\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_UNCORR_ERR_STATUS                                                   0x3fff80801855\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_UNCORR_ERR_MASK                                                     0x3fff80801856\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_UNCORR_ERR_MASK_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_UNCORR_ERR_SEVERITY                                                 0x3fff80801857\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_CORR_ERR_STATUS                                                     0x3fff80801858\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_CORR_ERR_STATUS_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_CORR_ERR_MASK                                                       0x3fff80801859\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_CORR_ERR_MASK_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_ADV_ERR_CAP_CNTL                                                    0x3fff8080185a\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_HDR_LOG0                                                            0x3fff8080185b\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_HDR_LOG0_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_HDR_LOG1                                                            0x3fff8080185c\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_HDR_LOG1_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_HDR_LOG2                                                            0x3fff8080185d\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_HDR_LOG2_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_HDR_LOG3                                                            0x3fff8080185e\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_HDR_LOG3_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_TLP_PREFIX_LOG0                                                     0x3fff80801862\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_TLP_PREFIX_LOG1                                                     0x3fff80801863\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_TLP_PREFIX_LOG2                                                     0x3fff80801864\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_TLP_PREFIX_LOG3                                                     0x3fff80801865\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_BAR_ENH_CAP_LIST                                                    0x3fff80801880\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_BAR_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_BAR1_CAP                                                            0x3fff80801881\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_BAR1_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_BAR1_CNTL                                                           0x3fff80801882\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_BAR1_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_BAR2_CAP                                                            0x3fff80801883\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_BAR2_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_BAR2_CNTL                                                           0x3fff80801884\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_BAR2_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_BAR3_CAP                                                            0x3fff80801885\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_BAR3_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_BAR3_CNTL                                                           0x3fff80801886\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_BAR3_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_BAR4_CAP                                                            0x3fff80801887\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_BAR4_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_BAR4_CNTL                                                           0x3fff80801888\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_BAR4_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_BAR5_CAP                                                            0x3fff80801889\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_BAR5_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_BAR5_CNTL                                                           0x3fff8080188a\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_BAR5_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_BAR6_CAP                                                            0x3fff8080188b\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_BAR6_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_BAR6_CNTL                                                           0x3fff8080188c\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_BAR6_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_PWR_BUDGET_ENH_CAP_LIST                                             0x3fff80801890\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_PWR_BUDGET_ENH_CAP_LIST_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_PWR_BUDGET_DATA_SELECT                                              0x3fff80801891\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_PWR_BUDGET_DATA_SELECT_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_PWR_BUDGET_DATA                                                     0x3fff80801892\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_PWR_BUDGET_DATA_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_PWR_BUDGET_CAP                                                      0x3fff80801893\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_PWR_BUDGET_CAP_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_DPA_ENH_CAP_LIST                                                    0x3fff80801894\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_DPA_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_DPA_CAP                                                             0x3fff80801895\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_DPA_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_DPA_LATENCY_INDICATOR                                               0x3fff80801896\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_DPA_LATENCY_INDICATOR_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_DPA_STATUS                                                          0x3fff80801897\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_DPA_STATUS_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_DPA_CNTL                                                            0x3fff80801897\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_DPA_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_0                                            0x3fff80801898\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_1                                            0x3fff80801898\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_1_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_2                                            0x3fff80801898\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_2_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_3                                            0x3fff80801898\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_3_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_4                                            0x3fff80801899\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_4_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_5                                            0x3fff80801899\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_5_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_6                                            0x3fff80801899\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_6_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_7                                            0x3fff80801899\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_7_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_ACS_ENH_CAP_LIST                                                    0x3fff808018a8\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_ACS_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_ACS_CAP                                                             0x3fff808018a9\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_ACS_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_ACS_CNTL                                                            0x3fff808018a9\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_ACS_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_PASID_ENH_CAP_LIST                                                  0x3fff808018b4\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_PASID_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_PASID_CAP                                                           0x3fff808018b5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_PASID_CAP_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_PASID_CNTL                                                          0x3fff808018b5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_PASID_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_ARI_ENH_CAP_LIST                                                    0x3fff808018ca\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_ARI_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_ARI_CAP                                                             0x3fff808018cb\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_ARI_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_ARI_CNTL                                                            0x3fff808018cb\n#define regBIF_CFG_DEV0_EPF6_1_PCIE_ARI_CNTL_BASE_IDX                                                   5\n\n\n\n\n#define regBIF_CFG_DEV0_EPF7_1_VENDOR_ID                                                                0x3fff80801c00\n#define regBIF_CFG_DEV0_EPF7_1_VENDOR_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF7_1_DEVICE_ID                                                                0x3fff80801c00\n#define regBIF_CFG_DEV0_EPF7_1_DEVICE_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF7_1_COMMAND                                                                  0x3fff80801c01\n#define regBIF_CFG_DEV0_EPF7_1_COMMAND_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF7_1_STATUS                                                                   0x3fff80801c01\n#define regBIF_CFG_DEV0_EPF7_1_STATUS_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF7_1_REVISION_ID                                                              0x3fff80801c02\n#define regBIF_CFG_DEV0_EPF7_1_REVISION_ID_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF7_1_PROG_INTERFACE                                                           0x3fff80801c02\n#define regBIF_CFG_DEV0_EPF7_1_PROG_INTERFACE_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF7_1_SUB_CLASS                                                                0x3fff80801c02\n#define regBIF_CFG_DEV0_EPF7_1_SUB_CLASS_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF7_1_BASE_CLASS                                                               0x3fff80801c02\n#define regBIF_CFG_DEV0_EPF7_1_BASE_CLASS_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF7_1_CACHE_LINE                                                               0x3fff80801c03\n#define regBIF_CFG_DEV0_EPF7_1_CACHE_LINE_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF7_1_LATENCY                                                                  0x3fff80801c03\n#define regBIF_CFG_DEV0_EPF7_1_LATENCY_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF7_1_HEADER                                                                   0x3fff80801c03\n#define regBIF_CFG_DEV0_EPF7_1_HEADER_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF7_1_BIST                                                                     0x3fff80801c03\n#define regBIF_CFG_DEV0_EPF7_1_BIST_BASE_IDX                                                            5\n#define regBIF_CFG_DEV0_EPF7_1_BASE_ADDR_1                                                              0x3fff80801c04\n#define regBIF_CFG_DEV0_EPF7_1_BASE_ADDR_1_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF7_1_BASE_ADDR_2                                                              0x3fff80801c05\n#define regBIF_CFG_DEV0_EPF7_1_BASE_ADDR_2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF7_1_BASE_ADDR_3                                                              0x3fff80801c06\n#define regBIF_CFG_DEV0_EPF7_1_BASE_ADDR_3_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF7_1_BASE_ADDR_4                                                              0x3fff80801c07\n#define regBIF_CFG_DEV0_EPF7_1_BASE_ADDR_4_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF7_1_BASE_ADDR_5                                                              0x3fff80801c08\n#define regBIF_CFG_DEV0_EPF7_1_BASE_ADDR_5_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF7_1_BASE_ADDR_6                                                              0x3fff80801c09\n#define regBIF_CFG_DEV0_EPF7_1_BASE_ADDR_6_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF7_1_CARDBUS_CIS_PTR                                                          0x3fff80801c0a\n#define regBIF_CFG_DEV0_EPF7_1_CARDBUS_CIS_PTR_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF7_1_ADAPTER_ID                                                               0x3fff80801c0b\n#define regBIF_CFG_DEV0_EPF7_1_ADAPTER_ID_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF7_1_ROM_BASE_ADDR                                                            0x3fff80801c0c\n#define regBIF_CFG_DEV0_EPF7_1_ROM_BASE_ADDR_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF7_1_CAP_PTR                                                                  0x3fff80801c0d\n#define regBIF_CFG_DEV0_EPF7_1_CAP_PTR_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF7_1_INTERRUPT_LINE                                                           0x3fff80801c0f\n#define regBIF_CFG_DEV0_EPF7_1_INTERRUPT_LINE_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF7_1_INTERRUPT_PIN                                                            0x3fff80801c0f\n#define regBIF_CFG_DEV0_EPF7_1_INTERRUPT_PIN_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF7_1_MIN_GRANT                                                                0x3fff80801c0f\n#define regBIF_CFG_DEV0_EPF7_1_MIN_GRANT_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF7_1_MAX_LATENCY                                                              0x3fff80801c0f\n#define regBIF_CFG_DEV0_EPF7_1_MAX_LATENCY_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF7_1_VENDOR_CAP_LIST                                                          0x3fff80801c12\n#define regBIF_CFG_DEV0_EPF7_1_VENDOR_CAP_LIST_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF7_1_ADAPTER_ID_W                                                             0x3fff80801c13\n#define regBIF_CFG_DEV0_EPF7_1_ADAPTER_ID_W_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF7_1_PMI_CAP_LIST                                                             0x3fff80801c14\n#define regBIF_CFG_DEV0_EPF7_1_PMI_CAP_LIST_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF7_1_PMI_CAP                                                                  0x3fff80801c14\n#define regBIF_CFG_DEV0_EPF7_1_PMI_CAP_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF7_1_PMI_STATUS_CNTL                                                          0x3fff80801c15\n#define regBIF_CFG_DEV0_EPF7_1_PMI_STATUS_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF7_1_SBRN                                                                     0x3fff80801c18\n#define regBIF_CFG_DEV0_EPF7_1_SBRN_BASE_IDX                                                            5\n#define regBIF_CFG_DEV0_EPF7_1_FLADJ                                                                    0x3fff80801c18\n#define regBIF_CFG_DEV0_EPF7_1_FLADJ_BASE_IDX                                                           5\n#define regBIF_CFG_DEV0_EPF7_1_DBESL_DBESLD                                                             0x3fff80801c18\n#define regBIF_CFG_DEV0_EPF7_1_DBESL_DBESLD_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_CAP_LIST                                                            0x3fff80801c19\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_CAP                                                                 0x3fff80801c19\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF7_1_DEVICE_CAP                                                               0x3fff80801c1a\n#define regBIF_CFG_DEV0_EPF7_1_DEVICE_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF7_1_DEVICE_CNTL                                                              0x3fff80801c1b\n#define regBIF_CFG_DEV0_EPF7_1_DEVICE_CNTL_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF7_1_DEVICE_STATUS                                                            0x3fff80801c1b\n#define regBIF_CFG_DEV0_EPF7_1_DEVICE_STATUS_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF7_1_LINK_CAP                                                                 0x3fff80801c1c\n#define regBIF_CFG_DEV0_EPF7_1_LINK_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF7_1_LINK_CNTL                                                                0x3fff80801c1d\n#define regBIF_CFG_DEV0_EPF7_1_LINK_CNTL_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF7_1_LINK_STATUS                                                              0x3fff80801c1d\n#define regBIF_CFG_DEV0_EPF7_1_LINK_STATUS_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF7_1_DEVICE_CAP2                                                              0x3fff80801c22\n#define regBIF_CFG_DEV0_EPF7_1_DEVICE_CAP2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF7_1_DEVICE_CNTL2                                                             0x3fff80801c23\n#define regBIF_CFG_DEV0_EPF7_1_DEVICE_CNTL2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF7_1_DEVICE_STATUS2                                                           0x3fff80801c23\n#define regBIF_CFG_DEV0_EPF7_1_DEVICE_STATUS2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF7_1_LINK_CAP2                                                                0x3fff80801c24\n#define regBIF_CFG_DEV0_EPF7_1_LINK_CAP2_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF7_1_LINK_CNTL2                                                               0x3fff80801c25\n#define regBIF_CFG_DEV0_EPF7_1_LINK_CNTL2_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF7_1_LINK_STATUS2                                                             0x3fff80801c25\n#define regBIF_CFG_DEV0_EPF7_1_LINK_STATUS2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF7_1_MSI_CAP_LIST                                                             0x3fff80801c28\n#define regBIF_CFG_DEV0_EPF7_1_MSI_CAP_LIST_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF7_1_MSI_MSG_CNTL                                                             0x3fff80801c28\n#define regBIF_CFG_DEV0_EPF7_1_MSI_MSG_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF7_1_MSI_MSG_ADDR_LO                                                          0x3fff80801c29\n#define regBIF_CFG_DEV0_EPF7_1_MSI_MSG_ADDR_LO_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF7_1_MSI_MSG_ADDR_HI                                                          0x3fff80801c2a\n#define regBIF_CFG_DEV0_EPF7_1_MSI_MSG_ADDR_HI_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF7_1_MSI_MSG_DATA                                                             0x3fff80801c2a\n#define regBIF_CFG_DEV0_EPF7_1_MSI_MSG_DATA_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF7_1_MSI_EXT_MSG_DATA                                                         0x3fff80801c2a\n#define regBIF_CFG_DEV0_EPF7_1_MSI_EXT_MSG_DATA_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF7_1_MSI_MASK                                                                 0x3fff80801c2b\n#define regBIF_CFG_DEV0_EPF7_1_MSI_MASK_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF7_1_MSI_MSG_DATA_64                                                          0x3fff80801c2b\n#define regBIF_CFG_DEV0_EPF7_1_MSI_MSG_DATA_64_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF7_1_MSI_EXT_MSG_DATA_64                                                      0x3fff80801c2b\n#define regBIF_CFG_DEV0_EPF7_1_MSI_EXT_MSG_DATA_64_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF7_1_MSI_MASK_64                                                              0x3fff80801c2c\n#define regBIF_CFG_DEV0_EPF7_1_MSI_MASK_64_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF7_1_MSI_PENDING                                                              0x3fff80801c2c\n#define regBIF_CFG_DEV0_EPF7_1_MSI_PENDING_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF7_1_MSI_PENDING_64                                                           0x3fff80801c2d\n#define regBIF_CFG_DEV0_EPF7_1_MSI_PENDING_64_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF7_1_MSIX_CAP_LIST                                                            0x3fff80801c30\n#define regBIF_CFG_DEV0_EPF7_1_MSIX_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF7_1_MSIX_MSG_CNTL                                                            0x3fff80801c30\n#define regBIF_CFG_DEV0_EPF7_1_MSIX_MSG_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF7_1_MSIX_TABLE                                                               0x3fff80801c31\n#define regBIF_CFG_DEV0_EPF7_1_MSIX_TABLE_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF7_1_MSIX_PBA                                                                 0x3fff80801c32\n#define regBIF_CFG_DEV0_EPF7_1_MSIX_PBA_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF7_1_SATA_CAP_0                                                               0x3fff80801c34\n#define regBIF_CFG_DEV0_EPF7_1_SATA_CAP_0_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF7_1_SATA_CAP_1                                                               0x3fff80801c35\n#define regBIF_CFG_DEV0_EPF7_1_SATA_CAP_1_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF7_1_SATA_IDP_INDEX                                                           0x3fff80801c36\n#define regBIF_CFG_DEV0_EPF7_1_SATA_IDP_INDEX_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF7_1_SATA_IDP_DATA                                                            0x3fff80801c37\n#define regBIF_CFG_DEV0_EPF7_1_SATA_IDP_DATA_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                        0x3fff80801c40\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                               5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_VENDOR_SPECIFIC_HDR                                                 0x3fff80801c41\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_VENDOR_SPECIFIC1                                                    0x3fff80801c42\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_VENDOR_SPECIFIC2                                                    0x3fff80801c43\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                            0x3fff80801c54\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_UNCORR_ERR_STATUS                                                   0x3fff80801c55\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_UNCORR_ERR_MASK                                                     0x3fff80801c56\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_UNCORR_ERR_MASK_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_UNCORR_ERR_SEVERITY                                                 0x3fff80801c57\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_CORR_ERR_STATUS                                                     0x3fff80801c58\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_CORR_ERR_STATUS_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_CORR_ERR_MASK                                                       0x3fff80801c59\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_CORR_ERR_MASK_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_ADV_ERR_CAP_CNTL                                                    0x3fff80801c5a\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_HDR_LOG0                                                            0x3fff80801c5b\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_HDR_LOG0_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_HDR_LOG1                                                            0x3fff80801c5c\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_HDR_LOG1_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_HDR_LOG2                                                            0x3fff80801c5d\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_HDR_LOG2_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_HDR_LOG3                                                            0x3fff80801c5e\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_HDR_LOG3_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_TLP_PREFIX_LOG0                                                     0x3fff80801c62\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_TLP_PREFIX_LOG1                                                     0x3fff80801c63\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_TLP_PREFIX_LOG2                                                     0x3fff80801c64\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_TLP_PREFIX_LOG3                                                     0x3fff80801c65\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_BAR_ENH_CAP_LIST                                                    0x3fff80801c80\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_BAR_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_BAR1_CAP                                                            0x3fff80801c81\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_BAR1_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_BAR1_CNTL                                                           0x3fff80801c82\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_BAR1_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_BAR2_CAP                                                            0x3fff80801c83\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_BAR2_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_BAR2_CNTL                                                           0x3fff80801c84\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_BAR2_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_BAR3_CAP                                                            0x3fff80801c85\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_BAR3_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_BAR3_CNTL                                                           0x3fff80801c86\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_BAR3_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_BAR4_CAP                                                            0x3fff80801c87\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_BAR4_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_BAR4_CNTL                                                           0x3fff80801c88\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_BAR4_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_BAR5_CAP                                                            0x3fff80801c89\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_BAR5_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_BAR5_CNTL                                                           0x3fff80801c8a\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_BAR5_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_BAR6_CAP                                                            0x3fff80801c8b\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_BAR6_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_BAR6_CNTL                                                           0x3fff80801c8c\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_BAR6_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_PWR_BUDGET_ENH_CAP_LIST                                             0x3fff80801c90\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_PWR_BUDGET_ENH_CAP_LIST_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_PWR_BUDGET_DATA_SELECT                                              0x3fff80801c91\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_PWR_BUDGET_DATA_SELECT_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_PWR_BUDGET_DATA                                                     0x3fff80801c92\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_PWR_BUDGET_DATA_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_PWR_BUDGET_CAP                                                      0x3fff80801c93\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_PWR_BUDGET_CAP_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_DPA_ENH_CAP_LIST                                                    0x3fff80801c94\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_DPA_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_DPA_CAP                                                             0x3fff80801c95\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_DPA_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_DPA_LATENCY_INDICATOR                                               0x3fff80801c96\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_DPA_LATENCY_INDICATOR_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_DPA_STATUS                                                          0x3fff80801c97\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_DPA_STATUS_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_DPA_CNTL                                                            0x3fff80801c97\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_DPA_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_0                                            0x3fff80801c98\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_1                                            0x3fff80801c98\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_1_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_2                                            0x3fff80801c98\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_2_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_3                                            0x3fff80801c98\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_3_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_4                                            0x3fff80801c99\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_4_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_5                                            0x3fff80801c99\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_5_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_6                                            0x3fff80801c99\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_6_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_7                                            0x3fff80801c99\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_7_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_ACS_ENH_CAP_LIST                                                    0x3fff80801ca8\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_ACS_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_ACS_CAP                                                             0x3fff80801ca9\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_ACS_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_ACS_CNTL                                                            0x3fff80801ca9\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_ACS_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_PASID_ENH_CAP_LIST                                                  0x3fff80801cb4\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_PASID_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_PASID_CAP                                                           0x3fff80801cb5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_PASID_CAP_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_PASID_CNTL                                                          0x3fff80801cb5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_PASID_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_ARI_ENH_CAP_LIST                                                    0x3fff80801cca\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_ARI_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_ARI_CAP                                                             0x3fff80801ccb\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_ARI_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_ARI_CNTL                                                            0x3fff80801ccb\n#define regBIF_CFG_DEV0_EPF7_1_PCIE_ARI_CNTL_BASE_IDX                                                   5\n\n\n\n\n#define regBIF_CFG_DEV1_EPF0_1_VENDOR_ID                                                                0x3fff80880000\n#define regBIF_CFG_DEV1_EPF0_1_VENDOR_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV1_EPF0_1_DEVICE_ID                                                                0x3fff80880000\n#define regBIF_CFG_DEV1_EPF0_1_DEVICE_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV1_EPF0_1_COMMAND                                                                  0x3fff80880001\n#define regBIF_CFG_DEV1_EPF0_1_COMMAND_BASE_IDX                                                         5\n#define regBIF_CFG_DEV1_EPF0_1_STATUS                                                                   0x3fff80880001\n#define regBIF_CFG_DEV1_EPF0_1_STATUS_BASE_IDX                                                          5\n#define regBIF_CFG_DEV1_EPF0_1_REVISION_ID                                                              0x3fff80880002\n#define regBIF_CFG_DEV1_EPF0_1_REVISION_ID_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_EPF0_1_PROG_INTERFACE                                                           0x3fff80880002\n#define regBIF_CFG_DEV1_EPF0_1_PROG_INTERFACE_BASE_IDX                                                  5\n#define regBIF_CFG_DEV1_EPF0_1_SUB_CLASS                                                                0x3fff80880002\n#define regBIF_CFG_DEV1_EPF0_1_SUB_CLASS_BASE_IDX                                                       5\n#define regBIF_CFG_DEV1_EPF0_1_BASE_CLASS                                                               0x3fff80880002\n#define regBIF_CFG_DEV1_EPF0_1_BASE_CLASS_BASE_IDX                                                      5\n#define regBIF_CFG_DEV1_EPF0_1_CACHE_LINE                                                               0x3fff80880003\n#define regBIF_CFG_DEV1_EPF0_1_CACHE_LINE_BASE_IDX                                                      5\n#define regBIF_CFG_DEV1_EPF0_1_LATENCY                                                                  0x3fff80880003\n#define regBIF_CFG_DEV1_EPF0_1_LATENCY_BASE_IDX                                                         5\n#define regBIF_CFG_DEV1_EPF0_1_HEADER                                                                   0x3fff80880003\n#define regBIF_CFG_DEV1_EPF0_1_HEADER_BASE_IDX                                                          5\n#define regBIF_CFG_DEV1_EPF0_1_BIST                                                                     0x3fff80880003\n#define regBIF_CFG_DEV1_EPF0_1_BIST_BASE_IDX                                                            5\n#define regBIF_CFG_DEV1_EPF0_1_BASE_ADDR_1                                                              0x3fff80880004\n#define regBIF_CFG_DEV1_EPF0_1_BASE_ADDR_1_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_EPF0_1_BASE_ADDR_2                                                              0x3fff80880005\n#define regBIF_CFG_DEV1_EPF0_1_BASE_ADDR_2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_EPF0_1_BASE_ADDR_3                                                              0x3fff80880006\n#define regBIF_CFG_DEV1_EPF0_1_BASE_ADDR_3_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_EPF0_1_BASE_ADDR_4                                                              0x3fff80880007\n#define regBIF_CFG_DEV1_EPF0_1_BASE_ADDR_4_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_EPF0_1_BASE_ADDR_5                                                              0x3fff80880008\n#define regBIF_CFG_DEV1_EPF0_1_BASE_ADDR_5_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_EPF0_1_BASE_ADDR_6                                                              0x3fff80880009\n#define regBIF_CFG_DEV1_EPF0_1_BASE_ADDR_6_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_EPF0_1_CARDBUS_CIS_PTR                                                          0x3fff8088000a\n#define regBIF_CFG_DEV1_EPF0_1_CARDBUS_CIS_PTR_BASE_IDX                                                 5\n#define regBIF_CFG_DEV1_EPF0_1_ADAPTER_ID                                                               0x3fff8088000b\n#define regBIF_CFG_DEV1_EPF0_1_ADAPTER_ID_BASE_IDX                                                      5\n#define regBIF_CFG_DEV1_EPF0_1_ROM_BASE_ADDR                                                            0x3fff8088000c\n#define regBIF_CFG_DEV1_EPF0_1_ROM_BASE_ADDR_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF0_1_CAP_PTR                                                                  0x3fff8088000d\n#define regBIF_CFG_DEV1_EPF0_1_CAP_PTR_BASE_IDX                                                         5\n#define regBIF_CFG_DEV1_EPF0_1_INTERRUPT_LINE                                                           0x3fff8088000f\n#define regBIF_CFG_DEV1_EPF0_1_INTERRUPT_LINE_BASE_IDX                                                  5\n#define regBIF_CFG_DEV1_EPF0_1_INTERRUPT_PIN                                                            0x3fff8088000f\n#define regBIF_CFG_DEV1_EPF0_1_INTERRUPT_PIN_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF0_1_MIN_GRANT                                                                0x3fff8088000f\n#define regBIF_CFG_DEV1_EPF0_1_MIN_GRANT_BASE_IDX                                                       5\n#define regBIF_CFG_DEV1_EPF0_1_MAX_LATENCY                                                              0x3fff8088000f\n#define regBIF_CFG_DEV1_EPF0_1_MAX_LATENCY_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_EPF0_1_VENDOR_CAP_LIST                                                          0x3fff80880012\n#define regBIF_CFG_DEV1_EPF0_1_VENDOR_CAP_LIST_BASE_IDX                                                 5\n#define regBIF_CFG_DEV1_EPF0_1_ADAPTER_ID_W                                                             0x3fff80880013\n#define regBIF_CFG_DEV1_EPF0_1_ADAPTER_ID_W_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_EPF0_1_PMI_CAP_LIST                                                             0x3fff80880014\n#define regBIF_CFG_DEV1_EPF0_1_PMI_CAP_LIST_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_EPF0_1_PMI_CAP                                                                  0x3fff80880014\n#define regBIF_CFG_DEV1_EPF0_1_PMI_CAP_BASE_IDX                                                         5\n#define regBIF_CFG_DEV1_EPF0_1_PMI_STATUS_CNTL                                                          0x3fff80880015\n#define regBIF_CFG_DEV1_EPF0_1_PMI_STATUS_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV1_EPF0_1_SBRN                                                                     0x3fff80880018\n#define regBIF_CFG_DEV1_EPF0_1_SBRN_BASE_IDX                                                            5\n#define regBIF_CFG_DEV1_EPF0_1_FLADJ                                                                    0x3fff80880018\n#define regBIF_CFG_DEV1_EPF0_1_FLADJ_BASE_IDX                                                           5\n#define regBIF_CFG_DEV1_EPF0_1_DBESL_DBESLD                                                             0x3fff80880018\n#define regBIF_CFG_DEV1_EPF0_1_DBESL_DBESLD_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_CAP_LIST                                                            0x3fff80880019\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_CAP                                                                 0x3fff80880019\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV1_EPF0_1_DEVICE_CAP                                                               0x3fff8088001a\n#define regBIF_CFG_DEV1_EPF0_1_DEVICE_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV1_EPF0_1_DEVICE_CNTL                                                              0x3fff8088001b\n#define regBIF_CFG_DEV1_EPF0_1_DEVICE_CNTL_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_EPF0_1_DEVICE_STATUS                                                            0x3fff8088001b\n#define regBIF_CFG_DEV1_EPF0_1_DEVICE_STATUS_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF0_1_LINK_CAP                                                                 0x3fff8088001c\n#define regBIF_CFG_DEV1_EPF0_1_LINK_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV1_EPF0_1_LINK_CNTL                                                                0x3fff8088001d\n#define regBIF_CFG_DEV1_EPF0_1_LINK_CNTL_BASE_IDX                                                       5\n#define regBIF_CFG_DEV1_EPF0_1_LINK_STATUS                                                              0x3fff8088001d\n#define regBIF_CFG_DEV1_EPF0_1_LINK_STATUS_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_EPF0_1_DEVICE_CAP2                                                              0x3fff80880022\n#define regBIF_CFG_DEV1_EPF0_1_DEVICE_CAP2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_EPF0_1_DEVICE_CNTL2                                                             0x3fff80880023\n#define regBIF_CFG_DEV1_EPF0_1_DEVICE_CNTL2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_EPF0_1_DEVICE_STATUS2                                                           0x3fff80880023\n#define regBIF_CFG_DEV1_EPF0_1_DEVICE_STATUS2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV1_EPF0_1_LINK_CAP2                                                                0x3fff80880024\n#define regBIF_CFG_DEV1_EPF0_1_LINK_CAP2_BASE_IDX                                                       5\n#define regBIF_CFG_DEV1_EPF0_1_LINK_CNTL2                                                               0x3fff80880025\n#define regBIF_CFG_DEV1_EPF0_1_LINK_CNTL2_BASE_IDX                                                      5\n#define regBIF_CFG_DEV1_EPF0_1_LINK_STATUS2                                                             0x3fff80880025\n#define regBIF_CFG_DEV1_EPF0_1_LINK_STATUS2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_EPF0_1_MSI_CAP_LIST                                                             0x3fff80880028\n#define regBIF_CFG_DEV1_EPF0_1_MSI_CAP_LIST_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_EPF0_1_MSI_MSG_CNTL                                                             0x3fff80880028\n#define regBIF_CFG_DEV1_EPF0_1_MSI_MSG_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_EPF0_1_MSI_MSG_ADDR_LO                                                          0x3fff80880029\n#define regBIF_CFG_DEV1_EPF0_1_MSI_MSG_ADDR_LO_BASE_IDX                                                 5\n#define regBIF_CFG_DEV1_EPF0_1_MSI_MSG_ADDR_HI                                                          0x3fff8088002a\n#define regBIF_CFG_DEV1_EPF0_1_MSI_MSG_ADDR_HI_BASE_IDX                                                 5\n#define regBIF_CFG_DEV1_EPF0_1_MSI_MSG_DATA                                                             0x3fff8088002a\n#define regBIF_CFG_DEV1_EPF0_1_MSI_MSG_DATA_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_EPF0_1_MSI_EXT_MSG_DATA                                                         0x3fff8088002a\n#define regBIF_CFG_DEV1_EPF0_1_MSI_EXT_MSG_DATA_BASE_IDX                                                5\n#define regBIF_CFG_DEV1_EPF0_1_MSI_MASK                                                                 0x3fff8088002b\n#define regBIF_CFG_DEV1_EPF0_1_MSI_MASK_BASE_IDX                                                        5\n#define regBIF_CFG_DEV1_EPF0_1_MSI_MSG_DATA_64                                                          0x3fff8088002b\n#define regBIF_CFG_DEV1_EPF0_1_MSI_MSG_DATA_64_BASE_IDX                                                 5\n#define regBIF_CFG_DEV1_EPF0_1_MSI_EXT_MSG_DATA_64                                                      0x3fff8088002b\n#define regBIF_CFG_DEV1_EPF0_1_MSI_EXT_MSG_DATA_64_BASE_IDX                                             5\n#define regBIF_CFG_DEV1_EPF0_1_MSI_MASK_64                                                              0x3fff8088002c\n#define regBIF_CFG_DEV1_EPF0_1_MSI_MASK_64_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_EPF0_1_MSI_PENDING                                                              0x3fff8088002c\n#define regBIF_CFG_DEV1_EPF0_1_MSI_PENDING_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_EPF0_1_MSI_PENDING_64                                                           0x3fff8088002d\n#define regBIF_CFG_DEV1_EPF0_1_MSI_PENDING_64_BASE_IDX                                                  5\n#define regBIF_CFG_DEV1_EPF0_1_MSIX_CAP_LIST                                                            0x3fff80880030\n#define regBIF_CFG_DEV1_EPF0_1_MSIX_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF0_1_MSIX_MSG_CNTL                                                            0x3fff80880030\n#define regBIF_CFG_DEV1_EPF0_1_MSIX_MSG_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF0_1_MSIX_TABLE                                                               0x3fff80880031\n#define regBIF_CFG_DEV1_EPF0_1_MSIX_TABLE_BASE_IDX                                                      5\n#define regBIF_CFG_DEV1_EPF0_1_MSIX_PBA                                                                 0x3fff80880032\n#define regBIF_CFG_DEV1_EPF0_1_MSIX_PBA_BASE_IDX                                                        5\n#define regBIF_CFG_DEV1_EPF0_1_SATA_CAP_0                                                               0x3fff80880034\n#define regBIF_CFG_DEV1_EPF0_1_SATA_CAP_0_BASE_IDX                                                      5\n#define regBIF_CFG_DEV1_EPF0_1_SATA_CAP_1                                                               0x3fff80880035\n#define regBIF_CFG_DEV1_EPF0_1_SATA_CAP_1_BASE_IDX                                                      5\n#define regBIF_CFG_DEV1_EPF0_1_SATA_IDP_INDEX                                                           0x3fff80880036\n#define regBIF_CFG_DEV1_EPF0_1_SATA_IDP_INDEX_BASE_IDX                                                  5\n#define regBIF_CFG_DEV1_EPF0_1_SATA_IDP_DATA                                                            0x3fff80880037\n#define regBIF_CFG_DEV1_EPF0_1_SATA_IDP_DATA_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                        0x3fff80880040\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                               5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR                                                 0x3fff80880041\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                        5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_VENDOR_SPECIFIC1                                                    0x3fff80880042\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_VENDOR_SPECIFIC2                                                    0x3fff80880043\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_VC_ENH_CAP_LIST                                                     0x3fff80880044\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_VC_ENH_CAP_LIST_BASE_IDX                                            5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_PORT_VC_CAP_REG1                                                    0x3fff80880045\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_PORT_VC_CAP_REG1_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_PORT_VC_CAP_REG2                                                    0x3fff80880046\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_PORT_VC_CAP_REG2_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_PORT_VC_CNTL                                                        0x3fff80880047\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_PORT_VC_CNTL_BASE_IDX                                               5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_PORT_VC_STATUS                                                      0x3fff80880047\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_PORT_VC_STATUS_BASE_IDX                                             5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_VC0_RESOURCE_CAP                                                    0x3fff80880048\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_VC0_RESOURCE_CAP_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_VC0_RESOURCE_CNTL                                                   0x3fff80880049\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_VC0_RESOURCE_CNTL_BASE_IDX                                          5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_VC0_RESOURCE_STATUS                                                 0x3fff8088004a\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_VC0_RESOURCE_STATUS_BASE_IDX                                        5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_VC1_RESOURCE_CAP                                                    0x3fff8088004b\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_VC1_RESOURCE_CAP_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_VC1_RESOURCE_CNTL                                                   0x3fff8088004c\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_VC1_RESOURCE_CNTL_BASE_IDX                                          5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_VC1_RESOURCE_STATUS                                                 0x3fff8088004d\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_VC1_RESOURCE_STATUS_BASE_IDX                                        5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                            0x3fff80880054\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_UNCORR_ERR_STATUS                                                   0x3fff80880055\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                          5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_UNCORR_ERR_MASK                                                     0x3fff80880056\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_UNCORR_ERR_MASK_BASE_IDX                                            5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_UNCORR_ERR_SEVERITY                                                 0x3fff80880057\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                        5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_CORR_ERR_STATUS                                                     0x3fff80880058\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_CORR_ERR_STATUS_BASE_IDX                                            5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_CORR_ERR_MASK                                                       0x3fff80880059\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_CORR_ERR_MASK_BASE_IDX                                              5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_ADV_ERR_CAP_CNTL                                                    0x3fff8088005a\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_HDR_LOG0                                                            0x3fff8088005b\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_HDR_LOG0_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_HDR_LOG1                                                            0x3fff8088005c\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_HDR_LOG1_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_HDR_LOG2                                                            0x3fff8088005d\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_HDR_LOG2_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_HDR_LOG3                                                            0x3fff8088005e\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_HDR_LOG3_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_TLP_PREFIX_LOG0                                                     0x3fff80880062\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                            5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_TLP_PREFIX_LOG1                                                     0x3fff80880063\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                            5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_TLP_PREFIX_LOG2                                                     0x3fff80880064\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                            5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_TLP_PREFIX_LOG3                                                     0x3fff80880065\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                            5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_BAR_ENH_CAP_LIST                                                    0x3fff80880080\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_BAR_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_BAR1_CAP                                                            0x3fff80880081\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_BAR1_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_BAR1_CNTL                                                           0x3fff80880082\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_BAR1_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_BAR2_CAP                                                            0x3fff80880083\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_BAR2_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_BAR2_CNTL                                                           0x3fff80880084\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_BAR2_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_BAR3_CAP                                                            0x3fff80880085\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_BAR3_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_BAR3_CNTL                                                           0x3fff80880086\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_BAR3_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_BAR4_CAP                                                            0x3fff80880087\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_BAR4_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_BAR4_CNTL                                                           0x3fff80880088\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_BAR4_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_BAR5_CAP                                                            0x3fff80880089\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_BAR5_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_BAR5_CNTL                                                           0x3fff8088008a\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_BAR5_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_BAR6_CAP                                                            0x3fff8088008b\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_BAR6_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_BAR6_CNTL                                                           0x3fff8088008c\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_BAR6_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_PWR_BUDGET_ENH_CAP_LIST                                             0x3fff80880090\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_PWR_BUDGET_ENH_CAP_LIST_BASE_IDX                                    5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_PWR_BUDGET_DATA_SELECT                                              0x3fff80880091\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_PWR_BUDGET_DATA_SELECT_BASE_IDX                                     5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_PWR_BUDGET_DATA                                                     0x3fff80880092\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_PWR_BUDGET_DATA_BASE_IDX                                            5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_PWR_BUDGET_CAP                                                      0x3fff80880093\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_PWR_BUDGET_CAP_BASE_IDX                                             5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_DPA_ENH_CAP_LIST                                                    0x3fff80880094\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_DPA_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_DPA_CAP                                                             0x3fff80880095\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_DPA_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_DPA_LATENCY_INDICATOR                                               0x3fff80880096\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_DPA_LATENCY_INDICATOR_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_DPA_STATUS                                                          0x3fff80880097\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_DPA_STATUS_BASE_IDX                                                 5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_DPA_CNTL                                                            0x3fff80880097\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_DPA_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_0                                            0x3fff80880098\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_1                                            0x3fff80880098\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_1_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_2                                            0x3fff80880098\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_2_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_3                                            0x3fff80880098\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_3_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_4                                            0x3fff80880099\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_4_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_5                                            0x3fff80880099\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_5_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_6                                            0x3fff80880099\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_6_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_7                                            0x3fff80880099\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_7_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_SECONDARY_ENH_CAP_LIST                                              0x3fff8088009c\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_SECONDARY_ENH_CAP_LIST_BASE_IDX                                     5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_LINK_CNTL3                                                          0x3fff8088009d\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_LINK_CNTL3_BASE_IDX                                                 5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_LANE_ERROR_STATUS                                                   0x3fff8088009e\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_LANE_ERROR_STATUS_BASE_IDX                                          5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_LANE_0_EQUALIZATION_CNTL                                            0x3fff8088009f\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_LANE_0_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_LANE_1_EQUALIZATION_CNTL                                            0x3fff8088009f\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_LANE_1_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_LANE_2_EQUALIZATION_CNTL                                            0x3fff808800a0\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_LANE_2_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_LANE_3_EQUALIZATION_CNTL                                            0x3fff808800a0\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_LANE_3_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_LANE_4_EQUALIZATION_CNTL                                            0x3fff808800a1\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_LANE_4_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_LANE_5_EQUALIZATION_CNTL                                            0x3fff808800a1\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_LANE_5_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_LANE_6_EQUALIZATION_CNTL                                            0x3fff808800a2\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_LANE_6_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_LANE_7_EQUALIZATION_CNTL                                            0x3fff808800a2\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_LANE_7_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_LANE_8_EQUALIZATION_CNTL                                            0x3fff808800a3\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_LANE_8_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_LANE_9_EQUALIZATION_CNTL                                            0x3fff808800a3\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_LANE_9_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_LANE_10_EQUALIZATION_CNTL                                           0x3fff808800a4\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_LANE_10_EQUALIZATION_CNTL_BASE_IDX                                  5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_LANE_11_EQUALIZATION_CNTL                                           0x3fff808800a4\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_LANE_11_EQUALIZATION_CNTL_BASE_IDX                                  5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_LANE_12_EQUALIZATION_CNTL                                           0x3fff808800a5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_LANE_12_EQUALIZATION_CNTL_BASE_IDX                                  5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_LANE_13_EQUALIZATION_CNTL                                           0x3fff808800a5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_LANE_13_EQUALIZATION_CNTL_BASE_IDX                                  5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_LANE_14_EQUALIZATION_CNTL                                           0x3fff808800a6\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_LANE_14_EQUALIZATION_CNTL_BASE_IDX                                  5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_LANE_15_EQUALIZATION_CNTL                                           0x3fff808800a6\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_LANE_15_EQUALIZATION_CNTL_BASE_IDX                                  5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_ACS_ENH_CAP_LIST                                                    0x3fff808800a8\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_ACS_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_ACS_CAP                                                             0x3fff808800a9\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_ACS_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_ACS_CNTL                                                            0x3fff808800a9\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_ACS_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_PASID_ENH_CAP_LIST                                                  0x3fff808800b4\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_PASID_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_PASID_CAP                                                           0x3fff808800b5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_PASID_CAP_BASE_IDX                                                  5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_PASID_CNTL                                                          0x3fff808800b5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_PASID_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_LTR_ENH_CAP_LIST                                                    0x3fff808800c8\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_LTR_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_LTR_CAP                                                             0x3fff808800c9\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_LTR_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_ARI_ENH_CAP_LIST                                                    0x3fff808800ca\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_ARI_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_ARI_CAP                                                             0x3fff808800cb\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_ARI_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_ARI_CNTL                                                            0x3fff808800cb\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_ARI_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_DLF_ENH_CAP_LIST                                                    0x3fff80880100\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_DLF_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_EPF0_1_DATA_LINK_FEATURE_CAP                                                    0x3fff80880101\n#define regBIF_CFG_DEV1_EPF0_1_DATA_LINK_FEATURE_CAP_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_EPF0_1_DATA_LINK_FEATURE_STATUS                                                 0x3fff80880102\n#define regBIF_CFG_DEV1_EPF0_1_DATA_LINK_FEATURE_STATUS_BASE_IDX                                        5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_PHY_16GT_ENH_CAP_LIST                                               0x3fff80880104\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_PHY_16GT_ENH_CAP_LIST_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_EPF0_1_LINK_CAP_16GT                                                            0x3fff80880105\n#define regBIF_CFG_DEV1_EPF0_1_LINK_CAP_16GT_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF0_1_LINK_CNTL_16GT                                                           0x3fff80880106\n#define regBIF_CFG_DEV1_EPF0_1_LINK_CNTL_16GT_BASE_IDX                                                  5\n#define regBIF_CFG_DEV1_EPF0_1_LINK_STATUS_16GT                                                         0x3fff80880107\n#define regBIF_CFG_DEV1_EPF0_1_LINK_STATUS_16GT_BASE_IDX                                                5\n#define regBIF_CFG_DEV1_EPF0_1_LOCAL_PARITY_MISMATCH_STATUS_16GT                                        0x3fff80880108\n#define regBIF_CFG_DEV1_EPF0_1_LOCAL_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                               5\n#define regBIF_CFG_DEV1_EPF0_1_RTM1_PARITY_MISMATCH_STATUS_16GT                                         0x3fff80880109\n#define regBIF_CFG_DEV1_EPF0_1_RTM1_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                5\n#define regBIF_CFG_DEV1_EPF0_1_RTM2_PARITY_MISMATCH_STATUS_16GT                                         0x3fff8088010a\n#define regBIF_CFG_DEV1_EPF0_1_RTM2_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                5\n#define regBIF_CFG_DEV1_EPF0_1_LANE_0_EQUALIZATION_CNTL_16GT                                            0x3fff8088010c\n#define regBIF_CFG_DEV1_EPF0_1_LANE_0_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_1_LANE_1_EQUALIZATION_CNTL_16GT                                            0x3fff8088010c\n#define regBIF_CFG_DEV1_EPF0_1_LANE_1_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_1_LANE_2_EQUALIZATION_CNTL_16GT                                            0x3fff8088010c\n#define regBIF_CFG_DEV1_EPF0_1_LANE_2_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_1_LANE_3_EQUALIZATION_CNTL_16GT                                            0x3fff8088010c\n#define regBIF_CFG_DEV1_EPF0_1_LANE_3_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_1_LANE_4_EQUALIZATION_CNTL_16GT                                            0x3fff8088010d\n#define regBIF_CFG_DEV1_EPF0_1_LANE_4_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_1_LANE_5_EQUALIZATION_CNTL_16GT                                            0x3fff8088010d\n#define regBIF_CFG_DEV1_EPF0_1_LANE_5_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_1_LANE_6_EQUALIZATION_CNTL_16GT                                            0x3fff8088010d\n#define regBIF_CFG_DEV1_EPF0_1_LANE_6_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_1_LANE_7_EQUALIZATION_CNTL_16GT                                            0x3fff8088010d\n#define regBIF_CFG_DEV1_EPF0_1_LANE_7_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_1_LANE_8_EQUALIZATION_CNTL_16GT                                            0x3fff8088010e\n#define regBIF_CFG_DEV1_EPF0_1_LANE_8_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_1_LANE_9_EQUALIZATION_CNTL_16GT                                            0x3fff8088010e\n#define regBIF_CFG_DEV1_EPF0_1_LANE_9_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_1_LANE_10_EQUALIZATION_CNTL_16GT                                           0x3fff8088010e\n#define regBIF_CFG_DEV1_EPF0_1_LANE_10_EQUALIZATION_CNTL_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV1_EPF0_1_LANE_11_EQUALIZATION_CNTL_16GT                                           0x3fff8088010e\n#define regBIF_CFG_DEV1_EPF0_1_LANE_11_EQUALIZATION_CNTL_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV1_EPF0_1_LANE_12_EQUALIZATION_CNTL_16GT                                           0x3fff8088010f\n#define regBIF_CFG_DEV1_EPF0_1_LANE_12_EQUALIZATION_CNTL_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV1_EPF0_1_LANE_13_EQUALIZATION_CNTL_16GT                                           0x3fff8088010f\n#define regBIF_CFG_DEV1_EPF0_1_LANE_13_EQUALIZATION_CNTL_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV1_EPF0_1_LANE_14_EQUALIZATION_CNTL_16GT                                           0x3fff8088010f\n#define regBIF_CFG_DEV1_EPF0_1_LANE_14_EQUALIZATION_CNTL_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV1_EPF0_1_LANE_15_EQUALIZATION_CNTL_16GT                                           0x3fff8088010f\n#define regBIF_CFG_DEV1_EPF0_1_LANE_15_EQUALIZATION_CNTL_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_MARGINING_ENH_CAP_LIST                                              0x3fff80880114\n#define regBIF_CFG_DEV1_EPF0_1_PCIE_MARGINING_ENH_CAP_LIST_BASE_IDX                                     5\n#define regBIF_CFG_DEV1_EPF0_1_MARGINING_PORT_CAP                                                       0x3fff80880115\n#define regBIF_CFG_DEV1_EPF0_1_MARGINING_PORT_CAP_BASE_IDX                                              5\n#define regBIF_CFG_DEV1_EPF0_1_MARGINING_PORT_STATUS                                                    0x3fff80880115\n#define regBIF_CFG_DEV1_EPF0_1_MARGINING_PORT_STATUS_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_EPF0_1_LANE_0_MARGINING_LANE_CNTL                                               0x3fff80880116\n#define regBIF_CFG_DEV1_EPF0_1_LANE_0_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_EPF0_1_LANE_0_MARGINING_LANE_STATUS                                             0x3fff80880116\n#define regBIF_CFG_DEV1_EPF0_1_LANE_0_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV1_EPF0_1_LANE_1_MARGINING_LANE_CNTL                                               0x3fff80880117\n#define regBIF_CFG_DEV1_EPF0_1_LANE_1_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_EPF0_1_LANE_1_MARGINING_LANE_STATUS                                             0x3fff80880117\n#define regBIF_CFG_DEV1_EPF0_1_LANE_1_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV1_EPF0_1_LANE_2_MARGINING_LANE_CNTL                                               0x3fff80880118\n#define regBIF_CFG_DEV1_EPF0_1_LANE_2_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_EPF0_1_LANE_2_MARGINING_LANE_STATUS                                             0x3fff80880118\n#define regBIF_CFG_DEV1_EPF0_1_LANE_2_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV1_EPF0_1_LANE_3_MARGINING_LANE_CNTL                                               0x3fff80880119\n#define regBIF_CFG_DEV1_EPF0_1_LANE_3_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_EPF0_1_LANE_3_MARGINING_LANE_STATUS                                             0x3fff80880119\n#define regBIF_CFG_DEV1_EPF0_1_LANE_3_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV1_EPF0_1_LANE_4_MARGINING_LANE_CNTL                                               0x3fff8088011a\n#define regBIF_CFG_DEV1_EPF0_1_LANE_4_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_EPF0_1_LANE_4_MARGINING_LANE_STATUS                                             0x3fff8088011a\n#define regBIF_CFG_DEV1_EPF0_1_LANE_4_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV1_EPF0_1_LANE_5_MARGINING_LANE_CNTL                                               0x3fff8088011b\n#define regBIF_CFG_DEV1_EPF0_1_LANE_5_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_EPF0_1_LANE_5_MARGINING_LANE_STATUS                                             0x3fff8088011b\n#define regBIF_CFG_DEV1_EPF0_1_LANE_5_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV1_EPF0_1_LANE_6_MARGINING_LANE_CNTL                                               0x3fff8088011c\n#define regBIF_CFG_DEV1_EPF0_1_LANE_6_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_EPF0_1_LANE_6_MARGINING_LANE_STATUS                                             0x3fff8088011c\n#define regBIF_CFG_DEV1_EPF0_1_LANE_6_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV1_EPF0_1_LANE_7_MARGINING_LANE_CNTL                                               0x3fff8088011d\n#define regBIF_CFG_DEV1_EPF0_1_LANE_7_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_EPF0_1_LANE_7_MARGINING_LANE_STATUS                                             0x3fff8088011d\n#define regBIF_CFG_DEV1_EPF0_1_LANE_7_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV1_EPF0_1_LANE_8_MARGINING_LANE_CNTL                                               0x3fff8088011e\n#define regBIF_CFG_DEV1_EPF0_1_LANE_8_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_EPF0_1_LANE_8_MARGINING_LANE_STATUS                                             0x3fff8088011e\n#define regBIF_CFG_DEV1_EPF0_1_LANE_8_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV1_EPF0_1_LANE_9_MARGINING_LANE_CNTL                                               0x3fff8088011f\n#define regBIF_CFG_DEV1_EPF0_1_LANE_9_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_EPF0_1_LANE_9_MARGINING_LANE_STATUS                                             0x3fff8088011f\n#define regBIF_CFG_DEV1_EPF0_1_LANE_9_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV1_EPF0_1_LANE_10_MARGINING_LANE_CNTL                                              0x3fff80880120\n#define regBIF_CFG_DEV1_EPF0_1_LANE_10_MARGINING_LANE_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV1_EPF0_1_LANE_10_MARGINING_LANE_STATUS                                            0x3fff80880120\n#define regBIF_CFG_DEV1_EPF0_1_LANE_10_MARGINING_LANE_STATUS_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_1_LANE_11_MARGINING_LANE_CNTL                                              0x3fff80880121\n#define regBIF_CFG_DEV1_EPF0_1_LANE_11_MARGINING_LANE_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV1_EPF0_1_LANE_11_MARGINING_LANE_STATUS                                            0x3fff80880121\n#define regBIF_CFG_DEV1_EPF0_1_LANE_11_MARGINING_LANE_STATUS_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_1_LANE_12_MARGINING_LANE_CNTL                                              0x3fff80880122\n#define regBIF_CFG_DEV1_EPF0_1_LANE_12_MARGINING_LANE_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV1_EPF0_1_LANE_12_MARGINING_LANE_STATUS                                            0x3fff80880122\n#define regBIF_CFG_DEV1_EPF0_1_LANE_12_MARGINING_LANE_STATUS_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_1_LANE_13_MARGINING_LANE_CNTL                                              0x3fff80880123\n#define regBIF_CFG_DEV1_EPF0_1_LANE_13_MARGINING_LANE_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV1_EPF0_1_LANE_13_MARGINING_LANE_STATUS                                            0x3fff80880123\n#define regBIF_CFG_DEV1_EPF0_1_LANE_13_MARGINING_LANE_STATUS_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_1_LANE_14_MARGINING_LANE_CNTL                                              0x3fff80880124\n#define regBIF_CFG_DEV1_EPF0_1_LANE_14_MARGINING_LANE_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV1_EPF0_1_LANE_14_MARGINING_LANE_STATUS                                            0x3fff80880124\n#define regBIF_CFG_DEV1_EPF0_1_LANE_14_MARGINING_LANE_STATUS_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF0_1_LANE_15_MARGINING_LANE_CNTL                                              0x3fff80880125\n#define regBIF_CFG_DEV1_EPF0_1_LANE_15_MARGINING_LANE_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV1_EPF0_1_LANE_15_MARGINING_LANE_STATUS                                            0x3fff80880125\n#define regBIF_CFG_DEV1_EPF0_1_LANE_15_MARGINING_LANE_STATUS_BASE_IDX                                   5\n\n\n\n\n#define regBIF_CFG_DEV1_EPF1_1_VENDOR_ID                                                                0x3fff80880400\n#define regBIF_CFG_DEV1_EPF1_1_VENDOR_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV1_EPF1_1_DEVICE_ID                                                                0x3fff80880400\n#define regBIF_CFG_DEV1_EPF1_1_DEVICE_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV1_EPF1_1_COMMAND                                                                  0x3fff80880401\n#define regBIF_CFG_DEV1_EPF1_1_COMMAND_BASE_IDX                                                         5\n#define regBIF_CFG_DEV1_EPF1_1_STATUS                                                                   0x3fff80880401\n#define regBIF_CFG_DEV1_EPF1_1_STATUS_BASE_IDX                                                          5\n#define regBIF_CFG_DEV1_EPF1_1_REVISION_ID                                                              0x3fff80880402\n#define regBIF_CFG_DEV1_EPF1_1_REVISION_ID_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_EPF1_1_PROG_INTERFACE                                                           0x3fff80880402\n#define regBIF_CFG_DEV1_EPF1_1_PROG_INTERFACE_BASE_IDX                                                  5\n#define regBIF_CFG_DEV1_EPF1_1_SUB_CLASS                                                                0x3fff80880402\n#define regBIF_CFG_DEV1_EPF1_1_SUB_CLASS_BASE_IDX                                                       5\n#define regBIF_CFG_DEV1_EPF1_1_BASE_CLASS                                                               0x3fff80880402\n#define regBIF_CFG_DEV1_EPF1_1_BASE_CLASS_BASE_IDX                                                      5\n#define regBIF_CFG_DEV1_EPF1_1_CACHE_LINE                                                               0x3fff80880403\n#define regBIF_CFG_DEV1_EPF1_1_CACHE_LINE_BASE_IDX                                                      5\n#define regBIF_CFG_DEV1_EPF1_1_LATENCY                                                                  0x3fff80880403\n#define regBIF_CFG_DEV1_EPF1_1_LATENCY_BASE_IDX                                                         5\n#define regBIF_CFG_DEV1_EPF1_1_HEADER                                                                   0x3fff80880403\n#define regBIF_CFG_DEV1_EPF1_1_HEADER_BASE_IDX                                                          5\n#define regBIF_CFG_DEV1_EPF1_1_BIST                                                                     0x3fff80880403\n#define regBIF_CFG_DEV1_EPF1_1_BIST_BASE_IDX                                                            5\n#define regBIF_CFG_DEV1_EPF1_1_BASE_ADDR_1                                                              0x3fff80880404\n#define regBIF_CFG_DEV1_EPF1_1_BASE_ADDR_1_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_EPF1_1_BASE_ADDR_2                                                              0x3fff80880405\n#define regBIF_CFG_DEV1_EPF1_1_BASE_ADDR_2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_EPF1_1_BASE_ADDR_3                                                              0x3fff80880406\n#define regBIF_CFG_DEV1_EPF1_1_BASE_ADDR_3_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_EPF1_1_BASE_ADDR_4                                                              0x3fff80880407\n#define regBIF_CFG_DEV1_EPF1_1_BASE_ADDR_4_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_EPF1_1_BASE_ADDR_5                                                              0x3fff80880408\n#define regBIF_CFG_DEV1_EPF1_1_BASE_ADDR_5_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_EPF1_1_BASE_ADDR_6                                                              0x3fff80880409\n#define regBIF_CFG_DEV1_EPF1_1_BASE_ADDR_6_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_EPF1_1_CARDBUS_CIS_PTR                                                          0x3fff8088040a\n#define regBIF_CFG_DEV1_EPF1_1_CARDBUS_CIS_PTR_BASE_IDX                                                 5\n#define regBIF_CFG_DEV1_EPF1_1_ADAPTER_ID                                                               0x3fff8088040b\n#define regBIF_CFG_DEV1_EPF1_1_ADAPTER_ID_BASE_IDX                                                      5\n#define regBIF_CFG_DEV1_EPF1_1_ROM_BASE_ADDR                                                            0x3fff8088040c\n#define regBIF_CFG_DEV1_EPF1_1_ROM_BASE_ADDR_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF1_1_CAP_PTR                                                                  0x3fff8088040d\n#define regBIF_CFG_DEV1_EPF1_1_CAP_PTR_BASE_IDX                                                         5\n#define regBIF_CFG_DEV1_EPF1_1_INTERRUPT_LINE                                                           0x3fff8088040f\n#define regBIF_CFG_DEV1_EPF1_1_INTERRUPT_LINE_BASE_IDX                                                  5\n#define regBIF_CFG_DEV1_EPF1_1_INTERRUPT_PIN                                                            0x3fff8088040f\n#define regBIF_CFG_DEV1_EPF1_1_INTERRUPT_PIN_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF1_1_MIN_GRANT                                                                0x3fff8088040f\n#define regBIF_CFG_DEV1_EPF1_1_MIN_GRANT_BASE_IDX                                                       5\n#define regBIF_CFG_DEV1_EPF1_1_MAX_LATENCY                                                              0x3fff8088040f\n#define regBIF_CFG_DEV1_EPF1_1_MAX_LATENCY_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_EPF1_1_VENDOR_CAP_LIST                                                          0x3fff80880412\n#define regBIF_CFG_DEV1_EPF1_1_VENDOR_CAP_LIST_BASE_IDX                                                 5\n#define regBIF_CFG_DEV1_EPF1_1_ADAPTER_ID_W                                                             0x3fff80880413\n#define regBIF_CFG_DEV1_EPF1_1_ADAPTER_ID_W_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_EPF1_1_PMI_CAP_LIST                                                             0x3fff80880414\n#define regBIF_CFG_DEV1_EPF1_1_PMI_CAP_LIST_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_EPF1_1_PMI_CAP                                                                  0x3fff80880414\n#define regBIF_CFG_DEV1_EPF1_1_PMI_CAP_BASE_IDX                                                         5\n#define regBIF_CFG_DEV1_EPF1_1_PMI_STATUS_CNTL                                                          0x3fff80880415\n#define regBIF_CFG_DEV1_EPF1_1_PMI_STATUS_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV1_EPF1_1_SBRN                                                                     0x3fff80880418\n#define regBIF_CFG_DEV1_EPF1_1_SBRN_BASE_IDX                                                            5\n#define regBIF_CFG_DEV1_EPF1_1_FLADJ                                                                    0x3fff80880418\n#define regBIF_CFG_DEV1_EPF1_1_FLADJ_BASE_IDX                                                           5\n#define regBIF_CFG_DEV1_EPF1_1_DBESL_DBESLD                                                             0x3fff80880418\n#define regBIF_CFG_DEV1_EPF1_1_DBESL_DBESLD_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_CAP_LIST                                                            0x3fff80880419\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_CAP                                                                 0x3fff80880419\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV1_EPF1_1_DEVICE_CAP                                                               0x3fff8088041a\n#define regBIF_CFG_DEV1_EPF1_1_DEVICE_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV1_EPF1_1_DEVICE_CNTL                                                              0x3fff8088041b\n#define regBIF_CFG_DEV1_EPF1_1_DEVICE_CNTL_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_EPF1_1_DEVICE_STATUS                                                            0x3fff8088041b\n#define regBIF_CFG_DEV1_EPF1_1_DEVICE_STATUS_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF1_1_LINK_CAP                                                                 0x3fff8088041c\n#define regBIF_CFG_DEV1_EPF1_1_LINK_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV1_EPF1_1_LINK_CNTL                                                                0x3fff8088041d\n#define regBIF_CFG_DEV1_EPF1_1_LINK_CNTL_BASE_IDX                                                       5\n#define regBIF_CFG_DEV1_EPF1_1_LINK_STATUS                                                              0x3fff8088041d\n#define regBIF_CFG_DEV1_EPF1_1_LINK_STATUS_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_EPF1_1_DEVICE_CAP2                                                              0x3fff80880422\n#define regBIF_CFG_DEV1_EPF1_1_DEVICE_CAP2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_EPF1_1_DEVICE_CNTL2                                                             0x3fff80880423\n#define regBIF_CFG_DEV1_EPF1_1_DEVICE_CNTL2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_EPF1_1_DEVICE_STATUS2                                                           0x3fff80880423\n#define regBIF_CFG_DEV1_EPF1_1_DEVICE_STATUS2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV1_EPF1_1_LINK_CAP2                                                                0x3fff80880424\n#define regBIF_CFG_DEV1_EPF1_1_LINK_CAP2_BASE_IDX                                                       5\n#define regBIF_CFG_DEV1_EPF1_1_LINK_CNTL2                                                               0x3fff80880425\n#define regBIF_CFG_DEV1_EPF1_1_LINK_CNTL2_BASE_IDX                                                      5\n#define regBIF_CFG_DEV1_EPF1_1_LINK_STATUS2                                                             0x3fff80880425\n#define regBIF_CFG_DEV1_EPF1_1_LINK_STATUS2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_EPF1_1_MSI_CAP_LIST                                                             0x3fff80880428\n#define regBIF_CFG_DEV1_EPF1_1_MSI_CAP_LIST_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_EPF1_1_MSI_MSG_CNTL                                                             0x3fff80880428\n#define regBIF_CFG_DEV1_EPF1_1_MSI_MSG_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_EPF1_1_MSI_MSG_ADDR_LO                                                          0x3fff80880429\n#define regBIF_CFG_DEV1_EPF1_1_MSI_MSG_ADDR_LO_BASE_IDX                                                 5\n#define regBIF_CFG_DEV1_EPF1_1_MSI_MSG_ADDR_HI                                                          0x3fff8088042a\n#define regBIF_CFG_DEV1_EPF1_1_MSI_MSG_ADDR_HI_BASE_IDX                                                 5\n#define regBIF_CFG_DEV1_EPF1_1_MSI_MSG_DATA                                                             0x3fff8088042a\n#define regBIF_CFG_DEV1_EPF1_1_MSI_MSG_DATA_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_EPF1_1_MSI_EXT_MSG_DATA                                                         0x3fff8088042a\n#define regBIF_CFG_DEV1_EPF1_1_MSI_EXT_MSG_DATA_BASE_IDX                                                5\n#define regBIF_CFG_DEV1_EPF1_1_MSI_MASK                                                                 0x3fff8088042b\n#define regBIF_CFG_DEV1_EPF1_1_MSI_MASK_BASE_IDX                                                        5\n#define regBIF_CFG_DEV1_EPF1_1_MSI_MSG_DATA_64                                                          0x3fff8088042b\n#define regBIF_CFG_DEV1_EPF1_1_MSI_MSG_DATA_64_BASE_IDX                                                 5\n#define regBIF_CFG_DEV1_EPF1_1_MSI_EXT_MSG_DATA_64                                                      0x3fff8088042b\n#define regBIF_CFG_DEV1_EPF1_1_MSI_EXT_MSG_DATA_64_BASE_IDX                                             5\n#define regBIF_CFG_DEV1_EPF1_1_MSI_MASK_64                                                              0x3fff8088042c\n#define regBIF_CFG_DEV1_EPF1_1_MSI_MASK_64_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_EPF1_1_MSI_PENDING                                                              0x3fff8088042c\n#define regBIF_CFG_DEV1_EPF1_1_MSI_PENDING_BASE_IDX                                                     5\n#define regBIF_CFG_DEV1_EPF1_1_MSI_PENDING_64                                                           0x3fff8088042d\n#define regBIF_CFG_DEV1_EPF1_1_MSI_PENDING_64_BASE_IDX                                                  5\n#define regBIF_CFG_DEV1_EPF1_1_MSIX_CAP_LIST                                                            0x3fff80880430\n#define regBIF_CFG_DEV1_EPF1_1_MSIX_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF1_1_MSIX_MSG_CNTL                                                            0x3fff80880430\n#define regBIF_CFG_DEV1_EPF1_1_MSIX_MSG_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF1_1_MSIX_TABLE                                                               0x3fff80880431\n#define regBIF_CFG_DEV1_EPF1_1_MSIX_TABLE_BASE_IDX                                                      5\n#define regBIF_CFG_DEV1_EPF1_1_MSIX_PBA                                                                 0x3fff80880432\n#define regBIF_CFG_DEV1_EPF1_1_MSIX_PBA_BASE_IDX                                                        5\n#define regBIF_CFG_DEV1_EPF1_1_SATA_CAP_0                                                               0x3fff80880434\n#define regBIF_CFG_DEV1_EPF1_1_SATA_CAP_0_BASE_IDX                                                      5\n#define regBIF_CFG_DEV1_EPF1_1_SATA_CAP_1                                                               0x3fff80880435\n#define regBIF_CFG_DEV1_EPF1_1_SATA_CAP_1_BASE_IDX                                                      5\n#define regBIF_CFG_DEV1_EPF1_1_SATA_IDP_INDEX                                                           0x3fff80880436\n#define regBIF_CFG_DEV1_EPF1_1_SATA_IDP_INDEX_BASE_IDX                                                  5\n#define regBIF_CFG_DEV1_EPF1_1_SATA_IDP_DATA                                                            0x3fff80880437\n#define regBIF_CFG_DEV1_EPF1_1_SATA_IDP_DATA_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                        0x3fff80880440\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                               5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_VENDOR_SPECIFIC_HDR                                                 0x3fff80880441\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                        5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_VENDOR_SPECIFIC1                                                    0x3fff80880442\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_VENDOR_SPECIFIC2                                                    0x3fff80880443\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                            0x3fff80880454\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_UNCORR_ERR_STATUS                                                   0x3fff80880455\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                          5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_UNCORR_ERR_MASK                                                     0x3fff80880456\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_UNCORR_ERR_MASK_BASE_IDX                                            5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_UNCORR_ERR_SEVERITY                                                 0x3fff80880457\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                        5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_CORR_ERR_STATUS                                                     0x3fff80880458\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_CORR_ERR_STATUS_BASE_IDX                                            5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_CORR_ERR_MASK                                                       0x3fff80880459\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_CORR_ERR_MASK_BASE_IDX                                              5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_ADV_ERR_CAP_CNTL                                                    0x3fff8088045a\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_HDR_LOG0                                                            0x3fff8088045b\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_HDR_LOG0_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_HDR_LOG1                                                            0x3fff8088045c\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_HDR_LOG1_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_HDR_LOG2                                                            0x3fff8088045d\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_HDR_LOG2_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_HDR_LOG3                                                            0x3fff8088045e\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_HDR_LOG3_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_TLP_PREFIX_LOG0                                                     0x3fff80880462\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                            5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_TLP_PREFIX_LOG1                                                     0x3fff80880463\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                            5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_TLP_PREFIX_LOG2                                                     0x3fff80880464\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                            5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_TLP_PREFIX_LOG3                                                     0x3fff80880465\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                            5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_BAR_ENH_CAP_LIST                                                    0x3fff80880480\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_BAR_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_BAR1_CAP                                                            0x3fff80880481\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_BAR1_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_BAR1_CNTL                                                           0x3fff80880482\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_BAR1_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_BAR2_CAP                                                            0x3fff80880483\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_BAR2_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_BAR2_CNTL                                                           0x3fff80880484\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_BAR2_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_BAR3_CAP                                                            0x3fff80880485\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_BAR3_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_BAR3_CNTL                                                           0x3fff80880486\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_BAR3_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_BAR4_CAP                                                            0x3fff80880487\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_BAR4_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_BAR4_CNTL                                                           0x3fff80880488\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_BAR4_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_BAR5_CAP                                                            0x3fff80880489\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_BAR5_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_BAR5_CNTL                                                           0x3fff8088048a\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_BAR5_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_BAR6_CAP                                                            0x3fff8088048b\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_BAR6_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_BAR6_CNTL                                                           0x3fff8088048c\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_BAR6_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_PWR_BUDGET_ENH_CAP_LIST                                             0x3fff80880490\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_PWR_BUDGET_ENH_CAP_LIST_BASE_IDX                                    5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_PWR_BUDGET_DATA_SELECT                                              0x3fff80880491\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_PWR_BUDGET_DATA_SELECT_BASE_IDX                                     5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_PWR_BUDGET_DATA                                                     0x3fff80880492\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_PWR_BUDGET_DATA_BASE_IDX                                            5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_PWR_BUDGET_CAP                                                      0x3fff80880493\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_PWR_BUDGET_CAP_BASE_IDX                                             5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_DPA_ENH_CAP_LIST                                                    0x3fff80880494\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_DPA_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_DPA_CAP                                                             0x3fff80880495\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_DPA_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_DPA_LATENCY_INDICATOR                                               0x3fff80880496\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_DPA_LATENCY_INDICATOR_BASE_IDX                                      5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_DPA_STATUS                                                          0x3fff80880497\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_DPA_STATUS_BASE_IDX                                                 5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_DPA_CNTL                                                            0x3fff80880497\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_DPA_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_0                                            0x3fff80880498\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_1                                            0x3fff80880498\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_1_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_2                                            0x3fff80880498\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_2_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_3                                            0x3fff80880498\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_3_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_4                                            0x3fff80880499\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_4_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_5                                            0x3fff80880499\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_5_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_6                                            0x3fff80880499\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_6_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_7                                            0x3fff80880499\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_7_BASE_IDX                                   5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_ACS_ENH_CAP_LIST                                                    0x3fff808804a8\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_ACS_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_ACS_CAP                                                             0x3fff808804a9\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_ACS_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_ACS_CNTL                                                            0x3fff808804a9\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_ACS_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_PASID_ENH_CAP_LIST                                                  0x3fff808804b4\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_PASID_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_PASID_CAP                                                           0x3fff808804b5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_PASID_CAP_BASE_IDX                                                  5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_PASID_CNTL                                                          0x3fff808804b5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_PASID_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_ARI_ENH_CAP_LIST                                                    0x3fff808804ca\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_ARI_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_ARI_CAP                                                             0x3fff808804cb\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_ARI_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_ARI_CNTL                                                            0x3fff808804cb\n#define regBIF_CFG_DEV1_EPF1_1_PCIE_ARI_CNTL_BASE_IDX                                                   5\n\n\n\n\n#define regBIF_CFG_DEV2_EPF0_1_VENDOR_ID                                                                0x3fff80900000\n#define regBIF_CFG_DEV2_EPF0_1_VENDOR_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV2_EPF0_1_DEVICE_ID                                                                0x3fff80900000\n#define regBIF_CFG_DEV2_EPF0_1_DEVICE_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV2_EPF0_1_COMMAND                                                                  0x3fff80900001\n#define regBIF_CFG_DEV2_EPF0_1_COMMAND_BASE_IDX                                                         5\n#define regBIF_CFG_DEV2_EPF0_1_STATUS                                                                   0x3fff80900001\n#define regBIF_CFG_DEV2_EPF0_1_STATUS_BASE_IDX                                                          5\n#define regBIF_CFG_DEV2_EPF0_1_REVISION_ID                                                              0x3fff80900002\n#define regBIF_CFG_DEV2_EPF0_1_REVISION_ID_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF0_1_PROG_INTERFACE                                                           0x3fff80900002\n#define regBIF_CFG_DEV2_EPF0_1_PROG_INTERFACE_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF0_1_SUB_CLASS                                                                0x3fff80900002\n#define regBIF_CFG_DEV2_EPF0_1_SUB_CLASS_BASE_IDX                                                       5\n#define regBIF_CFG_DEV2_EPF0_1_BASE_CLASS                                                               0x3fff80900002\n#define regBIF_CFG_DEV2_EPF0_1_BASE_CLASS_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_EPF0_1_CACHE_LINE                                                               0x3fff80900003\n#define regBIF_CFG_DEV2_EPF0_1_CACHE_LINE_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_EPF0_1_LATENCY                                                                  0x3fff80900003\n#define regBIF_CFG_DEV2_EPF0_1_LATENCY_BASE_IDX                                                         5\n#define regBIF_CFG_DEV2_EPF0_1_HEADER                                                                   0x3fff80900003\n#define regBIF_CFG_DEV2_EPF0_1_HEADER_BASE_IDX                                                          5\n#define regBIF_CFG_DEV2_EPF0_1_BIST                                                                     0x3fff80900003\n#define regBIF_CFG_DEV2_EPF0_1_BIST_BASE_IDX                                                            5\n#define regBIF_CFG_DEV2_EPF0_1_BASE_ADDR_1                                                              0x3fff80900004\n#define regBIF_CFG_DEV2_EPF0_1_BASE_ADDR_1_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF0_1_BASE_ADDR_2                                                              0x3fff80900005\n#define regBIF_CFG_DEV2_EPF0_1_BASE_ADDR_2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF0_1_BASE_ADDR_3                                                              0x3fff80900006\n#define regBIF_CFG_DEV2_EPF0_1_BASE_ADDR_3_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF0_1_BASE_ADDR_4                                                              0x3fff80900007\n#define regBIF_CFG_DEV2_EPF0_1_BASE_ADDR_4_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF0_1_BASE_ADDR_5                                                              0x3fff80900008\n#define regBIF_CFG_DEV2_EPF0_1_BASE_ADDR_5_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF0_1_BASE_ADDR_6                                                              0x3fff80900009\n#define regBIF_CFG_DEV2_EPF0_1_BASE_ADDR_6_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF0_1_CARDBUS_CIS_PTR                                                          0x3fff8090000a\n#define regBIF_CFG_DEV2_EPF0_1_CARDBUS_CIS_PTR_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_EPF0_1_ADAPTER_ID                                                               0x3fff8090000b\n#define regBIF_CFG_DEV2_EPF0_1_ADAPTER_ID_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_EPF0_1_ROM_BASE_ADDR                                                            0x3fff8090000c\n#define regBIF_CFG_DEV2_EPF0_1_ROM_BASE_ADDR_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF0_1_CAP_PTR                                                                  0x3fff8090000d\n#define regBIF_CFG_DEV2_EPF0_1_CAP_PTR_BASE_IDX                                                         5\n#define regBIF_CFG_DEV2_EPF0_1_INTERRUPT_LINE                                                           0x3fff8090000f\n#define regBIF_CFG_DEV2_EPF0_1_INTERRUPT_LINE_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF0_1_INTERRUPT_PIN                                                            0x3fff8090000f\n#define regBIF_CFG_DEV2_EPF0_1_INTERRUPT_PIN_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF0_1_MIN_GRANT                                                                0x3fff8090000f\n#define regBIF_CFG_DEV2_EPF0_1_MIN_GRANT_BASE_IDX                                                       5\n#define regBIF_CFG_DEV2_EPF0_1_MAX_LATENCY                                                              0x3fff8090000f\n#define regBIF_CFG_DEV2_EPF0_1_MAX_LATENCY_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF0_1_VENDOR_CAP_LIST                                                          0x3fff80900012\n#define regBIF_CFG_DEV2_EPF0_1_VENDOR_CAP_LIST_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_EPF0_1_ADAPTER_ID_W                                                             0x3fff80900013\n#define regBIF_CFG_DEV2_EPF0_1_ADAPTER_ID_W_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF0_1_PMI_CAP_LIST                                                             0x3fff80900014\n#define regBIF_CFG_DEV2_EPF0_1_PMI_CAP_LIST_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF0_1_PMI_CAP                                                                  0x3fff80900014\n#define regBIF_CFG_DEV2_EPF0_1_PMI_CAP_BASE_IDX                                                         5\n#define regBIF_CFG_DEV2_EPF0_1_PMI_STATUS_CNTL                                                          0x3fff80900015\n#define regBIF_CFG_DEV2_EPF0_1_PMI_STATUS_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_CAP_LIST                                                            0x3fff80900019\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_CAP                                                                 0x3fff80900019\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV2_EPF0_1_DEVICE_CAP                                                               0x3fff8090001a\n#define regBIF_CFG_DEV2_EPF0_1_DEVICE_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_EPF0_1_DEVICE_CNTL                                                              0x3fff8090001b\n#define regBIF_CFG_DEV2_EPF0_1_DEVICE_CNTL_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF0_1_DEVICE_STATUS                                                            0x3fff8090001b\n#define regBIF_CFG_DEV2_EPF0_1_DEVICE_STATUS_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF0_1_LINK_CAP                                                                 0x3fff8090001c\n#define regBIF_CFG_DEV2_EPF0_1_LINK_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV2_EPF0_1_LINK_CNTL                                                                0x3fff8090001d\n#define regBIF_CFG_DEV2_EPF0_1_LINK_CNTL_BASE_IDX                                                       5\n#define regBIF_CFG_DEV2_EPF0_1_LINK_STATUS                                                              0x3fff8090001d\n#define regBIF_CFG_DEV2_EPF0_1_LINK_STATUS_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF0_1_DEVICE_CAP2                                                              0x3fff80900022\n#define regBIF_CFG_DEV2_EPF0_1_DEVICE_CAP2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF0_1_DEVICE_CNTL2                                                             0x3fff80900023\n#define regBIF_CFG_DEV2_EPF0_1_DEVICE_CNTL2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF0_1_DEVICE_STATUS2                                                           0x3fff80900023\n#define regBIF_CFG_DEV2_EPF0_1_DEVICE_STATUS2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF0_1_LINK_CAP2                                                                0x3fff80900024\n#define regBIF_CFG_DEV2_EPF0_1_LINK_CAP2_BASE_IDX                                                       5\n#define regBIF_CFG_DEV2_EPF0_1_LINK_CNTL2                                                               0x3fff80900025\n#define regBIF_CFG_DEV2_EPF0_1_LINK_CNTL2_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_EPF0_1_LINK_STATUS2                                                             0x3fff80900025\n#define regBIF_CFG_DEV2_EPF0_1_LINK_STATUS2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF0_1_MSI_CAP_LIST                                                             0x3fff80900028\n#define regBIF_CFG_DEV2_EPF0_1_MSI_CAP_LIST_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF0_1_MSI_MSG_CNTL                                                             0x3fff80900028\n#define regBIF_CFG_DEV2_EPF0_1_MSI_MSG_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF0_1_MSI_MSG_ADDR_LO                                                          0x3fff80900029\n#define regBIF_CFG_DEV2_EPF0_1_MSI_MSG_ADDR_LO_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_EPF0_1_MSI_MSG_ADDR_HI                                                          0x3fff8090002a\n#define regBIF_CFG_DEV2_EPF0_1_MSI_MSG_ADDR_HI_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_EPF0_1_MSI_MSG_DATA                                                             0x3fff8090002a\n#define regBIF_CFG_DEV2_EPF0_1_MSI_MSG_DATA_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF0_1_MSI_EXT_MSG_DATA                                                         0x3fff8090002a\n#define regBIF_CFG_DEV2_EPF0_1_MSI_EXT_MSG_DATA_BASE_IDX                                                5\n#define regBIF_CFG_DEV2_EPF0_1_MSI_MASK                                                                 0x3fff8090002b\n#define regBIF_CFG_DEV2_EPF0_1_MSI_MASK_BASE_IDX                                                        5\n#define regBIF_CFG_DEV2_EPF0_1_MSI_MSG_DATA_64                                                          0x3fff8090002b\n#define regBIF_CFG_DEV2_EPF0_1_MSI_MSG_DATA_64_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_EPF0_1_MSI_EXT_MSG_DATA_64                                                      0x3fff8090002b\n#define regBIF_CFG_DEV2_EPF0_1_MSI_EXT_MSG_DATA_64_BASE_IDX                                             5\n#define regBIF_CFG_DEV2_EPF0_1_MSI_MASK_64                                                              0x3fff8090002c\n#define regBIF_CFG_DEV2_EPF0_1_MSI_MASK_64_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF0_1_MSI_PENDING                                                              0x3fff8090002c\n#define regBIF_CFG_DEV2_EPF0_1_MSI_PENDING_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF0_1_MSI_PENDING_64                                                           0x3fff8090002d\n#define regBIF_CFG_DEV2_EPF0_1_MSI_PENDING_64_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF0_1_MSIX_CAP_LIST                                                            0x3fff80900030\n#define regBIF_CFG_DEV2_EPF0_1_MSIX_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF0_1_MSIX_MSG_CNTL                                                            0x3fff80900030\n#define regBIF_CFG_DEV2_EPF0_1_MSIX_MSG_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF0_1_MSIX_TABLE                                                               0x3fff80900031\n#define regBIF_CFG_DEV2_EPF0_1_MSIX_TABLE_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_EPF0_1_MSIX_PBA                                                                 0x3fff80900032\n#define regBIF_CFG_DEV2_EPF0_1_MSIX_PBA_BASE_IDX                                                        5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                        0x3fff80900040\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                               5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR                                                 0x3fff80900041\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                        5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_VENDOR_SPECIFIC1                                                    0x3fff80900042\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_VENDOR_SPECIFIC2                                                    0x3fff80900043\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_VC_ENH_CAP_LIST                                                     0x3fff80900044\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_VC_ENH_CAP_LIST_BASE_IDX                                            5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_PORT_VC_CAP_REG1                                                    0x3fff80900045\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_PORT_VC_CAP_REG1_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_PORT_VC_CAP_REG2                                                    0x3fff80900046\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_PORT_VC_CAP_REG2_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_PORT_VC_CNTL                                                        0x3fff80900047\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_PORT_VC_CNTL_BASE_IDX                                               5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_PORT_VC_STATUS                                                      0x3fff80900047\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_PORT_VC_STATUS_BASE_IDX                                             5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_VC0_RESOURCE_CAP                                                    0x3fff80900048\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_VC0_RESOURCE_CAP_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_VC0_RESOURCE_CNTL                                                   0x3fff80900049\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_VC0_RESOURCE_CNTL_BASE_IDX                                          5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_VC0_RESOURCE_STATUS                                                 0x3fff8090004a\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_VC0_RESOURCE_STATUS_BASE_IDX                                        5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_VC1_RESOURCE_CAP                                                    0x3fff8090004b\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_VC1_RESOURCE_CAP_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_VC1_RESOURCE_CNTL                                                   0x3fff8090004c\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_VC1_RESOURCE_CNTL_BASE_IDX                                          5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_VC1_RESOURCE_STATUS                                                 0x3fff8090004d\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_VC1_RESOURCE_STATUS_BASE_IDX                                        5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                            0x3fff80900054\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_UNCORR_ERR_STATUS                                                   0x3fff80900055\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                          5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_UNCORR_ERR_MASK                                                     0x3fff80900056\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_UNCORR_ERR_MASK_BASE_IDX                                            5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_UNCORR_ERR_SEVERITY                                                 0x3fff80900057\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                        5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_CORR_ERR_STATUS                                                     0x3fff80900058\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_CORR_ERR_STATUS_BASE_IDX                                            5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_CORR_ERR_MASK                                                       0x3fff80900059\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_CORR_ERR_MASK_BASE_IDX                                              5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_ADV_ERR_CAP_CNTL                                                    0x3fff8090005a\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_HDR_LOG0                                                            0x3fff8090005b\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_HDR_LOG0_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_HDR_LOG1                                                            0x3fff8090005c\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_HDR_LOG1_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_HDR_LOG2                                                            0x3fff8090005d\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_HDR_LOG2_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_HDR_LOG3                                                            0x3fff8090005e\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_HDR_LOG3_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_TLP_PREFIX_LOG0                                                     0x3fff80900062\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                            5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_TLP_PREFIX_LOG1                                                     0x3fff80900063\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                            5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_TLP_PREFIX_LOG2                                                     0x3fff80900064\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                            5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_TLP_PREFIX_LOG3                                                     0x3fff80900065\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                            5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_BAR_ENH_CAP_LIST                                                    0x3fff80900080\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_BAR_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_BAR1_CAP                                                            0x3fff80900081\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_BAR1_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_BAR1_CNTL                                                           0x3fff80900082\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_BAR1_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_BAR2_CAP                                                            0x3fff80900083\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_BAR2_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_BAR2_CNTL                                                           0x3fff80900084\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_BAR2_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_BAR3_CAP                                                            0x3fff80900085\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_BAR3_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_BAR3_CNTL                                                           0x3fff80900086\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_BAR3_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_BAR4_CAP                                                            0x3fff80900087\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_BAR4_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_BAR4_CNTL                                                           0x3fff80900088\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_BAR4_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_BAR5_CAP                                                            0x3fff80900089\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_BAR5_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_BAR5_CNTL                                                           0x3fff8090008a\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_BAR5_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_BAR6_CAP                                                            0x3fff8090008b\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_BAR6_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_BAR6_CNTL                                                           0x3fff8090008c\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_BAR6_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_PWR_BUDGET_ENH_CAP_LIST                                             0x3fff80900090\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_PWR_BUDGET_ENH_CAP_LIST_BASE_IDX                                    5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_PWR_BUDGET_DATA_SELECT                                              0x3fff80900091\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_PWR_BUDGET_DATA_SELECT_BASE_IDX                                     5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_PWR_BUDGET_DATA                                                     0x3fff80900092\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_PWR_BUDGET_DATA_BASE_IDX                                            5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_PWR_BUDGET_CAP                                                      0x3fff80900093\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_PWR_BUDGET_CAP_BASE_IDX                                             5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_DPA_ENH_CAP_LIST                                                    0x3fff80900094\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_DPA_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_DPA_CAP                                                             0x3fff80900095\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_DPA_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_DPA_LATENCY_INDICATOR                                               0x3fff80900096\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_DPA_LATENCY_INDICATOR_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_DPA_STATUS                                                          0x3fff80900097\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_DPA_STATUS_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_DPA_CNTL                                                            0x3fff80900097\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_DPA_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_0                                            0x3fff80900098\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_1                                            0x3fff80900098\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_1_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_2                                            0x3fff80900098\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_2_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_3                                            0x3fff80900098\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_3_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_4                                            0x3fff80900099\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_4_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_5                                            0x3fff80900099\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_5_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_6                                            0x3fff80900099\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_6_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_7                                            0x3fff80900099\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_7_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_SECONDARY_ENH_CAP_LIST                                              0x3fff8090009c\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_SECONDARY_ENH_CAP_LIST_BASE_IDX                                     5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_LINK_CNTL3                                                          0x3fff8090009d\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_LINK_CNTL3_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_LANE_ERROR_STATUS                                                   0x3fff8090009e\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_LANE_ERROR_STATUS_BASE_IDX                                          5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_LANE_0_EQUALIZATION_CNTL                                            0x3fff8090009f\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_LANE_0_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_LANE_1_EQUALIZATION_CNTL                                            0x3fff8090009f\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_LANE_1_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_LANE_2_EQUALIZATION_CNTL                                            0x3fff809000a0\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_LANE_2_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_LANE_3_EQUALIZATION_CNTL                                            0x3fff809000a0\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_LANE_3_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_LANE_4_EQUALIZATION_CNTL                                            0x3fff809000a1\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_LANE_4_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_LANE_5_EQUALIZATION_CNTL                                            0x3fff809000a1\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_LANE_5_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_LANE_6_EQUALIZATION_CNTL                                            0x3fff809000a2\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_LANE_6_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_LANE_7_EQUALIZATION_CNTL                                            0x3fff809000a2\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_LANE_7_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_LANE_8_EQUALIZATION_CNTL                                            0x3fff809000a3\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_LANE_8_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_LANE_9_EQUALIZATION_CNTL                                            0x3fff809000a3\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_LANE_9_EQUALIZATION_CNTL_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_LANE_10_EQUALIZATION_CNTL                                           0x3fff809000a4\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_LANE_10_EQUALIZATION_CNTL_BASE_IDX                                  5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_LANE_11_EQUALIZATION_CNTL                                           0x3fff809000a4\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_LANE_11_EQUALIZATION_CNTL_BASE_IDX                                  5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_LANE_12_EQUALIZATION_CNTL                                           0x3fff809000a5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_LANE_12_EQUALIZATION_CNTL_BASE_IDX                                  5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_LANE_13_EQUALIZATION_CNTL                                           0x3fff809000a5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_LANE_13_EQUALIZATION_CNTL_BASE_IDX                                  5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_LANE_14_EQUALIZATION_CNTL                                           0x3fff809000a6\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_LANE_14_EQUALIZATION_CNTL_BASE_IDX                                  5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_LANE_15_EQUALIZATION_CNTL                                           0x3fff809000a6\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_LANE_15_EQUALIZATION_CNTL_BASE_IDX                                  5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_ACS_ENH_CAP_LIST                                                    0x3fff809000a8\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_ACS_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_ACS_CAP                                                             0x3fff809000a9\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_ACS_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_ACS_CNTL                                                            0x3fff809000a9\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_ACS_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_PASID_ENH_CAP_LIST                                                  0x3fff809000b4\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_PASID_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_PASID_CAP                                                           0x3fff809000b5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_PASID_CAP_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_PASID_CNTL                                                          0x3fff809000b5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_PASID_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_LTR_ENH_CAP_LIST                                                    0x3fff809000c8\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_LTR_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_LTR_CAP                                                             0x3fff809000c9\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_LTR_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_ARI_ENH_CAP_LIST                                                    0x3fff809000ca\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_ARI_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_ARI_CAP                                                             0x3fff809000cb\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_ARI_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_ARI_CNTL                                                            0x3fff809000cb\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_ARI_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_DLF_ENH_CAP_LIST                                                    0x3fff80900100\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_DLF_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF0_1_DATA_LINK_FEATURE_CAP                                                    0x3fff80900101\n#define regBIF_CFG_DEV2_EPF0_1_DATA_LINK_FEATURE_CAP_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF0_1_DATA_LINK_FEATURE_STATUS                                                 0x3fff80900102\n#define regBIF_CFG_DEV2_EPF0_1_DATA_LINK_FEATURE_STATUS_BASE_IDX                                        5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_PHY_16GT_ENH_CAP_LIST                                               0x3fff80900104\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_PHY_16GT_ENH_CAP_LIST_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_EPF0_1_LINK_CAP_16GT                                                            0x3fff80900105\n#define regBIF_CFG_DEV2_EPF0_1_LINK_CAP_16GT_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF0_1_LINK_CNTL_16GT                                                           0x3fff80900106\n#define regBIF_CFG_DEV2_EPF0_1_LINK_CNTL_16GT_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF0_1_LINK_STATUS_16GT                                                         0x3fff80900107\n#define regBIF_CFG_DEV2_EPF0_1_LINK_STATUS_16GT_BASE_IDX                                                5\n#define regBIF_CFG_DEV2_EPF0_1_LOCAL_PARITY_MISMATCH_STATUS_16GT                                        0x3fff80900108\n#define regBIF_CFG_DEV2_EPF0_1_LOCAL_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                               5\n#define regBIF_CFG_DEV2_EPF0_1_RTM1_PARITY_MISMATCH_STATUS_16GT                                         0x3fff80900109\n#define regBIF_CFG_DEV2_EPF0_1_RTM1_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                5\n#define regBIF_CFG_DEV2_EPF0_1_RTM2_PARITY_MISMATCH_STATUS_16GT                                         0x3fff8090010a\n#define regBIF_CFG_DEV2_EPF0_1_RTM2_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                5\n#define regBIF_CFG_DEV2_EPF0_1_LANE_0_EQUALIZATION_CNTL_16GT                                            0x3fff8090010c\n#define regBIF_CFG_DEV2_EPF0_1_LANE_0_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_1_LANE_1_EQUALIZATION_CNTL_16GT                                            0x3fff8090010c\n#define regBIF_CFG_DEV2_EPF0_1_LANE_1_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_1_LANE_2_EQUALIZATION_CNTL_16GT                                            0x3fff8090010c\n#define regBIF_CFG_DEV2_EPF0_1_LANE_2_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_1_LANE_3_EQUALIZATION_CNTL_16GT                                            0x3fff8090010c\n#define regBIF_CFG_DEV2_EPF0_1_LANE_3_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_1_LANE_4_EQUALIZATION_CNTL_16GT                                            0x3fff8090010d\n#define regBIF_CFG_DEV2_EPF0_1_LANE_4_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_1_LANE_5_EQUALIZATION_CNTL_16GT                                            0x3fff8090010d\n#define regBIF_CFG_DEV2_EPF0_1_LANE_5_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_1_LANE_6_EQUALIZATION_CNTL_16GT                                            0x3fff8090010d\n#define regBIF_CFG_DEV2_EPF0_1_LANE_6_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_1_LANE_7_EQUALIZATION_CNTL_16GT                                            0x3fff8090010d\n#define regBIF_CFG_DEV2_EPF0_1_LANE_7_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_1_LANE_8_EQUALIZATION_CNTL_16GT                                            0x3fff8090010e\n#define regBIF_CFG_DEV2_EPF0_1_LANE_8_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_1_LANE_9_EQUALIZATION_CNTL_16GT                                            0x3fff8090010e\n#define regBIF_CFG_DEV2_EPF0_1_LANE_9_EQUALIZATION_CNTL_16GT_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_1_LANE_10_EQUALIZATION_CNTL_16GT                                           0x3fff8090010e\n#define regBIF_CFG_DEV2_EPF0_1_LANE_10_EQUALIZATION_CNTL_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV2_EPF0_1_LANE_11_EQUALIZATION_CNTL_16GT                                           0x3fff8090010e\n#define regBIF_CFG_DEV2_EPF0_1_LANE_11_EQUALIZATION_CNTL_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV2_EPF0_1_LANE_12_EQUALIZATION_CNTL_16GT                                           0x3fff8090010f\n#define regBIF_CFG_DEV2_EPF0_1_LANE_12_EQUALIZATION_CNTL_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV2_EPF0_1_LANE_13_EQUALIZATION_CNTL_16GT                                           0x3fff8090010f\n#define regBIF_CFG_DEV2_EPF0_1_LANE_13_EQUALIZATION_CNTL_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV2_EPF0_1_LANE_14_EQUALIZATION_CNTL_16GT                                           0x3fff8090010f\n#define regBIF_CFG_DEV2_EPF0_1_LANE_14_EQUALIZATION_CNTL_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV2_EPF0_1_LANE_15_EQUALIZATION_CNTL_16GT                                           0x3fff8090010f\n#define regBIF_CFG_DEV2_EPF0_1_LANE_15_EQUALIZATION_CNTL_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_MARGINING_ENH_CAP_LIST                                              0x3fff80900114\n#define regBIF_CFG_DEV2_EPF0_1_PCIE_MARGINING_ENH_CAP_LIST_BASE_IDX                                     5\n#define regBIF_CFG_DEV2_EPF0_1_MARGINING_PORT_CAP                                                       0x3fff80900115\n#define regBIF_CFG_DEV2_EPF0_1_MARGINING_PORT_CAP_BASE_IDX                                              5\n#define regBIF_CFG_DEV2_EPF0_1_MARGINING_PORT_STATUS                                                    0x3fff80900115\n#define regBIF_CFG_DEV2_EPF0_1_MARGINING_PORT_STATUS_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF0_1_LANE_0_MARGINING_LANE_CNTL                                               0x3fff80900116\n#define regBIF_CFG_DEV2_EPF0_1_LANE_0_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_EPF0_1_LANE_0_MARGINING_LANE_STATUS                                             0x3fff80900116\n#define regBIF_CFG_DEV2_EPF0_1_LANE_0_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV2_EPF0_1_LANE_1_MARGINING_LANE_CNTL                                               0x3fff80900117\n#define regBIF_CFG_DEV2_EPF0_1_LANE_1_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_EPF0_1_LANE_1_MARGINING_LANE_STATUS                                             0x3fff80900117\n#define regBIF_CFG_DEV2_EPF0_1_LANE_1_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV2_EPF0_1_LANE_2_MARGINING_LANE_CNTL                                               0x3fff80900118\n#define regBIF_CFG_DEV2_EPF0_1_LANE_2_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_EPF0_1_LANE_2_MARGINING_LANE_STATUS                                             0x3fff80900118\n#define regBIF_CFG_DEV2_EPF0_1_LANE_2_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV2_EPF0_1_LANE_3_MARGINING_LANE_CNTL                                               0x3fff80900119\n#define regBIF_CFG_DEV2_EPF0_1_LANE_3_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_EPF0_1_LANE_3_MARGINING_LANE_STATUS                                             0x3fff80900119\n#define regBIF_CFG_DEV2_EPF0_1_LANE_3_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV2_EPF0_1_LANE_4_MARGINING_LANE_CNTL                                               0x3fff8090011a\n#define regBIF_CFG_DEV2_EPF0_1_LANE_4_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_EPF0_1_LANE_4_MARGINING_LANE_STATUS                                             0x3fff8090011a\n#define regBIF_CFG_DEV2_EPF0_1_LANE_4_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV2_EPF0_1_LANE_5_MARGINING_LANE_CNTL                                               0x3fff8090011b\n#define regBIF_CFG_DEV2_EPF0_1_LANE_5_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_EPF0_1_LANE_5_MARGINING_LANE_STATUS                                             0x3fff8090011b\n#define regBIF_CFG_DEV2_EPF0_1_LANE_5_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV2_EPF0_1_LANE_6_MARGINING_LANE_CNTL                                               0x3fff8090011c\n#define regBIF_CFG_DEV2_EPF0_1_LANE_6_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_EPF0_1_LANE_6_MARGINING_LANE_STATUS                                             0x3fff8090011c\n#define regBIF_CFG_DEV2_EPF0_1_LANE_6_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV2_EPF0_1_LANE_7_MARGINING_LANE_CNTL                                               0x3fff8090011d\n#define regBIF_CFG_DEV2_EPF0_1_LANE_7_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_EPF0_1_LANE_7_MARGINING_LANE_STATUS                                             0x3fff8090011d\n#define regBIF_CFG_DEV2_EPF0_1_LANE_7_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV2_EPF0_1_LANE_8_MARGINING_LANE_CNTL                                               0x3fff8090011e\n#define regBIF_CFG_DEV2_EPF0_1_LANE_8_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_EPF0_1_LANE_8_MARGINING_LANE_STATUS                                             0x3fff8090011e\n#define regBIF_CFG_DEV2_EPF0_1_LANE_8_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV2_EPF0_1_LANE_9_MARGINING_LANE_CNTL                                               0x3fff8090011f\n#define regBIF_CFG_DEV2_EPF0_1_LANE_9_MARGINING_LANE_CNTL_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_EPF0_1_LANE_9_MARGINING_LANE_STATUS                                             0x3fff8090011f\n#define regBIF_CFG_DEV2_EPF0_1_LANE_9_MARGINING_LANE_STATUS_BASE_IDX                                    5\n#define regBIF_CFG_DEV2_EPF0_1_LANE_10_MARGINING_LANE_CNTL                                              0x3fff80900120\n#define regBIF_CFG_DEV2_EPF0_1_LANE_10_MARGINING_LANE_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV2_EPF0_1_LANE_10_MARGINING_LANE_STATUS                                            0x3fff80900120\n#define regBIF_CFG_DEV2_EPF0_1_LANE_10_MARGINING_LANE_STATUS_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_1_LANE_11_MARGINING_LANE_CNTL                                              0x3fff80900121\n#define regBIF_CFG_DEV2_EPF0_1_LANE_11_MARGINING_LANE_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV2_EPF0_1_LANE_11_MARGINING_LANE_STATUS                                            0x3fff80900121\n#define regBIF_CFG_DEV2_EPF0_1_LANE_11_MARGINING_LANE_STATUS_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_1_LANE_12_MARGINING_LANE_CNTL                                              0x3fff80900122\n#define regBIF_CFG_DEV2_EPF0_1_LANE_12_MARGINING_LANE_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV2_EPF0_1_LANE_12_MARGINING_LANE_STATUS                                            0x3fff80900122\n#define regBIF_CFG_DEV2_EPF0_1_LANE_12_MARGINING_LANE_STATUS_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_1_LANE_13_MARGINING_LANE_CNTL                                              0x3fff80900123\n#define regBIF_CFG_DEV2_EPF0_1_LANE_13_MARGINING_LANE_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV2_EPF0_1_LANE_13_MARGINING_LANE_STATUS                                            0x3fff80900123\n#define regBIF_CFG_DEV2_EPF0_1_LANE_13_MARGINING_LANE_STATUS_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_1_LANE_14_MARGINING_LANE_CNTL                                              0x3fff80900124\n#define regBIF_CFG_DEV2_EPF0_1_LANE_14_MARGINING_LANE_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV2_EPF0_1_LANE_14_MARGINING_LANE_STATUS                                            0x3fff80900124\n#define regBIF_CFG_DEV2_EPF0_1_LANE_14_MARGINING_LANE_STATUS_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF0_1_LANE_15_MARGINING_LANE_CNTL                                              0x3fff80900125\n#define regBIF_CFG_DEV2_EPF0_1_LANE_15_MARGINING_LANE_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV2_EPF0_1_LANE_15_MARGINING_LANE_STATUS                                            0x3fff80900125\n#define regBIF_CFG_DEV2_EPF0_1_LANE_15_MARGINING_LANE_STATUS_BASE_IDX                                   5\n\n\n\n\n#define regBIF_CFG_DEV2_EPF1_1_VENDOR_ID                                                                0x3fff80900400\n#define regBIF_CFG_DEV2_EPF1_1_VENDOR_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV2_EPF1_1_DEVICE_ID                                                                0x3fff80900400\n#define regBIF_CFG_DEV2_EPF1_1_DEVICE_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV2_EPF1_1_COMMAND                                                                  0x3fff80900401\n#define regBIF_CFG_DEV2_EPF1_1_COMMAND_BASE_IDX                                                         5\n#define regBIF_CFG_DEV2_EPF1_1_STATUS                                                                   0x3fff80900401\n#define regBIF_CFG_DEV2_EPF1_1_STATUS_BASE_IDX                                                          5\n#define regBIF_CFG_DEV2_EPF1_1_REVISION_ID                                                              0x3fff80900402\n#define regBIF_CFG_DEV2_EPF1_1_REVISION_ID_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF1_1_PROG_INTERFACE                                                           0x3fff80900402\n#define regBIF_CFG_DEV2_EPF1_1_PROG_INTERFACE_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF1_1_SUB_CLASS                                                                0x3fff80900402\n#define regBIF_CFG_DEV2_EPF1_1_SUB_CLASS_BASE_IDX                                                       5\n#define regBIF_CFG_DEV2_EPF1_1_BASE_CLASS                                                               0x3fff80900402\n#define regBIF_CFG_DEV2_EPF1_1_BASE_CLASS_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_EPF1_1_CACHE_LINE                                                               0x3fff80900403\n#define regBIF_CFG_DEV2_EPF1_1_CACHE_LINE_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_EPF1_1_LATENCY                                                                  0x3fff80900403\n#define regBIF_CFG_DEV2_EPF1_1_LATENCY_BASE_IDX                                                         5\n#define regBIF_CFG_DEV2_EPF1_1_HEADER                                                                   0x3fff80900403\n#define regBIF_CFG_DEV2_EPF1_1_HEADER_BASE_IDX                                                          5\n#define regBIF_CFG_DEV2_EPF1_1_BIST                                                                     0x3fff80900403\n#define regBIF_CFG_DEV2_EPF1_1_BIST_BASE_IDX                                                            5\n#define regBIF_CFG_DEV2_EPF1_1_BASE_ADDR_1                                                              0x3fff80900404\n#define regBIF_CFG_DEV2_EPF1_1_BASE_ADDR_1_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF1_1_BASE_ADDR_2                                                              0x3fff80900405\n#define regBIF_CFG_DEV2_EPF1_1_BASE_ADDR_2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF1_1_BASE_ADDR_3                                                              0x3fff80900406\n#define regBIF_CFG_DEV2_EPF1_1_BASE_ADDR_3_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF1_1_BASE_ADDR_4                                                              0x3fff80900407\n#define regBIF_CFG_DEV2_EPF1_1_BASE_ADDR_4_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF1_1_BASE_ADDR_5                                                              0x3fff80900408\n#define regBIF_CFG_DEV2_EPF1_1_BASE_ADDR_5_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF1_1_BASE_ADDR_6                                                              0x3fff80900409\n#define regBIF_CFG_DEV2_EPF1_1_BASE_ADDR_6_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF1_1_CARDBUS_CIS_PTR                                                          0x3fff8090040a\n#define regBIF_CFG_DEV2_EPF1_1_CARDBUS_CIS_PTR_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_EPF1_1_ADAPTER_ID                                                               0x3fff8090040b\n#define regBIF_CFG_DEV2_EPF1_1_ADAPTER_ID_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_EPF1_1_ROM_BASE_ADDR                                                            0x3fff8090040c\n#define regBIF_CFG_DEV2_EPF1_1_ROM_BASE_ADDR_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF1_1_CAP_PTR                                                                  0x3fff8090040d\n#define regBIF_CFG_DEV2_EPF1_1_CAP_PTR_BASE_IDX                                                         5\n#define regBIF_CFG_DEV2_EPF1_1_INTERRUPT_LINE                                                           0x3fff8090040f\n#define regBIF_CFG_DEV2_EPF1_1_INTERRUPT_LINE_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF1_1_INTERRUPT_PIN                                                            0x3fff8090040f\n#define regBIF_CFG_DEV2_EPF1_1_INTERRUPT_PIN_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF1_1_MIN_GRANT                                                                0x3fff8090040f\n#define regBIF_CFG_DEV2_EPF1_1_MIN_GRANT_BASE_IDX                                                       5\n#define regBIF_CFG_DEV2_EPF1_1_MAX_LATENCY                                                              0x3fff8090040f\n#define regBIF_CFG_DEV2_EPF1_1_MAX_LATENCY_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF1_1_VENDOR_CAP_LIST                                                          0x3fff80900412\n#define regBIF_CFG_DEV2_EPF1_1_VENDOR_CAP_LIST_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_EPF1_1_ADAPTER_ID_W                                                             0x3fff80900413\n#define regBIF_CFG_DEV2_EPF1_1_ADAPTER_ID_W_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF1_1_PMI_CAP_LIST                                                             0x3fff80900414\n#define regBIF_CFG_DEV2_EPF1_1_PMI_CAP_LIST_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF1_1_PMI_CAP                                                                  0x3fff80900414\n#define regBIF_CFG_DEV2_EPF1_1_PMI_CAP_BASE_IDX                                                         5\n#define regBIF_CFG_DEV2_EPF1_1_PMI_STATUS_CNTL                                                          0x3fff80900415\n#define regBIF_CFG_DEV2_EPF1_1_PMI_STATUS_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_EPF1_1_SBRN                                                                     0x3fff80900418\n#define regBIF_CFG_DEV2_EPF1_1_SBRN_BASE_IDX                                                            5\n#define regBIF_CFG_DEV2_EPF1_1_FLADJ                                                                    0x3fff80900418\n#define regBIF_CFG_DEV2_EPF1_1_FLADJ_BASE_IDX                                                           5\n#define regBIF_CFG_DEV2_EPF1_1_DBESL_DBESLD                                                             0x3fff80900418\n#define regBIF_CFG_DEV2_EPF1_1_DBESL_DBESLD_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_CAP_LIST                                                            0x3fff80900419\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_CAP                                                                 0x3fff80900419\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV2_EPF1_1_DEVICE_CAP                                                               0x3fff8090041a\n#define regBIF_CFG_DEV2_EPF1_1_DEVICE_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_EPF1_1_DEVICE_CNTL                                                              0x3fff8090041b\n#define regBIF_CFG_DEV2_EPF1_1_DEVICE_CNTL_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF1_1_DEVICE_STATUS                                                            0x3fff8090041b\n#define regBIF_CFG_DEV2_EPF1_1_DEVICE_STATUS_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF1_1_LINK_CAP                                                                 0x3fff8090041c\n#define regBIF_CFG_DEV2_EPF1_1_LINK_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV2_EPF1_1_LINK_CNTL                                                                0x3fff8090041d\n#define regBIF_CFG_DEV2_EPF1_1_LINK_CNTL_BASE_IDX                                                       5\n#define regBIF_CFG_DEV2_EPF1_1_LINK_STATUS                                                              0x3fff8090041d\n#define regBIF_CFG_DEV2_EPF1_1_LINK_STATUS_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF1_1_DEVICE_CAP2                                                              0x3fff80900422\n#define regBIF_CFG_DEV2_EPF1_1_DEVICE_CAP2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF1_1_DEVICE_CNTL2                                                             0x3fff80900423\n#define regBIF_CFG_DEV2_EPF1_1_DEVICE_CNTL2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF1_1_DEVICE_STATUS2                                                           0x3fff80900423\n#define regBIF_CFG_DEV2_EPF1_1_DEVICE_STATUS2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF1_1_LINK_CAP2                                                                0x3fff80900424\n#define regBIF_CFG_DEV2_EPF1_1_LINK_CAP2_BASE_IDX                                                       5\n#define regBIF_CFG_DEV2_EPF1_1_LINK_CNTL2                                                               0x3fff80900425\n#define regBIF_CFG_DEV2_EPF1_1_LINK_CNTL2_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_EPF1_1_LINK_STATUS2                                                             0x3fff80900425\n#define regBIF_CFG_DEV2_EPF1_1_LINK_STATUS2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF1_1_MSI_CAP_LIST                                                             0x3fff80900428\n#define regBIF_CFG_DEV2_EPF1_1_MSI_CAP_LIST_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF1_1_MSI_MSG_CNTL                                                             0x3fff80900428\n#define regBIF_CFG_DEV2_EPF1_1_MSI_MSG_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF1_1_MSI_MSG_ADDR_LO                                                          0x3fff80900429\n#define regBIF_CFG_DEV2_EPF1_1_MSI_MSG_ADDR_LO_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_EPF1_1_MSI_MSG_ADDR_HI                                                          0x3fff8090042a\n#define regBIF_CFG_DEV2_EPF1_1_MSI_MSG_ADDR_HI_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_EPF1_1_MSI_MSG_DATA                                                             0x3fff8090042a\n#define regBIF_CFG_DEV2_EPF1_1_MSI_MSG_DATA_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF1_1_MSI_EXT_MSG_DATA                                                         0x3fff8090042a\n#define regBIF_CFG_DEV2_EPF1_1_MSI_EXT_MSG_DATA_BASE_IDX                                                5\n#define regBIF_CFG_DEV2_EPF1_1_MSI_MASK                                                                 0x3fff8090042b\n#define regBIF_CFG_DEV2_EPF1_1_MSI_MASK_BASE_IDX                                                        5\n#define regBIF_CFG_DEV2_EPF1_1_MSI_MSG_DATA_64                                                          0x3fff8090042b\n#define regBIF_CFG_DEV2_EPF1_1_MSI_MSG_DATA_64_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_EPF1_1_MSI_EXT_MSG_DATA_64                                                      0x3fff8090042b\n#define regBIF_CFG_DEV2_EPF1_1_MSI_EXT_MSG_DATA_64_BASE_IDX                                             5\n#define regBIF_CFG_DEV2_EPF1_1_MSI_MASK_64                                                              0x3fff8090042c\n#define regBIF_CFG_DEV2_EPF1_1_MSI_MASK_64_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF1_1_MSI_PENDING                                                              0x3fff8090042c\n#define regBIF_CFG_DEV2_EPF1_1_MSI_PENDING_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF1_1_MSI_PENDING_64                                                           0x3fff8090042d\n#define regBIF_CFG_DEV2_EPF1_1_MSI_PENDING_64_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF1_1_MSIX_CAP_LIST                                                            0x3fff80900430\n#define regBIF_CFG_DEV2_EPF1_1_MSIX_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF1_1_MSIX_MSG_CNTL                                                            0x3fff80900430\n#define regBIF_CFG_DEV2_EPF1_1_MSIX_MSG_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF1_1_MSIX_TABLE                                                               0x3fff80900431\n#define regBIF_CFG_DEV2_EPF1_1_MSIX_TABLE_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_EPF1_1_MSIX_PBA                                                                 0x3fff80900432\n#define regBIF_CFG_DEV2_EPF1_1_MSIX_PBA_BASE_IDX                                                        5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                        0x3fff80900440\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                               5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_VENDOR_SPECIFIC_HDR                                                 0x3fff80900441\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                        5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_VENDOR_SPECIFIC1                                                    0x3fff80900442\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_VENDOR_SPECIFIC2                                                    0x3fff80900443\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                            0x3fff80900454\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_UNCORR_ERR_STATUS                                                   0x3fff80900455\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                          5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_UNCORR_ERR_MASK                                                     0x3fff80900456\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_UNCORR_ERR_MASK_BASE_IDX                                            5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_UNCORR_ERR_SEVERITY                                                 0x3fff80900457\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                        5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_CORR_ERR_STATUS                                                     0x3fff80900458\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_CORR_ERR_STATUS_BASE_IDX                                            5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_CORR_ERR_MASK                                                       0x3fff80900459\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_CORR_ERR_MASK_BASE_IDX                                              5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_ADV_ERR_CAP_CNTL                                                    0x3fff8090045a\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_HDR_LOG0                                                            0x3fff8090045b\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_HDR_LOG0_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_HDR_LOG1                                                            0x3fff8090045c\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_HDR_LOG1_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_HDR_LOG2                                                            0x3fff8090045d\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_HDR_LOG2_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_HDR_LOG3                                                            0x3fff8090045e\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_HDR_LOG3_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_TLP_PREFIX_LOG0                                                     0x3fff80900462\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                            5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_TLP_PREFIX_LOG1                                                     0x3fff80900463\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                            5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_TLP_PREFIX_LOG2                                                     0x3fff80900464\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                            5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_TLP_PREFIX_LOG3                                                     0x3fff80900465\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                            5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_BAR_ENH_CAP_LIST                                                    0x3fff80900480\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_BAR_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_BAR1_CAP                                                            0x3fff80900481\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_BAR1_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_BAR1_CNTL                                                           0x3fff80900482\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_BAR1_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_BAR2_CAP                                                            0x3fff80900483\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_BAR2_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_BAR2_CNTL                                                           0x3fff80900484\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_BAR2_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_BAR3_CAP                                                            0x3fff80900485\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_BAR3_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_BAR3_CNTL                                                           0x3fff80900486\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_BAR3_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_BAR4_CAP                                                            0x3fff80900487\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_BAR4_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_BAR4_CNTL                                                           0x3fff80900488\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_BAR4_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_BAR5_CAP                                                            0x3fff80900489\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_BAR5_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_BAR5_CNTL                                                           0x3fff8090048a\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_BAR5_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_BAR6_CAP                                                            0x3fff8090048b\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_BAR6_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_BAR6_CNTL                                                           0x3fff8090048c\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_BAR6_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_PWR_BUDGET_ENH_CAP_LIST                                             0x3fff80900490\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_PWR_BUDGET_ENH_CAP_LIST_BASE_IDX                                    5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_PWR_BUDGET_DATA_SELECT                                              0x3fff80900491\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_PWR_BUDGET_DATA_SELECT_BASE_IDX                                     5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_PWR_BUDGET_DATA                                                     0x3fff80900492\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_PWR_BUDGET_DATA_BASE_IDX                                            5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_PWR_BUDGET_CAP                                                      0x3fff80900493\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_PWR_BUDGET_CAP_BASE_IDX                                             5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_DPA_ENH_CAP_LIST                                                    0x3fff80900494\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_DPA_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_DPA_CAP                                                             0x3fff80900495\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_DPA_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_DPA_LATENCY_INDICATOR                                               0x3fff80900496\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_DPA_LATENCY_INDICATOR_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_DPA_STATUS                                                          0x3fff80900497\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_DPA_STATUS_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_DPA_CNTL                                                            0x3fff80900497\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_DPA_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_0                                            0x3fff80900498\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_1                                            0x3fff80900498\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_1_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_2                                            0x3fff80900498\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_2_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_3                                            0x3fff80900498\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_3_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_4                                            0x3fff80900499\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_4_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_5                                            0x3fff80900499\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_5_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_6                                            0x3fff80900499\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_6_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_7                                            0x3fff80900499\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_7_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_ACS_ENH_CAP_LIST                                                    0x3fff809004a8\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_ACS_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_ACS_CAP                                                             0x3fff809004a9\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_ACS_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_ACS_CNTL                                                            0x3fff809004a9\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_ACS_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_PASID_ENH_CAP_LIST                                                  0x3fff809004b4\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_PASID_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_PASID_CAP                                                           0x3fff809004b5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_PASID_CAP_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_PASID_CNTL                                                          0x3fff809004b5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_PASID_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_ARI_ENH_CAP_LIST                                                    0x3fff809004ca\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_ARI_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_ARI_CAP                                                             0x3fff809004cb\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_ARI_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_ARI_CNTL                                                            0x3fff809004cb\n#define regBIF_CFG_DEV2_EPF1_1_PCIE_ARI_CNTL_BASE_IDX                                                   5\n\n\n\n\n#define regBIF_CFG_DEV2_EPF2_1_VENDOR_ID                                                                0x3fff80900800\n#define regBIF_CFG_DEV2_EPF2_1_VENDOR_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV2_EPF2_1_DEVICE_ID                                                                0x3fff80900800\n#define regBIF_CFG_DEV2_EPF2_1_DEVICE_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV2_EPF2_1_COMMAND                                                                  0x3fff80900801\n#define regBIF_CFG_DEV2_EPF2_1_COMMAND_BASE_IDX                                                         5\n#define regBIF_CFG_DEV2_EPF2_1_STATUS                                                                   0x3fff80900801\n#define regBIF_CFG_DEV2_EPF2_1_STATUS_BASE_IDX                                                          5\n#define regBIF_CFG_DEV2_EPF2_1_REVISION_ID                                                              0x3fff80900802\n#define regBIF_CFG_DEV2_EPF2_1_REVISION_ID_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF2_1_PROG_INTERFACE                                                           0x3fff80900802\n#define regBIF_CFG_DEV2_EPF2_1_PROG_INTERFACE_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF2_1_SUB_CLASS                                                                0x3fff80900802\n#define regBIF_CFG_DEV2_EPF2_1_SUB_CLASS_BASE_IDX                                                       5\n#define regBIF_CFG_DEV2_EPF2_1_BASE_CLASS                                                               0x3fff80900802\n#define regBIF_CFG_DEV2_EPF2_1_BASE_CLASS_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_EPF2_1_CACHE_LINE                                                               0x3fff80900803\n#define regBIF_CFG_DEV2_EPF2_1_CACHE_LINE_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_EPF2_1_LATENCY                                                                  0x3fff80900803\n#define regBIF_CFG_DEV2_EPF2_1_LATENCY_BASE_IDX                                                         5\n#define regBIF_CFG_DEV2_EPF2_1_HEADER                                                                   0x3fff80900803\n#define regBIF_CFG_DEV2_EPF2_1_HEADER_BASE_IDX                                                          5\n#define regBIF_CFG_DEV2_EPF2_1_BIST                                                                     0x3fff80900803\n#define regBIF_CFG_DEV2_EPF2_1_BIST_BASE_IDX                                                            5\n#define regBIF_CFG_DEV2_EPF2_1_BASE_ADDR_1                                                              0x3fff80900804\n#define regBIF_CFG_DEV2_EPF2_1_BASE_ADDR_1_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF2_1_BASE_ADDR_2                                                              0x3fff80900805\n#define regBIF_CFG_DEV2_EPF2_1_BASE_ADDR_2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF2_1_BASE_ADDR_3                                                              0x3fff80900806\n#define regBIF_CFG_DEV2_EPF2_1_BASE_ADDR_3_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF2_1_BASE_ADDR_4                                                              0x3fff80900807\n#define regBIF_CFG_DEV2_EPF2_1_BASE_ADDR_4_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF2_1_BASE_ADDR_5                                                              0x3fff80900808\n#define regBIF_CFG_DEV2_EPF2_1_BASE_ADDR_5_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF2_1_BASE_ADDR_6                                                              0x3fff80900809\n#define regBIF_CFG_DEV2_EPF2_1_BASE_ADDR_6_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF2_1_CARDBUS_CIS_PTR                                                          0x3fff8090080a\n#define regBIF_CFG_DEV2_EPF2_1_CARDBUS_CIS_PTR_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_EPF2_1_ADAPTER_ID                                                               0x3fff8090080b\n#define regBIF_CFG_DEV2_EPF2_1_ADAPTER_ID_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_EPF2_1_ROM_BASE_ADDR                                                            0x3fff8090080c\n#define regBIF_CFG_DEV2_EPF2_1_ROM_BASE_ADDR_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF2_1_CAP_PTR                                                                  0x3fff8090080d\n#define regBIF_CFG_DEV2_EPF2_1_CAP_PTR_BASE_IDX                                                         5\n#define regBIF_CFG_DEV2_EPF2_1_INTERRUPT_LINE                                                           0x3fff8090080f\n#define regBIF_CFG_DEV2_EPF2_1_INTERRUPT_LINE_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF2_1_INTERRUPT_PIN                                                            0x3fff8090080f\n#define regBIF_CFG_DEV2_EPF2_1_INTERRUPT_PIN_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF2_1_MIN_GRANT                                                                0x3fff8090080f\n#define regBIF_CFG_DEV2_EPF2_1_MIN_GRANT_BASE_IDX                                                       5\n#define regBIF_CFG_DEV2_EPF2_1_MAX_LATENCY                                                              0x3fff8090080f\n#define regBIF_CFG_DEV2_EPF2_1_MAX_LATENCY_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF2_1_VENDOR_CAP_LIST                                                          0x3fff80900812\n#define regBIF_CFG_DEV2_EPF2_1_VENDOR_CAP_LIST_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_EPF2_1_ADAPTER_ID_W                                                             0x3fff80900813\n#define regBIF_CFG_DEV2_EPF2_1_ADAPTER_ID_W_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF2_1_PMI_CAP_LIST                                                             0x3fff80900814\n#define regBIF_CFG_DEV2_EPF2_1_PMI_CAP_LIST_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF2_1_PMI_CAP                                                                  0x3fff80900814\n#define regBIF_CFG_DEV2_EPF2_1_PMI_CAP_BASE_IDX                                                         5\n#define regBIF_CFG_DEV2_EPF2_1_PMI_STATUS_CNTL                                                          0x3fff80900815\n#define regBIF_CFG_DEV2_EPF2_1_PMI_STATUS_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_EPF2_1_SBRN                                                                     0x3fff80900818\n#define regBIF_CFG_DEV2_EPF2_1_SBRN_BASE_IDX                                                            5\n#define regBIF_CFG_DEV2_EPF2_1_FLADJ                                                                    0x3fff80900818\n#define regBIF_CFG_DEV2_EPF2_1_FLADJ_BASE_IDX                                                           5\n#define regBIF_CFG_DEV2_EPF2_1_DBESL_DBESLD                                                             0x3fff80900818\n#define regBIF_CFG_DEV2_EPF2_1_DBESL_DBESLD_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_CAP_LIST                                                            0x3fff80900819\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_CAP                                                                 0x3fff80900819\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV2_EPF2_1_DEVICE_CAP                                                               0x3fff8090081a\n#define regBIF_CFG_DEV2_EPF2_1_DEVICE_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_EPF2_1_DEVICE_CNTL                                                              0x3fff8090081b\n#define regBIF_CFG_DEV2_EPF2_1_DEVICE_CNTL_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF2_1_DEVICE_STATUS                                                            0x3fff8090081b\n#define regBIF_CFG_DEV2_EPF2_1_DEVICE_STATUS_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF2_1_LINK_CAP                                                                 0x3fff8090081c\n#define regBIF_CFG_DEV2_EPF2_1_LINK_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV2_EPF2_1_LINK_CNTL                                                                0x3fff8090081d\n#define regBIF_CFG_DEV2_EPF2_1_LINK_CNTL_BASE_IDX                                                       5\n#define regBIF_CFG_DEV2_EPF2_1_LINK_STATUS                                                              0x3fff8090081d\n#define regBIF_CFG_DEV2_EPF2_1_LINK_STATUS_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF2_1_DEVICE_CAP2                                                              0x3fff80900822\n#define regBIF_CFG_DEV2_EPF2_1_DEVICE_CAP2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF2_1_DEVICE_CNTL2                                                             0x3fff80900823\n#define regBIF_CFG_DEV2_EPF2_1_DEVICE_CNTL2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF2_1_DEVICE_STATUS2                                                           0x3fff80900823\n#define regBIF_CFG_DEV2_EPF2_1_DEVICE_STATUS2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF2_1_LINK_CAP2                                                                0x3fff80900824\n#define regBIF_CFG_DEV2_EPF2_1_LINK_CAP2_BASE_IDX                                                       5\n#define regBIF_CFG_DEV2_EPF2_1_LINK_CNTL2                                                               0x3fff80900825\n#define regBIF_CFG_DEV2_EPF2_1_LINK_CNTL2_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_EPF2_1_LINK_STATUS2                                                             0x3fff80900825\n#define regBIF_CFG_DEV2_EPF2_1_LINK_STATUS2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF2_1_MSI_CAP_LIST                                                             0x3fff80900828\n#define regBIF_CFG_DEV2_EPF2_1_MSI_CAP_LIST_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF2_1_MSI_MSG_CNTL                                                             0x3fff80900828\n#define regBIF_CFG_DEV2_EPF2_1_MSI_MSG_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF2_1_MSI_MSG_ADDR_LO                                                          0x3fff80900829\n#define regBIF_CFG_DEV2_EPF2_1_MSI_MSG_ADDR_LO_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_EPF2_1_MSI_MSG_ADDR_HI                                                          0x3fff8090082a\n#define regBIF_CFG_DEV2_EPF2_1_MSI_MSG_ADDR_HI_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_EPF2_1_MSI_MSG_DATA                                                             0x3fff8090082a\n#define regBIF_CFG_DEV2_EPF2_1_MSI_MSG_DATA_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF2_1_MSI_EXT_MSG_DATA                                                         0x3fff8090082a\n#define regBIF_CFG_DEV2_EPF2_1_MSI_EXT_MSG_DATA_BASE_IDX                                                5\n#define regBIF_CFG_DEV2_EPF2_1_MSI_MASK                                                                 0x3fff8090082b\n#define regBIF_CFG_DEV2_EPF2_1_MSI_MASK_BASE_IDX                                                        5\n#define regBIF_CFG_DEV2_EPF2_1_MSI_MSG_DATA_64                                                          0x3fff8090082b\n#define regBIF_CFG_DEV2_EPF2_1_MSI_MSG_DATA_64_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_EPF2_1_MSI_EXT_MSG_DATA_64                                                      0x3fff8090082b\n#define regBIF_CFG_DEV2_EPF2_1_MSI_EXT_MSG_DATA_64_BASE_IDX                                             5\n#define regBIF_CFG_DEV2_EPF2_1_MSI_MASK_64                                                              0x3fff8090082c\n#define regBIF_CFG_DEV2_EPF2_1_MSI_MASK_64_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF2_1_MSI_PENDING                                                              0x3fff8090082c\n#define regBIF_CFG_DEV2_EPF2_1_MSI_PENDING_BASE_IDX                                                     5\n#define regBIF_CFG_DEV2_EPF2_1_MSI_PENDING_64                                                           0x3fff8090082d\n#define regBIF_CFG_DEV2_EPF2_1_MSI_PENDING_64_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF2_1_MSIX_CAP_LIST                                                            0x3fff80900830\n#define regBIF_CFG_DEV2_EPF2_1_MSIX_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF2_1_MSIX_MSG_CNTL                                                            0x3fff80900830\n#define regBIF_CFG_DEV2_EPF2_1_MSIX_MSG_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF2_1_MSIX_TABLE                                                               0x3fff80900831\n#define regBIF_CFG_DEV2_EPF2_1_MSIX_TABLE_BASE_IDX                                                      5\n#define regBIF_CFG_DEV2_EPF2_1_MSIX_PBA                                                                 0x3fff80900832\n#define regBIF_CFG_DEV2_EPF2_1_MSIX_PBA_BASE_IDX                                                        5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                        0x3fff80900840\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                               5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_VENDOR_SPECIFIC_HDR                                                 0x3fff80900841\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                        5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_VENDOR_SPECIFIC1                                                    0x3fff80900842\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_VENDOR_SPECIFIC2                                                    0x3fff80900843\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                            0x3fff80900854\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_UNCORR_ERR_STATUS                                                   0x3fff80900855\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                          5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_UNCORR_ERR_MASK                                                     0x3fff80900856\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_UNCORR_ERR_MASK_BASE_IDX                                            5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_UNCORR_ERR_SEVERITY                                                 0x3fff80900857\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                        5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_CORR_ERR_STATUS                                                     0x3fff80900858\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_CORR_ERR_STATUS_BASE_IDX                                            5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_CORR_ERR_MASK                                                       0x3fff80900859\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_CORR_ERR_MASK_BASE_IDX                                              5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_ADV_ERR_CAP_CNTL                                                    0x3fff8090085a\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_HDR_LOG0                                                            0x3fff8090085b\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_HDR_LOG0_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_HDR_LOG1                                                            0x3fff8090085c\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_HDR_LOG1_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_HDR_LOG2                                                            0x3fff8090085d\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_HDR_LOG2_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_HDR_LOG3                                                            0x3fff8090085e\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_HDR_LOG3_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_TLP_PREFIX_LOG0                                                     0x3fff80900862\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                            5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_TLP_PREFIX_LOG1                                                     0x3fff80900863\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                            5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_TLP_PREFIX_LOG2                                                     0x3fff80900864\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                            5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_TLP_PREFIX_LOG3                                                     0x3fff80900865\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                            5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_BAR_ENH_CAP_LIST                                                    0x3fff80900880\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_BAR_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_BAR1_CAP                                                            0x3fff80900881\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_BAR1_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_BAR1_CNTL                                                           0x3fff80900882\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_BAR1_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_BAR2_CAP                                                            0x3fff80900883\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_BAR2_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_BAR2_CNTL                                                           0x3fff80900884\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_BAR2_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_BAR3_CAP                                                            0x3fff80900885\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_BAR3_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_BAR3_CNTL                                                           0x3fff80900886\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_BAR3_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_BAR4_CAP                                                            0x3fff80900887\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_BAR4_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_BAR4_CNTL                                                           0x3fff80900888\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_BAR4_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_BAR5_CAP                                                            0x3fff80900889\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_BAR5_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_BAR5_CNTL                                                           0x3fff8090088a\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_BAR5_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_BAR6_CAP                                                            0x3fff8090088b\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_BAR6_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_BAR6_CNTL                                                           0x3fff8090088c\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_BAR6_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_PWR_BUDGET_ENH_CAP_LIST                                             0x3fff80900890\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_PWR_BUDGET_ENH_CAP_LIST_BASE_IDX                                    5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_PWR_BUDGET_DATA_SELECT                                              0x3fff80900891\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_PWR_BUDGET_DATA_SELECT_BASE_IDX                                     5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_PWR_BUDGET_DATA                                                     0x3fff80900892\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_PWR_BUDGET_DATA_BASE_IDX                                            5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_PWR_BUDGET_CAP                                                      0x3fff80900893\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_PWR_BUDGET_CAP_BASE_IDX                                             5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_DPA_ENH_CAP_LIST                                                    0x3fff80900894\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_DPA_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_DPA_CAP                                                             0x3fff80900895\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_DPA_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_DPA_LATENCY_INDICATOR                                               0x3fff80900896\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_DPA_LATENCY_INDICATOR_BASE_IDX                                      5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_DPA_STATUS                                                          0x3fff80900897\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_DPA_STATUS_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_DPA_CNTL                                                            0x3fff80900897\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_DPA_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_0                                            0x3fff80900898\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_1                                            0x3fff80900898\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_1_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_2                                            0x3fff80900898\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_2_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_3                                            0x3fff80900898\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_3_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_4                                            0x3fff80900899\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_4_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_5                                            0x3fff80900899\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_5_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_6                                            0x3fff80900899\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_6_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_7                                            0x3fff80900899\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_7_BASE_IDX                                   5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_ACS_ENH_CAP_LIST                                                    0x3fff809008a8\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_ACS_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_ACS_CAP                                                             0x3fff809008a9\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_ACS_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_ACS_CNTL                                                            0x3fff809008a9\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_ACS_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_PASID_ENH_CAP_LIST                                                  0x3fff809008b4\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_PASID_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_PASID_CAP                                                           0x3fff809008b5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_PASID_CAP_BASE_IDX                                                  5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_PASID_CNTL                                                          0x3fff809008b5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_PASID_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_ARI_ENH_CAP_LIST                                                    0x3fff809008ca\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_ARI_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_ARI_CAP                                                             0x3fff809008cb\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_ARI_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_ARI_CNTL                                                            0x3fff809008cb\n#define regBIF_CFG_DEV2_EPF2_1_PCIE_ARI_CNTL_BASE_IDX                                                   5\n\n\n#endif\n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}