Fitter report for webdu
Mon Mar 04 12:13:11 2019
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Other Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Mon Mar 04 12:13:11 2019      ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name                      ; webdu                                      ;
; Top-level Entity Name              ; webdu                                      ;
; Family                             ; Cyclone IV E                               ;
; Device                             ; EP4CE6E22C8                                ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 695 / 6,272 ( 11 % )                       ;
;     Total combinational functions  ; 648 / 6,272 ( 10 % )                       ;
;     Dedicated logic registers      ; 193 / 6,272 ( 3 % )                        ;
; Total registers                    ; 193                                        ;
; Total pins                         ; 14 / 92 ( 15 % )                           ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 276,480 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                             ;
; Total PLLs                         ; 0 / 2 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; EP4CE6E22C8         ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V               ;                                       ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                            ; On                  ; On                                    ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                  ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                 ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; PCI I/O                                                                    ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                 ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 6           ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 4.00        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  66.7%      ;
;     Processors 5-6         ;  50.0%      ;
+----------------------------+-------------+


+----------------------------------------------------+
; I/O Assignment Warnings                            ;
+-------------+--------------------------------------+
; Pin Name    ; Reason                               ;
+-------------+--------------------------------------+
; lcd_rs      ; Missing drive strength and slew rate ;
; lcd_en      ; Missing drive strength and slew rate ;
; lcd_rw      ; Missing drive strength and slew rate ;
; lcd_data[0] ; Missing drive strength and slew rate ;
; lcd_data[1] ; Missing drive strength and slew rate ;
; lcd_data[2] ; Missing drive strength and slew rate ;
; lcd_data[3] ; Missing drive strength and slew rate ;
; lcd_data[4] ; Missing drive strength and slew rate ;
; lcd_data[5] ; Missing drive strength and slew rate ;
; lcd_data[6] ; Missing drive strength and slew rate ;
; lcd_data[7] ; Missing drive strength and slew rate ;
; Data        ; Missing drive strength and slew rate ;
+-------------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 882 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 882 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 874     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 8       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Data/git/Graduation project/Client/FPGA/DHT11/webdu.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 695 / 6,272 ( 11 % ) ;
;     -- Combinational with no register       ; 502                  ;
;     -- Register only                        ; 47                   ;
;     -- Combinational with a register        ; 146                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 162                  ;
;     -- 3 input functions                    ; 141                  ;
;     -- <=2 input functions                  ; 345                  ;
;     -- Register only                        ; 47                   ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 425                  ;
;     -- arithmetic mode                      ; 223                  ;
;                                             ;                      ;
; Total registers*                            ; 193 / 6,684 ( 3 % )  ;
;     -- Dedicated logic registers            ; 193 / 6,272 ( 3 % )  ;
;     -- I/O registers                        ; 0 / 412 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 54 / 392 ( 14 % )    ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 14 / 92 ( 15 % )     ;
;     -- Clock pins                           ; 1 / 3 ( 33 % )       ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )        ;
;                                             ;                      ;
; Global signals                              ; 3                    ;
; M9Ks                                        ; 0 / 30 ( 0 % )       ;
; Total block memory bits                     ; 0 / 276,480 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 276,480 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )       ;
; PLLs                                        ; 0 / 2 ( 0 % )        ;
; Global clocks                               ; 3 / 10 ( 30 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 0%         ;
; Peak interconnect usage (total/H/V)         ; 2% / 3% / 2%         ;
; Maximum fan-out                             ; 134                  ;
; Highest non-global fan-out                  ; 59                   ;
; Total fan-out                               ; 2442                 ;
; Average fan-out                             ; 2.65                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 695 / 6272 ( 11 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 502                 ; 0                              ;
;     -- Register only                        ; 47                  ; 0                              ;
;     -- Combinational with a register        ; 146                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 162                 ; 0                              ;
;     -- 3 input functions                    ; 141                 ; 0                              ;
;     -- <=2 input functions                  ; 345                 ; 0                              ;
;     -- Register only                        ; 47                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 425                 ; 0                              ;
;     -- arithmetic mode                      ; 223                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 193                 ; 0                              ;
;     -- Dedicated logic registers            ; 193 / 6272 ( 3 % )  ; 0 / 6272 ( 0 % )               ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 54 / 392 ( 14 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 14                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )      ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 3 / 12 ( 25 % )     ; 0 / 12 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 1                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 1                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2438                ; 4                              ;
;     -- Registered Connections               ; 723                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 2                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 2                   ; 0                              ;
;     -- Output Ports                         ; 11                  ; 0                              ;
;     -- Bidir Ports                          ; 1                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                 ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk   ; 91    ; 6        ; 34           ; 12           ; 0            ; 59                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; reset ; 90    ; 6        ; 34           ; 12           ; 7            ; 67                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; lcd_data[0] ; 110   ; 7        ; 30           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data[1] ; 106   ; 6        ; 34           ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data[2] ; 105   ; 6        ; 34           ; 19           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data[3] ; 104   ; 6        ; 34           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data[4] ; 103   ; 6        ; 34           ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data[5] ; 101   ; 6        ; 34           ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data[6] ; 100   ; 6        ; 34           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data[7] ; 99    ; 6        ; 34           ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_en      ; 111   ; 7        ; 30           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rs      ; 115   ; 7        ; 28           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rw      ; 72    ; 4        ; 32           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+---------------------------+---------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source      ; Output Enable Group ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+---------------------------+---------------------+
; Data ; 83    ; 5        ; 34           ; 9            ; 21           ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; temp:Temp|flag (inverted) ; -                   ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+---------------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 99       ; DIFFIO_R4p, CRC_ERROR       ; Use as regular IO        ; lcd_data[7]             ; Dual Purpose Pin          ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; lcd_data[5]             ; Dual Purpose Pin          ;
; 103      ; DIFFIO_R3p, CLKUSR          ; Use as regular IO        ; lcd_data[4]             ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 4 / 11 ( 36 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 8 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 11 ( 0 % )  ; 2.5V          ; --           ;
; 4        ; 1 / 14 ( 7 % )  ; 2.5V          ; --           ;
; 5        ; 1 / 13 ( 8 % )  ; 2.5V          ; --           ;
; 6        ; 9 / 10 ( 90 % ) ; 2.5V          ; --           ;
; 7        ; 3 / 13 ( 23 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 12 ( 0 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 2        ; 1          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 3        ; 2          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 11       ; 14         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 36         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 39         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ; 40         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 34       ; 41         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 39       ; 46         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 43       ; 53         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 44       ; 54         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 50       ; 69         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 51       ; 70         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 52       ; 72         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 53       ; 73         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 54       ; 74         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 55       ; 75         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 83         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 84         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ; 90         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 66       ; 93         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 67       ; 94         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ; 96         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 69       ; 97         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 98         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 71       ; 99         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 100        ; 4        ; lcd_rw                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 73       ; 102        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 103        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 75       ; 104        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 76       ; 106        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 77       ; 107        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; Data                                                      ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 84       ; 118        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 85       ; 119        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 86       ; 120        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 87       ; 121        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 88       ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; reset                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 91       ; 128        ; 6        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 99       ; 137        ; 6        ; lcd_data[7]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 100      ; 138        ; 6        ; lcd_data[6]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ; 139        ; 6        ; lcd_data[5]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; lcd_data[4]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 104      ; 141        ; 6        ; lcd_data[3]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 105      ; 142        ; 6        ; lcd_data[2]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 106      ; 146        ; 6        ; lcd_data[1]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; lcd_data[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 111      ; 154        ; 7        ; lcd_en                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 112      ; 155        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 156        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 157        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ; 158        ; 7        ; lcd_rs                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 120      ; 164        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 121      ; 165        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 125      ; 174        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 126      ; 175        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 127      ; 176        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 128      ; 177        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 129      ; 178        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 133      ; 182        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 136      ; 187        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 137      ; 190        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 138      ; 191        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 201        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 202        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 203        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node             ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                    ; Library Name ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------+--------------+
; |webdu                                 ; 695 (0)     ; 193 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 14   ; 0            ; 502 (0)      ; 47 (0)            ; 146 (0)          ; |webdu                                                                                                 ;              ;
;    |DVF:dvf|                           ; 13 (13)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 8 (8)            ; |webdu|DVF:dvf                                                                                         ;              ;
;    |lcd1602:UU|                        ; 128 (128)   ; 50 (50)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (78)      ; 0 (0)             ; 50 (50)          ; |webdu|lcd1602:UU                                                                                      ;              ;
;    |lpm_divide:Div0|                   ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |webdu|lpm_divide:Div0                                                                                 ;              ;
;       |lpm_divide_mhm:auto_generated|  ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |webdu|lpm_divide:Div0|lpm_divide_mhm:auto_generated                                                   ;              ;
;          |sign_div_unsign_ekh:divider| ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |webdu|lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider                       ;              ;
;             |alt_u_div_g4f:divider|    ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 0 (0)            ; |webdu|lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider ;              ;
;    |lpm_divide:Div1|                   ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |webdu|lpm_divide:Div1                                                                                 ;              ;
;       |lpm_divide_ihm:auto_generated|  ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |webdu|lpm_divide:Div1|lpm_divide_ihm:auto_generated                                                   ;              ;
;          |sign_div_unsign_akh:divider| ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |webdu|lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider                       ;              ;
;             |alt_u_div_84f:divider|    ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 0 (0)            ; |webdu|lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider ;              ;
;    |lpm_divide:Div2|                   ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |webdu|lpm_divide:Div2                                                                                 ;              ;
;       |lpm_divide_mhm:auto_generated|  ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |webdu|lpm_divide:Div2|lpm_divide_mhm:auto_generated                                                   ;              ;
;          |sign_div_unsign_ekh:divider| ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |webdu|lpm_divide:Div2|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider                       ;              ;
;             |alt_u_div_g4f:divider|    ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 0 (0)            ; |webdu|lpm_divide:Div2|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider ;              ;
;    |lpm_divide:Div3|                   ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; |webdu|lpm_divide:Div3                                                                                 ;              ;
;       |lpm_divide_ihm:auto_generated|  ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; |webdu|lpm_divide:Div3|lpm_divide_ihm:auto_generated                                                   ;              ;
;          |sign_div_unsign_akh:divider| ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; |webdu|lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider                       ;              ;
;             |alt_u_div_84f:divider|    ; 46 (46)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 0 (0)             ; 0 (0)            ; |webdu|lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider ;              ;
;    |lpm_divide:Mod0|                   ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 4 (0)            ; |webdu|lpm_divide:Mod0                                                                                 ;              ;
;       |lpm_divide_p9m:auto_generated|  ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 4 (0)            ; |webdu|lpm_divide:Mod0|lpm_divide_p9m:auto_generated                                                   ;              ;
;          |sign_div_unsign_ekh:divider| ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 4 (0)            ; |webdu|lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider                       ;              ;
;             |alt_u_div_g4f:divider|    ; 35 (35)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 4 (4)            ; |webdu|lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider ;              ;
;    |lpm_divide:Mod1|                   ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 0 (0)             ; 2 (0)            ; |webdu|lpm_divide:Mod1                                                                                 ;              ;
;       |lpm_divide_m9m:auto_generated|  ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 0 (0)             ; 2 (0)            ; |webdu|lpm_divide:Mod1|lpm_divide_m9m:auto_generated                                                   ;              ;
;          |sign_div_unsign_bkh:divider| ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 0 (0)             ; 2 (0)            ; |webdu|lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider                       ;              ;
;             |alt_u_div_13f:divider|    ; 59 (59)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (57)      ; 0 (0)             ; 2 (2)            ; |webdu|lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider ;              ;
;    |lpm_divide:Mod2|                   ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 9 (0)            ; |webdu|lpm_divide:Mod2                                                                                 ;              ;
;       |lpm_divide_p9m:auto_generated|  ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 9 (0)            ; |webdu|lpm_divide:Mod2|lpm_divide_p9m:auto_generated                                                   ;              ;
;          |sign_div_unsign_ekh:divider| ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 9 (0)            ; |webdu|lpm_divide:Mod2|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider                       ;              ;
;             |alt_u_div_g4f:divider|    ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 9 (9)            ; |webdu|lpm_divide:Mod2|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider ;              ;
;    |lpm_divide:Mod3|                   ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 1 (0)            ; |webdu|lpm_divide:Mod3                                                                                 ;              ;
;       |lpm_divide_m9m:auto_generated|  ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 1 (0)            ; |webdu|lpm_divide:Mod3|lpm_divide_m9m:auto_generated                                                   ;              ;
;          |sign_div_unsign_bkh:divider| ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 1 (0)            ; |webdu|lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider                       ;              ;
;             |alt_u_div_13f:divider|    ; 56 (56)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (55)      ; 0 (0)             ; 1 (1)            ; |webdu|lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider ;              ;
;    |lpm_divide:Mod4|                   ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 0 (0)             ; 2 (0)            ; |webdu|lpm_divide:Mod4                                                                                 ;              ;
;       |lpm_divide_m9m:auto_generated|  ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 0 (0)             ; 2 (0)            ; |webdu|lpm_divide:Mod4|lpm_divide_m9m:auto_generated                                                   ;              ;
;          |sign_div_unsign_bkh:divider| ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 0 (0)             ; 2 (0)            ; |webdu|lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider                       ;              ;
;             |alt_u_div_13f:divider|    ; 59 (59)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (57)      ; 0 (0)             ; 2 (2)            ; |webdu|lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider ;              ;
;    |temp:Temp|                         ; 184 (184)   ; 134 (134)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (50)      ; 46 (46)           ; 88 (88)          ; |webdu|temp:Temp                                                                                       ;              ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; lcd_rs      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_en      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rw      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Data        ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; reset       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                ;
+---------------------------------+-------------------+---------+
; Source Pin / Fanout             ; Pad To Core Index ; Setting ;
+---------------------------------+-------------------+---------+
; Data                            ;                   ;         ;
;      - temp:Temp|Selector33~2   ; 0                 ; 6       ;
;      - temp:Temp|Selector40~0   ; 0                 ; 6       ;
;      - temp:Temp|state.state7~0 ; 0                 ; 6       ;
;      - temp:Temp|Selector43~0   ; 0                 ; 6       ;
;      - temp:Temp|Selector38~0   ; 0                 ; 6       ;
;      - temp:Temp|Selector42~0   ; 0                 ; 6       ;
;      - temp:Temp|Selector37~0   ; 0                 ; 6       ;
;      - temp:Temp|Selector36~0   ; 0                 ; 6       ;
;      - temp:Temp|Selector35~0   ; 0                 ; 6       ;
;      - temp:Temp|data[0]~2      ; 0                 ; 6       ;
; clk                             ;                   ;         ;
; reset                           ;                   ;         ;
+---------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                     ;
+--------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                     ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; DVF:dvf|LessThan0~2      ; LCCOMB_X1_Y11_N8   ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; DVF:dvf|clkout           ; FF_X1_Y11_N31      ; 134     ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; clk                      ; PIN_91             ; 59      ; Clock                      ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; lcd1602:UU|lcd_clk_en    ; FF_X14_Y15_N21     ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lcd1602:UU|lcd_data[0]~5 ; LCCOMB_X28_Y12_N30 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lcd1602:UU|state1[6]     ; FF_X24_Y12_N15     ; 21      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; reset                    ; PIN_90             ; 67      ; Async. clear               ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; temp:Temp|clk_nRST       ; FF_X25_Y15_N31     ; 59      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; temp:Temp|counter[21]~95 ; LCCOMB_X22_Y15_N30 ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; temp:Temp|counter[31]~96 ; LCCOMB_X23_Y15_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; temp:Temp|data1[39]~1    ; LCCOMB_X24_Y15_N26 ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; temp:Temp|data[39]~0     ; LCCOMB_X25_Y14_N0  ; 43      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; temp:Temp|flag           ; FF_X23_Y15_N3      ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; temp:Temp|rec[5]~18      ; LCCOMB_X25_Y14_N2  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; temp:Temp|state.state12  ; FF_X24_Y15_N21     ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
+--------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                           ;
+----------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name           ; Location      ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; DVF:dvf|clkout ; FF_X1_Y11_N31 ; 134     ; 10                                   ; Global Clock         ; GCLK0            ; --                        ;
; clk            ; PIN_91        ; 59      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; reset          ; PIN_90        ; 67      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
+----------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                      ;
+----------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                       ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------+---------+
; temp:Temp|clk_nRST                                                                                                         ; 59      ;
; temp:Temp|data[39]~0                                                                                                       ; 43      ;
; temp:Temp|counter[31]~96                                                                                                   ; 32      ;
; temp:Temp|counter[21]~95                                                                                                   ; 32      ;
; lcd1602:UU|state1[5]                                                                                                       ; 32      ;
; lcd1602:UU|state1[1]                                                                                                       ; 28      ;
; lcd1602:UU|state1[4]                                                                                                       ; 26      ;
; temp:Temp|data1[39]~1                                                                                                      ; 24      ;
; lcd1602:UU|state1[2]                                                                                                       ; 24      ;
; lcd1602:UU|state1[3]                                                                                                       ; 24      ;
; lcd1602:UU|state1[6]                                                                                                       ; 21      ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[7]~10 ; 18      ;
; lpm_divide:Mod2|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[8]~12 ; 18      ;
; lpm_divide:Mod2|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[7]~10 ; 18      ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[8]~12 ; 16      ;
; lcd1602:UU|state1[0]                                                                                                       ; 13      ;
; lpm_divide:Div2|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[7]~10 ; 13      ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[5]~8  ; 12      ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[4]~6  ; 12      ;
; temp:Temp|state.state12                                                                                                    ; 11      ;
; lcd1602:UU|lcd_clk_en                                                                                                      ; 11      ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[5]~8  ; 11      ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[4]~6  ; 11      ;
; Data~input                                                                                                                 ; 10      ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[5]~8  ; 10      ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[5]~8  ; 10      ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[4]~6  ; 10      ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[5]~8  ; 10      ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[5]~8  ; 10      ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[4]~6  ; 10      ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[5]~8  ; 10      ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[5]~8  ; 10      ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[4]~6  ; 10      ;
; lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[7]~10 ; 10      ;
; temp:Temp|data1[18]                                                                                                        ; 9       ;
; temp:Temp|data1[19]                                                                                                        ; 9       ;
; temp:Temp|data1[20]                                                                                                        ; 9       ;
; temp:Temp|data1[34]                                                                                                        ; 9       ;
; temp:Temp|data1[35]                                                                                                        ; 9       ;
; temp:Temp|data1[36]                                                                                                        ; 9       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[5]~8  ; 9       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[5]~8  ; 9       ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[5]~8  ; 9       ;
; DVF:dvf|LessThan0~2                                                                                                        ; 8       ;
; temp:Temp|Equal0~4                                                                                                         ; 8       ;
; temp:Temp|data1[21]                                                                                                        ; 8       ;
; temp:Temp|data1[22]                                                                                                        ; 8       ;
; temp:Temp|data1[33]                                                                                                        ; 8       ;
; temp:Temp|data1[37]                                                                                                        ; 8       ;
; temp:Temp|data1[38]                                                                                                        ; 8       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[5]~8  ; 8       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[5]~8  ; 8       ;
; lcd1602:UU|Equal0~10                                                                                                       ; 7       ;
; lcd1602:UU|lcd_data[0]~5                                                                                                   ; 7       ;
; temp:Temp|data1[17]                                                                                                        ; 7       ;
; lcd1602:UU|lcd_data[1]~0                                                                                                   ; 7       ;
; temp:Temp|state.state1                                                                                                     ; 6       ;
; temp:Temp|state.00000                                                                                                      ; 6       ;
; temp:Temp|rec[5]~18                                                                                                        ; 6       ;
; temp:Temp|data1[23]                                                                                                        ; 6       ;
; lcd1602:UU|lcd_data[1]~3                                                                                                   ; 6       ;
; temp:Temp|data1[39]                                                                                                        ; 6       ;
; temp:Temp|counter[2]                                                                                                       ; 6       ;
; temp:Temp|counter[1]                                                                                                       ; 6       ;
; temp:Temp|counter[5]                                                                                                       ; 6       ;
; temp:Temp|state.state7                                                                                                     ; 5       ;
; temp:Temp|state.state2                                                                                                     ; 4       ;
; temp:Temp|state.state8                                                                                                     ; 4       ;
; temp:Temp|Equal1~5                                                                                                         ; 4       ;
; temp:Temp|Equal1~0                                                                                                         ; 4       ;
; lcd1602:UU|WideOr10~0                                                                                                      ; 4       ;
; temp:Temp|data1[11]                                                                                                        ; 4       ;
; temp:Temp|data1[12]                                                                                                        ; 4       ;
; lcd1602:UU|lcd_data[1]~2                                                                                                   ; 4       ;
; temp:Temp|WideOr2~0                                                                                                        ; 3       ;
; temp:Temp|Selector33~0                                                                                                     ; 3       ;
; temp:Temp|Equal4~0                                                                                                         ; 3       ;
; temp:Temp|Equal3~0                                                                                                         ; 3       ;
; temp:Temp|Selector34~0                                                                                                     ; 3       ;
; temp:Temp|Equal2~4                                                                                                         ; 3       ;
; temp:Temp|state.state9                                                                                                     ; 3       ;
; lcd1602:UU|Selector5~0                                                                                                     ; 3       ;
; temp:Temp|data1[10]                                                                                                        ; 3       ;
; temp:Temp|data1[13]                                                                                                        ; 3       ;
; temp:Temp|data1[14]                                                                                                        ; 3       ;
; temp:Temp|data1[9]                                                                                                         ; 3       ;
; temp:Temp|counter[3]                                                                                                       ; 3       ;
; temp:Temp|counter[14]                                                                                                      ; 3       ;
; temp:Temp|counter[11]                                                                                                      ; 3       ;
; temp:Temp|counter[9]                                                                                                       ; 3       ;
; temp:Temp|counter[18]                                                                                                      ; 3       ;
; temp:Temp|counter[17]                                                                                                      ; 3       ;
; temp:Temp|counter[16]                                                                                                      ; 3       ;
; temp:Temp|counter[15]                                                                                                      ; 3       ;
; temp:Temp|counter[13]                                                                                                      ; 3       ;
; temp:Temp|counter[8]                                                                                                       ; 3       ;
; temp:Temp|counter[4]                                                                                                       ; 3       ;
; DVF:dvf|cnt[4]                                                                                                             ; 3       ;
; temp:Temp|rec[4]                                                                                                           ; 3       ;
; temp:Temp|rec[3]                                                                                                           ; 3       ;
; temp:Temp|rec[5]                                                                                                           ; 3       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[5]~8  ; 3       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[5]~8  ; 3       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[5]~8  ; 3       ;
; lcd1602:UU|WideOr1~13                                                                                                      ; 2       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[32]~70            ; 2       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[27]~69            ; 2       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[22]~68            ; 2       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[32]~70            ; 2       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[27]~69            ; 2       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[22]~68            ; 2       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[27]~66            ; 2       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[22]~65            ; 2       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[20]~71            ; 2       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[20]~70            ; 2       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[59]~52            ; 2       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[60]~51            ; 2       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[61]~50            ; 2       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[62]~49            ; 2       ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[20]~58            ; 2       ;
; lpm_divide:Mod2|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[59]~57            ; 2       ;
; lpm_divide:Mod2|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[60]~56            ; 2       ;
; lpm_divide:Mod2|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[61]~55            ; 2       ;
; lpm_divide:Mod2|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[62]~54            ; 2       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[22]~67            ; 2       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[15]~65            ; 2       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[15]~64            ; 2       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[16]~63            ; 2       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[17]~62            ; 2       ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[21]~54            ; 2       ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[22]~53            ; 2       ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[15]~51            ; 2       ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[16]~50            ; 2       ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[17]~49            ; 2       ;
; temp:Temp|data[0]                                                                                                          ; 2       ;
; temp:Temp|state.state3                                                                                                     ; 2       ;
; temp:Temp|state.state4                                                                                                     ; 2       ;
; temp:Temp|state.state5                                                                                                     ; 2       ;
; temp:Temp|state.state10                                                                                                    ; 2       ;
; temp:Temp|state.state6                                                                                                     ; 2       ;
; temp:Temp|state.state11                                                                                                    ; 2       ;
; temp:Temp|Selector33~4                                                                                                     ; 2       ;
; temp:Temp|Selector33~3                                                                                                     ; 2       ;
; temp:Temp|Equal3~1                                                                                                         ; 2       ;
; temp:Temp|Selector32~1                                                                                                     ; 2       ;
; temp:Temp|Selector32~0                                                                                                     ; 2       ;
; temp:Temp|Equal1~10                                                                                                        ; 2       ;
; temp:Temp|Equal1~6                                                                                                         ; 2       ;
; temp:Temp|Equal2~1                                                                                                         ; 2       ;
; temp:Temp|cnt[0]                                                                                                           ; 2       ;
; temp:Temp|cnt[1]                                                                                                           ; 2       ;
; temp:Temp|cnt[2]                                                                                                           ; 2       ;
; temp:Temp|cnt[3]                                                                                                           ; 2       ;
; temp:Temp|cnt[5]                                                                                                           ; 2       ;
; temp:Temp|cnt[7]                                                                                                           ; 2       ;
; temp:Temp|cnt[4]                                                                                                           ; 2       ;
; temp:Temp|cnt[6]                                                                                                           ; 2       ;
; temp:Temp|cnt[8]                                                                                                           ; 2       ;
; temp:Temp|cnt[10]                                                                                                          ; 2       ;
; temp:Temp|cnt[9]                                                                                                           ; 2       ;
; temp:Temp|cnt[11]                                                                                                          ; 2       ;
; temp:Temp|cnt[12]                                                                                                          ; 2       ;
; temp:Temp|cnt[13]                                                                                                          ; 2       ;
; temp:Temp|cnt[14]                                                                                                          ; 2       ;
; temp:Temp|cnt[15]                                                                                                          ; 2       ;
; DVF:dvf|LessThan0~1                                                                                                        ; 2       ;
; DVF:dvf|LessThan0~0                                                                                                        ; 2       ;
; temp:Temp|flag                                                                                                             ; 2       ;
; temp:Temp|data_reg                                                                                                         ; 2       ;
; temp:Temp|data[10]                                                                                                         ; 2       ;
; temp:Temp|data[11]                                                                                                         ; 2       ;
; temp:Temp|data[12]                                                                                                         ; 2       ;
; temp:Temp|data[13]                                                                                                         ; 2       ;
; temp:Temp|data[14]                                                                                                         ; 2       ;
; temp:Temp|data[15]                                                                                                         ; 2       ;
; temp:Temp|data[9]                                                                                                          ; 2       ;
; temp:Temp|data[17]                                                                                                         ; 2       ;
; temp:Temp|data[18]                                                                                                         ; 2       ;
; temp:Temp|data[19]                                                                                                         ; 2       ;
; temp:Temp|data[20]                                                                                                         ; 2       ;
; temp:Temp|data[21]                                                                                                         ; 2       ;
; temp:Temp|data[22]                                                                                                         ; 2       ;
; temp:Temp|data[23]                                                                                                         ; 2       ;
; temp:Temp|data[8]                                                                                                          ; 2       ;
; temp:Temp|data[32]                                                                                                         ; 2       ;
; temp:Temp|data[33]                                                                                                         ; 2       ;
; temp:Temp|data[34]                                                                                                         ; 2       ;
; temp:Temp|data[35]                                                                                                         ; 2       ;
; temp:Temp|data[36]                                                                                                         ; 2       ;
; temp:Temp|data[37]                                                                                                         ; 2       ;
; temp:Temp|data[38]                                                                                                         ; 2       ;
; temp:Temp|data1[39]~0                                                                                                      ; 2       ;
; temp:Temp|data[16]                                                                                                         ; 2       ;
; lcd1602:UU|cnt[1]                                                                                                          ; 2       ;
; lcd1602:UU|cnt[2]                                                                                                          ; 2       ;
; lcd1602:UU|cnt[0]                                                                                                          ; 2       ;
; lcd1602:UU|cnt[3]                                                                                                          ; 2       ;
; lcd1602:UU|cnt[5]                                                                                                          ; 2       ;
; lcd1602:UU|cnt[6]                                                                                                          ; 2       ;
; lcd1602:UU|cnt[4]                                                                                                          ; 2       ;
; lcd1602:UU|cnt[7]                                                                                                          ; 2       ;
; lcd1602:UU|cnt[8]                                                                                                          ; 2       ;
; lcd1602:UU|cnt[9]                                                                                                          ; 2       ;
; lcd1602:UU|cnt[11]                                                                                                         ; 2       ;
; lcd1602:UU|cnt[10]                                                                                                         ; 2       ;
; lcd1602:UU|cnt[12]                                                                                                         ; 2       ;
; lcd1602:UU|cnt[14]                                                                                                         ; 2       ;
; lcd1602:UU|cnt[15]                                                                                                         ; 2       ;
; lcd1602:UU|cnt[13]                                                                                                         ; 2       ;
; lcd1602:UU|cnt[16]                                                                                                         ; 2       ;
; lcd1602:UU|cnt[17]                                                                                                         ; 2       ;
; lcd1602:UU|cnt[18]                                                                                                         ; 2       ;
; lcd1602:UU|cnt[19]                                                                                                         ; 2       ;
; lcd1602:UU|cnt[20]                                                                                                         ; 2       ;
; lcd1602:UU|cnt[21]                                                                                                         ; 2       ;
; lcd1602:UU|cnt[22]                                                                                                         ; 2       ;
; lcd1602:UU|cnt[23]                                                                                                         ; 2       ;
; lcd1602:UU|cnt[24]                                                                                                         ; 2       ;
; lcd1602:UU|cnt[25]                                                                                                         ; 2       ;
; lcd1602:UU|cnt[26]                                                                                                         ; 2       ;
; lcd1602:UU|cnt[27]                                                                                                         ; 2       ;
; lcd1602:UU|cnt[28]                                                                                                         ; 2       ;
; lcd1602:UU|cnt[29]                                                                                                         ; 2       ;
; lcd1602:UU|cnt[30]                                                                                                         ; 2       ;
; lcd1602:UU|cnt[31]                                                                                                         ; 2       ;
; lcd1602:UU|WideOr10~1                                                                                                      ; 2       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[31]~61            ; 2       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[31]~60            ; 2       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[32]~59            ; 2       ;
; lcd1602:UU|Selector8~3                                                                                                     ; 2       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[31]~61            ; 2       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[31]~60            ; 2       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[32]~59            ; 2       ;
; temp:Temp|data1[15]                                                                                                        ; 2       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[31]~61            ; 2       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[31]~60            ; 2       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[26]~53            ; 2       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[26]~52            ; 2       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[21]~55            ; 2       ;
; lcd1602:UU|Selector9~1                                                                                                     ; 2       ;
; temp:Temp|data1[32]                                                                                                        ; 2       ;
; lcd1602:UU|WideOr1~11                                                                                                      ; 2       ;
; lcd1602:UU|WideNor0~0                                                                                                      ; 2       ;
; lcd1602:UU|Equal1~2                                                                                                        ; 2       ;
; lcd1602:UU|Equal1~1                                                                                                        ; 2       ;
; lcd1602:UU|Equal1~0                                                                                                        ; 2       ;
; lcd1602:UU|lcd_data[7]                                                                                                     ; 2       ;
; lcd1602:UU|lcd_en                                                                                                          ; 2       ;
; lcd1602:UU|lcd_rs                                                                                                          ; 2       ;
; temp:Temp|counter[29]                                                                                                      ; 2       ;
; temp:Temp|counter[28]                                                                                                      ; 2       ;
; temp:Temp|counter[27]                                                                                                      ; 2       ;
; temp:Temp|counter[26]                                                                                                      ; 2       ;
; temp:Temp|counter[25]                                                                                                      ; 2       ;
; temp:Temp|counter[24]                                                                                                      ; 2       ;
; temp:Temp|counter[23]                                                                                                      ; 2       ;
; temp:Temp|counter[22]                                                                                                      ; 2       ;
; temp:Temp|counter[21]                                                                                                      ; 2       ;
; temp:Temp|counter[20]                                                                                                      ; 2       ;
; temp:Temp|counter[19]                                                                                                      ; 2       ;
; temp:Temp|counter[12]                                                                                                      ; 2       ;
; temp:Temp|counter[10]                                                                                                      ; 2       ;
; temp:Temp|counter[7]                                                                                                       ; 2       ;
; temp:Temp|counter[6]                                                                                                       ; 2       ;
; temp:Temp|counter[0]                                                                                                       ; 2       ;
; temp:Temp|counter[31]                                                                                                      ; 2       ;
; temp:Temp|counter[30]                                                                                                      ; 2       ;
; DVF:dvf|cnt[7]                                                                                                             ; 2       ;
; DVF:dvf|cnt[6]                                                                                                             ; 2       ;
; DVF:dvf|cnt[5]                                                                                                             ; 2       ;
; DVF:dvf|cnt[3]                                                                                                             ; 2       ;
; DVF:dvf|cnt[2]                                                                                                             ; 2       ;
; DVF:dvf|cnt[1]                                                                                                             ; 2       ;
; DVF:dvf|cnt[0]                                                                                                             ; 2       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[2]~2  ; 2       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[1]~0  ; 2       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[2]~2  ; 2       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[1]~0  ; 2       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[2]~2  ; 2       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[1]~0  ; 2       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[2]~2  ; 2       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[1]~0  ; 2       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[2]~2  ; 2       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[1]~0  ; 2       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[2]~2  ; 2       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[1]~0  ; 2       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[2]~2  ; 2       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[2]~2  ; 2       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[1]~0  ; 2       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[2]~2  ; 2       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[1]~0  ; 2       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[2]~2  ; 2       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[1]~0  ; 2       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[1]~14 ; 2       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[2]~2  ; 2       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[1]~0  ; 2       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[2]~2  ; 2       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[1]~0  ; 2       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[6]~8  ; 2       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[5]~6  ; 2       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[4]~4  ; 2       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[3]~2  ; 2       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[2]~0  ; 2       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[5]~6  ; 2       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[4]~4  ; 2       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[3]~2  ; 2       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[2]~0  ; 2       ;
; lpm_divide:Mod2|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[1]~14 ; 2       ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[0]~10 ; 2       ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[2]~2  ; 2       ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[1]~0  ; 2       ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[0]~8  ; 2       ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[2]~2  ; 2       ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[1]~0  ; 2       ;
; lpm_divide:Mod2|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[6]~8  ; 2       ;
; lpm_divide:Mod2|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[5]~6  ; 2       ;
; lpm_divide:Mod2|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[4]~4  ; 2       ;
; lpm_divide:Mod2|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[3]~2  ; 2       ;
; lpm_divide:Mod2|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[2]~0  ; 2       ;
; lpm_divide:Mod2|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[5]~6  ; 2       ;
; lpm_divide:Mod2|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[4]~4  ; 2       ;
; lpm_divide:Mod2|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[3]~2  ; 2       ;
; lpm_divide:Mod2|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[2]~0  ; 2       ;
; lcd1602:UU|Selector9~5                                                                                                     ; 1       ;
; lcd1602:UU|Selector9~4                                                                                                     ; 1       ;
; lcd1602:UU|WideOr1~5                                                                                                       ; 1       ;
; lcd1602:UU|WideOr1~12                                                                                                      ; 1       ;
; lcd1602:UU|Equal1~4                                                                                                        ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[23]~67            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[23]~67            ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[32]~67            ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[23]~64            ; 1       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[25]~73            ; 1       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[25]~72            ; 1       ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[25]~59            ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[33]~66            ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[28]~65            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[33]~66            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[28]~65            ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[33]~63            ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[28]~62            ; 1       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[27]~69            ; 1       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[28]~68            ; 1       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[23]~66            ; 1       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[18]~61            ; 1       ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[26]~57            ; 1       ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[27]~56            ; 1       ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[28]~55            ; 1       ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[23]~52            ; 1       ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[18]~48            ; 1       ;
; temp:Temp|data[0]~2                                                                                                        ; 1       ;
; temp:Temp|data[0]~1                                                                                                        ; 1       ;
; temp:Temp|data[24]                                                                                                         ; 1       ;
; temp:Temp|Selector35~0                                                                                                     ; 1       ;
; temp:Temp|data[1]                                                                                                          ; 1       ;
; temp:Temp|data[25]                                                                                                         ; 1       ;
; temp:Temp|Selector36~0                                                                                                     ; 1       ;
; temp:Temp|data[2]                                                                                                          ; 1       ;
; temp:Temp|data[26]                                                                                                         ; 1       ;
; temp:Temp|Selector37~0                                                                                                     ; 1       ;
; temp:Temp|data[3]                                                                                                          ; 1       ;
; temp:Temp|data[27]                                                                                                         ; 1       ;
; temp:Temp|Selector42~0                                                                                                     ; 1       ;
; temp:Temp|Selector38~0                                                                                                     ; 1       ;
; temp:Temp|data[4]                                                                                                          ; 1       ;
; temp:Temp|data[28]                                                                                                         ; 1       ;
; temp:Temp|Selector43~0                                                                                                     ; 1       ;
; temp:Temp|state.state7~0                                                                                                   ; 1       ;
; temp:Temp|Selector34~1                                                                                                     ; 1       ;
; temp:Temp|data[5]                                                                                                          ; 1       ;
; temp:Temp|data[29]                                                                                                         ; 1       ;
; temp:Temp|Selector40~1                                                                                                     ; 1       ;
; temp:Temp|Selector40~0                                                                                                     ; 1       ;
; temp:Temp|Selector33~5                                                                                                     ; 1       ;
; temp:Temp|Equal3~2                                                                                                         ; 1       ;
; temp:Temp|Selector33~2                                                                                                     ; 1       ;
; temp:Temp|Selector33~1                                                                                                     ; 1       ;
; temp:Temp|counter[21]~94                                                                                                   ; 1       ;
; temp:Temp|data[6]                                                                                                          ; 1       ;
; temp:Temp|data[30]                                                                                                         ; 1       ;
; temp:Temp|Selector41~0                                                                                                     ; 1       ;
; temp:Temp|cnt~6                                                                                                            ; 1       ;
; temp:Temp|cnt~5                                                                                                            ; 1       ;
; temp:Temp|cnt~4                                                                                                            ; 1       ;
; temp:Temp|cnt~3                                                                                                            ; 1       ;
; temp:Temp|cnt~2                                                                                                            ; 1       ;
; temp:Temp|cnt~1                                                                                                            ; 1       ;
; temp:Temp|cnt~0                                                                                                            ; 1       ;
; temp:Temp|Selector45~1                                                                                                     ; 1       ;
; temp:Temp|Selector45~0                                                                                                     ; 1       ;
; temp:Temp|data_reg~1                                                                                                       ; 1       ;
; temp:Temp|Equal1~9                                                                                                         ; 1       ;
; temp:Temp|Equal1~8                                                                                                         ; 1       ;
; temp:Temp|Equal1~7                                                                                                         ; 1       ;
; temp:Temp|data_reg~0                                                                                                       ; 1       ;
; temp:Temp|Equal2~3                                                                                                         ; 1       ;
; temp:Temp|Equal2~2                                                                                                         ; 1       ;
; temp:Temp|Equal2~0                                                                                                         ; 1       ;
; temp:Temp|Equal1~4                                                                                                         ; 1       ;
; temp:Temp|Equal1~3                                                                                                         ; 1       ;
; temp:Temp|Equal1~2                                                                                                         ; 1       ;
; temp:Temp|Equal1~1                                                                                                         ; 1       ;
; temp:Temp|data[7]                                                                                                          ; 1       ;
; temp:Temp|data[31]                                                                                                         ; 1       ;
; temp:Temp|Equal0~3                                                                                                         ; 1       ;
; temp:Temp|Equal0~2                                                                                                         ; 1       ;
; temp:Temp|Equal0~1                                                                                                         ; 1       ;
; temp:Temp|Equal0~0                                                                                                         ; 1       ;
; DVF:dvf|clkout~0                                                                                                           ; 1       ;
; lcd1602:UU|cnt~5                                                                                                           ; 1       ;
; lcd1602:UU|cnt~4                                                                                                           ; 1       ;
; lcd1602:UU|cnt~3                                                                                                           ; 1       ;
; lcd1602:UU|cnt~2                                                                                                           ; 1       ;
; lcd1602:UU|cnt~1                                                                                                           ; 1       ;
; lcd1602:UU|cnt~0                                                                                                           ; 1       ;
; temp:Temp|data[39]                                                                                                         ; 1       ;
; DVF:dvf|clkout                                                                                                             ; 1       ;
; lcd1602:UU|Equal0~9                                                                                                        ; 1       ;
; lcd1602:UU|Equal0~8                                                                                                        ; 1       ;
; lcd1602:UU|Equal0~7                                                                                                        ; 1       ;
; lcd1602:UU|Equal0~6                                                                                                        ; 1       ;
; lcd1602:UU|Equal0~5                                                                                                        ; 1       ;
; lcd1602:UU|Equal0~4                                                                                                        ; 1       ;
; lcd1602:UU|Equal0~3                                                                                                        ; 1       ;
; lcd1602:UU|Equal0~2                                                                                                        ; 1       ;
; lcd1602:UU|Equal0~1                                                                                                        ; 1       ;
; lcd1602:UU|Equal0~0                                                                                                        ; 1       ;
; lcd1602:UU|WideOr4~1                                                                                                       ; 1       ;
; lcd1602:UU|WideOr4~0                                                                                                       ; 1       ;
; lcd1602:UU|WideOr20~1                                                                                                      ; 1       ;
; lcd1602:UU|WideOr20~0                                                                                                      ; 1       ;
; lcd1602:UU|WideOr18~1                                                                                                      ; 1       ;
; lcd1602:UU|WideOr18~0                                                                                                      ; 1       ;
; lcd1602:UU|WideOr12~0                                                                                                      ; 1       ;
; lcd1602:UU|WideOr14~0                                                                                                      ; 1       ;
; lcd1602:UU|WideOr10~4                                                                                                      ; 1       ;
; lcd1602:UU|WideOr10~3                                                                                                      ; 1       ;
; lcd1602:UU|WideOr10~2                                                                                                      ; 1       ;
; lcd1602:UU|WideOr16~2                                                                                                      ; 1       ;
; lcd1602:UU|WideOr16~1                                                                                                      ; 1       ;
; lcd1602:UU|WideOr16~0                                                                                                      ; 1       ;
; lcd1602:UU|Selector2~1                                                                                                     ; 1       ;
; lcd1602:UU|Selector2~0                                                                                                     ; 1       ;
; lcd1602:UU|Selector3~2                                                                                                     ; 1       ;
; lcd1602:UU|Selector3~1                                                                                                     ; 1       ;
; lcd1602:UU|Selector4~1                                                                                                     ; 1       ;
; lcd1602:UU|Selector4~0                                                                                                     ; 1       ;
; lcd1602:UU|Selector5~3                                                                                                     ; 1       ;
; lcd1602:UU|Selector5~2                                                                                                     ; 1       ;
; lcd1602:UU|Selector5~1                                                                                                     ; 1       ;
; lcd1602:UU|Selector6~8                                                                                                     ; 1       ;
; lcd1602:UU|Selector6~7                                                                                                     ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[38]~64            ; 1       ;
; lcd1602:UU|Selector6~6                                                                                                     ; 1       ;
; lcd1602:UU|Selector6~5                                                                                                     ; 1       ;
; lcd1602:UU|Selector6~4                                                                                                     ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[38]~64            ; 1       ;
; lcd1602:UU|Selector6~3                                                                                                     ; 1       ;
; lcd1602:UU|Selector6~2                                                                                                     ; 1       ;
; lcd1602:UU|Selector6~1                                                                                                     ; 1       ;
; lcd1602:UU|Selector6~0                                                                                                     ; 1       ;
; lcd1602:UU|Selector7~7                                                                                                     ; 1       ;
; lcd1602:UU|Selector7~6                                                                                                     ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[37]~63            ; 1       ;
; lcd1602:UU|Selector7~5                                                                                                     ; 1       ;
; lcd1602:UU|Selector7~4                                                                                                     ; 1       ;
; lcd1602:UU|Selector7~3                                                                                                     ; 1       ;
; lcd1602:UU|Selector7~2                                                                                                     ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[37]~63            ; 1       ;
; lcd1602:UU|Selector3~0                                                                                                     ; 1       ;
; lcd1602:UU|Selector7~1                                                                                                     ; 1       ;
; lcd1602:UU|Selector7~0                                                                                                     ; 1       ;
; lcd1602:UU|Selector8~7                                                                                                     ; 1       ;
; lcd1602:UU|Selector8~6                                                                                                     ; 1       ;
; lcd1602:UU|Selector8~5                                                                                                     ; 1       ;
; lcd1602:UU|Selector8~4                                                                                                     ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[36]~62            ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[33]~58            ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[30]~57            ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[30]~56            ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[25]~55            ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[25]~54            ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[26]~53            ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[26]~52            ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[27]~51            ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[28]~50            ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[20]~49            ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[20]~48            ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[21]~47            ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[21]~46            ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[22]~45            ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[23]~44            ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[15]~43            ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[15]~42            ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[16]~41            ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[16]~40            ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[17]~39            ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[17]~38            ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[18]~37            ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[18]~36            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[36]~62            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[33]~58            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[30]~57            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[30]~56            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[25]~55            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[25]~54            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[26]~53            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[26]~52            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[27]~51            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[28]~50            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[20]~49            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[20]~48            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[21]~47            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[21]~46            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[22]~45            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[23]~44            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[15]~43            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[15]~42            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[16]~41            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[16]~40            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[17]~39            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[17]~38            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[18]~37            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[18]~36            ; 1       ;
; lcd1602:UU|Selector8~2                                                                                                     ; 1       ;
; lcd1602:UU|Selector8~1                                                                                                     ; 1       ;
; lcd1602:UU|Selector8~0                                                                                                     ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[32]~59            ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[33]~58            ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[30]~57            ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[30]~56            ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[25]~55            ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[25]~54            ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[27]~51            ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[28]~50            ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[20]~49            ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[20]~48            ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[21]~47            ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[21]~46            ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[22]~45            ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[23]~44            ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[15]~43            ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[15]~42            ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[16]~41            ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[16]~40            ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[17]~39            ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[17]~38            ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[18]~37            ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[18]~36            ; 1       ;
; lcd1602:UU|lcd_data[0]~4                                                                                                   ; 1       ;
; lcd1602:UU|Selector9~3                                                                                                     ; 1       ;
; lcd1602:UU|Selector9~2                                                                                                     ; 1       ;
; lpm_divide:Div2|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[49]~11            ; 1       ;
; lpm_divide:Div2|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[49]~10            ; 1       ;
; lpm_divide:Div2|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[50]~9             ; 1       ;
; lpm_divide:Div2|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[50]~8             ; 1       ;
; lpm_divide:Div2|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[51]~7             ; 1       ;
; lpm_divide:Div2|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[51]~6             ; 1       ;
; lpm_divide:Div2|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[52]~5             ; 1       ;
; lpm_divide:Div2|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[52]~4             ; 1       ;
; lpm_divide:Div2|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[53]~3             ; 1       ;
; lpm_divide:Div2|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[53]~2             ; 1       ;
; lpm_divide:Div2|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[54]~1             ; 1       ;
; lpm_divide:Div2|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[54]~0             ; 1       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[48]~48            ; 1       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[48]~47            ; 1       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[26]~60            ; 1       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[26]~59            ; 1       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[27]~58            ; 1       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[28]~57            ; 1       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[21]~56            ; 1       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[22]~54            ; 1       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[23]~53            ; 1       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[16]~52            ; 1       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[17]~51            ; 1       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[18]~50            ; 1       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[60]~46            ; 1       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[61]~45            ; 1       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[62]~44            ; 1       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[49]~43            ; 1       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[49]~42            ; 1       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[50]~41            ; 1       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[50]~40            ; 1       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[51]~39            ; 1       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[51]~38            ; 1       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[52]~37            ; 1       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[52]~36            ; 1       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[53]~35            ; 1       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[53]~34            ; 1       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[54]~33            ; 1       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[54]~32            ; 1       ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[25]~47            ; 1       ;
; lpm_divide:Mod2|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[57]~53            ; 1       ;
; lpm_divide:Mod2|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[48]~52            ; 1       ;
; lpm_divide:Mod2|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[48]~51            ; 1       ;
; lpm_divide:Mod2|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[57]~50            ; 1       ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[26]~46            ; 1       ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[27]~45            ; 1       ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[28]~44            ; 1       ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[20]~43            ; 1       ;
; lpm_divide:Mod2|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[58]~49            ; 1       ;
; lpm_divide:Mod2|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[58]~48            ; 1       ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[21]~42            ; 1       ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[22]~41            ; 1       ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[23]~40            ; 1       ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[15]~39            ; 1       ;
; lpm_divide:Mod2|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[59]~47            ; 1       ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[16]~38            ; 1       ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[17]~37            ; 1       ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[18]~36            ; 1       ;
; lpm_divide:Mod2|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[60]~46            ; 1       ;
; lpm_divide:Mod2|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[61]~45            ; 1       ;
; lpm_divide:Mod2|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[62]~44            ; 1       ;
; lpm_divide:Mod2|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[49]~43            ; 1       ;
; lpm_divide:Mod2|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[49]~42            ; 1       ;
; lpm_divide:Mod2|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[50]~41            ; 1       ;
; lpm_divide:Mod2|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[50]~40            ; 1       ;
; lpm_divide:Mod2|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[51]~39            ; 1       ;
; lpm_divide:Mod2|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[51]~38            ; 1       ;
; lpm_divide:Mod2|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[52]~37            ; 1       ;
; lpm_divide:Mod2|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[52]~36            ; 1       ;
; lpm_divide:Mod2|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[53]~35            ; 1       ;
; lpm_divide:Mod2|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[53]~34            ; 1       ;
; lpm_divide:Mod2|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[54]~33            ; 1       ;
; lpm_divide:Mod2|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[54]~32            ; 1       ;
; temp:Temp|data1[8]                                                                                                         ; 1       ;
; lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[49]~8             ; 1       ;
; lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[49]~7             ; 1       ;
; lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[50]~6             ; 1       ;
; lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[51]~5             ; 1       ;
; lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[52]~4             ; 1       ;
; lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[52]~3             ; 1       ;
; lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[53]~2             ; 1       ;
; lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[53]~1             ; 1       ;
; lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[54]~0             ; 1       ;
; lcd1602:UU|lcd_data[1]~1                                                                                                   ; 1       ;
; lcd1602:UU|Selector9~0                                                                                                     ; 1       ;
; temp:Temp|data1[16]                                                                                                        ; 1       ;
; lcd1602:UU|Selector1~0                                                                                                     ; 1       ;
; lcd1602:UU|Selector0~3                                                                                                     ; 1       ;
; lcd1602:UU|Selector0~2                                                                                                     ; 1       ;
; lcd1602:UU|Equal1~3                                                                                                        ; 1       ;
; lcd1602:UU|Selector0~1                                                                                                     ; 1       ;
; lcd1602:UU|Selector0~0                                                                                                     ; 1       ;
; lcd1602:UU|lcd_data[6]                                                                                                     ; 1       ;
; lcd1602:UU|lcd_data[5]                                                                                                     ; 1       ;
; lcd1602:UU|lcd_data[3]                                                                                                     ; 1       ;
; lcd1602:UU|lcd_data[2]                                                                                                     ; 1       ;
; lcd1602:UU|lcd_data[1]                                                                                                     ; 1       ;
; lcd1602:UU|lcd_data[0]                                                                                                     ; 1       ;
; temp:Temp|counter[31]~97                                                                                                   ; 1       ;
; temp:Temp|counter[30]~93                                                                                                   ; 1       ;
; temp:Temp|counter[30]~92                                                                                                   ; 1       ;
; temp:Temp|counter[29]~91                                                                                                   ; 1       ;
; temp:Temp|counter[29]~90                                                                                                   ; 1       ;
; temp:Temp|counter[28]~89                                                                                                   ; 1       ;
; temp:Temp|counter[28]~88                                                                                                   ; 1       ;
; temp:Temp|counter[27]~87                                                                                                   ; 1       ;
; temp:Temp|counter[27]~86                                                                                                   ; 1       ;
; temp:Temp|counter[26]~85                                                                                                   ; 1       ;
; temp:Temp|counter[26]~84                                                                                                   ; 1       ;
; temp:Temp|counter[25]~83                                                                                                   ; 1       ;
; temp:Temp|counter[25]~82                                                                                                   ; 1       ;
; temp:Temp|counter[24]~81                                                                                                   ; 1       ;
; temp:Temp|counter[24]~80                                                                                                   ; 1       ;
; temp:Temp|counter[23]~79                                                                                                   ; 1       ;
; temp:Temp|counter[23]~78                                                                                                   ; 1       ;
; temp:Temp|counter[22]~77                                                                                                   ; 1       ;
; temp:Temp|counter[22]~76                                                                                                   ; 1       ;
; temp:Temp|counter[21]~75                                                                                                   ; 1       ;
; temp:Temp|counter[21]~74                                                                                                   ; 1       ;
; temp:Temp|counter[20]~73                                                                                                   ; 1       ;
; temp:Temp|counter[20]~72                                                                                                   ; 1       ;
; temp:Temp|counter[19]~71                                                                                                   ; 1       ;
; temp:Temp|counter[19]~70                                                                                                   ; 1       ;
; temp:Temp|counter[18]~69                                                                                                   ; 1       ;
; temp:Temp|counter[18]~68                                                                                                   ; 1       ;
; temp:Temp|counter[17]~67                                                                                                   ; 1       ;
; temp:Temp|counter[17]~66                                                                                                   ; 1       ;
; temp:Temp|counter[16]~65                                                                                                   ; 1       ;
; temp:Temp|counter[16]~64                                                                                                   ; 1       ;
; temp:Temp|counter[15]~63                                                                                                   ; 1       ;
; temp:Temp|counter[15]~62                                                                                                   ; 1       ;
; temp:Temp|counter[14]~61                                                                                                   ; 1       ;
; temp:Temp|counter[14]~60                                                                                                   ; 1       ;
; temp:Temp|counter[13]~59                                                                                                   ; 1       ;
; temp:Temp|counter[13]~58                                                                                                   ; 1       ;
; temp:Temp|counter[12]~57                                                                                                   ; 1       ;
; temp:Temp|counter[12]~56                                                                                                   ; 1       ;
; temp:Temp|counter[11]~55                                                                                                   ; 1       ;
; temp:Temp|counter[11]~54                                                                                                   ; 1       ;
; temp:Temp|counter[10]~53                                                                                                   ; 1       ;
; temp:Temp|counter[10]~52                                                                                                   ; 1       ;
; temp:Temp|counter[9]~51                                                                                                    ; 1       ;
; temp:Temp|counter[9]~50                                                                                                    ; 1       ;
; temp:Temp|counter[8]~49                                                                                                    ; 1       ;
; temp:Temp|counter[8]~48                                                                                                    ; 1       ;
; temp:Temp|counter[7]~47                                                                                                    ; 1       ;
; temp:Temp|counter[7]~46                                                                                                    ; 1       ;
; temp:Temp|counter[6]~45                                                                                                    ; 1       ;
; temp:Temp|counter[6]~44                                                                                                    ; 1       ;
; temp:Temp|counter[5]~43                                                                                                    ; 1       ;
; temp:Temp|counter[5]~42                                                                                                    ; 1       ;
; temp:Temp|counter[4]~41                                                                                                    ; 1       ;
; temp:Temp|counter[4]~40                                                                                                    ; 1       ;
; temp:Temp|counter[3]~39                                                                                                    ; 1       ;
; temp:Temp|counter[3]~38                                                                                                    ; 1       ;
; temp:Temp|counter[2]~37                                                                                                    ; 1       ;
; temp:Temp|counter[2]~36                                                                                                    ; 1       ;
; temp:Temp|counter[1]~35                                                                                                    ; 1       ;
; temp:Temp|counter[1]~34                                                                                                    ; 1       ;
; temp:Temp|counter[0]~33                                                                                                    ; 1       ;
; temp:Temp|counter[0]~32                                                                                                    ; 1       ;
; temp:Temp|Add0~30                                                                                                          ; 1       ;
; temp:Temp|Add0~29                                                                                                          ; 1       ;
; temp:Temp|Add0~28                                                                                                          ; 1       ;
; temp:Temp|Add0~27                                                                                                          ; 1       ;
; temp:Temp|Add0~26                                                                                                          ; 1       ;
; temp:Temp|Add0~25                                                                                                          ; 1       ;
; temp:Temp|Add0~24                                                                                                          ; 1       ;
; temp:Temp|Add0~23                                                                                                          ; 1       ;
; temp:Temp|Add0~22                                                                                                          ; 1       ;
; temp:Temp|Add0~21                                                                                                          ; 1       ;
; temp:Temp|Add0~20                                                                                                          ; 1       ;
; temp:Temp|Add0~19                                                                                                          ; 1       ;
; temp:Temp|Add0~18                                                                                                          ; 1       ;
; temp:Temp|Add0~17                                                                                                          ; 1       ;
; temp:Temp|Add0~16                                                                                                          ; 1       ;
; temp:Temp|Add0~15                                                                                                          ; 1       ;
; temp:Temp|Add0~14                                                                                                          ; 1       ;
; temp:Temp|Add0~13                                                                                                          ; 1       ;
; temp:Temp|Add0~12                                                                                                          ; 1       ;
; temp:Temp|Add0~11                                                                                                          ; 1       ;
; temp:Temp|Add0~10                                                                                                          ; 1       ;
; temp:Temp|Add0~9                                                                                                           ; 1       ;
; temp:Temp|Add0~8                                                                                                           ; 1       ;
; temp:Temp|Add0~7                                                                                                           ; 1       ;
; temp:Temp|Add0~6                                                                                                           ; 1       ;
; temp:Temp|Add0~5                                                                                                           ; 1       ;
; temp:Temp|Add0~4                                                                                                           ; 1       ;
; temp:Temp|Add0~3                                                                                                           ; 1       ;
; temp:Temp|Add0~2                                                                                                           ; 1       ;
; temp:Temp|Add0~1                                                                                                           ; 1       ;
; temp:Temp|Add0~0                                                                                                           ; 1       ;
; DVF:dvf|cnt[7]~22                                                                                                          ; 1       ;
; DVF:dvf|cnt[6]~21                                                                                                          ; 1       ;
; DVF:dvf|cnt[6]~20                                                                                                          ; 1       ;
; DVF:dvf|cnt[5]~19                                                                                                          ; 1       ;
; DVF:dvf|cnt[5]~18                                                                                                          ; 1       ;
; DVF:dvf|cnt[4]~17                                                                                                          ; 1       ;
; DVF:dvf|cnt[4]~16                                                                                                          ; 1       ;
; DVF:dvf|cnt[3]~15                                                                                                          ; 1       ;
; DVF:dvf|cnt[3]~14                                                                                                          ; 1       ;
; DVF:dvf|cnt[2]~13                                                                                                          ; 1       ;
; DVF:dvf|cnt[2]~12                                                                                                          ; 1       ;
; DVF:dvf|cnt[1]~11                                                                                                          ; 1       ;
; DVF:dvf|cnt[1]~10                                                                                                          ; 1       ;
; DVF:dvf|cnt[0]~9                                                                                                           ; 1       ;
; DVF:dvf|cnt[0]~8                                                                                                           ; 1       ;
; temp:Temp|rec[5]~16                                                                                                        ; 1       ;
; temp:Temp|rec[4]~15                                                                                                        ; 1       ;
; temp:Temp|rec[4]~14                                                                                                        ; 1       ;
; temp:Temp|rec[3]~13                                                                                                        ; 1       ;
; temp:Temp|rec[3]~12                                                                                                        ; 1       ;
; temp:Temp|rec[2]~11                                                                                                        ; 1       ;
; temp:Temp|rec[2]~10                                                                                                        ; 1       ;
; temp:Temp|rec[1]~9                                                                                                         ; 1       ;
; temp:Temp|rec[1]~8                                                                                                         ; 1       ;
; temp:Temp|rec[0]~7                                                                                                         ; 1       ;
; temp:Temp|rec[0]~6                                                                                                         ; 1       ;
; temp:Temp|rec[0]                                                                                                           ; 1       ;
; temp:Temp|rec[1]                                                                                                           ; 1       ;
; temp:Temp|rec[2]                                                                                                           ; 1       ;
; lcd1602:UU|Add0~62                                                                                                         ; 1       ;
; lcd1602:UU|Add0~61                                                                                                         ; 1       ;
; lcd1602:UU|Add0~60                                                                                                         ; 1       ;
; lcd1602:UU|Add0~59                                                                                                         ; 1       ;
; lcd1602:UU|Add0~58                                                                                                         ; 1       ;
; lcd1602:UU|Add0~57                                                                                                         ; 1       ;
; lcd1602:UU|Add0~56                                                                                                         ; 1       ;
; lcd1602:UU|Add0~55                                                                                                         ; 1       ;
; lcd1602:UU|Add0~54                                                                                                         ; 1       ;
; lcd1602:UU|Add0~53                                                                                                         ; 1       ;
; lcd1602:UU|Add0~52                                                                                                         ; 1       ;
; lcd1602:UU|Add0~51                                                                                                         ; 1       ;
; lcd1602:UU|Add0~50                                                                                                         ; 1       ;
; lcd1602:UU|Add0~49                                                                                                         ; 1       ;
; lcd1602:UU|Add0~48                                                                                                         ; 1       ;
; lcd1602:UU|Add0~47                                                                                                         ; 1       ;
; lcd1602:UU|Add0~46                                                                                                         ; 1       ;
; lcd1602:UU|Add0~45                                                                                                         ; 1       ;
; lcd1602:UU|Add0~44                                                                                                         ; 1       ;
; lcd1602:UU|Add0~43                                                                                                         ; 1       ;
; lcd1602:UU|Add0~42                                                                                                         ; 1       ;
; lcd1602:UU|Add0~41                                                                                                         ; 1       ;
; lcd1602:UU|Add0~40                                                                                                         ; 1       ;
; lcd1602:UU|Add0~39                                                                                                         ; 1       ;
; lcd1602:UU|Add0~38                                                                                                         ; 1       ;
; lcd1602:UU|Add0~37                                                                                                         ; 1       ;
; lcd1602:UU|Add0~36                                                                                                         ; 1       ;
; lcd1602:UU|Add0~35                                                                                                         ; 1       ;
; lcd1602:UU|Add0~34                                                                                                         ; 1       ;
; lcd1602:UU|Add0~33                                                                                                         ; 1       ;
; lcd1602:UU|Add0~32                                                                                                         ; 1       ;
; lcd1602:UU|Add0~31                                                                                                         ; 1       ;
; lcd1602:UU|Add0~30                                                                                                         ; 1       ;
; lcd1602:UU|Add0~29                                                                                                         ; 1       ;
; lcd1602:UU|Add0~28                                                                                                         ; 1       ;
; lcd1602:UU|Add0~27                                                                                                         ; 1       ;
; lcd1602:UU|Add0~26                                                                                                         ; 1       ;
; lcd1602:UU|Add0~25                                                                                                         ; 1       ;
; lcd1602:UU|Add0~24                                                                                                         ; 1       ;
; lcd1602:UU|Add0~23                                                                                                         ; 1       ;
; lcd1602:UU|Add0~22                                                                                                         ; 1       ;
; lcd1602:UU|Add0~21                                                                                                         ; 1       ;
; lcd1602:UU|Add0~20                                                                                                         ; 1       ;
; lcd1602:UU|Add0~19                                                                                                         ; 1       ;
; lcd1602:UU|Add0~18                                                                                                         ; 1       ;
; lcd1602:UU|Add0~17                                                                                                         ; 1       ;
; lcd1602:UU|Add0~16                                                                                                         ; 1       ;
; lcd1602:UU|Add0~15                                                                                                         ; 1       ;
; lcd1602:UU|Add0~14                                                                                                         ; 1       ;
; lcd1602:UU|Add0~13                                                                                                         ; 1       ;
; lcd1602:UU|Add0~12                                                                                                         ; 1       ;
; lcd1602:UU|Add0~11                                                                                                         ; 1       ;
; lcd1602:UU|Add0~10                                                                                                         ; 1       ;
; lcd1602:UU|Add0~9                                                                                                          ; 1       ;
; lcd1602:UU|Add0~8                                                                                                          ; 1       ;
; lcd1602:UU|Add0~7                                                                                                          ; 1       ;
; lcd1602:UU|Add0~6                                                                                                          ; 1       ;
; lcd1602:UU|Add0~5                                                                                                          ; 1       ;
; lcd1602:UU|Add0~4                                                                                                          ; 1       ;
; lcd1602:UU|Add0~3                                                                                                          ; 1       ;
; lcd1602:UU|Add0~2                                                                                                          ; 1       ;
; lcd1602:UU|Add0~1                                                                                                          ; 1       ;
; lcd1602:UU|Add0~0                                                                                                          ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[4]~7  ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[3]~5  ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[3]~4  ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[2]~3  ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[2]~2  ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[1]~1  ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[1]~0  ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[4]~7  ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[3]~5  ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[3]~4  ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[2]~3  ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[2]~2  ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[1]~1  ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[1]~0  ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[4]~7  ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[3]~5  ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[3]~4  ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[2]~3  ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[1]~1  ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[4]~7  ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[3]~5  ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[3]~4  ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[2]~3  ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[1]~1  ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[3]~5  ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[3]~4  ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[2]~3  ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[1]~1  ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[4]~7  ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[3]~5  ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[3]~4  ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[2]~3  ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[2]~2  ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[1]~1  ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[1]~0  ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[4]~7  ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[3]~5  ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[3]~4  ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[2]~3  ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[2]~2  ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[1]~1  ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[1]~0  ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[4]~7  ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[3]~5  ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[3]~4  ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[2]~3  ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[1]~1  ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[4]~7  ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[3]~5  ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[3]~4  ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[2]~3  ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[1]~1  ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[3]~5  ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[3]~4  ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[2]~3  ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[1]~1  ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[4]~7  ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[3]~5  ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[3]~4  ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[2]~3  ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[2]~2  ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[1]~1  ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[1]~0  ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[4]~7  ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[3]~5  ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[3]~4  ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[2]~3  ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[1]~1  ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[1]~0  ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[4]~7  ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[3]~5  ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[3]~4  ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[2]~3  ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[1]~1  ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[4]~7  ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[3]~5  ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[3]~4  ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[2]~3  ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[1]~1  ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[3]~5  ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[3]~4  ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[2]~3  ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[1]~1  ; 1       ;
; lpm_divide:Div2|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[8]~12 ; 1       ;
; lpm_divide:Div2|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[7]~11 ; 1       ;
; lpm_divide:Div2|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[6]~9  ; 1       ;
; lpm_divide:Div2|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[5]~7  ; 1       ;
; lpm_divide:Div2|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[4]~5  ; 1       ;
; lpm_divide:Div2|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[3]~3  ; 1       ;
; lpm_divide:Div2|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[2]~1  ; 1       ;
; lpm_divide:Div2|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[6]~9  ; 1       ;
; lpm_divide:Div2|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[6]~8  ; 1       ;
; lpm_divide:Div2|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[5]~7  ; 1       ;
; lpm_divide:Div2|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[5]~6  ; 1       ;
; lpm_divide:Div2|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[4]~5  ; 1       ;
; lpm_divide:Div2|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[4]~4  ; 1       ;
; lpm_divide:Div2|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[3]~3  ; 1       ;
; lpm_divide:Div2|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[3]~2  ; 1       ;
; lpm_divide:Div2|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[2]~1  ; 1       ;
; lpm_divide:Div2|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[2]~0  ; 1       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_6_result_int[5]~8  ; 1       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_6_result_int[4]~7  ; 1       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_6_result_int[3]~5  ; 1       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_6_result_int[2]~3  ; 1       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_6_result_int[1]~1  ; 1       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[4]~7  ; 1       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[3]~5  ; 1       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[3]~4  ; 1       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[2]~3  ; 1       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[2]~2  ; 1       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[1]~1  ; 1       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[1]~0  ; 1       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[4]~7  ; 1       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[3]~5  ; 1       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[3]~4  ; 1       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[2]~3  ; 1       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[1]~1  ; 1       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[3]~5  ; 1       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[3]~4  ; 1       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[2]~3  ; 1       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[1]~1  ; 1       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[7]~11 ; 1       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[6]~9  ; 1       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[5]~7  ; 1       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[4]~5  ; 1       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[3]~3  ; 1       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[2]~1  ; 1       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[6]~9  ; 1       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[6]~8  ; 1       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[5]~7  ; 1       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[4]~5  ; 1       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[3]~3  ; 1       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[2]~1  ; 1       ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_6_result_int[5]~8  ; 1       ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_6_result_int[4]~7  ; 1       ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_6_result_int[3]~5  ; 1       ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_6_result_int[2]~3  ; 1       ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_6_result_int[1]~1  ; 1       ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[0]~10 ; 1       ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[4]~7  ; 1       ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[3]~5  ; 1       ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[3]~4  ; 1       ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[2]~3  ; 1       ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[2]~2  ; 1       ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[1]~1  ; 1       ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[1]~0  ; 1       ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[4]~7  ; 1       ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[3]~5  ; 1       ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[3]~4  ; 1       ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[2]~3  ; 1       ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[1]~1  ; 1       ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[3]~5  ; 1       ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[3]~4  ; 1       ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[2]~3  ; 1       ;
; lpm_divide:Div3|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[1]~1  ; 1       ;
; lpm_divide:Mod2|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[7]~11 ; 1       ;
; lpm_divide:Mod2|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[6]~9  ; 1       ;
; lpm_divide:Mod2|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[5]~7  ; 1       ;
; lpm_divide:Mod2|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[4]~5  ; 1       ;
; lpm_divide:Mod2|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[3]~3  ; 1       ;
; lpm_divide:Mod2|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[2]~1  ; 1       ;
; lpm_divide:Mod2|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[6]~9  ; 1       ;
; lpm_divide:Mod2|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[6]~8  ; 1       ;
; lpm_divide:Mod2|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[5]~7  ; 1       ;
+----------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 646 / 32,401 ( 2 % )   ;
; C16 interconnects           ; 7 / 1,326 ( < 1 % )    ;
; C4 interconnects            ; 200 / 21,816 ( < 1 % ) ;
; Direct links                ; 247 / 32,401 ( < 1 % ) ;
; Global clocks               ; 3 / 10 ( 30 % )        ;
; Local interconnects         ; 434 / 10,320 ( 4 % )   ;
; R24 interconnects           ; 7 / 1,289 ( < 1 % )    ;
; R4 interconnects            ; 297 / 28,186 ( 1 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.87) ; Number of LABs  (Total = 54) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 5                            ;
; 2                                           ; 1                            ;
; 3                                           ; 1                            ;
; 4                                           ; 0                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 2                            ;
; 9                                           ; 1                            ;
; 10                                          ; 1                            ;
; 11                                          ; 0                            ;
; 12                                          ; 2                            ;
; 13                                          ; 4                            ;
; 14                                          ; 2                            ;
; 15                                          ; 3                            ;
; 16                                          ; 31                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.28) ; Number of LABs  (Total = 54) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 16                           ;
; 1 Clock                            ; 29                           ;
; 1 Clock enable                     ; 18                           ;
; 1 Sync. clear                      ; 5                            ;
; 2 Clock enables                    ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 15.56) ; Number of LABs  (Total = 54) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 3                            ;
; 2                                            ; 3                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 2                            ;
; 10                                           ; 0                            ;
; 11                                           ; 2                            ;
; 12                                           ; 2                            ;
; 13                                           ; 2                            ;
; 14                                           ; 4                            ;
; 15                                           ; 7                            ;
; 16                                           ; 4                            ;
; 17                                           ; 3                            ;
; 18                                           ; 2                            ;
; 19                                           ; 2                            ;
; 20                                           ; 1                            ;
; 21                                           ; 2                            ;
; 22                                           ; 1                            ;
; 23                                           ; 1                            ;
; 24                                           ; 0                            ;
; 25                                           ; 2                            ;
; 26                                           ; 2                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 5                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.72) ; Number of LABs  (Total = 54) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 9                            ;
; 2                                               ; 3                            ;
; 3                                               ; 4                            ;
; 4                                               ; 3                            ;
; 5                                               ; 3                            ;
; 6                                               ; 1                            ;
; 7                                               ; 3                            ;
; 8                                               ; 6                            ;
; 9                                               ; 3                            ;
; 10                                              ; 5                            ;
; 11                                              ; 4                            ;
; 12                                              ; 0                            ;
; 13                                              ; 2                            ;
; 14                                              ; 0                            ;
; 15                                              ; 0                            ;
; 16                                              ; 5                            ;
; 17                                              ; 1                            ;
; 18                                              ; 1                            ;
; 19                                              ; 0                            ;
; 20                                              ; 0                            ;
; 21                                              ; 0                            ;
; 22                                              ; 0                            ;
; 23                                              ; 0                            ;
; 24                                              ; 0                            ;
; 25                                              ; 0                            ;
; 26                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 11.13) ; Number of LABs  (Total = 54) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 1                            ;
; 3                                            ; 3                            ;
; 4                                            ; 5                            ;
; 5                                            ; 2                            ;
; 6                                            ; 4                            ;
; 7                                            ; 1                            ;
; 8                                            ; 3                            ;
; 9                                            ; 2                            ;
; 10                                           ; 4                            ;
; 11                                           ; 5                            ;
; 12                                           ; 2                            ;
; 13                                           ; 3                            ;
; 14                                           ; 3                            ;
; 15                                           ; 2                            ;
; 16                                           ; 5                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 3                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 13           ; 0            ; 13           ; 0            ; 0            ; 14        ; 13           ; 0            ; 14        ; 14        ; 0            ; 12           ; 0            ; 0            ; 3            ; 0            ; 12           ; 3            ; 0            ; 0            ; 0            ; 12           ; 0            ; 0            ; 0            ; 0            ; 0            ; 14        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 1            ; 14           ; 1            ; 14           ; 14           ; 0         ; 1            ; 14           ; 0         ; 0         ; 14           ; 2            ; 14           ; 14           ; 11           ; 14           ; 2            ; 11           ; 14           ; 14           ; 14           ; 2            ; 14           ; 14           ; 14           ; 14           ; 14           ; 0         ; 14           ; 14           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; lcd_rs             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_en             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rw             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Data               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 2.1               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details              ;
+-----------------+----------------------+-------------------+
; Source Register ; Destination Register ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; DVF:dvf|clkout  ; DVF:dvf|clkout       ; 2.139             ;
; DVF:dvf|cnt[6]  ; DVF:dvf|clkout       ; 1.070             ;
; DVF:dvf|cnt[5]  ; DVF:dvf|clkout       ; 1.070             ;
; DVF:dvf|cnt[3]  ; DVF:dvf|clkout       ; 1.070             ;
; DVF:dvf|cnt[2]  ; DVF:dvf|clkout       ; 1.070             ;
; DVF:dvf|cnt[1]  ; DVF:dvf|clkout       ; 1.070             ;
; DVF:dvf|cnt[0]  ; DVF:dvf|clkout       ; 1.070             ;
; DVF:dvf|cnt[4]  ; DVF:dvf|clkout       ; 1.070             ;
; DVF:dvf|cnt[7]  ; DVF:dvf|clkout       ; 1.070             ;
+-----------------+----------------------+-------------------+
Note: This table only shows the top 9 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (119006): Selected device EP4CE6E22C8 for design "webdu"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10E22C8 is compatible
    Info (176445): Device EP4CE15E22C8 is compatible
    Info (176445): Device EP4CE22E22C8 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 1 pins of 14 total pins
    Info (169086): Pin lcd_rw not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'webdu.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN 91 (CLK4, DIFFCLK_2p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node DVF:dvf|clkout 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DVF:dvf|clkout~0
Info (176353): Automatically promoted node reset~input (placed in PIN 90 (CLK5, DIFFCLK_2n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 1 (unused VREF, 2.5V VCCIO, 0 input, 1 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  7 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  8 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  11 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  14 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has 2.5V VCCIO pins. 1 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 2.5V VCCIO pins. 9 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 3 total pin(s) used --  10 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  12 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X23_Y12 to location X34_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.88 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file D:/Data/git/Graduation project/Client/FPGA/DHT11/webdu.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 5484 megabytes
    Info: Processing ended: Mon Mar 04 12:13:12 2019
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:09


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Data/git/Graduation project/Client/FPGA/DHT11/webdu.fit.smsg.


