TimeQuest Timing Analyzer report for projeto_6
Thu Dec 14 18:32:24 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CK'
 12. Slow Model Hold: 'CK'
 13. Slow Model Minimum Pulse Width: 'CK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'CK'
 24. Fast Model Hold: 'CK'
 25. Fast Model Minimum Pulse Width: 'CK'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; projeto_6                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CK         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CK }  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 333.0 MHz ; 333.0 MHz       ; CK         ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CK    ; -2.003 ; -180.737      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CK    ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CK    ; -1.380 ; -115.380              ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CK'                                                                                                                                                                                               ;
+--------+----------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.003 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_11|q  ; CK           ; CK          ; 1.000        ; 0.006      ; 3.045      ;
; -2.003 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_10|q  ; CK           ; CK          ; 1.000        ; 0.006      ; 3.045      ;
; -2.003 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_12|q  ; CK           ; CK          ; 1.000        ; 0.006      ; 3.045      ;
; -2.003 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_09|q  ; CK           ; CK          ; 1.000        ; 0.006      ; 3.045      ;
; -2.003 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_05|q  ; CK           ; CK          ; 1.000        ; 0.006      ; 3.045      ;
; -1.987 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_01|q  ; CK           ; CK          ; 1.000        ; 0.006      ; 3.029      ;
; -1.956 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_11|q  ; CK           ; CK          ; 1.000        ; 0.006      ; 2.998      ;
; -1.956 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_10|q  ; CK           ; CK          ; 1.000        ; 0.006      ; 2.998      ;
; -1.956 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_12|q  ; CK           ; CK          ; 1.000        ; 0.006      ; 2.998      ;
; -1.956 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_09|q  ; CK           ; CK          ; 1.000        ; 0.006      ; 2.998      ;
; -1.956 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_05|q  ; CK           ; CK          ; 1.000        ; 0.006      ; 2.998      ;
; -1.940 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_01|q  ; CK           ; CK          ; 1.000        ; 0.006      ; 2.982      ;
; -1.831 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_11|q  ; CK           ; CK          ; 1.000        ; 0.006      ; 2.873      ;
; -1.831 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_10|q  ; CK           ; CK          ; 1.000        ; 0.006      ; 2.873      ;
; -1.831 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_12|q  ; CK           ; CK          ; 1.000        ; 0.006      ; 2.873      ;
; -1.831 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_09|q  ; CK           ; CK          ; 1.000        ; 0.006      ; 2.873      ;
; -1.831 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_05|q  ; CK           ; CK          ; 1.000        ; 0.006      ; 2.873      ;
; -1.815 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_01|q  ; CK           ; CK          ; 1.000        ; 0.006      ; 2.857      ;
; -1.791 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_01|q ; CK           ; CK          ; 1.000        ; 0.003      ; 2.830      ;
; -1.791 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_10|q ; CK           ; CK          ; 1.000        ; 0.003      ; 2.830      ;
; -1.791 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_12|q ; CK           ; CK          ; 1.000        ; 0.003      ; 2.830      ;
; -1.791 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_06|q ; CK           ; CK          ; 1.000        ; 0.003      ; 2.830      ;
; -1.791 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_03|q ; CK           ; CK          ; 1.000        ; 0.003      ; 2.830      ;
; -1.791 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_02|q ; CK           ; CK          ; 1.000        ; 0.003      ; 2.830      ;
; -1.791 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_00|q ; CK           ; CK          ; 1.000        ; 0.003      ; 2.830      ;
; -1.780 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_01|q  ; CK           ; CK          ; 1.000        ; 0.006      ; 2.822      ;
; -1.778 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_08|q  ; CK           ; CK          ; 1.000        ; 0.008      ; 2.822      ;
; -1.769 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_11|q  ; CK           ; CK          ; 1.000        ; 0.006      ; 2.811      ;
; -1.769 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_10|q  ; CK           ; CK          ; 1.000        ; 0.006      ; 2.811      ;
; -1.769 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_12|q  ; CK           ; CK          ; 1.000        ; 0.006      ; 2.811      ;
; -1.769 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_09|q  ; CK           ; CK          ; 1.000        ; 0.006      ; 2.811      ;
; -1.769 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_05|q  ; CK           ; CK          ; 1.000        ; 0.006      ; 2.811      ;
; -1.769 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_01|q  ; CK           ; CK          ; 1.000        ; 0.007      ; 2.812      ;
; -1.768 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_08|q  ; CK           ; CK          ; 1.000        ; 0.008      ; 2.812      ;
; -1.763 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_01|q ; CK           ; CK          ; 1.000        ; 0.009      ; 2.808      ;
; -1.763 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_11|q ; CK           ; CK          ; 1.000        ; 0.009      ; 2.808      ;
; -1.763 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_09|q ; CK           ; CK          ; 1.000        ; 0.009      ; 2.808      ;
; -1.763 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_07|q ; CK           ; CK          ; 1.000        ; 0.009      ; 2.808      ;
; -1.763 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_06|q ; CK           ; CK          ; 1.000        ; 0.009      ; 2.808      ;
; -1.763 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_11|q  ; CK           ; CK          ; 1.000        ; 0.007      ; 2.806      ;
; -1.763 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_10|q  ; CK           ; CK          ; 1.000        ; 0.007      ; 2.806      ;
; -1.763 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_12|q  ; CK           ; CK          ; 1.000        ; 0.007      ; 2.806      ;
; -1.763 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_09|q  ; CK           ; CK          ; 1.000        ; 0.007      ; 2.806      ;
; -1.763 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_05|q  ; CK           ; CK          ; 1.000        ; 0.007      ; 2.806      ;
; -1.757 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_07|q  ; CK           ; CK          ; 1.000        ; 0.002      ; 2.795      ;
; -1.757 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_06|q  ; CK           ; CK          ; 1.000        ; 0.002      ; 2.795      ;
; -1.757 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_04|q  ; CK           ; CK          ; 1.000        ; 0.002      ; 2.795      ;
; -1.757 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_03|q  ; CK           ; CK          ; 1.000        ; 0.002      ; 2.795      ;
; -1.757 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_02|q  ; CK           ; CK          ; 1.000        ; 0.002      ; 2.795      ;
; -1.757 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_00|q  ; CK           ; CK          ; 1.000        ; 0.002      ; 2.795      ;
; -1.757 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_01|q ; CK           ; CK          ; 1.000        ; 0.003      ; 2.796      ;
; -1.757 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_10|q ; CK           ; CK          ; 1.000        ; 0.003      ; 2.796      ;
; -1.757 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_12|q ; CK           ; CK          ; 1.000        ; 0.003      ; 2.796      ;
; -1.757 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_06|q ; CK           ; CK          ; 1.000        ; 0.003      ; 2.796      ;
; -1.757 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_03|q ; CK           ; CK          ; 1.000        ; 0.003      ; 2.796      ;
; -1.757 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_02|q ; CK           ; CK          ; 1.000        ; 0.003      ; 2.796      ;
; -1.757 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_00|q ; CK           ; CK          ; 1.000        ; 0.003      ; 2.796      ;
; -1.756 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_11|q ; CK           ; CK          ; 1.000        ; 0.005      ; 2.797      ;
; -1.756 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_09|q ; CK           ; CK          ; 1.000        ; 0.005      ; 2.797      ;
; -1.756 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_08|q ; CK           ; CK          ; 1.000        ; 0.005      ; 2.797      ;
; -1.756 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_07|q ; CK           ; CK          ; 1.000        ; 0.005      ; 2.797      ;
; -1.756 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_05|q ; CK           ; CK          ; 1.000        ; 0.005      ; 2.797      ;
; -1.756 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_04|q ; CK           ; CK          ; 1.000        ; 0.005      ; 2.797      ;
; -1.746 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_01|q ; CK           ; CK          ; 1.000        ; 0.009      ; 2.791      ;
; -1.746 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_07|q ; CK           ; CK          ; 1.000        ; 0.009      ; 2.791      ;
; -1.746 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_06|q ; CK           ; CK          ; 1.000        ; 0.009      ; 2.791      ;
; -1.733 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_01|q  ; CK           ; CK          ; 1.000        ; 0.006      ; 2.775      ;
; -1.731 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_00|q ; CK           ; CK          ; 1.000        ; -0.002     ; 2.765      ;
; -1.731 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_08|q  ; CK           ; CK          ; 1.000        ; 0.008      ; 2.775      ;
; -1.729 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_01|q ; CK           ; CK          ; 1.000        ; 0.009      ; 2.774      ;
; -1.729 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_11|q ; CK           ; CK          ; 1.000        ; 0.009      ; 2.774      ;
; -1.729 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_09|q ; CK           ; CK          ; 1.000        ; 0.009      ; 2.774      ;
; -1.729 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_07|q ; CK           ; CK          ; 1.000        ; 0.009      ; 2.774      ;
; -1.729 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_06|q ; CK           ; CK          ; 1.000        ; 0.009      ; 2.774      ;
; -1.722 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_06|q ; CK           ; CK          ; 1.000        ; 0.003      ; 2.761      ;
; -1.722 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_03|q ; CK           ; CK          ; 1.000        ; 0.003      ; 2.761      ;
; -1.722 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_11|q  ; CK           ; CK          ; 1.000        ; 0.006      ; 2.764      ;
; -1.722 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_10|q  ; CK           ; CK          ; 1.000        ; 0.006      ; 2.764      ;
; -1.722 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_12|q  ; CK           ; CK          ; 1.000        ; 0.006      ; 2.764      ;
; -1.722 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_09|q  ; CK           ; CK          ; 1.000        ; 0.006      ; 2.764      ;
; -1.722 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_05|q  ; CK           ; CK          ; 1.000        ; 0.006      ; 2.764      ;
; -1.722 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_11|q ; CK           ; CK          ; 1.000        ; 0.005      ; 2.763      ;
; -1.722 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_09|q ; CK           ; CK          ; 1.000        ; 0.005      ; 2.763      ;
; -1.722 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_08|q ; CK           ; CK          ; 1.000        ; 0.005      ; 2.763      ;
; -1.722 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_07|q ; CK           ; CK          ; 1.000        ; 0.005      ; 2.763      ;
; -1.722 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_05|q ; CK           ; CK          ; 1.000        ; 0.005      ; 2.763      ;
; -1.722 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_04|q ; CK           ; CK          ; 1.000        ; 0.005      ; 2.763      ;
; -1.721 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_08|q  ; CK           ; CK          ; 1.000        ; 0.008      ; 2.765      ;
; -1.720 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_11|q  ; CK           ; CK          ; 1.000        ; 0.006      ; 2.762      ;
; -1.720 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_10|q  ; CK           ; CK          ; 1.000        ; 0.006      ; 2.762      ;
; -1.720 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_12|q  ; CK           ; CK          ; 1.000        ; 0.006      ; 2.762      ;
; -1.720 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_09|q  ; CK           ; CK          ; 1.000        ; 0.006      ; 2.762      ;
; -1.720 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_05|q  ; CK           ; CK          ; 1.000        ; 0.006      ; 2.762      ;
; -1.719 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_04|q ; CK           ; CK          ; 1.000        ; -0.004     ; 2.751      ;
; -1.719 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_00|q ; CK           ; CK          ; 1.000        ; -0.004     ; 2.751      ;
; -1.717 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_10|q  ; CK           ; CK          ; 1.000        ; 0.002      ; 2.755      ;
; -1.717 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_12|q  ; CK           ; CK          ; 1.000        ; 0.002      ; 2.755      ;
; -1.717 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_08|q  ; CK           ; CK          ; 1.000        ; 0.002      ; 2.755      ;
; -1.717 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_07|q  ; CK           ; CK          ; 1.000        ; 0.002      ; 2.755      ;
; -1.717 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_06|q  ; CK           ; CK          ; 1.000        ; 0.002      ; 2.755      ;
+--------+----------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CK'                                                                                                                                                                                               ;
+-------+----------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffd:FF4|q   ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffd:FF4|q                                 ; CK           ; CK          ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.657      ;
; 0.543 ; bnt_sincrono:bnt_rd|ffd:FFD1|q                     ; bnt_sincrono:bnt_rd|ffd:FFD2|q                                                   ; CK           ; CK          ; 0.000        ; 0.000      ; 0.809      ;
; 0.552 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; bnt_sincrono:bnt_wr|ffd:FFD2|q                                                   ; CK           ; CK          ; 0.000        ; 0.000      ; 0.818      ;
; 0.964 ; bnt_sincrono:bnt_rd|ffd:FFD2|q                     ; ffd:FFD_00|q                                                                     ; CK           ; CK          ; 0.000        ; 0.000      ; 1.230      ;
; 1.004 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 1.270      ;
; 1.128 ; bnt_sincrono:bnt_rd|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS                               ; CK           ; CK          ; 0.000        ; 0.001      ; 1.395      ;
; 1.212 ; bnt_sincrono:bnt_rd|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffd:FF4|q                                 ; CK           ; CK          ; 0.000        ; 0.000      ; 1.478      ;
; 1.241 ; bnt_sincrono:bnt_rd|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 1.507      ;
; 1.254 ; bnt_sincrono:bnt_rd|ffd:FFD1|q                     ; ffd:FFD_00|q                                                                     ; CK           ; CK          ; 0.000        ; 0.000      ; 1.520      ;
; 1.401 ; bnt_sincrono:bnt_rd|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; CK           ; CK          ; 0.000        ; 0.001      ; 1.668      ;
; 1.418 ; bnt_sincrono:bnt_rd|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS                               ; CK           ; CK          ; 0.000        ; 0.001      ; 1.685      ;
; 1.442 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; CK           ; CK          ; 0.000        ; 0.001      ; 1.709      ;
; 1.446 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS                               ; CK           ; CK          ; 0.000        ; 0.001      ; 1.713      ;
; 1.489 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 1.755      ;
; 1.502 ; bnt_sincrono:bnt_rd|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffd:FF4|q                                 ; CK           ; CK          ; 0.000        ; 0.000      ; 1.768      ;
; 1.531 ; bnt_sincrono:bnt_rd|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 1.797      ;
; 1.567 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 1.833      ;
; 1.571 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 1.837      ;
; 1.615 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS                               ; CK           ; CK          ; 0.000        ; -0.001     ; 1.880      ;
; 1.619 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffd:FF4|q                                 ; CK           ; CK          ; 0.000        ; -0.001     ; 1.884      ;
; 1.652 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 1.918      ;
; 1.686 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 1.952      ;
; 1.690 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 1.956      ;
; 1.691 ; bnt_sincrono:bnt_rd|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; CK           ; CK          ; 0.000        ; 0.001      ; 1.958      ;
; 1.715 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_11|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.981      ;
; 1.715 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_10|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.981      ;
; 1.715 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_12|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.981      ;
; 1.715 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_09|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.981      ;
; 1.715 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_08|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.981      ;
; 1.715 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_05|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.981      ;
; 1.715 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_03|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.981      ;
; 1.715 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_02|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.981      ;
; 1.723 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS                               ; CK           ; CK          ; 0.000        ; 0.001      ; 1.990      ;
; 1.730 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 1.996      ;
; 1.734 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 2.000      ;
; 1.763 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_01|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 2.030      ;
; 1.763 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_11|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 2.030      ;
; 1.763 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_10|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 2.030      ;
; 1.763 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_12|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 2.030      ;
; 1.763 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_09|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 2.030      ;
; 1.763 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_08|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 2.030      ;
; 1.763 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_07|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 2.030      ;
; 1.763 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_06|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 2.030      ;
; 1.763 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_05|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 2.030      ;
; 1.763 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_04|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 2.030      ;
; 1.763 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_03|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 2.030      ;
; 1.763 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_02|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 2.030      ;
; 1.763 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_00|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 2.030      ;
; 1.827 ; bnt_sincrono:bnt_rd|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS                               ; CK           ; CK          ; 0.000        ; 0.001      ; 2.094      ;
; 1.853 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_01|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 2.120      ;
; 1.853 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_11|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 2.120      ;
; 1.853 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_09|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 2.120      ;
; 1.870 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_11|q ; CK           ; CK          ; 0.000        ; 0.001      ; 2.137      ;
; 1.870 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_10|q ; CK           ; CK          ; 0.000        ; 0.001      ; 2.137      ;
; 1.870 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_12|q ; CK           ; CK          ; 0.000        ; 0.001      ; 2.137      ;
; 1.870 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_09|q ; CK           ; CK          ; 0.000        ; 0.001      ; 2.137      ;
; 1.870 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_08|q ; CK           ; CK          ; 0.000        ; 0.001      ; 2.137      ;
; 1.870 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_05|q ; CK           ; CK          ; 0.000        ; 0.001      ; 2.137      ;
; 1.870 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_03|q ; CK           ; CK          ; 0.000        ; 0.001      ; 2.137      ;
; 1.870 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_02|q ; CK           ; CK          ; 0.000        ; 0.001      ; 2.137      ;
; 1.878 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_11|q ; CK           ; CK          ; 0.000        ; 0.005      ; 2.149      ;
; 1.878 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_07|q ; CK           ; CK          ; 0.000        ; 0.005      ; 2.149      ;
; 1.885 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_01|q ; CK           ; CK          ; 0.000        ; -0.001     ; 2.150      ;
; 1.885 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_10|q ; CK           ; CK          ; 0.000        ; -0.001     ; 2.150      ;
; 1.885 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_12|q ; CK           ; CK          ; 0.000        ; -0.001     ; 2.150      ;
; 1.885 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_09|q ; CK           ; CK          ; 0.000        ; -0.001     ; 2.150      ;
; 1.885 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_08|q ; CK           ; CK          ; 0.000        ; -0.001     ; 2.150      ;
; 1.885 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_05|q ; CK           ; CK          ; 0.000        ; -0.001     ; 2.150      ;
; 1.885 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_04|q ; CK           ; CK          ; 0.000        ; -0.001     ; 2.150      ;
; 1.885 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_02|q ; CK           ; CK          ; 0.000        ; -0.001     ; 2.150      ;
; 1.968 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_11|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.234      ;
; 1.968 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_10|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.234      ;
; 1.968 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_12|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.234      ;
; 1.968 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_09|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.234      ;
; 1.968 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_08|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.234      ;
; 1.968 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_05|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.234      ;
; 1.968 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_03|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.234      ;
; 1.968 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_02|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.234      ;
; 1.971 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_01|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 2.238      ;
; 1.971 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_11|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 2.238      ;
; 1.971 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_09|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 2.238      ;
; 1.976 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_11|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.242      ;
; 1.976 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_10|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.242      ;
; 1.976 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_12|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.242      ;
; 1.976 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_09|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.242      ;
; 1.976 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_08|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.242      ;
; 1.976 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_05|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.242      ;
; 1.976 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_03|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.242      ;
; 1.976 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_02|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.242      ;
; 2.041 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_01|q  ; CK           ; CK          ; 0.000        ; 0.002      ; 2.309      ;
; 2.041 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_11|q  ; CK           ; CK          ; 0.000        ; 0.002      ; 2.309      ;
; 2.041 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_09|q  ; CK           ; CK          ; 0.000        ; 0.002      ; 2.309      ;
; 2.048 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_11|q ; CK           ; CK          ; 0.000        ; 0.006      ; 2.320      ;
; 2.048 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_07|q ; CK           ; CK          ; 0.000        ; 0.006      ; 2.320      ;
; 2.055 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_01|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.321      ;
; 2.055 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_10|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.321      ;
+-------+----------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CK'                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CK    ; Rise       ; CK                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_11|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_11|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_12|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_12|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_11|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_11|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_12|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_12|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_11|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_11|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_12|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_12|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; RD         ; CK         ; 3.705 ; 3.705 ; Rise       ; CK              ;
; SW_13[*]   ; CK         ; 4.603 ; 4.603 ; Rise       ; CK              ;
;  SW_13[0]  ; CK         ; 4.603 ; 4.603 ; Rise       ; CK              ;
;  SW_13[1]  ; CK         ; 0.604 ; 0.604 ; Rise       ; CK              ;
;  SW_13[2]  ; CK         ; 4.366 ; 4.366 ; Rise       ; CK              ;
;  SW_13[3]  ; CK         ; 4.165 ; 4.165 ; Rise       ; CK              ;
;  SW_13[4]  ; CK         ; 3.860 ; 3.860 ; Rise       ; CK              ;
;  SW_13[5]  ; CK         ; 3.895 ; 3.895 ; Rise       ; CK              ;
;  SW_13[6]  ; CK         ; 4.120 ; 4.120 ; Rise       ; CK              ;
;  SW_13[7]  ; CK         ; 4.212 ; 4.212 ; Rise       ; CK              ;
;  SW_13[8]  ; CK         ; 4.372 ; 4.372 ; Rise       ; CK              ;
;  SW_13[9]  ; CK         ; 3.860 ; 3.860 ; Rise       ; CK              ;
;  SW_13[10] ; CK         ; 3.990 ; 3.990 ; Rise       ; CK              ;
;  SW_13[11] ; CK         ; 0.613 ; 0.613 ; Rise       ; CK              ;
;  SW_13[12] ; CK         ; 4.108 ; 4.108 ; Rise       ; CK              ;
; WR         ; CK         ; 3.913 ; 3.913 ; Rise       ; CK              ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; RD         ; CK         ; -3.475 ; -3.475 ; Rise       ; CK              ;
; SW_13[*]   ; CK         ; 0.186  ; 0.186  ; Rise       ; CK              ;
;  SW_13[0]  ; CK         ; -3.892 ; -3.892 ; Rise       ; CK              ;
;  SW_13[1]  ; CK         ; 0.064  ; 0.064  ; Rise       ; CK              ;
;  SW_13[2]  ; CK         ; -2.993 ; -2.993 ; Rise       ; CK              ;
;  SW_13[3]  ; CK         ; -2.977 ; -2.977 ; Rise       ; CK              ;
;  SW_13[4]  ; CK         ; -2.974 ; -2.974 ; Rise       ; CK              ;
;  SW_13[5]  ; CK         ; -3.113 ; -3.113 ; Rise       ; CK              ;
;  SW_13[6]  ; CK         ; -3.498 ; -3.498 ; Rise       ; CK              ;
;  SW_13[7]  ; CK         ; -3.415 ; -3.415 ; Rise       ; CK              ;
;  SW_13[8]  ; CK         ; -3.490 ; -3.490 ; Rise       ; CK              ;
;  SW_13[9]  ; CK         ; -3.111 ; -3.111 ; Rise       ; CK              ;
;  SW_13[10] ; CK         ; -3.212 ; -3.212 ; Rise       ; CK              ;
;  SW_13[11] ; CK         ; 0.186  ; 0.186  ; Rise       ; CK              ;
;  SW_13[12] ; CK         ; -2.957 ; -2.957 ; Rise       ; CK              ;
; WR         ; CK         ; -3.683 ; -3.683 ; Rise       ; CK              ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; EM        ; CK         ; 8.289  ; 8.289  ; Rise       ; CK              ;
; FU        ; CK         ; 8.317  ; 8.317  ; Rise       ; CK              ;
; HEX0[*]   ; CK         ; 19.101 ; 19.101 ; Rise       ; CK              ;
;  HEX0[0]  ; CK         ; 19.101 ; 19.101 ; Rise       ; CK              ;
;  HEX0[1]  ; CK         ; 18.491 ; 18.491 ; Rise       ; CK              ;
;  HEX0[2]  ; CK         ; 18.605 ; 18.605 ; Rise       ; CK              ;
;  HEX0[3]  ; CK         ; 19.077 ; 19.077 ; Rise       ; CK              ;
;  HEX0[4]  ; CK         ; 18.537 ; 18.537 ; Rise       ; CK              ;
;  HEX0[5]  ; CK         ; 19.079 ; 19.079 ; Rise       ; CK              ;
;  HEX0[6]  ; CK         ; 18.850 ; 18.850 ; Rise       ; CK              ;
; HEX1[*]   ; CK         ; 19.647 ; 19.647 ; Rise       ; CK              ;
;  HEX1[0]  ; CK         ; 19.385 ; 19.385 ; Rise       ; CK              ;
;  HEX1[1]  ; CK         ; 18.976 ; 18.976 ; Rise       ; CK              ;
;  HEX1[2]  ; CK         ; 19.384 ; 19.384 ; Rise       ; CK              ;
;  HEX1[3]  ; CK         ; 19.412 ; 19.412 ; Rise       ; CK              ;
;  HEX1[4]  ; CK         ; 19.337 ; 19.337 ; Rise       ; CK              ;
;  HEX1[5]  ; CK         ; 18.944 ; 18.944 ; Rise       ; CK              ;
;  HEX1[6]  ; CK         ; 19.647 ; 19.647 ; Rise       ; CK              ;
; HEX2[*]   ; CK         ; 19.850 ; 19.850 ; Rise       ; CK              ;
;  HEX2[0]  ; CK         ; 19.847 ; 19.847 ; Rise       ; CK              ;
;  HEX2[1]  ; CK         ; 19.475 ; 19.475 ; Rise       ; CK              ;
;  HEX2[2]  ; CK         ; 18.972 ; 18.972 ; Rise       ; CK              ;
;  HEX2[3]  ; CK         ; 19.829 ; 19.829 ; Rise       ; CK              ;
;  HEX2[4]  ; CK         ; 19.012 ; 19.012 ; Rise       ; CK              ;
;  HEX2[5]  ; CK         ; 19.850 ; 19.850 ; Rise       ; CK              ;
;  HEX2[6]  ; CK         ; 19.821 ; 19.821 ; Rise       ; CK              ;
; HEX3[*]   ; CK         ; 19.407 ; 19.407 ; Rise       ; CK              ;
;  HEX3[0]  ; CK         ; 19.161 ; 19.161 ; Rise       ; CK              ;
;  HEX3[1]  ; CK         ; 19.112 ; 19.112 ; Rise       ; CK              ;
;  HEX3[2]  ; CK         ; 19.374 ; 19.374 ; Rise       ; CK              ;
;  HEX3[3]  ; CK         ; 19.407 ; 19.407 ; Rise       ; CK              ;
;  HEX3[4]  ; CK         ; 19.170 ; 19.170 ; Rise       ; CK              ;
;  HEX3[5]  ; CK         ; 19.379 ; 19.379 ; Rise       ; CK              ;
;  HEX3[6]  ; CK         ; 19.166 ; 19.166 ; Rise       ; CK              ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; EM        ; CK         ; 7.367  ; 7.367  ; Rise       ; CK              ;
; FU        ; CK         ; 7.370  ; 7.370  ; Rise       ; CK              ;
; HEX0[*]   ; CK         ; 7.930  ; 7.930  ; Rise       ; CK              ;
;  HEX0[0]  ; CK         ; 8.445  ; 8.445  ; Rise       ; CK              ;
;  HEX0[1]  ; CK         ; 7.930  ; 7.930  ; Rise       ; CK              ;
;  HEX0[2]  ; CK         ; 8.049  ; 8.049  ; Rise       ; CK              ;
;  HEX0[3]  ; CK         ; 8.418  ; 8.418  ; Rise       ; CK              ;
;  HEX0[4]  ; CK         ; 7.977  ; 7.977  ; Rise       ; CK              ;
;  HEX0[5]  ; CK         ; 8.424  ; 8.424  ; Rise       ; CK              ;
;  HEX0[6]  ; CK         ; 8.199  ; 8.199  ; Rise       ; CK              ;
; HEX1[*]   ; CK         ; 8.530  ; 8.530  ; Rise       ; CK              ;
;  HEX1[0]  ; CK         ; 9.815  ; 9.815  ; Rise       ; CK              ;
;  HEX1[1]  ; CK         ; 8.530  ; 8.530  ; Rise       ; CK              ;
;  HEX1[2]  ; CK         ; 8.957  ; 8.957  ; Rise       ; CK              ;
;  HEX1[3]  ; CK         ; 9.832  ; 9.832  ; Rise       ; CK              ;
;  HEX1[4]  ; CK         ; 8.904  ; 8.904  ; Rise       ; CK              ;
;  HEX1[5]  ; CK         ; 9.365  ; 9.365  ; Rise       ; CK              ;
;  HEX1[6]  ; CK         ; 10.064 ; 10.064 ; Rise       ; CK              ;
; HEX2[*]   ; CK         ; 8.345  ; 8.345  ; Rise       ; CK              ;
;  HEX2[0]  ; CK         ; 9.527  ; 9.527  ; Rise       ; CK              ;
;  HEX2[1]  ; CK         ; 8.813  ; 8.813  ; Rise       ; CK              ;
;  HEX2[2]  ; CK         ; 8.347  ; 8.347  ; Rise       ; CK              ;
;  HEX2[3]  ; CK         ; 9.509  ; 9.509  ; Rise       ; CK              ;
;  HEX2[4]  ; CK         ; 8.345  ; 8.345  ; Rise       ; CK              ;
;  HEX2[5]  ; CK         ; 9.530  ; 9.530  ; Rise       ; CK              ;
;  HEX2[6]  ; CK         ; 9.501  ; 9.501  ; Rise       ; CK              ;
; HEX3[*]   ; CK         ; 7.989  ; 7.989  ; Rise       ; CK              ;
;  HEX3[0]  ; CK         ; 8.722  ; 8.722  ; Rise       ; CK              ;
;  HEX3[1]  ; CK         ; 7.989  ; 7.989  ; Rise       ; CK              ;
;  HEX3[2]  ; CK         ; 8.244  ; 8.244  ; Rise       ; CK              ;
;  HEX3[3]  ; CK         ; 8.968  ; 8.968  ; Rise       ; CK              ;
;  HEX3[4]  ; CK         ; 8.048  ; 8.048  ; Rise       ; CK              ;
;  HEX3[5]  ; CK         ; 8.934  ; 8.934  ; Rise       ; CK              ;
;  HEX3[6]  ; CK         ; 8.723  ; 8.723  ; Rise       ; CK              ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CK    ; -0.447 ; -31.234       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CK    ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CK    ; -1.380 ; -115.380              ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CK'                                                                                                                                                                                               ;
+--------+----------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.447 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_11|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.484      ;
; -0.447 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_10|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.484      ;
; -0.447 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_12|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.484      ;
; -0.447 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_09|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.484      ;
; -0.447 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_05|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.484      ;
; -0.441 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_01|q  ; CK           ; CK          ; 1.000        ; 0.006      ; 1.479      ;
; -0.428 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_11|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.465      ;
; -0.428 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_10|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.465      ;
; -0.428 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_12|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.465      ;
; -0.428 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_09|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.465      ;
; -0.428 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_05|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.465      ;
; -0.422 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_01|q  ; CK           ; CK          ; 1.000        ; 0.006      ; 1.460      ;
; -0.358 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_11|q  ; CK           ; CK          ; 1.000        ; 0.006      ; 1.396      ;
; -0.358 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_10|q  ; CK           ; CK          ; 1.000        ; 0.006      ; 1.396      ;
; -0.358 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_12|q  ; CK           ; CK          ; 1.000        ; 0.006      ; 1.396      ;
; -0.358 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_09|q  ; CK           ; CK          ; 1.000        ; 0.006      ; 1.396      ;
; -0.358 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_05|q  ; CK           ; CK          ; 1.000        ; 0.006      ; 1.396      ;
; -0.353 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_01|q  ; CK           ; CK          ; 1.000        ; 0.007      ; 1.392      ;
; -0.352 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_01|q ; CK           ; CK          ; 1.000        ; 0.003      ; 1.387      ;
; -0.352 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_10|q ; CK           ; CK          ; 1.000        ; 0.003      ; 1.387      ;
; -0.352 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_12|q ; CK           ; CK          ; 1.000        ; 0.003      ; 1.387      ;
; -0.352 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_06|q ; CK           ; CK          ; 1.000        ; 0.003      ; 1.387      ;
; -0.352 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_03|q ; CK           ; CK          ; 1.000        ; 0.003      ; 1.387      ;
; -0.352 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_02|q ; CK           ; CK          ; 1.000        ; 0.003      ; 1.387      ;
; -0.352 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_00|q ; CK           ; CK          ; 1.000        ; 0.003      ; 1.387      ;
; -0.349 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_01|q  ; CK           ; CK          ; 1.000        ; 0.006      ; 1.387      ;
; -0.348 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_08|q  ; CK           ; CK          ; 1.000        ; 0.007      ; 1.387      ;
; -0.344 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_11|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.381      ;
; -0.344 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_10|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.381      ;
; -0.344 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_12|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.381      ;
; -0.344 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_09|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.381      ;
; -0.344 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_05|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.381      ;
; -0.343 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_08|q  ; CK           ; CK          ; 1.000        ; 0.007      ; 1.382      ;
; -0.341 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_01|q ; CK           ; CK          ; 1.000        ; 0.008      ; 1.381      ;
; -0.341 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_11|q ; CK           ; CK          ; 1.000        ; 0.008      ; 1.381      ;
; -0.341 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_09|q ; CK           ; CK          ; 1.000        ; 0.008      ; 1.381      ;
; -0.341 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_07|q ; CK           ; CK          ; 1.000        ; 0.008      ; 1.381      ;
; -0.341 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_07|q  ; CK           ; CK          ; 1.000        ; 0.002      ; 1.375      ;
; -0.341 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_06|q ; CK           ; CK          ; 1.000        ; 0.008      ; 1.381      ;
; -0.341 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_06|q  ; CK           ; CK          ; 1.000        ; 0.002      ; 1.375      ;
; -0.341 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_04|q  ; CK           ; CK          ; 1.000        ; 0.002      ; 1.375      ;
; -0.341 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_03|q  ; CK           ; CK          ; 1.000        ; 0.002      ; 1.375      ;
; -0.341 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_02|q  ; CK           ; CK          ; 1.000        ; 0.002      ; 1.375      ;
; -0.341 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_00|q  ; CK           ; CK          ; 1.000        ; 0.002      ; 1.375      ;
; -0.340 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_11|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.377      ;
; -0.340 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_10|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.377      ;
; -0.340 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_12|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.377      ;
; -0.340 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_09|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.377      ;
; -0.340 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_05|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.377      ;
; -0.338 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_01|q  ; CK           ; CK          ; 1.000        ; 0.006      ; 1.376      ;
; -0.338 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_01|q ; CK           ; CK          ; 1.000        ; 0.003      ; 1.373      ;
; -0.338 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_10|q ; CK           ; CK          ; 1.000        ; 0.003      ; 1.373      ;
; -0.338 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_12|q ; CK           ; CK          ; 1.000        ; 0.003      ; 1.373      ;
; -0.338 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_06|q ; CK           ; CK          ; 1.000        ; 0.003      ; 1.373      ;
; -0.338 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_03|q ; CK           ; CK          ; 1.000        ; 0.003      ; 1.373      ;
; -0.338 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_02|q ; CK           ; CK          ; 1.000        ; 0.003      ; 1.373      ;
; -0.338 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_00|q ; CK           ; CK          ; 1.000        ; 0.003      ; 1.373      ;
; -0.337 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_01|q ; CK           ; CK          ; 1.000        ; 0.008      ; 1.377      ;
; -0.337 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_07|q ; CK           ; CK          ; 1.000        ; 0.008      ; 1.377      ;
; -0.337 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_06|q ; CK           ; CK          ; 1.000        ; 0.008      ; 1.377      ;
; -0.333 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_11|q ; CK           ; CK          ; 1.000        ; 0.004      ; 1.369      ;
; -0.333 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_09|q ; CK           ; CK          ; 1.000        ; 0.004      ; 1.369      ;
; -0.333 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_08|q ; CK           ; CK          ; 1.000        ; 0.004      ; 1.369      ;
; -0.333 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_07|q ; CK           ; CK          ; 1.000        ; 0.004      ; 1.369      ;
; -0.333 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_05|q ; CK           ; CK          ; 1.000        ; 0.004      ; 1.369      ;
; -0.333 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_04|q ; CK           ; CK          ; 1.000        ; 0.004      ; 1.369      ;
; -0.330 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_01|q  ; CK           ; CK          ; 1.000        ; 0.006      ; 1.368      ;
; -0.329 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_00|q ; CK           ; CK          ; 1.000        ; -0.003     ; 1.358      ;
; -0.329 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_08|q  ; CK           ; CK          ; 1.000        ; 0.007      ; 1.368      ;
; -0.327 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_01|q ; CK           ; CK          ; 1.000        ; 0.008      ; 1.367      ;
; -0.327 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_11|q ; CK           ; CK          ; 1.000        ; 0.008      ; 1.367      ;
; -0.327 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_09|q ; CK           ; CK          ; 1.000        ; 0.008      ; 1.367      ;
; -0.327 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_07|q ; CK           ; CK          ; 1.000        ; 0.008      ; 1.367      ;
; -0.327 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_06|q ; CK           ; CK          ; 1.000        ; 0.008      ; 1.367      ;
; -0.324 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_08|q  ; CK           ; CK          ; 1.000        ; 0.007      ; 1.363      ;
; -0.323 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_04|q ; CK           ; CK          ; 1.000        ; -0.004     ; 1.351      ;
; -0.323 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_00|q ; CK           ; CK          ; 1.000        ; -0.004     ; 1.351      ;
; -0.323 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_01|q ; CK           ; CK          ; 1.000        ; 0.008      ; 1.363      ;
; -0.323 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_07|q ; CK           ; CK          ; 1.000        ; 0.008      ; 1.363      ;
; -0.323 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_06|q ; CK           ; CK          ; 1.000        ; 0.008      ; 1.363      ;
; -0.322 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_07|q  ; CK           ; CK          ; 1.000        ; 0.002      ; 1.356      ;
; -0.322 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_06|q  ; CK           ; CK          ; 1.000        ; 0.002      ; 1.356      ;
; -0.322 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_04|q  ; CK           ; CK          ; 1.000        ; 0.002      ; 1.356      ;
; -0.322 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_03|q  ; CK           ; CK          ; 1.000        ; 0.002      ; 1.356      ;
; -0.322 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_02|q  ; CK           ; CK          ; 1.000        ; 0.002      ; 1.356      ;
; -0.322 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_00|q  ; CK           ; CK          ; 1.000        ; 0.002      ; 1.356      ;
; -0.321 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_11|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.358      ;
; -0.321 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_10|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.358      ;
; -0.321 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_12|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.358      ;
; -0.321 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_09|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.358      ;
; -0.321 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_05|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.358      ;
; -0.319 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_10|q ; CK           ; CK          ; 1.000        ; -0.004     ; 1.347      ;
; -0.319 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_10|q  ; CK           ; CK          ; 1.000        ; 0.002      ; 1.353      ;
; -0.319 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_12|q ; CK           ; CK          ; 1.000        ; -0.004     ; 1.347      ;
; -0.319 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_12|q  ; CK           ; CK          ; 1.000        ; 0.002      ; 1.353      ;
; -0.319 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_08|q ; CK           ; CK          ; 1.000        ; -0.004     ; 1.347      ;
; -0.319 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_08|q  ; CK           ; CK          ; 1.000        ; 0.002      ; 1.353      ;
; -0.319 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_07|q  ; CK           ; CK          ; 1.000        ; 0.002      ; 1.353      ;
; -0.319 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_06|q  ; CK           ; CK          ; 1.000        ; 0.002      ; 1.353      ;
; -0.319 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_05|q ; CK           ; CK          ; 1.000        ; -0.004     ; 1.347      ;
+--------+----------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CK'                                                                                                                                                                                               ;
+-------+----------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffd:FF4|q   ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffd:FF4|q                                 ; CK           ; CK          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.367      ;
; 0.273 ; bnt_sincrono:bnt_rd|ffd:FFD1|q                     ; bnt_sincrono:bnt_rd|ffd:FFD2|q                                                   ; CK           ; CK          ; 0.000        ; 0.000      ; 0.425      ;
; 0.276 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; bnt_sincrono:bnt_wr|ffd:FFD2|q                                                   ; CK           ; CK          ; 0.000        ; 0.000      ; 0.428      ;
; 0.431 ; bnt_sincrono:bnt_rd|ffd:FFD2|q                     ; ffd:FFD_00|q                                                                     ; CK           ; CK          ; 0.000        ; 0.000      ; 0.583      ;
; 0.456 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.608      ;
; 0.498 ; bnt_sincrono:bnt_rd|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS                               ; CK           ; CK          ; 0.000        ; 0.001      ; 0.651      ;
; 0.547 ; bnt_sincrono:bnt_rd|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffd:FF4|q                                 ; CK           ; CK          ; 0.000        ; 0.000      ; 0.699      ;
; 0.549 ; bnt_sincrono:bnt_rd|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.701      ;
; 0.572 ; bnt_sincrono:bnt_rd|ffd:FFD1|q                     ; ffd:FFD_00|q                                                                     ; CK           ; CK          ; 0.000        ; 0.000      ; 0.724      ;
; 0.616 ; bnt_sincrono:bnt_rd|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; CK           ; CK          ; 0.000        ; 0.001      ; 0.769      ;
; 0.639 ; bnt_sincrono:bnt_rd|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS                               ; CK           ; CK          ; 0.000        ; 0.001      ; 0.792      ;
; 0.645 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; CK           ; CK          ; 0.000        ; 0.001      ; 0.798      ;
; 0.648 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS                               ; CK           ; CK          ; 0.000        ; 0.001      ; 0.801      ;
; 0.686 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.838      ;
; 0.688 ; bnt_sincrono:bnt_rd|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffd:FF4|q                                 ; CK           ; CK          ; 0.000        ; 0.000      ; 0.840      ;
; 0.690 ; bnt_sincrono:bnt_rd|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.842      ;
; 0.714 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.866      ;
; 0.717 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.869      ;
; 0.730 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.882      ;
; 0.736 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.888      ;
; 0.739 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.891      ;
; 0.749 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS                               ; CK           ; CK          ; 0.000        ; -0.001     ; 0.900      ;
; 0.753 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffd:FF4|q                                 ; CK           ; CK          ; 0.000        ; -0.001     ; 0.904      ;
; 0.757 ; bnt_sincrono:bnt_rd|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; CK           ; CK          ; 0.000        ; 0.001      ; 0.910      ;
; 0.758 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.910      ;
; 0.761 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.913      ;
; 0.764 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS                               ; CK           ; CK          ; 0.000        ; 0.001      ; 0.917      ;
; 0.802 ; bnt_sincrono:bnt_rd|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS                               ; CK           ; CK          ; 0.000        ; 0.001      ; 0.955      ;
; 0.866 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_11|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.018      ;
; 0.866 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_10|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.018      ;
; 0.866 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_12|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.018      ;
; 0.866 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_09|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.018      ;
; 0.866 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_08|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.018      ;
; 0.866 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_05|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.018      ;
; 0.866 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_03|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.018      ;
; 0.866 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_02|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.018      ;
; 0.879 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_01|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.032      ;
; 0.879 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_11|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.032      ;
; 0.879 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_10|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.032      ;
; 0.879 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_12|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.032      ;
; 0.879 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_09|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.032      ;
; 0.879 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_08|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.032      ;
; 0.879 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_07|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.032      ;
; 0.879 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_06|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.032      ;
; 0.879 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_05|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.032      ;
; 0.879 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_04|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.032      ;
; 0.879 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_03|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.032      ;
; 0.879 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_02|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.032      ;
; 0.879 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_00|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.032      ;
; 0.922 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_01|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.075      ;
; 0.922 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_11|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.075      ;
; 0.922 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_09|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.075      ;
; 0.938 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_11|q ; CK           ; CK          ; 0.000        ; 0.004      ; 1.094      ;
; 0.938 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_07|q ; CK           ; CK          ; 0.000        ; 0.004      ; 1.094      ;
; 0.940 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS                               ; CK           ; CK          ; 0.000        ; -0.001     ; 1.091      ;
; 0.943 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffd:FF4|q                                 ; CK           ; CK          ; 0.000        ; -0.001     ; 1.094      ;
; 0.943 ; bnt_sincrono:bnt_rd|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS                               ; CK           ; CK          ; 0.000        ; 0.001      ; 1.096      ;
; 0.944 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_01|q ; CK           ; CK          ; 0.000        ; -0.001     ; 1.095      ;
; 0.944 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_10|q ; CK           ; CK          ; 0.000        ; -0.001     ; 1.095      ;
; 0.944 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_12|q ; CK           ; CK          ; 0.000        ; -0.001     ; 1.095      ;
; 0.944 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_09|q ; CK           ; CK          ; 0.000        ; -0.001     ; 1.095      ;
; 0.944 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_08|q ; CK           ; CK          ; 0.000        ; -0.001     ; 1.095      ;
; 0.944 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_05|q ; CK           ; CK          ; 0.000        ; -0.001     ; 1.095      ;
; 0.944 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_04|q ; CK           ; CK          ; 0.000        ; -0.001     ; 1.095      ;
; 0.944 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_02|q ; CK           ; CK          ; 0.000        ; -0.001     ; 1.095      ;
; 0.951 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_11|q ; CK           ; CK          ; 0.000        ; 0.001      ; 1.104      ;
; 0.951 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_10|q ; CK           ; CK          ; 0.000        ; 0.001      ; 1.104      ;
; 0.951 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_12|q ; CK           ; CK          ; 0.000        ; 0.001      ; 1.104      ;
; 0.951 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_09|q ; CK           ; CK          ; 0.000        ; 0.001      ; 1.104      ;
; 0.951 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_08|q ; CK           ; CK          ; 0.000        ; 0.001      ; 1.104      ;
; 0.951 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_05|q ; CK           ; CK          ; 0.000        ; 0.001      ; 1.104      ;
; 0.951 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_03|q ; CK           ; CK          ; 0.000        ; 0.001      ; 1.104      ;
; 0.951 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_02|q ; CK           ; CK          ; 0.000        ; 0.001      ; 1.104      ;
; 0.956 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_01|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.109      ;
; 0.956 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_11|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.109      ;
; 0.956 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_09|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.109      ;
; 0.966 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_11|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.118      ;
; 0.966 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_10|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.118      ;
; 0.966 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_12|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.118      ;
; 0.966 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_09|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.118      ;
; 0.966 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_08|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.118      ;
; 0.966 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_05|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.118      ;
; 0.966 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_03|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.118      ;
; 0.966 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_02|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.118      ;
; 0.985 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_11|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.137      ;
; 0.985 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_10|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.137      ;
; 0.985 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_12|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.137      ;
; 0.985 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_09|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.137      ;
; 0.985 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_08|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.137      ;
; 0.985 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_05|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.137      ;
; 0.985 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_03|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.137      ;
; 0.985 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_02|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.137      ;
; 0.991 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_01|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.144      ;
; 0.991 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_11|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.144      ;
; 0.991 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_09|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.144      ;
; 1.014 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_01|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.167      ;
+-------+----------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CK'                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CK    ; Rise       ; CK                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_11|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_11|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_12|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_12|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_11|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_11|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_12|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_12|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_11|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_11|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_12|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_12|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; RD         ; CK         ; 2.004  ; 2.004  ; Rise       ; CK              ;
; SW_13[*]   ; CK         ; 2.395  ; 2.395  ; Rise       ; CK              ;
;  SW_13[0]  ; CK         ; 2.395  ; 2.395  ; Rise       ; CK              ;
;  SW_13[1]  ; CK         ; 0.012  ; 0.012  ; Rise       ; CK              ;
;  SW_13[2]  ; CK         ; 2.285  ; 2.285  ; Rise       ; CK              ;
;  SW_13[3]  ; CK         ; 2.206  ; 2.206  ; Rise       ; CK              ;
;  SW_13[4]  ; CK         ; 2.066  ; 2.066  ; Rise       ; CK              ;
;  SW_13[5]  ; CK         ; 2.079  ; 2.079  ; Rise       ; CK              ;
;  SW_13[6]  ; CK         ; 2.187  ; 2.187  ; Rise       ; CK              ;
;  SW_13[7]  ; CK         ; 2.257  ; 2.257  ; Rise       ; CK              ;
;  SW_13[8]  ; CK         ; 2.287  ; 2.287  ; Rise       ; CK              ;
;  SW_13[9]  ; CK         ; 2.054  ; 2.054  ; Rise       ; CK              ;
;  SW_13[10] ; CK         ; 2.108  ; 2.108  ; Rise       ; CK              ;
;  SW_13[11] ; CK         ; -0.032 ; -0.032 ; Rise       ; CK              ;
;  SW_13[12] ; CK         ; 2.173  ; 2.173  ; Rise       ; CK              ;
; WR         ; CK         ; 2.114  ; 2.114  ; Rise       ; CK              ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; RD         ; CK         ; -1.884 ; -1.884 ; Rise       ; CK              ;
; SW_13[*]   ; CK         ; 0.406  ; 0.406  ; Rise       ; CK              ;
;  SW_13[0]  ; CK         ; -2.059 ; -2.059 ; Rise       ; CK              ;
;  SW_13[1]  ; CK         ; 0.306  ; 0.306  ; Rise       ; CK              ;
;  SW_13[2]  ; CK         ; -1.638 ; -1.638 ; Rise       ; CK              ;
;  SW_13[3]  ; CK         ; -1.630 ; -1.630 ; Rise       ; CK              ;
;  SW_13[4]  ; CK         ; -1.625 ; -1.625 ; Rise       ; CK              ;
;  SW_13[5]  ; CK         ; -1.708 ; -1.708 ; Rise       ; CK              ;
;  SW_13[6]  ; CK         ; -1.855 ; -1.855 ; Rise       ; CK              ;
;  SW_13[7]  ; CK         ; -1.871 ; -1.871 ; Rise       ; CK              ;
;  SW_13[8]  ; CK         ; -1.858 ; -1.858 ; Rise       ; CK              ;
;  SW_13[9]  ; CK         ; -1.702 ; -1.702 ; Rise       ; CK              ;
;  SW_13[10] ; CK         ; -1.709 ; -1.709 ; Rise       ; CK              ;
;  SW_13[11] ; CK         ; 0.406  ; 0.406  ; Rise       ; CK              ;
;  SW_13[12] ; CK         ; -1.610 ; -1.610 ; Rise       ; CK              ;
; WR         ; CK         ; -1.994 ; -1.994 ; Rise       ; CK              ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; EM        ; CK         ; 4.513 ; 4.513 ; Rise       ; CK              ;
; FU        ; CK         ; 4.507 ; 4.507 ; Rise       ; CK              ;
; HEX0[*]   ; CK         ; 9.204 ; 9.204 ; Rise       ; CK              ;
;  HEX0[0]  ; CK         ; 9.204 ; 9.204 ; Rise       ; CK              ;
;  HEX0[1]  ; CK         ; 8.913 ; 8.913 ; Rise       ; CK              ;
;  HEX0[2]  ; CK         ; 8.982 ; 8.982 ; Rise       ; CK              ;
;  HEX0[3]  ; CK         ; 9.179 ; 9.179 ; Rise       ; CK              ;
;  HEX0[4]  ; CK         ; 8.924 ; 8.924 ; Rise       ; CK              ;
;  HEX0[5]  ; CK         ; 9.184 ; 9.184 ; Rise       ; CK              ;
;  HEX0[6]  ; CK         ; 9.083 ; 9.083 ; Rise       ; CK              ;
; HEX1[*]   ; CK         ; 9.453 ; 9.453 ; Rise       ; CK              ;
;  HEX1[0]  ; CK         ; 9.330 ; 9.330 ; Rise       ; CK              ;
;  HEX1[1]  ; CK         ; 9.138 ; 9.138 ; Rise       ; CK              ;
;  HEX1[2]  ; CK         ; 9.343 ; 9.343 ; Rise       ; CK              ;
;  HEX1[3]  ; CK         ; 9.347 ; 9.347 ; Rise       ; CK              ;
;  HEX1[4]  ; CK         ; 9.332 ; 9.332 ; Rise       ; CK              ;
;  HEX1[5]  ; CK         ; 9.135 ; 9.135 ; Rise       ; CK              ;
;  HEX1[6]  ; CK         ; 9.453 ; 9.453 ; Rise       ; CK              ;
; HEX2[*]   ; CK         ; 9.530 ; 9.530 ; Rise       ; CK              ;
;  HEX2[0]  ; CK         ; 9.514 ; 9.514 ; Rise       ; CK              ;
;  HEX2[1]  ; CK         ; 9.381 ; 9.381 ; Rise       ; CK              ;
;  HEX2[2]  ; CK         ; 9.163 ; 9.163 ; Rise       ; CK              ;
;  HEX2[3]  ; CK         ; 9.508 ; 9.508 ; Rise       ; CK              ;
;  HEX2[4]  ; CK         ; 9.159 ; 9.159 ; Rise       ; CK              ;
;  HEX2[5]  ; CK         ; 9.530 ; 9.530 ; Rise       ; CK              ;
;  HEX2[6]  ; CK         ; 9.499 ; 9.499 ; Rise       ; CK              ;
; HEX3[*]   ; CK         ; 9.361 ; 9.361 ; Rise       ; CK              ;
;  HEX3[0]  ; CK         ; 9.232 ; 9.232 ; Rise       ; CK              ;
;  HEX3[1]  ; CK         ; 9.202 ; 9.202 ; Rise       ; CK              ;
;  HEX3[2]  ; CK         ; 9.332 ; 9.332 ; Rise       ; CK              ;
;  HEX3[3]  ; CK         ; 9.361 ; 9.361 ; Rise       ; CK              ;
;  HEX3[4]  ; CK         ; 9.236 ; 9.236 ; Rise       ; CK              ;
;  HEX3[5]  ; CK         ; 9.336 ; 9.336 ; Rise       ; CK              ;
;  HEX3[6]  ; CK         ; 9.234 ; 9.234 ; Rise       ; CK              ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; EM        ; CK         ; 4.089 ; 4.089 ; Rise       ; CK              ;
; FU        ; CK         ; 4.104 ; 4.104 ; Rise       ; CK              ;
; HEX0[*]   ; CK         ; 4.342 ; 4.342 ; Rise       ; CK              ;
;  HEX0[0]  ; CK         ; 4.576 ; 4.576 ; Rise       ; CK              ;
;  HEX0[1]  ; CK         ; 4.342 ; 4.342 ; Rise       ; CK              ;
;  HEX0[2]  ; CK         ; 4.408 ; 4.408 ; Rise       ; CK              ;
;  HEX0[3]  ; CK         ; 4.547 ; 4.547 ; Rise       ; CK              ;
;  HEX0[4]  ; CK         ; 4.354 ; 4.354 ; Rise       ; CK              ;
;  HEX0[5]  ; CK         ; 4.566 ; 4.566 ; Rise       ; CK              ;
;  HEX0[6]  ; CK         ; 4.464 ; 4.464 ; Rise       ; CK              ;
; HEX1[*]   ; CK         ; 4.610 ; 4.610 ; Rise       ; CK              ;
;  HEX1[0]  ; CK         ; 5.167 ; 5.167 ; Rise       ; CK              ;
;  HEX1[1]  ; CK         ; 4.610 ; 4.610 ; Rise       ; CK              ;
;  HEX1[2]  ; CK         ; 4.816 ; 4.816 ; Rise       ; CK              ;
;  HEX1[3]  ; CK         ; 5.184 ; 5.184 ; Rise       ; CK              ;
;  HEX1[4]  ; CK         ; 4.814 ; 4.814 ; Rise       ; CK              ;
;  HEX1[5]  ; CK         ; 4.969 ; 4.969 ; Rise       ; CK              ;
;  HEX1[6]  ; CK         ; 5.290 ; 5.290 ; Rise       ; CK              ;
; HEX2[*]   ; CK         ; 4.555 ; 4.555 ; Rise       ; CK              ;
;  HEX2[0]  ; CK         ; 5.068 ; 5.068 ; Rise       ; CK              ;
;  HEX2[1]  ; CK         ; 4.771 ; 4.771 ; Rise       ; CK              ;
;  HEX2[2]  ; CK         ; 4.557 ; 4.557 ; Rise       ; CK              ;
;  HEX2[3]  ; CK         ; 5.062 ; 5.062 ; Rise       ; CK              ;
;  HEX2[4]  ; CK         ; 4.555 ; 4.555 ; Rise       ; CK              ;
;  HEX2[5]  ; CK         ; 5.084 ; 5.084 ; Rise       ; CK              ;
;  HEX2[6]  ; CK         ; 5.053 ; 5.053 ; Rise       ; CK              ;
; HEX3[*]   ; CK         ; 4.362 ; 4.362 ; Rise       ; CK              ;
;  HEX3[0]  ; CK         ; 4.680 ; 4.680 ; Rise       ; CK              ;
;  HEX3[1]  ; CK         ; 4.362 ; 4.362 ; Rise       ; CK              ;
;  HEX3[2]  ; CK         ; 4.488 ; 4.488 ; Rise       ; CK              ;
;  HEX3[3]  ; CK         ; 4.810 ; 4.810 ; Rise       ; CK              ;
;  HEX3[4]  ; CK         ; 4.396 ; 4.396 ; Rise       ; CK              ;
;  HEX3[5]  ; CK         ; 4.786 ; 4.786 ; Rise       ; CK              ;
;  HEX3[6]  ; CK         ; 4.683 ; 4.683 ; Rise       ; CK              ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.003   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  CK              ; -2.003   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -180.737 ; 0.0   ; 0.0      ; 0.0     ; -115.38             ;
;  CK              ; -180.737 ; 0.000 ; N/A      ; N/A     ; -115.380            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; RD         ; CK         ; 3.705 ; 3.705 ; Rise       ; CK              ;
; SW_13[*]   ; CK         ; 4.603 ; 4.603 ; Rise       ; CK              ;
;  SW_13[0]  ; CK         ; 4.603 ; 4.603 ; Rise       ; CK              ;
;  SW_13[1]  ; CK         ; 0.604 ; 0.604 ; Rise       ; CK              ;
;  SW_13[2]  ; CK         ; 4.366 ; 4.366 ; Rise       ; CK              ;
;  SW_13[3]  ; CK         ; 4.165 ; 4.165 ; Rise       ; CK              ;
;  SW_13[4]  ; CK         ; 3.860 ; 3.860 ; Rise       ; CK              ;
;  SW_13[5]  ; CK         ; 3.895 ; 3.895 ; Rise       ; CK              ;
;  SW_13[6]  ; CK         ; 4.120 ; 4.120 ; Rise       ; CK              ;
;  SW_13[7]  ; CK         ; 4.212 ; 4.212 ; Rise       ; CK              ;
;  SW_13[8]  ; CK         ; 4.372 ; 4.372 ; Rise       ; CK              ;
;  SW_13[9]  ; CK         ; 3.860 ; 3.860 ; Rise       ; CK              ;
;  SW_13[10] ; CK         ; 3.990 ; 3.990 ; Rise       ; CK              ;
;  SW_13[11] ; CK         ; 0.613 ; 0.613 ; Rise       ; CK              ;
;  SW_13[12] ; CK         ; 4.108 ; 4.108 ; Rise       ; CK              ;
; WR         ; CK         ; 3.913 ; 3.913 ; Rise       ; CK              ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; RD         ; CK         ; -1.884 ; -1.884 ; Rise       ; CK              ;
; SW_13[*]   ; CK         ; 0.406  ; 0.406  ; Rise       ; CK              ;
;  SW_13[0]  ; CK         ; -2.059 ; -2.059 ; Rise       ; CK              ;
;  SW_13[1]  ; CK         ; 0.306  ; 0.306  ; Rise       ; CK              ;
;  SW_13[2]  ; CK         ; -1.638 ; -1.638 ; Rise       ; CK              ;
;  SW_13[3]  ; CK         ; -1.630 ; -1.630 ; Rise       ; CK              ;
;  SW_13[4]  ; CK         ; -1.625 ; -1.625 ; Rise       ; CK              ;
;  SW_13[5]  ; CK         ; -1.708 ; -1.708 ; Rise       ; CK              ;
;  SW_13[6]  ; CK         ; -1.855 ; -1.855 ; Rise       ; CK              ;
;  SW_13[7]  ; CK         ; -1.871 ; -1.871 ; Rise       ; CK              ;
;  SW_13[8]  ; CK         ; -1.858 ; -1.858 ; Rise       ; CK              ;
;  SW_13[9]  ; CK         ; -1.702 ; -1.702 ; Rise       ; CK              ;
;  SW_13[10] ; CK         ; -1.709 ; -1.709 ; Rise       ; CK              ;
;  SW_13[11] ; CK         ; 0.406  ; 0.406  ; Rise       ; CK              ;
;  SW_13[12] ; CK         ; -1.610 ; -1.610 ; Rise       ; CK              ;
; WR         ; CK         ; -1.994 ; -1.994 ; Rise       ; CK              ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; EM        ; CK         ; 8.289  ; 8.289  ; Rise       ; CK              ;
; FU        ; CK         ; 8.317  ; 8.317  ; Rise       ; CK              ;
; HEX0[*]   ; CK         ; 19.101 ; 19.101 ; Rise       ; CK              ;
;  HEX0[0]  ; CK         ; 19.101 ; 19.101 ; Rise       ; CK              ;
;  HEX0[1]  ; CK         ; 18.491 ; 18.491 ; Rise       ; CK              ;
;  HEX0[2]  ; CK         ; 18.605 ; 18.605 ; Rise       ; CK              ;
;  HEX0[3]  ; CK         ; 19.077 ; 19.077 ; Rise       ; CK              ;
;  HEX0[4]  ; CK         ; 18.537 ; 18.537 ; Rise       ; CK              ;
;  HEX0[5]  ; CK         ; 19.079 ; 19.079 ; Rise       ; CK              ;
;  HEX0[6]  ; CK         ; 18.850 ; 18.850 ; Rise       ; CK              ;
; HEX1[*]   ; CK         ; 19.647 ; 19.647 ; Rise       ; CK              ;
;  HEX1[0]  ; CK         ; 19.385 ; 19.385 ; Rise       ; CK              ;
;  HEX1[1]  ; CK         ; 18.976 ; 18.976 ; Rise       ; CK              ;
;  HEX1[2]  ; CK         ; 19.384 ; 19.384 ; Rise       ; CK              ;
;  HEX1[3]  ; CK         ; 19.412 ; 19.412 ; Rise       ; CK              ;
;  HEX1[4]  ; CK         ; 19.337 ; 19.337 ; Rise       ; CK              ;
;  HEX1[5]  ; CK         ; 18.944 ; 18.944 ; Rise       ; CK              ;
;  HEX1[6]  ; CK         ; 19.647 ; 19.647 ; Rise       ; CK              ;
; HEX2[*]   ; CK         ; 19.850 ; 19.850 ; Rise       ; CK              ;
;  HEX2[0]  ; CK         ; 19.847 ; 19.847 ; Rise       ; CK              ;
;  HEX2[1]  ; CK         ; 19.475 ; 19.475 ; Rise       ; CK              ;
;  HEX2[2]  ; CK         ; 18.972 ; 18.972 ; Rise       ; CK              ;
;  HEX2[3]  ; CK         ; 19.829 ; 19.829 ; Rise       ; CK              ;
;  HEX2[4]  ; CK         ; 19.012 ; 19.012 ; Rise       ; CK              ;
;  HEX2[5]  ; CK         ; 19.850 ; 19.850 ; Rise       ; CK              ;
;  HEX2[6]  ; CK         ; 19.821 ; 19.821 ; Rise       ; CK              ;
; HEX3[*]   ; CK         ; 19.407 ; 19.407 ; Rise       ; CK              ;
;  HEX3[0]  ; CK         ; 19.161 ; 19.161 ; Rise       ; CK              ;
;  HEX3[1]  ; CK         ; 19.112 ; 19.112 ; Rise       ; CK              ;
;  HEX3[2]  ; CK         ; 19.374 ; 19.374 ; Rise       ; CK              ;
;  HEX3[3]  ; CK         ; 19.407 ; 19.407 ; Rise       ; CK              ;
;  HEX3[4]  ; CK         ; 19.170 ; 19.170 ; Rise       ; CK              ;
;  HEX3[5]  ; CK         ; 19.379 ; 19.379 ; Rise       ; CK              ;
;  HEX3[6]  ; CK         ; 19.166 ; 19.166 ; Rise       ; CK              ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; EM        ; CK         ; 4.089 ; 4.089 ; Rise       ; CK              ;
; FU        ; CK         ; 4.104 ; 4.104 ; Rise       ; CK              ;
; HEX0[*]   ; CK         ; 4.342 ; 4.342 ; Rise       ; CK              ;
;  HEX0[0]  ; CK         ; 4.576 ; 4.576 ; Rise       ; CK              ;
;  HEX0[1]  ; CK         ; 4.342 ; 4.342 ; Rise       ; CK              ;
;  HEX0[2]  ; CK         ; 4.408 ; 4.408 ; Rise       ; CK              ;
;  HEX0[3]  ; CK         ; 4.547 ; 4.547 ; Rise       ; CK              ;
;  HEX0[4]  ; CK         ; 4.354 ; 4.354 ; Rise       ; CK              ;
;  HEX0[5]  ; CK         ; 4.566 ; 4.566 ; Rise       ; CK              ;
;  HEX0[6]  ; CK         ; 4.464 ; 4.464 ; Rise       ; CK              ;
; HEX1[*]   ; CK         ; 4.610 ; 4.610 ; Rise       ; CK              ;
;  HEX1[0]  ; CK         ; 5.167 ; 5.167 ; Rise       ; CK              ;
;  HEX1[1]  ; CK         ; 4.610 ; 4.610 ; Rise       ; CK              ;
;  HEX1[2]  ; CK         ; 4.816 ; 4.816 ; Rise       ; CK              ;
;  HEX1[3]  ; CK         ; 5.184 ; 5.184 ; Rise       ; CK              ;
;  HEX1[4]  ; CK         ; 4.814 ; 4.814 ; Rise       ; CK              ;
;  HEX1[5]  ; CK         ; 4.969 ; 4.969 ; Rise       ; CK              ;
;  HEX1[6]  ; CK         ; 5.290 ; 5.290 ; Rise       ; CK              ;
; HEX2[*]   ; CK         ; 4.555 ; 4.555 ; Rise       ; CK              ;
;  HEX2[0]  ; CK         ; 5.068 ; 5.068 ; Rise       ; CK              ;
;  HEX2[1]  ; CK         ; 4.771 ; 4.771 ; Rise       ; CK              ;
;  HEX2[2]  ; CK         ; 4.557 ; 4.557 ; Rise       ; CK              ;
;  HEX2[3]  ; CK         ; 5.062 ; 5.062 ; Rise       ; CK              ;
;  HEX2[4]  ; CK         ; 4.555 ; 4.555 ; Rise       ; CK              ;
;  HEX2[5]  ; CK         ; 5.084 ; 5.084 ; Rise       ; CK              ;
;  HEX2[6]  ; CK         ; 5.053 ; 5.053 ; Rise       ; CK              ;
; HEX3[*]   ; CK         ; 4.362 ; 4.362 ; Rise       ; CK              ;
;  HEX3[0]  ; CK         ; 4.680 ; 4.680 ; Rise       ; CK              ;
;  HEX3[1]  ; CK         ; 4.362 ; 4.362 ; Rise       ; CK              ;
;  HEX3[2]  ; CK         ; 4.488 ; 4.488 ; Rise       ; CK              ;
;  HEX3[3]  ; CK         ; 4.810 ; 4.810 ; Rise       ; CK              ;
;  HEX3[4]  ; CK         ; 4.396 ; 4.396 ; Rise       ; CK              ;
;  HEX3[5]  ; CK         ; 4.786 ; 4.786 ; Rise       ; CK              ;
;  HEX3[6]  ; CK         ; 4.683 ; 4.683 ; Rise       ; CK              ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CK         ; CK       ; 661      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CK         ; CK       ; 661      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 16    ; 16   ;
; Unconstrained Input Port Paths  ; 220   ; 220  ;
; Unconstrained Output Ports      ; 30    ; 30   ;
; Unconstrained Output Port Paths ; 2698  ; 2698 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Dec 14 18:32:21 2023
Info: Command: quartus_sta projeto_6 -c projeto_6
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'projeto_6.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CK CK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.003
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.003      -180.737 CK 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -115.380 CK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.447
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.447       -31.234 CK 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -115.380 CK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4558 megabytes
    Info: Processing ended: Thu Dec 14 18:32:24 2023
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


