# GRAFFIN_Lab2


Report content:
a. Introduction
b. System architecture:
QSYS components and their interaction, HW blocks, design choices
c. Progress, results (take photos if needed)
d. Conclusion: What have you learned, comment progress, pitfalls and solutions

###Introduction

Dans ce deuxième Lab, je vais mettre en œuvre un flow de conception dans un autre exemple simple : l'afficheur 7 segment. Je vais utiliser la carte de développement DE10 Lite avec son FPGA. Je vais aussi utiliser la suite d'intel : Quartus 18.1 avec Platform Designer. Le but est ainsi d'afficher un timer sur les afficheurs 7 segements présents sur la carte de développement DE10 Lite. 

###Architecture



![image](https://user-images.githubusercontent.com/75631006/212274691-0b18c7d9-08c7-44fa-b067-af03dfee2df5.png)


![image](https://user-images.githubusercontent.com/75631006/212274613-f78a5d1d-ba8a-4da9-94af-4430d4c6f589.png)

![image](https://user-images.githubusercontent.com/75631006/212288358-5158ec74-512a-4edc-b7ff-9e2418e4daca.png)




https://user-images.githubusercontent.com/75631006/212300363-69cf2f32-0520-4773-a05d-f53c7b33cbb0.mp4



https://user-images.githubusercontent.com/75631006/212300366-5657d34c-83e4-4f22-b72f-1b39a9ce7b16.mp4



https://user-images.githubusercontent.com/75631006/212300353-1117d11b-96de-4171-87d6-44dfa58e506a.mp4


