Fitter report for proj_qsys
Mon Feb 20 21:06:59 2017
Quartus II 64-Bit Version 14.0.0 Build 200 06/17/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Routing Usage Summary
 26. I/O Rules Summary
 27. I/O Rules Details
 28. I/O Rules Matrix
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------------+--------------------------------------------+
; Fitter Status                   ; Successful - Mon Feb 20 21:06:59 2017      ;
; Quartus II 64-Bit Version       ; 14.0.0 Build 200 06/17/2014 SJ Web Edition ;
; Revision Name                   ; proj_qsys                                  ;
; Top-level Entity Name           ; HelloWorld_Top                             ;
; Family                          ; Cyclone V                                  ;
; Device                          ; 5CGXFC7C7F23C8                             ;
; Timing Models                   ; Final                                      ;
; Logic utilization (in ALMs)     ; 994 / 56,480 ( 2 % )                       ;
; Total registers                 ; 1472                                       ;
; Total pins                      ; 10 / 268 ( 4 % )                           ;
; Total virtual pins              ; 0                                          ;
; Total block memory bits         ; 192,320 / 7,024,640 ( 3 % )                ;
; Total DSP Blocks                ; 0 / 156 ( 0 % )                            ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                              ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                              ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                              ;
; Total HSSI PMA TX Serializers   ; 0 / 6 ( 0 % )                              ;
; Total PLLs                      ; 0 / 13 ( 0 % )                             ;
; Total DLLs                      ; 0 / 4 ( 0 % )                              ;
+---------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CGXFC7C7F23C8                        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.45        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  45.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; LEDR[0]  ; Missing drive strength and slew rate ;
; LEDR[1]  ; Missing drive strength and slew rate ;
; LEDR[2]  ; Missing drive strength and slew rate ;
; LEDR[3]  ; Missing drive strength and slew rate ;
; LEDR[4]  ; Missing drive strength and slew rate ;
; LEDR[5]  ; Missing drive strength and slew rate ;
; LEDR[6]  ; Missing drive strength and slew rate ;
; LEDR[7]  ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                    ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                  ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; clk~inputCLKENA0                                                                                                                                                                                                                                                                                                        ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_w:the_proj_qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[0]                                                                                                     ; PORTBDATAOUT     ;                       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_w:the_proj_qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[1]                                                                                                     ; PORTBDATAOUT     ;                       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_w:the_proj_qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[2]                                                                                                     ; PORTBDATAOUT     ;                       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_w:the_proj_qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[3]                                                                                                     ; PORTBDATAOUT     ;                       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_w:the_proj_qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[4]                                                                                                     ; PORTBDATAOUT     ;                       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_w:the_proj_qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[5]                                                                                                     ; PORTBDATAOUT     ;                       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_w:the_proj_qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[6]                                                                                                     ; PORTBDATAOUT     ;                       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_w:the_proj_qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[7]                                                                                                     ; PORTBDATAOUT     ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_br_taken_waddr_partial[0]                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|D_br_taken_waddr_partial[0]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_br_taken_waddr_partial[6]                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|D_br_taken_waddr_partial[6]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_br_taken_waddr_partial[8]                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|D_br_taken_waddr_partial[8]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_iw[0]                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|D_iw[0]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_pc[1]                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|D_pc[1]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_pc[4]                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|D_pc[4]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_pc[5]                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|D_pc[5]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_compare_op[1]                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|E_compare_op[1]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_ctrl_logic                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|E_ctrl_logic~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_extra_pc[0]                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|E_extra_pc[0]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_extra_pc[1]                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|E_extra_pc[1]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_iw[3]                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|E_iw[3]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1_prelim[3]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|E_src1_prelim[3]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1_prelim[8]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|E_src1_prelim[8]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1_prelim[13]                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|E_src1_prelim[13]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1_prelim[14]                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|E_src1_prelim[14]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1_prelim[21]                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|E_src1_prelim[21]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src2_hazard_M                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|E_src2_hazard_M~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src2_imm[12]                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|E_src2_imm[12]~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src2_imm[16]                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|E_src2_imm[16]~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src2_imm[18]                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|E_src2_imm[18]~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src2_imm[22]                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|E_src2_imm[22]~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src2_prelim[17]                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|E_src2_prelim[17]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|F_pc[6]                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|F_pc[6]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|F_pc[8]                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|F_pc[8]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|F_pc[9]                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|F_pc[9]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_alu_result[7]                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|M_alu_result[7]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_ctrl_crst                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|M_ctrl_crst~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_ctrl_shift_rot                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|M_ctrl_shift_rot~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_iw[3]                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|M_iw[3]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_result[7]                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_result[7]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_result[8]                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_result[8]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_result[11]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_result[11]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_result[18]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_result[18]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_result[20]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_result[20]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_result[23]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_result[23]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_result[29]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_result[29]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_result[30]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_result[30]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_result[31]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_result[31]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|av_ld_data_aligned_or_div[20]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|av_ld_data_aligned_or_div[20]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|av_ld_or_div_done                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|av_ld_or_div_done~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|d_readdata_d1[11]                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|d_readdata_d1[11]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|d_readdata_d1[19]                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|d_readdata_d1[19]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|d_write~reg0                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|d_write~reg0DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|ic_fill_active                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|ic_fill_active~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|ic_fill_ap_offset[2]                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|ic_fill_ap_offset[2]~DUPLICATE                                                                                                                                                                                                                                                                   ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|ic_fill_dp_offset[1]                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|ic_fill_dp_offset[1]~DUPLICATE                                                                                                                                                                                                                                                                   ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|ic_fill_initial_offset[2]                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|ic_fill_initial_offset[2]~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|ic_fill_tag[0]                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|ic_fill_tag[0]~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|ic_fill_tag[2]                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|ic_fill_tag[2]~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|ic_fill_tag[3]                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|ic_fill_tag[3]~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_sysclk:the_proj_qsys_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|dreg[0] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_sysclk:the_proj_qsys_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|dreg[0]~DUPLICATE ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_nios2_ocimem:the_proj_qsys_cpu_nios2_ocimem|MonAReg[3]                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_nios2_ocimem:the_proj_qsys_cpu_nios2_ocimem|MonAReg[3]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_nios2_ocimem:the_proj_qsys_cpu_nios2_ocimem|MonDReg[1]                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_nios2_ocimem:the_proj_qsys_cpu_nios2_ocimem|MonDReg[1]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_nios2_ocimem:the_proj_qsys_cpu_nios2_ocimem|MonDReg[2]                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_nios2_ocimem:the_proj_qsys_cpu_nios2_ocimem|MonDReg[2]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_nios2_ocimem:the_proj_qsys_cpu_nios2_ocimem|MonDReg[23]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_nios2_ocimem:the_proj_qsys_cpu_nios2_ocimem|MonDReg[23]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|user_saw_rvalid~DUPLICATE                                                                                                                                                                                                    ;                  ;                       ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_mem_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_mem_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                             ;                  ;                       ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sys_clk_timer_s1_translator|wait_latency_counter[0]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sys_clk_timer_s1_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sys_clk_timer_s1_translator|wait_latency_counter[1]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sys_clk_timer_s1_translator|wait_latency_counter[1]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_control_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_control_slave_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|counter_is_running                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|counter_is_running~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|internal_counter[6]                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|internal_counter[6]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|internal_counter[8]                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|internal_counter[8]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|internal_counter[9]                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|internal_counter[9]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|internal_counter[14]                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|internal_counter[14]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|internal_counter[20]                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|internal_counter[20]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|internal_counter[30]                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|internal_counter[30]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[3]                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[3]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~DUPLICATE                                                                                                                                                                                                                                         ;                  ;                       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]~DUPLICATE                                                                                                                                                                                                                   ;                  ;                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; clk_clk    ; PIN_L1        ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 3232 ) ; 0.00 % ( 0 / 3232 )        ; 0.00 % ( 0 / 3232 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 3232 ) ; 0.00 % ( 0 / 3232 )        ; 0.00 % ( 0 / 3232 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 2803 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; pzdyqx:nabboc                  ; 0.00 % ( 0 / 164 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 256 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 9 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/EE371/lab371/lab4/NIOSII/output_files/proj_qsys.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 994 / 56,480          ; 2 %   ;
; ALMs needed [=A-B+C]                                        ; 994                   ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1,137 / 56,480        ; 2 %   ;
;         [a] ALMs used for LUT logic and registers           ; 440                   ;       ;
;         [b] ALMs used for LUT logic                         ; 447                   ;       ;
;         [c] ALMs used for registers                         ; 250                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 154 / 56,480          ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 11 / 56,480           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 11                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 149 / 5,648           ; 3 %   ;
;     -- Logic LABs                                           ; 149                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 1,610                 ;       ;
;     -- 7 input functions                                    ; 28                    ;       ;
;     -- 6 input functions                                    ; 223                   ;       ;
;     -- 5 input functions                                    ; 422                   ;       ;
;     -- 4 input functions                                    ; 259                   ;       ;
;     -- <=3 input functions                                  ; 678                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 255                   ;       ;
; Dedicated logic registers                                   ; 1,472                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 1,378 / 112,960       ; 1 %   ;
;         -- Secondary logic registers                        ; 94 / 112,960          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 1,399                 ;       ;
;         -- Routing optimization registers                   ; 73                    ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 10 / 268              ; 4 %   ;
;     -- Clock pins                                           ; 1 / 11                ; 9 %   ;
;     -- Dedicated input pins                                 ; 3 / 23                ; 13 %  ;
;                                                             ;                       ;       ;
; Global signals                                              ; 1                     ;       ;
; M10K blocks                                                 ; 40 / 686              ; 6 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 192,320 / 7,024,640   ; 3 %   ;
; Total block memory implementation bits                      ; 409,600 / 7,024,640   ; 6 %   ;
; Total DSP Blocks                                            ; 0 / 156               ; 0 %   ;
; Fractional PLLs                                             ; 0 / 7                 ; 0 %   ;
; Global clocks                                               ; 1 / 16                ; 6 %   ;
; Quadrant clocks                                             ; 0 / 88                ; 0 %   ;
; Horizontal periphery clocks                                 ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 120               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 120               ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 1                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 6                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 0.8% / 0.9% / 0.6%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 16.3% / 18.2% / 10.5% ;       ;
; Maximum fan-out                                             ; 1244                  ;       ;
; Highest non-global fan-out                                  ; 665                   ;       ;
; Total fan-out                                               ; 12918                 ;       ;
; Average fan-out                                             ; 3.81                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                           ;
+-------------------------------------------------------------+-----------------------+-----------------------+------------------------+--------------------------------+
; Statistic                                                   ; Top                   ; pzdyqx:nabboc         ; sld_hub:auto_hub       ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+-----------------------+------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 913 / 56480 ( 2 % )   ; 65 / 56480 ( < 1 % )  ; 91 / 56480 ( < 1 % )   ; 0 / 56480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 913                   ; 65                    ; 91                     ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 968 / 56480 ( 2 % )   ; 70 / 56480 ( < 1 % )  ; 100 / 56480 ( < 1 % )  ; 0 / 56480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 385                   ; 15                    ; 40                     ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 369                   ; 34                    ; 45                     ; 0                              ;
;         [c] ALMs used for registers                         ; 214                   ; 21                    ; 15                     ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                     ; 0                      ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 66 / 56480 ( < 1 % )  ; 5 / 56480 ( < 1 % )   ; 9 / 56480 ( < 1 % )    ; 0 / 56480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 11 / 56480 ( < 1 % )  ; 0 / 56480 ( 0 % )     ; 0 / 56480 ( 0 % )      ; 0 / 56480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                     ; 0                      ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                     ; 0                      ; 0                              ;
;         [c] Due to LAB input limits                         ; 11                    ; 0                     ; 0                      ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                     ; 0                      ; 0                              ;
;                                                             ;                       ;                       ;                        ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                   ; Low                    ; Low                            ;
;                                                             ;                       ;                       ;                        ;                                ;
; Total LABs:  partially or completely used                   ; 128 / 5648 ( 2 % )    ; 12 / 5648 ( < 1 % )   ; 14 / 5648 ( < 1 % )    ; 0 / 5648 ( 0 % )               ;
;     -- Logic LABs                                           ; 128                   ; 12                    ; 14                     ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                     ; 0                      ; 0                              ;
;                                                             ;                       ;                       ;                        ;                                ;
; Combinational ALUT usage for logic                          ; 1371                  ; 92                    ; 147                    ; 0                              ;
;     -- 7 input functions                                    ; 23                    ; 3                     ; 2                      ; 0                              ;
;     -- 6 input functions                                    ; 183                   ; 13                    ; 27                     ; 0                              ;
;     -- 5 input functions                                    ; 383                   ; 15                    ; 24                     ; 0                              ;
;     -- 4 input functions                                    ; 225                   ; 17                    ; 17                     ; 0                              ;
;     -- <=3 input functions                                  ; 557                   ; 44                    ; 77                     ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 208                   ; 33                    ; 14                     ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                     ; 0                      ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                     ; 0                      ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                     ; 0                      ; 0                              ;
;                                                             ;                       ;                       ;                        ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                     ; 0                      ; 0                              ;
;     -- By type:                                             ;                       ;                       ;                        ;                                ;
;         -- Primary logic registers                          ; 1197 / 112960 ( 1 % ) ; 72 / 112960 ( < 1 % ) ; 109 / 112960 ( < 1 % ) ; 0 / 112960 ( 0 % )             ;
;         -- Secondary logic registers                        ; 89 / 112960 ( < 1 % ) ; 1 / 112960 ( < 1 % )  ; 4 / 112960 ( < 1 % )   ; 0 / 112960 ( 0 % )             ;
;     -- By function:                                         ;                       ;                       ;                        ;                                ;
;         -- Design implementation registers                  ; 1218                  ; 72                    ; 109                    ; 0                              ;
;         -- Routing optimization registers                   ; 68                    ; 1                     ; 4                      ; 0                              ;
;                                                             ;                       ;                       ;                        ;                                ;
;                                                             ;                       ;                       ;                        ;                                ;
; Virtual pins                                                ; 0                     ; 0                     ; 0                      ; 0                              ;
; I/O pins                                                    ; 10                    ; 0                     ; 0                      ; 0                              ;
; I/O registers                                               ; 0                     ; 0                     ; 0                      ; 0                              ;
; Total block memory bits                                     ; 192320                ; 0                     ; 0                      ; 0                              ;
; Total block memory implementation bits                      ; 409600                ; 0                     ; 0                      ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )          ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 40 / 686 ( 5 % )      ; 0 / 686 ( 0 % )       ; 0 / 686 ( 0 % )        ; 0 / 686 ( 0 % )                ;
; Clock enable block                                          ; 1 / 122 ( < 1 % )     ; 0 / 122 ( 0 % )       ; 0 / 122 ( 0 % )        ; 0 / 122 ( 0 % )                ;
;                                                             ;                       ;                       ;                        ;                                ;
; Connections                                                 ;                       ;                       ;                        ;                                ;
;     -- Input Connections                                    ; 300                   ; 63                    ; 176                    ; 1                              ;
;     -- Registered Input Connections                         ; 145                   ; 28                    ; 121                    ; 0                              ;
;     -- Output Connections                                   ; 17                    ; 4                     ; 235                    ; 284                            ;
;     -- Registered Output Connections                        ; 4                     ; 3                     ; 234                    ; 0                              ;
;                                                             ;                       ;                       ;                        ;                                ;
; Internal Connections                                        ;                       ;                       ;                        ;                                ;
;     -- Total Connections                                    ; 11949                 ; 561                   ; 1180                   ; 293                            ;
;     -- Registered Connections                               ; 4529                  ; 344                   ; 853                    ; 0                              ;
;                                                             ;                       ;                       ;                        ;                                ;
; External Connections                                        ;                       ;                       ;                        ;                                ;
;     -- Top                                                  ; 0                     ; 1                     ; 217                    ; 99                             ;
;     -- pzdyqx:nabboc                                        ; 1                     ; 0                     ; 36                     ; 30                             ;
;     -- sld_hub:auto_hub                                     ; 217                   ; 36                    ; 2                      ; 156                            ;
;     -- hard_block:auto_generated_inst                       ; 99                    ; 30                    ; 156                    ; 0                              ;
;                                                             ;                       ;                       ;                        ;                                ;
; Partition Interface                                         ;                       ;                       ;                        ;                                ;
;     -- Input Ports                                          ; 43                    ; 11                    ; 30                     ; 4                              ;
;     -- Output Ports                                         ; 15                    ; 4                     ; 46                     ; 9                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                     ; 0                      ; 0                              ;
;                                                             ;                       ;                       ;                        ;                                ;
; Registered Ports                                            ;                       ;                       ;                        ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 2                     ; 3                      ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 3                     ; 35                     ; 0                              ;
;                                                             ;                       ;                       ;                        ;                                ;
; Port Connectivity                                           ;                       ;                       ;                        ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                     ; 13                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                     ; 1                      ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                     ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                     ; 0                      ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                     ; 1                      ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                     ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 2                     ; 2                      ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                     ; 27                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+-----------------------+------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                               ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; clk   ; M16   ; 5B       ; 89           ; 35           ; 60           ; 1244                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; reset ; AA7   ; 3B       ; 28           ; 0            ; 51           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; LEDR[0] ; N8    ; 3B       ; 28           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDR[1] ; E7    ; 8A       ; 26           ; 81           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDR[2] ; AB5   ; 3B       ; 26           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDR[3] ; V10   ; 3B       ; 26           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDR[4] ; AB7   ; 3B       ; 28           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDR[5] ; V9    ; 3B       ; 26           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDR[6] ; P8    ; 3B       ; 28           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDR[7] ; AB6   ; 3B       ; 26           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------+
; I/O Bank Usage                                                            ;
+----------+-----------------+---------------+--------------+---------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-----------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )    ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )  ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )  ; --            ; --           ; --            ;
; 3A       ; 0 / 16 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 8 / 32 ( 25 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 0 / 48 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 16 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 1 / 16 ( 6 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 80 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 1 / 32 ( 3 % )  ; 2.5V          ; --           ; 2.5V          ;
+----------+-----------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 538        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 540        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 466        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 475        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 473        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 464        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 462        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 444        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 432        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 420        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 418        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 402        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ; 396        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA1      ; 39         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 38         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 105        ; 3B       ; reset                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA8      ; 108        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 115        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 113        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 131        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 155        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 102        ; 3B       ; LEDR[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB6      ; 100        ; 3B       ; LEDR[7]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB7      ; 107        ; 3B       ; LEDR[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB8      ; 110        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 124        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 126        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB21     ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 468        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 470        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 472        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 465        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 452        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 442        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 430        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 427        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 406        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 384        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 382        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ; 380        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C1       ; 19         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 18         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 542        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 474        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 480        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 467        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 450        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 443        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 425        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 408        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 393        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 378        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ; 385        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 16         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 17         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 476        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 478        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 479        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 449        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 441        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 409        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 379        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 376        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E1       ; 20         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ; 21         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 539        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 484        ; 8A       ; LEDR[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 477        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 469        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 451        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 433        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 417        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 411        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ; 377        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ; 398        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 374        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ; 390        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 541        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ; 14         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 482        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 471        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 455        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 440        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 435        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 428        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 419        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 372        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 399        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 397        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G1       ; 23         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ; 22         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 15         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G5       ; 537        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 481        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 460        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 453        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 438        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 447        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 439        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 426        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 412        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 410        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 413        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 375        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 536        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 483        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 458        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 463        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 436        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 445        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 437        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 429        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 423        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 421        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 415        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ; 373        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ; 24         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 25         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 535        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 457        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 459        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 461        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 434        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 431        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 422        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 416        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 414        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ; 381        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J22      ; 383        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 534        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 456        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 448        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 424        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 284        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 407        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 405        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 289        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 291        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 27         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 26         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 533        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 454        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 446        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 286        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 290        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 288        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 283        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 42         ; 3A       ; altera_reserved_tdo             ; output ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; M6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 112        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 114        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 278        ; 5B       ; clk                             ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 282        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 285        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 287        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 281        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 28         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 29         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 106        ; 3B       ; LEDR[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N9       ; 130        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 276        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 280        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 277        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 279        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 44         ; 3A       ; altera_reserved_tms             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; P6       ; 56         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 104        ; 3B       ; LEDR[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P9       ; 128        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 123        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 225        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 227        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 226        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 224        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 222        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ; 31         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 30         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 43         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 54         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 119        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 125        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 127        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 121        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 219        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 221        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 223        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 220        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 218        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 45         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 109        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 117        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 217        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 215        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 213        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 212        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 214        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 216        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 32         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 33         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ; 41         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 111        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 120        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 122        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 154        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 176        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 178        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 179        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 177        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 50         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ; 40         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V5       ; 46         ; 3A       ; altera_reserved_tck             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; V6       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 101        ; 3B       ; LEDR[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V10      ; 103        ; 3B       ; LEDR[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V11      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 157        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 174        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ; 35         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 34         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 48         ; 3A       ; altera_reserved_tdi             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 57         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 166        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 36         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 37         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 118        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 116        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 129        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 167        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                         ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                             ; Library Name ;
+----------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |HelloWorld_Top                                                                                    ; 993.5 (5.7)          ; 1136.0 (6.2)                     ; 153.5 (0.6)                                       ; 11.0 (0.1)                       ; 0.0 (0.0)            ; 1610 (9)            ; 1472 (0)                  ; 0 (0)         ; 192320            ; 40    ; 0          ; 10   ; 0            ; |HelloWorld_Top                                                                                                                                                                                                                                                                                                                 ; work         ;
;    |proj_qsys:test|                                                                                ; 840.3 (0.0)          ; 961.3 (0.0)                      ; 131.9 (0.0)                                       ; 10.9 (0.0)                       ; 0.0 (0.0)            ; 1362 (0)            ; 1286 (0)                  ; 0 (0)         ; 192320            ; 40    ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test                                                                                                                                                                                                                                                                                                  ; proj_qsys    ;
;       |altera_reset_controller:rst_controller|                                                     ; 3.0 (2.7)            ; 8.5 (5.2)                        ; 5.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (5)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                           ; proj_qsys    ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                          ; 0.3 (0.3)            ; 1.8 (1.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                            ; proj_qsys    ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                ; proj_qsys    ;
;       |proj_qsys_cpu:cpu|                                                                          ; 586.1 (482.1)        ; 666.3 (519.4)                    ; 90.4 (47.5)                                       ; 10.3 (10.2)                      ; 0.0 (0.0)            ; 901 (748)           ; 894 (664)                 ; 0 (0)         ; 27456             ; 6     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_cpu:cpu                                                                                                                                                                                                                                                                                ; proj_qsys    ;
;          |proj_qsys_cpu_ic_data_module:proj_qsys_cpu_ic_data|                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_ic_data_module:proj_qsys_cpu_ic_data                                                                                                                                                                                                                             ; proj_qsys    ;
;             |altsyncram:the_altsyncram|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_ic_data_module:proj_qsys_cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                   ; work         ;
;                |altsyncram_ekj1:auto_generated|                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_ic_data_module:proj_qsys_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_ekj1:auto_generated                                                                                                                                                                    ; work         ;
;          |proj_qsys_cpu_ic_tag_module:proj_qsys_cpu_ic_tag|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 832               ; 1     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_ic_tag_module:proj_qsys_cpu_ic_tag                                                                                                                                                                                                                               ; proj_qsys    ;
;             |altsyncram:the_altsyncram|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 832               ; 1     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_ic_tag_module:proj_qsys_cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                     ; work         ;
;                |altsyncram_7bn1:auto_generated|                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 832               ; 1     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_ic_tag_module:proj_qsys_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_7bn1:auto_generated                                                                                                                                                                      ; work         ;
;          |proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|                                     ; 104.0 (8.9)          ; 146.8 (17.5)                     ; 42.9 (8.7)                                        ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 153 (4)             ; 230 (42)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci                                                                                                                                                                                                                            ; proj_qsys    ;
;             |proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|  ; 41.1 (0.0)           ; 58.0 (0.0)                       ; 16.9 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (0)              ; 97 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper                                                                                                                                        ; proj_qsys    ;
;                |proj_qsys_cpu_jtag_debug_module_sysclk:the_proj_qsys_cpu_jtag_debug_module_sysclk| ; 9.3 (8.2)            ; 24.0 (22.4)                      ; 14.7 (14.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 50 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_sysclk:the_proj_qsys_cpu_jtag_debug_module_sysclk                                                      ; proj_qsys    ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                           ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_sysclk:the_proj_qsys_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer4|                           ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_sysclk:the_proj_qsys_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; work         ;
;                |proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|       ; 30.7 (29.3)          ; 32.7 (31.1)                      ; 2.0 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (55)             ; 47 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck                                                            ; proj_qsys    ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                           ; 0.8 (0.8)            ; 1.1 (1.1)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; work         ;
;                |sld_virtual_jtag_basic:proj_qsys_cpu_jtag_debug_module_phy|                        ; 1.1 (1.1)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:proj_qsys_cpu_jtag_debug_module_phy                                                                             ; work         ;
;             |proj_qsys_cpu_nios2_avalon_reg:the_proj_qsys_cpu_nios2_avalon_reg|                    ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_nios2_avalon_reg:the_proj_qsys_cpu_nios2_avalon_reg                                                                                                                                                          ; proj_qsys    ;
;             |proj_qsys_cpu_nios2_oci_break:the_proj_qsys_cpu_nios2_oci_break|                      ; 1.7 (1.7)            ; 15.9 (15.9)                      ; 14.2 (14.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_nios2_oci_break:the_proj_qsys_cpu_nios2_oci_break                                                                                                                                                            ; proj_qsys    ;
;             |proj_qsys_cpu_nios2_oci_debug:the_proj_qsys_cpu_nios2_oci_debug|                      ; 3.4 (2.9)            ; 4.0 (3.2)                        ; 0.6 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 6 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_nios2_oci_debug:the_proj_qsys_cpu_nios2_oci_debug                                                                                                                                                            ; proj_qsys    ;
;                |altera_std_synchronizer:the_altera_std_synchronizer|                               ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_nios2_oci_debug:the_proj_qsys_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                        ; work         ;
;             |proj_qsys_cpu_nios2_ocimem:the_proj_qsys_cpu_nios2_ocimem|                            ; 48.0 (48.0)          ; 50.5 (50.5)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 74 (74)             ; 53 (53)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_nios2_ocimem:the_proj_qsys_cpu_nios2_ocimem                                                                                                                                                                  ; proj_qsys    ;
;                |proj_qsys_cpu_ociram_sp_ram_module:proj_qsys_cpu_ociram_sp_ram|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_nios2_ocimem:the_proj_qsys_cpu_nios2_ocimem|proj_qsys_cpu_ociram_sp_ram_module:proj_qsys_cpu_ociram_sp_ram                                                                                                   ; proj_qsys    ;
;                   |altsyncram:the_altsyncram|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_nios2_ocimem:the_proj_qsys_cpu_nios2_ocimem|proj_qsys_cpu_ociram_sp_ram_module:proj_qsys_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                                         ; work         ;
;                      |altsyncram_eqe1:auto_generated|                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_nios2_ocimem:the_proj_qsys_cpu_nios2_ocimem|proj_qsys_cpu_ociram_sp_ram_module:proj_qsys_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_eqe1:auto_generated                                          ; work         ;
;          |proj_qsys_cpu_register_bank_a_module:proj_qsys_cpu_register_bank_a|                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_register_bank_a_module:proj_qsys_cpu_register_bank_a                                                                                                                                                                                                             ; proj_qsys    ;
;             |altsyncram:the_altsyncram|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_register_bank_a_module:proj_qsys_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                   ; work         ;
;                |altsyncram_e4n1:auto_generated|                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_register_bank_a_module:proj_qsys_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_e4n1:auto_generated                                                                                                                                                    ; work         ;
;          |proj_qsys_cpu_register_bank_b_module:proj_qsys_cpu_register_bank_b|                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_register_bank_b_module:proj_qsys_cpu_register_bank_b                                                                                                                                                                                                             ; proj_qsys    ;
;             |altsyncram:the_altsyncram|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_register_bank_b_module:proj_qsys_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                   ; work         ;
;                |altsyncram_f4n1:auto_generated|                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_register_bank_b_module:proj_qsys_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_f4n1:auto_generated                                                                                                                                                    ; work         ;
;       |proj_qsys_jtag_uart:jtag_uart|                                                              ; 61.4 (15.1)          ; 75.9 (17.0)                      ; 14.5 (1.9)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 118 (34)            ; 106 (13)                  ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_jtag_uart:jtag_uart                                                                                                                                                                                                                                                                    ; proj_qsys    ;
;          |alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|                                 ; 22.2 (22.2)          ; 34.1 (34.1)                      ; 11.9 (11.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 53 (53)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                            ; work         ;
;          |proj_qsys_jtag_uart_scfifo_r:the_proj_qsys_jtag_uart_scfifo_r|                           ; 12.1 (0.0)           ; 12.8 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_r:the_proj_qsys_jtag_uart_scfifo_r                                                                                                                                                                                                      ; proj_qsys    ;
;             |scfifo:rfifo|                                                                         ; 12.1 (0.0)           ; 12.8 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_r:the_proj_qsys_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                         ; work         ;
;                |scfifo_3291:auto_generated|                                                        ; 12.1 (0.0)           ; 12.8 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_r:the_proj_qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated                                                                                                                                                              ; work         ;
;                   |a_dpfifo_a891:dpfifo|                                                           ; 12.1 (0.0)           ; 12.8 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_r:the_proj_qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo                                                                                                                                         ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                     ; 6.1 (3.1)            ; 6.8 (3.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 8 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_r:the_proj_qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                 ; work         ;
;                         |cntr_vg7:count_usedw|                                                     ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_r:the_proj_qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                            ; work         ;
;                      |cntr_jgb:rd_ptr_count|                                                       ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_r:the_proj_qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                   ; work         ;
;                      |cntr_jgb:wr_ptr|                                                             ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_r:the_proj_qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:wr_ptr                                                                                                                         ; work         ;
;                      |dpram_7s81:FIFOram|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_r:the_proj_qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram                                                                                                                      ; work         ;
;                         |altsyncram_b8s1:altsyncram1|                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_r:the_proj_qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1                                                                                          ; work         ;
;          |proj_qsys_jtag_uart_scfifo_w:the_proj_qsys_jtag_uart_scfifo_w|                           ; 12.1 (0.0)           ; 12.1 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_w:the_proj_qsys_jtag_uart_scfifo_w                                                                                                                                                                                                      ; proj_qsys    ;
;             |scfifo:wfifo|                                                                         ; 12.1 (0.0)           ; 12.1 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_w:the_proj_qsys_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                         ; work         ;
;                |scfifo_3291:auto_generated|                                                        ; 12.1 (0.0)           ; 12.1 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_w:the_proj_qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated                                                                                                                                                              ; work         ;
;                   |a_dpfifo_a891:dpfifo|                                                           ; 12.1 (0.0)           ; 12.1 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_w:the_proj_qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo                                                                                                                                         ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                     ; 6.1 (3.1)            ; 6.1 (3.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 8 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_w:the_proj_qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                 ; work         ;
;                         |cntr_vg7:count_usedw|                                                     ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_w:the_proj_qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                            ; work         ;
;                      |cntr_jgb:rd_ptr_count|                                                       ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_w:the_proj_qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                   ; work         ;
;                      |cntr_jgb:wr_ptr|                                                             ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_w:the_proj_qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:wr_ptr                                                                                                                         ; work         ;
;                      |dpram_7s81:FIFOram|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_w:the_proj_qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram                                                                                                                      ; work         ;
;                         |altsyncram_b8s1:altsyncram1|                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_w:the_proj_qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1                                                                                          ; work         ;
;       |proj_qsys_led_pio:led_pio|                                                                  ; 4.2 (4.2)            ; 6.3 (6.3)                        ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_led_pio:led_pio                                                                                                                                                                                                                                                                        ; proj_qsys    ;
;       |proj_qsys_mm_interconnect_0:mm_interconnect_0|                                              ; 114.1 (0.0)          ; 124.7 (0.0)                      ; 11.3 (0.0)                                        ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 216 (0)             ; 135 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                    ; proj_qsys    ;
;          |altera_avalon_sc_fifo:cpu_jtag_debug_module_agent_rsp_fifo|                              ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_jtag_debug_module_agent_rsp_fifo                                                                                                                                                                                         ; proj_qsys    ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|                        ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                   ; proj_qsys    ;
;          |altera_avalon_sc_fifo:led_pio_s1_agent_rsp_fifo|                                         ; 2.8 (2.8)            ; 3.0 (3.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:led_pio_s1_agent_rsp_fifo                                                                                                                                                                                                    ; proj_qsys    ;
;          |altera_avalon_sc_fifo:onchip_mem_s1_agent_rsp_fifo|                                      ; 5.1 (5.1)            ; 5.1 (5.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_mem_s1_agent_rsp_fifo                                                                                                                                                                                                 ; proj_qsys    ;
;          |altera_avalon_sc_fifo:sys_clk_timer_s1_agent_rsp_fifo|                                   ; 2.8 (2.8)            ; 2.8 (2.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sys_clk_timer_s1_agent_rsp_fifo                                                                                                                                                                                              ; proj_qsys    ;
;          |altera_avalon_sc_fifo:sysid_control_slave_agent_rsp_fifo|                                ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_control_slave_agent_rsp_fifo                                                                                                                                                                                           ; proj_qsys    ;
;          |altera_merlin_master_agent:cpu_data_master_agent|                                        ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:cpu_data_master_agent                                                                                                                                                                                                   ; proj_qsys    ;
;          |altera_merlin_master_agent:cpu_instruction_master_agent|                                 ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:cpu_instruction_master_agent                                                                                                                                                                                            ; proj_qsys    ;
;          |altera_merlin_master_translator:cpu_data_master_translator|                              ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_data_master_translator                                                                                                                                                                                         ; proj_qsys    ;
;          |altera_merlin_slave_agent:cpu_jtag_debug_module_agent|                                   ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:cpu_jtag_debug_module_agent                                                                                                                                                                                              ; proj_qsys    ;
;          |altera_merlin_slave_agent:led_pio_s1_agent|                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:led_pio_s1_agent                                                                                                                                                                                                         ; proj_qsys    ;
;          |altera_merlin_slave_agent:onchip_mem_s1_agent|                                           ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_mem_s1_agent                                                                                                                                                                                                      ; proj_qsys    ;
;          |altera_merlin_slave_translator:cpu_jtag_debug_module_translator|                         ; 7.4 (7.4)            ; 13.4 (13.4)                      ; 6.0 (6.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:cpu_jtag_debug_module_translator                                                                                                                                                                                    ; proj_qsys    ;
;          |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                   ; 7.1 (7.1)            ; 7.7 (7.7)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                              ; proj_qsys    ;
;          |altera_merlin_slave_translator:led_pio_s1_translator|                                    ; 4.9 (4.9)            ; 5.1 (5.1)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:led_pio_s1_translator                                                                                                                                                                                               ; proj_qsys    ;
;          |altera_merlin_slave_translator:onchip_mem_s1_translator|                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_mem_s1_translator                                                                                                                                                                                            ; proj_qsys    ;
;          |altera_merlin_slave_translator:sys_clk_timer_s1_translator|                              ; 7.4 (7.4)            ; 8.9 (8.9)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sys_clk_timer_s1_translator                                                                                                                                                                                         ; proj_qsys    ;
;          |altera_merlin_slave_translator:sysid_control_slave_translator|                           ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_control_slave_translator                                                                                                                                                                                      ; proj_qsys    ;
;          |altera_merlin_traffic_limiter:cpu_instruction_master_limiter|                            ; 2.3 (2.3)            ; 2.6 (2.6)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu_instruction_master_limiter                                                                                                                                                                                       ; proj_qsys    ;
;          |proj_qsys_mm_interconnect_0_cmd_demux:cmd_demux|                                         ; 4.3 (4.3)            ; 4.3 (4.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                    ; proj_qsys    ;
;          |proj_qsys_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                 ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                            ; proj_qsys    ;
;          |proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|                                             ; 24.9 (23.3)          ; 26.6 (25.1)                      ; 1.8 (2.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 57 (53)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux                                                                                                                                                                                                        ; proj_qsys    ;
;             |altera_merlin_arbitrator:arb|                                                         ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                           ; proj_qsys    ;
;          |proj_qsys_mm_interconnect_0_router:router|                                               ; 3.0 (3.0)            ; 3.7 (3.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_router:router                                                                                                                                                                                                          ; proj_qsys    ;
;          |proj_qsys_mm_interconnect_0_router_001:router_001|                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                  ; proj_qsys    ;
;          |proj_qsys_mm_interconnect_0_rsp_demux:rsp_demux|                                         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_rsp_demux:rsp_demux                                                                                                                                                                                                    ; proj_qsys    ;
;          |proj_qsys_mm_interconnect_0_rsp_mux:rsp_mux|                                             ; 16.1 (16.1)          ; 17.0 (17.0)                      ; 1.2 (1.2)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 47 (47)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                        ; proj_qsys    ;
;          |proj_qsys_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                     ; 8.0 (8.0)            ; 8.2 (8.2)                        ; 0.3 (0.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                ; proj_qsys    ;
;       |proj_qsys_onchip_mem:onchip_mem|                                                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 163840            ; 32    ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_onchip_mem:onchip_mem                                                                                                                                                                                                                                                                  ; proj_qsys    ;
;          |altsyncram:the_altsyncram|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 163840            ; 32    ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_onchip_mem:onchip_mem|altsyncram:the_altsyncram                                                                                                                                                                                                                                        ; work         ;
;             |altsyncram_40j1:auto_generated|                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 163840            ; 32    ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_onchip_mem:onchip_mem|altsyncram:the_altsyncram|altsyncram_40j1:auto_generated                                                                                                                                                                                                         ; work         ;
;       |proj_qsys_sys_clk_timer:sys_clk_timer|                                                      ; 71.1 (71.1)          ; 79.1 (79.1)                      ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 110 (110)           ; 127 (127)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer                                                                                                                                                                                                                                                            ; proj_qsys    ;
;    |pzdyqx:nabboc|                                                                                 ; 60.5 (0.0)           ; 69.5 (0.0)                       ; 9.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 92 (0)              ; 73 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|pzdyqx:nabboc                                                                                                                                                                                                                                                                                                   ; work         ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                               ; 60.5 (6.8)           ; 69.5 (7.3)                       ; 9.0 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 92 (12)             ; 73 (9)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                                                                      ; work         ;
;          |GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|                           ; 28.0 (11.8)          ; 34.0 (15.5)                      ; 6.0 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (24)             ; 28 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1                                                                                                                                                                                                        ; work         ;
;             |LQYT7093:MBPH5020|                                                                    ; 16.2 (16.2)          ; 18.5 (18.5)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020                                                                                                                                                                                      ; work         ;
;          |KIFI3548:TPOO7242|                                                                       ; 7.0 (7.0)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|KIFI3548:TPOO7242                                                                                                                                                                                                                                                    ; work         ;
;          |LQYT7093:LRYQ7721|                                                                       ; 10.4 (10.4)          ; 11.7 (11.7)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721                                                                                                                                                                                                                                                    ; work         ;
;          |PUDL0439:ESUL0435|                                                                       ; 8.0 (8.0)            ; 9.5 (9.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435                                                                                                                                                                                                                                                    ; work         ;
;    |sld_hub:auto_hub|                                                                              ; 87.0 (0.5)           ; 99.0 (0.5)                       ; 12.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 147 (1)             ; 113 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                ; work         ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                               ; 86.5 (65.4)          ; 98.5 (74.1)                      ; 12.0 (8.7)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 146 (109)           ; 113 (83)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                   ; work         ;
;          |sld_rom_sr:hub_info_reg|                                                                 ; 10.8 (10.8)          ; 12.3 (12.3)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                           ; work         ;
;          |sld_shadow_jsm:shadow_jsm|                                                               ; 10.2 (10.2)          ; 12.1 (12.1)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |HelloWorld_Top|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                         ; work         ;
+----------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                    ;
+---------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name    ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; LEDR[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; clk     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reset   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                             ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; clk                                                                                                                                             ;                   ;         ;
; reset                                                                                                                                           ;                   ;         ;
;      - proj_qsys:test|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; 1                 ; 0       ;
;      - proj_qsys:test|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; 1                 ; 0       ;
;      - proj_qsys:test|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]  ; 1                 ; 0       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                              ; Location             ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                      ; JTAG_X0_Y2_N3        ; 227     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                      ; JTAG_X0_Y2_N3        ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                                                                                                                               ; PIN_M16              ; 1240    ; Clock                      ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; proj_qsys:test|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                 ; FF_X25_Y4_N37        ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                  ; FF_X25_Y4_N5         ; 339     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_br_pred_not_taken                                                                                                                                                                                                                              ; LABCELL_X27_Y8_N33   ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_ctrl_hi_imm16~0                                                                                                                                                                                                                                ; MLABCELL_X28_Y7_N24  ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_ctrl_unsigned_lo_imm16                                                                                                                                                                                                                         ; LABCELL_X29_Y7_N6    ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_ic_fill_starting~0                                                                                                                                                                                                                             ; LABCELL_X27_Y9_N51   ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_hbreak_req~2                                                                                                                                                                                                                                   ; MLABCELL_X25_Y8_N36  ; 30      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_iw[4]                                                                                                                                                                                                                                          ; FF_X31_Y9_N56        ; 23      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_cpu:cpu|Equal0~0                                                                                                                                                                                                                                         ; LABCELL_X40_Y9_N24   ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_cpu:cpu|Equal171~0                                                                                                                                                                                                                                       ; LABCELL_X29_Y7_N9    ; 18      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_cpu:cpu|F_iw~1                                                                                                                                                                                                                                           ; LABCELL_X23_Y8_N48   ; 33      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_ienable_reg_irq16~1                                                                                                                                                                                                                            ; MLABCELL_X25_Y8_N12  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_iw[4]                                                                                                                                                                                                                                          ; FF_X24_Y6_N2         ; 21      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_pipe_flush_waddr[8]~2                                                                                                                                                                                                                          ; LABCELL_X31_Y10_N51  ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_status_reg_pie~0                                                                                                                                                                                                                               ; MLABCELL_X25_Y8_N48  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_wr_dst_reg                                                                                                                                                                                                                                     ; FF_X28_Y9_N10        ; 5       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_cpu:cpu|W_stall                                                                                                                                                                                                                                          ; MLABCELL_X25_Y8_N51  ; 456     ; Clock enable, Read enable  ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                                                                                                                                                ; LABCELL_X18_Y8_N24   ; 665     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_cpu:cpu|i_readdatavalid_d1                                                                                                                                                                                                                               ; FF_X22_Y6_N40        ; 5       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_cpu:cpu|ic_fill_ap_cnt[3]~0                                                                                                                                                                                                                              ; MLABCELL_X21_Y7_N9   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_cpu:cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                                           ; LABCELL_X27_Y9_N6    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_cpu:cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                            ; LABCELL_X27_Y9_N36   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_cpu:cpu|ic_tag_clr_valid_bits_nxt                                                                                                                                                                                                                        ; LABCELL_X27_Y9_N30   ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_cpu:cpu|ic_tag_wren                                                                                                                                                                                                                                      ; LABCELL_X27_Y9_N45   ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|address[8]                                                                                                                                                                                   ; FF_X16_Y5_N14        ; 34      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_sysclk:the_proj_qsys_cpu_jtag_debug_module_sysclk|jxuir                  ; FF_X11_Y3_N47        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_sysclk:the_proj_qsys_cpu_jtag_debug_module_sysclk|take_action_ocimem_a   ; LABCELL_X12_Y4_N45   ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_sysclk:the_proj_qsys_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0 ; LABCELL_X11_Y3_N33   ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_sysclk:the_proj_qsys_cpu_jtag_debug_module_sysclk|take_action_ocimem_b   ; LABCELL_X12_Y4_N33   ; 37      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_sysclk:the_proj_qsys_cpu_jtag_debug_module_sysclk|update_jdo_strobe      ; FF_X8_Y4_N5          ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr[1]~10                     ; MLABCELL_X3_Y4_N18   ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr[1]~9                      ; MLABCELL_X3_Y4_N21   ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr[23]~20                    ; LABCELL_X1_Y4_N24    ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr[36]~24                    ; LABCELL_X1_Y4_N18    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr~13                        ; LABCELL_X1_Y4_N0     ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:proj_qsys_cpu_jtag_debug_module_phy|virtual_state_uir                             ; MLABCELL_X6_Y2_N27   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_nios2_oci_break:the_proj_qsys_cpu_nios2_oci_break|break_readreg[24]~0                                                                                                          ; LABCELL_X11_Y3_N24   ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_nios2_oci_break:the_proj_qsys_cpu_nios2_oci_break|break_readreg[24]~1                                                                                                          ; LABCELL_X4_Y4_N6     ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_nios2_ocimem:the_proj_qsys_cpu_nios2_ocimem|MonDReg[0]~2                                                                                                                       ; LABCELL_X11_Y4_N24   ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_nios2_ocimem:the_proj_qsys_cpu_nios2_ocimem|MonDReg[14]~4                                                                                                                      ; LABCELL_X13_Y4_N51   ; 24      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_nios2_ocimem:the_proj_qsys_cpu_nios2_ocimem|MonDReg[15]~13                                                                                                                     ; LABCELL_X12_Y4_N30   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_nios2_ocimem:the_proj_qsys_cpu_nios2_ocimem|ociram_wr_en~0                                                                                                                     ; LABCELL_X12_Y3_N36   ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                      ; LABCELL_X13_Y5_N48   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                ; LABCELL_X4_Y5_N42    ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|wdata[7]~0                                                                                                                                                                   ; MLABCELL_X6_Y3_N21   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                              ; MLABCELL_X6_Y3_N18   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|fifo_rd~1                                                                                                                                                                                                                            ; MLABCELL_X15_Y5_N24  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                              ; FF_X17_Y5_N47        ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|ien_AE~0                                                                                                                                                                                                                             ; LABCELL_X17_Y5_N21   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_r:the_proj_qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                               ; MLABCELL_X15_Y5_N54  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_w:the_proj_qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                               ; LABCELL_X13_Y5_N27   ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                              ; LABCELL_X13_Y5_N51   ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                               ; FF_X15_Y5_N5         ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                             ; LABCELL_X12_Y5_N57   ; 14      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_led_pio:led_pio|always0~0                                                                                                                                                                                                                                ; LABCELL_X22_Y7_N6    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_mem_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                     ; LABCELL_X19_Y7_N42   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu_instruction_master_limiter|save_dest_id~0                                                                                                                                          ; MLABCELL_X21_Y7_N21  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                       ; LABCELL_X22_Y7_N36   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|update_grant~1                                                                                                                                                           ; LABCELL_X22_Y7_N48   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_onchip_mem:onchip_mem|wren~0                                                                                                                                                                                                                             ; LABCELL_X22_Y7_N18   ; 32      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|always0~0                                                                                                                                                                                                                    ; LABCELL_X22_Y4_N3    ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|always0~1                                                                                                                                                                                                                    ; LABCELL_X22_Y4_N21   ; 38      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|control_wr_strobe                                                                                                                                                                                                            ; MLABCELL_X21_Y4_N24  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|period_h_wr_strobe                                                                                                                                                                                                           ; MLABCELL_X21_Y4_N27  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|period_l_wr_strobe                                                                                                                                                                                                           ; MLABCELL_X21_Y4_N30  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|snap_strobe~0                                                                                                                                                                                                                ; MLABCELL_X21_Y4_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|BITP7563_0                                                                                                                                                               ; LABCELL_X55_Y29_N57  ; 18      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_0                                                                                                                                                               ; FF_X52_Y33_N44       ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_1                                                                                                                                                               ; FF_X52_Y33_N50       ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_2                                                                                                                                                               ; FF_X53_Y33_N14       ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_3                                                                                                                                                               ; FF_X53_Y31_N44       ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_4                                                                                                                                                               ; FF_X53_Y31_N50       ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_5                                                                                                                                                               ; FF_X55_Y29_N32       ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_6                                                                                                                                                               ; FF_X53_Y29_N44       ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_7                                                                                                                                                               ; FF_X53_Y29_N50       ; 21      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|BMIN0175[0]                                                                                                                                            ; FF_X55_Y29_N44       ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|\BWHK8171:14:QXXQ6833_1                                                                                                                                                  ; MLABCELL_X52_Y33_N42 ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0                                                                                                                                                                                                           ; LABCELL_X2_Y5_N51    ; 9       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]~0                                                                                                                                                                                                        ; LABCELL_X1_Y5_N57    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|SQHZ7915_2                                                                                                                                                                                                                             ; FF_X2_Y6_N46         ; 2       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[0]                                                                                                                                                                                                                            ; FF_X3_Y3_N5          ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                 ; LABCELL_X1_Y5_N54    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                ; LABCELL_X2_Y5_N12    ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                            ; LABCELL_X2_Y6_N45    ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                            ; LABCELL_X2_Y5_N33    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|sdr                                                                                                                                                                                                                                    ; LABCELL_X2_Y5_N18    ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; reset                                                                                                                                                                                                                                                                             ; PIN_AA7              ; 3       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                             ; FF_X4_Y2_N41         ; 85      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                    ; MLABCELL_X3_Y2_N21   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                  ; MLABCELL_X3_Y2_N54   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~0                                                                                                                                                                                     ; LABCELL_X4_Y2_N51    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                    ; LABCELL_X4_Y2_N6     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~3                                                                                                                                                                                                     ; MLABCELL_X3_Y3_N24   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~10                                                                                                                                                                                                    ; MLABCELL_X3_Y3_N27   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][0]~16                                                                                                                                                                                                    ; MLABCELL_X3_Y3_N48   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~4                                                                                                                                                                                                       ; LABCELL_X7_Y2_N0     ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~1                                                                                                                                                                                                 ; MLABCELL_X3_Y2_N33   ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~3                                                                                                                                                                                                          ; LABCELL_X1_Y2_N0     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~1                                                                                                                                                                                              ; MLABCELL_X3_Y3_N18   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~7                                                                                                                                                                                              ; MLABCELL_X3_Y3_N21   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[3][0]~14                                                                                                                                                                                             ; MLABCELL_X3_Y3_N36   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~2                                                                                                                                                                                ; LABCELL_X1_Y2_N54    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]~1                                                                                                                                                                           ; MLABCELL_X3_Y2_N51   ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                  ; FF_X1_Y2_N2          ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                 ; FF_X4_Y2_N11         ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                  ; FF_X3_Y2_N26         ; 62      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                  ; FF_X3_Y2_N50         ; 14      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                           ; LABCELL_X4_Y2_N36    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                 ; FF_X7_Y2_N26         ; 48      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_M16  ; 1240    ; Global Clock         ; GCLK9            ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                                   ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; proj_qsys:test|proj_qsys_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                                                                                                                                                                                     ; 665     ;
; proj_qsys:test|proj_qsys_cpu:cpu|W_stall                                                                                                                                                                                                                                                                               ; 456     ;
; proj_qsys:test|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                       ; 339     ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                           ; 227     ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                                  ; 85      ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                ; 79      ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1_hazard_M                                                                                                                                                                                                                                                                       ; 75      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                       ; 62      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|saved_grant[0]                                                                                                                                                                                                ; 57      ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src2_hazard_M                                                                                                                                                                                                                                                                       ; 52      ;
; proj_qsys:test|proj_qsys_cpu:cpu|av_ld_or_div_done~DUPLICATE                                                                                                                                                                                                                                                           ; 49      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                       ; 49      ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_ctrl_shift_rot~DUPLICATE                                                                                                                                                                                                                                                            ; 48      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                      ; 48      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                                                                                            ; 42      ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_nios2_ocimem:the_proj_qsys_cpu_nios2_ocimem|jtag_ram_access                                                                                                                                                         ; 42      ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_alu_result[2]                                                                                                                                                                                                                                                                       ; 40      ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_sysclk:the_proj_qsys_cpu_jtag_debug_module_sysclk|update_jdo_strobe                                           ; 39      ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_stall                                                                                                                                                                                                                                                                     ; 39      ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|always0~1                                                                                                                                                                                                                                                         ; 38      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|read_latency_shift_reg[0]                                                                                                                                                                 ; 37      ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_sysclk:the_proj_qsys_cpu_jtag_debug_module_sysclk|take_action_ocimem_b                                        ; 37      ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:proj_qsys_cpu_jtag_debug_module_phy|virtual_state_sdr~0                                                                ; 36      ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_alu_result[3]                                                                                                                                                                                                                                                                       ; 35      ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|always0~0                                                                                                                                                                                                                                                         ; 34      ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|address[8]                                                                                                                                                                                                                        ; 34      ;
; proj_qsys:test|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                      ; 34      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_rsp_demux:rsp_demux|src1_valid~0                                                                                                                                                                                              ; 34      ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_ctrl_alu_subtract                                                                                                                                                                                                                                                                   ; 34      ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_compare_op[0]                                                                                                                                                                                                                                                                       ; 34      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_rsp_demux:rsp_demux|src0_valid~0                                                                                                                                                                                              ; 34      ;
; proj_qsys:test|proj_qsys_cpu:cpu|F_iw~1                                                                                                                                                                                                                                                                                ; 33      ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_nios2_ocimem:the_proj_qsys_cpu_nios2_ocimem|MonDReg[0]~2                                                                                                                                                            ; 33      ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_nios2_oci_break:the_proj_qsys_cpu_nios2_oci_break|break_readreg[24]~0                                                                                                                                               ; 33      ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_compare_op[1]~DUPLICATE                                                                                                                                                                                                                                                             ; 32      ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_ctrl_logic~DUPLICATE                                                                                                                                                                                                                                                                ; 32      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                           ; 32      ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|snap_strobe~0                                                                                                                                                                                                                                                     ; 32      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|src_data[50]                                                                                                                                                                                                  ; 32      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|src_data[49]                                                                                                                                                                                                  ; 32      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|src_data[48]                                                                                                                                                                                                  ; 32      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|src_data[47]                                                                                                                                                                                                  ; 32      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|src_data[46]                                                                                                                                                                                                  ; 32      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|src_data[45]                                                                                                                                                                                                  ; 32      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|src_data[44]                                                                                                                                                                                                  ; 32      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|src_data[43]                                                                                                                                                                                                  ; 32      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|src_data[42]                                                                                                                                                                                                  ; 32      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|src_data[41]                                                                                                                                                                                                  ; 32      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|src_data[40]                                                                                                                                                                                                  ; 32      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|src_data[39]                                                                                                                                                                                                  ; 32      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|src_data[38]                                                                                                                                                                                                  ; 32      ;
; proj_qsys:test|proj_qsys_onchip_mem:onchip_mem|wren~0                                                                                                                                                                                                                                                                  ; 32      ;
; proj_qsys:test|proj_qsys_cpu:cpu|intr_req~0                                                                                                                                                                                                                                                                            ; 32      ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_nios2_oci_break:the_proj_qsys_cpu_nios2_oci_break|break_readreg[24]~1                                                                                                                                               ; 32      ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_src1_hazard_W                                                                                                                                                                                                                                                                       ; 32      ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_src1_hazard_M                                                                                                                                                                                                                                                                       ; 32      ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_src2_hazard_W                                                                                                                                                                                                                                                                       ; 32      ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_src2_hazard_M                                                                                                                                                                                                                                                                       ; 32      ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_ctrl_shift_rot_right                                                                                                                                                                                                                                                                ; 32      ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_alu_result~0                                                                                                                                                                                                                                                                        ; 32      ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_hbreak_req~2                                                                                                                                                                                                                                                                        ; 30      ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_iw[1]                                                                                                                                                                                                                                                                               ; 30      ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                               ; 30      ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_alu_result[4]                                                                                                                                                                                                                                                                       ; 28      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                                           ; 27      ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_iw[21]                                                                                                                                                                                                                                                                              ; 26      ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                                                               ; 26      ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_iw[3]                                                                                                                                                                                                                                                                               ; 26      ;
; proj_qsys:test|proj_qsys_cpu:cpu|d_write~reg0DUPLICATE                                                                                                                                                                                                                                                                 ; 25      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                                                                          ; 25      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                                           ; 25      ;
; proj_qsys:test|proj_qsys_cpu:cpu|av_fill_bit~0                                                                                                                                                                                                                                                                         ; 25      ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_nios2_ocimem:the_proj_qsys_cpu_nios2_ocimem|MonDReg[14]~4                                                                                                                                                           ; 24      ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_ic_fill_starting~0                                                                                                                                                                                                                                                                  ; 24      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|saved_grant[1]                                                                                                                                                                                                ; 24      ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_iw[5]                                                                                                                                                                                                                                                                               ; 23      ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_iw[4]                                                                                                                                                                                                                                                                               ; 23      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sys_clk_timer_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                      ; 22      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_7                                                                                                                                                                                                    ; 21      ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_iw[4]                                                                                                                                                                                                                                                                               ; 21      ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                     ; 21      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|BMIN0175[0]                                                                                                                                                                                 ; 19      ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_ctrl_unsigned_lo_imm16                                                                                                                                                                                                                                                              ; 19      ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_iw[14]                                                                                                                                                                                                                                                                              ; 19      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|BITP7563_0                                                                                                                                                                                                    ; 18      ;
; proj_qsys:test|proj_qsys_cpu:cpu|Equal171~0                                                                                                                                                                                                                                                                            ; 18      ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_ctrl_hi_imm16~0                                                                                                                                                                                                                                                                     ; 18      ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_iw[15]                                                                                                                                                                                                                                                                              ; 18      ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|rst1                                                                                                                                                                                                              ; 18      ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr~13                                                             ; 17      ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_sysclk:the_proj_qsys_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0                                      ; 17      ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_iw[16]                                                                                                                                                                                                                                                                              ; 17      ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_iw[11]                                                                                                                                                                                                                                                                              ; 17      ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_iw[0]~DUPLICATE                                                                                                                                                                                                                                                                     ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                                                                                                              ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                         ; 16      ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|period_l_wr_strobe                                                                                                                                                                                                                                                ; 16      ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|period_h_wr_strobe                                                                                                                                                                                                                                                ; 16      ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                   ; 16      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|src_payload~31                                                                                                                                                                                                ; 16      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|src_payload~30                                                                                                                                                                                                ; 16      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|src_payload~29                                                                                                                                                                                                ; 16      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|src_payload~28                                                                                                                                                                                                ; 16      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|src_payload~27                                                                                                                                                                                                ; 16      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|src_payload~26                                                                                                                                                                                                ; 16      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|src_payload~25                                                                                                                                                                                                ; 16      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|src_payload~24                                                                                                                                                                                                ; 16      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|src_payload~23                                                                                                                                                                                                ; 16      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|src_payload~22                                                                                                                                                                                                ; 16      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|src_payload~21                                                                                                                                                                                                ; 16      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|src_payload~20                                                                                                                                                                                                ; 16      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|src_payload~19                                                                                                                                                                                                ; 16      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|src_payload~18                                                                                                                                                                                                ; 16      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|src_payload~17                                                                                                                                                                                                ; 16      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|src_payload~16                                                                                                                                                                                                ; 16      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|src_payload~15                                                                                                                                                                                                ; 16      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|src_payload~14                                                                                                                                                                                                ; 16      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|src_payload~13                                                                                                                                                                                                ; 16      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|src_payload~12                                                                                                                                                                                                ; 16      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|src_payload~11                                                                                                                                                                                                ; 16      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|src_payload~10                                                                                                                                                                                                ; 16      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|src_payload~9                                                                                                                                                                                                 ; 16      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|src_payload~8                                                                                                                                                                                                 ; 16      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|src_payload~7                                                                                                                                                                                                 ; 16      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|src_payload~6                                                                                                                                                                                                 ; 16      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|src_payload~5                                                                                                                                                                                                 ; 16      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|src_payload~4                                                                                                                                                                                                 ; 16      ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr[23]~20                                                         ; 16      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|src_payload~3                                                                                                                                                                                                 ; 16      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|src_payload~2                                                                                                                                                                                                 ; 16      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|src_payload~1                                                                                                                                                                                                 ; 16      ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                                    ; 16      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|src_payload~0                                                                                                                                                                                                 ; 16      ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_br_pred_not_taken                                                                                                                                                                                                                                                                   ; 16      ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_ld_align_sh16                                                                                                                                                                                                                                                                       ; 16      ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_iw[3]~DUPLICATE                                                                                                                                                                                                                                                                     ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                                                                                                                                              ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                       ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                                                                                                                            ; 15      ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                  ; 15      ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_ctrl_jmp_direct                                                                                                                                                                                                                                                                     ; 15      ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_ctrl_jmp_indirect                                                                                                                                                                                                                                                                   ; 15      ;
; proj_qsys:test|proj_qsys_cpu:cpu|F_kill~0                                                                                                                                                                                                                                                                              ; 15      ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_ctrl_retaddr                                                                                                                                                                                                                                                                        ; 15      ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_iw[12]                                                                                                                                                                                                                                                                              ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                                     ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                       ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                                                                                            ; 14      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[0]                                                                                                                                                                                                                                                                 ; 14      ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_pipe_flush_waddr[8]~1                                                                                                                                                                                                                                                               ; 14      ;
; proj_qsys:test|proj_qsys_cpu:cpu|F_ic_data_rd_addr_nxt[0]~0                                                                                                                                                                                                                                                            ; 14      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_rsp_mux:rsp_mux|src_payload~1                                                                                                                                                                                                 ; 14      ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|fifo_rd~0                                                                                                                                                                                                                                                                 ; 14      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:led_pio_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                            ; 14      ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_iw[0]                                                                                                                                                                                                                                                                               ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                                              ; 13      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|BMIN0175[0]                                                                                                                                                                                                                                               ; 13      ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|din_s1~0     ; 13      ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_pipe_flush_waddr[8]~2                                                                                                                                                                                                                                                               ; 13      ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_pipe_flush_waddr[8]~0                                                                                                                                                                                                                                                               ; 13      ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_nios2_ocimem:the_proj_qsys_cpu_nios2_ocimem|jtag_ram_rd_d1                                                                                                                                                          ; 13      ;
; proj_qsys:test|proj_qsys_cpu:cpu|Equal4~0                                                                                                                                                                                                                                                                              ; 13      ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_sysclk:the_proj_qsys_cpu_jtag_debug_module_sysclk|take_action_ocimem_a                                        ; 13      ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_iw[13]                                                                                                                                                                                                                                                                              ; 13      ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr[1]~10                                                          ; 13      ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr[1]~9                                                           ; 13      ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src2_hazard_M~DUPLICATE                                                                                                                                                                                                                                                             ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                      ; 12      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|sdr                                                                                                                                                                                                                                                                         ; 12      ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_ic_fill_starting_d1                                                                                                                                                                                                                                                                 ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                                                        ; 11      ;
; proj_qsys:test|proj_qsys_cpu:cpu|ic_fill_dp_offset_nxt[1]~2                                                                                                                                                                                                                                                            ; 11      ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                                                                          ; 11      ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_valid_from_E                                                                                                                                                                                                                                                                        ; 11      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sys_clk_timer_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                         ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                                                  ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                                                  ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                                                                        ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                                                                              ; 10      ;
; proj_qsys:test|proj_qsys_cpu:cpu|ic_tag_clr_valid_bits_nxt                                                                                                                                                                                                                                                             ; 10      ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                                                   ; 10      ;
; proj_qsys:test|proj_qsys_cpu:cpu|ic_fill_dp_offset_nxt[0]~1                                                                                                                                                                                                                                                            ; 10      ;
; proj_qsys:test|proj_qsys_cpu:cpu|ic_fill_dp_offset_nxt[2]~0                                                                                                                                                                                                                                                            ; 10      ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_wr_data_unfiltered[7]~11                                                                                                                                                                                                                                                            ; 10      ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_wr_data_unfiltered[9]~9                                                                                                                                                                                                                                                             ; 10      ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_wr_data_unfiltered[13]~5                                                                                                                                                                                                                                                            ; 10      ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_wr_data_unfiltered[5]~2                                                                                                                                                                                                                                                             ; 10      ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_wr_data_unfiltered[3]~0                                                                                                                                                                                                                                                             ; 10      ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_alu_result[5]                                                                                                                                                                                                                                                                       ; 10      ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_mem_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                  ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                                  ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                                                                        ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                                                              ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                                              ; 9       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[0]                                                                                                                                                                                                                                               ; 9       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0                                                                                                                                                                                                                                                ; 9       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[2]                                                                                                                                                                                                                                               ; 9       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]                                                                                                                                                                                                                                               ; 9       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[1]                                                                                                                                                                                                                                               ; 9       ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_ctrl_b_not_src~0                                                                                                                                                                                                                                                                    ; 9       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_wr_data_unfiltered[25]~26                                                                                                                                                                                                                                                           ; 9       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_wr_data_unfiltered[23]~25                                                                                                                                                                                                                                                           ; 9       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_wr_data_unfiltered[21]~23                                                                                                                                                                                                                                                           ; 9       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_wr_data_unfiltered[27]~22                                                                                                                                                                                                                                                           ; 9       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_wr_data_unfiltered[19]~21                                                                                                                                                                                                                                                           ; 9       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_wr_data_unfiltered[29]~20                                                                                                                                                                                                                                                           ; 9       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|fifo_rd~1                                                                                                                                                                                                                                                                 ; 9       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_wr_data_unfiltered[17]~18                                                                                                                                                                                                                                                           ; 9       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_wr_data_unfiltered[31]~17                                                                                                                                                                                                                                                           ; 9       ;
; proj_qsys:test|proj_qsys_cpu:cpu|i_read~reg0                                                                                                                                                                                                                                                                           ; 9       ;
; proj_qsys:test|proj_qsys_cpu:cpu|Equal2~0                                                                                                                                                                                                                                                                              ; 9       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|state                                                                                                                                                                                                             ; 9       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_wr_data_unfiltered[1]~13                                                                                                                                                                                                                                                            ; 9       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_wr_data_unfiltered[6]~12                                                                                                                                                                                                                                                            ; 9       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_wr_data_unfiltered[8]~10                                                                                                                                                                                                                                                            ; 9       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_wr_data_unfiltered[10]~8                                                                                                                                                                                                                                                            ; 9       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_wr_data_unfiltered[11]~7                                                                                                                                                                                                                                                            ; 9       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_wr_data_unfiltered[12]~6                                                                                                                                                                                                                                                            ; 9       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_wr_data_unfiltered[14]~4                                                                                                                                                                                                                                                            ; 9       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_wr_data_unfiltered[15]~3                                                                                                                                                                                                                                                            ; 9       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_wr_data_unfiltered[4]~1                                                                                                                                                                                                                                                             ; 9       ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_router:router|src_channel[2]~0                                                                                                                                                                                                ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                                                                                        ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                                                                      ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                                              ; 8       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|Equal9~0                                                                                                                                                                                    ; 8       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[0]                                                                                                                                                                                 ; 8       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[1]                                                                                                                                                                                                                                               ; 8       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[3]                                                                                                                                                                                                                                               ; 8       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|wdata[7]~0                                                                                                                                                                                                        ; 8       ;
; proj_qsys:test|proj_qsys_cpu:cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                 ; 8       ;
; proj_qsys:test|proj_qsys_cpu:cpu|Equal0~0                                                                                                                                                                                                                                                                              ; 8       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_ctrl_invalidate_i                                                                                                                                                                                                                                                                   ; 8       ;
; proj_qsys:test|proj_qsys_cpu:cpu|ic_fill_ap_cnt[3]~0                                                                                                                                                                                                                                                                   ; 8       ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|src_data[35]                                                                                                                                                                                                  ; 8       ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|src_data[33]                                                                                                                                                                                                  ; 8       ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|src_data[34]                                                                                                                                                                                                  ; 8       ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|src_data[32]                                                                                                                                                                                                  ; 8       ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_router_001:router_001|Equal0~0                                                                                                                                                                                                ; 8       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_ld_align_sh8                                                                                                                                                                                                                                                                        ; 8       ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sys_clk_timer_s1_translator|wait_latency_counter[1]                                                                                                                                                                        ; 8       ;
; proj_qsys:test|proj_qsys_led_pio:led_pio|always0~0                                                                                                                                                                                                                                                                     ; 8       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_nios2_ocimem:the_proj_qsys_cpu_nios2_ocimem|MonAReg[2]                                                                                                                                                              ; 8       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_nios2_ocimem:the_proj_qsys_cpu_nios2_ocimem|MonAReg[4]                                                                                                                                                              ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]~1                                                                                                                                                                                                                ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                                                  ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~4                                                                                                                                                                                                                                            ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_proc~0                                                                                                                                                                                                                                               ; 7       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[2]                                                                                                                                                                                                                                               ; 7       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[6]                                                                                                                                                                                                                                               ; 7       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[4]                                                                                                                                                                                                                                               ; 7       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[1]                                                                                                                                                                                 ; 7       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[6]                                                                                                                                                                                 ; 7       ;
; ~GND                                                                                                                                                                                                                                                                                                                   ; 7       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_w:the_proj_qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                 ; 7       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_r:the_proj_qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                                            ; 7       ;
; proj_qsys:test|proj_qsys_cpu:cpu|ic_fill_req_accepted~0                                                                                                                                                                                                                                                                ; 7       ;
; proj_qsys:test|proj_qsys_cpu:cpu|i_readdatavalid_d1                                                                                                                                                                                                                                                                    ; 7       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_nios2_ocimem:the_proj_qsys_cpu_nios2_ocimem|waitrequest                                                                                                                                                             ; 7       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|td_shift[6]~5                                                                                                                                                                                                     ; 7       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_sysclk:the_proj_qsys_cpu_jtag_debug_module_sysclk|jdo[35]                                                     ; 7       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|av_waitrequest~1                                                                                                                                                                                                                                                          ; 7       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_st_data[3]                                                                                                                                                                                                                                                                          ; 7       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_st_data[2]                                                                                                                                                                                                                                                                          ; 7       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_st_data[1]                                                                                                                                                                                                                                                                          ; 7       ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_router:router|Equal1~1                                                                                                                                                                                                        ; 7       ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_router:router|Equal1~0                                                                                                                                                                                                        ; 7       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_st_data[0]                                                                                                                                                                                                                                                                          ; 7       ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_iw[6]                                                                                                                                                                                                                                                                               ; 7       ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_iw[8]                                                                                                                                                                                                                                                                               ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~DUPLICATE                                                                                                                                                                                                                                    ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~1                                                                                                                                                                                                                                      ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[3]~reg0                                                                                                                                                                                                                                         ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[2]~reg0                                                                                                                                                                                                                                         ; 6       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[7]                                                                                                                                                                                                                                               ; 6       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|Equal5~0                                                                                                                                                                                    ; 6       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[10]                                                                                                                                                                                ; 6       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[2]                                                                                                                                                                                 ; 6       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[7]                                                                                                                                                                                 ; 6       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_w:the_proj_qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                    ; 6       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_r:the_proj_qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                    ; 6       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_r:the_proj_qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[0]                                                                                ; 6       ;
; proj_qsys:test|proj_qsys_cpu:cpu|ic_fill_line[5]                                                                                                                                                                                                                                                                       ; 6       ;
; proj_qsys:test|proj_qsys_cpu:cpu|ic_fill_line[4]                                                                                                                                                                                                                                                                       ; 6       ;
; proj_qsys:test|proj_qsys_cpu:cpu|ic_fill_line[3]                                                                                                                                                                                                                                                                       ; 6       ;
; proj_qsys:test|proj_qsys_cpu:cpu|ic_fill_line[2]                                                                                                                                                                                                                                                                       ; 6       ;
; proj_qsys:test|proj_qsys_cpu:cpu|ic_fill_line[1]                                                                                                                                                                                                                                                                       ; 6       ;
; proj_qsys:test|proj_qsys_cpu:cpu|ic_fill_line[0]                                                                                                                                                                                                                                                                       ; 6       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_ctrl_crst                                                                                                                                                                                                                                                                           ; 6       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_r:the_proj_qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                 ; 6       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_iw[8]                                                                                                                                                                                                                                                                               ; 6       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_iw[7]                                                                                                                                                                                                                                                                               ; 6       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_iw[6]                                                                                                                                                                                                                                                                               ; 6       ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_jtag_debug_module_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                    ; 6       ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_iw[18]                                                                                                                                                                                                                                                                              ; 6       ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu_instruction_master_limiter|has_pending_responses                                                                                                                                                                        ; 6       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_stb_data[6]~7                                                                                                                                                                                                                                                                       ; 6       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_stb_data[4]~6                                                                                                                                                                                                                                                                       ; 6       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_stb_data[2]~5                                                                                                                                                                                                                                                                       ; 6       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_status_reg_pie~0                                                                                                                                                                                                                                                                    ; 6       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_pipe_flush                                                                                                                                                                                                                                                                          ; 6       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_iw[14]                                                                                                                                                                                                                                                                              ; 6       ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_control_slave_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                      ; 6       ;
; proj_qsys:test|proj_qsys_cpu:cpu|d_read~reg0                                                                                                                                                                                                                                                                           ; 6       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_stb_data[0]~2                                                                                                                                                                                                                                                                       ; 6       ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:led_pio_s1_translator|wait_latency_counter[0]                                                                                                                                                                              ; 6       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_nios2_ocimem:the_proj_qsys_cpu_nios2_ocimem|MonAReg[3]                                                                                                                                                              ; 6       ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_iw[7]                                                                                                                                                                                                                                                                               ; 6       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                       ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]~DUPLICATE                                                                                                                                                                                                        ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]~DUPLICATE                                                                                                                                                                                                                                    ; 5       ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sys_clk_timer_s1_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                              ; 5       ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_control_slave_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                         ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[3][0]~14                                                                                                                                                                                                                                  ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~7                                                                                                                                                                                                                                   ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~1                                                                                                                                                                                                                                   ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[5]                                                                                                                                                                                                                  ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]~1                                                                                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]~0                                                                                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][0]~16                                                                                                                                                                                                                                         ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~10                                                                                                                                                                                                                                         ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~3                                                                                                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                                       ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                                                                                       ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][1]                                                                                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][0]                                                                                                                                                                                                                                            ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|Equal5~0                                                                                                                                                                                                                                                  ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[9]                                                                                                                                                                                                                                               ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[8]                                                                                                                                                                                                                                               ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[4]                                                                                                                                                                                                                                               ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|Equal0~0                                                                                                                                                                                    ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]~0                                                                                                                                                                                                                                             ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[11]                                                                                                                                                                                ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[15]                                                                                                                                                                                ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[3]                                                                                                                                                                                 ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[8]                                                                                                                                                                                 ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_wr_data_unfiltered[22]~31                                                                                                                                                                                                                                                           ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_wr_data_unfiltered[28]~30                                                                                                                                                                                                                                                           ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_wr_data_unfiltered[20]~29                                                                                                                                                                                                                                                           ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_wr_data_unfiltered[26]~28                                                                                                                                                                                                                                                           ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_wr_data_unfiltered[24]~27                                                                                                                                                                                                                                                           ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_result[22]                                                                                                                                                                                                                                                                ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_wr_data_unfiltered[18]~24                                                                                                                                                                                                                                                           ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_result[26]                                                                                                                                                                                                                                                                ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|ic_tag_wraddress_nxt[1]~7                                                                                                                                                                                                                                                             ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_result[24]                                                                                                                                                                                                                                                                ; 5       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|Equal6~2                                                                                                                                                                                                                                                          ; 5       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|Equal6~1                                                                                                                                                                                                                                                          ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_result[28]                                                                                                                                                                                                                                                                ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_wr_data_unfiltered[30]~19                                                                                                                                                                                                                                                           ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                                ; 5       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|control_wr_strobe                                                                                                                                                                                                                                                 ; 5       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|t_ena~reg0                                                                                                                                                                                                        ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_sysclk:the_proj_qsys_cpu_jtag_debug_module_sysclk|jdo[17]                                                     ; 5       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_r:the_proj_qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1]                                                                                ; 5       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_w:the_proj_qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1]                                                                                ; 5       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_w:the_proj_qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[2]                                                                                ; 5       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_w:the_proj_qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[3]                                                                                ; 5       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_w:the_proj_qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[0]                                                                                ; 5       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_w:the_proj_qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[5]                                                                                ; 5       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_w:the_proj_qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[4]                                                                                ; 5       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_r:the_proj_qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[5]                                                                                ; 5       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_r:the_proj_qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[4]                                                                                ; 5       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_r:the_proj_qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[2]                                                                                ; 5       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_r:the_proj_qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[3]                                                                                ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|F_pc[1]                                                                                                                                                                                                                                                                               ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|ic_fill_ap_offset[0]                                                                                                                                                                                                                                                                  ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|F_ic_tag_rd_addr_nxt[5]~5                                                                                                                                                                                                                                                             ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|F_ic_tag_rd_addr_nxt[3]~3                                                                                                                                                                                                                                                             ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_pc[2]                                                                                                                                                                                                                                                                               ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|ic_fill_dp_offset[0]                                                                                                                                                                                                                                                                  ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_ctrl_exception                                                                                                                                                                                                                                                                      ; 5       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                   ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_ctrl_wrctl_inst                                                                                                                                                                                                                                                                     ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_ctrl_break                                                                                                                                                                                                                                                                          ; 5       ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_demux_001:cmd_demux_001|WideOr0                                                                                                                                                                                           ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_status_reg_pie                                                                                                                                                                                                                                                                      ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_iw[19]                                                                                                                                                                                                                                                                              ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_wr_data_unfiltered[16]~16                                                                                                                                                                                                                                                           ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_wr_data_unfiltered[2]~15                                                                                                                                                                                                                                                            ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_ctrl_shift_logical~0                                                                                                                                                                                                                                                                ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_sysclk:the_proj_qsys_cpu_jtag_debug_module_sysclk|jdo[34]                                                     ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_dst_regnum[3]                                                                                                                                                                                                                                                                       ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_dst_regnum[2]                                                                                                                                                                                                                                                                       ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_dst_regnum[1]                                                                                                                                                                                                                                                                       ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_dst_regnum[0]                                                                                                                                                                                                                                                                       ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_wr_dst_reg                                                                                                                                                                                                                                                                          ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_dst_regnum[4]                                                                                                                                                                                                                                                                       ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_wr_data_unfiltered[0]~14                                                                                                                                                                                                                                                            ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_stb_data[7]~11                                                                                                                                                                                                                                                                      ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_stb_data[5]~10                                                                                                                                                                                                                                                                      ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_stb_data[3]~9                                                                                                                                                                                                                                                                       ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_stb_data[1]~8                                                                                                                                                                                                                                                                       ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_result[16]                                                                                                                                                                                                                                                                ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_result[2]                                                                                                                                                                                                                                                                 ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|hbreak_enabled                                                                                                                                                                                                                                                                        ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_iw[13]                                                                                                                                                                                                                                                                              ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_iw[15]                                                                                                                                                                                                                                                                              ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_iw[16]                                                                                                                                                                                                                                                                              ; 5       ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem_used[1]                                                                                                                                                                              ; 5       ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sys_clk_timer_s1_translator|wait_latency_counter[0]                                                                                                                                                                        ; 5       ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_demux:cmd_demux|sink_ready~0                                                                                                                                                                                              ; 5       ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_control_slave_translator|wait_latency_counter[0]                                                                                                                                                                     ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|d_read_nxt~0                                                                                                                                                                                                                                                                          ; 5       ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_mem_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                         ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_alu_result[0]                                                                                                                                                                                                                                                                       ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_result[0]                                                                                                                                                                                                                                                                 ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_st_data[7]                                                                                                                                                                                                                                                                          ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_st_data[6]                                                                                                                                                                                                                                                                          ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_st_data[5]                                                                                                                                                                                                                                                                          ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_st_data[4]                                                                                                                                                                                                                                                                          ; 5       ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:led_pio_s1_agent|m0_write~0                                                                                                                                                                                                     ; 5       ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:led_pio_s1_translator|wait_latency_counter[1]                                                                                                                                                                              ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|Add8~69                                                                                                                                                                                                                                                                               ; 5       ;
; proj_qsys:test|proj_qsys_cpu:cpu|Add8~65                                                                                                                                                                                                                                                                               ; 5       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|count[1]                                                                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~DUPLICATE                                                                                                                                                                                                                              ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_result[30]~DUPLICATE                                                                                                                                                                                                                                                      ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~0                                                                                                                                                                                                                          ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                                         ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~2                                                                                                                                                                                                                     ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                                         ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]~0                                                                                                                                                                                                                                     ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                                       ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                                                                                                                                          ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                                                                       ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                                                       ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                                                                       ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[10]                                                                                                                                                                                                                                              ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[3]                                                                                                                                                                                                                                               ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[5]                                                                                                                                                                                                                                               ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                                                      ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                                                                 ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                                                 ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[12]                                                                                                                                                                                ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[16]                                                                                                                                                                                ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[4]                                                                                                                                                                                 ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[9]                                                                                                                                                                                 ; 4       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|Equal6~4                                                                                                                                                                                                                                                          ; 4       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|internal_counter[0]                                                                                                                                                                                                                                               ; 4       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|internal_counter[1]                                                                                                                                                                                                                                               ; 4       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|internal_counter[2]                                                                                                                                                                                                                                               ; 4       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_w:the_proj_qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                                            ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|F_pc[2]                                                                                                                                                                                                                                                                               ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|F_pc[4]                                                                                                                                                                                                                                                                               ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|F_pc[5]                                                                                                                                                                                                                                                                               ; 4       ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:cpu_jtag_debug_module_agent|local_read~0                                                                                                                                                                                        ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|ic_fill_ap_cnt[0]                                                                                                                                                                                                                                                                     ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|ic_fill_ap_offset[1]                                                                                                                                                                                                                                                                  ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|F_ic_tag_rd_addr_nxt[4]~4                                                                                                                                                                                                                                                             ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|F_ic_tag_rd_addr_nxt[2]~2                                                                                                                                                                                                                                                             ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|F_ic_tag_rd_addr_nxt[1]~1                                                                                                                                                                                                                                                             ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|F_ic_tag_rd_addr_nxt[0]~0                                                                                                                                                                                                                                                             ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_pc[0]                                                                                                                                                                                                                                                                               ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_sysclk:the_proj_qsys_cpu_jtag_debug_module_sysclk|jdo[27]                                                     ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_sysclk:the_proj_qsys_cpu_jtag_debug_module_sysclk|jdo[26]                                                     ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|F_pc[13]                                                                                                                                                                                                                                                                              ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|F_pc[12]                                                                                                                                                                                                                                                                              ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|F_pc[11]                                                                                                                                                                                                                                                                              ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|F_pc[10]                                                                                                                                                                                                                                                                              ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_pc[9]                                                                                                                                                                                                                                                                               ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_pc[11]                                                                                                                                                                                                                                                                              ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_pc[12]                                                                                                                                                                                                                                                                              ; 4       ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu_instruction_master_limiter|save_dest_id~0                                                                                                                                                                               ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_dst_regnum[4]~0                                                                                                                                                                                                                                                                     ; 4       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|write_stalled                                                                                                                                                                                                     ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_nios2_ocimem:the_proj_qsys_cpu_nios2_ocimem|MonDReg~0                                                                                                                                                               ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_iw[20]                                                                                                                                                                                                                                                                              ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|d_readdata_d1[31]                                                                                                                                                                                                                                                                     ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_ctrl_a_not_src~0                                                                                                                                                                                                                                                                    ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_ctrl_crst~0                                                                                                                                                                                                                                                                         ; 4       ;
; proj_qsys:test|altera_reset_controller:rst_controller|altera_reset_synchronizer_int_chain[2]                                                                                                                                                                                                                           ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_cnt[0]                                                                                                                                                                                                                                                                    ; 4       ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_mux:cmd_mux|update_grant~1                                                                                                                                                                                                ; 4       ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sys_clk_timer_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                         ; 4       ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_demux_001:cmd_demux_001|src0_valid~0                                                                                                                                                                                      ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|ic_fill_tag[1]                                                                                                                                                                                                                                                                        ; 4       ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu_instruction_master_limiter|last_channel[0]                                                                                                                                                                              ; 4       ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_demux:cmd_demux|src0_valid~1                                                                                                                                                                                              ; 4       ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_mem_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                          ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_wrctl_data_bstatus_reg_pie~2                                                                                                                                                                                                                                                        ; 4       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                                                                   ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:proj_qsys_cpu_jtag_debug_module_phy|virtual_state_uir                                                                  ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_stw_data[8]~7                                                                                                                                                                                                                                                                       ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_stw_data[10]~6                                                                                                                                                                                                                                                                      ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1[11]~13                                                                                                                                                                                                                                                                         ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_stw_data[12]~5                                                                                                                                                                                                                                                                      ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_stw_data[14]~4                                                                                                                                                                                                                                                                      ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1[15]~9                                                                                                                                                                                                                                                                          ; 4       ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:led_pio_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                               ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_ctrl_rdctl_inst                                                                                                                                                                                                                                                                     ; 4       ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:cpu_data_master_agent|cp_valid                                                                                                                                                                                                 ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_iw[11]                                                                                                                                                                                                                                                                              ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_iw[12]                                                                                                                                                                                                                                                                              ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|Equal130~0                                                                                                                                                                                                                                                                            ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_valid~0                                                                                                                                                                                                                                                                             ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_st_stall~0                                                                                                                                                                                                                                                                          ; 4       ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_demux:cmd_demux|sink_ready~1                                                                                                                                                                                              ; 4       ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_cmd_demux:cmd_demux|src0_valid~0                                                                                                                                                                                              ; 4       ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_control_slave_translator|wait_latency_counter[1]                                                                                                                                                                     ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|av_ld_or_div_done                                                                                                                                                                                                                                                                     ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_ctrl_shift_rot                                                                                                                                                                                                                                                                      ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_alu_result[6]                                                                                                                                                                                                                                                                       ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_alu_result[8]                                                                                                                                                                                                                                                                       ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_alu_result[9]                                                                                                                                                                                                                                                                       ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_alu_result[10]                                                                                                                                                                                                                                                                      ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_alu_result[16]                                                                                                                                                                                                                                                                      ; 4       ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:led_pio_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                               ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|d_write~reg0                                                                                                                                                                                                                                                                          ; 4       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|internal_counter[7]                                                                                                                                                                                                                                               ; 4       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|internal_counter[27]                                                                                                                                                                                                                                              ; 4       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|internal_counter[23]                                                                                                                                                                                                                                              ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_nios2_ocimem:the_proj_qsys_cpu_nios2_ocimem|Add0~13                                                                                                                                                                 ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_st_data[10]                                                                                                                                                                                                                                                                         ; 4       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|td_shift[10]                                                                                                                                                                                                      ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_iw[17]                                                                                                                                                                                                                                                                              ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_iw[26]                                                                                                                                                                                                                                                                              ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_iw[25]                                                                                                                                                                                                                                                                              ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_iw[23]                                                                                                                                                                                                                                                                              ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_iw[22]                                                                                                                                                                                                                                                                              ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_iw[24]                                                                                                                                                                                                                                                                              ; 4       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_result[20]~DUPLICATE                                                                                                                                                                                                                                                      ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_pc[1]~DUPLICATE                                                                                                                                                                                                                                                                     ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|F_pc[9]~DUPLICATE                                                                                                                                                                                                                                                                     ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_alu_result[7]~DUPLICATE                                                                                                                                                                                                                                                             ; 3       ;
; reset~input                                                                                                                                                                                                                                                                                                            ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|Equal0~0                                                                                                                                                                                                                         ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                                                                                                                                                     ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]~1                                                                                                                                                                                                                                        ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                                                                        ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                                ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]                                                                                                                                                                                                                                           ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]                                                                                                                                                                                                                                           ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[4]                                                                                                                                                                                                                                           ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                                                                                                                                                                                                                                           ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~3                                                                                                                                                                                                                                               ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~9                                                                                                                                                                                                                                          ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~2                                                                                                                                                                                                                                          ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~1                                                                                                                                                                                                                                          ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal11~0                                                                                                                                                                                                                                                ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                                                      ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[11]                                                                                                                                                                                                                                              ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|NJQG9082                                                                                                                                                                                                                                                                    ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|AMGP4450                                                                                                                                                                                                                                                                    ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[13]                                                                                                                                                                                ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[17]                                                                                                                                                                                ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[5]                                                                                                                                                                                 ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[18]                                                                                                                                                                                ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_ctrl_logic~1                                                                                                                                                                                                                                                                        ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr[15]                                                            ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr[7]                                                             ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1[22]~51                                                                                                                                                                                                                                                                         ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1[25]~48                                                                                                                                                                                                                                                                         ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1[23]~47                                                                                                                                                                                                                                                                         ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1[21]~46                                                                                                                                                                                                                                                                         ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1[20]~45                                                                                                                                                                                                                                                                         ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1[26]~42                                                                                                                                                                                                                                                                         ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1[27]~39                                                                                                                                                                                                                                                                         ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_sysclk:the_proj_qsys_cpu_jtag_debug_module_sysclk|jdo[24]                                                     ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1[24]~38                                                                                                                                                                                                                                                                         ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1[28]~35                                                                                                                                                                                                                                                                         ; 3       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|force_reload                                                                                                                                                                                                                                                      ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr[33]                                                            ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr[31]                                                            ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_stw_data[22]~38                                                                                                                                                                                                                                                                     ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_alu_result[22]                                                                                                                                                                                                                                                                      ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_result[25]                                                                                                                                                                                                                                                                ; 3       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|period_h_register[14]                                                                                                                                                                                                                                             ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1[19]~32                                                                                                                                                                                                                                                                         ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_result[21]                                                                                                                                                                                                                                                                ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_stw_data[28]~30                                                                                                                                                                                                                                                                     ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_alu_result[28]                                                                                                                                                                                                                                                                      ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_stw_data[20]~27                                                                                                                                                                                                                                                                     ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_alu_result[20]                                                                                                                                                                                                                                                                      ; 3       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|period_h_register[4]                                                                                                                                                                                                                                              ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_stw_data[26]~24                                                                                                                                                                                                                                                                     ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_alu_result[26]                                                                                                                                                                                                                                                                      ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_stw_data[18]~21                                                                                                                                                                                                                                                                     ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_result[27]                                                                                                                                                                                                                                                                ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_sysclk:the_proj_qsys_cpu_jtag_debug_module_sysclk|jdo[23]                                                     ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|clr_break_line                                                                                                                                                                                                                                                                        ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_stw_data[24]~16                                                                                                                                                                                                                                                                     ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_alu_result[24]                                                                                                                                                                                                                                                                      ; 3       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|Equal6~3                                                                                                                                                                                                                                                          ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1[29]~31                                                                                                                                                                                                                                                                         ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_stw_data[30]~13                                                                                                                                                                                                                                                                     ; 3       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|Equal6~0                                                                                                                                                                                                                                                          ; 3       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|Equal0~6                                                                                                                                                                                                                                                          ; 3       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|internal_counter[3]                                                                                                                                                                                                                                               ; 3       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|internal_counter[15]                                                                                                                                                                                                                                              ; 3       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|rvalid0~1                                                                                                                                                                                                         ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_sysclk:the_proj_qsys_cpu_jtag_debug_module_sysclk|jdo[31]                                                     ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_sysclk:the_proj_qsys_cpu_jtag_debug_module_sysclk|jdo[30]                                                     ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_sysclk:the_proj_qsys_cpu_jtag_debug_module_sysclk|jdo[29]                                                     ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_sysclk:the_proj_qsys_cpu_jtag_debug_module_sysclk|jdo[5]                                                      ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1[18]~30                                                                                                                                                                                                                                                                         ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_alu_result[18]                                                                                                                                                                                                                                                                      ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_result[19]                                                                                                                                                                                                                                                                ; 3       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|ien_AE~0                                                                                                                                                                                                                                                                  ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|F_pc[0]                                                                                                                                                                                                                                                                               ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr~17                                                             ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|F_pc[3]                                                                                                                                                                                                                                                                               ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|F_pc[7]                                                                                                                                                                                                                                                                               ; 3       ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_jtag_debug_module_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                    ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|read                                                                                                                                                                                                                              ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|ic_fill_ap_cnt[1]                                                                                                                                                                                                                                                                     ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src2[31]~0                                                                                                                                                                                                                                                                          ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1[30]~27                                                                                                                                                                                                                                                                         ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_alu_result[30]                                                                                                                                                                                                                                                                      ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_pc[8]                                                                                                                                                                                                                                                                               ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_pc[7]                                                                                                                                                                                                                                                                               ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_pc[6]                                                                                                                                                                                                                                                                               ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_pc[3]                                                                                                                                                                                                                                                                               ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|F_ic_data_rd_addr_nxt[2]~3                                                                                                                                                                                                                                                            ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|F_ic_data_rd_addr_nxt[1]~2                                                                                                                                                                                                                                                            ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|F_ic_data_rd_addr_nxt[0]~1                                                                                                                                                                                                                                                            ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|ic_fill_dp_offset[2]                                                                                                                                                                                                                                                                  ; 3       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|timeout_occurred                                                                                                                                                                                                                                                  ; 3       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|rst2                                                                                                                                                                                                              ; 3       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                           ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|address[0]                                                                                                                                                                                                                        ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_sysclk:the_proj_qsys_cpu_jtag_debug_module_sysclk|jdo[28]                                                     ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1[17]~24                                                                                                                                                                                                                                                                         ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_result[18]                                                                                                                                                                                                                                                                ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_sysclk:the_proj_qsys_cpu_jtag_debug_module_sysclk|jdo[18]                                                     ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_sysclk:the_proj_qsys_cpu_jtag_debug_module_sysclk|jdo[19]                                                     ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr[35]                                                            ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr[34]                                                            ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_pc[10]                                                                                                                                                                                                                                                                              ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_pc[13]                                                                                                                                                                                                                                                                              ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|i_read_nxt~0                                                                                                                                                                                                                                                                          ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_estatus_reg_pie                                                                                                                                                                                                                                                                     ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_bstatus_reg_pie                                                                                                                                                                                                                                                                     ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1[31]~23                                                                                                                                                                                                                                                                         ; 3       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|t_dav                                                                                                                                                                                                                                                                     ; 3       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|rvalid0                                                                                                                                                                                                           ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1[1]~22                                                                                                                                                                                                                                                                          ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|d_readdata_d1[25]                                                                                                                                                                                                                                                                     ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_stw_data[9]~10                                                                                                                                                                                                                                                                      ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_stw_data[11]~9                                                                                                                                                                                                                                                                      ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_stw_data[13]~8                                                                                                                                                                                                                                                                      ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|d_readdata_d1[30]                                                                                                                                                                                                                                                                     ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|d_readdata_d1[15]                                                                                                                                                                                                                                                                     ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|d_readdata_d1[23]                                                                                                                                                                                                                                                                     ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_result[17]                                                                                                                                                                                                                                                                ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|d_readdata_d1[29]                                                                                                                                                                                                                                                                     ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|d_readdata_d1[28]                                                                                                                                                                                                                                                                     ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|d_readdata_d1[20]                                                                                                                                                                                                                                                                     ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|d_readdata_d1[26]                                                                                                                                                                                                                                                                     ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|d_readdata_d1[27]                                                                                                                                                                                                                                                                     ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_ctrl_cmp~1                                                                                                                                                                                                                                                                          ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_br_taken_waddr_partial[1]                                                                                                                                                                                                                                                           ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_ctrl_exception~0                                                                                                                                                                                                                                                                    ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_ctrl_implicit_dst_retaddr~0                                                                                                                                                                                                                                                         ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_sysclk:the_proj_qsys_cpu_jtag_debug_module_sysclk|jdo[20]                                                     ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_sysclk:the_proj_qsys_cpu_jtag_debug_module_sysclk|jdo[21]                                                     ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_sysclk:the_proj_qsys_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~1                                      ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_valid                                                                                                                                                                                                                                                                               ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_arith_src2[1]~15                                                                                                                                                                                                                                                                    ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_cnt[1]                                                                                                                                                                                                                                                                    ; 3       ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_control_slave_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                      ; 3       ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem_used[0]                                                                                                                                                                              ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|ic_fill_tag[4]                                                                                                                                                                                                                                                                        ; 3       ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_mem_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                            ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|d_readdata_d1[24]                                                                                                                                                                                                                                                                     ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_ctrl_shift_rot                                                                                                                                                                                                                                                                      ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1[0]~21                                                                                                                                                                                                                                                                          ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_dst_regnum[4]                                                                                                                                                                                                                                                                       ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_dst_regnum[3]                                                                                                                                                                                                                                                                       ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_dst_regnum[1]                                                                                                                                                                                                                                                                       ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_dst_regnum[0]                                                                                                                                                                                                                                                                       ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_wr_dst_reg~0                                                                                                                                                                                                                                                                        ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_dst_regnum[2]                                                                                                                                                                                                                                                                       ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_alu_result[1]                                                                                                                                                                                                                                                                       ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_result[1]                                                                                                                                                                                                                                                                 ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1[6]~18                                                                                                                                                                                                                                                                          ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1_prelim[6]                                                                                                                                                                                                                                                                      ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_result[6]                                                                                                                                                                                                                                                                 ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1[7]~17                                                                                                                                                                                                                                                                          ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1_prelim[7]                                                                                                                                                                                                                                                                      ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1[8]~16                                                                                                                                                                                                                                                                          ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1[9]~15                                                                                                                                                                                                                                                                          ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1_prelim[9]                                                                                                                                                                                                                                                                      ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_result[9]                                                                                                                                                                                                                                                                 ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1[10]~14                                                                                                                                                                                                                                                                         ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1_prelim[10]                                                                                                                                                                                                                                                                     ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_result[10]                                                                                                                                                                                                                                                                ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1[12]~12                                                                                                                                                                                                                                                                         ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1_prelim[12]                                                                                                                                                                                                                                                                     ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_result[12]                                                                                                                                                                                                                                                                ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1[13]~11                                                                                                                                                                                                                                                                         ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_result[13]                                                                                                                                                                                                                                                                ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1[14]~10                                                                                                                                                                                                                                                                         ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_result[14]                                                                                                                                                                                                                                                                ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_stw_data[15]~3                                                                                                                                                                                                                                                                      ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_result[15]                                                                                                                                                                                                                                                                ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_stw_data[16]~2                                                                                                                                                                                                                                                                      ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1[16]~8                                                                                                                                                                                                                                                                          ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1[5]~5                                                                                                                                                                                                                                                                           ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1_prelim[5]                                                                                                                                                                                                                                                                      ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_result[5]                                                                                                                                                                                                                                                                 ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1[4]~4                                                                                                                                                                                                                                                                           ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1_prelim[4]                                                                                                                                                                                                                                                                      ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_result[4]                                                                                                                                                                                                                                                                 ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1[2]~3                                                                                                                                                                                                                                                                           ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1[2]~2                                                                                                                                                                                                                                                                           ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1[2]~1                                                                                                                                                                                                                                                                           ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|av_ld_data_aligned_or_div[2]                                                                                                                                                                                                                                                          ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_arith_src2[3]~0                                                                                                                                                                                                                                                                     ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1[3]~0                                                                                                                                                                                                                                                                           ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_result[3]                                                                                                                                                                                                                                                                 ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_valid~1                                                                                                                                                                                                                                                                             ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_nios2_oci_debug:the_proj_qsys_cpu_nios2_oci_debug|jtag_break                                                                                                                                                        ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|latched_oci_tb_hbreak_req                                                                                                                                                                                                                                                             ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_op_eret~0                                                                                                                                                                                                                                                                           ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|W_stall~0                                                                                                                                                                                                                                                                             ; 3       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|av_waitrequest                                                                                                                                                                                                                                                            ; 3       ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sys_clk_timer_s1_translator|read_latency_shift_reg~0                                                                                                                                                                       ; 3       ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|proj_qsys_mm_interconnect_0_router:router|always1~0                                                                                                                                                                                                       ; 3       ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_data_master_translator|read_accepted                                                                                                                                                                                  ; 3       ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_mem_s1_agent_rsp_fifo|mem[0][55]                                                                                                                                                                                             ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|av_ld_data_aligned_or_div[0]                                                                                                                                                                                                                                                          ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_alu_result[11]                                                                                                                                                                                                                                                                      ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_alu_result[12]                                                                                                                                                                                                                                                                      ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_alu_result[13]                                                                                                                                                                                                                                                                      ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_alu_result[14]                                                                                                                                                                                                                                                                      ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr[0]                                                             ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src2_imm[28]                                                                                                                                                                                                                                                                        ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src2_imm[20]                                                                                                                                                                                                                                                                        ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src2_imm[26]                                                                                                                                                                                                                                                                        ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src2_imm[24]                                                                                                                                                                                                                                                                        ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|av_ld_data_aligned_or_div[22]                                                                                                                                                                                                                                                         ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|av_ld_data_aligned_or_div[28]                                                                                                                                                                                                                                                         ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|av_ld_data_aligned_or_div[26]                                                                                                                                                                                                                                                         ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|av_ld_data_aligned_or_div[24]                                                                                                                                                                                                                                                         ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src2_imm[30]                                                                                                                                                                                                                                                                        ; 3       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|internal_counter[12]                                                                                                                                                                                                                                              ; 3       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|internal_counter[11]                                                                                                                                                                                                                                              ; 3       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|internal_counter[10]                                                                                                                                                                                                                                              ; 3       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|internal_counter[29]                                                                                                                                                                                                                                              ; 3       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|internal_counter[28]                                                                                                                                                                                                                                              ; 3       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|internal_counter[18]                                                                                                                                                                                                                                              ; 3       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|internal_counter[17]                                                                                                                                                                                                                                              ; 3       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|internal_counter[16]                                                                                                                                                                                                                                              ; 3       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|internal_counter[19]                                                                                                                                                                                                                                              ; 3       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|internal_counter[31]                                                                                                                                                                                                                                              ; 3       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|internal_counter[13]                                                                                                                                                                                                                                              ; 3       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|internal_counter[24]                                                                                                                                                                                                                                              ; 3       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|internal_counter[5]                                                                                                                                                                                                                                               ; 3       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|internal_counter[22]                                                                                                                                                                                                                                              ; 3       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|internal_counter[21]                                                                                                                                                                                                                                              ; 3       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|internal_counter[4]                                                                                                                                                                                                                                               ; 3       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|internal_counter[26]                                                                                                                                                                                                                                              ; 3       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|internal_counter[25]                                                                                                                                                                                                                                              ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_st_data[9]                                                                                                                                                                                                                                                                          ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_st_data[14]                                                                                                                                                                                                                                                                         ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_st_data[15]                                                                                                                                                                                                                                                                         ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|av_ld_data_aligned_or_div[18]                                                                                                                                                                                                                                                         ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_st_data[13]                                                                                                                                                                                                                                                                         ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_st_data[12]                                                                                                                                                                                                                                                                         ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_st_data[11]                                                                                                                                                                                                                                                                         ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_st_data[8]                                                                                                                                                                                                                                                                          ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|av_ld_data_aligned_or_div[30]                                                                                                                                                                                                                                                         ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|Add3~53                                                                                                                                                                                                                                                                               ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|Add3~49                                                                                                                                                                                                                                                                               ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|Add3~45                                                                                                                                                                                                                                                                               ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|Add3~41                                                                                                                                                                                                                                                                               ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|Add3~37                                                                                                                                                                                                                                                                               ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|Add3~33                                                                                                                                                                                                                                                                               ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|Add3~13                                                                                                                                                                                                                                                                               ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|Add3~9                                                                                                                                                                                                                                                                                ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|Add3~5                                                                                                                                                                                                                                                                                ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|Add3~1                                                                                                                                                                                                                                                                                ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_nios2_ocimem:the_proj_qsys_cpu_nios2_ocimem|proj_qsys_cpu_ociram_sp_ram_module:proj_qsys_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_eqe1:auto_generated|q_a[2]                                          ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_nios2_ocimem:the_proj_qsys_cpu_nios2_ocimem|proj_qsys_cpu_ociram_sp_ram_module:proj_qsys_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_eqe1:auto_generated|q_a[23]                                         ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_iw[10]                                                                                                                                                                                                                                                                              ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_iw[9]                                                                                                                                                                                                                                                                               ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_iw[31]                                                                                                                                                                                                                                                                              ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_iw[30]                                                                                                                                                                                                                                                                              ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_iw[28]                                                                                                                                                                                                                                                                              ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_iw[27]                                                                                                                                                                                                                                                                              ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_iw[29]                                                                                                                                                                                                                                                                              ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src2_imm[0]                                                                                                                                                                                                                                                                         ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src2_imm[6]                                                                                                                                                                                                                                                                         ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src2_imm[8]                                                                                                                                                                                                                                                                         ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src2_imm[10]                                                                                                                                                                                                                                                                        ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src2_imm[14]                                                                                                                                                                                                                                                                        ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|av_ld_data_aligned_or_div[16]                                                                                                                                                                                                                                                         ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src2_imm[4]                                                                                                                                                                                                                                                                         ; 3       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src2_imm[2]                                                                                                                                                                                                                                                                         ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[3]~DUPLICATE                                                                                                                                                                                                                                     ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_ctrl_crst~DUPLICATE                                                                                                                                                                                                                                                                 ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_pc[5]~DUPLICATE                                                                                                                                                                                                                                                                     ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|ic_fill_dp_offset[1]~DUPLICATE                                                                                                                                                                                                                                                        ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_result[18]~DUPLICATE                                                                                                                                                                                                                                                      ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_br_taken_waddr_partial[0]~DUPLICATE                                                                                                                                                                                                                                                 ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|ic_fill_tag[0]~DUPLICATE                                                                                                                                                                                                                                                              ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|ic_fill_tag[2]~DUPLICATE                                                                                                                                                                                                                                                              ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|ic_fill_tag[3]~DUPLICATE                                                                                                                                                                                                                                                              ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_result[7]~DUPLICATE                                                                                                                                                                                                                                                       ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1_prelim[8]~DUPLICATE                                                                                                                                                                                                                                                            ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_result[8]~DUPLICATE                                                                                                                                                                                                                                                       ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_result[11]~DUPLICATE                                                                                                                                                                                                                                                      ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1_prelim[13]~DUPLICATE                                                                                                                                                                                                                                                           ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1_prelim[14]~DUPLICATE                                                                                                                                                                                                                                                           ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1_prelim[3]~DUPLICATE                                                                                                                                                                                                                                                            ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src2_imm[18]~DUPLICATE                                                                                                                                                                                                                                                              ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src2_imm[16]~DUPLICATE                                                                                                                                                                                                                                                              ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[3]                                                                                                                                                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[2]                                                                                                                                                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[1]                                                                                                                                                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter~4                                                                                                                                                                                                                   ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|Add0~0                                                                                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg~4                                                                                                                                                                                                                                         ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg_proc~0                                                                                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                                                  ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg~9                                                                                                                                                                                                                                               ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg~2                                                                                                                                                                                                                                               ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal0~0                                                                                                                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[5]                                                                                                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[6]                                                                                                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[7]                                                                                                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[8]                                                                                                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[9]                                                                                                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]                                                                                                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                                                                                                                                                                                                                                          ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~1                                                                                                                                                                                                                                               ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~0                                                                                                                                                                                                                                               ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg                                                                                                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[14]                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[10]                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[9]                                                                                                                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1]                                                                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]                                                                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[6]                                                                                                                                                                                                                       ; 2       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|\BWHK8171:14:QXXQ6833_1                                                                                                                                                                                       ; 2       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|KIFI3548:TPOO7242|HENC6638[12]                                                                                                                                                                                                                                              ; 2       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_0                                                                                                                                                                                                    ; 2       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_1                                                                                                                                                                                                    ; 2       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_2                                                                                                                                                                                                    ; 2       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_3                                                                                                                                                                                                    ; 2       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_4                                                                                                                                                                                                    ; 2       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_5                                                                                                                                                                                                    ; 2       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196~9                                                                                                                                                                                                                                                ; 2       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|Equal8~0                                                                                                                                                                                                                                                  ; 2       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_6                                                                                                                                                                                                    ; 2       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|SQHZ7915_1                                                                                                                                                                                                                                                                  ; 2       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[2]                                                                                                                                                                                                                                                                 ; 2       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|SQHZ7915_2                                                                                                                                                                                                                                                                  ; 2       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[3]                                                                                                                                                                                                                                                                 ; 2       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[14]                                                                                                                                                                                ; 2       ;
; proj_qsys:test|proj_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sys_clk_timer_s1_translator|wait_latency_counter[1]~3                                                                                                                                                                      ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_sysclk:the_proj_qsys_cpu_jtag_debug_module_sysclk|jdo[10]                                                     ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_sysclk:the_proj_qsys_cpu_jtag_debug_module_sysclk|jdo[13]                                                     ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_sysclk:the_proj_qsys_cpu_jtag_debug_module_sysclk|jdo[11]                                                     ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_sysclk:the_proj_qsys_cpu_jtag_debug_module_sysclk|jdo[12]                                                     ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_nios2_ocimem:the_proj_qsys_cpu_nios2_ocimem|MonDReg[15]~13                                                                                                                                                          ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_sysclk:the_proj_qsys_cpu_jtag_debug_module_sysclk|jdo[14]                                                     ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_sysclk:the_proj_qsys_cpu_jtag_debug_module_sysclk|jdo[15]                                                     ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_sysclk:the_proj_qsys_cpu_jtag_debug_module_sysclk|jdo[9]                                                      ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_nios2_ocimem:the_proj_qsys_cpu_nios2_ocimem|MonDReg[8]                                                                                                                                                              ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_nios2_ocimem:the_proj_qsys_cpu_nios2_ocimem|MonDReg[15]                                                                                                                                                             ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_nios2_ocimem:the_proj_qsys_cpu_nios2_ocimem|MonDReg[12]                                                                                                                                                             ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_sysclk:the_proj_qsys_cpu_jtag_debug_module_sysclk|jdo[16]                                                     ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_sysclk:the_proj_qsys_cpu_jtag_debug_module_sysclk|jdo[8]                                                      ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:proj_qsys_cpu_jtag_debug_module_phy|virtual_state_cdr                                                                  ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_src1_prelim[21]~28                                                                                                                                                                                                                                                                  ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_nios2_oci_debug:the_proj_qsys_cpu_nios2_oci_debug|monitor_go                                                                                                                                                        ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|readdata~0                                                                                                                                                                                                                        ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_nios2_avalon_reg:the_proj_qsys_cpu_nios2_avalon_reg|oci_reg_readdata[2]~1                                                                                                                                           ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_nios2_oci_debug:the_proj_qsys_cpu_nios2_oci_debug|resetlatch                                                                                                                                                        ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_nios2_ocimem:the_proj_qsys_cpu_nios2_ocimem|MonDReg[29]                                                                                                                                                             ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_sysclk:the_proj_qsys_cpu_jtag_debug_module_sysclk|jdo[25]                                                     ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_nios2_ocimem:the_proj_qsys_cpu_nios2_ocimem|MonDReg~7                                                                                                                                                               ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_sysclk:the_proj_qsys_cpu_jtag_debug_module_sysclk|jdo[7]                                                      ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_nios2_ocimem:the_proj_qsys_cpu_nios2_ocimem|MonDReg[5]                                                                                                                                                              ; 2       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|counter_is_running~1                                                                                                                                                                                                                                              ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|W_wr_data[22]                                                                                                                                                                                                                                                                         ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1[22]~50                                                                                                                                                                                                                                                                         ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1[22]~49                                                                                                                                                                                                                                                                         ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|W_wr_data[25]                                                                                                                                                                                                                                                                         ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_arith_src2[25]~22                                                                                                                                                                                                                                                                   ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1_prelim[25]                                                                                                                                                                                                                                                                     ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|W_wr_data[23]                                                                                                                                                                                                                                                                         ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_arith_src2[23]~21                                                                                                                                                                                                                                                                   ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_result_nxt[23]~29                                                                                                                                                                                                                                                         ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1_prelim[23]                                                                                                                                                                                                                                                                     ; 2       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|write                                                                                                                                                                                                             ; 2       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|jupdate                                                                                                                                                                                                           ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|W_wr_data[21]                                                                                                                                                                                                                                                                         ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_arith_src2[21]~20                                                                                                                                                                                                                                                                   ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|W_wr_data[28]                                                                                                                                                                                                                                                                         ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|W_wr_data[20]                                                                                                                                                                                                                                                                         ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_result_nxt[20]~27                                                                                                                                                                                                                                                         ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1[20]~44                                                                                                                                                                                                                                                                         ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1[20]~43                                                                                                                                                                                                                                                                         ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|W_wr_data[26]                                                                                                                                                                                                                                                                         ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1[26]~41                                                                                                                                                                                                                                                                         ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1[26]~40                                                                                                                                                                                                                                                                         ; 2       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|td_shift[6]                                                                                                                                                                                                       ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|W_wr_data[27]                                                                                                                                                                                                                                                                         ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_arith_src2[27]~19                                                                                                                                                                                                                                                                   ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1_prelim[27]                                                                                                                                                                                                                                                                     ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|W_wr_data[19]                                                                                                                                                                                                                                                                         ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_arith_src2[19]~18                                                                                                                                                                                                                                                                   ; 2       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|td_shift[7]                                                                                                                                                                                                       ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|W_wr_data[24]                                                                                                                                                                                                                                                                         ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1[24]~37                                                                                                                                                                                                                                                                         ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1[24]~36                                                                                                                                                                                                                                                                         ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|W_wr_data[29]                                                                                                                                                                                                                                                                         ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_arith_src2[29]~17                                                                                                                                                                                                                                                                   ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1[28]~34                                                                                                                                                                                                                                                                         ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1[28]~33                                                                                                                                                                                                                                                                         ; 2       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|internal_counter~4                                                                                                                                                                                                                                                ; 2       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|internal_counter~3                                                                                                                                                                                                                                                ; 2       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|internal_counter~2                                                                                                                                                                                                                                                ; 2       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|internal_counter~1                                                                                                                                                                                                                                                ; 2       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|td_shift[5]                                                                                                                                                                                                       ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_sysclk:the_proj_qsys_cpu_jtag_debug_module_sysclk|jdo[6]                                                      ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_nios2_ocimem:the_proj_qsys_cpu_nios2_ocimem|MonDReg[4]                                                                                                                                                              ; 2       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|counter_is_running                                                                                                                                                                                                                                                ; 2       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|control_register[1]                                                                                                                                                                                                                                               ; 2       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|period_l_register[1]                                                                                                                                                                                                                                              ; 2       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|period_h_register[1]                                                                                                                                                                                                                                              ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_stw_data[22]~37                                                                                                                                                                                                                                                                     ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_stw_data[22]~36                                                                                                                                                                                                                                                                     ; 2       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|period_l_register[6]                                                                                                                                                                                                                                              ; 2       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|period_h_register[6]                                                                                                                                                                                                                                              ; 2       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|period_l_register[9]                                                                                                                                                                                                                                              ; 2       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|period_h_register[9]                                                                                                                                                                                                                                              ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_stw_data[25]~35                                                                                                                                                                                                                                                                     ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src2_prelim[25]                                                                                                                                                                                                                                                                     ; 2       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|period_l_register[14]                                                                                                                                                                                                                                             ; 2       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|period_l_register[15]                                                                                                                                                                                                                                             ; 2       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|period_h_register[15]                                                                                                                                                                                                                                             ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_stw_data[23]~34                                                                                                                                                                                                                                                                     ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src2_prelim[23]                                                                                                                                                                                                                                                                     ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_result[23]                                                                                                                                                                                                                                                                ; 2       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|period_l_register[7]                                                                                                                                                                                                                                              ; 2       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|period_h_register[7]                                                                                                                                                                                                                                              ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|D_src2_prelim[17]~18                                                                                                                                                                                                                                                                  ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_stw_data[17]~33                                                                                                                                                                                                                                                                     ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|W_wr_data[18]                                                                                                                                                                                                                                                                         ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src1_prelim[19]                                                                                                                                                                                                                                                                     ; 2       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|write_valid                                                                                                                                                                                                       ; 2       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|always2~2                                                                                                                                                                                                         ; 2       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|write1                                                                                                                                                                                                            ; 2       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|jupdate1                                                                                                                                                                                                          ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_stw_data[29]~32                                                                                                                                                                                                                                                                     ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src2_prelim[29]                                                                                                                                                                                                                                                                     ; 2       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|period_l_register[13]                                                                                                                                                                                                                                             ; 2       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|period_h_register[13]                                                                                                                                                                                                                                             ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_stw_data[21]~31                                                                                                                                                                                                                                                                     ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src2_prelim[21]                                                                                                                                                                                                                                                                     ; 2       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|period_l_register[5]                                                                                                                                                                                                                                              ; 2       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|period_h_register[5]                                                                                                                                                                                                                                              ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_stw_data[28]~29                                                                                                                                                                                                                                                                     ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_stw_data[28]~28                                                                                                                                                                                                                                                                     ; 2       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|period_l_register[12]                                                                                                                                                                                                                                             ; 2       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|period_h_register[12]                                                                                                                                                                                                                                             ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_stw_data[20]~26                                                                                                                                                                                                                                                                     ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_stw_data[20]~25                                                                                                                                                                                                                                                                     ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|M_shift_rot_result[20]                                                                                                                                                                                                                                                                ; 2       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|period_l_register[4]                                                                                                                                                                                                                                              ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_stw_data[26]~23                                                                                                                                                                                                                                                                     ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_stw_data[26]~22                                                                                                                                                                                                                                                                     ; 2       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|period_l_register[10]                                                                                                                                                                                                                                             ; 2       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|period_h_register[10]                                                                                                                                                                                                                                             ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_stw_data[18]~20                                                                                                                                                                                                                                                                     ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_stw_data[18]~19                                                                                                                                                                                                                                                                     ; 2       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|period_l_register[2]                                                                                                                                                                                                                                              ; 2       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|period_h_register[2]                                                                                                                                                                                                                                              ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_stw_data[27]~18                                                                                                                                                                                                                                                                     ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src2_prelim[27]                                                                                                                                                                                                                                                                     ; 2       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|period_l_register[11]                                                                                                                                                                                                                                             ; 2       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|period_h_register[11]                                                                                                                                                                                                                                             ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_stw_data[19]~17                                                                                                                                                                                                                                                                     ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_src2_prelim[19]                                                                                                                                                                                                                                                                     ; 2       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|period_l_register[3]                                                                                                                                                                                                                                              ; 2       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|period_h_register[3]                                                                                                                                                                                                                                              ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_nios2_ocimem:the_proj_qsys_cpu_nios2_ocimem|MonDReg[18]                                                                                                                                                             ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_sysclk:the_proj_qsys_cpu_jtag_debug_module_sysclk|jdo[22]                                                     ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_sysclk:the_proj_qsys_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|din_s1 ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_stw_data[24]~15                                                                                                                                                                                                                                                                     ; 2       ;
; proj_qsys:test|proj_qsys_cpu:cpu|E_stw_data[24]~14                                                                                                                                                                                                                                                                     ; 2       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|period_l_register[8]                                                                                                                                                                                                                                              ; 2       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|period_h_register[8]                                                                                                                                                                                                                                              ; 2       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|Equal6~5                                                                                                                                                                                                                                                          ; 2       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|period_l_register[0]                                                                                                                                                                                                                                              ; 2       ;
; proj_qsys:test|proj_qsys_sys_clk_timer:sys_clk_timer|period_h_register[0]                                                                                                                                                                                                                                              ; 2       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|fifo_rd~2                                                                                                                                                                                                                                                                 ; 2       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_r:the_proj_qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:rd_ptr_count|counter_reg_bit[5]                                                                                                       ; 2       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_r:the_proj_qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:rd_ptr_count|counter_reg_bit[4]                                                                                                       ; 2       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_r:the_proj_qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:rd_ptr_count|counter_reg_bit[3]                                                                                                       ; 2       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_r:the_proj_qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:rd_ptr_count|counter_reg_bit[2]                                                                                                       ; 2       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_r:the_proj_qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:rd_ptr_count|counter_reg_bit[1]                                                                                                       ; 2       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_r:the_proj_qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:rd_ptr_count|counter_reg_bit[0]                                                                                                       ; 2       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_r:the_proj_qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:wr_ptr|counter_reg_bit[5]                                                                                                             ; 2       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                              ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF                                       ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-------------------------------------------------------------------+
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_ic_data_module:proj_qsys_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_ekj1:auto_generated|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384  ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2           ; 0          ; None                                      ; M10K_X26_Y7_N0, M10K_X26_Y6_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; No - Address Too Wide                                             ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_ic_tag_module:proj_qsys_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_7bn1:auto_generated|ALTSYNCRAM                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 13           ; 64           ; 13           ; yes                    ; no                      ; yes                    ; no                      ; 832    ; 64                          ; 13                          ; 64                          ; 13                          ; 832                 ; 1           ; 0          ; proj_qsys_cpu_ic_tag_ram.mif              ; M10K_X26_Y9_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_nios2_ocimem:the_proj_qsys_cpu_nios2_ocimem|proj_qsys_cpu_ociram_sp_ram_module:proj_qsys_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_eqe1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192   ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1           ; 0          ; proj_qsys_cpu_ociram_default_contents.mif ; M10K_X14_Y4_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; No - Single Port Feed Through New Data with Unregistered Data Out ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_register_bank_a_module:proj_qsys_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_e4n1:auto_generated|ALTSYNCRAM                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0          ; proj_qsys_cpu_rf_ram_a.mif                ; M10K_X38_Y8_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting                       ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_register_bank_b_module:proj_qsys_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_f4n1:auto_generated|ALTSYNCRAM                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0          ; proj_qsys_cpu_rf_ram_b.mif                ; M10K_X38_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting                       ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_r:the_proj_qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|ALTSYNCRAM                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0          ; None                                      ; M10K_X5_Y5_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; No - Latch Type Behaviour                                         ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|proj_qsys_jtag_uart_scfifo_w:the_proj_qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|ALTSYNCRAM                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0          ; None                                      ; M10K_X14_Y5_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; No - Latch Type Behaviour                                         ;
; proj_qsys:test|proj_qsys_onchip_mem:onchip_mem|altsyncram:the_altsyncram|altsyncram_40j1:auto_generated|ALTSYNCRAM                                                                                                                                                                ; AUTO ; Single Port      ; Single Clock ; 5120         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 163840 ; 5120                        ; 32                          ; --                          ; --                          ; 163840              ; 32          ; 0          ; proj_qsys_onchip_mem.hex                  ; M10K_X38_Y5_N0, M10K_X41_Y12_N0, M10K_X38_Y6_N0, M10K_X38_Y10_N0, M10K_X41_Y6_N0, M10K_X38_Y9_N0, M10K_X14_Y7_N0, M10K_X41_Y9_N0, M10K_X14_Y11_N0, M10K_X38_Y13_N0, M10K_X14_Y6_N0, M10K_X38_Y11_N0, M10K_X41_Y5_N0, M10K_X41_Y11_N0, M10K_X26_Y12_N0, M10K_X26_Y11_N0, M10K_X14_Y10_N0, M10K_X49_Y11_N0, M10K_X49_Y8_N0, M10K_X49_Y9_N0, M10K_X26_Y5_N0, M10K_X26_Y10_N0, M10K_X14_Y13_N0, M10K_X41_Y8_N0, M10K_X41_Y7_N0, M10K_X14_Y8_N0, M10K_X41_Y10_N0, M10K_X14_Y9_N0, M10K_X26_Y13_N0, M10K_X38_Y12_N0, M10K_X26_Y8_N0, M10K_X14_Y12_N0 ; Don't care           ; New data        ; New data        ; No - Address Too Wide                                             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 4,416 / 374,484 ( 1 % )   ;
; C12 interconnects            ; 9 / 16,664 ( < 1 % )      ;
; C2 interconnects             ; 1,124 / 155,012 ( < 1 % ) ;
; C4 interconnects             ; 570 / 72,600 ( < 1 % )    ;
; DQS bus muxes                ; 0 / 30 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 30 ( 0 % )            ;
; DQS-9 I/O buses              ; 0 / 30 ( 0 % )            ;
; Direct links                 ; 367 / 374,484 ( < 1 % )   ;
; Global clocks                ; 1 / 16 ( 6 % )            ;
; Horizontal periphery clocks  ; 0 / 72 ( 0 % )            ;
; Local interconnects          ; 715 / 112,960 ( < 1 % )   ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 38 / 15,868 ( < 1 % )     ;
; R14/C12 interconnect drivers ; 37 / 27,256 ( < 1 % )     ;
; R3 interconnects             ; 1,642 / 169,296 ( < 1 % ) ;
; R6 interconnects             ; 2,771 / 330,800 ( < 1 % ) ;
; Spine clocks                 ; 3 / 480 ( < 1 % )         ;
; Wire stub REs                ; 0 / 20,834 ( 0 % )        ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 0            ; 0            ; 0            ; 0            ; 0            ; 14        ; 0            ; 0            ; 14        ; 14        ; 0            ; 8            ; 0            ; 0            ; 0            ; 0            ; 8            ; 0            ; 0            ; 0            ; 0            ; 8            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 14           ; 14           ; 14           ; 14           ; 14           ; 0         ; 14           ; 14           ; 0         ; 0         ; 14           ; 6            ; 14           ; 14           ; 14           ; 14           ; 6            ; 14           ; 14           ; 14           ; 14           ; 6            ; 14           ; 14           ; 14           ; 14           ; 14           ; 14           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; LEDR[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[7]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reset               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                      ;
+-------------------------+----------------------+-------------------+
; Source Clock(s)         ; Destination Clock(s) ; Delay Added in ns ;
+-------------------------+----------------------+-------------------+
; altera_reserved_tck     ; altera_reserved_tck  ; 362.2             ;
; altera_reserved_tck,I/O ; altera_reserved_tck  ; 18.2              ;
+-------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                   ; Destination Register                                                                                                                                                                                                                                        ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|dreg[0] ; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr[0]  ; 1.533             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[6]                                                                                                                                                                                                                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                           ; 1.342             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[3]                                                                                                                                                                                                                                          ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[1]                                                                                                                                                                                    ; 1.297             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[1]                                                                                                                                                                                                                                          ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[2]                                                                                                                                                                                    ; 1.297             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]                                                                                                                                                                                                                                          ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[3]                                                                                                                                                                                    ; 1.297             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[4]                                                                                                                                                                                                                                          ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[0]                                                                                                                                                                                    ; 1.295             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][2]                                                                                                                                                                                                                                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][2]                                                                                                                                                                                 ; 1.276             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]                                                                                                                                                                                                                                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                                 ; 1.276             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                                                                                                                            ; 1.268             ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|DRsize.010                                                   ; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr[15] ; 1.266             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[3][4]                                                                                                                                                                                                                                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][4]                                                                                                                                                                                 ; 1.261             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[3][2]                                                                                                                                                                                                                                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][2]                                                                                                                                                                                 ; 1.261             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[3][0]                                                                                                                                                                                                                                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][0]                                                                                                                                                                                 ; 1.261             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][4]                                                                                                                                                                                                                                       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][4]                                                                                                                                                                          ; 1.260             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]                                                                                                                                                                                                                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                           ; 1.260             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                                                                                                                                                                                                                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                           ; 1.260             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][1]                                                                                                                                                                                                                                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                                 ; 1.257             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]                                                                                                                                                                                                                                  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]                                                                                                                                                                            ; 1.256             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[2]                                                                                                                                                                                                                                          ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[2]                                                                                                                                                                                    ; 1.252             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][2]                                                                                                                                                                                                                                       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][2]                                                                                                                                                                          ; 1.245             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[3][3]                                                                                                                                                                                                                                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][3]                                                                                                                                                                                 ; 1.242             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[3][1]                                                                                                                                                                                                                                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][1]                                                                                                                                                                                 ; 1.242             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                                                                                       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]                                                                                                                                                                          ; 1.240             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]                                                                                                                                                            ; 1.236             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                                                                                                                            ; 1.236             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][4]                                                                                                                                                                                                                                       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][4]                                                                                                                                                                          ; 1.235             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][2]                                                                                                                                                                                                                                       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][2]                                                                                                                                                                          ; 1.235             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                                                                                                                       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]                                                                                                                                                                          ; 1.235             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                                                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                   ; 1.235             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                                                                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                   ; 1.235             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                                                                                       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][1]                                                                                                                                                                          ; 1.232             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][0]                                                                                                                                                                                                                                       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[3][0]                                                                                                                                                                          ; 1.231             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                   ; 1.230             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                   ; 1.230             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]                                                                                                                                                                                                                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                           ; 1.230             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][3]                                                                                                                                                                                                                                       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[3][3]                                                                                                                                                                          ; 1.227             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][3]                                                                                                                                                                                                                                       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][3]                                                                                                                                                                          ; 1.225             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][4]                                                                                                                                                                                                                                       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[3][4]                                                                                                                                                                          ; 1.224             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][2]                                                                                                                                                                                                                                       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[3][2]                                                                                                                                                                          ; 1.224             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[4]                                                                                                                                                                                                                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                           ; 1.220             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                                                                                                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                   ; 1.216             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][3]                                                                                                                                                                                                                                       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][3]                                                                                                                                                                          ; 1.215             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][1]                                                                                                                                                                                                                                       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][1]                                                                                                                                                                          ; 1.215             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][4]                                                                                                                                                                                                                                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][4]                                                                                                                                                                                 ; 1.215             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][1]                                                                                                                                                                                                                                       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[3][1]                                                                                                                                                                          ; 1.205             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[2]                                                                                                                                                                                                                                  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]                                                                                                                                                                            ; 1.202             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][3]                                                                                                                                                                                                                                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][3]                                                                                                                                                                                 ; 1.198             ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr[33]                                                       ; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr[32] ; 1.198             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[2]                                                                                                                                                                                                                                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[1]                                                                                                                                                                          ; 1.184             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]                                                                                                                                                                                                                                  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[2]                                                                                                                                                                            ; 1.181             ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr[7]                                                        ; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr[6]  ; 1.180             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][4]                                                                                                                                                                                                                                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][4]                                                                                                                                                                                 ; 1.176             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][2]                                                                                                                                                                                                                                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][2]                                                                                                                                                                                 ; 1.176             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]                                                                                                                                                                                                                                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                                                                 ; 1.176             ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                                                                     ; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|count[0]                                                                                                                                               ; 1.169             ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|td_shift[5]                                                                                                                                                                                                  ; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|td_shift[4]                                                                                                                                            ; 1.165             ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|DRsize.000                                                   ; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr[0]  ; 1.165             ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                                                              ; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                            ; 1.165             ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                  ; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                            ; 1.165             ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|state                                                                                                                                                                                                        ; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                            ; 1.165             ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|count[1]                                                                                                                                                                                                     ; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                            ; 1.165             ;
; altera_reserved_tdi                                                                                                                                                                                                                                                                                               ; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                            ; 1.165             ;
; altera_internal_jtag~FF_20                                                                                                                                                                                                                                                                                        ; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                            ; 1.165             ;
; altera_internal_jtag~FF_39                                                                                                                                                                                                                                                                                        ; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                            ; 1.165             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[3]                                                                                                                                                                                                                                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[2]                                                                                                                                                                          ; 1.164             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[1]                                                                                                                                                                                                                                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[0]                                                                                                                                                                          ; 1.164             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]                                                                                                                                                                                                                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                           ; 1.162             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][3]                                                                                                                                                                                                                                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][3]                                                                                                                                                                                 ; 1.160             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][1]                                                                                                                                                                                                                                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][1]                                                                                                                                                                                 ; 1.160             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[2]                                                                                                                                                                                                                                          ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[1]                                                                                                                                                                                    ; 1.157             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                                                                                  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[3]~reg0                                                                                                                                                                              ; 1.148             ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|td_shift[4]                                                                                                                                                                                                  ; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|td_shift[3]                                                                                                                                            ; 1.147             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[9]                                                                                                                                                                                                                  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[10]                                                                                                                                                           ; 1.143             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[10]                                                                                                                                                                                                                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]                                                                                                                                                           ; 1.132             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                            ; 1.132             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                                                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                            ; 1.129             ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr[13]                                                       ; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr[12] ; 1.119             ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr[11]                                                       ; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr[10] ; 1.119             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                                                                                                            ; 1.111             ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr[9]                                                        ; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr[8]  ; 1.110             ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr[37]                                                       ; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr[36] ; 1.110             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                                                                                                                                                                                  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]                                                                                                                                                            ; 1.108             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[5]                                                                                                                                                                                                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]                                                                                                                                                            ; 1.107             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]                                                                                                                                                            ; 1.107             ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr[14]                                                       ; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr[13] ; 1.101             ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr[12]                                                       ; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr[11] ; 1.101             ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr[10]                                                       ; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr[9]  ; 1.101             ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr[6]                                                        ; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr[5]  ; 1.089             ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|count[8]                                                                                                                                                                                                     ; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                               ; 1.083             ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr[2]                                                        ; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr[1]  ; 1.082             ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr[4]                                                        ; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr[3]  ; 1.082             ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|tck_t_dav                                                                                                                                                                                                    ; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                            ; 1.081             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]                                                                                                                                                                                                                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[14]                                                                                                                                                           ; 1.080             ;
; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|td_shift[10]                                                                                                                                                                                                 ; proj_qsys:test|proj_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:proj_qsys_jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                                            ; 1.078             ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr[22]                                                       ; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr[21] ; 1.078             ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr[28]                                                       ; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr[27] ; 1.078             ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr[26]                                                       ; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr[25] ; 1.078             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                                                                  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                       ; 1.076             ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr[19]                                                       ; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr[18] ; 1.073             ;
; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr[21]                                                       ; proj_qsys:test|proj_qsys_cpu:cpu|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_jtag_debug_module_wrapper:the_proj_qsys_cpu_jtag_debug_module_wrapper|proj_qsys_cpu_jtag_debug_module_tck:the_proj_qsys_cpu_jtag_debug_module_tck|sr[20] ; 1.073             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device 5CGXFC7C7F23C8 for design "proj_qsys"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 10 pins of 10 total pins. For the list of the pins please refer to the Input Pins, Output Pins, and Bidir Pins tables in the Fitter report and look for the user pins whose location is assigned by Fitter.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 1 clock (1 global)
    Info (11162): clk~inputCLKENA0 with 1377 fanout uses global clock CLKCTRL_G9
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity GHVD5181
        Info (332166): set_disable_timing [get_cells -hierarchical QXXQ6833_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_1]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_2]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_3]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_4]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_5]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_6]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_7]
        Info (332166): set_disable_timing [get_cells -hierarchical BITP7563_0]
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity pzdyqx_impl
        Info (332166): set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'proj_qsys/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'proj_qsys/synthesis/submodules/proj_qsys_cpu.sdc'
Warning (332174): Ignored filter at proj_qsys_cpu.sdc(48): *proj_qsys_cpu:*|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_nios2_oci_debug:the_proj_qsys_cpu_nios2_oci_debug|monitor_ready could not be matched with a keeper
Warning (332049): Ignored set_false_path at proj_qsys_cpu.sdc(48): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_keepers *$proj_qsys_cpu_oci_debug_path|monitor_ready]  -to [get_keepers *$proj_qsys_cpu_jtag_sr[0]]
Warning (332174): Ignored filter at proj_qsys_cpu.sdc(49): *proj_qsys_cpu:*|proj_qsys_cpu_nios2_oci:the_proj_qsys_cpu_nios2_oci|proj_qsys_cpu_nios2_oci_debug:the_proj_qsys_cpu_nios2_oci_debug|monitor_error could not be matched with a keeper
Warning (332049): Ignored set_false_path at proj_qsys_cpu.sdc(49): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_keepers *$proj_qsys_cpu_oci_debug_path|monitor_error]  -to [get_keepers *$proj_qsys_cpu_jtag_sr[34]]
Warning (332060): Node: clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register proj_qsys:test|proj_qsys_cpu:cpu|hbreak_enabled is being clocked by clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
Info (176235): Finished register packing
    Extra Info (176218): Packed 8 registers into blocks of type EC
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "clk_clk" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:14
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:06
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 15% of the available device resources in the region that extends from location X22_Y0 to location X32_Y10
Info (170194): Fitter routing operations ending: elapsed time is 00:00:20
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.56 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:15
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/EE371/lab371/lab4/NIOSII/output_files/proj_qsys.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 11 warnings
    Info: Peak virtual memory: 2053 megabytes
    Info: Processing ended: Mon Feb 20 21:07:02 2017
    Info: Elapsed time: 00:01:37
    Info: Total CPU time (on all processors): 00:01:52


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/EE371/lab371/lab4/NIOSII/output_files/proj_qsys.fit.smsg.


