KTÜ Bilgisayar Mühendiliği Bölümünde Sayısal Tasarım Laboratuvarında 1 nolu deney olarak **VHDL ile Devre Tasarımı** yürütülmektedir.

**Deneyin amacı;**
* VHDL, FPGA vb. sayısal tasarım kavramlarını bilir.
* Tasarım süreçlerini bilir, uygular
* Kombinasyonel devreler tasarlar, VHDL kodunu yazar, simulasyon yapar
* Ardışıl devreler tasarlar, VHDL kodunu yazar, simulasyon yapar
