As opera√ß√µes s√£o separadas em quatro classes distintas:

1. Computa√ß√£o (AND, OR, XOR, SLT, SLTU, ADD, ADC, SUB, SBC, LDR, LDC)
2. Deslocamento e rota√ß√£o (LSR, ASR, ROR)
3. Carga e armazenamento (LDB, STB, LDW, STW)
4. Desvios condicionais (BEZ, BNZ)

## 1. 1. Registradores
Assim como outros processadores RISC, o processador Viking √© definido como uma arquitetura
baseada em opera√ß√µes de carga e armazenamento (load/store) para acesso √† mem√≥ria de dados.

# (GPRs) Registradores de Prop√≥sito Geral .

Reg | Nome | Apelido| Papel
0   | r0   | at     | Especial  [r0 = Temp(montador) = at] => N√£o preservado!
1   | r1   | r1     | Uso geral
2   | r2   | r2     | Uso geral
3   | r3   | r3     | Uso geral
4   | r4   | r4     | Uso geral
5   | r5   | sr     | Uso geral [r5 = Temp(sr)] => N√£o preservado!
6   | r6   | lr     | Uso geral [r6 = PC = address de retorno] => "Chamador"
7   | r7   | sp     | Especial  [Ponteiro de Pilha = sp] => Preservado


O tempor√°rio √© usado por pseudo opera√ß√µes (apresentadas na Se√ß√£o 2) e o ponteiro de pilha para armazenamento de dados e chamadas de fun√ß√£o.
Outro papel desse registrador √© a implementa√ß√£o de desvios incondicionais, uma vez que √© seguro assumir que seu valor nunca ser√° zero durante a execu√ß√£o normal de um programa.


## 1. 2. Formatos de instru√ß√£o
Existem apenas dois formatos de instru√ß√£o definidos na arquitetura Viking (tipos R e I). Em instru√ß√µes do tipo R, um registrador √© definido como destino (Rst) e dois registradores s√£o definidos como fontes (RsA e RsB).
Em instru√ß√µes do tipo I, um registrador √© definido como fonte e destino da opera√ß√£o (Rst), e o segundo valor usado como fonte √© obtido a partir do campo Immediate codificado diretamente na instru√ß√£o. Os √≠ndices utilizados para indexar o banco de registradores s√£o codificados na instru√ß√£o em 3 bits cada, o suficiente para referenciar 8 registradores por operando ou destino para escrita do resultado.

# 1.2.1 Instru√ß√µes tipo R
Em instru√ß√µes do tipo R os campos Opcode (4 bits) e Op2 (2 bits) definem a opera√ß√£o espec√≠fica.
Nesse tipo de instru√ß√£o tr√™s registradores s√£o referenciados, e o papel desses registradores depende 4 da classe √† qual a instru√ß√£o est√° associada. As instru√ß√µes do tipo R possuem o campo Imm com o valor fixo em 0.

I<15:12> I<11> I<10:8> I<7:5> I<4:2> I<1:0>
Opcode Imm Rst RsA RsB Op2
x x x x 0 r r r r r r r r r x x

A fun√ß√£o dos campos adicionais em instru√ß√µes do tipo R √© definida como:
 Rst - registrador destino (alvo) da opera√ß√£o;
 RsA - registrador Fonte 1 (Operando A);
 RsB - registrador Fonte 2 (Operando B ou base);
- Operando B em opera√ß√µes da classe computa√ß√£o
- Endere√ßo base para instru√ß√µes de carga e armazenamento e desvios;
Para instru√ß√µes de deslocamento, o registrador Fonte 2 deve ser sempre r0. O motivo para isso √© que n√£o √© necess√°rio codificar a quantidade a ser deslocada, uma vez que a arquitetura pode deslocar apenas 1 bit por instru√ß√£o. Em instru√ß√µes de carga, o registrador Fonte 1 deve ser
sempre r0 e em instru√ß√µes de armazenamento e desvios condicionais, o registrador alvo √© sempre r0. Abaixo s√£o apresentados alguns exemplos de instru√ß√µes do tipo R, utilizando a sintaxe da linguagem de montagem apresentada no Cap√≠tulo 4. Importante observar que em instru√ß√µes de
armazenamento e desvios condicionais Rst deve ser r0, em instru√ß√µes de carga RsA deve ser r0 e em deslocamentos RsB deve ser r0 3.

Opera√ß√£o     | Significado
add r3,r1,r2 | r3 = r1 + r2
ldb r3,r0,r2 | r3 = MEM[r2]
stw r0,r1,r2 | MEM[r2] = r1
and r2,r3,r4 | r2 = r3 and r4
bez r0,r2,r3 | if (r2 == zero) PC = r3
slt r3,r1,r2 | if (r1 < r2) r3 = 1, else r3 = 0
lsr r5,r3,r0 | r5 = r3 >> 1


## 1.2.2 Instru√ß√µes tipo I
Em instru√ß√µes do tipo I o campo Opcode (4 bits) define a opera√ß√£o espec√≠fica. Nesse tipo de instru√ß√£o um registrador √© referenciado, e o papel desse registrador depende da classe √† qual a instru√ß√£o est√° associada. As instru√ß√µes do tipo I possuem o campo Imm com o valor fixo em 1.

I<15:12> | I<11> | I<10:8> | I<7:0>
Opcode   |  Imm  |   Rst   | Immediate
x x x x  |   1   |  r r r  | i i i i i i i i

A fun√ß√£o dos campos adicionais em instru√ß√µes do tipo I √© definida como:
O motivo para tais conven√ß√µes √© fixar no formato de instru√ß√µes o papel dos registradores Rst, RsA e RsB, evitando a utiliza√ß√£o de multiplexadores adicionais. No tipo R, o primeiro registrador sempre √© escrito, e os dois
√∫ltimos sempre lidos. No tipo I, o primeiro √© sempre lido e escrito.

- Rst - registrador Fonte 1 e destino;
- Immediate - campo com valor imediato;
- Fonte 2 em instru√ß√µes da classe computa√ß√£o;
- Endere√ßo relativo ao contador de programa em desvios;

Para desvios condicionais, endere√ßo efetivo √© calculado somando-se o valor atual do contador de programa (PC) ao campo Immediate (extendido em sinal4 e representado em complemento de 2). Dessa forma, √© poss√≠vel realizar desvios relativos ao PC de 128 bytes5, o suficiente para lidar com a maior parte dos casos que envolvem saltos de tamanho reduzido, como em comandos
de sele√ß√£o e la√ßos curtos. Abaixo s√£o apresentados alguns exemplos de instru√ß√µes do tipo I, utilizando a sintaxe da linguagem de montagem.


Opera√ß√£o    | Significado
add r5,10   | r5 = r5 + 10
or r2,1     | r2 = r2 or 1
xor r5,-1   | r5 = r5 xor -1 = not r5
ldr r3,5    | r3 = 5
ldc r3,10   | r3 = (r3 << 8) or 10
slt r4,10   | if (r4 < 10) r4 = 1, else r4 = 0
bez r4,28   | if (r4 == zero) PC = PC + 28


## 1.3 Modos de endere√ßamento
Apenas tr√™s modos de endere√ßamento s√£o utilizados na arquitetura, sendo esses:
1. Registrador
2. Imediato
3. Relativo ao PC
O primeiro modo (registrador) √© utilizado por instru√ß√µes do tipo R apenas. Instru√ß√µes que
fazem uso desse modo pertencem √†s classes computa√ß√£o, deslocamento, carga e armazenamento
e desvios condicionais. O segundo modo (imediato) √© utilizado por instru√ß√µes do tipo I apenas,
classe computa√ß√£o. O √∫ltimo modo (relativo ao PC) √© utilizado por instru√ß√µes do tipo I, classe desvios condicionais.


## 1.4.1 Computa√ß√£o
AND - bitwise logical product
Realiza o produto l√≥gico de dois valores e armazena o resultado em um registrador.
- AND Rst, RsA, RsB
GPR[Rst]   GPR[RsA] and GPR[RsB]
I<15:12> I<11> I<10:8> I<7:5> I<4:2> I<1:0>
Opcode Imm Rst RsA RsB Op2
0 0 0 0 0 r r r r r r r r r 0 0

- AND Rst, Immediate
GPR[Rst]   GPR[Rst] and ZEXT(Immediate)
I<15:12> I<11> I<10:8> I<7:0>
Opcode Imm Rst Immediate
0 0 0 0 1 r r r i i i i i i i i

- OR - bitwise logical sum
Realiza a soma l√≥gica de dois valores e armazena o resultado em um registrador.
 OR Rst, RsA, RsB
GPR[Rst]   GPR[RsA] or GPR[RsB]
I<15:12> I<11> I<10:8> I<7:5> I<4:2> I<1:0>
Opcode Imm Rst RsA RsB Op2
0 0 0 1 0 r r r r r r r r r 0 0

- OR Rst, Immediate
GPR[Rst]   GPR[Rst] or ZEXT(Immediate)
I<15:12> I<11> I<10:8> I<7:0>
Opcode Imm Rst Immediate
0 0 0 1 1 r r r i i i i i i i i

- XOR - bitwise logical difference
Realiza a diferen√ßa l√≥gica de dois valores e armazena o resultado em um registrador. No tipo I,
o segundo valor possui extens√£o de sinal.

- XOR Rst, RsA, RsB
GPR[Rst]   GPR[RsA] xor GPR[RsB]
I<15:12> I<11> I<10:8> I<7:5> I<4:2> I<1:0>
Opcode Imm Rst RsA RsB Op2
0 0 1 0 0 r r r r r r r r r 0 0

-  XOR Rst, Immediate
GPR[Rst]   GPR[Rst] xor SEXT(Immediate)
I<15:12> I<11> I<10:8> I<7:0>
Opcode Imm Rst Immediate
0 0 1 0 1 r r r i i i i i i i i

- SLT - set if less than
Compara dois valores (com sinal, em complemento de 2). Se o primeiro for menor que o segundo, armazena 1 (verdadeiro) em um registrador. Sen√£o, armazena 0 (falso). No tipo I, o segundo valor possui extens√£o de sinal. O c√°lculo do valor dessa instru√ß√£o √© definido por SLT = N xor
V, resultante de uma subtra√ß√£o realizada internamente e avalia√ß√£o da diferen√ßa l√≥gica dos qualificadores negative e overflow, tamb√©m internos a ULA. O valor da condi√ß√£o SLT √© armazenado no bit menos significativo do registrador destino, sendo os outros zerados.

- SLT Rst, RsA, RsB
if (GPR[RsA] < GPR[RsB]) GPR[Rst]   1
else GPR[Rst]   0
I<15:12> I<11> I<10:8> I<7:5> I<4:2> I<1:0>
Opcode Imm Rst RsA RsB Op2
0 0 1 1 0 r r r r r r r r r 0 0

- SLT Rst, Immediate
if (GPR[RsA] < SEXT(Immediate) GPR[Rst]   1
else GPR[Rst]   0
I<15:12> I<11> I<10:8> I<7:0>
Opcode Imm Rst Immediate
0 0 1 1 1 r r r i i i i i i i i

- SLTU - set if less than (unsigned)
Compara dois valores (sem sinal). Se o primeiro for menor que o segundo, armazena 1 (verdadeiro) em um registrador. Sen√£o, armazena 0 (falso). No tipo I, o segundo valor possui extens√£o de sinal. O c√°lculo dessa instru√ß√£o √© definido por SLTU = C, resultante de uma subtra√ß√£o realizada internamente e avalia√ß√£o do qualificador carry interno a ULA. O valor da condi√ß√£o SLTU √©
armazenado no bit menos significativo do registrador destino, sendo os outros zerados.

- SLTU Rst, RsA, RsB
if (GPR[RsA] < GPR[RsB]) GPR[Rst]   1
else GPR[Rst]   0
I<15:12> I<11> I<10:8> I<7:5> I<4:2> I<1:0>
Opcode Imm Rst RsA RsB Op2
0 1 0 0 0 r r r r r r r r r 0 0

- SLTU Rst, Immediate
if (GPR[RsA] < SEXT(Immediate) GPR[Rst]   1
else GPR[Rst]   0
I<15:12> I<11> I<10:8> I<7:0>
Opcode Imm Rst Immediate
0 1 0 0 1 r r r i i i i i i i i

- ADD - add
Soma dois valores e armazena o resultado em um registrador. No tipo I, o segundo valor possui extens√£o de sinal.

- ADD Rst, RsA, RsB
GPR[Rst]   GPR[RsA] + GPR[RsB]
I<15:12> I<11> I<10:8> I<7:5> I<4:2> I<1:0>
Opcode Imm Rst RsA RsB Op2
0 1 0 1 0 r r r r r r r r r 0 0

- ADD Rst, Immediate
GPR[Rst]   GPR[Rst] + SEXT(Immediate)
I<15:12> I<11> I<10:8> I<7:0>
Opcode Imm Rst Immediate
0 1 0 1 1 r r r i i i i i i i i

- ADC - add with carry
Soma dois valores e armazena o resultado em um registrador. A soma inclui o carry gerado pela √∫ltima instru√ß√£o.

- ADC Rst, RsA, RsB
GPR[Rst]   GPR[RsA] + GPR[RsB] + Carry
I<15:12> I<11> I<10:8> I<7:5> I<4:2> I<1:0>
Opcode Imm Rst RsA RsB Op2
0 1 0 1 0 r r r r r r r r r 0 1

- SUB - subtract
Subtrai dois valores e armazena o resultado em um registrador. No tipo I, o segundo valor possui extens√£o de sinal.

- SUB Rst, RsA, RsB
GPR[Rst]   GPR[RsA] - GPR[RsB]
I<15:12> I<11> I<10:8> I<7:5> I<4:2> I<1:0>
Opcode Imm Rst RsA RsB Op2
0 1 1 0 0 r r r r r r r r r 0 0

- SUB Rst, Immediate
GPR[Rst]   GPR[Rst] - SEXT(Immediate)
I<15:12> I<11> I<10:8> I<7:0>
Opcode Imm Rst Immediate
0 1 1 0 1 r r r i i i i i i i i

- SBC - subtract with carry
Subtrai dois valores e armazena o resultado em um registrador. A subtra√ß√£o inclui o carry gerado pela √∫ltima instru√ß√£o.

- SBC Rst, RsA, RsB
GPR[Rst]   GPR[RsA] - GPR[RsB] - Carry
I<15:12> I<11> I<10:8> I<7:5> I<4:2> I<1:0>
Opcode Imm Rst RsA RsB Op2
0 1 1 0 0 r r r r r r r r r 0 1

- LDR - load register
Carrega uma constante de 8 bits em um registrador. O valor carregado possui extens√£o de sinal, o que facilita a carga de constantes de pequeno valor (128, em complemento de dois) com apenas uma instru√ß√£o.

- LDR Rst, Immediate
GPR[Rst]   SEXT(Immediate)
I<15:12> I<11> I<10:8> I<7:0>
Opcode Imm Rst Immediate
1 0 0 0 1 r r r i i i i i i i i

- LDC - load constant
Carrega uma constante em um registrador. O valor carregado n√£o possui extens√£o de sinal. Antes de carregar o valor nos 8 bits menos significativos de um registrador, o mesmo tem seu conte√∫do deslocado √† esquerda por 8 bits, o que permite a carga de constantes de valores maiores que 128 com m√∫ltiplas instru√ß√µes.

- LDC Rst, Immediate
GPR[Rst]   GPR[Rst]<7=24:0> & ZEXT(Immediate)
I<15:12> I<11> I<10:8> I<7:0>
Opcode Imm Rst Immediate
1 0 0 1 1 r r r i i i i i i i i






