# Układy Cyfrowe i Systemy Wbudowane - projekt

## Cel projektu
Celem projektu jest zaprojektowanie i realizacja układu będącego portem szeregowym _RS232_ na płycie FPGA _S3EStarter_. Port powinien działać asynchronicznuie w trybie _full duplex_ i pozwalać na na odbieranie jak i nadawanie danych.

## Narzędzia
Projekt zostanie zrealizowany przy pomocy języka `VHDL` i środowiska _Xilinx ISE_. Dodatkowo wykorzystane zostaną materiały pomocnicze znajdujące się na stronie [prowadzącego projektu](file:///C:/XilinxPrj/_WWW%20(local%20copies)/WWW_S3EStarter/index.htm#_Toc99974106).

## Zadania
- [] Zapoznanie się z protokołem _RS232_
- [] Zaprojektowanie maszyny stanów będącej nadajnikiem _RS232_. Na zbiór stanów składać się mają: _stan bezczynności_, _stan nadawania_.
