
在 SMMU 中需要考虑三种地址 size 概念,从系统来的输入地址 size,中间地址 size(IAS),以及输出地址 size(OAS).

1. SMMU 输入地址 size 为 64bit

NOTE: 可以查看章节 3.4.1 Input Address size and virtual address size,它介绍了如何向 SMMU 提供小的互联或设备地址能力.

2. IAS 反映了 stage1 产生的最大可用的 IPA,IPA 为 stage2 的输入.

该术语用来定义中间地址的处理,而不是配置参数.

SMMU 最大可用的 IPA 大小可根据 SMMU 的实现选项来定义,如:

IAS = MAX(SMMU_IDR0.TIF[0]==1?40:0, SMMU_IDR0.TIF[1]==1?OAS:0)

AArch32 LPAE 转换要求支持 40bit IPA,而 AArch64 限制了对最大 PA size 的最大 IPA size.否则,当不实现 AArch32 LPAE 时,IP A size 等于 OAS size 和 PA size,也可能小于 40bits.

定义 IAS 的目的是为了从实现的变量中抽象出来.

3. OAS 反映了 AArch64 转换的最后阶段的最大可用 PA 输出,必须匹配系统物理地址 size. SMMU_IDR5.OAS 决定了 OAS.AArch32 转换的最后阶段通常输出 40bits,这可能 0 扩展为更大的 OAS,或截断为更小的 OAS.

NOTE: 除了明确说明的外,所有的地址转换和错误检查行为都与 Armv8-A 一致.

如果 SMMU 不使能(SMMU_CR0.SMMUEN=0,SMMU_GBPA.ABORT 允许 bypass),输入的地址直接给输出 PA.若事务的输入地址超过 OAS size,转换以 abort 终止且没有 event 被记录.否则,当 SMMU_CR0.SMMUEN=1 时,事务将在下面章节描述里做处理.

当 stream 通过 `STE.Config[2:0]=0b100` 选择 STE 时,事务 bypass 转换的所有阶段.如果输入的地址超过 OAS 的地址,事务将以 abort 终结,stage1 地址大小 fault F_ADDR_SIZE 被记录.

NOTE:在 Armv8-A PE 侧,当转换的两个阶段都 bypass 时,stage 的 address size fault 产生,这时输入地址大于 PA size(依赖 PE 是在 Arch32 还是 AArch64 状态).这个行为不会直接转换到 SMMU,因为没有有效的配置来选择转换系统(bypass 或 disable),因此地址大小一直被检测.

当一个或多个转换 stage 存在时,stream 选择一个 STE:

1. 对于输出,如果 VA 超出相关 CD 的特定范围时,stage1 转换错误(F_TRANSLATION)产生;

A. 对于 AArch32 LPAE 配置的 CD,最大的输入范围固定为 32bit,对给定 TTB0 或 TTB1 转换表的输入地址范围由 T0SZ 和 T1SZ 域决定.

NOTE: TTB0/TTB1 转换表输入范围的安排是这样的:在 TTB0 和 TTB1 范围之外的 32 位地址范围,并且最终会导致转换错误.

B. 对于 AArch64 配置的 CD,范围由 T0SZ 和 T1SZ 域决定.

i. 对于 SMMUv3.0,最多支持 49bits(2 个 48bit TTB0/TTB1);

ii. 对于 SMMUv3.1 以及以后的版本,当 SMMU_IDR5.VAX=1,使用 CD.TGX 配置为 64KB 粒度的 TTBX 最大输入 size 为 52bit.当 SMMU_ID R5.VAX=0 或 TTBX 被配置为 4K 或 16K 粒度,TTBX 最大输入 size 为 48bit.

只有当 VA 从范围大小的顶部向上符号扩展时,VA 才在范围内.虽然 TBI 配置会有例外.

例如,49bit VA 范围(TBI disabled),0x0000FFFFFFFFFFFF 和 0xFFFF000000000000 都在范围内,但 0x0001000000000000 和 0xfffe000000000000 不在范围内.更详细的看 3.4.1.

2. 转换的输出地址若超出了给定 CD 的有效 IPA 范围会导致 stage1 address size fault.

A. 对于 AArch32 LPAE CD,IPA 大小固定为 40bit(CD 的 IPS 域被忽略);

B. 对于 AArch64 CD,IPA 的大小由 CD 的 IPS 域的有效值决定,上限为 OAS.

如果 bypass stage1(由于 STE.Config[0]=0, STE.S1DSS=0b01 或没有实现),输入地址直接作为 IPA 传递给 stage2.若事务的输入地址超过 IAS 的大小,stage1 地址大小错误产生,事务以 abort 终止且 F_ADDR_SIZE 被记录.否则,地址可能位于 stage2 可接受的范围之外.在这种情况下,stage2 将检查 1 中描述,会产生 stage2 转换错误.

NOTE:TBI 配置只有当 CD 被使用时才被使能,当 stage1 bypass 或 disable 时,它会一直 disable.

NOTE:SMMU stage1 bypass 行为与 PE 侧 stage1 disable 但 stage2 转换相同.SMMU 根据 IAS 检查 stage1 bypass 地址,IAS 可能大于 PA(当 AArch32 LPAE 支持时).这也支持仅 stage2 将设备分配给 guest 虚拟机来变成 40bit DMA 地址,这是 stage2 转换的输入.

NOTE: 这也意味着只支持 stage2 的 SMMU 实现,或实现了两个 stage 但只对 stage2 转换,会产生被标记为来自 stage1 的错误.

Stage2 接受 IPA,若不 bypass,会检查下列 stage2 的地址大小:

1. 对于输入,如果 IPA 超出了 STE 中的 S2T0SZ 配置的范围,stage2 转换错误产生.

A. 对于 AArch32 LPAE 配置的 STE,输入范围的上限为 40bit 无论 IAS 的大小;

B. 对于 AArch64 LPAE 配置的 STE,输入范围的上限为 IAS;

C. 对于 SMMUv3.1 以及之后的版本,OAS=IAS=52,stage2 的输入范围限制为 48bit,除非 STE.S2TG 表明为 64KB 粒度.

NOTE: 对于 OAS < 40 的系统,这可以保证 AArch64 stagea2 为接受来自 AArch32 stage1 的 40bit IPA(若 SMMU 支持 AArch32).

2. 转换的输出地址如果超出有效的 PA 输出范围会导致 stage2 address size fault:

A. 对于 AArch64 STE, STE 中 S2PS 域配置的有效值(上限为 OAS);

NOTE:对于 SMMUv3.1 以及后续版本,若 OAS=52 且 64KB 粒度被使用时,有效的大小为 52 位.

B. 对于 AArch32 STE,输入范围固定为 40bit,STE.S2PS 域被忽略.若 OAS 小于 40,若输出地址在 OAS 范围之外,地址默认截断来满足 OAS.

在这判断后,若 stage2 的输出地址小于 OAS,地址进行 0 扩展来匹配 OAS.

若 bypass stage2(由于 STE.Config[1]=0 或没有实现),IPA 直接作为 PA 输出地址.若 IPA 在 OAS 的范围之外,地址默认被阶段来满足 OAS.若 IPA 小于 OAS,需要 0 来扩展.

NOTE: 因为 SMMU 包含配置结构,这些配置结构在开始 TTW 前作为验证被检查,可以检测到某些配置错误作为无效的结构配置.包括 STE.S2TTB 不在 stage2 输出地址大小的有效范围,或 CD.TTBX 在 stage1 输出地址的有效范围.这会导致 C_BAD_STE 或 C_BAD_CD 配置错误,而不是 address size fault.


1. 输入 Address Size 和虚拟 Address Size

架构上 SMMU 输入地址 size 为 64bit.如果 client 设备输出一个小于 64bit,或在 client 设备和 SMMU 输入之间的中间 size 小于 64bit,小于 64bit 的地址会被转化为 64bit SMMU 输入地址.这种转换不是本文档的范围.

ARMv8.0 和 ARMv8.1 在 AArch64 上支持最大 49bit,这意味着 49bit 地址要符号扩展为 64bit 地址.ARMv8.2 支持最大 53bit VA 或 49bit,这意味着 53bit 或 49bit 也要符号扩展为 64bit 地址.AArch64 配置的 stage1 转换内容有可配的达到最大的输入 VA 范围(通过 TTB0 和 TTB1 转换).

术语 VAS 表示 SMMU 实现的 VA size.当 SMMU_IDR5.VAX=0 表示 49bit.当 SMMU_IDR5.VAX=1 表示 53bit.

NOTE:在 SMMUv3.0 上 SMMU_IDR5.VAX 保留,因此 VAS 一般为 49bit.

如果 VAS 地址的高位为 SMMU 的符号扩展,stage1 高转换表 TTB1 被选择.如果应用要求同时使用 TTB0 和 TTB1,系统设计必须发送至少端到端的地址,通过与 SMMU 连接的设备地址寄存器,从输入的 MSB 产生符号扩展.

AArch32 配置的 stage1 转换内容有 32bit.在这种情况下,输入地址的 bits[31:0]直接用着 VA.若输入地址的高 32 位非全 0,产生转换 fault.从输入高 bit[31:n]中的 TxSZ 域用来选择 TTB0 或 TTB1.

若 VA[addrtop: N-1]不相同,对输入范围的 N 个重要位的 stage1 AArch64 转换表的输入范围检查失败.

(1)当 TBI 不使用时,AddrTop=63;

(2)当 TBI 使能时,AddrTop=55,意味着 VA[63:56]忽略.

当使能 TBI,只有 VA[55:N-1]必须相同,VA[63:56]为了转换目的需要符号扩展 VA[55]位.

NOTE: TBI 配置是 CD 的一部分,因此当 stage1 转换被使能.当 stage1 bypass 和 disable,CD 不会使用且 TBI 也会 disable.

术语 UAS 表示从 client 设备发送给 SMMU 的地址有效 bit 的数目.

(1)若 57<=UAS<=64,TBI 有意义,因为 VA[63:56]可能不同于 VA[55:VAS-1].如果不相同,TBI 决定是否产生转换 fault;

(2)若 VAS<=UAS<=57,TBI 无意义,输入符号扩展意味着 VA[63:56]不能与 VA[55]不一样;

(3)若 UAS<=VAS,若转换表范围被 T0SZ 或 T1SZ 配置(若 UAS=49),小于需要的地址大小,范围检查会失败.stage1 转换表的最大配置覆盖所有输入地址.

对于 AArch64,stage1 转换表 TTB0 和 TTB1 从最高位来选择.最高地址位当 TBI=0 时由 VA[63]决定,当 TBI=1 由 VA[55]位决定.因此,从 client 设备的地址 size 小于或等于 VAS,需要 0 扩展到 64 位,着意味着 VA[63]=VA[55]=0,TTB1 不会被选择.

如果对外设编程的 64bit 地址的任何高位不适用于 SMMU 的符号检查逻辑,是否被截断,在 SMMU 软件不能依赖于编程错误来产生转换 fault.若系统要求这种检查,软件必须检查 DMA 地址的有效性.

所有输入的地址位没有修改的记录到 SMMU fault event 中.

2. 地址对齐检查

SMMU 架构不会检查传入的地址的对齐.

NOTE: 对于 PE,对齐检查基于访问的 size.这种语义不会直接应用于 client 设备访问.

从 client 设备访问到系统,SMMU 发起对系统访问的目的如下:

1. 配置结构的访问(STE,CD);

2. 队列的访问(命令队列,Event 队列,PRI 队列);

3. 最后一阶段 TTW;

NOTE:在 nested 配置中 stage1 的地址输出是 stage2 的输入,以期望的方式(包括造成 stage1 地址 size fault,或 stage2 转换 fault 超出 stage2 转换范围)进行转换,而不是直接输出到系统.

若访问地址超过允许的 Address Size,访问的地址可能超出范围.若 index 应用于基地址,结果可能大于允许 Address Size.如果访问地址被计算成的 PA 超过 SMMU OAS 或物理地址 size,或 IPA 大于 IAS 或中间地址,可能发生如下:

<table style="width:100%">
<caption>Description</caption>
  <tr>
    <th>
    访问类型
    </th>
    <th>
    配置方
    </th>
    <th>
    Address Size
    </th>
    <th>
    当地址过大时行为
    </th>
  </tr>
  <tr>
    <td rowspan="2">
    CD 获取或 L1CD 获取
    </td>
    <td rowspan="2">
    STE.S1ContextPtr
    </td>
    <td>
    只支持 stage1, PA
    </td>
    <td>
    根据 OAS 截断或 F_CD_FETCH 或 F_BAD_STE
    </td>
  </tr>
  </tr>
  <tr>
    <td>
    支持 stage2, IPA
    </td>
    <td>
    根据 IAS 截断或 C_BAD_STE 或 stage2 转换 fault
    </td>
  </tr>
  <tr>
    <td rowspan="2">
    CD 获取
    </td>
    <td rowspan="2">
    L1CD.L2Ptr
    </td>
    <td>
    只支持 stage1, PA
    </td>
    <td>
    根据 OAS 截断或 F_CD_FETCH 或 F_BAD_SUBSTREAMID
    </td>
  </tr>
  <tr>
    <td>
    支持 stage2, IPA
    </td>
    <td>
    根据 IAS 截断或 C_BAD_SUBSTREAMID 或 stage2 转换 fault
    </td>
  </tr>
  <tr>
    <td>
    STE 获取
    </td>
    <td>
    SMMU_STRTAB_BASE 或 L1STD.L2Ptr
    </td>
    <td>
    PA
    </td>
    <td>
    根据 OAS 截断或 F_STE_FETCH
    </td>
  </tr>
  <tr>
    <td>
    队列访问
    </td>
    <td>
    SMMU_*Q_BASE
    </td>
    <td>
    PA
    </td>
    <td>
    根据 OAS 截断
    </td>
  </tr>
  <tr>
    <td>
    MSI 写
    </td>
    <td>
    SMMU_IRQ_CFG{0,1,2}或 CMD_SYNC 参数
    </td>
    <td>
    PA
    </td>
    <td>
    根据 OAS 截断或 F_STE_FETCH
    </td>
  </tr>
  <tr>
    <td rowspan="2">
    最后一阶段 TTW
    </td>
    <td>
    在第一级获取 TTD 后使用 STE.S2TTB 或 CD.TTB{0,1}找到中间转换表描述符中的地址
    </td>
    <td>
    PA
    </td>
    <td>
    Stage 1/2 地址 size fault
    </td>
  </tr>
  <tr>
    <td>
    在 STE.S2TTB 或 CD.TTB{0,1}开始级别 TTD 地址
    </td>
    <td>
    PA
    </td>
    <td>
    CD 或 STE 违法或 STE.S2TTB 描述符
    </td>
  </tr>
</table>

这些各自的访问类型:

(1)SMMUv3.1 实现产生 C_BAD_STE 且终止事务.当 SMMUv3.0 如下实现时不可预测:

1. 产生 F_CD_FETCH 且终止事务.event 中包含没有截断的获取地址;
2. 产生 C_BAD_STE 且终止事务;
3. 根据 OAS 截断 STE.S1ContextPtr,且从地址处发起 CD/L1CD 读;

(2)当实现如下时不可预测:

1. 产生 C_BAD_STE 且终止事务;
2. 输入 IPA 给 stage2 无任何截断,产生了 stage2 转换 fault,且报非截断 fault 地址;
3. 仅 SMMUv3.0,输入 IPA 到 stage2,同时根据 IAS 产生截断.若转换成功,从结果发起 CD/L1CD 的获取,否则产生报截断地址错误的 stage2 fault.

(3)SMMUv3.1 实现产生 C_BAD_SUBSTREAMID 且终止事务.当 SMMUv3.0 如下实现时不可预测:

1. 产生 F_CD_FETCH 且终止事务.event 中包含没有截断的获取地址;
2. 产生 C_BAD_SUBSTREAMID 且终止事务;
3. 根据 OAS 截断 L1CD.L2Ptr,且从地址处发起 CD 读;

(4) 当实现如下时不可预测:

1. 产生 C_BAD_SUBSTREAMID 且终止事务;
2. 输入 IPA 给 stage2 无任何截断,产生了 stage2 转换 fault,且报非截断 fault 地址;
3. 仅 SMMUv3.0,输入 IPA 到 stage2,同时根据 IAS 产生截断.若转换成功,从结果发起 CD 的获取,否则产生报截断地址错误的 stage2 fault.

(5)是否实现会截断 STE 获取地址或产生 F_STE_FETCH(这会中止事务,可能会传递错误 event)不可预测;

(6)NOTE: 当 hypervisor 软件提供了 SMMU 接口给 guest,ARM 建议 guest 提供的地址来保证从 guest 驱动来看一致的 SMMU 行为.

当非截断的地址被以错误报告时,报告的地址为访问结构体的地址,比如从 STE.S1ContexPtr 的基地址计算出的 L1CD 地址可以找到 L1CD 结构.

STE.S1ContextPtr 或 L1CD.L2Ptr 指向的 L1CD 或 CD 的地址并不从属于 stage1 地址 size fault 判断.

总结,配置寄存器,超出物理地址的命令域和结构体域可能截断到 OAS 或 PA 大小.

NOTE: 寄存器地址域发起的部分行为并不要求提供对超过 OAS 的高位物理地址的保存.

NOTE: 命令,寄存器和结构体域将 IPA 地址存储整个域宽度,因此潜在的 stage2 fault 可能产生.


https://blog.csdn.net/flyingnosky/article/details/122136293

https://blog.csdn.net/flyingnosky/article/details/122158678

https://blog.csdn.net/flyingnosky/article/details/122334596


