#Substrate Graph
# noVertices
40
# noArcs
116
# Vertices: id availableCpu routingCapacity isCenter
0 572 572 1
1 279 279 1
2 243 243 1
3 404 404 1
4 261 261 1
5 150 150 0
6 279 279 1
7 330 330 1
8 298 298 1
9 37 37 0
10 387 387 1
11 125 125 0
12 150 150 0
13 125 125 0
14 150 150 0
15 280 280 1
16 411 411 1
17 261 261 1
18 279 279 1
19 336 336 0
20 150 150 0
21 610 610 1
22 298 298 1
23 350 350 1
24 212 212 0
25 125 125 0
26 274 274 0
27 299 299 1
28 280 280 1
29 299 299 0
30 299 299 0
31 280 280 1
32 150 150 0
33 125 125 0
34 125 125 0
35 150 150 0
36 125 125 0
37 125 125 0
38 243 243 1
39 150 150 0
# Arcs: idS idT delay bandwidth
0 1 1 93
0 2 3 93
0 3 2 125
0 4 1 93
0 5 1 75
0 6 1 93
7 8 4 93
7 9 1 37
7 10 1 125
7 11 1 75
5 0 1 75
5 17 1 75
15 18 2 93
15 19 2 112
15 20 1 75
21 22 1 93
21 18 1 93
21 19 1 112
21 23 4 125
21 24 4 112
21 25 4 75
6 1 1 93
6 0 1 93
6 17 1 93
1 0 1 93
1 3 2 93
1 6 1 93
26 27 1 112
26 13 1 50
26 28 1 112
27 13 1 75
27 29 6 112
27 26 1 112
13 27 1 75
13 26 1 50
9 7 1 37
17 3 2 93
17 5 1 75
17 6 1 93
4 0 1 93
4 3 2 93
4 12 1 75
20 2 2 75
20 15 1 75
30 31 1 112
30 29 1 75
30 10 4 112
31 8 1 93
31 32 4 75
31 30 1 112
33 10 4 75
33 11 4 50
8 31 1 93
8 7 4 93
8 29 1 112
29 27 6 112
29 8 1 112
29 30 1 75
34 24 1 50
34 23 1 75
23 36 3 75
23 34 1 75
23 21 4 125
23 37 3 75
24 36 3 50
24 34 1 50
24 21 4 112
3 1 2 93
3 0 2 125
3 17 2 93
3 4 2 93
25 21 4 75
25 37 3 50
35 38 1 75
35 16 1 75
2 0 3 93
2 20 2 75
2 12 3 75
38 39 1 75
38 35 1 75
38 16 1 93
16 28 4 93
16 14 1 75
16 39 1 75
16 35 1 75
16 38 1 93
37 25 3 50
37 23 3 75
36 24 3 50
36 23 3 75
18 22 1 93
18 15 2 93
18 21 1 93
32 31 4 75
32 10 1 75
10 7 1 125
10 33 4 75
10 32 1 75
10 30 4 112
11 7 1 75
11 33 4 50
28 14 4 75
28 26 1 112
28 16 4 93
39 38 1 75
39 16 1 75
14 28 4 75
14 16 1 75
22 18 1 93
22 19 1 112
22 21 1 93
19 22 1 112
19 15 2 112
19 21 1 112
12 4 1 75
12 2 3 75
