---
title: 第27章 ADC/DAC 与模拟前端基础
date: 2025-01-01
categories:
  - 单片机开发
tags:
  - domain/mcu
  - topic/adc
difficulty: 3
est_minutes: 30
chapter: 27
---

# 第27章 ADC/DAC 与模拟前端基础

<div style="border-left: 4px solid #0284c7; background: #f0f9ff; padding: 12px 16px; margin: 16px 0; border-radius: 0 6px 6px 0;">
<p style="margin: 0 0 8px 0; font-weight: 600; color: #0284c7;">ℹ️ 导航</p>
<div>

⏱ 30min | ★★★☆☆ | 前置 [ch26-DMA与Cache一致性](/posts/ch26-DMA与Cache一致性/) | → [ch28-串口工程化IDLE-DMA-RS485](/posts/ch28-串口工程化IDLE-DMA-RS485/)

</div>
</div>

## 🎯 学习目标
- [ ] 掌握采样时间与信号源阻抗 RAIN 的匹配关系及注入组/规则组用法
- [ ] 用定时器 TRGO 触发 + DMA 多通道扫描构建采集流水线
- [ ] 实现过采样降噪与 Vrefint 校准，把 ±10LSB 抖动压到 ±1LSB
- [ ] 会用 FFT 法验证 ENOB，判断瓶颈在布局还是算法

## 27.1 F407 ADC 关键规格
```text
12位 SAR ×3个ADC，可独立/双重/三重交织(最高7.2Msps聚合)
转换时间 = 采样时间(3~480 cycles) + 12 cycles(转换)
例：PCLK2/4=21MHz, 采样15cycles → (15+12)/21MHz ≈ 1.29µs ≈ 777ksps
VREF+ 通常接 VDDA(3.3V)，精度型应用外接基准芯片(REF3033 0.05%)
输入范围 0~VREF+；内建 VBAT/VREFINT/温度传感三个内部通道自检
```

## 27.2 原理深挖：采样电容模型与 RAIN 阻抗公式
ADC 内部约 4pF 采样电容经开关接入引脚，采样窗口内要通过 RAIN 充满。RAIN 太大充不满 → 读数偏低且随相邻通道「串味」（残留电荷）。对策排序：**加长采样时间 → 引脚到地加 1~10nF 电荷池电容（兼滤高频）→ 前级轨到轨运放跟随器**。

| 信号源阻抗 RAIN | 最小采样周期(@PCLK2=21M) | 工程含义 |
|------------------|--------------------------|----------|
| 50Ω（运放直驱） | ~3 cycles | 低阻源随便采 |
| 10kΩ（电位器分压） | ~36 cycles | 中等，默认设置可用 |
| 50kΩ（热敏电阻） | ~112 cycles | 必须加长采样或加缓冲运放 |

定量核算（RM0090 §13.5 工程近似）：`RAIN_max = Ts/(k×Cadc) − RADC − RADC_ext`，其中 Cadc≈4pF、k≈ln(2^12)≈8.3（1/2LSB 准则）、RADC≈1kΩ。例：15cycles@21MHz → Ts=0.71µs，公式上限远大于手册推荐值——还要叠加 PCB 漏电与源电容建立。**永远以手册表格为准，公式只用来理解方向**；≥10kΩ 源一律加长采样或加运放跟随。

## 27.3 关键代码：多通道扫描 + DMA 流水线
```c
#define CH_N 4
static volatile uint16_t adc_buf[CH_N];       /* DMA目标：连续存放各通道最新值 */
hadc1.Init.ScanConvMode=ENABLE; hadc1.Init.ContinuousConvMode=DISABLE;
hadc1.Init.ExternalTrigConv=ADC_SOFTWARE_START; /* 或定时器触发等间隔采样★ */
HAL_ADC_Start_DMA(&hadc1,(uint32_t*)adc_buf,CH_N);
/* 定时器TRGO触发的好处：采样率与算法周期严格同步（PID控制环刚需）
   链路：TIM3 TRGO → ADC 注入组/规则组 → EOC/DMA → 数据就绪标志 */
```

## 27.4 关键代码：过采样、Vrefint 校准与 DAC 波形
```c
/* 过采样定理：4N次采样平均提升N位有效分辨率(需噪声≥1LSB存在) */
uint32_t oversample_adc(uint8_t ch,uint8_t extra_bits){
    uint32_t n=1u<<(extra_bits*2),acc=0;
    for(uint32_t i=0;i<n;i++) acc+=read_once(ch);
    return acc>>extra_bits;                    /* 16次采12位→14位有效 */
}
float read_vdda(void){                         /* 内部基准反推真实VDDA */
    uint32_t raw = adc_read_once(VREFINT_CH);
    return 3.0f * (*VREFINT_CAL_ADDR) / raw;   /* CAL出厂@3.0V 25°C */
}
float read_mcu_temp(void){
    float v = adc_read_once(TS_CH)*read_vdda()/4095.0f;
    return ((v-0.76f)/0.0025f)+25.0f;          /* V25/Avg_Slope 见DS电气特性 */
}
HAL_DAC_SetValue(&hdac,DAC_CHANNEL_1,DAC_ALIGN_12B_R,2048); /* PA4≈VREF/2 */
/* 波形发生器：TIM6 TRGO 触发 DAC DMA 从正弦表搬运 —— 硬件自动播波零CPU占用
   输出缓冲 BOFFx：直驱高阻负载开启；接运放求和则关闭减少失调 */
```

## 27.5 参数调试技巧
| 症状 | 测量手段 | 调什么 | 判据 |
|------|----------|--------|------|
| 抖动 ±10LSB | 直方图看 σ | 过采样 ×16 右移 N 位 | σ 收敛到 ±1LSB 级 |
| 相邻通道串味 | 固定一通道看另一通道 | 加长采样时间；高阻后采 | 干扰消失 |
| 读数系统性偏低 | 万用表对照输入电压 | 查 RAIN 与采样窗口 | 误差 <0.5% |
| 温度换算离谱 | 对照室温计 | 核对 V25/Avg_Slope 数据手册值 | 误差 ±2°C 内 |

## 27.6 实测数据表：ENOB 验证流程与典型结果
| 条件 | SINAD(dB) | ENOB(bits) |
|------|-----------|------------|
| 输入短路(仅噪声) | - | ~10.5(抖动法估算) |
| 1kHz 正弦满幅直驱 | ~62 | 10.0(理论12位受谐波限制) |
| +过采样×16(软件均值) | ~68 | 11.0 |
| +板载噪声环境未滤波 | <50 | <8 —— **布局与参考电压先于算法背锅** |

测量法：采集 4096 点→FFT→SINAD=(信号功率)/(噪声+谐波功率)；`ENOB=(SINAD−1.76)/6.02`。

## 27.7 排故速查表
| 现象 | 根因候选 | 定位路径 |
|------|----------|----------|
| 读数漂移缓慢爬升 | VDDA 纹波/基准未稳/PCB 漏电 | 测 VREF+ 实际电压；清洗助焊剂；加 RC 滤波 |
| 通道间互相影响 | 前通道残留电荷（源阻抗大） | 加长采样时间；通道顺序重排（高阻后采）；电荷池电容 |
| 偶发尖刺离群值 | 电机/继电器开关耦合进模拟地 | 中值滤波剔除；布局隔离模拟区；单点接地复查 |
| DMA 数组内容错乱 | 半字对齐问题/数组被优化 | volatile + aligned(4)；map 确认未被 gc |

## 27.8 部署注意事项
1. 精度型应用外接基准芯片（如 REF3033 0.05%），别指望 VDDA。
2. 高阻源（热敏/电位器 ≥10kΩ）一律加长采样时间或加运放跟随。
3. 控制环采样用定时器 TRGO 触发，禁用「软件随手启动」式采样。
4. Vrefint 自检纳入产测项（联动 S4 产测），监控基准健康度。
5. VBAT 低于阈值要告警「RTC 即将失忆」，比事后时间回到 1970 体面。

> [!example]- 🧪 动手实验 L27-1：亲手把 12 位变成 14 位（40 分钟）
> **步骤**：① 电位器接 PA0，采集 4096 点画直方图；② 计算原始 σ(LSB)；③ 实现 ×16 过采样右移 2 位，重算 σ 与峰谷；④ 注入 50Hz 工频干扰源（手机充电器靠近），对比「整数个工频周期积分」前后噪声；⑤ 输出前后对比直方图。**验收**：能解释「为什么必须凑整工频周期」并给出你的板子实测 ENOB。

## 27.9 进阶话题
- **注入组=高优先级插队**：规则组扫到一半被注入组打断，回来继续——电流环故障保护采样的经典用法。
- **模拟看门狗 AWD**：阈值越限触发中断而非轮询判断——过压/欠压保护的零 CPU 成本实现。
- **DAC 双缓冲输出**：DMA 双寄存器交替避免毛刺——任意波形发生器的正确姿势（与 TIM TRGO 联动）。
- **三 ADC 交织**：相位偏移触发聚合到 7.2Msps，用于高频信号重建场景。

> [!warning]- ❓ FAQ
> **Q1：为什么过采样没效果？** 前提是噪声 ≥1LSB 且呈随机分布；若读数纹丝不动（量化卡死）或噪声是工频相关，平均无效。
> **Q2：公式算出 RAIN 上限 20MΩ，为何手册只敢给 50kΩ？** 公式只算电容充电，实际叠加 PCB 漏电与源电容建立——以手册表格为准。

<div style="border-left: 4px solid #d97706; background: #fffbeb; padding: 12px 16px; margin: 16px 0; border-radius: 0 6px 6px 0;">
<p style="margin: 0 0 8px 0; font-weight: 600; color: #d97706;">❓ 📝 思考题</p>
<div>

1. 推导 50Hz 工频抑制所需的积分采样时长（提示：整数个工频周期平均）。
2. 设计 NTC 测温的完整标定流程：三点标定→Steinhart-Hart 拟合→定点化存储。
3. 为什么三 ADC 交织采样需要相位偏移触发？画出 7.2Msps 的时序关系图。

</div>
</div>

---
🏷️ #domain/mcu #topic/adc | 🔗 [ch26-DMA与Cache一致性](/posts/ch26-DMA与Cache一致性/) ← **本章** → [ch28-串口工程化IDLE-DMA-RS485](/posts/ch28-串口工程化IDLE-DMA-RS485/) | 📚 [P3-MOC](/posts/P3-MOC/)
