# Architetture

I microcontrollori 8051 funzionano con bus dati a 8 bit. Quindi possono supportare una memoria dati esterna fino a 64K e una memoria di programma esterna di 64k al massimo. Collettivamente, 8051 microcontrollori possono indirizzare 128k di memoria esterna.

Quando i dati e il codice si trovano in blocchi di memoria diversi, l'architettura viene definita **architettura di Harvard** . Nel caso in cui dati e codice si trovino nello stesso blocco di memoria, l'architettura viene indicata come **architettura Von Neumann** .

## Von Neumann Architecture

L'architettura Von Neumann è stata proposta per la prima volta da uno scienziato informatico John von Neumann. In questa architettura, esiste un percorso dati o un bus sia per l'istruzione che per i dati. Di conseguenza, la CPU esegue un'operazione alla volta. Recupera un'istruzione dalla memoria o esegue operazioni di lettura / scrittura sui dati. Quindi un'istruzione fetch e un'operazione sui dati non possono avvenire simultaneamente, condividendo un bus comune.

L'architettura Von-Neumann supporta hardware semplice. Consente l'utilizzo di un'unica memoria sequenziale. Le velocità di elaborazione odierne superano di gran lunga i tempi di  accesso alla memoria e utilizziamo una quantità di memoria (cache) molto veloce ma piccola locale al processore.

![](https://www.tutorialspoint.com/embedded_systems/images/von_neuman_architecture.jpg)

## Harvard Architecture

L'architettura di Harvard offre memoria separata e bus di segnale per istruzioni e dati. Questa architettura ha l'archiviazione dei dati interamente contenuta  all'interno della CPU e non è possibile accedere all'archiviazione delle istruzioni come dati. I  computer hanno aree di memoria separate per istruzioni di programma e  dati che utilizzano bus dati interni, consentendo l'accesso simultaneo  sia alle istruzioni che ai dati.

I programmi dovevano essere caricati da un operatore; il processore non è riuscito ad avviarsi da solo. In un'architettura di Harvard, non è necessario che i due ricordi condividano le proprietà.

![](https://www.tutorialspoint.com/embedded_systems/images/harvard_architecture.jpg)

## Von-Neumann Architecture vs Harvard Architecture

| Architettura Von-Neumann                                     | Architettura di Harvard                                      |
| ------------------------------------------------------------ | ------------------------------------------------------------ |
| Memoria unica da condividere con codice e dati.              | Memorie separate per codice e dati.                          |
| Il processore deve recuperare il codice in un ciclo di clock separato e i dati in un altro ciclo di clock. Quindi richiede due cicli di clock. | Un singolo ciclo di clock è sufficiente, poiché vengono utilizzati bus separati per accedere al codice e ai dati. |
| Maggiore velocità, quindi meno tempo.                        | Più lento nella velocità, quindi più dispendioso in termini di tempo. |
| Semplice nel design.                                         | Complesso nel design.                                        |

## CISC e RISC

**Complex Instruction Set Computer** (**CISC**), in [elettronica digitale](https://it.wikipedia.org/wiki/Elettronica_digitale), indica un'architettura per [microprocessori](https://it.wikipedia.org/wiki/Microprocessore) formata da un set di istruzioni (aspetti dell'architettura di un calcolatore che sono visibili a basso livello al programmatore ) contenente istruzioni in grado di eseguire operazioni complesse come la lettura di un dato in memoria, la sua modifica e il suo salvataggio  direttamente in memoria tramite una singola istruzione.

***Reduced instruction set computer*** (**RISC**), nell'[elettronica digitale](https://it.wikipedia.org/wiki/Elettronica_digitale), indica un'idea di [progettazione](https://it.wikipedia.org/wiki/Progettazione) di architetture per [microprocessori](https://it.wikipedia.org/wiki/Microprocessore) che predilige lo sviluppo di un'architettura semplice e lineare. Questa semplicità di progettazione permette di realizzare microprocessori in  grado di eseguire il set di istruzioni in tempi minori rispetto a una architettura CISC.

### CISC vs RISC

I seguenti punti differenziano un CISC da un RISC:

|                             CISC                             |                             RISC                             |
| :----------------------------------------------------------: | :----------------------------------------------------------: |
|      Set di istruzioni più ampio. Facile da programmare      |   Set di istruzioni più piccolo. Difficile da programmare.   |
| Progettazione più semplice del compilatore, considerando un set di istruzioni più ampio. |           Progettazione complessa del compilatore.           |
| Molte modalità di indirizzamento che causano formati di istruzioni complessi. | Poche modalità di indirizzamento, correzione del formato delle istruzioni. |
|          La lunghezza delle istruzioni è variabile.          |             La lunghezza delle istruzioni varia.             |
|            Cicli di clock più elevati al secondo.            |               Basso ciclo di clock al secondo.               |
|                  L'enfasi è sull'hardware.                   |                   L'enfasi è sul software.                   |
| L'unità di controllo implementa un ampio set di istruzioni utilizzando un'unità di microprogrammi. |     Ogni istruzione deve essere eseguita dall'hardware.      |
| Esecuzione più lenta, poiché le istruzioni devono essere lette dalla memoria e decodificate dall'unità di decodifica. | Esecuzione più rapida, poiché ogni istruzione deve essere eseguita dall'hardware. |
|                Il pipelining non è possibile.                | È possibile il pipelining delle istruzioni, considerando un singolo ciclo di clock. |