print|wide|uint DUM,push|r14|	|push|r13|	|push|r12|	|push|rbp|	|mov|r12|rsi|	|push|rbx|	|mov|ebx|edi|	|mov|ebp|edx|	|and|ebx|const_6|	|mov|eax|ebx|	|sub|rsp|const_3|	|xor|rax|rdi|	|or|rsi|rax|	|jne|const_5|	|test|ebp|ebp|	|mov|edx|7|	|jne|const_4|	|add|rsp|const_3|	|mov|ecx|ebx|	|lea|rsi|rip|+|const_0|	|pop|rbx|	|pop|rbp|	|pop|r12|	|pop|r13|	|pop|r14|	|mov|edi|1|	|xor|eax|eax|	|jmp|const_7|	|jmp|qword|ptr|rip|+|const_1|	|add|byte|ptr|rax|al|	|add|byte|ptr|rax|al|	|add|byte|ptr|rax|al|	|add|byte|ptr|rax|al|	|CONS|<Bool|__eq__|__or__|reg_rsi|__xor__|ZeroExt|32|__and__|Extract|31|0|reg_rdi|const_6|reg_rdi|const_2|>	|<Bool|__eq__|Extract|31|0|reg_rdx|const_2|>	,DUM
print|wide|uint DUM,push|r14|	|push|r13|	|push|r12|	|push|rbp|	|mov|r12|rsi|	|push|rbx|	|mov|ebx|edi|	|mov|ebp|edx|	|and|ebx|const_6|	|mov|eax|ebx|	|sub|rsp|const_3|	|xor|rax|rdi|	|or|rsi|rax|	|jne|const_5|	|test|ebp|ebp|	|mov|edx|7|	|jne|const_4|	|lea|rsi|rip|+|const_9|	|mov|edi|1|	|xor|eax|eax|	|mov|dword|ptr|rsp|+|8|ecx|	|call|const_7|	|mov|ecx|dword|ptr|rsp|+|8|	|lea|edx|rcx|-|1|	|and|edx|3|	|add|edx|1|	|jmp|const_8|	|add|rsp|const_3|	|mov|ecx|ebx|	|lea|rsi|rip|+|const_0|	|pop|rbx|	|pop|rbp|	|pop|r12|	|pop|r13|	|pop|r14|	|mov|edi|1|	|xor|eax|eax|	|jmp|const_7|	|jmp|qword|ptr|rip|+|const_1|	|add|byte|ptr|rax|al|	|add|byte|ptr|rax|al|	|add|byte|ptr|rax|al|	|add|byte|ptr|rax|al|	|CONS|<Bool|__eq__|__or__|reg_rsi|__xor__|ZeroExt|32|__and__|Extract|31|0|reg_rdi|const_6|reg_rdi|const_2|>	|<Bool|__ne__|Extract|31|0|reg_rdx|const_2|>	,DUM
print|wide|uint DUM,push|r14|	|push|r13|	|push|r12|	|push|rbp|	|mov|r12|rsi|	|push|rbx|	|mov|ebx|edi|	|mov|ebp|edx|	|and|ebx|const_6|	|mov|eax|ebx|	|sub|rsp|const_3|	|xor|rax|rdi|	|or|rsi|rax|	|jne|const_5|	|mov|r11|rdi|	|mov|r10|r12|	|mov|r14|r12|	|mov|r9|r11|	|shr|r10|const_12|	|mov|r13|r11|	|shrd|r9|r12|const_12|	|mov|rax|r10|	|shr|r14|const_14|	|lea|edx|rdx|+|1|	|shrd|r13|r12|const_14|	|or|rax|r9|	|jne|const_10|	|mov|rsi|r14|	|mov|rdi|r13|	|call|const_11|	|lea|rsi|rip|+|const_15|	|mov|edx|const_14|	|mov|edi|1|	|xor|eax|eax|	|call|const_7|	|mov|edx|7|	|jmp|const_8|	|add|rsp|const_3|	|mov|ecx|ebx|	|lea|rsi|rip|+|const_0|	|pop|rbx|	|pop|rbp|	|pop|r12|	|pop|r13|	|pop|r14|	|mov|edi|1|	|xor|eax|eax|	|jmp|const_7|	|jmp|qword|ptr|rip|+|const_1|	|add|byte|ptr|rax|al|	|add|byte|ptr|rax|al|	|add|byte|ptr|rax|al|	|add|byte|ptr|rax|al|	|CONS|<Bool|__ne__|__or__|reg_rsi|__xor__|ZeroExt|32|__and__|Extract|31|0|reg_rdi|const_6|reg_rdi|const_2|>	|<Bool|__eq__|__or__|LShR|reg_rsi|const_12|LShR|reg_rdi|const_12|__lshift__|reg_rsi|const_13|const_2|>	,DUM
print|wide|uint DUM,push|r14|	|push|r13|	|push|r12|	|push|rbp|	|mov|r12|rsi|	|push|rbx|	|mov|ebx|edi|	|mov|ebp|edx|	|and|ebx|const_6|	|mov|eax|ebx|	|sub|rsp|const_3|	|xor|rax|rdi|	|or|rsi|rax|	|jne|const_5|	|mov|r11|rdi|	|mov|r10|r12|	|mov|r14|r12|	|mov|r9|r11|	|shr|r10|const_12|	|mov|r13|r11|	|shrd|r9|r12|const_12|	|mov|rax|r10|	|shr|r14|const_14|	|lea|edx|rdx|+|1|	|shrd|r13|r12|const_14|	|or|rax|r9|	|jne|const_10|	|mov|edi|const_16|	|mov|dword|ptr|rsp|+|const_18|ecx|	|mov|dword|ptr|rsp|+|8|edx|	|call|const_21|	|mov|ecx|dword|ptr|rsp|+|const_18|	|mov|edx|dword|ptr|rsp|+|8|	|mov|rsi|r14|	|mov|rdi|r13|	|call|const_11|	|lea|edx|rbp|+|3|	|lea|rcx|rip|+|const_17|	|lea|rsi|rip|+|const_20|	|mov|edi|1|	|xor|eax|eax|	|call|const_7|	|jmp|const_19|	|lea|rsi|rip|+|const_15|	|mov|edx|const_14|	|mov|edi|1|	|xor|eax|eax|	|call|const_7|	|mov|edx|7|	|jmp|const_8|	|add|rsp|const_3|	|mov|ecx|ebx|	|lea|rsi|rip|+|const_0|	|pop|rbx|	|pop|rbp|	|pop|r12|	|pop|r13|	|pop|r14|	|mov|edi|1|	|xor|eax|eax|	|jmp|const_7|	|jmp|qword|ptr|rip|+|const_1|	|add|byte|ptr|rax|al|	|add|byte|ptr|rax|al|	|add|byte|ptr|rax|al|	|add|byte|ptr|rax|al|	|CONS|<Bool|__ne__|__or__|reg_rsi|__xor__|ZeroExt|32|__and__|Extract|31|0|reg_rdi|const_6|reg_rdi|const_2|>	|<Bool|__ne__|__or__|LShR|reg_rsi|const_12|LShR|reg_rdi|const_12|__lshift__|reg_rsi|const_13|const_2|>	,DUM
