# Reading pref.tcl
# do RestadorParametrizado_run_msim_rtl_verilog.do
# if {[file exists rtl_work]} {
# 	vdel -lib rtl_work -all
# }
# vlib rtl_work
# vmap work rtl_work
# Model Technology ModelSim - Intel FPGA Edition vmap 2020.1 Lib Mapping Utility 2020.02 Feb 28 2020
# vmap work rtl_work 
# Copying C:/intelFPGA_lite/20.1/modelsim_ase/win32aloem/../modelsim.ini to modelsim.ini
# Modifying modelsim.ini
# 
# vlog -sv -work work +incdir+C:/Users/ashda/Downloads/Workspace_Taller/jtenorio_aflores_klobo_digital_design_lab_2024/Laboratorio_1/Problema_3_RestadorParametrizado {C:/Users/ashda/Downloads/Workspace_Taller/jtenorio_aflores_klobo_digital_design_lab_2024/Laboratorio_1/Problema_3_RestadorParametrizado/RestadorParametrizado.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 02:19:03 on Aug 06,2024
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/ashda/Downloads/Workspace_Taller/jtenorio_aflores_klobo_digital_design_lab_2024/Laboratorio_1/Problema_3_RestadorParametrizado" C:/Users/ashda/Downloads/Workspace_Taller/jtenorio_aflores_klobo_digital_design_lab_2024/Laboratorio_1/Problema_3_RestadorParametrizado/RestadorParametrizado.sv 
# -- Compiling module RestadorParametrizado
# 
# Top level modules:
# 	RestadorParametrizado
# End time: 02:19:03 on Aug 06,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# 
# vlog -sv -work work +incdir+C:/Users/ashda/Downloads/Workspace_Taller/jtenorio_aflores_klobo_digital_design_lab_2024/Laboratorio_1/Problema_3_RestadorParametrizado {C:/Users/ashda/Downloads/Workspace_Taller/jtenorio_aflores_klobo_digital_design_lab_2024/Laboratorio_1/Problema_3_RestadorParametrizado/RestadorParametrizado_tb.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 02:19:03 on Aug 06,2024
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/ashda/Downloads/Workspace_Taller/jtenorio_aflores_klobo_digital_design_lab_2024/Laboratorio_1/Problema_3_RestadorParametrizado" C:/Users/ashda/Downloads/Workspace_Taller/jtenorio_aflores_klobo_digital_design_lab_2024/Laboratorio_1/Problema_3_RestadorParametrizado/RestadorParametrizado_tb.sv 
# -- Compiling module RestadorParametrizado_tb
# 
# Top level modules:
# 	RestadorParametrizado_tb
# End time: 02:19:03 on Aug 06,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# 
# vsim -t 1ps -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L altera_lnsim_ver -L cyclonev_ver -L cyclonev_hssi_ver -L cyclonev_pcie_hip_ver -L rtl_work -L work -voptargs="+acc"  RestadorParametrizado_tb
# vsim -t 1ps -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L altera_lnsim_ver -L cyclonev_ver -L cyclonev_hssi_ver -L cyclonev_pcie_hip_ver -L rtl_work -L work -voptargs=""+acc"" RestadorParametrizado_tb 
# Start time: 02:19:03 on Aug 06,2024
# Loading sv_std.std
# Loading work.RestadorParametrizado_tb
# Loading work.RestadorParametrizado
# 
# add wave *
# view structure
# .main_pane.structure.interior.cs.body.struct
# view signals
# .main_pane.objects.interior.cs.body.tree
# run -all
# 6 bits: 63 - 1 = 62 (esperado: 62)
# 4 bits: 15 - 1 = 14 (esperado: 14)
# 2 bits: 3 - 1 = 2 (esperado: 2)
# 6 bits: 42 - 21 = 21 (esperado: 21)
# 4 bits: 10 - 5 = 5 (esperado: 5)
# 2 bits: 2 - 1 = 1 (esperado: 1)
# 6 bits: 0 - 1 = 63 (esperado: 63)
# 4 bits: 0 - 1 = 15 (esperado: 15)
# 2 bits: 0 - 1 = 3 (esperado: 3)
# ** Note: $stop    : C:/Users/ashda/Downloads/Workspace_Taller/jtenorio_aflores_klobo_digital_design_lab_2024/Laboratorio_1/Problema_3_RestadorParametrizado/RestadorParametrizado_tb.sv(101)
#    Time: 50 ps  Iteration: 0  Instance: /RestadorParametrizado_tb
# Break in Module RestadorParametrizado_tb at C:/Users/ashda/Downloads/Workspace_Taller/jtenorio_aflores_klobo_digital_design_lab_2024/Laboratorio_1/Problema_3_RestadorParametrizado/RestadorParametrizado_tb.sv line 101
# End time: 02:19:43 on Aug 06,2024, Elapsed time: 0:00:40
# Errors: 0, Warnings: 0
