
GeneratorProject.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  00000576  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000502  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000013  00800100  00800100  00000576  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000576  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  000005a8  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 000000a0  00000000  00000000  000005e8  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000bfd  00000000  00000000  00000688  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000850  00000000  00000000  00001285  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   0000044a  00000000  00000000  00001ad5  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000168  00000000  00000000  00001f20  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000498  00000000  00000000  00002088  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    000002b0  00000000  00000000  00002520  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000070  00000000  00000000  000027d0  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	19 c0       	rjmp	.+50     	; 0x34 <__ctors_end>
   2:	28 c0       	rjmp	.+80     	; 0x54 <__bad_interrupt>
   4:	27 c0       	rjmp	.+78     	; 0x54 <__bad_interrupt>
   6:	26 c0       	rjmp	.+76     	; 0x54 <__bad_interrupt>
   8:	25 c0       	rjmp	.+74     	; 0x54 <__bad_interrupt>
   a:	24 c0       	rjmp	.+72     	; 0x54 <__bad_interrupt>
   c:	23 c0       	rjmp	.+70     	; 0x54 <__bad_interrupt>
   e:	22 c0       	rjmp	.+68     	; 0x54 <__bad_interrupt>
  10:	21 c0       	rjmp	.+66     	; 0x54 <__bad_interrupt>
  12:	20 c0       	rjmp	.+64     	; 0x54 <__bad_interrupt>
  14:	1f c0       	rjmp	.+62     	; 0x54 <__bad_interrupt>
  16:	1e c0       	rjmp	.+60     	; 0x54 <__bad_interrupt>
  18:	1d c0       	rjmp	.+58     	; 0x54 <__bad_interrupt>
  1a:	1c c0       	rjmp	.+56     	; 0x54 <__bad_interrupt>
  1c:	1b c0       	rjmp	.+54     	; 0x54 <__bad_interrupt>
  1e:	1a c0       	rjmp	.+52     	; 0x54 <__bad_interrupt>
  20:	19 c0       	rjmp	.+50     	; 0x54 <__bad_interrupt>
  22:	18 c0       	rjmp	.+48     	; 0x54 <__bad_interrupt>
  24:	17 c0       	rjmp	.+46     	; 0x54 <__bad_interrupt>
  26:	16 c0       	rjmp	.+44     	; 0x54 <__bad_interrupt>
  28:	15 c0       	rjmp	.+42     	; 0x54 <__bad_interrupt>
  2a:	14 c0       	rjmp	.+40     	; 0x54 <__bad_interrupt>
  2c:	13 c0       	rjmp	.+38     	; 0x54 <__bad_interrupt>
  2e:	12 c0       	rjmp	.+36     	; 0x54 <__bad_interrupt>
  30:	95 c0       	rjmp	.+298    	; 0x15c <__vector_24>
  32:	10 c0       	rjmp	.+32     	; 0x54 <__bad_interrupt>

00000034 <__ctors_end>:
  34:	11 24       	eor	r1, r1
  36:	1f be       	out	0x3f, r1	; 63
  38:	cf ef       	ldi	r28, 0xFF	; 255
  3a:	d4 e0       	ldi	r29, 0x04	; 4
  3c:	de bf       	out	0x3e, r29	; 62
  3e:	cd bf       	out	0x3d, r28	; 61

00000040 <__do_clear_bss>:
  40:	21 e0       	ldi	r18, 0x01	; 1
  42:	a0 e0       	ldi	r26, 0x00	; 0
  44:	b1 e0       	ldi	r27, 0x01	; 1
  46:	01 c0       	rjmp	.+2      	; 0x4a <.do_clear_bss_start>

00000048 <.do_clear_bss_loop>:
  48:	1d 92       	st	X+, r1

0000004a <.do_clear_bss_start>:
  4a:	a3 31       	cpi	r26, 0x13	; 19
  4c:	b2 07       	cpc	r27, r18
  4e:	e1 f7       	brne	.-8      	; 0x48 <.do_clear_bss_loop>
  50:	33 d1       	rcall	.+614    	; 0x2b8 <main>
  52:	55 c2       	rjmp	.+1194   	; 0x4fe <_exit>

00000054 <__bad_interrupt>:
  54:	d5 cf       	rjmp	.-86     	; 0x0 <__vectors>

00000056 <SPI_init>:
Input:    none
Returns:  none
**************************************************************************/
void SPI_init (void)
{
	DDRB 	= 0xFF;
  56:	8f ef       	ldi	r24, 0xFF	; 255
  58:	84 b9       	out	0x04, r24	; 4
	PORTB 	= 0xFF;
  5a:	85 b9       	out	0x05, r24	; 5
	
	DDRB  = _BV(PB0) | _BV(PB3) | _BV(PB5);	// 	set SCK,MOSI,PB0 as Fsync 
  5c:	89 e2       	ldi	r24, 0x29	; 41
  5e:	84 b9       	out	0x04, r24	; 4
	PORTB = _BV(PB5) | _BV(PB0);			// 	SCK and PB0 high 
  60:	81 e2       	ldi	r24, 0x21	; 33
  62:	85 b9       	out	0x05, r24	; 5
	SPCR  = _BV(SPE)| _BV(MSTR)| _BV(CPOL); // 	Enable SPI // Set Master mode //	Set clk to inv.
  64:	88 e5       	ldi	r24, 0x58	; 88
  66:	8c bd       	out	0x2c, r24	; 44
  68:	08 95       	ret

0000006a <SPI_write16>:
{

	unsigned char MSdata = ((data>>8) & 0x00FF);  	//filter out MS
	unsigned char LSdata = (data & 0x00FF);			//filter out LS

	PORTB &= ~_BV(PB0);						// 	Fsync Low --> begin frame
  6a:	28 98       	cbi	0x05, 0	; 5
	
	SPDR = MSdata;							// 	send First 8 MS of data
  6c:	9e bd       	out	0x2e, r25	; 46
	while (!(SPSR & (1<<SPIF)));			//	while busy
  6e:	0d b4       	in	r0, 0x2d	; 45
  70:	07 fe       	sbrs	r0, 7
  72:	fd cf       	rjmp	.-6      	; 0x6e <SPI_write16+0x4>

	SPDR = LSdata;							// 	send Last 8 LS of data
  74:	8e bd       	out	0x2e, r24	; 46
	while (!(SPSR & (1<<SPIF)));			//	while busy
  76:	0d b4       	in	r0, 0x2d	; 45
  78:	07 fe       	sbrs	r0, 7
  7a:	fd cf       	rjmp	.-6      	; 0x76 <SPI_write16+0xc>

	PORTB |= _BV(PB0);						// 	Fsync High --> End of frame
  7c:	28 9a       	sbi	0x05, 0	; 5
  7e:	08 95       	ret

00000080 <Freq_change>:
Input:    unsigned short freq_out = frequency, unsigned int select = register 0 or 1
Returns:  none
Comment:  uses 14 bit filter and adds control words, 
**************************************************************************/
void Freq_change ( unsigned short freq_out, unsigned int select )  // take base10 frequency and do frequency hop
{
  80:	cf 92       	push	r12
  82:	df 92       	push	r13
  84:	ef 92       	push	r14
  86:	ff 92       	push	r15
  88:	0f 93       	push	r16
  8a:	1f 93       	push	r17
  8c:	cf 93       	push	r28
  8e:	df 93       	push	r29
  90:	8b 01       	movw	r16, r22

unsigned long freq_reg = AD_FREQ_CALC(freq_out); 	// make freq register from frequency // set for 20 MHz Mclk
  92:	bc 01       	movw	r22, r24
  94:	80 e0       	ldi	r24, 0x00	; 0
  96:	90 e0       	ldi	r25, 0x00	; 0
  98:	41 d1       	rcall	.+642    	; 0x31c <__floatunsisf>
  9a:	27 e7       	ldi	r18, 0x77	; 119
  9c:	3c ec       	ldi	r19, 0xCC	; 204
  9e:	4b e2       	ldi	r20, 0x2B	; 43
  a0:	51 e4       	ldi	r21, 0x41	; 65
  a2:	a2 d1       	rcall	.+836    	; 0x3e8 <__mulsf3>
  a4:	0f d1       	rcall	.+542    	; 0x2c4 <__fixunssfsi>
unsigned short MS_reg = ((freq_reg>>14) & 0x3FFF);  // filter out MS -- make 2 x 14 bit frequency words
  a6:	6b 01       	movw	r12, r22
  a8:	7c 01       	movw	r14, r24
  aa:	0b 2e       	mov	r0, r27
  ac:	be e0       	ldi	r27, 0x0E	; 14
  ae:	f6 94       	lsr	r15
  b0:	e7 94       	ror	r14
  b2:	d7 94       	ror	r13
  b4:	c7 94       	ror	r12
  b6:	ba 95       	dec	r27
  b8:	d1 f7       	brne	.-12     	; 0xae <Freq_change+0x2e>
  ba:	b0 2d       	mov	r27, r0
  bc:	2f e3       	ldi	r18, 0x3F	; 63
  be:	d2 22       	and	r13, r18
unsigned short LS_reg = (freq_reg & 0x3FFF);		// filter out LS -- make 2 x 14 bit frequency words
  c0:	7f 73       	andi	r23, 0x3F	; 63

MS_reg += 0x4000; 									// add control bits hex = 0x4000
  c2:	80 ec       	ldi	r24, 0xC0	; 192
  c4:	d8 1a       	sub	r13, r24
LS_reg += 0x4000; 									// add control bits hex = 0x4000
  c6:	eb 01       	movw	r28, r22
  c8:	d0 5c       	subi	r29, 0xC0	; 192

if (select == 0 ) { SPI_write16(0x2000);}			// prep ad9833 to recieve full 28bit word for freq 0
  ca:	01 15       	cp	r16, r1
  cc:	11 05       	cpc	r17, r1
  ce:	21 f4       	brne	.+8      	; 0xd8 <Freq_change+0x58>
  d0:	80 e0       	ldi	r24, 0x00	; 0
  d2:	90 e2       	ldi	r25, 0x20	; 32
  d4:	ca df       	rcall	.-108    	; 0x6a <SPI_write16>
  d6:	06 c0       	rjmp	.+12     	; 0xe4 <Freq_change+0x64>
if (select == 1 ) { SPI_write16(0x2800);}			// prep ad9833 to recieve full 28bit word for freq 1
  d8:	01 30       	cpi	r16, 0x01	; 1
  da:	11 05       	cpc	r17, r1
  dc:	19 f4       	brne	.+6      	; 0xe4 <Freq_change+0x64>
  de:	80 e0       	ldi	r24, 0x00	; 0
  e0:	98 e2       	ldi	r25, 0x28	; 40
  e2:	c3 df       	rcall	.-122    	; 0x6a <SPI_write16>

SPI_write16(LS_reg);								// send the LS word first, to the ad9833
  e4:	ce 01       	movw	r24, r28
  e6:	c1 df       	rcall	.-126    	; 0x6a <SPI_write16>
SPI_write16(MS_reg);								// send the MS word last,  to the ad9833
  e8:	c6 01       	movw	r24, r12
  ea:	bf df       	rcall	.-130    	; 0x6a <SPI_write16>
}
  ec:	df 91       	pop	r29
  ee:	cf 91       	pop	r28
  f0:	1f 91       	pop	r17
  f2:	0f 91       	pop	r16
  f4:	ff 90       	pop	r15
  f6:	ef 90       	pop	r14
  f8:	df 90       	pop	r13
  fa:	cf 90       	pop	r12
  fc:	08 95       	ret

000000fe <AD9833_init>:
Comment:  this function isn't nessecary, can be done manually
**************************************************************************/
void AD9833_init (void)
{

SPI_write16(0x2100);		// control word, set output to mid value voltage 
  fe:	80 e0       	ldi	r24, 0x00	; 0
 100:	91 e2       	ldi	r25, 0x21	; 33
 102:	b3 df       	rcall	.-154    	; 0x6a <SPI_write16>

SPI_write16(0x7288);		// Freq0 registerdata MSB  = approx. 29 khz
 104:	88 e8       	ldi	r24, 0x88	; 136
 106:	92 e7       	ldi	r25, 0x72	; 114
 108:	b0 df       	rcall	.-160    	; 0x6a <SPI_write16>
SPI_write16(0x4017);		// Freq0 registerdata LSB  = approx. 29 khz
 10a:	87 e1       	ldi	r24, 0x17	; 23
 10c:	90 e4       	ldi	r25, 0x40	; 64
 10e:	ad df       	rcall	.-166    	; 0x6a <SPI_write16>

SPI_write16(0xACEA);		// Freq1 registerdata MSB  = approx. 24 khz
 110:	8a ee       	ldi	r24, 0xEA	; 234
 112:	9c ea       	ldi	r25, 0xAC	; 172
 114:	aa df       	rcall	.-172    	; 0x6a <SPI_write16>
SPI_write16(0x8013); 		// Freq1 registerdata LSB  = approx. 24 khz
 116:	83 e1       	ldi	r24, 0x13	; 19
 118:	90 e8       	ldi	r25, 0x80	; 128
 11a:	a7 df       	rcall	.-178    	; 0x6a <SPI_write16>

SPI_write16(0xC000);		// Phase offset of Freq0 = 0
 11c:	80 e0       	ldi	r24, 0x00	; 0
 11e:	90 ec       	ldi	r25, 0xC0	; 192
 120:	a4 df       	rcall	.-184    	; 0x6a <SPI_write16>
SPI_write16(0xE000);		// Phase offset of Freq1 = 0
 122:	80 e0       	ldi	r24, 0x00	; 0
 124:	90 ee       	ldi	r25, 0xE0	; 224
 126:	a1 df       	rcall	.-190    	; 0x6a <SPI_write16>

SPI_write16(0x2000);		// control word, set output = sine
 128:	80 e0       	ldi	r24, 0x00	; 0
 12a:	90 e2       	ldi	r25, 0x20	; 32
 12c:	9e df       	rcall	.-196    	; 0x6a <SPI_write16>
 12e:	08 95       	ret

00000130 <send_ack>:
volatile uint8_t i2c_data[I2C_DATA_COUNT + 1];
volatile uint8_t i2c_data_current = 0;

static void send_ack()
{
	TWCR |= (1 << TWINT) | (1 << TWEA) | (1 << TWEN);
 130:	ec eb       	ldi	r30, 0xBC	; 188
 132:	f0 e0       	ldi	r31, 0x00	; 0
 134:	80 81       	ld	r24, Z
 136:	84 6c       	ori	r24, 0xC4	; 196
 138:	80 83       	st	Z, r24
 13a:	08 95       	ret

0000013c <send_n_ack>:
}

static void send_n_ack()
{
	TWCR &= ~(1 << TWEA); TWCR |= (1 << TWINT) | (1 << TWEN);
 13c:	ec eb       	ldi	r30, 0xBC	; 188
 13e:	f0 e0       	ldi	r31, 0x00	; 0
 140:	80 81       	ld	r24, Z
 142:	8f 7b       	andi	r24, 0xBF	; 191
 144:	80 83       	st	Z, r24
 146:	80 81       	ld	r24, Z
 148:	84 68       	ori	r24, 0x84	; 132
 14a:	80 83       	st	Z, r24
 14c:	08 95       	ret

0000014e <m4d_i2c_init_as_slave>:

volatile uint8_t need_execute = 0;

void m4d_i2c_init_as_slave(void)
{
	TWAR = ME_ADDR & 0xFE;
 14e:	8a e4       	ldi	r24, 0x4A	; 74
 150:	80 93 ba 00 	sts	0x00BA, r24	; 0x8000ba <__TEXT_REGION_LENGTH__+0x7fe0ba>
	TWCR = (1<<TWEN)|(1<<TWEA)|(1<<TWINT)|(1 << TWIE);
 154:	85 ec       	ldi	r24, 0xC5	; 197
 156:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7fe0bc>
 15a:	08 95       	ret

0000015c <__vector_24>:
	TWCR &= ~(1 << TWEA); TWCR |= (1 << TWINT) | (1 << TWEN);
}


ISR(TWI_vect)
{
 15c:	1f 92       	push	r1
 15e:	0f 92       	push	r0
 160:	0f b6       	in	r0, 0x3f	; 63
 162:	0f 92       	push	r0
 164:	11 24       	eor	r1, r1
 166:	2f 93       	push	r18
 168:	3f 93       	push	r19
 16a:	4f 93       	push	r20
 16c:	5f 93       	push	r21
 16e:	6f 93       	push	r22
 170:	7f 93       	push	r23
 172:	8f 93       	push	r24
 174:	9f 93       	push	r25
 176:	af 93       	push	r26
 178:	bf 93       	push	r27
 17a:	ef 93       	push	r30
 17c:	ff 93       	push	r31
	uint8_t send_count = I2C_DATA_COUNT;
	status = TWSR & 0xF8;
 17e:	80 91 b9 00 	lds	r24, 0x00B9	; 0x8000b9 <__TEXT_REGION_LENGTH__+0x7fe0b9>
 182:	88 7f       	andi	r24, 0xF8	; 248
 184:	80 93 12 01 	sts	0x0112, r24	; 0x800112 <status>
	
	if (status == 0x80) {
 188:	80 91 12 01 	lds	r24, 0x0112	; 0x800112 <status>
 18c:	80 38       	cpi	r24, 0x80	; 128
 18e:	c9 f4       	brne	.+50     	; 0x1c2 <__vector_24+0x66>
		char data = TWDR;
 190:	80 91 bb 00 	lds	r24, 0x00BB	; 0x8000bb <__TEXT_REGION_LENGTH__+0x7fe0bb>
		if (transactProcess == 0) {
 194:	90 91 02 01 	lds	r25, 0x0102	; 0x800102 <transactProcess>
 198:	91 11       	cpse	r25, r1
 19a:	06 c0       	rjmp	.+12     	; 0x1a8 <__vector_24+0x4c>
			transactType = data;
 19c:	80 93 03 01 	sts	0x0103, r24	; 0x800103 <transactType>
			transactProcess = 1;
 1a0:	81 e0       	ldi	r24, 0x01	; 1
 1a2:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <transactProcess>
 1a6:	0b c0       	rjmp	.+22     	; 0x1be <__vector_24+0x62>
		} else {
			transactData[transactCounter] = data;
 1a8:	e0 91 01 01 	lds	r30, 0x0101	; 0x800101 <transactCounter>
 1ac:	f0 e0       	ldi	r31, 0x00	; 0
 1ae:	e8 5f       	subi	r30, 0xF8	; 248
 1b0:	fe 4f       	sbci	r31, 0xFE	; 254
 1b2:	80 83       	st	Z, r24
			transactCounter++;
 1b4:	80 91 01 01 	lds	r24, 0x0101	; 0x800101 <transactCounter>
 1b8:	8f 5f       	subi	r24, 0xFF	; 255
 1ba:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <transactCounter>
		}
		send_ack();
 1be:	b8 df       	rcall	.-144    	; 0x130 <send_ack>
		return;
 1c0:	40 c0       	rjmp	.+128    	; 0x242 <__EEPROM_REGION_LENGTH__+0x42>
	} else if (status == 0xA0) {
 1c2:	80 91 12 01 	lds	r24, 0x0112	; 0x800112 <status>
 1c6:	80 3a       	cpi	r24, 0xA0	; 160
 1c8:	49 f4       	brne	.+18     	; 0x1dc <__vector_24+0x80>
		transactProcess = 0;
 1ca:	10 92 02 01 	sts	0x0102, r1	; 0x800102 <transactProcess>
		transactCounter = 0;
 1ce:	10 92 01 01 	sts	0x0101, r1	; 0x800101 <transactCounter>
		need_execute = 1;
 1d2:	81 e0       	ldi	r24, 0x01	; 1
 1d4:	80 93 04 01 	sts	0x0104, r24	; 0x800104 <need_execute>
		send_ack();
 1d8:	ab df       	rcall	.-170    	; 0x130 <send_ack>
		return;
 1da:	33 c0       	rjmp	.+102    	; 0x242 <__EEPROM_REGION_LENGTH__+0x42>
	} else if (status == 0xB0) {
 1dc:	80 91 12 01 	lds	r24, 0x0112	; 0x800112 <status>
 1e0:	80 3b       	cpi	r24, 0xB0	; 176
 1e2:	19 f4       	brne	.+6      	; 0x1ea <__vector_24+0x8e>
		i2c_data_current = 0;
 1e4:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <__DATA_REGION_ORIGIN__>
		return;
 1e8:	2c c0       	rjmp	.+88     	; 0x242 <__EEPROM_REGION_LENGTH__+0x42>
	} else if (status == 0xA8) {
 1ea:	80 91 12 01 	lds	r24, 0x0112	; 0x800112 <status>
 1ee:	88 3a       	cpi	r24, 0xA8	; 168
 1f0:	61 f4       	brne	.+24     	; 0x20a <__EEPROM_REGION_LENGTH__+0xa>
		i2c_data_current = 0;
 1f2:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <__DATA_REGION_ORIGIN__>
		if (i2c_data_current == send_count) {
 1f6:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 1fa:	82 30       	cpi	r24, 0x02	; 2
 1fc:	21 f4       	brne	.+8      	; 0x206 <__EEPROM_REGION_LENGTH__+0x6>
			send_n_ack();
 1fe:	9e df       	rcall	.-196    	; 0x13c <send_n_ack>
			i2c_data_current = 0;
 200:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <__DATA_REGION_ORIGIN__>
 204:	1e c0       	rjmp	.+60     	; 0x242 <__EEPROM_REGION_LENGTH__+0x42>
		} else {
			send_ack();
 206:	94 df       	rcall	.-216    	; 0x130 <send_ack>
 208:	1c c0       	rjmp	.+56     	; 0x242 <__EEPROM_REGION_LENGTH__+0x42>
		}
		return;
	} else if (status == 0xB8) {
 20a:	80 91 12 01 	lds	r24, 0x0112	; 0x800112 <status>
 20e:	88 3b       	cpi	r24, 0xB8	; 184
 210:	b9 f4       	brne	.+46     	; 0x240 <__EEPROM_REGION_LENGTH__+0x40>
		TWDR = i2c_data[i2c_data_current];
 212:	e0 91 00 01 	lds	r30, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 216:	f0 e0       	ldi	r31, 0x00	; 0
 218:	eb 5f       	subi	r30, 0xFB	; 251
 21a:	fe 4f       	sbci	r31, 0xFE	; 254
 21c:	80 81       	ld	r24, Z
 21e:	80 93 bb 00 	sts	0x00BB, r24	; 0x8000bb <__TEXT_REGION_LENGTH__+0x7fe0bb>
		i2c_data_current++;
 222:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 226:	8f 5f       	subi	r24, 0xFF	; 255
 228:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
		if (i2c_data_current == send_count) {
 22c:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 230:	82 30       	cpi	r24, 0x02	; 2
 232:	21 f4       	brne	.+8      	; 0x23c <__EEPROM_REGION_LENGTH__+0x3c>
			send_n_ack();
 234:	83 df       	rcall	.-250    	; 0x13c <send_n_ack>
			i2c_data_current = 0;
 236:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <__DATA_REGION_ORIGIN__>
 23a:	03 c0       	rjmp	.+6      	; 0x242 <__EEPROM_REGION_LENGTH__+0x42>
		} else {
			send_ack();
 23c:	79 df       	rcall	.-270    	; 0x130 <send_ack>
 23e:	01 c0       	rjmp	.+2      	; 0x242 <__EEPROM_REGION_LENGTH__+0x42>
		}
		return;
	}
	send_ack();
 240:	77 df       	rcall	.-274    	; 0x130 <send_ack>
}
 242:	ff 91       	pop	r31
 244:	ef 91       	pop	r30
 246:	bf 91       	pop	r27
 248:	af 91       	pop	r26
 24a:	9f 91       	pop	r25
 24c:	8f 91       	pop	r24
 24e:	7f 91       	pop	r23
 250:	6f 91       	pop	r22
 252:	5f 91       	pop	r21
 254:	4f 91       	pop	r20
 256:	3f 91       	pop	r19
 258:	2f 91       	pop	r18
 25a:	0f 90       	pop	r0
 25c:	0f be       	out	0x3f, r0	; 63
 25e:	0f 90       	pop	r0
 260:	1f 90       	pop	r1
 262:	18 95       	reti

00000264 <execute_command_timer>:

uint8_t execute_command_timer()
{
	if (need_execute == 0) {
 264:	80 91 04 01 	lds	r24, 0x0104	; 0x800104 <need_execute>
 268:	88 23       	and	r24, r24
 26a:	d1 f0       	breq	.+52     	; 0x2a0 <execute_command_timer+0x3c>
		return 0;
	}
	switch (transactType) {
 26c:	80 91 03 01 	lds	r24, 0x0103	; 0x800103 <transactType>
 270:	81 30       	cpi	r24, 0x01	; 1
 272:	99 f4       	brne	.+38     	; 0x29a <execute_command_timer+0x36>
		case I2C_GEN_START_TRANSACTION_SYMBOL_FREQ:
			if(transactData[0] <= 20){
 274:	80 91 08 01 	lds	r24, 0x0108	; 0x800108 <transactData>
 278:	85 31       	cpi	r24, 0x15	; 21
 27a:	40 f4       	brcc	.+16     	; 0x28c <execute_command_timer+0x28>
				set_freq(transactData[0]*50);
 27c:	80 91 08 01 	lds	r24, 0x0108	; 0x800108 <transactData>
 280:	22 e3       	ldi	r18, 0x32	; 50
 282:	82 9f       	mul	r24, r18
 284:	c0 01       	movw	r24, r0
 286:	11 24       	eor	r1, r1
 288:	0c d0       	rcall	.+24     	; 0x2a2 <set_freq>
 28a:	07 c0       	rjmp	.+14     	; 0x29a <execute_command_timer+0x36>
			} else {
				set_freq(transactData[0]*100);
 28c:	80 91 08 01 	lds	r24, 0x0108	; 0x800108 <transactData>
 290:	24 e6       	ldi	r18, 0x64	; 100
 292:	82 9f       	mul	r24, r18
 294:	c0 01       	movw	r24, r0
 296:	11 24       	eor	r1, r1
 298:	04 d0       	rcall	.+8      	; 0x2a2 <set_freq>
			}
		break;
	}
	need_execute = 0;
 29a:	10 92 04 01 	sts	0x0104, r1	; 0x800104 <need_execute>
	return 1;
 29e:	81 e0       	ldi	r24, 0x01	; 1
}
 2a0:	08 95       	ret

000002a2 <set_freq>:
 */ 

#include "main.h"

void set_freq(int freq_)
{
 2a2:	cf 93       	push	r28
 2a4:	df 93       	push	r29
 2a6:	ec 01       	movw	r28, r24
	SPI_init(); // todo: проверить без этой строки
 2a8:	d6 de       	rcall	.-596    	; 0x56 <SPI_init>
	Freq_change(freq_, 0);
 2aa:	60 e0       	ldi	r22, 0x00	; 0
 2ac:	70 e0       	ldi	r23, 0x00	; 0
 2ae:	ce 01       	movw	r24, r28
 2b0:	e7 de       	rcall	.-562    	; 0x80 <Freq_change>
}
 2b2:	df 91       	pop	r29
 2b4:	cf 91       	pop	r28
 2b6:	08 95       	ret

000002b8 <main>:

int main(void)
{
	sei();
 2b8:	78 94       	sei
	
	m4d_i2c_init_as_slave();
 2ba:	49 df       	rcall	.-366    	; 0x14e <m4d_i2c_init_as_slave>
	SPI_init();
 2bc:	cc de       	rcall	.-616    	; 0x56 <SPI_init>
	AD9833_init();
 2be:	1f df       	rcall	.-450    	; 0xfe <AD9833_init>

    while (1) 
    {
		execute_command_timer();
 2c0:	d1 df       	rcall	.-94     	; 0x264 <execute_command_timer>
 2c2:	fe cf       	rjmp	.-4      	; 0x2c0 <main+0x8>

000002c4 <__fixunssfsi>:
 2c4:	70 d0       	rcall	.+224    	; 0x3a6 <__fp_splitA>
 2c6:	88 f0       	brcs	.+34     	; 0x2ea <__fixunssfsi+0x26>
 2c8:	9f 57       	subi	r25, 0x7F	; 127
 2ca:	90 f0       	brcs	.+36     	; 0x2f0 <__fixunssfsi+0x2c>
 2cc:	b9 2f       	mov	r27, r25
 2ce:	99 27       	eor	r25, r25
 2d0:	b7 51       	subi	r27, 0x17	; 23
 2d2:	a0 f0       	brcs	.+40     	; 0x2fc <__fixunssfsi+0x38>
 2d4:	d1 f0       	breq	.+52     	; 0x30a <__fixunssfsi+0x46>
 2d6:	66 0f       	add	r22, r22
 2d8:	77 1f       	adc	r23, r23
 2da:	88 1f       	adc	r24, r24
 2dc:	99 1f       	adc	r25, r25
 2de:	1a f0       	brmi	.+6      	; 0x2e6 <__fixunssfsi+0x22>
 2e0:	ba 95       	dec	r27
 2e2:	c9 f7       	brne	.-14     	; 0x2d6 <__fixunssfsi+0x12>
 2e4:	12 c0       	rjmp	.+36     	; 0x30a <__fixunssfsi+0x46>
 2e6:	b1 30       	cpi	r27, 0x01	; 1
 2e8:	81 f0       	breq	.+32     	; 0x30a <__fixunssfsi+0x46>
 2ea:	77 d0       	rcall	.+238    	; 0x3da <__fp_zero>
 2ec:	b1 e0       	ldi	r27, 0x01	; 1
 2ee:	08 95       	ret
 2f0:	74 c0       	rjmp	.+232    	; 0x3da <__fp_zero>
 2f2:	67 2f       	mov	r22, r23
 2f4:	78 2f       	mov	r23, r24
 2f6:	88 27       	eor	r24, r24
 2f8:	b8 5f       	subi	r27, 0xF8	; 248
 2fa:	39 f0       	breq	.+14     	; 0x30a <__fixunssfsi+0x46>
 2fc:	b9 3f       	cpi	r27, 0xF9	; 249
 2fe:	cc f3       	brlt	.-14     	; 0x2f2 <__fixunssfsi+0x2e>
 300:	86 95       	lsr	r24
 302:	77 95       	ror	r23
 304:	67 95       	ror	r22
 306:	b3 95       	inc	r27
 308:	d9 f7       	brne	.-10     	; 0x300 <__fixunssfsi+0x3c>
 30a:	3e f4       	brtc	.+14     	; 0x31a <__fixunssfsi+0x56>
 30c:	90 95       	com	r25
 30e:	80 95       	com	r24
 310:	70 95       	com	r23
 312:	61 95       	neg	r22
 314:	7f 4f       	sbci	r23, 0xFF	; 255
 316:	8f 4f       	sbci	r24, 0xFF	; 255
 318:	9f 4f       	sbci	r25, 0xFF	; 255
 31a:	08 95       	ret

0000031c <__floatunsisf>:
 31c:	e8 94       	clt
 31e:	09 c0       	rjmp	.+18     	; 0x332 <__floatsisf+0x12>

00000320 <__floatsisf>:
 320:	97 fb       	bst	r25, 7
 322:	3e f4       	brtc	.+14     	; 0x332 <__floatsisf+0x12>
 324:	90 95       	com	r25
 326:	80 95       	com	r24
 328:	70 95       	com	r23
 32a:	61 95       	neg	r22
 32c:	7f 4f       	sbci	r23, 0xFF	; 255
 32e:	8f 4f       	sbci	r24, 0xFF	; 255
 330:	9f 4f       	sbci	r25, 0xFF	; 255
 332:	99 23       	and	r25, r25
 334:	a9 f0       	breq	.+42     	; 0x360 <__floatsisf+0x40>
 336:	f9 2f       	mov	r31, r25
 338:	96 e9       	ldi	r25, 0x96	; 150
 33a:	bb 27       	eor	r27, r27
 33c:	93 95       	inc	r25
 33e:	f6 95       	lsr	r31
 340:	87 95       	ror	r24
 342:	77 95       	ror	r23
 344:	67 95       	ror	r22
 346:	b7 95       	ror	r27
 348:	f1 11       	cpse	r31, r1
 34a:	f8 cf       	rjmp	.-16     	; 0x33c <__floatsisf+0x1c>
 34c:	fa f4       	brpl	.+62     	; 0x38c <__floatsisf+0x6c>
 34e:	bb 0f       	add	r27, r27
 350:	11 f4       	brne	.+4      	; 0x356 <__floatsisf+0x36>
 352:	60 ff       	sbrs	r22, 0
 354:	1b c0       	rjmp	.+54     	; 0x38c <__floatsisf+0x6c>
 356:	6f 5f       	subi	r22, 0xFF	; 255
 358:	7f 4f       	sbci	r23, 0xFF	; 255
 35a:	8f 4f       	sbci	r24, 0xFF	; 255
 35c:	9f 4f       	sbci	r25, 0xFF	; 255
 35e:	16 c0       	rjmp	.+44     	; 0x38c <__floatsisf+0x6c>
 360:	88 23       	and	r24, r24
 362:	11 f0       	breq	.+4      	; 0x368 <__floatsisf+0x48>
 364:	96 e9       	ldi	r25, 0x96	; 150
 366:	11 c0       	rjmp	.+34     	; 0x38a <__floatsisf+0x6a>
 368:	77 23       	and	r23, r23
 36a:	21 f0       	breq	.+8      	; 0x374 <__floatsisf+0x54>
 36c:	9e e8       	ldi	r25, 0x8E	; 142
 36e:	87 2f       	mov	r24, r23
 370:	76 2f       	mov	r23, r22
 372:	05 c0       	rjmp	.+10     	; 0x37e <__floatsisf+0x5e>
 374:	66 23       	and	r22, r22
 376:	71 f0       	breq	.+28     	; 0x394 <__floatsisf+0x74>
 378:	96 e8       	ldi	r25, 0x86	; 134
 37a:	86 2f       	mov	r24, r22
 37c:	70 e0       	ldi	r23, 0x00	; 0
 37e:	60 e0       	ldi	r22, 0x00	; 0
 380:	2a f0       	brmi	.+10     	; 0x38c <__floatsisf+0x6c>
 382:	9a 95       	dec	r25
 384:	66 0f       	add	r22, r22
 386:	77 1f       	adc	r23, r23
 388:	88 1f       	adc	r24, r24
 38a:	da f7       	brpl	.-10     	; 0x382 <__floatsisf+0x62>
 38c:	88 0f       	add	r24, r24
 38e:	96 95       	lsr	r25
 390:	87 95       	ror	r24
 392:	97 f9       	bld	r25, 7
 394:	08 95       	ret

00000396 <__fp_split3>:
 396:	57 fd       	sbrc	r21, 7
 398:	90 58       	subi	r25, 0x80	; 128
 39a:	44 0f       	add	r20, r20
 39c:	55 1f       	adc	r21, r21
 39e:	59 f0       	breq	.+22     	; 0x3b6 <__fp_splitA+0x10>
 3a0:	5f 3f       	cpi	r21, 0xFF	; 255
 3a2:	71 f0       	breq	.+28     	; 0x3c0 <__fp_splitA+0x1a>
 3a4:	47 95       	ror	r20

000003a6 <__fp_splitA>:
 3a6:	88 0f       	add	r24, r24
 3a8:	97 fb       	bst	r25, 7
 3aa:	99 1f       	adc	r25, r25
 3ac:	61 f0       	breq	.+24     	; 0x3c6 <__fp_splitA+0x20>
 3ae:	9f 3f       	cpi	r25, 0xFF	; 255
 3b0:	79 f0       	breq	.+30     	; 0x3d0 <__fp_splitA+0x2a>
 3b2:	87 95       	ror	r24
 3b4:	08 95       	ret
 3b6:	12 16       	cp	r1, r18
 3b8:	13 06       	cpc	r1, r19
 3ba:	14 06       	cpc	r1, r20
 3bc:	55 1f       	adc	r21, r21
 3be:	f2 cf       	rjmp	.-28     	; 0x3a4 <__fp_split3+0xe>
 3c0:	46 95       	lsr	r20
 3c2:	f1 df       	rcall	.-30     	; 0x3a6 <__fp_splitA>
 3c4:	08 c0       	rjmp	.+16     	; 0x3d6 <__fp_splitA+0x30>
 3c6:	16 16       	cp	r1, r22
 3c8:	17 06       	cpc	r1, r23
 3ca:	18 06       	cpc	r1, r24
 3cc:	99 1f       	adc	r25, r25
 3ce:	f1 cf       	rjmp	.-30     	; 0x3b2 <__fp_splitA+0xc>
 3d0:	86 95       	lsr	r24
 3d2:	71 05       	cpc	r23, r1
 3d4:	61 05       	cpc	r22, r1
 3d6:	08 94       	sec
 3d8:	08 95       	ret

000003da <__fp_zero>:
 3da:	e8 94       	clt

000003dc <__fp_szero>:
 3dc:	bb 27       	eor	r27, r27
 3de:	66 27       	eor	r22, r22
 3e0:	77 27       	eor	r23, r23
 3e2:	cb 01       	movw	r24, r22
 3e4:	97 f9       	bld	r25, 7
 3e6:	08 95       	ret

000003e8 <__mulsf3>:
 3e8:	0b d0       	rcall	.+22     	; 0x400 <__mulsf3x>
 3ea:	78 c0       	rjmp	.+240    	; 0x4dc <__fp_round>
 3ec:	69 d0       	rcall	.+210    	; 0x4c0 <__fp_pscA>
 3ee:	28 f0       	brcs	.+10     	; 0x3fa <__mulsf3+0x12>
 3f0:	6e d0       	rcall	.+220    	; 0x4ce <__fp_pscB>
 3f2:	18 f0       	brcs	.+6      	; 0x3fa <__mulsf3+0x12>
 3f4:	95 23       	and	r25, r21
 3f6:	09 f0       	breq	.+2      	; 0x3fa <__mulsf3+0x12>
 3f8:	5a c0       	rjmp	.+180    	; 0x4ae <__fp_inf>
 3fa:	5f c0       	rjmp	.+190    	; 0x4ba <__fp_nan>
 3fc:	11 24       	eor	r1, r1
 3fe:	ee cf       	rjmp	.-36     	; 0x3dc <__fp_szero>

00000400 <__mulsf3x>:
 400:	ca df       	rcall	.-108    	; 0x396 <__fp_split3>
 402:	a0 f3       	brcs	.-24     	; 0x3ec <__mulsf3+0x4>

00000404 <__mulsf3_pse>:
 404:	95 9f       	mul	r25, r21
 406:	d1 f3       	breq	.-12     	; 0x3fc <__mulsf3+0x14>
 408:	95 0f       	add	r25, r21
 40a:	50 e0       	ldi	r21, 0x00	; 0
 40c:	55 1f       	adc	r21, r21
 40e:	62 9f       	mul	r22, r18
 410:	f0 01       	movw	r30, r0
 412:	72 9f       	mul	r23, r18
 414:	bb 27       	eor	r27, r27
 416:	f0 0d       	add	r31, r0
 418:	b1 1d       	adc	r27, r1
 41a:	63 9f       	mul	r22, r19
 41c:	aa 27       	eor	r26, r26
 41e:	f0 0d       	add	r31, r0
 420:	b1 1d       	adc	r27, r1
 422:	aa 1f       	adc	r26, r26
 424:	64 9f       	mul	r22, r20
 426:	66 27       	eor	r22, r22
 428:	b0 0d       	add	r27, r0
 42a:	a1 1d       	adc	r26, r1
 42c:	66 1f       	adc	r22, r22
 42e:	82 9f       	mul	r24, r18
 430:	22 27       	eor	r18, r18
 432:	b0 0d       	add	r27, r0
 434:	a1 1d       	adc	r26, r1
 436:	62 1f       	adc	r22, r18
 438:	73 9f       	mul	r23, r19
 43a:	b0 0d       	add	r27, r0
 43c:	a1 1d       	adc	r26, r1
 43e:	62 1f       	adc	r22, r18
 440:	83 9f       	mul	r24, r19
 442:	a0 0d       	add	r26, r0
 444:	61 1d       	adc	r22, r1
 446:	22 1f       	adc	r18, r18
 448:	74 9f       	mul	r23, r20
 44a:	33 27       	eor	r19, r19
 44c:	a0 0d       	add	r26, r0
 44e:	61 1d       	adc	r22, r1
 450:	23 1f       	adc	r18, r19
 452:	84 9f       	mul	r24, r20
 454:	60 0d       	add	r22, r0
 456:	21 1d       	adc	r18, r1
 458:	82 2f       	mov	r24, r18
 45a:	76 2f       	mov	r23, r22
 45c:	6a 2f       	mov	r22, r26
 45e:	11 24       	eor	r1, r1
 460:	9f 57       	subi	r25, 0x7F	; 127
 462:	50 40       	sbci	r21, 0x00	; 0
 464:	8a f0       	brmi	.+34     	; 0x488 <__mulsf3_pse+0x84>
 466:	e1 f0       	breq	.+56     	; 0x4a0 <__mulsf3_pse+0x9c>
 468:	88 23       	and	r24, r24
 46a:	4a f0       	brmi	.+18     	; 0x47e <__mulsf3_pse+0x7a>
 46c:	ee 0f       	add	r30, r30
 46e:	ff 1f       	adc	r31, r31
 470:	bb 1f       	adc	r27, r27
 472:	66 1f       	adc	r22, r22
 474:	77 1f       	adc	r23, r23
 476:	88 1f       	adc	r24, r24
 478:	91 50       	subi	r25, 0x01	; 1
 47a:	50 40       	sbci	r21, 0x00	; 0
 47c:	a9 f7       	brne	.-22     	; 0x468 <__mulsf3_pse+0x64>
 47e:	9e 3f       	cpi	r25, 0xFE	; 254
 480:	51 05       	cpc	r21, r1
 482:	70 f0       	brcs	.+28     	; 0x4a0 <__mulsf3_pse+0x9c>
 484:	14 c0       	rjmp	.+40     	; 0x4ae <__fp_inf>
 486:	aa cf       	rjmp	.-172    	; 0x3dc <__fp_szero>
 488:	5f 3f       	cpi	r21, 0xFF	; 255
 48a:	ec f3       	brlt	.-6      	; 0x486 <__mulsf3_pse+0x82>
 48c:	98 3e       	cpi	r25, 0xE8	; 232
 48e:	dc f3       	brlt	.-10     	; 0x486 <__mulsf3_pse+0x82>
 490:	86 95       	lsr	r24
 492:	77 95       	ror	r23
 494:	67 95       	ror	r22
 496:	b7 95       	ror	r27
 498:	f7 95       	ror	r31
 49a:	e7 95       	ror	r30
 49c:	9f 5f       	subi	r25, 0xFF	; 255
 49e:	c1 f7       	brne	.-16     	; 0x490 <__mulsf3_pse+0x8c>
 4a0:	fe 2b       	or	r31, r30
 4a2:	88 0f       	add	r24, r24
 4a4:	91 1d       	adc	r25, r1
 4a6:	96 95       	lsr	r25
 4a8:	87 95       	ror	r24
 4aa:	97 f9       	bld	r25, 7
 4ac:	08 95       	ret

000004ae <__fp_inf>:
 4ae:	97 f9       	bld	r25, 7
 4b0:	9f 67       	ori	r25, 0x7F	; 127
 4b2:	80 e8       	ldi	r24, 0x80	; 128
 4b4:	70 e0       	ldi	r23, 0x00	; 0
 4b6:	60 e0       	ldi	r22, 0x00	; 0
 4b8:	08 95       	ret

000004ba <__fp_nan>:
 4ba:	9f ef       	ldi	r25, 0xFF	; 255
 4bc:	80 ec       	ldi	r24, 0xC0	; 192
 4be:	08 95       	ret

000004c0 <__fp_pscA>:
 4c0:	00 24       	eor	r0, r0
 4c2:	0a 94       	dec	r0
 4c4:	16 16       	cp	r1, r22
 4c6:	17 06       	cpc	r1, r23
 4c8:	18 06       	cpc	r1, r24
 4ca:	09 06       	cpc	r0, r25
 4cc:	08 95       	ret

000004ce <__fp_pscB>:
 4ce:	00 24       	eor	r0, r0
 4d0:	0a 94       	dec	r0
 4d2:	12 16       	cp	r1, r18
 4d4:	13 06       	cpc	r1, r19
 4d6:	14 06       	cpc	r1, r20
 4d8:	05 06       	cpc	r0, r21
 4da:	08 95       	ret

000004dc <__fp_round>:
 4dc:	09 2e       	mov	r0, r25
 4de:	03 94       	inc	r0
 4e0:	00 0c       	add	r0, r0
 4e2:	11 f4       	brne	.+4      	; 0x4e8 <__fp_round+0xc>
 4e4:	88 23       	and	r24, r24
 4e6:	52 f0       	brmi	.+20     	; 0x4fc <__fp_round+0x20>
 4e8:	bb 0f       	add	r27, r27
 4ea:	40 f4       	brcc	.+16     	; 0x4fc <__fp_round+0x20>
 4ec:	bf 2b       	or	r27, r31
 4ee:	11 f4       	brne	.+4      	; 0x4f4 <__fp_round+0x18>
 4f0:	60 ff       	sbrs	r22, 0
 4f2:	04 c0       	rjmp	.+8      	; 0x4fc <__fp_round+0x20>
 4f4:	6f 5f       	subi	r22, 0xFF	; 255
 4f6:	7f 4f       	sbci	r23, 0xFF	; 255
 4f8:	8f 4f       	sbci	r24, 0xFF	; 255
 4fa:	9f 4f       	sbci	r25, 0xFF	; 255
 4fc:	08 95       	ret

000004fe <_exit>:
 4fe:	f8 94       	cli

00000500 <__stop_program>:
 500:	ff cf       	rjmp	.-2      	; 0x500 <__stop_program>
