/******************************************************************************
 *  Filename:       hw_rfc_ullram_h
 *  Revised:        2017-01-10 11:54:43 +0100 (Tue, 10 Jan 2017)
 *  Revision:       48190
 *
 * Copyright (c) 2015 - 2017, Texas Instruments Incorporated
 * All rights reserved.
 *
 * Redistribution and use in source and binary forms, with or without
 * modification, are permitted provided that the following conditions are met:
 *
 * 1) Redistributions of source code must retain the above copyright notice,
 *    this list of conditions and the following disclaimer.
 *
 * 2) Redistributions in binary form must reproduce the above copyright notice,
 *    this list of conditions and the following disclaimer in the documentation
 *    and/or other materials provided with the distribution.
 *
 * 3) Neither the name NuttX nor the names of its contributors may be used
 *    to endorse or promote products derived from this software without specific
 *    prior written permission.
 *
 * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
 * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
 * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
 * ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT HOLDER OR CONTRIBUTORS BE
 * LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
 * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
 * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
 * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
 * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
 * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE
 * POSSIBILITY OF SUCH DAMAGE.
 *
 ******************************************************************************/

#ifndef __ARCH_ARM_SRC_TIVA_HARDWARE_CC13X2_CC26X2_V1_RFC_ULLRAM_H
#define __ARCH_ARM_SRC_TIVA_HARDWARE_CC13X2_CC26X2_V1_RFC_ULLRAM_H

/******************************************************************************
 * Pre-processor Definitions
 ******************************************************************************/

/******************************************************************************
 *
 * This section defines the register offsets of
 * RFC_ULLRAM component
 *
 ******************************************************************************
 * 8 kB ULL SRAM
 */

#define RFC_ULLRAM_BANK10_OFFSET                                    0x00000000

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11_OFFSET                                    0x00000004

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK12_OFFSET                                    0x00000008

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK13_OFFSET                                    0x0000000c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK14_OFFSET                                    0x00000010

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK15_OFFSET                                    0x00000014

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK16_OFFSET                                    0x00000018

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK17_OFFSET                                    0x0000001c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK18_OFFSET                                    0x00000020

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK19_OFFSET                                    0x00000024

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK110_OFFSET                                   0x00000028

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK111_OFFSET                                   0x0000002c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK112_OFFSET                                   0x00000030

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK113_OFFSET                                   0x00000034

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK114_OFFSET                                   0x00000038

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK115_OFFSET                                   0x0000003c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK116_OFFSET                                   0x00000040

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK117_OFFSET                                   0x00000044

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK118_OFFSET                                   0x00000048

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK119_OFFSET                                   0x0000004c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK120_OFFSET                                   0x00000050

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK121_OFFSET                                   0x00000054

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK122_OFFSET                                   0x00000058

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK123_OFFSET                                   0x0000005c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK124_OFFSET                                   0x00000060

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK125_OFFSET                                   0x00000064

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK126_OFFSET                                   0x00000068

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK127_OFFSET                                   0x0000006c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK128_OFFSET                                   0x00000070

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK129_OFFSET                                   0x00000074

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK130_OFFSET                                   0x00000078

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK131_OFFSET                                   0x0000007c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK132_OFFSET                                   0x00000080

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK133_OFFSET                                   0x00000084

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK134_OFFSET                                   0x00000088

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK135_OFFSET                                   0x0000008c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK136_OFFSET                                   0x00000090

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK137_OFFSET                                   0x00000094

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK138_OFFSET                                   0x00000098

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK139_OFFSET                                   0x0000009c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK140_OFFSET                                   0x000000a0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK141_OFFSET                                   0x000000a4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK142_OFFSET                                   0x000000a8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK143_OFFSET                                   0x000000ac

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK144_OFFSET                                   0x000000b0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK145_OFFSET                                   0x000000b4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK146_OFFSET                                   0x000000b8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK147_OFFSET                                   0x000000bc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK148_OFFSET                                   0x000000c0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK149_OFFSET                                   0x000000c4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK150_OFFSET                                   0x000000c8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK151_OFFSET                                   0x000000cc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK152_OFFSET                                   0x000000d0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK153_OFFSET                                   0x000000d4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK154_OFFSET                                   0x000000d8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK155_OFFSET                                   0x000000dc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK156_OFFSET                                   0x000000e0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK157_OFFSET                                   0x000000e4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK158_OFFSET                                   0x000000e8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK159_OFFSET                                   0x000000ec

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK160_OFFSET                                   0x000000f0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK161_OFFSET                                   0x000000f4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK162_OFFSET                                   0x000000f8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK163_OFFSET                                   0x000000fc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK164_OFFSET                                   0x00000100

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK165_OFFSET                                   0x00000104

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK166_OFFSET                                   0x00000108

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK167_OFFSET                                   0x0000010c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK168_OFFSET                                   0x00000110

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK169_OFFSET                                   0x00000114

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK170_OFFSET                                   0x00000118

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK171_OFFSET                                   0x0000011c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK172_OFFSET                                   0x00000120

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK173_OFFSET                                   0x00000124

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK174_OFFSET                                   0x00000128

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK175_OFFSET                                   0x0000012c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK176_OFFSET                                   0x00000130

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK177_OFFSET                                   0x00000134

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK178_OFFSET                                   0x00000138

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK179_OFFSET                                   0x0000013c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK180_OFFSET                                   0x00000140

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK181_OFFSET                                   0x00000144

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK182_OFFSET                                   0x00000148

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK183_OFFSET                                   0x0000014c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK184_OFFSET                                   0x00000150

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK185_OFFSET                                   0x00000154

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK186_OFFSET                                   0x00000158

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK187_OFFSET                                   0x0000015c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK188_OFFSET                                   0x00000160

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK189_OFFSET                                   0x00000164

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK190_OFFSET                                   0x00000168

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK191_OFFSET                                   0x0000016c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK192_OFFSET                                   0x00000170

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK193_OFFSET                                   0x00000174

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK194_OFFSET                                   0x00000178

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK195_OFFSET                                   0x0000017c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK196_OFFSET                                   0x00000180

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK197_OFFSET                                   0x00000184

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK198_OFFSET                                   0x00000188

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK199_OFFSET                                   0x0000018c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1100_OFFSET                                  0x00000190

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1101_OFFSET                                  0x00000194

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1102_OFFSET                                  0x00000198

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1103_OFFSET                                  0x0000019c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1104_OFFSET                                  0x000001a0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1105_OFFSET                                  0x000001a4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1106_OFFSET                                  0x000001a8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1107_OFFSET                                  0x000001ac

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1108_OFFSET                                  0x000001b0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1109_OFFSET                                  0x000001b4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1110_OFFSET                                  0x000001b8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1111_OFFSET                                  0x000001bc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1112_OFFSET                                  0x000001c0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1113_OFFSET                                  0x000001c4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1114_OFFSET                                  0x000001c8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1115_OFFSET                                  0x000001cc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1116_OFFSET                                  0x000001d0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1117_OFFSET                                  0x000001d4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1118_OFFSET                                  0x000001d8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1119_OFFSET                                  0x000001dc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1120_OFFSET                                  0x000001e0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1121_OFFSET                                  0x000001e4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1122_OFFSET                                  0x000001e8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1123_OFFSET                                  0x000001ec

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1124_OFFSET                                  0x000001f0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1125_OFFSET                                  0x000001f4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1126_OFFSET                                  0x000001f8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1127_OFFSET                                  0x000001fc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1128_OFFSET                                  0x00000200

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1129_OFFSET                                  0x00000204

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1130_OFFSET                                  0x00000208

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1131_OFFSET                                  0x0000020c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1132_OFFSET                                  0x00000210

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1133_OFFSET                                  0x00000214

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1134_OFFSET                                  0x00000218

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1135_OFFSET                                  0x0000021c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1136_OFFSET                                  0x00000220

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1137_OFFSET                                  0x00000224

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1138_OFFSET                                  0x00000228

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1139_OFFSET                                  0x0000022c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1140_OFFSET                                  0x00000230

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1141_OFFSET                                  0x00000234

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1142_OFFSET                                  0x00000238

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1143_OFFSET                                  0x0000023c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1144_OFFSET                                  0x00000240

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1145_OFFSET                                  0x00000244

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1146_OFFSET                                  0x00000248

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1147_OFFSET                                  0x0000024c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1148_OFFSET                                  0x00000250

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1149_OFFSET                                  0x00000254

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1150_OFFSET                                  0x00000258

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1151_OFFSET                                  0x0000025c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1152_OFFSET                                  0x00000260

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1153_OFFSET                                  0x00000264

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1154_OFFSET                                  0x00000268

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1155_OFFSET                                  0x0000026c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1156_OFFSET                                  0x00000270

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1157_OFFSET                                  0x00000274

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1158_OFFSET                                  0x00000278

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1159_OFFSET                                  0x0000027c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1160_OFFSET                                  0x00000280

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1161_OFFSET                                  0x00000284

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1162_OFFSET                                  0x00000288

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1163_OFFSET                                  0x0000028c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1164_OFFSET                                  0x00000290

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1165_OFFSET                                  0x00000294

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1166_OFFSET                                  0x00000298

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1167_OFFSET                                  0x0000029c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1168_OFFSET                                  0x000002a0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1169_OFFSET                                  0x000002a4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1170_OFFSET                                  0x000002a8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1171_OFFSET                                  0x000002ac

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1172_OFFSET                                  0x000002b0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1173_OFFSET                                  0x000002b4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1174_OFFSET                                  0x000002b8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1175_OFFSET                                  0x000002bc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1176_OFFSET                                  0x000002c0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1177_OFFSET                                  0x000002c4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1178_OFFSET                                  0x000002c8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1179_OFFSET                                  0x000002cc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1180_OFFSET                                  0x000002d0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1181_OFFSET                                  0x000002d4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1182_OFFSET                                  0x000002d8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1183_OFFSET                                  0x000002dc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1184_OFFSET                                  0x000002e0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1185_OFFSET                                  0x000002e4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1186_OFFSET                                  0x000002e8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1187_OFFSET                                  0x000002ec

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1188_OFFSET                                  0x000002f0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1189_OFFSET                                  0x000002f4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1190_OFFSET                                  0x000002f8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1191_OFFSET                                  0x000002fc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1192_OFFSET                                  0x00000300

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1193_OFFSET                                  0x00000304

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1194_OFFSET                                  0x00000308

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1195_OFFSET                                  0x0000030c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1196_OFFSET                                  0x00000310

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1197_OFFSET                                  0x00000314

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1198_OFFSET                                  0x00000318

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1199_OFFSET                                  0x0000031c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1200_OFFSET                                  0x00000320

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1201_OFFSET                                  0x00000324

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1202_OFFSET                                  0x00000328

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1203_OFFSET                                  0x0000032c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1204_OFFSET                                  0x00000330

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1205_OFFSET                                  0x00000334

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1206_OFFSET                                  0x00000338

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1207_OFFSET                                  0x0000033c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1208_OFFSET                                  0x00000340

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1209_OFFSET                                  0x00000344

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1210_OFFSET                                  0x00000348

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1211_OFFSET                                  0x0000034c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1212_OFFSET                                  0x00000350

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1213_OFFSET                                  0x00000354

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1214_OFFSET                                  0x00000358

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1215_OFFSET                                  0x0000035c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1216_OFFSET                                  0x00000360

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1217_OFFSET                                  0x00000364

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1218_OFFSET                                  0x00000368

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1219_OFFSET                                  0x0000036c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1220_OFFSET                                  0x00000370

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1221_OFFSET                                  0x00000374

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1222_OFFSET                                  0x00000378

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1223_OFFSET                                  0x0000037c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1224_OFFSET                                  0x00000380

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1225_OFFSET                                  0x00000384

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1226_OFFSET                                  0x00000388

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1227_OFFSET                                  0x0000038c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1228_OFFSET                                  0x00000390

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1229_OFFSET                                  0x00000394

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1230_OFFSET                                  0x00000398

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1231_OFFSET                                  0x0000039c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1232_OFFSET                                  0x000003a0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1233_OFFSET                                  0x000003a4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1234_OFFSET                                  0x000003a8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1235_OFFSET                                  0x000003ac

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1236_OFFSET                                  0x000003b0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1237_OFFSET                                  0x000003b4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1238_OFFSET                                  0x000003b8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1239_OFFSET                                  0x000003bc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1240_OFFSET                                  0x000003c0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1241_OFFSET                                  0x000003c4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1242_OFFSET                                  0x000003c8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1243_OFFSET                                  0x000003cc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1244_OFFSET                                  0x000003d0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1245_OFFSET                                  0x000003d4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1246_OFFSET                                  0x000003d8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1247_OFFSET                                  0x000003dc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1248_OFFSET                                  0x000003e0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1249_OFFSET                                  0x000003e4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1250_OFFSET                                  0x000003e8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1251_OFFSET                                  0x000003ec

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1252_OFFSET                                  0x000003f0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1253_OFFSET                                  0x000003f4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1254_OFFSET                                  0x000003f8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1255_OFFSET                                  0x000003fc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1256_OFFSET                                  0x00000400

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1257_OFFSET                                  0x00000404

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1258_OFFSET                                  0x00000408

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1259_OFFSET                                  0x0000040c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1260_OFFSET                                  0x00000410

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1261_OFFSET                                  0x00000414

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1262_OFFSET                                  0x00000418

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1263_OFFSET                                  0x0000041c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1264_OFFSET                                  0x00000420

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1265_OFFSET                                  0x00000424

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1266_OFFSET                                  0x00000428

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1267_OFFSET                                  0x0000042c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1268_OFFSET                                  0x00000430

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1269_OFFSET                                  0x00000434

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1270_OFFSET                                  0x00000438

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1271_OFFSET                                  0x0000043c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1272_OFFSET                                  0x00000440

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1273_OFFSET                                  0x00000444

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1274_OFFSET                                  0x00000448

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1275_OFFSET                                  0x0000044c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1276_OFFSET                                  0x00000450

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1277_OFFSET                                  0x00000454

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1278_OFFSET                                  0x00000458

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1279_OFFSET                                  0x0000045c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1280_OFFSET                                  0x00000460

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1281_OFFSET                                  0x00000464

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1282_OFFSET                                  0x00000468

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1283_OFFSET                                  0x0000046c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1284_OFFSET                                  0x00000470

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1285_OFFSET                                  0x00000474

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1286_OFFSET                                  0x00000478

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1287_OFFSET                                  0x0000047c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1288_OFFSET                                  0x00000480

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1289_OFFSET                                  0x00000484

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1290_OFFSET                                  0x00000488

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1291_OFFSET                                  0x0000048c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1292_OFFSET                                  0x00000490

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1293_OFFSET                                  0x00000494

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1294_OFFSET                                  0x00000498

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1295_OFFSET                                  0x0000049c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1296_OFFSET                                  0x000004a0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1297_OFFSET                                  0x000004a4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1298_OFFSET                                  0x000004a8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1299_OFFSET                                  0x000004ac

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1300_OFFSET                                  0x000004b0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1301_OFFSET                                  0x000004b4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1302_OFFSET                                  0x000004b8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1303_OFFSET                                  0x000004bc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1304_OFFSET                                  0x000004c0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1305_OFFSET                                  0x000004c4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1306_OFFSET                                  0x000004c8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1307_OFFSET                                  0x000004cc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1308_OFFSET                                  0x000004d0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1309_OFFSET                                  0x000004d4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1310_OFFSET                                  0x000004d8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1311_OFFSET                                  0x000004dc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1312_OFFSET                                  0x000004e0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1313_OFFSET                                  0x000004e4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1314_OFFSET                                  0x000004e8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1315_OFFSET                                  0x000004ec

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1316_OFFSET                                  0x000004f0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1317_OFFSET                                  0x000004f4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1318_OFFSET                                  0x000004f8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1319_OFFSET                                  0x000004fc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1320_OFFSET                                  0x00000500

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1321_OFFSET                                  0x00000504

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1322_OFFSET                                  0x00000508

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1323_OFFSET                                  0x0000050c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1324_OFFSET                                  0x00000510

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1325_OFFSET                                  0x00000514

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1326_OFFSET                                  0x00000518

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1327_OFFSET                                  0x0000051c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1328_OFFSET                                  0x00000520

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1329_OFFSET                                  0x00000524

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1330_OFFSET                                  0x00000528

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1331_OFFSET                                  0x0000052c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1332_OFFSET                                  0x00000530

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1333_OFFSET                                  0x00000534

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1334_OFFSET                                  0x00000538

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1335_OFFSET                                  0x0000053c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1336_OFFSET                                  0x00000540

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1337_OFFSET                                  0x00000544

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1338_OFFSET                                  0x00000548

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1339_OFFSET                                  0x0000054c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1340_OFFSET                                  0x00000550

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1341_OFFSET                                  0x00000554

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1342_OFFSET                                  0x00000558

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1343_OFFSET                                  0x0000055c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1344_OFFSET                                  0x00000560

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1345_OFFSET                                  0x00000564

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1346_OFFSET                                  0x00000568

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1347_OFFSET                                  0x0000056c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1348_OFFSET                                  0x00000570

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1349_OFFSET                                  0x00000574

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1350_OFFSET                                  0x00000578

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1351_OFFSET                                  0x0000057c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1352_OFFSET                                  0x00000580

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1353_OFFSET                                  0x00000584

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1354_OFFSET                                  0x00000588

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1355_OFFSET                                  0x0000058c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1356_OFFSET                                  0x00000590

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1357_OFFSET                                  0x00000594

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1358_OFFSET                                  0x00000598

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1359_OFFSET                                  0x0000059c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1360_OFFSET                                  0x000005a0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1361_OFFSET                                  0x000005a4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1362_OFFSET                                  0x000005a8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1363_OFFSET                                  0x000005ac

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1364_OFFSET                                  0x000005b0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1365_OFFSET                                  0x000005b4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1366_OFFSET                                  0x000005b8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1367_OFFSET                                  0x000005bc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1368_OFFSET                                  0x000005c0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1369_OFFSET                                  0x000005c4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1370_OFFSET                                  0x000005c8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1371_OFFSET                                  0x000005cc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1372_OFFSET                                  0x000005d0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1373_OFFSET                                  0x000005d4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1374_OFFSET                                  0x000005d8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1375_OFFSET                                  0x000005dc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1376_OFFSET                                  0x000005e0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1377_OFFSET                                  0x000005e4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1378_OFFSET                                  0x000005e8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1379_OFFSET                                  0x000005ec

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1380_OFFSET                                  0x000005f0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1381_OFFSET                                  0x000005f4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1382_OFFSET                                  0x000005f8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1383_OFFSET                                  0x000005fc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1384_OFFSET                                  0x00000600

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1385_OFFSET                                  0x00000604

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1386_OFFSET                                  0x00000608

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1387_OFFSET                                  0x0000060c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1388_OFFSET                                  0x00000610

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1389_OFFSET                                  0x00000614

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1390_OFFSET                                  0x00000618

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1391_OFFSET                                  0x0000061c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1392_OFFSET                                  0x00000620

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1393_OFFSET                                  0x00000624

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1394_OFFSET                                  0x00000628

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1395_OFFSET                                  0x0000062c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1396_OFFSET                                  0x00000630

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1397_OFFSET                                  0x00000634

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1398_OFFSET                                  0x00000638

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1399_OFFSET                                  0x0000063c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1400_OFFSET                                  0x00000640

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1401_OFFSET                                  0x00000644

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1402_OFFSET                                  0x00000648

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1403_OFFSET                                  0x0000064c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1404_OFFSET                                  0x00000650

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1405_OFFSET                                  0x00000654

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1406_OFFSET                                  0x00000658

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1407_OFFSET                                  0x0000065c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1408_OFFSET                                  0x00000660

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1409_OFFSET                                  0x00000664

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1410_OFFSET                                  0x00000668

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1411_OFFSET                                  0x0000066c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1412_OFFSET                                  0x00000670

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1413_OFFSET                                  0x00000674

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1414_OFFSET                                  0x00000678

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1415_OFFSET                                  0x0000067c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1416_OFFSET                                  0x00000680

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1417_OFFSET                                  0x00000684

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1418_OFFSET                                  0x00000688

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1419_OFFSET                                  0x0000068c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1420_OFFSET                                  0x00000690

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1421_OFFSET                                  0x00000694

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1422_OFFSET                                  0x00000698

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1423_OFFSET                                  0x0000069c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1424_OFFSET                                  0x000006a0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1425_OFFSET                                  0x000006a4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1426_OFFSET                                  0x000006a8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1427_OFFSET                                  0x000006ac

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1428_OFFSET                                  0x000006b0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1429_OFFSET                                  0x000006b4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1430_OFFSET                                  0x000006b8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1431_OFFSET                                  0x000006bc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1432_OFFSET                                  0x000006c0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1433_OFFSET                                  0x000006c4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1434_OFFSET                                  0x000006c8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1435_OFFSET                                  0x000006cc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1436_OFFSET                                  0x000006d0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1437_OFFSET                                  0x000006d4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1438_OFFSET                                  0x000006d8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1439_OFFSET                                  0x000006dc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1440_OFFSET                                  0x000006e0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1441_OFFSET                                  0x000006e4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1442_OFFSET                                  0x000006e8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1443_OFFSET                                  0x000006ec

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1444_OFFSET                                  0x000006f0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1445_OFFSET                                  0x000006f4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1446_OFFSET                                  0x000006f8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1447_OFFSET                                  0x000006fc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1448_OFFSET                                  0x00000700

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1449_OFFSET                                  0x00000704

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1450_OFFSET                                  0x00000708

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1451_OFFSET                                  0x0000070c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1452_OFFSET                                  0x00000710

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1453_OFFSET                                  0x00000714

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1454_OFFSET                                  0x00000718

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1455_OFFSET                                  0x0000071c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1456_OFFSET                                  0x00000720

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1457_OFFSET                                  0x00000724

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1458_OFFSET                                  0x00000728

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1459_OFFSET                                  0x0000072c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1460_OFFSET                                  0x00000730

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1461_OFFSET                                  0x00000734

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1462_OFFSET                                  0x00000738

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1463_OFFSET                                  0x0000073c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1464_OFFSET                                  0x00000740

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1465_OFFSET                                  0x00000744

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1466_OFFSET                                  0x00000748

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1467_OFFSET                                  0x0000074c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1468_OFFSET                                  0x00000750

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1469_OFFSET                                  0x00000754

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1470_OFFSET                                  0x00000758

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1471_OFFSET                                  0x0000075c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1472_OFFSET                                  0x00000760

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1473_OFFSET                                  0x00000764

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1474_OFFSET                                  0x00000768

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1475_OFFSET                                  0x0000076c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1476_OFFSET                                  0x00000770

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1477_OFFSET                                  0x00000774

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1478_OFFSET                                  0x00000778

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1479_OFFSET                                  0x0000077c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1480_OFFSET                                  0x00000780

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1481_OFFSET                                  0x00000784

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1482_OFFSET                                  0x00000788

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1483_OFFSET                                  0x0000078c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1484_OFFSET                                  0x00000790

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1485_OFFSET                                  0x00000794

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1486_OFFSET                                  0x00000798

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1487_OFFSET                                  0x0000079c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1488_OFFSET                                  0x000007a0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1489_OFFSET                                  0x000007a4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1490_OFFSET                                  0x000007a8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1491_OFFSET                                  0x000007ac

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1492_OFFSET                                  0x000007b0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1493_OFFSET                                  0x000007b4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1494_OFFSET                                  0x000007b8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1495_OFFSET                                  0x000007bc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1496_OFFSET                                  0x000007c0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1497_OFFSET                                  0x000007c4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1498_OFFSET                                  0x000007c8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1499_OFFSET                                  0x000007cc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1500_OFFSET                                  0x000007d0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1501_OFFSET                                  0x000007d4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1502_OFFSET                                  0x000007d8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1503_OFFSET                                  0x000007dc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1504_OFFSET                                  0x000007e0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1505_OFFSET                                  0x000007e4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1506_OFFSET                                  0x000007e8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1507_OFFSET                                  0x000007ec

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1508_OFFSET                                  0x000007f0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1509_OFFSET                                  0x000007f4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1510_OFFSET                                  0x000007f8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1511_OFFSET                                  0x000007fc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1512_OFFSET                                  0x00000800

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1513_OFFSET                                  0x00000804

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1514_OFFSET                                  0x00000808

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1515_OFFSET                                  0x0000080c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1516_OFFSET                                  0x00000810

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1517_OFFSET                                  0x00000814

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1518_OFFSET                                  0x00000818

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1519_OFFSET                                  0x0000081c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1520_OFFSET                                  0x00000820

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1521_OFFSET                                  0x00000824

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1522_OFFSET                                  0x00000828

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1523_OFFSET                                  0x0000082c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1524_OFFSET                                  0x00000830

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1525_OFFSET                                  0x00000834

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1526_OFFSET                                  0x00000838

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1527_OFFSET                                  0x0000083c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1528_OFFSET                                  0x00000840

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1529_OFFSET                                  0x00000844

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1530_OFFSET                                  0x00000848

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1531_OFFSET                                  0x0000084c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1532_OFFSET                                  0x00000850

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1533_OFFSET                                  0x00000854

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1534_OFFSET                                  0x00000858

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1535_OFFSET                                  0x0000085c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1536_OFFSET                                  0x00000860

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1537_OFFSET                                  0x00000864

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1538_OFFSET                                  0x00000868

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1539_OFFSET                                  0x0000086c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1540_OFFSET                                  0x00000870

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1541_OFFSET                                  0x00000874

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1542_OFFSET                                  0x00000878

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1543_OFFSET                                  0x0000087c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1544_OFFSET                                  0x00000880

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1545_OFFSET                                  0x00000884

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1546_OFFSET                                  0x00000888

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1547_OFFSET                                  0x0000088c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1548_OFFSET                                  0x00000890

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1549_OFFSET                                  0x00000894

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1550_OFFSET                                  0x00000898

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1551_OFFSET                                  0x0000089c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1552_OFFSET                                  0x000008a0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1553_OFFSET                                  0x000008a4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1554_OFFSET                                  0x000008a8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1555_OFFSET                                  0x000008ac

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1556_OFFSET                                  0x000008b0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1557_OFFSET                                  0x000008b4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1558_OFFSET                                  0x000008b8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1559_OFFSET                                  0x000008bc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1560_OFFSET                                  0x000008c0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1561_OFFSET                                  0x000008c4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1562_OFFSET                                  0x000008c8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1563_OFFSET                                  0x000008cc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1564_OFFSET                                  0x000008d0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1565_OFFSET                                  0x000008d4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1566_OFFSET                                  0x000008d8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1567_OFFSET                                  0x000008dc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1568_OFFSET                                  0x000008e0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1569_OFFSET                                  0x000008e4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1570_OFFSET                                  0x000008e8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1571_OFFSET                                  0x000008ec

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1572_OFFSET                                  0x000008f0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1573_OFFSET                                  0x000008f4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1574_OFFSET                                  0x000008f8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1575_OFFSET                                  0x000008fc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1576_OFFSET                                  0x00000900

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1577_OFFSET                                  0x00000904

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1578_OFFSET                                  0x00000908

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1579_OFFSET                                  0x0000090c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1580_OFFSET                                  0x00000910

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1581_OFFSET                                  0x00000914

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1582_OFFSET                                  0x00000918

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1583_OFFSET                                  0x0000091c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1584_OFFSET                                  0x00000920

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1585_OFFSET                                  0x00000924

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1586_OFFSET                                  0x00000928

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1587_OFFSET                                  0x0000092c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1588_OFFSET                                  0x00000930

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1589_OFFSET                                  0x00000934

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1590_OFFSET                                  0x00000938

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1591_OFFSET                                  0x0000093c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1592_OFFSET                                  0x00000940

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1593_OFFSET                                  0x00000944

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1594_OFFSET                                  0x00000948

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1595_OFFSET                                  0x0000094c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1596_OFFSET                                  0x00000950

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1597_OFFSET                                  0x00000954

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1598_OFFSET                                  0x00000958

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1599_OFFSET                                  0x0000095c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1600_OFFSET                                  0x00000960

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1601_OFFSET                                  0x00000964

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1602_OFFSET                                  0x00000968

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1603_OFFSET                                  0x0000096c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1604_OFFSET                                  0x00000970

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1605_OFFSET                                  0x00000974

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1606_OFFSET                                  0x00000978

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1607_OFFSET                                  0x0000097c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1608_OFFSET                                  0x00000980

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1609_OFFSET                                  0x00000984

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1610_OFFSET                                  0x00000988

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1611_OFFSET                                  0x0000098c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1612_OFFSET                                  0x00000990

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1613_OFFSET                                  0x00000994

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1614_OFFSET                                  0x00000998

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1615_OFFSET                                  0x0000099c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1616_OFFSET                                  0x000009a0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1617_OFFSET                                  0x000009a4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1618_OFFSET                                  0x000009a8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1619_OFFSET                                  0x000009ac

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1620_OFFSET                                  0x000009b0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1621_OFFSET                                  0x000009b4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1622_OFFSET                                  0x000009b8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1623_OFFSET                                  0x000009bc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1624_OFFSET                                  0x000009c0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1625_OFFSET                                  0x000009c4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1626_OFFSET                                  0x000009c8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1627_OFFSET                                  0x000009cc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1628_OFFSET                                  0x000009d0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1629_OFFSET                                  0x000009d4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1630_OFFSET                                  0x000009d8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1631_OFFSET                                  0x000009dc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1632_OFFSET                                  0x000009e0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1633_OFFSET                                  0x000009e4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1634_OFFSET                                  0x000009e8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1635_OFFSET                                  0x000009ec

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1636_OFFSET                                  0x000009f0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1637_OFFSET                                  0x000009f4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1638_OFFSET                                  0x000009f8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1639_OFFSET                                  0x000009fc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1640_OFFSET                                  0x00000a00

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1641_OFFSET                                  0x00000a04

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1642_OFFSET                                  0x00000a08

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1643_OFFSET                                  0x00000a0c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1644_OFFSET                                  0x00000a10

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1645_OFFSET                                  0x00000a14

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1646_OFFSET                                  0x00000a18

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1647_OFFSET                                  0x00000a1c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1648_OFFSET                                  0x00000a20

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1649_OFFSET                                  0x00000a24

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1650_OFFSET                                  0x00000a28

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1651_OFFSET                                  0x00000a2c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1652_OFFSET                                  0x00000a30

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1653_OFFSET                                  0x00000a34

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1654_OFFSET                                  0x00000a38

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1655_OFFSET                                  0x00000a3c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1656_OFFSET                                  0x00000a40

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1657_OFFSET                                  0x00000a44

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1658_OFFSET                                  0x00000a48

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1659_OFFSET                                  0x00000a4c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1660_OFFSET                                  0x00000a50

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1661_OFFSET                                  0x00000a54

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1662_OFFSET                                  0x00000a58

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1663_OFFSET                                  0x00000a5c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1664_OFFSET                                  0x00000a60

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1665_OFFSET                                  0x00000a64

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1666_OFFSET                                  0x00000a68

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1667_OFFSET                                  0x00000a6c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1668_OFFSET                                  0x00000a70

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1669_OFFSET                                  0x00000a74

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1670_OFFSET                                  0x00000a78

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1671_OFFSET                                  0x00000a7c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1672_OFFSET                                  0x00000a80

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1673_OFFSET                                  0x00000a84

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1674_OFFSET                                  0x00000a88

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1675_OFFSET                                  0x00000a8c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1676_OFFSET                                  0x00000a90

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1677_OFFSET                                  0x00000a94

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1678_OFFSET                                  0x00000a98

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1679_OFFSET                                  0x00000a9c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1680_OFFSET                                  0x00000aa0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1681_OFFSET                                  0x00000aa4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1682_OFFSET                                  0x00000aa8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1683_OFFSET                                  0x00000aac

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1684_OFFSET                                  0x00000ab0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1685_OFFSET                                  0x00000ab4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1686_OFFSET                                  0x00000ab8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1687_OFFSET                                  0x00000abc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1688_OFFSET                                  0x00000ac0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1689_OFFSET                                  0x00000ac4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1690_OFFSET                                  0x00000ac8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1691_OFFSET                                  0x00000acc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1692_OFFSET                                  0x00000ad0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1693_OFFSET                                  0x00000ad4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1694_OFFSET                                  0x00000ad8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1695_OFFSET                                  0x00000adc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1696_OFFSET                                  0x00000ae0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1697_OFFSET                                  0x00000ae4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1698_OFFSET                                  0x00000ae8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1699_OFFSET                                  0x00000aec

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1700_OFFSET                                  0x00000af0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1701_OFFSET                                  0x00000af4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1702_OFFSET                                  0x00000af8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1703_OFFSET                                  0x00000afc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1704_OFFSET                                  0x00000b00

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1705_OFFSET                                  0x00000b04

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1706_OFFSET                                  0x00000b08

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1707_OFFSET                                  0x00000b0c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1708_OFFSET                                  0x00000b10

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1709_OFFSET                                  0x00000b14

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1710_OFFSET                                  0x00000b18

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1711_OFFSET                                  0x00000b1c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1712_OFFSET                                  0x00000b20

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1713_OFFSET                                  0x00000b24

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1714_OFFSET                                  0x00000b28

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1715_OFFSET                                  0x00000b2c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1716_OFFSET                                  0x00000b30

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1717_OFFSET                                  0x00000b34

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1718_OFFSET                                  0x00000b38

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1719_OFFSET                                  0x00000b3c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1720_OFFSET                                  0x00000b40

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1721_OFFSET                                  0x00000b44

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1722_OFFSET                                  0x00000b48

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1723_OFFSET                                  0x00000b4c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1724_OFFSET                                  0x00000b50

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1725_OFFSET                                  0x00000b54

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1726_OFFSET                                  0x00000b58

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1727_OFFSET                                  0x00000b5c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1728_OFFSET                                  0x00000b60

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1729_OFFSET                                  0x00000b64

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1730_OFFSET                                  0x00000b68

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1731_OFFSET                                  0x00000b6c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1732_OFFSET                                  0x00000b70

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1733_OFFSET                                  0x00000b74

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1734_OFFSET                                  0x00000b78

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1735_OFFSET                                  0x00000b7c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1736_OFFSET                                  0x00000b80

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1737_OFFSET                                  0x00000b84

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1738_OFFSET                                  0x00000b88

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1739_OFFSET                                  0x00000b8c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1740_OFFSET                                  0x00000b90

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1741_OFFSET                                  0x00000b94

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1742_OFFSET                                  0x00000b98

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1743_OFFSET                                  0x00000b9c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1744_OFFSET                                  0x00000ba0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1745_OFFSET                                  0x00000ba4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1746_OFFSET                                  0x00000ba8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1747_OFFSET                                  0x00000bac

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1748_OFFSET                                  0x00000bb0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1749_OFFSET                                  0x00000bb4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1750_OFFSET                                  0x00000bb8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1751_OFFSET                                  0x00000bbc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1752_OFFSET                                  0x00000bc0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1753_OFFSET                                  0x00000bc4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1754_OFFSET                                  0x00000bc8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1755_OFFSET                                  0x00000bcc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1756_OFFSET                                  0x00000bd0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1757_OFFSET                                  0x00000bd4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1758_OFFSET                                  0x00000bd8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1759_OFFSET                                  0x00000bdc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1760_OFFSET                                  0x00000be0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1761_OFFSET                                  0x00000be4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1762_OFFSET                                  0x00000be8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1763_OFFSET                                  0x00000bec

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1764_OFFSET                                  0x00000bf0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1765_OFFSET                                  0x00000bf4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1766_OFFSET                                  0x00000bf8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1767_OFFSET                                  0x00000bfc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1768_OFFSET                                  0x00000c00

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1769_OFFSET                                  0x00000c04

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1770_OFFSET                                  0x00000c08

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1771_OFFSET                                  0x00000c0c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1772_OFFSET                                  0x00000c10

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1773_OFFSET                                  0x00000c14

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1774_OFFSET                                  0x00000c18

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1775_OFFSET                                  0x00000c1c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1776_OFFSET                                  0x00000c20

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1777_OFFSET                                  0x00000c24

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1778_OFFSET                                  0x00000c28

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1779_OFFSET                                  0x00000c2c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1780_OFFSET                                  0x00000c30

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1781_OFFSET                                  0x00000c34

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1782_OFFSET                                  0x00000c38

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1783_OFFSET                                  0x00000c3c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1784_OFFSET                                  0x00000c40

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1785_OFFSET                                  0x00000c44

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1786_OFFSET                                  0x00000c48

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1787_OFFSET                                  0x00000c4c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1788_OFFSET                                  0x00000c50

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1789_OFFSET                                  0x00000c54

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1790_OFFSET                                  0x00000c58

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1791_OFFSET                                  0x00000c5c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1792_OFFSET                                  0x00000c60

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1793_OFFSET                                  0x00000c64

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1794_OFFSET                                  0x00000c68

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1795_OFFSET                                  0x00000c6c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1796_OFFSET                                  0x00000c70

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1797_OFFSET                                  0x00000c74

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1798_OFFSET                                  0x00000c78

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1799_OFFSET                                  0x00000c7c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1800_OFFSET                                  0x00000c80

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1801_OFFSET                                  0x00000c84

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1802_OFFSET                                  0x00000c88

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1803_OFFSET                                  0x00000c8c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1804_OFFSET                                  0x00000c90

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1805_OFFSET                                  0x00000c94

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1806_OFFSET                                  0x00000c98

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1807_OFFSET                                  0x00000c9c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1808_OFFSET                                  0x00000ca0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1809_OFFSET                                  0x00000ca4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1810_OFFSET                                  0x00000ca8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1811_OFFSET                                  0x00000cac

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1812_OFFSET                                  0x00000cb0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1813_OFFSET                                  0x00000cb4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1814_OFFSET                                  0x00000cb8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1815_OFFSET                                  0x00000cbc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1816_OFFSET                                  0x00000cc0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1817_OFFSET                                  0x00000cc4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1818_OFFSET                                  0x00000cc8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1819_OFFSET                                  0x00000ccc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1820_OFFSET                                  0x00000cd0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1821_OFFSET                                  0x00000cd4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1822_OFFSET                                  0x00000cd8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1823_OFFSET                                  0x00000cdc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1824_OFFSET                                  0x00000ce0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1825_OFFSET                                  0x00000ce4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1826_OFFSET                                  0x00000ce8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1827_OFFSET                                  0x00000cec

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1828_OFFSET                                  0x00000cf0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1829_OFFSET                                  0x00000cf4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1830_OFFSET                                  0x00000cf8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1831_OFFSET                                  0x00000cfc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1832_OFFSET                                  0x00000d00

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1833_OFFSET                                  0x00000d04

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1834_OFFSET                                  0x00000d08

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1835_OFFSET                                  0x00000d0c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1836_OFFSET                                  0x00000d10

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1837_OFFSET                                  0x00000d14

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1838_OFFSET                                  0x00000d18

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1839_OFFSET                                  0x00000d1c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1840_OFFSET                                  0x00000d20

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1841_OFFSET                                  0x00000d24

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1842_OFFSET                                  0x00000d28

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1843_OFFSET                                  0x00000d2c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1844_OFFSET                                  0x00000d30

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1845_OFFSET                                  0x00000d34

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1846_OFFSET                                  0x00000d38

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1847_OFFSET                                  0x00000d3c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1848_OFFSET                                  0x00000d40

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1849_OFFSET                                  0x00000d44

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1850_OFFSET                                  0x00000d48

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1851_OFFSET                                  0x00000d4c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1852_OFFSET                                  0x00000d50

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1853_OFFSET                                  0x00000d54

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1854_OFFSET                                  0x00000d58

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1855_OFFSET                                  0x00000d5c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1856_OFFSET                                  0x00000d60

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1857_OFFSET                                  0x00000d64

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1858_OFFSET                                  0x00000d68

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1859_OFFSET                                  0x00000d6c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1860_OFFSET                                  0x00000d70

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1861_OFFSET                                  0x00000d74

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1862_OFFSET                                  0x00000d78

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1863_OFFSET                                  0x00000d7c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1864_OFFSET                                  0x00000d80

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1865_OFFSET                                  0x00000d84

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1866_OFFSET                                  0x00000d88

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1867_OFFSET                                  0x00000d8c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1868_OFFSET                                  0x00000d90

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1869_OFFSET                                  0x00000d94

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1870_OFFSET                                  0x00000d98

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1871_OFFSET                                  0x00000d9c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1872_OFFSET                                  0x00000da0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1873_OFFSET                                  0x00000da4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1874_OFFSET                                  0x00000da8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1875_OFFSET                                  0x00000dac

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1876_OFFSET                                  0x00000db0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1877_OFFSET                                  0x00000db4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1878_OFFSET                                  0x00000db8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1879_OFFSET                                  0x00000dbc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1880_OFFSET                                  0x00000dc0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1881_OFFSET                                  0x00000dc4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1882_OFFSET                                  0x00000dc8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1883_OFFSET                                  0x00000dcc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1884_OFFSET                                  0x00000dd0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1885_OFFSET                                  0x00000dd4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1886_OFFSET                                  0x00000dd8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1887_OFFSET                                  0x00000ddc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1888_OFFSET                                  0x00000de0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1889_OFFSET                                  0x00000de4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1890_OFFSET                                  0x00000de8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1891_OFFSET                                  0x00000dec

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1892_OFFSET                                  0x00000df0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1893_OFFSET                                  0x00000df4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1894_OFFSET                                  0x00000df8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1895_OFFSET                                  0x00000dfc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1896_OFFSET                                  0x00000e00

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1897_OFFSET                                  0x00000e04

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1898_OFFSET                                  0x00000e08

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1899_OFFSET                                  0x00000e0c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1900_OFFSET                                  0x00000e10

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1901_OFFSET                                  0x00000e14

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1902_OFFSET                                  0x00000e18

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1903_OFFSET                                  0x00000e1c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1904_OFFSET                                  0x00000e20

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1905_OFFSET                                  0x00000e24

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1906_OFFSET                                  0x00000e28

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1907_OFFSET                                  0x00000e2c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1908_OFFSET                                  0x00000e30

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1909_OFFSET                                  0x00000e34

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1910_OFFSET                                  0x00000e38

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1911_OFFSET                                  0x00000e3c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1912_OFFSET                                  0x00000e40

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1913_OFFSET                                  0x00000e44

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1914_OFFSET                                  0x00000e48

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1915_OFFSET                                  0x00000e4c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1916_OFFSET                                  0x00000e50

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1917_OFFSET                                  0x00000e54

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1918_OFFSET                                  0x00000e58

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1919_OFFSET                                  0x00000e5c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1920_OFFSET                                  0x00000e60

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1921_OFFSET                                  0x00000e64

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1922_OFFSET                                  0x00000e68

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1923_OFFSET                                  0x00000e6c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1924_OFFSET                                  0x00000e70

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1925_OFFSET                                  0x00000e74

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1926_OFFSET                                  0x00000e78

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1927_OFFSET                                  0x00000e7c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1928_OFFSET                                  0x00000e80

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1929_OFFSET                                  0x00000e84

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1930_OFFSET                                  0x00000e88

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1931_OFFSET                                  0x00000e8c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1932_OFFSET                                  0x00000e90

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1933_OFFSET                                  0x00000e94

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1934_OFFSET                                  0x00000e98

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1935_OFFSET                                  0x00000e9c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1936_OFFSET                                  0x00000ea0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1937_OFFSET                                  0x00000ea4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1938_OFFSET                                  0x00000ea8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1939_OFFSET                                  0x00000eac

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1940_OFFSET                                  0x00000eb0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1941_OFFSET                                  0x00000eb4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1942_OFFSET                                  0x00000eb8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1943_OFFSET                                  0x00000ebc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1944_OFFSET                                  0x00000ec0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1945_OFFSET                                  0x00000ec4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1946_OFFSET                                  0x00000ec8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1947_OFFSET                                  0x00000ecc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1948_OFFSET                                  0x00000ed0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1949_OFFSET                                  0x00000ed4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1950_OFFSET                                  0x00000ed8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1951_OFFSET                                  0x00000edc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1952_OFFSET                                  0x00000ee0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1953_OFFSET                                  0x00000ee4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1954_OFFSET                                  0x00000ee8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1955_OFFSET                                  0x00000eec

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1956_OFFSET                                  0x00000ef0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1957_OFFSET                                  0x00000ef4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1958_OFFSET                                  0x00000ef8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1959_OFFSET                                  0x00000efc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1960_OFFSET                                  0x00000f00

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1961_OFFSET                                  0x00000f04

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1962_OFFSET                                  0x00000f08

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1963_OFFSET                                  0x00000f0c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1964_OFFSET                                  0x00000f10

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1965_OFFSET                                  0x00000f14

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1966_OFFSET                                  0x00000f18

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1967_OFFSET                                  0x00000f1c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1968_OFFSET                                  0x00000f20

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1969_OFFSET                                  0x00000f24

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1970_OFFSET                                  0x00000f28

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1971_OFFSET                                  0x00000f2c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1972_OFFSET                                  0x00000f30

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1973_OFFSET                                  0x00000f34

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1974_OFFSET                                  0x00000f38

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1975_OFFSET                                  0x00000f3c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1976_OFFSET                                  0x00000f40

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1977_OFFSET                                  0x00000f44

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1978_OFFSET                                  0x00000f48

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1979_OFFSET                                  0x00000f4c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1980_OFFSET                                  0x00000f50

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1981_OFFSET                                  0x00000f54

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1982_OFFSET                                  0x00000f58

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1983_OFFSET                                  0x00000f5c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1984_OFFSET                                  0x00000f60

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1985_OFFSET                                  0x00000f64

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1986_OFFSET                                  0x00000f68

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1987_OFFSET                                  0x00000f6c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1988_OFFSET                                  0x00000f70

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1989_OFFSET                                  0x00000f74

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1990_OFFSET                                  0x00000f78

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1991_OFFSET                                  0x00000f7c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1992_OFFSET                                  0x00000f80

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1993_OFFSET                                  0x00000f84

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1994_OFFSET                                  0x00000f88

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1995_OFFSET                                  0x00000f8c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1996_OFFSET                                  0x00000f90

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1997_OFFSET                                  0x00000f94

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1998_OFFSET                                  0x00000f98

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK1999_OFFSET                                  0x00000f9c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11000_OFFSET                                 0x00000fa0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11001_OFFSET                                 0x00000fa4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11002_OFFSET                                 0x00000fa8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11003_OFFSET                                 0x00000fac

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11004_OFFSET                                 0x00000fb0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11005_OFFSET                                 0x00000fb4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11006_OFFSET                                 0x00000fb8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11007_OFFSET                                 0x00000fbc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11008_OFFSET                                 0x00000fc0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11009_OFFSET                                 0x00000fc4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11010_OFFSET                                 0x00000fc8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11011_OFFSET                                 0x00000fcc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11012_OFFSET                                 0x00000fd0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11013_OFFSET                                 0x00000fd4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11014_OFFSET                                 0x00000fd8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11015_OFFSET                                 0x00000fdc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11016_OFFSET                                 0x00000fe0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11017_OFFSET                                 0x00000fe4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11018_OFFSET                                 0x00000fe8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11019_OFFSET                                 0x00000fec

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11020_OFFSET                                 0x00000ff0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11021_OFFSET                                 0x00000ff4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11022_OFFSET                                 0x00000ff8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11023_OFFSET                                 0x00000ffc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11024_OFFSET                                 0x00001000

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11025_OFFSET                                 0x00001004

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11026_OFFSET                                 0x00001008

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11027_OFFSET                                 0x0000100c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11028_OFFSET                                 0x00001010

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11029_OFFSET                                 0x00001014

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11030_OFFSET                                 0x00001018

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11031_OFFSET                                 0x0000101c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11032_OFFSET                                 0x00001020

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11033_OFFSET                                 0x00001024

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11034_OFFSET                                 0x00001028

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11035_OFFSET                                 0x0000102c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11036_OFFSET                                 0x00001030

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11037_OFFSET                                 0x00001034

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11038_OFFSET                                 0x00001038

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11039_OFFSET                                 0x0000103c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11040_OFFSET                                 0x00001040

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11041_OFFSET                                 0x00001044

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11042_OFFSET                                 0x00001048

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11043_OFFSET                                 0x0000104c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11044_OFFSET                                 0x00001050

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11045_OFFSET                                 0x00001054

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11046_OFFSET                                 0x00001058

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11047_OFFSET                                 0x0000105c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11048_OFFSET                                 0x00001060

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11049_OFFSET                                 0x00001064

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11050_OFFSET                                 0x00001068

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11051_OFFSET                                 0x0000106c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11052_OFFSET                                 0x00001070

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11053_OFFSET                                 0x00001074

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11054_OFFSET                                 0x00001078

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11055_OFFSET                                 0x0000107c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11056_OFFSET                                 0x00001080

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11057_OFFSET                                 0x00001084

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11058_OFFSET                                 0x00001088

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11059_OFFSET                                 0x0000108c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11060_OFFSET                                 0x00001090

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11061_OFFSET                                 0x00001094

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11062_OFFSET                                 0x00001098

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11063_OFFSET                                 0x0000109c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11064_OFFSET                                 0x000010a0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11065_OFFSET                                 0x000010a4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11066_OFFSET                                 0x000010a8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11067_OFFSET                                 0x000010ac

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11068_OFFSET                                 0x000010b0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11069_OFFSET                                 0x000010b4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11070_OFFSET                                 0x000010b8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11071_OFFSET                                 0x000010bc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11072_OFFSET                                 0x000010c0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11073_OFFSET                                 0x000010c4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11074_OFFSET                                 0x000010c8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11075_OFFSET                                 0x000010cc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11076_OFFSET                                 0x000010d0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11077_OFFSET                                 0x000010d4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11078_OFFSET                                 0x000010d8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11079_OFFSET                                 0x000010dc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11080_OFFSET                                 0x000010e0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11081_OFFSET                                 0x000010e4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11082_OFFSET                                 0x000010e8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11083_OFFSET                                 0x000010ec

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11084_OFFSET                                 0x000010f0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11085_OFFSET                                 0x000010f4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11086_OFFSET                                 0x000010f8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11087_OFFSET                                 0x000010fc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11088_OFFSET                                 0x00001100

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11089_OFFSET                                 0x00001104

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11090_OFFSET                                 0x00001108

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11091_OFFSET                                 0x0000110c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11092_OFFSET                                 0x00001110

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11093_OFFSET                                 0x00001114

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11094_OFFSET                                 0x00001118

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11095_OFFSET                                 0x0000111c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11096_OFFSET                                 0x00001120

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11097_OFFSET                                 0x00001124

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11098_OFFSET                                 0x00001128

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11099_OFFSET                                 0x0000112c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11100_OFFSET                                 0x00001130

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11101_OFFSET                                 0x00001134

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11102_OFFSET                                 0x00001138

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11103_OFFSET                                 0x0000113c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11104_OFFSET                                 0x00001140

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11105_OFFSET                                 0x00001144

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11106_OFFSET                                 0x00001148

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11107_OFFSET                                 0x0000114c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11108_OFFSET                                 0x00001150

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11109_OFFSET                                 0x00001154

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11110_OFFSET                                 0x00001158

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11111_OFFSET                                 0x0000115c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11112_OFFSET                                 0x00001160

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11113_OFFSET                                 0x00001164

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11114_OFFSET                                 0x00001168

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11115_OFFSET                                 0x0000116c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11116_OFFSET                                 0x00001170

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11117_OFFSET                                 0x00001174

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11118_OFFSET                                 0x00001178

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11119_OFFSET                                 0x0000117c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11120_OFFSET                                 0x00001180

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11121_OFFSET                                 0x00001184

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11122_OFFSET                                 0x00001188

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11123_OFFSET                                 0x0000118c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11124_OFFSET                                 0x00001190

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11125_OFFSET                                 0x00001194

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11126_OFFSET                                 0x00001198

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11127_OFFSET                                 0x0000119c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11128_OFFSET                                 0x000011a0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11129_OFFSET                                 0x000011a4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11130_OFFSET                                 0x000011a8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11131_OFFSET                                 0x000011ac

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11132_OFFSET                                 0x000011b0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11133_OFFSET                                 0x000011b4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11134_OFFSET                                 0x000011b8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11135_OFFSET                                 0x000011bc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11136_OFFSET                                 0x000011c0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11137_OFFSET                                 0x000011c4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11138_OFFSET                                 0x000011c8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11139_OFFSET                                 0x000011cc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11140_OFFSET                                 0x000011d0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11141_OFFSET                                 0x000011d4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11142_OFFSET                                 0x000011d8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11143_OFFSET                                 0x000011dc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11144_OFFSET                                 0x000011e0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11145_OFFSET                                 0x000011e4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11146_OFFSET                                 0x000011e8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11147_OFFSET                                 0x000011ec

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11148_OFFSET                                 0x000011f0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11149_OFFSET                                 0x000011f4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11150_OFFSET                                 0x000011f8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11151_OFFSET                                 0x000011fc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11152_OFFSET                                 0x00001200

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11153_OFFSET                                 0x00001204

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11154_OFFSET                                 0x00001208

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11155_OFFSET                                 0x0000120c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11156_OFFSET                                 0x00001210

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11157_OFFSET                                 0x00001214

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11158_OFFSET                                 0x00001218

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11159_OFFSET                                 0x0000121c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11160_OFFSET                                 0x00001220

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11161_OFFSET                                 0x00001224

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11162_OFFSET                                 0x00001228

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11163_OFFSET                                 0x0000122c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11164_OFFSET                                 0x00001230

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11165_OFFSET                                 0x00001234

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11166_OFFSET                                 0x00001238

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11167_OFFSET                                 0x0000123c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11168_OFFSET                                 0x00001240

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11169_OFFSET                                 0x00001244

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11170_OFFSET                                 0x00001248

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11171_OFFSET                                 0x0000124c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11172_OFFSET                                 0x00001250

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11173_OFFSET                                 0x00001254

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11174_OFFSET                                 0x00001258

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11175_OFFSET                                 0x0000125c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11176_OFFSET                                 0x00001260

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11177_OFFSET                                 0x00001264

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11178_OFFSET                                 0x00001268

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11179_OFFSET                                 0x0000126c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11180_OFFSET                                 0x00001270

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11181_OFFSET                                 0x00001274

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11182_OFFSET                                 0x00001278

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11183_OFFSET                                 0x0000127c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11184_OFFSET                                 0x00001280

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11185_OFFSET                                 0x00001284

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11186_OFFSET                                 0x00001288

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11187_OFFSET                                 0x0000128c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11188_OFFSET                                 0x00001290

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11189_OFFSET                                 0x00001294

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11190_OFFSET                                 0x00001298

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11191_OFFSET                                 0x0000129c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11192_OFFSET                                 0x000012a0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11193_OFFSET                                 0x000012a4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11194_OFFSET                                 0x000012a8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11195_OFFSET                                 0x000012ac

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11196_OFFSET                                 0x000012b0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11197_OFFSET                                 0x000012b4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11198_OFFSET                                 0x000012b8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11199_OFFSET                                 0x000012bc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11200_OFFSET                                 0x000012c0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11201_OFFSET                                 0x000012c4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11202_OFFSET                                 0x000012c8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11203_OFFSET                                 0x000012cc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11204_OFFSET                                 0x000012d0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11205_OFFSET                                 0x000012d4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11206_OFFSET                                 0x000012d8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11207_OFFSET                                 0x000012dc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11208_OFFSET                                 0x000012e0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11209_OFFSET                                 0x000012e4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11210_OFFSET                                 0x000012e8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11211_OFFSET                                 0x000012ec

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11212_OFFSET                                 0x000012f0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11213_OFFSET                                 0x000012f4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11214_OFFSET                                 0x000012f8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11215_OFFSET                                 0x000012fc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11216_OFFSET                                 0x00001300

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11217_OFFSET                                 0x00001304

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11218_OFFSET                                 0x00001308

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11219_OFFSET                                 0x0000130c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11220_OFFSET                                 0x00001310

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11221_OFFSET                                 0x00001314

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11222_OFFSET                                 0x00001318

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11223_OFFSET                                 0x0000131c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11224_OFFSET                                 0x00001320

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11225_OFFSET                                 0x00001324

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11226_OFFSET                                 0x00001328

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11227_OFFSET                                 0x0000132c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11228_OFFSET                                 0x00001330

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11229_OFFSET                                 0x00001334

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11230_OFFSET                                 0x00001338

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11231_OFFSET                                 0x0000133c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11232_OFFSET                                 0x00001340

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11233_OFFSET                                 0x00001344

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11234_OFFSET                                 0x00001348

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11235_OFFSET                                 0x0000134c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11236_OFFSET                                 0x00001350

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11237_OFFSET                                 0x00001354

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11238_OFFSET                                 0x00001358

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11239_OFFSET                                 0x0000135c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11240_OFFSET                                 0x00001360

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11241_OFFSET                                 0x00001364

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11242_OFFSET                                 0x00001368

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11243_OFFSET                                 0x0000136c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11244_OFFSET                                 0x00001370

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11245_OFFSET                                 0x00001374

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11246_OFFSET                                 0x00001378

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11247_OFFSET                                 0x0000137c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11248_OFFSET                                 0x00001380

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11249_OFFSET                                 0x00001384

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11250_OFFSET                                 0x00001388

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11251_OFFSET                                 0x0000138c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11252_OFFSET                                 0x00001390

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11253_OFFSET                                 0x00001394

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11254_OFFSET                                 0x00001398

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11255_OFFSET                                 0x0000139c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11256_OFFSET                                 0x000013a0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11257_OFFSET                                 0x000013a4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11258_OFFSET                                 0x000013a8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11259_OFFSET                                 0x000013ac

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11260_OFFSET                                 0x000013b0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11261_OFFSET                                 0x000013b4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11262_OFFSET                                 0x000013b8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11263_OFFSET                                 0x000013bc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11264_OFFSET                                 0x000013c0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11265_OFFSET                                 0x000013c4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11266_OFFSET                                 0x000013c8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11267_OFFSET                                 0x000013cc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11268_OFFSET                                 0x000013d0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11269_OFFSET                                 0x000013d4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11270_OFFSET                                 0x000013d8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11271_OFFSET                                 0x000013dc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11272_OFFSET                                 0x000013e0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11273_OFFSET                                 0x000013e4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11274_OFFSET                                 0x000013e8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11275_OFFSET                                 0x000013ec

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11276_OFFSET                                 0x000013f0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11277_OFFSET                                 0x000013f4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11278_OFFSET                                 0x000013f8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11279_OFFSET                                 0x000013fc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11280_OFFSET                                 0x00001400

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11281_OFFSET                                 0x00001404

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11282_OFFSET                                 0x00001408

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11283_OFFSET                                 0x0000140c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11284_OFFSET                                 0x00001410

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11285_OFFSET                                 0x00001414

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11286_OFFSET                                 0x00001418

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11287_OFFSET                                 0x0000141c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11288_OFFSET                                 0x00001420

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11289_OFFSET                                 0x00001424

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11290_OFFSET                                 0x00001428

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11291_OFFSET                                 0x0000142c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11292_OFFSET                                 0x00001430

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11293_OFFSET                                 0x00001434

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11294_OFFSET                                 0x00001438

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11295_OFFSET                                 0x0000143c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11296_OFFSET                                 0x00001440

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11297_OFFSET                                 0x00001444

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11298_OFFSET                                 0x00001448

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11299_OFFSET                                 0x0000144c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11300_OFFSET                                 0x00001450

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11301_OFFSET                                 0x00001454

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11302_OFFSET                                 0x00001458

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11303_OFFSET                                 0x0000145c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11304_OFFSET                                 0x00001460

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11305_OFFSET                                 0x00001464

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11306_OFFSET                                 0x00001468

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11307_OFFSET                                 0x0000146c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11308_OFFSET                                 0x00001470

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11309_OFFSET                                 0x00001474

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11310_OFFSET                                 0x00001478

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11311_OFFSET                                 0x0000147c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11312_OFFSET                                 0x00001480

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11313_OFFSET                                 0x00001484

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11314_OFFSET                                 0x00001488

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11315_OFFSET                                 0x0000148c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11316_OFFSET                                 0x00001490

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11317_OFFSET                                 0x00001494

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11318_OFFSET                                 0x00001498

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11319_OFFSET                                 0x0000149c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11320_OFFSET                                 0x000014a0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11321_OFFSET                                 0x000014a4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11322_OFFSET                                 0x000014a8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11323_OFFSET                                 0x000014ac

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11324_OFFSET                                 0x000014b0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11325_OFFSET                                 0x000014b4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11326_OFFSET                                 0x000014b8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11327_OFFSET                                 0x000014bc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11328_OFFSET                                 0x000014c0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11329_OFFSET                                 0x000014c4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11330_OFFSET                                 0x000014c8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11331_OFFSET                                 0x000014cc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11332_OFFSET                                 0x000014d0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11333_OFFSET                                 0x000014d4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11334_OFFSET                                 0x000014d8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11335_OFFSET                                 0x000014dc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11336_OFFSET                                 0x000014e0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11337_OFFSET                                 0x000014e4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11338_OFFSET                                 0x000014e8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11339_OFFSET                                 0x000014ec

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11340_OFFSET                                 0x000014f0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11341_OFFSET                                 0x000014f4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11342_OFFSET                                 0x000014f8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11343_OFFSET                                 0x000014fc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11344_OFFSET                                 0x00001500

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11345_OFFSET                                 0x00001504

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11346_OFFSET                                 0x00001508

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11347_OFFSET                                 0x0000150c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11348_OFFSET                                 0x00001510

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11349_OFFSET                                 0x00001514

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11350_OFFSET                                 0x00001518

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11351_OFFSET                                 0x0000151c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11352_OFFSET                                 0x00001520

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11353_OFFSET                                 0x00001524

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11354_OFFSET                                 0x00001528

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11355_OFFSET                                 0x0000152c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11356_OFFSET                                 0x00001530

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11357_OFFSET                                 0x00001534

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11358_OFFSET                                 0x00001538

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11359_OFFSET                                 0x0000153c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11360_OFFSET                                 0x00001540

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11361_OFFSET                                 0x00001544

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11362_OFFSET                                 0x00001548

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11363_OFFSET                                 0x0000154c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11364_OFFSET                                 0x00001550

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11365_OFFSET                                 0x00001554

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11366_OFFSET                                 0x00001558

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11367_OFFSET                                 0x0000155c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11368_OFFSET                                 0x00001560

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11369_OFFSET                                 0x00001564

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11370_OFFSET                                 0x00001568

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11371_OFFSET                                 0x0000156c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11372_OFFSET                                 0x00001570

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11373_OFFSET                                 0x00001574

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11374_OFFSET                                 0x00001578

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11375_OFFSET                                 0x0000157c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11376_OFFSET                                 0x00001580

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11377_OFFSET                                 0x00001584

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11378_OFFSET                                 0x00001588

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11379_OFFSET                                 0x0000158c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11380_OFFSET                                 0x00001590

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11381_OFFSET                                 0x00001594

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11382_OFFSET                                 0x00001598

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11383_OFFSET                                 0x0000159c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11384_OFFSET                                 0x000015a0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11385_OFFSET                                 0x000015a4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11386_OFFSET                                 0x000015a8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11387_OFFSET                                 0x000015ac

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11388_OFFSET                                 0x000015b0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11389_OFFSET                                 0x000015b4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11390_OFFSET                                 0x000015b8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11391_OFFSET                                 0x000015bc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11392_OFFSET                                 0x000015c0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11393_OFFSET                                 0x000015c4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11394_OFFSET                                 0x000015c8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11395_OFFSET                                 0x000015cc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11396_OFFSET                                 0x000015d0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11397_OFFSET                                 0x000015d4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11398_OFFSET                                 0x000015d8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11399_OFFSET                                 0x000015dc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11400_OFFSET                                 0x000015e0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11401_OFFSET                                 0x000015e4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11402_OFFSET                                 0x000015e8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11403_OFFSET                                 0x000015ec

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11404_OFFSET                                 0x000015f0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11405_OFFSET                                 0x000015f4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11406_OFFSET                                 0x000015f8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11407_OFFSET                                 0x000015fc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11408_OFFSET                                 0x00001600

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11409_OFFSET                                 0x00001604

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11410_OFFSET                                 0x00001608

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11411_OFFSET                                 0x0000160c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11412_OFFSET                                 0x00001610

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11413_OFFSET                                 0x00001614

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11414_OFFSET                                 0x00001618

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11415_OFFSET                                 0x0000161c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11416_OFFSET                                 0x00001620

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11417_OFFSET                                 0x00001624

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11418_OFFSET                                 0x00001628

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11419_OFFSET                                 0x0000162c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11420_OFFSET                                 0x00001630

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11421_OFFSET                                 0x00001634

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11422_OFFSET                                 0x00001638

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11423_OFFSET                                 0x0000163c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11424_OFFSET                                 0x00001640

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11425_OFFSET                                 0x00001644

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11426_OFFSET                                 0x00001648

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11427_OFFSET                                 0x0000164c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11428_OFFSET                                 0x00001650

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11429_OFFSET                                 0x00001654

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11430_OFFSET                                 0x00001658

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11431_OFFSET                                 0x0000165c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11432_OFFSET                                 0x00001660

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11433_OFFSET                                 0x00001664

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11434_OFFSET                                 0x00001668

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11435_OFFSET                                 0x0000166c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11436_OFFSET                                 0x00001670

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11437_OFFSET                                 0x00001674

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11438_OFFSET                                 0x00001678

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11439_OFFSET                                 0x0000167c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11440_OFFSET                                 0x00001680

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11441_OFFSET                                 0x00001684

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11442_OFFSET                                 0x00001688

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11443_OFFSET                                 0x0000168c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11444_OFFSET                                 0x00001690

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11445_OFFSET                                 0x00001694

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11446_OFFSET                                 0x00001698

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11447_OFFSET                                 0x0000169c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11448_OFFSET                                 0x000016a0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11449_OFFSET                                 0x000016a4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11450_OFFSET                                 0x000016a8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11451_OFFSET                                 0x000016ac

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11452_OFFSET                                 0x000016b0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11453_OFFSET                                 0x000016b4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11454_OFFSET                                 0x000016b8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11455_OFFSET                                 0x000016bc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11456_OFFSET                                 0x000016c0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11457_OFFSET                                 0x000016c4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11458_OFFSET                                 0x000016c8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11459_OFFSET                                 0x000016cc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11460_OFFSET                                 0x000016d0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11461_OFFSET                                 0x000016d4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11462_OFFSET                                 0x000016d8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11463_OFFSET                                 0x000016dc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11464_OFFSET                                 0x000016e0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11465_OFFSET                                 0x000016e4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11466_OFFSET                                 0x000016e8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11467_OFFSET                                 0x000016ec

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11468_OFFSET                                 0x000016f0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11469_OFFSET                                 0x000016f4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11470_OFFSET                                 0x000016f8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11471_OFFSET                                 0x000016fc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11472_OFFSET                                 0x00001700

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11473_OFFSET                                 0x00001704

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11474_OFFSET                                 0x00001708

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11475_OFFSET                                 0x0000170c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11476_OFFSET                                 0x00001710

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11477_OFFSET                                 0x00001714

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11478_OFFSET                                 0x00001718

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11479_OFFSET                                 0x0000171c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11480_OFFSET                                 0x00001720

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11481_OFFSET                                 0x00001724

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11482_OFFSET                                 0x00001728

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11483_OFFSET                                 0x0000172c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11484_OFFSET                                 0x00001730

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11485_OFFSET                                 0x00001734

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11486_OFFSET                                 0x00001738

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11487_OFFSET                                 0x0000173c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11488_OFFSET                                 0x00001740

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11489_OFFSET                                 0x00001744

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11490_OFFSET                                 0x00001748

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11491_OFFSET                                 0x0000174c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11492_OFFSET                                 0x00001750

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11493_OFFSET                                 0x00001754

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11494_OFFSET                                 0x00001758

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11495_OFFSET                                 0x0000175c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11496_OFFSET                                 0x00001760

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11497_OFFSET                                 0x00001764

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11498_OFFSET                                 0x00001768

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11499_OFFSET                                 0x0000176c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11500_OFFSET                                 0x00001770

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11501_OFFSET                                 0x00001774

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11502_OFFSET                                 0x00001778

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11503_OFFSET                                 0x0000177c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11504_OFFSET                                 0x00001780

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11505_OFFSET                                 0x00001784

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11506_OFFSET                                 0x00001788

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11507_OFFSET                                 0x0000178c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11508_OFFSET                                 0x00001790

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11509_OFFSET                                 0x00001794

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11510_OFFSET                                 0x00001798

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11511_OFFSET                                 0x0000179c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11512_OFFSET                                 0x000017a0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11513_OFFSET                                 0x000017a4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11514_OFFSET                                 0x000017a8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11515_OFFSET                                 0x000017ac

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11516_OFFSET                                 0x000017b0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11517_OFFSET                                 0x000017b4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11518_OFFSET                                 0x000017b8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11519_OFFSET                                 0x000017bc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11520_OFFSET                                 0x000017c0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11521_OFFSET                                 0x000017c4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11522_OFFSET                                 0x000017c8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11523_OFFSET                                 0x000017cc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11524_OFFSET                                 0x000017d0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11525_OFFSET                                 0x000017d4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11526_OFFSET                                 0x000017d8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11527_OFFSET                                 0x000017dc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11528_OFFSET                                 0x000017e0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11529_OFFSET                                 0x000017e4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11530_OFFSET                                 0x000017e8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11531_OFFSET                                 0x000017ec

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11532_OFFSET                                 0x000017f0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11533_OFFSET                                 0x000017f4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11534_OFFSET                                 0x000017f8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11535_OFFSET                                 0x000017fc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11536_OFFSET                                 0x00001800

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11537_OFFSET                                 0x00001804

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11538_OFFSET                                 0x00001808

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11539_OFFSET                                 0x0000180c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11540_OFFSET                                 0x00001810

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11541_OFFSET                                 0x00001814

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11542_OFFSET                                 0x00001818

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11543_OFFSET                                 0x0000181c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11544_OFFSET                                 0x00001820

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11545_OFFSET                                 0x00001824

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11546_OFFSET                                 0x00001828

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11547_OFFSET                                 0x0000182c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11548_OFFSET                                 0x00001830

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11549_OFFSET                                 0x00001834

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11550_OFFSET                                 0x00001838

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11551_OFFSET                                 0x0000183c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11552_OFFSET                                 0x00001840

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11553_OFFSET                                 0x00001844

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11554_OFFSET                                 0x00001848

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11555_OFFSET                                 0x0000184c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11556_OFFSET                                 0x00001850

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11557_OFFSET                                 0x00001854

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11558_OFFSET                                 0x00001858

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11559_OFFSET                                 0x0000185c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11560_OFFSET                                 0x00001860

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11561_OFFSET                                 0x00001864

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11562_OFFSET                                 0x00001868

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11563_OFFSET                                 0x0000186c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11564_OFFSET                                 0x00001870

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11565_OFFSET                                 0x00001874

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11566_OFFSET                                 0x00001878

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11567_OFFSET                                 0x0000187c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11568_OFFSET                                 0x00001880

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11569_OFFSET                                 0x00001884

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11570_OFFSET                                 0x00001888

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11571_OFFSET                                 0x0000188c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11572_OFFSET                                 0x00001890

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11573_OFFSET                                 0x00001894

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11574_OFFSET                                 0x00001898

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11575_OFFSET                                 0x0000189c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11576_OFFSET                                 0x000018a0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11577_OFFSET                                 0x000018a4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11578_OFFSET                                 0x000018a8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11579_OFFSET                                 0x000018ac

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11580_OFFSET                                 0x000018b0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11581_OFFSET                                 0x000018b4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11582_OFFSET                                 0x000018b8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11583_OFFSET                                 0x000018bc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11584_OFFSET                                 0x000018c0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11585_OFFSET                                 0x000018c4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11586_OFFSET                                 0x000018c8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11587_OFFSET                                 0x000018cc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11588_OFFSET                                 0x000018d0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11589_OFFSET                                 0x000018d4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11590_OFFSET                                 0x000018d8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11591_OFFSET                                 0x000018dc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11592_OFFSET                                 0x000018e0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11593_OFFSET                                 0x000018e4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11594_OFFSET                                 0x000018e8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11595_OFFSET                                 0x000018ec

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11596_OFFSET                                 0x000018f0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11597_OFFSET                                 0x000018f4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11598_OFFSET                                 0x000018f8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11599_OFFSET                                 0x000018fc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11600_OFFSET                                 0x00001900

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11601_OFFSET                                 0x00001904

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11602_OFFSET                                 0x00001908

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11603_OFFSET                                 0x0000190c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11604_OFFSET                                 0x00001910

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11605_OFFSET                                 0x00001914

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11606_OFFSET                                 0x00001918

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11607_OFFSET                                 0x0000191c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11608_OFFSET                                 0x00001920

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11609_OFFSET                                 0x00001924

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11610_OFFSET                                 0x00001928

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11611_OFFSET                                 0x0000192c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11612_OFFSET                                 0x00001930

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11613_OFFSET                                 0x00001934

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11614_OFFSET                                 0x00001938

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11615_OFFSET                                 0x0000193c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11616_OFFSET                                 0x00001940

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11617_OFFSET                                 0x00001944

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11618_OFFSET                                 0x00001948

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11619_OFFSET                                 0x0000194c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11620_OFFSET                                 0x00001950

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11621_OFFSET                                 0x00001954

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11622_OFFSET                                 0x00001958

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11623_OFFSET                                 0x0000195c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11624_OFFSET                                 0x00001960

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11625_OFFSET                                 0x00001964

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11626_OFFSET                                 0x00001968

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11627_OFFSET                                 0x0000196c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11628_OFFSET                                 0x00001970

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11629_OFFSET                                 0x00001974

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11630_OFFSET                                 0x00001978

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11631_OFFSET                                 0x0000197c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11632_OFFSET                                 0x00001980

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11633_OFFSET                                 0x00001984

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11634_OFFSET                                 0x00001988

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11635_OFFSET                                 0x0000198c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11636_OFFSET                                 0x00001990

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11637_OFFSET                                 0x00001994

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11638_OFFSET                                 0x00001998

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11639_OFFSET                                 0x0000199c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11640_OFFSET                                 0x000019a0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11641_OFFSET                                 0x000019a4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11642_OFFSET                                 0x000019a8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11643_OFFSET                                 0x000019ac

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11644_OFFSET                                 0x000019b0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11645_OFFSET                                 0x000019b4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11646_OFFSET                                 0x000019b8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11647_OFFSET                                 0x000019bc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11648_OFFSET                                 0x000019c0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11649_OFFSET                                 0x000019c4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11650_OFFSET                                 0x000019c8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11651_OFFSET                                 0x000019cc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11652_OFFSET                                 0x000019d0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11653_OFFSET                                 0x000019d4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11654_OFFSET                                 0x000019d8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11655_OFFSET                                 0x000019dc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11656_OFFSET                                 0x000019e0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11657_OFFSET                                 0x000019e4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11658_OFFSET                                 0x000019e8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11659_OFFSET                                 0x000019ec

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11660_OFFSET                                 0x000019f0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11661_OFFSET                                 0x000019f4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11662_OFFSET                                 0x000019f8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11663_OFFSET                                 0x000019fc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11664_OFFSET                                 0x00001a00

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11665_OFFSET                                 0x00001a04

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11666_OFFSET                                 0x00001a08

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11667_OFFSET                                 0x00001a0c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11668_OFFSET                                 0x00001a10

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11669_OFFSET                                 0x00001a14

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11670_OFFSET                                 0x00001a18

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11671_OFFSET                                 0x00001a1c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11672_OFFSET                                 0x00001a20

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11673_OFFSET                                 0x00001a24

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11674_OFFSET                                 0x00001a28

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11675_OFFSET                                 0x00001a2c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11676_OFFSET                                 0x00001a30

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11677_OFFSET                                 0x00001a34

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11678_OFFSET                                 0x00001a38

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11679_OFFSET                                 0x00001a3c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11680_OFFSET                                 0x00001a40

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11681_OFFSET                                 0x00001a44

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11682_OFFSET                                 0x00001a48

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11683_OFFSET                                 0x00001a4c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11684_OFFSET                                 0x00001a50

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11685_OFFSET                                 0x00001a54

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11686_OFFSET                                 0x00001a58

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11687_OFFSET                                 0x00001a5c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11688_OFFSET                                 0x00001a60

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11689_OFFSET                                 0x00001a64

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11690_OFFSET                                 0x00001a68

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11691_OFFSET                                 0x00001a6c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11692_OFFSET                                 0x00001a70

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11693_OFFSET                                 0x00001a74

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11694_OFFSET                                 0x00001a78

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11695_OFFSET                                 0x00001a7c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11696_OFFSET                                 0x00001a80

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11697_OFFSET                                 0x00001a84

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11698_OFFSET                                 0x00001a88

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11699_OFFSET                                 0x00001a8c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11700_OFFSET                                 0x00001a90

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11701_OFFSET                                 0x00001a94

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11702_OFFSET                                 0x00001a98

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11703_OFFSET                                 0x00001a9c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11704_OFFSET                                 0x00001aa0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11705_OFFSET                                 0x00001aa4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11706_OFFSET                                 0x00001aa8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11707_OFFSET                                 0x00001aac

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11708_OFFSET                                 0x00001ab0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11709_OFFSET                                 0x00001ab4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11710_OFFSET                                 0x00001ab8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11711_OFFSET                                 0x00001abc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11712_OFFSET                                 0x00001ac0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11713_OFFSET                                 0x00001ac4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11714_OFFSET                                 0x00001ac8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11715_OFFSET                                 0x00001acc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11716_OFFSET                                 0x00001ad0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11717_OFFSET                                 0x00001ad4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11718_OFFSET                                 0x00001ad8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11719_OFFSET                                 0x00001adc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11720_OFFSET                                 0x00001ae0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11721_OFFSET                                 0x00001ae4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11722_OFFSET                                 0x00001ae8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11723_OFFSET                                 0x00001aec

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11724_OFFSET                                 0x00001af0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11725_OFFSET                                 0x00001af4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11726_OFFSET                                 0x00001af8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11727_OFFSET                                 0x00001afc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11728_OFFSET                                 0x00001b00

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11729_OFFSET                                 0x00001b04

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11730_OFFSET                                 0x00001b08

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11731_OFFSET                                 0x00001b0c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11732_OFFSET                                 0x00001b10

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11733_OFFSET                                 0x00001b14

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11734_OFFSET                                 0x00001b18

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11735_OFFSET                                 0x00001b1c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11736_OFFSET                                 0x00001b20

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11737_OFFSET                                 0x00001b24

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11738_OFFSET                                 0x00001b28

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11739_OFFSET                                 0x00001b2c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11740_OFFSET                                 0x00001b30

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11741_OFFSET                                 0x00001b34

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11742_OFFSET                                 0x00001b38

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11743_OFFSET                                 0x00001b3c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11744_OFFSET                                 0x00001b40

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11745_OFFSET                                 0x00001b44

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11746_OFFSET                                 0x00001b48

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11747_OFFSET                                 0x00001b4c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11748_OFFSET                                 0x00001b50

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11749_OFFSET                                 0x00001b54

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11750_OFFSET                                 0x00001b58

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11751_OFFSET                                 0x00001b5c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11752_OFFSET                                 0x00001b60

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11753_OFFSET                                 0x00001b64

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11754_OFFSET                                 0x00001b68

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11755_OFFSET                                 0x00001b6c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11756_OFFSET                                 0x00001b70

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11757_OFFSET                                 0x00001b74

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11758_OFFSET                                 0x00001b78

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11759_OFFSET                                 0x00001b7c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11760_OFFSET                                 0x00001b80

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11761_OFFSET                                 0x00001b84

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11762_OFFSET                                 0x00001b88

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11763_OFFSET                                 0x00001b8c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11764_OFFSET                                 0x00001b90

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11765_OFFSET                                 0x00001b94

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11766_OFFSET                                 0x00001b98

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11767_OFFSET                                 0x00001b9c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11768_OFFSET                                 0x00001ba0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11769_OFFSET                                 0x00001ba4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11770_OFFSET                                 0x00001ba8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11771_OFFSET                                 0x00001bac

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11772_OFFSET                                 0x00001bb0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11773_OFFSET                                 0x00001bb4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11774_OFFSET                                 0x00001bb8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11775_OFFSET                                 0x00001bbc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11776_OFFSET                                 0x00001bc0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11777_OFFSET                                 0x00001bc4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11778_OFFSET                                 0x00001bc8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11779_OFFSET                                 0x00001bcc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11780_OFFSET                                 0x00001bd0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11781_OFFSET                                 0x00001bd4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11782_OFFSET                                 0x00001bd8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11783_OFFSET                                 0x00001bdc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11784_OFFSET                                 0x00001be0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11785_OFFSET                                 0x00001be4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11786_OFFSET                                 0x00001be8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11787_OFFSET                                 0x00001bec

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11788_OFFSET                                 0x00001bf0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11789_OFFSET                                 0x00001bf4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11790_OFFSET                                 0x00001bf8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11791_OFFSET                                 0x00001bfc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11792_OFFSET                                 0x00001c00

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11793_OFFSET                                 0x00001c04

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11794_OFFSET                                 0x00001c08

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11795_OFFSET                                 0x00001c0c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11796_OFFSET                                 0x00001c10

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11797_OFFSET                                 0x00001c14

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11798_OFFSET                                 0x00001c18

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11799_OFFSET                                 0x00001c1c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11800_OFFSET                                 0x00001c20

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11801_OFFSET                                 0x00001c24

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11802_OFFSET                                 0x00001c28

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11803_OFFSET                                 0x00001c2c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11804_OFFSET                                 0x00001c30

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11805_OFFSET                                 0x00001c34

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11806_OFFSET                                 0x00001c38

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11807_OFFSET                                 0x00001c3c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11808_OFFSET                                 0x00001c40

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11809_OFFSET                                 0x00001c44

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11810_OFFSET                                 0x00001c48

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11811_OFFSET                                 0x00001c4c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11812_OFFSET                                 0x00001c50

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11813_OFFSET                                 0x00001c54

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11814_OFFSET                                 0x00001c58

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11815_OFFSET                                 0x00001c5c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11816_OFFSET                                 0x00001c60

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11817_OFFSET                                 0x00001c64

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11818_OFFSET                                 0x00001c68

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11819_OFFSET                                 0x00001c6c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11820_OFFSET                                 0x00001c70

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11821_OFFSET                                 0x00001c74

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11822_OFFSET                                 0x00001c78

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11823_OFFSET                                 0x00001c7c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11824_OFFSET                                 0x00001c80

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11825_OFFSET                                 0x00001c84

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11826_OFFSET                                 0x00001c88

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11827_OFFSET                                 0x00001c8c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11828_OFFSET                                 0x00001c90

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11829_OFFSET                                 0x00001c94

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11830_OFFSET                                 0x00001c98

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11831_OFFSET                                 0x00001c9c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11832_OFFSET                                 0x00001ca0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11833_OFFSET                                 0x00001ca4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11834_OFFSET                                 0x00001ca8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11835_OFFSET                                 0x00001cac

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11836_OFFSET                                 0x00001cb0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11837_OFFSET                                 0x00001cb4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11838_OFFSET                                 0x00001cb8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11839_OFFSET                                 0x00001cbc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11840_OFFSET                                 0x00001cc0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11841_OFFSET                                 0x00001cc4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11842_OFFSET                                 0x00001cc8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11843_OFFSET                                 0x00001ccc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11844_OFFSET                                 0x00001cd0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11845_OFFSET                                 0x00001cd4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11846_OFFSET                                 0x00001cd8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11847_OFFSET                                 0x00001cdc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11848_OFFSET                                 0x00001ce0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11849_OFFSET                                 0x00001ce4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11850_OFFSET                                 0x00001ce8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11851_OFFSET                                 0x00001cec

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11852_OFFSET                                 0x00001cf0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11853_OFFSET                                 0x00001cf4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11854_OFFSET                                 0x00001cf8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11855_OFFSET                                 0x00001cfc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11856_OFFSET                                 0x00001d00

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11857_OFFSET                                 0x00001d04

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11858_OFFSET                                 0x00001d08

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11859_OFFSET                                 0x00001d0c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11860_OFFSET                                 0x00001d10

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11861_OFFSET                                 0x00001d14

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11862_OFFSET                                 0x00001d18

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11863_OFFSET                                 0x00001d1c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11864_OFFSET                                 0x00001d20

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11865_OFFSET                                 0x00001d24

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11866_OFFSET                                 0x00001d28

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11867_OFFSET                                 0x00001d2c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11868_OFFSET                                 0x00001d30

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11869_OFFSET                                 0x00001d34

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11870_OFFSET                                 0x00001d38

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11871_OFFSET                                 0x00001d3c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11872_OFFSET                                 0x00001d40

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11873_OFFSET                                 0x00001d44

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11874_OFFSET                                 0x00001d48

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11875_OFFSET                                 0x00001d4c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11876_OFFSET                                 0x00001d50

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11877_OFFSET                                 0x00001d54

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11878_OFFSET                                 0x00001d58

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11879_OFFSET                                 0x00001d5c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11880_OFFSET                                 0x00001d60

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11881_OFFSET                                 0x00001d64

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11882_OFFSET                                 0x00001d68

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11883_OFFSET                                 0x00001d6c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11884_OFFSET                                 0x00001d70

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11885_OFFSET                                 0x00001d74

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11886_OFFSET                                 0x00001d78

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11887_OFFSET                                 0x00001d7c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11888_OFFSET                                 0x00001d80

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11889_OFFSET                                 0x00001d84

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11890_OFFSET                                 0x00001d88

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11891_OFFSET                                 0x00001d8c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11892_OFFSET                                 0x00001d90

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11893_OFFSET                                 0x00001d94

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11894_OFFSET                                 0x00001d98

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11895_OFFSET                                 0x00001d9c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11896_OFFSET                                 0x00001da0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11897_OFFSET                                 0x00001da4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11898_OFFSET                                 0x00001da8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11899_OFFSET                                 0x00001dac

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11900_OFFSET                                 0x00001db0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11901_OFFSET                                 0x00001db4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11902_OFFSET                                 0x00001db8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11903_OFFSET                                 0x00001dbc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11904_OFFSET                                 0x00001dc0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11905_OFFSET                                 0x00001dc4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11906_OFFSET                                 0x00001dc8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11907_OFFSET                                 0x00001dcc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11908_OFFSET                                 0x00001dd0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11909_OFFSET                                 0x00001dd4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11910_OFFSET                                 0x00001dd8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11911_OFFSET                                 0x00001ddc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11912_OFFSET                                 0x00001de0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11913_OFFSET                                 0x00001de4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11914_OFFSET                                 0x00001de8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11915_OFFSET                                 0x00001dec

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11916_OFFSET                                 0x00001df0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11917_OFFSET                                 0x00001df4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11918_OFFSET                                 0x00001df8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11919_OFFSET                                 0x00001dfc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11920_OFFSET                                 0x00001e00

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11921_OFFSET                                 0x00001e04

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11922_OFFSET                                 0x00001e08

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11923_OFFSET                                 0x00001e0c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11924_OFFSET                                 0x00001e10

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11925_OFFSET                                 0x00001e14

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11926_OFFSET                                 0x00001e18

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11927_OFFSET                                 0x00001e1c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11928_OFFSET                                 0x00001e20

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11929_OFFSET                                 0x00001e24

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11930_OFFSET                                 0x00001e28

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11931_OFFSET                                 0x00001e2c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11932_OFFSET                                 0x00001e30

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11933_OFFSET                                 0x00001e34

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11934_OFFSET                                 0x00001e38

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11935_OFFSET                                 0x00001e3c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11936_OFFSET                                 0x00001e40

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11937_OFFSET                                 0x00001e44

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11938_OFFSET                                 0x00001e48

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11939_OFFSET                                 0x00001e4c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11940_OFFSET                                 0x00001e50

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11941_OFFSET                                 0x00001e54

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11942_OFFSET                                 0x00001e58

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11943_OFFSET                                 0x00001e5c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11944_OFFSET                                 0x00001e60

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11945_OFFSET                                 0x00001e64

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11946_OFFSET                                 0x00001e68

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11947_OFFSET                                 0x00001e6c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11948_OFFSET                                 0x00001e70

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11949_OFFSET                                 0x00001e74

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11950_OFFSET                                 0x00001e78

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11951_OFFSET                                 0x00001e7c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11952_OFFSET                                 0x00001e80

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11953_OFFSET                                 0x00001e84

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11954_OFFSET                                 0x00001e88

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11955_OFFSET                                 0x00001e8c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11956_OFFSET                                 0x00001e90

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11957_OFFSET                                 0x00001e94

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11958_OFFSET                                 0x00001e98

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11959_OFFSET                                 0x00001e9c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11960_OFFSET                                 0x00001ea0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11961_OFFSET                                 0x00001ea4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11962_OFFSET                                 0x00001ea8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11963_OFFSET                                 0x00001eac

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11964_OFFSET                                 0x00001eb0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11965_OFFSET                                 0x00001eb4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11966_OFFSET                                 0x00001eb8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11967_OFFSET                                 0x00001ebc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11968_OFFSET                                 0x00001ec0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11969_OFFSET                                 0x00001ec4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11970_OFFSET                                 0x00001ec8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11971_OFFSET                                 0x00001ecc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11972_OFFSET                                 0x00001ed0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11973_OFFSET                                 0x00001ed4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11974_OFFSET                                 0x00001ed8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11975_OFFSET                                 0x00001edc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11976_OFFSET                                 0x00001ee0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11977_OFFSET                                 0x00001ee4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11978_OFFSET                                 0x00001ee8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11979_OFFSET                                 0x00001eec

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11980_OFFSET                                 0x00001ef0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11981_OFFSET                                 0x00001ef4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11982_OFFSET                                 0x00001ef8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11983_OFFSET                                 0x00001efc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11984_OFFSET                                 0x00001f00

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11985_OFFSET                                 0x00001f04

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11986_OFFSET                                 0x00001f08

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11987_OFFSET                                 0x00001f0c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11988_OFFSET                                 0x00001f10

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11989_OFFSET                                 0x00001f14

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11990_OFFSET                                 0x00001f18

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11991_OFFSET                                 0x00001f1c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11992_OFFSET                                 0x00001f20

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11993_OFFSET                                 0x00001f24

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11994_OFFSET                                 0x00001f28

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11995_OFFSET                                 0x00001f2c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11996_OFFSET                                 0x00001f30

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11997_OFFSET                                 0x00001f34

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11998_OFFSET                                 0x00001f38

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK11999_OFFSET                                 0x00001f3c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK12000_OFFSET                                 0x00001f40

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK12001_OFFSET                                 0x00001f44

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK12002_OFFSET                                 0x00001f48

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK12003_OFFSET                                 0x00001f4c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK12004_OFFSET                                 0x00001f50

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK12005_OFFSET                                 0x00001f54

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK12006_OFFSET                                 0x00001f58

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK12007_OFFSET                                 0x00001f5c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK12008_OFFSET                                 0x00001f60

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK12009_OFFSET                                 0x00001f64

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK12010_OFFSET                                 0x00001f68

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK12011_OFFSET                                 0x00001f6c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK12012_OFFSET                                 0x00001f70

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK12013_OFFSET                                 0x00001f74

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK12014_OFFSET                                 0x00001f78

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK12015_OFFSET                                 0x00001f7c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK12016_OFFSET                                 0x00001f80

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK12017_OFFSET                                 0x00001f84

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK12018_OFFSET                                 0x00001f88

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK12019_OFFSET                                 0x00001f8c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK12020_OFFSET                                 0x00001f90

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK12021_OFFSET                                 0x00001f94

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK12022_OFFSET                                 0x00001f98

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK12023_OFFSET                                 0x00001f9c

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK12024_OFFSET                                 0x00001fa0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK12025_OFFSET                                 0x00001fa4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK12026_OFFSET                                 0x00001fa8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK12027_OFFSET                                 0x00001fac

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK12028_OFFSET                                 0x00001fb0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK12029_OFFSET                                 0x00001fb4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK12030_OFFSET                                 0x00001fb8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK12031_OFFSET                                 0x00001fbc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK12032_OFFSET                                 0x00001fc0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK12033_OFFSET                                 0x00001fc4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK12034_OFFSET                                 0x00001fc8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK12035_OFFSET                                 0x00001fcc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK12036_OFFSET                                 0x00001fd0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK12037_OFFSET                                 0x00001fd4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK12038_OFFSET                                 0x00001fd8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK12039_OFFSET                                 0x00001fdc

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK12040_OFFSET                                 0x00001fe0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK12041_OFFSET                                 0x00001fe4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK12042_OFFSET                                 0x00001fe8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK12043_OFFSET                                 0x00001fec

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK12044_OFFSET                                 0x00001ff0

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK12045_OFFSET                                 0x00001ff4

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK12046_OFFSET                                 0x00001ff8

/* 8 kB ULL SRAM */

#define RFC_ULLRAM_BANK12047_OFFSET                                 0x00001ffc

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK10
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK10_DATA_MASK                                 0xffffffff
#define RFC_ULLRAM_BANK10_DATA_SHIFT                                         0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11_DATA_MASK                                 0xffffffff
#define RFC_ULLRAM_BANK11_DATA_SHIFT                                         0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK12
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK12_DATA_MASK                                 0xffffffff
#define RFC_ULLRAM_BANK12_DATA_SHIFT                                         0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK13
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK13_DATA_MASK                                 0xffffffff
#define RFC_ULLRAM_BANK13_DATA_SHIFT                                         0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK14
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK14_DATA_MASK                                 0xffffffff
#define RFC_ULLRAM_BANK14_DATA_SHIFT                                         0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK15
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK15_DATA_MASK                                 0xffffffff
#define RFC_ULLRAM_BANK15_DATA_SHIFT                                         0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK16
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK16_DATA_MASK                                 0xffffffff
#define RFC_ULLRAM_BANK16_DATA_SHIFT                                         0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK17
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK17_DATA_MASK                                 0xffffffff
#define RFC_ULLRAM_BANK17_DATA_SHIFT                                         0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK18
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK18_DATA_MASK                                 0xffffffff
#define RFC_ULLRAM_BANK18_DATA_SHIFT                                         0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK19
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK19_DATA_MASK                                 0xffffffff
#define RFC_ULLRAM_BANK19_DATA_SHIFT                                         0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK110
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK110_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK110_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK111
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK111_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK111_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK112
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK112_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK112_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK113
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK113_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK113_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK114
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK114_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK114_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK115
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK115_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK115_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK116
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK116_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK116_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK117
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK117_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK117_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK118
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK118_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK118_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK119
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK119_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK119_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK120
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK120_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK120_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK121
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK121_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK121_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK122
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK122_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK122_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK123
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK123_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK123_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK124
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK124_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK124_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK125
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK125_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK125_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK126
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK126_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK126_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK127
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK127_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK127_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK128
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK128_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK128_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK129
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK129_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK129_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK130
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK130_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK130_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK131
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK131_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK131_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK132
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK132_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK132_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK133
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK133_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK133_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK134
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK134_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK134_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK135
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK135_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK135_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK136
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK136_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK136_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK137
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK137_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK137_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK138
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK138_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK138_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK139
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK139_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK139_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK140
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK140_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK140_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK141
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK141_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK141_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK142
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK142_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK142_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK143
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK143_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK143_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK144
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK144_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK144_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK145
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK145_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK145_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK146
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK146_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK146_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK147
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK147_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK147_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK148
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK148_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK148_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK149
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK149_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK149_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK150
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK150_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK150_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK151
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK151_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK151_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK152
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK152_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK152_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK153
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK153_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK153_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK154
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK154_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK154_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK155
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK155_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK155_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK156
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK156_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK156_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK157
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK157_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK157_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK158
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK158_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK158_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK159
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK159_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK159_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK160
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK160_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK160_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK161
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK161_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK161_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK162
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK162_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK162_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK163
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK163_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK163_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK164
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK164_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK164_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK165
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK165_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK165_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK166
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK166_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK166_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK167
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK167_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK167_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK168
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK168_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK168_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK169
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK169_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK169_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK170
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK170_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK170_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK171
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK171_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK171_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK172
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK172_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK172_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK173
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK173_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK173_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK174
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK174_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK174_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK175
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK175_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK175_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK176
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK176_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK176_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK177
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK177_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK177_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK178
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK178_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK178_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK179
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK179_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK179_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK180
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK180_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK180_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK181
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK181_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK181_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK182
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK182_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK182_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK183
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK183_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK183_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK184
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK184_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK184_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK185
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK185_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK185_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK186
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK186_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK186_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK187
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK187_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK187_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK188
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK188_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK188_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK189
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK189_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK189_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK190
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK190_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK190_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK191
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK191_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK191_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK192
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK192_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK192_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK193
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK193_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK193_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK194
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK194_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK194_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK195
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK195_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK195_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK196
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK196_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK196_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK197
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK197_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK197_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK198
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK198_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK198_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK199
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK199_DATA_MASK                                0xffffffff
#define RFC_ULLRAM_BANK199_DATA_SHIFT                                        0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1100
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1100_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1100_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1101
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1101_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1101_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1102
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1102_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1102_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1103
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1103_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1103_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1104
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1104_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1104_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1105
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1105_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1105_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1106
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1106_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1106_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1107
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1107_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1107_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1108
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1108_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1108_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1109
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1109_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1109_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1110
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1110_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1110_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1111
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1111_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1111_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1112
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1112_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1112_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1113
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1113_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1113_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1114
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1114_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1114_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1115
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1115_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1115_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1116
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1116_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1116_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1117
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1117_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1117_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1118
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1118_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1118_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1119
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1119_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1119_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1120
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1120_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1120_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1121
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1121_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1121_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1122
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1122_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1122_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1123
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1123_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1123_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1124
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1124_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1124_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1125
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1125_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1125_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1126
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1126_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1126_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1127
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1127_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1127_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1128
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1128_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1128_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1129
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1129_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1129_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1130
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1130_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1130_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1131
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1131_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1131_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1132
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1132_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1132_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1133
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1133_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1133_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1134
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1134_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1134_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1135
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1135_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1135_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1136
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1136_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1136_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1137
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1137_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1137_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1138
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1138_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1138_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1139
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1139_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1139_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1140
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1140_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1140_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1141
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1141_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1141_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1142
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1142_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1142_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1143
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1143_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1143_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1144
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1144_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1144_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1145
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1145_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1145_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1146
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1146_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1146_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1147
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1147_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1147_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1148
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1148_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1148_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1149
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1149_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1149_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1150
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1150_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1150_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1151
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1151_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1151_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1152
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1152_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1152_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1153
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1153_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1153_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1154
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1154_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1154_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1155
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1155_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1155_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1156
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1156_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1156_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1157
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1157_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1157_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1158
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1158_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1158_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1159
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1159_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1159_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1160
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1160_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1160_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1161
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1161_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1161_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1162
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1162_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1162_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1163
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1163_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1163_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1164
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1164_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1164_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1165
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1165_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1165_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1166
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1166_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1166_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1167
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1167_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1167_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1168
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1168_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1168_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1169
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1169_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1169_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1170
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1170_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1170_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1171
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1171_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1171_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1172
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1172_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1172_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1173
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1173_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1173_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1174
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1174_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1174_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1175
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1175_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1175_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1176
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1176_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1176_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1177
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1177_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1177_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1178
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1178_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1178_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1179
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1179_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1179_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1180
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1180_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1180_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1181
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1181_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1181_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1182
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1182_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1182_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1183
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1183_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1183_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1184
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1184_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1184_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1185
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1185_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1185_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1186
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1186_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1186_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1187
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1187_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1187_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1188
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1188_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1188_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1189
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1189_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1189_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1190
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1190_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1190_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1191
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1191_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1191_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1192
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1192_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1192_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1193
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1193_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1193_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1194
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1194_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1194_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1195
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1195_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1195_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1196
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1196_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1196_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1197
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1197_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1197_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1198
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1198_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1198_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1199
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1199_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1199_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1200
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1200_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1200_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1201
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1201_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1201_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1202
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1202_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1202_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1203
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1203_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1203_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1204
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1204_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1204_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1205
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1205_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1205_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1206
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1206_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1206_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1207
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1207_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1207_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1208
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1208_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1208_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1209
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1209_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1209_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1210
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1210_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1210_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1211
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1211_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1211_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1212
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1212_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1212_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1213
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1213_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1213_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1214
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1214_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1214_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1215
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1215_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1215_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1216
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1216_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1216_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1217
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1217_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1217_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1218
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1218_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1218_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1219
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1219_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1219_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1220
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1220_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1220_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1221
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1221_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1221_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1222
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1222_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1222_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1223
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1223_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1223_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1224
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1224_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1224_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1225
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1225_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1225_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1226
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1226_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1226_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1227
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1227_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1227_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1228
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1228_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1228_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1229
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1229_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1229_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1230
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1230_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1230_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1231
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1231_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1231_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1232
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1232_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1232_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1233
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1233_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1233_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1234
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1234_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1234_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1235
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1235_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1235_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1236
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1236_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1236_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1237
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1237_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1237_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1238
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1238_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1238_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1239
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1239_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1239_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1240
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1240_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1240_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1241
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1241_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1241_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1242
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1242_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1242_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1243
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1243_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1243_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1244
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1244_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1244_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1245
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1245_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1245_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1246
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1246_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1246_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1247
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1247_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1247_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1248
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1248_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1248_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1249
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1249_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1249_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1250
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1250_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1250_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1251
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1251_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1251_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1252
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1252_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1252_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1253
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1253_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1253_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1254
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1254_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1254_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1255
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1255_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1255_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1256
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1256_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1256_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1257
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1257_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1257_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1258
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1258_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1258_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1259
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1259_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1259_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1260
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1260_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1260_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1261
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1261_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1261_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1262
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1262_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1262_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1263
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1263_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1263_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1264
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1264_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1264_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1265
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1265_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1265_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1266
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1266_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1266_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1267
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1267_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1267_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1268
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1268_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1268_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1269
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1269_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1269_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1270
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1270_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1270_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1271
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1271_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1271_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1272
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1272_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1272_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1273
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1273_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1273_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1274
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1274_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1274_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1275
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1275_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1275_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1276
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1276_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1276_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1277
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1277_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1277_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1278
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1278_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1278_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1279
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1279_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1279_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1280
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1280_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1280_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1281
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1281_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1281_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1282
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1282_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1282_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1283
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1283_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1283_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1284
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1284_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1284_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1285
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1285_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1285_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1286
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1286_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1286_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1287
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1287_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1287_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1288
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1288_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1288_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1289
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1289_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1289_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1290
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1290_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1290_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1291
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1291_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1291_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1292
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1292_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1292_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1293
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1293_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1293_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1294
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1294_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1294_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1295
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1295_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1295_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1296
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1296_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1296_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1297
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1297_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1297_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1298
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1298_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1298_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1299
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1299_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1299_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1300
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1300_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1300_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1301
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1301_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1301_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1302
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1302_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1302_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1303
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1303_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1303_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1304
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1304_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1304_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1305
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1305_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1305_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1306
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1306_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1306_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1307
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1307_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1307_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1308
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1308_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1308_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1309
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1309_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1309_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1310
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1310_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1310_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1311
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1311_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1311_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1312
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1312_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1312_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1313
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1313_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1313_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1314
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1314_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1314_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1315
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1315_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1315_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1316
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1316_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1316_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1317
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1317_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1317_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1318
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1318_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1318_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1319
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1319_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1319_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1320
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1320_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1320_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1321
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1321_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1321_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1322
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1322_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1322_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1323
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1323_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1323_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1324
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1324_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1324_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1325
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1325_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1325_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1326
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1326_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1326_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1327
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1327_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1327_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1328
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1328_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1328_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1329
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1329_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1329_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1330
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1330_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1330_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1331
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1331_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1331_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1332
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1332_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1332_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1333
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1333_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1333_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1334
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1334_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1334_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1335
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1335_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1335_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1336
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1336_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1336_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1337
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1337_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1337_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1338
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1338_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1338_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1339
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1339_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1339_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1340
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1340_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1340_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1341
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1341_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1341_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1342
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1342_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1342_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1343
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1343_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1343_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1344
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1344_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1344_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1345
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1345_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1345_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1346
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1346_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1346_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1347
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1347_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1347_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1348
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1348_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1348_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1349
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1349_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1349_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1350
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1350_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1350_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1351
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1351_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1351_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1352
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1352_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1352_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1353
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1353_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1353_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1354
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1354_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1354_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1355
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1355_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1355_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1356
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1356_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1356_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1357
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1357_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1357_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1358
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1358_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1358_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1359
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1359_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1359_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1360
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1360_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1360_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1361
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1361_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1361_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1362
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1362_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1362_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1363
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1363_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1363_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1364
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1364_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1364_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1365
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1365_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1365_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1366
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1366_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1366_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1367
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1367_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1367_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1368
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1368_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1368_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1369
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1369_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1369_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1370
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1370_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1370_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1371
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1371_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1371_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1372
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1372_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1372_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1373
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1373_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1373_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1374
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1374_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1374_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1375
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1375_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1375_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1376
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1376_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1376_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1377
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1377_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1377_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1378
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1378_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1378_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1379
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1379_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1379_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1380
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1380_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1380_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1381
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1381_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1381_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1382
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1382_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1382_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1383
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1383_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1383_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1384
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1384_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1384_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1385
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1385_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1385_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1386
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1386_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1386_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1387
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1387_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1387_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1388
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1388_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1388_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1389
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1389_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1389_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1390
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1390_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1390_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1391
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1391_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1391_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1392
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1392_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1392_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1393
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1393_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1393_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1394
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1394_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1394_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1395
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1395_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1395_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1396
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1396_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1396_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1397
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1397_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1397_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1398
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1398_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1398_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1399
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1399_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1399_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1400
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1400_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1400_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1401
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1401_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1401_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1402
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1402_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1402_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1403
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1403_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1403_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1404
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1404_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1404_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1405
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1405_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1405_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1406
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1406_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1406_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1407
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1407_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1407_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1408
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1408_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1408_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1409
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1409_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1409_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1410
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1410_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1410_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1411
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1411_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1411_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1412
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1412_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1412_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1413
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1413_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1413_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1414
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1414_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1414_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1415
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1415_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1415_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1416
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1416_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1416_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1417
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1417_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1417_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1418
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1418_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1418_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1419
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1419_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1419_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1420
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1420_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1420_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1421
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1421_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1421_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1422
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1422_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1422_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1423
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1423_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1423_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1424
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1424_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1424_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1425
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1425_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1425_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1426
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1426_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1426_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1427
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1427_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1427_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1428
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1428_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1428_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1429
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1429_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1429_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1430
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1430_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1430_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1431
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1431_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1431_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1432
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1432_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1432_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1433
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1433_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1433_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1434
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1434_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1434_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1435
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1435_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1435_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1436
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1436_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1436_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1437
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1437_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1437_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1438
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1438_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1438_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1439
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1439_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1439_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1440
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1440_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1440_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1441
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1441_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1441_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1442
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1442_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1442_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1443
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1443_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1443_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1444
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1444_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1444_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1445
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1445_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1445_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1446
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1446_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1446_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1447
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1447_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1447_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1448
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1448_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1448_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1449
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1449_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1449_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1450
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1450_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1450_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1451
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1451_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1451_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1452
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1452_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1452_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1453
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1453_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1453_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1454
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1454_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1454_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1455
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1455_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1455_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1456
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1456_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1456_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1457
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1457_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1457_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1458
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1458_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1458_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1459
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1459_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1459_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1460
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1460_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1460_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1461
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1461_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1461_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1462
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1462_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1462_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1463
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1463_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1463_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1464
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1464_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1464_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1465
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1465_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1465_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1466
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1466_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1466_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1467
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1467_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1467_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1468
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1468_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1468_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1469
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1469_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1469_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1470
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1470_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1470_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1471
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1471_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1471_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1472
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1472_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1472_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1473
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1473_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1473_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1474
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1474_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1474_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1475
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1475_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1475_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1476
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1476_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1476_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1477
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1477_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1477_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1478
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1478_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1478_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1479
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1479_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1479_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1480
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1480_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1480_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1481
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1481_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1481_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1482
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1482_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1482_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1483
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1483_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1483_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1484
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1484_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1484_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1485
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1485_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1485_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1486
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1486_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1486_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1487
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1487_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1487_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1488
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1488_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1488_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1489
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1489_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1489_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1490
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1490_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1490_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1491
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1491_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1491_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1492
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1492_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1492_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1493
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1493_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1493_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1494
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1494_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1494_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1495
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1495_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1495_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1496
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1496_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1496_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1497
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1497_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1497_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1498
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1498_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1498_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1499
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1499_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1499_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1500
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1500_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1500_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1501
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1501_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1501_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1502
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1502_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1502_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1503
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1503_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1503_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1504
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1504_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1504_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1505
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1505_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1505_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1506
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1506_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1506_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1507
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1507_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1507_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1508
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1508_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1508_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1509
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1509_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1509_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1510
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1510_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1510_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1511
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1511_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1511_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1512
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1512_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1512_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1513
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1513_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1513_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1514
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1514_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1514_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1515
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1515_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1515_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1516
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1516_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1516_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1517
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1517_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1517_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1518
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1518_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1518_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1519
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1519_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1519_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1520
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1520_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1520_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1521
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1521_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1521_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1522
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1522_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1522_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1523
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1523_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1523_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1524
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1524_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1524_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1525
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1525_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1525_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1526
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1526_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1526_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1527
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1527_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1527_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1528
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1528_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1528_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1529
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1529_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1529_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1530
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1530_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1530_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1531
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1531_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1531_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1532
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1532_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1532_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1533
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1533_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1533_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1534
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1534_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1534_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1535
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1535_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1535_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1536
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1536_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1536_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1537
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1537_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1537_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1538
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1538_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1538_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1539
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1539_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1539_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1540
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1540_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1540_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1541
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1541_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1541_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1542
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1542_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1542_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1543
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1543_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1543_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1544
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1544_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1544_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1545
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1545_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1545_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1546
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1546_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1546_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1547
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1547_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1547_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1548
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1548_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1548_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1549
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1549_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1549_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1550
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1550_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1550_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1551
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1551_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1551_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1552
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1552_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1552_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1553
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1553_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1553_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1554
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1554_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1554_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1555
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1555_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1555_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1556
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1556_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1556_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1557
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1557_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1557_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1558
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1558_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1558_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1559
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1559_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1559_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1560
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1560_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1560_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1561
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1561_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1561_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1562
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1562_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1562_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1563
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1563_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1563_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1564
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1564_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1564_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1565
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1565_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1565_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1566
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1566_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1566_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1567
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1567_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1567_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1568
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1568_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1568_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1569
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1569_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1569_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1570
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1570_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1570_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1571
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1571_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1571_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1572
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1572_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1572_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1573
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1573_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1573_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1574
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1574_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1574_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1575
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1575_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1575_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1576
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1576_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1576_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1577
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1577_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1577_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1578
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1578_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1578_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1579
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1579_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1579_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1580
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1580_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1580_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1581
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1581_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1581_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1582
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1582_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1582_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1583
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1583_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1583_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1584
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1584_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1584_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1585
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1585_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1585_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1586
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1586_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1586_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1587
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1587_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1587_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1588
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1588_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1588_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1589
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1589_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1589_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1590
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1590_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1590_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1591
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1591_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1591_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1592
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1592_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1592_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1593
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1593_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1593_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1594
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1594_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1594_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1595
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1595_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1595_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1596
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1596_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1596_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1597
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1597_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1597_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1598
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1598_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1598_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1599
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1599_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1599_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1600
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1600_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1600_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1601
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1601_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1601_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1602
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1602_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1602_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1603
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1603_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1603_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1604
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1604_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1604_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1605
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1605_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1605_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1606
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1606_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1606_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1607
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1607_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1607_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1608
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1608_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1608_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1609
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1609_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1609_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1610
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1610_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1610_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1611
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1611_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1611_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1612
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1612_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1612_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1613
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1613_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1613_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1614
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1614_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1614_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1615
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1615_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1615_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1616
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1616_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1616_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1617
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1617_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1617_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1618
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1618_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1618_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1619
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1619_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1619_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1620
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1620_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1620_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1621
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1621_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1621_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1622
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1622_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1622_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1623
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1623_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1623_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1624
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1624_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1624_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1625
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1625_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1625_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1626
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1626_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1626_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1627
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1627_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1627_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1628
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1628_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1628_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1629
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1629_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1629_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1630
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1630_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1630_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1631
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1631_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1631_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1632
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1632_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1632_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1633
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1633_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1633_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1634
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1634_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1634_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1635
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1635_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1635_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1636
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1636_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1636_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1637
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1637_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1637_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1638
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1638_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1638_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1639
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1639_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1639_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1640
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1640_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1640_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1641
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1641_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1641_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1642
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1642_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1642_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1643
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1643_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1643_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1644
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1644_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1644_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1645
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1645_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1645_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1646
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1646_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1646_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1647
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1647_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1647_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1648
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1648_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1648_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1649
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1649_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1649_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1650
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1650_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1650_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1651
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1651_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1651_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1652
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1652_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1652_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1653
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1653_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1653_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1654
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1654_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1654_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1655
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1655_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1655_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1656
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1656_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1656_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1657
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1657_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1657_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1658
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1658_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1658_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1659
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1659_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1659_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1660
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1660_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1660_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1661
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1661_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1661_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1662
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1662_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1662_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1663
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1663_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1663_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1664
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1664_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1664_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1665
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1665_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1665_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1666
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1666_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1666_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1667
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1667_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1667_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1668
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1668_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1668_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1669
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1669_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1669_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1670
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1670_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1670_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1671
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1671_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1671_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1672
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1672_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1672_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1673
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1673_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1673_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1674
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1674_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1674_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1675
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1675_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1675_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1676
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1676_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1676_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1677
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1677_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1677_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1678
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1678_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1678_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1679
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1679_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1679_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1680
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1680_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1680_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1681
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1681_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1681_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1682
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1682_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1682_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1683
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1683_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1683_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1684
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1684_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1684_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1685
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1685_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1685_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1686
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1686_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1686_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1687
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1687_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1687_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1688
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1688_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1688_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1689
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1689_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1689_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1690
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1690_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1690_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1691
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1691_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1691_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1692
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1692_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1692_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1693
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1693_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1693_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1694
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1694_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1694_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1695
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1695_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1695_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1696
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1696_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1696_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1697
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1697_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1697_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1698
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1698_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1698_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1699
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1699_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1699_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1700
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1700_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1700_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1701
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1701_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1701_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1702
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1702_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1702_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1703
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1703_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1703_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1704
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1704_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1704_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1705
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1705_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1705_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1706
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1706_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1706_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1707
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1707_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1707_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1708
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1708_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1708_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1709
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1709_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1709_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1710
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1710_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1710_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1711
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1711_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1711_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1712
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1712_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1712_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1713
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1713_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1713_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1714
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1714_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1714_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1715
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1715_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1715_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1716
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1716_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1716_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1717
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1717_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1717_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1718
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1718_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1718_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1719
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1719_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1719_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1720
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1720_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1720_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1721
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1721_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1721_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1722
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1722_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1722_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1723
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1723_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1723_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1724
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1724_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1724_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1725
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1725_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1725_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1726
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1726_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1726_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1727
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1727_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1727_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1728
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1728_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1728_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1729
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1729_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1729_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1730
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1730_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1730_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1731
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1731_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1731_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1732
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1732_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1732_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1733
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1733_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1733_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1734
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1734_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1734_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1735
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1735_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1735_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1736
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1736_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1736_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1737
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1737_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1737_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1738
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1738_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1738_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1739
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1739_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1739_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1740
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1740_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1740_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1741
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1741_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1741_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1742
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1742_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1742_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1743
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1743_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1743_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1744
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1744_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1744_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1745
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1745_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1745_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1746
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1746_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1746_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1747
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1747_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1747_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1748
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1748_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1748_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1749
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1749_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1749_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1750
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1750_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1750_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1751
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1751_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1751_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1752
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1752_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1752_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1753
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1753_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1753_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1754
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1754_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1754_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1755
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1755_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1755_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1756
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1756_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1756_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1757
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1757_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1757_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1758
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1758_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1758_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1759
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1759_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1759_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1760
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1760_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1760_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1761
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1761_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1761_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1762
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1762_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1762_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1763
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1763_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1763_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1764
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1764_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1764_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1765
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1765_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1765_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1766
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1766_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1766_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1767
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1767_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1767_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1768
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1768_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1768_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1769
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1769_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1769_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1770
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1770_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1770_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1771
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1771_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1771_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1772
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1772_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1772_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1773
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1773_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1773_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1774
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1774_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1774_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1775
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1775_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1775_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1776
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1776_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1776_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1777
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1777_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1777_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1778
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1778_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1778_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1779
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1779_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1779_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1780
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1780_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1780_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1781
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1781_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1781_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1782
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1782_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1782_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1783
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1783_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1783_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1784
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1784_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1784_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1785
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1785_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1785_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1786
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1786_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1786_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1787
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1787_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1787_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1788
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1788_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1788_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1789
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1789_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1789_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1790
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1790_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1790_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1791
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1791_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1791_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1792
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1792_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1792_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1793
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1793_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1793_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1794
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1794_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1794_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1795
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1795_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1795_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1796
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1796_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1796_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1797
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1797_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1797_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1798
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1798_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1798_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1799
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1799_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1799_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1800
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1800_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1800_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1801
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1801_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1801_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1802
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1802_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1802_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1803
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1803_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1803_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1804
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1804_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1804_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1805
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1805_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1805_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1806
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1806_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1806_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1807
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1807_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1807_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1808
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1808_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1808_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1809
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1809_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1809_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1810
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1810_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1810_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1811
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1811_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1811_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1812
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1812_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1812_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1813
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1813_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1813_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1814
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1814_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1814_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1815
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1815_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1815_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1816
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1816_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1816_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1817
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1817_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1817_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1818
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1818_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1818_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1819
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1819_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1819_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1820
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1820_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1820_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1821
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1821_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1821_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1822
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1822_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1822_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1823
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1823_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1823_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1824
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1824_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1824_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1825
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1825_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1825_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1826
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1826_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1826_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1827
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1827_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1827_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1828
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1828_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1828_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1829
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1829_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1829_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1830
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1830_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1830_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1831
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1831_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1831_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1832
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1832_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1832_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1833
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1833_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1833_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1834
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1834_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1834_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1835
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1835_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1835_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1836
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1836_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1836_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1837
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1837_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1837_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1838
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1838_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1838_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1839
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1839_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1839_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1840
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1840_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1840_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1841
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1841_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1841_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1842
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1842_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1842_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1843
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1843_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1843_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1844
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1844_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1844_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1845
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1845_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1845_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1846
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1846_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1846_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1847
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1847_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1847_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1848
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1848_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1848_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1849
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1849_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1849_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1850
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1850_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1850_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1851
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1851_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1851_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1852
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1852_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1852_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1853
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1853_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1853_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1854
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1854_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1854_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1855
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1855_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1855_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1856
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1856_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1856_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1857
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1857_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1857_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1858
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1858_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1858_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1859
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1859_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1859_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1860
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1860_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1860_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1861
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1861_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1861_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1862
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1862_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1862_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1863
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1863_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1863_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1864
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1864_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1864_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1865
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1865_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1865_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1866
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1866_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1866_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1867
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1867_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1867_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1868
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1868_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1868_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1869
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1869_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1869_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1870
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1870_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1870_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1871
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1871_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1871_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1872
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1872_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1872_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1873
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1873_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1873_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1874
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1874_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1874_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1875
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1875_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1875_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1876
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1876_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1876_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1877
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1877_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1877_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1878
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1878_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1878_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1879
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1879_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1879_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1880
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1880_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1880_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1881
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1881_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1881_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1882
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1882_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1882_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1883
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1883_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1883_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1884
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1884_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1884_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1885
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1885_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1885_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1886
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1886_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1886_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1887
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1887_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1887_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1888
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1888_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1888_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1889
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1889_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1889_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1890
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1890_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1890_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1891
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1891_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1891_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1892
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1892_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1892_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1893
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1893_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1893_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1894
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1894_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1894_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1895
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1895_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1895_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1896
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1896_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1896_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1897
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1897_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1897_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1898
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1898_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1898_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1899
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1899_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1899_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1900
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1900_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1900_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1901
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1901_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1901_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1902
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1902_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1902_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1903
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1903_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1903_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1904
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1904_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1904_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1905
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1905_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1905_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1906
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1906_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1906_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1907
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1907_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1907_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1908
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1908_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1908_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1909
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1909_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1909_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1910
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1910_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1910_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1911
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1911_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1911_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1912
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1912_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1912_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1913
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1913_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1913_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1914
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1914_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1914_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1915
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1915_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1915_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1916
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1916_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1916_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1917
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1917_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1917_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1918
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1918_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1918_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1919
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1919_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1919_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1920
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1920_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1920_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1921
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1921_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1921_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1922
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1922_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1922_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1923
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1923_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1923_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1924
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1924_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1924_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1925
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1925_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1925_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1926
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1926_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1926_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1927
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1927_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1927_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1928
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1928_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1928_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1929
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1929_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1929_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1930
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1930_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1930_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1931
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1931_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1931_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1932
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1932_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1932_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1933
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1933_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1933_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1934
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1934_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1934_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1935
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1935_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1935_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1936
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1936_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1936_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1937
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1937_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1937_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1938
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1938_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1938_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1939
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1939_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1939_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1940
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1940_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1940_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1941
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1941_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1941_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1942
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1942_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1942_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1943
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1943_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1943_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1944
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1944_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1944_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1945
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1945_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1945_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1946
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1946_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1946_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1947
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1947_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1947_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1948
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1948_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1948_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1949
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1949_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1949_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1950
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1950_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1950_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1951
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1951_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1951_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1952
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1952_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1952_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1953
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1953_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1953_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1954
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1954_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1954_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1955
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1955_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1955_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1956
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1956_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1956_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1957
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1957_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1957_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1958
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1958_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1958_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1959
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1959_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1959_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1960
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1960_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1960_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1961
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1961_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1961_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1962
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1962_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1962_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1963
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1963_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1963_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1964
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1964_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1964_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1965
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1965_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1965_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1966
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1966_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1966_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1967
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1967_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1967_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1968
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1968_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1968_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1969
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1969_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1969_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1970
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1970_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1970_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1971
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1971_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1971_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1972
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1972_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1972_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1973
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1973_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1973_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1974
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1974_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1974_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1975
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1975_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1975_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1976
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1976_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1976_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1977
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1977_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1977_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1978
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1978_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1978_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1979
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1979_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1979_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1980
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1980_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1980_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1981
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1981_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1981_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1982
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1982_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1982_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1983
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1983_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1983_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1984
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1984_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1984_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1985
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1985_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1985_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1986
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1986_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1986_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1987
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1987_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1987_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1988
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1988_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1988_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1989
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1989_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1989_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1990
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1990_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1990_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1991
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1991_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1991_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1992
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1992_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1992_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1993
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1993_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1993_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1994
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1994_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1994_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1995
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1995_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1995_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1996
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1996_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1996_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1997
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1997_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1997_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1998
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1998_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1998_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK1999
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK1999_DATA_MASK                               0xffffffff
#define RFC_ULLRAM_BANK1999_DATA_SHIFT                                       0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11000
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11000_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11000_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11001
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11001_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11001_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11002
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11002_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11002_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11003
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11003_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11003_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11004
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11004_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11004_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11005
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11005_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11005_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11006
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11006_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11006_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11007
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11007_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11007_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11008
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11008_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11008_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11009
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11009_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11009_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11010
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11010_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11010_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11011
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11011_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11011_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11012
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11012_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11012_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11013
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11013_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11013_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11014
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11014_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11014_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11015
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11015_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11015_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11016
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11016_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11016_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11017
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11017_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11017_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11018
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11018_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11018_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11019
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11019_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11019_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11020
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11020_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11020_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11021
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11021_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11021_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11022
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11022_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11022_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11023
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11023_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11023_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11024
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11024_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11024_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11025
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11025_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11025_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11026
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11026_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11026_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11027
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11027_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11027_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11028
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11028_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11028_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11029
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11029_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11029_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11030
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11030_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11030_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11031
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11031_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11031_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11032
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11032_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11032_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11033
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11033_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11033_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11034
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11034_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11034_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11035
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11035_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11035_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11036
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11036_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11036_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11037
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11037_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11037_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11038
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11038_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11038_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11039
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11039_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11039_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11040
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11040_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11040_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11041
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11041_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11041_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11042
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11042_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11042_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11043
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11043_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11043_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11044
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11044_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11044_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11045
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11045_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11045_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11046
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11046_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11046_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11047
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11047_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11047_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11048
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11048_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11048_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11049
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11049_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11049_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11050
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11050_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11050_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11051
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11051_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11051_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11052
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11052_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11052_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11053
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11053_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11053_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11054
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11054_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11054_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11055
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11055_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11055_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11056
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11056_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11056_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11057
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11057_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11057_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11058
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11058_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11058_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11059
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11059_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11059_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11060
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11060_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11060_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11061
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11061_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11061_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11062
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11062_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11062_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11063
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11063_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11063_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11064
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11064_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11064_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11065
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11065_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11065_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11066
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11066_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11066_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11067
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11067_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11067_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11068
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11068_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11068_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11069
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11069_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11069_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11070
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11070_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11070_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11071
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11071_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11071_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11072
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11072_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11072_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11073
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11073_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11073_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11074
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11074_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11074_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11075
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11075_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11075_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11076
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11076_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11076_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11077
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11077_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11077_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11078
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11078_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11078_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11079
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11079_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11079_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11080
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11080_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11080_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11081
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11081_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11081_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11082
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11082_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11082_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11083
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11083_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11083_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11084
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11084_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11084_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11085
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11085_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11085_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11086
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11086_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11086_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11087
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11087_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11087_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11088
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11088_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11088_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11089
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11089_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11089_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11090
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11090_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11090_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11091
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11091_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11091_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11092
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11092_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11092_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11093
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11093_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11093_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11094
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11094_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11094_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11095
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11095_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11095_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11096
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11096_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11096_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11097
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11097_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11097_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11098
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11098_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11098_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11099
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11099_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11099_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11100
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11100_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11100_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11101
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11101_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11101_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11102
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11102_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11102_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11103
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11103_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11103_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11104
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11104_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11104_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11105
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11105_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11105_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11106
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11106_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11106_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11107
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11107_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11107_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11108
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11108_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11108_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11109
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11109_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11109_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11110
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11110_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11110_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11111
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11111_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11111_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11112
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11112_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11112_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11113
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11113_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11113_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11114
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11114_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11114_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11115
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11115_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11115_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11116
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11116_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11116_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11117
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11117_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11117_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11118
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11118_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11118_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11119
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11119_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11119_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11120
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11120_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11120_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11121
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11121_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11121_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11122
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11122_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11122_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11123
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11123_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11123_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11124
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11124_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11124_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11125
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11125_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11125_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11126
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11126_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11126_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11127
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11127_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11127_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11128
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11128_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11128_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11129
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11129_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11129_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11130
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11130_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11130_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11131
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11131_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11131_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11132
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11132_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11132_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11133
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11133_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11133_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11134
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11134_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11134_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11135
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11135_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11135_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11136
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11136_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11136_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11137
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11137_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11137_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11138
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11138_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11138_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11139
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11139_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11139_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11140
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11140_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11140_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11141
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11141_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11141_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11142
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11142_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11142_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11143
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11143_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11143_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11144
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11144_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11144_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11145
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11145_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11145_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11146
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11146_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11146_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11147
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11147_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11147_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11148
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11148_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11148_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11149
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11149_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11149_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11150
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11150_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11150_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11151
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11151_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11151_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11152
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11152_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11152_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11153
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11153_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11153_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11154
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11154_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11154_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11155
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11155_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11155_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11156
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11156_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11156_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11157
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11157_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11157_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11158
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11158_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11158_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11159
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11159_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11159_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11160
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11160_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11160_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11161
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11161_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11161_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11162
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11162_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11162_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11163
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11163_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11163_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11164
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11164_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11164_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11165
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11165_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11165_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11166
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11166_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11166_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11167
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11167_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11167_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11168
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11168_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11168_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11169
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11169_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11169_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11170
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11170_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11170_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11171
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11171_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11171_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11172
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11172_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11172_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11173
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11173_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11173_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11174
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11174_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11174_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11175
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11175_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11175_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11176
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11176_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11176_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11177
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11177_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11177_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11178
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11178_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11178_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11179
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11179_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11179_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11180
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11180_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11180_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11181
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11181_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11181_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11182
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11182_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11182_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11183
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11183_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11183_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11184
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11184_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11184_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11185
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11185_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11185_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11186
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11186_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11186_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11187
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11187_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11187_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11188
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11188_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11188_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11189
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11189_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11189_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11190
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11190_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11190_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11191
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11191_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11191_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11192
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11192_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11192_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11193
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11193_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11193_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11194
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11194_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11194_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11195
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11195_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11195_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11196
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11196_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11196_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11197
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11197_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11197_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11198
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11198_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11198_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11199
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11199_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11199_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11200
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11200_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11200_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11201
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11201_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11201_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11202
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11202_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11202_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11203
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11203_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11203_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11204
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11204_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11204_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11205
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11205_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11205_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11206
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11206_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11206_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11207
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11207_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11207_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11208
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11208_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11208_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11209
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11209_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11209_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11210
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11210_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11210_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11211
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11211_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11211_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11212
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11212_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11212_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11213
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11213_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11213_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11214
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11214_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11214_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11215
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11215_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11215_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11216
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11216_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11216_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11217
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11217_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11217_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11218
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11218_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11218_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11219
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11219_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11219_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11220
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11220_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11220_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11221
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11221_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11221_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11222
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11222_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11222_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11223
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11223_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11223_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11224
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11224_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11224_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11225
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11225_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11225_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11226
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11226_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11226_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11227
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11227_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11227_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11228
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11228_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11228_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11229
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11229_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11229_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11230
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11230_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11230_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11231
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11231_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11231_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11232
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11232_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11232_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11233
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11233_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11233_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11234
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11234_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11234_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11235
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11235_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11235_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11236
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11236_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11236_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11237
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11237_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11237_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11238
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11238_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11238_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11239
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11239_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11239_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11240
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11240_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11240_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11241
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11241_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11241_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11242
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11242_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11242_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11243
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11243_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11243_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11244
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11244_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11244_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11245
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11245_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11245_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11246
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11246_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11246_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11247
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11247_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11247_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11248
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11248_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11248_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11249
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11249_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11249_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11250
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11250_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11250_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11251
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11251_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11251_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11252
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11252_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11252_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11253
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11253_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11253_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11254
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11254_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11254_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11255
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11255_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11255_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11256
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11256_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11256_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11257
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11257_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11257_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11258
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11258_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11258_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11259
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11259_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11259_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11260
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11260_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11260_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11261
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11261_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11261_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11262
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11262_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11262_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11263
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11263_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11263_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11264
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11264_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11264_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11265
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11265_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11265_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11266
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11266_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11266_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11267
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11267_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11267_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11268
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11268_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11268_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11269
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11269_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11269_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11270
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11270_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11270_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11271
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11271_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11271_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11272
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11272_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11272_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11273
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11273_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11273_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11274
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11274_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11274_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11275
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11275_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11275_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11276
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11276_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11276_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11277
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11277_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11277_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11278
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11278_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11278_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11279
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11279_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11279_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11280
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11280_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11280_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11281
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11281_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11281_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11282
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11282_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11282_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11283
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11283_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11283_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11284
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11284_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11284_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11285
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11285_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11285_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11286
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11286_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11286_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11287
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11287_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11287_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11288
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11288_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11288_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11289
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11289_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11289_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11290
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11290_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11290_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11291
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11291_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11291_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11292
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11292_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11292_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11293
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11293_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11293_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11294
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11294_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11294_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11295
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11295_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11295_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11296
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11296_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11296_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11297
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11297_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11297_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11298
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11298_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11298_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11299
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11299_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11299_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11300
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11300_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11300_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11301
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11301_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11301_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11302
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11302_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11302_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11303
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11303_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11303_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11304
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11304_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11304_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11305
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11305_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11305_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11306
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11306_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11306_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11307
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11307_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11307_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11308
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11308_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11308_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11309
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11309_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11309_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11310
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11310_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11310_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11311
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11311_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11311_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11312
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11312_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11312_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11313
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11313_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11313_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11314
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11314_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11314_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11315
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11315_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11315_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11316
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11316_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11316_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11317
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11317_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11317_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11318
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11318_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11318_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11319
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11319_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11319_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11320
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11320_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11320_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11321
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11321_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11321_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11322
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11322_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11322_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11323
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11323_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11323_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11324
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11324_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11324_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11325
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11325_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11325_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11326
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11326_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11326_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11327
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11327_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11327_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11328
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11328_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11328_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11329
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11329_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11329_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11330
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11330_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11330_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11331
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11331_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11331_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11332
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11332_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11332_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11333
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11333_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11333_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11334
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11334_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11334_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11335
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11335_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11335_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11336
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11336_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11336_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11337
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11337_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11337_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11338
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11338_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11338_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11339
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11339_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11339_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11340
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11340_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11340_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11341
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11341_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11341_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11342
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11342_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11342_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11343
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11343_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11343_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11344
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11344_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11344_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11345
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11345_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11345_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11346
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11346_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11346_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11347
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11347_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11347_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11348
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11348_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11348_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11349
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11349_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11349_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11350
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11350_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11350_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11351
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11351_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11351_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11352
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11352_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11352_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11353
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11353_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11353_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11354
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11354_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11354_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11355
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11355_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11355_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11356
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11356_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11356_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11357
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11357_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11357_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11358
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11358_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11358_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11359
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11359_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11359_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11360
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11360_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11360_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11361
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11361_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11361_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11362
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11362_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11362_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11363
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11363_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11363_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11364
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11364_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11364_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11365
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11365_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11365_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11366
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11366_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11366_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11367
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11367_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11367_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11368
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11368_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11368_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11369
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11369_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11369_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11370
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11370_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11370_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11371
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11371_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11371_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11372
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11372_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11372_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11373
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11373_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11373_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11374
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11374_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11374_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11375
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11375_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11375_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11376
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11376_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11376_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11377
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11377_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11377_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11378
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11378_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11378_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11379
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11379_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11379_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11380
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11380_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11380_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11381
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11381_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11381_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11382
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11382_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11382_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11383
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11383_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11383_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11384
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11384_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11384_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11385
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11385_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11385_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11386
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11386_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11386_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11387
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11387_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11387_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11388
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11388_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11388_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11389
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11389_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11389_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11390
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11390_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11390_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11391
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11391_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11391_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11392
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11392_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11392_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11393
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11393_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11393_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11394
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11394_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11394_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11395
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11395_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11395_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11396
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11396_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11396_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11397
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11397_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11397_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11398
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11398_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11398_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11399
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11399_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11399_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11400
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11400_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11400_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11401
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11401_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11401_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11402
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11402_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11402_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11403
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11403_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11403_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11404
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11404_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11404_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11405
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11405_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11405_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11406
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11406_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11406_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11407
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11407_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11407_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11408
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11408_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11408_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11409
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11409_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11409_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11410
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11410_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11410_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11411
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11411_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11411_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11412
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11412_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11412_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11413
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11413_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11413_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11414
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11414_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11414_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11415
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11415_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11415_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11416
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11416_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11416_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11417
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11417_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11417_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11418
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11418_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11418_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11419
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11419_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11419_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11420
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11420_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11420_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11421
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11421_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11421_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11422
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11422_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11422_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11423
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11423_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11423_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11424
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11424_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11424_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11425
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11425_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11425_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11426
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11426_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11426_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11427
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11427_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11427_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11428
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11428_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11428_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11429
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11429_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11429_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11430
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11430_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11430_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11431
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11431_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11431_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11432
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11432_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11432_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11433
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11433_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11433_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11434
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11434_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11434_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11435
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11435_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11435_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11436
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11436_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11436_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11437
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11437_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11437_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11438
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11438_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11438_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11439
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11439_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11439_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11440
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11440_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11440_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11441
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11441_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11441_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11442
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11442_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11442_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11443
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11443_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11443_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11444
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11444_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11444_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11445
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11445_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11445_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11446
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11446_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11446_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11447
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11447_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11447_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11448
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11448_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11448_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11449
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11449_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11449_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11450
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11450_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11450_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11451
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11451_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11451_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11452
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11452_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11452_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11453
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11453_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11453_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11454
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11454_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11454_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11455
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11455_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11455_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11456
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11456_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11456_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11457
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11457_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11457_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11458
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11458_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11458_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11459
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11459_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11459_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11460
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11460_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11460_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11461
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11461_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11461_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11462
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11462_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11462_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11463
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11463_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11463_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11464
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11464_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11464_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11465
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11465_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11465_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11466
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11466_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11466_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11467
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11467_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11467_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11468
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11468_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11468_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11469
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11469_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11469_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11470
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11470_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11470_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11471
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11471_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11471_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11472
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11472_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11472_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11473
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11473_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11473_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11474
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11474_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11474_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11475
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11475_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11475_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11476
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11476_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11476_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11477
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11477_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11477_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11478
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11478_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11478_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11479
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11479_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11479_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11480
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11480_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11480_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11481
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11481_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11481_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11482
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11482_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11482_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11483
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11483_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11483_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11484
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11484_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11484_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11485
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11485_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11485_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11486
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11486_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11486_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11487
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11487_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11487_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11488
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11488_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11488_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11489
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11489_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11489_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11490
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11490_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11490_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11491
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11491_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11491_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11492
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11492_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11492_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11493
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11493_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11493_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11494
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11494_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11494_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11495
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11495_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11495_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11496
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11496_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11496_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11497
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11497_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11497_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11498
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11498_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11498_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11499
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11499_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11499_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11500
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11500_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11500_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11501
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11501_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11501_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11502
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11502_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11502_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11503
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11503_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11503_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11504
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11504_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11504_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11505
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11505_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11505_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11506
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11506_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11506_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11507
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11507_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11507_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11508
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11508_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11508_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11509
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11509_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11509_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11510
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11510_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11510_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11511
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11511_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11511_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11512
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11512_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11512_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11513
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11513_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11513_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11514
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11514_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11514_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11515
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11515_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11515_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11516
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11516_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11516_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11517
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11517_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11517_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11518
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11518_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11518_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11519
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11519_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11519_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11520
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11520_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11520_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11521
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11521_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11521_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11522
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11522_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11522_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11523
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11523_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11523_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11524
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11524_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11524_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11525
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11525_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11525_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11526
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11526_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11526_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11527
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11527_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11527_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11528
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11528_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11528_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11529
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11529_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11529_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11530
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11530_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11530_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11531
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11531_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11531_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11532
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11532_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11532_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11533
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11533_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11533_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11534
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11534_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11534_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11535
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11535_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11535_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11536
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11536_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11536_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11537
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11537_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11537_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11538
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11538_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11538_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11539
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11539_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11539_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11540
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11540_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11540_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11541
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11541_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11541_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11542
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11542_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11542_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11543
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11543_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11543_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11544
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11544_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11544_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11545
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11545_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11545_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11546
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11546_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11546_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11547
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11547_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11547_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11548
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11548_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11548_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11549
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11549_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11549_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11550
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11550_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11550_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11551
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11551_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11551_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11552
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11552_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11552_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11553
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11553_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11553_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11554
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11554_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11554_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11555
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11555_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11555_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11556
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11556_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11556_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11557
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11557_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11557_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11558
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11558_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11558_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11559
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11559_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11559_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11560
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11560_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11560_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11561
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11561_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11561_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11562
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11562_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11562_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11563
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11563_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11563_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11564
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11564_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11564_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11565
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11565_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11565_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11566
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11566_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11566_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11567
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11567_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11567_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11568
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11568_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11568_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11569
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11569_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11569_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11570
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11570_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11570_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11571
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11571_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11571_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11572
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11572_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11572_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11573
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11573_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11573_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11574
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11574_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11574_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11575
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11575_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11575_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11576
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11576_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11576_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11577
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11577_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11577_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11578
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11578_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11578_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11579
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11579_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11579_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11580
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11580_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11580_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11581
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11581_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11581_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11582
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11582_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11582_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11583
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11583_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11583_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11584
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11584_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11584_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11585
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11585_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11585_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11586
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11586_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11586_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11587
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11587_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11587_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11588
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11588_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11588_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11589
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11589_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11589_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11590
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11590_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11590_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11591
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11591_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11591_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11592
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11592_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11592_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11593
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11593_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11593_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11594
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11594_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11594_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11595
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11595_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11595_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11596
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11596_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11596_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11597
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11597_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11597_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11598
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11598_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11598_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11599
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11599_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11599_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11600
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11600_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11600_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11601
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11601_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11601_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11602
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11602_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11602_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11603
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11603_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11603_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11604
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11604_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11604_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11605
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11605_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11605_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11606
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11606_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11606_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11607
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11607_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11607_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11608
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11608_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11608_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11609
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11609_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11609_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11610
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11610_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11610_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11611
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11611_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11611_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11612
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11612_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11612_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11613
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11613_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11613_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11614
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11614_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11614_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11615
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11615_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11615_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11616
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11616_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11616_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11617
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11617_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11617_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11618
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11618_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11618_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11619
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11619_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11619_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11620
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11620_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11620_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11621
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11621_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11621_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11622
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11622_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11622_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11623
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11623_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11623_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11624
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11624_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11624_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11625
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11625_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11625_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11626
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11626_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11626_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11627
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11627_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11627_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11628
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11628_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11628_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11629
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11629_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11629_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11630
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11630_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11630_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11631
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11631_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11631_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11632
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11632_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11632_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11633
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11633_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11633_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11634
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11634_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11634_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11635
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11635_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11635_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11636
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11636_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11636_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11637
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11637_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11637_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11638
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11638_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11638_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11639
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11639_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11639_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11640
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11640_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11640_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11641
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11641_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11641_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11642
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11642_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11642_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11643
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11643_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11643_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11644
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11644_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11644_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11645
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11645_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11645_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11646
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11646_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11646_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11647
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11647_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11647_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11648
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11648_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11648_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11649
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11649_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11649_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11650
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11650_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11650_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11651
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11651_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11651_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11652
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11652_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11652_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11653
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11653_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11653_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11654
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11654_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11654_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11655
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11655_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11655_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11656
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11656_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11656_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11657
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11657_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11657_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11658
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11658_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11658_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11659
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11659_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11659_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11660
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11660_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11660_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11661
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11661_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11661_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11662
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11662_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11662_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11663
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11663_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11663_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11664
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11664_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11664_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11665
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11665_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11665_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11666
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11666_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11666_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11667
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11667_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11667_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11668
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11668_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11668_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11669
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11669_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11669_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11670
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11670_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11670_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11671
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11671_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11671_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11672
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11672_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11672_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11673
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11673_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11673_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11674
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11674_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11674_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11675
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11675_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11675_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11676
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11676_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11676_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11677
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11677_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11677_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11678
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11678_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11678_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11679
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11679_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11679_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11680
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11680_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11680_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11681
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11681_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11681_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11682
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11682_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11682_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11683
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11683_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11683_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11684
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11684_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11684_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11685
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11685_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11685_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11686
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11686_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11686_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11687
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11687_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11687_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11688
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11688_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11688_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11689
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11689_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11689_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11690
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11690_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11690_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11691
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11691_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11691_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11692
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11692_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11692_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11693
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11693_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11693_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11694
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11694_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11694_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11695
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11695_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11695_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11696
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11696_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11696_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11697
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11697_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11697_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11698
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11698_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11698_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11699
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11699_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11699_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11700
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11700_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11700_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11701
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11701_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11701_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11702
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11702_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11702_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11703
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11703_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11703_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11704
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11704_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11704_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11705
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11705_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11705_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11706
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11706_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11706_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11707
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11707_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11707_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11708
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11708_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11708_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11709
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11709_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11709_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11710
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11710_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11710_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11711
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11711_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11711_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11712
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11712_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11712_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11713
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11713_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11713_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11714
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11714_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11714_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11715
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11715_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11715_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11716
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11716_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11716_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11717
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11717_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11717_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11718
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11718_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11718_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11719
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11719_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11719_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11720
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11720_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11720_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11721
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11721_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11721_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11722
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11722_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11722_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11723
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11723_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11723_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11724
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11724_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11724_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11725
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11725_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11725_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11726
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11726_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11726_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11727
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11727_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11727_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11728
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11728_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11728_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11729
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11729_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11729_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11730
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11730_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11730_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11731
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11731_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11731_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11732
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11732_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11732_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11733
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11733_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11733_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11734
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11734_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11734_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11735
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11735_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11735_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11736
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11736_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11736_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11737
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11737_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11737_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11738
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11738_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11738_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11739
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11739_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11739_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11740
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11740_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11740_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11741
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11741_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11741_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11742
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11742_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11742_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11743
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11743_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11743_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11744
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11744_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11744_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11745
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11745_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11745_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11746
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11746_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11746_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11747
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11747_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11747_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11748
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11748_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11748_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11749
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11749_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11749_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11750
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11750_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11750_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11751
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11751_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11751_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11752
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11752_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11752_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11753
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11753_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11753_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11754
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11754_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11754_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11755
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11755_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11755_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11756
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11756_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11756_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11757
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11757_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11757_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11758
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11758_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11758_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11759
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11759_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11759_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11760
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11760_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11760_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11761
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11761_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11761_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11762
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11762_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11762_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11763
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11763_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11763_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11764
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11764_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11764_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11765
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11765_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11765_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11766
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11766_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11766_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11767
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11767_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11767_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11768
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11768_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11768_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11769
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11769_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11769_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11770
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11770_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11770_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11771
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11771_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11771_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11772
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11772_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11772_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11773
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11773_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11773_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11774
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11774_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11774_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11775
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11775_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11775_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11776
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11776_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11776_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11777
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11777_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11777_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11778
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11778_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11778_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11779
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11779_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11779_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11780
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11780_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11780_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11781
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11781_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11781_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11782
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11782_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11782_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11783
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11783_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11783_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11784
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11784_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11784_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11785
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11785_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11785_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11786
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11786_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11786_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11787
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11787_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11787_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11788
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11788_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11788_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11789
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11789_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11789_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11790
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11790_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11790_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11791
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11791_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11791_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11792
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11792_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11792_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11793
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11793_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11793_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11794
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11794_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11794_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11795
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11795_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11795_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11796
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11796_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11796_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11797
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11797_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11797_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11798
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11798_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11798_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11799
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11799_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11799_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11800
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11800_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11800_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11801
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11801_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11801_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11802
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11802_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11802_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11803
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11803_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11803_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11804
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11804_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11804_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11805
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11805_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11805_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11806
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11806_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11806_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11807
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11807_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11807_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11808
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11808_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11808_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11809
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11809_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11809_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11810
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11810_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11810_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11811
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11811_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11811_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11812
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11812_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11812_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11813
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11813_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11813_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11814
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11814_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11814_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11815
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11815_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11815_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11816
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11816_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11816_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11817
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11817_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11817_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11818
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11818_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11818_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11819
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11819_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11819_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11820
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11820_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11820_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11821
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11821_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11821_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11822
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11822_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11822_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11823
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11823_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11823_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11824
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11824_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11824_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11825
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11825_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11825_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11826
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11826_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11826_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11827
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11827_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11827_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11828
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11828_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11828_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11829
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11829_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11829_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11830
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11830_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11830_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11831
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11831_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11831_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11832
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11832_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11832_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11833
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11833_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11833_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11834
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11834_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11834_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11835
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11835_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11835_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11836
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11836_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11836_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11837
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11837_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11837_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11838
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11838_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11838_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11839
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11839_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11839_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11840
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11840_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11840_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11841
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11841_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11841_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11842
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11842_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11842_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11843
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11843_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11843_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11844
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11844_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11844_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11845
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11845_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11845_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11846
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11846_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11846_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11847
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11847_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11847_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11848
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11848_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11848_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11849
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11849_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11849_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11850
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11850_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11850_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11851
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11851_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11851_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11852
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11852_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11852_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11853
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11853_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11853_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11854
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11854_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11854_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11855
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11855_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11855_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11856
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11856_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11856_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11857
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11857_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11857_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11858
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11858_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11858_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11859
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11859_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11859_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11860
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11860_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11860_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11861
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11861_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11861_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11862
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11862_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11862_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11863
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11863_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11863_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11864
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11864_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11864_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11865
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11865_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11865_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11866
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11866_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11866_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11867
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11867_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11867_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11868
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11868_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11868_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11869
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11869_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11869_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11870
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11870_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11870_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11871
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11871_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11871_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11872
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11872_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11872_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11873
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11873_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11873_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11874
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11874_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11874_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11875
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11875_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11875_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11876
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11876_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11876_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11877
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11877_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11877_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11878
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11878_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11878_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11879
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11879_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11879_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11880
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11880_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11880_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11881
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11881_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11881_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11882
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11882_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11882_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11883
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11883_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11883_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11884
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11884_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11884_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11885
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11885_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11885_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11886
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11886_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11886_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11887
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11887_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11887_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11888
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11888_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11888_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11889
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11889_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11889_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11890
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11890_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11890_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11891
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11891_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11891_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11892
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11892_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11892_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11893
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11893_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11893_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11894
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11894_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11894_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11895
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11895_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11895_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11896
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11896_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11896_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11897
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11897_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11897_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11898
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11898_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11898_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11899
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11899_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11899_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11900
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11900_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11900_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11901
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11901_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11901_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11902
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11902_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11902_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11903
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11903_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11903_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11904
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11904_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11904_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11905
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11905_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11905_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11906
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11906_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11906_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11907
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11907_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11907_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11908
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11908_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11908_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11909
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11909_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11909_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11910
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11910_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11910_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11911
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11911_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11911_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11912
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11912_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11912_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11913
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11913_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11913_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11914
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11914_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11914_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11915
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11915_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11915_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11916
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11916_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11916_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11917
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11917_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11917_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11918
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11918_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11918_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11919
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11919_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11919_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11920
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11920_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11920_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11921
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11921_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11921_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11922
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11922_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11922_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11923
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11923_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11923_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11924
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11924_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11924_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11925
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11925_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11925_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11926
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11926_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11926_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11927
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11927_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11927_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11928
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11928_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11928_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11929
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11929_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11929_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11930
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11930_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11930_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11931
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11931_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11931_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11932
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11932_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11932_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11933
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11933_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11933_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11934
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11934_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11934_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11935
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11935_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11935_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11936
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11936_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11936_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11937
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11937_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11937_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11938
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11938_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11938_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11939
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11939_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11939_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11940
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11940_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11940_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11941
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11941_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11941_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11942
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11942_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11942_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11943
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11943_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11943_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11944
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11944_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11944_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11945
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11945_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11945_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11946
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11946_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11946_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11947
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11947_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11947_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11948
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11948_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11948_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11949
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11949_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11949_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11950
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11950_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11950_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11951
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11951_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11951_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11952
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11952_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11952_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11953
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11953_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11953_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11954
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11954_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11954_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11955
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11955_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11955_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11956
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11956_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11956_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11957
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11957_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11957_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11958
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11958_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11958_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11959
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11959_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11959_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11960
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11960_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11960_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11961
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11961_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11961_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11962
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11962_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11962_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11963
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11963_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11963_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11964
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11964_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11964_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11965
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11965_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11965_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11966
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11966_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11966_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11967
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11967_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11967_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11968
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11968_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11968_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11969
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11969_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11969_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11970
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11970_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11970_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11971
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11971_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11971_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11972
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11972_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11972_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11973
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11973_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11973_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11974
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11974_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11974_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11975
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11975_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11975_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11976
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11976_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11976_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11977
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11977_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11977_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11978
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11978_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11978_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11979
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11979_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11979_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11980
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11980_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11980_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11981
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11981_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11981_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11982
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11982_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11982_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11983
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11983_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11983_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11984
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11984_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11984_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11985
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11985_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11985_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11986
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11986_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11986_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11987
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11987_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11987_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11988
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11988_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11988_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11989
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11989_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11989_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11990
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11990_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11990_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11991
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11991_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11991_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11992
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11992_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11992_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11993
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11993_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11993_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11994
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11994_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11994_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11995
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11995_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11995_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11996
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11996_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11996_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11997
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11997_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11997_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11998
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11998_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11998_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK11999
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK11999_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK11999_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK12000
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK12000_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK12000_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK12001
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK12001_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK12001_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK12002
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK12002_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK12002_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK12003
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK12003_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK12003_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK12004
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK12004_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK12004_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK12005
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK12005_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK12005_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK12006
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK12006_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK12006_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK12007
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK12007_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK12007_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK12008
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK12008_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK12008_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK12009
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK12009_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK12009_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK12010
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK12010_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK12010_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK12011
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK12011_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK12011_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK12012
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK12012_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK12012_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK12013
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK12013_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK12013_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK12014
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK12014_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK12014_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK12015
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK12015_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK12015_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK12016
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK12016_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK12016_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK12017
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK12017_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK12017_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK12018
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK12018_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK12018_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK12019
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK12019_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK12019_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK12020
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK12020_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK12020_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK12021
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK12021_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK12021_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK12022
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK12022_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK12022_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK12023
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK12023_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK12023_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK12024
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK12024_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK12024_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK12025
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK12025_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK12025_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK12026
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK12026_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK12026_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK12027
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK12027_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK12027_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK12028
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK12028_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK12028_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK12029
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK12029_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK12029_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK12030
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK12030_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK12030_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK12031
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK12031_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK12031_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK12032
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK12032_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK12032_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK12033
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK12033_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK12033_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK12034
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK12034_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK12034_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK12035
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK12035_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK12035_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK12036
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK12036_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK12036_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK12037
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK12037_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK12037_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK12038
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK12038_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK12038_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK12039
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK12039_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK12039_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK12040
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK12040_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK12040_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK12041
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK12041_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK12041_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK12042
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK12042_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK12042_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK12043
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK12043_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK12043_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK12044
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK12044_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK12044_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK12045
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK12045_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK12045_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK12046
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK12046_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK12046_DATA_SHIFT                                      0

/******************************************************************************
 *
 * Register: RFC_ULLRAM_BANK12047
 *
 ******************************************************************************
 * Field:  [31:0] DATA
 *
 * SRAM data
 */

#define RFC_ULLRAM_BANK12047_DATA_MASK                              0xffffffff
#define RFC_ULLRAM_BANK12047_DATA_SHIFT                                      0

#endif /* __ARCH_ARM_SRC_TIVA_HARDWARE_CC13X2_CC26X2_V1_RFC_ULLRAM_H */
