+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                       ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-----------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; inst1|rst_controller_001|alt_rst_req_sync_uq1                                                                   ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|rst_controller_001|alt_rst_sync_uq1                                                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|rst_controller_001                                                                                        ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|rst_controller|alt_rst_req_sync_uq1                                                                       ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|rst_controller|alt_rst_sync_uq1                                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|rst_controller                                                                                            ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|irq_mapper                                                                                                ; 7     ; 27             ; 2            ; 27             ; 32     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|avalon_st_adapter_011|error_adapter_0                                                   ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|avalon_st_adapter_011                                                                   ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|avalon_st_adapter_010|error_adapter_0                                                   ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|avalon_st_adapter_010                                                                   ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|avalon_st_adapter_009|error_adapter_0                                                   ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|avalon_st_adapter_009                                                                   ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|avalon_st_adapter_008|error_adapter_0                                                   ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|avalon_st_adapter_008                                                                   ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|avalon_st_adapter_007|error_adapter_0                                                   ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|avalon_st_adapter_007                                                                   ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|avalon_st_adapter_006|error_adapter_0                                                   ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|avalon_st_adapter_006                                                                   ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|avalon_st_adapter_005|error_adapter_0                                                   ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|avalon_st_adapter_005                                                                   ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                   ; 22    ; 1              ; 2            ; 1              ; 21     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|avalon_st_adapter_004                                                                   ; 22    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                   ; 22    ; 1              ; 2            ; 1              ; 21     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|avalon_st_adapter_003                                                                   ; 22    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                   ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|avalon_st_adapter_002                                                                   ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                   ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|avalon_st_adapter_001                                                                   ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|avalon_st_adapter                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|sdram_s1_cmd_width_adapter                                                              ; 124   ; 3              ; 0            ; 3              ; 101    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|onchip_mem_s1_cmd_width_adapter                                                         ; 124   ; 3              ; 0            ; 3              ; 101    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|sdram_s1_rsp_width_adapter|uncompressor                                                 ; 41    ; 4              ; 0            ; 4              ; 32     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|sdram_s1_rsp_width_adapter                                                              ; 106   ; 3              ; 0            ; 3              ; 119    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|onchip_mem_s1_rsp_width_adapter|uncompressor                                            ; 41    ; 4              ; 0            ; 4              ; 32     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|onchip_mem_s1_rsp_width_adapter                                                         ; 106   ; 3              ; 0            ; 3              ; 119    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_mux_001|arb|adder                                                                   ; 12    ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_mux_001|arb                                                                         ; 7     ; 0              ; 4            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_mux_001                                                                             ; 357   ; 0              ; 0            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_mux|arb|adder                                                                       ; 48    ; 24             ; 0            ; 24             ; 24     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_mux|arb                                                                             ; 16    ; 0              ; 4            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_mux                                                                                 ; 1419  ; 0              ; 0            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_demux_011                                                                           ; 121   ; 1              ; 2            ; 1              ; 119    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_demux_010                                                                           ; 121   ; 1              ; 2            ; 1              ; 119    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_demux_009                                                                           ; 121   ; 1              ; 2            ; 1              ; 119    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_demux_008                                                                           ; 121   ; 1              ; 2            ; 1              ; 119    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_demux_007                                                                           ; 121   ; 1              ; 2            ; 1              ; 119    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_demux_006                                                                           ; 121   ; 1              ; 2            ; 1              ; 119    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_demux_005                                                                           ; 121   ; 1              ; 2            ; 1              ; 119    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_demux_004                                                                           ; 122   ; 4              ; 2            ; 4              ; 237    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_demux_003                                                                           ; 122   ; 4              ; 2            ; 4              ; 237    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_demux_002                                                                           ; 122   ; 4              ; 2            ; 4              ; 237    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_demux_001                                                                           ; 121   ; 1              ; 2            ; 1              ; 119    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_demux                                                                               ; 121   ; 1              ; 2            ; 1              ; 119    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_mux_011                                                                             ; 121   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_mux_010                                                                             ; 121   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_mux_009                                                                             ; 121   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_mux_008                                                                             ; 121   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_mux_007                                                                             ; 121   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_mux_006                                                                             ; 121   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_mux_005                                                                             ; 121   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_mux_004|arb|adder                                                                   ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_mux_004|arb                                                                         ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_mux_004                                                                             ; 239   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_mux_003|arb|adder                                                                   ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_mux_003|arb                                                                         ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_mux_003                                                                             ; 239   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_mux_002|arb|adder                                                                   ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_mux_002|arb                                                                         ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_mux_002                                                                             ; 239   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_mux_001                                                                             ; 121   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_mux                                                                                 ; 121   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_demux_001                                                                           ; 134   ; 9              ; 11           ; 9              ; 355    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_demux                                                                               ; 143   ; 144            ; 2            ; 144            ; 1417   ; 144             ; 144           ; 144             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|sdram_s1_burst_adapter|altera_merlin_burst_adapter_uncompressed_only.burst_adapter      ; 103   ; 3              ; 5            ; 3              ; 101    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|sdram_s1_burst_adapter                                                                  ; 103   ; 0              ; 0            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|onchip_mem_s1_burst_adapter|altera_merlin_burst_adapter_uncompressed_only.burst_adapter ; 103   ; 3              ; 5            ; 3              ; 101    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|onchip_mem_s1_burst_adapter                                                             ; 103   ; 0              ; 0            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cpu_instruction_master_limiter                                                          ; 240   ; 0              ; 0            ; 0              ; 249    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cpu_data_master_limiter                                                                 ; 240   ; 0              ; 0            ; 0              ; 249    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|router_013|the_default_decode                                                           ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|router_013                                                                              ; 109   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|router_012|the_default_decode                                                           ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|router_012                                                                              ; 109   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|router_011|the_default_decode                                                           ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|router_011                                                                              ; 109   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|router_010|the_default_decode                                                           ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|router_010                                                                              ; 109   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|router_009|the_default_decode                                                           ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|router_009                                                                              ; 109   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|router_008|the_default_decode                                                           ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|router_008                                                                              ; 109   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|router_007|the_default_decode                                                           ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|router_007                                                                              ; 109   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|router_006|the_default_decode                                                           ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|router_006                                                                              ; 91    ; 0              ; 2            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|router_005|the_default_decode                                                           ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|router_005                                                                              ; 91    ; 0              ; 2            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|router_004|the_default_decode                                                           ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|router_004                                                                              ; 109   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|router_003|the_default_decode                                                           ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|router_003                                                                              ; 109   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|router_002|the_default_decode                                                           ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|router_002                                                                              ; 109   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|router_001|the_default_decode                                                           ; 0     ; 16             ; 0            ; 16             ; 16     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|router_001                                                                              ; 109   ; 0              ; 6            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|router|the_default_decode                                                               ; 0     ; 16             ; 0            ; 16             ; 16     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|router                                                                                  ; 109   ; 0              ; 6            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|switches_s1_agent_rsp_fifo                                                              ; 149   ; 39             ; 0            ; 39             ; 108    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|switches_s1_agent|uncompressor                                                          ; 41    ; 1              ; 0            ; 1              ; 39     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|switches_s1_agent                                                                       ; 303   ; 39             ; 49           ; 39             ; 319    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|leds_red_s1_agent_rsp_fifo                                                              ; 149   ; 39             ; 0            ; 39             ; 108    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|leds_red_s1_agent|uncompressor                                                          ; 41    ; 1              ; 0            ; 1              ; 39     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|leds_red_s1_agent                                                                       ; 303   ; 39             ; 49           ; 39             ; 319    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|leds_green_s1_agent_rsp_fifo                                                            ; 149   ; 39             ; 0            ; 39             ; 108    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|leds_green_s1_agent|uncompressor                                                        ; 41    ; 1              ; 0            ; 1              ; 39     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|leds_green_s1_agent                                                                     ; 303   ; 39             ; 49           ; 39             ; 319    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|keys_s1_agent_rsp_fifo                                                                  ; 149   ; 39             ; 0            ; 39             ; 108    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|keys_s1_agent|uncompressor                                                              ; 41    ; 1              ; 0            ; 1              ; 39     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|keys_s1_agent                                                                           ; 303   ; 39             ; 49           ; 39             ; 319    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|timer_1_s1_agent_rsp_fifo                                                               ; 149   ; 39             ; 0            ; 39             ; 108    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|timer_1_s1_agent|uncompressor                                                           ; 41    ; 1              ; 0            ; 1              ; 39     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|timer_1_s1_agent                                                                        ; 303   ; 39             ; 49           ; 39             ; 319    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|timer_0_s1_agent_rsp_fifo                                                               ; 149   ; 39             ; 0            ; 39             ; 108    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|timer_0_s1_agent|uncompressor                                                           ; 41    ; 1              ; 0            ; 1              ; 39     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|timer_0_s1_agent                                                                        ; 303   ; 39             ; 49           ; 39             ; 319    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|uart_s1_agent_rsp_fifo                                                                  ; 149   ; 39             ; 0            ; 39             ; 108    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|uart_s1_agent|uncompressor                                                              ; 41    ; 1              ; 0            ; 1              ; 39     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|uart_s1_agent                                                                           ; 303   ; 39             ; 49           ; 39             ; 319    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|sdram_s1_agent_rdata_fifo                                                               ; 63    ; 41             ; 0            ; 41             ; 20     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|sdram_s1_agent_rsp_fifo                                                                 ; 131   ; 39             ; 0            ; 39             ; 90     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|sdram_s1_agent|uncompressor                                                             ; 41    ; 1              ; 0            ; 1              ; 39     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|sdram_s1_agent                                                                          ; 235   ; 22             ; 33           ; 22             ; 248    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|onchip_mem_s1_agent_rsp_fifo                                                            ; 131   ; 39             ; 0            ; 39             ; 90     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|onchip_mem_s1_agent|uncompressor                                                        ; 41    ; 1              ; 0            ; 1              ; 39     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|onchip_mem_s1_agent                                                                     ; 235   ; 22             ; 33           ; 22             ; 248    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cpu_debug_mem_slave_agent_rsp_fifo                                                      ; 149   ; 39             ; 0            ; 39             ; 108    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cpu_debug_mem_slave_agent|uncompressor                                                  ; 41    ; 1              ; 0            ; 1              ; 39     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cpu_debug_mem_slave_agent                                                               ; 303   ; 39             ; 49           ; 39             ; 319    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|lcd_control_slave_agent_rsp_fifo                                                        ; 149   ; 39             ; 0            ; 39             ; 108    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|lcd_control_slave_agent|uncompressor                                                    ; 41    ; 1              ; 0            ; 1              ; 39     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|lcd_control_slave_agent                                                                 ; 303   ; 39             ; 49           ; 39             ; 319    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                              ; 149   ; 39             ; 0            ; 39             ; 108    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|jtag_uart_avalon_jtag_slave_agent|uncompressor                                          ; 41    ; 1              ; 0            ; 1              ; 39     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|jtag_uart_avalon_jtag_slave_agent                                                       ; 303   ; 39             ; 49           ; 39             ; 319    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cpu_instruction_master_agent                                                            ; 189   ; 39             ; 87           ; 39             ; 141    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cpu_data_master_agent                                                                   ; 189   ; 39             ; 87           ; 39             ; 141    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|switches_s1_translator                                                                  ; 108   ; 6              ; 26           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|leds_red_s1_translator                                                                  ; 108   ; 6              ; 26           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|leds_green_s1_translator                                                                ; 108   ; 6              ; 26           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|keys_s1_translator                                                                      ; 108   ; 6              ; 26           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|timer_1_s1_translator                                                                   ; 92    ; 22             ; 41           ; 22             ; 55     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|timer_0_s1_translator                                                                   ; 92    ; 22             ; 41           ; 22             ; 55     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|uart_s1_translator                                                                      ; 92    ; 22             ; 41           ; 22             ; 57     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|sdram_s1_translator                                                                     ; 73    ; 4              ; 3            ; 4              ; 61     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|onchip_mem_s1_translator                                                                ; 73    ; 7              ; 11           ; 7              ; 53     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cpu_debug_mem_slave_translator                                                          ; 108   ; 5              ; 16           ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|lcd_control_slave_translator                                                            ; 84    ; 30             ; 50           ; 30             ; 47     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|jtag_uart_avalon_jtag_slave_translator                                                  ; 108   ; 5              ; 27           ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cpu_instruction_master_translator                                                       ; 109   ; 51             ; 2            ; 51             ; 102    ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cpu_data_master_translator                                                              ; 109   ; 12             ; 2            ; 12             ; 102    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0                                                                                         ; 376   ; 0              ; 0            ; 0              ; 418    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|uart|the_nios2_system_uart_regs                                                                           ; 41    ; 9              ; 3            ; 9              ; 41     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|uart|the_nios2_system_uart_rx|the_nios2_system_uart_rx_stimulus_source                                    ; 14    ; 0              ; 13           ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|uart|the_nios2_system_uart_rx                                                                             ; 16    ; 1              ; 0            ; 1              ; 13     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|uart|the_nios2_system_uart_tx                                                                             ; 24    ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|uart                                                                                                      ; 26    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|timer_1                                                                                                   ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|timer_0                                                                                                   ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|switches                                                                                                  ; 22    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|sdram_pll|reset_from_locked                                                                               ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|sdram_pll|sys_pll|PLL_for_DE_Series_Boards|auto_generated                                                 ; 2     ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|sdram_pll|sys_pll                                                                                         ; 2     ; 0              ; 1            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|sdram_pll                                                                                                 ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|sdram|the_nios2_system_sdram_input_efifo_module                                                           ; 45    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|sdram                                                                                                     ; 45    ; 1              ; 1            ; 1              ; 39     ; 1               ; 1             ; 1               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; inst1|onchip_mem|the_altsyncram|auto_generated|mux2                                                             ; 33    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|onchip_mem|the_altsyncram|auto_generated|decode3                                                          ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|onchip_mem|the_altsyncram|auto_generated                                                                  ; 35    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|onchip_mem                                                                                                ; 39    ; 1              ; 1            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|leds_red                                                                                                  ; 38    ; 14             ; 14           ; 14             ; 50     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|leds_green                                                                                                ; 38    ; 23             ; 23           ; 23             ; 41     ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|lcd                                                                                                       ; 15    ; 0              ; 3            ; 0              ; 11     ; 0               ; 0             ; 0               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|keys                                                                                                      ; 41    ; 0              ; 29           ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart|the_nios2_system_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                          ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart|the_nios2_system_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                    ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart|the_nios2_system_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                         ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart|the_nios2_system_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw          ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart|the_nios2_system_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                      ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart|the_nios2_system_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo                                 ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart|the_nios2_system_jtag_uart_scfifo_r|rfifo|auto_generated                                        ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart|the_nios2_system_jtag_uart_scfifo_r                                                             ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart|the_nios2_system_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                          ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart|the_nios2_system_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                    ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart|the_nios2_system_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                         ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart|the_nios2_system_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw          ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart|the_nios2_system_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                      ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart|the_nios2_system_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo                                 ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart|the_nios2_system_jtag_uart_scfifo_w|wfifo|auto_generated                                        ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart|the_nios2_system_jtag_uart_scfifo_w                                                             ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart                                                                                                 ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|cpu                                                                                                   ; 151   ; 1              ; 27           ; 1              ; 125    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu                                                                                                       ; 151   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1                                                                                                           ; 24    ; 0              ; 0            ; 0              ; 53     ; 0               ; 0             ; 0               ; 24    ; 0              ; 0            ; 0                ; 0                 ;
+-----------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
