`timescale  1ns/1ns
////////////////////////////////////////////////////////////////////////
// Author        : EmbedFire
// å®éªŒå¹³å°: é‡ç«FPGAç³»åˆ—å¼?å‘æ¿
// å…¬å¸    : http://www.embedfire.com
// è®ºå›    : http://www.firebbs.cn
// æ·˜å®    : https://fire-stm32.taobao.com
////////////////////////////////////////////////////////////////////////

module  uart_tx
#(
    parameter   UART_BPS    =   'd921600,         //ä¸²å£æ³¢ç‰¹ç?
    parameter   CLK_FREQ    =   'd20_000_000    //æ—¶é’Ÿé¢‘ç‡
)
(
     input   wire            sys_clk     ,   //ç³»ç»Ÿæ—¶é’Ÿ50MHz
     input   wire            sys_rst_n   ,   //å…¨å±€å¤ä½
     input   wire    [7:0]   pi_data     ,   //æ¨¡å—è¾“å…¥çš?8bitæ•°æ®
     input   wire            pi_flag     ,   //å¹¶è¡Œæ•°æ®æœ‰æ•ˆæ ‡å¿—ä¿¡å·
 
     output  reg             tx              //ä¸²è½¬å¹¶åçš?1bitæ•°æ®
);

//********************************************************************//
//****************** Parameter and Internal Signal *******************//
//********************************************************************//
//localparam    define
localparam  BAUD_CNT_MAX    =   CLK_FREQ/UART_BPS+1 ;

//reg   define
reg [12:0]  baud_cnt;
reg         bit_flag;
reg [3:0]   bit_cnt ;
reg         work_en ;

//********************************************************************//
//***************************** Main Code ****************************//
//********************************************************************//
//work_en:æ¥æ”¶æ•°æ®å·¥ä½œä½¿èƒ½ä¿¡å·
always@(posedge sys_clk or negedge sys_rst_n)
        if(sys_rst_n == 1'b0)
            work_en <= 1'b0;
        else    if(pi_flag == 1'b1)
            work_en <= 1'b1;
        else    if((bit_flag == 1'b1) && (bit_cnt == 4'd9))
            work_en <= 1'b0;

//baud_cnt:æ³¢ç‰¹ç‡è®¡æ•°å™¨è®¡æ•°ï¼Œä»0è®¡æ•°åˆ°BAUD_CNT_MAX - 1
always@(posedge sys_clk or negedge sys_rst_n)
        if(sys_rst_n == 1'b0)
            baud_cnt <= 13'b0;
        else    if((baud_cnt == BAUD_CNT_MAX - 1) || (work_en == 1'b0))
            baud_cnt <= 13'b0;
        else    if(work_en == 1'b1)
            baud_cnt <= baud_cnt + 1'b1;

//bit_flag:å½“baud_cntè®¡æ•°å™¨è®¡æ•°åˆ°1æ—¶è®©bit_flagæ‹‰é«˜ä¸?ä¸ªæ—¶é’Ÿçš„é«˜ç”µå¹?
always@(posedge sys_clk or negedge sys_rst_n)
        if(sys_rst_n == 1'b0)
            bit_flag <= 1'b0;
        else    if(baud_cnt == 13'd1)
            bit_flag <= 1'b1;
        else
            bit_flag <= 1'b0;

//bit_cnt:æ•°æ®ä½æ•°ä¸ªæ•°è®¡æ•°ï¼?10ä¸ªæœ‰æ•ˆæ•°æ®ï¼ˆå«èµ·å§‹ä½å’Œåœæ­¢ä½ï¼‰åˆ°æ¥åè®¡æ•°å™¨æ¸…é›?
always@(posedge sys_clk or negedge sys_rst_n)
    if(sys_rst_n == 1'b0)
        bit_cnt <= 4'b0;
    else    if((bit_flag == 1'b1) && (bit_cnt == 4'd9))
        bit_cnt <= 4'b0;
    else    if((bit_flag == 1'b1) && (work_en == 1'b1))
        bit_cnt <= bit_cnt + 1'b1;

//tx:è¾“å‡ºæ•°æ®åœ¨æ»¡è¶³rs232åè®®ï¼ˆèµ·å§‹ä½ä¸?0ï¼Œåœæ­¢ä½ä¸?1ï¼‰çš„æƒ…å†µä¸‹ä¸€ä½ä¸€ä½è¾“å‡?
always@(posedge sys_clk or negedge sys_rst_n)
        if(sys_rst_n == 1'b0)
            tx <= 1'b1; //ç©ºé—²çŠ¶æ?æ—¶ä¸ºé«˜ç”µå¹³
        else    if(bit_flag == 1'b1)
            case(bit_cnt)
                0       : tx <= 1'b0;
                1       : tx <= pi_data[0];
                2       : tx <= pi_data[1];
                3       : tx <= pi_data[2];
                4       : tx <= pi_data[3];
                5       : tx <= pi_data[4];
                6       : tx <= pi_data[5];
                7       : tx <= pi_data[6];
                8       : tx <= pi_data[7];
                9       : tx <= 1'b1;
                default : tx <= 1'b1;
            endcase

endmodule
