//
// Generated by Bluespec Compiler, version 2023.07-7-g527eaa0b (build 527eaa0b)
//
// On Sat Oct 21 23:23:00 IST 2023
//
//
// Ports:
// Name                         I/O  size props
// mv_get_sort                    O    64
// RDY_mv_get_sort                O     1 const
// CLK                            I     1 unused
// RST_N                          I     1 unused
// mv_get_sort_a                  I    32
// mv_get_sort_b                  I    32
//
// Combinational paths from inputs to outputs:
//   (mv_get_sort_a, mv_get_sort_b) -> mv_get_sort
//
//

`ifdef BSV_ASSIGNMENT_DELAY
`else
  `define BSV_ASSIGNMENT_DELAY
`endif

`ifdef BSV_POSITIVE_RESET
  `define BSV_RESET_VALUE 1'b1
  `define BSV_RESET_EDGE posedge
`else
  `define BSV_RESET_VALUE 1'b0
  `define BSV_RESET_EDGE negedge
`endif

module mk_cae(CLK,
	      RST_N,

	      mv_get_sort_a,
	      mv_get_sort_b,
	      mv_get_sort,
	      RDY_mv_get_sort);
  input  CLK;
  input  RST_N;

  // value method mv_get_sort
  input  [31 : 0] mv_get_sort_a;
  input  [31 : 0] mv_get_sort_b;
  output [63 : 0] mv_get_sort;
  output RDY_mv_get_sort;

  // signals for module outputs
  wire [63 : 0] mv_get_sort;
  wire RDY_mv_get_sort;

  // value method mv_get_sort
  assign mv_get_sort =
	     ((mv_get_sort_a ^ 32'h80000000) <=
	      (mv_get_sort_b ^ 32'h80000000)) ?
	       { mv_get_sort_a, mv_get_sort_b } :
	       { mv_get_sort_b, mv_get_sort_a } ;
  assign RDY_mv_get_sort = 1'd1 ;
endmodule  // mk_cae

