圖一、切換式直流降壓控制電路 
 
(A)類比轉數位單元 
本計畫中使用串列式比較器來當作數位轉類比訊號單元，其中包含兩個比較器，一個
是一般型的類比電壓比較器，另一個是有遲滯特性的比較器，一般型的比較器用來比對降
壓電路的輸出電壓Vo 和參考電壓 Vref，若輸出電壓小於參考電壓(Vo < Vref)，則比較器輸出
為3.3伏特(相當於數位電路的邏輯1)，反之若輸出電壓大於參考電壓(Vo > Vref)，則比較器
輸出0伏特(相當於數位電路的邏輯0)。 
遲滯型的比較器也是同時比對降壓電路的輸出 Vo和參考電壓 Vref的關係，但是遲滯型
比較器的輸出不像一般型比較器有絕對的轉態電壓，例如：如果參考電壓設定在 1.8 伏特，
若降壓電路的輸出大於 1.8 伏特，則比較器輸出為邏輯 0，反之則輸出邏輯 1，如圖二中的
藍色實線；而遲滯型比較器的輸入與輸出關係如圖二中的黃色虛線，降壓電路的輸出電壓
Vo要大於參考電壓 Vref再加上一個自設值Δ，其輸出才會由邏輯 1轉成邏輯 0(Vo > Vref +Δ)，
而若輸出已為邏輯 0，則降壓電路輸出 Vo要小於參考電壓 Vref減掉一個自設值Δ，才會由邏
輯 0轉為邏輯 1(Vo < Vref -Δ)，因此遲滯型比較器在輸出轉態上有留下一個區間，如圖二 
H
L
Vref Vref+?Vref-?  
圖二、一般型比較器與遲滯型比較器輸入對輸出關係圖 
(B)誤差處理狀態機 
類比的電壓訊號經過串列式遲滯比較器比對以後，產生相當於數位電路中的邏輯訊號
(3.3 伏特相當於邏輯 1，0伏特相當於邏輯 0)，雖然已經得到數位的 0、1訊號，但數位電
路仍無法辨識每個對應的 0、1 訊號所代表的意義，因此這些 0、1 訊號需要經過簡易的編
碼，以方便讓數位電路作進一步處理。 
本計畫所需要的是判斷降壓電路輸出 Vo和參考電壓 Vref的關係，並藉由此關係來產生
出誤差訊號 e[n]，也是補償器的輸入訊號，而本計畫中所設計的誤差訊號 e[n]，分成九個
層級，分別為十進制的+4、+3、+2、+1、0、-1、-2、-3、-4，+4 表示降壓電路輸出 Vo遠
小於參考電壓 Vref，-4 表示降壓電路輸出 Vo 遠大於參考電壓 Vref，0 表示降壓電路輸出 Vo
幾乎相同或是相同於參考電壓 Vref，而其他層級正值(+)表示降壓電路輸出 Vo小於參考電壓
Vref，負值(-)表示降壓電路輸出 Vo大於參考電壓 Vref，數字越大表示和參考電壓差越多，越
小則越接近。 
在本計畫中，我們將編碼的單元用狀態機來設計，而其中九個層級等同於狀態機的九
個狀態，如圖三。 
+4 +3 +2 +1 0 -1 -2 -3 -4
VrefVo<Vref Vo>Vref  
圖三、誤差處理狀態機 
 
(C)多重查表式數位補償器 
因此由多重查表的概念加上誤差處理狀態機的設計，整合出預估型多重查表的補償
器，在誤差處理狀態機設計上，由於我們設計的是循序式的狀態機(誤差訊號 e[n]和 e[n-1]
之間為+1、-1 或不變)，所以在誤差訊號 e[n]的產生上會有規律因此我們可以得到 e[n]、
e[n-1]及 e[n-2]的所有情況，因此可以先計算出比例機分微分控制方程式中的
 2
架構如圖六。Delay-cell Hybrid DPWM Output Waveform：如圖五 
MUX
DFF
Array
Clock rebuild
SR
latch
S
d[7:4]
Counter
duty(y)
Comparator Rd[3:0]
d[n]
q[n]
q[14:0]
 
圖六、混合式脈波寬度調變器 
 
二、實測結果 
測試的過程中，一開始未接被動元件，我們先用四組類比電壓源，分別當作 core、pad、
參考電壓和輸入電壓(降壓電路輸出)，電路重置之前先將輸入電壓歸為零，重置之後再依
據輸出 duty 波型來漸漸調整大小 
.我們用數位示波器來檢查訊號随負載改變的影響。圖七顯示輸出訊號的波形，(負載
電流改變由 100mA 到 500mA) ，而圖八顯示輸出訊號於電源開啟瞬間的波形，此段時間約
為 100us。 
 
圖七、負載電流改變由 100mA 到 500mA 之輸
出訊號波形  
 
圖八、輸出訊號於電源開啟瞬間的波形 
 
三、結論與討論 
高頻功率轉換器之全查表數位脈波寬度控制器是藉由感測切換式直流降壓電路的輸出
電壓與參考電壓的差值，來針對差值作迴授補償的動作，再以脈波寬度調變器來加以控制，
而量測結果得知，再脈波寬度調變器的功能是正常的，但無法對於定電壓範圍內鎖住 duty
值，判斷可能是感測類比電壓得比較器設計上的問題。 
 
技術特點說明： 
1. State-machine based error process unit 
2. Multiple-access table look-up DIP 
3. Low-power dissipation digital PWM 
 4
國科會補助計畫衍生研發成果推廣資料表
日期:2010/08/02
國科會補助計畫
計畫名稱: 使用數位脈波調整之高頻降壓轉換器積體電路製作之研究發展
計畫主持人: 杜弘隆
計畫編號: 99-2622-E-030-001-CC3 學門領域: 積體電路及系統設計 
研發成果名稱
(中文) 使用數位脈波調整之高頻降壓轉換器積體電路製作之研究發展
(英文) Development on the IC implementation of high-frequency buck converters based on 
digital PWM
成果歸屬機構
輔仁大學 發明人
(創作人)
杜弘隆,李居澤,蕭勝發,莊勝凱,
黃政偉
技術說明
(中文) 本合作計畫將多年的高頻功率轉換器的研究心得以現行工業界的積體電路製程技
術加以實作。而積體電路實作的主要考量在於良率及界面功能，以期滿足爾後發
展成系統晶片的一部分。不同於傳統的類比電源轉換器，吾人利用查表法之多相
位(multi-phase)數位脈波調整器的新架構。而我們開發此架構的目的亦在其所
包含的各個子電路也絕大部分可和系統晶片的子電路共用。初步的調整器架構包
含類比的比較器、一個錯誤處理單元、一個使用多重查表法的PID數位補償器及
多相位數位脈波寬度調整器。因為少了一些不必要的運算，所以此架構使用時能
夠減少其本身的功率消耗。
(英文) The co-operative research project is aimed at implementing the controller with the state-
of-the-art IC technology based on the existed research results in high-frequency DC buck 
conversion. The targets of the design and implementation will focus on the yield and its 
interface functions in order to further develop the controller as a standard functional block 
of SOC. Compared with the conventional analog buck converters, we employ the 
architecture of table look-up based multi-phase digital PWM regulator, which we wish 
the blocks in the proposed architecture can also be employed in a SOC chip. The 
preliminary architecture will include analog comparators, an error process unit (EPU), a 
table look-up based PID compensator, and a multi-phase digital PWM. Since there is no 
redundant operation, the architecture can consume less power.
產業別 電機及電子機械器材業
技術/產品應用範圍
須具備有供應電壓轉換之所有電子產品, 諸如筆記型電腦、數位相機、手機、mp3撥放
器...等等。 
技術移轉可行性及
預期效益
技術移轉可行性: 
此計畫之合作企業為一IC設計公司，主要從事消費性IC設計及銷售並兼有IC設計後段佈
局之設計服務項目，故技術移轉十分可行。 
 
本計畫期望達到的具體成果條列如下： 
1.產品生命週期過短在微利時代是無可避免的! 有效率地運用資源才能解決困境。透過
與學校合作，由研究生先行研究欲開發系統之各子電路然後再向公司報告必能增進產品
開發之時效性，並減少工程師的壓力。 
2.利用學校之設備與課程加強學生未來工作上所需的訓練，如熟悉積體電路模擬軟體使
用。另一方面，亦可讓學校研究生了解產業之需求，如此所學才不致與將來工作脫節。 
3.轉移直流對直流降壓轉換器的設計原理及相關技術。 
4.利用測試晶片的製作，在欲使用的製程中找出一較佳的設計參數值，輔助設計工程師
做製程參數設定。進而提高良率，減少生產成本。 
5.建立產品設計技術及製程之知識資料庫，對於量產之各系列產品時，更具有低成本、
高品質的優勢。 
註：本項研發成果若尚未申請專利，請勿揭露可申請專利之主要內容。
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
本計畫直接移轉 PWM power regulator controller IC 的所有技術給合作廠商
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
