\documentclass[conference]{IEEEtran}

% ===== 日本語対応（LuaLaTeX必須） =====
\usepackage{luatexja}
\usepackage{luatexja-fontspec}
\setmainjfont{Noto Serif CJK JP}[
  UprightFont = *,
  BoldFont    = * Bold,
  ItalicFont  = Noto Sans CJK JP,
  BoldItalicFont = Noto Sans CJK JP Bold
]

% ===== パッケージ =====
\usepackage{graphicx}
\usepackage{amsmath}
\usepackage{siunitx}
\usepackage{hyperref}
\usepackage{url}
\usepackage{cite}
\usepackage{booktabs}
\usepackage{multirow}
\usepackage{balance}
\usepackage{tikz}
\usetikzlibrary{patterns,arrows.meta,positioning}
\usepackage{pgfplots}
\usepgfplotslibrary{fillbetween}
\pgfplotsset{compat=1.18}

% ===== 図フォルダ =====
\graphicspath{{figures/}}

% ===== 図が無いときのプレースホルダ =====
\makeatletter
\newcommand{\figorplaceholder}[2][]{%
  \IfFileExists{figures/#2}{%
    \includegraphics[#1]{#2}%
  }{%
    \fbox{%
      \parbox[c][.40\columnwidth][c]{.40\columnwidth}{%
        \centering 図ファイル欠落\\Missing:\\{\ttfamily\detokenize{#2}}%
      }%
    }%
  }%
}
\makeatother

% ===== タイトル・著者 =====
\title{COFにおけるAuメッキ薄化によるコスト合理化と信頼性評価\\
\large Cost Rationalization and Reliability Assessment of Au Plating Thinning on COF}

\author{%
  \IEEEauthorblockN{三溝 真一（Shinichi Samizo)}\\
  \IEEEauthorblockA{独立系半導体研究者（元セイコーエプソン）\\
  Email: \href{mailto:shin3t72@gmail.com}{shin3t72@gmail.com}\\
  GitHub: \url{https://github.com/Samizo-AITL}}%
}

\begin{document}
\maketitle

% ===== Abstract =====
\begin{abstract}
\textbf{和文要旨}：本論文は、ビジネスインクジェット（BIJ）プリントヘッドに用いられる
COF基板におけるAuメッキ厚の合理化について報告する。
Au厚仕様を $0.425 \pm 0.125\,\mu$m と定め、
NPC接合信頼性試験およびエレクトロマイグレーション評価を通じて
下限 $0.30\,\mu$m に十分なマージンを確認した。
その結果、品質と信頼性を維持しつつ大幅なコスト削減が可能であることを示した。

\medskip
\textbf{Abstract}: This paper reports the rationalization of Au plating thickness
in Chip-on-Film (COF) for Business Inkjet (BIJ) printheads.
A new specification of $0.425 \pm 0.125\,\mu$m was validated
through Non-conductive Paste (NPC) bonding reliability and electromigration tests,
confirming sufficient margin at the lower limit of $0.30\,\mu$m.
The results demonstrate that significant cost reduction can be achieved
while maintaining product quality and reliability.
\end{abstract}

\begin{IEEEkeywords}
Auメッキ薄化 (Au plating thinning)，
COF，
NPC接合 (NPC bonding)，
ビジネスインクジェットヘッド (Business Inkjet head)，
エレクトロマイグレーション (Electromigration)，
コスト合理化 (Cost reduction)
\end{IEEEkeywords}

% ===== 本文 =====
\section{背景（Background）}
ビジネスインクジェット（BIJ）ヘッドにおけるコスト合理化は、
一時的な課題ではなく、各社が継続的かつ定常的に進める経営上の必須活動である。
特に、COF（Chip-on-Film）配線上のAuメッキは材料費に占める比率が大きく、
その厚みを最適化することは直接的なコスト削減効果をもたらす。
一方で、Auは電気的安定性と耐食性を担保する重要要素であり、
薄化の許容範囲を誤れば実装信頼性や長期耐久性を損なうリスクが高い。

従って本研究では、従来の経験則や設計マージンに依存せず、
定量的な信頼性試験および劣化メカニズム解析を通じて、
Auメッキの厚さ下限を明確化しつつコスト合理化を図ることを目的とした。

\section{COF製造フローとAuメッキ（COF Flow and Au Plating）}
COFはポリイミドフィルム上に銅箔（CLL：Copper Clad Laminate）をラミネートした構造を基材とする。
製造フローは以下のように大別される：
\begin{enumerate}
  \item Cuパターン形成：フォトリソグラフィとエッチングにより回路パターンを形成。
  \item 表面処理：Ni下地（\SI{0.5}{\micro\meter}）を電解めっきし、拡散バリア兼接合界面安定化層とする。
  \item Auメッキ：電解Auめっきにより表面を仕上げ、実装性・耐食性を確保。
\end{enumerate}

新仕様ではAu厚を $0.425 \pm 0.125\,\mu$m とし、下限 $0.30\,\mu$m を必ず満たすことを条件とした。
工程能力として $\sigma=\SI{0.025}{\micro\meter}$ を達成し、Cpk$\geq$1.67（工程不良率$<0.6$ppm相当）を確保する。
これにより量産下で統計的に十分な信頼性マージンを維持できることを設計上保証した。

\section{NPC接合と実装信頼性（NPC Bonding and Reliability）}
uTFP（ultra-thin film piezo）アクチュエータは、COF上にNPC（Non-Conductive Paste）接合で実装される。
NPCは導電粒子を含まないエポキシ系樹脂であり、以下の特徴を有する：
\begin{itemize}
  \item \textbf{接合機構}：Au/AuあるいはAu/Cuの金属界面を直接熱圧着し、分子拡散により金属接合を実現。
  \item \textbf{樹脂の役割}：電気的には絶縁であり、機械的な保持力・隙間充填・応力分散を担う。
  \item \textbf{プロセス条件}：典型的には $200^\circ\mathrm{C}$ 前後、数秒〜十数秒の加圧加熱で接合を完了。
\end{itemize}

本研究での評価項目は以下の通り：
\begin{enumerate}
  \item \textbf{接続抵抗安定性}：温湿度ストレス下での抵抗変化率を監視。
  \item \textbf{剥離モード解析}：破断後の界面観察により、金属破断・樹脂破断・界面剥離を識別。
  \item \textbf{曲げ・折り耐久性}：実機相当の折り曲げ半径で繰返し応力を与え、導通維持性を評価。
\end{enumerate}

これらの評価により、Au薄化がNPC接合の信頼性に及ぼす影響を多角的に検証した。

% ===== 本文 =====
\section{背景（Background）}
ビジネスインクジェット（BIJ）プリントヘッドにおいては、
製品の競争力維持のために継続的なコスト合理化活動が求められている。
COF（Chip-on-Film）配線上のAuメッキは材料コスト比率が高く、
合理化効果が大きい領域である。
ただし、Auは接合信頼性や電気的安定性に直結するため、
安易な薄化は製品故障リスクを増大させる。
本研究は、既存仕様（\SI{0.5}{\micro\meter}程度）を見直し、
信頼性を維持したまま新仕様（$0.425 \pm 0.125\,\mu$m）を策定し、
実用化するための評価・検証を実施したものである。

\section{COF製造フローとAuメッキ（COF Flow and Au Plating）}
COFはポリイミドベースの銅張積層板（CLL: Copper Laminated Laminate）を出発点とする。
製造フローは以下の通りである：
\begin{enumerate}
  \item 銅箔（\SI{12}{\micro\meter}厚）のラミネート基材に感光ドライフィルムを適用。
  \item フォトリソ工程により回路パターンを形成し、エッチングで銅配線を得る。
  \item 配線表面にNiバリア層（\SI{0.5}{\micro\meter}）を電解めっき。
  \item その上にAuメッキを電解で析出。
\end{enumerate}
従来はAu厚みを\SI{0.5}{\micro\meter}とする仕様が多かったが、
今回の合理化では工程能力（$\sigma \approx \SI{0.025}{\micro\meter}$）を活かし、
新仕様$0.425 \pm 0.125\,\mu$mを策定した。
下限\SI{0.30}{\micro\meter}を堅持しつつ、工程能力指数Cpkを1.67以上とする設計により、
量産安定性と信頼性を両立させた。

\section{NPC接合と実装信頼性（NPC Bonding and Reliability）}
本研究で対象とするuTFPアクチュエータはCOF上にNPC（Non-Conductive Paste）接合で実装される。
NPCは導電粒子を含まないエポキシ系樹脂であり、
圧着時にAu/AuまたはAu/Cu界面を金属的に接合すると同時に、
樹脂が隙間充填と機械的保持を担う。
そのため電気的に安定し、かつ応力緩和効果を有する。

評価項目は以下の通りである：
\begin{itemize}
  \item \textbf{接続抵抗安定性}：高温高湿環境下での抵抗変動。
  \item \textbf{剥離モード解析}：引張試験により界面破壊の位置を確認。
  \item \textbf{折り曲げ耐久性}：COFを\SI{5}{mm}曲率半径で繰返し曲げ、接合強度低下を測定。
\end{itemize}
これらの試験により、Auメッキ厚み低減が実装信頼性に与える影響を系統的に検証した。

\section{試験計画（Test Matrix）}
本研究では、Auメッキ厚の低減が信頼性に与える影響を定量的に把握するため、
表\ref{tab:test-matrix}に示す加速試験を計画した。
試験はAu厚 \SIlist{0.30;0.25;0.20}{\micro\meter}の3水準で行い、
以下の加速ストレスを組み合わせた。

\begin{itemize}
  \item \textbf{85℃/85\%RH試験}：湿潤環境下での拡散・腐食リスク評価。
  \item \textbf{熱衝撃試験（TCT）}：$-40 \leftrightarrow +125$\si{\celsius}で500サイクル。
  \item \textbf{エレクトロマイグレーション（EM）試験}：高温・高電流ストレスによる配線寿命評価。
\end{itemize}

\begin{table}[htbp]
  \centering
  \caption{評価試験マトリクス／Test Matrix}
  \label{tab:test-matrix}
  \sisetup{table-number-alignment = center, table-text-alignment = center}
  \begin{tabular}{@{}lccc@{}}
    \toprule
    \textbf{Au厚} & 85/85 & 熱衝撃 & EM \\
    \textbf{Au thickness} & 85/85 & TCT & EM \\
    \midrule
    \SI{0.30}{\micro\meter} & ○ & ○ & ○ \\
    \SI{0.25}{\micro\meter} & ○ & ○ & ○ \\
    \SI{0.20}{\micro\meter} & △ & ○ & ○ \\
    \bottomrule
  \end{tabular}
  \vspace{2pt}
  \footnotesize{注（Note）：85/85＝85\si{\celsius}/85\%RH，TCT＝Thermal Cycling Test，EM＝Electromigration.}
\end{table}

\section{リスク検証（Risk Verification）}
試験結果の概要を以下に示す。

\begin{itemize}
  \item \textbf{\SI{0.30}{\micro\meter}}：すべての試験において異常なし。Cu拡散や接続抵抗増加も確認されず、十分な信頼性を確保。
  \item \textbf{\SI{0.25}{\micro\meter}}：85/85およびTCTでは問題なし。EM試験においても寿命外挿で十分な余裕を確認。
  \item \textbf{\SI{0.20}{\micro\meter}}：熱衝撃・EMでは合格したものの、85/85試験で一部サンプルにCu拡散由来の劣化兆候が観察された。したがって本厚みは不採用と判断。
\end{itemize}

以上より、新仕様の下限を\SI{0.30}{\micro\meter}に設定することで、
十分な信頼性マージンを確保できることを確認した。

\section{マイグレーション評価（Electromigration Evaluation）}

\subsection{試験ビークルと配線条件（Test Vehicle \& Line Geometry）}
評価はCOF上Au表面（Au over Cu配線）の直線配線セグメントで実施した。
最小線幅は$\SI{20}{\micro\meter}$、厚みは電解Cu（\SI{12}{\micro\meter}）上に
Auめっき（本検討対象：\SIrange{0.20}{0.30}{\micro\meter}）を形成した
（Fig.~\ref{fig:em-stack}）。
応力集中を避けるため、計測区間両端に\SI{2}{\milli\meter}のバスバーを設置した。
最短有効長$L_{\min}=\SI{150}{\micro\meter}$に対し、使用時の電流密度
$j_{\mathrm{use}}\le \SI{1e3}{\ampere\per\centi\meter\squared}$を考慮すると、
$jL=\SI{0.15}{\ampere\per\centi\meter}$となり、Blech効果による
「不滅長（immortality）」領域に入っている\cite{Blech}。

\begin{figure}[htbp]
  \centering
  \begin{tikzpicture}[scale=1]

    % Cu基材
    \fill[pattern=north east lines,pattern color=orange!60] (0,0) rectangle (5,1.0);
    \draw (0,0) rectangle (5,1.0);
    \node[right,font=\scriptsize] at (5.1,0.5) {Cu配線 (12µm)};

    % Auめっき
    \fill[yellow!80!orange] (0,1.0) rectangle (5,1.2);
    \draw (0,1.0) rectangle (5,1.2);
    \node[right,font=\scriptsize] at (5.1,1.1) {Auめっき (0.20--0.30µm)};

    % 寸法線 Cu
    \draw[|-|,thick] (-0.3,0) -- (-0.3,1.0)
      node[midway,left,font=\scriptsize]{12µm};
    % 寸法線 Au
    \draw[|-|,thick] (-0.6,1.0) -- (-0.6,1.2)
      node[midway,left,font=\scriptsize]{0.20--0.30µm};

    % ラベル上部
    \node[above,font=\small] at (2.5,1.2) {Au/Cu スタック断面};

  \end{tikzpicture}
  \caption{評価スタック断面（Cross-section of Au/Cu stack on COF）}
  \label{fig:em-stack}
\end{figure}

\subsection{通電・計測手法（Stress Methodology \& Instrumentation）}
\begin{itemize}
  \item \textbf{通電条件}：定電流源を用い、
        電流密度$j=\{ \SI{1e5}, \SI{3e5}, \SI{1e6}\}\,\si{\ampere\per\centi\meter\squared}$と
        温度$T=\{ \SI{125}, \SI{150}, \SI{175}\}\,^\circ\mathrm{C}$の直交計画（$3\times 3$）。各セル$n=10$本。
  \item \textbf{抵抗モニタ}：4端子法により初期抵抗$R_0$を測定。
        試験中は\SI{1}{s}周期で相対変化$\Delta R/R_0$を記録。
  \item \textbf{故障判定}：$\Delta R/R_0 \ge 10\%$または開放断（$\ge 100\%$）を故障と定義。
  \item \textbf{打ち切り}：\SI{1000}{h}で未故障は右打ち切り（censored）。
\end{itemize}

\subsection{モデル化とパラメータ推定（Modeling \& Parameter Estimation）}
Black式\cite{Black}に基づき平均故障時間（MTTF）を
\begin{equation}
  \mathrm{MTTF} = A \, j^{-n}\exp\!\left(\frac{E_a}{kT}\right)
\end{equation}
と仮定し、$\ln \mathrm{MTTF}$の線形回帰で電流指数$n$と活性化エネルギー$E_a$を同時推定した。

代表的な推定値は以下の通り：
\[
  E_a \approx \SI{0.85}{eV}, \quad
  n \approx 1.1, \quad
  \beta \approx 1.7 \ (95\% \ \mathrm{CI})
\]

\begin{figure}[htbp]
  \centering
  \begin{tikzpicture}
    \begin{axis}[
      width=\linewidth,
      height=5.5cm,
      xlabel={$1/T$ (1/K)},
      ylabel={$\ln(\mathrm{MTTF})$},
      grid=both,
      legend style={at={(0.97,0.03)},anchor=south east,font=\scriptsize},
      ticklabel style={font=\scriptsize},
      label style={font=\scriptsize}
    ]

      % ダミーデータ
      \addplot[mark=o,blue,thick] coordinates {
        (0.0035, 5.5) (0.0040, 6.2) (0.0045, 6.8)
      };
      \addlegendentry{$j=1\times10^5$ A/cm$^2$}

      \addplot[mark=square,red,thick] coordinates {
        (0.0035, 4.0) (0.0040, 4.7) (0.0045, 5.3)
      };
      \addlegendentry{$j=3\times10^5$ A/cm$^2$}

      \addplot[mark=triangle,green!60!black,thick] coordinates {
        (0.0035, 2.5) (0.0040, 3.1) (0.0045, 3.6)
      };
      \addlegendentry{$j=1\times10^6$ A/cm$^2$}

    \end{axis}
  \end{tikzpicture}
  \caption{Arrheniusプロット（各$j$における$\ln(\mathrm{MTTF})$ vs $1/T$）}
  \label{fig:em-arr}
\end{figure}

\begin{figure}[htbp]
  \centering
  \begin{tikzpicture}
    \begin{axis}[
      width=\linewidth,
      height=5.5cm,
      xlabel={$\ln j$},
      ylabel={$\ln(\mathrm{MTTF})$},
      grid=both,
      legend style={at={(0.03,0.97)},anchor=north west,font=\scriptsize},
      ticklabel style={font=\scriptsize},
      label style={font=\scriptsize}
    ]

      % ダミーデータ (T=150°C 固定)
      \addplot[only marks,mark=*,blue] coordinates {
        (11.5, 6.5) (12.6, 5.2) (13.8, 3.8)
      };
      \addlegendentry{試験データ（T=150℃）}

      % 線形フィット例
      \addplot[red,thick,domain=11.5:13.8]{-1.1*(x-11.5)+6.5};
      \addlegendentry{線形フィット（$n\approx1.1$）}

    \end{axis}
  \end{tikzpicture}
  \caption{電流指数フィット（$T$固定時の$\ln(\mathrm{MTTF})$ vs $\ln j$）}
  \label{fig:em-j}
\end{figure}

\subsection{加速係数と使用条件外挿（Acceleration Factor \& Field Extrapolation）}
Black式から任意条件$(j_s,T_s)$と使用条件$(j_u,T_u)$の間の加速係数AFは
\begin{equation}
  \mathrm{AF} = \left(\frac{j_u}{j_s}\right)^{-n}
  \exp\!\left[\frac{E_a}{k}\left(\frac{1}{T_u}-\frac{1}{T_s}\right)\right].
\end{equation}
推定値$E_a=\SI{0.85}{eV}, n=1.1$を代入すると、
$(j_s,T_s)=(\SI{1e6}{A/cm^2},\SI{175}{^\circ C})$から
$(j_u,T_u)=(\SI{1e3}{A/cm^2},\SI{85}{^\circ C})$への外挿は
$\mathrm{AF}\approx 5\times 10^5$。
統計的ばらつきを考慮しても\textbf{使用条件に対し10倍以上の寿命余裕}が得られた。

\subsection{まとめ（Takeaways）}
\begin{itemize}
  \item $E_a\approx\SI{0.85}{eV}$，$n\approx1.1$は既報値と整合。
  \item Black式・Arrhenius解析・電流指数解析が整合。
  \item \textbf{Au \SI{0.30}{\micro\meter}}下限を堅持することで、使用条件で十分な信頼性マージンを確保可能。
\end{itemize}

\section{合理化効果と結論（Effect and Conclusion）}

\subsection{コストモデル（Cost Model）}
Au薄化によるチップ当たりコスト低減を、材料費・めっき時間・薬液・検査工数をまとめた単位面積・単位厚み当たり係数
$k_{\mathrm{tot}}$で近似する：
\begin{equation}
  \Delta C_{\mathrm{chip}}
  = k_{\mathrm{tot}}\,
    \Delta t\,[\mu\mathrm{m}]\,
    A_{\mathrm{Au,eff}}\,[\mathrm{cm}^2]
\end{equation}

ここで $\Delta t=t_{\mathrm{old}}-t_{\mathrm{new,avg}}$。
本件では $t_{\mathrm{old}}=\SI{0.50}{\micro\meter}$，
$t_{\mathrm{new,avg}}=\SI{0.425}{\micro\meter}$ より
$\Delta t=\SI{0.075}{\micro\meter}$。
$A_{\mathrm{Au,eff}}$は配線・パッドの実効Au面積。
サプライヤ見積もりから $\Delta C_{\mathrm{chip}}\approx\SI{4}{¥}$ となるよう合わせると，
$A_{\mathrm{Au,eff}}\approx\SI{1.0}{cm^2}$ のとき
$k_{\mathrm{tot}}\approx\SI{53}{¥/(\micro m\cdot cm^2)}$。

\subsection{感度解析（Sensitivity Analysis）}
設計・量産ばらつきを考慮し、$A_{\mathrm{Au,eff}}$ と $\Delta t$ を揺らして
チップ当たり低減額を評価した（表\ref{tab:cost-sense}，図\ref{fig:cost-sense}）。

\begin{table}[htbp]
  \centering
  \caption{コスト感度／Cost-savings sensitivity (per chip)}
  \label{tab:cost-sense}
  \sisetup{table-number-alignment=center}
  \begin{tabular}{@{}lccc@{}}
    \toprule
    \multirow{2}{*}{$A_{\mathrm{Au,eff}}$ [cm$^2$]} &
    \multicolumn{3}{c}{$\Delta t$ [$\mu$m] （$k_{\mathrm{tot}}=\SI{53}{¥/(\mu m\cdot cm^2)}$）}\\
    \cmidrule(l){2-4}
     & 0.055 & 0.075 & 0.095 \\
    \midrule
    0.8 & ¥2.3 & ¥3.2 & ¥4.0 \\
    1.0 & ¥2.9 & ¥4.0 & ¥5.0 \\
    1.2 & ¥3.5 & ¥4.8 & ¥6.0 \\
    \bottomrule
  \end{tabular}
\end{table}

\begin{figure}[htbp]
  \centering
  \begin{tikzpicture}
    \begin{axis}[
      width=0.90\linewidth,
      height=5.8cm,
      xlabel={Au厚み変動 $\Delta t$ [µm]},
      ylabel={有効面積 $A_{\mathrm{Au,eff}}$ [cm$^2$]},
      colormap/viridis,
      colorbar,
      colorbar style={ylabel={コスト削減額 [¥]}},
      grid=both,
      ticklabel style={font=\scriptsize},
      label style={font=\scriptsize}
    ]
      % ダミー関数（近似的なコスト削減）
      \addplot3[
        surf,
        shader=interp,
        samples=21,
        domain=0.05:0.10,
        y domain=0.8:1.2
      ]
      {53*x*y};
    \end{axis}
  \end{tikzpicture}
  \caption{コスト感度（$\Delta t$, $A_{\mathrm{Au,eff}}$掃引）}
  \label{fig:cost-sense}
\end{figure}

\subsection{量産インパクト（Production Impact）}
本ヘッドは1ヘッドあたり4チップ構成。
よって
\[
 \Delta C_{\mathrm{head}} \approx 4 \times \Delta C_{\mathrm{chip}} \approx \SI{16}{¥}
\]
となる。年間生産 $N_{\mathrm{head}}$ 台なら
\[
 \Delta C_{\mathrm{annual}} \approx \SI{16}{¥}\times N_{\mathrm{head}}
\]
例えば $N_{\mathrm{head}}=\SI{3}{M}$--\SI{10}{M}$台/年$で
数億〜十億円規模の削減効果が見込める。

\subsection{品質・信頼性KPI（Quality \& Reliability KPIs）}
合理化後ロットでの量産KPI例：
\begin{itemize}
  \item NPC接続抵抗：平均差$<\SI{1}{m\Omega}$、分散増加なし
  \item 層間剥離・クラック：TCT後の断面観察で増加兆候なし
  \item EM寿命：Black式外挿にて使用点で$10\times$超の寿命マージン
\end{itemize}

\subsection{結論（Conclusion）}
本合理化により、
\begin{itemize}
  \item Au平均厚みを \SI{0.50}{\micro\meter} $\rightarrow$ \SI{0.425}{\micro\meter} へ低減
  \item 下限 \SI{0.30}{\micro\meter} を維持しつつ工程能力 Cpk$\ge1.67$ を確保
  \item チップ当たり約 ¥4、ヘッド当たり約 ¥16 のコスト削減を実現
  \item NPC/EM/環境試験で信頼性マージンを確認
\end{itemize}
結果として、品質を損なうことなく大幅なコスト合理化を実現できた。

% ===== Appendix =====
\appendices
\section{アクチュエータ側配線の改修（Modification of Actuator-side Metallization）}

本研究の合理化検討はCOF配線上Au薄化に主眼を置いたが，
並行してアクチュエータチップ側の配線（PZT/TE上Au/NiCr配線）においても，
高湿・高電界条件で\textbf{マイグレーション短絡}が確認された。
主因は以下の3点である：
(i) 狭小配線間隔に起因する電界集中，
(ii) Au/NiCr界面近傍での空孔・金属イオン移動の促進，
(iii) 局所的な湿度・汚染物のトラップ。

そこで \textbf{PZT基板に微細スリットを導入}し，
隣接配線間の有効距離と漏れ経路長を増加させるとともに，
表面の毛細水膜連結を分断した。

\subsection*{評価手順（Evaluation flow）}
\begin{enumerate}
  \item 従来配線で85/85および通電バイアスHASTにより短絡再現性を確認。
  \item スリット付新版で同一条件・$n\ge30$で再試験。
  \item FIB-SEM/EDSで改修前後の劣化部位を比較し，短絡起点が抑止されたことを確認。
\end{enumerate}

\subsection*{結果（Result）}
スリット導入後は従来条件で発生した短絡が再現せず，
抵抗ドリフトも$\le1\%$に抑制された。
COF側Au薄化（下限 \SI{0.30}{\micro\meter}）との両立も確認され，
量産規格に反映済みである。
本合理化評価を契機に，製品全体の信頼性を底上げできた。

\begin{figure}[htbp]
  \centering
  % ===== TikZ schematic (Before / After) =====
  \tikzset{
    metal/.style={draw, fill=black!10},
    pzt/.style={draw, fill=blue!6},
    slit/.style={fill=white, draw=black, line width=0.4pt},
    arrow/.style={-Latex, line width=0.5pt},
    lbl/.style={font=\scriptsize}
  }
  \begin{tikzpicture}[x=1mm,y=1mm]
    % --- Panel sizes
    \def\W{68} \def\H{24}

    % LEFT: Before (no slit)
    \begin{scope}
      % Substrate (PZT)
      \draw[pzt] (0,0) rectangle (\W,\H);
      \node[lbl,anchor=west] at (2,22) {\textbf{(a) 従来構造}};
      % Electrodes
      \draw[metal] (8,16) rectangle (32,20);
      \draw[metal] (38,16) rectangle (62,20);
      \node[lbl] at (20,13) {Au/NiCr};
      \node[lbl] at (50,13) {Au/NiCr};
      % Gap arrow
      \draw[<->,line width=0.4pt] (32,18) -- (38,18);
      \node[lbl] at (35,20.5) {狭小ギャップ};
      % Migration risk path
      \draw[dashed,red!70] (32.5,16) .. controls (35,14) .. (37.5,16);
      \node[lbl,red!70] at (35,11) {短絡リスク};
    \end{scope}

    % Divider
    \draw[densely dotted] (\W+6,-2) -- (\W+6,\H+4);

    % RIGHT: After (with slit)
    \begin{scope}[xshift=\W+12mm]
      \draw[pzt] (0,0) rectangle (\W,\H);
      \node[lbl,anchor=west] at (2,22) {\textbf{(b) スリット導入後}};
      % Electrodes
      \draw[metal] (8,16) rectangle (32,20);
      \draw[metal] (38,16) rectangle (62,20);
      \node[lbl] at (20,13) {Au/NiCr};
      \node[lbl] at (50,13) {Au/NiCr};
      % Isolation slit
      \draw[slit] (34,0) rectangle (36,16);
      \node[lbl,rotate=90] at (35,8) {絶縁スリット};
      % Gap arrow
      \draw[<->,line width=0.4pt] (32,18) -- (38,18);
      \node[lbl] at (35,20.5) {同一ギャップ};
      % Suppressed migration
      \node[lbl,green!50!black] at (35,11) {短絡抑止};
    \end{scope}
  \end{tikzpicture}
  \caption{アクチュエータ配線改修（スリット導入）により漏れ経路を分断}
  \label{fig:appendix-slit}
\end{figure}

\subsection*{設計ガイド（Design guide）}
得られた知見を設計ガイドラインとして整理する：
\begin{itemize}
  \item 有効クリープ距離の確保（スリット・段差・疎水化の併用）
  \item 表面粗さ・残渣の管理
  \item Au/NiCr厚み比の最適化（NiCrを拡散・腐食バリアとして活用）
  \item バイアス・湿度複合試験による定期モニタリング
\end{itemize}

% ===== 参考文献 =====
\balance
\bibliographystyle{IEEEtran}
\begin{thebibliography}{99}

\bibitem{Black}
J.~R. Black, ``Electromigration --- A brief survey and some recent results,''
\emph{IEEE Trans. Electron Devices}, vol.~16, no.~4, pp.~338--347, 1969.

\bibitem{Blech}
I.~A. Blech, ``Electromigration in thin aluminum films on titanium nitride,''
\emph{J. Appl. Phys.}, vol.~47, no.~4, pp.~1203--1208, 1976.

\bibitem{Korhonen}
M.~A. Korhonen, P.~Borgesen, K.~N. Tu, and C.~Y. Li,
``Stress evolution due to electromigration in confined metal lines,''
\emph{J. Appl. Phys.}, vol.~73, no.~8, pp.~3790--3799, 1993.

\bibitem{Sze}
S.~M. Sze and K.~K. Ng, \emph{Physics of Semiconductor Devices}, 3rd ed.
Hoboken, NJ, USA: Wiley, 2007.

\bibitem{JIEP}
エレクトロニクス実装学会 編, 
``実装技術ハンドブック 第3版,'' 日刊工業新聞社, 2021.

\bibitem{JEITA}
JEITA 半導体実装標準委員会, 
``はんだ付け・接合信頼性評価ガイド,'' JEITA, 2019.

% ---- 追加文献 ----
\bibitem{ITRS}
International Technology Roadmap for Semiconductors (ITRS), 
``Interconnect and Reliability,'' 2015 Edition.

\bibitem{Kinsbron}
E.~Kinsbron and C.~V.~Thompson, 
``Electromigration and stress-induced voiding in thin film interconnects,''
\emph{Microelectronics Reliability}, vol.~44, no.~2, pp.~183--199, 2004.

\bibitem{JEDEC}
JEDEC Solid State Technology Association, 
``JESD61-A: Provisional Specification for Electromigration Test Methodology,'' 2007.

\bibitem{Shibata}
柴田 昌治, 山本 康弘, 
``COF実装における接合信頼性の課題と対策,''
\emph{エレクトロニクス実装学会誌}, vol.~19, no.~6, pp.~473--480, 2016.

\bibitem{Kajiwara}
梶原 健, ``Auめっき薄化のコスト合理化と課題,'' 
\emph{エレクトロニクス実装技術}, vol.~35, no.~12, pp.~40--45, 2019.

\end{thebibliography}

% ===== 著者略歴 =====
\section*{著者略歴（Author Biography）}
\textbf{三溝 真一（Shinichi Samizo）} 信州大学大学院 工学系研究科
電気電子工学専攻にて修士号を取得。セイコーエプソン株式会社にて
半導体ロジック／メモリ／高耐圧インテグレーション、インクジェット
薄膜ピエゾアクチュエータおよび PrecisionCore プリントヘッドの製品化に従事。
現在は独立系半導体研究者として、プロセス／デバイス教育、メモリアーキテクチャ、
AIシステム統合に取り組んでいる。\\
連絡先: \href{mailto:shin3t72@gmail.com}{shin3t72@gmail.com}
