0.6
2018.3
Dec  7 2018
00:33:28
D:/Arthur/Faculdade/2021.1/Sistemas_Digitais_para_Computadores_A/Projetos_Vivado/Neander/neanderv2/neanderv2.sim/sim_1/synth/timing/xsim/tb_neanderv2_time_synth.v,1634067477,verilog,,,,RAM256X1S_HD22;RAM256X1S_HD23;RAM256X1S_HD24;RAM256X1S_HD25;RAM256X1S_HD26;RAM256X1S_HD27;RAM256X1S_HD28;RAM256X1S_UNIQ_BASE_;glbl;memoria;memoria_dist_mem_gen_v8_0_12;memoria_dist_mem_gen_v8_0_12_synth;memoria_spram;neanderv2,,,,,,,,
D:/Arthur/Faculdade/2021.1/Sistemas_Digitais_para_Computadores_A/Projetos_Vivado/Neander/neanderv2/neanderv2.srcs/sim_1/new/tb_neanderv2.vhd,1634065300,vhdl,,,,tb_neanderv2,,,,,,,,
