vhdtdtfi -lib work C:/Users/joseb/Documents/GitHub/Taller-Digital/ProyectoFinal/Adder.v -lang verilog -prj ProyectoFinal -o Adder.spl -module Adder -template C:/Xilinx/14.7/ISE_DS/ISE//data/splveri.tft -deleteonerror 
vhdtdtfi -lang verilog -prj ProyectoFinal -o C:/Users/joseb/Documents/GitHub/Taller-Digital/ProyectoFinal/Adder.tfi -lib work C:/Users/joseb/Documents/GitHub/Taller-Digital/ProyectoFinal//Adder.v -module Adder -template C:/Xilinx/14.7/ISE_DS/ISE//data/tfi.tft -deleteonerror 
spl2sym -intstyle ise -family spartan6 Adder.spl C:/Users/joseb/Documents/GitHub/Taller-Digital/ProyectoFinal/Adder.sym 
