`timescale 1ns/1ns

`define clk_period 20

module HXE_tb;

	reg Clk;	//50M
	reg Rst_n;
	reg En;	//数码管显示使能，1使能，0关闭
	
	reg [31:0]disp_data;
	
	wire [7:0] sel;//数码管位选（选择当前要显示的数码管）
	wire [6:0] seg;//数码管段选（当前要显示的内容）
	
	HXE8 HXE8(
		.Clk(Clk),
		.Rst_n(Rst_n),
		.En(En),
		.disp_data(disp_data),
		.sel(sel),
		.seg(seg)
	);
	



endmodule
