

================================================================
== Vitis HLS Report for 'dense_latency_ap_fixed_8_2_5_3_0_ap_fixed_16_4_5_3_0_config2_s'
================================================================
* Date:           Sat Jul 22 14:06:11 2023

* Version:        2021.1 (Build 3247384 on Thu Jun 10 19:36:07 MDT 2021)
* Project:        myproject_prj
* Solution:       solution1 (Vivado IP Flow Target)
* Product family: zynq
* Target device:  xc7z007s-clg225-2


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+---------+----------+------------+
    |  Clock |  Target | Estimated| Uncertainty|
    +--------+---------+----------+------------+
    |ap_clk  |  3.33 ns|  5.282 ns|     0.42 ns|
    +--------+---------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+-----------+-----------+-----+-----+---------+
    |  Latency (cycles) |   Latency (absolute)  |  Interval | Pipeline|
    |   min   |   max   |    min    |    max    | min | max |   Type  |
    +---------+---------+-----------+-----------+-----+-----+---------+
    |        4|        4|  21.128 ns|  21.128 ns|    1|    1|      yes|
    +---------+---------+-----------+-----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        N/A



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+----+-------+-------+-----+
|       Name      | BRAM_18K| DSP|   FF  |  LUT  | URAM|
+-----------------+---------+----+-------+-------+-----+
|DSP              |        -|   -|      -|      -|    -|
|Expression       |        -|   -|      0|   1205|    -|
|FIFO             |        -|   -|      -|      -|    -|
|Instance         |        -|   0|      0|   1984|    -|
|Memory           |        -|   -|      -|      -|    -|
|Multiplexer      |        -|   -|      -|     39|    -|
|Register         |        -|   -|   1504|      -|    -|
+-----------------+---------+----+-------+-------+-----+
|Total            |        0|   0|   1504|   3228|    0|
+-----------------+---------+----+-------+-------+-----+
|Available        |      100|  66|  28800|  14400|    0|
+-----------------+---------+----+-------+-------+-----+
|Utilization (%)  |        0|   0|      5|     22|    0|
+-----------------+---------+----+-------+-------+-----+

+ Detail: 
    * Instance: 
    +-----------------------+-------------------+---------+----+---+----+-----+
    |        Instance       |       Module      | BRAM_18K| DSP| FF| LUT| URAM|
    +-----------------------+-------------------+---------+----+---+----+-----+
    |mul_8s_5ns_13_1_0_U29  |mul_8s_5ns_13_1_0  |        0|   0|  0|  62|    0|
    |mul_8s_6ns_14_1_0_U21  |mul_8s_6ns_14_1_0  |        0|   0|  0|  62|    0|
    |mul_8s_6ns_14_1_0_U24  |mul_8s_6ns_14_1_0  |        0|   0|  0|  62|    0|
    |mul_8s_6ns_14_1_0_U32  |mul_8s_6ns_14_1_0  |        0|   0|  0|  62|    0|
    |mul_8s_6s_14_1_0_U9    |mul_8s_6s_14_1_0   |        0|   0|  0|  62|    0|
    |mul_8s_6s_14_1_0_U11   |mul_8s_6s_14_1_0   |        0|   0|  0|  62|    0|
    |mul_8s_6s_14_1_0_U23   |mul_8s_6s_14_1_0   |        0|   0|  0|  62|    0|
    |mul_8s_6s_14_1_0_U30   |mul_8s_6s_14_1_0   |        0|   0|  0|  62|    0|
    |mul_8s_7ns_15_1_0_U4   |mul_8s_7ns_15_1_0  |        0|   0|  0|  62|    0|
    |mul_8s_7ns_15_1_0_U6   |mul_8s_7ns_15_1_0  |        0|   0|  0|  62|    0|
    |mul_8s_7ns_15_1_0_U16  |mul_8s_7ns_15_1_0  |        0|   0|  0|  62|    0|
    |mul_8s_7ns_15_1_0_U17  |mul_8s_7ns_15_1_0  |        0|   0|  0|  62|    0|
    |mul_8s_7ns_15_1_0_U18  |mul_8s_7ns_15_1_0  |        0|   0|  0|  62|    0|
    |mul_8s_7ns_15_1_0_U22  |mul_8s_7ns_15_1_0  |        0|   0|  0|  62|    0|
    |mul_8s_7s_15_1_0_U3    |mul_8s_7s_15_1_0   |        0|   0|  0|  62|    0|
    |mul_8s_7s_15_1_0_U7    |mul_8s_7s_15_1_0   |        0|   0|  0|  62|    0|
    |mul_8s_7s_15_1_0_U14   |mul_8s_7s_15_1_0   |        0|   0|  0|  62|    0|
    |mul_8s_7s_15_1_0_U28   |mul_8s_7s_15_1_0   |        0|   0|  0|  62|    0|
    |mul_8s_8ns_16_1_0_U2   |mul_8s_8ns_16_1_0  |        0|   0|  0|  62|    0|
    |mul_8s_8ns_16_1_0_U8   |mul_8s_8ns_16_1_0  |        0|   0|  0|  62|    0|
    |mul_8s_8ns_16_1_0_U10  |mul_8s_8ns_16_1_0  |        0|   0|  0|  62|    0|
    |mul_8s_8ns_16_1_0_U12  |mul_8s_8ns_16_1_0  |        0|   0|  0|  62|    0|
    |mul_8s_8ns_16_1_0_U20  |mul_8s_8ns_16_1_0  |        0|   0|  0|  62|    0|
    |mul_8s_8ns_16_1_0_U25  |mul_8s_8ns_16_1_0  |        0|   0|  0|  62|    0|
    |mul_8s_8ns_16_1_0_U26  |mul_8s_8ns_16_1_0  |        0|   0|  0|  62|    0|
    |mul_8s_8s_16_1_0_U1    |mul_8s_8s_16_1_0   |        0|   0|  0|  62|    0|
    |mul_8s_8s_16_1_0_U5    |mul_8s_8s_16_1_0   |        0|   0|  0|  62|    0|
    |mul_8s_8s_16_1_0_U13   |mul_8s_8s_16_1_0   |        0|   0|  0|  62|    0|
    |mul_8s_8s_16_1_0_U15   |mul_8s_8s_16_1_0   |        0|   0|  0|  62|    0|
    |mul_8s_8s_16_1_0_U19   |mul_8s_8s_16_1_0   |        0|   0|  0|  62|    0|
    |mul_8s_8s_16_1_0_U27   |mul_8s_8s_16_1_0   |        0|   0|  0|  62|    0|
    |mul_8s_8s_16_1_0_U31   |mul_8s_8s_16_1_0   |        0|   0|  0|  62|    0|
    +-----------------------+-------------------+---------+----+---+----+-----+
    |Total                  |                   |        0|   0|  0|1984|    0|
    +-----------------------+-------------------+---------+----+---+----+-----+

    * DSP: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +--------------------------+----------+----+---+----+------------+------------+
    |       Variable Name      | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +--------------------------+----------+----+---+----+------------+------------+
    |add_ln1171_1_fu_8978_p2   |         +|   0|  0|  13|          13|          13|
    |add_ln1171_2_fu_8574_p2   |         +|   0|  0|  11|          11|          11|
    |add_ln1171_fu_8143_p2     |         +|   0|  0|  14|          14|          14|
    |add_ln740_10_fu_9155_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_11_fu_9161_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_12_fu_9365_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_13_fu_9370_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_14_fu_9167_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_15_fu_9173_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_16_fu_9376_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_17_fu_9470_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_18_fu_9179_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_19_fu_8771_p2   |         +|   0|  0|  10|          10|          10|
    |add_ln740_20_fu_9188_p2   |         +|   0|  0|  11|          11|          11|
    |add_ln740_21_fu_9384_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_22_fu_8777_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_23_fu_9194_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_24_fu_7927_p2   |         +|   0|  0|   9|           9|           9|
    |add_ln740_25_fu_7937_p2   |         +|   0|  0|  10|          10|          10|
    |add_ln740_26_fu_9202_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_27_fu_9389_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_28_fu_9394_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_29_fu_9208_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_30_fu_9214_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_31_fu_9400_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_32_fu_9220_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_33_fu_9405_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_34_fu_9226_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_35_fu_9232_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_36_fu_9410_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_37_fu_9487_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_38_fu_9238_p2   |         +|   0|  0|  12|          12|          12|
    |add_ln740_39_fu_8783_p2   |         +|   0|  0|  12|          12|          12|
    |add_ln740_3_fu_9491_p2    |         +|   0|  0|  14|          14|          14|
    |add_ln740_40_fu_9247_p2   |         +|   0|  0|  13|          13|          13|
    |add_ln740_41_fu_9421_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_42_fu_8789_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_43_fu_9253_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_44_fu_8795_p2   |         +|   0|  0|   6|           6|           5|
    |add_ln740_45_fu_8805_p2   |         +|   0|  0|  13|          13|          13|
    |add_ln740_46_fu_9261_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_47_fu_9427_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_48_fu_9432_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_49_fu_9267_p2   |         +|   0|  0|  14|          13|          13|
    |add_ln740_4_fu_9508_p2    |         +|   0|  0|  14|          14|          14|
    |add_ln740_50_fu_9273_p2   |         +|   0|  0|  14|          13|          13|
    |add_ln740_51_fu_9441_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_52_fu_9279_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_53_fu_9447_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_54_fu_9285_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_55_fu_9291_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_56_fu_9452_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_57_fu_9504_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_58_fu_9297_p2   |         +|   0|  0|  13|          13|          13|
    |add_ln740_59_fu_9303_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_60_fu_9309_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_61_fu_9460_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_62_fu_8811_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_63_fu_9315_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_64_fu_7943_p2   |         +|   0|  0|  10|          10|           9|
    |add_ln740_65_fu_8820_p2   |         +|   0|  0|  13|          13|          13|
    |add_ln740_66_fu_9323_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_67_fu_9465_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_9_fu_9359_p2    |         +|   0|  0|  14|          14|          14|
    |add_ln740_fu_9474_p2      |         +|   0|  0|  14|          14|          14|
    |sub_ln1171_10_fu_7985_p2  |         -|   0|  0|  14|          14|          14|
    |sub_ln1171_11_fu_8012_p2  |         -|   0|  0|  16|          16|          16|
    |sub_ln1171_12_fu_8057_p2  |         -|   0|  0|  16|          16|          16|
    |sub_ln1171_13_fu_9026_p2  |         -|   0|  0|  16|          16|          16|
    |sub_ln1171_14_fu_8323_p2  |         -|   0|  0|  13|          13|          13|
    |sub_ln1171_15_fu_8375_p2  |         -|   0|  0|  14|          14|          14|
    |sub_ln1171_16_fu_8402_p2  |         -|   0|  0|  10|           1|          10|
    |sub_ln1171_17_fu_8436_p2  |         -|   0|  0|  13|          13|          13|
    |sub_ln1171_18_fu_8474_p2  |         -|   0|  0|  14|          14|          14|
    |sub_ln1171_19_fu_8558_p2  |         -|   0|  0|  11|           1|          11|
    |sub_ln1171_20_fu_8612_p2  |         -|   0|  0|  15|          15|          15|
    |sub_ln1171_21_fu_8697_p2  |         -|   0|  0|  14|           1|          15|
    |sub_ln1171_22_fu_8714_p2  |         -|   0|  0|  14|          15|          15|
    |sub_ln1171_23_fu_7698_p2  |         -|   0|  0|  12|          12|          12|
    |sub_ln1171_24_fu_7738_p2  |         -|   0|  0|  16|          16|          16|
    |sub_ln1171_25_fu_7793_p2  |         -|   0|  0|  16|          16|          16|
    |sub_ln1171_26_fu_7831_p2  |         -|   0|  0|  16|          16|          16|
    |sub_ln1171_27_fu_7879_p2  |         -|   0|  0|  11|          11|          11|
    |sub_ln1171_28_fu_8518_p2  |         -|   0|  0|  12|          12|          12|
    |sub_ln1171_29_fu_8660_p2  |         -|   0|  0|  13|          13|          13|
    |sub_ln1171_7_fu_8907_p2   |         -|   0|  0|  16|          16|          16|
    |sub_ln1171_8_fu_8923_p2   |         -|   0|  0|  16|           1|          16|
    |sub_ln1171_9_fu_7968_p2   |         -|   0|  0|  14|           1|          14|
    |sub_ln1171_fu_8876_p2     |         -|   0|  0|  13|          13|          13|
    +--------------------------+----------+----+---+----+------------+------------+
    |Total                     |          |   0|  0|1205|        1144|        1203|
    +--------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +-------------+----+-----------+-----+-----------+
    |     Name    | LUT| Input Size| Bits| Total Bits|
    +-------------+----+-----------+-----+-----------+
    |ap_return_0  |  13|          3|   16|         48|
    |ap_return_1  |  13|          3|   16|         48|
    |ap_return_2  |  13|          3|   16|         48|
    +-------------+----+-----------+-----+-----------+
    |Total        |  39|          9|   48|        144|
    +-------------+----+-----------+-----+-----------+

    * Register: 
    +-------------------------------------+-----+----+-----+-----------+
    |                 Name                |  FF | LUT| Bits| Const Bits|
    +-------------------------------------+-----+----+-----+-----------+
    |add_ln740_11_reg_9985                |   14|   0|   14|          0|
    |add_ln740_12_reg_10070               |   14|   0|   14|          0|
    |add_ln740_15_reg_9990                |   14|   0|   14|          0|
    |add_ln740_16_reg_10075               |   14|   0|   14|          0|
    |add_ln740_18_reg_9995                |   14|   0|   14|          0|
    |add_ln740_19_reg_9900                |   10|   0|   10|          0|
    |add_ln740_20_reg_10000               |   11|   0|   11|          0|
    |add_ln740_22_reg_9905                |   14|   0|   14|          0|
    |add_ln740_25_reg_9720                |   10|   0|   10|          0|
    |add_ln740_25_reg_9720_pp0_iter1_reg  |   10|   0|   10|          0|
    |add_ln740_26_reg_10005               |   14|   0|   14|          0|
    |add_ln740_27_reg_10080               |   14|   0|   14|          0|
    |add_ln740_30_reg_10010               |   14|   0|   14|          0|
    |add_ln740_31_reg_10085               |   14|   0|   14|          0|
    |add_ln740_32_reg_10015               |   14|   0|   14|          0|
    |add_ln740_35_reg_10020               |   14|   0|   14|          0|
    |add_ln740_36_reg_10090               |   14|   0|   14|          0|
    |add_ln740_38_reg_10025               |   12|   0|   12|          0|
    |add_ln740_39_reg_9910                |   12|   0|   12|          0|
    |add_ln740_40_reg_10030               |   13|   0|   13|          0|
    |add_ln740_42_reg_9915                |   14|   0|   14|          0|
    |add_ln740_45_reg_9920                |   13|   0|   13|          0|
    |add_ln740_46_reg_10035               |   14|   0|   14|          0|
    |add_ln740_47_reg_10095               |   14|   0|   14|          0|
    |add_ln740_50_reg_10040               |   13|   0|   13|          0|
    |add_ln740_51_reg_10100               |   14|   0|   14|          0|
    |add_ln740_52_reg_10045               |   14|   0|   14|          0|
    |add_ln740_55_reg_10050               |   14|   0|   14|          0|
    |add_ln740_56_reg_10105               |   14|   0|   14|          0|
    |add_ln740_58_reg_10055               |   13|   0|   13|          0|
    |add_ln740_60_reg_10060               |   14|   0|   14|          0|
    |add_ln740_62_reg_9925                |   14|   0|   14|          0|
    |add_ln740_64_reg_9725                |   10|   0|   10|          0|
    |add_ln740_65_reg_9930                |   13|   0|   13|          0|
    |add_ln740_66_reg_10065               |   14|   0|   14|          0|
    |add_ln740_67_reg_10110               |   14|   0|   14|          0|
    |ap_ce_reg                            |    1|   0|    1|          0|
    |ap_return_0_int_reg                  |   14|   0|   16|          2|
    |ap_return_1_int_reg                  |   14|   0|   16|          2|
    |ap_return_2_int_reg                  |   14|   0|   16|          2|
    |p_read_int_reg                       |  168|   0|  168|          0|
    |trunc_ln38_10_reg_9615               |    8|   0|    8|          0|
    |trunc_ln38_11_reg_9623               |    8|   0|    8|          0|
    |trunc_ln38_12_reg_9632               |    8|   0|    8|          0|
    |trunc_ln38_13_reg_9639               |    8|   0|    8|          0|
    |trunc_ln38_14_reg_9650               |    8|   0|    8|          0|
    |trunc_ln38_15_reg_9661               |    8|   0|    8|          0|
    |trunc_ln38_16_reg_9669               |    8|   0|    8|          0|
    |trunc_ln38_1_reg_9547                |    8|   0|    8|          0|
    |trunc_ln38_1_reg_9547_pp0_iter1_reg  |    8|   0|    8|          0|
    |trunc_ln38_2_reg_9553                |    8|   0|    8|          0|
    |trunc_ln38_3_reg_9561                |    8|   0|    8|          0|
    |trunc_ln38_4_reg_9568                |    8|   0|    8|          0|
    |trunc_ln38_5_reg_9576                |    8|   0|    8|          0|
    |trunc_ln38_5_reg_9576_pp0_iter1_reg  |    8|   0|    8|          0|
    |trunc_ln38_6_reg_9583                |    8|   0|    8|          0|
    |trunc_ln38_6_reg_9583_pp0_iter1_reg  |    8|   0|    8|          0|
    |trunc_ln38_7_reg_9590                |    8|   0|    8|          0|
    |trunc_ln38_7_reg_9590_pp0_iter1_reg  |    8|   0|    8|          0|
    |trunc_ln38_8_reg_9596                |    8|   0|    8|          0|
    |trunc_ln38_9_reg_9602                |    8|   0|    8|          0|
    |trunc_ln38_reg_9539                  |    8|   0|    8|          0|
    |trunc_ln38_reg_9539_pp0_iter1_reg    |    8|   0|    8|          0|
    |trunc_ln38_s_reg_9607                |    8|   0|    8|          0|
    |trunc_ln5_reg_9935                   |   12|   0|   12|          0|
    |trunc_ln717_10_reg_9755              |   12|   0|   12|          0|
    |trunc_ln717_11_reg_9760              |   12|   0|   12|          0|
    |trunc_ln717_12_reg_9765              |   10|   0|   10|          0|
    |trunc_ln717_13_reg_9770              |   11|   0|   11|          0|
    |trunc_ln717_14_reg_9965              |   11|   0|   11|          0|
    |trunc_ln717_15_reg_9970              |   10|   0|   10|          0|
    |trunc_ln717_16_reg_9975              |   11|   0|   11|          0|
    |trunc_ln717_17_reg_9980              |   13|   0|   13|          0|
    |trunc_ln717_18_reg_9775              |   13|   0|   13|          0|
    |trunc_ln717_19_reg_9780              |   13|   0|   13|          0|
    |trunc_ln717_1_reg_9950               |   13|   0|   13|          0|
    |trunc_ln717_20_reg_9785              |   13|   0|   13|          0|
    |trunc_ln717_21_reg_9790              |   12|   0|   12|          0|
    |trunc_ln717_22_reg_9795              |   13|   0|   13|          0|
    |trunc_ln717_23_reg_9800              |   13|   0|   13|          0|
    |trunc_ln717_24_reg_9805              |   13|   0|   13|          0|
    |trunc_ln717_25_reg_9810              |   13|   0|   13|          0|
    |trunc_ln717_26_reg_9815              |   13|   0|   13|          0|
    |trunc_ln717_27_reg_9820              |   13|   0|   13|          0|
    |trunc_ln717_28_reg_9825              |   11|   0|   11|          0|
    |trunc_ln717_29_reg_9830              |   10|   0|   10|          0|
    |trunc_ln717_2_reg_9955               |    9|   0|   13|          4|
    |trunc_ln717_30_reg_9835              |   12|   0|   12|          0|
    |trunc_ln717_31_reg_9840              |   11|   0|   11|          0|
    |trunc_ln717_32_reg_9845              |    7|   0|    7|          0|
    |trunc_ln717_33_reg_9850              |   10|   0|   10|          0|
    |trunc_ln717_34_reg_9855              |   11|   0|   11|          0|
    |trunc_ln717_35_reg_9860              |   12|   0|   12|          0|
    |trunc_ln717_37_reg_9865              |   12|   0|   12|          0|
    |trunc_ln717_39_reg_9645              |   11|   0|   11|          0|
    |trunc_ln717_3_reg_9960               |   13|   0|   13|          0|
    |trunc_ln717_40_reg_9870              |    8|   0|    8|          0|
    |trunc_ln717_42_reg_9656              |   11|   0|   11|          0|
    |trunc_ln717_43_reg_9875              |   11|   0|   12|          1|
    |trunc_ln717_44_reg_9880              |   11|   0|   11|          0|
    |trunc_ln717_45_reg_9885              |   10|   0|   10|          0|
    |trunc_ln717_46_reg_9890              |   13|   0|   13|          0|
    |trunc_ln717_47_reg_9675              |   12|   0|   12|          0|
    |trunc_ln717_48_reg_9680              |    5|   0|    5|          0|
    |trunc_ln717_49_reg_9895              |   12|   0|   12|          0|
    |trunc_ln717_4_reg_9730               |   11|   0|   11|          0|
    |trunc_ln717_50_reg_9685              |    9|   0|    9|          0|
    |trunc_ln717_51_reg_9690              |   13|   0|   13|          0|
    |trunc_ln717_52_reg_9695              |   13|   0|   13|          0|
    |trunc_ln717_53_reg_9700              |   13|   0|   13|          0|
    |trunc_ln717_54_reg_9705              |   13|   0|   13|          0|
    |trunc_ln717_56_reg_9710              |   12|   0|   12|          0|
    |trunc_ln717_57_reg_9715              |   12|   0|   12|          0|
    |trunc_ln717_5_reg_9735               |   11|   0|   13|          2|
    |trunc_ln717_6_reg_9740               |   11|   0|   11|          0|
    |trunc_ln717_7_reg_9745               |   13|   0|   13|          0|
    |trunc_ln717_8_reg_9750               |   13|   0|   13|          0|
    |trunc_ln717_9_reg_9940               |   13|   0|   13|          0|
    |trunc_ln717_s_reg_9945               |   10|   0|   10|          0|
    +-------------------------------------+-----+----+-----+-----------+
    |Total                                | 1504|   0| 1517|         13|
    +-------------------------------------+-----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-------------+-----+-----+------------+---------------------------------------------------------------------------+--------------+
|  RTL Ports  | Dir | Bits|  Protocol  |                               Source Object                               |    C Type    |
+-------------+-----+-----+------------+---------------------------------------------------------------------------+--------------+
|ap_clk       |   in|    1|  ap_ctrl_hs|  dense_latency<ap_fixed<8, 2, 5, 3, 0>, ap_fixed<16, 4, 5, 3, 0>, config2>|  return value|
|ap_rst       |   in|    1|  ap_ctrl_hs|  dense_latency<ap_fixed<8, 2, 5, 3, 0>, ap_fixed<16, 4, 5, 3, 0>, config2>|  return value|
|ap_return_0  |  out|   16|  ap_ctrl_hs|  dense_latency<ap_fixed<8, 2, 5, 3, 0>, ap_fixed<16, 4, 5, 3, 0>, config2>|  return value|
|ap_return_1  |  out|   16|  ap_ctrl_hs|  dense_latency<ap_fixed<8, 2, 5, 3, 0>, ap_fixed<16, 4, 5, 3, 0>, config2>|  return value|
|ap_return_2  |  out|   16|  ap_ctrl_hs|  dense_latency<ap_fixed<8, 2, 5, 3, 0>, ap_fixed<16, 4, 5, 3, 0>, config2>|  return value|
|ap_ce        |   in|    1|  ap_ctrl_hs|  dense_latency<ap_fixed<8, 2, 5, 3, 0>, ap_fixed<16, 4, 5, 3, 0>, config2>|  return value|
|p_read       |   in|  168|     ap_none|                                                                     p_read|        scalar|
+-------------+-----+-----+------------+---------------------------------------------------------------------------+--------------+

