#Start recording tcl command: 9/14/2021 08:42:16
#Project Location: C:/Users/DEZKS/Documents/my_Desings/Arquitectura de Computadoras/Proyectos/adderlib8bit00; Project name: mult4bit00
prj_project new -name "mult4bit00" -impl "mult4bit0" -dev LCMXO2-7000HE-5TG144C -synthesis "synplify"
file copy -force -- "C:/Users/DEZKS/Documents/my_Desings/Arquitectura de Computadoras/Proyectos/fa00vhdl/anda00.vhdl" "C:/Users/DEZKS/Documents/my_Desings/Arquitectura de Computadoras/Proyectos/fa00vhdl/fa00.vhdl" "C:/Users/DEZKS/Documents/my_Desings/Arquitectura de Computadoras/Proyectos/fa00vhdl/ha00.vhdl" "C:/Users/DEZKS/Documents/my_Desings/Arquitectura de Computadoras/Proyectos/fa00vhdl/orao00.vhdl" "C:/Users/DEZKS/Documents/my_Desings/Arquitectura de Computadoras/Proyectos/fa00vhdl/packagefa00.vhdl" "C:/Users/DEZKS/Documents/my_Desings/Arquitectura de Computadoras/Proyectos/adderlib8bit00/mult4bit0/source"
file copy -force -- "C:/Users/DEZKS/Documents/my_Desings/Arquitectura de Computadoras/Proyectos/fa00vhdl/pakageha00.vhdl" "C:/Users/DEZKS/Documents/my_Desings/Arquitectura de Computadoras/Proyectos/fa00vhdl/xora00.vhdl" "C:/Users/DEZKS/Documents/my_Desings/Arquitectura de Computadoras/Proyectos/adderlib8bit00/mult4bit0/source"
prj_src add "C:/Users/DEZKS/Documents/my_Desings/Arquitectura de Computadoras/Proyectos/adderlib8bit00/mult4bit0/source/anda00.vhdl" "C:/Users/DEZKS/Documents/my_Desings/Arquitectura de Computadoras/Proyectos/adderlib8bit00/mult4bit0/source/fa00.vhdl" "C:/Users/DEZKS/Documents/my_Desings/Arquitectura de Computadoras/Proyectos/adderlib8bit00/mult4bit0/source/ha00.vhdl" "C:/Users/DEZKS/Documents/my_Desings/Arquitectura de Computadoras/Proyectos/adderlib8bit00/mult4bit0/source/orao00.vhdl" "C:/Users/DEZKS/Documents/my_Desings/Arquitectura de Computadoras/Proyectos/adderlib8bit00/mult4bit0/source/packagefa00.vhdl" "C:/Users/DEZKS/Documents/my_Desings/Arquitectura de Computadoras/Proyectos/adderlib8bit00/mult4bit0/source/pakageha00.vhdl" "C:/Users/DEZKS/Documents/my_Desings/Arquitectura de Computadoras/Proyectos/adderlib8bit00/mult4bit0/source/xora00.vhdl"
prj_project save
prj_src add "C:/Users/DEZKS/Documents/my_Desings/Arquitectura de Computadoras/Proyectos/adderlib8bit00/packagemult4bit00.vhdl"
prj_src add "C:/Users/DEZKS/Documents/my_Desings/Arquitectura de Computadoras/Proyectos/adderlib8bit00/multi4bit00.vhdl"
#Stop recording: 9/14/2021 13:16:50
