# Assembly Language Risc-V


## Simuladores

1. [Simulador Venus Risc-V](https://www.kvakil.me/venus/)  **Usar o simulador Venus, preferencialmente**


![](https://miro.medium.com/max/800/1*K9_qchqCTGRdM_OiaF-Oew.png)
![](https://miro.medium.com/max/1400/1*f50RuF9IRqgzCatWIpXCuw.png)
![](https://miro.medium.com/max/1400/1*GVqoi2jj6GjounRAhm4xxg.png)
![](https://miro.medium.com/max/1400/1*Pn0xWcgEGv7m4MS40IPtmQ.png)

## Outros Simuladores

2. [Simulador Online WebRisc-V](https://webriscv.dii.unisi.it/)
3. [RISC-V Interpreter - Universidade Cornell](https://www.cs.cornell.edu/courses/cs3410/2019sp/riscv/interpreter/)

## Trabalho de 2022

### Parte de Assembly
 1. Fazer a multiplicação de float 7 bits
 2. Fazer um printf 2^e * 1.x onde e=-3 a +4 e x é parte fracionária
 3. Algoritmo KNN com duas dimensões

 Exemplos de 2021
 
 1. [Exemplos de Exercícios com Risc-V - Acesso Conta UFV](https://docs.google.com/presentation/d/1tb34UEvhoxoEdC1_fbXu3UY-vA_RvBoIy57_NG5N2Qc/edit?usp=sharing)
 2. [Exemplos de Exercícios com Risc-V e Vetores - Acesso Conta UFV](https://docs.google.com/presentation/d/1WRfD1qvOyuBejxO2VBSerXI2el9rSEjl9r4OwykaSUA/edit?usp=sharing)
3. [Primeiros programas: Maior de 3, multiplicação e soma Float](https://docs.google.com/document/d/1rUmymGDLARdh5TfFf2sVm_lYDWwta8lBEPJUryNs3Xk/edit?usp=sharing)
 4. [Vetores, Produtos Escalar, Comparação e Multiplicação de Matrizes](https://docs.google.com/document/d/1GoO48cAaE69oHqD4giunHLUfNZGUo15V4C1n5g7Yc7k/edit?usp=sharing)

# Codificação 

## Material com slides

1. [Slides do Capítulo 2 do Livro Patterson&Hennessy - Acesso Conta UFV](https://docs.google.com/presentation/d/1BqaqjFikDXnsPEoxdnN7-IbQU2Ji0nUNVJfQDp9I8Dk/edit?usp=sharing)
2. [RISC-V Instruction Formats Instructor: Steven Ho](https://inst.eecs.berkeley.edu/~cs61c/resources/su18_lec/Lecture7.pdf)
3. [Slides de Risc-V e codificação: Department	of	Computer	Science	and	Engineering
Yonghong Yan](https://passlab.github.io/CSCE513/notes/lecture04_RISCV_ISA.pdf)


## Codificação das Instruções

[Playlist da Codificação de 2021](https://www.youtube.com/playlist?list=PLcvOyD_LMr6mTtcPhwp5KFARQOusn66EO)

[Pasta com exemplos (desenhos) de 2021](https://github.com/arduinoufv/inf250/tree/master/Assembler_Risc_V/download/formato)



## Material em Texto

1. [Manual Especificação](https://riscv.org//wp-content/uploads/2017/05/riscv-spec-v2.2.pdf)


# Implementações em Verilog
1. [Risc-V Monociclo](https://github.com/cacauvicosa/mips/tree/master/michael/riscv)
2. [Disassembler](https://github.com/BrunoLevy/learn-fpga/blob/master/FemtoRV/TUTORIALS/FROM_BLINKER_TO_RISCV/riscv_disassembly.v)

