电子工程师成长之路基于CADENCE ALLEGRO的FPGA高速板卡设计 PDF下载 深圳市英达维诺电路科技有限公司 百度云 电子书 下载 电子书下载
PDF电子书下载不求人，看这篇文章就够了→ http://www.chendianrong.com/pdf#712134112
PDF电子书下载不求人，看这篇文章就够了→ http://www.chendianrong.com/pdf#712134112
<p>书名:电子工程师成长之路基于CADENCE ALLEGRO的FPGA高速板卡设计</p><p>作者:深圳市英达维诺电路科技有限公司</p><p>页数:372</p><p>定价:¥79.0</p><p>出版社:电子工业出版社</p><p>出版日期:2017-07-01</p><p>ISBN:9787121341120</p><p><h2>本书特色</h2></p>[<p>
本书以Cadence公司目前的主流版本Allegro16.6工具为基础，详细介绍了基于FPGA的高速板卡PCB设计的整个流程。其中的设计方法和设计技巧更是结合了笔者多年的设计经验。全书共18章，主要内容除了介绍软件的一些基本操作和技巧外，还包括高速PCB设计的精华内容，如层叠阻抗设计、高速串行信号的处理、射频信号的PCB设计、PCIe的基础知识及其金手指的设计要求，特别是在规则设置方面结合案例做了具体的分析和讲解。本书结合具体的案例展开，其内容旨在告诉读者如何去做项目，每个流程阶段的设计方法是怎样的，哪些东西该引起我们的注意和重视，一些重要的模块该如何去处理等。结合实际的案例，配合大量的图表示意，并配备实际操作视频，力图针对该板卡案例，以*直接、简单的方式，让读者更快地掌握其中的设计方法和技巧，因此实用性和专业性非常强。书中的技术问题及后期推出的一系列增值视频，会通过论坛（www.dodopcb.com)进行交流和公布，读者可交流与下载。
                                        </p>]<p><h2>内容简介</h2></p>[<p>本书以Cadence公司目前的主流版本Allegro16.6工具为基础，详细介绍了基于FPGA的高速板卡PCB设计的整个流程。其中的设计方法和设计技巧更是结合了笔者多年的设计经验。全书共18章，主要内容除了介绍软件的一些基本操作和技巧外，还包括高速PCB设计的精华内容，如层叠阻抗设计、高速串行信号的处理、射频信号的PCB设计、PCIe的基础知识及其金手指的设计要求，特别是在规则设置方面结合案例做了具体的分析和讲解。本书结合具体的案例展开，其内容旨在告诉读者如何去做项目，每个流程阶段的设计方法是怎样的，哪些东西该引起我们的注意和重视，一些重要的模块该如何去处理等。结合实际的案例，配合大量的图表示意，并配备实际操作视频，力图针对该板卡案例，以很直接、简单的方式，让读者更快地掌握其中的设计方法和技巧，因此实用性和专业性很好强。书中的技术问题及后期推出的一系列增值视频，会通过论坛（www.dodopcb.com)进行交流和公布，读者可交流与下载。</p>]<p><h2>作者简介</h2></p>[<p>深圳市英达维诺电路科技有限公司成立于2016年5月，专注于硬件研发、高速PCB设计、SIPI仿真、EMC设计整改、企业培训、PCB制板、SMT贴装等服务。公司骨干设计团队具有10年以上研发经验，具有系统设计、EMC、SI及DFM等成功设计经验。超过2000款高速PCB设计项目，贴近客户需求，以客户满意为工作准则。公司愿景： 成为中国一流的硬件外包设计服务商！ 战略定位： 联合后端优秀制造资源，倾力打造业务高度集中的专才型企业，为客户提供专业精品服务。</p>]<p><h2>目录</h2></p>
    目录1.1 OrCAD导出Allegro网表1.2 Allegro 导入OrCAD网表前的准备1.3 Allegro导入OrCAD网表1.4 放置元器件1.5 OrCAD导出Allegro网表常见错误解决方法1.5.1 位号重复1.5.2 未分配封装1.5.3 同一个Symbol中出现Pin Number重复1.5.4 同一个Symbol中出现Pin Name重复1.5.5 封装名包含非法字符1.5.6 元器件缺少Pin Number1.6 Allegro导入OrCAD网表常见错误解决方法1.6.1 导入的路径没有文件1.6.2 找不到元器件封装1.6.3 缺少封装焊盘1.6.4 网表与封装引脚号不匹配第2章 LP Wizard和Allegro创建封装2.1 LP Wizard的安装和启动2.2 LP Wizard软件设置2.3 Allegro软件设置2.4 运用LP Wizard制作SOP8封装 2.5 运用LP Wizard制作QFN封装2.6 运用LP Wizard制作BGA封装2.7 运用LP Wizard制作Header封装2.8 Allegro元件封装制作流程2.9 导出元件库2.10 PCB上更新元件封装第3章 快捷键设置3.1 环境变量3.2 查看当前快捷键设置3.3 Script的录制与快捷键的添加3.4 快捷键的常用设置方法3.5 skill的使用3.6 Stroke录制与使用第4章 Allegro设计环境及常用操作设置4.1 User Preference常用操作设置4.2 Design Parameter Editor参数设置4.2.1 Display选项卡设置讲解4.2.2 Design选项卡设置讲解4.3 格点的设置4.3.1 格点设置的基本原则4.3.2 Allegro格点的设置方法及技巧第5章 结构5.1 手工绘制板框5.2 导入DXF文件5.3 重叠顶、底层DXF文件5.4 将DXF中的文字导入到Allegro5.5 Logo导入Allegro5.6 闭合的DXF转换成板框5.7 不闭合的DXF转换成板框5.8 导出DXF结构图第6章 布局6.1 Allegro布局常用操作6.2 飞线的使用方法和技巧6.3 布局的工艺要求6.3.1 特殊元件的布局6.3.2 通孔元件的间距要求6.3.3 压接元件的工艺要求6.3.4 相同模块的布局6.3.5 PCB板辅助边与布局6.3.6 辅助边与母板的连接方式：V-CUT和邮票孔6.4 布局的基本顺序6.4.1 整板禁布区的绘制6.4.2 交互式布局6.4.3 结构件的定位6.4.4 整板信号流向规划6.4.5 模块化布局6.4.6 主要关键芯片的布局规划第7章 层叠阻抗设计7.1 PCB板材的基础知识7.1.1 覆铜板的定义及结构7.1.2 铜箔的定义、分类及特点7.1.3 PCB板材的分类7.1.4 半固化片（prepreg或pp）的工艺原理7.1.5 pp（半固化片）的特性7.1.6 pp（半固化片）的主要功能7.1.7 基材常见的性能指标7.1.8 pp（半固化片）的规格7.1.9 pp压合厚度的计算说明7.1.10 多层板压合后理论厚度计算说明7.2 阻抗计算（以一个8层板为例）7.2.1 微带线阻抗计算7.2.2 带状线阻抗计算7.2.3 共面波导阻抗计算7.2.4 阻抗计算的注意事项7.3 层叠设计7.3.1 层叠和阻抗设计的几个阶段7.3.2 PCB层叠方案需要考虑的因素7.3.3 层叠设置的常见问题7.3.4 层叠设置的基本原则7.3.5 什么是假8层7.3.6 如何避免假8层7.4 fpga高速板层叠阻抗设计7.4.1 生益的S1000-2板材参数介绍7.4.2 fpga板层叠确定7.4.3 Cross Section界面介绍7.4.4 12层板常规层压结构7.4.5 PCIe板卡各层铜厚、芯板及pp厚度确定7.4.6 阻抗计算及各层阻抗线宽确定第8章 电源地处理8.1 电源地处理的基本原则8.1.1 载流能力8.1.2 电源通道和滤波8.1.3 直流压降8.1.4 参考平面8.1.5 其他要求8.2 电源地平面分割8.2.1 电源地负片铜皮处理8.2.2 电源地正片铜皮处理8.3 常规电源的种类介绍及各自的设计方法8.3.1 电源的种类8.3.2 POE电源介绍及设计方法8.3.3 48V电源介绍及设计方法8.3.4 开关电源的设计8.3.5 线性电源的设计第9章 高速板卡PCB整板规则设置9.1 整板信号的分类9.1.1 电源地类9.1.2 关键信号类（时钟、复位）9.1.3 50Ω射频信号类9.1.4 75Ω阻抗线类9.1.5 100Ω差分信号分类9.1.6 85Ω差分信号分类9.1.7 总线的分类9.2 物理类规则的建立9.2.1 单端物理约束需要设置的几个参数讲解9.2.2 Default/50Ω单端信号类规则建立9.2.3 电源地类规则建立9.2.4 50Ω单端射频信号类规则建立9.2.5 75Ω单端信号类规则建立9.2.6 100Ω差分信号类规则建立9.2.7 85Ω差分信号类规则建立9.2.8 1.0BGA的物理区域规则建立9.2.9 0.8BGA的物理区域规则建立9.2.1 过孔参数的设置9.3 物理类规则分配9.3.1 电源地类规则分配9.3.2 50Ω单端射频信号类规则分配9.3.3 75Ω单端信号类规则分配9.3.4 100Ω差分信号类规则分配9.3.5 85Ω差分信号类规则分配9.3.6 1.0BGA的物理区域规则的分配和用法9.4 间距规则设置9.4.1 Spacing约束的Default参数设置9.4.2 关键信号（时钟、复位）的Spacing类规则设置9.4.3 差分信号的Spacing类规则设置9.4.4 RF信号的Spacing类规则设置9.4.5 1.0BGA的Spacing类规则设置9.4.6 0.8BGA的Spacing类规则设置9.4.7 同网络名间距规则设置9.5 间距类规则分配9.6 等长规则设置第10章布线10.1 Allegro布线的常用基本操作10.1.1 Add Connect指令选项卡详解10.1.2 Working Layers的用法10.1.3 Add Connect右键菜单常用命令讲解10.1.4 拉线常用设置推荐10.1.5 布线调整Slide指令选项卡详解10.1.6 改变走线宽度和布线层的Change命令的用法10.1.7 快速等间距修线10.1.8 进行布线优化的Custom Smooth命令的用法10.2 布线常用技巧与经验分享10.3 修线常用技巧与经验分享10.4 常见元件Fanout处理10.4.1 SOP/QFP等密间距元件的Fanout10.4.2 分离元件（小电容）的Fanout10.4.3 分离元件（排阻）的Fanout10.4.4 分离元件（BGA下小电容）的Fanout10.4.5 分离元件（Bulk电容）的Fanout10.4.6 BGA的Fanout10.5 常见BGA布线方法和技巧10.5.1 1.0mm pitch BGA的布线方法和技巧10.5.2 0.8mm pitch BGA的布线方法和技巧10.5.3 0.65mm pitch BGA的布线方法和技巧10.5.4 0.5mm pitch BGA布线方法和技巧10.5.5 0.4mm pitch BGA布线方法和技巧10.6 布线的基本原则及思路10.6.1 布线的基本原则10.6.2 布线的基本顺序10.6.3 布线层面规划10.6.4 布线的基本思路第11章 PCIe信号的基础知识及其金手指设计要求11.1 PCIe总线概述11.2 PCIe总线基础知识介绍11.2.1 数据传输的拓扑结构11.2.2 PCIe总线使用的信号11.3 PCIe金手指的设计要求11.3.1 金手指的封装和板厚要求11.3.2 金手指下方平面处理11.3.3 金手指焊盘出线和打孔要求11.3.4 PCIe电源处理11.3.5 PCIe AC耦合电容的处理11.3.6 PCIe差分信号的阻抗和布线要求第12章 HSMC高速串行信号处理12.1 HSMC高速信号介绍及其设计要求12.1.1 HSMC高速信号介绍12.1.2 HSMC布线要求12.1.3 HSMC布局要求12.2 HSMC信号规则设置12.3 HSMC 扇出12.4 HSMC高速信号的布线12.4.1 差分线通用布线要求12.4.2 参考平面12.4.3 BGA内部出线12.4.4 差分对内等长处理及绕线要求第13章 射频信号的处理13.1 射频信号的相关知识13.2  射频的基础知识介绍13.3 射频板材的选用原则13.4 射频板布局设计要求13.5 射频板的层叠阻抗和线宽要求13.5.1 4层板射频阻抗设计分析13.5.2 常规多层板射频阻抗设计分析13.6 射频布线设计要求13.6.1 射频布线的基本原则13.6.2 射频布线的注意事项第14章 DDR3内存的相关知识及PCB设计方法14.1 DDR内存的基础知识14.1.1 存储器简介14.1.2 内存相关工作流程与参数介绍14.1.3 内存容量的计算方法14.1.4 DDR、DDR2、DDR3各项参数介绍及对比14.2 DDR3互连通路拓扑14.2.1 常见互连通路拓扑结构介绍及其种类14.2.2 DDR3 T形及Fly_by拓扑的应用分析14.2.3 Write leveling功能与Fly_by拓扑14.3 DDR3四片Fly_by结构设计14.3.1 DDR3信号说明及分组14.3.2 布局14.3.3 VDD、VREF、VTT等电源处理14.3.4 DDR3信号线的Fanout14.3.5 数据线及地址线互连14.3.6 数据线及地址线等长规则设置14.3.7 等长绕线14.4 DDR3两片T形结构设计第15章 常用接口设计15.1 以太网口15.2 USB接口15.3 HDMI接口设计15.4 DVI接口设计15.5 VGA接口设计15.6 SATA接口设计15.7 Micro SD卡15.8 音频接口15.9 JTAG接口15.10 串口电路设计第16章 PCB设计后处理16.1 丝印的处理16.1.1 字体参数的设置16.1.2 丝印设计的常规要求16.1.3 丝印重命名及反标16.2 尺寸标注16.3 PCB生产工艺技术文件说明16.4 输出光绘前需要检查的项目和流程16.4.1 基于Check List的检查16.4.2 Display Status的检查16.4.3 Dangling Lines、Dangling Via 的检查16.4.4 单点网络的检查第17章 光绘和相关文件的参数设置及输出17.1 钻孔文件的设置及生成17.2 rou文件的设置及生成17.3 钻孔表的处理及生成17.3.1 钻孔公差的处理17.3.2 相同孔径的钻孔处理17.3.3 钻孔符号的处理17.3.4 钻孔表的生成17.4 光绘文件的各项参数设置及输出17.4.1 光绘各层命名及层的内容17.4.2 设置光绘文件各项参数并输出17.5 输出IPC网表17.6 输出贴片坐标文件17.7 输出结构文件第18章 光绘文件的检查项及CAM350常用操作18.1 光绘文件的导入18.2 光绘层的排序18
