atax_refsrc_4_Isrc_5_13_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_4_Isrc_5_13_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_4_Isrc_6_16_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_4_Isrc_6_16_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_4_Isrc_7_8_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_4_Isrc_7_8_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_4_Isrc_8_9_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc0 < B1)) then 0 else 4)
atax_refsrc_4_Isrc_8_9_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc0 < B1)) then 0 else 4)
atax_refsrc_4_Isrc_10_4_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_4_Isrc_10_4_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_4_Isrc_10_10_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_4_Isrc_10_10_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_9_Isrc_18_6_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 1)
atax_refsrc_9_Isrc_18_6_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 1)
atax_refsrc_4_Isrc_14_2_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B0) then 0 else 4)
atax_refsrc_4_Isrc_14_2_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B0) then 0 else 4)
atax_refsrc_4_Isrc_17_11_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else (if ((Isrc1 + 2) < (B1 + 1)) then (Isrc0 * 5) else (if (Isrc0 < B1) then ((B1 + 1) + (B0 * 5)) else ((Isrc0 + Isrc1) + (Isrc1 * Isrc1)))))
atax_refsrc_4_Isrc_17_11_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else (if ((Isrc1 + 2) < (B1 + 1)) then (Isrc0 * 5) else (if (Isrc0 < B1) then ((B1 + 1) + (B0 * 5)) else ((Isrc0 + Isrc1) + (Isrc1 * Isrc1)))))
atax_refsrc_4_Isrc_17_12_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_4_Isrc_17_12_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_4_Isrc_19_1_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B0) then 0 else 4)
atax_refsrc_4_Isrc_19_1_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B0) then 0 else 4)
atax_refsrc_5_Isrc_0_4_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B1) then 0 else 1)
atax_refsrc_5_Isrc_0_4_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B1) then 0 else 1)
atax_refsrc_5_Isrc_2_11_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (B1 < (2 + Isrc1)) then 0 else 1)
atax_refsrc_5_Isrc_2_11_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (B1 < (2 + Isrc1)) then 0 else 1)
atax_refsrc_5_Isrc_4_2_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B0) then 0 else 1)
atax_refsrc_5_Isrc_4_2_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B0) then 0 else 1)
atax_refsrc_5_Isrc_5_8_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 1)
atax_refsrc_5_Isrc_5_8_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 1)
atax_refsrc_5_Isrc_5_16_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 1)
atax_refsrc_5_Isrc_5_16_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 1)
atax_refsrc_5_Isrc_6_1_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B0) then 0 else 1)
atax_refsrc_5_Isrc_6_1_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B0) then 0 else 1)
atax_refsrc_5_Isrc_8_4_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 1)
atax_refsrc_5_Isrc_8_4_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 1)
atax_refsrc_5_Isrc_10_18_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 1)
atax_refsrc_5_Isrc_10_18_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 1)
atax_refsrc_5_Isrc_11_4_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 1)
atax_refsrc_5_Isrc_11_4_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 1)
atax_refsrc_5_Isrc_11_14_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 1)
atax_refsrc_5_Isrc_11_14_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 1)
atax_refsrc_5_Isrc_13_8_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 1)
atax_refsrc_5_Isrc_13_8_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 1)
atax_refsrc_5_Isrc_16_13_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 1)
atax_refsrc_5_Isrc_16_13_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 1)
atax_refsrc_5_Isrc_17_15_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc0 < B1)) then 0 else 1)
atax_refsrc_5_Isrc_17_15_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc0 < B1)) then 0 else 1)
atax_refsrc_5_Isrc_8_19_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 3)
atax_refsrc_5_Isrc_8_19_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 3)
atax_refsrc_6_Isrc_0_18_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B1) then 0 else 3)
atax_refsrc_6_Isrc_0_18_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B1) then 0 else 3)
atax_refsrc_6_Isrc_2_0_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 3
atax_refsrc_6_Isrc_2_0_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 3
atax_refsrc_6_Isrc_4_10_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 3)
atax_refsrc_6_Isrc_4_10_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 3)
atax_refsrc_6_Isrc_5_4_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc0 < B1)) then 0 else 3)
atax_refsrc_6_Isrc_5_4_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc0 < B1)) then 0 else 3)
atax_refsrc_6_Isrc_6_4_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 3)
atax_refsrc_6_Isrc_6_4_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 3)
atax_refsrc_6_Isrc_7_3_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B0) then 0 else 3)
atax_refsrc_6_Isrc_7_3_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B0) then 0 else 3)
atax_refsrc_6_Isrc_8_9_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc0 < B1)) then 0 else 3)
atax_refsrc_6_Isrc_8_9_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc0 < B1)) then 0 else 3)
atax_refsrc_6_Isrc_8_12_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 3)
atax_refsrc_6_Isrc_8_12_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 3)
atax_refsrc_6_Isrc_9_3_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B0) then 0 else 3)
atax_refsrc_6_Isrc_9_3_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B0) then 0 else 3)
atax_refsrc_6_Isrc_9_16_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 3)
atax_refsrc_6_Isrc_9_16_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 3)
atax_refsrc_6_Isrc_13_10_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 3)
atax_refsrc_6_Isrc_13_10_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 3)
atax_refsrc_6_Isrc_14_8_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 3)
atax_refsrc_6_Isrc_14_8_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 3)
atax_refsrc_6_Isrc_14_19_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 3)
atax_refsrc_6_Isrc_14_19_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 3)
atax_refsrc_6_Isrc_15_17_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 3)
atax_refsrc_6_Isrc_15_17_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 3)
atax_refsrc_6_Isrc_16_5_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 3)
atax_refsrc_6_Isrc_16_5_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 3)
atax_refsrc_6_Isrc_16_8_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 3)
atax_refsrc_6_Isrc_16_8_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 3)
atax_refsrc_7_Isrc_2_5_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((2 + B1) < (Isrc1 + Isrc1)) then 0 else 4)
atax_refsrc_7_Isrc_2_5_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((2 + B1) < (Isrc1 + Isrc1)) then 0 else 4)
atax_refsrc_7_Isrc_4_13_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_7_Isrc_4_13_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_7_Isrc_4_18_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_7_Isrc_4_18_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_7_Isrc_10_2_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B0) then 0 else 4)
atax_refsrc_7_Isrc_10_2_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B0) then 0 else 4)
atax_refsrc_7_Isrc_11_0_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B0) then 0 else 4)
atax_refsrc_7_Isrc_11_0_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B0) then 0 else 4)
atax_refsrc_7_Isrc_11_2_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B0) then 0 else 4)
atax_refsrc_7_Isrc_11_2_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B0) then 0 else 4)
atax_refsrc_7_Isrc_11_4_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_7_Isrc_11_4_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_7_Isrc_12_17_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_7_Isrc_12_17_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_7_Isrc_13_16_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_7_Isrc_13_16_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_7_Isrc_17_17_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_7_Isrc_17_17_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_7_Isrc_18_13_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_7_Isrc_18_13_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_8_Isrc_0_2_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 4
atax_refsrc_8_Isrc_0_2_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 4
atax_refsrc_8_Isrc_0_11_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 + B1) < (Isrc1 + 2)) then 0 else 4)
atax_refsrc_8_Isrc_0_11_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 + B1) < (Isrc1 + 2)) then 0 else 4)
atax_refsrc_8_Isrc_4_14_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_8_Isrc_4_14_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_8_Isrc_6_8_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_8_Isrc_6_8_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_8_Isrc_6_12_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_8_Isrc_6_12_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_8_Isrc_7_7_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (((Isrc1 + Isrc1) < (Isrc1 + B0)) && ((Isrc1 + 2) < (B1 + 1))) then 0 else 4)
atax_refsrc_8_Isrc_7_7_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (((Isrc1 + Isrc1) < (Isrc1 + B0)) && ((Isrc1 + 2) < (B1 + 1))) then 0 else 4)
atax_refsrc_8_Isrc_8_9_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc0 < B1)) then 0 else 4)
atax_refsrc_8_Isrc_8_9_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc0 < B1)) then 0 else 4)
atax_refsrc_8_Isrc_9_10_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc0 < B1)) then 0 else 4)
atax_refsrc_8_Isrc_9_10_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc0 < B1)) then 0 else 4)
atax_refsrc_8_Isrc_10_18_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_8_Isrc_10_18_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_8_Isrc_14_17_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_8_Isrc_14_17_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_8_Isrc_15_14_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc0 < B1)) then 0 else 4)
atax_refsrc_8_Isrc_15_14_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc0 < B1)) then 0 else 4)
atax_refsrc_8_Isrc_18_8_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_8_Isrc_18_8_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_8_Isrc_19_4_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_8_Isrc_19_4_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_9_Isrc_0_2_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 1
atax_refsrc_9_Isrc_0_2_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 1
atax_refsrc_9_Isrc_1_13_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B1) then 0 else 1)
atax_refsrc_9_Isrc_1_13_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B1) then 0 else 1)
atax_refsrc_9_Isrc_2_12_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B1) then 0 else 1)
atax_refsrc_9_Isrc_2_12_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B1) then 0 else 1)
atax_refsrc_9_Isrc_5_14_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 1)
atax_refsrc_9_Isrc_5_14_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 1)
atax_refsrc_9_Isrc_6_0_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B0) then 0 else 1)
atax_refsrc_9_Isrc_6_0_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B0) then 0 else 1)
atax_refsrc_9_Isrc_7_12_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 1)
atax_refsrc_9_Isrc_7_12_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 1)
atax_refsrc_9_Isrc_8_14_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 1)
atax_refsrc_9_Isrc_8_14_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 1)
atax_refsrc_9_Isrc_11_13_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 1)
atax_refsrc_9_Isrc_11_13_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 1)
atax_refsrc_9_Isrc_12_8_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 1)
atax_refsrc_9_Isrc_12_8_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 1)
atax_refsrc_9_Isrc_12_10_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 1)
atax_refsrc_9_Isrc_12_10_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 1)
atax_refsrc_9_Isrc_12_17_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 1)
atax_refsrc_9_Isrc_12_17_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 1)
atax_refsrc_9_Isrc_12_18_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 1)
atax_refsrc_9_Isrc_12_18_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 1)
atax_refsrc_0_Isrc_0_refsnk_0.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 1
atax_refsrc_0_Isrc_0_refsnk_0.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 1
atax_refsrc_0_Isrc_8_refsnk_0.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B1) then 0 else 1)
atax_refsrc_0_Isrc_8_refsnk_0.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B1) then 0 else 1)
atax_refsrc_9_Isrc_17_12_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 1)
atax_refsrc_9_Isrc_17_12_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 1)
atax_refsrc_0_Isrc_10_refsnk_0.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (B1 < Isrc0) then 0 else 1)
atax_refsrc_0_Isrc_10_refsnk_0.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (B1 < Isrc0) then 0 else 1)
atax_refsrc_9_Isrc_17_16_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc0 < B1)) then 0 else 1)
atax_refsrc_9_Isrc_17_16_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc0 < B1)) then 0 else 1)
atax_refsrc_1_Isrc_3_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 1
atax_refsrc_1_Isrc_3_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 1
atax_refsrc_1_Isrc_5_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (B0 < Isrc0) then 0 else 1)
atax_refsrc_1_Isrc_5_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (B0 < Isrc0) then 0 else 1)
atax_refsrc_1_Isrc_6_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B0) then 0 else 1)
atax_refsrc_1_Isrc_6_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B0) then 0 else 1)
atax_refsrc_1_Isrc_19_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (B0 < Isrc0) then 0 else 1)
atax_refsrc_1_Isrc_19_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (B0 < Isrc0) then 0 else 1)
atax_refsrc_2_Isrc_0_19_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B1) then 0 else 3)
atax_refsrc_2_Isrc_0_19_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B1) then 0 else 3)
atax_refsrc_2_Isrc_1_9_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B1) then 0 else 3)
atax_refsrc_2_Isrc_1_9_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B1) then 0 else 3)
atax_refsrc_2_Isrc_3_11_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B1) then 0 else 3)
atax_refsrc_2_Isrc_3_11_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B1) then 0 else 3)
atax_refsrc_2_Isrc_5_8_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 3)
atax_refsrc_2_Isrc_5_8_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 3)
atax_refsrc_2_Isrc_6_12_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 3)
atax_refsrc_2_Isrc_6_12_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 3)
atax_refsrc_2_Isrc_7_9_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 3)
atax_refsrc_2_Isrc_7_9_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 3)
atax_refsrc_2_Isrc_8_8_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B0) && (Isrc1 < B1)) then 0 else 3)
atax_refsrc_2_Isrc_8_8_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B0) && (Isrc1 < B1)) then 0 else 3)
atax_refsrc_2_Isrc_9_16_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 3)
atax_refsrc_2_Isrc_9_16_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 3)
atax_refsrc_2_Isrc_10_18_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 3)
atax_refsrc_2_Isrc_10_18_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 3)
atax_refsrc_2_Isrc_11_4_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 3)
atax_refsrc_2_Isrc_11_4_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 3)
atax_refsrc_2_Isrc_13_10_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 3)
atax_refsrc_2_Isrc_13_10_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 3)
atax_refsrc_2_Isrc_15_3_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B0) then 0 else 3)
atax_refsrc_2_Isrc_15_3_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B0) then 0 else 3)
atax_refsrc_2_Isrc_15_15_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B0) && (Isrc1 < B1)) then 0 else 3)
atax_refsrc_2_Isrc_15_15_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B0) && (Isrc1 < B1)) then 0 else 3)
atax_refsrc_2_Isrc_16_3_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B0) then 0 else 3)
atax_refsrc_2_Isrc_16_3_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B0) then 0 else 3)
atax_refsrc_2_Isrc_16_8_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 3)
atax_refsrc_2_Isrc_16_8_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 3)
atax_refsrc_2_Isrc_17_0_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B0) then 0 else 3)
atax_refsrc_2_Isrc_17_0_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B0) then 0 else 3)
atax_refsrc_3_Isrc_0_4_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B1) then 0 else 4)
atax_refsrc_3_Isrc_0_4_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B1) then 0 else 4)
atax_refsrc_3_Isrc_0_6_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B1) then 0 else 4)
atax_refsrc_3_Isrc_0_6_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B1) then 0 else 4)
atax_refsrc_3_Isrc_1_6_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B1) then 0 else 4)
atax_refsrc_3_Isrc_1_6_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B1) then 0 else 4)
atax_refsrc_3_Isrc_3_17_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B1) then 0 else 4)
atax_refsrc_3_Isrc_3_17_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B1) then 0 else 4)
atax_refsrc_3_Isrc_4_16_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_3_Isrc_4_16_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_3_Isrc_4_18_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_3_Isrc_4_18_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_3_Isrc_6_8_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_3_Isrc_6_8_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_3_Isrc_8_18_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_3_Isrc_8_18_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_3_Isrc_14_10_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_3_Isrc_14_10_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_3_Isrc_15_10_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_3_Isrc_15_10_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_3_Isrc_16_4_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_3_Isrc_16_4_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_3_Isrc_16_13_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_3_Isrc_16_13_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 4)
atax_refsrc_3_Isrc_16_3_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B0) then 0 else (if ((Isrc0 + Isrc1) < (B1 + B1)) then (if ((Isrc1 + 2) < (B1 + 1)) then B1 else (if ((B1 + B1) < Isrc0) then (B1 + B1) else B0)) else ((B1 * 4) + (4 - Isrc0))))
atax_refsrc_3_Isrc_16_3_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B0) then 0 else (if ((Isrc0 + Isrc1) < (B1 + B1)) then (if ((Isrc1 + 2) < (B1 + 1)) then B1 else (if ((B1 + B1) < Isrc0) then (B1 + B1) else B0)) else ((B1 * 4) + (4 - Isrc0))))
atax_refsrc_3_Isrc_18_11_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else (if ((B1 + 2) < Isrc0) then (B1 * 3) else (if (Isrc0 < B1) then ((B0 + 0) + (B1 + B1)) else ((2 - 6) * (3 - B0)))))
atax_refsrc_3_Isrc_18_11_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else (if ((B1 + 2) < Isrc0) then (B1 * 3) else (if (Isrc0 < B1) then ((B0 + 0) + (B1 + B1)) else ((2 - 6) * (3 - B0)))))
atax_refsrc_4_Isrc_2_2_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 4
atax_refsrc_4_Isrc_2_2_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 4
atax_refsrc_4_Isrc_3_17_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B1) then 0 else 4)
atax_refsrc_4_Isrc_3_17_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B1) then 0 else 4)
