TimeQuest Timing Analyzer report for MultiCycle
Fri Oct 19 17:26:39 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Minimum Pulse Width: 'testIrw'
 12. Setup Times
 13. Hold Times
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Propagation Delay
 17. Minimum Propagation Delay
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Minimum Pulse Width: 'testIrw'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Propagation Delay
 29. Minimum Propagation Delay
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Progagation Delay
 36. Minimum Progagation Delay
 37. Clock Transfers
 38. Report TCCS
 39. Report RSKM
 40. Unconstrained Paths
 41. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MultiCycle                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; testIrw    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { testIrw } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


---------------------------
; Slow Model Fmax Summary ;
---------------------------
No paths to report.


----------------------------
; Slow Model Setup Summary ;
----------------------------
No paths to report.


---------------------------
; Slow Model Hold Summary ;
---------------------------
No paths to report.


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; testIrw ; -1.631 ; -1.631              ;
+---------+--------+---------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'testIrw'                                                                   ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; testIrw ; Rise       ; testIrw                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; testIrw ; Fall       ; IR:unit7|func_out[0]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; testIrw ; Fall       ; IR:unit7|func_out[0]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; testIrw ; Fall       ; IR:unit7|func_out[1]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; testIrw ; Fall       ; IR:unit7|func_out[1]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; testIrw ; Fall       ; IR:unit7|func_out[2]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; testIrw ; Fall       ; IR:unit7|func_out[2]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; testIrw ; Rise       ; testIrw|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; testIrw ; Rise       ; testIrw|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; testIrw ; Rise       ; testIrw~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; testIrw ; Rise       ; testIrw~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; testIrw ; Rise       ; testIrw~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; testIrw ; Rise       ; testIrw~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; testIrw ; Rise       ; unit7|func_out[0]|datac  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; testIrw ; Rise       ; unit7|func_out[0]|datac  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; testIrw ; Rise       ; unit7|func_out[1]|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; testIrw ; Rise       ; unit7|func_out[1]|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; testIrw ; Rise       ; unit7|func_out[2]|datac  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; testIrw ; Rise       ; unit7|func_out[2]|datac  ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; testMemory[*]   ; testIrw    ; 11.813 ; 11.813 ; Fall       ; testIrw         ;
;  testMemory[0]  ; testIrw    ; 5.390  ; 5.390  ; Fall       ; testIrw         ;
;  testMemory[1]  ; testIrw    ; 5.538  ; 5.538  ; Fall       ; testIrw         ;
;  testMemory[2]  ; testIrw    ; 11.531 ; 11.531 ; Fall       ; testIrw         ;
;  testMemory[3]  ; testIrw    ; 11.813 ; 11.813 ; Fall       ; testIrw         ;
;  testMemory[4]  ; testIrw    ; 11.291 ; 11.291 ; Fall       ; testIrw         ;
;  testMemory[5]  ; testIrw    ; 11.444 ; 11.444 ; Fall       ; testIrw         ;
;  testMemory[6]  ; testIrw    ; 11.266 ; 11.266 ; Fall       ; testIrw         ;
;  testMemory[7]  ; testIrw    ; 11.398 ; 11.398 ; Fall       ; testIrw         ;
;  testMemory[8]  ; testIrw    ; 11.275 ; 11.275 ; Fall       ; testIrw         ;
;  testMemory[9]  ; testIrw    ; 11.516 ; 11.516 ; Fall       ; testIrw         ;
;  testMemory[10] ; testIrw    ; 11.289 ; 11.289 ; Fall       ; testIrw         ;
;  testMemory[11] ; testIrw    ; 10.960 ; 10.960 ; Fall       ; testIrw         ;
;  testMemory[12] ; testIrw    ; 11.278 ; 11.278 ; Fall       ; testIrw         ;
;  testMemory[13] ; testIrw    ; 10.787 ; 10.787 ; Fall       ; testIrw         ;
;  testMemory[14] ; testIrw    ; 11.343 ; 11.343 ; Fall       ; testIrw         ;
;  testMemory[15] ; testIrw    ; 11.401 ; 11.401 ; Fall       ; testIrw         ;
;  testMemory[16] ; testIrw    ; 11.627 ; 11.627 ; Fall       ; testIrw         ;
;  testMemory[17] ; testIrw    ; 11.573 ; 11.573 ; Fall       ; testIrw         ;
;  testMemory[18] ; testIrw    ; 8.571  ; 8.571  ; Fall       ; testIrw         ;
;  testMemory[19] ; testIrw    ; 8.829  ; 8.829  ; Fall       ; testIrw         ;
;  testMemory[20] ; testIrw    ; 8.676  ; 8.676  ; Fall       ; testIrw         ;
;  testMemory[21] ; testIrw    ; 9.062  ; 9.062  ; Fall       ; testIrw         ;
;  testMemory[22] ; testIrw    ; 9.365  ; 9.365  ; Fall       ; testIrw         ;
;  testMemory[23] ; testIrw    ; 9.035  ; 9.035  ; Fall       ; testIrw         ;
;  testMemory[24] ; testIrw    ; 8.889  ; 8.889  ; Fall       ; testIrw         ;
;  testMemory[25] ; testIrw    ; 9.077  ; 9.077  ; Fall       ; testIrw         ;
;  testMemory[26] ; testIrw    ; 8.909  ; 8.909  ; Fall       ; testIrw         ;
;  testMemory[27] ; testIrw    ; 8.864  ; 8.864  ; Fall       ; testIrw         ;
;  testMemory[28] ; testIrw    ; 8.691  ; 8.691  ; Fall       ; testIrw         ;
;  testMemory[29] ; testIrw    ; 9.249  ; 9.249  ; Fall       ; testIrw         ;
;  testMemory[30] ; testIrw    ; 9.059  ; 9.059  ; Fall       ; testIrw         ;
;  testMemory[31] ; testIrw    ; 8.864  ; 8.864  ; Fall       ; testIrw         ;
+-----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-----------------+------------+---------+---------+------------+-----------------+
; Data Port       ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-----------------+------------+---------+---------+------------+-----------------+
; testMemory[*]   ; testIrw    ; -4.379  ; -4.379  ; Fall       ; testIrw         ;
;  testMemory[0]  ; testIrw    ; -4.379  ; -4.379  ; Fall       ; testIrw         ;
;  testMemory[1]  ; testIrw    ; -4.526  ; -4.526  ; Fall       ; testIrw         ;
;  testMemory[2]  ; testIrw    ; -10.479 ; -10.479 ; Fall       ; testIrw         ;
;  testMemory[3]  ; testIrw    ; -10.761 ; -10.761 ; Fall       ; testIrw         ;
;  testMemory[4]  ; testIrw    ; -10.239 ; -10.239 ; Fall       ; testIrw         ;
;  testMemory[5]  ; testIrw    ; -10.392 ; -10.392 ; Fall       ; testIrw         ;
;  testMemory[6]  ; testIrw    ; -10.214 ; -10.214 ; Fall       ; testIrw         ;
;  testMemory[7]  ; testIrw    ; -10.346 ; -10.346 ; Fall       ; testIrw         ;
;  testMemory[8]  ; testIrw    ; -10.223 ; -10.223 ; Fall       ; testIrw         ;
;  testMemory[9]  ; testIrw    ; -10.464 ; -10.464 ; Fall       ; testIrw         ;
;  testMemory[10] ; testIrw    ; -10.237 ; -10.237 ; Fall       ; testIrw         ;
;  testMemory[11] ; testIrw    ; -9.908  ; -9.908  ; Fall       ; testIrw         ;
;  testMemory[12] ; testIrw    ; -10.226 ; -10.226 ; Fall       ; testIrw         ;
;  testMemory[13] ; testIrw    ; -9.735  ; -9.735  ; Fall       ; testIrw         ;
;  testMemory[14] ; testIrw    ; -10.291 ; -10.291 ; Fall       ; testIrw         ;
;  testMemory[15] ; testIrw    ; -10.349 ; -10.349 ; Fall       ; testIrw         ;
;  testMemory[16] ; testIrw    ; -10.575 ; -10.575 ; Fall       ; testIrw         ;
;  testMemory[17] ; testIrw    ; -10.521 ; -10.521 ; Fall       ; testIrw         ;
;  testMemory[18] ; testIrw    ; -7.517  ; -7.517  ; Fall       ; testIrw         ;
;  testMemory[19] ; testIrw    ; -7.775  ; -7.775  ; Fall       ; testIrw         ;
;  testMemory[20] ; testIrw    ; -7.622  ; -7.622  ; Fall       ; testIrw         ;
;  testMemory[21] ; testIrw    ; -8.008  ; -8.008  ; Fall       ; testIrw         ;
;  testMemory[22] ; testIrw    ; -8.311  ; -8.311  ; Fall       ; testIrw         ;
;  testMemory[23] ; testIrw    ; -7.981  ; -7.981  ; Fall       ; testIrw         ;
;  testMemory[24] ; testIrw    ; -7.835  ; -7.835  ; Fall       ; testIrw         ;
;  testMemory[25] ; testIrw    ; -8.023  ; -8.023  ; Fall       ; testIrw         ;
;  testMemory[26] ; testIrw    ; -7.855  ; -7.855  ; Fall       ; testIrw         ;
;  testMemory[27] ; testIrw    ; -7.810  ; -7.810  ; Fall       ; testIrw         ;
;  testMemory[28] ; testIrw    ; -7.637  ; -7.637  ; Fall       ; testIrw         ;
;  testMemory[29] ; testIrw    ; -8.195  ; -8.195  ; Fall       ; testIrw         ;
;  testMemory[30] ; testIrw    ; -8.005  ; -8.005  ; Fall       ; testIrw         ;
;  testMemory[31] ; testIrw    ; -7.810  ; -7.810  ; Fall       ; testIrw         ;
+-----------------+------------+---------+---------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; testRes[*]   ; testIrw    ; 15.253 ; 15.253 ; Fall       ; testIrw         ;
;  testRes[0]  ; testIrw    ; 9.660  ; 9.660  ; Fall       ; testIrw         ;
;  testRes[1]  ; testIrw    ; 10.322 ; 10.322 ; Fall       ; testIrw         ;
;  testRes[2]  ; testIrw    ; 10.441 ; 10.441 ; Fall       ; testIrw         ;
;  testRes[3]  ; testIrw    ; 10.512 ; 10.512 ; Fall       ; testIrw         ;
;  testRes[4]  ; testIrw    ; 10.370 ; 10.370 ; Fall       ; testIrw         ;
;  testRes[5]  ; testIrw    ; 10.505 ; 10.505 ; Fall       ; testIrw         ;
;  testRes[6]  ; testIrw    ; 10.459 ; 10.459 ; Fall       ; testIrw         ;
;  testRes[7]  ; testIrw    ; 10.934 ; 10.934 ; Fall       ; testIrw         ;
;  testRes[8]  ; testIrw    ; 10.724 ; 10.724 ; Fall       ; testIrw         ;
;  testRes[9]  ; testIrw    ; 10.709 ; 10.709 ; Fall       ; testIrw         ;
;  testRes[10] ; testIrw    ; 15.232 ; 15.232 ; Fall       ; testIrw         ;
;  testRes[11] ; testIrw    ; 13.770 ; 13.770 ; Fall       ; testIrw         ;
;  testRes[12] ; testIrw    ; 13.922 ; 13.922 ; Fall       ; testIrw         ;
;  testRes[13] ; testIrw    ; 14.449 ; 14.449 ; Fall       ; testIrw         ;
;  testRes[14] ; testIrw    ; 11.563 ; 11.563 ; Fall       ; testIrw         ;
;  testRes[15] ; testIrw    ; 15.253 ; 15.253 ; Fall       ; testIrw         ;
;  testRes[16] ; testIrw    ; 14.449 ; 14.449 ; Fall       ; testIrw         ;
;  testRes[17] ; testIrw    ; 13.922 ; 13.922 ; Fall       ; testIrw         ;
;  testRes[18] ; testIrw    ; 13.995 ; 13.995 ; Fall       ; testIrw         ;
;  testRes[19] ; testIrw    ; 13.143 ; 13.143 ; Fall       ; testIrw         ;
;  testRes[20] ; testIrw    ; 13.179 ; 13.179 ; Fall       ; testIrw         ;
;  testRes[21] ; testIrw    ; 15.232 ; 15.232 ; Fall       ; testIrw         ;
;  testRes[22] ; testIrw    ; 12.694 ; 12.694 ; Fall       ; testIrw         ;
;  testRes[23] ; testIrw    ; 12.724 ; 12.724 ; Fall       ; testIrw         ;
;  testRes[24] ; testIrw    ; 12.100 ; 12.100 ; Fall       ; testIrw         ;
;  testRes[25] ; testIrw    ; 13.915 ; 13.915 ; Fall       ; testIrw         ;
;  testRes[26] ; testIrw    ; 13.585 ; 13.585 ; Fall       ; testIrw         ;
;  testRes[27] ; testIrw    ; 14.951 ; 14.951 ; Fall       ; testIrw         ;
;  testRes[28] ; testIrw    ; 15.224 ; 15.224 ; Fall       ; testIrw         ;
;  testRes[29] ; testIrw    ; 13.925 ; 13.925 ; Fall       ; testIrw         ;
;  testRes[30] ; testIrw    ; 12.100 ; 12.100 ; Fall       ; testIrw         ;
;  testRes[31] ; testIrw    ; 14.284 ; 14.284 ; Fall       ; testIrw         ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; testRes[*]   ; testIrw    ; 7.702  ; 7.702  ; Fall       ; testIrw         ;
;  testRes[0]  ; testIrw    ; 8.012  ; 8.012  ; Fall       ; testIrw         ;
;  testRes[1]  ; testIrw    ; 8.281  ; 8.281  ; Fall       ; testIrw         ;
;  testRes[2]  ; testIrw    ; 7.702  ; 7.702  ; Fall       ; testIrw         ;
;  testRes[3]  ; testIrw    ; 8.116  ; 8.116  ; Fall       ; testIrw         ;
;  testRes[4]  ; testIrw    ; 8.300  ; 8.300  ; Fall       ; testIrw         ;
;  testRes[5]  ; testIrw    ; 7.847  ; 7.847  ; Fall       ; testIrw         ;
;  testRes[6]  ; testIrw    ; 7.724  ; 7.724  ; Fall       ; testIrw         ;
;  testRes[7]  ; testIrw    ; 8.281  ; 8.281  ; Fall       ; testIrw         ;
;  testRes[8]  ; testIrw    ; 8.045  ; 8.045  ; Fall       ; testIrw         ;
;  testRes[9]  ; testIrw    ; 7.737  ; 7.737  ; Fall       ; testIrw         ;
;  testRes[10] ; testIrw    ; 12.178 ; 12.178 ; Fall       ; testIrw         ;
;  testRes[11] ; testIrw    ; 10.716 ; 10.716 ; Fall       ; testIrw         ;
;  testRes[12] ; testIrw    ; 10.868 ; 10.868 ; Fall       ; testIrw         ;
;  testRes[13] ; testIrw    ; 11.395 ; 11.395 ; Fall       ; testIrw         ;
;  testRes[14] ; testIrw    ; 8.509  ; 8.509  ; Fall       ; testIrw         ;
;  testRes[15] ; testIrw    ; 12.199 ; 12.199 ; Fall       ; testIrw         ;
;  testRes[16] ; testIrw    ; 11.395 ; 11.395 ; Fall       ; testIrw         ;
;  testRes[17] ; testIrw    ; 10.868 ; 10.868 ; Fall       ; testIrw         ;
;  testRes[18] ; testIrw    ; 10.941 ; 10.941 ; Fall       ; testIrw         ;
;  testRes[19] ; testIrw    ; 10.089 ; 10.089 ; Fall       ; testIrw         ;
;  testRes[20] ; testIrw    ; 10.125 ; 10.125 ; Fall       ; testIrw         ;
;  testRes[21] ; testIrw    ; 12.178 ; 12.178 ; Fall       ; testIrw         ;
;  testRes[22] ; testIrw    ; 9.640  ; 9.640  ; Fall       ; testIrw         ;
;  testRes[23] ; testIrw    ; 9.670  ; 9.670  ; Fall       ; testIrw         ;
;  testRes[24] ; testIrw    ; 9.046  ; 9.046  ; Fall       ; testIrw         ;
;  testRes[25] ; testIrw    ; 10.861 ; 10.861 ; Fall       ; testIrw         ;
;  testRes[26] ; testIrw    ; 10.531 ; 10.531 ; Fall       ; testIrw         ;
;  testRes[27] ; testIrw    ; 11.897 ; 11.897 ; Fall       ; testIrw         ;
;  testRes[28] ; testIrw    ; 12.170 ; 12.170 ; Fall       ; testIrw         ;
;  testRes[29] ; testIrw    ; 10.871 ; 10.871 ; Fall       ; testIrw         ;
;  testRes[30] ; testIrw    ; 9.046  ; 9.046  ; Fall       ; testIrw         ;
;  testRes[31] ; testIrw    ; 11.230 ; 11.230 ; Fall       ; testIrw         ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; testSel1    ; testRes[2]  ; 11.462 ; 11.462 ; 11.462 ; 11.462 ;
; testSel1    ; testRes[3]  ; 11.887 ; 11.887 ; 11.887 ; 11.887 ;
; testSel1    ; testRes[4]  ; 11.745 ; 11.745 ; 11.745 ; 11.745 ;
; testSel1    ; testRes[5]  ; 11.880 ; 11.880 ; 11.880 ; 11.880 ;
; testSel1    ; testRes[6]  ; 11.834 ; 11.834 ; 11.834 ; 11.834 ;
; testSel1    ; testRes[7]  ; 12.309 ; 12.309 ; 12.309 ; 12.309 ;
; testSel1    ; testRes[8]  ; 12.099 ; 12.099 ; 12.099 ; 12.099 ;
; testSel1    ; testRes[9]  ; 12.084 ; 12.084 ; 12.084 ; 12.084 ;
; testSel1    ; testRes[10] ; 16.607 ; 16.607 ; 16.607 ; 16.607 ;
; testSel1    ; testRes[11] ; 15.145 ; 15.145 ; 15.145 ; 15.145 ;
; testSel1    ; testRes[12] ; 15.297 ; 15.297 ; 15.297 ; 15.297 ;
; testSel1    ; testRes[13] ; 15.824 ; 15.824 ; 15.824 ; 15.824 ;
; testSel1    ; testRes[14] ; 12.938 ; 12.938 ; 12.938 ; 12.938 ;
; testSel1    ; testRes[15] ; 16.628 ; 16.628 ; 16.628 ; 16.628 ;
; testSel1    ; testRes[16] ; 15.824 ; 15.824 ; 15.824 ; 15.824 ;
; testSel1    ; testRes[17] ; 15.297 ; 15.297 ; 15.297 ; 15.297 ;
; testSel1    ; testRes[18] ; 15.370 ; 15.370 ; 15.370 ; 15.370 ;
; testSel1    ; testRes[19] ; 14.518 ; 14.518 ; 14.518 ; 14.518 ;
; testSel1    ; testRes[20] ; 14.554 ; 14.554 ; 14.554 ; 14.554 ;
; testSel1    ; testRes[21] ; 16.607 ; 16.607 ; 16.607 ; 16.607 ;
; testSel1    ; testRes[22] ; 14.069 ; 14.069 ; 14.069 ; 14.069 ;
; testSel1    ; testRes[23] ; 14.099 ; 14.099 ; 14.099 ; 14.099 ;
; testSel1    ; testRes[24] ; 13.475 ; 13.475 ; 13.475 ; 13.475 ;
; testSel1    ; testRes[25] ; 15.290 ; 15.290 ; 15.290 ; 15.290 ;
; testSel1    ; testRes[26] ; 14.960 ; 14.960 ; 14.960 ; 14.960 ;
; testSel1    ; testRes[27] ; 16.326 ; 16.326 ; 16.326 ; 16.326 ;
; testSel1    ; testRes[28] ; 16.599 ; 16.599 ; 16.599 ; 16.599 ;
; testSel1    ; testRes[29] ; 15.300 ; 15.300 ; 15.300 ; 15.300 ;
; testSel1    ; testRes[30] ; 13.475 ; 13.475 ; 13.475 ; 13.475 ;
; testSel1    ; testRes[31] ; 15.659 ; 15.659 ; 15.659 ; 15.659 ;
; testSel2[0] ; testRes[0]  ; 12.015 ; 12.015 ; 12.015 ; 12.015 ;
; testSel2[0] ; testRes[1]  ; 12.678 ; 12.678 ; 12.678 ; 12.678 ;
; testSel2[0] ; testRes[2]  ; 12.797 ; 12.797 ; 12.797 ; 12.797 ;
; testSel2[0] ; testRes[3]  ; 13.113 ; 13.113 ; 13.113 ; 13.113 ;
; testSel2[0] ; testRes[4]  ; 12.971 ; 12.971 ; 12.971 ; 12.971 ;
; testSel2[0] ; testRes[5]  ; 13.106 ; 13.106 ; 13.106 ; 13.106 ;
; testSel2[0] ; testRes[6]  ; 13.060 ; 13.060 ; 13.060 ; 13.060 ;
; testSel2[0] ; testRes[7]  ; 13.535 ; 13.535 ; 13.535 ; 13.535 ;
; testSel2[0] ; testRes[8]  ; 13.325 ; 13.325 ; 13.325 ; 13.325 ;
; testSel2[0] ; testRes[9]  ; 13.310 ; 13.310 ; 13.310 ; 13.310 ;
; testSel2[0] ; testRes[10] ; 17.833 ; 17.833 ; 17.833 ; 17.833 ;
; testSel2[0] ; testRes[11] ; 16.371 ; 16.371 ; 16.371 ; 16.371 ;
; testSel2[0] ; testRes[12] ; 16.523 ; 16.523 ; 16.523 ; 16.523 ;
; testSel2[0] ; testRes[13] ; 17.050 ; 17.050 ; 17.050 ; 17.050 ;
; testSel2[0] ; testRes[14] ; 14.164 ; 14.164 ; 14.164 ; 14.164 ;
; testSel2[0] ; testRes[15] ; 17.854 ; 17.854 ; 17.854 ; 17.854 ;
; testSel2[0] ; testRes[16] ; 17.050 ; 17.050 ; 17.050 ; 17.050 ;
; testSel2[0] ; testRes[17] ; 16.523 ; 16.523 ; 16.523 ; 16.523 ;
; testSel2[0] ; testRes[18] ; 16.596 ; 16.596 ; 16.596 ; 16.596 ;
; testSel2[0] ; testRes[19] ; 15.744 ; 15.744 ; 15.744 ; 15.744 ;
; testSel2[0] ; testRes[20] ; 15.780 ; 15.780 ; 15.780 ; 15.780 ;
; testSel2[0] ; testRes[21] ; 17.833 ; 17.833 ; 17.833 ; 17.833 ;
; testSel2[0] ; testRes[22] ; 15.295 ; 15.295 ; 15.295 ; 15.295 ;
; testSel2[0] ; testRes[23] ; 15.325 ; 15.325 ; 15.325 ; 15.325 ;
; testSel2[0] ; testRes[24] ; 14.701 ; 14.701 ; 14.701 ; 14.701 ;
; testSel2[0] ; testRes[25] ; 16.516 ; 16.516 ; 16.516 ; 16.516 ;
; testSel2[0] ; testRes[26] ; 16.186 ; 16.186 ; 16.186 ; 16.186 ;
; testSel2[0] ; testRes[27] ; 17.552 ; 17.552 ; 17.552 ; 17.552 ;
; testSel2[0] ; testRes[28] ; 17.825 ; 17.825 ; 17.825 ; 17.825 ;
; testSel2[0] ; testRes[29] ; 16.526 ; 16.526 ; 16.526 ; 16.526 ;
; testSel2[0] ; testRes[30] ; 14.701 ; 14.701 ; 14.701 ; 14.701 ;
; testSel2[0] ; testRes[31] ; 16.885 ; 16.885 ; 16.885 ; 16.885 ;
; testSel2[1] ; testRes[0]  ; 12.076 ; 12.076 ; 12.076 ; 12.076 ;
; testSel2[1] ; testRes[1]  ; 12.739 ; 12.739 ; 12.739 ; 12.739 ;
; testSel2[1] ; testRes[2]  ; 12.858 ; 12.858 ; 12.858 ; 12.858 ;
; testSel2[1] ; testRes[3]  ; 13.132 ; 13.132 ; 13.132 ; 13.132 ;
; testSel2[1] ; testRes[4]  ; 12.990 ; 12.990 ; 12.990 ; 12.990 ;
; testSel2[1] ; testRes[5]  ; 13.125 ; 13.125 ; 13.125 ; 13.125 ;
; testSel2[1] ; testRes[6]  ; 13.079 ; 13.079 ; 13.079 ; 13.079 ;
; testSel2[1] ; testRes[7]  ; 13.554 ; 13.554 ; 13.554 ; 13.554 ;
; testSel2[1] ; testRes[8]  ; 13.344 ; 13.344 ; 13.344 ; 13.344 ;
; testSel2[1] ; testRes[9]  ; 13.329 ; 13.329 ; 13.329 ; 13.329 ;
; testSel2[1] ; testRes[10] ; 17.852 ; 17.852 ; 17.852 ; 17.852 ;
; testSel2[1] ; testRes[11] ; 16.390 ; 16.390 ; 16.390 ; 16.390 ;
; testSel2[1] ; testRes[12] ; 16.542 ; 16.542 ; 16.542 ; 16.542 ;
; testSel2[1] ; testRes[13] ; 17.069 ; 17.069 ; 17.069 ; 17.069 ;
; testSel2[1] ; testRes[14] ; 14.183 ; 14.183 ; 14.183 ; 14.183 ;
; testSel2[1] ; testRes[15] ; 17.873 ; 17.873 ; 17.873 ; 17.873 ;
; testSel2[1] ; testRes[16] ; 17.069 ; 17.069 ; 17.069 ; 17.069 ;
; testSel2[1] ; testRes[17] ; 16.542 ; 16.542 ; 16.542 ; 16.542 ;
; testSel2[1] ; testRes[18] ; 16.615 ; 16.615 ; 16.615 ; 16.615 ;
; testSel2[1] ; testRes[19] ; 15.763 ; 15.763 ; 15.763 ; 15.763 ;
; testSel2[1] ; testRes[20] ; 15.799 ; 15.799 ; 15.799 ; 15.799 ;
; testSel2[1] ; testRes[21] ; 17.852 ; 17.852 ; 17.852 ; 17.852 ;
; testSel2[1] ; testRes[22] ; 15.314 ; 15.314 ; 15.314 ; 15.314 ;
; testSel2[1] ; testRes[23] ; 15.344 ; 15.344 ; 15.344 ; 15.344 ;
; testSel2[1] ; testRes[24] ; 14.720 ; 14.720 ; 14.720 ; 14.720 ;
; testSel2[1] ; testRes[25] ; 16.535 ; 16.535 ; 16.535 ; 16.535 ;
; testSel2[1] ; testRes[26] ; 16.205 ; 16.205 ; 16.205 ; 16.205 ;
; testSel2[1] ; testRes[27] ; 17.571 ; 17.571 ; 17.571 ; 17.571 ;
; testSel2[1] ; testRes[28] ; 17.844 ; 17.844 ; 17.844 ; 17.844 ;
; testSel2[1] ; testRes[29] ; 16.545 ; 16.545 ; 16.545 ; 16.545 ;
; testSel2[1] ; testRes[30] ; 14.720 ; 14.720 ; 14.720 ; 14.720 ;
; testSel2[1] ; testRes[31] ; 16.904 ; 16.904 ; 16.904 ; 16.904 ;
+-------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; testSel1    ; testRes[2]  ; 11.462 ; 10.959 ; 10.959 ; 11.462 ;
; testSel1    ; testRes[3]  ; 11.887 ; 11.887 ; 11.887 ; 11.887 ;
; testSel1    ; testRes[4]  ; 11.214 ; 10.588 ; 10.588 ; 11.214 ;
; testSel1    ; testRes[5]  ; 11.708 ; 11.708 ; 11.708 ; 11.708 ;
; testSel1    ; testRes[6]  ; 11.662 ; 11.662 ; 11.662 ; 11.662 ;
; testSel1    ; testRes[7]  ; 12.137 ; 12.137 ; 12.137 ; 12.137 ;
; testSel1    ; testRes[8]  ; 10.366 ; 11.154 ; 11.154 ; 10.366 ;
; testSel1    ; testRes[9]  ; 11.491 ; 11.491 ; 11.491 ; 11.491 ;
; testSel1    ; testRes[10] ; 16.014 ; 16.014 ; 16.014 ; 16.014 ;
; testSel1    ; testRes[11] ; 14.552 ; 14.552 ; 14.552 ; 14.552 ;
; testSel1    ; testRes[12] ; 14.704 ; 14.704 ; 14.704 ; 14.704 ;
; testSel1    ; testRes[13] ; 15.231 ; 15.231 ; 15.231 ; 15.231 ;
; testSel1    ; testRes[14] ; 12.345 ; 12.345 ; 12.345 ; 12.345 ;
; testSel1    ; testRes[15] ; 16.035 ; 16.035 ; 16.035 ; 16.035 ;
; testSel1    ; testRes[16] ; 15.231 ; 15.231 ; 15.231 ; 15.231 ;
; testSel1    ; testRes[17] ; 14.704 ; 14.704 ; 14.704 ; 14.704 ;
; testSel1    ; testRes[18] ; 14.777 ; 14.777 ; 14.777 ; 14.777 ;
; testSel1    ; testRes[19] ; 13.925 ; 13.925 ; 13.925 ; 13.925 ;
; testSel1    ; testRes[20] ; 13.961 ; 13.961 ; 13.961 ; 13.961 ;
; testSel1    ; testRes[21] ; 16.014 ; 16.014 ; 16.014 ; 16.014 ;
; testSel1    ; testRes[22] ; 13.476 ; 13.476 ; 13.476 ; 13.476 ;
; testSel1    ; testRes[23] ; 13.506 ; 13.506 ; 13.506 ; 13.506 ;
; testSel1    ; testRes[24] ; 12.882 ; 12.882 ; 12.882 ; 12.882 ;
; testSel1    ; testRes[25] ; 14.697 ; 14.697 ; 14.697 ; 14.697 ;
; testSel1    ; testRes[26] ; 14.367 ; 14.367 ; 14.367 ; 14.367 ;
; testSel1    ; testRes[27] ; 15.733 ; 15.733 ; 15.733 ; 15.733 ;
; testSel1    ; testRes[28] ; 16.006 ; 16.006 ; 16.006 ; 16.006 ;
; testSel1    ; testRes[29] ; 14.707 ; 14.707 ; 14.707 ; 14.707 ;
; testSel1    ; testRes[30] ; 12.882 ; 12.882 ; 12.882 ; 12.882 ;
; testSel1    ; testRes[31] ; 15.066 ; 15.066 ; 15.066 ; 15.066 ;
; testSel2[0] ; testRes[0]  ; 11.167 ; 12.015 ; 12.015 ; 11.167 ;
; testSel2[0] ; testRes[1]  ; 12.678 ; 12.678 ; 12.678 ; 12.678 ;
; testSel2[0] ; testRes[2]  ; 10.716 ; 12.690 ; 12.690 ; 10.716 ;
; testSel2[0] ; testRes[3]  ; 12.868 ; 12.868 ; 12.868 ; 12.868 ;
; testSel2[0] ; testRes[4]  ; 12.726 ; 12.726 ; 12.726 ; 12.726 ;
; testSel2[0] ; testRes[5]  ; 12.861 ; 12.861 ; 12.861 ; 12.861 ;
; testSel2[0] ; testRes[6]  ; 12.815 ; 12.815 ; 12.815 ; 12.815 ;
; testSel2[0] ; testRes[7]  ; 12.296 ; 11.417 ; 11.417 ; 12.296 ;
; testSel2[0] ; testRes[8]  ; 12.438 ; 12.438 ; 12.438 ; 12.438 ;
; testSel2[0] ; testRes[9]  ; 12.423 ; 12.423 ; 12.423 ; 12.423 ;
; testSel2[0] ; testRes[10] ; 16.946 ; 16.946 ; 16.946 ; 16.946 ;
; testSel2[0] ; testRes[11] ; 15.484 ; 15.484 ; 15.484 ; 15.484 ;
; testSel2[0] ; testRes[12] ; 15.636 ; 15.636 ; 15.636 ; 15.636 ;
; testSel2[0] ; testRes[13] ; 16.163 ; 16.163 ; 16.163 ; 16.163 ;
; testSel2[0] ; testRes[14] ; 13.277 ; 13.277 ; 13.277 ; 13.277 ;
; testSel2[0] ; testRes[15] ; 16.967 ; 16.967 ; 16.967 ; 16.967 ;
; testSel2[0] ; testRes[16] ; 16.163 ; 16.163 ; 16.163 ; 16.163 ;
; testSel2[0] ; testRes[17] ; 15.636 ; 15.636 ; 15.636 ; 15.636 ;
; testSel2[0] ; testRes[18] ; 15.709 ; 15.709 ; 15.709 ; 15.709 ;
; testSel2[0] ; testRes[19] ; 14.857 ; 14.857 ; 14.857 ; 14.857 ;
; testSel2[0] ; testRes[20] ; 14.893 ; 14.893 ; 14.893 ; 14.893 ;
; testSel2[0] ; testRes[21] ; 16.946 ; 16.946 ; 16.946 ; 16.946 ;
; testSel2[0] ; testRes[22] ; 14.408 ; 14.408 ; 14.408 ; 14.408 ;
; testSel2[0] ; testRes[23] ; 14.438 ; 14.438 ; 14.438 ; 14.438 ;
; testSel2[0] ; testRes[24] ; 13.814 ; 13.814 ; 13.814 ; 13.814 ;
; testSel2[0] ; testRes[25] ; 15.629 ; 15.629 ; 15.629 ; 15.629 ;
; testSel2[0] ; testRes[26] ; 15.299 ; 15.299 ; 15.299 ; 15.299 ;
; testSel2[0] ; testRes[27] ; 16.665 ; 16.665 ; 16.665 ; 16.665 ;
; testSel2[0] ; testRes[28] ; 16.938 ; 16.938 ; 16.938 ; 16.938 ;
; testSel2[0] ; testRes[29] ; 15.639 ; 15.639 ; 15.639 ; 15.639 ;
; testSel2[0] ; testRes[30] ; 13.814 ; 13.814 ; 13.814 ; 13.814 ;
; testSel2[0] ; testRes[31] ; 15.998 ; 15.998 ; 15.998 ; 15.998 ;
; testSel2[1] ; testRes[0]  ; 11.224 ; 12.076 ; 12.076 ; 11.224 ;
; testSel2[1] ; testRes[1]  ; 10.619 ; 11.409 ; 11.409 ; 10.619 ;
; testSel2[1] ; testRes[2]  ; 10.778 ; 11.880 ; 11.880 ; 10.778 ;
; testSel2[1] ; testRes[3]  ; 11.951 ; 11.951 ; 11.951 ; 11.951 ;
; testSel2[1] ; testRes[4]  ; 11.809 ; 11.809 ; 11.809 ; 11.809 ;
; testSel2[1] ; testRes[5]  ; 11.944 ; 11.944 ; 11.944 ; 11.944 ;
; testSel2[1] ; testRes[6]  ; 11.898 ; 11.898 ; 11.898 ; 11.898 ;
; testSel2[1] ; testRes[7]  ; 12.315 ; 11.436 ; 11.436 ; 12.315 ;
; testSel2[1] ; testRes[8]  ; 12.163 ; 12.163 ; 12.163 ; 12.163 ;
; testSel2[1] ; testRes[9]  ; 12.148 ; 12.148 ; 12.148 ; 12.148 ;
; testSel2[1] ; testRes[10] ; 16.671 ; 16.671 ; 16.671 ; 16.671 ;
; testSel2[1] ; testRes[11] ; 15.209 ; 15.209 ; 15.209 ; 15.209 ;
; testSel2[1] ; testRes[12] ; 15.361 ; 15.361 ; 15.361 ; 15.361 ;
; testSel2[1] ; testRes[13] ; 15.888 ; 15.888 ; 15.888 ; 15.888 ;
; testSel2[1] ; testRes[14] ; 13.002 ; 13.002 ; 13.002 ; 13.002 ;
; testSel2[1] ; testRes[15] ; 16.692 ; 16.692 ; 16.692 ; 16.692 ;
; testSel2[1] ; testRes[16] ; 15.888 ; 15.888 ; 15.888 ; 15.888 ;
; testSel2[1] ; testRes[17] ; 15.361 ; 15.361 ; 15.361 ; 15.361 ;
; testSel2[1] ; testRes[18] ; 15.434 ; 15.434 ; 15.434 ; 15.434 ;
; testSel2[1] ; testRes[19] ; 14.582 ; 14.582 ; 14.582 ; 14.582 ;
; testSel2[1] ; testRes[20] ; 14.618 ; 14.618 ; 14.618 ; 14.618 ;
; testSel2[1] ; testRes[21] ; 16.671 ; 16.671 ; 16.671 ; 16.671 ;
; testSel2[1] ; testRes[22] ; 14.133 ; 14.133 ; 14.133 ; 14.133 ;
; testSel2[1] ; testRes[23] ; 14.163 ; 14.163 ; 14.163 ; 14.163 ;
; testSel2[1] ; testRes[24] ; 13.539 ; 13.539 ; 13.539 ; 13.539 ;
; testSel2[1] ; testRes[25] ; 15.354 ; 15.354 ; 15.354 ; 15.354 ;
; testSel2[1] ; testRes[26] ; 15.024 ; 15.024 ; 15.024 ; 15.024 ;
; testSel2[1] ; testRes[27] ; 16.390 ; 16.390 ; 16.390 ; 16.390 ;
; testSel2[1] ; testRes[28] ; 16.663 ; 16.663 ; 16.663 ; 16.663 ;
; testSel2[1] ; testRes[29] ; 15.364 ; 15.364 ; 15.364 ; 15.364 ;
; testSel2[1] ; testRes[30] ; 13.539 ; 13.539 ; 13.539 ; 13.539 ;
; testSel2[1] ; testRes[31] ; 15.723 ; 15.723 ; 15.723 ; 15.723 ;
+-------------+-------------+--------+--------+--------+--------+


----------------------------
; Fast Model Setup Summary ;
----------------------------
No paths to report.


---------------------------
; Fast Model Hold Summary ;
---------------------------
No paths to report.


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; testIrw ; -1.380 ; -1.380              ;
+---------+--------+---------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'testIrw'                                                                   ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; testIrw ; Rise       ; testIrw                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; testIrw ; Fall       ; IR:unit7|func_out[0]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; testIrw ; Fall       ; IR:unit7|func_out[0]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; testIrw ; Fall       ; IR:unit7|func_out[1]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; testIrw ; Fall       ; IR:unit7|func_out[1]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; testIrw ; Fall       ; IR:unit7|func_out[2]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; testIrw ; Fall       ; IR:unit7|func_out[2]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; testIrw ; Rise       ; testIrw|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; testIrw ; Rise       ; testIrw|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; testIrw ; Rise       ; testIrw~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; testIrw ; Rise       ; testIrw~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; testIrw ; Rise       ; testIrw~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; testIrw ; Rise       ; testIrw~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; testIrw ; Rise       ; unit7|func_out[0]|datac  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; testIrw ; Rise       ; unit7|func_out[0]|datac  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; testIrw ; Rise       ; unit7|func_out[1]|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; testIrw ; Rise       ; unit7|func_out[1]|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; testIrw ; Rise       ; unit7|func_out[2]|datac  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; testIrw ; Rise       ; unit7|func_out[2]|datac  ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; testMemory[*]   ; testIrw    ; 4.829 ; 4.829 ; Fall       ; testIrw         ;
;  testMemory[0]  ; testIrw    ; 2.364 ; 2.364 ; Fall       ; testIrw         ;
;  testMemory[1]  ; testIrw    ; 2.396 ; 2.396 ; Fall       ; testIrw         ;
;  testMemory[2]  ; testIrw    ; 4.734 ; 4.734 ; Fall       ; testIrw         ;
;  testMemory[3]  ; testIrw    ; 4.829 ; 4.829 ; Fall       ; testIrw         ;
;  testMemory[4]  ; testIrw    ; 4.642 ; 4.642 ; Fall       ; testIrw         ;
;  testMemory[5]  ; testIrw    ; 4.686 ; 4.686 ; Fall       ; testIrw         ;
;  testMemory[6]  ; testIrw    ; 4.617 ; 4.617 ; Fall       ; testIrw         ;
;  testMemory[7]  ; testIrw    ; 4.662 ; 4.662 ; Fall       ; testIrw         ;
;  testMemory[8]  ; testIrw    ; 4.644 ; 4.644 ; Fall       ; testIrw         ;
;  testMemory[9]  ; testIrw    ; 4.718 ; 4.718 ; Fall       ; testIrw         ;
;  testMemory[10] ; testIrw    ; 4.660 ; 4.660 ; Fall       ; testIrw         ;
;  testMemory[11] ; testIrw    ; 4.505 ; 4.505 ; Fall       ; testIrw         ;
;  testMemory[12] ; testIrw    ; 4.649 ; 4.649 ; Fall       ; testIrw         ;
;  testMemory[13] ; testIrw    ; 4.419 ; 4.419 ; Fall       ; testIrw         ;
;  testMemory[14] ; testIrw    ; 4.687 ; 4.687 ; Fall       ; testIrw         ;
;  testMemory[15] ; testIrw    ; 4.679 ; 4.679 ; Fall       ; testIrw         ;
;  testMemory[16] ; testIrw    ; 4.812 ; 4.812 ; Fall       ; testIrw         ;
;  testMemory[17] ; testIrw    ; 4.778 ; 4.778 ; Fall       ; testIrw         ;
;  testMemory[18] ; testIrw    ; 3.711 ; 3.711 ; Fall       ; testIrw         ;
;  testMemory[19] ; testIrw    ; 3.817 ; 3.817 ; Fall       ; testIrw         ;
;  testMemory[20] ; testIrw    ; 3.723 ; 3.723 ; Fall       ; testIrw         ;
;  testMemory[21] ; testIrw    ; 3.878 ; 3.878 ; Fall       ; testIrw         ;
;  testMemory[22] ; testIrw    ; 3.989 ; 3.989 ; Fall       ; testIrw         ;
;  testMemory[23] ; testIrw    ; 3.879 ; 3.879 ; Fall       ; testIrw         ;
;  testMemory[24] ; testIrw    ; 3.831 ; 3.831 ; Fall       ; testIrw         ;
;  testMemory[25] ; testIrw    ; 3.903 ; 3.903 ; Fall       ; testIrw         ;
;  testMemory[26] ; testIrw    ; 3.854 ; 3.854 ; Fall       ; testIrw         ;
;  testMemory[27] ; testIrw    ; 3.828 ; 3.828 ; Fall       ; testIrw         ;
;  testMemory[28] ; testIrw    ; 3.754 ; 3.754 ; Fall       ; testIrw         ;
;  testMemory[29] ; testIrw    ; 3.996 ; 3.996 ; Fall       ; testIrw         ;
;  testMemory[30] ; testIrw    ; 3.873 ; 3.873 ; Fall       ; testIrw         ;
;  testMemory[31] ; testIrw    ; 3.822 ; 3.822 ; Fall       ; testIrw         ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; testMemory[*]   ; testIrw    ; -2.001 ; -2.001 ; Fall       ; testIrw         ;
;  testMemory[0]  ; testIrw    ; -2.001 ; -2.001 ; Fall       ; testIrw         ;
;  testMemory[1]  ; testIrw    ; -2.033 ; -2.033 ; Fall       ; testIrw         ;
;  testMemory[2]  ; testIrw    ; -4.360 ; -4.360 ; Fall       ; testIrw         ;
;  testMemory[3]  ; testIrw    ; -4.455 ; -4.455 ; Fall       ; testIrw         ;
;  testMemory[4]  ; testIrw    ; -4.268 ; -4.268 ; Fall       ; testIrw         ;
;  testMemory[5]  ; testIrw    ; -4.312 ; -4.312 ; Fall       ; testIrw         ;
;  testMemory[6]  ; testIrw    ; -4.243 ; -4.243 ; Fall       ; testIrw         ;
;  testMemory[7]  ; testIrw    ; -4.288 ; -4.288 ; Fall       ; testIrw         ;
;  testMemory[8]  ; testIrw    ; -4.270 ; -4.270 ; Fall       ; testIrw         ;
;  testMemory[9]  ; testIrw    ; -4.344 ; -4.344 ; Fall       ; testIrw         ;
;  testMemory[10] ; testIrw    ; -4.286 ; -4.286 ; Fall       ; testIrw         ;
;  testMemory[11] ; testIrw    ; -4.131 ; -4.131 ; Fall       ; testIrw         ;
;  testMemory[12] ; testIrw    ; -4.275 ; -4.275 ; Fall       ; testIrw         ;
;  testMemory[13] ; testIrw    ; -4.045 ; -4.045 ; Fall       ; testIrw         ;
;  testMemory[14] ; testIrw    ; -4.313 ; -4.313 ; Fall       ; testIrw         ;
;  testMemory[15] ; testIrw    ; -4.305 ; -4.305 ; Fall       ; testIrw         ;
;  testMemory[16] ; testIrw    ; -4.438 ; -4.438 ; Fall       ; testIrw         ;
;  testMemory[17] ; testIrw    ; -4.404 ; -4.404 ; Fall       ; testIrw         ;
;  testMemory[18] ; testIrw    ; -3.335 ; -3.335 ; Fall       ; testIrw         ;
;  testMemory[19] ; testIrw    ; -3.441 ; -3.441 ; Fall       ; testIrw         ;
;  testMemory[20] ; testIrw    ; -3.347 ; -3.347 ; Fall       ; testIrw         ;
;  testMemory[21] ; testIrw    ; -3.502 ; -3.502 ; Fall       ; testIrw         ;
;  testMemory[22] ; testIrw    ; -3.613 ; -3.613 ; Fall       ; testIrw         ;
;  testMemory[23] ; testIrw    ; -3.503 ; -3.503 ; Fall       ; testIrw         ;
;  testMemory[24] ; testIrw    ; -3.455 ; -3.455 ; Fall       ; testIrw         ;
;  testMemory[25] ; testIrw    ; -3.527 ; -3.527 ; Fall       ; testIrw         ;
;  testMemory[26] ; testIrw    ; -3.478 ; -3.478 ; Fall       ; testIrw         ;
;  testMemory[27] ; testIrw    ; -3.452 ; -3.452 ; Fall       ; testIrw         ;
;  testMemory[28] ; testIrw    ; -3.378 ; -3.378 ; Fall       ; testIrw         ;
;  testMemory[29] ; testIrw    ; -3.620 ; -3.620 ; Fall       ; testIrw         ;
;  testMemory[30] ; testIrw    ; -3.497 ; -3.497 ; Fall       ; testIrw         ;
;  testMemory[31] ; testIrw    ; -3.446 ; -3.446 ; Fall       ; testIrw         ;
+-----------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; testRes[*]   ; testIrw    ; 7.058 ; 7.058 ; Fall       ; testIrw         ;
;  testRes[0]  ; testIrw    ; 4.609 ; 4.609 ; Fall       ; testIrw         ;
;  testRes[1]  ; testIrw    ; 4.842 ; 4.842 ; Fall       ; testIrw         ;
;  testRes[2]  ; testIrw    ; 4.892 ; 4.892 ; Fall       ; testIrw         ;
;  testRes[3]  ; testIrw    ; 4.948 ; 4.948 ; Fall       ; testIrw         ;
;  testRes[4]  ; testIrw    ; 4.881 ; 4.881 ; Fall       ; testIrw         ;
;  testRes[5]  ; testIrw    ; 4.982 ; 4.982 ; Fall       ; testIrw         ;
;  testRes[6]  ; testIrw    ; 4.964 ; 4.964 ; Fall       ; testIrw         ;
;  testRes[7]  ; testIrw    ; 5.112 ; 5.112 ; Fall       ; testIrw         ;
;  testRes[8]  ; testIrw    ; 5.058 ; 5.058 ; Fall       ; testIrw         ;
;  testRes[9]  ; testIrw    ; 5.079 ; 5.079 ; Fall       ; testIrw         ;
;  testRes[10] ; testIrw    ; 7.040 ; 7.040 ; Fall       ; testIrw         ;
;  testRes[11] ; testIrw    ; 6.292 ; 6.292 ; Fall       ; testIrw         ;
;  testRes[12] ; testIrw    ; 6.342 ; 6.342 ; Fall       ; testIrw         ;
;  testRes[13] ; testIrw    ; 6.660 ; 6.660 ; Fall       ; testIrw         ;
;  testRes[14] ; testIrw    ; 5.435 ; 5.435 ; Fall       ; testIrw         ;
;  testRes[15] ; testIrw    ; 7.058 ; 7.058 ; Fall       ; testIrw         ;
;  testRes[16] ; testIrw    ; 6.660 ; 6.660 ; Fall       ; testIrw         ;
;  testRes[17] ; testIrw    ; 6.342 ; 6.342 ; Fall       ; testIrw         ;
;  testRes[18] ; testIrw    ; 6.397 ; 6.397 ; Fall       ; testIrw         ;
;  testRes[19] ; testIrw    ; 6.041 ; 6.041 ; Fall       ; testIrw         ;
;  testRes[20] ; testIrw    ; 6.079 ; 6.079 ; Fall       ; testIrw         ;
;  testRes[21] ; testIrw    ; 7.040 ; 7.040 ; Fall       ; testIrw         ;
;  testRes[22] ; testIrw    ; 5.850 ; 5.850 ; Fall       ; testIrw         ;
;  testRes[23] ; testIrw    ; 5.880 ; 5.880 ; Fall       ; testIrw         ;
;  testRes[24] ; testIrw    ; 5.627 ; 5.627 ; Fall       ; testIrw         ;
;  testRes[25] ; testIrw    ; 6.345 ; 6.345 ; Fall       ; testIrw         ;
;  testRes[26] ; testIrw    ; 6.223 ; 6.223 ; Fall       ; testIrw         ;
;  testRes[27] ; testIrw    ; 6.864 ; 6.864 ; Fall       ; testIrw         ;
;  testRes[28] ; testIrw    ; 7.032 ; 7.032 ; Fall       ; testIrw         ;
;  testRes[29] ; testIrw    ; 6.334 ; 6.334 ; Fall       ; testIrw         ;
;  testRes[30] ; testIrw    ; 5.627 ; 5.627 ; Fall       ; testIrw         ;
;  testRes[31] ; testIrw    ; 6.491 ; 6.491 ; Fall       ; testIrw         ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; testRes[*]   ; testIrw    ; 3.924 ; 3.924 ; Fall       ; testIrw         ;
;  testRes[0]  ; testIrw    ; 4.047 ; 4.047 ; Fall       ; testIrw         ;
;  testRes[1]  ; testIrw    ; 4.144 ; 4.144 ; Fall       ; testIrw         ;
;  testRes[2]  ; testIrw    ; 3.924 ; 3.924 ; Fall       ; testIrw         ;
;  testRes[3]  ; testIrw    ; 4.094 ; 4.094 ; Fall       ; testIrw         ;
;  testRes[4]  ; testIrw    ; 4.160 ; 4.160 ; Fall       ; testIrw         ;
;  testRes[5]  ; testIrw    ; 3.993 ; 3.993 ; Fall       ; testIrw         ;
;  testRes[6]  ; testIrw    ; 3.941 ; 3.941 ; Fall       ; testIrw         ;
;  testRes[7]  ; testIrw    ; 4.140 ; 4.140 ; Fall       ; testIrw         ;
;  testRes[8]  ; testIrw    ; 4.068 ; 4.068 ; Fall       ; testIrw         ;
;  testRes[9]  ; testIrw    ; 3.953 ; 3.953 ; Fall       ; testIrw         ;
;  testRes[10] ; testIrw    ; 5.883 ; 5.883 ; Fall       ; testIrw         ;
;  testRes[11] ; testIrw    ; 5.135 ; 5.135 ; Fall       ; testIrw         ;
;  testRes[12] ; testIrw    ; 5.185 ; 5.185 ; Fall       ; testIrw         ;
;  testRes[13] ; testIrw    ; 5.503 ; 5.503 ; Fall       ; testIrw         ;
;  testRes[14] ; testIrw    ; 4.278 ; 4.278 ; Fall       ; testIrw         ;
;  testRes[15] ; testIrw    ; 5.901 ; 5.901 ; Fall       ; testIrw         ;
;  testRes[16] ; testIrw    ; 5.503 ; 5.503 ; Fall       ; testIrw         ;
;  testRes[17] ; testIrw    ; 5.185 ; 5.185 ; Fall       ; testIrw         ;
;  testRes[18] ; testIrw    ; 5.240 ; 5.240 ; Fall       ; testIrw         ;
;  testRes[19] ; testIrw    ; 4.884 ; 4.884 ; Fall       ; testIrw         ;
;  testRes[20] ; testIrw    ; 4.922 ; 4.922 ; Fall       ; testIrw         ;
;  testRes[21] ; testIrw    ; 5.883 ; 5.883 ; Fall       ; testIrw         ;
;  testRes[22] ; testIrw    ; 4.693 ; 4.693 ; Fall       ; testIrw         ;
;  testRes[23] ; testIrw    ; 4.723 ; 4.723 ; Fall       ; testIrw         ;
;  testRes[24] ; testIrw    ; 4.470 ; 4.470 ; Fall       ; testIrw         ;
;  testRes[25] ; testIrw    ; 5.188 ; 5.188 ; Fall       ; testIrw         ;
;  testRes[26] ; testIrw    ; 5.066 ; 5.066 ; Fall       ; testIrw         ;
;  testRes[27] ; testIrw    ; 5.707 ; 5.707 ; Fall       ; testIrw         ;
;  testRes[28] ; testIrw    ; 5.875 ; 5.875 ; Fall       ; testIrw         ;
;  testRes[29] ; testIrw    ; 5.177 ; 5.177 ; Fall       ; testIrw         ;
;  testRes[30] ; testIrw    ; 4.470 ; 4.470 ; Fall       ; testIrw         ;
;  testRes[31] ; testIrw    ; 5.334 ; 5.334 ; Fall       ; testIrw         ;
+--------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; testSel1    ; testRes[2]  ; 5.653 ; 5.653 ; 5.653 ; 5.653 ;
; testSel1    ; testRes[3]  ; 5.814 ; 5.814 ; 5.814 ; 5.814 ;
; testSel1    ; testRes[4]  ; 5.747 ; 5.747 ; 5.747 ; 5.747 ;
; testSel1    ; testRes[5]  ; 5.848 ; 5.848 ; 5.848 ; 5.848 ;
; testSel1    ; testRes[6]  ; 5.830 ; 5.830 ; 5.830 ; 5.830 ;
; testSel1    ; testRes[7]  ; 5.978 ; 5.978 ; 5.978 ; 5.978 ;
; testSel1    ; testRes[8]  ; 5.924 ; 5.924 ; 5.924 ; 5.924 ;
; testSel1    ; testRes[9]  ; 5.945 ; 5.945 ; 5.945 ; 5.945 ;
; testSel1    ; testRes[10] ; 7.906 ; 7.906 ; 7.906 ; 7.906 ;
; testSel1    ; testRes[11] ; 7.158 ; 7.158 ; 7.158 ; 7.158 ;
; testSel1    ; testRes[12] ; 7.208 ; 7.208 ; 7.208 ; 7.208 ;
; testSel1    ; testRes[13] ; 7.526 ; 7.526 ; 7.526 ; 7.526 ;
; testSel1    ; testRes[14] ; 6.301 ; 6.301 ; 6.301 ; 6.301 ;
; testSel1    ; testRes[15] ; 7.924 ; 7.924 ; 7.924 ; 7.924 ;
; testSel1    ; testRes[16] ; 7.526 ; 7.526 ; 7.526 ; 7.526 ;
; testSel1    ; testRes[17] ; 7.208 ; 7.208 ; 7.208 ; 7.208 ;
; testSel1    ; testRes[18] ; 7.263 ; 7.263 ; 7.263 ; 7.263 ;
; testSel1    ; testRes[19] ; 6.907 ; 6.907 ; 6.907 ; 6.907 ;
; testSel1    ; testRes[20] ; 6.945 ; 6.945 ; 6.945 ; 6.945 ;
; testSel1    ; testRes[21] ; 7.906 ; 7.906 ; 7.906 ; 7.906 ;
; testSel1    ; testRes[22] ; 6.716 ; 6.716 ; 6.716 ; 6.716 ;
; testSel1    ; testRes[23] ; 6.746 ; 6.746 ; 6.746 ; 6.746 ;
; testSel1    ; testRes[24] ; 6.493 ; 6.493 ; 6.493 ; 6.493 ;
; testSel1    ; testRes[25] ; 7.211 ; 7.211 ; 7.211 ; 7.211 ;
; testSel1    ; testRes[26] ; 7.089 ; 7.089 ; 7.089 ; 7.089 ;
; testSel1    ; testRes[27] ; 7.730 ; 7.730 ; 7.730 ; 7.730 ;
; testSel1    ; testRes[28] ; 7.898 ; 7.898 ; 7.898 ; 7.898 ;
; testSel1    ; testRes[29] ; 7.200 ; 7.200 ; 7.200 ; 7.200 ;
; testSel1    ; testRes[30] ; 6.493 ; 6.493 ; 6.493 ; 6.493 ;
; testSel1    ; testRes[31] ; 7.357 ; 7.357 ; 7.357 ; 7.357 ;
; testSel2[0] ; testRes[0]  ; 5.896 ; 5.896 ; 5.896 ; 5.896 ;
; testSel2[0] ; testRes[1]  ; 6.124 ; 6.124 ; 6.124 ; 6.124 ;
; testSel2[0] ; testRes[2]  ; 6.174 ; 6.174 ; 6.174 ; 6.174 ;
; testSel2[0] ; testRes[3]  ; 6.307 ; 6.307 ; 6.307 ; 6.307 ;
; testSel2[0] ; testRes[4]  ; 6.240 ; 6.240 ; 6.240 ; 6.240 ;
; testSel2[0] ; testRes[5]  ; 6.341 ; 6.341 ; 6.341 ; 6.341 ;
; testSel2[0] ; testRes[6]  ; 6.323 ; 6.323 ; 6.323 ; 6.323 ;
; testSel2[0] ; testRes[7]  ; 6.471 ; 6.471 ; 6.471 ; 6.471 ;
; testSel2[0] ; testRes[8]  ; 6.417 ; 6.417 ; 6.417 ; 6.417 ;
; testSel2[0] ; testRes[9]  ; 6.438 ; 6.438 ; 6.438 ; 6.438 ;
; testSel2[0] ; testRes[10] ; 8.399 ; 8.399 ; 8.399 ; 8.399 ;
; testSel2[0] ; testRes[11] ; 7.651 ; 7.651 ; 7.651 ; 7.651 ;
; testSel2[0] ; testRes[12] ; 7.701 ; 7.701 ; 7.701 ; 7.701 ;
; testSel2[0] ; testRes[13] ; 8.019 ; 8.019 ; 8.019 ; 8.019 ;
; testSel2[0] ; testRes[14] ; 6.794 ; 6.794 ; 6.794 ; 6.794 ;
; testSel2[0] ; testRes[15] ; 8.417 ; 8.417 ; 8.417 ; 8.417 ;
; testSel2[0] ; testRes[16] ; 8.019 ; 8.019 ; 8.019 ; 8.019 ;
; testSel2[0] ; testRes[17] ; 7.701 ; 7.701 ; 7.701 ; 7.701 ;
; testSel2[0] ; testRes[18] ; 7.756 ; 7.756 ; 7.756 ; 7.756 ;
; testSel2[0] ; testRes[19] ; 7.400 ; 7.400 ; 7.400 ; 7.400 ;
; testSel2[0] ; testRes[20] ; 7.438 ; 7.438 ; 7.438 ; 7.438 ;
; testSel2[0] ; testRes[21] ; 8.399 ; 8.399 ; 8.399 ; 8.399 ;
; testSel2[0] ; testRes[22] ; 7.209 ; 7.209 ; 7.209 ; 7.209 ;
; testSel2[0] ; testRes[23] ; 7.239 ; 7.239 ; 7.239 ; 7.239 ;
; testSel2[0] ; testRes[24] ; 6.986 ; 6.986 ; 6.986 ; 6.986 ;
; testSel2[0] ; testRes[25] ; 7.704 ; 7.704 ; 7.704 ; 7.704 ;
; testSel2[0] ; testRes[26] ; 7.582 ; 7.582 ; 7.582 ; 7.582 ;
; testSel2[0] ; testRes[27] ; 8.223 ; 8.223 ; 8.223 ; 8.223 ;
; testSel2[0] ; testRes[28] ; 8.391 ; 8.391 ; 8.391 ; 8.391 ;
; testSel2[0] ; testRes[29] ; 7.693 ; 7.693 ; 7.693 ; 7.693 ;
; testSel2[0] ; testRes[30] ; 6.986 ; 6.986 ; 6.986 ; 6.986 ;
; testSel2[0] ; testRes[31] ; 7.850 ; 7.850 ; 7.850 ; 7.850 ;
; testSel2[1] ; testRes[0]  ; 5.894 ; 5.894 ; 5.894 ; 5.894 ;
; testSel2[1] ; testRes[1]  ; 6.122 ; 6.122 ; 6.122 ; 6.122 ;
; testSel2[1] ; testRes[2]  ; 6.172 ; 6.172 ; 6.172 ; 6.172 ;
; testSel2[1] ; testRes[3]  ; 6.306 ; 6.306 ; 6.306 ; 6.306 ;
; testSel2[1] ; testRes[4]  ; 6.239 ; 6.239 ; 6.239 ; 6.239 ;
; testSel2[1] ; testRes[5]  ; 6.340 ; 6.340 ; 6.340 ; 6.340 ;
; testSel2[1] ; testRes[6]  ; 6.322 ; 6.322 ; 6.322 ; 6.322 ;
; testSel2[1] ; testRes[7]  ; 6.470 ; 6.470 ; 6.470 ; 6.470 ;
; testSel2[1] ; testRes[8]  ; 6.416 ; 6.416 ; 6.416 ; 6.416 ;
; testSel2[1] ; testRes[9]  ; 6.437 ; 6.437 ; 6.437 ; 6.437 ;
; testSel2[1] ; testRes[10] ; 8.398 ; 8.398 ; 8.398 ; 8.398 ;
; testSel2[1] ; testRes[11] ; 7.650 ; 7.650 ; 7.650 ; 7.650 ;
; testSel2[1] ; testRes[12] ; 7.700 ; 7.700 ; 7.700 ; 7.700 ;
; testSel2[1] ; testRes[13] ; 8.018 ; 8.018 ; 8.018 ; 8.018 ;
; testSel2[1] ; testRes[14] ; 6.793 ; 6.793 ; 6.793 ; 6.793 ;
; testSel2[1] ; testRes[15] ; 8.416 ; 8.416 ; 8.416 ; 8.416 ;
; testSel2[1] ; testRes[16] ; 8.018 ; 8.018 ; 8.018 ; 8.018 ;
; testSel2[1] ; testRes[17] ; 7.700 ; 7.700 ; 7.700 ; 7.700 ;
; testSel2[1] ; testRes[18] ; 7.755 ; 7.755 ; 7.755 ; 7.755 ;
; testSel2[1] ; testRes[19] ; 7.399 ; 7.399 ; 7.399 ; 7.399 ;
; testSel2[1] ; testRes[20] ; 7.437 ; 7.437 ; 7.437 ; 7.437 ;
; testSel2[1] ; testRes[21] ; 8.398 ; 8.398 ; 8.398 ; 8.398 ;
; testSel2[1] ; testRes[22] ; 7.208 ; 7.208 ; 7.208 ; 7.208 ;
; testSel2[1] ; testRes[23] ; 7.238 ; 7.238 ; 7.238 ; 7.238 ;
; testSel2[1] ; testRes[24] ; 6.985 ; 6.985 ; 6.985 ; 6.985 ;
; testSel2[1] ; testRes[25] ; 7.703 ; 7.703 ; 7.703 ; 7.703 ;
; testSel2[1] ; testRes[26] ; 7.581 ; 7.581 ; 7.581 ; 7.581 ;
; testSel2[1] ; testRes[27] ; 8.222 ; 8.222 ; 8.222 ; 8.222 ;
; testSel2[1] ; testRes[28] ; 8.390 ; 8.390 ; 8.390 ; 8.390 ;
; testSel2[1] ; testRes[29] ; 7.692 ; 7.692 ; 7.692 ; 7.692 ;
; testSel2[1] ; testRes[30] ; 6.985 ; 6.985 ; 6.985 ; 6.985 ;
; testSel2[1] ; testRes[31] ; 7.849 ; 7.849 ; 7.849 ; 7.849 ;
+-------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; testSel1    ; testRes[2]  ; 5.653 ; 5.502 ; 5.502 ; 5.653 ;
; testSel1    ; testRes[3]  ; 5.814 ; 5.814 ; 5.814 ; 5.814 ;
; testSel1    ; testRes[4]  ; 5.574 ; 5.361 ; 5.361 ; 5.574 ;
; testSel1    ; testRes[5]  ; 5.774 ; 5.774 ; 5.774 ; 5.774 ;
; testSel1    ; testRes[6]  ; 5.756 ; 5.756 ; 5.756 ; 5.756 ;
; testSel1    ; testRes[7]  ; 5.904 ; 5.904 ; 5.904 ; 5.904 ;
; testSel1    ; testRes[8]  ; 5.270 ; 5.554 ; 5.554 ; 5.270 ;
; testSel1    ; testRes[9]  ; 5.678 ; 5.678 ; 5.678 ; 5.678 ;
; testSel1    ; testRes[10] ; 7.639 ; 7.639 ; 7.639 ; 7.639 ;
; testSel1    ; testRes[11] ; 6.891 ; 6.891 ; 6.891 ; 6.891 ;
; testSel1    ; testRes[12] ; 6.941 ; 6.941 ; 6.941 ; 6.941 ;
; testSel1    ; testRes[13] ; 7.259 ; 7.259 ; 7.259 ; 7.259 ;
; testSel1    ; testRes[14] ; 6.034 ; 6.034 ; 6.034 ; 6.034 ;
; testSel1    ; testRes[15] ; 7.657 ; 7.657 ; 7.657 ; 7.657 ;
; testSel1    ; testRes[16] ; 7.259 ; 7.259 ; 7.259 ; 7.259 ;
; testSel1    ; testRes[17] ; 6.941 ; 6.941 ; 6.941 ; 6.941 ;
; testSel1    ; testRes[18] ; 6.996 ; 6.996 ; 6.996 ; 6.996 ;
; testSel1    ; testRes[19] ; 6.640 ; 6.640 ; 6.640 ; 6.640 ;
; testSel1    ; testRes[20] ; 6.678 ; 6.678 ; 6.678 ; 6.678 ;
; testSel1    ; testRes[21] ; 7.639 ; 7.639 ; 7.639 ; 7.639 ;
; testSel1    ; testRes[22] ; 6.449 ; 6.449 ; 6.449 ; 6.449 ;
; testSel1    ; testRes[23] ; 6.479 ; 6.479 ; 6.479 ; 6.479 ;
; testSel1    ; testRes[24] ; 6.226 ; 6.226 ; 6.226 ; 6.226 ;
; testSel1    ; testRes[25] ; 6.944 ; 6.944 ; 6.944 ; 6.944 ;
; testSel1    ; testRes[26] ; 6.822 ; 6.822 ; 6.822 ; 6.822 ;
; testSel1    ; testRes[27] ; 7.463 ; 7.463 ; 7.463 ; 7.463 ;
; testSel1    ; testRes[28] ; 7.631 ; 7.631 ; 7.631 ; 7.631 ;
; testSel1    ; testRes[29] ; 6.933 ; 6.933 ; 6.933 ; 6.933 ;
; testSel1    ; testRes[30] ; 6.226 ; 6.226 ; 6.226 ; 6.226 ;
; testSel1    ; testRes[31] ; 7.090 ; 7.090 ; 7.090 ; 7.090 ;
; testSel2[0] ; testRes[0]  ; 5.609 ; 5.896 ; 5.896 ; 5.609 ;
; testSel2[0] ; testRes[1]  ; 6.124 ; 6.124 ; 6.124 ; 6.124 ;
; testSel2[0] ; testRes[2]  ; 5.474 ; 6.148 ; 6.148 ; 5.474 ;
; testSel2[0] ; testRes[3]  ; 6.230 ; 6.230 ; 6.230 ; 6.230 ;
; testSel2[0] ; testRes[4]  ; 6.163 ; 6.163 ; 6.163 ; 6.163 ;
; testSel2[0] ; testRes[5]  ; 6.264 ; 6.264 ; 6.264 ; 6.264 ;
; testSel2[0] ; testRes[6]  ; 6.246 ; 6.246 ; 6.246 ; 6.246 ;
; testSel2[0] ; testRes[7]  ; 5.989 ; 5.703 ; 5.703 ; 5.989 ;
; testSel2[0] ; testRes[8]  ; 6.038 ; 6.038 ; 6.038 ; 6.038 ;
; testSel2[0] ; testRes[9]  ; 6.059 ; 6.059 ; 6.059 ; 6.059 ;
; testSel2[0] ; testRes[10] ; 8.020 ; 8.020 ; 8.020 ; 8.020 ;
; testSel2[0] ; testRes[11] ; 7.272 ; 7.272 ; 7.272 ; 7.272 ;
; testSel2[0] ; testRes[12] ; 7.322 ; 7.322 ; 7.322 ; 7.322 ;
; testSel2[0] ; testRes[13] ; 7.640 ; 7.640 ; 7.640 ; 7.640 ;
; testSel2[0] ; testRes[14] ; 6.415 ; 6.415 ; 6.415 ; 6.415 ;
; testSel2[0] ; testRes[15] ; 8.038 ; 8.038 ; 8.038 ; 8.038 ;
; testSel2[0] ; testRes[16] ; 7.640 ; 7.640 ; 7.640 ; 7.640 ;
; testSel2[0] ; testRes[17] ; 7.322 ; 7.322 ; 7.322 ; 7.322 ;
; testSel2[0] ; testRes[18] ; 7.377 ; 7.377 ; 7.377 ; 7.377 ;
; testSel2[0] ; testRes[19] ; 7.021 ; 7.021 ; 7.021 ; 7.021 ;
; testSel2[0] ; testRes[20] ; 7.059 ; 7.059 ; 7.059 ; 7.059 ;
; testSel2[0] ; testRes[21] ; 8.020 ; 8.020 ; 8.020 ; 8.020 ;
; testSel2[0] ; testRes[22] ; 6.830 ; 6.830 ; 6.830 ; 6.830 ;
; testSel2[0] ; testRes[23] ; 6.860 ; 6.860 ; 6.860 ; 6.860 ;
; testSel2[0] ; testRes[24] ; 6.607 ; 6.607 ; 6.607 ; 6.607 ;
; testSel2[0] ; testRes[25] ; 7.325 ; 7.325 ; 7.325 ; 7.325 ;
; testSel2[0] ; testRes[26] ; 7.203 ; 7.203 ; 7.203 ; 7.203 ;
; testSel2[0] ; testRes[27] ; 7.844 ; 7.844 ; 7.844 ; 7.844 ;
; testSel2[0] ; testRes[28] ; 8.012 ; 8.012 ; 8.012 ; 8.012 ;
; testSel2[0] ; testRes[29] ; 7.314 ; 7.314 ; 7.314 ; 7.314 ;
; testSel2[0] ; testRes[30] ; 6.607 ; 6.607 ; 6.607 ; 6.607 ;
; testSel2[0] ; testRes[31] ; 7.471 ; 7.471 ; 7.471 ; 7.471 ;
; testSel2[1] ; testRes[0]  ; 5.632 ; 5.894 ; 5.894 ; 5.632 ;
; testSel2[1] ; testRes[1]  ; 5.371 ; 5.658 ; 5.658 ; 5.371 ;
; testSel2[1] ; testRes[2]  ; 5.472 ; 5.811 ; 5.811 ; 5.472 ;
; testSel2[1] ; testRes[3]  ; 5.867 ; 5.867 ; 5.867 ; 5.867 ;
; testSel2[1] ; testRes[4]  ; 5.800 ; 5.800 ; 5.800 ; 5.800 ;
; testSel2[1] ; testRes[5]  ; 5.901 ; 5.901 ; 5.901 ; 5.901 ;
; testSel2[1] ; testRes[6]  ; 5.883 ; 5.883 ; 5.883 ; 5.883 ;
; testSel2[1] ; testRes[7]  ; 5.988 ; 5.702 ; 5.702 ; 5.988 ;
; testSel2[1] ; testRes[8]  ; 5.977 ; 5.977 ; 5.977 ; 5.977 ;
; testSel2[1] ; testRes[9]  ; 5.998 ; 5.998 ; 5.998 ; 5.998 ;
; testSel2[1] ; testRes[10] ; 7.959 ; 7.959 ; 7.959 ; 7.959 ;
; testSel2[1] ; testRes[11] ; 7.211 ; 7.211 ; 7.211 ; 7.211 ;
; testSel2[1] ; testRes[12] ; 7.261 ; 7.261 ; 7.261 ; 7.261 ;
; testSel2[1] ; testRes[13] ; 7.579 ; 7.579 ; 7.579 ; 7.579 ;
; testSel2[1] ; testRes[14] ; 6.354 ; 6.354 ; 6.354 ; 6.354 ;
; testSel2[1] ; testRes[15] ; 7.977 ; 7.977 ; 7.977 ; 7.977 ;
; testSel2[1] ; testRes[16] ; 7.579 ; 7.579 ; 7.579 ; 7.579 ;
; testSel2[1] ; testRes[17] ; 7.261 ; 7.261 ; 7.261 ; 7.261 ;
; testSel2[1] ; testRes[18] ; 7.316 ; 7.316 ; 7.316 ; 7.316 ;
; testSel2[1] ; testRes[19] ; 6.960 ; 6.960 ; 6.960 ; 6.960 ;
; testSel2[1] ; testRes[20] ; 6.998 ; 6.998 ; 6.998 ; 6.998 ;
; testSel2[1] ; testRes[21] ; 7.959 ; 7.959 ; 7.959 ; 7.959 ;
; testSel2[1] ; testRes[22] ; 6.769 ; 6.769 ; 6.769 ; 6.769 ;
; testSel2[1] ; testRes[23] ; 6.799 ; 6.799 ; 6.799 ; 6.799 ;
; testSel2[1] ; testRes[24] ; 6.546 ; 6.546 ; 6.546 ; 6.546 ;
; testSel2[1] ; testRes[25] ; 7.264 ; 7.264 ; 7.264 ; 7.264 ;
; testSel2[1] ; testRes[26] ; 7.142 ; 7.142 ; 7.142 ; 7.142 ;
; testSel2[1] ; testRes[27] ; 7.783 ; 7.783 ; 7.783 ; 7.783 ;
; testSel2[1] ; testRes[28] ; 7.951 ; 7.951 ; 7.951 ; 7.951 ;
; testSel2[1] ; testRes[29] ; 7.253 ; 7.253 ; 7.253 ; 7.253 ;
; testSel2[1] ; testRes[30] ; 6.546 ; 6.546 ; 6.546 ; 6.546 ;
; testSel2[1] ; testRes[31] ; 7.410 ; 7.410 ; 7.410 ; 7.410 ;
+-------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                        ;
+------------------+-------+------+----------+---------+---------------------+
; Clock            ; Setup ; Hold ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+------+----------+---------+---------------------+
; Worst-case Slack ; N/A   ; N/A  ; N/A      ; N/A     ; -1.631              ;
;  testIrw         ; N/A   ; N/A  ; N/A      ; N/A     ; -1.631              ;
; Design-wide TNS  ; 0.0   ; 0.0  ; 0.0      ; 0.0     ; -1.631              ;
;  testIrw         ; N/A   ; N/A  ; N/A      ; N/A     ; -1.631              ;
+------------------+-------+------+----------+---------+---------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; testMemory[*]   ; testIrw    ; 11.813 ; 11.813 ; Fall       ; testIrw         ;
;  testMemory[0]  ; testIrw    ; 5.390  ; 5.390  ; Fall       ; testIrw         ;
;  testMemory[1]  ; testIrw    ; 5.538  ; 5.538  ; Fall       ; testIrw         ;
;  testMemory[2]  ; testIrw    ; 11.531 ; 11.531 ; Fall       ; testIrw         ;
;  testMemory[3]  ; testIrw    ; 11.813 ; 11.813 ; Fall       ; testIrw         ;
;  testMemory[4]  ; testIrw    ; 11.291 ; 11.291 ; Fall       ; testIrw         ;
;  testMemory[5]  ; testIrw    ; 11.444 ; 11.444 ; Fall       ; testIrw         ;
;  testMemory[6]  ; testIrw    ; 11.266 ; 11.266 ; Fall       ; testIrw         ;
;  testMemory[7]  ; testIrw    ; 11.398 ; 11.398 ; Fall       ; testIrw         ;
;  testMemory[8]  ; testIrw    ; 11.275 ; 11.275 ; Fall       ; testIrw         ;
;  testMemory[9]  ; testIrw    ; 11.516 ; 11.516 ; Fall       ; testIrw         ;
;  testMemory[10] ; testIrw    ; 11.289 ; 11.289 ; Fall       ; testIrw         ;
;  testMemory[11] ; testIrw    ; 10.960 ; 10.960 ; Fall       ; testIrw         ;
;  testMemory[12] ; testIrw    ; 11.278 ; 11.278 ; Fall       ; testIrw         ;
;  testMemory[13] ; testIrw    ; 10.787 ; 10.787 ; Fall       ; testIrw         ;
;  testMemory[14] ; testIrw    ; 11.343 ; 11.343 ; Fall       ; testIrw         ;
;  testMemory[15] ; testIrw    ; 11.401 ; 11.401 ; Fall       ; testIrw         ;
;  testMemory[16] ; testIrw    ; 11.627 ; 11.627 ; Fall       ; testIrw         ;
;  testMemory[17] ; testIrw    ; 11.573 ; 11.573 ; Fall       ; testIrw         ;
;  testMemory[18] ; testIrw    ; 8.571  ; 8.571  ; Fall       ; testIrw         ;
;  testMemory[19] ; testIrw    ; 8.829  ; 8.829  ; Fall       ; testIrw         ;
;  testMemory[20] ; testIrw    ; 8.676  ; 8.676  ; Fall       ; testIrw         ;
;  testMemory[21] ; testIrw    ; 9.062  ; 9.062  ; Fall       ; testIrw         ;
;  testMemory[22] ; testIrw    ; 9.365  ; 9.365  ; Fall       ; testIrw         ;
;  testMemory[23] ; testIrw    ; 9.035  ; 9.035  ; Fall       ; testIrw         ;
;  testMemory[24] ; testIrw    ; 8.889  ; 8.889  ; Fall       ; testIrw         ;
;  testMemory[25] ; testIrw    ; 9.077  ; 9.077  ; Fall       ; testIrw         ;
;  testMemory[26] ; testIrw    ; 8.909  ; 8.909  ; Fall       ; testIrw         ;
;  testMemory[27] ; testIrw    ; 8.864  ; 8.864  ; Fall       ; testIrw         ;
;  testMemory[28] ; testIrw    ; 8.691  ; 8.691  ; Fall       ; testIrw         ;
;  testMemory[29] ; testIrw    ; 9.249  ; 9.249  ; Fall       ; testIrw         ;
;  testMemory[30] ; testIrw    ; 9.059  ; 9.059  ; Fall       ; testIrw         ;
;  testMemory[31] ; testIrw    ; 8.864  ; 8.864  ; Fall       ; testIrw         ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; testMemory[*]   ; testIrw    ; -2.001 ; -2.001 ; Fall       ; testIrw         ;
;  testMemory[0]  ; testIrw    ; -2.001 ; -2.001 ; Fall       ; testIrw         ;
;  testMemory[1]  ; testIrw    ; -2.033 ; -2.033 ; Fall       ; testIrw         ;
;  testMemory[2]  ; testIrw    ; -4.360 ; -4.360 ; Fall       ; testIrw         ;
;  testMemory[3]  ; testIrw    ; -4.455 ; -4.455 ; Fall       ; testIrw         ;
;  testMemory[4]  ; testIrw    ; -4.268 ; -4.268 ; Fall       ; testIrw         ;
;  testMemory[5]  ; testIrw    ; -4.312 ; -4.312 ; Fall       ; testIrw         ;
;  testMemory[6]  ; testIrw    ; -4.243 ; -4.243 ; Fall       ; testIrw         ;
;  testMemory[7]  ; testIrw    ; -4.288 ; -4.288 ; Fall       ; testIrw         ;
;  testMemory[8]  ; testIrw    ; -4.270 ; -4.270 ; Fall       ; testIrw         ;
;  testMemory[9]  ; testIrw    ; -4.344 ; -4.344 ; Fall       ; testIrw         ;
;  testMemory[10] ; testIrw    ; -4.286 ; -4.286 ; Fall       ; testIrw         ;
;  testMemory[11] ; testIrw    ; -4.131 ; -4.131 ; Fall       ; testIrw         ;
;  testMemory[12] ; testIrw    ; -4.275 ; -4.275 ; Fall       ; testIrw         ;
;  testMemory[13] ; testIrw    ; -4.045 ; -4.045 ; Fall       ; testIrw         ;
;  testMemory[14] ; testIrw    ; -4.313 ; -4.313 ; Fall       ; testIrw         ;
;  testMemory[15] ; testIrw    ; -4.305 ; -4.305 ; Fall       ; testIrw         ;
;  testMemory[16] ; testIrw    ; -4.438 ; -4.438 ; Fall       ; testIrw         ;
;  testMemory[17] ; testIrw    ; -4.404 ; -4.404 ; Fall       ; testIrw         ;
;  testMemory[18] ; testIrw    ; -3.335 ; -3.335 ; Fall       ; testIrw         ;
;  testMemory[19] ; testIrw    ; -3.441 ; -3.441 ; Fall       ; testIrw         ;
;  testMemory[20] ; testIrw    ; -3.347 ; -3.347 ; Fall       ; testIrw         ;
;  testMemory[21] ; testIrw    ; -3.502 ; -3.502 ; Fall       ; testIrw         ;
;  testMemory[22] ; testIrw    ; -3.613 ; -3.613 ; Fall       ; testIrw         ;
;  testMemory[23] ; testIrw    ; -3.503 ; -3.503 ; Fall       ; testIrw         ;
;  testMemory[24] ; testIrw    ; -3.455 ; -3.455 ; Fall       ; testIrw         ;
;  testMemory[25] ; testIrw    ; -3.527 ; -3.527 ; Fall       ; testIrw         ;
;  testMemory[26] ; testIrw    ; -3.478 ; -3.478 ; Fall       ; testIrw         ;
;  testMemory[27] ; testIrw    ; -3.452 ; -3.452 ; Fall       ; testIrw         ;
;  testMemory[28] ; testIrw    ; -3.378 ; -3.378 ; Fall       ; testIrw         ;
;  testMemory[29] ; testIrw    ; -3.620 ; -3.620 ; Fall       ; testIrw         ;
;  testMemory[30] ; testIrw    ; -3.497 ; -3.497 ; Fall       ; testIrw         ;
;  testMemory[31] ; testIrw    ; -3.446 ; -3.446 ; Fall       ; testIrw         ;
+-----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; testRes[*]   ; testIrw    ; 15.253 ; 15.253 ; Fall       ; testIrw         ;
;  testRes[0]  ; testIrw    ; 9.660  ; 9.660  ; Fall       ; testIrw         ;
;  testRes[1]  ; testIrw    ; 10.322 ; 10.322 ; Fall       ; testIrw         ;
;  testRes[2]  ; testIrw    ; 10.441 ; 10.441 ; Fall       ; testIrw         ;
;  testRes[3]  ; testIrw    ; 10.512 ; 10.512 ; Fall       ; testIrw         ;
;  testRes[4]  ; testIrw    ; 10.370 ; 10.370 ; Fall       ; testIrw         ;
;  testRes[5]  ; testIrw    ; 10.505 ; 10.505 ; Fall       ; testIrw         ;
;  testRes[6]  ; testIrw    ; 10.459 ; 10.459 ; Fall       ; testIrw         ;
;  testRes[7]  ; testIrw    ; 10.934 ; 10.934 ; Fall       ; testIrw         ;
;  testRes[8]  ; testIrw    ; 10.724 ; 10.724 ; Fall       ; testIrw         ;
;  testRes[9]  ; testIrw    ; 10.709 ; 10.709 ; Fall       ; testIrw         ;
;  testRes[10] ; testIrw    ; 15.232 ; 15.232 ; Fall       ; testIrw         ;
;  testRes[11] ; testIrw    ; 13.770 ; 13.770 ; Fall       ; testIrw         ;
;  testRes[12] ; testIrw    ; 13.922 ; 13.922 ; Fall       ; testIrw         ;
;  testRes[13] ; testIrw    ; 14.449 ; 14.449 ; Fall       ; testIrw         ;
;  testRes[14] ; testIrw    ; 11.563 ; 11.563 ; Fall       ; testIrw         ;
;  testRes[15] ; testIrw    ; 15.253 ; 15.253 ; Fall       ; testIrw         ;
;  testRes[16] ; testIrw    ; 14.449 ; 14.449 ; Fall       ; testIrw         ;
;  testRes[17] ; testIrw    ; 13.922 ; 13.922 ; Fall       ; testIrw         ;
;  testRes[18] ; testIrw    ; 13.995 ; 13.995 ; Fall       ; testIrw         ;
;  testRes[19] ; testIrw    ; 13.143 ; 13.143 ; Fall       ; testIrw         ;
;  testRes[20] ; testIrw    ; 13.179 ; 13.179 ; Fall       ; testIrw         ;
;  testRes[21] ; testIrw    ; 15.232 ; 15.232 ; Fall       ; testIrw         ;
;  testRes[22] ; testIrw    ; 12.694 ; 12.694 ; Fall       ; testIrw         ;
;  testRes[23] ; testIrw    ; 12.724 ; 12.724 ; Fall       ; testIrw         ;
;  testRes[24] ; testIrw    ; 12.100 ; 12.100 ; Fall       ; testIrw         ;
;  testRes[25] ; testIrw    ; 13.915 ; 13.915 ; Fall       ; testIrw         ;
;  testRes[26] ; testIrw    ; 13.585 ; 13.585 ; Fall       ; testIrw         ;
;  testRes[27] ; testIrw    ; 14.951 ; 14.951 ; Fall       ; testIrw         ;
;  testRes[28] ; testIrw    ; 15.224 ; 15.224 ; Fall       ; testIrw         ;
;  testRes[29] ; testIrw    ; 13.925 ; 13.925 ; Fall       ; testIrw         ;
;  testRes[30] ; testIrw    ; 12.100 ; 12.100 ; Fall       ; testIrw         ;
;  testRes[31] ; testIrw    ; 14.284 ; 14.284 ; Fall       ; testIrw         ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; testRes[*]   ; testIrw    ; 3.924 ; 3.924 ; Fall       ; testIrw         ;
;  testRes[0]  ; testIrw    ; 4.047 ; 4.047 ; Fall       ; testIrw         ;
;  testRes[1]  ; testIrw    ; 4.144 ; 4.144 ; Fall       ; testIrw         ;
;  testRes[2]  ; testIrw    ; 3.924 ; 3.924 ; Fall       ; testIrw         ;
;  testRes[3]  ; testIrw    ; 4.094 ; 4.094 ; Fall       ; testIrw         ;
;  testRes[4]  ; testIrw    ; 4.160 ; 4.160 ; Fall       ; testIrw         ;
;  testRes[5]  ; testIrw    ; 3.993 ; 3.993 ; Fall       ; testIrw         ;
;  testRes[6]  ; testIrw    ; 3.941 ; 3.941 ; Fall       ; testIrw         ;
;  testRes[7]  ; testIrw    ; 4.140 ; 4.140 ; Fall       ; testIrw         ;
;  testRes[8]  ; testIrw    ; 4.068 ; 4.068 ; Fall       ; testIrw         ;
;  testRes[9]  ; testIrw    ; 3.953 ; 3.953 ; Fall       ; testIrw         ;
;  testRes[10] ; testIrw    ; 5.883 ; 5.883 ; Fall       ; testIrw         ;
;  testRes[11] ; testIrw    ; 5.135 ; 5.135 ; Fall       ; testIrw         ;
;  testRes[12] ; testIrw    ; 5.185 ; 5.185 ; Fall       ; testIrw         ;
;  testRes[13] ; testIrw    ; 5.503 ; 5.503 ; Fall       ; testIrw         ;
;  testRes[14] ; testIrw    ; 4.278 ; 4.278 ; Fall       ; testIrw         ;
;  testRes[15] ; testIrw    ; 5.901 ; 5.901 ; Fall       ; testIrw         ;
;  testRes[16] ; testIrw    ; 5.503 ; 5.503 ; Fall       ; testIrw         ;
;  testRes[17] ; testIrw    ; 5.185 ; 5.185 ; Fall       ; testIrw         ;
;  testRes[18] ; testIrw    ; 5.240 ; 5.240 ; Fall       ; testIrw         ;
;  testRes[19] ; testIrw    ; 4.884 ; 4.884 ; Fall       ; testIrw         ;
;  testRes[20] ; testIrw    ; 4.922 ; 4.922 ; Fall       ; testIrw         ;
;  testRes[21] ; testIrw    ; 5.883 ; 5.883 ; Fall       ; testIrw         ;
;  testRes[22] ; testIrw    ; 4.693 ; 4.693 ; Fall       ; testIrw         ;
;  testRes[23] ; testIrw    ; 4.723 ; 4.723 ; Fall       ; testIrw         ;
;  testRes[24] ; testIrw    ; 4.470 ; 4.470 ; Fall       ; testIrw         ;
;  testRes[25] ; testIrw    ; 5.188 ; 5.188 ; Fall       ; testIrw         ;
;  testRes[26] ; testIrw    ; 5.066 ; 5.066 ; Fall       ; testIrw         ;
;  testRes[27] ; testIrw    ; 5.707 ; 5.707 ; Fall       ; testIrw         ;
;  testRes[28] ; testIrw    ; 5.875 ; 5.875 ; Fall       ; testIrw         ;
;  testRes[29] ; testIrw    ; 5.177 ; 5.177 ; Fall       ; testIrw         ;
;  testRes[30] ; testIrw    ; 4.470 ; 4.470 ; Fall       ; testIrw         ;
;  testRes[31] ; testIrw    ; 5.334 ; 5.334 ; Fall       ; testIrw         ;
+--------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------+
; Progagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; testSel1    ; testRes[2]  ; 11.462 ; 11.462 ; 11.462 ; 11.462 ;
; testSel1    ; testRes[3]  ; 11.887 ; 11.887 ; 11.887 ; 11.887 ;
; testSel1    ; testRes[4]  ; 11.745 ; 11.745 ; 11.745 ; 11.745 ;
; testSel1    ; testRes[5]  ; 11.880 ; 11.880 ; 11.880 ; 11.880 ;
; testSel1    ; testRes[6]  ; 11.834 ; 11.834 ; 11.834 ; 11.834 ;
; testSel1    ; testRes[7]  ; 12.309 ; 12.309 ; 12.309 ; 12.309 ;
; testSel1    ; testRes[8]  ; 12.099 ; 12.099 ; 12.099 ; 12.099 ;
; testSel1    ; testRes[9]  ; 12.084 ; 12.084 ; 12.084 ; 12.084 ;
; testSel1    ; testRes[10] ; 16.607 ; 16.607 ; 16.607 ; 16.607 ;
; testSel1    ; testRes[11] ; 15.145 ; 15.145 ; 15.145 ; 15.145 ;
; testSel1    ; testRes[12] ; 15.297 ; 15.297 ; 15.297 ; 15.297 ;
; testSel1    ; testRes[13] ; 15.824 ; 15.824 ; 15.824 ; 15.824 ;
; testSel1    ; testRes[14] ; 12.938 ; 12.938 ; 12.938 ; 12.938 ;
; testSel1    ; testRes[15] ; 16.628 ; 16.628 ; 16.628 ; 16.628 ;
; testSel1    ; testRes[16] ; 15.824 ; 15.824 ; 15.824 ; 15.824 ;
; testSel1    ; testRes[17] ; 15.297 ; 15.297 ; 15.297 ; 15.297 ;
; testSel1    ; testRes[18] ; 15.370 ; 15.370 ; 15.370 ; 15.370 ;
; testSel1    ; testRes[19] ; 14.518 ; 14.518 ; 14.518 ; 14.518 ;
; testSel1    ; testRes[20] ; 14.554 ; 14.554 ; 14.554 ; 14.554 ;
; testSel1    ; testRes[21] ; 16.607 ; 16.607 ; 16.607 ; 16.607 ;
; testSel1    ; testRes[22] ; 14.069 ; 14.069 ; 14.069 ; 14.069 ;
; testSel1    ; testRes[23] ; 14.099 ; 14.099 ; 14.099 ; 14.099 ;
; testSel1    ; testRes[24] ; 13.475 ; 13.475 ; 13.475 ; 13.475 ;
; testSel1    ; testRes[25] ; 15.290 ; 15.290 ; 15.290 ; 15.290 ;
; testSel1    ; testRes[26] ; 14.960 ; 14.960 ; 14.960 ; 14.960 ;
; testSel1    ; testRes[27] ; 16.326 ; 16.326 ; 16.326 ; 16.326 ;
; testSel1    ; testRes[28] ; 16.599 ; 16.599 ; 16.599 ; 16.599 ;
; testSel1    ; testRes[29] ; 15.300 ; 15.300 ; 15.300 ; 15.300 ;
; testSel1    ; testRes[30] ; 13.475 ; 13.475 ; 13.475 ; 13.475 ;
; testSel1    ; testRes[31] ; 15.659 ; 15.659 ; 15.659 ; 15.659 ;
; testSel2[0] ; testRes[0]  ; 12.015 ; 12.015 ; 12.015 ; 12.015 ;
; testSel2[0] ; testRes[1]  ; 12.678 ; 12.678 ; 12.678 ; 12.678 ;
; testSel2[0] ; testRes[2]  ; 12.797 ; 12.797 ; 12.797 ; 12.797 ;
; testSel2[0] ; testRes[3]  ; 13.113 ; 13.113 ; 13.113 ; 13.113 ;
; testSel2[0] ; testRes[4]  ; 12.971 ; 12.971 ; 12.971 ; 12.971 ;
; testSel2[0] ; testRes[5]  ; 13.106 ; 13.106 ; 13.106 ; 13.106 ;
; testSel2[0] ; testRes[6]  ; 13.060 ; 13.060 ; 13.060 ; 13.060 ;
; testSel2[0] ; testRes[7]  ; 13.535 ; 13.535 ; 13.535 ; 13.535 ;
; testSel2[0] ; testRes[8]  ; 13.325 ; 13.325 ; 13.325 ; 13.325 ;
; testSel2[0] ; testRes[9]  ; 13.310 ; 13.310 ; 13.310 ; 13.310 ;
; testSel2[0] ; testRes[10] ; 17.833 ; 17.833 ; 17.833 ; 17.833 ;
; testSel2[0] ; testRes[11] ; 16.371 ; 16.371 ; 16.371 ; 16.371 ;
; testSel2[0] ; testRes[12] ; 16.523 ; 16.523 ; 16.523 ; 16.523 ;
; testSel2[0] ; testRes[13] ; 17.050 ; 17.050 ; 17.050 ; 17.050 ;
; testSel2[0] ; testRes[14] ; 14.164 ; 14.164 ; 14.164 ; 14.164 ;
; testSel2[0] ; testRes[15] ; 17.854 ; 17.854 ; 17.854 ; 17.854 ;
; testSel2[0] ; testRes[16] ; 17.050 ; 17.050 ; 17.050 ; 17.050 ;
; testSel2[0] ; testRes[17] ; 16.523 ; 16.523 ; 16.523 ; 16.523 ;
; testSel2[0] ; testRes[18] ; 16.596 ; 16.596 ; 16.596 ; 16.596 ;
; testSel2[0] ; testRes[19] ; 15.744 ; 15.744 ; 15.744 ; 15.744 ;
; testSel2[0] ; testRes[20] ; 15.780 ; 15.780 ; 15.780 ; 15.780 ;
; testSel2[0] ; testRes[21] ; 17.833 ; 17.833 ; 17.833 ; 17.833 ;
; testSel2[0] ; testRes[22] ; 15.295 ; 15.295 ; 15.295 ; 15.295 ;
; testSel2[0] ; testRes[23] ; 15.325 ; 15.325 ; 15.325 ; 15.325 ;
; testSel2[0] ; testRes[24] ; 14.701 ; 14.701 ; 14.701 ; 14.701 ;
; testSel2[0] ; testRes[25] ; 16.516 ; 16.516 ; 16.516 ; 16.516 ;
; testSel2[0] ; testRes[26] ; 16.186 ; 16.186 ; 16.186 ; 16.186 ;
; testSel2[0] ; testRes[27] ; 17.552 ; 17.552 ; 17.552 ; 17.552 ;
; testSel2[0] ; testRes[28] ; 17.825 ; 17.825 ; 17.825 ; 17.825 ;
; testSel2[0] ; testRes[29] ; 16.526 ; 16.526 ; 16.526 ; 16.526 ;
; testSel2[0] ; testRes[30] ; 14.701 ; 14.701 ; 14.701 ; 14.701 ;
; testSel2[0] ; testRes[31] ; 16.885 ; 16.885 ; 16.885 ; 16.885 ;
; testSel2[1] ; testRes[0]  ; 12.076 ; 12.076 ; 12.076 ; 12.076 ;
; testSel2[1] ; testRes[1]  ; 12.739 ; 12.739 ; 12.739 ; 12.739 ;
; testSel2[1] ; testRes[2]  ; 12.858 ; 12.858 ; 12.858 ; 12.858 ;
; testSel2[1] ; testRes[3]  ; 13.132 ; 13.132 ; 13.132 ; 13.132 ;
; testSel2[1] ; testRes[4]  ; 12.990 ; 12.990 ; 12.990 ; 12.990 ;
; testSel2[1] ; testRes[5]  ; 13.125 ; 13.125 ; 13.125 ; 13.125 ;
; testSel2[1] ; testRes[6]  ; 13.079 ; 13.079 ; 13.079 ; 13.079 ;
; testSel2[1] ; testRes[7]  ; 13.554 ; 13.554 ; 13.554 ; 13.554 ;
; testSel2[1] ; testRes[8]  ; 13.344 ; 13.344 ; 13.344 ; 13.344 ;
; testSel2[1] ; testRes[9]  ; 13.329 ; 13.329 ; 13.329 ; 13.329 ;
; testSel2[1] ; testRes[10] ; 17.852 ; 17.852 ; 17.852 ; 17.852 ;
; testSel2[1] ; testRes[11] ; 16.390 ; 16.390 ; 16.390 ; 16.390 ;
; testSel2[1] ; testRes[12] ; 16.542 ; 16.542 ; 16.542 ; 16.542 ;
; testSel2[1] ; testRes[13] ; 17.069 ; 17.069 ; 17.069 ; 17.069 ;
; testSel2[1] ; testRes[14] ; 14.183 ; 14.183 ; 14.183 ; 14.183 ;
; testSel2[1] ; testRes[15] ; 17.873 ; 17.873 ; 17.873 ; 17.873 ;
; testSel2[1] ; testRes[16] ; 17.069 ; 17.069 ; 17.069 ; 17.069 ;
; testSel2[1] ; testRes[17] ; 16.542 ; 16.542 ; 16.542 ; 16.542 ;
; testSel2[1] ; testRes[18] ; 16.615 ; 16.615 ; 16.615 ; 16.615 ;
; testSel2[1] ; testRes[19] ; 15.763 ; 15.763 ; 15.763 ; 15.763 ;
; testSel2[1] ; testRes[20] ; 15.799 ; 15.799 ; 15.799 ; 15.799 ;
; testSel2[1] ; testRes[21] ; 17.852 ; 17.852 ; 17.852 ; 17.852 ;
; testSel2[1] ; testRes[22] ; 15.314 ; 15.314 ; 15.314 ; 15.314 ;
; testSel2[1] ; testRes[23] ; 15.344 ; 15.344 ; 15.344 ; 15.344 ;
; testSel2[1] ; testRes[24] ; 14.720 ; 14.720 ; 14.720 ; 14.720 ;
; testSel2[1] ; testRes[25] ; 16.535 ; 16.535 ; 16.535 ; 16.535 ;
; testSel2[1] ; testRes[26] ; 16.205 ; 16.205 ; 16.205 ; 16.205 ;
; testSel2[1] ; testRes[27] ; 17.571 ; 17.571 ; 17.571 ; 17.571 ;
; testSel2[1] ; testRes[28] ; 17.844 ; 17.844 ; 17.844 ; 17.844 ;
; testSel2[1] ; testRes[29] ; 16.545 ; 16.545 ; 16.545 ; 16.545 ;
; testSel2[1] ; testRes[30] ; 14.720 ; 14.720 ; 14.720 ; 14.720 ;
; testSel2[1] ; testRes[31] ; 16.904 ; 16.904 ; 16.904 ; 16.904 ;
+-------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------+
; Minimum Progagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; testSel1    ; testRes[2]  ; 5.653 ; 5.502 ; 5.502 ; 5.653 ;
; testSel1    ; testRes[3]  ; 5.814 ; 5.814 ; 5.814 ; 5.814 ;
; testSel1    ; testRes[4]  ; 5.574 ; 5.361 ; 5.361 ; 5.574 ;
; testSel1    ; testRes[5]  ; 5.774 ; 5.774 ; 5.774 ; 5.774 ;
; testSel1    ; testRes[6]  ; 5.756 ; 5.756 ; 5.756 ; 5.756 ;
; testSel1    ; testRes[7]  ; 5.904 ; 5.904 ; 5.904 ; 5.904 ;
; testSel1    ; testRes[8]  ; 5.270 ; 5.554 ; 5.554 ; 5.270 ;
; testSel1    ; testRes[9]  ; 5.678 ; 5.678 ; 5.678 ; 5.678 ;
; testSel1    ; testRes[10] ; 7.639 ; 7.639 ; 7.639 ; 7.639 ;
; testSel1    ; testRes[11] ; 6.891 ; 6.891 ; 6.891 ; 6.891 ;
; testSel1    ; testRes[12] ; 6.941 ; 6.941 ; 6.941 ; 6.941 ;
; testSel1    ; testRes[13] ; 7.259 ; 7.259 ; 7.259 ; 7.259 ;
; testSel1    ; testRes[14] ; 6.034 ; 6.034 ; 6.034 ; 6.034 ;
; testSel1    ; testRes[15] ; 7.657 ; 7.657 ; 7.657 ; 7.657 ;
; testSel1    ; testRes[16] ; 7.259 ; 7.259 ; 7.259 ; 7.259 ;
; testSel1    ; testRes[17] ; 6.941 ; 6.941 ; 6.941 ; 6.941 ;
; testSel1    ; testRes[18] ; 6.996 ; 6.996 ; 6.996 ; 6.996 ;
; testSel1    ; testRes[19] ; 6.640 ; 6.640 ; 6.640 ; 6.640 ;
; testSel1    ; testRes[20] ; 6.678 ; 6.678 ; 6.678 ; 6.678 ;
; testSel1    ; testRes[21] ; 7.639 ; 7.639 ; 7.639 ; 7.639 ;
; testSel1    ; testRes[22] ; 6.449 ; 6.449 ; 6.449 ; 6.449 ;
; testSel1    ; testRes[23] ; 6.479 ; 6.479 ; 6.479 ; 6.479 ;
; testSel1    ; testRes[24] ; 6.226 ; 6.226 ; 6.226 ; 6.226 ;
; testSel1    ; testRes[25] ; 6.944 ; 6.944 ; 6.944 ; 6.944 ;
; testSel1    ; testRes[26] ; 6.822 ; 6.822 ; 6.822 ; 6.822 ;
; testSel1    ; testRes[27] ; 7.463 ; 7.463 ; 7.463 ; 7.463 ;
; testSel1    ; testRes[28] ; 7.631 ; 7.631 ; 7.631 ; 7.631 ;
; testSel1    ; testRes[29] ; 6.933 ; 6.933 ; 6.933 ; 6.933 ;
; testSel1    ; testRes[30] ; 6.226 ; 6.226 ; 6.226 ; 6.226 ;
; testSel1    ; testRes[31] ; 7.090 ; 7.090 ; 7.090 ; 7.090 ;
; testSel2[0] ; testRes[0]  ; 5.609 ; 5.896 ; 5.896 ; 5.609 ;
; testSel2[0] ; testRes[1]  ; 6.124 ; 6.124 ; 6.124 ; 6.124 ;
; testSel2[0] ; testRes[2]  ; 5.474 ; 6.148 ; 6.148 ; 5.474 ;
; testSel2[0] ; testRes[3]  ; 6.230 ; 6.230 ; 6.230 ; 6.230 ;
; testSel2[0] ; testRes[4]  ; 6.163 ; 6.163 ; 6.163 ; 6.163 ;
; testSel2[0] ; testRes[5]  ; 6.264 ; 6.264 ; 6.264 ; 6.264 ;
; testSel2[0] ; testRes[6]  ; 6.246 ; 6.246 ; 6.246 ; 6.246 ;
; testSel2[0] ; testRes[7]  ; 5.989 ; 5.703 ; 5.703 ; 5.989 ;
; testSel2[0] ; testRes[8]  ; 6.038 ; 6.038 ; 6.038 ; 6.038 ;
; testSel2[0] ; testRes[9]  ; 6.059 ; 6.059 ; 6.059 ; 6.059 ;
; testSel2[0] ; testRes[10] ; 8.020 ; 8.020 ; 8.020 ; 8.020 ;
; testSel2[0] ; testRes[11] ; 7.272 ; 7.272 ; 7.272 ; 7.272 ;
; testSel2[0] ; testRes[12] ; 7.322 ; 7.322 ; 7.322 ; 7.322 ;
; testSel2[0] ; testRes[13] ; 7.640 ; 7.640 ; 7.640 ; 7.640 ;
; testSel2[0] ; testRes[14] ; 6.415 ; 6.415 ; 6.415 ; 6.415 ;
; testSel2[0] ; testRes[15] ; 8.038 ; 8.038 ; 8.038 ; 8.038 ;
; testSel2[0] ; testRes[16] ; 7.640 ; 7.640 ; 7.640 ; 7.640 ;
; testSel2[0] ; testRes[17] ; 7.322 ; 7.322 ; 7.322 ; 7.322 ;
; testSel2[0] ; testRes[18] ; 7.377 ; 7.377 ; 7.377 ; 7.377 ;
; testSel2[0] ; testRes[19] ; 7.021 ; 7.021 ; 7.021 ; 7.021 ;
; testSel2[0] ; testRes[20] ; 7.059 ; 7.059 ; 7.059 ; 7.059 ;
; testSel2[0] ; testRes[21] ; 8.020 ; 8.020 ; 8.020 ; 8.020 ;
; testSel2[0] ; testRes[22] ; 6.830 ; 6.830 ; 6.830 ; 6.830 ;
; testSel2[0] ; testRes[23] ; 6.860 ; 6.860 ; 6.860 ; 6.860 ;
; testSel2[0] ; testRes[24] ; 6.607 ; 6.607 ; 6.607 ; 6.607 ;
; testSel2[0] ; testRes[25] ; 7.325 ; 7.325 ; 7.325 ; 7.325 ;
; testSel2[0] ; testRes[26] ; 7.203 ; 7.203 ; 7.203 ; 7.203 ;
; testSel2[0] ; testRes[27] ; 7.844 ; 7.844 ; 7.844 ; 7.844 ;
; testSel2[0] ; testRes[28] ; 8.012 ; 8.012 ; 8.012 ; 8.012 ;
; testSel2[0] ; testRes[29] ; 7.314 ; 7.314 ; 7.314 ; 7.314 ;
; testSel2[0] ; testRes[30] ; 6.607 ; 6.607 ; 6.607 ; 6.607 ;
; testSel2[0] ; testRes[31] ; 7.471 ; 7.471 ; 7.471 ; 7.471 ;
; testSel2[1] ; testRes[0]  ; 5.632 ; 5.894 ; 5.894 ; 5.632 ;
; testSel2[1] ; testRes[1]  ; 5.371 ; 5.658 ; 5.658 ; 5.371 ;
; testSel2[1] ; testRes[2]  ; 5.472 ; 5.811 ; 5.811 ; 5.472 ;
; testSel2[1] ; testRes[3]  ; 5.867 ; 5.867 ; 5.867 ; 5.867 ;
; testSel2[1] ; testRes[4]  ; 5.800 ; 5.800 ; 5.800 ; 5.800 ;
; testSel2[1] ; testRes[5]  ; 5.901 ; 5.901 ; 5.901 ; 5.901 ;
; testSel2[1] ; testRes[6]  ; 5.883 ; 5.883 ; 5.883 ; 5.883 ;
; testSel2[1] ; testRes[7]  ; 5.988 ; 5.702 ; 5.702 ; 5.988 ;
; testSel2[1] ; testRes[8]  ; 5.977 ; 5.977 ; 5.977 ; 5.977 ;
; testSel2[1] ; testRes[9]  ; 5.998 ; 5.998 ; 5.998 ; 5.998 ;
; testSel2[1] ; testRes[10] ; 7.959 ; 7.959 ; 7.959 ; 7.959 ;
; testSel2[1] ; testRes[11] ; 7.211 ; 7.211 ; 7.211 ; 7.211 ;
; testSel2[1] ; testRes[12] ; 7.261 ; 7.261 ; 7.261 ; 7.261 ;
; testSel2[1] ; testRes[13] ; 7.579 ; 7.579 ; 7.579 ; 7.579 ;
; testSel2[1] ; testRes[14] ; 6.354 ; 6.354 ; 6.354 ; 6.354 ;
; testSel2[1] ; testRes[15] ; 7.977 ; 7.977 ; 7.977 ; 7.977 ;
; testSel2[1] ; testRes[16] ; 7.579 ; 7.579 ; 7.579 ; 7.579 ;
; testSel2[1] ; testRes[17] ; 7.261 ; 7.261 ; 7.261 ; 7.261 ;
; testSel2[1] ; testRes[18] ; 7.316 ; 7.316 ; 7.316 ; 7.316 ;
; testSel2[1] ; testRes[19] ; 6.960 ; 6.960 ; 6.960 ; 6.960 ;
; testSel2[1] ; testRes[20] ; 6.998 ; 6.998 ; 6.998 ; 6.998 ;
; testSel2[1] ; testRes[21] ; 7.959 ; 7.959 ; 7.959 ; 7.959 ;
; testSel2[1] ; testRes[22] ; 6.769 ; 6.769 ; 6.769 ; 6.769 ;
; testSel2[1] ; testRes[23] ; 6.799 ; 6.799 ; 6.799 ; 6.799 ;
; testSel2[1] ; testRes[24] ; 6.546 ; 6.546 ; 6.546 ; 6.546 ;
; testSel2[1] ; testRes[25] ; 7.264 ; 7.264 ; 7.264 ; 7.264 ;
; testSel2[1] ; testRes[26] ; 7.142 ; 7.142 ; 7.142 ; 7.142 ;
; testSel2[1] ; testRes[27] ; 7.783 ; 7.783 ; 7.783 ; 7.783 ;
; testSel2[1] ; testRes[28] ; 7.951 ; 7.951 ; 7.951 ; 7.951 ;
; testSel2[1] ; testRes[29] ; 7.253 ; 7.253 ; 7.253 ; 7.253 ;
; testSel2[1] ; testRes[30] ; 6.546 ; 6.546 ; 6.546 ; 6.546 ;
; testSel2[1] ; testRes[31] ; 7.410 ; 7.410 ; 7.410 ; 7.410 ;
+-------------+-------------+-------+-------+-------+-------+


-------------------
; Clock Transfers ;
-------------------
Nothing to report.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 35    ; 35   ;
; Unconstrained Input Port Paths  ; 189   ; 189  ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 190   ; 190  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Oct 19 17:26:36 2018
Info: Command: quartus_sta MultiCycle -c MultiCycle
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 3 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MultiCycle.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name testIrw testIrw
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332140): No fmax paths to report
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631        -1.631 testIrw 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -1.380 testIrw 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4532 megabytes
    Info: Processing ended: Fri Oct 19 17:26:39 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


