# compile vhdl design source files
vhdl xil_defaultlib  \
"../../../../../Bloco_Operacional/Bloco_Operacional.srcs/sources_1/new/ALU.vhd" \
"../../../../processador_6_instrucoes.srcs/sources_1/imports/Projeto Final/Unidade_de_controle/Unidade_de_controle.srcs/sources_1/imports/IR/InstructionRegister.vhd" \
"../../../../../Bloco_Operacional/Bloco_Operacional.srcs/sources_1/new/MUX3x1.vhd" \
"../../../../../Bloco_Operacional/Bloco_Operacional.srcs/sources_1/imports/RegisterFile/RegisterFile.vhd" \
"../../../../../Unidade_de_controle/Unidade_de_controle.srcs/sources_1/imports/processador_6_instrucoes/bloco_controle.vhd" \
"../../../../processador_6_instrucoes.srcs/sources_1/imports/Projeto Final/Bloco_Operacional/Bloco_Operacional.srcs/sources_1/new/bloco_operacional.vhd" \
"../../../../../Bloco_Operacional/Bloco_Operacional.srcs/sources_1/new/flag0.vhd" \
"../../../../../Bloco_Operacional/Bloco_Operacional.srcs/sources_1/new/memD.vhd" \
"../../../../../Unidade_de_controle/Unidade_de_controle.srcs/sources_1/imports/processador_6_instrucoes/MemoryI/memI.vhd" \
"../../../../../Unidade_de_controle/Unidade_de_controle.srcs/sources_1/imports/processador_6_instrucoes/ProgramCounter/PC/pc.vhd" \
"../../../../processador_6_instrucoes.srcs/sources_1/new/processador_6_instrucoes.vhd" \
"../../../../../Unidade_de_controle/Unidade_de_controle.srcs/sources_1/imports/processador_6_instrucoes/somador.vhd" \
"../../../../../Unidade_de_controle/Unidade_de_controle.srcs/sources_1/new/top_level_controle.vhd" \
"../../../../../Bloco_Operacional/Bloco_Operacional.srcs/sources_1/new/top_level_operacional.vhd" \
"../../../../../Unidade_de_controle/Unidade_de_controle.srcs/sources_1/imports/processador_6_instrucoes/unidade_de_controle.vhd" \
"../../../../processador_6_instrucoes.srcs/sim_1/new/tb_processador_6_instrucoes.vhd" \

# Do not sort compile order
nosort
