# system info pcie on 2023.08.23.22:58:17
system_info:
name,value
DEVICE,10CX220YF780E5G
DEVICE_FAMILY,Cyclone 10 GX
GENERATION_ID,0
#
#
# Files generated for pcie on 2023.08.23.22:58:17
files:
filepath,kind,attributes,module,is_top
sim/pcie.v,VERILOG,CONTAINS_INLINE_CONFIGURATION,pcie,true
altera_pcie_a10_hip_2011/sim/altpcie_a10_hip_pllnphy_2011_tyey65q.v,VERILOG,,pcie_altera_pcie_a10_hip_2011_tyey65q,false
altera_pcie_a10_hip_2011/sim/altpcie_a10_hip_pipen1b_2011_tyey65q.v,VERILOG,,pcie_altera_pcie_a10_hip_2011_tyey65q,false
altera_pcie_a10_hip_2011/sim/pcie_altera_pcie_a10_hip_2011_tyey65q.v,VERILOG,,pcie_altera_pcie_a10_hip_2011_tyey65q,false
altera_pcie_a10_hip_2011/sim/altpcie_sc_bitsync.v,VERILOG,,pcie_altera_pcie_a10_hip_2011_tyey65q,false
altera_pcie_a10_hip_2011/sim/altpcie_reset_delay_sync.v,VERILOG,,pcie_altera_pcie_a10_hip_2011_tyey65q,false
altera_pcie_a10_hip_2011/sim/altpcie_rs_a10_hip.v,VERILOG,,pcie_altera_pcie_a10_hip_2011_tyey65q,false
altera_pcie_a10_hip_2011/sim/skp_det_g3.v,VERILOG,,pcie_altera_pcie_a10_hip_2011_tyey65q,false
altera_pcie_a10_hip_2011/sim/altera_xcvr_functions.sv,SYSTEM_VERILOG,,pcie_altera_pcie_a10_hip_2011_tyey65q,false
altera_pcie_a10_hip_2011/sim/altpcie_monitor_a10_dlhip_sim.sv,SYSTEM_VERILOG,,pcie_altera_pcie_a10_hip_2011_tyey65q,false
altera_pcie_a10_hip_2011/sim/altpcie_tlp_inspector_a10.v,VERILOG,,pcie_altera_pcie_a10_hip_2011_tyey65q,false
altera_pcie_a10_hip_2011/sim/altpcie_tlp_inspector_cseb_a10.sv,SYSTEM_VERILOG,,pcie_altera_pcie_a10_hip_2011_tyey65q,false
altera_pcie_a10_hip_2011/sim/altpcie_tlp_inspector_monitor_a10.sv,SYSTEM_VERILOG,,pcie_altera_pcie_a10_hip_2011_tyey65q,false
altera_pcie_a10_hip_2011/sim/altpcie_tlp_inspector_trigger_a10.v,VERILOG,,pcie_altera_pcie_a10_hip_2011_tyey65q,false
altera_pcie_a10_hip_2011/sim/altpcie_tlp_inspector_pcsig_drive_a10.v,VERILOG,,pcie_altera_pcie_a10_hip_2011_tyey65q,false
altera_pcie_a10_hip_2011/sim/altpcie_a10_gbfifo.v,VERILOG,,pcie_altera_pcie_a10_hip_2011_tyey65q,false
altera_pcie_a10_hip_2011/sim/altpcie_scfifo_a10.v,VERILOG,,pcie_altera_pcie_a10_hip_2011_tyey65q,false
altera_pcie_a10_hip_2011/sim/altpcie_a10_scfifo_ext.v,VERILOG,,pcie_altera_pcie_a10_hip_2011_tyey65q,false
altera_pcie_a10_hip_2011/sim/altpcierd_hip_rs.v,VERILOG,,pcie_altera_pcie_a10_hip_2011_tyey65q,false
altera_pcie_a10_hip_2011/sim/altpciexpav128_a2p_addrtrans.v,VERILOG,,pcie_altera_pcie_a10_hip_2011_tyey65q,false
altera_pcie_a10_hip_2011/sim/altpciexpav128_a2p_fixtrans.v,VERILOG,,pcie_altera_pcie_a10_hip_2011_tyey65q,false
altera_pcie_a10_hip_2011/sim/altpciexpav128_a2p_vartrans.v,VERILOG,,pcie_altera_pcie_a10_hip_2011_tyey65q,false
altera_pcie_a10_hip_2011/sim/altpciexpav128_app.v,VERILOG,,pcie_altera_pcie_a10_hip_2011_tyey65q,false
altera_pcie_a10_hip_2011/sim/altpciexpav128_clksync.v,VERILOG,,pcie_altera_pcie_a10_hip_2011_tyey65q,false
altera_pcie_a10_hip_2011/sim/altpciexpav128_control_register.v,VERILOG,,pcie_altera_pcie_a10_hip_2011_tyey65q,false
altera_pcie_a10_hip_2011/sim/altpciexpav128_cr_avalon.v,VERILOG,,pcie_altera_pcie_a10_hip_2011_tyey65q,false
altera_pcie_a10_hip_2011/sim/altpciexpav128_cr_interrupt.v,VERILOG,,pcie_altera_pcie_a10_hip_2011_tyey65q,false
altera_pcie_a10_hip_2011/sim/altpciexpav128_cr_rp.v,VERILOG,,pcie_altera_pcie_a10_hip_2011_tyey65q,false
altera_pcie_a10_hip_2011/sim/altpciexpav128_cfg_status.v,VERILOG,,pcie_altera_pcie_a10_hip_2011_tyey65q,false
altera_pcie_a10_hip_2011/sim/altpciexpav128_cr_mailbox.v,VERILOG,,pcie_altera_pcie_a10_hip_2011_tyey65q,false
altera_pcie_a10_hip_2011/sim/altpciexpav128_p2a_addrtrans.v,VERILOG,,pcie_altera_pcie_a10_hip_2011_tyey65q,false
altera_pcie_a10_hip_2011/sim/altpciexpav128_rx.v,VERILOG,,pcie_altera_pcie_a10_hip_2011_tyey65q,false
altera_pcie_a10_hip_2011/sim/altpciexpav128_rx_cntrl.v,VERILOG,,pcie_altera_pcie_a10_hip_2011_tyey65q,false
altera_pcie_a10_hip_2011/sim/altpciexpav128_fifo.v,VERILOG,,pcie_altera_pcie_a10_hip_2011_tyey65q,false
altera_pcie_a10_hip_2011/sim/altpciexpav128_rxm_adapter.v,VERILOG,,pcie_altera_pcie_a10_hip_2011_tyey65q,false
altera_pcie_a10_hip_2011/sim/altpciexpav128_rx_resp.v,VERILOG,,pcie_altera_pcie_a10_hip_2011_tyey65q,false
altera_pcie_a10_hip_2011/sim/altpciexpav128_tx.v,VERILOG,,pcie_altera_pcie_a10_hip_2011_tyey65q,false
altera_pcie_a10_hip_2011/sim/altpciexpav128_tx_cntrl.v,VERILOG,,pcie_altera_pcie_a10_hip_2011_tyey65q,false
altera_pcie_a10_hip_2011/sim/altpciexpav128_txavl_cntrl.v,VERILOG,,pcie_altera_pcie_a10_hip_2011_tyey65q,false
altera_pcie_a10_hip_2011/sim/altpciexpav128_txresp_cntrl.v,VERILOG,,pcie_altera_pcie_a10_hip_2011_tyey65q,false
altera_pcie_a10_hip_2011/sim/pcie_altera_pcie_a10_hip_altera_xcvr_native_a10_2011_nqkigkq.v,VERILOG,CONTAINS_INLINE_CONFIGURATION,pcie_altera_pcie_a10_hip_altera_xcvr_native_a10_2011_nqkigkq,false
altera_pcie_a10_hip_2011/sim/pcie_altera_pcie_a10_hip_altera_xcvr_fpll_a10_2011_dxkofyy.v,VERILOG,CONTAINS_INLINE_CONFIGURATION,pcie_altera_pcie_a10_hip_altera_xcvr_fpll_a10_2011_dxkofyy,false
altera_xcvr_native_a10_191/sim/alt_xcvr_resync.sv,SYSTEM_VERILOG,,pcie_altera_xcvr_native_a10_191_vtbxjmi,false
altera_xcvr_native_a10_191/sim/alt_xcvr_arbiter.sv,SYSTEM_VERILOG,,pcie_altera_xcvr_native_a10_191_vtbxjmi,false
altera_xcvr_native_a10_191/sim/mentor/alt_xcvr_resync.sv,SYSTEM_VERILOG_ENCRYPT,MENTOR_SPECIFIC,pcie_altera_xcvr_native_a10_191_vtbxjmi,false
altera_xcvr_native_a10_191/sim/mentor/alt_xcvr_arbiter.sv,SYSTEM_VERILOG_ENCRYPT,MENTOR_SPECIFIC,pcie_altera_xcvr_native_a10_191_vtbxjmi,false
altera_xcvr_native_a10_191/sim/twentynm_pcs.sv,SYSTEM_VERILOG,,pcie_altera_xcvr_native_a10_191_vtbxjmi,false
altera_xcvr_native_a10_191/sim/twentynm_pma.sv,SYSTEM_VERILOG,,pcie_altera_xcvr_native_a10_191_vtbxjmi,false
altera_xcvr_native_a10_191/sim/twentynm_xcvr_avmm.sv,SYSTEM_VERILOG,,pcie_altera_xcvr_native_a10_191_vtbxjmi,false
altera_xcvr_native_a10_191/sim/twentynm_xcvr_native.sv,SYSTEM_VERILOG,,pcie_altera_xcvr_native_a10_191_vtbxjmi,false
altera_xcvr_native_a10_191/sim/mentor/twentynm_pcs.sv,SYSTEM_VERILOG_ENCRYPT,MENTOR_SPECIFIC,pcie_altera_xcvr_native_a10_191_vtbxjmi,false
altera_xcvr_native_a10_191/sim/mentor/twentynm_pma.sv,SYSTEM_VERILOG_ENCRYPT,MENTOR_SPECIFIC,pcie_altera_xcvr_native_a10_191_vtbxjmi,false
altera_xcvr_native_a10_191/sim/mentor/twentynm_xcvr_avmm.sv,SYSTEM_VERILOG_ENCRYPT,MENTOR_SPECIFIC,pcie_altera_xcvr_native_a10_191_vtbxjmi,false
altera_xcvr_native_a10_191/sim/mentor/twentynm_xcvr_native.sv,SYSTEM_VERILOG_ENCRYPT,MENTOR_SPECIFIC,pcie_altera_xcvr_native_a10_191_vtbxjmi,false
altera_xcvr_native_a10_191/sim/altera_xcvr_native_a10_functions_h.sv,SYSTEM_VERILOG, COMMON_SYSTEMVERILOG_PACKAGE=altera_xcvr_native_a10_functions_h,pcie_altera_xcvr_native_a10_191_vtbxjmi,false
altera_xcvr_native_a10_191/sim/a10_avmm_h.sv,SYSTEM_VERILOG,,pcie_altera_xcvr_native_a10_191_vtbxjmi,false
altera_xcvr_native_a10_191/sim/alt_xcvr_native_pipe_retry.sv,SYSTEM_VERILOG,,pcie_altera_xcvr_native_a10_191_vtbxjmi,false
altera_xcvr_native_a10_191/sim/alt_xcvr_native_avmm_csr.sv,SYSTEM_VERILOG,,pcie_altera_xcvr_native_a10_191_vtbxjmi,false
altera_xcvr_native_a10_191/sim/alt_xcvr_native_prbs_accum.sv,SYSTEM_VERILOG,,pcie_altera_xcvr_native_a10_191_vtbxjmi,false
altera_xcvr_native_a10_191/sim/alt_xcvr_native_odi_accel.sv,SYSTEM_VERILOG,,pcie_altera_xcvr_native_a10_191_vtbxjmi,false
altera_xcvr_native_a10_191/sim/alt_xcvr_native_rcfg_arb.sv,SYSTEM_VERILOG,,pcie_altera_xcvr_native_a10_191_vtbxjmi,false
altera_xcvr_native_a10_191/sim/altera_xcvr_native_pcie_dfe_params_h.sv,SYSTEM_VERILOG,,pcie_altera_xcvr_native_a10_191_vtbxjmi,false
altera_xcvr_native_a10_191/sim/pcie_mgmt_commands_h.sv,SYSTEM_VERILOG,,pcie_altera_xcvr_native_a10_191_vtbxjmi,false
altera_xcvr_native_a10_191/sim/pcie_mgmt_functions_h.sv,SYSTEM_VERILOG,,pcie_altera_xcvr_native_a10_191_vtbxjmi,false
altera_xcvr_native_a10_191/sim/pcie_mgmt_program.sv,SYSTEM_VERILOG,,pcie_altera_xcvr_native_a10_191_vtbxjmi,false
altera_xcvr_native_a10_191/sim/pcie_mgmt_cpu.sv,SYSTEM_VERILOG,,pcie_altera_xcvr_native_a10_191_vtbxjmi,false
altera_xcvr_native_a10_191/sim/pcie_mgmt_master.sv,SYSTEM_VERILOG,,pcie_altera_xcvr_native_a10_191_vtbxjmi,false
altera_xcvr_native_a10_191/sim/altera_xcvr_native_pcie_dfe_ip.sv,SYSTEM_VERILOG,,pcie_altera_xcvr_native_a10_191_vtbxjmi,false
altera_xcvr_native_a10_191/sim/plain_files.txt,OTHER,,pcie_altera_xcvr_native_a10_191_vtbxjmi,false
altera_xcvr_native_a10_191/sim/mentor_files.txt,OTHER,,pcie_altera_xcvr_native_a10_191_vtbxjmi,false
altera_xcvr_native_a10_191/sim/cadence_files.txt,OTHER,,pcie_altera_xcvr_native_a10_191_vtbxjmi,false
altera_xcvr_native_a10_191/sim/synopsys_files.txt,OTHER,,pcie_altera_xcvr_native_a10_191_vtbxjmi,false
altera_xcvr_native_a10_191/sim/aldec_files.txt,OTHER,,pcie_altera_xcvr_native_a10_191_vtbxjmi,false
altera_xcvr_native_a10_191/sim/pcie_altera_xcvr_native_a10_191_vtbxjmi.sv,SYSTEM_VERILOG,,pcie_altera_xcvr_native_a10_191_vtbxjmi,false
altera_xcvr_native_a10_191/sim/alt_xcvr_native_rcfg_opt_logic_vtbxjmi.sv,SYSTEM_VERILOG,,pcie_altera_xcvr_native_a10_191_vtbxjmi,false
altera_xcvr_fpll_a10_191/sim/twentynm_xcvr_avmm.sv,SYSTEM_VERILOG,,altera_xcvr_fpll_a10,false
altera_xcvr_fpll_a10_191/sim/mentor/twentynm_xcvr_avmm.sv,SYSTEM_VERILOG_ENCRYPT,MENTOR_SPECIFIC,altera_xcvr_fpll_a10,false
altera_xcvr_fpll_a10_191/sim/alt_xcvr_resync.sv,SYSTEM_VERILOG,,altera_xcvr_fpll_a10,false
altera_xcvr_fpll_a10_191/sim/mentor/alt_xcvr_resync.sv,SYSTEM_VERILOG_ENCRYPT,MENTOR_SPECIFIC,altera_xcvr_fpll_a10,false
altera_xcvr_fpll_a10_191/sim/altera_xcvr_fpll_a10.sv,SYSTEM_VERILOG,,altera_xcvr_fpll_a10,false
altera_xcvr_fpll_a10_191/sim/mentor/altera_xcvr_fpll_a10.sv,SYSTEM_VERILOG_ENCRYPT,MENTOR_SPECIFIC,altera_xcvr_fpll_a10,false
altera_xcvr_fpll_a10_191/sim/a10_avmm_h.sv,SYSTEM_VERILOG,,altera_xcvr_fpll_a10,false
altera_xcvr_fpll_a10_191/sim/alt_xcvr_native_avmm_nf.sv,SYSTEM_VERILOG,,altera_xcvr_fpll_a10,false
altera_xcvr_fpll_a10_191/sim/alt_xcvr_pll_embedded_debug.sv,SYSTEM_VERILOG,,altera_xcvr_fpll_a10,false
altera_xcvr_fpll_a10_191/sim/alt_xcvr_pll_avmm_csr.sv,SYSTEM_VERILOG,,altera_xcvr_fpll_a10,false
altera_xcvr_fpll_a10_191/sim/mentor/alt_xcvr_pll_embedded_debug.sv,SYSTEM_VERILOG_ENCRYPT,MENTOR_SPECIFIC,altera_xcvr_fpll_a10,false
altera_xcvr_fpll_a10_191/sim/mentor/alt_xcvr_pll_avmm_csr.sv,SYSTEM_VERILOG_ENCRYPT,MENTOR_SPECIFIC,altera_xcvr_fpll_a10,false
altera_xcvr_fpll_a10_191/sim/plain_files.txt,OTHER,,altera_xcvr_fpll_a10,false
altera_xcvr_fpll_a10_191/sim/mentor_files.txt,OTHER,,altera_xcvr_fpll_a10,false
altera_xcvr_fpll_a10_191/sim/cadence_files.txt,OTHER,,altera_xcvr_fpll_a10,false
altera_xcvr_fpll_a10_191/sim/synopsys_files.txt,OTHER,,altera_xcvr_fpll_a10,false
altera_xcvr_fpll_a10_191/sim/aldec_files.txt,OTHER,,altera_xcvr_fpll_a10,false
#
# Map from instance-path to kind of module
instances:
instancePath,module
pcie.pcie,pcie_altera_pcie_a10_hip_2011_tyey65q
pcie.pcie.phy_g2x4,pcie_altera_pcie_a10_hip_altera_xcvr_native_a10_2011_nqkigkq
pcie.pcie.phy_g2x4.phy_g2x4,pcie_altera_xcvr_native_a10_191_vtbxjmi
pcie.pcie.fpll_g1g2xn,pcie_altera_pcie_a10_hip_altera_xcvr_fpll_a10_2011_dxkofyy
pcie.pcie.fpll_g1g2xn.fpll_g1g2xn,altera_xcvr_fpll_a10
