Fitter report for uart
Tue May 17 07:58:24 2005
Version 4.2 Build 157 12/07/2004 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Device Options
  5. Fitter Equations
  6. Pin-Out File
  7. Fitter Resource Usage Summary
  8. Input Pins
  9. Output Pins
 10. I/O Bank Usage
 11. All Package Pins
 12. Output Pin Default Load For Reported TCO
 13. Fitter Resource Utilization by Entity
 14. Delay Chain Summary
 15. Control Signals
 16. Global & Other Fast Signals
 17. Non-Global High Fan-Out Signals
 18. Interconnect Usage Summary
 19. LAB Logic Elements
 20. LAB-wide Signals
 21. LAB Signals Sourced
 22. LAB Signals Sourced Out
 23. LAB Distinct Inputs
 24. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2004 Altera Corporation
Any  megafunction  design,  and related netlist (encrypted  or  decrypted),
support information,  device programming or simulation file,  and any other
associated  documentation or information  provided by  Altera  or a partner
under  Altera's   Megafunction   Partnership   Program  may  be  used  only
to program  PLD  devices (but not masked  PLD  devices) from  Altera.   Any
other  use  of such  megafunction  design,  netlist,  support  information,
device programming or simulation file,  or any other  related documentation
or information  is prohibited  for  any  other purpose,  including, but not
limited to  modification,  reverse engineering,  de-compiling, or use  with
any other  silicon devices,  unless such use is  explicitly  licensed under
a separate agreement with  Altera  or a megafunction partner.  Title to the
intellectual property,  including patents,  copyrights,  trademarks,  trade
secrets,  or maskworks,  embodied in any such megafunction design, netlist,
support  information,  device programming or simulation file,  or any other
related documentation or information provided by  Altera  or a megafunction
partner, remains with Altera, the megafunction partner, or their respective
licensors. No other licenses, including any licenses needed under any third
party's intellectual property, are provided herein.



+-----------------------------------------------------------------+
; Fitter Summary                                                  ;
+-----------------------+-----------------------------------------+
; Fitter Status         ; Successful - Tue May 17 07:58:24 2005   ;
; Quartus II Version    ; 4.2 Build 157 12/07/2004 SJ Web Edition ;
; Revision Name         ; uart                                    ;
; Top-level Entity Name ; uart_test                               ;
; Family                ; MAX II                                  ;
; Device                ; EPM1270T144C5ES                         ;
; Timing Models         ; Preliminary                             ;
; Total logic elements  ; 173 / 1,270 ( 13 % )                    ;
; Total pins            ; 22 / 116 ( 18 % )                       ;
; Total virtual pins    ; 0                                       ;
; UFM blocks            ; 0 / 1 ( 0 % )                           ;
+-----------------------+-----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                 ;
+---------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                        ; Setting                        ; Default Value                  ;
+---------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                        ; EPM1270T144C5ES                ;                                ;
; Use smart compilation                                         ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                   ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                      ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                          ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                                   ; Off                            ; Off                            ;
; Guarantee I/O paths have zero hold time at Fast Timing Corner ; On                             ; On                             ;
; Optimize Timing                                               ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing                    ; On                             ; On                             ;
; Limit to One Fitting Attempt                                  ; Off                            ; Off                            ;
; Final Placement Optimizations                                 ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                 ; 1                              ; 1                              ;
; Slow Slew Rate                                                ; Off                            ; Off                            ;
; PCI I/O                                                       ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                         ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                     ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic            ; Off                            ; Off                            ;
; Perform Register Duplication                                  ; Off                            ; Off                            ;
; Perform Register Retiming                                     ; Off                            ; Off                            ;
; Fitter Effort                                                 ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                               ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                      ; Auto                           ; Auto                           ;
; Auto Register Duplication                                     ; Off                            ; Off                            ;
; Auto Global Clock                                             ; On                             ; On                             ;
; Auto Global Register Control Signals                          ; On                             ; On                             ;
; Always Enable Input Buffers                                   ; Off                            ; Off                            ;
+---------------------------------------------------------------+--------------------------------+--------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in D:/Brent/Project/GFEC_MAXII_Kit/program/RS232/RS232/uart.fit.eqn.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Brent/Project/GFEC_MAXII_Kit/program/RS232/RS232/uart.pin.


+----------------------------------------------------------------+
; Fitter Resource Usage Summary                                  ;
+-----------------------------------------+----------------------+
; Resource                                ; Usage                ;
+-----------------------------------------+----------------------+
; Total logic elements                    ; 173 / 1,270 ( 13 % ) ;
;     -- Combinational with no register   ; 59                   ;
;     -- Register only                    ; 26                   ;
;     -- Combinational with a register    ; 88                   ;
;                                         ;                      ;
; Logic element usage by number of inputs ;                      ;
;     -- 4 input functions                ; 55                   ;
;     -- 3 input functions                ; 20                   ;
;     -- 2 input functions                ; 51                   ;
;     -- 1 input functions                ; 32                   ;
;     -- 0 input functions                ; 0                    ;
;                                         ;                      ;
; Logic elements by mode                  ;                      ;
;     -- arithmetic mode                  ; 40                   ;
;     -- qfbk mode                        ; 9                    ;
;     -- register cascade mode            ; 0                    ;
;     -- synchronous clear/load mode      ; 24                   ;
;     -- asynchronous clear/load mode     ; 82                   ;
;                                         ;                      ;
; Total LABs                              ; 23 / 127 ( 18 % )    ;
; Logic elements in carry chains          ; 45                   ;
; User inserted logic elements            ; 0                    ;
; Virtual pins                            ; 0                    ;
; I/O pins                                ; 22 / 116 ( 18 % )    ;
;     -- Clock pins                       ; 1                    ;
; Global signals                          ; 4                    ;
; UFM blocks                              ; 0 / 1 ( 0 % )        ;
; Global clocks                           ; 4 / 4 ( 100 % )      ;
; Maximum fan-out node                    ; clk                  ;
; Maximum fan-out                         ; 93                   ;
; Total fan-out                           ; 708                  ;
; Average fan-out                         ; 3.63                 ;
+-----------------------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                        ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+
; clk        ; 18    ; 1        ; 0            ; 7            ; 5           ; 93                    ; 0                  ; yes    ; no              ; no       ; Off          ; LVTTL        ; User                 ;
; rst_n      ; 23    ; 1        ; 0            ; 6            ; 2           ; 66                    ; 0                  ; no     ; no              ; no       ; Off          ; LVTTL        ; User                 ;
; rxd        ; 49    ; 4        ; 7            ; 3            ; 2           ; 7                     ; 0                  ; no     ; no              ; no       ; Off          ; LVTTL        ; User                 ;
; sel[0]     ; 16    ; 1        ; 0            ; 7            ; 4           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; LVTTL        ; User                 ;
; sel[1]     ; 21    ; 1        ; 0            ; 6            ; 0           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; LVTTL        ; User                 ;
; sel[2]     ; 22    ; 1        ; 0            ; 6            ; 1           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; LVTTL        ; User                 ;
; txd_startH ; 24    ; 1        ; 0            ; 6            ; 3           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; LVTTL        ; User                 ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                      ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+----------------------+
; dig1         ; 29    ; 1        ; 0            ; 5            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 16mA             ; User                 ;
; dig2         ; 30    ; 1        ; 0            ; 5            ; 6           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 16mA             ; User                 ;
; dig3         ; 31    ; 1        ; 0            ; 4            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 16mA             ; User                 ;
; dig4         ; 32    ; 1        ; 0            ; 4            ; 5           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 16mA             ; User                 ;
; rxd_readyH   ; 1     ; 1        ; 0            ; 10           ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 16mA             ; User                 ;
; seven_seg[0] ; 37    ; 4        ; 1            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 16mA             ; User                 ;
; seven_seg[1] ; 38    ; 4        ; 2            ; 3            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 16mA             ; User                 ;
; seven_seg[2] ; 39    ; 4        ; 2            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 16mA             ; User                 ;
; seven_seg[3] ; 40    ; 4        ; 3            ; 3            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 16mA             ; User                 ;
; seven_seg[4] ; 41    ; 4        ; 3            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 16mA             ; User                 ;
; seven_seg[5] ; 42    ; 4        ; 4            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 16mA             ; User                 ;
; seven_seg[6] ; 43    ; 4        ; 5            ; 3            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 16mA             ; User                 ;
; seven_seg[7] ; 44    ; 4        ; 5            ; 3            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 16mA             ; User                 ;
; txd          ; 45    ; 4        ; 6            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 16mA             ; User                 ;
; txd_doneH    ; 2     ; 1        ; 0            ; 10           ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 16mA             ; User                 ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+----------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 12 / 26 ( 46 % ) ; 3.3V          ; --           ;
; 2        ; 0 / 30 ( 0 % )   ; 3.3V          ; --           ;
; 3        ; 0 / 30 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 10 / 30 ( 33 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                   ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+
; 1        ; 2          ; 1        ; rxd_readyH     ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 2        ; 3          ; 1        ; txd_doneH      ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 3        ; 5          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 4        ; 7          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 5        ; 9          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 6        ; 10         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 7        ; 14         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 8        ; 15         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 9        ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ;
; 10       ;            ;          ; GNDIO          ; gnd    ;              ;         ; --         ;                 ;
; 11       ; 20         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 12       ; 21         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 13       ; 22         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 14       ; 23         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 15       ; 24         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 16       ; 25         ; 1        ; sel[0]         ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; 17       ;            ;          ; GNDINT         ; gnd    ;              ;         ; --         ;                 ;
; 18       ; 26         ; 1        ; clk            ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; 19       ;            ;          ; VCCINT         ; power  ;              ; 3.3V    ; --         ;                 ;
; 20       ; 27         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 21       ; 28         ; 1        ; sel[1]         ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; 22       ; 29         ; 1        ; sel[2]         ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; 23       ; 30         ; 1        ; rst_n          ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; 24       ; 31         ; 1        ; txd_startH     ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; 25       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ;
; 26       ;            ;          ; GNDIO          ; gnd    ;              ;         ; --         ;                 ;
; 27       ; 33         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 28       ; 36         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 29       ; 37         ; 1        ; dig1           ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 30       ; 41         ; 1        ; dig2           ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 31       ; 44         ; 1        ; dig3           ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 32       ; 47         ; 1        ; dig4           ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 33       ; 50         ; 1        ; #TMS           ; input  ;              ;         ; --         ;                 ;
; 34       ; 51         ; 1        ; #TDI           ; input  ;              ;         ; --         ;                 ;
; 35       ; 52         ; 1        ; #TCK           ; input  ;              ;         ; --         ;                 ;
; 36       ; 53         ; 1        ; #TDO           ; output ;              ;         ; --         ;                 ;
; 37       ; 56         ; 4        ; seven_seg[0]   ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; 38       ; 57         ; 4        ; seven_seg[1]   ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; 39       ; 60         ; 4        ; seven_seg[2]   ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; 40       ; 62         ; 4        ; seven_seg[3]   ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; 41       ; 63         ; 4        ; seven_seg[4]   ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; 42       ; 67         ; 4        ; seven_seg[5]   ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; 43       ; 68         ; 4        ; seven_seg[6]   ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; 44       ; 69         ; 4        ; seven_seg[7]   ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; 45       ; 74         ; 4        ; txd            ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; 46       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ;
; 47       ;            ;          ; GNDIO          ; gnd    ;              ;         ; --         ;                 ;
; 48       ; 75         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 49       ; 76         ; 4        ; rxd            ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; 50       ; 77         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 51       ; 78         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 52       ; 79         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 53       ; 80         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 54       ;            ;          ; GNDINT         ; gnd    ;              ;         ; --         ;                 ;
; 55       ; 81         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 56       ;            ;          ; VCCINT         ; power  ;              ; 3.3V    ; --         ;                 ;
; 57       ; 82         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 58       ; 83         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 59       ; 84         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 60       ; 85         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 61       ; 86         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 62       ; 87         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 63       ; 88         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 64       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ;
; 65       ;            ;          ; GNDIO          ; gnd    ;              ;         ; --         ;                 ;
; 66       ; 91         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 67       ; 92         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 68       ; 95         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 69       ; 98         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 70       ; 101        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 71       ; 104        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 72       ; 107        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 73       ; 111        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 74       ; 112        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 75       ; 113        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 76       ; 115        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 77       ; 118        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 78       ; 122        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 79       ; 123        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 80       ; 124        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 81       ; 127        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 82       ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ;
; 83       ;            ;          ; GNDIO          ; gnd    ;              ;         ; --         ;                 ;
; 84       ; 129        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 85       ; 130        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 86       ; 131        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 87       ; 132        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 88       ; 133        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 89       ; 134        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 90       ;            ;          ; VCCINT         ; power  ;              ; 3.3V    ; --         ;                 ;
; 91       ; 135        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 92       ;            ;          ; GNDINT         ; gnd    ;              ;         ; --         ;                 ;
; 93       ; 136        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 94       ; 137        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 95       ; 138        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 96       ; 139        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 97       ; 140        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 98       ; 141        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 99       ;            ;          ; GNDIO          ; gnd    ;              ;         ; --         ;                 ;
; 100      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ;
; 101      ; 142        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 102      ; 146        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 103      ; 147        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 104      ; 151        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 105      ; 152        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 106      ; 154        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 107      ; 156        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 108      ; 158        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 109      ; 164        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 110      ; 165        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 111      ; 166        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 112      ; 171        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 113      ; 174        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 114      ; 177        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 115      ;            ;          ; GNDIO          ; gnd    ;              ;         ; --         ;                 ;
; 116      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ;
; 117      ; 180        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 118      ; 181        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 119      ; 182        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 120      ; 183        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 121      ; 184        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 122      ; 185        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 123      ; 186        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 124      ; 187        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 125      ; 188        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 126      ;            ;          ; VCCINT         ; power  ;              ; 3.3V    ; --         ;                 ;
; 127      ; 189        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 128      ;            ;          ; GNDINT         ; gnd    ;              ;         ; --         ;                 ;
; 129      ; 190        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 130      ; 191        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 131      ; 192        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 132      ; 193        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 133      ; 194        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 134      ; 195        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 135      ;            ;          ; GNDIO          ; gnd    ;              ;         ; --         ;                 ;
; 136      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ;
; 137      ; 199        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 138      ; 200        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 139      ; 201        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 140      ; 204        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 141      ; 205        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 142      ; 208        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 143      ; 212        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 144      ; 215        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+


+-------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                    ;
+----------------------------+-------+------------------------+
; I/O Standard               ; Load  ; Termination Resistance ;
+----------------------------+-------+------------------------+
; LVTTL                      ; 10 pF ; Not Available          ;
; LVCMOS                     ; 10 pF ; Not Available          ;
; 2.5 V                      ; 10 pF ; Not Available          ;
; 1.8 V                      ; 10 pF ; Not Available          ;
; 1.5 V                      ; 10 pF ; Not Available          ;
; 3.3V Schmitt Trigger Input ; 10 pF ; Not Available          ;
; 2.5V Schmitt Trigger Input ; 10 pF ; Not Available          ;
; 3.3-V PCI                  ; 10 pF ; 25 Ohm (Parallel)      ;
+----------------------------+-------+------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                         ;
+---------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+-------------------------------------------------------------------------------+
; Compilation Hierarchy Node            ; Logic Cells ; LC Registers ; UFM Blocks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name                                                           ;
+---------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+-------------------------------------------------------------------------------+
; |uart_test                            ; 173 (0)     ; 114          ; 0          ; 22   ; 0            ; 59 (0)       ; 40 (0)            ; 74 (0)           ; 45 (0)          ; |uart_test                                                                    ;
;    |clk_div:inst1|                    ; 32 (8)      ; 24           ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 24 (0)           ; 24 (0)          ; |uart_test|clk_div:inst1                                                      ;
;       |lpm_counter:cnt_rtl_1|         ; 24 (0)      ; 24           ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 24 (0)           ; 24 (0)          ; |uart_test|clk_div:inst1|lpm_counter:cnt_rtl_1                                ;
;          |cntr_b67:auto_generated|    ; 24 (24)     ; 24           ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 24 (24)          ; 24 (24)         ; |uart_test|clk_div:inst1|lpm_counter:cnt_rtl_1|cntr_b67:auto_generated        ;
;    |scan:inst6|                       ; 35 (35)     ; 26           ; 0          ; 0    ; 0            ; 9 (9)        ; 16 (16)           ; 10 (10)          ; 0 (0)           ; |uart_test|scan:inst6                                                         ;
;    |uart:inst|                        ; 106 (0)     ; 64           ; 0          ; 0    ; 0            ; 42 (0)       ; 24 (0)            ; 40 (0)           ; 21 (0)          ; |uart_test|uart:inst                                                          ;
;       |br_gen:u1|                     ; 29 (21)     ; 17           ; 0          ; 0    ; 0            ; 12 (12)      ; 4 (4)             ; 13 (5)           ; 13 (5)          ; |uart_test|uart:inst|br_gen:u1                                                ;
;          |lpm_counter:ctr2_rtl_0|     ; 8 (0)       ; 8            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; 8 (0)           ; |uart_test|uart:inst|br_gen:u1|lpm_counter:ctr2_rtl_0                         ;
;             |cntr_rm6:auto_generated| ; 8 (8)       ; 8            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; |uart_test|uart:inst|br_gen:u1|lpm_counter:ctr2_rtl_0|cntr_rm6:auto_generated ;
;       |uart_receiver:u2|              ; 49 (49)     ; 28           ; 0          ; 0    ; 0            ; 21 (21)      ; 18 (18)           ; 10 (10)          ; 4 (4)           ; |uart_test|uart:inst|uart_receiver:u2                                         ;
;       |uart_transmitter:u3|           ; 28 (28)     ; 19           ; 0          ; 0    ; 0            ; 9 (9)        ; 2 (2)             ; 17 (17)          ; 4 (4)           ; |uart_test|uart:inst|uart_transmitter:u3                                      ;
+---------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+-------------------------------------------------------------------------------+


+---------------------------------------------------------+
; Delay Chain Summary                                     ;
+--------------+----------+---------------+---------------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ;
+--------------+----------+---------------+---------------+
; sel[0]       ; Input    ; OFF           ; --            ;
; sel[1]       ; Input    ; OFF           ; --            ;
; sel[2]       ; Input    ; OFF           ; --            ;
; rxd          ; Input    ; OFF           ; --            ;
; clk          ; Input    ; OFF           ; --            ;
; rst_n        ; Input    ; OFF           ; --            ;
; txd_startH   ; Input    ; OFF           ; --            ;
; rxd_readyH   ; Output   ; --            ; --            ;
; txd_doneH    ; Output   ; --            ; --            ;
; txd          ; Output   ; --            ; --            ;
; dig4         ; Output   ; --            ; --            ;
; dig3         ; Output   ; --            ; --            ;
; dig2         ; Output   ; --            ; --            ;
; dig1         ; Output   ; --            ; --            ;
; seven_seg[7] ; Output   ; --            ; --            ;
; seven_seg[6] ; Output   ; --            ; --            ;
; seven_seg[5] ; Output   ; --            ; --            ;
; seven_seg[4] ; Output   ; --            ; --            ;
; seven_seg[3] ; Output   ; --            ; --            ;
; seven_seg[2] ; Output   ; --            ; --            ;
; seven_seg[1] ; Output   ; --            ; --            ;
; seven_seg[0] ; Output   ; --            ; --            ;
+--------------+----------+---------------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                              ;
+------------------------------------------------------------------------+--------------+---------+-----------------------------------------+--------+----------------------+------------------+
; Name                                                                   ; Location     ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ;
+------------------------------------------------------------------------+--------------+---------+-----------------------------------------+--------+----------------------+------------------+
; clk                                                                    ; PIN_18       ; 93      ; Clock                                   ; yes    ; Global clock         ; GCLK0            ;
; clk_div:inst1|lpm_counter:cnt_rtl_1|cntr_b67:auto_generated|safe_q[13] ; LC_X10_Y6_N6 ; 12      ; Clock                                   ; yes    ; Global clock         ; GCLK3            ;
; clk_div:inst1|reduce_nor~0                                             ; LC_X11_Y6_N8 ; 24      ; Async. clear                            ; no     ; --                   ; --               ;
; rst_n                                                                  ; PIN_23       ; 66      ; Async. clear, Async. load, Clock enable ; no     ; --                   ; --               ;
; scan:inst6|sel[0]                                                      ; LC_X1_Y5_N9  ; 12      ; Clock enable                            ; no     ; --                   ; --               ;
; uart:inst|br_gen:u1|add~90                                             ; LC_X1_Y8_N8  ; 1       ; Clock enable                            ; no     ; --                   ; --               ;
; uart:inst|br_gen:u1|bclkx8~29                                          ; LC_X1_Y7_N9  ; 4       ; Clock                                   ; yes    ; Global clock         ; GCLK1            ;
; uart:inst|br_gen:u1|cnt2                                               ; LC_X6_Y7_N4  ; 9       ; Clock                                   ; yes    ; Global clock         ; GCLK2            ;
; uart:inst|br_gen:u1|ctr3[0]                                            ; LC_X1_Y8_N1  ; 3       ; Clock enable                            ; no     ; --                   ; --               ;
; uart:inst|br_gen:u1|process0~0                                         ; LC_X6_Y7_N2  ; 1       ; Clock enable                            ; no     ; --                   ; --               ;
; uart:inst|uart_receiver:u2|RSR[0]~7                                    ; LC_X1_Y7_N5  ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; uart:inst|uart_receiver:u2|ok_en~53                                    ; LC_X1_Y7_N0  ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; uart:inst|uart_receiver:u2|rxd_readyH                                  ; LC_X1_Y7_N0  ; 17      ; Clock enable                            ; no     ; --                   ; --               ;
; uart:inst|uart_transmitter:u3|tsr[2]~113                               ; LC_X1_Y10_N1 ; 7       ; Clock enable                            ; no     ; --                   ; --               ;
+------------------------------------------------------------------------+--------------+---------+-----------------------------------------+--------+----------------------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                               ;
+------------------------------------------------------------------------+--------------+---------+----------------------+------------------+
; Name                                                                   ; Location     ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------------------------------------------------------------------------+--------------+---------+----------------------+------------------+
; clk                                                                    ; PIN_18       ; 93      ; Global clock         ; GCLK0            ;
; clk_div:inst1|lpm_counter:cnt_rtl_1|cntr_b67:auto_generated|safe_q[13] ; LC_X10_Y6_N6 ; 12      ; Global clock         ; GCLK3            ;
; uart:inst|br_gen:u1|bclkx8~29                                          ; LC_X1_Y7_N9  ; 4       ; Global clock         ; GCLK1            ;
; uart:inst|br_gen:u1|cnt2                                               ; LC_X6_Y7_N4  ; 9       ; Global clock         ; GCLK2            ;
+------------------------------------------------------------------------+--------------+---------+----------------------+------------------+


+--------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                            ;
+----------------------------------------------------------------------------------+---------+
; Name                                                                             ; Fan-Out ;
+----------------------------------------------------------------------------------+---------+
; rst_n                                                                            ; 66      ;
; clk_div:inst1|reduce_nor~0                                                       ; 24      ;
; uart:inst|uart_receiver:u2|rxd_readyH                                            ; 17      ;
; scan:inst6|sel[0]                                                                ; 12      ;
; scan:inst6|sel[1]                                                                ; 11      ;
; uart:inst|uart_transmitter:u3|loadTSR~31                                         ; 11      ;
; uart:inst|uart_receiver:u2|state.recv_data                                       ; 9       ;
; uart:inst|uart_receiver:u2|RSR[0]~7                                              ; 8       ;
; uart:inst|uart_receiver:u2|ok_en~53                                              ; 8       ;
; rxd                                                                              ; 7       ;
; uart:inst|uart_transmitter:u3|tsr[2]~113                                         ; 7       ;
; uart:inst|uart_receiver:u2|ok_en~52                                              ; 7       ;
; scan:inst6|bin[3]                                                                ; 7       ;
; scan:inst6|bin[2]                                                                ; 7       ;
; scan:inst6|bin[1]                                                                ; 7       ;
; scan:inst6|bin[0]                                                                ; 7       ;
; uart:inst|uart_transmitter:u3|state.tdata                                        ; 7       ;
; uart:inst|uart_transmitter:u3|reduce_or~34                                       ; 7       ;
; uart:inst|uart_receiver:u2|reduce_or~36                                          ; 6       ;
; uart:inst|uart_receiver:u2|ct1[0]                                                ; 6       ;
; uart:inst|uart_transmitter:u3|nextstate.tdata~91                                 ; 6       ;
; uart:inst|br_gen:u1|ctr3[2]                                                      ; 6       ;
; uart:inst|br_gen:u1|cnt1[4]                                                      ; 5       ;
; clk_div:inst1|lpm_counter:cnt_rtl_1|cntr_b67:auto_generated|counter_cella16~COUT ; 5       ;
; clk_div:inst1|lpm_counter:cnt_rtl_1|cntr_b67:auto_generated|counter_cella11~COUT ; 5       ;
; clk_div:inst1|lpm_counter:cnt_rtl_1|cntr_b67:auto_generated|counter_cella6~COUT  ; 5       ;
; clk_div:inst1|lpm_counter:cnt_rtl_1|cntr_b67:auto_generated|counter_cella1~COUT  ; 5       ;
; uart:inst|uart_receiver:u2|state.start_detected                                  ; 5       ;
; uart:inst|uart_receiver:u2|ct1[1]                                                ; 5       ;
; uart:inst|uart_receiver:u2|bclkx8_rising                                         ; 5       ;
; uart:inst|br_gen:u1|reduce_nor~36                                                ; 4       ;
; uart:inst|uart_transmitter:u3|state.synch                                        ; 4       ;
; uart:inst|uart_receiver:u2|ct1[2]                                                ; 4       ;
; sel[1]                                                                           ; 3       ;
; sel[0]                                                                           ; 3       ;
; uart:inst|br_gen:u1|cnt1[1]                                                      ; 3       ;
; uart:inst|br_gen:u1|cnt1[3]                                                      ; 3       ;
; uart:inst|uart_receiver:u2|RDR[3]                                                ; 3       ;
; uart:inst|uart_receiver:u2|RDR[7]                                                ; 3       ;
; uart:inst|uart_receiver:u2|RDR[2]                                                ; 3       ;
; uart:inst|uart_receiver:u2|RDR[6]                                                ; 3       ;
; uart:inst|uart_receiver:u2|RDR[1]                                                ; 3       ;
; uart:inst|uart_receiver:u2|RDR[5]                                                ; 3       ;
; uart:inst|uart_receiver:u2|RDR[4]                                                ; 3       ;
; uart:inst|uart_receiver:u2|RDR[0]                                                ; 3       ;
; uart:inst|uart_receiver:u2|clr1~157                                              ; 3       ;
; uart:inst|uart_receiver:u2|inc1~96                                               ; 3       ;
; uart:inst|uart_receiver:u2|reduce_nor~0                                          ; 3       ;
; uart:inst|uart_transmitter:u3|bclk_dlayed                                        ; 3       ;
; uart:inst|uart_transmitter:u3|txd_startH_d0                                      ; 3       ;
+----------------------------------------------------------------------------------+---------+


+---------------------------------------------------+
; Interconnect Usage Summary                        ;
+----------------------------+----------------------+
; Interconnect Resource Type ; Usage                ;
+----------------------------+----------------------+
; C4s                        ; 110 / 2,870 ( 3 % )  ;
; Direct links               ; 31 / 3,938 ( < 1 % ) ;
; Global clocks              ; 4 / 4 ( 100 % )      ;
; LAB clocks                 ; 12 / 72 ( 16 % )     ;
; LUT chains                 ; 12 / 1,143 ( 1 % )   ;
; Local interconnects        ; 181 / 3,938 ( 4 % )  ;
; R4s                        ; 93 / 2,832 ( 3 % )   ;
+----------------------------+----------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 7.52) ; Number of LABs  (Total = 23) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 0                            ;
; 2                                          ; 2                            ;
; 3                                          ; 3                            ;
; 4                                          ; 0                            ;
; 5                                          ; 1                            ;
; 6                                          ; 1                            ;
; 7                                          ; 1                            ;
; 8                                          ; 3                            ;
; 9                                          ; 2                            ;
; 10                                         ; 10                           ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.04) ; Number of LABs  (Total = 23) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 13                           ;
; 1 Async. load                      ; 1                            ;
; 1 Clock                            ; 19                           ;
; 1 Clock enable                     ; 6                            ;
; 2 Clock enables                    ; 5                            ;
; 2 Clocks                           ; 3                            ;
+------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+---------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 7.83) ; Number of LABs  (Total = 23) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 0                            ;
; 2                                           ; 2                            ;
; 3                                           ; 2                            ;
; 4                                           ; 1                            ;
; 5                                           ; 1                            ;
; 6                                           ; 1                            ;
; 7                                           ; 1                            ;
; 8                                           ; 3                            ;
; 9                                           ; 2                            ;
; 10                                          ; 5                            ;
; 11                                          ; 4                            ;
; 12                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 4.52) ; Number of LABs  (Total = 23) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 5                            ;
; 2                                               ; 3                            ;
; 3                                               ; 2                            ;
; 4                                               ; 2                            ;
; 5                                               ; 3                            ;
; 6                                               ; 1                            ;
; 7                                               ; 2                            ;
; 8                                               ; 3                            ;
; 9                                               ; 0                            ;
; 10                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 7.26) ; Number of LABs  (Total = 23) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 3                            ;
; 2                                           ; 0                            ;
; 3                                           ; 2                            ;
; 4                                           ; 3                            ;
; 5                                           ; 2                            ;
; 6                                           ; 2                            ;
; 7                                           ; 0                            ;
; 8                                           ; 3                            ;
; 9                                           ; 1                            ;
; 10                                          ; 2                            ;
; 11                                          ; 1                            ;
; 12                                          ; 1                            ;
; 13                                          ; 0                            ;
; 14                                          ; 1                            ;
; 15                                          ; 1                            ;
; 16                                          ; 0                            ;
; 17                                          ; 0                            ;
; 18                                          ; 0                            ;
; 19                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 4.2 Build 157 12/07/2004 SJ Web Edition
    Info: Processing started: Tue May 17 07:58:20 2005
Info: Command: quartus_fit --import_settings_files=off --export_settings_files=off uart -c uart
Info: Selected device EPM1270T144C5ES for design "uart"
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices. 
    Info: Device EPM570T144C5 is compatible
    Info: Device EPM1270T144C5 is compatible
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1000 MHz
    Info: Assuming a global tsu requirement of 2.0 ns
    Info: Assuming a global tco requirement of 1.0 ns
    Info: Assuming a global tpd requirement of 1.0 ns
Info: Performing register packing on registers with non-logic cell location assignments
Info: Completed register packing on registers with non-logic cell location assignments
Info: Completed User Assigned Global Signals Promotion Operation
Info: Automatically promoted signal "clk" to use Global clock in PIN 18
Info: Automatically promoted some destinations of signal "clk_div:inst1|lpm_counter:cnt_rtl_1|cntr_b67:auto_generated|safe_q[13]" to use Global clock
    Info: Destination "clk_div:inst1|lpm_counter:cnt_rtl_1|cntr_b67:auto_generated|counter_cella13" may be non-global or may not use global clock
    Info: Destination "clk_div:inst1|reduce_nor~191" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "uart:inst|br_gen:u1|cnt2" to use Global clock
    Info: Destination "uart:inst|br_gen:u1|cnt2" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "uart:inst|br_gen:u1|bclkx8~29" to use Global clock
    Info: Destination "uart:inst|uart_receiver:u2|bclkx8_dlayed" may be non-global or may not use global clock
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info: Moving registers into LUTs to improve timing and density
Info: Started processing fast register assignments
Info: Finished processing fast register assignments
Info: Finished moving registers into LUTs
Info: Finished register packing
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time = 0 seconds
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Estimated most critical path is register to pin delay of 4.295 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X1_Y10; Fanout = 6; REG Node = 'uart:inst|br_gen:u1|ctr3[2]'
    Info: 2: + IC(0.458 ns) + CELL(0.932 ns) = 1.390 ns; Loc. = LAB_X1_Y10; Fanout = 2; COMB Node = 'uart:inst|uart_transmitter:u3|txd_doneH~1'
    Info: 3: + IC(0.583 ns) + CELL(2.322 ns) = 4.295 ns; Loc. = PIN_2; Fanout = 0; PIN Node = 'txd_doneH'
    Info: Total cell delay = 3.254 ns ( 75.76 % )
    Info: Total interconnect delay = 1.041 ns ( 24.24 % )
Info: Estimated interconnect usage is 3% of the available device resources
Info: Fitter placement operations ending: elapsed time = 1 seconds
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time = 0 seconds
Info: Fitter performed an Auto Fit compilation.  No optimizations were skipped because the design's timing and/or routability requirements required full optimization
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
    Info: Processing ended: Tue May 17 07:58:24 2005
    Info: Elapsed time: 00:00:05


