
proiectsincretic.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  000001f6  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000182  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000002  00800100  00800100  000001f6  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  000001f6  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000228  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000070  00000000  00000000  00000268  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000363  00000000  00000000  000002d8  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000202  00000000  00000000  0000063b  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   000002ca  00000000  00000000  0000083d  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000098  00000000  00000000  00000b08  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    000001e9  00000000  00000000  00000ba0  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    0000002f  00000000  00000000  00000d89  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000040  00000000  00000000  00000db8  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   8:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  10:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  14:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  18:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  1c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  20:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  24:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  28:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  2c:	0c 94 b0 00 	jmp	0x160	; 0x160 <__vector_11>
  30:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  34:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  38:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  3c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  40:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  44:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  48:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  4c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  50:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  54:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  58:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  5c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  60:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  64:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_clear_bss>:
  74:	21 e0       	ldi	r18, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	01 c0       	rjmp	.+2      	; 0x7e <.do_clear_bss_start>

0000007c <.do_clear_bss_loop>:
  7c:	1d 92       	st	X+, r1

0000007e <.do_clear_bss_start>:
  7e:	a2 30       	cpi	r26, 0x02	; 2
  80:	b2 07       	cpc	r27, r18
  82:	e1 f7       	brne	.-8      	; 0x7c <.do_clear_bss_loop>
  84:	0e 94 48 00 	call	0x90	; 0x90 <main>
  88:	0c 94 bf 00 	jmp	0x17e	; 0x17e <_exit>

0000008c <__bad_interrupt>:
  8c:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000090 <main>:


int main(void)
{	
	
	PWM_init();
  90:	0e 94 50 00 	call	0xa0	; 0xa0 <PWM_init>
	timer_init();
  94:	0e 94 9e 00 	call	0x13c	; 0x13c <timer_init>
	sei();
  98:	78 94       	sei
    /* Replace with your application code */
    while (1) 
    {
		PWM_fadein_fadeout();
  9a:	0e 94 58 00 	call	0xb0	; 0xb0 <PWM_fadein_fadeout>
		
    }
  9e:	fd cf       	rjmp	.-6      	; 0x9a <main+0xa>

000000a0 <PWM_init>:


void PWM_init()
{
	//Fast PWM mode, clear on compare match
	TCCR0A|=(1<<COM0A1)|(1<<WGM01)|(1<<WGM00);
  a0:	84 b5       	in	r24, 0x24	; 36
  a2:	83 68       	ori	r24, 0x83	; 131
  a4:	84 bd       	out	0x24, r24	; 36
	TCCR0B|=(1<<CS00);	//no prescaler
  a6:	85 b5       	in	r24, 0x25	; 37
  a8:	81 60       	ori	r24, 0x01	; 1
  aa:	85 bd       	out	0x25, r24	; 37
	//PWM pin
	DDRD|=(1<<PIND6);
  ac:	56 9a       	sbi	0x0a, 6	; 10
  ae:	08 95       	ret

000000b0 <PWM_fadein_fadeout>:
}

void PWM_fadein_fadeout()
{
	
	for(i=0;i<=255;i++)
  b0:	10 92 01 01 	sts	0x0101, r1
  b4:	10 92 00 01 	sts	0x0100, r1
  b8:	80 e0       	ldi	r24, 0x00	; 0
  ba:	90 e0       	ldi	r25, 0x00	; 0
	{
		OCR0A=i;
  bc:	87 bd       	out	0x27, r24	; 39
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
  be:	8f e7       	ldi	r24, 0x7F	; 127
  c0:	9e e3       	ldi	r25, 0x3E	; 62
  c2:	01 97       	sbiw	r24, 0x01	; 1
  c4:	f1 f7       	brne	.-4      	; 0xc2 <PWM_fadein_fadeout+0x12>
  c6:	00 c0       	rjmp	.+0      	; 0xc8 <PWM_fadein_fadeout+0x18>
  c8:	00 00       	nop
}

void PWM_fadein_fadeout()
{
	
	for(i=0;i<=255;i++)
  ca:	80 91 00 01 	lds	r24, 0x0100
  ce:	90 91 01 01 	lds	r25, 0x0101
  d2:	01 96       	adiw	r24, 0x01	; 1
  d4:	90 93 01 01 	sts	0x0101, r25
  d8:	80 93 00 01 	sts	0x0100, r24
  dc:	8f 3f       	cpi	r24, 0xFF	; 255
  de:	91 05       	cpc	r25, r1
  e0:	69 f3       	breq	.-38     	; 0xbc <PWM_fadein_fadeout+0xc>
  e2:	64 f3       	brlt	.-40     	; 0xbc <PWM_fadein_fadeout+0xc>
  e4:	9f ef       	ldi	r25, 0xFF	; 255
  e6:	23 ed       	ldi	r18, 0xD3	; 211
  e8:	80 e3       	ldi	r24, 0x30	; 48
  ea:	91 50       	subi	r25, 0x01	; 1
  ec:	20 40       	sbci	r18, 0x00	; 0
  ee:	80 40       	sbci	r24, 0x00	; 0
  f0:	e1 f7       	brne	.-8      	; 0xea <PWM_fadein_fadeout+0x3a>
  f2:	00 c0       	rjmp	.+0      	; 0xf4 <PWM_fadein_fadeout+0x44>
  f4:	00 00       	nop
	{
		OCR0A=i;
		_delay_ms(4);
	}
	_delay_ms(1000);
	for(i=255;i>=0;i--)
  f6:	8f ef       	ldi	r24, 0xFF	; 255
  f8:	90 e0       	ldi	r25, 0x00	; 0
  fa:	90 93 01 01 	sts	0x0101, r25
  fe:	80 93 00 01 	sts	0x0100, r24
	{
		OCR0A=i;
 102:	87 bd       	out	0x27, r24	; 39
 104:	8f e7       	ldi	r24, 0x7F	; 127
 106:	9e e3       	ldi	r25, 0x3E	; 62
 108:	01 97       	sbiw	r24, 0x01	; 1
 10a:	f1 f7       	brne	.-4      	; 0x108 <PWM_fadein_fadeout+0x58>
 10c:	00 c0       	rjmp	.+0      	; 0x10e <PWM_fadein_fadeout+0x5e>
 10e:	00 00       	nop
	{
		OCR0A=i;
		_delay_ms(4);
	}
	_delay_ms(1000);
	for(i=255;i>=0;i--)
 110:	80 91 00 01 	lds	r24, 0x0100
 114:	90 91 01 01 	lds	r25, 0x0101
 118:	01 97       	sbiw	r24, 0x01	; 1
 11a:	90 93 01 01 	sts	0x0101, r25
 11e:	80 93 00 01 	sts	0x0100, r24
 122:	99 23       	and	r25, r25
 124:	74 f7       	brge	.-36     	; 0x102 <PWM_fadein_fadeout+0x52>
	{
		OCR0A=i;
		_delay_ms(4);
	}
	OCR0A=0;
 126:	17 bc       	out	0x27, r1	; 39
 128:	9f ef       	ldi	r25, 0xFF	; 255
 12a:	23 ed       	ldi	r18, 0xD3	; 211
 12c:	80 e3       	ldi	r24, 0x30	; 48
 12e:	91 50       	subi	r25, 0x01	; 1
 130:	20 40       	sbci	r18, 0x00	; 0
 132:	80 40       	sbci	r24, 0x00	; 0
 134:	e1 f7       	brne	.-8      	; 0x12e <PWM_fadein_fadeout+0x7e>
 136:	00 c0       	rjmp	.+0      	; 0x138 <PWM_fadein_fadeout+0x88>
 138:	00 00       	nop
 13a:	08 95       	ret

0000013c <timer_init>:

void timer_init()
{
	//TIMER 1 (16 bit)    -    normal mode
	//prescaler 1024
	TCCR1B |=(1<<CS12)|(1<<CS10)|(1<<WGM12);
 13c:	e1 e8       	ldi	r30, 0x81	; 129
 13e:	f0 e0       	ldi	r31, 0x00	; 0
 140:	80 81       	ld	r24, Z
 142:	8d 60       	ori	r24, 0x0D	; 13
 144:	80 83       	st	Z, r24
	//enabling output compare match A
	TIMSK1 |= (1<<OCIE1A);
 146:	ef e6       	ldi	r30, 0x6F	; 111
 148:	f0 e0       	ldi	r31, 0x00	; 0
 14a:	80 81       	ld	r24, Z
 14c:	82 60       	ori	r24, 0x02	; 2
 14e:	80 83       	st	Z, r24
	//setting the output compare register A
	OCR1A = 15625;
 150:	89 e0       	ldi	r24, 0x09	; 9
 152:	9d e3       	ldi	r25, 0x3D	; 61
 154:	90 93 89 00 	sts	0x0089, r25
 158:	80 93 88 00 	sts	0x0088, r24
	
	//setting PIND7 as output - LED
	DDRD|=(1<<PIND7);
 15c:	57 9a       	sbi	0x0a, 7	; 10
 15e:	08 95       	ret

00000160 <__vector_11>:
}


ISR	(TIMER1_COMPA_vect)
{
 160:	1f 92       	push	r1
 162:	0f 92       	push	r0
 164:	0f b6       	in	r0, 0x3f	; 63
 166:	0f 92       	push	r0
 168:	11 24       	eor	r1, r1
	if((PORTD&0b10000000) != 0b10000000)
 16a:	5f 99       	sbic	0x0b, 7	; 11
 16c:	02 c0       	rjmp	.+4      	; 0x172 <__vector_11+0x12>
		PORTD|=(1<<PIND7);
 16e:	5f 9a       	sbi	0x0b, 7	; 11
 170:	01 c0       	rjmp	.+2      	; 0x174 <__vector_11+0x14>
		
	else
		PORTD&=~(1<<PIND7);
 172:	5f 98       	cbi	0x0b, 7	; 11
}
 174:	0f 90       	pop	r0
 176:	0f be       	out	0x3f, r0	; 63
 178:	0f 90       	pop	r0
 17a:	1f 90       	pop	r1
 17c:	18 95       	reti

0000017e <_exit>:
 17e:	f8 94       	cli

00000180 <__stop_program>:
 180:	ff cf       	rjmp	.-2      	; 0x180 <__stop_program>
