version_1 -- primer  --dise√±o con muchas oartes sin optimizaar
Version_1_enable_sinc -- version_1 con ahorro de un par de ciclos de clock sincronizando los pulsos de control entre etapas.
Version_2 - optimizacion de memorias de coeficeints
Version 3 --Salida de cuantizadores optimizadas 
Version 4 --- Tdw optimizados 
Version 5 Salida de BF registrados


Faltaria vesion con CSD