<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:18:14.1814</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.09.27</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0130962</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>표시 장치</inventionTitle><inventionTitleEng>DISPLAY DEVICE</inventionTitleEng><openDate>2025.04.04</openDate><openNumber>10-2025-0047500</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/121</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3233</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/131</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 표시 장치가 제공된다. 표시 장치는 기판 상에 배치된 발광 소자, 상기 발광 소자에 흐르는 구동 전류를 제어하는 제1 트랜지스터, 상기 제1 트랜지스터의 소스 전극에 데이터 전압을 공급하는 제2 트랜지스터, 상기 제1 트랜지스터의 게이트 전극에 접속된 제3-1 트랜지스터, 및 상기 제3-1 트랜지스터의 소스 전극 및 상기 제1 트랜지스터의 드레인 전극 사이에 접속된 제3-2 트랜지스터를 포함하고, 상기 제3-2 트랜지스터의 소스 전극과 인접한 상기 제3-2 트랜지스터의 반도체 영역의 일측은 제1 폭을 가지고, 상기 제3-2 트랜지스터의 드레인 전극과 인접한 상기 제3-2 트랜지스터의 반도체 영역의 타측은 상기 제1 폭보다 작은 제2 폭을 가진다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 기판 상에 배치된 발광 소자;상기 발광 소자에 흐르는 구동 전류를 제어하는 제1 트랜지스터;상기 제1 트랜지스터의 소스 전극에 데이터 전압을 공급하는 제2 트랜지스터;상기 제1 트랜지스터의 게이트 전극에 접속된 제3-1 트랜지스터; 및상기 제3-1 트랜지스터의 소스 전극 및 상기 제1 트랜지스터의 드레인 전극 사이에 접속된 제3-2 트랜지스터를 포함하고,상기 제3-2 트랜지스터의 소스 전극과 인접한 상기 제3-2 트랜지스터의 반도체 영역의 일측은 제1 폭을 가지고, 상기 제3-2 트랜지스터의 드레인 전극과 인접한 상기 제3-2 트랜지스터의 반도체 영역의 타측은 상기 제1 폭보다 작은 제2 폭을 갖는 표시 장치.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 제3-2 트랜지스터의 소스 전극과 인접한 상기 제3-2 트랜지스터의 게이트 전극의 일측은 상기 제1 폭을 가지고, 상기 제3-2 트랜지스터의 드레인 전극과 인접한 상기 제3-2 트랜지스터의 게이트 전극의 타측은 상기 제2 폭을 갖는 표시 장치.</claim></claimInfo><claimInfo><claim>3. 제1 항에 있어서,상기 제3-1 트랜지스터의 소스 전극과 인접한 상기 제3-1 트랜지스터의 반도체 영역의 일측은 제3 폭을 가지고, 상기 제3-1 트랜지스터의 드레인 전극과 인접한 상기 제3-1 트랜지스터의 반도체 영역의 타측은 상기 제3 폭보다 큰 제4 폭을 갖는 표시 장치.</claim></claimInfo><claimInfo><claim>4. 제3 항에 있어서,상기 제3-1 트랜지스터의 소스 전극과 인접한 상기 제3-1 트랜지스터의 게이트 전극의 일측은 상기 제3 폭을 가지고, 상기 제3-1 트랜지스터의 드레인 전극과 인접한 상기 제3-1 트랜지스터의 게이트 전극의 타측은 상기 제4 폭을 갖는 표시 장치.</claim></claimInfo><claimInfo><claim>5. 제1 항에 있어서,구동 전압을 공급하는 구동 전압 라인;상기 제1 트랜지스터의 게이트 전극 및 상기 구동 전압 라인 사이에 접속된 제1 커패시터; 및상기 제3-1 트랜지스터의 소스 전극 및 상기 구동 전압 라인 사이에 접속된 제2 커패시터를 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>6. 제5 항에 있어서,상기 제2 커패시터의 제1 커패시터 전극은 상기 제3-1 트랜지스터의 소스 전극 및 상기 제3-2 트랜지스터의 드레인 전극과 일체로 형성되고, 상기 제2 커패시터의 제2 커패시터 전극은 상기 제1 커패시터 전극 상에 배치되어 상기 구동 전압 라인과 전기적으로 연결되는 표시 장치.</claim></claimInfo><claimInfo><claim>7. 제5 항에 있어서,제1 초기화 전압을 공급하는 제1 초기화 전압 라인;제2 초기화 전압을 공급하는 제2 초기화 전압 라인;상기 제1 트랜지스터의 게이트 전극에 접속된 제4-1 트랜지스터;상기 제4-1 트랜지스터의 드레인 전극 및 상기 제1 초기화 전압 라인 사이에 접속된 제4-2 트랜지스터;상기 구동 전압 라인 및 상기 제1 트랜지스터의 소스 전극 사이에 접속된 제5 트랜지스터;상기 제1 트랜지스터의 드레인 전극 및 상기 발광 소자의 제1 전극 사이에 접속된 제6 트랜지스터; 및상기 발광 소자의 제1 전극 및 상기 제2 초기화 전압 라인 사이에 접속된 제7 트랜지스터를 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>8. 제7 항에 있어서,바이어스 전압을 공급하는 바이어스 전압 라인; 및상기 바이어스 전압 라인 및 상기 제1 트랜지스터의 소스 전극 사이에 접속된 제8 트랜지스터를 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>9. 제7 항에 있어서,상기 제2 트랜지스터의 게이트 전극에 제1 게이트 신호를 공급하는 제1 게이트 라인;일체로 형성된 상기 제3-1 트랜지스터의 게이트 전극 및 상기 제3-2 트랜지스터의 게이트 전극에 제2 게이트 신호를 공급하는 제2 게이트 라인;일체로 형성된 상기 제4-1 트랜지스터의 게이트 전극 및 상기 제4-2 트랜지스터의 게이트 전극에 제3 게이트 신호를 공급하는 제3 게이트 라인;상기 제5 트랜지스터 및 상기 제6 트랜지스터 각각의 게이트 전극에 발광 신호를 공급하는 발광 제어 라인; 및상기 제7 트랜지스터의 게이트 전극에 제4 게이트 신호를 공급하는 제4 게이트 라인을 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>10. 기판 상에 배치된 발광 소자;상기 발광 소자에 흐르는 구동 전류를 제어하는 제1 트랜지스터;상기 제1 트랜지스터의 소스 전극에 데이터 전압을 공급하는 제2 트랜지스터;상기 제1 트랜지스터의 게이트 전극에 접속된 제3-1 트랜지스터; 및상기 제3-1 트랜지스터의 소스 전극 및 상기 제1 트랜지스터의 드레인 전극 사이에 접속된 제3-2 트랜지스터를 포함하고,상기 제3-2 트랜지스터의 소스 전극과 인접한 상기 제3-2 트랜지스터의 반도체 영역의 일측은 제1 폭을 가지고, 상기 제3-2 트랜지스터의 드레인 전극과 인접한 상기 제3-2 트랜지스터의 반도체 영역의 타측은 상기 제1 폭보다 작은 제2 폭을 가지며,상기 제3-1 트랜지스터의 소스 전극과 인접한 상기 제3-1 트랜지스터의 반도체 영역의 일측은 제3 폭을 가지고, 상기 제3-1 트랜지스터의 드레인 전극과 인접한 상기 제3-1 트랜지스터의 반도체 영역의 타측은 상기 제3 폭과 동일한 제4 폭을 갖는 표시 장치.</claim></claimInfo><claimInfo><claim>11. 제10 항에 있어서,상기 제3-2 트랜지스터의 소스 전극과 인접한 상기 제3-2 트랜지스터의 게이트 전극의 일측은 상기 제1 폭을 가지고, 상기 제3-2 트랜지스터의 드레인 전극과 인접한 상기 제3-2 트랜지스터의 게이트 전극의 타측은 상기 제2 폭을 갖는 표시 장치.</claim></claimInfo><claimInfo><claim>12. 제10 항에 있어서,상기 제3-1 트랜지스터의 소스 전극과 인접한 상기 제3-1 트랜지스터의 게이트 전극의 일측은 상기 제3 폭을 가지고, 상기 제3-1 트랜지스터의 드레인 전극과 인접한 상기 제3-1 트랜지스터의 게이트 전극의 타측은 상기 제4 폭을 갖는 표시 장치.</claim></claimInfo><claimInfo><claim>13. 제10 항에 있어서,구동 전압을 공급하는 구동 전압 라인;상기 제1 트랜지스터의 게이트 전극 및 상기 구동 전압 라인 사이에 접속된 제1 커패시터; 및상기 제3-1 트랜지스터의 소스 전극 및 상기 구동 전압 라인 사이에 접속된 제2 커패시터를 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>14. 제13 항에 있어서,상기 제2 커패시터의 제1 커패시터 전극은 상기 제3-1 트랜지스터의 소스 전극 및 상기 제3-2 트랜지스터의 드레인 전극과 일체로 형성되고, 상기 제2 커패시터의 제2 커패시터 전극은 상기 제1 커패시터 전극 상에 배치되어 상기 구동 전압 라인과 전기적으로 연결되는 표시 장치.</claim></claimInfo><claimInfo><claim>15. 제13 항에 있어서,제1 초기화 전압을 공급하는 제1 초기화 전압 라인;제2 초기화 전압을 공급하는 제2 초기화 전압 라인;상기 제1 트랜지스터의 게이트 전극에 접속된 제4-1 트랜지스터;상기 제4-1 트랜지스터의 드레인 전극 및 상기 제1 초기화 전압 라인 사이에 접속된 제4-2 트랜지스터;상기 구동 전압 라인 및 상기 제1 트랜지스터의 소스 전극 사이에 접속된 제5 트랜지스터;상기 제1 트랜지스터의 드레인 전극 및 상기 발광 소자의 제1 전극 사이에 접속된 제6 트랜지스터; 및상기 발광 소자의 제1 전극 및 상기 제2 초기화 전압 라인 사이에 접속된 제7 트랜지스터를 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>16. 제15 항에 있어서,바이어스 전압을 공급하는 바이어스 전압 라인; 및상기 바이어스 전압 라인 및 상기 제1 트랜지스터의 소스 전극 사이에 접속된 제8 트랜지스터를 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>17. 제10 항에 있어서,상기 제3-2 트랜지스터의 반도체 영역은 사다리꼴 형상을 갖는 표시 장치.</claim></claimInfo><claimInfo><claim>18. 제17 항에 있어서,상기 제3-2 트랜지스터의 반도체 영역은,제1 방향으로 연장되고 제1 길이를 갖는 제1 변;상기 제1 변과 나란하게 연장되고 상기 제1 길이보다 작은 제2 길이를 갖는 제2 변;상기 제1 변의 일측 및 상기 제2 변의 일측 사이에서 상기 제1 방향과 수직한 제2 방향으로 연장되는 제3 변; 및상기 제1 변의 타측으로부터 상기 제2 변의 타측까지 상기 제1 방향 및 상기 제2 방향 사이의 대각선 방향으로 연장되는 제4 변을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>19. 제10 항에 있어서,상기 제3-2 트랜지스터의 게이트 전극은 사다리꼴 형상을 갖는 표시 장치.</claim></claimInfo><claimInfo><claim>20. 제19 항에 있어서,상기 제3-2 트랜지스터의 게이트 전극은,제1 방향으로 연장되고 제1 길이를 갖는 제1 변;상기 제1 변과 나란하게 연장되고 상기 제1 길이보다 작은 제2 길이를 갖는 제2 변;상기 제1 변의 일측 및 상기 제2 변의 일측 사이에서 상기 제1 방향과 수직한 제2 방향으로 연장되는 제3 변; 및상기 제1 변의 타측으로부터 상기 제2 변의 타측까지 상기 제1 방향 및 상기 제2 방향 사이의 대각선 방향으로 연장되는 제4 변을 포함하는 표시 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM, Keun Woo</engName><name>김근우</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서초구 남부순환로 ****, *층(서초동, 한원빌딩)</address><code>920071001019</code><country>대한민국</country><engName>KASAN IP &amp; LAW FIRM</engName><name>특허법인가산</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.09.27</receiptDate><receiptNumber>1-1-2023-1079931-21</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Amendment to Patent Application, etc.] Amendment</documentEngName><documentName>[출원서 등 보정]보정서</documentName><receiptDate>2025.07.23</receiptDate><receiptNumber>1-1-2025-0835557-26</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230130962.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9317d341e8aaf4f7705b10d12ba36e99d07130db37dac073d0d727b6aadfd19ab72943bc6bbf78ac84354e554c672e71cb6ef4248e28617b65</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf1a91218f53c20b43f3c67d3f9afbb7f260e126c431e4dcbc5a59a8bff6ee883acda39e56b9ed28faacc1e0a8ee52228ecb0fd36c28d08d10</path></imagePathInfo><rndInfoArray><rndInfo><rndDepartmentName>산업통상자원부</rndDepartmentName><rndDuration>2023.01.01 ~ 2023.12.31</rndDuration><rndManagingInstituteName>삼성디스플레이(주)</rndManagingInstituteName><rndProjectName>전자부품산업기술개발(R＆D)</rndProjectName><rndSpecialInstituteName>한국산업기술기획평가원</rndSpecialInstituteName><rndTaskContribution>1/1</rndTaskContribution><rndTaskName>모바일 AMOLED용 저저항배선기반 단채널 산화물 TFT 어레이 기술개발</rndTaskName><rndTaskNumber>1415185391</rndTaskNumber></rndInfo></rndInfoArray></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>