Fitter report for ALU
Sun Dec 10 21:10:45 2023
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Routing Usage Summary
 23. I/O Rules Summary
 24. I/O Rules Details
 25. I/O Rules Matrix
 26. Fitter Device Options
 27. Operating Settings and Conditions
 28. Estimated Delay Added for Hold Timing Summary
 29. Estimated Delay Added for Hold Timing Details
 30. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Sun Dec 10 21:10:45 2023       ;
; Quartus Prime Version           ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                   ; ALU                                         ;
; Top-level Entity Name           ; ALU                                         ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CGXFC7C7F23C8                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 256 / 56,480 ( < 1 % )                      ;
; Total registers                 ; 65                                          ;
; Total pins                      ; 101 / 268 ( 38 % )                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 0 / 7,024,640 ( 0 % )                       ;
; Total RAM Blocks                ; 0 / 686 ( 0 % )                             ;
; Total DSP Blocks                ; 0 / 156 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA TX Serializers   ; 0 / 6 ( 0 % )                               ;
; Total PLLs                      ; 0 / 13 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CGXFC7C7F23C8                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.05        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.0%      ;
;     Processor 3            ;   1.0%      ;
;     Processor 4            ;   1.0%      ;
;     Processor 5            ;   1.0%      ;
;     Processor 6            ;   1.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                   ;
+------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node             ; Action  ; Operation ; Reason                     ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+
; clk~inputCLKENA0 ; Created ; Placement ; Fitter Periphery Placement ;           ;                ;                  ;                  ;                       ;
+------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 645 ) ; 0.00 % ( 0 / 645 )         ; 0.00 % ( 0 / 645 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 645 ) ; 0.00 % ( 0 / 645 )         ; 0.00 % ( 0 / 645 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 645 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/aksoy/Desktop/BedirhanOmerAksoy_HW2/output_files/ALU.pin.


+------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                            ;
+-------------------------------------------------------------+--------------------+-------+
; Resource                                                    ; Usage              ; %     ;
+-------------------------------------------------------------+--------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 256 / 56,480       ; < 1 % ;
; ALMs needed [=A-B+C]                                        ; 256                ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 261 / 56,480       ; < 1 % ;
;         [a] ALMs used for LUT logic and registers           ; 26                 ;       ;
;         [b] ALMs used for LUT logic                         ; 228                ;       ;
;         [c] ALMs used for registers                         ; 7                  ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                  ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 5 / 56,480         ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 0 / 56,480         ; 0 %   ;
;         [a] Due to location constrained logic               ; 0                  ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                  ;       ;
;         [c] Due to LAB input limits                         ; 0                  ;       ;
;         [d] Due to virtual I/Os                             ; 0                  ;       ;
;                                                             ;                    ;       ;
; Difficulty packing design                                   ; Low                ;       ;
;                                                             ;                    ;       ;
; Total LABs:  partially or completely used                   ; 31 / 5,648         ; < 1 % ;
;     -- Logic LABs                                           ; 31                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                  ;       ;
;                                                             ;                    ;       ;
; Combinational ALUT usage for logic                          ; 377                ;       ;
;     -- 7 input functions                                    ; 21                 ;       ;
;     -- 6 input functions                                    ; 114                ;       ;
;     -- 5 input functions                                    ; 94                 ;       ;
;     -- 4 input functions                                    ; 65                 ;       ;
;     -- <=3 input functions                                  ; 83                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 0                  ;       ;
;                                                             ;                    ;       ;
; Dedicated logic registers                                   ; 65                 ;       ;
;     -- By type:                                             ;                    ;       ;
;         -- Primary logic registers                          ; 65 / 112,960       ; < 1 % ;
;         -- Secondary logic registers                        ; 0 / 112,960        ; 0 %   ;
;     -- By function:                                         ;                    ;       ;
;         -- Design implementation registers                  ; 65                 ;       ;
;         -- Routing optimization registers                   ; 0                  ;       ;
;                                                             ;                    ;       ;
; Virtual pins                                                ; 0                  ;       ;
; I/O pins                                                    ; 101 / 268          ; 38 %  ;
;     -- Clock pins                                           ; 5 / 11             ; 45 %  ;
;     -- Dedicated input pins                                 ; 0 / 23             ; 0 %   ;
;                                                             ;                    ;       ;
; M10K blocks                                                 ; 0 / 686            ; 0 %   ;
; Total MLAB memory bits                                      ; 0                  ;       ;
; Total block memory bits                                     ; 0 / 7,024,640      ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 7,024,640      ; 0 %   ;
;                                                             ;                    ;       ;
; Total DSP Blocks                                            ; 0 / 156            ; 0 %   ;
;                                                             ;                    ;       ;
; Fractional PLLs                                             ; 0 / 7              ; 0 %   ;
; Global signals                                              ; 1                  ;       ;
;     -- Global clocks                                        ; 1 / 16             ; 6 %   ;
;     -- Quadrant clocks                                      ; 0 / 88             ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18             ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 120            ; 0 %   ;
; SERDES Receivers                                            ; 0 / 120            ; 0 %   ;
; JTAGs                                                       ; 0 / 1              ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1              ; 0 %   ;
; CRC blocks                                                  ; 0 / 1              ; 0 %   ;
; Remote update blocks                                        ; 0 / 1              ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1              ; 0 %   ;
; Hard IPs                                                    ; 0 / 1              ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6              ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6              ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6              ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6              ; 0 %   ;
; Channel PLLs                                                ; 0 / 6              ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3              ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2              ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 0.3% / 0.3% / 0.2% ;       ;
; Peak interconnect usage (total/H/V)                         ; 9.1% / 9.3% / 8.2% ;       ;
; Maximum fan-out                                             ; 65                 ;       ;
; Highest non-global fan-out                                  ; 65                 ;       ;
; Total fan-out                                               ; 2163               ;       ;
; Average fan-out                                             ; 3.35               ;       ;
+-------------------------------------------------------------+--------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 256 / 56480 ( < 1 % ) ; 0 / 56480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 256                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 261 / 56480 ( < 1 % ) ; 0 / 56480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 26                    ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 228                   ; 0                              ;
;         [c] ALMs used for registers                         ; 7                     ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 5 / 56480 ( < 1 % )   ; 0 / 56480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 0 / 56480 ( 0 % )     ; 0 / 56480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 0                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 31 / 5648 ( < 1 % )   ; 0 / 5648 ( 0 % )               ;
;     -- Logic LABs                                           ; 31                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 377                   ; 0                              ;
;     -- 7 input functions                                    ; 21                    ; 0                              ;
;     -- 6 input functions                                    ; 114                   ; 0                              ;
;     -- 5 input functions                                    ; 94                    ; 0                              ;
;     -- 4 input functions                                    ; 65                    ; 0                              ;
;     -- <=3 input functions                                  ; 83                    ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 0                     ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 65 / 112960 ( < 1 % ) ; 0 / 112960 ( 0 % )             ;
;         -- Secondary logic registers                        ; 0 / 112960 ( 0 % )    ; 0 / 112960 ( 0 % )             ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 65                    ; 0                              ;
;         -- Routing optimization registers                   ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 101                   ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 0                     ; 0                              ;
; Total block memory implementation bits                      ; 0                     ; 0                              ;
; Clock enable block                                          ; 1 / 122 ( < 1 % )     ; 0 / 122 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 2163                  ; 0                              ;
;     -- Registered Connections                               ; 258                   ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 69                    ; 0                              ;
;     -- Output Ports                                         ; 32                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                               ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; A[0]      ; W19   ; 4A       ; 62           ; 0            ; 0            ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[10]     ; U20   ; 4A       ; 72           ; 0            ; 34           ; 11                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[11]     ; R12   ; 3B       ; 36           ; 0            ; 51           ; 9                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[12]     ; U13   ; 4A       ; 50           ; 0            ; 40           ; 10                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[13]     ; V13   ; 4A       ; 50           ; 0            ; 57           ; 12                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[14]     ; P22   ; 5A       ; 89           ; 8            ; 54           ; 11                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[15]     ; W9    ; 3A       ; 4            ; 0            ; 34           ; 9                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[16]     ; AA19  ; 4A       ; 62           ; 0            ; 51           ; 12                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[17]     ; AA10  ; 3B       ; 32           ; 0            ; 51           ; 11                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[18]     ; M7    ; 3A       ; 8            ; 0            ; 0            ; 10                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[19]     ; M6    ; 3A       ; 8            ; 0            ; 17           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[1]      ; Y16   ; 4A       ; 58           ; 0            ; 57           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[20]     ; V16   ; 4A       ; 64           ; 0            ; 17           ; 12                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[21]     ; V10   ; 3B       ; 26           ; 0            ; 40           ; 10                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[22]     ; AB22  ; 4A       ; 64           ; 0            ; 51           ; 10                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[23]     ; V14   ; 4A       ; 56           ; 0            ; 17           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[24]     ; W16   ; 4A       ; 64           ; 0            ; 0            ; 10                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[25]     ; U17   ; 4A       ; 72           ; 0            ; 0            ; 11                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[26]     ; AA13  ; 4A       ; 52           ; 0            ; 34           ; 10                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[27]     ; AB17  ; 4A       ; 56           ; 0            ; 51           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[28]     ; V20   ; 4A       ; 62           ; 0            ; 17           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[29]     ; U8    ; 3A       ; 2            ; 0            ; 74           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[2]      ; Y15   ; 4A       ; 54           ; 0            ; 0            ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[30]     ; AA12  ; 3B       ; 40           ; 0            ; 34           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[31]     ; U22   ; 4A       ; 70           ; 0            ; 51           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[3]      ; R21   ; 5A       ; 89           ; 8            ; 37           ; 7                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[4]      ; V9    ; 3B       ; 26           ; 0            ; 57           ; 10                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[5]      ; R5    ; 3A       ; 2            ; 0            ; 40           ; 10                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[6]      ; U6    ; 3A       ; 6            ; 0            ; 51           ; 10                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[7]      ; U12   ; 3B       ; 36           ; 0            ; 0            ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[8]      ; P12   ; 3B       ; 36           ; 0            ; 34           ; 10                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[9]      ; U10   ; 3B       ; 30           ; 0            ; 0            ; 12                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[0]      ; P8    ; 3B       ; 28           ; 0            ; 17           ; 18                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[10]     ; P6    ; 3A       ; 4            ; 0            ; 17           ; 7                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[11]     ; M9    ; 3B       ; 32           ; 0            ; 0            ; 18                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[12]     ; AB13  ; 4A       ; 50           ; 0            ; 91           ; 13                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[13]     ; Y9    ; 3B       ; 34           ; 0            ; 74           ; 12                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[14]     ; Y19   ; 4A       ; 66           ; 0            ; 40           ; 9                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[15]     ; T13   ; 4A       ; 52           ; 0            ; 0            ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[16]     ; V15   ; 4A       ; 56           ; 0            ; 0            ; 15                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[17]     ; M8    ; 3B       ; 32           ; 0            ; 17           ; 13                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[18]     ; U16   ; 4A       ; 72           ; 0            ; 17           ; 9                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[19]     ; AA14  ; 4A       ; 52           ; 0            ; 51           ; 7                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[1]      ; N8    ; 3B       ; 28           ; 0            ; 0            ; 17                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[20]     ; AB11  ; 3B       ; 38           ; 0            ; 34           ; 9                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[21]     ; AB6   ; 3B       ; 26           ; 0            ; 91           ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[22]     ; R14   ; 4A       ; 68           ; 0            ; 0            ; 15                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[23]     ; AB18  ; 4A       ; 56           ; 0            ; 34           ; 13                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[24]     ; Y10   ; 3B       ; 34           ; 0            ; 91           ; 7                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[25]     ; AA18  ; 4A       ; 60           ; 0            ; 34           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[26]     ; R7    ; 3A       ; 8            ; 0            ; 51           ; 19                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[27]     ; P7    ; 3A       ; 8            ; 0            ; 34           ; 17                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[28]     ; AB5   ; 3B       ; 26           ; 0            ; 74           ; 10                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[29]     ; R6    ; 3A       ; 2            ; 0            ; 57           ; 9                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[2]      ; R9    ; 3B       ; 34           ; 0            ; 40           ; 15                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[30]     ; T14   ; 4A       ; 60           ; 0            ; 17           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[31]     ; U7    ; 3A       ; 2            ; 0            ; 91           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[3]      ; AA9   ; 3B       ; 32           ; 0            ; 34           ; 10                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[4]      ; N9    ; 3B       ; 40           ; 0            ; 0            ; 9                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[5]      ; T10   ; 3B       ; 34           ; 0            ; 57           ; 14                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[6]      ; AA8   ; 3B       ; 30           ; 0            ; 51           ; 17                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[7]      ; T9    ; 3B       ; 30           ; 0            ; 17           ; 14                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[8]      ; R16   ; 5A       ; 89           ; 8            ; 3            ; 9                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[9]      ; R22   ; 5A       ; 89           ; 6            ; 54           ; 10                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; clk       ; M16   ; 5B       ; 89           ; 35           ; 60           ; 65                    ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; rst       ; W8    ; 3A       ; 4            ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; select[0] ; AB8   ; 3B       ; 30           ; 0            ; 34           ; 41                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; select[1] ; AB7   ; 3B       ; 28           ; 0            ; 34           ; 65                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; select[2] ; AA7   ; 3B       ; 28           ; 0            ; 51           ; 35                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; R[0]  ; Y11   ; 3B       ; 40           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; R[10] ; U15   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; R[11] ; R10   ; 3B       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; R[12] ; W22   ; 4A       ; 66           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; R[13] ; AA17  ; 4A       ; 60           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; R[14] ; V18   ; 4A       ; 70           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; R[15] ; AB15  ; 4A       ; 54           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; R[16] ; P9    ; 3B       ; 40           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; R[17] ; AB21  ; 4A       ; 58           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; R[18] ; V21   ; 4A       ; 70           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; R[19] ; AB10  ; 3B       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; R[1]  ; Y22   ; 4A       ; 66           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; R[20] ; U11   ; 3B       ; 36           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; R[21] ; Y17   ; 4A       ; 58           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; R[22] ; V6    ; 3A       ; 6            ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; R[23] ; P14   ; 4A       ; 68           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; R[24] ; AA15  ; 4A       ; 54           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; R[25] ; N6    ; 3A       ; 4            ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; R[26] ; Y14   ; 4A       ; 54           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; R[27] ; AA22  ; 4A       ; 64           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; R[28] ; T8    ; 3A       ; 6            ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; R[29] ; AB20  ; 4A       ; 58           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; R[2]  ; AB12  ; 4A       ; 50           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; R[30] ; T7    ; 3A       ; 6            ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; R[31] ; R11   ; 3B       ; 38           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; R[3]  ; W21   ; 4A       ; 68           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; R[4]  ; P17   ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; R[5]  ; Y21   ; 4A       ; 68           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; R[6]  ; P19   ; 5A       ; 89           ; 9            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; R[7]  ; AA20  ; 4A       ; 62           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; R[8]  ; Y20   ; 4A       ; 66           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; R[9]  ; T12   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+-------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; 3A       ; 16 / 16 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 32 / 32 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 46 / 48 ( 96 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 6 / 16 ( 38 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 1 / 16 ( 6 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 80 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 32 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 538        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 540        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 466        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 475        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 473        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 464        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 462        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 444        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 432        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 420        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 418        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 402        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ; 396        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA1      ; 39         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 38         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 105        ; 3B       ; select[2]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA8      ; 108        ; 3B       ; B[6]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA9      ; 115        ; 3B       ; B[3]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA10     ; 113        ; 3B       ; A[17]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 131        ; 3B       ; A[30]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA13     ; 139        ; 4A       ; A[26]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA14     ; 137        ; 4A       ; B[19]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA15     ; 142        ; 4A       ; R[24]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 153        ; 4A       ; R[13]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA18     ; 155        ; 4A       ; B[25]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA19     ; 156        ; 4A       ; A[16]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA20     ; 158        ; 4A       ; R[7]                            ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 163        ; 4A       ; R[27]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 102        ; 3B       ; B[28]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB6      ; 100        ; 3B       ; B[21]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB7      ; 107        ; 3B       ; select[1]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB8      ; 110        ; 3B       ; select[0]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 124        ; 3B       ; R[19]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB11     ; 126        ; 3B       ; B[20]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB12     ; 134        ; 4A       ; R[2]                            ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB13     ; 132        ; 4A       ; B[12]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 140        ; 4A       ; R[15]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 145        ; 4A       ; A[27]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB18     ; 147        ; 4A       ; B[23]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 148        ; 4A       ; R[29]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB21     ; 150        ; 4A       ; R[17]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB22     ; 161        ; 4A       ; A[22]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 468        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 470        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 472        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 465        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 452        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 442        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 430        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 427        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 406        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 384        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 382        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ; 380        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C1       ; 19         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 18         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 542        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 474        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 480        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 467        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 450        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 443        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 425        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 408        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 393        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 378        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ; 385        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 16         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 17         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 476        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 478        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 479        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 449        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 441        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 409        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 379        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 376        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E1       ; 20         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ; 21         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 539        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 484        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 477        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 469        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 451        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 433        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 417        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 411        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ; 377        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ; 398        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 374        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ; 390        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 541        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ; 14         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 482        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 471        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 455        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 440        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 435        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 428        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 419        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 372        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 399        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 397        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G1       ; 23         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ; 22         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 15         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G5       ; 537        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 481        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 460        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 453        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 438        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 447        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 439        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 426        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 412        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 410        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 413        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 375        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 536        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 483        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 458        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 463        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 436        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 445        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 437        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 429        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 423        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 421        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 415        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ; 373        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ; 24         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 25         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 535        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 457        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 459        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 461        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 434        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 431        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 422        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 416        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 414        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ; 381        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J22      ; 383        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 534        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 456        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 448        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 424        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 284        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 407        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 405        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 289        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 291        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 27         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 26         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 533        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 454        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 446        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 286        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 290        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 288        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 283        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 42         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 64         ; 3A       ; A[19]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M7       ; 66         ; 3A       ; A[18]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M8       ; 112        ; 3B       ; B[17]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M9       ; 114        ; 3B       ; B[11]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 278        ; 5B       ; clk                             ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 282        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 285        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 287        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 281        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 28         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 29         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 58         ; 3A       ; R[25]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 106        ; 3B       ; B[1]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N9       ; 130        ; 3B       ; B[4]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 276        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 280        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 277        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 279        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 44         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 56         ; 3A       ; B[10]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P7       ; 67         ; 3A       ; B[27]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P8       ; 104        ; 3B       ; B[0]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P9       ; 128        ; 3B       ; R[16]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 123        ; 3B       ; A[8]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 168        ; 4A       ; R[23]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 225        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 227        ; 5A       ; R[4]                            ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P18      ; 226        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 224        ; 5A       ; R[6]                            ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 222        ; 5A       ; A[14]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R1       ; 31         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 30         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 43         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 54         ; 3A       ; A[5]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R6       ; 52         ; 3A       ; B[29]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R7       ; 65         ; 3A       ; B[26]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 119        ; 3B       ; B[2]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R10      ; 125        ; 3B       ; R[11]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R11      ; 127        ; 3B       ; R[31]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R12      ; 121        ; 3B       ; A[11]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 170        ; 4A       ; B[22]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R15      ; 219        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 221        ; 5A       ; B[8]                            ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R17      ; 223        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 220        ; 5A       ; A[3]                            ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R22      ; 218        ; 5A       ; B[9]                            ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 45         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 60         ; 3A       ; R[30]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T8       ; 62         ; 3A       ; R[28]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T9       ; 109        ; 3B       ; B[7]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T10      ; 117        ; 3B       ; B[5]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 136        ; 4A       ; R[9]                            ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T13      ; 138        ; 4A       ; B[15]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T14      ; 152        ; 4A       ; B[30]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T15      ; 217        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 215        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 213        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 212        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 214        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 216        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 32         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 33         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ; 41         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 61         ; 3A       ; A[6]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U7       ; 53         ; 3A       ; B[31]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U8       ; 55         ; 3A       ; A[29]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 111        ; 3B       ; A[9]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U11      ; 120        ; 3B       ; R[20]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U12      ; 122        ; 3B       ; A[7]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U13      ; 135        ; 4A       ; A[12]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 154        ; 4A       ; R[10]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U16      ; 176        ; 4A       ; B[18]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U17      ; 178        ; 4A       ; A[25]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 179        ; 4A       ; A[10]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U21      ; 177        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 172        ; 4A       ; A[31]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 50         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ; 40         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V5       ; 46         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 63         ; 3A       ; R[22]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 101        ; 3B       ; A[4]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V10      ; 103        ; 3B       ; A[21]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V11      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 133        ; 4A       ; A[13]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V14      ; 144        ; 4A       ; A[23]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V15      ; 146        ; 4A       ; B[16]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V16      ; 160        ; 4A       ; A[20]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 175        ; 4A       ; R[14]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V19      ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 157        ; 4A       ; A[28]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V21      ; 174        ; 4A       ; R[18]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ; 35         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 34         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 48         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 57         ; 3A       ; rst                             ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W9       ; 59         ; 3A       ; A[15]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 162        ; 4A       ; A[24]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 159        ; 4A       ; A[0]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 171        ; 4A       ; R[3]                            ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W22      ; 166        ; 4A       ; R[12]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 36         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 37         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 118        ; 3B       ; B[13]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y10      ; 116        ; 3B       ; B[24]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y11      ; 129        ; 3B       ; R[0]                            ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 141        ; 4A       ; R[26]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y15      ; 143        ; 4A       ; A[2]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y16      ; 149        ; 4A       ; A[1]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y17      ; 151        ; 4A       ; R[21]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 167        ; 4A       ; B[14]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y20      ; 165        ; 4A       ; R[8]                            ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y21      ; 169        ; 4A       ; R[5]                            ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y22      ; 164        ; 4A       ; R[1]                            ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------+
; I/O Assignment Warnings                   ;
+-----------+-------------------------------+
; Pin Name  ; Reason                        ;
+-----------+-------------------------------+
; R[0]      ; Incomplete set of assignments ;
; R[1]      ; Incomplete set of assignments ;
; R[2]      ; Incomplete set of assignments ;
; R[3]      ; Incomplete set of assignments ;
; R[4]      ; Incomplete set of assignments ;
; R[5]      ; Incomplete set of assignments ;
; R[6]      ; Incomplete set of assignments ;
; R[7]      ; Incomplete set of assignments ;
; R[8]      ; Incomplete set of assignments ;
; R[9]      ; Incomplete set of assignments ;
; R[10]     ; Incomplete set of assignments ;
; R[11]     ; Incomplete set of assignments ;
; R[12]     ; Incomplete set of assignments ;
; R[13]     ; Incomplete set of assignments ;
; R[14]     ; Incomplete set of assignments ;
; R[15]     ; Incomplete set of assignments ;
; R[16]     ; Incomplete set of assignments ;
; R[17]     ; Incomplete set of assignments ;
; R[18]     ; Incomplete set of assignments ;
; R[19]     ; Incomplete set of assignments ;
; R[20]     ; Incomplete set of assignments ;
; R[21]     ; Incomplete set of assignments ;
; R[22]     ; Incomplete set of assignments ;
; R[23]     ; Incomplete set of assignments ;
; R[24]     ; Incomplete set of assignments ;
; R[25]     ; Incomplete set of assignments ;
; R[26]     ; Incomplete set of assignments ;
; R[27]     ; Incomplete set of assignments ;
; R[28]     ; Incomplete set of assignments ;
; R[29]     ; Incomplete set of assignments ;
; R[30]     ; Incomplete set of assignments ;
; R[31]     ; Incomplete set of assignments ;
; A[31]     ; Incomplete set of assignments ;
; B[31]     ; Incomplete set of assignments ;
; B[30]     ; Incomplete set of assignments ;
; B[29]     ; Incomplete set of assignments ;
; B[28]     ; Incomplete set of assignments ;
; B[27]     ; Incomplete set of assignments ;
; B[26]     ; Incomplete set of assignments ;
; B[25]     ; Incomplete set of assignments ;
; B[24]     ; Incomplete set of assignments ;
; B[23]     ; Incomplete set of assignments ;
; B[22]     ; Incomplete set of assignments ;
; B[21]     ; Incomplete set of assignments ;
; B[20]     ; Incomplete set of assignments ;
; B[19]     ; Incomplete set of assignments ;
; B[18]     ; Incomplete set of assignments ;
; B[17]     ; Incomplete set of assignments ;
; B[16]     ; Incomplete set of assignments ;
; B[15]     ; Incomplete set of assignments ;
; B[14]     ; Incomplete set of assignments ;
; B[13]     ; Incomplete set of assignments ;
; B[12]     ; Incomplete set of assignments ;
; B[11]     ; Incomplete set of assignments ;
; B[10]     ; Incomplete set of assignments ;
; B[9]      ; Incomplete set of assignments ;
; B[8]      ; Incomplete set of assignments ;
; B[7]      ; Incomplete set of assignments ;
; B[6]      ; Incomplete set of assignments ;
; B[5]      ; Incomplete set of assignments ;
; B[4]      ; Incomplete set of assignments ;
; B[3]      ; Incomplete set of assignments ;
; B[2]      ; Incomplete set of assignments ;
; B[0]      ; Incomplete set of assignments ;
; B[1]      ; Incomplete set of assignments ;
; A[30]     ; Incomplete set of assignments ;
; A[29]     ; Incomplete set of assignments ;
; A[28]     ; Incomplete set of assignments ;
; A[20]     ; Incomplete set of assignments ;
; A[21]     ; Incomplete set of assignments ;
; A[22]     ; Incomplete set of assignments ;
; A[23]     ; Incomplete set of assignments ;
; A[16]     ; Incomplete set of assignments ;
; A[17]     ; Incomplete set of assignments ;
; A[18]     ; Incomplete set of assignments ;
; A[19]     ; Incomplete set of assignments ;
; A[15]     ; Incomplete set of assignments ;
; A[12]     ; Incomplete set of assignments ;
; A[13]     ; Incomplete set of assignments ;
; A[14]     ; Incomplete set of assignments ;
; A[11]     ; Incomplete set of assignments ;
; A[4]      ; Incomplete set of assignments ;
; A[5]      ; Incomplete set of assignments ;
; A[3]      ; Incomplete set of assignments ;
; A[2]      ; Incomplete set of assignments ;
; A[1]      ; Incomplete set of assignments ;
; A[0]      ; Incomplete set of assignments ;
; A[6]      ; Incomplete set of assignments ;
; A[7]      ; Incomplete set of assignments ;
; A[8]      ; Incomplete set of assignments ;
; A[9]      ; Incomplete set of assignments ;
; A[10]     ; Incomplete set of assignments ;
; A[24]     ; Incomplete set of assignments ;
; A[25]     ; Incomplete set of assignments ;
; A[26]     ; Incomplete set of assignments ;
; A[27]     ; Incomplete set of assignments ;
; select[0] ; Incomplete set of assignments ;
; select[1] ; Incomplete set of assignments ;
; select[2] ; Incomplete set of assignments ;
; clk       ; Incomplete set of assignments ;
; rst       ; Incomplete set of assignments ;
; R[0]      ; Missing location assignment   ;
; R[1]      ; Missing location assignment   ;
; R[2]      ; Missing location assignment   ;
; R[3]      ; Missing location assignment   ;
; R[4]      ; Missing location assignment   ;
; R[5]      ; Missing location assignment   ;
; R[6]      ; Missing location assignment   ;
; R[7]      ; Missing location assignment   ;
; R[8]      ; Missing location assignment   ;
; R[9]      ; Missing location assignment   ;
; R[10]     ; Missing location assignment   ;
; R[11]     ; Missing location assignment   ;
; R[12]     ; Missing location assignment   ;
; R[13]     ; Missing location assignment   ;
; R[14]     ; Missing location assignment   ;
; R[15]     ; Missing location assignment   ;
; R[16]     ; Missing location assignment   ;
; R[17]     ; Missing location assignment   ;
; R[18]     ; Missing location assignment   ;
; R[19]     ; Missing location assignment   ;
; R[20]     ; Missing location assignment   ;
; R[21]     ; Missing location assignment   ;
; R[22]     ; Missing location assignment   ;
; R[23]     ; Missing location assignment   ;
; R[24]     ; Missing location assignment   ;
; R[25]     ; Missing location assignment   ;
; R[26]     ; Missing location assignment   ;
; R[27]     ; Missing location assignment   ;
; R[28]     ; Missing location assignment   ;
; R[29]     ; Missing location assignment   ;
; R[30]     ; Missing location assignment   ;
; R[31]     ; Missing location assignment   ;
; A[31]     ; Missing location assignment   ;
; B[31]     ; Missing location assignment   ;
; B[30]     ; Missing location assignment   ;
; B[29]     ; Missing location assignment   ;
; B[28]     ; Missing location assignment   ;
; B[27]     ; Missing location assignment   ;
; B[26]     ; Missing location assignment   ;
; B[25]     ; Missing location assignment   ;
; B[24]     ; Missing location assignment   ;
; B[23]     ; Missing location assignment   ;
; B[22]     ; Missing location assignment   ;
; B[21]     ; Missing location assignment   ;
; B[20]     ; Missing location assignment   ;
; B[19]     ; Missing location assignment   ;
; B[18]     ; Missing location assignment   ;
; B[17]     ; Missing location assignment   ;
; B[16]     ; Missing location assignment   ;
; B[15]     ; Missing location assignment   ;
; B[14]     ; Missing location assignment   ;
; B[13]     ; Missing location assignment   ;
; B[12]     ; Missing location assignment   ;
; B[11]     ; Missing location assignment   ;
; B[10]     ; Missing location assignment   ;
; B[9]      ; Missing location assignment   ;
; B[8]      ; Missing location assignment   ;
; B[7]      ; Missing location assignment   ;
; B[6]      ; Missing location assignment   ;
; B[5]      ; Missing location assignment   ;
; B[4]      ; Missing location assignment   ;
; B[3]      ; Missing location assignment   ;
; B[2]      ; Missing location assignment   ;
; B[0]      ; Missing location assignment   ;
; B[1]      ; Missing location assignment   ;
; A[30]     ; Missing location assignment   ;
; A[29]     ; Missing location assignment   ;
; A[28]     ; Missing location assignment   ;
; A[20]     ; Missing location assignment   ;
; A[21]     ; Missing location assignment   ;
; A[22]     ; Missing location assignment   ;
; A[23]     ; Missing location assignment   ;
; A[16]     ; Missing location assignment   ;
; A[17]     ; Missing location assignment   ;
; A[18]     ; Missing location assignment   ;
; A[19]     ; Missing location assignment   ;
; A[15]     ; Missing location assignment   ;
; A[12]     ; Missing location assignment   ;
; A[13]     ; Missing location assignment   ;
; A[14]     ; Missing location assignment   ;
; A[11]     ; Missing location assignment   ;
; A[4]      ; Missing location assignment   ;
; A[5]      ; Missing location assignment   ;
; A[3]      ; Missing location assignment   ;
; A[2]      ; Missing location assignment   ;
; A[1]      ; Missing location assignment   ;
; A[0]      ; Missing location assignment   ;
; A[6]      ; Missing location assignment   ;
; A[7]      ; Missing location assignment   ;
; A[8]      ; Missing location assignment   ;
; A[9]      ; Missing location assignment   ;
; A[10]     ; Missing location assignment   ;
; A[24]     ; Missing location assignment   ;
; A[25]     ; Missing location assignment   ;
; A[26]     ; Missing location assignment   ;
; A[27]     ; Missing location assignment   ;
; select[0] ; Missing location assignment   ;
; select[1] ; Missing location assignment   ;
; select[2] ; Missing location assignment   ;
; clk       ; Missing location assignment   ;
; rst       ; Missing location assignment   ;
+-----------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------+
; Compilation Hierarchy Node                   ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                            ; Entity Name               ; Library Name ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------+
; |ALU                                         ; 256.0 (0.5)          ; 260.5 (0.5)                      ; 4.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 377 (1)             ; 65 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 101  ; 0            ; |ALU                                                                                                                                           ; ALU                       ; work         ;
;    |_8x1Mux:mux0|                            ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|_8x1Mux:mux0                                                                                                                              ; _8x1Mux                   ; work         ;
;    |_8x1Mux:mux1|                            ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|_8x1Mux:mux1                                                                                                                              ; _8x1Mux                   ; work         ;
;    |_8x1Mux:mux10|                           ; 2.0 (2.0)            ; 2.5 (2.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|_8x1Mux:mux10                                                                                                                             ; _8x1Mux                   ; work         ;
;    |_8x1Mux:mux11|                           ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|_8x1Mux:mux11                                                                                                                             ; _8x1Mux                   ; work         ;
;    |_8x1Mux:mux12|                           ; 2.2 (2.2)            ; 2.5 (2.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|_8x1Mux:mux12                                                                                                                             ; _8x1Mux                   ; work         ;
;    |_8x1Mux:mux13|                           ; 2.2 (2.2)            ; 2.5 (2.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|_8x1Mux:mux13                                                                                                                             ; _8x1Mux                   ; work         ;
;    |_8x1Mux:mux14|                           ; 2.0 (2.0)            ; 2.5 (2.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|_8x1Mux:mux14                                                                                                                             ; _8x1Mux                   ; work         ;
;    |_8x1Mux:mux15|                           ; 1.7 (1.7)            ; 2.0 (2.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|_8x1Mux:mux15                                                                                                                             ; _8x1Mux                   ; work         ;
;    |_8x1Mux:mux16|                           ; 2.7 (2.7)            ; 3.0 (3.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|_8x1Mux:mux16                                                                                                                             ; _8x1Mux                   ; work         ;
;    |_8x1Mux:mux17|                           ; 2.2 (2.2)            ; 2.5 (2.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|_8x1Mux:mux17                                                                                                                             ; _8x1Mux                   ; work         ;
;    |_8x1Mux:mux18|                           ; 2.2 (2.2)            ; 2.5 (2.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|_8x1Mux:mux18                                                                                                                             ; _8x1Mux                   ; work         ;
;    |_8x1Mux:mux19|                           ; 3.0 (3.0)            ; 3.5 (3.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|_8x1Mux:mux19                                                                                                                             ; _8x1Mux                   ; work         ;
;    |_8x1Mux:mux2|                            ; 1.7 (1.7)            ; 2.0 (2.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|_8x1Mux:mux2                                                                                                                              ; _8x1Mux                   ; work         ;
;    |_8x1Mux:mux20|                           ; 1.8 (1.8)            ; 2.0 (2.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|_8x1Mux:mux20                                                                                                                             ; _8x1Mux                   ; work         ;
;    |_8x1Mux:mux21|                           ; 1.2 (1.2)            ; 2.0 (2.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|_8x1Mux:mux21                                                                                                                             ; _8x1Mux                   ; work         ;
;    |_8x1Mux:mux22|                           ; 2.2 (2.2)            ; 2.5 (2.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|_8x1Mux:mux22                                                                                                                             ; _8x1Mux                   ; work         ;
;    |_8x1Mux:mux23|                           ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|_8x1Mux:mux23                                                                                                                             ; _8x1Mux                   ; work         ;
;    |_8x1Mux:mux24|                           ; 2.7 (2.7)            ; 3.0 (3.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|_8x1Mux:mux24                                                                                                                             ; _8x1Mux                   ; work         ;
;    |_8x1Mux:mux25|                           ; 2.7 (2.7)            ; 3.0 (3.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|_8x1Mux:mux25                                                                                                                             ; _8x1Mux                   ; work         ;
;    |_8x1Mux:mux26|                           ; 1.7 (1.7)            ; 2.0 (2.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|_8x1Mux:mux26                                                                                                                             ; _8x1Mux                   ; work         ;
;    |_8x1Mux:mux27|                           ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|_8x1Mux:mux27                                                                                                                             ; _8x1Mux                   ; work         ;
;    |_8x1Mux:mux28|                           ; 2.2 (2.2)            ; 2.5 (2.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|_8x1Mux:mux28                                                                                                                             ; _8x1Mux                   ; work         ;
;    |_8x1Mux:mux29|                           ; 1.7 (1.7)            ; 2.0 (2.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|_8x1Mux:mux29                                                                                                                             ; _8x1Mux                   ; work         ;
;    |_8x1Mux:mux3|                            ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|_8x1Mux:mux3                                                                                                                              ; _8x1Mux                   ; work         ;
;    |_8x1Mux:mux30|                           ; 1.7 (1.7)            ; 2.5 (2.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|_8x1Mux:mux30                                                                                                                             ; _8x1Mux                   ; work         ;
;    |_8x1Mux:mux31|                           ; 2.2 (2.2)            ; 2.5 (2.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|_8x1Mux:mux31                                                                                                                             ; _8x1Mux                   ; work         ;
;    |_8x1Mux:mux4|                            ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|_8x1Mux:mux4                                                                                                                              ; _8x1Mux                   ; work         ;
;    |_8x1Mux:mux5|                            ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|_8x1Mux:mux5                                                                                                                              ; _8x1Mux                   ; work         ;
;    |_8x1Mux:mux6|                            ; 2.2 (2.2)            ; 2.5 (2.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|_8x1Mux:mux6                                                                                                                              ; _8x1Mux                   ; work         ;
;    |_8x1Mux:mux7|                            ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|_8x1Mux:mux7                                                                                                                              ; _8x1Mux                   ; work         ;
;    |_8x1Mux:mux8|                            ; 2.2 (2.2)            ; 2.5 (2.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|_8x1Mux:mux8                                                                                                                              ; _8x1Mux                   ; work         ;
;    |_8x1Mux:mux9|                            ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|_8x1Mux:mux9                                                                                                                              ; _8x1Mux                   ; work         ;
;    |is_less_than:lt_1|                       ; 42.0 (0.0)           ; 43.2 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1                                                                                                                         ; is_less_than              ; work         ;
;       |thirty_two_bit_subtractor:sub|        ; 42.0 (0.0)           ; 43.2 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub                                                                                           ; thirty_two_bit_subtractor ; work         ;
;          |my_twos_complement:tws1|           ; 22.0 (0.0)           ; 22.3 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1                                                                   ; my_twos_complement        ; work         ;
;             |thirty_two_bit_adder:adder1|    ; 22.0 (0.0)           ; 22.3 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1                                       ; thirty_two_bit_adder      ; work         ;
;                |four_bit_CLA:CLA1|           ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA1                     ; four_bit_CLA              ; work         ;
;                   |one_bit_adder:add3|       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA1|one_bit_adder:add3  ; one_bit_adder             ; work         ;
;                   |one_bit_adder:add4|       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA1|one_bit_adder:add4  ; one_bit_adder             ; work         ;
;                |four_bit_CLA:CLA2|           ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA2                     ; four_bit_CLA              ; work         ;
;                   |one_bit_adder:add1|       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|one_bit_adder:add1  ; one_bit_adder             ; work         ;
;                   |one_bit_adder:add3|       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|one_bit_adder:add3  ; one_bit_adder             ; work         ;
;                   |one_bit_adder:add4|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|one_bit_adder:add4  ; one_bit_adder             ; work         ;
;                |four_bit_CLA:CLA3|           ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA3                     ; four_bit_CLA              ; work         ;
;                   |one_bit_adder:add1|       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA3|one_bit_adder:add1  ; one_bit_adder             ; work         ;
;                   |one_bit_adder:add2|       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA3|one_bit_adder:add2  ; one_bit_adder             ; work         ;
;                   |one_bit_adder:add3|       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA3|one_bit_adder:add3  ; one_bit_adder             ; work         ;
;                   |one_bit_adder:add4|       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA3|one_bit_adder:add4  ; one_bit_adder             ; work         ;
;                |four_bit_CLA:CLA4|           ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA4                     ; four_bit_CLA              ; work         ;
;                   |one_bit_adder:add1|       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA4|one_bit_adder:add1  ; one_bit_adder             ; work         ;
;                   |one_bit_adder:add2|       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA4|one_bit_adder:add2  ; one_bit_adder             ; work         ;
;                   |one_bit_adder:add3|       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA4|one_bit_adder:add3  ; one_bit_adder             ; work         ;
;                   |one_bit_adder:add4|       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA4|one_bit_adder:add4  ; one_bit_adder             ; work         ;
;                |four_bit_CLA:CLA5|           ; 2.0 (0.0)            ; 2.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA5                     ; four_bit_CLA              ; work         ;
;                   |one_bit_adder:add1|       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA5|one_bit_adder:add1  ; one_bit_adder             ; work         ;
;                   |one_bit_adder:add2|       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA5|one_bit_adder:add2  ; one_bit_adder             ; work         ;
;                   |one_bit_adder:add3|       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA5|one_bit_adder:add3  ; one_bit_adder             ; work         ;
;                   |one_bit_adder:add4|       ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA5|one_bit_adder:add4  ; one_bit_adder             ; work         ;
;                |four_bit_CLA:CLA6|           ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA6                     ; four_bit_CLA              ; work         ;
;                   |one_bit_adder:add1|       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA6|one_bit_adder:add1  ; one_bit_adder             ; work         ;
;                   |one_bit_adder:add2|       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA6|one_bit_adder:add2  ; one_bit_adder             ; work         ;
;                   |one_bit_adder:add3|       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA6|one_bit_adder:add3  ; one_bit_adder             ; work         ;
;                |four_bit_CLA:CLA7|           ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA7                     ; four_bit_CLA              ; work         ;
;                   |one_bit_adder:add1|       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA7|one_bit_adder:add1  ; one_bit_adder             ; work         ;
;                   |one_bit_adder:add2|       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA7|one_bit_adder:add2  ; one_bit_adder             ; work         ;
;                   |one_bit_adder:add3|       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA7|one_bit_adder:add3  ; one_bit_adder             ; work         ;
;                |four_bit_CLA:CLA8|           ; 2.8 (0.0)            ; 2.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8                     ; four_bit_CLA              ; work         ;
;                   |four_bit_CLL:CLL1|        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|four_bit_CLL:CLL1   ; four_bit_CLL              ; work         ;
;                   |one_bit_adder:add1|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|one_bit_adder:add1  ; one_bit_adder             ; work         ;
;                   |one_bit_adder:add2|       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|one_bit_adder:add2  ; one_bit_adder             ; work         ;
;                   |one_bit_adder:add3|       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|one_bit_adder:add3  ; one_bit_adder             ; work         ;
;                   |one_bit_adder:add4|       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|one_bit_adder:add4  ; one_bit_adder             ; work         ;
;                |second_level_CLL:CLL1|       ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1                 ; second_level_CLL          ; work         ;
;          |thirty_two_bit_adder:adder1|       ; 20.0 (0.0)           ; 20.8 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1                                                               ; thirty_two_bit_adder      ; work         ;
;             |four_bit_CLA:CLA2|              ; 0.5 (0.0)            ; 1.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA2                                             ; four_bit_CLA              ; work         ;
;                |one_bit_adder:add1|          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|one_bit_adder:add1                          ; one_bit_adder             ; work         ;
;                |one_bit_adder:add2|          ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|one_bit_adder:add2                          ; one_bit_adder             ; work         ;
;             |four_bit_CLA:CLA3|              ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA3                                             ; four_bit_CLA              ; work         ;
;                |one_bit_adder:add4|          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA3|one_bit_adder:add4                          ; one_bit_adder             ; work         ;
;             |four_bit_CLA:CLA4|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA4                                             ; four_bit_CLA              ; work         ;
;                |one_bit_adder:add4|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA4|one_bit_adder:add4                          ; one_bit_adder             ; work         ;
;             |four_bit_CLA:CLA5|              ; 1.0 (0.5)            ; 1.0 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA5                                             ; four_bit_CLA              ; work         ;
;                |one_bit_adder:add2|          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA5|one_bit_adder:add2                          ; one_bit_adder             ; work         ;
;             |four_bit_CLA:CLA6|              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA6                                             ; four_bit_CLA              ; work         ;
;             |four_bit_CLA:CLA7|              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA7                                             ; four_bit_CLA              ; work         ;
;             |four_bit_CLA:CLA8|              ; 1.5 (1.0)            ; 2.0 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8                                             ; four_bit_CLA              ; work         ;
;                |one_bit_adder:add2|          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|one_bit_adder:add2                          ; one_bit_adder             ; work         ;
;             |second_level_CLL:CLL1|          ; 14.8 (14.8)          ; 14.8 (14.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1                                         ; second_level_CLL          ; work         ;
;    |mod:mod1|                                ; 84.3 (0.0)           ; 84.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 119 (0)             ; 65 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1                                                                                                                                  ; mod                       ; work         ;
;       |mod_cu:modcu1|                        ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_cu:modcu1                                                                                                                    ; mod_cu                    ; work         ;
;       |mod_dp:moddp1|                        ; 83.5 (23.2)          ; 83.5 (23.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 118 (6)             ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1                                                                                                                    ; mod_dp                    ; work         ;
;          |is_less_than:is_lt1|               ; 20.3 (0.0)           ; 20.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|is_less_than:is_lt1                                                                                                ; is_less_than              ; work         ;
;             |thirty_two_bit_subtractor:sub|  ; 20.3 (0.0)           ; 20.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub                                                                  ; thirty_two_bit_subtractor ; work         ;
;                |thirty_two_bit_adder:adder1| ; 20.3 (0.0)           ; 20.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1                                      ; thirty_two_bit_adder      ; work         ;
;                   |four_bit_CLA:CLA1|        ; 0.3 (0.0)            ; 0.7 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA1                    ; four_bit_CLA              ; work         ;
;                      |one_bit_adder:add4|    ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA1|one_bit_adder:add4 ; one_bit_adder             ; work         ;
;                   |four_bit_CLA:CLA2|        ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA2                    ; four_bit_CLA              ; work         ;
;                      |one_bit_adder:add1|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|one_bit_adder:add1 ; one_bit_adder             ; work         ;
;                      |one_bit_adder:add2|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|one_bit_adder:add2 ; one_bit_adder             ; work         ;
;                   |four_bit_CLA:CLA3|        ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA3                    ; four_bit_CLA              ; work         ;
;                      |one_bit_adder:add4|    ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA3|one_bit_adder:add4 ; one_bit_adder             ; work         ;
;                   |four_bit_CLA:CLA4|        ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA4                    ; four_bit_CLA              ; work         ;
;                      |one_bit_adder:add1|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA4|one_bit_adder:add1 ; one_bit_adder             ; work         ;
;                      |one_bit_adder:add2|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA4|one_bit_adder:add2 ; one_bit_adder             ; work         ;
;                   |four_bit_CLA:CLA5|        ; 2.5 (2.0)            ; 2.5 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA5                    ; four_bit_CLA              ; work         ;
;                      |one_bit_adder:add2|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA5|one_bit_adder:add2 ; one_bit_adder             ; work         ;
;                   |four_bit_CLA:CLA6|        ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA6                    ; four_bit_CLA              ; work         ;
;                   |four_bit_CLA:CLA7|        ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA7                    ; four_bit_CLA              ; work         ;
;                   |four_bit_CLA:CLA8|        ; 1.5 (0.5)            ; 1.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8                    ; four_bit_CLA              ; work         ;
;                      |one_bit_adder:add2|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|one_bit_adder:add2 ; one_bit_adder             ; work         ;
;                   |second_level_CLL:CLL1|    ; 11.8 (11.8)          ; 11.8 (11.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1                ; second_level_CLL          ; work         ;
;          |thirty_two_bit_subtractor:subb1|   ; 40.0 (0.0)           ; 40.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 77 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1                                                                                    ; thirty_two_bit_subtractor ; work         ;
;             |thirty_two_bit_adder:adder1|    ; 40.0 (0.0)           ; 40.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 77 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1                                                        ; thirty_two_bit_adder      ; work         ;
;                |four_bit_CLA:CLA1|           ; 2.5 (1.5)            ; 2.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA1                                      ; four_bit_CLA              ; work         ;
;                   |one_bit_adder:add1|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA1|one_bit_adder:add1                   ; one_bit_adder             ; work         ;
;                   |one_bit_adder:add2|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA1|one_bit_adder:add2                   ; one_bit_adder             ; work         ;
;                   |one_bit_adder:add3|       ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA1|one_bit_adder:add3                   ; one_bit_adder             ; work         ;
;                   |one_bit_adder:add4|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA1|one_bit_adder:add4                   ; one_bit_adder             ; work         ;
;                |four_bit_CLA:CLA2|           ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA2                                      ; four_bit_CLA              ; work         ;
;                   |four_bit_CLL:CLL1|        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|four_bit_CLL:CLL1                    ; four_bit_CLL              ; work         ;
;                   |one_bit_adder:add1|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|one_bit_adder:add1                   ; one_bit_adder             ; work         ;
;                   |one_bit_adder:add2|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|one_bit_adder:add2                   ; one_bit_adder             ; work         ;
;                   |one_bit_adder:add3|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|one_bit_adder:add3                   ; one_bit_adder             ; work         ;
;                   |one_bit_adder:add4|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|one_bit_adder:add4                   ; one_bit_adder             ; work         ;
;                |four_bit_CLA:CLA3|           ; 2.5 (0.8)            ; 2.7 (0.8)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA3                                      ; four_bit_CLA              ; work         ;
;                   |four_bit_CLL:CLL1|        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA3|four_bit_CLL:CLL1                    ; four_bit_CLL              ; work         ;
;                   |one_bit_adder:add1|       ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA3|one_bit_adder:add1                   ; one_bit_adder             ; work         ;
;                   |one_bit_adder:add2|       ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA3|one_bit_adder:add2                   ; one_bit_adder             ; work         ;
;                   |one_bit_adder:add3|       ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA3|one_bit_adder:add3                   ; one_bit_adder             ; work         ;
;                   |one_bit_adder:add4|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA3|one_bit_adder:add4                   ; one_bit_adder             ; work         ;
;                |four_bit_CLA:CLA4|           ; 3.7 (2.0)            ; 3.7 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA4                                      ; four_bit_CLA              ; work         ;
;                   |four_bit_CLL:CLL1|        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA4|four_bit_CLL:CLL1                    ; four_bit_CLL              ; work         ;
;                   |one_bit_adder:add1|       ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA4|one_bit_adder:add1                   ; one_bit_adder             ; work         ;
;                   |one_bit_adder:add2|       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA4|one_bit_adder:add2                   ; one_bit_adder             ; work         ;
;                   |one_bit_adder:add3|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA4|one_bit_adder:add3                   ; one_bit_adder             ; work         ;
;                   |one_bit_adder:add4|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA4|one_bit_adder:add4                   ; one_bit_adder             ; work         ;
;                |four_bit_CLA:CLA5|           ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA5                                      ; four_bit_CLA              ; work         ;
;                   |four_bit_CLL:CLL1|        ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA5|four_bit_CLL:CLL1                    ; four_bit_CLL              ; work         ;
;                   |one_bit_adder:add1|       ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA5|one_bit_adder:add1                   ; one_bit_adder             ; work         ;
;                   |one_bit_adder:add2|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA5|one_bit_adder:add2                   ; one_bit_adder             ; work         ;
;                   |one_bit_adder:add3|       ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA5|one_bit_adder:add3                   ; one_bit_adder             ; work         ;
;                   |one_bit_adder:add4|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA5|one_bit_adder:add4                   ; one_bit_adder             ; work         ;
;                |four_bit_CLA:CLA6|           ; 3.5 (0.0)            ; 4.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA6                                      ; four_bit_CLA              ; work         ;
;                   |four_bit_CLL:CLL1|        ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA6|four_bit_CLL:CLL1                    ; four_bit_CLL              ; work         ;
;                   |one_bit_adder:add1|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA6|one_bit_adder:add1                   ; one_bit_adder             ; work         ;
;                   |one_bit_adder:add2|       ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA6|one_bit_adder:add2                   ; one_bit_adder             ; work         ;
;                   |one_bit_adder:add3|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA6|one_bit_adder:add3                   ; one_bit_adder             ; work         ;
;                   |one_bit_adder:add4|       ; 1.2 (1.2)            ; 1.7 (1.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA6|one_bit_adder:add4                   ; one_bit_adder             ; work         ;
;                |four_bit_CLA:CLA7|           ; 3.3 (0.0)            ; 3.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA7                                      ; four_bit_CLA              ; work         ;
;                   |four_bit_CLL:CLL1|        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA7|four_bit_CLL:CLL1                    ; four_bit_CLL              ; work         ;
;                   |one_bit_adder:add1|       ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA7|one_bit_adder:add1                   ; one_bit_adder             ; work         ;
;                   |one_bit_adder:add2|       ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA7|one_bit_adder:add2                   ; one_bit_adder             ; work         ;
;                   |one_bit_adder:add3|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA7|one_bit_adder:add3                   ; one_bit_adder             ; work         ;
;                   |one_bit_adder:add4|       ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA7|one_bit_adder:add4                   ; one_bit_adder             ; work         ;
;                |four_bit_CLA:CLA8|           ; 6.0 (0.0)            ; 6.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8                                      ; four_bit_CLA              ; work         ;
;                   |four_bit_CLL:CLL1|        ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|four_bit_CLL:CLL1                    ; four_bit_CLL              ; work         ;
;                   |one_bit_adder:add1|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|one_bit_adder:add1                   ; one_bit_adder             ; work         ;
;                   |one_bit_adder:add2|       ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|one_bit_adder:add2                   ; one_bit_adder             ; work         ;
;                   |one_bit_adder:add3|       ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|one_bit_adder:add3                   ; one_bit_adder             ; work         ;
;                   |one_bit_adder:add4|       ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|one_bit_adder:add4                   ; one_bit_adder             ; work         ;
;                |second_level_CLL:CLL1|       ; 13.8 (13.8)          ; 13.8 (13.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1                                  ; second_level_CLL          ; work         ;
;    |my_xor:myxor1|                           ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|my_xor:myxor1                                                                                                                             ; my_xor                    ; work         ;
;    |thirty_two_bit_adder:adder1|             ; 31.0 (0.0)           ; 32.5 (0.0)                       ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_adder:adder1                                                                                                               ; thirty_two_bit_adder      ; work         ;
;       |four_bit_CLA:CLA1|                    ; 1.5 (1.0)            ; 2.2 (1.2)                        ; 0.7 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_adder:adder1|four_bit_CLA:CLA1                                                                                             ; four_bit_CLA              ; work         ;
;          |one_bit_adder:add4|                ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_adder:adder1|four_bit_CLA:CLA1|one_bit_adder:add4                                                                          ; one_bit_adder             ; work         ;
;       |four_bit_CLA:CLA2|                    ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_adder:adder1|four_bit_CLA:CLA2                                                                                             ; four_bit_CLA              ; work         ;
;          |four_bit_CLL:CLL1|                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|four_bit_CLL:CLL1                                                                           ; four_bit_CLL              ; work         ;
;          |one_bit_adder:add2|                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|one_bit_adder:add2                                                                          ; one_bit_adder             ; work         ;
;          |one_bit_adder:add4|                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|one_bit_adder:add4                                                                          ; one_bit_adder             ; work         ;
;       |four_bit_CLA:CLA3|                    ; 1.3 (0.5)            ; 1.5 (0.5)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_adder:adder1|four_bit_CLA:CLA3                                                                                             ; four_bit_CLA              ; work         ;
;          |four_bit_CLL:CLL1|                 ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_adder:adder1|four_bit_CLA:CLA3|four_bit_CLL:CLL1                                                                           ; four_bit_CLL              ; work         ;
;       |four_bit_CLA:CLA4|                    ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_adder:adder1|four_bit_CLA:CLA4                                                                                             ; four_bit_CLA              ; work         ;
;          |four_bit_CLL:CLL1|                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_adder:adder1|four_bit_CLA:CLA4|four_bit_CLL:CLL1                                                                           ; four_bit_CLL              ; work         ;
;       |four_bit_CLA:CLA5|                    ; 1.5 (0.0)            ; 2.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_adder:adder1|four_bit_CLA:CLA5                                                                                             ; four_bit_CLA              ; work         ;
;          |four_bit_CLL:CLL1|                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_adder:adder1|four_bit_CLA:CLA5|four_bit_CLL:CLL1                                                                           ; four_bit_CLL              ; work         ;
;          |one_bit_adder:add4|                ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_adder:adder1|four_bit_CLA:CLA5|one_bit_adder:add4                                                                          ; one_bit_adder             ; work         ;
;       |four_bit_CLA:CLA6|                    ; 1.3 (0.0)            ; 1.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_adder:adder1|four_bit_CLA:CLA6                                                                                             ; four_bit_CLA              ; work         ;
;          |four_bit_CLL:CLL1|                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_adder:adder1|four_bit_CLA:CLA6|four_bit_CLL:CLL1                                                                           ; four_bit_CLL              ; work         ;
;          |one_bit_adder:add2|                ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_adder:adder1|four_bit_CLA:CLA6|one_bit_adder:add2                                                                          ; one_bit_adder             ; work         ;
;          |one_bit_adder:add3|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_adder:adder1|four_bit_CLA:CLA6|one_bit_adder:add3                                                                          ; one_bit_adder             ; work         ;
;          |one_bit_adder:add4|                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_adder:adder1|four_bit_CLA:CLA6|one_bit_adder:add4                                                                          ; one_bit_adder             ; work         ;
;       |four_bit_CLA:CLA7|                    ; 1.5 (0.5)            ; 1.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_adder:adder1|four_bit_CLA:CLA7                                                                                             ; four_bit_CLA              ; work         ;
;          |one_bit_adder:add2|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_adder:adder1|four_bit_CLA:CLA7|one_bit_adder:add2                                                                          ; one_bit_adder             ; work         ;
;          |one_bit_adder:add3|                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_adder:adder1|four_bit_CLA:CLA7|one_bit_adder:add3                                                                          ; one_bit_adder             ; work         ;
;       |four_bit_CLA:CLA8|                    ; 4.0 (0.0)            ; 4.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8                                                                                             ; four_bit_CLA              ; work         ;
;          |four_bit_CLL:CLL1|                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|four_bit_CLL:CLL1                                                                           ; four_bit_CLL              ; work         ;
;          |one_bit_adder:add1|                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|one_bit_adder:add1                                                                          ; one_bit_adder             ; work         ;
;          |one_bit_adder:add2|                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|one_bit_adder:add2                                                                          ; one_bit_adder             ; work         ;
;          |one_bit_adder:add3|                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|one_bit_adder:add3                                                                          ; one_bit_adder             ; work         ;
;          |one_bit_adder:add4|                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|one_bit_adder:add4                                                                          ; one_bit_adder             ; work         ;
;       |second_level_CLL:CLL1|                ; 17.3 (17.3)          ; 17.3 (17.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_adder:adder1|second_level_CLL:CLL1                                                                                         ; second_level_CLL          ; work         ;
;    |thirty_two_bit_subtractor:sub1|          ; 23.2 (0.0)           ; 23.8 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_subtractor:sub1                                                                                                            ; thirty_two_bit_subtractor ; work         ;
;       |thirty_two_bit_adder:adder1|          ; 23.2 (0.0)           ; 23.8 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1                                                                                ; thirty_two_bit_adder      ; work         ;
;          |four_bit_CLA:CLA1|                 ; 1.3 (1.0)            ; 1.3 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA1                                                              ; four_bit_CLA              ; work         ;
;             |one_bit_adder:add2|             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA1|one_bit_adder:add2                                           ; one_bit_adder             ; work         ;
;          |four_bit_CLA:CLA2|                 ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA2                                                              ; four_bit_CLA              ; work         ;
;             |four_bit_CLL:CLL1|              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|four_bit_CLL:CLL1                                            ; four_bit_CLL              ; work         ;
;             |one_bit_adder:add2|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|one_bit_adder:add2                                           ; one_bit_adder             ; work         ;
;             |one_bit_adder:add3|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|one_bit_adder:add3                                           ; one_bit_adder             ; work         ;
;             |one_bit_adder:add4|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|one_bit_adder:add4                                           ; one_bit_adder             ; work         ;
;          |four_bit_CLA:CLA3|                 ; 2.5 (0.5)            ; 2.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA3                                                              ; four_bit_CLA              ; work         ;
;             |four_bit_CLL:CLL1|              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA3|four_bit_CLL:CLL1                                            ; four_bit_CLL              ; work         ;
;             |one_bit_adder:add4|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA3|one_bit_adder:add4                                           ; one_bit_adder             ; work         ;
;          |four_bit_CLA:CLA4|                 ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA4                                                              ; four_bit_CLA              ; work         ;
;             |four_bit_CLL:CLL1|              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA4|four_bit_CLL:CLL1                                            ; four_bit_CLL              ; work         ;
;             |one_bit_adder:add4|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA4|one_bit_adder:add4                                           ; one_bit_adder             ; work         ;
;          |four_bit_CLA:CLA5|                 ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA5                                                              ; four_bit_CLA              ; work         ;
;             |four_bit_CLL:CLL1|              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA5|four_bit_CLL:CLL1                                            ; four_bit_CLL              ; work         ;
;          |four_bit_CLA:CLA6|                 ; 1.3 (0.0)            ; 1.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA6                                                              ; four_bit_CLA              ; work         ;
;             |four_bit_CLL:CLL1|              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA6|four_bit_CLL:CLL1                                            ; four_bit_CLL              ; work         ;
;             |one_bit_adder:add4|             ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA6|one_bit_adder:add4                                           ; one_bit_adder             ; work         ;
;          |four_bit_CLA:CLA7|                 ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA7                                                              ; four_bit_CLA              ; work         ;
;             |four_bit_CLL:CLL1|              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA7|four_bit_CLL:CLL1                                            ; four_bit_CLL              ; work         ;
;             |one_bit_adder:add4|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA7|one_bit_adder:add4                                           ; one_bit_adder             ; work         ;
;          |four_bit_CLA:CLA8|                 ; 2.0 (0.0)            ; 2.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8                                                              ; four_bit_CLA              ; work         ;
;             |four_bit_CLL:CLL1|              ; 1.5 (1.5)            ; 2.0 (2.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|four_bit_CLL:CLL1                                            ; four_bit_CLL              ; work         ;
;             |one_bit_adder:add4|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|one_bit_adder:add4                                           ; one_bit_adder             ; work         ;
;          |second_level_CLL:CLL1|             ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU|thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1                                                          ; second_level_CLL          ; work         ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                      ;
+-----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name      ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; R[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[8]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[9]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[10]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[11]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[12]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[13]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[14]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[15]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[16]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[17]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[18]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[19]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[20]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[21]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[22]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[23]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[24]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[25]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[26]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[27]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[28]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[29]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[30]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[31]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A[31]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[31]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[30]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[29]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[28]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[27]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[26]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[25]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[24]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[23]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[22]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[21]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[20]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[19]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[18]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[17]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[16]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[15]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[14]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[13]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[12]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[11]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[10]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[9]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[8]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[7]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[6]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[5]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[4]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[3]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[2]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[0]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[1]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[30]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[29]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[28]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[20]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[21]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[22]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[23]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[16]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[17]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[18]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[19]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[15]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[12]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[13]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[14]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[11]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[4]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[5]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[3]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[2]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[1]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[0]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[6]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[7]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[8]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[9]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[10]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[24]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[25]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[26]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[27]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; select[0] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; select[1] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; select[2] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; clk       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rst       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                     ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; A[31]                                                                                                                                                   ;                   ;         ;
;      - mod:mod1|mod_dp:moddp1|temp[31]                                                                                                                  ; 0                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|and4~0                                             ; 0                 ; 0       ;
;      - _8x1Mux:mux0|and5~1                                                                                                                              ; 0                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|one_bit_adder:add4|xor1~0                                           ; 0                 ; 0       ;
;      - my_xor:myxor1|xor32~0                                                                                                                            ; 0                 ; 0       ;
;      - _8x1Mux:mux31|or1~0                                                                                                                              ; 0                 ; 0       ;
; B[31]                                                                                                                                                   ;                   ;         ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|one_bit_adder:add4|xor1~0  ; 0                 ; 0       ;
;      - my_xor:myxor1|xor32~0                                                                                                                            ; 0                 ; 0       ;
;      - _8x1Mux:mux31|or1~0                                                                                                                              ; 0                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|and3~0                    ; 0                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|R[15]~0                                                                                                                   ; 0                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|one_bit_adder:add4|xor1~0                   ; 0                 ; 0       ;
; B[30]                                                                                                                                                   ;                   ;         ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|one_bit_adder:add4|xor1~0  ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|one_bit_adder:add3|xor1    ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|one_bit_adder:add3|xor1                                                                            ; 1                 ; 0       ;
;      - _8x1Mux:mux30|or1~0                                                                                                                              ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|one_bit_adder:add4|xor1                                                                            ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|and3~0                    ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|R[15]~0                                                                                                                   ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|one_bit_adder:add4|xor1~0                   ; 1                 ; 0       ;
; B[29]                                                                                                                                                   ;                   ;         ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|four_bit_CLL:CLL1|and2     ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|one_bit_adder:add3|xor1    ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|one_bit_adder:add2|xor1    ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|one_bit_adder:add2|xor1                                                                            ; 1                 ; 0       ;
;      - _8x1Mux:mux29|or1~0                                                                                                                              ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|one_bit_adder:add3|xor1                                                                            ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|one_bit_adder:add4|xor1                                                                            ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|one_bit_adder:add2|or1    ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|one_bit_adder:add2|xor1~0                   ; 1                 ; 0       ;
; B[28]                                                                                                                                                   ;                   ;         ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|four_bit_CLL:CLL1|and2     ; 0                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|one_bit_adder:add3|xor1    ; 0                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|one_bit_adder:add2|xor1    ; 0                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|one_bit_adder:add1|xor1    ; 0                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|one_bit_adder:add1|xor1                                                                            ; 0                 ; 0       ;
;      - _8x1Mux:mux28|or1~0                                                                                                                              ; 0                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|four_bit_CLL:CLL1|or1~0                                                                            ; 0                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|one_bit_adder:add2|or1    ; 0                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or8~0                 ; 0                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|one_bit_adder:add2|xor1~0                   ; 0                 ; 0       ;
; B[27]                                                                                                                                                   ;                   ;         ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|four_bit_CLL:CLL1|and2     ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|one_bit_adder:add3|xor1    ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|one_bit_adder:add2|xor1    ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|one_bit_adder:add1|xor1    ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA7|and3~0                                             ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or7~0                                          ; 1                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA7|one_bit_adder:add4|xor1                                             ; 1                 ; 0       ;
;      - _8x1Mux:mux27|or1~1                                                                                                                              ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and7~1                                                                                         ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or7~0                                                                                          ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|one_bit_adder:add2|or1    ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA7|and3~0                    ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or7~0                 ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or8~0                 ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|one_bit_adder:add2|xor1~0                   ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA7|one_bit_adder:add4|xor1~0                   ; 1                 ; 0       ;
;      - _8x1Mux:mux27|or1~2                                                                                                                              ; 1                 ; 0       ;
; B[26]                                                                                                                                                   ;                   ;         ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|four_bit_CLL:CLL1|and2     ; 0                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|one_bit_adder:add3|xor1    ; 0                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|one_bit_adder:add2|xor1    ; 0                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|one_bit_adder:add1|xor1    ; 0                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA7|and3~0                                             ; 0                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or7~0                                          ; 0                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA7|one_bit_adder:add3|xor1    ; 0                 ; 0       ;
;      - _8x1Mux:mux26|or1~0                                                                                                                              ; 0                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA7|one_bit_adder:add3|xor1                                                                            ; 0                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA7|one_bit_adder:add4|xor1                                             ; 0                 ; 0       ;
;      - _8x1Mux:mux27|or1~0                                                                                                                              ; 0                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and7~1                                                                                         ; 0                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or7~0                                                                                          ; 0                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|one_bit_adder:add2|or1    ; 0                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA7|and3~0                    ; 0                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or7~0                 ; 0                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or8~0                 ; 0                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|one_bit_adder:add2|xor1~0                   ; 0                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA7|one_bit_adder:add4|xor1~0                   ; 0                 ; 0       ;
; B[25]                                                                                                                                                   ;                   ;         ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and7~0                 ; 0                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA7|one_bit_adder:add2|xor1    ; 0                 ; 0       ;
;      - _8x1Mux:mux25|or1~0                                                                                                                              ; 0                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA7|one_bit_adder:add2|xor1                                                                            ; 0                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA7|one_bit_adder:add3|xor1                                                                            ; 0                 ; 0       ;
;      - _8x1Mux:mux27|or1~0                                                                                                                              ; 0                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and7~1                                                                                         ; 0                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or7~0                                                                                          ; 0                 ; 0       ;
; B[24]                                                                                                                                                   ;                   ;         ;
;      - _8x1Mux:mux24|or1~2                                                                                                                              ; 1                 ; 0       ;
;      - _8x1Mux:mux24|or1~6                                                                                                                              ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and7~0                 ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA7|one_bit_adder:add1|xor1    ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA7|one_bit_adder:add2|xor1    ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA7|and4~0                                                                                             ; 1                 ; 0       ;
;      - _8x1Mux:mux24|or1~1                                                                                                                              ; 1                 ; 0       ;
; B[23]                                                                                                                                                   ;                   ;         ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and7~0                 ; 0                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA6|and3~0                                             ; 0                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or6~0                                          ; 0                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA7|one_bit_adder:add1|xor1    ; 0                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA7|one_bit_adder:add2|xor1    ; 0                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA6|one_bit_adder:add4|xor1~0                                           ; 0                 ; 0       ;
;      - _8x1Mux:mux23|or1~0                                                                                                                              ; 0                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA6|one_bit_adder:add4|xor1                                                                            ; 0                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and6~1                                                                                         ; 0                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or6~0                                                                                          ; 0                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA6|and3~0                    ; 0                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or6~0                 ; 0                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA6|one_bit_adder:add4|xor1~0                   ; 0                 ; 0       ;
; B[22]                                                                                                                                                   ;                   ;         ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and7~0                 ; 0                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA6|and3~0                                             ; 0                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or6~0                                          ; 0                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA7|one_bit_adder:add1|xor1    ; 0                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA7|one_bit_adder:add2|xor1    ; 0                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA6|one_bit_adder:add3|xor1    ; 0                 ; 0       ;
;      - _8x1Mux:mux22|or1~0                                                                                                                              ; 0                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA6|one_bit_adder:add3|xor1                                                                            ; 0                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA6|one_bit_adder:add4|xor1~0                                           ; 0                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA6|one_bit_adder:add4|xor1                                                                            ; 0                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and6~1                                                                                         ; 0                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or6~0                                                                                          ; 0                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA6|and3~0                    ; 0                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or6~0                 ; 0                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA6|one_bit_adder:add4|xor1~0                   ; 0                 ; 0       ;
; B[21]                                                                                                                                                   ;                   ;         ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and7~0                 ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA6|one_bit_adder:add2|xor1    ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA6|and3~0                                             ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or6~0                                          ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA7|one_bit_adder:add1|xor1    ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA7|one_bit_adder:add2|xor1    ; 1                 ; 0       ;
;      - _8x1Mux:mux21|or1~0                                                                                                                              ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA6|one_bit_adder:add2|xor1                                                                            ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA6|one_bit_adder:add3|xor1    ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA6|four_bit_CLL:CLL1|or2                                                                              ; 1                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA6|one_bit_adder:add4|xor1~0                                           ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and6~1                                                                                         ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or6~0                                                                                          ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA6|and3~0                    ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or6~0                 ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA6|one_bit_adder:add4|xor1~0                   ; 1                 ; 0       ;
; B[20]                                                                                                                                                   ;                   ;         ;
;      - _8x1Mux:mux20|or1~2                                                                                                                              ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and6~0                 ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA6|one_bit_adder:add1|xor1    ; 1                 ; 0       ;
;      - _8x1Mux:mux20|or1~1                                                                                                                              ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA6|one_bit_adder:add2|xor1                                                                            ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA6|four_bit_CLL:CLL1|or2                                                                              ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and6~0                                                                                         ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or6~1                                                                                          ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and7~0                                                                                         ; 1                 ; 0       ;
; B[19]                                                                                                                                                   ;                   ;         ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and6~0                 ; 0                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA6|one_bit_adder:add1|xor1    ; 0                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA5|one_bit_adder:add4|xor1    ; 0                 ; 0       ;
;      - _8x1Mux:mux19|or1~0                                                                                                                              ; 0                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA5|one_bit_adder:add4|xor1                                                                            ; 0                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and5~0                                                                                         ; 0                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or5~0                                                                                          ; 0                 ; 0       ;
; B[18]                                                                                                                                                   ;                   ;         ;
;      - _8x1Mux:mux18|or1~1                                                                                                                              ; 1                 ; 0       ;
;      - _8x1Mux:mux18|or1~5                                                                                                                              ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and6~0                 ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA6|one_bit_adder:add1|xor1    ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA5|one_bit_adder:add3|xor1    ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA5|one_bit_adder:add4|xor1    ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA5|one_bit_adder:add4|xor1                                                                            ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and5~0                                                                                         ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or5~0                                                                                          ; 1                 ; 0       ;
; B[17]                                                                                                                                                   ;                   ;         ;
;      - _8x1Mux:mux18|or1~5                                                                                                                              ; 1                 ; 0       ;
;      - _8x1Mux:mux17|or1~1                                                                                                                              ; 1                 ; 0       ;
;      - _8x1Mux:mux17|or1~5                                                                                                                              ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and6~0                 ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA6|one_bit_adder:add1|xor1    ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA5|one_bit_adder:add2|xor1    ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA5|one_bit_adder:add3|xor1    ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA5|one_bit_adder:add4|xor1    ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA5|four_bit_CLL:CLL1|or2                                                                              ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and5~0                                                                                         ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or5~0                                                                                          ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA5|one_bit_adder:add2|or1    ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and5~1                                  ; 1                 ; 0       ;
; B[16]                                                                                                                                                   ;                   ;         ;
;      - _8x1Mux:mux17|or1~5                                                                                                                              ; 1                 ; 0       ;
;      - _8x1Mux:mux16|or1~3                                                                                                                              ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and6~0                 ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA6|one_bit_adder:add1|xor1    ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA5|one_bit_adder:add1|xor1    ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA5|one_bit_adder:add2|xor1    ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA5|one_bit_adder:add3|xor1    ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA5|one_bit_adder:add4|xor1    ; 1                 ; 0       ;
;      - my_xor:myxor1|xor17~0                                                                                                                            ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA5|four_bit_CLL:CLL1|or1                                                                              ; 1                 ; 0       ;
;      - _8x1Mux:mux16|or1~2                                                                                                                              ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or5~1                                                                                          ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA5|one_bit_adder:add2|or1    ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA5|and4~0                    ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and5~1                                  ; 1                 ; 0       ;
; B[15]                                                                                                                                                   ;                   ;         ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and4                   ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA4|one_bit_adder:add4|xor1    ; 1                 ; 0       ;
;      - _8x1Mux:mux15|or1~0                                                                                                                              ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and4~1                                                                                         ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or4~0                                                                                          ; 1                 ; 0       ;
;      - _8x1Mux:mux15|or1~1                                                                                                                              ; 1                 ; 0       ;
; B[14]                                                                                                                                                   ;                   ;         ;
;      - _8x1Mux:mux14|or1~2                                                                                                                              ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and4                   ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA4|one_bit_adder:add4|xor1    ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA4|one_bit_adder:add3|xor1    ; 1                 ; 0       ;
;      - my_xor:myxor1|xor15~0                                                                                                                            ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA4|four_bit_CLL:CLL1|or3                                                                              ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and4~1                                                                                         ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or4~0                                                                                          ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA4|and2~0                                      ; 1                 ; 0       ;
; B[13]                                                                                                                                                   ;                   ;         ;
;      - _8x1Mux:mux13|or1~2                                                                                                                              ; 0                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and4                   ; 0                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA4|one_bit_adder:add4|xor1    ; 0                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA4|one_bit_adder:add2|xor1    ; 0                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA4|one_bit_adder:add3|xor1    ; 0                 ; 0       ;
;      - _8x1Mux:mux13|or1~1                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux14|or1~1                                                                                                                              ; 0                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA4|four_bit_CLL:CLL1|or3                                                                              ; 0                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and4~1                                                                                         ; 0                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or4~0                                                                                          ; 0                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA4|one_bit_adder:add2|or1    ; 0                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA4|and2~0                                      ; 0                 ; 0       ;
; B[12]                                                                                                                                                   ;                   ;         ;
;      - _8x1Mux:mux12|or1~2                                                                                                                              ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and4                   ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA4|one_bit_adder:add4|xor1    ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA4|one_bit_adder:add1|xor1    ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA4|one_bit_adder:add2|xor1    ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA4|one_bit_adder:add3|xor1    ; 1                 ; 0       ;
;      - my_xor:myxor1|xor13~0                                                                                                                            ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA4|and4~0                                                                                             ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and4~0                                                                                         ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA4|one_bit_adder:add1|or1    ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA4|one_bit_adder:add2|or1    ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA4|and2~0                                      ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or4~2                 ; 1                 ; 0       ;
; B[11]                                                                                                                                                   ;                   ;         ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and4                   ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA4|one_bit_adder:add4|xor1    ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA4|one_bit_adder:add1|xor1    ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA4|one_bit_adder:add2|xor1    ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA4|one_bit_adder:add3|xor1    ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA3|one_bit_adder:add4|or1                             ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA3|one_bit_adder:add4|xor1    ; 1                 ; 0       ;
;      - _8x1Mux:mux11|or1~0                                                                                                                              ; 1                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or3~0                                                           ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and3~1                                                                                         ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or3~0                                                                                          ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA4|one_bit_adder:add1|or1    ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA4|one_bit_adder:add2|or1    ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA3|one_bit_adder:add4|or1    ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA3|one_bit_adder:add4|and1~0 ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA4|and2~0                                      ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or4~2                 ; 1                 ; 0       ;
;      - _8x1Mux:mux11|or1~1                                                                                                                              ; 1                 ; 0       ;
; B[10]                                                                                                                                                   ;                   ;         ;
;      - _8x1Mux:mux10|or1~2                                                                                                                              ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and3~0                 ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA3|one_bit_adder:add3|xor1    ; 1                 ; 0       ;
;      - my_xor:myxor1|xor11~0                                                                                                                            ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA3|four_bit_CLL:CLL1|or3                                                                              ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and3~1                                                                                         ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or3~0                                                                                          ; 1                 ; 0       ;
; B[9]                                                                                                                                                    ;                   ;         ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and3~0                 ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA3|one_bit_adder:add2|xor1    ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA3|one_bit_adder:add3|xor1    ; 1                 ; 0       ;
;      - _8x1Mux:mux9|or1~0                                                                                                                               ; 1                 ; 0       ;
;      - my_xor:myxor1|xor10~0                                                                                                                            ; 1                 ; 0       ;
;      - _8x1Mux:mux10|or1~1                                                                                                                              ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA3|four_bit_CLL:CLL1|or3                                                                              ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or4~8                                          ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and3~1                                                                                         ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or3~0                                                                                          ; 1                 ; 0       ;
; B[8]                                                                                                                                                    ;                   ;         ;
;      - _8x1Mux:mux8|or1~2                                                                                                                               ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and3~0                 ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA3|one_bit_adder:add1|xor1    ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA3|one_bit_adder:add2|xor1    ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA3|one_bit_adder:add3|xor1    ; 1                 ; 0       ;
;      - _8x1Mux:mux8|or1~1                                                                                                                               ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA3|and4~0                                                                                             ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and3~0                                                                                         ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or4~8                                          ; 1                 ; 0       ;
; B[7]                                                                                                                                                    ;                   ;         ;
;      - _8x1Mux:mux7|or1~1                                                                                                                               ; 0                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and3~0                 ; 0                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or2~1                                                           ; 0                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or2~2                                                           ; 0                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA3|one_bit_adder:add1|xor1    ; 0                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA3|one_bit_adder:add2|xor1    ; 0                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA3|one_bit_adder:add3|xor1    ; 0                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|one_bit_adder:add4|xor1    ; 0                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|one_bit_adder:add4|xor1                                                                            ; 0                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and2~0                                                                                         ; 0                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or2~0                                                                                          ; 0                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or4~8                                          ; 0                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or2~0                                   ; 0                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or2~3                                   ; 0                 ; 0       ;
; B[6]                                                                                                                                                    ;                   ;         ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and3~0                 ; 1                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or2~1                                                           ; 1                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or2~2                                                           ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA3|one_bit_adder:add1|xor1    ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA3|one_bit_adder:add2|xor1    ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA3|one_bit_adder:add3|xor1    ; 1                 ; 0       ;
;      - _8x1Mux:mux6|or1~0                                                                                                                               ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|one_bit_adder:add3|xor1    ; 1                 ; 0       ;
;      - _8x1Mux:mux6|or1~1                                                                                                                               ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|one_bit_adder:add4|xor1    ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|one_bit_adder:add4|xor1                                                                            ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and2~0                                                                                         ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or2~0                                                                                          ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or4~8                                          ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or2~0                                   ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or4~1                 ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or2~3                                   ; 1                 ; 0       ;
; B[5]                                                                                                                                                    ;                   ;         ;
;      - _8x1Mux:mux5|or1~1                                                                                                                               ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and2~0                 ; 1                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or2~0                                                           ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|one_bit_adder:add2|or1                             ; 1                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|one_bit_adder:add2|xor1                                             ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|one_bit_adder:add2|xor1                                                                            ; 1                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|four_bit_CLL:CLL1|or2                                               ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|four_bit_CLL:CLL1|or2                                                                              ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and2~0                                                                                         ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or2~0                                                                                          ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or4~0                 ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|one_bit_adder:add2|or1    ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or2~1                                   ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|one_bit_adder:add2|xor1                     ; 1                 ; 0       ;
; B[4]                                                                                                                                                    ;                   ;         ;
;      - _8x1Mux:mux4|or1~2                                                                                                                               ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and2~0                 ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and2~1                 ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|one_bit_adder:add1|xor1    ; 1                 ; 0       ;
;      - _8x1Mux:mux4|or1~1                                                                                                                               ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|one_bit_adder:add2|xor1                                                                            ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|four_bit_CLL:CLL1|or2                                                                              ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or2                                                                                            ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|one_bit_adder:add1|or1    ; 1                 ; 0       ;
; B[3]                                                                                                                                                    ;                   ;         ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and2~0                 ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and2~1                 ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|one_bit_adder:add1|xor1    ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA1|one_bit_adder:add4|xor1    ; 1                 ; 0       ;
;      - _8x1Mux:mux3|or1~0                                                                                                                               ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA1|one_bit_adder:add4|xor1                                                                            ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA1|or1~1                                                                                              ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|one_bit_adder:add1|or1    ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA1|one_bit_adder:add4|or1    ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA1|or1~0                                       ; 1                 ; 0       ;
; B[2]                                                                                                                                                    ;                   ;         ;
;      - _8x1Mux:mux2|or1~2                                                                                                                               ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and2~0                 ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and2~1                 ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|one_bit_adder:add1|xor1    ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA1|one_bit_adder:add4|xor1    ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA1|one_bit_adder:add3|xor1    ; 1                 ; 0       ;
;      - _8x1Mux:mux2|or1~1                                                                                                                               ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA1|one_bit_adder:add4|xor1                                                                            ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA1|or1~1                                                                                              ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and5~0                ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|one_bit_adder:add1|or1    ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA1|one_bit_adder:add4|or1    ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and5~7                ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA1|or1~0                                       ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA1|one_bit_adder:add3|xor1                     ; 1                 ; 0       ;
; B[0]                                                                                                                                                    ;                   ;         ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and2~0                 ; 0                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and2~1                 ; 0                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|one_bit_adder:add1|xor1    ; 0                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA1|one_bit_adder:add4|xor1    ; 0                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA1|one_bit_adder:add3|xor1    ; 0                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA1|or1~0                                                               ; 0                 ; 0       ;
;      - _8x1Mux:mux0|or1~0                                                                                                                               ; 0                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA1|one_bit_adder:add2|xor1                                             ; 0                 ; 0       ;
;      - _8x1Mux:mux1|or1~0                                                                                                                               ; 0                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA1|or1~0                                                                                              ; 0                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and5~0                ; 0                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA1|one_bit_adder:add1|xor1                     ; 0                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|one_bit_adder:add1|or1    ; 0                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA1|one_bit_adder:add4|or1    ; 0                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and5~7                ; 0                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA1|or1~0                                       ; 0                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA1|one_bit_adder:add3|xor1                     ; 0                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA1|one_bit_adder:add2|xor1                     ; 0                 ; 0       ;
; B[1]                                                                                                                                                    ;                   ;         ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and2~0                 ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and2~1                 ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|one_bit_adder:add1|xor1    ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA1|one_bit_adder:add4|xor1    ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|my_twos_complement:tws1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA1|one_bit_adder:add3|xor1    ; 1                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA1|or1~0                                                               ; 1                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA1|one_bit_adder:add2|xor1                                             ; 1                 ; 0       ;
;      - _8x1Mux:mux1|or1~0                                                                                                                               ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA1|or1~0                                                                                              ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and5~0                ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|one_bit_adder:add1|or1    ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA1|one_bit_adder:add4|or1    ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|is_less_than:is_lt1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and5~7                ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA1|or1~0                                       ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA1|one_bit_adder:add3|xor1                     ; 1                 ; 0       ;
;      - mod:mod1|mod_dp:moddp1|thirty_two_bit_subtractor:subb1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA1|one_bit_adder:add2|xor1                     ; 1                 ; 0       ;
;      - _8x1Mux:mux1|or1~1                                                                                                                               ; 1                 ; 0       ;
; A[30]                                                                                                                                                   ;                   ;         ;
;      - mod:mod1|mod_dp:moddp1|temp[30]                                                                                                                  ; 0                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|and4~0                                             ; 0                 ; 0       ;
;      - _8x1Mux:mux0|and5~1                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux30|and7                                                                                                                               ; 0                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|one_bit_adder:add3|xor1                                                                            ; 0                 ; 0       ;
;      - _8x1Mux:mux30|or1~0                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux31|and7                                                                                                                               ; 0                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|one_bit_adder:add4|xor1                                                                            ; 0                 ; 0       ;
; A[29]                                                                                                                                                   ;                   ;         ;
;      - mod:mod1|mod_dp:moddp1|temp[29]                                                                                                                  ; 0                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|one_bit_adder:add2|or1                             ; 0                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|and3~0                                             ; 0                 ; 0       ;
;      - _8x1Mux:mux29|and7                                                                                                                               ; 0                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|one_bit_adder:add2|xor1                                                                            ; 0                 ; 0       ;
;      - _8x1Mux:mux29|or1~0                                                                                                                              ; 0                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|one_bit_adder:add3|xor1                                                                            ; 0                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|one_bit_adder:add4|xor1                                                                            ; 0                 ; 0       ;
; A[28]                                                                                                                                                   ;                   ;         ;
;      - mod:mod1|mod_dp:moddp1|temp[28]                                                                                                                  ; 1                 ; 0       ;
;      - _8x1Mux:mux0|or1~1                                                                                                                               ; 1                 ; 0       ;
;      - _8x1Mux:mux28|and7                                                                                                                               ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|one_bit_adder:add1|xor1                                                                            ; 1                 ; 0       ;
;      - _8x1Mux:mux28|or1~0                                                                                                                              ; 1                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|four_bit_CLL:CLL1|or1~0                                             ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|four_bit_CLL:CLL1|or1~0                                                                            ; 1                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA8|four_bit_CLL:CLL1|and2                                              ; 1                 ; 0       ;
; A[20]                                                                                                                                                   ;                   ;         ;
;      - mod:mod1|mod_dp:moddp1|temp[20]                                                                                                                  ; 1                 ; 0       ;
;      - _8x1Mux:mux20|or1~2                                                                                                                              ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and6~0                                         ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or6~1                                          ; 1                 ; 0       ;
;      - _8x1Mux:mux20|or1~0                                                                                                                              ; 1                 ; 0       ;
;      - _8x1Mux:mux20|or1~1                                                                                                                              ; 1                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA6|four_bit_CLL:CLL1|or1                                               ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA6|one_bit_adder:add2|xor1                                                                            ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA6|four_bit_CLL:CLL1|or2                                                                              ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and6~0                                                                                         ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or6~1                                                                                          ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and7~0                                                                                         ; 1                 ; 0       ;
; A[21]                                                                                                                                                   ;                   ;         ;
;      - mod:mod1|mod_dp:moddp1|temp[21]                                                                                                                  ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and6~0                                         ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or6~1                                          ; 1                 ; 0       ;
;      - _8x1Mux:mux21|or1~0                                                                                                                              ; 1                 ; 0       ;
;      - _8x1Mux:mux21|or1~1                                                                                                                              ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA6|one_bit_adder:add2|xor1                                                                            ; 1                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA6|four_bit_CLL:CLL1|or2                                               ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA6|four_bit_CLL:CLL1|or2                                                                              ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and6~1                                                                                         ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or6~0                                                                                          ; 1                 ; 0       ;
; A[22]                                                                                                                                                   ;                   ;         ;
;      - mod:mod1|mod_dp:moddp1|temp[22]                                                                                                                  ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA6|and3~0                                             ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or6~0                                          ; 1                 ; 0       ;
;      - _8x1Mux:mux22|and7                                                                                                                               ; 1                 ; 0       ;
;      - _8x1Mux:mux22|or1~0                                                                                                                              ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA6|one_bit_adder:add3|xor1                                                                            ; 1                 ; 0       ;
;      - _8x1Mux:mux23|and7                                                                                                                               ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA6|one_bit_adder:add4|xor1                                                                            ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and6~1                                                                                         ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or6~0                                                                                          ; 1                 ; 0       ;
; A[23]                                                                                                                                                   ;                   ;         ;
;      - mod:mod1|mod_dp:moddp1|temp[23]                                                                                                                  ; 0                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA6|and3~0                                             ; 0                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or6~0                                          ; 0                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA6|one_bit_adder:add4|xor1~0                                           ; 0                 ; 0       ;
;      - _8x1Mux:mux23|or1~0                                                                                                                              ; 0                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA6|one_bit_adder:add4|xor1                                                                            ; 0                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and6~1                                                                                         ; 0                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or6~0                                                                                          ; 0                 ; 0       ;
; A[16]                                                                                                                                                   ;                   ;         ;
;      - mod:mod1|mod_dp:moddp1|temp[16]                                                                                                                  ; 1                 ; 0       ;
;      - _8x1Mux:mux17|or1~5                                                                                                                              ; 1                 ; 0       ;
;      - _8x1Mux:mux16|or1~3                                                                                                                              ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or5~1                                          ; 1                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and5~0                                                          ; 1                 ; 0       ;
;      - _8x1Mux:mux16|or1~0                                                                                                                              ; 1                 ; 0       ;
;      - my_xor:myxor1|xor17~0                                                                                                                            ; 1                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA5|four_bit_CLL:CLL1|or1                                               ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA5|four_bit_CLL:CLL1|or1                                                                              ; 1                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or5                                                             ; 1                 ; 0       ;
;      - _8x1Mux:mux16|or1~2                                                                                                                              ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or5~1                                                                                          ; 1                 ; 0       ;
; A[17]                                                                                                                                                   ;                   ;         ;
;      - mod:mod1|mod_dp:moddp1|temp[17]                                                                                                                  ; 1                 ; 0       ;
;      - _8x1Mux:mux18|or1~5                                                                                                                              ; 1                 ; 0       ;
;      - _8x1Mux:mux17|or1~1                                                                                                                              ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA5|one_bit_adder:add2|or1                             ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or5~0                                          ; 1                 ; 0       ;
;      - _8x1Mux:mux17|or1~0                                                                                                                              ; 1                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA5|four_bit_CLL:CLL1|or2                                               ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA5|four_bit_CLL:CLL1|or2                                                                              ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and5~0                                                                                         ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or5~0                                                                                          ; 1                 ; 0       ;
;      - _8x1Mux:mux17|or1~5                                                                                                                              ; 1                 ; 0       ;
; A[18]                                                                                                                                                   ;                   ;         ;
;      - mod:mod1|mod_dp:moddp1|temp[18]                                                                                                                  ; 1                 ; 0       ;
;      - _8x1Mux:mux18|or1~1                                                                                                                              ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA5|and3~0                                             ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or5~0                                          ; 1                 ; 0       ;
;      - _8x1Mux:mux18|or1~0                                                                                                                              ; 1                 ; 0       ;
;      - _8x1Mux:mux19|and7                                                                                                                               ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA5|one_bit_adder:add4|xor1                                                                            ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and5~0                                                                                         ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or5~0                                                                                          ; 1                 ; 0       ;
;      - _8x1Mux:mux18|or1~5                                                                                                                              ; 1                 ; 0       ;
; A[19]                                                                                                                                                   ;                   ;         ;
;      - mod:mod1|mod_dp:moddp1|temp[19]                                                                                                                  ; 0                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA5|and3~0                                             ; 0                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or5~0                                          ; 0                 ; 0       ;
;      - _8x1Mux:mux19|and7                                                                                                                               ; 0                 ; 0       ;
;      - _8x1Mux:mux19|or1~0                                                                                                                              ; 0                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA5|one_bit_adder:add4|xor1                                                                            ; 0                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and5~0                                                                                         ; 0                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or5~0                                                                                          ; 0                 ; 0       ;
; A[15]                                                                                                                                                   ;                   ;         ;
;      - mod:mod1|mod_dp:moddp1|temp[15]                                                                                                                  ; 0                 ; 0       ;
;      - _8x1Mux:mux15|or1~1                                                                                                                              ; 0                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or5~2                                          ; 0                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA4|one_bit_adder:add4|xor1                                             ; 0                 ; 0       ;
;      - _8x1Mux:mux15|or1~0                                                                                                                              ; 0                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA4|one_bit_adder:add4|or1                             ; 0                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or4~0                                                           ; 0                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and4~1                                                                                         ; 0                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or4~0                                                                                          ; 0                 ; 0       ;
; A[12]                                                                                                                                                   ;                   ;         ;
;      - mod:mod1|mod_dp:moddp1|temp[12]                                                                                                                  ; 1                 ; 0       ;
;      - _8x1Mux:mux12|or1~2                                                                                                                              ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or4~5                                          ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or4~6                                          ; 1                 ; 0       ;
;      - _8x1Mux:mux12|or1~0                                                                                                                              ; 1                 ; 0       ;
;      - my_xor:myxor1|xor13~0                                                                                                                            ; 1                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA4|four_bit_CLL:CLL1|or1                                               ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA4|and4~0                                                                                             ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and4~0                                                                                         ; 1                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or4                                                             ; 1                 ; 0       ;
; A[13]                                                                                                                                                   ;                   ;         ;
;      - mod:mod1|mod_dp:moddp1|temp[13]                                                                                                                  ; 0                 ; 0       ;
;      - _8x1Mux:mux13|or1~2                                                                                                                              ; 0                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and4~0                                                          ; 0                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or4~7                                          ; 0                 ; 0       ;
;      - _8x1Mux:mux13|or1~0                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux13|or1~1                                                                                                                              ; 0                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA4|four_bit_CLL:CLL1|or2                                               ; 0                 ; 0       ;
;      - _8x1Mux:mux14|or1~1                                                                                                                              ; 0                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA4|four_bit_CLL:CLL1|or3                                                                              ; 0                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or4~0                                                           ; 0                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and4~1                                                                                         ; 0                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or4~0                                                                                          ; 0                 ; 0       ;
; A[14]                                                                                                                                                   ;                   ;         ;
;      - mod:mod1|mod_dp:moddp1|temp[14]                                                                                                                  ; 1                 ; 0       ;
;      - _8x1Mux:mux14|or1~2                                                                                                                              ; 1                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and4~0                                                          ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or4~7                                          ; 1                 ; 0       ;
;      - _8x1Mux:mux14|or1~0                                                                                                                              ; 1                 ; 0       ;
;      - my_xor:myxor1|xor15~0                                                                                                                            ; 1                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA4|one_bit_adder:add4|xor1                                             ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA4|four_bit_CLL:CLL1|or3                                                                              ; 1                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or4~0                                                           ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and4~1                                                                                         ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or4~0                                                                                          ; 1                 ; 0       ;
; A[11]                                                                                                                                                   ;                   ;         ;
;      - mod:mod1|mod_dp:moddp1|temp[11]                                                                                                                  ; 1                 ; 0       ;
;      - _8x1Mux:mux11|or1~1                                                                                                                              ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA3|one_bit_adder:add4|or1                             ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or4~6                                          ; 1                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA3|one_bit_adder:add4|xor1                                             ; 1                 ; 0       ;
;      - _8x1Mux:mux11|or1~0                                                                                                                              ; 1                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or3~0                                                           ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and3~1                                                                                         ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or3~0                                                                                          ; 1                 ; 0       ;
; A[4]                                                                                                                                                    ;                   ;         ;
;      - mod:mod1|mod_dp:moddp1|temp[4]                                                                                                                   ; 1                 ; 0       ;
;      - _8x1Mux:mux4|or1~2                                                                                                                               ; 1                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or2~0                                                           ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|one_bit_adder:add1|or1                             ; 1                 ; 0       ;
;      - _8x1Mux:mux4|or1~0                                                                                                                               ; 1                 ; 0       ;
;      - _8x1Mux:mux4|or1~1                                                                                                                               ; 1                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|four_bit_CLL:CLL1|or1                                               ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|one_bit_adder:add2|xor1                                                                            ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|four_bit_CLL:CLL1|or2                                                                              ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or2                                                                                            ; 1                 ; 0       ;
; A[5]                                                                                                                                                    ;                   ;         ;
;      - mod:mod1|mod_dp:moddp1|temp[5]                                                                                                                   ; 1                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or2~0                                                           ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|one_bit_adder:add2|or1                             ; 1                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|one_bit_adder:add2|xor1                                             ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|one_bit_adder:add2|xor1                                                                            ; 1                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|four_bit_CLL:CLL1|or2                                               ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|four_bit_CLL:CLL1|or2                                                                              ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and2~0                                                                                         ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or2~0                                                                                          ; 1                 ; 0       ;
;      - _8x1Mux:mux5|or1~1                                                                                                                               ; 1                 ; 0       ;
; A[3]                                                                                                                                                    ;                   ;         ;
;      - mod:mod1|mod_dp:moddp1|temp[3]                                                                                                                   ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or4~1                                          ; 1                 ; 0       ;
;      - _8x1Mux:mux3|or1~0                                                                                                                               ; 1                 ; 0       ;
;      - _8x1Mux:mux3|or1~1                                                                                                                               ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA1|one_bit_adder:add4|xor1                                                                            ; 1                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA1|or1~1                                                               ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA1|or1~1                                                                                              ; 1                 ; 0       ;
; A[2]                                                                                                                                                    ;                   ;         ;
;      - mod:mod1|mod_dp:moddp1|temp[2]                                                                                                                   ; 1                 ; 0       ;
;      - _8x1Mux:mux2|or1~2                                                                                                                               ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or4~0                                          ; 1                 ; 0       ;
;      - _8x1Mux:mux2|or1~0                                                                                                                               ; 1                 ; 0       ;
;      - _8x1Mux:mux2|or1~1                                                                                                                               ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA1|one_bit_adder:add4|xor1                                                                            ; 1                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA1|or1~1                                                               ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA1|or1~1                                                                                              ; 1                 ; 0       ;
; A[1]                                                                                                                                                    ;                   ;         ;
;      - mod:mod1|mod_dp:moddp1|temp[1]                                                                                                                   ; 1                 ; 0       ;
;      - _8x1Mux:mux1|or1~1                                                                                                                               ; 1                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA1|or1~0                                                               ; 1                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA1|one_bit_adder:add2|xor1                                             ; 1                 ; 0       ;
;      - _8x1Mux:mux1|or1~0                                                                                                                               ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA1|or1~0                                                                                              ; 1                 ; 0       ;
; A[0]                                                                                                                                                    ;                   ;         ;
;      - mod:mod1|mod_dp:moddp1|temp[0]                                                                                                                   ; 1                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA1|or1~0                                                               ; 1                 ; 0       ;
;      - _8x1Mux:mux0|or1~0                                                                                                                               ; 1                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA1|one_bit_adder:add2|xor1                                             ; 1                 ; 0       ;
;      - _8x1Mux:mux1|or1~0                                                                                                                               ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA1|or1~0                                                                                              ; 1                 ; 0       ;
; A[6]                                                                                                                                                    ;                   ;         ;
;      - mod:mod1|mod_dp:moddp1|temp[6]                                                                                                                   ; 1                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or2~1                                                           ; 1                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or2~2                                                           ; 1                 ; 0       ;
;      - _8x1Mux:mux6|or1~0                                                                                                                               ; 1                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|one_bit_adder:add3|xor1~0                                           ; 1                 ; 0       ;
;      - _8x1Mux:mux6|or1~1                                                                                                                               ; 1                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|one_bit_adder:add4|xor1                                             ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|one_bit_adder:add4|xor1                                                                            ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and2~0                                                                                         ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or2~0                                                                                          ; 1                 ; 0       ;
; A[7]                                                                                                                                                    ;                   ;         ;
;      - mod:mod1|mod_dp:moddp1|temp[7]                                                                                                                   ; 0                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or2~1                                                           ; 0                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or2~2                                                           ; 0                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|one_bit_adder:add4|xor1                                             ; 0                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA2|one_bit_adder:add4|xor1                                                                            ; 0                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and2~0                                                                                         ; 0                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or2~0                                                                                          ; 0                 ; 0       ;
;      - _8x1Mux:mux7|or1~1                                                                                                                               ; 0                 ; 0       ;
; A[8]                                                                                                                                                    ;                   ;         ;
;      - mod:mod1|mod_dp:moddp1|temp[8]                                                                                                                   ; 0                 ; 0       ;
;      - _8x1Mux:mux8|or1~2                                                                                                                               ; 0                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or4~3                                          ; 0                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or4~4                                          ; 0                 ; 0       ;
;      - _8x1Mux:mux8|or1~0                                                                                                                               ; 0                 ; 0       ;
;      - _8x1Mux:mux8|or1~1                                                                                                                               ; 0                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA3|four_bit_CLL:CLL1|or1                                               ; 0                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA3|and4~0                                                                                             ; 0                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and3~0                                                                                         ; 0                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or3                                                             ; 0                 ; 0       ;
; A[9]                                                                                                                                                    ;                   ;         ;
;      - mod:mod1|mod_dp:moddp1|temp[9]                                                                                                                   ; 1                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA3|and4~0                                                              ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or4~3                                          ; 1                 ; 0       ;
;      - _8x1Mux:mux9|or1~0                                                                                                                               ; 1                 ; 0       ;
;      - _8x1Mux:mux9|or1~1                                                                                                                               ; 1                 ; 0       ;
;      - my_xor:myxor1|xor10~0                                                                                                                            ; 1                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA3|four_bit_CLL:CLL1|or2                                               ; 1                 ; 0       ;
;      - _8x1Mux:mux10|or1~1                                                                                                                              ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA3|four_bit_CLL:CLL1|or3                                                                              ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or4~8                                          ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and3~1                                                                                         ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or3~0                                                                                          ; 1                 ; 0       ;
; A[10]                                                                                                                                                   ;                   ;         ;
;      - mod:mod1|mod_dp:moddp1|temp[10]                                                                                                                  ; 1                 ; 0       ;
;      - _8x1Mux:mux10|or1~2                                                                                                                              ; 1                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA3|and4~0                                                              ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or4~3                                          ; 1                 ; 0       ;
;      - _8x1Mux:mux10|or1~0                                                                                                                              ; 1                 ; 0       ;
;      - my_xor:myxor1|xor11~0                                                                                                                            ; 1                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA3|one_bit_adder:add4|xor1                                             ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA3|four_bit_CLL:CLL1|or3                                                                              ; 1                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or3~0                                                           ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and3~1                                                                                         ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or3~0                                                                                          ; 1                 ; 0       ;
; A[24]                                                                                                                                                   ;                   ;         ;
;      - mod:mod1|mod_dp:moddp1|temp[24]                                                                                                                  ; 1                 ; 0       ;
;      - _8x1Mux:mux24|or1~2                                                                                                                              ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and7~0                                         ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or7~1                                          ; 1                 ; 0       ;
;      - _8x1Mux:mux24|or1~0                                                                                                                              ; 1                 ; 0       ;
;      - _8x1Mux:mux25|and7                                                                                                                               ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA7|and4~0                                                                                             ; 1                 ; 0       ;
;      - _8x1Mux:mux24|or1~1                                                                                                                              ; 1                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA7|four_bit_CLL:CLL1|or2                                               ; 1                 ; 0       ;
;      - _8x1Mux:mux24|or1~6                                                                                                                              ; 1                 ; 0       ;
; A[25]                                                                                                                                                   ;                   ;         ;
;      - mod:mod1|mod_dp:moddp1|temp[25]                                                                                                                  ; 0                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and7~0                                         ; 0                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or7~1                                          ; 0                 ; 0       ;
;      - _8x1Mux:mux25|and7                                                                                                                               ; 0                 ; 0       ;
;      - _8x1Mux:mux25|or1~0                                                                                                                              ; 0                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA7|one_bit_adder:add2|xor1                                                                            ; 0                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA7|four_bit_CLL:CLL1|or2                                               ; 0                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA7|one_bit_adder:add3|xor1                                                                            ; 0                 ; 0       ;
;      - _8x1Mux:mux27|or1~0                                                                                                                              ; 0                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and7~1                                                                                         ; 0                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or7~0                                                                                          ; 0                 ; 0       ;
; A[26]                                                                                                                                                   ;                   ;         ;
;      - mod:mod1|mod_dp:moddp1|temp[26]                                                                                                                  ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA7|and3~0                                             ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or7~0                                          ; 1                 ; 0       ;
;      - _8x1Mux:mux26|and7                                                                                                                               ; 1                 ; 0       ;
;      - _8x1Mux:mux26|or1~0                                                                                                                              ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|four_bit_CLA:CLA7|one_bit_adder:add3|xor1                                                                            ; 1                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA7|one_bit_adder:add4|xor1                                             ; 1                 ; 0       ;
;      - _8x1Mux:mux27|or1~0                                                                                                                              ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and7~1                                                                                         ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or7~0                                                                                          ; 1                 ; 0       ;
; A[27]                                                                                                                                                   ;                   ;         ;
;      - mod:mod1|mod_dp:moddp1|temp[27]                                                                                                                  ; 1                 ; 0       ;
;      - _8x1Mux:mux27|or1~2                                                                                                                              ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|four_bit_CLA:CLA7|and3~0                                             ; 1                 ; 0       ;
;      - is_less_than:lt_1|thirty_two_bit_subtractor:sub|thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or7~0                                          ; 1                 ; 0       ;
;      - thirty_two_bit_subtractor:sub1|thirty_two_bit_adder:adder1|four_bit_CLA:CLA7|one_bit_adder:add4|xor1                                             ; 1                 ; 0       ;
;      - _8x1Mux:mux27|or1~1                                                                                                                              ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|and7~1                                                                                         ; 1                 ; 0       ;
;      - thirty_two_bit_adder:adder1|second_level_CLL:CLL1|or7~0                                                                                          ; 1                 ; 0       ;
; select[0]                                                                                                                                               ;                   ;         ;
;      - _8x1Mux:mux27|or1~2                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux24|or1~2                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux20|or1~2                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux18|or1~1                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux17|or1~1                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux16|or1~3                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux15|or1~1                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux14|or1~2                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux13|or1~2                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux12|or1~2                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux11|or1~1                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux10|or1~2                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux8|or1~2                                                                                                                               ; 0                 ; 0       ;
;      - _8x1Mux:mux7|or1~1                                                                                                                               ; 0                 ; 0       ;
;      - _8x1Mux:mux5|or1~1                                                                                                                               ; 0                 ; 0       ;
;      - _8x1Mux:mux4|or1~2                                                                                                                               ; 0                 ; 0       ;
;      - _8x1Mux:mux2|or1~2                                                                                                                               ; 0                 ; 0       ;
;      - _8x1Mux:mux1|or1~1                                                                                                                               ; 0                 ; 0       ;
;      - _8x1Mux:mux0|and5~0                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux0|or1~0                                                                                                                               ; 0                 ; 0       ;
;      - _8x1Mux:mux19|and7~0                                                                                                                             ; 0                 ; 0       ;
;      - _8x1Mux:mux3|or1~0                                                                                                                               ; 0                 ; 0       ;
;      - _8x1Mux:mux3|or1~2                                                                                                                               ; 0                 ; 0       ;
;      - _8x1Mux:mux5|or1~0                                                                                                                               ; 0                 ; 0       ;
;      - _8x1Mux:mux6|or1~0                                                                                                                               ; 0                 ; 0       ;
;      - _8x1Mux:mux6|or1~1                                                                                                                               ; 0                 ; 0       ;
;      - _8x1Mux:mux7|or1~0                                                                                                                               ; 0                 ; 0       ;
;      - _8x1Mux:mux9|or1~0                                                                                                                               ; 0                 ; 0       ;
;      - _8x1Mux:mux9|or1~2                                                                                                                               ; 0                 ; 0       ;
;      - _8x1Mux:mux0|and6~0                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux19|or1~0                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux21|or1~0                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux21|or1~2                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux22|or1~0                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux23|or1~0                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux25|or1~0                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux26|or1~0                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux28|or1~0                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux29|or1~0                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux30|or1~0                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux31|or1~0                                                                                                                              ; 0                 ; 0       ;
; select[1]                                                                                                                                               ;                   ;         ;
;      - _8x1Mux:mux27|or1~2                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux24|or1~6                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux18|or1~5                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux17|or1~5                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux15|or1~1                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux11|or1~1                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux7|or1~1                                                                                                                               ; 0                 ; 0       ;
;      - _8x1Mux:mux5|or1~1                                                                                                                               ; 0                 ; 0       ;
;      - _8x1Mux:mux1|or1~1                                                                                                                               ; 0                 ; 0       ;
;      - _8x1Mux:mux0|and5~0                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux0|or1~0                                                                                                                               ; 0                 ; 0       ;
;      - _8x1Mux:mux1|or1~0                                                                                                                               ; 0                 ; 0       ;
;      - _8x1Mux:mux19|and7~0                                                                                                                             ; 0                 ; 0       ;
;      - _8x1Mux:mux2|or1~1                                                                                                                               ; 0                 ; 0       ;
;      - _8x1Mux:mux3|or1~0                                                                                                                               ; 0                 ; 0       ;
;      - _8x1Mux:mux3|or1~2                                                                                                                               ; 0                 ; 0       ;
;      - _8x1Mux:mux4|or1~1                                                                                                                               ; 0                 ; 0       ;
;      - _8x1Mux:mux5|or1~0                                                                                                                               ; 0                 ; 0       ;
;      - _8x1Mux:mux6|or1~0                                                                                                                               ; 0                 ; 0       ;
;      - _8x1Mux:mux6|or1~1                                                                                                                               ; 0                 ; 0       ;
;      - _8x1Mux:mux7|or1~0                                                                                                                               ; 0                 ; 0       ;
;      - _8x1Mux:mux8|or1~1                                                                                                                               ; 0                 ; 0       ;
;      - _8x1Mux:mux9|or1~0                                                                                                                               ; 0                 ; 0       ;
;      - _8x1Mux:mux9|or1~2                                                                                                                               ; 0                 ; 0       ;
;      - _8x1Mux:mux10|or1~1                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux11|or1~0                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux12|or1~1                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux13|or1~1                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux14|or1~1                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux15|or1~0                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux16|or1~1                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux19|or1~0                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux19|or1~1                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux20|or1~1                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux21|or1~0                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux21|or1~2                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux22|or1~0                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux22|or1~1                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux23|or1~0                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux23|or1~1                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux25|or1~0                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux25|or1~1                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux26|or1~0                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux26|or1~1                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux27|or1~1                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux28|or1~0                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux28|or1~1                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux29|or1~0                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux29|or1~1                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux30|or1~0                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux30|or1~1                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux31|or1~0                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux31|or1~1                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux24|or1~2                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux20|or1~2                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux18|or1~1                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux17|or1~1                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux16|or1~3                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux14|or1~2                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux13|or1~2                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux12|or1~2                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux10|or1~2                                                                                                                              ; 0                 ; 0       ;
;      - _8x1Mux:mux8|or1~2                                                                                                                               ; 0                 ; 0       ;
;      - _8x1Mux:mux4|or1~2                                                                                                                               ; 0                 ; 0       ;
;      - _8x1Mux:mux2|or1~2                                                                                                                               ; 0                 ; 0       ;
; select[2]                                                                                                                                               ;                   ;         ;
;      - _8x1Mux:mux27|or1~2                                                                                                                              ; 1                 ; 0       ;
;      - _8x1Mux:mux24|or1~2                                                                                                                              ; 1                 ; 0       ;
;      - _8x1Mux:mux20|or1~2                                                                                                                              ; 1                 ; 0       ;
;      - _8x1Mux:mux18|or1~1                                                                                                                              ; 1                 ; 0       ;
;      - _8x1Mux:mux17|or1~1                                                                                                                              ; 1                 ; 0       ;
;      - _8x1Mux:mux16|or1~3                                                                                                                              ; 1                 ; 0       ;
;      - _8x1Mux:mux15|or1~1                                                                                                                              ; 1                 ; 0       ;
;      - _8x1Mux:mux14|or1~2                                                                                                                              ; 1                 ; 0       ;
;      - _8x1Mux:mux13|or1~2                                                                                                                              ; 1                 ; 0       ;
;      - _8x1Mux:mux12|or1~2                                                                                                                              ; 1                 ; 0       ;
;      - _8x1Mux:mux11|or1~1                                                                                                                              ; 1                 ; 0       ;
;      - _8x1Mux:mux10|or1~2                                                                                                                              ; 1                 ; 0       ;
;      - _8x1Mux:mux8|or1~2                                                                                                                               ; 1                 ; 0       ;
;      - _8x1Mux:mux7|or1~1                                                                                                                               ; 1                 ; 0       ;
;      - _8x1Mux:mux5|or1~1                                                                                                                               ; 1                 ; 0       ;
;      - _8x1Mux:mux4|or1~2                                                                                                                               ; 1                 ; 0       ;
;      - _8x1Mux:mux2|or1~2                                                                                                                               ; 1                 ; 0       ;
;      - _8x1Mux:mux1|or1~1                                                                                                                               ; 1                 ; 0       ;
;      - _8x1Mux:mux0|and5~0                                                                                                                              ; 1                 ; 0       ;
;      - _8x1Mux:mux0|or1~0                                                                                                                               ; 1                 ; 0       ;
;      - _8x1Mux:mux3|or1~3                                                                                                                               ; 1                 ; 0       ;
;      - _8x1Mux:mux6|or1~2                                                                                                                               ; 1                 ; 0       ;
;      - _8x1Mux:mux9|or1~3                                                                                                                               ; 1                 ; 0       ;
;      - _8x1Mux:mux0|and6~0                                                                                                                              ; 1                 ; 0       ;
;      - _8x1Mux:mux19|and7~1                                                                                                                             ; 1                 ; 0       ;
;      - _8x1Mux:mux19|or1~0                                                                                                                              ; 1                 ; 0       ;
;      - _8x1Mux:mux21|or1~3                                                                                                                              ; 1                 ; 0       ;
;      - _8x1Mux:mux22|or1~0                                                                                                                              ; 1                 ; 0       ;
;      - _8x1Mux:mux23|or1~0                                                                                                                              ; 1                 ; 0       ;
;      - _8x1Mux:mux25|or1~0                                                                                                                              ; 1                 ; 0       ;
;      - _8x1Mux:mux26|or1~0                                                                                                                              ; 1                 ; 0       ;
;      - _8x1Mux:mux28|or1~0                                                                                                                              ; 1                 ; 0       ;
;      - _8x1Mux:mux29|or1~0                                                                                                                              ; 1                 ; 0       ;
;      - _8x1Mux:mux30|or1~0                                                                                                                              ; 1                 ; 0       ;
;      - _8x1Mux:mux31|or1~0                                                                                                                              ; 1                 ; 0       ;
; clk                                                                                                                                                     ;                   ;         ;
; rst                                                                                                                                                     ;                   ;         ;
;      - mod:mod1|mod_cu:modcu1|curr_state.S0~0                                                                                                           ; 1                 ; 0       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                  ;
+--------------------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                 ; Location          ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk                                  ; PIN_M16           ; 65      ; Clock        ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; mod:mod1|mod_cu:modcu1|curr_state.S0 ; FF_X23_Y6_N35     ; 33      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; mod:mod1|mod_dp:moddp1|R[15]~2       ; LABCELL_X24_Y7_N3 ; 64      ; Clock enable ; no     ; --                   ; --               ; --                        ;
+--------------------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_M16  ; 65      ; Global Clock         ; GCLK10           ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------+
; Routing Usage Summary                                  ;
+------------------------------+-------------------------+
; Routing Resource Type        ; Usage                   ;
+------------------------------+-------------------------+
; Block interconnects          ; 784 / 374,484 ( < 1 % ) ;
; C12 interconnects            ; 62 / 16,664 ( < 1 % )   ;
; C2 interconnects             ; 268 / 155,012 ( < 1 % ) ;
; C4 interconnects             ; 182 / 72,600 ( < 1 % )  ;
; DQS bus muxes                ; 0 / 30 ( 0 % )          ;
; DQS-18 I/O buses             ; 0 / 30 ( 0 % )          ;
; DQS-9 I/O buses              ; 0 / 30 ( 0 % )          ;
; Direct links                 ; 51 / 374,484 ( < 1 % )  ;
; Global clocks                ; 1 / 16 ( 6 % )          ;
; Horizontal periphery clocks  ; 0 / 72 ( 0 % )          ;
; Local interconnects          ; 190 / 112,960 ( < 1 % ) ;
; Quadrant clocks              ; 0 / 88 ( 0 % )          ;
; R14 interconnects            ; 156 / 15,868 ( < 1 % )  ;
; R14/C12 interconnect drivers ; 158 / 27,256 ( < 1 % )  ;
; R3 interconnects             ; 312 / 169,296 ( < 1 % ) ;
; R6 interconnects             ; 544 / 330,800 ( < 1 % ) ;
; Spine clocks                 ; 2 / 480 ( < 1 % )       ;
; Wire stub REs                ; 0 / 20,834 ( 0 % )      ;
+------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000001    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000047    ; IO_000046    ; IO_000045    ; IO_000027    ; IO_000026    ; IO_000024    ; IO_000023    ; IO_000022    ; IO_000021    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 101       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 32           ; 0            ; 0            ; 0            ; 0            ; 32           ; 0            ; 0            ; 0            ; 0            ; 32           ; 0            ; 101       ; 101       ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; Total Inapplicable ; 101          ; 101          ; 101          ; 101          ; 101          ; 0         ; 101          ; 101          ; 101          ; 101          ; 101          ; 101          ; 101          ; 69           ; 101          ; 101          ; 101          ; 101          ; 69           ; 101          ; 101          ; 101          ; 101          ; 69           ; 101          ; 0         ; 0         ; 101          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; R[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; R[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; R[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; R[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; R[4]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; R[5]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; R[6]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; R[7]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; R[8]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; R[9]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; R[10]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; R[11]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; R[12]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; R[13]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; R[14]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; R[15]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; R[16]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; R[17]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; R[18]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; R[19]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; R[20]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; R[21]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; R[22]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; R[23]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; R[24]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; R[25]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; R[26]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; R[27]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; R[28]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; R[29]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; R[30]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; R[31]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; A[31]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; B[31]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; B[30]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; B[29]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; B[28]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; B[27]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; B[26]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; B[25]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; B[24]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; B[23]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; B[22]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; B[21]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; B[20]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; B[19]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; B[18]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; B[17]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; B[16]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; B[15]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; B[14]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; B[13]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; B[12]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; B[11]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; B[10]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; B[9]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; B[8]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; B[7]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; B[6]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; B[5]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; B[4]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; B[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; B[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; B[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; B[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; A[30]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; A[29]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; A[28]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; A[20]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; A[21]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; A[22]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; A[23]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; A[16]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; A[17]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; A[18]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; A[19]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; A[15]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; A[12]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; A[13]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; A[14]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; A[11]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; A[4]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; A[5]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; A[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; A[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; A[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; A[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; A[6]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; A[7]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; A[8]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; A[9]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; A[10]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; A[24]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; A[25]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; A[26]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; A[27]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; select[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; select[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; select[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; rst                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 8.6               ;
; clk,I/O         ; clk                  ; 1.2               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+---------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                         ;
+---------------------------------+---------------------------------+-------------------+
; Source Register                 ; Destination Register            ; Delay Added in ns ;
+---------------------------------+---------------------------------+-------------------+
; mod:mod1|mod_dp:moddp1|temp[30] ; mod:mod1|mod_dp:moddp1|temp[31] ; 0.438             ;
; mod:mod1|mod_dp:moddp1|temp[29] ; mod:mod1|mod_dp:moddp1|temp[31] ; 0.438             ;
; mod:mod1|mod_dp:moddp1|temp[26] ; mod:mod1|mod_dp:moddp1|temp[27] ; 0.438             ;
; mod:mod1|mod_dp:moddp1|temp[21] ; mod:mod1|mod_dp:moddp1|temp[23] ; 0.438             ;
; mod:mod1|mod_dp:moddp1|temp[22] ; mod:mod1|mod_dp:moddp1|temp[23] ; 0.438             ;
; mod:mod1|mod_dp:moddp1|temp[0]  ; mod:mod1|mod_dp:moddp1|temp[2]  ; 0.437             ;
; mod:mod1|mod_dp:moddp1|temp[20] ; mod:mod1|mod_dp:moddp1|temp[21] ; 0.433             ;
; mod:mod1|mod_dp:moddp1|temp[17] ; mod:mod1|mod_dp:moddp1|temp[18] ; 0.430             ;
; mod:mod1|mod_dp:moddp1|temp[16] ; mod:mod1|mod_dp:moddp1|temp[18] ; 0.427             ;
; mod:mod1|mod_dp:moddp1|temp[6]  ; mod:mod1|mod_dp:moddp1|temp[7]  ; 0.401             ;
; mod:mod1|mod_dp:moddp1|temp[12] ; mod:mod1|mod_dp:moddp1|temp[13] ; 0.375             ;
; mod:mod1|mod_dp:moddp1|temp[18] ; mod:mod1|mod_dp:moddp1|temp[19] ; 0.374             ;
; mod:mod1|mod_dp:moddp1|temp[8]  ; mod:mod1|mod_dp:moddp1|temp[9]  ; 0.368             ;
; mod:mod1|mod_dp:moddp1|temp[28] ; mod:mod1|mod_dp:moddp1|temp[30] ; 0.279             ;
; mod:mod1|mod_dp:moddp1|temp[19] ; mod:mod1|mod_dp:moddp1|temp[25] ; 0.274             ;
; B[19]                           ; mod:mod1|mod_dp:moddp1|temp[25] ; 0.274             ;
; B[18]                           ; mod:mod1|mod_dp:moddp1|temp[25] ; 0.274             ;
; B[17]                           ; mod:mod1|mod_dp:moddp1|temp[25] ; 0.274             ;
; B[16]                           ; mod:mod1|mod_dp:moddp1|temp[25] ; 0.274             ;
; B[15]                           ; mod:mod1|mod_dp:moddp1|temp[25] ; 0.274             ;
; B[14]                           ; mod:mod1|mod_dp:moddp1|temp[25] ; 0.274             ;
; B[13]                           ; mod:mod1|mod_dp:moddp1|temp[25] ; 0.274             ;
; B[12]                           ; mod:mod1|mod_dp:moddp1|temp[25] ; 0.274             ;
; B[11]                           ; mod:mod1|mod_dp:moddp1|temp[25] ; 0.274             ;
; B[10]                           ; mod:mod1|mod_dp:moddp1|temp[25] ; 0.274             ;
; B[9]                            ; mod:mod1|mod_dp:moddp1|temp[25] ; 0.274             ;
; B[8]                            ; mod:mod1|mod_dp:moddp1|temp[25] ; 0.274             ;
; B[7]                            ; mod:mod1|mod_dp:moddp1|temp[25] ; 0.274             ;
; B[6]                            ; mod:mod1|mod_dp:moddp1|temp[25] ; 0.274             ;
; B[5]                            ; mod:mod1|mod_dp:moddp1|temp[25] ; 0.274             ;
; B[4]                            ; mod:mod1|mod_dp:moddp1|temp[25] ; 0.274             ;
; B[3]                            ; mod:mod1|mod_dp:moddp1|temp[25] ; 0.274             ;
; B[2]                            ; mod:mod1|mod_dp:moddp1|temp[25] ; 0.274             ;
; B[0]                            ; mod:mod1|mod_dp:moddp1|temp[25] ; 0.274             ;
; B[1]                            ; mod:mod1|mod_dp:moddp1|temp[25] ; 0.274             ;
; mod:mod1|mod_dp:moddp1|temp[13] ; mod:mod1|mod_dp:moddp1|temp[15] ; 0.253             ;
; mod:mod1|mod_dp:moddp1|temp[23] ; mod:mod1|mod_dp:moddp1|temp[29] ; 0.209             ;
; B[23]                           ; mod:mod1|mod_dp:moddp1|temp[29] ; 0.209             ;
; B[22]                           ; mod:mod1|mod_dp:moddp1|temp[29] ; 0.209             ;
; B[21]                           ; mod:mod1|mod_dp:moddp1|temp[29] ; 0.209             ;
; B[20]                           ; mod:mod1|mod_dp:moddp1|temp[29] ; 0.209             ;
; mod:mod1|mod_dp:moddp1|temp[5]  ; mod:mod1|mod_dp:moddp1|temp[7]  ; 0.182             ;
; mod:mod1|mod_dp:moddp1|temp[1]  ; mod:mod1|mod_dp:moddp1|temp[2]  ; 0.127             ;
; mod:mod1|mod_dp:moddp1|temp[9]  ; mod:mod1|mod_dp:moddp1|temp[10] ; 0.070             ;
; mod:mod1|mod_dp:moddp1|temp[7]  ; mod:mod1|mod_dp:moddp1|temp[10] ; 0.070             ;
; mod:mod1|mod_dp:moddp1|temp[4]  ; mod:mod1|mod_dp:moddp1|temp[10] ; 0.070             ;
; mod:mod1|mod_dp:moddp1|temp[3]  ; mod:mod1|mod_dp:moddp1|temp[10] ; 0.070             ;
; mod:mod1|mod_dp:moddp1|temp[2]  ; mod:mod1|mod_dp:moddp1|temp[10] ; 0.070             ;
; mod:mod1|mod_dp:moddp1|temp[25] ; mod:mod1|mod_dp:moddp1|temp[27] ; 0.016             ;
+---------------------------------+---------------------------------+-------------------+
Note: This table only shows the top 49 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (119006): Selected device 5CGXFC7C7F23C8 for design "ALU"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 101 pins of 101 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): clk~inputCLKENA0 with 65 fanout uses global clock CLKCTRL_G10
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ALU.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:07
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 7% of the available device resources in the region that extends from location X22_Y0 to location X32_Y10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (11888): Total time spent on timing analysis during the Fitter is 0.32 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:04
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 2096 megabytes
    Info: Processing ended: Sun Dec 10 21:10:46 2023
    Info: Elapsed time: 00:00:32
    Info: Total CPU time (on all processors): 00:01:21


