TimeQuest Timing Analyzer report for Projeto3
Wed Jun 26 00:42:27 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock_50'
 12. Slow Model Hold: 'clock_50'
 13. Slow Model Minimum Pulse Width: 'clock_50'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clock_50'
 24. Fast Model Hold: 'clock_50'
 25. Fast Model Minimum Pulse Width: 'clock_50'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Projeto3                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; clock_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 252.08 MHz ; 252.08 MHz      ; clock_50   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clock_50 ; -2.967 ; -106.314      ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; clock_50 ; 0.391 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; clock_50 ; -1.380 ; -63.380            ;
+----------+--------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_50'                                                                                             ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -2.967 ; char_count[1]       ; data_bus_value[2]   ; clock_50     ; clock_50    ; 1.000        ; -0.001     ; 4.002      ;
; -2.964 ; char_count[1]       ; data_bus_value[1]   ; clock_50     ; clock_50    ; 1.000        ; -0.001     ; 3.999      ;
; -2.960 ; char_count[1]       ; data_bus_value[3]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.996      ;
; -2.942 ; char_count[2]       ; data_bus_value[2]   ; clock_50     ; clock_50    ; 1.000        ; -0.001     ; 3.977      ;
; -2.939 ; char_count[2]       ; data_bus_value[1]   ; clock_50     ; clock_50    ; 1.000        ; -0.001     ; 3.974      ;
; -2.935 ; char_count[2]       ; data_bus_value[3]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.971      ;
; -2.925 ; char_count[1]       ; data_bus_value[6]   ; clock_50     ; clock_50    ; 1.000        ; -0.001     ; 3.960      ;
; -2.900 ; char_count[2]       ; data_bus_value[6]   ; clock_50     ; clock_50    ; 1.000        ; -0.001     ; 3.935      ;
; -2.868 ; char_count[0]       ; data_bus_value[2]   ; clock_50     ; clock_50    ; 1.000        ; -0.001     ; 3.903      ;
; -2.865 ; char_count[0]       ; data_bus_value[1]   ; clock_50     ; clock_50    ; 1.000        ; -0.001     ; 3.900      ;
; -2.861 ; char_count[0]       ; data_bus_value[3]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.897      ;
; -2.826 ; char_count[0]       ; data_bus_value[6]   ; clock_50     ; clock_50    ; 1.000        ; -0.001     ; 3.861      ;
; -2.811 ; char_count[4]       ; data_bus_value[2]   ; clock_50     ; clock_50    ; 1.000        ; -0.001     ; 3.846      ;
; -2.808 ; char_count[4]       ; data_bus_value[1]   ; clock_50     ; clock_50    ; 1.000        ; -0.001     ; 3.843      ;
; -2.804 ; char_count[1]       ; data_bus_value[5]   ; clock_50     ; clock_50    ; 1.000        ; -0.001     ; 3.839      ;
; -2.804 ; char_count[4]       ; data_bus_value[3]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.840      ;
; -2.786 ; char_count[0]       ; data_bus_value[5]   ; clock_50     ; clock_50    ; 1.000        ; -0.001     ; 3.821      ;
; -2.779 ; char_count[2]       ; data_bus_value[5]   ; clock_50     ; clock_50    ; 1.000        ; -0.001     ; 3.814      ;
; -2.769 ; char_count[4]       ; data_bus_value[6]   ; clock_50     ; clock_50    ; 1.000        ; -0.001     ; 3.804      ;
; -2.722 ; char_count[1]       ; data_bus_value[0]   ; clock_50     ; clock_50    ; 1.000        ; -0.002     ; 3.756      ;
; -2.704 ; char_count[0]       ; data_bus_value[0]   ; clock_50     ; clock_50    ; 1.000        ; -0.002     ; 3.738      ;
; -2.702 ; char_count[4]       ; data_bus_value[5]   ; clock_50     ; clock_50    ; 1.000        ; -0.001     ; 3.737      ;
; -2.697 ; char_count[2]       ; data_bus_value[0]   ; clock_50     ; clock_50    ; 1.000        ; -0.002     ; 3.731      ;
; -2.686 ; clk_count_400hz[18] ; clk_count_400hz[12] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.722      ;
; -2.686 ; clk_count_400hz[18] ; clk_count_400hz[13] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.722      ;
; -2.686 ; clk_count_400hz[18] ; clk_count_400hz[14] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.722      ;
; -2.686 ; clk_count_400hz[18] ; clk_count_400hz[15] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.722      ;
; -2.686 ; clk_count_400hz[18] ; clk_count_400hz[17] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.722      ;
; -2.686 ; clk_count_400hz[18] ; clk_count_400hz[18] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.722      ;
; -2.686 ; clk_count_400hz[18] ; clk_count_400hz[19] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.722      ;
; -2.686 ; clk_count_400hz[18] ; clk_count_400hz[20] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.722      ;
; -2.686 ; clk_count_400hz[18] ; clk_count_400hz[21] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.722      ;
; -2.686 ; clk_count_400hz[18] ; clk_count_400hz[22] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.722      ;
; -2.686 ; clk_count_400hz[18] ; clk_count_400hz[23] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.722      ;
; -2.686 ; clk_count_400hz[18] ; clk_count_400hz[16] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.722      ;
; -2.655 ; clk_count_400hz[16] ; clk_count_400hz[12] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.691      ;
; -2.655 ; clk_count_400hz[16] ; clk_count_400hz[13] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.691      ;
; -2.655 ; clk_count_400hz[16] ; clk_count_400hz[14] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.691      ;
; -2.655 ; clk_count_400hz[16] ; clk_count_400hz[15] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.691      ;
; -2.655 ; clk_count_400hz[16] ; clk_count_400hz[17] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.691      ;
; -2.655 ; clk_count_400hz[16] ; clk_count_400hz[18] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.691      ;
; -2.655 ; clk_count_400hz[16] ; clk_count_400hz[19] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.691      ;
; -2.655 ; clk_count_400hz[16] ; clk_count_400hz[20] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.691      ;
; -2.655 ; clk_count_400hz[16] ; clk_count_400hz[21] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.691      ;
; -2.655 ; clk_count_400hz[16] ; clk_count_400hz[22] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.691      ;
; -2.655 ; clk_count_400hz[16] ; clk_count_400hz[23] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.691      ;
; -2.655 ; clk_count_400hz[16] ; clk_count_400hz[16] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.691      ;
; -2.647 ; char_count[1]       ; data_bus_value[4]   ; clock_50     ; clock_50    ; 1.000        ; -0.001     ; 3.682      ;
; -2.620 ; char_count[4]       ; data_bus_value[0]   ; clock_50     ; clock_50    ; 1.000        ; -0.002     ; 3.654      ;
; -2.605 ; char_count[4]       ; data_bus_value[4]   ; clock_50     ; clock_50    ; 1.000        ; -0.001     ; 3.640      ;
; -2.604 ; char_count[3]       ; data_bus_value[2]   ; clock_50     ; clock_50    ; 1.000        ; -0.001     ; 3.639      ;
; -2.604 ; char_count[3]       ; data_bus_value[3]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.640      ;
; -2.601 ; char_count[3]       ; data_bus_value[1]   ; clock_50     ; clock_50    ; 1.000        ; -0.001     ; 3.636      ;
; -2.584 ; clk_count_400hz[2]  ; clk_count_400hz[12] ; clock_50     ; clock_50    ; 1.000        ; -0.007     ; 3.613      ;
; -2.584 ; clk_count_400hz[2]  ; clk_count_400hz[13] ; clock_50     ; clock_50    ; 1.000        ; -0.007     ; 3.613      ;
; -2.584 ; clk_count_400hz[2]  ; clk_count_400hz[14] ; clock_50     ; clock_50    ; 1.000        ; -0.007     ; 3.613      ;
; -2.584 ; clk_count_400hz[2]  ; clk_count_400hz[15] ; clock_50     ; clock_50    ; 1.000        ; -0.007     ; 3.613      ;
; -2.584 ; clk_count_400hz[2]  ; clk_count_400hz[17] ; clock_50     ; clock_50    ; 1.000        ; -0.007     ; 3.613      ;
; -2.584 ; clk_count_400hz[2]  ; clk_count_400hz[18] ; clock_50     ; clock_50    ; 1.000        ; -0.007     ; 3.613      ;
; -2.584 ; clk_count_400hz[2]  ; clk_count_400hz[19] ; clock_50     ; clock_50    ; 1.000        ; -0.007     ; 3.613      ;
; -2.584 ; clk_count_400hz[2]  ; clk_count_400hz[20] ; clock_50     ; clock_50    ; 1.000        ; -0.007     ; 3.613      ;
; -2.584 ; clk_count_400hz[2]  ; clk_count_400hz[21] ; clock_50     ; clock_50    ; 1.000        ; -0.007     ; 3.613      ;
; -2.584 ; clk_count_400hz[2]  ; clk_count_400hz[22] ; clock_50     ; clock_50    ; 1.000        ; -0.007     ; 3.613      ;
; -2.584 ; clk_count_400hz[2]  ; clk_count_400hz[23] ; clock_50     ; clock_50    ; 1.000        ; -0.007     ; 3.613      ;
; -2.584 ; clk_count_400hz[2]  ; clk_count_400hz[16] ; clock_50     ; clock_50    ; 1.000        ; -0.007     ; 3.613      ;
; -2.562 ; char_count[3]       ; data_bus_value[6]   ; clock_50     ; clock_50    ; 1.000        ; -0.001     ; 3.597      ;
; -2.558 ; clk_count_400hz[15] ; clk_count_400hz[12] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.594      ;
; -2.558 ; clk_count_400hz[15] ; clk_count_400hz[13] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.594      ;
; -2.558 ; clk_count_400hz[15] ; clk_count_400hz[14] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.594      ;
; -2.558 ; clk_count_400hz[15] ; clk_count_400hz[15] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.594      ;
; -2.558 ; clk_count_400hz[15] ; clk_count_400hz[17] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.594      ;
; -2.558 ; clk_count_400hz[15] ; clk_count_400hz[18] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.594      ;
; -2.558 ; clk_count_400hz[15] ; clk_count_400hz[19] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.594      ;
; -2.558 ; clk_count_400hz[15] ; clk_count_400hz[20] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.594      ;
; -2.558 ; clk_count_400hz[15] ; clk_count_400hz[21] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.594      ;
; -2.558 ; clk_count_400hz[15] ; clk_count_400hz[22] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.594      ;
; -2.558 ; clk_count_400hz[15] ; clk_count_400hz[23] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.594      ;
; -2.558 ; clk_count_400hz[15] ; clk_count_400hz[16] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.594      ;
; -2.515 ; char_count[0]       ; data_bus_value[4]   ; clock_50     ; clock_50    ; 1.000        ; -0.001     ; 3.550      ;
; -2.514 ; clk_count_400hz[12] ; clk_count_400hz[12] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.550      ;
; -2.514 ; clk_count_400hz[12] ; clk_count_400hz[13] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.550      ;
; -2.514 ; clk_count_400hz[12] ; clk_count_400hz[14] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.550      ;
; -2.514 ; clk_count_400hz[12] ; clk_count_400hz[15] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.550      ;
; -2.514 ; clk_count_400hz[12] ; clk_count_400hz[17] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.550      ;
; -2.514 ; clk_count_400hz[12] ; clk_count_400hz[18] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.550      ;
; -2.514 ; clk_count_400hz[12] ; clk_count_400hz[19] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.550      ;
; -2.514 ; clk_count_400hz[12] ; clk_count_400hz[20] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.550      ;
; -2.514 ; clk_count_400hz[12] ; clk_count_400hz[21] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.550      ;
; -2.514 ; clk_count_400hz[12] ; clk_count_400hz[22] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.550      ;
; -2.514 ; clk_count_400hz[12] ; clk_count_400hz[23] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.550      ;
; -2.514 ; clk_count_400hz[12] ; clk_count_400hz[16] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.550      ;
; -2.508 ; char_count[2]       ; data_bus_value[4]   ; clock_50     ; clock_50    ; 1.000        ; -0.001     ; 3.543      ;
; -2.496 ; char_count[3]       ; data_bus_value[0]   ; clock_50     ; clock_50    ; 1.000        ; -0.002     ; 3.530      ;
; -2.475 ; clk_count_400hz[19] ; clk_count_400hz[12] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.511      ;
; -2.475 ; clk_count_400hz[19] ; clk_count_400hz[13] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.511      ;
; -2.475 ; clk_count_400hz[19] ; clk_count_400hz[14] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.511      ;
; -2.475 ; clk_count_400hz[19] ; clk_count_400hz[15] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.511      ;
; -2.475 ; clk_count_400hz[19] ; clk_count_400hz[17] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.511      ;
; -2.475 ; clk_count_400hz[19] ; clk_count_400hz[18] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.511      ;
; -2.475 ; clk_count_400hz[19] ; clk_count_400hz[19] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.511      ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_50'                                                                                                           ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; state.drop_lcd_e           ; state.drop_lcd_e           ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; next_command.reset2        ; next_command.reset2        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; next_command.reset3        ; next_command.reset3        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; next_command.func_set      ; next_command.func_set      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; next_command.display_off   ; next_command.display_off   ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; next_command.display_clear ; next_command.display_clear ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; next_command.display_on    ; next_command.display_on    ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; next_command.mode_set      ; next_command.mode_set      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; next_command.print_string  ; next_command.print_string  ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lcd_rs~reg0                ; lcd_rs~reg0                ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; data_bus_value[1]          ; data_bus_value[1]          ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; data_bus_value[6]          ; data_bus_value[6]          ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; data_bus_value[7]          ; data_bus_value[7]          ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.537 ; state.reset1               ; next_command.reset2        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.803      ;
; 0.539 ; clk_count_400hz[23]        ; clk_count_400hz[23]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.582 ; state.drop_lcd_e           ; next_command.display_off   ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.848      ;
; 0.585 ; state.drop_lcd_e           ; state.reset3               ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.851      ;
; 0.588 ; state.drop_lcd_e           ; lcd_e~reg0                 ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.854      ;
; 0.589 ; char_count[4]              ; char_count[4]              ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.855      ;
; 0.589 ; state.drop_lcd_e           ; state.display_off          ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.855      ;
; 0.592 ; state.drop_lcd_e           ; next_command.func_set      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.858      ;
; 0.594 ; state.drop_lcd_e           ; state.func_set             ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.860      ;
; 0.594 ; state.drop_lcd_e           ; next_command.reset3        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.860      ;
; 0.596 ; state.drop_lcd_e           ; state.reset2               ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.862      ;
; 0.646 ; next_command.reset3        ; state.reset3               ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.912      ;
; 0.653 ; next_command.print_string  ; state.print_string         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.919      ;
; 0.656 ; next_command.mode_set      ; state.mode_set             ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.922      ;
; 0.661 ; next_command.display_off   ; state.display_off          ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.927      ;
; 0.664 ; next_command.display_clear ; state.display_clear        ; clock_50     ; clock_50    ; 0.000        ; -0.001     ; 0.929      ;
; 0.749 ; next_command.reset2        ; state.reset2               ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.015      ;
; 0.764 ; next_command.func_set      ; state.func_set             ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.030      ;
; 0.772 ; next_command.display_on    ; state.display_on           ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.038      ;
; 0.797 ; clk_count_400hz[12]        ; clk_count_400hz[12]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.063      ;
; 0.805 ; clk_count_400hz[5]         ; clk_count_400hz[5]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; clk_count_400hz[7]         ; clk_count_400hz[7]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.807 ; state.return_home          ; data_bus_value[7]          ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.073      ;
; 0.809 ; clk_count_400hz[14]        ; clk_count_400hz[14]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.075      ;
; 0.810 ; clk_count_400hz[0]         ; clk_count_400hz[0]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; clk_count_400hz[3]         ; clk_count_400hz[3]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; clk_count_400hz[9]         ; clk_count_400hz[9]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; clk_count_400hz[13]        ; clk_count_400hz[13]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; clk_count_400hz[19]        ; clk_count_400hz[19]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.811 ; clk_count_400hz[11]        ; clk_count_400hz[11]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.077      ;
; 0.812 ; clk_count_400hz[21]        ; clk_count_400hz[21]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.078      ;
; 0.814 ; clk_count_400hz[10]        ; clk_count_400hz[10]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.823 ; state.display_clear        ; next_command.display_on    ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.089      ;
; 0.835 ; next_command.return_home   ; state.return_home          ; clock_50     ; clock_50    ; 0.000        ; -0.001     ; 1.100      ;
; 0.836 ; state.reset2               ; next_command.reset3        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.102      ;
; 0.837 ; state.print_string         ; lcd_rs~reg0                ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.103      ;
; 0.840 ; state.func_set             ; next_command.display_off   ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.106      ;
; 0.841 ; clk_count_400hz[15]        ; clk_count_400hz[15]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.107      ;
; 0.841 ; clk_count_400hz[17]        ; clk_count_400hz[17]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.107      ;
; 0.841 ; clk_count_400hz[20]        ; clk_count_400hz[20]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.107      ;
; 0.842 ; clk_count_400hz[1]         ; clk_count_400hz[1]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.108      ;
; 0.842 ; clk_count_400hz[2]         ; clk_count_400hz[2]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.108      ;
; 0.842 ; clk_count_400hz[22]        ; clk_count_400hz[22]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.108      ;
; 0.842 ; state.drop_lcd_e           ; next_command.reset2        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.108      ;
; 0.842 ; state.display_on           ; next_command.mode_set      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.108      ;
; 0.844 ; clk_count_400hz[4]         ; clk_count_400hz[4]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.110      ;
; 0.844 ; state.reset3               ; next_command.func_set      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.110      ;
; 0.845 ; clk_count_400hz[6]         ; clk_count_400hz[6]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; clk_count_400hz[8]         ; clk_count_400hz[8]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.851 ; char_count[2]              ; char_count[2]              ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.117      ;
; 0.862 ; char_count[3]              ; char_count[3]              ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.128      ;
; 0.953 ; clk_400hz_enable           ; state.drop_lcd_e           ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.219      ;
; 0.953 ; clk_400hz_enable           ; state.reset1               ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.219      ;
; 0.953 ; clk_400hz_enable           ; next_command.reset2        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.219      ;
; 0.953 ; clk_400hz_enable           ; state.reset2               ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.219      ;
; 0.953 ; clk_400hz_enable           ; next_command.reset3        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.219      ;
; 0.953 ; clk_400hz_enable           ; state.reset3               ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.219      ;
; 0.953 ; clk_400hz_enable           ; next_command.func_set      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.219      ;
; 0.953 ; clk_400hz_enable           ; state.func_set             ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.219      ;
; 0.953 ; clk_400hz_enable           ; next_command.display_off   ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.219      ;
; 0.953 ; clk_400hz_enable           ; state.display_off          ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.219      ;
; 0.953 ; clk_400hz_enable           ; lcd_e~reg0                 ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.219      ;
; 0.963 ; state.line2                ; data_bus_value[7]          ; clock_50     ; clock_50    ; 0.000        ; -0.001     ; 1.228      ;
; 0.979 ; clk_count_400hz[18]        ; clk_count_400hz[18]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.245      ;
; 0.987 ; state.line2                ; data_bus_value[6]          ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.253      ;
; 1.002 ; char_count[1]              ; char_count[1]              ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.268      ;
; 1.004 ; state.display_on           ; data_bus_value[2]          ; clock_50     ; clock_50    ; 0.000        ; 0.001      ; 1.271      ;
; 1.011 ; clk_count_400hz[16]        ; clk_count_400hz[16]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.277      ;
; 1.019 ; char_count[0]              ; char_count[0]              ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.285      ;
; 1.034 ; state.mode_set             ; data_bus_value[1]          ; clock_50     ; clock_50    ; 0.000        ; 0.001      ; 1.301      ;
; 1.066 ; state.return_home          ; next_command.print_string  ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.332      ;
; 1.114 ; state.print_string         ; data_bus_value[2]          ; clock_50     ; clock_50    ; 0.000        ; 0.001      ; 1.381      ;
; 1.180 ; clk_count_400hz[12]        ; clk_count_400hz[13]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.446      ;
; 1.188 ; clk_count_400hz[5]         ; clk_count_400hz[6]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.454      ;
; 1.188 ; clk_count_400hz[7]         ; clk_count_400hz[8]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.454      ;
; 1.192 ; clk_count_400hz[14]        ; clk_count_400hz[15]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.458      ;
; 1.193 ; clk_count_400hz[13]        ; clk_count_400hz[14]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.459      ;
; 1.193 ; clk_count_400hz[9]         ; clk_count_400hz[10]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.459      ;
; 1.193 ; clk_count_400hz[0]         ; clk_count_400hz[1]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.459      ;
; 1.195 ; clk_count_400hz[21]        ; clk_count_400hz[22]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.461      ;
; 1.197 ; clk_count_400hz[10]        ; clk_count_400hz[11]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.463      ;
; 1.201 ; state.mode_set             ; next_command.print_string  ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.467      ;
; 1.227 ; clk_count_400hz[20]        ; clk_count_400hz[21]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.493      ;
; 1.227 ; clk_count_400hz[17]        ; clk_count_400hz[18]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.493      ;
; 1.227 ; clk_count_400hz[15]        ; clk_count_400hz[16]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.493      ;
; 1.228 ; clk_count_400hz[22]        ; clk_count_400hz[23]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.494      ;
; 1.228 ; clk_count_400hz[2]         ; clk_count_400hz[3]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.494      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_50'                                                                     ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock_50 ; Rise       ; clock_50                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; char_count[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; char_count[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; char_count[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; char_count[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; char_count[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; char_count[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; char_count[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; char_count[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; char_count[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; char_count[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_400hz_enable           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_400hz_enable           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_count_400hz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_count_400hz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_count_400hz[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_count_400hz[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_count_400hz[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_count_400hz[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_count_400hz[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_count_400hz[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_count_400hz[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_count_400hz[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_count_400hz[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_count_400hz[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_count_400hz[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_count_400hz[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_count_400hz[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_count_400hz[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_count_400hz[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_count_400hz[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_count_400hz[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_count_400hz[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_count_400hz[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_count_400hz[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_count_400hz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_count_400hz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_count_400hz[20]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_count_400hz[20]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_count_400hz[21]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_count_400hz[21]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_count_400hz[22]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_count_400hz[22]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_count_400hz[23]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_count_400hz[23]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_count_400hz[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_count_400hz[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_count_400hz[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_count_400hz[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_count_400hz[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_count_400hz[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_count_400hz[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_count_400hz[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_count_400hz[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_count_400hz[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_count_400hz[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_count_400hz[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_count_400hz[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_count_400hz[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_count_400hz[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_count_400hz[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; data_bus_value[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; data_bus_value[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; data_bus_value[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; data_bus_value[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; data_bus_value[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; data_bus_value[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; data_bus_value[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; data_bus_value[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; data_bus_value[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; data_bus_value[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; data_bus_value[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; data_bus_value[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; data_bus_value[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; data_bus_value[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; data_bus_value[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; data_bus_value[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; lcd_e~reg0                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; lcd_e~reg0                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; lcd_rs~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; lcd_rs~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; next_command.display_clear ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; next_command.display_clear ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; next_command.display_off   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; next_command.display_off   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; next_command.display_on    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; next_command.display_on    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; next_command.func_set      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; next_command.func_set      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; next_command.line2         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; next_command.line2         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; next_command.mode_set      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; next_command.mode_set      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; next_command.print_string  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; next_command.print_string  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; next_command.reset2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; next_command.reset2        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; next_command.reset3        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; next_command.reset3        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; next_command.return_home   ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; acc_d1[*]      ; clock_50   ; 6.299 ; 6.299 ; Rise       ; clock_50        ;
;  acc_d1[0]     ; clock_50   ; 5.771 ; 5.771 ; Rise       ; clock_50        ;
;  acc_d1[1]     ; clock_50   ; 6.234 ; 6.234 ; Rise       ; clock_50        ;
;  acc_d1[2]     ; clock_50   ; 6.299 ; 6.299 ; Rise       ; clock_50        ;
;  acc_d1[3]     ; clock_50   ; 6.007 ; 6.007 ; Rise       ; clock_50        ;
; acc_d10[*]     ; clock_50   ; 6.742 ; 6.742 ; Rise       ; clock_50        ;
;  acc_d10[0]    ; clock_50   ; 6.088 ; 6.088 ; Rise       ; clock_50        ;
;  acc_d10[1]    ; clock_50   ; 6.447 ; 6.447 ; Rise       ; clock_50        ;
;  acc_d10[2]    ; clock_50   ; 6.742 ; 6.742 ; Rise       ; clock_50        ;
;  acc_d10[3]    ; clock_50   ; 6.591 ; 6.591 ; Rise       ; clock_50        ;
; acc_d100[*]    ; clock_50   ; 6.878 ; 6.878 ; Rise       ; clock_50        ;
;  acc_d100[0]   ; clock_50   ; 6.543 ; 6.543 ; Rise       ; clock_50        ;
;  acc_d100[1]   ; clock_50   ; 6.878 ; 6.878 ; Rise       ; clock_50        ;
;  acc_d100[2]   ; clock_50   ; 6.107 ; 6.107 ; Rise       ; clock_50        ;
;  acc_d100[3]   ; clock_50   ; 5.936 ; 5.936 ; Rise       ; clock_50        ;
; debug_data[*]  ; clock_50   ; 6.753 ; 6.753 ; Rise       ; clock_50        ;
;  debug_data[0] ; clock_50   ; 6.094 ; 6.094 ; Rise       ; clock_50        ;
;  debug_data[1] ; clock_50   ; 6.687 ; 6.687 ; Rise       ; clock_50        ;
;  debug_data[2] ; clock_50   ; 6.713 ; 6.713 ; Rise       ; clock_50        ;
;  debug_data[3] ; clock_50   ; 6.753 ; 6.753 ; Rise       ; clock_50        ;
; reset          ; clock_50   ; 2.024 ; 2.024 ; Rise       ; clock_50        ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; acc_d1[*]      ; clock_50   ; -5.090 ; -5.090 ; Rise       ; clock_50        ;
;  acc_d1[0]     ; clock_50   ; -5.288 ; -5.288 ; Rise       ; clock_50        ;
;  acc_d1[1]     ; clock_50   ; -5.620 ; -5.620 ; Rise       ; clock_50        ;
;  acc_d1[2]     ; clock_50   ; -5.627 ; -5.627 ; Rise       ; clock_50        ;
;  acc_d1[3]     ; clock_50   ; -5.090 ; -5.090 ; Rise       ; clock_50        ;
; acc_d10[*]     ; clock_50   ; -5.605 ; -5.605 ; Rise       ; clock_50        ;
;  acc_d10[0]    ; clock_50   ; -5.605 ; -5.605 ; Rise       ; clock_50        ;
;  acc_d10[1]    ; clock_50   ; -5.833 ; -5.833 ; Rise       ; clock_50        ;
;  acc_d10[2]    ; clock_50   ; -6.070 ; -6.070 ; Rise       ; clock_50        ;
;  acc_d10[3]    ; clock_50   ; -5.674 ; -5.674 ; Rise       ; clock_50        ;
; acc_d100[*]    ; clock_50   ; -5.019 ; -5.019 ; Rise       ; clock_50        ;
;  acc_d100[0]   ; clock_50   ; -6.060 ; -6.060 ; Rise       ; clock_50        ;
;  acc_d100[1]   ; clock_50   ; -6.264 ; -6.264 ; Rise       ; clock_50        ;
;  acc_d100[2]   ; clock_50   ; -5.435 ; -5.435 ; Rise       ; clock_50        ;
;  acc_d100[3]   ; clock_50   ; -5.019 ; -5.019 ; Rise       ; clock_50        ;
; debug_data[*]  ; clock_50   ; -5.611 ; -5.611 ; Rise       ; clock_50        ;
;  debug_data[0] ; clock_50   ; -5.611 ; -5.611 ; Rise       ; clock_50        ;
;  debug_data[1] ; clock_50   ; -6.073 ; -6.073 ; Rise       ; clock_50        ;
;  debug_data[2] ; clock_50   ; -6.041 ; -6.041 ; Rise       ; clock_50        ;
;  debug_data[3] ; clock_50   ; -5.836 ; -5.836 ; Rise       ; clock_50        ;
; reset          ; clock_50   ; -0.572 ; -0.572 ; Rise       ; clock_50        ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; data_bus_0 ; clock_50   ; 6.717 ; 6.717 ; Rise       ; clock_50        ;
; data_bus_1 ; clock_50   ; 7.195 ; 7.195 ; Rise       ; clock_50        ;
; data_bus_2 ; clock_50   ; 6.809 ; 6.809 ; Rise       ; clock_50        ;
; data_bus_3 ; clock_50   ; 6.728 ; 6.728 ; Rise       ; clock_50        ;
; data_bus_4 ; clock_50   ; 6.755 ; 6.755 ; Rise       ; clock_50        ;
; data_bus_5 ; clock_50   ; 6.965 ; 6.965 ; Rise       ; clock_50        ;
; data_bus_6 ; clock_50   ; 6.970 ; 6.970 ; Rise       ; clock_50        ;
; data_bus_7 ; clock_50   ; 7.236 ; 7.236 ; Rise       ; clock_50        ;
; lcd_e      ; clock_50   ; 7.018 ; 7.018 ; Rise       ; clock_50        ;
; lcd_rs     ; clock_50   ; 6.960 ; 6.960 ; Rise       ; clock_50        ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; data_bus_0 ; clock_50   ; 6.717 ; 6.717 ; Rise       ; clock_50        ;
; data_bus_1 ; clock_50   ; 7.195 ; 7.195 ; Rise       ; clock_50        ;
; data_bus_2 ; clock_50   ; 6.809 ; 6.809 ; Rise       ; clock_50        ;
; data_bus_3 ; clock_50   ; 6.728 ; 6.728 ; Rise       ; clock_50        ;
; data_bus_4 ; clock_50   ; 6.755 ; 6.755 ; Rise       ; clock_50        ;
; data_bus_5 ; clock_50   ; 6.965 ; 6.965 ; Rise       ; clock_50        ;
; data_bus_6 ; clock_50   ; 6.970 ; 6.970 ; Rise       ; clock_50        ;
; data_bus_7 ; clock_50   ; 7.236 ; 7.236 ; Rise       ; clock_50        ;
; lcd_e      ; clock_50   ; 7.018 ; 7.018 ; Rise       ; clock_50        ;
; lcd_rs     ; clock_50   ; 6.960 ; 6.960 ; Rise       ; clock_50        ;
+------------+------------+-------+-------+------------+-----------------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clock_50 ; -0.717 ; -21.830       ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; clock_50 ; 0.215 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; clock_50 ; -1.380 ; -63.380            ;
+----------+--------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_50'                                                                                             ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.717 ; char_count[1]       ; data_bus_value[2]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.749      ;
; -0.714 ; char_count[1]       ; data_bus_value[1]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.746      ;
; -0.713 ; char_count[1]       ; data_bus_value[3]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.745      ;
; -0.709 ; char_count[4]       ; data_bus_value[2]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.741      ;
; -0.708 ; char_count[0]       ; data_bus_value[2]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.740      ;
; -0.708 ; char_count[2]       ; data_bus_value[2]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.740      ;
; -0.706 ; char_count[4]       ; data_bus_value[1]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.738      ;
; -0.705 ; char_count[0]       ; data_bus_value[1]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.737      ;
; -0.705 ; char_count[4]       ; data_bus_value[3]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.737      ;
; -0.705 ; char_count[2]       ; data_bus_value[1]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.737      ;
; -0.704 ; char_count[0]       ; data_bus_value[3]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.736      ;
; -0.704 ; char_count[2]       ; data_bus_value[3]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.736      ;
; -0.703 ; clk_count_400hz[18] ; clk_count_400hz[12] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.735      ;
; -0.703 ; clk_count_400hz[18] ; clk_count_400hz[13] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.735      ;
; -0.703 ; clk_count_400hz[18] ; clk_count_400hz[14] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.735      ;
; -0.703 ; clk_count_400hz[18] ; clk_count_400hz[15] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.735      ;
; -0.703 ; clk_count_400hz[18] ; clk_count_400hz[17] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.735      ;
; -0.703 ; clk_count_400hz[18] ; clk_count_400hz[18] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.735      ;
; -0.703 ; clk_count_400hz[18] ; clk_count_400hz[19] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.735      ;
; -0.703 ; clk_count_400hz[18] ; clk_count_400hz[20] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.735      ;
; -0.703 ; clk_count_400hz[18] ; clk_count_400hz[21] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.735      ;
; -0.703 ; clk_count_400hz[18] ; clk_count_400hz[22] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.735      ;
; -0.703 ; clk_count_400hz[18] ; clk_count_400hz[23] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.735      ;
; -0.703 ; clk_count_400hz[18] ; clk_count_400hz[16] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.735      ;
; -0.696 ; char_count[1]       ; data_bus_value[6]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.728      ;
; -0.694 ; clk_count_400hz[16] ; clk_count_400hz[12] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.726      ;
; -0.694 ; clk_count_400hz[16] ; clk_count_400hz[13] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.726      ;
; -0.694 ; clk_count_400hz[16] ; clk_count_400hz[14] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.726      ;
; -0.694 ; clk_count_400hz[16] ; clk_count_400hz[15] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.726      ;
; -0.694 ; clk_count_400hz[16] ; clk_count_400hz[17] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.726      ;
; -0.694 ; clk_count_400hz[16] ; clk_count_400hz[18] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.726      ;
; -0.694 ; clk_count_400hz[16] ; clk_count_400hz[19] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.726      ;
; -0.694 ; clk_count_400hz[16] ; clk_count_400hz[20] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.726      ;
; -0.694 ; clk_count_400hz[16] ; clk_count_400hz[21] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.726      ;
; -0.694 ; clk_count_400hz[16] ; clk_count_400hz[22] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.726      ;
; -0.694 ; clk_count_400hz[16] ; clk_count_400hz[23] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.726      ;
; -0.694 ; clk_count_400hz[16] ; clk_count_400hz[16] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.726      ;
; -0.688 ; char_count[4]       ; data_bus_value[6]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.720      ;
; -0.687 ; char_count[0]       ; data_bus_value[6]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.719      ;
; -0.687 ; char_count[2]       ; data_bus_value[6]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.719      ;
; -0.680 ; char_count[0]       ; data_bus_value[5]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.712      ;
; -0.671 ; clk_count_400hz[15] ; clk_count_400hz[12] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.703      ;
; -0.671 ; clk_count_400hz[15] ; clk_count_400hz[13] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.703      ;
; -0.671 ; clk_count_400hz[15] ; clk_count_400hz[14] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.703      ;
; -0.671 ; clk_count_400hz[15] ; clk_count_400hz[15] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.703      ;
; -0.671 ; clk_count_400hz[15] ; clk_count_400hz[17] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.703      ;
; -0.671 ; clk_count_400hz[15] ; clk_count_400hz[18] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.703      ;
; -0.671 ; clk_count_400hz[15] ; clk_count_400hz[19] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.703      ;
; -0.671 ; clk_count_400hz[15] ; clk_count_400hz[20] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.703      ;
; -0.671 ; clk_count_400hz[15] ; clk_count_400hz[21] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.703      ;
; -0.671 ; clk_count_400hz[15] ; clk_count_400hz[22] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.703      ;
; -0.671 ; clk_count_400hz[15] ; clk_count_400hz[23] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.703      ;
; -0.671 ; clk_count_400hz[15] ; clk_count_400hz[16] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.703      ;
; -0.667 ; char_count[1]       ; data_bus_value[5]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.699      ;
; -0.663 ; char_count[2]       ; data_bus_value[5]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.695      ;
; -0.651 ; clk_count_400hz[12] ; clk_count_400hz[12] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.683      ;
; -0.651 ; clk_count_400hz[12] ; clk_count_400hz[13] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.683      ;
; -0.651 ; clk_count_400hz[12] ; clk_count_400hz[14] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.683      ;
; -0.651 ; clk_count_400hz[12] ; clk_count_400hz[15] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.683      ;
; -0.651 ; clk_count_400hz[12] ; clk_count_400hz[17] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.683      ;
; -0.651 ; clk_count_400hz[12] ; clk_count_400hz[18] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.683      ;
; -0.651 ; clk_count_400hz[12] ; clk_count_400hz[19] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.683      ;
; -0.651 ; clk_count_400hz[12] ; clk_count_400hz[20] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.683      ;
; -0.651 ; clk_count_400hz[12] ; clk_count_400hz[21] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.683      ;
; -0.651 ; clk_count_400hz[12] ; clk_count_400hz[22] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.683      ;
; -0.651 ; clk_count_400hz[12] ; clk_count_400hz[23] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.683      ;
; -0.651 ; clk_count_400hz[12] ; clk_count_400hz[16] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.683      ;
; -0.648 ; clk_count_400hz[2]  ; clk_count_400hz[12] ; clock_50     ; clock_50    ; 1.000        ; -0.007     ; 1.673      ;
; -0.648 ; clk_count_400hz[2]  ; clk_count_400hz[13] ; clock_50     ; clock_50    ; 1.000        ; -0.007     ; 1.673      ;
; -0.648 ; clk_count_400hz[2]  ; clk_count_400hz[14] ; clock_50     ; clock_50    ; 1.000        ; -0.007     ; 1.673      ;
; -0.648 ; clk_count_400hz[2]  ; clk_count_400hz[15] ; clock_50     ; clock_50    ; 1.000        ; -0.007     ; 1.673      ;
; -0.648 ; clk_count_400hz[2]  ; clk_count_400hz[17] ; clock_50     ; clock_50    ; 1.000        ; -0.007     ; 1.673      ;
; -0.648 ; clk_count_400hz[2]  ; clk_count_400hz[18] ; clock_50     ; clock_50    ; 1.000        ; -0.007     ; 1.673      ;
; -0.648 ; clk_count_400hz[2]  ; clk_count_400hz[19] ; clock_50     ; clock_50    ; 1.000        ; -0.007     ; 1.673      ;
; -0.648 ; clk_count_400hz[2]  ; clk_count_400hz[20] ; clock_50     ; clock_50    ; 1.000        ; -0.007     ; 1.673      ;
; -0.648 ; clk_count_400hz[2]  ; clk_count_400hz[21] ; clock_50     ; clock_50    ; 1.000        ; -0.007     ; 1.673      ;
; -0.648 ; clk_count_400hz[2]  ; clk_count_400hz[22] ; clock_50     ; clock_50    ; 1.000        ; -0.007     ; 1.673      ;
; -0.648 ; clk_count_400hz[2]  ; clk_count_400hz[23] ; clock_50     ; clock_50    ; 1.000        ; -0.007     ; 1.673      ;
; -0.648 ; clk_count_400hz[2]  ; clk_count_400hz[16] ; clock_50     ; clock_50    ; 1.000        ; -0.007     ; 1.673      ;
; -0.647 ; char_count[1]       ; data_bus_value[4]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.679      ;
; -0.640 ; char_count[0]       ; data_bus_value[0]   ; clock_50     ; clock_50    ; 1.000        ; -0.001     ; 1.671      ;
; -0.639 ; char_count[4]       ; data_bus_value[4]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.671      ;
; -0.633 ; char_count[4]       ; data_bus_value[5]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.665      ;
; -0.627 ; char_count[1]       ; data_bus_value[0]   ; clock_50     ; clock_50    ; 1.000        ; -0.001     ; 1.658      ;
; -0.625 ; clk_count_400hz[19] ; clk_count_400hz[12] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.657      ;
; -0.625 ; clk_count_400hz[19] ; clk_count_400hz[13] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.657      ;
; -0.625 ; clk_count_400hz[19] ; clk_count_400hz[14] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.657      ;
; -0.625 ; clk_count_400hz[19] ; clk_count_400hz[15] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.657      ;
; -0.625 ; clk_count_400hz[19] ; clk_count_400hz[17] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.657      ;
; -0.625 ; clk_count_400hz[19] ; clk_count_400hz[18] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.657      ;
; -0.625 ; clk_count_400hz[19] ; clk_count_400hz[19] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.657      ;
; -0.625 ; clk_count_400hz[19] ; clk_count_400hz[20] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.657      ;
; -0.625 ; clk_count_400hz[19] ; clk_count_400hz[21] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.657      ;
; -0.625 ; clk_count_400hz[19] ; clk_count_400hz[22] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.657      ;
; -0.625 ; clk_count_400hz[19] ; clk_count_400hz[23] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.657      ;
; -0.625 ; clk_count_400hz[19] ; clk_count_400hz[16] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.657      ;
; -0.623 ; char_count[2]       ; data_bus_value[0]   ; clock_50     ; clock_50    ; 1.000        ; -0.001     ; 1.654      ;
; -0.613 ; char_count[4]       ; data_bus_value[0]   ; clock_50     ; clock_50    ; 1.000        ; -0.001     ; 1.644      ;
; -0.612 ; char_count[3]       ; data_bus_value[2]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.644      ;
; -0.612 ; clk_count_400hz[14] ; clk_count_400hz[12] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.644      ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_50'                                                                                                           ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; state.drop_lcd_e           ; state.drop_lcd_e           ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; next_command.reset2        ; next_command.reset2        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; next_command.reset3        ; next_command.reset3        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; next_command.func_set      ; next_command.func_set      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; next_command.display_off   ; next_command.display_off   ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; next_command.display_clear ; next_command.display_clear ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; next_command.display_on    ; next_command.display_on    ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; next_command.mode_set      ; next_command.mode_set      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; next_command.print_string  ; next_command.print_string  ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lcd_rs~reg0                ; lcd_rs~reg0                ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; data_bus_value[1]          ; data_bus_value[1]          ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; data_bus_value[6]          ; data_bus_value[6]          ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; data_bus_value[7]          ; data_bus_value[7]          ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.247 ; state.reset1               ; next_command.reset2        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.399      ;
; 0.249 ; clk_count_400hz[23]        ; clk_count_400hz[23]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.401      ;
; 0.272 ; state.drop_lcd_e           ; next_command.display_off   ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.424      ;
; 0.274 ; char_count[4]              ; char_count[4]              ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.426      ;
; 0.275 ; state.drop_lcd_e           ; state.reset3               ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.427      ;
; 0.277 ; state.drop_lcd_e           ; state.display_off          ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.429      ;
; 0.277 ; state.drop_lcd_e           ; lcd_e~reg0                 ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.429      ;
; 0.280 ; state.drop_lcd_e           ; next_command.func_set      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.432      ;
; 0.281 ; state.drop_lcd_e           ; state.func_set             ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.433      ;
; 0.281 ; state.drop_lcd_e           ; next_command.reset3        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.433      ;
; 0.284 ; state.drop_lcd_e           ; state.reset2               ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.436      ;
; 0.311 ; next_command.display_clear ; state.display_clear        ; clock_50     ; clock_50    ; 0.000        ; -0.001     ; 0.462      ;
; 0.313 ; next_command.reset3        ; state.reset3               ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.465      ;
; 0.317 ; next_command.print_string  ; state.print_string         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.469      ;
; 0.319 ; next_command.mode_set      ; state.mode_set             ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.471      ;
; 0.323 ; next_command.display_off   ; state.display_off          ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.475      ;
; 0.357 ; clk_count_400hz[12]        ; clk_count_400hz[12]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; next_command.reset2        ; state.reset2               ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.360 ; next_command.func_set      ; state.func_set             ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; clk_count_400hz[5]         ; clk_count_400hz[5]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; clk_count_400hz[7]         ; clk_count_400hz[7]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.364 ; next_command.display_on    ; state.display_on           ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; clk_count_400hz[9]         ; clk_count_400hz[9]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clk_count_400hz[10]        ; clk_count_400hz[10]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clk_count_400hz[11]        ; clk_count_400hz[11]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clk_count_400hz[13]        ; clk_count_400hz[13]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clk_count_400hz[14]        ; clk_count_400hz[14]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; state.return_home          ; data_bus_value[7]          ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; clk_count_400hz[0]         ; clk_count_400hz[0]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; clk_count_400hz[3]         ; clk_count_400hz[3]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; clk_count_400hz[19]        ; clk_count_400hz[19]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; clk_count_400hz[21]        ; clk_count_400hz[21]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.372 ; state.display_clear        ; next_command.display_on    ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.375 ; clk_count_400hz[15]        ; clk_count_400hz[15]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; clk_count_400hz[17]        ; clk_count_400hz[17]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; clk_count_400hz[20]        ; clk_count_400hz[20]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; clk_count_400hz[1]         ; clk_count_400hz[1]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; clk_count_400hz[2]         ; clk_count_400hz[2]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; clk_count_400hz[4]         ; clk_count_400hz[4]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; clk_count_400hz[22]        ; clk_count_400hz[22]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; state.func_set             ; next_command.display_off   ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; state.display_on           ; next_command.mode_set      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.378 ; clk_count_400hz[6]         ; clk_count_400hz[6]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; clk_count_400hz[8]         ; clk_count_400hz[8]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; state.reset3               ; next_command.func_set      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; state.print_string         ; lcd_rs~reg0                ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.531      ;
; 0.382 ; state.reset2               ; next_command.reset3        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.534      ;
; 0.385 ; char_count[3]              ; char_count[3]              ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.537      ;
; 0.386 ; char_count[2]              ; char_count[2]              ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.538      ;
; 0.400 ; next_command.return_home   ; state.return_home          ; clock_50     ; clock_50    ; 0.000        ; -0.001     ; 0.551      ;
; 0.401 ; state.drop_lcd_e           ; next_command.reset2        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.553      ;
; 0.438 ; clk_count_400hz[18]        ; clk_count_400hz[18]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.590      ;
; 0.440 ; state.line2                ; data_bus_value[7]          ; clock_50     ; clock_50    ; 0.000        ; -0.001     ; 0.591      ;
; 0.444 ; state.line2                ; data_bus_value[6]          ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.596      ;
; 0.446 ; char_count[1]              ; char_count[1]              ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.598      ;
; 0.448 ; clk_count_400hz[16]        ; clk_count_400hz[16]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.600      ;
; 0.449 ; state.display_on           ; data_bus_value[2]          ; clock_50     ; clock_50    ; 0.000        ; 0.001      ; 0.602      ;
; 0.460 ; state.mode_set             ; data_bus_value[1]          ; clock_50     ; clock_50    ; 0.000        ; 0.001      ; 0.613      ;
; 0.462 ; char_count[0]              ; char_count[0]              ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.614      ;
; 0.488 ; state.return_home          ; next_command.print_string  ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.640      ;
; 0.495 ; clk_count_400hz[12]        ; clk_count_400hz[13]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.647      ;
; 0.499 ; clk_count_400hz[5]         ; clk_count_400hz[6]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; clk_count_400hz[7]         ; clk_count_400hz[8]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.652      ;
; 0.503 ; clk_count_400hz[9]         ; clk_count_400hz[10]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; clk_count_400hz[10]        ; clk_count_400hz[11]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; clk_count_400hz[13]        ; clk_count_400hz[14]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; clk_count_400hz[14]        ; clk_count_400hz[15]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.655      ;
; 0.504 ; clk_count_400hz[0]         ; clk_count_400hz[1]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.656      ;
; 0.504 ; clk_count_400hz[21]        ; clk_count_400hz[22]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.656      ;
; 0.505 ; state.print_string         ; data_bus_value[2]          ; clock_50     ; clock_50    ; 0.000        ; 0.001      ; 0.658      ;
; 0.515 ; clk_count_400hz[20]        ; clk_count_400hz[21]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.667      ;
; 0.515 ; clk_count_400hz[17]        ; clk_count_400hz[18]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.667      ;
; 0.515 ; clk_count_400hz[15]        ; clk_count_400hz[16]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; clk_count_400hz[22]        ; clk_count_400hz[23]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; clk_count_400hz[4]         ; clk_count_400hz[5]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; clk_count_400hz[2]         ; clk_count_400hz[3]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; clk_count_400hz[1]         ; clk_count_400hz[2]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.518 ; clk_count_400hz[6]         ; clk_count_400hz[7]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; clk_count_400hz[8]         ; clk_count_400hz[9]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.670      ;
; 0.523 ; clk_400hz_enable           ; state.drop_lcd_e           ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.675      ;
; 0.523 ; clk_400hz_enable           ; state.reset1               ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.675      ;
; 0.523 ; clk_400hz_enable           ; next_command.reset2        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.675      ;
; 0.523 ; clk_400hz_enable           ; state.reset2               ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.675      ;
; 0.523 ; clk_400hz_enable           ; next_command.reset3        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.675      ;
; 0.523 ; clk_400hz_enable           ; state.reset3               ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.675      ;
; 0.523 ; clk_400hz_enable           ; next_command.func_set      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.675      ;
; 0.523 ; clk_400hz_enable           ; state.func_set             ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.675      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_50'                                                                     ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock_50 ; Rise       ; clock_50                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; char_count[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; char_count[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; char_count[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; char_count[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; char_count[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; char_count[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; char_count[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; char_count[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; char_count[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; char_count[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_400hz_enable           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_400hz_enable           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_count_400hz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_count_400hz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_count_400hz[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_count_400hz[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_count_400hz[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_count_400hz[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_count_400hz[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_count_400hz[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_count_400hz[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_count_400hz[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_count_400hz[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_count_400hz[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_count_400hz[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_count_400hz[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_count_400hz[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_count_400hz[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_count_400hz[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_count_400hz[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_count_400hz[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_count_400hz[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_count_400hz[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_count_400hz[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_count_400hz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_count_400hz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_count_400hz[20]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_count_400hz[20]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_count_400hz[21]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_count_400hz[21]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_count_400hz[22]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_count_400hz[22]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_count_400hz[23]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_count_400hz[23]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_count_400hz[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_count_400hz[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_count_400hz[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_count_400hz[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_count_400hz[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_count_400hz[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_count_400hz[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_count_400hz[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_count_400hz[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_count_400hz[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_count_400hz[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_count_400hz[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_count_400hz[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_count_400hz[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_count_400hz[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_count_400hz[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; data_bus_value[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; data_bus_value[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; data_bus_value[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; data_bus_value[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; data_bus_value[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; data_bus_value[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; data_bus_value[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; data_bus_value[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; data_bus_value[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; data_bus_value[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; data_bus_value[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; data_bus_value[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; data_bus_value[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; data_bus_value[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; data_bus_value[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; data_bus_value[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; lcd_e~reg0                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; lcd_e~reg0                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; lcd_rs~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; lcd_rs~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; next_command.display_clear ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; next_command.display_clear ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; next_command.display_off   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; next_command.display_off   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; next_command.display_on    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; next_command.display_on    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; next_command.func_set      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; next_command.func_set      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; next_command.line2         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; next_command.line2         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; next_command.mode_set      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; next_command.mode_set      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; next_command.print_string  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; next_command.print_string  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; next_command.reset2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; next_command.reset2        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; next_command.reset3        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; next_command.reset3        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; next_command.return_home   ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; acc_d1[*]      ; clock_50   ; 3.124 ; 3.124 ; Rise       ; clock_50        ;
;  acc_d1[0]     ; clock_50   ; 2.871 ; 2.871 ; Rise       ; clock_50        ;
;  acc_d1[1]     ; clock_50   ; 3.070 ; 3.070 ; Rise       ; clock_50        ;
;  acc_d1[2]     ; clock_50   ; 3.124 ; 3.124 ; Rise       ; clock_50        ;
;  acc_d1[3]     ; clock_50   ; 2.957 ; 2.957 ; Rise       ; clock_50        ;
; acc_d10[*]     ; clock_50   ; 3.264 ; 3.264 ; Rise       ; clock_50        ;
;  acc_d10[0]    ; clock_50   ; 3.044 ; 3.044 ; Rise       ; clock_50        ;
;  acc_d10[1]    ; clock_50   ; 3.161 ; 3.161 ; Rise       ; clock_50        ;
;  acc_d10[2]    ; clock_50   ; 3.264 ; 3.264 ; Rise       ; clock_50        ;
;  acc_d10[3]    ; clock_50   ; 3.206 ; 3.206 ; Rise       ; clock_50        ;
; acc_d100[*]    ; clock_50   ; 3.359 ; 3.359 ; Rise       ; clock_50        ;
;  acc_d100[0]   ; clock_50   ; 3.214 ; 3.214 ; Rise       ; clock_50        ;
;  acc_d100[1]   ; clock_50   ; 3.359 ; 3.359 ; Rise       ; clock_50        ;
;  acc_d100[2]   ; clock_50   ; 2.996 ; 2.996 ; Rise       ; clock_50        ;
;  acc_d100[3]   ; clock_50   ; 2.939 ; 2.939 ; Rise       ; clock_50        ;
; debug_data[*]  ; clock_50   ; 3.292 ; 3.292 ; Rise       ; clock_50        ;
;  debug_data[0] ; clock_50   ; 3.004 ; 3.004 ; Rise       ; clock_50        ;
;  debug_data[1] ; clock_50   ; 3.271 ; 3.271 ; Rise       ; clock_50        ;
;  debug_data[2] ; clock_50   ; 3.270 ; 3.270 ; Rise       ; clock_50        ;
;  debug_data[3] ; clock_50   ; 3.292 ; 3.292 ; Rise       ; clock_50        ;
; reset          ; clock_50   ; 0.757 ; 0.757 ; Rise       ; clock_50        ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; acc_d1[*]      ; clock_50   ; -2.544 ; -2.544 ; Rise       ; clock_50        ;
;  acc_d1[0]     ; clock_50   ; -2.643 ; -2.643 ; Rise       ; clock_50        ;
;  acc_d1[1]     ; clock_50   ; -2.793 ; -2.793 ; Rise       ; clock_50        ;
;  acc_d1[2]     ; clock_50   ; -2.829 ; -2.829 ; Rise       ; clock_50        ;
;  acc_d1[3]     ; clock_50   ; -2.544 ; -2.544 ; Rise       ; clock_50        ;
; acc_d10[*]     ; clock_50   ; -2.793 ; -2.793 ; Rise       ; clock_50        ;
;  acc_d10[0]    ; clock_50   ; -2.816 ; -2.816 ; Rise       ; clock_50        ;
;  acc_d10[1]    ; clock_50   ; -2.884 ; -2.884 ; Rise       ; clock_50        ;
;  acc_d10[2]    ; clock_50   ; -2.969 ; -2.969 ; Rise       ; clock_50        ;
;  acc_d10[3]    ; clock_50   ; -2.793 ; -2.793 ; Rise       ; clock_50        ;
; acc_d100[*]    ; clock_50   ; -2.526 ; -2.526 ; Rise       ; clock_50        ;
;  acc_d100[0]   ; clock_50   ; -2.986 ; -2.986 ; Rise       ; clock_50        ;
;  acc_d100[1]   ; clock_50   ; -3.082 ; -3.082 ; Rise       ; clock_50        ;
;  acc_d100[2]   ; clock_50   ; -2.701 ; -2.701 ; Rise       ; clock_50        ;
;  acc_d100[3]   ; clock_50   ; -2.526 ; -2.526 ; Rise       ; clock_50        ;
; debug_data[*]  ; clock_50   ; -2.776 ; -2.776 ; Rise       ; clock_50        ;
;  debug_data[0] ; clock_50   ; -2.776 ; -2.776 ; Rise       ; clock_50        ;
;  debug_data[1] ; clock_50   ; -2.994 ; -2.994 ; Rise       ; clock_50        ;
;  debug_data[2] ; clock_50   ; -2.975 ; -2.975 ; Rise       ; clock_50        ;
;  debug_data[3] ; clock_50   ; -2.879 ; -2.879 ; Rise       ; clock_50        ;
; reset          ; clock_50   ; -0.012 ; -0.012 ; Rise       ; clock_50        ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; data_bus_0 ; clock_50   ; 3.800 ; 3.800 ; Rise       ; clock_50        ;
; data_bus_1 ; clock_50   ; 4.037 ; 4.037 ; Rise       ; clock_50        ;
; data_bus_2 ; clock_50   ; 3.877 ; 3.877 ; Rise       ; clock_50        ;
; data_bus_3 ; clock_50   ; 3.819 ; 3.819 ; Rise       ; clock_50        ;
; data_bus_4 ; clock_50   ; 3.847 ; 3.847 ; Rise       ; clock_50        ;
; data_bus_5 ; clock_50   ; 3.931 ; 3.931 ; Rise       ; clock_50        ;
; data_bus_6 ; clock_50   ; 3.933 ; 3.933 ; Rise       ; clock_50        ;
; data_bus_7 ; clock_50   ; 4.067 ; 4.067 ; Rise       ; clock_50        ;
; lcd_e      ; clock_50   ; 3.954 ; 3.954 ; Rise       ; clock_50        ;
; lcd_rs     ; clock_50   ; 3.926 ; 3.926 ; Rise       ; clock_50        ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; data_bus_0 ; clock_50   ; 3.800 ; 3.800 ; Rise       ; clock_50        ;
; data_bus_1 ; clock_50   ; 4.037 ; 4.037 ; Rise       ; clock_50        ;
; data_bus_2 ; clock_50   ; 3.877 ; 3.877 ; Rise       ; clock_50        ;
; data_bus_3 ; clock_50   ; 3.819 ; 3.819 ; Rise       ; clock_50        ;
; data_bus_4 ; clock_50   ; 3.847 ; 3.847 ; Rise       ; clock_50        ;
; data_bus_5 ; clock_50   ; 3.931 ; 3.931 ; Rise       ; clock_50        ;
; data_bus_6 ; clock_50   ; 3.933 ; 3.933 ; Rise       ; clock_50        ;
; data_bus_7 ; clock_50   ; 4.067 ; 4.067 ; Rise       ; clock_50        ;
; lcd_e      ; clock_50   ; 3.954 ; 3.954 ; Rise       ; clock_50        ;
; lcd_rs     ; clock_50   ; 3.926 ; 3.926 ; Rise       ; clock_50        ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.967   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  clock_50        ; -2.967   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -106.314 ; 0.0   ; 0.0      ; 0.0     ; -63.38              ;
;  clock_50        ; -106.314 ; 0.000 ; N/A      ; N/A     ; -63.380             ;
+------------------+----------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; acc_d1[*]      ; clock_50   ; 6.299 ; 6.299 ; Rise       ; clock_50        ;
;  acc_d1[0]     ; clock_50   ; 5.771 ; 5.771 ; Rise       ; clock_50        ;
;  acc_d1[1]     ; clock_50   ; 6.234 ; 6.234 ; Rise       ; clock_50        ;
;  acc_d1[2]     ; clock_50   ; 6.299 ; 6.299 ; Rise       ; clock_50        ;
;  acc_d1[3]     ; clock_50   ; 6.007 ; 6.007 ; Rise       ; clock_50        ;
; acc_d10[*]     ; clock_50   ; 6.742 ; 6.742 ; Rise       ; clock_50        ;
;  acc_d10[0]    ; clock_50   ; 6.088 ; 6.088 ; Rise       ; clock_50        ;
;  acc_d10[1]    ; clock_50   ; 6.447 ; 6.447 ; Rise       ; clock_50        ;
;  acc_d10[2]    ; clock_50   ; 6.742 ; 6.742 ; Rise       ; clock_50        ;
;  acc_d10[3]    ; clock_50   ; 6.591 ; 6.591 ; Rise       ; clock_50        ;
; acc_d100[*]    ; clock_50   ; 6.878 ; 6.878 ; Rise       ; clock_50        ;
;  acc_d100[0]   ; clock_50   ; 6.543 ; 6.543 ; Rise       ; clock_50        ;
;  acc_d100[1]   ; clock_50   ; 6.878 ; 6.878 ; Rise       ; clock_50        ;
;  acc_d100[2]   ; clock_50   ; 6.107 ; 6.107 ; Rise       ; clock_50        ;
;  acc_d100[3]   ; clock_50   ; 5.936 ; 5.936 ; Rise       ; clock_50        ;
; debug_data[*]  ; clock_50   ; 6.753 ; 6.753 ; Rise       ; clock_50        ;
;  debug_data[0] ; clock_50   ; 6.094 ; 6.094 ; Rise       ; clock_50        ;
;  debug_data[1] ; clock_50   ; 6.687 ; 6.687 ; Rise       ; clock_50        ;
;  debug_data[2] ; clock_50   ; 6.713 ; 6.713 ; Rise       ; clock_50        ;
;  debug_data[3] ; clock_50   ; 6.753 ; 6.753 ; Rise       ; clock_50        ;
; reset          ; clock_50   ; 2.024 ; 2.024 ; Rise       ; clock_50        ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; acc_d1[*]      ; clock_50   ; -2.544 ; -2.544 ; Rise       ; clock_50        ;
;  acc_d1[0]     ; clock_50   ; -2.643 ; -2.643 ; Rise       ; clock_50        ;
;  acc_d1[1]     ; clock_50   ; -2.793 ; -2.793 ; Rise       ; clock_50        ;
;  acc_d1[2]     ; clock_50   ; -2.829 ; -2.829 ; Rise       ; clock_50        ;
;  acc_d1[3]     ; clock_50   ; -2.544 ; -2.544 ; Rise       ; clock_50        ;
; acc_d10[*]     ; clock_50   ; -2.793 ; -2.793 ; Rise       ; clock_50        ;
;  acc_d10[0]    ; clock_50   ; -2.816 ; -2.816 ; Rise       ; clock_50        ;
;  acc_d10[1]    ; clock_50   ; -2.884 ; -2.884 ; Rise       ; clock_50        ;
;  acc_d10[2]    ; clock_50   ; -2.969 ; -2.969 ; Rise       ; clock_50        ;
;  acc_d10[3]    ; clock_50   ; -2.793 ; -2.793 ; Rise       ; clock_50        ;
; acc_d100[*]    ; clock_50   ; -2.526 ; -2.526 ; Rise       ; clock_50        ;
;  acc_d100[0]   ; clock_50   ; -2.986 ; -2.986 ; Rise       ; clock_50        ;
;  acc_d100[1]   ; clock_50   ; -3.082 ; -3.082 ; Rise       ; clock_50        ;
;  acc_d100[2]   ; clock_50   ; -2.701 ; -2.701 ; Rise       ; clock_50        ;
;  acc_d100[3]   ; clock_50   ; -2.526 ; -2.526 ; Rise       ; clock_50        ;
; debug_data[*]  ; clock_50   ; -2.776 ; -2.776 ; Rise       ; clock_50        ;
;  debug_data[0] ; clock_50   ; -2.776 ; -2.776 ; Rise       ; clock_50        ;
;  debug_data[1] ; clock_50   ; -2.994 ; -2.994 ; Rise       ; clock_50        ;
;  debug_data[2] ; clock_50   ; -2.975 ; -2.975 ; Rise       ; clock_50        ;
;  debug_data[3] ; clock_50   ; -2.879 ; -2.879 ; Rise       ; clock_50        ;
; reset          ; clock_50   ; -0.012 ; -0.012 ; Rise       ; clock_50        ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; data_bus_0 ; clock_50   ; 6.717 ; 6.717 ; Rise       ; clock_50        ;
; data_bus_1 ; clock_50   ; 7.195 ; 7.195 ; Rise       ; clock_50        ;
; data_bus_2 ; clock_50   ; 6.809 ; 6.809 ; Rise       ; clock_50        ;
; data_bus_3 ; clock_50   ; 6.728 ; 6.728 ; Rise       ; clock_50        ;
; data_bus_4 ; clock_50   ; 6.755 ; 6.755 ; Rise       ; clock_50        ;
; data_bus_5 ; clock_50   ; 6.965 ; 6.965 ; Rise       ; clock_50        ;
; data_bus_6 ; clock_50   ; 6.970 ; 6.970 ; Rise       ; clock_50        ;
; data_bus_7 ; clock_50   ; 7.236 ; 7.236 ; Rise       ; clock_50        ;
; lcd_e      ; clock_50   ; 7.018 ; 7.018 ; Rise       ; clock_50        ;
; lcd_rs     ; clock_50   ; 6.960 ; 6.960 ; Rise       ; clock_50        ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; data_bus_0 ; clock_50   ; 3.800 ; 3.800 ; Rise       ; clock_50        ;
; data_bus_1 ; clock_50   ; 4.037 ; 4.037 ; Rise       ; clock_50        ;
; data_bus_2 ; clock_50   ; 3.877 ; 3.877 ; Rise       ; clock_50        ;
; data_bus_3 ; clock_50   ; 3.819 ; 3.819 ; Rise       ; clock_50        ;
; data_bus_4 ; clock_50   ; 3.847 ; 3.847 ; Rise       ; clock_50        ;
; data_bus_5 ; clock_50   ; 3.931 ; 3.931 ; Rise       ; clock_50        ;
; data_bus_6 ; clock_50   ; 3.933 ; 3.933 ; Rise       ; clock_50        ;
; data_bus_7 ; clock_50   ; 4.067 ; 4.067 ; Rise       ; clock_50        ;
; lcd_e      ; clock_50   ; 3.954 ; 3.954 ; Rise       ; clock_50        ;
; lcd_rs     ; clock_50   ; 3.926 ; 3.926 ; Rise       ; clock_50        ;
+------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock_50   ; clock_50 ; 1605     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock_50   ; clock_50 ; 1605     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 162   ; 162  ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Jun 26 00:42:27 2024
Info: Command: quartus_sta Projeto3 -c Projeto3
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Projeto3.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_50 clock_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.967
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.967      -106.314 clock_50 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clock_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -63.380 clock_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.717
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.717       -21.830 clock_50 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clock_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -63.380 clock_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4544 megabytes
    Info: Processing ended: Wed Jun 26 00:42:27 2024
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


