

3. 逻辑代数基础

3.1.  基本运算：与或非、异或、同或

3.2.  基本定理

3.2.1.  摩根定理： 

3.2.2.   代入定理：在任何一个包含A的逻辑等式中，若以另外一个逻辑式带入式中A的位置，则等式依然成立。是逻辑电路进行模块化设计和层次化设计的理论基础。

3.3.  逻辑函数及其描述方法

3.3.1.   逻辑函数的描述方法

3.3.1.1.  真值表：遍历所有取值可能

3.3.1.2.  逻辑式

3.3.1.3.  逻辑图

3.3.1.4.  波形图

3.3.1.5.  卡诺图 Karnaugh map 

3.3.1.6.  EDA中的硬件描述语言

3.3.2.   逻辑函数的两种标准形式

3.3.2.1.  最小项m之和

3.3.2.1.1. 定义：m是乘积项，包含n个因子，n个变量均以原变量和反变量的形式在每个m中出现一次

3.3.2.1.2. 性质

3.3.2.1.2.1. 在输入变量的任何取值下必有一个最小项，而且仅有一个最小项的值为1

3.3.2.1.2.2. 全体最小项之和为1

3.3.2.1.2.3. 任意两个最小项的成绩为0

3.3.2.1.2.4. 具有相邻性的两个最小项之和可以合并成一项并消去一对因子

3.3.2.2.  最大项M之积

3.3.2.2.1. 定义：M是和项，包含n个因子，n个变量均以原变量和反变量的形式在每个M中出现一次

3.4.  逻辑函数的化简方法

3.4.1.   公式化简法

3.4.2.   卡诺图：将逻辑函数的最小项之和以图形形式表现出来（5个及以下变量，5个以上难以用几何图形的二维空间的相邻性来表示其逻辑相邻性）

3.4.2.1.  原理：所有逻辑函数都可以展开为最小项之和的形式，从而采用合并最小项的方式化简逻辑函数

3.4.2.2.  步骤

3.4.2.2.1. 将函数化为最小项之和或者直接代指来画出卡诺图

3.4.2.2.2. 找出可以合并的最小项：如果有2n个最小项相邻（n=1,2,…）并排列成一个矩形组，则它们可以合并为一项，并消去n对因子

3.4.2.2.3. 选取化简后的乘积项，选取的原则有

3.4.2.2.3.1. 这些乘积项应包含函数式中所有的最小项（应覆盖卡诺图中的所有的1）

3.4.2.2.3.2. 所用的乘积项数目最少，也就是可合并的最小项组成的矩形组数目最少

3.4.2.2.3.3. 每个乘积项包含的因子最少，也就是每个可合并的最小项矩形组中应包含尽量多的最小项

3.4.2.3.  例题 

3.5.  具有无关项的逻辑函数及其化简

3.5.1.   无关项

3.5.1.1.  约束项：输入变量的取值不是任意的

3.5.1.2.  任意项：输入变量的取值对电路功能没有影响

3.6.  多输出逻辑函数的化简

# 门电路

## *半导体二极管门电路*

### 获得高低电平的基本原理 

存在信号高、低电平的偏移以及带负载能力不高，只适用于IC内部电路

## *CMOS门电路*

4.3.1.   CMOS反相器/CMOS inverter的电器结构和工作原理

4.3.1.1.  CMOS反相器的电路结构

 

4.3.1.2.  电压传输特性和电流传输特性

4.3.1.2.1. 电压 

4.3.1.2.2. 电流 

4.3.1.3.  输入端噪声容限：在V­I偏离V­IH­和VIL的一定范围内，V0基本不变；在输出变化允许范围内，允许输入的变化范围称为输入噪声容限 

 

可以通过提高VDD来提高噪声容限

4.3.2.   CMOS反相器的静态输入特性和输出特性

4.3.2.1.  输入特性

4.3.2.2.  输出特性

4.3.2.2.1. 低电平输出特性

4.3.2.2.2. 高电平输出特性

4.3.3.   CMOS反相器的动态特性

4.3.3.1.  传输延迟时间：由于MOS管电极与衬底之间都存在寄生电容，反相器的输出端也存在负载电容，电容两端电压不能突变，因此存在延迟时间tPHL和tPLH ,该延迟时间受电容和VDD（影响内阻）影响  

 

4.3.3.2.  交流噪声容限 

4.3.3.3.  动态功耗PD=PT （导通）+PC（负载）总功耗=动态功耗PD+静态功耗PS (静态功耗极小，与动态功耗相比可以忽略)

4.3.3.3.1. 导通功耗  

4.3.3.3.2. 负载功耗

4.3.3.4.  扇出

4.3.4.   其他类型的CMOS门电路

4.3.4.1.  各种逻辑功能的CMOS门电路

4.3.4.2.  漏极开路输出门电路（OD门）

4.3.4.3.  CMOS传输门

4.3.4.4.  三态传输的CMOS门电路

## *TTL门电路*

# 组合逻辑电路 Combinitional logic

5.1.  常用组合逻辑电路

5.1.1.   编码器

5.1.1.1.  定义：将输入的每个高/低电平信号变成一个对应的二进制代码

5.1.1.2.  普通编码器：任何时刻只允许一个需要编码的电平信号

5.1.1.3.  优先编码器：允许同时输入两个以上的电平信号，但只对其中优先权最高的一个进行编码

5.1.1.3.1. 8-3优先编码器 74HC148

5.1.1.3.2. 16-4优先编码器 两个8-3编码器的组合：二-十进制优先编码器是16-4编码器的一种特殊使用方式

5.1.2.   译码器

5.1.2.1.  定义：将每个输入的二进制代码译成对应的输出高、低电平信号

5.1.2.2.  二进制译码器：3-8译码器 74HC138

5.1.2.3.  二--十进制译码器

5.1.2.4.  显示译码器

5.1.3.   数据选择器

5.1.4.   加法器

5.1.4.1.  1位加法器

5.1.4.2.  多位加法器

5.1.5.   数值比较器

5.1.5.1.  1位数值比较器

5.1.5.2.  多位数值比较器

5.2.  组合逻辑电路中的竞争-冒险 Race hazard

5.2.1.   消除竞争冒险

5.2.1.1.  接一个小滤波电容

5.2.1.2.  引入选通脉冲

5.2.1.3.  修改逻辑设计（卡诺图相切）

5.3.  EDA(Electronic Design Automation)可编程逻辑器件PLD(Programming Logic Device)

5.3.1.   概述

5.3.1.1.  Definition of PLD: A PLD is like an electronic breadboard that is wired together by an automated synthesis tool 

5.3.1.2.  数字继承电路从功能上分为通用型(General ICs)和专用型(Application-Specific ICs)

5.3.1.3.  PLD的特点：是一种按通用器件来生产，但逻辑功能是由用户通过对器件变成来设定的

5.3.1.4.  Built-in components are called macros

5.3.2.   PLD的发展和分类：PROM是最早的PLD

5.3.2.1.  FPLA现场可编程逻辑阵列

5.3.2.2.  PAL可编程逻辑阵列

5.3.2.3.  GAL通用阵列逻辑

5.3.2.4.  EPLD可擦除的可编程逻辑器件

5.3.2.5.  CPLD复杂的可编程逻辑器件

5.3.2.6.  FPGA现场可编程门阵列

5.3.3.   EDA技术特征

5.3.3.1.  以超大规模IC为基础，以高性能计算机及软件为平台

5.3.3.2.  多学科综合

5.3.3.3.  实现电子产品从设计到生产全过程自动化

5.3.3.4.  电路软件化—软件即是电路，用计算机程序描述电路

5.3.3.5.  电路的描述形式为硬件描述语言HDL(Hardware Description Language)

5.4.  硬件描述语言

5.4.1.   VHDL：侧重于系统级描述—系统级设计

5.4.2.   Verilog：侧重于电路级描述—电路级设计

# 半导体存储电路

6.1.  锁存器

6.1.1.   SR锁存器 SR latch

6.1.1.1.  用与非门还是或非门来构成SR锁存器的区别在于是高电平作为输入信号还是高电平作为输入信号

 

不定状态是指SD、RD的1状态/SD’、RD’的0状态同时消失后不定！！

6.1.2.   D锁存器 D latch

6.1.2.1.  结构 

6.1.2.2.  原理：为了能适应单端输入信号的需要设计。由于从一个输入信号接反相器得到两个相反的信号所以信号时刻相反，避免了不定状态，但同时也失去了保持功能

6.2.  触发器 Flip-flop

6.2.1.   触发器概述

6.2.1.1.  用于记忆1位二进制信号

6.2.1.1.1. 有两个能够自行保存的状态

6.2.1.1.2. 根据输入信号可以置成0或1 

6.2.1.2.  分类

6.2.1.2.1. 按触发方式（电平、脉冲、边沿）

6.2.1.2.2. 按逻辑功能（RS, JK, D, T）

6.2.2.   电平触发的触发器

6.2.2.1.  电路结构和工作原理

 

为了实现在CLK的有效电平到达之前预先将触发器置成指定装填的功能，在实用电路上往往还设置有异步置1（异步置位）输入端SD’和异步置0（异步复位）输入端RD’

6.2.2.2.  电平触发方式的动作特点

6.2.2.2.1. 只有当CLK变为有效电平时，触发器才能接收输入信号，并按照输入信号将触发器的输出置成相应的状态

6.2.2.2.2. 在CLK=1的全部时间里，S和R状态的变化都可能引起输出状态的改变。在CLK回到0以后，触发器保存的是CLK回到0以前瞬间的状态

6.2.2.2.3. 只要在CLK=1期间S、R的状态可以多次发生改变，降低了触发器的抗干扰能力

6.2.3.   边沿触发的触发器 Master-Slave Flip Flop(Edge-triggered)

6.2.3.1.  电路结构和工作原理

6.2.3.1.1. 电路结构 

6.2.3.1.2. 工作原理：触发器的状态仅取决于时钟信号的上升沿或下降沿到达时刻输入的逻辑状态，而在这之前或之后，输入信号的变化对触发器输出的状态没有影响，这有效提高了触发器的抗干扰能力，因而也提高了电路的工作可靠性

6.2.3.2.  边沿触发方式的动作特点

6.2.4.   脉冲触发的触发器

6.2.4.1.  电路结构和工作原理

6.2.4.1.1. 脉冲触发的SR触发器 

6.2.4.1.2. 脉冲触发的JK触发器     

6.2.4.1.3. 工作原理

6.2.4.2.  脉冲触发方式的动作特点

6.2.5.   触发器按逻辑功能的分类

6.2.5.1.  SR触发器

6.2.5.2.  JK触发器

6.2.5.3.  T触发器

6.2.5.4.  D触发器

6.2.6.   触发器的动态特性

6.2.6.1.  建立时间 Setup time

6.2.6.2.  保持时间 Hold time

6.2.6.3.  传输延迟时间 Propagation delay time

6.3.  寄存器 Register

6.4.  半导体存储器

6.4.1.   概述：能存储大量二值信息的器件 

6.4.1.1.  一般结构形式

6.4.1.1.1. 单元数庞大

6.4.1.1.2. 输入/输出引脚数目有限

6.4.2.   只读存储器ROM 实际上是组合电路

6.4.2.1.  ROM的结构和工作原理

6.4.2.2.  ROM的分类

6.4.2.2.1. 掩模只读存储器 Mask ROM 

6.4.2.2.1.1. 存储矩阵的每个交叉点是一个“存储单元”，存储单元中通过有无器件判断存入1还是0

6.4.2.2.1.2. 存储器的容量：字数*位数

6.4.2.2.1.3. 特点：出厂时已经固定，不能更改，适合大量生产，简单，便宜，非易失性

6.4.2.2.2. 可编程只读存储器 PROM

6.4.2.2.2.1. 总体结构和Mask ROM差不多，但存储单元不同熔丝由易熔合金制成，出厂时，每个节点上都有，编程时将不用的熔断

6.4.2.2.2.2. 特点：是一次性变成，不能改写

6.4.2.2.3. 用电信号擦除的可编程只读存储器EPROM—闪存（flash memory）

6.4.2.2.3.1. 发展历程：UVEPORM, E2PROM, Flash Memory

6.4.2.2.3.2. UVEPROM

6.4.2.2.3.2.1. 工艺：采用叠栅注入SIMOS(Stakced-gate Injuction MOS)工艺

6.4.2.2.3.2.2. 写入：雪崩注入

6.4.2.2.3.2.3. 擦除：通过照射产生电子-空穴对，提供泄放通道，紫外线照射20-30分钟

6.4.2.2.3.3. E2PROM

6.4.2.2.3.3.1. 工艺：位客服UVEPROM擦除慢，擦除不变的缺点采用FLOTOX(浮栅隧道氧化层MOS管)

6.4.2.2.3.4. 快闪存储区（Flash memory）

6.4.3.   随机存储器RAM

6.4.3.1.  静态随机存储器SRAM

6.4.3.2.  动态随机存储器DRAM：运用电容可以存储电荷的原理来存储二值信息，在提高集成度的同时要引入刷新电路

6.4.4.   存储器容量扩展

6.4.4.1.  位扩展方式

6.4.4.1.1. 使用场合：适用于每片RAM，ROM字数够用而位数不够时

6.4.4.1.2. 接法：将每片的地址线、读写线、片选线并联即可

6.4.4.2.  字扩展方式

6.4.4.2.1. 使用场合：适用于每片RAM，ROM位数够用而字数不够时

# 时序逻辑电路 Sequential logic

7.1.  概述

7.1.1.   时序逻辑电路的特点：任一时刻的输出不仅取决于该时刻的输入，还与电路原来的状态有关

7.1.2.   时序电路的一般结构形式与功能描述方式

 

7.1.3.   分类

7.1.3.1.  同步和异步时序电路

7.1.3.1.1. 同步时序电路：存储电路中所有触发器的时钟使用统一的CLK，状态变化发生在同一时刻

7.1.3.1.2. 异步时序电路：没有统一的时钟，触发器状态的变化有先有后

7.1.3.2.  Mealy型和Moore型

7.1.3.2.1. Melay型：Y = (X, Q)

7.1.3.2.2. Moore型：Y = (Q) 仅取决与电路状态

7.2.  时序逻辑电路的分析方法

7.2.1.   同步时序电路的分析方法：找出给定时序电路的逻辑功能，即找出在输入和CLK作用下，电路的次态和输出

7.2.1.1.  从给定电路写出存储电路中每个触发器的驱动方程（输入的逻辑式），得到整个电路的驱动方程

7.2.1.2.  将驱动方程式代入触发器的特性方程，得到状态方程

7.2.1.3.  从给定电路写出输出方程

7.3.  常用时序逻辑电路

7.3.1.   寄存器和移位寄存器 shift-register

7.3.1.1.  寄存器：用于寄存一组二值代码，N位寄存器由N个触发器组成，可存放一组N位二值代码

7.3.2.   计数器

7.3.3.   顺序脉冲发生器

7.3.4.   序列信号发生器

7.4.  时序逻辑电路的设计方法

7.4.1.   同步时序逻辑电路的设计方法

7.4.2.   时序逻辑电路的自启动设计

# 脉冲波形的产生和整形电路

8.1.  概述

8.1.1.   获取矩形脉冲的方法

8.1.1.1.  脉冲波形发生电路

8.1.1.2.  脉冲波形整形电路

8.1.2.   描述矩形脉冲波形的主要参数

8.2.  施密特触发器 Schmitt trigger

8.3.  单稳态电路

8.4.  多谐振荡电路

8.4.1.   对称式多谐振荡电路

8.4.2.   非对称式多谐振荡电路

8.4.3.   环形振荡电路

8.4.4.   用施密特触发器电路构成的多谐振荡电路

8.4.5.   石英晶体多谐振荡电路

8.5.  555定时器

# 数模和模数转换

9.1.  DAC的电路结构和工作原理

9.1.1.   权电阻网络DAC  

9.1.2.   倒T型电阻网络DAC

9.1.3.   权电流型DAC

9.2.  DAC的转换精度与转换速度

9.2.1.   DAC的转换精度

9.2.2.   DAC的转换速度

9.3.  ADC的基本原理

9.4.  取样-保持电路

9.5.  ADC的电路结构和工作原理

9.5.1.   并联比较型ADC

9.5.2.   逐次逼近型ADC

9.5.3.   双积分型ADC

9.6.  ADC的转换精度与转换速度

9.6.1.   ADC的转换精度

9.6.2.   ADC的转换速度